arm: Remove support for NETARM
authorMarek Vasut <marex@denx.de>
Wed, 3 Oct 2012 08:54:10 +0000 (08:54 +0000)
committerAlbert ARIBAUD <albert.u.boot@aribaud.net>
Fri, 26 Oct 2012 20:38:00 +0000 (22:38 +0200)
This stuff has been rotting in the tree for a while now. Remove it.

Signed-off-by: Marek Vasut <marex@denx.de>
17 files changed:
arch/arm/cpu/arm720t/cpu.c
arch/arm/cpu/arm720t/interrupts.c
arch/arm/cpu/arm720t/start.S
arch/arm/include/asm/arch-arm720t/hardware.h
arch/arm/include/asm/arch-arm720t/netarm_dma_module.h [deleted file]
arch/arm/include/asm/arch-arm720t/netarm_eni_module.h [deleted file]
arch/arm/include/asm/arch-arm720t/netarm_eth_module.h [deleted file]
arch/arm/include/asm/arch-arm720t/netarm_gen_module.h [deleted file]
arch/arm/include/asm/arch-arm720t/netarm_mem_module.h [deleted file]
arch/arm/include/asm/arch-arm720t/netarm_registers.h [deleted file]
arch/arm/include/asm/arch-arm720t/netarm_ser_module.h [deleted file]
drivers/net/Makefile
drivers/net/netarm_eth.c [deleted file]
drivers/net/netarm_eth.h [deleted file]
drivers/serial/Makefile
drivers/serial/serial.c
drivers/serial/serial_netarm.c [deleted file]

index 864720fcdf711e8b14a86c47573a5147cc3afefe..85c1a2c7f03b8a910f1c9ae9f34c64dbe6788f2c 100644 (file)
 #include <asm/hardware.h>
 #include <asm/system.h>
 
+#if !defined(CONFIG_INTEGRATOR) || !defined(CONFIG_ARCH_INTEGRATOR)
+#error No cleanup_before_linux() defined for this CPU type
+#endif
+
 int cleanup_before_linux (void)
 {
        /*
@@ -46,10 +50,7 @@ int cleanup_before_linux (void)
         * and we set the CPU-speed to 73 MHz - see start.S for details
         */
 
-#if defined(CONFIG_NETARM)
-       disable_interrupts ();
-       /* Nothing more needed */
-#elif defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
+#if defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
        /* No cleanup before linux for IntegratorAP/CM720T as yet */
 #elif defined(CONFIG_TEGRA)
        /* No cleanup before linux for tegra as yet */
index e3b59fef0934e770b30995e1e39d298d754d58b7..998efd844a7674c35da99793b6ef85d329dab73e 100644 (file)
 #include <asm/proc-armv/ptrace.h>
 #include <asm/hardware.h>
 
-#ifndef CONFIG_NETARM
 /* we always count down the max. */
 #define TIMER_LOAD_VAL 0xffff
 /* macro to read the 16 bit timer */
 #define READ_TIMER (IO_TC1D & 0xffff)
 
-#else
-#define IRQEN  (*(volatile unsigned int *)(NETARM_GEN_MODULE_BASE + NETARM_GEN_INTR_ENABLE))
-#define TM2CTRL (*(volatile unsigned int *)(NETARM_GEN_MODULE_BASE + NETARM_GEN_TIMER2_CONTROL))
-#define TM2STAT (*(volatile unsigned int *)(NETARM_GEN_MODULE_BASE + NETARM_GEN_TIMER2_STATUS))
-#define TIMER_LOAD_VAL NETARM_GEN_TSTAT_CTC_MASK
-#define READ_TIMER (TM2STAT & NETARM_GEN_TSTAT_CTC_MASK)
-#endif
-
 #ifdef CONFIG_USE_IRQ
 void do_irq (struct pt_regs *pt_regs)
 {
@@ -65,18 +56,7 @@ static ulong lastdec;
 
 int timer_init (void)
 {
-#if defined(CONFIG_NETARM)
-       /* disable all interrupts */
-       IRQEN = 0;
-
-       /* operate timer 2 in non-prescale mode */
-       TM2CTRL = ( NETARM_GEN_TIMER_SET_HZ(CONFIG_SYS_HZ) |
-                   NETARM_GEN_TCTL_ENABLE |
-                   NETARM_GEN_TCTL_INIT_COUNT(TIMER_LOAD_VAL));
-
-       /* set timer 2 counter */
-       lastdec = TIMER_LOAD_VAL;
-#elif defined(CONFIG_TEGRA)
+#if defined(CONFIG_TEGRA)
        /* No timer routines for tegra as yet */
        lastdec = 0;
 #else
@@ -94,66 +74,7 @@ int timer_init (void)
  */
 
 
-#if defined(CONFIG_NETARM)
-
-ulong get_timer (ulong base)
-{
-       return get_timer_masked () - base;
-}
-
-void __udelay (unsigned long usec)
-{
-       ulong tmo;
-
-       tmo = usec / 1000;
-       tmo *= CONFIG_SYS_HZ;
-       tmo /= 1000;
-
-       tmo += get_timer (0);
-
-       while (get_timer_masked () < tmo)
-}
-
-ulong get_timer_masked (void)
-{
-       ulong now = READ_TIMER;
-
-       if (lastdec >= now) {
-               /* normal mode */
-               timestamp += lastdec - now;
-       } else {
-               /* we have an overflow ... */
-               timestamp += lastdec + TIMER_LOAD_VAL - now;
-       }
-       lastdec = now;
-
-       return timestamp;
-}
-
-void udelay_masked (unsigned long usec)
-{
-       ulong tmo;
-       ulong endtime;
-       signed long diff;
-
-       if (usec >= 1000) {
-               tmo = usec / 1000;
-               tmo *= CONFIG_SYS_HZ;
-               tmo /= 1000;
-       } else {
-               tmo = usec * CONFIG_SYS_HZ;
-               tmo /= (1000*1000);
-       }
-
-       endtime = get_timer_masked () + tmo;
-
-       do {
-               ulong now = get_timer_masked ();
-               diff = endtime - now;
-       } while (diff >= 0);
-}
-
-#elif defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
+#if defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
        /* No timer routines for IntegratorAP/CM720T as yet */
 #elif defined(CONFIG_TEGRA)
        /* No timer routines for tegra as yet */
index 3a90e0d775a174d4b203139f21f4d53e9669c05a..45c8f0a5eaacc015ee509dff7654e58b9173c293 100644 (file)
@@ -284,58 +284,7 @@ _dynsym_start_ofs:
  */
 
 cpu_init_crit:
-#if defined(CONFIG_NETARM)
-       /*
-        * prior to software reset : need to set pin PORTC4 to be *HRESET
-        */
-       ldr     r0, =NETARM_GEN_MODULE_BASE
-       ldr     r1, =(NETARM_GEN_PORT_MODE(0x10) | \
-                       NETARM_GEN_PORT_DIR(0x10))
-       str     r1, [r0, #+NETARM_GEN_PORTC]
-       /*
-        * software reset : see HW Ref. Guide 8.2.4 : Software Service register
-        *                  for an explanation of this process
-        */
-       ldr     r0, =NETARM_GEN_MODULE_BASE
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETA
-       str     r1, [r0, #+NETARM_GEN_SOFTWARE_SERVICE]
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETB
-       str     r1, [r0, #+NETARM_GEN_SOFTWARE_SERVICE]
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETA
-       str     r1, [r0, #+NETARM_GEN_SOFTWARE_SERVICE]
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETB
-       str     r1, [r0, #+NETARM_GEN_SOFTWARE_SERVICE]
-       /*
-        * setup PLL and System Config
-        */
-       ldr     r0, =NETARM_GEN_MODULE_BASE
-
-       ldr     r1, =(  NETARM_GEN_SYS_CFG_LENDIAN | \
-                       NETARM_GEN_SYS_CFG_BUSFULL | \
-                       NETARM_GEN_SYS_CFG_USER_EN | \
-                       NETARM_GEN_SYS_CFG_ALIGN_ABORT | \
-                       NETARM_GEN_SYS_CFG_BUSARB_INT | \
-                       NETARM_GEN_SYS_CFG_BUSMON_EN )
-
-       str     r1, [r0, #+NETARM_GEN_SYSTEM_CONTROL]
-
-#ifndef CONFIG_NETARM_PLL_BYPASS
-       ldr     r1, =(  NETARM_GEN_PLL_CTL_PLLCNT(NETARM_PLL_COUNT_VAL) | \
-                       NETARM_GEN_PLL_CTL_POLTST_DEF | \
-                       NETARM_GEN_PLL_CTL_INDIV(1) | \
-                       NETARM_GEN_PLL_CTL_ICP_DEF | \
-                       NETARM_GEN_PLL_CTL_OUTDIV(2) )
-       str     r1, [r0, #+NETARM_GEN_PLL_CONTROL]
-#endif
-
-       /*
-        * mask all IRQs by clearing all bits in the INTMRs
-        */
-       mov     r1, #0
-       ldr     r0, =NETARM_GEN_MODULE_BASE
-       str     r1, [r0, #+NETARM_GEN_INTR_ENABLE]
-
-#elif defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
+#if defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
        /* No specific initialisation for IntegratorAP/CM720T as yet */
 #elif defined(CONFIG_TEGRA)
        /* No cpu_init_crit for tegra as yet */
@@ -533,27 +482,7 @@ fiq:
 #endif
 #endif /* CONFIG_SPL_BUILD */
 
-#if defined(CONFIG_NETARM)
-       .align  5
-.globl reset_cpu
-reset_cpu:
-       ldr     r1, =NETARM_MEM_MODULE_BASE
-       ldr     r0, [r1, #+NETARM_MEM_CS0_BASE_ADDR]
-       ldr     r1, =0xFFFFF000
-       and     r0, r1, r0
-       ldr     r1, =(relocate-CONFIG_SYS_TEXT_BASE)
-       add     r0, r1, r0
-       ldr     r4, =NETARM_GEN_MODULE_BASE
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETA
-       str     r1, [r4, #+NETARM_GEN_SOFTWARE_SERVICE]
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETB
-       str     r1, [r4, #+NETARM_GEN_SOFTWARE_SERVICE]
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETA
-       str     r1, [r4, #+NETARM_GEN_SOFTWARE_SERVICE]
-       ldr     r1, =NETARM_GEN_SW_SVC_RESETB
-       str     r1, [r4, #+NETARM_GEN_SOFTWARE_SERVICE]
-       mov     pc, r0
-#elif defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
+#if defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
        /* No specific reset actions for IntegratorAP/CM720T as yet */
 #elif defined(CONFIG_TEGRA)
        /* No specific reset actions for tegra as yet */
index 0a357b1e0a42825270cdc36fa282719849a0b4d3..0a766108a610b89c1033c1da65957727ec5e0513 100644 (file)
@@ -24,9 +24,7 @@
  * MA 02111-1307 USA
  */
 
-#if defined(CONFIG_NETARM)
-#include <asm/arch-arm720t/netarm_registers.h>
-#elif defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
+#if defined(CONFIG_INTEGRATOR) && defined(CONFIG_ARCH_INTEGRATOR)
 /* include IntegratorCP/CM720T specific hardware file if there was one */
 #else
 #error No hardware file defined for this configuration
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_dma_module.h b/arch/arm/include/asm/arch-arm720t/netarm_dma_module.h
deleted file mode 100644 (file)
index 328eaf0..0000000
+++ /dev/null
@@ -1,182 +0,0 @@
-/* * include/asm-armnommu/arch-netarm/netarm_dma_module.h
- *
- * Copyright (C) 2000 NETsilicon, Inc.
- * Copyright (C) 2000 WireSpeed Communications Corporation
- *
- * This software is copyrighted by WireSpeed. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall WireSpeed
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : Joe deBlaquiere
- *             David Smith
- */
-
-#ifndef __NETARM_DMA_MODULE_REGISTERS_H
-#define __NETARM_DMA_MODULE_REGISTERS_H
-
-/* GEN unit register offsets */
-
-#define        NETARM_DMA_MODULE_BASE          (0xFF900000)
-
-#define get_dma_reg_addr(c) ((volatile unsigned int *)(NETARM_DMA_MODULE_BASE + (c)))
-
-#define        NETARM_DMA1A_BFR_DESCRPTOR_PTR  (0x00)
-#define        NETARM_DMA1A_CONTROL            (0x10)
-#define        NETARM_DMA1A_STATUS             (0x14)
-#define        NETARM_DMA1B_BFR_DESCRPTOR_PTR  (0x20)
-#define        NETARM_DMA1B_CONTROL            (0x30)
-#define        NETARM_DMA1B_STATUS             (0x34)
-#define        NETARM_DMA1C_BFR_DESCRPTOR_PTR  (0x40)
-#define        NETARM_DMA1C_CONTROL            (0x50)
-#define        NETARM_DMA1C_STATUS             (0x54)
-#define        NETARM_DMA1D_BFR_DESCRPTOR_PTR  (0x60)
-#define        NETARM_DMA1D_CONTROL            (0x70)
-#define        NETARM_DMA1D_STATUS             (0x74)
-
-#define        NETARM_DMA2_BFR_DESCRPTOR_PTR   (0x80)
-#define        NETARM_DMA2_CONTROL             (0x90)
-#define        NETARM_DMA2_STATUS              (0x94)
-
-#define        NETARM_DMA3_BFR_DESCRPTOR_PTR   (0xA0)
-#define        NETARM_DMA3_CONTROL             (0xB0)
-#define        NETARM_DMA3_STATUS              (0xB4)
-
-#define        NETARM_DMA4_BFR_DESCRPTOR_PTR   (0xC0)
-#define        NETARM_DMA4_CONTROL             (0xD0)
-#define        NETARM_DMA4_STATUS              (0xD4)
-
-#define        NETARM_DMA5_BFR_DESCRPTOR_PTR   (0xE0)
-#define        NETARM_DMA5_CONTROL             (0xF0)
-#define        NETARM_DMA5_STATUS              (0xF4)
-
-#define        NETARM_DMA6_BFR_DESCRPTOR_PTR   (0x100)
-#define        NETARM_DMA6_CONTROL             (0x110)
-#define        NETARM_DMA6_STATUS              (0x114)
-
-#define        NETARM_DMA7_BFR_DESCRPTOR_PTR   (0x120)
-#define        NETARM_DMA7_CONTROL             (0x130)
-#define        NETARM_DMA7_STATUS              (0x134)
-
-#define        NETARM_DMA8_BFR_DESCRPTOR_PTR   (0x140)
-#define        NETARM_DMA8_CONTROL             (0x150)
-#define        NETARM_DMA8_STATUS              (0x154)
-
-#define        NETARM_DMA9_BFR_DESCRPTOR_PTR   (0x160)
-#define        NETARM_DMA9_CONTROL             (0x170)
-#define        NETARM_DMA9_STATUS              (0x174)
-
-#define        NETARM_DMA10_BFR_DESCRPTOR_PTR  (0x180)
-#define        NETARM_DMA10_CONTROL            (0x190)
-#define        NETARM_DMA10_STATUS             (0x194)
-
-/* select bitfield defintions */
-
-/* DMA Control Register ( 0xFF90_0XX0 ) */
-
-#define NETARM_DMA_CTL_ENABLE          (0x80000000)
-
-#define NETARM_DMA_CTL_ABORT           (0x40000000)
-
-#define NETARM_DMA_CTL_BUS_100_PERCENT (0x00000000)
-#define NETARM_DMA_CTL_BUS_75_PERCENT  (0x10000000)
-#define NETARM_DMA_CTL_BUS_50_PERCENT  (0x20000000)
-#define NETARM_DMA_CTL_BUS_25_PERCENT  (0x30000000)
-
-#define NETARM_DMA_CTL_BUS_MASK                (0x30000000)
-
-#define NETARM_DMA_CTL_MODE_FB_TO_MEM  (0x00000000)
-#define NETARM_DMA_CTL_MODE_FB_FROM_MEM        (0x04000000)
-#define NETARM_DMA_CTL_MODE_MEM_TO_MEM (0x08000000)
-
-#define NETARM_DMA_CTL_BURST_NONE      (0x00000000)
-#define NETARM_DMA_CTL_BURST_8_BYTE    (0x01000000)
-#define NETARM_DMA_CTL_BURST_16_BYTE   (0x02000000)
-
-#define NETARM_DMA_CTL_BURST_MASK      (0x03000000)
-
-#define NETARM_DMA_CTL_SRC_INCREMENT   (0x00200000)
-
-#define NETARM_DMA_CTL_DST_INCREMENT   (0x00100000)
-
-/* these apply only to ext xfers on DMA 3 or 4 */
-
-#define NETARM_DMA_CTL_CH_3_4_REQ_EXT  (0x00800000)
-
-#define NETARM_DMA_CTL_CH_3_4_DATA_32  (0x00000000)
-#define NETARM_DMA_CTL_CH_3_4_DATA_16  (0x00010000)
-#define NETARM_DMA_CTL_CH_3_4_DATA_8   (0x00020000)
-
-#define NETARM_DMA_CTL_STATE(X)        ((X) & 0xFC00)
-#define NETARM_DMA_CTL_INDEX(X)        ((X) & 0x03FF)
-
-/* DMA Status Register ( 0xFF90_0XX4 ) */
-
-#define NETARM_DMA_STAT_NC_INTPEN      (0x80000000)
-#define NETARM_DMA_STAT_EC_INTPEN      (0x40000000)
-#define NETARM_DMA_STAT_NR_INTPEN      (0x20000000)
-#define NETARM_DMA_STAT_CA_INTPEN      (0x10000000)
-#define NETARM_DMA_STAT_INTPEN_MASK    (0xF0000000)
-
-#define NETARM_DMA_STAT_NC_INT_EN      (0x00800000)
-#define NETARM_DMA_STAT_EC_INT_EN      (0x00400000)
-#define NETARM_DMA_STAT_NR_INT_EN      (0x00200000)
-#define NETARM_DMA_STAT_CA_INT_EN      (0x00100000)
-#define NETARM_DMA_STAT_INT_EN_MASK    (0x00F00000)
-
-#define NETARM_DMA_STAT_WRAP           (0x00080000)
-#define NETARM_DMA_STAT_IDONE          (0x00040000)
-#define NETARM_DMA_STAT_LAST           (0x00020000)
-#define NETARM_DMA_STAT_FULL           (0x00010000)
-
-#define        NETARM_DMA_STAT_BUFLEN(X)       ((X) & 0x7FFF)
-
-/* DMA Buffer Descriptor Word 0 bitfields. */
-
-#define NETARM_DMA_BD0_WRAP            (0x80000000)
-#define NETARM_DMA_BD0_IDONE           (0x40000000)
-#define NETARM_DMA_BD0_LAST            (0x20000000)
-#define NETARM_DMA_BD0_BUFPTR_MASK     (0x1FFFFFFF)
-
-/* DMA Buffer Descriptor Word 1 bitfields. */
-
-#define NETARM_DMA_BD1_STATUS_MASK     (0xFFFF0000)
-#define NETARM_DMA_BD1_FULL            (0x00008000)
-#define NETARM_DMA_BD1_BUFLEN_MASK     (0x00007FFF)
-
-#ifndef        __ASSEMBLER__
-
-typedef        struct __NETARM_DMA_Buff_Desc_FlyBy
-{
-       unsigned int word0;
-       unsigned int word1;
-} NETARM_DMA_Buff_Desc_FlyBy, *pNETARM_DMA_Buff_Desc_FlyBy ;
-
-typedef        struct __NETARM_DMA_Buff_Desc_M_to_M
-{
-       unsigned int word0;
-       unsigned int word1;
-       unsigned int word2;
-       unsigned int word3;
-} NETARM_DMA_Buff_Desc_M_to_M, *pNETARM_DMA_Buff_Desc_M_to_M ;
-
-#endif
-
-#endif
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_eni_module.h b/arch/arm/include/asm/arch-arm720t/netarm_eni_module.h
deleted file mode 100644 (file)
index 317b354..0000000
+++ /dev/null
@@ -1,121 +0,0 @@
-/*
- * include/asm-armnommu/arch-netarm/netarm_eni_module.h
- *
- * Copyright (C) 2000 NETsilicon, Inc.
- * Copyright (C) 2000 WireSpeed Communications Corporation
- *
- * This software is copyrighted by WireSpeed. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall WireSpeed
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : David Smith
- */
-
-#ifndef __NETARM_ENI_MODULE_REGISTERS_H
-#define __NETARM_ENI_MODULE_REGISTERS_H
-
-/* ENI unit register offsets */
-
-/* #ifdef CONFIG_ARCH_NETARM */
-#define        NETARM_ENI_MODULE_BASE          (0xFFA00000)
-/* #endif / * CONFIG_ARCH_NETARM */
-
-#define get_eni_reg_addr(c) ((volatile unsigned int *)(NETARM_ENI_MODULE_BASE + (c)))
-#define get_eni_ctl_reg_addr(minor) \
-       (get_eni_reg_addr(NETARM_ENI_1284_PORT1_CONTROL) + (minor))
-
-#define        NETARM_ENI_GENERAL_CONTROL      (0x00)
-#define        NETARM_ENI_STATUS_CONTROL       (0x04)
-#define        NETARM_ENI_FIFO_MODE_DATA       (0x08)
-
-#define        NETARM_ENI_1284_PORT1_CONTROL   (0x10)
-#define        NETARM_ENI_1284_PORT2_CONTROL   (0x14)
-#define        NETARM_ENI_1284_PORT3_CONTROL   (0x18)
-#define        NETARM_ENI_1284_PORT4_CONTROL   (0x1c)
-
-#define        NETARM_ENI_1284_CHANNEL1_DATA   (0x20)
-#define        NETARM_ENI_1284_CHANNEL2_DATA   (0x24)
-#define        NETARM_ENI_1284_CHANNEL3_DATA   (0x28)
-#define        NETARM_ENI_1284_CHANNEL4_DATA   (0x2c)
-
-#define        NETARM_ENI_ENI_CONTROL          (0x30)
-#define        NETARM_ENI_ENI_PULSED_INTR      (0x34)
-#define        NETARM_ENI_ENI_SHARED_RAM_ADDR  (0x38)
-#define        NETARM_ENI_ENI_SHARED           (0x3c)
-
-/* select bitfield defintions */
-
-/* General Control Register (0xFFA0_0000) */
-
-#define NETARM_ENI_GCR_ENIMODE_IEEE1284        (0x00000001)
-#define NETARM_ENI_GCR_ENIMODE_SHRAM16 (0x00000004)
-#define NETARM_ENI_GCR_ENIMODE_SHRAM8  (0x00000005)
-#define NETARM_ENI_GCR_ENIMODE_FIFO16  (0x00000006)
-#define NETARM_ENI_GCR_ENIMODE_FIFO8   (0x00000007)
-
-#define NETARM_ENI_GCR_ENIMODE_MASK    (0x00000007)
-
-/* IEEE 1284 Port Control Registers 1-4 (0xFFA0_0010, 0xFFA0_0014,
-   0xFFA0_0018, 0xFFA0_001c) */
-
-#define NETARM_ENI_1284PC_PORT_ENABLE  (0x80000000)
-#define NETARM_ENI_1284PC_DMA_ENABLE   (0x40000000)
-#define NETARM_ENI_1284PC_OBE_INT_EN   (0x20000000)
-#define NETARM_ENI_1284PC_ACK_INT_EN   (0x10000000)
-#define NETARM_ENI_1284PC_ECP_MODE     (0x08000000)
-#define NETARM_ENI_1284PC_LOOPBACK_MODE        (0x04000000)
-
-#define NETARM_ENI_1284PC_STROBE_TIME0 (0x00000000) /* 0.5 uS */
-#define NETARM_ENI_1284PC_STROBE_TIME1 (0x01000000) /* 1.0 uS */
-#define NETARM_ENI_1284PC_STROBE_TIME2 (0x02000000) /* 5.0 uS */
-#define NETARM_ENI_1284PC_STROBE_TIME3 (0x03000000) /* 10.0 uS */
-#define NETARM_ENI_1284PC_STROBE_MASK  (0x03000000)
-
-#define NETARM_ENI_1284PC_MAN_STROBE_EN        (0x00800000)
-#define NETARM_ENI_1284PC_FAST_MODE    (0x00400000)
-#define NETARM_ENI_1284PC_BIDIR_MODE   (0x00200000)
-
-#define NETARM_ENI_1284PC_MAN_STROBE   (0x00080000)
-#define NETARM_ENI_1284PC_AUTO_FEED    (0x00040000)
-#define NETARM_ENI_1284PC_INIT         (0x00020000)
-#define NETARM_ENI_1284PC_HSELECT      (0x00010000)
-#define NETARM_ENI_1284PC_FE_INT_EN    (0x00008000)
-#define NETARM_ENI_1284PC_EPP_MODE     (0x00004000)
-#define NETARM_ENI_1284PC_IBR_INT_EN   (0x00002000)
-#define NETARM_ENI_1284PC_IBR          (0x00001000)
-
-#define NETARM_ENI_1284PC_RXFDB_1BYTE  (0x00000400)
-#define NETARM_ENI_1284PC_RXFDB_2BYTE  (0x00000800)
-#define NETARM_ENI_1284PC_RXFDB_3BYTE  (0x00000c00)
-#define NETARM_ENI_1284PC_RXFDB_4BYTE  (0x00000000)
-
-#define NETARM_ENI_1284PC_RBCC         (0x00000200)
-#define NETARM_ENI_1284PC_RBCT         (0x00000100)
-#define NETARM_ENI_1284PC_ACK          (0x00000080)
-#define NETARM_ENI_1284PC_FIFO_E       (0x00000040)
-#define NETARM_ENI_1284PC_OBE          (0x00000020)
-#define NETARM_ENI_1284PC_ACK_INT      (0x00000010)
-#define NETARM_ENI_1284PC_BUSY         (0x00000008)
-#define NETARM_ENI_1284PC_PE           (0x00000004)
-#define NETARM_ENI_1284PC_PSELECT      (0x00000002)
-#define NETARM_ENI_1284PC_FAULT                (0x00000001)
-
-#endif /* __NETARM_ENI_MODULE_REGISTERS_H */
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_eth_module.h b/arch/arm/include/asm/arch-arm720t/netarm_eth_module.h
deleted file mode 100644 (file)
index 8f2f369..0000000
+++ /dev/null
@@ -1,160 +0,0 @@
-/*
- * include/asm-armnommu/arch-netarm/netarm_eth_module.h
- *
- * Copyright (C) 2000 NETsilicon, Inc.
- * Copyright (C) 2000 WireSpeed Communications Corporation
- *
- * This software is copyrighted by WireSpeed. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall WireSpeed
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : Jackie Smith Cashion
- *             David Smith
- */
-
-#ifndef __NETARM_ETH_MODULE_REGISTERS_H
-#define __NETARM_ETH_MODULE_REGISTERS_H
-
-/* ETH unit register offsets */
-
-#define        NETARM_ETH_MODULE_BASE          (0xFF800000)
-
-#define get_eth_reg_addr(c) ((volatile unsigned int *)(NETARM_ETH_MODULE_BASE + (c)))
-
-#define NETARM_ETH_GEN_CTRL            (0x000) /* Ethernet Gen Control Reg */
-#define NETARM_ETH_GEN_STAT            (0x004) /* Ethernet Gen Status Reg */
-#define NETARM_ETH_FIFO_DAT1            (0x008) /* Fifo Data Reg 1 */
-#define NETARM_ETH_FIFO_DAT2            (0x00C) /* Fifo Data Reg 2 */
-#define NETARM_ETH_TX_STAT              (0x010) /* Transmit Status Reg */
-#define NETARM_ETH_RX_STAT              (0x014) /* Receive Status Reg */
-
-#define NETARM_ETH_MAC_CFG             (0x400) /* MAC Configuration Reg */
-#define NETARM_ETH_PCS_CFG             (0x408) /* PCS Configuration Reg */
-#define NETARM_ETH_STL_CFG             (0x410) /* STL Configuration Reg */
-#define NETARM_ETH_B2B_IPG_GAP_TMR     (0x440) /* Back-to-back IPG
-                                                  Gap Timer Reg */
-#define NETARM_ETH_NB2B_IPG_GAP_TMR    (0x444) /* Non Back-to-back
-                                                  IPG Gap Timer Reg */
-#define NETARM_ETH_MII_CMD             (0x540) /* MII (PHY) Command Reg */
-#define NETARM_ETH_MII_ADDR            (0x544) /* MII Address Reg */
-#define NETARM_ETH_MII_WRITE           (0x548) /* MII Write Data Reg */
-#define NETARM_ETH_MII_READ            (0x54C) /* MII Read Data Reg */
-#define NETARM_ETH_MII_IND             (0x550) /* MII Indicators Reg */
-#define NETARM_ETH_MIB_CRCEC           (0x580) /* (MIB) CRC Error Counter */
-#define NETARM_ETH_MIB_AEC             (0x584) /* Alignment Error Counter */
-#define NETARM_ETH_MIB_CEC             (0x588) /* Code Error Counter */
-#define NETARM_ETH_MIB_LFC             (0x58C) /* Long Frame Counter */
-#define NETARM_ETH_MIB_SFC             (0x590) /* Short Frame Counter */
-#define NETARM_ETH_MIB_LCC             (0x594) /* Late Collision Counter */
-#define NETARM_ETH_MIB_EDC             (0x598) /* Excessive Deferral
-                                                  Counter */
-#define NETARM_ETH_MIB_MCC             (0x59C) /* Maximum Collision Counter */
-#define NETARM_ETH_SAL_FILTER          (0x5C0) /* SAL Station Address
-                                                  Filter Reg */
-#define NETARM_ETH_SAL_STATION_ADDR_1  (0x5C4) /* SAL Station Address
-                                                  Reg */
-#define NETARM_ETH_SAL_STATION_ADDR_2  (0x5C8)
-#define NETARM_ETH_SAL_STATION_ADDR_3  (0x5CC)
-#define NETARM_ETH_SAL_HASH_TBL_1      (0x5D0) /* SAL Multicast Hash Table*/
-#define NETARM_ETH_SAL_HASH_TBL_2      (0x5D4)
-#define NETARM_ETH_SAL_HASH_TBL_3      (0x5D8)
-#define NETARM_ETH_SAL_HASH_TBL_4      (0x5DC)
-
-/* select bitfield defintions */
-
-/* Ethernet General Control Register (0xFF80_0000) */
-
-#define NETARM_ETH_GCR_ERX             (0x80000000) /* Enable Receive FIFO */
-#define NETARM_ETH_GCR_ERXDMA          (0x40000000) /* Enable Receive DMA */
-#define NETARM_ETH_GCR_ETX             (0x00800000) /* Enable Transmit FIFO */
-#define NETARM_ETH_GCR_ETXDMA          (0x00400000) /* Enable Transmit DMA */
-#define NETARM_ETH_GCR_ETXWM_50                (0x00100000) /* Transmit FIFO Water
-                                                       Mark.  Start transmit
-                                                       when FIFO is 50%
-                                                       full. */
-#define NETARM_ETH_GCR_PNA             (0x00000400) /* pSOS pNA Buffer
-                                                       Descriptor Format */
-
-/* Ethernet General Status Register (0xFF80_0004) */
-
-#define NETARM_ETH_GST_RXFDB            (0x30000000)
-#define NETARM_ETH_GST_RXREGR          (0x08000000) /* Receive Register
-                                                       Ready */
-#define NETARM_ETH_GST_RXFIFOH         (0x04000000)
-#define NETARM_ETH_GST_RXBR            (0x02000000)
-#define NETARM_ETH_GST_RXSKIP          (0x01000000)
-
-#define NETARM_ETH_GST_TXBC             (0x00020000)
-
-
-/* Ethernet Transmit Status Register (0xFF80_0010) */
-
-#define NETARM_ETH_TXSTAT_TXOK          (0x00008000)
-
-
-/* Ethernet Receive Status Register (0xFF80_0014) */
-
-#define NETARM_ETH_RXSTAT_SIZE          (0xFFFF0000)
-#define NETARM_ETH_RXSTAT_RXOK          (0x00002000)
-
-
-/* PCS Configuration Register (0xFF80_0408) */
-
-#define NETARM_ETH_PCSC_NOCFR          (0x1) /* Disable Ciphering */
-#define NETARM_ETH_PCSC_ENJAB          (0x2) /* Enable Jabber Protection */
-#define NETARM_ETH_PCSC_CLKS_25M       (0x0) /* 25 MHz Clock Speed Select */
-#define NETARM_ETH_PCSC_CLKS_33M       (0x4) /* 33 MHz Clock Speed Select */
-
-/* STL Configuration Register (0xFF80_0410) */
-
-#define NETARM_ETH_STLC_RXEN           (0x2) /* Enable Packet Receiver */
-#define NETARM_ETH_STLC_AUTOZ          (0x4) /* Auto Zero Statistics */
-
-/* MAC Configuration Register (0xFF80_0400) */
-
-#define NETARM_ETH_MACC_HUGEN          (0x1) /* Enable Unlimited Transmit
-                                                Frame Sizes */
-#define NETARM_ETH_MACC_PADEN          (0x4) /* Automatic Pad Fill Frames
-                                                to 64 Bytes */
-#define NETARM_ETH_MACC_CRCEN          (0x8) /* Append CRC to Transmit
-                                                Frames */
-
-/* MII (PHY) Command Register (0xFF80_0540) */
-
-#define NETARM_ETH_MIIC_RSTAT          (0x1) /* Single Scan for Read Data */
-
-/* MII Indicators Register (0xFF80_0550) */
-
-#define NETARM_ETH_MIII_BUSY           (0x1) /* MII I/F Busy with
-                                                Read/Write */
-
-/* SAL Station Address Filter Register (0xFF80_05C0) */
-
-#define NETARM_ETH_SALF_PRO            (0x8) /* Enable Promiscuous Mode */
-#define NETARM_ETH_SALF_PRM            (0x4) /* Accept All Multicast
-                                                Packets */
-#define NETARM_ETH_SALF_PRA            (0x2) /* Accept Mulitcast Packets
-                                                using Hash Table */
-#define NETARM_ETH_SALF_BROAD          (0x1) /* Accept All Broadcast
-                                                Packets */
-
-
-#endif /* __NETARM_GEN_MODULE_REGISTERS_H */
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_gen_module.h b/arch/arm/include/asm/arch-arm720t/netarm_gen_module.h
deleted file mode 100644 (file)
index 13656a3..0000000
+++ /dev/null
@@ -1,186 +0,0 @@
-/*
- * include/asm-armnommu/arch-netarm/netarm_gen_module.h
- *
- * Copyright (C) 2005
- * Art Shipkowski, Videon Central, Inc., <art@videon-central.com>
- *
- * Copyright (C) 2000, 2001 NETsilicon, Inc.
- * Copyright (C) 2000, 2001 Red Hat, Inc.
- *
- * This software is copyrighted by Red Hat. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall Red Hat
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : Joe deBlaquiere
- *
- * Modified to support NS7520 by Art Shipkowski.
- */
-
-#ifndef __NETARM_GEN_MODULE_REGISTERS_H
-#define __NETARM_GEN_MODULE_REGISTERS_H
-
-/* GEN unit register offsets */
-
-#define NETARM_GEN_MODULE_BASE         (0xFFB00000)
-
-#define get_gen_reg_addr(c) ((volatile unsigned int *)(NETARM_GEN_MODULE_BASE + (c)))
-
-#define NETARM_GEN_SYSTEM_CONTROL      (0x00)
-#define NETARM_GEN_STATUS_CONTROL      (0x04)
-#define NETARM_GEN_PLL_CONTROL         (0x08)
-#define NETARM_GEN_SOFTWARE_SERVICE    (0x0c)
-
-#define NETARM_GEN_TIMER1_CONTROL      (0x10)
-#define NETARM_GEN_TIMER1_STATUS       (0x14)
-#define NETARM_GEN_TIMER2_CONTROL      (0x18)
-#define NETARM_GEN_TIMER2_STATUS       (0x1c)
-
-#define NETARM_GEN_PORTA               (0x20)
-#ifndef CONFIG_NETARM_NS7520
-#define NETARM_GEN_PORTB               (0x24)
-#endif
-#define NETARM_GEN_PORTC               (0x28)
-
-#define NETARM_GEN_INTR_ENABLE         (0x30)
-#define NETARM_GEN_INTR_ENABLE_SET     (0x34)
-#define NETARM_GEN_INTR_ENABLE_CLR     (0x38)
-#define NETARM_GEN_INTR_STATUS_EN      (0x34)
-#define NETARM_GEN_INTR_STATUS_RAW     (0x38)
-
-#define NETARM_GEN_CACHE_CONTROL1      (0x40)
-#define NETARM_GEN_CACHE_CONTROL2      (0x44)
-
-/* select bitfield definitions */
-
-/* System Control Register ( 0xFFB0_0000 ) */
-
-#define NETARM_GEN_SYS_CFG_LENDIAN     (0x80000000)
-#define NETARM_GEN_SYS_CFG_BENDIAN     (0x00000000)
-
-#define NETARM_GEN_SYS_CFG_BUSQRTR     (0x00000000)
-#define NETARM_GEN_SYS_CFG_BUSHALF     (0x20000000)
-#define NETARM_GEN_SYS_CFG_BUSFULL     (0x40000000)
-
-#define NETARM_GEN_SYS_CFG_BCLK_DISABLE (0x10000000)
-
-#define NETARM_GEN_SYS_CFG_WDOG_EN     (0x01000000)
-#define NETARM_GEN_SYS_CFG_WDOG_IRQ    (0x00000000)
-#define NETARM_GEN_SYS_CFG_WDOG_FIQ    (0x00400000)
-#define NETARM_GEN_SYS_CFG_WDOG_RST    (0x00800000)
-#define NETARM_GEN_SYS_CFG_WDOG_24     (0x00000000)
-#define NETARM_GEN_SYS_CFG_WDOG_26     (0x00100000)
-#define NETARM_GEN_SYS_CFG_WDOG_28     (0x00200000)
-#define NETARM_GEN_SYS_CFG_WDOG_29     (0x00300000)
-
-#define NETARM_GEN_SYS_CFG_BUSMON_EN   (0x00040000)
-#define NETARM_GEN_SYS_CFG_BUSMON_128  (0x00000000)
-#define NETARM_GEN_SYS_CFG_BUSMON_64   (0x00010000)
-#define NETARM_GEN_SYS_CFG_BUSMON_32   (0x00020000)
-#define NETARM_GEN_SYS_CFG_BUSMON_16   (0x00030000)
-
-#define NETARM_GEN_SYS_CFG_USER_EN     (0x00008000)
-#define NETARM_GEN_SYS_CFG_BUSER_EN    (0x00004000)
-
-#define NETARM_GEN_SYS_CFG_BUSARB_INT  (0x00002000)
-#define NETARM_GEN_SYS_CFG_BUSARB_EXT  (0x00000000)
-
-#define NETARM_GEN_SYS_CFG_DMATST      (0x00001000)
-
-#define NETARM_GEN_SYS_CFG_TEALAST     (0x00000800)
-
-#define NETARM_GEN_SYS_CFG_ALIGN_ABORT (0x00000400)
-
-#define NETARM_GEN_SYS_CFG_CACHE_EN    (0x00000200)
-
-#define NETARM_GEN_SYS_CFG_WRI_BUF_EN  (0x00000100)
-
-#define NETARM_GEN_SYS_CFG_CACHE_INIT  (0x00000080)
-
-/* PLL Control Register ( 0xFFB0_0008 ) */
-
-#define NETARM_GEN_PLL_CTL_PLLCNT_MASK (0x0F000000)
-
-#define NETARM_GEN_PLL_CTL_PLLCNT(x)   (((x)<<24) & \
-                                        NETARM_GEN_PLL_CTL_PLLCNT_MASK)
-
-/* Defaults for POLTST and ICP Fields in PLL CTL */
-#define NETARM_GEN_PLL_CTL_OUTDIV(x)   (x)
-#define NETARM_GEN_PLL_CTL_INDIV(x)    ((x)<<6)
-#define NETARM_GEN_PLL_CTL_POLTST_DEF  (0x00000E00)
-#define NETARM_GEN_PLL_CTL_ICP_DEF     (0x0000003C)
-
-
-/* Software Service Register ( 0xFFB0_000C ) */
-
-#define NETARM_GEN_SW_SVC_RESETA       (0x123)
-#define NETARM_GEN_SW_SVC_RESETB       (0x321)
-
-/* PORT C Register ( 0xFFB0_0028 ) */
-
-#ifndef CONFIG_NETARM_NS7520
-#define NETARM_GEN_PORT_MODE(x)                (((x)<<24) + (0xFF00))
-#define NETARM_GEN_PORT_DIR(x)         (((x)<<16) + (0xFF00))
-#else
-#define NETARM_GEN_PORT_MODE(x)                ((x)<<24)
-#define NETARM_GEN_PORT_DIR(x)         ((x)<<16)
-#define NETARM_GEN_PORT_CSF(x)         ((x)<<8)
-#endif
-
-/* Timer Registers ( 0xFFB0_0010 0xFFB0_0018 ) */
-
-#define NETARM_GEN_TCTL_ENABLE         (0x80000000)
-#define NETARM_GEN_TCTL_INT_ENABLE     (0x40000000)
-
-#define NETARM_GEN_TCTL_USE_IRQ                (0x00000000)
-#define NETARM_GEN_TCTL_USE_FIQ                (0x20000000)
-
-#define NETARM_GEN_TCTL_USE_PRESCALE   (0x10000000)
-#define NETARM_GEN_TCTL_INIT_COUNT(x)  ((x) & 0x1FF)
-
-#define NETARM_GEN_TSTAT_INTPEN                (0x40000000)
-#if ~defined(CONFIG_NETARM_NS7520)
-#define NETARM_GEN_TSTAT_CTC_MASK      (0x000001FF)
-#else
-#define NETARM_GEN_TSTAT_CTC_MASK      (0x0FFFFFFF)
-#endif
-
-/* prescale to msecs conversion */
-
-#if !defined(CONFIG_NETARM_PLL_BYPASS)
-#define NETARM_GEN_TIMER_MSEC_P(x)     ( ( ( 20480 ) * ( 0x1FF - ( (x) &           \
-                                           NETARM_GEN_TSTAT_CTC_MASK ) +   \
-                                           1 ) ) / (NETARM_XTAL_FREQ/1000) )
-
-#define NETARM_GEN_TIMER_SET_HZ(x)     ( ( ((NETARM_XTAL_FREQ/(20480*(x)))-1) & \
-                                         NETARM_GEN_TSTAT_CTC_MASK ) | \
-                                         NETARM_GEN_TCTL_USE_PRESCALE )
-
-#else
-#define NETARM_GEN_TIMER_MSEC_P(x)     ( ( ( 4096 ) * ( 0x1FF - ( (x) &    \
-                                           NETARM_GEN_TSTAT_CTC_MASK ) +   \
-                                           1 ) ) / (NETARM_XTAL_FREQ/1000) )
-
-#define NETARM_GEN_TIMER_SET_HZ(x)     ( ( ((NETARM_XTAL_FREQ/(4096*(x)))-1) & \
-                                         NETARM_GEN_TSTAT_CTC_MASK ) | \
-                                         NETARM_GEN_TCTL_USE_PRESCALE )
-#endif
-
-#endif
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_mem_module.h b/arch/arm/include/asm/arch-arm720t/netarm_mem_module.h
deleted file mode 100644 (file)
index c650c3b..0000000
+++ /dev/null
@@ -1,184 +0,0 @@
-/*
- * include/asm-armnommu/arch-netarm/netarm_mem_module.h
- *
- * Copyright (C) 2005
- * Art Shipkowski, Videon Central, Inc., <art@videon-central.com>
- *
- * Copyright (C) 2000, 2001 NETsilicon, Inc.
- * Copyright (C) 2000, 2001 Red Hat, Inc.
- *
- * This software is copyrighted by Red Hat. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall Red Hat
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : Joe deBlaquiere
- *
- * Modified to support NS7520 by Art Shipkowski.
- */
-
-#ifndef __NETARM_MEM_MODULE_REGISTERS_H
-#define __NETARM_MEM_MODULE_REGISTERS_H
-
-/* GEN unit register offsets */
-
-#define        NETARM_MEM_MODULE_BASE          (0xFFC00000)
-
-#define        NETARM_MEM_MODULE_CONFIG        (0x00)
-#define        NETARM_MEM_CS0_BASE_ADDR        (0x10)
-#define        NETARM_MEM_CS0_OPTIONS          (0x14)
-#define        NETARM_MEM_CS1_BASE_ADDR        (0x20)
-#define        NETARM_MEM_CS1_OPTIONS          (0x24)
-#define        NETARM_MEM_CS2_BASE_ADDR        (0x30)
-#define        NETARM_MEM_CS2_OPTIONS          (0x34)
-#define        NETARM_MEM_CS3_BASE_ADDR        (0x40)
-#define        NETARM_MEM_CS3_OPTIONS          (0x44)
-#define        NETARM_MEM_CS4_BASE_ADDR        (0x50)
-#define        NETARM_MEM_CS4_OPTIONS          (0x54)
-
-/* select bitfield defintions */
-
-/* Module Configuration Register ( 0xFFC0_0000 ) */
-
-#define NETARM_MEM_CFG_REFR_COUNT_MASK (0xFF000000)
-#define NETARM_MEM_CFG_REFRESH_EN      (0x00800000)
-
-#define NETARM_MEM_CFG_REFR_CYCLE_8CLKS        (0x00000000)
-#define NETARM_MEM_CFG_REFR_CYCLE_6CLKS        (0x00200000)
-#define NETARM_MEM_CFG_REFR_CYCLE_5CLKS        (0x00400000)
-#define NETARM_MEM_CFG_REFR_CYCLE_4CLKS        (0x00600000)
-
-#define NETARM_MEM_CFG_PORTC_AMUX      (0x00100000)
-
-#define NETARM_MEM_CFG_A27_ADDR                (0x00080000)
-#define NETARM_MEM_CFG_A27_CS0OE       (0x00000000)
-
-#define NETARM_MEM_CFG_A26_ADDR                (0x00040000)
-#define NETARM_MEM_CFG_A26_CS0WE       (0x00000000)
-
-#define NETARM_MEM_CFG_A25_ADDR                (0x00020000)
-#define NETARM_MEM_CFG_A25_BLAST       (0x00000000)
-
-#define NETARM_MEM_CFG_PORTC_AMUX2     (0x00010000)
-
-
-/* range on this period is about 1 to 275 usec (with 18.432MHz clock)   */
-/* the expression will round down, so make sure to reverse it to verify */
-/* it is what you want. period = [( count + 1 ) * 20] / Fcrystal        */
-/* (note: Fxtal = Fcrystal/5, see HWRefGuide sections 8.2.5 and 11.3.2) */
-
-#define        NETARM_MEM_REFR_PERIOD_USEC(p)  (NETARM_MEM_CFG_REFR_COUNT_MASK & \
-                                        (((((NETARM_XTAL_FREQ/(1000))*p)/(20000) \
-                                           ) - (1) ) << (24)))
-
-#if 0
-/* range on this period is about 1 to 275 usec (with 18.432MHz clock) */
-/* the expression will round down, so make sure to reverse it toverify */
-/* it is what you want. period = [( count + 1 ) * 4] / Fxtal          */
-
-#define        NETARM_MEM_REFR_PERIOD_USEC(p)  (NETARM_MEM_CFG_REFR_COUNT_MASK & \
-                                        (((((NETARM_XTAL_FREQ/(1000))*p)/(4000) \
-                                           ) - (1) ) << (24)))
-#endif
-
-/* Base Address Registers (0xFFC0_00X0) */
-
-#define NETARM_MEM_BAR_BASE_MASK       (0xFFFFF000)
-
-/* macro to define base */
-
-#define NETARM_MEM_BAR_BASE(x)         ((x) & NETARM_MEM_BAR_BASE_MASK)
-
-#define NETARM_MEM_BAR_DRAM_FP         (0x00000000)
-#define NETARM_MEM_BAR_DRAM_EDO                (0x00000100)
-#define NETARM_MEM_BAR_DRAM_SYNC       (0x00000200)
-
-#define NETARM_MEM_BAR_DRAM_MUX_INT    (0x00000000)
-#define NETARM_MEM_BAR_DRAM_MUX_EXT    (0x00000080)
-
-#define NETARM_MEM_BAR_DRAM_MUX_BAL    (0x00000000)
-#define NETARM_MEM_BAR_DRAM_MUX_UNBAL  (0x00000020)
-
-#define NETARM_MEM_BAR_1BCLK_IDLE      (0x00000010)
-
-#define NETARM_MEM_BAR_DRAM_SEL                (0x00000008)
-
-#define NETARM_MEM_BAR_BURST_EN                (0x00000004)
-
-#define NETARM_MEM_BAR_WRT_PROT                (0x00000002)
-
-#define NETARM_MEM_BAR_VALID           (0x00000001)
-
-/* Option Registers (0xFFC0_00X4) */
-
-/* macro to define which bits of the base are significant */
-
-#define NETARM_MEM_OPT_BASE_USE(x)     ((x) & NETARM_MEM_BAR_BASE_MASK)
-
-#define NETARM_MEM_OPT_WAIT_MASK       (0x00000F00)
-
-#define        NETARM_MEM_OPT_WAIT_STATES(x)   (((x) << 8 ) & NETARM_MEM_OPT_WAIT_MASK )
-
-#define NETARM_MEM_OPT_BCYC_1          (0x00000000)
-#define NETARM_MEM_OPT_BCYC_2          (0x00000040)
-#define NETARM_MEM_OPT_BCYC_3          (0x00000080)
-#define NETARM_MEM_OPT_BCYC_4          (0x000000C0)
-
-#define NETARM_MEM_OPT_BSIZE_2         (0x00000000)
-#define NETARM_MEM_OPT_BSIZE_4         (0x00000010)
-#define NETARM_MEM_OPT_BSIZE_8         (0x00000020)
-#define NETARM_MEM_OPT_BSIZE_16                (0x00000030)
-
-#define NETARM_MEM_OPT_32BIT           (0x00000000)
-#define NETARM_MEM_OPT_16BIT           (0x00000004)
-#define NETARM_MEM_OPT_8BIT            (0x00000008)
-#define NETARM_MEM_OPT_32BIT_EXT_ACK   (0x0000000C)
-
-#define NETARM_MEM_OPT_BUS_SIZE_MASK   (0x0000000C)
-
-#define NETARM_MEM_OPT_READ_ASYNC      (0x00000000)
-#define NETARM_MEM_OPT_READ_SYNC       (0x00000002)
-
-#define NETARM_MEM_OPT_WRITE_ASYNC     (0x00000000)
-#define NETARM_MEM_OPT_WRITE_SYNC      (0x00000001)
-
-#ifdef CONFIG_NETARM_NS7520
-/* The NS7520 has a second options register for each chip select */
-#define        NETARM_MEM_CS0_OPTIONS_B  (0x18)
-#define        NETARM_MEM_CS1_OPTIONS_B  (0x28)
-#define        NETARM_MEM_CS2_OPTIONS_B  (0x38)
-#define        NETARM_MEM_CS3_OPTIONS_B  (0x48)
-#define        NETARM_MEM_CS4_OPTIONS_B  (0x58)
-
-/* Option B Registers (0xFFC0_00x8) */
-#define NETARM_MEM_OPTB_SYNC_1_STAGE   (0x00000001)
-#define NETARM_MEM_OPTB_SYNC_2_STAGE   (0x00000002)
-#define NETARM_MEM_OPTB_BCYC_PLUS0     (0x00000000)
-#define NETARM_MEM_OPTB_BCYC_PLUS4     (0x00000004)
-#define NETARM_MEM_OPTB_BCYC_PLUS8     (0x00000008)
-#define NETARM_MEM_OPTB_BCYC_PLUS12    (0x0000000C)
-
-#define NETARM_MEM_OPTB_WAIT_PLUS0     (0x00000000)
-#define NETARM_MEM_OPTB_WAIT_PLUS16    (0x00000010)
-#define NETARM_MEM_OPTB_WAIT_PLUS32    (0x00000020)
-#define NETARM_MEM_OPTB_WAIT_PLUS48    (0x00000030)
-#endif
-
-#endif
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_registers.h b/arch/arm/include/asm/arch-arm720t/netarm_registers.h
deleted file mode 100644 (file)
index fa88128..0000000
+++ /dev/null
@@ -1,96 +0,0 @@
-/*
- * linux/include/asm-arm/arch-netarm/netarm_registers.h
- *
- * Copyright (C) 2005
- * Art Shipkowski, Videon Central, Inc., <art@videon-central.com>
- *
- * Copyright (C) 2000, 2001 NETsilicon, Inc.
- * Copyright (C) 2000, 2001 WireSpeed Communications Corporation
- *
- * This software is copyrighted by WireSpeed. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall WireSpeed
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : Joe deBlaquiere
- *
- * Modified to support NS7520 by Art Shipkowski.
- */
-
-#ifndef __NET_ARM_REGISTERS_H
-#define __NET_ARM_REGISTERS_H
-
-#include <config.h>
-
-/* fundamental constants : */
-/* the input crystal/clock frequency ( in Hz ) */
-#define        NETARM_XTAL_FREQ_25MHz          (18432000)
-#define        NETARM_XTAL_FREQ_33MHz          (23698000)
-#define        NETARM_XTAL_FREQ_48MHz          (48000000)
-#define        NETARM_XTAL_FREQ_55MHz          (55000000)
-#define NETARM_XTAL_FREQ_EMLIN1                (20000000)
-
-/* the frequency of SYS_CLK */
-#if defined(CONFIG_NETARM_EMLIN)
-
-/* EMLIN board:  33 MHz (exp.) */
-#define        NETARM_PLL_COUNT_VAL            6
-#define NETARM_XTAL_FREQ               NETARM_XTAL_FREQ_25MHz
-
-#elif defined(CONFIG_NETARM_NET40_REV2)
-
-/* NET+40 Rev2 boards:  33 MHz (with NETARM_XTAL_FREQ_25MHz) */
-#define        NETARM_PLL_COUNT_VAL            6
-#define        NETARM_XTAL_FREQ                NETARM_XTAL_FREQ_25MHz
-
-#elif defined(CONFIG_NETARM_NET40_REV4)
-
-/* NET+40 Rev4 boards with EDO must clock slower: 25 MHz (with
-   NETARM_XTAL_FREQ_25MHz) 4 */
-#define        NETARM_PLL_COUNT_VAL            4
-#define        NETARM_XTAL_FREQ                NETARM_XTAL_FREQ_25MHz
-
-#elif defined(CONFIG_NETARM_NET50)
-
-/* NET+50 boards:  40 MHz (with NETARM_XTAL_FREQ_25MHz) */
-#define NETARM_PLL_COUNT_VAL           8
-#define        NETARM_XTAL_FREQ                NETARM_XTAL_FREQ_25MHz
-
-#else  /* CONFIG_NETARM_NS7520 */
-
-#define        NETARM_PLL_COUNT_VAL            0
-
-#if defined(CONFIG_BOARD_UNC20)
-#define        NETARM_XTAL_FREQ                NETARM_XTAL_FREQ_48MHz
-#else
-#define        NETARM_XTAL_FREQ                NETARM_XTAL_FREQ_55MHz
-#endif
-
-#endif
-
-/* #include "arm_registers.h" */
-#include <asm/arch/netarm_gen_module.h>
-#include <asm/arch/netarm_mem_module.h>
-#include <asm/arch/netarm_ser_module.h>
-#include <asm/arch/netarm_eni_module.h>
-#include <asm/arch/netarm_dma_module.h>
-#include <asm/arch/netarm_eth_module.h>
-
-#endif
diff --git a/arch/arm/include/asm/arch-arm720t/netarm_ser_module.h b/arch/arm/include/asm/arch-arm720t/netarm_ser_module.h
deleted file mode 100644 (file)
index 6fbae11..0000000
+++ /dev/null
@@ -1,347 +0,0 @@
-/*
- * linux/include/asm-arm/arch-netarm/netarm_ser_module.h
- *
- * Copyright (C) 2000 NETsilicon, Inc.
- * Copyright (C) 2000 Red Hat, Inc.
- *
- * This software is copyrighted by Red Hat. LICENSEE agrees that
- * it will not delete this copyright notice, trademarks or protective
- * notices from any copy made by LICENSEE.
- *
- * This software is provided "AS-IS" and any express or implied
- * warranties or conditions, including but not limited to any
- * implied warranties of merchantability and fitness for a particular
- * purpose regarding this software. In no event shall Red Hat
- * be liable for any indirect, consequential, or incidental damages,
- * loss of profits or revenue, loss of use or data, or interruption
- * of business, whether the alleged damages are labeled in contract,
- * tort, or indemnity.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
- *
- * author(s) : Joe deBlaquiere
- *             Clark Williams
- */
-
-#ifndef __NETARM_SER_MODULE_REGISTERS_H
-#define __NETARM_SER_MODULE_REGISTERS_H
-
-#ifndef        __ASSEMBLER__
-
-/* (--sub)#include "types.h" */
-
-/* serial channel control structure */
-typedef struct {
-  u32  ctrl_a;
-  u32  ctrl_b;
-  u32  status_a;
-  u32  bitrate;
-  u32  fifo;
-  u32  rx_buf_timer;
-  u32  rx_char_timer;
-  u32  rx_match;
-  u32  rx_match_mask;
-  u32  ctrl_c;
-  u32  status_b;
-  u32  status_c;
-  u32  fifo_last;
-  u32  unused[3];
-} netarm_serial_channel_t;
-
-#endif
-
-/* SER unit register offsets */
-
-/* #ifdef CONFIG_ARCH_NETARM */
-#define        NETARM_SER_MODULE_BASE          (0xFFD00000)
-/* #else */
-/* extern serial_channel_t netarm_dummy_registers[]; */
-/* #define NETARM_SER_MODULE_BASE              (netarm_dummy_registers) */
-/* #ifndef NETARM_XTAL_FREQ */
-/* #define NETARM_XTAL_FREQ                18432000 */
-/* #endif */
-/* #endif */
-
-/* calculate the sysclk value from the pll setting */
-#define        NETARM_PLLED_SYSCLK_FREQ        (( NETARM_XTAL_FREQ / 5 ) * \
-                                        ( NETARM_PLL_COUNT_VAL + 3 ))
-
-#define get_serial_channel(c) (&(((netarm_serial_channel_t *)NETARM_SER_MODULE_BASE)[c]))
-
-#define        NETARM_SER_CH1_CTRL_A           (0x00)
-#define        NETARM_SER_CH1_CTRL_B           (0x04)
-#define        NETARM_SER_CH1_STATUS_A         (0x08)
-#define        NETARM_SER_CH1_BITRATE          (0x0C)
-#define        NETARM_SER_CH1_FIFO             (0x10)
-#define        NETARM_SER_CH1_RX_BUF_TMR       (0x14)
-#define        NETARM_SER_CH1_RX_CHAR_TMR      (0x18)
-#define        NETARM_SER_CH1_RX_MATCH         (0x1c)
-#define        NETARM_SER_CH1_RX_MATCH_MASK    (0x20)
-#define        NETARM_SER_CH1_CTRL_C           (0x24)
-#define        NETARM_SER_CH1_STATUS_B         (0x28)
-#define        NETARM_SER_CH1_STATUS_C         (0x2c)
-#define        NETARM_SER_CH1_FIFO_LAST        (0x30)
-
-#define        NETARM_SER_CH2_CTRL_A           (0x40)
-#define        NETARM_SER_CH2_CTRL_B           (0x44)
-#define        NETARM_SER_CH2_STATUS_A         (0x48)
-#define        NETARM_SER_CH2_BITRATE          (0x4C)
-#define        NETARM_SER_CH2_FIFO             (0x50)
-#define        NETARM_SER_CH2_RX_BUF_TMR       (0x54)
-#define        NETARM_SER_CH2_RX_CHAR_TMR      (0x58)
-#define        NETARM_SER_CH2_RX_MATCH         (0x5c)
-#define        NETARM_SER_CH2_RX_MATCH_MASK    (0x60)
-#define        NETARM_SER_CH2_CTRL_C           (0x64)
-#define        NETARM_SER_CH2_STATUS_B         (0x68)
-#define        NETARM_SER_CH2_STATUS_C         (0x6c)
-#define        NETARM_SER_CH2_FIFO_LAST        (0x70)
-
-/* select bitfield defintions */
-
-/* Control Register A */
-
-#define        NETARM_SER_CTLA_ENABLE          (0x80000000)
-#define        NETARM_SER_CTLA_BRK             (0x40000000)
-
-#define        NETARM_SER_CTLA_STICKP          (0x20000000)
-
-#define        NETARM_SER_CTLA_P_EVEN          (0x18000000)
-#define        NETARM_SER_CTLA_P_ODD           (0x08000000)
-#define        NETARM_SER_CTLA_P_NONE          (0x00000000)
-
-/* if you read the errata, you will find that the STOP bits don't work right */
-#define        NETARM_SER_CTLA_2STOP           (0x00000000)
-#define        NETARM_SER_CTLA_3STOP           (0x04000000)
-
-#define        NETARM_SER_CTLA_5BITS           (0x00000000)
-#define        NETARM_SER_CTLA_6BITS           (0x01000000)
-#define        NETARM_SER_CTLA_7BITS           (0x02000000)
-#define        NETARM_SER_CTLA_8BITS           (0x03000000)
-
-#define        NETARM_SER_CTLA_CTSTX           (0x00800000)
-#define        NETARM_SER_CTLA_RTSRX           (0x00400000)
-
-#define        NETARM_SER_CTLA_LOOP_REM        (0x00200000)
-#define        NETARM_SER_CTLA_LOOP_LOC        (0x00100000)
-
-#define        NETARM_SER_CTLA_GPIO2           (0x00080000)
-#define        NETARM_SER_CTLA_GPIO1           (0x00040000)
-
-#define        NETARM_SER_CTLA_DTR_EN          (0x00020000)
-#define        NETARM_SER_CTLA_RTS_EN          (0x00010000)
-
-#define        NETARM_SER_CTLA_IE_RX_BRK       (0x00008000)
-#define        NETARM_SER_CTLA_IE_RX_FRMERR    (0x00004000)
-#define        NETARM_SER_CTLA_IE_RX_PARERR    (0x00002000)
-#define        NETARM_SER_CTLA_IE_RX_OVERRUN   (0x00001000)
-#define        NETARM_SER_CTLA_IE_RX_RDY       (0x00000800)
-#define        NETARM_SER_CTLA_IE_RX_HALF      (0x00000400)
-#define        NETARM_SER_CTLA_IE_RX_FULL      (0x00000200)
-#define        NETARM_SER_CTLA_IE_RX_DMAEN     (0x00000100)
-#define        NETARM_SER_CTLA_IE_RX_DCD       (0x00000080)
-#define        NETARM_SER_CTLA_IE_RX_RI        (0x00000040)
-#define        NETARM_SER_CTLA_IE_RX_DSR       (0x00000020)
-
-#define NETARM_SER_CTLA_IE_RX_ALL      (NETARM_SER_CTLA_IE_RX_BRK \
-                                       |NETARM_SER_CTLA_IE_RX_FRMERR \
-                                       |NETARM_SER_CTLA_IE_RX_PARERR \
-                                       |NETARM_SER_CTLA_IE_RX_OVERRUN \
-                                       |NETARM_SER_CTLA_IE_RX_RDY \
-                                       |NETARM_SER_CTLA_IE_RX_HALF \
-                                       |NETARM_SER_CTLA_IE_RX_FULL \
-                                       |NETARM_SER_CTLA_IE_RX_DMAEN \
-                                       |NETARM_SER_CTLA_IE_RX_DCD \
-                                       |NETARM_SER_CTLA_IE_RX_RI \
-                                       |NETARM_SER_CTLA_IE_RX_DSR)
-
-#define        NETARM_SER_CTLA_IE_TX_CTS       (0x00000010)
-#define        NETARM_SER_CTLA_IE_TX_EMPTY     (0x00000008)
-#define        NETARM_SER_CTLA_IE_TX_HALF      (0x00000004)
-#define        NETARM_SER_CTLA_IE_TX_FULL      (0x00000002)
-#define        NETARM_SER_CTLA_IE_TX_DMAEN     (0x00000001)
-
-#define NETARM_SER_CTLA_IE_TX_ALL      (NETARM_SER_CTLA_IE_TX_CTS \
-                                       |NETARM_SER_CTLA_IE_TX_EMPTY \
-                                       |NETARM_SER_CTLA_IE_TX_HALF \
-                                       |NETARM_SER_CTLA_IE_TX_FULL \
-                                       |NETARM_SER_CTLA_IE_TX_DMAEN)
-
-/* Control Register B */
-
-#define        NETARM_SER_CTLB_MATCH1_EN       (0x80000000)
-#define        NETARM_SER_CTLB_MATCH2_EN       (0x40000000)
-#define        NETARM_SER_CTLB_MATCH3_EN       (0x20000000)
-#define        NETARM_SER_CTLB_MATCH4_EN       (0x10000000)
-
-#define        NETARM_SER_CTLB_RBGT_EN         (0x08000000)
-#define        NETARM_SER_CTLB_RCGT_EN         (0x04000000)
-
-#define        NETARM_SER_CTLB_UART_MODE       (0x00000000)
-#define        NETARM_SER_CTLB_HDLC_MODE       (0x00100000)
-#define        NETARM_SER_CTLB_SPI_MAS_MODE    (0x00200000)
-#define        NETARM_SER_CTLB_SPI_SLV_MODE    (0x00300000)
-
-#define        NETARM_SER_CTLB_REV_BIT_ORDER   (0x00080000)
-
-#define        NETARM_SER_CTLB_MAM1            (0x00040000)
-#define        NETARM_SER_CTLB_MAM2            (0x00020000)
-
-/* Status Register A */
-
-#define        NETARM_SER_STATA_MATCH1         (0x80000000)
-#define        NETARM_SER_STATA_MATCH2         (0x40000000)
-#define        NETARM_SER_STATA_MATCH3         (0x20000000)
-#define        NETARM_SER_STATA_MATCH4         (0x10000000)
-
-#define        NETARM_SER_STATA_BGAP           (0x80000000)
-#define        NETARM_SER_STATA_CGAP           (0x40000000)
-
-#define        NETARM_SER_STATA_RX_1B          (0x00100000)
-#define        NETARM_SER_STATA_RX_2B          (0x00200000)
-#define        NETARM_SER_STATA_RX_3B          (0x00300000)
-#define        NETARM_SER_STATA_RX_4B          (0x00000000)
-
-/* downshifted values */
-
-#define        NETARM_SER_STATA_RXFDB_1BYTES   (0x001)
-#define        NETARM_SER_STATA_RXFDB_2BYTES   (0x002)
-#define        NETARM_SER_STATA_RXFDB_3BYTES   (0x003)
-#define        NETARM_SER_STATA_RXFDB_4BYTES   (0x000)
-
-#define        NETARM_SER_STATA_RXFDB_MASK     (0x00300000)
-#define        NETARM_SER_STATA_RXFDB(x)       (((x) & NETARM_SER_STATA_RXFDB_MASK) \
-                                        >> 20)
-
-#define        NETARM_SER_STATA_DCD            (0x00080000)
-#define        NETARM_SER_STATA_RI             (0x00040000)
-#define        NETARM_SER_STATA_DSR            (0x00020000)
-#define        NETARM_SER_STATA_CTS            (0x00010000)
-
-#define        NETARM_SER_STATA_RX_BRK         (0x00008000)
-#define        NETARM_SER_STATA_RX_FRMERR      (0x00004000)
-#define        NETARM_SER_STATA_RX_PARERR      (0x00002000)
-#define        NETARM_SER_STATA_RX_OVERRUN     (0x00001000)
-#define        NETARM_SER_STATA_RX_RDY         (0x00000800)
-#define        NETARM_SER_STATA_RX_HALF        (0x00000400)
-#define        NETARM_SER_STATA_RX_CLOSED      (0x00000200)
-#define        NETARM_SER_STATA_RX_FULL        (0x00000100)
-#define        NETARM_SER_STATA_RX_DCD         (0x00000080)
-#define        NETARM_SER_STATA_RX_RI          (0x00000040)
-#define        NETARM_SER_STATA_RX_DSR         (0x00000020)
-
-#define        NETARM_SER_STATA_TX_CTS         (0x00000010)
-#define        NETARM_SER_STATA_TX_RDY         (0x00000008)
-#define        NETARM_SER_STATA_TX_HALF        (0x00000004)
-#define        NETARM_SER_STATA_TX_FULL        (0x00000002)
-#define        NETARM_SER_STATA_TX_DMAEN       (0x00000001)
-
-/* you have to clear all receive signals to get the fifo to move forward */
-#define NETARM_SER_STATA_CLR_ALL       (NETARM_SER_STATA_RX_BRK | \
-                                        NETARM_SER_STATA_RX_FRMERR | \
-                                        NETARM_SER_STATA_RX_PARERR | \
-                                        NETARM_SER_STATA_RX_OVERRUN | \
-                                        NETARM_SER_STATA_RX_HALF | \
-                                        NETARM_SER_STATA_RX_CLOSED | \
-                                        NETARM_SER_STATA_RX_FULL | \
-                                        NETARM_SER_STATA_RX_DCD | \
-                                        NETARM_SER_STATA_RX_RI | \
-                                        NETARM_SER_STATA_RX_DSR | \
-                                        NETARM_SER_STATA_TX_CTS )
-
-/* Bit Rate Registers */
-
-#define        NETARM_SER_BR_EN                (0x80000000)
-#define        NETARM_SER_BR_TMODE             (0x40000000)
-
-#define        NETARM_SER_BR_RX_CLK_INT        (0x00000000)
-#define        NETARM_SER_BR_RX_CLK_EXT        (0x20000000)
-#define        NETARM_SER_BR_TX_CLK_INT        (0x00000000)
-#define        NETARM_SER_BR_TX_CLK_EXT        (0x10000000)
-
-#define        NETARM_SER_BR_RX_CLK_DRV        (0x08000000)
-#define        NETARM_SER_BR_TX_CLK_DRV        (0x04000000)
-
-#define        NETARM_SER_BR_CLK_EXT_5         (0x00000000)
-#define        NETARM_SER_BR_CLK_SYSTEM        (0x01000000)
-#define        NETARM_SER_BR_CLK_OUT1A         (0x02000000)
-#define        NETARM_SER_BR_CLK_OUT2A         (0x03000000)
-
-#define        NETARM_SER_BR_TX_CLK_INV        (0x00800000)
-#define        NETARM_SER_BR_RX_CLK_INV        (0x00400000)
-
-/* complete settings assuming system clock input is 18MHz */
-
-#define        NETARM_SER_BR_MASK              (0x000007FF)
-
-/* bit rate determined from equation Fbr = Fxtal / [ 10 * ( N + 1 ) ] */
-/* from section 7.5.4 of HW Ref Guide */
-
-/* #ifdef CONFIG_NETARM_PLL_BYPASS */
-#define        NETARM_SER_BR_X16(x)    ( NETARM_SER_BR_EN |                    \
-                                 NETARM_SER_BR_RX_CLK_INT |            \
-                                 NETARM_SER_BR_TX_CLK_INT |            \
-                                 NETARM_SER_BR_CLK_EXT_5 |             \
-                                 ( ( ( ( NETARM_XTAL_FREQ /            \
-                                         ( x * 10 ) ) - 1 ) /  16 ) &  \
-                                   NETARM_SER_BR_MASK ) )
-/*
-#else
-#define        NETARM_SER_BR_X16(x)    ( NETARM_SER_BR_EN |                    \
-                                 NETARM_SER_BR_RX_CLK_INT |            \
-                                 NETARM_SER_BR_TX_CLK_INT |            \
-                                 NETARM_SER_BR_CLK_SYSTEM |            \
-                                 ( ( ( ( NETARM_PLLED_SYSCLK_FREQ /            \
-                                         ( x * 2 ) ) - 1 ) /   16 ) &  \
-                                   NETARM_SER_BR_MASK ) )
-#endif
-*/
-
-/* Receive Buffer Gap Timer */
-
-#define        NETARM_SER_RX_GAP_TIMER_EN      (0x80000000)
-#define        NETARM_SER_RX_GAP_MASK          (0x00003FFF)
-
-/* rx gap is a function of bit rate x */
-
-/* #ifdef CONFIG_NETARM_PLL_BYPASS */
-#define        NETARM_SER_RXGAP(x)     ( NETARM_SER_RX_GAP_TIMER_EN |          \
-                                 ( ( ( ( 10 * NETARM_XTAL_FREQ ) /     \
-                                       ( x * 5 * 512 ) ) - 1 ) &       \
-                                     NETARM_SER_RX_GAP_MASK ) )
-/*
-#else
-#define        NETARM_SER_RXGAP(x)     ( NETARM_SER_RX_GAP_TIMER_EN |                  \
-                                 ( ( ( ( 2 * NETARM_PLLED_SYSCLK_FREQ ) /      \
-                                       ( x * 512 ) ) - 1 ) &                   \
-                                     NETARM_SER_RX_GAP_MASK ) )
-#endif
-*/
-
-#if 0
-#define        NETARM_SER_RXGAP(x)     ( NETARM_SER_RX_GAP_TIMER_EN |          \
-                                 ( ( ( ( 2 * NETARM_PLLED_SYSCLK_FREQ ) /      \
-                                       ( x * 5 * 512 ) ) - 1 ) &       \
-                                     NETARM_SER_RX_GAP_MASK ) )
-#define        NETARM_SER_RXGAP(x)     ( NETARM_SER_RX_GAP_TIMER_EN |          \
-                                 ( ( ( ( 10 * NETARM_XTAL_FREQ ) /     \
-                                       ( x * 512 ) ) - 1 ) &   \
-                                     NETARM_SER_RX_GAP_MASK ) )
-#endif
-
-#define MIN_BAUD_RATE        600
-#define MAX_BAUD_RATE     115200
-
-/* the default BAUD rate for the BOOTLOADER, there is a separate */
-/* setting in the serial driver <arch/armnommu/drivers/char/serial-netarm.h> */
-#define DEFAULT_BAUD_RATE 9600
-#define NETARM_SER_FIFO_SIZE 32
-#define MIN_GAP 0
-
-#endif
index e4abac7c8f89b9a958e116a137d03e6dfaaadb96..786a6567a5fc9ba5dbfc2c68262a789c5338a2ea 100644 (file)
@@ -59,7 +59,6 @@ COBJS-$(CONFIG_MVGBE) += mvgbe.o
 COBJS-$(CONFIG_NATSEMI) += natsemi.o
 COBJS-$(CONFIG_DRIVER_NE2000) += ne2000.o ne2000_base.o
 COBJS-$(CONFIG_DRIVER_AX88796L) += ax88796.o ne2000_base.o
-COBJS-$(CONFIG_DRIVER_NETARMETH) += netarm_eth.o
 COBJS-$(CONFIG_NETCONSOLE) += netconsole.o
 COBJS-$(CONFIG_NS8382X) += ns8382x.o
 COBJS-$(CONFIG_PCNET) += pcnet.o
diff --git a/drivers/net/netarm_eth.c b/drivers/net/netarm_eth.c
deleted file mode 100644 (file)
index 325f16c..0000000
+++ /dev/null
@@ -1,352 +0,0 @@
-/*
- * Copyright (C) 2004 IMMS gGmbH <www.imms.de>
- *
- * This program is free software; you can redistribute it and/or
- * modify it under the terms of the GNU General Public License as
- * published by the Free Software Foundation; either version 2 of
- * the License, or (at your option) any later version.
- *
- * This program is distributed in the hope that it will be useful,
- * but WITHOUT ANY WARRANTY; without even the implied warranty of
- * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
- * GNU General Public License for more details.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
- * MA 02111-1307 USA
- *
- * author(s): Thomas Elste, <info@elste.org>
- *            (some parts derived from uCLinux Netarm Ethernet Driver)
- */
-
-
-#include <common.h>
-#include <command.h>
-#include <net.h>
-#include "netarm_eth.h"
-#include <asm/arch/netarm_registers.h>
-
-static int na_mii_poll_busy (void);
-
-static void na_get_mac_addr (void)
-{
-       unsigned short p[3];
-       char *m_addr;
-       char ethaddr[20];
-
-       m_addr = (char *) p;
-
-       p[0] = (unsigned short) GET_EADDR (NETARM_ETH_SAL_STATION_ADDR_1);
-       p[1] = (unsigned short) GET_EADDR (NETARM_ETH_SAL_STATION_ADDR_2);
-       p[2] = (unsigned short) GET_EADDR (NETARM_ETH_SAL_STATION_ADDR_3);
-
-       sprintf (ethaddr, "%02X:%02X:%02X:%02X:%02X:%02X",
-                m_addr[0], m_addr[1],
-                m_addr[2], m_addr[3], m_addr[4], m_addr[5]);
-
-       printf ("HW-MAC Address:  %s\n", ethaddr);
-
-       /* set env, todo: check if already an adress is set */
-       setenv ("ethaddr", ethaddr);
-}
-
-static void na_mii_write (int reg, int value)
-{
-       int mii_addr;
-
-       /* Select register */
-       mii_addr = CONFIG_SYS_ETH_PHY_ADDR + reg;
-       SET_EADDR (NETARM_ETH_MII_ADDR, mii_addr);
-       /* Write value */
-       SET_EADDR (NETARM_ETH_MII_WRITE, value);
-       na_mii_poll_busy ();
-}
-
-static unsigned int na_mii_read (int reg)
-{
-       int mii_addr, val;
-
-       /* Select register */
-       mii_addr = CONFIG_SYS_ETH_PHY_ADDR + reg;
-       SET_EADDR (NETARM_ETH_MII_ADDR, mii_addr);
-       /* do one management cycle */
-       SET_EADDR (NETARM_ETH_MII_CMD,
-                  GET_EADDR (NETARM_ETH_MII_CMD) | NETARM_ETH_MIIC_RSTAT);
-       na_mii_poll_busy ();
-       /* Return read value */
-       val = GET_EADDR (NETARM_ETH_MII_READ);
-       return val;
-}
-
-static int na_mii_poll_busy (void)
-{
-       ulong start;
-       /* arm simple, non interrupt dependent timer */
-       start = get_timer(0));
-       while (get_timer(start) < NA_MII_POLL_BUSY_DELAY) {
-               if (!(GET_EADDR (NETARM_ETH_MII_IND) & NETARM_ETH_MIII_BUSY)) {
-                       return 1;
-               }
-       }
-       printf ("na_mii_busy timeout\n");
-       return (0);
-}
-
-static int na_mii_identify_phy (void)
-{
-       int id_reg_a = 0;
-
-       /* get phy id register */
-       id_reg_a = na_mii_read (MII_PHY_ID);
-
-       if (id_reg_a == 0x0043) {
-               /* This must be an Enable or a Lucent LU3X31 PHY chip */
-               return 1;
-       } else if (id_reg_a == 0x0013) {
-               /* it is an Intel LXT971A */
-               return 1;
-       }
-       return (0);
-}
-
-static int na_mii_negotiate (void)
-{
-       int i = 0;
-
-       /* Enable auto-negotiation */
-       na_mii_write (MII_PHY_AUTONEGADV, 0x01e1);
-       /* FIXME: 0x01E1 is 100Mb half and full duplex, 0x0061 is 10Mb only */
-       /* Restart auto-negotiation */
-       na_mii_write (MII_PHY_CONTROL, 0x1200);
-
-       /* status register is 0xffff after setting the autoneg restart bit */
-       while (na_mii_read (MII_PHY_STATUS) == 0xffff) {
-               i++;
-       }
-
-       /* na_mii_read uses the timer already, so we can't use it again for
-          timeout checking.
-          Instead we just try some times.
-        */
-       for (i = 0; i < 40000; i++) {
-               if ((na_mii_read (MII_PHY_STATUS) & 0x0024) == 0x0024) {
-                       return 0;
-               }
-       }
-       /*
-          printf("*Warning* autonegotiation timeout, status: 0x%x\n",na_mii_read(MII_PHY_STATUS));
-        */
-       return (1);
-}
-
-static unsigned int na_mii_check_speed (void)
-{
-       unsigned int status;
-
-       /* Read Status register */
-       status = na_mii_read (MII_PHY_STATUS);
-       /* Check link status.  If 0, default to 100 Mbps. */
-       if ((status & 0x0004) == 0) {
-               printf ("*Warning* no link detected, set default speed to 100Mbs\n");
-               return 1;
-       } else {
-               if ((na_mii_read (17) & 0x4000) != 0) {
-                       printf ("100Mbs link detected\n");
-                       return 1;
-               } else {
-                       printf ("10Mbs link detected\n");
-                       return 0;
-               }
-       }
-       return 0;
-}
-
-static int reset_eth (void)
-{
-       int pt;
-       ulong start;
-
-       na_get_mac_addr ();
-       pt = na_mii_identify_phy ();
-
-       /* reset the phy */
-       na_mii_write (MII_PHY_CONTROL, 0x8000);
-       start = get_timer(0);
-       while (get_timer(start) < NA_MII_NEGOTIATE_DELAY) {
-               if ((na_mii_read (MII_PHY_STATUS) & 0x8000) == 0) {
-                       break;
-               }
-       }
-       if (get_timer(start) >= NA_MII_NEGOTIATE_DELAY)
-               printf ("phy reset timeout\n");
-
-       /* set the PCS reg */
-       SET_EADDR (NETARM_ETH_PCS_CFG, NETARM_ETH_PCSC_CLKS_25M |
-                  NETARM_ETH_PCSC_ENJAB | NETARM_ETH_PCSC_NOCFR);
-
-       na_mii_negotiate ();
-       na_mii_check_speed ();
-
-       /* Delay 10 millisecond.  (Maybe this should be 1 second.) */
-       udelay (10000);
-
-       /* Turn receive on.
-          Enable statistics register autozero on read.
-          Do not insert MAC address on transmit.
-          Do not enable special test modes.  */
-       SET_EADDR (NETARM_ETH_STL_CFG,
-                  (NETARM_ETH_STLC_AUTOZ | NETARM_ETH_STLC_RXEN));
-
-       /* Set the inter-packet gap delay to 0.96us for MII.
-          The NET+ARM H/W Reference Guide indicates that the Back-to-back IPG
-          Gap Timer Register should be set to 0x15 and the Non Back-to-back IPG
-          Gap Timer Register should be set to 0x00000C12 for the MII PHY. */
-       SET_EADDR (NETARM_ETH_B2B_IPG_GAP_TMR, 0x15);
-       SET_EADDR (NETARM_ETH_NB2B_IPG_GAP_TMR, 0x00000C12);
-
-       /* Add CRC to end of packets.
-          Pad packets to minimum length of 64 bytes.
-          Allow unlimited length transmit packets.
-          Receive all broadcast packets.
-          NOTE:  Multicast addressing is NOT enabled here currently. */
-       SET_EADDR (NETARM_ETH_MAC_CFG,
-                  (NETARM_ETH_MACC_CRCEN |
-                   NETARM_ETH_MACC_PADEN | NETARM_ETH_MACC_HUGEN));
-       SET_EADDR (NETARM_ETH_SAL_FILTER, NETARM_ETH_SALF_BROAD);
-
-       /* enable fifos */
-       SET_EADDR (NETARM_ETH_GEN_CTRL,
-                  (NETARM_ETH_GCR_ERX | NETARM_ETH_GCR_ETX));
-
-       return (0);
-}
-
-
-extern int eth_init (bd_t * bd)
-{
-       reset_eth ();
-       return 0;
-}
-
-extern void eth_halt (void)
-{
-       SET_EADDR (NETARM_ETH_GEN_CTRL, 0);
-}
-
-/* Get a data block via Ethernet */
-extern int eth_rx (void)
-{
-       int i;
-       unsigned short rxlen;
-       unsigned int *addr;
-       unsigned int rxstatus, lastrxlen;
-       char *pa;
-
-       /* RXBR is 1, data block was received */
-       if ((GET_EADDR (NETARM_ETH_GEN_STAT) & NETARM_ETH_GST_RXBR) == 0)
-               return 0;
-
-       /* get status register and the length of received block */
-       rxstatus = GET_EADDR (NETARM_ETH_RX_STAT);
-       rxlen = (rxstatus & NETARM_ETH_RXSTAT_SIZE) >> 16;
-
-       if (rxlen == 0)
-               return 0;
-
-       /* clear RXBR to make fifo available */
-       SET_EADDR (NETARM_ETH_GEN_STAT,
-                  GET_EADDR (NETARM_ETH_GEN_STAT) & ~NETARM_ETH_GST_RXBR);
-
-       /* clear TXBC to make fifo available */
-       /* According to NETARM50 data manual you just have to clear
-          RXBR but that has no effect. Only after clearing TXBC the
-          Fifo becomes readable. */
-       SET_EADDR (NETARM_ETH_GEN_STAT,
-                  GET_EADDR (NETARM_ETH_GEN_STAT) & ~NETARM_ETH_GST_TXBC);
-
-       addr = (unsigned int *) NetRxPackets[0];
-       pa = (char *) NetRxPackets[0];
-
-       /* read the fifo */
-       for (i = 0; i < rxlen / 4; i++) {
-               *addr = GET_EADDR (NETARM_ETH_FIFO_DAT1);
-               addr++;
-       }
-
-       if (GET_EADDR (NETARM_ETH_GEN_STAT) & NETARM_ETH_GST_RXREGR) {
-               /* RXFDB indicates wether the last word is 1,2,3 or 4 bytes long */
-               lastrxlen =
-                       (GET_EADDR (NETARM_ETH_GEN_STAT) &
-                        NETARM_ETH_GST_RXFDB) >> 28;
-               *addr = GET_EADDR (NETARM_ETH_FIFO_DAT1);
-               switch (lastrxlen) {
-               case 1:
-                       *addr &= 0xff000000;
-                       break;
-               case 2:
-                       *addr &= 0xffff0000;
-                       break;
-               case 3:
-                       *addr &= 0xffffff00;
-                       break;
-               }
-       }
-
-       /* Pass the packet up to the protocol layers. */
-       NetReceive (NetRxPackets[0], rxlen);
-
-       return rxlen;
-}
-
-/* Send a data block via Ethernet. */
-extern int eth_send(void *packet, int length)
-{
-       int i, length32;
-       char *pa;
-       unsigned int *pa32, lastp = 0, rest;
-
-       pa = (char *) packet;
-       pa32 = (unsigned int *) packet;
-       length32 = length / 4;
-       rest = length % 4;
-
-       /* make sure there's no garbage in the last word */
-       switch (rest) {
-       case 0:
-               lastp = pa32[length32];
-               length32--;
-               break;
-       case 1:
-               lastp = pa32[length32] & 0x000000ff;
-               break;
-       case 2:
-               lastp = pa32[length32] & 0x0000ffff;
-               break;
-       case 3:
-               lastp = pa32[length32] & 0x00ffffff;
-               break;
-       }
-
-       /* write to the fifo */
-       for (i = 0; i < length32; i++)
-               SET_EADDR (NETARM_ETH_FIFO_DAT1, pa32[i]);
-
-       /* the last word is written to an extra register, this
-          starts the transmission */
-       SET_EADDR (NETARM_ETH_FIFO_DAT2, lastp);
-
-       /* NETARM_ETH_TXSTAT_TXOK should be checked, to know if the transmission
-          went fine. But we can't use the timer for a timeout loop because
-          of it is used already in upper layers. So we just try some times. */
-       i = 0;
-       while (i < 50000) {
-               if ((GET_EADDR (NETARM_ETH_TX_STAT) & NETARM_ETH_TXSTAT_TXOK)
-                   == NETARM_ETH_TXSTAT_TXOK)
-                       return 0;
-               i++;
-       }
-
-       printf ("eth_send timeout\n");
-       return 1;
-}
diff --git a/drivers/net/netarm_eth.h b/drivers/net/netarm_eth.h
deleted file mode 100644 (file)
index 8edab82..0000000
+++ /dev/null
@@ -1,42 +0,0 @@
-/*
- * Copyright (C) 2003 IMMS gGmbH <www.imms.de>
- *
- * This program is free software; you can redistribute it and/or
- * modify it under the terms of the GNU General Public License as
- * published by the Free Software Foundation; either version 2 of
- * the License, or (at your option) any later version.
- *
- * This program is distributed in the hope that it will be useful,
- * but WITHOUT ANY WARRANTY; without even the implied warranty of
- * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
- * GNU General Public License for more details.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
- * MA 02111-1307 USA
- *
- * author(s): Thomas Elste, <info@elste.org>
- */
-
-#include <asm/types.h>
-#include <config.h>
-
-#ifdef CONFIG_DRIVER_NETARMETH
-
-#define SET_EADDR(ad,val) *(volatile unsigned int*)(ad + NETARM_ETH_MODULE_BASE) = val
-#define GET_EADDR(ad) (*(volatile unsigned int*)(ad + NETARM_ETH_MODULE_BASE))
-
-#define NA_MII_POLL_BUSY_DELAY 900
-
-/* MII negotiation timeout value
-   500 jiffies = 5 seconds */
-#define NA_MII_NEGOTIATE_DELAY 30
-
-/* Registers in the physical layer chip */
-#define MII_PHY_CONTROL                0
-#define MII_PHY_STATUS         1
-#define MII_PHY_ID              2
-#define MII_PHY_AUTONEGADV     4
-
-#endif /* CONFIG_DRIVER_NETARMETH */
index 8151d2e0f41980e4a7ef8d067f47bfff60324b17..b6d20f84465985f8e9b22c7f38afa7c73b670255 100644 (file)
@@ -45,7 +45,6 @@ COBJS-$(CONFIG_IXP_SERIAL) += serial_ixp.o
 COBJS-$(CONFIG_KS8695_SERIAL) += serial_ks8695.o
 COBJS-$(CONFIG_MAX3100_SERIAL) += serial_max3100.o
 COBJS-$(CONFIG_MXC_UART) += serial_mxc.o
-COBJS-$(CONFIG_NETARM_SERIAL) += serial_netarm.o
 COBJS-$(CONFIG_PL010_SERIAL) += serial_pl01x.o
 COBJS-$(CONFIG_PL011_SERIAL) += serial_pl01x.o
 COBJS-$(CONFIG_PXA_SERIAL) += serial_pxa.o
index 44bb089dee9a55d4d27335b56d0e499341fb4924..f5f43a6ddc05e6c463843a497c4b53a768464a1f 100644 (file)
@@ -105,7 +105,6 @@ serial_initfunc(ks8695_serial_initialize);
 serial_initfunc(lh7a40x_serial_initialize);
 serial_initfunc(max3100_serial_initialize);
 serial_initfunc(mxc_serial_initialize);
-serial_initfunc(netarm_serial_initialize);
 serial_initfunc(pl01x_serial_initialize);
 serial_initfunc(s3c44b0_serial_initialize);
 serial_initfunc(sa1100_serial_initialize);
@@ -201,7 +200,6 @@ void serial_initialize(void)
        lh7a40x_serial_initialize();
        max3100_serial_initialize();
        mxc_serial_initialize();
-       netarm_serial_initialize();
        pl01x_serial_initialize();
        s3c44b0_serial_initialize();
        sa1100_serial_initialize();
diff --git a/drivers/serial/serial_netarm.c b/drivers/serial/serial_netarm.c
deleted file mode 100644 (file)
index 44d7c50..0000000
+++ /dev/null
@@ -1,204 +0,0 @@
-/*
- * Serial Port stuff - taken from Linux
- *
- * (C) Copyright 2002
- * MAZeT GmbH <www.mazet.de>
- * Stephan Linz <linz@mazet.de>, <linz@li-pro.net>
- *
- * (c) 2004
- * IMMS gGmbH <www.imms.de>
- * Thomas Elste <info@elste.org>
- *
- * See file CREDITS for list of people who contributed to this
- * project.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * This program is distributed in the hope that it will be useful,
- * but WITHOUT ANY WARRANTY; without even the implied warranty of
- * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
- * GNU General Public License for more details.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
- *
- */
-
-#include <common.h>
-#include <asm/hardware.h>
-
-DECLARE_GLOBAL_DATA_PTR;
-
-#define PORTA  (*(volatile unsigned int *)(NETARM_GEN_MODULE_BASE + NETARM_GEN_PORTA))
-#if !defined(CONFIG_NETARM_NS7520)
-#define PORTB  (*(volatile unsigned int *)(NETARM_GEN_MODULE_BASE + NETARM_GEN_PORTB))
-#else
-#define PORTC  (*(volatile unsigned int *)(NETARM_GEN_MODULE_BASE + NETARM_GEN_PORTC))
-#endif
-
-/* wait until transmitter is ready for another character */
-#define TXWAITRDY(registers)                                                   \
-{                                                                              \
-       ulong tmo = get_timer(0) + 1 * CONFIG_SYS_HZ;                                   \
-       while (((registers)->status_a & NETARM_SER_STATA_TX_RDY) == 0 ) {       \
-               if (get_timer(0) > tmo)                                         \
-                       break;                                                  \
-       }                                                                       \
-}
-
-
-volatile netarm_serial_channel_t *serial_reg_ch1 = get_serial_channel(0);
-volatile netarm_serial_channel_t *serial_reg_ch2 = get_serial_channel(1);
-
-extern void _netarm_led_FAIL1(void);
-
-/*
- * Setup both serial i/f with given baudrate
- */
-static void netarm_serial_setbrg(void)
-{
-       /* set 0 ... make sure pins are configured for serial */
-#if !defined(CONFIG_NETARM_NS7520)
-       PORTA = PORTB =
-               NETARM_GEN_PORT_MODE (0xef) | NETARM_GEN_PORT_DIR (0xe0);
-#else
-       PORTA = NETARM_GEN_PORT_MODE (0xef) | NETARM_GEN_PORT_DIR (0xe0);
-       PORTC = NETARM_GEN_PORT_CSF (0xef) | NETARM_GEN_PORT_MODE (0xef) | NETARM_GEN_PORT_DIR (0xe0);
-#endif
-
-       /* first turn em off */
-       serial_reg_ch1->ctrl_a = serial_reg_ch2->ctrl_a = 0;
-
-       /* clear match register, we don't need it */
-       serial_reg_ch1->rx_match = serial_reg_ch2->rx_match = 0;
-
-       /* setup bit rate generator and rx buffer gap timer (1 byte only) */
-       if ((gd->baudrate >= MIN_BAUD_RATE)
-           && (gd->baudrate <= MAX_BAUD_RATE)) {
-               serial_reg_ch1->bitrate = serial_reg_ch2->bitrate =
-                       NETARM_SER_BR_X16 (gd->baudrate);
-               serial_reg_ch1->rx_buf_timer = serial_reg_ch2->rx_buf_timer =
-                       0;
-               serial_reg_ch1->rx_char_timer = serial_reg_ch2->rx_char_timer =
-                       NETARM_SER_RXGAP (gd->baudrate);
-       } else {
-               hang ();
-       }
-
-       /* setup port mode */
-       serial_reg_ch1->ctrl_b = serial_reg_ch2->ctrl_b =
-               ( NETARM_SER_CTLB_RCGT_EN |
-                 NETARM_SER_CTLB_UART_MODE);
-       serial_reg_ch1->ctrl_a = serial_reg_ch2->ctrl_a =
-               ( NETARM_SER_CTLA_ENABLE |
-                 NETARM_SER_CTLA_P_NONE |
-                 /* see errata */
-                 NETARM_SER_CTLA_2STOP |
-                 NETARM_SER_CTLA_8BITS |
-                 NETARM_SER_CTLA_DTR_EN |
-                 NETARM_SER_CTLA_RTS_EN);
-}
-
-
-/*
- * Initialise the serial port with the given baudrate. The settings
- * are always 8 data bits, no parity, 1 stop bit, no start bits.
- */
-static int netarm_serial_init(void)
-{
-       serial_setbrg ();
-       return 0;
-}
-
-
-/*
- * Output a single byte to the serial port.
- */
-static void netarm_serial_putc(const char c)
-{
-       volatile unsigned char *fifo;
-
-       /* If \n, also do \r */
-       if (c == '\n')
-               serial_putc ('\r');
-
-       fifo = (volatile unsigned char *) &(serial_reg_ch1->fifo);
-       TXWAITRDY (serial_reg_ch1);
-       *fifo = c;
-}
-
-/*
- * Test of a single byte from the serial port. Returns 1 on success, 0
- * otherwise.
- */
-static int netarm_serial_tstc(void)
-{
-       return serial_reg_ch1->status_a & NETARM_SER_STATA_RX_RDY;
-}
-
-/*
- * Read a single byte from the serial port. Returns 1 on success, 0
- * otherwise.
- */
-static int netarm_serial_getc(void)
-{
-       unsigned int ch_uint;
-       volatile unsigned int *fifo;
-       volatile unsigned char *fifo_char = NULL;
-       int buf_count = 0;
-
-       while (!(serial_reg_ch1->status_a & NETARM_SER_STATA_RX_RDY))
-               /* NOP */ ;
-
-       fifo = (volatile unsigned int *) &(serial_reg_ch1->fifo);
-       fifo_char = (unsigned char *) &ch_uint;
-       ch_uint = *fifo;
-
-       buf_count = NETARM_SER_STATA_RXFDB (serial_reg_ch1->status_a);
-       switch (buf_count) {
-       case NETARM_SER_STATA_RXFDB_4BYTES:
-               buf_count = 4;
-               break;
-       case NETARM_SER_STATA_RXFDB_3BYTES:
-               buf_count = 3;
-               break;
-       case NETARM_SER_STATA_RXFDB_2BYTES:
-               buf_count = 2;
-               break;
-       case NETARM_SER_STATA_RXFDB_1BYTES:
-               buf_count = 1;
-               break;
-       default:
-               /* panic, be never here */
-               break;
-       }
-
-       serial_reg_ch1->status_a |= NETARM_SER_STATA_RX_CLOSED;
-
-       return ch_uint & 0xff;
-}
-
-static struct serial_device netarm_serial_drv = {
-       .name   = "netarm_serial",
-       .start  = netarm_serial_init,
-       .stop   = NULL,
-       .setbrg = netarm_serial_setbrg,
-       .putc   = netarm_serial_putc,
-       .puts   = default_serial_puts,
-       .getc   = netarm_serial_getc,
-       .tstc   = netarm_serial_tstc,
-};
-
-void netarm_serial_initialize(void)
-{
-       serial_register(&netarm_serial_drv);
-}
-
-__weak struct serial_device *default_serial_console(void)
-{
-       return &netarm_serial_drv;
-}