clk: uniphier: add PXs3 clock data
authorMasahiro Yamada <yamada.masahiro@socionext.com>
Fri, 13 Oct 2017 10:22:00 +0000 (19:22 +0900)
committerMasahiro Yamada <yamada.masahiro@socionext.com>
Sun, 15 Oct 2017 13:32:25 +0000 (22:32 +0900)
Add basic clock data for Socionext's new SoC PXs3.

Signed-off-by: Masahiro Yamada <yamada.masahiro@socionext.com>
drivers/clk/uniphier/clk-uniphier-core.c
drivers/clk/uniphier/clk-uniphier-sys.c
drivers/clk/uniphier/clk-uniphier.h

index 3d1d411e79201361a51f0a1908824e815707c8bd..9a7d03aa59718089af94d0992bda04b865c33959 100644 (file)
@@ -296,6 +296,10 @@ static const struct udevice_id uniphier_clk_match[] = {
                .compatible = "socionext,uniphier-ld20-clock",
                .data = (ulong)uniphier_ld20_sys_clk_data,
        },
+       {
+               .compatible = "socionext,uniphier-pxs3-clock",
+               .data = (ulong)uniphier_pxs3_sys_clk_data,
+       },
        /* Media I/O clock */
        {
                .compatible = "socionext,uniphier-ld4-mio-clock",
@@ -325,6 +329,10 @@ static const struct udevice_id uniphier_clk_match[] = {
                .compatible = "socionext,uniphier-ld20-sd-clock",
                .data = (ulong)uniphier_mio_clk_data,
        },
+       {
+               .compatible = "socionext,uniphier-pxs3-sd-clock",
+               .data = (ulong)uniphier_mio_clk_data,
+       },
        { /* sentinel */ }
 };
 
index e9df88508c39c50c3f552734c3401efaa7efb243..f8cf6daa8d87d6c8afb33a6e4d483b6b12cbd2cc 100644 (file)
@@ -30,3 +30,17 @@ const struct uniphier_clk_data uniphier_ld20_sys_clk_data[] = {
        { /* sentinel */ }
 #endif
 };
+
+const struct uniphier_clk_data uniphier_pxs3_sys_clk_data[] = {
+#if defined(CONFIG_ARCH_UNIPHIER_PXS3)
+       UNIPHIER_CLK_GATE_SIMPLE(12, 0x210c, 4),        /* usb30 (gio0) */
+       UNIPHIER_CLK_GATE_SIMPLE(13, 0x210c, 5),        /* usb31-0 (gio1) */
+       UNIPHIER_CLK_GATE_SIMPLE(14, 0x210c, 6),        /* usb31-1 (gio1-1) */
+       UNIPHIER_CLK_GATE_SIMPLE(16, 0x210c, 16),       /* usb30-phy0 */
+       UNIPHIER_CLK_GATE_SIMPLE(17, 0x210c, 18),       /* usb30-phy1 */
+       UNIPHIER_CLK_GATE_SIMPLE(18, 0x210c, 20),       /* usb30-phy2 */
+       UNIPHIER_CLK_GATE_SIMPLE(20, 0x210c, 17),       /* usb31-phy0 */
+       UNIPHIER_CLK_GATE_SIMPLE(21, 0x210c, 19),       /* usb31-phy1 */
+       { /* sentinel */ }
+#endif
+};
index 9b6c94fc38ba1572c01646eda10b3dc9c385af50..77ebae180998575b9718cc9844d43ff7935605ac 100644 (file)
@@ -73,6 +73,7 @@ struct uniphier_clk_data {
 
 extern const struct uniphier_clk_data uniphier_pxs2_sys_clk_data[];
 extern const struct uniphier_clk_data uniphier_ld20_sys_clk_data[];
+extern const struct uniphier_clk_data uniphier_pxs3_sys_clk_data[];
 extern const struct uniphier_clk_data uniphier_mio_clk_data[];
 
 #endif /* __CLK_UNIPHIER_H__ */