net: tsec: fsl_mdio: Fix several cosmetic issues
authorBin Meng <bmeng.cn@gmail.com>
Tue, 12 Jan 2016 06:41:18 +0000 (22:41 -0800)
committerJoe Hershberger <joe.hershberger@ni.com>
Thu, 28 Jan 2016 18:22:49 +0000 (12:22 -0600)
Clean up the tsec and fsl_mdio driver codes a little bit, by:
- Fix misuse of tab and space here and there
- Use correct multi-line comment format
- Replace license identifier to GPL-2.0+

Signed-off-by: Bin Meng <bmeng.cn@gmail.com>
Acked-by: Joe Hershberger <joe.hershberger@ni.com>
drivers/net/fsl_mdio.c
drivers/net/tsec.c
include/fsl_mdio.h
include/tsec.h

index d6b181b38604c4dd4133646baf07d641200f7551..ae3d0358481998f4914f53993e170e56add32dc4 100644 (file)
@@ -5,6 +5,7 @@
  *
  * SPDX-License-Identifier:    GPL-2.0+
  */
+
 #include <common.h>
 #include <miiphy.h>
 #include <phy.h>
@@ -32,8 +33,7 @@ int tsec_local_mdio_read(struct tsec_mii_mng __iomem *phyregs, int port_addr,
        int value;
        int timeout = 1000000;
 
-       /* Put the address of the phy, and the register
-        * number into MIIMADD */
+       /* Put the address of the phy, and the register number into MIIMADD */
        out_be32(&phyregs->miimadd, (port_addr << 8) | (regnum & 0x1f));
 
        /* Clear the command register, and wait */
index 4bdc188c8f395551ddce7db00c6031fdc66acae1..4aeb387acbd0d9f9c0182d1910f49889c464f3ad 100644 (file)
@@ -1,14 +1,11 @@
 /*
  * Freescale Three Speed Ethernet Controller driver
  *
- * This software may be used and distributed according to the
- * terms of the GNU Public License, Version 2, incorporated
- * herein by reference.
- *
  * Copyright 2004-2011, 2013 Freescale Semiconductor, Inc.
  * (C) Copyright 2003, Motorola, Inc.
  * author Andy Fleming
  *
+ * SPDX-License-Identifier:    GPL-2.0+
  */
 
 #include <config.h>
@@ -84,8 +81,10 @@ static struct tsec_info_struct tsec_info[] = {
 /* Configure the TBI for SGMII operation */
 static void tsec_configure_serdes(struct tsec_private *priv)
 {
-       /* Access TBI PHY registers at given TSEC register offset as opposed
-        * to the register offset used for external PHY accesses */
+       /*
+        * Access TBI PHY registers at given TSEC register offset as opposed
+        * to the register offset used for external PHY accesses
+        */
        tsec_local_mdio_write(priv->phyregs_sgmii, in_be32(&priv->regs->tbipa),
                        0, TBI_ANA, TBIANA_SETTINGS);
        tsec_local_mdio_write(priv->phyregs_sgmii, in_be32(&priv->regs->tbipa),
@@ -100,7 +99,8 @@ static void tsec_configure_serdes(struct tsec_private *priv)
 
 /* Set the appropriate hash bit for the given addr */
 
-/* The algorithm works like so:
+/*
+ * The algorithm works like so:
  * 1) Take the Destination Address (ie the multicast address), and
  * do a CRC on it (little endian), and reverse the bits of the
  * result.
@@ -111,9 +111,9 @@ static void tsec_configure_serdes(struct tsec_private *priv)
  * hash index which gaddr register to use, and the 5 other bits
  * indicate which bit (assuming an IBM numbering scheme, which
  * for PowerPC (tm) is usually the case) in the register holds
- * the entry. */
-static int
-tsec_mcast_addr(struct eth_device *dev, const u8 *mcast_mac, u8 set)
+ * the entry.
+ */
+static int tsec_mcast_addr(struct eth_device *dev, const u8 *mcast_mac, u8 set)
 {
        struct tsec_private *priv = (struct tsec_private *)dev->priv;
        struct tsec __iomem *regs = priv->regs;
@@ -135,7 +135,8 @@ tsec_mcast_addr(struct eth_device *dev, const u8 *mcast_mac, u8 set)
 }
 #endif /* Multicast TFTP ? */
 
-/* Initialized required registers to appropriate values, zeroing
+/*
+ * Initialized required registers to appropriate values, zeroing
  * those we don't care about (unless zero is bad, in which case,
  * choose a more appropriate value)
  */
@@ -181,7 +182,8 @@ static void init_registers(struct tsec __iomem *regs)
 
 }
 
-/* Configure maccfg2 based on negotiated speed and duplex
+/*
+ * Configure maccfg2 based on negotiated speed and duplex
  * reported by PHY handling code
  */
 static void adjust_link(struct tsec_private *priv, struct phy_device *phydev)
@@ -212,7 +214,8 @@ static void adjust_link(struct tsec_private *priv, struct phy_device *phydev)
        case 10:
                maccfg2 |= MACCFG2_MII;
 
-               /* Set R100 bit in all modes although
+               /*
+                * Set R100 bit in all modes although
                 * it is only used in RGMII mode
                 */
                if (phydev->speed == 100)
@@ -315,7 +318,8 @@ void redundant_init(struct eth_device *dev)
 }
 #endif
 
-/* Set up the buffers and their descriptors, and bring up the
+/*
+ * Set up the buffers and their descriptors, and bring up the
  * interface
  */
 static void startup_tsec(struct eth_device *dev)
@@ -369,9 +373,10 @@ static void startup_tsec(struct eth_device *dev)
        clrbits_be32(&regs->dmactrl, DMACTRL_GRS | DMACTRL_GTS);
 }
 
-/* This returns the status bits of the device. The return value
+/*
+ * This returns the status bits of the device. The return value
  * is never checked, and this is what the 8260 driver did, so we
- * do the same.         Presumably, this would be zero if there were no
+ * do the same. Presumably, this would be zero if there were no
  * errors
  */
 static int tsec_send(struct eth_device *dev, void *packet, int length)
@@ -446,7 +451,6 @@ static int tsec_recv(struct eth_device *dev)
        }
 
        return -1;
-
 }
 
 /* Stop the interface */
@@ -468,10 +472,11 @@ static void tsec_halt(struct eth_device *dev)
        phy_shutdown(priv->phydev);
 }
 
-/* Initializes data structures and registers for the controller,
- * and brings the interface up.         Returns the link status, meaning
+/*
+ * Initializes data structures and registers for the controller,
+ * and brings the interface up. Returns the link status, meaning
  * that it returns success if the link is up, failure otherwise.
- * This allows u-boot to find the first active controller.
+ * This allows U-Boot to find the first active controller.
  */
 static int tsec_init(struct eth_device *dev, bd_t * bd)
 {
@@ -489,7 +494,8 @@ static int tsec_init(struct eth_device *dev, bd_t * bd)
        /* Init ECNTRL */
        out_be32(&regs->ecntrl, ECNTRL_INIT_SETTINGS);
 
-       /* Copy the station address into the address registers.
+       /*
+        * Copy the station address into the address registers.
         * For a station address of 0x12345678ABCD in transmission
         * order (BE), MACnADDR1 is set to 0xCDAB7856 and
         * MACnADDR2 is set to 0x34120000.
@@ -551,8 +557,8 @@ static phy_interface_t tsec_get_interface(struct tsec_private *priv)
                         * be set by the platform code.
                         */
                        if ((interface == PHY_INTERFACE_MODE_RGMII_ID) ||
-                                (interface == PHY_INTERFACE_MODE_RGMII_TXID) ||
-                                (interface == PHY_INTERFACE_MODE_RGMII_RXID))
+                           (interface == PHY_INTERFACE_MODE_RGMII_TXID) ||
+                           (interface == PHY_INTERFACE_MODE_RGMII_RXID))
                                return interface;
 
                        return PHY_INTERFACE_MODE_RGMII;
@@ -565,8 +571,8 @@ static phy_interface_t tsec_get_interface(struct tsec_private *priv)
        return PHY_INTERFACE_MODE_MII;
 }
 
-
-/* Discover which PHY is attached to the device, and configure it
+/*
+ * Discover which PHY is attached to the device, and configure it
  * properly.  If the PHY is not recognized, then return 0
  * (failure).  Otherwise, return 1
  */
@@ -605,7 +611,8 @@ static int init_phy(struct eth_device *dev)
        return 1;
 }
 
-/* Initialize device structure. Returns success if PHY
+/*
+ * Initialize device structure. Returns success if PHY
  * initialization succeeded (i.e. if it recognizes the PHY)
  */
 static int tsec_initialize(bd_t *bis, struct tsec_info_struct *tsec_info)
@@ -645,7 +652,7 @@ static int tsec_initialize(bd_t *bis, struct tsec_info_struct *tsec_info)
        dev->mcast = tsec_mcast_addr;
 #endif
 
-       /* Tell u-boot to get the addr from the env */
+       /* Tell U-Boot to get the addr from the env */
        for (i = 0; i < 6; i++)
                dev->enetaddr[i] = 0;
 
index 2137282df3fd97978ec6cda00530dd4487720b55..25678a9988beb01dd427dda2566104517234fb53 100644 (file)
@@ -5,6 +5,7 @@
  *
  * SPDX-License-Identifier:    GPL-2.0+
  */
+
 #ifndef __FSL_PHY_H__
 #define __FSL_PHY_H__
 
@@ -27,9 +28,9 @@ int fdt_fixup_phy_connection(void *blob, int offset, phy_interface_t phyc);
 #define PHY_EXT_PAGE_ACCESS    0x1f
 
 /* MII Management Configuration Register */
-#define MIIMCFG_RESET_MGMT          0x80000000
-#define MIIMCFG_MGMT_CLOCK_SELECT   0x00000007
-#define MIIMCFG_INIT_VALUE         0x00000003
+#define MIIMCFG_RESET_MGMT             0x80000000
+#define MIIMCFG_MGMT_CLOCK_SELECT      0x00000007
+#define MIIMCFG_INIT_VALUE             0x00000003
 
 /* MII Management Command Register */
 #define MIIMCOM_READ_CYCLE     0x00000001
index 1119d2cb60be8c4dd3943f383093e9b595f34abb..f2aa11abe6917204e922ddf28955cf554e44eb4a 100644 (file)
@@ -3,15 +3,12 @@
  *
  *  Driver for the Motorola Triple Speed Ethernet Controller
  *
- *  This software may be used and distributed according to the
- *  terms of the GNU Public License, Version 2, incorporated
- *  herein by reference.
- *
  * Copyright 2004, 2007, 2009, 2011, 2013 Freescale Semiconductor, Inc.
  * (C) Copyright 2003, Motorola, Inc.
  * maintained by Xianghua Xiao (x.xiao@motorola.com)
  * author Andy Fleming
  *
+ * SPDX-License-Identifier:    GPL-2.0+
  */
 
 #ifndef __TSEC_H
        x.mii_devname = DEFAULT_MII_NAME;\
 }
 
-#define MAC_ADDR_LEN 6
+#define MAC_ADDR_LEN           6
 
 /* #define TSEC_TIMEOUT        1000000 */
-#define TSEC_TIMEOUT 1000
-#define TOUT_LOOP      1000000
+#define TSEC_TIMEOUT           1000
+#define TOUT_LOOP              1000000
 
 /* TBI register addresses */
 #define TBI_CR                 0x00
@@ -83,8 +80,8 @@
 
 /* TBI MDIO register bit fields*/
 #define TBICON_CLK_SELECT      0x0020
-#define TBIANA_ASYMMETRIC_PAUSE 0x0100
-#define TBIANA_SYMMETRIC_PAUSE  0x0080
+#define TBIANA_ASYMMETRIC_PAUSE        0x0100
+#define TBIANA_SYMMETRIC_PAUSE 0x0080
 #define TBIANA_HALF_DUPLEX     0x0040
 #define TBIANA_FULL_DUPLEX     0x0020
 #define TBICR_PHY_RESET                0x8000
 #define TBICR_FULL_DUPLEX      0x0100
 #define TBICR_SPEED1_SET       0x0040
 
-
 /* MAC register bits */
 #define MACCFG1_SOFT_RESET     0x80000000
 #define MACCFG1_RESET_RX_MC    0x00080000
 #define MACCFG1_RESET_TX_MC    0x00040000
 #define MACCFG1_RESET_RX_FUN   0x00020000
-#define        MACCFG1_RESET_TX_FUN    0x00010000
+#define MACCFG1_RESET_TX_FUN   0x00010000
 #define MACCFG1_LOOPBACK       0x00000100
 #define MACCFG1_RX_FLOW                0x00000020
 #define MACCFG1_TX_FLOW                0x00000010
 #define ECNTRL_SGMII_MODE      0x00000002
 
 #ifndef CONFIG_SYS_TBIPA_VALUE
-    #define CONFIG_SYS_TBIPA_VALUE     0x1f
+# define CONFIG_SYS_TBIPA_VALUE        0x1f
 #endif
 
 #define MRBLR_INIT_SETTINGS    PKTSIZE_ALIGN
 #define TSTAT_CLEAR_THALT      0x80000000
 #define RSTAT_CLEAR_RHALT      0x00800000
 
-
 #define IEVENT_INIT_CLEAR      0xffffffff
 #define IEVENT_BABR            0x80000000
 #define IEVENT_RXC             0x40000000
 #define IMASK_TXFEN            0x00100000
 #define IMASK_RXFEN0           0x00000080
 
-
 /* Default Attribute fields */
-#define ATTR_INIT_SETTINGS     0x000000c0
-#define ATTRELI_INIT_SETTINGS  0x00000000
-
+#define ATTR_INIT_SETTINGS     0x000000c0
+#define ATTRELI_INIT_SETTINGS  0x00000000
 
 /* TxBD status field bits */
 #define TXBD_READY             0x8000
 #define TXBD_HUGEFRAME         0x0080
 #define TXBD_LATECOLLISION     0x0080
 #define TXBD_RETRYLIMIT                0x0040
-#define        TXBD_RETRYCOUNTMASK     0x003c
+#define TXBD_RETRYCOUNTMASK    0x003c
 #define TXBD_UNDERRUN          0x0002
 #define TXBD_STATS             0x03ff
 
 #define RXBD_STATS             0x003f
 
 struct txbd8 {
-       uint16_t     status;         /* Status Fields */
-       uint16_t     length;         /* Buffer length */
-       uint32_t     bufptr;         /* Buffer Pointer */
+       uint16_t status;        /* Status Fields */
+       uint16_t length;        /* Buffer length */
+       uint32_t bufptr;        /* Buffer Pointer */
 };
 
 struct rxbd8 {
-       uint16_t     status;         /* Status Fields */
-       uint16_t     length;         /* Buffer Length */
-       uint32_t     bufptr;         /* Buffer Pointer */
+       uint16_t status;        /* Status Fields */
+       uint16_t length;        /* Buffer Length */
+       uint32_t bufptr;        /* Buffer Pointer */
 };
 
 struct tsec_rmon_mib {
@@ -336,15 +329,15 @@ struct tsec {
        u32     rbdlen;         /* RxBD Data Length */
        u32     res310[4];
        u32     res320;
-       u32     crbptr; /* Current Receive Buffer Pointer */
+       u32     crbptr;         /* Current Receive Buffer Pointer */
        u32     res328[6];
-       u32     mrblr;  /* Maximum Receive Buffer Length */
+       u32     mrblr;          /* Maximum Receive Buffer Length */
        u32     res344[16];
-       u32     rbptr;  /* RxBD Pointer */
+       u32     rbptr;          /* RxBD Pointer */
        u32     res388[30];
        /* (0x2_n400) */
        u32     res400;
-       u32     rbase;  /* RxBD Base Address */
+       u32     rbase;          /* RxBD Base Address */
        u32     res408[62];
 
        /* MAC Registers (0x2_n500) */
@@ -388,7 +381,7 @@ struct tsec {
        u32     resc00[256];
 };
 
-#define TSEC_GIGABIT (1 << 0)
+#define TSEC_GIGABIT   (1 << 0)
 
 /* These flags currently only have meaning if we're using the eTSEC */
 #define TSEC_REDUCED   (1 << 1)        /* MAC-PHY interface uses RGMII */