imx: mx6q_4x_mt41j128.cfg: Setup CCM_CCOSR register
authorFabio Estevam <fabio.estevam@freescale.com>
Wed, 17 Apr 2013 08:33:26 +0000 (08:33 +0000)
committerStefano Babic <sbabic@denx.de>
Thu, 25 Apr 2013 19:14:19 +0000 (21:14 +0200)
Setup CCM_CCOSR register to provide a CKO1 clock frequency of 16.5 MHz.

CKO1 drives sgtl5000 codec clock on mx6qsabrelite and doing this setup in the
bootloader will allow us to remove a lot of code in arch/arm/mach-imx/mach-imx6q.c
from the mainline kernel.

mx6q_4x_mt41j128.cfg is also used by mx6qsabresd, and it is safe to use it for
this board as well.

Signed-off-by: Fabio Estevam <fabio.estevam@freescale.com>
board/freescale/imx/ddr/mx6q_4x_mt41j128.cfg

index f4cae5eeb9899ab4ba937ae286e004d6861f1d43..996d788ddc5f681ed218237af0d38554b6fd9fea 100644 (file)
@@ -172,3 +172,14 @@ DATA 4 0x020e0010 0xF00000CF
 /* set IPU AXI-id0 Qos=0xf(bypass) AXI-id1 Qos=0x7 */
 DATA 4 0x020e0018 0x007F007F
 DATA 4 0x020e001c 0x007F007F
+
+/*
+ * Setup CCM_CCOSR register as follows:
+ *
+ * cko1_en  = 1           --> CKO1 enabled
+ * cko1_div = 111  --> divide by 8
+ * cko1_sel = 1011 --> ahb_clk_root
+ *
+ * This sets CKO1 at ahb_clk_root/8 = 132/8 = 16.5 MHz
+ */
+DATA 4 0x020c4060 0x000000fb