Revert "rockchip: Add max spl size & spl header configs"
authorJeffy Chen <jeffy.chen@rock-chips.com>
Fri, 27 Nov 2015 04:07:16 +0000 (12:07 +0800)
committerSimon Glass <sjg@chromium.org>
Mon, 14 Dec 2015 00:07:06 +0000 (17:07 -0700)
This reverts commit 10b4615f9d7e177ec7fe644fbb2616e0e0956f6e

Signed-off-by: Jeffy Chen <jeffy.chen@rock-chips.com>
Acked-by: Simon Glass <sjg@chromium.org>
arch/arm/mach-rockchip/Kconfig
arch/arm/mach-rockchip/rk3036/Kconfig
arch/arm/mach-rockchip/rk3288/Kconfig
tools/Makefile
tools/rkcommon.c
tools/rkcommon.h
tools/rkimage.c
tools/rksd.c
tools/rkspi.c

index aef1a455ae0108b079cccd7d0aea2f659fddc012..d3bddb726af61c6d4b4644b148f43fa980c8c389 100644 (file)
@@ -17,21 +17,6 @@ config ROCKCHIP_RK3036
          and video codec support. Peripherals include Gigabit Ethernet,
          USB2 host and OTG, SDIO, I2S, UART, SPI, I2C and PWMs.
 
-config ROCKCHIP_SPL_HDR
-       string "Header of rockchip's spl loader"
-       help
-         Rockchip's bootrom requires the spl loader to start with a 4-bytes
-         header. The content of this header depends on the chip type.
-
-config ROCKCHIP_MAX_SPL_SIZE
-       hex "Max size of rockchip's spl loader"
-       help
-         Different chip may have different sram size. And if we want to jump
-         back to the bootrom after spl, we may need to reserve some sram space
-         for the bootrom.
-         The max spl loader size should be sram size minus reserved
-         size(if needed)
-
 config SYS_MALLOC_F
        default y
 
index 95fb2b946338f493cc22b4dbf008c45092ade872..0fbc58eba2894a3e54ddfba599840bb2fbe5c344 100644 (file)
@@ -9,12 +9,6 @@ config SYS_SOC
 config SYS_MALLOC_F_LEN
        default 0x400
 
-config ROCKCHIP_SPL_HDR
-        default "RK30"
-
-config ROCKCHIP_MAX_SPL_SIZE
-        default 0x1000
-
 config ROCKCHIP_COMMON
        bool "Support rk common fuction"
 
index 3de3878cd6e1284986288f975f8dcc5616432a49..d0a72767c88075ba78846bb2631313f02e0d789c 100644 (file)
@@ -16,12 +16,6 @@ config TARGET_CHROMEBOOK_JERRY
          WiFi. It includes a Chrome OS EC (Cortex-M3) to provide access to
          the keyboard and battery functions.
 
-config ROCKCHIP_SPL_HDR
-       default "RK32"
-
-config ROCKCHIP_MAX_SPL_SIZE
-       default 0x8000
-
 config SYS_SOC
        default "rockchip"
 
index 7b4cd3f538f2f7f36cd82a7259e8c480bfc4802c..9cfd80b67095d449812d4341446cbf488b93ca0d 100644 (file)
@@ -64,7 +64,7 @@ RSA_OBJS-$(CONFIG_FIT_SIGNATURE) := $(addprefix lib/rsa/, \
                                        rsa-sign.o rsa-verify.o rsa-checksum.o \
                                        rsa-mod-exp.o)
 
-ROCKCHIP_OBS = $(if $(CONFIG_ARCH_ROCKCHIP),lib/rc4.o rkcommon.o rkimage.o rksd.o,)
+ROCKCHIP_OBS = lib/rc4.o rkcommon.o rkimage.o rksd.o
 
 # common objs for dumpimage and mkimage
 dumpimage-mkimage-objs := aisimage.o \
@@ -109,12 +109,6 @@ fit_check_sign-objs   := $(dumpimage-mkimage-objs) fit_check_sign.o
 
 # TODO(sjg@chromium.org): Is this correct on Mac OS?
 
-ifneq ($(CONFIG_ARCH_ROCKCHIP),)
-HOST_EXTRACFLAGS += \
-               -DCONFIG_ROCKCHIP_MAX_SPL_SIZE=$(CONFIG_ROCKCHIP_MAX_SPL_SIZE) \
-               -DCONFIG_ROCKCHIP_SPL_HDR="\"$(CONFIG_ROCKCHIP_SPL_HDR)\""
-endif
-
 ifneq ($(CONFIG_MX23)$(CONFIG_MX28),)
 # Add CONFIG_MXS into host CFLAGS, so we can check whether or not register
 # the mxsimage support within tools/mxsimage.c .
index 249c86262df86d63d9b5a9cfa7cf7006af031516..9e2173fa58042efb6f647e897911e625860f7f5b 100644 (file)
@@ -49,7 +49,7 @@ int rkcommon_set_header(void *buf, uint file_size)
 {
        struct header0_info *hdr;
 
-       if (file_size > CONFIG_ROCKCHIP_MAX_SPL_SIZE)
+       if (file_size > RK_MAX_CODE1_SIZE)
                return -ENOSPC;
 
        memset(buf,  '\0', RK_INIT_OFFSET * RK_BLK_SIZE);
index 0fc1e96409b8ee630664554f81a236861793f722..222156e7e8467a12ed3a460e10ef1d037aac930c 100644 (file)
@@ -12,6 +12,7 @@ enum {
        RK_BLK_SIZE             = 512,
        RK_INIT_OFFSET          = 4,
        RK_MAX_BOOT_SIZE        = 512 << 10,
+       RK_MAX_CODE1_SIZE       = 32 << 10,
 };
 
 /**
index 73634e316bc7ff1955707b7ab421b4adf4010eca..7b292f4235d1f43216c933cc5260b615bb73fbb0 100644 (file)
@@ -30,7 +30,7 @@ static void rkimage_print_header(const void *buf)
 static void rkimage_set_header(void *buf, struct stat *sbuf, int ifd,
                               struct image_tool_params *params)
 {
-       memcpy(buf, CONFIG_ROCKCHIP_SPL_HDR, 4);
+       memcpy(buf, "RK32", 4);
 }
 
 static int rkimage_extract_subimage(void *buf, struct image_tool_params *params)
index f660d562a8ee5e466cc2fd3808c5a61eeebe0d8b..39f5c75e69ffd0a12dbdec503512ecd5dd46f5e0 100644 (file)
@@ -50,7 +50,7 @@ static void rksd_set_header(void *buf,  struct stat *sbuf,  int ifd,
                       size);
        }
 
-       memcpy(buf + RKSD_SPL_HDR_START, CONFIG_ROCKCHIP_SPL_HDR, 4);
+       memcpy(buf + RKSD_SPL_HDR_START, "RK32", 4);
 }
 
 static int rksd_extract_subimage(void *buf,  struct image_tool_params *params)
@@ -72,7 +72,7 @@ static int rksd_vrec_header(struct image_tool_params *params,
 {
        int pad_size;
 
-       pad_size = RKSD_SPL_HDR_START + CONFIG_ROCKCHIP_MAX_SPL_SIZE;
+       pad_size = RKSD_SPL_HDR_START + RK_MAX_CODE1_SIZE;
        debug("pad_size %x\n", pad_size);
 
        return pad_size - params->file_size;
index 69a12f02e29a3448e886cb78c07deb87fb41df0f..eb8119bf53fb8ce3f04baead9e5e190594eb6663 100644 (file)
@@ -53,7 +53,7 @@ static void rkspi_set_header(void *buf, struct stat *sbuf, int ifd,
                       size);
        }
 
-       memcpy(buf + RKSPI_SPL_HDR_START, CONFIG_ROCKCHIP_SPL_HDR, 4);
+       memcpy(buf + RKSPI_SPL_HDR_START, "RK32", 4);
 
        /*
         * Spread the image out so we only use the first 2KB of each 4KB
@@ -89,7 +89,7 @@ static int rkspi_vrec_header(struct image_tool_params *params,
 {
        int pad_size;
 
-       pad_size = (CONFIG_ROCKCHIP_MAX_SPL_SIZE + 0x7ff) / 0x800 * 0x800;
+       pad_size = (RK_MAX_CODE1_SIZE + 0x7ff) / 0x800 * 0x800;
        params->orig_file_size = pad_size;
 
        /* We will double the image size due to the SPI format */