ppc4xx: Add CONFIG_4xx_DCACHE compile switch to Denali-core SPD code
authorLarry Johnson <lrj@acm.org>
Tue, 22 Jan 2008 13:51:59 +0000 (08:51 -0500)
committerStefan Roese <sr@denx.de>
Thu, 14 Feb 2008 06:42:32 +0000 (07:42 +0100)
Signed-off-by: Larry Johnson <lrj@acm.org>
cpu/ppc4xx/denali_spd_ddr2.c

index 825bc2139c75bd05ff42aabff2e684f93d9757f9..60f89c97fc804fdb2e03ff4f320b0bd3b8a9c47e 100644 (file)
@@ -3,7 +3,7 @@
  * This SPD SDRAM detection code supports AMCC PPC44x CPUs with a Denali-core
  * DDR2 controller, specifically the 440EPx/GRx.
  *
- * (C) Copyright 2007
+ * (C) Copyright 2007-2008
  * Larry Johnson, lrj@acm.org.
  *
  * Based primarily on cpu/ppc4xx/4xx_spd_ddr2.c, which is...
  * memory.
  *
  * If at some time this restriction doesn't apply anymore, just define
- * CFG_ENABLE_SDRAM_CACHE in the board config file and this code should setup
+ * CONFIG_4xx_DCACHE in the board config file and this code should setup
  * everything correctly.
  */
-#if defined(CFG_ENABLE_SDRAM_CACHE)
+#if defined(CONFIG_4xx_DCACHE)
 #define MY_TLB_WORD2_I_ENABLE  0                       /* enable caching on SDRAM */
 #else
 #define MY_TLB_WORD2_I_ENABLE  TLB_WORD2_I_ENABLE      /* disable caching on SDRAM */