cleanup: Fix typos and misspellings in various files.
authorMike Williams <mike@mikebwilliams.com>
Fri, 22 Jul 2011 04:01:30 +0000 (04:01 +0000)
committerWolfgang Denk <wd@denx.de>
Thu, 28 Jul 2011 19:27:36 +0000 (21:27 +0200)
Recieve/Receive
recieve/receive
Interupt/Interrupt
interupt/interrupt
Addres/Address
addres/address

Signed-off-by: Mike Williams <mike@mikebwilliams.com>
48 files changed:
arch/arm/cpu/arm720t/lpc2292/mmc_hw.c
arch/arm/cpu/arm720t/start.S
arch/arm/cpu/arm920t/at91/timer.c
arch/arm/cpu/arm920t/start.S
arch/arm/cpu/ixp/npe/IxQMgrDispatcher.c
arch/arm/cpu/ixp/npe/include/IxEthAcc_p.h
arch/arm/cpu/ixp/npe/include/IxNpeA.h
arch/arm/cpu/ixp/npe/include/IxQMgr.h
arch/arm/cpu/ixp/npe/include/IxQueueAssignments.h
arch/arm/cpu/lh7a40x/start.S
arch/arm/cpu/sa1100/start.S
arch/m68k/include/asm/fec.h
arch/powerpc/include/asm/cpm_8260.h
arch/powerpc/include/asm/cpm_85xx.h
arch/powerpc/include/asm/ppc440ep_gr.h
arch/powerpc/include/asm/ppc440epx_grx.h
arch/powerpc/include/asm/ppc440gx.h
arch/powerpc/include/asm/ppc440sp.h
arch/powerpc/include/asm/ppc440spe.h
arch/sparc/cpu/leon3/usb_uhci.c
arch/x86/cpu/start.S
arch/x86/include/asm/interrupt.h
board/Marvell/common/bootseq.txt
board/Marvell/common/i2c.c
board/Marvell/common/ns16550.h
board/Marvell/include/mv_gen_reg.h
board/bmw/ns16550.h
board/evb64260/bootseq.txt
board/evb64260/i2c.c
board/freescale/mpc8266ads/mpc8266ads.c
board/intercontrol/digsy_mtc/eeprom.h
board/mpl/common/usb_uhci.c
common/cmd_flash.c
common/xyzModem.c
doc/README.m68k
doc/README.qemu_mips
drivers/net/4xx_enet.c
drivers/net/greth.c
drivers/net/natsemi.c
drivers/net/ns8382x.c
drivers/pci/fsl_pci_init.c
drivers/rtc/mpc5xxx.c
include/commproc.h
include/configs/NETTA.h
include/configs/TQM834x.h
include/galileo/gt64260R.h
include/mpc5xxx_sdma.h
include/mpc824x.h

index b4dc4a6e2f1cbbb1237be11e0a194d1ccf75ebbd..bd6a5b120604fb2f2c3bd9b2ed805614e1999877 100644 (file)
@@ -148,7 +148,7 @@ unsigned char mmc_read_sector (unsigned long addr,unsigned char *Buffer)
        /* Command 16 to read aBlocks from the MMC/SD - caed */
        unsigned char CMD[] = {0x51,0x00,0x00,0x00,0x00,0xFF};
 
-       /* The addres on the MMC/SD-card is in bytes,
+       /* The address on the MMC/SD-card is in bytes,
        addr is transformed from blocks to bytes and the result is
        placed into the command */
 
@@ -173,7 +173,7 @@ unsigned char mmc_write_sector (unsigned long addr,unsigned char *Buffer)
        /* Command 24 to write a block to the MMC/SD - card */
        unsigned char CMD[] = {0x58, 0x00, 0x00, 0x00, 0x00, 0xFF};
 
-       /* The addres on the MMC/SD-card is in bytes,
+       /* The address on the MMC/SD-card is in bytes,
        addr is transformed from blocks to bytes and the result is
        placed into the command */
 
index 091b7d89140fa2d886c7388fa3ec907d701729f9..ecb92ef216063dd6c70a39fbc16ed007984b683f 100644 (file)
@@ -274,7 +274,7 @@ _dynsym_start_ofs:
 
 #if defined(CONFIG_IMPA7) || defined(CONFIG_EP7312) || defined(CONFIG_ARMADILLO)
 
-/* Interupt-Controller base addresses */
+/* Interrupt-Controller base addresses */
 INTMR1:                .word   0x80000280 @ 32 bit size
 INTMR2:                .word   0x80001280 @ 16 bit size
 INTMR3:                .word   0x80002280 @  8 bit size
index c321e286405272ad3d6f8a6e590185be77e60f7b..91607b525e40efd616db06440e6a7c8c32ecae02 100644 (file)
@@ -59,7 +59,7 @@ int timer_init(void)
        when the value in TC_RC is reached */
        writel(AT91_TC_CMR_TCCLKS_CLOCK1 | AT91_TC_CMR_CPCTRG, &tc->tc[0].cmr);
 
-       writel(0xFFFFFFFF, &tc->tc[0].idr); /* disable interupts */
+       writel(0xFFFFFFFF, &tc->tc[0].idr); /* disable interrupts */
        writel(TIMER_LOAD_VAL, &tc->tc[0].rc);
 
        writel(AT91_TC_CCR_SWTRG | AT91_TC_CCR_CLKEN, &tc->tc[0].ccr);
index 2a536674b1b3315c82d460254a890b19acb9c431..0090f894d942e12afd176265da91bbf35046dc45 100644 (file)
@@ -142,11 +142,11 @@ copyex:
 
 # if defined(CONFIG_S3C2400)
 #  define pWTCON       0x15300000
-#  define INTMSK       0x14400008      /* Interupt-Controller base addresses */
+#  define INTMSK       0x14400008      /* Interrupt-Controller base addresses */
 #  define CLKDIVN      0x14800014      /* clock divisor register */
 #else
 #  define pWTCON       0x53000000
-#  define INTMSK       0x4A000008      /* Interupt-Controller base addresses */
+#  define INTMSK       0x4A000008      /* Interrupt-Controller base addresses */
 #  define INTSUBMSK    0x4A00001C
 #  define CLKDIVN      0x4C000014      /* clock divisor register */
 # endif
index 09f69ce32239f1f783d80ca87ceecfd870e3c4e4..642e67ae817817f32ece4683845911b6cf6288c2 100644 (file)
@@ -386,7 +386,7 @@ ixQMgrNotificationEnable (IxQMgrQId qId,
                                     &dispatchQInfo[qId].statusMask);
 
 
-    /* Set the interupt source is this queue is in the range 0-31 */
+    /* Set the interrupt source is this queue is in the range 0-31 */
     if (qId < IX_QMGR_MIN_QUEUPP_QID)
     {
        ixQMgrAqmIfIntSrcSelWrite (qId, srcSel);
index 0ee4123557e9dfc86127f0799e852e3e48853128..4e0de8235c94e738cf54b2799ea77626ce0479ee 100644 (file)
@@ -279,7 +279,7 @@ typedef struct
     BOOL               portInitialized;
     UINT32 npeId; /**< NpeId for this port */
     IxEthAccTxDataInfo ixEthAccTxData; /**< Transmit data control structures */
-    IxEthAccRxDataInfo ixEthAccRxData; /**< Recieve data control structures */
+    IxEthAccRxDataInfo ixEthAccRxData; /**< Receive data control structures */
 } IxEthAccPortDataInfo; 
 
 extern IxEthAccPortDataInfo  ixEthAccPortData[];
index 7427cc41c8f457144fb21d9cdd463872f48c7515..90669c27e78c71748fcccc66abf5c257f4ff0ea9 100644 (file)
@@ -717,7 +717,7 @@ typedef struct
  */
 typedef struct
 {
-    UINT32  rxBitField;                        /**< Recieved bit field */
+    UINT32  rxBitField;                        /**< Received bit field */
     UINT32  atmCellHeader;             /**< ATM Cell Header */
     UINT32  rsvdWord0;                  /**< Reserved field */
     UINT16  currMbufLen;               /**< Mbuf Length */
index 165ed96e545f93ab0443ced8e279ccad2be6fdee..03d7e0709220a3e6d1f8aae8c9cfcc21414c0441 100644 (file)
@@ -570,7 +570,7 @@ typedef enum
  * @brief Queue interrupt source select.
  *
  * This enum defines the different source conditions on a queue that result in
- * an interupt being fired by the AQM. Interrupt source is configurable for
+ * an interrupt being fired by the AQM. Interrupt source is configurable for
  * queues 0-31 only. The interrupt source for queues 32-63 is hardwired to the
  * NE(Nearly Empty) status flag.
  *
index f7194e72ec4cfacc7057ae0f97fdab9513605af9..b65d621e3bc1a986616f4ba96037ab71e3354436 100644 (file)
 *
 * @def IX_ETH_ACC_RX_FRAME_ETH_Q 
 *
-* @brief  Eth0/Eth1 NPE Frame Recieve Q.
+* @brief  Eth0/Eth1 NPE Frame Receive Q.
 *
 * @note THIS IS NOT USED - the Rx queues are read from EthDB QoS configuration
 * 
index 61bce5f185e1c1f350d682819ec59cebc1e26112..14e985457dd46b1ff806a057deab8a357c6ebca4 100644 (file)
@@ -124,7 +124,7 @@ reset:
        msr     cpsr,r0
 
 #define pWDTCTL                0x80001400  /* Watchdog Timer control register */
-#define pINTENC                0x8000050C  /* Interupt-Controller enable clear register */
+#define pINTENC                0x8000050C  /* Interrupt-Controller enable clear register */
 #define pCLKSET                0x80000420  /* clock divisor register */
 
        /* disable watchdog, set watchdog control register to
index c3acf7aaea0a9125d87a4763969d461128408225..7223c471b65fdb5efada8c3f41437b5107ce28c8 100644 (file)
@@ -263,7 +263,7 @@ _dynsym_start_ofs:
  */
 
 
-/* Interupt-Controller base address */
+/* Interrupt-Controller base address */
 IC_BASE:       .word   0x90050000
 #define ICMR   0x04
 
index cecec59ff63a11295ce3ecbae6ea7c171b3e46d3..e8cea45edbcba6f0045b513566012dab7977376a 100644 (file)
@@ -39,7 +39,7 @@ typedef struct cpm_buf_desc {
        uint cbd_bufaddr;       /* Buffer address in host memory */
 } cbd_t;
 
-#define BD_SC_EMPTY            ((ushort)0x8000)        /* Recieve is empty */
+#define BD_SC_EMPTY            ((ushort)0x8000)        /* Receive is empty */
 #define BD_SC_READY            ((ushort)0x8000)        /* Transmit is ready */
 #define BD_SC_WRAP             ((ushort)0x2000)        /* Last buffer descriptor */
 #define BD_SC_INTRPT           ((ushort)0x1000)        /* Interrupt on change */
index 8302404abb5860f361c4de30b91f859203423f7a..6a4a51a9aa09c96c720756b3131633f058d6e557 100644 (file)
@@ -117,7 +117,7 @@ typedef struct cpm_buf_desc {
        uint    cbd_bufaddr;    /* Buffer address in host memory */
 } cbd_t;
 
-#define BD_SC_EMPTY    ((ushort)0x8000)        /* Recieve is empty */
+#define BD_SC_EMPTY    ((ushort)0x8000)        /* Receive is empty */
 #define BD_SC_READY    ((ushort)0x8000)        /* Transmit is ready */
 #define BD_SC_WRAP     ((ushort)0x2000)        /* Last buffer descriptor */
 #define BD_SC_INTRPT   ((ushort)0x1000)        /* Interrupt on change */
index a74a3a115bf3ecdebe994cd12ad76765052c3500..1681ecd507933e4ee144f00858c001f58547bb9e 100644 (file)
@@ -110,7 +110,7 @@ typedef struct cpm_buf_desc {
        uint    cbd_bufaddr;    /* Buffer address in host memory */
 } cbd_t;
 
-#define BD_SC_EMPTY    ((ushort)0x8000)        /* Recieve is empty */
+#define BD_SC_EMPTY    ((ushort)0x8000)        /* Receive is empty */
 #define BD_SC_READY    ((ushort)0x8000)        /* Transmit is ready */
 #define BD_SC_WRAP     ((ushort)0x2000)        /* Last buffer descriptor */
 #define BD_SC_INTRPT   ((ushort)0x1000)        /* Interrupt on change */
index dfd1532b0e782c0682940e8f44c64d32be852350..e7909638eab79f3cdda9707f80ef33ce2ebcf8f1 100644 (file)
 #define PLLD_LFBDV_MASK                0x0000003f  /* PLL Local Feedback Divisor */
 
 #define OPBDDV_MASK            0x03000000  /* OPB Clock Divisor Register */
-#define PERDV_MASK             0x07000000  /* Periferal Clock Divisor */
+#define PERDV_MASK             0x07000000  /* Peripheral Clock Divisor */
 #define PRADV_MASK             0x07000000  /* Primary Divisor A */
 #define PRBDV_MASK             0x07000000  /* Primary Divisor B */
 #define SPCID_MASK             0x03000000  /* Sync PCI Divisor  */
 #define PLLSYS1_PERCLK_DIV_MASK 0x03000000     /* Peripheral Clk Divisor */
 #define PLLSYS1_MAL_DIV_MASK   0x00c00000      /* MAL Clk Divisor */
 #define PLLSYS1_RW_MASK                0x00300000      /* ROM width */
-#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Addres reset vector */
+#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Address reset vector */
 #define PLLSYS1_PAE_MASK       0x00040000      /* PCI arbitor enable */
 #define PLLSYS1_PCHE_MASK      0x00020000      /* PCI host config enable */
 #define PLLSYS1_PISE_MASK      0x00010000      /* PCI init seq. enable */
index 6c214726bbbd828c4f84bcb86b7c1bd6effbe298..c841f0fa09232324b4bd4264ae277316a3d12f2d 100644 (file)
 #define PLLD_LFBDV_MASK                0x0000003f  /* PLL Local Feedback Divisor */
 
 #define OPBDDV_MASK            0x03000000  /* OPB Clock Divisor Register */
-#define PERDV_MASK             0x07000000  /* Periferal Clock Divisor */
+#define PERDV_MASK             0x07000000  /* Peripheral Clock Divisor */
 #define PRADV_MASK             0x07000000  /* Primary Divisor A */
 #define PRBDV_MASK             0x07000000  /* Primary Divisor B */
 #define SPCID_MASK             0x03000000  /* Sync PCI Divisor  */
 #define PLLSYS1_PERCLK_DIV_MASK 0x03000000     /* Peripheral Clk Divisor */
 #define PLLSYS1_MAL_DIV_MASK   0x00c00000      /* MAL Clk Divisor */
 #define PLLSYS1_RW_MASK                0x00300000      /* ROM width */
-#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Addres reset vector */
+#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Address reset vector */
 #define PLLSYS1_PAE_MASK       0x00040000      /* PCI arbitor enable */
 #define PLLSYS1_PCHE_MASK      0x00020000      /* PCI host config enable */
 #define PLLSYS1_PISE_MASK      0x00010000      /* PCI init seq. enable */
index 6f8581ba73824f0eb392a7e7eab355e5a757f4e1..992452569cce390f371c22cf0d6d39191d6cb463 100644 (file)
@@ -71,7 +71,7 @@
 #define PLLD_LFBDV_MASK                0x0000003f  /* PLL Local Feedback Divisor */
 
 #define OPBDDV_MASK            0x03000000  /* OPB Clock Divisor Register */
-#define PERDV_MASK             0x07000000  /* Periferal Clock Divisor */
+#define PERDV_MASK             0x07000000  /* Peripheral Clock Divisor */
 #define PRADV_MASK             0x07000000  /* Primary Divisor A */
 #define PRBDV_MASK             0x07000000  /* Primary Divisor B */
 #define SPCID_MASK             0x03000000  /* Sync PCI Divisor  */
@@ -81,7 +81,7 @@
 #define PLLSYS1_PERCLK_DIV_MASK 0x03000000     /* Peripheral Clk Divisor */
 #define PLLSYS1_MAL_DIV_MASK   0x00c00000      /* MAL Clk Divisor */
 #define PLLSYS1_RW_MASK                0x00300000      /* ROM width */
-#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Addres reset vector */
+#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Address reset vector */
 #define PLLSYS1_PAE_MASK       0x00040000      /* PCI arbitor enable */
 #define PLLSYS1_PCHE_MASK      0x00020000      /* PCI host config enable */
 #define PLLSYS1_PISE_MASK      0x00010000      /* PCI init seq. enable */
index 4387495cd738e4743a529018a4986568b1a736bd..cc2ff681230ae4143e71a10364fd7c183972faf0 100644 (file)
@@ -67,7 +67,7 @@
 #define PLLD_LFBDV_MASK                0x0000003f  /* PLL Local Feedback Divisor */
 
 #define OPBDDV_MASK            0x03000000  /* OPB Clock Divisor Register */
-#define PERDV_MASK             0x07000000  /* Periferal Clock Divisor */
+#define PERDV_MASK             0x07000000  /* Peripheral Clock Divisor */
 #define PRADV_MASK             0x07000000  /* Primary Divisor A */
 #define PRBDV_MASK             0x07000000  /* Primary Divisor B */
 #define SPCID_MASK             0x03000000  /* Sync PCI Divisor  */
@@ -77,7 +77,7 @@
 #define PLLSYS1_PERCLK_DIV_MASK 0x03000000     /* Peripheral Clk Divisor */
 #define PLLSYS1_MAL_DIV_MASK   0x00c00000      /* MAL Clk Divisor */
 #define PLLSYS1_RW_MASK                0x00300000      /* ROM width */
-#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Addres reset vector */
+#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Address reset vector */
 #define PLLSYS1_PAE_MASK       0x00040000      /* PCI arbitor enable */
 #define PLLSYS1_PCHE_MASK      0x00020000      /* PCI host config enable */
 #define PLLSYS1_PISE_MASK      0x00010000      /* PCI init seq. enable */
index bad9a407313c127d05066e974a5ccc0a2f002964..d59d7d28a8c669203e9c996c86d79c29c9bf659d 100644 (file)
@@ -83,7 +83,7 @@
 #define PLLD_LFBDV_MASK                0x0000003f  /* PLL Local Feedback Divisor */
 
 #define OPBDDV_MASK            0x03000000  /* OPB Clock Divisor Register */
-#define PERDV_MASK             0x07000000  /* Periferal Clock Divisor */
+#define PERDV_MASK             0x07000000  /* Peripheral Clock Divisor */
 #define PRADV_MASK             0x07000000  /* Primary Divisor A */
 #define PRBDV_MASK             0x07000000  /* Primary Divisor B */
 #define SPCID_MASK             0x03000000  /* Sync PCI Divisor  */
@@ -93,7 +93,7 @@
 #define PLLSYS1_PERCLK_DIV_MASK 0x03000000     /* Peripheral Clk Divisor */
 #define PLLSYS1_MAL_DIV_MASK   0x00c00000      /* MAL Clk Divisor */
 #define PLLSYS1_RW_MASK                0x00300000      /* ROM width */
-#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Addres reset vector */
+#define PLLSYS1_EAR_MASK       0x00080000      /* ERAP Address reset vector */
 #define PLLSYS1_PAE_MASK       0x00040000      /* PCI arbitor enable */
 #define PLLSYS1_PCHE_MASK      0x00020000      /* PCI host config enable */
 #define PLLSYS1_PISE_MASK      0x00010000      /* PCI init seq. enable */
index 8f99e1db194e61eaeeeadd43689de1f6e3490caa..b1269d26002a10fd22638dc98fd4d93d6c14520a 100644 (file)
@@ -70,7 +70,7 @@
  *
  * Interrupt Transfers.
  * --------------------
- * For Interupt transfers USB_MAX_TEMP_INT_TD Transfer descriptor are available. They
+ * For Interrupt transfers USB_MAX_TEMP_INT_TD Transfer descriptor are available. They
  * will be inserted after the appropriate (depending the interval setting) skeleton TD.
  * If an interrupt has been detected the dev->irqhandler is called. The status and number
  * of transfered bytes is stored in dev->irq_status resp. dev->irq_act_len. If the
index 7ccc076fec04b9f9cda074a11412ec645e1ed62a..6c84c43f06aa917c466f50c58b40020c8fcc3284 100644 (file)
@@ -66,7 +66,7 @@ _start:
        movw    %ax, %es
        movw    %ax, %ss
 
-       /* Clear the interupt vectors */
+       /* Clear the interrupt vectors */
        lidt    blank_idt_ptr
 
        /* Early platform init (setup gpio, etc ) */
index be52fe40d0716f841b25892903124edeae466e19..f33f8ed44a02fb19e0a371bcb0e2e853613ad667 100644 (file)
@@ -32,7 +32,7 @@
 /* arch/x86/cpu/interrupts.c */
 void set_vector(u8 intnum, void *routine);
 
-/* arch/x86/lib/interupts.c */
+/* arch/x86/lib/interrupts.c */
 void disable_irq(int irq);
 void enable_irq(int irq);
 
index e4fefb31dd0a8645efdf1cf32913c4ad2df92571..6cae9ea0745df6f1151328ba836abbfdcc1460d3 100644 (file)
@@ -62,7 +62,7 @@ in_flash:
            remap gt regs?
            map PCI mem/io
            map device space
-           clear out interupts
+           clear out interrupts
        init_timebase
        env_init
        serial_init
index 8d87b2dd9a763d088e6b95d1c555f69c6347a01b..d53495c762f0e3c4fb818bfd9efce00c99eda0f3 100644 (file)
@@ -420,7 +420,7 @@ i2c_read (uchar dev_addr, unsigned int offset, int alen, uchar * data,
        status = i2c_get_data (data, len);
        if (status) {
 #ifdef DEBUG_I2C
-               printf ("Data not recieved: 0x%02x\n", status);
+               printf ("Data not received: 0x%02x\n", status);
 #endif
                return status;
        }
index 0a2951bce76beecbafc50b1dc3f978a67840e876..9306381353a2c3d68f49c5233c5e8944b1389183 100644 (file)
@@ -51,7 +51,7 @@ struct NS16550
 #define dlm ier
 
 #define FCR_FIFO_EN     0x01    /*fifo enable*/
-#define FCR_RXSR        0x02    /*reciever soft reset*/
+#define FCR_RXSR        0x02    /*receiver soft reset*/
 #define FCR_TXSR        0x04    /*transmitter soft reset*/
 
 
index 5e4f07606ca5e6a4ca5eb8c8d57c21045307a0f6..03fcd886518e9dedf31cd6ebc93d13a366605afe 100644 (file)
 #define CHANNEL2_REGISTER10                                0x9070
 #define CHANNEL2_REGISTER11                                0x9074
 
-/* MPSCs Interupts  */
+/* MPSCs Interrupts  */
 
 #define MPSC0_CAUSE                                            0xb824
 #define MPSC0_MASK                                             0xb8a4
index 8aa251d32a3c69cd4e388e99f6b6d3dc4adba31c..2087a4aabd90aba89bda423f254ee87847d210df 100644 (file)
@@ -37,7 +37,7 @@ struct NS16550 {
 #define afr iirfcrafr
 
 #define FCR_FIFO_EN     0x01   /*fifo enable */
-#define FCR_RXSR        0x02   /*reciever soft reset */
+#define FCR_RXSR        0x02   /*receiver soft reset */
 #define FCR_TXSR        0x04   /*transmitter soft reset */
 #define FCR_DMS                0x08    /* DMA Mode Select */
 
index e4fefb31dd0a8645efdf1cf32913c4ad2df92571..6cae9ea0745df6f1151328ba836abbfdcc1460d3 100644 (file)
@@ -62,7 +62,7 @@ in_flash:
            remap gt regs?
            map PCI mem/io
            map device space
-           clear out interupts
+           clear out interrupts
        init_timebase
        env_init
        serial_init
index c62b64729c12929167d2cf6e3befe34f77f396b5..88d0dac469189d54f20f9c9f8a3d2dc08672a0a5 100644 (file)
@@ -306,7 +306,7 @@ i2c_read(uchar dev_addr, unsigned int offset, int len, uchar* data,
        status = i2c_get_data(data, len);
        if (status) {
 #ifdef DEBUG_I2C
-               printf("Data not recieved: 0x%02x\n", status);
+               printf("Data not received: 0x%02x\n", status);
 #endif
                return status;
        }
index 66acc41e97f1188512ff0beb94be73e2524b3e32..2caf4aa99014ff167a0cd2ffda4f0a9cd6e737a1 100644 (file)
@@ -392,7 +392,7 @@ phys_size_t initdram(int board_type)
        The 11th column addre will still be mucxed correctly onto the bus.
 
        Also be aware that the MPC8266ADS board Rev B has not connected
-       Row addres 13 to anything.
+       Row address 13 to anything.
 
        The fix is to connect ADD16 (from U37-47) to SADDR12 (U28-126)
     */
index 39e0378a5ae3474332013eb89f23907aef709aad..fd1155536f2602ae60f18753062ff0722b02cefc 100644 (file)
@@ -27,6 +27,6 @@
 #define EEPROM_ADDR_IDENT      0       /* identification word offset */
 #define EEPROM_ADDR_LEN_SYS    2       /* system area lenght offset */
 #define EEPROM_ADDR_LEN_SYSCFG 4       /* system config area length offset */
-#define EEPROM_ADDR_ETHADDR    23      /* ethernet addres offset */
+#define EEPROM_ADDR_ETHADDR    23      /* ethernet address offset */
 
 #endif
index a0094372a46fc01ec47fe89eb7132f99d08405f9..89d2e0a4b667f98946d8cc894cd06ac8899ffef2 100644 (file)
@@ -67,7 +67,7 @@
  *
  * Interrupt Transfers.
  * --------------------
- * For Interupt transfers USB_MAX_TEMP_INT_TD Transfer descriptor are available. They
+ * For Interrupt transfers USB_MAX_TEMP_INT_TD Transfer descriptor are available. They
  * will be inserted after the appropriate (depending the interval setting) skeleton TD.
  * If an interrupt has been detected the dev->irqhandler is called. The status and number
  * of transfered bytes is stored in dev->irq_status resp. dev->irq_act_len. If the
index bd49b796c64dbd361c4c4c08787665d6298e84d7..5508d73ab8231b8d5c9ae0b0854421d5df45e5d2 100644 (file)
@@ -139,7 +139,7 @@ int flash_sect_roundb (ulong *addr)
                } /* bank */
        }
        if (!found) {
-               /* error, addres not in flash */
+               /* error, address not in flash */
                printf("Error: end address (0x%08lx) not in flash!\n", *addr);
                return 1;
        }
index 7a46805e13363495103426e057e2d106545b7e0d..a1f955b9d76ed513c2b391939d302ab790a2778a 100644 (file)
@@ -786,7 +786,7 @@ xyzModem_stream_terminate (bool abort, int (*getc) (void))
       ZM_DEBUG (zm_dprintf ("Engaging cleanup mode...\n"));
       /*
        * Consume any trailing crap left in the inbuffer from
-       * previous recieved blocks. Since very few files are an exact multiple
+       * previous received blocks. Since very few files are an exact multiple
        * of the transfer block size, there will almost always be some gunk here.
        * If we don't eat it now, RedBoot will think the user typed it.
        */
index 3766b33bd9bfb9421bf81613e0ac81d0c7e549ff..c85febc1f1fb3447c8fbc82579cc1a5cd6fd59cb 100644 (file)
@@ -111,7 +111,7 @@ CONFIG_SYS_MBAR     -- defines the base address of the MCF5272 configuration registe
 CONFIG_SYS_INIT_RAM_ADDR
                -- defines the base address of the MCF5272 internal SRAM
 CONFIG_SYS_ENET_BD_BASE
-               -- defines the base addres of the FEC buffer descriptors
+               -- defines the base address of the FEC buffer descriptors
 
 CONFIG_SYS_SCR         -- defines the contents of the System Configuration Register
 CONFIG_SYS_SPR         -- defines the contents of the System Protection Register
@@ -138,7 +138,7 @@ CONFIG_SYS_INIT_RAM_ADDR
 CONFIG_SYS_INT_FLASH_BASE
                -- defines the base address of the MCF5282 internal Flash memory
 CONFIG_SYS_ENET_BD_BASE
-               -- defines the base addres of the FEC buffer descriptors
+               -- defines the base address of the FEC buffer descriptors
 
 CONFIG_SYS_MFD
                -- defines the PLL Multiplication Factor Devider
index 3985264245d611cd0fb8d0a07655119e86d6902c..e6a3855738b7b163478dc490046a77b2ee71ee4c 100644 (file)
@@ -24,7 +24,7 @@ you can downland
 
 #config to build the kernel
 qemu_mips_defconfig
-#patch to fix mips interupt init on 2.6.24.y kernel
+#patch to fix mips interrupt init on 2.6.24.y kernel
 qemu_mips_kernel.patch
 initrd.gz
 vmlinux
index b1763b18bbe6d1e8541f83d2980ccd5f930de8f7..e616aaf5a2122243779efeda43325fc9e52a77c5 100644 (file)
@@ -1704,7 +1704,7 @@ int enetInt (struct eth_device *dev)
                        rc = 0;
                }
 
-               /* handle MAL RX EOB interupt from a receive */
+               /* handle MAL RX EOB interrupt from a receive */
                /* check for EOB on valid channels           */
                if (uic_mal & UIC_MAL_RXEOB) {
                        mal_eob = mfdcr(MAL0_RXEOBISR);
index 6c322269464cf45cd489c0b1bc1b212ea6f29147..2aab52f378eee90aaa321f6ce0d5fecf24fc6e74 100644 (file)
@@ -576,7 +576,7 @@ int greth_recv(struct eth_device *dev)
                GRETH_REGORIN(&regs->control, GRETH_RXEN);
        }
       done:
-       /* return positive length of packet or 0 if non recieved */
+       /* return positive length of packet or 0 if non received */
        return len;
 }
 
index 14b2d355c15e07d5336445808bc79321e276f6c5..9386adf87fff0efe40b8e4e083fa9569d71c1d74 100644 (file)
@@ -282,7 +282,7 @@ OUTL(struct eth_device *dev, int command, u_long addr)
  * ready to send and receive packets.
  *
  * Side effects:
- *            leaves the natsemi initialized, and ready to recieve packets.
+ *            leaves the natsemi initialized, and ready to receive packets.
  *
  * Returns:   struct eth_device *:          pointer to NIC data structure
  */
index 45402cc0ec3d7ed8ed79f1c88d058ff22ebfe49a..6dfcd0e94c77ff7e1fad014185fc447102449703 100644 (file)
@@ -299,7 +299,7 @@ OUTL(struct eth_device *dev, int command, u_long addr)
  * Description: Retrieves the MAC address of the card, and sets up some
  *  globals required by other routines, and initializes the NIC, making it
  *  ready to send and receive packets.
- * Side effects: initializes ns8382xs, ready to recieve packets.
+ * Side effects: initializes ns8382xs, ready to receive packets.
  * Returns:   int:          number of cards found
  */
 
index ab461b45ac11810f98474e498c0bff042068fb2c..7f601d4895f48c260599e916afa0d53620850ae3 100644 (file)
@@ -316,7 +316,7 @@ void fsl_pci_init(struct pci_controller *hose, struct fsl_pci_info *pci_info)
        hose->current_busno = hose->first_busno;
 
        out_be32(&pci->pedr, 0xffffffff);       /* Clear any errors */
-       out_be32(&pci->peer, ~0x20140); /* Enable All Error Interupts except
+       out_be32(&pci->peer, ~0x20140); /* Enable All Error Interrupts except
                                         * - Master abort (pci)
                                         * - Master PERR (pci)
                                         * - ICCA (PCIe)
index ec0b0ef68f0aa83b1858dba46132b8a3bf903c1a..6b3d5e690d1f951cbc8251236029b8aeb0fef36e 100644 (file)
@@ -44,7 +44,7 @@ typedef struct rtc5200 {
        volatile ulong  aier;   /* MBAR+0x80C: alarm and interrupt enable register */
        volatile ulong  ctr;    /* MBAR+0x810: current time register */
        volatile ulong  cdr;    /* MBAR+0x814: current data register */
-       volatile ulong  asir;   /* MBAR+0x818: alarm and stopwatch interupt register */
+       volatile ulong  asir;   /* MBAR+0x818: alarm and stopwatch interrupt register */
        volatile ulong  piber;  /* MBAR+0x81C: periodic interrupt and bus error register */
        volatile ulong  trdr;   /* MBAR+0x820: test register/divides register */
 } RTC5200;
index a69a80913e5cdf3a8a6130889c94a3e5f86040ad..8b8cc45dadfa03b7098621aa6810e8c642652841 100644 (file)
@@ -108,7 +108,7 @@ typedef struct cpm_buf_desc {
        uint    cbd_bufaddr;    /* Buffer address in host memory */
 } cbd_t;
 
-#define BD_SC_EMPTY    ((ushort)0x8000)        /* Recieve is empty */
+#define BD_SC_EMPTY    ((ushort)0x8000)        /* Receive is empty */
 #define BD_SC_READY    ((ushort)0x8000)        /* Transmit is ready */
 #define BD_SC_WRAP     ((ushort)0x2000)        /* Last buffer descriptor */
 #define BD_SC_INTRPT   ((ushort)0x1000)        /* Interrupt on change */
index bdc93b6f11b104688cdb6fefb04a9f5c46d27f4a..92b7d6a1ee19f2deedb5a23d4cc15289f5329ad1 100644 (file)
  +------+----------------+------------------------------------------------------------
  |  #   | Name           | Comment
  +------+----------------+------------------------------------------------------------
- | IRQ1 | UINTER_3V      | S interupt chips interrupt (common)
+ | IRQ1 | UINTER_3V      | S interrupt chips interrupt (common)
  | IRQ3 | IRQ_DSP        | DSP interrupt
  | IRQ4 | IRQ_DSP1       | Extra DSP interrupt
  +------+----------------+------------------------------------------------------------
index 7c9dd79e3d2163d803f940cab137bdd522e83bfd..5cd517d942d626cec7a31bbc143829e77471e2d7 100644 (file)
@@ -39,7 +39,7 @@
 
 #define        CONFIG_SYS_TEXT_BASE    0x80000000
 
-/* IMMR Base Addres Register, use Freescale default: 0xff400000 */
+/* IMMR Base Address Register, use Freescale default: 0xff400000 */
 #define CONFIG_SYS_IMMR                0xff400000
 
 /* System clock. Primary input clock when in PCI host mode */
index c2cfb0670ed2ac0df58085fdd8a40fa0d1f5a59f..b55da9d35226ef81098c12a18e02ea8d2cd1cab7 100644 (file)
 #define CHANNEL2_REGISTER10                            0x9070
 #define CHANNEL2_REGISTER11                            0x9074
 
-/* MPSCs Interupts  */
+/* MPSCs Interrupts  */
 
 #define MPSC0_CAUSE                                    0xb824
 #define MPSC0_MASK                                     0xb8a4
index 8b740e4e6e23cd1942a7c83c0de1676f7092236e..821ac0ac622289515f3b72f8432362dfced2852f 100644 (file)
@@ -82,11 +82,11 @@ ALL PARAMETERS ARE ALL LONGWORDS (FOUR BYTES EACH).
     sdma->IntPend = (1 << tasknum);                    \
 }
 
-/* get interupt pending bit of a task */
+/* get interrupt pending bit of a task */
 #define SDMA_GET_PENDINGBIT(tasknum)                   \
        ((*(vu_long *)(MPC5XXX_SDMA + 0x14)) & (1<<(tasknum)))
 
-/* get interupt mask bit of a task */
+/* get interrupt mask bit of a task */
 #define SDMA_GET_MASKBIT(tasknum)                      \
        ((*(vu_long *)(MPC5XXX_SDMA + 0x18)) & (1<<(tasknum)))
 
index fca9371bddb1fd369e1ab475669449ab645bb788..cb8445830e3d299e724b538aad3518f6e224a3b7 100644 (file)
 #define PLTR           0x8000000d  /* PCI Latancy Timer Register */
 #define PHTR           0x8000000e  /* PCI Header Type Register */
 #define BISTCTRL       0x8000000f  /* BIST Control */
-#define LMBAR          0x80000010  /* Local Base Addres Register */
+#define LMBAR          0x80000010  /* Local Base Address Register */
 #define PCSRBAR                0x80000014  /* PCSR Base Address Register */
 #define ILR            0x8000003c  /* PCI Interrupt Line Register */
 #define IPR            0x8000003d  /* Interrupt Pin Register */