powerpc/mpc85xx: Serdes protocol "00" is supported
authorEbony Zhu <b45385@freescale.com>
Thu, 4 Sep 2014 16:53:00 +0000 (11:53 -0500)
committerYork Sun <yorksun@freescale.com>
Wed, 24 Sep 2014 20:10:52 +0000 (13:10 -0700)
"0x00" is a valid serdes protocol for QorIQ parts, and can not be
used to test whether the serdes is enabled or disabled.

Signed-off-by: Ebony Zhu <b45385@freescale.com>
Reviewed-by: York Sun <yorksun@freescale.com>
arch/powerpc/cpu/mpc85xx/fsl_corenet2_serdes.c

index d1fc76a13ed25c99e7272b916288cd04fe1c1a41..8edf5bb20ef79dc834c5ec5467f03f9cce21c155 100644 (file)
@@ -186,11 +186,6 @@ u64 serdes_init(u32 sd, u32 sd_addr, u32 sd_prctl_mask, u32 sd_prctl_shift)
 #endif
 
        cfg = in_be32(&gur->rcwsr[4]) & sd_prctl_mask;
-       /* Is serdes enabled at all? */
-       if (!cfg) {
-               printf("SERDES%d is not enabled\n", sd + 1);
-               return 0;
-       }
 
 /* Erratum A-007186
  * Freescale Scratch Pad Fuse Register n (SFP_FSPFR0)