test: clk: test clock self assignment
[oweals/u-boot.git] / drivers / pwm / Kconfig
index 6f0d61e7ab2cc7b315d32c88d3ab14a9e0208fb2..1f36fc78fa7b3df4d9095f5cafdde7c0400d43a6 100644 (file)
@@ -9,6 +9,20 @@ config DM_PWM
          frequency/period can be controlled along with the proportion of that
          time that the signal is high.
 
+config PWM_EXYNOS
+       bool "Enable support for the Exynos PWM"
+       depends on DM_PWM
+       help
+         This PWM is found on Samsung Exynos 5250 and other Samsung SoCs. It
+         supports a programmable period and duty cycle. A 32-bit counter is
+         used. It provides 5 channels which can be independently
+         programmed. Channel 4 (the last) is normally used as a timer.
+
+config PWM_IMX
+       bool "Enable support for i.MX27 and later PWM"
+       help
+         This PWM is found i.MX27 and later i.MX SoCs.
+
 config PWM_ROCKCHIP
        bool "Enable support for the Rockchip PWM"
        depends on DM_PWM
@@ -18,6 +32,14 @@ config PWM_ROCKCHIP
          Various options provided in the hardware (such as capture mode and
          continuous/single-shot) are not supported by the driver.
 
+config PWM_SANDBOX
+       bool "Enable support for the sandbox PWM"
+       help
+         This is a sandbox PWM used for testing. It provides 3 channels and
+         records the settings passed into it, but otherwise does nothing
+         useful. The PWM can be enabled but is not connected to any outputs
+         so this is not very useful.
+
 config PWM_TEGRA
        bool "Enable support for the Tegra PWM"
        depends on DM_PWM
@@ -26,3 +48,10 @@ config PWM_TEGRA
          four channels with a programmable period and duty cycle. Only a
          32KHz clock is supported by the driver but the duty cycle is
          configurable.
+
+config PWM_SUNXI
+       bool "Enable support for the Allwinner Sunxi PWM"
+       depends on DM_PWM
+       help
+         This PWM is found on H3, A64 and other Allwinner SoCs. It supports a
+         programmable period and duty cycle. A 16-bit counter is used.