Merge git://git.denx.de/u-boot-fsl-qoriq

[oweals/u-boot.git] / board / renesas / ulcb / ulcb.c

diff --git a/board/renesas/ulcb/ulcb.c b/board/renesas/ulcb/ulcb.c
index 068cbdea037e5c108b2e9cb68b861781c9233f0f..ca1b71975b39851b1bd5c7328221262495cac540 100644 (file)
--- a/board/renesas/ulcb/ulcb.c
+++ b/board/renesas/ulcb/ulcb.c
@@ -48,34 +48,13 @@ void s_init(void)
 #define TMU0_MSTP125           BIT(25) /* secure */
 #define TMU1_MSTP124           BIT(24) /* non-secure */
 #define SCIF2_MSTP310          BIT(10) /* SCIF2 */
-#define ETHERAVB_MSTP812       BIT(12)
 #define DVFS_MSTP926           BIT(26)
-#define SD0_MSTP314            BIT(14)
-#define SD1_MSTP313            BIT(13)
-#define SD2_MSTP312            BIT(12) /* either MMC0 */
-
-#define SD0CKCR                        0xE6150074
-#define SD1CKCR                        0xE6150078
-#define SD2CKCR                        0xE6150268
-#define SD3CKCR                        0xE615026C
+#define HSUSB_MSTP704          BIT(4)  /* HSUSB */
 
 int board_early_init_f(void)
 {
        /* TMU0,1 */            /* which use ? */
        mstp_clrbits_le32(MSTPSR1, SMSTPCR1, TMU0_MSTP125 | TMU1_MSTP124);
-       /* SCIF2 */
-       mstp_clrbits_le32(MSTPSR3, SMSTPCR3, SCIF2_MSTP310);
-       /* EHTERAVB */
-       mstp_clrbits_le32(MSTPSR8, SMSTPCR8, ETHERAVB_MSTP812);
-       /* eMMC */
-       mstp_clrbits_le32(MSTPSR3, SMSTPCR3, SD1_MSTP313 | SD2_MSTP312);
-       /* SDHI0 */
-       mstp_clrbits_le32(MSTPSR3, SMSTPCR3, SD0_MSTP314);
-
-       writel(0, SD0CKCR);
-       writel(0, SD1CKCR);
-       writel(0, SD2CKCR);
-       writel(0, SD3CKCR);
 
 #if defined(CONFIG_SYS_I2C) && defined(CONFIG_SYS_I2C_SH)
        /* DVFS for reset */
@@ -90,99 +69,31 @@ int board_early_init_f(void)
 /* -/W 32 Power resume control register 2 (3DG) */
 #define        SYSC_PWRONCR2   0xE618010C
 
+/* HSUSB block registers */
+#define HSUSB_REG_LPSTS                        0xE6590102
+#define HSUSB_REG_LPSTS_SUSPM_NORMAL   BIT(14)
+#define HSUSB_REG_UGCTRL2              0xE6590184
+#define HSUSB_REG_UGCTRL2_USB0SEL      0x30
+#define HSUSB_REG_UGCTRL2_USB0SEL_EHCI 0x10
+
 int board_init(void)
 {
        /* adress of boot parameters */
        gd->bd->bi_boot_params = CONFIG_SYS_TEXT_BASE + 0x50000;
 
-       /* Init PFC controller */
-#if defined(CONFIG_R8A7795)
-       r8a7795_pinmux_init();
-#elif defined(CONFIG_R8A7796)
-       r8a7796_pinmux_init();
-#endif
-
        /* USB1 pull-up */
        setbits_le32(PFC_PUEN6, PUEN_USB1_OVC | PUEN_USB1_PWEN);
 
-#ifdef CONFIG_RAVB
-       /* EtherAVB Enable */
-       /* GPSR2 */
-       gpio_request(GPIO_GFN_AVB_AVTP_CAPTURE_A, NULL);
-       gpio_request(GPIO_GFN_AVB_AVTP_MATCH_A, NULL);
-       gpio_request(GPIO_GFN_AVB_LINK, NULL);
-       gpio_request(GPIO_GFN_AVB_PHY_INT, NULL);
-       gpio_request(GPIO_GFN_AVB_MAGIC, NULL);
-       gpio_request(GPIO_GFN_AVB_MDC, NULL);
-
-       /* IPSR0 */
-       gpio_request(GPIO_IFN_AVB_MDC, NULL);
-       gpio_request(GPIO_IFN_AVB_MAGIC, NULL);
-       gpio_request(GPIO_IFN_AVB_PHY_INT, NULL);
-       gpio_request(GPIO_IFN_AVB_LINK, NULL);
-       gpio_request(GPIO_IFN_AVB_AVTP_MATCH_A, NULL);
-       gpio_request(GPIO_IFN_AVB_AVTP_CAPTURE_A, NULL);
-       /* IPSR1 */
-       gpio_request(GPIO_FN_AVB_AVTP_PPS, NULL);
-       /* IPSR2 */
-       gpio_request(GPIO_FN_AVB_AVTP_MATCH_B, NULL);
-       /* IPSR3 */
-       gpio_request(GPIO_FN_AVB_AVTP_CAPTURE_B, NULL);
-
-       /* AVB_PHY_RST */
-       gpio_request(GPIO_GP_2_10, NULL);
-       gpio_direction_output(GPIO_GP_2_10, 0);
-       mdelay(20);
-       gpio_set_value(GPIO_GP_2_10, 1);
-       udelay(1);
-#endif
-
-       return 0;
-}
-
-#ifdef CONFIG_SH_SDHI
-int board_mmc_init(bd_t *bis)
-{
-       /* SDHI0 */
-       gpio_request(GPIO_GFN_SD0_DAT0, NULL);
-       gpio_request(GPIO_GFN_SD0_DAT1, NULL);
-       gpio_request(GPIO_GFN_SD0_DAT2, NULL);
-       gpio_request(GPIO_GFN_SD0_DAT3, NULL);
-       gpio_request(GPIO_GFN_SD0_CLK, NULL);
-       gpio_request(GPIO_GFN_SD0_CMD, NULL);
-       gpio_request(GPIO_GFN_SD0_CD, NULL);
-       gpio_request(GPIO_GFN_SD0_WP, NULL);
-
-       gpio_request(GPIO_GP_5_2, NULL);
-       gpio_request(GPIO_GP_5_1, NULL);
-       gpio_direction_output(GPIO_GP_5_2, 1);  /* power on */
-       gpio_direction_output(GPIO_GP_5_1, 1);  /* 1: 3.3V, 0: 1.8V */
-
-       /* SDHI1/SDHI2 eMMC */
-       gpio_request(GPIO_GFN_SD1_DAT0, NULL);
-       gpio_request(GPIO_GFN_SD1_DAT1, NULL);
-       gpio_request(GPIO_GFN_SD1_DAT2, NULL);
-       gpio_request(GPIO_GFN_SD1_DAT3, NULL);
-       gpio_request(GPIO_GFN_SD2_DAT0, NULL);
-       gpio_request(GPIO_GFN_SD2_DAT1, NULL);
-       gpio_request(GPIO_GFN_SD2_DAT2, NULL);
-       gpio_request(GPIO_GFN_SD2_DAT3, NULL);
-       gpio_request(GPIO_GFN_SD2_CLK, NULL);
-#if defined(CONFIG_R8A7795)
-       gpio_request(GPIO_GFN_SD2_CMD, NULL);
-#elif defined(CONFIG_R8A7796)
-       gpio_request(GPIO_FN_SD2_CMD, NULL);
-#else
-#error Only R8A7795 and R87796 is supported
-#endif
-       gpio_request(GPIO_GP_5_3, NULL);
-       gpio_request(GPIO_GP_5_9, NULL);
-       gpio_direction_output(GPIO_GP_5_3, 0);  /* 1: 3.3V, 0: 1.8V */
-       gpio_direction_output(GPIO_GP_5_9, 0);  /* 1: 3.3V, 0: 1.8V */
+       /* Configure the HSUSB block */
+       mstp_clrbits_le32(MSTPSR7, SMSTPCR7, HSUSB_MSTP704);
+       /* Choice USB0SEL */
+       clrsetbits_le32(HSUSB_REG_UGCTRL2, HSUSB_REG_UGCTRL2_USB0SEL,
+                       HSUSB_REG_UGCTRL2_USB0SEL_EHCI);
+       /* low power status */
+       setbits_le16(HSUSB_REG_LPSTS, HSUSB_REG_LPSTS_SUSPM_NORMAL);
 
        return 0;
 }
-#endif
 
 int dram_init(void)
 {