ppc4xx: lwmon5: Change PHY reset sequence for PHY MDIO address latching
[oweals/u-boot.git] / board / nc650 / nc650.c
index c90ac9c955b5b42f41ab14a2a629b695888bd3d6..707e4b97d1713099d258cc732dc22c4beeac0560 100644 (file)
@@ -177,16 +177,14 @@ long int initdram (int board_type)
         *
         * try 8 column mode
         */
-       size8 = dram_size (CFG_MAMR_8COL, (ulong *) SDRAM_BASE3_PRELIM,
-                                          SDRAM_MAX_SIZE);
+       size8 = dram_size (CFG_MAMR_8COL, SDRAM_BASE3_PRELIM, SDRAM_MAX_SIZE);
 
        udelay (1000);
 
        /*
         * try 9 column mode
         */
-       size9 = dram_size (CFG_MAMR_9COL, (ulong *) SDRAM_BASE3_PRELIM,
-                                         SDRAM_MAX_SIZE);
+       size9 = dram_size (CFG_MAMR_9COL, SDRAM_BASE3_PRELIM, SDRAM_MAX_SIZE);
 
        udelay (1000);
 
@@ -265,8 +263,8 @@ int misc_init_r(void)
        int             iCompatMode = 0;
        char            *pParam = NULL;
        char            *envlb;
-       
-       /* 
+
+       /*
           First byte in CPLD read address space signals compatibility mode
           0 - cp850
           1 - kp852
@@ -274,9 +272,9 @@ int misc_init_r(void)
        pParam = (char*)(CFG_CPLD_BASE);
        if( *pParam != 0)
                iCompatMode = 1;
-       
+
        if ( iCompatMode != 0) {
-               /* 
+               /*
                   In KP852 compatibility mode we have to write to
                   DPRAM as early as possible the binary coded
                   line config and board name.
@@ -288,7 +286,7 @@ int misc_init_r(void)
                        setenv( DPRAM_VARNAME, DEFAULT_LB);
                        envlb = DEFAULT_LB;
                }
-               
+
                /* Status string */
                printf("Mode:  KP852(LB=%s)\n", envlb);
 
@@ -305,7 +303,7 @@ int misc_init_r(void)
        } else {
                puts("Mode:  CP850\n");
        }
-       
+
        return 0;
 }
 #endif