fsl-layerscape: fix compile error with sec fw disabled
[oweals/u-boot.git] / arch / arm / include / asm / arch-mxs / regs-lradc.h
index 16e2bbf4cbe5f1ffe8b1d8355fb965b1c6a016b2..a48f7a43596cb06022c3102642686e72fcfba2b5 100644 (file)
@@ -1,3 +1,4 @@
+/* SPDX-License-Identifier: GPL-2.0+ */
 /*
  * Freescale i.MX28 LRADC Register Definitions
  *
@@ -6,54 +7,39 @@
  *
  * Based on code from LTIB:
  * Copyright 2008-2009 Freescale Semiconductor, Inc. All Rights Reserved.
- *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License as published by
- * the Free Software Foundation; either version 2 of the License, or
- * (at your option) any later version.
- *
- * This program is distributed in the hope that it will be useful,
- * but WITHOUT ANY WARRANTY; without even the implied warranty of
- * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
- * GNU General Public License for more details.
- *
- * You should have received a copy of the GNU General Public License
- * along with this program; if not, write to the Free Software
- * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
- *
  */
 
 #ifndef __MX28_REGS_LRADC_H__
 #define __MX28_REGS_LRADC_H__
 
-#include <asm/arch/regs-common.h>
+#include <asm/mach-imx/regs-common.h>
 
 #ifndef        __ASSEMBLY__
-struct mx28_lradc_regs {
-       mx28_reg_32(hw_lradc_ctrl0);
-       mx28_reg_32(hw_lradc_ctrl1);
-       mx28_reg_32(hw_lradc_ctrl2);
-       mx28_reg_32(hw_lradc_ctrl3);
-       mx28_reg_32(hw_lradc_status);
-       mx28_reg_32(hw_lradc_ch0);
-       mx28_reg_32(hw_lradc_ch1);
-       mx28_reg_32(hw_lradc_ch2);
-       mx28_reg_32(hw_lradc_ch3);
-       mx28_reg_32(hw_lradc_ch4);
-       mx28_reg_32(hw_lradc_ch5);
-       mx28_reg_32(hw_lradc_ch6);
-       mx28_reg_32(hw_lradc_ch7);
-       mx28_reg_32(hw_lradc_delay0);
-       mx28_reg_32(hw_lradc_delay1);
-       mx28_reg_32(hw_lradc_delay2);
-       mx28_reg_32(hw_lradc_delay3);
-       mx28_reg_32(hw_lradc_debug0);
-       mx28_reg_32(hw_lradc_debug1);
-       mx28_reg_32(hw_lradc_conversion);
-       mx28_reg_32(hw_lradc_ctrl4);
-       mx28_reg_32(hw_lradc_treshold0);
-       mx28_reg_32(hw_lradc_treshold1);
-       mx28_reg_32(hw_lradc_version);
+struct mxs_lradc_regs {
+       mxs_reg_32(hw_lradc_ctrl0);
+       mxs_reg_32(hw_lradc_ctrl1);
+       mxs_reg_32(hw_lradc_ctrl2);
+       mxs_reg_32(hw_lradc_ctrl3);
+       mxs_reg_32(hw_lradc_status);
+       mxs_reg_32(hw_lradc_ch0);
+       mxs_reg_32(hw_lradc_ch1);
+       mxs_reg_32(hw_lradc_ch2);
+       mxs_reg_32(hw_lradc_ch3);
+       mxs_reg_32(hw_lradc_ch4);
+       mxs_reg_32(hw_lradc_ch5);
+       mxs_reg_32(hw_lradc_ch6);
+       mxs_reg_32(hw_lradc_ch7);
+       mxs_reg_32(hw_lradc_delay0);
+       mxs_reg_32(hw_lradc_delay1);
+       mxs_reg_32(hw_lradc_delay2);
+       mxs_reg_32(hw_lradc_delay3);
+       mxs_reg_32(hw_lradc_debug0);
+       mxs_reg_32(hw_lradc_debug1);
+       mxs_reg_32(hw_lradc_conversion);
+       mxs_reg_32(hw_lradc_ctrl4);
+       mxs_reg_32(hw_lradc_treshold0);
+       mxs_reg_32(hw_lradc_treshold1);
+       mxs_reg_32(hw_lradc_version);
 };
 #endif