target/linux/lantiq/patches-3.3/0014-import-compat-headers.patch

   1 From a34f44106e933def9f66bfe0a806d7daa27ce387 Mon Sep 17 00:00:00 2001
   2 From: John Crispin <blogic@openwrt.org>
   3 Date: Fri, 6 Jul 2012 14:46:44 +0200
   4 Subject: [PATCH 14/25] import compat headers
   5
   6 ---
   7  arch/mips/include/asm/ifx/amazon_se/amazon_se.h    | 1167 +++
   8  .../include/asm/ifx/amazon_se/amazon_se_admmod.h   |  248 +
   9  .../mips/include/asm/ifx/amazon_se/boards/Makefile |   13 +
  10  .../asm/ifx/amazon_se/boards/amazon_se_admmod.c    |  722 ++
  11  .../asm/ifx/amazon_se/boards/amazon_se_admmod.h    |  248 +
  12  .../asm/ifx/amazon_se/boards/amazon_se_ref_board.c |  437 ++
  13  .../asm/ifx/amazon_se/boards/amazon_se_ref_board.h |   55 +
  14  .../mips/include/asm/ifx/amazon_se/boards/boards.h |    4 +
  15  arch/mips/include/asm/ifx/amazon_se/irq.h          |  116 +
  16  arch/mips/include/asm/ifx/amazon_se/model.h        |   54 +
  17  arch/mips/include/asm/ifx/ar10/ar10.h              | 1705 ++++
  18  arch/mips/include/asm/ifx/ar10/ar10_ref_board.h    |   54 +
  19  arch/mips/include/asm/ifx/ar10/emulation.h         |   46 +
  20  arch/mips/include/asm/ifx/ar10/irq.h               |  214 +
  21  arch/mips/include/asm/ifx/ar10/model.h             |   54 +
  22  arch/mips/include/asm/ifx/ar9/ar9.h                | 1327 ++++
  23  arch/mips/include/asm/ifx/ar9/ar9_ref_board.h      |   48 +
  24  arch/mips/include/asm/ifx/ar9/irq.h                |  176 +
  25  arch/mips/include/asm/ifx/ar9/model.h              |   54 +
  26  arch/mips/include/asm/ifx/common_routines.h        |  221 +
  27  arch/mips/include/asm/ifx/danube/danube.h          | 1442 ++++
  28  .../mips/include/asm/ifx/danube/danube_ref_board.h |   37 +
  29  arch/mips/include/asm/ifx/danube/irq.h             |  152 +
  30  arch/mips/include/asm/ifx/danube/model.h           |   54 +
  31  arch/mips/include/asm/ifx/hn1/emulation.h          |   40 +
  32  arch/mips/include/asm/ifx/hn1/hn1.h                | 1293 +++
  33  arch/mips/include/asm/ifx/hn1/hn1_eval_board.h     |   36 +
  34  arch/mips/include/asm/ifx/hn1/hn1_ref_board.h      |   36 +
  35  arch/mips/include/asm/ifx/hn1/irq.h                |  183 +
  36  arch/mips/include/asm/ifx/hn1/model.h              |   28 +
  37  arch/mips/include/asm/ifx/ifx_atm.h                |  196 +
  38  arch/mips/include/asm/ifx/ifx_board.h              |   52 +
  39  arch/mips/include/asm/ifx/ifx_clk.h                |  140 +
  40  arch/mips/include/asm/ifx/ifx_dcdc.h               |  255 +
  41  arch/mips/include/asm/ifx/ifx_dma_core.h           |  316 +
  42  arch/mips/include/asm/ifx/ifx_ebu_led.h            |   76 +
  43  arch/mips/include/asm/ifx/ifx_eth_framework.h      |   90 +
  44  arch/mips/include/asm/ifx/ifx_gpio.h               |  428 +
  45  arch/mips/include/asm/ifx/ifx_gptu.h               |  239 +
  46  arch/mips/include/asm/ifx/ifx_led.h                |  331 +
  47  arch/mips/include/asm/ifx/ifx_ledc.h               |  351 +
  48  arch/mips/include/asm/ifx/ifx_mmc_wlan.h           |  311 +
  49  arch/mips/include/asm/ifx/ifx_pmcu.h               |  417 +
  50  arch/mips/include/asm/ifx/ifx_pmon.h               |  204 +
  51  arch/mips/include/asm/ifx/ifx_pmu.h                |  776 ++
  52  arch/mips/include/asm/ifx/ifx_ptm.h                |  203 +
  53  arch/mips/include/asm/ifx/ifx_rcu.h                |  298 +
  54  arch/mips/include/asm/ifx/ifx_regs.h               |  262 +
  55  arch/mips/include/asm/ifx/ifx_si.h                 |  246 +
  56  arch/mips/include/asm/ifx/ifx_ssc.h                |  242 +
  57  arch/mips/include/asm/ifx/ifx_types.h              |  217 +
  58  arch/mips/include/asm/ifx/ifx_usif_spi.h           |  247 +
  59  arch/mips/include/asm/ifx/ifx_wdt.h                |  118 +
  60  arch/mips/include/asm/ifx/irq.h                    |  256 +
  61  arch/mips/include/asm/ifx/model.h                  |   50 +
  62  arch/mips/include/asm/ifx/vr9/emulation.h          |   46 +
  63  arch/mips/include/asm/ifx/vr9/irq.h                |  196 +
  64  arch/mips/include/asm/ifx/vr9/model.h              |   54 +
  65  arch/mips/include/asm/ifx/vr9/vr9.h                | 1785 +++++
  66  arch/mips/include/asm/ifx/vr9/vr9_ref_board.h      |   46 +
  67  arch/mips/include/asm/ifx/war.h                    |   25 +
  68  .../asm/mach-lantiq/falcon/cpu-feature-overrides.h |   58 +
  69  arch/mips/include/asm/mach-lantiq/falcon/ebu_reg.h | 1520 ++++
  70  .../include/asm/mach-lantiq/falcon/gpon_reg_base.h |  376 +
  71  arch/mips/include/asm/mach-lantiq/falcon/i2c_reg.h |  830 ++
  72  .../mips/include/asm/mach-lantiq/falcon/icu0_reg.h | 4324 ++++++++++
  73  .../include/asm/mach-lantiq/falcon/status_reg.h    |  529 ++
  74  .../mips/include/asm/mach-lantiq/falcon/sys1_reg.h | 2008 +++++
  75  .../include/asm/mach-lantiq/falcon/sys_eth_reg.h   | 1132 +++
  76  .../include/asm/mach-lantiq/falcon/sys_gpe_reg.h   | 2829 +++++++
  77  arch/mips/include/asm/mach-lantiq/falcon/sysctrl.h |   60 +
  78  include/linux/atm.h                                |    5 +
  79  include/linux/pci.h                                |    1 +
  80  include/linux/pci_ids.h                            |    8 +
  81  include/net/ifx_ppa_api.h                          | 2606 +++++++
  82  include/net/ifx_ppa_api_common.h                   |   47 +
  83  include/net/ifx_ppa_api_directpath.h               |  301 +
  84  include/net/ifx_ppa_hook.h                         | 1150 +++
  85  include/net/ifx_ppa_ppe_hal.h                      |  317 +
  86  include/net/ifx_ppa_stack_al.h                     | 1559 ++++
  87  include/net/ipv6.h                                 |    5 +
  88  include/switch_api/AR9.h                           | 4342 +++++++++++
  89  include/switch_api/Tantos3G.h                      | 5882 ++++++++++++++
  90  include/switch_api/VR9_switch.h                    | 2637 +++++++
  91  include/switch_api/VR9_top.h                       |  798 ++
  92  include/switch_api/commonReg.h                     | 1312 ++++
  93  include/switch_api/gphy_fw.h                       |   20 +
  94  include/switch_api/gphy_fw_fe.h                    | 8217 ++++++++++++++++++++
  95  include/switch_api/gphy_fw_ge.h                    | 8216 +++++++++++++++++++
  96  include/switch_api/ifx_ethsw.h                     | 3820 +++++++++
  97  include/switch_api/ifx_ethsw_PSB6970.h             |  647 ++
  98  include/switch_api/ifx_ethsw_PSB6970_core.h        |  182 +
  99  include/switch_api/ifx_ethsw_PSB6970_ll.h          | 1722 ++++
 100  include/switch_api/ifx_ethsw_api.h                 |  172 +
 101  include/switch_api/ifx_ethsw_core_platform.h       |   94 +
 102  include/switch_api/ifx_ethsw_flow.h                |  845 ++
 103  include/switch_api/ifx_ethsw_flow_core.h           |  254 +
 104  include/switch_api/ifx_ethsw_flow_ll.h             | 2015 +++++
 105  include/switch_api/ifx_ethsw_init.h                |   29 +
 106  include/switch_api/ifx_ethsw_kernel_api.h          |   80 +
 107  include/switch_api/ifx_ethsw_linux.h               |   64 +
 108  include/switch_api/ifx_ethsw_ll_fkt.h              |   41 +
 109  include/switch_api/ifx_ethsw_pce.h                 |  385 +
 110  include/switch_api/ifx_ethsw_pm.h                  |   63 +
 111  include/switch_api/ifx_ethsw_pm_plat.h             |   63 +
 112  include/switch_api/ifx_ethsw_pm_pmcu.h             |   36 +
 113  include/switch_api/ifx_ethsw_ral.h                 |   56 +
 114  include/switch_api/ifx_ethsw_reg_access.h          |   38 +
 115  include/switch_api/ifx_ethsw_rml.h                 |   49 +
 116  include/switch_api/ifx_ethsw_vr9_reg_access.h      |   23 +
 117  include/switch_api/ifx_switch_ll.h                 |  101 +
 118  include/switch_api/ifx_types.h                     |  118 +
 119  include/switch_api/ifxmips_gphy_sw.h               |  124 +
 120  include/switch_api/ifxmips_sw_reg.h                |  300 +
 121  include/switch_api/regmapper.h                     |   27 +
 122  115 files changed, 81174 insertions(+), 0 deletions(-)
 123  create mode 100644 arch/mips/include/asm/ifx/amazon_se/amazon_se.h
 124  create mode 100644 arch/mips/include/asm/ifx/amazon_se/amazon_se_admmod.h
 125  create mode 100644 arch/mips/include/asm/ifx/amazon_se/boards/Makefile
 126  create mode 100644 arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.c
 127  create mode 100644 arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.h
 128  create mode 100644 arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.c
 129  create mode 100644 arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.h
 130  create mode 100644 arch/mips/include/asm/ifx/amazon_se/boards/boards.h
 131  create mode 100644 arch/mips/include/asm/ifx/amazon_se/irq.h
 132  create mode 100644 arch/mips/include/asm/ifx/amazon_se/model.h
 133  create mode 100644 arch/mips/include/asm/ifx/ar10/ar10.h
 134  create mode 100644 arch/mips/include/asm/ifx/ar10/ar10_ref_board.h
 135  create mode 100644 arch/mips/include/asm/ifx/ar10/emulation.h
 136  create mode 100644 arch/mips/include/asm/ifx/ar10/irq.h
 137  create mode 100644 arch/mips/include/asm/ifx/ar10/model.h
 138  create mode 100644 arch/mips/include/asm/ifx/ar9/ar9.h
 139  create mode 100644 arch/mips/include/asm/ifx/ar9/ar9_ref_board.h
 140  create mode 100644 arch/mips/include/asm/ifx/ar9/irq.h
 141  create mode 100644 arch/mips/include/asm/ifx/ar9/model.h
 142  create mode 100644 arch/mips/include/asm/ifx/common_routines.h
 143  create mode 100644 arch/mips/include/asm/ifx/danube/danube.h
 144  create mode 100644 arch/mips/include/asm/ifx/danube/danube_ref_board.h
 145  create mode 100644 arch/mips/include/asm/ifx/danube/irq.h
 146  create mode 100644 arch/mips/include/asm/ifx/danube/model.h
 147  create mode 100644 arch/mips/include/asm/ifx/hn1/emulation.h
 148  create mode 100644 arch/mips/include/asm/ifx/hn1/hn1.h
 149  create mode 100644 arch/mips/include/asm/ifx/hn1/hn1_eval_board.h
 150  create mode 100644 arch/mips/include/asm/ifx/hn1/hn1_ref_board.h
 151  create mode 100644 arch/mips/include/asm/ifx/hn1/irq.h
 152  create mode 100644 arch/mips/include/asm/ifx/hn1/model.h
 153  create mode 100644 arch/mips/include/asm/ifx/ifx_atm.h
 154  create mode 100644 arch/mips/include/asm/ifx/ifx_board.h
 155  create mode 100644 arch/mips/include/asm/ifx/ifx_clk.h
 156  create mode 100644 arch/mips/include/asm/ifx/ifx_dcdc.h
 157  create mode 100644 arch/mips/include/asm/ifx/ifx_dma_core.h
 158  create mode 100644 arch/mips/include/asm/ifx/ifx_ebu_led.h
 159  create mode 100644 arch/mips/include/asm/ifx/ifx_eth_framework.h
 160  create mode 100644 arch/mips/include/asm/ifx/ifx_gpio.h
 161  create mode 100644 arch/mips/include/asm/ifx/ifx_gptu.h
 162  create mode 100644 arch/mips/include/asm/ifx/ifx_led.h
 163  create mode 100644 arch/mips/include/asm/ifx/ifx_ledc.h
 164  create mode 100644 arch/mips/include/asm/ifx/ifx_mmc_wlan.h
 165  create mode 100644 arch/mips/include/asm/ifx/ifx_pmcu.h
 166  create mode 100644 arch/mips/include/asm/ifx/ifx_pmon.h
 167  create mode 100644 arch/mips/include/asm/ifx/ifx_pmu.h
 168  create mode 100644 arch/mips/include/asm/ifx/ifx_ptm.h
 169  create mode 100644 arch/mips/include/asm/ifx/ifx_rcu.h
 170  create mode 100644 arch/mips/include/asm/ifx/ifx_regs.h
 171  create mode 100644 arch/mips/include/asm/ifx/ifx_si.h
 172  create mode 100644 arch/mips/include/asm/ifx/ifx_ssc.h
 173  create mode 100644 arch/mips/include/asm/ifx/ifx_types.h
 174  create mode 100644 arch/mips/include/asm/ifx/ifx_usif_spi.h
 175  create mode 100644 arch/mips/include/asm/ifx/ifx_wdt.h
 176  create mode 100644 arch/mips/include/asm/ifx/irq.h
 177  create mode 100644 arch/mips/include/asm/ifx/model.h
 178  create mode 100644 arch/mips/include/asm/ifx/vr9/emulation.h
 179  create mode 100644 arch/mips/include/asm/ifx/vr9/irq.h
 180  create mode 100644 arch/mips/include/asm/ifx/vr9/model.h
 181  create mode 100644 arch/mips/include/asm/ifx/vr9/vr9.h
 182  create mode 100644 arch/mips/include/asm/ifx/vr9/vr9_ref_board.h
 183  create mode 100644 arch/mips/include/asm/ifx/war.h
 184  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/cpu-feature-overrides.h
 185  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/ebu_reg.h
 186  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/gpon_reg_base.h
 187  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/i2c_reg.h
 188  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/icu0_reg.h
 189  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/status_reg.h
 190  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/sys1_reg.h
 191  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/sys_eth_reg.h
 192  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/sys_gpe_reg.h
 193  create mode 100644 arch/mips/include/asm/mach-lantiq/falcon/sysctrl.h
 194  create mode 100644 include/net/ifx_ppa_api.h
 195  create mode 100644 include/net/ifx_ppa_api_common.h
 196  create mode 100644 include/net/ifx_ppa_api_directpath.h
 197  create mode 100644 include/net/ifx_ppa_hook.h
 198  create mode 100644 include/net/ifx_ppa_ppe_hal.h
 199  create mode 100644 include/net/ifx_ppa_stack_al.h
 200  create mode 100644 include/switch_api/AR9.h
 201  create mode 100644 include/switch_api/Tantos3G.h
 202  create mode 100644 include/switch_api/VR9_switch.h
 203  create mode 100644 include/switch_api/VR9_top.h
 204  create mode 100644 include/switch_api/commonReg.h
 205  create mode 100644 include/switch_api/gphy_fw.h
 206  create mode 100644 include/switch_api/gphy_fw_fe.h
 207  create mode 100644 include/switch_api/gphy_fw_ge.h
 208  create mode 100644 include/switch_api/ifx_ethsw.h
 209  create mode 100644 include/switch_api/ifx_ethsw_PSB6970.h
 210  create mode 100644 include/switch_api/ifx_ethsw_PSB6970_core.h
 211  create mode 100644 include/switch_api/ifx_ethsw_PSB6970_ll.h
 212  create mode 100644 include/switch_api/ifx_ethsw_api.h
 213  create mode 100644 include/switch_api/ifx_ethsw_core_platform.h
 214  create mode 100644 include/switch_api/ifx_ethsw_flow.h
 215  create mode 100644 include/switch_api/ifx_ethsw_flow_core.h
 216  create mode 100644 include/switch_api/ifx_ethsw_flow_ll.h
 217  create mode 100644 include/switch_api/ifx_ethsw_init.h
 218  create mode 100644 include/switch_api/ifx_ethsw_kernel_api.h
 219  create mode 100644 include/switch_api/ifx_ethsw_linux.h
 220  create mode 100644 include/switch_api/ifx_ethsw_ll_fkt.h
 221  create mode 100644 include/switch_api/ifx_ethsw_pce.h
 222  create mode 100644 include/switch_api/ifx_ethsw_pm.h
 223  create mode 100644 include/switch_api/ifx_ethsw_pm_plat.h
 224  create mode 100644 include/switch_api/ifx_ethsw_pm_pmcu.h
 225  create mode 100644 include/switch_api/ifx_ethsw_ral.h
 226  create mode 100644 include/switch_api/ifx_ethsw_reg_access.h
 227  create mode 100644 include/switch_api/ifx_ethsw_rml.h
 228  create mode 100644 include/switch_api/ifx_ethsw_vr9_reg_access.h
 229  create mode 100644 include/switch_api/ifx_switch_ll.h
 230  create mode 100644 include/switch_api/ifx_types.h
 231  create mode 100644 include/switch_api/ifxmips_gphy_sw.h
 232  create mode 100644 include/switch_api/ifxmips_sw_reg.h
 233  create mode 100644 include/switch_api/regmapper.h
 234
 235 diff --git a/arch/mips/include/asm/ifx/amazon_se/amazon_se.h b/arch/mips/include/asm/ifx/amazon_se/amazon_se.h
 236 new file mode 100644
 237 index 0000000..af1c692
 238 --- /dev/null
 239 +++ b/arch/mips/include/asm/ifx/amazon_se/amazon_se.h
 240 @@ -0,0 +1,1167 @@
 241 +/******************************************************************************
 242 +**
 243 +** FILE NAME    : amazon_se.h
 244 +** PROJECT      : IFX UEIP
 245 +** MODULES      : BSP Basic
 246 +**
 247 +** DATE         : 27 May 2009
 248 +** AUTHOR       : Xu Liang
 249 +** DESCRIPTION  : header file for Amazon-SE
 250 +** COPYRIGHT    :       Copyright (c) 2009
 251 +**                      Infineon Technologies AG
 252 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
 253 +**
 254 +**    This program is free software; you can redistribute it and/or modify
 255 +**    it under the terms of the GNU General Public License as published by
 256 +**    the Free Software Foundation; either version 2 of the License, or
 257 +**    (at your option) any later version.
 258 +**
 259 +** HISTORY
 260 +** $Date        $Author         $Comment
 261 +** 27 May 2009   Xu Liang        The first UEIP release
 262 +*******************************************************************************/
 263 +
 264 +
 265 +
 266 +#ifndef AMAZON_SE_H
 267 +#define AMAZON_SE_H
 268 +#include <asm/bootinfo.h>
 269 +/******************************************************************************
 270 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
 271 +
 272 +                               No Warranty
 273 +   Because the program is licensed free of charge, there is no warranty for
 274 +   the program, to the extent permitted by applicable law.  Except when
 275 +   otherwise stated in writing the copyright holders and/or other parties
 276 +   provide the program "as is" without warranty of any kind, either
 277 +   expressed or implied, including, but not limited to, the implied
 278 +   warranties of merchantability and fitness for a particular purpose. The
 279 +   entire risk as to the quality and performance of the program is with
 280 +   you.  should the program prove defective, you assume the cost of all
 281 +   necessary servicing, repair or correction.
 282 +
 283 +   In no event unless required by applicable law or agreed to in writing
 284 +   will any copyright holder, or any other party who may modify and/or
 285 +   redistribute the program as permitted above, be liable to you for
 286 +   damages, including any general, special, incidental or consequential
 287 +   damages arising out of the use or inability to use the program
 288 +   (including but not limited to loss of data or data being rendered
 289 +   inaccurate or losses sustained by you or third parties or a failure of
 290 +   the program to operate with any other programs), even if such holder or
 291 +   other party has been advised of the possibility of such damages.
 292 +******************************************************************************/
 293 +#define MACH_GROUP_IFX MACH_GROUP_AMAZON_SE
 294 +#define MACH_TYPE_IFX  MACH_AMAZON_SE
 295 +
 296 +
 297 +#define IFX_MC_BASE                             (KSEG1 | 0x1F800000)
 298 +#define IFX_MC_ERRCAUSE                         ((volatile u32*)(IFX_MC_BASE + 0x10))
 299 +#define IFX_MC_ERRADD                           ((volatile u32*)(IFX_MC_BASE + 0x20))
 300 +#define IFX_MC_PRIO                             ((volatile u32*)(IFX_MC_BASE + 0x50))
 301 +#define IFX_MC_CON                              ((volatile u32*)(IFX_MC_BASE + 0x60))
 302 +#define IFX_MC_SRAM0                            ((volatile u32*)(IFX_MC_BASE + 0x100))
 303 +
 304 +/* This defers from Amazon_SE Hardware Users Manual Revision 1.0.pdf which is wrong */
 305 +#define IFX_MC_PRIO_AHB_SHIFT                   6
 306 +#define IFX_MC_PRIO_FPI_SHIFT                   8
 307 +#define IFX_MC_PRIO_DMA_SHIFT                   2
 308 +#define IFX_MC_PRIO_2NDPRIOPORT_SHIFT           4
 309 +#define IFX_MC_PRIO_CPU0_SHIFT                  0
 310 +
 311 +#define IFX_MC_PRIO_0                           0
 312 +#define IFX_MC_PRIO_1                           1
 313 +#define IFX_MC_PRIO_2                           2
 314 +#define IFX_MC_PRIO_3                           3
 315 +
 316 +
 317 +
 318 +/***********************************************************************/
 319 +/*  Module      :  WDT register address and bits                       */
 320 +/***********************************************************************/
 321 +
 322 +#define IFX_WDT                                 (KSEG1 | 0x1F880000)
 323 +
 324 +/***Watchdog Timer Control Register ***/
 325 +#define IFX_WDT_CR                              ((volatile u32*)(IFX_WDT + 0x03F0))
 326 +#define IFX_WDT_CR_GEN                          (1 << 31)
 327 +#define IFX_WDT_CR_DSEN                         (1 << 30)
 328 +#define IFX_WDT_CR_LPEN                         (1 << 29)
 329 +#define IFX_WDT_CR_PWL_GET(value)               (((value) >> 26) & ((1 << 2) - 1))
 330 +#define IFX_WDT_CR_PWL_SET(value)               (((( 1 << 2) - 1) & (value)) << 26)
 331 +#define IFX_WDT_CR_CLKDIV_GET(value)            (((value) >> 24) & ((1 << 2) - 1))
 332 +#define IFX_WDT_CR_CLKDIV_SET(value)            (((( 1 << 2) - 1) & (value)) << 24)
 333 +#define IFX_WDT_CR_PW_GET(value)                (((value) >> 16) & ((1 << 8) - 1))
 334 +#define IFX_WDT_CR_PW_SET(value)                (((( 1 << 8) - 1) & (value)) << 16)
 335 +#define IFX_WDT_CR_RELOAD_GET(value)            (((value) >> 0) & ((1 << 16) - 1))
 336 +#define IFX_WDT_CR_RELOAD_SET(value)            (((( 1 << 16) - 1) & (value)) << 0)
 337 +
 338 +/***Watchdog Timer Status Register***/
 339 +#define IFX_WDT_SR                              ((volatile u32*)(IFX_WDT + 0x03F8))
 340 +#define IFX_WDT_SR_EN                           (1 << 31)
 341 +#define IFX_WDT_SR_AE                           (1 << 30)
 342 +#define IFX_WDT_SR_PRW                          (1 << 29)
 343 +#define IFX_WDT_SR_EXP                          (1 << 28)
 344 +#define IFX_WDT_SR_PWD                          (1 << 27)
 345 +#define IFX_WDT_SR_DS                           (1 << 26)
 346 +#define IFX_WDT_SR_VALUE_GET(value)             (((value) >> 0) & ((1 << 16) - 1))
 347 +#define IFX_WDT_SR_VALUE_SET(value)             (((( 1 << 16) - 1) & (value)) << 0)
 348 +
 349 +/***********************************************************************/
 350 +/*  Module      :  RCU register address and bits                       */
 351 +/***********************************************************************/
 352 +
 353 +#define IFX_RCU                                 (KSEG1 | 0x1F203000)
 354 +
 355 +#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
 356 +#define IFX_RCU_RST_STAT                        ((volatile u32*)(IFX_RCU + 0x0014))
 357 +#define IFX_USB_CFG                             ((volatile u32*)(IFX_RCU + 0x0018))
 358 +
 359 +#define IFX_RST_ALL                             (1 << 30)
 360 +#define IFX_RCU_ARC_DFE_RESET                   (1 << 7)
 361 +#define IFX_RCU_AHB_RESET                       (1 << 6)
 362 +#define IFX_RCU_PPE_RESET                       (1 << 8)
 363 +
 364 +/***Reset Request Register***/
 365 +#define IFX_RCU_RST_REQ_CPU0                    (1 << 31)
 366 +#define IFX_RCU_RST_REQ_CPU1                    (1 << 3)
 367 +#define IFX_RCU_RST_REQ_CPUSUB                  (1 << 29)
 368 +#define IFX_RCU_RST_REQ_HRST                    (1 << 28)
 369 +#define IFX_RCU_RST_REQ_WDT0                    (1 << 27)
 370 +#define IFX_RCU_RST_REQ_WDT1                    (1 << 26)
 371 +#define IFX_RCU_RST_REQ_CFG_GET(value)          (((value) >> 23) & ((1 << 3) - 1))
 372 +#define IFX_RCU_RST_REQ_CFG_SET(value)          (((( 1 << 3) - 1) & (value)) << 23)
 373 +#define IFX_RCU_RST_REQ_MUX_ARC                 (1 << 23)
 374 +#define IFX_RCU_RST_REQ_SWTBOOT                 (1 << 22)
 375 +#define IFX_RCU_RST_REQ_DMA                     (1 << 21)
 376 +#define IFX_RCU_RST_REQ_ARC_JTAG                (1 << 29)
 377 +#define IFX_RCU_RST_REQ_ETHPHY0                 (1 << 19)
 378 +#define IFX_RCU_RST_REQ_CPU0_BR                 (1 << 18)
 379 +
 380 +#define IFX_RCU_RST_REQ_AFE                     (1 << 11)
 381 +#define IFX_RCU_RST_REQ_DFE                     (1 << 7)
 382 +
 383 +/* CPU0, CPU1, CPUSUB, HRST, WDT0, WDT1, DMA, ETHPHY1, ETHPHY0 */
 384 +#define IFX_RCU_RST_REQ_ALL                     IFX_RST_ALL
 385 +
 386 +
 387 +
 388 +/***********************************************************************/
 389 +/*  Module      :  BCU  register address and bits                      */
 390 +/***********************************************************************/
 391 +
 392 +#define IFX_BCU_BASE_ADDR                       (KSEG1 | 0x1E100000)
 393 +#define IFX_SLAVE_BCU_BASE_ADDR                 (KSEG1 | 0x1C200400)
 394 +
 395 +/***BCU Control Register (0010H)***/
 396 +#define IFX_BCU_CON                             ((volatile u32*)(0x0010 + IFX_BCU_BASE_ADDR))
 397 +#define IFX_SLAVE_BCU_CON                       ((volatile u32*)(0x0010 + IFX_SLAVE_BCU_BASE_ADDR))
 398 +#define IFX_BCU_STARVATION_MASK                 (0xFF << 24)
 399 +#define IFX_BCU_STARVATION_SHIFT                24
 400 +#define IFX_BCU_TOUT_MASK                       0xFFFF
 401 +#define IFX_BCU_CON_SPC(value)                  (((( 1 << 8) - 1) & (value)) << 24)
 402 +#define IFX_BCU_CON_SPE                         (1 << 19)
 403 +#define IFX_BCU_CON_PSE                         (1 << 18)
 404 +#define IFX_BCU_CON_DBG                         (1 << 16)
 405 +#define IFX_BCU_CON_TOUT(value)                 (((( 1 << 16) - 1) & (value)) << 0)
 406 +
 407 +
 408 +/***BCU Error Control Capture Register (0020H)***/
 409 +#define IFX_BCU_ECON                            ((volatile u32*)(0x0020 + IFX_BCU_BASE_ADDR))
 410 +#define IFX_SLAVE_BCU_ECON                      ((volatile u32*)(0x0020 + IFX_SLAVE_BCU_BASE_ADDR))
 411 +#define IFX_BCU_ECON_TAG(value)                 (((( 1 << 4) - 1) & (value)) << 24)
 412 +#define IFX_BCU_ECON_RDN                        (1 << 23)
 413 +#define IFX_BCU_ECON_WRN                        (1 << 22)
 414 +#define IFX_BCU_ECON_SVM                        (1 << 21)
 415 +#define IFX_BCU_ECON_ACK(value)                 (((( 1 << 2) - 1) & (value)) << 19)
 416 +#define IFX_BCU_ECON_ABT                        (1 << 18)
 417 +#define IFX_BCU_ECON_RDY                        (1 << 17)
 418 +#define IFX_BCU_ECON_TOUT                       (1 << 16)
 419 +#define IFX_BCU_ECON_ERRCNT(value)              (((( 1 << 16) - 1) & (value)) << 0)
 420 +#define IFX_BCU_ECON_OPC(value)                 (((( 1 << 4) - 1) & (value)) << 28)
 421 +
 422 +/***BCU Error Address Capture Register (0024 H)***/
 423 +#define IFX_BCU_EADD                            ((volatile u32*)(0x0024 + IFX_BCU_BASE_ADDR))
 424 +#define IFX_SLAVE_BCU_EADD                      ((volatile u32*)(0x0024 + IFX_SLAVE_BCU_BASE_ADDR))
 425 +
 426 +/***BCU Error Data Capture Register (0028H)***/
 427 +#define IFX_BCU_EDAT                            ((volatile u32*)(0x0028 + IFX_BCU_BASE_ADDR))
 428 +#define IFX_SLAVE_BCU_EDAT                      ((volatile u32*)(0x0028 + IFX_SLAVE_BCU_BASE_ADDR))
 429 +#define IFX_BCU_IRNEN                           ((volatile u32*)(0x00F4 + IFX_BCU_BASE_ADDR))
 430 +#define IFX_SLAVE_BCU_IRNEN                     ((volatile u32*)(0x00F4 + IFX_SLAVE_BCU_BASE_ADDR))
 431 +#define IFX_BCU_IRNICR                          ((volatile u32*)(0x00F8 + IFX_BCU_BASE_ADDR))
 432 +#define IFX_SLAVE_BCU_IRNICR                    ((volatile u32*)(0x00F8 + IFX_SLAVE_BCU_BASE_ADDR))
 433 +#define IFX_BCU_IRNCR                           ((volatile u32*)(0x00FC + IFX_BCU_BASE_ADDR))
 434 +#define IFX_SLAVE_BCU_IRNCR                     ((volatile u32*)(0x00FC + IFX_SLAVE_BCU_BASE_ADDR))
 435 +
 436 +
 437 +
 438 +/***********************************************************************/
 439 +/*  Module      :  MEI register address and bits                       */
 440 +/***********************************************************************/
 441 +
 442 +#define IFX_MEI_SPACE_ACCESS                    (KSEG1 | 0x1E116000)
 443 +#define IFX_DFE_LDST_BASE_ADDR                  (KSEG1 | 0x1EF00000)
 444 +
 445 +/*All mei related registers are defined in amazon_se_mei_bsp.h */
 446 +
 447 +
 448 +/***********************************************************************/
 449 +/*  Module      :  GPIO register address and bits                       */
 450 +/***********************************************************************/
 451 +
 452 +#define IFX_GPIO                                (KSEG1 | 0x1E100B00)
 453 +
 454 +#define IFX_GPIO_Pn_BASE(n)                     (IFX_GPIO + 0x0010 + 0x0030 * (n))
 455 +
 456 +/***Port 0 Data Output Register (0010H)***/
 457 +#define IFX_GPIO_P0_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0010))
 458 +/***Port 1 Data Output Register (0040H)***/
 459 +#define IFX_GPIO_P1_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0040))
 460 +/***Port 0 Data Input Register (0014H)***/
 461 +#define IFX_GPIO_P0_IN                          ((volatile u32 *)(IFX_GPIO + 0x0014))
 462 +/***Port 1 Data Input Register (0044H)***/
 463 +#define IFX_GPIO_P1_IN                          ((volatile u32 *)(IFX_GPIO + 0x0044))
 464 +/***Port 0 Direction Register (0018H)***/
 465 +#define IFX_GPIO_P0_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0018))
 466 +/***Port 1 Direction Register (0048H)***/
 467 +#define IFX_GPIO_P1_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0048))
 468 +/***Port 0 Alternate Function Select Register 0 (001C H) ***/
 469 +#define IFX_GPIO_P0_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x001C))
 470 +/***Port 1 Alternate Function Select Register 0 (004C H) ***/
 471 +#define IFX_GPIO_P1_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x004C))
 472 +/***Port 0 Alternate Function Select Register 1 (0020 H) ***/
 473 +#define IFX_GPIO_P0_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0020))
 474 +/***Port 1 Alternate Function Select Register 0 (0050 H) ***/
 475 +#define IFX_GPIO_P1_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0050))
 476 +/***Port 0 Open Drain Control Register (0024H)***/
 477 +#define IFX_GPIO_P0_OD                          ((volatile u32 *)(IFX_GPIO + 0x0024))
 478 +/***Port 1 Open Drain Control Register (0054H)***/
 479 +#define IFX_GPIO_P1_OD                          ((volatile u32 *)(IFX_GPIO + 0x0054))
 480 +/***Port 0 Input Schmitt-Trigger Off Register (0028 H) ***/
 481 +#define IFX_GPIO_P0_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0028))
 482 +/***Port 1 Input Schmitt-Trigger Off Register (0058 H) ***/
 483 +#define IFX_GPIO_P1_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0058))
 484 +/***Port 0 Pull Up/Pull Down Select Register (002C H)***/
 485 +#define IFX_GPIO_P0_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x002C))
 486 +/***Port 1 Pull Up/Pull Down Select Register (005C H)***/
 487 +#define IFX_GPIO_P1_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x005C))
 488 +/***Port 0 Pull Up Device Enable Register (0030 H)***/
 489 +#define IFX_GPIO_P0_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0030))
 490 +/***Port 1 Pull Up Device Enable Register (0060 H)***/
 491 +#define IFX_GPIO_P1_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0060))
 492 +
 493 +
 494 +
 495 +/***********************************************************************/
 496 +/*  Module      :  CGU register address and bits                       */
 497 +/***********************************************************************/
 498 +
 499 +#define IFX_CGU                                 (KSEG1 | 0x1F103000)
 500 +
 501 +/***CGU Clock PLL0 ***/
 502 +#define IFX_CGU_PLL0_CFG                        ((volatile u32*)(IFX_CGU + 0x0004))
 503 +/***CGU Clock PLL1 ***/
 504 +#define IFX_CGU_PLL1_CFG                        ((volatile u32*)(IFX_CGU + 0x0008))
 505 +/***CGU Clock PLL2 ***/
 506 +#define IFX_CGU_PLL2_CFG                        ((volatile u32*)(IFX_CGU + 0x000C))
 507 +/***CGU Clock SYS Mux Register***/
 508 +#define IFX_CGU_SYS                             ((volatile u32*)(IFX_CGU + 0x0010))
 509 +/***CGU Interface Clock Control Register***/
 510 +#define IFX_CGU_IF_CLK                          ((volatile u32*)(IFX_CGU + 0x0018))
 511 +/***CGU Osc Control ***/
 512 +#define IFX_CGU_OSC_CON                         ((volatile u32*)(IFX_CGU + 0x001c))
 513 +
 514 +#define IFX_CGU_PCI_CR                          ((volatile u32*)(IFX_CGU + 0x0034))
 515 +
 516 +
 517 +
 518 +/***********************************************************************/
 519 +/*  Module      :  MCD register address and bits                       */
 520 +/***********************************************************************/
 521 +#define IFX_MCD                                 (KSEG1 | 0x1F106000)
 522 +
 523 +/***Manufacturer Identification Register***/
 524 +#define IFX_MCD_MANID                           ((volatile u32*)(IFX_MCD+ 0x0024))
 525 +#define IFX_MCD_MANID_MANUF(value)              (((( 1 << 11) - 1) & (value)) << 5)
 526 +
 527 +/***Chip Identification Register***/
 528 +#define IFX_MCD_CHIPID                          ((volatile u32*)(IFX_MCD+ 0x0028))
 529 +#define IFX_MCD_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
 530 +#define IFX_MCD_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
 531 +#define IFX_MCD_CHIPID_PART_NUMBER_GET(value)   (((value) >> 12) & ((1 << 16) - 1))
 532 +#define IFX_MCD_CHIPID_PART_NUMBER_SET(value)   (((( 1 << 16) - 1) & (value)) << 12)
 533 +#define IFX_MCD_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 11) - 1))
 534 +#define IFX_MCD_CHIPID_MANID_SET(value)         (((( 1 << 11) - 1) & (value)) << 1)
 535 +
 536 +#define IFX_CHIPID_STANDARD                     0x00EB
 537 +#define IFX_CHIPID_YANGTSE                      0x00ED
 538 +
 539 +/***Redesign Tracing Identification Register***/
 540 +#define IFX_MCD_RTID                            ((volatile u32*)(IFX_MCD+ 0x002C))
 541 +#define IFX_MCD_RTID_LC                         (1 << 15)
 542 +#define IFX_MCD_RTID_RIX(value)                 (((( 1 << 3) - 1) & (value)) << 0)
 543 +
 544 +#define IFX_FUSE_BASE_ADDR                      (KSEG1 | 0x1F107354)
 545 +
 546 +
 547 +/***********************************************************************/
 548 +/*  Module      :  EBU register address and bits                       */
 549 +/***********************************************************************/
 550 +
 551 +#define IFX_EBU                                 (KSEG1 | 0x1E105300)
 552 +
 553 +/***EBU Clock Control Register***/
 554 +#define IFX_EBU_CLC                             ((volatile u32*)(IFX_EBU + 0x0000))
 555 +#define IFX_EBU_CLC_DISS                        (1 << 1)
 556 +#define IFX_EBU_CLC_DISR                        (1 << 0)
 557 +
 558 +/***EBU Global Control Register***/
 559 +#define IFX_EBU_CON                             ((volatile u32 *)(IFX_EBU + 0x0010))
 560 +#define IFX_EBU_CON0                            ((volatile u32 *)(IFX_EBU + 0x0060))
 561 +#define IFX_EBU_CON1                            ((volatile u32 *)(IFX_EBU + 0x0064))
 562 +
 563 +#define IFX_EBU_CON_EBU_TA_MASK                 7
 564 +#define IFX_EBU_CON_EBU_TA_SHIFT                29
 565 +#define IFX_EBU_CON_DTACS(value)                (((( 1 << 3) - 1) & (value)) << 20)
 566 +#define IFX_EBU_CON_DTARW(value)                (((( 1 << 3) - 1) & (value)) << 16)
 567 +#define IFX_EBU_CON_TOUTC(value)                (((( 1 << 8) - 1) & (value)) << 8)
 568 +#define IFX_EBU_CON_ARBMODE(value)              (((( 1 << 2) - 1) & (value)) << 6)
 569 +#define IFX_EBU_CON_ARBSYNC                     (1 << 5)
 570 +#define IFX_EBU_CON_1                           (1 << 3)
 571 +
 572 +/* IFX_EBU_CON0 */
 573 +#define IFX_EBU_CON0_WAITWRC_MASK               0xF00
 574 +#define IFX_EBU_CON0_WAITWRC_SHIFT              8
 575 +#define IFX_EBU_CON0_WAITRDC_MASK               0xC0
 576 +#define IFX_EBU_CON0_WAITRDC_SHIFT              6
 577 +#define IFX_EBU_CON0_RECOVC_MASK                0xC
 578 +#define IFX_EBU_CON0_CMULT_MASK                 3
 579 +#define IFX_EBU_CON0_CMULT_SHIFT                0
 580 +#define IFX_EBU_CON0_WRDIS                      (1 << 31)
 581 +
 582 +/***EBU Address Select Register 0***/
 583 +#define IFX_EBU_ADDSEL0                         ((volatile u32*)(IFX_EBU + 0x0020))
 584 +#define IFX_EBU_ADDSEL0_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
 585 +#define IFX_EBU_ADDSEL0_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
 586 +#define IFX_EBU_ADDSEL0_MIRRORE                 (1 << 1)
 587 +#define IFX_EBU_ADDSEL0_REGEN                   (1 << 0)
 588 +
 589 +/***EBU Address Select Register 1***/
 590 +#define IFX_EBU_ADDSEL1                         ((volatile u32*)(IFX_EBU + 0x0024))
 591 +#define IFX_EBU_ADDSEL1_BASE(value)            (((( 1 << 20) - 1) & (value)) << 12)
 592 +#define IFX_EBU_ADDSEL1_MASK(value)            (((( 1 << 4) - 1) & (value)) << 4)
 593 +#define IFX_EBU_ADDSEL1_MIRRORE                 (1 << 1)
 594 +#define IFX_EBU_ADDSEL1_REGEN                   (1 << 0)
 595 +
 596 +/***EBU Address Select Register 2***/
 597 +#define IFX_EBU_ADDSEL2                         ((volatile u32*)(IFX_EBU + 0x0028))
 598 +#define IFX_EBU_ADDSEL2_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
 599 +#define IFX_EBU_ADDSEL2_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
 600 +#define IFX_EBU_ADDSEL2_MIRRORE                 (1 << 1)
 601 +#define IFX_EBU_ADDSEL2_REGEN                   (1 << 0)
 602 +
 603 +/***EBU Address Select Register 3***/
 604 +#define IFX_EBU_ADDSEL3                         ((volatile u32*)(IFX_EBU + 0x0028))
 605 +#define IFX_EBU_ADDSEL3_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
 606 +#define IFX_EBU_ADDSEL3_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
 607 +#define IFX_EBU_ADDSEL3_MIRRORE                 (1 << 1)
 608 +#define IFX_EBU_ADDSEL3_REGEN                   (1 << 0)
 609 +
 610 +/***EBU Bus Configuration Register 0***/
 611 +#define IFX_EBU_BUSCON0                         ((volatile u32*)(IFX_EBU + 0x0060))
 612 +#define IFX_EBU_BUSCON0_CMULT                   0x00000003
 613 +#define IFX_EBU_BUSCON0_CMULT_S                 0
 614 +enum {
 615 +    IFX_EBU_BUSCON0_CMULT1 = 0,
 616 +    IFX_EBU_BUSCON0_CMULT4,
 617 +    IFX_EBU_BUSCON0_CMULT8,
 618 +    IFX_EBU_BUSCON0_CMULT16,  /* Default after reset */
 619 +};
 620 +
 621 +#define IFX_EBU_BUSCON0_RECOVC                  0x00000000c
 622 +#define IFX_EBU_BUSCON0_RECOVC_S                2
 623 +enum {
 624 +    IFX_EBU_BUSCON0_RECOVC0 = 0,
 625 +    IFX_EBU_BUSCON0_RECOVC1,
 626 +    IFX_EBU_BUSCON0_RECOVC2,
 627 +    IFX_EBU_BUSCON0_RECOVC3,  /* Default */
 628 +};
 629 +#define IFX_EBU_BUSCON0_HOLDC                   0x00000030
 630 +#define IFX_EBU_BUSCON0_HOLDC_S                 4
 631 +enum {
 632 +    IFX_EBU_BUSCON0_HOLDC0 = 0,
 633 +    IFX_EBU_BUSCON0_HOLDC1,
 634 +    IFX_EBU_BUSCON0_HOLDC2,
 635 +    IFX_EBU_BUSCON0_HOLDC3,  /* Default */
 636 +};
 637 +#define IFX_EBU_BUSCON0_WAITRDC                 0x000000c0
 638 +#define IFX_EBU_BUSCON0_WAITRDC_S               6
 639 +enum {
 640 +    IFX_EBU_BUSCON0_WAITRDC0 = 0,
 641 +    IFX_EBU_BUSCON0_WAITRDC1,
 642 +    IFX_EBU_BUSCON0_WAITRDC2,
 643 +    IFX_EBU_BUSCON0_WAITRDC3,  /* Default */
 644 +};
 645 +#define IFX_EBU_BUSCON0_WAITWRC                 0x00000700
 646 +#define IFX_EBU_BUSCON0_WAITWRC_S               8
 647 +enum {
 648 +    IFX_EBU_BUSCON0_WAITWRC0 = 0,
 649 +    IFX_EBU_BUSCON0_WAITWRC1,
 650 +    IFX_EBU_BUSCON0_WAITWRC2,
 651 +    IFX_EBU_BUSCON0_WAITWRC3,
 652 +    IFX_EBU_BUSCON0_WAITWRC4,
 653 +    IFX_EBU_BUSCON0_WAITWRC5,
 654 +    IFX_EBU_BUSCON0_WAITWRC6,
 655 +    IFX_EBU_BUSCON0_WAITWRC7, /* Default */
 656 +};
 657 +
 658 +#define IFX_EBU_BUSCON0_BCGEN                   0x00003000
 659 +#define IFX_EBU_BUSCON0_BCGEN_S                 12
 660 +enum {
 661 +    IFX_EBU_BUSCON0_BCGEN_CS = 0,
 662 +    IFX_EBU_BUSCON0_BCGEN_INTEL, /* Default */
 663 +    IFX_EBU_BUSCON0_BCGEN_MOTOROLA,
 664 +    IFX_EBU_BUSCON0_BCGEN_RES,
 665 +};
 666 +
 667 +#define IFX_EBU_BUSCON0_ALEC                    0x0000c000
 668 +#define IFX_EBU_BUSCON0_ALEC_S                  14
 669 +enum {
 670 +    IFX_EBU_BUSCON0_ALEC0 = 0,
 671 +    IFX_EBU_BUSCON0_ALEC1,
 672 +    IFX_EBU_BUSCON0_ALEC2,
 673 +    IFX_EBU_BUSCON0_ALEC3,   /* Default */
 674 +};
 675 +
 676 +#define IFX_EBU_BUSCON0_XDM                     0x00030000
 677 +#define IFX_EBU_BUSCON0_XDM_S                   16
 678 +enum {
 679 +    IFX_EBU_BUSCON0_XDM8 = 0,
 680 +    IFX_EBU_BUSCON0_XDM16,  /* Default */
 681 +};
 682 +
 683 +#define IFX_EBU_BUSCON0_VN_EN                   0x00040000
 684 +
 685 +#define IFX_EBU_BUSCON0_WAITINV_HI              0x00080000 /* low by default */
 686 +
 687 +#define IFX_EBU_BUSCON0_WAIT                    0x00300000
 688 +#define IFX_EBU_BUSCON0_WAIT_S                  20
 689 +enum {
 690 +    IFX_EBU_BUSCON0_WAIT_DISABLE = 0,
 691 +    IFX_EBU_BUSCON0_WAIT_ASYNC,
 692 +    IFX_EBU_BUSCON0_WAIT_SYNC,
 693 +};
 694 +#define IFX_EBU_BUSCON0_SETUP_EN                0x00400000 /* Disable by default */
 695 +
 696 +#define IFX_EBU_BUSCON0_AGEN                    0x07000000
 697 +#define IFX_EBU_BUSCON0_AGEN_S                  24
 698 +enum {
 699 +    IFX_EBU_BUSCON0_AGEN_DEMUX = 0, /* Default */
 700 +    IFX_EBU_BUSCON0_AGEN_RES,
 701 +    IFX_EBU_BUSCON0_AGEN_MUX,
 702 +};
 703 +
 704 +#define IFX_EBU_BUSCON0_PG_EN                   0x20000000
 705 +#define IFX_EBU_BUSCON0_ADSWP                   0x40000000 /* Disable by default */
 706 +#define IFX_EBU_BUSCON0_WRDIS                   0x80000000 /* Disable by default */
 707 +
 708 +
 709 +/***EBU Bus Configuration Register 1***/
 710 +#define IFX_EBU_BUSCON1                         ((volatile u32*)(IFX_EBU + 0x0064))
 711 +#define IFX_EBU_BUSCON1_WRDIS                   (1 << 31)
 712 +//#define IFX_EBU_BUSCON1_ALEC(value)            (((( 1 << 2) - 1) & (value)) << 29)
 713 +//#define IFX_EBU_BUSCON1_BCGEN (value)           (((( 1 << 2) - 1) & (value)) << 27)
 714 +//#define IFX_EBU_BUSCON1_AGEN (value)            (((( 1 << 2) - 1) & (value)) << 24)
 715 +//#define IFX_EBU_BUSCON1_CMULTR (value)          (((( 1 << 2) - 1) & (value)) << 22)
 716 +//#define IFX_EBU_BUSCON1_WAIT (value)            (((( 1 << 2) - 1) & (value)) << 20)
 717 +//#define IFX_EBU_BUSCON1_WAITINV                 (1 << 19)
 718 +//#define IFX_EBU_BUSCON1_SETUP                   (1 << 18)
 719 +//#define IFX_EBU_BUSCON1_PORTW (value)           (((( 1 << 2) - 1) & (value)) << 16)
 720 +//#define IFX_EBU_BUSCON1_WAITRDC (value)         (((( 1 << 7) - 1) & (value)) << 9)
 721 +//#define IFX_EBU_BUSCON1_WAITWRC (value)         (((( 1 << 3) - 1) & (value)) << 6)
 722 +//#define IFX_EBU_BUSCON1_HOLDC (value)           (((( 1 << 2) - 1) & (value)) << 4)
 723 +//#define IFX_EBU_BUSCON1_RECOVC (value)          (((( 1 << 2) - 1) & (value)) << 2)
 724 +//#define IFX_EBU_BUSCON1_CMULT (value)           (((( 1 << 2) - 1) & (value)) << 0)
 725 +#define IFX_EBU_BUSCON1_SETUP                   (1 << 22)
 726 +#define IFX_EBU_BUSCON1_CMULT                   0x00000003
 727 +#define IFX_EBU_BUSCON1_CMULT_S                 0
 728 +enum {
 729 +    IFX_EBU_BUSCON1_CMULT1 = 0,
 730 +       IFX_EBU_BUSCON1_CMULT4,
 731 +       IFX_EBU_BUSCON1_CMULT8,
 732 +       IFX_EBU_BUSCON1_CMULT16,  /* Default after reset */
 733 +        };
 734 +
 735 +#define IFX_EBU_BUSCON1_RECOVC                  0x00000000c
 736 +#define IFX_EBU_BUSCON1_RECOVC_S                2
 737 +enum {
 738 +   IFX_EBU_BUSCON1_RECOVC0 = 0,
 739 +   IFX_EBU_BUSCON1_RECOVC1,
 740 +   IFX_EBU_BUSCON1_RECOVC2,
 741 +   IFX_EBU_BUSCON1_RECOVC3,  /* Default */
 742 +     };
 743 +
 744 +#define IFX_EBU_BUSCON1_HOLDC                   0x00000030
 745 +#define IFX_EBU_BUSCON1_HOLDC_S                 4
 746 +enum {
 747 +    IFX_EBU_BUSCON1_HOLDC0 = 0,
 748 +       IFX_EBU_BUSCON1_HOLDC1,
 749 +       IFX_EBU_BUSCON1_HOLDC2,
 750 +       IFX_EBU_BUSCON1_HOLDC3,  /* Default */
 751 +        };
 752 +
 753 +
 754 +#define IFX_EBU_BUSCON1_WAITRDC                 0x000000c0
 755 +#define IFX_EBU_BUSCON1_WAITRDC_S               6
 756 +enum {
 757 +    IFX_EBU_BUSCON1_WAITRDC0 = 0,
 758 +    IFX_EBU_BUSCON1_WAITRDC1,
 759 +    IFX_EBU_BUSCON1_WAITRDC2,
 760 +    IFX_EBU_BUSCON1_WAITRDC3,  /* Default */
 761 +       };
 762 +#define IFX_EBU_BUSCON1_WAITWRC                 0x00000700
 763 +#define IFX_EBU_BUSCON1_WAITWRC_S               8
 764 +enum {
 765 +    IFX_EBU_BUSCON1_WAITWRC0 = 0,
 766 +    IFX_EBU_BUSCON1_WAITWRC1,
 767 +    IFX_EBU_BUSCON1_WAITWRC2,
 768 +    IFX_EBU_BUSCON1_WAITWRC3,
 769 +    IFX_EBU_BUSCON1_WAITWRC4,
 770 +    IFX_EBU_BUSCON1_WAITWRC5,
 771 +    IFX_EBU_BUSCON1_WAITWRC6,
 772 +    IFX_EBU_BUSCON1_WAITWRC7, /* Default */
 773 +       };
 774 +
 775 +#define IFX_EBU_BUSCON1_BCGEN                   0x00003000
 776 +#define IFX_EBU_BUSCON1_BCGEN_S                 12
 777 +enum {
 778 +    IFX_EBU_BUSCON1_BCGEN_CS = 0,
 779 +    IFX_EBU_BUSCON1_BCGEN_INTEL, /* Default */
 780 +    IFX_EBU_BUSCON1_BCGEN_MOTOROLA,
 781 +    IFX_EBU_BUSCON1_BCGEN_RES,
 782 +       };
 783 +
 784 +
 785 +#define IFX_EBU_BUSCON1_ALEC                    0x0000c000
 786 +#define IFX_EBU_BUSCON1_ALEC_S                  14
 787 +enum {
 788 +    IFX_EBU_BUSCON1_ALEC0 = 0,
 789 +       IFX_EBU_BUSCON1_ALEC1,
 790 +       IFX_EBU_BUSCON1_ALEC2,
 791 +       IFX_EBU_BUSCON1_ALEC3,   /* Default */
 792 +     };
 793 +
 794 +
 795 +
 796 +
 797 +/***EBU Bus Configuration Register 2***/
 798 +#define IFX_EBU_BUSCON2                         ((volatile u32*)(IFX_EBU + 0x0068))
 799 +#define IFX_EBU_BUSCON2_WRDIS                   (1 << 31)
 800 +#define IFX_EBU_BUSCON2_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
 801 +#define IFX_EBU_BUSCON2_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
 802 +#define IFX_EBU_BUSCON2_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
 803 +#define IFX_EBU_BUSCON2_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
 804 +#define IFX_EBU_BUSCON2_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
 805 +#define IFX_EBU_BUSCON2_WAITINV                 (1 << 19)
 806 +#define IFX_EBU_BUSCON2_SETUP                   (1 << 18)
 807 +#define IFX_EBU_BUSCON2_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
 808 +#define IFX_EBU_BUSCON2_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
 809 +#define IFX_EBU_BUSCON2_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
 810 +#define IFX_EBU_BUSCON2_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
 811 +#define IFX_EBU_BUSCON2_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
 812 +#define IFX_EBU_BUSCON2_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
 813 +
 814 +#define IFX_EBU_PCC_CON                         ((volatile u32*)(IFX_EBU + 0x0090))
 815 +#define IFX_EBU_PCC_STAT                        ((volatile u32*)(IFX_EBU + 0x0094))
 816 +#define IFX_EBU_PCC_ISTAT                       ((volatile u32*)(IFX_EBU + 0x00A0))
 817 +#define IFX_EBU_PCC_IEN                         ((volatile u32*)(IFX_EBU + 0x00A4))
 818 +
 819 +
 820 +/* NAND Flash Controller control Register */
 821 +#define IFX_EBU_NAND_CON                        (volatile u32*)(IFX_EBU + 0xB0)
 822 +#define IFX_EBU_NAND_CON_NANDM                  (1<<0)
 823 +#define IFX_EBU_NAND_CON_NANDM_S                 0
 824 +
 825 +enum {
 826 +    IFX_EBU_NAND_CON_NANDM_DISABLE = 0,/* Default after reset */
 827 +       IFX_EBU_NAND_CON_NANDM_ENABLE,
 828 +        };
 829 +
 830 +#define IFX_EBU_NAND_CON_CSMUX_E                 (1<<1)
 831 +#define IFX_EBU_NAND_CON_CSMUX_E_S                 1
 832 +enum {
 833 +    IFX_EBU_NAND_CON_CSMUX_E_DISABLE = 0,/* Default after reset */
 834 +    IFX_EBU_NAND_CON_CSMUX_E_ENABLE,
 835 +     };
 836 +
 837 +#define IFX_EBU_NAND_CON_CS_P                   (1<<4)
 838 +#define IFX_EBU_NAND_CON_CS_P_S                 4
 839 +enum {
 840 +    IFX_EBU_NAND_CON_CS_P_HIGH = 0,
 841 +    IFX_EBU_NAND_CON_CS_P_LOW,     /* Default after reset */
 842 +     };
 843 +
 844 +#define IFX_EBU_NAND_CON_SE_P                   (1<<5)
 845 +#define IFX_EBU_NAND_CON_SE_P_S                 5
 846 +enum {
 847 +    IFX_EBU_NAND_CON_SE_P_HIGH = 0,
 848 +    IFX_EBU_NAND_CON_SE_P_LOW,     /* Default after reset */
 849 +     };
 850 +
 851 +#define IFX_EBU_NAND_CON_WP_P                   (1<<6)
 852 +#define IFX_EBU_NAND_CON_WP_P_S                 6
 853 +enum {
 854 +    IFX_EBU_NAND_CON_WP_P_HIGH = 0,
 855 +    IFX_EBU_NAND_CON_WP_P_LOW,     /* Default after reset */
 856 +     };
 857 +
 858 +#define IFX_EBU_NAND_CON_PRE_P                   (1<<7)
 859 +#define IFX_EBU_NAND_CON_PRE_P_S                 7
 860 +enum {
 861 +    IFX_EBU_NAND_CON_PRE_P_HIGH = 0,
 862 +       IFX_EBU_NAND_CON_PRE_P_LOW,     /* Default after reset */
 863 +        };
 864 +
 865 +#define IFX_EBU_NAND_CON_IN_CS                   (3<<8)
 866 +#define IFX_EBU_NAND_CON_IN_CS_S                 8
 867 +enum {
 868 +    IFX_EBU_NAND_CON_IN_CS0 = 0,    /* Default after reset */
 869 +    IFX_EBU_NAND_CON_IN_CS1,
 870 +     };
 871 +
 872 +#define IFX_EBU_NAND_CON_OUT_CS                   (3<<10)
 873 +#define IFX_EBU_NAND_CON_OUT_CS_S                 10
 874 +enum {
 875 +    IFX_EBU_NAND_CON_OUT_CS0 = 0,   /* Default after reset */
 876 +    IFX_EBU_NAND_CON_OUT_CS1,
 877 +     };
 878 +
 879 +
 880 +
 881 +/* NAND Flash Device RD/BY State Register */
 882 +#define IFX_EBU_NAND_WAIT                       (volatile u32*)(IFX_EBU + 0xB4)
 883 +#define IFX_EBU_NAND_WAIT_RD                    (0x1)
 884 +#define IFX_EBU_NAND_WAIT_BY_E                  (1<<1)
 885 +#define IFX_EBU_NAND_WAIT_RD_E                  (1<<2)
 886 +#define IFX_EBU_NAND_WAIT_WR_C                  (1<<3)
 887 +
 888 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
 889 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
 890 +
 891 +
 892 +
 893 +
 894 +/***********************************************************************/
 895 +/*  Module      :  SDRAM register address and bits                     */
 896 +/***********************************************************************/
 897 +
 898 +#define IFX_SDRAM                               (KSEG1 | 0x1F800000)
 899 +
 900 +/***MC Access Error Cause Register***/
 901 +#define IFX_SDRAM_MC_ERRCAUSE                   ((volatile u32*)(IFX_SDRAM + 0x0100))
 902 +#define IFX_SDRAM_MC_ERRCAUSE_ERR               (1 << 31)
 903 +#define IFX_SDRAM_MC_ERRCAUSE_PORT(value)       (((( 1 << 4) - 1) & (value)) << 16)
 904 +#define IFX_SDRAM_MC_ERRCAUSE_CAUSE(value)      (((( 1 << 2) - 1) & (value)) << 0)
 905 +#define IFX_SDRAM_MC_ERRCAUSE_Res(value)        (((( 1 << NaN) - 1) & (value)) << NaN)
 906 +
 907 +/***MC Access Error Address Register***/
 908 +#define IFX_SDRAM_MC_ERRADDR                    ((volatile u32*)(IFX_SDRAM + 0x0108))
 909 +
 910 +/***MC I/O General Purpose Register***/
 911 +#define IFX_SDRAM_MC_IOGP                       ((volatile u32*)(IFX_SDRAM + 0x0800))
 912 +#define IFX_SDRAM_MC_IOGP_GPR6(value)           (((( 1 << 4) - 1) & (value)) << 28)
 913 +#define IFX_SDRAM_MC_IOGP_GPR5(value)           (((( 1 << 4) - 1) & (value)) << 24)
 914 +#define IFX_SDRAM_MC_IOGP_GPR4(value)           (((( 1 << 4) - 1) & (value)) << 20)
 915 +#define IFX_SDRAM_MC_IOGP_GPR3(value)           (((( 1 << 4) - 1) & (value)) << 16)
 916 +#define IFX_SDRAM_MC_IOGP_GPR2(value)           (((( 1 << 4) - 1) & (value)) << 12)
 917 +#define IFX_SDRAM_MC_IOGP_CPS                   (1 << 11)
 918 +#define IFX_SDRAM_MC_IOGP_CLKDELAY(value)       (((( 1 << 3) - 1) & (value)) << 8)
 919 +#define IFX_SDRAM_MC_IOGP_CLKRAT(value)         (((( 1 << 4) - 1) & (value)) << 4)
 920 +#define IFX_SDRAM_MC_IOGP_RDDEL(value)          (((( 1 << 4) - 1) & (value)) << 0)
 921 +
 922 +/***MC Self Refresh Register***/
 923 +#define IFX_SDRAM_MC_SELFRFSH                   ((volatile u32*)(IFX_SDRAM + 0x0A00))
 924 +#define IFX_SDRAM_MC_SELFRFSH_PWDS              (1 << 1)
 925 +#define IFX_SDRAM_MC_SELFRFSH_PWD               (1 << 0)
 926 +#define IFX_SDRAM_MC_SELFRFSH_Res(value)        (((( 1 << 30) - 1) & (value)) << 2)
 927 +
 928 +/***MC Enable Register***/
 929 +#define IFX_SDRAM_MC_CTRLENA                    ((volatile u32*)(IFX_SDRAM + 0x1000))
 930 +#define IFX_SDRAM_MC_CTRLENA_ENA                (1 << 0)
 931 +#define IFX_SDRAM_MC_CTRLENA_Res(value)         (((( 1 << 31) - 1) & (value)) << 1)
 932 +
 933 +/***MC Mode Register Setup Code***/
 934 +#define IFX_SDRAM_MC_MRSCODE                    ((volatile u32*)(IFX_SDRAM + 0x1008))
 935 +#define IFX_SDRAM_MC_MRSCODE_UMC(value)         (((( 1 << 5) - 1) & (value)) << 7)
 936 +#define IFX_SDRAM_MC_MRSCODE_CL(value)          (((( 1 << 3) - 1) & (value)) << 4)
 937 +#define IFX_SDRAM_MC_MRSCODE_WT                 (1 << 3)
 938 +#define IFX_SDRAM_MC_MRSCODE_BL(value)          (((( 1 << 3) - 1) & (value)) << 0)
 939 +
 940 +/***MC Configuration Data-word Width Register***/
 941 +#define IFX_SDRAM_MC_CFGDW                      ((volatile u32*)(IFX_SDRAM + 0x1010))
 942 +#define IFX_SDRAM_MC_CFGDW_DW(value)            (((( 1 << 4) - 1) & (value)) << 0)
 943 +#define IFX_SDRAM_MC_CFGDW_Res(value)           (((( 1 << 28) - 1) & (value)) << 4)
 944 +
 945 +/***MC Configuration Physical Bank 0 Register***/
 946 +#define IFX_SDRAM_MC_CFGPB0                     ((volatile u32*)(IFX_SDRAM + 0x1018))
 947 +#define IFX_SDRAM_MC_CFGPB0_MCSEN0(value)       (((( 1 << 4) - 1) & (value)) << 12)
 948 +#define IFX_SDRAM_MC_CFGPB0_BANKN0(value)       (((( 1 << 4) - 1) & (value)) << 8)
 949 +#define IFX_SDRAM_MC_CFGPB0_ROWW0(value)        (((( 1 << 4) - 1) & (value)) << 4)
 950 +#define IFX_SDRAM_MC_CFGPB0_COLW0(value)        (((( 1 << 4) - 1) & (value)) << 0)
 951 +#define IFX_SDRAM_MC_CFGPB0_Res(value)          (((( 1 << 16) - 1) & (value)) << 16)
 952 +
 953 +/***MC Latency Register***/
 954 +#define IFX_SDRAM_MC_LATENCY                    ((volatile u32*)(IFX_SDRAM + 0x1038))
 955 +#define IFX_SDRAM_MC_LATENCY_TRP(value)         (((( 1 << 4) - 1) & (value)) << 16)
 956 +#define IFX_SDRAM_MC_LATENCY_TRAS(value)        (((( 1 << 4) - 1) & (value)) << 12)
 957 +#define IFX_SDRAM_MC_LATENCY_TRCD(value)        (((( 1 << 4) - 1) & (value)) << 8)
 958 +#define IFX_SDRAM_MC_LATENCY_TDPL(value)        (((( 1 << 4) - 1) & (value)) << 4)
 959 +#define IFX_SDRAM_MC_LATENCY_TDAL(value)        (((( 1 << 4) - 1) & (value)) << 0)
 960 +#define IFX_SDRAM_MC_LATENCY_Res(value)         (((( 1 << 12) - 1) & (value)) << 20)
 961 +
 962 +/***MC Refresh Cycle Time Register***/
 963 +#define IFX_SDRAM_MC_TREFRESH                   ((volatile u32*)(IFX_SDRAM + 0x1040))
 964 +#define IFX_SDRAM_MC_TREFRESH_TREF(value)       (((( 1 << 13) - 1) & (value)) << 0)
 965 +#define IFX_SDRAM_MC_TREFRESH_Res(value)        (((( 1 << 19) - 1) & (value)) << 13)
 966 +
 967 +/***********************************************************************/
 968 +/*  Module      :  ASC1 register address and bits                      */
 969 +/***********************************************************************/
 970 +
 971 +#define IFX_ASC1                                (KSEG1 | 0x1E100C00)
 972 +
 973 +/***ASC Clock Control Register***/
 974 +#define IFX_ASC1_CLC                            ((volatile u32*)(IFX_ASC1 + 0x0000))
 975 +#define IFX_ASC1_CLC_RMC(value)                 (((( 1 << 8) - 1) & (value)) << 8)
 976 +#define IFX_ASC1_CLC_DISS                       (1 << 1)
 977 +#define IFX_ASC1_CLC_DISR                       (1 << 0)
 978 +
 979 +/***ASC Port Input Select Register***/
 980 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
 981 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
 982 +#define IFX_ASC1_PISEL_RIS                      (1 << 0)
 983 +
 984 +/***ASC Control Register***/
 985 +#define IFX_ASC1_CON                            ((volatile u32*)(IFX_ASC1 + 0x0010))
 986 +#define IFX_ASC1_CON_BEN                        (1 << 20)
 987 +#define IFX_ASC1_CON_TOEN                       (1 << 20)
 988 +#define IFX_ASC1_CON_ROEN                       (1 << 19)
 989 +#define IFX_ASC1_CON_RUEN                       (1 << 18)
 990 +#define IFX_ASC1_CON_FEN                        (1 << 17)
 991 +#define IFX_ASC1_CON_PAL                        (1 << 16)
 992 +#define IFX_ASC1_CON_R                          (1 << 15)
 993 +#define IFX_ASC1_CON_ACO                        (1 << 14)
 994 +#define IFX_ASC1_CON_LB                         (1 << 13)
 995 +#define IFX_ASC1_CON_ERCLK                      (1 << 10)
 996 +#define IFX_ASC1_CON_FDE                        (1 << 9)
 997 +#define IFX_ASC1_CON_BRS                        (1 << 8)
 998 +#define IFX_ASC1_CON_STP                        (1 << 7)
 999 +#define IFX_ASC1_CON_SP                         (1 << 6)
1000 +#define IFX_ASC1_CON_ODD                        (1 << 5)
1001 +#define IFX_ASC1_CON_PEN                        (1 << 4)
1002 +#define IFX_ASC1_CON_M(value)                   (((( 1 << 3) - 1) & (value)) << 0)
1003 +
1004 +/***ASC Staus Register***/
1005 +#define IFX_ASC1_STATE                          ((volatile u32*)(IFX_ASC1 + 0x0014))
1006 +/***ASC Write Hardware Modified Control Register***/
1007 +#define IFX_ASC1_WHBSTATE                       ((volatile u32*)(IFX_ASC1 + 0x0018))
1008 +#define IFX_ASC1_WHBSTATE_SETBE                 (1 << 113)
1009 +#define IFX_ASC1_WHBSTATE_SETTOE                (1 << 12)
1010 +#define IFX_ASC1_WHBSTATE_SETROE                (1 << 11)
1011 +#define IFX_ASC1_WHBSTATE_SETRUE                (1 << 10)
1012 +#define IFX_ASC1_WHBSTATE_SETFE                 (1 << 19)
1013 +#define IFX_ASC1_WHBSTATE_SETPE                 (1 << 18)
1014 +#define IFX_ASC1_WHBSTATE_CLRBE                 (1 << 17)
1015 +#define IFX_ASC1_WHBSTATE_CLRTOE                (1 << 6)
1016 +#define IFX_ASC1_WHBSTATE_CLRROE                (1 << 5)
1017 +#define IFX_ASC1_WHBSTATE_CLRRUE                (1 << 4)
1018 +#define IFX_ASC1_WHBSTATE_CLRFE                 (1 << 3)
1019 +#define IFX_ASC1_WHBSTATE_CLRPE                 (1 << 2)
1020 +#define IFX_ASC1_WHBSTATE_SETREN                (1 << 1)
1021 +#define IFX_ASC1_WHBSTATE_CLRREN                (1 << 0)
1022 +
1023 +/***ASC Baudrate Timer/Reload Register***/
1024 +#define IFX_ASC1_BG                             ((volatile u32*)(IFX_ASC1 + 0x0050))
1025 +#define IFX_ASC1_BG_BR_VALUE(value)             (((( 1 << 13) - 1) & (value)) << 0)
1026 +
1027 +/***ASC Fractional Divider Register***/
1028 +#define IFX_ASC1_FDV                            ((volatile u32*)(IFX_ASC1 + 0x0018))
1029 +#define IFX_ASC1_FDV_FD_VALUE(value)            (((( 1 << 9) - 1) & (value)) << 0)
1030 +
1031 +/***ASC Transmit Buffer Register***/
1032 +#define IFX_ASC1_TBUF                           ((volatile u32*)(IFX_ASC1 + 0x0020))
1033 +#define IFX_ASC1_TBUF_TD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
1034 +
1035 +/***ASC Receive Buffer Register***/
1036 +#define IFX_ASC1_RBUF                           ((volatile u32*)(IFX_ASC1 + 0x0024))
1037 +#define IFX_ASC1_RBUF_RD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
1038 +
1039 +/***ASC Autobaud Control Register***/
1040 +#define IFX_ASC1_ABCON                          ((volatile u32*)(IFX_ASC1 + 0x0030))
1041 +#define IFX_ASC1_ABCON_RXINV                    (1 << 11)
1042 +#define IFX_ASC1_ABCON_TXINV                    (1 << 10)
1043 +#define IFX_ASC1_ABCON_ABEM(value)              (((( 1 << 2) - 1) & (value)) << 8)
1044 +#define IFX_ASC1_ABCON_FCDETEN                  (1 << 4)
1045 +#define IFX_ASC1_ABCON_ABDETEN                  (1 << 3)
1046 +#define IFX_ASC1_ABCON_ABSTEN                   (1 << 2)
1047 +#define IFX_ASC1_ABCON_AUREN                    (1 << 1)
1048 +#define IFX_ASC1_ABCON_ABEN                     (1 << 0)
1049 +
1050 +/***Receive FIFO Control Register***/
1051 +#define IFX_ASC1_RXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0040))
1052 +#define IFX_ASC1_RXFCON_RXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
1053 +#define IFX_ASC1_RXFCON_RXFFLU                  (1 << 1)
1054 +#define IFX_ASC1_RXFCON_RXFEN                   (1 << 0)
1055 +
1056 +/***Transmit FIFO Control Register***/
1057 +#define IFX_ASC1_TXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0044))
1058 +#define IFX_ASC1_TXFCON_TXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
1059 +#define IFX_ASC1_TXFCON_TXFFLU                  (1 << 1)
1060 +#define IFX_ASC1_TXFCON_TXFEN                   (1 << 0)
1061 +
1062 +/***FIFO Status Register***/
1063 +#define IFX_ASC1_FSTAT                          ((volatile u32*)(IFX_ASC1 + 0x0048))
1064 +#define IFX_ASC1_FSTAT_TXFFL(value)             (((( 1 << 6) - 1) & (value)) << 8)
1065 +#define IFX_ASC1_FSTAT_RXFFL(value)             (((( 1 << 6) - 1) & (value)) << 0)
1066 +#define IFX_ASC1_FSTAT_TXFREE_GET(value)        (((value) >> 24) & ((1 << 6) - 1))
1067 +#define IFX_ASC1_FSTAT_TXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 24)
1068 +#define IFX_ASC1_FSTAT_RXFREE_GET(value)        (((value) >> 16) & ((1 << 6) - 1))
1069 +#define IFX_ASC1_FSTAT_RXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 16)
1070 +#define IFX_ASC1_FSTAT_TXFFL_GET(value)         (((value) >> 8) & ((1 << 6) - 1))
1071 +#define IFX_ASC1_FSTAT_TXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 8)
1072 +#define IFX_ASC1_FSTAT_RXFFL_GET(value)         (((value) >> 0) & ((1 << 6) - 1))
1073 +#define IFX_ASC1_FSTAT_RXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 0)
1074 +
1075 +
1076 +/***ASC Autobaud Status Register***/
1077 +#define IFX_ASC1_ABSTAT                         ((volatile u32*)(IFX_ASC1 + 0x0034))
1078 +#define IFX_ASC1_ABSTAT_DETWAIT                 (1 << 4)
1079 +#define IFX_ASC1_ABSTAT_SCCDET                  (1 << 3)
1080 +#define IFX_ASC1_ABSTAT_SCSDET                  (1 << 2)
1081 +#define IFX_ASC1_ABSTAT_FCCDET                  (1 << 1)
1082 +#define IFX_ASC1_ABSTAT_FCSDET                  (1 << 0)
1083 +
1084 +/***ASC Write HW Modified Autobaud Status Register***/
1085 +#define IFX_ASC1_WHBABSTAT                      ((volatile u32*)(IFX_ASC1 + 0x003C))
1086 +#define IFX_ASC1_WHBABSTAT_SETDETWAIT           (1 << 9)
1087 +#define IFX_ASC1_WHBABSTAT_CLRDETWAIT           (1 << 8)
1088 +#define IFX_ASC1_WHBABSTAT_SETSCCDET            (1 << 7)
1089 +#define IFX_ASC1_WHBABSTAT_CLRSCCDET            (1 << 6)
1090 +#define IFX_ASC1_WHBABSTAT_SETSCSDET            (1 << 5)
1091 +#define IFX_ASC1_WHBABSTAT_CLRSCSDET            (1 << 4)
1092 +#define IFX_ASC1_WHBABSTAT_SETFCCDET            (1 << 3)
1093 +#define IFX_ASC1_WHBABSTAT_CLRFCCDET            (1 << 2)
1094 +#define IFX_ASC1_WHBABSTAT_SETFCSDET            (1 << 1)
1095 +#define IFX_ASC1_WHBABSTAT_CLRFCSDET            (1 << 0)
1096 +
1097 +/***ASC IRNCR0 **/
1098 +#define IFX_ASC1_IRNREN                         ((volatile u32*)(IFX_ASC1 + 0x00F4))
1099 +#define IFX_ASC1_IRNICR                         ((volatile u32*)(IFX_ASC1 + 0x00FC))
1100 +/***ASC IRNCR1 **/
1101 +#define IFX_ASC1_IRNCR                          ((volatile u32*)(IFX_ASC1 + 0x00F8))
1102 +#define IFX_ASC_IRNCR_TIR                       0x1
1103 +#define IFX_ASC_IRNCR_RIR                       0x2
1104 +#define IFX_ASC_IRNCR_EIR                       0x4
1105 +
1106 +
1107 +
1108 +/***********************************************************************/
1109 +/*  Module      :  DMA register address and bits                       */
1110 +/***********************************************************************/
1111 +
1112 +#define IFX_DMA                                 (KSEG1 | 0x1E104100)
1113 +
1114 +#define IFX_DMA_BASE                            IFX_DMA
1115 +#define IFX_DMA_CLC                             (volatile u32*)IFX_DMA_BASE
1116 +#define IFX_DMA_ID                              (volatile u32*)(IFX_DMA_BASE + 0x08)
1117 +#define IFX_DMA_CTRL                            (volatile u32*)(IFX_DMA_BASE + 0x10)
1118 +#define IFX_DMA_CPOLL                           (volatile u32*)(IFX_DMA_BASE + 0x14)
1119 +#define IFX_DMA_CS                              (volatile u32*)(IFX_DMA_BASE + 0x18)
1120 +#define IFX_DMA_CCTRL                           (volatile u32*)(IFX_DMA_BASE + 0x1C)
1121 +#define IFX_DMA_CDBA                            (volatile u32*)(IFX_DMA_BASE + 0x20)
1122 +#define IFX_DMA_CDLEN                           (volatile u32*)(IFX_DMA_BASE + 0x24)
1123 +#define IFX_DMA_CIS                             (volatile u32*)(IFX_DMA_BASE + 0x28)
1124 +#define IFX_DMA_CIE                             (volatile u32*)(IFX_DMA_BASE + 0x2C)
1125 +#define IFX_DMA_CGBL                            (volatile u32*)(IFX_DMA_BASE + 0x30)
1126 +#define IFX_DMA_PS                              (volatile u32*)(IFX_DMA_BASE + 0x40)
1127 +#define IFX_DMA_PCTRL                           (volatile u32*)(IFX_DMA_BASE + 0x44)
1128 +
1129 +#define IFX_DMA_IRNEN                           (volatile u32*)(IFX_DMA_BASE + 0xf4)
1130 +#define IFX_DMA_IRNCR                           (volatile u32*)(IFX_DMA_BASE + 0xf8)
1131 +#define IFX_DMA_IRNICR                          (volatile u32*)(IFX_DMA_BASE + 0xfc)
1132 +
1133 +
1134 +
1135 +/***********************************************************************/
1136 +/*  Module      :  Debug register address and bits                     */
1137 +/***********************************************************************/
1138 +
1139 +#define IFX_Debug                               (KSEG1 | 0x1F106000)
1140 +
1141 +/***MCD Break Bus Switch Register***/
1142 +#define IFX_Debug_MCD_BBS                       ((volatile u32*)(IFX_Debug + 0x0000))
1143 +#define IFX_Debug_MCD_BBS_BTP1                  (1 << 19)
1144 +#define IFX_Debug_MCD_BBS_BTP0                  (1 << 18)
1145 +#define IFX_Debug_MCD_BBS_BSP1                  (1 << 17)
1146 +#define IFX_Debug_MCD_BBS_BSP0                  (1 << 16)
1147 +#define IFX_Debug_MCD_BBS_BT5EN                 (1 << 15)
1148 +#define IFX_Debug_MCD_BBS_BT4EN                 (1 << 14)
1149 +#define IFX_Debug_MCD_BBS_BT5                   (1 << 13)
1150 +#define IFX_Debug_MCD_BBS_BT4                   (1 << 12)
1151 +#define IFX_Debug_MCD_BBS_BS5EN                 (1 << 7)
1152 +#define IFX_Debug_MCD_BBS_BS4EN                 (1 << 6)
1153 +#define IFX_Debug_MCD_BBS_BS5                   (1 << 5)
1154 +#define IFX_Debug_MCD_BBS_BS4                   (1 << 4)
1155 +
1156 +/***MCD Multiplexer Control Register***/
1157 +#define IFX_Debug_MCD_MCR                       ((volatile u32*)(IFX_Debug + 0x0008))
1158 +#define IFX_Debug_MCD_MCR_MUX5                  (1 << 4)
1159 +#define IFX_Debug_MCD_MCR_MUX4                  (1 << 3)
1160 +#define IFX_Debug_MCD_MCR_MUX1                  (1 << 0)
1161 +
1162 +
1163 +
1164 +/***********************************************************************/
1165 +/*  Module      :  ICU register address and bits                       */
1166 +/***********************************************************************/
1167 +
1168 +#define IFX_ICU                                 (KSEG1 | 0x1F880200)
1169 +
1170 +#define IFX_ICU_IM0_ISR                         ((volatile u32*)(IFX_ICU + 0x0000))
1171 +#define IFX_ICU_IM0_IER                         ((volatile u32*)(IFX_ICU + 0x0008))
1172 +#define IFX_ICU_IM0_IOSR                        ((volatile u32*)(IFX_ICU + 0x0010))
1173 +#define IFX_ICU_IM0_IRSR                        ((volatile u32*)(IFX_ICU + 0x0018))
1174 +#define IFX_ICU_IM0_IMR                         ((volatile u32*)(IFX_ICU + 0x0020))
1175 +#define IFX_ICU_IM0_IMR_IID                     (1 << 31)
1176 +#define IFX_ICU_IM0_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
1177 +#define IFX_ICU_IM0_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
1178 +#define IFX_ICU_IM0_IR(value)                   (1 << (value))
1179 +
1180 +#define IFX_ICU_IM1_ISR                         ((volatile u32*)(IFX_ICU + 0x0028))
1181 +#define IFX_ICU_IM1_IER                         ((volatile u32*)(IFX_ICU + 0x0030))
1182 +#define IFX_ICU_IM1_IOSR                        ((volatile u32*)(IFX_ICU + 0x0038))
1183 +#define IFX_ICU_IM1_IRSR                        ((volatile u32*)(IFX_ICU + 0x0040))
1184 +#define IFX_ICU_IM1_IMR                         ((volatile u32*)(IFX_ICU + 0x0048))
1185 +#define IFX_ICU_IM1_IMR_IID                     (1 << 31)
1186 +#define IFX_ICU_IM1_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
1187 +#define IFX_ICU_IM1_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
1188 +#define IFX_ICU_IM1_IR(value)                   (1 << (value))
1189 +
1190 +#define IFX_ICU_IM2_ISR                         ((volatile u32*)(IFX_ICU + 0x0050))
1191 +#define IFX_ICU_IM2_IER                         ((volatile u32*)(IFX_ICU + 0x0058))
1192 +#define IFX_ICU_IM2_IOSR                        ((volatile u32*)(IFX_ICU + 0x0060))
1193 +#define IFX_ICU_IM2_IRSR                        ((volatile u32*)(IFX_ICU + 0x0068))
1194 +#define IFX_ICU_IM2_IMR                         ((volatile u32*)(IFX_ICU + 0x0070))
1195 +#define IFX_ICU_IM2_IMR_IID                     (1 << 31)
1196 +#define IFX_ICU_IM2_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
1197 +#define IFX_ICU_IM2_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
1198 +#define IFX_ICU_IM2_IR(value)                   (1 << (value))
1199 +
1200 +#define IFX_ICU_IM3_ISR                         ((volatile u32*)(IFX_ICU + 0x0078))
1201 +#define IFX_ICU_IM3_IER                         ((volatile u32*)(IFX_ICU + 0x0080))
1202 +#define IFX_ICU_IM3_IOSR                        ((volatile u32*)(IFX_ICU + 0x0088))
1203 +#define IFX_ICU_IM3_IRSR                        ((volatile u32*)(IFX_ICU + 0x0090))
1204 +#define IFX_ICU_IM3_IMR                         ((volatile u32*)(IFX_ICU + 0x0098))
1205 +#define IFX_ICU_IM3_IMR_IID                     (1 << 31)
1206 +#define IFX_ICU_IM3_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
1207 +#define IFX_ICU_IM3_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
1208 +#define IFX_ICU_IM3_IR(value)                   (1 << (value))
1209 +
1210 +#define IFX_ICU_IM4_ISR                         ((volatile u32*)(IFX_ICU + 0x00A0))
1211 +#define IFX_ICU_IM4_IER                         ((volatile u32*)(IFX_ICU + 0x00A8))
1212 +#define IFX_ICU_IM4_IOSR                        ((volatile u32*)(IFX_ICU + 0x00B0))
1213 +#define IFX_ICU_IM4_IRSR                        ((volatile u32*)(IFX_ICU + 0x00B8))
1214 +#define IFX_ICU_IM4_IMR                         ((volatile u32*)(IFX_ICU + 0x00C0))
1215 +#define IFX_ICU_IM4_IMR_IID                     (1 << 31)
1216 +#define IFX_ICU_IM4_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
1217 +#define IFX_ICU_IM4_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
1218 +#define IFX_ICU_IM4_IR(value)                   (1 << (value))
1219 +
1220 +#define IFX_ICU_IM5_ISR                         ((volatile u32*)(IFX_ICU + 0x00C8))
1221 +#define IFX_ICU_IM5_IER                         ((volatile u32*)(IFX_ICU + 0x00D0))
1222 +#define IFX_ICU_IM5_IOSR                        ((volatile u32*)(IFX_ICU + 0x00D8))
1223 +#define IFX_ICU_IM5_IRSR                        ((volatile u32*)(IFX_ICU + 0x00E0))
1224 +#define IFX_ICU_IM5_IMR                         ((volatile u32*)(IFX_ICU + 0x00E8))
1225 +#define IFX_ICU_IM5_IMR_IID                     (1 << 31)
1226 +#define IFX_ICU_IM5_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
1227 +#define IFX_ICU_IM5_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
1228 +#define IFX_ICU_IM5_IR(value)                   (1 << (value))
1229 +
1230 +/***Interrupt Vector Value Register***/
1231 +#define IFX_ICU_IM_VEC                          ((volatile u32*)(IFX_ICU+ 0x00f8))
1232 +
1233 +/***Interrupt Vector Value Mask***/
1234 +#define IFX_ICU_IM0_VEC_MASK                    0x0000003f
1235 +#define IFX_ICU_IM1_VEC_MASK                    0x00000fc0
1236 +#define IFX_ICU_IM2_VEC_MASK                    0x0003f000
1237 +#define IFX_ICU_IM3_VEC_MASK                    0x00fc0000
1238 +#define IFX_ICU_IM4_VEC_MASK                    0x3f000000
1239 +
1240 +#define IFX_ICU_IM0_ISR_IR(value)               (1<<(value))
1241 +#define IFX_ICU_IM0_IER_IR(value)               (1<<(value))
1242 +#define IFX_ICU_IM1_ISR_IR(value)               (1<<(value))
1243 +#define IFX_ICU_IM1_IER_IR(value)               (1<<(value))
1244 +#define IFX_ICU_IM2_ISR_IR(value)               (1<<(value))
1245 +#define IFX_ICU_IM2_IER_IR(value)               (1<<(value))
1246 +#define IFX_ICU_IM3_ISR_IR(value)               (1<<(value))
1247 +#define IFX_ICU_IM3_IER_IR(value)               (1<<(value))
1248 +#define IFX_ICU_IM4_ISR_IR(value)               (1<<(value))
1249 +#define IFX_ICU_IM4_IER_IR(value)               (1<<(value))
1250 +#define IFX_ICU_IM5_ISR_IR(value)               (1<<(value))
1251 +#define IFX_ICU_IM5_IER_IR(value)               (1<<(value))
1252 +
1253 +/***External Interrupt Control Register***/
1254 +#define IFX_ICU_EIU                             (KSEG1+0x1f101000)
1255 +#define IFX_ICU_EIU_EXIN_C                      ((volatile u32*)(IFX_ICU_EIU + 0x0000))
1256 +#define IFX_ICU_EIU_INIC                        ((volatile u32*)(IFX_ICU_EIU + 0x0004))
1257 +#define IFX_ICU_EIU_INC                         ((volatile u32*)(IFX_ICU_EIU + 0x0008))
1258 +#define IFX_ICU_EIU_INEN                        ((volatile u32*)(IFX_ICU_EIU + 0x000c))
1259 +
1260 +/***********************************************************************/
1261 +/*  Module      :  MPS register address and bits                       */
1262 +/***********************************************************************/
1263 +
1264 +#define IFX_MPS                                 (KSEG1 | 0x1F107000)
1265 +
1266 +#define IFX_MPS_CHIPID                          ((volatile u32*)(IFX_MPS + 0x0344))
1267 +#define IFX_MPS_CHIPID_VERSION_GET(value)       (((value) >> 28) & 0xF)
1268 +#define IFX_MPS_CHIPID_VERSION_SET(value)       (((value) & 0xF) << 28)
1269 +#define IFX_MPS_CHIPID_PARTNUM_GET(value)       (((value) >> 12) & 0xFFFF)
1270 +#define IFX_MPS_CHIPID_PARTNUM_SET(value)       (((value) & 0xFFFF) << 12)
1271 +#define IFX_MPS_CHIPID_MANID_GET(value)         (((value) >> 1) & 0x7FF)
1272 +#define IFX_MPS_CHIPID_MANID_SET(value)         (((value) & 0x7FF) << 1)
1273 +
1274 +
1275 +
1276 +/************************************************************************/
1277 +/*   Module       :   DEU register address and bits                     */
1278 +/************************************************************************/
1279 +
1280 +#define IFX_DEU_BASE_ADDR                       (KSEG1 | 0x1E103100)
1281 +
1282 +/*   DEU Control Register */
1283 +#define IFX_DEU_CLK                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0000))
1284 +#define IFX_DEU_ID                              ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0008))
1285 +
1286 +/*   DEU control register */
1287 +#define IFX_DES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0010))
1288 +#define IFX_DES_IHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0014))
1289 +#define IFX_DES_ILR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0018))
1290 +#define IFX_DES_K1HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x001C))
1291 +#define IFX_DES_K1LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0020))
1292 +#define IFX_DES_K3HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0024))
1293 +#define IFX_DES_K3LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0028))
1294 +#define IFX_DES_IVHR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x002C))
1295 +#define IFX_DES_IVLR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0030))
1296 +#define IFX_DES_OHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0040))
1297 +#define IFX_DES_OLR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
1298 +
1299 +/* AES DEU register */
1300 +#define IFX_AES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
1301 +#define IFX_AES_ID3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0054))
1302 +#define IFX_AES_ID2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0058))
1303 +#define IFX_AES_ID1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x005C))
1304 +#define IFX_AES_ID0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0060))
1305 +
1306 +/* AES Key register */
1307 +#define IFX_AES_K7R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0064))
1308 +#define IFX_AES_K6R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0068))
1309 +#define IFX_AES_K5R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x006C))
1310 +#define IFX_AES_K4R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0070))
1311 +#define IFX_AES_K3R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0074))
1312 +#define IFX_AES_K2R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0078))
1313 +#define IFX_AES_K1R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x007C))
1314 +#define IFX_AES_K0R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0080))
1315 +
1316 +/* AES vector register */
1317 +#define IFX_AES_IV3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0084))
1318 +#define IFX_AES_IV2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0088))
1319 +#define IFX_AES_IV1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x008C))
1320 +#define IFX_AES_IV0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0090))
1321 +#define IFX_AES_0D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0094))
1322 +#define IFX_AES_0D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0098))
1323 +#define IFX_AES_OD1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x009C))
1324 +#define IFX_AES_OD0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00A0))
1325 +
1326 +/* hash control registe */
1327 +#define IFX_HASH_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B0))
1328 +#define IFX_HASH_MR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B4))
1329 +#define IFX_HASH_D1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B8 ))
1330 +#define IFX_HASH_D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00BC ))
1331 +#define IFX_HASH_D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C0 ))
1332 +#define IFX_HASH_D4R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C4))
1333 +#define IFX_HASH_D5R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C8))
1334 +
1335 +#define IFX_CON                                 ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00EC))
1336 +
1337 +#define IFX_DEU_IRNEN                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F4))
1338 +#define IFX_DEU_IRNCR                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F8))
1339 +#define IFX_DEU_IRNICR                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00FC))
1340 +
1341 +
1342 +
1343 +/************************************************************************/
1344 +/*   Module       :   PPE register address and bits                     */
1345 +/************************************************************************/
1346 +
1347 +#define IFX_PPE32_BASE                          (KSEG1 | 0x1E180000)
1348 +#define IFX_PPE32_DEBUG_BREAK_TRACE_REG         (IFX_PPE32_BASE + (0x0000 * 4))
1349 +#define IFX_PPE32_INT_MASK_STATUS_REG           (IFX_PPE32_BASE + (0x0030 * 4))
1350 +#define IFX_PPE32_INT_RESOURCE_REG              (IFX_PPE32_BASE + (0x0040 * 4))
1351 +#define IFX_PPE32_CDM_CODE_MEM_B0               (IFX_PPE32_BASE + (0x1000 * 4))
1352 +#define IFX_PPE32_CDM_CODE_MEM_B1               (IFX_PPE32_BASE + (0x2000 * 4))
1353 +#define IFX_PPE32_DATA_MEM_MAP_REG_BASE         (IFX_PPE32_BASE + (0x4000 * 4))
1354 +
1355 +#define IFX_PPE32_SRST                          (IFX_PPE32_BASE + 0x10080)
1356 +
1357 +/*
1358 + *    ETOP MDIO Registers
1359 + */
1360 +#define IFX_PP32_ETOP_MDIO_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0600 * 4)))
1361 +#define IFX_PP32_ETOP_MDIO_ACC                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0601 * 4)))
1362 +#define IFX_PP32_ETOP_CFG                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0602 * 4)))
1363 +#define IFX_PP32_ETOP_IG_VLAN_COS               ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0603 * 4)))
1364 +#define IFX_PP32_ETOP_IG_DSCP_COS3              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0604 * 4)))
1365 +#define IFX_PP32_ETOP_IG_DSCP_COS2              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0605 * 4)))
1366 +#define IFX_PP32_ETOP_IG_DSCP_COS1              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0606 * 4)))
1367 +#define IFX_PP32_ETOP_IG_DSCP_COS0              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0607 * 4)))
1368 +#define IFX_PP32_ETOP_IG_PLEN_CTRL              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0608 * 4)))
1369 +#define IFX_PP32_ETOP_ISR                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060A * 4)))
1370 +#define IFX_PP32_ETOP_IER                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060B * 4)))
1371 +#define IFX_PP32_ETOP_VPID                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060C * 4)))
1372 +#define IFX_PP32_ENET_MAC_CFG                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0610 * 4)))
1373 +#define IFX_PP32_ENETS_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0612 * 4)))
1374 +#define IFX_PP32_ENETS_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0613 * 4)))
1375 +#define IFX_PP32_ENETS_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0614 * 4)))
1376 +#define IFX_PP32_ENETS_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0615 * 4)))
1377 +#define IFX_PP32_ENETS_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0616 * 4)))
1378 +#define IFX_PP32_ENETS_BUF_CTRL                 ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0617 * 4)))
1379 +#define IFX_PP32_ENETS_COS_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0618 * 4)))
1380 +#define IFX_PP32_ENETS_IGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0619 * 4)))
1381 +#define IFX_PP32_ENETS_IGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061A * 4)))
1382 +#define IFX_PP32_ENET_MAC_DA0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061B * 4)))
1383 +#define IFX_PP32_ENET_MAC_DA1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061C * 4)))
1384 +
1385 +#define IFX_PP32_ENETF_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0630 * 4)))
1386 +#define IFX_PP32_ENETF_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0631 * 4)))
1387 +#define IFX_PP32_ENETF_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0632 * 4)))
1388 +#define IFX_PP32_ENETF_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0633 * 4)))
1389 +#define IFX_PP32_ENETF_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0634 * 4)))
1390 +#define IFX_PP32_ENETF_HFCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0635 * 4)))
1391 +#define IFX_PP32_ENETF_TXCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0636 * 4)))
1392 +
1393 +#define IFX_PP32_ENETF_VLCOS0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0638 * 4)))
1394 +#define IFX_PP32_ENETF_VLCOS1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0639 * 4)))
1395 +#define IFX_PP32_ENETF_VLCOS2                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063A * 4)))
1396 +#define IFX_PP32_ENETF_VLCOS3                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063B * 4)))
1397 +#define IFX_PP32_ENETF_EGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063C * 4)))
1398 +#define IFX_PP32_ENETF_EGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063D * 4)))
1399 +
1400 +
1401 +/* Sharebuff SB RAM2 control data */
1402 +#define IFX_PP32_SB2_DATABASE                   ((IFX_PPE32_BASE + (0x8C00 * 4)))
1403 +#define IFX_PP32_SB2_CTRLBASE                   ((IFX_PPE32_BASE + (0x92E0 * 4)))
1404 +
1405 +
1406 +
1407 +#endif //IFX_H
1408 diff --git a/arch/mips/include/asm/ifx/amazon_se/amazon_se_admmod.h b/arch/mips/include/asm/ifx/amazon_se/amazon_se_admmod.h
1409 new file mode 100644
1410 index 0000000..7f98fd3
1411 --- /dev/null
1412 +++ b/arch/mips/include/asm/ifx/amazon_se/amazon_se_admmod.h
1413 @@ -0,0 +1,248 @@
1414 +/******************************************************************************
1415 +     Copyright (c) 2004, Infineon Technologies.  All rights reserved.
1416 +
1417 +                               No Warranty
1418 +   Because the program is licensed free of charge, there is no warranty for
1419 +   the program, to the extent permitted by applicable law.  Except when
1420 +   otherwise stated in writing the copyright holders and/or other parties
1421 +   provide the program "as is" without warranty of any kind, either
1422 +   expressed or implied, including, but not limited to, the implied
1423 +   warranties of merchantability and fitness for a particular purpose. The
1424 +   entire risk as to the quality and performance of the program is with
1425 +   you.  should the program prove defective, you assume the cost of all
1426 +   necessary servicing, repair or correction.
1427 +
1428 +   In no event unless required by applicable law or agreed to in writing
1429 +   will any copyright holder, or any other party who may modify and/or
1430 +   redistribute the program as permitted above, be liable to you for
1431 +   damages, including any general, special, incidental or consequential
1432 +   damages arising out of the use or inability to use the program
1433 +   (including but not limited to loss of data or data being rendered
1434 +   inaccurate or losses sustained by you or third parties or a failure of
1435 +   the program to operate with any other programs), even if such holder or
1436 +   other party has been advised of the possibility of such damages.
1437 + ******************************************************************************
1438 +   Module      : ifx_swdrv.h
1439 +   Date        : 2004-09-01
1440 +   Description : JoeLin
1441 +   Remarks:
1442 + *****************************************************************************/
1443 +/******************************************************************************
1444 +**  2009/12/17  Lantiq Inc. Revised by Richard Hsu
1445 +**  Rename to amazon_se_admmod.h.
1446 +**  We use GPIO to simulate MDIO/MDC operations on AmazonSE WAVE board.
1447 +**  ASE WAVE board uses PHY2PHY connection to Tantos 0G
1448 +**
1449 +*******************************************************************************/
1450 +
1451 +
1452 +
1453 +
1454 +#ifndef _ADM_6996_MODULE_H_
1455 +#define _ADM_6996_MODULE_H_
1456 +
1457 +#include <asm/ifx/amazon_se/amazon_se.h>
1458 +
1459 +//Wrapper for ASE GPIO setting
1460 +#define AMAZON_SE_GPIO_P1_OUT IFX_GPIO_P1_OUT
1461 +#define AMAZON_SE_GPIO_P1_ALTSEL0 IFX_GPIO_P1_ALTSEL0
1462 +#define AMAZON_SE_GPIO_P1_ALTSEL1 IFX_GPIO_P1_ALTSEL1
1463 +#define AMAZON_SE_GPIO_P1_DIR IFX_GPIO_P1_DIR
1464 +#define AMAZON_SE_GPIO_P1_IN IFX_GPIO_P1_IN
1465 +
1466 +#define ifx_printf(x)       printk x
1467 +
1468 +/* command codes */
1469 +#define ADM_SW_SMI_READ     0x02
1470 +#define ADM_SW_SMI_WRITE    0x01
1471 +#define ADM_SW_SMI_START    0x01
1472 +
1473 +#define ADM_SW_EEPROM_WRITE     0x01
1474 +#define ADM_SW_EEPROM_WRITE_ENABLE  0x03
1475 +#define ADM_SW_EEPROM_WRITE_DISABLE 0x00
1476 +#define EEPROM_TYPE     8   /* for 93C66 */
1477 +
1478 +/* bit masks */
1479 +#define ADM_SW_BIT_MASK_1   0x00000001
1480 +#define ADM_SW_BIT_MASK_2   0x00000002
1481 +#define ADM_SW_BIT_MASK_4   0x00000008
1482 +#define ADM_SW_BIT_MASK_10  0x00000200
1483 +#define ADM_SW_BIT_MASK_16  0x00008000
1484 +#define ADM_SW_BIT_MASK_32  0x80000000
1485 +
1486 +/* delay timers */
1487 +#define ADM_SW_MDC_DOWN_DELAY   5
1488 +#define ADM_SW_MDC_UP_DELAY 5
1489 +#define ADM_SW_CS_DELAY     5
1490 +
1491 +/* MDIO modes */
1492 +#define ADM_SW_MDIO_OUTPUT  1
1493 +#define ADM_SW_MDIO_INPUT   0
1494 +
1495 +#define ADM_SW_MAX_PORT_NUM 5
1496 +#define ADM_SW_MAX_VLAN_NUM 15
1497 +
1498 +/* registers */
1499 +#define ADM_SW_PORT0_CONF   0x1
1500 +#define ADM_SW_PORT1_CONF   0x3
1501 +#define ADM_SW_PORT2_CONF   0x5
1502 +#define ADM_SW_PORT3_CONF   0x7
1503 +#define ADM_SW_PORT4_CONF   0x8
1504 +#define ADM_SW_PORT5_CONF   0x9
1505 +#define ADM_SW_VLAN_MODE    0x11
1506 +#define ADM_SW_MAC_LOCK     0x12
1507 +#define ADM_SW_VLAN0_CONF   0x13
1508 +#define ADM_SW_PORT0_PVID   0x28
1509 +#define ADM_SW_PORT1_PVID   0x29
1510 +#define ADM_SW_PORT2_PVID   0x2a
1511 +#define ADM_SW_PORT34_PVID  0x2b
1512 +#define ADM_SW_PORT5_PVID   0x2c
1513 +#define ADM_SW_PHY_RESET    0x2f
1514 +#define ADM_SW_MISC_CONF    0x30
1515 +#define ADM_SW_BNDWDH_CTL0  0x31
1516 +#define ADM_SW_BNDWDH_CTL1  0x32
1517 +#define ADM_SW_BNDWDH_CTL_ENA   0x33
1518 +
1519 +/* port modes */
1520 +#define ADM_SW_PORT_FLOWCTL 0x1 /* 802.3x flow control */
1521 +#define ADM_SW_PORT_AN      0x2 /* auto negotiation */
1522 +#define ADM_SW_PORT_100M    0x4 /* 100M */
1523 +#define ADM_SW_PORT_FULL    0x8 /* full duplex */
1524 +#define ADM_SW_PORT_TAG     0x10    /* output tag on */
1525 +#define ADM_SW_PORT_DISABLE 0x20    /* disable port */
1526 +#define ADM_SW_PORT_TOS     0x40    /* TOS first */
1527 +#define ADM_SW_PORT_PPRI    0x80    /* port based priority first */
1528 +#define ADM_SW_PORT_MDIX    0x8000  /* auto MDIX on */
1529 +#define ADM_SW_PORT_PVID_SHIFT  10
1530 +#define ADM_SW_PORT_PVID_BITS   4
1531 +
1532 +/* VLAN */
1533 +#define ADM_SW_VLAN_PORT0   0x1
1534 +#define ADM_SW_VLAN_PORT1   0x2
1535 +#define ADM_SW_VLAN_PORT2   0x10
1536 +#define ADM_SW_VLAN_PORT3   0x40
1537 +#define ADM_SW_VLAN_PORT4   0x80
1538 +#define ADM_SW_VLAN_PORT5   0x100
1539 +
1540 +
1541 +/* GPIO 012 enabled, output mode */
1542 +#define GPIO_ENABLEBITS 0x000700f8
1543 +
1544 +/*
1545 +  define AMAZON GPIO port to ADM6996 EEPROM interface
1546 +  MDIO ->   EEDI        GPIO 16, AMAZON GPIO P1.0, bi-direction
1547 +  MDC ->    EESK        GPIO 17, AMAZON GPIO P1.1, output only
1548 +  MDCS ->   EECS        GPIO 18, AMAZON GPIO P1.2, output only
1549 +            EEDO        GPIO 15, AMAZON GPIO P0.15, do not need this one! */
1550 +
1551 +#define GPIO_MDIO   1          //P1.0
1552 +#define GPIO_MDC    2          //P1.1
1553 +#define GPIO_MDCS   4          //P1.2
1554 +
1555 +//joelin #define GPIO_MDIO   0
1556 +//joelin #define GPIO_MDC    5   /* PORT 0 GPIO5 */
1557 +//joelin #define GPIO_MDCS   6   /* PORT 0 GPIO6 */
1558 +
1559 +
1560 +#define MDIO_INPUT  0x00000001
1561 +#define MDIO_OUTPUT_EN  0x00010000
1562 +
1563 +
1564 +/* type definitions */
1565 +typedef unsigned char U8;
1566 +typedef unsigned short U16;
1567 +typedef unsigned int U32;
1568 +
1569 +typedef struct _REGRW_
1570 +{
1571 +  unsigned int addr;
1572 +  unsigned int value;
1573 +  unsigned int mode;
1574 +}REGRW, *PREGRW;
1575 +
1576 +//joelin adm6996i
1577 +typedef struct _MACENTRY_
1578 +{
1579 +       unsigned char mac_addr[6];
1580 +       unsigned long fid:4;
1581 +            unsigned long portmap:6;
1582 +       union  {
1583 +               unsigned long age_timer:9;
1584 +               unsigned long info_ctrl:9;
1585 +       } ctrl;
1586 +       unsigned long occupy:1;
1587 +       unsigned long info_type:1;
1588 +       unsigned long bad:1;
1589 +       unsigned long result:3;//000:command ok ,001:all entry used,010:Entry Not found  ,011:try next entry ,101:command error
1590 +
1591 + }MACENTRY, *PMACENTRY;
1592 +typedef struct _PROTOCOLFILTER_
1593 +{
1594 +       int protocol_filter_num;//[0~7]
1595 +       int ip_p; //Value Compared with Protocol in IP Heade[7:0]
1596 +       char action:2;//Action for protocol Filter .
1597 +//00 = Protocol Portmap is Default Output Ports.
1598 +//01 = Protocol Portmap is 6'b0.
1599 +//10 = Protocol Portmap is the CPU port if the incoming port
1600 +//is not the CPU port. But if the incoming port is the CPU port, then Type Portmap contains Default Output Ports, excluding the CPU port.
1601 + }PROTOCOLFILTER, *PPROTOCOLFILTER;
1602 +
1603 +//joelin adm6996i
1604 +
1605 +/* Santosh: for IGMP proxy/snooping */
1606 +
1607 +//050614:fchang int adm_process_mac_table_request (unsigned int cmd, struct _MACENTRY_ *mac);
1608 +//050614:fchang int adm_process_protocol_filter_request (unsigned int cmd, struct _PROTOCOLFILTER_ *filter);
1609 +
1610 +
1611 +/* IOCTL keys */
1612 +#define KEY_IOCTL_ADM_REGRW            0x01
1613 +#define KEY_IOCTL_ADM_SW_REGRW         0x02
1614 +#define KEY_IOCTL_ADM_SW_PORTSTS       0x03
1615 +#define KEY_IOCTL_ADM_SW_INIT          0x04
1616 +//for adm6996i-start
1617 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_ADD             0x05
1618 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_DEL             0x06
1619 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_INIT        0x07
1620 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_MORE        0x08
1621 +#define        KEY_IOCTL_ADM_SW_IOCTL_FILTER_ADD               0x09
1622 +#define        KEY_IOCTL_ADM_SW_IOCTL_FILTER_DEL               0x0a
1623 +#define        KEY_IOCTL_ADM_SW_IOCTL_FILTER_GET               0x0b
1624 +
1625 +//adm6996i #define KEY_IOCTL_MAX_KEY       0x05
1626 +#define KEY_IOCTL_MAX_KEY       0x0c
1627 +//for adm6996i-end
1628 +/* IOCTL MAGIC */
1629 +#define ADM_MAGIC  ('a'|'d'|'m'|'t'|'e'|'k')
1630 +
1631 +/* IOCTL parameters */
1632 +#define ADM_IOCTL_REGRW         _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_REGRW, REGRW)
1633 +#define ADM_SW_IOCTL_REGRW      _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_REGRW, REGRW)
1634 +#define ADM_SW_IOCTL_PORTSTS    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_PORTSTS, NULL)
1635 +#define ADM_SW_IOCTL_INIT       _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_INIT, NULL)
1636 +
1637 +
1638 +//6996i-stat
1639 +#define ADM_SW_IOCTL_MACENTRY_ADD          _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_ADD,MACENTRY)
1640 +#define ADM_SW_IOCTL_MACENTRY_DEL          _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_DEL,MACENTRY)
1641 +#define ADM_SW_IOCTL_MACENTRY_GET_INIT      _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_INIT,MACENTRY)
1642 +#define ADM_SW_IOCTL_MACENTRY_GET_MORE      _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_MORE,MACENTRY)
1643 +#define ADM_SW_IOCTL_FILTER_ADD                    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_FILTER_ADD,PROTOCOLFILTER)
1644 +#define ADM_SW_IOCTL_FILTER_DEL                    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_FILTER_DEL,PROTOCOLFILTER)
1645 +#define ADM_SW_IOCTL_FILTER_GET                    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_FILTER_GET,PROTOCOLFILTER)
1646 +
1647 +//6996i-end
1648 +
1649 +
1650 +#define REG_READ    0x0
1651 +#define REG_WRITE   0x1
1652 +
1653 +/* undefine symbol */
1654 +//#define AMAZON_SW_REG(reg)  *((volatile U32*)(reg))
1655 +//#define GPIO0_INPUT_MASK    0
1656 +//#define GPIO_conf0_REG      0x12345678
1657 +//#define GPIO_SET_HI
1658 +//#define GPIO_SET_LOW
1659 +
1660 +#endif
1661 +/* _ADM_6996_MODULE_H_ */
1662 diff --git a/arch/mips/include/asm/ifx/amazon_se/boards/Makefile b/arch/mips/include/asm/ifx/amazon_se/boards/Makefile
1663 new file mode 100644
1664 index 0000000..f731c7e
1665 --- /dev/null
1666 +++ b/arch/mips/include/asm/ifx/amazon_se/boards/Makefile
1667 @@ -0,0 +1,13 @@
1668 +#
1669 +# Makefile for the platform specific kernel interface routines under Linux.
1670 +#
1671 +
1672 +all: ifxmips_amazon_se_boards.a
1673 +
1674 +obj-$(CONFIG_AMAZON_SE_REF_BOARD) += amazon_se_ref_board.o
1675 +
1676 +EXTRA_AFLAGS := $(CFLAGS)
1677 +
1678 +clean:
1679 +       rm -f *.o *.a
1680 +
1681 diff --git a/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.c b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.c
1682 new file mode 100644
1683 index 0000000..cfdce24
1684 --- /dev/null
1685 +++ b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.c
1686 @@ -0,0 +1,722 @@
1687 +/******************************************************************************
1688 +**
1689 +** FILE NAME    : admmod.c
1690 +** PROJECT      : Danube
1691 +** MODULES      : ADM6996
1692 +**
1693 +** DATE         : 1 SEP 2004
1694 +** AUTHOR       : Joe Lin
1695 +** DESCRIPTION  : ADM6996 Switch Driver
1696 +** COPYRIGHT    :       Copyright (c) 2006
1697 +**                      Infineon Technologies AG
1698 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
1699 +**
1700 +**    This program is free software; you can redistribute it and/or modify
1701 +**    it under the terms of the GNU General Public License as published by
1702 +**    the Free Software Foundation; either version 2 of the License, or
1703 +**    (at your option) any later version.
1704 +**
1705 +*******************************************************************************/
1706 +
1707 +/******************************************************************************
1708 +**  2009/12/17  Lantiq Inc. Revised by Richard Hsu
1709 +**  Rename to amazon_se_admmod.c.
1710 +**  We use GPIO to simulate MDIO/MDC operations on AmazonSE WAVE board.
1711 +**  ASE WAVE board uses PHY2PHY connection to Tantos 0G
1712 +**
1713 +*******************************************************************************/
1714 +
1715 +
1716 +
1717 +#include <linux/module.h>
1718 +#include <linux/string.h>
1719 +#include <linux/proc_fs.h>
1720 +#include <linux/delay.h>
1721 +#include <asm/uaccess.h>
1722 +#include <linux/init.h>
1723 +#include <linux/ioctl.h>
1724 +#include <asm/atomic.h>
1725 +
1726 +
1727 +#include <asm/ifx/amazon_se/amazon_se_admmod.h>
1728 +#include <asm/ifx/amazon_se/amazon_se.h>
1729 +
1730 +// Using GPIO to access Tantos as default
1731 +#define CONFIG_SWITCH_GPIO_ACCESS
1732 +
1733 +#ifdef CONFIG_SWITCH_GPIO_ACCESS
1734 +  #undef CONFIG_SWITCH_ADM6996_MDIO
1735 +#endif
1736 +
1737 +#define ADM_SW_IOCTL_PORTSTS    _IO(ADM_MAGIC, KEY_IOCTL_ADM_SW_PORTSTS)
1738 +#define ADM_SW_IOCTL_INIT      _IO(ADM_MAGIC, KEY_IOCTL_ADM_SW_INIT)
1739 +
1740 +/*
1741 +  initialize GPIO pins.
1742 +  output mode, low
1743 +*/
1744 +
1745 +// We use GPIO24/27 on ASE WAVE board for simulation
1746 +#define ASE_TANTOS_MDIO  0x00000100
1747 +#define ASE_TANTOS_MDC  0x00000800
1748 +
1749 +#define ASE_TANTOS_MDIO_COMPLEMENT  0xfffffeff
1750 +#define ASE_TANTOS_MDC_COMPLEMENT   0xfffff7ff
1751 +#define TANTOS_SW_MDC_UP_DELAY      5
1752 +#define TANTOS_SW_MDC_DOWN_DELAY    5
1753 +
1754 +void ifx_gpio_init(void)
1755 +{
1756 + //GPIO24: MDIO P1.8
1757 + //GPIO27: MDC  P1.11
1758 +
1759 +/*
1760 + P1.8 as GPIO Out:
1761 +  AMAZON_SE_GPIO_P1_ALTSEL0.8=0
1762 +  AMAZON_SE_GPIO_P1_ALTSEL1.8=0
1763 +  AMAZON_SE_GPIO_P1_DIR.8 = 1
1764 +
1765 + P1.8 as MDIO pin:
1766 +  AMAZON_SE_GPIO_P1_ALTSEL0.8=1
1767 +  AMAZON_SE_GPIO_P1_ALTSEL1.8=1
1768 +  AMAZON_SE_GPIO_P1_DIR.8 =1
1769 +
1770 +P1.11 as GPIO Out:
1771 +  AMAZON_SE_GPIO_P1_ALTSEL0.8=0
1772 +  AMAZON_SE_GPIO_P1_ALTSEL1.8=0
1773 +  AMAZON_SE_GPIO_P1_DIR.8 =1
1774 +
1775 +P1.11 as MDC pin:
1776 +  AMAZON_SE_GPIO_P1_ALTSEL0.8=1
1777 +  AMAZON_SE_GPIO_P1_ALTSEL1.8=1
1778 +  AMAZON_SE_GPIO_P1_DIR.8 =1
1779 +*/
1780 +
1781 +
1782 + *(AMAZON_SE_GPIO_P1_OUT) |= (ASE_TANTOS_MDC|ASE_TANTOS_MDIO);
1783 + *(AMAZON_SE_GPIO_P1_ALTSEL0) &= ASE_TANTOS_MDC_COMPLEMENT;
1784 + *(AMAZON_SE_GPIO_P1_ALTSEL0) &= ASE_TANTOS_MDIO_COMPLEMENT;
1785 + *(AMAZON_SE_GPIO_P1_ALTSEL1) &= ASE_TANTOS_MDC_COMPLEMENT;
1786 + *(AMAZON_SE_GPIO_P1_ALTSEL1) &= ASE_TANTOS_MDIO_COMPLEMENT;
1787 + *(AMAZON_SE_GPIO_P1_DIR) |= (ASE_TANTOS_MDC|ASE_TANTOS_MDIO);
1788 +
1789 +}
1790 +
1791 +void gpio_info()
1792 +{
1793 +/*
1794 + printk("*(AMAZON_SE_GPIO_P1_ALTSEL0) is %04x\n",*(AMAZON_SE_GPIO_P1_ALTSEL0));
1795 + printk("*(AMAZON_SE_GPIO_P1_ALTSEL1) is %04x\n",*(AMAZON_SE_GPIO_P1_ALTSEL1));
1796 + printk("*(AMAZON_SE_GPIO_P1_DIR) is %04x\n\n",*(AMAZON_SE_GPIO_P1_DIR));
1797 +*/
1798 +}
1799 +/* read one bit from mdio port */
1800 +int ifx_sw_mdio_readbit(void)
1801 +{
1802 +    //GPIO24 as MDIO
1803 +    return *(AMAZON_SE_GPIO_P1_IN)& 0x0100 ;
1804 +}
1805 +
1806 +/*
1807 +  MDIO mode selection
1808 +  1 -> output
1809 +  0 -> input
1810 +
1811 +  switch input/output mode of GPIO 0
1812 +*/
1813 +void ifx_mdio_mode(int mode)
1814 +{
1815 +    if (mode)
1816 +    {*(AMAZON_SE_GPIO_P1_DIR) |= ASE_TANTOS_MDIO;}
1817 +    else
1818 +    {*(AMAZON_SE_GPIO_P1_DIR) &= ASE_TANTOS_MDIO_COMPLEMENT;}
1819 +}
1820 +
1821 +void ifx_mdc_hi(void)
1822 +{
1823 +     *AMAZON_SE_GPIO_P1_OUT |= (ASE_TANTOS_MDC);
1824 +}
1825 +
1826 +void ifx_mdio_hi(void)
1827 +{
1828 +     *AMAZON_SE_GPIO_P1_OUT |= (ASE_TANTOS_MDIO);
1829 +}
1830 +
1831 +void ifx_mdcs_hi(void)
1832 +{
1833 +}
1834 +
1835 +void ifx_mdc_lo(void)
1836 +{
1837 +   *AMAZON_SE_GPIO_P1_OUT &= (ASE_TANTOS_MDC_COMPLEMENT);
1838 +}
1839 +
1840 +void ifx_mdio_lo(void)
1841 +{
1842 +    *AMAZON_SE_GPIO_P1_OUT &= (ASE_TANTOS_MDIO_COMPLEMENT);
1843 +}
1844 +
1845 +void ifx_mdcs_lo(void)
1846 +{
1847 +}
1848 +
1849 +/*
1850 +  mdc pulse
1851 +  0 -> 1 -> 0
1852 +*/
1853 +static void ifx_sw_mdc_pulse(void)
1854 +{
1855 +
1856 +    ifx_mdc_lo();
1857 +    udelay(TANTOS_SW_MDC_DOWN_DELAY);
1858 +    ifx_mdc_hi();
1859 +    udelay(TANTOS_SW_MDC_DOWN_DELAY);
1860 +    ifx_mdc_lo();
1861 +
1862 +}
1863 +
1864 +/*
1865 +  mdc toggle
1866 +  1 -> 0
1867 +*/
1868 +static void ifx_sw_mdc_toggle(void)
1869 +{
1870 +
1871 +    ifx_mdc_hi();
1872 +    udelay(TANTOS_SW_MDC_DOWN_DELAY);
1873 +    ifx_mdc_lo();
1874 +    udelay(TANTOS_SW_MDC_DOWN_DELAY);
1875 +
1876 +}
1877 +
1878 +/*
1879 +  enable eeprom write
1880 +  For ATC 93C66 type EEPROM; accessing ADM6996 internal EEPROM type registers
1881 +*/
1882 +static void ifx_sw_eeprom_write_enable(void)
1883 +{
1884 +  // no need for ASE WAVE board
1885 +}
1886 +
1887 +/*
1888 +  disable eeprom write
1889 +*/
1890 +static void ifx_sw_eeprom_write_disable(void)
1891 +{
1892 +}
1893 +
1894 +
1895 +
1896 +#ifdef CONFIG_SWITCH_ADM6996_MDIO //605112:fchang.added
1897 +static int ifx_sw_read_adm6996_smi(unsigned int addr, unsigned int *dat)
1898 +{
1899 +//060620:henryhsu modify for vlan   addr=((addr<<16)|(1<<21))&0x3ff0000;
1900 +       addr=(addr<<16)&0x3ff0000;
1901 +       *AMAZON_SE_PPE32_ETOP_MDIO_ACC =(0xC0000000|addr);
1902 +       while ((*AMAZON_SE_PPE32_ETOP_MDIO_ACC)&0x80000000){};
1903 +       *dat=((*AMAZON_SE_PPE32_ETOP_MDIO_ACC)&0x0FFFF);
1904 +       return 0;
1905 +}
1906 +#endif
1907 +
1908 +
1909 +static int ifx_sw_read_tantos(unsigned int addr, unsigned int *dat)
1910 +{
1911 +    unsigned int op;
1912 +    ifx_gpio_init();
1913 +
1914 +    ifx_mdcs_hi();
1915 +    udelay(ADM_SW_CS_DELAY);
1916 +
1917 +    ifx_mdcs_lo();
1918 +    ifx_mdc_lo();
1919 +    ifx_mdio_lo();
1920 +
1921 +    udelay(ADM_SW_CS_DELAY);
1922 +
1923 +    /* preamble, 32 bit 1 */
1924 +    ifx_mdio_hi();
1925 +    op = ADM_SW_BIT_MASK_32;
1926 +    while (op)
1927 +    {
1928 +        ifx_sw_mdc_pulse();
1929 +        op >>= 1;
1930 +    }
1931 +
1932 +    /* command start (01b) */
1933 +    op = ADM_SW_BIT_MASK_2;
1934 +    while (op)
1935 +    {
1936 +        if (op & ADM_SW_SMI_START)
1937 +            ifx_mdio_hi();
1938 +        else
1939 +            ifx_mdio_lo();
1940 +
1941 +        ifx_sw_mdc_pulse();
1942 +        op >>= 1;
1943 +    }
1944 +
1945 +    /* read command (10b) */
1946 +    op = ADM_SW_BIT_MASK_2;
1947 +    while (op)
1948 +    {
1949 +        if (op & ADM_SW_SMI_READ)
1950 +            ifx_mdio_hi();
1951 +        else
1952 +            ifx_mdio_lo();
1953 +
1954 +        ifx_sw_mdc_pulse();
1955 +        op >>= 1;
1956 +    }
1957 +
1958 +    /* send address A9 ~ A0 */
1959 +    op = ADM_SW_BIT_MASK_10;
1960 +    while (op)
1961 +    {
1962 +        if (op & addr)
1963 +            ifx_mdio_hi();
1964 +        else
1965 +            ifx_mdio_lo();
1966 +
1967 +        ifx_sw_mdc_pulse();
1968 +        op >>= 1;
1969 +    }
1970 +
1971 +    /* turnaround bits */
1972 +    op = ADM_SW_BIT_MASK_2;
1973 +    ifx_mdio_hi();
1974 +    while (op)
1975 +    {
1976 +        ifx_sw_mdc_pulse();
1977 +        op >>= 1;
1978 +    }
1979 +
1980 +    udelay(ADM_SW_MDC_DOWN_DELAY);
1981 +
1982 +    /* set MDIO pin to input mode */
1983 +
1984 +    ifx_mdio_mode(ADM_SW_MDIO_INPUT);
1985 +
1986 +    /* start read data */
1987 +
1988 +    *dat = 0;
1989 +    op = ADM_SW_BIT_MASK_32;
1990 +    while (op)
1991 +    {
1992 +        *dat <<= 1;
1993 +        if (ifx_sw_mdio_readbit()) *dat |= 1;
1994 +        ifx_sw_mdc_toggle();
1995 +
1996 +        op >>= 1;
1997 +    }
1998 +
1999 +    /* set MDIO to output mode */
2000 +    ifx_mdio_mode(ADM_SW_MDIO_OUTPUT);
2001 +
2002 +    /* dummy clock */
2003 +    op = ADM_SW_BIT_MASK_4;
2004 +    ifx_mdio_lo();
2005 +    while(op)
2006 +    {
2007 +        ifx_sw_mdc_pulse();
2008 +        op >>= 1;
2009 +    }
2010 +
2011 +    ifx_mdc_lo();
2012 +    ifx_mdio_lo();
2013 +    ifx_mdcs_hi();
2014 +
2015 +    /* EEPROM registers */
2016 +    *dat >>= 16;
2017 +
2018 +    return 0;
2019 +}
2020 +
2021 +int ifx_sw_read(unsigned int addr, unsigned int *dat)
2022 +{
2023 +//printk("ifx_sw_read\n");
2024 +//605112:fchang.removed #ifdef ADM6996_MDC_MDIO_MODE //smi mode ////000001.joelin
2025 +#ifdef CONFIG_SWITCH_ADM6996_MDIO //605112:fchang.added
2026 +       ifx_sw_read_adm6996_smi(addr,dat);
2027 +#else
2028 +       #ifdef CONFIG_SWITCH_GPIO_ACCESS //605112:fchang.added
2029 +  ifx_sw_read_tantos(addr,dat);
2030 +  #endif
2031 +#endif
2032 +       return 0;
2033 +}
2034 +
2035 +/*
2036 +  write register to ADM6996 eeprom registers
2037 +*/
2038 +//for adm6996i -start
2039 +//605112:fchang.removed #ifdef ADM6996_MDC_MDIO_MODE //smi mode //000001.joelin
2040 +#ifdef CONFIG_SWITCH_ADM6996_MDIO //605112:fchang.added
2041 +static int ifx_sw_write_adm6996_smi(unsigned int addr, unsigned int dat)
2042 +{
2043 +//060620:henryhsu modify for vlan *DANUBE_PPE32_ETOP_MDIO_ACC = (((addr<<16)|(1<<21))&0x3ff0000)|dat|0x80000000;
2044 +       *AMAZON_SE_PPE32_ETOP_MDIO_ACC = ((addr<<16) &0x3ff0000)|dat|0x80000000;
2045 +       while ((*AMAZON_SE_PPE32_ETOP_MDIO_ACC )&0x80000000){};
2046 +       return 0;
2047 +}
2048 +#endif //ADM6996_MDC_MDIO_MODE //000001.joelin
2049 +
2050 +static int ifx_sw_write_tantos(unsigned int addr, unsigned int dat)
2051 +{
2052 +#if 1
2053 +    unsigned int op;
2054 +
2055 +    ifx_gpio_init();
2056 +
2057 +    ifx_mdcs_hi();
2058 +    udelay(ADM_SW_CS_DELAY);
2059 +
2060 +    ifx_mdcs_lo();
2061 +    ifx_mdc_lo();
2062 +    ifx_mdio_lo();
2063 +
2064 +    udelay(ADM_SW_CS_DELAY);
2065 +
2066 +    /* preamble, 32 bit 1 */
2067 +    ifx_mdio_hi();
2068 +    op = ADM_SW_BIT_MASK_32;
2069 +    while (op)
2070 +    {
2071 +        ifx_sw_mdc_pulse();
2072 +        op >>= 1;
2073 +    }
2074 +
2075 +    /* command start (01b) */
2076 +    op = ADM_SW_BIT_MASK_2;
2077 +    while (op)
2078 +    {
2079 +        if (op & ADM_SW_SMI_START)
2080 +            ifx_mdio_hi();
2081 +        else
2082 +            ifx_mdio_lo();
2083 +
2084 +        ifx_sw_mdc_pulse();
2085 +        op >>= 1;
2086 +    }
2087 +
2088 +    /* write command (01b) */
2089 +    op = ADM_SW_BIT_MASK_2;
2090 +    while (op)
2091 +    {
2092 +        if (op & ADM_SW_SMI_WRITE)
2093 +            ifx_mdio_hi();
2094 +        else
2095 +            ifx_mdio_lo();
2096 +
2097 +        ifx_sw_mdc_pulse();
2098 +        op >>= 1;
2099 +    }
2100 +
2101 +    /* send address A9 ~ A0 */
2102 +    op = ADM_SW_BIT_MASK_10;
2103 +    while (op)
2104 +    {
2105 +        if (op & addr)
2106 +            ifx_mdio_hi();
2107 +        else
2108 +            ifx_mdio_lo();
2109 +
2110 +        ifx_sw_mdc_pulse();
2111 +        op >>= 1;
2112 +    }
2113 +
2114 +    /* turnaround bits */
2115 +    op = ADM_SW_BIT_MASK_2;
2116 +    ifx_mdio_hi();
2117 +    while (op)
2118 +    {
2119 +        ifx_sw_mdc_pulse();
2120 +        op >>= 1;
2121 +    }
2122 +
2123 +    udelay(ADM_SW_MDC_DOWN_DELAY);
2124 +
2125 +    /* set MDIO pin to output mode */
2126 +    ifx_mdio_mode(ADM_SW_MDIO_OUTPUT);
2127 +
2128 +
2129 +    /* start write data */
2130 +    op = ADM_SW_BIT_MASK_16;
2131 +    while (op)
2132 +    {
2133 +        if (op & dat)
2134 +            ifx_mdio_hi();
2135 +        else
2136 +            ifx_mdio_lo();
2137 +
2138 +        ifx_sw_mdc_toggle();
2139 +        op >>= 1;
2140 +    }
2141 +
2142 + //   /* set MDIO to output mode */
2143 + //   ifx_mdio_mode(ADM_SW_MDIO_OUTPUT);
2144 +
2145 +    /* dummy clock */
2146 +    op = ADM_SW_BIT_MASK_4;
2147 +    ifx_mdio_lo();
2148 +    while(op)
2149 +    {
2150 +        ifx_sw_mdc_pulse();
2151 +        op >>= 1;
2152 +    }
2153 +
2154 +    ifx_mdc_lo();
2155 +    ifx_mdio_lo();
2156 +    ifx_mdcs_hi();
2157 +
2158 +#endif
2159 +    return 0;
2160 +}
2161 +
2162 +int ifx_sw_write(unsigned int addr, unsigned int dat)
2163 +{
2164 +//605112:fchang.removed #ifdef ADM6996_MDC_MDIO_MODE //smi mode ////000001.joelin
2165 +#ifdef CONFIG_SWITCH_ADM6996_MDIO //605112:fchang.added
2166 +       ifx_sw_write_adm6996_smi(addr,dat);
2167 +#else  //000001.joelin
2168 +       #ifdef CONFIG_SWITCH_GPIO_ACCESS //605112:fchang.added
2169 +               ifx_sw_write_tantos(addr,dat);
2170 +       #endif //605112:fchang.added
2171 +#endif //000001.joelin
2172 +       return 0;
2173 +}
2174 +
2175 +/*
2176 +  do switch PHY reset
2177 +*/
2178 +int ifx_sw_reset(void)
2179 +{
2180 +    /* reset PHY */
2181 +    ifx_sw_write(ADM_SW_PHY_RESET, 0);
2182 +    return 0;
2183 +}
2184 +
2185 +
2186 +static int ifx_sw_init(void)
2187 +{
2188 +       ifx_printf(("Setting default ADM6996 registers... \n"));
2189 +       /*
2190 +       ifx_sw_write(0x11,0xe300);
2191 +       ifx_sw_write(0x2e,0);
2192 +       ifx_sw_write(0x13,0x1d5);
2193 +       ifx_sw_write(0x14,0x1d5);
2194 +       ifx_sw_write(0x15,0x1d5);
2195 +       ifx_sw_write(0x16,0x1d5);
2196 +       ifx_sw_write(0x17,0x1d5);
2197 +       ifx_sw_write(0x19,0xffd5);
2198 +       ifx_sw_write(0x1a,0xffd5);
2199 +       ifx_sw_write(0x1b,0xffd5);
2200 +       */
2201 +  return 0;
2202 +}
2203 +
2204 +
2205 +int adm_open(struct inode *node, struct file *filp)
2206 +{
2207 +    //MOD_INC_USE_COUNT;
2208 +    return 0;
2209 +}
2210 +
2211 +ssize_t adm_read(struct file *filep, char *buf, size_t count, loff_t *ppos)
2212 +{
2213 +    return count;
2214 +}
2215 +
2216 +ssize_t adm_write(struct file *filep, const char *buf, size_t count, loff_t *ppos)
2217 +{
2218 +    return count;
2219 +}
2220 +
2221 +/* close */
2222 +int adm_release(struct inode *inode, struct file *filp)
2223 +{
2224 +    //MOD_DEC_USE_COUNT;
2225 +    return 0;
2226 +}
2227 +
2228 +/* IOCTL function */
2229 +int adm_ioctl(struct inode *inode, struct file *filp, unsigned int cmd, unsigned long args)
2230 +{
2231 +
2232 +    PREGRW uREGRW;
2233 +    unsigned int rtval;
2234 +    unsigned int val;
2235 +    unsigned int control[6] ;
2236 +    unsigned int status[6] ;
2237 +
2238 +    if (_IOC_TYPE(cmd) != ADM_MAGIC)
2239 +    {
2240 +        printk("adm_ioctl: IOC_TYPE(%x) != ADM_MAGIC(%x)! \n", _IOC_TYPE(cmd), ADM_MAGIC);
2241 +        return (-EINVAL);
2242 +    }
2243 +
2244 +    if(_IOC_NR(cmd) >= KEY_IOCTL_MAX_KEY)
2245 +    {
2246 +        printk(KERN_WARNING "adm_ioctl: IOC_NR(%x) invalid! \n", _IOC_NR(cmd));
2247 +        return (-EINVAL);
2248 +    }
2249 +
2250 +    switch (cmd)
2251 +    {
2252 +        case ADM_IOCTL_REGRW:
2253 +        {
2254 +            uREGRW = (PREGRW)kmalloc(sizeof(REGRW), GFP_KERNEL);
2255 +            rtval = copy_from_user(uREGRW, (PREGRW)args, sizeof(REGRW));
2256 +            if (rtval != 0)
2257 +            {
2258 +                printk("ADM_IOCTL_REGRW: copy from user FAILED!! \n");
2259 +                return (-EFAULT);
2260 +            }
2261 +
2262 +            switch(uREGRW->mode)
2263 +            {
2264 +                case REG_READ:
2265 +                    uREGRW->value = 0x12345678;//inl(uREGRW->addr);
2266 +                    copy_to_user((PREGRW)args, uREGRW, sizeof(REGRW));
2267 +                    break;
2268 +                case REG_WRITE:
2269 +                    //outl(uREGRW->value, uREGRW->addr);
2270 +                    break;
2271 +
2272 +                default:
2273 +                    printk("No such Register Read/Write function!! \n");
2274 +                    return (-EFAULT);
2275 +            }
2276 +            kfree(uREGRW);
2277 +            break;
2278 +        }
2279 +
2280 +        case ADM_SW_IOCTL_REGRW:
2281 +        {
2282 +            unsigned int val = 0xff;
2283 +
2284 +            uREGRW = (PREGRW)kmalloc(sizeof(REGRW), GFP_KERNEL);
2285 +            rtval = copy_from_user(uREGRW, (PREGRW)args, sizeof(REGRW));
2286 +            if (rtval != 0)
2287 +            {
2288 +                printk("ADM_IOCTL_REGRW: copy from user FAILED!! \n");
2289 +                return (-EFAULT);
2290 +            }
2291 +
2292 +            switch(uREGRW->mode)
2293 +            {
2294 +                case REG_READ:
2295 +                    ifx_sw_read(uREGRW->addr, &val);
2296 +                    uREGRW->value = val;
2297 +                    copy_to_user((PREGRW)args, uREGRW, sizeof(REGRW));
2298 +                    break;
2299 +
2300 +                case REG_WRITE:
2301 +                    ifx_sw_write(uREGRW->addr, uREGRW->value);
2302 +                    break;
2303 +                default:
2304 +                    printk("No such Register Read/Write function!! \n");
2305 +                    return (-EFAULT);
2306 +            }
2307 +            kfree(uREGRW);
2308 +            break;
2309 +        }
2310 +
2311 +        //case ADM_SW_IOCTL_INIT:
2312 +        //    ifx_sw_init();
2313 +        //    break;
2314 +
2315 +        // others
2316 +        default:
2317 +            return -EFAULT;
2318 +    }
2319 +    // end of switch
2320 +
2321 +    return 0;
2322 +}
2323 +
2324 +struct file_operations adm_ops =
2325 +{
2326 +    read: adm_read,
2327 +    write: adm_write,
2328 +    open: adm_open,
2329 +    release: adm_release,
2330 +    ioctl: adm_ioctl
2331 +};
2332 +
2333 +int adm_proc(char *buf, char **start, off_t offset, int count, int *eof, void *data)
2334 +{
2335 +    int len = 0;
2336 +
2337 +    len += sprintf(buf+len, " ************ Registers ************ \n");
2338 +    *eof = 1;
2339 +    return len;
2340 +}
2341 +
2342 +
2343 +
2344 +int __init init_adm6996_module(void)
2345 +{
2346 +    unsigned int val = 000;
2347 +    unsigned int val1 = 000;
2348 +
2349 +    ifx_sw_init();
2350 +
2351 +//605112:fchang.removed #ifdef ADM6996_MDC_MDIO_MODE //smi mode //000001.joelin
2352 +#ifdef CONFIG_SWITCH_ADM6996_MDIO //605112:fchang.added
2353 +    register_chrdev(69, "adm6996", &adm_ops);
2354 +    *AMAZON_SE_PPE32_ETOP_MDIO_CFG=0;
2355 +    *AMAZON_SE_PPE32_ENET_MAC_CFG &= ~0x18; //ENET0 MAC Configuration
2356 +    ifx_sw_read(0xa0, &val);
2357 +    ifx_sw_read(0xa1, &val1);
2358 +    val=((val1&0x0f)<<16)|val;
2359 +    printk ("\n6996I SMI Mode-");
2360 +    printk ("Chip ID:%5x \n ", val);
2361 + //ADM6996_MDC_MDIO_MODE //smi mode //000001.joelin
2362 +#endif
2363 +
2364 +#ifdef CONFIG_SWITCH_GPIO_ACCESS //605112:fchang.added
2365 +    printk("Loading Tantos 0G GPIO driver\n");
2366 +    ifx_gpio_init();
2367 +    register_chrdev(69, "adm6996", &adm_ops);
2368 +#endif //605112:fchang.added
2369 +    return 0;
2370 +}
2371 +
2372 +void __exit cleanup_adm6996_module(void)
2373 +{
2374 +    printk("Free 6996 device driver... \n");
2375 +    unregister_chrdev(69, "adm6996");
2376 +}
2377 +
2378 +
2379 +static int ifx_hw_reset(void)
2380 +{
2381 +     printk("Free 6996 device driver... \n");
2382 +     unregister_chrdev(69, "adm6996");
2383 +          udelay(200000);
2384 +          ifx_sw_init();
2385 +          udelay(200000);
2386 +     return init_adm6996_module();
2387 +}
2388 +
2389 +
2390 +//int (*adm6996_hw_reset)(void) = ifx_hw_reset;
2391 +//EXPORT_SYMBOL(adm6996_hw_reset);
2392 +//int (*adm6996_sw_read)(unsigned int addr, unsigned int *data) = ifx_sw_read;
2393 +//EXPORT_SYMBOL(adm6996_sw_read);
2394 +//int (*adm6996_sw_write)(unsigned int addr, unsigned int data) = ifx_sw_write;
2395 +//EXPORT_SYMBOL(adm6996_sw_write);
2396 +
2397 +//EXPORT_SYMBOL(switch_model);
2398 +EXPORT_SYMBOL(ifx_sw_read);
2399 +EXPORT_SYMBOL(ifx_sw_write);
2400 +
2401 +
2402 +MODULE_DESCRIPTION("ADMtek 6996 Driver");
2403 +MODULE_AUTHOR("Joe Lin <joe.lin@infineon.com>");
2404 +MODULE_LICENSE("GPL");
2405 +
2406 +module_init(init_adm6996_module);
2407 +module_exit(cleanup_adm6996_module);
2408 +
2409 diff --git a/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.h b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.h
2410 new file mode 100644
2411 index 0000000..7f98fd3
2412 --- /dev/null
2413 +++ b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_admmod.h
2414 @@ -0,0 +1,248 @@
2415 +/******************************************************************************
2416 +     Copyright (c) 2004, Infineon Technologies.  All rights reserved.
2417 +
2418 +                               No Warranty
2419 +   Because the program is licensed free of charge, there is no warranty for
2420 +   the program, to the extent permitted by applicable law.  Except when
2421 +   otherwise stated in writing the copyright holders and/or other parties
2422 +   provide the program "as is" without warranty of any kind, either
2423 +   expressed or implied, including, but not limited to, the implied
2424 +   warranties of merchantability and fitness for a particular purpose. The
2425 +   entire risk as to the quality and performance of the program is with
2426 +   you.  should the program prove defective, you assume the cost of all
2427 +   necessary servicing, repair or correction.
2428 +
2429 +   In no event unless required by applicable law or agreed to in writing
2430 +   will any copyright holder, or any other party who may modify and/or
2431 +   redistribute the program as permitted above, be liable to you for
2432 +   damages, including any general, special, incidental or consequential
2433 +   damages arising out of the use or inability to use the program
2434 +   (including but not limited to loss of data or data being rendered
2435 +   inaccurate or losses sustained by you or third parties or a failure of
2436 +   the program to operate with any other programs), even if such holder or
2437 +   other party has been advised of the possibility of such damages.
2438 + ******************************************************************************
2439 +   Module      : ifx_swdrv.h
2440 +   Date        : 2004-09-01
2441 +   Description : JoeLin
2442 +   Remarks:
2443 + *****************************************************************************/
2444 +/******************************************************************************
2445 +**  2009/12/17  Lantiq Inc. Revised by Richard Hsu
2446 +**  Rename to amazon_se_admmod.h.
2447 +**  We use GPIO to simulate MDIO/MDC operations on AmazonSE WAVE board.
2448 +**  ASE WAVE board uses PHY2PHY connection to Tantos 0G
2449 +**
2450 +*******************************************************************************/
2451 +
2452 +
2453 +
2454 +
2455 +#ifndef _ADM_6996_MODULE_H_
2456 +#define _ADM_6996_MODULE_H_
2457 +
2458 +#include <asm/ifx/amazon_se/amazon_se.h>
2459 +
2460 +//Wrapper for ASE GPIO setting
2461 +#define AMAZON_SE_GPIO_P1_OUT IFX_GPIO_P1_OUT
2462 +#define AMAZON_SE_GPIO_P1_ALTSEL0 IFX_GPIO_P1_ALTSEL0
2463 +#define AMAZON_SE_GPIO_P1_ALTSEL1 IFX_GPIO_P1_ALTSEL1
2464 +#define AMAZON_SE_GPIO_P1_DIR IFX_GPIO_P1_DIR
2465 +#define AMAZON_SE_GPIO_P1_IN IFX_GPIO_P1_IN
2466 +
2467 +#define ifx_printf(x)       printk x
2468 +
2469 +/* command codes */
2470 +#define ADM_SW_SMI_READ     0x02
2471 +#define ADM_SW_SMI_WRITE    0x01
2472 +#define ADM_SW_SMI_START    0x01
2473 +
2474 +#define ADM_SW_EEPROM_WRITE     0x01
2475 +#define ADM_SW_EEPROM_WRITE_ENABLE  0x03
2476 +#define ADM_SW_EEPROM_WRITE_DISABLE 0x00
2477 +#define EEPROM_TYPE     8   /* for 93C66 */
2478 +
2479 +/* bit masks */
2480 +#define ADM_SW_BIT_MASK_1   0x00000001
2481 +#define ADM_SW_BIT_MASK_2   0x00000002
2482 +#define ADM_SW_BIT_MASK_4   0x00000008
2483 +#define ADM_SW_BIT_MASK_10  0x00000200
2484 +#define ADM_SW_BIT_MASK_16  0x00008000
2485 +#define ADM_SW_BIT_MASK_32  0x80000000
2486 +
2487 +/* delay timers */
2488 +#define ADM_SW_MDC_DOWN_DELAY   5
2489 +#define ADM_SW_MDC_UP_DELAY 5
2490 +#define ADM_SW_CS_DELAY     5
2491 +
2492 +/* MDIO modes */
2493 +#define ADM_SW_MDIO_OUTPUT  1
2494 +#define ADM_SW_MDIO_INPUT   0
2495 +
2496 +#define ADM_SW_MAX_PORT_NUM 5
2497 +#define ADM_SW_MAX_VLAN_NUM 15
2498 +
2499 +/* registers */
2500 +#define ADM_SW_PORT0_CONF   0x1
2501 +#define ADM_SW_PORT1_CONF   0x3
2502 +#define ADM_SW_PORT2_CONF   0x5
2503 +#define ADM_SW_PORT3_CONF   0x7
2504 +#define ADM_SW_PORT4_CONF   0x8
2505 +#define ADM_SW_PORT5_CONF   0x9
2506 +#define ADM_SW_VLAN_MODE    0x11
2507 +#define ADM_SW_MAC_LOCK     0x12
2508 +#define ADM_SW_VLAN0_CONF   0x13
2509 +#define ADM_SW_PORT0_PVID   0x28
2510 +#define ADM_SW_PORT1_PVID   0x29
2511 +#define ADM_SW_PORT2_PVID   0x2a
2512 +#define ADM_SW_PORT34_PVID  0x2b
2513 +#define ADM_SW_PORT5_PVID   0x2c
2514 +#define ADM_SW_PHY_RESET    0x2f
2515 +#define ADM_SW_MISC_CONF    0x30
2516 +#define ADM_SW_BNDWDH_CTL0  0x31
2517 +#define ADM_SW_BNDWDH_CTL1  0x32
2518 +#define ADM_SW_BNDWDH_CTL_ENA   0x33
2519 +
2520 +/* port modes */
2521 +#define ADM_SW_PORT_FLOWCTL 0x1 /* 802.3x flow control */
2522 +#define ADM_SW_PORT_AN      0x2 /* auto negotiation */
2523 +#define ADM_SW_PORT_100M    0x4 /* 100M */
2524 +#define ADM_SW_PORT_FULL    0x8 /* full duplex */
2525 +#define ADM_SW_PORT_TAG     0x10    /* output tag on */
2526 +#define ADM_SW_PORT_DISABLE 0x20    /* disable port */
2527 +#define ADM_SW_PORT_TOS     0x40    /* TOS first */
2528 +#define ADM_SW_PORT_PPRI    0x80    /* port based priority first */
2529 +#define ADM_SW_PORT_MDIX    0x8000  /* auto MDIX on */
2530 +#define ADM_SW_PORT_PVID_SHIFT  10
2531 +#define ADM_SW_PORT_PVID_BITS   4
2532 +
2533 +/* VLAN */
2534 +#define ADM_SW_VLAN_PORT0   0x1
2535 +#define ADM_SW_VLAN_PORT1   0x2
2536 +#define ADM_SW_VLAN_PORT2   0x10
2537 +#define ADM_SW_VLAN_PORT3   0x40
2538 +#define ADM_SW_VLAN_PORT4   0x80
2539 +#define ADM_SW_VLAN_PORT5   0x100
2540 +
2541 +
2542 +/* GPIO 012 enabled, output mode */
2543 +#define GPIO_ENABLEBITS 0x000700f8
2544 +
2545 +/*
2546 +  define AMAZON GPIO port to ADM6996 EEPROM interface
2547 +  MDIO ->   EEDI        GPIO 16, AMAZON GPIO P1.0, bi-direction
2548 +  MDC ->    EESK        GPIO 17, AMAZON GPIO P1.1, output only
2549 +  MDCS ->   EECS        GPIO 18, AMAZON GPIO P1.2, output only
2550 +            EEDO        GPIO 15, AMAZON GPIO P0.15, do not need this one! */
2551 +
2552 +#define GPIO_MDIO   1          //P1.0
2553 +#define GPIO_MDC    2          //P1.1
2554 +#define GPIO_MDCS   4          //P1.2
2555 +
2556 +//joelin #define GPIO_MDIO   0
2557 +//joelin #define GPIO_MDC    5   /* PORT 0 GPIO5 */
2558 +//joelin #define GPIO_MDCS   6   /* PORT 0 GPIO6 */
2559 +
2560 +
2561 +#define MDIO_INPUT  0x00000001
2562 +#define MDIO_OUTPUT_EN  0x00010000
2563 +
2564 +
2565 +/* type definitions */
2566 +typedef unsigned char U8;
2567 +typedef unsigned short U16;
2568 +typedef unsigned int U32;
2569 +
2570 +typedef struct _REGRW_
2571 +{
2572 +  unsigned int addr;
2573 +  unsigned int value;
2574 +  unsigned int mode;
2575 +}REGRW, *PREGRW;
2576 +
2577 +//joelin adm6996i
2578 +typedef struct _MACENTRY_
2579 +{
2580 +       unsigned char mac_addr[6];
2581 +       unsigned long fid:4;
2582 +            unsigned long portmap:6;
2583 +       union  {
2584 +               unsigned long age_timer:9;
2585 +               unsigned long info_ctrl:9;
2586 +       } ctrl;
2587 +       unsigned long occupy:1;
2588 +       unsigned long info_type:1;
2589 +       unsigned long bad:1;
2590 +       unsigned long result:3;//000:command ok ,001:all entry used,010:Entry Not found  ,011:try next entry ,101:command error
2591 +
2592 + }MACENTRY, *PMACENTRY;
2593 +typedef struct _PROTOCOLFILTER_
2594 +{
2595 +       int protocol_filter_num;//[0~7]
2596 +       int ip_p; //Value Compared with Protocol in IP Heade[7:0]
2597 +       char action:2;//Action for protocol Filter .
2598 +//00 = Protocol Portmap is Default Output Ports.
2599 +//01 = Protocol Portmap is 6'b0.
2600 +//10 = Protocol Portmap is the CPU port if the incoming port
2601 +//is not the CPU port. But if the incoming port is the CPU port, then Type Portmap contains Default Output Ports, excluding the CPU port.
2602 + }PROTOCOLFILTER, *PPROTOCOLFILTER;
2603 +
2604 +//joelin adm6996i
2605 +
2606 +/* Santosh: for IGMP proxy/snooping */
2607 +
2608 +//050614:fchang int adm_process_mac_table_request (unsigned int cmd, struct _MACENTRY_ *mac);
2609 +//050614:fchang int adm_process_protocol_filter_request (unsigned int cmd, struct _PROTOCOLFILTER_ *filter);
2610 +
2611 +
2612 +/* IOCTL keys */
2613 +#define KEY_IOCTL_ADM_REGRW            0x01
2614 +#define KEY_IOCTL_ADM_SW_REGRW         0x02
2615 +#define KEY_IOCTL_ADM_SW_PORTSTS       0x03
2616 +#define KEY_IOCTL_ADM_SW_INIT          0x04
2617 +//for adm6996i-start
2618 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_ADD             0x05
2619 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_DEL             0x06
2620 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_INIT        0x07
2621 +#define        KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_MORE        0x08
2622 +#define        KEY_IOCTL_ADM_SW_IOCTL_FILTER_ADD               0x09
2623 +#define        KEY_IOCTL_ADM_SW_IOCTL_FILTER_DEL               0x0a
2624 +#define        KEY_IOCTL_ADM_SW_IOCTL_FILTER_GET               0x0b
2625 +
2626 +//adm6996i #define KEY_IOCTL_MAX_KEY       0x05
2627 +#define KEY_IOCTL_MAX_KEY       0x0c
2628 +//for adm6996i-end
2629 +/* IOCTL MAGIC */
2630 +#define ADM_MAGIC  ('a'|'d'|'m'|'t'|'e'|'k')
2631 +
2632 +/* IOCTL parameters */
2633 +#define ADM_IOCTL_REGRW         _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_REGRW, REGRW)
2634 +#define ADM_SW_IOCTL_REGRW      _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_REGRW, REGRW)
2635 +#define ADM_SW_IOCTL_PORTSTS    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_PORTSTS, NULL)
2636 +#define ADM_SW_IOCTL_INIT       _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_INIT, NULL)
2637 +
2638 +
2639 +//6996i-stat
2640 +#define ADM_SW_IOCTL_MACENTRY_ADD          _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_ADD,MACENTRY)
2641 +#define ADM_SW_IOCTL_MACENTRY_DEL          _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_DEL,MACENTRY)
2642 +#define ADM_SW_IOCTL_MACENTRY_GET_INIT      _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_INIT,MACENTRY)
2643 +#define ADM_SW_IOCTL_MACENTRY_GET_MORE      _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_MACENTRY_GET_MORE,MACENTRY)
2644 +#define ADM_SW_IOCTL_FILTER_ADD                    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_FILTER_ADD,PROTOCOLFILTER)
2645 +#define ADM_SW_IOCTL_FILTER_DEL                    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_FILTER_DEL,PROTOCOLFILTER)
2646 +#define ADM_SW_IOCTL_FILTER_GET                    _IOWR(ADM_MAGIC, KEY_IOCTL_ADM_SW_IOCTL_FILTER_GET,PROTOCOLFILTER)
2647 +
2648 +//6996i-end
2649 +
2650 +
2651 +#define REG_READ    0x0
2652 +#define REG_WRITE   0x1
2653 +
2654 +/* undefine symbol */
2655 +//#define AMAZON_SW_REG(reg)  *((volatile U32*)(reg))
2656 +//#define GPIO0_INPUT_MASK    0
2657 +//#define GPIO_conf0_REG      0x12345678
2658 +//#define GPIO_SET_HI
2659 +//#define GPIO_SET_LOW
2660 +
2661 +#endif
2662 +/* _ADM_6996_MODULE_H_ */
2663 diff --git a/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.c b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.c
2664 new file mode 100644
2665 index 0000000..847d25d
2666 --- /dev/null
2667 +++ b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.c
2668 @@ -0,0 +1,437 @@
2669 +/******************************************************************************
2670 +**
2671 +** FILE NAME    : amazon_se_ref_board.c
2672 +** PROJECT      : IFX UEIP
2673 +** MODULES      : BSP Basic
2674 +**
2675 +** DATE         : 27 May 2009
2676 +** AUTHOR       : Xu Liang
2677 +** DESCRIPTION  : source file for Amazon-SE
2678 +** COPYRIGHT    :       Copyright (c) 2009
2679 +**                      Infineon Technologies AG
2680 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
2681 +**
2682 +**    This program is free software; you can redistribute it and/or modify
2683 +**    it under the terms of the GNU General Public License as published by
2684 +**    the Free Software Foundation; either version 2 of the License, or
2685 +**    (at your option) any later version.
2686 +**
2687 +** HISTORY
2688 +** $Date        $Author         $Comment
2689 +** 27 May 2009   Xu Liang        The first UEIP release
2690 +*******************************************************************************/
2691 +
2692 +
2693 +
2694 +#ifndef AUTOCONF_INCLUDED
2695 +#include <linux/config.h>
2696 +#endif /* AUTOCONF_INCLUDED */
2697 +#include <linux/module.h>
2698 +#include <linux/types.h>
2699 +#include <linux/kallsyms.h>
2700 +#include <linux/mtd/mtd.h>
2701 +#include <linux/mtd/partitions.h>
2702 +
2703 +#include <asm/ifx/ifx_regs.h>
2704 +#include <asm/ifx/ifx_types.h>
2705 +#include <asm/ifx/ifx_board.h>
2706 +#include <asm/ifx/irq.h>
2707 +#include <asm/ifx/ifx_gpio.h>
2708 +#include <asm/ifx/ifx_ledc.h>
2709 +#include <asm/ifx/ifx_led.h>
2710 +
2711 +/*
2712 +struct ifx_si_eiu_config g_si_eiu_config = {
2713 +    .irq            = -1,   //  no serial input
2714 +    .intsync        = 0,
2715 +    .sampling_clk   = 0,
2716 +    .shift_clk      = 0,
2717 +    .group          = 0,
2718 +    .active_high    = 0,
2719 +};
2720 +*/
2721 +
2722 +#if defined(IFX_LEDGPIO_USB_VBUS) || defined(IFX_LEDGPIO_USB_VBUS1) || defined(IFX_LEDGPIO_USB_VBUS2)
2723 +       #undef IFX_GPIO_USB_VBUS
2724 +       #undef IFX_GPIO_USB_VBUS1
2725 +       #undef IFX_GPIO_USB_VBUS2
2726 +#endif
2727 +
2728 +//  GPIO PIN to Module Mapping and default PIN configuration
2729 +struct ifx_gpio_ioctl_pin_config g_board_gpio_pin_map[] = {
2730 +    //  module_id of last item must be IFX_GPIO_PIN_AVAILABLE
2731 +    {IFX_GPIO_MODULE_SSC, IFX_GPIO_PIN_ID(0, 8), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_IN | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR},
2732 +    {IFX_GPIO_MODULE_SSC, IFX_GPIO_PIN_ID(0, 9), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2733 +    {IFX_GPIO_MODULE_SSC, IFX_GPIO_PIN_ID(0, 10), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2734 +
2735 +    {IFX_GPIO_MODULE_SPI_FLASH, IFX_GPIO_PIN_ID(0, 7), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2736 +
2737 +    // XWAY ASE WAVE board doesn't support shift register
2738 +    //{IFX_GPIO_MODULE_LEDC, IFX_GPIO_PIN_ID(0, 1), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2739 +    //{IFX_GPIO_MODULE_LEDC, IFX_GPIO_PIN_ID(0, 2), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2740 +    //{IFX_GPIO_MODULE_LEDC, IFX_GPIO_PIN_ID(0, 3), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2741 +
2742 +    /*
2743 +     *  GPIO LEDs (Amazon-SE Reference Board use GPIO to control LEDs)
2744 +     */
2745 +
2746 +    // XWAY ASE WAVE board support only 2 LED.
2747 +    // GPIO2 for ADSL_DAT , GPIO3 for ADSL_LINK
2748 +    //{IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(0, 1), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2749 +    {IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(0, 2), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2750 +    {IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(0, 3), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2751 +    //{IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(0, 4), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2752 +    //{IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(0, 12), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2753 +    //{IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(0, 13), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2754 +    //{IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(1, 8), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2755 +    //{IFX_GPIO_MODULE_LED, IFX_GPIO_PIN_ID(1, 11), IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2756 +
2757 +    /*
2758 +     *  USB
2759 +     */
2760 +       #if defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)
2761 +               #if   defined(IFX_LEDGPIO_USB_VBUS)
2762 +                       {IFX_GPIO_MODULE_LED, IFX_LEDGPIO_USB_VBUS, IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_PUDSEL_SET | IFX_GPIO_IOCTL_PIN_CONFIG_PUDEN_SET},
2763 +               #endif
2764 +               #if   defined(IFX_GPIO_USB_VBUS)
2765 +                       {IFX_GPIO_MODULE_USB, IFX_GPIO_USB_VBUS, IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_PUDSEL_SET | IFX_GPIO_IOCTL_PIN_CONFIG_PUDEN_SET},
2766 +               #endif
2767 +       #endif
2768 +       #if   (defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)) && defined(CONFIG_USB_HOST_IFX_LED)
2769 +               {IFX_GPIO_MODULE_LED, IFX_LEDGPIO_USB_LED, IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2770 +       #elif (defined(CONFIG_USB_GADGET_IFX) || defined(CONFIG_USB_GADGET_IFX_MODULE)) && defined(CONFIG_USB_GADGET_IFX_LED)
2771 +//             {IFX_GPIO_MODULE_LED, IFX_LEDGPIO_USB_LED, IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR | IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET},
2772 +       #endif
2773 +    {IFX_GPIO_PIN_AVAILABLE, 0, 0},
2774 +};
2775 +EXPORT_SYMBOL(g_board_gpio_pin_map);
2776 +
2777 +struct ifx_ledc_config_param g_board_ledc_hw_config = {
2778 +    .operation_mask         = IFX_LEDC_CFG_OP_UPDATE_SOURCE | IFX_LEDC_CFG_OP_BLINK | IFX_LEDC_CFG_OP_UPDATE_CLOCK | IFX_LEDC_CFG_OP_STORE_MODE | IFX_LEDC_CFG_OP_SHIFT_CLOCK | IFX_LEDC_CFG_OP_DATA_OFFSET | IFX_LEDC_CFG_OP_NUMBER_OF_LED | IFX_LEDC_CFG_OP_DATA | IFX_LEDC_CFG_OP_DATA_CLOCK_EDGE,
2779 +    .source_mask            = 3,
2780 +    .source                 = 0,    //  by default all LEDs controlled by LEDC DATA
2781 +    .blink_mask             = (1 << 16) - 1,
2782 +    .blink                  = 0,    //  disable blink for all LEDs
2783 +    .update_clock           = LED_CON1_UPDATE_SRC_SOFTWARE,
2784 +    .fpid                   = 0,
2785 +    .store_mode             = 0,    //  single store
2786 +    .fpis                   = 0,
2787 +    .data_offset            = 0,
2788 +    .number_of_enabled_led  = 0,    //  disable LEDC
2789 +    .data_mask              = (1 << 16) - 1,
2790 +    .data                   = (1 << 2), // LED2 - Power LED turn on by default
2791 +    .mips0_access_mask      = (1 << 16) - 1,
2792 +    .mips0_access           = (1 << 16) - 1,
2793 +    .f_data_clock_on_rising = 0,    //  falling edge
2794 +};
2795 +EXPORT_SYMBOL(g_board_ledc_hw_config);
2796 +
2797 +struct ifx_led_device g_board_led_hw_config[] = {
2798 +#if defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)
2799 +       #if   defined(IFX_LEDGPIO_USB_VBUS)
2800 +           {
2801 +               .name               = "USB_VBUS",
2802 +               .default_trigger    = "USB_VBUS",
2803 +               .phys_id            = IFX_LEDGPIO_USB_VBUS,
2804 +               .value_on           = 1,
2805 +               .value_off          = 0,
2806 +               .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2807 +           },
2808 +       #endif
2809 +#endif
2810 +#if   (defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)) && defined(CONFIG_USB_HOST_IFX_LED)
2811 +           {
2812 +               .default_trigger    = IFX_LED_TRIGGER_USB_LINK,
2813 +               .phys_id            = IFX_LEDGPIO_USB_LED,
2814 +               .value_on           = 0,
2815 +               .value_off          = 1,
2816 +               .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2817 +           },
2818 +#elif (defined(CONFIG_USB_GADGET_IFX) || defined(CONFIG_USB_GADGET_IFX_MODULE)) && defined(CONFIG_USB_GADGET_IFX_LED)
2819 +           {
2820 +//             .default_trigger    = IFX_LED_TRIGGER_USB_LINK,
2821 +//             .phys_id            = IFX_LEDGPIO_USB_LED,
2822 +//             .value_on           = 0,
2823 +//             .value_off          = 1,
2824 +//             .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2825 +           },
2826 +#endif
2827 +    {
2828 +        .name              = "broadband_led",
2829 +       //.default_trigger    = IFX_LED_TRIGGER_DSL_LINK,
2830 +        .default_trigger    = NULL,
2831 +        .phys_id            = 3,
2832 +        .value_on           = 1,
2833 +        .value_off          = 0,
2834 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2835 +    },
2836 +    {
2837 +       .name               = "internet_led",
2838 +        //.default_trigger    = IFX_LED_TRIGGER_DSL_DATA,
2839 +        .default_trigger    = NULL,
2840 +        .phys_id            = 2,
2841 +        .value_on           = 1,
2842 +        .value_off          = 0,
2843 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2844 +    },
2845 + // XWAY ASE WAVE board supports only 2 LEDs.
2846 +/*
2847 +    {
2848 +        .default_trigger    = IFX_LED_TRIGGER_EPHY_LINK,
2849 +        .phys_id            = 3,
2850 +        .value_on           = 1,
2851 +        .value_off          = 0,
2852 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2853 +    },
2854 +    {
2855 +        .default_trigger    = IFX_LED_TRIGGER_EPHY_SPEED,
2856 +        .phys_id            = 4,
2857 +        .value_on           = 1,
2858 +        .value_off          = 0,
2859 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2860 +    },
2861 +    {
2862 +        .default_trigger    = IFX_LED_TRIGGER_WAN_STATUS,
2863 +        .phys_id            = 12,
2864 +        .value_on           = 0,
2865 +        .value_off          = 1,
2866 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2867 +    },
2868 +    {
2869 +        .default_trigger    = IFX_LED_TRIGGER_POWER_ON,
2870 +        .phys_id            = 13,
2871 +        .value_on           = 0,
2872 +        .value_off          = 1,
2873 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2874 +    },
2875 +    {
2876 +        .default_trigger    = IFX_LED_TRIGGER_WARNING,
2877 +        .phys_id            = 24,
2878 +        .value_on           = 0,
2879 +        .value_off          = 1,
2880 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2881 +    },
2882 +    {
2883 +        .default_trigger    = IFX_LED_TRIGGER_USB_LINK,
2884 +        .phys_id            = 27,
2885 +        .value_on           = 0,
2886 +        .value_off          = 1,
2887 +        .flags              = IFX_LED_DEVICE_FLAG_PHYS_GPIO,
2888 +    },
2889 +*/
2890 +    {
2891 +        .flags              = IFX_LED_DEVICE_FLAG_INVALID,
2892 +    }
2893 +};
2894 +EXPORT_SYMBOL(g_board_led_hw_config);
2895 +
2896 +
2897 +#ifdef CONFIG_MTD_IFX_NOR
2898 +
2899 +#if (CONFIG_MTD_IFX_NOR_FLASH_SIZE == 2)
2900 +#define IFX_MTD_NOR_PARTITION_SIZE    0x001B0000
2901 +const struct mtd_partition g_ifx_mtd_nor_partitions[] = {
2902 +    {
2903 +        .name       = "U-Boot",     /* U-Boot firmware */
2904 +        .offset     = 0x00000000,
2905 +        .size       = 0x00020000,   //128K
2906 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2907 +    },
2908 +    {
2909 +        .name       = "firmware",   /* firmware */
2910 +        .offset     = 0x00020000,
2911 +        .size       = 0x00030000,   //192K
2912 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2913 +    },
2914 +    {
2915 +        .name       = "rootfs,kernel,Data,Environment",     /* default partition */
2916 +        .offset     = 0x00050000,
2917 +        .size       = IFX_MTD_NOR_PARTITION_SIZE,
2918 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2919 +    },
2920 +};
2921 +#elif (CONFIG_MTD_IFX_NOR_FLASH_SIZE == 4)
2922 +#define IFX_MTD_NOR_PARTITION_SIZE    0x003C0000
2923 +const struct mtd_partition g_ifx_mtd_nor_partitions[] = {
2924 +    {
2925 +        .name       = "U-Boot",
2926 +        .offset     = 0x00000000,
2927 +        .size       = 0x00010000,
2928 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2929 +    },
2930 +    {
2931 +        .name       = "Firmware",
2932 +        .offset     = 0x00010000,
2933 +        .size       = 0x00030000,
2934 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2935 +    },
2936 +    {
2937 +        .name       = "RootFS,Kernel,Data,Environment",     /* default partition */
2938 +        .offset     = 0x00040000,
2939 +        .size       = IFX_MTD_NOR_PARTITION_SIZE,
2940 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2941 +    },
2942 +};
2943 +#elif (CONFIG_MTD_IFX_NOR_FLASH_SIZE == 8)
2944 +#define IFX_MTD_NOR_PARTITION_SIZE    0x007A0000
2945 +const struct mtd_partition g_ifx_mtd_nor_partitions[] = {
2946 +    {
2947 +        .name       = "U-Boot",     /* U-Boot firmware */
2948 +        .offset     = 0x00000000,
2949 +        .size       = 0x00020000,   //128K
2950 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2951 +    },
2952 +    {
2953 +        .name       = "firmware",   /* firmware */
2954 +        .offset     = 0x00020000,
2955 +        .size       = 0x00040000,   //256K
2956 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2957 +    },
2958 +    {
2959 +        .name       = "rootfs,kernel,Data,Environment",     /* default partition */
2960 +        .offset     = 0x00060000,
2961 +        .size       = IFX_MTD_NOR_PARTITION_SIZE,
2962 +/*      .mask_flags = MTD_WRITEABLE,    force read-only */
2963 +    },
2964 +};
2965 +#else
2966 +#error  "Configure MTD NOR flash size first!!"
2967 +#endif
2968 +const int g_ifx_mtd_partion_num = ARRAY_SIZE(g_ifx_mtd_nor_partitions);
2969 +
2970 +EXPORT_SYMBOL(g_ifx_mtd_nor_partitions);
2971 +EXPORT_SYMBOL(g_ifx_mtd_partion_num);
2972 +#endif /* CONFIG_IFX_MTD_NOR */
2973 +/*fix me, need more concept to define the partitions, and need add partition for 2M*/
2974 +#if defined(CONFIG_MTD_IFX_NAND) && !defined(CONFIG_MTD_CMDLINE_PARTS)
2975 +
2976 +const struct mtd_partition g_ifx_mtd_nand_partitions[] = {
2977 +#if (CONFIG_MTD_IFX_NAND_FLASH_SIZE == 4)
2978 +     {
2979 +            .name    = "U-Boot",
2980 +                .offset  = 0x00000000,
2981 +                .size    = 0x00008000,
2982 +        },
2983 +        {
2984 +            .name    = "kernel",
2985 +            .offset  = 0x00080000,
2986 +            .size    = 0x00100000,
2987 +        },
2988 +        {
2989 +            .name    = "rootfs",
2990 +            .offset  = 0x00180000,
2991 +            .size    = 0x00220000,
2992 +     },
2993 +
2994 +#elif (CONFIG_MTD_IFX_NAND_FLASH_SIZE == 8)
2995 +     {
2996 +            .name    = "U-Boot",
2997 +                .offset  = 0x00000000,
2998 +            .size    = 0x00080000,
2999 +        },
3000 +        {
3001 +            .name    = "kernel",
3002 +            .offset  = 0x00080000,
3003 +            .size    = 0x00200000,
3004 +        },
3005 +        {
3006 +            .name    = "rootfs",
3007 +            .offset  = 0x00280000,
3008 +            .size    = 0x00510000,
3009 +        },
3010 +#endif
3011 +};
3012 +const int g_ifx_mtd_nand_partion_num = ARRAY_SIZE(g_ifx_mtd_nand_partitions);
3013 +EXPORT_SYMBOL(g_ifx_mtd_nand_partion_num);
3014 +EXPORT_SYMBOL(g_ifx_mtd_nand_partitions);
3015 +#endif /* CONFIG_MTD_IFX_NAND */
3016 +
3017 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE)
3018 +/*
3019 + * spi flash partition information
3020 + * Here are partition information for all known series devices.
3021 + * See include/linux/mtd/partitions.h for definition of the mtd_partition
3022 + * structure.
3023 + */
3024 +#define IFX_MTD_SPI_PARTITION_2MB_SIZE    0x001B0000
3025 +#define IFX_MTD_SPI_PARTITION_4MB_SIZE    0x003A0000
3026 +
3027 +const struct mtd_partition g_ifx_mtd_spi_partitions[IFX_SPI_FLASH_MAX][IFX_MTD_SPI_PART_NB] = {
3028 +    {{0, 0, 0}},
3029 +
3030 +/* 256K Byte */
3031 +    {{
3032 +        .name   =      "spi-boot",      /* U-Boot firmware */
3033 +        .offset =      0x00000000,
3034 +        .size   =      0x00040000,         /* 256 */
3035 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3036 +    }, {0}, {0},
3037 +    },
3038 +
3039 +/* 512K Byte */
3040 +    {{0, 0, 0}},
3041 +
3042 +/* 1M Byte */
3043 +    {{
3044 +        .name   =       "spi-boot",     /* U-Boot firmware */
3045 +        .offset =       0x00000000,
3046 +        .size   =       0x00010000,        /* 64K */
3047 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3048 +    },
3049 +    {
3050 +        .name   =       "spi-firmware", /* firmware */
3051 +        .offset =       0x00010000,
3052 +        .size   =       0x00030000,        /* 64K */
3053 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3054 +    },
3055 +    {
3056 +        .name   =       "spi-rootfs,kernel,Data,Environment",       /* default partition */
3057 +        .offset =       0x00030000,
3058 +        .size   =       0x000C0000,
3059 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3060 +    }},
3061 +
3062 +/* 2M Byte */
3063 +    {{
3064 +        .name   =       "spi-boot",     /* U-Boot firmware */
3065 +        .offset =       0x00000000,
3066 +        .size   =       0x00020000,        /* 128K */
3067 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3068 +    },
3069 +    {
3070 +        .name   =       "spi-firmware", /* firmware */
3071 +        .offset =       0x00020000,
3072 +        .size   =       0x00030000,        /* 192K */
3073 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3074 +    },
3075 +    {
3076 +        .name   =       "spi-rootfs,kernel,Data,Environment",       /* default partition */
3077 +        .offset =       0x00050000,
3078 +        .size   =       IFX_MTD_SPI_PARTITION_2MB_SIZE,
3079 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3080 +    }},
3081 +
3082 +/* 4M Byte */
3083 +    {{
3084 +        .name   =       "spi-boot",     /* U-Boot firmware */
3085 +        .offset =       0x00000000,
3086 +        .size   =       0x00020000,        /* 128K */
3087 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3088 +    },
3089 +    {
3090 +        .name   =       "spi-firmware", /* firmware */
3091 +        .offset =       0x00020000,
3092 +        .size   =       0x00040000,        /* 256K */
3093 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3094 +    },
3095 +    {
3096 +        .name   =       "spi-rootfs,kernel,Data,Environment",       /* default partition */
3097 +        .offset =       0x00060000,
3098 +        .size   =       IFX_MTD_SPI_PARTITION_4MB_SIZE,
3099 +    /*  mask_flags:   MTD_WRITEABLE,    force read-only */
3100 +    }},
3101 +};
3102 +EXPORT_SYMBOL(g_ifx_mtd_spi_partitions);
3103 +
3104 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
3105 +
3106 diff --git a/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.h b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.h
3107 new file mode 100644
3108 index 0000000..1f193b1
3109 --- /dev/null
3110 +++ b/arch/mips/include/asm/ifx/amazon_se/boards/amazon_se_ref_board.h
3111 @@ -0,0 +1,55 @@
3112 +/******************************************************************************
3113 +**
3114 +** FILE NAME    : amazon_se_ref_board.h
3115 +** PROJECT      : IFX UEIP
3116 +** MODULES      : BSP Basic
3117 +**
3118 +** DATE         : 27 May 2009
3119 +** AUTHOR       : Xu Liang
3120 +** DESCRIPTION  : header file for Amazon-SE
3121 +** COPYRIGHT    :       Copyright (c) 2009
3122 +**                      Infineon Technologies AG
3123 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
3124 +**
3125 +**    This program is free software; you can redistribute it and/or modify
3126 +**    it under the terms of the GNU General Public License as published by
3127 +**    the Free Software Foundation; either version 2 of the License, or
3128 +**    (at your option) any later version.
3129 +**
3130 +** HISTORY
3131 +** $Date        $Author         $Comment
3132 +** 27 May 2009   Xu Liang        The first UEIP release
3133 +*******************************************************************************/
3134 +
3135 +
3136 +
3137 +#ifndef AMAZON_SE_REF_BOARD_H
3138 +#define AMAZON_SE_REF_BOARD_H
3139 +#ifndef AUTOCONF_INCLUDED
3140 +#include <linux/config.h>
3141 +#endif /* AUTOCONF_INCLUDED */
3142 +
3143 +
3144 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE)
3145 +#define IFX_MTD_SPI_PART_NB               3
3146 +#define IFX_SPI_FLASH_MAX                 6
3147 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
3148 +
3149 +#if defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)
3150 +       #if 1 // Control VBus through LED abstract layer
3151 +               #define IFX_LEDGPIO_USB_VBUS            IFX_GPIO_PIN_ID(1, 7)
3152 +       #else // Control VBus through GPIO driver directly
3153 +               #define IFX_GPIO_USB_VBUS               IFX_GPIO_PIN_ID(1, 7)
3154 +       #endif
3155 +#endif
3156 +
3157 +#if   (defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)) && defined(CONFIG_USB_HOST_IFX_LED)
3158 +//     #define IFX_LEDGPIO_USB_LED            IFX_GPIO_PIN_ID(1, 11)
3159 +#elif (defined(CONFIG_USB_GADGET_IFX) || defined(CONFIG_USB_GADGET_IFX_MODULE)) && defined(CONFIG_USB_GADGET_IFX_LED)
3160 +//     #define IFX_LEDGPIO_USB_LED            IFX_GPIO_PIN_ID(1, 11)
3161 +#endif
3162 +
3163 +
3164 +
3165 +#endif  /* AMAZON_SE_REF_BOARD_H */
3166 +
3167 diff --git a/arch/mips/include/asm/ifx/amazon_se/boards/boards.h b/arch/mips/include/asm/ifx/amazon_se/boards/boards.h
3168 new file mode 100644
3169 index 0000000..3a31400
3170 --- /dev/null
3171 +++ b/arch/mips/include/asm/ifx/amazon_se/boards/boards.h
3172 @@ -0,0 +1,4 @@
3173 +#if defined(CONFIG_AMAZON_SE_REF_BOARD)
3174 +#  include "./amazon_se_ref_board.h"
3175 +#endif
3176 +
3177 diff --git a/arch/mips/include/asm/ifx/amazon_se/irq.h b/arch/mips/include/asm/ifx/amazon_se/irq.h
3178 new file mode 100644
3179 index 0000000..885b8d2
3180 --- /dev/null
3181 +++ b/arch/mips/include/asm/ifx/amazon_se/irq.h
3182 @@ -0,0 +1,116 @@
3183 +/******************************************************************************
3184 +**
3185 +** FILE NAME    : irq.h
3186 +** PROJECT      : IFX UEIP
3187 +** MODULES      : BSP Basic
3188 +**
3189 +** DATE         : 27 May 2009
3190 +** AUTHOR       : Xu Liang
3191 +** DESCRIPTION  : header file for Amazon-SE
3192 +** COPYRIGHT    :       Copyright (c) 2009
3193 +**                      Infineon Technologies AG
3194 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
3195 +**
3196 +**    This program is free software; you can redistribute it and/or modify
3197 +**    it under the terms of the GNU General Public License as published by
3198 +**    the Free Software Foundation; either version 2 of the License, or
3199 +**    (at your option) any later version.
3200 +**
3201 +** HISTORY
3202 +** $Date        $Author         $Comment
3203 +** 27 May 2009   Xu Liang        The first UEIP release
3204 +*******************************************************************************/
3205 +
3206 +
3207 +
3208 +#ifndef AMAZON_SE_IRQ
3209 +#define AMAZON_SE_IRQ
3210 +
3211 +
3212 +
3213 +/****** Interrupt Assigments ***********/
3214 +
3215 +#define IFX_ASC1_TIR                    INT_NUM_IM2_IRL0    //  INT_NUM_IM0_IRL0
3216 +#define IFX_ASC1_TBIR                   INT_NUM_IM2_IRL1    //  INT_NUM_IM0_IRL1
3217 +#define IFX_ASC1_RIR                    INT_NUM_IM2_IRL2    //  INT_NUM_IM0_IRL2
3218 +#define IFX_ASC1_EIR                    INT_NUM_IM2_IRL3    //  INT_NUM_IM0_IRL3
3219 +#define IFX_ASC1_ABSTIR                 INT_NUM_IM2_IRL4    //  INT_NUM_IM0_IRL4
3220 +#define IFX_ASC1_ABDETIR                INT_NUM_IM2_IRL5    //  INT_NUM_IM0_IRL5
3221 +#define IFX_ASC1_SFCIR                  INT_NUM_IM2_IRL6    //  INT_NUM_IM0_IRL6
3222 +
3223 +#define IFX_FPI_SLAVE_BCU0_IR           INT_NUM_IM2_IRL7    //  INT_NUM_IM0_IRL7
3224 +#define IFX_FPI_MASTER_COSBCU_IR        INT_NUM_IM2_IRL8    //  INT_NUM_IM0_IRL8
3225 +#define IFX_FPI_SLAVE_BCU_IRQ           IFX_FPI_SLAVE_BCU0_IR
3226 +#define IFX_FPI_MASTER_BCU_IRQ          IFX_FPI_MASTER_COSBCU_IR
3227 +
3228 +#define IFX_DSL_DFE_IR                  INT_NUM_IM2_IRL9    //  INT_NUM_IM0_IRL9
3229 +#define IFX_DSL_AFEOVL_IR               INT_NUM_IM2_IRL10   //  INT_NUM_IM0_IRL10
3230 +#define IFX_DSL_DYING_GASP_INT          INT_NUM_IM2_IRL11   //  INT_NUM_IM0_IRL11
3231 +#define IFX_DSL_DFE_INT0IR              INT_NUM_IM1_IRL16   //  INT_NUM_IM3_IRL16
3232 +#define IFX_DSL_DFE_INT1IR              INT_NUM_IM1_IRL17   //  INT_NUM_IM3_IRL17
3233 +#define IFX_DSL_DFE_INT2IR              INT_NUM_IM1_IRL18   //  INT_NUM_IM3_IRL18
3234 +#define IFX_DSL_DFE_INT3IR              INT_NUM_IM1_IRL19   //  INT_NUM_IM3_IRL19
3235 +#define IFX_MEI_INT                     IFX_DSL_DFE_IR
3236 +#define IFX_MEI_DYING_GASP_INT          IFX_DSL_DYING_GASP_INT
3237 +#define IFX_DSL_DFE_TXIR                IFX_DSL_DFE_INT0IR
3238 +#define IFX_DSL_DFE_RXIR                IFX_DSL_DFE_INT1IR
3239 +
3240 +#define IFX_DMA_CH0_INT                 INT_NUM_IM3_IRL0    //  INT_NUM_IM1_IRL0
3241 +#define IFX_DMA_CH1_INT                 INT_NUM_IM3_IRL1    //  INT_NUM_IM1_IRL1
3242 +#define IFX_DMA_CH2_INT                 INT_NUM_IM3_IRL2    //  INT_NUM_IM1_IRL2
3243 +#define IFX_DMA_CH3_INT                 INT_NUM_IM3_IRL3    //  INT_NUM_IM1_IRL3
3244 +#define IFX_DMA_CH4_INT                 INT_NUM_IM3_IRL4    //  INT_NUM_IM1_IRL4
3245 +#define IFX_DMA_CH5_INT                 INT_NUM_IM3_IRL5    //  INT_NUM_IM1_IRL5
3246 +#define IFX_DMA_CH6_INT                 INT_NUM_IM3_IRL6    //  INT_NUM_IM1_IRL6
3247 +#define IFX_DMA_CH7_INT                 INT_NUM_IM3_IRL7    //  INT_NUM_IM1_IRL7
3248 +#define IFX_DMA_CH8_INT                 INT_NUM_IM3_IRL8    //  INT_NUM_IM1_IRL8
3249 +#define IFX_DMA_CH9_INT                 INT_NUM_IM3_IRL9    //  INT_NUM_IM1_IRL9
3250 +
3251 +#define IFX_PPE_MBOX_INT0               INT_NUM_IM2_IRL12   //  INT_NUM_IM0_IRL12
3252 +#define IFX_PPE_MBOX_INT1               INT_NUM_IM2_IRL13   //  INT_NUM_IM0_IRL13
3253 +#define IFX_PPE_MBOX_INT2               INT_NUM_IM2_IRL14   //  INT_NUM_IM0_IRL14
3254 +#define IFX_PPE_QSB_INT                 INT_NUM_IM2_IRL15   //  INT_NUM_IM0_IRL15
3255 +
3256 +#define IFX_EPHY_INT                    INT_NUM_IM3_IRL29   //  INT_NUM_IM1_IRL29
3257 +
3258 +#define IFX_EIU_IR0                     INT_NUM_IM2_IRL21   //  INT_NUM_IM0_IRL21
3259 +#define IFX_EIU_IR1                     INT_NUM_IM0_IRL22   //  INT_NUM_IM2_IRL22
3260 +#define IFX_EIU_IR2                     INT_NUM_IM2_IRL23   //  INT_NUM_IM0_IRL23
3261 +
3262 +#define IFX_GPTU_TC1A                   INT_NUM_IM2_IRL25   //  INT_NUM_IM0_IRL25
3263 +#define IFX_GPTU_TC1B                   INT_NUM_IM2_IRL26   //  INT_NUM_IM0_IRL26
3264 +#define IFX_GPTU_TC2A                   INT_NUM_IM2_IRL27   //  INT_NUM_IM0_IRL27
3265 +#define IFX_GPTU_TC2B                   INT_NUM_IM2_IRL28   //  INT_NUM_IM0_IRL28
3266 +#define IFX_GPTU_TC3A                   INT_NUM_IM2_IRL29   //  INT_NUM_IM0_IRL29
3267 +#define IFX_GPTU_TC3B                   INT_NUM_IM2_IRL30   //  INT_NUM_IM0_IRL30
3268 +
3269 +#define IFX_MC_IR                       INT_NUM_IM3_IRL24   //  INT_NUM_IM1_IRL24
3270 +
3271 +#define IFX_EBU_IR                      INT_NUM_IM2_IRL24   //  INT_NUM_IM0_IRL24
3272 +
3273 +#define IFX_PMC_HIT_IR                  INT_NUM_IM3_IRL25   //  INT_NUM_IM1_IRL25
3274 +#define IFX_PMC_MISS_IR                 INT_NUM_IM3_IRL23   //  INT_NUM_IM1_IRL23
3275 +#define IFX_PMCIR                       IFX_PMC_HIT_IR
3276 +
3277 +#define IFX_SBIU_ERRIR                  INT_NUM_IM3_IRL26   //  INT_NUM_IM1_IRL26
3278 +
3279 +#define IFX_SSC_RIR                     INT_NUM_IM2_IRL16   //  INT_NUM_IM0_IRL16
3280 +#define IFX_SSC_TIR                     INT_NUM_IM2_IRL17   //  INT_NUM_IM0_IRL17
3281 +#define IFX_SSC_EIR                     INT_NUM_IM2_IRL18   //  INT_NUM_IM0_IRL18
3282 +#define IFX_SSC_FIR                     INT_NUM_IM2_IRL19   //  INT_NUM_IM0_IRL19
3283 +
3284 +#define IFX_MMC_CONTROLLER_INTR0_IRQ    INT_NUM_IM1_IRL20   //  INT_NUM_IM3_IRL20
3285 +#define IFX_MMC_CONTROLLER_INTR1_IRQ    INT_NUM_IM1_IRL21   //  INT_NUM_IM3_IRL21
3286 +#define IFX_MMC_CONTROLLER_SDIO_I_IRQ   INT_NUM_IM1_IRL22   //  INT_NUM_IM3_IRL22
3287 +
3288 +#define IFX_USB0_IR                     INT_NUM_IM2_IRL31   //  INT_NUM_IM0_IRL31
3289 +#define IFX_USB0_OCIR                   INT_NUM_IM2_IRL20   //  INT_NUM_IM0_IRL20
3290 +#define IFX_USB_INT                     IFX_USB0_IR
3291 +#define IFX_USB_OC_INT                  IFX_USB0_OCIR
3292 +
3293 +#define IFX_WDT_PIR                     INT_NUM_IM3_IRL27   //  INT_NUM_IM1_IRL27
3294 +#define IFX_WDT_AEIR                    INT_NUM_IM3_IRL28   //  INT_NUM_IM1_IRL28
3295 +
3296 +
3297 +
3298 +#endif  //  AMAZON_SE_IRQ
3299 diff --git a/arch/mips/include/asm/ifx/amazon_se/model.h b/arch/mips/include/asm/ifx/amazon_se/model.h
3300 new file mode 100644
3301 index 0000000..58fd0c8
3302 --- /dev/null
3303 +++ b/arch/mips/include/asm/ifx/amazon_se/model.h
3304 @@ -0,0 +1,54 @@
3305 +/******************************************************************************
3306 +**
3307 +** FILE NAME    : model.h
3308 +** PROJECT      : IFX UEIP
3309 +** MODULES      : BSP Basic
3310 +**
3311 +** DATE         : 27 May 2009
3312 +** AUTHOR       : Xu Liang
3313 +** DESCRIPTION  : header file for Amazon-SE
3314 +** COPYRIGHT    :       Copyright (c) 2009
3315 +**                      Infineon Technologies AG
3316 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
3317 +**
3318 +**    This program is free software; you can redistribute it and/or modify
3319 +**    it under the terms of the GNU General Public License as published by
3320 +**    the Free Software Foundation; either version 2 of the License, or
3321 +**    (at your option) any later version.
3322 +**
3323 +** HISTORY
3324 +** $Date        $Author         $Comment
3325 +** 27 May 2009   Xu Liang        The first UEIP release
3326 +*******************************************************************************/
3327 +
3328 +
3329 +
3330 +#ifndef AMAZON_SE_MODEL_H
3331 +#define AMAZON_SE_MODEL_H
3332 +/******************************************************************************
3333 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
3334 +
3335 +                               No Warranty
3336 +   Because the program is licensed free of charge, there is no warranty for
3337 +   the program, to the extent permitted by applicable law.  Except when
3338 +   otherwise stated in writing the copyright holders and/or other parties
3339 +   provide the program "as is" without warranty of any kind, either
3340 +   expressed or implied, including, but not limited to, the implied
3341 +   warranties of merchantability and fitness for a particular purpose. The
3342 +   entire risk as to the quality and performance of the program is with
3343 +   you.  should the program prove defective, you assume the cost of all
3344 +   necessary servicing, repair or correction.
3345 +
3346 +   In no event unless required by applicable law or agreed to in writing
3347 +   will any copyright holder, or any other party who may modify and/or
3348 +   redistribute the program as permitted above, be liable to you for
3349 +   damages, including any general, special, incidental or consequential
3350 +   damages arising out of the use or inability to use the program
3351 +   (including but not limited to loss of data or data being rendered
3352 +   inaccurate or losses sustained by you or third parties or a failure of
3353 +   the program to operate with any other programs), even if such holder or
3354 +   other party has been advised of the possibility of such damages.
3355 +******************************************************************************/
3356 +#define BOARD_SYSTEM_TYPE       "Amazon-SE"
3357 +#define SYSTEM_MODEL_NAME       "Amazon-SE Reference Board"
3358 +#endif
3359 diff --git a/arch/mips/include/asm/ifx/ar10/ar10.h b/arch/mips/include/asm/ifx/ar10/ar10.h
3360 new file mode 100644
3361 index 0000000..2da2d82
3362 --- /dev/null
3363 +++ b/arch/mips/include/asm/ifx/ar10/ar10.h
3364 @@ -0,0 +1,1705 @@
3365 +/******************************************************************************
3366 +**
3367 +** FILE NAME    : ar10.h
3368 +** PROJECT      : IFX UEIP
3369 +** MODULES      : BSP Basic
3370 +**
3371 +** DATE         : 27 May 2009
3372 +** AUTHOR       : Xu Liang
3373 +** DESCRIPTION  : header file for AR10
3374 +** COPYRIGHT    :       Copyright (c) 2009
3375 +**                      Infineon Technologies AG
3376 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
3377 +**
3378 +**    This program is free software; you can redistribute it and/or modify
3379 +**    it under the terms of the GNU General Public License as published by
3380 +**    the Free Software Foundation; either version 2 of the License, or
3381 +**    (at your option) any later version.
3382 +**
3383 +** HISTORY
3384 +** $Date        $Author         $Comment
3385 +** 27 May 2009   Xu Liang        The first UEIP release
3386 +*******************************************************************************/
3387 +
3388 +
3389 +
3390 +#ifndef AR10_H
3391 +#define AR10_H
3392 +
3393 +#include <asm/bootinfo.h>
3394 +/******************************************************************************
3395 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
3396 +
3397 +                               No Warranty
3398 +   Because the program is licensed free of charge, there is no warranty for
3399 +   the program, to the extent permitted by applicable law.  Except when
3400 +   otherwise stated in writing the copyright holders and/or other parties
3401 +   provide the program "as is" without warranty of any kind, either
3402 +   expressed or implied, including, but not limited to, the implied
3403 +   warranties of merchantability and fitness for a particular purpose. The
3404 +   entire risk as to the quality and performance of the program is with
3405 +   you.  should the program prove defective, you assume the cost of all
3406 +   necessary servicing, repair or correction.
3407 +
3408 +   In no event unless required by applicable law or agreed to in writing
3409 +   will any copyright holder, or any other party who may modify and/or
3410 +   redistribute the program as permitted above, be liable to you for
3411 +   damages, including any general, special, incidental or consequential
3412 +   damages arising out of the use or inability to use the program
3413 +   (including but not limited to loss of data or data being rendered
3414 +   inaccurate or losses sustained by you or third parties or a failure of
3415 +   the program to operate with any other programs), even if such holder or
3416 +   other party has been advised of the possibility of such damages.
3417 +******************************************************************************/
3418 +#define MACH_GROUP_IFX MACH_GROUP_AR10
3419 +#define MACH_TYPE_IFX  MACH_AR10
3420 +
3421 +
3422 +/***********************************************************************/
3423 +/*  Module      :  WDT register address and bits                       */
3424 +/***********************************************************************/
3425 +
3426 +#define IFX_WDT                                 (KSEG1 | 0x1F880000)
3427 +
3428 +/***Watchdog Timer Control Register ***/
3429 +#define IFX_WDT_CR                              ((volatile u32*)(IFX_WDT + 0x03F0))
3430 +#define IFX_WDT_CR_GEN                          (1 << 31)
3431 +#define IFX_WDT_CR_DSEN                         (1 << 30)
3432 +#define IFX_WDT_CR_LPEN                         (1 << 29)
3433 +#define IFX_WDT_CR_PWL_GET(value)               (((value) >> 26) & ((1 << 2) - 1))
3434 +#define IFX_WDT_CR_PWL_SET(value)               (((( 1 << 2) - 1) & (value)) << 26)
3435 +#define IFX_WDT_CR_CLKDIV_GET(value)            (((value) >> 24) & ((1 << 2) - 1))
3436 +#define IFX_WDT_CR_CLKDIV_SET(value)            (((( 1 << 2) - 1) & (value)) << 24)
3437 +#define IFX_WDT_CR_PW_GET(value)                (((value) >> 16) & ((1 << 8) - 1))
3438 +#define IFX_WDT_CR_PW_SET(value)                (((( 1 << 8) - 1) & (value)) << 16)
3439 +#define IFX_WDT_CR_RELOAD_GET(value)            (((value) >> 0) & ((1 << 16) - 1))
3440 +#define IFX_WDT_CR_RELOAD_SET(value)            (((( 1 << 16) - 1) & (value)) << 0)
3441 +
3442 +/***Watchdog Timer Status Register***/
3443 +#define IFX_WDT_SR                              ((volatile u32*)(IFX_WDT + 0x03F8))
3444 +#define IFX_WDT_SR_EN                           (1 << 31)
3445 +#define IFX_WDT_SR_AE                           (1 << 30)
3446 +#define IFX_WDT_SR_PRW                          (1 << 29)
3447 +#define IFX_WDT_SR_EXP                          (1 << 28)
3448 +#define IFX_WDT_SR_PWD                          (1 << 27)
3449 +#define IFX_WDT_SR_DS                           (1 << 26)
3450 +#define IFX_WDT_SR_VALUE_GET(value)             (((value) >> 0) & ((1 << 16) - 1))
3451 +#define IFX_WDT_SR_VALUE_SET(value)             (((( 1 << 16) - 1) & (value)) << 0)
3452 +
3453 +
3454 +
3455 +/***********************************************************************/
3456 +/*  Module      :  RCU register address and bits                       */
3457 +/***********************************************************************/
3458 +
3459 +#define IFX_RCU                                 (KSEG1 | 0x1F203000)
3460 +
3461 +/* Reset Request Register */
3462 +#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
3463 +#define IFX_RCU_RST_REQ_HOT_RST                 0x00000001    /* Hot reset, domain 0*/
3464 +
3465 +#define IFX_RCU_RST_STAT                        ((volatile u32*)(IFX_RCU + 0x0014))
3466 +#define IFX_RCU_USB0_CFG                        ((volatile u32*)(IFX_RCU + 0x0018))
3467 +#define IFX_RCU_GPIO_STRAP                      ((volatile u32*)(IFX_RCU + 0x001C))
3468 +#define IFX_RCU_GPHY0_FW_ADDR                   ((volatile u32*)(IFX_RCU + 0x0020))
3469 +#define IFX_RCU_SLIC_USB_RST_STAT               ((volatile u32*)(IFX_RCU + 0x0024))
3470 +#define IFX_RCU_PCI_BOOT_READY                  ((volatile u32*)(IFX_RCU + 0x0028))
3471 +#define IFX_RCU_PPE_CONF                        ((volatile u32*)(IFX_RCU + 0x002C))
3472 +#define IFX_RCU_PCIE_PHY_CON_STAT               ((volatile u32*)(IFX_RCU + 0x0030))
3473 +#define IFX_RCU_USB1_CFG                        ((volatile u32*)(IFX_RCU + 0x0034))
3474 +#define IFX_RCU_USB_AFE_CFG_1A                  ((volatile u32*)(IFX_RCU + 0x0038))
3475 +#define IFX_RCU_USB_AFE_CFG_1B                  ((volatile u32*)(IFX_RCU + 0x003C))
3476 +#define IFX_RCU_USB_AFE_CFG_2A                  ((volatile u32*)(IFX_RCU + 0x0040))
3477 +#define IFX_RCU_USB_AFE_CFG_2B                  ((volatile u32*)(IFX_RCU + 0x0044))
3478 +#define IFX_RCU_SLIC_USB_RST_REQ                ((volatile u32*)(IFX_RCU + 0x0048))
3479 +
3480 +/* AHB Endian Register */
3481 +#define IFX_RCU_AHB_ENDIAN                      ((volatile u32*)(IFX_RCU + 0x004C))
3482 +
3483 +#define IFX_RCU_BE_AHB4S                         0x00000001  /* Configure AHB master port that connects to PCIe RC in big endian */
3484 +#define IFX_RCU_BE_AHB3M                         0x00000002  /* Configure AHB master port that connects to XBAR in big endian */
3485 +#define IFX_RCU_BE_USIF                          0x00000004  /* Configure AHB slave port that connects to USIF in big endian */
3486 +#define IFX_RCU_BE_AHB2S                         0x00000008  /* Configure AHB slave port that connects to XBAR in big endian */
3487 +#define IFX_RCU_BE_PCIE0S                        0x00000010  /* Configure AHB slave port that connects to PCIe RC in big endian */
3488 +#define IFX_RCU_BE_PCIE0_DBI                     0x00000020  /* Configure DBI module in big endian */
3489 +#define IFX_RCU_BE_DCDC_PDI                      0x00000040  /* Configure DC PDI module in big endian */
3490 +#define IFX_RCU_BE_PCIE0_PDI                     0x00000080  /* Configure PCIE PDI module in big endian */
3491 +#define IFX_RCU_BE_PCIE1S                        0x00000100  /* Configure AHB slave port that connects to PCIe1 RC in big endian */
3492 +#define IFX_RCU_BE_PCIE1_DBI                     0x00000200  /* Configure DBI1 module in big endian */
3493 +#define IFX_RCU_BE_PCIE1_PDI                     0x00000400  /* Configure PCIE1 PDI module in big endian */
3494 +#define IFX_RCU_BE_AHB1S                         0x00000800  /* Configure PCIE1 PDI module in big endian */
3495 +#define IFX_RCU_BE_PCIE0M                        0x00001000  /* RC0 Master as big endian */
3496 +#define IFX_RCU_BE_PCIE1M                        0x00002000  /* RC1 Master as big endian */
3497 +
3498 +#define IFX_RCU_CPU_CFG                         ((volatile u32*)(IFX_RCU + 0x0060))
3499 +#define IFX_RCU_GPHY1_FW_ADDR                   ((volatile u32*)(IFX_RCU + 0x0068))
3500 +
3501 +/* Reset Request Register */
3502 +#define IFX_RCU_RST_REQ_SRST                    (1 << 30)
3503 +
3504 +/* CPU0, CPU1, CPUSUB, HRST, WDT0, WDT1, DMA, ETHPHY1, ETHPHY0 */
3505 +#define IFX_RCU_RST_REQ_ALL                     IFX_RCU_RST_REQ_SRST
3506 +
3507 +#define IFX_RCU_RST_REQ_DFE                     (1 << 7)
3508 +#define IFX_RCU_RST_REQ_AFE                     (1 << 11)
3509 +#define IFX_RCU_RST_REQ_ARC_JTAG                (1 << 20)
3510 +
3511 +
3512 +/***********************************************************************/
3513 +/*  Module      :  BCU  register address and bits                      */
3514 +/***********************************************************************/
3515 +
3516 +#define IFX_BCU_BASE_ADDR                       (KSEG1 | 0x1E100000)
3517 +#define IFX_SLAVE_BCU_BASE_ADDR                 (KSEG1 | 0x1C200400)
3518 +
3519 +/***BCU Control Register (0010H)***/
3520 +#define IFX_BCU_CON                             ((volatile u32*)(0x0010 + IFX_BCU_BASE_ADDR))
3521 +#define IFX_SLAVE_BCU_CON                       ((volatile u32*)(0x0010 + IFX_SLAVE_BCU_BASE_ADDR))
3522 +#define IFX_BCU_STARVATION_MASK                 (0xFF << 24)
3523 +#define IFX_BCU_STARVATION_SHIFT                24
3524 +#define IFX_BCU_TOUT_MASK                       0xFFFF
3525 +#define IFX_BCU_CON_SPC(value)                  (((( 1 << 8) - 1) & (value)) << 24)
3526 +#define IFX_BCU_CON_SPE                         (1 << 19)
3527 +#define IFX_BCU_CON_PSE                         (1 << 18)
3528 +#define IFX_BCU_CON_DBG                         (1 << 16)
3529 +#define IFX_BCU_CON_TOUT(value)                 (((( 1 << 16) - 1) & (value)) << 0)
3530 +
3531 +/***BCU Error Control Capture Register (0020H)***/
3532 +#define IFX_BCU_ECON                            ((volatile u32*)(0x0020 + IFX_BCU_BASE_ADDR))
3533 +#define IFX_SLAVE_BCU_ECON                      ((volatile u32*)(0x0020 + IFX_SLAVE_BCU_BASE_ADDR))
3534 +#define IFX_BCU_ECON_TAG(value)                 (((( 1 << 4) - 1) & (value)) << 24)
3535 +#define IFX_BCU_ECON_RDN                        (1 << 23)
3536 +#define IFX_BCU_ECON_WRN                        (1 << 22)
3537 +#define IFX_BCU_ECON_SVM                        (1 << 21)
3538 +#define IFX_BCU_ECON_ACK(value)                 (((( 1 << 2) - 1) & (value)) << 19)
3539 +#define IFX_BCU_ECON_ABT                        (1 << 18)
3540 +#define IFX_BCU_ECON_RDY                        (1 << 17)
3541 +#define IFX_BCU_ECON_TOUT                       (1 << 16)
3542 +#define IFX_BCU_ECON_ERRCNT(value)              (((( 1 << 16) - 1) & (value)) << 0)
3543 +#define IFX_BCU_ECON_OPC(value)                 (((( 1 << 4) - 1) & (value)) << 28)
3544 +
3545 +/***BCU Error Address Capture Register (0024 H)***/
3546 +#define IFX_BCU_EADD                            ((volatile u32*)(0x0024 + IFX_BCU_BASE_ADDR))
3547 +#define IFX_SLAVE_BCU_EADD                      ((volatile u32*)(0x0024 + IFX_SLAVE_BCU_BASE_ADDR))
3548 +
3549 +/***BCU Error Data Capture Register (0028H)***/
3550 +#define IFX_BCU_EDAT                            ((volatile u32*)(0x0028 + IFX_BCU_BASE_ADDR))
3551 +#define IFX_SLAVE_BCU_EDAT                      ((volatile u32*)(0x0028 + IFX_SLAVE_BCU_BASE_ADDR))
3552 +#define IFX_BCU_IRNEN                           ((volatile u32*)(0x00F4 + IFX_BCU_BASE_ADDR))
3553 +#define IFX_SLAVE_BCU_IRNEN                     ((volatile u32*)(0x00F4 + IFX_SLAVE_BCU_BASE_ADDR))
3554 +#define IFX_BCU_IRNICR                          ((volatile u32*)(0x00F8 + IFX_BCU_BASE_ADDR))
3555 +#define IFX_SLAVE_BCU_IRNICR                    ((volatile u32*)(0x00F8 + IFX_SLAVE_BCU_BASE_ADDR))
3556 +#define IFX_BCU_IRNCR                           ((volatile u32*)(0x00FC + IFX_BCU_BASE_ADDR))
3557 +#define IFX_SLAVE_BCU_IRNCR                     ((volatile u32*)(0x00FC + IFX_SLAVE_BCU_BASE_ADDR))
3558 +
3559 +
3560 +
3561 +/***********************************************************************/
3562 +/*  Module      :  MEI register address and bits                       */
3563 +/***********************************************************************/
3564 +
3565 +#define IFX_MEI_SPACE_ACCESS                    (KSEG1 | 0x1E116000)
3566 +#define IFX_DFE_LDST_BASE_ADDR                  (KSEG1 | 0x1EF00000)
3567 +
3568 +/***    Register address offsets, relative to MEI_SPACE_ADDRESS ***/
3569 +#if 0
3570 +#define MEI_DATA_XFR                        ((volatile u32*)(0x0000 + IFX_MEI_SPACE_ACCESS))
3571 +#define MEI_VERSION                         ((volatile u32*)(0x0004 + IFX_MEI_SPACE_ACCESS))
3572 +#define MEI_ARC_GP_STAT                     ((volatile u32*)(0x0008 + IFX_MEI_SPACE_ACCESS))
3573 +#define MEI_DATA_XFR_STAT                   ((volatile u32*)(0x000C + IFX_MEI_SPACE_ACCESS))
3574 +#define MEI_XFR_ADDR                        ((volatile u32*)(0x0010 + IFX_MEI_SPACE_ACCESS))
3575 +#define MEI_MAX_WAIT                        ((volatile u32*)(0x0014 + IFX_MEI_SPACE_ACCESS))
3576 +#define MEI_TO_ARC_INT                      ((volatile u32*)(0x0018 + IFX_MEI_SPACE_ACCESS))
3577 +#define ARC_TO_MEI_INT                      ((volatile u32*)(0x0004 + IFX_MEI_SPACE_ACCESS))
3578 +#define ARC_TO_MEI_INT_MASK                 ((volatile u32*)(0x0020 + IFX_MEI_SPACE_ACCESS))
3579 +#define MEI_DEBUG_WAD                       ((volatile u32*)(0x0024 + IFX_MEI_SPACE_ACCESS))
3580 +#define MEI_DEBUG_RAD                       ((volatile u32*)(0x0028 + IFX_MEI_SPACE_ACCESS))
3581 +#define MEI_DEBUG_DATA                      ((volatile u32*)(0x002C + IFX_MEI_SPACE_ACCESS))
3582 +#define MEI_DEBUG_DEC                       ((volatile u32*)(0x0030 + IFX_MEI_SPACE_ACCESS))
3583 +#define MEI_CONFIG                          ((volatile u32*)(0x0034 + IFX_MEI_SPACE_ACCESS))
3584 +#define MEI_RST_CONTROL                     ((volatile u32*)(0x0038 + IFX_MEI_SPACE_ACCESS))
3585 +#define MEI_DBG_MASTER                      ((volatile u32*)(0x003C + IFX_MEI_SPACE_ACCESS))
3586 +#define MEI_CLK_CONTROL                     ((volatile u32*)(0x0040 + IFX_MEI_SPACE_ACCESS))
3587 +#define MEI_BIST_CONTROL                    ((volatile u32*)(0x0044 + IFX_MEI_SPACE_ACCESS))
3588 +#define MEI_BIST_STAT                       ((volatile u32*)(0x0048 + IFX_MEI_SPACE_ACCESS))
3589 +#define MEI_XDATA_BASE_SH                   ((volatile u32*)(0x004c + IFX_MEI_SPACE_ACCESS))
3590 +#define MEI_XDATA_BASE                      ((volatile u32*)(0x0050 + IFX_MEI_SPACE_ACCESS))
3591 +#define MEI_XMEM_BAR_BASE                   ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
3592 +#define MEI_XMEM_BAR0                       ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
3593 +#define MEI_XMEM_BAR1                       ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
3594 +#define MEI_XMEM_BAR2                       ((volatile u32*)(0x005C + IFX_MEI_SPACE_ACCESS))
3595 +#define MEI_XMEM_BAR3                       ((volatile u32*)(0x0060 + IFX_MEI_SPACE_ACCESS))
3596 +#define MEI_XMEM_BAR4                       ((volatile u32*)(0x0064 + IFX_MEI_SPACE_ACCESS))
3597 +#define MEI_XMEM_BAR5                       ((volatile u32*)(0x0068 + IFX_MEI_SPACE_ACCESS))
3598 +#define MEI_XMEM_BAR6                       ((volatile u32*)(0x006C + IFX_MEI_SPACE_ACCESS))
3599 +#define MEI_XMEM_BAR7                       ((volatile u32*)(0x0070 + IFX_MEI_SPACE_ACCESS))
3600 +#define MEI_XMEM_BAR8                       ((volatile u32*)(0x0074 + IFX_MEI_SPACE_ACCESS))
3601 +#define MEI_XMEM_BAR9                       ((volatile u32*)(0x0078 + IFX_MEI_SPACE_ACCESS))
3602 +#define MEI_XMEM_BAR10                      ((volatile u32*)(0x007C + IFX_MEI_SPACE_ACCESS))
3603 +#define MEI_XMEM_BAR11                      ((volatile u32*)(0x0080 + IFX_MEI_SPACE_ACCESS))
3604 +#define MEI_XMEM_BAR12                      ((volatile u32*)(0x0084 + IFX_MEI_SPACE_ACCESS))
3605 +#define MEI_XMEM_BAR13                      ((volatile u32*)(0x0088 + IFX_MEI_SPACE_ACCESS))
3606 +#define MEI_XMEM_BAR14                      ((volatile u32*)(0x008C + IFX_MEI_SPACE_ACCESS))
3607 +#define MEI_XMEM_BAR15                      ((volatile u32*)(0x0090 + IFX_MEI_SPACE_ACCESS))
3608 +#define MEI_XMEM_BAR16                      ((volatile u32*)(0x0094 + IFX_MEI_SPACE_ACCESS))
3609 +
3610 +
3611 +#define MEI_VERSION                         ((volatile u32*)(0x0000 + IFX_MEI_SPACE_ACCESS))
3612 +#define ARC_TO_MEI_INT                      ((volatile u32*)(0x0004 + IFX_MEI_SPACE_ACCESS))
3613 +#define ARC_TO_MEI_INT_MASK                 ((volatile u32*)(0x0008 + IFX_MEI_SPACE_ACCESS))
3614 +#define MEI_TO_ARC_INT                      ((volatile u32*)(0x000C + IFX_MEI_SPACE_ACCESS))
3615 +#define ME_ME2ARC_STAT                      ((volatile u32*)(0x0010 + IFX_MEI_SPACE_ACCESS))
3616 +#define MEI_CLK_CONTROL                     ((volatile u32*)(0x0014 + IFX_MEI_SPACE_ACCESS))
3617 +#define MEI_RST_CONTROL                     ((volatile u32*)(0x0018 + IFX_MEI_SPACE_ACCESS))
3618 +#define ME_CHIP_CONFIG                      ((volatile u32*)(0x001C + IFX_MEI_SPACE_ACCESS))
3619 +#define MEI_DBG_MASTER                      ((volatile u32*)(0x0020 + IFX_MEI_SPACE_ACCESS))
3620 +#define MEI_DEBUG_DEC                       ((volatile u32*)(0x0024 + IFX_MEI_SPACE_ACCESS))
3621 +#define ME_DBG_PORT_SEL                     ((volatile u32*)(0x0028 + IFX_MEI_SPACE_ACCESS))
3622 +#define MEI_DEBUG_RAD                       ((volatile u32*)(0x002C + IFX_MEI_SPACE_ACCESS))
3623 +#define MEI_DEBUG_WAD                       ((volatile u32*)(0x0030 + IFX_MEI_SPACE_ACCESS))
3624 +#define MEI_DEBUG_DATA                      ((volatile u32*)(0x0034 + IFX_MEI_SPACE_ACCESS))
3625 +#define ME_DX_PORT_SEL                      ((volatile u32*)(0x0038 + IFX_MEI_SPACE_ACCESS))
3626 +#define MEI_XFR_ADDR                        ((volatile u32*)(0x003C + IFX_MEI_SPACE_ACCESS))
3627 +#define MEI_DATA_XFR                        ((volatile u32*)(0x0040 + IFX_MEI_SPACE_ACCESS))
3628 +#define MEI_DATA_XFR_STAT                   ((volatile u32*)(0x0044 + IFX_MEI_SPACE_ACCESS))
3629 +#define MEI_MAX_WAIT                        ((volatile u32*)(0x0048 + IFX_MEI_SPACE_ACCESS))
3630 +#define MEI_ARC_GP_STAT                     ((volatile u32*)(0x004C + IFX_MEI_SPACE_ACCESS))
3631 +#define MEI_XDATA_BASE_SH                   ((volatile u32*)(0x0050 + IFX_MEI_SPACE_ACCESS))
3632 +#define MEI_XDATA_BASE                      ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
3633 +#define MEI_XMEM_BAR_BASE                   ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
3634 +#define MEI_XMEM_BAR0                       ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
3635 +#define MEI_XMEM_BAR1                       ((volatile u32*)(0x005C + IFX_MEI_SPACE_ACCESS))
3636 +#define MEI_XMEM_BAR2                       ((volatile u32*)(0x0060 + IFX_MEI_SPACE_ACCESS))
3637 +#define MEI_XMEM_BAR3                       ((volatile u32*)(0x0064 + IFX_MEI_SPACE_ACCESS))
3638 +#define MEI_XMEM_BAR4                       ((volatile u32*)(0x0068 + IFX_MEI_SPACE_ACCESS))
3639 +#define MEI_XMEM_BAR5                       ((volatile u32*)(0x006C + IFX_MEI_SPACE_ACCESS))
3640 +#define MEI_XMEM_BAR6                       ((volatile u32*)(0x0070 + IFX_MEI_SPACE_ACCESS))
3641 +#define MEI_XMEM_BAR7                       ((volatile u32*)(0x0074 + IFX_MEI_SPACE_ACCESS))
3642 +#define MEI_XMEM_BAR8                       ((volatile u32*)(0x0078 + IFX_MEI_SPACE_ACCESS))
3643 +#define MEI_XMEM_BAR9                       ((volatile u32*)(0x007C + IFX_MEI_SPACE_ACCESS))
3644 +#define MEI_XMEM_BAR10                      ((volatile u32*)(0x0080 + IFX_MEI_SPACE_ACCESS))
3645 +#define MEI_XMEM_BAR11                      ((volatile u32*)(0x0084 + IFX_MEI_SPACE_ACCESS))
3646 +#define MEI_XMEM_BAR12                      ((volatile u32*)(0x0088 + IFX_MEI_SPACE_ACCESS))
3647 +#define MEI_XMEM_BAR13                      ((volatile u32*)(0x008C + IFX_MEI_SPACE_ACCESS))
3648 +#define MEI_XMEM_BAR14                      ((volatile u32*)(0x0090 + IFX_MEI_SPACE_ACCESS))
3649 +#define MEI_XMEM_BAR15                      ((volatile u32*)(0x0094 + IFX_MEI_SPACE_ACCESS))
3650 +#define MEI_XMEM_BAR16                      ((volatile u32*)(0x0098 + IFX_MEI_SPACE_ACCESS))
3651 +//#else
3652 +#define ME_VERSION                         ((volatile u32*)(0x0000 + IFX_MEI_SPACE_ACCESS))
3653 +#define ME_ARC2ME_STAT                     ((volatile u32*)(0x0004 + IFX_MEI_SPACE_ACCESS))
3654 +#define ME_ARC2ME_MASK                            ((volatile u32*)(0x0008 + IFX_MEI_SPACE_ACCESS))
3655 +#define ME_ME2ARC_INT                      ((volatile u32*)(0x000C + IFX_MEI_SPACE_ACCESS))
3656 +#define ME_ME2ARC_STAT                     ((volatile u32*)(0x0010 + IFX_MEI_SPACE_ACCESS))
3657 +#define ME_CLK_CTRL                        ((volatile u32*)(0x0014 + IFX_MEI_SPACE_ACCESS))
3658 +#define ME_RST_CTRL                        ((volatile u32*)(0x0018 + IFX_MEI_SPACE_ACCESS))
3659 +#define ME_CHIP_CONFIG                     ((volatile u32*)(0x001C + IFX_MEI_SPACE_ACCESS))
3660 +#define ME_DBG_MASTER                      ((volatile u32*)(0x0020 + IFX_MEI_SPACE_ACCESS))
3661 +#define ME_DBG_DECODE                      ((volatile u32*)(0x0024 + IFX_MEI_SPACE_ACCESS))
3662 +#define ME_DBG_PORT_SEL                    ((volatile u32*)(0x0028 + IFX_MEI_SPACE_ACCESS))
3663 +#define ME_DBG_RD_AD                       ((volatile u32*)(0x002C + IFX_MEI_SPACE_ACCESS))
3664 +#define ME_DBG_WR_AD                       ((volatile u32*)(0x0030 + IFX_MEI_SPACE_ACCESS))
3665 +#define ME_DBG_DATA                        ((volatile u32*)(0x0034 + IFX_MEI_SPACE_ACCESS))
3666 +#define ME_DX_PORT_SEL                     ((volatile u32*)(0x0038 + IFX_MEI_SPACE_ACCESS))
3667 +#define ME_DX_AD                           ((volatile u32*)(0x003C + IFX_MEI_SPACE_ACCESS))
3668 +#define ME_DX_DATA                         ((volatile u32*)(0x0040 + IFX_MEI_SPACE_ACCESS))
3669 +#define ME_DX_STAT                         ((volatile u32*)(0x0044 + IFX_MEI_SPACE_ACCESS))
3670 +#define ME_DX_MWS                          ((volatile u32*)(0x0048 + IFX_MEI_SPACE_ACCESS))
3671 +#define ME_ARC_GP_STAT                     ((volatile u32*)(0x004C + IFX_MEI_SPACE_ACCESS))
3672 +#define ME_XDATA_BASE_SH                   ((volatile u32*)(0x0050 + IFX_MEI_SPACE_ACCESS))
3673 +#define ME_XDATA_BASE                      ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
3674 +#define ME_XMEM_BAR_BASE                   ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
3675 +#define ME_XMEM_BAR0                       ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
3676 +#define ME_XMEM_BAR1                       ((volatile u32*)(0x005C + IFX_MEI_SPACE_ACCESS))
3677 +#define ME_XMEM_BAR2                       ((volatile u32*)(0x0060 + IFX_MEI_SPACE_ACCESS))
3678 +#define ME_XMEM_BAR3                       ((volatile u32*)(0x0064 + IFX_MEI_SPACE_ACCESS))
3679 +#define ME_XMEM_BAR4                       ((volatile u32*)(0x0068 + IFX_MEI_SPACE_ACCESS))
3680 +#define ME_XMEM_BAR5                       ((volatile u32*)(0x006C + IFX_MEI_SPACE_ACCESS))
3681 +#define ME_XMEM_BAR6                       ((volatile u32*)(0x0070 + IFX_MEI_SPACE_ACCESS))
3682 +#define ME_XMEM_BAR7                       ((volatile u32*)(0x0074 + IFX_MEI_SPACE_ACCESS))
3683 +#define ME_XMEM_BAR8                       ((volatile u32*)(0x0078 + IFX_MEI_SPACE_ACCESS))
3684 +#define ME_XMEM_BAR9                       ((volatile u32*)(0x007C + IFX_MEI_SPACE_ACCESS))
3685 +#define ME_XMEM_BAR10                      ((volatile u32*)(0x0080 + IFX_MEI_SPACE_ACCESS))
3686 +#define ME_XMEM_BAR11                      ((volatile u32*)(0x0084 + IFX_MEI_SPACE_ACCESS))
3687 +#define ME_XMEM_BAR12                      ((volatile u32*)(0x0088 + IFX_MEI_SPACE_ACCESS))
3688 +#define ME_XMEM_BAR13                      ((volatile u32*)(0x008C + IFX_MEI_SPACE_ACCESS))
3689 +#define ME_XMEM_BAR14                      ((volatile u32*)(0x0090 + IFX_MEI_SPACE_ACCESS))
3690 +#define ME_XMEM_BAR15                      ((volatile u32*)(0x0094 + IFX_MEI_SPACE_ACCESS))
3691 +#define ME_XMEM_BAR16                      ((volatile u32*)(0x0098 + IFX_MEI_SPACE_ACCESS))
3692 +#endif
3693 +
3694 +
3695 +/***********************************************************************/
3696 +/*  Module      :  GPIO register address and bits                      */
3697 +/***********************************************************************/
3698 +
3699 +#define IFX_GPIO                                (KSEG1 | 0x1E100B00)
3700 +
3701 +/***Port 0 Data Output Register (0010H)***/
3702 +#define IFX_GPIO_P0_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0010))
3703 +/***Port 1 Data Output Register (0040H)***/
3704 +#define IFX_GPIO_P1_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0040))
3705 +/***Port 2 Data Output Register (0070H)***/
3706 +#define IFX_GPIO_P2_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0070))
3707 +/***Port 3 Data Output Register (00A0H)***/
3708 +#define IFX_GPIO_P3_OUT                         ((volatile u32 *)(IFX_GPIO + 0x00A0))
3709 +/***Port 0 Data Input Register (0014H)***/
3710 +#define IFX_GPIO_P0_IN                          ((volatile u32 *)(IFX_GPIO + 0x0014))
3711 +/***Port 1 Data Input Register (0044H)***/
3712 +#define IFX_GPIO_P1_IN                          ((volatile u32 *)(IFX_GPIO + 0x0044))
3713 +/***Port 2 Data Input Register (0074H)***/
3714 +#define IFX_GPIO_P2_IN                          ((volatile u32 *)(IFX_GPIO + 0x0074))
3715 +/***Port 3 Data Input Register (00A4H)***/
3716 +#define IFX_GPIO_P3_IN                          ((volatile u32 *)(IFX_GPIO + 0x00A4))
3717 +/***Port 0 Direction Register (0018H)***/
3718 +#define IFX_GPIO_P0_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0018))
3719 +/***Port 1 Direction Register (0048H)***/
3720 +#define IFX_GPIO_P1_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0048))
3721 +/***Port 2 Direction Register (0078H)***/
3722 +#define IFX_GPIO_P2_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0078))
3723 +/***Port 3 Direction Register (0048H)***/
3724 +#define IFX_GPIO_P3_DIR                         ((volatile u32 *)(IFX_GPIO + 0x00A8))
3725 +/***Port 0 Alternate Function Select Register 0 (001C H) ***/
3726 +#define IFX_GPIO_P0_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x001C))
3727 +/***Port 1 Alternate Function Select Register 0 (004C H) ***/
3728 +#define IFX_GPIO_P1_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x004C))
3729 +/***Port 2 Alternate Function Select Register 0 (007C H) ***/
3730 +#define IFX_GPIO_P2_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x007C))
3731 +/***Port 3 Alternate Function Select Register 0 (00AC H) ***/
3732 +#define IFX_GPIO_P3_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x00AC))
3733 +/***Port 0 Alternate Function Select Register 1 (0020 H) ***/
3734 +#define IFX_GPIO_P0_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0020))
3735 +/***Port 1 Alternate Function Select Register 0 (0050 H) ***/
3736 +#define IFX_GPIO_P1_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0050))
3737 +/***Port 2 Alternate Function Select Register 0 (0080 H) ***/
3738 +#define IFX_GPIO_P2_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0080))
3739 +/***Port 3 Alternate Function Select Register 0 (0064 H) ***/
3740 +#define IFX_GPIO_P3_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0064))
3741 +/***Port 0 Open Drain Control Register (0024H)***/
3742 +#define IFX_GPIO_P0_OD                          ((volatile u32 *)(IFX_GPIO + 0x0024))
3743 +/***Port 1 Open Drain Control Register (0054H)***/
3744 +#define IFX_GPIO_P1_OD                          ((volatile u32 *)(IFX_GPIO + 0x0054))
3745 +/***Port 2 Open Drain Control Register (0084H)***/
3746 +#define IFX_GPIO_P2_OD                          ((volatile u32 *)(IFX_GPIO + 0x0084))
3747 +/***Port 3 Open Drain Control Register (0034H)***/
3748 +#define IFX_GPIO_P3_OD                          ((volatile u32 *)(IFX_GPIO + 0x0034))
3749 +/***Port 0 Input Schmitt-Trigger Off Register (0028 H) ***/
3750 +#define IFX_GPIO_P0_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0028))
3751 +/***Port 1 Input Schmitt-Trigger Off Register (0058 H) ***/
3752 +#define IFX_GPIO_P1_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0058))
3753 +/***Port 2 Input Schmitt-Trigger Off Register (0088 H) ***/
3754 +#define IFX_GPIO_P2_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0088))
3755 +/***Port 3 Input Schmitt-Trigger Off Register (0094 H) ***/
3756 +
3757 +/***Port 0 Pull Up/Pull Down Select Register (002C H)***/
3758 +#define IFX_GPIO_P0_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x002C))
3759 +/***Port 1 Pull Up/Pull Down Select Register     (005C H)***/
3760 +#define IFX_GPIO_P1_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x005C))
3761 +/***Port 2 Pull Up/Pull Down Select Register     (008C H)***/
3762 +#define IFX_GPIO_P2_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x008C))
3763 +/***Port 3 Pull Up/Pull Down Select Register     (0038 H)***/
3764 +#define IFX_GPIO_P3_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x0038))
3765 +/***Port 0 Pull Up Device Enable Register (0030 H)***/
3766 +#define IFX_GPIO_P0_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0030))
3767 +/***Port 1 Pull Up Device Enable Register (0060 H)***/
3768 +#define IFX_GPIO_P1_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0060))
3769 +/***Port 2 Pull Up Device Enable Register (0090 H)***/
3770 +#define IFX_GPIO_P2_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0090))
3771 +/***Port 3 Pull Up Device Enable Register (003c H)***/
3772 +#define IFX_GPIO_P3_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x003C))
3773 +
3774 +
3775 +
3776 +/***********************************************************************/
3777 +/*  Module      :  CGU register address and bits                       */
3778 +/***********************************************************************/
3779 +
3780 +#define IFX_CGU                                 (KSEG1 | 0x1F103000)
3781 +
3782 +/***CGU Clock PLL0 ***/
3783 +#define IFX_CGU_PLL0_CFG                        ((volatile u32*)(IFX_CGU + 0x0004))
3784 +/***CGU Clock PLL1 ***/
3785 +#define IFX_CGU_PLL1_CFG                        ((volatile u32*)(IFX_CGU + 0x0008))
3786 +/***CGU Clock PLL2 ***/
3787 +#define IFX_CGU_PLL2_CFG                        ((volatile u32*)(IFX_CGU + 0x0060))
3788 +/***CGU Clock SYS Mux Register***/
3789 +#define IFX_CGU_SYS                             ((volatile u32*)(IFX_CGU + 0x000C))
3790 +/***CGU CGU Clock Frequency Select Register***/
3791 +#define IFX_CGU_CLKFSR                          ((volatile u32*)(IFX_CGU + 0x0010))
3792 +/**Update CGU Register***/
3793 +#define IFX_CGU_UPDATE                          ((volatile u32*)(IFX_CGU + 0x0020))
3794 +/***CGU Interface Clock Control Register***/
3795 +#define IFX_CGU_IF_CLK                          ((volatile u32*)(IFX_CGU + 0x0024))
3796 +/***CGU PCI Clock Control Register**/
3797 +#define IFX_CGU_PCI_CR                          ((volatile u32*)(IFX_CGU + 0x0038))
3798 +
3799 +#define IFX_PCI_CLK_SHIFT                       20
3800 +#define IFX_PCI_CLK_MASK                       (0x1F << IFX_PCI_CLK_SHIFT)
3801 +#define IFX_PCI_33MHZ                      (0xe << IFX_PCI_CLK_SHIFT)
3802 +#define IFX_PCI_60MHZ                      (0x7 << IFX_PCI_CLK_SHIFT)
3803 +#define IFX_PCI_INTERNAL_CLK_SRC    0x00010000 /* Internal means output */
3804 +
3805 +#define IFX_PCI_CLK_FROM_CGU        0x80000000
3806 +#define IFX_PCI_CLK_RESET_FROM_CGU  0x40000000
3807 +#define IFX_PCI_DELAY_SHIFT         21
3808 +#define IFX_PCI_DELAY_MASK          (0x7 << IFX_PCI_DELAY_SHIFT)
3809 +
3810 +
3811 +/***********************************************************************/
3812 +/*  Module      :  MCD register address and bits                       */
3813 +/***********************************************************************/
3814 +
3815 +#define IFX_MCD                                 (KSEG1 | 0x1F106000)
3816 +
3817 +/***Manufacturer Identification Register***/
3818 +#define IFX_MCD_MANID                           ((volatile u32*)(IFX_MCD + 0x0024))
3819 +#define IFX_MCD_MANID_MANUF(value)              (((( 1 << 11) - 1) & (value)) << 5)
3820 +
3821 +/***Chip Identification Register***/
3822 +#define IFX_MCD_CHIPID                          ((volatile u32*)(IFX_MCD + 0x0028))
3823 +#define IFX_MCD_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
3824 +#define IFX_MCD_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
3825 +#define IFX_MCD_CHIPID_PART_NUMBER_GET(value)   (((value) >> 12) & ((1 << 16) - 1))
3826 +#define IFX_MCD_CHIPID_PART_NUMBER_SET(value)   (((( 1 << 16) - 1) & (value)) << 12)
3827 +#define IFX_MCD_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 11) - 1))
3828 +#define IFX_MCD_CHIPID_MANID_SET(value)         (((( 1 << 11) - 1) & (value)) << 1)
3829 +
3830 +#define IFX_CHIPID_STANDARD                     0x00EB
3831 +#define IFX_CHIPID_YANGTSE                      0x00ED
3832 +
3833 +/***Redesign Tracing Identification Register***/
3834 +#define IFX_MCD_RTID                            ((volatile u32*)(IFX_MCD + 0x002C))
3835 +#define IFX_MCD_RTID_LC                         (1 << 15)
3836 +#define IFX_MCD_RTID_RIX(value)                 (((( 1 << 3) - 1) & (value)) << 0)
3837 +
3838 +
3839 +
3840 +/***********************************************************************/
3841 +/*  Module      :  EBU register address and bits                       */
3842 +/***********************************************************************/
3843 +
3844 +#define IFX_EBU                                 (KSEG1 | 0x16000000)
3845 +
3846 +/***EBU Clock Control Register***/
3847 +#define IFX_EBU_CLC                             ((volatile u32*)(IFX_EBU + 0x0000))
3848 +#define IFX_EBU_CLC_DISS                        (1 << 1)
3849 +#define IFX_EBU_CLC_DISR                        (1 << 0)
3850 +
3851 +#define IFX_EBU_ID                              ((volatile u32*)(IFX_EBU + 0x0008))
3852 +
3853 +/***EBU Global Control Register***/
3854 +#define IFX_EBU_CON                             ((volatile u32*)(IFX_EBU + 0x0010))
3855 +#define IFX_EBU_CON_DTACS(value)                (((( 1 << 3) - 1) & (value)) << 20)
3856 +#define IFX_EBU_CON_DTARW(value)                (((( 1 << 3) - 1) & (value)) << 16)
3857 +#define IFX_EBU_CON_TOUTC(value)                (((( 1 << 8) - 1) & (value)) << 8)
3858 +#define IFX_EBU_CON_ARBMODE(value)              (((( 1 << 2) - 1) & (value)) << 6)
3859 +#define IFX_EBU_CON_ARBSYNC                     (1 << 5)
3860 +
3861 +/***EBU Address Select Register 0***/
3862 +#define IFX_EBU_ADDSEL0                         ((volatile u32*)(IFX_EBU + 0x0020))
3863 +#define IFX_EBU_ADDSEL0_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
3864 +#define IFX_EBU_ADDSEL0_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
3865 +#define IFX_EBU_ADDSEL0_MIRRORE                 (1 << 1)
3866 +#define IFX_EBU_ADDSEL0_REGEN                   (1 << 0)
3867 +
3868 +/***EBU Address Select Register 1***/
3869 +#define IFX_EBU_ADDSEL1                         ((volatile u32*)(IFX_EBU + 0x0024))
3870 +#define IFX_EBU_ADDSEL1_BASE(value)            (((( 1 << 20) - 1) & (value)) << 12)
3871 +#define IFX_EBU_ADDSEL1_MASK(value)            (((( 1 << 4) - 1) & (value)) << 4)
3872 +#define IFX_EBU_ADDSEL1_MIRRORE                 (1 << 1)
3873 +#define IFX_EBU_ADDSEL1_REGEN                   (1 << 0)
3874 +
3875 +/***EBU Address Select Register 2***/
3876 +#define IFX_EBU_ADDSEL2                         ((volatile u32*)(IFX_EBU + 0x0028))
3877 +#define IFX_EBU_ADDSEL2_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
3878 +#define IFX_EBU_ADDSEL2_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
3879 +#define IFX_EBU_ADDSEL2_MIRRORE                 (1 << 1)
3880 +#define IFX_EBU_ADDSEL2_REGEN                   (1 << 0)
3881 +
3882 +/***EBU Address Select Register 3***/
3883 +#define IFX_EBU_ADDSEL3                         ((volatile u32*)(IFX_EBU + 0x002C))
3884 +#define IFX_EBU_ADDSEL3_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
3885 +#define IFX_EBU_ADDSEL3_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
3886 +#define IFX_EBU_ADDSEL3_MIRRORE                 (1 << 1)
3887 +#define IFX_EBU_ADDSEL3_REGEN                   (1 << 0)
3888 +
3889 +
3890 +/***EBU Bus Configuration Register 0***/
3891 +#define IFX_EBU_BUSCON0                         ((volatile u32*)(IFX_EBU+ 0x0060))
3892 +
3893 +#define IFX_EBU_BUSCON0_CMULT                   0x00000003
3894 +#define IFX_EBU_BUSCON0_CMULT_S                 0
3895 +enum {
3896 +    IFX_EBU_BUSCON0_CMULT1 = 0,
3897 +    IFX_EBU_BUSCON0_CMULT4,
3898 +    IFX_EBU_BUSCON0_CMULT8,
3899 +    IFX_EBU_BUSCON0_CMULT16,  /* Default after reset */
3900 +};
3901 +
3902 +#define IFX_EBU_BUSCON0_RECOVC                  0x00000000c
3903 +#define IFX_EBU_BUSCON0_RECOVC_S                2
3904 +enum {
3905 +    IFX_EBU_BUSCON0_RECOVC0 = 0,
3906 +    IFX_EBU_BUSCON0_RECOVC1,
3907 +    IFX_EBU_BUSCON0_RECOVC2,
3908 +    IFX_EBU_BUSCON0_RECOVC3,  /* Default */
3909 +};
3910 +#define IFX_EBU_BUSCON0_HOLDC                   0x00000030
3911 +#define IFX_EBU_BUSCON0_HOLDC_S                 4
3912 +enum {
3913 +    IFX_EBU_BUSCON0_HOLDC0 = 0,
3914 +    IFX_EBU_BUSCON0_HOLDC1,
3915 +    IFX_EBU_BUSCON0_HOLDC2,
3916 +    IFX_EBU_BUSCON0_HOLDC3,  /* Default */
3917 +};
3918 +#define IFX_EBU_BUSCON0_WAITRDC                 0x000000c0
3919 +#define IFX_EBU_BUSCON0_WAITRDC_S               6
3920 +enum {
3921 +    IFX_EBU_BUSCON0_WAITRDC0 = 0,
3922 +    IFX_EBU_BUSCON0_WAITRDC1,
3923 +    IFX_EBU_BUSCON0_WAITRDC2,
3924 +    IFX_EBU_BUSCON0_WAITRDC3,  /* Default */
3925 +};
3926 +#define IFX_EBU_BUSCON0_WAITWRC                 0x00000700
3927 +#define IFX_EBU_BUSCON0_WAITWRC_S               8
3928 +enum {
3929 +    IFX_EBU_BUSCON0_WAITWRC0 = 0,
3930 +    IFX_EBU_BUSCON0_WAITWRC1,
3931 +    IFX_EBU_BUSCON0_WAITWRC2,
3932 +    IFX_EBU_BUSCON0_WAITWRC3,
3933 +    IFX_EBU_BUSCON0_WAITWRC4,
3934 +    IFX_EBU_BUSCON0_WAITWRC5,
3935 +    IFX_EBU_BUSCON0_WAITWRC6,
3936 +    IFX_EBU_BUSCON0_WAITWRC7, /* Default */
3937 +};
3938 +
3939 +#define IFX_EBU_BUSCON0_BCGEN                   0x00003000
3940 +#define IFX_EBU_BUSCON0_BCGEN_S                 12
3941 +enum {
3942 +    IFX_EBU_BUSCON0_BCGEN_CS = 0,
3943 +    IFX_EBU_BUSCON0_BCGEN_INTEL, /* Default */
3944 +    IFX_EBU_BUSCON0_BCGEN_MOTOROLA,
3945 +    IFX_EBU_BUSCON0_BCGEN_RES,
3946 +};
3947 +
3948 +#define IFX_EBU_BUSCON0_ALEC                    0x0000c000
3949 +#define IFX_EBU_BUSCON0_ALEC_S                  14
3950 +enum {
3951 +    IFX_EBU_BUSCON0_ALEC0 = 0,
3952 +    IFX_EBU_BUSCON0_ALEC1,
3953 +    IFX_EBU_BUSCON0_ALEC2,
3954 +    IFX_EBU_BUSCON0_ALEC3,   /* Default */
3955 +};
3956 +
3957 +#define IFX_EBU_BUSCON0_XDM                     0x00030000
3958 +#define IFX_EBU_BUSCON0_XDM_S                   16
3959 +enum {
3960 +    IFX_EBU_BUSCON0_XDM8 = 0,
3961 +    IFX_EBU_BUSCON0_XDM16,  /* Default */
3962 +};
3963 +
3964 +#define IFX_EBU_BUSCON0_VN_EN                   0x00040000
3965 +
3966 +#define IFX_EBU_BUSCON0_WAITINV_HI              0x00080000 /* low by default */
3967 +
3968 +#define IFX_EBU_BUSCON0_WAIT                    0x00300000
3969 +#define IFX_EBU_BUSCON0_WAIT_S                  20
3970 +enum {
3971 +    IFX_EBU_BUSCON0_WAIT_DISABLE = 0,
3972 +    IFX_EBU_BUSCON0_WAIT_ASYNC,
3973 +    IFX_EBU_BUSCON0_WAIT_SYNC,
3974 +};
3975 +#define IFX_EBU_BUSCON0_SETUP_EN                0x00400000 /* Disable by default */
3976 +#define IFX_EBU_BUSCON1_SETUP_EN                0x00400000 /* Disable by default */
3977 +
3978 +#define IFX_EBU_BUSCON0_AGEN                    0x07000000
3979 +#define IFX_EBU_BUSCON0_AGEN_S                  24
3980 +enum {
3981 +    IFX_EBU_BUSCON0_AGEN_DEMUX = 0, /* Default */
3982 +    IFX_EBU_BUSCON0_AGEN_RES,
3983 +    IFX_EBU_BUSCON0_AGEN_MUX,
3984 +};
3985 +
3986 +#define IFX_EBU_BUSCON0_PG_EN                   0x20000000
3987 +#define IFX_EBU_BUSCON0_ADSWP                   0x40000000 /* Disable by default */
3988 +#define IFX_EBU_BUSCON0_WRDIS                   0x80000000 /* Disable by default */
3989 +
3990 +/***EBU Bus Configuration Register 1***/
3991 +#define IFX_EBU_BUSCON1                         ((volatile u32*)(IFX_EBU + 0x0064))
3992 +#define IFX_EBU_BUSCON1_CMULT                   0x00000003
3993 +#define IFX_EBU_BUSCON1_CMULT_S                 0
3994 +enum {
3995 +    IFX_EBU_BUSCON1_CMULT1 = 0,
3996 +       IFX_EBU_BUSCON1_CMULT4,
3997 +       IFX_EBU_BUSCON1_CMULT8,
3998 +       IFX_EBU_BUSCON1_CMULT16,  /* Default after reset */
3999 +        };
4000 +
4001 +#define IFX_EBU_BUSCON1_RECOVC                  0x00000000c
4002 +#define IFX_EBU_BUSCON1_RECOVC_S                2
4003 +enum {
4004 +    IFX_EBU_BUSCON1_RECOVC0 = 0,
4005 +    IFX_EBU_BUSCON1_RECOVC1,
4006 +    IFX_EBU_BUSCON1_RECOVC2,
4007 +    IFX_EBU_BUSCON1_RECOVC3,  /* Default */
4008 +     };
4009 +#define IFX_EBU_BUSCON1_HOLDC                   0x00000030
4010 +#define IFX_EBU_BUSCON1_HOLDC_S                 4
4011 +enum {
4012 +    IFX_EBU_BUSCON1_HOLDC0 = 0,
4013 +    IFX_EBU_BUSCON1_HOLDC1,
4014 +    IFX_EBU_BUSCON1_HOLDC2,
4015 +    IFX_EBU_BUSCON1_HOLDC3,  /* Default */
4016 +       };
4017 +#define IFX_EBU_BUSCON1_WAITRDC                 0x000000c0
4018 +#define IFX_EBU_BUSCON1_WAITRDC_S               6
4019 +enum {
4020 +    IFX_EBU_BUSCON1_WAITRDC0 = 0,
4021 +    IFX_EBU_BUSCON1_WAITRDC1,
4022 +    IFX_EBU_BUSCON1_WAITRDC2,
4023 +    IFX_EBU_BUSCON1_WAITRDC3,  /* Default */
4024 +       };
4025 +#define IFX_EBU_BUSCON1_WAITWRC                 0x00000700
4026 +#define IFX_EBU_BUSCON1_WAITWRC_S               8
4027 +enum {
4028 +    IFX_EBU_BUSCON1_WAITWRC0 = 0,
4029 +    IFX_EBU_BUSCON1_WAITWRC1,
4030 +    IFX_EBU_BUSCON1_WAITWRC2,
4031 +    IFX_EBU_BUSCON1_WAITWRC3,
4032 +    IFX_EBU_BUSCON1_WAITWRC4,
4033 +    IFX_EBU_BUSCON1_WAITWRC5,
4034 +    IFX_EBU_BUSCON1_WAITWRC6,
4035 +    IFX_EBU_BUSCON1_WAITWRC7, /* Default */
4036 +       };
4037 +#define IFX_EBU_BUSCON1_BCGEN                   0x00003000
4038 +#define IFX_EBU_BUSCON1_BCGEN_S                 12
4039 +enum {
4040 +    IFX_EBU_BUSCON1_BCGEN_CS = 0,
4041 +    IFX_EBU_BUSCON1_BCGEN_INTEL, /* Default */
4042 +    IFX_EBU_BUSCON1_BCGEN_MOTOROLA,
4043 +    IFX_EBU_BUSCON1_BCGEN_RES,
4044 +     };
4045 +#define IFX_EBU_BUSCON1_ALEC                    0x0000c000
4046 +#define IFX_EBU_BUSCON1_ALEC_S                  14
4047 +enum {
4048 +    IFX_EBU_BUSCON1_ALEC0 = 0,
4049 +    IFX_EBU_BUSCON1_ALEC1,
4050 +    IFX_EBU_BUSCON1_ALEC2,
4051 +    IFX_EBU_BUSCON1_ALEC3,   /* Default */
4052 +     };
4053 +
4054 +#define IFX_EBU_BUSCON1_SETUP                   (1 << 22)
4055 +
4056 +#define IFX_EBU_BUSCON1_WRDIS                   (1 << 31)
4057 +//#define IFX_EBU_BUSCON1_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
4058 +//#define IFX_EBU_BUSCON1_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
4059 +//#define IFX_EBU_BUSCON1_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
4060 +//#define IFX_EBU_BUSCON1_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
4061 +//#define IFX_EBU_BUSCON1_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
4062 +//#define IFX_EBU_BUSCON1_WAITINV                 (1 << 19)
4063 +//#define IFX_EBU_BUSCON1_SETUP                   (1 << 18)
4064 +//#define IFX_EBU_BUSCON1_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
4065 +//#define IFX_EBU_BUSCON1_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
4066 +//#define IFX_EBU_BUSCON1_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
4067 +//#define IFX_EBU_BUSCON1_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
4068 +//#define IFX_EBU_BUSCON1_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
4069 +//#define IFX_EBU_BUSCON1_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
4070 +
4071 +/***EBU Bus Configuration Register 2***/
4072 +#define IFX_EBU_BUSCON2                         ((volatile u32*)(IFX_EBU + 0x0068))
4073 +#define IFX_EBU_BUSCON2_WRDIS                   (1 << 31)
4074 +#define IFX_EBU_BUSCON2_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
4075 +#define IFX_EBU_BUSCON2_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
4076 +#define IFX_EBU_BUSCON2_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
4077 +#define IFX_EBU_BUSCON2_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
4078 +#define IFX_EBU_BUSCON2_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
4079 +#define IFX_EBU_BUSCON2_WAITINV                 (1 << 19)
4080 +#define IFX_EBU_BUSCON2_SETUP                   (1 << 18)
4081 +#define IFX_EBU_BUSCON2_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
4082 +#define IFX_EBU_BUSCON2_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
4083 +#define IFX_EBU_BUSCON2_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
4084 +#define IFX_EBU_BUSCON2_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
4085 +#define IFX_EBU_BUSCON2_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
4086 +#define IFX_EBU_BUSCON2_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
4087 +
4088 +/***EBU Bus Configuration Register 2***/
4089 +#define IFX_EBU_BUSCON3                         ((volatile u32*)(IFX_EBU + 0x006C))
4090 +#define IFX_EBU_BUSCON3_WRDIS                   (1 << 31)
4091 +#define IFX_EBU_BUSCON3_ADSWP(value)            (1 << 30)
4092 +#define IFX_EBU_BUSCON3_PG_EN(value)            (1 << 29)
4093 +#define IFX_EBU_BUSCON3_AGEN(value)             (((( 1 << 3) - 1) & (value)) << 24)
4094 +#define IFX_EBU_BUSCON3_SETUP                   (1 << 22)
4095 +#define IFX_EBU_BUSCON3_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
4096 +#define IFX_EBU_BUSCON3_WAITINV                 (1 << 19)
4097 +#define IFX_EBU_BUSCON3_VN_EN                   (1 << 18)
4098 +#define IFX_EBU_BUSCON3_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
4099 +#define IFX_EBU_BUSCON3_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 14)
4100 +#define IFX_EBU_BUSCON3_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 12)
4101 +#define IFX_EBU_BUSCON3_WAITWDC(value)          (((( 1 << 4) - 1) & (value)) << 8)
4102 +#define IFX_EBU_BUSCON3_WAITRRC(value)          (((( 1 << 2) - 1) & (value)) << 6)
4103 +#define IFX_EBU_BUSCON3_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
4104 +#define IFX_EBU_BUSCON3_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
4105 +#define IFX_EBU_BUSCON3_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
4106 +
4107 +/* PC-Card Configuration */
4108 +#define IFX_EBU_PCC_CON                         ((volatile u32*)(IFX_EBU+ 0x0090))
4109 +#define IFX_EBU_PCC_CON_PCCARD_ON               0x00000001
4110 +#define IFX_EBU_PCC_CON_IREQ_RISING_EDGE        0x00000002
4111 +#define IFX_EBU_PCC_CON_IREQ_FALLING_EDGE       0x00000004
4112 +#define IFX_EBU_PCC_CON_IREQ_BOTH_EDGE          0x00000006
4113 +#define IFX_EBU_PCC_CON_IREQ_DIS                0x00000008
4114 +#define IFX_EBU_PCC_CON_IREQ_HIGH_LEVEL_DETECT  0x0000000A
4115 +#define IFX_EBU_PCC_CON_IREQ_LOW_LEVEL_DETECT   0x0000000C
4116 +
4117 +#define IFX_EBU_PCC_STAT                        ((volatile u32*)(IFX_EBU+ 0x0094))
4118 +#define IFX_EBU_PCC_ISTAT                       ((volatile u32*)(IFX_EBU+ 0x00A0))
4119 +#define IFX_EBU_PCC_IEN                         ((volatile u32*)(IFX_EBU+ 0x00A4))
4120 +#define IFX_EBU_PCC_IEN_PCI_EN                  0x00000010
4121 +
4122 +#define IFX_EBU_PCC_INT_OUT                     ((volatile u32*)(IFX_EBU+ 0x00A8))
4123 +#define IFX_EBU_PCC_IRS                         ((volatile u32*)(IFX_EBU+ 0x00AC))
4124 +
4125 +#define IFX_EBU_NAND_CON                        (volatile u32*)(IFX_EBU + 0xB0)
4126 +#define IFX_EBU_NAND_WAIT                       (volatile u32*)(IFX_EBU + 0xB4)
4127 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
4128 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
4129 +#define IFX_EBU_NAND_CON_NANDM                  (1<<0)
4130 +#define IFX_EBU_NAND_CON_NANDM_S                 0
4131 +enum {
4132 +    IFX_EBU_NAND_CON_NANDM_DISABLE = 0,/* Default after reset */
4133 +       IFX_EBU_NAND_CON_NANDM_ENABLE,
4134 +        };
4135 +
4136 +#define IFX_EBU_NAND_CON_CSMUX_E                 (1<<1)
4137 +#define IFX_EBU_NAND_CON_CSMUX_E_S                 1
4138 +enum {
4139 +    IFX_EBU_NAND_CON_CSMUX_E_DISABLE = 0,/* Default after reset */
4140 +    IFX_EBU_NAND_CON_CSMUX_E_ENALBE,
4141 +     };
4142 +
4143 +#define IFX_EBU_NAND_CON_CS_P                   (1<<4)
4144 +#define IFX_EBU_NAND_CON_CS_P_S                 4
4145 +enum {
4146 +    IFX_EBU_NAND_CON_CS_P_HIGH = 0,
4147 +    IFX_EBU_NAND_CON_CS_P_LOW,     /* Default after reset */
4148 +     };
4149 +
4150 +#define IFX_EBU_NAND_CON_SE_P                   (1<<5)
4151 +#define IFX_EBU_NAND_CON_SE_P_S                 5
4152 +enum {
4153 +    IFX_EBU_NAND_CON_SE_P_HIGH = 0,
4154 +    IFX_EBU_NAND_CON_SE_P_LOW,     /* Default after reset */
4155 +     };
4156 +#define IFX_EBU_NAND_CON_WP_P                   (1<<6)
4157 +#define IFX_EBU_NAND_CON_WP_P_S                 6
4158 +enum {
4159 +    IFX_EBU_NAND_CON_WP_P_HIGH = 0,
4160 +       IFX_EBU_NAND_CON_WP_P_LOW,     /* Default after reset */
4161 +        };
4162 +
4163 +#define IFX_EBU_NAND_CON_PRE_P                   (1<<7)
4164 +#define IFX_EBU_NAND_CON_PRE_P_S                 7
4165 +enum {
4166 +    IFX_EBU_NAND_CON_PRE_P_HIGH = 0,
4167 +    IFX_EBU_NAND_CON_PRE_P_LOW,     /* Default after reset */
4168 +     };
4169 +
4170 +#define IFX_EBU_NAND_CON_IN_CS                   (3<<8)
4171 +#define IFX_EBU_NAND_CON_IN_CS_S                 8
4172 +enum {
4173 +    IFX_EBU_NAND_CON_IN_CS0 = 0,    /* Default after reset */
4174 +    IFX_EBU_NAND_CON_IN_CS1,
4175 +     };
4176 +
4177 +#define IFX_EBU_NAND_CON_OUT_CS                   (3<<10)
4178 +#define IFX_EBU_NAND_CON_OUT_CS_S                 10
4179 +enum {
4180 +    IFX_EBU_NAND_CON_OUT_CS0 = 0,   /* Default after reset */
4181 +    IFX_EBU_NAND_CON_OUT_CS1,
4182 +     };
4183 +
4184 +#define IFX_EBU_NAND_WAIT_RD                    (0x1)
4185 +#define IFX_EBU_NAND_WAIT_BY_E                  (1<<1)
4186 +#define IFX_EBU_NAND_WAIT_RD_E                  (1<<2)
4187 +#define IFX_EBU_NAND_WAIT_WR_C                  (1<<3)
4188 +
4189 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
4190 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
4191 +
4192 +/***********************************************************************/
4193 +/*  Module      :  HSNAND register address and bits                       */
4194 +/***********************************************************************/
4195 +#define IFX_NAND                               (KSEG1 | 0x16000100)
4196 +
4197 +#define IFX_NDAC_CTL_1                         (volatile u32 *)(IFX_NAND + 0x0010)
4198 +#define IFX_NDAC_CTL_2                         (volatile u32 *)(IFX_NAND + 0x0014)
4199 +#define EBU_INT_MSK_CTL                                (volatile u32 *)(IFX_NAND + 0x0024)
4200 +#define EBU_INT_STAT                           (volatile u32 *)(IFX_NAND + 0x0028)
4201 +#define IFX_HSMD_CTL                           (volatile u32 *)(IFX_NAND + 0x0030)
4202 +#define IFX_ND_PARA0                           (volatile u32 *)(IFX_NAND + 0x003C)
4203 +#define IFX_ND_ODD_ECC                         (volatile u32 *)(IFX_NAND + 0x0040)
4204 +#define IFX_ND_ODD_ECC1                                (volatile u32 *)(IFX_NAND + 0x0044)
4205 +#define IFX_ND_EVEN_ECC                                (volatile u32 *)(IFX_NAND + 0x0048)
4206 +#define IFX_ND_EVEN_ECC1                       (volatile u32 *)(IFX_NAND + 0x004C)
4207 +
4208 +#define IFX_NAND_TYPE_S                                18
4209 +#define IFX_NAND_TYPE                          0x00040000
4210 +#define IFX_NAND_PCOUNT_S                      10
4211 +#define IFX_NAND_PCOUNT                                0x0003FC00
4212 +#define IFX_NAND_PLANE_MODE_S                  9
4213 +#define IFX_NAND_PLANE_MODE                    0x00000200
4214 +#define IFX_NAND_ECC_MODE_S                    8
4215 +#define IFX_NAND_ECC_MODE                      0x00000100
4216 +#define IFX_NAND_ECC_LOC_S                     7
4217 +#define IFX_NAND_ECC_LOC                       0x00000080
4218 +#define IFX_NAND_ECC_STRENGTH_S                        6
4219 +#define IFX_NAND_ECC_STRENGTH                  0x00000040
4220 +#define IFX_NAND_PIB_S                         4
4221 +#define IFX_NAND_PIB                           0x00000030
4222 +#define IFX_NAND_PAGE_SIZE_S                   0
4223 +#define IFX_NAND_PAGE_SIZE                     0x0000000F
4224 +
4225 +/***********************************************************************/
4226 +/*  Module      :  SDRAM register address and bits                     */
4227 +/***********************************************************************/
4228 +
4229 +#define IFX_SDRAM                               (KSEG1 | 0x1F800000)
4230 +
4231 +/***MC Access Error Cause Register***/
4232 +#define IFX_SDRAM_MC_ERRCAUSE                   ((volatile u32*)(IFX_SDRAM + 0x0100))
4233 +#define IFX_SDRAM_MC_ERRCAUSE_ERR               (1 << 31)
4234 +#define IFX_SDRAM_MC_ERRCAUSE_PORT(value)       (((( 1 << 4) - 1) & (value)) << 16)
4235 +#define IFX_SDRAM_MC_ERRCAUSE_CAUSE(value)      (((( 1 << 2) - 1) & (value)) << 0)
4236 +#define IFX_SDRAM_MC_ERRCAUSE_Res(value)        (((( 1 << NaN) - 1) & (value)) << NaN)
4237 +
4238 +/***MC Access Error Address Register***/
4239 +#define IFX_SDRAM_MC_ERRADDR                    ((volatile u32*)(IFX_SDRAM + 0x0108))
4240 +
4241 +/***MC I/O General Purpose Register***/
4242 +#define IFX_SDRAM_MC_IOGP                       ((volatile u32*)(IFX_SDRAM + 0x0800))
4243 +#define IFX_SDRAM_MC_IOGP_GPR6(value)           (((( 1 << 4) - 1) & (value)) << 28)
4244 +#define IFX_SDRAM_MC_IOGP_GPR5(value)           (((( 1 << 4) - 1) & (value)) << 24)
4245 +#define IFX_SDRAM_MC_IOGP_GPR4(value)           (((( 1 << 4) - 1) & (value)) << 20)
4246 +#define IFX_SDRAM_MC_IOGP_GPR3(value)           (((( 1 << 4) - 1) & (value)) << 16)
4247 +#define IFX_SDRAM_MC_IOGP_GPR2(value)           (((( 1 << 4) - 1) & (value)) << 12)
4248 +#define IFX_SDRAM_MC_IOGP_CPS                   (1 << 11)
4249 +#define IFX_SDRAM_MC_IOGP_CLKDELAY(value)       (((( 1 << 3) - 1) & (value)) << 8)
4250 +#define IFX_SDRAM_MC_IOGP_CLKRAT(value)         (((( 1 << 4) - 1) & (value)) << 4)
4251 +#define IFX_SDRAM_MC_IOGP_RDDEL(value)          (((( 1 << 4) - 1) & (value)) << 0)
4252 +
4253 +/***MC Self Refresh Register***/
4254 +#define IFX_SDRAM_MC_SELFRFSH                   ((volatile u32*)(IFX_SDRAM + 0x0A00))
4255 +#define IFX_SDRAM_MC_SELFRFSH_PWDS              (1 << 1)
4256 +#define IFX_SDRAM_MC_SELFRFSH_PWD               (1 << 0)
4257 +#define IFX_SDRAM_MC_SELFRFSH_Res(value)        (((( 1 << 30) - 1) & (value)) << 2)
4258 +
4259 +/***MC Enable Register***/
4260 +#define IFX_SDRAM_MC_CTRLENA                    ((volatile u32*)(IFX_SDRAM + 0x1000))
4261 +#define IFX_SDRAM_MC_CTRLENA_ENA                (1 << 0)
4262 +#define IFX_SDRAM_MC_CTRLENA_Res(value)         (((( 1 << 31) - 1) & (value)) << 1)
4263 +
4264 +/***MC Mode Register Setup Code***/
4265 +#define IFX_SDRAM_MC_MRSCODE                    ((volatile u32*)(IFX_SDRAM + 0x1008))
4266 +#define IFX_SDRAM_MC_MRSCODE_UMC(value)         (((( 1 << 5) - 1) & (value)) << 7)
4267 +#define IFX_SDRAM_MC_MRSCODE_CL(value)          (((( 1 << 3) - 1) & (value)) << 4)
4268 +#define IFX_SDRAM_MC_MRSCODE_WT                 (1 << 3)
4269 +#define IFX_SDRAM_MC_MRSCODE_BL(value)          (((( 1 << 3) - 1) & (value)) << 0)
4270 +
4271 +/***MC Configuration Data-word Width Register***/
4272 +#define IFX_SDRAM_MC_CFGDW                      ((volatile u32*)(IFX_SDRAM + 0x1010))
4273 +#define IFX_SDRAM_MC_CFGDW_DW(value)            (((( 1 << 4) - 1) & (value)) << 0)
4274 +#define IFX_SDRAM_MC_CFGDW_Res(value)           (((( 1 << 28) - 1) & (value)) << 4)
4275 +
4276 +/***MC Configuration Physical Bank 0 Register***/
4277 +#define IFX_SDRAM_MC_CFGPB0                     ((volatile u32*)(IFX_SDRAM + 0x1018))
4278 +#define IFX_SDRAM_MC_CFGPB0_MCSEN0(value)       (((( 1 << 4) - 1) & (value)) << 12)
4279 +#define IFX_SDRAM_MC_CFGPB0_BANKN0(value)       (((( 1 << 4) - 1) & (value)) << 8)
4280 +#define IFX_SDRAM_MC_CFGPB0_ROWW0(value)        (((( 1 << 4) - 1) & (value)) << 4)
4281 +#define IFX_SDRAM_MC_CFGPB0_COLW0(value)        (((( 1 << 4) - 1) & (value)) << 0)
4282 +#define IFX_SDRAM_MC_CFGPB0_Res(value)          (((( 1 << 16) - 1) & (value)) << 16)
4283 +
4284 +/***MC Latency Register***/
4285 +#define IFX_SDRAM_MC_LATENCY                    ((volatile u32*)(IFX_SDRAM + 0x1038))
4286 +#define IFX_SDRAM_MC_LATENCY_TRP(value)         (((( 1 << 4) - 1) & (value)) << 16)
4287 +#define IFX_SDRAM_MC_LATENCY_TRAS(value)        (((( 1 << 4) - 1) & (value)) << 12)
4288 +#define IFX_SDRAM_MC_LATENCY_TRCD(value)        (((( 1 << 4) - 1) & (value)) << 8)
4289 +#define IFX_SDRAM_MC_LATENCY_TDPL(value)        (((( 1 << 4) - 1) & (value)) << 4)
4290 +#define IFX_SDRAM_MC_LATENCY_TDAL(value)        (((( 1 << 4) - 1) & (value)) << 0)
4291 +#define IFX_SDRAM_MC_LATENCY_Res(value)         (((( 1 << 12) - 1) & (value)) << 20)
4292 +
4293 +/***MC Refresh Cycle Time Register***/
4294 +#define IFX_SDRAM_MC_TREFRESH                   ((volatile u32*)(IFX_SDRAM + 0x1040))
4295 +#define IFX_SDRAM_MC_TREFRESH_TREF(value)       (((( 1 << 13) - 1) & (value)) << 0)
4296 +#define IFX_SDRAM_MC_TREFRESH_Res(value)        (((( 1 << 19) - 1) & (value)) << 13)
4297 +
4298 +/***MC Status Register***/
4299 +#define IFX_SDRAM_MC_STAT                       ((volatile u32*)(IFX_SDRAM + 0x0070))
4300 +
4301 +/***MC DDR Control Register 00***/
4302 +#define IFX_DDR_MC_DC00                         ((volatile u32*)(IFX_SDRAM + 0x1000))
4303 +/***MC DDR Control Register 03***/
4304 +#define IFX_DDR_MC_DC03                         ((volatile u32*)(IFX_SDRAM + 0x1030))
4305 +/***MC DDR Control Register 17***/
4306 +#define IFX_DDR_MC_DC17                         ((volatile u32*)(IFX_SDRAM + 0x1110))
4307 +
4308 +/***********************************************************************/
4309 +/*  Module      :  ASC1 register address and bits                      */
4310 +/***********************************************************************/
4311 +
4312 +#define IFX_ASC1                                (KSEG1 | 0x1E100C00)
4313 +
4314 +/***ASC Clock Control Register***/
4315 +#define IFX_ASC1_CLC                            ((volatile u32*)(IFX_ASC1 + 0x0000))
4316 +#define IFX_ASC1_CLC_RMC(value)                 (((( 1 << 8) - 1) & (value)) << 8)
4317 +#define IFX_ASC1_CLC_DISS                       (1 << 1)
4318 +#define IFX_ASC1_CLC_DISR                       (1 << 0)
4319 +
4320 +/***ASC Port Input Select Register***/
4321 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
4322 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
4323 +#define IFX_ASC1_PISEL_RIS                      (1 << 0)
4324 +
4325 +/***ASC Control Register***/
4326 +#define IFX_ASC1_CON                            ((volatile u32*)(IFX_ASC1 + 0x0010))
4327 +#define IFX_ASC1_CON_BEN                        (1 << 20)
4328 +#define IFX_ASC1_CON_TOEN                       (1 << 20)
4329 +#define IFX_ASC1_CON_ROEN                       (1 << 19)
4330 +#define IFX_ASC1_CON_RUEN                       (1 << 18)
4331 +#define IFX_ASC1_CON_FEN                        (1 << 17)
4332 +#define IFX_ASC1_CON_PAL                        (1 << 16)
4333 +#define IFX_ASC1_CON_R                          (1 << 15)
4334 +#define IFX_ASC1_CON_ACO                        (1 << 14)
4335 +#define IFX_ASC1_CON_LB                         (1 << 13)
4336 +#define IFX_ASC1_CON_ERCLK                      (1 << 10)
4337 +#define IFX_ASC1_CON_FDE                        (1 << 9)
4338 +#define IFX_ASC1_CON_BRS                        (1 << 8)
4339 +#define IFX_ASC1_CON_STP                        (1 << 7)
4340 +#define IFX_ASC1_CON_SP                         (1 << 6)
4341 +#define IFX_ASC1_CON_ODD                        (1 << 5)
4342 +#define IFX_ASC1_CON_PEN                        (1 << 4)
4343 +#define IFX_ASC1_CON_M(value)                   (((( 1 << 3) - 1) & (value)) << 0)
4344 +
4345 +/***ASC Staus Register***/
4346 +#define IFX_ASC1_STATE                          ((volatile u32*)(IFX_ASC1 + 0x0014))
4347 +/***ASC Write Hardware Modified Control Register***/
4348 +#define IFX_ASC1_WHBSTATE                       ((volatile u32*)(IFX_ASC1 + 0x0018))
4349 +#define IFX_ASC1_WHBSTATE_SETBE                 (1 << 113)
4350 +#define IFX_ASC1_WHBSTATE_SETTOE                (1 << 12)
4351 +#define IFX_ASC1_WHBSTATE_SETROE                (1 << 11)
4352 +#define IFX_ASC1_WHBSTATE_SETRUE                (1 << 10)
4353 +#define IFX_ASC1_WHBSTATE_SETFE                 (1 << 19)
4354 +#define IFX_ASC1_WHBSTATE_SETPE                 (1 << 18)
4355 +#define IFX_ASC1_WHBSTATE_CLRBE                 (1 << 17)
4356 +#define IFX_ASC1_WHBSTATE_CLRTOE                (1 << 6)
4357 +#define IFX_ASC1_WHBSTATE_CLRROE                (1 << 5)
4358 +#define IFX_ASC1_WHBSTATE_CLRRUE                (1 << 4)
4359 +#define IFX_ASC1_WHBSTATE_CLRFE                 (1 << 3)
4360 +#define IFX_ASC1_WHBSTATE_CLRPE                 (1 << 2)
4361 +#define IFX_ASC1_WHBSTATE_SETREN                (1 << 1)
4362 +#define IFX_ASC1_WHBSTATE_CLRREN                (1 << 0)
4363 +
4364 +/***ASC Baudrate Timer/Reload Register***/
4365 +#define IFX_ASC1_BG                             ((volatile u32*)(IFX_ASC1 + 0x0050))
4366 +#define IFX_ASC1_BG_BR_VALUE(value)             (((( 1 << 13) - 1) & (value)) << 0)
4367 +
4368 +/***ASC Fractional Divider Register***/
4369 +#define IFX_ASC1_FDV                            ((volatile u32*)(IFX_ASC1 + 0x0018))
4370 +#define IFX_ASC1_FDV_FD_VALUE(value)            (((( 1 << 9) - 1) & (value)) << 0)
4371 +
4372 +/***ASC Transmit Buffer Register***/
4373 +#define IFX_ASC1_TBUF                           ((volatile u32*)(IFX_ASC1 + 0x0020))
4374 +#define IFX_ASC1_TBUF_TD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
4375 +
4376 +/***ASC Receive Buffer Register***/
4377 +#define IFX_ASC1_RBUF                           ((volatile u32*)(IFX_ASC1 + 0x0024))
4378 +#define IFX_ASC1_RBUF_RD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
4379 +
4380 +/***ASC Autobaud Control Register***/
4381 +#define IFX_ASC1_ABCON                          ((volatile u32*)(IFX_ASC1 + 0x0030))
4382 +#define IFX_ASC1_ABCON_RXINV                    (1 << 11)
4383 +#define IFX_ASC1_ABCON_TXINV                    (1 << 10)
4384 +#define IFX_ASC1_ABCON_ABEM(value)              (((( 1 << 2) - 1) & (value)) << 8)
4385 +#define IFX_ASC1_ABCON_FCDETEN                  (1 << 4)
4386 +#define IFX_ASC1_ABCON_ABDETEN                  (1 << 3)
4387 +#define IFX_ASC1_ABCON_ABSTEN                   (1 << 2)
4388 +#define IFX_ASC1_ABCON_AUREN                    (1 << 1)
4389 +#define IFX_ASC1_ABCON_ABEN                     (1 << 0)
4390 +
4391 +/***Receive FIFO Control Register***/
4392 +#define IFX_ASC1_RXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0040))
4393 +#define IFX_ASC1_RXFCON_RXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
4394 +#define IFX_ASC1_RXFCON_RXFFLU                  (1 << 1)
4395 +#define IFX_ASC1_RXFCON_RXFEN                   (1 << 0)
4396 +
4397 +/***Transmit FIFO Control Register***/
4398 +#define IFX_ASC1_TXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0044))
4399 +#define IFX_ASC1_TXFCON_TXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
4400 +#define IFX_ASC1_TXFCON_TXFFLU                  (1 << 1)
4401 +#define IFX_ASC1_TXFCON_TXFEN                   (1 << 0)
4402 +
4403 +/***FIFO Status Register***/
4404 +#define IFX_ASC1_FSTAT                          ((volatile u32*)(IFX_ASC1 + 0x0048))
4405 +#define IFX_ASC1_FSTAT_TXFFL(value)             (((( 1 << 6) - 1) & (value)) << 8)
4406 +#define IFX_ASC1_FSTAT_RXFFL(value)             (((( 1 << 6) - 1) & (value)) << 0)
4407 +#define IFX_ASC1_FSTAT_TXFREE_GET(value)        (((value) >> 24) & ((1 << 6) - 1))
4408 +#define IFX_ASC1_FSTAT_TXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 24)
4409 +#define IFX_ASC1_FSTAT_RXFREE_GET(value)        (((value) >> 16) & ((1 << 6) - 1))
4410 +#define IFX_ASC1_FSTAT_RXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 16)
4411 +#define IFX_ASC1_FSTAT_TXFFL_GET(value)         (((value) >> 8) & ((1 << 6) - 1))
4412 +#define IFX_ASC1_FSTAT_TXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 8)
4413 +#define IFX_ASC1_FSTAT_RXFFL_GET(value)         (((value) >> 0) & ((1 << 6) - 1))
4414 +#define IFX_ASC1_FSTAT_RXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 0)
4415 +
4416 +
4417 +/***ASC Autobaud Status Register***/
4418 +#define IFX_ASC1_ABSTAT                         ((volatile u32*)(IFX_ASC1 + 0x0034))
4419 +#define IFX_ASC1_ABSTAT_DETWAIT                 (1 << 4)
4420 +#define IFX_ASC1_ABSTAT_SCCDET                  (1 << 3)
4421 +#define IFX_ASC1_ABSTAT_SCSDET                  (1 << 2)
4422 +#define IFX_ASC1_ABSTAT_FCCDET                  (1 << 1)
4423 +#define IFX_ASC1_ABSTAT_FCSDET                  (1 << 0)
4424 +
4425 +/***ASC Write HW Modified Autobaud Status Register***/
4426 +#define IFX_ASC1_WHBABSTAT                      ((volatile u32*)(IFX_ASC1 + 0x003C))
4427 +#define IFX_ASC1_WHBABSTAT_SETDETWAIT           (1 << 9)
4428 +#define IFX_ASC1_WHBABSTAT_CLRDETWAIT           (1 << 8)
4429 +#define IFX_ASC1_WHBABSTAT_SETSCCDET            (1 << 7)
4430 +#define IFX_ASC1_WHBABSTAT_CLRSCCDET            (1 << 6)
4431 +#define IFX_ASC1_WHBABSTAT_SETSCSDET            (1 << 5)
4432 +#define IFX_ASC1_WHBABSTAT_CLRSCSDET            (1 << 4)
4433 +#define IFX_ASC1_WHBABSTAT_SETFCCDET            (1 << 3)
4434 +#define IFX_ASC1_WHBABSTAT_CLRFCCDET            (1 << 2)
4435 +#define IFX_ASC1_WHBABSTAT_SETFCSDET            (1 << 1)
4436 +#define IFX_ASC1_WHBABSTAT_CLRFCSDET            (1 << 0)
4437 +
4438 +/***ASC IRNCR0 **/
4439 +#define IFX_ASC1_IRNREN                         ((volatile u32*)(IFX_ASC1 + 0x00F4))
4440 +#define IFX_ASC1_IRNICR                         ((volatile u32*)(IFX_ASC1 + 0x00FC))
4441 +/***ASC IRNCR1 **/
4442 +#define IFX_ASC1_IRNCR                          ((volatile u32*)(IFX_ASC1 + 0x00F8))
4443 +#define IFX_ASC_IRNCR_TIR                       0x1
4444 +#define IFX_ASC_IRNCR_RIR                       0x2
4445 +#define IFX_ASC_IRNCR_EIR                       0x4
4446 +
4447 +
4448 +
4449 +/***********************************************************************/
4450 +/*  Module      :  DMA register address and bits                       */
4451 +/***********************************************************************/
4452 +
4453 +#define IFX_DMA                                 (KSEG1 | 0x1E104100)
4454 +
4455 +#define IFX_DMA_BASE                            IFX_DMA
4456 +#define IFX_DMA_CLC                             (volatile u32*)(IFX_DMA_BASE + 0x00)
4457 +#define IFX_DMA_ID                              (volatile u32*)(IFX_DMA_BASE + 0x08)
4458 +#define IFX_DMA_CTRL                            (volatile u32*)(IFX_DMA_BASE + 0x10)
4459 +#define IFX_DMA_CPOLL                           (volatile u32*)(IFX_DMA_BASE + 0x14)
4460 +
4461 +#define IFX_DMA_CS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x18 + 0x38 * (i))
4462 +#define IFX_DMA_CCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x1C + 0x38 * (i))
4463 +#define IFX_DMA_CDBA(i)                         (volatile u32*)(IFX_DMA_BASE + 0x20 + 0x38 * (i))
4464 +#define IFX_DMA_CDLEN(i)                        (volatile u32*)(IFX_DMA_BASE + 0x24 + 0x38 * (i))
4465 +#define IFX_DMA_CIS(i)                          (volatile u32*)(IFX_DMA_BASE + 0x28 + 0x38 * (i))
4466 +#define IFX_DMA_CIE(i)                          (volatile u32*)(IFX_DMA_BASE + 0x2C + 0x38 * (i))
4467 +
4468 +#define IFX_DMA_CGBL                                (volatile u32*)(IFX_DMA_BASE + 0x30)
4469 +
4470 +#define IFX_DMA_PS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x40 + 0x30 * (i))
4471 +#define IFX_DMA_PCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x44 + 0x30 * (i))
4472 +
4473 +#define IFX_DMA_IRNEN                           (volatile u32*)(IFX_DMA_BASE + 0xf4)
4474 +#define IFX_DMA_IRNCR                           (volatile u32*)(IFX_DMA_BASE + 0xf8)
4475 +#define IFX_DMA_IRNICR                          (volatile u32*)(IFX_DMA_BASE + 0xfc)
4476 +/* Global Software Reset (0) */
4477 +#define IFX_DMA_CTRL_RST                        (0x1)
4478 +
4479 +/* Channel Polling Register */
4480 +
4481 +/* Enable (31) */
4482 +#define IFX_DMA_CPOLL_EN                        (0x1 << 31)
4483 +#define IFX_DMA_CPOLL_EN_VAL(val)               (((val) & 0x1) << 31)
4484 +
4485 +/* Counter (15:4) */
4486 +#define IFX_DMA_CPOLL_CNT                       (0xfff << 4)
4487 +#define IFX_DMA_CPOLL_CNT_VAL(val)              (((val) & 0xfff) << 4)
4488 +
4489 +/* Channel Control Register */
4490 +
4491 +/* Peripheral to Peripheral Copy (24) */
4492 +#define IFX_DMA_CCTRL_P2PCPY                    (0x1 << 24)
4493 +#define IFX_DMA_CCTRL_P2PCPY_VAL(val)           (((val) & 0x1) << 24)
4494 +#define IFX_DMA_CCTRL_P2PCPY_GET(val)           ((((val) & IFX_DMA_CCTRL_P2PCPY) >> 24) & 0x1)
4495 +
4496 +/* Channel Weight for Transmit Direction (17:16) */
4497 +#define IFX_DMA_CCTRL_TXWGT                     (0x3 << 16)
4498 +#define IFX_DMA_CCTRL_TXWGT_VAL(val)            (((val) & 0x3) << 16)
4499 +#define IFX_DMA_CCTRL_TXWGT_GET(val)            ((((val) & IFX_DMA_CCTRL_TXWGT) >> 16) & 0x3)
4500 +
4501 +/* Port Assignment (13:11) */
4502 +#define IFX_DMA_CCTRL_PRTNR                     (0x7 << 11)
4503 +#define IFX_DMA_CCTRL_PRTNR_GET(val)            ((((val) & IFX_DMA_CCTRL_PRTNR) >> 11) & 0x7)
4504 +
4505 +/* Class (10:9) */
4506 +#define IFX_DMA_CCTRL_CLASS                     (0x3 << 9)
4507 +#define IFX_DMA_CCTRL_CLASS_VAL(val)            (((val) & 0x3) << 9)
4508 +#define IFX_DMA_CCTRL_CLASS_GET(val)            ((((val) & IFX_DMA_CCTRL_CLASS) >> 9) & 0x3)
4509 +
4510 +/* Direction (8) */
4511 +#define IFX_DMA_CCTRL_DIR                       (0x1 << 8)
4512 +/* Reset (1) */
4513 +#define IFX_DMA_CCTRL_RST                       (0x1 << 1)
4514 +/* Channel On or Off (0) */
4515 +#define IFX_DMA_CCTRL_ON                        (0x1)
4516 +
4517 +/* Channel Interrupt Status Register  */
4518 +
4519 +/* SAI Read Error Interrupt (5) */
4520 +#define IFX_DMA_CIS_RDERR                       (0x1 << 5)
4521 +/* Channel Off Interrupt (4) */
4522 +#define IFX_DMA_CIS_CHOFF                       (0x1 << 4)
4523 +/* Descriptor Complete Interrupt (3) */
4524 +#define IFX_DMA_CIS_DESCPT                      (0x1 << 3)
4525 +/* Descriptor Under-Run Interrupt (2) */
4526 +#define IFX_DMA_CIS_DUR                         (0x1 << 2)
4527 +/* End of Packet Interrupt (1) */
4528 +#define IFX_DMA_CIS_EOP                         (0x1 << 1)
4529 +
4530 +#define IFX_DMA_CIS_ALL                         (IFX_DMA_CIS_RDERR | IFX_DMA_CIS_CHOFF| \
4531 +                                                 IFX_DMA_CIS_DESCPT | IFX_DMA_CIS_DUR | \
4532 +                                                 IFX_DMA_CIS_EOP)
4533 +
4534 +/*  Channel Interrupt Enable Register */
4535 +
4536 +/* SAI Read Error Interrupt (5) */
4537 +#define IFX_DMA_CIE_RDERR                       (0x1 << 5)
4538 +/* Channel Off Interrupt (4) */
4539 +#define IFX_DMA_CIE_CHOFF                       (0x1 << 4)
4540 +/* Descriptor Complete Interrupt Enable (3) */
4541 +#define IFX_DMA_CIE_DESCPT                      (0x1 << 3)
4542 +/* Descriptor Under Run Interrupt Enable (2) */
4543 +#define IFX_DMA_CIE_DUR                         (0x1 << 2)
4544 +/* End of Packet Interrupt Enable (1) */
4545 +#define IFX_DMA_CIE_EOP                         (0x1 << 1)
4546 +
4547 +#define IFX_DMA_CIE_DEFAULT                     (IFX_DMA_CIE_DESCPT | IFX_DMA_CIE_EOP)
4548 +
4549 +/* Port Select Register */
4550 +
4551 +/* Port Selection (2:0) */
4552 +#define IFX_DMA_PS_PS                           (0x7)
4553 +#define IFX_DMA_PS_PS_VAL(val)                  (((val) & 0x7) << 0)
4554 +
4555 +/* Port Control Register */
4556 +
4557 +/* General Purpose Control (16) */
4558 +#define IFX_DMA_PCTRL_GPC                       (0x1 << 16)
4559 +#define IFX_DMA_PCTRL_GPC_VAL(val)              (((val) & 0x1) << 16)
4560 +
4561 +/* Port Weight for Transmit Direction (14:12) */
4562 +#define IFX_DMA_PCTRL_TXWGT                     (0x7 << 12)
4563 +#define IFX_DMA_PCTRL_TXWGT_VAL(val)            (((val) & 0x7) << 12)
4564 +/* Endianness for Transmit Direction (11:10) */
4565 +#define IFX_DMA_PCTRL_TXENDI                    (0x3 << 10)
4566 +#define IFX_DMA_PCTRL_TXENDI_VAL(val)           (((val) & 0x3) << 10)
4567 +/* Endianness for Receive Direction (9:8) */
4568 +#define IFX_DMA_PCTRL_RXENDI                    (0x3 << 8)
4569 +#define IFX_DMA_PCTRL_RXENDI_VAL(val)           (((val) & 0x3) << 8)
4570 +/* Packet Drop Enable (6) */
4571 +#define IFX_DMA_PCTRL_PDEN                      (0x1 << 6)
4572 +#define IFX_DMA_PCTRL_PDEN_VAL(val)             (((val) & 0x1) << 6)
4573 +/* Burst Length for Transmit Direction (5:4) */
4574 +#define IFX_DMA_PCTRL_TXBL                      (0x3 << 4)
4575 +#define IFX_DMA_PCTRL_TXBL_VAL(val)             (((val) & 0x3) << 4)
4576 +/* Burst Length for Receive Direction (3:2) */
4577 +#define IFX_DMA_PCTRL_RXBL                      (0x3 << 2)
4578 +#define IFX_DMA_PCTRL_RXBL_VAL(val)             (((val) & 0x3) << 2)
4579 +
4580 +
4581 +
4582 +/***********************************************************************/
4583 +/*  Module      :  Debug register address and bits                     */
4584 +/***********************************************************************/
4585 +
4586 +#define IFX_Debug                               (KSEG1 | 0x1F106000)
4587 +
4588 +/***MCD Break Bus Switch Register***/
4589 +#define IFX_Debug_MCD_BBS                       ((volatile u32*)(IFX_Debug + 0x0000))
4590 +#define IFX_Debug_MCD_BBS_BTP1                  (1 << 19)
4591 +#define IFX_Debug_MCD_BBS_BTP0                  (1 << 18)
4592 +#define IFX_Debug_MCD_BBS_BSP1                  (1 << 17)
4593 +#define IFX_Debug_MCD_BBS_BSP0                  (1 << 16)
4594 +#define IFX_Debug_MCD_BBS_BT5EN                 (1 << 15)
4595 +#define IFX_Debug_MCD_BBS_BT4EN                 (1 << 14)
4596 +#define IFX_Debug_MCD_BBS_BT5                   (1 << 13)
4597 +#define IFX_Debug_MCD_BBS_BT4                   (1 << 12)
4598 +#define IFX_Debug_MCD_BBS_BS5EN                 (1 << 7)
4599 +#define IFX_Debug_MCD_BBS_BS4EN                 (1 << 6)
4600 +#define IFX_Debug_MCD_BBS_BS5                   (1 << 5)
4601 +#define IFX_Debug_MCD_BBS_BS4                   (1 << 4)
4602 +
4603 +/***MCD Multiplexer Control Register***/
4604 +#define IFX_Debug_MCD_MCR                       ((volatile u32*)(IFX_Debug+ 0x0008))
4605 +#define IFX_Debug_MCD_MCR_MUX5                  (1 << 4)
4606 +#define IFX_Debug_MCD_MCR_MUX4                  (1 << 3)
4607 +#define IFX_Debug_MCD_MCR_MUX1                  (1 << 0)
4608 +
4609 +
4610 +
4611 +/***********************************************************************/
4612 +/*  Module      :  ICU register address and bits                       */
4613 +/***********************************************************************/
4614 +
4615 +#define IFX_ICU                                 (KSEG1 | 0x1F880200)
4616 +
4617 +#define IFX_ICU_IM0_ISR                         ((volatile u32*)(IFX_ICU + 0x0000))
4618 +#define IFX_ICU_IM0_IER                         ((volatile u32*)(IFX_ICU + 0x0008))
4619 +#define IFX_ICU_IM0_IOSR                        ((volatile u32*)(IFX_ICU + 0x0010))
4620 +#define IFX_ICU_IM0_IRSR                        ((volatile u32*)(IFX_ICU + 0x0018))
4621 +#define IFX_ICU_IM0_IMR                         ((volatile u32*)(IFX_ICU + 0x0020))
4622 +
4623 +#define IFX_ICU_IM1_ISR                         ((volatile u32*)(IFX_ICU + 0x0028))
4624 +#define IFX_ICU_IM1_IER                         ((volatile u32*)(IFX_ICU + 0x0030))
4625 +#define IFX_ICU_IM1_IOSR                        ((volatile u32*)(IFX_ICU + 0x0038))
4626 +#define IFX_ICU_IM1_IRSR                        ((volatile u32*)(IFX_ICU + 0x0040))
4627 +#define IFX_ICU_IM1_IMR                         ((volatile u32*)(IFX_ICU + 0x0048))
4628 +
4629 +#define IFX_ICU_IM2_ISR                         ((volatile u32*)(IFX_ICU + 0x0050))
4630 +#define IFX_ICU_IM2_IER                         ((volatile u32*)(IFX_ICU + 0x0058))
4631 +#define IFX_ICU_IM2_IOSR                        ((volatile u32*)(IFX_ICU + 0x0060))
4632 +#define IFX_ICU_IM2_IRSR                        ((volatile u32*)(IFX_ICU + 0x0068))
4633 +#define IFX_ICU_IM2_IMR                         ((volatile u32*)(IFX_ICU + 0x0070))
4634 +
4635 +#define IFX_ICU_IM3_ISR                         ((volatile u32*)(IFX_ICU + 0x0078))
4636 +#define IFX_ICU_IM3_IER                         ((volatile u32*)(IFX_ICU + 0x0080))
4637 +#define IFX_ICU_IM3_IOSR                        ((volatile u32*)(IFX_ICU + 0x0088))
4638 +#define IFX_ICU_IM3_IRSR                        ((volatile u32*)(IFX_ICU + 0x0090))
4639 +#define IFX_ICU_IM3_IMR                         ((volatile u32*)(IFX_ICU + 0x0098))
4640 +
4641 +#define IFX_ICU_IM4_ISR                         ((volatile u32*)(IFX_ICU + 0x00A0))
4642 +#define IFX_ICU_IM4_IER                         ((volatile u32*)(IFX_ICU + 0x00A8))
4643 +#define IFX_ICU_IM4_IOSR                        ((volatile u32*)(IFX_ICU + 0x00B0))
4644 +#define IFX_ICU_IM4_IRSR                        ((volatile u32*)(IFX_ICU + 0x00B8))
4645 +#define IFX_ICU_IM4_IMR                         ((volatile u32*)(IFX_ICU + 0x00C0))
4646 +
4647 +/***Interrupt Vector Value Register***/
4648 +#define IFX_ICU_IM_VEC_5                        ((volatile u32*)(IFX_ICU + 0x00C8))
4649 +#define IFX_ICU_IM_VEC                          ((volatile u32*)(IFX_ICU + 0x00D0))
4650 +
4651 +/***********************************************************************/
4652 +
4653 +#define IFX_ICU_VPE1                            (KSEG1 | 0x1F880300)
4654 +#define IFX_ICU1                                IFX_ICU_VPE1
4655 +
4656 +#define IFX_ICU_VPE1_IM0_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0000))
4657 +#define IFX_ICU_VPE1_IM0_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0008))
4658 +#define IFX_ICU_VPE1_IM0_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0010))
4659 +#define IFX_ICU_VPE1_IM0_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0018))
4660 +#define IFX_ICU_VPE1_IM0_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0020))
4661 +
4662 +#define IFX_ICU_VPE1_IM1_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0028))
4663 +#define IFX_ICU_VPE1_IM1_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0030))
4664 +#define IFX_ICU_VPE1_IM1_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0038))
4665 +#define IFX_ICU_VPE1_IM1_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0040))
4666 +#define IFX_ICU_VPE1_IM1_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0048))
4667 +
4668 +#define IFX_ICU_VPE1_IM2_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0050))
4669 +#define IFX_ICU_VPE1_IM2_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0058))
4670 +#define IFX_ICU_VPE1_IM2_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0060))
4671 +#define IFX_ICU_VPE1_IM2_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0068))
4672 +#define IFX_ICU_VPE1_IM2_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0070))
4673 +
4674 +#define IFX_ICU_VPE1_IM3_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0078))
4675 +#define IFX_ICU_VPE1_IM3_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0080))
4676 +#define IFX_ICU_VPE1_IM3_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0088))
4677 +#define IFX_ICU_VPE1_IM3_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0090))
4678 +#define IFX_ICU_VPE1_IM3_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0098))
4679 +
4680 +#define IFX_ICU_VPE1_IM4_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A0))
4681 +#define IFX_ICU_VPE1_IM4_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A8))
4682 +#define IFX_ICU_VPE1_IM4_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B0))
4683 +#define IFX_ICU_VPE1_IM4_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B8))
4684 +#define IFX_ICU_VPE1_IM4_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00C0))
4685 +
4686 +/***Interrupt Vector Value Register***/
4687 +#define IFX_ICU_VPE1_IM_VEC_5                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00C8))
4688 +#define IFX_ICU_VPE1_IM_VEC                     ((volatile u32*)(IFX_ICU_VPE1 + 0x00D0))
4689 +#define IFX_ICU_IM_VEC1                         IFX_ICU_VPE1_IM_VEC
4690 +
4691 +/* MSI PIC */
4692 +#define IFX_MSI_PIC_REG_BASE                    (KSEG1 | 0x1F700000)
4693 +
4694 +#define IFX_MSI1_PIC_REG_BASE                   (KSEG1 | 0x1F500000)
4695 +
4696 +#define IFX_MSI_PIC_BIG_ENDIAN                  1
4697 +#define IFX_MSI_PIC_LITTLE_ENDIAN               0
4698 +
4699 +#define IFX_MSI_PCI_INT_DISABLE                 0x80000000
4700 +#define IFX_MSI_PIC_INT_LINE                    0x30000000
4701 +#define IFX_MSI_PIC_INT_LINE_S                  28
4702 +#define IFX_MSI_PIC_MSG_ADDR                    0x0FFF0000
4703 +#define IFX_MSI_PIC_MSG_ADDR_S                  16
4704 +#define IFX_MSI_PIC_MSG_DATA                    0x0000FFFF
4705 +#define IFX_MSI_PIC_MSG_DATA_S                  0x0
4706 +
4707 +/***Interrupt Vector Value Mask***/
4708 +#define IFX_ICU_IM0_VEC_MASK                    (0x3F << 0)
4709 +#define IFX_ICU_IM1_VEC_MASK                    (0x3F << 6)
4710 +#define IFX_ICU_IM2_VEC_MASK                    (0x3F << 12)
4711 +#define IFX_ICU_IM3_VEC_MASK                    (0x3F << 18)
4712 +#define IFX_ICU_IM4_VEC_MASK                    (0x3F << 24)
4713 +
4714 +/***External Interrupt Control Register***/
4715 +#define IFX_ICU_EIU                             (KSEG1 | 0x1F101000)
4716 +#define IFX_ICU_EIU_EXIN_C                      ((volatile u32 *)(IFX_ICU_EIU + 0x0000))
4717 +#define IFX_ICU_EIU_INIC                        ((volatile u32 *)(IFX_ICU_EIU + 0x0004))
4718 +#define IFX_ICU_EIU_INC                         ((volatile u32 *)(IFX_ICU_EIU + 0x0008))
4719 +#define IFX_ICU_EIU_INEN                        ((volatile u32 *)(IFX_ICU_EIU + 0x000C))
4720 +#define IFX_YIELDEN(n)                          ((volatile u32 *)(IFX_ICU_EIU + 0x0010 + (n) * 4)
4721 +#define IFX_NMI_CR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F0))
4722 +#define IFX_NMI_SR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F4))
4723 +
4724 +
4725 +
4726 +/***********************************************************************/
4727 +/*  Module      :  MPS register address and bits                       */
4728 +/***********************************************************************/
4729 +
4730 +#define IFX_MPS                                 (KSEG1 | 0x1F107000)
4731 +
4732 +#define IFX_MPS_CHIPID                          ((volatile u32*)(IFX_MPS + 0x0344))
4733 +#define IFX_MPS_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
4734 +#define IFX_MPS_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
4735 +#define IFX_MPS_CHIPID_PARTNUM_GET(value)       (((value) >> 12) & ((1 << 16) - 1))
4736 +#define IFX_MPS_CHIPID_PARTNUM_SET(value)       (((( 1 << 16) - 1) & (value)) << 12)
4737 +#define IFX_MPS_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 10) - 1))
4738 +#define IFX_MPS_CHIPID_MANID_SET(value)         (((( 1 << 10) - 1) & (value)) << 1)
4739 +
4740 +
4741 +/* voice channel 0 ... 3 interrupt enable register */
4742 +#define IFX_MPS_VC0ENR                          ((volatile u32*)(IFX_MPS + 0x0000))
4743 +#define IFX_MPS_VC1ENR                          ((volatile u32*)(IFX_MPS + 0x0004))
4744 +#define IFX_MPS_VC2ENR                          ((volatile u32*)(IFX_MPS + 0x0008))
4745 +#define IFX_MPS_VC3ENR                          ((volatile u32*)(IFX_MPS + 0x000C))
4746 +/* voice channel 0 ... 3 interrupt status read register */
4747 +#define IFX_MPS_RVC0SR                          ((volatile u32*)(IFX_MPS + 0x0010))
4748 +#define IFX_MPS_RVC1SR                          ((volatile u32*)(IFX_MPS + 0x0014))
4749 +#define IFX_MPS_RVC2SR                          ((volatile u32*)(IFX_MPS + 0x0018))
4750 +#define IFX_MPS_RVC3SR                          ((volatile u32*)(IFX_MPS + 0x001C))
4751 +/* voice channel 0 ... 3 interrupt status set register */
4752 +#define IFX_MPS_SVC0SR                          ((volatile u32*)(IFX_MPS + 0x0020))
4753 +#define IFX_MPS_SVC1SR                          ((volatile u32*)(IFX_MPS + 0x0024))
4754 +#define IFX_MPS_SVC2SR                          ((volatile u32*)(IFX_MPS + 0x0028))
4755 +#define IFX_MPS_SVC3SR                          ((volatile u32*)(IFX_MPS + 0x002C))
4756 +/* voice channel 0 ... 3 interrupt status clear register */
4757 +#define IFX_MPS_CVC0SR                          ((volatile u32*)(IFX_MPS + 0x0030))
4758 +#define IFX_MPS_CVC1SR                          ((volatile u32*)(IFX_MPS + 0x0034))
4759 +#define IFX_MPS_CVC2SR                          ((volatile u32*)(IFX_MPS + 0x0038))
4760 +#define IFX_MPS_CVC3SR                          ((volatile u32*)(IFX_MPS + 0x003C))
4761 +/* common status 0 and 1 read register */
4762 +#define IFX_MPS_RAD0SR                          ((volatile u32*)(IFX_MPS + 0x0040))
4763 +#define IFX_MPS_RAD1SR                          ((volatile u32*)(IFX_MPS + 0x0044))
4764 +/* common status 0 and 1 set register */
4765 +#define IFX_MPS_SAD0SR                          ((volatile u32*)(IFX_MPS + 0x0048))
4766 +#define IFX_MPS_SAD1SR                          ((volatile u32*)(IFX_MPS + 0x004C))
4767 +/* common status 0 and 1 clear register */
4768 +#define IFX_MPS_CAD0SR                          ((volatile u32*)(IFX_MPS + 0x0050))
4769 +#define IFX_MPS_CAD1SR                          ((volatile u32*)(IFX_MPS + 0x0054))
4770 +/* common status 0 and 1 enable register */
4771 +#define IFX_MPS_AD0ENR                          ((volatile u32*)(IFX_MPS + 0x0058))
4772 +#define IFX_MPS_AD1ENR                          ((volatile u32*)(IFX_MPS + 0x005C))
4773 +/* notification enable register */
4774 +#define IFX_MPS_CPU0_NFER                       ((volatile u32*)(IFX_MPS + 0x0060))
4775 +#define IFX_MPS_CPU1_NFER                       ((volatile u32*)(IFX_MPS + 0x0064))
4776 +/* CPU to CPU interrup request register */
4777 +#define IFX_MPS_CPU0_2_CPU1_IRR                 ((volatile u32*)(IFX_MPS + 0x0070))
4778 +#define IFX_MPS_CPU0_2_CPU1_IER                 ((volatile u32*)(IFX_MPS + 0x0074))
4779 +/* Global interrupt request and request enable register */
4780 +#define IFX_MPS_GIRR                            ((volatile u32*)(IFX_MPS + 0x0078))
4781 +#define IFX_MPS_GIER                            ((volatile u32*)(IFX_MPS + 0x007C))
4782 +
4783 +#define IFX_MPS_SRAM                            ((volatile u32*)(KSEG1 | 0x1F200000))
4784 +
4785 +#define IFX_MPS_VCPU_FW_AD                      ((volatile u32*)(KSEG1 | 0x1F2001E0))
4786 +
4787 +#define IFX_FUSE_ID_CFG                         ((volatile u32*)(KSEG1 | 0x1F107350))
4788 +#define IFX_FUSE_BASE_ADDR                      (KSEG1 | 0x1F107354)
4789 +
4790 +
4791 +
4792 +/************************************************************************/
4793 +/*   Module       :   DEU register address and bits                     */
4794 +/************************************************************************/
4795 +
4796 +#define IFX_DEU_BASE_ADDR                       (KSEG1 | 0x1E103100)
4797 +
4798 +/*   DEU Control Register */
4799 +#define IFX_DEU_CLK                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0000))
4800 +#define IFX_DEU_ID                              ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0008))
4801 +
4802 +/*   DEU control register */
4803 +#define IFX_DES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0010))
4804 +#define IFX_DES_IHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0014))
4805 +#define IFX_DES_ILR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0018))
4806 +#define IFX_DES_K1HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x001C))
4807 +#define IFX_DES_K1LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0020))
4808 +#define IFX_DES_K3HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0024))
4809 +#define IFX_DES_K3LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0028))
4810 +#define IFX_DES_IVHR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x002C))
4811 +#define IFX_DES_IVLR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0030))
4812 +#define IFX_DES_OHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0040))
4813 +#define IFX_DES_OLR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
4814 +
4815 +/* AES DEU register */
4816 +#define IFX_AES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
4817 +#define IFX_AES_ID3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0054))
4818 +#define IFX_AES_ID2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0058))
4819 +#define IFX_AES_ID1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x005C))
4820 +#define IFX_AES_ID0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0060))
4821 +
4822 +/* AES Key register */
4823 +#define IFX_AES_K7R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0064))
4824 +#define IFX_AES_K6R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0068))
4825 +#define IFX_AES_K5R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x006C))
4826 +#define IFX_AES_K4R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0070))
4827 +#define IFX_AES_K3R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0074))
4828 +#define IFX_AES_K2R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0078))
4829 +#define IFX_AES_K1R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x007C))
4830 +#define IFX_AES_K0R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0080))
4831 +
4832 +/* AES vector register */
4833 +#define IFX_AES_IV3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0084))
4834 +#define IFX_AES_IV2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0088))
4835 +#define IFX_AES_IV1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x008C))
4836 +#define IFX_AES_IV0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0090))
4837 +#define IFX_AES_0D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0094))
4838 +#define IFX_AES_0D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0098))
4839 +#define IFX_AES_OD1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x009C))
4840 +#define IFX_AES_OD0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00A0))
4841 +
4842 +/* ARC4 DEU register */
4843 +#define IFX_ARC4_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0100))
4844 +#define IFX_ARC4_IDLEN                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0114))
4845 +#define IFX_ARC4_ID3R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0118))
4846 +#define IFX_ARC4_ID2R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x011C))
4847 +#define IFX_ARC4_ID1R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0120))
4848 +#define IFX_ARC4_ID0R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0124))
4849 +
4850 +/* ARC4 Key register */
4851 +#define IFX_ARC4_K3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0104))
4852 +#define IFX_ARC4_K2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0108))
4853 +#define IFX_ARC4_K1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x010C))
4854 +#define IFX_ARC4_K0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0110))
4855 +
4856 +/* ARC4 vector register */
4857 +#define IFX_ARC4_OD3R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0128))
4858 +#define IFX_ARC4_OD2R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x012C))
4859 +#define IFX_ARC4_OD1R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0130))
4860 +#define IFX_ARC4_OD0R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0134))
4861 +
4862 +/* hash control register */
4863 +#define IFX_HASH_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B0))
4864 +#define IFX_HASH_MR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B4))
4865 +#define IFX_HASH_D1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B8))
4866 +#define IFX_HASH_D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00BC))
4867 +#define IFX_HASH_D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C0))
4868 +#define IFX_HASH_D4R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C4))
4869 +#define IFX_HASH_D5R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C8))
4870 +
4871 +#define IFX_HMAC_KIDX                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D0))
4872 +#define IFX_HMAC_KEY                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D4))
4873 +#define IFX_HMAC_DBN                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D8))
4874 +
4875 +#define IFX_DEU_DMA_CON                         ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00EC))
4876 +
4877 +#define IFX_DEU_IRNEN                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F4))
4878 +#define IFX_DEU_IRNCR                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F8))
4879 +#define IFX_DEU_IRNICR                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00FC))
4880 +
4881 +
4882 +
4883 +/************************************************************************/
4884 +/*   Module       :   PPE register address and bits                     */
4885 +/************************************************************************/
4886 +
4887 +#define IFX_PPE32_BASE                          (KSEG1 | 0x1E200000)
4888 +#define IFX_PPE32_DEBUG_BREAK_TRACE_REG         (IFX_PPE32_BASE + (0x0000 * 4))
4889 +#define IFX_PPE32_INT_MASK_STATUS_REG           (IFX_PPE32_BASE + (0x0030 * 4))
4890 +#define IFX_PPE32_INT_RESOURCE_REG              (IFX_PPE32_BASE + (0x0040 * 4))
4891 +#define IFX_PPE32_CDM_CODE_MEM_B0               (IFX_PPE32_BASE + (0x1000 * 4))
4892 +#define IFX_PPE32_CDM_CODE_MEM_B1               (IFX_PPE32_BASE + (0x2000 * 4))
4893 +#define IFX_PPE32_DATA_MEM_MAP_REG_BASE         (IFX_PPE32_BASE + (0x4000 * 4))
4894 +
4895 +#define IFX_PPE32_SRST                          (IFX_PPE32_BASE + 0x10080)
4896 +
4897 +/*
4898 + *    ETOP MDIO Registers
4899 + */
4900 +#define IFX_PP32_ETOP_MDIO_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0600 * 4)))
4901 +#define IFX_PP32_ETOP_MDIO_ACC                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0601 * 4)))
4902 +#define IFX_PP32_ETOP_CFG                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0602 * 4)))
4903 +#define IFX_PP32_ETOP_IG_VLAN_COS               ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0603 * 4)))
4904 +#define IFX_PP32_ETOP_IG_DSCP_COS3              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0604 * 4)))
4905 +#define IFX_PP32_ETOP_IG_DSCP_COS2              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0605 * 4)))
4906 +#define IFX_PP32_ETOP_IG_DSCP_COS1              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0606 * 4)))
4907 +#define IFX_PP32_ETOP_IG_DSCP_COS0              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0607 * 4)))
4908 +#define IFX_PP32_ETOP_IG_PLEN_CTRL              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0608 * 4)))
4909 +#define IFX_PP32_ETOP_ISR                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060A * 4)))
4910 +#define IFX_PP32_ETOP_IER                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060B * 4)))
4911 +#define IFX_PP32_ETOP_VPID                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060C * 4)))
4912 +#define IFX_PP32_ENET_MAC_CFG                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0610 * 4)))
4913 +#define IFX_PP32_ENETS_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0612 * 4)))
4914 +#define IFX_PP32_ENETS_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0613 * 4)))
4915 +#define IFX_PP32_ENETS_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0614 * 4)))
4916 +#define IFX_PP32_ENETS_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0615 * 4)))
4917 +#define IFX_PP32_ENETS_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0616 * 4)))
4918 +#define IFX_PP32_ENETS_BUF_CTRL                 ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0617 * 4)))
4919 +#define IFX_PP32_ENETS_COS_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0618 * 4)))
4920 +#define IFX_PP32_ENETS_IGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0619 * 4)))
4921 +#define IFX_PP32_ENETS_IGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061A * 4)))
4922 +#define IFX_PP32_ENET_MAC_DA0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061B * 4)))
4923 +#define IFX_PP32_ENET_MAC_DA1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061C * 4)))
4924 +
4925 +#define IFX_PP32_ENETF_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0630 * 4)))
4926 +#define IFX_PP32_ENETF_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0631 * 4)))
4927 +#define IFX_PP32_ENETF_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0632 * 4)))
4928 +#define IFX_PP32_ENETF_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0633 * 4)))
4929 +#define IFX_PP32_ENETF_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0634 * 4)))
4930 +#define IFX_PP32_ENETF_HFCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0635 * 4)))
4931 +#define IFX_PP32_ENETF_TXCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0636 * 4)))
4932 +
4933 +#define IFX_PP32_ENETF_VLCOS0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0638 * 4)))
4934 +#define IFX_PP32_ENETF_VLCOS1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0639 * 4)))
4935 +#define IFX_PP32_ENETF_VLCOS2                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063A * 4)))
4936 +#define IFX_PP32_ENETF_VLCOS3                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063B * 4)))
4937 +#define IFX_PP32_ENETF_EGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063C * 4)))
4938 +#define IFX_PP32_ENETF_EGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063D * 4)))
4939 +
4940 +
4941 +/* Sharebuff SB RAM2 control data */
4942 +#define IFX_PP32_SB2_DATABASE                   ((IFX_PPE32_BASE + (0x8C00 * 4)))
4943 +#define IFX_PP32_SB2_CTRLBASE                   ((IFX_PPE32_BASE + (0x92E0 * 4)))
4944 +
4945 +
4946 +#if 0   //  AR10 has 7 port switch inherited from VR9
4947 +/************************************************************************/
4948 +/*   Module       :   3-port Switch register address and bits           */
4949 +/************************************************************************/
4950 +
4951 +#define IFX_SW                                  (KSEG1 | 0x1E108000)
4952 +
4953 +#define IFX_SW_PS                               (IFX_SW + 0x000)
4954 +#define IFX_SW_P0_CTL                           (IFX_SW + 0x004)
4955 +#define IFX_SW_P1_CTL                           (IFX_SW + 0x008)
4956 +#define IFX_SW_P2_CTL                           (IFX_SW + 0x00C)
4957 +#define IFX_SW_P0_VLAN                          (IFX_SW + 0x010)
4958 +#define IFX_SW_P1_VLAN                          (IFX_SW + 0x014)
4959 +#define IFX_SW_P2_VLAN                          (IFX_SW + 0x018)
4960 +#define IFX_SW_P0_INCTL                         (IFX_SW + 0x020)
4961 +#define IFX_SW_P1_INCTL                         (IFX_SW + 0x024)
4962 +#define IFX_SW_P2_INCTL                         (IFX_SW + 0x028)
4963 +#define IFX_SW_DF_PORTMAP                       (IFX_SW + 0x02C)
4964 +#define IFX_SW_P0_ECS_Q32                       (IFX_SW + 0x030)
4965 +#define IFX_SW_P0_ECS_Q10                       (IFX_SW + 0x034)
4966 +#define IFX_SW_P0_ECW_Q32                       (IFX_SW + 0x038)
4967 +#define IFX_SW_P0_ECW_Q10                       (IFX_SW + 0x03C)
4968 +#define IFX_SW_P1_ECS_Q32                       (IFX_SW + 0x040)
4969 +#define IFX_SW_P1_ECS_Q10                       (IFX_SW + 0x044)
4970 +#define IFX_SW_P1_ECW_Q32                       (IFX_SW + 0x048)
4971 +#define IFX_SW_P1_ECW_Q10                       (IFX_SW + 0x04C)
4972 +#define IFX_SW_P2_ECS_Q32                       (IFX_SW + 0x050)
4973 +#define IFX_SW_P2_ECS_Q10                       (IFX_SW + 0x054)
4974 +#define IFX_SW_P2_ECW_Q32                       (IFX_SW + 0x058)
4975 +#define IFX_SW_P2_ECW_Q10                       (IFX_SW + 0x05C)
4976 +#define IFX_SW_INT_ENA                          (IFX_SW + 0x060)
4977 +#define IFX_SW_INT_ST                           (IFX_SW + 0x064)
4978 +#define IFX_SW_GCTL0                            (IFX_SW + 0x068)
4979 +#define IFX_SW_GCTL1                            (IFX_SW + 0x06C)
4980 +#define IFX_SW_ARP                              (IFX_SW + 0x070)
4981 +#define IFX_SW_STRM_CTL                         (IFX_SW + 0x074)
4982 +#define IFX_SW_RGMII_CTL                        (IFX_SW + 0x078)
4983 +#define IFX_SW_1P_PRT                           (IFX_SW + 0x07C)
4984 +#define IFX_SW_GBKT_SZBS                        (IFX_SW + 0x080)
4985 +#define IFX_SW_GBKT_SZEBS                       (IFX_SW + 0x084)
4986 +#define IFX_SW_BF_TH                            (IFX_SW + 0x088)
4987 +#define IFX_SW_PMAC_HD_CTL                      (IFX_SW + 0x08C)
4988 +#define IFX_SW_PMAC_SA1                         (IFX_SW + 0x090)
4989 +#define IFX_SW_PMAC_SA2                         (IFX_SW + 0x094)
4990 +#define IFX_SW_PMAC_DA1                         (IFX_SW + 0x098)
4991 +#define IFX_SW_PMAC_DA2                         (IFX_SW + 0x09C)
4992 +#define IFX_SW_PMAC_VLAN                        (IFX_SW + 0x0A0)
4993 +#define IFX_SW_PMAC_TX_IPG                      (IFX_SW + 0x0A4)
4994 +#define IFX_SW_PMAC_RX_IPG                      (IFX_SW + 0x0A8)
4995 +#define IFX_SW_ADR_TB_CTL0                      (IFX_SW + 0x0AC)
4996 +#define IFX_SW_ADR_TB_CTL1                      (IFX_SW + 0x0B0)
4997 +#define IFX_SW_ADR_TB_CTL2                      (IFX_SW + 0x0B4)
4998 +#define IFX_SW_ADR_TB_ST0                       (IFX_SW + 0x0B8)
4999 +#define IFX_SW_ADR_TB_ST1                       (IFX_SW + 0x0BC)
5000 +#define IFX_SW_ADR_TB_ST2                       (IFX_SW + 0x0C0)
5001 +#define IFX_SW_RMON_CTL                         (IFX_SW + 0x0C4)
5002 +#define IFX_SW_RMON_ST                          (IFX_SW + 0x0C8)
5003 +#define IFX_SW_MDIO_CTL                         (IFX_SW + 0x0CC)
5004 +#define IFX_SW_MDIO_DATA                        (IFX_SW + 0x0D0)
5005 +#define IFX_SW_TP_FLT_ACT                       (IFX_SW + 0x0D4)
5006 +#define IFX_SW_PRTCL_FLT_ACT                    (IFX_SW + 0x0D8)
5007 +#define IFX_SW_VLAN_FLT0                        (IFX_SW + 0x100)
5008 +#define IFX_SW_VLAN_FLT1                        (IFX_SW + 0x104)
5009 +#define IFX_SW_VLAN_FLT2                        (IFX_SW + 0x108)
5010 +#define IFX_SW_VLAN_FLT3                        (IFX_SW + 0x10C)
5011 +#define IFX_SW_VLAN_FLT4                        (IFX_SW + 0x110)
5012 +#define IFX_SW_VLAN_FLT5                        (IFX_SW + 0x114)
5013 +#define IFX_SW_VLAN_FLT6                        (IFX_SW + 0x118)
5014 +#define IFX_SW_VLAN_FLT7                        (IFX_SW + 0x11C)
5015 +#define IFX_SW_VLAN_FLT8                        (IFX_SW + 0x120)
5016 +#define IFX_SW_VLAN_FLT9                        (IFX_SW + 0x124)
5017 +#define IFX_SW_VLAN_FLT10                       (IFX_SW + 0x128)
5018 +#define IFX_SW_VLAN_FLT11                       (IFX_SW + 0x12C)
5019 +#define IFX_SW_VLAN_FLT12                       (IFX_SW + 0x130)
5020 +#define IFX_SW_VLAN_FLT13                       (IFX_SW + 0x134)
5021 +#define IFX_SW_VLAN_FLT14                       (IFX_SW + 0x138)
5022 +#define IFX_SW_VLAN_FLT15                       (IFX_SW + 0x13C)
5023 +#define IFX_SW_TP_FLT10                         (IFX_SW + 0x140)
5024 +#define IFX_SW_TP_FLT32                         (IFX_SW + 0x144)
5025 +#define IFX_SW_TP_FLT54                         (IFX_SW + 0x148)
5026 +#define IFX_SW_TP_FLT76                         (IFX_SW + 0x14C)
5027 +#define IFX_SW_DFSRV_MAP0                       (IFX_SW + 0x150)
5028 +#define IFX_SW_DFSRV_MAP1                       (IFX_SW + 0x154)
5029 +#define IFX_SW_DFSRV_MAP2                       (IFX_SW + 0x158)
5030 +#define IFX_SW_DFSRV_MAP3                       (IFX_SW + 0x15C)
5031 +#define IFX_SW_TCP_PF0                          (IFX_SW + 0x160)
5032 +#define IFX_SW_TCP_PF1                          (IFX_SW + 0x164)
5033 +#define IFX_SW_TCP_PF2                          (IFX_SW + 0x168)
5034 +#define IFX_SW_TCP_PF3                          (IFX_SW + 0x16C)
5035 +#define IFX_SW_TCP_PF4                          (IFX_SW + 0x170)
5036 +#define IFX_SW_TCP_PF5                          (IFX_SW + 0x174)
5037 +#define IFX_SW_TCP_PF6                          (IFX_SW + 0x178)
5038 +#define IFX_SW_TCP_PF7                          (IFX_SW + 0x17C)
5039 +#define IFX_SW_RA_03_00                         (IFX_SW + 0x180)
5040 +#define IFX_SW_RA_07_04                         (IFX_SW + 0x184)
5041 +#define IFX_SW_RA_0B_08                         (IFX_SW + 0x188)
5042 +#define IFX_SW_RA_0F_0C                         (IFX_SW + 0x18C)
5043 +#define IFX_SW_RA_13_10                         (IFX_SW + 0x190)
5044 +#define IFX_SW_RA_17_14                         (IFX_SW + 0x194)
5045 +#define IFX_SW_RA_1B_18                         (IFX_SW + 0x198)
5046 +#define IFX_SW_RA_1F_1C                         (IFX_SW + 0x19C)
5047 +#define IFX_SW_RA_23_20                         (IFX_SW + 0x1A0)
5048 +#define IFX_SW_RA_27_24                         (IFX_SW + 0x1A4)
5049 +#define IFX_SW_RA_2B_28                         (IFX_SW + 0x1A8)
5050 +#define IFX_SW_RA_2F_2C                         (IFX_SW + 0x1AC)
5051 +#define IFX_SW_F0                               (IFX_SW + 0x1B0)
5052 +#define IFX_SW_F1                               (IFX_SW + 0x1B4)
5053 +#endif
5054 +
5055 +/************************************************************************/
5056 +/*   Module       :   XBAR Register definition                          */
5057 +/************************************************************************/
5058 +#define IFX_XBAR_REG_BASE                        (KSEG1 | 0x1F400000)
5059 +
5060 +#define IFX_XBAR_ALWAYS_LAST                     (volatile u32*)(IFX_XBAR_REG_BASE + 0x430)
5061 +#define IFX_XBAR_FPI_BURST_EN                     0x00000002
5062 +#define IFX_XBAR_AHB_BURST_EN                     0x00000004
5063 +
5064 +/*
5065 + *  Routine for Voice
5066 + */
5067 +extern const void (*ifx_bsp_basic_mps_decrypt)(unsigned int addr, int n);
5068 +
5069 +#endif /* AR10_H */
5070 diff --git a/arch/mips/include/asm/ifx/ar10/ar10_ref_board.h b/arch/mips/include/asm/ifx/ar10/ar10_ref_board.h
5071 new file mode 100644
5072 index 0000000..12fcac7
5073 --- /dev/null
5074 +++ b/arch/mips/include/asm/ifx/ar10/ar10_ref_board.h
5075 @@ -0,0 +1,54 @@
5076 +/******************************************************************************
5077 +**
5078 +** FILE NAME    : ar10_ref_board.h
5079 +** PROJECT      : IFX UEIP
5080 +** MODULES      : BSP Basic
5081 +**
5082 +** DATE         : 27 May 2009
5083 +** AUTHOR       : Xu Liang
5084 +** DESCRIPTION  : header file for AR10
5085 +** COPYRIGHT    :       Copyright (c) 2009
5086 +**                      Infineon Technologies AG
5087 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
5088 +**
5089 +**    This program is free software; you can redistribute it and/or modify
5090 +**    it under the terms of the GNU General Public License as published by
5091 +**    the Free Software Foundation; either version 2 of the License, or
5092 +**    (at your option) any later version.
5093 +**
5094 +** HISTORY
5095 +** $Date        $Author         $Comment
5096 +** 27 May 2009   Xu Liang        The first UEIP release
5097 +*******************************************************************************/
5098 +
5099 +
5100 +
5101 +#ifndef AR10_REF_BOARD_H
5102 +#define AR10_REF_BOARD_H
5103 +#ifndef AUTOCONF_INCLUDED
5104 +#include <linux/config.h>
5105 +#endif /* AUTOCONF_INCLUDED */
5106 +
5107 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) \
5108 +    || defined(CONFIG_IFX_USIF_SPI_FLASH) || defined (CONFIG_IFX_USIF_SPI_FLASH_MODULE)
5109 +#define IFX_MTD_SPI_PART_NB               3
5110 +#define IFX_SPI_FLASH_MAX                 8
5111 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
5112 +
5113 +#if defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)
5114 +#if defined(CONFIG_AR10_FAMILY_BOARD_1_1)
5115 +  #define IFX_LEDLED_USB_VBUS1            19
5116 +  #define IFX_LEDLED_USB_VBUS2            16
5117 +#endif
5118 +
5119 +#if defined(CONFIG_AR10_FAMILY_BOARD_1_2)
5120 +  #define IFX_LEDLED_USB_VBUS1            4
5121 +  #define IFX_LEDLED_USB_VBUS2            7
5122 +#endif
5123 +
5124 +#endif
5125 +
5126 +
5127 +
5128 +#endif  /* AR10_REF_BOARD_H */
5129 +
5130 diff --git a/arch/mips/include/asm/ifx/ar10/emulation.h b/arch/mips/include/asm/ifx/ar10/emulation.h
5131 new file mode 100644
5132 index 0000000..e26ea1f
5133 --- /dev/null
5134 +++ b/arch/mips/include/asm/ifx/ar10/emulation.h
5135 @@ -0,0 +1,46 @@
5136 +/******************************************************************************
5137 +**
5138 +** FILE NAME    : emulation.h
5139 +** PROJECT      : IFX UEIP
5140 +** MODULES      : BSP Basic
5141 +**
5142 +** DATE         : 27 May 2009
5143 +** AUTHOR       : Lei Chuan Hua
5144 +** DESCRIPTION  : header file for AR10
5145 +** COPYRIGHT    :       Copyright (c) 2009
5146 +**                      Infineon Technologies AG
5147 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
5148 +**
5149 +**    This program is free software; you can redistribute it and/or modify
5150 +**    it under the terms of the GNU General Public License as published by
5151 +**    the Free Software Foundation; either version 2 of the License, or
5152 +**    (at your option) any later version.
5153 +**
5154 +** HISTORY
5155 +** $Date        $Author         $Comment
5156 +** 27 May 2009   Lei Chuan Hua   The first UEIP release
5157 +*******************************************************************************/
5158 +
5159 +
5160 +
5161 +#ifndef EMULATION_H
5162 +#define EMULATION_H
5163 +
5164 +#ifdef CONFIG_USE_EMULATOR
5165 +
5166 +#ifdef CONFIG_USE_VENUS
5167 +    #define EMULATOR_CPU_SPEED    4000000 //3333333
5168 +    #define PLL0_CLK_SPEED        2500000
5169 +#elif defined(CONFIG_USE_PALLADIUM)
5170 +    #define EMULATOR_CPU_SPEED    120000
5171 +    #define PLL0_CLK_SPEED        120000
5172 +#else
5173 +    #define EMULATOR_CPU_SPEED    25000
5174 +    #define PLL0_CLK_SPEED        25000
5175 +#endif  /* CONFIG_USE_VENUS */
5176 +#else  /* Real chip */
5177 +    #define PLL0_CLK_SPEED        1000000000
5178 +#endif /* CONFIG_USE_EMULATOR */
5179 +#endif /* */
5180 + /* EMULATION_H */
5181 +
5182 diff --git a/arch/mips/include/asm/ifx/ar10/irq.h b/arch/mips/include/asm/ifx/ar10/irq.h
5183 new file mode 100644
5184 index 0000000..1af143e
5185 --- /dev/null
5186 +++ b/arch/mips/include/asm/ifx/ar10/irq.h
5187 @@ -0,0 +1,214 @@
5188 +/******************************************************************************
5189 +**
5190 +** FILE NAME    : irq.h
5191 +** PROJECT      : IFX UEIP
5192 +** MODULES      : BSP Basic
5193 +**
5194 +** DATE         : 27 May 2009
5195 +** AUTHOR       : Xu Liang
5196 +** DESCRIPTION  : header file for AR10
5197 +** COPYRIGHT    :       Copyright (c) 2009
5198 +**                      Infineon Technologies AG
5199 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
5200 +**
5201 +**    This program is free software; you can redistribute it and/or modify
5202 +**    it under the terms of the GNU General Public License as published by
5203 +**    the Free Software Foundation; either version 2 of the License, or
5204 +**    (at your option) any later version.
5205 +**
5206 +** HISTORY
5207 +** $Date        $Author         $Comment
5208 +** 27 May 2009   Xu Liang        The first UEIP release
5209 +*******************************************************************************/
5210 +
5211 +
5212 +
5213 +#ifndef AR10_IRQ_H
5214 +#define AR10_IRQ_H
5215 +
5216 +
5217 +
5218 +/****** Interrupt Assigments ***********/
5219 +
5220 +#define IFX_ASC1_TIR                    INT_NUM_IM3_IRL7    /* TX interrupt */
5221 +#define IFX_ASC1_TBIR                   INT_NUM_IM3_IRL8    /* TX buffer interrupt */
5222 +#define IFX_ASC1_RIR                    INT_NUM_IM3_IRL9    /* RX interrupt */
5223 +#define IFX_ASC1_EIR                    INT_NUM_IM3_IRL10   /* ERROR interrupt */
5224 +#define IFX_ASC1_ABSTIR                 INT_NUM_IM3_IRL11
5225 +#define IFX_ASC1_ABDETIR                INT_NUM_IM3_IRL12
5226 +#define IFX_ASC1_SFCIR                  INT_NUM_IM3_IRL13
5227 +
5228 +#define IFX_FPI_SLAVE_BCU0_IR           INT_NUM_IM1_IRL25
5229 +#define IFX_FPI_MASTER_COSBCU_IR        INT_NUM_IM0_IRL25
5230 +#define IFX_CROSSBAR_ERR_IR             INT_NUM_IM4_IRL23
5231 +#define IFX_FPI_SLAVE_BCU_IRQ           IFX_FPI_SLAVE_BCU0_IR
5232 +#define IFX_FPI_MASTER_BCU_IRQ          IFX_FPI_MASTER_COSBCU_IR
5233 +
5234 +#define IFX_DSL_DFE_IR                  INT_NUM_IM1_IRL23
5235 +#define IFX_DSL_AFEOVL_IR               INT_NUM_IM1_IRL24
5236 +#define IFX_DSL_DYING_GASP_INT          INT_NUM_IM1_IRL21
5237 +#define IFX_DSL_DFE_INT0IR              INT_NUM_IM2_IRL12
5238 +#define IFX_DSL_DFE_INT1IR              INT_NUM_IM2_IRL13
5239 +#define IFX_DSL_DFE_INT2IR              INT_NUM_IM2_IRL14
5240 +#define IFX_DSL_DFE_INT3IR              INT_NUM_IM2_IRL15
5241 +#define IFX_DSL_SI                      INT_NUM_IM2_IRL20
5242 +#define IFX_DSL_WAKEUP                  INT_NUM_IM2_IRL22
5243 +#define IFX_MEI_INT                     IFX_DSL_DFE_IR
5244 +#define IFX_MEI_DYING_GASP_INT          IFX_DSL_DYING_GASP_INT
5245 +#define IFX_DSL_DFE_TXIR                IFX_DSL_DFE_INT0IR
5246 +#define IFX_DSL_DFE_RXIR                IFX_DSL_DFE_INT1IR
5247 +
5248 +#define IFX_PCIE_INTA                   INT_NUM_IM4_IRL8
5249 +#define IFX_PCIE_INTB                   INT_NUM_IM4_IRL9
5250 +#define IFX_PCIE_INTC                   INT_NUM_IM4_IRL10
5251 +#define IFX_PCIE_INTD                   INT_NUM_IM4_IRL11
5252 +#define IFX_PCIE_IR                     INT_NUM_IM4_IRL25
5253 +#define IFX_PCIE_WAKE                   INT_NUM_IM4_IRL26
5254 +#define IFX_PCIE_MSI_IR0                INT_NUM_IM4_IRL27
5255 +#define IFX_PCIE_MSI_IR1                INT_NUM_IM4_IRL28
5256 +#define IFX_PCIE_MSI_IR2                INT_NUM_IM4_IRL29
5257 +#define IFX_PCIE_MSI_IR3                INT_NUM_IM0_IRL30
5258 +#define IFX_PCIE_L3_INT                 INT_NUM_IM3_IRL16
5259 +
5260 +#define IFX_PCIE1_INTA                  INT_NUM_IM0_IRL9
5261 +#define IFX_PCIE1_INTB                  INT_NUM_IM0_IRL10
5262 +#define IFX_PCIE1_INTC                  INT_NUM_IM0_IRL11
5263 +#define IFX_PCIE1_INTD                  INT_NUM_IM0_IRL12
5264 +#define IFX_PCIE1_IR                    INT_NUM_IM1_IRL17
5265 +#define IFX_PCIE1_WAKE                  INT_NUM_IM1_IRL18
5266 +#define IFX_PCIE1_MSI_IR0               INT_NUM_IM1_IRL9
5267 +#define IFX_PCIE1_MSI_IR1               INT_NUM_IM1_IRL10
5268 +#define IFX_PCIE1_MSI_IR2               INT_NUM_IM1_IRL11
5269 +#define IFX_PCIE1_MSI_IR3               INT_NUM_IM1_IRL12
5270 +#define IFX_PCIE1_L3_INT                INT_NUM_IM1_IRL13
5271 +
5272 +#define IFX_VOICE_DFE0_CH0_RX           INT_NUM_IM4_IRL12
5273 +#define IFX_VOICE_DFE0_CH0_TX           INT_NUM_IM4_IRL13
5274 +#define IFX_VOICE_DFE0_CH0_GP           INT_NUM_IM0_IRL31
5275 +#define IFX_VOICE_DFE0_CH1_RX           INT_NUM_IM3_IRL19
5276 +#define IFX_VOICE_DFE0_CH1_TX           INT_NUM_IM3_IRL20
5277 +#define IFX_VOICE_DFE0_CH1_GP           INT_NUM_IM3_IRL14
5278 +#define IFX_VOICE_DFE1_CH0_RX           INT_NUM_IM1_IRL3
5279 +#define IFX_VOICE_DFE1_CH0_TX           INT_NUM_IM1_IRL4
5280 +#define IFX_VOICE_DFE1_CH0_GP           INT_NUM_IM1_IRL5
5281 +#define IFX_VOICE_DFE1_CH1_RX           INT_NUM_IM1_IRL6
5282 +#define IFX_VOICE_DFE1_CH1_TX           INT_NUM_IM1_IRL7
5283 +#define IFX_VOICE_DFE1_CH1_GP           INT_NUM_IM1_IRL8
5284 +
5285 +#define IFX_DEU_DESIR                   INT_NUM_IM0_IRL27
5286 +#define IFX_DEU_AESIR                   INT_NUM_IM0_IRL28
5287 +#define IFX_DEU_HASHIR                  INT_NUM_IM0_IRL29
5288 +#define IFX_DEU_ARCIR                   INT_NUM_IM0_IRL26
5289 +
5290 +#define IFX_DMA_CH0_INT                 INT_NUM_IM2_IRL0
5291 +#define IFX_DMA_CH1_INT                 INT_NUM_IM2_IRL1
5292 +#define IFX_DMA_CH2_INT                 INT_NUM_IM2_IRL2
5293 +#define IFX_DMA_CH3_INT                 INT_NUM_IM2_IRL3
5294 +#define IFX_DMA_CH4_INT                 INT_NUM_IM2_IRL4
5295 +#define IFX_DMA_CH5_INT                 INT_NUM_IM2_IRL5
5296 +#define IFX_DMA_CH6_INT                 INT_NUM_IM2_IRL6
5297 +#define IFX_DMA_CH7_INT                 INT_NUM_IM2_IRL7
5298 +#define IFX_DMA_CH8_INT                 INT_NUM_IM2_IRL8
5299 +#define IFX_DMA_CH9_INT                 INT_NUM_IM2_IRL9
5300 +#define IFX_DMA_CH10_INT                INT_NUM_IM2_IRL10
5301 +#define IFX_DMA_CH11_INT                INT_NUM_IM2_IRL11
5302 +#define IFX_DMA_CH12_INT                INT_NUM_IM2_IRL25
5303 +#define IFX_DMA_CH13_INT                INT_NUM_IM2_IRL26
5304 +#define IFX_DMA_CH14_INT                INT_NUM_IM2_IRL27
5305 +#define IFX_DMA_CH15_INT                INT_NUM_IM2_IRL28
5306 +#define IFX_DMA_CH16_INT                INT_NUM_IM2_IRL29
5307 +#define IFX_DMA_CH17_INT                INT_NUM_IM1_IRL30
5308 +#define IFX_DMA_CH18_INT                INT_NUM_IM2_IRL16
5309 +#define IFX_DMA_CH19_INT                INT_NUM_IM2_IRL21
5310 +#define IFX_DMA_CH20_INT                INT_NUM_IM4_IRL0
5311 +#define IFX_DMA_CH21_INT                INT_NUM_IM4_IRL1
5312 +#define IFX_DMA_CH22_INT                INT_NUM_IM4_IRL2
5313 +#define IFX_DMA_CH23_INT                INT_NUM_IM4_IRL3
5314 +#define IFX_DMA_CH24_INT                INT_NUM_IM4_IRL4
5315 +#define IFX_DMA_CH25_INT                INT_NUM_IM4_IRL5
5316 +#define IFX_DMA_CH26_INT                INT_NUM_IM4_IRL6
5317 +#define IFX_DMA_CH27_INT                INT_NUM_IM4_IRL7
5318 +#define IFX_DMA_FCC_INT                 INT_NUM_IM0_IRL13
5319 +
5320 +#define IFX_PPE_MBOX_INT0               INT_NUM_IM2_IRL23
5321 +#define IFX_PPE_MBOX_INT1               INT_NUM_IM2_IRL24
5322 +#define IFX_PPE_MBOX_INT2               INT_NUM_IM1_IRL29
5323 +#define IFX_PPE_QSB_INT                 INT_NUM_IM1_IRL31
5324 +
5325 +#define IFX_GE_SW_INT                   INT_NUM_IM1_IRL16
5326 +
5327 +#define IFX_GPHY_CD_INT                 INT_NUM_IM3_IRL17
5328 +#define IFX_GPHY_INT                    INT_NUM_IM3_IRL18
5329 +
5330 +#define IFX_EIU_IR0                     INT_NUM_IM4_IRL30 /* 158 */
5331 +#define IFX_EIU_IR1                     INT_NUM_IM3_IRL31 /* 127 */
5332 +#define IFX_EIU_IR2                     INT_NUM_IM1_IRL26 /* 58 */
5333 +#define IFX_EIU_IR3                     INT_NUM_IM1_IRL1  /* 33 */
5334 +#define IFX_EIU_IR4                     INT_NUM_IM1_IRL2  /* 34 */
5335 +
5336 +#define IFX_MPS_IR0                     INT_NUM_IM4_IRL14
5337 +#define IFX_MPS_IR1                     INT_NUM_IM4_IRL15
5338 +#define IFX_MPS_IR2                     INT_NUM_IM4_IRL16
5339 +#define IFX_MPS_IR3                     INT_NUM_IM4_IRL17
5340 +#define IFX_MPS_IR4                     INT_NUM_IM4_IRL18
5341 +#define IFX_MPS_IR5                     INT_NUM_IM4_IRL19
5342 +#define IFX_MPS_IR6                     INT_NUM_IM4_IRL20
5343 +#define IFX_MPS_IR7                     INT_NUM_IM4_IRL21
5344 +#define IFX_MPS_IR8                     INT_NUM_IM4_IRL22
5345 +#define IFX_MPS_SEMAPHORE_IR            IFX_MPS_IR7
5346 +#define IFX_MPS_GLOBAL_IR               IFX_MPS_IR8
5347 +
5348 +#define IFX_RTI_8KHZ_IR                 INT_NUM_IM2_IRL31
5349 +
5350 +#define IFX_GPTU_TC1A                   INT_NUM_IM3_IRL22
5351 +#define IFX_GPTU_TC1B                   INT_NUM_IM3_IRL23
5352 +#define IFX_GPTU_TC2A                   INT_NUM_IM3_IRL24
5353 +#define IFX_GPTU_TC2B                   INT_NUM_IM3_IRL25
5354 +#define IFX_GPTU_TC3A                   INT_NUM_IM3_IRL26
5355 +#define IFX_GPTU_TC3B                   INT_NUM_IM3_IRL27
5356 +
5357 +#define IFX_MC_IR                       INT_NUM_IM3_IRL28
5358 +
5359 +#define IFX_EBU_IR                      INT_NUM_IM0_IRL22
5360 +
5361 +#define IFX_PCI_IR                      INT_NUM_IM1_IRL17
5362 +#define IFX_PCI_WRIR                    INT_NUM_IM1_IRL18
5363 +
5364 +#define IFX_PCM_TXIR                    INT_NUM_IM1_IRL19
5365 +#define IFX_PCM_RXIR                    INT_NUM_IM1_IRL20
5366 +
5367 +#define IFX_PMCIR                       INT_NUM_IM4_IRL31
5368 +
5369 +#define IFX_SBIU_ERRIR                  INT_NUM_IM1_IRL27
5370 +
5371 +#define IFX_SSC_RIR                     INT_NUM_IM0_IRL14
5372 +#define IFX_SSC_TIR                     INT_NUM_IM0_IRL15
5373 +#define IFX_SSC_EIR                     INT_NUM_IM0_IRL16
5374 +#define IFX_SSC_FIR                     INT_NUM_IM0_IRL17
5375 +
5376 +#define IFX_MMC_CONTROLLER_INTR0_IRQ    INT_NUM_IM0_IRL18
5377 +#define IFX_MMC_CONTROLLER_INTR1_IRQ    INT_NUM_IM0_IRL19
5378 +#define IFX_MMC_CONTROLLER_SDIO_I_IRQ   INT_NUM_IM0_IRL20
5379 +
5380 +#define IFX_USB0_IR                     INT_NUM_IM1_IRL22
5381 +#define IFX_USB1_IR                     INT_NUM_IM1_IRL16
5382 +#define IFX_USB0_OCIR                   INT_NUM_IM1_IRL28
5383 +#define IFX_USB1_OCIR                   INT_NUM_IM1_IRL24   //  same as IFX_DSL_AFEOVL_IR
5384 +#define IFX_USB_INT                     IFX_USB0_IR
5385 +#define IFX_USB_OC_INT                  IFX_USB0_OCIR
5386 +
5387 +#define IFX_WDT_AEIR                    INT_NUM_IM4_IRL24
5388 +
5389 +#define IFX_OVD_INT                     INT_NUM_IM3_IRL15
5390 +#define IFX_PSU_INT                     INT_NUM_IM3_IRL30
5391 +
5392 +#define IFX_USIF_EIR_INT                INT_NUM_IM3_IRL3
5393 +#define IFX_USIF_STA_INT                INT_NUM_IM3_IRL4
5394 +#define IFX_USIF_AB_INT                 INT_NUM_IM3_IRL5
5395 +#define IFX_USIF_WKP_INT                INT_NUM_IM3_IRL6
5396 +#define IFX_USIF_TX_INT                 INT_NUM_IM0_IRL21
5397 +#define IFX_USIF_RX_INT                 INT_NUM_IM3_IRL21
5398 +
5399 +
5400 +#endif  //  AR10_IRQ_H
5401 +
5402 diff --git a/arch/mips/include/asm/ifx/ar10/model.h b/arch/mips/include/asm/ifx/ar10/model.h
5403 new file mode 100644
5404 index 0000000..9ddcba0
5405 --- /dev/null
5406 +++ b/arch/mips/include/asm/ifx/ar10/model.h
5407 @@ -0,0 +1,54 @@
5408 +/******************************************************************************
5409 +**
5410 +** FILE NAME    : model.h
5411 +** PROJECT      : IFX UEIP
5412 +** MODULES      : BSP Basic
5413 +**
5414 +** DATE         : 27 May 2009
5415 +** AUTHOR       : Xu Liang
5416 +** DESCRIPTION  : header file for AR10
5417 +** COPYRIGHT    :       Copyright (c) 2009
5418 +**                      Infineon Technologies AG
5419 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
5420 +**
5421 +**    This program is free software; you can redistribute it and/or modify
5422 +**    it under the terms of the GNU General Public License as published by
5423 +**    the Free Software Foundation; either version 2 of the License, or
5424 +**    (at your option) any later version.
5425 +**
5426 +** HISTORY
5427 +** $Date        $Author         $Comment
5428 +** 27 May 2009   Xu Liang        The first UEIP release
5429 +*******************************************************************************/
5430 +
5431 +
5432 +
5433 +#ifndef AR10_MODEL_H
5434 +#define AR10_MODEL_H
5435 +/******************************************************************************
5436 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
5437 +
5438 +                               No Warranty
5439 +   Because the program is licensed free of charge, there is no warranty for
5440 +   the program, to the extent permitted by applicable law.  Except when
5441 +   otherwise stated in writing the copyright holders and/or other parties
5442 +   provide the program "as is" without warranty of any kind, either
5443 +   expressed or implied, including, but not limited to, the implied
5444 +   warranties of merchantability and fitness for a particular purpose. The
5445 +   entire risk as to the quality and performance of the program is with
5446 +   you.  should the program prove defective, you assume the cost of all
5447 +   necessary servicing, repair or correction.
5448 +
5449 +   In no event unless required by applicable law or agreed to in writing
5450 +   will any copyright holder, or any other party who may modify and/or
5451 +   redistribute the program as permitted above, be liable to you for
5452 +   damages, including any general, special, incidental or consequential
5453 +   damages arising out of the use or inability to use the program
5454 +   (including but not limited to loss of data or data being rendered
5455 +   inaccurate or losses sustained by you or third parties or a failure of
5456 +   the program to operate with any other programs), even if such holder or
5457 +   other party has been advised of the possibility of such damages.
5458 +******************************************************************************/
5459 +#define BOARD_SYSTEM_TYPE       "AR10"
5460 +#define SYSTEM_MODEL_NAME       "AR10 First Version"
5461 +#endif
5462 diff --git a/arch/mips/include/asm/ifx/ar9/ar9.h b/arch/mips/include/asm/ifx/ar9/ar9.h
5463 new file mode 100644
5464 index 0000000..f359985
5465 --- /dev/null
5466 +++ b/arch/mips/include/asm/ifx/ar9/ar9.h
5467 @@ -0,0 +1,1327 @@
5468 +/******************************************************************************
5469 +**
5470 +** FILE NAME    : ar9.h
5471 +** PROJECT      : IFX UEIP
5472 +** MODULES      : BSP Basic
5473 +**
5474 +** DATE         : 27 May 2009
5475 +** AUTHOR       : Xu Liang
5476 +** DESCRIPTION  : header file for AR9
5477 +** COPYRIGHT    :       Copyright (c) 2009
5478 +**                      Infineon Technologies AG
5479 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
5480 +**
5481 +**    This program is free software; you can redistribute it and/or modify
5482 +**    it under the terms of the GNU General Public License as published by
5483 +**    the Free Software Foundation; either version 2 of the License, or
5484 +**    (at your option) any later version.
5485 +**
5486 +** HISTORY
5487 +** $Date        $Author         $Comment
5488 +** 27 May 2009   Xu Liang        The first UEIP release
5489 +*******************************************************************************/
5490 +
5491 +
5492 +
5493 +#ifndef AR9_H
5494 +#define AR9_H
5495 +#include <asm/bootinfo.h>
5496 +/******************************************************************************
5497 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
5498 +
5499 +                               No Warranty
5500 +   Because the program is licensed free of charge, there is no warranty for
5501 +   the program, to the extent permitted by applicable law.  Except when
5502 +   otherwise stated in writing the copyright holders and/or other parties
5503 +   provide the program "as is" without warranty of any kind, either
5504 +   expressed or implied, including, but not limited to, the implied
5505 +   warranties of merchantability and fitness for a particular purpose. The
5506 +   entire risk as to the quality and performance of the program is with
5507 +   you.  should the program prove defective, you assume the cost of all
5508 +   necessary servicing, repair or correction.
5509 +
5510 +   In no event unless required by applicable law or agreed to in writing
5511 +   will any copyright holder, or any other party who may modify and/or
5512 +   redistribute the program as permitted above, be liable to you for
5513 +   damages, including any general, special, incidental or consequential
5514 +   damages arising out of the use or inability to use the program
5515 +   (including but not limited to loss of data or data being rendered
5516 +   inaccurate or losses sustained by you or third parties or a failure of
5517 +   the program to operate with any other programs), even if such holder or
5518 +   other party has been advised of the possibility of such damages.
5519 +******************************************************************************/
5520 +#define MACH_GROUP_IFX MACH_GROUP_AR9
5521 +#define MACH_TYPE_IFX  MACH_AR9
5522 +
5523 +
5524 +/***********************************************************************/
5525 +/*  Module      :  WDT register address and bits                       */
5526 +/***********************************************************************/
5527 +
5528 +#define IFX_WDT                                 (KSEG1 | 0x1F880000)
5529 +
5530 +/***Watchdog Timer Control Register ***/
5531 +#define IFX_WDT_CR                              ((volatile u32*)(IFX_WDT + 0x03F0))
5532 +#define IFX_WDT_CR_GEN                          (1 << 31)
5533 +#define IFX_WDT_CR_DSEN                         (1 << 30)
5534 +#define IFX_WDT_CR_LPEN                         (1 << 29)
5535 +#define IFX_WDT_CR_PWL_GET(value)               (((value) >> 26) & ((1 << 2) - 1))
5536 +#define IFX_WDT_CR_PWL_SET(value)               (((( 1 << 2) - 1) & (value)) << 26)
5537 +#define IFX_WDT_CR_CLKDIV_GET(value)            (((value) >> 24) & ((1 << 2) - 1))
5538 +#define IFX_WDT_CR_CLKDIV_SET(value)            (((( 1 << 2) - 1) & (value)) << 24)
5539 +#define IFX_WDT_CR_PW_GET(value)                (((value) >> 16) & ((1 << 8) - 1))
5540 +#define IFX_WDT_CR_PW_SET(value)                (((( 1 << 8) - 1) & (value)) << 16)
5541 +#define IFX_WDT_CR_RELOAD_GET(value)            (((value) >> 0) & ((1 << 16) - 1))
5542 +#define IFX_WDT_CR_RELOAD_SET(value)            (((( 1 << 16) - 1) & (value)) << 0)
5543 +
5544 +/***Watchdog Timer Status Register***/
5545 +#define IFX_WDT_SR                              ((volatile u32*)(IFX_WDT + 0x03F8))
5546 +#define IFX_WDT_SR_EN                           (1 << 31)
5547 +#define IFX_WDT_SR_AE                           (1 << 30)
5548 +#define IFX_WDT_SR_PRW                          (1 << 29)
5549 +#define IFX_WDT_SR_EXP                          (1 << 28)
5550 +#define IFX_WDT_SR_PWD                          (1 << 27)
5551 +#define IFX_WDT_SR_DS                           (1 << 26)
5552 +#define IFX_WDT_SR_VALUE_GET(value)             (((value) >> 0) & ((1 << 16) - 1))
5553 +#define IFX_WDT_SR_VALUE_SET(value)             (((( 1 << 16) - 1) & (value)) << 0)
5554 +
5555 +/***********************************************************************/
5556 +/*  Module      :  RCU register address and bits                       */
5557 +/***********************************************************************/
5558 +
5559 +#define IFX_RCU                                 (KSEG1 | 0x1F203000)
5560 +
5561 +#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
5562 +#define IFX_RCU_RST_STAT                        ((volatile u32*)(IFX_RCU + 0x0014))
5563 +#define IFX_USB_CFG                             ((volatile u32*)(IFX_RCU + 0x0018))
5564 +#define IFX_RCU_PPE_CONF                        ((volatile u32*)(IFX_RCU + 0x002C))
5565 +
5566 +/***Reset Request Register***/
5567 +#define IFX_RCU_RST_REQ_SRST                    (1 << 30)
5568 +#define IFX_RCU_RST_REQ_ARC_JTAG                (1 << 20)
5569 +#define IFX_RCU_RST_REQ_AFE                     (1 << 11)
5570 +#define IFX_RCU_RST_REQ_PPE                     (1 << 8)
5571 +#define IFX_RCU_RST_REQ_DFE                     (1 << 7)
5572 +
5573 +/* CPU0, CPU1, CPUSUB, HRST, WDT0, WDT1, DMA, ETHPHY1, ETHPHY0 */
5574 +#define IFX_RCU_RST_REQ_ALL                     IFX_RCU_RST_REQ_SRST
5575 +
5576 +
5577 +
5578 +/***********************************************************************/
5579 +/*  Module      :  BCU  register address and bits                      */
5580 +/***********************************************************************/
5581 +
5582 +#define IFX_BCU_BASE_ADDR                       (KSEG1 | 0x1E100000)
5583 +#define IFX_SLAVE_BCU_BASE_ADDR                 (KSEG1 | 0x1C200400)
5584 +
5585 +/***BCU Control Register (0010H)***/
5586 +#define IFX_BCU_CON                             ((volatile u32*)(0x0010 + IFX_BCU_BASE_ADDR))
5587 +#define IFX_SLAVE_BCU_CON                       ((volatile u32*)(0x0010 + IFX_SLAVE_BCU_BASE_ADDR))
5588 +#define IFX_BCU_STARVATION_MASK                 (0xFF << 24)
5589 +#define IFX_BCU_STARVATION_SHIFT                24
5590 +#define IFX_BCU_TOUT_MASK                       0xFFFF
5591 +#define IFX_BCU_CON_SPC(value)                  (((( 1 << 8) - 1) & (value)) << 24)
5592 +#define IFX_BCU_CON_SPE                         (1 << 19)
5593 +#define IFX_BCU_CON_PSE                         (1 << 18)
5594 +#define IFX_BCU_CON_DBG                         (1 << 16)
5595 +#define IFX_BCU_CON_TOUT(value)                 (((( 1 << 16) - 1) & (value)) << 0)
5596 +
5597 +/***BCU Error Control Capture Register (0020H)***/
5598 +#define IFX_BCU_ECON                            ((volatile u32*)(0x0020 + IFX_BCU_BASE_ADDR))
5599 +#define IFX_SLAVE_BCU_ECON                      ((volatile u32*)(0x0020 + IFX_SLAVE_BCU_BASE_ADDR))
5600 +#define IFX_BCU_ECON_TAG(value)                 (((( 1 << 4) - 1) & (value)) << 24)
5601 +#define IFX_BCU_ECON_RDN                        (1 << 23)
5602 +#define IFX_BCU_ECON_WRN                        (1 << 22)
5603 +#define IFX_BCU_ECON_SVM                        (1 << 21)
5604 +#define IFX_BCU_ECON_ACK(value)                 (((( 1 << 2) - 1) & (value)) << 19)
5605 +#define IFX_BCU_ECON_ABT                        (1 << 18)
5606 +#define IFX_BCU_ECON_RDY                        (1 << 17)
5607 +#define IFX_BCU_ECON_TOUT                       (1 << 16)
5608 +#define IFX_BCU_ECON_ERRCNT(value)              (((( 1 << 16) - 1) & (value)) << 0)
5609 +#define IFX_BCU_ECON_OPC(value)                 (((( 1 << 4) - 1) & (value)) << 28)
5610 +
5611 +/***BCU Error Address Capture Register (0024 H)***/
5612 +#define IFX_BCU_EADD                            ((volatile u32*)(0x0024 + IFX_BCU_BASE_ADDR))
5613 +#define IFX_SLAVE_BCU_EADD                      ((volatile u32*)(0x0024 + IFX_SLAVE_BCU_BASE_ADDR))
5614 +
5615 +/***BCU Error Data Capture Register (0028H)***/
5616 +#define IFX_BCU_EDAT                            ((volatile u32*)(0x0028 + IFX_BCU_BASE_ADDR))
5617 +#define IFX_SLAVE_BCU_EDAT                      ((volatile u32*)(0x0028 + IFX_SLAVE_BCU_BASE_ADDR))
5618 +#define IFX_BCU_IRNEN                           ((volatile u32*)(0x00F4 + IFX_BCU_BASE_ADDR))
5619 +#define IFX_SLAVE_BCU_IRNEN                     ((volatile u32*)(0x00F4 + IFX_SLAVE_BCU_BASE_ADDR))
5620 +#define IFX_BCU_IRNICR                          ((volatile u32*)(0x00F8 + IFX_BCU_BASE_ADDR))
5621 +#define IFX_SLAVE_BCU_IRNICR                    ((volatile u32*)(0x00F8 + IFX_SLAVE_BCU_BASE_ADDR))
5622 +#define IFX_BCU_IRNCR                           ((volatile u32*)(0x00FC + IFX_BCU_BASE_ADDR))
5623 +#define IFX_SLAVE_BCU_IRNCR                     ((volatile u32*)(0x00FC + IFX_SLAVE_BCU_BASE_ADDR))
5624 +
5625 +
5626 +
5627 +/***********************************************************************/
5628 +/*  Module      :  MEI register address and bits                       */
5629 +/***********************************************************************/
5630 +
5631 +#define IFX_MEI_SPACE_ACCESS                    (KSEG1 | 0x1E116000)
5632 +#define IFX_DFE_LDST_BASE_ADDR                  (KSEG1 | 0x1EF00000)
5633 +
5634 +/***    Register address offsets, relative to MEI_SPACE_ADDRESS ***/
5635 +#define IFX_MEI_DATA_XFR                        ((volatile u32*)(0x0000 + IFX_MEI_SPACE_ACCESS))
5636 +#define IFX_MEI_VERSION                         ((volatile u32*)(0x0004 + IFX_MEI_SPACE_ACCESS))
5637 +#define IFX_MEI_ARC_GP_STAT                     ((volatile u32*)(0x0008 + IFX_MEI_SPACE_ACCESS))
5638 +#define IFX_MEI_DATA_XFR_STAT                   ((volatile u32*)(0x000C + IFX_MEI_SPACE_ACCESS))
5639 +#define IFX_MEI_XFR_ADDR                        ((volatile u32*)(0x0010 + IFX_MEI_SPACE_ACCESS))
5640 +#define IFX_MEI_MAX_WAIT                        ((volatile u32*)(0x0014 + IFX_MEI_SPACE_ACCESS))
5641 +#define IFX_MEI_TO_ARC_INT                      ((volatile u32*)(0x0018 + IFX_MEI_SPACE_ACCESS))
5642 +#define IFX_ARC_TO_MEI_INT                      ((volatile u32*)(0x001C + IFX_MEI_SPACE_ACCESS))
5643 +#define IFX_ARC_TO_MEI_INT_MASK                 ((volatile u32*)(0x0020 + IFX_MEI_SPACE_ACCESS))
5644 +#define IFX_MEI_DEBUG_WAD                       ((volatile u32*)(0x0024 + IFX_MEI_SPACE_ACCESS))
5645 +#define IFX_MEI_DEBUG_RAD                       ((volatile u32*)(0x0028 + IFX_MEI_SPACE_ACCESS))
5646 +#define IFX_MEI_DEBUG_DATA                      ((volatile u32*)(0x002C + IFX_MEI_SPACE_ACCESS))
5647 +#define IFX_MEI_DEBUG_DEC                       ((volatile u32*)(0x0030 + IFX_MEI_SPACE_ACCESS))
5648 +#define IFX_MEI_CONFIG                          ((volatile u32*)(0x0034 + IFX_MEI_SPACE_ACCESS))
5649 +#define IFX_MEI_RST_CONTROL                     ((volatile u32*)(0x0038 + IFX_MEI_SPACE_ACCESS))
5650 +#define IFX_MEI_DBG_MASTER                      ((volatile u32*)(0x003C + IFX_MEI_SPACE_ACCESS))
5651 +#define IFX_MEI_CLK_CONTROL                     ((volatile u32*)(0x0040 + IFX_MEI_SPACE_ACCESS))
5652 +#define IFX_MEI_BIST_CONTROL                    ((volatile u32*)(0x0044 + IFX_MEI_SPACE_ACCESS))
5653 +#define IFX_MEI_BIST_STAT                       ((volatile u32*)(0x0048 + IFX_MEI_SPACE_ACCESS))
5654 +#define IFX_MEI_XDATA_BASE_SH                   ((volatile u32*)(0x004c + IFX_MEI_SPACE_ACCESS))
5655 +#define IFX_MEI_XDATA_BASE                      ((volatile u32*)(0x0050 + IFX_MEI_SPACE_ACCESS))
5656 +#define IFX_MEI_XMEM_BAR_BASE                   ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
5657 +#define IFX_MEI_XMEM_BAR0                       ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
5658 +#define IFX_MEI_XMEM_BAR1                       ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
5659 +#define IFX_MEI_XMEM_BAR2                       ((volatile u32*)(0x005C + IFX_MEI_SPACE_ACCESS))
5660 +#define IFX_MEI_XMEM_BAR3                       ((volatile u32*)(0x0060 + IFX_MEI_SPACE_ACCESS))
5661 +#define IFX_MEI_XMEM_BAR4                       ((volatile u32*)(0x0064 + IFX_MEI_SPACE_ACCESS))
5662 +#define IFX_MEI_XMEM_BAR5                       ((volatile u32*)(0x0068 + IFX_MEI_SPACE_ACCESS))
5663 +#define IFX_MEI_XMEM_BAR6                       ((volatile u32*)(0x006C + IFX_MEI_SPACE_ACCESS))
5664 +#define IFX_MEI_XMEM_BAR7                       ((volatile u32*)(0x0070 + IFX_MEI_SPACE_ACCESS))
5665 +#define IFX_MEI_XMEM_BAR8                       ((volatile u32*)(0x0074 + IFX_MEI_SPACE_ACCESS))
5666 +#define IFX_MEI_XMEM_BAR9                       ((volatile u32*)(0x0078 + IFX_MEI_SPACE_ACCESS))
5667 +#define IFX_MEI_XMEM_BAR10                      ((volatile u32*)(0x007C + IFX_MEI_SPACE_ACCESS))
5668 +#define IFX_MEI_XMEM_BAR11                      ((volatile u32*)(0x0080 + IFX_MEI_SPACE_ACCESS))
5669 +#define IFX_MEI_XMEM_BAR12                      ((volatile u32*)(0x0084 + IFX_MEI_SPACE_ACCESS))
5670 +#define IFX_MEI_XMEM_BAR13                      ((volatile u32*)(0x0088 + IFX_MEI_SPACE_ACCESS))
5671 +#define IFX_MEI_XMEM_BAR14                      ((volatile u32*)(0x008C + IFX_MEI_SPACE_ACCESS))
5672 +#define IFX_MEI_XMEM_BAR15                      ((volatile u32*)(0x0090 + IFX_MEI_SPACE_ACCESS))
5673 +#define IFX_MEI_XMEM_BAR16                      ((volatile u32*)(0x0094 + IFX_MEI_SPACE_ACCESS))
5674 +
5675 +
5676 +/***********************************************************************/
5677 +/*  Module      :  GPIO register address and bits                      */
5678 +/***********************************************************************/
5679 +
5680 +#define IFX_GPIO                                (KSEG1 | 0x1E100B00)
5681 +
5682 +#define IFX_GPIO_Pn_BASE(n)                     (IFX_GPIO + 0x0010 + 0x0030 * (n))  //  only valid for first 3 ports (0-2)
5683 +
5684 +/***Port 0 Data Output Register (0010H)***/
5685 +#define IFX_GPIO_P0_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0010))
5686 +/***Port 1 Data Output Register (0040H)***/
5687 +#define IFX_GPIO_P1_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0040))
5688 +/***Port 2 Data Output Register (0070H)***/
5689 +#define IFX_GPIO_P2_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0070))
5690 +/***Port 3 Data Output Register (00A0H)***/
5691 +#define IFX_GPIO_P3_OUT                         ((volatile u32 *)(IFX_GPIO + 0x00A0))
5692 +/***Port 0 Data Input Register (0014H)***/
5693 +#define IFX_GPIO_P0_IN                          ((volatile u32 *)(IFX_GPIO + 0x0014))
5694 +/***Port 1 Data Input Register (0044H)***/
5695 +#define IFX_GPIO_P1_IN                          ((volatile u32 *)(IFX_GPIO + 0x0044))
5696 +/***Port 2 Data Input Register (0074H)***/
5697 +#define IFX_GPIO_P2_IN                          ((volatile u32 *)(IFX_GPIO + 0x0074))
5698 +/***Port 3 Data Input Register (00A4H)***/
5699 +#define IFX_GPIO_P3_IN                          ((volatile u32 *)(IFX_GPIO + 0x00A4))
5700 +/***Port 0 Direction Register (0018H)***/
5701 +#define IFX_GPIO_P0_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0018))
5702 +/***Port 1 Direction Register (0048H)***/
5703 +#define IFX_GPIO_P1_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0048))
5704 +/***Port 2 Direction Register (0078H)***/
5705 +#define IFX_GPIO_P2_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0078))
5706 +/***Port 3 Direction Register (0048H)***/
5707 +#define IFX_GPIO_P3_DIR                         ((volatile u32 *)(IFX_GPIO + 0x00A8))
5708 +/***Port 0 Alternate Function Select Register 0 (001C H) ***/
5709 +#define IFX_GPIO_P0_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x001C))
5710 +/***Port 1 Alternate Function Select Register 0 (004C H) ***/
5711 +#define IFX_GPIO_P1_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x004C))
5712 +/***Port 2 Alternate Function Select Register 0 (007C H) ***/
5713 +#define IFX_GPIO_P2_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x007C))
5714 +/***Port 3 Alternate Function Select Register 0 (00AC H) ***/
5715 +#define IFX_GPIO_P3_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x00AC))
5716 +/***Port 0 Alternate Function Select Register 1 (0020 H) ***/
5717 +#define IFX_GPIO_P0_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0020))
5718 +/***Port 1 Alternate Function Select Register 0 (0050 H) ***/
5719 +#define IFX_GPIO_P1_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0050))
5720 +/***Port 2 Alternate Function Select Register 0 (0080 H) ***/
5721 +#define IFX_GPIO_P2_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0080))
5722 +/***Port 3 Alternate Function Select Register 0 (0064 H) ***/
5723 +#define IFX_GPIO_P3_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0064))
5724 +/***Port 0 Open Drain Control Register (0024H)***/
5725 +#define IFX_GPIO_P0_OD                          ((volatile u32 *)(IFX_GPIO + 0x0024))
5726 +/***Port 1 Open Drain Control Register (0054H)***/
5727 +#define IFX_GPIO_P1_OD                          ((volatile u32 *)(IFX_GPIO + 0x0054))
5728 +/***Port 2 Open Drain Control Register (0084H)***/
5729 +#define IFX_GPIO_P2_OD                          ((volatile u32 *)(IFX_GPIO + 0x0084))
5730 +/***Port 3 Open Drain Control Register (0034H)***/
5731 +#define IFX_GPIO_P3_OD                          ((volatile u32 *)(IFX_GPIO + 0x0034))
5732 +/***Port 0 Input Schmitt-Trigger Off Register (0028 H) ***/
5733 +#define IFX_GPIO_P0_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0028))
5734 +/***Port 1 Input Schmitt-Trigger Off Register (0058 H) ***/
5735 +#define IFX_GPIO_P1_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0058))
5736 +/***Port 2 Input Schmitt-Trigger Off Register (0088 H) ***/
5737 +#define IFX_GPIO_P2_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0088))
5738 +/***Port 3 Input Schmitt-Trigger Off Register (0094 H) ***/
5739 +//  not available
5740 +/***Port 0 Pull Up/Pull Down Select Register (002C H)***/
5741 +#define IFX_GPIO_P0_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x002C))
5742 +/***Port 1 Pull Up/Pull Down Select Register     (005C H)***/
5743 +#define IFX_GPIO_P1_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x005C))
5744 +/***Port 2 Pull Up/Pull Down Select Register     (008C H)***/
5745 +#define IFX_GPIO_P2_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x008C))
5746 +/***Port 3 Pull Up/Pull Down Select Register     (0038 H)***/
5747 +#define IFX_GPIO_P3_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x0038))
5748 +/***Port 0 Pull Up Device Enable Register (0030 H)***/
5749 +#define IFX_GPIO_P0_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0030))
5750 +/***Port 1 Pull Up Device Enable Register (0060 H)***/
5751 +#define IFX_GPIO_P1_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0060))
5752 +/***Port 2 Pull Up Device Enable Register (0090 H)***/
5753 +#define IFX_GPIO_P2_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0090))
5754 +/***Port 3 Pull Up Device Enable Register (003c H)***/
5755 +#define IFX_GPIO_P3_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x003C))
5756 +
5757 +
5758 +
5759 +/***********************************************************************/
5760 +/*  Module      :  CGU register address and bits                       */
5761 +/***********************************************************************/
5762 +
5763 +#define IFX_CGU                                 (KSEG1 | 0x1F103000)
5764 +
5765 +/***CGU Clock PLL0 ***/
5766 +#define IFX_CGU_PLL0_CFG                        ((volatile u32*)(IFX_CGU + 0x0004))
5767 +/***CGU Clock PLL1 ***/
5768 +#define IFX_CGU_PLL1_CFG                        ((volatile u32*)(IFX_CGU + 0x0008))
5769 +/***CGU Clock PLL2 ***/
5770 +#define IFX_CGU_PLL2_CFG                                   ((volatile u32*)(IFX_CGU + 0x000C))
5771 +/***CGU Clock SYS Mux Register***/
5772 +#define IFX_CGU_SYS                             ((volatile u32*)(IFX_CGU + 0x0010))
5773 +
5774 +#define IFX_CGU_SYS_SEL                         0x00000018
5775 +#define IFX_CGU_SYS_SEL_S                       3
5776 +#define IFX_CGU_SYS_SEL_333                     0
5777 +#define IFX_CGU_SYS_SEL_393                     2
5778 +
5779 +/**Update CGU Register***/
5780 +#define IFX_CGU_UPDATE                                 ((volatile u32*)(IFX_CGU + 0x0014))
5781 +/***CGU Interface Clock Register***/
5782 +#define IFX_CGU_IF_CLK                          ((volatile u32*)(IFX_CGU + 0x0018))
5783 +/***CGU SDRAM Memory Control Register***/
5784 +#define IFX_CGU_SMD                                    ((volatile u32*)(IFX_CGU + 0x0020))
5785 +/***CGU CT Status Register 1***/
5786 +#define IFX_CGU_CT1SR                                  ((volatile u32*)(IFX_CGU + 0x0028))
5787 +/***CGU CT Kval Register***/
5788 +#define IFX_CGU_CT_KVAL                                ((volatile u32*)(IFX_CGU + 0x002C))
5789 +/***CGU PCM Control Register***/
5790 +#define IFX_CGU_PCMCR                                  ((volatile u32*)(IFX_CGU + 0x0030))
5791 +/***CGU PCI Clock Control Register***/
5792 +#define IFX_CGU_PCI_CR                                 ((volatile u32*)(IFX_CGU + 0x0034))
5793 +
5794 +#define IFX_PCI_CLK_SHIFT                       20
5795 +#define IFX_PCI_CLK_MASK                       (0x1F << IFX_PCI_CLK_SHIFT)
5796 +#define IFX_PCI_33MHZ                      (0xe << IFX_PCI_CLK_SHIFT)
5797 +#define IFX_PCI_60MHZ                      (0x7 << IFX_PCI_CLK_SHIFT)
5798 +#define IFX_PCI_INTERNAL_CLK_SRC    0x00010000 /* Internal means output */
5799 +
5800 +#define IFX_PCI_CLK_FROM_CGU        0x80000000
5801 +#define IFX_PCI_CLK_RESET_FROM_CGU  0x40000000
5802 +#define IFX_PCI_DELAY_SHIFT         21
5803 +#define IFX_PCI_DELAY_MASK          (0x7 << IFX_PCI_DELAY_SHIFT)
5804 +
5805 +/***********************************************************************/
5806 +/*  Module      :  MCD register address and bits                       */
5807 +/***********************************************************************/
5808 +
5809 +#define IFX_MCD                                 (KSEG1 | 0x1F106000)
5810 +
5811 +/***Manufacturer Identification Register***/
5812 +#define IFX_MCD_MANID                           ((volatile u32*)(IFX_MCD + 0x0024))
5813 +#define IFX_MCD_MANID_MANUF(value)              (((( 1 << 11) - 1) & (value)) << 5)
5814 +
5815 +/***Chip Identification Register***/
5816 +#define IFX_MCD_CHIPID                          ((volatile u32*)(IFX_MCD + 0x0028))
5817 +#define IFX_MCD_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
5818 +#define IFX_MCD_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
5819 +#define IFX_MCD_CHIPID_PART_NUMBER_GET(value)   (((value) >> 12) & ((1 << 16) - 1))
5820 +#define IFX_MCD_CHIPID_PART_NUMBER_SET(value)   (((( 1 << 16) - 1) & (value)) << 12)
5821 +#define IFX_MCD_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 11) - 1))
5822 +#define IFX_MCD_CHIPID_MANID_SET(value)         (((( 1 << 11) - 1) & (value)) << 1)
5823 +
5824 +#define IFX_CHIPID_STANDARD                     0x00EB
5825 +#define IFX_CHIPID_YANGTSE                      0x00ED
5826 +
5827 +/***Redesign Tracing Identification Register***/
5828 +#define IFX_MCD_RTID                            ((volatile u32*)(IFX_MCD + 0x002C))
5829 +#define IFX_MCD_RTID_LC                         (1 << 15)
5830 +#define IFX_MCD_RTID_RIX(value)                 (((( 1 << 3) - 1) & (value)) << 0)
5831 +
5832 +
5833 +
5834 +/***********************************************************************/
5835 +/*  Module      :  EBU register address and bits                       */
5836 +/***********************************************************************/
5837 +
5838 +#define IFX_EBU                                 (KSEG1 | 0x1E105300)
5839 +
5840 +/***EBU Clock Control Register***/
5841 +#define IFX_EBU_CLC                             ((volatile u32*)(IFX_EBU + 0x0000))
5842 +#define IFX_EBU_CLC_DISS                        (1 << 1)
5843 +#define IFX_EBU_CLC_DISR                        (1 << 0)
5844 +
5845 +#define IFX_EBU_ID                              ((volatile u32*)(IFX_EBU + 0x0008))
5846 +
5847 +/***EBU Global Control Register***/
5848 +#define IFX_EBU_CON                             ((volatile u32*)(IFX_EBU + 0x0010))
5849 +#define IFX_EBU_CON_DTACS(value)                (((( 1 << 3) - 1) & (value)) << 20)
5850 +#define IFX_EBU_CON_DTARW(value)                (((( 1 << 3) - 1) & (value)) << 16)
5851 +#define IFX_EBU_CON_TOUTC(value)                (((( 1 << 8) - 1) & (value)) << 8)
5852 +#define IFX_EBU_CON_ARBMODE(value)              (((( 1 << 2) - 1) & (value)) << 6)
5853 +#define IFX_EBU_CON_ARBSYNC                     (1 << 5)
5854 +
5855 +/***EBU Address Select Register 0***/
5856 +#define IFX_EBU_ADDSEL0                         ((volatile u32*)(IFX_EBU + 0x0020))
5857 +#define IFX_EBU_ADDSEL0_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
5858 +#define IFX_EBU_ADDSEL0_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
5859 +#define IFX_EBU_ADDSEL0_MIRRORE                 (1 << 1)
5860 +#define IFX_EBU_ADDSEL0_REGEN                   (1 << 0)
5861 +
5862 +/***EBU Address Select Register 1***/
5863 +#define IFX_EBU_ADDSEL1                         ((volatile u32*)(IFX_EBU + 0x0024))
5864 +#define IFX_EBU_ADDSEL1_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
5865 +#define IFX_EBU_ADDSEL1_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
5866 +#define IFX_EBU_ADDSEL1_MIRRORE                 (1 << 1)
5867 +#define IFX_EBU_ADDSEL1_REGEN                   (1 << 0)
5868 +
5869 +/***EBU Address Select Register 2***/
5870 +#define IFX_EBU_ADDSEL2                         ((volatile u32*)(IFX_EBU + 0x0028))
5871 +#define IFX_EBU_ADDSEL2_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
5872 +#define IFX_EBU_ADDSEL2_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
5873 +#define IFX_EBU_ADDSEL2_MIRRORE                 (1 << 1)
5874 +#define IFX_EBU_ADDSEL2_REGEN                   (1 << 0)
5875 +
5876 +/***EBU Address Select Register 3***/
5877 +#define IFX_EBU_ADDSEL3                         ((volatile u32*)(IFX_EBU + 0x002C))
5878 +#define IFX_EBU_ADDSEL3_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
5879 +#define IFX_EBU_ADDSEL3_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
5880 +#define IFX_EBU_ADDSEL3_MIRRORE                 (1 << 1)
5881 +#define IFX_EBU_ADDSEL3_REGEN                   (1 << 0)
5882 +
5883 +/***EBU Bus Configuration Register 0***/
5884 +#define IFX_EBU_BUSCON0                         ((volatile u32*)(IFX_EBU + 0x0060))
5885 +
5886 +#define IFX_EBU_BUSCON0_CMULT                   0x00000003
5887 +#define IFX_EBU_BUSCON0_CMULT_S                 0
5888 +enum {
5889 +    IFX_EBU_BUSCON0_CMULT1 = 0,
5890 +    IFX_EBU_BUSCON0_CMULT4,
5891 +    IFX_EBU_BUSCON0_CMULT8,
5892 +    IFX_EBU_BUSCON0_CMULT16,  /* Default after reset */
5893 +};
5894 +
5895 +#define IFX_EBU_BUSCON0_RECOVC                  0x00000000c
5896 +#define IFX_EBU_BUSCON0_RECOVC_S                2
5897 +enum {
5898 +    IFX_EBU_BUSCON0_RECOVC0 = 0,
5899 +    IFX_EBU_BUSCON0_RECOVC1,
5900 +    IFX_EBU_BUSCON0_RECOVC2,
5901 +    IFX_EBU_BUSCON0_RECOVC3,  /* Default */
5902 +};
5903 +#define IFX_EBU_BUSCON0_HOLDC                   0x00000030
5904 +#define IFX_EBU_BUSCON0_HOLDC_S                 4
5905 +enum {
5906 +    IFX_EBU_BUSCON0_HOLDC0 = 0,
5907 +    IFX_EBU_BUSCON0_HOLDC1,
5908 +    IFX_EBU_BUSCON0_HOLDC2,
5909 +    IFX_EBU_BUSCON0_HOLDC3,  /* Default */
5910 +};
5911 +#define IFX_EBU_BUSCON0_WAITRDC                 0x000000c0
5912 +#define IFX_EBU_BUSCON0_WAITRDC_S               6
5913 +enum {
5914 +    IFX_EBU_BUSCON0_WAITRDC0 = 0,
5915 +    IFX_EBU_BUSCON0_WAITRDC1,
5916 +    IFX_EBU_BUSCON0_WAITRDC2,
5917 +    IFX_EBU_BUSCON0_WAITRDC3,  /* Default */
5918 +};
5919 +#define IFX_EBU_BUSCON0_WAITWRC                 0x00000700
5920 +#define IFX_EBU_BUSCON0_WAITWRC_S               8
5921 +enum {
5922 +    IFX_EBU_BUSCON0_WAITWRC0 = 0,
5923 +    IFX_EBU_BUSCON0_WAITWRC1,
5924 +    IFX_EBU_BUSCON0_WAITWRC2,
5925 +    IFX_EBU_BUSCON0_WAITWRC3,
5926 +    IFX_EBU_BUSCON0_WAITWRC4,
5927 +    IFX_EBU_BUSCON0_WAITWRC5,
5928 +    IFX_EBU_BUSCON0_WAITWRC6,
5929 +    IFX_EBU_BUSCON0_WAITWRC7, /* Default */
5930 +};
5931 +
5932 +#define IFX_EBU_BUSCON0_BCGEN                   0x00003000
5933 +#define IFX_EBU_BUSCON0_BCGEN_S                 12
5934 +enum {
5935 +    IFX_EBU_BUSCON0_BCGEN_CS = 0,
5936 +    IFX_EBU_BUSCON0_BCGEN_INTEL, /* Default */
5937 +    IFX_EBU_BUSCON0_BCGEN_MOTOROLA,
5938 +    IFX_EBU_BUSCON0_BCGEN_RES,
5939 +};
5940 +
5941 +#define IFX_EBU_BUSCON0_ALEC                    0x0000c000
5942 +#define IFX_EBU_BUSCON0_ALEC_S                  14
5943 +enum {
5944 +    IFX_EBU_BUSCON0_ALEC0 = 0,
5945 +    IFX_EBU_BUSCON0_ALEC1,
5946 +    IFX_EBU_BUSCON0_ALEC2,
5947 +    IFX_EBU_BUSCON0_ALEC3,   /* Default */
5948 +};
5949 +
5950 +#define IFX_EBU_BUSCON0_XDM                     0x00030000
5951 +#define IFX_EBU_BUSCON0_XDM_S                   16
5952 +enum {
5953 +    IFX_EBU_BUSCON0_XDM8 = 0,
5954 +    IFX_EBU_BUSCON0_XDM16,  /* Default */
5955 +};
5956 +
5957 +#define IFX_EBU_BUSCON0_VN_EN                   0x00040000
5958 +
5959 +#define IFX_EBU_BUSCON0_WAITINV_HI              0x00080000 /* low by default */
5960 +
5961 +#define IFX_EBU_BUSCON0_WAIT                    0x00300000
5962 +#define IFX_EBU_BUSCON0_WAIT_S                  20
5963 +enum {
5964 +    IFX_EBU_BUSCON0_WAIT_DISABLE = 0,
5965 +    IFX_EBU_BUSCON0_WAIT_ASYNC,
5966 +    IFX_EBU_BUSCON0_WAIT_SYNC,
5967 +};
5968 +#define IFX_EBU_BUSCON0_SETUP_EN                0x00400000 /* Disable by default */
5969 +
5970 +#define IFX_EBU_BUSCON0_AGEN                    0x07000000
5971 +#define IFX_EBU_BUSCON0_AGEN_S                  24
5972 +enum {
5973 +    IFX_EBU_BUSCON0_AGEN_DEMUX = 0, /* Default */
5974 +    IFX_EBU_BUSCON0_AGEN_RES,
5975 +    IFX_EBU_BUSCON0_AGEN_MUX,
5976 +};
5977 +
5978 +#define IFX_EBU_BUSCON0_PG_EN                   0x20000000
5979 +#define IFX_EBU_BUSCON0_ADSWP                   0x40000000 /* Disable by default */
5980 +#define IFX_EBU_BUSCON0_WRDIS                   0x80000000 /* Disable by default */
5981 +
5982 +/***EBU Bus Configuration Register 1***/
5983 +#define IFX_EBU_BUSCON1                         ((volatile u32*)(IFX_EBU + 0x0064))
5984 +#define IFX_EBU_BUSCON1_CMULT                   0x00000003
5985 +#define IFX_EBU_BUSCON1_CMULT_S                 0
5986 +enum {
5987 +    IFX_EBU_BUSCON1_CMULT1 = 0,
5988 +    IFX_EBU_BUSCON1_CMULT4,
5989 +    IFX_EBU_BUSCON1_CMULT8,
5990 +    IFX_EBU_BUSCON1_CMULT16,  /* Default after reset */
5991 +};
5992 +
5993 +#define IFX_EBU_BUSCON1_RECOVC                  0x00000000c
5994 +#define IFX_EBU_BUSCON1_RECOVC_S                2
5995 +enum {
5996 +    IFX_EBU_BUSCON1_RECOVC0 = 0,
5997 +    IFX_EBU_BUSCON1_RECOVC1,
5998 +    IFX_EBU_BUSCON1_RECOVC2,
5999 +    IFX_EBU_BUSCON1_RECOVC3,  /* Default */
6000 +};
6001 +#define IFX_EBU_BUSCON1_HOLDC                   0x00000030
6002 +#define IFX_EBU_BUSCON1_HOLDC_S                 4
6003 +enum {
6004 +    IFX_EBU_BUSCON1_HOLDC0 = 0,
6005 +    IFX_EBU_BUSCON1_HOLDC1,
6006 +    IFX_EBU_BUSCON1_HOLDC2,
6007 +    IFX_EBU_BUSCON1_HOLDC3,  /* Default */
6008 +};
6009 +#define IFX_EBU_BUSCON1_WAITRDC                 0x000000c0
6010 +#define IFX_EBU_BUSCON1_WAITRDC_S               6
6011 +enum {
6012 +    IFX_EBU_BUSCON1_WAITRDC0 = 0,
6013 +    IFX_EBU_BUSCON1_WAITRDC1,
6014 +    IFX_EBU_BUSCON1_WAITRDC2,
6015 +    IFX_EBU_BUSCON1_WAITRDC3,  /* Default */
6016 +};
6017 +#define IFX_EBU_BUSCON1_WAITWRC                 0x00000700
6018 +#define IFX_EBU_BUSCON1_WAITWRC_S               8
6019 +enum {
6020 +    IFX_EBU_BUSCON1_WAITWRC0 = 0,
6021 +    IFX_EBU_BUSCON1_WAITWRC1,
6022 +    IFX_EBU_BUSCON1_WAITWRC2,
6023 +    IFX_EBU_BUSCON1_WAITWRC3,
6024 +    IFX_EBU_BUSCON1_WAITWRC4,
6025 +    IFX_EBU_BUSCON1_WAITWRC5,
6026 +    IFX_EBU_BUSCON1_WAITWRC6,
6027 +    IFX_EBU_BUSCON1_WAITWRC7, /* Default */
6028 +};
6029 +#define IFX_EBU_BUSCON1_BCGEN                   0x00003000
6030 +#define IFX_EBU_BUSCON1_BCGEN_S                 12
6031 +enum {
6032 +    IFX_EBU_BUSCON1_BCGEN_CS = 0,
6033 +    IFX_EBU_BUSCON1_BCGEN_INTEL, /* Default */
6034 +    IFX_EBU_BUSCON1_BCGEN_MOTOROLA,
6035 +    IFX_EBU_BUSCON1_BCGEN_RES,
6036 +};
6037 +#define IFX_EBU_BUSCON1_ALEC                    0x0000c000
6038 +#define IFX_EBU_BUSCON1_ALEC_S                  14
6039 +enum {
6040 +    IFX_EBU_BUSCON1_ALEC0 = 0,
6041 +    IFX_EBU_BUSCON1_ALEC1,
6042 +    IFX_EBU_BUSCON1_ALEC2,
6043 +    IFX_EBU_BUSCON1_ALEC3,   /* Default */
6044 +};
6045 +#define IFX_EBU_BUSCON1_SETUP                   (1 << 22)
6046 +#define IFX_EBU_BUSCON1_WRDIS                   (1 << 31)
6047 +//#define IFX_EBU_BUSCON1_ALEC (value)            (((( 1 << 2) - 1) & (value)) << 29)
6048 +//#define IFX_EBU_BUSCON1_BCGEN (value)           (((( 1 << 2) - 1) & (value)) << 27)
6049 +#define IFX_EBU_BUSCON1_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
6050 +#define IFX_EBU_BUSCON1_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
6051 +#define IFX_EBU_BUSCON1_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
6052 +#define IFX_EBU_BUSCON1_WAITINV                 (1 << 19)
6053 +#define IFX_EBU_BUSCON1_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
6054 +//#define IFX_EBU_BUSCON1_WAITRDC (value)         (((( 1 << 7) - 1) & (value)) << 9)
6055 +//#define IFX_EBU_BUSCON1_WAITWRC (value)         (((( 1 << 3) - 1) & (value)) << 6)
6056 +//#define IFX_EBU_BUSCON1_HOLDC (value)           (((( 1 << 2) - 1) & (value)) << 4)
6057 +//#define IFX_EBU_BUSCON1_RECOVC (value)          (((( 1 << 2) - 1) & (value)) << 2)
6058 +//#define IFX_EBU_BUSCON1_CMULT (value)           (((( 1 << 2) - 1) & (value)) << 0)
6059 +
6060 +/***EBU Bus Configuration Register 2***/
6061 +#define IFX_EBU_BUSCON2                         ((volatile u32*)(IFX_EBU + 0x0068))
6062 +#define IFX_EBU_BUSCON2_WRDIS                   (1 << 31)
6063 +#define IFX_EBU_BUSCON2_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
6064 +#define IFX_EBU_BUSCON2_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
6065 +#define IFX_EBU_BUSCON2_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
6066 +#define IFX_EBU_BUSCON2_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
6067 +#define IFX_EBU_BUSCON2_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
6068 +#define IFX_EBU_BUSCON2_WAITINV                 (1 << 19)
6069 +#define IFX_EBU_BUSCON2_SETUP                   (1 << 18)
6070 +#define IFX_EBU_BUSCON2_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
6071 +#define IFX_EBU_BUSCON2_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
6072 +#define IFX_EBU_BUSCON2_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
6073 +#define IFX_EBU_BUSCON2_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
6074 +#define IFX_EBU_BUSCON2_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
6075 +#define IFX_EBU_BUSCON2_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
6076 +
6077 +/***EBU Bus Configuration Register 2***/
6078 +#define IFX_EBU_BUSCON3                         ((volatile u32*)(IFX_EBU + 0x006C))
6079 +#define IFX_EBU_BUSCON3_WRDIS                   (1 << 31)
6080 +#define IFX_EBU_BUSCON3_ADSWP(value)            (1 << 30)
6081 +#define IFX_EBU_BUSCON3_PG_EN(value)            (1 << 29)
6082 +#define IFX_EBU_BUSCON3_AGEN(value)             (((( 1 << 3) - 1) & (value)) << 24)
6083 +#define IFX_EBU_BUSCON3_SETUP                   (1 << 22)
6084 +#define IFX_EBU_BUSCON3_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
6085 +#define IFX_EBU_BUSCON3_WAITINV                 (1 << 19)
6086 +#define IFX_EBU_BUSCON3_VN_EN                   (1 << 18)
6087 +#define IFX_EBU_BUSCON3_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
6088 +#define IFX_EBU_BUSCON3_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 14)
6089 +#define IFX_EBU_BUSCON3_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 12)
6090 +#define IFX_EBU_BUSCON3_WAITWDC(value)          (((( 1 << 4) - 1) & (value)) << 8)
6091 +#define IFX_EBU_BUSCON3_WAITRRC(value)          (((( 1 << 2) - 1) & (value)) << 6)
6092 +#define IFX_EBU_BUSCON3_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
6093 +#define IFX_EBU_BUSCON3_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
6094 +#define IFX_EBU_BUSCON3_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
6095 +
6096 +/* PC Card Control Register */
6097 +#define IFX_EBU_PCC_CON                         ((volatile u32*)(IFX_EBU+ 0x0090))
6098 +#define IFX_EBU_PCC_CON_PCCARD_ON               0x00000001
6099 +#define IFX_EBU_PCC_CON_IREQ_RISING_EDGE        0x00000002
6100 +#define IFX_EBU_PCC_CON_IREQ_FALLING_EDGE       0x00000004
6101 +#define IFX_EBU_PCC_CON_IREQ_BOTH_EDGE          0x00000006
6102 +#define IFX_EBU_PCC_CON_IREQ_DIS                0x00000008
6103 +#define IFX_EBU_PCC_CON_IREQ_HIGH_LEVEL_DETECT  0x0000000A
6104 +#define IFX_EBU_PCC_CON_IREQ_LOW_LEVEL_DETECT   0x0000000C
6105 +
6106 +#define IFX_EBU_PCC_STAT                        ((volatile u32*)(IFX_EBU+ 0x0094))
6107 +#define IFX_EBU_PCC_ISTAT                       ((volatile u32*)(IFX_EBU+ 0x00A0))
6108 +#define IFX_EBU_PCC_IEN                         ((volatile u32*)(IFX_EBU+ 0x00A4))
6109 +#define IFX_EBU_PCC_IEN_PCI_EN                  0x00000010
6110 +
6111 +#define IFX_EBU_PCC_INT_OUT                     ((volatile u32*)(IFX_EBU+ 0x00A8))
6112 +#define IFX_EBU_PCC_IRS                         ((volatile u32*)(IFX_EBU+ 0x00AC))
6113 +
6114 +#define IFX_EBU_NAND_CON                        (volatile u32*)(IFX_EBU + 0xB0)
6115 +#define IFX_EBU_NAND_CON_NANDM                  (1<<0)
6116 +#define IFX_EBU_NAND_CON_NANDM_S                 0
6117 +enum {
6118 +    IFX_EBU_NAND_CON_NANDM_DISABLE = 0,/* Default after reset */
6119 +    IFX_EBU_NAND_CON_NANDM_ENABLE,
6120 +};
6121 +
6122 +#define IFX_EBU_NAND_CON_CSMUX_E                 (1<<1)
6123 +#define IFX_EBU_NAND_CON_CSMUX_E_S                 1
6124 +enum {
6125 +    IFX_EBU_NAND_CON_CSMUX_E_DISABLE = 0,/* Default after reset */
6126 +    IFX_EBU_NAND_CON_CSMUX_E_ENABLE,
6127 +};
6128 +
6129 +#define IFX_EBU_NAND_CON_CS_P                   (1<<4)
6130 +#define IFX_EBU_NAND_CON_CS_P_S                 4
6131 +enum {
6132 +    IFX_EBU_NAND_CON_CS_P_HIGH = 0,
6133 +    IFX_EBU_NAND_CON_CS_P_LOW,     /* Default after reset */
6134 +};
6135 +
6136 +#define IFX_EBU_NAND_CON_SE_P                   (1<<5)
6137 +#define IFX_EBU_NAND_CON_SE_P_S                 5
6138 +enum {
6139 +    IFX_EBU_NAND_CON_SE_P_HIGH = 0,
6140 +    IFX_EBU_NAND_CON_SE_P_LOW,     /* Default after reset */
6141 +};
6142 +
6143 +#define IFX_EBU_NAND_CON_WP_P                   (1<<6)
6144 +#define IFX_EBU_NAND_CON_WP_P_S                 6
6145 +enum {
6146 +    IFX_EBU_NAND_CON_WP_P_HIGH = 0,
6147 +    IFX_EBU_NAND_CON_WP_P_LOW,     /* Default after reset */
6148 +};
6149 +
6150 +#define IFX_EBU_NAND_CON_PRE_P                   (1<<7)
6151 +#define IFX_EBU_NAND_CON_PRE_P_S                 7
6152 +enum {
6153 +    IFX_EBU_NAND_CON_PRE_P_HIGH = 0,
6154 +    IFX_EBU_NAND_CON_PRE_P_LOW,     /* Default after reset */
6155 +};
6156 +
6157 +#define IFX_EBU_NAND_CON_IN_CS                   (3<<8)
6158 +#define IFX_EBU_NAND_CON_IN_CS_S                 8
6159 +enum {
6160 +    IFX_EBU_NAND_CON_IN_CS0 = 0,    /* Default after reset */
6161 +    IFX_EBU_NAND_CON_IN_CS1,
6162 +};
6163 +
6164 +#define IFX_EBU_NAND_CON_OUT_CS                   (3<<10)
6165 +#define IFX_EBU_NAND_CON_OUT_CS_S                 10
6166 +enum {
6167 +    IFX_EBU_NAND_CON_OUT_CS0 = 0,   /* Default after reset */
6168 +    IFX_EBU_NAND_CON_OUT_CS1,
6169 +};
6170 +#define IFX_EBU_NAND_WAIT                       (volatile u32*)(IFX_EBU + 0xB4)
6171 +#define IFX_EBU_NAND_WAIT_RD                    (0x1)
6172 +#define IFX_EBU_NAND_WAIT_BY_E                  (1<<1)
6173 +#define IFX_EBU_NAND_WAIT_RD_E                  (1<<2)
6174 +#define IFX_EBU_NAND_WAIT_WR_C                  (1<<3)
6175 +
6176 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
6177 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
6178 +
6179 +
6180 +
6181 +
6182 +/***********************************************************************/
6183 +/*  Module      :  SDRAM register address and bits                     */
6184 +/***********************************************************************/
6185 +
6186 +#define IFX_SDRAM                               (KSEG1 | 0x1F800000)
6187 +
6188 +/***MC Access Error Cause Register***/
6189 +#define IFX_SDRAM_MC_ERRCAUSE                   ((volatile u32*)(IFX_SDRAM + 0x0100))
6190 +#define IFX_SDRAM_MC_ERRCAUSE_ERR               (1 << 31)
6191 +#define IFX_SDRAM_MC_ERRCAUSE_PORT(value)       (((( 1 << 4) - 1) & (value)) << 16)
6192 +#define IFX_SDRAM_MC_ERRCAUSE_CAUSE(value)      (((( 1 << 2) - 1) & (value)) << 0)
6193 +#define IFX_SDRAM_MC_ERRCAUSE_Res(value)        (((( 1 << NaN) - 1) & (value)) << NaN)
6194 +
6195 +/***MC Access Error Address Register***/
6196 +#define IFX_SDRAM_MC_ERRADDR                    ((volatile u32*)(IFX_SDRAM + 0x0108))
6197 +
6198 +/***MC I/O General Purpose Register***/
6199 +#define IFX_SDRAM_MC_IOGP                       ((volatile u32*)(IFX_SDRAM + 0x0800))
6200 +#define IFX_SDRAM_MC_IOGP_GPR6(value)           (((( 1 << 4) - 1) & (value)) << 28)
6201 +#define IFX_SDRAM_MC_IOGP_GPR5(value)           (((( 1 << 4) - 1) & (value)) << 24)
6202 +#define IFX_SDRAM_MC_IOGP_GPR4(value)           (((( 1 << 4) - 1) & (value)) << 20)
6203 +#define IFX_SDRAM_MC_IOGP_GPR3(value)           (((( 1 << 4) - 1) & (value)) << 16)
6204 +#define IFX_SDRAM_MC_IOGP_GPR2(value)           (((( 1 << 4) - 1) & (value)) << 12)
6205 +#define IFX_SDRAM_MC_IOGP_CPS                   (1 << 11)
6206 +#define IFX_SDRAM_MC_IOGP_CLKDELAY(value)       (((( 1 << 3) - 1) & (value)) << 8)
6207 +#define IFX_SDRAM_MC_IOGP_CLKRAT(value)         (((( 1 << 4) - 1) & (value)) << 4)
6208 +#define IFX_SDRAM_MC_IOGP_RDDEL(value)          (((( 1 << 4) - 1) & (value)) << 0)
6209 +
6210 +/***MC Self Refresh Register***/
6211 +#define IFX_SDRAM_MC_SELFRFSH                   ((volatile u32*)(IFX_SDRAM + 0x0A00))
6212 +#define IFX_SDRAM_MC_SELFRFSH_PWDS              (1 << 1)
6213 +#define IFX_SDRAM_MC_SELFRFSH_PWD               (1 << 0)
6214 +#define IFX_SDRAM_MC_SELFRFSH_Res(value)        (((( 1 << 30) - 1) & (value)) << 2)
6215 +
6216 +/***MC Enable Register***/
6217 +#define IFX_SDRAM_MC_CTRLENA                    ((volatile u32*)(IFX_SDRAM + 0x1000))
6218 +#define IFX_SDRAM_MC_CTRLENA_ENA                (1 << 0)
6219 +#define IFX_SDRAM_MC_CTRLENA_Res(value)         (((( 1 << 31) - 1) & (value)) << 1)
6220 +
6221 +/***MC Mode Register Setup Code***/
6222 +#define IFX_SDRAM_MC_MRSCODE                    ((volatile u32*)(IFX_SDRAM + 0x1008))
6223 +#define IFX_SDRAM_MC_MRSCODE_UMC(value)         (((( 1 << 5) - 1) & (value)) << 7)
6224 +#define IFX_SDRAM_MC_MRSCODE_CL(value)          (((( 1 << 3) - 1) & (value)) << 4)
6225 +#define IFX_SDRAM_MC_MRSCODE_WT                 (1 << 3)
6226 +#define IFX_SDRAM_MC_MRSCODE_BL(value)          (((( 1 << 3) - 1) & (value)) << 0)
6227 +
6228 +/***MC Configuration Data-word Width Register***/
6229 +#define IFX_SDRAM_MC_CFGDW                      ((volatile u32*)(IFX_SDRAM + 0x1010))
6230 +#define IFX_SDRAM_MC_CFGDW_DW(value)            (((( 1 << 4) - 1) & (value)) << 0)
6231 +#define IFX_SDRAM_MC_CFGDW_Res(value)           (((( 1 << 28) - 1) & (value)) << 4)
6232 +
6233 +/***MC Configuration Physical Bank 0 Register***/
6234 +#define IFX_SDRAM_MC_CFGPB0                     ((volatile u32*)(IFX_SDRAM + 0x1018))
6235 +#define IFX_SDRAM_MC_CFGPB0_MCSEN0(value)       (((( 1 << 4) - 1) & (value)) << 12)
6236 +#define IFX_SDRAM_MC_CFGPB0_BANKN0(value)       (((( 1 << 4) - 1) & (value)) << 8)
6237 +#define IFX_SDRAM_MC_CFGPB0_ROWW0(value)        (((( 1 << 4) - 1) & (value)) << 4)
6238 +#define IFX_SDRAM_MC_CFGPB0_COLW0(value)        (((( 1 << 4) - 1) & (value)) << 0)
6239 +#define IFX_SDRAM_MC_CFGPB0_Res(value)          (((( 1 << 16) - 1) & (value)) << 16)
6240 +
6241 +/***MC Latency Register***/
6242 +#define IFX_SDRAM_MC_LATENCY                    ((volatile u32*)(IFX_SDRAM + 0x1038))
6243 +#define IFX_SDRAM_MC_LATENCY_TRP(value)         (((( 1 << 4) - 1) & (value)) << 16)
6244 +#define IFX_SDRAM_MC_LATENCY_TRAS(value)        (((( 1 << 4) - 1) & (value)) << 12)
6245 +#define IFX_SDRAM_MC_LATENCY_TRCD(value)        (((( 1 << 4) - 1) & (value)) << 8)
6246 +#define IFX_SDRAM_MC_LATENCY_TDPL(value)        (((( 1 << 4) - 1) & (value)) << 4)
6247 +#define IFX_SDRAM_MC_LATENCY_TDAL(value)        (((( 1 << 4) - 1) & (value)) << 0)
6248 +#define IFX_SDRAM_MC_LATENCY_Res(value)         (((( 1 << 12) - 1) & (value)) << 20)
6249 +
6250 +/***MC Refresh Cycle Time Register***/
6251 +#define IFX_SDRAM_MC_TREFRESH                   ((volatile u32*)(IFX_SDRAM + 0x1040))
6252 +#define IFX_SDRAM_MC_TREFRESH_TREF(value)       (((( 1 << 13) - 1) & (value)) << 0)
6253 +#define IFX_SDRAM_MC_TREFRESH_Res(value)        (((( 1 << 19) - 1) & (value)) << 13)
6254 +
6255 +/***MC Status Register***/
6256 +#define IFX_SDRAM_MC_STAT                      ((volatile u32*)(IFX_SDRAM + 0x0070))
6257 +
6258 +/***MC DDR Control Register 00***/
6259 +#define IFX_DDR_MC_DC00                        ((volatile u32*)(IFX_SDRAM + 0x1000))
6260 +/***MC DDR Control Register 03***/
6261 +#define IFX_DDR_MC_DC03                         ((volatile u32*)(IFX_SDRAM + 0x1030))
6262 +/***MC DDR Control Register 17***/
6263 +#define IFX_DDR_MC_DC17                         ((volatile u32*)(IFX_SDRAM + 0x1110))
6264 +
6265 +
6266 +/***********************************************************************/
6267 +/*  Module      :  ASC0 register address and bits                      */
6268 +/***********************************************************************/
6269 +
6270 +#define IFX_ASC0                                (KSEG1 | 0x1E100400)
6271 +
6272 +#define IFX_ASC0_TBUF                           ((volatile u32*)(IFX_ASC0 + 0x0020))
6273 +#define IFX_ASC0_RBUF                           ((volatile u32*)(IFX_ASC0 + 0x0024))
6274 +#define IFX_ASC0_FSTAT                          ((volatile u32*)(IFX_ASC0 + 0x0048))
6275 +
6276 +
6277 +
6278 +/***********************************************************************/
6279 +/*  Module      :  ASC1 register address and bits                      */
6280 +/***********************************************************************/
6281 +
6282 +#define IFX_ASC1                                (KSEG1 | 0x1E100C00)
6283 +
6284 +#define IFX_ASC1_TBUF                           ((volatile u32*)(IFX_ASC1 + 0x0020))
6285 +#define IFX_ASC1_RBUF                           ((volatile u32*)(IFX_ASC1 + 0x0024))
6286 +#define IFX_ASC1_FSTAT                          ((volatile u32*)(IFX_ASC1 + 0x0048))
6287 +
6288 +
6289 +
6290 +/***********************************************************************/
6291 +/*  Module      :  DMA register address and bits                       */
6292 +/***********************************************************************/
6293 +
6294 +#define IFX_DMA                                 (KSEG1 | 0x1E104100)
6295 +
6296 +#define IFX_DMA_BASE                            IFX_DMA
6297 +#define IFX_DMA_CLC                             (volatile u32*)(IFX_DMA_BASE + 0x00)
6298 +#define IFX_DMA_ID                              (volatile u32*)(IFX_DMA_BASE + 0x08)
6299 +#define IFX_DMA_CTRL                            (volatile u32*)(IFX_DMA_BASE + 0x10)
6300 +#define IFX_DMA_CPOLL                           (volatile u32*)(IFX_DMA_BASE + 0x14)
6301 +
6302 +#define IFX_DMA_CS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x18 + 0x38 * (i))
6303 +#define IFX_DMA_CCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x1C + 0x38 * (i))
6304 +#define IFX_DMA_CDBA(i)                         (volatile u32*)(IFX_DMA_BASE + 0x20 + 0x38 * (i))
6305 +#define IFX_DMA_CDLEN(i)                        (volatile u32*)(IFX_DMA_BASE + 0x24 + 0x38 * (i))
6306 +#define IFX_DMA_CIS(i)                          (volatile u32*)(IFX_DMA_BASE + 0x28 + 0x38 * (i))
6307 +#define IFX_DMA_CIE(i)                          (volatile u32*)(IFX_DMA_BASE + 0x2C + 0x38 * (i))
6308 +
6309 +#define IFX_DMA_CGBL                            (volatile u32*)(IFX_DMA_BASE + 0x30)
6310 +
6311 +#define IFX_DMA_PS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x40 + 0x30 * (i))
6312 +#define IFX_DMA_PCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x44 + 0x30 * (i))
6313 +
6314 +#define IFX_DMA_IRNEN                           (volatile u32*)(IFX_DMA_BASE + 0xf4)
6315 +#define IFX_DMA_IRNCR                           (volatile u32*)(IFX_DMA_BASE + 0xf8)
6316 +#define IFX_DMA_IRNICR                          (volatile u32*)(IFX_DMA_BASE + 0xfc)
6317 +
6318 +
6319 +
6320 +/***********************************************************************/
6321 +/*  Module      :  Debug register address and bits                     */
6322 +/***********************************************************************/
6323 +
6324 +#define IFX_Debug                               (KSEG1 | 0x1F106000)
6325 +
6326 +/***MCD Break Bus Switch Register***/
6327 +#define IFX_Debug_MCD_BBS                       ((volatile u32*)(IFX_Debug + 0x0000))
6328 +#define IFX_Debug_MCD_BBS_BTP1                  (1 << 19)
6329 +#define IFX_Debug_MCD_BBS_BTP0                  (1 << 18)
6330 +#define IFX_Debug_MCD_BBS_BSP1                  (1 << 17)
6331 +#define IFX_Debug_MCD_BBS_BSP0                  (1 << 16)
6332 +#define IFX_Debug_MCD_BBS_BT5EN                 (1 << 15)
6333 +#define IFX_Debug_MCD_BBS_BT4EN                 (1 << 14)
6334 +#define IFX_Debug_MCD_BBS_BT5                   (1 << 13)
6335 +#define IFX_Debug_MCD_BBS_BT4                   (1 << 12)
6336 +#define IFX_Debug_MCD_BBS_BS5EN                 (1 << 7)
6337 +#define IFX_Debug_MCD_BBS_BS4EN                 (1 << 6)
6338 +#define IFX_Debug_MCD_BBS_BS5                   (1 << 5)
6339 +#define IFX_Debug_MCD_BBS_BS4                   (1 << 4)
6340 +
6341 +/***MCD Multiplexer Control Register***/
6342 +#define IFX_Debug_MCD_MCR                       ((volatile u32*)(IFX_Debug+ 0x0008))
6343 +#define IFX_Debug_MCD_MCR_MUX5                  (1 << 4)
6344 +#define IFX_Debug_MCD_MCR_MUX4                  (1 << 3)
6345 +#define IFX_Debug_MCD_MCR_MUX1                  (1 << 0)
6346 +
6347 +
6348 +
6349 +/***********************************************************************/
6350 +/*  Module      :  ICU register address and bits                       */
6351 +/***********************************************************************/
6352 +
6353 +#define IFX_ICU                                 (KSEG1 | 0x1F880200)
6354 +
6355 +#define IFX_ICU_IM0_ISR                         ((volatile u32*)(IFX_ICU + 0x0000))
6356 +#define IFX_ICU_IM0_IER                         ((volatile u32*)(IFX_ICU + 0x0008))
6357 +#define IFX_ICU_IM0_IOSR                        ((volatile u32*)(IFX_ICU + 0x0010))
6358 +#define IFX_ICU_IM0_IRSR                        ((volatile u32*)(IFX_ICU + 0x0018))
6359 +#define IFX_ICU_IM0_IMR                         ((volatile u32*)(IFX_ICU + 0x0020))
6360 +
6361 +#define IFX_ICU_IM1_ISR                         ((volatile u32*)(IFX_ICU + 0x0028))
6362 +#define IFX_ICU_IM1_IER                         ((volatile u32*)(IFX_ICU + 0x0030))
6363 +#define IFX_ICU_IM1_IOSR                        ((volatile u32*)(IFX_ICU + 0x0038))
6364 +#define IFX_ICU_IM1_IRSR                        ((volatile u32*)(IFX_ICU + 0x0040))
6365 +#define IFX_ICU_IM1_IMR                         ((volatile u32*)(IFX_ICU + 0x0048))
6366 +
6367 +#define IFX_ICU_IM2_ISR                         ((volatile u32*)(IFX_ICU + 0x0050))
6368 +#define IFX_ICU_IM2_IER                         ((volatile u32*)(IFX_ICU + 0x0058))
6369 +#define IFX_ICU_IM2_IOSR                        ((volatile u32*)(IFX_ICU + 0x0060))
6370 +#define IFX_ICU_IM2_IRSR                        ((volatile u32*)(IFX_ICU + 0x0068))
6371 +#define IFX_ICU_IM2_IMR                         ((volatile u32*)(IFX_ICU + 0x0070))
6372 +
6373 +#define IFX_ICU_IM3_ISR                         ((volatile u32*)(IFX_ICU + 0x0078))
6374 +#define IFX_ICU_IM3_IER                         ((volatile u32*)(IFX_ICU + 0x0080))
6375 +#define IFX_ICU_IM3_IOSR                        ((volatile u32*)(IFX_ICU + 0x0088))
6376 +#define IFX_ICU_IM3_IRSR                        ((volatile u32*)(IFX_ICU + 0x0090))
6377 +#define IFX_ICU_IM3_IMR                         ((volatile u32*)(IFX_ICU + 0x0098))
6378 +
6379 +#define IFX_ICU_IM4_ISR                         ((volatile u32*)(IFX_ICU + 0x00A0))
6380 +#define IFX_ICU_IM4_IER                         ((volatile u32*)(IFX_ICU + 0x00A8))
6381 +#define IFX_ICU_IM4_IOSR                        ((volatile u32*)(IFX_ICU + 0x00B0))
6382 +#define IFX_ICU_IM4_IRSR                        ((volatile u32*)(IFX_ICU + 0x00B8))
6383 +#define IFX_ICU_IM4_IMR                         ((volatile u32*)(IFX_ICU + 0x00C0))
6384 +
6385 +/***Interrupt Vector Value Register***/
6386 +#define IFX_ICU_IM_VEC_5                        ((volatile u32*)(IFX_ICU + 0x00C8))
6387 +#define IFX_ICU_IM_VEC                          ((volatile u32*)(IFX_ICU + 0x00D0))
6388 +
6389 +/***********************************************************************/
6390 +
6391 +#define IFX_ICU_VPE1                            (KSEG1 | 0x1F880300)
6392 +#define IFX_ICU1                                IFX_ICU_VPE1
6393 +
6394 +#define IFX_ICU_VPE1_IM0_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0000))
6395 +#define IFX_ICU_VPE1_IM0_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0008))
6396 +#define IFX_ICU_VPE1_IM0_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0010))
6397 +#define IFX_ICU_VPE1_IM0_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0018))
6398 +#define IFX_ICU_VPE1_IM0_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0020))
6399 +
6400 +#define IFX_ICU_VPE1_IM1_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0028))
6401 +#define IFX_ICU_VPE1_IM1_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0030))
6402 +#define IFX_ICU_VPE1_IM1_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0038))
6403 +#define IFX_ICU_VPE1_IM1_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0040))
6404 +#define IFX_ICU_VPE1_IM1_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0048))
6405 +
6406 +#define IFX_ICU_VPE1_IM2_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0050))
6407 +#define IFX_ICU_VPE1_IM2_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0058))
6408 +#define IFX_ICU_VPE1_IM2_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0060))
6409 +#define IFX_ICU_VPE1_IM2_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0068))
6410 +#define IFX_ICU_VPE1_IM2_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0070))
6411 +
6412 +#define IFX_ICU_VPE1_IM3_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0078))
6413 +#define IFX_ICU_VPE1_IM3_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0080))
6414 +#define IFX_ICU_VPE1_IM3_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0088))
6415 +#define IFX_ICU_VPE1_IM3_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0090))
6416 +#define IFX_ICU_VPE1_IM3_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0098))
6417 +
6418 +#define IFX_ICU_VPE1_IM4_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A0))
6419 +#define IFX_ICU_VPE1_IM4_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A8))
6420 +#define IFX_ICU_VPE1_IM4_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B0))
6421 +#define IFX_ICU_VPE1_IM4_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B8))
6422 +#define IFX_ICU_VPE1_IM4_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00C0))
6423 +
6424 +/***Interrupt Vector Value Register***/
6425 +#define IFX_ICU_VPE1_IM_VEC_5                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00C8))
6426 +#define IFX_ICU_VPE1_IM_VEC                     ((volatile u32*)(IFX_ICU_VPE1 + 0x00D0))
6427 +
6428 +/***Interrupt Vector Value Mask***/
6429 +#define IFX_ICU_IM0_VEC_MASK                    (0x3F << 0)
6430 +#define IFX_ICU_IM1_VEC_MASK                    (0x3F << 6)
6431 +#define IFX_ICU_IM2_VEC_MASK                    (0x3F << 12)
6432 +#define IFX_ICU_IM3_VEC_MASK                    (0x3F << 18)
6433 +#define IFX_ICU_IM4_VEC_MASK                    (0x3F << 24)
6434 +
6435 +#define IFX_ICU_IM0_ISR_IR(value)               (1 << (value))
6436 +#define IFX_ICU_IM0_IER_IR(value)               (1 << (value))
6437 +#define IFX_ICU_IM1_ISR_IR(value)               (1 << (value))
6438 +#define IFX_ICU_IM1_IER_IR(value)               (1 << (value))
6439 +#define IFX_ICU_IM2_ISR_IR(value)               (1 << (value))
6440 +#define IFX_ICU_IM2_IER_IR(value)               (1 << (value))
6441 +#define IFX_ICU_IM3_ISR_IR(value)               (1 << (value))
6442 +#define IFX_ICU_IM3_IER_IR(value)               (1 << (value))
6443 +#define IFX_ICU_IM4_ISR_IR(value)               (1 << (value))
6444 +#define IFX_ICU_IM4_IER_IR(value)               (1 << (value))
6445 +#define IFX_ICU_IM5_ISR_IR(value)               (1 << (value))
6446 +#define IFX_ICU_IM5_IER_IR(value)               (1 << (value))
6447 +
6448 +/***External Interrupt Control Register***/
6449 +#define IFX_ICU_EIU                             (KSEG1 | 0x1F101000)
6450 +#define IFX_ICU_EIU_EXIN_C                      ((volatile u32 *)(IFX_ICU_EIU + 0x0000))
6451 +#define IFX_ICU_EIU_INIC                        ((volatile u32 *)(IFX_ICU_EIU + 0x0004))
6452 +#define IFX_ICU_EIU_INC                         ((volatile u32 *)(IFX_ICU_EIU + 0x0008))
6453 +#define IFX_ICU_EIU_INEN                        ((volatile u32 *)(IFX_ICU_EIU + 0x000C))
6454 +#define IFX_YIELDEN(n)                          ((volatile u32 *)(IFX_ICU_EIU + 0x0010 + (n) * 4)
6455 +#define IFX_NMI_CR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F0))
6456 +#define IFX_NMI_SR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F4))
6457 +
6458 +
6459 +
6460 +/***********************************************************************/
6461 +/*  Module      :  MPS register address and bits                       */
6462 +/***********************************************************************/
6463 +
6464 +#define IFX_MPS                                 (KSEG1 | 0x1F107000)
6465 +
6466 +#define IFX_MPS_CHIPID                          ((volatile u32*)(IFX_MPS + 0x0344))
6467 +#define IFX_MPS_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
6468 +#define IFX_MPS_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
6469 +#define IFX_MPS_CHIPID_PARTNUM_GET(value)       (((value) >> 12) & ((1 << 16) - 1))
6470 +#define IFX_MPS_CHIPID_PARTNUM_SET(value)       (((( 1 << 16) - 1) & (value)) << 12)
6471 +#define IFX_MPS_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 10) - 1))
6472 +#define IFX_MPS_CHIPID_MANID_SET(value)         (((( 1 << 10) - 1) & (value)) << 1)
6473 +
6474 +
6475 +/* voice channel 0 ... 3 interrupt enable register */
6476 +#define IFX_MPS_VC0ENR                          ((volatile u32*)(IFX_MPS + 0x0000))
6477 +#define IFX_MPS_VC1ENR                          ((volatile u32*)(IFX_MPS + 0x0004))
6478 +#define IFX_MPS_VC2ENR                          ((volatile u32*)(IFX_MPS + 0x0008))
6479 +#define IFX_MPS_VC3ENR                          ((volatile u32*)(IFX_MPS + 0x000C))
6480 +/* voice channel 0 ... 3 interrupt status read register */
6481 +#define IFX_MPS_RVC0SR                          ((volatile u32*)(IFX_MPS + 0x0010))
6482 +#define IFX_MPS_RVC1SR                          ((volatile u32*)(IFX_MPS + 0x0014))
6483 +#define IFX_MPS_RVC2SR                          ((volatile u32*)(IFX_MPS + 0x0018))
6484 +#define IFX_MPS_RVC3SR                          ((volatile u32*)(IFX_MPS + 0x001C))
6485 +/* voice channel 0 ... 3 interrupt status set register */
6486 +#define IFX_MPS_SVC0SR                          ((volatile u32*)(IFX_MPS + 0x0020))
6487 +#define IFX_MPS_SVC1SR                          ((volatile u32*)(IFX_MPS + 0x0024))
6488 +#define IFX_MPS_SVC2SR                          ((volatile u32*)(IFX_MPS + 0x0028))
6489 +#define IFX_MPS_SVC3SR                          ((volatile u32*)(IFX_MPS + 0x002C))
6490 +/* voice channel 0 ... 3 interrupt status clear register */
6491 +#define IFX_MPS_CVC0SR                          ((volatile u32*)(IFX_MPS + 0x0030))
6492 +#define IFX_MPS_CVC1SR                          ((volatile u32*)(IFX_MPS + 0x0034))
6493 +#define IFX_MPS_CVC2SR                          ((volatile u32*)(IFX_MPS + 0x0038))
6494 +#define IFX_MPS_CVC3SR                          ((volatile u32*)(IFX_MPS + 0x003C))
6495 +/* common status 0 and 1 read register */
6496 +#define IFX_MPS_RAD0SR                          ((volatile u32*)(IFX_MPS + 0x0040))
6497 +#define IFX_MPS_RAD1SR                          ((volatile u32*)(IFX_MPS + 0x0044))
6498 +/* common status 0 and 1 set register */
6499 +#define IFX_MPS_SAD0SR                          ((volatile u32*)(IFX_MPS + 0x0048))
6500 +#define IFX_MPS_SAD1SR                          ((volatile u32*)(IFX_MPS + 0x004C))
6501 +/* common status 0 and 1 clear register */
6502 +#define IFX_MPS_CAD0SR                          ((volatile u32*)(IFX_MPS + 0x0050))
6503 +#define IFX_MPS_CAD1SR                          ((volatile u32*)(IFX_MPS + 0x0054))
6504 +/* common status 0 and 1 enable register */
6505 +#define IFX_MPS_AD0ENR                          ((volatile u32*)(IFX_MPS + 0x0058))
6506 +#define IFX_MPS_AD1ENR                          ((volatile u32*)(IFX_MPS + 0x005C))
6507 +/* notification enable register */
6508 +#define IFX_MPS_CPU0_NFER                       ((volatile u32*)(IFX_MPS + 0x0060))
6509 +#define IFX_MPS_CPU1_NFER                       ((volatile u32*)(IFX_MPS + 0x0064))
6510 +/* CPU to CPU interrup request register */
6511 +#define IFX_MPS_CPU0_2_CPU1_IRR                 ((volatile u32*)(IFX_MPS + 0x0070))
6512 +#define IFX_MPS_CPU0_2_CPU1_IER                 ((volatile u32*)(IFX_MPS + 0x0074))
6513 +/* Global interrupt request and request enable register */
6514 +#define IFX_MPS_GIRR                            ((volatile u32*)(IFX_MPS + 0x0078))
6515 +#define IFX_MPS_GIER                            ((volatile u32*)(IFX_MPS + 0x007C))
6516 +
6517 +#define IFX_MPS_SRAM                            ((volatile u32*)(KSEG1 | 0x1F200000))
6518 +
6519 +#define IFX_MPS_VCPU_FW_AD                      ((volatile u32*)(KSEG1 | 0x1F2001E0))
6520 +
6521 +#define IFX_FUSE_BASE_ADDR                      (KSEG1 | 0x1F107354)
6522 +
6523 +
6524 +
6525 +/************************************************************************/
6526 +/*   Module       :   DEU register address and bits                     */
6527 +/************************************************************************/
6528 +
6529 +#define IFX_DEU_BASE_ADDR                       (KSEG1 | 0x1E103100)
6530 +
6531 +/*   DEU Control Register */
6532 +#define IFX_DEU_CLK                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0000))
6533 +#define IFX_DEU_ID                              ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0008))
6534 +
6535 +/*   DEU control register */
6536 +#define IFX_DES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0010))
6537 +#define IFX_DES_IHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0014))
6538 +#define IFX_DES_ILR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0018))
6539 +#define IFX_DES_K1HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x001C))
6540 +#define IFX_DES_K1LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0020))
6541 +#define IFX_DES_K3HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0024))
6542 +#define IFX_DES_K3LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0028))
6543 +#define IFX_DES_IVHR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x002C))
6544 +#define IFX_DES_IVLR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0030))
6545 +#define IFX_DES_OHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0040))
6546 +#define IFX_DES_OLR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
6547 +
6548 +/* AES DEU register */
6549 +#define IFX_AES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
6550 +#define IFX_AES_ID3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0054))
6551 +#define IFX_AES_ID2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0058))
6552 +#define IFX_AES_ID1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x005C))
6553 +#define IFX_AES_ID0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0060))
6554 +
6555 +/* AES Key register */
6556 +#define IFX_AES_K7R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0064))
6557 +#define IFX_AES_K6R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0068))
6558 +#define IFX_AES_K5R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x006C))
6559 +#define IFX_AES_K4R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0070))
6560 +#define IFX_AES_K3R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0074))
6561 +#define IFX_AES_K2R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0078))
6562 +#define IFX_AES_K1R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x007C))
6563 +#define IFX_AES_K0R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0080))
6564 +
6565 +/* AES vector register */
6566 +#define IFX_AES_IV3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0084))
6567 +#define IFX_AES_IV2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0088))
6568 +#define IFX_AES_IV1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x008C))
6569 +#define IFX_AES_IV0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0090))
6570 +#define IFX_AES_0D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0094))
6571 +#define IFX_AES_0D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0098))
6572 +#define IFX_AES_OD1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x009C))
6573 +#define IFX_AES_OD0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00A0))
6574 +
6575 +/* ARC4 DEU register */
6576 +#define IFX_ARC4_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0100))
6577 +#define IFX_ARC4_IDLEN                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0114))
6578 +#define IFX_ARC4_ID3R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0118))
6579 +#define IFX_ARC4_ID2R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x011C))
6580 +#define IFX_ARC4_ID1R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0120))
6581 +#define IFX_ARC4_ID0R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0124))
6582 +
6583 +/* ARC4 Key register */
6584 +#define IFX_ARC4_K3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0104))
6585 +#define IFX_ARC4_K2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0108))
6586 +#define IFX_ARC4_K1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x010C))
6587 +#define IFX_ARC4_K0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0110))
6588 +
6589 +/* ARC4 vector register */
6590 +#define IFX_ARC4_OD3R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0128))
6591 +#define IFX_ARC4_OD2R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x012C))
6592 +#define IFX_ARC4_OD1R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0130))
6593 +#define IFX_ARC4_OD0R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0134))
6594 +
6595 +/* hash control register */
6596 +#define IFX_HASH_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B0))
6597 +#define IFX_HASH_MR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B4))
6598 +#define IFX_HASH_D1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B8))
6599 +#define IFX_HASH_D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00BC))
6600 +#define IFX_HASH_D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C0))
6601 +#define IFX_HASH_D4R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C4))
6602 +#define IFX_HASH_D5R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C8))
6603 +
6604 +#define IFX_HMAC_KIDX                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D0))
6605 +#define IFX_HMAC_KEY                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D4))
6606 +#define IFX_HMAC_DBN                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D8))
6607 +
6608 +#define IFX_DEU_DMA_CON                         ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00EC))
6609 +
6610 +#define IFX_DEU_IRNEN                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F4))
6611 +#define IFX_DEU_IRNCR                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F8))
6612 +#define IFX_DEU_IRNICR                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00FC))
6613 +
6614 +
6615 +
6616 +/************************************************************************/
6617 +/*   Module       :   PPE register address and bits                     */
6618 +/************************************************************************/
6619 +
6620 +#define IFX_PPE32_BASE                          (KSEG1 | 0x1E180000)
6621 +#define IFX_PPE32_DEBUG_BREAK_TRACE_REG         (IFX_PPE32_BASE + (0x0000 * 4))
6622 +#define IFX_PPE32_INT_MASK_STATUS_REG           (IFX_PPE32_BASE + (0x0030 * 4))
6623 +#define IFX_PPE32_INT_RESOURCE_REG              (IFX_PPE32_BASE + (0x0040 * 4))
6624 +#define IFX_PPE32_CDM_CODE_MEM_B0               (IFX_PPE32_BASE + (0x1000 * 4))
6625 +#define IFX_PPE32_CDM_CODE_MEM_B1               (IFX_PPE32_BASE + (0x2000 * 4))
6626 +#define IFX_PPE32_DATA_MEM_MAP_REG_BASE         (IFX_PPE32_BASE + (0x4000 * 4))
6627 +
6628 +#define IFX_PPE32_SRST                          (IFX_PPE32_BASE + 0x10080)
6629 +
6630 +/*
6631 + *    ETOP MDIO Registers
6632 + */
6633 +#define IFX_PP32_ETOP_MDIO_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0600 * 4)))
6634 +#define IFX_PP32_ETOP_MDIO_ACC                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0601 * 4)))
6635 +#define IFX_PP32_ETOP_CFG                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0602 * 4)))
6636 +#define IFX_PP32_ETOP_IG_VLAN_COS               ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0603 * 4)))
6637 +#define IFX_PP32_ETOP_IG_DSCP_COS3              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0604 * 4)))
6638 +#define IFX_PP32_ETOP_IG_DSCP_COS2              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0605 * 4)))
6639 +#define IFX_PP32_ETOP_IG_DSCP_COS1              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0606 * 4)))
6640 +#define IFX_PP32_ETOP_IG_DSCP_COS0              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0607 * 4)))
6641 +#define IFX_PP32_ETOP_IG_PLEN_CTRL              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0608 * 4)))
6642 +#define IFX_PP32_ETOP_ISR                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060A * 4)))
6643 +#define IFX_PP32_ETOP_IER                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060B * 4)))
6644 +#define IFX_PP32_ETOP_VPID                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060C * 4)))
6645 +#define IFX_PP32_ENET_MAC_CFG                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0610 * 4)))
6646 +#define IFX_PP32_ENETS_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0612 * 4)))
6647 +#define IFX_PP32_ENETS_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0613 * 4)))
6648 +#define IFX_PP32_ENETS_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0614 * 4)))
6649 +#define IFX_PP32_ENETS_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0615 * 4)))
6650 +#define IFX_PP32_ENETS_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0616 * 4)))
6651 +#define IFX_PP32_ENETS_BUF_CTRL                 ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0617 * 4)))
6652 +#define IFX_PP32_ENETS_COS_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0618 * 4)))
6653 +#define IFX_PP32_ENETS_IGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0619 * 4)))
6654 +#define IFX_PP32_ENETS_IGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061A * 4)))
6655 +#define IFX_PP32_ENET_MAC_DA0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061B * 4)))
6656 +#define IFX_PP32_ENET_MAC_DA1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061C * 4)))
6657 +
6658 +#define IFX_PP32_ENETF_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0630 * 4)))
6659 +#define IFX_PP32_ENETF_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0631 * 4)))
6660 +#define IFX_PP32_ENETF_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0632 * 4)))
6661 +#define IFX_PP32_ENETF_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0633 * 4)))
6662 +#define IFX_PP32_ENETF_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0634 * 4)))
6663 +#define IFX_PP32_ENETF_HFCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0635 * 4)))
6664 +#define IFX_PP32_ENETF_TXCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0636 * 4)))
6665 +
6666 +#define IFX_PP32_ENETF_VLCOS0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0638 * 4)))
6667 +#define IFX_PP32_ENETF_VLCOS1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0639 * 4)))
6668 +#define IFX_PP32_ENETF_VLCOS2                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063A * 4)))
6669 +#define IFX_PP32_ENETF_VLCOS3                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063B * 4)))
6670 +#define IFX_PP32_ENETF_EGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063C * 4)))
6671 +#define IFX_PP32_ENETF_EGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063D * 4)))
6672 +
6673 +
6674 +/* Sharebuff SB RAM2 control data */
6675 +#define IFX_PP32_SB2_DATABASE                   ((IFX_PPE32_BASE + (0x8C00 * 4)))
6676 +#define IFX_PP32_SB2_CTRLBASE                   ((IFX_PPE32_BASE + (0x92E0 * 4)))
6677 +
6678 +
6679 +
6680 +/************************************************************************/
6681 +/*   Module       :   3-port Switch register address and bits           */
6682 +/************************************************************************/
6683 +
6684 +#define IFX_SW                                  (KSEG1 | 0x1E108000)
6685 +
6686 +#define IFX_SW_PS                               (IFX_SW + 0x000)
6687 +#define IFX_SW_P0_CTL                           (IFX_SW + 0x004)
6688 +#define IFX_SW_P1_CTL                           (IFX_SW + 0x008)
6689 +#define IFX_SW_P2_CTL                           (IFX_SW + 0x00C)
6690 +#define IFX_SW_P0_VLAN                          (IFX_SW + 0x010)
6691 +#define IFX_SW_P1_VLAN                          (IFX_SW + 0x014)
6692 +#define IFX_SW_P2_VLAN                          (IFX_SW + 0x018)
6693 +#define IFX_SW_P0_INCTL                         (IFX_SW + 0x020)
6694 +#define IFX_SW_P1_INCTL                         (IFX_SW + 0x024)
6695 +#define IFX_SW_P2_INCTL                         (IFX_SW + 0x028)
6696 +#define IFX_SW_DF_PORTMAP                       (IFX_SW + 0x02C)
6697 +#define IFX_SW_P0_ECS_Q32                       (IFX_SW + 0x030)
6698 +#define IFX_SW_P0_ECS_Q10                       (IFX_SW + 0x034)
6699 +#define IFX_SW_P0_ECW_Q32                       (IFX_SW + 0x038)
6700 +#define IFX_SW_P0_ECW_Q10                       (IFX_SW + 0x03C)
6701 +#define IFX_SW_P1_ECS_Q32                       (IFX_SW + 0x040)
6702 +#define IFX_SW_P1_ECS_Q10                       (IFX_SW + 0x044)
6703 +#define IFX_SW_P1_ECW_Q32                       (IFX_SW + 0x048)
6704 +#define IFX_SW_P1_ECW_Q10                       (IFX_SW + 0x04C)
6705 +#define IFX_SW_P2_ECS_Q32                       (IFX_SW + 0x050)
6706 +#define IFX_SW_P2_ECS_Q10                       (IFX_SW + 0x054)
6707 +#define IFX_SW_P2_ECW_Q32                       (IFX_SW + 0x058)
6708 +#define IFX_SW_P2_ECW_Q10                       (IFX_SW + 0x05C)
6709 +#define IFX_SW_INT_ENA                          (IFX_SW + 0x060)
6710 +#define IFX_SW_INT_ST                           (IFX_SW + 0x064)
6711 +#define IFX_SW_GCTL0                            (IFX_SW + 0x068)
6712 +#define IFX_SW_GCTL1                            (IFX_SW + 0x06C)
6713 +#define IFX_SW_ARP                              (IFX_SW + 0x070)
6714 +#define IFX_SW_STRM_CTL                         (IFX_SW + 0x074)
6715 +#define IFX_SW_RGMII_CTL                        (IFX_SW + 0x078)
6716 +#define IFX_SW_1P_PRT                           (IFX_SW + 0x07C)
6717 +#define IFX_SW_GBKT_SZBS                        (IFX_SW + 0x080)
6718 +#define IFX_SW_GBKT_SZEBS                       (IFX_SW + 0x084)
6719 +#define IFX_SW_BF_TH                            (IFX_SW + 0x088)
6720 +#define IFX_SW_PMAC_HD_CTL                      (IFX_SW + 0x08C)
6721 +#define IFX_SW_PMAC_SA1                         (IFX_SW + 0x090)
6722 +#define IFX_SW_PMAC_SA2                         (IFX_SW + 0x094)
6723 +#define IFX_SW_PMAC_DA1                         (IFX_SW + 0x098)
6724 +#define IFX_SW_PMAC_DA2                         (IFX_SW + 0x09C)
6725 +#define IFX_SW_PMAC_VLAN                        (IFX_SW + 0x0A0)
6726 +#define IFX_SW_PMAC_TX_IPG                      (IFX_SW + 0x0A4)
6727 +#define IFX_SW_PMAC_RX_IPG                      (IFX_SW + 0x0A8)
6728 +#define IFX_SW_ADR_TB_CTL0                      (IFX_SW + 0x0AC)
6729 +#define IFX_SW_ADR_TB_CTL1                      (IFX_SW + 0x0B0)
6730 +#define IFX_SW_ADR_TB_CTL2                      (IFX_SW + 0x0B4)
6731 +#define IFX_SW_ADR_TB_ST0                       (IFX_SW + 0x0B8)
6732 +#define IFX_SW_ADR_TB_ST1                       (IFX_SW + 0x0BC)
6733 +#define IFX_SW_ADR_TB_ST2                       (IFX_SW + 0x0C0)
6734 +#define IFX_SW_RMON_CTL                         (IFX_SW + 0x0C4)
6735 +#define IFX_SW_RMON_ST                          (IFX_SW + 0x0C8)
6736 +#define IFX_SW_MDIO_CTL                         (IFX_SW + 0x0CC)
6737 +#define IFX_SW_MDIO_DATA                        (IFX_SW + 0x0D0)
6738 +#define IFX_SW_TP_FLT_ACT                       (IFX_SW + 0x0D4)
6739 +#define IFX_SW_PRTCL_FLT_ACT                    (IFX_SW + 0x0D8)
6740 +#define IFX_SW_VLAN_FLT0                        (IFX_SW + 0x100)
6741 +#define IFX_SW_VLAN_FLT1                        (IFX_SW + 0x104)
6742 +#define IFX_SW_VLAN_FLT2                        (IFX_SW + 0x108)
6743 +#define IFX_SW_VLAN_FLT3                        (IFX_SW + 0x10C)
6744 +#define IFX_SW_VLAN_FLT4                        (IFX_SW + 0x110)
6745 +#define IFX_SW_VLAN_FLT5                        (IFX_SW + 0x114)
6746 +#define IFX_SW_VLAN_FLT6                        (IFX_SW + 0x118)
6747 +#define IFX_SW_VLAN_FLT7                        (IFX_SW + 0x11C)
6748 +#define IFX_SW_VLAN_FLT8                        (IFX_SW + 0x120)
6749 +#define IFX_SW_VLAN_FLT9                        (IFX_SW + 0x124)
6750 +#define IFX_SW_VLAN_FLT10                       (IFX_SW + 0x128)
6751 +#define IFX_SW_VLAN_FLT11                       (IFX_SW + 0x12C)
6752 +#define IFX_SW_VLAN_FLT12                       (IFX_SW + 0x130)
6753 +#define IFX_SW_VLAN_FLT13                       (IFX_SW + 0x134)
6754 +#define IFX_SW_VLAN_FLT14                       (IFX_SW + 0x138)
6755 +#define IFX_SW_VLAN_FLT15                       (IFX_SW + 0x13C)
6756 +#define IFX_SW_TP_FLT10                         (IFX_SW + 0x140)
6757 +#define IFX_SW_TP_FLT32                         (IFX_SW + 0x144)
6758 +#define IFX_SW_TP_FLT54                         (IFX_SW + 0x148)
6759 +#define IFX_SW_TP_FLT76                         (IFX_SW + 0x14C)
6760 +#define IFX_SW_DFSRV_MAP0                       (IFX_SW + 0x150)
6761 +#define IFX_SW_DFSRV_MAP1                       (IFX_SW + 0x154)
6762 +#define IFX_SW_DFSRV_MAP2                       (IFX_SW + 0x158)
6763 +#define IFX_SW_DFSRV_MAP3                       (IFX_SW + 0x15C)
6764 +#define IFX_SW_TCP_PF0                          (IFX_SW + 0x160)
6765 +#define IFX_SW_TCP_PF1                          (IFX_SW + 0x164)
6766 +#define IFX_SW_TCP_PF2                          (IFX_SW + 0x168)
6767 +#define IFX_SW_TCP_PF3                          (IFX_SW + 0x16C)
6768 +#define IFX_SW_TCP_PF4                          (IFX_SW + 0x170)
6769 +#define IFX_SW_TCP_PF5                          (IFX_SW + 0x174)
6770 +#define IFX_SW_TCP_PF6                          (IFX_SW + 0x178)
6771 +#define IFX_SW_TCP_PF7                          (IFX_SW + 0x17C)
6772 +#define IFX_SW_RA_03_00                         (IFX_SW + 0x180)
6773 +#define IFX_SW_RA_07_04                         (IFX_SW + 0x184)
6774 +#define IFX_SW_RA_0B_08                         (IFX_SW + 0x188)
6775 +#define IFX_SW_RA_0F_0C                         (IFX_SW + 0x18C)
6776 +#define IFX_SW_RA_13_10                         (IFX_SW + 0x190)
6777 +#define IFX_SW_RA_17_14                         (IFX_SW + 0x194)
6778 +#define IFX_SW_RA_1B_18                         (IFX_SW + 0x198)
6779 +#define IFX_SW_RA_1F_1C                         (IFX_SW + 0x19C)
6780 +#define IFX_SW_RA_23_20                         (IFX_SW + 0x1A0)
6781 +#define IFX_SW_RA_27_24                         (IFX_SW + 0x1A4)
6782 +#define IFX_SW_RA_2B_28                         (IFX_SW + 0x1A8)
6783 +#define IFX_SW_RA_2F_2C                         (IFX_SW + 0x1AC)
6784 +#define IFX_SW_F0                               (IFX_SW + 0x1B0)
6785 +#define IFX_SW_F1                               (IFX_SW + 0x1B4)
6786 +
6787 +/*
6788 + *  Routine for Voice
6789 + */
6790 +extern const void (*ifx_bsp_basic_mps_decrypt)(unsigned int addr, int n);
6791 +
6792 +
6793 +#endif /* AR9_H */
6794 +
6795 diff --git a/arch/mips/include/asm/ifx/ar9/ar9_ref_board.h b/arch/mips/include/asm/ifx/ar9/ar9_ref_board.h
6796 new file mode 100644
6797 index 0000000..b37710d
6798 --- /dev/null
6799 +++ b/arch/mips/include/asm/ifx/ar9/ar9_ref_board.h
6800 @@ -0,0 +1,48 @@
6801 +/******************************************************************************
6802 +**
6803 +** FILE NAME    : ar9_ref_board.h
6804 +** PROJECT      : IFX UEIP
6805 +** MODULES      : BSP Basic
6806 +**
6807 +** DATE         : 27 May 2009
6808 +** AUTHOR       : Xu Liang
6809 +** DESCRIPTION  : header file for AR9
6810 +** COPYRIGHT    :       Copyright (c) 2009
6811 +**                      Infineon Technologies AG
6812 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
6813 +**
6814 +**    This program is free software; you can redistribute it and/or modify
6815 +**    it under the terms of the GNU General Public License as published by
6816 +**    the Free Software Foundation; either version 2 of the License, or
6817 +**    (at your option) any later version.
6818 +**
6819 +** HISTORY
6820 +** $Date        $Author         $Comment
6821 +** 27 May 2009   Xu Liang        The first UEIP release
6822 +*******************************************************************************/
6823 +
6824 +
6825 +
6826 +#ifndef AR9_REF_BOARD_H
6827 +#define AR9_REF_BOARD_H
6828 +
6829 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE)
6830 +#define IFX_MTD_SPI_PART_NB               3
6831 +#define IFX_SPI_FLASH_MAX                 8
6832 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
6833 +
6834 +#if defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)
6835 +  #if defined(CONFIG_IFX_GW188)
6836 +//     #define IFX_GPIO_USB_VBUS1              IFX_GPIO_PIN_ID(2, 5)
6837 +  #else
6838 +//     #define IFX_GPIO_USB_VBUS1              IFX_GPIO_PIN_ID(1, 13)
6839 +  #endif
6840 +//  #define IFX_GPIO_USB_VBUS2              IFX_GPIO_PIN_ID(3, 4)
6841 +#endif
6842 +
6843 +#if (defined(CONFIG_USB_GADGET_IFX) || defined(CONFIG_USB_GADGET_IFX_MODULE)) && defined(CONFIG_USB_GADGET_IFX_LED)
6844 +  #define IFX_LEDLED_USB_LED            10
6845 +#endif
6846 +
6847 +#endif  /* AR9_REF_BOARD_H */
6848 +
6849 diff --git a/arch/mips/include/asm/ifx/ar9/irq.h b/arch/mips/include/asm/ifx/ar9/irq.h
6850 new file mode 100644
6851 index 0000000..3c8cd28
6852 --- /dev/null
6853 +++ b/arch/mips/include/asm/ifx/ar9/irq.h
6854 @@ -0,0 +1,176 @@
6855 +/******************************************************************************
6856 +**
6857 +** FILE NAME    : irq.h
6858 +** PROJECT      : IFX UEIP
6859 +** MODULES      : BSP Basic
6860 +**
6861 +** DATE         : 27 May 2009
6862 +** AUTHOR       : Xu Liang
6863 +** DESCRIPTION  : header file for AR9
6864 +** COPYRIGHT    :       Copyright (c) 2009
6865 +**                      Infineon Technologies AG
6866 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
6867 +**
6868 +**    This program is free software; you can redistribute it and/or modify
6869 +**    it under the terms of the GNU General Public License as published by
6870 +**    the Free Software Foundation; either version 2 of the License, or
6871 +**    (at your option) any later version.
6872 +**
6873 +** HISTORY
6874 +** $Date        $Author         $Comment
6875 +** 27 May 2009   Xu Liang        The first UEIP release
6876 +*******************************************************************************/
6877 +
6878 +
6879 +
6880 +#ifndef AR9_IRQ_H
6881 +#define AR9_IRQ_H
6882 +
6883 +
6884 +
6885 +/****** Interrupt Assigments ***********/
6886 +
6887 +#define IFX_ASC0_TIR                    INT_NUM_IM3_IRL0    /* TX interrupt */
6888 +#define IFX_ASC0_TBIR                   INT_NUM_IM3_IRL1    /* TX buffer interrupt */
6889 +#define IFX_ASC0_RIR                    INT_NUM_IM3_IRL2    /* RX interrupt */
6890 +#define IFX_ASC0_EIR                    INT_NUM_IM3_IRL3    /* ERROR interrupt */
6891 +#define IFX_ASC0_ABSTIR                 INT_NUM_IM3_IRL4
6892 +#define IFX_ASC0_ABDETIR                INT_NUM_IM3_IRL5
6893 +#define IFX_ASC0_SFCIR                  INT_NUM_IM3_IRL6
6894 +#define IFX_ASC0_MIR                    INT_NUM_IM3_IRL21
6895 +#define IFX_ASC1_TIR                    INT_NUM_IM3_IRL7    /* TX interrupt */
6896 +#define IFX_ASC1_TBIR                   INT_NUM_IM3_IRL8    /* TX buffer interrupt */
6897 +#define IFX_ASC1_RIR                    INT_NUM_IM3_IRL9    /* RX interrupt */
6898 +#define IFX_ASC1_EIR                    INT_NUM_IM3_IRL10   /* ERROR interrupt */
6899 +#define IFX_ASC1_ABSTIR                 INT_NUM_IM3_IRL11
6900 +#define IFX_ASC1_ABDETIR                INT_NUM_IM3_IRL12
6901 +#define IFX_ASC1_SFCIR                  INT_NUM_IM3_IRL13
6902 +
6903 +#define IFX_FPI_SLAVE_BCU0_IR           INT_NUM_IM1_IRL25
6904 +#define IFX_FPI_MASTER_COSBCU_IR        INT_NUM_IM0_IRL25
6905 +#define IFX_FPI_SLAVE_BCU_IRQ           IFX_FPI_SLAVE_BCU0_IR
6906 +#define IFX_FPI_MASTER_BCU_IRQ          IFX_FPI_MASTER_COSBCU_IR
6907 +
6908 +#define IFX_DSL_DFE_IR                  INT_NUM_IM1_IRL23
6909 +#define IFX_DSL_AFEOVL_IR               INT_NUM_IM1_IRL24
6910 +#define IFX_DSL_DYING_GASP_INT          INT_NUM_IM1_IRL21
6911 +#define IFX_DSL_DFE_INT0IR              INT_NUM_IM2_IRL12
6912 +#define IFX_DSL_DFE_INT1IR              INT_NUM_IM2_IRL13
6913 +#define IFX_DSL_DFE_INT2IR              INT_NUM_IM2_IRL14
6914 +#define IFX_DSL_DFE_INT3IR              INT_NUM_IM2_IRL15
6915 +#define IFX_MEI_INT                     IFX_DSL_DFE_IR
6916 +#define IFX_MEI_DYING_GASP_INT          IFX_DSL_DYING_GASP_INT
6917 +#define IFX_DSL_DFE_TXIR                IFX_DSL_DFE_INT0IR
6918 +#define IFX_DSL_DFE_RXIR                IFX_DSL_DFE_INT1IR
6919 +
6920 +#define IFX_VOICE_DFE0_CH0_RX           INT_NUM_IM4_IRL12
6921 +#define IFX_VOICE_DFE0_CH0_TX           INT_NUM_IM4_IRL13
6922 +#define IFX_VOICE_DFE0_CH0_GP           INT_NUM_IM0_IRL31
6923 +#define IFX_VOICE_DFE0_CH1_RX           INT_NUM_IM3_IRL19
6924 +#define IFX_VOICE_DFE0_CH1_TX           INT_NUM_IM3_IRL20
6925 +#define IFX_VOICE_DFE0_CH1_GP           INT_NUM_IM3_IRL14
6926 +#define IFX_VOICE_DFE1_CH0_RX           INT_NUM_IM1_IRL3
6927 +#define IFX_VOICE_DFE1_CH0_TX           INT_NUM_IM1_IRL4
6928 +#define IFX_VOICE_DFE1_CH0_GP           INT_NUM_IM1_IRL5
6929 +#define IFX_VOICE_DFE1_CH1_RX           INT_NUM_IM1_IRL6
6930 +#define IFX_VOICE_DFE1_CH1_TX           INT_NUM_IM1_IRL7
6931 +#define IFX_VOICE_DFE1_CH1_GP           INT_NUM_IM1_IRL8
6932 +
6933 +#define IFX_DEU_DESIR                   INT_NUM_IM0_IRL27
6934 +#define IFX_DEU_AESIR                   INT_NUM_IM0_IRL28
6935 +#define IFX_DEU_HASHIR                  INT_NUM_IM0_IRL29
6936 +#define IFX_DEU_ARCIR                   INT_NUM_IM0_IRL26
6937 +
6938 +#define IFX_DMA_CH0_INT                 INT_NUM_IM2_IRL0
6939 +#define IFX_DMA_CH1_INT                 INT_NUM_IM2_IRL1
6940 +#define IFX_DMA_CH2_INT                 INT_NUM_IM2_IRL2
6941 +#define IFX_DMA_CH3_INT                 INT_NUM_IM2_IRL3
6942 +#define IFX_DMA_CH4_INT                 INT_NUM_IM2_IRL4
6943 +#define IFX_DMA_CH5_INT                 INT_NUM_IM2_IRL5
6944 +#define IFX_DMA_CH6_INT                 INT_NUM_IM2_IRL6
6945 +#define IFX_DMA_CH7_INT                 INT_NUM_IM2_IRL7
6946 +#define IFX_DMA_CH8_INT                 INT_NUM_IM2_IRL8
6947 +#define IFX_DMA_CH9_INT                 INT_NUM_IM2_IRL9
6948 +#define IFX_DMA_CH10_INT                INT_NUM_IM2_IRL10
6949 +#define IFX_DMA_CH11_INT                INT_NUM_IM2_IRL11
6950 +#define IFX_DMA_CH12_INT                INT_NUM_IM2_IRL25
6951 +#define IFX_DMA_CH13_INT                INT_NUM_IM2_IRL26
6952 +#define IFX_DMA_CH14_INT                INT_NUM_IM2_IRL27
6953 +#define IFX_DMA_CH15_INT                INT_NUM_IM2_IRL28
6954 +#define IFX_DMA_CH16_INT                INT_NUM_IM2_IRL29
6955 +#define IFX_DMA_CH17_INT                INT_NUM_IM1_IRL30
6956 +#define IFX_DMA_CH18_INT                INT_NUM_IM2_IRL16
6957 +#define IFX_DMA_CH19_INT                INT_NUM_IM2_IRL21
6958 +
6959 +#define IFX_PPE_MBOX_INT0               INT_NUM_IM2_IRL23
6960 +#define IFX_PPE_MBOX_INT1               INT_NUM_IM2_IRL24
6961 +#define IFX_PPE_MBOX_INT2               INT_NUM_IM1_IRL29
6962 +#define IFX_PPE_QSB_INT                 INT_NUM_IM1_IRL31
6963 +
6964 +#define IFX_GE_SW_INT                   INT_NUM_IM1_IRL16
6965 +
6966 +#define IFX_EIU_IR0                     INT_NUM_IM4_IRL30 /* 158 */
6967 +#define IFX_EIU_IR1                     INT_NUM_IM3_IRL31 /* 127 */
6968 +#define IFX_EIU_IR2                     INT_NUM_IM1_IRL26 /* 58 */
6969 +#define IFX_EIU_IR3                     INT_NUM_IM1_IRL0  /* 32 */
6970 +#define IFX_EIU_IR4                     INT_NUM_IM1_IRL1  /* 33 */
6971 +#define IFX_EIU_IR5                     INT_NUM_IM1_IRL2  /* 34 */
6972 +
6973 +#define IFX_EIU_IR6                     INT_NUM_IM2_IRL30 /* 94 */
6974 +#define IFX_SI_EIU_IR                   IFX_EIU_IR6
6975 +
6976 +#define IFX_MPS_IR0                     INT_NUM_IM4_IRL14
6977 +#define IFX_MPS_IR1                     INT_NUM_IM4_IRL15
6978 +#define IFX_MPS_IR2                     INT_NUM_IM4_IRL16
6979 +#define IFX_MPS_IR3                     INT_NUM_IM4_IRL17
6980 +#define IFX_MPS_IR4                     INT_NUM_IM4_IRL18
6981 +#define IFX_MPS_IR5                     INT_NUM_IM4_IRL19
6982 +#define IFX_MPS_IR6                     INT_NUM_IM4_IRL20
6983 +#define IFX_MPS_IR7                     INT_NUM_IM4_IRL21
6984 +#define IFX_MPS_IR8                     INT_NUM_IM4_IRL22
6985 +#define IFX_MPS_SEMAPHORE_IR            IFX_MPS_IR7
6986 +#define IFX_MPS_GLOBAL_IR               IFX_MPS_IR8
6987 +
6988 +#define IFX_RTI_8KHZ_IR                 INT_NUM_IM2_IRL31
6989 +
6990 +#define IFX_GPTU_TC1A                   INT_NUM_IM3_IRL22
6991 +#define IFX_GPTU_TC1B                   INT_NUM_IM3_IRL23
6992 +#define IFX_GPTU_TC2A                   INT_NUM_IM3_IRL24
6993 +#define IFX_GPTU_TC2B                   INT_NUM_IM3_IRL25
6994 +#define IFX_GPTU_TC3A                   INT_NUM_IM3_IRL26
6995 +#define IFX_GPTU_TC3B                   INT_NUM_IM3_IRL27
6996 +
6997 +#define IFX_MC_IR                       INT_NUM_IM3_IRL28
6998 +
6999 +#define IFX_EBU_IR                      INT_NUM_IM0_IRL22
7000 +
7001 +#define IFX_PCI_IR                      INT_NUM_IM1_IRL17
7002 +#define IFX_PCI_WRIR                    INT_NUM_IM1_IRL18
7003 +
7004 +#define IFX_PCM_TXIR                    INT_NUM_IM1_IRL19
7005 +#define IFX_PCM_RXIR                    INT_NUM_IM1_IRL20
7006 +
7007 +#define IFX_PMCIR                       INT_NUM_IM4_IRL31
7008 +
7009 +#define IFX_SBIU_ERRIR                  INT_NUM_IM1_IRL27
7010 +
7011 +#define IFX_SSC_RIR                     INT_NUM_IM0_IRL14
7012 +#define IFX_SSC_TIR                     INT_NUM_IM0_IRL15
7013 +#define IFX_SSC_EIR                     INT_NUM_IM0_IRL16
7014 +#define IFX_SSC_FIR                     INT_NUM_IM0_IRL17
7015 +
7016 +#define IFX_MMC_CONTROLLER_INTR0_IRQ    INT_NUM_IM0_IRL18
7017 +#define IFX_MMC_CONTROLLER_INTR1_IRQ    INT_NUM_IM0_IRL19
7018 +#define IFX_MMC_CONTROLLER_SDIO_I_IRQ   INT_NUM_IM0_IRL20
7019 +
7020 +#define IFX_VLYNQ_IR                    INT_NUM_IM2_IRL20
7021 +
7022 +#define IFX_USB0_IR                     INT_NUM_IM1_IRL22
7023 +#define IFX_USB1_IR                     INT_NUM_IM2_IRL19
7024 +#define IFX_USB0_OCIR                   INT_NUM_IM1_IRL28
7025 +#define IFX_USB_INT                     IFX_USB0_IR
7026 +#define IFX_USB_OC_INT                  IFX_USB0_OCIR
7027 +
7028 +
7029 +
7030 +#endif  //  AR9_IRQ_H
7031 diff --git a/arch/mips/include/asm/ifx/ar9/model.h b/arch/mips/include/asm/ifx/ar9/model.h
7032 new file mode 100644
7033 index 0000000..2717929
7034 --- /dev/null
7035 +++ b/arch/mips/include/asm/ifx/ar9/model.h
7036 @@ -0,0 +1,54 @@
7037 +/******************************************************************************
7038 +**
7039 +** FILE NAME    : model.h
7040 +** PROJECT      : IFX UEIP
7041 +** MODULES      : BSP Basic
7042 +**
7043 +** DATE         : 27 May 2009
7044 +** AUTHOR       : Xu Liang
7045 +** DESCRIPTION  : header file for AR9
7046 +** COPYRIGHT    :       Copyright (c) 2009
7047 +**                      Infineon Technologies AG
7048 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
7049 +**
7050 +**    This program is free software; you can redistribute it and/or modify
7051 +**    it under the terms of the GNU General Public License as published by
7052 +**    the Free Software Foundation; either version 2 of the License, or
7053 +**    (at your option) any later version.
7054 +**
7055 +** HISTORY
7056 +** $Date        $Author         $Comment
7057 +** 27 May 2009   Xu Liang        The first UEIP release
7058 +*******************************************************************************/
7059 +
7060 +
7061 +
7062 +#ifndef AR9_MODEL_H
7063 +#define AR9_MODEL_H
7064 +/******************************************************************************
7065 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
7066 +
7067 +                               No Warranty
7068 +   Because the program is licensed free of charge, there is no warranty for
7069 +   the program, to the extent permitted by applicable law.  Except when
7070 +   otherwise stated in writing the copyright holders and/or other parties
7071 +   provide the program "as is" without warranty of any kind, either
7072 +   expressed or implied, including, but not limited to, the implied
7073 +   warranties of merchantability and fitness for a particular purpose. The
7074 +   entire risk as to the quality and performance of the program is with
7075 +   you.  should the program prove defective, you assume the cost of all
7076 +   necessary servicing, repair or correction.
7077 +
7078 +   In no event unless required by applicable law or agreed to in writing
7079 +   will any copyright holder, or any other party who may modify and/or
7080 +   redistribute the program as permitted above, be liable to you for
7081 +   damages, including any general, special, incidental or consequential
7082 +   damages arising out of the use or inability to use the program
7083 +   (including but not limited to loss of data or data being rendered
7084 +   inaccurate or losses sustained by you or third parties or a failure of
7085 +   the program to operate with any other programs), even if such holder or
7086 +   other party has been advised of the possibility of such damages.
7087 +******************************************************************************/
7088 +#define BOARD_SYSTEM_TYPE       "AR9"
7089 +#define SYSTEM_MODEL_NAME       "AR9 First Version"
7090 +#endif
7091 diff --git a/arch/mips/include/asm/ifx/common_routines.h b/arch/mips/include/asm/ifx/common_routines.h
7092 new file mode 100644
7093 index 0000000..85733e2
7094 --- /dev/null
7095 +++ b/arch/mips/include/asm/ifx/common_routines.h
7096 @@ -0,0 +1,221 @@
7097 +/******************************************************************************
7098 +**
7099 +** FILE NAME    : common_routines.h
7100 +** PROJECT      : IFX UEIP
7101 +** MODULES      : BSP Basic
7102 +**
7103 +** DATE         : 27 May 2009
7104 +** AUTHOR       : Xu Liang
7105 +** DESCRIPTION  : common header file
7106 +** COPYRIGHT    :       Copyright (c) 2009
7107 +**                      Infineon Technologies AG
7108 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
7109 +**
7110 +**    This program is free software; you can redistribute it and/or modify
7111 +**    it under the terms of the GNU General Public License as published by
7112 +**    the Free Software Foundation; either version 2 of the License, or
7113 +**    (at your option) any later version.
7114 +**
7115 +** HISTORY
7116 +** $Date        $Author         $Comment
7117 +** 27 May 2009   Xu Liang        The first UEIP release
7118 +*******************************************************************************/
7119 +
7120 +
7121 +
7122 +#ifndef COMMON_ROUTINES_H
7123 +#define COMMON_ROUTINES_H
7124 +
7125 +
7126 +
7127 +#include <asm/ifx/ifx_types.h>
7128 +
7129 +
7130 +
7131 +/*
7132 + *  Array Help Macro
7133 + */
7134 +#define NUM_ENTITY(x)                           (sizeof(x) / sizeof(*(x)))
7135 +
7136 +/* Always report fatal error */
7137 +#define IFX_KASSERT(exp, msg) do {    \
7138 +    if (unlikely(!(exp))) {      \
7139 +        printk msg;               \
7140 +        BUG();                    \
7141 +    }                             \
7142 +} while (0)
7143 +
7144 +
7145 +/*
7146 + *  find first 1 from MSB in a 32-bit word
7147 + *  if all ZERO, return -1
7148 + *  e.g. 0x10000000 => 28
7149 + */
7150 +static inline IFX_int32_t clz(IFX_uint32_t x)
7151 +{
7152 +    __asm__ (
7153 +    "       .set    push                                    \n"
7154 +    "       .set    mips32                                  \n"
7155 +    "       clz     %0, %1                                  \n"
7156 +    "       .set    pop                                     \n"
7157 +    : "=r" (x)
7158 +    : "r" (x));
7159 +
7160 +    return 31 - (IFX_int32_t)x;
7161 +}
7162 +
7163 +/*
7164 + *  find first 0 from MSB in a 32-bit word
7165 + *  if all ONE, return -1
7166 + *  e.g. 0xF0000000 => 27
7167 + */
7168 +static inline IFX_int32_t clo(IFX_uint32_t x)
7169 +{
7170 +    __asm__ (
7171 +    "       .set    push                                    \n"
7172 +    "       .set    mips32                                  \n"
7173 +    "       clo     %0, %1                                  \n"
7174 +    "       .set    pop                                     \n"
7175 +    : "=r" (x)
7176 +    : "r" (x));
7177 +
7178 +    return 31 - (IFX_int32_t)x;
7179 +}
7180 +
7181 +/* Tail queue declarations */
7182 +#define TAILQ_HEAD(name, type)                                     \
7183 +struct name {                                                      \
7184 +    struct type *tqh_first;     /* first element */                \
7185 +    struct type **tqh_last;     /* addr of last next element */    \
7186 +}
7187 +
7188 +#define TAILQ_HEAD_INITIALIZER(head)                               \
7189 +    { NULL, &(head).tqh_first }
7190 +
7191 +#define TAILQ_ENTRY(type)                                              \
7192 +struct {                                                               \
7193 +    struct type *tqe_next;      /* next element */                     \
7194 +    struct type **tqe_prev;     /* address of previous next element */ \
7195 +}
7196 +/*
7197 + * Tail queue functions.
7198 + */
7199 +#define TAILQ_CONCAT(head1, head2, field) do {                          \
7200 +    if (!TAILQ_EMPTY(head2)) {                                          \
7201 +        *(head1)->tqh_last = (head2)->tqh_first;                        \
7202 +        (head2)->tqh_first->field.tqe_prev = (head1)->tqh_last;         \
7203 +        (head1)->tqh_last = (head2)->tqh_last;                          \
7204 +        TAILQ_INIT((head2));                                            \
7205 +    }                                                                   \
7206 +} while (0)
7207 +
7208 +#define TAILQ_EMPTY(head)       ((head)->tqh_first == NULL)
7209 +
7210 +#define TAILQ_FIRST(head)       ((head)->tqh_first)
7211 +
7212 +#define TAILQ_FOREACH(var, head, field)                                  \
7213 +     for ((var) = TAILQ_FIRST((head));                                  \
7214 +        (var);                                                           \
7215 +        (var) = TAILQ_NEXT((var), field))
7216 +
7217 +#define TAILQ_FOREACH_SAFE(var, head, field, tvar)                        \
7218 +    for ((var) = TAILQ_FIRST((head));                                   \
7219 +        (var) && ((tvar) = TAILQ_NEXT((var), field), 1);                \
7220 +        (var) = (tvar))
7221 +
7222 +#define TAILQ_FOREACH_REVERSE(var, head, headname, field)                  \
7223 +    for ((var) = TAILQ_LAST((head), headname);                            \
7224 +        (var);                                                             \
7225 +        (var) = TAILQ_PREV((var), headname, field))
7226 +
7227 +#define TAILQ_FOREACH_REVERSE_SAFE(var, head, headname, field, tvar)        \
7228 +    for ((var) = TAILQ_LAST((head), headname);                            \
7229 +        (var) && ((tvar) = TAILQ_PREV((var), headname, field), 1);        \
7230 +        (var) = (tvar))
7231 +
7232 +#define TAILQ_INIT(head) do {                                               \
7233 +    TAILQ_FIRST((head)) = NULL;                                             \
7234 +    (head)->tqh_last = &TAILQ_FIRST((head));                                \
7235 +} while (0)
7236 +
7237 +#define TAILQ_INSERT_AFTER(head, listelm, elm, field) do {                  \
7238 +    if ((TAILQ_NEXT((elm), field) = TAILQ_NEXT((listelm), field)) != NULL)\
7239 +        TAILQ_NEXT((elm), field)->field.tqe_prev =                          \
7240 +             &TAILQ_NEXT((elm), field);                                     \
7241 +    else {                                                                  \
7242 +        (head)->tqh_last = &TAILQ_NEXT((elm), field);                       \
7243 +    }                                                                       \
7244 +    TAILQ_NEXT((listelm), field) = (elm);                                   \
7245 +    (elm)->field.tqe_prev = &TAILQ_NEXT((listelm), field);                  \
7246 +} while (0)
7247 +
7248 +#define TAILQ_INSERT_BEFORE(listelm, elm, field) do {                       \
7249 +    (elm)->field.tqe_prev = (listelm)->field.tqe_prev;                      \
7250 +    TAILQ_NEXT((elm), field) = (listelm);                                   \
7251 +    *(listelm)->field.tqe_prev = (elm);                                     \
7252 +    (listelm)->field.tqe_prev = &TAILQ_NEXT((elm), field);                  \
7253 +} while (0)
7254 +
7255 +#define TAILQ_INSERT_HEAD(head, elm, field) do {                        \
7256 +    if ((TAILQ_NEXT((elm), field) = TAILQ_FIRST((head))) != NULL)     \
7257 +        TAILQ_FIRST((head))->field.tqe_prev =                           \
7258 +            &TAILQ_NEXT((elm), field);                                  \
7259 +    else                                                                \
7260 +        (head)->tqh_last = &TAILQ_NEXT((elm), field);                   \
7261 +    TAILQ_FIRST((head)) = (elm);                                        \
7262 +    (elm)->field.tqe_prev = &TAILQ_FIRST((head));                       \
7263 +} while (0)
7264 +
7265 +#define TAILQ_INSERT_TAIL(head, elm, field) do {                           \
7266 +    TAILQ_NEXT((elm), field) = NULL;                                       \
7267 +    (elm)->field.tqe_prev = (head)->tqh_last;                              \
7268 +    *(head)->tqh_last = (elm);                                             \
7269 +    (head)->tqh_last = &TAILQ_NEXT((elm), field);                          \
7270 +} while (0)
7271 +
7272 +#define TAILQ_LAST(head, headname)                                         \
7273 +    (*(((struct headname *)((head)->tqh_last))->tqh_last))
7274 +
7275 +#define TAILQ_NEXT(elm, field) ((elm)->field.tqe_next)
7276 +
7277 +#define TAILQ_PREV(elm, headname, field)                                    \
7278 +    (*(((struct headname *)((elm)->field.tqe_prev))->tqh_last))
7279 +
7280 +#define TAILQ_REMOVE(head, elm, field) do {                                 \
7281 +    if ((TAILQ_NEXT((elm), field)) != NULL)                               \
7282 +         TAILQ_NEXT((elm), field)->field.tqe_prev =                         \
7283 +             (elm)->field.tqe_prev;                                         \
7284 +    else {                                                                  \
7285 +        (head)->tqh_last = (elm)->field.tqe_prev;                           \
7286 +    }                                                                       \
7287 +    *(elm)->field.tqe_prev = TAILQ_NEXT((elm), field);                      \
7288 +} while (0)
7289 +
7290 +
7291 +static inline int
7292 +ifx_drv_ver(char *buf, char *module, int major, int mid, int minor)
7293 +{
7294 +    return sprintf(buf, "Lantiq %s driver, version %d.%d.%d, (c) 2001-2011 Lantiq Deutschland GmbH\n",
7295 +        module, major, mid, minor);
7296 +}
7297 +
7298 +/*
7299 + *  Basic Clock Functions (not for 100% precise usage)
7300 + */
7301 +extern unsigned int ifx_get_cpu_hz(void);
7302 +extern unsigned int ifx_get_fpi_hz(void);
7303 +
7304 +/*
7305 + *  Output on ASC (before ASC/Console driver is ready)
7306 + */
7307 +extern void prom_printf(const char *, ...);
7308 +
7309 +/*
7310 + *  Get Reserved Memory for Voice
7311 + */
7312 +extern unsigned int* ifx_get_cp1_base(void);
7313 +extern unsigned int ifx_get_cp1_size(void);
7314 +
7315 +
7316 +
7317 +#endif  //  COMMON_ROUTINES_H
7318 diff --git a/arch/mips/include/asm/ifx/danube/danube.h b/arch/mips/include/asm/ifx/danube/danube.h
7319 new file mode 100644
7320 index 0000000..c07661e
7321 --- /dev/null
7322 +++ b/arch/mips/include/asm/ifx/danube/danube.h
7323 @@ -0,0 +1,1442 @@
7324 +/******************************************************************************
7325 +**
7326 +** FILE NAME    : danube.h
7327 +** PROJECT      : IFX UEIP
7328 +** MODULES      : BSP Basic
7329 +**
7330 +** DATE         : 27 May 2009
7331 +** AUTHOR       : Xu Liang
7332 +** DESCRIPTION  : header file for Danube
7333 +** COPYRIGHT    :       Copyright (c) 2009
7334 +**                      Infineon Technologies AG
7335 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
7336 +**
7337 +**    This program is free software; you can redistribute it and/or modify
7338 +**    it under the terms of the GNU General Public License as published by
7339 +**    the Free Software Foundation; either version 2 of the License, or
7340 +**    (at your option) any later version.
7341 +**
7342 +** HISTORY
7343 +** $Date        $Author         $Comment
7344 +** 27 May 2009   Xu Liang        The first UEIP release
7345 +*******************************************************************************/
7346 +
7347 +
7348 +
7349 +#ifndef DANUBE_H
7350 +#define DANUBE_H
7351 +#include <asm/bootinfo.h>
7352 +/******************************************************************************
7353 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
7354 +
7355 +                               No Warranty
7356 +   Because the program is licensed free of charge, there is no warranty for
7357 +   the program, to the extent permitted by applicable law.  Except when
7358 +   otherwise stated in writing the copyright holders and/or other parties
7359 +   provide the program "as is" without warranty of any kind, either
7360 +   expressed or implied, including, but not limited to, the implied
7361 +   warranties of merchantability and fitness for a particular purpose. The
7362 +   entire risk as to the quality and performance of the program is with
7363 +   you.  should the program prove defective, you assume the cost of all
7364 +   necessary servicing, repair or correction.
7365 +
7366 +   In no event unless required by applicable law or agreed to in writing
7367 +   will any copyright holder, or any other party who may modify and/or
7368 +   redistribute the program as permitted above, be liable to you for
7369 +   damages, including any general, special, incidental or consequential
7370 +   damages arising out of the use or inability to use the program
7371 +   (including but not limited to loss of data or data being rendered
7372 +   inaccurate or losses sustained by you or third parties or a failure of
7373 +   the program to operate with any other programs), even if such holder or
7374 +   other party has been advised of the possibility of such damages.
7375 +******************************************************************************/
7376 +#define MACH_GROUP_IFX MACH_GROUP_DANUBE
7377 +#define MACH_TYPE_IFX  MACH_DANUBE
7378 +
7379 +
7380 +/***********************************************************************/
7381 +/*  Module      :  WDT register address and bits                       */
7382 +/***********************************************************************/
7383 +
7384 +#define IFX_WDT                                 (KSEG1 | 0x1F880000)
7385 +
7386 +/***Watchdog Timer Control Register ***/
7387 +#define IFX_WDT_CR                              ((volatile u32*)(IFX_WDT + 0x03F0))
7388 +#define IFX_WDT_CR_GEN                          (1 << 31)
7389 +#define IFX_WDT_CR_DSEN                         (1 << 30)
7390 +#define IFX_WDT_CR_LPEN                         (1 << 29)
7391 +#define IFX_WDT_CR_PWL_GET(value)               (((value) >> 26) & ((1 << 2) - 1))
7392 +#define IFX_WDT_CR_PWL_SET(value)               (((( 1 << 2) - 1) & (value)) << 26)
7393 +#define IFX_WDT_CR_CLKDIV_GET(value)            (((value) >> 24) & ((1 << 2) - 1))
7394 +#define IFX_WDT_CR_CLKDIV_SET(value)            (((( 1 << 2) - 1) & (value)) << 24)
7395 +#define IFX_WDT_CR_PW_GET(value)                (((value) >> 16) & ((1 << 8) - 1))
7396 +#define IFX_WDT_CR_PW_SET(value)                (((( 1 << 8) - 1) & (value)) << 16)
7397 +#define IFX_WDT_CR_RELOAD_GET(value)            (((value) >> 0) & ((1 << 16) - 1))
7398 +#define IFX_WDT_CR_RELOAD_SET(value)            (((( 1 << 16) - 1) & (value)) << 0)
7399 +
7400 +/***Watchdog Timer Status Register***/
7401 +#define IFX_WDT_SR                              ((volatile u32*)(IFX_WDT + 0x03F8))
7402 +#define IFX_WDT_SR_EN                           (1 << 31)
7403 +#define IFX_WDT_SR_AE                           (1 << 30)
7404 +#define IFX_WDT_SR_PRW                          (1 << 29)
7405 +#define IFX_WDT_SR_EXP                          (1 << 28)
7406 +#define IFX_WDT_SR_PWD                          (1 << 27)
7407 +#define IFX_WDT_SR_DS                           (1 << 26)
7408 +#define IFX_WDT_SR_VALUE_GET(value)             (((value) >> 0) & ((1 << 16) - 1))
7409 +#define IFX_WDT_SR_VALUE_SET(value)             (((( 1 << 16) - 1) & (value)) << 0)
7410 +
7411 +
7412 +/***********************************************************************/
7413 +/*  Module      :  RCU register address and bits                       */
7414 +/***********************************************************************/
7415 +
7416 +#define IFX_RCU                                 (KSEG1 | 0x1F203000)
7417 +
7418 +#define IFX_RCU_UBSCFG                          ((volatile u32*)(IFX_RCU + 0x18))
7419 +
7420 +#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
7421 +#define IFX_RCU_RST_STAT                        ((volatile u32*)(IFX_RCU + 0x0014))
7422 +#define IFX_USB_CFG                             ((volatile u32*)(IFX_RCU + 0x0018))
7423 +#define IFX_USBCFG_HDSEL_BIT                    11      // 0:host, 1:device
7424 +#define IFX_USBCFG_HOST_END_BIT                 10      // 0:little_end, 1:big_end
7425 +#define IFX_USBCFG_AHB_END_BIT                  9       // 0:little_end, 1:big_end
7426 +
7427 +#define IFX_RST_ALL                             (1 << 30)
7428 +
7429 +/***Reset Request Register***/
7430 +#define IFX_RCU_RST_REQ_CPU0                    (1 << 31)
7431 +#define IFX_RCU_RST_REQ_CPU1                    (1 << 3)
7432 +#define IFX_RCU_RST_REQ_CPUSUB                  (1 << 29)
7433 +#define IFX_RCU_RST_REQ_HRST                    (1 << 28)
7434 +#define IFX_RCU_RST_REQ_WDT0                    (1 << 27)
7435 +#define IFX_RCU_RST_REQ_WDT1                    (1 << 26)
7436 +#define IFX_RCU_RST_REQ_CFG_GET(value)          (((value) >> 23) & ((1 << 3) - 1))
7437 +#define IFX_RCU_RST_REQ_CFG_SET(value)          (((( 1 << 3) - 1) & (value)) << 23)
7438 +#define IFX_RCU_RST_REQ_SWTBOOT                 (1 << 22)
7439 +#define IFX_RCU_RST_REQ_DMA                     (1 << 21)
7440 +#define IFX_RCU_RST_REQ_ARC_JTAG                (1 << 20)
7441 +#define IFX_RCU_RST_REQ_ETHPHY0                 (1 << 19)
7442 +#define IFX_RCU_RST_REQ_CPU0_BR                 (1 << 18)
7443 +
7444 +#define IFX_RCU_RST_REQ_AFE                     (1 << 11)
7445 +#define IFX_RCU_RST_REQ_PPE                     (1 << 8)
7446 +#define IFX_RCU_RST_REQ_DFE                     (1 << 7)
7447 +
7448 +/* CPU0, CPU1, CPUSUB, HRST, WDT0, WDT1, DMA, ETHPHY1, ETHPHY0 */
7449 +#define IFX_RCU_RST_REQ_ALL                     IFX_RST_ALL
7450 +
7451 +
7452 +
7453 +/***********************************************************************/
7454 +/*  Module      :  BCU  register address and bits                      */
7455 +/***********************************************************************/
7456 +
7457 +#define IFX_BCU_BASE_ADDR                       (KSEG1 | 0x1E100000)
7458 +#define IFX_SLAVE_BCU_BASE_ADDR                 (KSEG1 | 0x1C200400)
7459 +
7460 +/***BCU Control Register (0010H)***/
7461 +#define IFX_BCU_CON                             ((volatile u32*)(0x0010 + IFX_BCU_BASE_ADDR))
7462 +#define IFX_SLAVE_BCU_CON                       ((volatile u32*)(0x0010 + IFX_SLAVE_BCU_BASE_ADDR))
7463 +#define IFX_BCU_STARVATION_MASK                 (0xFF << 24)
7464 +#define IFX_BCU_STARVATION_SHIFT                24
7465 +#define IFX_BCU_TOUT_MASK                       0xFFFF
7466 +#define IFX_BCU_CON_SPC(value)                  (((( 1 << 8) - 1) & (value)) << 24)
7467 +#define IFX_BCU_CON_SPE                         (1 << 19)
7468 +#define IFX_BCU_CON_PSE                         (1 << 18)
7469 +#define IFX_BCU_CON_DBG                         (1 << 16)
7470 +#define IFX_BCU_CON_TOUT(value)                 (((( 1 << 16) - 1) & (value)) << 0)
7471 +
7472 +/***BCU Error Control Capture Register (0020H)***/
7473 +#define IFX_BCU_ECON                            ((volatile u32*)(0x0020 + IFX_BCU_BASE_ADDR))
7474 +#define IFX_SLAVE_BCU_ECON                      ((volatile u32*)(0x0020 + IFX_SLAVE_BCU_BASE_ADDR))
7475 +#define IFX_BCU_ECON_TAG(value)                 (((( 1 << 4) - 1) & (value)) << 24)
7476 +#define IFX_BCU_ECON_RDN                        (1 << 23)
7477 +#define IFX_BCU_ECON_WRN                        (1 << 22)
7478 +#define IFX_BCU_ECON_SVM                        (1 << 21)
7479 +#define IFX_BCU_ECON_ACK(value)                 (((( 1 << 2) - 1) & (value)) << 19)
7480 +#define IFX_BCU_ECON_ABT                        (1 << 18)
7481 +#define IFX_BCU_ECON_RDY                        (1 << 17)
7482 +#define IFX_BCU_ECON_TOUT                       (1 << 16)
7483 +#define IFX_BCU_ECON_ERRCNT(value)              (((( 1 << 16) - 1) & (value)) << 0)
7484 +#define IFX_BCU_ECON_OPC(value)                 (((( 1 << 4) - 1) & (value)) << 28)
7485 +
7486 +/***BCU Error Address Capture Register (0024 H)***/
7487 +#define IFX_BCU_EADD                            ((volatile u32*)(0x0024 + IFX_BCU_BASE_ADDR))
7488 +#define IFX_SLAVE_BCU_EADD                      ((volatile u32*)(0x0024 + IFX_SLAVE_BCU_BASE_ADDR))
7489 +
7490 +/***BCU Error Data Capture Register (0028H)***/
7491 +#define IFX_BCU_EDAT                            ((volatile u32*)(0x0028 + IFX_BCU_BASE_ADDR))
7492 +#define IFX_SLAVE_BCU_EDAT                      ((volatile u32*)(0x0028 + IFX_SLAVE_BCU_BASE_ADDR))
7493 +#define IFX_BCU_IRNEN                           ((volatile u32*)(0x00F4 + IFX_BCU_BASE_ADDR))
7494 +#define IFX_SLAVE_BCU_IRNEN                     ((volatile u32*)(0x00F4 + IFX_SLAVE_BCU_BASE_ADDR))
7495 +#define IFX_BCU_IRNICR                          ((volatile u32*)(0x00F8 + IFX_BCU_BASE_ADDR))
7496 +#define IFX_SLAVE_BCU_IRNICR                    ((volatile u32*)(0x00F8 + IFX_SLAVE_BCU_BASE_ADDR))
7497 +#define IFX_BCU_IRNCR                           ((volatile u32*)(0x00FC + IFX_BCU_BASE_ADDR))
7498 +#define IFX_SLAVE_BCU_IRNCR                     ((volatile u32*)(0x00FC + IFX_SLAVE_BCU_BASE_ADDR))
7499 +
7500 +
7501 +
7502 +/***********************************************************************/
7503 +/*  Module      :  LED register address and bits                       */
7504 +/***********************************************************************/
7505 +
7506 +#define IFX_LED                                 (KSEG1 | 0x1E100BB0)
7507 +
7508 +#define IFX_LED_CON0                            ((volatile u32*)(IFX_LED + 0x0000))
7509 +#define IFX_LED_CON1                            ((volatile u32*)(IFX_LED + 0x0004))
7510 +#define IFX_LED_CPU0                            ((volatile u32*)(IFX_LED + 0x0008))
7511 +#define IFX_LED_CPU1                            ((volatile u32*)(IFX_LED + 0x000C))
7512 +#define IFX_LED_AR                              ((volatile u32*)(IFX_LED + 0x0010))
7513 +
7514 +/*
7515 + *  LED Control 0 Register
7516 + */
7517 +#define IFX_LED_SWU_SHIFT                       31
7518 +#define IFX_LED_RZFL_SHIFT                      26
7519 +#define IFX_LED_AD1_SHIFT                       25
7520 +#define IFX_LED_AD0_SHIFT                       24
7521 +
7522 +#define IFX_LED_ADSL_MASK                       (3 << LED_AD0_SHIFT)
7523 +#define IFX_LED_CON0_SWU                        (*IFX_LED_CON0 & (1 << 31))
7524 +#define IFX_LED_CON0_FALLING_EDGE               (*IFX_LED_CON0 & (1 << 26))
7525 +#define IFX_LED_CON0_AD1                        (*IFX_LED_CON0 & (1 << 25))
7526 +#define IFX_LED_CON0_AD0                        (*IFX_LED_CON0 & (1 << 24))
7527 +#define IFX_LED_CON0_LBn(n)                     (*IFX_LED_CON0 & (1 << n))
7528 +#define IFX_LED_CON0_DEFAULT_VALUE              (0x80000000 | (DATA_CLOCKING_EDGE << 26))
7529 +
7530 +/*
7531 + *  LED Control 1 Register
7532 + */
7533 +#define IFX_LED_CON1_US                         (*IFX_LED_CON1 >> 30)
7534 +#define IFX_LED_CON1_SCS                        (*IFX_LED_CON1 & (1 << 28))
7535 +#define IFX_LED_CON1_FPID                       GET_BITS(*IFX_LED_CON1, 27, 23)
7536 +#define IFX_LED_CON1_FPIS                       GET_BITS(*IFX_LED_CON1, 21, 20)
7537 +#define IFX_LED_CON1_DO                         GET_BITS(*IFX_LED_CON1, 19, 18)
7538 +#define IFX_LED_CON1_G2                         (*IFX_LED_CON1 & (1 << 2))
7539 +#define IFX_LED_CON1_G1                         (*IFX_LED_CON1 & (1 << 1))
7540 +#define IFX_LED_CON1_G0                         (*IFX_LED_CON1 & 0x01)
7541 +#define IFX_LED_CON1_G                          (*IFX_LED_CON1 & 0x07)
7542 +#define IFX_LED_CON1_DEFAULT_VALUE              0x00000000
7543 +
7544 +/*
7545 + *  LED Data Output CPU 0 Register
7546 + */
7547 +#define IFX_LED_CPU0_Ln(n)                      (*IFX_LED_CPU0 & (1 << n))
7548 +#define IFX_LED_LED_CPU0_DEFAULT_VALUE          0x00000000
7549 +
7550 +/*
7551 + *  LED Data Output CPU 1 Register
7552 + */
7553 +#define IFX_LED_CPU1_Ln(n)                      (*IFX_LED_CPU1 & (1 << n))
7554 +#define IFX_LED_LED_CPU1_DEFAULT_VALUE          0x00000000
7555 +
7556 +/*
7557 + *  LED Data Output Access Rights Register
7558 + */
7559 +#define IFX_LED_AR_Ln(n)                        (*IFX_LED_AR & (1 << n))
7560 +#define IFX_LED_AR_DEFAULT_VALUE                0x00000000
7561 +
7562 +
7563 +
7564 +/***********************************************************************/
7565 +/*  Module      :  MEI register address and bits                       */
7566 +/***********************************************************************/
7567 +#define IFX_MEI_SPACE_ACCESS                    (KSEG1 | 0x1E116000)
7568 +
7569 +/***    Register address offsets, relative to MEI_SPACE_ADDRESS ***/
7570 +#define IFX_MEI_DATA_XFR                        ((volatile u32*)(0x0000 + IFX_MEI_SPACE_ACCESS))
7571 +#define IFX_MEI_VERSION                         ((volatile u32*)(0x0004 + IFX_MEI_SPACE_ACCESS))
7572 +#define IFX_MEI_ARC_GP_STAT                     ((volatile u32*)(0x0008 + IFX_MEI_SPACE_ACCESS))
7573 +#define IFX_MEI_DATA_XFR_STAT                   ((volatile u32*)(0x000C + IFX_MEI_SPACE_ACCESS))
7574 +#define IFX_MEI_XFR_ADDR                        ((volatile u32*)(0x0010 + IFX_MEI_SPACE_ACCESS))
7575 +#define IFX_MEI_MAX_WAIT                        ((volatile u32*)(0x0014 + IFX_MEI_SPACE_ACCESS))
7576 +#define IFX_MEI_TO_ARC_INT                      ((volatile u32*)(0x0018 + IFX_MEI_SPACE_ACCESS))
7577 +#define IFX_ARC_TO_MEI_INT                      ((volatile u32*)(0x001C + IFX_MEI_SPACE_ACCESS))
7578 +#define IFX_ARC_TO_MEI_INT_MASK                 ((volatile u32*)(0x0020 + IFX_MEI_SPACE_ACCESS))
7579 +#define IFX_MEI_DEBUG_WAD                       ((volatile u32*)(0x0024 + IFX_MEI_SPACE_ACCESS))
7580 +#define IFX_MEI_DEBUG_RAD                       ((volatile u32*)(0x0028 + IFX_MEI_SPACE_ACCESS))
7581 +#define IFX_MEI_DEBUG_DATA                      ((volatile u32*)(0x002C + IFX_MEI_SPACE_ACCESS))
7582 +#define IFX_MEI_DEBUG_DEC                       ((volatile u32*)(0x0030 + IFX_MEI_SPACE_ACCESS))
7583 +#define IFX_MEI_CONFIG                          ((volatile u32*)(0x0034 + IFX_MEI_SPACE_ACCESS))
7584 +#define IFX_MEI_RST_CONTROL                     ((volatile u32*)(0x0038 + IFX_MEI_SPACE_ACCESS))
7585 +#define IFX_MEI_DBG_MASTER                      ((volatile u32*)(0x003C + IFX_MEI_SPACE_ACCESS))
7586 +#define IFX_MEI_CLK_CONTROL                     ((volatile u32*)(0x0040 + IFX_MEI_SPACE_ACCESS))
7587 +#define IFX_MEI_BIST_CONTROL                    ((volatile u32*)(0x0044 + IFX_MEI_SPACE_ACCESS))
7588 +#define IFX_MEI_BIST_STAT                       ((volatile u32*)(0x0048 + IFX_MEI_SPACE_ACCESS))
7589 +#define IFX_MEI_XDATA_BASE_SH                   ((volatile u32*)(0x004c + IFX_MEI_SPACE_ACCESS))
7590 +#define IFX_MEI_XDATA_BASE                      ((volatile u32*)(0x0050 + IFX_MEI_SPACE_ACCESS))
7591 +#define IFX_MEI_XMEM_BAR_BASE                   ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
7592 +#define IFX_MEI_XMEM_BAR0                       ((volatile u32*)(0x0054 + IFX_MEI_SPACE_ACCESS))
7593 +#define IFX_MEI_XMEM_BAR1                       ((volatile u32*)(0x0058 + IFX_MEI_SPACE_ACCESS))
7594 +#define IFX_MEI_XMEM_BAR2                       ((volatile u32*)(0x005C + IFX_MEI_SPACE_ACCESS))
7595 +#define IFX_MEI_XMEM_BAR3                       ((volatile u32*)(0x0060 + IFX_MEI_SPACE_ACCESS))
7596 +#define IFX_MEI_XMEM_BAR4                       ((volatile u32*)(0x0064 + IFX_MEI_SPACE_ACCESS))
7597 +#define IFX_MEI_XMEM_BAR5                       ((volatile u32*)(0x0068 + IFX_MEI_SPACE_ACCESS))
7598 +#define IFX_MEI_XMEM_BAR6                       ((volatile u32*)(0x006C + IFX_MEI_SPACE_ACCESS))
7599 +#define IFX_MEI_XMEM_BAR7                       ((volatile u32*)(0x0070 + IFX_MEI_SPACE_ACCESS))
7600 +#define IFX_MEI_XMEM_BAR8                       ((volatile u32*)(0x0074 + IFX_MEI_SPACE_ACCESS))
7601 +#define IFX_MEI_XMEM_BAR9                       ((volatile u32*)(0x0078 + IFX_MEI_SPACE_ACCESS))
7602 +#define IFX_MEI_XMEM_BAR10                      ((volatile u32*)(0x007C + IFX_MEI_SPACE_ACCESS))
7603 +#define IFX_MEI_XMEM_BAR11                      ((volatile u32*)(0x0080 + IFX_MEI_SPACE_ACCESS))
7604 +#define IFX_MEI_XMEM_BAR12                      ((volatile u32*)(0x0084 + IFX_MEI_SPACE_ACCESS))
7605 +#define IFX_MEI_XMEM_BAR13                      ((volatile u32*)(0x0088 + IFX_MEI_SPACE_ACCESS))
7606 +#define IFX_MEI_XMEM_BAR14                      ((volatile u32*)(0x008C + IFX_MEI_SPACE_ACCESS))
7607 +#define IFX_MEI_XMEM_BAR15                      ((volatile u32*)(0x0090 + IFX_MEI_SPACE_ACCESS))
7608 +#define IFX_MEI_XMEM_BAR16                      ((volatile u32*)(0x0094 + IFX_MEI_SPACE_ACCESS))
7609 +
7610 +
7611 +
7612 +/***********************************************************************/
7613 +/*  Module      :  SSC1 register address and bits                      */
7614 +/***********************************************************************/
7615 +
7616 +
7617 +/***********************************************************************/
7618 +/*  Module      :  GPIO register address and bits                      */
7619 +/***********************************************************************/
7620 +
7621 +#define IFX_GPIO                                (KSEG1 | 0x1E100B00)
7622 +
7623 +#define IFX_GPIO_Pn_BASE(n)                     (IFX_GPIO + 0x0010 + 0x0030 * (n))
7624 +
7625 +/***Port 0 Data Output Register (0010H)***/
7626 +#define IFX_GPIO_P0_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0010))
7627 +/***Port 1 Data Output Register (0040H)***/
7628 +#define IFX_GPIO_P1_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0040))
7629 +/***Port 0 Data Input Register (0014H)***/
7630 +#define IFX_GPIO_P0_IN                          ((volatile u32 *)(IFX_GPIO + 0x0014))
7631 +/***Port 1 Data Input Register (0044H)***/
7632 +#define IFX_GPIO_P1_IN                          ((volatile u32 *)(IFX_GPIO + 0x0044))
7633 +/***Port 0 Direction Register (0018H)***/
7634 +#define IFX_GPIO_P0_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0018))
7635 +/***Port 1 Direction Register (0048H)***/
7636 +#define IFX_GPIO_P1_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0048))
7637 +/***Port 0 Alternate Function Select Register 0 (001C H) ***/
7638 +#define IFX_GPIO_P0_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x001C))
7639 +/***Port 1 Alternate Function Select Register 0 (004C H) ***/
7640 +#define IFX_GPIO_P1_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x004C))
7641 +/***Port 0 Alternate Function Select Register 1 (0020 H) ***/
7642 +#define IFX_GPIO_P0_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0020))
7643 +/***Port 1 Alternate Function Select Register 0 (0050 H) ***/
7644 +#define IFX_GPIO_P1_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0050))
7645 +/***Port 0 Open Drain Control Register (0024H)***/
7646 +#define IFX_GPIO_P0_OD                          ((volatile u32 *)(IFX_GPIO + 0x0024))
7647 +/***Port 1 Open Drain Control Register (0054H)***/
7648 +#define IFX_GPIO_P1_OD                          ((volatile u32 *)(IFX_GPIO + 0x0054))
7649 +/***Port 0 Input Schmitt-Trigger Off Register (0028 H) ***/
7650 +#define IFX_GPIO_P0_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0028))
7651 +/***Port 1 Input Schmitt-Trigger Off Register (0058 H) ***/
7652 +#define IFX_GPIO_P1_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0058))
7653 +/***Port 0 Pull Up/Pull Down Select Register (002C H)***/
7654 +#define IFX_GPIO_P0_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x002C))
7655 +/***Port 1 Pull Up/Pull Down Select Register (005C H)***/
7656 +#define IFX_GPIO_P1_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x005C))
7657 +/***Port 0 Pull Up Device Enable Register (0030 H)***/
7658 +#define IFX_GPIO_P0_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0030))
7659 +/***Port 1 Pull Up Device Enable Register (0060 H)***/
7660 +#define IFX_GPIO_P1_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0060))
7661 +
7662 +
7663 +
7664 +/***********************************************************************/
7665 +/*  Module      :  CGU register address and bits                       */
7666 +/***********************************************************************/
7667 +
7668 +#define IFX_CGU                                 (KSEG1 | 0x1F103000)
7669 +
7670 +/***CGU Clock PLL0 ***/
7671 +#define IFX_CGU_PLL0_CFG                        ((volatile u32*)(IFX_CGU + 0x0004))
7672 +/***CGU Clock PLL1 ***/
7673 +#define IFX_CGU_PLL1_CFG                        ((volatile u32*)(IFX_CGU + 0x0008))
7674 +/***CGU Clock PLL2 ***/
7675 +#define IFX_CGU_PLL2_CFG                        ((volatile u32*)(IFX_CGU + 0x000C))
7676 +/***CGU Clock SYS Mux Register***/
7677 +#define IFX_CGU_SYS                             ((volatile u32*)(IFX_CGU + 0x0010))
7678 +#define IFX_CGU_UPDATE                          ((volatile u32*)(IFX_CGU + 0x0014))
7679 +#define IFX_CGU_IF_CLK                          ((volatile u32*)(IFX_CGU + 0x0018))
7680 +#define IFX_CGU_OSC_CON                         ((volatile u32*)(IFX_CGU + 0x001C))
7681 +#define IFX_CGU_SMD                             ((volatile u32*)(IFX_CGU + 0x0020))
7682 +#define IFX_CGU_CT1SR                           ((volatile u32*)(IFX_CGU + 0x0028))
7683 +#define IFX_CGU_CT2SR                           ((volatile u32*)(IFX_CGU + 0x002C))
7684 +#define IFX_CGU_PCMCR                           ((volatile u32*)(IFX_CGU + 0x0030))
7685 +#define IFX_CGU_PCI_CR                          ((volatile u32*)(IFX_CGU + 0x0034))
7686 +#define IFX_CGU_PD_PC                           ((volatile u32*)(IFX_CGU + 0x0038))
7687 +#define IFX_CGU_FMR                             ((volatile u32*)(IFX_CGU + 0x003C))
7688 +
7689 +/*
7690 + *  CGU PLL0 Configure Register
7691 + */
7692 +#define CGU_PLL0_PHASE_DIVIDER_ENABLE   (*IFX_CGU_PLL0_CFG & (1 << 31))
7693 +#define CGU_PLL0_BYPASS                 (*IFX_CGU_PLL0_CFG & (1 << 30))
7694 +#define CGU_PLL0_SRC                    (*IFX_CGU_PLL0_CFG & (1 << 29))
7695 +#define CGU_PLL0_CFG_DSMSEL             (*IFX_CGU_PLL0_CFG & (1 << 28))
7696 +#define CGU_PLL0_CFG_FRAC_EN            (*IFX_CGU_PLL0_CFG & (1 << 27))
7697 +#define CGU_PLL0_CFG_PLLK               GET_BITS(*IFX_CGU_PLL0_CFG, 26, 17)
7698 +//#define CGU_PLL0_CFG_PLLD               GET_BITS(*IFX_CGU_PLL0_CFG, 16, 13)
7699 +#define CGU_PLL0_CFG_PLLN               GET_BITS(*IFX_CGU_PLL0_CFG, 12, 6)
7700 +#define CGU_PLL0_CFG_PLLM               GET_BITS(*IFX_CGU_PLL0_CFG, 5, 2)
7701 +#define CGU_PLL0_CFG_PLLL               (*IFX_CGU_PLL0_CFG & (1 << 1))
7702 +#define CGU_PLL0_CFG_PLLEN              (*IFX_CGU_PLL0_CFG & (1 << 0))
7703 +
7704 +/*
7705 + *  CGU PLL1 Configure Register
7706 + */
7707 +#define CGU_PLL1_SRC                    (*IFX_CGU_PLL1_CFG & (1 << 31))
7708 +#define CGU_PLL1_BYPASS                 (*IFX_CGU_PLL1_CFG & (1 << 30))
7709 +#define CGU_PLL1_CFG_CTEN               (*IFX_CGU_PLL1_CFG & (1 << 29))
7710 +#define CGU_PLL1_CFG_DSMSEL             (*IFX_CGU_PLL1_CFG & (1 << 28))
7711 +#define CGU_PLL1_CFG_FRAC_EN            (*IFX_CGU_PLL1_CFG & (1 << 27))
7712 +#define CGU_PLL1_CFG_PLLK               GET_BITS(*IFX_CGU_PLL1_CFG, 26, 17)
7713 +//#define CGU_PLL1_CFG_PLLD               GET_BITS(*IFX_CGU_PLL1_CFG, 16, 13)
7714 +#define CGU_PLL1_CFG_PLLN               GET_BITS(*IFX_CGU_PLL1_CFG, 12, 6)
7715 +#define CGU_PLL1_CFG_PLLM               GET_BITS(*IFX_CGU_PLL1_CFG, 5, 2)
7716 +#define CGU_PLL1_CFG_PLLL               (*IFX_CGU_PLL1_CFG & (1 << 1))
7717 +#define CGU_PLL1_CFG_PLLEN              (*IFX_CGU_PLL1_CFG & (1 << 0))
7718 +
7719 +/*
7720 + *  CGU PLL2 Configure/Status Register
7721 + */
7722 +//#define CGU_PLL2_PHASE_DIVIDER_ENABLE   (*IFX_CGU_PLL2_CFG & (1 << 31))    //  Write bit 31, Read from bit 20
7723 +#define CGU_PLL2_PHASE_DIVIDER_ENABLE   (*IFX_CGU_PLL2_CFG & (1 << 20))
7724 +#define CGU_PLL2_BYPASS                 (*IFX_CGU_PLL2_CFG & (1 << 19))
7725 +#define CGU_PLL2_SRC                    GET_BITS(*IFX_CGU_PLL2_CFG, 18, 17)
7726 +#define CGU_PLL2_CFG_INPUT_DIV          GET_BITS(*IFX_CGU_PLL2_CFG, 16, 13)
7727 +#define CGU_PLL2_CFG_PLLN               GET_BITS(*IFX_CGU_PLL2_CFG, 12, 6)
7728 +#define CGU_PLL2_CFG_PLLM               GET_BITS(*IFX_CGU_PLL2_CFG, 5, 2)
7729 +#define CGU_PLL2_CFG_PLLL               (*IFX_CGU_PLL2_CFG & (1 << 1))
7730 +#define CGU_PLL2_CFG_PLLEN              (*IFX_CGU_PLL2_CFG & (1 << 0))
7731 +
7732 +/*
7733 + *  CGU Clock Sys Mux Register
7734 + */
7735 +#define CGU_SYS_PPESEL                  GET_BITS(*IFX_CGU_SYS, 8, 7)
7736 +#define CGU_SYS_FPI_SEL                 (*IFX_CGU_SYS & (1 << 6))
7737 +#define CGU_SYS_CPU1SEL                 GET_BITS(*IFX_CGU_SYS, 5, 4)
7738 +#define CGU_SYS_CPU0SEL                 GET_BITS(*IFX_CGU_SYS, 3, 2)
7739 +#define CGU_SYS_DDR_SEL                 GET_BITS(*IFX_CGU_SYS, 1, 0)
7740 +
7741 +/*
7742 + *  CGU Update Register
7743 + */
7744 +#define CGU_UPDATE_UPDATE               (*IFX_CGU_UPDATE & (1 << 0))
7745 +
7746 +/*
7747 + *  CGU Interface Clock Register
7748 + */
7749 +#define CGU_IF_CLK_O_RMII1              (*IFX_CGU_IF_CLK & (1 << 25))
7750 +#define CGU_IF_CLK_O_RMII0              (*IFX_CGU_IF_CLK & (1 << 24))
7751 +#define CGU_IF_CLK_PCI_CLK              GET_BITS(*IFX_CGU_IF_CLK, 23, 20)
7752 +#define CGU_IF_CLK_PDA                  (*IFX_CGU_IF_CLK & (1 << 19))
7753 +#define CGU_IF_CLK_PCI_B                (*IFX_CGU_IF_CLK & (1 << 18))
7754 +#define CGU_IF_CLK_PCIBM                (*IFX_CGU_IF_CLK & (1 << 17))
7755 +#define CGU_IF_CLK_PCIS                 (*IFX_CGU_IF_CLK & (1 << 16))
7756 +#define CGU_IF_CLK_CLKOD0               GET_BITS(*IFX_CGU_IF_CLK, 15, 14)
7757 +#define CGU_IF_CLK_CLKOD1               GET_BITS(*IFX_CGU_IF_CLK, 13, 12)
7758 +#define CGU_IF_CLK_CLKOD2               GET_BITS(*IFX_CGU_IF_CLK, 11, 10)
7759 +#define CGU_IF_CLK_CLKOD3               GET_BITS(*IFX_CGU_IF_CLK, 9, 8)
7760 +//#define CGU_IF_CLK_PPESEL               GET_BITS(*IFX_CGU_IF_CLK, 7, 6)
7761 +#define CGU_IF_CLK_USBSEL               GET_BITS(*IFX_CGU_IF_CLK, 5, 4)
7762 +#define CGU_IF_CLK_MDCSEL               GET_BITS(*IFX_CGU_IF_CLK, 3, 2)
7763 +#define CGU_IF_CLK_MIISEL               GET_BITS(*IFX_CGU_IF_CLK, 1, 0)
7764 +
7765 +/*
7766 + *  CGU SDRAM Memory Delay Register
7767 + */
7768 +//#define CGU_SMD_CLKI                    (*IFX_CGU_SMD & (1 << 31))
7769 +#define CGU_SMD_CLK_IN_S                (*IFX_CGU_SMD & (1 << 22))
7770 +#define CGU_SMD_DDR_PRG                 (*IFX_CGU_SMD & (1 << 21))
7771 +#define CGU_SMD_DDR_CQ                  (*IFX_CGU_SMD & (1 << 20))
7772 +#define CGU_SMD_DDR_EQ                  (*IFX_CGU_SMD & (1 << 19))
7773 +#define CGU_SMD_SDR_CLKS                (*IFX_CGU_SMD & (1 << 18))
7774 +#define CGU_SMD_MIDS                    GET_BITS(*IFX_CGU_SMD, 17, 12)
7775 +#define CGU_SMD_MODS                    GET_BITS(*IFX_CGU_SMD, 11, 6)
7776 +#define CGU_SMD_MDSEL                   GET_BITS(*IFX_CGU_SMD, 5, 0)
7777 +
7778 +/*
7779 + *  CGU CT Status Register 1
7780 + */
7781 +#define CGU_CT1SR_PDOUT                 GET_BITS(*IFX_CGU_CT1SR, 14, 0)
7782 +
7783 +/*
7784 + *  CGU CT Status Register 2
7785 + */
7786 +#define CGU_CT1SR_PLL1K                 GET_BITS(*IFX_CGU_CT2SR, 9, 0)
7787 +
7788 +/*
7789 + *  CGU PCM Control Register
7790 + */
7791 +#define CGU_PCMCR_DCL1                  GET_BITS(*IFX_CGU_PCMCR, 27, 25)
7792 +#define CGU_PCMCR_MUXDCL                (*IFX_CGU_MUXDCL & (1 << 22))
7793 +#define CGU_PCMCR_MUXFSC                (*IFX_CGU_MUXDCL & (1 << 18))
7794 +#define CGU_PCMCR_PCM_SL                (*IFX_CGU_MUXDCL & (1 << 13))
7795 +#define CGU_PCMCR_DNTR                  GET_BITS(*IFX_CGU_PCMCR, 12, 11)
7796 +#define CGU_PCMCR_NTRS                  (*IFX_CGU_MUXDCL & (1 << 10))
7797 +#define CGU_PCMCR_AC97_EN               (*IFX_CGU_MUXDCL & (1 << 9))
7798 +#define CGU_PCMCR_CTTMUX                (*IFX_CGU_MUXDCL & (1 << 8))
7799 +
7800 +/*
7801 + *  PCI Clock Control Register
7802 + */
7803 +#define CGU_PCI_CR_PADSEL               (*IFX_CGU_PCI_CR & (1 << 31))
7804 +#define CGU_PCI_CR_RESSEL               (*IFX_CGU_PCI_CR & (1 << 30))
7805 +#define CGU_PCI_CR_PCID_H               GET_BITS(*IFX_CGU_PCI_CR, 23, 21)
7806 +#define CGU_PCI_CR_PCID_L               GET_BITS(*IFX_CGU_PCI_CR, 20, 18)
7807 +
7808 +#define IFX_PCI_CLK_SHIFT                       20
7809 +#define IFX_PCI_CLK_MASK                        (0xF << IFX_PCI_CLK_SHIFT)
7810 +#define IFX_PCI_33MHZ                           (8 << IFX_PCI_CLK_SHIFT)
7811 +#define IFX_PCI_60MHZ                           (4 << IFX_PCI_CLK_SHIFT)
7812 +#define IFX_PCI_INTERNAL_CLK_SRC                0x00010000 /* Internal means output */
7813 +
7814 +#define IFX_PCI_CLK_FROM_CGU                    0x80000000
7815 +#define IFX_PCI_CLK_RESET_FROM_CGU              0x40000000
7816 +#define IFX_PCI_DELAY_SHIFT                     21
7817 +#define IFX_PCI_DELAY_MASK                      (0x7 << IFX_PCI_DELAY_SHIFT)
7818 +
7819 +/***********************************************************************/
7820 +/*  Module      :  MCD register address and bits                       */
7821 +/***********************************************************************/
7822 +
7823 +#define IFX_MCD                                 (KSEG1 | 0x1F106000)
7824 +
7825 +/***Manufacturer Identification Register***/
7826 +#define IFX_MCD_MANID                           ((volatile u32*)(IFX_MCD + 0x0024))
7827 +#define IFX_MCD_MANID_MANUF(value)              (((( 1 << 11) - 1) & (value)) << 5)
7828 +
7829 +/***Chip Identification Register***/
7830 +#define IFX_MCD_CHIPID                          ((volatile u32*)(IFX_MCD + 0x0028))
7831 +#define IFX_MCD_CHIPID_VERSION_GET(value)       (((value) >> 28) & 0xF)
7832 +#define IFX_MCD_CHIPID_VERSION_SET(value)       (((value) & 0xF) << 28)
7833 +#define IFX_MCD_CHIPID_PART_NUMBER_GET(value)   (((value) >> 12) & 0xFFFF)
7834 +#define IFX_MCD_CHIPID_PART_NUMBER_SET(value)   (((value) & 0xFFFF) << 12)
7835 +#define IFX_MCD_CHIPID_MANID_GET(value)         (((value) >> 1) & 0x7FF)
7836 +#define IFX_MCD_CHIPID_MANID_SET(value)         (((value) & 0x7FF) << 1)
7837 +
7838 +#define IFX_CHIPID_STANDARD                     0x00EB
7839 +#define IFX_CHIPID_YANGTSE                      0x00ED
7840 +
7841 +/***Redesign Tracing Identification Register***/
7842 +#define IFX_MCD_RTID                            ((volatile u32*)(IFX_MCD + 0x002C))
7843 +#define IFX_MCD_RTID_LC                         (1 << 15)
7844 +#define IFX_MCD_RTID_RIX(value)                 (((( 1 << 3) - 1) & (value)) << 0)
7845 +
7846 +
7847 +
7848 +/***********************************************************************/
7849 +/*  Module      :  EBU register address and bits                       */
7850 +/***********************************************************************/
7851 +
7852 +#define IFX_EBU                                 (KSEG1 | 0x1E105300)
7853 +
7854 +/***EBU Clock Control Register***/
7855 +#define IFX_EBU_CLC                             ((volatile u32*)(IFX_EBU + 0x0000))
7856 +#define IFX_EBU_CLC_DISS                        (1 << 1)
7857 +#define IFX_EBU_CLC_DISR                        (1 << 0)
7858 +
7859 +/***EBU Global Control Register***/
7860 +#define IFX_EBU_CON                             ((volatile u32*)(IFX_EBU + 0x0010))
7861 +#define IFX_EBU_CON_DTACS(value)                (((( 1 << 3) - 1) & (value)) << 20)
7862 +#define IFX_EBU_CON_DTARW(value)                (((( 1 << 3) - 1) & (value)) << 16)
7863 +#define IFX_EBU_CON_TOUTC(value)                (((( 1 << 8) - 1) & (value)) << 8)
7864 +#define IFX_EBU_CON_ARBMODE(value)              (((( 1 << 2) - 1) & (value)) << 6)
7865 +#define IFX_EBU_CON_ARBSYNC                     (1 << 5)
7866 +#define IFX_EBU_CON_1                           (1 << 3)
7867 +
7868 +#define IFX_EBU_ADDR_SEL_EN                     1
7869 +
7870 +/***EBU Address Select Register 0***/
7871 +#define IFX_EBU_ADDSEL0                         ((volatile u32*)(IFX_EBU + 0x0020))
7872 +#define IFX_EBU_ADDSEL0_BASE                    (KSEG1 + 0x10000000)
7873 +#define IFX_EBU_ADDR_SEL0                       IFX_EBU_ADDSEL0
7874 +
7875 +/***EBU Address Select Register 1***/
7876 +#define IFX_EBU_ADDSEL1                         ((volatile u32*)(IFX_EBU + 0x0024))
7877 +#define IFX_EBU_ADDSEL1_BASE                    (KSEG1 + 0x14000000)
7878 +#define IFX_EBU_ADDSEL1_MASK(value)            (((( 1 << 4) - 1) & (value)) << 4)
7879 +#define IFX_EBU_ADDSEL1_MIRRORE                 (1 << 1)
7880 +#define IFX_EBU_ADDSEL1_REGEN                   (1 << 0)
7881 +
7882 +
7883 +/***EBU Address Select Register 2***/
7884 +#define IFX_EBU_ADDSEL2                         ((volatile u32*)(IFX_EBU + 0x0028))
7885 +
7886 +/***EBU Address Select Register 3***/
7887 +#define IFX_EBU_ADDSEL3                         ((volatile u32*)(IFX_EBU + 0x0028))
7888 +
7889 +/***EBU Bus Configuration Register 0***/
7890 +#define IFX_EBU_BUSCON0                         ((volatile u32*)(IFX_EBU + 0x0060))
7891 +#define IFX_EBU_BUSCON0_CMULT                   0x00000003
7892 +#define IFX_EBU_BUSCON0_CMULT_S                 0
7893 +enum {
7894 +    IFX_EBU_BUSCON0_CMULT1 = 0,
7895 +    IFX_EBU_BUSCON0_CMULT4,
7896 +    IFX_EBU_BUSCON0_CMULT8,
7897 +    IFX_EBU_BUSCON0_CMULT16,  /* Default after reset */
7898 +};
7899 +
7900 +#define IFX_EBU_BUSCON0_RECOVC                  0x00000000c
7901 +#define IFX_EBU_BUSCON0_RECOVC_S                2
7902 +enum {
7903 +    IFX_EBU_BUSCON0_RECOVC0 = 0,
7904 +    IFX_EBU_BUSCON0_RECOVC1,
7905 +    IFX_EBU_BUSCON0_RECOVC2,
7906 +    IFX_EBU_BUSCON0_RECOVC3,  /* Default */
7907 +};
7908 +#define IFX_EBU_BUSCON0_HOLDC                   0x00000030
7909 +#define IFX_EBU_BUSCON0_HOLDC_S                 4
7910 +enum {
7911 +    IFX_EBU_BUSCON0_HOLDC0 = 0,
7912 +    IFX_EBU_BUSCON0_HOLDC1,
7913 +    IFX_EBU_BUSCON0_HOLDC2,
7914 +    IFX_EBU_BUSCON0_HOLDC3,  /* Default */
7915 +};
7916 +#define IFX_EBU_BUSCON0_WAITRDC                 0x000000c0
7917 +#define IFX_EBU_BUSCON0_WAITRDC_S               6
7918 +enum {
7919 +    IFX_EBU_BUSCON0_WAITRDC0 = 0,
7920 +    IFX_EBU_BUSCON0_WAITRDC1,
7921 +    IFX_EBU_BUSCON0_WAITRDC2,
7922 +    IFX_EBU_BUSCON0_WAITRDC3,  /* Default */
7923 +};
7924 +#define IFX_EBU_BUSCON0_WAITWRC                 0x00000700
7925 +#define IFX_EBU_BUSCON0_WAITWRC_S               8
7926 +enum {
7927 +    IFX_EBU_BUSCON0_WAITWRC0 = 0,
7928 +    IFX_EBU_BUSCON0_WAITWRC1,
7929 +    IFX_EBU_BUSCON0_WAITWRC2,
7930 +    IFX_EBU_BUSCON0_WAITWRC3,
7931 +    IFX_EBU_BUSCON0_WAITWRC4,
7932 +    IFX_EBU_BUSCON0_WAITWRC5,
7933 +    IFX_EBU_BUSCON0_WAITWRC6,
7934 +    IFX_EBU_BUSCON0_WAITWRC7, /* Default */
7935 +};
7936 +
7937 +#define IFX_EBU_BUSCON0_BCGEN                   0x00003000
7938 +#define IFX_EBU_BUSCON0_BCGEN_S                 12
7939 +enum {
7940 +    IFX_EBU_BUSCON0_BCGEN_CS = 0,
7941 +    IFX_EBU_BUSCON0_BCGEN_INTEL, /* Default */
7942 +    IFX_EBU_BUSCON0_BCGEN_MOTOROLA,
7943 +    IFX_EBU_BUSCON0_BCGEN_RES,
7944 +};
7945 +
7946 +#define IFX_EBU_BUSCON0_ALEC                    0x0000c000
7947 +#define IFX_EBU_BUSCON0_ALEC_S                  14
7948 +enum {
7949 +    IFX_EBU_BUSCON0_ALEC0 = 0,
7950 +    IFX_EBU_BUSCON0_ALEC1,
7951 +    IFX_EBU_BUSCON0_ALEC2,
7952 +    IFX_EBU_BUSCON0_ALEC3,   /* Default */
7953 +};
7954 +
7955 +#define IFX_EBU_BUSCON0_XDM                     0x00030000
7956 +#define IFX_EBU_BUSCON0_XDM_S                   16
7957 +enum {
7958 +    IFX_EBU_BUSCON0_XDM8 = 0,
7959 +    IFX_EBU_BUSCON0_XDM16,  /* Default */
7960 +};
7961 +
7962 +#define IFX_EBU_BUSCON0_VN_EN                   0x00040000
7963 +
7964 +#define IFX_EBU_BUSCON0_WAITINV_HI              0x00080000 /* low by default */
7965 +
7966 +#define IFX_EBU_BUSCON0_WAIT                    0x00300000
7967 +#define IFX_EBU_BUSCON0_WAIT_S                  20
7968 +enum {
7969 +    IFX_EBU_BUSCON0_WAIT_DISABLE = 0,
7970 +    IFX_EBU_BUSCON0_WAIT_ASYNC,
7971 +    IFX_EBU_BUSCON0_WAIT_SYNC,
7972 +};
7973 +#define IFX_EBU_BUSCON0_SETUP_EN                0x00400000 /* Disable by default */
7974 +
7975 +#define IFX_EBU_BUSCON0_AGEN                    0x07000000
7976 +#define IFX_EBU_BUSCON0_AGEN_S                  24
7977 +enum {
7978 +    IFX_EBU_BUSCON0_AGEN_DEMUX = 0, /* Default */
7979 +    IFX_EBU_BUSCON0_AGEN_RES,
7980 +    IFX_EBU_BUSCON0_AGEN_MUX,
7981 +};
7982 +
7983 +#define IFX_EBU_BUSCON0_ADSWP                   0x40000000 /* Disable by default */
7984 +#define IFX_EBU_BUSCON0_WRDIS                   0x80000000 /* Disable by default */
7985 +
7986 +/***EBU Bus Configuration Register 1***/
7987 +#define IFX_EBU_BUSCON1                         ((volatile u32*)(IFX_EBU + 0x0064))
7988 +#define IFX_EBU_BUSCON1_CMULT                   0x00000003
7989 +#define IFX_EBU_BUSCON1_CMULT_S                 0
7990 +enum {
7991 +    IFX_EBU_BUSCON1_CMULT1 = 0,
7992 +       IFX_EBU_BUSCON1_CMULT4,
7993 +       IFX_EBU_BUSCON1_CMULT8,
7994 +       IFX_EBU_BUSCON1_CMULT16,  /* Default after reset */
7995 +};
7996 +
7997 +#define IFX_EBU_BUSCON1_RECOVC                  0x00000000c
7998 +#define IFX_EBU_BUSCON1_RECOVC_S                2
7999 +enum {
8000 +    IFX_EBU_BUSCON1_RECOVC0 = 0,
8001 +    IFX_EBU_BUSCON1_RECOVC1,
8002 +    IFX_EBU_BUSCON1_RECOVC2,
8003 +    IFX_EBU_BUSCON1_RECOVC3,  /* Default */
8004 +};
8005 +#define IFX_EBU_BUSCON1_HOLDC                   0x00000030
8006 +#define IFX_EBU_BUSCON1_HOLDC_S                 4
8007 +enum {
8008 +    IFX_EBU_BUSCON1_HOLDC0 = 0,
8009 +    IFX_EBU_BUSCON1_HOLDC1,
8010 +    IFX_EBU_BUSCON1_HOLDC2,
8011 +    IFX_EBU_BUSCON1_HOLDC3,  /* Default */
8012 +};
8013 +#define IFX_EBU_BUSCON1_WAITRDC                 0x000000c0
8014 +#define IFX_EBU_BUSCON1_WAITRDC_S               6
8015 +enum {
8016 +    IFX_EBU_BUSCON1_WAITRDC0 = 0,
8017 +    IFX_EBU_BUSCON1_WAITRDC1,
8018 +    IFX_EBU_BUSCON1_WAITRDC2,
8019 +    IFX_EBU_BUSCON1_WAITRDC3,  /* Default */
8020 +};
8021 +#define IFX_EBU_BUSCON1_WAITWRC                 0x00000700
8022 +#define IFX_EBU_BUSCON1_WAITWRC_S               8
8023 +enum {
8024 +    IFX_EBU_BUSCON1_WAITWRC0 = 0,
8025 +    IFX_EBU_BUSCON1_WAITWRC1,
8026 +    IFX_EBU_BUSCON1_WAITWRC2,
8027 +    IFX_EBU_BUSCON1_WAITWRC3,
8028 +    IFX_EBU_BUSCON1_WAITWRC4,
8029 +    IFX_EBU_BUSCON1_WAITWRC5,
8030 +    IFX_EBU_BUSCON1_WAITWRC6,
8031 +    IFX_EBU_BUSCON1_WAITWRC7, /* Default */
8032 +};
8033 +#define IFX_EBU_BUSCON1_BCGEN                                  0x00003000
8034 +#define IFX_EBU_BUSCON1_BCGEN_S                 12
8035 +enum {
8036 +    IFX_EBU_BUSCON1_BCGEN_CS = 0,
8037 +       IFX_EBU_BUSCON1_BCGEN_INTEL, /* Default */
8038 +       IFX_EBU_BUSCON1_BCGEN_MOTOROLA,
8039 +       IFX_EBU_BUSCON1_BCGEN_RES,
8040 +};
8041 +
8042 +#define IFX_EBU_BUSCON1_ALEC                    0x0000c000
8043 +#define IFX_EBU_BUSCON1_ALEC_S                  14
8044 +enum {
8045 +    IFX_EBU_BUSCON1_ALEC0 = 0,
8046 +    IFX_EBU_BUSCON1_ALEC1,
8047 +    IFX_EBU_BUSCON1_ALEC2,
8048 +    IFX_EBU_BUSCON1_ALEC3,   /* Default */
8049 +};
8050 +
8051 +#define IFX_EBU_BUSCON1_SETUP                   (1 << 22)
8052 +/***EBU Bus Configuration Register 2***/
8053 +#define IFX_EBU_BUSCON2                         ((volatile u32*)(IFX_EBU + 0x0068))
8054 +
8055 +#define IFX_EBU_ADDRSEL_SHIFT                   4
8056 +#define IFX_EBU_ADDRSEL_MASK                    0xF
8057 +#define IFX_EBU_ADDRSEL_MASK_SET(value)         ((value & BSP_EBU_ADDRSEL_MASK) << BSP_EBU_ADDRSEL_SHIFT)
8058 +
8059 +#define IFX_EBU_BUSCON_WRDIS                    (1 << 31)
8060 +#define IFX_EBU_BUSCON_ADSWP                    (1 << 30)
8061 +#define IFX_EBU_BUSCON_AGEN_SHIFT               24
8062 +#define IFX_EBU_BUSCON_AGEN_MASK                7
8063 +#define IFX_EBU_BUSCON_SETUP                    (1 << 22)
8064 +#define IFX_EBU_BUSCON_WAIT_SHIFT               20
8065 +#define IFX_EBU_BUSCON_WAIT_MASK                3
8066 +#define IFX_EBU_BUSCON_ACTIVE_WAIT_LEVEL        (1 << 19)
8067 +#define IFX_EBU_BUSCON_DATA_WIDTH_SHIFT         16
8068 +#define IFX_EBU_BUSCON_DATA_WIDTH_MASK          3
8069 +#define IFX_EBU_BUSCON_ALE_DUR_SHIFT            14
8070 +#define IFX_EBU_BUSCON_ALE_DUR_MASK             3
8071 +#define IFX_EBU_BUSCON_BCGEN_SHIFT              12
8072 +#define IFX_EBU_BUSCON_BCGEN_MASK               3
8073 +#define IFX_EBU_BUSCON_WAITWRC_SHIFT            8
8074 +#define IFX_EBU_BUSCON_WAITWRC_MASK             7
8075 +#define IFX_EBU_BUSCON_WAITRDC_SHIFT            6
8076 +#define IFX_EBU_BUSCON_WAITRDC_MASK             3
8077 +#define IFX_EBU_BUSCON_HOLDC_SHIFT              4
8078 +#define IFX_EBU_BUSCON_HOLDC_MASK               3
8079 +#define IFX_EBU_BUSCON_RECOVC_SHIFT             2
8080 +#define IFX_EBU_BUSCON_RECOVC_MASK              3
8081 +#define IFX_EBU_BUSCON_CMULT_SHIFT              0
8082 +#define IFX_EBU_BUSCON_CMULT_MASK               3
8083 +
8084 +#define IFX_EBU_BUSCON_AGEN(value)              ((value & IFX_EBU_BUSCON_AGEN_MASK) << IFX_EBU_BUSCON_AGEN_SHIFT)
8085 +#define IFX_EBU_BUSCON_WAIT(value)              ((value & IFX_EBU_BUSCON_WAIT_MASK) << IFX_EBU_BUSCON_WAIT_SHIFT)
8086 +#define IFX_EBU_BUSCON_DATA_WIDTH(value)        ((value & IFX_EBU_BUSCON_DATA_WIDTH_MASK) << IFX_EBU_BUSCON_DATA_WIDTH_SHIFT)
8087 +#define IFX_EBU_BUSCON_ALEC(value)              ((value & IFX_EBU_BUSCON_ALE_DUR_MASK) << IFX_EBU_BUSCON_ALE_DUR_SHIFT)
8088 +#define IFX_EBU_BUSCON_BCGEN(value)             ((value & IFX_EBU_BUSCON_BCGEN_MASK) << IFX_EBU_BUSCON_BCGEN_SHIFT)
8089 +#define IFX_EBU_BUSCON_WR_WAIT(value)           ((value & IFX_EBU_BUSCON_WAITWRC_MASK) << IFX_EBU_BUSCON_WAITWRC_SHIFT)
8090 +#define IFX_EBU_BUSCON_RD_WAIT(value)           ((value & IFX_EBU_BUSCON_WAITRDC_MASK) << IFX_EBU_BUSCON_WAITRDC_SHIFT)
8091 +#define IFX_EBU_BUSCON_HOLD(value)              ((value & IFX_EBU_BUSCON_HOLDC_MASK) << IFX_EBU_BUSCON_HOLDC_SHIFT)
8092 +#define IFX_EBU_BUSCON_RECOV(value)             ((value & IFX_EBU_BUSCON_RECOVC_MASK) << IFX_EBU_BUSCON_RECOVC_SHIFT)
8093 +#define IFX_EBU_BUSCON_CMULT(value)             ((value & IFX_EBU_BUSCON_CMULT_MASK) << IFX_EBU_BUSCON_CMULT_SHIFT)
8094 +
8095 +#define IFX_EBU_PCC_CON                         ((volatile u32*)(IFX_EBU + 0x0090))
8096 +#define IFX_EBU_PCC_CON_PCCARD_ON               0x00000001
8097 +#define IFX_EBU_PCC_CON_IREQ_RISING_EDGE        0x00000002
8098 +#define IFX_EBU_PCC_CON_IREQ_FALLING_EDGE       0x00000004
8099 +#define IFX_EBU_PCC_CON_IREQ_BOTH_EDGE          0x00000006
8100 +#define IFX_EBU_PCC_CON_IREQ_DIS                0x00000008
8101 +#define IFX_EBU_PCC_CON_IREQ_HIGH_LEVEL_DETECT  0x0000000A
8102 +#define IFX_EBU_PCC_CON_IREQ_LOW_LEVEL_DETECT   0x0000000C
8103 +
8104 +#define IFX_EBU_PCC_STAT                        ((volatile u32*)(IFX_EBU + 0x0094))
8105 +#define IFX_EBU_PCC_ISTAT                       ((volatile u32*)(IFX_EBU + 0x00A0))
8106 +#define IFX_EBU_PCC_IEN                         ((volatile u32*)(IFX_EBU + 0x00A4))
8107 +#define IFX_EBU_PCC_IEN_PCI_EN                  0x00000010
8108 +
8109 +#define IFX_EBU_NAND_CON                        ((volatile u32*)(IFX_EBU + 0xB0))
8110 +#define IFX_EBU_NAND_CON_NANDM                  (1<<0)
8111 +#define IFX_EBU_NAND_CON_NANDM_S                 0
8112 +enum {
8113 +    IFX_EBU_NAND_CON_NANDM_DISABLE = 0,/* Default after reset */
8114 +    IFX_EBU_NAND_CON_NANDM_ENABLE,
8115 +     };
8116 +
8117 +#define IFX_EBU_NAND_CON_CSMUX_E                 (1<<1)
8118 +#define IFX_EBU_NAND_CON_CSMUX_E_S                 1
8119 +enum {
8120 +    IFX_EBU_NAND_CON_CSMUX_E_DISABLE = 0,/* Default after reset */
8121 +       IFX_EBU_NAND_CON_CSMUX_E_ENABLE,
8122 +        };
8123 +
8124 +#define IFX_EBU_NAND_CON_CS_P                   (1<<4)
8125 +#define IFX_EBU_NAND_CON_CS_P_S                 4
8126 +enum {
8127 +    IFX_EBU_NAND_CON_CS_P_HIGH = 0,
8128 +    IFX_EBU_NAND_CON_CS_P_LOW,     /* Default after reset */
8129 +     };
8130 +
8131 +#define IFX_EBU_NAND_CON_SE_P                   (1<<5)
8132 +#define IFX_EBU_NAND_CON_SE_P_S                 5
8133 +enum {
8134 +    IFX_EBU_NAND_CON_SE_P_HIGH = 0,
8135 +    IFX_EBU_NAND_CON_SE_P_LOW,     /* Default after reset */
8136 +     };
8137 +
8138 +#define IFX_EBU_NAND_CON_WP_P                   (1<<6)
8139 +#define IFX_EBU_NAND_CON_WP_P_S                 6
8140 +enum {
8141 +    IFX_EBU_NAND_CON_WP_P_HIGH = 0,
8142 +    IFX_EBU_NAND_CON_WP_P_LOW,     /* Default after reset */
8143 +     };
8144 +
8145 +#define IFX_EBU_NAND_CON_PRE_P                   (1<<7)
8146 +#define IFX_EBU_NAND_CON_PRE_P_S                 7
8147 +enum {
8148 +    IFX_EBU_NAND_CON_PRE_P_HIGH = 0,
8149 +       IFX_EBU_NAND_CON_PRE_P_LOW,     /* Default after reset */
8150 +        };
8151 +
8152 +#define IFX_EBU_NAND_CON_IN_CS                   (3<<8)
8153 +#define IFX_EBU_NAND_CON_IN_CS_S                 8
8154 +enum {
8155 +    IFX_EBU_NAND_CON_IN_CS0 = 0,    /* Default after reset */
8156 +    IFX_EBU_NAND_CON_IN_CS1,
8157 +     };
8158 +
8159 +#define IFX_EBU_NAND_CON_OUT_CS                   (3<<10)
8160 +#define IFX_EBU_NAND_CON_OUT_CS_S                 10
8161 +enum {
8162 +    IFX_EBU_NAND_CON_OUT_CS0 = 0,   /* Default after reset */
8163 +    IFX_EBU_NAND_CON_OUT_CS1,
8164 +       };
8165 +
8166 +
8167 +#define IFX_EBU_NAND_WAIT                       ((volatile u32*)(IFX_EBU + 0xB4))
8168 +#define IFX_EBU_NAND_WAIT_RD                    (1<<0)
8169 +#define IFX_EBU_NAND_WAIT_BY_E                  (1<<1)
8170 +#define IFX_EBU_NAND_WAIT_RD_E                  (1<<2)
8171 +#define IFX_EBU_NAND_WAIT_WR_C                  (1<<3)
8172 +
8173 +#define IFX_EBU_NAND_ECC0                       ((volatile u32*)(IFX_EBU + 0xB8))
8174 +#define IFX_EBU_NAND_ECC_AC                     ((volatile u32*)(IFX_EBU + 0xBC))
8175 +
8176 +#define IFX_EBU_NAND_ECC_ON                     (1 << 31)
8177 +#define IFX_EBU_NAND_LATCH_EN_SHIFT             18
8178 +#define IFX_EBU_NAND_LATCH_EN_MASK              0x3F
8179 +#define IFX_EBU_NAND_OUT_CS_SHIFT               10
8180 +#define IFX_EBU_NAND_OUT_CS_MASK                3
8181 +#define IFX_EBU_NAND_IN_CS_SHIFT                8
8182 +#define IFX_EBU_NAND_IN_CS_MASK                 3
8183 +#define IFX_EBU_NAND_PRE_P                      (1 << 7)
8184 +#define IFX_EBU_NAND_WP_P                       (1 << 6)
8185 +#define IFX_EBU_NAND_SE_P                       (1 << 5)
8186 +#define IFX_EBU_NAND_CS_P                       (1 << 4)
8187 +#define IFX_EBU_NAND_CLE_P                      (1 << 3)
8188 +#define IFX_EBU_NAND_ALE_P                      (1 << 2)
8189 +#define IFX_EBU_NAND_CSMUX_E                    (1 << 1)
8190 +#define IFX_EBU_NAND_NANDM                      1
8191 +
8192 +#define IFX_EBU_NAND_LATCH_EN(value)            ((value & IFX_EBU_NAND_LATCH_EN_MASK) << IFX_EBU_NAND_LATCH_EN_SHIFT)
8193 +#define IFX_EBU_NAND_OUT_CS(value)              ((value & IFX_EBU_NAND_OUT_CS_MASK) << IFX_EBU_NAND_OUT_CS_SHIFT)
8194 +#define IFX_EBU_NAND_IN_CS(value)               ((value & IFX_EBU_NAND_IN_CS_MASK) << IFX_EBU_NAND_IN_CS_SHIFT)
8195 +#define IFX_EBU_NAND_LATCH_PRE_P                (1 << 23)
8196 +#define IFX_EBU_NAND_LATCH_WP_P                 (1 << 22)
8197 +#define IFX_EBU_NAND_LATCH_SE_P                 (1 << 21)
8198 +#define IFX_EBU_NAND_LATCH_CS_P                 (1 << 20)
8199 +#define IFX_EBU_NAND_LATCH_CLE_P                (1 << 19)
8200 +#define IFX_EBU_NAND_LATCH_ALE_P                (1 << 18)
8201 +
8202 +
8203 +
8204 +/***********************************************************************/
8205 +/*  Module      :  SDRAM register address and bits                     */
8206 +/***********************************************************************/
8207 +
8208 +#define IFX_SDRAM                               (KSEG1 | 0x1F800000)
8209 +
8210 +/***MC Access Error Cause Register***/
8211 +#define IFX_SDRAM_MC_ERRCAUSE                   ((volatile u32*)(IFX_SDRAM + 0x0100))
8212 +#define IFX_SDRAM_MC_ERRCAUSE_ERR               (1 << 31)
8213 +#define IFX_SDRAM_MC_ERRCAUSE_PORT(value)       (((( 1 << 4) - 1) & (value)) << 16)
8214 +#define IFX_SDRAM_MC_ERRCAUSE_CAUSE(value)      (((( 1 << 2) - 1) & (value)) << 0)
8215 +#define IFX_SDRAM_MC_ERRCAUSE_Res(value)        (((( 1 << NaN) - 1) & (value)) << NaN)
8216 +
8217 +/***MC Access Error Address Register***/
8218 +#define IFX_SDRAM_MC_ERRADDR                    ((volatile u32*)(IFX_SDRAM + 0x0108))
8219 +
8220 +/***MC I/O General Purpose Register***/
8221 +#define IFX_SDRAM_MC_IOGP                       ((volatile u32*)(IFX_SDRAM + 0x0800))
8222 +#define IFX_SDRAM_MC_IOGP_GPR6(value)           (((( 1 << 4) - 1) & (value)) << 28)
8223 +#define IFX_SDRAM_MC_IOGP_GPR5(value)           (((( 1 << 4) - 1) & (value)) << 24)
8224 +#define IFX_SDRAM_MC_IOGP_GPR4(value)           (((( 1 << 4) - 1) & (value)) << 20)
8225 +#define IFX_SDRAM_MC_IOGP_GPR3(value)           (((( 1 << 4) - 1) & (value)) << 16)
8226 +#define IFX_SDRAM_MC_IOGP_GPR2(value)           (((( 1 << 4) - 1) & (value)) << 12)
8227 +#define IFX_SDRAM_MC_IOGP_CPS                   (1 << 11)
8228 +#define IFX_SDRAM_MC_IOGP_CLKDELAY(value)       (((( 1 << 3) - 1) & (value)) << 8)
8229 +#define IFX_SDRAM_MC_IOGP_CLKRAT(value)         (((( 1 << 4) - 1) & (value)) << 4)
8230 +#define IFX_SDRAM_MC_IOGP_RDDEL(value)          (((( 1 << 4) - 1) & (value)) << 0)
8231 +
8232 +/***MC Self Refresh Register***/
8233 +#define IFX_SDRAM_MC_SELFRFSH                   ((volatile u32*)(IFX_SDRAM + 0x0A00))
8234 +#define IFX_SDRAM_MC_SELFRFSH_PWDS              (1 << 1)
8235 +#define IFX_SDRAM_MC_SELFRFSH_PWD               (1 << 0)
8236 +#define IFX_SDRAM_MC_SELFRFSH_Res(value)        (((( 1 << 30) - 1) & (value)) << 2)
8237 +
8238 +/***MC Enable Register***/
8239 +#define IFX_SDRAM_MC_CTRLENA                    ((volatile u32*)(IFX_SDRAM + 0x1000))
8240 +#define IFX_SDRAM_MC_CTRLENA_ENA                (1 << 0)
8241 +#define IFX_SDRAM_MC_CTRLENA_Res(value)         (((( 1 << 31) - 1) & (value)) << 1)
8242 +
8243 +/***MC Mode Register Setup Code***/
8244 +#define IFX_SDRAM_MC_MRSCODE                    ((volatile u32*)(IFX_SDRAM + 0x1008))
8245 +#define IFX_SDRAM_MC_MRSCODE_UMC(value)         (((( 1 << 5) - 1) & (value)) << 7)
8246 +#define IFX_SDRAM_MC_MRSCODE_CL(value)          (((( 1 << 3) - 1) & (value)) << 4)
8247 +#define IFX_SDRAM_MC_MRSCODE_WT                 (1 << 3)
8248 +#define IFX_SDRAM_MC_MRSCODE_BL(value)          (((( 1 << 3) - 1) & (value)) << 0)
8249 +
8250 +/***MC Configuration Data-word Width Register***/
8251 +#define IFX_SDRAM_MC_CFGDW                      ((volatile u32*)(IFX_SDRAM + 0x1010))
8252 +#define IFX_SDRAM_MC_CFGDW_DW(value)            (((( 1 << 4) - 1) & (value)) << 0)
8253 +#define IFX_SDRAM_MC_CFGDW_Res(value)           (((( 1 << 28) - 1) & (value)) << 4)
8254 +
8255 +/***MC Configuration Physical Bank 0 Register***/
8256 +#define IFX_SDRAM_MC_CFGPB0                     ((volatile u32*)(IFX_SDRAM + 0x1018))
8257 +#define IFX_SDRAM_MC_CFGPB0_MCSEN0(value)       (((( 1 << 4) - 1) & (value)) << 12)
8258 +#define IFX_SDRAM_MC_CFGPB0_BANKN0(value)       (((( 1 << 4) - 1) & (value)) << 8)
8259 +#define IFX_SDRAM_MC_CFGPB0_ROWW0(value)        (((( 1 << 4) - 1) & (value)) << 4)
8260 +#define IFX_SDRAM_MC_CFGPB0_COLW0(value)        (((( 1 << 4) - 1) & (value)) << 0)
8261 +#define IFX_SDRAM_MC_CFGPB0_Res(value)          (((( 1 << 16) - 1) & (value)) << 16)
8262 +
8263 +/***MC Latency Register***/
8264 +#define IFX_SDRAM_MC_LATENCY                    ((volatile u32*)(IFX_SDRAM + 0x1038))
8265 +#define IFX_SDRAM_MC_LATENCY_TRP(value)         (((( 1 << 4) - 1) & (value)) << 16)
8266 +#define IFX_SDRAM_MC_LATENCY_TRAS(value)        (((( 1 << 4) - 1) & (value)) << 12)
8267 +#define IFX_SDRAM_MC_LATENCY_TRCD(value)        (((( 1 << 4) - 1) & (value)) << 8)
8268 +#define IFX_SDRAM_MC_LATENCY_TDPL(value)        (((( 1 << 4) - 1) & (value)) << 4)
8269 +#define IFX_SDRAM_MC_LATENCY_TDAL(value)        (((( 1 << 4) - 1) & (value)) << 0)
8270 +#define IFX_SDRAM_MC_LATENCY_Res(value)         (((( 1 << 12) - 1) & (value)) << 20)
8271 +
8272 +/***MC Refresh Cycle Time Register***/
8273 +#define IFX_SDRAM_MC_TREFRESH                   ((volatile u32*)(IFX_SDRAM + 0x1040))
8274 +#define IFX_SDRAM_MC_TREFRESH_TREF(value)       (((( 1 << 13) - 1) & (value)) << 0)
8275 +#define IFX_SDRAM_MC_TREFRESH_Res(value)        (((( 1 << 19) - 1) & (value)) << 13)
8276 +
8277 +
8278 +
8279 +/***********************************************************************/
8280 +/*  Module      :  GPTC register address and bits                       */
8281 +/***********************************************************************/
8282 +
8283 +/***********************************************************************/
8284 +/*  Module      :  ASC0 register address and bits                      */
8285 +/***********************************************************************/
8286 +
8287 +#define IFX_ASC0                                (KSEG1 | 0x1E100400)
8288 +
8289 +#define IFX_ASC0_TBUF                           ((volatile u32*)(IFX_ASC0 + 0x0020))
8290 +#define IFX_ASC0_RBUF                           ((volatile u32*)(IFX_ASC0 + 0x0024))
8291 +#define IFX_ASC0_FSTAT                          ((volatile u32*)(IFX_ASC0 + 0x0048))
8292 +#define IFX_ASC0_FSTAT_TXFREE_GET(value)        (((value) >> 24) & ((1 << 6) - 1))
8293 +#define IFX_ASC0_FSTAT_TXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 24)
8294 +#define IFX_ASC0_FSTAT_RXFREE_GET(value)        (((value) >> 16) & ((1 << 6) - 1))
8295 +#define IFX_ASC0_FSTAT_RXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 16)
8296 +#define IFX_ASC0_FSTAT_TXFFL_GET(value)         (((value) >> 8) & ((1 << 6) - 1))
8297 +#define IFX_ASC0_FSTAT_TXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 8)
8298 +#define IFX_ASC0_FSTAT_RXFFL_GET(value)         (((value) >> 0) & ((1 << 6) - 1))
8299 +#define IFX_ASC0_FSTAT_RXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 0)
8300 +
8301 +
8302 +
8303 +/***********************************************************************/
8304 +/*  Module      :  ASC1 register address and bits                      */
8305 +/***********************************************************************/
8306 +
8307 +#define IFX_ASC1                                (KSEG1 | 0x1E100C00)
8308 +
8309 +/***ASC Clock Control Register***/
8310 +#define IFX_ASC1_CLC                            ((volatile u32*)(IFX_ASC1+ 0x0000))
8311 +#define IFX_ASC1_CLC_RMC(value)                 (((( 1 << 8) - 1) & (value)) << 8)
8312 +#define IFX_ASC1_CLC_DISS                       (1 << 1)
8313 +#define IFX_ASC1_CLC_DISR                       (1 << 0)
8314 +
8315 +/***ASC Port Input Select Register***/
8316 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1+ 0x0004))
8317 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1+ 0x0004))
8318 +#define IFX_ASC1_PISEL_RIS                      (1 << 0)
8319 +
8320 +/***ASC Control Register***/
8321 +#define IFX_ASC1_CON                            ((volatile u32*)(IFX_ASC1+ 0x0010))
8322 +#define IFX_ASC1_CON_BEN                        (1 << 20)
8323 +#define IFX_ASC1_CON_TOEN                       (1 << 20)
8324 +#define IFX_ASC1_CON_ROEN                       (1 << 19)
8325 +#define IFX_ASC1_CON_RUEN                       (1 << 18)
8326 +#define IFX_ASC1_CON_FEN                        (1 << 17)
8327 +#define IFX_ASC1_CON_PAL                        (1 << 16)
8328 +#define IFX_ASC1_CON_R                          (1 << 15)
8329 +#define IFX_ASC1_CON_ACO                        (1 << 14)
8330 +#define IFX_ASC1_CON_LB                         (1 << 13)
8331 +#define IFX_ASC1_CON_ERCLK                      (1 << 10)
8332 +#define IFX_ASC1_CON_FDE                        (1 << 9)
8333 +#define IFX_ASC1_CON_BRS                        (1 << 8)
8334 +#define IFX_ASC1_CON_STP                        (1 << 7)
8335 +#define IFX_ASC1_CON_SP                         (1 << 6)
8336 +#define IFX_ASC1_CON_ODD                        (1 << 5)
8337 +#define IFX_ASC1_CON_PEN                        (1 << 4)
8338 +#define IFX_ASC1_CON_M(value)                   (((( 1 << 3) - 1) & (value)) << 0)
8339 +
8340 +/***ASC Staus Register***/
8341 +#define IFX_ASC1_STATE                          ((volatile u32*)(IFX_ASC1 + 0x0014))
8342 +/***ASC Write Hardware Modified Control Register***/
8343 +#define IFX_ASC1_WHBSTATE                       ((volatile u32*)(IFX_ASC1 + 0x0018))
8344 +#define IFX_ASC1_WHBSTATE_SETBE                 (1 << 113)
8345 +#define IFX_ASC1_WHBSTATE_SETTOE                (1 << 12)
8346 +#define IFX_ASC1_WHBSTATE_SETROE                (1 << 11)
8347 +#define IFX_ASC1_WHBSTATE_SETRUE                (1 << 10)
8348 +#define IFX_ASC1_WHBSTATE_SETFE                 (1 << 19)
8349 +#define IFX_ASC1_WHBSTATE_SETPE                 (1 << 18)
8350 +#define IFX_ASC1_WHBSTATE_CLRBE                 (1 << 17)
8351 +#define IFX_ASC1_WHBSTATE_CLRTOE                (1 << 6)
8352 +#define IFX_ASC1_WHBSTATE_CLRROE                (1 << 5)
8353 +#define IFX_ASC1_WHBSTATE_CLRRUE                (1 << 4)
8354 +#define IFX_ASC1_WHBSTATE_CLRFE                 (1 << 3)
8355 +#define IFX_ASC1_WHBSTATE_CLRPE                 (1 << 2)
8356 +#define IFX_ASC1_WHBSTATE_SETREN                (1 << 1)
8357 +#define IFX_ASC1_WHBSTATE_CLRREN                (1 << 0)
8358 +
8359 +/***ASC Baudrate Timer/Reload Register***/
8360 +#define IFX_ASC1_BG                             ((volatile u32*)(IFX_ASC1 + 0x0050))
8361 +#define IFX_ASC1_BG_BR_VALUE(value)             (((( 1 << 13) - 1) & (value)) << 0)
8362 +
8363 +/***ASC Fractional Divider Register***/
8364 +#define IFX_ASC1_FDV                            ((volatile u32*)(IFX_ASC1 + 0x0018))
8365 +#define IFX_ASC1_FDV_FD_VALUE(value)            (((( 1 << 9) - 1) & (value)) << 0)
8366 +
8367 +/***ASC Transmit Buffer Register***/
8368 +#define IFX_ASC1_TBUF                           ((volatile u32*)(IFX_ASC1 + 0x0020))
8369 +#define IFX_ASC1_TBUF_TD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
8370 +
8371 +/***ASC Receive Buffer Register***/
8372 +#define IFX_ASC1_RBUF                           ((volatile u32*)(IFX_ASC1 + 0x0024))
8373 +#define IFX_ASC1_RBUF_RD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
8374 +
8375 +/***ASC Autobaud Control Register***/
8376 +#define IFX_ASC1_ABCON                          ((volatile u32*)(IFX_ASC1 + 0x0030))
8377 +#define IFX_ASC1_ABCON_RXINV                    (1 << 11)
8378 +#define IFX_ASC1_ABCON_TXINV                    (1 << 10)
8379 +#define IFX_ASC1_ABCON_ABEM(value)              (((( 1 << 2) - 1) & (value)) << 8)
8380 +#define IFX_ASC1_ABCON_FCDETEN                  (1 << 4)
8381 +#define IFX_ASC1_ABCON_ABDETEN                  (1 << 3)
8382 +#define IFX_ASC1_ABCON_ABSTEN                   (1 << 2)
8383 +#define IFX_ASC1_ABCON_AUREN                    (1 << 1)
8384 +#define IFX_ASC1_ABCON_ABEN                     (1 << 0)
8385 +
8386 +/***Receive FIFO Control Register***/
8387 +#define IFX_ASC1_RXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0040))
8388 +#define IFX_ASC1_RXFCON_RXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
8389 +#define IFX_ASC1_RXFCON_RXFFLU                  (1 << 1)
8390 +#define IFX_ASC1_RXFCON_RXFEN                   (1 << 0)
8391 +
8392 +/***Transmit FIFO Control Register***/
8393 +#define IFX_ASC1_TXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0044))
8394 +#define IFX_ASC1_TXFCON_TXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
8395 +#define IFX_ASC1_TXFCON_TXFFLU                  (1 << 1)
8396 +#define IFX_ASC1_TXFCON_TXFEN                   (1 << 0)
8397 +
8398 +/***FIFO Status Register***/
8399 +#define IFX_ASC1_FSTAT                          ((volatile u32*)(IFX_ASC1 + 0x0048))
8400 +#define IFX_ASC1_FSTAT_TXFFL(value)             (((( 1 << 6) - 1) & (value)) << 8)
8401 +#define IFX_ASC1_FSTAT_RXFFL(value)             (((( 1 << 6) - 1) & (value)) << 0)
8402 +#define IFX_ASC1_FSTAT_TXFREE_GET(value)        (((value) >> 24) & ((1 << 6) - 1))
8403 +#define IFX_ASC1_FSTAT_TXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 24)
8404 +#define IFX_ASC1_FSTAT_RXFREE_GET(value)        (((value) >> 16) & ((1 << 6) - 1))
8405 +#define IFX_ASC1_FSTAT_RXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 16)
8406 +#define IFX_ASC1_FSTAT_TXFFL_GET(value)         (((value) >> 8) & ((1 << 6) - 1))
8407 +#define IFX_ASC1_FSTAT_TXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 8)
8408 +#define IFX_ASC1_FSTAT_RXFFL_GET(value)         (((value) >> 0) & ((1 << 6) - 1))
8409 +#define IFX_ASC1_FSTAT_RXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 0)
8410 +
8411 +
8412 +/***ASC Autobaud Status Register***/
8413 +#define IFX_ASC1_ABSTAT                         ((volatile u32*)(IFX_ASC1 + 0x0034))
8414 +#define IFX_ASC1_ABSTAT_DETWAIT                 (1 << 4)
8415 +#define IFX_ASC1_ABSTAT_SCCDET                  (1 << 3)
8416 +#define IFX_ASC1_ABSTAT_SCSDET                  (1 << 2)
8417 +#define IFX_ASC1_ABSTAT_FCCDET                  (1 << 1)
8418 +#define IFX_ASC1_ABSTAT_FCSDET                  (1 << 0)
8419 +
8420 +/***ASC Write HW Modified Autobaud Status Register***/
8421 +#define IFX_ASC1_WHBABSTAT                      ((volatile u32*)(IFX_ASC1 + 0x003C))
8422 +#define IFX_ASC1_WHBABSTAT_SETDETWAIT           (1 << 9)
8423 +#define IFX_ASC1_WHBABSTAT_CLRDETWAIT           (1 << 8)
8424 +#define IFX_ASC1_WHBABSTAT_SETSCCDET            (1 << 7)
8425 +#define IFX_ASC1_WHBABSTAT_CLRSCCDET            (1 << 6)
8426 +#define IFX_ASC1_WHBABSTAT_SETSCSDET            (1 << 5)
8427 +#define IFX_ASC1_WHBABSTAT_CLRSCSDET            (1 << 4)
8428 +#define IFX_ASC1_WHBABSTAT_SETFCCDET            (1 << 3)
8429 +#define IFX_ASC1_WHBABSTAT_CLRFCCDET            (1 << 2)
8430 +#define IFX_ASC1_WHBABSTAT_SETFCSDET            (1 << 1)
8431 +#define IFX_ASC1_WHBABSTAT_CLRFCSDET            (1 << 0)
8432 +
8433 +/***ASC IRNCR0 **/
8434 +#define IFX_ASC1_IRNREN                         ((volatile u32*)(IFX_ASC1 + 0x00F4))
8435 +#define IFX_ASC1_IRNICR                         ((volatile u32*)(IFX_ASC1 + 0x00FC))
8436 +/***ASC IRNCR1 **/
8437 +#define IFX_ASC1_IRNCR                          ((volatile u32*)(IFX_ASC1 + 0x00F8))
8438 +#define IFX_ASC_IRNCR_TIR                       0x1
8439 +#define IFX_ASC_IRNCR_RIR                       0x2
8440 +#define IFX_ASC_IRNCR_EIR                       0x4
8441 +
8442 +
8443 +
8444 +/***********************************************************************/
8445 +/*  Module      :  DMA register address and bits                       */
8446 +/***********************************************************************/
8447 +
8448 +#define IFX_DMA                                 (KSEG1 | 0x1E104100)
8449 +
8450 +#define IFX_DMA_BASE                            IFX_DMA
8451 +#define IFX_DMA_CLC                             (volatile u32*)IFX_DMA_BASE
8452 +#define IFX_DMA_ID                              (volatile u32*)(IFX_DMA_BASE+0x08)
8453 +#define IFX_DMA_CTRL                            (volatile u32*)(IFX_DMA_BASE+0x10)
8454 +#define IFX_DMA_CPOLL                           (volatile u32*)(IFX_DMA_BASE+0x14)
8455 +#define IFX_DMA_CS                              (volatile u32*)(IFX_DMA_BASE+0x18)
8456 +#define IFX_DMA_CCTRL                           (volatile u32*)(IFX_DMA_BASE+0x1C)
8457 +#define IFX_DMA_CDBA                            (volatile u32*)(IFX_DMA_BASE+0x20)
8458 +#define IFX_DMA_CDLEN                           (volatile u32*)(IFX_DMA_BASE+0x24)
8459 +#define IFX_DMA_CIS                             (volatile u32*)(IFX_DMA_BASE+0x28)
8460 +#define IFX_DMA_CIE                             (volatile u32*)(IFX_DMA_BASE+0x2C)
8461 +
8462 +#define IFX_DMA_PS                              (volatile u32*)(IFX_DMA_BASE+0x40)
8463 +#define IFX_DMA_PCTRL                           (volatile u32*)(IFX_DMA_BASE+0x44)
8464 +
8465 +#define IFX_DMA_IRNEN                           (volatile u32*)(IFX_DMA_BASE+0xf4)
8466 +#define IFX_DMA_IRNCR                           (volatile u32*)(IFX_DMA_BASE+0xf8)
8467 +#define IFX_DMA_IRNICR                          (volatile u32*)(IFX_DMA_BASE+0xfc)
8468 +
8469 +
8470 +
8471 +/***********************************************************************/
8472 +/*  Module      :  Debug register address and bits                     */
8473 +/***********************************************************************/
8474 +
8475 +#define IFX_Debug                               (KSEG1 | 0x1F106000)
8476 +
8477 +/***MCD Break Bus Switch Register***/
8478 +#define IFX_Debug_MCD_BBS                       ((volatile u32*)(IFX_Debug + 0x0000))
8479 +#define IFX_Debug_MCD_BBS_BTP1                  (1 << 19)
8480 +#define IFX_Debug_MCD_BBS_BTP0                  (1 << 18)
8481 +#define IFX_Debug_MCD_BBS_BSP1                  (1 << 17)
8482 +#define IFX_Debug_MCD_BBS_BSP0                  (1 << 16)
8483 +#define IFX_Debug_MCD_BBS_BT5EN                 (1 << 15)
8484 +#define IFX_Debug_MCD_BBS_BT4EN                 (1 << 14)
8485 +#define IFX_Debug_MCD_BBS_BT5                   (1 << 13)
8486 +#define IFX_Debug_MCD_BBS_BT4                   (1 << 12)
8487 +#define IFX_Debug_MCD_BBS_BS5EN                 (1 << 7)
8488 +#define IFX_Debug_MCD_BBS_BS4EN                 (1 << 6)
8489 +#define IFX_Debug_MCD_BBS_BS5                   (1 << 5)
8490 +#define IFX_Debug_MCD_BBS_BS4                   (1 << 4)
8491 +
8492 +/***MCD Multiplexer Control Register***/
8493 +#define IFX_Debug_MCD_MCR                       ((volatile u32*)(IFX_Debug+ 0x0008))
8494 +#define IFX_Debug_MCD_MCR_MUX5                  (1 << 4)
8495 +#define IFX_Debug_MCD_MCR_MUX4                  (1 << 3)
8496 +#define IFX_Debug_MCD_MCR_MUX1                  (1 << 0)
8497 +
8498 +
8499 +
8500 +/***********************************************************************/
8501 +/*  Module      :  ICU register address and bits                       */
8502 +/***********************************************************************/
8503 +
8504 +#define IFX_ICU                                 (KSEG1 | 0x1F880200)
8505 +
8506 +#define IFX_ICU_IM0_ISR                         ((volatile u32*)(IFX_ICU + 0x0000))
8507 +#define IFX_ICU_IM0_IER                         ((volatile u32*)(IFX_ICU + 0x0008))
8508 +#define IFX_ICU_IM0_IOSR                        ((volatile u32*)(IFX_ICU + 0x0010))
8509 +#define IFX_ICU_IM0_IRSR                        ((volatile u32*)(IFX_ICU + 0x0018))
8510 +#define IFX_ICU_IM0_IMR                         ((volatile u32*)(IFX_ICU + 0x0020))
8511 +#define IFX_ICU_IM0_IMR_IID                     (1 << 31)
8512 +#define IFX_ICU_IM0_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
8513 +#define IFX_ICU_IM0_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
8514 +#define IFX_ICU_IM0_IR(value)                   (1 << (value))
8515 +#define IFX_ICU_IM1_ISR                         ((volatile u32*)(IFX_ICU + 0x0028))
8516 +#define IFX_ICU_IM1_IER                         ((volatile u32*)(IFX_ICU + 0x0030))
8517 +#define IFX_ICU_IM1_IOSR                        ((volatile u32*)(IFX_ICU + 0x0038))
8518 +#define IFX_ICU_IM1_IRSR                        ((volatile u32*)(IFX_ICU + 0x0040))
8519 +#define IFX_ICU_IM1_IMR                         ((volatile u32*)(IFX_ICU + 0x0048))
8520 +#define IFX_ICU_IM1_IMR_IID                     (1 << 31)
8521 +#define IFX_ICU_IM1_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
8522 +#define IFX_ICU_IM1_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
8523 +#define IFX_ICU_IM1_IR(value)                   (1 << (value))
8524 +#define IFX_ICU_IM2_ISR                         ((volatile u32*)(IFX_ICU + 0x0050))
8525 +#define IFX_ICU_IM2_IER                         ((volatile u32*)(IFX_ICU + 0x0058))
8526 +#define IFX_ICU_IM2_IOSR                        ((volatile u32*)(IFX_ICU + 0x0060))
8527 +#define IFX_ICU_IM2_IRSR                        ((volatile u32*)(IFX_ICU + 0x0068))
8528 +#define IFX_ICU_IM2_IMR                         ((volatile u32*)(IFX_ICU + 0x0070))
8529 +#define IFX_ICU_IM2_IMR_IID                     (1 << 31)
8530 +#define IFX_ICU_IM2_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
8531 +#define IFX_ICU_IM2_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
8532 +#define IFX_ICU_IM2_IR(value)                   (1 << (value))
8533 +#define IFX_ICU_IM3_ISR                         ((volatile u32*)(IFX_ICU + 0x0078))
8534 +#define IFX_ICU_IM3_IER                         ((volatile u32*)(IFX_ICU + 0x0080))
8535 +#define IFX_ICU_IM3_IOSR                        ((volatile u32*)(IFX_ICU + 0x0088))
8536 +#define IFX_ICU_IM3_IRSR                        ((volatile u32*)(IFX_ICU + 0x0090))
8537 +#define IFX_ICU_IM3_IMR                         ((volatile u32*)(IFX_ICU + 0x0098))
8538 +#define IFX_ICU_IM3_IMR_IID                     (1 << 31)
8539 +#define IFX_ICU_IM3_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
8540 +#define IFX_ICU_IM3_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
8541 +#define IFX_ICU_IM3_IR(value)                   (1 << (value))
8542 +#define IFX_ICU_IM4_ISR                         ((volatile u32*)(IFX_ICU + 0x00A0))
8543 +#define IFX_ICU_IM4_IER                         ((volatile u32*)(IFX_ICU + 0x00A8))
8544 +#define IFX_ICU_IM4_IOSR                        ((volatile u32*)(IFX_ICU + 0x00B0))
8545 +#define IFX_ICU_IM4_IRSR                        ((volatile u32*)(IFX_ICU + 0x00B8))
8546 +#define IFX_ICU_IM4_IMR                         ((volatile u32*)(IFX_ICU + 0x00C0))
8547 +#define IFX_ICU_IM4_IMR_IID                     (1 << 31)
8548 +#define IFX_ICU_IM4_IMR_IN_GET(value)           (((value) >> 0) & ((1 << 5) - 1))
8549 +#define IFX_ICU_IM4_IMR_IN_SET(value)           (((( 1 << 5) - 1) & (value)) << 0)
8550 +#define IFX_ICU_IM4_IR(value)                   (1 << (value))
8551 +
8552 +/***Interrupt Vector Value Register***/
8553 +#define IFX_ICU_IM_VEC                          ((volatile u32*)(IFX_ICU + 0x00F8))
8554 +
8555 +/***Interrupt Vector Value Mask***/
8556 +#define IFX_ICU_IM0_VEC_MASK                    0x3F
8557 +#define IFX_ICU_IM1_VEC_MASK                    (0x3F << 6)
8558 +#define IFX_ICU_IM2_VEC_MASK                    (0x3F << 12)
8559 +#define IFX_ICU_IM3_VEC_MASK                    (0x3F << 18)
8560 +#define IFX_ICU_IM4_VEC_MASK                    (0x3F << 24)
8561 +
8562 +/***External Interrupt Control Register***/
8563 +#define IFX_ICU_EIU                             (KSEG1 | 0x1f101000)
8564 +#define IFX_ICU_EIU_EXIN_C                      ((volatile u32*)(IFX_ICU_EIU + 0x0000))
8565 +#define IFX_ICU_EIU_INIC                        ((volatile u32*)(IFX_ICU_EIU + 0x0004))
8566 +#define IFX_ICU_EIU_INC                         ((volatile u32*)(IFX_ICU_EIU + 0x0008))
8567 +#define IFX_ICU_EIU_INEN                        ((volatile u32*)(IFX_ICU_EIU + 0x000c))
8568 +
8569 +
8570 +
8571 +/***********************************************************************/
8572 +/*  Module      :  MPS register address and bits                       */
8573 +/***********************************************************************/
8574 +
8575 +#define IFX_MPS                                 (KSEG1 | 0x1F107000)
8576 +
8577 +#define IFX_MPS_CHIPID                          ((volatile u32*)(IFX_MPS + 0x0344))
8578 +#define IFX_MPS_CHIPID_VERSION_GET(value)       (((value) >> 28) & 0xF)
8579 +#define IFX_MPS_CHIPID_VERSION_SET(value)       (((value) & 0xF) << 28)
8580 +#define IFX_MPS_CHIPID_PARTNUM_GET(value)       (((value) >> 12) & 0xFFFF)
8581 +#define IFX_MPS_CHIPID_PARTNUM_SET(value)       (((value) & 0xFFFF) << 12)
8582 +#define IFX_MPS_CHIPID_MANID_GET(value)         (((value) >> 1) & 0x7FF)
8583 +#define IFX_MPS_CHIPID_MANID_SET(value)         (((value) & 0x7FF) << 1)
8584 +
8585 +/* voice channel 0 ... 3 interrupt enable register */
8586 +#define IFX_MPS_VC0ENR                          ((volatile u32*)(IFX_MPS + 0x0000))
8587 +#define IFX_MPS_VC1ENR                          ((volatile u32*)(IFX_MPS + 0x0004))
8588 +#define IFX_MPS_VC2ENR                          ((volatile u32*)(IFX_MPS + 0x0008))
8589 +#define IFX_MPS_VC3ENR                          ((volatile u32*)(IFX_MPS + 0x000C))
8590 +/* voice channel 0 ... 3 interrupt status read register */
8591 +#define IFX_MPS_RVC0SR                          ((volatile u32*)(IFX_MPS + 0x0010))
8592 +#define IFX_MPS_RVC1SR                          ((volatile u32*)(IFX_MPS + 0x0014))
8593 +#define IFX_MPS_RVC2SR                          ((volatile u32*)(IFX_MPS + 0x0018))
8594 +#define IFX_MPS_RVC3SR                          ((volatile u32*)(IFX_MPS + 0x001C))
8595 +/* voice channel 0 ... 3 interrupt status set register */
8596 +#define IFX_MPS_SVC0SR                          ((volatile u32*)(IFX_MPS + 0x0020))
8597 +#define IFX_MPS_SVC1SR                          ((volatile u32*)(IFX_MPS + 0x0024))
8598 +#define IFX_MPS_SVC2SR                          ((volatile u32*)(IFX_MPS + 0x0028))
8599 +#define IFX_MPS_SVC3SR                          ((volatile u32*)(IFX_MPS + 0x002C))
8600 +/* voice channel 0 ... 3 interrupt status clear register */
8601 +#define IFX_MPS_CVC0SR                          ((volatile u32*)(IFX_MPS + 0x0030))
8602 +#define IFX_MPS_CVC1SR                          ((volatile u32*)(IFX_MPS + 0x0034))
8603 +#define IFX_MPS_CVC2SR                          ((volatile u32*)(IFX_MPS + 0x0038))
8604 +#define IFX_MPS_CVC3SR                          ((volatile u32*)(IFX_MPS + 0x003C))
8605 +/* common status 0 and 1 read register */
8606 +#define IFX_MPS_RAD0SR                          ((volatile u32*)(IFX_MPS + 0x0040))
8607 +#define IFX_MPS_RAD1SR                          ((volatile u32*)(IFX_MPS + 0x0044))
8608 +/* common status 0 and 1 set register */
8609 +#define IFX_MPS_SAD0SR                          ((volatile u32*)(IFX_MPS + 0x0048))
8610 +#define IFX_MPS_SAD1SR                          ((volatile u32*)(IFX_MPS + 0x004C))
8611 +/* common status 0 and 1 clear register */
8612 +#define IFX_MPS_CAD0SR                          ((volatile u32*)(IFX_MPS + 0x0050))
8613 +#define IFX_MPS_CAD1SR                          ((volatile u32*)(IFX_MPS + 0x0054))
8614 +/* common status 0 and 1 enable register */
8615 +#define IFX_MPS_AD0ENR                          ((volatile u32*)(IFX_MPS + 0x0058))
8616 +#define IFX_MPS_AD1ENR                          ((volatile u32*)(IFX_MPS + 0x005C))
8617 +/* notification enable register */
8618 +#define IFX_MPS_CPU0_NFER                       ((volatile u32*)(IFX_MPS + 0x0060))
8619 +#define IFX_MPS_CPU1_NFER                       ((volatile u32*)(IFX_MPS + 0x0064))
8620 +/* CPU to CPU interrup request register */
8621 +#define IFX_MPS_CPU0_2_CPU1_IRR                 ((volatile u32*)(IFX_MPS + 0x0070))
8622 +#define IFX_MPS_CPU0_2_CPU1_IER                 ((volatile u32*)(IFX_MPS + 0x0074))
8623 +/* Global interrupt request and request enable register */
8624 +#define IFX_MPS_GIRR                            ((volatile u32*)(IFX_MPS + 0x0078))
8625 +#define IFX_MPS_GIER                            ((volatile u32*)(IFX_MPS + 0x007C))
8626 +
8627 +#define IFX_MPS_SRAM                            ((volatile u32*)(KSEG1 + 0x1F200000))
8628 +
8629 +#define IFX_MPS_VCPU_FW_AD                      ((volatile u32*)(KSEG1 + 0x1F2001E0))
8630 +
8631 +#define IFX_FUSE_BASE_ADDR                      (KSEG1 | 0x1F107354)
8632 +
8633 +
8634 +
8635 +/************************************************************************/
8636 +/*   Module       :   DEU register address and bits                     */
8637 +/************************************************************************/
8638 +
8639 +#define IFX_DEU_BASE_ADDR                       (KSEG1 | 0x1E103100)
8640 +
8641 +/*   DEU Control Register */
8642 +#define IFX_DEU_CLK                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0000))
8643 +#define IFX_DEU_ID                              ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0008))
8644 +
8645 +/*   DEU control register */
8646 +#define IFX_DES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0010))
8647 +#define IFX_DES_IHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0014))
8648 +#define IFX_DES_ILR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0018))
8649 +#define IFX_DES_K1HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x001C))
8650 +#define IFX_DES_K1LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0020))
8651 +#define IFX_DES_K3HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0024))
8652 +#define IFX_DES_K3LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0028))
8653 +#define IFX_DES_IVHR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x002C))
8654 +#define IFX_DES_IVLR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0030))
8655 +#define IFX_DES_OHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0040))
8656 +#define IFX_DES_OLR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
8657 +
8658 +/* AES DEU register */
8659 +#define IFX_AES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
8660 +#define IFX_AES_ID3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0054))
8661 +#define IFX_AES_ID2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0058))
8662 +#define IFX_AES_ID1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x005C))
8663 +#define IFX_AES_ID0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0060))
8664 +
8665 +/* AES Key register */
8666 +#define IFX_AES_K7R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0064))
8667 +#define IFX_AES_K6R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0068))
8668 +#define IFX_AES_K5R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x006C))
8669 +#define IFX_AES_K4R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0070))
8670 +#define IFX_AES_K3R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0074))
8671 +#define IFX_AES_K2R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0078))
8672 +#define IFX_AES_K1R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x007C))
8673 +#define IFX_AES_K0R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0080))
8674 +
8675 +/* AES vector register */
8676 +#define IFX_AES_IV3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0084))
8677 +#define IFX_AES_IV2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0088))
8678 +#define IFX_AES_IV1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x008C))
8679 +#define IFX_AES_IV0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0090))
8680 +#define IFX_AES_0D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0094))
8681 +#define IFX_AES_0D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0098))
8682 +#define IFX_AES_OD1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x009C))
8683 +#define IFX_AES_OD0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00A0))
8684 +
8685 +/* hash control registe */
8686 +#define IFX_HASH_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B0))
8687 +#define IFX_HASH_MR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B4))
8688 +#define IFX_HASH_D1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B8))
8689 +#define IFX_HASH_D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00BC))
8690 +#define IFX_HASH_D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C0))
8691 +#define IFX_HASH_D4R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C4))
8692 +#define IFX_HASH_D5R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C8))
8693 +
8694 +#define IFX_DEU_DMA_CON                         ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00EC))
8695 +
8696 +#define IFX_DEU_IRNEN                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F4))
8697 +#define IFX_DEU_IRNCR                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F8))
8698 +#define IFX_DEU_IRNICR                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00FC))
8699 +
8700 +
8701 +
8702 +/************************************************************************/
8703 +/*   Module       :   PPE register address and bits                     */
8704 +/************************************************************************/
8705 +
8706 +#define IFX_PPE32_BASE                          (KSEG1 | 0x1E180000)
8707 +#define IFX_PPE32_DEBUG_BREAK_TRACE_REG         (IFX_PPE32_BASE + (0x0000 * 4))
8708 +#define IFX_PPE32_INT_MASK_STATUS_REG           (IFX_PPE32_BASE + (0x0030 * 4))
8709 +#define IFX_PPE32_INT_RESOURCE_REG              (IFX_PPE32_BASE + (0x0040 * 4))
8710 +#define IFX_PPE32_CDM_CODE_MEM_B0               (IFX_PPE32_BASE + (0x1000 * 4))
8711 +#define IFX_PPE32_CDM_CODE_MEM_B1               (IFX_PPE32_BASE + (0x2000 * 4))
8712 +#define IFX_PPE32_DATA_MEM_MAP_REG_BASE         (IFX_PPE32_BASE + (0x4000 * 4))
8713 +
8714 +#define IFX_PPE32_SRST                          (IFX_PPE32_BASE + 0x10080)
8715 +
8716 +/*
8717 + *    ETOP MDIO Registers
8718 + */
8719 +#define IFX_PP32_ETOP_MDIO_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0600 * 4)))
8720 +#define IFX_PP32_ETOP_MDIO_ACC                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0601 * 4)))
8721 +#define IFX_PP32_ETOP_CFG                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0602 * 4)))
8722 +#define IFX_PP32_ETOP_IG_VLAN_COS               ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0603 * 4)))
8723 +#define IFX_PP32_ETOP_IG_DSCP_COS3              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0604 * 4)))
8724 +#define IFX_PP32_ETOP_IG_DSCP_COS2              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0605 * 4)))
8725 +#define IFX_PP32_ETOP_IG_DSCP_COS1              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0606 * 4)))
8726 +#define IFX_PP32_ETOP_IG_DSCP_COS0              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0607 * 4)))
8727 +#define IFX_PP32_ETOP_IG_PLEN_CTRL              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0608 * 4)))
8728 +#define IFX_PP32_ETOP_ISR                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060A * 4)))
8729 +#define IFX_PP32_ETOP_IER                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060B * 4)))
8730 +#define IFX_PP32_ETOP_VPID                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060C * 4)))
8731 +#define IFX_PP32_ENET_MAC_CFG                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0610 * 4)))
8732 +#define IFX_PP32_ENETS_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0612 * 4)))
8733 +#define IFX_PP32_ENETS_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0613 * 4)))
8734 +#define IFX_PP32_ENETS_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0614 * 4)))
8735 +#define IFX_PP32_ENETS_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0615 * 4)))
8736 +#define IFX_PP32_ENETS_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0616 * 4)))
8737 +#define IFX_PP32_ENETS_BUF_CTRL                 ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0617 * 4)))
8738 +#define IFX_PP32_ENETS_COS_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0618 * 4)))
8739 +#define IFX_PP32_ENETS_IGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0619 * 4)))
8740 +#define IFX_PP32_ENETS_IGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061A * 4)))
8741 +#define IFX_PP32_ENET_MAC_DA0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061B * 4)))
8742 +#define IFX_PP32_ENET_MAC_DA1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061C * 4)))
8743 +
8744 +#define IFX_PP32_ENETF_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0630 * 4)))
8745 +#define IFX_PP32_ENETF_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0631 * 4)))
8746 +#define IFX_PP32_ENETF_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0632 * 4)))
8747 +#define IFX_PP32_ENETF_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0633 * 4)))
8748 +#define IFX_PP32_ENETF_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0634 * 4)))
8749 +#define IFX_PP32_ENETF_HFCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0635 * 4)))
8750 +#define IFX_PP32_ENETF_TXCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0636 * 4)))
8751 +
8752 +#define IFX_PP32_ENETF_VLCOS0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0638 * 4)))
8753 +#define IFX_PP32_ENETF_VLCOS1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0639 * 4)))
8754 +#define IFX_PP32_ENETF_VLCOS2                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063A * 4)))
8755 +#define IFX_PP32_ENETF_VLCOS3                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063B * 4)))
8756 +#define IFX_PP32_ENETF_EGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063C * 4)))
8757 +#define IFX_PP32_ENETF_EGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063D * 4)))
8758 +
8759 +
8760 +/* Sharebuff SB RAM2 control data */
8761 +#define IFX_PP32_SB2_DATABASE                   ((IFX_PPE32_BASE + (0x8C00 * 4)))
8762 +#define IFX_PP32_SB2_CTRLBASE                   ((IFX_PPE32_BASE + (0x92E0 * 4)))
8763 +
8764 +#endif /* DANUBE_H */
8765 +
8766 diff --git a/arch/mips/include/asm/ifx/danube/danube_ref_board.h b/arch/mips/include/asm/ifx/danube/danube_ref_board.h
8767 new file mode 100644
8768 index 0000000..18d2c58
8769 --- /dev/null
8770 +++ b/arch/mips/include/asm/ifx/danube/danube_ref_board.h
8771 @@ -0,0 +1,37 @@
8772 +/******************************************************************************
8773 +**
8774 +** FILE NAME    : danube_ref_board.h
8775 +** PROJECT      : IFX UEIP
8776 +** MODULES      : BSP Basic
8777 +**
8778 +** DATE         : 27 May 2009
8779 +** AUTHOR       : Xu Liang
8780 +** DESCRIPTION  : header file for Danube
8781 +** COPYRIGHT    :       Copyright (c) 2009
8782 +**                      Infineon Technologies AG
8783 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
8784 +**
8785 +**    This program is free software; you can redistribute it and/or modify
8786 +**    it under the terms of the GNU General Public License as published by
8787 +**    the Free Software Foundation; either version 2 of the License, or
8788 +**    (at your option) any later version.
8789 +**
8790 +** HISTORY
8791 +** $Date        $Author         $Comment
8792 +** 27 May 2009   Xu Liang        The first UEIP release
8793 +*******************************************************************************/
8794 +
8795 +
8796 +
8797 +#ifndef DANUBE_REF_BOARD_H
8798 +#define DANUBE_REF_BOARD_H
8799 +
8800 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE)
8801 +#define IFX_MTD_SPI_PART_NB               3
8802 +#define IFX_SPI_FLASH_MAX                 7
8803 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
8804 +
8805 +#define IFX_LEDLED_USB_VBUS
8806 +
8807 +#endif  /* DANUBE_REF_BOARD_H */
8808 +
8809 diff --git a/arch/mips/include/asm/ifx/danube/irq.h b/arch/mips/include/asm/ifx/danube/irq.h
8810 new file mode 100644
8811 index 0000000..1c5f57b
8812 --- /dev/null
8813 +++ b/arch/mips/include/asm/ifx/danube/irq.h
8814 @@ -0,0 +1,152 @@
8815 +/******************************************************************************
8816 +**
8817 +** file name    : irq.h
8818 +** project      : ifx ueip
8819 +** modules      : bsp basic
8820 +**
8821 +** date         : 27 may 2009
8822 +** author       : xu liang
8823 +** description  : header file for danube
8824 +** copyright    :       copyright (c) 2009
8825 +**                      infineon technologies ag
8826 +**                      am campeon 1-12, 85579 neubiberg, germany
8827 +**
8828 +**    this program is free software; you can redistribute it and/or modify
8829 +**    it under the terms of the gnu general public license as published by
8830 +**    the free software foundation; either version 2 of the license, or
8831 +**    (at your option) any later version.
8832 +**
8833 +** history
8834 +** $date        $author         $comment
8835 +** 27 may 2009   xu liang        the first ueip release
8836 +*******************************************************************************/
8837 +
8838 +
8839 +
8840 +#ifndef DANUBE_IRQ
8841 +#define DANUBE_IRQ
8842 +
8843 +
8844 +
8845 +/****** Interrupt Assigments ***********/
8846 +
8847 +#define IFX_ASC0_TIR                    INT_NUM_IM3_IRL0    //  INT_NUM_IM0_IRL0
8848 +#define IFX_ASC0_TBIR                   INT_NUM_IM3_IRL1    //  INT_NUM_IM0_IRL1
8849 +#define IFX_ASC0_RIR                    INT_NUM_IM3_IRL2    //  INT_NUM_IM0_IRL2
8850 +#define IFX_ASC0_EIR                    INT_NUM_IM3_IRL3    //  INT_NUM_IM0_IRL3
8851 +#define IFX_ASC0_ABSTIR                 INT_NUM_IM3_IRL4    //  INT_NUM_IM0_IRL4
8852 +#define IFX_ASC0_ABDETIR                INT_NUM_IM3_IRL5    //  INT_NUM_IM0_IRL5
8853 +#define IFX_ASC0_SFCIR                  INT_NUM_IM3_IRL6    //  INT_NUM_IM0_IRL6
8854 +#define IFX_ASC0_MIR                    INT_NUM_IM3_IRL21   //  INT_NUM_IM0_IRL21
8855 +#define IFX_ASC1_TIR                    INT_NUM_IM3_IRL7    //  INT_NUM_IM0_IRL7
8856 +#define IFX_ASC1_TBIR                   INT_NUM_IM3_IRL8    //  INT_NUM_IM0_IRL8
8857 +#define IFX_ASC1_RIR                    INT_NUM_IM3_IRL9    //  INT_NUM_IM0_IRL9
8858 +#define IFX_ASC1_EIR                    INT_NUM_IM3_IRL10   //  INT_NUM_IM0_IRL10
8859 +#define IFX_ASC1_ABSTIR                 INT_NUM_IM3_IRL11   //  INT_NUM_IM0_IRL11
8860 +#define IFX_ASC1_ABDETIR                INT_NUM_IM3_IRL12   //  INT_NUM_IM0_IRL12
8861 +#define IFX_ASC1_SFCIR                  INT_NUM_IM3_IRL13   //  INT_NUM_IM0_IRL13
8862 +
8863 +#define IFX_FPI_SLAVE_BCU0_IR           INT_NUM_IM1_IRL25
8864 +#define IFX_FPI_MASTER_COSBCU_IR        INT_NUM_IM0_IRL25
8865 +#define IFX_FPI_SLAVE_BCU_IRQ           IFX_FPI_SLAVE_BCU0_IR
8866 +#define IFX_FPI_MASTER_BCU_IRQ          IFX_FPI_MASTER_COSBCU_IR
8867 +
8868 +#define IFX_DSL_DFE_IR                  INT_NUM_IM2_IRL14   //  INT_NUM_IM1_IRL23
8869 +#define IFX_DSL_AFEOVL_IR               INT_NUM_IM2_IRL15   //  INT_NUM_IM1_IRL24
8870 +#define IFX_DSL_DYING_GASP_INT          INT_NUM_IM1_IRL21
8871 +#define IFX_DSL_DFE_INT0IR              INT_NUM_IM4_IRL12   //  INT_NUM_IM2_IRL12
8872 +#define IFX_DSL_DFE_INT1IR              INT_NUM_IM4_IRL13   //  INT_NUM_IM2_IRL13
8873 +#define IFX_FCSI_IR                     INT_NUM_IM1_IRL16   //  INT_NUM_IM0_IRL31
8874 +#define IFX_MEI_INT                     IFX_DSL_DFE_IR
8875 +#define IFX_MEI_DYING_GASP_INT          IFX_DSL_DYING_GASP_INT
8876 +#define IFX_DSL_DFE_TXIR                IFX_DSL_DFE_INT0IR
8877 +#define IFX_DSL_DFE_RXIR                IFX_DSL_DFE_INT1IR
8878 +
8879 +#define IFX_DEU_DESIR                   INT_NUM_IM1_IRL6    //  INT_NUM_IM0_IRL27
8880 +#define IFX_DEU_AESIR                   INT_NUM_IM1_IRL7    //  INT_NUM_IM0_IRL28
8881 +#define IFX_DEU_HASHIR                  INT_NUM_IM1_IRL8    //  INT_NUM_IM0_IRL29
8882 +
8883 +#define IFX_DMA_CH0_INT                 INT_NUM_IM4_IRL0    //  INT_NUM_IM2_IRL0
8884 +#define IFX_DMA_CH1_INT                 INT_NUM_IM4_IRL1    //  INT_NUM_IM2_IRL1
8885 +#define IFX_DMA_CH2_INT                 INT_NUM_IM4_IRL2    //  INT_NUM_IM2_IRL2
8886 +#define IFX_DMA_CH3_INT                 INT_NUM_IM4_IRL3    //  INT_NUM_IM2_IRL3
8887 +#define IFX_DMA_CH4_INT                 INT_NUM_IM4_IRL4    //  INT_NUM_IM2_IRL4
8888 +#define IFX_DMA_CH5_INT                 INT_NUM_IM4_IRL5    //  INT_NUM_IM2_IRL5
8889 +#define IFX_DMA_CH6_INT                 INT_NUM_IM4_IRL6    //  INT_NUM_IM2_IRL6
8890 +#define IFX_DMA_CH7_INT                 INT_NUM_IM4_IRL7    //  INT_NUM_IM2_IRL7
8891 +#define IFX_DMA_CH8_INT                 INT_NUM_IM4_IRL8    //  INT_NUM_IM2_IRL8
8892 +#define IFX_DMA_CH9_INT                 INT_NUM_IM4_IRL9    //  INT_NUM_IM2_IRL9
8893 +#define IFX_DMA_CH10_INT                INT_NUM_IM4_IRL10   //  INT_NUM_IM2_IRL10
8894 +#define IFX_DMA_CH11_INT                INT_NUM_IM4_IRL11   //  INT_NUM_IM2_IRL11
8895 +#define IFX_DMA_CH12_INT                INT_NUM_IM4_IRL25   //  INT_NUM_IM2_IRL25
8896 +#define IFX_DMA_CH13_INT                INT_NUM_IM4_IRL26   //  INT_NUM_IM2_IRL26
8897 +#define IFX_DMA_CH14_INT                INT_NUM_IM4_IRL27   //  INT_NUM_IM2_IRL27
8898 +#define IFX_DMA_CH15_INT                INT_NUM_IM4_IRL28   //  INT_NUM_IM2_IRL28
8899 +#define IFX_DMA_CH16_INT                INT_NUM_IM4_IRL29   //  INT_NUM_IM2_IRL29
8900 +#define IFX_DMA_CH17_INT                INT_NUM_IM1_IRL30   //  INT_NUM_IM0_IRL30
8901 +#define IFX_DMA_CH18_INT                INT_NUM_IM2_IRL16
8902 +#define IFX_DMA_CH19_INT                INT_NUM_IM2_IRL21
8903 +
8904 +#define IFX_PPE_MBOX_INT0               INT_NUM_IM2_IRL23   //  INT_NUM_IM0_IRL23
8905 +#define IFX_PPE_MBOX_INT1               INT_NUM_IM2_IRL24   //  INT_NUM_IM0_IRL24
8906 +#define IFX_PPE_MBOX_INT2               INT_NUM_IM1_IRL29
8907 +#define IFX_PPE_QSB_INT                 INT_NUM_IM1_IRL31
8908 +
8909 +#define IFX_EIU_IR0                     INT_NUM_IM4_IRL30
8910 +#define IFX_EIU_IR1                     INT_NUM_IM3_IRL31   //  INT_NUM_IM2_IRL31
8911 +#define IFX_EIU_IR2                     INT_NUM_IM1_IRL26   //  INT_NUM_IM0_IRL26
8912 +
8913 +#define IFX_MPS_IR0                     INT_NUM_IM4_IRL14   //  INT_NUM_IM1_IRL9
8914 +#define IFX_MPS_IR1                     INT_NUM_IM4_IRL15   //  INT_NUM_IM1_IRL10
8915 +#define IFX_MPS_IR2                     INT_NUM_IM4_IRL16   //  INT_NUM_IM1_IRL11
8916 +#define IFX_MPS_IR3                     INT_NUM_IM4_IRL17   //  INT_NUM_IM1_IRL12
8917 +#define IFX_MPS_IR4                     INT_NUM_IM4_IRL18   //  INT_NUM_IM1_IRL13
8918 +#define IFX_MPS_IR5                     INT_NUM_IM4_IRL19   //  INT_NUM_IM1_IRL14
8919 +#define IFX_MPS_IR6                     INT_NUM_IM4_IRL20   //  INT_NUM_IM1_IRL15
8920 +#define IFX_MPS_IR7                     INT_NUM_IM3_IRL29   //  INT_NUM_IM0_IRL7    ! MIPS1
8921 +#define IFX_MPS_IR8                     INT_NUM_IM4_IRL21   //  INT_NUM_IM3_IRL29
8922 +#define IFX_MPS_SEMAPHORE_IR            IFX_MPS_IR7
8923 +#define IFX_MPS_GLOBAL_IR               IFX_MPS_IR8
8924 +
8925 +#define IFX_GPTU_TC1A                   INT_NUM_IM3_IRL22   //  INT_NUM_IM1_IRL0
8926 +#define IFX_GPTU_TC1B                   INT_NUM_IM3_IRL23   //  INT_NUM_IM1_IRL1
8927 +#define IFX_GPTU_TC2A                   INT_NUM_IM3_IRL24   //  INT_NUM_IM1_IRL2
8928 +#define IFX_GPTU_TC2B                   INT_NUM_IM3_IRL25   //  INT_NUM_IM1_IRL3
8929 +#define IFX_GPTU_TC3A                   INT_NUM_IM3_IRL26   //  INT_NUM_IM1_IRL4
8930 +#define IFX_GPTU_TC3B                   INT_NUM_IM3_IRL27   //  INT_NUM_IM1_IRL5
8931 +
8932 +#define IFX_MC_IR                       INT_NUM_IM3_IRL28
8933 +
8934 +#define IFX_EBU_IR                      INT_NUM_IM0_IRL22
8935 +
8936 +#define IFX_PCI_IR                      INT_NUM_IM2_IRL17   //  INT_NUM_IM1_IRL17
8937 +#define IFX_PCI_WRIR                    INT_NUM_IM2_IRL18   //  INT_NUM_IM1_IRL18
8938 +
8939 +#define IFX_PCM_TXIR                    INT_NUM_IM2_IRL19   //  INT_NUM_IM1_IRL19
8940 +#define IFX_PCM_RXIR                    INT_NUM_IM2_IRL20   //  INT_NUM_IM1_IRL20
8941 +
8942 +#define IFX_PMCIR                       INT_NUM_IM4_IRL31   //  INT_NUM_IM2_IRL30
8943 +
8944 +#define IFX_SBIU0_ERRIR                 INT_NUM_IM1_IRL27
8945 +#define IFX_SBIU1_ERRIR                 INT_NUM_IM1_IRL28
8946 +#define IFX_SBIU_ERRIR                  IFX_SBIU0_ERRIR
8947 +
8948 +#define IFX_SSC_RIR                     INT_NUM_IM3_IRL14   //  INT_NUM_IM0_IRL14
8949 +#define IFX_SSC_TIR                     INT_NUM_IM3_IRL15   //  INT_NUM_IM0_IRL15
8950 +#define IFX_SSC_EIR                     INT_NUM_IM3_IRL16   //  INT_NUM_IM0_IRL16
8951 +#define IFX_SSC_FIR                     INT_NUM_IM3_IRL17   //  INT_NUM_IM0_IRL17
8952 +
8953 +#define IFX_MMC_CONTROLLER_INTR0_IRQ    INT_NUM_IM3_IRL18   //  INT_NUM_IM0_IRL18
8954 +#define IFX_MMC_CONTROLLER_INTR1_IRQ    INT_NUM_IM3_IRL19   //  INT_NUM_IM0_IRL19
8955 +#define IFX_MMC_CONTROLLER_SDIO_I_IRQ   INT_NUM_IM3_IRL20   //  INT_NUM_IM0_IRL20
8956 +
8957 +#define IFX_USB0_IR                     INT_NUM_IM2_IRL22   //  INT_NUM_IM1_IRL22
8958 +#define IFX_USB0_OCIR                   INT_NUM_IM4_IRL23
8959 +#define IFX_USB_INT                     IFX_USB0_IR
8960 +#define IFX_USB_OC_INT                  IFX_USB0_OCIR
8961 +
8962 +#define IFX_WDT_AEIR                    INT_NUM_IM4_IRL24
8963 +
8964 +
8965 +
8966 +#endif  //  DANUBE_IRQ
8967 diff --git a/arch/mips/include/asm/ifx/danube/model.h b/arch/mips/include/asm/ifx/danube/model.h
8968 new file mode 100644
8969 index 0000000..befff4c
8970 --- /dev/null
8971 +++ b/arch/mips/include/asm/ifx/danube/model.h
8972 @@ -0,0 +1,54 @@
8973 +/******************************************************************************
8974 +**
8975 +** FILE NAME    : model.h
8976 +** PROJECT      : IFX UEIP
8977 +** MODULES      : BSP Basic
8978 +**
8979 +** DATE         : 27 May 2009
8980 +** AUTHOR       : Xu Liang
8981 +** DESCRIPTION  : header file for Danube
8982 +** COPYRIGHT    :       Copyright (c) 2009
8983 +**                      Infineon Technologies AG
8984 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
8985 +**
8986 +**    This program is free software; you can redistribute it and/or modify
8987 +**    it under the terms of the GNU General Public License as published by
8988 +**    the Free Software Foundation; either version 2 of the License, or
8989 +**    (at your option) any later version.
8990 +**
8991 +** HISTORY
8992 +** $Date        $Author         $Comment
8993 +** 27 May 2009   Xu Liang        The first UEIP release
8994 +*******************************************************************************/
8995 +
8996 +
8997 +
8998 +#ifndef DANUBE_MODEL_H
8999 +#define DANUBE_MODEL_H
9000 +/******************************************************************************
9001 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
9002 +
9003 +                               No Warranty
9004 +   Because the program is licensed free of charge, there is no warranty for
9005 +   the program, to the extent permitted by applicable law.  Except when
9006 +   otherwise stated in writing the copyright holders and/or other parties
9007 +   provide the program "as is" without warranty of any kind, either
9008 +   expressed or implied, including, but not limited to, the implied
9009 +   warranties of merchantability and fitness for a particular purpose. The
9010 +   entire risk as to the quality and performance of the program is with
9011 +   you.  should the program prove defective, you assume the cost of all
9012 +   necessary servicing, repair or correction.
9013 +
9014 +   In no event unless required by applicable law or agreed to in writing
9015 +   will any copyright holder, or any other party who may modify and/or
9016 +   redistribute the program as permitted above, be liable to you for
9017 +   damages, including any general, special, incidental or consequential
9018 +   damages arising out of the use or inability to use the program
9019 +   (including but not limited to loss of data or data being rendered
9020 +   inaccurate or losses sustained by you or third parties or a failure of
9021 +   the program to operate with any other programs), even if such holder or
9022 +   other party has been advised of the possibility of such damages.
9023 +******************************************************************************/
9024 +#define BOARD_SYSTEM_TYPE       "Danube"
9025 +#define SYSTEM_MODEL_NAME       "Danube Reference Board BSP26"
9026 +#endif
9027 diff --git a/arch/mips/include/asm/ifx/hn1/emulation.h b/arch/mips/include/asm/ifx/hn1/emulation.h
9028 new file mode 100644
9029 index 0000000..68a7093
9030 --- /dev/null
9031 +++ b/arch/mips/include/asm/ifx/hn1/emulation.h
9032 @@ -0,0 +1,40 @@
9033 +/******************************************************************************
9034 +**
9035 +** FILE NAME    : emulation.h
9036 +** MODULES      : BSP Basic
9037 +**
9038 +** DATE         : 27 May 2009
9039 +** AUTHOR       : Lei Chuan Hua
9040 +** DESCRIPTION  : header file for HN1
9041 +** COPYRIGHT    :       Copyright (c) 2011
9042 +**                      Lantiq Deutschland GmbH
9043 +**                      Am Campeon 3, 85579 Neubiberg, Germany
9044 +**
9045 +**    This program is free software; you can redistribute it and/or modify
9046 +**    it under the terms of the GNU General Public License as published by
9047 +**    the Free Software Foundation; either version 2 of the License, or
9048 +**    (at your option) any later version.
9049 +**
9050 +** HISTORY
9051 +** $Date        $Author         $Comment
9052 +*******************************************************************************/
9053 +
9054 +
9055 +
9056 +#ifndef EMULATION_H
9057 +#define EMULATION_H
9058 +
9059 +#ifdef CONFIG_USE_EMULATOR
9060 +
9061 +//For Palladium using db.rel_106.c database the EMULATOR_CPU_SPEED is 271KHz
9062 +    #define EMULATOR_CPU_SPEED    271000
9063 +    #define PLL0_CLK_SPEED        271000
9064 +
9065 +#else  /* Real chip */
9066 +    #define PLL0_CLK_SPEED        1000000000
9067 +#endif /* CONFIG_USE_EMULATOR */
9068 +
9069 +
9070 +#endif /* */
9071 + /* EMULATION_H */
9072 +
9073 diff --git a/arch/mips/include/asm/ifx/hn1/hn1.h b/arch/mips/include/asm/ifx/hn1/hn1.h
9074 new file mode 100644
9075 index 0000000..8c0037d
9076 --- /dev/null
9077 +++ b/arch/mips/include/asm/ifx/hn1/hn1.h
9078 @@ -0,0 +1,1293 @@
9079 +/******************************************************************************
9080 +**
9081 +** FILE NAME    : hn1.h
9082 +** MODULES      : BSP Basic
9083 +**
9084 +** DATE         : 11 Jan 2011
9085 +** AUTHOR       : Kishore Kankipati
9086 +** DESCRIPTION  : header file for HN1
9087 +** COPYRIGHT    :       Copyright (c) 2009
9088 +**                      Lantiq Deutschland GmbH
9089 +**                      Am Campeon 3, 85579 Neubiberg, Germany
9090 +**
9091 +**    This program is free software; you can redistribute it and/or modify
9092 +**    it under the terms of the GNU General Public License as published by
9093 +**    the Free Software Foundation; either version 2 of the License, or
9094 +**    (at your option) any later version.
9095 +**
9096 +** HISTORY
9097 +** $Date        $Author         $Comment
9098 +** 11 Jan 2011   Kishore       First version for HN1 derived from VR9
9099 +** 11 Feb 2011   Yinglei       Modified for HN1
9100 +*******************************************************************************/
9101 +
9102 +
9103 +
9104 +#ifndef HN1_H
9105 +#define HN1_H
9106 +
9107 +#include <asm/bootinfo.h>
9108 +
9109 +#define MACH_GROUP_IFX MACH_GROUP_HN1
9110 +#define MACH_TYPE_IFX  MACH_HN1
9111 +
9112 +
9113 +/***********************************************************************/
9114 +/*  Module      :  WDT register address and bits                       */
9115 +/***********************************************************************/
9116 +
9117 +#define IFX_WDT                                 (KSEG1 | 0x1F880000)
9118 +
9119 +/***Watchdog Timer Control Register ***/
9120 +#define IFX_WDT_CR                              ((volatile u32*)(IFX_WDT + 0x03F0))
9121 +#define IFX_WDT_CR_GEN                          (1 << 31)
9122 +#define IFX_WDT_CR_DSEN                         (1 << 30)
9123 +#define IFX_WDT_CR_LPEN                         (1 << 29)
9124 +#define IFX_WDT_CR_PWL_GET(value)               (((value) >> 26) & ((1 << 2) - 1))
9125 +#define IFX_WDT_CR_PWL_SET(value)               (((( 1 << 2) - 1) & (value)) << 26)
9126 +#define IFX_WDT_CR_CLKDIV_GET(value)            (((value) >> 24) & ((1 << 2) - 1))
9127 +#define IFX_WDT_CR_CLKDIV_SET(value)            (((( 1 << 2) - 1) & (value)) << 24)
9128 +#define IFX_WDT_CR_PW_GET(value)                (((value) >> 16) & ((1 << 8) - 1))
9129 +#define IFX_WDT_CR_PW_SET(value)                (((( 1 << 8) - 1) & (value)) << 16)
9130 +#define IFX_WDT_CR_RELOAD_GET(value)            (((value) >> 0) & ((1 << 16) - 1))
9131 +#define IFX_WDT_CR_RELOAD_SET(value)            (((( 1 << 16) - 1) & (value)) << 0)
9132 +
9133 +/***Watchdog Timer Status Register***/
9134 +#define IFX_WDT_SR                              ((volatile u32*)(IFX_WDT + 0x03F8))
9135 +#define IFX_WDT_SR_EN                           (1 << 31)
9136 +#define IFX_WDT_SR_AE                           (1 << 30)
9137 +#define IFX_WDT_SR_PRW                          (1 << 29)
9138 +#define IFX_WDT_SR_EXP                          (1 << 28)
9139 +#define IFX_WDT_SR_PWD                          (1 << 27)
9140 +#define IFX_WDT_SR_DS                           (1 << 26)
9141 +#define IFX_WDT_SR_VALUE_GET(value)             (((value) >> 0) & ((1 << 16) - 1))
9142 +#define IFX_WDT_SR_VALUE_SET(value)             (((( 1 << 16) - 1) & (value)) << 0)
9143 +
9144 +
9145 +/***********************************************************************/
9146 +/*  Module      :  RCU register address and bits                       */
9147 +/***********************************************************************/
9148 +
9149 +#define IFX_RCU                                 (KSEG1 | 0x1F203000)
9150 +
9151 +/* Reset Request Register */
9152 +#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
9153 +#define IFX_RCU_RST_REQ_HOT_RST                 0x00000001    /* Hot reset, domain 0*/
9154 +
9155 +#define IFX_RCU_RST_STAT                        ((volatile u32*)(IFX_RCU + 0x0014))
9156 +#define IFX_RCU_GPIO_STRAP                      ((volatile u32*)(IFX_RCU + 0x001C))
9157 +#define IFX_RCU_GPHY0_FW_ADDR                   ((volatile u32*)(IFX_RCU + 0x0020))
9158 +#define IFX_RCU_SLIC_USB_RST_STAT               ((volatile u32*)(IFX_RCU + 0x0024))
9159 +#define IFX_RCU_PCIE_PHY_CON_STAT               ((volatile u32*)(IFX_RCU + 0x0030))
9160 +#define IFX_RCU_GPHY01_MDIO_ADD                 ((volatile u32*)(IFX_RCU + 0x0044))
9161 +#define IFX_RCU_GPHY0_RST_REQ                   ((volatile u32*)(IFX_RCU + 0x0048))
9162 +
9163 +/* AHB Endian Register */
9164 +#define IFX_RCU_AHB_ENDIAN                      ((volatile u32*)(IFX_RCU + 0x004C))
9165 +
9166 +#define IFX_RCU_AHB_BE_PCIE_M                    0x00000001  /* Configure AHB master port that connects to PCIe RC in big endian */
9167 +#define IFX_RCU_AHB_BE_XBAR_M                    0x00000002  /* Configure AHB master port that connects to XBAR in big endian */
9168 +#define IFX_RCU_AHB_BE_USIF                      0x00000004  /* Configure AHB slave port that connects to USIF in big endian */
9169 +#define IFX_RCU_AHB_BE_XBAR_S                    0x00000008  /* Configure AHB slave port that connects to XBAR in big endian */
9170 +#define IFX_RCU_AHB_BE_PCIE_S                    0x00000010  /* Configure AHB slave port that connects to PCIe RC in little endian */
9171 +#define IFX_RCU_AHB_BE_PCIE_DBI                  0x00000020  /* Configure DBI module in big endian*/
9172 +#define IFX_RCU_AHB_BE_DC_PDI                    0x00000040  /* Configure DC PDI module in big endian*/
9173 +#define IFX_RCU_AHB_BE_PCIE_PDI                  0x00000080  /* Configure PCIE PDI module in big endian*/
9174 +
9175 +#define IFX_RCU_CPU_CFG                         ((volatile u32*)(IFX_RCU + 0x0060))
9176 +
9177 +/* Reset Request Register */
9178 +#define IFX_RCU_RST_REQ_GPHY0                   (1 << 31)
9179 +#define IFX_RCU_RST_REQ_SRST                    (1 << 30)
9180 +#define IFX_RCU_RST_REQ_GPHY1                   (1 << 29)
9181 +#define IFX_RCU_RST_REQ_MIPS0                   (1 << 1)
9182 +
9183 +/* CPU0, CPU1, CPUSUB, HRST, WDT0, WDT1, DMA, ETHPHY1, ETHPHY0 */
9184 +#define IFX_RCU_RST_REQ_ALL                     (IFX_RCU_RST_REQ_SRST | IFX_RCU_RST_REQ_GPHY0 | IFX_RCU_RST_REQ_GPHY1 | IFX_RCU_RST_REQ_MIPS0)
9185 +
9186 +#define IFX_RCU_RST_REQ_DFE                     (1 << 7)
9187 +#define IFX_RCU_RST_REQ_AFE                     (1 << 11)
9188 +#define IFX_RCU_RST_REQ_ARC_JTAG                (1 << 20)
9189 +
9190 +
9191 +/***********************************************************************/
9192 +/*  Module      :  BCU  register address and bits                      */
9193 +/***********************************************************************/
9194 +
9195 +#define IFX_BCU_BASE_ADDR                       (KSEG1 | 0x1E100000)
9196 +#define IFX_SLAVE_BCU_BASE_ADDR                 (KSEG1 | 0x1E000000)
9197 +
9198 +/***BCU Control Register (0010H)***/
9199 +#define IFX_BCU_CON                             ((volatile u32*)(0x0010 + IFX_BCU_BASE_ADDR))
9200 +#define IFX_SLAVE_BCU_CON                       ((volatile u32*)(0x0010 + IFX_SLAVE_BCU_BASE_ADDR))
9201 +#define IFX_BCU_STARVATION_MASK                 (0xFF << 24)
9202 +#define IFX_BCU_STARVATION_SHIFT                24
9203 +#define IFX_BCU_TOUT_MASK                       0xFFFF
9204 +#define IFX_BCU_CON_SPC(value)                  (((( 1 << 8) - 1) & (value)) << 24)
9205 +#define IFX_BCU_CON_SPE                         (1 << 19)
9206 +#define IFX_BCU_CON_PSE                         (1 << 18)
9207 +#define IFX_BCU_CON_DBG                         (1 << 16)
9208 +#define IFX_BCU_CON_TOUT(value)                 (((( 1 << 16) - 1) & (value)) << 0)
9209 +
9210 +/***BCU Error Control Capture Register (0020H)***/
9211 +#define IFX_BCU_ECON                            ((volatile u32*)(0x0020 + IFX_BCU_BASE_ADDR))
9212 +#define IFX_SLAVE_BCU_ECON                      ((volatile u32*)(0x0020 + IFX_SLAVE_BCU_BASE_ADDR))
9213 +#define IFX_BCU_ECON_TAG(value)                 (((( 1 << 4) - 1) & (value)) << 24)
9214 +#define IFX_BCU_ECON_RDN                        (1 << 23)
9215 +#define IFX_BCU_ECON_WRN                        (1 << 22)
9216 +#define IFX_BCU_ECON_SVM                        (1 << 21)
9217 +#define IFX_BCU_ECON_ACK(value)                 (((( 1 << 2) - 1) & (value)) << 19)
9218 +#define IFX_BCU_ECON_ABT                        (1 << 18)
9219 +#define IFX_BCU_ECON_RDY                        (1 << 17)
9220 +#define IFX_BCU_ECON_TOUT                       (1 << 16)
9221 +#define IFX_BCU_ECON_ERRCNT(value)              (((( 1 << 16) - 1) & (value)) << 0)
9222 +#define IFX_BCU_ECON_OPC(value)                 (((( 1 << 4) - 1) & (value)) << 28)
9223 +
9224 +/***BCU Error Address Capture Register (0024 H)***/
9225 +#define IFX_BCU_EADD                            ((volatile u32*)(0x0024 + IFX_BCU_BASE_ADDR))
9226 +#define IFX_SLAVE_BCU_EADD                      ((volatile u32*)(0x0024 + IFX_SLAVE_BCU_BASE_ADDR))
9227 +
9228 +/***BCU Error Data Capture Register (0028H)***/
9229 +#define IFX_BCU_EDAT                            ((volatile u32*)(0x0028 + IFX_BCU_BASE_ADDR))
9230 +#define IFX_SLAVE_BCU_EDAT                      ((volatile u32*)(0x0028 + IFX_SLAVE_BCU_BASE_ADDR))
9231 +#define IFX_BCU_IRNEN                           ((volatile u32*)(0x00F4 + IFX_BCU_BASE_ADDR))
9232 +#define IFX_SLAVE_BCU_IRNEN                     ((volatile u32*)(0x00F4 + IFX_SLAVE_BCU_BASE_ADDR))
9233 +#define IFX_BCU_IRNICR                          ((volatile u32*)(0x00F8 + IFX_BCU_BASE_ADDR))
9234 +#define IFX_SLAVE_BCU_IRNICR                    ((volatile u32*)(0x00F8 + IFX_SLAVE_BCU_BASE_ADDR))
9235 +#define IFX_BCU_IRNCR                           ((volatile u32*)(0x00FC + IFX_BCU_BASE_ADDR))
9236 +#define IFX_SLAVE_BCU_IRNCR                     ((volatile u32*)(0x00FC + IFX_SLAVE_BCU_BASE_ADDR))
9237 +
9238 +
9239 +/***********************************************************************/
9240 +/*  Module      :  HSNAND register address and bits                    */
9241 +/***********************************************************************/
9242 +#define IFX_HSNAND_BASE                                (KSEG1 | 0x1E100400)
9243 +
9244 +/****** HSNAND REGISTERS *******/
9245 +#define IFX_NDAC_CTL1                          ((volatile u32*)(0x0010 + IFX_HSNAND_BASE))
9246 +#define IFX_NDAC_CTL2                          ((volatile u32*)(0x0014 + IFX_HSNAND_BASE))
9247 +#define IFX_BASE_A                             ((volatile u32*)(0x0018 + IFX_HSNAND_BASE))
9248 +#define IFX_RX_CNT                             ((volatile u32*)(0x001C + IFX_HSNAND_BASE))
9249 +#define IFX_DPLUS_CTRL                         ((volatile u32*)(0x0020 + IFX_HSNAND_BASE))
9250 +#define IFX_HSNAND_INTR_MASK_CTRL              ((volatile u32*)(0x0024 + IFX_HSNAND_BASE))
9251 +#define IFX_HSNAND_INTR_STAT                   ((volatile u32*)(0x0028 + IFX_HSNAND_BASE))
9252 +#define IFX_HSMD_CTRL                          ((volatile u32*)(0x0030 + IFX_HSNAND_BASE))
9253 +#define IFX_CS_BASE_A                          ((volatile u32*)(0x0034 + IFX_HSNAND_BASE))
9254 +#define IFX_NAND_INFO                          ((volatile u32*)(0X0038 + IFX_HSNAND_BASE))
9255 +
9256 +#define IFX_HSNAND_CE_SEL                      (0xF<<3)
9257 +#define IFX_HSNAND_CE_SEL_S                    3
9258 +#define IFX_HSNAND_CE_SEL_NONE                 0
9259 +#define IFX_HSNAND_CE_SEL_CS0                  1
9260 +#define IFX_HSNAND_CE_SEL_CS1                  2
9261 +#define IFX_HSNAND_CE_SEL_CS2                  4
9262 +#define IFX_HSNAND_CE_SEL_CS3                          8
9263 +
9264 +#define IFX_HSNAND_FSM                         (1<<2)
9265 +#define IFX_HSNAND_FSM_S                       2
9266 +enum {
9267 +    IFX_HSNAND_FSM_DISABLED = 0,
9268 +    IFX_HSNAND_FSM_ENABLED,
9269 +};
9270 +
9271 +#define IFX_HSNAND_ENR                         (3<<0)
9272 +#define IFX_HSNAND_ENR_S                       0
9273 +enum {
9274 +    IFX_HSNAND_ENR_XIP = 0,
9275 +    IFX_HSNAND_ENR_HSDMA,
9276 +    IFX_HSNAND_ENR_IO,
9277 +    IFX_HSNAND_ENR_NONE
9278 +};
9279 +
9280 +#define IFX_HSNAND_XFER_SEL                    (7<<0)
9281 +#define IFX_HSNAND_XFER_SEL_S                  7
9282 +enum {
9283 +    IFX_HSNAND_NO_XFER = 0,
9284 +    IFX_HSNAND_START_XFER
9285 +};
9286 +
9287 +/***********************************************************************/
9288 +/*  Module      :  GPIO register address and bits                      */
9289 +/***********************************************************************/
9290 +
9291 +#define IFX_GPIO                                (KSEG1 | 0x1E100B00)
9292 +
9293 +/***Port 0 Data Output Register (0010H)***/
9294 +#define IFX_GPIO_P0_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0010))
9295 +/***Port 1 Data Output Register (0040H)***/
9296 +#define IFX_GPIO_P1_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0040))
9297 +/***Port 2 Data Output Register (0070H)***/
9298 +#define IFX_GPIO_P2_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0070))
9299 +/***Port 3 Data Output Register (00A0H)***/
9300 +#define IFX_GPIO_P3_OUT                         ((volatile u32 *)(IFX_GPIO + 0x00A0))
9301 +/***Port 0 Data Input Register (0014H)***/
9302 +#define IFX_GPIO_P0_IN                          ((volatile u32 *)(IFX_GPIO + 0x0014))
9303 +/***Port 1 Data Input Register (0044H)***/
9304 +#define IFX_GPIO_P1_IN                          ((volatile u32 *)(IFX_GPIO + 0x0044))
9305 +/***Port 2 Data Input Register (0074H)***/
9306 +#define IFX_GPIO_P2_IN                          ((volatile u32 *)(IFX_GPIO + 0x0074))
9307 +/***Port 3 Data Input Register (00A4H)***/
9308 +#define IFX_GPIO_P3_IN                          ((volatile u32 *)(IFX_GPIO + 0x00A4))
9309 +/***Port 0 Direction Register (0018H)***/
9310 +#define IFX_GPIO_P0_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0018))
9311 +/***Port 1 Direction Register (0048H)***/
9312 +#define IFX_GPIO_P1_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0048))
9313 +/***Port 2 Direction Register (0078H)***/
9314 +#define IFX_GPIO_P2_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0078))
9315 +/***Port 3 Direction Register (0048H)***/
9316 +#define IFX_GPIO_P3_DIR                         ((volatile u32 *)(IFX_GPIO + 0x00A8))
9317 +/***Port 0 Alternate Function Select Register 0 (001C H) ***/
9318 +#define IFX_GPIO_P0_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x001C))
9319 +/***Port 1 Alternate Function Select Register 0 (004C H) ***/
9320 +#define IFX_GPIO_P1_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x004C))
9321 +/***Port 2 Alternate Function Select Register 0 (007C H) ***/
9322 +#define IFX_GPIO_P2_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x007C))
9323 +/***Port 3 Alternate Function Select Register 0 (00AC H) ***/
9324 +#define IFX_GPIO_P3_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x00AC))
9325 +/***Port 0 Alternate Function Select Register 1 (0020 H) ***/
9326 +#define IFX_GPIO_P0_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0020))
9327 +/***Port 1 Alternate Function Select Register 0 (0050 H) ***/
9328 +#define IFX_GPIO_P1_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0050))
9329 +/***Port 2 Alternate Function Select Register 0 (0080 H) ***/
9330 +#define IFX_GPIO_P2_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0080))
9331 +/***Port 3 Alternate Function Select Register 0 (0064 H) ***/
9332 +#define IFX_GPIO_P3_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0064))
9333 +/***Port 0 Open Drain Control Register (0024H)***/
9334 +#define IFX_GPIO_P0_OD                          ((volatile u32 *)(IFX_GPIO + 0x0024))
9335 +/***Port 1 Open Drain Control Register (0054H)***/
9336 +#define IFX_GPIO_P1_OD                          ((volatile u32 *)(IFX_GPIO + 0x0054))
9337 +/***Port 2 Open Drain Control Register (0084H)***/
9338 +#define IFX_GPIO_P2_OD                          ((volatile u32 *)(IFX_GPIO + 0x0084))
9339 +/***Port 3 Open Drain Control Register (0034H)***/
9340 +#define IFX_GPIO_P3_OD                          ((volatile u32 *)(IFX_GPIO + 0x0034))
9341 +/***Port 0 Input Schmitt-Trigger Off Register (0028 H) ***/
9342 +#define IFX_GPIO_P0_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0028))
9343 +/***Port 1 Input Schmitt-Trigger Off Register (0058 H) ***/
9344 +#define IFX_GPIO_P1_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0058))
9345 +/***Port 2 Input Schmitt-Trigger Off Register (0088 H) ***/
9346 +#define IFX_GPIO_P2_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0088))
9347 +/***Port 3 Input Schmitt-Trigger Off Register (0094 H) ***/
9348 +
9349 +/***Port 0 Pull Up/Pull Down Select Register (002C H)***/
9350 +#define IFX_GPIO_P0_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x002C))
9351 +/***Port 1 Pull Up/Pull Down Select Register     (005C H)***/
9352 +#define IFX_GPIO_P1_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x005C))
9353 +/***Port 2 Pull Up/Pull Down Select Register     (008C H)***/
9354 +#define IFX_GPIO_P2_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x008C))
9355 +/***Port 3 Pull Up/Pull Down Select Register     (0038 H)***/
9356 +#define IFX_GPIO_P3_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x0038))
9357 +/***Port 0 Pull Up Device Enable Register (0030 H)***/
9358 +#define IFX_GPIO_P0_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0030))
9359 +/***Port 1 Pull Up Device Enable Register (0060 H)***/
9360 +#define IFX_GPIO_P1_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0060))
9361 +/***Port 2 Pull Up Device Enable Register (0090 H)***/
9362 +#define IFX_GPIO_P2_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0090))
9363 +/***Port 3 Pull Up Device Enable Register (003c H)***/
9364 +#define IFX_GPIO_P3_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x003C))
9365 +
9366 +
9367 +
9368 +/***********************************************************************/
9369 +/*  Module      :  CGU register address and bits                       */
9370 +/***********************************************************************/
9371 +
9372 +#define IFX_CGU                                 (KSEG1 | 0x1F103000)
9373 +
9374 +/***CGU Clock PLL0 ***/
9375 +#define IFX_CGU_PLL0_CFG                        ((volatile u32*)(IFX_CGU + 0x0004))
9376 +/***CGU Clock PLL1 ***/
9377 +#define IFX_CGU_PLL1_CFG                        ((volatile u32*)(IFX_CGU + 0x0008))
9378 +/***CGU Clock PLL2 ***/
9379 +#define IFX_CGU_PLL2_CFG                        ((volatile u32*)(IFX_CGU + 0x0060))
9380 +/***CGU Clock SYS Mux Register***/
9381 +#define IFX_CGU_SYS                             ((volatile u32*)(IFX_CGU + 0x000C))
9382 +/***CGU CGU Clock Frequency Select Register***/
9383 +#define IFX_CGU_CLKFSR                          ((volatile u32*)(IFX_CGU + 0x0010))
9384 +/**Update CGU Register***/
9385 +#define IFX_CGU_UPDATE                          ((volatile u32*)(IFX_CGU + 0x0020))
9386 +/***CGU Interface Clock Control Register***/
9387 +#define IFX_CGU_IF_CLK                          ((volatile u32*)(IFX_CGU + 0x0024))
9388 +
9389 +/***********************************************************************/
9390 +/*  Module      :  MCD register address and bits                       */
9391 +/***********************************************************************/
9392 +
9393 +#define IFX_MCD                                 (KSEG1 | 0x1F106000)
9394 +
9395 +/***Manufacturer Identification Register***/
9396 +#define IFX_MCD_MANID                           ((volatile u32*)(IFX_MCD + 0x0024))
9397 +#define IFX_MCD_MANID_MANUF(value)              (((( 1 << 11) - 1) & (value)) << 5)
9398 +
9399 +/***Chip Identification Register***/
9400 +#define IFX_MCD_CHIPID                          ((volatile u32*)(IFX_MCD + 0x0028))
9401 +#define IFX_MCD_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
9402 +#define IFX_MCD_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
9403 +#define IFX_MCD_CHIPID_PART_NUMBER_GET(value)   (((value) >> 12) & ((1 << 16) - 1))
9404 +#define IFX_MCD_CHIPID_PART_NUMBER_SET(value)   (((( 1 << 16) - 1) & (value)) << 12)
9405 +#define IFX_MCD_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 11) - 1))
9406 +#define IFX_MCD_CHIPID_MANID_SET(value)         (((( 1 << 11) - 1) & (value)) << 1)
9407 +
9408 +#define IFX_CHIPID_STANDARD                     0x00EB
9409 +#define IFX_CHIPID_YANGTSE                      0x00ED
9410 +
9411 +/***Redesign Tracing Identification Register***/
9412 +#define IFX_MCD_RTID                            ((volatile u32*)(IFX_MCD + 0x002C))
9413 +#define IFX_MCD_RTID_LC                         (1 << 15)
9414 +#define IFX_MCD_RTID_RIX(value)                 (((( 1 << 3) - 1) & (value)) << 0)
9415 +
9416 +
9417 +
9418 +/***********************************************************************/
9419 +/*  Module      :  EBU register address and bits                       */
9420 +/***********************************************************************/
9421 +
9422 +#define IFX_EBU                                 (KSEG1 | 0x1E105300)
9423 +
9424 +/***EBU Clock Control Register***/
9425 +#define IFX_EBU_CLC                             ((volatile u32*)(IFX_EBU + 0x0000))
9426 +#define IFX_EBU_CLC_DISS                        (1 << 1)
9427 +#define IFX_EBU_CLC_DISR                        (1 << 0)
9428 +
9429 +#define IFX_EBU_ID                              ((volatile u32*)(IFX_EBU + 0x0008))
9430 +
9431 +/***EBU Global Control Register***/
9432 +#define IFX_EBU_CON                             ((volatile u32*)(IFX_EBU + 0x0010))
9433 +#define IFX_EBU_CON_DTACS(value)                (((( 1 << 3) - 1) & (value)) << 20)
9434 +#define IFX_EBU_CON_DTARW(value)                (((( 1 << 3) - 1) & (value)) << 16)
9435 +#define IFX_EBU_CON_TOUTC(value)                (((( 1 << 8) - 1) & (value)) << 8)
9436 +#define IFX_EBU_CON_ARBMODE(value)              (((( 1 << 2) - 1) & (value)) << 6)
9437 +#define IFX_EBU_CON_ARBSYNC                     (1 << 5)
9438 +
9439 +/***EBU Address Select Register 0***/
9440 +#define IFX_EBU_ADDSEL0                         ((volatile u32*)(IFX_EBU + 0x0020))
9441 +#define IFX_EBU_ADDSEL0_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
9442 +#define IFX_EBU_ADDSEL0_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
9443 +#define IFX_EBU_ADDSEL0_MIRRORE                 (1 << 1)
9444 +#define IFX_EBU_ADDSEL0_REGEN                   (1 << 0)
9445 +
9446 +/***EBU Address Select Register 1***/
9447 +#define IFX_EBU_ADDSEL1                         ((volatile u32*)(IFX_EBU + 0x0024))
9448 +#define IFX_EBU_ADDSEL1_BASE(value)            (((( 1 << 20) - 1) & (value)) << 12)
9449 +#define IFX_EBU_ADDSEL1_MASK(value)            (((( 1 << 4) - 1) & (value)) << 4)
9450 +#define IFX_EBU_ADDSEL1_MIRRORE                 (1 << 1)
9451 +#define IFX_EBU_ADDSEL1_REGEN                   (1 << 0)
9452 +
9453 +/***EBU Address Select Register 2***/
9454 +#define IFX_EBU_ADDSEL2                         ((volatile u32*)(IFX_EBU + 0x0028))
9455 +#define IFX_EBU_ADDSEL2_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
9456 +#define IFX_EBU_ADDSEL2_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
9457 +#define IFX_EBU_ADDSEL2_MIRRORE                 (1 << 1)
9458 +#define IFX_EBU_ADDSEL2_REGEN                   (1 << 0)
9459 +
9460 +/***EBU Address Select Register 3***/
9461 +#define IFX_EBU_ADDSEL3                         ((volatile u32*)(IFX_EBU + 0x002C))
9462 +#define IFX_EBU_ADDSEL3_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
9463 +#define IFX_EBU_ADDSEL3_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
9464 +#define IFX_EBU_ADDSEL3_MIRRORE                 (1 << 1)
9465 +#define IFX_EBU_ADDSEL3_REGEN                   (1 << 0)
9466 +
9467 +/***EBU Bus Configuration Register 0***/
9468 +#define IFX_EBU_BUSCON0                         ((volatile u32*)(IFX_EBU+ 0x0060))
9469 +
9470 +#define IFX_EBU_BUSCON0_CMULT                   0x00000003
9471 +#define IFX_EBU_BUSCON0_CMULT_S                 0
9472 +enum {
9473 +    IFX_EBU_BUSCON0_CMULT1 = 0,
9474 +    IFX_EBU_BUSCON0_CMULT4,
9475 +    IFX_EBU_BUSCON0_CMULT8,
9476 +    IFX_EBU_BUSCON0_CMULT16,  /* Default after reset */
9477 +};
9478 +
9479 +#define IFX_EBU_BUSCON0_RECOVC                  0x00000000c
9480 +#define IFX_EBU_BUSCON0_RECOVC_S                2
9481 +enum {
9482 +    IFX_EBU_BUSCON0_RECOVC0 = 0,
9483 +    IFX_EBU_BUSCON0_RECOVC1,
9484 +    IFX_EBU_BUSCON0_RECOVC2,
9485 +    IFX_EBU_BUSCON0_RECOVC3,  /* Default */
9486 +};
9487 +#define IFX_EBU_BUSCON0_HOLDC                   0x00000030
9488 +#define IFX_EBU_BUSCON0_HOLDC_S                 4
9489 +enum {
9490 +    IFX_EBU_BUSCON0_HOLDC0 = 0,
9491 +    IFX_EBU_BUSCON0_HOLDC1,
9492 +    IFX_EBU_BUSCON0_HOLDC2,
9493 +    IFX_EBU_BUSCON0_HOLDC3,  /* Default */
9494 +};
9495 +#define IFX_EBU_BUSCON0_WAITRDC                 0x000000c0
9496 +#define IFX_EBU_BUSCON0_WAITRDC_S               6
9497 +enum {
9498 +    IFX_EBU_BUSCON0_WAITRDC0 = 0,
9499 +    IFX_EBU_BUSCON0_WAITRDC1,
9500 +    IFX_EBU_BUSCON0_WAITRDC2,
9501 +    IFX_EBU_BUSCON0_WAITRDC3,  /* Default */
9502 +};
9503 +#define IFX_EBU_BUSCON0_WAITWRC                 0x00000700
9504 +#define IFX_EBU_BUSCON0_WAITWRC_S               8
9505 +enum {
9506 +    IFX_EBU_BUSCON0_WAITWRC0 = 0,
9507 +    IFX_EBU_BUSCON0_WAITWRC1,
9508 +    IFX_EBU_BUSCON0_WAITWRC2,
9509 +    IFX_EBU_BUSCON0_WAITWRC3,
9510 +    IFX_EBU_BUSCON0_WAITWRC4,
9511 +    IFX_EBU_BUSCON0_WAITWRC5,
9512 +    IFX_EBU_BUSCON0_WAITWRC6,
9513 +    IFX_EBU_BUSCON0_WAITWRC7, /* Default */
9514 +};
9515 +
9516 +#define IFX_EBU_BUSCON0_BCGEN                   0x00003000
9517 +#define IFX_EBU_BUSCON0_BCGEN_S                 12
9518 +enum {
9519 +    IFX_EBU_BUSCON0_BCGEN_CS = 0,
9520 +    IFX_EBU_BUSCON0_BCGEN_INTEL, /* Default */
9521 +    IFX_EBU_BUSCON0_BCGEN_MOTOROLA,
9522 +    IFX_EBU_BUSCON0_BCGEN_RES,
9523 +};
9524 +
9525 +#define IFX_EBU_BUSCON0_ALEC                    0x0000c000
9526 +#define IFX_EBU_BUSCON0_ALEC_S                  14
9527 +enum {
9528 +    IFX_EBU_BUSCON0_ALEC0 = 0,
9529 +    IFX_EBU_BUSCON0_ALEC1,
9530 +    IFX_EBU_BUSCON0_ALEC2,
9531 +    IFX_EBU_BUSCON0_ALEC3,   /* Default */
9532 +};
9533 +
9534 +#define IFX_EBU_BUSCON0_XDM                     0x00030000
9535 +#define IFX_EBU_BUSCON0_XDM_S                   16
9536 +enum {
9537 +    IFX_EBU_BUSCON0_XDM8 = 0,
9538 +    IFX_EBU_BUSCON0_XDM16,  /* Default */
9539 +};
9540 +
9541 +#define IFX_EBU_BUSCON0_VN_EN                   0x00040000
9542 +
9543 +#define IFX_EBU_BUSCON0_WAITINV_HI              0x00080000 /* low by default */
9544 +
9545 +#define IFX_EBU_BUSCON0_WAIT                    0x00300000
9546 +#define IFX_EBU_BUSCON0_WAIT_S                  20
9547 +enum {
9548 +    IFX_EBU_BUSCON0_WAIT_DISABLE = 0,
9549 +    IFX_EBU_BUSCON0_WAIT_ASYNC,
9550 +    IFX_EBU_BUSCON0_WAIT_SYNC,
9551 +};
9552 +#define IFX_EBU_BUSCON0_SETUP_EN                0x00400000 /* Disable by default */
9553 +
9554 +#define IFX_EBU_BUSCON0_AGEN                    0x07000000
9555 +#define IFX_EBU_BUSCON0_AGEN_S                  24
9556 +enum {
9557 +    IFX_EBU_BUSCON0_AGEN_DEMUX = 0, /* Default */
9558 +    IFX_EBU_BUSCON0_AGEN_RES,
9559 +    IFX_EBU_BUSCON0_AGEN_MUX,
9560 +};
9561 +
9562 +#define IFX_EBU_BUSCON0_PG_EN                   0x20000000
9563 +#define IFX_EBU_BUSCON0_ADSWP                   0x40000000 /* Disable by default */
9564 +#define IFX_EBU_BUSCON0_WRDIS                   0x80000000 /* Disable by default */
9565 +
9566 +/***EBU Bus Configuration Register 1***/
9567 +#define IFX_EBU_BUSCON1                         ((volatile u32*)(IFX_EBU + 0x0064))
9568 +#define IFX_EBU_BUSCON1_CMULT                   0x00000003
9569 +#define IFX_EBU_BUSCON1_CMULT_S                 0
9570 +enum {
9571 +    IFX_EBU_BUSCON1_CMULT1 = 0,
9572 +       IFX_EBU_BUSCON1_CMULT4,
9573 +       IFX_EBU_BUSCON1_CMULT8,
9574 +       IFX_EBU_BUSCON1_CMULT16,  /* Default after reset */
9575 +        };
9576 +
9577 +#define IFX_EBU_BUSCON1_RECOVC                  0x00000000c
9578 +#define IFX_EBU_BUSCON1_RECOVC_S                2
9579 +enum {
9580 +    IFX_EBU_BUSCON1_RECOVC0 = 0,
9581 +    IFX_EBU_BUSCON1_RECOVC1,
9582 +    IFX_EBU_BUSCON1_RECOVC2,
9583 +    IFX_EBU_BUSCON1_RECOVC3,  /* Default */
9584 +     };
9585 +#define IFX_EBU_BUSCON1_HOLDC                   0x00000030
9586 +#define IFX_EBU_BUSCON1_HOLDC_S                 4
9587 +enum {
9588 +    IFX_EBU_BUSCON1_HOLDC0 = 0,
9589 +    IFX_EBU_BUSCON1_HOLDC1,
9590 +    IFX_EBU_BUSCON1_HOLDC2,
9591 +    IFX_EBU_BUSCON1_HOLDC3,  /* Default */
9592 +       };
9593 +#define IFX_EBU_BUSCON1_WAITRDC                 0x000000c0
9594 +#define IFX_EBU_BUSCON1_WAITRDC_S               6
9595 +enum {
9596 +    IFX_EBU_BUSCON1_WAITRDC0 = 0,
9597 +    IFX_EBU_BUSCON1_WAITRDC1,
9598 +    IFX_EBU_BUSCON1_WAITRDC2,
9599 +    IFX_EBU_BUSCON1_WAITRDC3,  /* Default */
9600 +       };
9601 +#define IFX_EBU_BUSCON1_WAITWRC                 0x00000700
9602 +#define IFX_EBU_BUSCON1_WAITWRC_S               8
9603 +enum {
9604 +    IFX_EBU_BUSCON1_WAITWRC0 = 0,
9605 +    IFX_EBU_BUSCON1_WAITWRC1,
9606 +    IFX_EBU_BUSCON1_WAITWRC2,
9607 +    IFX_EBU_BUSCON1_WAITWRC3,
9608 +    IFX_EBU_BUSCON1_WAITWRC4,
9609 +    IFX_EBU_BUSCON1_WAITWRC5,
9610 +    IFX_EBU_BUSCON1_WAITWRC6,
9611 +    IFX_EBU_BUSCON1_WAITWRC7, /* Default */
9612 +       };
9613 +#define IFX_EBU_BUSCON1_BCGEN                   0x00003000
9614 +#define IFX_EBU_BUSCON1_BCGEN_S                 12
9615 +enum {
9616 +    IFX_EBU_BUSCON1_BCGEN_CS = 0,
9617 +    IFX_EBU_BUSCON1_BCGEN_INTEL, /* Default */
9618 +    IFX_EBU_BUSCON1_BCGEN_MOTOROLA,
9619 +    IFX_EBU_BUSCON1_BCGEN_RES,
9620 +     };
9621 +#define IFX_EBU_BUSCON1_ALEC                    0x0000c000
9622 +#define IFX_EBU_BUSCON1_ALEC_S                  14
9623 +enum {
9624 +    IFX_EBU_BUSCON1_ALEC0 = 0,
9625 +    IFX_EBU_BUSCON1_ALEC1,
9626 +    IFX_EBU_BUSCON1_ALEC2,
9627 +    IFX_EBU_BUSCON1_ALEC3,   /* Default */
9628 +     };
9629 +
9630 +#define IFX_EBU_BUSCON1_SETUP                   (1 << 22)
9631 +
9632 +#define IFX_EBU_BUSCON1_WRDIS                   (1 << 31)
9633 +//#define IFX_EBU_BUSCON1_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
9634 +//#define IFX_EBU_BUSCON1_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
9635 +//#define IFX_EBU_BUSCON1_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
9636 +//#define IFX_EBU_BUSCON1_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
9637 +//#define IFX_EBU_BUSCON1_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
9638 +//#define IFX_EBU_BUSCON1_WAITINV                 (1 << 19)
9639 +//#define IFX_EBU_BUSCON1_SETUP                   (1 << 18)
9640 +//#define IFX_EBU_BUSCON1_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
9641 +//#define IFX_EBU_BUSCON1_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
9642 +//#define IFX_EBU_BUSCON1_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
9643 +//#define IFX_EBU_BUSCON1_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
9644 +//#define IFX_EBU_BUSCON1_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
9645 +//#define IFX_EBU_BUSCON1_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
9646 +
9647 +/***EBU Bus Configuration Register 2***/
9648 +#define IFX_EBU_BUSCON2                         ((volatile u32*)(IFX_EBU + 0x0068))
9649 +#define IFX_EBU_BUSCON2_WRDIS                   (1 << 31)
9650 +#define IFX_EBU_BUSCON2_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
9651 +#define IFX_EBU_BUSCON2_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
9652 +#define IFX_EBU_BUSCON2_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
9653 +#define IFX_EBU_BUSCON2_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
9654 +#define IFX_EBU_BUSCON2_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
9655 +#define IFX_EBU_BUSCON2_WAITINV                 (1 << 19)
9656 +#define IFX_EBU_BUSCON2_SETUP                   (1 << 18)
9657 +#define IFX_EBU_BUSCON2_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
9658 +#define IFX_EBU_BUSCON2_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
9659 +#define IFX_EBU_BUSCON2_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
9660 +#define IFX_EBU_BUSCON2_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
9661 +#define IFX_EBU_BUSCON2_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
9662 +#define IFX_EBU_BUSCON2_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
9663 +
9664 +/***EBU Bus Configuration Register 2***/
9665 +#define IFX_EBU_BUSCON3                         ((volatile u32*)(IFX_EBU + 0x006C))
9666 +#define IFX_EBU_BUSCON3_WRDIS                   (1 << 31)
9667 +#define IFX_EBU_BUSCON3_ADSWP(value)            (1 << 30)
9668 +#define IFX_EBU_BUSCON3_PG_EN(value)            (1 << 29)
9669 +#define IFX_EBU_BUSCON3_AGEN(value)             (((( 1 << 3) - 1) & (value)) << 24)
9670 +#define IFX_EBU_BUSCON3_SETUP                   (1 << 22)
9671 +#define IFX_EBU_BUSCON3_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
9672 +#define IFX_EBU_BUSCON3_WAITINV                 (1 << 19)
9673 +#define IFX_EBU_BUSCON3_VN_EN                   (1 << 18)
9674 +#define IFX_EBU_BUSCON3_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
9675 +#define IFX_EBU_BUSCON3_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 14)
9676 +#define IFX_EBU_BUSCON3_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 12)
9677 +#define IFX_EBU_BUSCON3_WAITWDC(value)          (((( 1 << 4) - 1) & (value)) << 8)
9678 +#define IFX_EBU_BUSCON3_WAITRRC(value)          (((( 1 << 2) - 1) & (value)) << 6)
9679 +#define IFX_EBU_BUSCON3_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
9680 +#define IFX_EBU_BUSCON3_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
9681 +#define IFX_EBU_BUSCON3_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
9682 +
9683 +#define IFX_EBU_PCC_ISTAT                       IFX_EBU_ECC_ISTAT
9684 +#define IFX_EBU_ECC_ISTAT                       ((volatile u32*)(IFX_EBU+ 0x00A0))
9685 +#define IFX_EBU_ECC_IEN                         ((volatile u32*)(IFX_EBU+ 0x00A4))
9686 +#define IFX_EBU_ECC_IEN_PCI_EN                  0x00000010
9687 +
9688 +#define IFX_EBU_ECC_INT_OUT                     ((volatile u32*)(IFX_EBU+ 0x00A8))
9689 +
9690 +#define IFX_EBU_NAND_CON                        (volatile u32*)(IFX_EBU + 0xB0)
9691 +#define IFX_EBU_NAND_WAIT                       (volatile u32*)(IFX_EBU + 0xB4)
9692 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
9693 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
9694 +#define IFX_EBU_NAND_ECC_CR                                (volatile u32*)(IFX_EBU + 0xC0)
9695 +#define IFX_EBU_SYN_CON1                                   (volatile u32*)(IFX_EBU + 0xC4)
9696 +
9697 +#define IFX_EBU_NAND_CON_NANDM                  (1<<0)
9698 +#define IFX_EBU_NAND_CON_NANDM_S                 0
9699 +enum {
9700 +    IFX_EBU_NAND_CON_NANDM_DISABLE = 0,/* Default after reset */
9701 +       IFX_EBU_NAND_CON_NANDM_ENABLE,
9702 +        };
9703 +
9704 +#define IFX_EBU_NAND_CON_CSMUX_E                 (1<<1)
9705 +#define IFX_EBU_NAND_CON_CSMUX_E_S                 1
9706 +enum {
9707 +    IFX_EBU_NAND_CON_CSMUX_E_DISABLE = 0,/* Default after reset */
9708 +    IFX_EBU_NAND_CON_CSMUX_E_ENABLE,
9709 +     };
9710 +
9711 +#define IFX_EBU_NAND_CON_ALE_P                 (1<<2)
9712 +#define IFX_EBU_NAND_CON_ALE_P_S               2
9713 +enum {
9714 +    IFX_EBU_NAND_CON_ALE_P_HIGH = 0,
9715 +    IFX_EBU_NAND_CON_ALE_P_LOW,
9716 +};
9717 +
9718 +#define IFX_EBU_NAND_CON_CLE_P                         (1<<3)
9719 +#define IFX_EBU_NAND_CON_CLE_P_S               3
9720 +enum {
9721 +    IFX_EBU_NAND_CON_CLE_P_HIGH = 0,
9722 +    IFX_EBU_NAND_CON_CLE_P_LOW,
9723 +};
9724 +
9725 +#define IFX_EBU_NAND_CON_CS_P                   (1<<4)
9726 +#define IFX_EBU_NAND_CON_CS_P_S                 4
9727 +enum {
9728 +    IFX_EBU_NAND_CON_CS_P_HIGH = 0,
9729 +    IFX_EBU_NAND_CON_CS_P_LOW,     /* Default after reset */
9730 +     };
9731 +
9732 +#define IFX_EBU_NAND_CON_SE_P                   (1<<5)
9733 +#define IFX_EBU_NAND_CON_SE_P_S                 5
9734 +enum {
9735 +    IFX_EBU_NAND_CON_SE_P_HIGH = 0,
9736 +    IFX_EBU_NAND_CON_SE_P_LOW,     /* Default after reset */
9737 +     };
9738 +#define IFX_EBU_NAND_CON_WP_P                   (1<<6)
9739 +#define IFX_EBU_NAND_CON_WP_P_S                 6
9740 +enum {
9741 +    IFX_EBU_NAND_CON_WP_P_HIGH = 0,
9742 +       IFX_EBU_NAND_CON_WP_P_LOW,     /* Default after reset */
9743 +        };
9744 +
9745 +#define IFX_EBU_NAND_CON_PRE_P                   (1<<7)
9746 +#define IFX_EBU_NAND_CON_PRE_P_S                 7
9747 +enum {
9748 +    IFX_EBU_NAND_CON_PRE_P_HIGH = 0,
9749 +    IFX_EBU_NAND_CON_PRE_P_LOW,     /* Default after reset */
9750 +     };
9751 +
9752 +#define IFX_EBU_NAND_CON_IN_CS                   (3<<8)
9753 +#define IFX_EBU_NAND_CON_IN_CS_S                 8
9754 +enum {
9755 +    IFX_EBU_NAND_CON_IN_CS0 = 0,    /* Default after reset */
9756 +    IFX_EBU_NAND_CON_IN_CS1,
9757 +     };
9758 +
9759 +#define IFX_EBU_NAND_CON_OUT_CS                   (3<<10)
9760 +#define IFX_EBU_NAND_CON_OUT_CS_S                 10
9761 +enum {
9762 +    IFX_EBU_NAND_CON_OUT_CS0 = 0,   /* Default after reset */
9763 +    IFX_EBU_NAND_CON_OUT_CS1,
9764 +     };
9765 +
9766 +#define IFX_EBU_NAND_CON_ECC                   (1<<31)
9767 +#define IFX_EBU_NAND_CON_ECC_S                 31
9768 +enum {
9769 +    IFX_EBU_NAND_CON_ECC_OFF = 0,
9770 +    IFX_EBU_NAND_CON_ECC_ON,
9771 +};
9772 +
9773 +#define IFX_EBU_NAND_CON_LAT_EN                        (0x3F << 18)
9774 +#define IFX_EBU_NAND_CON_LAT_EN_S              18
9775 +enum {
9776 +    IFX_EBU_NAND_CON_LAT_EN_DEF = 0x3D,
9777 +};
9778 +
9779 +#define IFX_EBU_NAND_ECC_CRM                   (1<<31)
9780 +#define IFX_EBU_NAND_ECC_CRM_S                 31
9781 +enum {
9782 +    IFX_EBU_NAND_ECC_CRM_DISABLE = 0,
9783 +    IFX_EBU_NAND_ECC_CRM_ENABLE,
9784 +};
9785 +
9786 +#define IFX_EBU_NAND_ECC_PAGE                  (3<<14)
9787 +#define IFX_EBU_NAND_ECC_PAGE_S                        14
9788 +enum {
9789 +    IFX_EBU_NAND_ECC_PAGE_256 = 0,
9790 +    IFX_EBU_NAND_ECC_PAGE_512,
9791 +    IFX_EBU_NAND_ECC_PAGE_RES,
9792 +};
9793 +
9794 +#define IFX_EBU_ECC_IEN_IR                     (1<<5)
9795 +#define IFX_EBU_ECC_IEN_IR_S                   5
9796 +enum {
9797 +   IFX_EBU_ECC_IEN_DISABLE = 0,
9798 +   IFX_EBU_ECC_IEN_ENABLE,
9799 +};
9800 +
9801 +#define IFX_EBU_NAND_ECC_STATE                 (3<<0)
9802 +#define IFX_EBU_NAND_ECC_STATE_S               0
9803 +
9804 +#define IFX_EBU_NAND_ECC_ROW_VAL               (0x1FF<<5)
9805 +#define IFX_EBU_NAND_ECC_ROW_VAL_S             5
9806 +
9807 +#define IFX_EBU_NAND_ECC_BIT_POS               (7<<2)
9808 +#define IFX_EBU_NAND_ECC_BIT_POS_S             2
9809 +
9810 +#define IFX_EBU_NAND_WAIT_RD                    (0x1)
9811 +#define IFX_EBU_NAND_WAIT_BY_E                  (1<<1)
9812 +#define IFX_EBU_NAND_WAIT_RD_E                  (1<<2)
9813 +#define IFX_EBU_NAND_WAIT_WR_C                  (1<<3)
9814 +
9815 +#if 0  //YLH: Not exist anymore
9816 +/***********************************************************************/
9817 +/*  Module      :  SDRAM register address and bits                     */
9818 +/***********************************************************************/
9819 +
9820 +#define IFX_SDRAM                               (KSEG1 | 0x1F800000)
9821 +
9822 +/***MC Access Error Cause Register***/
9823 +#define IFX_SDRAM_MC_ERRCAUSE                   ((volatile u32*)(IFX_SDRAM + 0x0100))
9824 +#define IFX_SDRAM_MC_ERRCAUSE_ERR               (1 << 31)
9825 +#define IFX_SDRAM_MC_ERRCAUSE_PORT(value)       (((( 1 << 4) - 1) & (value)) << 16)
9826 +#define IFX_SDRAM_MC_ERRCAUSE_CAUSE(value)      (((( 1 << 2) - 1) & (value)) << 0)
9827 +#define IFX_SDRAM_MC_ERRCAUSE_Res(value)        (((( 1 << NaN) - 1) & (value)) << NaN)
9828 +
9829 +/***MC Access Error Address Register***/
9830 +#define IFX_SDRAM_MC_ERRADDR                    ((volatile u32*)(IFX_SDRAM + 0x0108))
9831 +
9832 +/***MC I/O General Purpose Register***/
9833 +#define IFX_SDRAM_MC_IOGP                       ((volatile u32*)(IFX_SDRAM + 0x0800))
9834 +#define IFX_SDRAM_MC_IOGP_GPR6(value)           (((( 1 << 4) - 1) & (value)) << 28)
9835 +#define IFX_SDRAM_MC_IOGP_GPR5(value)           (((( 1 << 4) - 1) & (value)) << 24)
9836 +#define IFX_SDRAM_MC_IOGP_GPR4(value)           (((( 1 << 4) - 1) & (value)) << 20)
9837 +#define IFX_SDRAM_MC_IOGP_GPR3(value)           (((( 1 << 4) - 1) & (value)) << 16)
9838 +#define IFX_SDRAM_MC_IOGP_GPR2(value)           (((( 1 << 4) - 1) & (value)) << 12)
9839 +#define IFX_SDRAM_MC_IOGP_CPS                   (1 << 11)
9840 +#define IFX_SDRAM_MC_IOGP_CLKDELAY(value)       (((( 1 << 3) - 1) & (value)) << 8)
9841 +#define IFX_SDRAM_MC_IOGP_CLKRAT(value)         (((( 1 << 4) - 1) & (value)) << 4)
9842 +#define IFX_SDRAM_MC_IOGP_RDDEL(value)          (((( 1 << 4) - 1) & (value)) << 0)
9843 +
9844 +/***MC Self Refresh Register***/
9845 +#define IFX_SDRAM_MC_SELFRFSH                   ((volatile u32*)(IFX_SDRAM + 0x0A00))
9846 +#define IFX_SDRAM_MC_SELFRFSH_PWDS              (1 << 1)
9847 +#define IFX_SDRAM_MC_SELFRFSH_PWD               (1 << 0)
9848 +#define IFX_SDRAM_MC_SELFRFSH_Res(value)        (((( 1 << 30) - 1) & (value)) << 2)
9849 +
9850 +/***MC Enable Register***/
9851 +#define IFX_SDRAM_MC_CTRLENA                    ((volatile u32*)(IFX_SDRAM + 0x1000))
9852 +#define IFX_SDRAM_MC_CTRLENA_ENA                (1 << 0)
9853 +#define IFX_SDRAM_MC_CTRLENA_Res(value)         (((( 1 << 31) - 1) & (value)) << 1)
9854 +
9855 +/***MC Mode Register Setup Code***/
9856 +#define IFX_SDRAM_MC_MRSCODE                    ((volatile u32*)(IFX_SDRAM + 0x1008))
9857 +#define IFX_SDRAM_MC_MRSCODE_UMC(value)         (((( 1 << 5) - 1) & (value)) << 7)
9858 +#define IFX_SDRAM_MC_MRSCODE_CL(value)          (((( 1 << 3) - 1) & (value)) << 4)
9859 +#define IFX_SDRAM_MC_MRSCODE_WT                 (1 << 3)
9860 +#define IFX_SDRAM_MC_MRSCODE_BL(value)          (((( 1 << 3) - 1) & (value)) << 0)
9861 +
9862 +/***MC Configuration Data-word Width Register***/
9863 +#define IFX_SDRAM_MC_CFGDW                      ((volatile u32*)(IFX_SDRAM + 0x1010))
9864 +#define IFX_SDRAM_MC_CFGDW_DW(value)            (((( 1 << 4) - 1) & (value)) << 0)
9865 +#define IFX_SDRAM_MC_CFGDW_Res(value)           (((( 1 << 28) - 1) & (value)) << 4)
9866 +
9867 +/***MC Configuration Physical Bank 0 Register***/
9868 +#define IFX_SDRAM_MC_CFGPB0                     ((volatile u32*)(IFX_SDRAM + 0x1018))
9869 +#define IFX_SDRAM_MC_CFGPB0_MCSEN0(value)       (((( 1 << 4) - 1) & (value)) << 12)
9870 +#define IFX_SDRAM_MC_CFGPB0_BANKN0(value)       (((( 1 << 4) - 1) & (value)) << 8)
9871 +#define IFX_SDRAM_MC_CFGPB0_ROWW0(value)        (((( 1 << 4) - 1) & (value)) << 4)
9872 +#define IFX_SDRAM_MC_CFGPB0_COLW0(value)        (((( 1 << 4) - 1) & (value)) << 0)
9873 +#define IFX_SDRAM_MC_CFGPB0_Res(value)          (((( 1 << 16) - 1) & (value)) << 16)
9874 +
9875 +/***MC Latency Register***/
9876 +#define IFX_SDRAM_MC_LATENCY                    ((volatile u32*)(IFX_SDRAM + 0x1038))
9877 +#define IFX_SDRAM_MC_LATENCY_TRP(value)         (((( 1 << 4) - 1) & (value)) << 16)
9878 +#define IFX_SDRAM_MC_LATENCY_TRAS(value)        (((( 1 << 4) - 1) & (value)) << 12)
9879 +#define IFX_SDRAM_MC_LATENCY_TRCD(value)        (((( 1 << 4) - 1) & (value)) << 8)
9880 +#define IFX_SDRAM_MC_LATENCY_TDPL(value)        (((( 1 << 4) - 1) & (value)) << 4)
9881 +#define IFX_SDRAM_MC_LATENCY_TDAL(value)        (((( 1 << 4) - 1) & (value)) << 0)
9882 +#define IFX_SDRAM_MC_LATENCY_Res(value)         (((( 1 << 12) - 1) & (value)) << 20)
9883 +
9884 +/***MC Refresh Cycle Time Register***/
9885 +#define IFX_SDRAM_MC_TREFRESH                   ((volatile u32*)(IFX_SDRAM + 0x1040))
9886 +#define IFX_SDRAM_MC_TREFRESH_TREF(value)       (((( 1 << 13) - 1) & (value)) << 0)
9887 +#define IFX_SDRAM_MC_TREFRESH_Res(value)        (((( 1 << 19) - 1) & (value)) << 13)
9888 +
9889 +/***MC Status Register***/
9890 +#define IFX_SDRAM_MC_STAT                       ((volatile u32*)(IFX_SDRAM + 0x0070))
9891 +
9892 +/***MC DDR Control Register 00***/
9893 +#define IFX_DDR_MC_DC00                         ((volatile u32*)(IFX_SDRAM + 0x1000))
9894 +/***MC DDR Control Register 03***/
9895 +#define IFX_DDR_MC_DC03                         ((volatile u32*)(IFX_SDRAM + 0x1030))
9896 +/***MC DDR Control Register 17***/
9897 +#define IFX_DDR_MC_DC17                         ((volatile u32*)(IFX_SDRAM + 0x1110))
9898 +#endif
9899 +
9900 +/***********************************************************************/
9901 +/*  Module      :  ASC1 register address and bits                      */
9902 +/***********************************************************************/
9903 +
9904 +#define IFX_ASC1                                (KSEG1 | 0x1E100C00)
9905 +
9906 +/***ASC Clock Control Register***/
9907 +#define IFX_ASC1_CLC                            ((volatile u32*)(IFX_ASC1 + 0x0000))
9908 +#define IFX_ASC1_CLC_RMC(value)                 (((( 1 << 8) - 1) & (value)) << 8)
9909 +#define IFX_ASC1_CLC_DISS                       (1 << 1)
9910 +#define IFX_ASC1_CLC_DISR                       (1 << 0)
9911 +
9912 +/***ASC Port Input Select Register***/
9913 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
9914 +#define IFX_ASC1_ID                             ((volatile u32*)(IFX_ASC1 + 0x0008))
9915 +#define IFX_ASC1_PISEL_RIS                      (1 << 0)
9916 +
9917 +/***ASC Control Register***/
9918 +#define IFX_ASC1_CON                            ((volatile u32*)(IFX_ASC1 + 0x0010))
9919 +#define IFX_ASC1_CON_BEN                        (1 << 20)
9920 +#define IFX_ASC1_CON_TOEN                       (1 << 20)
9921 +#define IFX_ASC1_CON_ROEN                       (1 << 19)
9922 +#define IFX_ASC1_CON_RUEN                       (1 << 18)
9923 +#define IFX_ASC1_CON_FEN                        (1 << 17)
9924 +#define IFX_ASC1_CON_PAL                        (1 << 16)
9925 +#define IFX_ASC1_CON_R                          (1 << 15)
9926 +#define IFX_ASC1_CON_ACO                        (1 << 14)
9927 +#define IFX_ASC1_CON_LB                         (1 << 13)
9928 +#define IFX_ASC1_CON_ERCLK                      (1 << 10)
9929 +#define IFX_ASC1_CON_FDE                        (1 << 9)
9930 +#define IFX_ASC1_CON_BRS                        (1 << 8)
9931 +#define IFX_ASC1_CON_STP                        (1 << 7)
9932 +#define IFX_ASC1_CON_SP                         (1 << 6)
9933 +#define IFX_ASC1_CON_ODD                        (1 << 5)
9934 +#define IFX_ASC1_CON_PEN                        (1 << 4)
9935 +#define IFX_ASC1_CON_M(value)                   (((( 1 << 3) - 1) & (value)) << 0)
9936 +
9937 +/***ASC Staus Register***/
9938 +#define IFX_ASC1_STATE                          ((volatile u32*)(IFX_ASC1 + 0x0014))
9939 +/***ASC Write Hardware Modified Control Register***/
9940 +#define IFX_ASC1_WHBSTATE                       ((volatile u32*)(IFX_ASC1 + 0x0018))
9941 +#define IFX_ASC1_WHBSTATE_SETBE                 (1 << 113)
9942 +#define IFX_ASC1_WHBSTATE_SETTOE                (1 << 12)
9943 +#define IFX_ASC1_WHBSTATE_SETROE                (1 << 11)
9944 +#define IFX_ASC1_WHBSTATE_SETRUE                (1 << 10)
9945 +#define IFX_ASC1_WHBSTATE_SETFE                 (1 << 19)
9946 +#define IFX_ASC1_WHBSTATE_SETPE                 (1 << 18)
9947 +#define IFX_ASC1_WHBSTATE_CLRBE                 (1 << 17)
9948 +#define IFX_ASC1_WHBSTATE_CLRTOE                (1 << 6)
9949 +#define IFX_ASC1_WHBSTATE_CLRROE                (1 << 5)
9950 +#define IFX_ASC1_WHBSTATE_CLRRUE                (1 << 4)
9951 +#define IFX_ASC1_WHBSTATE_CLRFE                 (1 << 3)
9952 +#define IFX_ASC1_WHBSTATE_CLRPE                 (1 << 2)
9953 +#define IFX_ASC1_WHBSTATE_SETREN                (1 << 1)
9954 +#define IFX_ASC1_WHBSTATE_CLRREN                (1 << 0)
9955 +
9956 +/***ASC Baudrate Timer/Reload Register***/
9957 +#define IFX_ASC1_BG                             ((volatile u32*)(IFX_ASC1 + 0x0050))
9958 +#define IFX_ASC1_BG_BR_VALUE(value)             (((( 1 << 13) - 1) & (value)) << 0)
9959 +
9960 +/***ASC Fractional Divider Register***/
9961 +#define IFX_ASC1_FDV                            ((volatile u32*)(IFX_ASC1 + 0x0058))
9962 +#define IFX_ASC1_FDV_FD_VALUE(value)            (((( 1 << 9) - 1) & (value)) << 0)
9963 +
9964 +/***ASC Transmit Buffer Register***/
9965 +#define IFX_ASC1_TBUF                           ((volatile u32*)(IFX_ASC1 + 0x0020))
9966 +#define IFX_ASC1_TBUF_TD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
9967 +
9968 +/***ASC Receive Buffer Register***/
9969 +#define IFX_ASC1_RBUF                           ((volatile u32*)(IFX_ASC1 + 0x0024))
9970 +#define IFX_ASC1_RBUF_RD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
9971 +
9972 +/***ASC Autobaud Control Register***/
9973 +#define IFX_ASC1_ABCON                          ((volatile u32*)(IFX_ASC1 + 0x0030))
9974 +#define IFX_ASC1_ABCON_RXINV                    (1 << 11)
9975 +#define IFX_ASC1_ABCON_TXINV                    (1 << 10)
9976 +#define IFX_ASC1_ABCON_ABEM(value)              (((( 1 << 2) - 1) & (value)) << 8)
9977 +#define IFX_ASC1_ABCON_FCDETEN                  (1 << 4)
9978 +#define IFX_ASC1_ABCON_ABDETEN                  (1 << 3)
9979 +#define IFX_ASC1_ABCON_ABSTEN                   (1 << 2)
9980 +#define IFX_ASC1_ABCON_AUREN                    (1 << 1)
9981 +#define IFX_ASC1_ABCON_ABEN                     (1 << 0)
9982 +
9983 +/***Receive FIFO Control Register***/
9984 +#define IFX_ASC1_RXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0040))
9985 +#define IFX_ASC1_RXFCON_RXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
9986 +#define IFX_ASC1_RXFCON_RXFFLU                  (1 << 1)
9987 +#define IFX_ASC1_RXFCON_RXFEN                   (1 << 0)
9988 +
9989 +/***Transmit FIFO Control Register***/
9990 +#define IFX_ASC1_TXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0044))
9991 +#define IFX_ASC1_TXFCON_TXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
9992 +#define IFX_ASC1_TXFCON_TXFFLU                  (1 << 1)
9993 +#define IFX_ASC1_TXFCON_TXFEN                   (1 << 0)
9994 +
9995 +/***FIFO Status Register***/
9996 +#define IFX_ASC1_FSTAT                          ((volatile u32*)(IFX_ASC1 + 0x0048))
9997 +#define IFX_ASC1_FSTAT_TXFFL(value)             (((( 1 << 6) - 1) & (value)) << 8)
9998 +#define IFX_ASC1_FSTAT_RXFFL(value)             (((( 1 << 6) - 1) & (value)) << 0)
9999 +#define IFX_ASC1_FSTAT_TXFREE_GET(value)        (((value) >> 24) & ((1 << 6) - 1))
10000 +#define IFX_ASC1_FSTAT_TXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 24)
10001 +#define IFX_ASC1_FSTAT_RXFREE_GET(value)        (((value) >> 16) & ((1 << 6) - 1))
10002 +#define IFX_ASC1_FSTAT_RXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 16)
10003 +#define IFX_ASC1_FSTAT_TXFFL_GET(value)         (((value) >> 8) & ((1 << 6) - 1))
10004 +#define IFX_ASC1_FSTAT_TXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 8)
10005 +#define IFX_ASC1_FSTAT_RXFFL_GET(value)         (((value) >> 0) & ((1 << 6) - 1))
10006 +#define IFX_ASC1_FSTAT_RXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 0)
10007 +
10008 +
10009 +/***ASC Autobaud Status Register***/
10010 +#define IFX_ASC1_ABSTAT                         ((volatile u32*)(IFX_ASC1 + 0x0034))
10011 +#define IFX_ASC1_ABSTAT_DETWAIT                 (1 << 4)
10012 +#define IFX_ASC1_ABSTAT_SCCDET                  (1 << 3)
10013 +#define IFX_ASC1_ABSTAT_SCSDET                  (1 << 2)
10014 +#define IFX_ASC1_ABSTAT_FCCDET                  (1 << 1)
10015 +#define IFX_ASC1_ABSTAT_FCSDET                  (1 << 0)
10016 +
10017 +/***ASC Write HW Modified Autobaud Status Register***/
10018 +#define IFX_ASC1_WHBABSTAT                      ((volatile u32*)(IFX_ASC1 + 0x003C))
10019 +#define IFX_ASC1_WHBABSTAT_SETDETWAIT           (1 << 9)
10020 +#define IFX_ASC1_WHBABSTAT_CLRDETWAIT           (1 << 8)
10021 +#define IFX_ASC1_WHBABSTAT_SETSCCDET            (1 << 7)
10022 +#define IFX_ASC1_WHBABSTAT_CLRSCCDET            (1 << 6)
10023 +#define IFX_ASC1_WHBABSTAT_SETSCSDET            (1 << 5)
10024 +#define IFX_ASC1_WHBABSTAT_CLRSCSDET            (1 << 4)
10025 +#define IFX_ASC1_WHBABSTAT_SETFCCDET            (1 << 3)
10026 +#define IFX_ASC1_WHBABSTAT_CLRFCCDET            (1 << 2)
10027 +#define IFX_ASC1_WHBABSTAT_SETFCSDET            (1 << 1)
10028 +#define IFX_ASC1_WHBABSTAT_CLRFCSDET            (1 << 0)
10029 +
10030 +/***ASC IRNCR0 **/
10031 +#define IFX_ASC1_IRNREN                         ((volatile u32*)(IFX_ASC1 + 0x00F4))
10032 +#define IFX_ASC1_IRNICR                         ((volatile u32*)(IFX_ASC1 + 0x00FC))
10033 +/***ASC IRNCR1 **/
10034 +#define IFX_ASC1_IRNCR                          ((volatile u32*)(IFX_ASC1 + 0x00F8))
10035 +#define IFX_ASC_IRNCR_TIR                       0x1
10036 +#define IFX_ASC_IRNCR_RIR                       0x2
10037 +#define IFX_ASC_IRNCR_EIR                       0x4
10038 +
10039 +
10040 +
10041 +/***********************************************************************/
10042 +/*  Module      :  DMA register address and bits                       */
10043 +/***********************************************************************/
10044 +
10045 +#define IFX_DMA                                 (KSEG1 | 0x1E104100)
10046 +
10047 +#define IFX_DMA_BASE                            IFX_DMA
10048 +#define IFX_DMA_CLC                             (volatile u32*)(IFX_DMA_BASE + 0x00)
10049 +#define IFX_DMA_ID                              (volatile u32*)(IFX_DMA_BASE + 0x08)
10050 +#define IFX_DMA_CTRL                            (volatile u32*)(IFX_DMA_BASE + 0x10)
10051 +#define IFX_DMA_CPOLL                           (volatile u32*)(IFX_DMA_BASE + 0x14)
10052 +
10053 +#define IFX_DMA_CS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x18 + 0x38 * (i))
10054 +#define IFX_DMA_CCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x1C + 0x38 * (i))
10055 +#define IFX_DMA_CDBA(i)                         (volatile u32*)(IFX_DMA_BASE + 0x20 + 0x38 * (i))
10056 +#define IFX_DMA_CDLEN(i)                        (volatile u32*)(IFX_DMA_BASE + 0x24 + 0x38 * (i))
10057 +#define IFX_DMA_CIS(i)                          (volatile u32*)(IFX_DMA_BASE + 0x28 + 0x38 * (i))
10058 +#define IFX_DMA_CIE(i)                          (volatile u32*)(IFX_DMA_BASE + 0x2C + 0x38 * (i))
10059 +
10060 +#define IFX_DMA_CGBL                            (volatile u32*)(IFX_DMA_BASE + 0x30)
10061 +#define IFX_DMA_CDPTNRD                         (volatile u32*)(IFX_DMA_BASE + 0x34)
10062 +
10063 +#define IFX_DMA_PS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x40 + 0x30 * (i))
10064 +#define IFX_DMA_PCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x44 + 0x30 * (i))
10065 +
10066 +#define IFX_DMA_IRNEN                           (volatile u32*)(IFX_DMA_BASE + 0xf4)
10067 +#define IFX_DMA_IRNCR                           (volatile u32*)(IFX_DMA_BASE + 0xf8)
10068 +#define IFX_DMA_IRNICR                          (volatile u32*)(IFX_DMA_BASE + 0xfc)
10069 +/* Global Software Reset (0) */
10070 +#define IFX_DMA_CTRL_RST                        (0x1)
10071 +
10072 +/* Channel Polling Register */
10073 +
10074 +/* Enable (31) */
10075 +#define IFX_DMA_CPOLL_EN                        (0x1 << 31)
10076 +#define IFX_DMA_CPOLL_EN_VAL(val)               (((val) & 0x1) << 31)
10077 +
10078 +/* Counter (15:4) */
10079 +#define IFX_DMA_CPOLL_CNT                       (0xfff << 4)
10080 +#define IFX_DMA_CPOLL_CNT_VAL(val)              (((val) & 0xfff) << 4)
10081 +
10082 +/* Channel Control Register */
10083 +
10084 +/* Peripheral to Peripheral Copy (24) */
10085 +#define IFX_DMA_CCTRL_P2PCPY                    (0x1 << 24)
10086 +#define IFX_DMA_CCTRL_P2PCPY_VAL(val)           (((val) & 0x1) << 24)
10087 +#define IFX_DMA_CCTRL_P2PCPY_GET(val)           ((((val) & IFX_DMA_CCTRL_P2PCPY) >> 24) & 0x1)
10088 +
10089 +/* Channel Weight for Transmit Direction (17:16) */
10090 +#define IFX_DMA_CCTRL_TXWGT                     (0x3 << 16)
10091 +#define IFX_DMA_CCTRL_TXWGT_VAL(val)            (((val) & 0x3) << 16)
10092 +#define IFX_DMA_CCTRL_TXWGT_GET(val)            ((((val) & IFX_DMA_CCTRL_TXWGT) >> 16) & 0x3)
10093 +
10094 +/* Port Assignment (13:11) */
10095 +#define IFX_DMA_CCTRL_PRTNR                     (0x7 << 11)
10096 +#define IFX_DMA_CCTRL_PRTNR_GET(val)            ((((val) & IFX_DMA_CCTRL_PRTNR) >> 11) & 0x7)
10097 +
10098 +/* Class (10:9) */
10099 +#define IFX_DMA_CCTRL_CLASS                     (0x3 << 9)
10100 +#define IFX_DMA_CCTRL_CLASS_VAL(val)            (((val) & 0x3) << 9)
10101 +#define IFX_DMA_CCTRL_CLASS_GET(val)            ((((val) & IFX_DMA_CCTRL_CLASS) >> 9) & 0x3)
10102 +
10103 +/* Direction (8) */
10104 +#define IFX_DMA_CCTRL_DIR                       (0x1 << 8)
10105 +/* Reset (1) */
10106 +#define IFX_DMA_CCTRL_RST                       (0x1 << 1)
10107 +/* Channel On or Off (0) */
10108 +#define IFX_DMA_CCTRL_ON                        (0x1)
10109 +
10110 +/* Channel Interrupt Status Register  */
10111 +
10112 +/* SAI Read Error Interrupt (5) */
10113 +#define IFX_DMA_CIS_RDERR                       (0x1 << 5)
10114 +/* Channel Off Interrupt (4) */
10115 +#define IFX_DMA_CIS_CHOFF                       (0x1 << 4)
10116 +/* Descriptor Complete Interrupt (3) */
10117 +#define IFX_DMA_CIS_DESCPT                      (0x1 << 3)
10118 +/* Descriptor Under-Run Interrupt (2) */
10119 +#define IFX_DMA_CIS_DUR                         (0x1 << 2)
10120 +/* End of Packet Interrupt (1) */
10121 +#define IFX_DMA_CIS_EOP                         (0x1 << 1)
10122 +
10123 +#define IFX_DMA_CIS_ALL                         (IFX_DMA_CIS_RDERR | IFX_DMA_CIS_CHOFF| \
10124 +                                                 IFX_DMA_CIS_DESCPT | IFX_DMA_CIS_DUR | \
10125 +                                                 IFX_DMA_CIS_EOP)
10126 +
10127 +/*  Channel Interrupt Enable Register */
10128 +
10129 +/* SAI Read Error Interrupt (5) */
10130 +#define IFX_DMA_CIE_RDERR                       (0x1 << 5)
10131 +/* Channel Off Interrupt (4) */
10132 +#define IFX_DMA_CIE_CHOFF                       (0x1 << 4)
10133 +/* Descriptor Complete Interrupt Enable (3) */
10134 +#define IFX_DMA_CIE_DESCPT                      (0x1 << 3)
10135 +/* Descriptor Under Run Interrupt Enable (2) */
10136 +#define IFX_DMA_CIE_DUR                         (0x1 << 2)
10137 +/* End of Packet Interrupt Enable (1) */
10138 +#define IFX_DMA_CIE_EOP                         (0x1 << 1)
10139 +
10140 +#define IFX_DMA_CIE_DEFAULT                     (IFX_DMA_CIE_DESCPT | IFX_DMA_CIE_EOP)
10141 +
10142 +/* Port Select Register */
10143 +
10144 +/* Port Selection (2:0) */
10145 +#define IFX_DMA_PS_PS                           (0x7)
10146 +#define IFX_DMA_PS_PS_VAL(val)                  (((val) & 0x7) << 0)
10147 +
10148 +/* Port Control Register */
10149 +
10150 +/* General Purpose Control (16) */
10151 +#define IFX_DMA_PCTRL_GPC                       (0x1 << 16)
10152 +#define IFX_DMA_PCTRL_GPC_VAL(val)              (((val) & 0x1) << 16)
10153 +
10154 +/* Port Weight for Transmit Direction (14:12) */
10155 +#define IFX_DMA_PCTRL_TXWGT                     (0x7 << 12)
10156 +#define IFX_DMA_PCTRL_TXWGT_VAL(val)            (((val) & 0x7) << 12)
10157 +/* Endianness for Transmit Direction (11:10) */
10158 +#define IFX_DMA_PCTRL_TXENDI                    (0x3 << 10)
10159 +#define IFX_DMA_PCTRL_TXENDI_VAL(val)           (((val) & 0x3) << 10)
10160 +/* Endianness for Receive Direction (9:8) */
10161 +#define IFX_DMA_PCTRL_RXENDI                    (0x3 << 8)
10162 +#define IFX_DMA_PCTRL_RXENDI_VAL(val)           (((val) & 0x3) << 8)
10163 +/* Packet Drop Enable (6) */
10164 +#define IFX_DMA_PCTRL_PDEN                      (0x1 << 6)
10165 +#define IFX_DMA_PCTRL_PDEN_VAL(val)             (((val) & 0x1) << 6)
10166 +/* Burst Length for Transmit Direction (5:4) */
10167 +#define IFX_DMA_PCTRL_TXBL                      (0x3 << 4)
10168 +#define IFX_DMA_PCTRL_TXBL_VAL(val)             (((val) & 0x3) << 4)
10169 +/* Burst Length for Receive Direction (3:2) */
10170 +#define IFX_DMA_PCTRL_RXBL                      (0x3 << 2)
10171 +#define IFX_DMA_PCTRL_RXBL_VAL(val)             (((val) & 0x3) << 2)
10172 +
10173 +
10174 +
10175 +/***********************************************************************/
10176 +/*  Module      :  Debug register address and bits                     */
10177 +/***********************************************************************/
10178 +
10179 +#define IFX_Debug                               (KSEG1 | 0x1F106000)
10180 +
10181 +/***MCD Break Bus Switch Register***/
10182 +#define IFX_Debug_MCD_BBS                       ((volatile u32*)(IFX_Debug + 0x0000))
10183 +#define IFX_Debug_MCD_BBS_BTP1                  (1 << 19)
10184 +#define IFX_Debug_MCD_BBS_BTP0                  (1 << 18)
10185 +#define IFX_Debug_MCD_BBS_BSP1                  (1 << 17)
10186 +#define IFX_Debug_MCD_BBS_BSP0                  (1 << 16)
10187 +#define IFX_Debug_MCD_BBS_BT5EN                 (1 << 15)
10188 +#define IFX_Debug_MCD_BBS_BT4EN                 (1 << 14)
10189 +#define IFX_Debug_MCD_BBS_BT5                   (1 << 13)
10190 +#define IFX_Debug_MCD_BBS_BT4                   (1 << 12)
10191 +#define IFX_Debug_MCD_BBS_BS5EN                 (1 << 7)
10192 +#define IFX_Debug_MCD_BBS_BS4EN                 (1 << 6)
10193 +#define IFX_Debug_MCD_BBS_BS5                   (1 << 5)
10194 +#define IFX_Debug_MCD_BBS_BS4                   (1 << 4)
10195 +
10196 +/***MCD Multiplexer Control Register***/
10197 +#define IFX_Debug_MCD_MCR                       ((volatile u32*)(IFX_Debug+ 0x0008))
10198 +#define IFX_Debug_MCD_MCR_MUX5                  (1 << 4)
10199 +#define IFX_Debug_MCD_MCR_MUX4                  (1 << 3)
10200 +#define IFX_Debug_MCD_MCR_MUX1                  (1 << 0)
10201 +
10202 +
10203 +
10204 +/***********************************************************************/
10205 +/*  Module      :  ICU register address and bits                       */
10206 +/***********************************************************************/
10207 +
10208 +#define IFX_ICU                                 (KSEG1 | 0x1F880200)
10209 +
10210 +#define IFX_ICU_IM0_ISR                         ((volatile u32*)(IFX_ICU + 0x0000))
10211 +#define IFX_ICU_IM0_IER                         ((volatile u32*)(IFX_ICU + 0x0008))
10212 +#define IFX_ICU_IM0_IOSR                        ((volatile u32*)(IFX_ICU + 0x0010))
10213 +#define IFX_ICU_IM0_IRSR                        ((volatile u32*)(IFX_ICU + 0x0018))
10214 +#define IFX_ICU_IM0_IMR                         ((volatile u32*)(IFX_ICU + 0x0020))
10215 +
10216 +#define IFX_ICU_IM1_ISR                         ((volatile u32*)(IFX_ICU + 0x0028))
10217 +#define IFX_ICU_IM1_IER                         ((volatile u32*)(IFX_ICU + 0x0030))
10218 +#define IFX_ICU_IM1_IOSR                        ((volatile u32*)(IFX_ICU + 0x0038))
10219 +#define IFX_ICU_IM1_IRSR                        ((volatile u32*)(IFX_ICU + 0x0040))
10220 +#define IFX_ICU_IM1_IMR                         ((volatile u32*)(IFX_ICU + 0x0048))
10221 +
10222 +#define IFX_ICU_IM2_ISR                         ((volatile u32*)(IFX_ICU + 0x0050))
10223 +#define IFX_ICU_IM2_IER                         ((volatile u32*)(IFX_ICU + 0x0058))
10224 +#define IFX_ICU_IM2_IOSR                        ((volatile u32*)(IFX_ICU + 0x0060))
10225 +#define IFX_ICU_IM2_IRSR                        ((volatile u32*)(IFX_ICU + 0x0068))
10226 +#define IFX_ICU_IM2_IMR                         ((volatile u32*)(IFX_ICU + 0x0070))
10227 +
10228 +#define IFX_ICU_IM3_ISR                         ((volatile u32*)(IFX_ICU + 0x0078))
10229 +#define IFX_ICU_IM3_IER                         ((volatile u32*)(IFX_ICU + 0x0080))
10230 +#define IFX_ICU_IM3_IOSR                        ((volatile u32*)(IFX_ICU + 0x0088))
10231 +#define IFX_ICU_IM3_IRSR                        ((volatile u32*)(IFX_ICU + 0x0090))
10232 +#define IFX_ICU_IM3_IMR                         ((volatile u32*)(IFX_ICU + 0x0098))
10233 +
10234 +#define IFX_ICU_IM4_ISR                         ((volatile u32*)(IFX_ICU + 0x00A0))
10235 +#define IFX_ICU_IM4_IER                         ((volatile u32*)(IFX_ICU + 0x00A8))
10236 +#define IFX_ICU_IM4_IOSR                        ((volatile u32*)(IFX_ICU + 0x00B0))
10237 +#define IFX_ICU_IM4_IRSR                        ((volatile u32*)(IFX_ICU + 0x00B8))
10238 +#define IFX_ICU_IM4_IMR                         ((volatile u32*)(IFX_ICU + 0x00C0))
10239 +
10240 +/***Interrupt Vector Value Register***/
10241 +#define IFX_ICU_IM_VEC                          ((volatile u32*)(IFX_ICU + 0x00C8))
10242 +
10243 +/***********************************************************************/
10244 +
10245 +#define IFX_ICU_VPE1                            (KSEG1 | 0x1F880300)
10246 +#define IFX_ICU1                                IFX_ICU_VPE1
10247 +
10248 +#define IFX_ICU_VPE1_IM0_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0000))
10249 +#define IFX_ICU_VPE1_IM0_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0008))
10250 +#define IFX_ICU_VPE1_IM0_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0010))
10251 +#define IFX_ICU_VPE1_IM0_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0018))
10252 +#define IFX_ICU_VPE1_IM0_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0020))
10253 +
10254 +#define IFX_ICU_VPE1_IM1_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0028))
10255 +#define IFX_ICU_VPE1_IM1_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0030))
10256 +#define IFX_ICU_VPE1_IM1_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0038))
10257 +#define IFX_ICU_VPE1_IM1_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0040))
10258 +#define IFX_ICU_VPE1_IM1_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0048))
10259 +
10260 +#define IFX_ICU_VPE1_IM2_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0050))
10261 +#define IFX_ICU_VPE1_IM2_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0058))
10262 +#define IFX_ICU_VPE1_IM2_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0060))
10263 +#define IFX_ICU_VPE1_IM2_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0068))
10264 +#define IFX_ICU_VPE1_IM2_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0070))
10265 +
10266 +#define IFX_ICU_VPE1_IM3_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0078))
10267 +#define IFX_ICU_VPE1_IM3_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0080))
10268 +#define IFX_ICU_VPE1_IM3_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0088))
10269 +#define IFX_ICU_VPE1_IM3_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0090))
10270 +#define IFX_ICU_VPE1_IM3_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0098))
10271 +
10272 +#define IFX_ICU_VPE1_IM4_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A0))
10273 +#define IFX_ICU_VPE1_IM4_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A8))
10274 +#define IFX_ICU_VPE1_IM4_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B0))
10275 +#define IFX_ICU_VPE1_IM4_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B8))
10276 +#define IFX_ICU_VPE1_IM4_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00C0))
10277 +
10278 +/***Interrupt Vector Value Register***/
10279 +#define IFX_ICU_VPE1_IM_VEC                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00C8))
10280 +#define IFX_ICU_IM_VEC1                         IFX_ICU_VPE1_IM_VEC
10281 +
10282 +/* MSI PIC */
10283 +#define IFX_MSI_PIC_REG_BASE                    (KSEG1 | 0x1F700000)
10284 +
10285 +#define IFX_MSI_PIC_BIG_ENDIAN                  1
10286 +#define IFX_MSI_PIC_LITTLE_ENDIAN               0
10287 +
10288 +#define IFX_MSI_PCI_INT_DISABLE                 0x80000000
10289 +#define IFX_MSI_PIC_INT_LINE                    0x30000000
10290 +#define IFX_MSI_PIC_INT_LINE_S                  28
10291 +#define IFX_MSI_PIC_MSG_ADDR                    0x0FFF0000
10292 +#define IFX_MSI_PIC_MSG_ADDR_S                  16
10293 +#define IFX_MSI_PIC_MSG_DATA                    0x0000FFFF
10294 +#define IFX_MSI_PIC_MSG_DATA_S                  0x0
10295 +
10296 +/***Interrupt Vector Value Mask***/
10297 +#define IFX_ICU_IM0_VEC_MASK                    (0x3F << 0)
10298 +#define IFX_ICU_IM1_VEC_MASK                    (0x3F << 6)
10299 +#define IFX_ICU_IM2_VEC_MASK                    (0x3F << 12)
10300 +#define IFX_ICU_IM3_VEC_MASK                    (0x3F << 18)
10301 +#define IFX_ICU_IM4_VEC_MASK                    (0x3F << 24)
10302 +
10303 +/***External Interrupt Control Register***/
10304 +#define IFX_ICU_EIU                             (KSEG1 | 0x1F101000)
10305 +#define IFX_ICU_EIU_EXIN_C                      ((volatile u32 *)(IFX_ICU_EIU + 0x0000))
10306 +#define IFX_ICU_EIU_INIC                        ((volatile u32 *)(IFX_ICU_EIU + 0x0004))
10307 +#define IFX_ICU_EIU_INC                         ((volatile u32 *)(IFX_ICU_EIU + 0x0008))
10308 +#define IFX_ICU_EIU_INEN                        ((volatile u32 *)(IFX_ICU_EIU + 0x000C))
10309 +#define IFX_YIELDEN(n)                          ((volatile u32 *)(IFX_ICU_EIU + 0x0010 + (n) * 4)
10310 +#define IFX_NMI_CR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F0))
10311 +#define IFX_NMI_SR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F4))
10312 +
10313 +
10314 +
10315 +/***********************************************************************/
10316 +/*  Module      :  MPS register address and bits                       */
10317 +/***********************************************************************/
10318 +
10319 +#define IFX_MPS                                 (KSEG1 | 0x1F107000)
10320 +
10321 +#define IFX_MPS_CHIPID                          ((volatile u32*)(IFX_MPS + 0x0344))
10322 +#define IFX_MPS_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
10323 +#define IFX_MPS_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
10324 +#define IFX_MPS_CHIPID_PARTNUM_GET(value)       (((value) >> 12) & ((1 << 16) - 1))
10325 +#define IFX_MPS_CHIPID_PARTNUM_SET(value)       (((( 1 << 16) - 1) & (value)) << 12)
10326 +#define IFX_MPS_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 10) - 1))
10327 +#define IFX_MPS_CHIPID_MANID_SET(value)         (((( 1 << 10) - 1) & (value)) << 1)
10328 +
10329 +
10330 +/* notification enable register */
10331 +#define IFX_MPS_CPU0_NFER                       ((volatile u32*)(IFX_MPS + 0x0060))
10332 +#define IFX_MPS_CPU1_NFER                       ((volatile u32*)(IFX_MPS + 0x0064))
10333 +/* CPU to CPU interrup request register */
10334 +#define IFX_MPS_CPU0_2_CPU1_IRR                 ((volatile u32*)(IFX_MPS + 0x0070))
10335 +#define IFX_MPS_CPU0_2_CPU1_IER                 ((volatile u32*)(IFX_MPS + 0x0074))
10336 +/* Global interrupt request and request enable register */
10337 +#define IFX_MPS_GIRR                            ((volatile u32*)(IFX_MPS + 0x0078))
10338 +#define IFX_MPS_GIER                            ((volatile u32*)(IFX_MPS + 0x007C))
10339 +#define IFX_MPS_VPE0_2_VPE1_ICR                 ((volatile u32*)(IFX_MPS + 0x0080))
10340 +#define IFX_MPS_VPE0_2_VPE1_IRDR                ((volatile u32*)(IFX_MPS + 0x0084))
10341 +#define IFX_MPS_GIRDR                           ((volatile u32*)(IFX_MPS + 0x0088))
10342 +#define IFX_MPS_GICR                            ((volatile u32*)(IFX_MPS + 0x008C))
10343 +#define IFX_MPS_VPE0_NFICR                      ((volatile u32*)(IFX_MPS + 0x0090))
10344 +#define IFX_MPS_VPE1_NFICR                      ((volatile u32*)(IFX_MPS + 0x0094))
10345 +#define IFX_MPS_VPE0_BINSEM0                    ((volatile u32*)(IFX_MPS + 0x0100))
10346 +#define IFX_MPS_VPE1_BINSEM0                    ((volatile u32*)(IFX_MPS + 0x0200))
10347 +
10348 +#define IFX_MPS_SRAM                            ((volatile u32*)(KSEG1 | 0x1F200000))
10349 +
10350 +#define IFX_MPS_VCPU_FW_AD                      ((volatile u32*)(KSEG1 | 0x1F2001E0))
10351 +
10352 +//YLH: 0x354 is FAB_LOT_ID0, 0x35C is chip configuration fuse register
10353 +//
10354 +#define IFX_FUSE_BASE_ADDR                      (KSEG1 | 0x1F107354)
10355 +
10356 +/************************************************************************/
10357 +/*   Module       :   XBAR Register definition                          */
10358 +/************************************************************************/
10359 +#define IFX_XBAR_REG_BASE                        (KSEG1 | 0x1F400000)
10360 +
10361 +#define IFX_XBAR_ALWAYS_LAST                     (volatile u32*)(IFX_XBAR_REG_BASE + 0x430)
10362 +#define IFX_XBAR_FPI_BURST_EN                     0x00000002
10363 +#define IFX_XBAR_AHB_BURST_EN                     0x00000004
10364 +#define IFX_XBAR_DDR_SEL_EN                       0x00000001
10365 +
10366 +/*
10367 + *  Routine for Voice
10368 + */
10369 +extern const void (*ifx_bsp_basic_mps_decrypt)(unsigned int addr, int n);
10370 +
10371 +#endif /* HN1_H */
10372 diff --git a/arch/mips/include/asm/ifx/hn1/hn1_eval_board.h b/arch/mips/include/asm/ifx/hn1/hn1_eval_board.h
10373 new file mode 100644
10374 index 0000000..e017045
10375 --- /dev/null
10376 +++ b/arch/mips/include/asm/ifx/hn1/hn1_eval_board.h
10377 @@ -0,0 +1,36 @@
10378 +/******************************************************************************
10379 +**
10380 +** FILE NAME    : hn1_eval_board.h
10381 +** MODULES      : BSP Basic
10382 +**
10383 +** DATE         : 11 Jan 2011
10384 +** AUTHOR       : Kishore Kankipati
10385 +** DESCRIPTION  : header file for HN1
10386 +** COPYRIGHT    :       Copyright (c) 2009
10387 +**                      Lantiq Deutschland GmbH
10388 +**                      Am Campeon 3, 85579 Neubiberg, Germany
10389 +**
10390 +**    This program is free software; you can redistribute it and/or modify
10391 +**    it under the terms of the GNU General Public License as published by
10392 +**    the Free Software Foundation; either version 2 of the License, or
10393 +**    (at your option) any later version.
10394 +**
10395 +** HISTORY
10396 +** $Date        $Author         $Comment
10397 +** 11 Jan 2011   Kishore       First version for HN1 derived from VR9
10398 +*******************************************************************************/
10399 +
10400 +#ifndef HN1_EVAL_BOARD_H
10401 +#define HN1_EVAL_BOARD_H
10402 +#ifndef AUTOCONF_INCLUDED
10403 +#include <linux/config.h>
10404 +#endif /* AUTOCONF_INCLUDED */
10405 +
10406 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) \
10407 +    || defined(CONFIG_IFX_USIF_SPI_FLASH) || defined (CONFIG_IFX_USIF_SPI_FLASH_MODULE)
10408 +#define IFX_MTD_SPI_PART_NB               3
10409 +#define IFX_SPI_FLASH_MAX                 8
10410 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
10411 +
10412 +#endif  /* HN1_EVAL_BOARD_H */
10413 +
10414 diff --git a/arch/mips/include/asm/ifx/hn1/hn1_ref_board.h b/arch/mips/include/asm/ifx/hn1/hn1_ref_board.h
10415 new file mode 100644
10416 index 0000000..330f65d
10417 --- /dev/null
10418 +++ b/arch/mips/include/asm/ifx/hn1/hn1_ref_board.h
10419 @@ -0,0 +1,36 @@
10420 +/******************************************************************************
10421 +**
10422 +** FILE NAME    : hn1_ref_board.h
10423 +** MODULES      : BSP Basic
10424 +**
10425 +** DATE         : 11 Jan 2011
10426 +** AUTHOR       : Kishore Kankipati
10427 +** DESCRIPTION  : header file for HN1
10428 +** COPYRIGHT    :       Copyright (c) 2009
10429 +**                      Lantiq Deutschland GmbH
10430 +**                      Am Campeon 3, 85579 Neubiberg, Germany
10431 +**
10432 +**    This program is free software; you can redistribute it and/or modify
10433 +**    it under the terms of the GNU General Public License as published by
10434 +**    the Free Software Foundation; either version 2 of the License, or
10435 +**    (at your option) any later version.
10436 +**
10437 +** HISTORY
10438 +** $Date        $Author         $Comment
10439 +** 11 Jan 2011   Kishore       First version for HN1 derived from VR9
10440 +*******************************************************************************/
10441 +
10442 +#ifndef HN1_REF_BOARD_H
10443 +#define HN1_REF_BOARD_H
10444 +#ifndef AUTOCONF_INCLUDED
10445 +#include <linux/config.h>
10446 +#endif /* AUTOCONF_INCLUDED */
10447 +
10448 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) \
10449 +    || defined(CONFIG_IFX_USIF_SPI_FLASH) || defined (CONFIG_IFX_USIF_SPI_FLASH_MODULE)
10450 +#define IFX_MTD_SPI_PART_NB               3
10451 +#define IFX_SPI_FLASH_MAX                 8
10452 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
10453 +
10454 +#endif  /* HN1_REF_BOARD_H */
10455 +
10456 diff --git a/arch/mips/include/asm/ifx/hn1/irq.h b/arch/mips/include/asm/ifx/hn1/irq.h
10457 new file mode 100644
10458 index 0000000..4700d5e
10459 --- /dev/null
10460 +++ b/arch/mips/include/asm/ifx/hn1/irq.h
10461 @@ -0,0 +1,183 @@
10462 +/******************************************************************************
10463 +**
10464 +** FILE NAME    : irq.h
10465 +** PROJECT      : HN1
10466 +** MODULES      : BSP Basic
10467 +**
10468 +** DATE         : 11 January 2011
10469 +** AUTHOR       : Kishore Kankipati
10470 +** DESCRIPTION  : header file for HN1
10471 +** COPYRIGHT    :       Copyright (c) 2009
10472 +**                      Lantiq Deutschland GmbH
10473 +**                      Am Campeon 3, 85579 Neubiberg, Germany
10474 +**
10475 +**    This program is free software; you can redistribute it and/or modify
10476 +**    it under the terms of the GNU General Public License as published by
10477 +**    the Free Software Foundation; either version 2 of the License, or
10478 +**    (at your option) any later version.
10479 +**
10480 +** HISTORY
10481 +** $Date            $Author            $Comment
10482 +** 11 Jan 2011   Kishore Kankipati    The first HN1 release (file derived from VR9)
10483 +** 11 Feb 2011   Yinglei             Modified for HN1
10484 +** 13 May 2011   Kishore Kankipati    Added defintion of missing interrupts.
10485 +*******************************************************************************/
10486 +
10487 +
10488 +#ifndef HN1_IRQ_H
10489 +#define HN1_IRQ_H
10490 +
10491 +
10492 +
10493 +/****** Interrupt Assigments based on HN1_SOC_SAS_V1.0.4_Spec.pdf, P. 701-707***********/
10494 +
10495 +#define IFX_ASC1_TIR                    INT_NUM_IM3_IRL7    /* TX interrupt */
10496 +#define IFX_ASC1_TBIR                   INT_NUM_IM3_IRL8    /* TX buffer interrupt */
10497 +#define IFX_ASC1_RIR                    INT_NUM_IM3_IRL9    /* RX interrupt */
10498 +#define IFX_ASC1_EIR                    INT_NUM_IM3_IRL10   /* ERROR interrupt */
10499 +#define IFX_ASC1_ABSTIR                 INT_NUM_IM3_IRL11
10500 +#define IFX_ASC1_ABDETIR                INT_NUM_IM3_IRL12
10501 +#define IFX_ASC1_SFCIR                  INT_NUM_IM3_IRL13
10502 +
10503 +#define IFX_FPI_SLAVE_BCU0_IR           INT_NUM_IM1_IRL25
10504 +#define IFX_FPI_MASTER_COSBCU_IR        INT_NUM_IM0_IRL25
10505 +#define IFX_CROSSBAR_ERR_IR             INT_NUM_IM4_IRL23
10506 +#define IFX_FPI_SLAVE_BCU_IRQ           IFX_FPI_SLAVE_BCU0_IR
10507 +#define IFX_FPI_MASTER_BCU_IRQ          IFX_FPI_MASTER_COSBCU_IR
10508 +
10509 +#define IFX_HN1_ZERO_CROSS_INT          INT_NUM_IM1_IRL21
10510 +#define IFX_HN1_DFE_INT0IR              INT_NUM_IM2_IRL12
10511 +#define IFX_HN1_DFE_INT1IR              INT_NUM_IM2_IRL13
10512 +#define IFX_HN1_DFE_INT2IR              INT_NUM_IM2_IRL14
10513 +#define IFX_HN1_DFE_INT3IR              INT_NUM_IM2_IRL15
10514 +#define IFX_HN1_DFE_TXIR                IFX_HN1_DFE_INT0IR
10515 +#define IFX_HN1_DFE_RXIR                IFX_HN1_DFE_INT1IR
10516 +
10517 +#define IFX_PCIE_INTA                   INT_NUM_IM4_IRL8
10518 +#define IFX_PCIE_INTB                   INT_NUM_IM4_IRL9
10519 +#define IFX_PCIE_INTC                   INT_NUM_IM4_IRL10
10520 +#define IFX_PCIE_INTD                   INT_NUM_IM4_IRL11
10521 +#define IFX_PCIE_IR                     INT_NUM_IM4_IRL25
10522 +#define IFX_PCIE_WAKE                   INT_NUM_IM4_IRL26
10523 +#define IFX_PCIE_MSI_IR0                INT_NUM_IM4_IRL27
10524 +#define IFX_PCIE_MSI_IR1                INT_NUM_IM4_IRL28
10525 +#define IFX_PCIE_MSI_IR2                INT_NUM_IM4_IRL29
10526 +#define IFX_PCIE_MSI_IR3                INT_NUM_IM0_IRL30
10527 +#define IFX_PCIE_L3_INT                 INT_NUM_IM3_IRL16
10528 +
10529 +#define IFX_HN1_I2C_IR0                 INT_NUM_IM1_IRL3
10530 +#define IFX_HN1_I2C_IR1                 INT_NUM_IM1_IRL4
10531 +#define IFX_HN1_I2C_IR2                 INT_NUM_IM1_IRL5
10532 +#define IFX_HN1_I2C_IR3                 INT_NUM_IM1_IRL6
10533 +#define IFX_HN1_I2C_IR4                 INT_NUM_IM1_IRL7
10534 +#define IFX_HN1_I2C_IR5                 INT_NUM_IM1_IRL8
10535 +
10536 +#define IFX_HN1_I2S_IR0                 INT_NUM_IM0_IRL11
10537 +#define IFX_HN1_I2S_IR1                 INT_NUM_IM0_IRL12
10538 +#define IFX_HN1_I2S_IR2                 INT_NUM_IM0_IRL23
10539 +#define IFX_HN1_I2S_IR3                 INT_NUM_IM0_IRL24
10540 +#define IFX_HN1_I2S_IR4                 INT_NUM_IM0_IRL26
10541 +#define IFX_HN1_I2S_IR5                 INT_NUM_IM0_IRL27
10542 +#define IFX_HN1_I2S_IR6                 INT_NUM_IM0_IRL28
10543 +#define IFX_HN1_I2S_IR7                 INT_NUM_IM0_IRL29
10544 +#define IFX_HN1_I2S_IR8                 INT_NUM_IM0_IRL31
10545 +
10546 +#define IFX_DMA_CH0_INT                 INT_NUM_IM2_IRL0
10547 +#define IFX_DMA_CH1_INT                 INT_NUM_IM2_IRL1
10548 +#define IFX_DMA_CH2_INT                 INT_NUM_IM2_IRL2
10549 +#define IFX_DMA_CH3_INT                 INT_NUM_IM2_IRL3
10550 +#define IFX_DMA_CH4_INT                 INT_NUM_IM2_IRL4
10551 +#define IFX_DMA_CH5_INT                 INT_NUM_IM2_IRL5
10552 +#define IFX_DMA_CH6_INT                 INT_NUM_IM2_IRL6
10553 +#define IFX_DMA_CH7_INT                 INT_NUM_IM2_IRL7
10554 +#define IFX_DMA_CH8_INT                 INT_NUM_IM2_IRL8
10555 +#define IFX_DMA_CH9_INT                 INT_NUM_IM2_IRL9
10556 +#define IFX_DMA_CH10_INT                INT_NUM_IM2_IRL10
10557 +#define IFX_DMA_CH11_INT                INT_NUM_IM2_IRL11
10558 +#define IFX_DMA_CH12_INT                INT_NUM_IM2_IRL25
10559 +#define IFX_DMA_CH13_INT                INT_NUM_IM2_IRL26
10560 +#define IFX_DMA_CH14_INT                INT_NUM_IM2_IRL27
10561 +#define IFX_DMA_CH15_INT                INT_NUM_IM2_IRL28
10562 +#define IFX_DMA_CH16_INT                INT_NUM_IM2_IRL29
10563 +#define IFX_DMA_CH17_INT                INT_NUM_IM1_IRL30
10564 +#define IFX_DMA_CH18_INT                INT_NUM_IM2_IRL16
10565 +#define IFX_DMA_CH19_INT                INT_NUM_IM2_IRL21
10566 +#define IFX_DMA_CH20_INT                INT_NUM_IM4_IRL0
10567 +#define IFX_DMA_CH21_INT                INT_NUM_IM4_IRL1
10568 +#define IFX_DMA_CH22_INT                INT_NUM_IM4_IRL2
10569 +#define IFX_DMA_CH23_INT                INT_NUM_IM4_IRL3
10570 +#define IFX_DMA_CH24_INT                INT_NUM_IM4_IRL4
10571 +#define IFX_DMA_CH25_INT                INT_NUM_IM4_IRL5
10572 +#define IFX_DMA_CH26_INT                INT_NUM_IM4_IRL6
10573 +#define IFX_DMA_CH27_INT                INT_NUM_IM4_IRL7
10574 +#define IFX_DMA_FCC_INT                 INT_NUM_IM0_IRL13
10575 +
10576 +#define IFX_GE_SW_INT                   INT_NUM_IM1_IRL16
10577 +
10578 +#define IFX_GPHY_INT                    INT_NUM_IM3_IRL18
10579 +
10580 +#define IFX_EIU_IR0                     INT_NUM_IM4_IRL30 /* 158 */
10581 +#define IFX_EIU_IR1                     INT_NUM_IM3_IRL31 /* 127 */
10582 +#define IFX_EIU_IR2                     INT_NUM_IM1_IRL26 /* 58 */
10583 +#define IFX_EIU_IR3                     INT_NUM_IM1_IRL0  /* 32 */
10584 +#define IFX_EIU_IR4                     INT_NUM_IM1_IRL1  /* 33 */
10585 +#define IFX_EIU_IR5                     INT_NUM_IM1_IRL2  /* 34 */
10586 +#define IFX_EIU_IR6                     INT_NUM_IM2_IRL30 /* 94 */
10587 +
10588 +#define IFX_MPS_IR0                     INT_NUM_IM4_IRL14
10589 +#define IFX_MPS_IR1                     INT_NUM_IM4_IRL15
10590 +#define IFX_MPS_IR2                     INT_NUM_IM4_IRL16
10591 +#define IFX_MPS_IR3                     INT_NUM_IM4_IRL17
10592 +#define IFX_MPS_IR4                     INT_NUM_IM4_IRL18
10593 +#define IFX_MPS_IR5                     INT_NUM_IM4_IRL19
10594 +#define IFX_MPS_IR6                     INT_NUM_IM4_IRL20
10595 +#define IFX_MPS_IR7                     INT_NUM_IM4_IRL21
10596 +#define IFX_MPS_IR8                     INT_NUM_IM4_IRL22
10597 +#define IFX_MPS_SEMAPHORE_IR            IFX_MPS_IR7
10598 +#define IFX_MPS_GLOBAL_IR               IFX_MPS_IR8
10599 +
10600 +#define IFX_RTI_8KHZ_IR                 INT_NUM_IM2_IRL31
10601 +
10602 +#define IFX_GPTU_TC1A                   INT_NUM_IM3_IRL22
10603 +#define IFX_GPTU_TC1B                   INT_NUM_IM3_IRL23
10604 +#define IFX_GPTU_TC2A                   INT_NUM_IM3_IRL24
10605 +#define IFX_GPTU_TC2B                   INT_NUM_IM3_IRL25
10606 +#define IFX_GPTU_TC3A                   INT_NUM_IM3_IRL26
10607 +#define IFX_GPTU_TC3B                   INT_NUM_IM3_IRL27
10608 +
10609 +#define IFX_MC_IR                       INT_NUM_IM3_IRL28
10610 +
10611 +#define IFX_EBU_IR                      INT_NUM_IM0_IRL22
10612 +
10613 +#define IFX_PCI_IR                      INT_NUM_IM1_IRL17
10614 +#define IFX_PCI_WRIR                    INT_NUM_IM1_IRL18
10615 +
10616 +#define IFX_PCM_TXIR                    INT_NUM_IM1_IRL19
10617 +#define IFX_PCM_RXIR                    INT_NUM_IM1_IRL20
10618 +
10619 +#define IFX_PMCIR                       INT_NUM_IM4_IRL31
10620 +
10621 +#define IFX_SBIU_ERRIR                  INT_NUM_IM1_IRL27
10622 +
10623 +#define IFX_SSC_RIR                     INT_NUM_IM0_IRL14
10624 +#define IFX_SSC_TIR                     INT_NUM_IM0_IRL15
10625 +#define IFX_SSC_EIR                     INT_NUM_IM0_IRL16
10626 +#define IFX_SSC_FIR                     INT_NUM_IM0_IRL17
10627 +
10628 +#define IFX_MMC_CONTROLLER_INTR0_IRQ    INT_NUM_IM0_IRL18
10629 +#define IFX_MMC_CONTROLLER_INTR1_IRQ    INT_NUM_IM0_IRL19
10630 +#define IFX_MMC_CONTROLLER_SDIO_I_IRQ   INT_NUM_IM0_IRL20
10631 +
10632 +#define IFX_WDT_AEIR                    INT_NUM_IM4_IRL24
10633 +
10634 +#define IFX_USIF_EIR_INT                INT_NUM_IM3_IRL3
10635 +#define IFX_USIF_STA_INT                INT_NUM_IM3_IRL4
10636 +#define IFX_USIF_AB_INT                 INT_NUM_IM3_IRL5
10637 +#define IFX_USIF_WKP_INT                INT_NUM_IM3_IRL6
10638 +#define IFX_USIF_TX_INT                 INT_NUM_IM0_IRL21
10639 +#define IFX_USIF_RX_INT                 INT_NUM_IM3_IRL21
10640 +
10641 +#define IFX_AHB1S_BUS_ERROR             INT_NUM_IM3_IRL1
10642 +
10643 +#endif  //  HN1_IRQ_H
10644 +
10645 diff --git a/arch/mips/include/asm/ifx/hn1/model.h b/arch/mips/include/asm/ifx/hn1/model.h
10646 new file mode 100644
10647 index 0000000..b7ac967
10648 --- /dev/null
10649 +++ b/arch/mips/include/asm/ifx/hn1/model.h
10650 @@ -0,0 +1,28 @@
10651 +/******************************************************************************
10652 +**
10653 +** FILE NAME    : model.h
10654 +** MODULES      : BSP Basic
10655 +**
10656 +** DATE         : 11 Jan 2011
10657 +** AUTHOR       : Kishore
10658 +** DESCRIPTION  : header file for HN1
10659 +** COPYRIGHT    :       Copyright (c) 2009
10660 +**                      Lantiq Deutschland GmbH
10661 +**                      Am Campeon 3, 85579 Neubiberg, Germany
10662 +**
10663 +**    This program is free software; you can redistribute it and/or modify
10664 +**    it under the terms of the GNU General Public License as published by
10665 +**    the Free Software Foundation; either version 2 of the License, or
10666 +**    (at your option) any later version.
10667 +**
10668 +** HISTORY
10669 +** $Date        $Author         $Comment
10670 +** 11 Jan 2011   Kishore
10671 +*******************************************************************************/
10672 +
10673 +
10674 +#ifndef HN1_MODEL_H
10675 +#define HN1_MODEL_H
10676 +#define BOARD_SYSTEM_TYPE       "HNX100"
10677 +#define SYSTEM_MODEL_NAME       "HNX Eval Version"
10678 +#endif
10679 diff --git a/arch/mips/include/asm/ifx/ifx_atm.h b/arch/mips/include/asm/ifx/ifx_atm.h
10680 new file mode 100644
10681 index 0000000..bf045a9
10682 --- /dev/null
10683 +++ b/arch/mips/include/asm/ifx/ifx_atm.h
10684 @@ -0,0 +1,196 @@
10685 +/******************************************************************************
10686 +**
10687 +** FILE NAME    : ifx_atm.h
10688 +** PROJECT      : UEIP
10689 +** MODULES      : ATM
10690 +**
10691 +** DATE         : 17 Jun 2009
10692 +** AUTHOR       : Xu Liang
10693 +** DESCRIPTION  : Global ATM driver header file
10694 +** COPYRIGHT    :       Copyright (c) 2006
10695 +**                      Infineon Technologies AG
10696 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
10697 +**
10698 +**    This program is free software; you can redistribute it and/or modify
10699 +**    it under the terms of the GNU General Public License as published by
10700 +**    the Free Software Foundation; either version 2 of the License, or
10701 +**    (at your option) any later version.
10702 +**
10703 +** HISTORY
10704 +** $Date        $Author         $Comment
10705 +** 07 JUL 2009  Xu Liang        Init Version
10706 +*******************************************************************************/
10707 +
10708 +#ifndef IFX_ATM_H
10709 +#define IFX_ATM_H
10710 +
10711 +
10712 +
10713 +/*!
10714 +  \defgroup IFX_ATM UEIP Project - ATM driver module
10715 +  \brief UEIP Project - ATM driver module, support Danube, Amazon-SE, AR9, VR9.
10716 + */
10717 +
10718 +/*!
10719 +  \defgroup IFX_ATM_IOCTL IOCTL Commands
10720 +  \ingroup IFX_ATM
10721 +  \brief IOCTL Commands used by user application.
10722 + */
10723 +
10724 +/*!
10725 +  \defgroup IFX_ATM_STRUCT Structures
10726 +  \ingroup IFX_ATM
10727 +  \brief Structures used by user application.
10728 + */
10729 +
10730 +/*!
10731 +  \file ifx_atm.h
10732 +  \ingroup IFX_ATM
10733 +  \brief ATM driver header file
10734 + */
10735 +
10736 +
10737 +
10738 +/*
10739 + * ####################################
10740 + *              Definition
10741 + * ####################################
10742 + */
10743 +
10744 +/*!
10745 +  \addtogroup IFX_ATM_STRUCT
10746 + */
10747 +/*@{*/
10748 +
10749 +/*
10750 + *  ATM MIB
10751 + */
10752 +
10753 +/*!
10754 +  \struct atm_cell_ifEntry_t
10755 +  \brief Structure used for Cell Level MIB Counters.
10756 +
10757 +  User application use this structure to call IOCTL command "PPE_ATM_MIB_CELL".
10758 + */
10759 +typedef struct {
10760 +       __u32   ifHCInOctets_h;     /*!< byte counter of ingress cells (upper 32 bits, total 64 bits)   */
10761 +       __u32   ifHCInOctets_l;     /*!< byte counter of ingress cells (lower 32 bits, total 64 bits)   */
10762 +       __u32   ifHCOutOctets_h;    /*!< byte counter of egress cells (upper 32 bits, total 64 bits)    */
10763 +       __u32   ifHCOutOctets_l;    /*!< byte counter of egress cells (lower 32 bits, total 64 bits)    */
10764 +       __u32   ifInErrors;         /*!< counter of error ingress cells     */
10765 +       __u32   ifInUnknownProtos;  /*!< counter of unknown ingress cells   */
10766 +       __u32   ifOutErrors;        /*!< counter of error egress cells      */
10767 +} atm_cell_ifEntry_t;
10768 +
10769 +/*!
10770 +  \struct atm_aal5_ifEntry_t
10771 +  \brief Structure used for AAL5 Frame Level MIB Counters.
10772 +
10773 +  User application use this structure to call IOCTL command "PPE_ATM_MIB_AAL5".
10774 + */
10775 +typedef struct {
10776 +       __u32   ifHCInOctets_h;     /*!< byte counter of ingress packets (upper 32 bits, total 64 bits) */
10777 +       __u32   ifHCInOctets_l;     /*!< byte counter of ingress packets (lower 32 bits, total 64 bits) */
10778 +       __u32   ifHCOutOctets_h;    /*!< byte counter of egress packets (upper 32 bits, total 64 bits)  */
10779 +       __u32   ifHCOutOctets_l;    /*!< byte counter of egress packets (lower 32 bits, total 64 bits)  */
10780 +       __u32   ifInUcastPkts;      /*!< counter of ingress packets         */
10781 +       __u32   ifOutUcastPkts;     /*!< counter of egress packets          */
10782 +       __u32   ifInErrors;         /*!< counter of error ingress packets   */
10783 +       __u32   ifInDiscards;       /*!< counter of dropped ingress packets */
10784 +       __u32   ifOutErros;         /*!< counter of error egress packets    */
10785 +       __u32   ifOutDiscards;      /*!< counter of dropped egress packets  */
10786 +} atm_aal5_ifEntry_t;
10787 +
10788 +/*!
10789 +  \struct atm_aal5_vcc_t
10790 +  \brief Structure used for per PVC AAL5 Frame Level MIB Counters.
10791 +
10792 +  This structure is a part of structure "atm_aal5_vcc_x_t".
10793 + */
10794 +typedef struct {
10795 +       __u32   aal5VccCrcErrors;       /*!< counter of ingress packets with CRC error  */
10796 +       __u32   aal5VccSarTimeOuts;     /*!< counter of ingress packets with Re-assemble timeout    */  //no timer support yet
10797 +       __u32   aal5VccOverSizedSDUs;   /*!< counter of oversized ingress packets       */
10798 +} atm_aal5_vcc_t;
10799 +
10800 +/*!
10801 +  \struct atm_aal5_vcc_x_t
10802 +  \brief Structure used for per PVC AAL5 Frame Level MIB Counters.
10803 +
10804 +  User application use this structure to call IOCTL command "PPE_ATM_MIB_VCC".
10805 + */
10806 +typedef struct {
10807 +       int             vpi;        /*!< VPI of the VCC to get MIB counters */
10808 +       int             vci;        /*!< VCI of the VCC to get MIB counters */
10809 +       atm_aal5_vcc_t  mib_vcc;    /*!< structure to get MIB counters      */
10810 +} atm_aal5_vcc_x_t;
10811 +
10812 +/*@}*/
10813 +
10814 +
10815 +
10816 +/*
10817 + * ####################################
10818 + *                IOCTL
10819 + * ####################################
10820 + */
10821 +
10822 +/*!
10823 +  \addtogroup IFX_ATM_IOCTL
10824 + */
10825 +/*@{*/
10826 +
10827 +/*
10828 + *  ioctl Command
10829 + */
10830 +/*!
10831 +  \brief ATM IOCTL Magic Number
10832 + */
10833 +#define PPE_ATM_IOC_MAGIC       'o'
10834 +/*!
10835 +  \brief ATM IOCTL Command - Get Cell Level MIB Counters
10836 +
10837 +   This command is obsolete. User can get cell level MIB from DSL API.
10838 +   This command uses structure "atm_cell_ifEntry_t" as parameter for output of MIB counters.
10839 + */
10840 +#define PPE_ATM_MIB_CELL        _IOW(PPE_ATM_IOC_MAGIC,  0, atm_cell_ifEntry_t)
10841 +/*!
10842 +  \brief ATM IOCTL Command - Get AAL5 Level MIB Counters
10843 +
10844 +   Get AAL5 packet counters.
10845 +   This command uses structure "atm_aal5_ifEntry_t" as parameter for output of MIB counters.
10846 + */
10847 +#define PPE_ATM_MIB_AAL5        _IOW(PPE_ATM_IOC_MAGIC,  1, atm_aal5_ifEntry_t)
10848 +/*!
10849 +  \brief ATM IOCTL Command - Get Per PVC MIB Counters
10850 +
10851 +   Get AAL5 packet counters for each PVC.
10852 +   This command uses structure "atm_aal5_vcc_x_t" as parameter for input of VPI/VCI information and output of MIB counters.
10853 + */
10854 +#define PPE_ATM_MIB_VCC         _IOWR(PPE_ATM_IOC_MAGIC, 2, atm_aal5_vcc_x_t)
10855 +/*!
10856 +  \brief Total Number of ATM IOCTL Commands
10857 + */
10858 +#define PPE_ATM_IOC_MAXNR       3
10859 +
10860 +/*@}*/
10861 +
10862 +
10863 +
10864 +/*
10865 + * ####################################
10866 + *                 API
10867 + * ####################################
10868 + */
10869 +
10870 +#ifdef __KERNEL__
10871 +struct port_cell_info {
10872 +    unsigned int    port_num;
10873 +    unsigned int    tx_link_rate[2];
10874 +};
10875 +#endif
10876 +
10877 +
10878 +
10879 +#endif  //  IFX_ATM_H
10880 +
10881 diff --git a/arch/mips/include/asm/ifx/ifx_board.h b/arch/mips/include/asm/ifx/ifx_board.h
10882 new file mode 100644
10883 index 0000000..e5706e5
10884 --- /dev/null
10885 +++ b/arch/mips/include/asm/ifx/ifx_board.h
10886 @@ -0,0 +1,52 @@
10887 +/******************************************************************************
10888 +**
10889 +** FILE NAME    : ifx_board.h
10890 +** PROJECT      : IFX UEIP
10891 +** MODULES      : BSP Basic
10892 +**
10893 +** DATE         : 27 May 2009
10894 +** AUTHOR       : Xu Liang
10895 +** DESCRIPTION  : common header file
10896 +** COPYRIGHT    :       Copyright (c) 2009
10897 +**                      Infineon Technologies AG
10898 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
10899 +**
10900 +**    This program is free software; you can redistribute it and/or modify
10901 +**    it under the terms of the GNU General Public License as published by
10902 +**    the Free Software Foundation; either version 2 of the License, or
10903 +**    (at your option) any later version.
10904 +**
10905 +** HISTORY
10906 +** $Date        $Author         $Comment
10907 +** 27 May 2009   Xu Liang        The first UEIP release
10908 +*******************************************************************************/
10909 +
10910 +
10911 +
10912 +#ifndef IFX_BOARD_H
10913 +#define IFX_BOARD_H
10914 +
10915 +
10916 +
10917 +#if defined(CONFIG_DANUBE)
10918 +#  include "danube/danube_ref_board.h"
10919 +#elif defined(CONFIG_AMAZON_SE)
10920 +#  include "amazon_se/boards/boards.h"
10921 +#elif defined(CONFIG_AR9) || defined(CONFIG_AR9_CUSTOM_BOARD)
10922 +#  include "ar9/ar9_ref_board.h"
10923 +#elif defined(CONFIG_VR9)
10924 +#  include "vr9/vr9_ref_board.h"
10925 +#elif defined(CONFIG_AR10)
10926 +#  include "ar10/ar10_ref_board.h"
10927 +#elif defined(CONFIG_HN1_EVAL_BOARD)
10928 +#  include "hn1/hn1_eval_board.h"
10929 +#elif defined(CONFIG_HN1)
10930 +#  include "hn1/hn1_ref_board.h"
10931 +#else
10932 +#  error unknown board
10933 +#endif
10934 +
10935 +
10936 +
10937 +#endif  //  IFX_BOARD_H
10938 +
10939 diff --git a/arch/mips/include/asm/ifx/ifx_clk.h b/arch/mips/include/asm/ifx/ifx_clk.h
10940 new file mode 100644
10941 index 0000000..ad45bdf
10942 --- /dev/null
10943 +++ b/arch/mips/include/asm/ifx/ifx_clk.h
10944 @@ -0,0 +1,140 @@
10945 +/******************************************************************************
10946 +**
10947 +** FILE NAME    : ifx_clk.h
10948 +** PROJECT      : IFX UEIP
10949 +** MODULES      : CGU
10950 +**
10951 +** DATE         : 28 May 2009
10952 +** AUTHOR       : Huang Xiaogang
10953 +** DESCRIPTION  : IFX Cross-Platform Clock Generation Unit driver header file
10954 +** COPYRIGHT    :       Copyright (c) 2009
10955 +**                      Infineon Technologies AG
10956 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
10957 +**
10958 +**    This program is free software; you can redistribute it and/or modify
10959 +**    it under the terms of the GNU General Public License as published by
10960 +**    the Free Software Foundation; either version 2 of the License, or
10961 +**    (at your option) any later version.
10962 +**
10963 +** HISTORY
10964 +** $Date        $Author         $Comment
10965 +** 28 May 2009  Huang Xiaogang  The first UEIP release
10966 +*******************************************************************************/
10967 +
10968 +#ifndef IFX_CLK_H
10969 +#define IFX_CLK_H
10970 +
10971 +/*!
10972 +  \defgroup IFX_CGU UEIP Project - CGU driver module
10973 +  \brief UEIP Project - CGU driver module, support Danube, Amazon-SE, AR9, VR9.
10974 + */
10975 +
10976 +/*!
10977 +  \defgroup IFX_CGU_API APIs
10978 +  \ingroup IFX_CGU
10979 +  \brief APIs used by other drivers/modules.
10980 + */
10981 +
10982 +/*!
10983 +  \defgroup IFX_CGU_IOCTL IOCTL Commands
10984 +  \ingroup IFX_CGU
10985 +  \brief IOCTL Commands used by user application.
10986 + */
10987 +
10988 +/*!
10989 +  \defgroup IFX_CGU_STRUCT Structures
10990 +  \ingroup IFX_CGU
10991 +  \brief Structures used by user application.
10992 + */
10993 +
10994 +/*! \file ifx_clk.h
10995 +    \brief This file contains the interface of clock(cgu) driver.
10996 +*/
10997 +
10998 +#define IFX_CGU_MAJOR                  246
10999 +
11000 +#define IFX_CGU_VER_MAJOR              1
11001 +#define IFX_CGU_VER_MID                1
11002 +#define IFX_CGU_VER_MINOR              32
11003 +
11004 +/*!
11005 +  \addtogroup IFX_CGU_STRUCT
11006 + */
11007 +/*@{*/
11008 +
11009 +/*!
11010 +  \struct ifx_cgu_ioctl_version
11011 +  \brief Structure used for query of driver version.
11012 + */
11013 +struct ifx_cgu_ioctl_version {
11014 +    unsigned int    major;  /*!< output, major number of driver */
11015 +    unsigned int    mid;    /*!< output, mid number of driver */
11016 +    unsigned int    minor;  /*!< output, minor number of driver */
11017 +};
11018 +/*@}*/
11019 +
11020 +/*!
11021 +  \addtogroup IFX_CGU_IOCTL
11022 + */
11023 +/*@{*/
11024 +#define IFX_CGU_IOC_MAGIC               'u'
11025 +/*!
11026 +  \def IFX_CGU_GET_CLOCK_RATES
11027 +  \brief Get Clock rates
11028 + */
11029 +#define IFX_CGU_GET_CLOCK_RATES         _IOR(IFX_CGU_IOC_MAGIC, 0, struct cgu_clock_rates)
11030 +/*!
11031 +  \def IFX_CGU_IOC_VERSION
11032 +  \brief Get CGU driver version
11033 + */
11034 +#define IFX_CGU_IOC_VERSION                    _IOR(IFX_CGU_IOC_MAGIC, 1, struct ifx_cgu_ioctl_version)
11035 +#define CGU_IOC_MAXNR                   1
11036 +/*@}*/
11037 +
11038 +#ifndef CONFIG_USE_EMULATOR
11039 +        #define PLL0_CLK_SPEED        1000000000
11040 +#endif
11041 +
11042 +/*
11043 + *  Data Type Used to Call ioctl(GET_CLOCK_RATES)
11044 + */
11045 +struct cgu_clock_rates {
11046 +    u32     mips0;
11047 +    u32     mips1;
11048 +    u32     cpu;
11049 +    u32     io_region;
11050 +    u32     fpi_bus1;
11051 +    u32     fpi_bus2;
11052 +    u32     pp32;
11053 +    u32     pci;
11054 +    u32     mii0;
11055 +    u32     mii1;
11056 +    u32     usb;
11057 +    u32     clockout0;
11058 +    u32     clockout1;
11059 +    u32     clockout2;
11060 +    u32     clockout3;
11061 +};
11062 +
11063 +#if defined(__KERNEL__)
11064 +    extern u32 cgu_get_cpu_clock(void);
11065 +    extern u32 cgu_get_io_region_clock(void);
11066 +#if defined(CONFIG_VR9) || defined(CONFIG_HN1)
11067 +    extern u32 ifx_get_ddr_hz(void);
11068 +#endif
11069 +#if defined(CONFIG_DANUBE) || defined(CONFIG_VR9) || defined(CONFIG_AR10) || defined(CONFIG_HN1)
11070 +    extern u32 cgu_get_mips_clock(int);
11071 +    extern u32 cgu_get_fpi_bus_clock (int);
11072 +#else
11073 +    extern u32 cgu_get_mips_clock(void);
11074 +    extern u32 cgu_get_fpi_bus_clock(void);
11075 +#endif
11076 +    extern u32 cgu_get_pp32_clock(void);
11077 +    extern u32 cgu_get_qsb_clock(void);
11078 +    extern u32 cgu_get_pci_clock(void);
11079 +    extern u32 cgu_get_ethernet_clock(void);
11080 +    extern u32 cgu_get_usb_clock(void);
11081 +    extern u32 cgu_get_clockout(int);
11082 +#endif  //  defined(__KERNEL__)
11083 +
11084 +#endif  //  IFX_CLK_H
11085 diff --git a/arch/mips/include/asm/ifx/ifx_dcdc.h b/arch/mips/include/asm/ifx/ifx_dcdc.h
11086 new file mode 100644
11087 index 0000000..75bb9c1
11088 --- /dev/null
11089 +++ b/arch/mips/include/asm/ifx/ifx_dcdc.h
11090 @@ -0,0 +1,255 @@
11091 +/******************************************************************************
11092 +**
11093 +** FILE NAME    : ifx_dcdc.h
11094 +** PROJECT      : IFX UEIP
11095 +** MODULES      : IFX DCDC converter driver
11096 +** DATE         : 07 Dec 2010
11097 +** AUTHOR       : Sameer Ahmad
11098 +** DESCRIPTION  : IFX Cross platform DCDC converter driver
11099 +** COPYRIGHT    :       Copyright (c) 2009
11100 +**                      Infineon Technologies AG
11101 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
11102 +**
11103 +**    This program is free software; you can redistribute it and/or modify
11104 +**    it under the terms of the GNU General Public License as published by
11105 +**    the Free Software Foundation; either version 2 of the License, or
11106 +**    (at your option) any later version.
11107 +**
11108 +** HISTORY
11109 +** $Date                $Author                 $Comment
11110 +** 07 Dec 2010           Sameer Ahmad
11111 +*******************************************************************************/
11112 +#ifndef _IFX_DCDC_H_
11113 +#define _IFX_DCDC_H_
11114 +#include "linux/spinlock.h"
11115 +
11116 +//#define IFX_DEBUG
11117 +#ifdef IFX_DEBUG
11118 +#define IFX_DCDC_PRINT(format, arg...) \
11119 +        printk(format, ##arg)
11120 +#else
11121 +#define IFX_DCDC_PRINT(format, arg...) \
11122 +        do {} while(0)
11123 +#endif
11124 +
11125 +/*DCDC drive ioctl control*/
11126 +
11127 +/*DCDC driver IOCTL magic number*/
11128 +#define   IFX_DCDC_IOCTL_MAGIC       0xd0
11129 +/*IOCTL command to read the DCDC driver version*/
11130 +#define   IFX_DCDC_VERSION                        _IOR(IFX_DCDC_IOCTL_MAGIC, 0, char*)
11131 +/*IOCTL comand to read the power state*/
11132 +#define   IFX_DCDC_PWSTATE_QUERY                  _IOR(IFX_DCDC_IOCTL_MAGIC, 1, int)
11133 +/*IOCTL command to query the voltage*/
11134 +#define   IFX_DCDC_VOLTAGE_QUERY                  _IOR(IFX_DCDC_IOCTL_MAGIC, 2, int)
11135 +/*IOCTL command to query the voltage level*/
11136 +#define   IFX_DCDC_VOLTAGE_LEVEL_QUERY            _IOR(IFX_DCDC_IOCTL_MAGIC, 3, int)
11137 +
11138 +/* Name of the DCDC device*/
11139 +#define IFX_DCDC_DEV_NAME                "ifx_dcdc"
11140 +#define IFX_DCDC_DEV_NAMSIZ              16
11141 +#define IFX_DCDC_DRV_VERSION             "1.0.3"
11142 +#define IFX_SUCCESS                      0
11143 +#define IFX_ERROR                        -1
11144 +/* DCDC Converter Core Voltage Level: Table to Map the Power state to voltage
11145 +* is maintained by the CPU driver and we define the core voltage level params
11146 +* as integers and following is the mapping
11147 +* 930                ---->   .93  V
11148 +* 1000               ---->  1.0   V
11149 +* 1175               ---->  1.175 V
11150 +*/
11151 +#define   IFX_DCDC_CORE_VOLTAGE_930               930
11152 +#define   IFX_DCDC_CORE_VOLTAGE_1000              1000
11153 +#define   IFX_DCDC_CORE_VOLTAGE_1050              1050
11154 +#define   IFX_DCDC_CORE_VOLTAGE_1175              1175
11155 +#define   IFX_DCDC_MAX_VOLTAGE_LEVELS             3
11156 +#define   IFX_DIGREF_DEFAULT_VALUE                1000
11157 +#define   IFX_DIGREF_DEFAULT_BITMASK              0x7f
11158 +
11159 +/*Define Bit mask corrosponding to the core voltage*/
11160 +#define   IFX_DCDC_CORE_VOLTAGE_930_BITMASK       0x0
11161 +#define   IFX_DCDC_CORE_VOLTAGE_1000_BITMASK      0x1
11162 +#define   IFX_DCDC_CORE_VOLTAGE_1050_BITMASK      0x2
11163 +#define   IFX_DCDC_CORE_VOLTAGE_1175_BITMASK      0x3
11164 +/*DCDC ABSOLUTE REGISTER BASE ADDRESS*/
11165 +#define   IFX_DCDC_MODULE_BASE_ADDRESS           0x1F106A00
11166 +#define   IFX_DCDC_ABSOLUTE_REGISTER_ADDR        KSEG1ADDR(IFX_DCDC_MODULE_BASE_ADDRESS)
11167 +/*
11168 +* DCDC Device struct
11169 +*/
11170 +typedef  struct _dcdc_dev {
11171 +    char           name[16];
11172 +    int            major_num;
11173 +    int            minor_num;
11174 +    unsigned int   Current_voltage;
11175 +    unsigned int   Power_state;
11176 +    spinlock_t     ifx_dcdc_lock;
11177 +}DcDcDevt;
11178 +
11179 +/*
11180 +* DCDC Converter Registers definition
11181 +*/
11182 +
11183 +/*Clock setup register 0*/
11184 +typedef union _Clock_setup0_t {
11185 +    unsigned char byte;
11186 +    struct _Clock_setup0_reg {
11187 +        unsigned char    mdll_byp      : 1;
11188 +        unsigned char    clk_sel_p     : 1;
11189 +        unsigned char    mdll_m        : 6;
11190 +    }Clock_setup0_reg;
11191 +} __attribute__((packed)) Clock_setup0_t;
11192 +
11193 +/*Clock setup register 1*/
11194 +typedef union _Clock_setup1_t {
11195 +    unsigned char byte;
11196 +    struct _Clock_setup1_reg {
11197 +        unsigned char    res0          : 2;
11198 +        unsigned char    sel_div25     : 1;
11199 +        unsigned char    clk_sel_adc   : 1;
11200 +        unsigned char    mdll_ix2      : 1;
11201 +        unsigned char    mdll_res      : 2;
11202 +        unsigned char    res1          : 1;
11203 +    }Clock_setup1_reg;
11204 +} __attribute__((packed)) Clock_setup1_t;
11205 +
11206 +/*BIAS setting register*/
11207 +typedef union _Bias_Vreg0_t {
11208 +    unsigned char byte;
11209 +    struct _Bias_reg {
11210 +        unsigned char    res0           : 1;
11211 +        unsigned char    ii_loadinc     : 1;
11212 +        unsigned char    ii_red         : 1;
11213 +        unsigned char    vreg_sel       : 2;
11214 +        unsigned char    vref_sel       : 3;
11215 +    }Bias_reg;
11216 +} __attribute__((packed)) Bias_Vreg0_t;
11217 +
11218 +/*ADC setting register*/
11219 +typedef union _Adc_Gen0_t {
11220 +    unsigned char byte;
11221 +    struct _Adc_reg0 {
11222 +        unsigned char    iset_lsb_dr           : 1;
11223 +        unsigned char    del_inc_p             : 1;
11224 +        unsigned char    del_inc_n             : 1;
11225 +        unsigned char    out_inv               : 1;
11226 +        unsigned char    os_en8                : 1;
11227 +        unsigned char    os_en                 : 1;
11228 +        unsigned char    pfm_mode              : 1;
11229 +        unsigned char    forc_sta_dc           : 1;
11230 +    }Adc_reg0;
11231 +}  __attribute__((packed)) Adc_Gen0_t;
11232 +
11233 +/*ADC setting register*/
11234 +typedef union _Adc_Gen1_t {
11235 +    unsigned char byte;
11236 +    struct _Adc_reg1 {
11237 +        unsigned char    set_ROM_sel           : 2;
11238 +        unsigned char    set_coma              : 3;
11239 +        unsigned char    set_compr             : 3;
11240 +    }Adc_reg1;
11241 +}  __attribute__((packed)) Adc_Gen1_t;
11242 +
11243 +/*ADC Configure setting register*/
11244 +typedef union _Adc_CON0_t {
11245 +    unsigned char byte;
11246 +    struct _Adc_Con0 {
11247 +        unsigned char    res0                  : 1;
11248 +        unsigned char    set_scr               : 2;
11249 +        unsigned char    set_compc             : 3;
11250 +        unsigned char    set_off_cal           : 1;
11251 +        unsigned char    set_rsta              : 1;
11252 +    }Adc_Con0;
11253 +}  __attribute__((packed)) Adc_CON0_t;
11254 +
11255 +/*ADC Configure setting register*/
11256 +typedef union _Adc_CON1_t {
11257 +    unsigned char byte;
11258 +    struct _Adc_Con1 {
11259 +        unsigned char    set_start             : 4;
11260 +        unsigned char    set_Rstart            : 4;
11261 +    }Adc_Con1;
11262 +}  __attribute__((packed)) Adc_CON1_t;
11263 +
11264 +/*OSC Configure setting register*/
11265 +typedef union _Osc_Conf_t {
11266 +    unsigned char byte;
11267 +    struct _Osc_Conf {
11268 +        unsigned char    pd_osc             : 1;
11269 +        unsigned char    res0               : 4;
11270 +        unsigned char    SHP_By             : 1;
11271 +        unsigned char    CAPUP              : 1;
11272 +        unsigned char    res1               : 1;
11273 +    }Osc_Conf;
11274 +}  __attribute__((packed)) Osc_Conf_t;
11275 +
11276 +/*OSC Status register*/
11277 +typedef union _Osc_Status_t {
11278 +    unsigned char byte;
11279 +    struct _Osc_Status {
11280 +        unsigned char    res0               : 7;
11281 +        unsigned char    Clk_Det            : 1;
11282 +    }Osc_Status;
11283 +}  __attribute__((packed)) Osc_Status_t;
11284 +
11285 +/*NON OV delay register*/
11286 +typedef union _NonOv_Delay_t {
11287 +    unsigned char byte;
11288 +    struct _NonOv_Delay {
11289 +            unsigned char   Delay_P         :4;
11290 +            unsigned char   Delay_N         :4;
11291 +    }NonOv_Delay;
11292 +}__attribute__((packed))NonOv_Delay_t;
11293 +
11294 +/* Register MAP of DCDC converter*/
11295 +
11296 +typedef struct _Dcdc_register_map {
11297 +    unsigned char           B0_Coeh;
11298 +    unsigned char           B0_Coel;
11299 +    unsigned char           B1_Coeh;
11300 +    unsigned char           B1_Coel;
11301 +    unsigned char           B2_Coeh;
11302 +    unsigned char           B2_Coel;
11303 +    Clock_setup0_t          Clk_Set0;
11304 +    Clock_setup1_t          Clk_Set1;
11305 +    unsigned char           PWM_Confh;
11306 +    unsigned char           PWM_Confl;
11307 +    Bias_Vreg0_t            Bias_Vreg0;
11308 +    unsigned char           Bias_Vreg1;
11309 +    Adc_Gen0_t              Adc_Gen0;
11310 +    Adc_Gen1_t              Adc_Gen1;
11311 +    Adc_CON0_t              Adc_Con0;
11312 +    Adc_CON1_t              Adc_Con1;
11313 +    unsigned char           res0[5];
11314 +    NonOv_Delay_t           Non_OV_Delay;
11315 +    unsigned char           res1;
11316 +    unsigned char           Duty_Cycle_max_sat;
11317 +    unsigned char           Duty_Cycle_min_sat;
11318 +    unsigned char           res2[6];
11319 +    Osc_Conf_t              Osc_Conf;
11320 +    Osc_Status_t            Osc_Sta;
11321 +}  __attribute__((packed)) Dcdc_register_map;
11322 +
11323 +/*Define a pointer to the platform dependent set function*/
11324 +typedef int (*IfxDcdcPlatformSetCallback_t)(int arg);
11325 +/*Define a pointer to the platform dependent get function*/
11326 +typedef int (*IfxDcdcPlatformGetCallback_t)(void);
11327 +/*Define a pointer to the platform dependent Enable/Disable function*/
11328 +typedef int (*IfxDcdcPlatformEnableDisableCallback_t)(void);
11329 +/*CB type to set the Non-OV Delay*/
11330 +typedef int (*IfxDcdcPlatformSetCallbackType2_t)(unsigned int arg1,
11331 +                                                 unsigned int arg2);
11332 +
11333 +/*Table which contains the pointers to the platform dependent callbacks
11334 +* These callbacks would be used to access platform dependent DCDC converter
11335 +* Registers, Each platform should provide these callbacks*/
11336 +typedef struct  _Ifx_dcdc_platform_callbacks_table {
11337 +    IfxDcdcPlatformSetCallback_t            Ifx_dcdc_voltage_set_cb;
11338 +    IfxDcdcPlatformGetCallback_t            Ifx_dcdc_voltage_get_cb;
11339 +    IfxDcdcPlatformSetCallback_t            Ifx_dcdc_DutyCycleMax_set_cb;
11340 +    IfxDcdcPlatformSetCallback_t            Ifx_dcdc_PwmSwitchingFreq_set_cb;
11341 +    IfxDcdcPlatformSetCallbackType2_t       Ifx_dcdc_NonOvDelay_set_cb;
11342 +    IfxDcdcPlatformEnableDisableCallback_t  Ifx_dcdc_PfmModeEnable_cb;
11343 +    IfxDcdcPlatformEnableDisableCallback_t  Ifx_dcdc_PfmModeDisable_cb;
11344 +} Ifx_dcdc_platform_callbacks_table;
11345 +#endif
11346 diff --git a/arch/mips/include/asm/ifx/ifx_dma_core.h b/arch/mips/include/asm/ifx/ifx_dma_core.h
11347 new file mode 100644
11348 index 0000000..20c2d57
11349 --- /dev/null
11350 +++ b/arch/mips/include/asm/ifx/ifx_dma_core.h
11351 @@ -0,0 +1,316 @@
11352 +/**
11353 +** FILE NAME    : ifx_dma_core.h
11354 +** PROJECT      : IFX UEIP
11355 +** MODULES      : Central DMA
11356 +** DATE         : 03 June 2009
11357 +** AUTHOR       : Reddy Mallikarjuna
11358 +** DESCRIPTION  : IFX Cross-Platform Central DMA driver header file
11359 +** COPYRIGHT    :       Copyright (c) 2009
11360 +**                      Infineon Technologies AG
11361 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
11362 +**
11363 +**    This program is free software; you can redistribute it and/or modify
11364 +**    it under the terms of the GNU General Public License as published by
11365 +**    the Free Software Foundation; either version 2 of the License, or
11366 +**    (at your option) any later version.
11367 +**
11368 +** HISTORY
11369 +** $Date                       $Author                 $Comment
11370 +** 03 June 2009                Reddy Mallikarjuna              Initial release
11371 +*******************************************************************************/
11372 +#ifndef _IFX_DMA_CORE_H_
11373 +#define _IFX_DMA_CORE_H_
11374 +
11375 +/*!
11376 +  \defgroup IFX_DMA_CORE UEIP Project - Central DMA core driver
11377 +  \brief UEIP Project - Central DMA core Module, supports IFX CPE platforms(Danube/ASE/ARx/VRx).
11378 + */
11379 +
11380 +/*!
11381 +  \defgroup IFX_DMA_DRV_API External APIs
11382 +  \ingroup IFX_DMA_CORE
11383 +  \brief External APIs definitions for other modules.
11384 + */
11385 +
11386 +/*!
11387 +  \defgroup IFX_DMA_DRV_STRUCTURE Driver Structures
11388 +  \ingroup IFX_DMA_CORE
11389 +  \brief Definitions/Structures of IFX dma core module.
11390 + */
11391 +
11392 +/*!
11393 +  \file ifx_dma_core.h
11394 +  \ingroup IFX_DMA_CORE
11395 +  \brief Header file for IFX Central DMA core driver
11396 + */
11397 +
11398 +/** =============================*/
11399 +/* Includes                      */
11400 +/** =============================*/
11401 +#include <asm/ifx/ifx_types.h>
11402 +
11403 +#define CONFIG_IFX_DMA_DESCRIPTOR_NUMBER       32
11404 +
11405 +/* ============================= */
11406 +/* Local Macros & Definitions    */
11407 +/* ============================= */
11408 +/** Platform specific supported DMA channel & Devices */
11409 +#if defined(CONFIG_DANUBE)
11410 +#define ENABLE_RX_DPLUS_PATH            0
11411 +/** Max num of ports */
11412 +#if !defined(ENABLE_RX_DPLUS_PATH) || !ENABLE_RX_DPLUS_PATH
11413 +#define MAX_DMA_DEVICE_NUM              6
11414 +#else
11415 +#define MAX_DMA_DEVICE_NUM              7
11416 +#endif
11417 +/** Max num of dma channels */
11418 +#define MAX_DMA_CHANNEL_NUM             20
11419 +#elif defined(CONFIG_AMAZON_SE)
11420 +/** Max num of ports */
11421 +#define MAX_DMA_DEVICE_NUM              3
11422 +/** Max num of dma channels */
11423 +#define MAX_DMA_CHANNEL_NUM             10
11424 +#elif defined(CONFIG_AR9)
11425 +/** Max num of ports */
11426 +#define MAX_DMA_DEVICE_NUM              6
11427 +/** Max num of dma channels */
11428 +#define MAX_DMA_CHANNEL_NUM             20
11429 +#elif defined(CONFIG_VR9)
11430 +/** Max num of ports */
11431 +#define MAX_DMA_DEVICE_NUM              7
11432 +/** Max num of dma channels */
11433 +#define MAX_DMA_CHANNEL_NUM             28
11434 +#elif defined(CONFIG_AR10)
11435 +/** Max num of ports */
11436 +#define MAX_DMA_DEVICE_NUM              5
11437 +/** Max num of dma channels */
11438 +#define MAX_DMA_CHANNEL_NUM             24
11439 +#elif defined(CONFIG_HN1)
11440 +/** Max num of ports */
11441 +#define MAX_DMA_DEVICE_NUM              6
11442 +/** Max num of dma channels */
11443 +#define MAX_DMA_CHANNEL_NUM             28
11444 +#else
11445 +#error "Platform is not specified(ifx_dma_core.h)!!!\n"
11446 +#endif
11447 +
11448 +/** Config the Num of descriptors from Kernel configurations
11449 +* or else if will take default number of  descriptors per channel
11450 +*/
11451 +//#ifdef CONFIG_IFX_EXTRA_CFG
11452 +#define IFX_DMA_DESCRIPTOR_OFFSET               CONFIG_IFX_DMA_DESCRIPTOR_NUMBER
11453 +//#else
11454 +//#define IFX_DMA_DESCRIPTOR_OFFSET               32
11455 +//#endif
11456 +
11457 +/*!
11458 +  \addtogroup IFX_DMA_DRV_STRUCTURE
11459 + */
11460 +/*@{*/
11461 +
11462 +/*! \enum  dma_psuedeo_interrupts_t
11463 +* \brief DMA pseudo interrupts.
11464 +    These interrupts are generated by dma core driver to sync with client drivers to handle the data between the clinet and core driver.
11465 +*/
11466 +typedef enum {
11467 +    RCV_INT                 = 1,    /*!< Receive psuedo interrupt */
11468 +    TX_BUF_FULL_INT         = 2,    /*!< Tx channel descriptors full interrupt */
11469 +    TRANSMIT_CPT_INT        = 4,    /*!< Tx channel descriptors available interrupt */
11470 +}dma_psuedeo_interrupts_t;
11471 +
11472 +/*! \enum ifx_dma_channel_onOff_t
11473 + \brief dma channel is on/ off.
11474 +*/
11475 +typedef enum {
11476 +    IFX_DMA_CH_OFF          = 0,    /*!< DMA channel is OFF */
11477 +    IFX_DMA_CH_ON           = 1,    /*!< DMA channel is ON */
11478 +} ifx_dma_channel_onOff_t;
11479 +
11480 +/*! \enum ifx_dma_class_t
11481 + \brief dma channel class value.
11482 +*/
11483 +typedef enum {
11484 +    IFX_DMA_CLASS_0         = 0,
11485 +    IFX_DMA_CLASS_1,
11486 +    IFX_DMA_CLASS_2,
11487 +    IFX_DMA_CLASS_3,
11488 +    IFX_DMA_CLASS_4,
11489 +    IFX_DMA_CLASS_5,
11490 +    IFX_DMA_CLASS_6,
11491 +    IFX_DMA_CLASS_7,
11492 +} ifx_dma_class_t;
11493 +
11494 +/*! \enum ifx_dma_endian_t
11495 + \brief DMA endiannes type.
11496 +*/
11497 +typedef enum {
11498 +    IFX_DMA_ENDIAN_TYPE0    = 0,    /*!< No byte Swapping */
11499 +    IFX_DMA_ENDIAN_TYPE1,           /*!< Byte Swap(B0B1B2B3 => B1B0B3B2)*/
11500 +    IFX_DMA_ENDIAN_TYPE2,           /*!< Word Swap (B0B1B2B3 => B2B3B0B1)*/
11501 +    IFX_DMA_ENDIAN_TYPE3,           /*!< DWord Swap (B0B1B2B3 => B3B2B1B0) */
11502 +}ifx_dma_endian_t;
11503 +
11504 +enum {
11505 +    /** 2 DWORDS */
11506 +    IFX_DMA_BURSTL_2        = 1,
11507 +    /** 4 DWORDS */
11508 +    IFX_DMA_BURSTL_4        = 2,
11509 +    /** 8 DWORDS */
11510 +    IFX_DMA_BURSTL_8        = 3,
11511 +};
11512 +
11513 +/*! \enum ifx_dma_burst_len_t
11514 + \brief DMA Burst length.
11515 +*/
11516 +typedef enum {
11517 +    DMA_BURSTL_2DW          = 2,    /*!< 2 DWORD DMA burst length */
11518 +    DMA_BURSTL_4DW          = 4,    /*!< 4 DWORD DMA burst length */
11519 +    DMA_BURSTL_8DW          = 8,    /*!< 8 DWORD DMA burst length (not supported all peripherals) */
11520 +}ifx_dma_burst_len_t;
11521 +
11522 +/*! \typedef _dma_arbitration_info
11523 + \brief Parameter Structure to used to configure DMA arbitration
11524 + based on packet or burst also Descriptor read back enabled/disabled (Supported only VR9)
11525 + Used by reference dma_device_info
11526 +*/
11527 +typedef struct dma_arbitration_info {
11528 +    IFX_enDis_t  packet_arbitration;        /*!< enabled/disabled packet arbitration*/
11529 +    IFX_enDis_t  multiple_burst_arbitration;/*!< Enabled/Disabled Multi burst arbitration */
11530 +    unsigned int multiple_burst_counter;    /*!< Counter of the Multi burst arbitration(Num of bursts that served before the arbitration of another peri port)*/
11531 +    IFX_enDis_t  desc_read_back; /*!< enabled/disabled Descriptor read back */
11532 +}_dma_arbitration_info;
11533 +
11534 +/*! \typedef _dma_channel_info
11535 + \brief The parameter structure is used to configure the DMA channel info
11536 + when the peripheral driver need to register with DMA core device driver.
11537 +*/
11538 +typedef struct dma_channel_info {
11539 +    int rel_chan_no;        /*!< Relative channel number(if more than one DMA channel for device) */
11540 +    int dir;                /*!< Direction of channel */
11541 +    int irq;                /*!< DMA channel IRQ number */
11542 +    unsigned int desc_base; /*!< Channel descriptor base address*/
11543 +    int desc_len;           /*!< Num of descriptors per channel */
11544 +    int curr_desc;          /*!< Current Descriptor number*/
11545 +    int prev_desc;          /*!< Previous Descriptor number */
11546 +    int byte_offset;        /*!< Byte offset */
11547 +    int desc_handle;        /*!< Descriptor handled flag ( to handle Rx Descriptor by client driver)*/
11548 +    int weight;             /*!< WFQ present weight value for DMA channel */
11549 +    int default_weight;     /*!< WFQ default weight value to handle in driver for DMA channel */
11550 +    int tx_channel_weight;  /*!< Config the Tx DMA channel weight value */
11551 +    ifx_dma_class_t class_value;    /*!< Config the DMA class value */
11552 +    int packet_size;        /*!< Size of the packet length */
11553 +    int channel_packet_drop_enable; /*!< Config channel based packet drop(supported only VR9)*/
11554 +    int channel_packet_drop_counter;/*!< Channel based packet drop counter */
11555 +    int peri_to_peri;       /*!< Config Peripheral to Peripheral(not supported Danube) */
11556 +    int global_buffer_len;  /*!< Config global buffer length, valid only when enabled peri_to_peri) */
11557 +    int loopback_enable;    /*!< Config Loop back between the DMA channels (Supported only VRx)*/
11558 +    int loopback_channel_number;    /*!< Config the loopback Channel number (supported only VRx) */
11559 +    int req_irq_to_free;    /*!< Release the DMA channel IRQ, which was already requested */
11560 +    int dur;                /*!< Flag for Descriptor underrun interrupt */
11561 +    spinlock_t  irq_lock;   /*!< spin lock */
11562 +    ifx_dma_channel_onOff_t control;    /*!< Channel on/off flag */
11563 +    void* opt[IFX_DMA_DESCRIPTOR_OFFSET];   /*!< Optional info*/
11564 +    void* dma_dev;  /*!< Pointing to the devices */
11565 +    void (*open)(struct dma_channel_info* pCh); /*!< DMA channel ON */
11566 +    void (*close)(struct dma_channel_info* pCh);/*!< DMA channel OFF */
11567 +    void (*reset)(struct dma_channel_info* pCh);/*!< Reset DMA channel */
11568 +    void (*enable_irq)(struct dma_channel_info* pCh);/*!< Enable DMA channel interrupt */
11569 +    void (*disable_irq)(struct dma_channel_info* pCh);/*!< Disable DMA channel interrupt */
11570 +} _dma_channel_info;
11571 +
11572 +/*! \typedef _dma_device_info
11573 + \brief The parameter structure is used to configure the DMA Peripheral ports info
11574 + when the peripheral driver need to register with DMA core device driver.
11575 +*/
11576 +typedef struct dma_device_info {
11577 +    char device_name[16];       /*!< Peripheral Device name */
11578 +    int port_reserved;          /*!< Reserve the device by client driver */
11579 +    int port_num;               /*!< Port number */
11580 +    ifx_dma_burst_len_t tx_burst_len;   /*!< Configure the Tx burst length */
11581 +    ifx_dma_burst_len_t rx_burst_len;   /*!< Conigure the Rx burst length */
11582 +    int port_tx_weight;             /*!< Configure the Port based weight value */
11583 +    int port_packet_drop_enable;    /*!< Packet drop Enabled/Disabled*/
11584 +    int port_packet_drop_counter;   /*!< Packet drop counter */
11585 +    int mem_port_control;       /*!< Configure the mem port control, only used Memory Ports */
11586 +    ifx_dma_endian_t tx_endianness_mode;    /*!< Configure the Endiannes in Tx direction */
11587 +    ifx_dma_endian_t rx_endianness_mode;    /*!< Configure the Endiannes in Rx direction */
11588 +    int current_tx_chan;        /*!< Current Tx channel of the device*/
11589 +    int current_rx_chan;        /*!< Current Rx channel of the device */
11590 +    int        num_tx_chan;            /*!< Config the num of Tx channels for device */
11591 +    int        num_rx_chan;            /*!< Config the num of Rx channels for device */
11592 +    int max_rx_chan_num;        /*!< Max number of Rx channels supported */
11593 +    int max_tx_chan_num;        /*!< Max number of Tx channels supported */
11594 +    spinlock_t  irq_lock;       /*!< spin lock */
11595 +    _dma_arbitration_info arbitration_info; /*!< Structure of the arbitration config*/
11596 +    _dma_channel_info* tx_chan[MAX_DMA_CHANNEL_NUM];    /*!< Max number of Channesl */
11597 +    _dma_channel_info* rx_chan[MAX_DMA_CHANNEL_NUM];    /*!< Max number of Channesl */
11598 +    u8* (*buffer_alloc)(int len, int* offset, void** opt);  /*!< Buffer allocation */
11599 +    int (*buffer_free)(u8* dataptr, void* opt);             /*!< Buffer free */
11600 +    int (*intr_handler)(struct dma_device_info* info, int status); /*!< DMA pseudo interrupt handler */
11601 +    void (*activate_poll)(struct dma_device_info* dma_dev); /*!< activate the polling  (Used when NAPI enables)*/
11602 +    void (*inactivate_poll)(struct dma_device_info* dma_dev);   /*!< Deactivate the polling (used when NAPI enabled) */
11603 +    void * priv;        /*!< Pointer to the device private structure */
11604 +}_dma_device_info;
11605 +
11606 +/* @} */
11607 +
11608 +/** Reserve the dma device port
11609 +*   This function should call before the dma_device_register */
11610 +extern _dma_device_info* dma_device_reserve(char* dev_name);
11611 +
11612 +/** Unreseve the dma device port
11613 +*   This function will called after the dma_device_unregister */
11614 +extern int dma_device_release(_dma_device_info* dev);
11615 +
11616 +/** Register with DMA device driver.
11617 +This function should call after dma_device_reserve function.
11618 +*   This function register with dma device driver to handle dma functionality.
11619 +*   Should provide the required configuration info during the register with dma device.
11620 +*   if not provide config info, then take default values. */
11621 +extern int dma_device_register(_dma_device_info* info);
11622 +
11623 +/** Unregister with DMA core driver
11624 +*   This function unregister with dma core driver. Once it unregister there is no
11625 +*       DMA handling with client driver.*/
11626 +extern int dma_device_unregister(_dma_device_info* info);
11627 +
11628 +/** Read data packet from DMA Rx channel.
11629 +*   This function gets the data from the current rx descriptor of the DMA channel and send
11630 +*      to the client driver.
11631 +*   This functions is called when the client driver gets a pseudo DMA interrupt(RCV_INT).
11632 +*   Handle with care when call this function as well as dma_device_desc_setup function.*/
11633 +extern int dma_device_read(struct dma_device_info* info, u8** dataptr, void** opt);
11634 +
11635 +/** Write data Packet to DMA Tx channel.
11636 +*   This function gets the data packet from the client driver and send over on DMA channel.*/
11637 +extern int dma_device_write(struct dma_device_info* info, u8* dataptr, int len, void* opt);
11638 +
11639 +/** Setup the DMA channel descriptor.
11640 +*   This function setup the descriptor of the DMA channel used by client driver.
11641 +*   The client driver will take care the buffer allocation and do proper checking of
11642 +*       buffer for DMA burst alignment.
11643 +*   Handle with care when call this function as well as dma_device_read function */
11644 +extern int dma_device_desc_setup(_dma_device_info *dma_dev, char *buf, size_t len);
11645 +
11646 +/** Clear the interrupt status flag
11647 +*   This function used to exit from DMA tasklet(tasklet don't need to run again and again )
11648 +*   This is also used to avoid multiple psuedo interrupt (RCV_INT) per packet.*/
11649 +extern int dma_device_clear_int(_dma_device_info *dma_dev, int dir);
11650 +
11651 +/**Clear the descriptor status word from the client driver once receive
11652 +    a pseudo interrupt(RCV_INT) from the DMA module to avoid duplicate interrupts from tasklet.
11653 +*/
11654 +extern int dma_device_clear_desc_status_word(_dma_device_info *dma_dev, int dir);
11655 +
11656 +/** Poll the DMA device channel descriptors
11657 +*   This function polls the interrupts status in polling mode. */
11658 +extern int dma_device_poll(struct dma_device_info* info, int work_to_do, int *work_done);
11659 +
11660 +/** setup the dma channel class value
11661 +*   This function setup the class of service value for DMA channel.*/
11662 +extern void dma_device_setup_class_val(_dma_channel_info* pCh, int cls);
11663 +
11664 +/** poll DMA ownership bit to ensure that rx transactions are complete
11665 +*   to prevent descriptor errors */
11666 +extern void poll_dma_ownership_bit(_dma_device_info *dma_dev);
11667 +#endif /* _IFX_DMA_CORE_H_ */
11668 diff --git a/arch/mips/include/asm/ifx/ifx_ebu_led.h b/arch/mips/include/asm/ifx/ifx_ebu_led.h
11669 new file mode 100644
11670 index 0000000..c14b621
11671 --- /dev/null
11672 +++ b/arch/mips/include/asm/ifx/ifx_ebu_led.h
11673 @@ -0,0 +1,76 @@
11674 +/******************************************************************************
11675 +**
11676 +** FILE NAME    : ifx_ebu_led.h
11677 +** PROJECT      : UEIP
11678 +** MODULES      : EBU to Control LEDs
11679 +**
11680 +** DATE         : 16 Jul 2009
11681 +** AUTHOR       : Xu Liang
11682 +** DESCRIPTION  : Global EBU LED Controller driver header file
11683 +** COPYRIGHT    :       Copyright (c) 2006
11684 +**                      Infineon Technologies AG
11685 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
11686 +**
11687 +**    This program is free software; you can redistribute it and/or modify
11688 +**    it under the terms of the GNU General Public License as published by
11689 +**    the Free Software Foundation; either version 2 of the License, or
11690 +**    (at your option) any later version.
11691 +**
11692 +** HISTORY
11693 +** $Date        $Author         $Comment
11694 +** 16 JUL 2009  Xu Liang        Init Version
11695 +*******************************************************************************/
11696 +
11697 +#ifndef IFX_EBU_LED_H
11698 +#define IFX_EBU_LED_H
11699 +
11700 +
11701 +
11702 +/*!
11703 +  \defgroup IFX_LEDEBU UEIP Project - LED EBU sub-driver module
11704 +  \brief UEIP Project - LED EBU sub-driver module, support Danube, Amazon-SE, AR9, VR9.
11705 + */
11706 +
11707 +/*!
11708 +  \defgroup IFX_LEDEBU_API APIs
11709 +  \ingroup IFX_LEDEBU
11710 +  \brief APIs used by other drivers/modules.
11711 + */
11712 +
11713 +/*!
11714 +  \file ifx_ebu_led.h
11715 +  \ingroup IFX_LEDEBU
11716 +  \brief LED EBU sub-driver header file
11717 + */
11718 +
11719 +
11720 +
11721 +/*
11722 + * ####################################
11723 + *                IOCTL
11724 + * ####################################
11725 + */
11726 +
11727 +
11728 +
11729 +/*
11730 + * ####################################
11731 + *                 API
11732 + * ####################################
11733 + */
11734 +
11735 +#ifdef __KERNEL__
11736 + #ifdef CONFIG_IFX_EBU_LED
11737 +  int ifx_ebu_led_set_data(unsigned int led, unsigned int data);
11738 +  void ifx_ebu_led_enable(void);
11739 +  void ifx_ebu_led_disable(void);
11740 + #else
11741 +  #define ifx_ebu_led_set_data(led, data)
11742 +  #define ifx_ebu_led_enable()
11743 +  #define ifx_ebu_led_disable()
11744 + #endif
11745 +#endif
11746 +
11747 +
11748 +
11749 +#endif  //  IFX_EBU_LED_H
11750 diff --git a/arch/mips/include/asm/ifx/ifx_eth_framework.h b/arch/mips/include/asm/ifx/ifx_eth_framework.h
11751 new file mode 100644
11752 index 0000000..b55d735
11753 --- /dev/null
11754 +++ b/arch/mips/include/asm/ifx/ifx_eth_framework.h
11755 @@ -0,0 +1,90 @@
11756 +/******************************************************************************
11757 +**
11758 +** FILE NAME    : ifx_eth_framework.h
11759 +** PROJECT      : UEIP
11760 +** MODULES      : ETH
11761 +**
11762 +** DATE         : 2 Nov 2010
11763 +** AUTHOR       : Xu Liang
11764 +** DESCRIPTION  : Global ETH driver framework header file
11765 +** COPYRIGHT    :              Copyright (c) 2009
11766 +**                          Lantiq Deutschland GmbH
11767 +**                   Am Campeon 3; 85579 Neubiberg, Germany
11768 +**
11769 +**   For licensing information, see the file 'LICENSE' in the root folder of
11770 +**   this software module.
11771 +**
11772 +** HISTORY
11773 +** $Date        $Author         $Comment
11774 +** 02 NOV 2010  Xu Liang        Init Version
11775 +*******************************************************************************/
11776 +
11777 +
11778 +
11779 +#ifndef IFX_ETH_FRAMEWORK_H
11780 +#define IFX_ETH_FRAMEWORK_H
11781 +
11782 +
11783 +
11784 +/*
11785 + * ####################################
11786 + *              Data Type
11787 + * ####################################
11788 + */
11789 +
11790 +typedef enum {
11791 +    IFX_ETH_FW_POLL_COMPLETE = 0,
11792 +    IFX_ETH_FW_POLL_CONTINUE = 1,
11793 +} ifx_eth_fw_poll_ret_t;
11794 +
11795 +struct ifx_eth_fw_netdev_ops {
11796 +    //  routines usually implemented by IFX ETH/PPE drivers
11797 +    //  not all routines defined in net_device/net_device_ops are covered
11798 +    int             (*init)(struct net_device *dev);
11799 +       void            (*uninit)(struct net_device *dev);
11800 +
11801 +       int                         (*open)(struct net_device *dev);
11802 +       int                         (*stop)(struct net_device *dev);
11803 +
11804 +       int             (*start_xmit)(struct sk_buff *skb, struct net_device *dev);
11805 +
11806 +       void            (*set_multicast_list)(struct net_device *dev);
11807 +       int             (*set_mac_address)(struct net_device *dev, void *addr);
11808 +       int             (*do_ioctl)(struct net_device *dev, struct ifreq *ifr, int cmd);
11809 +       int             (*set_config)(struct net_device *dev, struct ifmap *map);
11810 +       int             (*change_mtu)(struct net_device *dev, int new_mtu);
11811 +       int                         (*neigh_setup)(struct net_device *dev, struct neigh_parms *);
11812 +
11813 +       struct net_device_stats*
11814 +                       (*get_stats)(struct net_device *dev);
11815 +
11816 +#ifdef CONFIG_NET_POLL_CONTROLLER
11817 +       void            (*poll_controller)(struct net_device *dev);
11818 +#endif
11819 +    ifx_eth_fw_poll_ret_t
11820 +                    (*poll)(struct net_device *dev, int work_to_do, int *work_done);
11821 +    int             weight;
11822 +
11823 +    void            (*tx_timeout)(struct net_device *dev);
11824 +    int             watchdog_timeo;
11825 +};
11826 +
11827 +
11828 +
11829 +/*
11830 + * ####################################
11831 + *             Declaration
11832 + * ####################################
11833 + */
11834 +
11835 +extern void *ifx_eth_fw_netdev_priv(struct net_device *dev);
11836 +extern struct net_device *ifx_eth_fw_alloc_netdev(int sizeof_priv, const char *name, struct ifx_eth_fw_netdev_ops *ops);
11837 +extern void ifx_eth_fw_free_netdev(struct net_device *dev, int force);
11838 +extern int ifx_eth_fw_register_netdev(struct net_device *dev);
11839 +void ifx_eth_fw_unregister_netdev(struct net_device *dev, int force);
11840 +extern int ifx_eth_fw_poll_schedule(struct net_device *dev);
11841 +extern int ifx_eth_fw_poll_complete(struct net_device *dev);
11842 +
11843 +
11844 +
11845 +#endif  //  IFX_ETH_FRAMEWORK_H
11846 diff --git a/arch/mips/include/asm/ifx/ifx_gpio.h b/arch/mips/include/asm/ifx/ifx_gpio.h
11847 new file mode 100644
11848 index 0000000..429029e
11849 --- /dev/null
11850 +++ b/arch/mips/include/asm/ifx/ifx_gpio.h
11851 @@ -0,0 +1,428 @@
11852 +/******************************************************************************
11853 +**
11854 +** FILE NAME    : ifx_gpio.h
11855 +** PROJECT      : UEIP
11856 +** MODULES      : GPIO
11857 +**
11858 +** DATE         : 3 Jul 2009
11859 +** AUTHOR       : Xu Liang
11860 +** DESCRIPTION  : Global GPIO driver header file
11861 +** COPYRIGHT    :       Copyright (c) 2006
11862 +**                      Infineon Technologies AG
11863 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
11864 +**
11865 +**    This program is free software; you can redistribute it and/or modify
11866 +**    it under the terms of the GNU General Public License as published by
11867 +**    the Free Software Foundation; either version 2 of the License, or
11868 +**    (at your option) any later version.
11869 +**
11870 +** HISTORY
11871 +** $Date        $Author         $Comment
11872 +** 03 JUL 2009  Xu Liang        Init Version
11873 +*******************************************************************************/
11874 +
11875 +#ifndef IFX_GPIO_H
11876 +#define IFX_GPIO_H
11877 +
11878 +
11879 +
11880 +/*!
11881 +  \defgroup IFX_GPIO UEIP Project - GPIO driver module
11882 +  \brief UEIP Project - GPIO driver module, support Danube, Amazon-SE, AR9, VR9.
11883 + */
11884 +
11885 +/*!
11886 +  \defgroup IFX_GPIO_API APIs
11887 +  \ingroup IFX_GPIO
11888 +  \brief APIs used by other drivers/modules.
11889 + */
11890 +
11891 +/*!
11892 +  \defgroup IFX_GPIO_IOCTL IOCTL Commands
11893 +  \ingroup IFX_GPIO
11894 +  \brief IOCTL Commands used by user application.
11895 + */
11896 +
11897 +/*!
11898 +  \defgroup IFX_GPIO_STRUCT Structures
11899 +  \ingroup IFX_GPIO
11900 +  \brief Structures used by user application.
11901 + */
11902 +
11903 +/*!
11904 +  \file ifx_gpio.h
11905 +  \ingroup IFX_GPIO
11906 +  \brief GPIO driver header file
11907 + */
11908 +
11909 +
11910 +
11911 +/*
11912 + * ####################################
11913 + *              Definition
11914 + * ####################################
11915 + */
11916 +
11917 +#define IFX_GPIO_PIN_NUMBER_PER_PORT    16
11918 +#define IFX_GPIO_PIN_ID(port, pin)      ((port) * IFX_GPIO_PIN_NUMBER_PER_PORT + (pin))
11919 +#define IFX_GPIO_PIN_ID_TO_PORT(pin_id) (pin_id >> 4)
11920 +#define IFX_GPIO_PIN_ID_TO_PIN(pin_id)  (pin_id & 0x0F)
11921 +
11922 +enum {
11923 +    IFX_GPIO_PIN_AVAILABLE  = 0,
11924 +    IFX_GPIO_MODULE_MIN     = IFX_GPIO_PIN_AVAILABLE,
11925 +    //  following are module_id used by component while registering
11926 +    IFX_GPIO_MODULE_TEST,
11927 +    IFX_GPIO_MODULE_MEI,
11928 +    IFX_GPIO_MODULE_DSL_NTR,
11929 +    IFX_GPIO_MODULE_SSC,
11930 +    IFX_GPIO_MODULE_ASC0,
11931 +    IFX_GPIO_MODULE_SDIO,
11932 +    IFX_GPIO_MODULE_LEDC,
11933 +    IFX_GPIO_MODULE_USB,
11934 +    IFX_GPIO_MODULE_INTERNAL_SWITCH,
11935 +    IFX_GPIO_MODULE_PCI,
11936 +    IFX_GPIO_MODULE_PCIE,
11937 +    IFX_GPIO_MODULE_NAND,
11938 +    IFX_GPIO_MODULE_PPA,
11939 +    IFX_GPIO_MODULE_TAPI_VMMC,
11940 +    IFX_GPIO_MODULE_TAPI_DEMO,
11941 +    IFX_GPIO_MODULE_TAPI_FXO,
11942 +    IFX_GPIO_MODULE_TAPI_DXT,
11943 +    IFX_GPIO_MODULE_TAPI_VCPE,
11944 +    IFX_GPIO_MODULE_VINAX,
11945 +    IFX_GPIO_MODULE_USIF_UART,
11946 +    IFX_GPIO_MODULE_USIF_SPI,
11947 +    IFX_GPIO_MODULE_SPI_FLASH,
11948 +    IFX_GPIO_MODULE_SPI_EEPROM,
11949 +    IFX_GPIO_MODULE_USIF_SPI_SFLASH,
11950 +    IFX_GPIO_MODULE_LED,
11951 +    IFX_GPIO_MODULE_EBU_LED,
11952 +    IFX_GPIO_MODULE_EXIN,   //  external interrupt detection unit
11953 +    IFX_GPIO_MODULE_PAGE,   //  page button gpio
11954 +    IFX_GPIO_MODULE_DECT,   //  DECT
11955 +    IFX_GPIO_MODULE_SI,
11956 +    IFX_GPIO_MODULE_SWRESET,// sw reset button
11957 +    //  add more component in the future
11958 +    IFX_GPIO_MODULE_MAX,
11959 +    //  flag to init module during system bootup no matter whether this module is loaded or not
11960 +    IFX_GPIO_MODULE_EARLY_REGISTER = 0x08000000,    //  this bit flag trigger pin init during system bootup
11961 +};
11962 +
11963 +#define IFX_GPIO_DECLARE_MODULE_NAME(var)   \
11964 +    char *var[] = {                         \
11965 +        "Available",                        \
11966 +        "TEST",                             \
11967 +        "MEI",                              \
11968 +        "DSL-NTR",                          \
11969 +        "SSC",                              \
11970 +        "ASC0",                             \
11971 +        "SDIO",                             \
11972 +        "LEDC",                             \
11973 +        "USB",                              \
11974 +        "INT_SW",                           \
11975 +        "PCI",                              \
11976 +        "PCIE",                             \
11977 +        "NAND",                             \
11978 +        "PPA",                              \
11979 +        "TAPI-VMMC",                        \
11980 +        "TAPI-DEMO",                        \
11981 +        "TAPI-FXO",                         \
11982 +        "TAPI-DXT",                         \
11983 +        "TAPI-VCPE",                        \
11984 +        "VINAX",                            \
11985 +        "USIF-UART",                        \
11986 +        "USIF-SPI",                         \
11987 +        "SFLASH",                           \
11988 +        "EEPROM",                           \
11989 +        "USIF-SFLASH",                      \
11990 +        "LED",                              \
11991 +        "EBU_LED",                          \
11992 +        "EXIN",                             \
11993 +        "PAGE_BUTTON",                      \
11994 +        "DECT",                             \
11995 +        "SERIAL_IN",                        \
11996 +        "SWRESET",                          \
11997 +    }
11998 +
11999 +
12000 +
12001 +/*
12002 + * ####################################
12003 + *                IOCTL
12004 + * ####################################
12005 + */
12006 +
12007 +/*!
12008 +  \addtogroup IFX_GPIO_STRUCT
12009 + */
12010 +/*@{*/
12011 +
12012 +/*!
12013 +  \struct ifx_gpio_ioctl_parm
12014 +  \brief Structure used for single pin configuration.
12015 +
12016 +  User application use this structure to call single pin configuration IOCTL commands:
12017 +  IFX_GPIO_IOC_OD, IFX_GPIO_IOC_PUDSEL, IFX_GPIO_IOC_PUDEN, IFX_GPIO_IOC_STOFF,
12018 +  IFX_GPIO_IOC_DIR, IFX_GPIO_IOC_OUTPUT, IFX_GPIO_IOC_INPUT, IFX_GPIO_IOC_ALTSEL0,
12019 +  IFX_GPIO_IOC_ALTSEL1. "port", "pin" and "module" are input. Driver takes input
12020 +  "port" and "pin" to identify which pin to configure. "module" is module ID so that
12021 +  driver can do sanity check to avoid improper pin usage (e.g. two module share one pin).
12022 +  "value" could be either input or output.
12023 + */
12024 +struct ifx_gpio_ioctl_parm {
12025 +    int port;          /*!< input, GPIO port number 0 ~ 3           */
12026 +    int pin;           /*!< input, GPIO pin number 0 ~ 15           */
12027 +    int value;         /*!< input/output, value to be set (or get)  */
12028 +    int module;        /*!< input, module id of this operation      */
12029 +};
12030 +
12031 +/*!
12032 +  \struct ifx_gpio_ioctl_version
12033 +  \brief Structure used for query of driver version.
12034 + */
12035 +struct ifx_gpio_ioctl_version {
12036 +    unsigned int    major;  /*!< output, major number of driver */
12037 +    unsigned int    mid;    /*!< output, mid number of driver */
12038 +    unsigned int    minor;  /*!< output, minor number of driver */
12039 +};
12040 +
12041 +/*!
12042 +  \struct ifx_gpio_ioctl_pin_reserve
12043 +  \brief Structure used to reserve pin.
12044 + */
12045 +struct ifx_gpio_ioctl_pin_reserve {
12046 +    int             pin;        /*!< input, pin ID */
12047 +    int             module_id;  /*!< input, module ID */
12048 +};
12049 +
12050 +/*!
12051 +  \struct ifx_gpio_ioctl_pin_config
12052 +  \brief Structure used for single pin configuration (IFX_GPIO_IOC_PIN_CONFIG).
12053 +
12054 +  User application use this structure to call pin configuration IOCTL command - IFX_GPIO_IOC_PIN_CONFIG.
12055 + */
12056 +struct ifx_gpio_ioctl_pin_config {
12057 +    int             module_id;  /*!< input, module ID */
12058 +    int             pin;        /*!< input, pin ID */
12059 +#define IFX_GPIO_IOCTL_PIN_CONFIG_OD_SET        (1 << 0)    /*!< config flag, enable Open Drain */
12060 +#define IFX_GPIO_IOCTL_PIN_CONFIG_OD_CLEAR      (1 << 1)    /*!< config flag, disable Open Drain */
12061 +#define IFX_GPIO_IOCTL_PIN_CONFIG_PUDSEL_SET    (1 << 2)    /*!< config flag, set Pull-Up */
12062 +#define IFX_GPIO_IOCTL_PIN_CONFIG_PUDSEL_CLEAR  (1 << 3)    /*!< config flag, set Pull-Down */
12063 +#define IFX_GPIO_IOCTL_PIN_CONFIG_PUDEN_SET     (1 << 4)    /*!< config flag, enable Pull-Up/Down */
12064 +#define IFX_GPIO_IOCTL_PIN_CONFIG_PUDEN_CLEAR   (1 << 5)    /*!< config flag, disable Pull-Up/Down */
12065 +#define IFX_GPIO_IOCTL_PIN_CONFIG_STOFF_SET     (1 << 6)    /*!< config flag, enable Schmitt Trigger */
12066 +#define IFX_GPIO_IOCTL_PIN_CONFIG_STOFF_CLEAR   (1 << 7)    /*!< config flag, disable Schmitt Trigger */
12067 +#define IFX_GPIO_IOCTL_PIN_CONFIG_DIR_OUT       (1 << 8)    /*!< config flag, configure GPIO pin as output */
12068 +#define IFX_GPIO_IOCTL_PIN_CONFIG_DIR_IN        (1 << 9)    /*!< config flag, configure GPIO pin as input */
12069 +#define IFX_GPIO_IOCTL_PIN_CONFIG_OUTPUT_SET    (1 << 10)   /*!< config flag, output 1 */
12070 +#define IFX_GPIO_IOCTL_PIN_CONFIG_OUTPUT_CLEAR  (1 << 11)   /*!< config flag, output 0 */
12071 +#define IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_SET   (1 << 12)   /*!< config flag, set Alternative Select 0 with value 1 */
12072 +#define IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL0_CLEAR (1 << 13)   /*!< config flag, set Alternative Select 0 with value 0 */
12073 +#define IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_SET   (1 << 14)   /*!< config flag, set Alternative Select 1 with value 1 */
12074 +#define IFX_GPIO_IOCTL_PIN_CONFIG_ALTSEL1_CLEAR (1 << 15)   /*!< config flag, set Alternative Select 1 with value 0 */
12075 +    unsigned int    config;     /*!< input, config flags */
12076 +};
12077 +
12078 +/*!
12079 +  \struct ifx_gpio_ioctl_module_query
12080 +  \brief Structure used for query of port.
12081 +
12082 +  User application use this structure to call IOCTL command - IFX_GPIO_IOC_MODULE_QUERY.
12083 +  Driver will check the GPIO port and return all pins' status of this port.
12084 + */
12085 +struct ifx_gpio_ioctl_module_query {
12086 +    int             module_id;  /*!< input, ID of port (0 ~ 3) */
12087 +    unsigned int    pin_num;    /*!< input, number of pins in this port */
12088 +    unsigned int    pin[IFX_GPIO_PIN_NUMBER_PER_PORT];  /*!< input, status of each pin (module using this pin) */
12089 +};
12090 +
12091 +/*!
12092 +  \struct ifx_gpio_ioctl_pin_query
12093 +  \brief Structure used for query of pin.
12094 +
12095 +  User application use this structure to call IOCTL command - IFX_GPIO_IOC_PIN_CONFIG.
12096 +  Driver will check the module ID using this pin. If this pin is configured as input,
12097 +  the input value will be stored in member "input".
12098 + */
12099 +struct ifx_gpio_ioctl_pin_query {
12100 +    int             pin;        /*!< input, pin ID to query */
12101 +    int             module_id;  /*!< output, module ID using this pin, ZERO if the pin is not reserved */
12102 +    int             input;      /*!< output, input value if this pin is configured as input */
12103 +};
12104 +
12105 +/*@}*/
12106 +
12107 +
12108 +/*!
12109 +  \addtogroup IFX_GPIO_IOCTL
12110 + */
12111 +/*@{*/
12112 +#define IFX_GPIO_IOC_MAGIC              0xbf
12113 +//  backward compatible
12114 +/*!
12115 +  \def IFX_GPIO_IOC_OD
12116 +  \brief GPIO IOCTL Command - Configure Open Drain for given pin.
12117 +
12118 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to configure Open Drain for given pin.
12119 + */
12120 +#define IFX_GPIO_IOC_OD                 _IOW( IFX_GPIO_IOC_MAGIC,  0, struct ifx_gpio_ioctl_parm)
12121 +/*!
12122 +  \def IFX_GPIO_IOC_PUDSEL
12123 +  \brief GPIO IOCTL Command - Configure Pull-Up/Down resistor for given pin.
12124 +
12125 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to configure Pull-Up/Down resistor for given pin.
12126 + */
12127 +#define IFX_GPIO_IOC_PUDSEL             _IOW( IFX_GPIO_IOC_MAGIC,  1, struct ifx_gpio_ioctl_parm)
12128 +/*!
12129 +  \def IFX_GPIO_IOC_PUDEN
12130 +  \brief GPIO IOCTL Command - Enable/Disable Pull-Up/Down feature for given pin.
12131 +
12132 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to enable/disable Pull-Up/Down feature for given pin.
12133 + */
12134 +#define IFX_GPIO_IOC_PUDEN              _IOW( IFX_GPIO_IOC_MAGIC,  2, struct ifx_gpio_ioctl_parm)
12135 +/*!
12136 +  \def IFX_GPIO_IOC_STOFF
12137 +  \brief GPIO IOCTL Command - Enable/Disable Pull-Up/Down feature for given pin.
12138 +
12139 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to enable/disable Pull-Up/Down feature for given pin.
12140 + */
12141 +#define IFX_GPIO_IOC_STOFF              _IOW( IFX_GPIO_IOC_MAGIC,  3, struct ifx_gpio_ioctl_parm)
12142 +/*!
12143 +  \def IFX_GPIO_IOC_DIR
12144 +  \brief GPIO IOCTL Command - Configure given pin to be input or output.
12145 +
12146 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to configure given pin to be input or output.
12147 + */
12148 +#define IFX_GPIO_IOC_DIR                _IOW( IFX_GPIO_IOC_MAGIC,  4, struct ifx_gpio_ioctl_parm)
12149 +/*!
12150 +  \def IFX_GPIO_IOC_OUTPUT
12151 +  \brief GPIO IOCTL Command - Configure given pin to output 0 or 1.
12152 +
12153 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to configure given pin to output 0 or 1.
12154 + */
12155 +#define IFX_GPIO_IOC_OUTPUT             _IOW( IFX_GPIO_IOC_MAGIC,  5, struct ifx_gpio_ioctl_parm)
12156 +/*!
12157 +  \def IFX_GPIO_IOC_INPUT
12158 +  \brief GPIO IOCTL Command - Collect input from given pin.
12159 +
12160 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to collect input from given pin.
12161 + */
12162 +#define IFX_GPIO_IOC_INPUT              _IOWR(IFX_GPIO_IOC_MAGIC,  6, struct ifx_gpio_ioctl_parm)
12163 +/*!
12164 +  \def IFX_GPIO_IOC_ALTSEL0
12165 +  \brief GPIO IOCTL Command - Configure Alternative Select 0 for given pin.
12166 +
12167 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to configure Alternative Select 0 for given pin.
12168 + */
12169 +#define IFX_GPIO_IOC_ALTSEL0            _IOW( IFX_GPIO_IOC_MAGIC,  7, struct ifx_gpio_ioctl_parm)
12170 +/*!
12171 +  \def IFX_GPIO_IOC_ALTSEL1
12172 +  \brief GPIO IOCTL Command - Configure Alternative Select 1 for given pin.
12173 +
12174 +   This command uses structure "ifx_gpio_ioctl_parm" as parameter to configure Alternative Select 1 for given pin.
12175 + */
12176 +#define IFX_GPIO_IOC_ALTSEL1            _IOW( IFX_GPIO_IOC_MAGIC,  8, struct ifx_gpio_ioctl_parm)
12177 +//  UEIP IOCTL commands
12178 +/*!
12179 +  \def IFX_GPIO_IOC_VERSION
12180 +  \brief GPIO IOCTL Command - Get version number of driver.
12181 +
12182 +   This command uses structure "ifx_gpio_ioctl_version" as parameter to get version number of driver.
12183 + */
12184 +#define IFX_GPIO_IOC_VERSION            _IOR( IFX_GPIO_IOC_MAGIC, 10, struct ifx_gpio_ioctl_version)
12185 +/*!
12186 +  \def IFX_GPIO_IOC_REGISTER
12187 +  \brief GPIO IOCTL Command - Register module.
12188 +
12189 +   This command uses "arg" as parameter (module_id) to register module.
12190 + */
12191 +#define IFX_GPIO_IOC_REGISTER           _IO(  IFX_GPIO_IOC_MAGIC, 11)
12192 +/*!
12193 +  \def IFX_GPIO_IOC_DEREGISTER
12194 +  \brief GPIO IOCTL Command - Deregister module.
12195 +
12196 +   This command uses "arg" as parameter (module_id) to deregister module.
12197 + */
12198 +#define IFX_GPIO_IOC_DEREGISTER         _IO(  IFX_GPIO_IOC_MAGIC, 12)
12199 +/*!
12200 +  \def IFX_GPIO_IOC_PIN_RESERVE
12201 +  \brief GPIO IOCTL Command - Reserve pin.
12202 +
12203 +   This command uses struct "ifx_gpio_ioctl_pin_reserve" as parameter to reserve pin.
12204 + */
12205 +#define IFX_GPIO_IOC_PIN_RESERVE        _IOW( IFX_GPIO_IOC_MAGIC, 13, struct ifx_gpio_ioctl_pin_reserve)
12206 +/*!
12207 +  \def IFX_GPIO_IOC_PIN_FREE
12208 +  \brief GPIO IOCTL Command - Free pin.
12209 +
12210 +   This command uses struct "ifx_gpio_ioctl_pin_reserve" as parameter to free pin.
12211 + */
12212 +#define IFX_GPIO_IOC_PIN_FREE           _IOW( IFX_GPIO_IOC_MAGIC, 14, struct ifx_gpio_ioctl_pin_reserve)
12213 +/*!
12214 +  \def IFX_GPIO_IOC_PIN_CONFIG
12215 +  \brief GPIO IOCTL Command - Configure pin.
12216 +
12217 +   This command uses struct "ifx_gpio_ioctl_pin_config" as parameter to configure pin.
12218 + */
12219 +#define IFX_GPIO_IOC_PIN_CONFIG         _IOR( IFX_GPIO_IOC_MAGIC, 15, struct ifx_gpio_ioctl_pin_config)
12220 +/*!
12221 +  \def IFX_GPIO_IOC_MODULE_QUERY
12222 +  \brief GPIO IOCTL Command - Get pin information of given module ID.
12223 +
12224 +   This command uses struct "ifx_gpio_ioctl_module_query" as parameter to get pin information of given module ID.
12225 + */
12226 +#define IFX_GPIO_IOC_MODULE_QUERY       _IOWR(IFX_GPIO_IOC_MAGIC, 16, struct ifx_gpio_ioctl_module_query)
12227 +/*!
12228 +  \def IFX_GPIO_IOC_PIN_QUERY
12229 +  \brief GPIO IOCTL Command - Get pin information of given pin ID.
12230 +
12231 +   This command uses struct "ifx_gpio_ioctl_module_query" as parameter to get pin information of given pin ID.
12232 + */
12233 +#define IFX_GPIO_IOC_PIN_QUERY          _IOWR(IFX_GPIO_IOC_MAGIC, 17, struct ifx_gpio_ioctl_pin_query)
12234 +/*@}*/
12235 +
12236 +
12237 +
12238 +/*
12239 + * ####################################
12240 + *                 API
12241 + * ####################################
12242 + */
12243 +
12244 +#ifdef __KERNEL__
12245 +  /*
12246 +   *    Module Level Functions
12247 +   */
12248 +  int ifx_gpio_register(int module_id);
12249 +  int ifx_gpio_deregister(int module_id);
12250 +  /*
12251 +   *    Pin Operation Functions
12252 +   */
12253 +  int ifx_gpio_output_set(int pin, int module_id);
12254 +  int ifx_gpio_output_clear(int pin, int module_id);
12255 +  int ifx_gpio_input_get(int pin, int module_id, int *input);
12256 +  /*
12257 +   *    Pin Operation Functions (Backward Compatible)
12258 +   */
12259 +  int ifx_gpio_pin_reserve(int pin, int module_id);
12260 +  int ifx_gpio_pin_free(int pin, int module_id);
12261 +  int ifx_gpio_open_drain_set(int pin, int module_id);
12262 +  int ifx_gpio_open_drain_clear(int pin, int module_id);
12263 +  int ifx_gpio_pudsel_set(int pin, int module_id);
12264 +  int ifx_gpio_pudsel_clear(int pin, int module_id);
12265 +  int ifx_gpio_puden_set(int pin, int module_id);
12266 +  int ifx_gpio_puden_clear(int pin, int module_id);
12267 +  int ifx_gpio_stoff_set(int pin, int module_id);
12268 +  int ifx_gpio_stoff_clear(int pin, int module_id);
12269 +  int ifx_gpio_dir_out_set(int pin, int module_id);
12270 +  int ifx_gpio_dir_in_set(int pin, int module_id);
12271 +  int ifx_gpio_altsel0_set(int pin, int module_id);
12272 +  int ifx_gpio_altsel0_clear(int pin, int module_id);
12273 +  int ifx_gpio_altsel1_set(int pin, int module_id);
12274 +  int ifx_gpio_altsel1_clear(int pin, int module_id);
12275 +#endif  //  __KERNEL__
12276 +
12277 +
12278 +
12279 +#endif  //  IFX_GPIO_H
12280 diff --git a/arch/mips/include/asm/ifx/ifx_gptu.h b/arch/mips/include/asm/ifx/ifx_gptu.h
12281 new file mode 100644
12282 index 0000000..1acb9da
12283 --- /dev/null
12284 +++ b/arch/mips/include/asm/ifx/ifx_gptu.h
12285 @@ -0,0 +1,239 @@
12286 +/******************************************************************************
12287 +**
12288 +** FILE NAME    : ifx_gptu.h
12289 +** PROJECT      : IFX UEIP
12290 +** MODULES      : GPTU
12291 +**
12292 +** DATE         : 28 May 2009
12293 +** AUTHOR       : Huang Xiaogang
12294 +** DESCRIPTION  : IFX General Purpose Timer Counter driver header file
12295 +** COPYRIGHT    :       Copyright (c) 2009
12296 +**                      Infineon Technologies AG
12297 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
12298 +**
12299 +**    This program is free software; you can redistribute it and/or modify
12300 +**    it under the terms of the GNU General Public License as published by
12301 +**    the Free Software Foundation; either version 2 of the License, or
12302 +**    (at your option) any later version.
12303 +**
12304 +** HISTORY
12305 +** $Date        $Author         $Comment
12306 +** 28 May 2009  Huang Xiaogang The first UEIP release
12307 +*******************************************************************************/
12308 +#ifndef IFX_GPTU_H
12309 +#define IFX_GPTU_H
12310 +
12311 +/*!
12312 +  \defgroup IFX_GPTU UEIP Project - GPTU driver module
12313 +  \brief UEIP Project - GPTU driver module, support Danube, Amazon-SE, AR9, VR9.
12314 + */
12315 +
12316 +/*!
12317 +  \defgroup IFX_GPTU_API APIs
12318 +  \ingroup IFX_GPTU
12319 +  \brief APIs used by other drivers/modules.
12320 + */
12321 +
12322 +/*!
12323 +  \defgroup IFX_GPTU_IOCTL IOCTL Commands
12324 +  \ingroup IFX_GPTU
12325 +  \brief IOCTL Commands used by user application.
12326 + */
12327 +
12328 +/*!
12329 +  \defgroup IFX_GPTU_STRUCT Structures
12330 +  \ingroup IFX_GPTU
12331 +  \brief Structures used by user application.
12332 + */
12333 +
12334 +/*! \file ifx_gptu.h
12335 +    \ingroup IFX_GPTU
12336 +    \brief This file contains the interface to GPTU driver.
12337 +*/
12338 +
12339 +/*
12340 + *  Available Timer/Counter Index
12341 + */
12342 +#define TIMER(n, X)                     (n * 2 + (X ? 1 : 0))
12343 +#define TIMER_ANY                       0x00
12344 +#define TIMER1A                         TIMER(1, 0)
12345 +#define TIMER1B                         TIMER(1, 1)
12346 +#define TIMER2A                         TIMER(2, 0)
12347 +#define TIMER2B                         TIMER(2, 1)
12348 +#define TIMER3A                         TIMER(3, 0)
12349 +#define TIMER3B                         TIMER(3, 1)
12350 +
12351 +/*
12352 + *  Flag of Timer/Counter
12353 + *  These flags specify the way in which timer is configured.
12354 + */
12355 +/*  Bit size of timer/counter.                      */
12356 +#define TIMER_FLAG_16BIT                0x0000
12357 +#define TIMER_FLAG_32BIT                0x0001
12358 +/*  Switch between timer and counter.               */
12359 +#define TIMER_FLAG_TIMER                0x0000
12360 +#define TIMER_FLAG_COUNTER              0x0002
12361 +/*  Stop or continue when overflowing/underflowing. */
12362 +#define TIMER_FLAG_ONCE                 0x0000
12363 +#define TIMER_FLAG_CYCLIC               0x0004
12364 +/*  Count up or counter down.                       */
12365 +#define TIMER_FLAG_UP                   0x0000
12366 +#define TIMER_FLAG_DOWN                 0x0008
12367 +/*  Count on specific level or edge.                */
12368 +#define TIMER_FLAG_HIGH_LEVEL_SENSITIVE 0x0000
12369 +#define TIMER_FLAG_LOW_LEVEL_SENSITIVE  0x0040
12370 +#define TIMER_FLAG_RISE_EDGE            0x0010
12371 +#define TIMER_FLAG_FALL_EDGE            0x0020
12372 +#define TIMER_FLAG_ANY_EDGE             0x0030
12373 +/*  Signal is syncronous to module clock or not.    */
12374 +#define TIMER_FLAG_UNSYNC               0x0000
12375 +#define TIMER_FLAG_SYNC                 0x0080
12376 +/*  Different interrupt handle type.                */
12377 +#define TIMER_FLAG_NO_HANDLE            0x0000
12378 +#if defined(__KERNEL__)
12379 +    #define TIMER_FLAG_CALLBACK_IN_IRQ  0x0100
12380 +#endif  //  defined(__KERNEL__)
12381 +#define TIMER_FLAG_SIGNAL               0x0300
12382 +/*  Internal clock source or external clock source  */
12383 +#define TIMER_FLAG_INT_SRC              0x0000
12384 +#define TIMER_FLAG_EXT_SRC              0x1000
12385 +
12386 +#define IFX_GPTU_VER_MAJOR              2
12387 +#define IFX_GPTU_VER_MID                0
12388 +#define IFX_GPTU_VER_MINOR              1
12389 +
12390 +/*!
12391 +  \addtogroup IFX_GPTU_STRUCT
12392 + */
12393 +/*@{*/
12394 +
12395 +/*!
12396 +  \struct ifx_gptu_ioctl_version
12397 +  \brief Structure used for query of driver version.
12398 + */
12399 +struct ifx_gptu_ioctl_version {
12400 +    unsigned int    major;  /*!< output, major number of driver */
12401 +    unsigned int    mid;    /*!< output, mid number of driver */
12402 +    unsigned int    minor;  /*!< output, minor number of driver */
12403 +};
12404 +
12405 +/*!
12406 +  \struct      gptu_ioctl_param
12407 +  \brief       data type used to call ioctl
12408 + */
12409 +struct gptu_ioctl_param {
12410 +    unsigned int       timer;  /*!< In command GPTU_REQUEST_TIMER, GPTU_SET_TIMER, and
12411 +                                       GPTU_SET_COUNTER, this field is ID of expected
12412 +                                       timer/counter. If it's zero, a timer/counter would
12413 +                                       be dynamically allocated and ID would be stored in
12414 +                                       this field.
12415 +                                       In command GPTU_GET_COUNT_VALUE, this field is
12416 +                                       ignored.
12417 +                                       In other command, this field is ID of timer/counter
12418 +                                       allocated.*/
12419 +    unsigned int       flag;   /*!< In command GPTU_REQUEST_TIMER, GPTU_SET_TIMER, and
12420 +                                       GPTU_SET_COUNTER, this field contains flags to
12421 +                                       specify how to configure timer/counter.
12422 +                                       In command GPTU_START_TIMER, zero indicate start
12423 +                                               and non-zero indicate resume timer/counter.
12424 +                                               In other command, this field is ignored.*/
12425 +    unsigned long      value; /*!<  In command GPTU_REQUEST_TIMER, this field contains
12426 +                                       init/reload value.
12427 +                                        In command GPTU_SET_TIMER, this field contains
12428 +                                       frequency (0.001Hz) of timer.
12429 +                                       In command GPTU_GET_COUNT_VALUE, current count
12430 +                                       value would be stored in this field.
12431 +                                       In command GPTU_CALCULATE_DIVIDER, this field
12432 +                                       contains frequency wanted, and after calculation,
12433 +                                       divider would be stored in this field to overwrite
12434 +                                       the frequency.*/
12435 +       int             pid; /*!<  In command GPTU_REQUEST_TIMER and GPTU_SET_TIMER,
12436 +                                       if signal is required, this field contains process
12437 +                                       ID to which signal would be sent.
12438 +                                       In other command, this field is ignored.*/
12439 +       int             sig; /*!< In command GPTU_REQUEST_TIMER and GPTU_SET_TIMER,
12440 +                                       if signal is required, this field contains signal
12441 +                                       number which would be sent.
12442 +                                       In other command, this field is ignored.*/
12443 +};
12444 +/*@}*/
12445 +
12446 +/*!
12447 +  \addtogroup IFX_GPTU_IOCTL
12448 + */
12449 +/*@{*/
12450 +
12451 +/*
12452 + *  ioctl Command
12453 + */
12454 +#define IFX_GPTU_IOC_MAGIC               'g'
12455 +
12456 +/*!
12457 +  \def          IFX_GPTU_REQUEST_TIMER
12458 +  \brief General method to setup timer/counter.
12459 + */
12460 +#define IFX_GPTU_REQUEST_TIMER              _IOWR(IFX_GPTU_IOC_MAGIC, 1, struct gptu_ioctl_param)
12461 +
12462 +/*!
12463 +  \def   IFX_GPTU_FREE_TIMER
12464 +  \brief Free timer/counter
12465 + */
12466 +#define IFX_GPTU_FREE_TIMER                 _IOW(IFX_GPTU_IOC_MAGIC, 2, struct gptu_ioctl_param)
12467 +
12468 +/*!
12469 +  \def   IFX_GPTU_START_TIMER
12470 +  \brief Start or resume timer/counter
12471 + */
12472 +#define IFX_GPTU_START_TIMER                _IOW(IFX_GPTU_IOC_MAGIC, 3, struct gptu_ioctl_param)
12473 +
12474 +/*!
12475 +  \def   IFX_GPTU_STOP_TIMER
12476 +  \brief Suspend timer/counter
12477 + */
12478 +#define IFX_GPTU_STOP_TIMER                 _IOW(IFX_GPTU_IOC_MAGIC, 4, struct gptu_ioctl_param)
12479 +
12480 +/*!
12481 +  \def   IFX_GPTU_GET_COUNT_VALUE
12482 +  \brief Get current count value
12483 + */
12484 +#define IFX_GPTU_GET_COUNT_VALUE            _IOWR(IFX_GPTU_IOC_MAGIC, 5, struct gptu_ioctl_param)
12485 +
12486 +/*!
12487 +  \def   IFX_GPTU_CALCULATE_DIVIDER
12488 +  \brief Calculate timer divider from given freq
12489 + */
12490 +#define IFX_GPTU_CALCULATE_DIVIDER          _IOWR(IFX_GPTU_IOC_MAGIC, 6, struct gptu_ioctl_param)
12491 +
12492 +/*!
12493 +  \def   IFX_GPTU_SET_TIMER
12494 +  \brief Simplified method to setup timer
12495 + */
12496 +#define IFX_GPTU_SET_TIMER                  _IOWR(IFX_GPTU_IOC_MAGIC, 7, struct gptu_ioctl_param)
12497 +
12498 +/*!
12499 +  \def   IFX_GPTU_SET_COUNTER
12500 +  \brief Simplified method to setup counter
12501 + */
12502 +#define IFX_GPTU_SET_COUNTER                _IOWR(IFX_GPTU_IOC_MAGIC, 8, struct gptu_ioctl_param)
12503 +
12504 +/*!
12505 +  \def   IFX_GPTU_VERSION
12506 +  \brief Get GPTU driver version number
12507 + */
12508 +#define IFX_GPTU_VERSION                    _IOR(IFX_GPTU_IOC_MAGIC, 9, struct ifx_gptu_ioctl_version)
12509 +/*@}*/
12510 +
12511 +typedef void (*timer_callback)(unsigned long arg);
12512 +
12513 +extern int ifx_gptu_timer_request(unsigned int, unsigned int, unsigned long, unsigned long, unsigned long);
12514 +extern int ifx_gptu_timer_free(unsigned int);
12515 +extern int ifx_gptu_timer_start(unsigned int, int);
12516 +extern int ifx_gptu_timer_stop(unsigned int);
12517 +extern int ifx_gptu_counter_flags_reset(u32 timer, u32 flags);
12518 +extern int ifx_gptu_countvalue_get(unsigned int, unsigned long *);
12519 +extern u32 ifx_gptu_divider_cal(unsigned long);
12520 +extern int ifx_gptu_timer_set(unsigned int, unsigned int, int, int, unsigned int, unsigned long, unsigned long);
12521 +extern int ifx_gptu_counter_set(unsigned int timer, unsigned int flag,
12522 +       u32 reload, unsigned long arg1, unsigned long arg2);
12523 +
12524 +#endif /* IFX_GPTU_H */
12525 diff --git a/arch/mips/include/asm/ifx/ifx_led.h b/arch/mips/include/asm/ifx/ifx_led.h
12526 new file mode 100644
12527 index 0000000..2d1e956
12528 --- /dev/null
12529 +++ b/arch/mips/include/asm/ifx/ifx_led.h
12530 @@ -0,0 +1,331 @@
12531 +/******************************************************************************
12532 +**
12533 +** FILE NAME    : ifx_led.h
12534 +** PROJECT      : UEIP
12535 +** MODULES      : LED Driver
12536 +**
12537 +** DATE         : 16 Jul 2009
12538 +** AUTHOR       : Xu Liang
12539 +** DESCRIPTION  : Global LED driver header file
12540 +** COPYRIGHT    :       Copyright (c) 2006
12541 +**                      Infineon Technologies AG
12542 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
12543 +**
12544 +**    This program is free software; you can redistribute it and/or modify
12545 +**    it under the terms of the GNU General Public License as published by
12546 +**    the Free Software Foundation; either version 2 of the License, or
12547 +**    (at your option) any later version.
12548 +**
12549 +** HISTORY
12550 +** $Date        $Author         $Comment
12551 +** 16 JUL 2009  Xu Liang        Init Version
12552 +*******************************************************************************/
12553 +
12554 +#ifndef IFX_LED_H
12555 +#define IFX_LED_H
12556 +
12557 +
12558 +
12559 +/*!
12560 +  \defgroup IFX_LED UEIP Project - LED driver module
12561 +  \brief UEIP Project - LED driver module, support Danube, Amazon-SE, AR9, VR9.
12562 + */
12563 +
12564 +/*!
12565 +  \defgroup IFX_LED_API APIs
12566 +  \ingroup IFX_LED
12567 +  \brief APIs used by other drivers/modules.
12568 + */
12569 +
12570 +/*!
12571 +  \defgroup IFX_LED_IOCTL IOCTL Commands
12572 +  \ingroup IFX_LED
12573 +  \brief IOCTL Commands used by user application.
12574 + */
12575 +
12576 +/*!
12577 +  \defgroup IFX_LED_STRUCT Structures
12578 +  \ingroup IFX_LED
12579 +  \brief Structures used by user application.
12580 + */
12581 +
12582 +/*!
12583 +  \file ifx_led.h
12584 +  \ingroup IFX_LED
12585 +  \brief LED driver header file
12586 + */
12587 +
12588 +
12589 +
12590 +#include <linux/leds.h>
12591 +#include "asm/ifx/ifx_types.h"
12592 +
12593 +
12594 +
12595 +/*
12596 + * ####################################
12597 + *              Definition
12598 + * ####################################
12599 + */
12600 +
12601 +/*
12602 + *  LED Events
12603 + */
12604 +#define IFX_LED_TRIGGER_POWER_ON        "power_on"
12605 +#define IFX_LED_TRIGGER_WARNING         "warning"
12606 +#define IFX_LED_TRIGGER_DSL_LINK        "dsl_link"
12607 +#define IFX_LED_TRIGGER_DSL_DATA        "dsl_data"
12608 +#define IFX_LED_TRIGGER_USB_LINK        "usb_link"
12609 +#define IFX_LED_TRIGGER_WAN_STATUS      "wan_status"
12610 +#define IFX_LED_TRIGGER_EPHY_LINK       "ephy_link"
12611 +#define IFX_LED_TRIGGER_EPHY_SPEED      "ephy_speed"
12612 +#define IFX_LED_TRIGGER_FXS1_LINK       "fxs1_link"
12613 +#define IFX_LED_TRIGGER_FXS2_LINK       "fxs2_link"
12614 +#define IFX_LED_TRIGGER_FXO_ACT         "fxo_act"
12615 +#define IFX_LED_TRIGGER_WLAN_READY1     "wlan_ready1"
12616 +#define IFX_LED_TRIGGER_WLAN_READY2     "wlan_ready2"
12617 +#define IFX_LED_TRIGGER_SD_LINK         "sd_link"
12618 +
12619 +/*
12620 + * Macros for dual color LED
12621 + */
12622 +#define IFX_LED_DUAL_MAKE_PHYS_ID(phys_id_led1, phys_id_led2) (((phys_id_led2) << 16) | (phys_id_led1))
12623 +#define IFX_LED_DUAL_GET_PHYS_ID_LED1(phys_id) ((phys_id) & 0xffff)
12624 +#define IFX_LED_DUAL_GET_PHYS_ID_LED2(phys_id) (((phys_id) >> 16) & 0xffff)
12625 +
12626 +/*
12627 + * ####################################
12628 + *              Data Type
12629 + * ####################################
12630 + */
12631 +
12632 +/*!
12633 +  \addtogroup IFX_LED_STRUCT
12634 + */
12635 +/*@{*/
12636 +
12637 +/*
12638 + *  LED Device Definition
12639 + */
12640 +/*!
12641 +  \struct ifx_led_device
12642 +  \brief Structure used for LED device.
12643 + */
12644 +struct ifx_led_device {
12645 +    struct led_classdev     device;             /*!< LED device */
12646 +    char                    name[32];           /*!< LED device name */
12647 +
12648 +    char                   *default_trigger;    /*!< default event/trigger of LED device */
12649 +    unsigned int            phys_id;            /*!< physical ID of LED device, driver use this ID to communicate with physical LED driver */
12650 +    unsigned int            value_on;           /*!< value to turn on LED */
12651 +    unsigned int            value_off;          /*!< value to turn off LED */
12652 +    unsigned int            color;              /*!< color of the LED */
12653 +/*!
12654 +  \def IFX_LED_DEVICE_FLAG_PHYS_GPIO
12655 +  \brief field "flags" of struct "ifx_led_device" - LED drived by GPIO.
12656 + */
12657 +#define IFX_LED_DEVICE_FLAG_PHYS_GPIO   0
12658 +/*!
12659 +  \def IFX_LED_DEVICE_FLAG_PHYS_LEDC
12660 +  \brief field "flags" of struct "ifx_led_device" - LED drived by LED Controller (Serial Out).
12661 + */
12662 +#define IFX_LED_DEVICE_FLAG_PHYS_LEDC   1
12663 +/*!
12664 +  \def IFX_LED_DEVICE_FLAG_PHYS_EBU
12665 +  \brief field "flags" of struct "ifx_led_device" - LED drived by EBU.
12666 + */
12667 +#define IFX_LED_DEVICE_FLAG_PHYS_EBU    2
12668 +#define IFX_LED_DEVICE_FLAG_PHYS_MASK   3
12669 +#define IFX_LED_DEVICE_FLAG_DUAL_LED    (1 << 29)
12670 +#define IFX_LED_DEVICE_FLAG_CREATED     (1 << 30)
12671 +/*!
12672 +  \def IFX_LED_DEVICE_FLAG_INVALID
12673 +  \brief field "flags" of struct "ifx_led_device" - LED is not in use.
12674 + */
12675 +#define IFX_LED_DEVICE_FLAG_INVALID     (1 << 31)
12676 +    unsigned int            flags;              /*!< additional flags */
12677 +};
12678 +
12679 +/*
12680 + *  LED Trigger Atrribute
12681 + */
12682 +/*!
12683 +  \struct ifx_led_trigger_attrib
12684 +  \brief Structure used for LED default behavior (attibutes).
12685 + */
12686 +struct ifx_led_trigger_attrib {
12687 +    unsigned int            delay_on;           /*!< delay of LED on (in millisecond) */
12688 +    unsigned int            delay_off;          /*!< delay of LED off (in millisecond) */
12689 +    unsigned int            timeout;            /*!< stop blinking/on after timeout (in millisecond) */
12690 +    unsigned int            def_value;          /*!< default state of LED (on/off) */
12691 +/*!
12692 +  \def IFX_LED_TRIGGER_ATTRIB_DELAY_ON
12693 +  \brief field "flags" of struct "ifx_led_trigger_attrib" - delay_on is valid.
12694 + */
12695 +#define IFX_LED_TRIGGER_ATTRIB_DELAY_ON     (1 << 0)
12696 +/*!
12697 +  \def IFX_LED_TRIGGER_ATTRIB_DELAY_OFF
12698 +  \brief field "flags" of struct "ifx_led_trigger_attrib" - delay_off is valid.
12699 + */
12700 +#define IFX_LED_TRIGGER_ATTRIB_DELAY_OFF    (1 << 1)
12701 +/*!
12702 +  \def IFX_LED_TRIGGER_ATTRIB_TIMEOUT
12703 +  \brief field "flags" of struct "ifx_led_trigger_attrib" - timeout is valid.
12704 + */
12705 +#define IFX_LED_TRIGGER_ATTRIB_TIMEOUT      (1 << 2)
12706 +/*!
12707 +  \def IFX_LED_TRIGGER_ATTRIB_DEF_VALUE
12708 +  \brief field "flags" of struct "ifx_led_trigger_attrib" - def_value is valid.
12709 + */
12710 +#define IFX_LED_TRIGGER_ATTRIB_DEF_VALUE    (1 << 3)
12711 +    unsigned int            flags;              /*!< additional flags */
12712 +};
12713 +
12714 +/*@}*/
12715 +
12716 +
12717 +
12718 +/*
12719 + * ####################################
12720 + *                IOCTL
12721 + * ####################################
12722 + */
12723 +
12724 +/*!
12725 +  \addtogroup IFX_LED_STRUCT
12726 + */
12727 +/*@{*/
12728 +
12729 +/*!
12730 +  \struct ifx_led_ioctl_version
12731 +  \brief Structure used for query of driver version.
12732 + */
12733 +struct ifx_led_ioctl_version {
12734 +    unsigned int    major;  /*!< output, major number of driver */
12735 +    unsigned int    mid;    /*!< output, mid number of driver */
12736 +    unsigned int    minor;  /*!< output, minor number of driver */
12737 +};
12738 +
12739 +/*!
12740 +  \struct ifx_led_ioctl_trigger
12741 +  \brief Structure used for trigger operations.
12742 + */
12743 +struct ifx_led_ioctl_trigger {
12744 +    char            name[32];               /*!< input, name of trigger */
12745 +    void           *handler;                /*!< input/output, handler of trigger */
12746 +    struct ifx_led_trigger_attrib   attrib; /*!< input, behavior of LED */
12747 +};
12748 +
12749 +/*@}*/
12750 +
12751 +
12752 +/*!
12753 +  \addtogroup IFX_LED_IOCTL
12754 + */
12755 +/*@{*/
12756 +#define IFX_LED_IOC_MAGIC               0xed
12757 +/*!
12758 +  \def IFX_LED_IOC_VERSION
12759 +  \brief LED IOCTL Command - Get version number of driver.
12760 +
12761 +   This command uses structure "ifx_led_ioctl_version" as parameter to get version number of driver.
12762 + */
12763 +#define IFX_LED_IOC_VERSION             _IOR( IFX_LED_IOC_MAGIC, 0, struct ifx_led_ioctl_version)
12764 +/*!
12765 +  \def IFX_LED_IOC_TRIGGER_REGISTER
12766 +  \brief LED IOCTL Command - Register a LED trigger (source of event).
12767 +
12768 +   This command uses structure "ifx_led_ioctl_trigger" as parameter to register a LED trigger (source of event).
12769 +   User need provide valid "name" before call this IOCTL.
12770 +   The return value is hold in "handler", and it should be used for other IOCTL commands.
12771 + */
12772 +#define IFX_LED_IOC_TRIGGER_REGISTER    _IOWR(IFX_LED_IOC_MAGIC, 1, struct ifx_led_ioctl_trigger)
12773 +/*!
12774 +  \def IFX_LED_IOC_TRIGGER_DEREGISTER
12775 +  \brief LED IOCTL Command - Deregister a LED trigger (source of event).
12776 +
12777 +   This command uses structure "ifx_led_ioctl_trigger" as parameter to deregister a LED trigger (source of event).
12778 +   User need provide valid "handler" which is got from "IFX_LED_IOC_TRIGGER_REGISTER".
12779 +   After this command, the "handler" is destroyed and can not be used anymore.
12780 + */
12781 +#define IFX_LED_IOC_TRIGGER_DEREGISTER  _IOW( IFX_LED_IOC_MAGIC, 2, struct ifx_led_ioctl_trigger)
12782 +/*!
12783 +  \def IFX_LED_IOC_TRIGGER_ACTIVATE
12784 +  \brief LED IOCTL Command - send LED trigger (event).
12785 +
12786 +   This command uses structure "ifx_led_ioctl_trigger" as parameter to send a LED trigger (event).
12787 +   User uses this command to give a notice on LED event, and LED driver will drive LED according to attributes.
12788 +   User need provide valid "handler" which is got from "IFX_LED_IOC_TRIGGER_REGISTER".
12789 + */
12790 +#define IFX_LED_IOC_TRIGGER_ACTIVATE    _IOW( IFX_LED_IOC_MAGIC, 3, struct ifx_led_ioctl_trigger)
12791 +/*!
12792 +  \def IFX_LED_IOC_TRIGGER_DEACTIVATE
12793 +  \brief LED IOCTL Command - reset LED to default status.
12794 +
12795 +   This command uses structure "ifx_led_ioctl_trigger" as parameter to reset LED to default status.
12796 +   User uses this command to reset LED to default status (e.g. LED off).
12797 +   User need provide valid "handler" which is got from "IFX_LED_IOC_TRIGGER_REGISTER".
12798 + */
12799 +#define IFX_LED_IOC_TRIGGER_DEACTIVATE  _IOW( IFX_LED_IOC_MAGIC, 4, struct ifx_led_ioctl_trigger)
12800 +/*!
12801 +  \def IFX_LED_IOC_TRIGGER_SET_ATTRIB
12802 +  \brief LED IOCTL Command - define LED behavior.
12803 +
12804 +   This command uses structure "ifx_led_ioctl_trigger" as parameter to define LED behavior.
12805 +   User need provide valid "handler" which is got from "IFX_LED_IOC_TRIGGER_REGISTER".
12806 + */
12807 +#define IFX_LED_IOC_TRIGGER_SET_ATTRIB  _IOW( IFX_LED_IOC_MAGIC, 5, struct ifx_led_ioctl_trigger)
12808 +/*@}*/
12809 +
12810 +
12811 +
12812 +/*
12813 + * ####################################
12814 + *                 API
12815 + * ####################################
12816 + */
12817 +
12818 +#ifdef __KERNEL__
12819 +  int ifx_led_trigger_register(const char *trigger, void **pphandler);
12820 +  void ifx_led_trigger_deregister(void *phandler);
12821 +  void ifx_led_trigger_activate(void *phandler);
12822 +  void ifx_led_trigger_deactivate(void *phandler);
12823 +  void ifx_led_trigger_set_attrib(void *phandler, struct ifx_led_trigger_attrib *attrib);
12824 +
12825 +  //    Use LED for GPIO Output operation.
12826 +  //      Register LED trigger.
12827 +  static inline int ifx_led_gpio_output_register(const char *trigger, void **pphandler)
12828 +  {
12829 +    int ret;
12830 +    struct ifx_led_trigger_attrib attrib = {0};
12831 +
12832 +    attrib.flags = IFX_LED_TRIGGER_ATTRIB_DELAY_ON | IFX_LED_TRIGGER_ATTRIB_DELAY_OFF | IFX_LED_TRIGGER_ATTRIB_TIMEOUT | IFX_LED_TRIGGER_ATTRIB_DEF_VALUE;
12833 +
12834 +    ret = ifx_led_trigger_register(trigger, pphandler);
12835 +    if ( ret == IFX_SUCCESS && *pphandler != NULL )
12836 +        ifx_led_trigger_set_attrib(*pphandler, &attrib);
12837 +
12838 +    return ret;
12839 +  }
12840 +
12841 +  //    Use LED for GPIO Output operation.
12842 +  //      Deregister LED trigger.
12843 +  static inline void ifx_led_gpio_output_deregister(void *phandler)
12844 +  {
12845 +    ifx_led_trigger_deregister(phandler);
12846 +  }
12847 +
12848 +  //    Use LED for GPIO Output operation.
12849 +  //      Output value.
12850 +  static inline void ifx_led_gpio_output_value(void *phandler, unsigned int value)
12851 +  {
12852 +    if ( value != 0 )
12853 +        ifx_led_trigger_activate(phandler);
12854 +    else
12855 +        ifx_led_trigger_deactivate(phandler);
12856 +  }
12857 +#endif
12858 +
12859 +
12860 +
12861 +#endif  //  IFX_LED_H
12862 diff --git a/arch/mips/include/asm/ifx/ifx_ledc.h b/arch/mips/include/asm/ifx/ifx_ledc.h
12863 new file mode 100644
12864 index 0000000..d1a89c1
12865 --- /dev/null
12866 +++ b/arch/mips/include/asm/ifx/ifx_ledc.h
12867 @@ -0,0 +1,351 @@
12868 +/******************************************************************************
12869 +**
12870 +** FILE NAME    : ifx_ledc.h
12871 +** PROJECT      : UEIP
12872 +** MODULES      : LED Controller (Serial Out)
12873 +**
12874 +** DATE         : 16 Jul 2009
12875 +** AUTHOR       : Xu Liang
12876 +** DESCRIPTION  : Global LED Controller driver header file
12877 +** COPYRIGHT    :       Copyright (c) 2006
12878 +**                      Infineon Technologies AG
12879 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
12880 +**
12881 +**    This program is free software; you can redistribute it and/or modify
12882 +**    it under the terms of the GNU General Public License as published by
12883 +**    the Free Software Foundation; either version 2 of the License, or
12884 +**    (at your option) any later version.
12885 +**
12886 +** HISTORY
12887 +** $Date        $Author         $Comment
12888 +** 16 JUL 2009  Xu Liang        Init Version
12889 +*******************************************************************************/
12890 +
12891 +#ifndef IFX_LEDC_H
12892 +#define IFX_LEDC_H
12893 +
12894 +
12895 +
12896 +/*!
12897 +  \defgroup IFX_LEDC UEIP Project - LED Controller sub-driver module
12898 +  \brief UEIP Project - LED Controller (Serial Out) sub-driver module, support Danube, Amazon-SE, AR9, VR9.
12899 + */
12900 +
12901 +/*!
12902 +  \defgroup IFX_LEDC_API APIs
12903 +  \ingroup IFX_LEDC
12904 +  \brief APIs used by other drivers/modules.
12905 + */
12906 +
12907 +/*!
12908 +  \defgroup IFX_LEDC_IOCTL IOCTL Commands
12909 +  \ingroup IFX_LEDC
12910 +  \brief IOCTL Commands used by user application.
12911 + */
12912 +
12913 +/*!
12914 +  \defgroup IFX_LEDC_STRUCT Structures
12915 +  \ingroup IFX_LEDC
12916 +  \brief Structures used by user application.
12917 + */
12918 +
12919 +/*!
12920 +  \file ifx_ledc.h
12921 +  \ingroup IFX_LEDC
12922 +  \brief LED Controller (Serial Out) sub-driver header file
12923 + */
12924 +
12925 +
12926 +
12927 +/*
12928 + * ####################################
12929 + *              Definition
12930 + * ####################################
12931 + */
12932 +
12933 +/*!
12934 +  \addtogroup IFX_LEDC_STRUCT
12935 + */
12936 +/*@{*/
12937 +
12938 +/*
12939 + *  Definition of Operation MASK
12940 + */
12941 +/*!
12942 +  \def IFX_LEDC_CFG_OP_UPDATE_SOURCE
12943 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select LED data source.
12944 + */
12945 +#define IFX_LEDC_CFG_OP_UPDATE_SOURCE       0x0001
12946 +/*!
12947 +  \def IFX_LEDC_CFG_OP_BLINK
12948 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - enable/disable blink.
12949 + */
12950 +#define IFX_LEDC_CFG_OP_BLINK               0x0002
12951 +/*!
12952 +  \def IFX_LEDC_CFG_OP_UPDATE_CLOCK
12953 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select update clock source.
12954 + */
12955 +#define IFX_LEDC_CFG_OP_UPDATE_CLOCK        0x0004
12956 +/*!
12957 +  \def IFX_LEDC_CFG_OP_STORE_MODE
12958 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select clock store mode or single pulse store mode.
12959 + */
12960 +#define IFX_LEDC_CFG_OP_STORE_MODE          0x0008
12961 +/*!
12962 +  \def IFX_LEDC_CFG_OP_SHIFT_CLOCK
12963 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select shift clock source.
12964 + */
12965 +#define IFX_LEDC_CFG_OP_SHIFT_CLOCK         0x0010
12966 +/*!
12967 +  \def IFX_LEDC_CFG_OP_DATA_OFFSET
12968 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select cycles (0 ~ 3) to be inserted before data transmition.
12969 + */
12970 +#define IFX_LEDC_CFG_OP_DATA_OFFSET         0x0020
12971 +/*!
12972 +  \def IFX_LEDC_CFG_OP_NUMBER_OF_LED
12973 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select number of LEDs (8, 16, 24).
12974 + */
12975 +#define IFX_LEDC_CFG_OP_NUMBER_OF_LED       0x0040
12976 +/*!
12977 +  \def IFX_LEDC_CFG_OP_DATA
12978 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - LED on/off.
12979 + */
12980 +#define IFX_LEDC_CFG_OP_DATA                0x0080
12981 +/*!
12982 +  \def IFX_LEDC_CFG_OP_MIPS0_ACCESS
12983 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select owner of LED (mips0/mips1).
12984 + */
12985 +#define IFX_LEDC_CFG_OP_MIPS0_ACCESS        0x0100
12986 +/*!
12987 +  \def IFX_LEDC_CFG_OP_DATA_CLOCK_EDGE
12988 +  \brief field "operation_mask" of struct "ifx_ledc_config_param" - select data clock effective edge (rising/falling).
12989 + */
12990 +#define IFX_LEDC_CFG_OP_DATA_CLOCK_EDGE     0x0200
12991 +
12992 +/*
12993 + *  Constant for Some Operations
12994 + */
12995 +/*!
12996 +  \def IFX_LED_CON1_UPDATE_SRC_SOFTWARE
12997 +  \brief field "update_clock" of struct "ifx_ledc_config_param" - update LED by software trigger.
12998 + */
12999 +#define IFX_LED_CON1_UPDATE_SRC_SOFTWARE    0
13000 +#define LED_CON1_UPDATE_SRC_SOFTWARE        IFX_LED_CON1_UPDATE_SRC_SOFTWARE
13001 +/*!
13002 +  \def IFX_LED_CON1_UPDATE_SRC_GPT
13003 +  \brief field "update_clock" of struct "ifx_ledc_config_param" - update LED by GPT timer.
13004 + */
13005 +#define IFX_LED_CON1_UPDATE_SRC_GPT         1
13006 +#define LED_CON1_UPDATE_SRC_GPT             IFX_LED_CON1_UPDATE_SRC_GPT
13007 +/*!
13008 +  \def IFX_LED_CON1_UPDATE_SRC_FPI
13009 +  \brief field "update_clock" of struct "ifx_ledc_config_param" - update LED by FPI clock.
13010 + */
13011 +#define IFX_LED_CON1_UPDATE_SRC_FPI         2
13012 +#define LED_CON1_UPDATE_SRC_FPI             IFX_LED_CON1_UPDATE_SRC_FPI
13013 +
13014 +
13015 +#define IFX_LED_CON1_GROUP2                 (1 << 2)
13016 +#define IFX_LED_CON1_GROUP1                 (1 << 1)
13017 +#define IFX_LED_CON1_GROUP0                 (1 << 0)
13018 +#define LED_CON1_GROUP2                     IFX_LED_CON1_GROUP2
13019 +#define LED_CON1_GROUP1                     IFX_LED_CON1_GROUP1
13020 +#define LED_CON1_GROUP0                     IFX_LED_CON1_GROUP0
13021 +
13022 +/*!
13023 +  \def IFX_LED_EXT_SRC_DSL_LED0
13024 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of DSL LED0
13025 + */
13026 +#define IFX_LED_EXT_SRC_DSL_LED0            0
13027 +/*!
13028 +  \def IFX_LED_EXT_SRC_DSL_LED1
13029 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of DSL LED1
13030 + */
13031 +#define IFX_LED_EXT_SRC_DSL_LED1            1
13032 +/*!
13033 +  \def IFX_LED_EXT_SRC_GPHY1_LED0
13034 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY1 LED0
13035 + */
13036 +#define IFX_LED_EXT_SRC_GPHY1_LED0          2
13037 +/*!
13038 +  \def IFX_LED_EXT_SRC_GPHY1_LED1
13039 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY1 LED1
13040 + */
13041 +#define IFX_LED_EXT_SRC_GPHY1_LED1          3
13042 +/*!
13043 +  \def IFX_LED_EXT_SRC_GPHY1_LED2
13044 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY1 LED2
13045 + */
13046 +#define IFX_LED_EXT_SRC_GPHY1_LED2          4
13047 +/*!
13048 +  \def IFX_LED_EXT_SRC_GPHY0_LED0
13049 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY0 LED0
13050 + */
13051 +#define IFX_LED_EXT_SRC_GPHY0_LED0          5
13052 +/*!
13053 +  \def IFX_LED_EXT_SRC_GPHY0_LED1
13054 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY0 LED1
13055 + */
13056 +#define IFX_LED_EXT_SRC_GPHY0_LED1          6
13057 +/*!
13058 +  \def IFX_LED_EXT_SRC_GPHY0_LED2
13059 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY0 LED2
13060 + */
13061 +#define IFX_LED_EXT_SRC_GPHY0_LED2          7
13062 +/*!
13063 +  \def IFX_LED_EXT_SRC_EPHY_LINK_LED
13064 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of Ephy Link LED
13065 + */
13066 +#define IFX_LED_EXT_SRC_EPHY_LINK_LED       IFX_LED_EXT_SRC_GPHY1_LED0
13067 +/*!
13068 +  \def IFX_LED_EXT_SRC_EPHY_SPEED_LED
13069 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of Ephy Speed LED
13070 + */
13071 +#define IFX_LED_EXT_SRC_EPHY_SPEED_LED      IFX_LED_EXT_SRC_GPHY1_LED1
13072 +/*!
13073 +  \def IFX_LED_EXT_SRC_EPHY_COLLISION_LED
13074 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of Ephy Collision LED
13075 + */
13076 +#define IFX_LED_EXT_SRC_EPHY_COLLISION_LED  IFX_LED_EXT_SRC_GPHY1_LED2
13077 +/*!
13078 +  \def IFX_LED_EXT_SRC_EPHY_DUPLEX_LED
13079 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of Ephy Duplex LED
13080 + */
13081 +#define IFX_LED_EXT_SRC_EPHY_DUPLEX_LED     IFX_LED_EXT_SRC_GPHY0_LED0
13082 +/*!
13083 +  \def IFX_LED_EXT_SRC_GPHY2_LED0
13084 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY2 LED0
13085 + */
13086 +#define IFX_LED_EXT_SRC_GPHY2_LED0          8
13087 +/*!
13088 +  \def IFX_LED_EXT_SRC_GPHY2_LED1
13089 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY2 LED1
13090 + */
13091 +#define IFX_LED_EXT_SRC_GPHY2_LED1          9
13092 +/*!
13093 +  \def IFX_LED_EXT_SRC_GPHY2_LED2
13094 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of GPHY2 LED2
13095 + */
13096 +#define IFX_LED_EXT_SRC_GPHY2_LED2          10
13097 +/*!
13098 +  \def IFX_LED_EXT_SRC_WLAN_SB_LQ
13099 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of WLAN Link Quality Single Band LED
13100 + */
13101 +#define IFX_LED_EXT_SRC_WLAN_SB_LQ          11
13102 +/*!
13103 +  \def IFX_LED_EXT_SRC_WLAN_DB_LQ
13104 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of WLAN Link Quality Dual Band LED
13105 + */
13106 +#define IFX_LED_EXT_SRC_WLAN_DB_LQ          12
13107 +/*!
13108 +  \def IFX_LED_EXT_SRC_WLAN_SB_LA
13109 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of WLAN Link/Activity Single Band LED
13110 + */
13111 +#define IFX_LED_EXT_SRC_WLAN_SB_LA          13
13112 +/*!
13113 +  \def IFX_LED_EXT_SRC_WLAN_DB_LA
13114 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of WLAN Link/Activity Dual Band LED
13115 + */
13116 +#define IFX_LED_EXT_SRC_WLAN_DB_LA          14
13117 +/*!
13118 +  \def IFX_LED_EXT_SRC_WLAN_SECU0
13119 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of WLAN Security LED0 (Dual Color)
13120 + */
13121 +#define IFX_LED_EXT_SRC_WLAN_SECU0          15
13122 +/*!
13123 +  \def IFX_LED_EXT_SRC_WLAN_SECU1
13124 +  \brief field "source" and "source_mask" of struct "ifx_ledc_config_param" - index of WLAN Security LED1 (Dual Color)
13125 + */
13126 +#define IFX_LED_EXT_SRC_WLAN_SECU1          16
13127 +
13128 +/*@}*/
13129 +
13130 +
13131 +
13132 +/*
13133 + * ####################################
13134 + *                IOCTL
13135 + * ####################################
13136 + */
13137 +
13138 +/*!
13139 +  \addtogroup IFX_LEDC_STRUCT
13140 + */
13141 +/*@{*/
13142 +
13143 +/*!
13144 +  \struct ifx_ledc_ioctl_version
13145 +  \brief Structure used for query of driver version.
13146 + */
13147 +struct ifx_ledc_ioctl_version {
13148 +    unsigned int    major;  /*!< output, major number of driver */
13149 +    unsigned int    mid;    /*!< output, mid number of driver */
13150 +    unsigned int    minor;  /*!< output, minor number of driver */
13151 +};
13152 +
13153 +/*!
13154 +  \struct ifx_ledc_config_param
13155 +  \brief Structure used for configure LED Controller (Serial Out).
13156 + */
13157 +struct ifx_ledc_config_param {
13158 +    unsigned long   operation_mask;         /*!< input, Select operations to be performed */
13159 +    unsigned long   source_mask;            /*!< input, LED to change update source (LEDC or Ext - ADSL, PHY) */
13160 +    unsigned long   source;                 /*!< input, Corresponding update source (LEDC or Ext - ADSL, PHY), 0 - LEDC, 1 - EXT */
13161 +    unsigned long   blink_mask;             /*!< input, LEDs to set blink mode */
13162 +    unsigned long   blink;                  /*!< input, Set to blink mode or normal mode, 0 - blinking, 1 - non-blinking */
13163 +    unsigned long   update_clock;           /*!< input, Select the source of update clock, 0 - Software, 1 - GPT, 2 - FPI */
13164 +    unsigned long   fpid;                   /*!< input, If FPI is the source of update clock, set the divider */
13165 +                                            /*!< input, else if GPT is the source, set the frequency (unit 1/10Hz) */
13166 +                                            /*!< input, else if SOFTWARE is the source, set the frequency (unit 1/10Hz), or 0 stands for update on request */
13167 +    unsigned long   store_mode;             /*!< input, Set clock mode or single pulse mode for store signal, 0 - single store, 1 - shift clock store */
13168 +    unsigned long   fpis;                   /*!< input, FPI is the source of shift clock, set the divider */
13169 +    unsigned long   data_offset;            /*!< input, Set cycles to be inserted before data is transmitted (0 - 3) */
13170 +    unsigned long   number_of_enabled_led;  /*!< input, Total number of LED to be enabled (0, 8, 16, 24) */
13171 +    unsigned long   data_mask;              /*!< input, LEDs to set value */
13172 +    unsigned long   data;                   /*!< input, Corresponding value, 0 - low output (off), 1 - high output (on) */
13173 +    unsigned long   mips0_access_mask;      /*!< input, LEDs to set access right (not valid for Amazon-SE) */
13174 +    unsigned long   mips0_access;           /*!< input, 1: the corresponding data is output from MIPS0, 0: MIPS1 */
13175 +    unsigned long   f_data_clock_on_rising; /*!< input, 1: data clock on rising edge, 0: data clock on falling edge */
13176 +};
13177 +
13178 +/*@}*/
13179 +
13180 +/*!
13181 +  \addtogroup IFX_LEDC_IOCTL
13182 + */
13183 +/*@{*/
13184 +#define IFX_LEDC_IOC_MAGIC              'k'
13185 +/*!
13186 +  \def IFX_LEDC_IOC_VERSION
13187 +  \brief LED Controller IOCTL Command - Get driver version number.
13188 +
13189 +   This command uses struct "ifx_ledc_ioctl_version" as parameter to LED Controller driver version number.
13190 + */
13191 +#define IFX_LEDC_IOC_VERSION            _IOR(IFX_LEDC_IOC_MAGIC,  0, struct ifx_ledc_ioctl_version)
13192 +/*!
13193 +  \def IFX_LEDC_IOC_SET_CONFIG
13194 +  \brief LED Controller IOCTL Command - Config LED Controller (Serial Out).
13195 +
13196 +   This command uses struct "ifx_ledc_config_param" as parameter to configure LED Controller (Serial Out).
13197 + */
13198 +#define IFX_LEDC_IOC_SET_CONFIG         _IOW(IFX_LEDC_IOC_MAGIC,  1, struct ifx_ledc_config_param)
13199 +/*@}*/
13200 +
13201 +
13202 +
13203 +/*
13204 + * ####################################
13205 + *                 API
13206 + * ####################################
13207 + */
13208 +
13209 +#ifdef __KERNEL__
13210 +  int ifx_ledc_set_blink(unsigned int led, unsigned int blink);
13211 +  int ifx_ledc_set_data(unsigned int led, unsigned int data);
13212 +int ifx_ledc_set_data2(unsigned int led1, unsigned int data1, unsigned int led2, unsigned int data2);
13213 +  int ifx_ledc_config(struct ifx_ledc_config_param *param);
13214 +#endif
13215 +
13216 +
13217 +
13218 +#endif  //  IFX_LEDC_H
13219 diff --git a/arch/mips/include/asm/ifx/ifx_mmc_wlan.h b/arch/mips/include/asm/ifx/ifx_mmc_wlan.h
13220 new file mode 100644
13221 index 0000000..6f770f6
13222 --- /dev/null
13223 +++ b/arch/mips/include/asm/ifx/ifx_mmc_wlan.h
13224 @@ -0,0 +1,311 @@
13225 +/**
13226 +** FILE NAME    : ifx_mmc_wlan.h
13227 +** PROJECT      : IFX UEIP
13228 +** MODULES      : MMC module for WLAN
13229 +** DATE         :
13230 +** AUTHOR       : Ralf Janssen
13231 +** DESCRIPTION  : IFX Cross-Platform MMC for WLAN device driver header file
13232 +** COPYRIGHT    :       Copyright (c) 2009
13233 +**                      Infineon Technologies AG
13234 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
13235 +**
13236 +**    This program is free software; you can redistribute it and/or modify
13237 +**    it under the terms of the GNU General Public License as published by
13238 +**    the Free Software Foundation; either version 2 of the License, or
13239 +**    (at your option) any later version.
13240 +**
13241 +** HISTORY
13242 +** $Date                        $Author                 $Comment
13243 +** 12 May 2010         Ralf Janssen               Initial release
13244 +*******************************************************************************/
13245 +/*!
13246 +  \file ifx_mmc_wlan.h
13247 +  \ingroup IFX_MMC_DRV
13248 +  \brief MMC host driver for WLAN SDIO Card
13249 +*/
13250 +
13251 +#ifndef __IFX_SDIO_WLAN_H__
13252 +#define __IFX_SDIO_WLAN_H__
13253 +
13254 +/*!
13255 +  @brief Handle, that is returned by \ref ifx_sdio_open and is passed to all SDIO functions.
13256 + */
13257 +typedef uint32_t ifx_sdio_handle_t;
13258 +
13259 +/*!
13260 +  @brief Function pointer to callback handler.
13261 +
13262 +  The WLAN driver (or any other driver using this SDIO driver) can use this callback handler
13263 +  to get informed, when an asynchronous transaction has been completed.
13264 + */
13265 +typedef void (*ifx_sdio_callback_handler_t)(void *context, int status);
13266 +
13267 +/*!
13268 +  @brief Structure containing the required configuration and default parameters for the SDIO driver.
13269 +
13270 +  This structure is passed to \ref ifx_sdio_open to configure the SDIO interface with respect to
13271 +  clock, function select, block/byte mode, bus width, CRC handling, interrupt path (in-band/out-of-band)
13272 +  and which GPIO is used for reset.
13273 + */
13274 +typedef struct ifx_sdio_config {
13275 +    ifx_sdio_callback_handler_t callback_handler; /*!< Callback handler, used for async operations */
13276 +    void *context;              /*!< Context of SDIO device driver,
13277 +                                     will be passed to async callback handlers. */
13278 +    uint32_t clock;             /*!< SDIO clock freuqency in Hz */
13279 +
13280 +        /* The following parameters are used to pre-define some parameters */
13281 +        /* used with almost all SDIO commands (CMD52/CMD53). */
13282 +    uint8_t function;           /*!< Default function number in CMD52/53 */
13283 +    uint8_t raw;                /*!< Default RAW flag in CMD52 */
13284 +    uint8_t block_mode;         /*!< Default block-/byte-mode flag in CMD53 */
13285 +    uint8_t opcode;             /*!< Default opcode flag in CMD53 */
13286 +
13287 +    uint16_t block_len;         /*!< @brief Default block length for CMD53 block transfers */
13288 +    uint8_t bus_width;          /*!< 1-/4-Bit bus */
13289 +
13290 +        /* The SDIO controller does not generate a CRC in byte mode */
13291 +        /* Therefore the driver allows to calculate and append the CRC in SW  */
13292 +    uint8_t crc;                /*!< If set, calculate and append CRC for CMD53 byte mode */
13293 +    uint8_t irq_oob;            /*!< If set, use Out-Of-Band interrupt via GPIO29 */
13294 +    uint8_t rst_gpio;           /*!< GPIO-Number for external reset (255 for none) */
13295 +} ifx_sdio_config_t;
13296 +
13297 +
13298 +/*!
13299 +  @brief Structure containing definition for SDIO commands.
13300 +
13301 +  This structure contains information about the command (0..63), the argument of the command
13302 +  and the response type (\ref MMC_RSP_TYPES).
13303 + */
13304 +typedef struct ifx_sdio_cmd {
13305 +    uint32_t op_code;           /*!< SDIO command (0..63) */
13306 +    uint32_t args;              /*!< argument to SDIO command */
13307 +    uint32_t response_type;     /*!< Response type (\ref MMC_RSP_TYPES) */
13308 +    uint32_t response[4];       /*!< Short/Long response from SDIO device */
13309 +    int error;                  /*!< return code of \ref ifx_sdio_cmd */
13310 +} ifx_sdio_cmd_t;
13311 +
13312 +/*!
13313 +  @internal
13314 + */
13315 +/*@{*/
13316 +/* response types, copied from linux-2.6.26.1/include/linux/mmc/core.h */
13317 +#define MMC_RSP_PRESENT (1 << 0)
13318 +#define MMC_RSP_136     (1 << 1)                /* 136 bit response */
13319 +#define MMC_RSP_CRC     (1 << 2)                /* expect valid crc */
13320 +#define MMC_RSP_BUSY    (1 << 3)                /* card may send busy */
13321 +#define MMC_RSP_OPCODE  (1 << 4)                /* response contains opcode */
13322 +
13323 +/*!
13324 +  @defgroup MMC_RSP_TYPES SDIO Response types
13325 +  @{
13326 + */
13327 +#define MMC_RSP_NONE    (0)     /*!< No response expected  */
13328 +#define MMC_RSP_R1      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE) /*!< Response R1 expected */
13329 +#define MMC_RSP_R1B     (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE|MMC_RSP_BUSY) /*!< Response R1B expected */
13330 +#define MMC_RSP_R2      (MMC_RSP_PRESENT|MMC_RSP_136|MMC_RSP_CRC) /*!< Response R2 expected */
13331 +#define MMC_RSP_R3      (MMC_RSP_PRESENT) /*!< Response R3 expected */
13332 +#define MMC_RSP_R4      (MMC_RSP_PRESENT) /*!< Response R4 expected */
13333 +#define MMC_RSP_R5      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE) /*!< Response R5 expected */
13334 +#define MMC_RSP_R6      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE) /*!< Response R6 expected */
13335 +#define MMC_RSP_R7      (MMC_RSP_PRESENT|MMC_RSP_CRC|MMC_RSP_OPCODE) /*!< Response R7 expected */
13336 +/* @} */
13337 +
13338 +
13339 +/*
13340 + * Exported functions
13341 + */
13342 +
13343 +/* open SDIO interface and set configuration */
13344 +/*!
13345 + * @brief
13346 + *      This function opens the SDIO interface.
13347 + *
13348 + *      It initializes all registers and activates the module clock.\n
13349 + *      The second parameter allows to configure the operational mode.
13350 + * @param[in]
13351 + *      dev_index       Device index starting with 0 for the first SDIO device.
13352 + * @param[in]
13353 + *      cfg             Requested configuration of the SDIO interface.
13354 + * @return
13355 + *      < 0             In case of errors (see errno.h for error codes).\n
13356 + *      >=0             Device handle that is used to call SDIO functions.
13357 + */
13358 +ifx_sdio_handle_t ifx_sdio_open(int dev_index, ifx_sdio_config_t *cfg);
13359 +
13360 +
13361 +/* close SDIO interface and release resources */
13362 +/*!
13363 + * @brief
13364 + *      This function closes the SDIO interface.
13365 + *
13366 + *      It clears all registers and deactivates the module clock.
13367 + * @param[in]
13368 + *      sh              Device handle returned by ifx_sdio_open
13369 + * @return
13370 + *      < 0             In case of errors (see errno.h for error codes).\n
13371 + *      0               If no error ocurred.
13372 + */
13373 +int ifx_sdio_close(ifx_sdio_handle_t sh);
13374 +
13375 +
13376 +/* configure various settings of the driver */
13377 +/*!
13378 + * @brief
13379 + *      Provide ioctl style function for configuration purposes.
13380 + *
13381 + *
13382 + * @param[in]
13383 + *      sh              Device handle returned by \ref ifx_sdio_open
13384 + * @param[in]
13385 + *      command         Command that should be executed (\ref IFX_SDIO_IOCTL_COMMANDS).\n
13386 + * @param[in, out]
13387 + *      param           Parameter to command. The meaning is command specific
13388 + *
13389 + * @return
13390 + *      < 0             In case of errors (see errno.h for error codes).\n
13391 + *      0               If no error ocurred.
13392 + */
13393 +int ifx_sdio_ioctl(ifx_sdio_handle_t sh, uint32_t command, uint32_t param);
13394 +
13395 +/* Request SDIO device interrupt line from kernel and enable interrupt in SDIO core */
13396 +int ifx_sdio_request_irq(ifx_sdio_handle_t sh, irq_handler_t handler,
13397 +                         unsigned long flags, const char *dev_name,
13398 +                         void *dev_id);
13399 +
13400 +/* Disable interrupt in SDIO core and free interrupt line. */
13401 +int ifx_sdio_free_irq (ifx_sdio_handle_t sh, void *dev_id);
13402 +
13403 +/* This functions enables the SDIO device interrupt. */
13404 +int ifx_sdio_enable_irq (ifx_sdio_handle_t sh);
13405 +
13406 +/* This function disables the SDIO device interrupt. */
13407 +int ifx_sdio_disable_irq (ifx_sdio_handle_t sh);
13408 +
13409 +/* send a command to the SDIO device and wait for response */
13410 +int ifx_sdio_cmd(ifx_sdio_handle_t sh, ifx_sdio_cmd_t *cmd);
13411 +
13412 +/* send a command to the SDIO device and wait for response,
13413 +   provide all parameters directly */
13414 +int ifx_sdio_cmd_ext(ifx_sdio_handle_t sh, uint8_t op_code, uint32_t args,
13415 +                     uint32_t response_type, uint32_t *response);
13416 +
13417 +/* write one byte via CMD52 to SDIO device */
13418 +int ifx_sdio_write_byte(ifx_sdio_handle_t sh, uint32_t address,
13419 +                        uint8_t in, uint8_t *out);
13420 +
13421 +/* write one byte via CMD52 to SDIO device, but provide all parameter */
13422 +int ifx_sdio_write_byte_ext(ifx_sdio_handle_t sh, uint32_t address,
13423 +                            uint8_t function, uint8_t raw,
13424 +                            uint8_t in, uint8_t *out);
13425 +
13426 +/* Write arbitrary number of bytes to device.
13427 +   Return, when all data has been transferred. */
13428 +int ifx_sdio_write_sync(ifx_sdio_handle_t sh, uint32_t address,
13429 +                        void *data, uint32_t count);
13430 +
13431 +/* Write arbitrary number of bytes to device, but provide all parameter.
13432 +   Return, when all data has been transferred. */
13433 +int ifx_sdio_write_sync_ext(ifx_sdio_handle_t sh, uint32_t address,
13434 +                            void *data, uint32_t count,
13435 +                            uint8_t function, uint8_t block_len_pow, uint8_t opcode);
13436 +
13437 +/* Write arbitrary number of bytes to device.
13438 +   Return immediately after starting the transfer. */
13439 +int ifx_sdio_write_async(ifx_sdio_handle_t sh, uint32_t address,
13440 +                         void *data, uint32_t count);
13441 +
13442 +/* Write arbitrary number of bytes to device, but provide all parameter
13443 +   Return immediately after starting the transfer. */
13444 +int ifx_sdio_write_async_ext(ifx_sdio_handle_t sh, uint32_t address,
13445 +                             void *data, uint32_t count,
13446 +                             uint8_t function, uint8_t block_len_pow, uint8_t opcode);
13447 +
13448 +/* Read a single byte via CMD52. */
13449 +int ifx_sdio_read_byte(ifx_sdio_handle_t sh, uint32_t address, uint8_t *pdata);
13450 +
13451 +/* Read a single byte via CMD52, but provide all paramter. */
13452 +int ifx_sdio_read_byte_ext(ifx_sdio_handle_t sh, uint32_t address,
13453 +                           uint8_t function, uint8_t *pdata);
13454 +
13455 +/* Read arbitrary number of bytes from device.
13456 +   Return, when all data has been transferred. */
13457 +int ifx_sdio_read_sync (ifx_sdio_handle_t sh, uint32_t address,
13458 +                        void *data, uint32_t count);
13459 +
13460 +/* Read arbitrary number of bytes from device, but provide all parameter.
13461 +   Return, when all data has been transferred. */
13462 +int ifx_sdio_read_sync_ext (ifx_sdio_handle_t sh, uint32_t address,
13463 +                            void *data, uint32_t count,
13464 +                            uint8_t function, uint8_t block_len_pow, uint8_t opcode);
13465 +
13466 +/* Read arbitrary number of bytes from device.
13467 +   Return immediately after starting the transfer. */
13468 +int ifx_sdio_read_async (ifx_sdio_handle_t sh, uint32_t address,
13469 +                         void *data, uint32_t count);
13470 +
13471 +/* Read arbitrary number of bytes from device, but provide all parameter.
13472 +   Return immediately after starting the transfer. */
13473 +int ifx_sdio_read_async_ext(ifx_sdio_handle_t sh, uint32_t address,
13474 +                            void *data, uint32_t count,
13475 +                            uint8_t function, uint8_t block_len_pow, uint8_t opcode);
13476 +
13477 +
13478 +
13479 +int ifx_sdio_enumerate(ifx_sdio_handle_t sh);
13480 +
13481 +int ifx_sdio_poll_async_state(ifx_sdio_handle_t sh);
13482 +
13483 +
13484 +/*
13485 + * IOCTL commands
13486 + */
13487 +/*!
13488 + @defgroup IFX_SDIO_IOCTL_COMMANDS IFX SDIO ioctl commands
13489 + @{
13490 +
13491 +        This section lists the available ioctl commands of the SDIO driver.
13492 +        Also the meaning of the \ref ifx_sdio_ioctl parameter
13493 +        is described per command.
13494 +*/
13495 +
13496 +/*!
13497 +        IFX_SDIO_IOCTL_SET_CLK sets the clock frequency of SDIO interface in Hz.
13498 +
13499 +        @param The requested SDIO clock in HZ is specified as parameter in \ref ifx_sdio_ioctl.
13500 +        The actual frequency is rounded to the next valid value less or equal to the requested one.
13501 +*/
13502 +#define IFX_SDIO_IOCTL_SET_CLK          1
13503 +
13504 +/*!
13505 +        IFX_SDIO_IOCTL_SET_BUS_WIDTH select the bus width of the SDIO interface, when using CMD53.
13506 +
13507 +        @param Bus width selection as defined by \ref IFX_SDIO_IOCTL_PARAM_BUS_WIDTH.
13508 + */
13509 +#define IFX_SDIO_IOCTL_SET_BUS_WIDTH    2
13510 +
13511 +/*!
13512 +        IFX_SDIO_IOCTL_SET_BLOCK_LENGTH sets the block length for CMD53 block-transactions.
13513 +
13514 +        @param Block length in bytes. The block length must be a power of 2.
13515 + */
13516 +#define IFX_SDIO_IOCTL_SET_BLOCK_LENGTH 3
13517 +
13518 +/*!
13519 +        IFX_SDIO_IOCTL_SET_FUNCTION modifies the by default selected function withtin the SDIO device.
13520 +        This feature has not been implemented, yet.
13521 +
13522 +        @param Function number (0..7) of SDIO device.
13523 + */
13524 +#define IFX_SDIO_IOCTL_SET_FUNCTION     4
13525 +/* @} */
13526 +
13527 +/*!
13528 +  @defgroup IFX_SDIO_IOCTL_PARAM_BUS_WIDTH ioctl parameter for command \ref IFX_SDIO_IOCTL_SET_BUS_WIDTH
13529 +  @{
13530 + */
13531 +#define IFX_SDIO_IOCTL_BUS_WIDTH_1      0 /*!< Set Bus width to 1-Bit */
13532 +#define IFX_SDIO_IOCTL_BUS_WIDTH_4      1 /*!< Set Bus width to 4-Bit */
13533 +/* @} */
13534 +
13535 +#endif /* __IFX_SDIO_WLAN_H__ */
13536 diff --git a/arch/mips/include/asm/ifx/ifx_pmcu.h b/arch/mips/include/asm/ifx/ifx_pmcu.h
13537 new file mode 100644
13538 index 0000000..128431d
13539 --- /dev/null
13540 +++ b/arch/mips/include/asm/ifx/ifx_pmcu.h
13541 @@ -0,0 +1,417 @@
13542 +/******************************************************************************
13543 +
13544 +                                                          Copyright (c) 2010
13545 +                                                       Lantiq Deutschland GmbH
13546 +                                        Am Campeon 3; 85579 Neubiberg, Germany
13547 +
13548 +  For licensing information, see the file 'LICENSE' in the root folder of
13549 +  this software module.
13550 +
13551 +******************************************************************************/
13552 +#ifndef _IFX_PMCU_H_
13553 +#define _IFX_PMCU_H_
13554 +
13555 +#include "ifx_types.h"
13556 +
13557 +/**
13558 +   \file ifx_pmcu.h
13559 +   PMCU (Power Management Control Unit) , userinterface controls and kernel API
13560 +
13561 +   Header file contains defines, structures, constants and prototypes for I/O
13562 +*/
13563 +
13564 +
13565 +/**
13566 +   \defgroup LQ_PMCU_IOCTL IOCTL's
13567 +   \ingroup LQ_PMCU
13568 +*/
13569 +/* @{ */
13570 +/*=============================================================================*/
13571 +/* PMCU IOCTL DEFINES                                                                                                             */
13572 +/*=============================================================================*/
13573 +/** Set a given module into a specific power state
13574 +
13575 +   \param IFX_PMCU_MODULE_STATE_t* Pointer to a
13576 +       \ref IFX_PMCU_MODULE_STATE_t structure.
13577 +
13578 +   \return Returns value as follows:
13579 +        - IFX_SUCCESS: if successful
13580 +        - IFX_ERROR: in case of an error
13581 +
13582 +   \code
13583 +   IFX_PMCU_MODULE_STATE_t param;
13584 +   param.pmcuModule=IFX_PMCU_MODULE_CPU;
13585 +   param.pmcuModuleNr=0;
13586 +   param.pmcuState=IFX_PMCU_STATE_D0;
13587 +   ioctl(fd, IFX_PMCU_STATE_REQ, &param);
13588 +   \endcode
13589 +*/
13590 +#define IFX_PMCU_STATE_REQ  0
13591 +
13592 +
13593 +/** Get the current power state from a given module
13594 +   \param IFX_PMCU_MODULE_STATE_t* Pointer to a
13595 +       \ref IFX_PMCU_MODULE_STATE_t structure.
13596 +
13597 +   \return Returns value as follows:
13598 +        - IFX_SUCCESS: if successful
13599 +        - IFX_ERROR: in case of an error
13600 +
13601 +   \code
13602 +   IFX_PMCU_MODULE_STATE_t param;
13603 +   param.pmcuModule=IFX_PMCU_MODULE_CPU;
13604 +   param.pmcuModuleNr=0;
13605 +   param.pmcuState=IFX_PMCU_STATE_INVALID;
13606 +   ioctl(fd, IFX_PMCU_STATE_GET, &param);
13607 +   \endcode
13608 +*/
13609 +#define IFX_PMCU_STATE_GET  1
13610 +
13611 +
13612 +/** Change the log level for the PMCU module
13613 +   \param integer value which specifies the log level
13614 +                 - <0 = quiet
13615 +                 -  0 = only ERRORS,WARNINGS (default)
13616 +                 -  1 = + INFO
13617 +                 -  2 = all
13618 +
13619 +   \return Returns value as follows:
13620 +        - IFX_SUCCESS: if successful
13621 +        - IFX_ERROR: in case of an error
13622 +
13623 +   \code
13624 +   int loglevel = 2;
13625 +   ioctl(fd, IFX_PMCU_LOG_LEVEL, &loglevel);
13626 +   \endcode
13627 +*/
13628 +#define IFX_PMCU_LOG_LEVEL  2
13629 +
13630 +
13631 +/** Control the acceptance of the powerstate request for the
13632 +       PMCU module. To have a central possibility for a global
13633 +       enable/disable of the powerstate requests coming from other
13634 +       modules, this IOCTL is introduced.
13635 +   \param integer value to enable/disable the powerstate
13636 +                 request inside the PMCU driver.
13637 +                  - 0 =   All powerstate requests received by the PMCU
13638 +                                  will be rejected. Default
13639 +                  - 1  =  Powerstate requests are accepted by the PMCU
13640 +
13641 +   \return Returns value as follows:
13642 +        - IFX_SUCCESS: if successful
13643 +        - IFX_ERROR: in case of an error
13644 +
13645 +   \code
13646 +   enable the powerstate request acceptance
13647 +   int reqCtrl = 1;
13648 +   ioctl(fd, IFX_PMCU_REQ_CTRL, &reqCtrl);
13649 +   \endcode
13650 +*/
13651 +#define IFX_PMCU_REQ_CTRL  3
13652 +
13653 +//##########################################
13654 +/** Switch the available power management features of the system
13655 +       on and off.
13656 +
13657 +   \param IFX_PMCU_MODULE_PWR_FEATURE_STATE_t* Pointer to struct
13658 +       \ref IFX_PMCU_MODULE_PWR_FEATURE_STATE_t structure.
13659 +
13660 +   \return Returns value as follows:
13661 +        - IFX_SUCCESS: if successful
13662 +        - IFX_ERROR: in case of an error
13663 +
13664 +   \code
13665 +   IFX_PMCU_MODULE_PWR_FEATURE_STATE_t param;
13666 +   param.pmcuModule=IFX_PMCU_MODULE_CPU;
13667 +   param.pmcuModuleNr=0;
13668 +   param.pmcuPwrFeatureState=IFX_PMCU_PWR_STATE_OFF;
13669 +   ioctl(fd, IFX_PMCU_PWR_FEATURE_SWITCH, &param);
13670 +   \endcode
13671 +*/
13672 +#define IFX_PMCU_PWR_FEATURE_SWITCH  4
13673 +
13674 +//##########################################
13675 +
13676 +
13677 +
13678 +/* @} */ /* LQ_PMCU_IOCTL */
13679 +
13680 +/**
13681 +   \defgroup LQ_PMCU Power Management Control Unit
13682 +   \ingroup LQ_COC
13683 +   Ifx pmcu driver module
13684 +*/
13685 +/* @{ */
13686 +/*=============================================================================*/
13687 +/* PMCU ENUMERATION                                                                                                                                                                                                                       */
13688 +/*=============================================================================*/
13689 +/** IFX_PMCU_MODULE_t
13690 +   Definition of the modules identifier
13691 + */
13692 +typedef enum {
13693 +       IFX_PMCU_MODULE_PMCU       = 0, /** all modules registered within PMCU */
13694 +       IFX_PMCU_MODULE_CPU        = 1,
13695 +       IFX_PMCU_MODULE_ETH        = 2,
13696 +       IFX_PMCU_MODULE_USB        = 3,
13697 +       IFX_PMCU_MODULE_DSL        = 4,
13698 +       IFX_PMCU_MODULE_WLAN       = 5,
13699 +       IFX_PMCU_MODULE_DECT       = 6,
13700 +       IFX_PMCU_MODULE_FXS        = 7,
13701 +       IFX_PMCU_MODULE_FXO        = 8,
13702 +       IFX_PMCU_MODULE_VE         = 9,
13703 +       IFX_PMCU_MODULE_PPE        = 10,
13704 +       IFX_PMCU_MODULE_SWITCH     = 11,
13705 +       IFX_PMCU_MODULE_UART       = 12,
13706 +       IFX_PMCU_MODULE_SPI        = 13,
13707 +       IFX_PMCU_MODULE_SDIO       = 14,
13708 +       IFX_PMCU_MODULE_PCI        = 15,
13709 +       IFX_PMCU_MODULE_VLYNQ      = 16,
13710 +       IFX_PMCU_MODULE_DEU        = 17,
13711 +       IFX_PMCU_MODULE_CPU_PS     = 18,
13712 +       IFX_PMCU_MODULE_GPTC       = 19,
13713 +       IFX_PMCU_MODULE_USIF_UART  = 20,        /* VR9 usage */
13714 +       IFX_PMCU_MODULE_USIF_SPI   = 21,        /* VR9 usage */
13715 +       IFX_PMCU_MODULE_PCIE       = 22,        /* VR9 usage */
13716 +       IFX_PMCU_MODULE_ID_MAX     = 23,
13717 +} IFX_PMCU_MODULE_t;
13718 +
13719 +
13720 +/** IFX_PMCU_STATE_t
13721 +         Definition of power management state
13722 +*/
13723 +typedef enum {
13724 +       /* ATTENTION:  Keep in mind that this list correspond to the ifx_pmcu_stateMap[][] array.
13725 +                                  If you have to change this list for any reason, ifx_pmcu_stateMap[][] must be adapted too. */
13726 +
13727 +       /** State Invalid. */
13728 +       IFX_PMCU_STATE_INVALID = 0,
13729 +       /** State D0. Fully on */
13730 +       IFX_PMCU_STATE_D0 = 1,
13731 +       /** State D1. Device dependent */
13732 +       IFX_PMCU_STATE_D1 = 2,
13733 +       /** State D2. Device dependent */
13734 +       IFX_PMCU_STATE_D2 = 3,
13735 +       /** State D3. Off */
13736 +       IFX_PMCU_STATE_D3 = 4,
13737 +       /** don't care state */
13738 +       IFX_PMCU_STATE_D0D3 = 5,
13739 +} IFX_PMCU_STATE_t;
13740 +
13741 +
13742 +//#################################################
13743 +typedef enum {
13744 +       /** State Invalid. */
13745 +       IFX_PMCU_PWR_STATE_INVALID = 0,
13746 +       /** Features State on */
13747 +       IFX_PMCU_PWR_STATE_ON = 1,
13748 +       /** Features State off */
13749 +       IFX_PMCU_PWR_STATE_OFF = 2,
13750 +} IFX_PMCU_PWR_STATE_ENA_t;
13751 +//#################################################
13752 +
13753 +
13754 +
13755 +/** IFX_PMCU_TRANSITION_t
13756 +   Event passed to the PMCU
13757 +   \remarks Reserved for future use.
13758 +*/
13759 +typedef enum {
13760 +       /** No event to be reported */
13761 +       IFX_PMCU_EVENT_NONE        = 0,
13762 +       /** State change */
13763 +       IFX_PMCU_EVENT_STATE       = 1,
13764 +       /** Module activated */
13765 +       IFX_PMCU_EVENT_ACTIVATED   = 2,
13766 +       /** Module deactivated */
13767 +       IFX_PMCU_EVENT_DEACTIVATED = 3,
13768 +       /** Device dependent event EXT1 */
13769 +       IFX_PMCU_EVENT_EXT1        = 4,
13770 +       /** Device dependent event EXT2 */
13771 +       IFX_PMCU_EVENT_EXT2        = 5,
13772 +} IFX_PMCU_TRANSITION_t;
13773 +
13774 +
13775 +/** IFX_PMCU_RETURN_t
13776 +   Return value for PMCU functions and callbacks
13777 +*/
13778 +typedef enum {
13779 +       /** Operation success */
13780 +       IFX_PMCU_RETURN_SUCCESS = 0,
13781 +       /** Operation denied */
13782 +       IFX_PMCU_RETURN_DENIED  = 1,
13783 +       /** Error condition */
13784 +       IFX_PMCU_RETURN_ERROR   = 2,
13785 +       /** called function just return without doing anything; used only in callback functions */
13786 +       IFX_PMCU_RETURN_NOACTIVITY   = 3,
13787 +       /** is used if callback function is not defined */
13788 +       IFX_PMCU_RETURN_NOTDEFINED   = 4,
13789 +} IFX_PMCU_RETURN_t;
13790 +
13791 +
13792 +/*=============================================================================*/
13793 +/* PMCU STRUCTURES                                                                                                                */
13794 +/*=============================================================================*/
13795 +/** IFX_PMCU_MODULE_STATE_t
13796 +   Structure hold the module-ID, the moduleSub-ID and the PowerState of one module.
13797 +*/
13798 +typedef struct {
13799 +       /** Module identifier */
13800 +       IFX_PMCU_MODULE_t pmcuModule;
13801 +       /** instance identification of a Module; values 0,1,2,..... (0=first instance) */
13802 +       IFX_uint8_t       pmcuModuleNr;
13803 +       /** Module PowerState */
13804 +       IFX_PMCU_STATE_t  pmcuState;
13805 +} IFX_PMCU_MODULE_STATE_t;
13806 +
13807 +//###################################
13808 +/** IFX_PMCU_MODULE_PWR_FEATURE_STATE_t
13809 +   Structure hold the module-ID and the PowerFeature_State to be set for a dedicated module.
13810 +*/
13811 +typedef struct {
13812 +       /** Module identifier */
13813 +       IFX_PMCU_MODULE_t pmcuModule;
13814 +       /** instance identification of a Module; values 0,1,2,..... (0=first instance) */
13815 +       IFX_uint8_t       pmcuModuleNr;
13816 +       /** Module PowerFeatureState */
13817 +       IFX_PMCU_PWR_STATE_ENA_t  pmcuPwrFeatureState;
13818 +} IFX_PMCU_MODULE_PWR_FEATURE_STATE_t;
13819 +//###################################
13820 +
13821 +
13822 +/** IFX_PMCU_STATES_DEP_t
13823 +   Structure that describes dependencies on the given power-states of the
13824 +   given module.
13825 +*/
13826 +typedef struct {
13827 +       /** Module identifier */
13828 +       IFX_PMCU_MODULE_t pmcuModule;
13829 +       /** instance identification of a Module; values 0,1,2,..... (0=first instance) */
13830 +       IFX_uint8_t       pmcuModuleNr;
13831 +       /** possible values: D0, D1, D2, D3 */
13832 +       IFX_PMCU_STATE_t          onState;
13833 +       /** possible values: D0, D1, D2, D3 */
13834 +       IFX_PMCU_STATE_t          standBy;
13835 +       /** possible values: D0, D1, D2, D3 */
13836 +       IFX_PMCU_STATE_t          lpStandBy;
13837 +       /** possible values: D0, D1, D2, D3 */
13838 +       IFX_PMCU_STATE_t          offState;
13839 +} IFX_PMCU_STATES_DEP_t;
13840 +
13841 +
13842 +/** IFX_PMCU_MODULE_DEP_t
13843 +   Structure to list dependencies on multiple modules.
13844 +*/
13845 +typedef struct {
13846 +       /** number of entries in the dependency list moduleStates[] */
13847 +       IFX_uint32_t              nDepth;
13848 +       /** power state dependency list(s) of one module */
13849 +       IFX_PMCU_STATES_DEP_t moduleStates[];
13850 +} IFX_PMCU_MODULE_DEP_t;
13851 +
13852 +
13853 +/**IFX_PMCU_EVENT_t
13854 +   Structure used to report an information to the PMCU
13855 +   \remarks Reserved for future use.
13856 + */
13857 +typedef struct {
13858 +       /** Module identifier */
13859 +       IFX_PMCU_MODULE_t     pmcuModule;
13860 +       /** instance identification of a Module; values 0,1,2,..... (0=first instance) */
13861 +       IFX_uint8_t               pmcuModuleNr;
13862 +       /** Current module state  */
13863 +       IFX_PMCU_STATE_t          pmcuState;
13864 +       /** Transition passed to the PMCU */
13865 +       IFX_PMCU_TRANSITION_t pmcuTransition;
13866 +} IFX_PMCU_EVENT_t;
13867 +
13868 +
13869 +/** IFX_PMCU_REGISTER_t
13870 +   Structure used to register/unregister a driver to the PMCU
13871 +*/
13872 +typedef struct {
13873 +       /** Module identifier */
13874 +       IFX_PMCU_MODULE_t      pmcuModule;
13875 +       /** instance identification of a Module; values 0,1,2,..... (0=first instance) */
13876 +       IFX_uint8_t                pmcuModuleNr;
13877 +       /** pointer to the module dependency list.
13878 +               The dependency list will be copied into a static structure inside the PMCU. */
13879 +       IFX_PMCU_MODULE_DEP_t *pmcuModuleDep;
13880 +       /** Callback to be called before module changes it's state to new */
13881 +       IFX_PMCU_RETURN_t    (*pre)                               ( IFX_PMCU_MODULE_t pmcuModule,
13882 +                                                                                                       IFX_PMCU_STATE_t newState,
13883 +                                                                                                       IFX_PMCU_STATE_t oldState);
13884 +       /** Callback used to change module's power state */
13885 +       IFX_PMCU_RETURN_t    (*ifx_pmcu_state_change) ( IFX_PMCU_STATE_t pmcuState );
13886 +       /** Callback to be called after module changes it's state to new state */
13887 +       IFX_PMCU_RETURN_t    (*post)                              ( IFX_PMCU_MODULE_t pmcuModule,
13888 +                                                                                                       IFX_PMCU_STATE_t newState,
13889 +                                                                                                       IFX_PMCU_STATE_t oldState);
13890 +       /** Optional: Callback used to get module's power state. Set to NULL if unused */
13891 +       IFX_PMCU_RETURN_t    (*ifx_pmcu_state_get)    ( IFX_PMCU_STATE_t *pmcuState );
13892 +//###################################
13893 +       /** Callback used to enable/disable the power features of the module */
13894 +       IFX_PMCU_RETURN_t    (*ifx_pmcu_pwr_feature_switch) ( IFX_PMCU_PWR_STATE_ENA_t pmcuPwrStateEna );
13895 +//###################################
13896 +
13897 +} IFX_PMCU_REGISTER_t;
13898 +/* @} */ /* LQ_PMCU */
13899 +
13900 +/**
13901 +   \defgroup LQ_PMCU_KERNEL_API Kernel API
13902 +   \ingroup LQ_PMCU
13903 +*/
13904 +/* @{ */
13905 +/*=============================================================================*/
13906 +/* PMCU FUNCTION PROTOTYPES                                                                                               */
13907 +/*=============================================================================*/
13908 +#ifdef __KERNEL__
13909 +/**
13910 +   PMCU kernel API prototypes
13911 +*/
13912 +
13913 +/**
13914 +   Request module state change to PMCU
13915 +
13916 +   \param [in]  pmcuModule       define module for state change
13917 +   \param [in]  pmcuModuleNr     instance identification of a Module; values 0,1,2,..... (0=first instance)
13918 +   \param [in]  newState                 requested power state
13919 +
13920 +   \return Returns value as follows:
13921 +        - IFX_PMCU_RETURN_SUCCESS: if successful
13922 +        - IFX_PMCU_RETURN_ERROR: in case of an error
13923 +
13924 +*/
13925 +IFX_PMCU_RETURN_t ifx_pmcu_state_req (IFX_PMCU_MODULE_t pmcuModule, IFX_uint8_t pmcuModuleNr, IFX_PMCU_STATE_t newState);
13926 +
13927 +
13928 +/**
13929 +   Register a module, which is affected by a powerState change or initiate a powerState change, to the PMCU
13930 +
13931 +   \param [in]  pmcuRegister  Registration Information
13932 +
13933 +   \return Returns value as follows:
13934 +        - IFX_PMCU_RETURN_SUCCESS: if successful
13935 +        - IFX_PMCU_RETURN_ERROR: in case of an error
13936 +
13937 +*/
13938 +IFX_PMCU_RETURN_t ifx_pmcu_register (IFX_PMCU_REGISTER_t* pmcuRegister);
13939 +
13940 +
13941 +/**
13942 +   Unregister a module from the PMCU.
13943 +
13944 +   \param [in] pmcuUnregister  Unregistration Information. Only module name is required.
13945 +
13946 +   \return Returns value as follows:
13947 +        - IFX_PMCU_RETURN_SUCCESS: if successful
13948 +        - IFX_PMCU_RETURN_ERROR: in case of an error
13949 +
13950 +*/
13951 +IFX_PMCU_RETURN_t ifx_pmcu_unregister (IFX_PMCU_REGISTER_t* pmcuUnregister);
13952 +
13953 +#endif   /* __KERNEL__ */
13954 +
13955 +/* @} */ /* LQ_PMCU_KERNEL_API */
13956 +
13957 +#endif   /* _IFX_PMCU_H_ */
13958 +
13959 diff --git a/arch/mips/include/asm/ifx/ifx_pmon.h b/arch/mips/include/asm/ifx/ifx_pmon.h
13960 new file mode 100644
13961 index 0000000..acccc08
13962 --- /dev/null
13963 +++ b/arch/mips/include/asm/ifx/ifx_pmon.h
13964 @@ -0,0 +1,204 @@
13965 +/******************************************************************************
13966 +**
13967 +** FILE NAME    : ifx_pmon.h
13968 +** PROJECT      : IFX UEIP
13969 +** MODULES      : PMON
13970 +**
13971 +** DATE         : 21 July 2009
13972 +** AUTHOR       : Lei Chuanhua
13973 +** DESCRIPTION  : IFX Performance Monitor
13974 +** COPYRIGHT    :       Copyright (c) 2009
13975 +**                      Infineon Technologies AG
13976 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
13977 +**
13978 +**    This program is free software; you can redistribute it and/or modify
13979 +**    it under the terms of the GNU General Public License as published by
13980 +**    the Free Software Foundation; either version 2 of the License, or
13981 +**    (at your option) any later version.
13982 +**
13983 +** HISTORY
13984 +** $Date        $Author         $Comment
13985 +** 21 July 2009  Lei Chuanhua    The first UEIP release
13986 +*******************************************************************************/
13987 +
13988 +/**
13989 +  \defgroup IFX_PMON Performance Monitor Interface Module
13990 +  \brief ifx pmon driver module
13991 +*/
13992 +
13993 +/*!
13994 +  \defgroup IFX_PMON_DEFINITIONS Defintions and structures
13995 +  \ingroup IFX_PMON
13996 +  \brief definitions for ifx pmon driver
13997 +*/
13998 +
13999 +/*!
14000 +  \defgroup IFX_PMON_IOCTL User API IOCTL
14001 +  \ingroup IFX_PMON
14002 +  \brief IOCTL Commands used by user application.
14003 + */
14004 +
14005 +/*!
14006 +  \file ifx_pmon.h
14007 +  \ingroup IFX_PMON
14008 +  \brief ifx pmon driver header file for APIs
14009 +*/
14010 +#ifndef IFX_PMON_H
14011 +#define IFX_PMON_H
14012 +/*!
14013 +  \addtogroup IFX_PMON_DEFINITIONS
14014 + */
14015 +/* @{ */
14016 +#ifdef CONFIG_VR9
14017 +/*! \enum  IFX_PMON_EVENT
14018 +    \brief External PMON Event defintion
14019 + */
14020 +enum IFX_PMON_EVENT {
14021 +    IFX_PMON_EVENT_NONE     = 0, /*!< No input (default) */
14022 +#define IFX_PMON_EVENT_MIN     IFX_PMON_EVENT_NONE
14023 +    IFX_PMON_EVENT_DDR_READ,  /*!< DDR read commands, independent of length */
14024 +    IFX_PMON_EVENT_DDR_WRITE, /*!< DDR write commands, independent of length */
14025 +    IFX_PMON_EVENT_DDR_MASK_WRITE, /*!< DDR masked write commands */
14026 +    IFX_PMON_EVENT_DDR_ONE_WORD_64BIT_READ,/*!< Single-word 64-bit read commands */
14027 +    IFX_PMON_EVENT_DDR_TWO_WORD_64BIT_READ,/*!< 2-beat burst 64-bit read commands */
14028 +    IFX_PMON_EVENT_DDR_FOUR_WORD_64BIT_READ,/*!< 4-word 64-bit read commands */
14029 +    IFX_PMON_EVENT_DDR_EIGHT_WORD_64BIT_READ,/*!< 8-word 64-bit read commands */
14030 +    IFX_PMON_EVENT_DDR_ONE_WORD_64BIT_WRITE,/*!< Single 64-bit write commands */
14031 +    IFX_PMON_EVENT_DDR_TWO_WORD_64BIT_WRITE, /*!< 2-word 64-bit write commands */
14032 +    IFX_PMON_EVENT_DDR_FOUR_WORD_64BIT_WRITE,/*!< 4-word 64-bit write commands */
14033 +    IFX_PMON_EVENT_DDR_EIGHT_WORD_64BIT_WIRTE,/*!< 8-word 64-bit write commands */
14034 +    IFX_PMON_EVENT_AHB_READ_CYCLES, /*!< DMA 32-bit receive block counter */
14035 +    IFX_PMON_EVENT_AHB_READ_CPT,    /*!< DMA 32-bit transmit block counter */
14036 +    IFX_PMON_EVENT_AHB_WRITE_CYCLES,/*!< AHB read completed */
14037 +    IFX_PMON_EVENT_AHB_WRITE_CPT,   /*!< AHB write completed */
14038 +    IFX_PMON_EVENT_DMA_RX_BLOCK_CNT,/*!< AHB total read cycles */
14039 +    IFX_PMON_EVENT_DMA_TX_BLOCK_CNT,/*!< AHB total write cycles */
14040 +#define IFX_PMON_EVENT_MAX   IFX_PMON_EVENT_DMA_TX_BLOCK_CNT
14041 +};
14042 +#elif defined (CONFIG_AR10)
14043 +#define IFX_PMON_EVENT_NONE         0
14044 +#define IFX_PMON_BIU0_READ_EVENT    0x04 /*!< Bus interface Unit0 read */
14045 +#define IFX_PMON_BIU0_WRITE_EVENT   0x05 /*!< Bus interface Unit0 write */
14046 +#define IFX_PMON_BIU1_READ_EVENT    0x06 /*!< Bus interface Unit1 read */
14047 +#define IFX_PMON_BIU1_WRITE_EVENT   0x07 /*!< Bus interface Unit1 write */
14048 +
14049 +#define IFX_PMON_EVENT_MIN          IFX_PMON_EVENT_NONE
14050 +
14051 +/* DMA */
14052 +#define IFX_PMON_DMA_READ_EVENT     0x0C /*!< DMA read */
14053 +#define IFX_PMON_DMA_WRITE_EVENT    0x0D /*!< DMA write */
14054 +#define IFX_PMON_DMA_RX_EVENT       0x0E /*!< DMA payload rx */
14055 +#define IFX_PMON_DMA_TX_EVENT       0x0F /*!< DMA payload tx */
14056 +
14057 +/* PPE, GPHY, ethernet */
14058 +#define IFX_PMON_FPI1S_READ_EVENT   0x14 /*!< FPI1 Slave bus read */
14059 +#define IFX_PMON_FPI1S_WRITE_EVENT  0x15 /*!< FPI1 Slave bus write */
14060 +
14061 +/* WLAN BB/MAC, CPU DMA */
14062 +#define IFX_PMON_AHB1S_READ_EVENT   0x18 /*!< AHB1 Slave bus read */
14063 +#define IFX_PMON_AHB1S_WRITE_EVENT  0x19 /*!< AHB1 Slave bus write */
14064 +
14065 +/* USB, DSL */
14066 +#define IFX_PMON_AHB2S_READ_EVENT   0x1C /*!< AHB2 Slave bus read */
14067 +#define IFX_PMON_AHB2S_WRITE_EVENT  0x1D /*!< AHB2 Slave bus write */
14068 +
14069 +/* PCIe  */
14070 +#define IFX_PMON_AHB4S_READ_EVENT   0x20 /*!< AHB4 Slave bus read */
14071 +#define IFX_PMON_AHB4S_WRITE_EVENT  0x21 /*!< AHB4 Slave bus Write */
14072 +
14073 +/* DDR  */
14074 +#define IFX_PMON_DDR_READ_EVENT     0x40 /*!< DDR single read */
14075 +#define IFX_PMON_DDR_WRITE_EVENT    0x41 /*!< DDR single write */
14076 +#define IFX_PMON_DDR_CMD_QUEUE_ALMOST_FULL  0x43 /*!< DDR Command Queue Almost Full */
14077 +#define IFX_PMON_DDR_CKE_STAT               0x44 /*!< DDR CKE status */
14078 +#define IFX_PMON_DDR_REFRESH_IN_PROGRESS    0x45 /*!< DDR Refresh in progress */
14079 +#define IFX_PMON_DDR_CONTROLLER_BUSY        0x46 /*!< DDR Controller Busy */
14080 +#define IFX_PMON_DDR_CMD_QUEUE_FULL         0x47 /*!< DDR Command Queue Full */
14081 +
14082 +/* SRAM  */
14083 +#define IFX_PMON_SRAM_READ_EVENT    0x50 /*!< SRAM read */
14084 +#define IFX_PMON_SRAM_WRITE_EVENT   0x51 /*!< SRAM write */
14085 +
14086 +/* FPI2M  */
14087 +#define IFX_PMON_FPI2M_READ_EVENT   0x58 /*!< FPI2 master read */
14088 +#define IFX_PMON_FPI2M_WRITE_EVENT  0x59 /*!< FPI2 master write */
14089 +
14090 +/* FPI3M  */
14091 +#define IFX_PMON_FPI3M_READ_EVENT   0x5C /*!< FPI3 master read */
14092 +#define IFX_PMON_FPI3M_WRITE_EVENT  0x5D /*!< FPI3 master write */
14093 +
14094 +/* AHB3M  */
14095 +#define IFX_PMON_AHB3M_READ_EVENT   0x60 /*!< AHB3 master read */
14096 +#define IFX_PMON_AHB3M_WRITE_EVENT  0x61 /*!< AHB3 master write */
14097 +
14098 +#define IFX_PMON_EVENT_MAX   IFX_PMON_AHB3M_WRITE_EVENT
14099 +#else
14100 +#error "platform not supported"
14101 +#endif
14102 +
14103 +
14104 +#define IFX_PMON_XTC_COUNTER0  0
14105 +
14106 +#define IFX_PMON_XTC_COUNTER1  1
14107 +
14108 +#define IFX_PMON_MAX_PERF_CNT_PER_TC 2
14109 +
14110 +/* @} */
14111 +
14112 +/*! \enum  IFX_MIPS_TC
14113 +    \brief Multithread Index
14114 + */
14115 +enum IFX_MIPS_TC{
14116 +    IFX_MIPS_TC0 = 0, /*!< MT TC 0 */
14117 +    IFX_MIPS_TC1,     /*!< MT TC 1 */
14118 +    IFX_MIPS_TC2,     /*!< MT TC 2 */
14119 +    IFX_MIPS_TC3,     /*!< MT TC 3 */
14120 +};
14121 +
14122 +/*!
14123 +  \addtogroup IFX_PMON_IOCTL
14124 + */
14125 +/* @{ */
14126 +/*!
14127 +    \brief Structure describing pmon version
14128 + */
14129 +struct ifx_pmon_ioctl_version {
14130 +    unsigned int    major;   /*!< Version Major number */
14131 +    unsigned int    mid;     /*!< Version Mid number */
14132 +    unsigned int    minor;   /*!< Version Minor number */
14133 +};
14134 +
14135 +/*!
14136 +    \brief Structure describing pmon event
14137 + */
14138 +struct ifx_pmon_ioctl_event {
14139 +    unsigned int    pmon_event;   /*!< PMON external even id */
14140 +    unsigned int    counter;     /*!< CPU performance counter 0 or 1 */
14141 +    unsigned int    tc;           /*!< MT TC index 0~3*/
14142 +};
14143 +
14144 +/*!
14145 + * \def IFX_PMON_IOC_MAGIC
14146 + * \brief PMON IOCTL Magic number
14147 + */
14148 +#define IFX_PMON_IOC_MAGIC               0xef
14149 +/*!
14150 + * \def IFX_PMON_IOC_VERSION
14151 + * \brief PMON IOCTL to get version number
14152 + */
14153 +#define IFX_PMON_IOC_VERSION             _IOR( IFX_PMON_IOC_MAGIC, 0, struct ifx_pmon_ioctl_version)
14154 +/*!
14155 + * \def IFX_PMON_IOC_EVENT
14156 + * \brief PMON IOCTL to configure external event and CPU performance counter 0/1
14157 + */
14158 +#define IFX_PMON_IOC_EVENT               _IOWR(IFX_PMON_IOC_MAGIC, 1, struct ifx_pmon_ioctl_event)
14159 +/*!
14160 + * \def IFX_PMON_IOC_DISABLE
14161 + * \brief PMON IOCTL to disable PMON module
14162 + */
14163 +
14164 +#define IFX_PMON_IOC_DISABLE             _IOWR(IFX_PMON_IOC_MAGIC, 2, int)
14165 +/* @} */
14166 +
14167 +#endif /* IFX_PMON_H */
14168 +
14169 diff --git a/arch/mips/include/asm/ifx/ifx_pmu.h b/arch/mips/include/asm/ifx/ifx_pmu.h
14170 new file mode 100644
14171 index 0000000..9f00195
14172 --- /dev/null
14173 +++ b/arch/mips/include/asm/ifx/ifx_pmu.h
14174 @@ -0,0 +1,776 @@
14175 +/******************************************************************************
14176 +**
14177 +** FILE NAME    : ifx_pmu.h
14178 +** PROJECT      : IFX UEIP
14179 +** MODULES      : PMU
14180 +**
14181 +** DATE         : 28 May 2009
14182 +** AUTHOR       : Lei Chuanhua
14183 +** DESCRIPTION  : IFX Cross-Platform Power Management Unit driver header file
14184 +** COPYRIGHT    :       Copyright (c) 2009
14185 +**                      Infineon Technologies AG
14186 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
14187 +**
14188 +**    This program is free software; you can redistribute it and/or modify
14189 +**    it under the terms of the GNU General Public License as published by
14190 +**    the Free Software Foundation; either version 2 of the License, or
14191 +**    (at your option) any later version.
14192 +**
14193 +** HISTORY
14194 +** $Date        $Author         $Comment
14195 +** 28 May 2009  Lei Chuanhua    The first UEIP release
14196 +*******************************************************************************/
14197 +#ifndef IFX_PMU_H
14198 +#define IFX_PMU_H
14199 +
14200 +/*!
14201 + \defgroup IFX_PMU PMU driver module
14202 + \brief UEIP Project - PMU module.
14203 +*/
14204 +
14205 +/*!
14206 + \defgroup IFX_PMU_DEFINITIONS Definition and structions
14207 + \ingroup IFX_PMU
14208 + \brief definitions for ifx pmu driver
14209 +*/
14210 +
14211 +/*!
14212 + \file ifx_pmu.h
14213 + \ingroup IFX_PMU
14214 + \brief header file for PMU external interface
14215 +*/
14216 +/*!
14217 + \addtogroup IFX_PMU_DEFINITIONS
14218 +*/
14219 +/* @{ */
14220 +
14221 +/*! \def IFX_PMU_MODULE_USB0_PHY
14222 +    \brief USB0 PHY Module
14223 + */
14224 +#define IFX_PMU_MODULE_USB0_PHY   (0)
14225 +
14226 +/*! \def IFX_PMU_MODULE_USB_PHY
14227 +    \brief USB PHY Module
14228 + */
14229 +#define IFX_PMU_MODULE_USB_PHY    IFX_PMU_MODULE_USB0_PHY
14230 +
14231 +/*! \def IFX_PMU_MODULE_FPIS
14232 +    \brief FPI Slave Module
14233 + */
14234 +#define IFX_PMU_MODULE_FPIS       (1)
14235 +
14236 +/*! \def IFX_PMU_MODULE_FPI1
14237 +    \brief FPI bus 1 Module
14238 + */
14239 +#define IFX_PMU_MODULE_FPI1       IFX_PMU_MODULE_FPIS
14240 +
14241 +/*! \def IFX_PMU_MODULE_FPI2
14242 +    \brief FPI bus 2 Module
14243 + */
14244 +#define IFX_PMU_MODULE_FPI2       IFX_PMU_MODULE_FPI1
14245 +
14246 +/*! \def IFX_PMU_MODULE_DFEV0
14247 +    \brief DFEV 0 Module
14248 + */
14249 +#define IFX_PMU_MODULE_DFEV0      (2)
14250 +#ifdef CONFIG_AMAZON_SE
14251 +/*! \def IFX_PMU_MODULE_SDIO
14252 +    \brief SDIO Module, ASE only
14253 + */
14254 +#define IFX_PMU_MODULE_SDIO       IFX_PMU_MODULE_DFEV0
14255 +#endif
14256 +/*! \def IFX_PMU_MODULE_DFEV1
14257 +    \brief DFEV 1 Module
14258 + */
14259 +#define IFX_PMU_MODULE_DFEV1      (3)
14260 +
14261 +/*! \def IFX_PMU_MODULE_VO_MIPS
14262 +    \brief Voice MIPS Module
14263 + */
14264 +#define IFX_PMU_MODULE_VO_MIPS    IFX_PMU_MODULE_DFEV0
14265 +
14266 +/*! \def IFX_PMU_MODULE_VODEC
14267 +    \brief Voice Decoder  Module
14268 + */
14269 +#define IFX_PMU_MODULE_VODEC      IFX_PMU_MODULE_DFEV1
14270 +
14271 +/*! \def IFX_PMU_MODULE_PCI
14272 +    \brief PCI Module
14273 + */
14274 +#define IFX_PMU_MODULE_PCI        (4)
14275 +
14276 +/*! \def IFX_PMU_MODULE_DMA
14277 +    \brief DMA Module
14278 + */
14279 +#define IFX_PMU_MODULE_DMA        (5)
14280 +
14281 +/*! \def IFX_PMU_MODULE_USB0_CTRL
14282 +    \brief USB0 Controller Module
14283 + */
14284 +#define IFX_PMU_MODULE_USB0_CTRL  (6)
14285 +
14286 +/*! \def IFX_PMU_MODULE_USB_CTRL
14287 +    \brief USB Controller Module
14288 + */
14289 +#define IFX_PMU_MODULE_USB_CTRL   IFX_PMU_MODULE_USB0_CTRL
14290 +
14291 +/*! \def IFX_PMU_MODULE_USIF
14292 +    \brief USIF  Module
14293 + */
14294 +#define IFX_PMU_MODULE_USIF       (7)
14295 +
14296 +/*! \def IFX_PMU_MODULE_UART0
14297 +    \brief UART0/ASC0  Module
14298 + */
14299 +#define IFX_PMU_MODULE_UART0      IFX_PMU_MODULE_USIF
14300 +
14301 +/*! \def IFX_PMU_MODULE_EPHY
14302 +    \brief EPHY  Module
14303 + */
14304 +#define IFX_PMU_MODULE_EPHY       IFX_PMU_MODULE_UART0
14305 +
14306 +/*! \def IFX_PMU_MODULE_SPI
14307 +    \brief SSC/SPI Module
14308 + */
14309 +#define IFX_PMU_MODULE_SPI        (8)
14310 +
14311 +/*! \def IFX_PMU_MODULE_DSL_DFE
14312 +    \brief DSL /DFE Module
14313 + */
14314 +#define IFX_PMU_MODULE_DSL_DFE    (9)
14315 +
14316 +/*! \def IFX_PMU_MODULE_EBU
14317 +    \brief EBU Module
14318 + */
14319 +#define IFX_PMU_MODULE_EBU        (10)
14320 +
14321 +/*! \def IFX_PMU_MODULE_LEDC
14322 +    \brief LEDc Controller  Module
14323 + */
14324 +#define IFX_PMU_MODULE_LEDC       (11)
14325 +
14326 +/*! \def IFX_PMU_MODULE_GPTC
14327 +    \brief GPTU  Module
14328 + */
14329 +#define IFX_PMU_MODULE_GPTC       (12)
14330 +
14331 +/*! \def IFX_PMU_MODULE_AHBS
14332 +    \brief AHB Slave Module
14333 + */
14334 +#define IFX_PMU_MODULE_AHBS       (13)
14335 +
14336 +/*! \def IFX_PMU_MODULE_PCIE1_PHY
14337 +    \brief PCIe 1 PHY module
14338 + */
14339 +#define IFX_PMU_MODULE_PCIE1_PHY   IFX_PMU_MODULE_AHBS
14340 +
14341 +/*! \def IFX_PMU_MODULE_PPE_TPE
14342 +    \brief PPE/TPE Module
14343 + */
14344 +#define IFX_PMU_MODULE_PPE_TPE    IFX_PMU_MODULE_AHBS
14345 +
14346 +/*! \def IFX_PMU_MODULE_VLYNQ
14347 +    \brief VLYNQ Module
14348 + */
14349 +#define IFX_PMU_MODULE_VLYNQ      IFX_PMU_MODULE_AHBS
14350 +
14351 +/*! \def IFX_PMU_MODULE_FPIM
14352 +    \brief FPI Master Module
14353 + */
14354 +#define IFX_PMU_MODULE_FPIM       (14)
14355 +
14356 +/*! \def IFX_PMU_MODULE_ADSL_AFE
14357 +    \brief AR10 ADSL AFE Module
14358 + */
14359 +#define IFX_PMU_MODULE_ADSL_AFE   IFX_PMU_MODULE_FPIM
14360 +
14361 +/*! \def IFX_PMU_MODULE_FPI0
14362 +    \brief FPI bus 0 Module
14363 + */
14364 +#define IFX_PMU_MODULE_FPI0       IFX_PMU_MODULE_FPIM
14365 +
14366 +/*! \def IFX_PMU_MODULE_AHBM
14367 +    \brief AHB Master Module
14368 + */
14369 +#define IFX_PMU_MODULE_AHBM       (15)
14370 +
14371 +/*! \def IFX_PMU_MODULE_DCDC_2V5
14372 +    \brief AR10 DCDC 2.5V Module
14373 + */
14374 +#define IFX_PMU_MODULE_DCDC_2V5   IFX_PMU_MODULE_AHBM
14375 +
14376 +/*! \def IFX_PMU_MODULE_AHB
14377 +    \brief AHB  Module
14378 + */
14379 +#define IFX_PMU_MODULE_AHB        IFX_PMU_MODULE_AHBM
14380 +#ifndef CONFIG_AMAZON_SE
14381 +/*! \def IFX_PMU_MODULE_SDIO
14382 +    \brief SDIO  Module, ARX,Danube, VRX
14383 + */
14384 +#define IFX_PMU_MODULE_SDIO       (16)
14385 +#endif
14386 +/*! \def IFX_PMU_MODULE_UART1
14387 +    \brief UART1/ASC1 module
14388 + */
14389 +#define IFX_PMU_MODULE_UART1      (17)
14390 +
14391 +/*! \def IFX_PMU_MODULE_PPE_QSB
14392 +    \brief PPE QSB module
14393 + */
14394 +#define IFX_PMU_MODULE_PPE_QSB    (18)
14395 +
14396 +/*! \def IFX_PMU_MODULE_DCDC_1VX
14397 +    \brief AR10 DCDC 1.5V and 1.8V Module
14398 + */
14399 +#define IFX_PMU_MODULE_DCDC_1VX    IFX_PMU_MODULE_PPE_QSB
14400 +
14401 +/*! \def IFX_PMU_MODULE_PPE_SLL01
14402 +    \brief PPE SLL01 module
14403 + */
14404 +#define IFX_PMU_MODULE_PPE_SLL01  (19)
14405 +
14406 +/*! \def IFX_PMU_MODULE_DCDC_1V0
14407 +    \brief AR10 DCDC 1.0V Module
14408 + */
14409 +#define IFX_PMU_MODULE_DCDC_1V0    IFX_PMU_MODULE_PPE_SLL01
14410 +
14411 +/*! \def IFX_PMU_MODULE_WDT0
14412 +    \brief WDT0 module
14413 + */
14414 +#define IFX_PMU_MODULE_WDT0       IFX_PMU_MODULE_PPE_QSB
14415 +
14416 +/*! \def IFX_PMU_MODULE_WDT1
14417 +    \brief WDT1 module
14418 + */
14419 +#define IFX_PMU_MODULE_WDT1       IFX_PMU_MODULE_PPE_SLL01
14420 +
14421 +/*! \def IFX_PMU_MODULE_DEU
14422 +    \brief DEU module
14423 + */
14424 +#define IFX_PMU_MODULE_DEU        (20)
14425 +
14426 +/*! \def IFX_PMU_MODULE_PPE_TC
14427 +    \brief PPE TC module
14428 + */
14429 +#define IFX_PMU_MODULE_PPE_TC     (21)
14430 +
14431 +/*! \def IFX_PMU_MODULE_PPE_EMA
14432 +    \brief PPE EMA module
14433 + */
14434 +#define IFX_PMU_MODULE_PPE_EMA    (22)
14435 +
14436 +/*! \def IFX_PMU_MODULE_PPE_ENET1
14437 +    \brief PPE ENET1 module
14438 + */
14439 +#define IFX_PMU_MODULE_PPE_ENET1  IFX_PMU_MODULE_PPE_EMA
14440 +
14441 +/*! \def IFX_PMU_MODULE_PPE_DPLUSM
14442 +    \brief Dplus Master module
14443 + */
14444 +#define IFX_PMU_MODULE_PPE_DPLUSM (23)
14445 +
14446 +/*! \def IFX_PMU_MODULE_PPE_DPLUS
14447 +    \brief Dplus module
14448 + */
14449 +#define IFX_PMU_MODULE_PPE_DPLUS  IFX_PMU_MODULE_PPE_DPLUSM
14450 +
14451 +/*! \def IFX_PMU_MODULE_PPE_ENET0
14452 +    \brief PPE ENET0 module
14453 + */
14454 +#define IFX_PMU_MODULE_PPE_ENET0  IFX_PMU_MODULE_PPE_DPLUSM
14455 +
14456 +/*! \def IFX_PMU_MODULE_PPE_DPLUSS
14457 +    \brief Dplus Slave module
14458 + */
14459 +#define IFX_PMU_MODULE_PPE_DPLUSS (24)
14460 +
14461 +/*! \def IFX_PMU_MODULE_DDR_MEM
14462 +    \brief DDR MC module
14463 + */
14464 +#define IFX_PMU_MODULE_DDR_MEM    IFX_PMU_MODULE_PPE_DPLUSS
14465 +
14466 +/*! \def IFX_PMU_MODULE_TDM
14467 +    \brief TDM module
14468 + */
14469 +#define IFX_PMU_MODULE_TDM        (25)
14470 +
14471 +/*! \def IFX_PMU_MODULE_USB1_PHY
14472 +    \brief USB 1 PHY module
14473 + */
14474 +#define IFX_PMU_MODULE_USB1_PHY   (26)
14475 +
14476 +/*! \def IFX_PMU_MODULE_USB1_CTRL
14477 +    \brief USB1 Controller module
14478 + */
14479 +#define IFX_PMU_MODULE_USB1_CTRL  (27)
14480 +
14481 +/*! \def IFX_PMU_MODULE_SWITCH
14482 +    \brief Switch module
14483 + */
14484 +#define IFX_PMU_MODULE_SWITCH     (28)
14485 +
14486 +/*! \def IFX_PMU_MODULE_PPE_TOP
14487 +    \brief PPE Top module
14488 + */
14489 +#define IFX_PMU_MODULE_PPE_TOP    (29)
14490 +
14491 +/*! \def IFX_PMU_MODULE_DDR_DPD
14492 +    \brief DDR DPD module
14493 + */
14494 +#define IFX_PMU_MODULE_DDR_DPD    IFX_PMU_MODULE_PPE_TOP
14495 +
14496 +/*! \def IFX_PMU_MODULE_GPHY0
14497 +    \brief GPHY0 module
14498 + */
14499 +#define IFX_PMU_MODULE_GPHY0    IFX_PMU_MODULE_PPE_TOP
14500 +
14501 +
14502 +/*! \def IFX_PMU_MODULE_GPHY
14503 +    \brief Internal GPHY module
14504 + */
14505 +#define IFX_PMU_MODULE_GPHY       (30)
14506 +
14507 +/*! \def IFX_PMU_MODULE_GPHY1
14508 +    \brief Internal GPHY1 module
14509 + */
14510 +#define IFX_PMU_MODULE_GPHY1       IFX_PMU_MODULE_GPHY
14511 +
14512 +/*! \def IFX_PMU_MODULE_PCIE_L0_CLK
14513 +    \brief PCIe L0 Clock  module
14514 + */
14515 +#define IFX_PMU_MODULE_PCIE_L0_CLK (31)
14516 +
14517 +/*! \def IFX_PMU_MODULE_GPHY2
14518 +    \brief Internal GPHY2 module
14519 + */
14520 +#define IFX_PMU_MODULE_GPHY2      IFX_PMU_MODULE_PCIE_L0_CLK
14521 +
14522 +/*! \def IFX_PMU_MODULE_PCIE_PHY
14523 +    \brief PCIe PHY module
14524 + */
14525 +#define IFX_PMU_MODULE_PCIE_PHY   (32)
14526 +
14527 +/*! \def IFX_PMU_MODULE_PCIE0_PHY
14528 +    \brief PCIe 0 PHY module
14529 + */
14530 +#define IFX_PMU_MODULE_PCIE0_PHY   IFX_PMU_MODULE_PCIE_PHY
14531 +
14532 +/*! \def IFX_PMU_MODULE_PCIE_CTRL
14533 +    \brief PCIe Controller module
14534 + */
14535 +#define IFX_PMU_MODULE_PCIE_CTRL  (33)
14536 +
14537 +/*! \def IFX_PMU_MODULE_PCIE0_CTRL
14538 +    \brief PCIe Controller 0 module
14539 + */
14540 +#define IFX_PMU_MODULE_PCIE0_CTRL  IFX_PMU_MODULE_PCIE_CTRL
14541 +
14542 +/*! \def IFX_PMU_MODULE_AHB_ARC
14543 +    \brief AHB ARC module
14544 + */
14545 +#define IFX_PMU_MODULE_AHB_ARC    (34)  /* XXX */
14546 +
14547 +/*! \def IFX_PMU_MODULE_PCIE1_CTRL
14548 +    \brief PCIe Controller 1 module
14549 + */
14550 +#define IFX_PMU_MODULE_PCIE1_CTRL   IFX_PMU_MODULE_AHB_ARC
14551 +
14552 +/*! \def IFX_PMU_MODULE_HSNAND
14553 +    \brief High Speed NAND module
14554 + */
14555 +#define IFX_PMU_MODULE_HSNAND     (35)  /* XXX */
14556 +
14557 +/*! \def IFX_PMU_MODULE_PDI1
14558 +    \brief PCIe PDI 1 module
14559 + */
14560 +#define IFX_PMU_MODULE_PDI1       IFX_PMU_MODULE_HSNAND
14561 +
14562 +
14563 +/*! \def IFX_PMU_MODULE_PDI
14564 +    \brief PDI module
14565 + */
14566 +#define IFX_PMU_MODULE_PDI        (36)
14567 +
14568 +/*! \def IFX_PMU_MODULE_PDI0
14569 +    \brief PCIe PDI module
14570 + */
14571 +#define IFX_PMU_MODULE_PDI0       IFX_PMU_MODULE_PDI
14572 +
14573 +/*! \def IFX_PMU_MODULE_MSI
14574 +    \brief PCIe MSI module
14575 + */
14576 +#define IFX_PMU_MODULE_MSI        (37)
14577 +
14578 +/*! \def IFX_PMU_MODULE_MSI0
14579 +    \brief PCIe MSI 0 module
14580 + */
14581 +#define IFX_PMU_MODULE_MSI0       IFX_PMU_MODULE_MSI
14582 +
14583 +/*! \def IFX_PMU_MODULE_DDR_CKE
14584 +    \brief DDR CKE module
14585 + */
14586 +#define IFX_PMU_MODULE_DDR_CKE    (38)
14587 +
14588 +
14589 +/*! \def IFX_PMU_MODULE_MSI1
14590 +    \brief PCIe MSI 1 module
14591 + */
14592 +#define IFX_PMU_MODULE_MSI1       (39)
14593 +
14594 +/* Will be exported to user space, __ prefix is used, see linux/types.h */
14595 +typedef struct ifx_pmu_clk {
14596 +    __u32 module;  /* Clok module index */
14597 +    __u32 enable;  /* enable or disable  */
14598 +} ifx_pmu_clk_t;
14599 +
14600 +/* Used by ioctl */
14601 +#define IFX_PMU_IOC_MAGIC   0xe0
14602 +
14603 +#define IFX_PMU_IOC_CLK_ENABLE        (1)
14604 +#define IFX_PMU_IOC_CLK_DISABLE       (2)
14605 +#define IFX_PMU_IOC_CLK_GET           (3)
14606 +
14607 +#define IFX_PMU_IOC_CLK_GATING_ENABLE    _IOW(IFX_PMU_IOC_MAGIC, IFX_PMU_IOC_CLK_ENABLE ,ifx_pmu_clk_t)
14608 +#define IFX_PMU_IOC_CLK_GATING_DISABLE   _IOW(IFX_PMU_IOC_MAGIC, IFX_PMU_IOC_CLK_DISABLE ,ifx_pmu_clk_t)
14609 +#define IFX_PMU_IOC_GET_CLK_GATING       _IOR(IFX_PMU_IOC_MAGIC, IFX_PMU_IOC_CLK_GET ,ifx_pmu_clk_t)
14610 +
14611 +
14612 +#ifdef CONFIG_IFX_PMU_POWER_GATING
14613 +
14614 +/*
14615 + * Power Gating Power domain Index definition
14616 + * The underlying power domain continues to evolve and change. To maintain the
14617 + * forward compatibiblity with future hardware platforms. Index is better.
14618 + * However, every new platform has to maintain one index-to-power domain table.
14619 + */
14620 +
14621 +/*! \def IFX_PMU_PG_DOMAIN_USB
14622 +    \brief USB power domain
14623 + */
14624 +#define IFX_PMU_PG_DOMAIN_USB          0
14625 +
14626 +/*! \def IFX_PMU_PG_DOMAIN_PCIE
14627 +    \brief PCI express power domain
14628 + */
14629 +#define IFX_PMU_PG_DOMAIN_PCIE         1
14630 +
14631 +/*! \def IFX_PMU_PG_DOMAIN_PCIE
14632 +    \brief SLIC plus TDM power domain
14633 + */
14634 +#define IFX_PMU_PG_DOMAIN_SLIC_TDM     2
14635 +
14636 +/*! \def IFX_PMU_PG_DOMAIN_DEU
14637 +    \brief DEU power domain
14638 + */
14639 +#define IFX_PMU_PG_DOMAIN_DEU          3
14640 +
14641 +/*! \def IFX_PMU_PG_DOMAIN_FPI_TOP
14642 +    \brief FPI Top power domain
14643 + */
14644 +#define IFX_PMU_PG_DOMAIN_FPI_TOP      4
14645 +
14646 +/*! \def IFX_PMU_PG_DOMAIN_PPE
14647 +    \brief PPE power domain
14648 + */
14649 +#define IFX_PMU_PG_DOMAIN_PPE          5
14650 +
14651 +/*! \def IFX_PMU_PG_DOMAIN_SWITCH
14652 +    \brief Switch power domain
14653 + */
14654 +#define IFX_PMU_PG_DOMAIN_SWITCH       6
14655 +
14656 +/*! \def IFX_PMU_PG_DOMAIN_MIPS
14657 +    \brief MIPS Core power domain
14658 + */
14659 +#define IFX_PMU_PG_DOMAIN_MIPS         7
14660 +
14661 +/*! \def IFX_PMU_PG_DOMAIN_DSL_DFE
14662 +    \brief DSL DFE power domain
14663 + */
14664 +#define IFX_PMU_PG_DOMAIN_DSL_DFE      8
14665 +
14666 +/*! \def IFX_PMU_PG_DOMAIN_WLAN
14667 +    \brief Built-in WiFi power domain
14668 + */
14669 +#define IFX_PMU_PG_DOMAIN_WLAN         9
14670 +
14671 +/*! \def IFX_PMU_PG_DOMAIN_GPHY0
14672 +    \brief Giga bit PHY0 power domain
14673 + */
14674 +#define IFX_PMU_PG_DOMAIN_GPHY0        10
14675 +
14676 +/*! \def IFX_PMU_PG_DOMAIN_GPHY1
14677 +    \brief Giga bit PHY1 power domain
14678 + */
14679 +#define IFX_PMU_PG_DOMAIN_GPHY1        11
14680 +
14681 +/*! \def IFX_PMU_PG_DOMAIN_GPHY2
14682 +    \brief Giga bit PHY2 power domain
14683 + */
14684 +#define IFX_PMU_PG_DOMAIN_GPHY2        12
14685 +
14686 +#define IFX_PMU_PG_DOMAIN_RES0         13
14687 +#define IFX_PMU_PG_DOMAIN_RES1         14
14688 +#define IFX_PMU_PG_DOMAIN_RES2         15
14689 +
14690 +/* XXX, more definition */
14691 +
14692 +#define IFX_POWER_DOMAIN(X) IFX_PMU_PG_DOMAIN_##X
14693 +
14694 +/* Will be exported to user space, __ prefix is used, see linux/types.h */
14695 +typedef struct ifx_pmu_pg {
14696 +    __u32 power_domain;  /* Power Domain index */
14697 +    __u32 flags;         /* Future use */
14698 +} ifx_pmu_pg_t;
14699 +
14700 +
14701 +/* XXX, don't overlap with Clock Gating */
14702 +#define IFX_PMU_IOC_PG_ENABLE        (60)
14703 +#define IFX_PMU_IOC_PG_DISABLE       (61)
14704 +#define IFX_PMU_IOC_PG_GET           (62)
14705 +
14706 +#define IFX_PMU_IOC_POWER_GATING_ENABLE    _IOW(IFX_PMU_IOC_MAGIC, IFX_PMU_IOC_PG_ENABLE ,ifx_pmu_pg_t)
14707 +#define IFX_PMU_IOC_POWER_GATING_DISABLE   _IOW(IFX_PMU_IOC_MAGIC, IFX_PMU_IOC_PG_DISABLE ,ifx_pmu_pg_t)
14708 +#define IFX_PMU_IOC_GET_POWER_GATING       _IOR(IFX_PMU_IOC_MAGIC, IFX_PMU_IOC_PG_GET ,ifx_pmu_pg_t)
14709 +
14710 +#endif /* CONFIG_IFX_PMU_POWER_GATING */
14711 +/* @} */
14712 +
14713 +#ifdef __KERNEL__
14714 +
14715 +#define IFX_PMU_ENABLE    1
14716 +#define IFX_PMU_DISABLE   0
14717 +
14718 +#define USB0_PHY_PMU_SETUP(__x)   ifx_pmu_set(IFX_PMU_MODULE_USB0_PHY, (__x))
14719 +#define USB_PHY_PMU_SETUP(__x)    USB0_PHY_PMU_SETUP((__x))
14720 +#define FPIS_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_FPIS, (__x))
14721 +#define FPI1_PMU_SETUP(__x)       FPIS_PMU_SETUP((__x))
14722 +#define FPI2_PMU_SETUP(__x)       FPIS_PMU_SETUP((__x))
14723 +#define DFEV0_PMU_SETUP(__x)      ifx_pmu_set(IFX_PMU_MODULE_DFEV0, (__x))
14724 +#ifdef CONFIG_AMAZON_SE
14725 +#define SDIO_PMU_SETUP(__x)       DFEV0_PMU_SETUP((__x))
14726 +#endif
14727 +#define DFEV1_PMU_SETUP(__x)      ifx_pmu_set(IFX_PMU_MODULE_DFEV1, (__x))
14728 +#define VO_MIPS_PMU_SETUP(__x)    DFEV0_PMU_SETUP((__x))
14729 +#define VODEC_PMU_SETUP(__x)      DFEV1_PMU_SETUP((__x))
14730 +#define PCI_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_PCI, (__x))
14731 +#define DMA_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_DMA, (__x))
14732 +#define USB0_CTRL_PMU_SETUP(__x)  ifx_pmu_set(IFX_PMU_MODULE_USB0_CTRL, (__x))
14733 +#define USIF_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_USIF, (__x))
14734 +#define UART0_PMU_SETUP(__x)      USIF_PMU_SETUP((__x))
14735 +#define EPHY_PMU_SETUP(__x)       USIF_PMU_SETUP((__x))
14736 +#define SPI_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_SPI, (__x))
14737 +#define DSL_DFE_PMU_SETUP(__x)    ifx_pmu_set(IFX_PMU_MODULE_DSL_DFE, (__x))
14738 +#define EBU_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_EBU, (__x))
14739 +#define LEDC_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_LEDC, (__x))
14740 +#define GPTC_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_GPTC, (__x))
14741 +
14742 +#define AHBS_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_AHBS, (__x))
14743 +#define VLYNQ_PMU_SETUP(__x)      AHBS_PMU_SETUP((__x))
14744 +#define PPE_TPE_PMU_SETUP(__x)    AHBS_PMU_SETUP((__x))
14745 +#define PCIE1_PHY_PMU_SETUP(__x)  AHBS_PMU_SETUP((__x))
14746 +
14747 +#define FPIM_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_FPIM, (__x))
14748 +#define FPI0_PMU_SETUP(__x)       FPIM_PMU_SETUP((__x))
14749 +#define ADSL_AFE_PMU_SETUP(__x)   FPIM_PMU_SETUP((__x))
14750 +
14751 +#define AHBM_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_AHBM, (__x))
14752 +#define AHB_PMU_SETUP(__x)        AHBM_PMU_SETUP((__x))
14753 +#define DCDC_2V5_PMU_SETUP(__x)   AHBM_PMU_SETUP((__x))
14754 +
14755 +#ifndef CONFIG_AMAZON_SE
14756 +#define SDIO_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_SDIO, (__x))
14757 +#endif
14758 +#define UART1_PMU_SETUP(__x)      ifx_pmu_set(IFX_PMU_MODULE_UART1, (__x))
14759 +#define PPE_QSB_PMU_SETUP(__x)    ifx_pmu_set(IFX_PMU_MODULE_PPE_QSB, (__x))
14760 +#define WDT0_PMU_SETUP(__x)       PPE_QSB_PMU_SETUP((__x))
14761 +#define DCDC_1VX_PMU_SETUP(__x)   PPE_QSB_PMU_SETUP((__x))
14762 +
14763 +#define PPE_SLL01_PMU_SETUP(__x)  ifx_pmu_set(IFX_PMU_MODULE_PPE_SLL01, (__x))
14764 +#define DCDC_1V0_PMU_SETUP(__x)   PPE_SLL01_PMU_SETUP((__x))
14765 +
14766 +#define WDT1_PMU_SETUP(__x)       PPE_SLL01_PMU_SETUP((__x))
14767 +#define DEU_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_DEU, (__x))
14768 +#define PPE_TC_PMU_SETUP(__x)     ifx_pmu_set(IFX_PMU_MODULE_PPE_TC, (__x))
14769 +#define PPE_EMA_PMU_SETUP(__x)    ifx_pmu_set(IFX_PMU_MODULE_PPE_EMA, (__x))
14770 +#define PPE_ENET1_PMU_SETUP(__x)  PPE_EMA_PMU_SETUP((__x))
14771 +#define PPE_DPLUSM_PMU_SETUP(__x) ifx_pmu_set(IFX_PMU_MODULE_PPE_DPLUSM, (__x))
14772 +#define PPE_DPLUS_PMU_SETUP(__x)  PPE_DPLUSM_PMU_SETUP((__x))
14773 +#define PPE_ENET0_PMU_SETUP(__x)  PPE_DPLUS_PMU_SETUP((__x))
14774 +#define PPE_DPLUSS_PMU_SETUP(__x) ifx_pmu_set(IFX_PMU_MODULE_PPE_DPLUSS, (__x))
14775 +#define DDR_MEM_PMU_SETUP(__x)    PPE_DPLUSS_PMU_SETUP((__x))
14776 +#define TDM_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_TDM, (__x))
14777 +#define USB1_PHY_PMU_SETUP(__x)   ifx_pmu_set(IFX_PMU_MODULE_USB1_PHY, (__x))
14778 +#define USB1_CTRL_PMU_SETUP(__x)  ifx_pmu_set(IFX_PMU_MODULE_USB1_CTRL, (__x))
14779 +#define SWITCH_PMU_SETUP(__x)     ifx_pmu_set(IFX_PMU_MODULE_SWITCH, (__x))
14780 +
14781 +#define PPE_TOP_PMU_SETUP(__x)    ifx_pmu_set(IFX_PMU_MODULE_PPE_TOP, (__x))
14782 +#define GPHY0_PMU_SETUP(__x)      PPE_TOP_PMU_SETUP((__x))
14783 +#define DDR_DPD_PMU_SETUP(__x)    PPE_TOP_PMU_SETUP((__x))
14784 +
14785 +#define GPHY_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_GPHY, (__x))
14786 +#define GPHY1_PMU_SETUP(__x)      GPHY_PMU_SETUP((__x))
14787 +
14788 +#define PCIE_L0_CLK_PMU_SETUP(__x) ifx_pmu_set(IFX_PMU_MODULE_PCIE_L0_CLK, (__x))
14789 +#define GPHY2_PMU_SETUP(__x)       PCIE_L0_CLK_PMU_SETUP((__x))
14790 +
14791 +#define PCIE_PHY_PMU_SETUP(__x)   ifx_pmu_set(IFX_PMU_MODULE_PCIE_PHY, (__x))
14792 +#define PCIE0_PHY_PMU_SETUP(__x)  PCIE_PHY_PMU_SETUP((__x))
14793 +
14794 +#define PCIE_CTRL_PMU_SETUP(__x)  ifx_pmu_set(IFX_PMU_MODULE_PCIE_CTRL, (__x))
14795 +#define PCIE0_CTRL_PMU_SETUP(__x) PCIE_CTRL_PMU_SETUP((__x))
14796 +
14797 +#define AHB_ARC_PMU_SETUP(__x)    ifx_pmu_set(IFX_PMU_MODULE_AHB_ARC, (__x))
14798 +#define PCIE1_CTRL_PMU_SETUP(__x) AHB_ARC_PMU_SETUP((__x))
14799 +
14800 +#define HSNAND_PMU_SETUP(__x)     ifx_pmu_set(IFX_PMU_MODULE_HSNAND, (__x))
14801 +#define PDI1_PMU_SETUP(__x)       HSNAND_PMU_SETUP((__x))
14802 +
14803 +#define PDI_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_PDI, (__x))
14804 +#define PDI0_PMU_SETUP(__x)       PDI_PMU_SETUP((__x))
14805 +
14806 +#define MSI_PMU_SETUP(__x)        ifx_pmu_set(IFX_PMU_MODULE_MSI, (__x))
14807 +#define MSI0_PMU_SETUP(__x)       MSI_PMU_SETUP((__x))
14808 +
14809 +#define DDR_CKE_PMU_SETUP(__x)    ifx_pmu_set(IFX_PMU_MODULE_DDR_CKE, (__x))
14810 +
14811 +#define MSI1_PMU_SETUP(__x)       ifx_pmu_set(IFX_PMU_MODULE_MSI1, (__x))
14812 +
14813 +#ifndef ifx_pmu_set
14814 +extern int ifx_pmu_set(int module, int value);
14815 +#endif
14816 +extern void ifx_pmu_enable_all_modules(void);
14817 +extern void ifx_pmu_disable_all_modules(void);
14818 +#ifdef CONFIG_IFX_PMU_POWER_GATING
14819 +extern int ifx_pmu_pg_enable(ifx_pmu_pg_t *pg);
14820 +extern void ifx_pmu_pg_enable_all_domains(void);
14821 +extern void ifx_pmu_pg_disable_all_domains(void);
14822 +extern int ifx_pmu_pg_disable(ifx_pmu_pg_t *pg);
14823 +extern int ifx_pmu_pg_mips_enable(void);
14824 +extern int ifx_pmu_pg_mips_disable(void);
14825 +extern int ifx_pmu_pg_usb_enable(void);
14826 +extern int ifx_pmu_pg_usb_disable(void);
14827 +extern int ifx_pmu_pg_pcie_enable(void);
14828 +extern int ifx_pmu_pg_pcie_disable(void);
14829 +extern int ifx_pmu_pg_switch_enable(void);
14830 +extern int ifx_pmu_pg_switch_disable(void);
14831 +extern int ifx_pmu_pg_deu_enable(void);
14832 +extern int ifx_pmu_pg_deu_disable(void);
14833 +extern int ifx_pmu_pg_ppe_enable(void);
14834 +extern int ifx_pmu_pg_ppe_disable(void);
14835 +extern int ifx_pmu_pg_dsl_dfe_enable(void);
14836 +extern int ifx_pmu_pg_dsl_dfe_disable(void);
14837 +extern int ifx_pmu_pg_fpi_top_enable(void);
14838 +extern int ifx_pmu_pg_fpi_top_disable(void);
14839 +extern int ifx_pmu_pg_slic_tdm_enable(void);
14840 +extern int ifx_pmu_pg_slic_tdm_disable(void);
14841 +extern int ifx_pmu_pg_wkup_loc_setup(void *loc);
14842 +#else
14843 +static inline void ifx_pmu_pg_enable_all_domains(void)
14844 +{
14845 +}
14846 +
14847 +static inline void ifx_pmu_pg_disable_all_domains(void)
14848 +{
14849 +}
14850 +
14851 +static inline int ifx_pmu_pg_mips_enable(void)
14852 +{
14853 +    return 0;
14854 +}
14855 +
14856 +static inline int ifx_pmu_pg_mips_disable(void)
14857 +{
14858 +    return 0;
14859 +}
14860 +
14861 +static inline int ifx_pmu_pg_usb_enable(void)
14862 +{
14863 +    return 0;
14864 +}
14865 +
14866 +static inline int ifx_pmu_pg_usb_disable(void)
14867 +{
14868 +    return 0;
14869 +}
14870 +
14871 +static inline int ifx_pmu_pg_pcie_enable(void)
14872 +{
14873 +    return 0;
14874 +
14875 +}
14876 +
14877 +static inline int ifx_pmu_pg_pcie_disable(void)
14878 +{
14879 +    return 0;
14880 +}
14881 +
14882 +static inline int ifx_pmu_pg_switch_enable(void)
14883 +{
14884 +    return 0;
14885 +}
14886 +
14887 +static inline int ifx_pmu_pg_switch_disable(void)
14888 +{
14889 +    return 0;
14890 +}
14891 +
14892 +static inline int ifx_pmu_pg_deu_enable(void)
14893 +{
14894 +    return 0;
14895 +}
14896 +
14897 +static inline int ifx_pmu_pg_deu_disable(void)
14898 +{
14899 +    return 0;
14900 +}
14901 +
14902 +static inline int ifx_pmu_pg_ppe_enable(void)
14903 +{
14904 +    return 0;
14905 +}
14906 +
14907 +static inline int ifx_pmu_pg_ppe_disable(void)
14908 +{
14909 +    return 0;
14910 +}
14911 +
14912 +static inline int ifx_pmu_pg_dsl_dfe_enable(void)
14913 +{
14914 +    return 0;
14915 +}
14916 +
14917 +static inline int ifx_pmu_pg_dsl_dfe_disable(void)
14918 +{
14919 +    return 0;
14920 +}
14921 +
14922 +static inline int ifx_pmu_pg_fpi_top_enable(void)
14923 +{
14924 +    return 0;
14925 +}
14926 +
14927 +static inline int ifx_pmu_pg_fpi_top_disable(void)
14928 +{
14929 +    return 0;
14930 +}
14931 +
14932 +static inline int ifx_pmu_pg_slic_tdm_enable(void)
14933 +{
14934 +    return 0;
14935 +}
14936 +
14937 +static inline int ifx_pmu_pg_slic_tdm_disable(void)
14938 +{
14939 +    return 0;
14940 +}
14941 +
14942 +static inline int ifx_pmu_pg_wkup_loc_setup(void *loc)
14943 +{
14944 +    return 0;
14945 +}
14946 +#endif /* CONFIG_IFX_PMU_POWER_GATING */
14947 +
14948 +#endif /* __KERNEL__ */
14949 +#endif /* IFX_PMU_H */
14950 +
14951 diff --git a/arch/mips/include/asm/ifx/ifx_ptm.h b/arch/mips/include/asm/ifx/ifx_ptm.h
14952 new file mode 100644
14953 index 0000000..698e5c3
14954 --- /dev/null
14955 +++ b/arch/mips/include/asm/ifx/ifx_ptm.h
14956 @@ -0,0 +1,203 @@
14957 +/******************************************************************************
14958 +**
14959 +** FILE NAME    : ifx_ptm.h
14960 +** PROJECT      : UEIP
14961 +** MODULES      : PTM
14962 +**
14963 +** DATE         : 17 Jun 2009
14964 +** AUTHOR       : Xu Liang
14965 +** DESCRIPTION  : Global PTM driver header file
14966 +** COPYRIGHT    :       Copyright (c) 2006
14967 +**                      Infineon Technologies AG
14968 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
14969 +**
14970 +**    This program is free software; you can redistribute it and/or modify
14971 +**    it under the terms of the GNU General Public License as published by
14972 +**    the Free Software Foundation; either version 2 of the License, or
14973 +**    (at your option) any later version.
14974 +**
14975 +** HISTORY
14976 +** $Date        $Author         $Comment
14977 +** 07 JUL 2009  Xu Liang        Init Version
14978 +*******************************************************************************/
14979 +
14980 +#ifndef IFX_PTM_H
14981 +#define IFX_PTM_H
14982 +
14983 +
14984 +
14985 +/*!
14986 +  \defgroup IFX_PTM UEIP Project - PTM driver module
14987 +  \brief UEIP Project - PTM driver module, support Danube, Amazon-SE, AR9, VR9.
14988 + */
14989 +
14990 +/*!
14991 +  \defgroup IFX_PTM_IOCTL IOCTL Commands
14992 +  \ingroup IFX_PTM
14993 +  \brief IOCTL Commands used by user application.
14994 + */
14995 +
14996 +/*!
14997 +  \defgroup IFX_PTM_STRUCT Structures
14998 +  \ingroup IFX_PTM
14999 +  \brief Structures used by user application.
15000 + */
15001 +
15002 +/*!
15003 +  \file ifx_ptm.h
15004 +  \ingroup IFX_PTM
15005 +  \brief PTM driver header file
15006 + */
15007 +
15008 +
15009 +
15010 +/*
15011 + * ####################################
15012 + *              Definition
15013 + * ####################################
15014 + */
15015 +
15016 +
15017 +
15018 +/*
15019 + * ####################################
15020 + *                IOCTL
15021 + * ####################################
15022 + */
15023 +
15024 +/*!
15025 +  \addtogroup IFX_PTM_IOCTL
15026 + */
15027 +/*@{*/
15028 +
15029 +/*
15030 + *  ioctl Command
15031 + */
15032 +/*!
15033 +  \brief PTM IOCTL Command - Get codeword MIB counters.
15034 +
15035 +  This command uses structure "PTM_CW_IF_ENTRY_T" to get codeword level MIB counters.
15036 + */
15037 +#define IFX_PTM_MIB_CW_GET              SIOCDEVPRIVATE + 1
15038 +/*!
15039 +  \brief PTM IOCTL Command - Get packet MIB counters.
15040 +
15041 +  This command uses structure "PTM_FRAME_MIB_T" to get packet level MIB counters.
15042 + */
15043 +#define IFX_PTM_MIB_FRAME_GET           SIOCDEVPRIVATE + 2
15044 +/*!
15045 +  \brief PTM IOCTL Command - Get firmware configuration (CRC).
15046 +
15047 +  This command uses structure "IFX_PTM_CFG_T" to get firmware configuration (CRC).
15048 + */
15049 +#define IFX_PTM_CFG_GET                 SIOCDEVPRIVATE + 3
15050 +/*!
15051 +  \brief PTM IOCTL Command - Set firmware configuration (CRC).
15052 +
15053 +  This command uses structure "IFX_PTM_CFG_T" to set firmware configuration (CRC).
15054 + */
15055 +#define IFX_PTM_CFG_SET                 SIOCDEVPRIVATE + 4
15056 +/*!
15057 +  \brief PTM IOCTL Command - Program priority value to TX queue mapping.
15058 +
15059 +  This command uses structure "IFX_PTM_PRIO_Q_MAP_T" to program priority value to TX queue mapping.
15060 + */
15061 +#define IFX_PTM_MAP_PKT_PRIO_TO_Q       SIOCDEVPRIVATE + 14
15062 +
15063 +/*@}*/
15064 +
15065 +
15066 +/*!
15067 +  \addtogroup IFX_PTM_STRUCT
15068 + */
15069 +/*@{*/
15070 +
15071 +/*
15072 + *  ioctl Data Type
15073 + */
15074 +
15075 +/*!
15076 +  \typedef PTM_CW_IF_ENTRY_T
15077 +  \brief Wrapping of structure "ptm_cw_ifEntry_t".
15078 + */
15079 +/*!
15080 +  \struct ptm_cw_ifEntry_t
15081 +  \brief Structure used for CodeWord level MIB counters.
15082 + */
15083 +typedef struct ptm_cw_ifEntry_t {
15084 +    uint32_t    ifRxNoIdleCodewords;    /*!< output, number of ingress user codeword */
15085 +    uint32_t    ifRxIdleCodewords;      /*!< output, number of ingress idle codeword */
15086 +    uint32_t    ifRxCodingViolation;    /*!< output, number of error ingress codeword */
15087 +    uint32_t    ifTxNoIdleCodewords;    /*!< output, number of egress user codeword */
15088 +    uint32_t    ifTxIdleCodewords;      /*!< output, number of egress idle codeword */
15089 +} PTM_CW_IF_ENTRY_T;
15090 +
15091 +/*!
15092 +  \typedef PTM_FRAME_MIB_T
15093 +  \brief Wrapping of structure "ptm_frame_mib_t".
15094 + */
15095 +/*!
15096 +  \struct ptm_frame_mib_t
15097 +  \brief Structure used for packet level MIB counters.
15098 + */
15099 +typedef struct ptm_frame_mib_t {
15100 +    uint32_t    RxCorrect;      /*!< output, number of ingress packet */
15101 +    uint32_t    TC_CrcError;    /*!< output, number of egress packet with CRC error */
15102 +    uint32_t    RxDropped;      /*!< output, number of dropped ingress packet */
15103 +    uint32_t    TxSend;         /*!< output, number of egress packet */
15104 +} PTM_FRAME_MIB_T;
15105 +
15106 +/*!
15107 +  \typedef IFX_PTM_CFG_T
15108 +  \brief Wrapping of structure "ptm_cfg_t".
15109 + */
15110 +/*!
15111 +  \struct ptm_cfg_t
15112 +  \brief Structure used for ETH/TC CRC configuration.
15113 + */
15114 +typedef struct ptm_cfg_t {
15115 +    uint32_t    RxEthCrcPresent;    /*!< input/output, ingress packet has ETH CRC */
15116 +    uint32_t    RxEthCrcCheck;      /*!< input/output, check ETH CRC of ingress packet */
15117 +    uint32_t    RxTcCrcCheck;       /*!< input/output, check TC CRC of ingress codeword */
15118 +    uint32_t    RxTcCrcLen;         /*!< input/output, length of TC CRC of ingress codeword */
15119 +    uint32_t    TxEthCrcGen;        /*!< input/output, generate ETH CRC for egress packet */
15120 +    uint32_t    TxTcCrcGen;         /*!< input/output, generate TC CRC for egress codeword */
15121 +    uint32_t    TxTcCrcLen;         /*!< input/output, length of TC CRC of egress codeword */
15122 +} IFX_PTM_CFG_T;
15123 +
15124 +/*!
15125 +  \typedef IFX_PTM_PRIO_Q_MAP_T
15126 +  \brief Wrapping of structure "ppe_prio_q_map".
15127 + */
15128 +/*!
15129 +  \struct ppe_prio_q_map
15130 +  \brief Structure used for Priority Value to TX Queue mapping.
15131 + */
15132 +typedef struct ppe_prio_q_map {
15133 +    int             pkt_prio;
15134 +    int             qid;
15135 +    int             vpi;    //  ignored in eth interface
15136 +    int             vci;    //  ignored in eth interface
15137 +} IFX_PTM_PRIO_Q_MAP_T;
15138 +
15139 +/*@}*/
15140 +
15141 +
15142 +
15143 +/*
15144 + * ####################################
15145 + *                 API
15146 + * ####################################
15147 + */
15148 +
15149 +#ifdef __KERNEL__
15150 +struct port_cell_info {
15151 +    unsigned int    port_num;
15152 +    unsigned int    tx_link_rate[2];
15153 +};
15154 +#endif
15155 +
15156 +
15157 +
15158 +#endif  //  IFX_PTM_H
15159 +
15160 diff --git a/arch/mips/include/asm/ifx/ifx_rcu.h b/arch/mips/include/asm/ifx/ifx_rcu.h
15161 new file mode 100644
15162 index 0000000..d2dbafd
15163 --- /dev/null
15164 +++ b/arch/mips/include/asm/ifx/ifx_rcu.h
15165 @@ -0,0 +1,298 @@
15166 +/******************************************************************************
15167 +**
15168 +** FILE NAME    : ifx_rcu.h
15169 +** PROJECT      : UEIP
15170 +** MODULES      : RCU (Reset Control Unit)
15171 +**
15172 +** DATE         : 17 Jun 2009
15173 +** AUTHOR       : Xu Liang
15174 +** DESCRIPTION  : Global RCU driver header file
15175 +** COPYRIGHT    :       Copyright (c) 2006
15176 +**                      Infineon Technologies AG
15177 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
15178 +**
15179 +**    This program is free software; you can redistribute it and/or modify
15180 +**    it under the terms of the GNU General Public License as published by
15181 +**    the Free Software Foundation; either version 2 of the License, or
15182 +**    (at your option) any later version.
15183 +**
15184 +** HISTORY
15185 +** $Date        $Author         $Comment
15186 +** 17 JUN 2009  Xu Liang        Init Version
15187 +*******************************************************************************/
15188 +
15189 +#ifndef IFX_RCU_H
15190 +#define IFX_RCU_H
15191 +
15192 +
15193 +
15194 +/*!
15195 +  \defgroup IFX_RCU UEIP Project - RCU (Reset) driver module
15196 +  \brief UEIP Project - RCU (Reset) driver module, support Danube, Amazon-SE, AR9, VR9.
15197 + */
15198 +
15199 +/*!
15200 +  \defgroup IFX_RCU_API APIs
15201 +  \ingroup IFX_RCU
15202 +  \brief APIs used by other drivers/modules.
15203 + */
15204 +
15205 +/*!
15206 +  \defgroup IFX_RCU_IOCTL IOCTL Commands
15207 +  \ingroup IFX_RCU
15208 +  \brief IOCTL Commands used by user application.
15209 + */
15210 +
15211 +/*!
15212 +  \defgroup IFX_RCU_STRUCT Structures
15213 +  \ingroup IFX_RCU
15214 +  \brief Structures used by user application.
15215 + */
15216 +
15217 +/*!
15218 +  \file ifx_rcu.h
15219 +  \ingroup IFX_RCU
15220 +  \brief RCU driver header file
15221 + */
15222 +
15223 +
15224 +
15225 +/*
15226 + * ####################################
15227 + *              Definition
15228 + * ####################################
15229 + */
15230 +
15231 +#if defined(CONFIG_HN1)
15232 +
15233 +enum {
15234 +    IFX_RCU_DOMAIN_HRST  = 0,   //  HRST output              (0: RD0)
15235 +    IFX_RCU_DOMAIN_CPU0,        //  Main CPU                 (1: RD1)
15236 +    IFX_RCU_DOMAIN_FPI,         //  FPI bus                  (2: RD2)
15237 +    IFX_RCU_DOMAIN_DLLCORE,     //  HN DLL Core              (3: RD3)
15238 +    IFX_RCU_DOMAIN_I2C,         //  I2C                      (4: RD4)
15239 +    IFX_RCU_DOMAIN_AHB,         //  AHB bus                  (5: RD6)
15240 +    IFX_RCU_DOMAIN_BULKSRAM,    //  BULK SRAM                (6: RD7)
15241 +    IFX_RCU_DOMAIN_I2S,         //  I2S module               (7: RD8)
15242 +    IFX_RCU_DOMAIN_DMA,         //  DMA module               (8: RD9)
15243 +    IFX_RCU_DOMAIN_SDIO,        //  SDIO module              (9: RD10)
15244 +    IFX_RCU_DOMAIN_PHYCORE,     //  PHY CORE                 (10:RD11)
15245 +    IFX_RCU_DOMAIN_PCIEPHY,     //  PCIE PHY                 (12:RD12)
15246 +    IFX_RCU_DOMAIN_MC,          //  Memory Controller module (13:RD14)
15247 +    IFX_RCU_DOMAIN_HSNAND,      //  HSNAND                   (14:RD16)
15248 +    IFX_RCU_DOMAIN_TDM,         //  TDM interface (Voice)    (15:RD19)
15249 +    IFX_RCU_DOMAIN_SW,          //  ETHERNET SWITCH          (16:RD21)
15250 +    IFX_RCU_DOMAIN_PCIE,        //  PCIE PART                (17:RD22)
15251 +    IFX_RCU_DOMAIN_AHBDLL,      //  AHB DLL                  (18:RD23)
15252 +    IFX_RCU_DOMAIN_GPHY0,       //  GPHY0                    (19: RD31)
15253 +    //  add more component in the future
15254 +    IFX_RCU_DOMAIN_MAX,
15255 +};
15256 +
15257 +#define IFX_RCU_DECLARE_DOMAIN_NAME(var)    \
15258 +    char *var[] = {                         \
15259 +        "HRST",                             \
15260 +        "Main CPU",                         \
15261 +        "FPI bus",                          \
15262 +        "DLL Core",                         \
15263 +        "I2C",                              \
15264 +        "AHB bus",                          \
15265 +        "BULK SRAM",                        \
15266 +        "I2S",                              \
15267 +        "DMA",                              \
15268 +        "SDIO",                             \
15269 +        "PHY CORE",                         \
15270 +        "PCIE PHY",                         \
15271 +        "Memory Controller",                \
15272 +        "High Speed NAND",                  \
15273 +        "TDM interface",                    \
15274 +        "Internal Switch",                  \
15275 +        "PCIE",                             \
15276 +        "AHB DLL",                          \
15277 +        "GPHY0",                            \
15278 +     }
15279 +
15280 +#else
15281 +
15282 +enum {
15283 +    IFX_RCU_DOMAIN_HRST  = 0,
15284 +    IFX_RCU_DOMAIN_CPU0,        //  Main CPU
15285 +    IFX_RCU_DOMAIN_FPI,         //  FPI bus
15286 +    IFX_RCU_DOMAIN_DSLDSP,      //  DSL DSP
15287 +    IFX_RCU_DOMAIN_USB1,        //  USB1 & PHY
15288 +    IFX_RCU_DOMAIN_USB0,        //  USB0 & PHY
15289 +    IFX_RCU_DOMAIN_ETHMAC1,     //  2nd Ethernet MAC (Danube Only)
15290 +    IFX_RCU_DOMAIN_AHB,         //  AHB bus
15291 +    IFX_RCU_DOMAIN_DSLDFE,      //  DSL DFE
15292 +    IFX_RCU_DOMAIN_PPE,         //  PPE module
15293 +    IFX_RCU_DOMAIN_DMA,         //  DMA module
15294 +    IFX_RCU_DOMAIN_SDIO,        //  SDIO module
15295 +    IFX_RCU_DOMAIN_DSLAFE,      //  DSL AFE
15296 +    IFX_RCU_DOMAIN_VOICE,       //  Voice DFE/AFE
15297 +    IFX_RCU_DOMAIN_PCI,         //  PCI bus
15298 +    IFX_RCU_DOMAIN_MC,          //  Memory Controller module
15299 +    IFX_RCU_DOMAIN_SW,          //  Internal Switch
15300 +    IFX_RCU_DOMAIN_TDM,         //  TDM interface (Voice)
15301 +    IFX_RCU_DOMAIN_DSLTC,       //  (ATM) TC module in PPE
15302 +    IFX_RCU_DOMAIN_CPU1,        //  2nd CPU (Danube only)
15303 +    IFX_RCU_DOMAIN_EPHY,        //  EPHY (Amazon-SE only)
15304 +    IFX_RCU_DOMAIN_GPHY0,       //  GPHY0 (VR9 only)
15305 +    IFX_RCU_DOMAIN_GPHY1,       //  GPHY1 (VR9 only)
15306 +    IFX_RCU_DOMAIN_ARC,         //  ARC (DSL DSP)
15307 +    IFX_RCU_DOMAIN_PCIE_PHY,    //  PCIexpress PHY (VR9 only)
15308 +    IFX_RCU_DOMAIN_PCIE,        //  PCIexpress core (VR9 only)
15309 +    IFX_RCU_DOMAIN_HSNAND,      //  High Speed NAND Flash Interface (VR9 only)
15310 +    //  add more component in the future
15311 +    IFX_RCU_DOMAIN_MAX,
15312 +};
15313 +
15314 +#define IFX_RCU_DECLARE_DOMAIN_NAME(var)    \
15315 +    char *var[] = {                         \
15316 +        "HRST",                             \
15317 +        "Main CPU",                         \
15318 +        "FPI bus",                          \
15319 +        "DSL DSP",                          \
15320 +        "USB1 & PHY",                       \
15321 +        "USB0 & PHY",                       \
15322 +        "2nd MAC",                          \
15323 +        "AHB bus",                          \
15324 +        "DSL DFE",                          \
15325 +        "PPE",                              \
15326 +        "DMA",                              \
15327 +        "SDIO",                             \
15328 +        "DSL AFE",                          \
15329 +        "Voice DFE/AFE",                    \
15330 +        "PCI bus",                          \
15331 +        "Memory Controller",                \
15332 +        "Internal Switch",                  \
15333 +        "TDM interface",                    \
15334 +        "DSL TC",                           \
15335 +        "2nd CPU",                          \
15336 +        "EPHY",                             \
15337 +        "GPHY0",                            \
15338 +        "GPHY1",                            \
15339 +        "ARC",                              \
15340 +        "PCIe PHY",                         \
15341 +        "PCIe core",                        \
15342 +        "High Speed NAND",                  \
15343 +    }
15344 +
15345 +#endif
15346 +
15347 +enum {
15348 +    IFX_RCU_MODULE_USB,
15349 +    IFX_RCU_MODULE_ETH,
15350 +    IFX_RCU_MODULE_ATM,
15351 +    IFX_RCU_MODULE_PTM,
15352 +    IFX_RCU_MODULE_PPA,
15353 +    IFX_RCU_MODULE_DMA,
15354 +    IFX_RCU_MODULE_SDIO,
15355 +    IFX_RCU_MODULE_MEI,
15356 +    IFX_RCU_MODULE_TAPI,
15357 +    IFX_RCU_MODULE_PCI,
15358 +    IFX_RCU_MODULE_NAND,
15359 +    //  add more component in the future
15360 +    IFX_RCU_MODULE_MAX,
15361 +};
15362 +
15363 +#define IFX_RCU_DECLARE_MODULE_NAME(var)    \
15364 +    char *var[] = {                         \
15365 +        "USB",                              \
15366 +        "ETH",                              \
15367 +        "ATM",                              \
15368 +        "PTM",                              \
15369 +        "PPA",                              \
15370 +        "DMA",                              \
15371 +        "SDIO",                             \
15372 +        "MEI",                              \
15373 +        "TAPI",                             \
15374 +        "PCI",                              \
15375 +        "NAND",                             \
15376 +    }
15377 +
15378 +typedef int (*ifx_rcu_callbackfn)(unsigned int reset_domain_id, unsigned int module_id, int f_after_reset, unsigned long arg);
15379 +
15380 +
15381 +
15382 +/*
15383 + * ####################################
15384 + *                IOCTL
15385 + * ####################################
15386 + */
15387 +
15388 +/*!
15389 +  \addtogroup IFX_RCU_STRUCT
15390 + */
15391 +/*@{*/
15392 +
15393 +/*!
15394 +  \struct ifx_rcu_ioctl_version
15395 +  \brief Structure used for query of driver version.
15396 + */
15397 +struct ifx_rcu_ioctl_version {
15398 +    unsigned int    major;  /*!< output, major number of driver */
15399 +    unsigned int    mid;    /*!< output, mid number of driver */
15400 +    unsigned int    minor;  /*!< output, minor number of driver */
15401 +};
15402 +
15403 +/*!
15404 +  \struct ifx_rcu_ioctl_query_rst_domain
15405 +  \brief Structure used to get reset status of given hardware module.
15406 + */
15407 +struct ifx_rcu_ioctl_query_rst_domain {
15408 +    unsigned int    domain_id;  /*!< input, hardware module ID */
15409 +    int             f_reset;    /*!< output, reset status */
15410 +};
15411 +
15412 +/*@}*/
15413 +
15414 +
15415 +/*!
15416 +  \addtogroup IFX_RCU_IOCTL
15417 + */
15418 +/*@{*/
15419 +#define IFX_RCU_IOC_MAGIC               0xe0
15420 +/*!
15421 +  \def IFX_RCU_IOC_VERSION
15422 +  \brief RCU IOCTL Command - Get driver version number.
15423 +
15424 +   This command uses struct "ifx_rcu_ioctl_version" as parameter to RCU driver version number.
15425 + */
15426 +#define IFX_RCU_IOC_VERSION             _IOR( IFX_RCU_IOC_MAGIC, 0, struct ifx_rcu_ioctl_version)
15427 +/*!
15428 +  \def IFX_RCU_IOC_QUERY_RST_DOMAIN
15429 +  \brief RCU IOCTL Command - Get reset status of given hardware module.
15430 +
15431 +   This command uses struct "ifx_rcu_ioctl_query_rst_domain" as parameter to get reset status of given hardware module.
15432 + */
15433 +#define IFX_RCU_IOC_QUERY_RST_DOMAIN    _IOWR(IFX_RCU_IOC_MAGIC, 1, struct ifx_rcu_ioctl_query_rst_domain)
15434 +/*@}*/
15435 +
15436 +
15437 +
15438 +/*
15439 + * ####################################
15440 + *                 API
15441 + * ####################################
15442 + */
15443 +
15444 +#ifdef __KERNEL__
15445 +  /*
15446 +   *    RST_REQ/RST_STAT Register Access
15447 +   *    For accessing to special bits in these two registers, such as fusing, endianess
15448 +   */
15449 +  unsigned int ifx_rcu_rst_req_read(void);
15450 +  void ifx_rcu_rst_req_write(unsigned int value, unsigned int mask);
15451 +  unsigned int ifx_rcu_rst_stat_read(void);
15452 +  /*
15453 +   *    Reset Operation
15454 +   */
15455 +  int ifx_rcu_request(unsigned int reset_domain_id, unsigned int module_id, ifx_rcu_callbackfn callbackfn, unsigned long arg);
15456 +  int ifx_rcu_free(unsigned int reset_domain_id, unsigned int module_id);
15457 +  int ifx_rcu_stat_get(unsigned int reset_domain_id);
15458 +  int ifx_rcu_rst(unsigned int reset_domain_id, unsigned int module_id);
15459 +#endif
15460 +
15461 +
15462 +
15463 +#endif  //  IFX_RCU_H
15464 diff --git a/arch/mips/include/asm/ifx/ifx_regs.h b/arch/mips/include/asm/ifx/ifx_regs.h
15465 new file mode 100644
15466 index 0000000..678bfc3
15467 --- /dev/null
15468 +++ b/arch/mips/include/asm/ifx/ifx_regs.h
15469 @@ -0,0 +1,262 @@
15470 +/******************************************************************************
15471 +**
15472 +** FILE NAME    : ifx_regs.h
15473 +** PROJECT      : IFX UEIP
15474 +** MODULES      : BSP Basic
15475 +**
15476 +** DATE         : 27 May 2009
15477 +** AUTHOR       : Xu Liang
15478 +** DESCRIPTION  : common header file
15479 +** COPYRIGHT    :       Copyright (c) 2009
15480 +**                      Infineon Technologies AG
15481 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
15482 +**
15483 +**    This program is free software; you can redistribute it and/or modify
15484 +**    it under the terms of the GNU General Public License as published by
15485 +**    the Free Software Foundation; either version 2 of the License, or
15486 +**    (at your option) any later version.
15487 +**
15488 +** HISTORY
15489 +** $Date        $Author         $Comment
15490 +** 27 May 2009   Xu Liang        The first UEIP release
15491 +*******************************************************************************/
15492 +
15493 +
15494 +
15495 +#ifndef IFX_CHIP_REGS_H
15496 +#define IFX_CHIP_REGS_H
15497 +
15498 +#include <asm/io.h>
15499 +
15500 +/*
15501 + *  Register Operation
15502 + */
15503 +#define IFX_REG_R32(_r)                    __raw_readl((volatile unsigned int *)(_r))
15504 +#define IFX_REG_W32(_v, _r)               __raw_writel((_v), (volatile unsigned int *)(_r))
15505 +#define IFX_REG_W32_MASK(_clr, _set, _r)   IFX_REG_W32((IFX_REG_R32((_r)) & ~(_clr)) | (_set), (_r))
15506 +#define IFX_REG_R16(_r)                    __raw_readw((_r))
15507 +#define IFX_REG_W16(_v, _r)               __raw_writew((_v), (_r))
15508 +#define IFX_REG_W16_MASK(_clr, _set, _r)   IFX_REG_W16((IFX_REG_R16((_r)) & ~(_clr)) | (_set), (_r))
15509 +#define IFX_REG_R8(_r)                     __raw_readb((_r))
15510 +#define IFX_REG_W8(_v, _r)                __raw_writeb((_v), (_r))
15511 +#define IFX_REG_W8_MASK(_clr, _set, _r)    IFX_REG_W8((IFX_REG_R8((_r)) & ~(_clr)) | (_set), (_r))
15512 +
15513 +/*
15514 + * Register manipulation macros that expect bit field defines
15515 + * to follow the convention that an _S suffix is appended for
15516 + * a shift count, while the field mask has no suffix. Or can use
15517 + * _M as suffix
15518 + */
15519 +
15520 +/* Shift first, then mask, usually for write operation */
15521 +#define SM(_v, _f)  (((_v) << _f##_S) & (_f))
15522 +
15523 +/* Mask first , then shift, usually for read operation */
15524 +#define MS(_v, _f)  (((_v) & (_f)) >> _f##_S)
15525 +
15526 +#define IFX_REG_RMW32(_set, _clr, _r)    \
15527 +    IFX_REG_W32((IFX_REG_R32((_r)) & ~(_clr)) | (_set), (_r))
15528 +
15529 +#define IFX_REG_RMW32_FILED(_f, _v, _r) \
15530 +    IFX_REG_W32(\
15531 +        (IFX_REG_R32((_r)) &~ (_f)) | (((_v) << (_f##_S)) & (_f)), (_r))
15532 +
15533 +#define IFX_REG_SET_BIT(_f, _r) \
15534 +    IFX_REG_W32((IFX_REG_R32((_r)) &~ (_f)) | (_f), (_r))
15535 +
15536 +#define IFX_REG_CLR_BIT(_f, _r) \
15537 +    IFX_REG_W32(IFX_REG_R32((_r)) &~ (_f), (_r))
15538 +
15539 +#define IFX_REG_IS_BIT_SET(_f, _r) \
15540 +    ((IFX_REG_R32((_r)) & (_f)) != 0)
15541 +
15542 +/*
15543 + *  Bits Operation
15544 + */
15545 +#define GET_BITS(x, msb, lsb)               \
15546 +    (((x) >> (lsb)) & ((1 << ((msb) + 1 - (lsb))) - 1))
15547 +#define SET_BITS(x, msb, lsb, value)        \
15548 +    (((x) & ~(((1 << ((msb) + 1)) - 1) ^ ((1 << (lsb)) - 1))) | (((value) & ((1 << (1 + (msb) - (lsb))) - 1)) << (lsb)))
15549 +
15550 +#if defined(CONFIG_DANUBE)
15551 +#include "danube/danube.h"
15552 +#elif defined(CONFIG_AMAZON_SE)
15553 +#include "amazon_se/amazon_se.h"
15554 +#elif defined(CONFIG_AR9)
15555 +#include "ar9/ar9.h"
15556 +#elif defined(CONFIG_VR9)
15557 +#include "vr9/vr9.h"
15558 +#elif defined(CONFIG_AR10)
15559 +#include "ar10/ar10.h"
15560 +#elif defined(CONFIG_HN1)
15561 +#include "hn1/hn1.h"
15562 +#else
15563 +#error unknown chip
15564 +#endif
15565 +#include "ifx_board.h"
15566 +
15567 +/*
15568 + *  Chip ID
15569 + */
15570 +typedef struct {
15571 +#define IFX_FAMILY_UNKNOWN              0
15572 +#define IFX_FAMILY_DANUBE               1
15573 +#define IFX_FAMILY_TWINPASS             IFX_FAMILY_DANUBE
15574 +#define IFX_FAMILY_AMAZON_SE            2
15575 +#define IFX_FAMILY_ASE                  IFX_FAMILY_AMAZON_SE
15576 +#define IFX_FAMILY_AR9                  3
15577 +#define IFX_FAMILY_xRX100               IFX_FAMILY_AR9
15578 +#define IFX_FAMILY_VR9                  4
15579 +#define IFX_FAMILY_xRX200               IFX_FAMILY_VR9
15580 +#define IFX_FAMILY_AR10                 5
15581 +#define IFX_FAMILY_xRX300               IFX_FAMILY_AR10
15582 +    unsigned int        family_id;
15583 +#define IFX_FAMILY_DANUBE_A1x           1
15584 +#define IFX_FAMILY_TWINPASS_A1x         IFX_FAMILY_DANUBE_A1x
15585 +#define IFX_FAMILY_AMAZON_SE_A1x        1
15586 +#define IFX_FAMILY_ASE_A1x              IFX_FAMILY_AMAZON_SE_A1x
15587 +#define IFX_FAMILY_AR9_A1x              1
15588 +#define IFX_FAMILY_xRX100_A1x           IFX_FAMILY_AR9_A1x
15589 +#define IFX_FAMILY_VR9_A1x              1
15590 +#define IFX_FAMILY_xRX200_A1x           IFX_FAMILY_VR9_A1x
15591 +#define IFX_FAMILY_VR9_A2x              2
15592 +#define IFX_FAMILY_xRX200_A2x           IFX_FAMILY_VR9_A2x
15593 +#define IFX_FAMILY_AR10_A1x             1
15594 +#define IFX_FAMILY_xRX300_A1x           IFX_FAMILY_AR10_A1x
15595 +    unsigned int        family_ver;
15596 +#define IFX_PARTNUM_DANUBE              0x00EB
15597 +#define IFX_PARTNUM_DANUBE_S            0x00ED
15598 +#define IFX_PARTNUM_AMAZON_S           0x00EF
15599 +#define IFX_PARTNUM_VINAX_VE            0x013C
15600 +#define IFX_PARTNUM_VINAX_E             0x0151
15601 +#define IFX_PARTNUM_AMAZON_SE_50601     0x0152
15602 +#define IFX_PARTNUM_AMAZON_SE_50600     0x0153
15603 +#define IFX_PARTNUM_ARX188              0x016C
15604 +#define IFX_PARTNUM_ARX168              0x016D
15605 +#define IFX_PARTNUM_GRX188              0x0170
15606 +#define IFX_PARTNUM_GRX168              0x0171
15607 +#define IFX_PARTNUM_VRX288_A1x          0x01C0
15608 +#define IFX_PARTNUM_VRX282_A1x          0x01C1
15609 +#define IFX_PARTNUM_VRX268_A1x          0x01C2
15610 +#define IFX_PARTNUM_GRX288_A1x          0x01C9
15611 +#define IFX_PARTNUM_GRX268_A1x          0x01C8
15612 +#define IFX_PARTNUM_VRX288_A2x          0x000B
15613 +#define IFX_PARTNUM_VRX282_A2x          0x000E
15614 +#define IFX_PARTNUM_VRX268_A2x          0x000C
15615 +#define IFX_PARTNUM_GRX288_A2x          0x000D
15616 +#define IFX_PARTNUM_ARX361              0x0003  //  1x1 Router
15617 +#define IFX_PARTNUM_ARX362              0x0004  //  2x2 Router
15618 +#define IFX_PARTNUM_ARX363              0x0005  //  3x3 Router
15619 +#define IFX_PARTNUM_ARX381              0x0006  //  1x1 Gateway
15620 +#define IFX_PARTNUM_ARX382              0x0007  //  2x2 Gateway
15621 +#define IFX_PARTNUM_ARX383              0x0008  //  3x3 Gateway
15622 +#define IFX_PARTNUM_GRX388              0x0009  //  3x3 Ethernet Router/Gateway
15623 +#define IFX_PARTNUM_ARX368              0x000A  //  3x3 High-end Router
15624 +#define IFX_PARTNUM_ARX388              0x000B  //  3x3 High-end Gateway
15625 +    unsigned int        part_number;
15626 +    unsigned int        chip_version;
15627 +    unsigned int        manufacturer_id;
15628 +} ifx_chipid_t;
15629 +static inline unsigned int ifx_get_chipid(ifx_chipid_t *p_chipid)
15630 +{
15631 +    unsigned int chipid;
15632 +
15633 +    chipid = IFX_REG_R32(IFX_MPS_CHIPID);
15634 +
15635 +    if ( p_chipid == NULL )
15636 +        return chipid;
15637 +
15638 +    p_chipid->part_number     = GET_BITS(chipid, 27, 12);
15639 +    p_chipid->chip_version    = GET_BITS(chipid, 30, 28);
15640 +    p_chipid->manufacturer_id = GET_BITS(chipid, 11, 1);
15641 +
15642 +    switch ( p_chipid->part_number ) {
15643 +        case IFX_PARTNUM_DANUBE:
15644 +        case IFX_PARTNUM_DANUBE_S:
15645 +        case IFX_PARTNUM_AMAZON_S:
15646 +            p_chipid->family_id  = IFX_FAMILY_DANUBE;
15647 +            p_chipid->family_ver = IFX_FAMILY_DANUBE_A1x;
15648 +            break;
15649 +        case IFX_PARTNUM_VINAX_VE:
15650 +        case IFX_PARTNUM_VINAX_E:
15651 +            p_chipid->family_id  = IFX_FAMILY_TWINPASS;
15652 +            p_chipid->family_ver = IFX_FAMILY_DANUBE_A1x;
15653 +            break;
15654 +        case IFX_PARTNUM_AMAZON_SE_50601:
15655 +        case IFX_PARTNUM_AMAZON_SE_50600:
15656 +            p_chipid->family_id  = IFX_FAMILY_AMAZON_SE;
15657 +            p_chipid->family_ver = IFX_FAMILY_AMAZON_SE_A1x;
15658 +            break;
15659 +        case IFX_PARTNUM_ARX188:
15660 +        case IFX_PARTNUM_ARX168:
15661 +        case IFX_PARTNUM_GRX188:
15662 +        case IFX_PARTNUM_GRX168:
15663 +            p_chipid->family_id  = IFX_FAMILY_xRX100;
15664 +            p_chipid->family_ver = IFX_FAMILY_xRX100_A1x;
15665 +            break;
15666 +        case IFX_PARTNUM_VRX288_A1x:
15667 +        case IFX_PARTNUM_VRX282_A1x:
15668 +        case IFX_PARTNUM_VRX268_A1x:
15669 +        case IFX_PARTNUM_GRX288_A1x:
15670 +        case IFX_PARTNUM_GRX268_A1x:
15671 +            p_chipid->family_id  = IFX_FAMILY_xRX200;
15672 +            p_chipid->family_ver = IFX_FAMILY_xRX200_A1x;
15673 +            break;
15674 +        case IFX_PARTNUM_VRX288_A2x:
15675 +        case IFX_PARTNUM_VRX282_A2x:
15676 +        case IFX_PARTNUM_VRX268_A2x:
15677 +        case IFX_PARTNUM_GRX288_A2x:
15678 +            p_chipid->family_id  = IFX_FAMILY_xRX200;
15679 +            p_chipid->family_ver = IFX_FAMILY_xRX200_A2x;
15680 +            break;
15681 +        case IFX_PARTNUM_ARX361:
15682 +        case IFX_PARTNUM_ARX362:
15683 +        case IFX_PARTNUM_ARX363:
15684 +        case IFX_PARTNUM_ARX381:
15685 +        case IFX_PARTNUM_ARX382:
15686 +        case IFX_PARTNUM_ARX383:
15687 +        case IFX_PARTNUM_GRX388:
15688 +        case IFX_PARTNUM_ARX368:
15689 +//        case IFX_PARTNUM_ARX388:  //  conflict with VR9
15690 +            p_chipid->family_id  = IFX_FAMILY_xRX300;
15691 +            p_chipid->family_ver = IFX_FAMILY_xRX300_A1x;
15692 +            break;
15693 +        default:
15694 +            p_chipid->family_id = IFX_FAMILY_UNKNOWN;
15695 +    }
15696 +
15697 +    return chipid;
15698 +}
15699 +
15700 +/*
15701 + *  Clock
15702 + */
15703 +#define CLOCK_25M                           25000000
15704 +#define CLOCK_48M                           48000000
15705 +#define CLOCK_60M                           60000000
15706 +#define CLOCK_62_5M                         62500000
15707 +#define CLOCK_83M                           83333333
15708 +#define CLOCK_83_5M                         83500000
15709 +#define CLOCK_98_304M                       98304000
15710 +#define CLOCK_100M                          100000000
15711 +#define CLOCK_111M                          111111111
15712 +#define CLOCK_125M                          125000000
15713 +#define CLOCK_133M                          133333333
15714 +#define CLOCK_150M                          150000000
15715 +#define CLOCK_166M                          166666666
15716 +#define CLOCK_167M                          166666667
15717 +#define CLOCK_200M                          200000000
15718 +#define CLOCK_196_608M                      196608000
15719 +#define CLOCK_222M                          222222222
15720 +#define CLOCK_250M                          250000000
15721 +#define CLOCK_266M                          266666666
15722 +#define CLOCK_300M                          300000000
15723 +#define CLOCK_333M                          333333333
15724 +#define CLOCK_393M                          393215332
15725 +#define CLOCK_400M                          400000000
15726 +#define CLOCK_500M                          500000000
15727 +#define CLOCK_600M                          600000000
15728 +#define CLOCK_1000M                        1000000000
15729 +
15730 +#endif  /* IFX_CHIP_REGS_H */
15731 +
15732 diff --git a/arch/mips/include/asm/ifx/ifx_si.h b/arch/mips/include/asm/ifx/ifx_si.h
15733 new file mode 100644
15734 index 0000000..0afb8f6
15735 --- /dev/null
15736 +++ b/arch/mips/include/asm/ifx/ifx_si.h
15737 @@ -0,0 +1,246 @@
15738 +/******************************************************************************
15739 +**
15740 +** FILE NAME    : ifx_si.h
15741 +** PROJECT      : UEIP
15742 +** MODULES      : Serial In Controller
15743 +**
15744 +** DATE         : 26 Apr 2010
15745 +** AUTHOR       : Xu Liang
15746 +** DESCRIPTION  : Global Serial In Controller driver header file
15747 +** COPYRIGHT    :       Copyright (c) 2006
15748 +**                      Infineon Technologies AG
15749 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
15750 +**
15751 +**    This program is free software; you can redistribute it and/or modify
15752 +**    it under the terms of the GNU General Public License as published by
15753 +**    the Free Software Foundation; either version 2 of the License, or
15754 +**    (at your option) any later version.
15755 +**
15756 +** HISTORY
15757 +** $Date          $Author         $Comment
15758 +** Apr 26, 2010   Xu Liang        Init Version
15759 +*******************************************************************************/
15760 +
15761 +
15762 +
15763 +#ifndef IFX_SI_H
15764 +#define IFX_SI_H
15765 +
15766 +/*!
15767 +  \defgroup IFX_SI UEIP Project - SI Controller driver module
15768 +  \brief UEIP Project - Serial In Controller driver module, support AR9, VR9, AR10.
15769 + */
15770 +
15771 +/*!
15772 +  \defgroup IFX_SI_API APIs
15773 +  \ingroup IFX_SI
15774 +  \brief APIs used by other drivers/modules.
15775 + */
15776 +
15777 +/*!
15778 +  \defgroup IFX_SI_IOCTL IOCTL Commands
15779 +  \ingroup IFX_SI
15780 +  \brief IOCTL Commands used by user application.
15781 + */
15782 +
15783 +/*!
15784 +  \defgroup IFX_SI_STRUCT Structures
15785 +  \ingroup IFX_SI
15786 +  \brief Structures used by user application.
15787 + */
15788 +
15789 +/*!
15790 +  \defgroup IFX_SI_ENUM Enumerated Types
15791 +  \ingroup IFX_SI
15792 +  \brief Enumerated types used by user application.
15793 + */
15794 +
15795 +/*!
15796 +  \file ifx_si.h
15797 +  \ingroup IFX_SI
15798 +  \brief SI Controller (Serial In) driver header file
15799 + */
15800 +
15801 +
15802 +
15803 +/*!
15804 +  \addtogroup IFX_SI_ENUM
15805 + */
15806 +/*@{*/
15807 +
15808 +/*!
15809 +  \enum IFX_SI_UPD_SRC_t
15810 +  \brief enum used to configure update source.
15811 + */
15812 +typedef enum {
15813 +    IFX_SI_UPD_SRC_SW       = 0,
15814 +    IFX_SI_UPD_SRC_GPT3     = 1,
15815 +    IFX_SI_UPD_SRC_FPID     = 2,
15816 +    IFX_SI_UPD_SRC_ERR      = 3,    // no such thing. HW Error.
15817 +} IFX_SI_UPD_SRC_t;
15818 +
15819 +/*!
15820 + \enum IFX_SI_SYNC_MODE_t
15821 + \brief enum used to select either sync mode or async mode.
15822 + */
15823 +typedef enum {
15824 +    IFX_SI_ASYNC_MODE       = 0,
15825 +    IFX_SI_SYNC_MODE        = 1,
15826 +} IFX_SI_SYNC_MODE_t;
15827 +
15828 +/*!
15829 +  \enum IFX_SI_FPI_SAMPLECLK_DIV_t
15830 +  \brief enum used to select between FPI CLK Division for setting read interval,
15831 +            applicable only when update source = FPID.
15832 + */
15833 +typedef enum {
15834 +    // FPID2[26:25] For Sampling Interval Clk
15835 +    IFX_SI_FPI_SAMPLECLK_DIV_010 = 1,
15836 +    IFX_SI_FPI_SAMPLECLK_DIV_040 = 2,
15837 +    IFX_SI_FPI_SAMPLECLK_DIV_080 = 3,
15838 +    IFX_SI_FPI_SAMPLECLK_DIV_160 = 0,
15839 +} IFX_SI_FPI_SAMPLECLK_DIV_t;
15840 +
15841 +/*!
15842 + \enum IFX_SI_GROUP_t
15843 + \brief enum used to select how many input signals are supported.
15844 + */
15845 +typedef enum {
15846 +    IFX_SI_GROUP_00         = 0,
15847 +    IFX_SI_GROUP_08         = 1,
15848 +    IFX_SI_GROUP_16         = 3,
15849 +} IFX_SI_GROUP_t;
15850 +
15851 +/*!
15852 +  \enum IFX_SI_FPI_SHIFTCLK_DIV_t
15853 +  \brief enum used to configure shift-in clock.
15854 + */
15855 +typedef enum {
15856 +    // FPID[1:0] For Serial Input Clk
15857 +    IFX_SI_FPI_SHIFTCLK_DIV_002 = 0,
15858 +    IFX_SI_FPI_SHIFTCLK_DIV_004 = 1,
15859 +    IFX_SI_FPI_SHIFTCLK_DIV_008 = 2,
15860 +    IFX_SI_FPI_SHIFTCLK_DIV_016 = 3,
15861 +} IFX_SI_FPI_SHIFTCLK_DIV_t;
15862 +
15863 +/*!
15864 +  \enum IFX_SI_CONFIG_OP_MASK_t
15865 +  \brief enumerated key for field "operation_mask" of struct "ifx_si_config_param_t".
15866 + */
15867 +typedef enum {
15868 +    IFX_SI_CFG_OP_UPDATE_SOURCE         = 1 << 0,   /*  for setting update source.                      */
15869 +    IFX_SI_CFG_OP_UPDATE_MODE           = 1 << 1,   /*  for setting sync/async mode.                    */
15870 +    IFX_SI_CFG_OP_UPDATE_GROUP          = 1 << 2,   /*  for setting number of input signals.            */
15871 +    IFX_SI_CFG_OP_UPDATE_SHIFTCLKDIV    = 1 << 3,   /*  for setting Shift-in clock through FPI CLK DIV. */
15872 +} IFX_SI_CONFIG_OP_MASK_t;
15873 +
15874 +/*@}*/
15875 +
15876 +
15877 +
15878 +/*!
15879 +  \addtogroup IFX_SI_STRUCT
15880 + */
15881 +/*@{*/
15882 +
15883 +/*!
15884 +  \struct ifx_si_ioctl_version_t
15885 +  \brief Structure used for query of driver version.
15886 + */
15887 +typedef struct {
15888 +    unsigned int    major;  /*!< output, major number of driver */
15889 +    unsigned int    mid;    /*!< output, mid number of driver   */
15890 +    unsigned int    minor;  /*!< output, minor number of driver */
15891 +} ifx_si_ioctl_version_t;
15892 +
15893 +/*!
15894 +  \struct ifx_si_config_param_t
15895 +  \brief Structure used for configure SI Controller (Serial In).
15896 + */
15897 +typedef struct {
15898 +    unsigned int                operation_mask;         /*!< input, Select operations to be performed */
15899 +    IFX_SI_UPD_SRC_t            update_source_type;     /*!< input, Corresponding update source (SW, GPT3 or FPID) */
15900 +    IFX_SI_FPI_SAMPLECLK_DIV_t  sampling_clk_div;       /*!< input, If FPID is chosen as update source type, set the divider; */
15901 +                                                        /*!< input, if GPT is chosen as update source type, set the frequency;*/
15902 +                                                        /*!< input, otherwise, it is ignored. */
15903 +    IFX_SI_SYNC_MODE_t          sync_mode;              /*!< input, 0: async mode (74x165), 1: sync mode (74x166) */
15904 +    IFX_SI_GROUP_t              input_group_type;       /*!< input, 0: only one is connected and hence only inputs [7:0] are enabled; */
15905 +                                                        /*!< input, 1: two is connected and both inputs [15:8] and [7:0] are enabled. */
15906 +    IFX_SI_FPI_SHIFTCLK_DIV_t   shift_in_clk_div;       /*!< input, Shift-in Clock Div setting */
15907 +} ifx_si_config_param_t;
15908 +
15909 +/*!
15910 +  \struct ifx_si_eiu_config
15911 +  \brief Structure used for interrupt extension with SI Controller (Serial In).
15912 +  */
15913 +struct ifx_si_eiu_config {
15914 +    int             irq;            //  irq triggered by serial input, negative value means no SI EIU support
15915 +    unsigned int    intsync;        //  1: sync mode (74x166), 0: async mode (74x165)
15916 +    unsigned int    sampling_clk;   //  maximum frequency of sampling clock
15917 +    unsigned int    shift_clk;      //  maximum frequency of shift in clock
15918 +    unsigned int    group;          //  0: disabled, 1: 8 inputs, 2: 16 inputs
15919 +    unsigned int    active_high;    //  bit0-15: 0 - active low, 1 - active high
15920 +};
15921 +
15922 +/*@}*/
15923 +
15924 +
15925 +
15926 +/*!
15927 +  \addtogroup IFX_SI_IOCTL
15928 + */
15929 +/*@{*/
15930 +
15931 +#define IFX_SI_IOC_MAGIC            0xfd
15932 +/*!
15933 +  \def IFX_SI_IOC_VERSION
15934 +  \brief SI Controller IOCTL Command - Get driver version number.
15935 +
15936 +   This command uses struct "ifx_si_ioctl_version" as parameter to SI Controller driver version number.
15937 + */
15938 +#define IFX_SI_IOC_VERSION          _IOR(IFX_SI_IOC_MAGIC, 1, ifx_si_ioctl_version_t)
15939 +
15940 +/*!
15941 +  \def IFX_SI_IOC_SET_CONFIG
15942 +  \brief SI Controller IOCTL Command - Config SI Controller (Serial In).
15943 +
15944 +   This command uses struct "ifx_si_config_param_t" as parameter to configure SI Controller (Serial In).
15945 + */
15946 +#define IFX_SI_IOC_SET_CONFIG       _IOW(IFX_SI_IOC_MAGIC, 2, ifx_si_config_param_t)
15947 +
15948 +/*!
15949 +  \def IFX_SI_IOC_GET_SHIFTIN_DATA
15950 +  \brief SI Controller IOCTL Command - Read back shift-in data value (32-bit).
15951 +
15952 +   This command uses "uint32_t" as parameter to store read-back shift-in data value.
15953 + */
15954 +#define IFX_SI_IOC_GET_SHIFTIN_DATA _IOR(IFX_SI_IOC_MAGIC, 3, uint32_t)
15955 +
15956 +/*!
15957 +  \def IFX_SI_IOC_TEST
15958 +  \brief SI Controller IOCTL Command - Run basic driver sanity check (debug).
15959 +
15960 +   No parameter is needed for this command. Only for internal sanity check purpose.
15961 + */
15962 +#define IFX_SI_IOC_TEST              _IO(IFX_SI_IOC_MAGIC, 0)
15963 +
15964 +/* For checking endpoint */
15965 +#define IFX_SI_IOC_MAXNR               4
15966 +
15967 +/*@}*/
15968 +
15969 +
15970 +
15971 +#ifdef __KERNEL__
15972 +  extern unsigned int ifx_si_get_data(void);
15973 +  extern unsigned int ifx_si_get_bit(unsigned int bit);
15974 +  extern int ifx_si_config(ifx_si_config_param_t *param);
15975 +  extern int ifx_si_irq_active_high(unsigned int bit, int active_high);
15976 +  extern int ifx_si_irq_enable(unsigned int bit, int enable);
15977 +  extern unsigned int ifx_si_irq_ier(void);
15978 +  extern unsigned int ifx_si_irq_isr(void);
15979 +#endif
15980 +
15981 +
15982 +
15983 +#endif  //  IFX_SI_H
15984 diff --git a/arch/mips/include/asm/ifx/ifx_ssc.h b/arch/mips/include/asm/ifx/ifx_ssc.h
15985 new file mode 100644
15986 index 0000000..ea61e72
15987 --- /dev/null
15988 +++ b/arch/mips/include/asm/ifx/ifx_ssc.h
15989 @@ -0,0 +1,242 @@
15990 +/******************************************************************************
15991 +**
15992 +** FILE NAME    : ifx_ssc.h
15993 +** PROJECT      : IFX UEIP
15994 +** MODULES      : SSC
15995 +**
15996 +** DATE         : 03 July 2009
15997 +** AUTHOR       : Lei Chuanhua
15998 +** DESCRIPTION  : USIF for SPI Master/Slave
15999 +** COPYRIGHT    :       Copyright (c) 2009
16000 +**                      Infineon Technologies AG
16001 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
16002 +**
16003 +**    This program is free software; you can redistribute it and/or modify
16004 +**    it under the terms of the GNU General Public License as published by
16005 +**    the Free Software Foundation; either version 2 of the License, or
16006 +**    (at your option) any later version.
16007 +** HISTORY
16008 +** $Date        $Author         $Comment
16009 +** 03 July,2009  Lei Chuanhua    Initial UEIP version
16010 +*******************************************************************************/
16011 +#ifndef IFX_SSC_H
16012 +#define IFX_SSC_H
16013 +
16014 +/*!
16015 + \defgroup IFX_SSC SSC bus driver module
16016 + \brief UEIP Project - SSC bus driver module, support all CPEs.
16017 +*/
16018 +
16019 +/*!
16020 + \defgroup IFX_SSC_DEFINITIONS Definition and structions
16021 + \ingroup IFX_SSC
16022 + \brief definitions for ifx ssc driver
16023 +*/
16024 +
16025 +/*!
16026 +  \defgroup IFX_SSC_FUNCTIONS external APIs
16027 +  \ingroup IFX_SSC
16028 +  \brief IFX ssc external driver functions
16029 +*/
16030 +
16031 +/*!
16032 +  \defgroup IFX_SSC_INTERNAL Internal functions
16033 +  \ingroup IFX_SSC
16034 +  \brief IFX ssc internal driver functions
16035 +*/
16036 +
16037 +/*!
16038 + \file ifx_ssc.h
16039 + \ingroup IFX_SSC
16040 + \brief header file for SSC bus driver external interface
16041 +*/
16042 +
16043 +/*!
16044 + \addtogroup IFX_SSC_DEFINITIONS
16045 +*/
16046 +/* @{ */
16047 +/*! \enum  IFX_SSC_PRIO_t
16048 +    \brief Set communication priority of SSC connection
16049 +
16050 +    Three priority levels are defined. Low-level priority queue used for applications like FLASH driver
16051 +    (ifx_ssc_prio_low). normal priority queue used for applications like display (ifx_ssc_prio_mid).
16052 +    High priority queue used for applications like RTP packet transfer (ifx_ssc_prio_high).
16053 + */
16054 +typedef enum{
16055 +    IFX_SSC_PRIO_LOW = 0, /*!< Low Priority queue. For FLASH driver, etc. */
16056 +    IFX_SSC_PRIO_MID,     /*!< Normal Priority queue. For LCD, display data, etc. */
16057 +    IFX_SSC_PRIO_HIGH,    /*!< High priority queue. Ror RTP voice, etc. */
16058 +    IFX_SSC_PRIO_ASYNC,   /*!< Tasklet priority (This is the highest supported priority).
16059 +                               For this priority level only the asynchronous API set
16060 +                               of the SSC driver can be called. These funtions stay unblocked and a
16061 +                               callback function is called when the request is processed. This allows
16062 +                               that the APIs are called from tasklet level. The callback function is
16063 +                               always called on tasklet level */
16064 +}IFX_SSC_PRIO_t;
16065 +
16066 +#define IFX_SSC_PRIO_MAX IFX_SSC_PRIO_ASYNC
16067 +
16068 +/*! \enum  IFX_SSC_MODE_t
16069 +    \brief Defines the Ssc hardware mode settings supported
16070 +
16071 +    Because there is no official specification, what exactly SPI is and what not, it is necessary
16072 +    to consult the data sheets of the components one wants to use. Important are the permitted clock
16073 +    frequencies and the type of valid transitions. There are no general rules for transitions where
16074 +    data should be latched. Although not specified by Motorola, in practice four modes are used.
16075 +    These four modes are the combinations of CPOL and CPHA. In table 1, the four modes are listed.If
16076 +    the phase of the clock is zero, i.e. CPHA = 0, data is latched at the rising edge of the clock with
16077 +    CPOL = 0, and at the falling edge of the clock with CPOL = 1. If CPHA = 1, the polarities are reversed.
16078 +    CPOL = 0 means falling edge, CPOL = 1 rising edge.The micro controllers from Motorola allow the polarity
16079 +    and the phase of the clock to be adjusted. A positive polarity results in latching data at the rising
16080 +    edge of the clock. However data is put on the data line already at the falling edge in order to stabilize.
16081 +    Most peripherals which can only be slaves, work with this configuration. If it should become necessary
16082 +    to use the other polarity, transitions are reversed.
16083 +  */
16084 +typedef enum {
16085 +    IFX_SSC_MODE_0 = 0,  /*!< CPOL=0,CPHA=0 */
16086 +    IFX_SSC_MODE_1,      /*!< CPOL=0,CPHA=1 */
16087 +    IFX_SSC_MODE_2,      /*!< CPOL=1,CPHA=0 */
16088 +    IFX_SSC_MODE_3,      /*!< CPOL=1,CPHA=1 */
16089 +    IFX_SSC_MODE_UNKNOWN,/*!< Unknown SPI mode */
16090 +} IFX_SSC_MODE_t;
16091 +
16092 +/*! \enum  IFX_SSC_HANDL_TYPE_t
16093 +    \brief Defines the SPI handler type supported
16094 + */
16095 +typedef enum {
16096 +   IFX_SSC_HANDL_TYPE_SYNC = 0, /*!< Only SYNC handler which be used by sync application */
16097 +   IFX_SSC_HANDL_TYPE_ASYNC,     /*!< Only ASYNC handler which be used by async application */
16098 +}IFX_SSC_HANDL_TYPE_t;
16099 +
16100 +/*! \enum  IFX_SSC_DLX_t
16101 +    \brief Set communication duplex mode of SSC connection
16102 +
16103 +    The duplex mode is used to notify SSC bus driver by SSC device driver about what kind of
16104 +    communication mode should be used. Which duplex mode will be used depends on the SSC device
16105 +    driver instead of SSC bus driver.
16106 + */
16107 +typedef enum{
16108 +    IFX_SSC_HALF_DUPLEX = 0, /*!< Half Duplex. Interface is used in half duplex when
16109 +                                  calling \ref ifx_sscTxRx or \ref ifx_sscAsyncTxRx.
16110 +                                  The TX path is servered before the RX path. */
16111 +    IFX_SSC_FULL_DUPLEX,     /*!< Full Duplex. Interface is used in full duplex when
16112 +                                  calling \ref ifx_sscTxRx or \ref ifx_sscAsyncTxRx.
16113 +                                  The TX-and RX- path is servered simultaneously. */
16114 +}IFX_SSC_DLX_t;
16115 +
16116 +
16117 +/*!< \typedef IFX_CS_DATA
16118 +     \brief Definition of device specific data for chip select
16119 + */
16120 +typedef int  IFX_CS_DATA;
16121 +
16122 +enum {
16123 +    IFX_SSC_CS_ON = 0,
16124 +    IFX_SSC_CS_OFF,
16125 +};
16126 +
16127 +#define IFX_SSC_WHBGPOSTAT_OUT0_POS  0
16128 +#define IFX_SSC_WHBGPOSTAT_OUT1_POS  1
16129 +#define IFX_SSC_WHBGPOSTAT_OUT2_POS  2
16130 +#define IFX_SSC_WHBGPOSTAT_OUT3_POS  3
16131 +#define IFX_SSC_WHBGPOSTAT_OUT4_POS  4
16132 +#define IFX_SSC_WHBGPOSTAT_OUT5_POS  5
16133 +#define IFX_SSC_WHBGPOSTAT_OUT6_POS  6
16134 +#define IFX_SSC_WHBGPOSTAT_OUT7_POS  7
16135 +
16136 +
16137 +/*! \typedef IFX_SSC_CS_CB_t
16138 +    \brief Chip Select Callback function type declaration
16139 +
16140 +     csq csq=0, i.e. CS low (active). csq=1, i.e.CS high (idle).
16141 +     cs_data This is the device number in case if more than one device is using the same registered driver.
16142 +     E.g. two VINETICs, each with it´s own CS.
16143 + */
16144 +typedef int  (*IFX_SSC_CS_CB_t)(u32 csq, IFX_CS_DATA cs_data);
16145 +
16146 +/*! typedef ifx_ssc_async_fkt_cb_t
16147 +    \brief Callback definition for asynchronous SSC API calls. This callback is called
16148 +     by the SSC driver on tasklet level after the request is completed or exit with
16149 +     an error.
16150 +
16151 +    \param handle Funktion handle that provided for callback registration
16152 +         during the SSC asynchronous API call.
16153 +    \param retvalue This return value describe if the asynchronous request
16154 +         identified an error and worked successfully.
16155 +*/
16156 +typedef void (*ifx_ssc_async_fkt_cb_t) (int handle, int retvalue);
16157 +
16158 +/*! typedef IFX_SSC_ASYNC_CALLBACK_t
16159 +    \brief Parameter to specify the asynchronous callback. It is called by the SSC
16160 +    tasklet after the requested transmission or locking is done.
16161 +*/
16162 +typedef struct{
16163 +    ifx_ssc_async_fkt_cb_t  pFunction; /*!< Callback function pointer, called in the SSC tasklet
16164 +                                         when the requested command is executed*/
16165 +    int                     functionHandle; /*!< Callback function handle. This parameter is
16166 +                                             transparently given to the callback function without
16167 +                                             any modification by the SSC driver*/
16168 +}IFX_SSC_ASYNC_CALLBACK_t;
16169 +
16170 +/*!  \brief Parameter structure used to configure an SSC connection "ConnId".
16171 + */
16172 +typedef struct {
16173 +    IFX_SSC_MODE_t  ssc_mode; /*!< Defines the hardware setup mode of the SSC */
16174 +    IFX_SSC_PRIO_t  ssc_prio; /*!< The communication priority of SSC connection.
16175 +                                   Three priority levels are defined. Low-level priority queue used for applications
16176 +                                   like FLASH driver (ifx_ssc_prio_low). Normal priority queue used for applications
16177 +                                   like display (ifx_ssc_prio_mid). High priority queue used for applications like RTP
16178 +                                   packet transfer (ifx_ssc_prio_high). The here defined SSC priority corresponds to
16179 +                                   the priority the SSC driver application and should be set just for information when
16180 +                                   the driver is registered by the application.
16181 +                               */
16182 +    int             baudrate; /*!< Baudrate used for the ConnId.
16183 +                                 This parameter can be later be modified by a call of ifx_sscSetBaud
16184 +                               */
16185 +    int             fragSize; /*!< All transmitted and received packets should be fragmented in this fragment
16186 +                                 size. Size given in Bytes. A maximum of 1024 Bytes is allowed. If the client
16187 +                                 uses a bigger values here, SSC returns with error. The client has to take
16188 +                                 care of the fragmentation
16189 +                               */
16190 +    int             maxFIFOSize; /*!< Maximum packet size in FIFO mode.
16191 +                                   All transmitted and received packets are transmitted in DMA mode if the packet
16192 +                                   size is greater than this value. A value of 148 is recommended at first.
16193 +                                   Size given in Bytes
16194 +                                  */
16195 +    IFX_SSC_CS_CB_t csset_cb;   /*!< Function Callback called by SSC driver when it starts/stops to receive or transmit */
16196 +    IFX_CS_DATA     cs_data;    /*!< Parameter used for the function call of "csSet_cb". */
16197 +    IFX_SSC_DLX_t   duplex_mode; /*!< Duplex Mode Selector. Connection used the SSC interface either in half- or full- duplex mode. */
16198 +} IFX_SSC_CONFIGURE_t;
16199 +
16200 +/*! \typedef IFX_SSC_HANDLE
16201 +    \brief Definition of the connection handle
16202 +
16203 +     as it is used by the client kernel module that use the SSC driver
16204 +     Inside of the SSC driver, this handle is mapped to an internal structure that contains the connection specific
16205 +     parameter (e.g. Baudrate, Chipselect Callbacks, etc.).
16206 + */
16207 +typedef void * IFX_SSC_HANDLE;
16208 +/* @} */
16209 +
16210 +
16211 +extern int ifx_ssc_cs_low(u32 pin);
16212 +extern int ifx_ssc_cs_high(u32 pin);
16213 +extern int ifx_sscLock(IFX_SSC_HANDLE handler);
16214 +extern int ifx_sscUnlock(IFX_SSC_HANDLE handler);
16215 +extern int ifx_sscSetBaud(IFX_SSC_HANDLE handler, unsigned int baud);
16216 +extern int ifx_sscTxRx(IFX_SSC_HANDLE handler, char* tx_buf, u32 tx_len, char* rx_buf, u32 rx_len);
16217 +extern int ifx_sscRx(IFX_SSC_HANDLE handler, char *rx_buf, u32 rx_len);
16218 +extern int ifx_sscTx(IFX_SSC_HANDLE handler, char *tx_buf, u32 tx_len);
16219 +extern IFX_SSC_HANDLE ifx_sscAllocConnection(char *dev_name, IFX_SSC_CONFIGURE_t *connid);
16220 +extern int ifx_sscFreeConnection(IFX_SSC_HANDLE handler);
16221 +extern int ifx_sscAsyncTxRx(IFX_SSC_HANDLE handler, IFX_SSC_ASYNC_CALLBACK_t *pCallback,
16222 +        char *txbuf, int txsize, char *rxbuf, int rxsize);
16223 +extern int ifx_sscAsyncTx(IFX_SSC_HANDLE handler, IFX_SSC_ASYNC_CALLBACK_t *pCallback,
16224 +    char *txbuf, int txsize);
16225 +extern int ifx_sscAsyncRx(IFX_SSC_HANDLE handler, IFX_SSC_ASYNC_CALLBACK_t *pCallback,
16226 +    char *rxbuf, int rxsize);
16227 +extern int ifx_sscAsyncLock(IFX_SSC_HANDLE handler, IFX_SSC_ASYNC_CALLBACK_t *pCallback);
16228 +extern int ifx_sscAsyncUnLock(IFX_SSC_HANDLE handler);
16229 +
16230 +#endif /* IFX_SSC_H */
16231 +
16232 diff --git a/arch/mips/include/asm/ifx/ifx_types.h b/arch/mips/include/asm/ifx/ifx_types.h
16233 new file mode 100644
16234 index 0000000..777bc75
16235 --- /dev/null
16236 +++ b/arch/mips/include/asm/ifx/ifx_types.h
16237 @@ -0,0 +1,217 @@
16238 +#ifndef _IFX_TYPES_H
16239 +#define _IFX_TYPES_H
16240 +/*******************************************************************************
16241 +
16242 +                            Copyright (c) 2007-2009
16243 +                            Infineon Technologies AG
16244 +                     Am Campeon 1-12; 81726 Munich, Germany
16245 +
16246 +  For licensing information, see the file 'LICENSE' in the root folder of
16247 +  this software module.
16248 +
16249 +******************************************************************************/
16250 +
16251 +/* Determine the target type */
16252 +#if defined(WIN64) || defined (_WIN64) \
16253 +   || defined(__x86_64__) \
16254 +   || defined(__LP64__) || defined(_LP64) \
16255 +   || defined (__amd64) \
16256 +   || defined (powerpc64) || defined (__powerpc64__) || defined (__ppc64__) \
16257 +   || defined (__64BIT__)
16258 +/* X86_64 */
16259 +#  ifndef IFX_64
16260 +#     define IFX_64 1
16261 +#  endif /* IFX_64 */
16262 +#elif defined (__ia64__) || defined (__ia64)
16263 +/* IA64 */
16264 +#  ifndef IFX_64
16265 +#     define IFX_64 1
16266 +#  endif /* IFX_64 */
16267 +#else
16268 +/* not 64 bit system */
16269 +#endif /* 64 bit determination */
16270 +
16271 +/** \defgroup IFX_BASIC_TYPES Basic IFX Data Types
16272 +    This section describes the Infineon basic data type definitions */
16273 +/*@{*/
16274 +
16275 +/** This is the character datatype. */
16276 +typedef char                     IFX_char_t;
16277 +/** This is the integer datatype. */
16278 +typedef signed int               IFX_int_t;
16279 +/** This is the unsigned integer datatype. */
16280 +typedef unsigned int             IFX_uint_t;
16281 +/** This is the unsigned 8-bit datatype. */
16282 +typedef unsigned char            IFX_uint8_t;
16283 +/** This is the signed 8-bit datatype. */
16284 +typedef signed char              IFX_int8_t;
16285 +/** This is the unsigned 16-bit datatype. */
16286 +typedef unsigned short           IFX_uint16_t;
16287 +/** This is the signed 16-bit datatype. */
16288 +typedef signed short             IFX_int16_t;
16289 +/** This is the unsigned 32-bit datatype. */
16290 +typedef unsigned int             IFX_uint32_t;
16291 +/** This is the signed 32-bit datatype. */
16292 +typedef signed int               IFX_int32_t;
16293 +/** This is the float datatype. */
16294 +typedef float                    IFX_float_t;
16295 +/** This is the void datatype. */
16296 +typedef void                     IFX_void_t;
16297 +
16298 +
16299 +#if defined(IFX_64) && (IFX_64 == 1)
16300 +   /* NOTE: Most Unix systems use the I32LP64 standard
16301 +         which defines a long as 64 bits and Win64 uses
16302 +         the IL32LLP64 standard which defines a long as 32 bits.
16303 +   */
16304 +   #if defined(WIN64)
16305 +      /** This is the unsigned 64-bit datatype. */
16306 +      typedef unsigned long long int   IFX_uint64_t;
16307 +      /** This is the signed 64-bit datatype. */
16308 +      typedef signed long long int     IFX_int64_t;
16309 +   #else /* WIN64 */
16310 +      /** This is the unsigned 64-bit datatype. */
16311 +      typedef unsigned long int        IFX_uint64_t;
16312 +      /** This is the signed 64-bit datatype. */
16313 +      typedef signed long int          IFX_int64_t;
16314 +   #endif /* WIN64 */
16315 +
16316 +   /** This is the unsigned long datatype.
16317 +   On 64 bit systems it is 8 byte wide.
16318 +   */
16319 +   typedef IFX_uint64_t                IFX_ulong_t;
16320 +   #define HAVE_IFX_ULONG_T
16321 +
16322 +   /** This is the signed long datatype.
16323 +   On 64 bit systems it is 8 byte wide.
16324 +   */
16325 +   typedef IFX_int64_t                 IFX_long_t;
16326 +   #define HAVE_IFX_LONG_T
16327 +#else
16328 +   /** This is the unsigned 64-bit datatype. */
16329 +   typedef unsigned long long int      IFX_uint64_t;
16330 +   /** This is the signed 64-bit datatype. */
16331 +   typedef signed long long int        IFX_int64_t;
16332 +
16333 +   /** This is the unsigned long datatype.
16334 +   On 32bit systems it is 4 byte wide.
16335 +   */
16336 +   typedef unsigned long               IFX_ulong_t;
16337 +   #define HAVE_IFX_ULONG_T
16338 +
16339 +   /** This is the signed long datatype.
16340 +   On 32bit systems it is 4 byte wide.
16341 +   */
16342 +   typedef signed long                 IFX_long_t;
16343 +   #define HAVE_IFX_LONG_T
16344 +#endif /* 32/64 bit specific types */
16345 +
16346 +
16347 +/** This is the size data type (32 or 64 bit) */
16348 +typedef IFX_ulong_t                    IFX_size_t;
16349 +#define HAVE_IFX_SIZE_T
16350 +
16351 +/** This is the signed size data type (32 or 64 bit) */
16352 +typedef IFX_long_t                     IFX_ssize_t;
16353 +#define HAVE_IFX_SSIZE_T
16354 +
16355 +/** This is the time data type (32 or 64 bit) */
16356 +typedef IFX_ulong_t                    IFX_time_t;
16357 +
16358 +/* NOTE: (ANSI X3.159-1989)
16359 +      While some of these architectures feature uniform pointers
16360 +      which are the size of some integer type, maximally portable
16361 +      code may not assume any necessary correspondence between
16362 +      different pointer types and the integral types.
16363 +
16364 +      Since pointers and integers are now considered incommensurate,
16365 +      the only integer that can be safely converted to a pointer
16366 +      is the constant 0.
16367 +*/
16368 +/** Conversion pointer to unsigned values (32 or 64 bit) */
16369 +typedef IFX_ulong_t           IFX_uintptr_t;
16370 +#define HAVE_IFX_UINTPTR_T
16371 +/** Conversion pointer to signed values (32 or 64 bit) */
16372 +typedef IFX_long_t            IFX_intptr_t;
16373 +#define HAVE_IFX_INTPTR_T
16374 +
16375 +/** This is the volatile unsigned 8-bit datatype. */
16376 +typedef volatile IFX_uint8_t  IFX_vuint8_t;
16377 +/** This is the volatile signed 8-bit datatype. */
16378 +typedef volatile IFX_int8_t   IFX_vint8_t;
16379 +/** This is the volatile unsigned 16-bit datatype. */
16380 +typedef volatile IFX_uint16_t IFX_vuint16_t;
16381 +/** This is the volatile signed 16-bit datatype. */
16382 +typedef volatile IFX_int16_t  IFX_vint16_t;
16383 +/** This is the volatile unsigned 32-bit datatype. */
16384 +typedef volatile IFX_uint32_t IFX_vuint32_t;
16385 +/** This is the volatile signed 32-bit datatype. */
16386 +typedef volatile IFX_int32_t  IFX_vint32_t;
16387 +/** This is the volatile unsigned 64-bit datatype. */
16388 +typedef volatile IFX_uint64_t IFX_vuint64_t;
16389 +/** This is the volatile signed 64-bit datatype. */
16390 +typedef volatile IFX_int64_t  IFX_vint64_t;
16391 +/** This is the volatile float datatype. */
16392 +typedef volatile IFX_float_t  IFX_vfloat_t;
16393 +
16394 +
16395 +/** A type for handling boolean issues. */
16396 +typedef enum {
16397 +   /** false */
16398 +   IFX_FALSE = 0,
16399 +   /** true */
16400 +   IFX_TRUE = 1
16401 +} IFX_boolean_t;
16402 +
16403 +
16404 +/**
16405 +   This type is used for parameters that should enable
16406 +   and disable a dedicated feature. */
16407 +typedef enum {
16408 +   /** disable */
16409 +   IFX_DISABLE = 0,
16410 +   /** enable */
16411 +   IFX_ENABLE = 1
16412 +} IFX_enDis_t;
16413 +
16414 +/**
16415 +   This type is used for parameters that should enable
16416 +   and disable a dedicated feature. */
16417 +typedef IFX_enDis_t IFX_operation_t;
16418 +
16419 +/**
16420 +   This type has two states, even and odd.
16421 +*/
16422 +typedef enum {
16423 +   /** even */
16424 +   IFX_EVEN = 0,
16425 +   /** odd */
16426 +   IFX_ODD = 1
16427 +} IFX_evenOdd_t;
16428 +
16429 +
16430 +/**
16431 +   This type has two states, high and low.
16432 +*/
16433 +typedef enum {
16434 +    /** low */
16435 +   IFX_LOW = 0,
16436 +   /** high */
16437 +   IFX_HIGH = 1
16438 +} IFX_highLow_t;
16439 +
16440 +/**
16441 +   This type has two states, success and error
16442 +*/
16443 +typedef enum {
16444 +   /** operation failed */
16445 +   IFX_ERROR   =  -1,
16446 +   /** operation succeeded */
16447 +   IFX_SUCCESS = 0
16448 +} IFX_return_t;
16449 +
16450 +/** NULL pointer */
16451 +#define IFX_NULL         ((IFX_void_t *)0)
16452 +/*@}*/ /* IFX_BASIC_TYPES */
16453 +
16454 +#endif /* _IFX_TYPES_H */
16455 diff --git a/arch/mips/include/asm/ifx/ifx_usif_spi.h b/arch/mips/include/asm/ifx/ifx_usif_spi.h
16456 new file mode 100644
16457 index 0000000..a3caa8a
16458 --- /dev/null
16459 +++ b/arch/mips/include/asm/ifx/ifx_usif_spi.h
16460 @@ -0,0 +1,247 @@
16461 +/******************************************************************************
16462 +**
16463 +** FILE NAME    : ifx_usif_spi.h
16464 +** PROJECT      : IFX UEIP for VRX200
16465 +** MODULES      : USIF for SPI Mode
16466 +**
16467 +** DATE         : 03 Jun 2009
16468 +** AUTHOR       : Lei Chuanhua
16469 +** DESCRIPTION  : USIF SPI mode for counterpart API
16470 +** COPYRIGHT    :       Copyright (c) 2009
16471 +**                      Infineon Technologies AG
16472 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
16473 +**
16474 +**    This program is free software; you can redistribute it and/or modify
16475 +**    it under the terms of the GNU General Public License as published by
16476 +**    the Free Software Foundation; either version 2 of the License, or
16477 +**    (at your option) any later version.
16478 +** HISTORY
16479 +** $Date        $Author         $Comment
16480 +** 03 Jun,2009  Lei Chuanhua    Initial version
16481 +*******************************************************************************/
16482 +
16483 +#ifndef IFX_USIF_SPI_H
16484 +#define IFX_USIF_SPI_H
16485 +
16486 +/*!
16487 +  \defgroup IFX_USIF_SPI IFX USIF SPI mode module
16488 +  \brief ifx usif spi mode driver module
16489 +*/
16490 +
16491 +/*!
16492 +  \defgroup IFX_USIF_SPI_DEFINITIONS Defintion and structures
16493 +  \ingroup IFX_USIF_SPI
16494 +  \brief definitions for ifx usif spi mode driver
16495 +*/
16496 +
16497 +/*!
16498 +  \defgroup IFX_USIF_SPI_FUNCTIONS External APIs
16499 +  \ingroup IFX_USIF_SPI
16500 +  \brief usif spi external driver functions
16501 +*/
16502 +
16503 +/*!
16504 +  \defgroup IFX_USIF_SPI_INTERNAL Internal functions
16505 +  \ingroup IFX_USIF_SPI
16506 +  \brief usif spi internal driver functions
16507 +*/
16508 +
16509 +/*!
16510 +  \file ifx_usif_spi.h
16511 +  \brief header file for usif spi driver
16512 +*/
16513 +
16514 +/* @{ */
16515 +/*!
16516 + \addtogroup IFX_USIF_SPI_DEFINITIONS
16517 +*/
16518 +/*! \enum  IFX_USIF_SPI_PRIO_t
16519 +    \brief Set communication priority of USIF_SPI connection
16520 +
16521 +    Three priority levels are defined. Low-level priority queue used for applications like FLASH driver
16522 +    (ifx_usif_spi_prio_low). normal priority queue used for applications like display (ifx_usif_spi_prio_mid).
16523 +    High priority queue used for applications like RTP packet transfer (ifx_usif_spi_prio_high).
16524 + */
16525 +typedef enum{
16526 +    IFX_USIF_SPI_PRIO_LOW = 0, /*!< Low Priority queue. For FLASH driver, etc. */
16527 +    IFX_USIF_SPI_PRIO_MID,     /*!< Normal Priority queue. For LCD, display data, etc. */
16528 +    IFX_USIF_SPI_PRIO_HIGH,    /*!< High priority queue. Ror RTP voice, etc. */
16529 +    IFX_USIF_SPI_PRIO_ASYNC,   /*!< Tasklet priority (This is the highest supported priority).
16530 +                               For this priority level only the asynchronous API set
16531 +                               of the SSC driver can be called. These funtions stay unblocked and a
16532 +                               callback function is called when the request is processed. This allows
16533 +                               that the APIs are called from tasklet level. The callback function is
16534 +                               always called on tasklet level */
16535 +}IFX_USIF_SPI_PRIO_t;
16536 +
16537 +#define IFX_USIF_SPI_PRIO_MAX IFX_USIF_SPI_PRIO_ASYNC
16538 +
16539 +
16540 +/*! \enum  IFX_USIF_SPI_MODE_t
16541 +    \brief Defines the Ssc hardware mode settings supported
16542 +
16543 +    Because there is no official specification, what exactly SPI is and what not, it is necessary
16544 +    to consult the data sheets of the components one wants to use. Important are the permitted clock
16545 +    frequencies and the type of valid transitions. There are no general rules for transitions where
16546 +    data should be latched. Although not specified by Motorola, in practice four modes are used.
16547 +    These four modes are the combinations of CPOL and CPHA. In table 1, the four modes are listed.If
16548 +    the phase of the clock is zero, i.e. CPHA = 0, data is latched at the rising edge of the clock with
16549 +    CPOL = 0, and at the falling edge of the clock with CPOL = 1. If CPHA = 1, the polarities are reversed.
16550 +    CPOL = 0 means falling edge, CPOL = 1 rising edge.The micro controllers from Motorola allow the polarity
16551 +    and the phase of the clock to be adjusted. A positive polarity results in latching data at the rising
16552 +    edge of the clock. However data is put on the data line already at the falling edge in order to stabilize.
16553 +    Most peripherals which can only be slaves, work with this configuration. If it should become necessary
16554 +    to use the other polarity, transitions are reversed.
16555 +  */
16556 +typedef enum {
16557 +    IFX_USIF_SPI_MODE_0 = 0,  /*!< CPOL=0,CPHA=0 */
16558 +    IFX_USIF_SPI_MODE_1,      /*!< CPOL=0,CPHA=1 */
16559 +    IFX_USIF_SPI_MODE_2,      /*!< CPOL=1,CPHA=0 */
16560 +    IFX_USIF_SPI_MODE_3,      /*!< CPOL=1,CPHA=1 */
16561 +    IFX_USIF_SPI_MODE_UNKNOWN,/*!< Unknown SPI mode */
16562 +} IFX_USIF_SPI_MODE_t;
16563 +
16564 +/*! \enum  IFX_USIF_SPI_HANDL_TYPE_t
16565 +    \brief Defines the USIF SPI handler type supported
16566 +  */
16567 +typedef enum {
16568 +   IFX_USIF_SPI_HANDL_TYPE_SYNC = 0, /*!< Only SYNC handler which be used by sync application */
16569 +   IFX_USIF_SPI_HANDL_TYPE_ASYNC,    /*!< Only ASYNC handler which be used by async application */
16570 +}IFX_USIF_SPI_HANDL_TYPE_t;
16571 +
16572 +/*! \enum  IFX_USIF_SPI_DLX_t
16573 +    \brief Set communication duplex mode of USIF SPI connection
16574 +
16575 +    The duplex mode is used to notify USIF SPI bus driver by USIF SPI device driver about what kind of
16576 +    communication mode should be used. Which duplex mode will be used depends on the USIF SPI device
16577 +    driver instead of USIF SPI bus driver.
16578 + */
16579 +typedef enum{
16580 +    IFX_USIF_SPI_HALF_DUPLEX = 0, /*!< Half Duplex. Interface is used in half duplex when
16581 +                                  calling \ref ifx_usif_spiTxRx or \ref ifx_usif_spiAsyncTxRx
16582 +                                  The TX path is servered before the RX path. */
16583 +    IFX_USIF_SPI_FULL_DUPLEX,     /*!< Full Duplex. Interface is used in full duplex when
16584 +                                  calling \ref ifx_usif_spiTxRx or \ref ifx_usif_spiAsyncTxRx.
16585 +                                  The TX-and RX- path is servered simultaneously. */
16586 +}IFX_USIF_SPI_DLX_t;
16587 +
16588 +
16589 +
16590 +/*!< \typedef IFX_USIF_SPI_CS_DATA_t
16591 +     \brief Definition of device specific data for chip select
16592 + */
16593 +typedef int  IFX_USIF_SPI_CS_DATA_t;
16594 +
16595 +/* chip select number */
16596 +#define IFX_USIF_SPI_CS0    0
16597 +#define IFX_USIF_SPI_CS1    1
16598 +#define IFX_USIF_SPI_CS2    2
16599 +#define IFX_USIF_SPI_CS3    3
16600 +#define IFX_USIF_SPI_CS4    4
16601 +#define IFX_USIF_SPI_CS5    5
16602 +#define IFX_USIF_SPI_CS6    6
16603 +#define IFX_USIF_SPI_CS7    7
16604 +
16605 +enum {
16606 +    IFX_USIF_SPI_CS_ON = 0,
16607 +    IFX_USIF_SPI_CS_OFF,
16608 +};
16609 +
16610 +/*! \typedef IFX_USIF_SPI_CS_CB_t
16611 +    \brief Chip Select Callback function type declaration
16612 +
16613 +     csq csq=0, i.e. CS low (active). csq=1, i.e.CS high (idle).
16614 +     cs_data This is the device number in case if more than one device is using the same registered driver.
16615 +     E.g. two VINETICs, each with it´s own CS.
16616 + */
16617 +typedef int  (*IFX_USIF_SPI_CS_CB_t)(u32 csq, IFX_USIF_SPI_CS_DATA_t cs_data);
16618 +
16619 +/*! typedef ifx_usif_spi_async_fkt_cb_t
16620 +    \brief Callback definition for asynchronous SSC API calls. This callback is called
16621 +     by the SSC driver on tasklet level after the request is completed or exit with
16622 +     an error.
16623 +
16624 +    \param handle Funktion handle that provided for callback registration
16625 +         during the SSC asynchronous API call.
16626 +    \param retvalue This return value describe if the asynchronous request
16627 +         identified an error and worked successfully.
16628 +*/
16629 +typedef void (*ifx_usif_spi_async_fkt_cb_t)(int handle, int retvalue);
16630 +
16631 +/*! typedef IFX_SSC_ASYNC_CALLBACK_t
16632 +    \brief Parameter to specify the asynchronous callback. It is called by the SSC
16633 +    tasklet after the requested transmission or locking is done.
16634 +*/
16635 +typedef struct{
16636 +    ifx_usif_spi_async_fkt_cb_t  pFunction; /*!< Callback function pointer, called in the SSC tasklet
16637 +                                              when the requested command is executed*/
16638 +    int                          functionHandle; /*!< Callback function handle. This parameter is
16639 +                                             transparently given to the callback function without
16640 +                                             any modification by the SSC driver*/
16641 +}IFX_USIF_SPI_ASYNC_CALLBACK_t;
16642 +
16643 +
16644 +/*!  \brief Parameter structure used to configure an USIF_SPI connection "ConnId".
16645 + */
16646 +typedef struct{
16647 +    IFX_USIF_SPI_MODE_t  spi_mode; /*!< Defines the hardware setup mode of the USIF_SPI */
16648 +    IFX_USIF_SPI_PRIO_t  spi_prio; /*!< The communication priority of USIF_SPI connection.
16649 +                                   Three priority levels are defined. Low-level priority queue used for applications
16650 +                                   like FLASH driver (ifx_usif_spi_prio_low). Normal priority queue used for applications
16651 +                                   like display (ifx_usif_spi_prio_mid). High priority queue used for applications like RTP
16652 +                                   packet transfer (ifx_usif_spi_prio_high). The here defined USIF_SPI priority corresponds to
16653 +                                   the priority the USIF_SPI driver application and should be set just for information when
16654 +                                   the driver is registered by the application.
16655 +                               */
16656 +    int             baudrate; /*!< Baudrate used for the ConnId.
16657 +                                 This parameter can be later be modified by a call of ifx_usif_spiSetBaud
16658 +                               */
16659 +    int             fragSize; /*!< All transmitted and received packets should be fragmented in this fragment
16660 +                                 size. Size given in Bytes. A maximum of 1024 Bytes is allowed. If the client
16661 +                                 uses a bigger values here, USIF_SPI returns with error. The client has to take
16662 +                                 care of the fragmentation
16663 +                               */
16664 +    int             maxFIFOSize; /*!< Maximum packet size in FIFO mode.
16665 +                                   All transmitted and received packets are transmitted in DMA mode if the packet
16666 +                                   size is greater than this value. A value of 148 is recommended at first.
16667 +                                   Size given in Bytes
16668 +                                  */
16669 +    IFX_USIF_SPI_CS_CB_t csset_cb;   /*!< Function Callback called by USIF_SPI driver when it starts/stops to receive or transmit */
16670 +    IFX_USIF_SPI_CS_DATA_t cs_data;    /*!< Parameter used for the function call of "csSet_cb". */
16671 +    IFX_USIF_SPI_DLX_t   duplex_mode; /*!< Duplex Mode Selector. Connection used the USIF SPI interface either in half- or full- duplex mode. */
16672 +
16673 +} IFX_USIF_SPI_CONFIGURE_t;
16674 +
16675 +/*! \typedef IFX_USIF_SPI_HANDLE_t
16676 +    \brief Definition of the connection handle
16677 +
16678 +     as it is used by the client kernel module that use the USIF_SPI driver
16679 +     Inside of the USIF_SPI driver, this handle is mapped to an internal structure that contains the connection specific
16680 +     parameter (e.g. Baudrate, Chipselect Callbacks, etc.).
16681 + */
16682 +typedef void * IFX_USIF_SPI_HANDLE_t;
16683 +/* @} */
16684 +
16685 +extern int ifx_usif_spi_cs_low(u32 pin);
16686 +extern int ifx_usif_spi_cs_high(u32 pin);
16687 +extern int ifx_usif_spiLock(IFX_USIF_SPI_HANDLE_t handler);
16688 +extern int ifx_usif_spiUnlock(IFX_USIF_SPI_HANDLE_t handler);
16689 +extern int ifx_usif_spiSetBaud(IFX_USIF_SPI_HANDLE_t handler, unsigned int baud);
16690 +extern int ifx_usif_spiTxRx(IFX_USIF_SPI_HANDLE_t handler, char* txbuf,
16691 +    u32 txlen,char* rxbuf, u32 rxlen);
16692 +extern int ifx_usif_spiRx(IFX_USIF_SPI_HANDLE_t handler, char *rxbuf, u32 rxlen);
16693 +extern int ifx_usif_spiTx(IFX_USIF_SPI_HANDLE_t handler, char *txbuf, u32 txlen);
16694 +extern IFX_USIF_SPI_HANDLE_t ifx_usif_spiAllocConnection (char *dev_name, IFX_USIF_SPI_CONFIGURE_t *connid);
16695 +extern int ifx_usif_spiFreeConnection (IFX_USIF_SPI_HANDLE_t handler);
16696 +extern int ifx_usif_spiAsyncTxRx(IFX_USIF_SPI_HANDLE_t handler, IFX_USIF_SPI_ASYNC_CALLBACK_t *pCallback,
16697 +        char *txbuf, int txsize, char *rxbuf, int rxsize);
16698 +extern int ifx_usif_spiAsyncTx(IFX_USIF_SPI_HANDLE_t handler, IFX_USIF_SPI_ASYNC_CALLBACK_t *pCallback,
16699 +    char *txbuf, int txsize);
16700 +extern int ifx_usif_spiAsyncRx(IFX_USIF_SPI_HANDLE_t handler, IFX_USIF_SPI_ASYNC_CALLBACK_t *pCallback,
16701 +    char *rxbuf, int rxsize);
16702 +
16703 +extern int ifx_usif_spiAsyncLock(IFX_USIF_SPI_HANDLE_t handler, IFX_USIF_SPI_ASYNC_CALLBACK_t *pCallback);
16704 +extern int ifx_usif_spiAsyncUnLock(IFX_USIF_SPI_HANDLE_t handler);
16705 +
16706 +#endif /* IFX_USIF_SPI_H */
16707 +
16708 diff --git a/arch/mips/include/asm/ifx/ifx_wdt.h b/arch/mips/include/asm/ifx/ifx_wdt.h
16709 new file mode 100644
16710 index 0000000..8424507
16711 --- /dev/null
16712 +++ b/arch/mips/include/asm/ifx/ifx_wdt.h
16713 @@ -0,0 +1,118 @@
16714 +/******************************************************************************
16715 +**
16716 +** FILE NAME    : ifx_wdt.h
16717 +** PROJECT      : IFX UEIP
16718 +** MODULES      : WDT
16719 +**
16720 +** DATE         : 12 Aug 2009
16721 +** AUTHOR       : Lee Yao Chye
16722 +** DESCRIPTION  : Watchdog Timer
16723 +** COPYRIGHT    :       Copyright (c) 2009
16724 +**                      Infineon Technologies AG
16725 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
16726 +**
16727 +**    This program is free software; you can redistribute it and/or modify
16728 +**    it under the terms of the GNU General Public License as published by
16729 +**    the Free Software Foundation; either version 2 of the License, or
16730 +**    (at your option) any later version.
16731 +** HISTORY
16732 +** $Date        $Author         $Comment
16733 +** 12 Aug 2009  Lee Yao Chye    Initial UEIP version
16734 +** 19 Oct 2009  Lee Yao Chye    Add Linux style ioctls
16735 +*******************************************************************************/
16736 +#ifndef IFX_WDT_H
16737 +#define IFX_WDT_H
16738 +
16739 +/*!
16740 +  \defgroup IFX_WDT_IOCTL IOCTL Commands
16741 +  \ingroup IFX_WDT
16742 +  \brief IOCTL Commands used by user application.
16743 + */
16744 +
16745 +
16746 +#include <linux/watchdog.h>
16747 +
16748 +/*!
16749 +  \addtogroup IFX_WDT_IOCTL
16750 + */
16751 +/*@{*/
16752 +
16753 +/* wdt ioctl control */
16754 +#define IFX_WDT_IOC_MAGIC             0xc0
16755 +
16756 +/*!
16757 +  \def IFX_WDT_IOC_START
16758 +  \brief wdt IOCTL Command - similar to WDIOC_SETTIMEOUT
16759 +
16760 +   This command is used to configure the watchdog timeout and start the watchdog.
16761 + */
16762 +#define IFX_WDT_IOC_START            _IOW(IFX_WDT_IOC_MAGIC, 0, int)
16763 +
16764 +/*!
16765 +  \def IFX_WDT_IOC_STOP
16766 +  \brief wdt IOCTL Command - stop the watchdog
16767 +
16768 +   This command is used to stop the watchdog.
16769 + */
16770 +#define IFX_WDT_IOC_STOP             _IO(IFX_WDT_IOC_MAGIC, 1)
16771 +
16772 +/*!
16773 +  \def IFX_WDT_IOC_PING
16774 +  \brief wdt IOCTL Command - similar to WDIOC_KEEPALIVE
16775 +
16776 +   This command is used to keep the watchdog alive.
16777 + */
16778 +#define IFX_WDT_IOC_PING             _IO(IFX_WDT_IOC_MAGIC, 2)
16779 +
16780 +/*!
16781 +  \def IFX_WDT_IOC_SET_PWL
16782 +  \brief wdt IOCTL Command - set prewarning level
16783 +
16784 +   This command is used to configure the prewarning level.
16785 +       0 for 1/2 of the max WDT period
16786 +       1 for 1/4 of the max WDT period
16787 +       2 for 1/8 of the max WDT period
16788 +       3 for 1/16 of the max WDT period
16789 + */
16790 +#define IFX_WDT_IOC_SET_PWL          _IOW(IFX_WDT_IOC_MAGIC, 3, int)
16791 +
16792 +/*!
16793 +  \def IFX_WDT_IOC_SET_DSEN
16794 +  \brief wdt IOCTL Command - configure debug suspend
16795 +
16796 +   This command is used to configure debug suspend.
16797 + */
16798 +#define IFX_WDT_IOC_SET_DSEN         _IOW(IFX_WDT_IOC_MAGIC, 4, int)
16799 +
16800 +/*!
16801 +  \def IFX_WDT_IOC_SET_LPEN
16802 +  \brief wdt IOCTL Command - configure low power clock freeze mode
16803 +
16804 +   This command is used to configure low power clock freeze mode.
16805 + */
16806 +#define IFX_WDT_IOC_SET_LPEN         _IOW(IFX_WDT_IOC_MAGIC, 5, int)
16807 +
16808 +/*!
16809 +  \def IFX_WDT_IOC_GET_STATUS
16810 +  \brief wdt IOCTL Command - reads the watchdog status register
16811 +
16812 +   This command is used to read the watchdog status register.
16813 + */
16814 +#define IFX_WDT_IOC_GET_STATUS       _IOR(IFX_WDT_IOC_MAGIC, 6, int)
16815 +
16816 +/*!
16817 +  \def IFX_WDT_IOC_SET_CLKDIV
16818 +  \brief wdt IOCTL Command - configures the watchdog clock divider
16819 +
16820 +   This command is used to configure the watchdog clock divider.
16821 +       0 for CLK_WDT = 1 x CLK_TIMER
16822 +       1 for CLK_WDT = 64 x CLK_TIMER
16823 +       2 for CLK_WDT = 4096 x CLK_TIMER
16824 +       3 for CLK_WDT = 262144 x CLK_TIMER
16825 + */
16826 +#define IFX_WDT_IOC_SET_CLKDIV       _IOW(IFX_WDT_IOC_MAGIC, 7, int)
16827 +
16828 +/*@}*/
16829 +
16830 +
16831 +#endif /* IFX_WDT_H */
16832 diff --git a/arch/mips/include/asm/ifx/irq.h b/arch/mips/include/asm/ifx/irq.h
16833 new file mode 100644
16834 index 0000000..6a66f96
16835 --- /dev/null
16836 +++ b/arch/mips/include/asm/ifx/irq.h
16837 @@ -0,0 +1,256 @@
16838 +/******************************************************************************
16839 +**
16840 +** FILE NAME    : irq.h
16841 +** PROJECT      : IFX UEIP
16842 +** MODULES      : BSP Basic
16843 +**
16844 +** DATE         : 27 May 2009
16845 +** AUTHOR       : Xu Liang
16846 +** DESCRIPTION  : common header file
16847 +** COPYRIGHT    :       Copyright (c) 2009
16848 +**                      Infineon Technologies AG
16849 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
16850 +**
16851 +**    This program is free software; you can redistribute it and/or modify
16852 +**    it under the terms of the GNU General Public License as published by
16853 +**    the Free Software Foundation; either version 2 of the License, or
16854 +**    (at your option) any later version.
16855 +**
16856 +** HISTORY
16857 +** $Date        $Author         $Comment
16858 +** 27 May 2009   Xu Liang        The first UEIP release
16859 +*******************************************************************************/
16860 +
16861 +
16862 +
16863 +#ifndef IFX_IRQ_H
16864 +#define IFX_IRQ_H
16865 +
16866 +
16867 +#include <linux/version.h>
16868 +#include <linux/types.h>
16869 +
16870 +unsigned int ltq_irq_create_mapping(unsigned int irq);
16871 +
16872 +/* these vectors are to handle the interrupts from the internal DANUBE
16873 + * interrupt controller. THe INT_NUM values are really just indices into
16874 + * an array and are set up so that we can use the INT_NUM as a shift
16875 + * to calculate a mask value.
16876 + */
16877 +//#define INT_NUM_IRQ0                    0x00
16878 +#define INT_NUM_IM0_IRL0                (INT_NUM_IRQ0 + 0)
16879 +#define INT_NUM_IM0_IRL1                (INT_NUM_IRQ0 + 1)
16880 +#define INT_NUM_IM0_IRL2                (INT_NUM_IRQ0 + 2)
16881 +#define INT_NUM_IM0_IRL3                (INT_NUM_IRQ0 + 3)
16882 +#define INT_NUM_IM0_IRL4                (INT_NUM_IRQ0 + 4)
16883 +#define INT_NUM_IM0_IRL5                (INT_NUM_IRQ0 + 5)
16884 +#define INT_NUM_IM0_IRL6                (INT_NUM_IRQ0 + 6)
16885 +#define INT_NUM_IM0_IRL7                (INT_NUM_IRQ0 + 7)
16886 +#define INT_NUM_IM0_IRL8                (INT_NUM_IRQ0 + 8)
16887 +#define INT_NUM_IM0_IRL9                (INT_NUM_IRQ0 + 9)
16888 +#define INT_NUM_IM0_IRL10               (INT_NUM_IRQ0 + 10)
16889 +#define INT_NUM_IM0_IRL11               (INT_NUM_IRQ0 + 11)
16890 +#define INT_NUM_IM0_IRL12               (INT_NUM_IRQ0 + 12)
16891 +#define INT_NUM_IM0_IRL13               (INT_NUM_IRQ0 + 13)
16892 +#define INT_NUM_IM0_IRL14               (INT_NUM_IRQ0 + 14)
16893 +#define INT_NUM_IM0_IRL15               (INT_NUM_IRQ0 + 15)
16894 +#define INT_NUM_IM0_IRL16               (INT_NUM_IRQ0 + 16)
16895 +#define INT_NUM_IM0_IRL17               (INT_NUM_IRQ0 + 17)
16896 +#define INT_NUM_IM0_IRL18               (INT_NUM_IRQ0 + 18)
16897 +#define INT_NUM_IM0_IRL19               (INT_NUM_IRQ0 + 19)
16898 +#define INT_NUM_IM0_IRL20               (INT_NUM_IRQ0 + 20)
16899 +#define INT_NUM_IM0_IRL21               (INT_NUM_IRQ0 + 21)
16900 +#define INT_NUM_IM0_IRL22               (INT_NUM_IRQ0 + 22)
16901 +#define INT_NUM_IM0_IRL23               (INT_NUM_IRQ0 + 23)
16902 +#define INT_NUM_IM0_IRL24               (INT_NUM_IRQ0 + 24)
16903 +#define INT_NUM_IM0_IRL25               (INT_NUM_IRQ0 + 25)
16904 +#define INT_NUM_IM0_IRL26               (INT_NUM_IRQ0 + 26)
16905 +#define INT_NUM_IM0_IRL27               (INT_NUM_IRQ0 + 27)
16906 +#define INT_NUM_IM0_IRL28               (INT_NUM_IRQ0 + 28)
16907 +#define INT_NUM_IM0_IRL29               (INT_NUM_IRQ0 + 29)
16908 +#define INT_NUM_IM0_IRL30               (INT_NUM_IRQ0 + 30)
16909 +#define INT_NUM_IM0_IRL31               (INT_NUM_IRQ0 + 31)
16910 +
16911 +#define INT_NUM_IM1_IRL0                (INT_NUM_IRQ0 + 32)
16912 +#define INT_NUM_IM1_IRL1                (INT_NUM_IM1_IRL0 + 1)
16913 +#define INT_NUM_IM1_IRL2                (INT_NUM_IM1_IRL0 + 2)
16914 +#define INT_NUM_IM1_IRL3                (INT_NUM_IM1_IRL0 + 3)
16915 +#define INT_NUM_IM1_IRL4                (INT_NUM_IM1_IRL0 + 4)
16916 +#define INT_NUM_IM1_IRL5                (INT_NUM_IM1_IRL0 + 5)
16917 +#define INT_NUM_IM1_IRL6                (INT_NUM_IM1_IRL0 + 6)
16918 +#define INT_NUM_IM1_IRL7                (INT_NUM_IM1_IRL0 + 7)
16919 +#define INT_NUM_IM1_IRL8                (INT_NUM_IM1_IRL0 + 8)
16920 +#define INT_NUM_IM1_IRL9                (INT_NUM_IM1_IRL0 + 9)
16921 +#define INT_NUM_IM1_IRL10               (INT_NUM_IM1_IRL0 + 10)
16922 +#define INT_NUM_IM1_IRL11               (INT_NUM_IM1_IRL0 + 11)
16923 +#define INT_NUM_IM1_IRL12               (INT_NUM_IM1_IRL0 + 12)
16924 +#define INT_NUM_IM1_IRL13               (INT_NUM_IM1_IRL0 + 13)
16925 +#define INT_NUM_IM1_IRL14               (INT_NUM_IM1_IRL0 + 14)
16926 +#define INT_NUM_IM1_IRL15               (INT_NUM_IM1_IRL0 + 15)
16927 +#define INT_NUM_IM1_IRL16               (INT_NUM_IM1_IRL0 + 16)
16928 +#define INT_NUM_IM1_IRL17               (INT_NUM_IM1_IRL0 + 17)
16929 +#define INT_NUM_IM1_IRL18               (INT_NUM_IM1_IRL0 + 18)
16930 +#define INT_NUM_IM1_IRL19               (INT_NUM_IM1_IRL0 + 19)
16931 +#define INT_NUM_IM1_IRL20               (INT_NUM_IM1_IRL0 + 20)
16932 +#define INT_NUM_IM1_IRL21               (INT_NUM_IM1_IRL0 + 21)
16933 +#define INT_NUM_IM1_IRL22               (INT_NUM_IM1_IRL0 + 22)
16934 +#define INT_NUM_IM1_IRL23               (INT_NUM_IM1_IRL0 + 23)
16935 +#define INT_NUM_IM1_IRL24               (INT_NUM_IM1_IRL0 + 24)
16936 +#define INT_NUM_IM1_IRL25               (INT_NUM_IM1_IRL0 + 25)
16937 +#define INT_NUM_IM1_IRL26               (INT_NUM_IM1_IRL0 + 26)
16938 +#define INT_NUM_IM1_IRL27               (INT_NUM_IM1_IRL0 + 27)
16939 +#define INT_NUM_IM1_IRL28               (INT_NUM_IM1_IRL0 + 28)
16940 +#define INT_NUM_IM1_IRL29               (INT_NUM_IM1_IRL0 + 29)
16941 +#define INT_NUM_IM1_IRL30               (INT_NUM_IM1_IRL0 + 30)
16942 +#define INT_NUM_IM1_IRL31               (INT_NUM_IM1_IRL0 + 31)
16943 +
16944 +#define INT_NUM_IM2_IRL0                (INT_NUM_IRQ0 + 64)
16945 +#define INT_NUM_IM2_IRL1                (INT_NUM_IM2_IRL0 + 1)
16946 +#define INT_NUM_IM2_IRL2                (INT_NUM_IM2_IRL0 + 2)
16947 +#define INT_NUM_IM2_IRL3                (INT_NUM_IM2_IRL0 + 3)
16948 +#define INT_NUM_IM2_IRL4                (INT_NUM_IM2_IRL0 + 4)
16949 +#define INT_NUM_IM2_IRL5                (INT_NUM_IM2_IRL0 + 5)
16950 +#define INT_NUM_IM2_IRL6                (INT_NUM_IM2_IRL0 + 6)
16951 +#define INT_NUM_IM2_IRL7                (INT_NUM_IM2_IRL0 + 7)
16952 +#define INT_NUM_IM2_IRL8                (INT_NUM_IM2_IRL0 + 8)
16953 +#define INT_NUM_IM2_IRL9                (INT_NUM_IM2_IRL0 + 9)
16954 +#define INT_NUM_IM2_IRL10               (INT_NUM_IM2_IRL0 + 10)
16955 +#define INT_NUM_IM2_IRL11               (INT_NUM_IM2_IRL0 + 11)
16956 +#define INT_NUM_IM2_IRL12               (INT_NUM_IM2_IRL0 + 12)
16957 +#define INT_NUM_IM2_IRL13               (INT_NUM_IM2_IRL0 + 13)
16958 +#define INT_NUM_IM2_IRL14               (INT_NUM_IM2_IRL0 + 14)
16959 +#define INT_NUM_IM2_IRL15               (INT_NUM_IM2_IRL0 + 15)
16960 +#define INT_NUM_IM2_IRL16               (INT_NUM_IM2_IRL0 + 16)
16961 +#define INT_NUM_IM2_IRL17               (INT_NUM_IM2_IRL0 + 17)
16962 +#define INT_NUM_IM2_IRL18               (INT_NUM_IM2_IRL0 + 18)
16963 +#define INT_NUM_IM2_IRL19               (INT_NUM_IM2_IRL0 + 19)
16964 +#define INT_NUM_IM2_IRL20               (INT_NUM_IM2_IRL0 + 20)
16965 +#define INT_NUM_IM2_IRL21               (INT_NUM_IM2_IRL0 + 21)
16966 +#define INT_NUM_IM2_IRL22               (INT_NUM_IM2_IRL0 + 22)
16967 +#define INT_NUM_IM2_IRL23               (INT_NUM_IM2_IRL0 + 23)
16968 +#define INT_NUM_IM2_IRL24               (INT_NUM_IM2_IRL0 + 24)
16969 +#define INT_NUM_IM2_IRL25               (INT_NUM_IM2_IRL0 + 25)
16970 +#define INT_NUM_IM2_IRL26               (INT_NUM_IM2_IRL0 + 26)
16971 +#define INT_NUM_IM2_IRL27               (INT_NUM_IM2_IRL0 + 27)
16972 +#define INT_NUM_IM2_IRL28               (INT_NUM_IM2_IRL0 + 28)
16973 +#define INT_NUM_IM2_IRL29               (INT_NUM_IM2_IRL0 + 29)
16974 +#define INT_NUM_IM2_IRL30               (INT_NUM_IM2_IRL0 + 30)
16975 +#define INT_NUM_IM2_IRL31               (INT_NUM_IM2_IRL0 + 31)
16976 +
16977 +#define INT_NUM_IM3_IRL0                (INT_NUM_IRQ0 + 96)
16978 +#define INT_NUM_IM3_IRL1                (INT_NUM_IM3_IRL0 + 1)
16979 +#define INT_NUM_IM3_IRL2                (INT_NUM_IM3_IRL0 + 2)
16980 +#define INT_NUM_IM3_IRL3                (INT_NUM_IM3_IRL0 + 3)
16981 +#define INT_NUM_IM3_IRL4                (INT_NUM_IM3_IRL0 + 4)
16982 +#define INT_NUM_IM3_IRL5                (INT_NUM_IM3_IRL0 + 5)
16983 +#define INT_NUM_IM3_IRL6                (INT_NUM_IM3_IRL0 + 6)
16984 +#define INT_NUM_IM3_IRL7                (INT_NUM_IM3_IRL0 + 7)
16985 +#define INT_NUM_IM3_IRL8                (INT_NUM_IM3_IRL0 + 8)
16986 +#define INT_NUM_IM3_IRL9                (INT_NUM_IM3_IRL0 + 9)
16987 +#define INT_NUM_IM3_IRL10               (INT_NUM_IM3_IRL0 + 10)
16988 +#define INT_NUM_IM3_IRL11               (INT_NUM_IM3_IRL0 + 11)
16989 +#define INT_NUM_IM3_IRL12               (INT_NUM_IM3_IRL0 + 12)
16990 +#define INT_NUM_IM3_IRL13               (INT_NUM_IM3_IRL0 + 13)
16991 +#define INT_NUM_IM3_IRL14               (INT_NUM_IM3_IRL0 + 14)
16992 +#define INT_NUM_IM3_IRL15               (INT_NUM_IM3_IRL0 + 15)
16993 +#define INT_NUM_IM3_IRL16               (INT_NUM_IM3_IRL0 + 16)
16994 +#define INT_NUM_IM3_IRL17               (INT_NUM_IM3_IRL0 + 17)
16995 +#define INT_NUM_IM3_IRL18               (INT_NUM_IM3_IRL0 + 18)
16996 +#define INT_NUM_IM3_IRL19               (INT_NUM_IM3_IRL0 + 19)
16997 +#define INT_NUM_IM3_IRL20               (INT_NUM_IM3_IRL0 + 20)
16998 +#define INT_NUM_IM3_IRL21               (INT_NUM_IM3_IRL0 + 21)
16999 +#define INT_NUM_IM3_IRL22               (INT_NUM_IM3_IRL0 + 22)
17000 +#define INT_NUM_IM3_IRL23               (INT_NUM_IM3_IRL0 + 23)
17001 +#define INT_NUM_IM3_IRL24               (INT_NUM_IM3_IRL0 + 24)
17002 +#define INT_NUM_IM3_IRL25               (INT_NUM_IM3_IRL0 + 25)
17003 +#define INT_NUM_IM3_IRL26               (INT_NUM_IM3_IRL0 + 26)
17004 +#define INT_NUM_IM3_IRL27               (INT_NUM_IM3_IRL0 + 27)
17005 +#define INT_NUM_IM3_IRL28               (INT_NUM_IM3_IRL0 + 28)
17006 +#define INT_NUM_IM3_IRL29               (INT_NUM_IM3_IRL0 + 29)
17007 +#define INT_NUM_IM3_IRL30               (INT_NUM_IM3_IRL0 + 30)
17008 +#define INT_NUM_IM3_IRL31               (INT_NUM_IM3_IRL0 + 31)
17009 +
17010 +#define INT_NUM_IM4_IRL0                (INT_NUM_IRQ0 + 128)
17011 +#define INT_NUM_IM4_IRL1                (INT_NUM_IM4_IRL0 + 1)
17012 +#define INT_NUM_IM4_IRL2                (INT_NUM_IM4_IRL0 + 2)
17013 +#define INT_NUM_IM4_IRL3                (INT_NUM_IM4_IRL0 + 3)
17014 +#define INT_NUM_IM4_IRL4                (INT_NUM_IM4_IRL0 + 4)
17015 +#define INT_NUM_IM4_IRL5                (INT_NUM_IM4_IRL0 + 5)
17016 +#define INT_NUM_IM4_IRL6                (INT_NUM_IM4_IRL0 + 6)
17017 +#define INT_NUM_IM4_IRL7                (INT_NUM_IM4_IRL0 + 7)
17018 +#define INT_NUM_IM4_IRL8                (INT_NUM_IM4_IRL0 + 8)
17019 +#define INT_NUM_IM4_IRL9                (INT_NUM_IM4_IRL0 + 9)
17020 +#define INT_NUM_IM4_IRL10               (INT_NUM_IM4_IRL0 + 10)
17021 +#define INT_NUM_IM4_IRL11               (INT_NUM_IM4_IRL0 + 11)
17022 +#define INT_NUM_IM4_IRL12               (INT_NUM_IM4_IRL0 + 12)
17023 +#define INT_NUM_IM4_IRL13               (INT_NUM_IM4_IRL0 + 13)
17024 +#define INT_NUM_IM4_IRL14               (INT_NUM_IM4_IRL0 + 14)
17025 +#define INT_NUM_IM4_IRL15               (INT_NUM_IM4_IRL0 + 15)
17026 +#define INT_NUM_IM4_IRL16               (INT_NUM_IM4_IRL0 + 16)
17027 +#define INT_NUM_IM4_IRL17               (INT_NUM_IM4_IRL0 + 17)
17028 +#define INT_NUM_IM4_IRL18               (INT_NUM_IM4_IRL0 + 18)
17029 +#define INT_NUM_IM4_IRL19               (INT_NUM_IM4_IRL0 + 19)
17030 +#define INT_NUM_IM4_IRL20               (INT_NUM_IM4_IRL0 + 20)
17031 +#define INT_NUM_IM4_IRL21               (INT_NUM_IM4_IRL0 + 21)
17032 +#define INT_NUM_IM4_IRL22               (INT_NUM_IM4_IRL0 + 22)
17033 +#define INT_NUM_IM4_IRL23               (INT_NUM_IM4_IRL0 + 23)
17034 +#define INT_NUM_IM4_IRL24               (INT_NUM_IM4_IRL0 + 24)
17035 +#define INT_NUM_IM4_IRL25               (INT_NUM_IM4_IRL0 + 25)
17036 +#define INT_NUM_IM4_IRL26               (INT_NUM_IM4_IRL0 + 26)
17037 +#define INT_NUM_IM4_IRL27               (INT_NUM_IM4_IRL0 + 27)
17038 +#define INT_NUM_IM4_IRL28               (INT_NUM_IM4_IRL0 + 28)
17039 +#define INT_NUM_IM4_IRL29               (INT_NUM_IM4_IRL0 + 29)
17040 +#define INT_NUM_IM4_IRL30               (INT_NUM_IM4_IRL0 + 30)
17041 +#define INT_NUM_IM4_IRL31               (INT_NUM_IM4_IRL0 + 31)
17042 +
17043 +#define INT_NUM_SI_EIU_IR0              (INT_NUM_IRQ0 + 160)
17044 +#define INT_NUM_SI_EIU_IR1              (INT_NUM_SI_EIU_IR0 + 1)
17045 +#define INT_NUM_SI_EIU_IR2              (INT_NUM_SI_EIU_IR0 + 2)
17046 +#define INT_NUM_SI_EIU_IR3              (INT_NUM_SI_EIU_IR0 + 3)
17047 +#define INT_NUM_SI_EIU_IR4              (INT_NUM_SI_EIU_IR0 + 4)
17048 +#define INT_NUM_SI_EIU_IR5              (INT_NUM_SI_EIU_IR0 + 5)
17049 +#define INT_NUM_SI_EIU_IR6              (INT_NUM_SI_EIU_IR0 + 6)
17050 +#define INT_NUM_SI_EIU_IR7              (INT_NUM_SI_EIU_IR0 + 7)
17051 +#define INT_NUM_SI_EIU_IR8              (INT_NUM_SI_EIU_IR0 + 8)
17052 +#define INT_NUM_SI_EIU_IR9              (INT_NUM_SI_EIU_IR0 + 9)
17053 +#define INT_NUM_SI_EIU_IR10             (INT_NUM_SI_EIU_IR0 + 10)
17054 +#define INT_NUM_SI_EIU_IR11             (INT_NUM_SI_EIU_IR0 + 11)
17055 +#define INT_NUM_SI_EIU_IR12             (INT_NUM_SI_EIU_IR0 + 12)
17056 +#define INT_NUM_SI_EIU_IR13             (INT_NUM_SI_EIU_IR0 + 13)
17057 +#define INT_NUM_SI_EIU_IR14             (INT_NUM_SI_EIU_IR0 + 14)
17058 +#define INT_NUM_SI_EIU_IR15             (INT_NUM_SI_EIU_IR0 + 15)
17059 +
17060 +#define MIPS_CPU_CPUCTR_IRQ             INT_NUM_IM4_IRL31
17061 +//#define MIPS_CPU_TIMER_IRQ              (INT_NUM_SI_EIU_IR15 + 1)
17062 +#define MIPSCPU_INT_BASE                (MIPS_CPU_TIMER_IRQ + 1)
17063 +
17064 +#ifdef CONFIG_MIPS_MT_SMTC
17065 +#define MIPSCPU_INT_CPUCTR            7
17066 +#endif
17067 +
17068 +
17069 +#if defined(CONFIG_DANUBE)
17070 +#include "danube/irq.h"
17071 +#elif defined(CONFIG_AMAZON_SE)
17072 +#include "amazon_se/irq.h"
17073 +#elif defined(CONFIG_AR9)
17074 +#include "ar9/irq.h"
17075 +#elif defined(CONFIG_VR9)
17076 +#include "vr9/irq.h"
17077 +#elif defined(CONFIG_AR10)
17078 +#include "ar10/irq.h"
17079 +#elif defined(CONFIG_HN1)
17080 +#include "hn1/irq.h"
17081 +#else
17082 +#error unknown chip
17083 +#endif
17084 +
17085 +
17086 +extern void bsp_mask_and_ack_irq(u32 irq_nr);
17087 +extern void bsp_enable_irq(u32 irq_nr);
17088 +extern void bsp_disable_irq(u32 irq_nr);
17089 +extern void ifx_icu_irsr_set(u32 irq);
17090 +extern void ifx_icu_irsr_clr(u32 irq);
17091 +
17092 +
17093 +#endif  /*  IFX_IRQ_H */
17094 diff --git a/arch/mips/include/asm/ifx/model.h b/arch/mips/include/asm/ifx/model.h
17095 new file mode 100644
17096 index 0000000..d3b9fab
17097 --- /dev/null
17098 +++ b/arch/mips/include/asm/ifx/model.h
17099 @@ -0,0 +1,50 @@
17100 +/******************************************************************************
17101 +**
17102 +** FILE NAME    : model.h
17103 +** PROJECT      : IFX UEIP
17104 +** MODULES      : BSP Basic
17105 +**
17106 +** DATE         : 27 May 2009
17107 +** AUTHOR       : Xu Liang
17108 +** DESCRIPTION  : common header file
17109 +** COPYRIGHT    :       Copyright (c) 2009
17110 +**                      Infineon Technologies AG
17111 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
17112 +**
17113 +**    This program is free software; you can redistribute it and/or modify
17114 +**    it under the terms of the GNU General Public License as published by
17115 +**    the Free Software Foundation; either version 2 of the License, or
17116 +**    (at your option) any later version.
17117 +**
17118 +** HISTORY
17119 +** $Date        $Author         $Comment
17120 +** 27 May 2009   Xu Liang        The first UEIP release
17121 +*******************************************************************************/
17122 +
17123 +
17124 +
17125 +#ifndef IFX_MODEL_H
17126 +#define IFX_MODEL_H
17127 +
17128 +
17129 +
17130 +#if defined(CONFIG_DANUBE)
17131 +#  include "danube/model.h"
17132 +#elif defined(CONFIG_AMAZON_SE)
17133 +#  include "amazon_se/model.h"
17134 +#elif defined(CONFIG_AR9)
17135 +#  include "ar9/model.h"
17136 +#elif defined(CONFIG_VR9)
17137 +#  include "vr9/model.h"
17138 +#elif defined(CONFIG_AR10)
17139 +#  include "ar10/model.h"
17140 +#elif defined(CONFIG_HN1)
17141 +#  include "hn1/model.h"
17142 +#else
17143 +#  error unknown chip
17144 +#endif
17145 +
17146 +
17147 +
17148 +#endif  //  IFX_MODEL_H
17149 +
17150 diff --git a/arch/mips/include/asm/ifx/vr9/emulation.h b/arch/mips/include/asm/ifx/vr9/emulation.h
17151 new file mode 100644
17152 index 0000000..819523a
17153 --- /dev/null
17154 +++ b/arch/mips/include/asm/ifx/vr9/emulation.h
17155 @@ -0,0 +1,46 @@
17156 +/******************************************************************************
17157 +**
17158 +** FILE NAME    : emulation.h
17159 +** PROJECT      : IFX UEIP
17160 +** MODULES      : BSP Basic
17161 +**
17162 +** DATE         : 27 May 2009
17163 +** AUTHOR       : Lei Chuan Hua
17164 +** DESCRIPTION  : header file for VR9
17165 +** COPYRIGHT    :       Copyright (c) 2009
17166 +**                      Infineon Technologies AG
17167 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
17168 +**
17169 +**    This program is free software; you can redistribute it and/or modify
17170 +**    it under the terms of the GNU General Public License as published by
17171 +**    the Free Software Foundation; either version 2 of the License, or
17172 +**    (at your option) any later version.
17173 +**
17174 +** HISTORY
17175 +** $Date        $Author         $Comment
17176 +** 27 May 2009   Lei Chuan Hua   The first UEIP release
17177 +*******************************************************************************/
17178 +
17179 +
17180 +
17181 +#ifndef EMULATION_H
17182 +#define EMULATION_H
17183 +
17184 +#ifdef CONFIG_USE_EMULATOR
17185 +
17186 +#ifdef CONFIG_USE_VENUS
17187 +    #define EMULATOR_CPU_SPEED    3000000
17188 +    #define PLL0_CLK_SPEED        2500000
17189 +#elif defined(CONFIG_USE_PALLADIUM)
17190 +    #define EMULATOR_CPU_SPEED    214000
17191 +    #define PLL0_CLK_SPEED        214000
17192 +#else
17193 +    #define EMULATOR_CPU_SPEED    25000
17194 +    #define PLL0_CLK_SPEED        25000
17195 +#endif  /* CONFIG_USE_VENUS */
17196 +#else  /* Real chip */
17197 +    #define PLL0_CLK_SPEED        1000000000
17198 +#endif /* CONFIG_USE_EMULATOR */
17199 +#endif /* */
17200 + /* EMULATION_H */
17201 +
17202 diff --git a/arch/mips/include/asm/ifx/vr9/irq.h b/arch/mips/include/asm/ifx/vr9/irq.h
17203 new file mode 100644
17204 index 0000000..35b3d4b
17205 --- /dev/null
17206 +++ b/arch/mips/include/asm/ifx/vr9/irq.h
17207 @@ -0,0 +1,196 @@
17208 +/******************************************************************************
17209 +**
17210 +** FILE NAME    : irq.h
17211 +** PROJECT      : IFX UEIP
17212 +** MODULES      : BSP Basic
17213 +**
17214 +** DATE         : 27 May 2009
17215 +** AUTHOR       : Xu Liang
17216 +** DESCRIPTION  : header file for VR9
17217 +** COPYRIGHT    :       Copyright (c) 2009
17218 +**                      Infineon Technologies AG
17219 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
17220 +**
17221 +**    This program is free software; you can redistribute it and/or modify
17222 +**    it under the terms of the GNU General Public License as published by
17223 +**    the Free Software Foundation; either version 2 of the License, or
17224 +**    (at your option) any later version.
17225 +**
17226 +** HISTORY
17227 +** $Date        $Author         $Comment
17228 +** 27 May 2009   Xu Liang        The first UEIP release
17229 +*******************************************************************************/
17230 +
17231 +
17232 +
17233 +#ifndef VR9_IRQ_H
17234 +#define VR9_IRQ_H
17235 +
17236 +
17237 +
17238 +/****** Interrupt Assigments ***********/
17239 +
17240 +#define IFX_ASC1_TIR                    INT_NUM_IM3_IRL7    /* TX interrupt */
17241 +#define IFX_ASC1_TBIR                   INT_NUM_IM3_IRL8    /* TX buffer interrupt */
17242 +#define IFX_ASC1_RIR                    INT_NUM_IM3_IRL9    /* RX interrupt */
17243 +#define IFX_ASC1_EIR                    INT_NUM_IM3_IRL10   /* ERROR interrupt */
17244 +#define IFX_ASC1_ABSTIR                 INT_NUM_IM3_IRL11
17245 +#define IFX_ASC1_ABDETIR                INT_NUM_IM3_IRL12
17246 +#define IFX_ASC1_SFCIR                  INT_NUM_IM3_IRL13
17247 +
17248 +#define IFX_FPI_SLAVE_BCU0_IR           INT_NUM_IM1_IRL25
17249 +#define IFX_FPI_MASTER_COSBCU_IR        INT_NUM_IM0_IRL25
17250 +#define IFX_CROSSBAR_ERR_IR             INT_NUM_IM4_IRL23
17251 +#define IFX_FPI_SLAVE_BCU_IRQ           IFX_FPI_SLAVE_BCU0_IR
17252 +#define IFX_FPI_MASTER_BCU_IRQ          IFX_FPI_MASTER_COSBCU_IR
17253 +
17254 +#define IFX_DSL_DFE_IR                  INT_NUM_IM1_IRL23
17255 +#define IFX_DSL_AFEOVL_IR               INT_NUM_IM1_IRL24
17256 +#define IFX_DSL_DYING_GASP_INT          INT_NUM_IM1_IRL21
17257 +#define IFX_DSL_DFE_INT0IR              INT_NUM_IM2_IRL12
17258 +#define IFX_DSL_DFE_INT1IR              INT_NUM_IM2_IRL13
17259 +#define IFX_DSL_DFE_INT2IR              INT_NUM_IM2_IRL14
17260 +#define IFX_DSL_DFE_INT3IR              INT_NUM_IM2_IRL15
17261 +#define IFX_DSL_SI                      INT_NUM_IM2_IRL20
17262 +#define IFX_DSL_WAKEUP                  INT_NUM_IM2_IRL22
17263 +#define IFX_MEI_INT                     IFX_DSL_DFE_IR
17264 +#define IFX_MEI_DYING_GASP_INT          IFX_DSL_DYING_GASP_INT
17265 +#define IFX_DSL_DFE_TXIR                IFX_DSL_DFE_INT0IR
17266 +#define IFX_DSL_DFE_RXIR                IFX_DSL_DFE_INT1IR
17267 +
17268 +#define IFX_PCIE_INTA                   INT_NUM_IM4_IRL8
17269 +#define IFX_PCIE_INTB                   INT_NUM_IM4_IRL9
17270 +#define IFX_PCIE_INTC                   INT_NUM_IM4_IRL10
17271 +#define IFX_PCIE_INTD                   INT_NUM_IM4_IRL11
17272 +#define IFX_PCIE_IR                     INT_NUM_IM4_IRL25
17273 +#define IFX_PCIE_WAKE                   INT_NUM_IM4_IRL26
17274 +#define IFX_PCIE_MSI_IR0                INT_NUM_IM4_IRL27
17275 +#define IFX_PCIE_MSI_IR1                INT_NUM_IM4_IRL28
17276 +#define IFX_PCIE_MSI_IR2                INT_NUM_IM4_IRL29
17277 +#define IFX_PCIE_MSI_IR3                INT_NUM_IM0_IRL30
17278 +#define IFX_PCIE_L3_INT                 INT_NUM_IM3_IRL16
17279 +
17280 +#define IFX_DEU_DESIR                   INT_NUM_IM0_IRL27
17281 +#define IFX_DEU_AESIR                   INT_NUM_IM0_IRL28
17282 +#define IFX_DEU_HASHIR                  INT_NUM_IM0_IRL29
17283 +#define IFX_DEU_ARCIR                   INT_NUM_IM0_IRL26
17284 +
17285 +#define IFX_DMA_CH0_INT                 INT_NUM_IM2_IRL0
17286 +#define IFX_DMA_CH1_INT                 INT_NUM_IM2_IRL1
17287 +#define IFX_DMA_CH2_INT                 INT_NUM_IM2_IRL2
17288 +#define IFX_DMA_CH3_INT                 INT_NUM_IM2_IRL3
17289 +#define IFX_DMA_CH4_INT                 INT_NUM_IM2_IRL4
17290 +#define IFX_DMA_CH5_INT                 INT_NUM_IM2_IRL5
17291 +#define IFX_DMA_CH6_INT                 INT_NUM_IM2_IRL6
17292 +#define IFX_DMA_CH7_INT                 INT_NUM_IM2_IRL7
17293 +#define IFX_DMA_CH8_INT                 INT_NUM_IM2_IRL8
17294 +#define IFX_DMA_CH9_INT                 INT_NUM_IM2_IRL9
17295 +#define IFX_DMA_CH10_INT                INT_NUM_IM2_IRL10
17296 +#define IFX_DMA_CH11_INT                INT_NUM_IM2_IRL11
17297 +#define IFX_DMA_CH12_INT                INT_NUM_IM2_IRL25
17298 +#define IFX_DMA_CH13_INT                INT_NUM_IM2_IRL26
17299 +#define IFX_DMA_CH14_INT                INT_NUM_IM2_IRL27
17300 +#define IFX_DMA_CH15_INT                INT_NUM_IM2_IRL28
17301 +#define IFX_DMA_CH16_INT                INT_NUM_IM2_IRL29
17302 +#define IFX_DMA_CH17_INT                INT_NUM_IM1_IRL30
17303 +#define IFX_DMA_CH18_INT                INT_NUM_IM2_IRL16
17304 +#define IFX_DMA_CH19_INT                INT_NUM_IM2_IRL21
17305 +#define IFX_DMA_CH20_INT                INT_NUM_IM4_IRL0
17306 +#define IFX_DMA_CH21_INT                INT_NUM_IM4_IRL1
17307 +#define IFX_DMA_CH22_INT                INT_NUM_IM4_IRL2
17308 +#define IFX_DMA_CH23_INT                INT_NUM_IM4_IRL3
17309 +#define IFX_DMA_CH24_INT                INT_NUM_IM4_IRL4
17310 +#define IFX_DMA_CH25_INT                INT_NUM_IM4_IRL5
17311 +#define IFX_DMA_CH26_INT                INT_NUM_IM4_IRL6
17312 +#define IFX_DMA_CH27_INT                INT_NUM_IM4_IRL7
17313 +#define IFX_DMA_FCC_INT                 INT_NUM_IM0_IRL13
17314 +
17315 +#define IFX_PPE_MBOX_INT0               INT_NUM_IM2_IRL23
17316 +#define IFX_PPE_MBOX_INT1               INT_NUM_IM2_IRL24
17317 +#define IFX_PPE_MBOX_INT2               INT_NUM_IM1_IRL29
17318 +#define IFX_PPE_QSB_INT                 INT_NUM_IM1_IRL31
17319 +
17320 +#define IFX_GE_SW_INT                   INT_NUM_IM1_IRL16
17321 +
17322 +#define IFX_GPHY_CD_INT                 INT_NUM_IM3_IRL17
17323 +#define IFX_GPHY_INT                    INT_NUM_IM3_IRL18
17324 +
17325 +#define IFX_EIU_IR0                     INT_NUM_IM4_IRL30 /* 158 */
17326 +#define IFX_EIU_IR1                     INT_NUM_IM3_IRL31 /* 127 */
17327 +#define IFX_EIU_IR2                     INT_NUM_IM1_IRL26 /* 58 */
17328 +#define IFX_EIU_IR3                     INT_NUM_IM1_IRL0  /* 32 */
17329 +#define IFX_EIU_IR4                     INT_NUM_IM1_IRL1  /* 33 */
17330 +#define IFX_EIU_IR5                     INT_NUM_IM1_IRL2  /* 34 */
17331 +
17332 +#define IFX_EIU_IR6                     INT_NUM_IM2_IRL30 /* 94 */
17333 +#define IFX_SI_EIU_IR                   IFX_EIU_IR6
17334 +
17335 +#define IFX_MPS_IR0                     INT_NUM_IM4_IRL14
17336 +#define IFX_MPS_IR1                     INT_NUM_IM4_IRL15
17337 +#define IFX_MPS_IR2                     INT_NUM_IM4_IRL16
17338 +#define IFX_MPS_IR3                     INT_NUM_IM4_IRL17
17339 +#define IFX_MPS_IR4                     INT_NUM_IM4_IRL18
17340 +#define IFX_MPS_IR5                     INT_NUM_IM4_IRL19
17341 +#define IFX_MPS_IR6                     INT_NUM_IM4_IRL20
17342 +#define IFX_MPS_IR7                     INT_NUM_IM4_IRL21
17343 +#define IFX_MPS_IR8                     INT_NUM_IM4_IRL22
17344 +#define IFX_MPS_SEMAPHORE_IR            IFX_MPS_IR7
17345 +#define IFX_MPS_GLOBAL_IR               IFX_MPS_IR8
17346 +
17347 +#define IFX_RTI_8KHZ_IR                 INT_NUM_IM2_IRL31
17348 +
17349 +#define IFX_GPTU_TC1A                   INT_NUM_IM3_IRL22
17350 +#define IFX_GPTU_TC1B                   INT_NUM_IM3_IRL23
17351 +#define IFX_GPTU_TC2A                   INT_NUM_IM3_IRL24
17352 +#define IFX_GPTU_TC2B                   INT_NUM_IM3_IRL25
17353 +#define IFX_GPTU_TC3A                   INT_NUM_IM3_IRL26
17354 +#define IFX_GPTU_TC3B                   INT_NUM_IM3_IRL27
17355 +
17356 +#define IFX_MC_IR                       INT_NUM_IM3_IRL28
17357 +
17358 +#define IFX_EBU_IR                      INT_NUM_IM0_IRL22
17359 +
17360 +#define IFX_PCI_IR                      INT_NUM_IM1_IRL17
17361 +#define IFX_PCI_WRIR                    INT_NUM_IM1_IRL18
17362 +
17363 +#define IFX_PCM_TXIR                    INT_NUM_IM1_IRL19
17364 +#define IFX_PCM_RXIR                    INT_NUM_IM1_IRL20
17365 +
17366 +#define IFX_PMCIR                       INT_NUM_IM4_IRL31
17367 +
17368 +#define IFX_SBIU_ERRIR                  INT_NUM_IM1_IRL27
17369 +
17370 +#define IFX_SSC_RIR                     INT_NUM_IM0_IRL14
17371 +#define IFX_SSC_TIR                     INT_NUM_IM0_IRL15
17372 +#define IFX_SSC_EIR                     INT_NUM_IM0_IRL16
17373 +#define IFX_SSC_FIR                     INT_NUM_IM0_IRL17
17374 +
17375 +#define IFX_MMC_CONTROLLER_INTR0_IRQ    INT_NUM_IM0_IRL18
17376 +#define IFX_MMC_CONTROLLER_INTR1_IRQ    INT_NUM_IM0_IRL19
17377 +#define IFX_MMC_CONTROLLER_SDIO_I_IRQ   INT_NUM_IM0_IRL20
17378 +
17379 +#define IFX_USB0_IR                     INT_NUM_IM1_IRL22
17380 +#define IFX_USB1_IR                     INT_NUM_IM1_IRL16
17381 +#define IFX_USB0_OCIR                   INT_NUM_IM1_IRL28
17382 +#define IFX_USB1_OCIR                   INT_NUM_IM1_IRL24   //  same as IFX_DSL_AFEOVL_IR
17383 +#define IFX_USB_INT                     IFX_USB0_IR
17384 +#define IFX_USB_OC_INT                  IFX_USB0_OCIR
17385 +
17386 +#define IFX_WDT_AEIR                    INT_NUM_IM4_IRL24
17387 +
17388 +#define IFX_OVD_INT                     INT_NUM_IM3_IRL15
17389 +#define IFX_PSU_INT                     INT_NUM_IM3_IRL30
17390 +
17391 +#define IFX_USIF_EIR_INT                INT_NUM_IM3_IRL3
17392 +#define IFX_USIF_STA_INT                INT_NUM_IM3_IRL4
17393 +#define IFX_USIF_AB_INT                 INT_NUM_IM3_IRL5
17394 +#define IFX_USIF_WKP_INT                INT_NUM_IM3_IRL6
17395 +#define IFX_USIF_TX_INT                 INT_NUM_IM0_IRL21
17396 +#define IFX_USIF_RX_INT                 INT_NUM_IM3_IRL21
17397 +
17398 +#define IFX_AHB1S_BUS_ERROR             INT_NUM_IM3_IRL1
17399 +
17400 +
17401 +
17402 +#endif  //  VR9_IRQ_H
17403 +
17404 diff --git a/arch/mips/include/asm/ifx/vr9/model.h b/arch/mips/include/asm/ifx/vr9/model.h
17405 new file mode 100644
17406 index 0000000..ba11b36
17407 --- /dev/null
17408 +++ b/arch/mips/include/asm/ifx/vr9/model.h
17409 @@ -0,0 +1,54 @@
17410 +/******************************************************************************
17411 +**
17412 +** FILE NAME    : model.h
17413 +** PROJECT      : IFX UEIP
17414 +** MODULES      : BSP Basic
17415 +**
17416 +** DATE         : 27 May 2009
17417 +** AUTHOR       : Xu Liang
17418 +** DESCRIPTION  : header file for VR9
17419 +** COPYRIGHT    :       Copyright (c) 2009
17420 +**                      Infineon Technologies AG
17421 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
17422 +**
17423 +**    This program is free software; you can redistribute it and/or modify
17424 +**    it under the terms of the GNU General Public License as published by
17425 +**    the Free Software Foundation; either version 2 of the License, or
17426 +**    (at your option) any later version.
17427 +**
17428 +** HISTORY
17429 +** $Date        $Author         $Comment
17430 +** 27 May 2009   Xu Liang        The first UEIP release
17431 +*******************************************************************************/
17432 +
17433 +
17434 +
17435 +#ifndef VR9_MODEL_H
17436 +#define VR9_MODEL_H
17437 +/******************************************************************************
17438 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
17439 +
17440 +                               No Warranty
17441 +   Because the program is licensed free of charge, there is no warranty for
17442 +   the program, to the extent permitted by applicable law.  Except when
17443 +   otherwise stated in writing the copyright holders and/or other parties
17444 +   provide the program "as is" without warranty of any kind, either
17445 +   expressed or implied, including, but not limited to, the implied
17446 +   warranties of merchantability and fitness for a particular purpose. The
17447 +   entire risk as to the quality and performance of the program is with
17448 +   you.  should the program prove defective, you assume the cost of all
17449 +   necessary servicing, repair or correction.
17450 +
17451 +   In no event unless required by applicable law or agreed to in writing
17452 +   will any copyright holder, or any other party who may modify and/or
17453 +   redistribute the program as permitted above, be liable to you for
17454 +   damages, including any general, special, incidental or consequential
17455 +   damages arising out of the use or inability to use the program
17456 +   (including but not limited to loss of data or data being rendered
17457 +   inaccurate or losses sustained by you or third parties or a failure of
17458 +   the program to operate with any other programs), even if such holder or
17459 +   other party has been advised of the possibility of such damages.
17460 +******************************************************************************/
17461 +#define BOARD_SYSTEM_TYPE       "VR9"
17462 +#define SYSTEM_MODEL_NAME       "VR9 First Version"
17463 +#endif
17464 diff --git a/arch/mips/include/asm/ifx/vr9/vr9.h b/arch/mips/include/asm/ifx/vr9/vr9.h
17465 new file mode 100644
17466 index 0000000..bca6f00
17467 --- /dev/null
17468 +++ b/arch/mips/include/asm/ifx/vr9/vr9.h
17469 @@ -0,0 +1,1785 @@
17470 +/******************************************************************************
17471 +**
17472 +** FILE NAME    : vr9.h
17473 +** PROJECT      : IFX UEIP
17474 +** MODULES      : BSP Basic
17475 +**
17476 +** DATE         : 27 May 2009
17477 +** AUTHOR       : Xu Liang
17478 +** DESCRIPTION  : header file for VR9
17479 +** COPYRIGHT    :       Copyright (c) 2009
17480 +**                      Infineon Technologies AG
17481 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
17482 +**
17483 +**    This program is free software; you can redistribute it and/or modify
17484 +**    it under the terms of the GNU General Public License as published by
17485 +**    the Free Software Foundation; either version 2 of the License, or
17486 +**    (at your option) any later version.
17487 +**
17488 +** HISTORY
17489 +** $Date        $Author         $Comment
17490 +** 27 May 2009   Xu Liang        The first UEIP release
17491 +*******************************************************************************/
17492 +
17493 +
17494 +
17495 +#ifndef VR9_H
17496 +#define VR9_H
17497 +
17498 +#include <asm/bootinfo.h>
17499 +
17500 +/******************************************************************************
17501 +       Copyright (c) 2002, Infineon Technologies.  All rights reserved.
17502 +
17503 +                               No Warranty
17504 +   Because the program is licensed free of charge, there is no warranty for
17505 +   the program, to the extent permitted by applicable law.  Except when
17506 +   otherwise stated in writing the copyright holders and/or other parties
17507 +   provide the program "as is" without warranty of any kind, either
17508 +   expressed or implied, including, but not limited to, the implied
17509 +   warranties of merchantability and fitness for a particular purpose. The
17510 +   entire risk as to the quality and performance of the program is with
17511 +   you.  should the program prove defective, you assume the cost of all
17512 +   necessary servicing, repair or correction.
17513 +
17514 +   In no event unless required by applicable law or agreed to in writing
17515 +   will any copyright holder, or any other party who may modify and/or
17516 +   redistribute the program as permitted above, be liable to you for
17517 +   damages, including any general, special, incidental or consequential
17518 +   damages arising out of the use or inability to use the program
17519 +   (including but not limited to loss of data or data being rendered
17520 +   inaccurate or losses sustained by you or third parties or a failure of
17521 +   the program to operate with any other programs), even if such holder or
17522 +   other party has been advised of the possibility of such damages.
17523 +******************************************************************************/
17524 +#define MACH_GROUP_IFX MACH_GROUP_VR9
17525 +#define MACH_TYPE_IFX  MACH_VR9
17526 +
17527 +
17528 +/***********************************************************************/
17529 +/*  Module      :  WDT register address and bits                       */
17530 +/***********************************************************************/
17531 +
17532 +#define IFX_WDT                                 (KSEG1 | 0x1F880000)
17533 +
17534 +/***Watchdog Timer Control Register ***/
17535 +#define IFX_WDT_CR                              ((volatile u32*)(IFX_WDT + 0x03F0))
17536 +#define IFX_WDT_CR_GEN                          (1 << 31)
17537 +#define IFX_WDT_CR_DSEN                         (1 << 30)
17538 +#define IFX_WDT_CR_LPEN                         (1 << 29)
17539 +#define IFX_WDT_CR_PWL_GET(value)               (((value) >> 26) & ((1 << 2) - 1))
17540 +#define IFX_WDT_CR_PWL_SET(value)               (((( 1 << 2) - 1) & (value)) << 26)
17541 +#define IFX_WDT_CR_CLKDIV_GET(value)            (((value) >> 24) & ((1 << 2) - 1))
17542 +#define IFX_WDT_CR_CLKDIV_SET(value)            (((( 1 << 2) - 1) & (value)) << 24)
17543 +#define IFX_WDT_CR_PW_GET(value)                (((value) >> 16) & ((1 << 8) - 1))
17544 +#define IFX_WDT_CR_PW_SET(value)                (((( 1 << 8) - 1) & (value)) << 16)
17545 +#define IFX_WDT_CR_RELOAD_GET(value)            (((value) >> 0) & ((1 << 16) - 1))
17546 +#define IFX_WDT_CR_RELOAD_SET(value)            (((( 1 << 16) - 1) & (value)) << 0)
17547 +
17548 +/***Watchdog Timer Status Register***/
17549 +#define IFX_WDT_SR                              ((volatile u32*)(IFX_WDT + 0x03F8))
17550 +#define IFX_WDT_SR_EN                           (1 << 31)
17551 +#define IFX_WDT_SR_AE                           (1 << 30)
17552 +#define IFX_WDT_SR_PRW                          (1 << 29)
17553 +#define IFX_WDT_SR_EXP                          (1 << 28)
17554 +#define IFX_WDT_SR_PWD                          (1 << 27)
17555 +#define IFX_WDT_SR_DS                           (1 << 26)
17556 +#define IFX_WDT_SR_VALUE_GET(value)             (((value) >> 0) & ((1 << 16) - 1))
17557 +#define IFX_WDT_SR_VALUE_SET(value)             (((( 1 << 16) - 1) & (value)) << 0)
17558 +
17559 +
17560 +/***********************************************************************/
17561 +/*  Module      :  RCU register address and bits                       */
17562 +/***********************************************************************/
17563 +
17564 +#define IFX_RCU                                 (KSEG1 | 0x1F203000)
17565 +
17566 +/* Reset Request Register */
17567 +#define IFX_RCU_RST_REQ                         ((volatile u32*)(IFX_RCU + 0x0010))
17568 +#define IFX_RCU_RST_REQ_HOT_RST                 0x00000001    /* Hot reset, domain 0*/
17569 +
17570 +#define IFX_RCU_RST_STAT                        ((volatile u32*)(IFX_RCU + 0x0014))
17571 +#define IFX_RCU_USB0_CFG                        ((volatile u32*)(IFX_RCU + 0x0018))
17572 +#define IFX_RCU_GPIO_STRAP                      ((volatile u32*)(IFX_RCU + 0x001C))
17573 +#define IFX_RCU_GPHY0_FW_ADDR                   ((volatile u32*)(IFX_RCU + 0x0020))
17574 +#define IFX_RCU_SLIC_USB_RST_STAT               ((volatile u32*)(IFX_RCU + 0x0024))
17575 +#define IFX_RCU_PCI_BOOT_READY                  ((volatile u32*)(IFX_RCU + 0x0028))
17576 +#define IFX_RCU_PPE_CONF                        ((volatile u32*)(IFX_RCU + 0x002C))
17577 +#define IFX_RCU_PCIE_PHY_CON_STAT               ((volatile u32*)(IFX_RCU + 0x0030))
17578 +#define IFX_RCU_USB1_CFG                        ((volatile u32*)(IFX_RCU + 0x0034))
17579 +#define IFX_RCU_USB_AFE_CFG_1A                  ((volatile u32*)(IFX_RCU + 0x0038))
17580 +#define IFX_RCU_USB_AFE_CFG_1B                  ((volatile u32*)(IFX_RCU + 0x003C))
17581 +#define IFX_RCU_USB_AFE_CFG_2A                  ((volatile u32*)(IFX_RCU + 0x0040))
17582 +#define IFX_RCU_USB_AFE_CFG_2B                  ((volatile u32*)(IFX_RCU + 0x0044))
17583 +#define IFX_RCU_SLIC_USB_RST_REQ                ((volatile u32*)(IFX_RCU + 0x0048))
17584 +
17585 +/* AHB Endian Register */
17586 +#define IFX_RCU_AHB_ENDIAN                      ((volatile u32*)(IFX_RCU + 0x004C))
17587 +
17588 +#define IFX_RCU_AHB_BE_PCIE_M                    0x00000001  /* Configure AHB master port that connects to PCIe RC in big endian */
17589 +#define IFX_RCU_AHB_BE_XBAR_M                    0x00000002  /* Configure AHB master port that connects to XBAR in big endian */
17590 +#define IFX_RCU_AHB_BE_USIF                      0x00000004  /* Configure AHB slave port that connects to USIF in big endian */
17591 +#define IFX_RCU_AHB_BE_XBAR_S                    0x00000008  /* Configure AHB slave port that connects to XBAR in big endian */
17592 +#define IFX_RCU_AHB_BE_PCIE_S                    0x00000010  /* Configure AHB slave port that connects to PCIe RC in little endian */
17593 +#define IFX_RCU_AHB_BE_PCIE_DBI                  0x00000020  /* Configure DBI module in big endian*/
17594 +#define IFX_RCU_AHB_BE_DC_PDI                    0x00000040  /* Configure DC PDI module in big endian*/
17595 +#define IFX_RCU_AHB_BE_PCIE_PDI                  0x00000080  /* Configure PCIE PDI module in big endian*/
17596 +
17597 +#define IFX_RCU_CPU_CFG                         ((volatile u32*)(IFX_RCU + 0x0060))
17598 +#define IFX_RCU_GPHY1_FW_ADDR                   ((volatile u32*)(IFX_RCU + 0x0068))
17599 +
17600 +/* Reset Request Register */
17601 +#define IFX_RCU_RST_REQ_GPHY0                   (1 << 31)
17602 +#define IFX_RCU_RST_REQ_SRST                    (1 << 30)
17603 +#define IFX_RCU_RST_REQ_GPHY1                   (1 << 29)
17604 +#define IFX_RCU_RST_REQ_SWITCH                  (1 << 21)
17605 +#define IFX_RCU_RST_REQ_MIPS0                   (1 << 1)
17606 +
17607 +/* CPU0, CPU1, CPUSUB, HRST, WDT0, WDT1, DMA, ETHPHY1, ETHPHY0 */
17608 +#define IFX_RCU_RST_REQ_ALL                     (IFX_RCU_RST_REQ_SRST | IFX_RCU_RST_REQ_GPHY0 | IFX_RCU_RST_REQ_GPHY1 | IFX_RCU_RST_REQ_MIPS0)
17609 +
17610 +#define IFX_RCU_RST_REQ_DFE                     (1 << 7)
17611 +#define IFX_RCU_RST_REQ_AFE                     (1 << 11)
17612 +#define IFX_RCU_RST_REQ_ARC_JTAG                (1 << 20)
17613 +
17614 +
17615 +/***********************************************************************/
17616 +/*  Module      :  BCU  register address and bits                      */
17617 +/***********************************************************************/
17618 +
17619 +#define IFX_BCU_BASE_ADDR                       (KSEG1 | 0x1E100000)
17620 +#define IFX_SLAVE_BCU_BASE_ADDR                 (KSEG1 | 0x1C200400)
17621 +
17622 +/***BCU Control Register (0010H)***/
17623 +#define IFX_BCU_CON                             ((volatile u32*)(0x0010 + IFX_BCU_BASE_ADDR))
17624 +#define IFX_SLAVE_BCU_CON                       ((volatile u32*)(0x0010 + IFX_SLAVE_BCU_BASE_ADDR))
17625 +#define IFX_BCU_STARVATION_MASK                 (0xFF << 24)
17626 +#define IFX_BCU_STARVATION_SHIFT                24
17627 +#define IFX_BCU_TOUT_MASK                       0xFFFF
17628 +#define IFX_BCU_CON_SPC(value)                  (((( 1 << 8) - 1) & (value)) << 24)
17629 +#define IFX_BCU_CON_SPE                         (1 << 19)
17630 +#define IFX_BCU_CON_PSE                         (1 << 18)
17631 +#define IFX_BCU_CON_DBG                         (1 << 16)
17632 +#define IFX_BCU_CON_TOUT(value)                 (((( 1 << 16) - 1) & (value)) << 0)
17633 +
17634 +/***BCU Error Control Capture Register (0020H)***/
17635 +#define IFX_BCU_ECON                            ((volatile u32*)(0x0020 + IFX_BCU_BASE_ADDR))
17636 +#define IFX_SLAVE_BCU_ECON                      ((volatile u32*)(0x0020 + IFX_SLAVE_BCU_BASE_ADDR))
17637 +#define IFX_BCU_ECON_TAG(value)                 (((( 1 << 4) - 1) & (value)) << 24)
17638 +#define IFX_BCU_ECON_RDN                        (1 << 23)
17639 +#define IFX_BCU_ECON_WRN                        (1 << 22)
17640 +#define IFX_BCU_ECON_SVM                        (1 << 21)
17641 +#define IFX_BCU_ECON_ACK(value)                 (((( 1 << 2) - 1) & (value)) << 19)
17642 +#define IFX_BCU_ECON_ABT                        (1 << 18)
17643 +#define IFX_BCU_ECON_RDY                        (1 << 17)
17644 +#define IFX_BCU_ECON_TOUT                       (1 << 16)
17645 +#define IFX_BCU_ECON_ERRCNT(value)              (((( 1 << 16) - 1) & (value)) << 0)
17646 +#define IFX_BCU_ECON_OPC(value)                 (((( 1 << 4) - 1) & (value)) << 28)
17647 +
17648 +/***BCU Error Address Capture Register (0024 H)***/
17649 +#define IFX_BCU_EADD                            ((volatile u32*)(0x0024 + IFX_BCU_BASE_ADDR))
17650 +#define IFX_SLAVE_BCU_EADD                      ((volatile u32*)(0x0024 + IFX_SLAVE_BCU_BASE_ADDR))
17651 +
17652 +/***BCU Error Data Capture Register (0028H)***/
17653 +#define IFX_BCU_EDAT                            ((volatile u32*)(0x0028 + IFX_BCU_BASE_ADDR))
17654 +#define IFX_SLAVE_BCU_EDAT                      ((volatile u32*)(0x0028 + IFX_SLAVE_BCU_BASE_ADDR))
17655 +#define IFX_BCU_IRNEN                           ((volatile u32*)(0x00F4 + IFX_BCU_BASE_ADDR))
17656 +#define IFX_SLAVE_BCU_IRNEN                     ((volatile u32*)(0x00F4 + IFX_SLAVE_BCU_BASE_ADDR))
17657 +#define IFX_BCU_IRNICR                          ((volatile u32*)(0x00FC + IFX_BCU_BASE_ADDR))
17658 +#define IFX_SLAVE_BCU_IRNICR                    ((volatile u32*)(0x00FC + IFX_SLAVE_BCU_BASE_ADDR))
17659 +#define IFX_BCU_IRNCR                           ((volatile u32*)(0x00F8 + IFX_BCU_BASE_ADDR))
17660 +#define IFX_SLAVE_BCU_IRNCR                     ((volatile u32*)(0x00F8 + IFX_SLAVE_BCU_BASE_ADDR))
17661 +
17662 +
17663 +/***********************************************************************/
17664 +/*  Module      :  HSNAND register address and bits                    */
17665 +/***********************************************************************/
17666 +#define IFX_HSNAND_BASE                                (KSEG1 | 0x1E100400)
17667 +
17668 +/****** HSNAND REGISTERS *******/
17669 +#define IFX_NDAC_CTL1                          ((volatile u32*)(0x0010 + IFX_HSNAND_BASE))
17670 +#define IFX_NDAC_CTL2                          ((volatile u32*)(0x0014 + IFX_HSNAND_BASE))
17671 +#define IFX_BASE_A                             ((volatile u32*)(0x0018 + IFX_HSNAND_BASE))
17672 +#define IFX_RX_CNT                             ((volatile u32*)(0x001C + IFX_HSNAND_BASE))
17673 +#define IFX_DPLUS_CTRL                         ((volatile u32*)(0x0020 + IFX_HSNAND_BASE))
17674 +#define IFX_HSNAND_INTR_MASK_CTRL              ((volatile u32*)(0x0024 + IFX_HSNAND_BASE))
17675 +#define IFX_HSNAND_INTR_STAT                   ((volatile u32*)(0x0028 + IFX_HSNAND_BASE))
17676 +#define IFX_HSMD_CTRL                          ((volatile u32*)(0x0030 + IFX_HSNAND_BASE))
17677 +#define IFX_CS_BASE_A                          ((volatile u32*)(0x0034 + IFX_HSNAND_BASE))
17678 +#define IFX_NAND_INFO                          ((volatile u32*)(0X0038 + IFX_HSNAND_BASE))
17679 +
17680 +#define IFX_HSNAND_CE_SEL                      (0xF<<3)
17681 +#define IFX_HSNAND_CE_SEL_S                    3
17682 +#define IFX_HSNAND_CE_SEL_NONE                 0
17683 +#define IFX_HSNAND_CE_SEL_CS0                  1
17684 +#define IFX_HSNAND_CE_SEL_CS1                  2
17685 +#define IFX_HSNAND_CE_SEL_CS2                  4
17686 +#define IFX_HSNAND_CE_SEL_CS3                          8
17687 +
17688 +#define IFX_HSNAND_FSM                         (1<<2)
17689 +#define IFX_HSNAND_FSM_S                       2
17690 +enum {
17691 +    IFX_HSNAND_FSM_DISABLED = 0,
17692 +    IFX_HSNAND_FSM_ENABLED,
17693 +};
17694 +
17695 +#define IFX_HSNAND_ENR                         (3<<0)
17696 +#define IFX_HSNAND_ENR_S                       0
17697 +enum {
17698 +    IFX_HSNAND_ENR_XIP = 0,
17699 +    IFX_HSNAND_ENR_HSDMA,
17700 +    IFX_HSNAND_ENR_IO,
17701 +    IFX_HSNAND_ENR_NONE
17702 +};
17703 +
17704 +#define IFX_HSNAND_XFER_SEL                    (7<<0)
17705 +#define IFX_HSNAND_XFER_SEL_S                  7
17706 +enum {
17707 +    IFX_HSNAND_NO_XFER = 0,
17708 +    IFX_HSNAND_START_XFER
17709 +};
17710 +
17711 +/***********************************************************************/
17712 +/*  Module      :  MEI register address and bits                       */
17713 +/***********************************************************************/
17714 +
17715 +#define IFXMIPS_MEI_BASE_ADDR                   (KSEG1 | 0x1E116000)
17716 +#define IFX_DFE_LDST_BASE_ADDR                  (KSEG1 | 0x1EF00000)
17717 +
17718 +/***    Register address offsets, relative to MEI_SPACE_ADDRESS ***/
17719 +#if 0
17720 +#define MEI_DATA_XFR                        ((volatile u32*)(0x0000 + IFXMIPS_MEI_BASE_ADDR))
17721 +#define MEI_VERSION                         ((volatile u32*)(0x0004 + IFXMIPS_MEI_BASE_ADDR))
17722 +#define MEI_ARC_GP_STAT                     ((volatile u32*)(0x0008 + IFXMIPS_MEI_BASE_ADDR))
17723 +#define MEI_DATA_XFR_STAT                   ((volatile u32*)(0x000C + IFXMIPS_MEI_BASE_ADDR))
17724 +#define MEI_XFR_ADDR                        ((volatile u32*)(0x0010 + IFXMIPS_MEI_BASE_ADDR))
17725 +#define MEI_MAX_WAIT                        ((volatile u32*)(0x0014 + IFXMIPS_MEI_BASE_ADDR))
17726 +#define MEI_TO_ARC_INT                      ((volatile u32*)(0x0018 + IFXMIPS_MEI_BASE_ADDR))
17727 +#define ARC_TO_MEI_INT                      ((volatile u32*)(0x0004 + IFXMIPS_MEI_BASE_ADDR))
17728 +#define ARC_TO_MEI_INT_MASK                 ((volatile u32*)(0x0020 + IFXMIPS_MEI_BASE_ADDR))
17729 +#define MEI_DEBUG_WAD                       ((volatile u32*)(0x0024 + IFXMIPS_MEI_BASE_ADDR))
17730 +#define MEI_DEBUG_RAD                       ((volatile u32*)(0x0028 + IFXMIPS_MEI_BASE_ADDR))
17731 +#define MEI_DEBUG_DATA                      ((volatile u32*)(0x002C + IFXMIPS_MEI_BASE_ADDR))
17732 +#define MEI_DEBUG_DEC                       ((volatile u32*)(0x0030 + IFXMIPS_MEI_BASE_ADDR))
17733 +#define MEI_CONFIG                          ((volatile u32*)(0x0034 + IFXMIPS_MEI_BASE_ADDR))
17734 +#define MEI_RST_CONTROL                     ((volatile u32*)(0x0038 + IFXMIPS_MEI_BASE_ADDR))
17735 +#define MEI_DBG_MASTER                      ((volatile u32*)(0x003C + IFXMIPS_MEI_BASE_ADDR))
17736 +#define MEI_CLK_CONTROL                     ((volatile u32*)(0x0040 + IFXMIPS_MEI_BASE_ADDR))
17737 +#define MEI_BIST_CONTROL                    ((volatile u32*)(0x0044 + IFXMIPS_MEI_BASE_ADDR))
17738 +#define MEI_BIST_STAT                       ((volatile u32*)(0x0048 + IFXMIPS_MEI_BASE_ADDR))
17739 +#define MEI_XDATA_BASE_SH                   ((volatile u32*)(0x004c + IFXMIPS_MEI_BASE_ADDR))
17740 +#define MEI_XDATA_BASE                      ((volatile u32*)(0x0050 + IFXMIPS_MEI_BASE_ADDR))
17741 +#define MEI_XMEM_BAR_BASE                   ((volatile u32*)(0x0054 + IFXMIPS_MEI_BASE_ADDR))
17742 +#define MEI_XMEM_BAR0                       ((volatile u32*)(0x0054 + IFXMIPS_MEI_BASE_ADDR))
17743 +#define MEI_XMEM_BAR1                       ((volatile u32*)(0x0058 + IFXMIPS_MEI_BASE_ADDR))
17744 +#define MEI_XMEM_BAR2                       ((volatile u32*)(0x005C + IFXMIPS_MEI_BASE_ADDR))
17745 +#define MEI_XMEM_BAR3                       ((volatile u32*)(0x0060 + IFXMIPS_MEI_BASE_ADDR))
17746 +#define MEI_XMEM_BAR4                       ((volatile u32*)(0x0064 + IFXMIPS_MEI_BASE_ADDR))
17747 +#define MEI_XMEM_BAR5                       ((volatile u32*)(0x0068 + IFXMIPS_MEI_BASE_ADDR))
17748 +#define MEI_XMEM_BAR6                       ((volatile u32*)(0x006C + IFXMIPS_MEI_BASE_ADDR))
17749 +#define MEI_XMEM_BAR7                       ((volatile u32*)(0x0070 + IFXMIPS_MEI_BASE_ADDR))
17750 +#define MEI_XMEM_BAR8                       ((volatile u32*)(0x0074 + IFXMIPS_MEI_BASE_ADDR))
17751 +#define MEI_XMEM_BAR9                       ((volatile u32*)(0x0078 + IFXMIPS_MEI_BASE_ADDR))
17752 +#define MEI_XMEM_BAR10                      ((volatile u32*)(0x007C + IFXMIPS_MEI_BASE_ADDR))
17753 +#define MEI_XMEM_BAR11                      ((volatile u32*)(0x0080 + IFXMIPS_MEI_BASE_ADDR))
17754 +#define MEI_XMEM_BAR12                      ((volatile u32*)(0x0084 + IFXMIPS_MEI_BASE_ADDR))
17755 +#define MEI_XMEM_BAR13                      ((volatile u32*)(0x0088 + IFXMIPS_MEI_BASE_ADDR))
17756 +#define MEI_XMEM_BAR14                      ((volatile u32*)(0x008C + IFXMIPS_MEI_BASE_ADDR))
17757 +#define MEI_XMEM_BAR15                      ((volatile u32*)(0x0090 + IFXMIPS_MEI_BASE_ADDR))
17758 +#define MEI_XMEM_BAR16                      ((volatile u32*)(0x0094 + IFXMIPS_MEI_BASE_ADDR))
17759 +
17760 +
17761 +#define MEI_VERSION                         ((volatile u32*)(0x0000 + IFXMIPS_MEI_BASE_ADDR))
17762 +#define ARC_TO_MEI_INT                      ((volatile u32*)(0x0004 + IFXMIPS_MEI_BASE_ADDR))
17763 +#define ARC_TO_MEI_INT_MASK                 ((volatile u32*)(0x0008 + IFXMIPS_MEI_BASE_ADDR))
17764 +#define MEI_TO_ARC_INT                      ((volatile u32*)(0x000C + IFXMIPS_MEI_BASE_ADDR))
17765 +#define ME_ME2ARC_STAT                      ((volatile u32*)(0x0010 + IFXMIPS_MEI_BASE_ADDR))
17766 +#define MEI_CLK_CONTROL                     ((volatile u32*)(0x0014 + IFXMIPS_MEI_BASE_ADDR))
17767 +#define MEI_RST_CONTROL                     ((volatile u32*)(0x0018 + IFXMIPS_MEI_BASE_ADDR))
17768 +#define ME_CHIP_CONFIG                      ((volatile u32*)(0x001C + IFXMIPS_MEI_BASE_ADDR))
17769 +#define MEI_DBG_MASTER                      ((volatile u32*)(0x0020 + IFXMIPS_MEI_BASE_ADDR))
17770 +#define MEI_DEBUG_DEC                       ((volatile u32*)(0x0024 + IFXMIPS_MEI_BASE_ADDR))
17771 +#define ME_DBG_PORT_SEL                     ((volatile u32*)(0x0028 + IFXMIPS_MEI_BASE_ADDR))
17772 +#define MEI_DEBUG_RAD                       ((volatile u32*)(0x002C + IFXMIPS_MEI_BASE_ADDR))
17773 +#define MEI_DEBUG_WAD                       ((volatile u32*)(0x0030 + IFXMIPS_MEI_BASE_ADDR))
17774 +#define MEI_DEBUG_DATA                      ((volatile u32*)(0x0034 + IFXMIPS_MEI_BASE_ADDR))
17775 +#define ME_DX_PORT_SEL                      ((volatile u32*)(0x0038 + IFXMIPS_MEI_BASE_ADDR))
17776 +#define MEI_XFR_ADDR                        ((volatile u32*)(0x003C + IFXMIPS_MEI_BASE_ADDR))
17777 +#define MEI_DATA_XFR                        ((volatile u32*)(0x0040 + IFXMIPS_MEI_BASE_ADDR))
17778 +#define MEI_DATA_XFR_STAT                   ((volatile u32*)(0x0044 + IFXMIPS_MEI_BASE_ADDR))
17779 +#define MEI_MAX_WAIT                        ((volatile u32*)(0x0048 + IFXMIPS_MEI_BASE_ADDR))
17780 +#define MEI_ARC_GP_STAT                     ((volatile u32*)(0x004C + IFXMIPS_MEI_BASE_ADDR))
17781 +#define MEI_XDATA_BASE_SH                   ((volatile u32*)(0x0050 + IFXMIPS_MEI_BASE_ADDR))
17782 +#define MEI_XDATA_BASE                      ((volatile u32*)(0x0054 + IFXMIPS_MEI_BASE_ADDR))
17783 +#define MEI_XMEM_BAR_BASE                   ((volatile u32*)(0x0058 + IFXMIPS_MEI_BASE_ADDR))
17784 +#define MEI_XMEM_BAR0                       ((volatile u32*)(0x0058 + IFXMIPS_MEI_BASE_ADDR))
17785 +#define MEI_XMEM_BAR1                       ((volatile u32*)(0x005C + IFXMIPS_MEI_BASE_ADDR))
17786 +#define MEI_XMEM_BAR2                       ((volatile u32*)(0x0060 + IFXMIPS_MEI_BASE_ADDR))
17787 +#define MEI_XMEM_BAR3                       ((volatile u32*)(0x0064 + IFXMIPS_MEI_BASE_ADDR))
17788 +#define MEI_XMEM_BAR4                       ((volatile u32*)(0x0068 + IFXMIPS_MEI_BASE_ADDR))
17789 +#define MEI_XMEM_BAR5                       ((volatile u32*)(0x006C + IFXMIPS_MEI_BASE_ADDR))
17790 +#define MEI_XMEM_BAR6                       ((volatile u32*)(0x0070 + IFXMIPS_MEI_BASE_ADDR))
17791 +#define MEI_XMEM_BAR7                       ((volatile u32*)(0x0074 + IFXMIPS_MEI_BASE_ADDR))
17792 +#define MEI_XMEM_BAR8                       ((volatile u32*)(0x0078 + IFXMIPS_MEI_BASE_ADDR))
17793 +#define MEI_XMEM_BAR9                       ((volatile u32*)(0x007C + IFXMIPS_MEI_BASE_ADDR))
17794 +#define MEI_XMEM_BAR10                      ((volatile u32*)(0x0080 + IFXMIPS_MEI_BASE_ADDR))
17795 +#define MEI_XMEM_BAR11                      ((volatile u32*)(0x0084 + IFXMIPS_MEI_BASE_ADDR))
17796 +#define MEI_XMEM_BAR12                      ((volatile u32*)(0x0088 + IFXMIPS_MEI_BASE_ADDR))
17797 +#define MEI_XMEM_BAR13                      ((volatile u32*)(0x008C + IFXMIPS_MEI_BASE_ADDR))
17798 +#define MEI_XMEM_BAR14                      ((volatile u32*)(0x0090 + IFXMIPS_MEI_BASE_ADDR))
17799 +#define MEI_XMEM_BAR15                      ((volatile u32*)(0x0094 + IFXMIPS_MEI_BASE_ADDR))
17800 +#define MEI_XMEM_BAR16                      ((volatile u32*)(0x0098 + IFXMIPS_MEI_BASE_ADDR))
17801 +//#else
17802 +#define ME_VERSION                         ((volatile u32*)(0x0000 + IFXMIPS_MEI_BASE_ADDR))
17803 +#define ME_ARC2ME_STAT                     ((volatile u32*)(0x0004 + IFXMIPS_MEI_BASE_ADDR))
17804 +#define ME_ARC2ME_MASK                            ((volatile u32*)(0x0008 + IFXMIPS_MEI_BASE_ADDR))
17805 +#define ME_ME2ARC_INT                      ((volatile u32*)(0x000C + IFXMIPS_MEI_BASE_ADDR))
17806 +#define ME_ME2ARC_STAT                     ((volatile u32*)(0x0010 + IFXMIPS_MEI_BASE_ADDR))
17807 +#define ME_CLK_CTRL                        ((volatile u32*)(0x0014 + IFXMIPS_MEI_BASE_ADDR))
17808 +#define ME_RST_CTRL                        ((volatile u32*)(0x0018 + IFXMIPS_MEI_BASE_ADDR))
17809 +#define ME_CHIP_CONFIG                     ((volatile u32*)(0x001C + IFXMIPS_MEI_BASE_ADDR))
17810 +#define ME_DBG_MASTER                      ((volatile u32*)(0x0020 + IFXMIPS_MEI_BASE_ADDR))
17811 +#define ME_DBG_DECODE                      ((volatile u32*)(0x0024 + IFXMIPS_MEI_BASE_ADDR))
17812 +#define ME_DBG_PORT_SEL                    ((volatile u32*)(0x0028 + IFXMIPS_MEI_BASE_ADDR))
17813 +#define ME_DBG_RD_AD                       ((volatile u32*)(0x002C + IFXMIPS_MEI_BASE_ADDR))
17814 +#define ME_DBG_WR_AD                       ((volatile u32*)(0x0030 + IFXMIPS_MEI_BASE_ADDR))
17815 +#define ME_DBG_DATA                        ((volatile u32*)(0x0034 + IFXMIPS_MEI_BASE_ADDR))
17816 +#define ME_DX_PORT_SEL                     ((volatile u32*)(0x0038 + IFXMIPS_MEI_BASE_ADDR))
17817 +#define ME_DX_AD                           ((volatile u32*)(0x003C + IFXMIPS_MEI_BASE_ADDR))
17818 +#define ME_DX_DATA                         ((volatile u32*)(0x0040 + IFXMIPS_MEI_BASE_ADDR))
17819 +#define ME_DX_STAT                         ((volatile u32*)(0x0044 + IFXMIPS_MEI_BASE_ADDR))
17820 +#define ME_DX_MWS                          ((volatile u32*)(0x0048 + IFXMIPS_MEI_BASE_ADDR))
17821 +#define ME_ARC_GP_STAT                     ((volatile u32*)(0x004C + IFXMIPS_MEI_BASE_ADDR))
17822 +#define ME_XDATA_BASE_SH                   ((volatile u32*)(0x0050 + IFXMIPS_MEI_BASE_ADDR))
17823 +#define ME_XDATA_BASE                      ((volatile u32*)(0x0054 + IFXMIPS_MEI_BASE_ADDR))
17824 +#define ME_XMEM_BAR_BASE                   ((volatile u32*)(0x0058 + IFXMIPS_MEI_BASE_ADDR))
17825 +#define ME_XMEM_BAR0                       ((volatile u32*)(0x0058 + IFXMIPS_MEI_BASE_ADDR))
17826 +#define ME_XMEM_BAR1                       ((volatile u32*)(0x005C + IFXMIPS_MEI_BASE_ADDR))
17827 +#define ME_XMEM_BAR2                       ((volatile u32*)(0x0060 + IFXMIPS_MEI_BASE_ADDR))
17828 +#define ME_XMEM_BAR3                       ((volatile u32*)(0x0064 + IFXMIPS_MEI_BASE_ADDR))
17829 +#define ME_XMEM_BAR4                       ((volatile u32*)(0x0068 + IFXMIPS_MEI_BASE_ADDR))
17830 +#define ME_XMEM_BAR5                       ((volatile u32*)(0x006C + IFXMIPS_MEI_BASE_ADDR))
17831 +#define ME_XMEM_BAR6                       ((volatile u32*)(0x0070 + IFXMIPS_MEI_BASE_ADDR))
17832 +#define ME_XMEM_BAR7                       ((volatile u32*)(0x0074 + IFXMIPS_MEI_BASE_ADDR))
17833 +#define ME_XMEM_BAR8                       ((volatile u32*)(0x0078 + IFXMIPS_MEI_BASE_ADDR))
17834 +#define ME_XMEM_BAR9                       ((volatile u32*)(0x007C + IFXMIPS_MEI_BASE_ADDR))
17835 +#define ME_XMEM_BAR10                      ((volatile u32*)(0x0080 + IFXMIPS_MEI_BASE_ADDR))
17836 +#define ME_XMEM_BAR11                      ((volatile u32*)(0x0084 + IFXMIPS_MEI_BASE_ADDR))
17837 +#define ME_XMEM_BAR12                      ((volatile u32*)(0x0088 + IFXMIPS_MEI_BASE_ADDR))
17838 +#define ME_XMEM_BAR13                      ((volatile u32*)(0x008C + IFXMIPS_MEI_BASE_ADDR))
17839 +#define ME_XMEM_BAR14                      ((volatile u32*)(0x0090 + IFXMIPS_MEI_BASE_ADDR))
17840 +#define ME_XMEM_BAR15                      ((volatile u32*)(0x0094 + IFXMIPS_MEI_BASE_ADDR))
17841 +#define ME_XMEM_BAR16                      ((volatile u32*)(0x0098 + IFXMIPS_MEI_BASE_ADDR))
17842 +#endif
17843 +
17844 +
17845 +/***********************************************************************/
17846 +/*  Module      :  GPIO register address and bits                      */
17847 +/***********************************************************************/
17848 +
17849 +#define IFX_GPIO                                (KSEG1 | 0x1E100B00)
17850 +
17851 +/***Port 0 Data Output Register (0010H)***/
17852 +#define IFX_GPIO_P0_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0010))
17853 +/***Port 1 Data Output Register (0040H)***/
17854 +#define IFX_GPIO_P1_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0040))
17855 +/***Port 2 Data Output Register (0070H)***/
17856 +#define IFX_GPIO_P2_OUT                         ((volatile u32 *)(IFX_GPIO + 0x0070))
17857 +/***Port 3 Data Output Register (00A0H)***/
17858 +#define IFX_GPIO_P3_OUT                         ((volatile u32 *)(IFX_GPIO + 0x00A0))
17859 +/***Port 0 Data Input Register (0014H)***/
17860 +#define IFX_GPIO_P0_IN                          ((volatile u32 *)(IFX_GPIO + 0x0014))
17861 +/***Port 1 Data Input Register (0044H)***/
17862 +#define IFX_GPIO_P1_IN                          ((volatile u32 *)(IFX_GPIO + 0x0044))
17863 +/***Port 2 Data Input Register (0074H)***/
17864 +#define IFX_GPIO_P2_IN                          ((volatile u32 *)(IFX_GPIO + 0x0074))
17865 +/***Port 3 Data Input Register (00A4H)***/
17866 +#define IFX_GPIO_P3_IN                          ((volatile u32 *)(IFX_GPIO + 0x00A4))
17867 +/***Port 0 Direction Register (0018H)***/
17868 +#define IFX_GPIO_P0_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0018))
17869 +/***Port 1 Direction Register (0048H)***/
17870 +#define IFX_GPIO_P1_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0048))
17871 +/***Port 2 Direction Register (0078H)***/
17872 +#define IFX_GPIO_P2_DIR                         ((volatile u32 *)(IFX_GPIO + 0x0078))
17873 +/***Port 3 Direction Register (0048H)***/
17874 +#define IFX_GPIO_P3_DIR                         ((volatile u32 *)(IFX_GPIO + 0x00A8))
17875 +/***Port 0 Alternate Function Select Register 0 (001C H) ***/
17876 +#define IFX_GPIO_P0_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x001C))
17877 +/***Port 1 Alternate Function Select Register 0 (004C H) ***/
17878 +#define IFX_GPIO_P1_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x004C))
17879 +/***Port 2 Alternate Function Select Register 0 (007C H) ***/
17880 +#define IFX_GPIO_P2_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x007C))
17881 +/***Port 3 Alternate Function Select Register 0 (00AC H) ***/
17882 +#define IFX_GPIO_P3_ALTSEL0                     ((volatile u32 *)(IFX_GPIO + 0x00AC))
17883 +/***Port 0 Alternate Function Select Register 1 (0020 H) ***/
17884 +#define IFX_GPIO_P0_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0020))
17885 +/***Port 1 Alternate Function Select Register 0 (0050 H) ***/
17886 +#define IFX_GPIO_P1_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0050))
17887 +/***Port 2 Alternate Function Select Register 0 (0080 H) ***/
17888 +#define IFX_GPIO_P2_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0080))
17889 +/***Port 3 Alternate Function Select Register 0 (0064 H) ***/
17890 +#define IFX_GPIO_P3_ALTSEL1                     ((volatile u32 *)(IFX_GPIO + 0x0064))
17891 +/***Port 0 Open Drain Control Register (0024H)***/
17892 +#define IFX_GPIO_P0_OD                          ((volatile u32 *)(IFX_GPIO + 0x0024))
17893 +/***Port 1 Open Drain Control Register (0054H)***/
17894 +#define IFX_GPIO_P1_OD                          ((volatile u32 *)(IFX_GPIO + 0x0054))
17895 +/***Port 2 Open Drain Control Register (0084H)***/
17896 +#define IFX_GPIO_P2_OD                          ((volatile u32 *)(IFX_GPIO + 0x0084))
17897 +/***Port 3 Open Drain Control Register (0034H)***/
17898 +#define IFX_GPIO_P3_OD                          ((volatile u32 *)(IFX_GPIO + 0x0034))
17899 +/***Port 0 Input Schmitt-Trigger Off Register (0028 H) ***/
17900 +#define IFX_GPIO_P0_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0028))
17901 +/***Port 1 Input Schmitt-Trigger Off Register (0058 H) ***/
17902 +#define IFX_GPIO_P1_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0058))
17903 +/***Port 2 Input Schmitt-Trigger Off Register (0088 H) ***/
17904 +#define IFX_GPIO_P2_STOFF                       ((volatile u32 *)(IFX_GPIO + 0x0088))
17905 +/***Port 3 Input Schmitt-Trigger Off Register (0094 H) ***/
17906 +
17907 +/***Port 0 Pull Up/Pull Down Select Register (002C H)***/
17908 +#define IFX_GPIO_P0_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x002C))
17909 +/***Port 1 Pull Up/Pull Down Select Register     (005C H)***/
17910 +#define IFX_GPIO_P1_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x005C))
17911 +/***Port 2 Pull Up/Pull Down Select Register     (008C H)***/
17912 +#define IFX_GPIO_P2_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x008C))
17913 +/***Port 3 Pull Up/Pull Down Select Register     (0038 H)***/
17914 +#define IFX_GPIO_P3_PUDSEL                      ((volatile u32 *)(IFX_GPIO + 0x0038))
17915 +/***Port 0 Pull Up Device Enable Register (0030 H)***/
17916 +#define IFX_GPIO_P0_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0030))
17917 +/***Port 1 Pull Up Device Enable Register (0060 H)***/
17918 +#define IFX_GPIO_P1_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0060))
17919 +/***Port 2 Pull Up Device Enable Register (0090 H)***/
17920 +#define IFX_GPIO_P2_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x0090))
17921 +/***Port 3 Pull Up Device Enable Register (003c H)***/
17922 +#define IFX_GPIO_P3_PUDEN                       ((volatile u32 *)(IFX_GPIO + 0x003C))
17923 +
17924 +
17925 +
17926 +/***********************************************************************/
17927 +/*  Module      :  CGU register address and bits                       */
17928 +/***********************************************************************/
17929 +
17930 +#define IFX_CGU                                 (KSEG1 | 0x1F103000)
17931 +
17932 +/***CGU Clock PLL0 ***/
17933 +#define IFX_CGU_PLL0_CFG                        ((volatile u32*)(IFX_CGU + 0x0004))
17934 +/***CGU Clock PLL1 ***/
17935 +#define IFX_CGU_PLL1_CFG                        ((volatile u32*)(IFX_CGU + 0x0008))
17936 +/***CGU Clock PLL2 ***/
17937 +#define IFX_CGU_PLL2_CFG                        ((volatile u32*)(IFX_CGU + 0x0060))
17938 +/***CGU Clock SYS Mux Register***/
17939 +#define IFX_CGU_SYS                             ((volatile u32*)(IFX_CGU + 0x000C))
17940 +/***CGU CGU Clock Frequency Select Register***/
17941 +#define IFX_CGU_CLKFSR                          ((volatile u32*)(IFX_CGU + 0x0010))
17942 +/**Update CGU Register***/
17943 +#define IFX_CGU_UPDATE                          ((volatile u32*)(IFX_CGU + 0x0020))
17944 +/***CGU Interface Clock Control Register***/
17945 +#define IFX_CGU_IF_CLK                          ((volatile u32*)(IFX_CGU + 0x0024))
17946 +/***CGU PCI Clock Control Register**/
17947 +#define IFX_CGU_PCI_CR                          ((volatile u32*)(IFX_CGU + 0x0038))
17948 +
17949 +#define IFX_PCI_CLK_SHIFT                       20
17950 +#define IFX_PCI_CLK_MASK                       (0x1F << IFX_PCI_CLK_SHIFT)
17951 +#define IFX_PCI_33MHZ                      (0xe << IFX_PCI_CLK_SHIFT)
17952 +#define IFX_PCI_60MHZ                      (0x7 << IFX_PCI_CLK_SHIFT)
17953 +#define IFX_PCI_INTERNAL_CLK_SRC    0x00010000 /* Internal means output */
17954 +
17955 +#define IFX_PCI_CLK_FROM_CGU        0x80000000
17956 +#define IFX_PCI_CLK_RESET_FROM_CGU  0x40000000
17957 +#define IFX_PCI_DELAY_SHIFT         21
17958 +#define IFX_PCI_DELAY_MASK          (0x7 << IFX_PCI_DELAY_SHIFT)
17959 +
17960 +/***GPHY1 Configuration Register**/
17961 +#define IFX_GPHY1_CFG                           ((volatile u32*)(IFX_CGU + 0x0040))
17962 +#define IFX_SSC_HIGH_BAUD_DELAY_MASK             0x00000060
17963 +#define IFX_SSC_HIGH_BAUD_DELAY_TWO_HALF_CLOCK   0x00000020
17964 +#define IFX_SSC_HIGH_BAUD_DELAY_THREE_CLOCK      0x00000040
17965 +#define IFX_SSC_HIGH_BAUD_DELAY_THREE_HALF_CLOCK 0x00000060
17966 +
17967 +
17968 +/***********************************************************************/
17969 +/*  Module      :  MCD register address and bits                       */
17970 +/***********************************************************************/
17971 +
17972 +#define IFX_MCD                                 (KSEG1 | 0x1F106000)
17973 +
17974 +/***Manufacturer Identification Register***/
17975 +#define IFX_MCD_MANID                           ((volatile u32*)(IFX_MCD + 0x0024))
17976 +#define IFX_MCD_MANID_MANUF(value)              (((( 1 << 11) - 1) & (value)) << 5)
17977 +
17978 +/***Chip Identification Register***/
17979 +#define IFX_MCD_CHIPID                          ((volatile u32*)(IFX_MCD + 0x0028))
17980 +#define IFX_MCD_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
17981 +#define IFX_MCD_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
17982 +#define IFX_MCD_CHIPID_PART_NUMBER_GET(value)   (((value) >> 12) & ((1 << 16) - 1))
17983 +#define IFX_MCD_CHIPID_PART_NUMBER_SET(value)   (((( 1 << 16) - 1) & (value)) << 12)
17984 +#define IFX_MCD_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 11) - 1))
17985 +#define IFX_MCD_CHIPID_MANID_SET(value)         (((( 1 << 11) - 1) & (value)) << 1)
17986 +
17987 +#define IFX_CHIPID_STANDARD                     0x00EB
17988 +#define IFX_CHIPID_YANGTSE                      0x00ED
17989 +
17990 +/***Redesign Tracing Identification Register***/
17991 +#define IFX_MCD_RTID                            ((volatile u32*)(IFX_MCD + 0x002C))
17992 +#define IFX_MCD_RTID_LC                         (1 << 15)
17993 +#define IFX_MCD_RTID_RIX(value)                 (((( 1 << 3) - 1) & (value)) << 0)
17994 +
17995 +
17996 +
17997 +/***********************************************************************/
17998 +/*  Module      :  EBU register address and bits                       */
17999 +/***********************************************************************/
18000 +
18001 +#define IFX_EBU                                 (KSEG1 | 0x1E105300)
18002 +
18003 +/***EBU Clock Control Register***/
18004 +#define IFX_EBU_CLC                             ((volatile u32*)(IFX_EBU + 0x0000))
18005 +#define IFX_EBU_CLC_DISS                        (1 << 1)
18006 +#define IFX_EBU_CLC_DISR                        (1 << 0)
18007 +
18008 +#define IFX_EBU_ID                              ((volatile u32*)(IFX_EBU + 0x0008))
18009 +
18010 +/***EBU Global Control Register***/
18011 +#define IFX_EBU_CON                             ((volatile u32*)(IFX_EBU + 0x0010))
18012 +#define IFX_EBU_CON_DTACS(value)                (((( 1 << 3) - 1) & (value)) << 20)
18013 +#define IFX_EBU_CON_DTARW(value)                (((( 1 << 3) - 1) & (value)) << 16)
18014 +#define IFX_EBU_CON_TOUTC(value)                (((( 1 << 8) - 1) & (value)) << 8)
18015 +#define IFX_EBU_CON_ARBMODE(value)              (((( 1 << 2) - 1) & (value)) << 6)
18016 +#define IFX_EBU_CON_ARBSYNC                     (1 << 5)
18017 +
18018 +/***EBU Address Select Register 0***/
18019 +#define IFX_EBU_ADDSEL0                         ((volatile u32*)(IFX_EBU + 0x0020))
18020 +#define IFX_EBU_ADDSEL0_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
18021 +#define IFX_EBU_ADDSEL0_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
18022 +#define IFX_EBU_ADDSEL0_MIRRORE                 (1 << 1)
18023 +#define IFX_EBU_ADDSEL0_REGEN                   (1 << 0)
18024 +
18025 +/***EBU Address Select Register 1***/
18026 +#define IFX_EBU_ADDSEL1                         ((volatile u32*)(IFX_EBU + 0x0024))
18027 +#define IFX_EBU_ADDSEL1_BASE(value)            (((( 1 << 20) - 1) & (value)) << 12)
18028 +#define IFX_EBU_ADDSEL1_MASK(value)            (((( 1 << 4) - 1) & (value)) << 4)
18029 +#define IFX_EBU_ADDSEL1_MIRRORE                 (1 << 1)
18030 +#define IFX_EBU_ADDSEL1_REGEN                   (1 << 0)
18031 +
18032 +/***EBU Address Select Register 2***/
18033 +#define IFX_EBU_ADDSEL2                         ((volatile u32*)(IFX_EBU + 0x0028))
18034 +#define IFX_EBU_ADDSEL2_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
18035 +#define IFX_EBU_ADDSEL2_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
18036 +#define IFX_EBU_ADDSEL2_MIRRORE                 (1 << 1)
18037 +#define IFX_EBU_ADDSEL2_REGEN                   (1 << 0)
18038 +
18039 +/***EBU Address Select Register 3***/
18040 +#define IFX_EBU_ADDSEL3                         ((volatile u32*)(IFX_EBU + 0x002C))
18041 +#define IFX_EBU_ADDSEL3_BASE(value)             (((( 1 << 20) - 1) & (value)) << 12)
18042 +#define IFX_EBU_ADDSEL3_MASK(value)             (((( 1 << 4) - 1) & (value)) << 4)
18043 +#define IFX_EBU_ADDSEL3_MIRRORE                 (1 << 1)
18044 +#define IFX_EBU_ADDSEL3_REGEN                   (1 << 0)
18045 +
18046 +/***EBU Bus Configuration Register 0***/
18047 +#define IFX_EBU_BUSCON0                         ((volatile u32*)(IFX_EBU+ 0x0060))
18048 +
18049 +#define IFX_EBU_BUSCON0_CMULT                   0x00000003
18050 +#define IFX_EBU_BUSCON0_CMULT_S                 0
18051 +enum {
18052 +    IFX_EBU_BUSCON0_CMULT1 = 0,
18053 +    IFX_EBU_BUSCON0_CMULT4,
18054 +    IFX_EBU_BUSCON0_CMULT8,
18055 +    IFX_EBU_BUSCON0_CMULT16,  /* Default after reset */
18056 +};
18057 +
18058 +#define IFX_EBU_BUSCON0_RECOVC                  0x00000000c
18059 +#define IFX_EBU_BUSCON0_RECOVC_S                2
18060 +enum {
18061 +    IFX_EBU_BUSCON0_RECOVC0 = 0,
18062 +    IFX_EBU_BUSCON0_RECOVC1,
18063 +    IFX_EBU_BUSCON0_RECOVC2,
18064 +    IFX_EBU_BUSCON0_RECOVC3,  /* Default */
18065 +};
18066 +#define IFX_EBU_BUSCON0_HOLDC                   0x00000030
18067 +#define IFX_EBU_BUSCON0_HOLDC_S                 4
18068 +enum {
18069 +    IFX_EBU_BUSCON0_HOLDC0 = 0,
18070 +    IFX_EBU_BUSCON0_HOLDC1,
18071 +    IFX_EBU_BUSCON0_HOLDC2,
18072 +    IFX_EBU_BUSCON0_HOLDC3,  /* Default */
18073 +};
18074 +#define IFX_EBU_BUSCON0_WAITRDC                 0x000000c0
18075 +#define IFX_EBU_BUSCON0_WAITRDC_S               6
18076 +enum {
18077 +    IFX_EBU_BUSCON0_WAITRDC0 = 0,
18078 +    IFX_EBU_BUSCON0_WAITRDC1,
18079 +    IFX_EBU_BUSCON0_WAITRDC2,
18080 +    IFX_EBU_BUSCON0_WAITRDC3,  /* Default */
18081 +};
18082 +#define IFX_EBU_BUSCON0_WAITWRC                 0x00000700
18083 +#define IFX_EBU_BUSCON0_WAITWRC_S               8
18084 +enum {
18085 +    IFX_EBU_BUSCON0_WAITWRC0 = 0,
18086 +    IFX_EBU_BUSCON0_WAITWRC1,
18087 +    IFX_EBU_BUSCON0_WAITWRC2,
18088 +    IFX_EBU_BUSCON0_WAITWRC3,
18089 +    IFX_EBU_BUSCON0_WAITWRC4,
18090 +    IFX_EBU_BUSCON0_WAITWRC5,
18091 +    IFX_EBU_BUSCON0_WAITWRC6,
18092 +    IFX_EBU_BUSCON0_WAITWRC7, /* Default */
18093 +};
18094 +
18095 +#define IFX_EBU_BUSCON0_BCGEN                   0x00003000
18096 +#define IFX_EBU_BUSCON0_BCGEN_S                 12
18097 +enum {
18098 +    IFX_EBU_BUSCON0_BCGEN_CS = 0,
18099 +    IFX_EBU_BUSCON0_BCGEN_INTEL, /* Default */
18100 +    IFX_EBU_BUSCON0_BCGEN_MOTOROLA,
18101 +    IFX_EBU_BUSCON0_BCGEN_RES,
18102 +};
18103 +
18104 +#define IFX_EBU_BUSCON0_ALEC                    0x0000c000
18105 +#define IFX_EBU_BUSCON0_ALEC_S                  14
18106 +enum {
18107 +    IFX_EBU_BUSCON0_ALEC0 = 0,
18108 +    IFX_EBU_BUSCON0_ALEC1,
18109 +    IFX_EBU_BUSCON0_ALEC2,
18110 +    IFX_EBU_BUSCON0_ALEC3,   /* Default */
18111 +};
18112 +
18113 +#define IFX_EBU_BUSCON0_XDM                     0x00030000
18114 +#define IFX_EBU_BUSCON0_XDM_S                   16
18115 +enum {
18116 +    IFX_EBU_BUSCON0_XDM8 = 0,
18117 +    IFX_EBU_BUSCON0_XDM16,  /* Default */
18118 +};
18119 +
18120 +#define IFX_EBU_BUSCON0_VN_EN                   0x00040000
18121 +
18122 +#define IFX_EBU_BUSCON0_WAITINV_HI              0x00080000 /* low by default */
18123 +
18124 +#define IFX_EBU_BUSCON0_WAIT                    0x00300000
18125 +#define IFX_EBU_BUSCON0_WAIT_S                  20
18126 +enum {
18127 +    IFX_EBU_BUSCON0_WAIT_DISABLE = 0,
18128 +    IFX_EBU_BUSCON0_WAIT_ASYNC,
18129 +    IFX_EBU_BUSCON0_WAIT_SYNC,
18130 +};
18131 +#define IFX_EBU_BUSCON0_SETUP_EN                0x00400000 /* Disable by default */
18132 +
18133 +#define IFX_EBU_BUSCON0_AGEN                    0x07000000
18134 +#define IFX_EBU_BUSCON0_AGEN_S                  24
18135 +enum {
18136 +    IFX_EBU_BUSCON0_AGEN_DEMUX = 0, /* Default */
18137 +    IFX_EBU_BUSCON0_AGEN_RES,
18138 +    IFX_EBU_BUSCON0_AGEN_MUX,
18139 +};
18140 +
18141 +#define IFX_EBU_BUSCON0_PG_EN                   0x20000000
18142 +#define IFX_EBU_BUSCON0_ADSWP                   0x40000000 /* Disable by default */
18143 +#define IFX_EBU_BUSCON0_WRDIS                   0x80000000 /* Disable by default */
18144 +
18145 +/***EBU Bus Configuration Register 1***/
18146 +#define IFX_EBU_BUSCON1                         ((volatile u32*)(IFX_EBU + 0x0064))
18147 +#define IFX_EBU_BUSCON1_CMULT                   0x00000003
18148 +#define IFX_EBU_BUSCON1_CMULT_S                 0
18149 +enum {
18150 +    IFX_EBU_BUSCON1_CMULT1 = 0,
18151 +       IFX_EBU_BUSCON1_CMULT4,
18152 +       IFX_EBU_BUSCON1_CMULT8,
18153 +       IFX_EBU_BUSCON1_CMULT16,  /* Default after reset */
18154 +        };
18155 +
18156 +#define IFX_EBU_BUSCON1_RECOVC                  0x00000000c
18157 +#define IFX_EBU_BUSCON1_RECOVC_S                2
18158 +enum {
18159 +    IFX_EBU_BUSCON1_RECOVC0 = 0,
18160 +    IFX_EBU_BUSCON1_RECOVC1,
18161 +    IFX_EBU_BUSCON1_RECOVC2,
18162 +    IFX_EBU_BUSCON1_RECOVC3,  /* Default */
18163 +     };
18164 +#define IFX_EBU_BUSCON1_HOLDC                   0x00000030
18165 +#define IFX_EBU_BUSCON1_HOLDC_S                 4
18166 +enum {
18167 +    IFX_EBU_BUSCON1_HOLDC0 = 0,
18168 +    IFX_EBU_BUSCON1_HOLDC1,
18169 +    IFX_EBU_BUSCON1_HOLDC2,
18170 +    IFX_EBU_BUSCON1_HOLDC3,  /* Default */
18171 +       };
18172 +#define IFX_EBU_BUSCON1_WAITRDC                 0x000000c0
18173 +#define IFX_EBU_BUSCON1_WAITRDC_S               6
18174 +enum {
18175 +    IFX_EBU_BUSCON1_WAITRDC0 = 0,
18176 +    IFX_EBU_BUSCON1_WAITRDC1,
18177 +    IFX_EBU_BUSCON1_WAITRDC2,
18178 +    IFX_EBU_BUSCON1_WAITRDC3,  /* Default */
18179 +       };
18180 +#define IFX_EBU_BUSCON1_WAITWRC                 0x00000700
18181 +#define IFX_EBU_BUSCON1_WAITWRC_S               8
18182 +enum {
18183 +    IFX_EBU_BUSCON1_WAITWRC0 = 0,
18184 +    IFX_EBU_BUSCON1_WAITWRC1,
18185 +    IFX_EBU_BUSCON1_WAITWRC2,
18186 +    IFX_EBU_BUSCON1_WAITWRC3,
18187 +    IFX_EBU_BUSCON1_WAITWRC4,
18188 +    IFX_EBU_BUSCON1_WAITWRC5,
18189 +    IFX_EBU_BUSCON1_WAITWRC6,
18190 +    IFX_EBU_BUSCON1_WAITWRC7, /* Default */
18191 +       };
18192 +#define IFX_EBU_BUSCON1_BCGEN                   0x00003000
18193 +#define IFX_EBU_BUSCON1_BCGEN_S                 12
18194 +enum {
18195 +    IFX_EBU_BUSCON1_BCGEN_CS = 0,
18196 +    IFX_EBU_BUSCON1_BCGEN_INTEL, /* Default */
18197 +    IFX_EBU_BUSCON1_BCGEN_MOTOROLA,
18198 +    IFX_EBU_BUSCON1_BCGEN_RES,
18199 +     };
18200 +#define IFX_EBU_BUSCON1_ALEC                    0x0000c000
18201 +#define IFX_EBU_BUSCON1_ALEC_S                  14
18202 +enum {
18203 +    IFX_EBU_BUSCON1_ALEC0 = 0,
18204 +    IFX_EBU_BUSCON1_ALEC1,
18205 +    IFX_EBU_BUSCON1_ALEC2,
18206 +    IFX_EBU_BUSCON1_ALEC3,   /* Default */
18207 +     };
18208 +
18209 +#define IFX_EBU_BUSCON1_SETUP                   (1 << 22)
18210 +
18211 +#define IFX_EBU_BUSCON1_WRDIS                   (1 << 31)
18212 +//#define IFX_EBU_BUSCON1_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
18213 +//#define IFX_EBU_BUSCON1_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
18214 +//#define IFX_EBU_BUSCON1_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
18215 +//#define IFX_EBU_BUSCON1_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
18216 +//#define IFX_EBU_BUSCON1_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
18217 +//#define IFX_EBU_BUSCON1_WAITINV                 (1 << 19)
18218 +//#define IFX_EBU_BUSCON1_SETUP                   (1 << 18)
18219 +//#define IFX_EBU_BUSCON1_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
18220 +//#define IFX_EBU_BUSCON1_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
18221 +//#define IFX_EBU_BUSCON1_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
18222 +//#define IFX_EBU_BUSCON1_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
18223 +//#define IFX_EBU_BUSCON1_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
18224 +//#define IFX_EBU_BUSCON1_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
18225 +
18226 +/***EBU Bus Configuration Register 2***/
18227 +#define IFX_EBU_BUSCON2                         ((volatile u32*)(IFX_EBU + 0x0068))
18228 +#define IFX_EBU_BUSCON2_WRDIS                   (1 << 31)
18229 +#define IFX_EBU_BUSCON2_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 29)
18230 +#define IFX_EBU_BUSCON2_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 27)
18231 +#define IFX_EBU_BUSCON2_AGEN(value)             (((( 1 << 2) - 1) & (value)) << 24)
18232 +#define IFX_EBU_BUSCON2_CMULTR(value)           (((( 1 << 2) - 1) & (value)) << 22)
18233 +#define IFX_EBU_BUSCON2_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
18234 +#define IFX_EBU_BUSCON2_WAITINV                 (1 << 19)
18235 +#define IFX_EBU_BUSCON2_SETUP                   (1 << 18)
18236 +#define IFX_EBU_BUSCON2_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
18237 +#define IFX_EBU_BUSCON2_WAITRDC(value)          (((( 1 << 7) - 1) & (value)) << 9)
18238 +#define IFX_EBU_BUSCON2_WAITWRC(value)          (((( 1 << 3) - 1) & (value)) << 6)
18239 +#define IFX_EBU_BUSCON2_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
18240 +#define IFX_EBU_BUSCON2_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
18241 +#define IFX_EBU_BUSCON2_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
18242 +
18243 +/***EBU Bus Configuration Register 2***/
18244 +#define IFX_EBU_BUSCON3                         ((volatile u32*)(IFX_EBU + 0x006C))
18245 +#define IFX_EBU_BUSCON3_WRDIS                   (1 << 31)
18246 +#define IFX_EBU_BUSCON3_ADSWP(value)            (1 << 30)
18247 +#define IFX_EBU_BUSCON3_PG_EN(value)            (1 << 29)
18248 +#define IFX_EBU_BUSCON3_AGEN(value)             (((( 1 << 3) - 1) & (value)) << 24)
18249 +#define IFX_EBU_BUSCON3_SETUP                   (1 << 22)
18250 +#define IFX_EBU_BUSCON3_WAIT(value)             (((( 1 << 2) - 1) & (value)) << 20)
18251 +#define IFX_EBU_BUSCON3_WAITINV                 (1 << 19)
18252 +#define IFX_EBU_BUSCON3_VN_EN                   (1 << 18)
18253 +#define IFX_EBU_BUSCON3_PORTW(value)            (((( 1 << 2) - 1) & (value)) << 16)
18254 +#define IFX_EBU_BUSCON3_ALEC(value)             (((( 1 << 2) - 1) & (value)) << 14)
18255 +#define IFX_EBU_BUSCON3_BCGEN(value)            (((( 1 << 2) - 1) & (value)) << 12)
18256 +#define IFX_EBU_BUSCON3_WAITWDC(value)          (((( 1 << 4) - 1) & (value)) << 8)
18257 +#define IFX_EBU_BUSCON3_WAITRRC(value)          (((( 1 << 2) - 1) & (value)) << 6)
18258 +#define IFX_EBU_BUSCON3_HOLDC(value)            (((( 1 << 2) - 1) & (value)) << 4)
18259 +#define IFX_EBU_BUSCON3_RECOVC(value)           (((( 1 << 2) - 1) & (value)) << 2)
18260 +#define IFX_EBU_BUSCON3_CMULT(value)            (((( 1 << 2) - 1) & (value)) << 0)
18261 +
18262 +/* PC-Card Configuration */
18263 +#define IFX_EBU_PCC_CON                         ((volatile u32*)(IFX_EBU+ 0x0090))
18264 +#define IFX_EBU_PCC_CON_PCCARD_ON               0x00000001
18265 +#define IFX_EBU_PCC_CON_IREQ_RISING_EDGE        0x00000002
18266 +#define IFX_EBU_PCC_CON_IREQ_FALLING_EDGE       0x00000004
18267 +#define IFX_EBU_PCC_CON_IREQ_BOTH_EDGE          0x00000006
18268 +#define IFX_EBU_PCC_CON_IREQ_DIS                0x00000008
18269 +#define IFX_EBU_PCC_CON_IREQ_HIGH_LEVEL_DETECT  0x0000000A
18270 +#define IFX_EBU_PCC_CON_IREQ_LOW_LEVEL_DETECT   0x0000000C
18271 +
18272 +#define IFX_EBU_PCC_STAT                        ((volatile u32*)(IFX_EBU+ 0x0094))
18273 +#define IFX_EBU_PCC_ISTAT                       ((volatile u32*)(IFX_EBU+ 0x00A0))
18274 +#define IFX_EBU_PCC_IEN                         ((volatile u32*)(IFX_EBU+ 0x00A4))
18275 +#define IFX_EBU_PCC_IEN_PCI_EN                  0x00000010
18276 +
18277 +#define IFX_EBU_PCC_INT_OUT                     ((volatile u32*)(IFX_EBU+ 0x00A8))
18278 +#define IFX_EBU_PCC_IRS                         ((volatile u32*)(IFX_EBU+ 0x00AC))
18279 +
18280 +#define IFX_EBU_ECC_IEN                                ((volatile u32*)(IFX_EBU+ 0x00A4))
18281 +#define IFX_EBU_NAND_CON                        (volatile u32*)(IFX_EBU + 0xB0)
18282 +#define IFX_EBU_NAND_WAIT                       (volatile u32*)(IFX_EBU + 0xB4)
18283 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
18284 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
18285 +#define IFX_EBU_NAND_ECC_CR                    (volatile u32*)(IFX_EBU + 0xC0)
18286 +#define IFX_EBU_NAND_CON_NANDM                  (1<<0)
18287 +#define IFX_EBU_NAND_CON_NANDM_S                 0
18288 +enum {
18289 +    IFX_EBU_NAND_CON_NANDM_DISABLE = 0,/* Default after reset */
18290 +       IFX_EBU_NAND_CON_NANDM_ENABLE,
18291 +        };
18292 +
18293 +#define IFX_EBU_NAND_CON_CSMUX_E                 (1<<1)
18294 +#define IFX_EBU_NAND_CON_CSMUX_E_S                 1
18295 +enum {
18296 +    IFX_EBU_NAND_CON_CSMUX_E_DISABLE = 0,/* Default after reset */
18297 +    IFX_EBU_NAND_CON_CSMUX_E_ENABLE,
18298 +     };
18299 +
18300 +#define IFX_EBU_NAND_CON_ALE_P                 (1<<2)
18301 +#define IFX_EBU_NAND_CON_ALE_P_S               2
18302 +enum {
18303 +    IFX_EBU_NAND_CON_ALE_P_HIGH = 0,
18304 +    IFX_EBU_NAND_CON_ALE_P_LOW,
18305 +};
18306 +
18307 +#define IFX_EBU_NAND_CON_CLE_P                         (1<<3)
18308 +#define IFX_EBU_NAND_CON_CLE_P_S               3
18309 +enum {
18310 +    IFX_EBU_NAND_CON_CLE_P_HIGH = 0,
18311 +    IFX_EBU_NAND_CON_CLE_P_LOW,
18312 +};
18313 +
18314 +#define IFX_EBU_NAND_CON_CS_P                   (1<<4)
18315 +#define IFX_EBU_NAND_CON_CS_P_S                 4
18316 +enum {
18317 +    IFX_EBU_NAND_CON_CS_P_HIGH = 0,
18318 +    IFX_EBU_NAND_CON_CS_P_LOW,     /* Default after reset */
18319 +     };
18320 +
18321 +#define IFX_EBU_NAND_CON_SE_P                   (1<<5)
18322 +#define IFX_EBU_NAND_CON_SE_P_S                 5
18323 +enum {
18324 +    IFX_EBU_NAND_CON_SE_P_HIGH = 0,
18325 +    IFX_EBU_NAND_CON_SE_P_LOW,     /* Default after reset */
18326 +     };
18327 +#define IFX_EBU_NAND_CON_WP_P                   (1<<6)
18328 +#define IFX_EBU_NAND_CON_WP_P_S                 6
18329 +enum {
18330 +    IFX_EBU_NAND_CON_WP_P_HIGH = 0,
18331 +       IFX_EBU_NAND_CON_WP_P_LOW,     /* Default after reset */
18332 +        };
18333 +
18334 +#define IFX_EBU_NAND_CON_PRE_P                   (1<<7)
18335 +#define IFX_EBU_NAND_CON_PRE_P_S                 7
18336 +enum {
18337 +    IFX_EBU_NAND_CON_PRE_P_HIGH = 0,
18338 +    IFX_EBU_NAND_CON_PRE_P_LOW,     /* Default after reset */
18339 +     };
18340 +
18341 +#define IFX_EBU_NAND_CON_IN_CS                   (3<<8)
18342 +#define IFX_EBU_NAND_CON_IN_CS_S                 8
18343 +enum {
18344 +    IFX_EBU_NAND_CON_IN_CS0 = 0,    /* Default after reset */
18345 +    IFX_EBU_NAND_CON_IN_CS1,
18346 +     };
18347 +
18348 +#define IFX_EBU_NAND_CON_OUT_CS                   (3<<10)
18349 +#define IFX_EBU_NAND_CON_OUT_CS_S                 10
18350 +enum {
18351 +    IFX_EBU_NAND_CON_OUT_CS0 = 0,   /* Default after reset */
18352 +    IFX_EBU_NAND_CON_OUT_CS1,
18353 +     };
18354 +
18355 +#define IFX_EBU_NAND_CON_ECC                   (1<<31)
18356 +#define IFX_EBU_NAND_CON_ECC_S                 31
18357 +enum {
18358 +    IFX_EBU_NAND_CON_ECC_OFF = 0,
18359 +    IFX_EBU_NAND_CON_ECC_ON,
18360 +};
18361 +
18362 +#define IFX_EBU_NAND_CON_LAT_EN                        (0x3F << 18)
18363 +#define IFX_EBU_NAND_CON_LAT_EN_S              18
18364 +enum {
18365 +    IFX_EBU_NAND_CON_LAT_EN_DEF = 0x3D,
18366 +};
18367 +
18368 +#define IFX_EBU_NAND_ECC_CRM                   (1<<31)
18369 +#define IFX_EBU_NAND_ECC_CRM_S                 31
18370 +enum {
18371 +    IFX_EBU_NAND_ECC_CRM_DISABLE = 0,
18372 +    IFX_EBU_NAND_ECC_CRM_ENABLE,
18373 +};
18374 +
18375 +#define IFX_EBU_NAND_ECC_PAGE                  (3<<14)
18376 +#define IFX_EBU_NAND_ECC_PAGE_S                        14
18377 +enum {
18378 +    IFX_EBU_NAND_ECC_PAGE_256 = 0,
18379 +    IFX_EBU_NAND_ECC_PAGE_512,
18380 +    IFX_EBU_NAND_ECC_PAGE_RES,
18381 +};
18382 +
18383 +#define IFX_EBU_ECC_IEN_IR                     (1<<5)
18384 +#define IFX_EBU_ECC_IEN_IR_S                   5
18385 +enum {
18386 +   IFX_EBU_ECC_IEN_DISABLE = 0,
18387 +   IFX_EBU_ECC_IEN_ENABLE,
18388 +};
18389 +
18390 +#define IFX_EBU_NAND_ECC_STATE                 (3<<0)
18391 +#define IFX_EBU_NAND_ECC_STATE_S               0
18392 +
18393 +#define IFX_EBU_NAND_ECC_ROW_VAL               (0x1FF<<5)
18394 +#define IFX_EBU_NAND_ECC_ROW_VAL_S             5
18395 +
18396 +#define IFX_EBU_NAND_ECC_BIT_POS               (7<<2)
18397 +#define IFX_EBU_NAND_ECC_BIT_POS_S             2
18398 +
18399 +#define IFX_EBU_NAND_WAIT_RD                    (0x1)
18400 +#define IFX_EBU_NAND_WAIT_BY_E                  (1<<1)
18401 +#define IFX_EBU_NAND_WAIT_RD_E                  (1<<2)
18402 +#define IFX_EBU_NAND_WAIT_WR_C                  (1<<3)
18403 +
18404 +#define IFX_EBU_NAND_ECC0                       (volatile u32*)(IFX_EBU + 0xB8)
18405 +#define IFX_EBU_NAND_ECC_AC                     (volatile u32*)(IFX_EBU + 0xBC)
18406 +
18407 +
18408 +
18409 +/***********************************************************************/
18410 +/*  Module      :  SDRAM register address and bits                     */
18411 +/***********************************************************************/
18412 +
18413 +#define IFX_SDRAM                               (KSEG1 | 0x1F800000)
18414 +
18415 +/***MC Access Error Cause Register***/
18416 +#define IFX_SDRAM_MC_ERRCAUSE                   ((volatile u32*)(IFX_SDRAM + 0x0100))
18417 +#define IFX_SDRAM_MC_ERRCAUSE_ERR               (1 << 31)
18418 +#define IFX_SDRAM_MC_ERRCAUSE_PORT(value)       (((( 1 << 4) - 1) & (value)) << 16)
18419 +#define IFX_SDRAM_MC_ERRCAUSE_CAUSE(value)      (((( 1 << 2) - 1) & (value)) << 0)
18420 +#define IFX_SDRAM_MC_ERRCAUSE_Res(value)        (((( 1 << NaN) - 1) & (value)) << NaN)
18421 +
18422 +/***MC Access Error Address Register***/
18423 +#define IFX_SDRAM_MC_ERRADDR                    ((volatile u32*)(IFX_SDRAM + 0x0108))
18424 +
18425 +/***MC I/O General Purpose Register***/
18426 +#define IFX_SDRAM_MC_IOGP                       ((volatile u32*)(IFX_SDRAM + 0x0800))
18427 +#define IFX_SDRAM_MC_IOGP_GPR6(value)           (((( 1 << 4) - 1) & (value)) << 28)
18428 +#define IFX_SDRAM_MC_IOGP_GPR5(value)           (((( 1 << 4) - 1) & (value)) << 24)
18429 +#define IFX_SDRAM_MC_IOGP_GPR4(value)           (((( 1 << 4) - 1) & (value)) << 20)
18430 +#define IFX_SDRAM_MC_IOGP_GPR3(value)           (((( 1 << 4) - 1) & (value)) << 16)
18431 +#define IFX_SDRAM_MC_IOGP_GPR2(value)           (((( 1 << 4) - 1) & (value)) << 12)
18432 +#define IFX_SDRAM_MC_IOGP_CPS                   (1 << 11)
18433 +#define IFX_SDRAM_MC_IOGP_CLKDELAY(value)       (((( 1 << 3) - 1) & (value)) << 8)
18434 +#define IFX_SDRAM_MC_IOGP_CLKRAT(value)         (((( 1 << 4) - 1) & (value)) << 4)
18435 +#define IFX_SDRAM_MC_IOGP_RDDEL(value)          (((( 1 << 4) - 1) & (value)) << 0)
18436 +
18437 +/***MC Self Refresh Register***/
18438 +#define IFX_SDRAM_MC_SELFRFSH                   ((volatile u32*)(IFX_SDRAM + 0x0A00))
18439 +#define IFX_SDRAM_MC_SELFRFSH_PWDS              (1 << 1)
18440 +#define IFX_SDRAM_MC_SELFRFSH_PWD               (1 << 0)
18441 +#define IFX_SDRAM_MC_SELFRFSH_Res(value)        (((( 1 << 30) - 1) & (value)) << 2)
18442 +
18443 +/***MC Enable Register***/
18444 +#define IFX_SDRAM_MC_CTRLENA                    ((volatile u32*)(IFX_SDRAM + 0x1000))
18445 +#define IFX_SDRAM_MC_CTRLENA_ENA                (1 << 0)
18446 +#define IFX_SDRAM_MC_CTRLENA_Res(value)         (((( 1 << 31) - 1) & (value)) << 1)
18447 +
18448 +/***MC Mode Register Setup Code***/
18449 +#define IFX_SDRAM_MC_MRSCODE                    ((volatile u32*)(IFX_SDRAM + 0x1008))
18450 +#define IFX_SDRAM_MC_MRSCODE_UMC(value)         (((( 1 << 5) - 1) & (value)) << 7)
18451 +#define IFX_SDRAM_MC_MRSCODE_CL(value)          (((( 1 << 3) - 1) & (value)) << 4)
18452 +#define IFX_SDRAM_MC_MRSCODE_WT                 (1 << 3)
18453 +#define IFX_SDRAM_MC_MRSCODE_BL(value)          (((( 1 << 3) - 1) & (value)) << 0)
18454 +
18455 +/***MC Configuration Data-word Width Register***/
18456 +#define IFX_SDRAM_MC_CFGDW                      ((volatile u32*)(IFX_SDRAM + 0x1010))
18457 +#define IFX_SDRAM_MC_CFGDW_DW(value)            (((( 1 << 4) - 1) & (value)) << 0)
18458 +#define IFX_SDRAM_MC_CFGDW_Res(value)           (((( 1 << 28) - 1) & (value)) << 4)
18459 +
18460 +/***MC Configuration Physical Bank 0 Register***/
18461 +#define IFX_SDRAM_MC_CFGPB0                     ((volatile u32*)(IFX_SDRAM + 0x1018))
18462 +#define IFX_SDRAM_MC_CFGPB0_MCSEN0(value)       (((( 1 << 4) - 1) & (value)) << 12)
18463 +#define IFX_SDRAM_MC_CFGPB0_BANKN0(value)       (((( 1 << 4) - 1) & (value)) << 8)
18464 +#define IFX_SDRAM_MC_CFGPB0_ROWW0(value)        (((( 1 << 4) - 1) & (value)) << 4)
18465 +#define IFX_SDRAM_MC_CFGPB0_COLW0(value)        (((( 1 << 4) - 1) & (value)) << 0)
18466 +#define IFX_SDRAM_MC_CFGPB0_Res(value)          (((( 1 << 16) - 1) & (value)) << 16)
18467 +
18468 +/***MC Latency Register***/
18469 +#define IFX_SDRAM_MC_LATENCY                    ((volatile u32*)(IFX_SDRAM + 0x1038))
18470 +#define IFX_SDRAM_MC_LATENCY_TRP(value)         (((( 1 << 4) - 1) & (value)) << 16)
18471 +#define IFX_SDRAM_MC_LATENCY_TRAS(value)        (((( 1 << 4) - 1) & (value)) << 12)
18472 +#define IFX_SDRAM_MC_LATENCY_TRCD(value)        (((( 1 << 4) - 1) & (value)) << 8)
18473 +#define IFX_SDRAM_MC_LATENCY_TDPL(value)        (((( 1 << 4) - 1) & (value)) << 4)
18474 +#define IFX_SDRAM_MC_LATENCY_TDAL(value)        (((( 1 << 4) - 1) & (value)) << 0)
18475 +#define IFX_SDRAM_MC_LATENCY_Res(value)         (((( 1 << 12) - 1) & (value)) << 20)
18476 +
18477 +/***MC Refresh Cycle Time Register***/
18478 +#define IFX_SDRAM_MC_TREFRESH                   ((volatile u32*)(IFX_SDRAM + 0x1040))
18479 +#define IFX_SDRAM_MC_TREFRESH_TREF(value)       (((( 1 << 13) - 1) & (value)) << 0)
18480 +#define IFX_SDRAM_MC_TREFRESH_Res(value)        (((( 1 << 19) - 1) & (value)) << 13)
18481 +
18482 +/***MC Status Register***/
18483 +#define IFX_SDRAM_MC_STAT                       ((volatile u32*)(IFX_SDRAM + 0x0070))
18484 +
18485 +/***MC DDR Control Register 00***/
18486 +#define IFX_DDR_MC_DC00                         ((volatile u32*)(IFX_SDRAM + 0x1000))
18487 +/***MC DDR Control Register 03***/
18488 +#define IFX_DDR_MC_DC03                         ((volatile u32*)(IFX_SDRAM + 0x1030))
18489 +/***MC DDR Control Register 17***/
18490 +#define IFX_DDR_MC_DC17                         ((volatile u32*)(IFX_SDRAM + 0x1110))
18491 +
18492 +/***********************************************************************/
18493 +/*  Module      :  ASC1 register address and bits                      */
18494 +/***********************************************************************/
18495 +
18496 +#define IFX_ASC1                                (KSEG1 | 0x1E100C00)
18497 +
18498 +/***ASC Clock Control Register***/
18499 +#define IFX_ASC1_CLC                            ((volatile u32*)(IFX_ASC1 + 0x0000))
18500 +#define IFX_ASC1_CLC_RMC(value)                 (((( 1 << 8) - 1) & (value)) << 8)
18501 +#define IFX_ASC1_CLC_DISS                       (1 << 1)
18502 +#define IFX_ASC1_CLC_DISR                       (1 << 0)
18503 +
18504 +/***ASC Port Input Select Register***/
18505 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
18506 +#define IFX_ASC1_PISEL                          ((volatile u32*)(IFX_ASC1 + 0x0004))
18507 +#define IFX_ASC1_PISEL_RIS                      (1 << 0)
18508 +
18509 +/***ASC Control Register***/
18510 +#define IFX_ASC1_CON                            ((volatile u32*)(IFX_ASC1 + 0x0010))
18511 +#define IFX_ASC1_CON_BEN                        (1 << 20)
18512 +#define IFX_ASC1_CON_TOEN                       (1 << 20)
18513 +#define IFX_ASC1_CON_ROEN                       (1 << 19)
18514 +#define IFX_ASC1_CON_RUEN                       (1 << 18)
18515 +#define IFX_ASC1_CON_FEN                        (1 << 17)
18516 +#define IFX_ASC1_CON_PAL                        (1 << 16)
18517 +#define IFX_ASC1_CON_R                          (1 << 15)
18518 +#define IFX_ASC1_CON_ACO                        (1 << 14)
18519 +#define IFX_ASC1_CON_LB                         (1 << 13)
18520 +#define IFX_ASC1_CON_ERCLK                      (1 << 10)
18521 +#define IFX_ASC1_CON_FDE                        (1 << 9)
18522 +#define IFX_ASC1_CON_BRS                        (1 << 8)
18523 +#define IFX_ASC1_CON_STP                        (1 << 7)
18524 +#define IFX_ASC1_CON_SP                         (1 << 6)
18525 +#define IFX_ASC1_CON_ODD                        (1 << 5)
18526 +#define IFX_ASC1_CON_PEN                        (1 << 4)
18527 +#define IFX_ASC1_CON_M(value)                   (((( 1 << 3) - 1) & (value)) << 0)
18528 +
18529 +/***ASC Staus Register***/
18530 +#define IFX_ASC1_STATE                          ((volatile u32*)(IFX_ASC1 + 0x0014))
18531 +/***ASC Write Hardware Modified Control Register***/
18532 +#define IFX_ASC1_WHBSTATE                       ((volatile u32*)(IFX_ASC1 + 0x0018))
18533 +#define IFX_ASC1_WHBSTATE_SETBE                 (1 << 113)
18534 +#define IFX_ASC1_WHBSTATE_SETTOE                (1 << 12)
18535 +#define IFX_ASC1_WHBSTATE_SETROE                (1 << 11)
18536 +#define IFX_ASC1_WHBSTATE_SETRUE                (1 << 10)
18537 +#define IFX_ASC1_WHBSTATE_SETFE                 (1 << 19)
18538 +#define IFX_ASC1_WHBSTATE_SETPE                 (1 << 18)
18539 +#define IFX_ASC1_WHBSTATE_CLRBE                 (1 << 17)
18540 +#define IFX_ASC1_WHBSTATE_CLRTOE                (1 << 6)
18541 +#define IFX_ASC1_WHBSTATE_CLRROE                (1 << 5)
18542 +#define IFX_ASC1_WHBSTATE_CLRRUE                (1 << 4)
18543 +#define IFX_ASC1_WHBSTATE_CLRFE                 (1 << 3)
18544 +#define IFX_ASC1_WHBSTATE_CLRPE                 (1 << 2)
18545 +#define IFX_ASC1_WHBSTATE_SETREN                (1 << 1)
18546 +#define IFX_ASC1_WHBSTATE_CLRREN                (1 << 0)
18547 +
18548 +/***ASC Baudrate Timer/Reload Register***/
18549 +#define IFX_ASC1_BG                             ((volatile u32*)(IFX_ASC1 + 0x0050))
18550 +#define IFX_ASC1_BG_BR_VALUE(value)             (((( 1 << 13) - 1) & (value)) << 0)
18551 +
18552 +/***ASC Fractional Divider Register***/
18553 +#define IFX_ASC1_FDV                            ((volatile u32*)(IFX_ASC1 + 0x0018))
18554 +#define IFX_ASC1_FDV_FD_VALUE(value)            (((( 1 << 9) - 1) & (value)) << 0)
18555 +
18556 +/***ASC Transmit Buffer Register***/
18557 +#define IFX_ASC1_TBUF                           ((volatile u32*)(IFX_ASC1 + 0x0020))
18558 +#define IFX_ASC1_TBUF_TD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
18559 +
18560 +/***ASC Receive Buffer Register***/
18561 +#define IFX_ASC1_RBUF                           ((volatile u32*)(IFX_ASC1 + 0x0024))
18562 +#define IFX_ASC1_RBUF_RD_VALUE(value)           (((( 1 << 9) - 1) & (value)) << 0)
18563 +
18564 +/***ASC Autobaud Control Register***/
18565 +#define IFX_ASC1_ABCON                          ((volatile u32*)(IFX_ASC1 + 0x0030))
18566 +#define IFX_ASC1_ABCON_RXINV                    (1 << 11)
18567 +#define IFX_ASC1_ABCON_TXINV                    (1 << 10)
18568 +#define IFX_ASC1_ABCON_ABEM(value)              (((( 1 << 2) - 1) & (value)) << 8)
18569 +#define IFX_ASC1_ABCON_FCDETEN                  (1 << 4)
18570 +#define IFX_ASC1_ABCON_ABDETEN                  (1 << 3)
18571 +#define IFX_ASC1_ABCON_ABSTEN                   (1 << 2)
18572 +#define IFX_ASC1_ABCON_AUREN                    (1 << 1)
18573 +#define IFX_ASC1_ABCON_ABEN                     (1 << 0)
18574 +
18575 +/***Receive FIFO Control Register***/
18576 +#define IFX_ASC1_RXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0040))
18577 +#define IFX_ASC1_RXFCON_RXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
18578 +#define IFX_ASC1_RXFCON_RXFFLU                  (1 << 1)
18579 +#define IFX_ASC1_RXFCON_RXFEN                   (1 << 0)
18580 +
18581 +/***Transmit FIFO Control Register***/
18582 +#define IFX_ASC1_TXFCON                         ((volatile u32*)(IFX_ASC1 + 0x0044))
18583 +#define IFX_ASC1_TXFCON_TXFITL(value)           (((( 1 << 6) - 1) & (value)) << 8)
18584 +#define IFX_ASC1_TXFCON_TXFFLU                  (1 << 1)
18585 +#define IFX_ASC1_TXFCON_TXFEN                   (1 << 0)
18586 +
18587 +/***FIFO Status Register***/
18588 +#define IFX_ASC1_FSTAT                          ((volatile u32*)(IFX_ASC1 + 0x0048))
18589 +#define IFX_ASC1_FSTAT_TXFFL(value)             (((( 1 << 6) - 1) & (value)) << 8)
18590 +#define IFX_ASC1_FSTAT_RXFFL(value)             (((( 1 << 6) - 1) & (value)) << 0)
18591 +#define IFX_ASC1_FSTAT_TXFREE_GET(value)        (((value) >> 24) & ((1 << 6) - 1))
18592 +#define IFX_ASC1_FSTAT_TXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 24)
18593 +#define IFX_ASC1_FSTAT_RXFREE_GET(value)        (((value) >> 16) & ((1 << 6) - 1))
18594 +#define IFX_ASC1_FSTAT_RXFREE_SET(value)        (((( 1 << 6) - 1) & (value)) << 16)
18595 +#define IFX_ASC1_FSTAT_TXFFL_GET(value)         (((value) >> 8) & ((1 << 6) - 1))
18596 +#define IFX_ASC1_FSTAT_TXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 8)
18597 +#define IFX_ASC1_FSTAT_RXFFL_GET(value)         (((value) >> 0) & ((1 << 6) - 1))
18598 +#define IFX_ASC1_FSTAT_RXFFL_SET(value)         (((( 1 << 6) - 1) & (value)) << 0)
18599 +
18600 +
18601 +/***ASC Autobaud Status Register***/
18602 +#define IFX_ASC1_ABSTAT                         ((volatile u32*)(IFX_ASC1 + 0x0034))
18603 +#define IFX_ASC1_ABSTAT_DETWAIT                 (1 << 4)
18604 +#define IFX_ASC1_ABSTAT_SCCDET                  (1 << 3)
18605 +#define IFX_ASC1_ABSTAT_SCSDET                  (1 << 2)
18606 +#define IFX_ASC1_ABSTAT_FCCDET                  (1 << 1)
18607 +#define IFX_ASC1_ABSTAT_FCSDET                  (1 << 0)
18608 +
18609 +/***ASC Write HW Modified Autobaud Status Register***/
18610 +#define IFX_ASC1_WHBABSTAT                      ((volatile u32*)(IFX_ASC1 + 0x003C))
18611 +#define IFX_ASC1_WHBABSTAT_SETDETWAIT           (1 << 9)
18612 +#define IFX_ASC1_WHBABSTAT_CLRDETWAIT           (1 << 8)
18613 +#define IFX_ASC1_WHBABSTAT_SETSCCDET            (1 << 7)
18614 +#define IFX_ASC1_WHBABSTAT_CLRSCCDET            (1 << 6)
18615 +#define IFX_ASC1_WHBABSTAT_SETSCSDET            (1 << 5)
18616 +#define IFX_ASC1_WHBABSTAT_CLRSCSDET            (1 << 4)
18617 +#define IFX_ASC1_WHBABSTAT_SETFCCDET            (1 << 3)
18618 +#define IFX_ASC1_WHBABSTAT_CLRFCCDET            (1 << 2)
18619 +#define IFX_ASC1_WHBABSTAT_SETFCSDET            (1 << 1)
18620 +#define IFX_ASC1_WHBABSTAT_CLRFCSDET            (1 << 0)
18621 +
18622 +/***ASC IRNCR0 **/
18623 +#define IFX_ASC1_IRNREN                         ((volatile u32*)(IFX_ASC1 + 0x00F4))
18624 +#define IFX_ASC1_IRNICR                         ((volatile u32*)(IFX_ASC1 + 0x00FC))
18625 +/***ASC IRNCR1 **/
18626 +#define IFX_ASC1_IRNCR                          ((volatile u32*)(IFX_ASC1 + 0x00F8))
18627 +#define IFX_ASC_IRNCR_TIR                       0x1
18628 +#define IFX_ASC_IRNCR_RIR                       0x2
18629 +#define IFX_ASC_IRNCR_EIR                       0x4
18630 +
18631 +
18632 +
18633 +/***********************************************************************/
18634 +/*  Module      :  DMA register address and bits                       */
18635 +/***********************************************************************/
18636 +
18637 +#define IFX_DMA                                 (KSEG1 | 0x1E104100)
18638 +
18639 +#define IFX_DMA_BASE                            IFX_DMA
18640 +#define IFX_DMA_CLC                             (volatile u32*)(IFX_DMA_BASE + 0x00)
18641 +#define IFX_DMA_ID                              (volatile u32*)(IFX_DMA_BASE + 0x08)
18642 +#define IFX_DMA_CTRL                            (volatile u32*)(IFX_DMA_BASE + 0x10)
18643 +#define IFX_DMA_CPOLL                           (volatile u32*)(IFX_DMA_BASE + 0x14)
18644 +
18645 +#define IFX_DMA_CS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x18 + 0x38 * (i))
18646 +#define IFX_DMA_CCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x1C + 0x38 * (i))
18647 +#define IFX_DMA_CDBA(i)                         (volatile u32*)(IFX_DMA_BASE + 0x20 + 0x38 * (i))
18648 +#define IFX_DMA_CDLEN(i)                        (volatile u32*)(IFX_DMA_BASE + 0x24 + 0x38 * (i))
18649 +#define IFX_DMA_CIS(i)                          (volatile u32*)(IFX_DMA_BASE + 0x28 + 0x38 * (i))
18650 +#define IFX_DMA_CIE(i)                          (volatile u32*)(IFX_DMA_BASE + 0x2C + 0x38 * (i))
18651 +
18652 +#define IFX_DMA_CGBL                            (volatile u32*)(IFX_DMA_BASE + 0x30)
18653 +
18654 +#define IFX_DMA_CDPTNRD(i)                      (volatile u32*)(IFX_DMA_BASE + 0x34 + 0x04 * (i))
18655 +
18656 +#define IFX_DMA_PS(i)                           (volatile u32*)(IFX_DMA_BASE + 0x40 + 0x30 * (i))
18657 +#define IFX_DMA_PCTRL(i)                        (volatile u32*)(IFX_DMA_BASE + 0x44 + 0x30 * (i))
18658 +
18659 +#define IFX_DMA_IRNEN                           (volatile u32*)(IFX_DMA_BASE + 0xf4)
18660 +#define IFX_DMA_IRNCR                           (volatile u32*)(IFX_DMA_BASE + 0xf8)
18661 +#define IFX_DMA_IRNICR                          (volatile u32*)(IFX_DMA_BASE + 0xfc)
18662 +/* Global Software Reset (0) */
18663 +#define IFX_DMA_CTRL_RST                        (0x1)
18664 +
18665 +/* Channel Polling Register */
18666 +
18667 +/* Enable (31) */
18668 +#define IFX_DMA_CPOLL_EN                        (0x1 << 31)
18669 +#define IFX_DMA_CPOLL_EN_VAL(val)               (((val) & 0x1) << 31)
18670 +
18671 +/* Counter (15:4) */
18672 +#define IFX_DMA_CPOLL_CNT                       (0xfff << 4)
18673 +#define IFX_DMA_CPOLL_CNT_VAL(val)              (((val) & 0xfff) << 4)
18674 +
18675 +/* Channel Control Register */
18676 +
18677 +/* Peripheral to Peripheral Copy (24) */
18678 +#define IFX_DMA_CCTRL_P2PCPY                    (0x1 << 24)
18679 +#define IFX_DMA_CCTRL_P2PCPY_VAL(val)           (((val) & 0x1) << 24)
18680 +#define IFX_DMA_CCTRL_P2PCPY_GET(val)           ((((val) & IFX_DMA_CCTRL_P2PCPY) >> 24) & 0x1)
18681 +
18682 +/* Channel Weight for Transmit Direction (17:16) */
18683 +#define IFX_DMA_CCTRL_TXWGT                     (0x3 << 16)
18684 +#define IFX_DMA_CCTRL_TXWGT_VAL(val)            (((val) & 0x3) << 16)
18685 +#define IFX_DMA_CCTRL_TXWGT_GET(val)            ((((val) & IFX_DMA_CCTRL_TXWGT) >> 16) & 0x3)
18686 +
18687 +/* Port Assignment (13:11) */
18688 +#define IFX_DMA_CCTRL_PRTNR                     (0x7 << 11)
18689 +#define IFX_DMA_CCTRL_PRTNR_GET(val)            ((((val) & IFX_DMA_CCTRL_PRTNR) >> 11) & 0x7)
18690 +
18691 +/* Class (10:9) */
18692 +#define IFX_DMA_CCTRL_CLASS                     (0x3 << 9)
18693 +#define IFX_DMA_CCTRL_CLASS_VAL(val)            (((val) & 0x3) << 9)
18694 +#define IFX_DMA_CCTRL_CLASS_GET(val)            ((((val) & IFX_DMA_CCTRL_CLASS) >> 9) & 0x3)
18695 +
18696 +/* Direction (8) */
18697 +#define IFX_DMA_CCTRL_DIR                       (0x1 << 8)
18698 +/* Reset (1) */
18699 +#define IFX_DMA_CCTRL_RST                       (0x1 << 1)
18700 +/* Channel On or Off (0) */
18701 +#define IFX_DMA_CCTRL_ON                        (0x1)
18702 +
18703 +/* Channel Interrupt Status Register  */
18704 +
18705 +/* SAI Read Error Interrupt (5) */
18706 +#define IFX_DMA_CIS_RDERR                       (0x1 << 5)
18707 +/* Channel Off Interrupt (4) */
18708 +#define IFX_DMA_CIS_CHOFF                       (0x1 << 4)
18709 +/* Descriptor Complete Interrupt (3) */
18710 +#define IFX_DMA_CIS_DESCPT                      (0x1 << 3)
18711 +/* Descriptor Under-Run Interrupt (2) */
18712 +#define IFX_DMA_CIS_DUR                         (0x1 << 2)
18713 +/* End of Packet Interrupt (1) */
18714 +#define IFX_DMA_CIS_EOP                         (0x1 << 1)
18715 +
18716 +#define IFX_DMA_CIS_ALL                         (IFX_DMA_CIS_RDERR | IFX_DMA_CIS_CHOFF| \
18717 +                                                 IFX_DMA_CIS_DESCPT | IFX_DMA_CIS_DUR | \
18718 +                                                 IFX_DMA_CIS_EOP)
18719 +
18720 +/*  Channel Interrupt Enable Register */
18721 +
18722 +/* SAI Read Error Interrupt (5) */
18723 +#define IFX_DMA_CIE_RDERR                       (0x1 << 5)
18724 +/* Channel Off Interrupt (4) */
18725 +#define IFX_DMA_CIE_CHOFF                       (0x1 << 4)
18726 +/* Descriptor Complete Interrupt Enable (3) */
18727 +#define IFX_DMA_CIE_DESCPT                      (0x1 << 3)
18728 +/* Descriptor Under Run Interrupt Enable (2) */
18729 +#define IFX_DMA_CIE_DUR                         (0x1 << 2)
18730 +/* End of Packet Interrupt Enable (1) */
18731 +#define IFX_DMA_CIE_EOP                         (0x1 << 1)
18732 +
18733 +#define IFX_DMA_CIE_DEFAULT                     (IFX_DMA_CIE_DESCPT | IFX_DMA_CIE_EOP)
18734 +
18735 +/* Port Select Register */
18736 +
18737 +/* Port Selection (2:0) */
18738 +#define IFX_DMA_PS_PS                           (0x7)
18739 +#define IFX_DMA_PS_PS_VAL(val)                  (((val) & 0x7) << 0)
18740 +
18741 +/* Port Control Register */
18742 +
18743 +/* General Purpose Control (16) */
18744 +#define IFX_DMA_PCTRL_GPC                       (0x1 << 16)
18745 +#define IFX_DMA_PCTRL_GPC_VAL(val)              (((val) & 0x1) << 16)
18746 +
18747 +/* Port Weight for Transmit Direction (14:12) */
18748 +#define IFX_DMA_PCTRL_TXWGT                     (0x7 << 12)
18749 +#define IFX_DMA_PCTRL_TXWGT_VAL(val)            (((val) & 0x7) << 12)
18750 +/* Endianness for Transmit Direction (11:10) */
18751 +#define IFX_DMA_PCTRL_TXENDI                    (0x3 << 10)
18752 +#define IFX_DMA_PCTRL_TXENDI_VAL(val)           (((val) & 0x3) << 10)
18753 +/* Endianness for Receive Direction (9:8) */
18754 +#define IFX_DMA_PCTRL_RXENDI                    (0x3 << 8)
18755 +#define IFX_DMA_PCTRL_RXENDI_VAL(val)           (((val) & 0x3) << 8)
18756 +/* Packet Drop Enable (6) */
18757 +#define IFX_DMA_PCTRL_PDEN                      (0x1 << 6)
18758 +#define IFX_DMA_PCTRL_PDEN_VAL(val)             (((val) & 0x1) << 6)
18759 +/* Burst Length for Transmit Direction (5:4) */
18760 +#define IFX_DMA_PCTRL_TXBL                      (0x3 << 4)
18761 +#define IFX_DMA_PCTRL_TXBL_VAL(val)             (((val) & 0x3) << 4)
18762 +/* Burst Length for Receive Direction (3:2) */
18763 +#define IFX_DMA_PCTRL_RXBL                      (0x3 << 2)
18764 +#define IFX_DMA_PCTRL_RXBL_VAL(val)             (((val) & 0x3) << 2)
18765 +
18766 +
18767 +
18768 +/***********************************************************************/
18769 +/*  Module      :  Debug register address and bits                     */
18770 +/***********************************************************************/
18771 +
18772 +#define IFX_Debug                               (KSEG1 | 0x1F106000)
18773 +
18774 +/***MCD Break Bus Switch Register***/
18775 +#define IFX_Debug_MCD_BBS                       ((volatile u32*)(IFX_Debug + 0x0000))
18776 +#define IFX_Debug_MCD_BBS_BTP1                  (1 << 19)
18777 +#define IFX_Debug_MCD_BBS_BTP0                  (1 << 18)
18778 +#define IFX_Debug_MCD_BBS_BSP1                  (1 << 17)
18779 +#define IFX_Debug_MCD_BBS_BSP0                  (1 << 16)
18780 +#define IFX_Debug_MCD_BBS_BT5EN                 (1 << 15)
18781 +#define IFX_Debug_MCD_BBS_BT4EN                 (1 << 14)
18782 +#define IFX_Debug_MCD_BBS_BT5                   (1 << 13)
18783 +#define IFX_Debug_MCD_BBS_BT4                   (1 << 12)
18784 +#define IFX_Debug_MCD_BBS_BS5EN                 (1 << 7)
18785 +#define IFX_Debug_MCD_BBS_BS4EN                 (1 << 6)
18786 +#define IFX_Debug_MCD_BBS_BS5                   (1 << 5)
18787 +#define IFX_Debug_MCD_BBS_BS4                   (1 << 4)
18788 +
18789 +/***MCD Multiplexer Control Register***/
18790 +#define IFX_Debug_MCD_MCR                       ((volatile u32*)(IFX_Debug+ 0x0008))
18791 +#define IFX_Debug_MCD_MCR_MUX5                  (1 << 4)
18792 +#define IFX_Debug_MCD_MCR_MUX4                  (1 << 3)
18793 +#define IFX_Debug_MCD_MCR_MUX1                  (1 << 0)
18794 +
18795 +
18796 +
18797 +/***********************************************************************/
18798 +/*  Module      :  ICU register address and bits                       */
18799 +/***********************************************************************/
18800 +
18801 +#define IFX_ICU                                 (KSEG1 | 0x1F880200)
18802 +
18803 +#define IFX_ICU_IM0_ISR                         ((volatile u32*)(IFX_ICU + 0x0000))
18804 +#define IFX_ICU_IM0_IER                         ((volatile u32*)(IFX_ICU + 0x0008))
18805 +#define IFX_ICU_IM0_IOSR                        ((volatile u32*)(IFX_ICU + 0x0010))
18806 +#define IFX_ICU_IM0_IRSR                        ((volatile u32*)(IFX_ICU + 0x0018))
18807 +#define IFX_ICU_IM0_IMR                         ((volatile u32*)(IFX_ICU + 0x0020))
18808 +
18809 +#define IFX_ICU_IM1_ISR                         ((volatile u32*)(IFX_ICU + 0x0028))
18810 +#define IFX_ICU_IM1_IER                         ((volatile u32*)(IFX_ICU + 0x0030))
18811 +#define IFX_ICU_IM1_IOSR                        ((volatile u32*)(IFX_ICU + 0x0038))
18812 +#define IFX_ICU_IM1_IRSR                        ((volatile u32*)(IFX_ICU + 0x0040))
18813 +#define IFX_ICU_IM1_IMR                         ((volatile u32*)(IFX_ICU + 0x0048))
18814 +
18815 +#define IFX_ICU_IM2_ISR                         ((volatile u32*)(IFX_ICU + 0x0050))
18816 +#define IFX_ICU_IM2_IER                         ((volatile u32*)(IFX_ICU + 0x0058))
18817 +#define IFX_ICU_IM2_IOSR                        ((volatile u32*)(IFX_ICU + 0x0060))
18818 +#define IFX_ICU_IM2_IRSR                        ((volatile u32*)(IFX_ICU + 0x0068))
18819 +#define IFX_ICU_IM2_IMR                         ((volatile u32*)(IFX_ICU + 0x0070))
18820 +
18821 +#define IFX_ICU_IM3_ISR                         ((volatile u32*)(IFX_ICU + 0x0078))
18822 +#define IFX_ICU_IM3_IER                         ((volatile u32*)(IFX_ICU + 0x0080))
18823 +#define IFX_ICU_IM3_IOSR                        ((volatile u32*)(IFX_ICU + 0x0088))
18824 +#define IFX_ICU_IM3_IRSR                        ((volatile u32*)(IFX_ICU + 0x0090))
18825 +#define IFX_ICU_IM3_IMR                         ((volatile u32*)(IFX_ICU + 0x0098))
18826 +
18827 +#define IFX_ICU_IM4_ISR                         ((volatile u32*)(IFX_ICU + 0x00A0))
18828 +#define IFX_ICU_IM4_IER                         ((volatile u32*)(IFX_ICU + 0x00A8))
18829 +#define IFX_ICU_IM4_IOSR                        ((volatile u32*)(IFX_ICU + 0x00B0))
18830 +#define IFX_ICU_IM4_IRSR                        ((volatile u32*)(IFX_ICU + 0x00B8))
18831 +#define IFX_ICU_IM4_IMR                         ((volatile u32*)(IFX_ICU + 0x00C0))
18832 +
18833 +/***Interrupt Vector Value Register***/
18834 +#define IFX_ICU_IM_VEC_5                        ((volatile u32*)(IFX_ICU + 0x00C8))
18835 +#define IFX_ICU_IM_VEC                          ((volatile u32*)(IFX_ICU + 0x00D0))
18836 +
18837 +/***********************************************************************/
18838 +
18839 +#define IFX_ICU_VPE1                            (KSEG1 | 0x1F880300)
18840 +#define IFX_ICU1                                IFX_ICU_VPE1
18841 +
18842 +#define IFX_ICU_VPE1_IM0_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0000))
18843 +#define IFX_ICU_VPE1_IM0_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0008))
18844 +#define IFX_ICU_VPE1_IM0_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0010))
18845 +#define IFX_ICU_VPE1_IM0_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0018))
18846 +#define IFX_ICU_VPE1_IM0_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0020))
18847 +
18848 +#define IFX_ICU_VPE1_IM1_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0028))
18849 +#define IFX_ICU_VPE1_IM1_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0030))
18850 +#define IFX_ICU_VPE1_IM1_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0038))
18851 +#define IFX_ICU_VPE1_IM1_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0040))
18852 +#define IFX_ICU_VPE1_IM1_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0048))
18853 +
18854 +#define IFX_ICU_VPE1_IM2_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0050))
18855 +#define IFX_ICU_VPE1_IM2_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0058))
18856 +#define IFX_ICU_VPE1_IM2_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0060))
18857 +#define IFX_ICU_VPE1_IM2_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0068))
18858 +#define IFX_ICU_VPE1_IM2_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0070))
18859 +
18860 +#define IFX_ICU_VPE1_IM3_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0078))
18861 +#define IFX_ICU_VPE1_IM3_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0080))
18862 +#define IFX_ICU_VPE1_IM3_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0088))
18863 +#define IFX_ICU_VPE1_IM3_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x0090))
18864 +#define IFX_ICU_VPE1_IM3_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x0098))
18865 +
18866 +#define IFX_ICU_VPE1_IM4_ISR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A0))
18867 +#define IFX_ICU_VPE1_IM4_IER                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00A8))
18868 +#define IFX_ICU_VPE1_IM4_IOSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B0))
18869 +#define IFX_ICU_VPE1_IM4_IRSR                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00B8))
18870 +#define IFX_ICU_VPE1_IM4_IMR                    ((volatile u32*)(IFX_ICU_VPE1 + 0x00C0))
18871 +
18872 +/***Interrupt Vector Value Register***/
18873 +#define IFX_ICU_VPE1_IM_VEC_5                   ((volatile u32*)(IFX_ICU_VPE1 + 0x00C8))
18874 +#define IFX_ICU_VPE1_IM_VEC                     ((volatile u32*)(IFX_ICU_VPE1 + 0x00D0))
18875 +#define IFX_ICU_IM_VEC1                         IFX_ICU_VPE1_IM_VEC
18876 +
18877 +/* MSI PIC */
18878 +#define IFX_MSI_PIC_REG_BASE                    (KSEG1 | 0x1F700000)
18879 +
18880 +#define IFX_MSI_PIC_BIG_ENDIAN                  1
18881 +#define IFX_MSI_PIC_LITTLE_ENDIAN               0
18882 +
18883 +#define IFX_MSI_PCI_INT_DISABLE                 0x80000000
18884 +#define IFX_MSI_PIC_INT_LINE                    0x30000000
18885 +#define IFX_MSI_PIC_INT_LINE_S                  28
18886 +#define IFX_MSI_PIC_MSG_ADDR                    0x0FFF0000
18887 +#define IFX_MSI_PIC_MSG_ADDR_S                  16
18888 +#define IFX_MSI_PIC_MSG_DATA                    0x0000FFFF
18889 +#define IFX_MSI_PIC_MSG_DATA_S                  0x0
18890 +
18891 +/***Interrupt Vector Value Mask***/
18892 +#define IFX_ICU_IM0_VEC_MASK                    (0x3F << 0)
18893 +#define IFX_ICU_IM1_VEC_MASK                    (0x3F << 6)
18894 +#define IFX_ICU_IM2_VEC_MASK                    (0x3F << 12)
18895 +#define IFX_ICU_IM3_VEC_MASK                    (0x3F << 18)
18896 +#define IFX_ICU_IM4_VEC_MASK                    (0x3F << 24)
18897 +
18898 +/***External Interrupt Control Register***/
18899 +#define IFX_ICU_EIU                             (KSEG1 | 0x1F101000)
18900 +#define IFX_ICU_EIU_EXIN_C                      ((volatile u32 *)(IFX_ICU_EIU + 0x0000))
18901 +#define IFX_ICU_EIU_INIC                        ((volatile u32 *)(IFX_ICU_EIU + 0x0004))
18902 +#define IFX_ICU_EIU_INC                         ((volatile u32 *)(IFX_ICU_EIU + 0x0008))
18903 +#define IFX_ICU_EIU_INEN                        ((volatile u32 *)(IFX_ICU_EIU + 0x000C))
18904 +#define IFX_YIELDEN(n)                          ((volatile u32 *)(IFX_ICU_EIU + 0x0010 + (n) * 4)
18905 +#define IFX_NMI_CR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F0))
18906 +#define IFX_NMI_SR                              ((volatile u32 *)(IFX_ICU_EIU + 0x00F4))
18907 +
18908 +
18909 +
18910 +/***********************************************************************/
18911 +/*  Module      :  MPS register address and bits                       */
18912 +/***********************************************************************/
18913 +
18914 +#define IFX_MPS                                 (KSEG1 | 0x1F107000)
18915 +
18916 +#define IFX_MPS_CHIPID                          ((volatile u32*)(IFX_MPS + 0x0344))
18917 +#define IFX_MPS_CHIPID_VERSION_GET(value)       (((value) >> 28) & ((1 << 4) - 1))
18918 +#define IFX_MPS_CHIPID_VERSION_SET(value)       (((( 1 << 4) - 1) & (value)) << 28)
18919 +#define IFX_MPS_CHIPID_PARTNUM_GET(value)       (((value) >> 12) & ((1 << 16) - 1))
18920 +#define IFX_MPS_CHIPID_PARTNUM_SET(value)       (((( 1 << 16) - 1) & (value)) << 12)
18921 +#define IFX_MPS_CHIPID_MANID_GET(value)         (((value) >> 1) & ((1 << 10) - 1))
18922 +#define IFX_MPS_CHIPID_MANID_SET(value)         (((( 1 << 10) - 1) & (value)) << 1)
18923 +
18924 +
18925 +/* voice channel 0 ... 3 interrupt enable register */
18926 +#define IFX_MPS_VC0ENR                          ((volatile u32*)(IFX_MPS + 0x0000))
18927 +#define IFX_MPS_VC1ENR                          ((volatile u32*)(IFX_MPS + 0x0004))
18928 +#define IFX_MPS_VC2ENR                          ((volatile u32*)(IFX_MPS + 0x0008))
18929 +#define IFX_MPS_VC3ENR                          ((volatile u32*)(IFX_MPS + 0x000C))
18930 +/* voice channel 0 ... 3 interrupt status read register */
18931 +#define IFX_MPS_RVC0SR                          ((volatile u32*)(IFX_MPS + 0x0010))
18932 +#define IFX_MPS_RVC1SR                          ((volatile u32*)(IFX_MPS + 0x0014))
18933 +#define IFX_MPS_RVC2SR                          ((volatile u32*)(IFX_MPS + 0x0018))
18934 +#define IFX_MPS_RVC3SR                          ((volatile u32*)(IFX_MPS + 0x001C))
18935 +/* voice channel 0 ... 3 interrupt status set register */
18936 +#define IFX_MPS_SVC0SR                          ((volatile u32*)(IFX_MPS + 0x0020))
18937 +#define IFX_MPS_SVC1SR                          ((volatile u32*)(IFX_MPS + 0x0024))
18938 +#define IFX_MPS_SVC2SR                          ((volatile u32*)(IFX_MPS + 0x0028))
18939 +#define IFX_MPS_SVC3SR                          ((volatile u32*)(IFX_MPS + 0x002C))
18940 +/* voice channel 0 ... 3 interrupt status clear register */
18941 +#define IFX_MPS_CVC0SR                          ((volatile u32*)(IFX_MPS + 0x0030))
18942 +#define IFX_MPS_CVC1SR                          ((volatile u32*)(IFX_MPS + 0x0034))
18943 +#define IFX_MPS_CVC2SR                          ((volatile u32*)(IFX_MPS + 0x0038))
18944 +#define IFX_MPS_CVC3SR                          ((volatile u32*)(IFX_MPS + 0x003C))
18945 +/* common status 0 and 1 read register */
18946 +#define IFX_MPS_RAD0SR                          ((volatile u32*)(IFX_MPS + 0x0040))
18947 +#define IFX_MPS_RAD1SR                          ((volatile u32*)(IFX_MPS + 0x0044))
18948 +/* common status 0 and 1 set register */
18949 +#define IFX_MPS_SAD0SR                          ((volatile u32*)(IFX_MPS + 0x0048))
18950 +#define IFX_MPS_SAD1SR                          ((volatile u32*)(IFX_MPS + 0x004C))
18951 +/* common status 0 and 1 clear register */
18952 +#define IFX_MPS_CAD0SR                          ((volatile u32*)(IFX_MPS + 0x0050))
18953 +#define IFX_MPS_CAD1SR                          ((volatile u32*)(IFX_MPS + 0x0054))
18954 +/* common status 0 and 1 enable register */
18955 +#define IFX_MPS_AD0ENR                          ((volatile u32*)(IFX_MPS + 0x0058))
18956 +#define IFX_MPS_AD1ENR                          ((volatile u32*)(IFX_MPS + 0x005C))
18957 +/* notification enable register */
18958 +#define IFX_MPS_CPU0_NFER                       ((volatile u32*)(IFX_MPS + 0x0060))
18959 +#define IFX_MPS_CPU1_NFER                       ((volatile u32*)(IFX_MPS + 0x0064))
18960 +/* CPU to CPU interrup request register */
18961 +#define IFX_MPS_CPU0_2_CPU1_IRR                 ((volatile u32*)(IFX_MPS + 0x0070))
18962 +#define IFX_MPS_CPU0_2_CPU1_IER                 ((volatile u32*)(IFX_MPS + 0x0074))
18963 +/* Global interrupt request and request enable register */
18964 +#define IFX_MPS_GIRR                            ((volatile u32*)(IFX_MPS + 0x0078))
18965 +#define IFX_MPS_GIER                            ((volatile u32*)(IFX_MPS + 0x007C))
18966 +
18967 +#define IFX_MPS_SRAM                            ((volatile u32*)(KSEG1 | 0x1F200000))
18968 +
18969 +#define IFX_MPS_VCPU_FW_AD                      ((volatile u32*)(KSEG1 | 0x1F2001E0))
18970 +
18971 +#define IFX_FUSE_ID_CFG                         ((volatile u32*)(KSEG1 | 0x1F107350))
18972 +#define IFX_FUSE_BASE_ADDR                      (KSEG1 | 0x1F107354)
18973 +
18974 +
18975 +
18976 +/************************************************************************/
18977 +/*   Module       :   DEU register address and bits                     */
18978 +/************************************************************************/
18979 +
18980 +#define IFX_DEU_BASE_ADDR                       (KSEG1 | 0x1E103100)
18981 +
18982 +/*   DEU Control Register */
18983 +#define IFX_DEU_CLK                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0000))
18984 +#define IFX_DEU_ID                              ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0008))
18985 +
18986 +/*   DEU control register */
18987 +#define IFX_DES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0010))
18988 +#define IFX_DES_IHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0014))
18989 +#define IFX_DES_ILR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0018))
18990 +#define IFX_DES_K1HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x001C))
18991 +#define IFX_DES_K1LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0020))
18992 +#define IFX_DES_K3HR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0024))
18993 +#define IFX_DES_K3LR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0028))
18994 +#define IFX_DES_IVHR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x002C))
18995 +#define IFX_DES_IVLR                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0030))
18996 +#define IFX_DES_OHR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0040))
18997 +#define IFX_DES_OLR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
18998 +
18999 +/* AES DEU register */
19000 +#define IFX_AES_CON                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0050))
19001 +#define IFX_AES_ID3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0054))
19002 +#define IFX_AES_ID2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0058))
19003 +#define IFX_AES_ID1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x005C))
19004 +#define IFX_AES_ID0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0060))
19005 +
19006 +/* AES Key register */
19007 +#define IFX_AES_K7R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0064))
19008 +#define IFX_AES_K6R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0068))
19009 +#define IFX_AES_K5R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x006C))
19010 +#define IFX_AES_K4R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0070))
19011 +#define IFX_AES_K3R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0074))
19012 +#define IFX_AES_K2R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0078))
19013 +#define IFX_AES_K1R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x007C))
19014 +#define IFX_AES_K0R                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0080))
19015 +
19016 +/* AES vector register */
19017 +#define IFX_AES_IV3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0084))
19018 +#define IFX_AES_IV2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0088))
19019 +#define IFX_AES_IV1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x008C))
19020 +#define IFX_AES_IV0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0090))
19021 +#define IFX_AES_0D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0094))
19022 +#define IFX_AES_0D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0098))
19023 +#define IFX_AES_OD1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x009C))
19024 +#define IFX_AES_OD0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00A0))
19025 +
19026 +/* ARC4 DEU register */
19027 +#define IFX_ARC4_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0100))
19028 +#define IFX_ARC4_IDLEN                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0114))
19029 +#define IFX_ARC4_ID3R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0118))
19030 +#define IFX_ARC4_ID2R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x011C))
19031 +#define IFX_ARC4_ID1R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0120))
19032 +#define IFX_ARC4_ID0R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0124))
19033 +
19034 +/* ARC4 Key register */
19035 +#define IFX_ARC4_K3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0104))
19036 +#define IFX_ARC4_K2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0108))
19037 +#define IFX_ARC4_K1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x010C))
19038 +#define IFX_ARC4_K0R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0110))
19039 +
19040 +/* ARC4 vector register */
19041 +#define IFX_ARC4_OD3R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0128))
19042 +#define IFX_ARC4_OD2R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x012C))
19043 +#define IFX_ARC4_OD1R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0130))
19044 +#define IFX_ARC4_OD0R                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x0134))
19045 +
19046 +/* hash control register */
19047 +#define IFX_HASH_CON                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B0))
19048 +#define IFX_HASH_MR                             ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B4))
19049 +#define IFX_HASH_D1R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00B8))
19050 +#define IFX_HASH_D2R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00BC))
19051 +#define IFX_HASH_D3R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C0))
19052 +#define IFX_HASH_D4R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C4))
19053 +#define IFX_HASH_D5R                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00C8))
19054 +
19055 +#define IFX_HMAC_KIDX                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D0))
19056 +#define IFX_HMAC_KEY                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D4))
19057 +#define IFX_HMAC_DBN                            ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00D8))
19058 +
19059 +#define IFX_DEU_DMA_CON                         ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00EC))
19060 +
19061 +#define IFX_DEU_IRNEN                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F4))
19062 +#define IFX_DEU_IRNCR                           ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00F8))
19063 +#define IFX_DEU_IRNICR                          ((volatile u32 *)(IFX_DEU_BASE_ADDR + 0x00FC))
19064 +
19065 +
19066 +
19067 +/************************************************************************/
19068 +/*   Module       :   PPE register address and bits                     */
19069 +/************************************************************************/
19070 +
19071 +#define IFX_PPE32_BASE                          (KSEG1 | 0x1E200000)
19072 +#define IFX_PPE32_DEBUG_BREAK_TRACE_REG         (IFX_PPE32_BASE + (0x0000 * 4))
19073 +#define IFX_PPE32_INT_MASK_STATUS_REG           (IFX_PPE32_BASE + (0x0030 * 4))
19074 +#define IFX_PPE32_INT_RESOURCE_REG              (IFX_PPE32_BASE + (0x0040 * 4))
19075 +#define IFX_PPE32_CDM_CODE_MEM_B0               (IFX_PPE32_BASE + (0x1000 * 4))
19076 +#define IFX_PPE32_CDM_CODE_MEM_B1               (IFX_PPE32_BASE + (0x2000 * 4))
19077 +#define IFX_PPE32_DATA_MEM_MAP_REG_BASE         (IFX_PPE32_BASE + (0x4000 * 4))
19078 +
19079 +#define IFX_PPE32_SRST                          (IFX_PPE32_BASE + 0x10080)
19080 +
19081 +/*
19082 + *    ETOP MDIO Registers
19083 + */
19084 +#define IFX_PP32_ETOP_MDIO_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0600 * 4)))
19085 +#define IFX_PP32_ETOP_MDIO_ACC                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0601 * 4)))
19086 +#define IFX_PP32_ETOP_CFG                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0602 * 4)))
19087 +#define IFX_PP32_ETOP_IG_VLAN_COS               ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0603 * 4)))
19088 +#define IFX_PP32_ETOP_IG_DSCP_COS3              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0604 * 4)))
19089 +#define IFX_PP32_ETOP_IG_DSCP_COS2              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0605 * 4)))
19090 +#define IFX_PP32_ETOP_IG_DSCP_COS1              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0606 * 4)))
19091 +#define IFX_PP32_ETOP_IG_DSCP_COS0              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0607 * 4)))
19092 +#define IFX_PP32_ETOP_IG_PLEN_CTRL              ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0608 * 4)))
19093 +#define IFX_PP32_ETOP_ISR                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060A * 4)))
19094 +#define IFX_PP32_ETOP_IER                       ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060B * 4)))
19095 +#define IFX_PP32_ETOP_VPID                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x060C * 4)))
19096 +#define IFX_PP32_ENET_MAC_CFG                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0610 * 4)))
19097 +#define IFX_PP32_ENETS_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0612 * 4)))
19098 +#define IFX_PP32_ENETS_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0613 * 4)))
19099 +#define IFX_PP32_ENETS_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0614 * 4)))
19100 +#define IFX_PP32_ENETS_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0615 * 4)))
19101 +#define IFX_PP32_ENETS_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0616 * 4)))
19102 +#define IFX_PP32_ENETS_BUF_CTRL                 ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0617 * 4)))
19103 +#define IFX_PP32_ENETS_COS_CFG                  ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0618 * 4)))
19104 +#define IFX_PP32_ENETS_IGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0619 * 4)))
19105 +#define IFX_PP32_ENETS_IGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061A * 4)))
19106 +#define IFX_PP32_ENET_MAC_DA0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061B * 4)))
19107 +#define IFX_PP32_ENET_MAC_DA1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x061C * 4)))
19108 +
19109 +#define IFX_PP32_ENETF_DBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0630 * 4)))
19110 +#define IFX_PP32_ENETF_CBA                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0631 * 4)))
19111 +#define IFX_PP32_ENETF_CFG                      ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0632 * 4)))
19112 +#define IFX_PP32_ENETF_PGCNT                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0633 * 4)))
19113 +#define IFX_PP32_ENETF_PKTCNT                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0634 * 4)))
19114 +#define IFX_PP32_ENETF_HFCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0635 * 4)))
19115 +#define IFX_PP32_ENETF_TXCTRL                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0636 * 4)))
19116 +
19117 +#define IFX_PP32_ENETF_VLCOS0                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0638 * 4)))
19118 +#define IFX_PP32_ENETF_VLCOS1                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x0639 * 4)))
19119 +#define IFX_PP32_ENETF_VLCOS2                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063A * 4)))
19120 +#define IFX_PP32_ENETF_VLCOS3                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063B * 4)))
19121 +#define IFX_PP32_ENETF_EGERR                    ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063C * 4)))
19122 +#define IFX_PP32_ENETF_EGDROP                   ((volatile u32 *)(IFX_PPE32_DATA_MEM_MAP_REG_BASE + (0x063D * 4)))
19123 +
19124 +
19125 +/* Sharebuff SB RAM2 control data */
19126 +#define IFX_PP32_SB2_DATABASE                   ((IFX_PPE32_BASE + (0x8C00 * 4)))
19127 +#define IFX_PP32_SB2_CTRLBASE                   ((IFX_PPE32_BASE + (0x92E0 * 4)))
19128 +
19129 +
19130 +
19131 +/************************************************************************/
19132 +/*   Module       :   3-port Switch register address and bits           */
19133 +/************************************************************************/
19134 +
19135 +#define IFX_SW                                  (KSEG1 | 0x1E108000)
19136 +
19137 +#define IFX_SW_PS                               (IFX_SW + 0x000)
19138 +#define IFX_SW_P0_CTL                           (IFX_SW + 0x004)
19139 +#define IFX_SW_P1_CTL                           (IFX_SW + 0x008)
19140 +#define IFX_SW_P2_CTL                           (IFX_SW + 0x00C)
19141 +#define IFX_SW_P0_VLAN                          (IFX_SW + 0x010)
19142 +#define IFX_SW_P1_VLAN                          (IFX_SW + 0x014)
19143 +#define IFX_SW_P2_VLAN                          (IFX_SW + 0x018)
19144 +#define IFX_SW_P0_INCTL                         (IFX_SW + 0x020)
19145 +#define IFX_SW_P1_INCTL                         (IFX_SW + 0x024)
19146 +#define IFX_SW_P2_INCTL                         (IFX_SW + 0x028)
19147 +#define IFX_SW_DF_PORTMAP                       (IFX_SW + 0x02C)
19148 +#define IFX_SW_P0_ECS_Q32                       (IFX_SW + 0x030)
19149 +#define IFX_SW_P0_ECS_Q10                       (IFX_SW + 0x034)
19150 +#define IFX_SW_P0_ECW_Q32                       (IFX_SW + 0x038)
19151 +#define IFX_SW_P0_ECW_Q10                       (IFX_SW + 0x03C)
19152 +#define IFX_SW_P1_ECS_Q32                       (IFX_SW + 0x040)
19153 +#define IFX_SW_P1_ECS_Q10                       (IFX_SW + 0x044)
19154 +#define IFX_SW_P1_ECW_Q32                       (IFX_SW + 0x048)
19155 +#define IFX_SW_P1_ECW_Q10                       (IFX_SW + 0x04C)
19156 +#define IFX_SW_P2_ECS_Q32                       (IFX_SW + 0x050)
19157 +#define IFX_SW_P2_ECS_Q10                       (IFX_SW + 0x054)
19158 +#define IFX_SW_P2_ECW_Q32                       (IFX_SW + 0x058)
19159 +#define IFX_SW_P2_ECW_Q10                       (IFX_SW + 0x05C)
19160 +#define IFX_SW_INT_ENA                          (IFX_SW + 0x060)
19161 +#define IFX_SW_INT_ST                           (IFX_SW + 0x064)
19162 +#define IFX_SW_GCTL0                            (IFX_SW + 0x068)
19163 +#define IFX_SW_GCTL1                            (IFX_SW + 0x06C)
19164 +#define IFX_SW_ARP                              (IFX_SW + 0x070)
19165 +#define IFX_SW_STRM_CTL                         (IFX_SW + 0x074)
19166 +#define IFX_SW_RGMII_CTL                        (IFX_SW + 0x078)
19167 +#define IFX_SW_1P_PRT                           (IFX_SW + 0x07C)
19168 +#define IFX_SW_GBKT_SZBS                        (IFX_SW + 0x080)
19169 +#define IFX_SW_GBKT_SZEBS                       (IFX_SW + 0x084)
19170 +#define IFX_SW_BF_TH                            (IFX_SW + 0x088)
19171 +#define IFX_SW_PMAC_HD_CTL                      (IFX_SW + 0x08C)
19172 +#define IFX_SW_PMAC_SA1                         (IFX_SW + 0x090)
19173 +#define IFX_SW_PMAC_SA2                         (IFX_SW + 0x094)
19174 +#define IFX_SW_PMAC_DA1                         (IFX_SW + 0x098)
19175 +#define IFX_SW_PMAC_DA2                         (IFX_SW + 0x09C)
19176 +#define IFX_SW_PMAC_VLAN                        (IFX_SW + 0x0A0)
19177 +#define IFX_SW_PMAC_TX_IPG                      (IFX_SW + 0x0A4)
19178 +#define IFX_SW_PMAC_RX_IPG                      (IFX_SW + 0x0A8)
19179 +#define IFX_SW_ADR_TB_CTL0                      (IFX_SW + 0x0AC)
19180 +#define IFX_SW_ADR_TB_CTL1                      (IFX_SW + 0x0B0)
19181 +#define IFX_SW_ADR_TB_CTL2                      (IFX_SW + 0x0B4)
19182 +#define IFX_SW_ADR_TB_ST0                       (IFX_SW + 0x0B8)
19183 +#define IFX_SW_ADR_TB_ST1                       (IFX_SW + 0x0BC)
19184 +#define IFX_SW_ADR_TB_ST2                       (IFX_SW + 0x0C0)
19185 +#define IFX_SW_RMON_CTL                         (IFX_SW + 0x0C4)
19186 +#define IFX_SW_RMON_ST                          (IFX_SW + 0x0C8)
19187 +#define IFX_SW_MDIO_CTL                         (IFX_SW + 0x0CC)
19188 +#define IFX_SW_MDIO_DATA                        (IFX_SW + 0x0D0)
19189 +#define IFX_SW_TP_FLT_ACT                       (IFX_SW + 0x0D4)
19190 +#define IFX_SW_PRTCL_FLT_ACT                    (IFX_SW + 0x0D8)
19191 +#define IFX_SW_VLAN_FLT0                        (IFX_SW + 0x100)
19192 +#define IFX_SW_VLAN_FLT1                        (IFX_SW + 0x104)
19193 +#define IFX_SW_VLAN_FLT2                        (IFX_SW + 0x108)
19194 +#define IFX_SW_VLAN_FLT3                        (IFX_SW + 0x10C)
19195 +#define IFX_SW_VLAN_FLT4                        (IFX_SW + 0x110)
19196 +#define IFX_SW_VLAN_FLT5                        (IFX_SW + 0x114)
19197 +#define IFX_SW_VLAN_FLT6                        (IFX_SW + 0x118)
19198 +#define IFX_SW_VLAN_FLT7                        (IFX_SW + 0x11C)
19199 +#define IFX_SW_VLAN_FLT8                        (IFX_SW + 0x120)
19200 +#define IFX_SW_VLAN_FLT9                        (IFX_SW + 0x124)
19201 +#define IFX_SW_VLAN_FLT10                       (IFX_SW + 0x128)
19202 +#define IFX_SW_VLAN_FLT11                       (IFX_SW + 0x12C)
19203 +#define IFX_SW_VLAN_FLT12                       (IFX_SW + 0x130)
19204 +#define IFX_SW_VLAN_FLT13                       (IFX_SW + 0x134)
19205 +#define IFX_SW_VLAN_FLT14                       (IFX_SW + 0x138)
19206 +#define IFX_SW_VLAN_FLT15                       (IFX_SW + 0x13C)
19207 +#define IFX_SW_TP_FLT10                         (IFX_SW + 0x140)
19208 +#define IFX_SW_TP_FLT32                         (IFX_SW + 0x144)
19209 +#define IFX_SW_TP_FLT54                         (IFX_SW + 0x148)
19210 +#define IFX_SW_TP_FLT76                         (IFX_SW + 0x14C)
19211 +#define IFX_SW_DFSRV_MAP0                       (IFX_SW + 0x150)
19212 +#define IFX_SW_DFSRV_MAP1                       (IFX_SW + 0x154)
19213 +#define IFX_SW_DFSRV_MAP2                       (IFX_SW + 0x158)
19214 +#define IFX_SW_DFSRV_MAP3                       (IFX_SW + 0x15C)
19215 +#define IFX_SW_TCP_PF0                          (IFX_SW + 0x160)
19216 +#define IFX_SW_TCP_PF1                          (IFX_SW + 0x164)
19217 +#define IFX_SW_TCP_PF2                          (IFX_SW + 0x168)
19218 +#define IFX_SW_TCP_PF3                          (IFX_SW + 0x16C)
19219 +#define IFX_SW_TCP_PF4                          (IFX_SW + 0x170)
19220 +#define IFX_SW_TCP_PF5                          (IFX_SW + 0x174)
19221 +#define IFX_SW_TCP_PF6                          (IFX_SW + 0x178)
19222 +#define IFX_SW_TCP_PF7                          (IFX_SW + 0x17C)
19223 +#define IFX_SW_RA_03_00                         (IFX_SW + 0x180)
19224 +#define IFX_SW_RA_07_04                         (IFX_SW + 0x184)
19225 +#define IFX_SW_RA_0B_08                         (IFX_SW + 0x188)
19226 +#define IFX_SW_RA_0F_0C                         (IFX_SW + 0x18C)
19227 +#define IFX_SW_RA_13_10                         (IFX_SW + 0x190)
19228 +#define IFX_SW_RA_17_14                         (IFX_SW + 0x194)
19229 +#define IFX_SW_RA_1B_18                         (IFX_SW + 0x198)
19230 +#define IFX_SW_RA_1F_1C                         (IFX_SW + 0x19C)
19231 +#define IFX_SW_RA_23_20                         (IFX_SW + 0x1A0)
19232 +#define IFX_SW_RA_27_24                         (IFX_SW + 0x1A4)
19233 +#define IFX_SW_RA_2B_28                         (IFX_SW + 0x1A8)
19234 +#define IFX_SW_RA_2F_2C                         (IFX_SW + 0x1AC)
19235 +#define IFX_SW_F0                               (IFX_SW + 0x1B0)
19236 +#define IFX_SW_F1                               (IFX_SW + 0x1B4)
19237 +
19238 +/************************************************************************/
19239 +/*   Module       :   XBAR Register definition                          */
19240 +/************************************************************************/
19241 +#define IFX_XBAR_REG_BASE                        (KSEG1 | 0x1F400000)
19242 +
19243 +#define IFX_XBAR_ALWAYS_LAST                     (volatile u32*)(IFX_XBAR_REG_BASE + 0x430)
19244 +#define IFX_XBAR_FPI_BURST_EN                     0x00000002
19245 +#define IFX_XBAR_AHB_BURST_EN                     0x00000004
19246 +#define IFX_XBAR_DDR_SEL_EN                       0x00000001
19247 +
19248 +/*
19249 + *  Routine for Voice
19250 + */
19251 +extern const void (*ifx_bsp_basic_mps_decrypt)(unsigned int addr, int n);
19252 +extern int ifx_is_vr9_a21_chip(void);
19253 +
19254 +#endif /* VR9_H */
19255 diff --git a/arch/mips/include/asm/ifx/vr9/vr9_ref_board.h b/arch/mips/include/asm/ifx/vr9/vr9_ref_board.h
19256 new file mode 100644
19257 index 0000000..4dfe3dc
19258 --- /dev/null
19259 +++ b/arch/mips/include/asm/ifx/vr9/vr9_ref_board.h
19260 @@ -0,0 +1,46 @@
19261 +/******************************************************************************
19262 +**
19263 +** FILE NAME    : vr9_ref_board.h
19264 +** PROJECT      : IFX UEIP
19265 +** MODULES      : BSP Basic
19266 +**
19267 +** DATE         : 27 May 2009
19268 +** AUTHOR       : Xu Liang
19269 +** DESCRIPTION  : header file for VR9
19270 +** COPYRIGHT    :       Copyright (c) 2009
19271 +**                      Infineon Technologies AG
19272 +**                      Am Campeon 1-12, 85579 Neubiberg, Germany
19273 +**
19274 +**    This program is free software; you can redistribute it and/or modify
19275 +**    it under the terms of the GNU General Public License as published by
19276 +**    the Free Software Foundation; either version 2 of the License, or
19277 +**    (at your option) any later version.
19278 +**
19279 +** HISTORY
19280 +** $Date        $Author         $Comment
19281 +** 27 May 2009   Xu Liang        The first UEIP release
19282 +*******************************************************************************/
19283 +
19284 +
19285 +
19286 +#ifndef VR9_REF_BOARD_H
19287 +#define VR9_REF_BOARD_H
19288 +
19289 +#if defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) \
19290 +    || defined(CONFIG_IFX_USIF_SPI_FLASH) || defined (CONFIG_IFX_USIF_SPI_FLASH_MODULE)
19291 +#define IFX_MTD_SPI_PART_NB               3
19292 +#define IFX_SPI_FLASH_MAX                 8
19293 +#endif /* defined(CONFIG_IFX_SPI_FLASH) || defined (CONFIG_IFX_SPI_FLASH_MODULE) */
19294 +
19295 +#if defined(CONFIG_USB_HOST_IFX) || defined(CONFIG_USB_HOST_IFX_MODULE)
19296 + #if 1
19297 +//  #define IFX_GPIO_USB_VBUS               IFX_GPIO_PIN_ID(2, 1)
19298 + #else
19299 +  #define IFX_GPIO_USB_VBUS1              IFX_GPIO_PIN_ID(1, 13)
19300 +  #define IFX_GPIO_USB_VBUS2              IFX_GPIO_PIN_ID(3, 0)
19301 + #endif
19302 +#endif
19303 +
19304 +
19305 +#endif  /* VR9_REF_BOARD_H */
19306 +
19307 diff --git a/arch/mips/include/asm/ifx/war.h b/arch/mips/include/asm/ifx/war.h
19308 new file mode 100644
19309 index 0000000..958d04d
19310 --- /dev/null
19311 +++ b/arch/mips/include/asm/ifx/war.h
19312 @@ -0,0 +1,25 @@
19313 +/*
19314 + * This file is subject to the terms and conditions of the GNU General Public
19315 + * License.  See the file "COPYING" in the main directory of this archive
19316 + * for more details.
19317 + *
19318 + * Copyright (C) 2002, 2004, 2007 by Ralf Baechle <ralf@linux-mips.org>
19319 + */
19320 +#ifndef __ASM_MIPS_IFX_WAR_H
19321 +#define __ASM_MIPS_IFX_WAR_H
19322 +
19323 +#define R4600_V1_INDEX_ICACHEOP_WAR    0
19324 +#define R4600_V1_HIT_CACHEOP_WAR       0
19325 +#define R4600_V2_HIT_CACHEOP_WAR       0
19326 +#define R5432_CP0_INTERRUPT_WAR                0
19327 +#define BCM1250_M3_WAR                 0
19328 +#define SIBYTE_1956_WAR                        0
19329 +#define MIPS4K_ICACHE_REFILL_WAR       0
19330 +#define MIPS_CACHE_SYNC_WAR            0
19331 +#define TX49XX_ICACHE_INDEX_INV_WAR    0
19332 +#define RM9000_CDEX_SMP_WAR            0
19333 +#define ICACHE_REFILLS_WORKAROUND_WAR  0
19334 +#define R10000_LLSC_WAR                        0
19335 +#define MIPS34K_MISSED_ITLB_WAR                0
19336 +
19337 +#endif /* __ASM_MIPS_IFX_WAR_H */
19338 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/cpu-feature-overrides.h b/arch/mips/include/asm/mach-lantiq/falcon/cpu-feature-overrides.h
19339 new file mode 100644
19340 index 0000000..c094e5d
19341 --- /dev/null
19342 +++ b/arch/mips/include/asm/mach-lantiq/falcon/cpu-feature-overrides.h
19343 @@ -0,0 +1,58 @@
19344 +/*
19345 + *  Lantiq FALCON specific CPU feature overrides
19346 + *
19347 + *  Copyright (C) 2010 Thomas Langer, Lantiq Deutschland
19348 + *
19349 + *  This file was derived from: include/asm-mips/cpu-features.h
19350 + *     Copyright (C) 2003, 2004 Ralf Baechle
19351 + *     Copyright (C) 2004 Maciej W. Rozycki
19352 + *
19353 + *  This program is free software; you can redistribute it and/or modify it
19354 + *  under the terms of the GNU General Public License version 2 as published
19355 + *  by the Free Software Foundation.
19356 + *
19357 + */
19358 +#ifndef __ASM_MACH_FALCON_CPU_FEATURE_OVERRIDES_H
19359 +#define __ASM_MACH_FALCON_CPU_FEATURE_OVERRIDES_H
19360 +
19361 +#define cpu_has_tlb            1
19362 +#define cpu_has_4kex           1
19363 +#define cpu_has_3k_cache       0
19364 +#define cpu_has_4k_cache       1
19365 +#define cpu_has_tx39_cache     0
19366 +#define cpu_has_sb1_cache      0
19367 +#define cpu_has_fpu            0
19368 +#define cpu_has_32fpr          0
19369 +#define cpu_has_counter                1
19370 +#define cpu_has_watch          1
19371 +#define cpu_has_divec          1
19372 +
19373 +#define cpu_has_prefetch       1
19374 +#define cpu_has_ejtag          1
19375 +#define cpu_has_llsc           1
19376 +
19377 +#define cpu_has_mips16         1
19378 +#define cpu_has_mdmx           0
19379 +#define cpu_has_mips3d         0
19380 +#define cpu_has_smartmips      0
19381 +
19382 +#define cpu_has_mips32r1       1
19383 +#define cpu_has_mips32r2       1
19384 +#define cpu_has_mips64r1       0
19385 +#define cpu_has_mips64r2       0
19386 +
19387 +#define cpu_has_dsp            1
19388 +#define cpu_has_mipsmt         1
19389 +
19390 +#define cpu_has_vint           1
19391 +#define cpu_has_veic           1
19392 +
19393 +#define cpu_has_64bits         0
19394 +#define cpu_has_64bit_zero_reg 0
19395 +#define cpu_has_64bit_gp_regs  0
19396 +#define cpu_has_64bit_addresses        0
19397 +
19398 +#define cpu_dcache_line_size() 32
19399 +#define cpu_icache_line_size() 32
19400 +
19401 +#endif /* __ASM_MACH_FALCON_CPU_FEATURE_OVERRIDES_H */
19402 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/ebu_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/ebu_reg.h
19403 new file mode 100644
19404 index 0000000..c47f5e1
19405 --- /dev/null
19406 +++ b/arch/mips/include/asm/mach-lantiq/falcon/ebu_reg.h
19407 @@ -0,0 +1,1520 @@
19408 +/******************************************************************************
19409 +
19410 +                               Copyright (c) 2010
19411 +                            Lantiq Deutschland GmbH
19412 +
19413 +  For licensing information, see the file 'LICENSE' in the root folder of
19414 +  this software module.
19415 +
19416 +******************************************************************************/
19417 +
19418 +#ifndef _ebu_reg_h
19419 +#define _ebu_reg_h
19420 +
19421 +/** \addtogroup EBU_REGISTER
19422 +   @{
19423 +*/
19424 +/* access macros */
19425 +#define ebu_r32(reg) reg_r32(&ebu->reg)
19426 +#define ebu_w32(val, reg) reg_w32(val, &ebu->reg)
19427 +#define ebu_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &ebu->reg)
19428 +#define ebu_r32_table(reg, idx) reg_r32_table(ebu->reg, idx)
19429 +#define ebu_w32_table(val, reg, idx) reg_w32_table(val, ebu->reg, idx)
19430 +#define ebu_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, ebu->reg, idx)
19431 +#define ebu_adr_table(reg, idx) adr_table(ebu->reg, idx)
19432 +
19433 +
19434 +/** EBU register structure */
19435 +struct gpon_reg_ebu
19436 +{
19437 +   /** Reserved */
19438 +   unsigned int res_0[2]; /* 0x00000000 */
19439 +   /** Module ID Register
19440 +       Module type and version identifier */
19441 +   unsigned int modid; /* 0x00000008 */
19442 +   /** Module Control Register
19443 +       This register contains general configuration information observed for all CS regions or dealing with EBU functionality that is not directly related to external memory access. */
19444 +   unsigned int modcon; /* 0x0000000C */
19445 +   /** Bus Read Configuration Register0
19446 +       Note: The actual length of field enable depends on the number of bus ports connected to the EBU. For the GPON it is a single port (the bridge to the Asynchronous Xbar) so only bit 0 is implemented with all other bits tied to '0'. */
19447 +   unsigned int busrcon0; /* 0x00000010 */
19448 +   /** Bus Read Parameters Register0 */
19449 +   unsigned int busrp0; /* 0x00000014 */
19450 +   /** Bus Write Configuration Register0
19451 +       Note: The actual length of field enable depends on the number of bus ports connected to the EBU. For the GPON it is a single port (the bridge to the Asynchronous Xbar) so only bit 0 is implemented with all other bits tied to '0'. */
19452 +   unsigned int buswcon0; /* 0x00000018 */
19453 +   /** Bus Write Parameters Register0 */
19454 +   unsigned int buswp0; /* 0x0000001C */
19455 +   /** Bus Read Configuration Register1
19456 +       Note: The actual length of field enable depends on the number of bus ports connected to the EBU. For the GPON it is a single port (the bridge to the Asynchronous Xbar) so only bit 0 is implemented with all other bits tied to '0'. */
19457 +   unsigned int busrcon1; /* 0x00000020 */
19458 +   /** Bus Read Parameters Register1 */
19459 +   unsigned int busrp1; /* 0x00000024 */
19460 +   /** Bus Write Configuration Register1
19461 +       Note: The actual length of field enable depends on the number of bus ports connected to the EBU. For the GPON it is a single port (the bridge to the Asynchronous Xbar) so only bit 0 is implemented with all other bits tied to '0'. */
19462 +   unsigned int buswcon1; /* 0x00000028 */
19463 +   /** Bus Write Parameters Register1 */
19464 +   unsigned int buswp1; /* 0x0000002C */
19465 +   /** Reserved */
19466 +   unsigned int res_1[8]; /* 0x00000030 */
19467 +   /** Bus Protocol Configuration Extension Register 0 */
19468 +   unsigned int busconext0; /* 0x00000050 */
19469 +   /** Bus Protocol Configuration Extension Register 1 */
19470 +   unsigned int busconext1; /* 0x00000054 */
19471 +   /** Reserved */
19472 +   unsigned int res_2[10]; /* 0x00000058 */
19473 +   /** Serial Flash Configuration Register
19474 +       The content of this register configures the EBU's Serial Flash protocol engine. */
19475 +   unsigned int sfcon; /* 0x00000080 */
19476 +   /** Serial Flash Timing Register
19477 +       This register defines the signal timing for the Serial Flash Access. See Section 3.18.3 on page 112 for details. */
19478 +   unsigned int sftime; /* 0x00000084 */
19479 +   /** Serial Flash Status Register
19480 +       This register holds status information on the Serial Flash device(s) attached and the EBU's Serial Flash protocol engine. */
19481 +   unsigned int sfstat; /* 0x00000088 */
19482 +   /** Serial Flash Command Register
19483 +       When writing to this register's opcode field, a command is started in the EBU's Serial Flash controller. */
19484 +   unsigned int sfcmd; /* 0x0000008C */
19485 +   /** Serial Flash Address Register
19486 +       This register holds the address to be sent (if any) with accesses to/from a Serial Flash started by writing to EBU_SFCMD (Indirect Access Mode, see Section 3.18.2.4.1 on page 103). */
19487 +   unsigned int sfaddr; /* 0x00000090 */
19488 +   /** Serial Flash Data Register
19489 +       This register holds the data being transferred (if any) with accesses to/from a Serial Flash started by writing to EBU_SFCMD (Indirect Access Mode, see Section 4.18.2.4.1 on page 116). */
19490 +   unsigned int sfdata; /* 0x00000094 */
19491 +   /** Serial Flash I/O Control Register
19492 +       This register provides additional configuration for controlling the IO pads of the Serial Flash interface. */
19493 +   unsigned int sfio; /* 0x00000098 */
19494 +   /** Reserved */
19495 +   unsigned int res_3[25]; /* 0x0000009C */
19496 +};
19497 +
19498 +
19499 +/* Fields of "Module ID Register" */
19500 +/** Feature Select
19501 +    This field indicates the types of external devices/protocols supported by the GPON version of the EBU. */
19502 +#define MODID_FSEL_MASK 0xE0000000
19503 +/** field offset */
19504 +#define MODID_FSEL_OFFSET 29
19505 +/** Support for SRAM, NAND/NOR/OneNand Flash and Cellular RAM is implemented. */
19506 +#define MODID_FSEL_SRAM_FLASH_CRAM 0x00000000
19507 +/** Support for SRAM, NAND/NOR/OneNand Flash, Cellular RAM and SDR SDRAM is implemented. */
19508 +#define MODID_FSEL_SRAM_FLASH_CRAM_SDR 0x20000000
19509 +/** Support for SRAM, NAND/NOR/OneNand Flash, Cellular RAM and SDR/DDR SDRAM is implemented. */
19510 +#define MODID_FSEL_SRAM_FLASH_CRAM_DDR 0x40000000
19511 +/** Support for SRAM, NAND/NOR/OneNand Flash, Cellular RAM, SDR/DDR SDRAM 0nd LPDDR-Flash is implemented. */
19512 +#define MODID_FSEL_SRAM_FLASH_CRAM_DDR_LPNVM 0x60000000
19513 +/** Serial Flash Support
19514 +    Indicates whether or not the support of Serial Flash devices is available. */
19515 +#define MODID_SF 0x10000000
19516 +/* Not Available
19517 +#define MODID_SF_NAV 0x00000000 */
19518 +/** Available */
19519 +#define MODID_SF_AV 0x10000000
19520 +/** AAD-mux Support
19521 +    Indicates whether or not the GPON EBU supports AAD-mux protocol for Burst Flash and Cellular RAM. */
19522 +#define MODID_AAD 0x08000000
19523 +/* Not Available
19524 +#define MODID_AAD_NAV 0x00000000 */
19525 +/** Available */
19526 +#define MODID_AAD_AV 0x08000000
19527 +/** Indicates whether or not the GPON EBU implements a DLL which is e.g. used for 50% duty cycle external clock generation. Note that a DLL is always implemented if DDR-SDRAM support is selected. */
19528 +#define MODID_DLL 0x04000000
19529 +/* Not Available
19530 +#define MODID_DLL_NAV 0x00000000 */
19531 +/** Available */
19532 +#define MODID_DLL_AV 0x04000000
19533 +/** Pad Multiplexing Scheme */
19534 +#define MODID_PMS_MASK 0x03000000
19535 +/** field offset */
19536 +#define MODID_PMS_OFFSET 24
19537 +/** The EBU comprises of dedicated address pins A[EXTAW-1=:16]. */
19538 +#define MODID_PMS_PMS_CLASSIC 0x00000000
19539 +/** Revision
19540 +    Revision Number */
19541 +#define MODID_REV_MASK 0x000F0000
19542 +/** field offset */
19543 +#define MODID_REV_OFFSET 16
19544 +/** Module ID
19545 +    This field contains the EBU's unique peripheral ID. */
19546 +#define MODID_ID_MASK 0x0000FF00
19547 +/** field offset */
19548 +#define MODID_ID_OFFSET 8
19549 +/** Version
19550 +    This field gives the EBU version number. */
19551 +#define MODID_VERSION_MASK 0x000000FF
19552 +/** field offset */
19553 +#define MODID_VERSION_OFFSET 0
19554 +
19555 +/* Fields of "Module Control Register" */
19556 +/** Reserved */
19557 +#define MODCON_DLLUPDINT_MASK 0xC0000000
19558 +/** field offset */
19559 +#define MODCON_DLLUPDINT_OFFSET 30
19560 +/** Access Inhibit Acknowledge
19561 +    After suspension of all accesses to the External Bus has been requested by setting bit acc_inh, acc_inh_ack acknowledges the request and inidcates that access suspension is now in effect. The bit is cleared when acc_inh gets deasserted. */
19562 +#define MODCON_AIA 0x02000000
19563 +/* no access restriction are active in the EBU subsystem
19564 +#define MODCON_AIA_NO_INHIBIT 0x00000000 */
19565 +/** accesses are restricted to selected (configuration) system bus port(s) */
19566 +#define MODCON_AIA_INHIBIT 0x02000000
19567 +/** Access Inhibit request
19568 +    Setting this bit will suspend all non-CPU system bus ports and the EBU itself from accessing the External Bus. This feature is usually used when the CPU needs to reconfigure protocol parameters in the EBU in order to avoid external accesses with invalid settings. The EBU acknowledges that the access suspension is in effect by asserting acc_inh_ack. */
19569 +#define MODCON_AI 0x01000000
19570 +/* no access restriction are active in the EBU subsystem
19571 +#define MODCON_AI_NO_INHIBIT 0x00000000 */
19572 +/** accesses are restricted to selected (configuration) system bus port(s) */
19573 +#define MODCON_AI_INHIBIT 0x01000000
19574 +/** Lock Timeout */
19575 +#define MODCON_LTO_MASK 0x00FF0000
19576 +/** field offset */
19577 +#define MODCON_LTO_OFFSET 16
19578 +/** Reserved */
19579 +#define MODCON_DDREN 0x00008000
19580 +/** Pad Drive Control
19581 +    Intended to be used to control the EBU pad''s drive strength. Refer to the GPON chip specification to see which drive strnegth options are available and whether they are actually controlled by the EBU's register bit. The value stored in this register bit is directly connected to the corresponding output of the EBU module and takes no functional effect within the EBU itself. */
19582 +#define MODCON_PEXT 0x00004000
19583 +/* Normal drive
19584 +#define MODCON_PEXT_NORMAL 0x00000000 */
19585 +/** Strong drive */
19586 +#define MODCON_PEXT_STRONG 0x00004000
19587 +/** Pad Slew Falling Edge Control
19588 +    Intended to be used to trim the External Bus pad's falling edge slew rate. Refer to the GPON chip specification to see which slew rate options are available and whether they are actually controlled by the EBU's register bit. The value stored in this register bit is directly connected to the corresponding output of the EBU module and takes no functional effect within the EBU itself. */
19589 +#define MODCON_SLF 0x00002000
19590 +/* Slow slew rate
19591 +#define MODCON_SLF_SLOW 0x00000000 */
19592 +/** Fast slew rate */
19593 +#define MODCON_SLF_FAST 0x00002000
19594 +/** Pad Slew Rising Edge Control
19595 +    Intended to be used to trim the External Bus pad's rising edge slew rate. Refer to the GPON chip specification to see which slew rate options are available and whether they are actually controlled by the EBU's register bit. The value stored in this register bit is directly connected to the corresponding output of the EBU module and takes no functional effect within the EBU itself. */
19596 +#define MODCON_SLR 0x00001000
19597 +/* Slow slew rate
19598 +#define MODCON_SLR_SLOW 0x00000000 */
19599 +/** Fast slew rate */
19600 +#define MODCON_SLR_FAST 0x00001000
19601 +/** Write Buffering Mode
19602 +    This bit controls when the EBU starts a new write burst transaction from the Memport interface. */
19603 +#define MODCON_WBM 0x00000040
19604 +/* The EBU starts a write transaction on the External Bus as early as possible, expecting that the n beats of the write burst will be transferred within n or n+1 clock cycles over the EBU's Memport interface. Use this mode if the EBU is clocked at the same or a slower frequency than the system bus interconnect.
19605 +#define MODCON_WBM_START_WRITE_EARLY 0x00000000 */
19606 +/** The EBU start a write transaction only after all data of a write burst have been received over the EBU's Memport interface. Use this mode if the EBU is clocked at a higher frequency than the system bus interrconnect. */
19607 +#define MODCON_WBM_START_WRITE_LATE 0x00000040
19608 +/** Reserved */
19609 +#define MODCON_SDCLKEN 0x00000020
19610 +/** Standby Mode Enable
19611 +    When set allows the EBU subsystem to enter standby mode in response to a rising edge on input signal standby_req_i. See Section 3.9.3 for details. */
19612 +#define MODCON_STBYEN 0x00000010
19613 +/* Disable
19614 +#define MODCON_STBYEN_DIS 0x00000000 */
19615 +/** Enable */
19616 +#define MODCON_STBYEN_EN 0x00000010
19617 +/** Enable BFCLK1
19618 +    This field will enables or disables mirroring the clock that is output on BFCLKO_0 also on pad BFCLKO_1 to double the drive strength. See also Section 3.17.3) */
19619 +#define MODCON_BFCLK1EN 0x00000008
19620 +/* Disable
19621 +#define MODCON_BFCLK1EN_DIS 0x00000000 */
19622 +/** Enable */
19623 +#define MODCON_BFCLK1EN_EN 0x00000008
19624 +/** Ready/Busy Status Edge
19625 +    This is a read-only bit which shows a change of the logic level shown in the sts field since last read. It is reset by a read access. */
19626 +#define MODCON_STSEDGE 0x00000004
19627 +/** Ready/Busy Status
19628 +    This is a read-only bit which reflects the current logic level present on the RDY/BSY or STS input pin which is (optionally) fed-in from a General Purpose I/O pad which is not part of the EBU via the EBU's input pin signal gpio_nand_rdy_ */
19629 +#define MODCON_STS 0x00000002
19630 +/** External Bus Arbitration Mode
19631 +    This bit allows to disconnect the EBU from the External Bus. While EBU_MODCON.acc_inh_ack is 0, the value of arb_mode is forced to OWN_BUS. */
19632 +#define MODCON_AM 0x00000001
19633 +/* The EBU does not own the bus (multi-master)
19634 +#define MODCON_AM_SHAREDBUS 0x00000000 */
19635 +/** The EBU owns the external bus. */
19636 +#define MODCON_AM_OWNBUS 0x00000001
19637 +
19638 +/* Fields of "Bus Read Configuration Register0" */
19639 +/** Device Type For Region
19640 +    After reset, the CS region is configured for a slow Asynchronous access protocol which is compatible with read access from an external multiplexed or demultiplexed 16-Bit Burst Flash in asynchronous mode. Reset: 0000B */
19641 +#define BUSRCON0_AGEN_MASK 0xF0000000
19642 +/** field offset */
19643 +#define BUSRCON0_AGEN_OFFSET 28
19644 +/** Muxed Asynchronous Type External Memory */
19645 +#define BUSRCON0_AGEN_MUXED_ASYNC_TYPE_EXT_MEM 0x00000000
19646 +/** Muxed Burst Type External Memory */
19647 +#define BUSRCON0_AGEN_MUXED_BURST_TYPE_EXT_MEM 0x10000000
19648 +/** NAND Flash (page optimised) */
19649 +#define BUSRCON0_AGEN_NAND_FLASH 0x20000000
19650 +/** Muxed Cellular RAM External Memory */
19651 +#define BUSRCON0_AGEN_MUXED_CELLULAR_RAM_EXT_MEM 0x30000000
19652 +/** Demuxed Asynchronous Type External Memory */
19653 +#define BUSRCON0_AGEN_DEMUXED_ASYNC_TYPE_EXT_MEM 0x40000000
19654 +/** Demuxed Burst Type External Memory */
19655 +#define BUSRCON0_AGEN_DEMUXED_BURST_TYPE_EXT_MEM 0x50000000
19656 +/** Demuxed Page Mode External Memory */
19657 +#define BUSRCON0_AGEN_DEMUXED_PAGE_MODE_EXT_MEM 0x60000000
19658 +/** Demuxed Cellular RAM External Memory */
19659 +#define BUSRCON0_AGEN_DEMUXED_CELLULAR_RAM_EXT_MEM 0x70000000
19660 +/** Serial Flash */
19661 +#define BUSRCON0_AGEN_SERIAL_FLASH 0xF0000000
19662 +/** Device Addressing Mode
19663 +    t.b.d. */
19664 +#define BUSRCON0_PORTW_MASK 0x0C000000
19665 +/** field offset */
19666 +#define BUSRCON0_PORTW_OFFSET 26
19667 +/** 8-bit multiplexed */
19668 +#define BUSRCON0_PORTW_8_BIT_MUX 0x00000000
19669 +/** 16-bit multiplexed */
19670 +#define BUSRCON0_PORTW_16_BIT_MUX 0x04000000
19671 +/** Twin, 16-bit multiplexed */
19672 +#define BUSRCON0_PORTW_TWIN_16_BIT_MUX 0x08000000
19673 +/** 32-bit multiplexed */
19674 +#define BUSRCON0_PORTW_32_BIT_MUX 0x0C000000
19675 +/** External Wait Control
19676 +    Function of the WAIT input. This is specific to the device type (i.e. the agen field). */
19677 +#define BUSRCON0_WAIT_MASK 0x03000000
19678 +/** field offset */
19679 +#define BUSRCON0_WAIT_OFFSET 24
19680 +/** WAIT is ignored (default after reset). */
19681 +#define BUSRCON0_WAIT_OFF 0x00000000
19682 +/** Synchronous Burst Devices: WAIT signal is provided one cycle ahead of the data cycle it applies to. */
19683 +#define BUSRCON0_WAIT_EARLY_WAIT 0x01000000
19684 +/** Asynchronous Devices: WAIT input passes through a two-stage synchronizer before being evaluated. */
19685 +#define BUSRCON0_WAIT_TWO_STAGE_SYNC 0x01000000
19686 +/** Synchronous Burst Devices: WAIT signal is provided in the same data cycle it applies to. */
19687 +#define BUSRCON0_WAIT_WAIT_WITH_DATA 0x02000000
19688 +/** Asynchronous Devices: WAIT input passes through a single-stage synchronizer before being evaluated. */
19689 +#define BUSRCON0_WAIT_SINGLE_STAGE_SYNC 0x02000000
19690 +/** Synchronous Burst Devices: Abort and retry access if WAIT asserted */
19691 +#define BUSRCON0_WAIT_ABORT_AND_RETRY 0x03000000
19692 +/** Disable Burst Address Wrapping */
19693 +#define BUSRCON0_DBA 0x00800000
19694 +/** Reversed polarity at wait */
19695 +#define BUSRCON0_WAITINV 0x00400000
19696 +/* Low active.
19697 +#define BUSRCON0_WAITINV_ACTLOW 0x00000000 */
19698 +/** High active */
19699 +#define BUSRCON0_WAITINV_ACTHI 0x00400000
19700 +/** Early ADV Enable for Synchronous Bursts */
19701 +#define BUSRCON0_EBSE 0x00200000
19702 +/* Low active.
19703 +#define BUSRCON0_EBSE_DELAYED 0x00000000 */
19704 +/** High active */
19705 +#define BUSRCON0_EBSE_NOT_DELAYED 0x00200000
19706 +/** Early Control Signals for Synchronous Bursts */
19707 +#define BUSRCON0_ECSE 0x00100000
19708 +/* Low active.
19709 +#define BUSRCON0_ECSE_DELAYED 0x00000000 */
19710 +/** High active */
19711 +#define BUSRCON0_ECSE_NOT_DELAYED 0x00100000
19712 +/** Synchronous Burst Buffer Mode Select */
19713 +#define BUSRCON0_FBBMSEL 0x00080000
19714 +/* FIXED_LENGTH
19715 +#define BUSRCON0_FBBMSEL_FIXED_LENGTH 0x00000000 */
19716 +/** CONTINUOUS */
19717 +#define BUSRCON0_FBBMSEL_CONTINUOUS 0x00080000
19718 +/** Burst Length for Synchronous Burst */
19719 +#define BUSRCON0_FETBLEN_MASK 0x00070000
19720 +/** field offset */
19721 +#define BUSRCON0_FETBLEN_OFFSET 16
19722 +/** Up to 1 data cycle (default after reset). */
19723 +#define BUSRCON0_FETBLEN_SINGLE 0x00000000
19724 +/** Up to 2 data cycles. */
19725 +#define BUSRCON0_FETBLEN_BURST2 0x00010000
19726 +/** Up to 4 data cycles. */
19727 +#define BUSRCON0_FETBLEN_BURST4 0x00020000
19728 +/** Up to 8 data cycles. */
19729 +#define BUSRCON0_FETBLEN_BURST8 0x00030000
19730 +/** Up to 16 data cycles. */
19731 +#define BUSRCON0_FETBLEN_BURST16 0x00040000
19732 +/** Reserved
19733 +    This field allows to configure how the EBU generates the CLE and ALE signals for a NAND Flash device. The following options are available */
19734 +#define BUSRCON0_NANDAMAP_MASK 0x0000C000
19735 +/** field offset */
19736 +#define BUSRCON0_NANDAMAP_OFFSET 14
19737 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
19738 +#define BUSRCON0_NANDAMAP_NAND_A17_16 0x00000000
19739 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
19740 +#define BUSRCON0_NANDAMAP_NAND_WAIT_ADV 0x00004000
19741 +/** CLE is taken from AMemport[18] and ALE from AMemport[17] and are output on pins AD[9:8] and A[9:8] on the External Bus. This mode may only be used with a 8-Bit NAND-Flash device. */
19742 +#define BUSRCON0_NANDAMAP_NAND_AD9_8 0x00008000
19743 +/** Reserved for future use. Do not use or unpredictable results may occur. */
19744 +#define BUSRCON0_NANDAMAP_NAND_RFU 0x0000C000
19745 +/** AAD-mux Protocol
19746 +    If this bit is set and the device is configured for a multiplexed access protocol in agen then the device is accessed in read mode using the AAD-mux protocol. If a non-multiplexed device type is selected in agen, field aadmux is ignored. */
19747 +#define BUSRCON0_AADMUX 0x00002000
19748 +/* Muxed device is write accessed in AD-mux mode.
19749 +#define BUSRCON0_AADMUX_AD_MUX 0x00000000 */
19750 +/** Muxed device is write accessed in AAD-mux mode. */
19751 +#define BUSRCON0_AADMUX_AAD_MUX 0x00002000
19752 +/** Asynchronous Address Phase */
19753 +#define BUSRCON0_AAP 0x00001000
19754 +/* Clock is enabled at beginning of access.
19755 +#define BUSRCON0_AAP_EARLY 0x00000000 */
19756 +/** Clock is enabled after address phase. */
19757 +#define BUSRCON0_AAP_LATE 0x00001000
19758 +/** Burst Flash Read Single Stage Synchronisation */
19759 +#define BUSRCON0_BFSSS 0x00000800
19760 +/* Two stages of synchronisation used.
19761 +#define BUSRCON0_BFSSS_TWO_STAGE 0x00000000 */
19762 +/** Single stage of synchronisation used. */
19763 +#define BUSRCON0_BFSSS_SINGLE_STAGE 0x00000800
19764 +/** Burst Flash Clock Feedback Enable */
19765 +#define BUSRCON0_FDBKEN 0x00000400
19766 +/* Disable
19767 +#define BUSRCON0_FDBKEN_DIS 0x00000000 */
19768 +/** Enable */
19769 +#define BUSRCON0_FDBKEN_EN 0x00000400
19770 +/** Auxiliary Chip Select Enable
19771 +    Not supported in GPON-EBU, field must be set to 0. */
19772 +#define BUSRCON0_CSA 0x00000200
19773 +/* Disable
19774 +#define BUSRCON0_CSA_DIS 0x00000000 */
19775 +/** Enable */
19776 +#define BUSRCON0_CSA_EN 0x00000200
19777 +/** Flash Non-Array Access Enable
19778 +    Set to logic one to enable workaround when region is accessed with internal address bit 28 set. See Section 3.17.13 on page 90 for details. */
19779 +#define BUSRCON0_NAA 0x00000100
19780 +/* Disable
19781 +#define BUSRCON0_NAA_DIS 0x00000000 */
19782 +/** Enable */
19783 +#define BUSRCON0_NAA_EN 0x00000100
19784 +/** Module Enable */
19785 +#define BUSRCON0_ENABLE 0x00000001
19786 +/* Disable
19787 +#define BUSRCON0_ENABLE_DIS 0x00000000 */
19788 +/** Enable */
19789 +#define BUSRCON0_ENABLE_EN 0x00000001
19790 +
19791 +/* Fields of "Bus Read Parameters Register0" */
19792 +/** Address Cycles
19793 +    Number of cycles for address phase. */
19794 +#define BUSRP0_ADDRC_MASK 0xF0000000
19795 +/** field offset */
19796 +#define BUSRP0_ADDRC_OFFSET 28
19797 +/** Address Hold Cycles For Multiplexed Address
19798 +    Number of address hold cycles during multiplexed accesses. */
19799 +#define BUSRP0_ADHOLC_MASK 0x0F000000
19800 +/** field offset */
19801 +#define BUSRP0_ADHOLC_OFFSET 24
19802 +/** Programmed Command Delay Cycles
19803 +    Number of delay cycles during command delay phase. */
19804 +#define BUSRP0_CMDDELAY_MASK 0x00F00000
19805 +/** field offset */
19806 +#define BUSRP0_CMDDELAY_OFFSET 20
19807 +/** Extended Data */
19808 +#define BUSRP0_EXTDATA_MASK 0x000C0000
19809 +/** field offset */
19810 +#define BUSRP0_EXTDATA_OFFSET 18
19811 +/** External device outputs data every BFCLK cycle */
19812 +#define BUSRP0_EXTDATA_ONE 0x00000000
19813 +/** External device outputs data every 2nd BFCLK cycles */
19814 +#define BUSRP0_EXTDATA_TWO 0x00040000
19815 +/** External device outputs data every 4th BFCLK cycles */
19816 +#define BUSRP0_EXTDATA_FOUR 0x00080000
19817 +/** External device outputs data every 8th BFCLK cycles */
19818 +#define BUSRP0_EXTDATA_EIGHT 0x000C0000
19819 +/** Frequency of external clock at pin BFCLKO */
19820 +#define BUSRP0_EXTCLOCK_MASK 0x00030000
19821 +/** field offset */
19822 +#define BUSRP0_EXTCLOCK_OFFSET 16
19823 +/** Equal to ebu_clk frequency. */
19824 +#define BUSRP0_EXTCLOCK_ONE_TO_ONE 0x00000000
19825 +/** 1/2 of ebu_clk frequency. */
19826 +#define BUSRP0_EXTCLOCK_ONE_TO_TWO 0x00010000
19827 +/** 1/3 of ebu_clk frequency. */
19828 +#define BUSRP0_EXTCLOCK_ONE_TO_THREE 0x00020000
19829 +/** 1/4 of ebu_clk frequency (default after reset). */
19830 +#define BUSRP0_EXTCLOCK_ONE_TO_FOUR 0x00030000
19831 +/** Data Hold Cycles For read Accesses
19832 +    Number of data hold cycles during read accesses. Applies to spinner support only where the address is guaranteed stable for datac clocks after RD high */
19833 +#define BUSRP0_DATAC_MASK 0x0000F000
19834 +/** field offset */
19835 +#define BUSRP0_DATAC_OFFSET 12
19836 +/** Programmed Wait States for read accesses
19837 +    Number of programmed wait states for read accesses. For synchronous accesses, this will always be adjusted so that the phase exits on a rising edge of the external clock. */
19838 +#define BUSRP0_WAITRDC_MASK 0x00000F80
19839 +/** field offset */
19840 +#define BUSRP0_WAITRDC_OFFSET 7
19841 +/** Recovery Cycles After read Accesses, same CS
19842 +    Number of idle cycles after read accesses when the next access is to the same chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSRCON. */
19843 +#define BUSRP0_RECOVC_MASK 0x00000070
19844 +/** field offset */
19845 +#define BUSRP0_RECOVC_OFFSET 4
19846 +/** Recovery Cycles After read Accesses, other CS
19847 +    Number of idle cycles after read accesses when the next access is to a different chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSRCON. */
19848 +#define BUSRP0_DTACS_MASK 0x0000000F
19849 +/** field offset */
19850 +#define BUSRP0_DTACS_OFFSET 0
19851 +
19852 +/* Fields of "Bus Write Configuration Register0" */
19853 +/** Device Type For Region
19854 +    After reset, the CS region is configured for a slow Asynchronous access protocol which is compatible with read access from an external multiplexed or demultiplexed 16-Bit Burst Flash in asynchronous mode. Reset: 0000B */
19855 +#define BUSWCON0_AGEN_MASK 0xF0000000
19856 +/** field offset */
19857 +#define BUSWCON0_AGEN_OFFSET 28
19858 +/** Muxed Asynchronous Type External Memory */
19859 +#define BUSWCON0_AGEN_MUXED_ASYNC_TYPE_EXT_MEM 0x00000000
19860 +/** Muxed Burst Type External Memory */
19861 +#define BUSWCON0_AGEN_MUXED_BURST_TYPE_EXT_MEM 0x10000000
19862 +/** NAND Flash (page optimised) */
19863 +#define BUSWCON0_AGEN_NAND_FLASH 0x20000000
19864 +/** Muxed Cellular RAM External Memory */
19865 +#define BUSWCON0_AGEN_MUXED_CELLULAR_RAM_EXT_MEM 0x30000000
19866 +/** Demuxed Asynchronous Type External Memory */
19867 +#define BUSWCON0_AGEN_DEMUXED_ASYNC_TYPE_EXT_MEM 0x40000000
19868 +/** Demuxed Burst Type External Memory */
19869 +#define BUSWCON0_AGEN_DEMUXED_BURST_TYPE_EXT_MEM 0x50000000
19870 +/** Demuxed Page Mode External Memory */
19871 +#define BUSWCON0_AGEN_DEMUXED_PAGE_MODE_EXT_MEM 0x60000000
19872 +/** Demuxed Cellular RAM External Memory */
19873 +#define BUSWCON0_AGEN_DEMUXED_CELLULAR_RAM_EXT_MEM 0x70000000
19874 +/** Serial Flash */
19875 +#define BUSWCON0_AGEN_SERIAL_FLASH 0xF0000000
19876 +/** Device Addressing Mode
19877 +    t.b.d. */
19878 +#define BUSWCON0_PORTW_MASK 0x0C000000
19879 +/** field offset */
19880 +#define BUSWCON0_PORTW_OFFSET 26
19881 +/** External Wait Control
19882 +    Function of the WAIT input. This is specific to the device type (i.e. the agen field). */
19883 +#define BUSWCON0_WAIT_MASK 0x03000000
19884 +/** field offset */
19885 +#define BUSWCON0_WAIT_OFFSET 24
19886 +/** WAIT is ignored (default after reset). */
19887 +#define BUSWCON0_WAIT_OFF 0x00000000
19888 +/** Synchronous Burst Devices: WAIT signal is provided one cycle ahead of the data cycle it applies to. */
19889 +#define BUSWCON0_WAIT_EARLY_WAIT 0x01000000
19890 +/** Asynchronous Devices: WAIT input passes through a two-stage synchronizer before being evaluated. */
19891 +#define BUSWCON0_WAIT_TWO_STAGE_SYNC 0x01000000
19892 +/** Synchronous Burst Devices: WAIT signal is provided in the same data cycle it applies to. */
19893 +#define BUSWCON0_WAIT_WAIT_WITH_DATA 0x02000000
19894 +/** Asynchronous Devices: WAIT input passes through a single-stage synchronizer before being evaluated. */
19895 +#define BUSWCON0_WAIT_SINGLE_STAGE_SYNC 0x02000000
19896 +/** Synchronous Burst Devices: Abort and retry access if WAIT asserted */
19897 +#define BUSWCON0_WAIT_ABORT_AND_RETRY 0x03000000
19898 +/** Reserved */
19899 +#define BUSWCON0_LOCKCS 0x00800000
19900 +/** Reversed polarity at wait */
19901 +#define BUSWCON0_WAITINV 0x00400000
19902 +/* Low active.
19903 +#define BUSWCON0_WAITINV_ACTLOW 0x00000000 */
19904 +/** High active */
19905 +#define BUSWCON0_WAITINV_ACTHI 0x00400000
19906 +/** Early ADV Enable for Synchronous Bursts */
19907 +#define BUSWCON0_EBSE 0x00200000
19908 +/* Low active.
19909 +#define BUSWCON0_EBSE_DELAYED 0x00000000 */
19910 +/** High active */
19911 +#define BUSWCON0_EBSE_NOT_DELAYED 0x00200000
19912 +/** Early Control Signals for Synchronous Bursts */
19913 +#define BUSWCON0_ECSE 0x00100000
19914 +/* Low active.
19915 +#define BUSWCON0_ECSE_DELAYED 0x00000000 */
19916 +/** High active */
19917 +#define BUSWCON0_ECSE_NOT_DELAYED 0x00100000
19918 +/** Synchronous Burst Buffer Mode Select */
19919 +#define BUSWCON0_FBBMSEL 0x00080000
19920 +/* FIXED_LENGTH
19921 +#define BUSWCON0_FBBMSEL_FIXED_LENGTH 0x00000000 */
19922 +/** CONTINUOUS */
19923 +#define BUSWCON0_FBBMSEL_CONTINUOUS 0x00080000
19924 +/** Burst Length for Synchronous Burst */
19925 +#define BUSWCON0_FETBLEN_MASK 0x00070000
19926 +/** field offset */
19927 +#define BUSWCON0_FETBLEN_OFFSET 16
19928 +/** Up to 1 data cycle (default after reset). */
19929 +#define BUSWCON0_FETBLEN_SINGLE 0x00000000
19930 +/** Up to 2 data cycles. */
19931 +#define BUSWCON0_FETBLEN_BURST2 0x00010000
19932 +/** Up to 4 data cycles. */
19933 +#define BUSWCON0_FETBLEN_BURST4 0x00020000
19934 +/** Up to 8 data cycles. */
19935 +#define BUSWCON0_FETBLEN_BURST8 0x00030000
19936 +/** Up to 16 data cycles. */
19937 +#define BUSWCON0_FETBLEN_BURST16 0x00040000
19938 +/** Reserved
19939 +    This field allows to configure how the EBU generates the CLE and ALE signals for a NAND Flash device. The following options are available */
19940 +#define BUSWCON0_NANDAMAP_MASK 0x0000C000
19941 +/** field offset */
19942 +#define BUSWCON0_NANDAMAP_OFFSET 14
19943 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
19944 +#define BUSWCON0_NANDAMAP_NAND_A17_16 0x00000000
19945 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
19946 +#define BUSWCON0_NANDAMAP_NAND_WAIT_ADV 0x00004000
19947 +/** CLE is taken from AMemport[18] and ALE from AMemport[17] and are output on pins AD[9:8] and A[9:8] on the External Bus. This mode may only be used with a 8-Bit NAND-Flash device. */
19948 +#define BUSWCON0_NANDAMAP_NAND_AD9_8 0x00008000
19949 +/** Reserved for future use. Do not use or unpredictable results may occur. */
19950 +#define BUSWCON0_NANDAMAP_NAND_RFU 0x0000C000
19951 +/** AAD-mux Protocol
19952 +    If this bit is set and the device is configured for a multiplexed access protocol in agen then the device is accessed in read mode using the AAD-mux protocol. If a non-multiplexed device type is selected in agen, field aadmux is ignored. */
19953 +#define BUSWCON0_AADMUX 0x00002000
19954 +/* Muxed device is write accessed in AD-mux mode.
19955 +#define BUSWCON0_AADMUX_AD_MUX 0x00000000 */
19956 +/** Muxed device is write accessed in AAD-mux mode. */
19957 +#define BUSWCON0_AADMUX_AAD_MUX 0x00002000
19958 +/** Asynchronous Address Phase */
19959 +#define BUSWCON0_AAP 0x00001000
19960 +/* Clock is enabled at beginning of access.
19961 +#define BUSWCON0_AAP_EARLY 0x00000000 */
19962 +/** Clock is enabled after address phase. */
19963 +#define BUSWCON0_AAP_LATE 0x00001000
19964 +/** Auxiliary Chip Select Enable
19965 +    Not supported in GPON-EBU, field must be set to 0. */
19966 +#define BUSWCON0_CSA 0x00000200
19967 +/* Disable
19968 +#define BUSWCON0_CSA_DIS 0x00000000 */
19969 +/** Enable */
19970 +#define BUSWCON0_CSA_EN 0x00000200
19971 +/** Flash Non-Array Access Enable
19972 +    Set to logic one to enable workaround when region is accessed with internal address bit 28 set. See Section 3.17.13 on page 90 for details. */
19973 +#define BUSWCON0_NAA 0x00000100
19974 +/* Disable
19975 +#define BUSWCON0_NAA_DIS 0x00000000 */
19976 +/** Enable */
19977 +#define BUSWCON0_NAA_EN 0x00000100
19978 +/** Module Enable */
19979 +#define BUSWCON0_ENABLE 0x00000001
19980 +/* Disable
19981 +#define BUSWCON0_ENABLE_DIS 0x00000000 */
19982 +/** Enable */
19983 +#define BUSWCON0_ENABLE_EN 0x00000001
19984 +
19985 +/* Fields of "Bus Write Parameters Register0" */
19986 +/** Address Cycles
19987 +    Number of cycles for address phase. */
19988 +#define BUSWP0_ADDRC_MASK 0xF0000000
19989 +/** field offset */
19990 +#define BUSWP0_ADDRC_OFFSET 28
19991 +/** Address Hold Cycles For Multiplexed Address
19992 +    Number of address hold cycles during multiplexed accesses. */
19993 +#define BUSWP0_ADHOLC_MASK 0x0F000000
19994 +/** field offset */
19995 +#define BUSWP0_ADHOLC_OFFSET 24
19996 +/** Programmed Command Delay Cycles
19997 +    Number of delay cycles during command delay phase. */
19998 +#define BUSWP0_CMDDELAY_MASK 0x00F00000
19999 +/** field offset */
20000 +#define BUSWP0_CMDDELAY_OFFSET 20
20001 +/** Extended Data */
20002 +#define BUSWP0_EXTDATA_MASK 0x000C0000
20003 +/** field offset */
20004 +#define BUSWP0_EXTDATA_OFFSET 18
20005 +/** External device outputs data every BFCLK cycle */
20006 +#define BUSWP0_EXTDATA_ONE 0x00000000
20007 +/** External device outputs data every 2nd BFCLK cycles */
20008 +#define BUSWP0_EXTDATA_TWO 0x00040000
20009 +/** External device outputs data every 4th BFCLK cycles */
20010 +#define BUSWP0_EXTDATA_FOUR 0x00080000
20011 +/** External device outputs data every 8th BFCLK cycles */
20012 +#define BUSWP0_EXTDATA_EIGHT 0x000C0000
20013 +/** Frequency of external clock at pin BFCLKO */
20014 +#define BUSWP0_EXTCLOCK_MASK 0x00030000
20015 +/** field offset */
20016 +#define BUSWP0_EXTCLOCK_OFFSET 16
20017 +/** Equal to ebu_clk frequency. */
20018 +#define BUSWP0_EXTCLOCK_ONE_TO_ONE 0x00000000
20019 +/** 1/2 of ebu_clk frequency. */
20020 +#define BUSWP0_EXTCLOCK_ONE_TO_TWO 0x00010000
20021 +/** 1/3 of ebu_clk frequency. */
20022 +#define BUSWP0_EXTCLOCK_ONE_TO_THREE 0x00020000
20023 +/** 1/4 of ebu_clk frequency (default after reset). */
20024 +#define BUSWP0_EXTCLOCK_ONE_TO_FOUR 0x00030000
20025 +/** Data Hold Cycles For write Accesses
20026 +    Number of data hold cycles during write accesses. */
20027 +#define BUSWP0_DATAC_MASK 0x0000F000
20028 +/** field offset */
20029 +#define BUSWP0_DATAC_OFFSET 12
20030 +/** Programmed Wait States For write Accesses
20031 +    Number of programmed wait states for write accesses. For synchronous accesses, this will always be adjusted so that the phase exits on a rising edge of the external clock. */
20032 +#define BUSWP0_WAITWDC_MASK 0x00000F80
20033 +/** field offset */
20034 +#define BUSWP0_WAITWDC_OFFSET 7
20035 +/** Recovery Cycles After write Accesses, same CS
20036 +    Number of idle cycles after write accesses when following access is to the same chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSWCON. */
20037 +#define BUSWP0_RECOVC_MASK 0x00000070
20038 +/** field offset */
20039 +#define BUSWP0_RECOVC_OFFSET 4
20040 +/** Recovery Cycles After write Accesses, other CS
20041 +    Number of idle cycles after write accesses when the following access is to a different chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSWCON. */
20042 +#define BUSWP0_DTACS_MASK 0x0000000F
20043 +/** field offset */
20044 +#define BUSWP0_DTACS_OFFSET 0
20045 +
20046 +/* Fields of "Bus Read Configuration Register1" */
20047 +/** Device Type For Region
20048 +    After reset, the CS region is configured for a slow Asynchronous access protocol which is compatible with read access from an external multiplexed or demultiplexed 16-Bit Burst Flash in asynchronous mode. Reset: 0000B */
20049 +#define BUSRCON1_AGEN_MASK 0xF0000000
20050 +/** field offset */
20051 +#define BUSRCON1_AGEN_OFFSET 28
20052 +/** Muxed Asynchronous Type External Memory */
20053 +#define BUSRCON1_AGEN_MUXED_ASYNC_TYPE_EXT_MEM 0x00000000
20054 +/** Muxed Burst Type External Memory */
20055 +#define BUSRCON1_AGEN_MUXED_BURST_TYPE_EXT_MEM 0x10000000
20056 +/** NAND Flash (page optimised) */
20057 +#define BUSRCON1_AGEN_NAND_FLASH 0x20000000
20058 +/** Muxed Cellular RAM External Memory */
20059 +#define BUSRCON1_AGEN_MUXED_CELLULAR_RAM_EXT_MEM 0x30000000
20060 +/** Demuxed Asynchronous Type External Memory */
20061 +#define BUSRCON1_AGEN_DEMUXED_ASYNC_TYPE_EXT_MEM 0x40000000
20062 +/** Demuxed Burst Type External Memory */
20063 +#define BUSRCON1_AGEN_DEMUXED_BURST_TYPE_EXT_MEM 0x50000000
20064 +/** Demuxed Page Mode External Memory */
20065 +#define BUSRCON1_AGEN_DEMUXED_PAGE_MODE_EXT_MEM 0x60000000
20066 +/** Demuxed Cellular RAM External Memory */
20067 +#define BUSRCON1_AGEN_DEMUXED_CELLULAR_RAM_EXT_MEM 0x70000000
20068 +/** Serial Flash */
20069 +#define BUSRCON1_AGEN_SERIAL_FLASH 0xF0000000
20070 +/** Device Addressing Mode
20071 +    t.b.d. */
20072 +#define BUSRCON1_PORTW_MASK 0x0C000000
20073 +/** field offset */
20074 +#define BUSRCON1_PORTW_OFFSET 26
20075 +/** 8-bit multiplexed */
20076 +#define BUSRCON1_PORTW_8_BIT_MUX 0x00000000
20077 +/** 16-bit multiplexed */
20078 +#define BUSRCON1_PORTW_16_BIT_MUX 0x04000000
20079 +/** Twin, 16-bit multiplexed */
20080 +#define BUSRCON1_PORTW_TWIN_16_BIT_MUX 0x08000000
20081 +/** 32-bit multiplexed */
20082 +#define BUSRCON1_PORTW_32_BIT_MUX 0x0C000000
20083 +/** External Wait Control
20084 +    Function of the WAIT input. This is specific to the device type (i.e. the agen field). */
20085 +#define BUSRCON1_WAIT_MASK 0x03000000
20086 +/** field offset */
20087 +#define BUSRCON1_WAIT_OFFSET 24
20088 +/** WAIT is ignored (default after reset). */
20089 +#define BUSRCON1_WAIT_OFF 0x00000000
20090 +/** Synchronous Burst Devices: WAIT signal is provided one cycle ahead of the data cycle it applies to. */
20091 +#define BUSRCON1_WAIT_EARLY_WAIT 0x01000000
20092 +/** Asynchronous Devices: WAIT input passes through a two-stage synchronizer before being evaluated. */
20093 +#define BUSRCON1_WAIT_TWO_STAGE_SYNC 0x01000000
20094 +/** Synchronous Burst Devices: WAIT signal is provided in the same data cycle it applies to. */
20095 +#define BUSRCON1_WAIT_WAIT_WITH_DATA 0x02000000
20096 +/** Asynchronous Devices: WAIT input passes through a single-stage synchronizer before being evaluated. */
20097 +#define BUSRCON1_WAIT_SINGLE_STAGE_SYNC 0x02000000
20098 +/** Synchronous Burst Devices: Abort and retry access if WAIT asserted */
20099 +#define BUSRCON1_WAIT_ABORT_AND_RETRY 0x03000000
20100 +/** Disable Burst Address Wrapping */
20101 +#define BUSRCON1_DBA 0x00800000
20102 +/** Reversed polarity at wait */
20103 +#define BUSRCON1_WAITINV 0x00400000
20104 +/* Low active.
20105 +#define BUSRCON1_WAITINV_ACTLOW 0x00000000 */
20106 +/** High active */
20107 +#define BUSRCON1_WAITINV_ACTHI 0x00400000
20108 +/** Early ADV Enable for Synchronous Bursts */
20109 +#define BUSRCON1_EBSE 0x00200000
20110 +/* Low active.
20111 +#define BUSRCON1_EBSE_DELAYED 0x00000000 */
20112 +/** High active */
20113 +#define BUSRCON1_EBSE_NOT_DELAYED 0x00200000
20114 +/** Early Control Signals for Synchronous Bursts */
20115 +#define BUSRCON1_ECSE 0x00100000
20116 +/* Low active.
20117 +#define BUSRCON1_ECSE_DELAYED 0x00000000 */
20118 +/** High active */
20119 +#define BUSRCON1_ECSE_NOT_DELAYED 0x00100000
20120 +/** Synchronous Burst Buffer Mode Select */
20121 +#define BUSRCON1_FBBMSEL 0x00080000
20122 +/* FIXED_LENGTH
20123 +#define BUSRCON1_FBBMSEL_FIXED_LENGTH 0x00000000 */
20124 +/** CONTINUOUS */
20125 +#define BUSRCON1_FBBMSEL_CONTINUOUS 0x00080000
20126 +/** Burst Length for Synchronous Burst */
20127 +#define BUSRCON1_FETBLEN_MASK 0x00070000
20128 +/** field offset */
20129 +#define BUSRCON1_FETBLEN_OFFSET 16
20130 +/** Up to 1 data cycle (default after reset). */
20131 +#define BUSRCON1_FETBLEN_SINGLE 0x00000000
20132 +/** Up to 2 data cycles. */
20133 +#define BUSRCON1_FETBLEN_BURST2 0x00010000
20134 +/** Up to 4 data cycles. */
20135 +#define BUSRCON1_FETBLEN_BURST4 0x00020000
20136 +/** Up to 8 data cycles. */
20137 +#define BUSRCON1_FETBLEN_BURST8 0x00030000
20138 +/** Up to 16 data cycles. */
20139 +#define BUSRCON1_FETBLEN_BURST16 0x00040000
20140 +/** Reserved
20141 +    This field allows to configure how the EBU generates the CLE and ALE signals for a NAND Flash device. The following options are available */
20142 +#define BUSRCON1_NANDAMAP_MASK 0x0000C000
20143 +/** field offset */
20144 +#define BUSRCON1_NANDAMAP_OFFSET 14
20145 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
20146 +#define BUSRCON1_NANDAMAP_NAND_A17_16 0x00000000
20147 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
20148 +#define BUSRCON1_NANDAMAP_NAND_WAIT_ADV 0x00004000
20149 +/** CLE is taken from AMemport[18] and ALE from AMemport[17] and are output on pins AD[9:8] and A[9:8] on the External Bus. This mode may only be used with a 8-Bit NAND-Flash device. */
20150 +#define BUSRCON1_NANDAMAP_NAND_AD9_8 0x00008000
20151 +/** Reserved for future use. Do not use or unpredictable results may occur. */
20152 +#define BUSRCON1_NANDAMAP_NAND_RFU 0x0000C000
20153 +/** AAD-mux Protocol
20154 +    If this bit is set and the device is configured for a multiplexed access protocol in agen then the device is accessed in read mode using the AAD-mux protocol. If a non-multiplexed device type is selected in agen, field aadmux is ignored. */
20155 +#define BUSRCON1_AADMUX 0x00002000
20156 +/* Muxed device is write accessed in AD-mux mode.
20157 +#define BUSRCON1_AADMUX_AD_MUX 0x00000000 */
20158 +/** Muxed device is write accessed in AAD-mux mode. */
20159 +#define BUSRCON1_AADMUX_AAD_MUX 0x00002000
20160 +/** Asynchronous Address Phase */
20161 +#define BUSRCON1_AAP 0x00001000
20162 +/* Clock is enabled at beginning of access.
20163 +#define BUSRCON1_AAP_EARLY 0x00000000 */
20164 +/** Clock is enabled after address phase. */
20165 +#define BUSRCON1_AAP_LATE 0x00001000
20166 +/** Burst Flash Read Single Stage Synchronisation */
20167 +#define BUSRCON1_BFSSS 0x00000800
20168 +/* Two stages of synchronisation used.
20169 +#define BUSRCON1_BFSSS_TWO_STAGE 0x00000000 */
20170 +/** Single stage of synchronisation used. */
20171 +#define BUSRCON1_BFSSS_SINGLE_STAGE 0x00000800
20172 +/** Burst Flash Clock Feedback Enable */
20173 +#define BUSRCON1_FDBKEN 0x00000400
20174 +/* Disable
20175 +#define BUSRCON1_FDBKEN_DIS 0x00000000 */
20176 +/** Enable */
20177 +#define BUSRCON1_FDBKEN_EN 0x00000400
20178 +/** Auxiliary Chip Select Enable
20179 +    Not supported in GPON-EBU, field must be set to 0. */
20180 +#define BUSRCON1_CSA 0x00000200
20181 +/* Disable
20182 +#define BUSRCON1_CSA_DIS 0x00000000 */
20183 +/** Enable */
20184 +#define BUSRCON1_CSA_EN 0x00000200
20185 +/** Flash Non-Array Access Enable
20186 +    Set to logic one to enable workaround when region is accessed with internal address bit 28 set. See Section 3.17.13 on page 90 for details. */
20187 +#define BUSRCON1_NAA 0x00000100
20188 +/* Disable
20189 +#define BUSRCON1_NAA_DIS 0x00000000 */
20190 +/** Enable */
20191 +#define BUSRCON1_NAA_EN 0x00000100
20192 +/** Module Enable */
20193 +#define BUSRCON1_ENABLE 0x00000001
20194 +/* Disable
20195 +#define BUSRCON1_ENABLE_DIS 0x00000000 */
20196 +/** Enable */
20197 +#define BUSRCON1_ENABLE_EN 0x00000001
20198 +
20199 +/* Fields of "Bus Read Parameters Register1" */
20200 +/** Address Cycles
20201 +    Number of cycles for address phase. */
20202 +#define BUSRP1_ADDRC_MASK 0xF0000000
20203 +/** field offset */
20204 +#define BUSRP1_ADDRC_OFFSET 28
20205 +/** Address Hold Cycles For Multiplexed Address
20206 +    Number of address hold cycles during multiplexed accesses. */
20207 +#define BUSRP1_ADHOLC_MASK 0x0F000000
20208 +/** field offset */
20209 +#define BUSRP1_ADHOLC_OFFSET 24
20210 +/** Programmed Command Delay Cycles
20211 +    Number of delay cycles during command delay phase. */
20212 +#define BUSRP1_CMDDELAY_MASK 0x00F00000
20213 +/** field offset */
20214 +#define BUSRP1_CMDDELAY_OFFSET 20
20215 +/** Extended Data */
20216 +#define BUSRP1_EXTDATA_MASK 0x000C0000
20217 +/** field offset */
20218 +#define BUSRP1_EXTDATA_OFFSET 18
20219 +/** External device outputs data every BFCLK cycle */
20220 +#define BUSRP1_EXTDATA_ONE 0x00000000
20221 +/** External device outputs data every 2nd BFCLK cycles */
20222 +#define BUSRP1_EXTDATA_TWO 0x00040000
20223 +/** External device outputs data every 4th BFCLK cycles */
20224 +#define BUSRP1_EXTDATA_FOUR 0x00080000
20225 +/** External device outputs data every 8th BFCLK cycles */
20226 +#define BUSRP1_EXTDATA_EIGHT 0x000C0000
20227 +/** Frequency of external clock at pin BFCLKO */
20228 +#define BUSRP1_EXTCLOCK_MASK 0x00030000
20229 +/** field offset */
20230 +#define BUSRP1_EXTCLOCK_OFFSET 16
20231 +/** Equal to ebu_clk frequency. */
20232 +#define BUSRP1_EXTCLOCK_ONE_TO_ONE 0x00000000
20233 +/** 1/2 of ebu_clk frequency. */
20234 +#define BUSRP1_EXTCLOCK_ONE_TO_TWO 0x00010000
20235 +/** 1/3 of ebu_clk frequency. */
20236 +#define BUSRP1_EXTCLOCK_ONE_TO_THREE 0x00020000
20237 +/** 1/4 of ebu_clk frequency (default after reset). */
20238 +#define BUSRP1_EXTCLOCK_ONE_TO_FOUR 0x00030000
20239 +/** Data Hold Cycles For read Accesses
20240 +    Number of data hold cycles during read accesses. Applies to spinner support only where the address is guaranteed stable for datac clocks after RD high */
20241 +#define BUSRP1_DATAC_MASK 0x0000F000
20242 +/** field offset */
20243 +#define BUSRP1_DATAC_OFFSET 12
20244 +/** Programmed Wait States for read accesses
20245 +    Number of programmed wait states for read accesses. For synchronous accesses, this will always be adjusted so that the phase exits on a rising edge of the external clock. */
20246 +#define BUSRP1_WAITRDC_MASK 0x00000F80
20247 +/** field offset */
20248 +#define BUSRP1_WAITRDC_OFFSET 7
20249 +/** Recovery Cycles After read Accesses, same CS
20250 +    Number of idle cycles after read accesses when the next access is to the same chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSRCON. */
20251 +#define BUSRP1_RECOVC_MASK 0x00000070
20252 +/** field offset */
20253 +#define BUSRP1_RECOVC_OFFSET 4
20254 +/** Recovery Cycles After read Accesses, other CS
20255 +    Number of idle cycles after read accesses when the next access is to a different chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSRCON. */
20256 +#define BUSRP1_DTACS_MASK 0x0000000F
20257 +/** field offset */
20258 +#define BUSRP1_DTACS_OFFSET 0
20259 +
20260 +/* Fields of "Bus Write Configuration Register1" */
20261 +/** Device Type For Region
20262 +    After reset, the CS region is configured for a slow Asynchronous access protocol which is compatible with read access from an external multiplexed or demultiplexed 16-Bit Burst Flash in asynchronous mode. Reset: 0000B */
20263 +#define BUSWCON1_AGEN_MASK 0xF0000000
20264 +/** field offset */
20265 +#define BUSWCON1_AGEN_OFFSET 28
20266 +/** Muxed Asynchronous Type External Memory */
20267 +#define BUSWCON1_AGEN_MUXED_ASYNC_TYPE_EXT_MEM 0x00000000
20268 +/** Muxed Burst Type External Memory */
20269 +#define BUSWCON1_AGEN_MUXED_BURST_TYPE_EXT_MEM 0x10000000
20270 +/** NAND Flash (page optimised) */
20271 +#define BUSWCON1_AGEN_NAND_FLASH 0x20000000
20272 +/** Muxed Cellular RAM External Memory */
20273 +#define BUSWCON1_AGEN_MUXED_CELLULAR_RAM_EXT_MEM 0x30000000
20274 +/** Demuxed Asynchronous Type External Memory */
20275 +#define BUSWCON1_AGEN_DEMUXED_ASYNC_TYPE_EXT_MEM 0x40000000
20276 +/** Demuxed Burst Type External Memory */
20277 +#define BUSWCON1_AGEN_DEMUXED_BURST_TYPE_EXT_MEM 0x50000000
20278 +/** Demuxed Page Mode External Memory */
20279 +#define BUSWCON1_AGEN_DEMUXED_PAGE_MODE_EXT_MEM 0x60000000
20280 +/** Demuxed Cellular RAM External Memory */
20281 +#define BUSWCON1_AGEN_DEMUXED_CELLULAR_RAM_EXT_MEM 0x70000000
20282 +/** Serial Flash */
20283 +#define BUSWCON1_AGEN_SERIAL_FLASH 0xF0000000
20284 +/** Device Addressing Mode
20285 +    t.b.d. */
20286 +#define BUSWCON1_PORTW_MASK 0x0C000000
20287 +/** field offset */
20288 +#define BUSWCON1_PORTW_OFFSET 26
20289 +/** External Wait Control
20290 +    Function of the WAIT input. This is specific to the device type (i.e. the agen field). */
20291 +#define BUSWCON1_WAIT_MASK 0x03000000
20292 +/** field offset */
20293 +#define BUSWCON1_WAIT_OFFSET 24
20294 +/** WAIT is ignored (default after reset). */
20295 +#define BUSWCON1_WAIT_OFF 0x00000000
20296 +/** Synchronous Burst Devices: WAIT signal is provided one cycle ahead of the data cycle it applies to. */
20297 +#define BUSWCON1_WAIT_EARLY_WAIT 0x01000000
20298 +/** Asynchronous Devices: WAIT input passes through a two-stage synchronizer before being evaluated. */
20299 +#define BUSWCON1_WAIT_TWO_STAGE_SYNC 0x01000000
20300 +/** Synchronous Burst Devices: WAIT signal is provided in the same data cycle it applies to. */
20301 +#define BUSWCON1_WAIT_WAIT_WITH_DATA 0x02000000
20302 +/** Asynchronous Devices: WAIT input passes through a single-stage synchronizer before being evaluated. */
20303 +#define BUSWCON1_WAIT_SINGLE_STAGE_SYNC 0x02000000
20304 +/** Synchronous Burst Devices: Abort and retry access if WAIT asserted */
20305 +#define BUSWCON1_WAIT_ABORT_AND_RETRY 0x03000000
20306 +/** Reserved */
20307 +#define BUSWCON1_LOCKCS 0x00800000
20308 +/** Reversed polarity at wait */
20309 +#define BUSWCON1_WAITINV 0x00400000
20310 +/* Low active.
20311 +#define BUSWCON1_WAITINV_ACTLOW 0x00000000 */
20312 +/** High active */
20313 +#define BUSWCON1_WAITINV_ACTHI 0x00400000
20314 +/** Early ADV Enable for Synchronous Bursts */
20315 +#define BUSWCON1_EBSE 0x00200000
20316 +/* Low active.
20317 +#define BUSWCON1_EBSE_DELAYED 0x00000000 */
20318 +/** High active */
20319 +#define BUSWCON1_EBSE_NOT_DELAYED 0x00200000
20320 +/** Early Control Signals for Synchronous Bursts */
20321 +#define BUSWCON1_ECSE 0x00100000
20322 +/* Low active.
20323 +#define BUSWCON1_ECSE_DELAYED 0x00000000 */
20324 +/** High active */
20325 +#define BUSWCON1_ECSE_NOT_DELAYED 0x00100000
20326 +/** Synchronous Burst Buffer Mode Select */
20327 +#define BUSWCON1_FBBMSEL 0x00080000
20328 +/* FIXED_LENGTH
20329 +#define BUSWCON1_FBBMSEL_FIXED_LENGTH 0x00000000 */
20330 +/** CONTINUOUS */
20331 +#define BUSWCON1_FBBMSEL_CONTINUOUS 0x00080000
20332 +/** Burst Length for Synchronous Burst */
20333 +#define BUSWCON1_FETBLEN_MASK 0x00070000
20334 +/** field offset */
20335 +#define BUSWCON1_FETBLEN_OFFSET 16
20336 +/** Up to 1 data cycle (default after reset). */
20337 +#define BUSWCON1_FETBLEN_SINGLE 0x00000000
20338 +/** Up to 2 data cycles. */
20339 +#define BUSWCON1_FETBLEN_BURST2 0x00010000
20340 +/** Up to 4 data cycles. */
20341 +#define BUSWCON1_FETBLEN_BURST4 0x00020000
20342 +/** Up to 8 data cycles. */
20343 +#define BUSWCON1_FETBLEN_BURST8 0x00030000
20344 +/** Up to 16 data cycles. */
20345 +#define BUSWCON1_FETBLEN_BURST16 0x00040000
20346 +/** Reserved
20347 +    This field allows to configure how the EBU generates the CLE and ALE signals for a NAND Flash device. The following options are available */
20348 +#define BUSWCON1_NANDAMAP_MASK 0x0000C000
20349 +/** field offset */
20350 +#define BUSWCON1_NANDAMAP_OFFSET 14
20351 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
20352 +#define BUSWCON1_NANDAMAP_NAND_A17_16 0x00000000
20353 +/** is taken from AMemport[18] and ALE from AMemport[17] and are output on pins A[17:16] on the External Bus (default after reset). */
20354 +#define BUSWCON1_NANDAMAP_NAND_WAIT_ADV 0x00004000
20355 +/** CLE is taken from AMemport[18] and ALE from AMemport[17] and are output on pins AD[9:8] and A[9:8] on the External Bus. This mode may only be used with a 8-Bit NAND-Flash device. */
20356 +#define BUSWCON1_NANDAMAP_NAND_AD9_8 0x00008000
20357 +/** Reserved for future use. Do not use or unpredictable results may occur. */
20358 +#define BUSWCON1_NANDAMAP_NAND_RFU 0x0000C000
20359 +/** AAD-mux Protocol
20360 +    If this bit is set and the device is configured for a multiplexed access protocol in agen then the device is accessed in read mode using the AAD-mux protocol. If a non-multiplexed device type is selected in agen, field aadmux is ignored. */
20361 +#define BUSWCON1_AADMUX 0x00002000
20362 +/* Muxed device is write accessed in AD-mux mode.
20363 +#define BUSWCON1_AADMUX_AD_MUX 0x00000000 */
20364 +/** Muxed device is write accessed in AAD-mux mode. */
20365 +#define BUSWCON1_AADMUX_AAD_MUX 0x00002000
20366 +/** Asynchronous Address Phase */
20367 +#define BUSWCON1_AAP 0x00001000
20368 +/* Clock is enabled at beginning of access.
20369 +#define BUSWCON1_AAP_EARLY 0x00000000 */
20370 +/** Clock is enabled after address phase. */
20371 +#define BUSWCON1_AAP_LATE 0x00001000
20372 +/** Auxiliary Chip Select Enable
20373 +    Not supported in GPON-EBU, field must be set to 0. */
20374 +#define BUSWCON1_CSA 0x00000200
20375 +/* Disable
20376 +#define BUSWCON1_CSA_DIS 0x00000000 */
20377 +/** Enable */
20378 +#define BUSWCON1_CSA_EN 0x00000200
20379 +/** Flash Non-Array Access Enable
20380 +    Set to logic one to enable workaround when region is accessed with internal address bit 28 set. See Section 3.17.13 on page 90 for details. */
20381 +#define BUSWCON1_NAA 0x00000100
20382 +/* Disable
20383 +#define BUSWCON1_NAA_DIS 0x00000000 */
20384 +/** Enable */
20385 +#define BUSWCON1_NAA_EN 0x00000100
20386 +/** Module Enable */
20387 +#define BUSWCON1_ENABLE 0x00000001
20388 +/* Disable
20389 +#define BUSWCON1_ENABLE_DIS 0x00000000 */
20390 +/** Enable */
20391 +#define BUSWCON1_ENABLE_EN 0x00000001
20392 +
20393 +/* Fields of "Bus Write Parameters Register1" */
20394 +/** Address Cycles
20395 +    Number of cycles for address phase. */
20396 +#define BUSWP1_ADDRC_MASK 0xF0000000
20397 +/** field offset */
20398 +#define BUSWP1_ADDRC_OFFSET 28
20399 +/** Address Hold Cycles For Multiplexed Address
20400 +    Number of address hold cycles during multiplexed accesses. */
20401 +#define BUSWP1_ADHOLC_MASK 0x0F000000
20402 +/** field offset */
20403 +#define BUSWP1_ADHOLC_OFFSET 24
20404 +/** Programmed Command Delay Cycles
20405 +    Number of delay cycles during command delay phase. */
20406 +#define BUSWP1_CMDDELAY_MASK 0x00F00000
20407 +/** field offset */
20408 +#define BUSWP1_CMDDELAY_OFFSET 20
20409 +/** Extended Data */
20410 +#define BUSWP1_EXTDATA_MASK 0x000C0000
20411 +/** field offset */
20412 +#define BUSWP1_EXTDATA_OFFSET 18
20413 +/** External device outputs data every BFCLK cycle */
20414 +#define BUSWP1_EXTDATA_ONE 0x00000000
20415 +/** External device outputs data every 2nd BFCLK cycles */
20416 +#define BUSWP1_EXTDATA_TWO 0x00040000
20417 +/** External device outputs data every 4th BFCLK cycles */
20418 +#define BUSWP1_EXTDATA_FOUR 0x00080000
20419 +/** External device outputs data every 8th BFCLK cycles */
20420 +#define BUSWP1_EXTDATA_EIGHT 0x000C0000
20421 +/** Frequency of external clock at pin BFCLKO */
20422 +#define BUSWP1_EXTCLOCK_MASK 0x00030000
20423 +/** field offset */
20424 +#define BUSWP1_EXTCLOCK_OFFSET 16
20425 +/** Equal to ebu_clk frequency. */
20426 +#define BUSWP1_EXTCLOCK_ONE_TO_ONE 0x00000000
20427 +/** 1/2 of ebu_clk frequency. */
20428 +#define BUSWP1_EXTCLOCK_ONE_TO_TWO 0x00010000
20429 +/** 1/3 of ebu_clk frequency. */
20430 +#define BUSWP1_EXTCLOCK_ONE_TO_THREE 0x00020000
20431 +/** 1/4 of ebu_clk frequency (default after reset). */
20432 +#define BUSWP1_EXTCLOCK_ONE_TO_FOUR 0x00030000
20433 +/** Data Hold Cycles For write Accesses
20434 +    Number of data hold cycles during write accesses. */
20435 +#define BUSWP1_DATAC_MASK 0x0000F000
20436 +/** field offset */
20437 +#define BUSWP1_DATAC_OFFSET 12
20438 +/** Programmed Wait States For write Accesses
20439 +    Number of programmed wait states for write accesses. For synchronous accesses, this will always be adjusted so that the phase exits on a rising edge of the external clock. */
20440 +#define BUSWP1_WAITWDC_MASK 0x00000F80
20441 +/** field offset */
20442 +#define BUSWP1_WAITWDC_OFFSET 7
20443 +/** Recovery Cycles After write Accesses, same CS
20444 +    Number of idle cycles after write accesses when following access is to the same chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSWCON. */
20445 +#define BUSWP1_RECOVC_MASK 0x00000070
20446 +/** field offset */
20447 +#define BUSWP1_RECOVC_OFFSET 4
20448 +/** Recovery Cycles After write Accesses, other CS
20449 +    Number of idle cycles after write accesses when the following access is to a different chip select. For synchronous accesses, this will always be adjusted so that the phase exits on a rising clock edge. Note that at least one recovery cycle must be programmed in case the region is configured for delayed control signals in field ecse of register EBU_BUSWCON. */
20450 +#define BUSWP1_DTACS_MASK 0x0000000F
20451 +/** field offset */
20452 +#define BUSWP1_DTACS_OFFSET 0
20453 +
20454 +/* Fields of "Bus Protocol Configuration Extension Register 0" */
20455 +/** Byte Control Mapping
20456 +    Remapping of byte enable signals on address lines is not supported in the GPON-EBU. */
20457 +#define BUSCONEXT0_BCMAP_MASK 0x00030000
20458 +/** field offset */
20459 +#define BUSCONEXT0_BCMAP_OFFSET 16
20460 +/** No mirroring of byte enables. */
20461 +#define BUSCONEXT0_BCMAP_NOBCMAP 0x00000000
20462 +/** Asynchronous Early Write
20463 +    This bit is obsolete and must be set to 0 or unpredictable results may result. */
20464 +#define BUSCONEXT0_AEW 0x00008000
20465 +/** AAD-mux Consecutive Address Cycles
20466 +    This bit selects whether ADV gets deasserted between the high and the low address phase of a synchronous AAD-mux access or the two address cycles are consecutive. See Figure 32 for a waveform example that results when acac is set. acac only takes effect if the CS region is configured for synchronous AADmux access (agen = 1 or 3, aadmux = 1) and is ignored otherwise. */
20467 +#define BUSCONEXT0_ACAC 0x00004000
20468 +/* ADV is deasserted between high and low address phase.
20469 +#define BUSCONEXT0_ACAC_SEPERATED 0x00000000 */
20470 +/** ADV is not deasserted between high and low address phase. */
20471 +#define BUSCONEXT0_ACAC_CONSECUTIVE 0x00004000
20472 +/** AAD-mux Write Address-to-Address Delay
20473 +    Gives the length of the AA-Phase (in multiples of the ebu_clk cycle) to be used when writing to the CS region. The parameter is only observed if the CS region is configured for use of the AAD-mux protocol in register EBU_BUSWCON, fields agen and aadmux. */
20474 +#define BUSCONEXT0_WAAC_MASK 0x00003800
20475 +/** field offset */
20476 +#define BUSCONEXT0_WAAC_OFFSET 11
20477 +/** AAD-mux Read Address-to-Address Delay
20478 +    Gives the length of the AA-Phase (in multiples of the ebu_clk cycle) to be used when reading from the CS region. The parameter is only observed if the CS region is configured for use of the AAD-mux protocol in register EBU_BUSRCON, fields agen and aadmux. */
20479 +#define BUSCONEXT0_RAAC_MASK 0x00000700
20480 +/** field offset */
20481 +#define BUSCONEXT0_RAAC_OFFSET 8
20482 +/** AAD-mux Paging Enable for CS0
20483 +    If the external device is configured for AAD-mux protocol in register EBU_BUSRCON, then this field selects whether or not to use paging. If paging is enabled, the EBU skips the high address cycle in case the upper address that would be sent are the same as in the most recent access to the device.configures how to set the AD[15:14] in the high address cycle of an access with the following encoding: */
20484 +#define BUSCONEXT0_PAGE_EN 0x00000080
20485 +/* Disable
20486 +#define BUSCONEXT0_PAGE_EN_DIS 0x00000000 */
20487 +/** Enable */
20488 +#define BUSCONEXT0_PAGE_EN_EN 0x00000080
20489 +/** AAD-mux Address Extension Bit Generation Mode
20490 +    If the external device is configured for AAD-mux protocol in register EBU_BUSRCON, then this field configures how to set the AD[15:14] in the high address cycle of an access with the following encoding: */
20491 +#define BUSCONEXT0_AEBM_MASK 0x00000070
20492 +/** field offset */
20493 +#define BUSCONEXT0_AEBM_OFFSET 4
20494 +/** A[15] in the high address cycle is set to AMemport[amsb+17], A[14] is set to 0 */
20495 +#define BUSCONEXT0_AEBM_AMAP_CRE_RFU0 0x00000000
20496 +/** A[15] in the high address cycle is set to AMemport[amsb+17], A[14] is set to 1 */
20497 +#define BUSCONEXT0_AEBM_AMAP_CRE_RFU1 0x00000010
20498 +/** A[15] in the high address cycle is set to AMemport[amsb+18], A[14] is set to AMemport[amsb+17] */
20499 +#define BUSCONEXT0_AEBM_AMAP_CRE_AND_RFU 0x00000020
20500 +/** Do not use */
20501 +#define BUSCONEXT0_AEBM_reserved 0x00000030
20502 +/** A[15:14] in the high address cycle is set to 00B. */
20503 +#define BUSCONEXT0_AEBM_DIRECT_00 0x00000040
20504 +/** A[15:14] in the high address cycle is set to 01B */
20505 +#define BUSCONEXT0_AEBM_DIRECT_01 0x00000050
20506 +/** A[15:14] in the high address cycle is set to 10B */
20507 +#define BUSCONEXT0_AEBM_DIRECT_10 0x00000060
20508 +/** A[15:14] in the high address cycle is set to 11B. */
20509 +#define BUSCONEXT0_AEBM_DIRECT_11 0x00000070
20510 +/** Most Significant Address Bit of External Device
20511 +    If the external device is configured for AAD-mux protocol in register EBU_BUSRCON, then for amsb < 14 the EBU always sets A[13:amsb] = 0 in the high address cycle of an access. The value of A[15:14] is defined in field aebm. A value of amsb > 13 therefore has no effect. It is recommended to set amsb that it matches the addressable range of the external device according to the following formula: amsb = n - 16 for a device with 2n addressable words. */
20512 +#define BUSCONEXT0_AMSB_MASK 0x0000000F
20513 +/** field offset */
20514 +#define BUSCONEXT0_AMSB_OFFSET 0
20515 +
20516 +/* Fields of "Bus Protocol Configuration Extension Register 1" */
20517 +/** Byte Control Mapping
20518 +    Remapping of byte enable signals on address lines is not supported in the GPON-EBU. */
20519 +#define BUSCONEXT1_BCMAP_MASK 0x00030000
20520 +/** field offset */
20521 +#define BUSCONEXT1_BCMAP_OFFSET 16
20522 +/** No mirroring of byte enables. */
20523 +#define BUSCONEXT1_BCMAP_NOBCMAP 0x00000000
20524 +/** Asynchronous Early Write
20525 +    This bit is obsolete and must be set to 0 or unpredictable results may result. */
20526 +#define BUSCONEXT1_AEW 0x00008000
20527 +/** AAD-mux Consecutive Address Cycles
20528 +    This bit selects whether ADV gets deasserted between the high and the low address phase of a synchronous AAD-mux access or the two address cycles are consecutive. See Figure 32 for a waveform example that results when acac is set. acac only takes effect if the CS region is configured for synchronous AADmux access (agen = 1 or 3, aadmux = 1) and is ignored otherwise. */
20529 +#define BUSCONEXT1_ACAC 0x00004000
20530 +/* ADV is deasserted between high and low address phase.
20531 +#define BUSCONEXT1_ACAC_SEPERATED 0x00000000 */
20532 +/** ADV is not deasserted between high and low address phase. */
20533 +#define BUSCONEXT1_ACAC_CONSECUTIVE 0x00004000
20534 +/** AAD-mux Write Address-to-Address Delay
20535 +    Gives the length of the AA-Phase (in multiples of the ebu_clk cycle) to be used when writing to the CS region. The parameter is only observed if the CS region is configured for use of the AAD-mux protocol in register EBU_BUSWCON, fields agen and aadmux. */
20536 +#define BUSCONEXT1_WAAC_MASK 0x00003800
20537 +/** field offset */
20538 +#define BUSCONEXT1_WAAC_OFFSET 11
20539 +/** AAD-mux Read Address-to-Address Delay
20540 +    Gives the length of the AA-Phase (in multiples of the ebu_clk cycle) to be used when reading from the CS region. The parameter is only observed if the CS region is configured for use of the AAD-mux protocol in register EBU_BUSRCON, fields agen and aadmux. */
20541 +#define BUSCONEXT1_RAAC_MASK 0x00000700
20542 +/** field offset */
20543 +#define BUSCONEXT1_RAAC_OFFSET 8
20544 +/** AAD-mux Paging Enable for CS0
20545 +    If the external device is configured for AAD-mux protocol in register EBU_BUSRCON, then this field selects whether or not to use paging. If paging is enabled, the EBU skips the high address cycle in case the upper address that would be sent are the same as in the most recent access to the device.configures how to set the AD[15:14] in the high address cycle of an access with the following encoding: */
20546 +#define BUSCONEXT1_PAGE_EN 0x00000080
20547 +/* Disable
20548 +#define BUSCONEXT1_PAGE_EN_DIS 0x00000000 */
20549 +/** Enable */
20550 +#define BUSCONEXT1_PAGE_EN_EN 0x00000080
20551 +/** AAD-mux Address Extension Bit Generation Mode
20552 +    If the external device is configured for AAD-mux protocol in register EBU_BUSRCON, then this field configures how to set the AD[15:14] in the high address cycle of an access with the following encoding: */
20553 +#define BUSCONEXT1_AEBM_MASK 0x00000070
20554 +/** field offset */
20555 +#define BUSCONEXT1_AEBM_OFFSET 4
20556 +/** A[15] in the high address cycle is set to AMemport[amsb+17], A[14] is set to 0 */
20557 +#define BUSCONEXT1_AEBM_AMAP_CRE_RFU0 0x00000000
20558 +/** A[15] in the high address cycle is set to AMemport[amsb+17], A[14] is set to 1 */
20559 +#define BUSCONEXT1_AEBM_AMAP_CRE_RFU1 0x00000010
20560 +/** A[15] in the high address cycle is set to AMemport[amsb+18], A[14] is set to AMemport[amsb+17] */
20561 +#define BUSCONEXT1_AEBM_AMAP_CRE_AND_RFU 0x00000020
20562 +/** Do not use */
20563 +#define BUSCONEXT1_AEBM_reserved 0x00000030
20564 +/** A[15:14] in the high address cycle is set to 00B. */
20565 +#define BUSCONEXT1_AEBM_DIRECT_00 0x00000040
20566 +/** A[15:14] in the high address cycle is set to 01B */
20567 +#define BUSCONEXT1_AEBM_DIRECT_01 0x00000050
20568 +/** A[15:14] in the high address cycle is set to 10B */
20569 +#define BUSCONEXT1_AEBM_DIRECT_10 0x00000060
20570 +/** A[15:14] in the high address cycle is set to 11B. */
20571 +#define BUSCONEXT1_AEBM_DIRECT_11 0x00000070
20572 +/** Most Significant Address Bit of External Device
20573 +    If the external device is configured for AAD-mux protocol in register EBU_BUSRCON, then for amsb < 14 the EBU always sets A[13:amsb] = 0 in the high address cycle of an access. The value of A[15:14] is defined in field aebm. A value of amsb > 13 therefore has no effect. It is recommended to set amsb that it matches the addressable range of the external device according to the following formula: amsb = n - 16 for a device with 2n addressable words. */
20574 +#define BUSCONEXT1_AMSB_MASK 0x0000000F
20575 +/** field offset */
20576 +#define BUSCONEXT1_AMSB_OFFSET 0
20577 +
20578 +/* Fields of "Serial Flash Configuration Register" */
20579 +/** Direct Access Device Port Width
20580 +    DA_PORTW Defines the number of signal lines to be used with direct read access from a Serial Flash as defined for the command with opcode rd_opc. Depending on thedevice type and/or command, the number of used signal lines might differbetween command, address, and data phase of the transaction. */
20581 +#define SFCON_DA_PORTW_MASK 0xE0000000
20582 +/** field offset */
20583 +#define SFCON_DA_PORTW_OFFSET 29
20584 +/** One signal line used in all phases of the transaction. */
20585 +#define SFCON_DA_PORTW_WIDTH_1_1_1 0x00000000
20586 +/** One signal line used in the COMMAND and ADDRESS phase of the transaction and two signal lines used in the DATA phase. */
20587 +#define SFCON_DA_PORTW_WIDTH_1_1_2 0x20000000
20588 +/** One signal used in the COMMAND phase of the transaction and two signal lines used in the ADDRESS/DUMMY phase and the DATA phase. */
20589 +#define SFCON_DA_PORTW_WIDTH_1_2_2 0x40000000
20590 +/** Two signal lines used in all phases of the transaction. */
20591 +#define SFCON_DA_PORTW_WIDTH_2_2_2 0x60000000
20592 +/** One signal line used in the COMMAND and ADDRESS phase of the transaction and four signal lines used in the DATA phase. */
20593 +#define SFCON_DA_PORTW_WIDTH_1_1_4 0x80000000
20594 +/** One signal used in the COMMAND phase of the transaction and four signal lines used in the ADDRESS/DUMMY phase and the DATA phase. */
20595 +#define SFCON_DA_PORTW_WIDTH_1_4_4 0xA0000000
20596 +/** Four signal lines used in all phases of the transaction. */
20597 +#define SFCON_DA_PORTW_WIDTH_4_4_4 0xC0000000
20598 +/** for future use. */
20599 +#define SFCON_DA_PORTW_WIDTH_reserved 0xE0000000
20600 +/** Read Abort Enable
20601 +    If set, a read access from the external device can be aborted via signal sf_rd_abort_i. See Section 3.18.2.9 for details. */
20602 +#define SFCON_RD_ABORT_EN 0x10000000
20603 +/** Device Size
20604 +    Defines the number of significant address bits for the Serial Flash device(s). All address bits above the MSB are forced to 0. The configuration in this field also defines for the address auto-increment feature when to wrap around from the upper most address to 0. */
20605 +#define SFCON_DEV_SIZE_MASK 0x0F000000
20606 +/** field offset */
20607 +#define SFCON_DEV_SIZE_OFFSET 24
20608 +/** 16 MBit device */
20609 +#define SFCON_DEV_SIZE_A20_0 0x00000000
20610 +/** 32 MBit device */
20611 +#define SFCON_DEV_SIZE_A21_0 0x01000000
20612 +/** 64 MBit device */
20613 +#define SFCON_DEV_SIZE_A22_0 0x02000000
20614 +/** 128 MBit device */
20615 +#define SFCON_DEV_SIZE_A23_0 0x03000000
20616 +/** 256 MBit device */
20617 +#define SFCON_DEV_SIZE_A24_0 0x04000000
20618 +/** 512 MBit device */
20619 +#define SFCON_DEV_SIZE_A25_0 0x05000000
20620 +/** 1 GBit device */
20621 +#define SFCON_DEV_SIZE_A26_0 0x06000000
20622 +/** 2 GBit device */
20623 +#define SFCON_DEV_SIZE_A27_0 0x07000000
20624 +/** 4 GBit device */
20625 +#define SFCON_DEV_SIZE_A28_0 0x08000000
20626 +/** 8 GBit device */
20627 +#define SFCON_DEV_SIZE_A29_0 0x09000000
20628 +/** 16 GBit device */
20629 +#define SFCON_DEV_SIZE_A30_0 0x0A000000
20630 +/** 32 GBit device */
20631 +#define SFCON_DEV_SIZE_A31_0 0x0B000000
20632 +/** Device Page Size
20633 +    Defines the page size employed by all connected Serial Flash devices. The device page size is used to determine the address wrap-around for the write address auto-increment feature. */
20634 +#define SFCON_DPS_MASK 0x00C00000
20635 +/** field offset */
20636 +#define SFCON_DPS_OFFSET 22
20637 +/** Device page size is 256 Bytes */
20638 +#define SFCON_DPS_DPS_256 0x00000000
20639 +/** Device page size is 512 Bytes */
20640 +#define SFCON_DPS_DPS_512 0x00400000
20641 +/** Page Buffer Size
20642 +    Defines the size of the EBU's page buffer used in Buffered Access. Page buffer size configured here must be less than or equal to the maximum page buffer size which is a built option of the EBU (256 Bytes for GPON). */
20643 +#define SFCON_PB_SIZE_MASK 0x00300000
20644 +/** field offset */
20645 +#define SFCON_PB_SIZE_OFFSET 20
20646 +/** No read buffer is available/used. */
20647 +#define SFCON_PB_SIZE_NONE 0x00000000
20648 +/** 128 Bytes */
20649 +#define SFCON_PB_SIZE_SIZE_128 0x00100000
20650 +/** 256 Bytes */
20651 +#define SFCON_PB_SIZE_SIZE_256 0x00200000
20652 +/** Bidirectional Data Bus
20653 +    Defines whether the Serial Flash uses a unidirectional or a bidirectional data bus. */
20654 +#define SFCON_BIDIR 0x00080000
20655 +/* The Serial Flash interface uses a pair of two unidirectional busses (one for write, one for read)
20656 +#define SFCON_BIDIR_UNIDIRECTIONAL 0x00000000 */
20657 +/** The Serial Flash interface uses a bidirectional data bus. */
20658 +#define SFCON_BIDIR_BIDIRECTIONAL 0x00080000
20659 +/** No Busy Error termination
20660 +    By default, the EBU error-terminates all direct access to a Serial Flash while EBU_SFSTAT.busy is set. By setting NO_BUSY_ERR, the EBU can be configured to permit direct accesses to proceed to the Serial Flash, e.g. for devices that support a read-while-write functionality. */
20661 +#define SFCON_NO_BUSY_ERR 0x00040000
20662 +/** End-of-Busy Detection Mode
20663 +    Defines how the EBU detects the end of a busy phase in the Serial Flash device. The current version of the EBU requires the software to explicitly poll the device's status register and then inform the EBU on the end of the busy status by clearing the corresponding bit in register EBU_SF_STAT. */
20664 +#define SFCON_EOBDM_MASK 0x00030000
20665 +/** field offset */
20666 +#define SFCON_EOBDM_OFFSET 16
20667 +/** No read buffer is available/used. */
20668 +#define SFCON_EOBDM_SOFTWARE 0x00000000
20669 +/** Poll device status register (not supported yet) */
20670 +#define SFCON_EOBDM_POLL_SR 0x00010000
20671 +/** Poll devices busy/ready pin fed into EBU via WAIT pin (not supported yet). */
20672 +#define SFCON_EOBDM_POLL_RDY 0x00020000
20673 +/** Same as POLL_RDY, but CS must be asserted to have the device output its busy/ready status (not supported yet). */
20674 +#define SFCON_EOBDM_POLL_RDY_WITH_CS 0x00030000
20675 +/** Direct Access Keep Chip Select
20676 +    Defines whether the Serial Flash remains selected after a direct access transaction has been finished. */
20677 +#define SFCON_DA_KEEP_CS 0x00008000
20678 +/* After a direct read access, the Serial Flash device is always deselected (CS deasserted). Follow-up read accesses always require sending command opcode and address.
20679 +#define SFCON_DA_KEEP_CS_DESELECT 0x00000000 */
20680 +/** Chip Select of device is kept active after direct read access so that device is ready for follow-up read of next sequential byte without the need to send command and address. If the next command is to another Chip Select, is a different command or accesses a different address, the EBU first deactivates the kept Chip Select before it starts the new transaction with sending the command opcode and address. */
20681 +#define SFCON_DA_KEEP_CS_KEEP_SELECTED 0x00008000
20682 +/** Early Read Abort Enable
20683 +    When aborting a Serial Flash Read is enabled in bit EBU_SFCON.rd_abort_en, bit early_abort selects at what point in the protocol an external access might be aborted. Datasheets of many Serial Flash devices are not explicit on what happens (and whether it is allowed) when a read access is cut-short by deselecting the device during the CMD, ADDR or DUMMY phase of the protocol. */
20684 +#define SFCON_EARLY_ABORT 0x00004000
20685 +/* DISABLE Early abortion is disabled (default after reset). Once the EBU has started the access on the External Bus (first bit time slot), the EBU continues the external transfer until the first data byte has been received. After a direct read access, the Serial Flash device is always deselected (CS deasserted). Follow-up read accesses always require sending command opcode and address.
20686 +#define SFCON_EARLY_ABORT_DISABLE 0x00000000 */
20687 +/** Early abortion is not yet supported in the current version of the EBU. Do not use. The feature is a late improvement to the EBU and could not be verified completely before the final release. After proven to work, it should be made officially available to reduce access latency after aborted Serial Flash reads. Setting early_abort to ENABLE alters the read abort handling in the following way: Once the EBU has started the access on the External Bus, the transfer is cut-short after transferring the CMD byte, the three address bytes, any DUMMY bits or at the end of the next data byte - whatever comes first. */
20688 +#define SFCON_EARLY_ABORT_ENABLE 0x00004000
20689 +/** Direct Access Address Length
20690 +    Defines the number of address bytes to be sent (MSB first) to the device with a direct read access transaction. Other values than listed below are not supported and have unpredictable results. */
20691 +#define SFCON_DA_ALEN_MASK 0x00003000
20692 +/** field offset */
20693 +#define SFCON_DA_ALEN_OFFSET 12
20694 +/** 3 address bytes (bits 23:0 of the internal address) */
20695 +#define SFCON_DA_ALEN_THREE 0x00000000
20696 +/** Read Access Dummy Bytes
20697 +    This field defines the number of dummy bytes to send between the last address byte before the EBU starts capturing read data from the bus for a direct read access. The number of dummy bytes depends on the data access command being used (see field), the clock frequency and the type of device being used. */
20698 +#define SFCON_RD_DUMLEN_MASK 0x00000F00
20699 +/** field offset */
20700 +#define SFCON_RD_DUMLEN_OFFSET 8
20701 +/** Direct Read Access Command Opcode
20702 +    This byte defines the command opcode to send when performing a data read from the Serial Flash in Direct Access Mode. Any value can be set (the EBU does not interpret the value, but directly uses the contents of this register field in the command phase of the transaction). Common opcodes to be used and understood by most devices are READ (03H) and FAST_READ (0BH), but some devices might provide additional opcodes, e.g. to support higher clock frequencies requiring additional dummy bytes or to define a wider interface bus. */
20703 +#define SFCON_RD_OPC_MASK 0x000000FF
20704 +/** field offset */
20705 +#define SFCON_RD_OPC_OFFSET 0
20706 +/** READ */
20707 +#define SFCON_RD_OPC_READ 0x00000003
20708 +/** FAST_READ */
20709 +#define SFCON_RD_OPC_FAST_READ 0x0000000B
20710 +
20711 +/* Fields of "Serial Flash Timing Register" */
20712 +/** CS Idle time
20713 +    This field defines the minimum time the device's Chip Select has to be deasserted in between accesses. Most devices require a minimum deselect time between 50 and 100 ns. See Table 43 for the encoding used in this field. */
20714 +#define SFTIME_CS_IDLE_MASK 0xF0000000
20715 +/** field offset */
20716 +#define SFTIME_CS_IDLE_OFFSET 28
20717 +/** 1 EBU clock cycles */
20718 +#define SFTIME_CS_IDLE_CLKC_0 0x00000000
20719 +/** 2 EBU clock cycles */
20720 +#define SFTIME_CS_IDLE_CLKC_1 0x10000000
20721 +/** 3 EBU clock cycles */
20722 +#define SFTIME_CS_IDLE_CLKC_2 0x20000000
20723 +/** 4 EBU clock cycles */
20724 +#define SFTIME_CS_IDLE_CLKC_3 0x30000000
20725 +/** 6 EBU clock cycles */
20726 +#define SFTIME_CS_IDLE_CLKC_4 0x40000000
20727 +/** 8 EBU clock cycles */
20728 +#define SFTIME_CS_IDLE_CLKC_5 0x50000000
20729 +/** 10 EBU clock cycles */
20730 +#define SFTIME_CS_IDLE_CLKC_6 0x60000000
20731 +/** 12 EBU clock cycles */
20732 +#define SFTIME_CS_IDLE_CLKC_7 0x70000000
20733 +/** 14 EBU clock cycles */
20734 +#define SFTIME_CS_IDLE_CLKC_8 0x80000000
20735 +/** 16 EBU clock cycles */
20736 +#define SFTIME_CS_IDLE_CLKC_9 0x90000000
20737 +/** 20 EBU clock cycles */
20738 +#define SFTIME_CS_IDLE_CLKC_10 0xA0000000
20739 +/** 24 EBU clock cycles */
20740 +#define SFTIME_CS_IDLE_CLKC_11 0xB0000000
20741 +/** 32 EBU clock cycles */
20742 +#define SFTIME_CS_IDLE_CLKC_12 0xC0000000
20743 +/** 40 EBU clock cycles */
20744 +#define SFTIME_CS_IDLE_CLKC_13 0xD0000000
20745 +/** 48 EBU clock cycles */
20746 +#define SFTIME_CS_IDLE_CLKC_14 0xE0000000
20747 +/** 64 EBU clock cycles */
20748 +#define SFTIME_CS_IDLE_CLKC_15 0xF0000000
20749 +/** CS Hold time
20750 +    This field defines (in multiples of the EBU internal clock's period) the minimum time the device's Chip Select must remain asserted after transfer of the last bit of a write transaction. This CS hold time does not apply to read accesses */
20751 +#define SFTIME_CS_HOLD_MASK 0x0C000000
20752 +/** field offset */
20753 +#define SFTIME_CS_HOLD_OFFSET 26
20754 +/** CS Setup time
20755 +    This field defines (in multiples of the EBU internal clock's period) when to assert the device's Chip Select before the first SCK clock period for transferring the command is started on the External Bus */
20756 +#define SFTIME_CS_SETUP_MASK 0x03000000
20757 +/** field offset */
20758 +#define SFTIME_CS_SETUP_OFFSET 24
20759 +/** Write-to-Read Pause
20760 +    This field defines the length of the optional pause when switching from write to read direction in the transaction. During this pause, SCK is held stable. */
20761 +#define SFTIME_WR2RD_PAUSE_MASK 0x00300000
20762 +/** field offset */
20763 +#define SFTIME_WR2RD_PAUSE_OFFSET 20
20764 +/** Read Data Position
20765 +    This field defines when to capture valid read data bit(s) (in multiples of half of the EBU internal clock's period) relative to the beginning of the SCK clock's period defined in EBU_SFTIME.sck_per. RD_POS must be less than or equal to EBU_SFTIME.sck_per (not checked in hardware) or unpredictable results may occur. */
20766 +#define SFTIME_RD_POS_MASK 0x000F0000
20767 +/** field offset */
20768 +#define SFTIME_RD_POS_OFFSET 16
20769 +/** SCK Fall-edge Position
20770 +    This field defines the positioning of the SCK fall edge (in multiples of half of the EBU internal clock's period) with respect to the beginning of the SCK clock's period defined in EBU_SFTIME.sck_per. SCKF_POS must be less than or equal to SCK_PER (not checked in hardware) or unpredictable results may occur. If EBU_SFTIME.sck_inv is set, SCKF_POS defines the positioning of the falling instead of the rising edge of SCK. In the current version of the EBU, SCKF_POS must be set 0 or unpredictable results may occur. */
20771 +#define SFTIME_SCKF_POS_MASK 0x0000F000
20772 +/** field offset */
20773 +#define SFTIME_SCKF_POS_OFFSET 12
20774 +/** SCK Rise-edge Position
20775 +    This field defines the positioning of the SCK rise edge (in multiples of half of the EBU internal clock's period) with respect to the beginning of the SCK clock's period defined in EBU_SFTIME.sck_per. SCKR_POS must be less than EBU_SFTIME.sck_per (not checked in hardware) or unpredictable results may occur. If EBU_SFTIME.sck_inv is set, SCKR_POS defines the positioning of the falling instead of the rising edge of SCK. */
20776 +#define SFTIME_SCKR_POS_MASK 0x00000F00
20777 +/** field offset */
20778 +#define SFTIME_SCKR_POS_OFFSET 8
20779 +/** SCK Feedback Clock Inversion
20780 +    If set, read data gets captured with the falling instead of the rising edge of SCK if clock feedback is enabled in EBU_SFTIME.sck_fdbk_en. */
20781 +#define SFTIME_SCK_FDBK_INV 0x00000040
20782 +/** SCK Clock Feedback
20783 +    If set, read data is captured using the external SCK clock feedback into the chip instead of the EBU's internal clock. Using the feedback clock compensate for the high delay over the pads and its use is required at higher frequencies. A penalty for synchronizing the read data from the SCK into the ebu_clk domain applies to the read access latency. */
20784 +#define SFTIME_SCK_FDBK_EN 0x00000020
20785 +/** Inverted SCK
20786 +    If set, the clock to the Serial Flash devices is inverted. This also results in SCK high while a Serial Flash remains selected between transactions (keep_cs feature). In the current version of the EBU, clock inversion is not supported. SCK_INV must be set to 0 or unpredictable results may occur. */
20787 +#define SFTIME_SCK_INV 0x00000010
20788 +/** SCK Period
20789 +    This field defines the period of the SCK clock in multiples of half of the EBU clock period. The EBU supports values between 2 and 14, corresponding to a frequency ratio range from 1:1. to 1:7 between SCK and the internal clock. Other values are prohibited and result in unpredictable behaviour. In the current version of the EBU, odd values for SCK_PER are not supported. */
20790 +#define SFTIME_SCK_PER_MASK 0x0000000F
20791 +/** field offset */
20792 +#define SFTIME_SCK_PER_OFFSET 0
20793 +
20794 +/* Fields of "Serial Flash Status Register" */
20795 +/** Command Overwrite Error
20796 +    This bit is set on an attempt to start an indirect access while a previous indirect access has not finished. The bit remains unaltered when the software writes a '0' and is toggled when a '1' is written. This toggle-by-write-1 behavior allows to also set the bit for testing purposes. In normal operation, the software is supposed to only write a '1' to this bit to clear after it has been set by the Serial Flash protocol engine. */
20797 +#define SFSTAT_CMD_OVWRT_ERR 0x40000000
20798 +/** Command Error
20799 +    This bit is set when the EBU discards an indirect or direct access to/from a Serial Flash. The bit remains unaltered when the software writes a '0' and is toggled when a '1' is written. This toggle-by-write-1 behavior allows to also set the bit for testing purposes. In normal operation, the software is supposed to only write a '1' to this bit to clear after it has been set by the Serial Flash protocol engine. */
20800 +#define SFSTAT_CMD_ERR 0x20000000
20801 +/** Access Command Pending
20802 +    If set, indicates that access from/to a Serial Flash device has not finished yet. */
20803 +#define SFSTAT_CMD_PEND 0x00400000
20804 +/** External Device Selected
20805 +    If set, indicates that the Chip Select of a Serial Flash device is currently active on the External Bus. */
20806 +#define SFSTAT_SELECTED 0x00200000
20807 +/** Protocol Engine Active
20808 +    If set, indicates that the EBU's Serial Flash protocol engine is active. */
20809 +#define SFSTAT_ACTIVE 0x00100000
20810 +/** Page Buffer Invalidate
20811 +    When writing a one to this bit, bits PB_VALID and PB_UPDATE are both cleared, thereby invalidating the page buffer for access to/from the Serial Flash device. After invalidating the buffer, PB_INVALID is automatically cleared so that it always reads as 0. */
20812 +#define SFSTAT_PB_INVALID 0x00010000
20813 +/** Page Buffer Update
20814 +    This bit is set when data in the page buffer gets modified. It is cleared when new data gets loaded to the page buffer, when it is written back to the device (WRITE_PAGE command) or when PB_VALID gets cleared. */
20815 +#define SFSTAT_PB_UPDATE 0x00002000
20816 +/** Page Buffer Valid
20817 +    This bit is set after the last data byte of a LOAD_PAGE command has been stored in the page buffer or when the page buffer is explicitely validated via a VALIDATE_PAGE special command. It remains set until the page buffer gets invalidated by writing a 1 to PB_INVALID or any of the LOAD_PAGE special commands. While PB_VALID is set, all accesses to the buffered address range are diverted to the page buffer with no access being performed on the External Bus. */
20818 +#define SFSTAT_PB_VALID 0x00001000
20819 +/** Page Buffer Busy
20820 +    The bit is set when the EBU starts executing a LOAD_PAGE or a WRITE_PAGE command and cleared when the last byte of the requested page has been transferred from/to the external device. The inverted value of PB_BUSY is output on the EBU interface and may trigger a system interrupt. */
20821 +#define SFSTAT_PB_BUSY 0x00000100
20822 +/** Device Busy
20823 +    This bit is set by the Serial Flash protocol engine when an indirect access is performed via register EBU_SFCMD with SET_BUSY being set. While busy is set, access to the Serial Flash is very limited and all transactions are error-terminated except when explicitly marked to ignore the busy status. If the EBU is configured in EBU_SFCON.EOBDM to automatically poll the busy status of the device, busy is cleared as soon as the device is found to be idle again. On a software write, busy remains unaltered when written with a '0' and is toggled when written with a '1', respectively.This toggle-by-write-1 behaviour allows to also set the bit for testing purposes. In normal operation, the software is supposed to only write a '1' to this bit after it got set by the Serial Flash protocol engine and no automatic busy detection is configured in EBU_SFCON.EOBDM Then the software has to clear busy when it finds the device to be no longer busy by either polling the device's status register via the EBU or by waiting for the maximum busy time of the operation started in the device. */
20824 +#define SFSTAT_BUSY 0x00000001
20825 +
20826 +/* Fields of "Serial Flash Command Register" */
20827 +/** Command Type
20828 +    This field is a qualifier of the command opcode in EBU_SFCMD.opc. Two types */
20829 +#define SFCMD_CMDTYPE 0x80000000
20830 +/* The opcode in EBU_SFCMD.opc is directly used in the command phase of a single transaction to the Serial Flash device.
20831 +#define SFCMD_CMDTYPE_ACCESS_CMD 0x00000000 */
20832 +/** The opcode in EBU_SFCMD.opc is used to start a special command in the Serial Flash Controller which might include any number of external transactions to/from the Serial Flash device. */
20833 +#define SFCMD_CMDTYPE_SPECIAL_CMD 0x80000000
20834 +/** Device Port Width
20835 +    Defines the number of signal lines to be used with direct read access from a Serial Flash as defined for the command with opcode opc. The encoding of this field is the same as forDA_PORTW. */
20836 +#define SFCMD_PORTW_MASK 0x70000000
20837 +/** field offset */
20838 +#define SFCMD_PORTW_OFFSET 28
20839 +/** Bidirectional Signal Lines
20840 +    If set selects bidirectional signal lines to be used for the data transfer. */
20841 +#define SFCMD_BIDIR 0x08000000
20842 +/** Chip Select
20843 +    This field selects which of the EBU's Chip Selects to activated for the command that is written to EBU_SFCMD.opc. A value between 0 and 3 selects one of the EBU's main CSs while 4 to 7 chooses one of the Auxiliary Chip Selects CSA[3:0], respectively. */
20844 +#define SFCMD_CS_MASK 0x07000000
20845 +/** field offset */
20846 +#define SFCMD_CS_OFFSET 24
20847 +/** Disable Auto Address Increment
20848 +    By default, the address in register EBU_SFADDR is automatically incremented with each data byte being transferred. By setting this bit, the auto-increment can be disabled. */
20849 +#define SFCMD_DIS_AAI 0x00800000
20850 +/** Address Length
20851 +    Defines the number of address bytes from register EBU_SFADDR to sent in the address phase of the transaction to/from the Serial Flash. Note: Address bytes are also sent when the command has no data. */
20852 +#define SFCMD_ALEN_MASK 0x00700000
20853 +/** field offset */
20854 +#define SFCMD_ALEN_OFFSET 20
20855 +/** Dummy Phase Length
20856 +    Defines the number of dummy bytes to send to the device between the command/address phase and the data phase of a transaction. Note:Dummy bytes are also sent when the command has no address and/or no data. */
20857 +#define SFCMD_DUMLEN_MASK 0x000F0000
20858 +/** field offset */
20859 +#define SFCMD_DUMLEN_OFFSET 16
20860 +/** Keep Chip Select
20861 +    Defines whether the Serial Flash remains selected after the indirect access transaction has been finished. */
20862 +#define SFCMD_KEEP_CS 0x00008000
20863 +/* After a direct read access, the Serial Flash device is always deselected (CS deasserted). Follow-up read accesses always require sending command opcode and address.
20864 +#define SFCMD_KEEP_CS_DESELECT 0x00000000 */
20865 +/** Chip Select of device is kept active after direct read access so that device is ready for follow-up read of next sequential byte without the need to send command and address. If the next command is to another Chip Select, is a different command or accesses a different address, the EBU first deactivates the kept Chip Select before it starts the new transaction with sending the command opcode and address. */
20866 +#define SFCMD_KEEP_CS_KEEP_SELECTED 0x00008000
20867 +/** Set Busy Flag
20868 +    If set, starting the command sets EBU_SFSTAT.busy. */
20869 +#define SFCMD_SET_BUSY 0x00004000
20870 +/** Ignore Busy
20871 +    By default, the EBU error terminates all attempts to access a Serial Flash while EBU_SFSTAT.busy is set. Setting this bit overrules this error termination and permits the command written to EBU_SFCMD.opc to proceed to the External Bus. Normally, this bit is only set to execute a Read Status Register command to the Serial Flash, but may also be used for any other type of access the device is able to handle while it is busy. */
20872 +#define SFCMD_IGNORE_BUSY 0x00002000
20873 +/** Skip Opcode
20874 +    If this bit is set, the opcode in field OPC is not sent to the External Bus, but the external transaction starts with sending the first address byte (if ALEN 0), the first dummy byte (if alen = 0 and DUMLEN 0), or directly with transferring the data bytes (if ALEN = DUMLEN = 0 and DLEN 0). Limiting the external transfer to just the data phase - together with the keep_cs feature - allow to transfer any number of data bytes for a device command sent via EBU_SFCMD by keeping the device selected between accesses and chaining multiple indirect access commands each transferring up to 4 data bytes from/to register EBU_SFDATA. */
20875 +#define SFCMD_SKIP_OPC 0x00001000
20876 +/** Data Length
20877 +    This field defines the number of data bytes to transfer in the data phase of the command. For a read command, the data bytes are stored in register EBU_SFDATA, for a write transfer they are taken from that register. As the data register can hold at most 4 bytes, DLEN is restricted to the range [0..4]. */
20878 +#define SFCMD_DLEN_MASK 0x00000E00
20879 +/** field offset */
20880 +#define SFCMD_DLEN_OFFSET 9
20881 +/** Direction
20882 +    Defines the direction of the data transfer (if any) in the data phase of the transaction to/from the serial bus. */
20883 +#define SFCMD_DIR 0x00000100
20884 +/* dlen bytes of data are read from the Serial Flash during the data phase of the transaction and stored in register EBU_SFDATA.
20885 +#define SFCMD_DIR_READ 0x00000000 */
20886 +/** dlen bytes of data are read from register EBU_SFDATA and written to the Serial Flash during the data phase of the transactione */
20887 +#define SFCMD_DIR_WRITE 0x00000100
20888 +/** Command Opcode
20889 +    A write access to this field starts an Indirect Access command in the EBU's Serial Flash controller. Two types of commands are supported (selected in EBU_SFCMD.cmdtype) and determine how the EBU interprets the opcode:- - For a ACCESS_CMD, a single transaction is executed to/from the Serial Flash device and the OPC is sent to the device in the command phase of the protocol. The number of address, dummy and data bytes to transfer with the command are given in fields ALEN, DUMLEN, and DLEN of register EBU_SFCMD, respectively. - For a SPECIAL_CMD, the EBU starts a complex operation that usually involves multiple transactions to/from the Serial Flash device. See Section 3.18.2.5 for an overview of the complex commands currently supported. */
20890 +#define SFCMD_OPC_MASK 0x000000FF
20891 +/** field offset */
20892 +#define SFCMD_OPC_OFFSET 0
20893 +
20894 +/* Fields of "Serial Flash Address Register" */
20895 +/** Address
20896 +    Before writing to register EBU_SFCMD to start a command that requires the transfer of an address, the address to use must be stored in this register. If not disabled in EBU_SFCMD.dis_aai, ADDR is incremented automatically with each data byte transferred between the EBU and the Serial Flash for an indirect access. Note:Register EBU_SFADDR is only used for access in Indirect Access Mode and is ignored/remains unaltered for all accesses in Direct Access Mode. */
20897 +#define SFADDR_ADDR_MASK 0xFFFFFFFF
20898 +/** field offset */
20899 +#define SFADDR_ADDR_OFFSET 0
20900 +
20901 +/* Fields of "Serial Flash Data Register" */
20902 +/** Data Bytes
20903 +    Before writing to register EBU_SFCMD to start a command that requires the transfer of data from the EBU to the Serial Flash device (write access), the data to send must be stored in this register. The data bytes have to be right-aligned in this register, that is, the last byte to send must be placed in bits DATA[7:0], the second-to-last byte in bits DATA[15:8], etc.. Similarly, for a read access with data being transferred from the Serial Flash to the EBU, this register collects the read data received from the device. The read data is right-aligned, that is, the last byte received gets placed in bits DATA[7:0], the second-to-last byte in bits DATA[15:8], etc... The number of data bytes to be transferred between EBU and the Serial Flash is defined in EBU_SFCMD.DLEN. Note:Register EBU_SFDATA is only used for accesses in Indirect Access Mode and is ignored/remains unaltered for all accesses in Direct Access Mode. */
20904 +#define SFDATA_DATA_MASK 0xFFFFFFFF
20905 +/** field offset */
20906 +#define SFDATA_DATA_OFFSET 0
20907 +
20908 +/* Fields of "Serial Flash I/O Control Register" */
20909 +/** Start of Write Delay
20910 +    By default, the EBU starts driving to AD[3:0] two EBU clock cycles before asserting the CS for an external Serial Flash access. For write accesses, this delay can be increased via field SOWD. */
20911 +#define SFIO_SOWD_MASK 0x0000F000
20912 +/** field offset */
20913 +#define SFIO_SOWD_OFFSET 12
20914 +/** End of Write Delay
20915 +    This field defines the time (in number of EBU clock cycles) for which the EBU keeps driving the External Bus AD[3:0] after deassertion of the device's CS. */
20916 +#define SFIO_EOWD_MASK 0x00000F00
20917 +/** field offset */
20918 +#define SFIO_EOWD_OFFSET 8
20919 +/** Data Output
20920 +    The EBU always controls the AD[3:0] pins while a CS for a Serial Flash device is asserted. Field UNUSED_WD defines the values being driven to these pins while the Serial Flash controller is not writing data to or is reading data from the device via the respective line. See Section 3.18.6 for details. */
20921 +#define SFIO_UNUSED_WD_MASK 0x0000000F
20922 +/** field offset */
20923 +#define SFIO_UNUSED_WD_OFFSET 0
20924 +
20925 +/*! @} */ /* EBU_REGISTER */
20926 +
20927 +#endif /* _ebu_reg_h */
20928 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/gpon_reg_base.h b/arch/mips/include/asm/mach-lantiq/falcon/gpon_reg_base.h
20929 new file mode 100644
20930 index 0000000..d575082
20931 --- /dev/null
20932 +++ b/arch/mips/include/asm/mach-lantiq/falcon/gpon_reg_base.h
20933 @@ -0,0 +1,376 @@
20934 +/******************************************************************************
20935 +
20936 +                               Copyright (c) 2010
20937 +                            Lantiq Deutschland GmbH
20938 +
20939 +  For licensing information, see the file 'LICENSE' in the root folder of
20940 +  this software module.
20941 +
20942 +******************************************************************************/
20943 +
20944 +#ifndef _gpon_reg_base_h
20945 +#define _gpon_reg_base_h
20946 +
20947 +/** \addtogroup GPON_BASE
20948 +   @{
20949 +*/
20950 +
20951 +#ifndef KSEG1
20952 +#define KSEG1 0xA0000000
20953 +#endif
20954 +
20955 +/** address range for ebu
20956 +    0x18000000--0x180000FF */
20957 +#define GPON_EBU_BASE          (KSEG1 | 0x18000000)
20958 +#define GPON_EBU_END           (KSEG1 | 0x180000FF)
20959 +#define GPON_EBU_SIZE          0x00000100
20960 +/** address range for gpearb
20961 +    0x1D400100--0x1D4001FF */
20962 +#define GPON_GPEARB_BASE               (KSEG1 | 0x1D400100)
20963 +#define GPON_GPEARB_END                (KSEG1 | 0x1D4001FF)
20964 +#define GPON_GPEARB_SIZE               0x00000100
20965 +/** address range for tmu
20966 +    0x1D404000--0x1D404FFF */
20967 +#define GPON_TMU_BASE          (KSEG1 | 0x1D404000)
20968 +#define GPON_TMU_END           (KSEG1 | 0x1D404FFF)
20969 +#define GPON_TMU_SIZE          0x00001000
20970 +/** address range for iqm
20971 +    0x1D410000--0x1D41FFFF */
20972 +#define GPON_IQM_BASE          (KSEG1 | 0x1D410000)
20973 +#define GPON_IQM_END           (KSEG1 | 0x1D41FFFF)
20974 +#define GPON_IQM_SIZE          0x00010000
20975 +/** address range for octrlg
20976 +    0x1D420000--0x1D42FFFF */
20977 +#define GPON_OCTRLG_BASE               (KSEG1 | 0x1D420000)
20978 +#define GPON_OCTRLG_END                (KSEG1 | 0x1D42FFFF)
20979 +#define GPON_OCTRLG_SIZE               0x00010000
20980 +/** address range for octrll0
20981 +    0x1D440000--0x1D4400FF */
20982 +#define GPON_OCTRLL0_BASE              (KSEG1 | 0x1D440000)
20983 +#define GPON_OCTRLL0_END               (KSEG1 | 0x1D4400FF)
20984 +#define GPON_OCTRLL0_SIZE              0x00000100
20985 +/** address range for octrll1
20986 +    0x1D440100--0x1D4401FF */
20987 +#define GPON_OCTRLL1_BASE              (KSEG1 | 0x1D440100)
20988 +#define GPON_OCTRLL1_END               (KSEG1 | 0x1D4401FF)
20989 +#define GPON_OCTRLL1_SIZE              0x00000100
20990 +/** address range for octrll2
20991 +    0x1D440200--0x1D4402FF */
20992 +#define GPON_OCTRLL2_BASE              (KSEG1 | 0x1D440200)
20993 +#define GPON_OCTRLL2_END               (KSEG1 | 0x1D4402FF)
20994 +#define GPON_OCTRLL2_SIZE              0x00000100
20995 +/** address range for octrll3
20996 +    0x1D440300--0x1D4403FF */
20997 +#define GPON_OCTRLL3_BASE              (KSEG1 | 0x1D440300)
20998 +#define GPON_OCTRLL3_END               (KSEG1 | 0x1D4403FF)
20999 +#define GPON_OCTRLL3_SIZE              0x00000100
21000 +/** address range for octrlc
21001 +    0x1D441000--0x1D4410FF */
21002 +#define GPON_OCTRLC_BASE               (KSEG1 | 0x1D441000)
21003 +#define GPON_OCTRLC_END                (KSEG1 | 0x1D4410FF)
21004 +#define GPON_OCTRLC_SIZE               0x00000100
21005 +/** address range for ictrlg
21006 +    0x1D450000--0x1D45FFFF */
21007 +#define GPON_ICTRLG_BASE               (KSEG1 | 0x1D450000)
21008 +#define GPON_ICTRLG_END                (KSEG1 | 0x1D45FFFF)
21009 +#define GPON_ICTRLG_SIZE               0x00010000
21010 +/** address range for ictrll0
21011 +    0x1D460000--0x1D4601FF */
21012 +#define GPON_ICTRLL0_BASE              (KSEG1 | 0x1D460000)
21013 +#define GPON_ICTRLL0_END               (KSEG1 | 0x1D4601FF)
21014 +#define GPON_ICTRLL0_SIZE              0x00000200
21015 +/** address range for ictrll1
21016 +    0x1D460200--0x1D4603FF */
21017 +#define GPON_ICTRLL1_BASE              (KSEG1 | 0x1D460200)
21018 +#define GPON_ICTRLL1_END               (KSEG1 | 0x1D4603FF)
21019 +#define GPON_ICTRLL1_SIZE              0x00000200
21020 +/** address range for ictrll2
21021 +    0x1D460400--0x1D4605FF */
21022 +#define GPON_ICTRLL2_BASE              (KSEG1 | 0x1D460400)
21023 +#define GPON_ICTRLL2_END               (KSEG1 | 0x1D4605FF)
21024 +#define GPON_ICTRLL2_SIZE              0x00000200
21025 +/** address range for ictrll3
21026 +    0x1D460600--0x1D4607FF */
21027 +#define GPON_ICTRLL3_BASE              (KSEG1 | 0x1D460600)
21028 +#define GPON_ICTRLL3_END               (KSEG1 | 0x1D4607FF)
21029 +#define GPON_ICTRLL3_SIZE              0x00000200
21030 +/** address range for ictrlc0
21031 +    0x1D461000--0x1D4610FF */
21032 +#define GPON_ICTRLC0_BASE              (KSEG1 | 0x1D461000)
21033 +#define GPON_ICTRLC0_END               (KSEG1 | 0x1D4610FF)
21034 +#define GPON_ICTRLC0_SIZE              0x00000100
21035 +/** address range for ictrlc1
21036 +    0x1D461100--0x1D4611FF */
21037 +#define GPON_ICTRLC1_BASE              (KSEG1 | 0x1D461100)
21038 +#define GPON_ICTRLC1_END               (KSEG1 | 0x1D4611FF)
21039 +#define GPON_ICTRLC1_SIZE              0x00000100
21040 +/** address range for fsqm
21041 +    0x1D500000--0x1D5FFFFF */
21042 +#define GPON_FSQM_BASE         (KSEG1 | 0x1D500000)
21043 +#define GPON_FSQM_END          (KSEG1 | 0x1D5FFFFF)
21044 +#define GPON_FSQM_SIZE         0x00100000
21045 +/** address range for pctrl
21046 +    0x1D600000--0x1D6001FF */
21047 +#define GPON_PCTRL_BASE                (KSEG1 | 0x1D600000)
21048 +#define GPON_PCTRL_END         (KSEG1 | 0x1D6001FF)
21049 +#define GPON_PCTRL_SIZE                0x00000200
21050 +/** address range for link0
21051 +    0x1D600200--0x1D6002FF */
21052 +#define GPON_LINK0_BASE                (KSEG1 | 0x1D600200)
21053 +#define GPON_LINK0_END         (KSEG1 | 0x1D6002FF)
21054 +#define GPON_LINK0_SIZE                0x00000100
21055 +/** address range for link1
21056 +    0x1D600300--0x1D6003FF */
21057 +#define GPON_LINK1_BASE                (KSEG1 | 0x1D600300)
21058 +#define GPON_LINK1_END         (KSEG1 | 0x1D6003FF)
21059 +#define GPON_LINK1_SIZE                0x00000100
21060 +/** address range for link2
21061 +    0x1D600400--0x1D6004FF */
21062 +#define GPON_LINK2_BASE                (KSEG1 | 0x1D600400)
21063 +#define GPON_LINK2_END         (KSEG1 | 0x1D6004FF)
21064 +#define GPON_LINK2_SIZE                0x00000100
21065 +/** address range for disp
21066 +    0x1D600500--0x1D6005FF */
21067 +#define GPON_DISP_BASE         (KSEG1 | 0x1D600500)
21068 +#define GPON_DISP_END          (KSEG1 | 0x1D6005FF)
21069 +#define GPON_DISP_SIZE         0x00000100
21070 +/** address range for merge
21071 +    0x1D600600--0x1D6006FF */
21072 +#define GPON_MERGE_BASE                (KSEG1 | 0x1D600600)
21073 +#define GPON_MERGE_END         (KSEG1 | 0x1D6006FF)
21074 +#define GPON_MERGE_SIZE                0x00000100
21075 +/** address range for tbm
21076 +    0x1D600700--0x1D6007FF */
21077 +#define GPON_TBM_BASE          (KSEG1 | 0x1D600700)
21078 +#define GPON_TBM_END           (KSEG1 | 0x1D6007FF)
21079 +#define GPON_TBM_SIZE          0x00000100
21080 +/** address range for pe0
21081 +    0x1D610000--0x1D61FFFF */
21082 +#define GPON_PE0_BASE          (KSEG1 | 0x1D610000)
21083 +#define GPON_PE0_END           (KSEG1 | 0x1D61FFFF)
21084 +#define GPON_PE0_SIZE          0x00010000
21085 +/** address range for pe1
21086 +    0x1D620000--0x1D62FFFF */
21087 +#define GPON_PE1_BASE          (KSEG1 | 0x1D620000)
21088 +#define GPON_PE1_END           (KSEG1 | 0x1D62FFFF)
21089 +#define GPON_PE1_SIZE          0x00010000
21090 +/** address range for pe2
21091 +    0x1D630000--0x1D63FFFF */
21092 +#define GPON_PE2_BASE          (KSEG1 | 0x1D630000)
21093 +#define GPON_PE2_END           (KSEG1 | 0x1D63FFFF)
21094 +#define GPON_PE2_SIZE          0x00010000
21095 +/** address range for pe3
21096 +    0x1D640000--0x1D64FFFF */
21097 +#define GPON_PE3_BASE          (KSEG1 | 0x1D640000)
21098 +#define GPON_PE3_END           (KSEG1 | 0x1D64FFFF)
21099 +#define GPON_PE3_SIZE          0x00010000
21100 +/** address range for pe4
21101 +    0x1D650000--0x1D65FFFF */
21102 +#define GPON_PE4_BASE          (KSEG1 | 0x1D650000)
21103 +#define GPON_PE4_END           (KSEG1 | 0x1D65FFFF)
21104 +#define GPON_PE4_SIZE          0x00010000
21105 +/** address range for pe5
21106 +    0x1D660000--0x1D66FFFF */
21107 +#define GPON_PE5_BASE          (KSEG1 | 0x1D660000)
21108 +#define GPON_PE5_END           (KSEG1 | 0x1D66FFFF)
21109 +#define GPON_PE5_SIZE          0x00010000
21110 +/** address range for sys_gpe
21111 +    0x1D700000--0x1D7000FF */
21112 +#define GPON_SYS_GPE_BASE              (KSEG1 | 0x1D700000)
21113 +#define GPON_SYS_GPE_END               (KSEG1 | 0x1D7000FF)
21114 +#define GPON_SYS_GPE_SIZE              0x00000100
21115 +/** address range for eim
21116 +    0x1D800000--0x1D800FFF */
21117 +#define GPON_EIM_BASE          (KSEG1 | 0x1D800000)
21118 +#define GPON_EIM_END           (KSEG1 | 0x1D800FFF)
21119 +#define GPON_EIM_SIZE          0x00001000
21120 +/** address range for sxgmii
21121 +    0x1D808800--0x1D8088FF */
21122 +#define GPON_SXGMII_BASE               (KSEG1 | 0x1D808800)
21123 +#define GPON_SXGMII_END                (KSEG1 | 0x1D8088FF)
21124 +#define GPON_SXGMII_SIZE               0x00000100
21125 +/** address range for sgmii
21126 +    0x1D808C00--0x1D808CFF */
21127 +#define GPON_SGMII_BASE                (KSEG1 | 0x1D808C00)
21128 +#define GPON_SGMII_END         (KSEG1 | 0x1D808CFF)
21129 +#define GPON_SGMII_SIZE                0x00000100
21130 +/** address range for gpio0
21131 +    0x1D810000--0x1D81007F */
21132 +#define GPON_GPIO0_BASE                (KSEG1 | 0x1D810000)
21133 +#define GPON_GPIO0_END         (KSEG1 | 0x1D81007F)
21134 +#define GPON_GPIO0_SIZE                0x00000080
21135 +/** address range for gpio2
21136 +    0x1D810100--0x1D81017F */
21137 +#define GPON_GPIO2_BASE                (KSEG1 | 0x1D810100)
21138 +#define GPON_GPIO2_END         (KSEG1 | 0x1D81017F)
21139 +#define GPON_GPIO2_SIZE                0x00000080
21140 +/** address range for sys_eth
21141 +    0x1DB00000--0x1DB000FF */
21142 +#define GPON_SYS_ETH_BASE              (KSEG1 | 0x1DB00000)
21143 +#define GPON_SYS_ETH_END               (KSEG1 | 0x1DB000FF)
21144 +#define GPON_SYS_ETH_SIZE              0x00000100
21145 +/** address range for padctrl0
21146 +    0x1DB01000--0x1DB010FF */
21147 +#define GPON_PADCTRL0_BASE             (KSEG1 | 0x1DB01000)
21148 +#define GPON_PADCTRL0_END              (KSEG1 | 0x1DB010FF)
21149 +#define GPON_PADCTRL0_SIZE             0x00000100
21150 +/** address range for padctrl2
21151 +    0x1DB02000--0x1DB020FF */
21152 +#define GPON_PADCTRL2_BASE             (KSEG1 | 0x1DB02000)
21153 +#define GPON_PADCTRL2_END              (KSEG1 | 0x1DB020FF)
21154 +#define GPON_PADCTRL2_SIZE             0x00000100
21155 +/** address range for gtc
21156 +    0x1DC05000--0x1DC052D4 */
21157 +#define GPON_GTC_BASE          (KSEG1 | 0x1DC05000)
21158 +#define GPON_GTC_END           (KSEG1 | 0x1DC052D4)
21159 +#define GPON_GTC_SIZE          0x000002D5
21160 +/** address range for pma
21161 +    0x1DD00000--0x1DD003FF */
21162 +#define GPON_PMA_BASE          (KSEG1 | 0x1DD00000)
21163 +#define GPON_PMA_END           (KSEG1 | 0x1DD003FF)
21164 +#define GPON_PMA_SIZE          0x00000400
21165 +/** address range for fcsic
21166 +    0x1DD00600--0x1DD0061F */
21167 +#define GPON_FCSIC_BASE                (KSEG1 | 0x1DD00600)
21168 +#define GPON_FCSIC_END         (KSEG1 | 0x1DD0061F)
21169 +#define GPON_FCSIC_SIZE                0x00000020
21170 +/** address range for pma_int200
21171 +    0x1DD00700--0x1DD0070F */
21172 +#define GPON_PMA_INT200_BASE           (KSEG1 | 0x1DD00700)
21173 +#define GPON_PMA_INT200_END            (KSEG1 | 0x1DD0070F)
21174 +#define GPON_PMA_INT200_SIZE           0x00000010
21175 +/** address range for pma_inttx
21176 +    0x1DD00720--0x1DD0072F */
21177 +#define GPON_PMA_INTTX_BASE            (KSEG1 | 0x1DD00720)
21178 +#define GPON_PMA_INTTX_END             (KSEG1 | 0x1DD0072F)
21179 +#define GPON_PMA_INTTX_SIZE            0x00000010
21180 +/** address range for pma_intrx
21181 +    0x1DD00740--0x1DD0074F */
21182 +#define GPON_PMA_INTRX_BASE            (KSEG1 | 0x1DD00740)
21183 +#define GPON_PMA_INTRX_END             (KSEG1 | 0x1DD0074F)
21184 +#define GPON_PMA_INTRX_SIZE            0x00000010
21185 +/** address range for gtc_pma
21186 +    0x1DEFFF00--0x1DEFFFFF */
21187 +#define GPON_GTC_PMA_BASE              (KSEG1 | 0x1DEFFF00)
21188 +#define GPON_GTC_PMA_END               (KSEG1 | 0x1DEFFFFF)
21189 +#define GPON_GTC_PMA_SIZE              0x00000100
21190 +/** address range for sys
21191 +    0x1DF00000--0x1DF000FF */
21192 +#define GPON_SYS_BASE          (KSEG1 | 0x1DF00000)
21193 +#define GPON_SYS_END           (KSEG1 | 0x1DF000FF)
21194 +#define GPON_SYS_SIZE          0x00000100
21195 +/** address range for asc1
21196 +    0x1E100B00--0x1E100BFF */
21197 +#define GPON_ASC1_BASE         (KSEG1 | 0x1E100B00)
21198 +#define GPON_ASC1_END          (KSEG1 | 0x1E100BFF)
21199 +#define GPON_ASC1_SIZE         0x00000100
21200 +/** address range for asc0
21201 +    0x1E100C00--0x1E100CFF */
21202 +#define GPON_ASC0_BASE         (KSEG1 | 0x1E100C00)
21203 +#define GPON_ASC0_END          (KSEG1 | 0x1E100CFF)
21204 +#define GPON_ASC0_SIZE         0x00000100
21205 +/** address range for i2c
21206 +    0x1E200000--0x1E20FFFF */
21207 +#define GPON_I2C_BASE          (KSEG1 | 0x1E200000)
21208 +#define GPON_I2C_END           (KSEG1 | 0x1E20FFFF)
21209 +#define GPON_I2C_SIZE          0x00010000
21210 +/** address range for gpio1
21211 +    0x1E800100--0x1E80017F */
21212 +#define GPON_GPIO1_BASE                (KSEG1 | 0x1E800100)
21213 +#define GPON_GPIO1_END         (KSEG1 | 0x1E80017F)
21214 +#define GPON_GPIO1_SIZE                0x00000080
21215 +/** address range for gpio3
21216 +    0x1E800200--0x1E80027F */
21217 +#define GPON_GPIO3_BASE                (KSEG1 | 0x1E800200)
21218 +#define GPON_GPIO3_END         (KSEG1 | 0x1E80027F)
21219 +#define GPON_GPIO3_SIZE                0x00000080
21220 +/** address range for gpio4
21221 +    0x1E800300--0x1E80037F */
21222 +#define GPON_GPIO4_BASE                (KSEG1 | 0x1E800300)
21223 +#define GPON_GPIO4_END         (KSEG1 | 0x1E80037F)
21224 +#define GPON_GPIO4_SIZE                0x00000080
21225 +/** address range for padctrl1
21226 +    0x1E800400--0x1E8004FF */
21227 +#define GPON_PADCTRL1_BASE             (KSEG1 | 0x1E800400)
21228 +#define GPON_PADCTRL1_END              (KSEG1 | 0x1E8004FF)
21229 +#define GPON_PADCTRL1_SIZE             0x00000100
21230 +/** address range for padctrl3
21231 +    0x1E800500--0x1E8005FF */
21232 +#define GPON_PADCTRL3_BASE             (KSEG1 | 0x1E800500)
21233 +#define GPON_PADCTRL3_END              (KSEG1 | 0x1E8005FF)
21234 +#define GPON_PADCTRL3_SIZE             0x00000100
21235 +/** address range for padctrl4
21236 +    0x1E800600--0x1E8006FF */
21237 +#define GPON_PADCTRL4_BASE             (KSEG1 | 0x1E800600)
21238 +#define GPON_PADCTRL4_END              (KSEG1 | 0x1E8006FF)
21239 +#define GPON_PADCTRL4_SIZE             0x00000100
21240 +/** address range for status
21241 +    0x1E802000--0x1E80207F */
21242 +#define GPON_STATUS_BASE               (KSEG1 | 0x1E802000)
21243 +#define GPON_STATUS_END                (KSEG1 | 0x1E80207F)
21244 +#define GPON_STATUS_SIZE               0x00000080
21245 +/** address range for dcdc_1v0
21246 +    0x1E803000--0x1E8033FF */
21247 +#define GPON_DCDC_1V0_BASE             (KSEG1 | 0x1E803000)
21248 +#define GPON_DCDC_1V0_END              (KSEG1 | 0x1E8033FF)
21249 +#define GPON_DCDC_1V0_SIZE             0x00000400
21250 +/** address range for dcdc_ddr
21251 +    0x1E804000--0x1E8043FF */
21252 +#define GPON_DCDC_DDR_BASE             (KSEG1 | 0x1E804000)
21253 +#define GPON_DCDC_DDR_END              (KSEG1 | 0x1E8043FF)
21254 +#define GPON_DCDC_DDR_SIZE             0x00000400
21255 +/** address range for dcdc_apd
21256 +    0x1E805000--0x1E8053FF */
21257 +#define GPON_DCDC_APD_BASE             (KSEG1 | 0x1E805000)
21258 +#define GPON_DCDC_APD_END              (KSEG1 | 0x1E8053FF)
21259 +#define GPON_DCDC_APD_SIZE             0x00000400
21260 +/** address range for sys1
21261 +    0x1EF00000--0x1EF000FF */
21262 +#define GPON_SYS1_BASE         (KSEG1 | 0x1EF00000)
21263 +#define GPON_SYS1_END          (KSEG1 | 0x1EF000FF)
21264 +#define GPON_SYS1_SIZE         0x00000100
21265 +/** address range for sbs0ctrl
21266 +    0x1F080000--0x1F0801FF */
21267 +#define GPON_SBS0CTRL_BASE             (KSEG1 | 0x1F080000)
21268 +#define GPON_SBS0CTRL_END              (KSEG1 | 0x1F0801FF)
21269 +#define GPON_SBS0CTRL_SIZE             0x00000200
21270 +/** address range for sbs0red
21271 +    0x1F080200--0x1F08027F */
21272 +#define GPON_SBS0RED_BASE              (KSEG1 | 0x1F080200)
21273 +#define GPON_SBS0RED_END               (KSEG1 | 0x1F08027F)
21274 +#define GPON_SBS0RED_SIZE              0x00000080
21275 +/** address range for sbs0ram
21276 +    0x1F200000--0x1F32FFFF */
21277 +#define GPON_SBS0RAM_BASE              (KSEG1 | 0x1F200000)
21278 +#define GPON_SBS0RAM_END               (KSEG1 | 0x1F32FFFF)
21279 +#define GPON_SBS0RAM_SIZE              0x00130000
21280 +/** address range for ddrdb
21281 +    0x1F701000--0x1F701FFF */
21282 +#define GPON_DDRDB_BASE                (KSEG1 | 0x1F701000)
21283 +#define GPON_DDRDB_END         (KSEG1 | 0x1F701FFF)
21284 +#define GPON_DDRDB_SIZE                0x00001000
21285 +/** address range for sbiu
21286 +    0x1F880000--0x1F8800FF */
21287 +#define GPON_SBIU_BASE         (KSEG1 | 0x1F880000)
21288 +#define GPON_SBIU_END          (KSEG1 | 0x1F8800FF)
21289 +#define GPON_SBIU_SIZE         0x00000100
21290 +/** address range for icu0
21291 +    0x1F880200--0x1F8802DF */
21292 +#define GPON_ICU0_BASE         (KSEG1 | 0x1F880200)
21293 +#define GPON_ICU0_END          (KSEG1 | 0x1F8802DF)
21294 +#define GPON_ICU0_SIZE         0x000000E0
21295 +/** address range for icu1
21296 +    0x1F880300--0x1F8803DF */
21297 +#define GPON_ICU1_BASE         (KSEG1 | 0x1F880300)
21298 +#define GPON_ICU1_END          (KSEG1 | 0x1F8803DF)
21299 +#define GPON_ICU1_SIZE         0x000000E0
21300 +/** address range for wdt
21301 +    0x1F8803F0--0x1F8803FF */
21302 +#define GPON_WDT_BASE          (KSEG1 | 0x1F8803F0)
21303 +#define GPON_WDT_END           (KSEG1 | 0x1F8803FF)
21304 +#define GPON_WDT_SIZE          0x00000010
21305 +
21306 +/*! @} */ /* GPON_BASE */
21307 +
21308 +#endif /* _gpon_reg_base_h */
21309 +
21310 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/i2c_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/i2c_reg.h
21311 new file mode 100644
21312 index 0000000..5c94618
21313 --- /dev/null
21314 +++ b/arch/mips/include/asm/mach-lantiq/falcon/i2c_reg.h
21315 @@ -0,0 +1,830 @@
21316 +/******************************************************************************
21317 +
21318 +                               Copyright (c) 2010
21319 +                            Lantiq Deutschland GmbH
21320 +
21321 +  For licensing information, see the file 'LICENSE' in the root folder of
21322 +  this software module.
21323 +
21324 +******************************************************************************/
21325 +
21326 +#ifndef _i2c_reg_h
21327 +#define _i2c_reg_h
21328 +
21329 +/** \addtogroup I2C_REGISTER
21330 +   @{
21331 +*/
21332 +/* access macros */
21333 +#define i2c_r32(reg) reg_r32(&i2c->reg)
21334 +#define i2c_w32(val, reg) reg_w32(val, &i2c->reg)
21335 +#define i2c_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &i2c->reg)
21336 +#define i2c_r32_table(reg, idx) reg_r32_table(i2c->reg, idx)
21337 +#define i2c_w32_table(val, reg, idx) reg_w32_table(val, i2c->reg, idx)
21338 +#define i2c_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, i2c->reg, idx)
21339 +#define i2c_adr_table(reg, idx) adr_table(i2c->reg, idx)
21340 +
21341 +
21342 +/** I2C register structure */
21343 +struct gpon_reg_i2c
21344 +{
21345 +   /** I2C Kernel Clock Control Register */
21346 +   unsigned int clc; /* 0x00000000 */
21347 +   /** Reserved */
21348 +   unsigned int res_0; /* 0x00000004 */
21349 +   /** I2C Identification Register */
21350 +   unsigned int id; /* 0x00000008 */
21351 +   /** Reserved */
21352 +   unsigned int res_1; /* 0x0000000C */
21353 +   /** I2C RUN Control Register
21354 +       This register enables and disables the I2C peripheral. Before enabling, the I2C has to be configured properly. After enabling no configuration is possible */
21355 +   unsigned int run_ctrl; /* 0x00000010 */
21356 +   /** I2C End Data Control Register
21357 +       This register is used to either turn around the data transmission direction or to address another slave without sending a stop condition. Also the software can stop the slave-transmitter by sending a not-accolade when working as master-receiver or even stop data transmission immediately when operating as master-transmitter. The writing to the bits of this control register is only effective when in MASTER RECEIVES BYTES, MASTER TRANSMITS BYTES, MASTER RESTART or SLAVE RECEIVE BYTES state */
21358 +   unsigned int endd_ctrl; /* 0x00000014 */
21359 +   /** I2C Fractional Divider Configuration Register
21360 +       These register is used to program the fractional divider of the I2C bus. Before the peripheral is switched on by setting the RUN-bit the two (fixed) values for the two operating frequencies are programmed into these (configuration) registers. The Register FDIV_HIGH_CFG has the same layout as I2C_FDIV_CFG. */
21361 +   unsigned int fdiv_cfg; /* 0x00000018 */
21362 +   /** I2C Fractional Divider (highspeed mode) Configuration Register
21363 +       These register is used to program the fractional divider of the I2C bus. Before the peripheral is switched on by setting the RUN-bit the two (fixed) values for the two operating frequencies are programmed into these (configuration) registers. The Register FDIV_CFG has the same layout as I2C_FDIV_CFG. */
21364 +   unsigned int fdiv_high_cfg; /* 0x0000001C */
21365 +   /** I2C Address Configuration Register */
21366 +   unsigned int addr_cfg; /* 0x00000020 */
21367 +   /** I2C Bus Status Register
21368 +       This register gives a status information of the I2C. This additional information can be used by the software to start proper actions. */
21369 +   unsigned int bus_stat; /* 0x00000024 */
21370 +   /** I2C FIFO Configuration Register */
21371 +   unsigned int fifo_cfg; /* 0x00000028 */
21372 +   /** I2C Maximum Received Packet Size Register */
21373 +   unsigned int mrps_ctrl; /* 0x0000002C */
21374 +   /** I2C Received Packet Size Status Register */
21375 +   unsigned int rps_stat; /* 0x00000030 */
21376 +   /** I2C Transmit Packet Size Register */
21377 +   unsigned int tps_ctrl; /* 0x00000034 */
21378 +   /** I2C Filled FIFO Stages Status Register */
21379 +   unsigned int ffs_stat; /* 0x00000038 */
21380 +   /** Reserved */
21381 +   unsigned int res_2; /* 0x0000003C */
21382 +   /** I2C Timing Configuration Register */
21383 +   unsigned int tim_cfg; /* 0x00000040 */
21384 +   /** Reserved */
21385 +   unsigned int res_3[7]; /* 0x00000044 */
21386 +   /** I2C Error Interrupt Request Source Mask Register */
21387 +   unsigned int err_irqsm; /* 0x00000060 */
21388 +   /** I2C Error Interrupt Request Source Status Register */
21389 +   unsigned int err_irqss; /* 0x00000064 */
21390 +   /** I2C Error Interrupt Request Source Clear Register */
21391 +   unsigned int err_irqsc; /* 0x00000068 */
21392 +   /** Reserved */
21393 +   unsigned int res_4; /* 0x0000006C */
21394 +   /** I2C Protocol Interrupt Request Source Mask Register */
21395 +   unsigned int p_irqsm; /* 0x00000070 */
21396 +   /** I2C Protocol Interrupt Request Source Status Register */
21397 +   unsigned int p_irqss; /* 0x00000074 */
21398 +   /** I2C Protocol Interrupt Request Source Clear Register */
21399 +   unsigned int p_irqsc; /* 0x00000078 */
21400 +   /** Reserved */
21401 +   unsigned int res_5; /* 0x0000007C */
21402 +   /** I2C Raw Interrupt Status Register */
21403 +   unsigned int ris; /* 0x00000080 */
21404 +   /** I2C Interrupt Mask Control Register */
21405 +   unsigned int imsc; /* 0x00000084 */
21406 +   /** I2C Masked Interrupt Status Register */
21407 +   unsigned int mis; /* 0x00000088 */
21408 +   /** I2C Interrupt Clear Register */
21409 +   unsigned int icr; /* 0x0000008C */
21410 +   /** I2C Interrupt Set Register */
21411 +   unsigned int isr; /* 0x00000090 */
21412 +   /** I2C DMA Enable Register */
21413 +   unsigned int dmae; /* 0x00000094 */
21414 +   /** Reserved */
21415 +   unsigned int res_6[8154]; /* 0x00000098 */
21416 +   /** I2C Transmit Data Register */
21417 +   unsigned int txd; /* 0x00008000 */
21418 +   /** Reserved */
21419 +   unsigned int res_7[4095]; /* 0x00008004 */
21420 +   /** I2C Receive Data Register */
21421 +   unsigned int rxd; /* 0x0000C000 */
21422 +   /** Reserved */
21423 +   unsigned int res_8[4095]; /* 0x0000C004 */
21424 +};
21425 +
21426 +
21427 +/* Fields of "I2C Kernel Clock Control Register" */
21428 +/** Clock Divider for Optional Run Mode (AHB peripherals)
21429 +    Max 8-bit divider value. Note: As long as the new divider value ORMC is not valid, the register returns 0x0000 00xx on reading. */
21430 +#define I2C_CLC_ORMC_MASK 0x00FF0000
21431 +/** field offset */
21432 +#define I2C_CLC_ORMC_OFFSET 16
21433 +/** Clock Divider for Normal Run Mode
21434 +    Max 8-bit divider value. IF RMC is 0 the module is disabled. Note: As long as the new divider value RMC is not valid, the register returns 0x0000 00xx on reading. */
21435 +#define I2C_CLC_RMC_MASK 0x0000FF00
21436 +/** field offset */
21437 +#define I2C_CLC_RMC_OFFSET 8
21438 +/** Fast Shut-Off Enable Bit */
21439 +#define I2C_CLC_FSOE 0x00000020
21440 +/* Disable
21441 +#define I2C_CLC_FSOE_DIS 0x00000000 */
21442 +/** Enable */
21443 +#define I2C_CLC_FSOE_EN 0x00000020
21444 +/** Suspend Bit Write Enable for OCDS */
21445 +#define I2C_CLC_SBWE 0x00000010
21446 +/* Disable
21447 +#define I2C_CLC_SBWE_DIS 0x00000000 */
21448 +/** Enable */
21449 +#define I2C_CLC_SBWE_EN 0x00000010
21450 +/** Disable External Request Disable */
21451 +#define I2C_CLC_EDIS 0x00000008
21452 +/* Enable
21453 +#define I2C_CLC_EDIS_EN 0x00000000 */
21454 +/** Disable */
21455 +#define I2C_CLC_EDIS_DIS 0x00000008
21456 +/** Suspend Enable Bit for OCDS */
21457 +#define I2C_CLC_SPEN 0x00000004
21458 +/* Disable
21459 +#define I2C_CLC_SPEN_DIS 0x00000000 */
21460 +/** Enable */
21461 +#define I2C_CLC_SPEN_EN 0x00000004
21462 +/** Disable Status Bit
21463 +    Bit DISS can be modified only by writing to bit DISR */
21464 +#define I2C_CLC_DISS 0x00000002
21465 +/* Enable
21466 +#define I2C_CLC_DISS_EN 0x00000000 */
21467 +/** Disable */
21468 +#define I2C_CLC_DISS_DIS 0x00000002
21469 +/** Disable Request Bit */
21470 +#define I2C_CLC_DISR 0x00000001
21471 +/* Module disable not requested
21472 +#define I2C_CLC_DISR_OFF 0x00000000 */
21473 +/** Module disable requested */
21474 +#define I2C_CLC_DISR_ON 0x00000001
21475 +
21476 +/* Fields of "I2C Identification Register" */
21477 +/** Module ID */
21478 +#define I2C_ID_ID_MASK 0x0000FF00
21479 +/** field offset */
21480 +#define I2C_ID_ID_OFFSET 8
21481 +/** Revision */
21482 +#define I2C_ID_REV_MASK 0x000000FF
21483 +/** field offset */
21484 +#define I2C_ID_REV_OFFSET 0
21485 +
21486 +/* Fields of "I2C RUN Control Register" */
21487 +/** Enabling I2C Interface
21488 +    Only when this bit is set to zero, the configuration registers of the I2C peripheral are writable by SW. */
21489 +#define I2C_RUN_CTRL_RUN 0x00000001
21490 +/* Disable
21491 +#define I2C_RUN_CTRL_RUN_DIS 0x00000000 */
21492 +/** Enable */
21493 +#define I2C_RUN_CTRL_RUN_EN 0x00000001
21494 +
21495 +/* Fields of "I2C End Data Control Register" */
21496 +/** Set End of Transmission
21497 +    Note:Do not write '1' to this bit when bus is free. This will cause an abort after the first byte when a new transfer is started. */
21498 +#define I2C_ENDD_CTRL_SETEND 0x00000002
21499 +/* No-Operation
21500 +#define I2C_ENDD_CTRL_SETEND_NOP 0x00000000 */
21501 +/** Master Receives Bytes */
21502 +#define I2C_ENDD_CTRL_SETEND_MRB 0x00000002
21503 +/** Set Restart Condition */
21504 +#define I2C_ENDD_CTRL_SETRSC 0x00000001
21505 +/* No-Operation
21506 +#define I2C_ENDD_CTRL_SETRSC_NOP 0x00000000 */
21507 +/** Master Restart */
21508 +#define I2C_ENDD_CTRL_SETRSC_RESTART 0x00000001
21509 +
21510 +/* Fields of "I2C Fractional Divider Configuration Register" */
21511 +/** Decrement Value of fractional divider */
21512 +#define I2C_FDIV_CFG_INC_MASK 0x00FF0000
21513 +/** field offset */
21514 +#define I2C_FDIV_CFG_INC_OFFSET 16
21515 +/** Increment Value of fractional divider */
21516 +#define I2C_FDIV_CFG_DEC_MASK 0x000007FF
21517 +/** field offset */
21518 +#define I2C_FDIV_CFG_DEC_OFFSET 0
21519 +
21520 +/* Fields of "I2C Fractional Divider (highspeed mode) Configuration Register" */
21521 +/** Decrement Value of fractional divider */
21522 +#define I2C_FDIV_HIGH_CFG_INC_MASK 0x00FF0000
21523 +/** field offset */
21524 +#define I2C_FDIV_HIGH_CFG_INC_OFFSET 16
21525 +/** Increment Value of fractional divider */
21526 +#define I2C_FDIV_HIGH_CFG_DEC_MASK 0x000007FF
21527 +/** field offset */
21528 +#define I2C_FDIV_HIGH_CFG_DEC_OFFSET 0
21529 +
21530 +/* Fields of "I2C Address Configuration Register" */
21531 +/** Stop on Packet End
21532 +    If device works as receiver a not acknowledge is generated in both cases. After successful transmission of a master code (during high speed mode) SOPE is not considered till a stop condition is manually generated by SETEND. */
21533 +#define I2C_ADDR_CFG_SOPE 0x00200000
21534 +/* Disable
21535 +#define I2C_ADDR_CFG_SOPE_DIS 0x00000000 */
21536 +/** Enable */
21537 +#define I2C_ADDR_CFG_SOPE_EN 0x00200000
21538 +/** Stop on Not Acknowledge
21539 +    After successful transmission of a master code (during high speed mode) SONA is not considered till a stop condition is manually generated by SETEND. */
21540 +#define I2C_ADDR_CFG_SONA 0x00100000
21541 +/* Disable
21542 +#define I2C_ADDR_CFG_SONA_DIS 0x00000000 */
21543 +/** Enable */
21544 +#define I2C_ADDR_CFG_SONA_EN 0x00100000
21545 +/** Master Enable */
21546 +#define I2C_ADDR_CFG_MnS 0x00080000
21547 +/* Disable
21548 +#define I2C_ADDR_CFG_MnS_DIS 0x00000000 */
21549 +/** Enable */
21550 +#define I2C_ADDR_CFG_MnS_EN 0x00080000
21551 +/** Master Code Enable */
21552 +#define I2C_ADDR_CFG_MCE 0x00040000
21553 +/* Disable
21554 +#define I2C_ADDR_CFG_MCE_DIS 0x00000000 */
21555 +/** Enable */
21556 +#define I2C_ADDR_CFG_MCE_EN 0x00040000
21557 +/** General Call Enable */
21558 +#define I2C_ADDR_CFG_GCE 0x00020000
21559 +/* Disable
21560 +#define I2C_ADDR_CFG_GCE_DIS 0x00000000 */
21561 +/** Enable */
21562 +#define I2C_ADDR_CFG_GCE_EN 0x00020000
21563 +/** Ten Bit Address Mode */
21564 +#define I2C_ADDR_CFG_TBAM 0x00010000
21565 +/* 7-bit address mode enabled.
21566 +#define I2C_ADDR_CFG_TBAM_7bit 0x00000000 */
21567 +/** 10-bit address mode enabled. */
21568 +#define I2C_ADDR_CFG_TBAM_10bit 0x00010000
21569 +/** I2C Bus device address
21570 +    This is the address of this device. (Watch out for reserved addresses by referring to Phillips Spec V2.1) This could either be a 7bit- address (bits [7:1]) or a 10bit- address (bits [9:0]). Note:The validity of the bits are in accordance with the TBAM bit. Bit-1 (Bit-0) is the LSB of the device address. */
21571 +#define I2C_ADDR_CFG_ADR_MASK 0x000003FF
21572 +/** field offset */
21573 +#define I2C_ADDR_CFG_ADR_OFFSET 0
21574 +
21575 +/* Fields of "I2C Bus Status Register" */
21576 +/** Read / not Write */
21577 +#define I2C_BUS_STAT_RNW 0x00000004
21578 +/* Write to I2C Bus.
21579 +#define I2C_BUS_STAT_RNW_WRITE 0x00000000 */
21580 +/** Read from I2C Bus. */
21581 +#define I2C_BUS_STAT_RNW_READ 0x00000004
21582 +/** Bus Status */
21583 +#define I2C_BUS_STAT_BS_MASK 0x00000003
21584 +/** field offset */
21585 +#define I2C_BUS_STAT_BS_OFFSET 0
21586 +/** I2C Bus is free. */
21587 +#define I2C_BUS_STAT_BS_FREE 0x00000000
21588 +/** A start condition has been detected on the bus (bus busy). */
21589 +#define I2C_BUS_STAT_BS_SC 0x00000001
21590 +/** The device is working as master and has claimed the control on the I2C-bus (busy master). */
21591 +#define I2C_BUS_STAT_BS_BM 0x00000002
21592 +/** A remote master has accessed this device as slave. */
21593 +#define I2C_BUS_STAT_BS_RM 0x00000003
21594 +
21595 +/* Fields of "I2C FIFO Configuration Register" */
21596 +/** TX FIFO Flow Control */
21597 +#define I2C_FIFO_CFG_TXFC 0x00020000
21598 +/* TX FIFO not as Flow Controller
21599 +#define I2C_FIFO_CFG_TXFC_TXNFC 0x00000000 */
21600 +/** RX FIFO Flow Control */
21601 +#define I2C_FIFO_CFG_RXFC 0x00010000
21602 +/* RX FIFO not as Flow Controller
21603 +#define I2C_FIFO_CFG_RXFC_RXNFC 0x00000000 */
21604 +/** The reset value depends on the used character sizes of the peripheral. The maximum selectable alignment depends on the maximum number of characters per stage. */
21605 +#define I2C_FIFO_CFG_TXFA_MASK 0x00003000
21606 +/** field offset */
21607 +#define I2C_FIFO_CFG_TXFA_OFFSET 12
21608 +/** Byte aligned (character alignment) */
21609 +#define I2C_FIFO_CFG_TXFA_TXFA0 0x00000000
21610 +/** Half word aligned (character alignment of two characters) */
21611 +#define I2C_FIFO_CFG_TXFA_TXFA1 0x00001000
21612 +/** Word aligned (character alignment of four characters) */
21613 +#define I2C_FIFO_CFG_TXFA_TXFA2 0x00002000
21614 +/** Double word aligned (character alignment of eight */
21615 +#define I2C_FIFO_CFG_TXFA_TXFA3 0x00003000
21616 +/** The reset value depends on the used character sizes of the peripheral. The maximum selectable alignment depends on the maximum number of characters per stage. */
21617 +#define I2C_FIFO_CFG_RXFA_MASK 0x00000300
21618 +/** field offset */
21619 +#define I2C_FIFO_CFG_RXFA_OFFSET 8
21620 +/** Byte aligned (character alignment) */
21621 +#define I2C_FIFO_CFG_RXFA_RXFA0 0x00000000
21622 +/** Half word aligned (character alignment of two characters) */
21623 +#define I2C_FIFO_CFG_RXFA_RXFA1 0x00000100
21624 +/** Word aligned (character alignment of four characters) */
21625 +#define I2C_FIFO_CFG_RXFA_RXFA2 0x00000200
21626 +/** Double word aligned (character alignment of eight */
21627 +#define I2C_FIFO_CFG_RXFA_RXFA3 0x00000300
21628 +/** DMA controller does not support a burst size of 2 words. The reset value is the half of the FIFO size. The maximum selectable burst size is smaller than the FIFO size. */
21629 +#define I2C_FIFO_CFG_TXBS_MASK 0x00000030
21630 +/** field offset */
21631 +#define I2C_FIFO_CFG_TXBS_OFFSET 4
21632 +/** 1 word */
21633 +#define I2C_FIFO_CFG_TXBS_TXBS0 0x00000000
21634 +/** 2 words */
21635 +#define I2C_FIFO_CFG_TXBS_TXBS1 0x00000010
21636 +/** 4 words */
21637 +#define I2C_FIFO_CFG_TXBS_TXBS2 0x00000020
21638 +/** 8 words */
21639 +#define I2C_FIFO_CFG_TXBS_TXBS3 0x00000030
21640 +/** DMA controller does not support a burst size of 2 words. The reset value is the half of the FIFO size. The maximum selectable burst size is smaller than the FIFO size. */
21641 +#define I2C_FIFO_CFG_RXBS_MASK 0x00000003
21642 +/** field offset */
21643 +#define I2C_FIFO_CFG_RXBS_OFFSET 0
21644 +/** 1 word */
21645 +#define I2C_FIFO_CFG_RXBS_RXBS0 0x00000000
21646 +/** 2 words */
21647 +#define I2C_FIFO_CFG_RXBS_RXBS1 0x00000001
21648 +/** 4 words */
21649 +#define I2C_FIFO_CFG_RXBS_RXBS2 0x00000002
21650 +/** 8 words */
21651 +#define I2C_FIFO_CFG_RXBS_RXBS3 0x00000003
21652 +
21653 +/* Fields of "I2C Maximum Received Packet Size Register" */
21654 +/** MRPS */
21655 +#define I2C_MRPS_CTRL_MRPS_MASK 0x00003FFF
21656 +/** field offset */
21657 +#define I2C_MRPS_CTRL_MRPS_OFFSET 0
21658 +
21659 +/* Fields of "I2C Received Packet Size Status Register" */
21660 +/** RPS */
21661 +#define I2C_RPS_STAT_RPS_MASK 0x00003FFF
21662 +/** field offset */
21663 +#define I2C_RPS_STAT_RPS_OFFSET 0
21664 +
21665 +/* Fields of "I2C Transmit Packet Size Register" */
21666 +/** TPS */
21667 +#define I2C_TPS_CTRL_TPS_MASK 0x00003FFF
21668 +/** field offset */
21669 +#define I2C_TPS_CTRL_TPS_OFFSET 0
21670 +
21671 +/* Fields of "I2C Filled FIFO Stages Status Register" */
21672 +/** FFS */
21673 +#define I2C_FFS_STAT_FFS_MASK 0x0000000F
21674 +/** field offset */
21675 +#define I2C_FFS_STAT_FFS_OFFSET 0
21676 +
21677 +/* Fields of "I2C Timing Configuration Register" */
21678 +/** SDA Delay Stages for Start/Stop bit in High Speed Mode
21679 +    The actual delay is calculated as the value of this field + 3 */
21680 +#define I2C_TIM_CFG_HS_SDA_DEL_MASK 0x00070000
21681 +/** field offset */
21682 +#define I2C_TIM_CFG_HS_SDA_DEL_OFFSET 16
21683 +/** Enable Fast Mode SCL Low period timing */
21684 +#define I2C_TIM_CFG_FS_SCL_LOW 0x00008000
21685 +/* Disable
21686 +#define I2C_TIM_CFG_FS_SCL_LOW_DIS 0x00000000 */
21687 +/** Enable */
21688 +#define I2C_TIM_CFG_FS_SCL_LOW_EN 0x00008000
21689 +/** SCL Delay Stages for Hold Time Start (Restart) Bit.
21690 +    The actual delay is calculated as the value of this field + 2 */
21691 +#define I2C_TIM_CFG_SCL_DEL_HD_STA_MASK 0x00000E00
21692 +/** field offset */
21693 +#define I2C_TIM_CFG_SCL_DEL_HD_STA_OFFSET 9
21694 +/** SDA Delay Stages for Start/Stop bit in High Speed Mode
21695 +    The actual delay is calculated as the value of this field + 3 */
21696 +#define I2C_TIM_CFG_HS_SDA_DEL_HD_DAT_MASK 0x000001C0
21697 +/** field offset */
21698 +#define I2C_TIM_CFG_HS_SDA_DEL_HD_DAT_OFFSET 6
21699 +/** SDA Delay Stages for Start/Stop bit in High Speed Mode
21700 +    The actual delay is calculated as the value of this field + 3 */
21701 +#define I2C_TIM_CFG_SDA_DEL_HD_DAT_MASK 0x0000003F
21702 +/** field offset */
21703 +#define I2C_TIM_CFG_SDA_DEL_HD_DAT_OFFSET 0
21704 +
21705 +/* Fields of "I2C Error Interrupt Request Source Mask Register" */
21706 +/** Enables the corresponding error interrupt. */
21707 +#define I2C_ERR_IRQSM_TXF_OFL 0x00000008
21708 +/* Disable
21709 +#define I2C_ERR_IRQSM_TXF_OFL_DIS 0x00000000 */
21710 +/** Enable */
21711 +#define I2C_ERR_IRQSM_TXF_OFL_EN 0x00000008
21712 +/** Enables the corresponding error interrupt. */
21713 +#define I2C_ERR_IRQSM_TXF_UFL 0x00000004
21714 +/* Disable
21715 +#define I2C_ERR_IRQSM_TXF_UFL_DIS 0x00000000 */
21716 +/** Enable */
21717 +#define I2C_ERR_IRQSM_TXF_UFL_EN 0x00000004
21718 +/** Enables the corresponding error interrupt. */
21719 +#define I2C_ERR_IRQSM_RXF_OFL 0x00000002
21720 +/* Disable
21721 +#define I2C_ERR_IRQSM_RXF_OFL_DIS 0x00000000 */
21722 +/** Enable */
21723 +#define I2C_ERR_IRQSM_RXF_OFL_EN 0x00000002
21724 +/** Enables the corresponding error interrupt. */
21725 +#define I2C_ERR_IRQSM_RXF_UFL 0x00000001
21726 +/* Disable
21727 +#define I2C_ERR_IRQSM_RXF_UFL_DIS 0x00000000 */
21728 +/** Enable */
21729 +#define I2C_ERR_IRQSM_RXF_UFL_EN 0x00000001
21730 +
21731 +/* Fields of "I2C Error Interrupt Request Source Status Register" */
21732 +/** TXF_OFL */
21733 +#define I2C_ERR_IRQSS_TXF_OFL 0x00000008
21734 +/* Nothing
21735 +#define I2C_ERR_IRQSS_TXF_OFL_NULL 0x00000000 */
21736 +/** Read: Interrupt occurred. */
21737 +#define I2C_ERR_IRQSS_TXF_OFL_INTOCC 0x00000008
21738 +/** TXF_UFL */
21739 +#define I2C_ERR_IRQSS_TXF_UFL 0x00000004
21740 +/* Nothing
21741 +#define I2C_ERR_IRQSS_TXF_UFL_NULL 0x00000000 */
21742 +/** Read: Interrupt occurred. */
21743 +#define I2C_ERR_IRQSS_TXF_UFL_INTOCC 0x00000004
21744 +/** RXF_OFL */
21745 +#define I2C_ERR_IRQSS_RXF_OFL 0x00000002
21746 +/* Nothing
21747 +#define I2C_ERR_IRQSS_RXF_OFL_NULL 0x00000000 */
21748 +/** Read: Interrupt occurred. */
21749 +#define I2C_ERR_IRQSS_RXF_OFL_INTOCC 0x00000002
21750 +/** RXF_UFL */
21751 +#define I2C_ERR_IRQSS_RXF_UFL 0x00000001
21752 +/* Nothing
21753 +#define I2C_ERR_IRQSS_RXF_UFL_NULL 0x00000000 */
21754 +/** Read: Interrupt occurred. */
21755 +#define I2C_ERR_IRQSS_RXF_UFL_INTOCC 0x00000001
21756 +
21757 +/* Fields of "I2C Error Interrupt Request Source Clear Register" */
21758 +/** TXF_OFL */
21759 +#define I2C_ERR_IRQSC_TXF_OFL 0x00000008
21760 +/* No-Operation
21761 +#define I2C_ERR_IRQSC_TXF_OFL_NOP 0x00000000 */
21762 +/** Clear */
21763 +#define I2C_ERR_IRQSC_TXF_OFL_CLR 0x00000008
21764 +/** TXF_UFL */
21765 +#define I2C_ERR_IRQSC_TXF_UFL 0x00000004
21766 +/* No-Operation
21767 +#define I2C_ERR_IRQSC_TXF_UFL_NOP 0x00000000 */
21768 +/** Clear */
21769 +#define I2C_ERR_IRQSC_TXF_UFL_CLR 0x00000004
21770 +/** RXF_OFL */
21771 +#define I2C_ERR_IRQSC_RXF_OFL 0x00000002
21772 +/* No-Operation
21773 +#define I2C_ERR_IRQSC_RXF_OFL_NOP 0x00000000 */
21774 +/** Clear */
21775 +#define I2C_ERR_IRQSC_RXF_OFL_CLR 0x00000002
21776 +/** RXF_UFL */
21777 +#define I2C_ERR_IRQSC_RXF_UFL 0x00000001
21778 +/* No-Operation
21779 +#define I2C_ERR_IRQSC_RXF_UFL_NOP 0x00000000 */
21780 +/** Clear */
21781 +#define I2C_ERR_IRQSC_RXF_UFL_CLR 0x00000001
21782 +
21783 +/* Fields of "I2C Protocol Interrupt Request Source Mask Register" */
21784 +/** Enables the corresponding interrupt. */
21785 +#define I2C_P_IRQSM_RX 0x00000040
21786 +/* Disable
21787 +#define I2C_P_IRQSM_RX_DIS 0x00000000 */
21788 +/** Enable */
21789 +#define I2C_P_IRQSM_RX_EN 0x00000040
21790 +/** Enables the corresponding interrupt. */
21791 +#define I2C_P_IRQSM_TX_END 0x00000020
21792 +/* Disable
21793 +#define I2C_P_IRQSM_TX_END_DIS 0x00000000 */
21794 +/** Enable */
21795 +#define I2C_P_IRQSM_TX_END_EN 0x00000020
21796 +/** Enables the corresponding interrupt. */
21797 +#define I2C_P_IRQSM_NACK 0x00000010
21798 +/* Disable
21799 +#define I2C_P_IRQSM_NACK_DIS 0x00000000 */
21800 +/** Enable */
21801 +#define I2C_P_IRQSM_NACK_EN 0x00000010
21802 +/** Enables the corresponding interrupt. */
21803 +#define I2C_P_IRQSM_AL 0x00000008
21804 +/* Disable
21805 +#define I2C_P_IRQSM_AL_DIS 0x00000000 */
21806 +/** Enable */
21807 +#define I2C_P_IRQSM_AL_EN 0x00000008
21808 +/** Enables the corresponding interrupt. */
21809 +#define I2C_P_IRQSM_MC 0x00000004
21810 +/* Disable
21811 +#define I2C_P_IRQSM_MC_DIS 0x00000000 */
21812 +/** Enable */
21813 +#define I2C_P_IRQSM_MC_EN 0x00000004
21814 +/** Enables the corresponding interrupt. */
21815 +#define I2C_P_IRQSM_GC 0x00000002
21816 +/* Disable
21817 +#define I2C_P_IRQSM_GC_DIS 0x00000000 */
21818 +/** Enable */
21819 +#define I2C_P_IRQSM_GC_EN 0x00000002
21820 +/** Enables the corresponding interrupt. */
21821 +#define I2C_P_IRQSM_AM 0x00000001
21822 +/* Disable
21823 +#define I2C_P_IRQSM_AM_DIS 0x00000000 */
21824 +/** Enable */
21825 +#define I2C_P_IRQSM_AM_EN 0x00000001
21826 +
21827 +/* Fields of "I2C Protocol Interrupt Request Source Status Register" */
21828 +/** RX */
21829 +#define I2C_P_IRQSS_RX 0x00000040
21830 +/* Nothing
21831 +#define I2C_P_IRQSS_RX_NULL 0x00000000 */
21832 +/** Read: Interrupt occurred. */
21833 +#define I2C_P_IRQSS_RX_INTOCC 0x00000040
21834 +/** TX_END */
21835 +#define I2C_P_IRQSS_TX_END 0x00000020
21836 +/* Nothing
21837 +#define I2C_P_IRQSS_TX_END_NULL 0x00000000 */
21838 +/** Read: Interrupt occurred. */
21839 +#define I2C_P_IRQSS_TX_END_INTOCC 0x00000020
21840 +/** NACK */
21841 +#define I2C_P_IRQSS_NACK 0x00000010
21842 +/* Nothing
21843 +#define I2C_P_IRQSS_NACK_NULL 0x00000000 */
21844 +/** Read: Interrupt occurred. */
21845 +#define I2C_P_IRQSS_NACK_INTOCC 0x00000010
21846 +/** AL */
21847 +#define I2C_P_IRQSS_AL 0x00000008
21848 +/* Nothing
21849 +#define I2C_P_IRQSS_AL_NULL 0x00000000 */
21850 +/** Read: Interrupt occurred. */
21851 +#define I2C_P_IRQSS_AL_INTOCC 0x00000008
21852 +/** MC */
21853 +#define I2C_P_IRQSS_MC 0x00000004
21854 +/* Nothing
21855 +#define I2C_P_IRQSS_MC_NULL 0x00000000 */
21856 +/** Read: Interrupt occurred. */
21857 +#define I2C_P_IRQSS_MC_INTOCC 0x00000004
21858 +/** GC */
21859 +#define I2C_P_IRQSS_GC 0x00000002
21860 +/* Nothing
21861 +#define I2C_P_IRQSS_GC_NULL 0x00000000 */
21862 +/** Read: Interrupt occurred. */
21863 +#define I2C_P_IRQSS_GC_INTOCC 0x00000002
21864 +/** AM */
21865 +#define I2C_P_IRQSS_AM 0x00000001
21866 +/* Nothing
21867 +#define I2C_P_IRQSS_AM_NULL 0x00000000 */
21868 +/** Read: Interrupt occurred. */
21869 +#define I2C_P_IRQSS_AM_INTOCC 0x00000001
21870 +
21871 +/* Fields of "I2C Protocol Interrupt Request Source Clear Register" */
21872 +/** RX */
21873 +#define I2C_P_IRQSC_RX 0x00000040
21874 +/* No-Operation
21875 +#define I2C_P_IRQSC_RX_NOP 0x00000000 */
21876 +/** Clear */
21877 +#define I2C_P_IRQSC_RX_CLR 0x00000040
21878 +/** TX_END */
21879 +#define I2C_P_IRQSC_TX_END 0x00000020
21880 +/* No-Operation
21881 +#define I2C_P_IRQSC_TX_END_NOP 0x00000000 */
21882 +/** Clear */
21883 +#define I2C_P_IRQSC_TX_END_CLR 0x00000020
21884 +/** NACK */
21885 +#define I2C_P_IRQSC_NACK 0x00000010
21886 +/* No-Operation
21887 +#define I2C_P_IRQSC_NACK_NOP 0x00000000 */
21888 +/** Clear */
21889 +#define I2C_P_IRQSC_NACK_CLR 0x00000010
21890 +/** AL */
21891 +#define I2C_P_IRQSC_AL 0x00000008
21892 +/* No-Operation
21893 +#define I2C_P_IRQSC_AL_NOP 0x00000000 */
21894 +/** Clear */
21895 +#define I2C_P_IRQSC_AL_CLR 0x00000008
21896 +/** MC */
21897 +#define I2C_P_IRQSC_MC 0x00000004
21898 +/* No-Operation
21899 +#define I2C_P_IRQSC_MC_NOP 0x00000000 */
21900 +/** Clear */
21901 +#define I2C_P_IRQSC_MC_CLR 0x00000004
21902 +/** GC */
21903 +#define I2C_P_IRQSC_GC 0x00000002
21904 +/* No-Operation
21905 +#define I2C_P_IRQSC_GC_NOP 0x00000000 */
21906 +/** Clear */
21907 +#define I2C_P_IRQSC_GC_CLR 0x00000002
21908 +/** AM */
21909 +#define I2C_P_IRQSC_AM 0x00000001
21910 +/* No-Operation
21911 +#define I2C_P_IRQSC_AM_NOP 0x00000000 */
21912 +/** Clear */
21913 +#define I2C_P_IRQSC_AM_CLR 0x00000001
21914 +
21915 +/* Fields of "I2C Raw Interrupt Status Register" */
21916 +/** This is the combined interrupt bit for indication of an protocol event in the I2C kernel. */
21917 +#define I2C_RIS_I2C_P_INT 0x00000020
21918 +/* Nothing
21919 +#define I2C_RIS_I2C_P_INT_NULL 0x00000000 */
21920 +/** Read: Interrupt occurred. */
21921 +#define I2C_RIS_I2C_P_INT_INTOCC 0x00000020
21922 +/** This is the combined interrupt bit for indication of FIFO errors due to overflow and underrun. */
21923 +#define I2C_RIS_I2C_ERR_INT 0x00000010
21924 +/* Nothing
21925 +#define I2C_RIS_I2C_ERR_INT_NULL 0x00000000 */
21926 +/** Read: Interrupt occurred. */
21927 +#define I2C_RIS_I2C_ERR_INT_INTOCC 0x00000010
21928 +/** BREQ_INT */
21929 +#define I2C_RIS_BREQ_INT 0x00000008
21930 +/* Nothing
21931 +#define I2C_RIS_BREQ_INT_NULL 0x00000000 */
21932 +/** Read: Interrupt occurred. */
21933 +#define I2C_RIS_BREQ_INT_INTOCC 0x00000008
21934 +/** LBREQ_INT */
21935 +#define I2C_RIS_LBREQ_INT 0x00000004
21936 +/* Nothing
21937 +#define I2C_RIS_LBREQ_INT_NULL 0x00000000 */
21938 +/** Read: Interrupt occurred. */
21939 +#define I2C_RIS_LBREQ_INT_INTOCC 0x00000004
21940 +/** SREQ_INT */
21941 +#define I2C_RIS_SREQ_INT 0x00000002
21942 +/* Nothing
21943 +#define I2C_RIS_SREQ_INT_NULL 0x00000000 */
21944 +/** Read: Interrupt occurred. */
21945 +#define I2C_RIS_SREQ_INT_INTOCC 0x00000002
21946 +/** LSREQ_INT */
21947 +#define I2C_RIS_LSREQ_INT 0x00000001
21948 +/* Nothing
21949 +#define I2C_RIS_LSREQ_INT_NULL 0x00000000 */
21950 +/** Read: Interrupt occurred. */
21951 +#define I2C_RIS_LSREQ_INT_INTOCC 0x00000001
21952 +
21953 +/* Fields of "I2C Interrupt Mask Control Register" */
21954 +/** This is the combined interrupt bit for indication of an protocol event in the I2C kernel. */
21955 +#define I2C_IMSC_I2C_P_INT 0x00000020
21956 +/* Disable
21957 +#define I2C_IMSC_I2C_P_INT_DIS 0x00000000 */
21958 +/** Enable */
21959 +#define I2C_IMSC_I2C_P_INT_EN 0x00000020
21960 +/** This is the combined interrupt bit for indication of FIFO errors due to overflow and underrun. */
21961 +#define I2C_IMSC_I2C_ERR_INT 0x00000010
21962 +/* Disable
21963 +#define I2C_IMSC_I2C_ERR_INT_DIS 0x00000000 */
21964 +/** Enable */
21965 +#define I2C_IMSC_I2C_ERR_INT_EN 0x00000010
21966 +/** BREQ_INT */
21967 +#define I2C_IMSC_BREQ_INT 0x00000008
21968 +/* Disable
21969 +#define I2C_IMSC_BREQ_INT_DIS 0x00000000 */
21970 +/** Enable */
21971 +#define I2C_IMSC_BREQ_INT_EN 0x00000008
21972 +/** LBREQ_INT */
21973 +#define I2C_IMSC_LBREQ_INT 0x00000004
21974 +/* Disable
21975 +#define I2C_IMSC_LBREQ_INT_DIS 0x00000000 */
21976 +/** Enable */
21977 +#define I2C_IMSC_LBREQ_INT_EN 0x00000004
21978 +/** SREQ_INT */
21979 +#define I2C_IMSC_SREQ_INT 0x00000002
21980 +/* Disable
21981 +#define I2C_IMSC_SREQ_INT_DIS 0x00000000 */
21982 +/** Enable */
21983 +#define I2C_IMSC_SREQ_INT_EN 0x00000002
21984 +/** LSREQ_INT */
21985 +#define I2C_IMSC_LSREQ_INT 0x00000001
21986 +/* Disable
21987 +#define I2C_IMSC_LSREQ_INT_DIS 0x00000000 */
21988 +/** Enable */
21989 +#define I2C_IMSC_LSREQ_INT_EN 0x00000001
21990 +
21991 +/* Fields of "I2C Masked Interrupt Status Register" */
21992 +/** This is the combined interrupt bit for indication of an protocol event in the I2C kernel. */
21993 +#define I2C_MIS_I2C_P_INT 0x00000020
21994 +/* Nothing
21995 +#define I2C_MIS_I2C_P_INT_NULL 0x00000000 */
21996 +/** Read: Interrupt occurred. */
21997 +#define I2C_MIS_I2C_P_INT_INTOCC 0x00000020
21998 +/** This is the combined interrupt bit for indication of FIFO errors due to overflow and underrun. */
21999 +#define I2C_MIS_I2C_ERR_INT 0x00000010
22000 +/* Nothing
22001 +#define I2C_MIS_I2C_ERR_INT_NULL 0x00000000 */
22002 +/** Read: Interrupt occurred. */
22003 +#define I2C_MIS_I2C_ERR_INT_INTOCC 0x00000010
22004 +/** BREQ_INT */
22005 +#define I2C_MIS_BREQ_INT 0x00000008
22006 +/* Nothing
22007 +#define I2C_MIS_BREQ_INT_NULL 0x00000000 */
22008 +/** Read: Interrupt occurred. */
22009 +#define I2C_MIS_BREQ_INT_INTOCC 0x00000008
22010 +/** LBREQ_INT */
22011 +#define I2C_MIS_LBREQ_INT 0x00000004
22012 +/* Nothing
22013 +#define I2C_MIS_LBREQ_INT_NULL 0x00000000 */
22014 +/** Read: Interrupt occurred. */
22015 +#define I2C_MIS_LBREQ_INT_INTOCC 0x00000004
22016 +/** SREQ_INT */
22017 +#define I2C_MIS_SREQ_INT 0x00000002
22018 +/* Nothing
22019 +#define I2C_MIS_SREQ_INT_NULL 0x00000000 */
22020 +/** Read: Interrupt occurred. */
22021 +#define I2C_MIS_SREQ_INT_INTOCC 0x00000002
22022 +/** LSREQ_INT */
22023 +#define I2C_MIS_LSREQ_INT 0x00000001
22024 +/* Nothing
22025 +#define I2C_MIS_LSREQ_INT_NULL 0x00000000 */
22026 +/** Read: Interrupt occurred. */
22027 +#define I2C_MIS_LSREQ_INT_INTOCC 0x00000001
22028 +
22029 +/* Fields of "I2C Interrupt Clear Register" */
22030 +/** This is the combined interrupt bit for indication of an protocol event in the I2C kernel. */
22031 +#define I2C_ICR_I2C_P_INT 0x00000020
22032 +/* No-Operation
22033 +#define I2C_ICR_I2C_P_INT_NOP 0x00000000 */
22034 +/** Clear */
22035 +#define I2C_ICR_I2C_P_INT_CLR 0x00000020
22036 +/** This is the combined interrupt bit for indication of FIFO errors due to overflow and underrun. */
22037 +#define I2C_ICR_I2C_ERR_INT 0x00000010
22038 +/* No-Operation
22039 +#define I2C_ICR_I2C_ERR_INT_NOP 0x00000000 */
22040 +/** Clear */
22041 +#define I2C_ICR_I2C_ERR_INT_CLR 0x00000010
22042 +/** BREQ_INT */
22043 +#define I2C_ICR_BREQ_INT 0x00000008
22044 +/* No-Operation
22045 +#define I2C_ICR_BREQ_INT_NOP 0x00000000 */
22046 +/** Clear */
22047 +#define I2C_ICR_BREQ_INT_CLR 0x00000008
22048 +/** LBREQ_INT */
22049 +#define I2C_ICR_LBREQ_INT 0x00000004
22050 +/* No-Operation
22051 +#define I2C_ICR_LBREQ_INT_NOP 0x00000000 */
22052 +/** Clear */
22053 +#define I2C_ICR_LBREQ_INT_CLR 0x00000004
22054 +/** SREQ_INT */
22055 +#define I2C_ICR_SREQ_INT 0x00000002
22056 +/* No-Operation
22057 +#define I2C_ICR_SREQ_INT_NOP 0x00000000 */
22058 +/** Clear */
22059 +#define I2C_ICR_SREQ_INT_CLR 0x00000002
22060 +/** LSREQ_INT */
22061 +#define I2C_ICR_LSREQ_INT 0x00000001
22062 +/* No-Operation
22063 +#define I2C_ICR_LSREQ_INT_NOP 0x00000000 */
22064 +/** Clear */
22065 +#define I2C_ICR_LSREQ_INT_CLR 0x00000001
22066 +
22067 +/* Fields of "I2C Interrupt Set Register" */
22068 +/** This is the combined interrupt bit for indication of an protocol event in the I2C kernel. */
22069 +#define I2C_ISR_I2C_P_INT 0x00000020
22070 +/* No-Operation
22071 +#define I2C_ISR_I2C_P_INT_NOP 0x00000000 */
22072 +/** Set */
22073 +#define I2C_ISR_I2C_P_INT_SET 0x00000020
22074 +/** This is the combined interrupt bit for indication of FIFO errors due to overflow and underrun. */
22075 +#define I2C_ISR_I2C_ERR_INT 0x00000010
22076 +/* No-Operation
22077 +#define I2C_ISR_I2C_ERR_INT_NOP 0x00000000 */
22078 +/** Set */
22079 +#define I2C_ISR_I2C_ERR_INT_SET 0x00000010
22080 +/** BREQ_INT */
22081 +#define I2C_ISR_BREQ_INT 0x00000008
22082 +/* No-Operation
22083 +#define I2C_ISR_BREQ_INT_NOP 0x00000000 */
22084 +/** Set */
22085 +#define I2C_ISR_BREQ_INT_SET 0x00000008
22086 +/** LBREQ_INT */
22087 +#define I2C_ISR_LBREQ_INT 0x00000004
22088 +/* No-Operation
22089 +#define I2C_ISR_LBREQ_INT_NOP 0x00000000 */
22090 +/** Set */
22091 +#define I2C_ISR_LBREQ_INT_SET 0x00000004
22092 +/** SREQ_INT */
22093 +#define I2C_ISR_SREQ_INT 0x00000002
22094 +/* No-Operation
22095 +#define I2C_ISR_SREQ_INT_NOP 0x00000000 */
22096 +/** Set */
22097 +#define I2C_ISR_SREQ_INT_SET 0x00000002
22098 +/** LSREQ_INT */
22099 +#define I2C_ISR_LSREQ_INT 0x00000001
22100 +/* No-Operation
22101 +#define I2C_ISR_LSREQ_INT_NOP 0x00000000 */
22102 +/** Set */
22103 +#define I2C_ISR_LSREQ_INT_SET 0x00000001
22104 +
22105 +/* Fields of "I2C DMA Enable Register" */
22106 +/** BREQ_INT */
22107 +#define I2C_DMAE_BREQ_INT 0x00000008
22108 +/* Disable
22109 +#define I2C_DMAE_BREQ_INT_DIS 0x00000000 */
22110 +/** Enable */
22111 +#define I2C_DMAE_BREQ_INT_EN 0x00000008
22112 +/** LBREQ_INT */
22113 +#define I2C_DMAE_LBREQ_INT 0x00000004
22114 +/* Disable
22115 +#define I2C_DMAE_LBREQ_INT_DIS 0x00000000 */
22116 +/** Enable */
22117 +#define I2C_DMAE_LBREQ_INT_EN 0x00000004
22118 +/** SREQ_INT */
22119 +#define I2C_DMAE_SREQ_INT 0x00000002
22120 +/* Disable
22121 +#define I2C_DMAE_SREQ_INT_DIS 0x00000000 */
22122 +/** Enable */
22123 +#define I2C_DMAE_SREQ_INT_EN 0x00000002
22124 +/** LSREQ_INT */
22125 +#define I2C_DMAE_LSREQ_INT 0x00000001
22126 +/* Disable
22127 +#define I2C_DMAE_LSREQ_INT_DIS 0x00000000 */
22128 +/** Enable */
22129 +#define I2C_DMAE_LSREQ_INT_EN 0x00000001
22130 +
22131 +/* Fields of "I2C Transmit Data Register" */
22132 +/** Characters to be transmitted */
22133 +#define I2C_TXD_TXD_MASK 0xFFFFFFFF
22134 +/** field offset */
22135 +#define I2C_TXD_TXD_OFFSET 0
22136 +
22137 +/* Fields of "I2C Receive Data Register" */
22138 +/** Received characters */
22139 +#define I2C_RXD_RXD_MASK 0xFFFFFFFF
22140 +/** field offset */
22141 +#define I2C_RXD_RXD_OFFSET 0
22142 +
22143 +/*! @} */ /* I2C_REGISTER */
22144 +
22145 +#endif /* _i2c_reg_h */
22146 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/icu0_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/icu0_reg.h
22147 new file mode 100644
22148 index 0000000..d68c22e
22149 --- /dev/null
22150 +++ b/arch/mips/include/asm/mach-lantiq/falcon/icu0_reg.h
22151 @@ -0,0 +1,4324 @@
22152 +/******************************************************************************
22153 +
22154 +                               Copyright (c) 2010
22155 +                            Lantiq Deutschland GmbH
22156 +
22157 +  For licensing information, see the file 'LICENSE' in the root folder of
22158 +  this software module.
22159 +
22160 +******************************************************************************/
22161 +
22162 +#ifndef _icu0_reg_h
22163 +#define _icu0_reg_h
22164 +
22165 +/** \addtogroup ICU0_REGISTER
22166 +   @{
22167 +*/
22168 +/* access macros */
22169 +#define icu0_r32(reg) reg_r32(&icu0->reg)
22170 +#define icu0_w32(val, reg) reg_w32(val, &icu0->reg)
22171 +#define icu0_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &icu0->reg)
22172 +#define icu0_r32_table(reg, idx) reg_r32_table(icu0->reg, idx)
22173 +#define icu0_w32_table(val, reg, idx) reg_w32_table(val, icu0->reg, idx)
22174 +#define icu0_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, icu0->reg, idx)
22175 +#define icu0_adr_table(reg, idx) adr_table(icu0->reg, idx)
22176 +
22177 +
22178 +/** ICU0 register structure */
22179 +struct gpon_reg_icu0
22180 +{
22181 +   /** IM0 Interrupt Status Register
22182 +       A read action to this register delivers the unmasked captured status of the interrupt request lines. Each bit can be cleared by a write operation. */
22183 +   unsigned int im0_isr; /* 0x00000000 */
22184 +   /** Reserved */
22185 +   unsigned int res_0; /* 0x00000004 */
22186 +   /** IM0 Interrupt Enable Register
22187 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IM0_IOSR register and are not signalled via the interrupt line towards the controller. */
22188 +   unsigned int im0_ier; /* 0x00000008 */
22189 +   /** Reserved */
22190 +   unsigned int res_1; /* 0x0000000C */
22191 +   /** IM0 Interrupt Output Status Register
22192 +       This register shows the currently active interrupt requests masked with the corresponding enable bits of the IM0_IER register. */
22193 +   unsigned int im0_iosr; /* 0x00000010 */
22194 +   /** Reserved */
22195 +   unsigned int res_2; /* 0x00000014 */
22196 +   /** IM0 Interrupt Request Set Register
22197 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
22198 +   unsigned int im0_irsr; /* 0x00000018 */
22199 +   /** Reserved */
22200 +   unsigned int res_3; /* 0x0000001C */
22201 +   /** IM0 Interrupt Mode Register
22202 +       This register shows the type of interrupt for each bit. */
22203 +   unsigned int im0_imr; /* 0x00000020 */
22204 +   /** Reserved */
22205 +   unsigned int res_4; /* 0x00000024 */
22206 +   /** IM1 Interrupt Status Register
22207 +       A read action to this register delivers the unmasked captured status of the interrupt request lines. Each bit can be cleared by a write operation. */
22208 +   unsigned int im1_isr; /* 0x00000028 */
22209 +   /** Reserved */
22210 +   unsigned int res_5; /* 0x0000002C */
22211 +   /** IM1 Interrupt Enable Register
22212 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IM1_IOSR register and are not signalled via the interrupt line towards the controller. */
22213 +   unsigned int im1_ier; /* 0x00000030 */
22214 +   /** Reserved */
22215 +   unsigned int res_6; /* 0x00000034 */
22216 +   /** IM1 Interrupt Output Status Register
22217 +       This register shows the currently active interrupt requests masked with the corresponding enable bits of the IM1_IER register. */
22218 +   unsigned int im1_iosr; /* 0x00000038 */
22219 +   /** Reserved */
22220 +   unsigned int res_7; /* 0x0000003C */
22221 +   /** IM1 Interrupt Request Set Register
22222 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
22223 +   unsigned int im1_irsr; /* 0x00000040 */
22224 +   /** Reserved */
22225 +   unsigned int res_8; /* 0x00000044 */
22226 +   /** IM1 Interrupt Mode Register
22227 +       This register shows the type of interrupt for each bit. */
22228 +   unsigned int im1_imr; /* 0x00000048 */
22229 +   /** Reserved */
22230 +   unsigned int res_9; /* 0x0000004C */
22231 +   /** IM2 Interrupt Status Register
22232 +       A read action to this register delivers the unmasked captured status of the interrupt request lines. Each bit can be cleared by a write operation. */
22233 +   unsigned int im2_isr; /* 0x00000050 */
22234 +   /** Reserved */
22235 +   unsigned int res_10; /* 0x00000054 */
22236 +   /** IM2 Interrupt Enable Register
22237 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IM2_IOSR register and are not signalled via the interrupt line towards the controller. */
22238 +   unsigned int im2_ier; /* 0x00000058 */
22239 +   /** Reserved */
22240 +   unsigned int res_11; /* 0x0000005C */
22241 +   /** IM2 Interrupt Output Status Register
22242 +       This register shows the currently active interrupt requests masked with the corresponding enable bits of the IM2_IER register. */
22243 +   unsigned int im2_iosr; /* 0x00000060 */
22244 +   /** Reserved */
22245 +   unsigned int res_12; /* 0x00000064 */
22246 +   /** IM2 Interrupt Request Set Register
22247 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
22248 +   unsigned int im2_irsr; /* 0x00000068 */
22249 +   /** Reserved */
22250 +   unsigned int res_13; /* 0x0000006C */
22251 +   /** IM2 Interrupt Mode Register
22252 +       This register shows the type of interrupt for each bit. */
22253 +   unsigned int im2_imr; /* 0x00000070 */
22254 +   /** Reserved */
22255 +   unsigned int res_14; /* 0x00000074 */
22256 +   /** IM3 Interrupt Status Register
22257 +       A read action to this register delivers the unmasked captured status of the interrupt request lines. Each bit can be cleared by a write operation. */
22258 +   unsigned int im3_isr; /* 0x00000078 */
22259 +   /** Reserved */
22260 +   unsigned int res_15; /* 0x0000007C */
22261 +   /** IM3 Interrupt Enable Register
22262 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IM3_IOSR register and are not signalled via the interrupt line towards the controller. */
22263 +   unsigned int im3_ier; /* 0x00000080 */
22264 +   /** Reserved */
22265 +   unsigned int res_16; /* 0x00000084 */
22266 +   /** IM3 Interrupt Output Status Register
22267 +       This register shows the currently active interrupt requests masked with the corresponding enable bits of the IM3_IER register. */
22268 +   unsigned int im3_iosr; /* 0x00000088 */
22269 +   /** Reserved */
22270 +   unsigned int res_17; /* 0x0000008C */
22271 +   /** IM3 Interrupt Request Set Register
22272 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
22273 +   unsigned int im3_irsr; /* 0x00000090 */
22274 +   /** Reserved */
22275 +   unsigned int res_18; /* 0x00000094 */
22276 +   /** IM3 Interrupt Mode Register
22277 +       This register shows the type of interrupt for each bit. */
22278 +   unsigned int im3_imr; /* 0x00000098 */
22279 +   /** Reserved */
22280 +   unsigned int res_19; /* 0x0000009C */
22281 +   /** IM4 Interrupt Status Register
22282 +       A read action to this register delivers the unmasked captured status of the interrupt request lines. Each bit can be cleared by a write operation. */
22283 +   unsigned int im4_isr; /* 0x000000A0 */
22284 +   /** Reserved */
22285 +   unsigned int res_20; /* 0x000000A4 */
22286 +   /** IM4 Interrupt Enable Register
22287 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IM4_IOSR register and are not signalled via the interrupt line towards the controller. */
22288 +   unsigned int im4_ier; /* 0x000000A8 */
22289 +   /** Reserved */
22290 +   unsigned int res_21; /* 0x000000AC */
22291 +   /** IM4 Interrupt Output Status Register
22292 +       This register shows the currently active interrupt requests masked with the corresponding enable bits of the IM4_IER register. */
22293 +   unsigned int im4_iosr; /* 0x000000B0 */
22294 +   /** Reserved */
22295 +   unsigned int res_22; /* 0x000000B4 */
22296 +   /** IM4 Interrupt Request Set Register
22297 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
22298 +   unsigned int im4_irsr; /* 0x000000B8 */
22299 +   /** Reserved */
22300 +   unsigned int res_23; /* 0x000000BC */
22301 +   /** IM4 Interrupt Mode Register
22302 +       This register shows the type of interrupt for each bit. */
22303 +   unsigned int im4_imr; /* 0x000000C0 */
22304 +   /** Reserved */
22305 +   unsigned int res_24; /* 0x000000C4 */
22306 +   /** ICU Interrupt Vector Register (5 bit variant)
22307 +       Shows the leftmost pending interrupt request. If e.g. bit 14 of the IOSR register is set, 15 is reported, because the 15th interrupt request is active. */
22308 +   unsigned int icu_ivec; /* 0x000000C8 */
22309 +   /** Reserved */
22310 +   unsigned int res_25; /* 0x000000CC */
22311 +   /** ICU Interrupt Vector Register (6 bit variant)
22312 +       Shows the leftmost pending interrupt request. If e.g. bit 14 of the IOSR register is set, 15 is reported, because the 15th interrupt request is active. */
22313 +   unsigned int icu_ivec_6; /* 0x000000D0 */
22314 +   /** Reserved */
22315 +   unsigned int res_26[3]; /* 0x000000D4 */
22316 +};
22317 +
22318 +
22319 +/* Fields of "IM0 Interrupt Status Register" */
22320 +/** PCM Transmit Crash Interrupt
22321 +    This bit is an indirect interrupt. */
22322 +#define ICU0_IM0_ISR_PCM_HW2_CRASH 0x80000000
22323 +/* Nothing
22324 +#define ICU0_IM0_ISR_PCM_HW2_CRASH_NULL 0x00000000 */
22325 +/** Write: Acknowledge the interrupt. */
22326 +#define ICU0_IM0_ISR_PCM_HW2_CRASH_INTACK 0x80000000
22327 +/** Read: Interrupt occurred. */
22328 +#define ICU0_IM0_ISR_PCM_HW2_CRASH_INTOCC 0x80000000
22329 +/** PCM Transmit Interrupt
22330 +    This bit is an indirect interrupt. */
22331 +#define ICU0_IM0_ISR_PCM_TX 0x40000000
22332 +/* Nothing
22333 +#define ICU0_IM0_ISR_PCM_TX_NULL 0x00000000 */
22334 +/** Write: Acknowledge the interrupt. */
22335 +#define ICU0_IM0_ISR_PCM_TX_INTACK 0x40000000
22336 +/** Read: Interrupt occurred. */
22337 +#define ICU0_IM0_ISR_PCM_TX_INTOCC 0x40000000
22338 +/** PCM Receive Interrupt
22339 +    This bit is an indirect interrupt. */
22340 +#define ICU0_IM0_ISR_PCM_RX 0x20000000
22341 +/* Nothing
22342 +#define ICU0_IM0_ISR_PCM_RX_NULL 0x00000000 */
22343 +/** Write: Acknowledge the interrupt. */
22344 +#define ICU0_IM0_ISR_PCM_RX_INTACK 0x20000000
22345 +/** Read: Interrupt occurred. */
22346 +#define ICU0_IM0_ISR_PCM_RX_INTOCC 0x20000000
22347 +/** Secure Hash Algorithm Interrupt
22348 +    This bit is a direct interrupt. */
22349 +#define ICU0_IM0_ISR_SHA1_HASH 0x10000000
22350 +/* Nothing
22351 +#define ICU0_IM0_ISR_SHA1_HASH_NULL 0x00000000 */
22352 +/** Write: Acknowledge the interrupt. */
22353 +#define ICU0_IM0_ISR_SHA1_HASH_INTACK 0x10000000
22354 +/** Read: Interrupt occurred. */
22355 +#define ICU0_IM0_ISR_SHA1_HASH_INTOCC 0x10000000
22356 +/** Advanced Encryption Standard Interrupt
22357 +    This bit is a direct interrupt. */
22358 +#define ICU0_IM0_ISR_AES_AES 0x08000000
22359 +/* Nothing
22360 +#define ICU0_IM0_ISR_AES_AES_NULL 0x00000000 */
22361 +/** Write: Acknowledge the interrupt. */
22362 +#define ICU0_IM0_ISR_AES_AES_INTACK 0x08000000
22363 +/** Read: Interrupt occurred. */
22364 +#define ICU0_IM0_ISR_AES_AES_INTOCC 0x08000000
22365 +/** SSC Frame Interrupt
22366 +    This bit is a direct interrupt. */
22367 +#define ICU0_IM0_ISR_SSC0_F 0x00020000
22368 +/* Nothing
22369 +#define ICU0_IM0_ISR_SSC0_F_NULL 0x00000000 */
22370 +/** Write: Acknowledge the interrupt. */
22371 +#define ICU0_IM0_ISR_SSC0_F_INTACK 0x00020000
22372 +/** Read: Interrupt occurred. */
22373 +#define ICU0_IM0_ISR_SSC0_F_INTOCC 0x00020000
22374 +/** SSC Error Interrupt
22375 +    This bit is a direct interrupt. */
22376 +#define ICU0_IM0_ISR_SSC0_E 0x00010000
22377 +/* Nothing
22378 +#define ICU0_IM0_ISR_SSC0_E_NULL 0x00000000 */
22379 +/** Write: Acknowledge the interrupt. */
22380 +#define ICU0_IM0_ISR_SSC0_E_INTACK 0x00010000
22381 +/** Read: Interrupt occurred. */
22382 +#define ICU0_IM0_ISR_SSC0_E_INTOCC 0x00010000
22383 +/** SSC Receive Interrupt
22384 +    This bit is a direct interrupt. */
22385 +#define ICU0_IM0_ISR_SSC0_R 0x00008000
22386 +/* Nothing
22387 +#define ICU0_IM0_ISR_SSC0_R_NULL 0x00000000 */
22388 +/** Write: Acknowledge the interrupt. */
22389 +#define ICU0_IM0_ISR_SSC0_R_INTACK 0x00008000
22390 +/** Read: Interrupt occurred. */
22391 +#define ICU0_IM0_ISR_SSC0_R_INTOCC 0x00008000
22392 +/** SSC Transmit Interrupt
22393 +    This bit is a direct interrupt. */
22394 +#define ICU0_IM0_ISR_SSC0_T 0x00004000
22395 +/* Nothing
22396 +#define ICU0_IM0_ISR_SSC0_T_NULL 0x00000000 */
22397 +/** Write: Acknowledge the interrupt. */
22398 +#define ICU0_IM0_ISR_SSC0_T_INTACK 0x00004000
22399 +/** Read: Interrupt occurred. */
22400 +#define ICU0_IM0_ISR_SSC0_T_INTOCC 0x00004000
22401 +/** I2C Peripheral Interrupt
22402 +    This bit is an indirect interrupt. */
22403 +#define ICU0_IM0_ISR_I2C_I2C_P_INT 0x00002000
22404 +/* Nothing
22405 +#define ICU0_IM0_ISR_I2C_I2C_P_INT_NULL 0x00000000 */
22406 +/** Write: Acknowledge the interrupt. */
22407 +#define ICU0_IM0_ISR_I2C_I2C_P_INT_INTACK 0x00002000
22408 +/** Read: Interrupt occurred. */
22409 +#define ICU0_IM0_ISR_I2C_I2C_P_INT_INTOCC 0x00002000
22410 +/** I2C Error Interrupt
22411 +    This bit is an indirect interrupt. */
22412 +#define ICU0_IM0_ISR_I2C_I2C_ERR_INT 0x00001000
22413 +/* Nothing
22414 +#define ICU0_IM0_ISR_I2C_I2C_ERR_INT_NULL 0x00000000 */
22415 +/** Write: Acknowledge the interrupt. */
22416 +#define ICU0_IM0_ISR_I2C_I2C_ERR_INT_INTACK 0x00001000
22417 +/** Read: Interrupt occurred. */
22418 +#define ICU0_IM0_ISR_I2C_I2C_ERR_INT_INTOCC 0x00001000
22419 +/** I2C Burst Data Transfer Request
22420 +    This bit is an indirect interrupt. */
22421 +#define ICU0_IM0_ISR_I2C_BREQ_INT 0x00000800
22422 +/* Nothing
22423 +#define ICU0_IM0_ISR_I2C_BREQ_INT_NULL 0x00000000 */
22424 +/** Write: Acknowledge the interrupt. */
22425 +#define ICU0_IM0_ISR_I2C_BREQ_INT_INTACK 0x00000800
22426 +/** Read: Interrupt occurred. */
22427 +#define ICU0_IM0_ISR_I2C_BREQ_INT_INTOCC 0x00000800
22428 +/** I2C Last Burst Data Transfer Request
22429 +    This bit is an indirect interrupt. */
22430 +#define ICU0_IM0_ISR_I2C_LBREQ_INT 0x00000400
22431 +/* Nothing
22432 +#define ICU0_IM0_ISR_I2C_LBREQ_INT_NULL 0x00000000 */
22433 +/** Write: Acknowledge the interrupt. */
22434 +#define ICU0_IM0_ISR_I2C_LBREQ_INT_INTACK 0x00000400
22435 +/** Read: Interrupt occurred. */
22436 +#define ICU0_IM0_ISR_I2C_LBREQ_INT_INTOCC 0x00000400
22437 +/** I2C Single Data Transfer Request
22438 +    This bit is an indirect interrupt. */
22439 +#define ICU0_IM0_ISR_I2C_SREQ_INT 0x00000200
22440 +/* Nothing
22441 +#define ICU0_IM0_ISR_I2C_SREQ_INT_NULL 0x00000000 */
22442 +/** Write: Acknowledge the interrupt. */
22443 +#define ICU0_IM0_ISR_I2C_SREQ_INT_INTACK 0x00000200
22444 +/** Read: Interrupt occurred. */
22445 +#define ICU0_IM0_ISR_I2C_SREQ_INT_INTOCC 0x00000200
22446 +/** I2C Last Single Data Transfer Request
22447 +    This bit is an indirect interrupt. */
22448 +#define ICU0_IM0_ISR_I2C_LSREQ_INT 0x00000100
22449 +/* Nothing
22450 +#define ICU0_IM0_ISR_I2C_LSREQ_INT_NULL 0x00000000 */
22451 +/** Write: Acknowledge the interrupt. */
22452 +#define ICU0_IM0_ISR_I2C_LSREQ_INT_INTACK 0x00000100
22453 +/** Read: Interrupt occurred. */
22454 +#define ICU0_IM0_ISR_I2C_LSREQ_INT_INTOCC 0x00000100
22455 +/** HOST IF Mailbox1 Transmit Interrupt
22456 +    This bit is an indirect interrupt. */
22457 +#define ICU0_IM0_ISR_HOST_MB1_TIR 0x00000010
22458 +/* Nothing
22459 +#define ICU0_IM0_ISR_HOST_MB1_TIR_NULL 0x00000000 */
22460 +/** Write: Acknowledge the interrupt. */
22461 +#define ICU0_IM0_ISR_HOST_MB1_TIR_INTACK 0x00000010
22462 +/** Read: Interrupt occurred. */
22463 +#define ICU0_IM0_ISR_HOST_MB1_TIR_INTOCC 0x00000010
22464 +/** HOST IF Mailbox1 Receive Interrupt
22465 +    This bit is an indirect interrupt. */
22466 +#define ICU0_IM0_ISR_HOST_MB1_RIR 0x00000008
22467 +/* Nothing
22468 +#define ICU0_IM0_ISR_HOST_MB1_RIR_NULL 0x00000000 */
22469 +/** Write: Acknowledge the interrupt. */
22470 +#define ICU0_IM0_ISR_HOST_MB1_RIR_INTACK 0x00000008
22471 +/** Read: Interrupt occurred. */
22472 +#define ICU0_IM0_ISR_HOST_MB1_RIR_INTOCC 0x00000008
22473 +/** HOST IF Mailbox0 Transmit Interrupt
22474 +    This bit is an indirect interrupt. */
22475 +#define ICU0_IM0_ISR_HOST_MB0_TIR 0x00000004
22476 +/* Nothing
22477 +#define ICU0_IM0_ISR_HOST_MB0_TIR_NULL 0x00000000 */
22478 +/** Write: Acknowledge the interrupt. */
22479 +#define ICU0_IM0_ISR_HOST_MB0_TIR_INTACK 0x00000004
22480 +/** Read: Interrupt occurred. */
22481 +#define ICU0_IM0_ISR_HOST_MB0_TIR_INTOCC 0x00000004
22482 +/** HOST IF Mailbox0 Receive Interrupt
22483 +    This bit is an indirect interrupt. */
22484 +#define ICU0_IM0_ISR_HOST_MB0_RIR 0x00000002
22485 +/* Nothing
22486 +#define ICU0_IM0_ISR_HOST_MB0_RIR_NULL 0x00000000 */
22487 +/** Write: Acknowledge the interrupt. */
22488 +#define ICU0_IM0_ISR_HOST_MB0_RIR_INTACK 0x00000002
22489 +/** Read: Interrupt occurred. */
22490 +#define ICU0_IM0_ISR_HOST_MB0_RIR_INTOCC 0x00000002
22491 +/** HOST IF Event Interrupt
22492 +    This bit is an indirect interrupt. */
22493 +#define ICU0_IM0_ISR_HOST_EIR 0x00000001
22494 +/* Nothing
22495 +#define ICU0_IM0_ISR_HOST_EIR_NULL 0x00000000 */
22496 +/** Write: Acknowledge the interrupt. */
22497 +#define ICU0_IM0_ISR_HOST_EIR_INTACK 0x00000001
22498 +/** Read: Interrupt occurred. */
22499 +#define ICU0_IM0_ISR_HOST_EIR_INTOCC 0x00000001
22500 +
22501 +/* Fields of "IM0 Interrupt Enable Register" */
22502 +/** PCM Transmit Crash Interrupt
22503 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22504 +#define ICU0_IM0_IER_PCM_HW2_CRASH 0x80000000
22505 +/* Disable
22506 +#define ICU0_IM0_IER_PCM_HW2_CRASH_DIS 0x00000000 */
22507 +/** Enable */
22508 +#define ICU0_IM0_IER_PCM_HW2_CRASH_EN 0x80000000
22509 +/** PCM Transmit Interrupt
22510 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22511 +#define ICU0_IM0_IER_PCM_TX 0x40000000
22512 +/* Disable
22513 +#define ICU0_IM0_IER_PCM_TX_DIS 0x00000000 */
22514 +/** Enable */
22515 +#define ICU0_IM0_IER_PCM_TX_EN 0x40000000
22516 +/** PCM Receive Interrupt
22517 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22518 +#define ICU0_IM0_IER_PCM_RX 0x20000000
22519 +/* Disable
22520 +#define ICU0_IM0_IER_PCM_RX_DIS 0x00000000 */
22521 +/** Enable */
22522 +#define ICU0_IM0_IER_PCM_RX_EN 0x20000000
22523 +/** Secure Hash Algorithm Interrupt
22524 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22525 +#define ICU0_IM0_IER_SHA1_HASH 0x10000000
22526 +/* Disable
22527 +#define ICU0_IM0_IER_SHA1_HASH_DIS 0x00000000 */
22528 +/** Enable */
22529 +#define ICU0_IM0_IER_SHA1_HASH_EN 0x10000000
22530 +/** Advanced Encryption Standard Interrupt
22531 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22532 +#define ICU0_IM0_IER_AES_AES 0x08000000
22533 +/* Disable
22534 +#define ICU0_IM0_IER_AES_AES_DIS 0x00000000 */
22535 +/** Enable */
22536 +#define ICU0_IM0_IER_AES_AES_EN 0x08000000
22537 +/** SSC Frame Interrupt
22538 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22539 +#define ICU0_IM0_IER_SSC0_F 0x00020000
22540 +/* Disable
22541 +#define ICU0_IM0_IER_SSC0_F_DIS 0x00000000 */
22542 +/** Enable */
22543 +#define ICU0_IM0_IER_SSC0_F_EN 0x00020000
22544 +/** SSC Error Interrupt
22545 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22546 +#define ICU0_IM0_IER_SSC0_E 0x00010000
22547 +/* Disable
22548 +#define ICU0_IM0_IER_SSC0_E_DIS 0x00000000 */
22549 +/** Enable */
22550 +#define ICU0_IM0_IER_SSC0_E_EN 0x00010000
22551 +/** SSC Receive Interrupt
22552 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22553 +#define ICU0_IM0_IER_SSC0_R 0x00008000
22554 +/* Disable
22555 +#define ICU0_IM0_IER_SSC0_R_DIS 0x00000000 */
22556 +/** Enable */
22557 +#define ICU0_IM0_IER_SSC0_R_EN 0x00008000
22558 +/** SSC Transmit Interrupt
22559 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22560 +#define ICU0_IM0_IER_SSC0_T 0x00004000
22561 +/* Disable
22562 +#define ICU0_IM0_IER_SSC0_T_DIS 0x00000000 */
22563 +/** Enable */
22564 +#define ICU0_IM0_IER_SSC0_T_EN 0x00004000
22565 +/** I2C Peripheral Interrupt
22566 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22567 +#define ICU0_IM0_IER_I2C_I2C_P_INT 0x00002000
22568 +/* Disable
22569 +#define ICU0_IM0_IER_I2C_I2C_P_INT_DIS 0x00000000 */
22570 +/** Enable */
22571 +#define ICU0_IM0_IER_I2C_I2C_P_INT_EN 0x00002000
22572 +/** I2C Error Interrupt
22573 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22574 +#define ICU0_IM0_IER_I2C_I2C_ERR_INT 0x00001000
22575 +/* Disable
22576 +#define ICU0_IM0_IER_I2C_I2C_ERR_INT_DIS 0x00000000 */
22577 +/** Enable */
22578 +#define ICU0_IM0_IER_I2C_I2C_ERR_INT_EN 0x00001000
22579 +/** I2C Burst Data Transfer Request
22580 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22581 +#define ICU0_IM0_IER_I2C_BREQ_INT 0x00000800
22582 +/* Disable
22583 +#define ICU0_IM0_IER_I2C_BREQ_INT_DIS 0x00000000 */
22584 +/** Enable */
22585 +#define ICU0_IM0_IER_I2C_BREQ_INT_EN 0x00000800
22586 +/** I2C Last Burst Data Transfer Request
22587 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22588 +#define ICU0_IM0_IER_I2C_LBREQ_INT 0x00000400
22589 +/* Disable
22590 +#define ICU0_IM0_IER_I2C_LBREQ_INT_DIS 0x00000000 */
22591 +/** Enable */
22592 +#define ICU0_IM0_IER_I2C_LBREQ_INT_EN 0x00000400
22593 +/** I2C Single Data Transfer Request
22594 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22595 +#define ICU0_IM0_IER_I2C_SREQ_INT 0x00000200
22596 +/* Disable
22597 +#define ICU0_IM0_IER_I2C_SREQ_INT_DIS 0x00000000 */
22598 +/** Enable */
22599 +#define ICU0_IM0_IER_I2C_SREQ_INT_EN 0x00000200
22600 +/** I2C Last Single Data Transfer Request
22601 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22602 +#define ICU0_IM0_IER_I2C_LSREQ_INT 0x00000100
22603 +/* Disable
22604 +#define ICU0_IM0_IER_I2C_LSREQ_INT_DIS 0x00000000 */
22605 +/** Enable */
22606 +#define ICU0_IM0_IER_I2C_LSREQ_INT_EN 0x00000100
22607 +/** HOST IF Mailbox1 Transmit Interrupt
22608 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22609 +#define ICU0_IM0_IER_HOST_MB1_TIR 0x00000010
22610 +/* Disable
22611 +#define ICU0_IM0_IER_HOST_MB1_TIR_DIS 0x00000000 */
22612 +/** Enable */
22613 +#define ICU0_IM0_IER_HOST_MB1_TIR_EN 0x00000010
22614 +/** HOST IF Mailbox1 Receive Interrupt
22615 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22616 +#define ICU0_IM0_IER_HOST_MB1_RIR 0x00000008
22617 +/* Disable
22618 +#define ICU0_IM0_IER_HOST_MB1_RIR_DIS 0x00000000 */
22619 +/** Enable */
22620 +#define ICU0_IM0_IER_HOST_MB1_RIR_EN 0x00000008
22621 +/** HOST IF Mailbox0 Transmit Interrupt
22622 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22623 +#define ICU0_IM0_IER_HOST_MB0_TIR 0x00000004
22624 +/* Disable
22625 +#define ICU0_IM0_IER_HOST_MB0_TIR_DIS 0x00000000 */
22626 +/** Enable */
22627 +#define ICU0_IM0_IER_HOST_MB0_TIR_EN 0x00000004
22628 +/** HOST IF Mailbox0 Receive Interrupt
22629 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22630 +#define ICU0_IM0_IER_HOST_MB0_RIR 0x00000002
22631 +/* Disable
22632 +#define ICU0_IM0_IER_HOST_MB0_RIR_DIS 0x00000000 */
22633 +/** Enable */
22634 +#define ICU0_IM0_IER_HOST_MB0_RIR_EN 0x00000002
22635 +/** HOST IF Event Interrupt
22636 +    Interrupt enable bit for the corresponding bit in the IM0_ISR register. */
22637 +#define ICU0_IM0_IER_HOST_EIR 0x00000001
22638 +/* Disable
22639 +#define ICU0_IM0_IER_HOST_EIR_DIS 0x00000000 */
22640 +/** Enable */
22641 +#define ICU0_IM0_IER_HOST_EIR_EN 0x00000001
22642 +
22643 +/* Fields of "IM0 Interrupt Output Status Register" */
22644 +/** PCM Transmit Crash Interrupt
22645 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22646 +#define ICU0_IM0_IOSR_PCM_HW2_CRASH 0x80000000
22647 +/* Nothing
22648 +#define ICU0_IM0_IOSR_PCM_HW2_CRASH_NULL 0x00000000 */
22649 +/** Read: Interrupt occurred. */
22650 +#define ICU0_IM0_IOSR_PCM_HW2_CRASH_INTOCC 0x80000000
22651 +/** PCM Transmit Interrupt
22652 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22653 +#define ICU0_IM0_IOSR_PCM_TX 0x40000000
22654 +/* Nothing
22655 +#define ICU0_IM0_IOSR_PCM_TX_NULL 0x00000000 */
22656 +/** Read: Interrupt occurred. */
22657 +#define ICU0_IM0_IOSR_PCM_TX_INTOCC 0x40000000
22658 +/** PCM Receive Interrupt
22659 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22660 +#define ICU0_IM0_IOSR_PCM_RX 0x20000000
22661 +/* Nothing
22662 +#define ICU0_IM0_IOSR_PCM_RX_NULL 0x00000000 */
22663 +/** Read: Interrupt occurred. */
22664 +#define ICU0_IM0_IOSR_PCM_RX_INTOCC 0x20000000
22665 +/** Secure Hash Algorithm Interrupt
22666 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22667 +#define ICU0_IM0_IOSR_SHA1_HASH 0x10000000
22668 +/* Nothing
22669 +#define ICU0_IM0_IOSR_SHA1_HASH_NULL 0x00000000 */
22670 +/** Read: Interrupt occurred. */
22671 +#define ICU0_IM0_IOSR_SHA1_HASH_INTOCC 0x10000000
22672 +/** Advanced Encryption Standard Interrupt
22673 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22674 +#define ICU0_IM0_IOSR_AES_AES 0x08000000
22675 +/* Nothing
22676 +#define ICU0_IM0_IOSR_AES_AES_NULL 0x00000000 */
22677 +/** Read: Interrupt occurred. */
22678 +#define ICU0_IM0_IOSR_AES_AES_INTOCC 0x08000000
22679 +/** SSC Frame Interrupt
22680 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22681 +#define ICU0_IM0_IOSR_SSC0_F 0x00020000
22682 +/* Nothing
22683 +#define ICU0_IM0_IOSR_SSC0_F_NULL 0x00000000 */
22684 +/** Read: Interrupt occurred. */
22685 +#define ICU0_IM0_IOSR_SSC0_F_INTOCC 0x00020000
22686 +/** SSC Error Interrupt
22687 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22688 +#define ICU0_IM0_IOSR_SSC0_E 0x00010000
22689 +/* Nothing
22690 +#define ICU0_IM0_IOSR_SSC0_E_NULL 0x00000000 */
22691 +/** Read: Interrupt occurred. */
22692 +#define ICU0_IM0_IOSR_SSC0_E_INTOCC 0x00010000
22693 +/** SSC Receive Interrupt
22694 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22695 +#define ICU0_IM0_IOSR_SSC0_R 0x00008000
22696 +/* Nothing
22697 +#define ICU0_IM0_IOSR_SSC0_R_NULL 0x00000000 */
22698 +/** Read: Interrupt occurred. */
22699 +#define ICU0_IM0_IOSR_SSC0_R_INTOCC 0x00008000
22700 +/** SSC Transmit Interrupt
22701 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22702 +#define ICU0_IM0_IOSR_SSC0_T 0x00004000
22703 +/* Nothing
22704 +#define ICU0_IM0_IOSR_SSC0_T_NULL 0x00000000 */
22705 +/** Read: Interrupt occurred. */
22706 +#define ICU0_IM0_IOSR_SSC0_T_INTOCC 0x00004000
22707 +/** I2C Peripheral Interrupt
22708 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22709 +#define ICU0_IM0_IOSR_I2C_I2C_P_INT 0x00002000
22710 +/* Nothing
22711 +#define ICU0_IM0_IOSR_I2C_I2C_P_INT_NULL 0x00000000 */
22712 +/** Read: Interrupt occurred. */
22713 +#define ICU0_IM0_IOSR_I2C_I2C_P_INT_INTOCC 0x00002000
22714 +/** I2C Error Interrupt
22715 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22716 +#define ICU0_IM0_IOSR_I2C_I2C_ERR_INT 0x00001000
22717 +/* Nothing
22718 +#define ICU0_IM0_IOSR_I2C_I2C_ERR_INT_NULL 0x00000000 */
22719 +/** Read: Interrupt occurred. */
22720 +#define ICU0_IM0_IOSR_I2C_I2C_ERR_INT_INTOCC 0x00001000
22721 +/** I2C Burst Data Transfer Request
22722 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22723 +#define ICU0_IM0_IOSR_I2C_BREQ_INT 0x00000800
22724 +/* Nothing
22725 +#define ICU0_IM0_IOSR_I2C_BREQ_INT_NULL 0x00000000 */
22726 +/** Read: Interrupt occurred. */
22727 +#define ICU0_IM0_IOSR_I2C_BREQ_INT_INTOCC 0x00000800
22728 +/** I2C Last Burst Data Transfer Request
22729 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22730 +#define ICU0_IM0_IOSR_I2C_LBREQ_INT 0x00000400
22731 +/* Nothing
22732 +#define ICU0_IM0_IOSR_I2C_LBREQ_INT_NULL 0x00000000 */
22733 +/** Read: Interrupt occurred. */
22734 +#define ICU0_IM0_IOSR_I2C_LBREQ_INT_INTOCC 0x00000400
22735 +/** I2C Single Data Transfer Request
22736 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22737 +#define ICU0_IM0_IOSR_I2C_SREQ_INT 0x00000200
22738 +/* Nothing
22739 +#define ICU0_IM0_IOSR_I2C_SREQ_INT_NULL 0x00000000 */
22740 +/** Read: Interrupt occurred. */
22741 +#define ICU0_IM0_IOSR_I2C_SREQ_INT_INTOCC 0x00000200
22742 +/** I2C Last Single Data Transfer Request
22743 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22744 +#define ICU0_IM0_IOSR_I2C_LSREQ_INT 0x00000100
22745 +/* Nothing
22746 +#define ICU0_IM0_IOSR_I2C_LSREQ_INT_NULL 0x00000000 */
22747 +/** Read: Interrupt occurred. */
22748 +#define ICU0_IM0_IOSR_I2C_LSREQ_INT_INTOCC 0x00000100
22749 +/** HOST IF Mailbox1 Transmit Interrupt
22750 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22751 +#define ICU0_IM0_IOSR_HOST_MB1_TIR 0x00000010
22752 +/* Nothing
22753 +#define ICU0_IM0_IOSR_HOST_MB1_TIR_NULL 0x00000000 */
22754 +/** Read: Interrupt occurred. */
22755 +#define ICU0_IM0_IOSR_HOST_MB1_TIR_INTOCC 0x00000010
22756 +/** HOST IF Mailbox1 Receive Interrupt
22757 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22758 +#define ICU0_IM0_IOSR_HOST_MB1_RIR 0x00000008
22759 +/* Nothing
22760 +#define ICU0_IM0_IOSR_HOST_MB1_RIR_NULL 0x00000000 */
22761 +/** Read: Interrupt occurred. */
22762 +#define ICU0_IM0_IOSR_HOST_MB1_RIR_INTOCC 0x00000008
22763 +/** HOST IF Mailbox0 Transmit Interrupt
22764 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22765 +#define ICU0_IM0_IOSR_HOST_MB0_TIR 0x00000004
22766 +/* Nothing
22767 +#define ICU0_IM0_IOSR_HOST_MB0_TIR_NULL 0x00000000 */
22768 +/** Read: Interrupt occurred. */
22769 +#define ICU0_IM0_IOSR_HOST_MB0_TIR_INTOCC 0x00000004
22770 +/** HOST IF Mailbox0 Receive Interrupt
22771 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22772 +#define ICU0_IM0_IOSR_HOST_MB0_RIR 0x00000002
22773 +/* Nothing
22774 +#define ICU0_IM0_IOSR_HOST_MB0_RIR_NULL 0x00000000 */
22775 +/** Read: Interrupt occurred. */
22776 +#define ICU0_IM0_IOSR_HOST_MB0_RIR_INTOCC 0x00000002
22777 +/** HOST IF Event Interrupt
22778 +    Masked interrupt bit for the corresponding bit in the IM0_ISR register. */
22779 +#define ICU0_IM0_IOSR_HOST_EIR 0x00000001
22780 +/* Nothing
22781 +#define ICU0_IM0_IOSR_HOST_EIR_NULL 0x00000000 */
22782 +/** Read: Interrupt occurred. */
22783 +#define ICU0_IM0_IOSR_HOST_EIR_INTOCC 0x00000001
22784 +
22785 +/* Fields of "IM0 Interrupt Request Set Register" */
22786 +/** PCM Transmit Crash Interrupt
22787 +    Software control for the corresponding bit in the IM0_ISR register. */
22788 +#define ICU0_IM0_IRSR_PCM_HW2_CRASH 0x80000000
22789 +/** PCM Transmit Interrupt
22790 +    Software control for the corresponding bit in the IM0_ISR register. */
22791 +#define ICU0_IM0_IRSR_PCM_TX 0x40000000
22792 +/** PCM Receive Interrupt
22793 +    Software control for the corresponding bit in the IM0_ISR register. */
22794 +#define ICU0_IM0_IRSR_PCM_RX 0x20000000
22795 +/** Secure Hash Algorithm Interrupt
22796 +    Software control for the corresponding bit in the IM0_ISR register. */
22797 +#define ICU0_IM0_IRSR_SHA1_HASH 0x10000000
22798 +/** Advanced Encryption Standard Interrupt
22799 +    Software control for the corresponding bit in the IM0_ISR register. */
22800 +#define ICU0_IM0_IRSR_AES_AES 0x08000000
22801 +/** SSC Frame Interrupt
22802 +    Software control for the corresponding bit in the IM0_ISR register. */
22803 +#define ICU0_IM0_IRSR_SSC0_F 0x00020000
22804 +/** SSC Error Interrupt
22805 +    Software control for the corresponding bit in the IM0_ISR register. */
22806 +#define ICU0_IM0_IRSR_SSC0_E 0x00010000
22807 +/** SSC Receive Interrupt
22808 +    Software control for the corresponding bit in the IM0_ISR register. */
22809 +#define ICU0_IM0_IRSR_SSC0_R 0x00008000
22810 +/** SSC Transmit Interrupt
22811 +    Software control for the corresponding bit in the IM0_ISR register. */
22812 +#define ICU0_IM0_IRSR_SSC0_T 0x00004000
22813 +/** I2C Peripheral Interrupt
22814 +    Software control for the corresponding bit in the IM0_ISR register. */
22815 +#define ICU0_IM0_IRSR_I2C_I2C_P_INT 0x00002000
22816 +/** I2C Error Interrupt
22817 +    Software control for the corresponding bit in the IM0_ISR register. */
22818 +#define ICU0_IM0_IRSR_I2C_I2C_ERR_INT 0x00001000
22819 +/** I2C Burst Data Transfer Request
22820 +    Software control for the corresponding bit in the IM0_ISR register. */
22821 +#define ICU0_IM0_IRSR_I2C_BREQ_INT 0x00000800
22822 +/** I2C Last Burst Data Transfer Request
22823 +    Software control for the corresponding bit in the IM0_ISR register. */
22824 +#define ICU0_IM0_IRSR_I2C_LBREQ_INT 0x00000400
22825 +/** I2C Single Data Transfer Request
22826 +    Software control for the corresponding bit in the IM0_ISR register. */
22827 +#define ICU0_IM0_IRSR_I2C_SREQ_INT 0x00000200
22828 +/** I2C Last Single Data Transfer Request
22829 +    Software control for the corresponding bit in the IM0_ISR register. */
22830 +#define ICU0_IM0_IRSR_I2C_LSREQ_INT 0x00000100
22831 +/** HOST IF Mailbox1 Transmit Interrupt
22832 +    Software control for the corresponding bit in the IM0_ISR register. */
22833 +#define ICU0_IM0_IRSR_HOST_MB1_TIR 0x00000010
22834 +/** HOST IF Mailbox1 Receive Interrupt
22835 +    Software control for the corresponding bit in the IM0_ISR register. */
22836 +#define ICU0_IM0_IRSR_HOST_MB1_RIR 0x00000008
22837 +/** HOST IF Mailbox0 Transmit Interrupt
22838 +    Software control for the corresponding bit in the IM0_ISR register. */
22839 +#define ICU0_IM0_IRSR_HOST_MB0_TIR 0x00000004
22840 +/** HOST IF Mailbox0 Receive Interrupt
22841 +    Software control for the corresponding bit in the IM0_ISR register. */
22842 +#define ICU0_IM0_IRSR_HOST_MB0_RIR 0x00000002
22843 +/** HOST IF Event Interrupt
22844 +    Software control for the corresponding bit in the IM0_ISR register. */
22845 +#define ICU0_IM0_IRSR_HOST_EIR 0x00000001
22846 +
22847 +/* Fields of "IM0 Interrupt Mode Register" */
22848 +/** PCM Transmit Crash Interrupt
22849 +    Type of interrupt. */
22850 +#define ICU0_IM0_IMR_PCM_HW2_CRASH 0x80000000
22851 +/* Indirect Interrupt.
22852 +#define ICU0_IM0_IMR_PCM_HW2_CRASH_IND 0x00000000 */
22853 +/** Direct Interrupt. */
22854 +#define ICU0_IM0_IMR_PCM_HW2_CRASH_DIR 0x80000000
22855 +/** PCM Transmit Interrupt
22856 +    Type of interrupt. */
22857 +#define ICU0_IM0_IMR_PCM_TX 0x40000000
22858 +/* Indirect Interrupt.
22859 +#define ICU0_IM0_IMR_PCM_TX_IND 0x00000000 */
22860 +/** Direct Interrupt. */
22861 +#define ICU0_IM0_IMR_PCM_TX_DIR 0x40000000
22862 +/** PCM Receive Interrupt
22863 +    Type of interrupt. */
22864 +#define ICU0_IM0_IMR_PCM_RX 0x20000000
22865 +/* Indirect Interrupt.
22866 +#define ICU0_IM0_IMR_PCM_RX_IND 0x00000000 */
22867 +/** Direct Interrupt. */
22868 +#define ICU0_IM0_IMR_PCM_RX_DIR 0x20000000
22869 +/** Secure Hash Algorithm Interrupt
22870 +    Type of interrupt. */
22871 +#define ICU0_IM0_IMR_SHA1_HASH 0x10000000
22872 +/* Indirect Interrupt.
22873 +#define ICU0_IM0_IMR_SHA1_HASH_IND 0x00000000 */
22874 +/** Direct Interrupt. */
22875 +#define ICU0_IM0_IMR_SHA1_HASH_DIR 0x10000000
22876 +/** Advanced Encryption Standard Interrupt
22877 +    Type of interrupt. */
22878 +#define ICU0_IM0_IMR_AES_AES 0x08000000
22879 +/* Indirect Interrupt.
22880 +#define ICU0_IM0_IMR_AES_AES_IND 0x00000000 */
22881 +/** Direct Interrupt. */
22882 +#define ICU0_IM0_IMR_AES_AES_DIR 0x08000000
22883 +/** SSC Frame Interrupt
22884 +    Type of interrupt. */
22885 +#define ICU0_IM0_IMR_SSC0_F 0x00020000
22886 +/* Indirect Interrupt.
22887 +#define ICU0_IM0_IMR_SSC0_F_IND 0x00000000 */
22888 +/** Direct Interrupt. */
22889 +#define ICU0_IM0_IMR_SSC0_F_DIR 0x00020000
22890 +/** SSC Error Interrupt
22891 +    Type of interrupt. */
22892 +#define ICU0_IM0_IMR_SSC0_E 0x00010000
22893 +/* Indirect Interrupt.
22894 +#define ICU0_IM0_IMR_SSC0_E_IND 0x00000000 */
22895 +/** Direct Interrupt. */
22896 +#define ICU0_IM0_IMR_SSC0_E_DIR 0x00010000
22897 +/** SSC Receive Interrupt
22898 +    Type of interrupt. */
22899 +#define ICU0_IM0_IMR_SSC0_R 0x00008000
22900 +/* Indirect Interrupt.
22901 +#define ICU0_IM0_IMR_SSC0_R_IND 0x00000000 */
22902 +/** Direct Interrupt. */
22903 +#define ICU0_IM0_IMR_SSC0_R_DIR 0x00008000
22904 +/** SSC Transmit Interrupt
22905 +    Type of interrupt. */
22906 +#define ICU0_IM0_IMR_SSC0_T 0x00004000
22907 +/* Indirect Interrupt.
22908 +#define ICU0_IM0_IMR_SSC0_T_IND 0x00000000 */
22909 +/** Direct Interrupt. */
22910 +#define ICU0_IM0_IMR_SSC0_T_DIR 0x00004000
22911 +/** I2C Peripheral Interrupt
22912 +    Type of interrupt. */
22913 +#define ICU0_IM0_IMR_I2C_I2C_P_INT 0x00002000
22914 +/* Indirect Interrupt.
22915 +#define ICU0_IM0_IMR_I2C_I2C_P_INT_IND 0x00000000 */
22916 +/** Direct Interrupt. */
22917 +#define ICU0_IM0_IMR_I2C_I2C_P_INT_DIR 0x00002000
22918 +/** I2C Error Interrupt
22919 +    Type of interrupt. */
22920 +#define ICU0_IM0_IMR_I2C_I2C_ERR_INT 0x00001000
22921 +/* Indirect Interrupt.
22922 +#define ICU0_IM0_IMR_I2C_I2C_ERR_INT_IND 0x00000000 */
22923 +/** Direct Interrupt. */
22924 +#define ICU0_IM0_IMR_I2C_I2C_ERR_INT_DIR 0x00001000
22925 +/** I2C Burst Data Transfer Request
22926 +    Type of interrupt. */
22927 +#define ICU0_IM0_IMR_I2C_BREQ_INT 0x00000800
22928 +/* Indirect Interrupt.
22929 +#define ICU0_IM0_IMR_I2C_BREQ_INT_IND 0x00000000 */
22930 +/** Direct Interrupt. */
22931 +#define ICU0_IM0_IMR_I2C_BREQ_INT_DIR 0x00000800
22932 +/** I2C Last Burst Data Transfer Request
22933 +    Type of interrupt. */
22934 +#define ICU0_IM0_IMR_I2C_LBREQ_INT 0x00000400
22935 +/* Indirect Interrupt.
22936 +#define ICU0_IM0_IMR_I2C_LBREQ_INT_IND 0x00000000 */
22937 +/** Direct Interrupt. */
22938 +#define ICU0_IM0_IMR_I2C_LBREQ_INT_DIR 0x00000400
22939 +/** I2C Single Data Transfer Request
22940 +    Type of interrupt. */
22941 +#define ICU0_IM0_IMR_I2C_SREQ_INT 0x00000200
22942 +/* Indirect Interrupt.
22943 +#define ICU0_IM0_IMR_I2C_SREQ_INT_IND 0x00000000 */
22944 +/** Direct Interrupt. */
22945 +#define ICU0_IM0_IMR_I2C_SREQ_INT_DIR 0x00000200
22946 +/** I2C Last Single Data Transfer Request
22947 +    Type of interrupt. */
22948 +#define ICU0_IM0_IMR_I2C_LSREQ_INT 0x00000100
22949 +/* Indirect Interrupt.
22950 +#define ICU0_IM0_IMR_I2C_LSREQ_INT_IND 0x00000000 */
22951 +/** Direct Interrupt. */
22952 +#define ICU0_IM0_IMR_I2C_LSREQ_INT_DIR 0x00000100
22953 +/** HOST IF Mailbox1 Transmit Interrupt
22954 +    Type of interrupt. */
22955 +#define ICU0_IM0_IMR_HOST_MB1_TIR 0x00000010
22956 +/* Indirect Interrupt.
22957 +#define ICU0_IM0_IMR_HOST_MB1_TIR_IND 0x00000000 */
22958 +/** Direct Interrupt. */
22959 +#define ICU0_IM0_IMR_HOST_MB1_TIR_DIR 0x00000010
22960 +/** HOST IF Mailbox1 Receive Interrupt
22961 +    Type of interrupt. */
22962 +#define ICU0_IM0_IMR_HOST_MB1_RIR 0x00000008
22963 +/* Indirect Interrupt.
22964 +#define ICU0_IM0_IMR_HOST_MB1_RIR_IND 0x00000000 */
22965 +/** Direct Interrupt. */
22966 +#define ICU0_IM0_IMR_HOST_MB1_RIR_DIR 0x00000008
22967 +/** HOST IF Mailbox0 Transmit Interrupt
22968 +    Type of interrupt. */
22969 +#define ICU0_IM0_IMR_HOST_MB0_TIR 0x00000004
22970 +/* Indirect Interrupt.
22971 +#define ICU0_IM0_IMR_HOST_MB0_TIR_IND 0x00000000 */
22972 +/** Direct Interrupt. */
22973 +#define ICU0_IM0_IMR_HOST_MB0_TIR_DIR 0x00000004
22974 +/** HOST IF Mailbox0 Receive Interrupt
22975 +    Type of interrupt. */
22976 +#define ICU0_IM0_IMR_HOST_MB0_RIR 0x00000002
22977 +/* Indirect Interrupt.
22978 +#define ICU0_IM0_IMR_HOST_MB0_RIR_IND 0x00000000 */
22979 +/** Direct Interrupt. */
22980 +#define ICU0_IM0_IMR_HOST_MB0_RIR_DIR 0x00000002
22981 +/** HOST IF Event Interrupt
22982 +    Type of interrupt. */
22983 +#define ICU0_IM0_IMR_HOST_EIR 0x00000001
22984 +/* Indirect Interrupt.
22985 +#define ICU0_IM0_IMR_HOST_EIR_IND 0x00000000 */
22986 +/** Direct Interrupt. */
22987 +#define ICU0_IM0_IMR_HOST_EIR_DIR 0x00000001
22988 +
22989 +/* Fields of "IM1 Interrupt Status Register" */
22990 +/** Crossbar Error Interrupt
22991 +    This bit is an indirect interrupt. */
22992 +#define ICU0_IM1_ISR_XBAR_ERROR 0x80000000
22993 +/* Nothing
22994 +#define ICU0_IM1_ISR_XBAR_ERROR_NULL 0x00000000 */
22995 +/** Write: Acknowledge the interrupt. */
22996 +#define ICU0_IM1_ISR_XBAR_ERROR_INTACK 0x80000000
22997 +/** Read: Interrupt occurred. */
22998 +#define ICU0_IM1_ISR_XBAR_ERROR_INTOCC 0x80000000
22999 +/** DDR Controller Interrupt
23000 +    This bit is an indirect interrupt. */
23001 +#define ICU0_IM1_ISR_DDR 0x40000000
23002 +/* Nothing
23003 +#define ICU0_IM1_ISR_DDR_NULL 0x00000000 */
23004 +/** Write: Acknowledge the interrupt. */
23005 +#define ICU0_IM1_ISR_DDR_INTACK 0x40000000
23006 +/** Read: Interrupt occurred. */
23007 +#define ICU0_IM1_ISR_DDR_INTOCC 0x40000000
23008 +/** FPI Bus Control Unit Interrupt
23009 +    This bit is a direct interrupt. */
23010 +#define ICU0_IM1_ISR_BCU0 0x20000000
23011 +/* Nothing
23012 +#define ICU0_IM1_ISR_BCU0_NULL 0x00000000 */
23013 +/** Write: Acknowledge the interrupt. */
23014 +#define ICU0_IM1_ISR_BCU0_INTACK 0x20000000
23015 +/** Read: Interrupt occurred. */
23016 +#define ICU0_IM1_ISR_BCU0_INTOCC 0x20000000
23017 +/** SBIU interrupt
23018 +    This bit is an indirect interrupt. */
23019 +#define ICU0_IM1_ISR_SBIU0 0x08000000
23020 +/* Nothing
23021 +#define ICU0_IM1_ISR_SBIU0_NULL 0x00000000 */
23022 +/** Write: Acknowledge the interrupt. */
23023 +#define ICU0_IM1_ISR_SBIU0_INTACK 0x08000000
23024 +/** Read: Interrupt occurred. */
23025 +#define ICU0_IM1_ISR_SBIU0_INTOCC 0x08000000
23026 +/** Watchdog Prewarning Interrupt
23027 +    This bit is an indirect interrupt. */
23028 +#define ICU0_IM1_ISR_WDT_PIR 0x02000000
23029 +/* Nothing
23030 +#define ICU0_IM1_ISR_WDT_PIR_NULL 0x00000000 */
23031 +/** Write: Acknowledge the interrupt. */
23032 +#define ICU0_IM1_ISR_WDT_PIR_INTACK 0x02000000
23033 +/** Read: Interrupt occurred. */
23034 +#define ICU0_IM1_ISR_WDT_PIR_INTOCC 0x02000000
23035 +/** Watchdog Access Error Interrupt
23036 +    This bit is an indirect interrupt. */
23037 +#define ICU0_IM1_ISR_WDT_AEIR 0x01000000
23038 +/* Nothing
23039 +#define ICU0_IM1_ISR_WDT_AEIR_NULL 0x00000000 */
23040 +/** Write: Acknowledge the interrupt. */
23041 +#define ICU0_IM1_ISR_WDT_AEIR_INTACK 0x01000000
23042 +/** Read: Interrupt occurred. */
23043 +#define ICU0_IM1_ISR_WDT_AEIR_INTOCC 0x01000000
23044 +/** SYS GPE Interrupt
23045 +    This bit is an indirect interrupt. */
23046 +#define ICU0_IM1_ISR_SYS_GPE 0x00200000
23047 +/* Nothing
23048 +#define ICU0_IM1_ISR_SYS_GPE_NULL 0x00000000 */
23049 +/** Write: Acknowledge the interrupt. */
23050 +#define ICU0_IM1_ISR_SYS_GPE_INTACK 0x00200000
23051 +/** Read: Interrupt occurred. */
23052 +#define ICU0_IM1_ISR_SYS_GPE_INTOCC 0x00200000
23053 +/** SYS1 Interrupt
23054 +    This bit is an indirect interrupt. */
23055 +#define ICU0_IM1_ISR_SYS1 0x00100000
23056 +/* Nothing
23057 +#define ICU0_IM1_ISR_SYS1_NULL 0x00000000 */
23058 +/** Write: Acknowledge the interrupt. */
23059 +#define ICU0_IM1_ISR_SYS1_INTACK 0x00100000
23060 +/** Read: Interrupt occurred. */
23061 +#define ICU0_IM1_ISR_SYS1_INTOCC 0x00100000
23062 +/** PMA Interrupt from IntNode of the RX Clk Domain
23063 +    This bit is an indirect interrupt. */
23064 +#define ICU0_IM1_ISR_PMA_RX 0x00020000
23065 +/* Nothing
23066 +#define ICU0_IM1_ISR_PMA_RX_NULL 0x00000000 */
23067 +/** Write: Acknowledge the interrupt. */
23068 +#define ICU0_IM1_ISR_PMA_RX_INTACK 0x00020000
23069 +/** Read: Interrupt occurred. */
23070 +#define ICU0_IM1_ISR_PMA_RX_INTOCC 0x00020000
23071 +/** PMA Interrupt from IntNode of the TX Clk Domain
23072 +    This bit is an indirect interrupt. */
23073 +#define ICU0_IM1_ISR_PMA_TX 0x00010000
23074 +/* Nothing
23075 +#define ICU0_IM1_ISR_PMA_TX_NULL 0x00000000 */
23076 +/** Write: Acknowledge the interrupt. */
23077 +#define ICU0_IM1_ISR_PMA_TX_INTACK 0x00010000
23078 +/** Read: Interrupt occurred. */
23079 +#define ICU0_IM1_ISR_PMA_TX_INTOCC 0x00010000
23080 +/** PMA Interrupt from IntNode of the 200MHz Domain
23081 +    This bit is an indirect interrupt. */
23082 +#define ICU0_IM1_ISR_PMA_200M 0x00008000
23083 +/* Nothing
23084 +#define ICU0_IM1_ISR_PMA_200M_NULL 0x00000000 */
23085 +/** Write: Acknowledge the interrupt. */
23086 +#define ICU0_IM1_ISR_PMA_200M_INTACK 0x00008000
23087 +/** Read: Interrupt occurred. */
23088 +#define ICU0_IM1_ISR_PMA_200M_INTOCC 0x00008000
23089 +/** Time of Day
23090 +    This bit is an indirect interrupt. */
23091 +#define ICU0_IM1_ISR_TOD 0x00004000
23092 +/* Nothing
23093 +#define ICU0_IM1_ISR_TOD_NULL 0x00000000 */
23094 +/** Write: Acknowledge the interrupt. */
23095 +#define ICU0_IM1_ISR_TOD_INTACK 0x00004000
23096 +/** Read: Interrupt occurred. */
23097 +#define ICU0_IM1_ISR_TOD_INTOCC 0x00004000
23098 +/** 8kHz root interrupt derived from GPON interface
23099 +    This bit is a direct interrupt. */
23100 +#define ICU0_IM1_ISR_FSC_ROOT 0x00002000
23101 +/* Nothing
23102 +#define ICU0_IM1_ISR_FSC_ROOT_NULL 0x00000000 */
23103 +/** Write: Acknowledge the interrupt. */
23104 +#define ICU0_IM1_ISR_FSC_ROOT_INTACK 0x00002000
23105 +/** Read: Interrupt occurred. */
23106 +#define ICU0_IM1_ISR_FSC_ROOT_INTOCC 0x00002000
23107 +/** FSC Timer Interrupt 1
23108 +    Delayed version of FSCROOT. This bit is a direct interrupt. */
23109 +#define ICU0_IM1_ISR_FSCT_CMP1 0x00001000
23110 +/* Nothing
23111 +#define ICU0_IM1_ISR_FSCT_CMP1_NULL 0x00000000 */
23112 +/** Write: Acknowledge the interrupt. */
23113 +#define ICU0_IM1_ISR_FSCT_CMP1_INTACK 0x00001000
23114 +/** Read: Interrupt occurred. */
23115 +#define ICU0_IM1_ISR_FSCT_CMP1_INTOCC 0x00001000
23116 +/** FSC Timer Interrupt 0
23117 +    Delayed version of FSCROOT. This bit is a direct interrupt. */
23118 +#define ICU0_IM1_ISR_FSCT_CMP0 0x00000800
23119 +/* Nothing
23120 +#define ICU0_IM1_ISR_FSCT_CMP0_NULL 0x00000000 */
23121 +/** Write: Acknowledge the interrupt. */
23122 +#define ICU0_IM1_ISR_FSCT_CMP0_INTACK 0x00000800
23123 +/** Read: Interrupt occurred. */
23124 +#define ICU0_IM1_ISR_FSCT_CMP0_INTOCC 0x00000800
23125 +/** 8kHz backup interrupt derived from core-PLL
23126 +    This bit is an indirect interrupt. */
23127 +#define ICU0_IM1_ISR_FSC_BKP 0x00000400
23128 +/* Nothing
23129 +#define ICU0_IM1_ISR_FSC_BKP_NULL 0x00000000 */
23130 +/** Write: Acknowledge the interrupt. */
23131 +#define ICU0_IM1_ISR_FSC_BKP_INTACK 0x00000400
23132 +/** Read: Interrupt occurred. */
23133 +#define ICU0_IM1_ISR_FSC_BKP_INTOCC 0x00000400
23134 +/** External Interrupt from GPIO P4
23135 +    This bit is an indirect interrupt. */
23136 +#define ICU0_IM1_ISR_P4 0x00000100
23137 +/* Nothing
23138 +#define ICU0_IM1_ISR_P4_NULL 0x00000000 */
23139 +/** Write: Acknowledge the interrupt. */
23140 +#define ICU0_IM1_ISR_P4_INTACK 0x00000100
23141 +/** Read: Interrupt occurred. */
23142 +#define ICU0_IM1_ISR_P4_INTOCC 0x00000100
23143 +/** External Interrupt from GPIO P3
23144 +    This bit is an indirect interrupt. */
23145 +#define ICU0_IM1_ISR_P3 0x00000080
23146 +/* Nothing
23147 +#define ICU0_IM1_ISR_P3_NULL 0x00000000 */
23148 +/** Write: Acknowledge the interrupt. */
23149 +#define ICU0_IM1_ISR_P3_INTACK 0x00000080
23150 +/** Read: Interrupt occurred. */
23151 +#define ICU0_IM1_ISR_P3_INTOCC 0x00000080
23152 +/** External Interrupt from GPIO P2
23153 +    This bit is an indirect interrupt. */
23154 +#define ICU0_IM1_ISR_P2 0x00000040
23155 +/* Nothing
23156 +#define ICU0_IM1_ISR_P2_NULL 0x00000000 */
23157 +/** Write: Acknowledge the interrupt. */
23158 +#define ICU0_IM1_ISR_P2_INTACK 0x00000040
23159 +/** Read: Interrupt occurred. */
23160 +#define ICU0_IM1_ISR_P2_INTOCC 0x00000040
23161 +/** External Interrupt from GPIO P1
23162 +    This bit is an indirect interrupt. */
23163 +#define ICU0_IM1_ISR_P1 0x00000020
23164 +/* Nothing
23165 +#define ICU0_IM1_ISR_P1_NULL 0x00000000 */
23166 +/** Write: Acknowledge the interrupt. */
23167 +#define ICU0_IM1_ISR_P1_INTACK 0x00000020
23168 +/** Read: Interrupt occurred. */
23169 +#define ICU0_IM1_ISR_P1_INTOCC 0x00000020
23170 +/** External Interrupt from GPIO P0
23171 +    This bit is an indirect interrupt. */
23172 +#define ICU0_IM1_ISR_P0 0x00000010
23173 +/* Nothing
23174 +#define ICU0_IM1_ISR_P0_NULL 0x00000000 */
23175 +/** Write: Acknowledge the interrupt. */
23176 +#define ICU0_IM1_ISR_P0_INTACK 0x00000010
23177 +/** Read: Interrupt occurred. */
23178 +#define ICU0_IM1_ISR_P0_INTOCC 0x00000010
23179 +/** EBU Serial Flash Busy
23180 +    This bit is an indirect interrupt. */
23181 +#define ICU0_IM1_ISR_EBU_SF_BUSY 0x00000004
23182 +/* Nothing
23183 +#define ICU0_IM1_ISR_EBU_SF_BUSY_NULL 0x00000000 */
23184 +/** Write: Acknowledge the interrupt. */
23185 +#define ICU0_IM1_ISR_EBU_SF_BUSY_INTACK 0x00000004
23186 +/** Read: Interrupt occurred. */
23187 +#define ICU0_IM1_ISR_EBU_SF_BUSY_INTOCC 0x00000004
23188 +/** EBU Serial Flash Command Overwrite Error
23189 +    This bit is an indirect interrupt. */
23190 +#define ICU0_IM1_ISR_EBU_SF_COVERR 0x00000002
23191 +/* Nothing
23192 +#define ICU0_IM1_ISR_EBU_SF_COVERR_NULL 0x00000000 */
23193 +/** Write: Acknowledge the interrupt. */
23194 +#define ICU0_IM1_ISR_EBU_SF_COVERR_INTACK 0x00000002
23195 +/** Read: Interrupt occurred. */
23196 +#define ICU0_IM1_ISR_EBU_SF_COVERR_INTOCC 0x00000002
23197 +/** EBU Serial Flash Command Error
23198 +    This bit is an indirect interrupt. */
23199 +#define ICU0_IM1_ISR_EBU_SF_CMDERR 0x00000001
23200 +/* Nothing
23201 +#define ICU0_IM1_ISR_EBU_SF_CMDERR_NULL 0x00000000 */
23202 +/** Write: Acknowledge the interrupt. */
23203 +#define ICU0_IM1_ISR_EBU_SF_CMDERR_INTACK 0x00000001
23204 +/** Read: Interrupt occurred. */
23205 +#define ICU0_IM1_ISR_EBU_SF_CMDERR_INTOCC 0x00000001
23206 +
23207 +/* Fields of "IM1 Interrupt Enable Register" */
23208 +/** Crossbar Error Interrupt
23209 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23210 +#define ICU0_IM1_IER_XBAR_ERROR 0x80000000
23211 +/* Disable
23212 +#define ICU0_IM1_IER_XBAR_ERROR_DIS 0x00000000 */
23213 +/** Enable */
23214 +#define ICU0_IM1_IER_XBAR_ERROR_EN 0x80000000
23215 +/** DDR Controller Interrupt
23216 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23217 +#define ICU0_IM1_IER_DDR 0x40000000
23218 +/* Disable
23219 +#define ICU0_IM1_IER_DDR_DIS 0x00000000 */
23220 +/** Enable */
23221 +#define ICU0_IM1_IER_DDR_EN 0x40000000
23222 +/** FPI Bus Control Unit Interrupt
23223 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23224 +#define ICU0_IM1_IER_BCU0 0x20000000
23225 +/* Disable
23226 +#define ICU0_IM1_IER_BCU0_DIS 0x00000000 */
23227 +/** Enable */
23228 +#define ICU0_IM1_IER_BCU0_EN 0x20000000
23229 +/** SBIU interrupt
23230 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23231 +#define ICU0_IM1_IER_SBIU0 0x08000000
23232 +/* Disable
23233 +#define ICU0_IM1_IER_SBIU0_DIS 0x00000000 */
23234 +/** Enable */
23235 +#define ICU0_IM1_IER_SBIU0_EN 0x08000000
23236 +/** Watchdog Prewarning Interrupt
23237 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23238 +#define ICU0_IM1_IER_WDT_PIR 0x02000000
23239 +/* Disable
23240 +#define ICU0_IM1_IER_WDT_PIR_DIS 0x00000000 */
23241 +/** Enable */
23242 +#define ICU0_IM1_IER_WDT_PIR_EN 0x02000000
23243 +/** Watchdog Access Error Interrupt
23244 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23245 +#define ICU0_IM1_IER_WDT_AEIR 0x01000000
23246 +/* Disable
23247 +#define ICU0_IM1_IER_WDT_AEIR_DIS 0x00000000 */
23248 +/** Enable */
23249 +#define ICU0_IM1_IER_WDT_AEIR_EN 0x01000000
23250 +/** SYS GPE Interrupt
23251 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23252 +#define ICU0_IM1_IER_SYS_GPE 0x00200000
23253 +/* Disable
23254 +#define ICU0_IM1_IER_SYS_GPE_DIS 0x00000000 */
23255 +/** Enable */
23256 +#define ICU0_IM1_IER_SYS_GPE_EN 0x00200000
23257 +/** SYS1 Interrupt
23258 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23259 +#define ICU0_IM1_IER_SYS1 0x00100000
23260 +/* Disable
23261 +#define ICU0_IM1_IER_SYS1_DIS 0x00000000 */
23262 +/** Enable */
23263 +#define ICU0_IM1_IER_SYS1_EN 0x00100000
23264 +/** PMA Interrupt from IntNode of the RX Clk Domain
23265 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23266 +#define ICU0_IM1_IER_PMA_RX 0x00020000
23267 +/* Disable
23268 +#define ICU0_IM1_IER_PMA_RX_DIS 0x00000000 */
23269 +/** Enable */
23270 +#define ICU0_IM1_IER_PMA_RX_EN 0x00020000
23271 +/** PMA Interrupt from IntNode of the TX Clk Domain
23272 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23273 +#define ICU0_IM1_IER_PMA_TX 0x00010000
23274 +/* Disable
23275 +#define ICU0_IM1_IER_PMA_TX_DIS 0x00000000 */
23276 +/** Enable */
23277 +#define ICU0_IM1_IER_PMA_TX_EN 0x00010000
23278 +/** PMA Interrupt from IntNode of the 200MHz Domain
23279 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23280 +#define ICU0_IM1_IER_PMA_200M 0x00008000
23281 +/* Disable
23282 +#define ICU0_IM1_IER_PMA_200M_DIS 0x00000000 */
23283 +/** Enable */
23284 +#define ICU0_IM1_IER_PMA_200M_EN 0x00008000
23285 +/** Time of Day
23286 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23287 +#define ICU0_IM1_IER_TOD 0x00004000
23288 +/* Disable
23289 +#define ICU0_IM1_IER_TOD_DIS 0x00000000 */
23290 +/** Enable */
23291 +#define ICU0_IM1_IER_TOD_EN 0x00004000
23292 +/** 8kHz root interrupt derived from GPON interface
23293 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23294 +#define ICU0_IM1_IER_FSC_ROOT 0x00002000
23295 +/* Disable
23296 +#define ICU0_IM1_IER_FSC_ROOT_DIS 0x00000000 */
23297 +/** Enable */
23298 +#define ICU0_IM1_IER_FSC_ROOT_EN 0x00002000
23299 +/** FSC Timer Interrupt 1
23300 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23301 +#define ICU0_IM1_IER_FSCT_CMP1 0x00001000
23302 +/* Disable
23303 +#define ICU0_IM1_IER_FSCT_CMP1_DIS 0x00000000 */
23304 +/** Enable */
23305 +#define ICU0_IM1_IER_FSCT_CMP1_EN 0x00001000
23306 +/** FSC Timer Interrupt 0
23307 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23308 +#define ICU0_IM1_IER_FSCT_CMP0 0x00000800
23309 +/* Disable
23310 +#define ICU0_IM1_IER_FSCT_CMP0_DIS 0x00000000 */
23311 +/** Enable */
23312 +#define ICU0_IM1_IER_FSCT_CMP0_EN 0x00000800
23313 +/** 8kHz backup interrupt derived from core-PLL
23314 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23315 +#define ICU0_IM1_IER_FSC_BKP 0x00000400
23316 +/* Disable
23317 +#define ICU0_IM1_IER_FSC_BKP_DIS 0x00000000 */
23318 +/** Enable */
23319 +#define ICU0_IM1_IER_FSC_BKP_EN 0x00000400
23320 +/** External Interrupt from GPIO P4
23321 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23322 +#define ICU0_IM1_IER_P4 0x00000100
23323 +/* Disable
23324 +#define ICU0_IM1_IER_P4_DIS 0x00000000 */
23325 +/** Enable */
23326 +#define ICU0_IM1_IER_P4_EN 0x00000100
23327 +/** External Interrupt from GPIO P3
23328 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23329 +#define ICU0_IM1_IER_P3 0x00000080
23330 +/* Disable
23331 +#define ICU0_IM1_IER_P3_DIS 0x00000000 */
23332 +/** Enable */
23333 +#define ICU0_IM1_IER_P3_EN 0x00000080
23334 +/** External Interrupt from GPIO P2
23335 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23336 +#define ICU0_IM1_IER_P2 0x00000040
23337 +/* Disable
23338 +#define ICU0_IM1_IER_P2_DIS 0x00000000 */
23339 +/** Enable */
23340 +#define ICU0_IM1_IER_P2_EN 0x00000040
23341 +/** External Interrupt from GPIO P1
23342 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23343 +#define ICU0_IM1_IER_P1 0x00000020
23344 +/* Disable
23345 +#define ICU0_IM1_IER_P1_DIS 0x00000000 */
23346 +/** Enable */
23347 +#define ICU0_IM1_IER_P1_EN 0x00000020
23348 +/** External Interrupt from GPIO P0
23349 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23350 +#define ICU0_IM1_IER_P0 0x00000010
23351 +/* Disable
23352 +#define ICU0_IM1_IER_P0_DIS 0x00000000 */
23353 +/** Enable */
23354 +#define ICU0_IM1_IER_P0_EN 0x00000010
23355 +/** EBU Serial Flash Busy
23356 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23357 +#define ICU0_IM1_IER_EBU_SF_BUSY 0x00000004
23358 +/* Disable
23359 +#define ICU0_IM1_IER_EBU_SF_BUSY_DIS 0x00000000 */
23360 +/** Enable */
23361 +#define ICU0_IM1_IER_EBU_SF_BUSY_EN 0x00000004
23362 +/** EBU Serial Flash Command Overwrite Error
23363 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23364 +#define ICU0_IM1_IER_EBU_SF_COVERR 0x00000002
23365 +/* Disable
23366 +#define ICU0_IM1_IER_EBU_SF_COVERR_DIS 0x00000000 */
23367 +/** Enable */
23368 +#define ICU0_IM1_IER_EBU_SF_COVERR_EN 0x00000002
23369 +/** EBU Serial Flash Command Error
23370 +    Interrupt enable bit for the corresponding bit in the IM1_ISR register. */
23371 +#define ICU0_IM1_IER_EBU_SF_CMDERR 0x00000001
23372 +/* Disable
23373 +#define ICU0_IM1_IER_EBU_SF_CMDERR_DIS 0x00000000 */
23374 +/** Enable */
23375 +#define ICU0_IM1_IER_EBU_SF_CMDERR_EN 0x00000001
23376 +
23377 +/* Fields of "IM1 Interrupt Output Status Register" */
23378 +/** Crossbar Error Interrupt
23379 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23380 +#define ICU0_IM1_IOSR_XBAR_ERROR 0x80000000
23381 +/* Nothing
23382 +#define ICU0_IM1_IOSR_XBAR_ERROR_NULL 0x00000000 */
23383 +/** Read: Interrupt occurred. */
23384 +#define ICU0_IM1_IOSR_XBAR_ERROR_INTOCC 0x80000000
23385 +/** DDR Controller Interrupt
23386 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23387 +#define ICU0_IM1_IOSR_DDR 0x40000000
23388 +/* Nothing
23389 +#define ICU0_IM1_IOSR_DDR_NULL 0x00000000 */
23390 +/** Read: Interrupt occurred. */
23391 +#define ICU0_IM1_IOSR_DDR_INTOCC 0x40000000
23392 +/** FPI Bus Control Unit Interrupt
23393 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23394 +#define ICU0_IM1_IOSR_BCU0 0x20000000
23395 +/* Nothing
23396 +#define ICU0_IM1_IOSR_BCU0_NULL 0x00000000 */
23397 +/** Read: Interrupt occurred. */
23398 +#define ICU0_IM1_IOSR_BCU0_INTOCC 0x20000000
23399 +/** SBIU interrupt
23400 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23401 +#define ICU0_IM1_IOSR_SBIU0 0x08000000
23402 +/* Nothing
23403 +#define ICU0_IM1_IOSR_SBIU0_NULL 0x00000000 */
23404 +/** Read: Interrupt occurred. */
23405 +#define ICU0_IM1_IOSR_SBIU0_INTOCC 0x08000000
23406 +/** Watchdog Prewarning Interrupt
23407 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23408 +#define ICU0_IM1_IOSR_WDT_PIR 0x02000000
23409 +/* Nothing
23410 +#define ICU0_IM1_IOSR_WDT_PIR_NULL 0x00000000 */
23411 +/** Read: Interrupt occurred. */
23412 +#define ICU0_IM1_IOSR_WDT_PIR_INTOCC 0x02000000
23413 +/** Watchdog Access Error Interrupt
23414 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23415 +#define ICU0_IM1_IOSR_WDT_AEIR 0x01000000
23416 +/* Nothing
23417 +#define ICU0_IM1_IOSR_WDT_AEIR_NULL 0x00000000 */
23418 +/** Read: Interrupt occurred. */
23419 +#define ICU0_IM1_IOSR_WDT_AEIR_INTOCC 0x01000000
23420 +/** SYS GPE Interrupt
23421 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23422 +#define ICU0_IM1_IOSR_SYS_GPE 0x00200000
23423 +/* Nothing
23424 +#define ICU0_IM1_IOSR_SYS_GPE_NULL 0x00000000 */
23425 +/** Read: Interrupt occurred. */
23426 +#define ICU0_IM1_IOSR_SYS_GPE_INTOCC 0x00200000
23427 +/** SYS1 Interrupt
23428 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23429 +#define ICU0_IM1_IOSR_SYS1 0x00100000
23430 +/* Nothing
23431 +#define ICU0_IM1_IOSR_SYS1_NULL 0x00000000 */
23432 +/** Read: Interrupt occurred. */
23433 +#define ICU0_IM1_IOSR_SYS1_INTOCC 0x00100000
23434 +/** PMA Interrupt from IntNode of the RX Clk Domain
23435 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23436 +#define ICU0_IM1_IOSR_PMA_RX 0x00020000
23437 +/* Nothing
23438 +#define ICU0_IM1_IOSR_PMA_RX_NULL 0x00000000 */
23439 +/** Read: Interrupt occurred. */
23440 +#define ICU0_IM1_IOSR_PMA_RX_INTOCC 0x00020000
23441 +/** PMA Interrupt from IntNode of the TX Clk Domain
23442 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23443 +#define ICU0_IM1_IOSR_PMA_TX 0x00010000
23444 +/* Nothing
23445 +#define ICU0_IM1_IOSR_PMA_TX_NULL 0x00000000 */
23446 +/** Read: Interrupt occurred. */
23447 +#define ICU0_IM1_IOSR_PMA_TX_INTOCC 0x00010000
23448 +/** PMA Interrupt from IntNode of the 200MHz Domain
23449 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23450 +#define ICU0_IM1_IOSR_PMA_200M 0x00008000
23451 +/* Nothing
23452 +#define ICU0_IM1_IOSR_PMA_200M_NULL 0x00000000 */
23453 +/** Read: Interrupt occurred. */
23454 +#define ICU0_IM1_IOSR_PMA_200M_INTOCC 0x00008000
23455 +/** Time of Day
23456 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23457 +#define ICU0_IM1_IOSR_TOD 0x00004000
23458 +/* Nothing
23459 +#define ICU0_IM1_IOSR_TOD_NULL 0x00000000 */
23460 +/** Read: Interrupt occurred. */
23461 +#define ICU0_IM1_IOSR_TOD_INTOCC 0x00004000
23462 +/** 8kHz root interrupt derived from GPON interface
23463 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23464 +#define ICU0_IM1_IOSR_FSC_ROOT 0x00002000
23465 +/* Nothing
23466 +#define ICU0_IM1_IOSR_FSC_ROOT_NULL 0x00000000 */
23467 +/** Read: Interrupt occurred. */
23468 +#define ICU0_IM1_IOSR_FSC_ROOT_INTOCC 0x00002000
23469 +/** FSC Timer Interrupt 1
23470 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23471 +#define ICU0_IM1_IOSR_FSCT_CMP1 0x00001000
23472 +/* Nothing
23473 +#define ICU0_IM1_IOSR_FSCT_CMP1_NULL 0x00000000 */
23474 +/** Read: Interrupt occurred. */
23475 +#define ICU0_IM1_IOSR_FSCT_CMP1_INTOCC 0x00001000
23476 +/** FSC Timer Interrupt 0
23477 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23478 +#define ICU0_IM1_IOSR_FSCT_CMP0 0x00000800
23479 +/* Nothing
23480 +#define ICU0_IM1_IOSR_FSCT_CMP0_NULL 0x00000000 */
23481 +/** Read: Interrupt occurred. */
23482 +#define ICU0_IM1_IOSR_FSCT_CMP0_INTOCC 0x00000800
23483 +/** 8kHz backup interrupt derived from core-PLL
23484 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23485 +#define ICU0_IM1_IOSR_FSC_BKP 0x00000400
23486 +/* Nothing
23487 +#define ICU0_IM1_IOSR_FSC_BKP_NULL 0x00000000 */
23488 +/** Read: Interrupt occurred. */
23489 +#define ICU0_IM1_IOSR_FSC_BKP_INTOCC 0x00000400
23490 +/** External Interrupt from GPIO P4
23491 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23492 +#define ICU0_IM1_IOSR_P4 0x00000100
23493 +/* Nothing
23494 +#define ICU0_IM1_IOSR_P4_NULL 0x00000000 */
23495 +/** Read: Interrupt occurred. */
23496 +#define ICU0_IM1_IOSR_P4_INTOCC 0x00000100
23497 +/** External Interrupt from GPIO P3
23498 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23499 +#define ICU0_IM1_IOSR_P3 0x00000080
23500 +/* Nothing
23501 +#define ICU0_IM1_IOSR_P3_NULL 0x00000000 */
23502 +/** Read: Interrupt occurred. */
23503 +#define ICU0_IM1_IOSR_P3_INTOCC 0x00000080
23504 +/** External Interrupt from GPIO P2
23505 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23506 +#define ICU0_IM1_IOSR_P2 0x00000040
23507 +/* Nothing
23508 +#define ICU0_IM1_IOSR_P2_NULL 0x00000000 */
23509 +/** Read: Interrupt occurred. */
23510 +#define ICU0_IM1_IOSR_P2_INTOCC 0x00000040
23511 +/** External Interrupt from GPIO P1
23512 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23513 +#define ICU0_IM1_IOSR_P1 0x00000020
23514 +/* Nothing
23515 +#define ICU0_IM1_IOSR_P1_NULL 0x00000000 */
23516 +/** Read: Interrupt occurred. */
23517 +#define ICU0_IM1_IOSR_P1_INTOCC 0x00000020
23518 +/** External Interrupt from GPIO P0
23519 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23520 +#define ICU0_IM1_IOSR_P0 0x00000010
23521 +/* Nothing
23522 +#define ICU0_IM1_IOSR_P0_NULL 0x00000000 */
23523 +/** Read: Interrupt occurred. */
23524 +#define ICU0_IM1_IOSR_P0_INTOCC 0x00000010
23525 +/** EBU Serial Flash Busy
23526 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23527 +#define ICU0_IM1_IOSR_EBU_SF_BUSY 0x00000004
23528 +/* Nothing
23529 +#define ICU0_IM1_IOSR_EBU_SF_BUSY_NULL 0x00000000 */
23530 +/** Read: Interrupt occurred. */
23531 +#define ICU0_IM1_IOSR_EBU_SF_BUSY_INTOCC 0x00000004
23532 +/** EBU Serial Flash Command Overwrite Error
23533 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23534 +#define ICU0_IM1_IOSR_EBU_SF_COVERR 0x00000002
23535 +/* Nothing
23536 +#define ICU0_IM1_IOSR_EBU_SF_COVERR_NULL 0x00000000 */
23537 +/** Read: Interrupt occurred. */
23538 +#define ICU0_IM1_IOSR_EBU_SF_COVERR_INTOCC 0x00000002
23539 +/** EBU Serial Flash Command Error
23540 +    Masked interrupt bit for the corresponding bit in the IM1_ISR register. */
23541 +#define ICU0_IM1_IOSR_EBU_SF_CMDERR 0x00000001
23542 +/* Nothing
23543 +#define ICU0_IM1_IOSR_EBU_SF_CMDERR_NULL 0x00000000 */
23544 +/** Read: Interrupt occurred. */
23545 +#define ICU0_IM1_IOSR_EBU_SF_CMDERR_INTOCC 0x00000001
23546 +
23547 +/* Fields of "IM1 Interrupt Request Set Register" */
23548 +/** Crossbar Error Interrupt
23549 +    Software control for the corresponding bit in the IM1_ISR register. */
23550 +#define ICU0_IM1_IRSR_XBAR_ERROR 0x80000000
23551 +/** DDR Controller Interrupt
23552 +    Software control for the corresponding bit in the IM1_ISR register. */
23553 +#define ICU0_IM1_IRSR_DDR 0x40000000
23554 +/** FPI Bus Control Unit Interrupt
23555 +    Software control for the corresponding bit in the IM1_ISR register. */
23556 +#define ICU0_IM1_IRSR_BCU0 0x20000000
23557 +/** SBIU interrupt
23558 +    Software control for the corresponding bit in the IM1_ISR register. */
23559 +#define ICU0_IM1_IRSR_SBIU0 0x08000000
23560 +/** Watchdog Prewarning Interrupt
23561 +    Software control for the corresponding bit in the IM1_ISR register. */
23562 +#define ICU0_IM1_IRSR_WDT_PIR 0x02000000
23563 +/** Watchdog Access Error Interrupt
23564 +    Software control for the corresponding bit in the IM1_ISR register. */
23565 +#define ICU0_IM1_IRSR_WDT_AEIR 0x01000000
23566 +/** SYS GPE Interrupt
23567 +    Software control for the corresponding bit in the IM1_ISR register. */
23568 +#define ICU0_IM1_IRSR_SYS_GPE 0x00200000
23569 +/** SYS1 Interrupt
23570 +    Software control for the corresponding bit in the IM1_ISR register. */
23571 +#define ICU0_IM1_IRSR_SYS1 0x00100000
23572 +/** PMA Interrupt from IntNode of the RX Clk Domain
23573 +    Software control for the corresponding bit in the IM1_ISR register. */
23574 +#define ICU0_IM1_IRSR_PMA_RX 0x00020000
23575 +/** PMA Interrupt from IntNode of the TX Clk Domain
23576 +    Software control for the corresponding bit in the IM1_ISR register. */
23577 +#define ICU0_IM1_IRSR_PMA_TX 0x00010000
23578 +/** PMA Interrupt from IntNode of the 200MHz Domain
23579 +    Software control for the corresponding bit in the IM1_ISR register. */
23580 +#define ICU0_IM1_IRSR_PMA_200M 0x00008000
23581 +/** Time of Day
23582 +    Software control for the corresponding bit in the IM1_ISR register. */
23583 +#define ICU0_IM1_IRSR_TOD 0x00004000
23584 +/** 8kHz root interrupt derived from GPON interface
23585 +    Software control for the corresponding bit in the IM1_ISR register. */
23586 +#define ICU0_IM1_IRSR_FSC_ROOT 0x00002000
23587 +/** FSC Timer Interrupt 1
23588 +    Software control for the corresponding bit in the IM1_ISR register. */
23589 +#define ICU0_IM1_IRSR_FSCT_CMP1 0x00001000
23590 +/** FSC Timer Interrupt 0
23591 +    Software control for the corresponding bit in the IM1_ISR register. */
23592 +#define ICU0_IM1_IRSR_FSCT_CMP0 0x00000800
23593 +/** 8kHz backup interrupt derived from core-PLL
23594 +    Software control for the corresponding bit in the IM1_ISR register. */
23595 +#define ICU0_IM1_IRSR_FSC_BKP 0x00000400
23596 +/** External Interrupt from GPIO P4
23597 +    Software control for the corresponding bit in the IM1_ISR register. */
23598 +#define ICU0_IM1_IRSR_P4 0x00000100
23599 +/** External Interrupt from GPIO P3
23600 +    Software control for the corresponding bit in the IM1_ISR register. */
23601 +#define ICU0_IM1_IRSR_P3 0x00000080
23602 +/** External Interrupt from GPIO P2
23603 +    Software control for the corresponding bit in the IM1_ISR register. */
23604 +#define ICU0_IM1_IRSR_P2 0x00000040
23605 +/** External Interrupt from GPIO P1
23606 +    Software control for the corresponding bit in the IM1_ISR register. */
23607 +#define ICU0_IM1_IRSR_P1 0x00000020
23608 +/** External Interrupt from GPIO P0
23609 +    Software control for the corresponding bit in the IM1_ISR register. */
23610 +#define ICU0_IM1_IRSR_P0 0x00000010
23611 +/** EBU Serial Flash Busy
23612 +    Software control for the corresponding bit in the IM1_ISR register. */
23613 +#define ICU0_IM1_IRSR_EBU_SF_BUSY 0x00000004
23614 +/** EBU Serial Flash Command Overwrite Error
23615 +    Software control for the corresponding bit in the IM1_ISR register. */
23616 +#define ICU0_IM1_IRSR_EBU_SF_COVERR 0x00000002
23617 +/** EBU Serial Flash Command Error
23618 +    Software control for the corresponding bit in the IM1_ISR register. */
23619 +#define ICU0_IM1_IRSR_EBU_SF_CMDERR 0x00000001
23620 +
23621 +/* Fields of "IM1 Interrupt Mode Register" */
23622 +/** Crossbar Error Interrupt
23623 +    Type of interrupt. */
23624 +#define ICU0_IM1_IMR_XBAR_ERROR 0x80000000
23625 +/* Indirect Interrupt.
23626 +#define ICU0_IM1_IMR_XBAR_ERROR_IND 0x00000000 */
23627 +/** Direct Interrupt. */
23628 +#define ICU0_IM1_IMR_XBAR_ERROR_DIR 0x80000000
23629 +/** DDR Controller Interrupt
23630 +    Type of interrupt. */
23631 +#define ICU0_IM1_IMR_DDR 0x40000000
23632 +/* Indirect Interrupt.
23633 +#define ICU0_IM1_IMR_DDR_IND 0x00000000 */
23634 +/** Direct Interrupt. */
23635 +#define ICU0_IM1_IMR_DDR_DIR 0x40000000
23636 +/** FPI Bus Control Unit Interrupt
23637 +    Type of interrupt. */
23638 +#define ICU0_IM1_IMR_BCU0 0x20000000
23639 +/* Indirect Interrupt.
23640 +#define ICU0_IM1_IMR_BCU0_IND 0x00000000 */
23641 +/** Direct Interrupt. */
23642 +#define ICU0_IM1_IMR_BCU0_DIR 0x20000000
23643 +/** SBIU interrupt
23644 +    Type of interrupt. */
23645 +#define ICU0_IM1_IMR_SBIU0 0x08000000
23646 +/* Indirect Interrupt.
23647 +#define ICU0_IM1_IMR_SBIU0_IND 0x00000000 */
23648 +/** Direct Interrupt. */
23649 +#define ICU0_IM1_IMR_SBIU0_DIR 0x08000000
23650 +/** Watchdog Prewarning Interrupt
23651 +    Type of interrupt. */
23652 +#define ICU0_IM1_IMR_WDT_PIR 0x02000000
23653 +/* Indirect Interrupt.
23654 +#define ICU0_IM1_IMR_WDT_PIR_IND 0x00000000 */
23655 +/** Direct Interrupt. */
23656 +#define ICU0_IM1_IMR_WDT_PIR_DIR 0x02000000
23657 +/** Watchdog Access Error Interrupt
23658 +    Type of interrupt. */
23659 +#define ICU0_IM1_IMR_WDT_AEIR 0x01000000
23660 +/* Indirect Interrupt.
23661 +#define ICU0_IM1_IMR_WDT_AEIR_IND 0x00000000 */
23662 +/** Direct Interrupt. */
23663 +#define ICU0_IM1_IMR_WDT_AEIR_DIR 0x01000000
23664 +/** SYS GPE Interrupt
23665 +    Type of interrupt. */
23666 +#define ICU0_IM1_IMR_SYS_GPE 0x00200000
23667 +/* Indirect Interrupt.
23668 +#define ICU0_IM1_IMR_SYS_GPE_IND 0x00000000 */
23669 +/** Direct Interrupt. */
23670 +#define ICU0_IM1_IMR_SYS_GPE_DIR 0x00200000
23671 +/** SYS1 Interrupt
23672 +    Type of interrupt. */
23673 +#define ICU0_IM1_IMR_SYS1 0x00100000
23674 +/* Indirect Interrupt.
23675 +#define ICU0_IM1_IMR_SYS1_IND 0x00000000 */
23676 +/** Direct Interrupt. */
23677 +#define ICU0_IM1_IMR_SYS1_DIR 0x00100000
23678 +/** PMA Interrupt from IntNode of the RX Clk Domain
23679 +    Type of interrupt. */
23680 +#define ICU0_IM1_IMR_PMA_RX 0x00020000
23681 +/* Indirect Interrupt.
23682 +#define ICU0_IM1_IMR_PMA_RX_IND 0x00000000 */
23683 +/** Direct Interrupt. */
23684 +#define ICU0_IM1_IMR_PMA_RX_DIR 0x00020000
23685 +/** PMA Interrupt from IntNode of the TX Clk Domain
23686 +    Type of interrupt. */
23687 +#define ICU0_IM1_IMR_PMA_TX 0x00010000
23688 +/* Indirect Interrupt.
23689 +#define ICU0_IM1_IMR_PMA_TX_IND 0x00000000 */
23690 +/** Direct Interrupt. */
23691 +#define ICU0_IM1_IMR_PMA_TX_DIR 0x00010000
23692 +/** PMA Interrupt from IntNode of the 200MHz Domain
23693 +    Type of interrupt. */
23694 +#define ICU0_IM1_IMR_PMA_200M 0x00008000
23695 +/* Indirect Interrupt.
23696 +#define ICU0_IM1_IMR_PMA_200M_IND 0x00000000 */
23697 +/** Direct Interrupt. */
23698 +#define ICU0_IM1_IMR_PMA_200M_DIR 0x00008000
23699 +/** Time of Day
23700 +    Type of interrupt. */
23701 +#define ICU0_IM1_IMR_TOD 0x00004000
23702 +/* Indirect Interrupt.
23703 +#define ICU0_IM1_IMR_TOD_IND 0x00000000 */
23704 +/** Direct Interrupt. */
23705 +#define ICU0_IM1_IMR_TOD_DIR 0x00004000
23706 +/** 8kHz root interrupt derived from GPON interface
23707 +    Type of interrupt. */
23708 +#define ICU0_IM1_IMR_FSC_ROOT 0x00002000
23709 +/* Indirect Interrupt.
23710 +#define ICU0_IM1_IMR_FSC_ROOT_IND 0x00000000 */
23711 +/** Direct Interrupt. */
23712 +#define ICU0_IM1_IMR_FSC_ROOT_DIR 0x00002000
23713 +/** FSC Timer Interrupt 1
23714 +    Type of interrupt. */
23715 +#define ICU0_IM1_IMR_FSCT_CMP1 0x00001000
23716 +/* Indirect Interrupt.
23717 +#define ICU0_IM1_IMR_FSCT_CMP1_IND 0x00000000 */
23718 +/** Direct Interrupt. */
23719 +#define ICU0_IM1_IMR_FSCT_CMP1_DIR 0x00001000
23720 +/** FSC Timer Interrupt 0
23721 +    Type of interrupt. */
23722 +#define ICU0_IM1_IMR_FSCT_CMP0 0x00000800
23723 +/* Indirect Interrupt.
23724 +#define ICU0_IM1_IMR_FSCT_CMP0_IND 0x00000000 */
23725 +/** Direct Interrupt. */
23726 +#define ICU0_IM1_IMR_FSCT_CMP0_DIR 0x00000800
23727 +/** 8kHz backup interrupt derived from core-PLL
23728 +    Type of interrupt. */
23729 +#define ICU0_IM1_IMR_FSC_BKP 0x00000400
23730 +/* Indirect Interrupt.
23731 +#define ICU0_IM1_IMR_FSC_BKP_IND 0x00000000 */
23732 +/** Direct Interrupt. */
23733 +#define ICU0_IM1_IMR_FSC_BKP_DIR 0x00000400
23734 +/** External Interrupt from GPIO P4
23735 +    Type of interrupt. */
23736 +#define ICU0_IM1_IMR_P4 0x00000100
23737 +/* Indirect Interrupt.
23738 +#define ICU0_IM1_IMR_P4_IND 0x00000000 */
23739 +/** Direct Interrupt. */
23740 +#define ICU0_IM1_IMR_P4_DIR 0x00000100
23741 +/** External Interrupt from GPIO P3
23742 +    Type of interrupt. */
23743 +#define ICU0_IM1_IMR_P3 0x00000080
23744 +/* Indirect Interrupt.
23745 +#define ICU0_IM1_IMR_P3_IND 0x00000000 */
23746 +/** Direct Interrupt. */
23747 +#define ICU0_IM1_IMR_P3_DIR 0x00000080
23748 +/** External Interrupt from GPIO P2
23749 +    Type of interrupt. */
23750 +#define ICU0_IM1_IMR_P2 0x00000040
23751 +/* Indirect Interrupt.
23752 +#define ICU0_IM1_IMR_P2_IND 0x00000000 */
23753 +/** Direct Interrupt. */
23754 +#define ICU0_IM1_IMR_P2_DIR 0x00000040
23755 +/** External Interrupt from GPIO P1
23756 +    Type of interrupt. */
23757 +#define ICU0_IM1_IMR_P1 0x00000020
23758 +/* Indirect Interrupt.
23759 +#define ICU0_IM1_IMR_P1_IND 0x00000000 */
23760 +/** Direct Interrupt. */
23761 +#define ICU0_IM1_IMR_P1_DIR 0x00000020
23762 +/** External Interrupt from GPIO P0
23763 +    Type of interrupt. */
23764 +#define ICU0_IM1_IMR_P0 0x00000010
23765 +/* Indirect Interrupt.
23766 +#define ICU0_IM1_IMR_P0_IND 0x00000000 */
23767 +/** Direct Interrupt. */
23768 +#define ICU0_IM1_IMR_P0_DIR 0x00000010
23769 +/** EBU Serial Flash Busy
23770 +    Type of interrupt. */
23771 +#define ICU0_IM1_IMR_EBU_SF_BUSY 0x00000004
23772 +/* Indirect Interrupt.
23773 +#define ICU0_IM1_IMR_EBU_SF_BUSY_IND 0x00000000 */
23774 +/** Direct Interrupt. */
23775 +#define ICU0_IM1_IMR_EBU_SF_BUSY_DIR 0x00000004
23776 +/** EBU Serial Flash Command Overwrite Error
23777 +    Type of interrupt. */
23778 +#define ICU0_IM1_IMR_EBU_SF_COVERR 0x00000002
23779 +/* Indirect Interrupt.
23780 +#define ICU0_IM1_IMR_EBU_SF_COVERR_IND 0x00000000 */
23781 +/** Direct Interrupt. */
23782 +#define ICU0_IM1_IMR_EBU_SF_COVERR_DIR 0x00000002
23783 +/** EBU Serial Flash Command Error
23784 +    Type of interrupt. */
23785 +#define ICU0_IM1_IMR_EBU_SF_CMDERR 0x00000001
23786 +/* Indirect Interrupt.
23787 +#define ICU0_IM1_IMR_EBU_SF_CMDERR_IND 0x00000000 */
23788 +/** Direct Interrupt. */
23789 +#define ICU0_IM1_IMR_EBU_SF_CMDERR_DIR 0x00000001
23790 +
23791 +/* Fields of "IM2 Interrupt Status Register" */
23792 +/** EIM Interrupt
23793 +    This bit is an indirect interrupt. */
23794 +#define ICU0_IM2_ISR_EIM 0x80000000
23795 +/* Nothing
23796 +#define ICU0_IM2_ISR_EIM_NULL 0x00000000 */
23797 +/** Write: Acknowledge the interrupt. */
23798 +#define ICU0_IM2_ISR_EIM_INTACK 0x80000000
23799 +/** Read: Interrupt occurred. */
23800 +#define ICU0_IM2_ISR_EIM_INTOCC 0x80000000
23801 +/** GTC Upstream Interrupt
23802 +    This bit is an indirect interrupt. */
23803 +#define ICU0_IM2_ISR_GTC_US 0x40000000
23804 +/* Nothing
23805 +#define ICU0_IM2_ISR_GTC_US_NULL 0x00000000 */
23806 +/** Write: Acknowledge the interrupt. */
23807 +#define ICU0_IM2_ISR_GTC_US_INTACK 0x40000000
23808 +/** Read: Interrupt occurred. */
23809 +#define ICU0_IM2_ISR_GTC_US_INTOCC 0x40000000
23810 +/** GTC Downstream Interrupt
23811 +    This bit is an indirect interrupt. */
23812 +#define ICU0_IM2_ISR_GTC_DS 0x20000000
23813 +/* Nothing
23814 +#define ICU0_IM2_ISR_GTC_DS_NULL 0x00000000 */
23815 +/** Write: Acknowledge the interrupt. */
23816 +#define ICU0_IM2_ISR_GTC_DS_INTACK 0x20000000
23817 +/** Read: Interrupt occurred. */
23818 +#define ICU0_IM2_ISR_GTC_DS_INTOCC 0x20000000
23819 +/** TBM Interrupt
23820 +    This bit is an indirect interrupt. */
23821 +#define ICU0_IM2_ISR_TBM 0x00400000
23822 +/* Nothing
23823 +#define ICU0_IM2_ISR_TBM_NULL 0x00000000 */
23824 +/** Write: Acknowledge the interrupt. */
23825 +#define ICU0_IM2_ISR_TBM_INTACK 0x00400000
23826 +/** Read: Interrupt occurred. */
23827 +#define ICU0_IM2_ISR_TBM_INTOCC 0x00400000
23828 +/** Dispatcher Interrupt
23829 +    This bit is an indirect interrupt. */
23830 +#define ICU0_IM2_ISR_DISP 0x00200000
23831 +/* Nothing
23832 +#define ICU0_IM2_ISR_DISP_NULL 0x00000000 */
23833 +/** Write: Acknowledge the interrupt. */
23834 +#define ICU0_IM2_ISR_DISP_INTACK 0x00200000
23835 +/** Read: Interrupt occurred. */
23836 +#define ICU0_IM2_ISR_DISP_INTOCC 0x00200000
23837 +/** CONFIG Interrupt
23838 +    This bit is an indirect interrupt. */
23839 +#define ICU0_IM2_ISR_CONFIG 0x00100000
23840 +/* Nothing
23841 +#define ICU0_IM2_ISR_CONFIG_NULL 0x00000000 */
23842 +/** Write: Acknowledge the interrupt. */
23843 +#define ICU0_IM2_ISR_CONFIG_INTACK 0x00100000
23844 +/** Read: Interrupt occurred. */
23845 +#define ICU0_IM2_ISR_CONFIG_INTOCC 0x00100000
23846 +/** CONFIG Break Interrupt
23847 +    This bit is an indirect interrupt. */
23848 +#define ICU0_IM2_ISR_CONFIG_BREAK 0x00080000
23849 +/* Nothing
23850 +#define ICU0_IM2_ISR_CONFIG_BREAK_NULL 0x00000000 */
23851 +/** Write: Acknowledge the interrupt. */
23852 +#define ICU0_IM2_ISR_CONFIG_BREAK_INTACK 0x00080000
23853 +/** Read: Interrupt occurred. */
23854 +#define ICU0_IM2_ISR_CONFIG_BREAK_INTOCC 0x00080000
23855 +/** OCTRLC Interrupt
23856 +    This bit is an indirect interrupt. */
23857 +#define ICU0_IM2_ISR_OCTRLC 0x00040000
23858 +/* Nothing
23859 +#define ICU0_IM2_ISR_OCTRLC_NULL 0x00000000 */
23860 +/** Write: Acknowledge the interrupt. */
23861 +#define ICU0_IM2_ISR_OCTRLC_INTACK 0x00040000
23862 +/** Read: Interrupt occurred. */
23863 +#define ICU0_IM2_ISR_OCTRLC_INTOCC 0x00040000
23864 +/** ICTRLC 1 Interrupt
23865 +    This bit is an indirect interrupt. */
23866 +#define ICU0_IM2_ISR_ICTRLC1 0x00020000
23867 +/* Nothing
23868 +#define ICU0_IM2_ISR_ICTRLC1_NULL 0x00000000 */
23869 +/** Write: Acknowledge the interrupt. */
23870 +#define ICU0_IM2_ISR_ICTRLC1_INTACK 0x00020000
23871 +/** Read: Interrupt occurred. */
23872 +#define ICU0_IM2_ISR_ICTRLC1_INTOCC 0x00020000
23873 +/** ICTRLC 0 Interrupt
23874 +    This bit is an indirect interrupt. */
23875 +#define ICU0_IM2_ISR_ICTRLC0 0x00010000
23876 +/* Nothing
23877 +#define ICU0_IM2_ISR_ICTRLC0_NULL 0x00000000 */
23878 +/** Write: Acknowledge the interrupt. */
23879 +#define ICU0_IM2_ISR_ICTRLC0_INTACK 0x00010000
23880 +/** Read: Interrupt occurred. */
23881 +#define ICU0_IM2_ISR_ICTRLC0_INTOCC 0x00010000
23882 +/** LINK 1 Interrupt
23883 +    This bit is an indirect interrupt. */
23884 +#define ICU0_IM2_ISR_LINK1 0x00004000
23885 +/* Nothing
23886 +#define ICU0_IM2_ISR_LINK1_NULL 0x00000000 */
23887 +/** Write: Acknowledge the interrupt. */
23888 +#define ICU0_IM2_ISR_LINK1_INTACK 0x00004000
23889 +/** Read: Interrupt occurred. */
23890 +#define ICU0_IM2_ISR_LINK1_INTOCC 0x00004000
23891 +/** TMU Interrupt
23892 +    This bit is an indirect interrupt. */
23893 +#define ICU0_IM2_ISR_TMU 0x00001000
23894 +/* Nothing
23895 +#define ICU0_IM2_ISR_TMU_NULL 0x00000000 */
23896 +/** Write: Acknowledge the interrupt. */
23897 +#define ICU0_IM2_ISR_TMU_INTACK 0x00001000
23898 +/** Read: Interrupt occurred. */
23899 +#define ICU0_IM2_ISR_TMU_INTOCC 0x00001000
23900 +/** FSQM Interrupt
23901 +    This bit is an indirect interrupt. */
23902 +#define ICU0_IM2_ISR_FSQM 0x00000800
23903 +/* Nothing
23904 +#define ICU0_IM2_ISR_FSQM_NULL 0x00000000 */
23905 +/** Write: Acknowledge the interrupt. */
23906 +#define ICU0_IM2_ISR_FSQM_INTACK 0x00000800
23907 +/** Read: Interrupt occurred. */
23908 +#define ICU0_IM2_ISR_FSQM_INTOCC 0x00000800
23909 +/** IQM Interrupt
23910 +    This bit is an indirect interrupt. */
23911 +#define ICU0_IM2_ISR_IQM 0x00000400
23912 +/* Nothing
23913 +#define ICU0_IM2_ISR_IQM_NULL 0x00000000 */
23914 +/** Write: Acknowledge the interrupt. */
23915 +#define ICU0_IM2_ISR_IQM_INTACK 0x00000400
23916 +/** Read: Interrupt occurred. */
23917 +#define ICU0_IM2_ISR_IQM_INTOCC 0x00000400
23918 +/** OCTRLG Interrupt
23919 +    This bit is an indirect interrupt. */
23920 +#define ICU0_IM2_ISR_OCTRLG 0x00000200
23921 +/* Nothing
23922 +#define ICU0_IM2_ISR_OCTRLG_NULL 0x00000000 */
23923 +/** Write: Acknowledge the interrupt. */
23924 +#define ICU0_IM2_ISR_OCTRLG_INTACK 0x00000200
23925 +/** Read: Interrupt occurred. */
23926 +#define ICU0_IM2_ISR_OCTRLG_INTOCC 0x00000200
23927 +/** OCTRLL 3 Interrupt
23928 +    This bit is an indirect interrupt. */
23929 +#define ICU0_IM2_ISR_OCTRLL3 0x00000080
23930 +/* Nothing
23931 +#define ICU0_IM2_ISR_OCTRLL3_NULL 0x00000000 */
23932 +/** Write: Acknowledge the interrupt. */
23933 +#define ICU0_IM2_ISR_OCTRLL3_INTACK 0x00000080
23934 +/** Read: Interrupt occurred. */
23935 +#define ICU0_IM2_ISR_OCTRLL3_INTOCC 0x00000080
23936 +/** OCTRLL 2 Interrupt
23937 +    This bit is an indirect interrupt. */
23938 +#define ICU0_IM2_ISR_OCTRLL2 0x00000040
23939 +/* Nothing
23940 +#define ICU0_IM2_ISR_OCTRLL2_NULL 0x00000000 */
23941 +/** Write: Acknowledge the interrupt. */
23942 +#define ICU0_IM2_ISR_OCTRLL2_INTACK 0x00000040
23943 +/** Read: Interrupt occurred. */
23944 +#define ICU0_IM2_ISR_OCTRLL2_INTOCC 0x00000040
23945 +/** OCTRLL 1 Interrupt
23946 +    This bit is an indirect interrupt. */
23947 +#define ICU0_IM2_ISR_OCTRLL1 0x00000020
23948 +/* Nothing
23949 +#define ICU0_IM2_ISR_OCTRLL1_NULL 0x00000000 */
23950 +/** Write: Acknowledge the interrupt. */
23951 +#define ICU0_IM2_ISR_OCTRLL1_INTACK 0x00000020
23952 +/** Read: Interrupt occurred. */
23953 +#define ICU0_IM2_ISR_OCTRLL1_INTOCC 0x00000020
23954 +/** OCTRLL 0 Interrupt
23955 +    This bit is an indirect interrupt. */
23956 +#define ICU0_IM2_ISR_OCTRLL0 0x00000010
23957 +/* Nothing
23958 +#define ICU0_IM2_ISR_OCTRLL0_NULL 0x00000000 */
23959 +/** Write: Acknowledge the interrupt. */
23960 +#define ICU0_IM2_ISR_OCTRLL0_INTACK 0x00000010
23961 +/** Read: Interrupt occurred. */
23962 +#define ICU0_IM2_ISR_OCTRLL0_INTOCC 0x00000010
23963 +/** ICTRLL 3 Interrupt
23964 +    This bit is an indirect interrupt. */
23965 +#define ICU0_IM2_ISR_ICTRLL3 0x00000008
23966 +/* Nothing
23967 +#define ICU0_IM2_ISR_ICTRLL3_NULL 0x00000000 */
23968 +/** Write: Acknowledge the interrupt. */
23969 +#define ICU0_IM2_ISR_ICTRLL3_INTACK 0x00000008
23970 +/** Read: Interrupt occurred. */
23971 +#define ICU0_IM2_ISR_ICTRLL3_INTOCC 0x00000008
23972 +/** ICTRLL 2 Interrupt
23973 +    This bit is an indirect interrupt. */
23974 +#define ICU0_IM2_ISR_ICTRLL2 0x00000004
23975 +/* Nothing
23976 +#define ICU0_IM2_ISR_ICTRLL2_NULL 0x00000000 */
23977 +/** Write: Acknowledge the interrupt. */
23978 +#define ICU0_IM2_ISR_ICTRLL2_INTACK 0x00000004
23979 +/** Read: Interrupt occurred. */
23980 +#define ICU0_IM2_ISR_ICTRLL2_INTOCC 0x00000004
23981 +/** ICTRLL 1 Interrupt
23982 +    This bit is an indirect interrupt. */
23983 +#define ICU0_IM2_ISR_ICTRLL1 0x00000002
23984 +/* Nothing
23985 +#define ICU0_IM2_ISR_ICTRLL1_NULL 0x00000000 */
23986 +/** Write: Acknowledge the interrupt. */
23987 +#define ICU0_IM2_ISR_ICTRLL1_INTACK 0x00000002
23988 +/** Read: Interrupt occurred. */
23989 +#define ICU0_IM2_ISR_ICTRLL1_INTOCC 0x00000002
23990 +/** ICTRLL 0 Interrupt
23991 +    This bit is an indirect interrupt. */
23992 +#define ICU0_IM2_ISR_ICTRLL0 0x00000001
23993 +/* Nothing
23994 +#define ICU0_IM2_ISR_ICTRLL0_NULL 0x00000000 */
23995 +/** Write: Acknowledge the interrupt. */
23996 +#define ICU0_IM2_ISR_ICTRLL0_INTACK 0x00000001
23997 +/** Read: Interrupt occurred. */
23998 +#define ICU0_IM2_ISR_ICTRLL0_INTOCC 0x00000001
23999 +
24000 +/* Fields of "IM2 Interrupt Enable Register" */
24001 +/** EIM Interrupt
24002 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24003 +#define ICU0_IM2_IER_EIM 0x80000000
24004 +/* Disable
24005 +#define ICU0_IM2_IER_EIM_DIS 0x00000000 */
24006 +/** Enable */
24007 +#define ICU0_IM2_IER_EIM_EN 0x80000000
24008 +/** GTC Upstream Interrupt
24009 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24010 +#define ICU0_IM2_IER_GTC_US 0x40000000
24011 +/* Disable
24012 +#define ICU0_IM2_IER_GTC_US_DIS 0x00000000 */
24013 +/** Enable */
24014 +#define ICU0_IM2_IER_GTC_US_EN 0x40000000
24015 +/** GTC Downstream Interrupt
24016 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24017 +#define ICU0_IM2_IER_GTC_DS 0x20000000
24018 +/* Disable
24019 +#define ICU0_IM2_IER_GTC_DS_DIS 0x00000000 */
24020 +/** Enable */
24021 +#define ICU0_IM2_IER_GTC_DS_EN 0x20000000
24022 +/** TBM Interrupt
24023 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24024 +#define ICU0_IM2_IER_TBM 0x00400000
24025 +/* Disable
24026 +#define ICU0_IM2_IER_TBM_DIS 0x00000000 */
24027 +/** Enable */
24028 +#define ICU0_IM2_IER_TBM_EN 0x00400000
24029 +/** Dispatcher Interrupt
24030 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24031 +#define ICU0_IM2_IER_DISP 0x00200000
24032 +/* Disable
24033 +#define ICU0_IM2_IER_DISP_DIS 0x00000000 */
24034 +/** Enable */
24035 +#define ICU0_IM2_IER_DISP_EN 0x00200000
24036 +/** CONFIG Interrupt
24037 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24038 +#define ICU0_IM2_IER_CONFIG 0x00100000
24039 +/* Disable
24040 +#define ICU0_IM2_IER_CONFIG_DIS 0x00000000 */
24041 +/** Enable */
24042 +#define ICU0_IM2_IER_CONFIG_EN 0x00100000
24043 +/** CONFIG Break Interrupt
24044 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24045 +#define ICU0_IM2_IER_CONFIG_BREAK 0x00080000
24046 +/* Disable
24047 +#define ICU0_IM2_IER_CONFIG_BREAK_DIS 0x00000000 */
24048 +/** Enable */
24049 +#define ICU0_IM2_IER_CONFIG_BREAK_EN 0x00080000
24050 +/** OCTRLC Interrupt
24051 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24052 +#define ICU0_IM2_IER_OCTRLC 0x00040000
24053 +/* Disable
24054 +#define ICU0_IM2_IER_OCTRLC_DIS 0x00000000 */
24055 +/** Enable */
24056 +#define ICU0_IM2_IER_OCTRLC_EN 0x00040000
24057 +/** ICTRLC 1 Interrupt
24058 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24059 +#define ICU0_IM2_IER_ICTRLC1 0x00020000
24060 +/* Disable
24061 +#define ICU0_IM2_IER_ICTRLC1_DIS 0x00000000 */
24062 +/** Enable */
24063 +#define ICU0_IM2_IER_ICTRLC1_EN 0x00020000
24064 +/** ICTRLC 0 Interrupt
24065 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24066 +#define ICU0_IM2_IER_ICTRLC0 0x00010000
24067 +/* Disable
24068 +#define ICU0_IM2_IER_ICTRLC0_DIS 0x00000000 */
24069 +/** Enable */
24070 +#define ICU0_IM2_IER_ICTRLC0_EN 0x00010000
24071 +/** LINK 1 Interrupt
24072 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24073 +#define ICU0_IM2_IER_LINK1 0x00004000
24074 +/* Disable
24075 +#define ICU0_IM2_IER_LINK1_DIS 0x00000000 */
24076 +/** Enable */
24077 +#define ICU0_IM2_IER_LINK1_EN 0x00004000
24078 +/** TMU Interrupt
24079 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24080 +#define ICU0_IM2_IER_TMU 0x00001000
24081 +/* Disable
24082 +#define ICU0_IM2_IER_TMU_DIS 0x00000000 */
24083 +/** Enable */
24084 +#define ICU0_IM2_IER_TMU_EN 0x00001000
24085 +/** FSQM Interrupt
24086 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24087 +#define ICU0_IM2_IER_FSQM 0x00000800
24088 +/* Disable
24089 +#define ICU0_IM2_IER_FSQM_DIS 0x00000000 */
24090 +/** Enable */
24091 +#define ICU0_IM2_IER_FSQM_EN 0x00000800
24092 +/** IQM Interrupt
24093 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24094 +#define ICU0_IM2_IER_IQM 0x00000400
24095 +/* Disable
24096 +#define ICU0_IM2_IER_IQM_DIS 0x00000000 */
24097 +/** Enable */
24098 +#define ICU0_IM2_IER_IQM_EN 0x00000400
24099 +/** OCTRLG Interrupt
24100 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24101 +#define ICU0_IM2_IER_OCTRLG 0x00000200
24102 +/* Disable
24103 +#define ICU0_IM2_IER_OCTRLG_DIS 0x00000000 */
24104 +/** Enable */
24105 +#define ICU0_IM2_IER_OCTRLG_EN 0x00000200
24106 +/** OCTRLL 3 Interrupt
24107 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24108 +#define ICU0_IM2_IER_OCTRLL3 0x00000080
24109 +/* Disable
24110 +#define ICU0_IM2_IER_OCTRLL3_DIS 0x00000000 */
24111 +/** Enable */
24112 +#define ICU0_IM2_IER_OCTRLL3_EN 0x00000080
24113 +/** OCTRLL 2 Interrupt
24114 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24115 +#define ICU0_IM2_IER_OCTRLL2 0x00000040
24116 +/* Disable
24117 +#define ICU0_IM2_IER_OCTRLL2_DIS 0x00000000 */
24118 +/** Enable */
24119 +#define ICU0_IM2_IER_OCTRLL2_EN 0x00000040
24120 +/** OCTRLL 1 Interrupt
24121 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24122 +#define ICU0_IM2_IER_OCTRLL1 0x00000020
24123 +/* Disable
24124 +#define ICU0_IM2_IER_OCTRLL1_DIS 0x00000000 */
24125 +/** Enable */
24126 +#define ICU0_IM2_IER_OCTRLL1_EN 0x00000020
24127 +/** OCTRLL 0 Interrupt
24128 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24129 +#define ICU0_IM2_IER_OCTRLL0 0x00000010
24130 +/* Disable
24131 +#define ICU0_IM2_IER_OCTRLL0_DIS 0x00000000 */
24132 +/** Enable */
24133 +#define ICU0_IM2_IER_OCTRLL0_EN 0x00000010
24134 +/** ICTRLL 3 Interrupt
24135 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24136 +#define ICU0_IM2_IER_ICTRLL3 0x00000008
24137 +/* Disable
24138 +#define ICU0_IM2_IER_ICTRLL3_DIS 0x00000000 */
24139 +/** Enable */
24140 +#define ICU0_IM2_IER_ICTRLL3_EN 0x00000008
24141 +/** ICTRLL 2 Interrupt
24142 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24143 +#define ICU0_IM2_IER_ICTRLL2 0x00000004
24144 +/* Disable
24145 +#define ICU0_IM2_IER_ICTRLL2_DIS 0x00000000 */
24146 +/** Enable */
24147 +#define ICU0_IM2_IER_ICTRLL2_EN 0x00000004
24148 +/** ICTRLL 1 Interrupt
24149 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24150 +#define ICU0_IM2_IER_ICTRLL1 0x00000002
24151 +/* Disable
24152 +#define ICU0_IM2_IER_ICTRLL1_DIS 0x00000000 */
24153 +/** Enable */
24154 +#define ICU0_IM2_IER_ICTRLL1_EN 0x00000002
24155 +/** ICTRLL 0 Interrupt
24156 +    Interrupt enable bit for the corresponding bit in the IM2_ISR register. */
24157 +#define ICU0_IM2_IER_ICTRLL0 0x00000001
24158 +/* Disable
24159 +#define ICU0_IM2_IER_ICTRLL0_DIS 0x00000000 */
24160 +/** Enable */
24161 +#define ICU0_IM2_IER_ICTRLL0_EN 0x00000001
24162 +
24163 +/* Fields of "IM2 Interrupt Output Status Register" */
24164 +/** EIM Interrupt
24165 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24166 +#define ICU0_IM2_IOSR_EIM 0x80000000
24167 +/* Nothing
24168 +#define ICU0_IM2_IOSR_EIM_NULL 0x00000000 */
24169 +/** Read: Interrupt occurred. */
24170 +#define ICU0_IM2_IOSR_EIM_INTOCC 0x80000000
24171 +/** GTC Upstream Interrupt
24172 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24173 +#define ICU0_IM2_IOSR_GTC_US 0x40000000
24174 +/* Nothing
24175 +#define ICU0_IM2_IOSR_GTC_US_NULL 0x00000000 */
24176 +/** Read: Interrupt occurred. */
24177 +#define ICU0_IM2_IOSR_GTC_US_INTOCC 0x40000000
24178 +/** GTC Downstream Interrupt
24179 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24180 +#define ICU0_IM2_IOSR_GTC_DS 0x20000000
24181 +/* Nothing
24182 +#define ICU0_IM2_IOSR_GTC_DS_NULL 0x00000000 */
24183 +/** Read: Interrupt occurred. */
24184 +#define ICU0_IM2_IOSR_GTC_DS_INTOCC 0x20000000
24185 +/** TBM Interrupt
24186 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24187 +#define ICU0_IM2_IOSR_TBM 0x00400000
24188 +/* Nothing
24189 +#define ICU0_IM2_IOSR_TBM_NULL 0x00000000 */
24190 +/** Read: Interrupt occurred. */
24191 +#define ICU0_IM2_IOSR_TBM_INTOCC 0x00400000
24192 +/** Dispatcher Interrupt
24193 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24194 +#define ICU0_IM2_IOSR_DISP 0x00200000
24195 +/* Nothing
24196 +#define ICU0_IM2_IOSR_DISP_NULL 0x00000000 */
24197 +/** Read: Interrupt occurred. */
24198 +#define ICU0_IM2_IOSR_DISP_INTOCC 0x00200000
24199 +/** CONFIG Interrupt
24200 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24201 +#define ICU0_IM2_IOSR_CONFIG 0x00100000
24202 +/* Nothing
24203 +#define ICU0_IM2_IOSR_CONFIG_NULL 0x00000000 */
24204 +/** Read: Interrupt occurred. */
24205 +#define ICU0_IM2_IOSR_CONFIG_INTOCC 0x00100000
24206 +/** CONFIG Break Interrupt
24207 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24208 +#define ICU0_IM2_IOSR_CONFIG_BREAK 0x00080000
24209 +/* Nothing
24210 +#define ICU0_IM2_IOSR_CONFIG_BREAK_NULL 0x00000000 */
24211 +/** Read: Interrupt occurred. */
24212 +#define ICU0_IM2_IOSR_CONFIG_BREAK_INTOCC 0x00080000
24213 +/** OCTRLC Interrupt
24214 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24215 +#define ICU0_IM2_IOSR_OCTRLC 0x00040000
24216 +/* Nothing
24217 +#define ICU0_IM2_IOSR_OCTRLC_NULL 0x00000000 */
24218 +/** Read: Interrupt occurred. */
24219 +#define ICU0_IM2_IOSR_OCTRLC_INTOCC 0x00040000
24220 +/** ICTRLC 1 Interrupt
24221 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24222 +#define ICU0_IM2_IOSR_ICTRLC1 0x00020000
24223 +/* Nothing
24224 +#define ICU0_IM2_IOSR_ICTRLC1_NULL 0x00000000 */
24225 +/** Read: Interrupt occurred. */
24226 +#define ICU0_IM2_IOSR_ICTRLC1_INTOCC 0x00020000
24227 +/** ICTRLC 0 Interrupt
24228 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24229 +#define ICU0_IM2_IOSR_ICTRLC0 0x00010000
24230 +/* Nothing
24231 +#define ICU0_IM2_IOSR_ICTRLC0_NULL 0x00000000 */
24232 +/** Read: Interrupt occurred. */
24233 +#define ICU0_IM2_IOSR_ICTRLC0_INTOCC 0x00010000
24234 +/** LINK 1 Interrupt
24235 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24236 +#define ICU0_IM2_IOSR_LINK1 0x00004000
24237 +/* Nothing
24238 +#define ICU0_IM2_IOSR_LINK1_NULL 0x00000000 */
24239 +/** Read: Interrupt occurred. */
24240 +#define ICU0_IM2_IOSR_LINK1_INTOCC 0x00004000
24241 +/** TMU Interrupt
24242 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24243 +#define ICU0_IM2_IOSR_TMU 0x00001000
24244 +/* Nothing
24245 +#define ICU0_IM2_IOSR_TMU_NULL 0x00000000 */
24246 +/** Read: Interrupt occurred. */
24247 +#define ICU0_IM2_IOSR_TMU_INTOCC 0x00001000
24248 +/** FSQM Interrupt
24249 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24250 +#define ICU0_IM2_IOSR_FSQM 0x00000800
24251 +/* Nothing
24252 +#define ICU0_IM2_IOSR_FSQM_NULL 0x00000000 */
24253 +/** Read: Interrupt occurred. */
24254 +#define ICU0_IM2_IOSR_FSQM_INTOCC 0x00000800
24255 +/** IQM Interrupt
24256 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24257 +#define ICU0_IM2_IOSR_IQM 0x00000400
24258 +/* Nothing
24259 +#define ICU0_IM2_IOSR_IQM_NULL 0x00000000 */
24260 +/** Read: Interrupt occurred. */
24261 +#define ICU0_IM2_IOSR_IQM_INTOCC 0x00000400
24262 +/** OCTRLG Interrupt
24263 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24264 +#define ICU0_IM2_IOSR_OCTRLG 0x00000200
24265 +/* Nothing
24266 +#define ICU0_IM2_IOSR_OCTRLG_NULL 0x00000000 */
24267 +/** Read: Interrupt occurred. */
24268 +#define ICU0_IM2_IOSR_OCTRLG_INTOCC 0x00000200
24269 +/** OCTRLL 3 Interrupt
24270 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24271 +#define ICU0_IM2_IOSR_OCTRLL3 0x00000080
24272 +/* Nothing
24273 +#define ICU0_IM2_IOSR_OCTRLL3_NULL 0x00000000 */
24274 +/** Read: Interrupt occurred. */
24275 +#define ICU0_IM2_IOSR_OCTRLL3_INTOCC 0x00000080
24276 +/** OCTRLL 2 Interrupt
24277 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24278 +#define ICU0_IM2_IOSR_OCTRLL2 0x00000040
24279 +/* Nothing
24280 +#define ICU0_IM2_IOSR_OCTRLL2_NULL 0x00000000 */
24281 +/** Read: Interrupt occurred. */
24282 +#define ICU0_IM2_IOSR_OCTRLL2_INTOCC 0x00000040
24283 +/** OCTRLL 1 Interrupt
24284 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24285 +#define ICU0_IM2_IOSR_OCTRLL1 0x00000020
24286 +/* Nothing
24287 +#define ICU0_IM2_IOSR_OCTRLL1_NULL 0x00000000 */
24288 +/** Read: Interrupt occurred. */
24289 +#define ICU0_IM2_IOSR_OCTRLL1_INTOCC 0x00000020
24290 +/** OCTRLL 0 Interrupt
24291 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24292 +#define ICU0_IM2_IOSR_OCTRLL0 0x00000010
24293 +/* Nothing
24294 +#define ICU0_IM2_IOSR_OCTRLL0_NULL 0x00000000 */
24295 +/** Read: Interrupt occurred. */
24296 +#define ICU0_IM2_IOSR_OCTRLL0_INTOCC 0x00000010
24297 +/** ICTRLL 3 Interrupt
24298 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24299 +#define ICU0_IM2_IOSR_ICTRLL3 0x00000008
24300 +/* Nothing
24301 +#define ICU0_IM2_IOSR_ICTRLL3_NULL 0x00000000 */
24302 +/** Read: Interrupt occurred. */
24303 +#define ICU0_IM2_IOSR_ICTRLL3_INTOCC 0x00000008
24304 +/** ICTRLL 2 Interrupt
24305 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24306 +#define ICU0_IM2_IOSR_ICTRLL2 0x00000004
24307 +/* Nothing
24308 +#define ICU0_IM2_IOSR_ICTRLL2_NULL 0x00000000 */
24309 +/** Read: Interrupt occurred. */
24310 +#define ICU0_IM2_IOSR_ICTRLL2_INTOCC 0x00000004
24311 +/** ICTRLL 1 Interrupt
24312 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24313 +#define ICU0_IM2_IOSR_ICTRLL1 0x00000002
24314 +/* Nothing
24315 +#define ICU0_IM2_IOSR_ICTRLL1_NULL 0x00000000 */
24316 +/** Read: Interrupt occurred. */
24317 +#define ICU0_IM2_IOSR_ICTRLL1_INTOCC 0x00000002
24318 +/** ICTRLL 0 Interrupt
24319 +    Masked interrupt bit for the corresponding bit in the IM2_ISR register. */
24320 +#define ICU0_IM2_IOSR_ICTRLL0 0x00000001
24321 +/* Nothing
24322 +#define ICU0_IM2_IOSR_ICTRLL0_NULL 0x00000000 */
24323 +/** Read: Interrupt occurred. */
24324 +#define ICU0_IM2_IOSR_ICTRLL0_INTOCC 0x00000001
24325 +
24326 +/* Fields of "IM2 Interrupt Request Set Register" */
24327 +/** EIM Interrupt
24328 +    Software control for the corresponding bit in the IM2_ISR register. */
24329 +#define ICU0_IM2_IRSR_EIM 0x80000000
24330 +/** GTC Upstream Interrupt
24331 +    Software control for the corresponding bit in the IM2_ISR register. */
24332 +#define ICU0_IM2_IRSR_GTC_US 0x40000000
24333 +/** GTC Downstream Interrupt
24334 +    Software control for the corresponding bit in the IM2_ISR register. */
24335 +#define ICU0_IM2_IRSR_GTC_DS 0x20000000
24336 +/** TBM Interrupt
24337 +    Software control for the corresponding bit in the IM2_ISR register. */
24338 +#define ICU0_IM2_IRSR_TBM 0x00400000
24339 +/** Dispatcher Interrupt
24340 +    Software control for the corresponding bit in the IM2_ISR register. */
24341 +#define ICU0_IM2_IRSR_DISP 0x00200000
24342 +/** CONFIG Interrupt
24343 +    Software control for the corresponding bit in the IM2_ISR register. */
24344 +#define ICU0_IM2_IRSR_CONFIG 0x00100000
24345 +/** CONFIG Break Interrupt
24346 +    Software control for the corresponding bit in the IM2_ISR register. */
24347 +#define ICU0_IM2_IRSR_CONFIG_BREAK 0x00080000
24348 +/** OCTRLC Interrupt
24349 +    Software control for the corresponding bit in the IM2_ISR register. */
24350 +#define ICU0_IM2_IRSR_OCTRLC 0x00040000
24351 +/** ICTRLC 1 Interrupt
24352 +    Software control for the corresponding bit in the IM2_ISR register. */
24353 +#define ICU0_IM2_IRSR_ICTRLC1 0x00020000
24354 +/** ICTRLC 0 Interrupt
24355 +    Software control for the corresponding bit in the IM2_ISR register. */
24356 +#define ICU0_IM2_IRSR_ICTRLC0 0x00010000
24357 +/** LINK 1 Interrupt
24358 +    Software control for the corresponding bit in the IM2_ISR register. */
24359 +#define ICU0_IM2_IRSR_LINK1 0x00004000
24360 +/** TMU Interrupt
24361 +    Software control for the corresponding bit in the IM2_ISR register. */
24362 +#define ICU0_IM2_IRSR_TMU 0x00001000
24363 +/** FSQM Interrupt
24364 +    Software control for the corresponding bit in the IM2_ISR register. */
24365 +#define ICU0_IM2_IRSR_FSQM 0x00000800
24366 +/** IQM Interrupt
24367 +    Software control for the corresponding bit in the IM2_ISR register. */
24368 +#define ICU0_IM2_IRSR_IQM 0x00000400
24369 +/** OCTRLG Interrupt
24370 +    Software control for the corresponding bit in the IM2_ISR register. */
24371 +#define ICU0_IM2_IRSR_OCTRLG 0x00000200
24372 +/** OCTRLL 3 Interrupt
24373 +    Software control for the corresponding bit in the IM2_ISR register. */
24374 +#define ICU0_IM2_IRSR_OCTRLL3 0x00000080
24375 +/** OCTRLL 2 Interrupt
24376 +    Software control for the corresponding bit in the IM2_ISR register. */
24377 +#define ICU0_IM2_IRSR_OCTRLL2 0x00000040
24378 +/** OCTRLL 1 Interrupt
24379 +    Software control for the corresponding bit in the IM2_ISR register. */
24380 +#define ICU0_IM2_IRSR_OCTRLL1 0x00000020
24381 +/** OCTRLL 0 Interrupt
24382 +    Software control for the corresponding bit in the IM2_ISR register. */
24383 +#define ICU0_IM2_IRSR_OCTRLL0 0x00000010
24384 +/** ICTRLL 3 Interrupt
24385 +    Software control for the corresponding bit in the IM2_ISR register. */
24386 +#define ICU0_IM2_IRSR_ICTRLL3 0x00000008
24387 +/** ICTRLL 2 Interrupt
24388 +    Software control for the corresponding bit in the IM2_ISR register. */
24389 +#define ICU0_IM2_IRSR_ICTRLL2 0x00000004
24390 +/** ICTRLL 1 Interrupt
24391 +    Software control for the corresponding bit in the IM2_ISR register. */
24392 +#define ICU0_IM2_IRSR_ICTRLL1 0x00000002
24393 +/** ICTRLL 0 Interrupt
24394 +    Software control for the corresponding bit in the IM2_ISR register. */
24395 +#define ICU0_IM2_IRSR_ICTRLL0 0x00000001
24396 +
24397 +/* Fields of "IM2 Interrupt Mode Register" */
24398 +/** EIM Interrupt
24399 +    Type of interrupt. */
24400 +#define ICU0_IM2_IMR_EIM 0x80000000
24401 +/* Indirect Interrupt.
24402 +#define ICU0_IM2_IMR_EIM_IND 0x00000000 */
24403 +/** Direct Interrupt. */
24404 +#define ICU0_IM2_IMR_EIM_DIR 0x80000000
24405 +/** GTC Upstream Interrupt
24406 +    Type of interrupt. */
24407 +#define ICU0_IM2_IMR_GTC_US 0x40000000
24408 +/* Indirect Interrupt.
24409 +#define ICU0_IM2_IMR_GTC_US_IND 0x00000000 */
24410 +/** Direct Interrupt. */
24411 +#define ICU0_IM2_IMR_GTC_US_DIR 0x40000000
24412 +/** GTC Downstream Interrupt
24413 +    Type of interrupt. */
24414 +#define ICU0_IM2_IMR_GTC_DS 0x20000000
24415 +/* Indirect Interrupt.
24416 +#define ICU0_IM2_IMR_GTC_DS_IND 0x00000000 */
24417 +/** Direct Interrupt. */
24418 +#define ICU0_IM2_IMR_GTC_DS_DIR 0x20000000
24419 +/** TBM Interrupt
24420 +    Type of interrupt. */
24421 +#define ICU0_IM2_IMR_TBM 0x00400000
24422 +/* Indirect Interrupt.
24423 +#define ICU0_IM2_IMR_TBM_IND 0x00000000 */
24424 +/** Direct Interrupt. */
24425 +#define ICU0_IM2_IMR_TBM_DIR 0x00400000
24426 +/** Dispatcher Interrupt
24427 +    Type of interrupt. */
24428 +#define ICU0_IM2_IMR_DISP 0x00200000
24429 +/* Indirect Interrupt.
24430 +#define ICU0_IM2_IMR_DISP_IND 0x00000000 */
24431 +/** Direct Interrupt. */
24432 +#define ICU0_IM2_IMR_DISP_DIR 0x00200000
24433 +/** CONFIG Interrupt
24434 +    Type of interrupt. */
24435 +#define ICU0_IM2_IMR_CONFIG 0x00100000
24436 +/* Indirect Interrupt.
24437 +#define ICU0_IM2_IMR_CONFIG_IND 0x00000000 */
24438 +/** Direct Interrupt. */
24439 +#define ICU0_IM2_IMR_CONFIG_DIR 0x00100000
24440 +/** CONFIG Break Interrupt
24441 +    Type of interrupt. */
24442 +#define ICU0_IM2_IMR_CONFIG_BREAK 0x00080000
24443 +/* Indirect Interrupt.
24444 +#define ICU0_IM2_IMR_CONFIG_BREAK_IND 0x00000000 */
24445 +/** Direct Interrupt. */
24446 +#define ICU0_IM2_IMR_CONFIG_BREAK_DIR 0x00080000
24447 +/** OCTRLC Interrupt
24448 +    Type of interrupt. */
24449 +#define ICU0_IM2_IMR_OCTRLC 0x00040000
24450 +/* Indirect Interrupt.
24451 +#define ICU0_IM2_IMR_OCTRLC_IND 0x00000000 */
24452 +/** Direct Interrupt. */
24453 +#define ICU0_IM2_IMR_OCTRLC_DIR 0x00040000
24454 +/** ICTRLC 1 Interrupt
24455 +    Type of interrupt. */
24456 +#define ICU0_IM2_IMR_ICTRLC1 0x00020000
24457 +/* Indirect Interrupt.
24458 +#define ICU0_IM2_IMR_ICTRLC1_IND 0x00000000 */
24459 +/** Direct Interrupt. */
24460 +#define ICU0_IM2_IMR_ICTRLC1_DIR 0x00020000
24461 +/** ICTRLC 0 Interrupt
24462 +    Type of interrupt. */
24463 +#define ICU0_IM2_IMR_ICTRLC0 0x00010000
24464 +/* Indirect Interrupt.
24465 +#define ICU0_IM2_IMR_ICTRLC0_IND 0x00000000 */
24466 +/** Direct Interrupt. */
24467 +#define ICU0_IM2_IMR_ICTRLC0_DIR 0x00010000
24468 +/** LINK 1 Interrupt
24469 +    Type of interrupt. */
24470 +#define ICU0_IM2_IMR_LINK1 0x00004000
24471 +/* Indirect Interrupt.
24472 +#define ICU0_IM2_IMR_LINK1_IND 0x00000000 */
24473 +/** Direct Interrupt. */
24474 +#define ICU0_IM2_IMR_LINK1_DIR 0x00004000
24475 +/** TMU Interrupt
24476 +    Type of interrupt. */
24477 +#define ICU0_IM2_IMR_TMU 0x00001000
24478 +/* Indirect Interrupt.
24479 +#define ICU0_IM2_IMR_TMU_IND 0x00000000 */
24480 +/** Direct Interrupt. */
24481 +#define ICU0_IM2_IMR_TMU_DIR 0x00001000
24482 +/** FSQM Interrupt
24483 +    Type of interrupt. */
24484 +#define ICU0_IM2_IMR_FSQM 0x00000800
24485 +/* Indirect Interrupt.
24486 +#define ICU0_IM2_IMR_FSQM_IND 0x00000000 */
24487 +/** Direct Interrupt. */
24488 +#define ICU0_IM2_IMR_FSQM_DIR 0x00000800
24489 +/** IQM Interrupt
24490 +    Type of interrupt. */
24491 +#define ICU0_IM2_IMR_IQM 0x00000400
24492 +/* Indirect Interrupt.
24493 +#define ICU0_IM2_IMR_IQM_IND 0x00000000 */
24494 +/** Direct Interrupt. */
24495 +#define ICU0_IM2_IMR_IQM_DIR 0x00000400
24496 +/** OCTRLG Interrupt
24497 +    Type of interrupt. */
24498 +#define ICU0_IM2_IMR_OCTRLG 0x00000200
24499 +/* Indirect Interrupt.
24500 +#define ICU0_IM2_IMR_OCTRLG_IND 0x00000000 */
24501 +/** Direct Interrupt. */
24502 +#define ICU0_IM2_IMR_OCTRLG_DIR 0x00000200
24503 +/** OCTRLL 3 Interrupt
24504 +    Type of interrupt. */
24505 +#define ICU0_IM2_IMR_OCTRLL3 0x00000080
24506 +/* Indirect Interrupt.
24507 +#define ICU0_IM2_IMR_OCTRLL3_IND 0x00000000 */
24508 +/** Direct Interrupt. */
24509 +#define ICU0_IM2_IMR_OCTRLL3_DIR 0x00000080
24510 +/** OCTRLL 2 Interrupt
24511 +    Type of interrupt. */
24512 +#define ICU0_IM2_IMR_OCTRLL2 0x00000040
24513 +/* Indirect Interrupt.
24514 +#define ICU0_IM2_IMR_OCTRLL2_IND 0x00000000 */
24515 +/** Direct Interrupt. */
24516 +#define ICU0_IM2_IMR_OCTRLL2_DIR 0x00000040
24517 +/** OCTRLL 1 Interrupt
24518 +    Type of interrupt. */
24519 +#define ICU0_IM2_IMR_OCTRLL1 0x00000020
24520 +/* Indirect Interrupt.
24521 +#define ICU0_IM2_IMR_OCTRLL1_IND 0x00000000 */
24522 +/** Direct Interrupt. */
24523 +#define ICU0_IM2_IMR_OCTRLL1_DIR 0x00000020
24524 +/** OCTRLL 0 Interrupt
24525 +    Type of interrupt. */
24526 +#define ICU0_IM2_IMR_OCTRLL0 0x00000010
24527 +/* Indirect Interrupt.
24528 +#define ICU0_IM2_IMR_OCTRLL0_IND 0x00000000 */
24529 +/** Direct Interrupt. */
24530 +#define ICU0_IM2_IMR_OCTRLL0_DIR 0x00000010
24531 +/** ICTRLL 3 Interrupt
24532 +    Type of interrupt. */
24533 +#define ICU0_IM2_IMR_ICTRLL3 0x00000008
24534 +/* Indirect Interrupt.
24535 +#define ICU0_IM2_IMR_ICTRLL3_IND 0x00000000 */
24536 +/** Direct Interrupt. */
24537 +#define ICU0_IM2_IMR_ICTRLL3_DIR 0x00000008
24538 +/** ICTRLL 2 Interrupt
24539 +    Type of interrupt. */
24540 +#define ICU0_IM2_IMR_ICTRLL2 0x00000004
24541 +/* Indirect Interrupt.
24542 +#define ICU0_IM2_IMR_ICTRLL2_IND 0x00000000 */
24543 +/** Direct Interrupt. */
24544 +#define ICU0_IM2_IMR_ICTRLL2_DIR 0x00000004
24545 +/** ICTRLL 1 Interrupt
24546 +    Type of interrupt. */
24547 +#define ICU0_IM2_IMR_ICTRLL1 0x00000002
24548 +/* Indirect Interrupt.
24549 +#define ICU0_IM2_IMR_ICTRLL1_IND 0x00000000 */
24550 +/** Direct Interrupt. */
24551 +#define ICU0_IM2_IMR_ICTRLL1_DIR 0x00000002
24552 +/** ICTRLL 0 Interrupt
24553 +    Type of interrupt. */
24554 +#define ICU0_IM2_IMR_ICTRLL0 0x00000001
24555 +/* Indirect Interrupt.
24556 +#define ICU0_IM2_IMR_ICTRLL0_IND 0x00000000 */
24557 +/** Direct Interrupt. */
24558 +#define ICU0_IM2_IMR_ICTRLL0_DIR 0x00000001
24559 +
24560 +/* Fields of "IM3 Interrupt Status Register" */
24561 +/** DFEV0, Channel 0 General Purpose Interrupt
24562 +    This bit is an indirect interrupt. */
24563 +#define ICU0_IM3_ISR_DFEV0_1GP 0x80000000
24564 +/* Nothing
24565 +#define ICU0_IM3_ISR_DFEV0_1GP_NULL 0x00000000 */
24566 +/** Write: Acknowledge the interrupt. */
24567 +#define ICU0_IM3_ISR_DFEV0_1GP_INTACK 0x80000000
24568 +/** Read: Interrupt occurred. */
24569 +#define ICU0_IM3_ISR_DFEV0_1GP_INTOCC 0x80000000
24570 +/** DFEV0, Channel 0 Receive Interrupt
24571 +    This bit is an indirect interrupt. */
24572 +#define ICU0_IM3_ISR_DFEV0_1RX 0x40000000
24573 +/* Nothing
24574 +#define ICU0_IM3_ISR_DFEV0_1RX_NULL 0x00000000 */
24575 +/** Write: Acknowledge the interrupt. */
24576 +#define ICU0_IM3_ISR_DFEV0_1RX_INTACK 0x40000000
24577 +/** Read: Interrupt occurred. */
24578 +#define ICU0_IM3_ISR_DFEV0_1RX_INTOCC 0x40000000
24579 +/** DFEV0, Channel 0 Transmit Interrupt
24580 +    This bit is an indirect interrupt. */
24581 +#define ICU0_IM3_ISR_DFEV0_1TX 0x20000000
24582 +/* Nothing
24583 +#define ICU0_IM3_ISR_DFEV0_1TX_NULL 0x00000000 */
24584 +/** Write: Acknowledge the interrupt. */
24585 +#define ICU0_IM3_ISR_DFEV0_1TX_INTACK 0x20000000
24586 +/** Read: Interrupt occurred. */
24587 +#define ICU0_IM3_ISR_DFEV0_1TX_INTOCC 0x20000000
24588 +/** DFEV0, Channel 1 General Purpose Interrupt
24589 +    This bit is an indirect interrupt. */
24590 +#define ICU0_IM3_ISR_DFEV0_2GP 0x10000000
24591 +/* Nothing
24592 +#define ICU0_IM3_ISR_DFEV0_2GP_NULL 0x00000000 */
24593 +/** Write: Acknowledge the interrupt. */
24594 +#define ICU0_IM3_ISR_DFEV0_2GP_INTACK 0x10000000
24595 +/** Read: Interrupt occurred. */
24596 +#define ICU0_IM3_ISR_DFEV0_2GP_INTOCC 0x10000000
24597 +/** DFEV0, Channel 1 Receive Interrupt
24598 +    This bit is an indirect interrupt. */
24599 +#define ICU0_IM3_ISR_DFEV0_2RX 0x08000000
24600 +/* Nothing
24601 +#define ICU0_IM3_ISR_DFEV0_2RX_NULL 0x00000000 */
24602 +/** Write: Acknowledge the interrupt. */
24603 +#define ICU0_IM3_ISR_DFEV0_2RX_INTACK 0x08000000
24604 +/** Read: Interrupt occurred. */
24605 +#define ICU0_IM3_ISR_DFEV0_2RX_INTOCC 0x08000000
24606 +/** DFEV0, Channel 1 Transmit Interrupt
24607 +    This bit is an indirect interrupt. */
24608 +#define ICU0_IM3_ISR_DFEV0_2TX 0x04000000
24609 +/* Nothing
24610 +#define ICU0_IM3_ISR_DFEV0_2TX_NULL 0x00000000 */
24611 +/** Write: Acknowledge the interrupt. */
24612 +#define ICU0_IM3_ISR_DFEV0_2TX_INTACK 0x04000000
24613 +/** Read: Interrupt occurred. */
24614 +#define ICU0_IM3_ISR_DFEV0_2TX_INTOCC 0x04000000
24615 +/** GPTC Timer/Counter 3B Interrupt
24616 +    This bit is a direct interrupt. */
24617 +#define ICU0_IM3_ISR_GPTC_TC3B 0x00200000
24618 +/* Nothing
24619 +#define ICU0_IM3_ISR_GPTC_TC3B_NULL 0x00000000 */
24620 +/** Write: Acknowledge the interrupt. */
24621 +#define ICU0_IM3_ISR_GPTC_TC3B_INTACK 0x00200000
24622 +/** Read: Interrupt occurred. */
24623 +#define ICU0_IM3_ISR_GPTC_TC3B_INTOCC 0x00200000
24624 +/** GPTC Timer/Counter 3A Interrupt
24625 +    This bit is a direct interrupt. */
24626 +#define ICU0_IM3_ISR_GPTC_TC3A 0x00100000
24627 +/* Nothing
24628 +#define ICU0_IM3_ISR_GPTC_TC3A_NULL 0x00000000 */
24629 +/** Write: Acknowledge the interrupt. */
24630 +#define ICU0_IM3_ISR_GPTC_TC3A_INTACK 0x00100000
24631 +/** Read: Interrupt occurred. */
24632 +#define ICU0_IM3_ISR_GPTC_TC3A_INTOCC 0x00100000
24633 +/** GPTC Timer/Counter 2B Interrupt
24634 +    This bit is a direct interrupt. */
24635 +#define ICU0_IM3_ISR_GPTC_TC2B 0x00080000
24636 +/* Nothing
24637 +#define ICU0_IM3_ISR_GPTC_TC2B_NULL 0x00000000 */
24638 +/** Write: Acknowledge the interrupt. */
24639 +#define ICU0_IM3_ISR_GPTC_TC2B_INTACK 0x00080000
24640 +/** Read: Interrupt occurred. */
24641 +#define ICU0_IM3_ISR_GPTC_TC2B_INTOCC 0x00080000
24642 +/** GPTC Timer/Counter 2A Interrupt
24643 +    This bit is a direct interrupt. */
24644 +#define ICU0_IM3_ISR_GPTC_TC2A 0x00040000
24645 +/* Nothing
24646 +#define ICU0_IM3_ISR_GPTC_TC2A_NULL 0x00000000 */
24647 +/** Write: Acknowledge the interrupt. */
24648 +#define ICU0_IM3_ISR_GPTC_TC2A_INTACK 0x00040000
24649 +/** Read: Interrupt occurred. */
24650 +#define ICU0_IM3_ISR_GPTC_TC2A_INTOCC 0x00040000
24651 +/** GPTC Timer/Counter 1B Interrupt
24652 +    This bit is a direct interrupt. */
24653 +#define ICU0_IM3_ISR_GPTC_TC1B 0x00020000
24654 +/* Nothing
24655 +#define ICU0_IM3_ISR_GPTC_TC1B_NULL 0x00000000 */
24656 +/** Write: Acknowledge the interrupt. */
24657 +#define ICU0_IM3_ISR_GPTC_TC1B_INTACK 0x00020000
24658 +/** Read: Interrupt occurred. */
24659 +#define ICU0_IM3_ISR_GPTC_TC1B_INTOCC 0x00020000
24660 +/** GPTC Timer/Counter 1A Interrupt
24661 +    This bit is a direct interrupt. */
24662 +#define ICU0_IM3_ISR_GPTC_TC1A 0x00010000
24663 +/* Nothing
24664 +#define ICU0_IM3_ISR_GPTC_TC1A_NULL 0x00000000 */
24665 +/** Write: Acknowledge the interrupt. */
24666 +#define ICU0_IM3_ISR_GPTC_TC1A_INTACK 0x00010000
24667 +/** Read: Interrupt occurred. */
24668 +#define ICU0_IM3_ISR_GPTC_TC1A_INTOCC 0x00010000
24669 +/** ASC1 Soft Flow Control Interrupt
24670 +    This bit is a direct interrupt. */
24671 +#define ICU0_IM3_ISR_ASC1_SFC 0x00008000
24672 +/* Nothing
24673 +#define ICU0_IM3_ISR_ASC1_SFC_NULL 0x00000000 */
24674 +/** Write: Acknowledge the interrupt. */
24675 +#define ICU0_IM3_ISR_ASC1_SFC_INTACK 0x00008000
24676 +/** Read: Interrupt occurred. */
24677 +#define ICU0_IM3_ISR_ASC1_SFC_INTOCC 0x00008000
24678 +/** ASC1 Modem Status Interrupt
24679 +    This bit is a direct interrupt. */
24680 +#define ICU0_IM3_ISR_ASC1_MS 0x00004000
24681 +/* Nothing
24682 +#define ICU0_IM3_ISR_ASC1_MS_NULL 0x00000000 */
24683 +/** Write: Acknowledge the interrupt. */
24684 +#define ICU0_IM3_ISR_ASC1_MS_INTACK 0x00004000
24685 +/** Read: Interrupt occurred. */
24686 +#define ICU0_IM3_ISR_ASC1_MS_INTOCC 0x00004000
24687 +/** ASC1 Autobaud Detection Interrupt
24688 +    This bit is a direct interrupt. */
24689 +#define ICU0_IM3_ISR_ASC1_ABDET 0x00002000
24690 +/* Nothing
24691 +#define ICU0_IM3_ISR_ASC1_ABDET_NULL 0x00000000 */
24692 +/** Write: Acknowledge the interrupt. */
24693 +#define ICU0_IM3_ISR_ASC1_ABDET_INTACK 0x00002000
24694 +/** Read: Interrupt occurred. */
24695 +#define ICU0_IM3_ISR_ASC1_ABDET_INTOCC 0x00002000
24696 +/** ASC1 Autobaud Start Interrupt
24697 +    This bit is a direct interrupt. */
24698 +#define ICU0_IM3_ISR_ASC1_ABST 0x00001000
24699 +/* Nothing
24700 +#define ICU0_IM3_ISR_ASC1_ABST_NULL 0x00000000 */
24701 +/** Write: Acknowledge the interrupt. */
24702 +#define ICU0_IM3_ISR_ASC1_ABST_INTACK 0x00001000
24703 +/** Read: Interrupt occurred. */
24704 +#define ICU0_IM3_ISR_ASC1_ABST_INTOCC 0x00001000
24705 +/** ASC1 Transmit Buffer Interrupt
24706 +    This bit is a direct interrupt. */
24707 +#define ICU0_IM3_ISR_ASC1_TB 0x00000800
24708 +/* Nothing
24709 +#define ICU0_IM3_ISR_ASC1_TB_NULL 0x00000000 */
24710 +/** Write: Acknowledge the interrupt. */
24711 +#define ICU0_IM3_ISR_ASC1_TB_INTACK 0x00000800
24712 +/** Read: Interrupt occurred. */
24713 +#define ICU0_IM3_ISR_ASC1_TB_INTOCC 0x00000800
24714 +/** ASC1 Error Interrupt
24715 +    This bit is a direct interrupt. */
24716 +#define ICU0_IM3_ISR_ASC1_E 0x00000400
24717 +/* Nothing
24718 +#define ICU0_IM3_ISR_ASC1_E_NULL 0x00000000 */
24719 +/** Write: Acknowledge the interrupt. */
24720 +#define ICU0_IM3_ISR_ASC1_E_INTACK 0x00000400
24721 +/** Read: Interrupt occurred. */
24722 +#define ICU0_IM3_ISR_ASC1_E_INTOCC 0x00000400
24723 +/** ASC1 Receive Interrupt
24724 +    This bit is a direct interrupt. */
24725 +#define ICU0_IM3_ISR_ASC1_R 0x00000200
24726 +/* Nothing
24727 +#define ICU0_IM3_ISR_ASC1_R_NULL 0x00000000 */
24728 +/** Write: Acknowledge the interrupt. */
24729 +#define ICU0_IM3_ISR_ASC1_R_INTACK 0x00000200
24730 +/** Read: Interrupt occurred. */
24731 +#define ICU0_IM3_ISR_ASC1_R_INTOCC 0x00000200
24732 +/** ASC1 Transmit Interrupt
24733 +    This bit is a direct interrupt. */
24734 +#define ICU0_IM3_ISR_ASC1_T 0x00000100
24735 +/* Nothing
24736 +#define ICU0_IM3_ISR_ASC1_T_NULL 0x00000000 */
24737 +/** Write: Acknowledge the interrupt. */
24738 +#define ICU0_IM3_ISR_ASC1_T_INTACK 0x00000100
24739 +/** Read: Interrupt occurred. */
24740 +#define ICU0_IM3_ISR_ASC1_T_INTOCC 0x00000100
24741 +/** ASC0 Soft Flow Control Interrupt
24742 +    This bit is a direct interrupt. */
24743 +#define ICU0_IM3_ISR_ASC0_SFC 0x00000080
24744 +/* Nothing
24745 +#define ICU0_IM3_ISR_ASC0_SFC_NULL 0x00000000 */
24746 +/** Write: Acknowledge the interrupt. */
24747 +#define ICU0_IM3_ISR_ASC0_SFC_INTACK 0x00000080
24748 +/** Read: Interrupt occurred. */
24749 +#define ICU0_IM3_ISR_ASC0_SFC_INTOCC 0x00000080
24750 +/** ASC1 Modem Status Interrupt
24751 +    This bit is a direct interrupt. */
24752 +#define ICU0_IM3_ISR_ASC0_MS 0x00000040
24753 +/* Nothing
24754 +#define ICU0_IM3_ISR_ASC0_MS_NULL 0x00000000 */
24755 +/** Write: Acknowledge the interrupt. */
24756 +#define ICU0_IM3_ISR_ASC0_MS_INTACK 0x00000040
24757 +/** Read: Interrupt occurred. */
24758 +#define ICU0_IM3_ISR_ASC0_MS_INTOCC 0x00000040
24759 +/** ASC0 Autobaud Detection Interrupt
24760 +    This bit is a direct interrupt. */
24761 +#define ICU0_IM3_ISR_ASC0_ABDET 0x00000020
24762 +/* Nothing
24763 +#define ICU0_IM3_ISR_ASC0_ABDET_NULL 0x00000000 */
24764 +/** Write: Acknowledge the interrupt. */
24765 +#define ICU0_IM3_ISR_ASC0_ABDET_INTACK 0x00000020
24766 +/** Read: Interrupt occurred. */
24767 +#define ICU0_IM3_ISR_ASC0_ABDET_INTOCC 0x00000020
24768 +/** ASC0 Autobaud Start Interrupt
24769 +    This bit is a direct interrupt. */
24770 +#define ICU0_IM3_ISR_ASC0_ABST 0x00000010
24771 +/* Nothing
24772 +#define ICU0_IM3_ISR_ASC0_ABST_NULL 0x00000000 */
24773 +/** Write: Acknowledge the interrupt. */
24774 +#define ICU0_IM3_ISR_ASC0_ABST_INTACK 0x00000010
24775 +/** Read: Interrupt occurred. */
24776 +#define ICU0_IM3_ISR_ASC0_ABST_INTOCC 0x00000010
24777 +/** ASC0 Transmit Buffer Interrupt
24778 +    This bit is a direct interrupt. */
24779 +#define ICU0_IM3_ISR_ASC0_TB 0x00000008
24780 +/* Nothing
24781 +#define ICU0_IM3_ISR_ASC0_TB_NULL 0x00000000 */
24782 +/** Write: Acknowledge the interrupt. */
24783 +#define ICU0_IM3_ISR_ASC0_TB_INTACK 0x00000008
24784 +/** Read: Interrupt occurred. */
24785 +#define ICU0_IM3_ISR_ASC0_TB_INTOCC 0x00000008
24786 +/** ASC0 Error Interrupt
24787 +    This bit is a direct interrupt. */
24788 +#define ICU0_IM3_ISR_ASC0_E 0x00000004
24789 +/* Nothing
24790 +#define ICU0_IM3_ISR_ASC0_E_NULL 0x00000000 */
24791 +/** Write: Acknowledge the interrupt. */
24792 +#define ICU0_IM3_ISR_ASC0_E_INTACK 0x00000004
24793 +/** Read: Interrupt occurred. */
24794 +#define ICU0_IM3_ISR_ASC0_E_INTOCC 0x00000004
24795 +/** ASC0 Receive Interrupt
24796 +    This bit is a direct interrupt. */
24797 +#define ICU0_IM3_ISR_ASC0_R 0x00000002
24798 +/* Nothing
24799 +#define ICU0_IM3_ISR_ASC0_R_NULL 0x00000000 */
24800 +/** Write: Acknowledge the interrupt. */
24801 +#define ICU0_IM3_ISR_ASC0_R_INTACK 0x00000002
24802 +/** Read: Interrupt occurred. */
24803 +#define ICU0_IM3_ISR_ASC0_R_INTOCC 0x00000002
24804 +/** ASC0 Transmit Interrupt
24805 +    This bit is a direct interrupt. */
24806 +#define ICU0_IM3_ISR_ASC0_T 0x00000001
24807 +/* Nothing
24808 +#define ICU0_IM3_ISR_ASC0_T_NULL 0x00000000 */
24809 +/** Write: Acknowledge the interrupt. */
24810 +#define ICU0_IM3_ISR_ASC0_T_INTACK 0x00000001
24811 +/** Read: Interrupt occurred. */
24812 +#define ICU0_IM3_ISR_ASC0_T_INTOCC 0x00000001
24813 +
24814 +/* Fields of "IM3 Interrupt Enable Register" */
24815 +/** DFEV0, Channel 0 General Purpose Interrupt
24816 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24817 +#define ICU0_IM3_IER_DFEV0_1GP 0x80000000
24818 +/* Disable
24819 +#define ICU0_IM3_IER_DFEV0_1GP_DIS 0x00000000 */
24820 +/** Enable */
24821 +#define ICU0_IM3_IER_DFEV0_1GP_EN 0x80000000
24822 +/** DFEV0, Channel 0 Receive Interrupt
24823 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24824 +#define ICU0_IM3_IER_DFEV0_1RX 0x40000000
24825 +/* Disable
24826 +#define ICU0_IM3_IER_DFEV0_1RX_DIS 0x00000000 */
24827 +/** Enable */
24828 +#define ICU0_IM3_IER_DFEV0_1RX_EN 0x40000000
24829 +/** DFEV0, Channel 0 Transmit Interrupt
24830 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24831 +#define ICU0_IM3_IER_DFEV0_1TX 0x20000000
24832 +/* Disable
24833 +#define ICU0_IM3_IER_DFEV0_1TX_DIS 0x00000000 */
24834 +/** Enable */
24835 +#define ICU0_IM3_IER_DFEV0_1TX_EN 0x20000000
24836 +/** DFEV0, Channel 1 General Purpose Interrupt
24837 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24838 +#define ICU0_IM3_IER_DFEV0_2GP 0x10000000
24839 +/* Disable
24840 +#define ICU0_IM3_IER_DFEV0_2GP_DIS 0x00000000 */
24841 +/** Enable */
24842 +#define ICU0_IM3_IER_DFEV0_2GP_EN 0x10000000
24843 +/** DFEV0, Channel 1 Receive Interrupt
24844 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24845 +#define ICU0_IM3_IER_DFEV0_2RX 0x08000000
24846 +/* Disable
24847 +#define ICU0_IM3_IER_DFEV0_2RX_DIS 0x00000000 */
24848 +/** Enable */
24849 +#define ICU0_IM3_IER_DFEV0_2RX_EN 0x08000000
24850 +/** DFEV0, Channel 1 Transmit Interrupt
24851 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24852 +#define ICU0_IM3_IER_DFEV0_2TX 0x04000000
24853 +/* Disable
24854 +#define ICU0_IM3_IER_DFEV0_2TX_DIS 0x00000000 */
24855 +/** Enable */
24856 +#define ICU0_IM3_IER_DFEV0_2TX_EN 0x04000000
24857 +/** GPTC Timer/Counter 3B Interrupt
24858 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24859 +#define ICU0_IM3_IER_GPTC_TC3B 0x00200000
24860 +/* Disable
24861 +#define ICU0_IM3_IER_GPTC_TC3B_DIS 0x00000000 */
24862 +/** Enable */
24863 +#define ICU0_IM3_IER_GPTC_TC3B_EN 0x00200000
24864 +/** GPTC Timer/Counter 3A Interrupt
24865 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24866 +#define ICU0_IM3_IER_GPTC_TC3A 0x00100000
24867 +/* Disable
24868 +#define ICU0_IM3_IER_GPTC_TC3A_DIS 0x00000000 */
24869 +/** Enable */
24870 +#define ICU0_IM3_IER_GPTC_TC3A_EN 0x00100000
24871 +/** GPTC Timer/Counter 2B Interrupt
24872 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24873 +#define ICU0_IM3_IER_GPTC_TC2B 0x00080000
24874 +/* Disable
24875 +#define ICU0_IM3_IER_GPTC_TC2B_DIS 0x00000000 */
24876 +/** Enable */
24877 +#define ICU0_IM3_IER_GPTC_TC2B_EN 0x00080000
24878 +/** GPTC Timer/Counter 2A Interrupt
24879 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24880 +#define ICU0_IM3_IER_GPTC_TC2A 0x00040000
24881 +/* Disable
24882 +#define ICU0_IM3_IER_GPTC_TC2A_DIS 0x00000000 */
24883 +/** Enable */
24884 +#define ICU0_IM3_IER_GPTC_TC2A_EN 0x00040000
24885 +/** GPTC Timer/Counter 1B Interrupt
24886 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24887 +#define ICU0_IM3_IER_GPTC_TC1B 0x00020000
24888 +/* Disable
24889 +#define ICU0_IM3_IER_GPTC_TC1B_DIS 0x00000000 */
24890 +/** Enable */
24891 +#define ICU0_IM3_IER_GPTC_TC1B_EN 0x00020000
24892 +/** GPTC Timer/Counter 1A Interrupt
24893 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24894 +#define ICU0_IM3_IER_GPTC_TC1A 0x00010000
24895 +/* Disable
24896 +#define ICU0_IM3_IER_GPTC_TC1A_DIS 0x00000000 */
24897 +/** Enable */
24898 +#define ICU0_IM3_IER_GPTC_TC1A_EN 0x00010000
24899 +/** ASC1 Soft Flow Control Interrupt
24900 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24901 +#define ICU0_IM3_IER_ASC1_SFC 0x00008000
24902 +/* Disable
24903 +#define ICU0_IM3_IER_ASC1_SFC_DIS 0x00000000 */
24904 +/** Enable */
24905 +#define ICU0_IM3_IER_ASC1_SFC_EN 0x00008000
24906 +/** ASC1 Modem Status Interrupt
24907 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24908 +#define ICU0_IM3_IER_ASC1_MS 0x00004000
24909 +/* Disable
24910 +#define ICU0_IM3_IER_ASC1_MS_DIS 0x00000000 */
24911 +/** Enable */
24912 +#define ICU0_IM3_IER_ASC1_MS_EN 0x00004000
24913 +/** ASC1 Autobaud Detection Interrupt
24914 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24915 +#define ICU0_IM3_IER_ASC1_ABDET 0x00002000
24916 +/* Disable
24917 +#define ICU0_IM3_IER_ASC1_ABDET_DIS 0x00000000 */
24918 +/** Enable */
24919 +#define ICU0_IM3_IER_ASC1_ABDET_EN 0x00002000
24920 +/** ASC1 Autobaud Start Interrupt
24921 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24922 +#define ICU0_IM3_IER_ASC1_ABST 0x00001000
24923 +/* Disable
24924 +#define ICU0_IM3_IER_ASC1_ABST_DIS 0x00000000 */
24925 +/** Enable */
24926 +#define ICU0_IM3_IER_ASC1_ABST_EN 0x00001000
24927 +/** ASC1 Transmit Buffer Interrupt
24928 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24929 +#define ICU0_IM3_IER_ASC1_TB 0x00000800
24930 +/* Disable
24931 +#define ICU0_IM3_IER_ASC1_TB_DIS 0x00000000 */
24932 +/** Enable */
24933 +#define ICU0_IM3_IER_ASC1_TB_EN 0x00000800
24934 +/** ASC1 Error Interrupt
24935 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24936 +#define ICU0_IM3_IER_ASC1_E 0x00000400
24937 +/* Disable
24938 +#define ICU0_IM3_IER_ASC1_E_DIS 0x00000000 */
24939 +/** Enable */
24940 +#define ICU0_IM3_IER_ASC1_E_EN 0x00000400
24941 +/** ASC1 Receive Interrupt
24942 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24943 +#define ICU0_IM3_IER_ASC1_R 0x00000200
24944 +/* Disable
24945 +#define ICU0_IM3_IER_ASC1_R_DIS 0x00000000 */
24946 +/** Enable */
24947 +#define ICU0_IM3_IER_ASC1_R_EN 0x00000200
24948 +/** ASC1 Transmit Interrupt
24949 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24950 +#define ICU0_IM3_IER_ASC1_T 0x00000100
24951 +/* Disable
24952 +#define ICU0_IM3_IER_ASC1_T_DIS 0x00000000 */
24953 +/** Enable */
24954 +#define ICU0_IM3_IER_ASC1_T_EN 0x00000100
24955 +/** ASC0 Soft Flow Control Interrupt
24956 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24957 +#define ICU0_IM3_IER_ASC0_SFC 0x00000080
24958 +/* Disable
24959 +#define ICU0_IM3_IER_ASC0_SFC_DIS 0x00000000 */
24960 +/** Enable */
24961 +#define ICU0_IM3_IER_ASC0_SFC_EN 0x00000080
24962 +/** ASC1 Modem Status Interrupt
24963 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24964 +#define ICU0_IM3_IER_ASC0_MS 0x00000040
24965 +/* Disable
24966 +#define ICU0_IM3_IER_ASC0_MS_DIS 0x00000000 */
24967 +/** Enable */
24968 +#define ICU0_IM3_IER_ASC0_MS_EN 0x00000040
24969 +/** ASC0 Autobaud Detection Interrupt
24970 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24971 +#define ICU0_IM3_IER_ASC0_ABDET 0x00000020
24972 +/* Disable
24973 +#define ICU0_IM3_IER_ASC0_ABDET_DIS 0x00000000 */
24974 +/** Enable */
24975 +#define ICU0_IM3_IER_ASC0_ABDET_EN 0x00000020
24976 +/** ASC0 Autobaud Start Interrupt
24977 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24978 +#define ICU0_IM3_IER_ASC0_ABST 0x00000010
24979 +/* Disable
24980 +#define ICU0_IM3_IER_ASC0_ABST_DIS 0x00000000 */
24981 +/** Enable */
24982 +#define ICU0_IM3_IER_ASC0_ABST_EN 0x00000010
24983 +/** ASC0 Transmit Buffer Interrupt
24984 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24985 +#define ICU0_IM3_IER_ASC0_TB 0x00000008
24986 +/* Disable
24987 +#define ICU0_IM3_IER_ASC0_TB_DIS 0x00000000 */
24988 +/** Enable */
24989 +#define ICU0_IM3_IER_ASC0_TB_EN 0x00000008
24990 +/** ASC0 Error Interrupt
24991 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24992 +#define ICU0_IM3_IER_ASC0_E 0x00000004
24993 +/* Disable
24994 +#define ICU0_IM3_IER_ASC0_E_DIS 0x00000000 */
24995 +/** Enable */
24996 +#define ICU0_IM3_IER_ASC0_E_EN 0x00000004
24997 +/** ASC0 Receive Interrupt
24998 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
24999 +#define ICU0_IM3_IER_ASC0_R 0x00000002
25000 +/* Disable
25001 +#define ICU0_IM3_IER_ASC0_R_DIS 0x00000000 */
25002 +/** Enable */
25003 +#define ICU0_IM3_IER_ASC0_R_EN 0x00000002
25004 +/** ASC0 Transmit Interrupt
25005 +    Interrupt enable bit for the corresponding bit in the IM3_ISR register. */
25006 +#define ICU0_IM3_IER_ASC0_T 0x00000001
25007 +/* Disable
25008 +#define ICU0_IM3_IER_ASC0_T_DIS 0x00000000 */
25009 +/** Enable */
25010 +#define ICU0_IM3_IER_ASC0_T_EN 0x00000001
25011 +
25012 +/* Fields of "IM3 Interrupt Output Status Register" */
25013 +/** DFEV0, Channel 0 General Purpose Interrupt
25014 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25015 +#define ICU0_IM3_IOSR_DFEV0_1GP 0x80000000
25016 +/* Nothing
25017 +#define ICU0_IM3_IOSR_DFEV0_1GP_NULL 0x00000000 */
25018 +/** Read: Interrupt occurred. */
25019 +#define ICU0_IM3_IOSR_DFEV0_1GP_INTOCC 0x80000000
25020 +/** DFEV0, Channel 0 Receive Interrupt
25021 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25022 +#define ICU0_IM3_IOSR_DFEV0_1RX 0x40000000
25023 +/* Nothing
25024 +#define ICU0_IM3_IOSR_DFEV0_1RX_NULL 0x00000000 */
25025 +/** Read: Interrupt occurred. */
25026 +#define ICU0_IM3_IOSR_DFEV0_1RX_INTOCC 0x40000000
25027 +/** DFEV0, Channel 0 Transmit Interrupt
25028 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25029 +#define ICU0_IM3_IOSR_DFEV0_1TX 0x20000000
25030 +/* Nothing
25031 +#define ICU0_IM3_IOSR_DFEV0_1TX_NULL 0x00000000 */
25032 +/** Read: Interrupt occurred. */
25033 +#define ICU0_IM3_IOSR_DFEV0_1TX_INTOCC 0x20000000
25034 +/** DFEV0, Channel 1 General Purpose Interrupt
25035 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25036 +#define ICU0_IM3_IOSR_DFEV0_2GP 0x10000000
25037 +/* Nothing
25038 +#define ICU0_IM3_IOSR_DFEV0_2GP_NULL 0x00000000 */
25039 +/** Read: Interrupt occurred. */
25040 +#define ICU0_IM3_IOSR_DFEV0_2GP_INTOCC 0x10000000
25041 +/** DFEV0, Channel 1 Receive Interrupt
25042 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25043 +#define ICU0_IM3_IOSR_DFEV0_2RX 0x08000000
25044 +/* Nothing
25045 +#define ICU0_IM3_IOSR_DFEV0_2RX_NULL 0x00000000 */
25046 +/** Read: Interrupt occurred. */
25047 +#define ICU0_IM3_IOSR_DFEV0_2RX_INTOCC 0x08000000
25048 +/** DFEV0, Channel 1 Transmit Interrupt
25049 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25050 +#define ICU0_IM3_IOSR_DFEV0_2TX 0x04000000
25051 +/* Nothing
25052 +#define ICU0_IM3_IOSR_DFEV0_2TX_NULL 0x00000000 */
25053 +/** Read: Interrupt occurred. */
25054 +#define ICU0_IM3_IOSR_DFEV0_2TX_INTOCC 0x04000000
25055 +/** GPTC Timer/Counter 3B Interrupt
25056 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25057 +#define ICU0_IM3_IOSR_GPTC_TC3B 0x00200000
25058 +/* Nothing
25059 +#define ICU0_IM3_IOSR_GPTC_TC3B_NULL 0x00000000 */
25060 +/** Read: Interrupt occurred. */
25061 +#define ICU0_IM3_IOSR_GPTC_TC3B_INTOCC 0x00200000
25062 +/** GPTC Timer/Counter 3A Interrupt
25063 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25064 +#define ICU0_IM3_IOSR_GPTC_TC3A 0x00100000
25065 +/* Nothing
25066 +#define ICU0_IM3_IOSR_GPTC_TC3A_NULL 0x00000000 */
25067 +/** Read: Interrupt occurred. */
25068 +#define ICU0_IM3_IOSR_GPTC_TC3A_INTOCC 0x00100000
25069 +/** GPTC Timer/Counter 2B Interrupt
25070 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25071 +#define ICU0_IM3_IOSR_GPTC_TC2B 0x00080000
25072 +/* Nothing
25073 +#define ICU0_IM3_IOSR_GPTC_TC2B_NULL 0x00000000 */
25074 +/** Read: Interrupt occurred. */
25075 +#define ICU0_IM3_IOSR_GPTC_TC2B_INTOCC 0x00080000
25076 +/** GPTC Timer/Counter 2A Interrupt
25077 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25078 +#define ICU0_IM3_IOSR_GPTC_TC2A 0x00040000
25079 +/* Nothing
25080 +#define ICU0_IM3_IOSR_GPTC_TC2A_NULL 0x00000000 */
25081 +/** Read: Interrupt occurred. */
25082 +#define ICU0_IM3_IOSR_GPTC_TC2A_INTOCC 0x00040000
25083 +/** GPTC Timer/Counter 1B Interrupt
25084 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25085 +#define ICU0_IM3_IOSR_GPTC_TC1B 0x00020000
25086 +/* Nothing
25087 +#define ICU0_IM3_IOSR_GPTC_TC1B_NULL 0x00000000 */
25088 +/** Read: Interrupt occurred. */
25089 +#define ICU0_IM3_IOSR_GPTC_TC1B_INTOCC 0x00020000
25090 +/** GPTC Timer/Counter 1A Interrupt
25091 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25092 +#define ICU0_IM3_IOSR_GPTC_TC1A 0x00010000
25093 +/* Nothing
25094 +#define ICU0_IM3_IOSR_GPTC_TC1A_NULL 0x00000000 */
25095 +/** Read: Interrupt occurred. */
25096 +#define ICU0_IM3_IOSR_GPTC_TC1A_INTOCC 0x00010000
25097 +/** ASC1 Soft Flow Control Interrupt
25098 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25099 +#define ICU0_IM3_IOSR_ASC1_SFC 0x00008000
25100 +/* Nothing
25101 +#define ICU0_IM3_IOSR_ASC1_SFC_NULL 0x00000000 */
25102 +/** Read: Interrupt occurred. */
25103 +#define ICU0_IM3_IOSR_ASC1_SFC_INTOCC 0x00008000
25104 +/** ASC1 Modem Status Interrupt
25105 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25106 +#define ICU0_IM3_IOSR_ASC1_MS 0x00004000
25107 +/* Nothing
25108 +#define ICU0_IM3_IOSR_ASC1_MS_NULL 0x00000000 */
25109 +/** Read: Interrupt occurred. */
25110 +#define ICU0_IM3_IOSR_ASC1_MS_INTOCC 0x00004000
25111 +/** ASC1 Autobaud Detection Interrupt
25112 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25113 +#define ICU0_IM3_IOSR_ASC1_ABDET 0x00002000
25114 +/* Nothing
25115 +#define ICU0_IM3_IOSR_ASC1_ABDET_NULL 0x00000000 */
25116 +/** Read: Interrupt occurred. */
25117 +#define ICU0_IM3_IOSR_ASC1_ABDET_INTOCC 0x00002000
25118 +/** ASC1 Autobaud Start Interrupt
25119 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25120 +#define ICU0_IM3_IOSR_ASC1_ABST 0x00001000
25121 +/* Nothing
25122 +#define ICU0_IM3_IOSR_ASC1_ABST_NULL 0x00000000 */
25123 +/** Read: Interrupt occurred. */
25124 +#define ICU0_IM3_IOSR_ASC1_ABST_INTOCC 0x00001000
25125 +/** ASC1 Transmit Buffer Interrupt
25126 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25127 +#define ICU0_IM3_IOSR_ASC1_TB 0x00000800
25128 +/* Nothing
25129 +#define ICU0_IM3_IOSR_ASC1_TB_NULL 0x00000000 */
25130 +/** Read: Interrupt occurred. */
25131 +#define ICU0_IM3_IOSR_ASC1_TB_INTOCC 0x00000800
25132 +/** ASC1 Error Interrupt
25133 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25134 +#define ICU0_IM3_IOSR_ASC1_E 0x00000400
25135 +/* Nothing
25136 +#define ICU0_IM3_IOSR_ASC1_E_NULL 0x00000000 */
25137 +/** Read: Interrupt occurred. */
25138 +#define ICU0_IM3_IOSR_ASC1_E_INTOCC 0x00000400
25139 +/** ASC1 Receive Interrupt
25140 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25141 +#define ICU0_IM3_IOSR_ASC1_R 0x00000200
25142 +/* Nothing
25143 +#define ICU0_IM3_IOSR_ASC1_R_NULL 0x00000000 */
25144 +/** Read: Interrupt occurred. */
25145 +#define ICU0_IM3_IOSR_ASC1_R_INTOCC 0x00000200
25146 +/** ASC1 Transmit Interrupt
25147 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25148 +#define ICU0_IM3_IOSR_ASC1_T 0x00000100
25149 +/* Nothing
25150 +#define ICU0_IM3_IOSR_ASC1_T_NULL 0x00000000 */
25151 +/** Read: Interrupt occurred. */
25152 +#define ICU0_IM3_IOSR_ASC1_T_INTOCC 0x00000100
25153 +/** ASC0 Soft Flow Control Interrupt
25154 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25155 +#define ICU0_IM3_IOSR_ASC0_SFC 0x00000080
25156 +/* Nothing
25157 +#define ICU0_IM3_IOSR_ASC0_SFC_NULL 0x00000000 */
25158 +/** Read: Interrupt occurred. */
25159 +#define ICU0_IM3_IOSR_ASC0_SFC_INTOCC 0x00000080
25160 +/** ASC1 Modem Status Interrupt
25161 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25162 +#define ICU0_IM3_IOSR_ASC0_MS 0x00000040
25163 +/* Nothing
25164 +#define ICU0_IM3_IOSR_ASC0_MS_NULL 0x00000000 */
25165 +/** Read: Interrupt occurred. */
25166 +#define ICU0_IM3_IOSR_ASC0_MS_INTOCC 0x00000040
25167 +/** ASC0 Autobaud Detection Interrupt
25168 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25169 +#define ICU0_IM3_IOSR_ASC0_ABDET 0x00000020
25170 +/* Nothing
25171 +#define ICU0_IM3_IOSR_ASC0_ABDET_NULL 0x00000000 */
25172 +/** Read: Interrupt occurred. */
25173 +#define ICU0_IM3_IOSR_ASC0_ABDET_INTOCC 0x00000020
25174 +/** ASC0 Autobaud Start Interrupt
25175 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25176 +#define ICU0_IM3_IOSR_ASC0_ABST 0x00000010
25177 +/* Nothing
25178 +#define ICU0_IM3_IOSR_ASC0_ABST_NULL 0x00000000 */
25179 +/** Read: Interrupt occurred. */
25180 +#define ICU0_IM3_IOSR_ASC0_ABST_INTOCC 0x00000010
25181 +/** ASC0 Transmit Buffer Interrupt
25182 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25183 +#define ICU0_IM3_IOSR_ASC0_TB 0x00000008
25184 +/* Nothing
25185 +#define ICU0_IM3_IOSR_ASC0_TB_NULL 0x00000000 */
25186 +/** Read: Interrupt occurred. */
25187 +#define ICU0_IM3_IOSR_ASC0_TB_INTOCC 0x00000008
25188 +/** ASC0 Error Interrupt
25189 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25190 +#define ICU0_IM3_IOSR_ASC0_E 0x00000004
25191 +/* Nothing
25192 +#define ICU0_IM3_IOSR_ASC0_E_NULL 0x00000000 */
25193 +/** Read: Interrupt occurred. */
25194 +#define ICU0_IM3_IOSR_ASC0_E_INTOCC 0x00000004
25195 +/** ASC0 Receive Interrupt
25196 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25197 +#define ICU0_IM3_IOSR_ASC0_R 0x00000002
25198 +/* Nothing
25199 +#define ICU0_IM3_IOSR_ASC0_R_NULL 0x00000000 */
25200 +/** Read: Interrupt occurred. */
25201 +#define ICU0_IM3_IOSR_ASC0_R_INTOCC 0x00000002
25202 +/** ASC0 Transmit Interrupt
25203 +    Masked interrupt bit for the corresponding bit in the IM3_ISR register. */
25204 +#define ICU0_IM3_IOSR_ASC0_T 0x00000001
25205 +/* Nothing
25206 +#define ICU0_IM3_IOSR_ASC0_T_NULL 0x00000000 */
25207 +/** Read: Interrupt occurred. */
25208 +#define ICU0_IM3_IOSR_ASC0_T_INTOCC 0x00000001
25209 +
25210 +/* Fields of "IM3 Interrupt Request Set Register" */
25211 +/** DFEV0, Channel 0 General Purpose Interrupt
25212 +    Software control for the corresponding bit in the IM3_ISR register. */
25213 +#define ICU0_IM3_IRSR_DFEV0_1GP 0x80000000
25214 +/** DFEV0, Channel 0 Receive Interrupt
25215 +    Software control for the corresponding bit in the IM3_ISR register. */
25216 +#define ICU0_IM3_IRSR_DFEV0_1RX 0x40000000
25217 +/** DFEV0, Channel 0 Transmit Interrupt
25218 +    Software control for the corresponding bit in the IM3_ISR register. */
25219 +#define ICU0_IM3_IRSR_DFEV0_1TX 0x20000000
25220 +/** DFEV0, Channel 1 General Purpose Interrupt
25221 +    Software control for the corresponding bit in the IM3_ISR register. */
25222 +#define ICU0_IM3_IRSR_DFEV0_2GP 0x10000000
25223 +/** DFEV0, Channel 1 Receive Interrupt
25224 +    Software control for the corresponding bit in the IM3_ISR register. */
25225 +#define ICU0_IM3_IRSR_DFEV0_2RX 0x08000000
25226 +/** DFEV0, Channel 1 Transmit Interrupt
25227 +    Software control for the corresponding bit in the IM3_ISR register. */
25228 +#define ICU0_IM3_IRSR_DFEV0_2TX 0x04000000
25229 +/** GPTC Timer/Counter 3B Interrupt
25230 +    Software control for the corresponding bit in the IM3_ISR register. */
25231 +#define ICU0_IM3_IRSR_GPTC_TC3B 0x00200000
25232 +/** GPTC Timer/Counter 3A Interrupt
25233 +    Software control for the corresponding bit in the IM3_ISR register. */
25234 +#define ICU0_IM3_IRSR_GPTC_TC3A 0x00100000
25235 +/** GPTC Timer/Counter 2B Interrupt
25236 +    Software control for the corresponding bit in the IM3_ISR register. */
25237 +#define ICU0_IM3_IRSR_GPTC_TC2B 0x00080000
25238 +/** GPTC Timer/Counter 2A Interrupt
25239 +    Software control for the corresponding bit in the IM3_ISR register. */
25240 +#define ICU0_IM3_IRSR_GPTC_TC2A 0x00040000
25241 +/** GPTC Timer/Counter 1B Interrupt
25242 +    Software control for the corresponding bit in the IM3_ISR register. */
25243 +#define ICU0_IM3_IRSR_GPTC_TC1B 0x00020000
25244 +/** GPTC Timer/Counter 1A Interrupt
25245 +    Software control for the corresponding bit in the IM3_ISR register. */
25246 +#define ICU0_IM3_IRSR_GPTC_TC1A 0x00010000
25247 +/** ASC1 Soft Flow Control Interrupt
25248 +    Software control for the corresponding bit in the IM3_ISR register. */
25249 +#define ICU0_IM3_IRSR_ASC1_SFC 0x00008000
25250 +/** ASC1 Modem Status Interrupt
25251 +    Software control for the corresponding bit in the IM3_ISR register. */
25252 +#define ICU0_IM3_IRSR_ASC1_MS 0x00004000
25253 +/** ASC1 Autobaud Detection Interrupt
25254 +    Software control for the corresponding bit in the IM3_ISR register. */
25255 +#define ICU0_IM3_IRSR_ASC1_ABDET 0x00002000
25256 +/** ASC1 Autobaud Start Interrupt
25257 +    Software control for the corresponding bit in the IM3_ISR register. */
25258 +#define ICU0_IM3_IRSR_ASC1_ABST 0x00001000
25259 +/** ASC1 Transmit Buffer Interrupt
25260 +    Software control for the corresponding bit in the IM3_ISR register. */
25261 +#define ICU0_IM3_IRSR_ASC1_TB 0x00000800
25262 +/** ASC1 Error Interrupt
25263 +    Software control for the corresponding bit in the IM3_ISR register. */
25264 +#define ICU0_IM3_IRSR_ASC1_E 0x00000400
25265 +/** ASC1 Receive Interrupt
25266 +    Software control for the corresponding bit in the IM3_ISR register. */
25267 +#define ICU0_IM3_IRSR_ASC1_R 0x00000200
25268 +/** ASC1 Transmit Interrupt
25269 +    Software control for the corresponding bit in the IM3_ISR register. */
25270 +#define ICU0_IM3_IRSR_ASC1_T 0x00000100
25271 +/** ASC0 Soft Flow Control Interrupt
25272 +    Software control for the corresponding bit in the IM3_ISR register. */
25273 +#define ICU0_IM3_IRSR_ASC0_SFC 0x00000080
25274 +/** ASC1 Modem Status Interrupt
25275 +    Software control for the corresponding bit in the IM3_ISR register. */
25276 +#define ICU0_IM3_IRSR_ASC0_MS 0x00000040
25277 +/** ASC0 Autobaud Detection Interrupt
25278 +    Software control for the corresponding bit in the IM3_ISR register. */
25279 +#define ICU0_IM3_IRSR_ASC0_ABDET 0x00000020
25280 +/** ASC0 Autobaud Start Interrupt
25281 +    Software control for the corresponding bit in the IM3_ISR register. */
25282 +#define ICU0_IM3_IRSR_ASC0_ABST 0x00000010
25283 +/** ASC0 Transmit Buffer Interrupt
25284 +    Software control for the corresponding bit in the IM3_ISR register. */
25285 +#define ICU0_IM3_IRSR_ASC0_TB 0x00000008
25286 +/** ASC0 Error Interrupt
25287 +    Software control for the corresponding bit in the IM3_ISR register. */
25288 +#define ICU0_IM3_IRSR_ASC0_E 0x00000004
25289 +/** ASC0 Receive Interrupt
25290 +    Software control for the corresponding bit in the IM3_ISR register. */
25291 +#define ICU0_IM3_IRSR_ASC0_R 0x00000002
25292 +/** ASC0 Transmit Interrupt
25293 +    Software control for the corresponding bit in the IM3_ISR register. */
25294 +#define ICU0_IM3_IRSR_ASC0_T 0x00000001
25295 +
25296 +/* Fields of "IM3 Interrupt Mode Register" */
25297 +/** DFEV0, Channel 0 General Purpose Interrupt
25298 +    Type of interrupt. */
25299 +#define ICU0_IM3_IMR_DFEV0_1GP 0x80000000
25300 +/* Indirect Interrupt.
25301 +#define ICU0_IM3_IMR_DFEV0_1GP_IND 0x00000000 */
25302 +/** Direct Interrupt. */
25303 +#define ICU0_IM3_IMR_DFEV0_1GP_DIR 0x80000000
25304 +/** DFEV0, Channel 0 Receive Interrupt
25305 +    Type of interrupt. */
25306 +#define ICU0_IM3_IMR_DFEV0_1RX 0x40000000
25307 +/* Indirect Interrupt.
25308 +#define ICU0_IM3_IMR_DFEV0_1RX_IND 0x00000000 */
25309 +/** Direct Interrupt. */
25310 +#define ICU0_IM3_IMR_DFEV0_1RX_DIR 0x40000000
25311 +/** DFEV0, Channel 0 Transmit Interrupt
25312 +    Type of interrupt. */
25313 +#define ICU0_IM3_IMR_DFEV0_1TX 0x20000000
25314 +/* Indirect Interrupt.
25315 +#define ICU0_IM3_IMR_DFEV0_1TX_IND 0x00000000 */
25316 +/** Direct Interrupt. */
25317 +#define ICU0_IM3_IMR_DFEV0_1TX_DIR 0x20000000
25318 +/** DFEV0, Channel 1 General Purpose Interrupt
25319 +    Type of interrupt. */
25320 +#define ICU0_IM3_IMR_DFEV0_2GP 0x10000000
25321 +/* Indirect Interrupt.
25322 +#define ICU0_IM3_IMR_DFEV0_2GP_IND 0x00000000 */
25323 +/** Direct Interrupt. */
25324 +#define ICU0_IM3_IMR_DFEV0_2GP_DIR 0x10000000
25325 +/** DFEV0, Channel 1 Receive Interrupt
25326 +    Type of interrupt. */
25327 +#define ICU0_IM3_IMR_DFEV0_2RX 0x08000000
25328 +/* Indirect Interrupt.
25329 +#define ICU0_IM3_IMR_DFEV0_2RX_IND 0x00000000 */
25330 +/** Direct Interrupt. */
25331 +#define ICU0_IM3_IMR_DFEV0_2RX_DIR 0x08000000
25332 +/** DFEV0, Channel 1 Transmit Interrupt
25333 +    Type of interrupt. */
25334 +#define ICU0_IM3_IMR_DFEV0_2TX 0x04000000
25335 +/* Indirect Interrupt.
25336 +#define ICU0_IM3_IMR_DFEV0_2TX_IND 0x00000000 */
25337 +/** Direct Interrupt. */
25338 +#define ICU0_IM3_IMR_DFEV0_2TX_DIR 0x04000000
25339 +/** GPTC Timer/Counter 3B Interrupt
25340 +    Type of interrupt. */
25341 +#define ICU0_IM3_IMR_GPTC_TC3B 0x00200000
25342 +/* Indirect Interrupt.
25343 +#define ICU0_IM3_IMR_GPTC_TC3B_IND 0x00000000 */
25344 +/** Direct Interrupt. */
25345 +#define ICU0_IM3_IMR_GPTC_TC3B_DIR 0x00200000
25346 +/** GPTC Timer/Counter 3A Interrupt
25347 +    Type of interrupt. */
25348 +#define ICU0_IM3_IMR_GPTC_TC3A 0x00100000
25349 +/* Indirect Interrupt.
25350 +#define ICU0_IM3_IMR_GPTC_TC3A_IND 0x00000000 */
25351 +/** Direct Interrupt. */
25352 +#define ICU0_IM3_IMR_GPTC_TC3A_DIR 0x00100000
25353 +/** GPTC Timer/Counter 2B Interrupt
25354 +    Type of interrupt. */
25355 +#define ICU0_IM3_IMR_GPTC_TC2B 0x00080000
25356 +/* Indirect Interrupt.
25357 +#define ICU0_IM3_IMR_GPTC_TC2B_IND 0x00000000 */
25358 +/** Direct Interrupt. */
25359 +#define ICU0_IM3_IMR_GPTC_TC2B_DIR 0x00080000
25360 +/** GPTC Timer/Counter 2A Interrupt
25361 +    Type of interrupt. */
25362 +#define ICU0_IM3_IMR_GPTC_TC2A 0x00040000
25363 +/* Indirect Interrupt.
25364 +#define ICU0_IM3_IMR_GPTC_TC2A_IND 0x00000000 */
25365 +/** Direct Interrupt. */
25366 +#define ICU0_IM3_IMR_GPTC_TC2A_DIR 0x00040000
25367 +/** GPTC Timer/Counter 1B Interrupt
25368 +    Type of interrupt. */
25369 +#define ICU0_IM3_IMR_GPTC_TC1B 0x00020000
25370 +/* Indirect Interrupt.
25371 +#define ICU0_IM3_IMR_GPTC_TC1B_IND 0x00000000 */
25372 +/** Direct Interrupt. */
25373 +#define ICU0_IM3_IMR_GPTC_TC1B_DIR 0x00020000
25374 +/** GPTC Timer/Counter 1A Interrupt
25375 +    Type of interrupt. */
25376 +#define ICU0_IM3_IMR_GPTC_TC1A 0x00010000
25377 +/* Indirect Interrupt.
25378 +#define ICU0_IM3_IMR_GPTC_TC1A_IND 0x00000000 */
25379 +/** Direct Interrupt. */
25380 +#define ICU0_IM3_IMR_GPTC_TC1A_DIR 0x00010000
25381 +/** ASC1 Soft Flow Control Interrupt
25382 +    Type of interrupt. */
25383 +#define ICU0_IM3_IMR_ASC1_SFC 0x00008000
25384 +/* Indirect Interrupt.
25385 +#define ICU0_IM3_IMR_ASC1_SFC_IND 0x00000000 */
25386 +/** Direct Interrupt. */
25387 +#define ICU0_IM3_IMR_ASC1_SFC_DIR 0x00008000
25388 +/** ASC1 Modem Status Interrupt
25389 +    Type of interrupt. */
25390 +#define ICU0_IM3_IMR_ASC1_MS 0x00004000
25391 +/* Indirect Interrupt.
25392 +#define ICU0_IM3_IMR_ASC1_MS_IND 0x00000000 */
25393 +/** Direct Interrupt. */
25394 +#define ICU0_IM3_IMR_ASC1_MS_DIR 0x00004000
25395 +/** ASC1 Autobaud Detection Interrupt
25396 +    Type of interrupt. */
25397 +#define ICU0_IM3_IMR_ASC1_ABDET 0x00002000
25398 +/* Indirect Interrupt.
25399 +#define ICU0_IM3_IMR_ASC1_ABDET_IND 0x00000000 */
25400 +/** Direct Interrupt. */
25401 +#define ICU0_IM3_IMR_ASC1_ABDET_DIR 0x00002000
25402 +/** ASC1 Autobaud Start Interrupt
25403 +    Type of interrupt. */
25404 +#define ICU0_IM3_IMR_ASC1_ABST 0x00001000
25405 +/* Indirect Interrupt.
25406 +#define ICU0_IM3_IMR_ASC1_ABST_IND 0x00000000 */
25407 +/** Direct Interrupt. */
25408 +#define ICU0_IM3_IMR_ASC1_ABST_DIR 0x00001000
25409 +/** ASC1 Transmit Buffer Interrupt
25410 +    Type of interrupt. */
25411 +#define ICU0_IM3_IMR_ASC1_TB 0x00000800
25412 +/* Indirect Interrupt.
25413 +#define ICU0_IM3_IMR_ASC1_TB_IND 0x00000000 */
25414 +/** Direct Interrupt. */
25415 +#define ICU0_IM3_IMR_ASC1_TB_DIR 0x00000800
25416 +/** ASC1 Error Interrupt
25417 +    Type of interrupt. */
25418 +#define ICU0_IM3_IMR_ASC1_E 0x00000400
25419 +/* Indirect Interrupt.
25420 +#define ICU0_IM3_IMR_ASC1_E_IND 0x00000000 */
25421 +/** Direct Interrupt. */
25422 +#define ICU0_IM3_IMR_ASC1_E_DIR 0x00000400
25423 +/** ASC1 Receive Interrupt
25424 +    Type of interrupt. */
25425 +#define ICU0_IM3_IMR_ASC1_R 0x00000200
25426 +/* Indirect Interrupt.
25427 +#define ICU0_IM3_IMR_ASC1_R_IND 0x00000000 */
25428 +/** Direct Interrupt. */
25429 +#define ICU0_IM3_IMR_ASC1_R_DIR 0x00000200
25430 +/** ASC1 Transmit Interrupt
25431 +    Type of interrupt. */
25432 +#define ICU0_IM3_IMR_ASC1_T 0x00000100
25433 +/* Indirect Interrupt.
25434 +#define ICU0_IM3_IMR_ASC1_T_IND 0x00000000 */
25435 +/** Direct Interrupt. */
25436 +#define ICU0_IM3_IMR_ASC1_T_DIR 0x00000100
25437 +/** ASC0 Soft Flow Control Interrupt
25438 +    Type of interrupt. */
25439 +#define ICU0_IM3_IMR_ASC0_SFC 0x00000080
25440 +/* Indirect Interrupt.
25441 +#define ICU0_IM3_IMR_ASC0_SFC_IND 0x00000000 */
25442 +/** Direct Interrupt. */
25443 +#define ICU0_IM3_IMR_ASC0_SFC_DIR 0x00000080
25444 +/** ASC1 Modem Status Interrupt
25445 +    Type of interrupt. */
25446 +#define ICU0_IM3_IMR_ASC0_MS 0x00000040
25447 +/* Indirect Interrupt.
25448 +#define ICU0_IM3_IMR_ASC0_MS_IND 0x00000000 */
25449 +/** Direct Interrupt. */
25450 +#define ICU0_IM3_IMR_ASC0_MS_DIR 0x00000040
25451 +/** ASC0 Autobaud Detection Interrupt
25452 +    Type of interrupt. */
25453 +#define ICU0_IM3_IMR_ASC0_ABDET 0x00000020
25454 +/* Indirect Interrupt.
25455 +#define ICU0_IM3_IMR_ASC0_ABDET_IND 0x00000000 */
25456 +/** Direct Interrupt. */
25457 +#define ICU0_IM3_IMR_ASC0_ABDET_DIR 0x00000020
25458 +/** ASC0 Autobaud Start Interrupt
25459 +    Type of interrupt. */
25460 +#define ICU0_IM3_IMR_ASC0_ABST 0x00000010
25461 +/* Indirect Interrupt.
25462 +#define ICU0_IM3_IMR_ASC0_ABST_IND 0x00000000 */
25463 +/** Direct Interrupt. */
25464 +#define ICU0_IM3_IMR_ASC0_ABST_DIR 0x00000010
25465 +/** ASC0 Transmit Buffer Interrupt
25466 +    Type of interrupt. */
25467 +#define ICU0_IM3_IMR_ASC0_TB 0x00000008
25468 +/* Indirect Interrupt.
25469 +#define ICU0_IM3_IMR_ASC0_TB_IND 0x00000000 */
25470 +/** Direct Interrupt. */
25471 +#define ICU0_IM3_IMR_ASC0_TB_DIR 0x00000008
25472 +/** ASC0 Error Interrupt
25473 +    Type of interrupt. */
25474 +#define ICU0_IM3_IMR_ASC0_E 0x00000004
25475 +/* Indirect Interrupt.
25476 +#define ICU0_IM3_IMR_ASC0_E_IND 0x00000000 */
25477 +/** Direct Interrupt. */
25478 +#define ICU0_IM3_IMR_ASC0_E_DIR 0x00000004
25479 +/** ASC0 Receive Interrupt
25480 +    Type of interrupt. */
25481 +#define ICU0_IM3_IMR_ASC0_R 0x00000002
25482 +/* Indirect Interrupt.
25483 +#define ICU0_IM3_IMR_ASC0_R_IND 0x00000000 */
25484 +/** Direct Interrupt. */
25485 +#define ICU0_IM3_IMR_ASC0_R_DIR 0x00000002
25486 +/** ASC0 Transmit Interrupt
25487 +    Type of interrupt. */
25488 +#define ICU0_IM3_IMR_ASC0_T 0x00000001
25489 +/* Indirect Interrupt.
25490 +#define ICU0_IM3_IMR_ASC0_T_IND 0x00000000 */
25491 +/** Direct Interrupt. */
25492 +#define ICU0_IM3_IMR_ASC0_T_DIR 0x00000001
25493 +
25494 +/* Fields of "IM4 Interrupt Status Register" */
25495 +/** VPE0 Performance Monitoring Counter Interrupt
25496 +    This bit is an indirect interrupt. */
25497 +#define ICU0_IM4_ISR_VPE0_PMCIR 0x80000000
25498 +/* Nothing
25499 +#define ICU0_IM4_ISR_VPE0_PMCIR_NULL 0x00000000 */
25500 +/** Write: Acknowledge the interrupt. */
25501 +#define ICU0_IM4_ISR_VPE0_PMCIR_INTACK 0x80000000
25502 +/** Read: Interrupt occurred. */
25503 +#define ICU0_IM4_ISR_VPE0_PMCIR_INTOCC 0x80000000
25504 +/** VPE0 Error Level Flag Interrupt
25505 +    This bit is an indirect interrupt. */
25506 +#define ICU0_IM4_ISR_VPE0_ERL 0x40000000
25507 +/* Nothing
25508 +#define ICU0_IM4_ISR_VPE0_ERL_NULL 0x00000000 */
25509 +/** Write: Acknowledge the interrupt. */
25510 +#define ICU0_IM4_ISR_VPE0_ERL_INTACK 0x40000000
25511 +/** Read: Interrupt occurred. */
25512 +#define ICU0_IM4_ISR_VPE0_ERL_INTOCC 0x40000000
25513 +/** VPE0 Exception Level Flag Interrupt
25514 +    This bit is an indirect interrupt. */
25515 +#define ICU0_IM4_ISR_VPE0_EXL 0x20000000
25516 +/* Nothing
25517 +#define ICU0_IM4_ISR_VPE0_EXL_NULL 0x00000000 */
25518 +/** Write: Acknowledge the interrupt. */
25519 +#define ICU0_IM4_ISR_VPE0_EXL_INTACK 0x20000000
25520 +/** Read: Interrupt occurred. */
25521 +#define ICU0_IM4_ISR_VPE0_EXL_INTOCC 0x20000000
25522 +/** MPS Bin. Sem Interrupt to VPE0
25523 +    This bit is an indirect interrupt. */
25524 +#define ICU0_IM4_ISR_MPS_IR8 0x00400000
25525 +/* Nothing
25526 +#define ICU0_IM4_ISR_MPS_IR8_NULL 0x00000000 */
25527 +/** Write: Acknowledge the interrupt. */
25528 +#define ICU0_IM4_ISR_MPS_IR8_INTACK 0x00400000
25529 +/** Read: Interrupt occurred. */
25530 +#define ICU0_IM4_ISR_MPS_IR8_INTOCC 0x00400000
25531 +/** MPS Global Interrupt to VPE0
25532 +    This bit is an indirect interrupt. */
25533 +#define ICU0_IM4_ISR_MPS_IR7 0x00200000
25534 +/* Nothing
25535 +#define ICU0_IM4_ISR_MPS_IR7_NULL 0x00000000 */
25536 +/** Write: Acknowledge the interrupt. */
25537 +#define ICU0_IM4_ISR_MPS_IR7_INTACK 0x00200000
25538 +/** Read: Interrupt occurred. */
25539 +#define ICU0_IM4_ISR_MPS_IR7_INTOCC 0x00200000
25540 +/** MPS Status Interrupt #6 (VPE1 to VPE0)
25541 +    This bit is an indirect interrupt. */
25542 +#define ICU0_IM4_ISR_MPS_IR6 0x00100000
25543 +/* Nothing
25544 +#define ICU0_IM4_ISR_MPS_IR6_NULL 0x00000000 */
25545 +/** Write: Acknowledge the interrupt. */
25546 +#define ICU0_IM4_ISR_MPS_IR6_INTACK 0x00100000
25547 +/** Read: Interrupt occurred. */
25548 +#define ICU0_IM4_ISR_MPS_IR6_INTOCC 0x00100000
25549 +/** MPS Status Interrupt #5 (VPE1 to VPE0)
25550 +    This bit is an indirect interrupt. */
25551 +#define ICU0_IM4_ISR_MPS_IR5 0x00080000
25552 +/* Nothing
25553 +#define ICU0_IM4_ISR_MPS_IR5_NULL 0x00000000 */
25554 +/** Write: Acknowledge the interrupt. */
25555 +#define ICU0_IM4_ISR_MPS_IR5_INTACK 0x00080000
25556 +/** Read: Interrupt occurred. */
25557 +#define ICU0_IM4_ISR_MPS_IR5_INTOCC 0x00080000
25558 +/** MPS Status Interrupt #4 (VPE1 to VPE0)
25559 +    This bit is an indirect interrupt. */
25560 +#define ICU0_IM4_ISR_MPS_IR4 0x00040000
25561 +/* Nothing
25562 +#define ICU0_IM4_ISR_MPS_IR4_NULL 0x00000000 */
25563 +/** Write: Acknowledge the interrupt. */
25564 +#define ICU0_IM4_ISR_MPS_IR4_INTACK 0x00040000
25565 +/** Read: Interrupt occurred. */
25566 +#define ICU0_IM4_ISR_MPS_IR4_INTOCC 0x00040000
25567 +/** MPS Status Interrupt #3 (VPE1 to VPE0)
25568 +    This bit is an indirect interrupt. */
25569 +#define ICU0_IM4_ISR_MPS_IR3 0x00020000
25570 +/* Nothing
25571 +#define ICU0_IM4_ISR_MPS_IR3_NULL 0x00000000 */
25572 +/** Write: Acknowledge the interrupt. */
25573 +#define ICU0_IM4_ISR_MPS_IR3_INTACK 0x00020000
25574 +/** Read: Interrupt occurred. */
25575 +#define ICU0_IM4_ISR_MPS_IR3_INTOCC 0x00020000
25576 +/** MPS Status Interrupt #2 (VPE1 to VPE0)
25577 +    This bit is an indirect interrupt. */
25578 +#define ICU0_IM4_ISR_MPS_IR2 0x00010000
25579 +/* Nothing
25580 +#define ICU0_IM4_ISR_MPS_IR2_NULL 0x00000000 */
25581 +/** Write: Acknowledge the interrupt. */
25582 +#define ICU0_IM4_ISR_MPS_IR2_INTACK 0x00010000
25583 +/** Read: Interrupt occurred. */
25584 +#define ICU0_IM4_ISR_MPS_IR2_INTOCC 0x00010000
25585 +/** MPS Status Interrupt #1 (VPE1 to VPE0)
25586 +    This bit is an indirect interrupt. */
25587 +#define ICU0_IM4_ISR_MPS_IR1 0x00008000
25588 +/* Nothing
25589 +#define ICU0_IM4_ISR_MPS_IR1_NULL 0x00000000 */
25590 +/** Write: Acknowledge the interrupt. */
25591 +#define ICU0_IM4_ISR_MPS_IR1_INTACK 0x00008000
25592 +/** Read: Interrupt occurred. */
25593 +#define ICU0_IM4_ISR_MPS_IR1_INTOCC 0x00008000
25594 +/** MPS Status Interrupt #0 (VPE1 to VPE0)
25595 +    This bit is an indirect interrupt. */
25596 +#define ICU0_IM4_ISR_MPS_IR0 0x00004000
25597 +/* Nothing
25598 +#define ICU0_IM4_ISR_MPS_IR0_NULL 0x00000000 */
25599 +/** Write: Acknowledge the interrupt. */
25600 +#define ICU0_IM4_ISR_MPS_IR0_INTACK 0x00004000
25601 +/** Read: Interrupt occurred. */
25602 +#define ICU0_IM4_ISR_MPS_IR0_INTOCC 0x00004000
25603 +/** TMU Error
25604 +    This bit is an indirect interrupt. */
25605 +#define ICU0_IM4_ISR_TMU_ERR 0x00001000
25606 +/* Nothing
25607 +#define ICU0_IM4_ISR_TMU_ERR_NULL 0x00000000 */
25608 +/** Write: Acknowledge the interrupt. */
25609 +#define ICU0_IM4_ISR_TMU_ERR_INTACK 0x00001000
25610 +/** Read: Interrupt occurred. */
25611 +#define ICU0_IM4_ISR_TMU_ERR_INTOCC 0x00001000
25612 +/** FSQM Error
25613 +    This bit is an indirect interrupt. */
25614 +#define ICU0_IM4_ISR_FSQM_ERR 0x00000800
25615 +/* Nothing
25616 +#define ICU0_IM4_ISR_FSQM_ERR_NULL 0x00000000 */
25617 +/** Write: Acknowledge the interrupt. */
25618 +#define ICU0_IM4_ISR_FSQM_ERR_INTACK 0x00000800
25619 +/** Read: Interrupt occurred. */
25620 +#define ICU0_IM4_ISR_FSQM_ERR_INTOCC 0x00000800
25621 +/** IQM Error
25622 +    This bit is an indirect interrupt. */
25623 +#define ICU0_IM4_ISR_IQM_ERR 0x00000400
25624 +/* Nothing
25625 +#define ICU0_IM4_ISR_IQM_ERR_NULL 0x00000000 */
25626 +/** Write: Acknowledge the interrupt. */
25627 +#define ICU0_IM4_ISR_IQM_ERR_INTACK 0x00000400
25628 +/** Read: Interrupt occurred. */
25629 +#define ICU0_IM4_ISR_IQM_ERR_INTOCC 0x00000400
25630 +/** OCTRLG Error
25631 +    This bit is an indirect interrupt. */
25632 +#define ICU0_IM4_ISR_OCTRLG_ERR 0x00000200
25633 +/* Nothing
25634 +#define ICU0_IM4_ISR_OCTRLG_ERR_NULL 0x00000000 */
25635 +/** Write: Acknowledge the interrupt. */
25636 +#define ICU0_IM4_ISR_OCTRLG_ERR_INTACK 0x00000200
25637 +/** Read: Interrupt occurred. */
25638 +#define ICU0_IM4_ISR_OCTRLG_ERR_INTOCC 0x00000200
25639 +/** ICTRLG Error
25640 +    This bit is an indirect interrupt. */
25641 +#define ICU0_IM4_ISR_ICTRLG_ERR 0x00000100
25642 +/* Nothing
25643 +#define ICU0_IM4_ISR_ICTRLG_ERR_NULL 0x00000000 */
25644 +/** Write: Acknowledge the interrupt. */
25645 +#define ICU0_IM4_ISR_ICTRLG_ERR_INTACK 0x00000100
25646 +/** Read: Interrupt occurred. */
25647 +#define ICU0_IM4_ISR_ICTRLG_ERR_INTOCC 0x00000100
25648 +/** OCTRLL 3 Error
25649 +    This bit is an indirect interrupt. */
25650 +#define ICU0_IM4_ISR_OCTRLL3_ERR 0x00000080
25651 +/* Nothing
25652 +#define ICU0_IM4_ISR_OCTRLL3_ERR_NULL 0x00000000 */
25653 +/** Write: Acknowledge the interrupt. */
25654 +#define ICU0_IM4_ISR_OCTRLL3_ERR_INTACK 0x00000080
25655 +/** Read: Interrupt occurred. */
25656 +#define ICU0_IM4_ISR_OCTRLL3_ERR_INTOCC 0x00000080
25657 +/** OCTRLL 2 Error
25658 +    This bit is an indirect interrupt. */
25659 +#define ICU0_IM4_ISR_OCTRLL2_ERR 0x00000040
25660 +/* Nothing
25661 +#define ICU0_IM4_ISR_OCTRLL2_ERR_NULL 0x00000000 */
25662 +/** Write: Acknowledge the interrupt. */
25663 +#define ICU0_IM4_ISR_OCTRLL2_ERR_INTACK 0x00000040
25664 +/** Read: Interrupt occurred. */
25665 +#define ICU0_IM4_ISR_OCTRLL2_ERR_INTOCC 0x00000040
25666 +/** OCTRLL 1 Error
25667 +    This bit is an indirect interrupt. */
25668 +#define ICU0_IM4_ISR_OCTRLL1_ERR 0x00000020
25669 +/* Nothing
25670 +#define ICU0_IM4_ISR_OCTRLL1_ERR_NULL 0x00000000 */
25671 +/** Write: Acknowledge the interrupt. */
25672 +#define ICU0_IM4_ISR_OCTRLL1_ERR_INTACK 0x00000020
25673 +/** Read: Interrupt occurred. */
25674 +#define ICU0_IM4_ISR_OCTRLL1_ERR_INTOCC 0x00000020
25675 +/** OCTRLL 0 Error
25676 +    This bit is an indirect interrupt. */
25677 +#define ICU0_IM4_ISR_OCTRLL0_ERR 0x00000010
25678 +/* Nothing
25679 +#define ICU0_IM4_ISR_OCTRLL0_ERR_NULL 0x00000000 */
25680 +/** Write: Acknowledge the interrupt. */
25681 +#define ICU0_IM4_ISR_OCTRLL0_ERR_INTACK 0x00000010
25682 +/** Read: Interrupt occurred. */
25683 +#define ICU0_IM4_ISR_OCTRLL0_ERR_INTOCC 0x00000010
25684 +/** ICTRLL 3 Error
25685 +    This bit is an indirect interrupt. */
25686 +#define ICU0_IM4_ISR_ICTRLL3_ERR 0x00000008
25687 +/* Nothing
25688 +#define ICU0_IM4_ISR_ICTRLL3_ERR_NULL 0x00000000 */
25689 +/** Write: Acknowledge the interrupt. */
25690 +#define ICU0_IM4_ISR_ICTRLL3_ERR_INTACK 0x00000008
25691 +/** Read: Interrupt occurred. */
25692 +#define ICU0_IM4_ISR_ICTRLL3_ERR_INTOCC 0x00000008
25693 +/** ICTRLL 2 Error
25694 +    This bit is an indirect interrupt. */
25695 +#define ICU0_IM4_ISR_ICTRLL2_ERR 0x00000004
25696 +/* Nothing
25697 +#define ICU0_IM4_ISR_ICTRLL2_ERR_NULL 0x00000000 */
25698 +/** Write: Acknowledge the interrupt. */
25699 +#define ICU0_IM4_ISR_ICTRLL2_ERR_INTACK 0x00000004
25700 +/** Read: Interrupt occurred. */
25701 +#define ICU0_IM4_ISR_ICTRLL2_ERR_INTOCC 0x00000004
25702 +/** ICTRLL 1 Error
25703 +    This bit is an indirect interrupt. */
25704 +#define ICU0_IM4_ISR_ICTRLL1_ERR 0x00000002
25705 +/* Nothing
25706 +#define ICU0_IM4_ISR_ICTRLL1_ERR_NULL 0x00000000 */
25707 +/** Write: Acknowledge the interrupt. */
25708 +#define ICU0_IM4_ISR_ICTRLL1_ERR_INTACK 0x00000002
25709 +/** Read: Interrupt occurred. */
25710 +#define ICU0_IM4_ISR_ICTRLL1_ERR_INTOCC 0x00000002
25711 +/** ICTRLL 0 Error
25712 +    This bit is an indirect interrupt. */
25713 +#define ICU0_IM4_ISR_ICTRLL0_ERR 0x00000001
25714 +/* Nothing
25715 +#define ICU0_IM4_ISR_ICTRLL0_ERR_NULL 0x00000000 */
25716 +/** Write: Acknowledge the interrupt. */
25717 +#define ICU0_IM4_ISR_ICTRLL0_ERR_INTACK 0x00000001
25718 +/** Read: Interrupt occurred. */
25719 +#define ICU0_IM4_ISR_ICTRLL0_ERR_INTOCC 0x00000001
25720 +
25721 +/* Fields of "IM4 Interrupt Enable Register" */
25722 +/** VPE0 Performance Monitoring Counter Interrupt
25723 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25724 +#define ICU0_IM4_IER_VPE0_PMCIR 0x80000000
25725 +/* Disable
25726 +#define ICU0_IM4_IER_VPE0_PMCIR_DIS 0x00000000 */
25727 +/** Enable */
25728 +#define ICU0_IM4_IER_VPE0_PMCIR_EN 0x80000000
25729 +/** VPE0 Error Level Flag Interrupt
25730 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25731 +#define ICU0_IM4_IER_VPE0_ERL 0x40000000
25732 +/* Disable
25733 +#define ICU0_IM4_IER_VPE0_ERL_DIS 0x00000000 */
25734 +/** Enable */
25735 +#define ICU0_IM4_IER_VPE0_ERL_EN 0x40000000
25736 +/** VPE0 Exception Level Flag Interrupt
25737 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25738 +#define ICU0_IM4_IER_VPE0_EXL 0x20000000
25739 +/* Disable
25740 +#define ICU0_IM4_IER_VPE0_EXL_DIS 0x00000000 */
25741 +/** Enable */
25742 +#define ICU0_IM4_IER_VPE0_EXL_EN 0x20000000
25743 +/** MPS Bin. Sem Interrupt to VPE0
25744 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25745 +#define ICU0_IM4_IER_MPS_IR8 0x00400000
25746 +/* Disable
25747 +#define ICU0_IM4_IER_MPS_IR8_DIS 0x00000000 */
25748 +/** Enable */
25749 +#define ICU0_IM4_IER_MPS_IR8_EN 0x00400000
25750 +/** MPS Global Interrupt to VPE0
25751 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25752 +#define ICU0_IM4_IER_MPS_IR7 0x00200000
25753 +/* Disable
25754 +#define ICU0_IM4_IER_MPS_IR7_DIS 0x00000000 */
25755 +/** Enable */
25756 +#define ICU0_IM4_IER_MPS_IR7_EN 0x00200000
25757 +/** MPS Status Interrupt #6 (VPE1 to VPE0)
25758 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25759 +#define ICU0_IM4_IER_MPS_IR6 0x00100000
25760 +/* Disable
25761 +#define ICU0_IM4_IER_MPS_IR6_DIS 0x00000000 */
25762 +/** Enable */
25763 +#define ICU0_IM4_IER_MPS_IR6_EN 0x00100000
25764 +/** MPS Status Interrupt #5 (VPE1 to VPE0)
25765 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25766 +#define ICU0_IM4_IER_MPS_IR5 0x00080000
25767 +/* Disable
25768 +#define ICU0_IM4_IER_MPS_IR5_DIS 0x00000000 */
25769 +/** Enable */
25770 +#define ICU0_IM4_IER_MPS_IR5_EN 0x00080000
25771 +/** MPS Status Interrupt #4 (VPE1 to VPE0)
25772 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25773 +#define ICU0_IM4_IER_MPS_IR4 0x00040000
25774 +/* Disable
25775 +#define ICU0_IM4_IER_MPS_IR4_DIS 0x00000000 */
25776 +/** Enable */
25777 +#define ICU0_IM4_IER_MPS_IR4_EN 0x00040000
25778 +/** MPS Status Interrupt #3 (VPE1 to VPE0)
25779 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25780 +#define ICU0_IM4_IER_MPS_IR3 0x00020000
25781 +/* Disable
25782 +#define ICU0_IM4_IER_MPS_IR3_DIS 0x00000000 */
25783 +/** Enable */
25784 +#define ICU0_IM4_IER_MPS_IR3_EN 0x00020000
25785 +/** MPS Status Interrupt #2 (VPE1 to VPE0)
25786 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25787 +#define ICU0_IM4_IER_MPS_IR2 0x00010000
25788 +/* Disable
25789 +#define ICU0_IM4_IER_MPS_IR2_DIS 0x00000000 */
25790 +/** Enable */
25791 +#define ICU0_IM4_IER_MPS_IR2_EN 0x00010000
25792 +/** MPS Status Interrupt #1 (VPE1 to VPE0)
25793 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25794 +#define ICU0_IM4_IER_MPS_IR1 0x00008000
25795 +/* Disable
25796 +#define ICU0_IM4_IER_MPS_IR1_DIS 0x00000000 */
25797 +/** Enable */
25798 +#define ICU0_IM4_IER_MPS_IR1_EN 0x00008000
25799 +/** MPS Status Interrupt #0 (VPE1 to VPE0)
25800 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25801 +#define ICU0_IM4_IER_MPS_IR0 0x00004000
25802 +/* Disable
25803 +#define ICU0_IM4_IER_MPS_IR0_DIS 0x00000000 */
25804 +/** Enable */
25805 +#define ICU0_IM4_IER_MPS_IR0_EN 0x00004000
25806 +/** TMU Error
25807 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25808 +#define ICU0_IM4_IER_TMU_ERR 0x00001000
25809 +/* Disable
25810 +#define ICU0_IM4_IER_TMU_ERR_DIS 0x00000000 */
25811 +/** Enable */
25812 +#define ICU0_IM4_IER_TMU_ERR_EN 0x00001000
25813 +/** FSQM Error
25814 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25815 +#define ICU0_IM4_IER_FSQM_ERR 0x00000800
25816 +/* Disable
25817 +#define ICU0_IM4_IER_FSQM_ERR_DIS 0x00000000 */
25818 +/** Enable */
25819 +#define ICU0_IM4_IER_FSQM_ERR_EN 0x00000800
25820 +/** IQM Error
25821 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25822 +#define ICU0_IM4_IER_IQM_ERR 0x00000400
25823 +/* Disable
25824 +#define ICU0_IM4_IER_IQM_ERR_DIS 0x00000000 */
25825 +/** Enable */
25826 +#define ICU0_IM4_IER_IQM_ERR_EN 0x00000400
25827 +/** OCTRLG Error
25828 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25829 +#define ICU0_IM4_IER_OCTRLG_ERR 0x00000200
25830 +/* Disable
25831 +#define ICU0_IM4_IER_OCTRLG_ERR_DIS 0x00000000 */
25832 +/** Enable */
25833 +#define ICU0_IM4_IER_OCTRLG_ERR_EN 0x00000200
25834 +/** ICTRLG Error
25835 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25836 +#define ICU0_IM4_IER_ICTRLG_ERR 0x00000100
25837 +/* Disable
25838 +#define ICU0_IM4_IER_ICTRLG_ERR_DIS 0x00000000 */
25839 +/** Enable */
25840 +#define ICU0_IM4_IER_ICTRLG_ERR_EN 0x00000100
25841 +/** OCTRLL 3 Error
25842 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25843 +#define ICU0_IM4_IER_OCTRLL3_ERR 0x00000080
25844 +/* Disable
25845 +#define ICU0_IM4_IER_OCTRLL3_ERR_DIS 0x00000000 */
25846 +/** Enable */
25847 +#define ICU0_IM4_IER_OCTRLL3_ERR_EN 0x00000080
25848 +/** OCTRLL 2 Error
25849 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25850 +#define ICU0_IM4_IER_OCTRLL2_ERR 0x00000040
25851 +/* Disable
25852 +#define ICU0_IM4_IER_OCTRLL2_ERR_DIS 0x00000000 */
25853 +/** Enable */
25854 +#define ICU0_IM4_IER_OCTRLL2_ERR_EN 0x00000040
25855 +/** OCTRLL 1 Error
25856 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25857 +#define ICU0_IM4_IER_OCTRLL1_ERR 0x00000020
25858 +/* Disable
25859 +#define ICU0_IM4_IER_OCTRLL1_ERR_DIS 0x00000000 */
25860 +/** Enable */
25861 +#define ICU0_IM4_IER_OCTRLL1_ERR_EN 0x00000020
25862 +/** OCTRLL 0 Error
25863 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25864 +#define ICU0_IM4_IER_OCTRLL0_ERR 0x00000010
25865 +/* Disable
25866 +#define ICU0_IM4_IER_OCTRLL0_ERR_DIS 0x00000000 */
25867 +/** Enable */
25868 +#define ICU0_IM4_IER_OCTRLL0_ERR_EN 0x00000010
25869 +/** ICTRLL 3 Error
25870 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25871 +#define ICU0_IM4_IER_ICTRLL3_ERR 0x00000008
25872 +/* Disable
25873 +#define ICU0_IM4_IER_ICTRLL3_ERR_DIS 0x00000000 */
25874 +/** Enable */
25875 +#define ICU0_IM4_IER_ICTRLL3_ERR_EN 0x00000008
25876 +/** ICTRLL 2 Error
25877 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25878 +#define ICU0_IM4_IER_ICTRLL2_ERR 0x00000004
25879 +/* Disable
25880 +#define ICU0_IM4_IER_ICTRLL2_ERR_DIS 0x00000000 */
25881 +/** Enable */
25882 +#define ICU0_IM4_IER_ICTRLL2_ERR_EN 0x00000004
25883 +/** ICTRLL 1 Error
25884 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25885 +#define ICU0_IM4_IER_ICTRLL1_ERR 0x00000002
25886 +/* Disable
25887 +#define ICU0_IM4_IER_ICTRLL1_ERR_DIS 0x00000000 */
25888 +/** Enable */
25889 +#define ICU0_IM4_IER_ICTRLL1_ERR_EN 0x00000002
25890 +/** ICTRLL 0 Error
25891 +    Interrupt enable bit for the corresponding bit in the IM4_ISR register. */
25892 +#define ICU0_IM4_IER_ICTRLL0_ERR 0x00000001
25893 +/* Disable
25894 +#define ICU0_IM4_IER_ICTRLL0_ERR_DIS 0x00000000 */
25895 +/** Enable */
25896 +#define ICU0_IM4_IER_ICTRLL0_ERR_EN 0x00000001
25897 +
25898 +/* Fields of "IM4 Interrupt Output Status Register" */
25899 +/** VPE0 Performance Monitoring Counter Interrupt
25900 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25901 +#define ICU0_IM4_IOSR_VPE0_PMCIR 0x80000000
25902 +/* Nothing
25903 +#define ICU0_IM4_IOSR_VPE0_PMCIR_NULL 0x00000000 */
25904 +/** Read: Interrupt occurred. */
25905 +#define ICU0_IM4_IOSR_VPE0_PMCIR_INTOCC 0x80000000
25906 +/** VPE0 Error Level Flag Interrupt
25907 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25908 +#define ICU0_IM4_IOSR_VPE0_ERL 0x40000000
25909 +/* Nothing
25910 +#define ICU0_IM4_IOSR_VPE0_ERL_NULL 0x00000000 */
25911 +/** Read: Interrupt occurred. */
25912 +#define ICU0_IM4_IOSR_VPE0_ERL_INTOCC 0x40000000
25913 +/** VPE0 Exception Level Flag Interrupt
25914 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25915 +#define ICU0_IM4_IOSR_VPE0_EXL 0x20000000
25916 +/* Nothing
25917 +#define ICU0_IM4_IOSR_VPE0_EXL_NULL 0x00000000 */
25918 +/** Read: Interrupt occurred. */
25919 +#define ICU0_IM4_IOSR_VPE0_EXL_INTOCC 0x20000000
25920 +/** MPS Bin. Sem Interrupt to VPE0
25921 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25922 +#define ICU0_IM4_IOSR_MPS_IR8 0x00400000
25923 +/* Nothing
25924 +#define ICU0_IM4_IOSR_MPS_IR8_NULL 0x00000000 */
25925 +/** Read: Interrupt occurred. */
25926 +#define ICU0_IM4_IOSR_MPS_IR8_INTOCC 0x00400000
25927 +/** MPS Global Interrupt to VPE0
25928 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25929 +#define ICU0_IM4_IOSR_MPS_IR7 0x00200000
25930 +/* Nothing
25931 +#define ICU0_IM4_IOSR_MPS_IR7_NULL 0x00000000 */
25932 +/** Read: Interrupt occurred. */
25933 +#define ICU0_IM4_IOSR_MPS_IR7_INTOCC 0x00200000
25934 +/** MPS Status Interrupt #6 (VPE1 to VPE0)
25935 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25936 +#define ICU0_IM4_IOSR_MPS_IR6 0x00100000
25937 +/* Nothing
25938 +#define ICU0_IM4_IOSR_MPS_IR6_NULL 0x00000000 */
25939 +/** Read: Interrupt occurred. */
25940 +#define ICU0_IM4_IOSR_MPS_IR6_INTOCC 0x00100000
25941 +/** MPS Status Interrupt #5 (VPE1 to VPE0)
25942 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25943 +#define ICU0_IM4_IOSR_MPS_IR5 0x00080000
25944 +/* Nothing
25945 +#define ICU0_IM4_IOSR_MPS_IR5_NULL 0x00000000 */
25946 +/** Read: Interrupt occurred. */
25947 +#define ICU0_IM4_IOSR_MPS_IR5_INTOCC 0x00080000
25948 +/** MPS Status Interrupt #4 (VPE1 to VPE0)
25949 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25950 +#define ICU0_IM4_IOSR_MPS_IR4 0x00040000
25951 +/* Nothing
25952 +#define ICU0_IM4_IOSR_MPS_IR4_NULL 0x00000000 */
25953 +/** Read: Interrupt occurred. */
25954 +#define ICU0_IM4_IOSR_MPS_IR4_INTOCC 0x00040000
25955 +/** MPS Status Interrupt #3 (VPE1 to VPE0)
25956 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25957 +#define ICU0_IM4_IOSR_MPS_IR3 0x00020000
25958 +/* Nothing
25959 +#define ICU0_IM4_IOSR_MPS_IR3_NULL 0x00000000 */
25960 +/** Read: Interrupt occurred. */
25961 +#define ICU0_IM4_IOSR_MPS_IR3_INTOCC 0x00020000
25962 +/** MPS Status Interrupt #2 (VPE1 to VPE0)
25963 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25964 +#define ICU0_IM4_IOSR_MPS_IR2 0x00010000
25965 +/* Nothing
25966 +#define ICU0_IM4_IOSR_MPS_IR2_NULL 0x00000000 */
25967 +/** Read: Interrupt occurred. */
25968 +#define ICU0_IM4_IOSR_MPS_IR2_INTOCC 0x00010000
25969 +/** MPS Status Interrupt #1 (VPE1 to VPE0)
25970 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25971 +#define ICU0_IM4_IOSR_MPS_IR1 0x00008000
25972 +/* Nothing
25973 +#define ICU0_IM4_IOSR_MPS_IR1_NULL 0x00000000 */
25974 +/** Read: Interrupt occurred. */
25975 +#define ICU0_IM4_IOSR_MPS_IR1_INTOCC 0x00008000
25976 +/** MPS Status Interrupt #0 (VPE1 to VPE0)
25977 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25978 +#define ICU0_IM4_IOSR_MPS_IR0 0x00004000
25979 +/* Nothing
25980 +#define ICU0_IM4_IOSR_MPS_IR0_NULL 0x00000000 */
25981 +/** Read: Interrupt occurred. */
25982 +#define ICU0_IM4_IOSR_MPS_IR0_INTOCC 0x00004000
25983 +/** TMU Error
25984 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25985 +#define ICU0_IM4_IOSR_TMU_ERR 0x00001000
25986 +/* Nothing
25987 +#define ICU0_IM4_IOSR_TMU_ERR_NULL 0x00000000 */
25988 +/** Read: Interrupt occurred. */
25989 +#define ICU0_IM4_IOSR_TMU_ERR_INTOCC 0x00001000
25990 +/** FSQM Error
25991 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25992 +#define ICU0_IM4_IOSR_FSQM_ERR 0x00000800
25993 +/* Nothing
25994 +#define ICU0_IM4_IOSR_FSQM_ERR_NULL 0x00000000 */
25995 +/** Read: Interrupt occurred. */
25996 +#define ICU0_IM4_IOSR_FSQM_ERR_INTOCC 0x00000800
25997 +/** IQM Error
25998 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
25999 +#define ICU0_IM4_IOSR_IQM_ERR 0x00000400
26000 +/* Nothing
26001 +#define ICU0_IM4_IOSR_IQM_ERR_NULL 0x00000000 */
26002 +/** Read: Interrupt occurred. */
26003 +#define ICU0_IM4_IOSR_IQM_ERR_INTOCC 0x00000400
26004 +/** OCTRLG Error
26005 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26006 +#define ICU0_IM4_IOSR_OCTRLG_ERR 0x00000200
26007 +/* Nothing
26008 +#define ICU0_IM4_IOSR_OCTRLG_ERR_NULL 0x00000000 */
26009 +/** Read: Interrupt occurred. */
26010 +#define ICU0_IM4_IOSR_OCTRLG_ERR_INTOCC 0x00000200
26011 +/** ICTRLG Error
26012 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26013 +#define ICU0_IM4_IOSR_ICTRLG_ERR 0x00000100
26014 +/* Nothing
26015 +#define ICU0_IM4_IOSR_ICTRLG_ERR_NULL 0x00000000 */
26016 +/** Read: Interrupt occurred. */
26017 +#define ICU0_IM4_IOSR_ICTRLG_ERR_INTOCC 0x00000100
26018 +/** OCTRLL 3 Error
26019 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26020 +#define ICU0_IM4_IOSR_OCTRLL3_ERR 0x00000080
26021 +/* Nothing
26022 +#define ICU0_IM4_IOSR_OCTRLL3_ERR_NULL 0x00000000 */
26023 +/** Read: Interrupt occurred. */
26024 +#define ICU0_IM4_IOSR_OCTRLL3_ERR_INTOCC 0x00000080
26025 +/** OCTRLL 2 Error
26026 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26027 +#define ICU0_IM4_IOSR_OCTRLL2_ERR 0x00000040
26028 +/* Nothing
26029 +#define ICU0_IM4_IOSR_OCTRLL2_ERR_NULL 0x00000000 */
26030 +/** Read: Interrupt occurred. */
26031 +#define ICU0_IM4_IOSR_OCTRLL2_ERR_INTOCC 0x00000040
26032 +/** OCTRLL 1 Error
26033 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26034 +#define ICU0_IM4_IOSR_OCTRLL1_ERR 0x00000020
26035 +/* Nothing
26036 +#define ICU0_IM4_IOSR_OCTRLL1_ERR_NULL 0x00000000 */
26037 +/** Read: Interrupt occurred. */
26038 +#define ICU0_IM4_IOSR_OCTRLL1_ERR_INTOCC 0x00000020
26039 +/** OCTRLL 0 Error
26040 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26041 +#define ICU0_IM4_IOSR_OCTRLL0_ERR 0x00000010
26042 +/* Nothing
26043 +#define ICU0_IM4_IOSR_OCTRLL0_ERR_NULL 0x00000000 */
26044 +/** Read: Interrupt occurred. */
26045 +#define ICU0_IM4_IOSR_OCTRLL0_ERR_INTOCC 0x00000010
26046 +/** ICTRLL 3 Error
26047 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26048 +#define ICU0_IM4_IOSR_ICTRLL3_ERR 0x00000008
26049 +/* Nothing
26050 +#define ICU0_IM4_IOSR_ICTRLL3_ERR_NULL 0x00000000 */
26051 +/** Read: Interrupt occurred. */
26052 +#define ICU0_IM4_IOSR_ICTRLL3_ERR_INTOCC 0x00000008
26053 +/** ICTRLL 2 Error
26054 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26055 +#define ICU0_IM4_IOSR_ICTRLL2_ERR 0x00000004
26056 +/* Nothing
26057 +#define ICU0_IM4_IOSR_ICTRLL2_ERR_NULL 0x00000000 */
26058 +/** Read: Interrupt occurred. */
26059 +#define ICU0_IM4_IOSR_ICTRLL2_ERR_INTOCC 0x00000004
26060 +/** ICTRLL 1 Error
26061 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26062 +#define ICU0_IM4_IOSR_ICTRLL1_ERR 0x00000002
26063 +/* Nothing
26064 +#define ICU0_IM4_IOSR_ICTRLL1_ERR_NULL 0x00000000 */
26065 +/** Read: Interrupt occurred. */
26066 +#define ICU0_IM4_IOSR_ICTRLL1_ERR_INTOCC 0x00000002
26067 +/** ICTRLL 0 Error
26068 +    Masked interrupt bit for the corresponding bit in the IM4_ISR register. */
26069 +#define ICU0_IM4_IOSR_ICTRLL0_ERR 0x00000001
26070 +/* Nothing
26071 +#define ICU0_IM4_IOSR_ICTRLL0_ERR_NULL 0x00000000 */
26072 +/** Read: Interrupt occurred. */
26073 +#define ICU0_IM4_IOSR_ICTRLL0_ERR_INTOCC 0x00000001
26074 +
26075 +/* Fields of "IM4 Interrupt Request Set Register" */
26076 +/** VPE0 Performance Monitoring Counter Interrupt
26077 +    Software control for the corresponding bit in the IM4_ISR register. */
26078 +#define ICU0_IM4_IRSR_VPE0_PMCIR 0x80000000
26079 +/** VPE0 Error Level Flag Interrupt
26080 +    Software control for the corresponding bit in the IM4_ISR register. */
26081 +#define ICU0_IM4_IRSR_VPE0_ERL 0x40000000
26082 +/** VPE0 Exception Level Flag Interrupt
26083 +    Software control for the corresponding bit in the IM4_ISR register. */
26084 +#define ICU0_IM4_IRSR_VPE0_EXL 0x20000000
26085 +/** MPS Bin. Sem Interrupt to VPE0
26086 +    Software control for the corresponding bit in the IM4_ISR register. */
26087 +#define ICU0_IM4_IRSR_MPS_IR8 0x00400000
26088 +/** MPS Global Interrupt to VPE0
26089 +    Software control for the corresponding bit in the IM4_ISR register. */
26090 +#define ICU0_IM4_IRSR_MPS_IR7 0x00200000
26091 +/** MPS Status Interrupt #6 (VPE1 to VPE0)
26092 +    Software control for the corresponding bit in the IM4_ISR register. */
26093 +#define ICU0_IM4_IRSR_MPS_IR6 0x00100000
26094 +/** MPS Status Interrupt #5 (VPE1 to VPE0)
26095 +    Software control for the corresponding bit in the IM4_ISR register. */
26096 +#define ICU0_IM4_IRSR_MPS_IR5 0x00080000
26097 +/** MPS Status Interrupt #4 (VPE1 to VPE0)
26098 +    Software control for the corresponding bit in the IM4_ISR register. */
26099 +#define ICU0_IM4_IRSR_MPS_IR4 0x00040000
26100 +/** MPS Status Interrupt #3 (VPE1 to VPE0)
26101 +    Software control for the corresponding bit in the IM4_ISR register. */
26102 +#define ICU0_IM4_IRSR_MPS_IR3 0x00020000
26103 +/** MPS Status Interrupt #2 (VPE1 to VPE0)
26104 +    Software control for the corresponding bit in the IM4_ISR register. */
26105 +#define ICU0_IM4_IRSR_MPS_IR2 0x00010000
26106 +/** MPS Status Interrupt #1 (VPE1 to VPE0)
26107 +    Software control for the corresponding bit in the IM4_ISR register. */
26108 +#define ICU0_IM4_IRSR_MPS_IR1 0x00008000
26109 +/** MPS Status Interrupt #0 (VPE1 to VPE0)
26110 +    Software control for the corresponding bit in the IM4_ISR register. */
26111 +#define ICU0_IM4_IRSR_MPS_IR0 0x00004000
26112 +/** TMU Error
26113 +    Software control for the corresponding bit in the IM4_ISR register. */
26114 +#define ICU0_IM4_IRSR_TMU_ERR 0x00001000
26115 +/** FSQM Error
26116 +    Software control for the corresponding bit in the IM4_ISR register. */
26117 +#define ICU0_IM4_IRSR_FSQM_ERR 0x00000800
26118 +/** IQM Error
26119 +    Software control for the corresponding bit in the IM4_ISR register. */
26120 +#define ICU0_IM4_IRSR_IQM_ERR 0x00000400
26121 +/** OCTRLG Error
26122 +    Software control for the corresponding bit in the IM4_ISR register. */
26123 +#define ICU0_IM4_IRSR_OCTRLG_ERR 0x00000200
26124 +/** ICTRLG Error
26125 +    Software control for the corresponding bit in the IM4_ISR register. */
26126 +#define ICU0_IM4_IRSR_ICTRLG_ERR 0x00000100
26127 +/** OCTRLL 3 Error
26128 +    Software control for the corresponding bit in the IM4_ISR register. */
26129 +#define ICU0_IM4_IRSR_OCTRLL3_ERR 0x00000080
26130 +/** OCTRLL 2 Error
26131 +    Software control for the corresponding bit in the IM4_ISR register. */
26132 +#define ICU0_IM4_IRSR_OCTRLL2_ERR 0x00000040
26133 +/** OCTRLL 1 Error
26134 +    Software control for the corresponding bit in the IM4_ISR register. */
26135 +#define ICU0_IM4_IRSR_OCTRLL1_ERR 0x00000020
26136 +/** OCTRLL 0 Error
26137 +    Software control for the corresponding bit in the IM4_ISR register. */
26138 +#define ICU0_IM4_IRSR_OCTRLL0_ERR 0x00000010
26139 +/** ICTRLL 3 Error
26140 +    Software control for the corresponding bit in the IM4_ISR register. */
26141 +#define ICU0_IM4_IRSR_ICTRLL3_ERR 0x00000008
26142 +/** ICTRLL 2 Error
26143 +    Software control for the corresponding bit in the IM4_ISR register. */
26144 +#define ICU0_IM4_IRSR_ICTRLL2_ERR 0x00000004
26145 +/** ICTRLL 1 Error
26146 +    Software control for the corresponding bit in the IM4_ISR register. */
26147 +#define ICU0_IM4_IRSR_ICTRLL1_ERR 0x00000002
26148 +/** ICTRLL 0 Error
26149 +    Software control for the corresponding bit in the IM4_ISR register. */
26150 +#define ICU0_IM4_IRSR_ICTRLL0_ERR 0x00000001
26151 +
26152 +/* Fields of "IM4 Interrupt Mode Register" */
26153 +/** VPE0 Performance Monitoring Counter Interrupt
26154 +    Type of interrupt. */
26155 +#define ICU0_IM4_IMR_VPE0_PMCIR 0x80000000
26156 +/* Indirect Interrupt.
26157 +#define ICU0_IM4_IMR_VPE0_PMCIR_IND 0x00000000 */
26158 +/** Direct Interrupt. */
26159 +#define ICU0_IM4_IMR_VPE0_PMCIR_DIR 0x80000000
26160 +/** VPE0 Error Level Flag Interrupt
26161 +    Type of interrupt. */
26162 +#define ICU0_IM4_IMR_VPE0_ERL 0x40000000
26163 +/* Indirect Interrupt.
26164 +#define ICU0_IM4_IMR_VPE0_ERL_IND 0x00000000 */
26165 +/** Direct Interrupt. */
26166 +#define ICU0_IM4_IMR_VPE0_ERL_DIR 0x40000000
26167 +/** VPE0 Exception Level Flag Interrupt
26168 +    Type of interrupt. */
26169 +#define ICU0_IM4_IMR_VPE0_EXL 0x20000000
26170 +/* Indirect Interrupt.
26171 +#define ICU0_IM4_IMR_VPE0_EXL_IND 0x00000000 */
26172 +/** Direct Interrupt. */
26173 +#define ICU0_IM4_IMR_VPE0_EXL_DIR 0x20000000
26174 +/** MPS Bin. Sem Interrupt to VPE0
26175 +    Type of interrupt. */
26176 +#define ICU0_IM4_IMR_MPS_IR8 0x00400000
26177 +/* Indirect Interrupt.
26178 +#define ICU0_IM4_IMR_MPS_IR8_IND 0x00000000 */
26179 +/** Direct Interrupt. */
26180 +#define ICU0_IM4_IMR_MPS_IR8_DIR 0x00400000
26181 +/** MPS Global Interrupt to VPE0
26182 +    Type of interrupt. */
26183 +#define ICU0_IM4_IMR_MPS_IR7 0x00200000
26184 +/* Indirect Interrupt.
26185 +#define ICU0_IM4_IMR_MPS_IR7_IND 0x00000000 */
26186 +/** Direct Interrupt. */
26187 +#define ICU0_IM4_IMR_MPS_IR7_DIR 0x00200000
26188 +/** MPS Status Interrupt #6 (VPE1 to VPE0)
26189 +    Type of interrupt. */
26190 +#define ICU0_IM4_IMR_MPS_IR6 0x00100000
26191 +/* Indirect Interrupt.
26192 +#define ICU0_IM4_IMR_MPS_IR6_IND 0x00000000 */
26193 +/** Direct Interrupt. */
26194 +#define ICU0_IM4_IMR_MPS_IR6_DIR 0x00100000
26195 +/** MPS Status Interrupt #5 (VPE1 to VPE0)
26196 +    Type of interrupt. */
26197 +#define ICU0_IM4_IMR_MPS_IR5 0x00080000
26198 +/* Indirect Interrupt.
26199 +#define ICU0_IM4_IMR_MPS_IR5_IND 0x00000000 */
26200 +/** Direct Interrupt. */
26201 +#define ICU0_IM4_IMR_MPS_IR5_DIR 0x00080000
26202 +/** MPS Status Interrupt #4 (VPE1 to VPE0)
26203 +    Type of interrupt. */
26204 +#define ICU0_IM4_IMR_MPS_IR4 0x00040000
26205 +/* Indirect Interrupt.
26206 +#define ICU0_IM4_IMR_MPS_IR4_IND 0x00000000 */
26207 +/** Direct Interrupt. */
26208 +#define ICU0_IM4_IMR_MPS_IR4_DIR 0x00040000
26209 +/** MPS Status Interrupt #3 (VPE1 to VPE0)
26210 +    Type of interrupt. */
26211 +#define ICU0_IM4_IMR_MPS_IR3 0x00020000
26212 +/* Indirect Interrupt.
26213 +#define ICU0_IM4_IMR_MPS_IR3_IND 0x00000000 */
26214 +/** Direct Interrupt. */
26215 +#define ICU0_IM4_IMR_MPS_IR3_DIR 0x00020000
26216 +/** MPS Status Interrupt #2 (VPE1 to VPE0)
26217 +    Type of interrupt. */
26218 +#define ICU0_IM4_IMR_MPS_IR2 0x00010000
26219 +/* Indirect Interrupt.
26220 +#define ICU0_IM4_IMR_MPS_IR2_IND 0x00000000 */
26221 +/** Direct Interrupt. */
26222 +#define ICU0_IM4_IMR_MPS_IR2_DIR 0x00010000
26223 +/** MPS Status Interrupt #1 (VPE1 to VPE0)
26224 +    Type of interrupt. */
26225 +#define ICU0_IM4_IMR_MPS_IR1 0x00008000
26226 +/* Indirect Interrupt.
26227 +#define ICU0_IM4_IMR_MPS_IR1_IND 0x00000000 */
26228 +/** Direct Interrupt. */
26229 +#define ICU0_IM4_IMR_MPS_IR1_DIR 0x00008000
26230 +/** MPS Status Interrupt #0 (VPE1 to VPE0)
26231 +    Type of interrupt. */
26232 +#define ICU0_IM4_IMR_MPS_IR0 0x00004000
26233 +/* Indirect Interrupt.
26234 +#define ICU0_IM4_IMR_MPS_IR0_IND 0x00000000 */
26235 +/** Direct Interrupt. */
26236 +#define ICU0_IM4_IMR_MPS_IR0_DIR 0x00004000
26237 +/** TMU Error
26238 +    Type of interrupt. */
26239 +#define ICU0_IM4_IMR_TMU_ERR 0x00001000
26240 +/* Indirect Interrupt.
26241 +#define ICU0_IM4_IMR_TMU_ERR_IND 0x00000000 */
26242 +/** Direct Interrupt. */
26243 +#define ICU0_IM4_IMR_TMU_ERR_DIR 0x00001000
26244 +/** FSQM Error
26245 +    Type of interrupt. */
26246 +#define ICU0_IM4_IMR_FSQM_ERR 0x00000800
26247 +/* Indirect Interrupt.
26248 +#define ICU0_IM4_IMR_FSQM_ERR_IND 0x00000000 */
26249 +/** Direct Interrupt. */
26250 +#define ICU0_IM4_IMR_FSQM_ERR_DIR 0x00000800
26251 +/** IQM Error
26252 +    Type of interrupt. */
26253 +#define ICU0_IM4_IMR_IQM_ERR 0x00000400
26254 +/* Indirect Interrupt.
26255 +#define ICU0_IM4_IMR_IQM_ERR_IND 0x00000000 */
26256 +/** Direct Interrupt. */
26257 +#define ICU0_IM4_IMR_IQM_ERR_DIR 0x00000400
26258 +/** OCTRLG Error
26259 +    Type of interrupt. */
26260 +#define ICU0_IM4_IMR_OCTRLG_ERR 0x00000200
26261 +/* Indirect Interrupt.
26262 +#define ICU0_IM4_IMR_OCTRLG_ERR_IND 0x00000000 */
26263 +/** Direct Interrupt. */
26264 +#define ICU0_IM4_IMR_OCTRLG_ERR_DIR 0x00000200
26265 +/** ICTRLG Error
26266 +    Type of interrupt. */
26267 +#define ICU0_IM4_IMR_ICTRLG_ERR 0x00000100
26268 +/* Indirect Interrupt.
26269 +#define ICU0_IM4_IMR_ICTRLG_ERR_IND 0x00000000 */
26270 +/** Direct Interrupt. */
26271 +#define ICU0_IM4_IMR_ICTRLG_ERR_DIR 0x00000100
26272 +/** OCTRLL 3 Error
26273 +    Type of interrupt. */
26274 +#define ICU0_IM4_IMR_OCTRLL3_ERR 0x00000080
26275 +/* Indirect Interrupt.
26276 +#define ICU0_IM4_IMR_OCTRLL3_ERR_IND 0x00000000 */
26277 +/** Direct Interrupt. */
26278 +#define ICU0_IM4_IMR_OCTRLL3_ERR_DIR 0x00000080
26279 +/** OCTRLL 2 Error
26280 +    Type of interrupt. */
26281 +#define ICU0_IM4_IMR_OCTRLL2_ERR 0x00000040
26282 +/* Indirect Interrupt.
26283 +#define ICU0_IM4_IMR_OCTRLL2_ERR_IND 0x00000000 */
26284 +/** Direct Interrupt. */
26285 +#define ICU0_IM4_IMR_OCTRLL2_ERR_DIR 0x00000040
26286 +/** OCTRLL 1 Error
26287 +    Type of interrupt. */
26288 +#define ICU0_IM4_IMR_OCTRLL1_ERR 0x00000020
26289 +/* Indirect Interrupt.
26290 +#define ICU0_IM4_IMR_OCTRLL1_ERR_IND 0x00000000 */
26291 +/** Direct Interrupt. */
26292 +#define ICU0_IM4_IMR_OCTRLL1_ERR_DIR 0x00000020
26293 +/** OCTRLL 0 Error
26294 +    Type of interrupt. */
26295 +#define ICU0_IM4_IMR_OCTRLL0_ERR 0x00000010
26296 +/* Indirect Interrupt.
26297 +#define ICU0_IM4_IMR_OCTRLL0_ERR_IND 0x00000000 */
26298 +/** Direct Interrupt. */
26299 +#define ICU0_IM4_IMR_OCTRLL0_ERR_DIR 0x00000010
26300 +/** ICTRLL 3 Error
26301 +    Type of interrupt. */
26302 +#define ICU0_IM4_IMR_ICTRLL3_ERR 0x00000008
26303 +/* Indirect Interrupt.
26304 +#define ICU0_IM4_IMR_ICTRLL3_ERR_IND 0x00000000 */
26305 +/** Direct Interrupt. */
26306 +#define ICU0_IM4_IMR_ICTRLL3_ERR_DIR 0x00000008
26307 +/** ICTRLL 2 Error
26308 +    Type of interrupt. */
26309 +#define ICU0_IM4_IMR_ICTRLL2_ERR 0x00000004
26310 +/* Indirect Interrupt.
26311 +#define ICU0_IM4_IMR_ICTRLL2_ERR_IND 0x00000000 */
26312 +/** Direct Interrupt. */
26313 +#define ICU0_IM4_IMR_ICTRLL2_ERR_DIR 0x00000004
26314 +/** ICTRLL 1 Error
26315 +    Type of interrupt. */
26316 +#define ICU0_IM4_IMR_ICTRLL1_ERR 0x00000002
26317 +/* Indirect Interrupt.
26318 +#define ICU0_IM4_IMR_ICTRLL1_ERR_IND 0x00000000 */
26319 +/** Direct Interrupt. */
26320 +#define ICU0_IM4_IMR_ICTRLL1_ERR_DIR 0x00000002
26321 +/** ICTRLL 0 Error
26322 +    Type of interrupt. */
26323 +#define ICU0_IM4_IMR_ICTRLL0_ERR 0x00000001
26324 +/* Indirect Interrupt.
26325 +#define ICU0_IM4_IMR_ICTRLL0_ERR_IND 0x00000000 */
26326 +/** Direct Interrupt. */
26327 +#define ICU0_IM4_IMR_ICTRLL0_ERR_DIR 0x00000001
26328 +
26329 +/* Fields of "ICU Interrupt Vector Register (5 bit variant)" */
26330 +/** IM4 Interrupt Vector Value
26331 +    Returns the highest priority pending interrupt vector. */
26332 +#define ICU0_ICU_IVEC_IM4_vec_MASK 0x01F00000
26333 +/** field offset */
26334 +#define ICU0_ICU_IVEC_IM4_vec_OFFSET 20
26335 +/** Interrupt pending at bit 31 or no pending interrupt */
26336 +#define ICU0_ICU_IVEC_IM4_vec_NOINTorBit31 0x00000000
26337 +/** Interrupt pending at bit 0. */
26338 +#define ICU0_ICU_IVEC_IM4_vec_BIT0 0x00100000
26339 +/** Interrupt pending at bit 1. */
26340 +#define ICU0_ICU_IVEC_IM4_vec_BIT1 0x00200000
26341 +/** Interrupt pending at bit 30. */
26342 +#define ICU0_ICU_IVEC_IM4_vec_BIT30 0x01F00000
26343 +/** IM3 Interrupt Vector Value
26344 +    Returns the highest priority pending interrupt vector. */
26345 +#define ICU0_ICU_IVEC_IM3_vec_MASK 0x000F8000
26346 +/** field offset */
26347 +#define ICU0_ICU_IVEC_IM3_vec_OFFSET 15
26348 +/** Interrupt pending at bit 31 or no pending interrupt */
26349 +#define ICU0_ICU_IVEC_IM3_vec_NOINTorBit31 0x00000000
26350 +/** Interrupt pending at bit 0. */
26351 +#define ICU0_ICU_IVEC_IM3_vec_BIT0 0x00008000
26352 +/** Interrupt pending at bit 1. */
26353 +#define ICU0_ICU_IVEC_IM3_vec_BIT1 0x00010000
26354 +/** Interrupt pending at bit 30. */
26355 +#define ICU0_ICU_IVEC_IM3_vec_BIT30 0x000F8000
26356 +/** IM2 Interrupt Vector Value
26357 +    Returns the highest priority pending interrupt vector. */
26358 +#define ICU0_ICU_IVEC_IM2_vec_MASK 0x00007C00
26359 +/** field offset */
26360 +#define ICU0_ICU_IVEC_IM2_vec_OFFSET 10
26361 +/** Interrupt pending at bit 31 or no pending interrupt */
26362 +#define ICU0_ICU_IVEC_IM2_vec_NOINTorBit31 0x00000000
26363 +/** Interrupt pending at bit 0. */
26364 +#define ICU0_ICU_IVEC_IM2_vec_BIT0 0x00000400
26365 +/** Interrupt pending at bit 1. */
26366 +#define ICU0_ICU_IVEC_IM2_vec_BIT1 0x00000800
26367 +/** Interrupt pending at bit 30. */
26368 +#define ICU0_ICU_IVEC_IM2_vec_BIT30 0x00007C00
26369 +/** IM1 Interrupt Vector Value
26370 +    Returns the highest priority pending interrupt vector. */
26371 +#define ICU0_ICU_IVEC_IM1_vec_MASK 0x000003E0
26372 +/** field offset */
26373 +#define ICU0_ICU_IVEC_IM1_vec_OFFSET 5
26374 +/** Interrupt pending at bit 31 or no pending interrupt */
26375 +#define ICU0_ICU_IVEC_IM1_vec_NOINTorBit31 0x00000000
26376 +/** Interrupt pending at bit 0. */
26377 +#define ICU0_ICU_IVEC_IM1_vec_BIT0 0x00000020
26378 +/** Interrupt pending at bit 1. */
26379 +#define ICU0_ICU_IVEC_IM1_vec_BIT1 0x00000040
26380 +/** Interrupt pending at bit 30. */
26381 +#define ICU0_ICU_IVEC_IM1_vec_BIT30 0x000003E0
26382 +/** IM0 Interrupt Vector Value
26383 +    Returns the highest priority pending interrupt vector. */
26384 +#define ICU0_ICU_IVEC_IM0_vec_MASK 0x0000001F
26385 +/** field offset */
26386 +#define ICU0_ICU_IVEC_IM0_vec_OFFSET 0
26387 +/** Interrupt pending at bit 31 or no pending interrupt */
26388 +#define ICU0_ICU_IVEC_IM0_vec_NOINTorBit31 0x00000000
26389 +/** Interrupt pending at bit 0. */
26390 +#define ICU0_ICU_IVEC_IM0_vec_BIT0 0x00000001
26391 +/** Interrupt pending at bit 1. */
26392 +#define ICU0_ICU_IVEC_IM0_vec_BIT1 0x00000002
26393 +/** Interrupt pending at bit 30. */
26394 +#define ICU0_ICU_IVEC_IM0_vec_BIT30 0x0000001F
26395 +
26396 +/* Fields of "ICU Interrupt Vector Register (6 bit variant)" */
26397 +/** IM4 Interrupt Vector Value
26398 +    Returns the highest priority pending interrupt vector. */
26399 +#define ICU0_ICU_IVEC_6_IM4_vec_MASK 0x3F000000
26400 +/** field offset */
26401 +#define ICU0_ICU_IVEC_6_IM4_vec_OFFSET 24
26402 +/** No pending interrupt */
26403 +#define ICU0_ICU_IVEC_6_IM4_vec_NOINT 0x00000000
26404 +/** Interrupt pending at bit 0. */
26405 +#define ICU0_ICU_IVEC_6_IM4_vec_BIT0 0x01000000
26406 +/** Interrupt pending at bit 1. */
26407 +#define ICU0_ICU_IVEC_6_IM4_vec_BIT1 0x02000000
26408 +/** Interrupt pending at bit 30. */
26409 +#define ICU0_ICU_IVEC_6_IM4_vec_BIT30 0x1F000000
26410 +/** Interrupt pending at bit 31. */
26411 +#define ICU0_ICU_IVEC_6_IM4_vec_BIT31 0x20000000
26412 +/** IM3 Interrupt Vector Value
26413 +    Returns the highest priority pending interrupt vector. */
26414 +#define ICU0_ICU_IVEC_6_IM3_vec_MASK 0x00FC0000
26415 +/** field offset */
26416 +#define ICU0_ICU_IVEC_6_IM3_vec_OFFSET 18
26417 +/** No pending interrupt */
26418 +#define ICU0_ICU_IVEC_6_IM3_vec_NOINT 0x00000000
26419 +/** Interrupt pending at bit 0. */
26420 +#define ICU0_ICU_IVEC_6_IM3_vec_BIT0 0x00040000
26421 +/** Interrupt pending at bit 1. */
26422 +#define ICU0_ICU_IVEC_6_IM3_vec_BIT1 0x00080000
26423 +/** Interrupt pending at bit 30. */
26424 +#define ICU0_ICU_IVEC_6_IM3_vec_BIT30 0x007C0000
26425 +/** Interrupt pending at bit 31. */
26426 +#define ICU0_ICU_IVEC_6_IM3_vec_BIT31 0x00800000
26427 +/** IM2 Interrupt Vector Value
26428 +    Returns the highest priority pending interrupt vector. */
26429 +#define ICU0_ICU_IVEC_6_IM2_vec_MASK 0x0003F000
26430 +/** field offset */
26431 +#define ICU0_ICU_IVEC_6_IM2_vec_OFFSET 12
26432 +/** No pending interrupt */
26433 +#define ICU0_ICU_IVEC_6_IM2_vec_NOINT 0x00000000
26434 +/** Interrupt pending at bit 0. */
26435 +#define ICU0_ICU_IVEC_6_IM2_vec_BIT0 0x00001000
26436 +/** Interrupt pending at bit 1. */
26437 +#define ICU0_ICU_IVEC_6_IM2_vec_BIT1 0x00002000
26438 +/** Interrupt pending at bit 30. */
26439 +#define ICU0_ICU_IVEC_6_IM2_vec_BIT30 0x0001F000
26440 +/** Interrupt pending at bit 31. */
26441 +#define ICU0_ICU_IVEC_6_IM2_vec_BIT31 0x00020000
26442 +/** IM1 Interrupt Vector Value
26443 +    Returns the highest priority pending interrupt vector. */
26444 +#define ICU0_ICU_IVEC_6_IM1_vec_MASK 0x00000FC0
26445 +/** field offset */
26446 +#define ICU0_ICU_IVEC_6_IM1_vec_OFFSET 6
26447 +/** No pending interrupt */
26448 +#define ICU0_ICU_IVEC_6_IM1_vec_NOINT 0x00000000
26449 +/** Interrupt pending at bit 0. */
26450 +#define ICU0_ICU_IVEC_6_IM1_vec_BIT0 0x00000040
26451 +/** Interrupt pending at bit 1. */
26452 +#define ICU0_ICU_IVEC_6_IM1_vec_BIT1 0x00000080
26453 +/** Interrupt pending at bit 30. */
26454 +#define ICU0_ICU_IVEC_6_IM1_vec_BIT30 0x000007C0
26455 +/** Interrupt pending at bit 31. */
26456 +#define ICU0_ICU_IVEC_6_IM1_vec_BIT31 0x00000800
26457 +/** IM0 Interrupt Vector Value
26458 +    Returns the highest priority pending interrupt vector. */
26459 +#define ICU0_ICU_IVEC_6_IM0_vec_MASK 0x0000003F
26460 +/** field offset */
26461 +#define ICU0_ICU_IVEC_6_IM0_vec_OFFSET 0
26462 +/** No pending interrupt */
26463 +#define ICU0_ICU_IVEC_6_IM0_vec_NOINT 0x00000000
26464 +/** Interrupt pending at bit 0. */
26465 +#define ICU0_ICU_IVEC_6_IM0_vec_BIT0 0x00000001
26466 +/** Interrupt pending at bit 1. */
26467 +#define ICU0_ICU_IVEC_6_IM0_vec_BIT1 0x00000002
26468 +/** Interrupt pending at bit 30. */
26469 +#define ICU0_ICU_IVEC_6_IM0_vec_BIT30 0x0000001F
26470 +/** Interrupt pending at bit 31. */
26471 +#define ICU0_ICU_IVEC_6_IM0_vec_BIT31 0x00000020
26472 +
26473 +/*! @} */ /* ICU0_REGISTER */
26474 +
26475 +#endif /* _icu0_reg_h */
26476 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/status_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/status_reg.h
26477 new file mode 100644
26478 index 0000000..dfab030
26479 --- /dev/null
26480 +++ b/arch/mips/include/asm/mach-lantiq/falcon/status_reg.h
26481 @@ -0,0 +1,529 @@
26482 +/******************************************************************************
26483 +
26484 +                               Copyright (c) 2010
26485 +                            Lantiq Deutschland GmbH
26486 +
26487 +  For licensing information, see the file 'LICENSE' in the root folder of
26488 +  this software module.
26489 +
26490 +******************************************************************************/
26491 +
26492 +#ifndef _status_reg_h
26493 +#define _status_reg_h
26494 +
26495 +/** \addtogroup STATUS_REGISTER
26496 +   @{
26497 +*/
26498 +/* access macros */
26499 +#define status_r32(reg) reg_r32(&status->reg)
26500 +#define status_w32(val, reg) reg_w32(val, &status->reg)
26501 +#define status_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &status->reg)
26502 +#define status_r32_table(reg, idx) reg_r32_table(status->reg, idx)
26503 +#define status_w32_table(val, reg, idx) reg_w32_table(val, status->reg, idx)
26504 +#define status_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, status->reg, idx)
26505 +#define status_adr_table(reg, idx) adr_table(status->reg, idx)
26506 +
26507 +
26508 +/** STATUS register structure */
26509 +struct gpon_reg_status
26510 +{
26511 +   /** Reserved */
26512 +   unsigned int res_0[3]; /* 0x00000000 */
26513 +   /** Chip Identification Register */
26514 +   unsigned int chipid; /* 0x0000000C */
26515 +   /** Chip Location Register
26516 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26517 +   unsigned int chiploc; /* 0x00000010 */
26518 +   /** Redundancy register
26519 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26520 +   unsigned int red0; /* 0x00000014 */
26521 +   /** Redundancy register
26522 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26523 +   unsigned int red1; /* 0x00000018 */
26524 +   /** Redundancy register
26525 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26526 +   unsigned int red2; /* 0x0000001C */
26527 +   /** Redundancy register
26528 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26529 +   unsigned int red3; /* 0x00000020 */
26530 +   /** Redundancy register
26531 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26532 +   unsigned int red4; /* 0x00000024 */
26533 +   /** Redundancy register
26534 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26535 +   unsigned int red5; /* 0x00000028 */
26536 +   /** Redundancy register
26537 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26538 +   unsigned int red6; /* 0x0000002C */
26539 +   /** Redundancy register
26540 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26541 +   unsigned int red7; /* 0x00000030 */
26542 +   /** Redundancy register
26543 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26544 +   unsigned int red8; /* 0x00000034 */
26545 +   /** SPARE fuse register 0
26546 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26547 +   unsigned int fuse0; /* 0x00000038 */
26548 +   /** Fuses for Analog modules
26549 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26550 +   unsigned int analog; /* 0x0000003C */
26551 +   /** Configuration fuses for drivers and pll
26552 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26553 +   unsigned int config; /* 0x00000040 */
26554 +   /** SPARE fuse register 1
26555 +       Note: All fuse-bits have a default value of 0 that can be changed to 1 during production test (unfused = 0, fused = 1).The reset-values stated for these bits is 0 even though SW will never be able to read 0 if it was set to 1 during production test. */
26556 +   unsigned int fuse1; /* 0x00000044 */
26557 +   /** Configuration for sbs0 rambist */
26558 +   unsigned int mbcfg; /* 0x00000048 */
26559 +   /** sbs0 bist result and debug data */
26560 +   unsigned int mbdata; /* 0x0000004C */
26561 +   /** Reserved */
26562 +   unsigned int res_1[12]; /* 0x00000050 */
26563 +};
26564 +
26565 +
26566 +/* Fields of "Chip Identification Register" */
26567 +/** Chip Version Number
26568 +    Version number */
26569 +#define STATUS_CHIPID_VERSION_MASK 0xF0000000
26570 +/** field offset */
26571 +#define STATUS_CHIPID_VERSION_OFFSET 28
26572 +/** Part Number, Constant Part
26573 +    The Part Number is fixed to 016Bhex. */
26574 +#define STATUS_CHIPID_PARTNR_MASK 0x0FFFF000
26575 +/** field offset */
26576 +#define STATUS_CHIPID_PARTNR_OFFSET 12
26577 +/** Manufacturer ID
26578 +    The value of bit field MANID is fixed to 41hex as configured in the JTAG ID register. The JEDEC normalized manufacturer code for Infineon Technologies is C1hex */
26579 +#define STATUS_CHIPID_MANID_MASK 0x00000FFE
26580 +/** field offset */
26581 +#define STATUS_CHIPID_MANID_OFFSET 1
26582 +/** Constant bit
26583 +    The value of bit field CONST1 is fixed to 1hex */
26584 +#define STATUS_CHIPID_CONST1 0x00000001
26585 +
26586 +/* Fields of "Chip Location Register" */
26587 +/** Chip Lot ID */
26588 +#define STATUS_CHIPLOC_CHIPLOT_MASK 0xFFFF0000
26589 +/** field offset */
26590 +#define STATUS_CHIPLOC_CHIPLOT_OFFSET 16
26591 +/** Chip X Coordinate */
26592 +#define STATUS_CHIPLOC_CHIPX_MASK 0x0000FF00
26593 +/** field offset */
26594 +#define STATUS_CHIPLOC_CHIPX_OFFSET 8
26595 +/** Chip Y Coordinate */
26596 +#define STATUS_CHIPLOC_CHIPY_MASK 0x000000FF
26597 +/** field offset */
26598 +#define STATUS_CHIPLOC_CHIPY_OFFSET 0
26599 +
26600 +/* Fields of "Redundancy register" */
26601 +/** Redundancy
26602 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26603 +#define STATUS_RED0_REDUNDANCY_MASK 0x0003FFFF
26604 +/** field offset */
26605 +#define STATUS_RED0_REDUNDANCY_OFFSET 0
26606 +
26607 +/* Fields of "Redundancy register" */
26608 +/** Redundancy
26609 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26610 +#define STATUS_RED1_REDUNDANCY_MASK 0x0003FFFF
26611 +/** field offset */
26612 +#define STATUS_RED1_REDUNDANCY_OFFSET 0
26613 +
26614 +/* Fields of "Redundancy register" */
26615 +/** Redundancy
26616 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26617 +#define STATUS_RED2_REDUNDANCY_MASK 0x0003FFFF
26618 +/** field offset */
26619 +#define STATUS_RED2_REDUNDANCY_OFFSET 0
26620 +
26621 +/* Fields of "Redundancy register" */
26622 +/** Redundancy
26623 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26624 +#define STATUS_RED3_REDUNDANCY_MASK 0x0003FFFF
26625 +/** field offset */
26626 +#define STATUS_RED3_REDUNDANCY_OFFSET 0
26627 +
26628 +/* Fields of "Redundancy register" */
26629 +/** Redundancy
26630 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26631 +#define STATUS_RED4_REDUNDANCY_MASK 0x0003FFFF
26632 +/** field offset */
26633 +#define STATUS_RED4_REDUNDANCY_OFFSET 0
26634 +
26635 +/* Fields of "Redundancy register" */
26636 +/** Redundancy
26637 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26638 +#define STATUS_RED5_REDUNDANCY_MASK 0x0003FFFF
26639 +/** field offset */
26640 +#define STATUS_RED5_REDUNDANCY_OFFSET 0
26641 +
26642 +/* Fields of "Redundancy register" */
26643 +/** Redundancy
26644 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26645 +#define STATUS_RED6_REDUNDANCY_MASK 0x0003FFFF
26646 +/** field offset */
26647 +#define STATUS_RED6_REDUNDANCY_OFFSET 0
26648 +
26649 +/* Fields of "Redundancy register" */
26650 +/** Redundancy
26651 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26652 +#define STATUS_RED7_REDUNDANCY_MASK 0x0003FFFF
26653 +/** field offset */
26654 +#define STATUS_RED7_REDUNDANCY_OFFSET 0
26655 +
26656 +/* Fields of "Redundancy register" */
26657 +/** Redundancy
26658 +    redundancy information stored in eFuses. MSB + MEM_ADDR - MSB = 1 defines a valid address */
26659 +#define STATUS_RED8_REDUNDANCY_MASK 0x0003FFFF
26660 +/** field offset */
26661 +#define STATUS_RED8_REDUNDANCY_OFFSET 0
26662 +
26663 +/* Fields of "SPARE fuse register 0" */
26664 +/** Soft fuse control
26665 +    Controls whether the status block is in its softfused state or not. In the softfused state the values written via software are active effective. */
26666 +#define STATUS_FUSE0_SFC 0x80000000
26667 +/* Not selected
26668 +#define STATUS_FUSE0_SFC_NSEL 0x00000000 */
26669 +/** Selected */
26670 +#define STATUS_FUSE0_SFC_SEL 0x80000000
26671 +/** Soft control MBCFG
26672 +    Controls whether mbist configuration can be overwritten or not from subsystem. If not selected jtag mbcfg register is source for software mbist configuration */
26673 +#define STATUS_FUSE0_SC_MBCFG 0x40000000
26674 +/* Not selected
26675 +#define STATUS_FUSE0_SC_MBCFG_NSEL 0x00000000 */
26676 +/** Selected */
26677 +#define STATUS_FUSE0_SC_MBCFG_SEL 0x40000000
26678 +/** spare fuse0
26679 +    eFuses not assigned to hw/sw, can be used for future applications */
26680 +#define STATUS_FUSE0_F0_MASK 0x3C000000
26681 +/** field offset */
26682 +#define STATUS_FUSE0_F0_OFFSET 26
26683 +/** VCALMM20 Voltage Reference
26684 +    Voltage Reference for calibration via R and constant current (20 uA) */
26685 +#define STATUS_FUSE0_VCALMM20_MASK 0x03F00000
26686 +/** field offset */
26687 +#define STATUS_FUSE0_VCALMM20_OFFSET 20
26688 +/** VCALMM100 Voltage Reference
26689 +    Voltage Reference for calibration via R and constant current (100 uA) */
26690 +#define STATUS_FUSE0_VCALMM100_MASK 0x000FC000
26691 +/** field offset */
26692 +#define STATUS_FUSE0_VCALMM100_OFFSET 14
26693 +/** VCALMM400 Voltage Reference
26694 +    Voltage Reference for calibration via R and constant current (400 uA) */
26695 +#define STATUS_FUSE0_VCALMM400_MASK 0x00003F00
26696 +/** field offset */
26697 +#define STATUS_FUSE0_VCALMM400_OFFSET 8
26698 +/** RCALMM R error correction
26699 +    The resistance deviation from ideal R (1000 Ohm) */
26700 +#define STATUS_FUSE0_RCALMM_MASK 0x000000FF
26701 +/** field offset */
26702 +#define STATUS_FUSE0_RCALMM_OFFSET 0
26703 +
26704 +/* Fields of "Fuses for Analog modules" */
26705 +/** reserved Analog eFuses
26706 +    Reserved Register contains information stored in eFuses needed for the analog modules */
26707 +#define STATUS_ANALOG_A0_MASK 0xFF000000
26708 +/** field offset */
26709 +#define STATUS_ANALOG_A0_OFFSET 24
26710 +/** Absolut Temperature
26711 +    Temperature ERROR */
26712 +#define STATUS_ANALOG_TEMPMM_MASK 0x00FC0000
26713 +/** field offset */
26714 +#define STATUS_ANALOG_TEMPMM_OFFSET 18
26715 +/** Bias Voltage Generation
26716 +    temperature dependency */
26717 +#define STATUS_ANALOG_TBGP_MASK 0x00038000
26718 +/** field offset */
26719 +#define STATUS_ANALOG_TBGP_OFFSET 15
26720 +/** Bias Voltage Generation
26721 +    voltage dependency */
26722 +#define STATUS_ANALOG_VBGP_MASK 0x00007000
26723 +/** field offset */
26724 +#define STATUS_ANALOG_VBGP_OFFSET 12
26725 +/** Bias Current Generation */
26726 +#define STATUS_ANALOG_IREFBGP_MASK 0x00000F00
26727 +/** field offset */
26728 +#define STATUS_ANALOG_IREFBGP_OFFSET 8
26729 +/** Drive DAC Gain */
26730 +#define STATUS_ANALOG_GAINDRIVEDAC_MASK 0x000000F0
26731 +/** field offset */
26732 +#define STATUS_ANALOG_GAINDRIVEDAC_OFFSET 4
26733 +/** BIAS DAC Gain */
26734 +#define STATUS_ANALOG_GAINBIASDAC_MASK 0x0000000F
26735 +/** field offset */
26736 +#define STATUS_ANALOG_GAINBIASDAC_OFFSET 0
26737 +
26738 +/* Fields of "Configuration fuses for drivers and pll" */
26739 +/** ddr PU driver
26740 +    ddr pullup driver strength adjustment */
26741 +#define STATUS_CONFIG_DDRPU_MASK 0xC0000000
26742 +/** field offset */
26743 +#define STATUS_CONFIG_DDRPU_OFFSET 30
26744 +/** ddr PD driver
26745 +    ddr pulldown driver strength adjustment */
26746 +#define STATUS_CONFIG_DDRPD_MASK 0x30000000
26747 +/** field offset */
26748 +#define STATUS_CONFIG_DDRPD_OFFSET 28
26749 +/** Authentification Unit enable
26750 +    This bit can only be set via eFuse and enables the authentification unit. */
26751 +#define STATUS_CONFIG_SHA1EN 0x08000000
26752 +/* Not selected
26753 +#define STATUS_CONFIG_SHA1EN_NSEL 0x00000000 */
26754 +/** Selected */
26755 +#define STATUS_CONFIG_SHA1EN_SEL 0x08000000
26756 +/** Encryption Unit enable
26757 +    This bit can only be set via eFuse and enables the encryption unit. */
26758 +#define STATUS_CONFIG_AESEN 0x04000000
26759 +/* Not selected
26760 +#define STATUS_CONFIG_AESEN_NSEL 0x00000000 */
26761 +/** Selected */
26762 +#define STATUS_CONFIG_AESEN_SEL 0x04000000
26763 +/** Subversion Number
26764 +    The subversion number has no direct effect on hardware functions. It is used to provide another chip version number that is fixed in hardware and can be read out by software. In this way different product packages consisting of GPON_MODEM and software can be defined for example */
26765 +#define STATUS_CONFIG_SUBVERS_MASK 0x03C00000
26766 +/** field offset */
26767 +#define STATUS_CONFIG_SUBVERS_OFFSET 22
26768 +/** PLL settings
26769 +    PLL settings for infrastructure block */
26770 +#define STATUS_CONFIG_PLLINFRA_MASK 0x003FF000
26771 +/** field offset */
26772 +#define STATUS_CONFIG_PLLINFRA_OFFSET 12
26773 +/** GPE frequency selection
26774 +    Scaling down the GPE frequency for debugging purpose */
26775 +#define STATUS_CONFIG_GPEFREQ_MASK 0x00000C00
26776 +/** field offset */
26777 +#define STATUS_CONFIG_GPEFREQ_OFFSET 10
26778 +/** RM enable
26779 +    Activates the Read Margin Settings defined in the RM Field, for all VIRAGE Memories except GPE */
26780 +#define STATUS_CONFIG_RME 0x00000200
26781 +/* Not selected
26782 +#define STATUS_CONFIG_RME_NSEL 0x00000000 */
26783 +/** Selected */
26784 +#define STATUS_CONFIG_RME_SEL 0x00000200
26785 +/** RM settings
26786 +    Read Marging Settings for all VIRAGE Memories except GPE */
26787 +#define STATUS_CONFIG_RM_MASK 0x000001E0
26788 +/** field offset */
26789 +#define STATUS_CONFIG_RM_OFFSET 5
26790 +/** RM enable for GPE Memories
26791 +    Activates the Read Margin Settings defined in the RM Field */
26792 +#define STATUS_CONFIG_RMEGPE 0x00000010
26793 +/* Not selected
26794 +#define STATUS_CONFIG_RMEGPE_NSEL 0x00000000 */
26795 +/** Selected */
26796 +#define STATUS_CONFIG_RMEGPE_SEL 0x00000010
26797 +/** RM settings for GPE Memories
26798 +    Read Marging Settings for VIRAGE Memories in GPE module */
26799 +#define STATUS_CONFIG_RMGPE_MASK 0x0000000F
26800 +/** field offset */
26801 +#define STATUS_CONFIG_RMGPE_OFFSET 0
26802 +
26803 +/* Fields of "SPARE fuse register 1" */
26804 +/** spare fuse1
26805 +    eFuses not assigned to hw/sw, can be used for future applications */
26806 +#define STATUS_FUSE1_F1_MASK 0xFFF00000
26807 +/** field offset */
26808 +#define STATUS_FUSE1_F1_OFFSET 20
26809 +/** DCDC DDR OFFSET
26810 +    offset error sense path */
26811 +#define STATUS_FUSE1_OFFSETDDRDCDC_MASK 0x000F0000
26812 +/** field offset */
26813 +#define STATUS_FUSE1_OFFSETDDRDCDC_OFFSET 16
26814 +/** DCDC DDR GAIN
26815 +    gain error sense path */
26816 +#define STATUS_FUSE1_GAINDDRDCDC_MASK 0x0000FC00
26817 +/** field offset */
26818 +#define STATUS_FUSE1_GAINDDRDCDC_OFFSET 10
26819 +/** DCDC APD OFFSET
26820 +    offset error sense path */
26821 +#define STATUS_FUSE1_OFFSETAPDDCDC_MASK 0x000003C0
26822 +/** field offset */
26823 +#define STATUS_FUSE1_OFFSETAPDDCDC_OFFSET 6
26824 +/** DCDC APD GAIN
26825 +    gain error sense path */
26826 +#define STATUS_FUSE1_GAINAPDDCDC_MASK 0x0000003F
26827 +/** field offset */
26828 +#define STATUS_FUSE1_GAINAPDDCDC_OFFSET 0
26829 +
26830 +/* Fields of "Configuration for sbs0 rambist" */
26831 +/** Disable asc monitoring during boot-up
26832 +    Bit is used to avoid asc output for reducing pattern count on testsystem */
26833 +#define STATUS_MBCFG_ASC_DBGDIS 0x01000000
26834 +/* Disable
26835 +#define STATUS_MBCFG_ASC_DBGDIS_DIS 0x00000000 */
26836 +/** Enable */
26837 +#define STATUS_MBCFG_ASC_DBGDIS_EN 0x01000000
26838 +/** Descrambling Enable/Disable
26839 +    Enables Address and Data Descrambling for internal Memory Test */
26840 +#define STATUS_MBCFG_DSC 0x00800000
26841 +/* Disable
26842 +#define STATUS_MBCFG_DSC_DIS 0x00000000 */
26843 +/** Enable */
26844 +#define STATUS_MBCFG_DSC_EN 0x00800000
26845 +/** Enable repair mode
26846 +    When bit is set redundancy repair mode is activated */
26847 +#define STATUS_MBCFG_REPAIR 0x00400000
26848 +/* Disable
26849 +#define STATUS_MBCFG_REPAIR_DIS 0x00000000 */
26850 +/** Enable */
26851 +#define STATUS_MBCFG_REPAIR_EN 0x00400000
26852 +/** DEBUG Mode */
26853 +#define STATUS_MBCFG_DBG 0x00200000
26854 +/* Disable
26855 +#define STATUS_MBCFG_DBG_DIS 0x00000000 */
26856 +/** Enable */
26857 +#define STATUS_MBCFG_DBG_EN 0x00200000
26858 +/** Retention Time
26859 +    Length oft the Retention Time */
26860 +#define STATUS_MBCFG_RTIME_MASK 0x001C0000
26861 +/** field offset */
26862 +#define STATUS_MBCFG_RTIME_OFFSET 18
26863 +/** retention mode is switched off */
26864 +#define STATUS_MBCFG_RTIME_RET0 0x00000000
26865 +/** Retention time 50 ms */
26866 +#define STATUS_MBCFG_RTIME_RET50 0x00040000
26867 +/** Retention time 60 ms */
26868 +#define STATUS_MBCFG_RTIME_RET60 0x00080000
26869 +/** Retention time 70 ms */
26870 +#define STATUS_MBCFG_RTIME_RET70 0x000C0000
26871 +/** Retention time 80 ms */
26872 +#define STATUS_MBCFG_RTIME_RET80 0x00100000
26873 +/** Retention time 90 ms */
26874 +#define STATUS_MBCFG_RTIME_RET90 0x00140000
26875 +/** Retention time 1000 ms */
26876 +#define STATUS_MBCFG_RTIME_RET1000 0x00180000
26877 +/** Test ID
26878 +    Defines the test to execute. In which order the tests are executed can be defined via TID_n (TID_1 1st execution, TID_2 2nd execution ..) */
26879 +#define STATUS_MBCFG_TID_5_MASK 0x00038000
26880 +/** field offset */
26881 +#define STATUS_MBCFG_TID_5_OFFSET 15
26882 +/** No test is performed */
26883 +#define STATUS_MBCFG_TID_5_NONE 0x00000000
26884 +/** March test */
26885 +#define STATUS_MBCFG_TID_5_MARCH 0x00008000
26886 +/** Checkerboard test */
26887 +#define STATUS_MBCFG_TID_5_CHCK 0x00010000
26888 +/** Hammer test */
26889 +#define STATUS_MBCFG_TID_5_HAM 0x00018000
26890 +/** Address decoder test */
26891 +#define STATUS_MBCFG_TID_5_ADEC 0x00020000
26892 +/** Write mask byte test */
26893 +#define STATUS_MBCFG_TID_5_WMBYTE 0x00028000
26894 +/** Reserved */
26895 +#define STATUS_MBCFG_TID_5_RES 0x00030000
26896 +/** Test ID
26897 +    Defines the test to execute. In which order the tests are executed can be defined via TID_n (TID_1 1st execution, TID_2 2nd execution ..) */
26898 +#define STATUS_MBCFG_TID_4_MASK 0x00007000
26899 +/** field offset */
26900 +#define STATUS_MBCFG_TID_4_OFFSET 12
26901 +/** No test is performed */
26902 +#define STATUS_MBCFG_TID_4_NONE 0x00000000
26903 +/** March test */
26904 +#define STATUS_MBCFG_TID_4_MARCH 0x00001000
26905 +/** Checkerboard test */
26906 +#define STATUS_MBCFG_TID_4_CHCK 0x00002000
26907 +/** Hammer test */
26908 +#define STATUS_MBCFG_TID_4_HAM 0x00003000
26909 +/** Address decoder test */
26910 +#define STATUS_MBCFG_TID_4_ADEC 0x00004000
26911 +/** Write mask byte test */
26912 +#define STATUS_MBCFG_TID_4_WMBYTE 0x00005000
26913 +/** Reserved */
26914 +#define STATUS_MBCFG_TID_4_RES 0x00006000
26915 +/** Test ID
26916 +    Defines the test to execute. In which order the tests are executed can be defined via TID_n (TID_1 1st execution, TID_2 2nd execution ..) */
26917 +#define STATUS_MBCFG_TID_3_MASK 0x00000E00
26918 +/** field offset */
26919 +#define STATUS_MBCFG_TID_3_OFFSET 9
26920 +/** No test is performed */
26921 +#define STATUS_MBCFG_TID_3_NONE 0x00000000
26922 +/** March test */
26923 +#define STATUS_MBCFG_TID_3_MARCH 0x00000200
26924 +/** Checkerboard test */
26925 +#define STATUS_MBCFG_TID_3_CHCK 0x00000400
26926 +/** Hammer test */
26927 +#define STATUS_MBCFG_TID_3_HAM 0x00000600
26928 +/** Address decoder test */
26929 +#define STATUS_MBCFG_TID_3_ADEC 0x00000800
26930 +/** Write mask byte test */
26931 +#define STATUS_MBCFG_TID_3_WMBYTE 0x00000A00
26932 +/** Reserved */
26933 +#define STATUS_MBCFG_TID_3_RES 0x00000C00
26934 +/** Test ID
26935 +    Defines the test to execute. In which order the tests are executed can be defined via TID_n (TID_1 1st execution, TID_2 2nd execution ..) */
26936 +#define STATUS_MBCFG_TID_2_MASK 0x000001C0
26937 +/** field offset */
26938 +#define STATUS_MBCFG_TID_2_OFFSET 6
26939 +/** No test is performed */
26940 +#define STATUS_MBCFG_TID_2_NONE 0x00000000
26941 +/** March test */
26942 +#define STATUS_MBCFG_TID_2_MARCH 0x00000040
26943 +/** Checkerboard test */
26944 +#define STATUS_MBCFG_TID_2_CHCK 0x00000080
26945 +/** Hammer test */
26946 +#define STATUS_MBCFG_TID_2_HAM 0x000000C0
26947 +/** Address decoder test */
26948 +#define STATUS_MBCFG_TID_2_ADEC 0x00000100
26949 +/** Write mask byte test */
26950 +#define STATUS_MBCFG_TID_2_WMBYTE 0x00000140
26951 +/** Reserved */
26952 +#define STATUS_MBCFG_TID_2_RES 0x00000180
26953 +/** Test ID
26954 +    Defines the test to execute. In which order the tests are executed can be defined via TID_n (TID_1 1st execution, TID_2 2nd execution ..) */
26955 +#define STATUS_MBCFG_TID_1_MASK 0x00000038
26956 +/** field offset */
26957 +#define STATUS_MBCFG_TID_1_OFFSET 3
26958 +/** No test is performed */
26959 +#define STATUS_MBCFG_TID_1_NONE 0x00000000
26960 +/** March test */
26961 +#define STATUS_MBCFG_TID_1_MARCH 0x00000008
26962 +/** Checkerboard test */
26963 +#define STATUS_MBCFG_TID_1_CHCK 0x00000010
26964 +/** Hammer test */
26965 +#define STATUS_MBCFG_TID_1_HAM 0x00000018
26966 +/** Address decoder test */
26967 +#define STATUS_MBCFG_TID_1_ADEC 0x00000020
26968 +/** Write mask byte test */
26969 +#define STATUS_MBCFG_TID_1_WMBYTE 0x00000028
26970 +/** Reserved */
26971 +#define STATUS_MBCFG_TID_1_RES 0x00000030
26972 +/** Test ID
26973 +    Defines the test to execute. In which order the tests are executed can be defined via TID_n (TID_1 1st execution, TID_2 2nd execution ..) */
26974 +#define STATUS_MBCFG_TID_0_MASK 0x00000007
26975 +/** field offset */
26976 +#define STATUS_MBCFG_TID_0_OFFSET 0
26977 +/** No test is performed */
26978 +#define STATUS_MBCFG_TID_0_NONE 0x00000000
26979 +/** March test */
26980 +#define STATUS_MBCFG_TID_0_MARCH 0x00000001
26981 +/** Checkerboard test */
26982 +#define STATUS_MBCFG_TID_0_CHCK 0x00000002
26983 +/** Hammer test */
26984 +#define STATUS_MBCFG_TID_0_HAM 0x00000003
26985 +/** Address decoder test */
26986 +#define STATUS_MBCFG_TID_0_ADEC 0x00000004
26987 +/** Write mask byte test */
26988 +#define STATUS_MBCFG_TID_0_WMBYTE 0x00000005
26989 +/** Reserved */
26990 +#define STATUS_MBCFG_TID_0_RES 0x00000006
26991 +
26992 +/* Fields of "sbs0 bist result and debug data" */
26993 +/** BIST result and debug data
26994 +    Stores additional debug information */
26995 +#define STATUS_MBDATA_DATA_MASK 0xFFFFFFF8
26996 +/** field offset */
26997 +#define STATUS_MBDATA_DATA_OFFSET 3
26998 +/** MBIST NOGO
26999 +    The BIST failed and cannot be repaired due to many failure locations */
27000 +#define STATUS_MBDATA_MBNOGO 0x00000004
27001 +/** MBIST FAILED
27002 +    The BIST failed but can be repaired */
27003 +#define STATUS_MBDATA_MBFAIL 0x00000002
27004 +/** MBIST PASSED
27005 +    The BIST passed without any Failures */
27006 +#define STATUS_MBDATA_MBPASS 0x00000001
27007 +
27008 +/*! @} */ /* STATUS_REGISTER */
27009 +
27010 +#endif /* _status_reg_h */
27011 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/sys1_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/sys1_reg.h
27012 new file mode 100644
27013 index 0000000..d29007f
27014 --- /dev/null
27015 +++ b/arch/mips/include/asm/mach-lantiq/falcon/sys1_reg.h
27016 @@ -0,0 +1,2008 @@
27017 +/******************************************************************************
27018 +
27019 +                               Copyright (c) 2010
27020 +                            Lantiq Deutschland GmbH
27021 +
27022 +  For licensing information, see the file 'LICENSE' in the root folder of
27023 +  this software module.
27024 +
27025 +******************************************************************************/
27026 +
27027 +#ifndef _sys1_reg_h
27028 +#define _sys1_reg_h
27029 +
27030 +/** \addtogroup SYS1_REGISTER
27031 +   @{
27032 +*/
27033 +/* access macros */
27034 +#define sys1_r32(reg) reg_r32(&sys1->reg)
27035 +#define sys1_w32(val, reg) reg_w32(val, &sys1->reg)
27036 +#define sys1_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &sys1->reg)
27037 +#define sys1_r32_table(reg, idx) reg_r32_table(sys1->reg, idx)
27038 +#define sys1_w32_table(val, reg, idx) reg_w32_table(val, sys1->reg, idx)
27039 +#define sys1_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, sys1->reg, idx)
27040 +#define sys1_adr_table(reg, idx) adr_table(sys1->reg, idx)
27041 +
27042 +
27043 +/** SYS1 register structure */
27044 +struct gpon_reg_sys1
27045 +{
27046 +   /** Clock Status Register */
27047 +   unsigned int clks; /* 0x00000000 */
27048 +   /** Clock Enable Register
27049 +       Via this register the clocks for the domains can be enabled. */
27050 +   unsigned int clken; /* 0x00000004 */
27051 +   /** Clock Clear Register
27052 +       Via this register the clocks for the domains can be disabled. */
27053 +   unsigned int clkclr; /* 0x00000008 */
27054 +   /** Reserved */
27055 +   unsigned int res_0[5]; /* 0x0000000C */
27056 +   /** Activation Status Register */
27057 +   unsigned int acts; /* 0x00000020 */
27058 +   /** Activation Register
27059 +       Via this register the domains can be activated. */
27060 +   unsigned int act; /* 0x00000024 */
27061 +   /** Deactivation Register
27062 +       Via this register the domains can be deactivated. */
27063 +   unsigned int deact; /* 0x00000028 */
27064 +   /** Reboot Trigger Register
27065 +       Via this register the domains can be rebooted (sent through reset). */
27066 +   unsigned int rbt; /* 0x0000002C */
27067 +   /** Reserved */
27068 +   unsigned int res_1[4]; /* 0x00000030 */
27069 +   /** CPU0 Clock Control Register
27070 +       Clock control register for CPU0 */
27071 +   unsigned int cpu0cc; /* 0x00000040 */
27072 +   /** Reserved */
27073 +   unsigned int res_2[7]; /* 0x00000044 */
27074 +   /** CPU0 Reset Source Register
27075 +       Via this register the CPU can find the the root cause for the boot it currently goes through, and take the appropriate measures. */
27076 +   unsigned int cpu0rs; /* 0x00000060 */
27077 +   /** Reserved */
27078 +   unsigned int res_3[7]; /* 0x00000064 */
27079 +   /** CPU0 Wakeup Configuration Register
27080 +       Controls the wakeup condition for CPU0. Note: The upper 16 bit of this register have to be set to the same value as the mask bits within the yield-resume interface block. If the yield-resume interface is not used at all, set the upper 16 bit to 0. */
27081 +   unsigned int cpu0wcfg; /* 0x00000080 */
27082 +   /** Reserved */
27083 +   unsigned int res_4[7]; /* 0x00000084 */
27084 +   /** Bootmode Control Register
27085 +       Reflects the bootmode for the CPU and provides means to manipulate it. */
27086 +   unsigned int bmc; /* 0x000000A0 */
27087 +   /** Reserved */
27088 +   unsigned int res_5[3]; /* 0x000000A4 */
27089 +   /** Sleep Configuration Register */
27090 +   unsigned int scfg; /* 0x000000B0 */
27091 +   /** Power Down Configuration Register
27092 +       Via this register the configuration is done whether in case of deactivation the power supply of the domain shall be switched off. */
27093 +   unsigned int pdcfg; /* 0x000000B4 */
27094 +   /** CLKO Pad Control Register
27095 +       Controls the behaviour of the CLKO pad/ball. */
27096 +   unsigned int clkoc; /* 0x000000B8 */
27097 +   /** Infrastructure Control Register
27098 +       Controls the behaviour of the components of the infrastructure block. */
27099 +   unsigned int infrac; /* 0x000000BC */
27100 +   /** HRST_OUT_N Control Register
27101 +       Controls the behaviour of the HRST_OUT_N pin. */
27102 +   unsigned int hrstoutc; /* 0x000000C0 */
27103 +   /** EBU Clock Control Register
27104 +       Clock control register for the EBU. */
27105 +   unsigned int ebucc; /* 0x000000C4 */
27106 +   /** Reserved */
27107 +   unsigned int res_6[2]; /* 0x000000C8 */
27108 +   /** NMI Status Register
27109 +       The Test NMI source is the GPTC counter 1A overflow bit. */
27110 +   unsigned int nmis; /* 0x000000D0 */
27111 +   /** NMI Set Register */
27112 +   unsigned int nmiset; /* 0x000000D4 */
27113 +   /** NMI Clear Register */
27114 +   unsigned int nmiclr; /* 0x000000D8 */
27115 +   /** NMI Test Configuration Register */
27116 +   unsigned int nmitcfg; /* 0x000000DC */
27117 +   /** NMI VPE1 Control Register */
27118 +   unsigned int nmivpe1c; /* 0x000000E0 */
27119 +   /** Reserved */
27120 +   unsigned int res_7[3]; /* 0x000000E4 */
27121 +   /** IRN Capture Register
27122 +       This register shows the currently active interrupt events masked with the corresponding enable bits of the IRNEN register. The interrupts can be acknowledged by a write operation. */
27123 +   unsigned int irncr; /* 0x000000F0 */
27124 +   /** IRN Interrupt Control Register
27125 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
27126 +   unsigned int irnicr; /* 0x000000F4 */
27127 +   /** IRN Interrupt Enable Register
27128 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IRNCR register and are not signalled via the interrupt line towards the controller. */
27129 +   unsigned int irnen; /* 0x000000F8 */
27130 +   /** Reserved */
27131 +   unsigned int res_8; /* 0x000000FC */
27132 +};
27133 +
27134 +
27135 +/* Fields of "Clock Status Register" */
27136 +/** STATUS Clock Enable
27137 +    Shows the clock enable bit for the STATUS domain. This domain contains the STATUS block. */
27138 +#define CLKS_STATUS 0x80000000
27139 +/* Disable
27140 +#define CLKS_STATUS_DIS 0x00000000 */
27141 +/** Enable */
27142 +#define CLKS_STATUS_EN 0x80000000
27143 +/** SHA1 Clock Enable
27144 +    Shows the clock enable bit for the SHA1 domain. This domain contains the SHA1 block. */
27145 +#define CLKS_SHA1 0x40000000
27146 +/* Disable
27147 +#define CLKS_SHA1_DIS 0x00000000 */
27148 +/** Enable */
27149 +#define CLKS_SHA1_EN 0x40000000
27150 +/** AES Clock Enable
27151 +    Shows the clock enable bit for the AES domain. This domain contains the AES block. */
27152 +#define CLKS_AES 0x20000000
27153 +/* Disable
27154 +#define CLKS_AES_DIS 0x00000000 */
27155 +/** Enable */
27156 +#define CLKS_AES_EN 0x20000000
27157 +/** PCM Clock Enable
27158 +    Shows the clock enable bit for the PCM domain. This domain contains the PCM interface block. */
27159 +#define CLKS_PCM 0x10000000
27160 +/* Disable
27161 +#define CLKS_PCM_DIS 0x00000000 */
27162 +/** Enable */
27163 +#define CLKS_PCM_EN 0x10000000
27164 +/** FSCT Clock Enable
27165 +    Shows the clock enable bit for the FSCT domain. This domain contains the FSCT block. */
27166 +#define CLKS_FSCT 0x08000000
27167 +/* Disable
27168 +#define CLKS_FSCT_DIS 0x00000000 */
27169 +/** Enable */
27170 +#define CLKS_FSCT_EN 0x08000000
27171 +/** GPTC Clock Enable
27172 +    Shows the clock enable bit for the GPTC domain. This domain contains the GPTC block. */
27173 +#define CLKS_GPTC 0x04000000
27174 +/* Disable
27175 +#define CLKS_GPTC_DIS 0x00000000 */
27176 +/** Enable */
27177 +#define CLKS_GPTC_EN 0x04000000
27178 +/** MPS Clock Enable
27179 +    Shows the clock enable bit for the MPS domain. This domain contains the MPS block. */
27180 +#define CLKS_MPS 0x02000000
27181 +/* Disable
27182 +#define CLKS_MPS_DIS 0x00000000 */
27183 +/** Enable */
27184 +#define CLKS_MPS_EN 0x02000000
27185 +/** DFEV0 Clock Enable
27186 +    Shows the clock enable bit for the DFEV0 domain. This domain contains the DFEV0 block. */
27187 +#define CLKS_DFEV0 0x01000000
27188 +/* Disable
27189 +#define CLKS_DFEV0_DIS 0x00000000 */
27190 +/** Enable */
27191 +#define CLKS_DFEV0_EN 0x01000000
27192 +/** PADCTRL4 Clock Enable
27193 +    Shows the clock enable bit for the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
27194 +#define CLKS_PADCTRL4 0x00400000
27195 +/* Disable
27196 +#define CLKS_PADCTRL4_DIS 0x00000000 */
27197 +/** Enable */
27198 +#define CLKS_PADCTRL4_EN 0x00400000
27199 +/** PADCTRL3 Clock Enable
27200 +    Shows the clock enable bit for the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
27201 +#define CLKS_PADCTRL3 0x00200000
27202 +/* Disable
27203 +#define CLKS_PADCTRL3_DIS 0x00000000 */
27204 +/** Enable */
27205 +#define CLKS_PADCTRL3_EN 0x00200000
27206 +/** PADCTRL1 Clock Enable
27207 +    Shows the clock enable bit for the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
27208 +#define CLKS_PADCTRL1 0x00100000
27209 +/* Disable
27210 +#define CLKS_PADCTRL1_DIS 0x00000000 */
27211 +/** Enable */
27212 +#define CLKS_PADCTRL1_EN 0x00100000
27213 +/** P4 Clock Enable
27214 +    Shows the clock enable bit for the P4 domain. This domain contains the P4 instance of the GPIO block. */
27215 +#define CLKS_P4 0x00040000
27216 +/* Disable
27217 +#define CLKS_P4_DIS 0x00000000 */
27218 +/** Enable */
27219 +#define CLKS_P4_EN 0x00040000
27220 +/** P3 Clock Enable
27221 +    Shows the clock enable bit for the P3 domain. This domain contains the P3 instance of the GPIO block. */
27222 +#define CLKS_P3 0x00020000
27223 +/* Disable
27224 +#define CLKS_P3_DIS 0x00000000 */
27225 +/** Enable */
27226 +#define CLKS_P3_EN 0x00020000
27227 +/** P1 Clock Enable
27228 +    Shows the clock enable bit for the P1 domain. This domain contains the P1 instance of the GPIO block. */
27229 +#define CLKS_P1 0x00010000
27230 +/* Disable
27231 +#define CLKS_P1_DIS 0x00000000 */
27232 +/** Enable */
27233 +#define CLKS_P1_EN 0x00010000
27234 +/** HOST Clock Enable
27235 +    Shows the clock enable bit for the HOST domain. This domain contains the HOST interface block. */
27236 +#define CLKS_HOST 0x00008000
27237 +/* Disable
27238 +#define CLKS_HOST_DIS 0x00000000 */
27239 +/** Enable */
27240 +#define CLKS_HOST_EN 0x00008000
27241 +/** I2C Clock Enable
27242 +    Shows the clock enable bit for the I2C domain. This domain contains the I2C interface block. */
27243 +#define CLKS_I2C 0x00004000
27244 +/* Disable
27245 +#define CLKS_I2C_DIS 0x00000000 */
27246 +/** Enable */
27247 +#define CLKS_I2C_EN 0x00004000
27248 +/** SSC0 Clock Enable
27249 +    Shows the clock enable bit for the SSC0 domain. This domain contains the SSC0 interface block. */
27250 +#define CLKS_SSC0 0x00002000
27251 +/* Disable
27252 +#define CLKS_SSC0_DIS 0x00000000 */
27253 +/** Enable */
27254 +#define CLKS_SSC0_EN 0x00002000
27255 +/** ASC0 Clock Enable
27256 +    Shows the clock enable bit for the ASC0 domain. This domain contains the ASC0 interface block. */
27257 +#define CLKS_ASC0 0x00001000
27258 +/* Disable
27259 +#define CLKS_ASC0_DIS 0x00000000 */
27260 +/** Enable */
27261 +#define CLKS_ASC0_EN 0x00001000
27262 +/** ASC1 Clock Enable
27263 +    Shows the clock enable bit for the ASC1 domain. This domain contains the ASC1 block. */
27264 +#define CLKS_ASC1 0x00000800
27265 +/* Disable
27266 +#define CLKS_ASC1_DIS 0x00000000 */
27267 +/** Enable */
27268 +#define CLKS_ASC1_EN 0x00000800
27269 +/** DCDCAPD Clock Enable
27270 +    Shows the clock enable bit for the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
27271 +#define CLKS_DCDCAPD 0x00000400
27272 +/* Disable
27273 +#define CLKS_DCDCAPD_DIS 0x00000000 */
27274 +/** Enable */
27275 +#define CLKS_DCDCAPD_EN 0x00000400
27276 +/** DCDCDDR Clock Enable
27277 +    Shows the clock enable bit for the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
27278 +#define CLKS_DCDCDDR 0x00000200
27279 +/* Disable
27280 +#define CLKS_DCDCDDR_DIS 0x00000000 */
27281 +/** Enable */
27282 +#define CLKS_DCDCDDR_EN 0x00000200
27283 +/** DCDC1V0 Clock Enable
27284 +    Shows the clock enable bit for the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
27285 +#define CLKS_DCDC1V0 0x00000100
27286 +/* Disable
27287 +#define CLKS_DCDC1V0_DIS 0x00000000 */
27288 +/** Enable */
27289 +#define CLKS_DCDC1V0_EN 0x00000100
27290 +/** TRC2MEM Clock Enable
27291 +    Shows the clock enable bit for the TRC2MEM domain. This domain contains the TRC2MEM block. */
27292 +#define CLKS_TRC2MEM 0x00000040
27293 +/* Disable
27294 +#define CLKS_TRC2MEM_DIS 0x00000000 */
27295 +/** Enable */
27296 +#define CLKS_TRC2MEM_EN 0x00000040
27297 +/** DDR Clock Enable
27298 +    Shows the clock enable bit for the DDR domain. This domain contains the DDR interface block. */
27299 +#define CLKS_DDR 0x00000020
27300 +/* Disable
27301 +#define CLKS_DDR_DIS 0x00000000 */
27302 +/** Enable */
27303 +#define CLKS_DDR_EN 0x00000020
27304 +/** EBU Clock Enable
27305 +    Shows the clock enable bit for the EBU domain. This domain contains the EBU interface block. */
27306 +#define CLKS_EBU 0x00000010
27307 +/* Disable
27308 +#define CLKS_EBU_DIS 0x00000000 */
27309 +/** Enable */
27310 +#define CLKS_EBU_EN 0x00000010
27311 +
27312 +/* Fields of "Clock Enable Register" */
27313 +/** Set Clock Enable STATUS
27314 +    Sets the clock enable bit of the STATUS domain. This domain contains the STATUS block. */
27315 +#define CLKEN_STATUS 0x80000000
27316 +/* No-Operation
27317 +#define CLKEN_STATUS_NOP 0x00000000 */
27318 +/** Set */
27319 +#define CLKEN_STATUS_SET 0x80000000
27320 +/** Set Clock Enable SHA1
27321 +    Sets the clock enable bit of the SHA1 domain. This domain contains the SHA1 block. */
27322 +#define CLKEN_SHA1 0x40000000
27323 +/* No-Operation
27324 +#define CLKEN_SHA1_NOP 0x00000000 */
27325 +/** Set */
27326 +#define CLKEN_SHA1_SET 0x40000000
27327 +/** Set Clock Enable AES
27328 +    Sets the clock enable bit of the AES domain. This domain contains the AES block. */
27329 +#define CLKEN_AES 0x20000000
27330 +/* No-Operation
27331 +#define CLKEN_AES_NOP 0x00000000 */
27332 +/** Set */
27333 +#define CLKEN_AES_SET 0x20000000
27334 +/** Set Clock Enable PCM
27335 +    Sets the clock enable bit of the PCM domain. This domain contains the PCM interface block. */
27336 +#define CLKEN_PCM 0x10000000
27337 +/* No-Operation
27338 +#define CLKEN_PCM_NOP 0x00000000 */
27339 +/** Set */
27340 +#define CLKEN_PCM_SET 0x10000000
27341 +/** Set Clock Enable FSCT
27342 +    Sets the clock enable bit of the FSCT domain. This domain contains the FSCT block. */
27343 +#define CLKEN_FSCT 0x08000000
27344 +/* No-Operation
27345 +#define CLKEN_FSCT_NOP 0x00000000 */
27346 +/** Set */
27347 +#define CLKEN_FSCT_SET 0x08000000
27348 +/** Set Clock Enable GPTC
27349 +    Sets the clock enable bit of the GPTC domain. This domain contains the GPTC block. */
27350 +#define CLKEN_GPTC 0x04000000
27351 +/* No-Operation
27352 +#define CLKEN_GPTC_NOP 0x00000000 */
27353 +/** Set */
27354 +#define CLKEN_GPTC_SET 0x04000000
27355 +/** Set Clock Enable MPS
27356 +    Sets the clock enable bit of the MPS domain. This domain contains the MPS block. */
27357 +#define CLKEN_MPS 0x02000000
27358 +/* No-Operation
27359 +#define CLKEN_MPS_NOP 0x00000000 */
27360 +/** Set */
27361 +#define CLKEN_MPS_SET 0x02000000
27362 +/** Set Clock Enable DFEV0
27363 +    Sets the clock enable bit of the DFEV0 domain. This domain contains the DFEV0 block. */
27364 +#define CLKEN_DFEV0 0x01000000
27365 +/* No-Operation
27366 +#define CLKEN_DFEV0_NOP 0x00000000 */
27367 +/** Set */
27368 +#define CLKEN_DFEV0_SET 0x01000000
27369 +/** Set Clock Enable PADCTRL4
27370 +    Sets the clock enable bit of the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
27371 +#define CLKEN_PADCTRL4 0x00400000
27372 +/* No-Operation
27373 +#define CLKEN_PADCTRL4_NOP 0x00000000 */
27374 +/** Set */
27375 +#define CLKEN_PADCTRL4_SET 0x00400000
27376 +/** Set Clock Enable PADCTRL3
27377 +    Sets the clock enable bit of the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
27378 +#define CLKEN_PADCTRL3 0x00200000
27379 +/* No-Operation
27380 +#define CLKEN_PADCTRL3_NOP 0x00000000 */
27381 +/** Set */
27382 +#define CLKEN_PADCTRL3_SET 0x00200000
27383 +/** Set Clock Enable PADCTRL1
27384 +    Sets the clock enable bit of the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
27385 +#define CLKEN_PADCTRL1 0x00100000
27386 +/* No-Operation
27387 +#define CLKEN_PADCTRL1_NOP 0x00000000 */
27388 +/** Set */
27389 +#define CLKEN_PADCTRL1_SET 0x00100000
27390 +/** Set Clock Enable P4
27391 +    Sets the clock enable bit of the P4 domain. This domain contains the P4 instance of the GPIO block. */
27392 +#define CLKEN_P4 0x00040000
27393 +/* No-Operation
27394 +#define CLKEN_P4_NOP 0x00000000 */
27395 +/** Set */
27396 +#define CLKEN_P4_SET 0x00040000
27397 +/** Set Clock Enable P3
27398 +    Sets the clock enable bit of the P3 domain. This domain contains the P3 instance of the GPIO block. */
27399 +#define CLKEN_P3 0x00020000
27400 +/* No-Operation
27401 +#define CLKEN_P3_NOP 0x00000000 */
27402 +/** Set */
27403 +#define CLKEN_P3_SET 0x00020000
27404 +/** Set Clock Enable P1
27405 +    Sets the clock enable bit of the P1 domain. This domain contains the P1 instance of the GPIO block. */
27406 +#define CLKEN_P1 0x00010000
27407 +/* No-Operation
27408 +#define CLKEN_P1_NOP 0x00000000 */
27409 +/** Set */
27410 +#define CLKEN_P1_SET 0x00010000
27411 +/** Set Clock Enable HOST
27412 +    Sets the clock enable bit of the HOST domain. This domain contains the HOST interface block. */
27413 +#define CLKEN_HOST 0x00008000
27414 +/* No-Operation
27415 +#define CLKEN_HOST_NOP 0x00000000 */
27416 +/** Set */
27417 +#define CLKEN_HOST_SET 0x00008000
27418 +/** Set Clock Enable I2C
27419 +    Sets the clock enable bit of the I2C domain. This domain contains the I2C interface block. */
27420 +#define CLKEN_I2C 0x00004000
27421 +/* No-Operation
27422 +#define CLKEN_I2C_NOP 0x00000000 */
27423 +/** Set */
27424 +#define CLKEN_I2C_SET 0x00004000
27425 +/** Set Clock Enable SSC0
27426 +    Sets the clock enable bit of the SSC0 domain. This domain contains the SSC0 interface block. */
27427 +#define CLKEN_SSC0 0x00002000
27428 +/* No-Operation
27429 +#define CLKEN_SSC0_NOP 0x00000000 */
27430 +/** Set */
27431 +#define CLKEN_SSC0_SET 0x00002000
27432 +/** Set Clock Enable ASC0
27433 +    Sets the clock enable bit of the ASC0 domain. This domain contains the ASC0 interface block. */
27434 +#define CLKEN_ASC0 0x00001000
27435 +/* No-Operation
27436 +#define CLKEN_ASC0_NOP 0x00000000 */
27437 +/** Set */
27438 +#define CLKEN_ASC0_SET 0x00001000
27439 +/** Set Clock Enable ASC1
27440 +    Sets the clock enable bit of the ASC1 domain. This domain contains the ASC1 block. */
27441 +#define CLKEN_ASC1 0x00000800
27442 +/* No-Operation
27443 +#define CLKEN_ASC1_NOP 0x00000000 */
27444 +/** Set */
27445 +#define CLKEN_ASC1_SET 0x00000800
27446 +/** Set Clock Enable DCDCAPD
27447 +    Sets the clock enable bit of the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
27448 +#define CLKEN_DCDCAPD 0x00000400
27449 +/* No-Operation
27450 +#define CLKEN_DCDCAPD_NOP 0x00000000 */
27451 +/** Set */
27452 +#define CLKEN_DCDCAPD_SET 0x00000400
27453 +/** Set Clock Enable DCDCDDR
27454 +    Sets the clock enable bit of the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
27455 +#define CLKEN_DCDCDDR 0x00000200
27456 +/* No-Operation
27457 +#define CLKEN_DCDCDDR_NOP 0x00000000 */
27458 +/** Set */
27459 +#define CLKEN_DCDCDDR_SET 0x00000200
27460 +/** Set Clock Enable DCDC1V0
27461 +    Sets the clock enable bit of the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
27462 +#define CLKEN_DCDC1V0 0x00000100
27463 +/* No-Operation
27464 +#define CLKEN_DCDC1V0_NOP 0x00000000 */
27465 +/** Set */
27466 +#define CLKEN_DCDC1V0_SET 0x00000100
27467 +/** Set Clock Enable TRC2MEM
27468 +    Sets the clock enable bit of the TRC2MEM domain. This domain contains the TRC2MEM block. */
27469 +#define CLKEN_TRC2MEM 0x00000040
27470 +/* No-Operation
27471 +#define CLKEN_TRC2MEM_NOP 0x00000000 */
27472 +/** Set */
27473 +#define CLKEN_TRC2MEM_SET 0x00000040
27474 +/** Set Clock Enable DDR
27475 +    Sets the clock enable bit of the DDR domain. This domain contains the DDR interface block. */
27476 +#define CLKEN_DDR 0x00000020
27477 +/* No-Operation
27478 +#define CLKEN_DDR_NOP 0x00000000 */
27479 +/** Set */
27480 +#define CLKEN_DDR_SET 0x00000020
27481 +/** Set Clock Enable EBU
27482 +    Sets the clock enable bit of the EBU domain. This domain contains the EBU interface block. */
27483 +#define CLKEN_EBU 0x00000010
27484 +/* No-Operation
27485 +#define CLKEN_EBU_NOP 0x00000000 */
27486 +/** Set */
27487 +#define CLKEN_EBU_SET 0x00000010
27488 +
27489 +/* Fields of "Clock Clear Register" */
27490 +/** Clear Clock Enable STATUS
27491 +    Clears the clock enable bit of the STATUS domain. This domain contains the STATUS block. */
27492 +#define CLKCLR_STATUS 0x80000000
27493 +/* No-Operation
27494 +#define CLKCLR_STATUS_NOP 0x00000000 */
27495 +/** Clear */
27496 +#define CLKCLR_STATUS_CLR 0x80000000
27497 +/** Clear Clock Enable SHA1
27498 +    Clears the clock enable bit of the SHA1 domain. This domain contains the SHA1 block. */
27499 +#define CLKCLR_SHA1 0x40000000
27500 +/* No-Operation
27501 +#define CLKCLR_SHA1_NOP 0x00000000 */
27502 +/** Clear */
27503 +#define CLKCLR_SHA1_CLR 0x40000000
27504 +/** Clear Clock Enable AES
27505 +    Clears the clock enable bit of the AES domain. This domain contains the AES block. */
27506 +#define CLKCLR_AES 0x20000000
27507 +/* No-Operation
27508 +#define CLKCLR_AES_NOP 0x00000000 */
27509 +/** Clear */
27510 +#define CLKCLR_AES_CLR 0x20000000
27511 +/** Clear Clock Enable PCM
27512 +    Clears the clock enable bit of the PCM domain. This domain contains the PCM interface block. */
27513 +#define CLKCLR_PCM 0x10000000
27514 +/* No-Operation
27515 +#define CLKCLR_PCM_NOP 0x00000000 */
27516 +/** Clear */
27517 +#define CLKCLR_PCM_CLR 0x10000000
27518 +/** Clear Clock Enable FSCT
27519 +    Clears the clock enable bit of the FSCT domain. This domain contains the FSCT block. */
27520 +#define CLKCLR_FSCT 0x08000000
27521 +/* No-Operation
27522 +#define CLKCLR_FSCT_NOP 0x00000000 */
27523 +/** Clear */
27524 +#define CLKCLR_FSCT_CLR 0x08000000
27525 +/** Clear Clock Enable GPTC
27526 +    Clears the clock enable bit of the GPTC domain. This domain contains the GPTC block. */
27527 +#define CLKCLR_GPTC 0x04000000
27528 +/* No-Operation
27529 +#define CLKCLR_GPTC_NOP 0x00000000 */
27530 +/** Clear */
27531 +#define CLKCLR_GPTC_CLR 0x04000000
27532 +/** Clear Clock Enable MPS
27533 +    Clears the clock enable bit of the MPS domain. This domain contains the MPS block. */
27534 +#define CLKCLR_MPS 0x02000000
27535 +/* No-Operation
27536 +#define CLKCLR_MPS_NOP 0x00000000 */
27537 +/** Clear */
27538 +#define CLKCLR_MPS_CLR 0x02000000
27539 +/** Clear Clock Enable DFEV0
27540 +    Clears the clock enable bit of the DFEV0 domain. This domain contains the DFEV0 block. */
27541 +#define CLKCLR_DFEV0 0x01000000
27542 +/* No-Operation
27543 +#define CLKCLR_DFEV0_NOP 0x00000000 */
27544 +/** Clear */
27545 +#define CLKCLR_DFEV0_CLR 0x01000000
27546 +/** Clear Clock Enable PADCTRL4
27547 +    Clears the clock enable bit of the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
27548 +#define CLKCLR_PADCTRL4 0x00400000
27549 +/* No-Operation
27550 +#define CLKCLR_PADCTRL4_NOP 0x00000000 */
27551 +/** Clear */
27552 +#define CLKCLR_PADCTRL4_CLR 0x00400000
27553 +/** Clear Clock Enable PADCTRL3
27554 +    Clears the clock enable bit of the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
27555 +#define CLKCLR_PADCTRL3 0x00200000
27556 +/* No-Operation
27557 +#define CLKCLR_PADCTRL3_NOP 0x00000000 */
27558 +/** Clear */
27559 +#define CLKCLR_PADCTRL3_CLR 0x00200000
27560 +/** Clear Clock Enable PADCTRL1
27561 +    Clears the clock enable bit of the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
27562 +#define CLKCLR_PADCTRL1 0x00100000
27563 +/* No-Operation
27564 +#define CLKCLR_PADCTRL1_NOP 0x00000000 */
27565 +/** Clear */
27566 +#define CLKCLR_PADCTRL1_CLR 0x00100000
27567 +/** Clear Clock Enable P4
27568 +    Clears the clock enable bit of the P4 domain. This domain contains the P4 instance of the GPIO block. */
27569 +#define CLKCLR_P4 0x00040000
27570 +/* No-Operation
27571 +#define CLKCLR_P4_NOP 0x00000000 */
27572 +/** Clear */
27573 +#define CLKCLR_P4_CLR 0x00040000
27574 +/** Clear Clock Enable P3
27575 +    Clears the clock enable bit of the P3 domain. This domain contains the P3 instance of the GPIO block. */
27576 +#define CLKCLR_P3 0x00020000
27577 +/* No-Operation
27578 +#define CLKCLR_P3_NOP 0x00000000 */
27579 +/** Clear */
27580 +#define CLKCLR_P3_CLR 0x00020000
27581 +/** Clear Clock Enable P1
27582 +    Clears the clock enable bit of the P1 domain. This domain contains the P1 instance of the GPIO block. */
27583 +#define CLKCLR_P1 0x00010000
27584 +/* No-Operation
27585 +#define CLKCLR_P1_NOP 0x00000000 */
27586 +/** Clear */
27587 +#define CLKCLR_P1_CLR 0x00010000
27588 +/** Clear Clock Enable HOST
27589 +    Clears the clock enable bit of the HOST domain. This domain contains the HOST interface block. */
27590 +#define CLKCLR_HOST 0x00008000
27591 +/* No-Operation
27592 +#define CLKCLR_HOST_NOP 0x00000000 */
27593 +/** Clear */
27594 +#define CLKCLR_HOST_CLR 0x00008000
27595 +/** Clear Clock Enable I2C
27596 +    Clears the clock enable bit of the I2C domain. This domain contains the I2C interface block. */
27597 +#define CLKCLR_I2C 0x00004000
27598 +/* No-Operation
27599 +#define CLKCLR_I2C_NOP 0x00000000 */
27600 +/** Clear */
27601 +#define CLKCLR_I2C_CLR 0x00004000
27602 +/** Clear Clock Enable SSC0
27603 +    Clears the clock enable bit of the SSC0 domain. This domain contains the SSC0 interface block. */
27604 +#define CLKCLR_SSC0 0x00002000
27605 +/* No-Operation
27606 +#define CLKCLR_SSC0_NOP 0x00000000 */
27607 +/** Clear */
27608 +#define CLKCLR_SSC0_CLR 0x00002000
27609 +/** Clear Clock Enable ASC0
27610 +    Clears the clock enable bit of the ASC0 domain. This domain contains the ASC0 interface block. */
27611 +#define CLKCLR_ASC0 0x00001000
27612 +/* No-Operation
27613 +#define CLKCLR_ASC0_NOP 0x00000000 */
27614 +/** Clear */
27615 +#define CLKCLR_ASC0_CLR 0x00001000
27616 +/** Clear Clock Enable ASC1
27617 +    Clears the clock enable bit of the ASC1 domain. This domain contains the ASC1 block. */
27618 +#define CLKCLR_ASC1 0x00000800
27619 +/* No-Operation
27620 +#define CLKCLR_ASC1_NOP 0x00000000 */
27621 +/** Clear */
27622 +#define CLKCLR_ASC1_CLR 0x00000800
27623 +/** Clear Clock Enable DCDCAPD
27624 +    Clears the clock enable bit of the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
27625 +#define CLKCLR_DCDCAPD 0x00000400
27626 +/* No-Operation
27627 +#define CLKCLR_DCDCAPD_NOP 0x00000000 */
27628 +/** Clear */
27629 +#define CLKCLR_DCDCAPD_CLR 0x00000400
27630 +/** Clear Clock Enable DCDCDDR
27631 +    Clears the clock enable bit of the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
27632 +#define CLKCLR_DCDCDDR 0x00000200
27633 +/* No-Operation
27634 +#define CLKCLR_DCDCDDR_NOP 0x00000000 */
27635 +/** Clear */
27636 +#define CLKCLR_DCDCDDR_CLR 0x00000200
27637 +/** Clear Clock Enable DCDC1V0
27638 +    Clears the clock enable bit of the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
27639 +#define CLKCLR_DCDC1V0 0x00000100
27640 +/* No-Operation
27641 +#define CLKCLR_DCDC1V0_NOP 0x00000000 */
27642 +/** Clear */
27643 +#define CLKCLR_DCDC1V0_CLR 0x00000100
27644 +/** Clear Clock Enable TRC2MEM
27645 +    Clears the clock enable bit of the TRC2MEM domain. This domain contains the TRC2MEM block. */
27646 +#define CLKCLR_TRC2MEM 0x00000040
27647 +/* No-Operation
27648 +#define CLKCLR_TRC2MEM_NOP 0x00000000 */
27649 +/** Clear */
27650 +#define CLKCLR_TRC2MEM_CLR 0x00000040
27651 +/** Clear Clock Enable DDR
27652 +    Clears the clock enable bit of the DDR domain. This domain contains the DDR interface block. */
27653 +#define CLKCLR_DDR 0x00000020
27654 +/* No-Operation
27655 +#define CLKCLR_DDR_NOP 0x00000000 */
27656 +/** Clear */
27657 +#define CLKCLR_DDR_CLR 0x00000020
27658 +/** Clear Clock Enable EBU
27659 +    Clears the clock enable bit of the EBU domain. This domain contains the EBU interface block. */
27660 +#define CLKCLR_EBU 0x00000010
27661 +/* No-Operation
27662 +#define CLKCLR_EBU_NOP 0x00000000 */
27663 +/** Clear */
27664 +#define CLKCLR_EBU_CLR 0x00000010
27665 +
27666 +/* Fields of "Activation Status Register" */
27667 +/** STATUS Status
27668 +    Shows the activation status of the STATUS domain. This domain contains the STATUS block. */
27669 +#define ACTS_STATUS 0x80000000
27670 +/* The block is inactive.
27671 +#define ACTS_STATUS_INACT 0x00000000 */
27672 +/** The block is active. */
27673 +#define ACTS_STATUS_ACT 0x80000000
27674 +/** SHA1 Status
27675 +    Shows the activation status of the SHA1 domain. This domain contains the SHA1 block. */
27676 +#define ACTS_SHA1 0x40000000
27677 +/* The block is inactive.
27678 +#define ACTS_SHA1_INACT 0x00000000 */
27679 +/** The block is active. */
27680 +#define ACTS_SHA1_ACT 0x40000000
27681 +/** AES Status
27682 +    Shows the activation status of the AES domain. This domain contains the AES block. */
27683 +#define ACTS_AES 0x20000000
27684 +/* The block is inactive.
27685 +#define ACTS_AES_INACT 0x00000000 */
27686 +/** The block is active. */
27687 +#define ACTS_AES_ACT 0x20000000
27688 +/** PCM Status
27689 +    Shows the activation status of the PCM domain. This domain contains the PCM interface block. */
27690 +#define ACTS_PCM 0x10000000
27691 +/* The block is inactive.
27692 +#define ACTS_PCM_INACT 0x00000000 */
27693 +/** The block is active. */
27694 +#define ACTS_PCM_ACT 0x10000000
27695 +/** FSCT Status
27696 +    Shows the activation status of the FSCT domain. This domain contains the FSCT block. */
27697 +#define ACTS_FSCT 0x08000000
27698 +/* The block is inactive.
27699 +#define ACTS_FSCT_INACT 0x00000000 */
27700 +/** The block is active. */
27701 +#define ACTS_FSCT_ACT 0x08000000
27702 +/** GPTC Status
27703 +    Shows the activation status of the GPTC domain. This domain contains the GPTC block. */
27704 +#define ACTS_GPTC 0x04000000
27705 +/* The block is inactive.
27706 +#define ACTS_GPTC_INACT 0x00000000 */
27707 +/** The block is active. */
27708 +#define ACTS_GPTC_ACT 0x04000000
27709 +/** MPS Status
27710 +    Shows the activation status of the MPS domain. This domain contains the MPS block. */
27711 +#define ACTS_MPS 0x02000000
27712 +/* The block is inactive.
27713 +#define ACTS_MPS_INACT 0x00000000 */
27714 +/** The block is active. */
27715 +#define ACTS_MPS_ACT 0x02000000
27716 +/** DFEV0 Status
27717 +    Shows the activation status of the DFEV0 domain. This domain contains the DFEV0 block. */
27718 +#define ACTS_DFEV0 0x01000000
27719 +/* The block is inactive.
27720 +#define ACTS_DFEV0_INACT 0x00000000 */
27721 +/** The block is active. */
27722 +#define ACTS_DFEV0_ACT 0x01000000
27723 +/** PADCTRL4 Status
27724 +    Shows the activation status of the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
27725 +#define ACTS_PADCTRL4 0x00400000
27726 +/* The block is inactive.
27727 +#define ACTS_PADCTRL4_INACT 0x00000000 */
27728 +/** The block is active. */
27729 +#define ACTS_PADCTRL4_ACT 0x00400000
27730 +/** PADCTRL3 Status
27731 +    Shows the activation status of the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
27732 +#define ACTS_PADCTRL3 0x00200000
27733 +/* The block is inactive.
27734 +#define ACTS_PADCTRL3_INACT 0x00000000 */
27735 +/** The block is active. */
27736 +#define ACTS_PADCTRL3_ACT 0x00200000
27737 +/** PADCTRL1 Status
27738 +    Shows the activation status of the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
27739 +#define ACTS_PADCTRL1 0x00100000
27740 +/* The block is inactive.
27741 +#define ACTS_PADCTRL1_INACT 0x00000000 */
27742 +/** The block is active. */
27743 +#define ACTS_PADCTRL1_ACT 0x00100000
27744 +/** P4 Status
27745 +    Shows the activation status of the P4 domain. This domain contains the P4 instance of the GPIO block. */
27746 +#define ACTS_P4 0x00040000
27747 +/* The block is inactive.
27748 +#define ACTS_P4_INACT 0x00000000 */
27749 +/** The block is active. */
27750 +#define ACTS_P4_ACT 0x00040000
27751 +/** P3 Status
27752 +    Shows the activation status of the P3 domain. This domain contains the P3 instance of the GPIO block. */
27753 +#define ACTS_P3 0x00020000
27754 +/* The block is inactive.
27755 +#define ACTS_P3_INACT 0x00000000 */
27756 +/** The block is active. */
27757 +#define ACTS_P3_ACT 0x00020000
27758 +/** P1 Status
27759 +    Shows the activation status of the P1 domain. This domain contains the P1 instance of the GPIO block. */
27760 +#define ACTS_P1 0x00010000
27761 +/* The block is inactive.
27762 +#define ACTS_P1_INACT 0x00000000 */
27763 +/** The block is active. */
27764 +#define ACTS_P1_ACT 0x00010000
27765 +/** HOST Status
27766 +    Shows the activation status of the HOST domain. This domain contains the HOST interface block. */
27767 +#define ACTS_HOST 0x00008000
27768 +/* The block is inactive.
27769 +#define ACTS_HOST_INACT 0x00000000 */
27770 +/** The block is active. */
27771 +#define ACTS_HOST_ACT 0x00008000
27772 +/** I2C Status
27773 +    Shows the activation status of the I2C domain. This domain contains the I2C interface block. */
27774 +#define ACTS_I2C 0x00004000
27775 +/* The block is inactive.
27776 +#define ACTS_I2C_INACT 0x00000000 */
27777 +/** The block is active. */
27778 +#define ACTS_I2C_ACT 0x00004000
27779 +/** SSC0 Status
27780 +    Shows the activation status of the SSC0 domain. This domain contains the SSC0 interface block. */
27781 +#define ACTS_SSC0 0x00002000
27782 +/* The block is inactive.
27783 +#define ACTS_SSC0_INACT 0x00000000 */
27784 +/** The block is active. */
27785 +#define ACTS_SSC0_ACT 0x00002000
27786 +/** ASC0 Status
27787 +    Shows the activation status of the ASC0 domain. This domain contains the ASC0 interface block. */
27788 +#define ACTS_ASC0 0x00001000
27789 +/* The block is inactive.
27790 +#define ACTS_ASC0_INACT 0x00000000 */
27791 +/** The block is active. */
27792 +#define ACTS_ASC0_ACT 0x00001000
27793 +/** ASC1 Status
27794 +    Shows the activation status of the ASC1 domain. This domain contains the ASC1 block. */
27795 +#define ACTS_ASC1 0x00000800
27796 +/* The block is inactive.
27797 +#define ACTS_ASC1_INACT 0x00000000 */
27798 +/** The block is active. */
27799 +#define ACTS_ASC1_ACT 0x00000800
27800 +/** DCDCAPD Status
27801 +    Shows the activation status of the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
27802 +#define ACTS_DCDCAPD 0x00000400
27803 +/* The block is inactive.
27804 +#define ACTS_DCDCAPD_INACT 0x00000000 */
27805 +/** The block is active. */
27806 +#define ACTS_DCDCAPD_ACT 0x00000400
27807 +/** DCDCDDR Status
27808 +    Shows the activation status of the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
27809 +#define ACTS_DCDCDDR 0x00000200
27810 +/* The block is inactive.
27811 +#define ACTS_DCDCDDR_INACT 0x00000000 */
27812 +/** The block is active. */
27813 +#define ACTS_DCDCDDR_ACT 0x00000200
27814 +/** DCDC1V0 Status
27815 +    Shows the activation status of the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
27816 +#define ACTS_DCDC1V0 0x00000100
27817 +/* The block is inactive.
27818 +#define ACTS_DCDC1V0_INACT 0x00000000 */
27819 +/** The block is active. */
27820 +#define ACTS_DCDC1V0_ACT 0x00000100
27821 +/** TRC2MEM Status
27822 +    Shows the activation status of the TRC2MEM domain. This domain contains the TRC2MEM block. */
27823 +#define ACTS_TRC2MEM 0x00000040
27824 +/* The block is inactive.
27825 +#define ACTS_TRC2MEM_INACT 0x00000000 */
27826 +/** The block is active. */
27827 +#define ACTS_TRC2MEM_ACT 0x00000040
27828 +/** DDR Status
27829 +    Shows the activation status of the DDR domain. This domain contains the DDR interface block. */
27830 +#define ACTS_DDR 0x00000020
27831 +/* The block is inactive.
27832 +#define ACTS_DDR_INACT 0x00000000 */
27833 +/** The block is active. */
27834 +#define ACTS_DDR_ACT 0x00000020
27835 +/** EBU Status
27836 +    Shows the activation status of the EBU domain. This domain contains the EBU interface block. */
27837 +#define ACTS_EBU 0x00000010
27838 +/* The block is inactive.
27839 +#define ACTS_EBU_INACT 0x00000000 */
27840 +/** The block is active. */
27841 +#define ACTS_EBU_ACT 0x00000010
27842 +
27843 +/* Fields of "Activation Register" */
27844 +/** Activate STATUS
27845 +    Sets the activation flag of the STATUS domain. This domain contains the STATUS block. */
27846 +#define ACT_STATUS 0x80000000
27847 +/* No-Operation
27848 +#define ACT_STATUS_NOP 0x00000000 */
27849 +/** Set */
27850 +#define ACT_STATUS_SET 0x80000000
27851 +/** Activate SHA1
27852 +    Sets the activation flag of the SHA1 domain. This domain contains the SHA1 block. */
27853 +#define ACT_SHA1 0x40000000
27854 +/* No-Operation
27855 +#define ACT_SHA1_NOP 0x00000000 */
27856 +/** Set */
27857 +#define ACT_SHA1_SET 0x40000000
27858 +/** Activate AES
27859 +    Sets the activation flag of the AES domain. This domain contains the AES block. */
27860 +#define ACT_AES 0x20000000
27861 +/* No-Operation
27862 +#define ACT_AES_NOP 0x00000000 */
27863 +/** Set */
27864 +#define ACT_AES_SET 0x20000000
27865 +/** Activate PCM
27866 +    Sets the activation flag of the PCM domain. This domain contains the PCM interface block. */
27867 +#define ACT_PCM 0x10000000
27868 +/* No-Operation
27869 +#define ACT_PCM_NOP 0x00000000 */
27870 +/** Set */
27871 +#define ACT_PCM_SET 0x10000000
27872 +/** Activate FSCT
27873 +    Sets the activation flag of the FSCT domain. This domain contains the FSCT block. */
27874 +#define ACT_FSCT 0x08000000
27875 +/* No-Operation
27876 +#define ACT_FSCT_NOP 0x00000000 */
27877 +/** Set */
27878 +#define ACT_FSCT_SET 0x08000000
27879 +/** Activate GPTC
27880 +    Sets the activation flag of the GPTC domain. This domain contains the GPTC block. */
27881 +#define ACT_GPTC 0x04000000
27882 +/* No-Operation
27883 +#define ACT_GPTC_NOP 0x00000000 */
27884 +/** Set */
27885 +#define ACT_GPTC_SET 0x04000000
27886 +/** Activate MPS
27887 +    Sets the activation flag of the MPS domain. This domain contains the MPS block. */
27888 +#define ACT_MPS 0x02000000
27889 +/* No-Operation
27890 +#define ACT_MPS_NOP 0x00000000 */
27891 +/** Set */
27892 +#define ACT_MPS_SET 0x02000000
27893 +/** Activate DFEV0
27894 +    Sets the activation flag of the DFEV0 domain. This domain contains the DFEV0 block. */
27895 +#define ACT_DFEV0 0x01000000
27896 +/* No-Operation
27897 +#define ACT_DFEV0_NOP 0x00000000 */
27898 +/** Set */
27899 +#define ACT_DFEV0_SET 0x01000000
27900 +/** Activate PADCTRL4
27901 +    Sets the activation flag of the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
27902 +#define ACT_PADCTRL4 0x00400000
27903 +/* No-Operation
27904 +#define ACT_PADCTRL4_NOP 0x00000000 */
27905 +/** Set */
27906 +#define ACT_PADCTRL4_SET 0x00400000
27907 +/** Activate PADCTRL3
27908 +    Sets the activation flag of the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
27909 +#define ACT_PADCTRL3 0x00200000
27910 +/* No-Operation
27911 +#define ACT_PADCTRL3_NOP 0x00000000 */
27912 +/** Set */
27913 +#define ACT_PADCTRL3_SET 0x00200000
27914 +/** Activate PADCTRL1
27915 +    Sets the activation flag of the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
27916 +#define ACT_PADCTRL1 0x00100000
27917 +/* No-Operation
27918 +#define ACT_PADCTRL1_NOP 0x00000000 */
27919 +/** Set */
27920 +#define ACT_PADCTRL1_SET 0x00100000
27921 +/** Activate P4
27922 +    Sets the activation flag of the P4 domain. This domain contains the P4 instance of the GPIO block. */
27923 +#define ACT_P4 0x00040000
27924 +/* No-Operation
27925 +#define ACT_P4_NOP 0x00000000 */
27926 +/** Set */
27927 +#define ACT_P4_SET 0x00040000
27928 +/** Activate P3
27929 +    Sets the activation flag of the P3 domain. This domain contains the P3 instance of the GPIO block. */
27930 +#define ACT_P3 0x00020000
27931 +/* No-Operation
27932 +#define ACT_P3_NOP 0x00000000 */
27933 +/** Set */
27934 +#define ACT_P3_SET 0x00020000
27935 +/** Activate P1
27936 +    Sets the activation flag of the P1 domain. This domain contains the P1 instance of the GPIO block. */
27937 +#define ACT_P1 0x00010000
27938 +/* No-Operation
27939 +#define ACT_P1_NOP 0x00000000 */
27940 +/** Set */
27941 +#define ACT_P1_SET 0x00010000
27942 +/** Activate HOST
27943 +    Sets the activation flag of the HOST domain. This domain contains the HOST interface block. */
27944 +#define ACT_HOST 0x00008000
27945 +/* No-Operation
27946 +#define ACT_HOST_NOP 0x00000000 */
27947 +/** Set */
27948 +#define ACT_HOST_SET 0x00008000
27949 +/** Activate I2C
27950 +    Sets the activation flag of the I2C domain. This domain contains the I2C interface block. */
27951 +#define ACT_I2C 0x00004000
27952 +/* No-Operation
27953 +#define ACT_I2C_NOP 0x00000000 */
27954 +/** Set */
27955 +#define ACT_I2C_SET 0x00004000
27956 +/** Activate SSC0
27957 +    Sets the activation flag of the SSC0 domain. This domain contains the SSC0 interface block. */
27958 +#define ACT_SSC0 0x00002000
27959 +/* No-Operation
27960 +#define ACT_SSC0_NOP 0x00000000 */
27961 +/** Set */
27962 +#define ACT_SSC0_SET 0x00002000
27963 +/** Activate ASC0
27964 +    Sets the activation flag of the ASC0 domain. This domain contains the ASC0 interface block. */
27965 +#define ACT_ASC0 0x00001000
27966 +/* No-Operation
27967 +#define ACT_ASC0_NOP 0x00000000 */
27968 +/** Set */
27969 +#define ACT_ASC0_SET 0x00001000
27970 +/** Activate ASC1
27971 +    Sets the activation flag of the ASC1 domain. This domain contains the ASC1 block. */
27972 +#define ACT_ASC1 0x00000800
27973 +/* No-Operation
27974 +#define ACT_ASC1_NOP 0x00000000 */
27975 +/** Set */
27976 +#define ACT_ASC1_SET 0x00000800
27977 +/** Activate DCDCAPD
27978 +    Sets the activation flag of the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
27979 +#define ACT_DCDCAPD 0x00000400
27980 +/* No-Operation
27981 +#define ACT_DCDCAPD_NOP 0x00000000 */
27982 +/** Set */
27983 +#define ACT_DCDCAPD_SET 0x00000400
27984 +/** Activate DCDCDDR
27985 +    Sets the activation flag of the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
27986 +#define ACT_DCDCDDR 0x00000200
27987 +/* No-Operation
27988 +#define ACT_DCDCDDR_NOP 0x00000000 */
27989 +/** Set */
27990 +#define ACT_DCDCDDR_SET 0x00000200
27991 +/** Activate DCDC1V0
27992 +    Sets the activation flag of the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
27993 +#define ACT_DCDC1V0 0x00000100
27994 +/* No-Operation
27995 +#define ACT_DCDC1V0_NOP 0x00000000 */
27996 +/** Set */
27997 +#define ACT_DCDC1V0_SET 0x00000100
27998 +/** Activate TRC2MEM
27999 +    Sets the activation flag of the TRC2MEM domain. This domain contains the TRC2MEM block. */
28000 +#define ACT_TRC2MEM 0x00000040
28001 +/* No-Operation
28002 +#define ACT_TRC2MEM_NOP 0x00000000 */
28003 +/** Set */
28004 +#define ACT_TRC2MEM_SET 0x00000040
28005 +/** Activate DDR
28006 +    Sets the activation flag of the DDR domain. This domain contains the DDR interface block. */
28007 +#define ACT_DDR 0x00000020
28008 +/* No-Operation
28009 +#define ACT_DDR_NOP 0x00000000 */
28010 +/** Set */
28011 +#define ACT_DDR_SET 0x00000020
28012 +/** Activate EBU
28013 +    Sets the activation flag of the EBU domain. This domain contains the EBU interface block. */
28014 +#define ACT_EBU 0x00000010
28015 +/* No-Operation
28016 +#define ACT_EBU_NOP 0x00000000 */
28017 +/** Set */
28018 +#define ACT_EBU_SET 0x00000010
28019 +
28020 +/* Fields of "Deactivation Register" */
28021 +/** Deactivate STATUS
28022 +    Clears the activation flag of the STATUS domain. This domain contains the STATUS block. */
28023 +#define DEACT_STATUS 0x80000000
28024 +/* No-Operation
28025 +#define DEACT_STATUS_NOP 0x00000000 */
28026 +/** Clear */
28027 +#define DEACT_STATUS_CLR 0x80000000
28028 +/** Deactivate SHA1
28029 +    Clears the activation flag of the SHA1 domain. This domain contains the SHA1 block. */
28030 +#define DEACT_SHA1 0x40000000
28031 +/* No-Operation
28032 +#define DEACT_SHA1_NOP 0x00000000 */
28033 +/** Clear */
28034 +#define DEACT_SHA1_CLR 0x40000000
28035 +/** Deactivate AES
28036 +    Clears the activation flag of the AES domain. This domain contains the AES block. */
28037 +#define DEACT_AES 0x20000000
28038 +/* No-Operation
28039 +#define DEACT_AES_NOP 0x00000000 */
28040 +/** Clear */
28041 +#define DEACT_AES_CLR 0x20000000
28042 +/** Deactivate PCM
28043 +    Clears the activation flag of the PCM domain. This domain contains the PCM interface block. */
28044 +#define DEACT_PCM 0x10000000
28045 +/* No-Operation
28046 +#define DEACT_PCM_NOP 0x00000000 */
28047 +/** Clear */
28048 +#define DEACT_PCM_CLR 0x10000000
28049 +/** Deactivate FSCT
28050 +    Clears the activation flag of the FSCT domain. This domain contains the FSCT block. */
28051 +#define DEACT_FSCT 0x08000000
28052 +/* No-Operation
28053 +#define DEACT_FSCT_NOP 0x00000000 */
28054 +/** Clear */
28055 +#define DEACT_FSCT_CLR 0x08000000
28056 +/** Deactivate GPTC
28057 +    Clears the activation flag of the GPTC domain. This domain contains the GPTC block. */
28058 +#define DEACT_GPTC 0x04000000
28059 +/* No-Operation
28060 +#define DEACT_GPTC_NOP 0x00000000 */
28061 +/** Clear */
28062 +#define DEACT_GPTC_CLR 0x04000000
28063 +/** Deactivate MPS
28064 +    Clears the activation flag of the MPS domain. This domain contains the MPS block. */
28065 +#define DEACT_MPS 0x02000000
28066 +/* No-Operation
28067 +#define DEACT_MPS_NOP 0x00000000 */
28068 +/** Clear */
28069 +#define DEACT_MPS_CLR 0x02000000
28070 +/** Deactivate DFEV0
28071 +    Clears the activation flag of the DFEV0 domain. This domain contains the DFEV0 block. */
28072 +#define DEACT_DFEV0 0x01000000
28073 +/* No-Operation
28074 +#define DEACT_DFEV0_NOP 0x00000000 */
28075 +/** Clear */
28076 +#define DEACT_DFEV0_CLR 0x01000000
28077 +/** Deactivate PADCTRL4
28078 +    Clears the activation flag of the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
28079 +#define DEACT_PADCTRL4 0x00400000
28080 +/* No-Operation
28081 +#define DEACT_PADCTRL4_NOP 0x00000000 */
28082 +/** Clear */
28083 +#define DEACT_PADCTRL4_CLR 0x00400000
28084 +/** Deactivate PADCTRL3
28085 +    Clears the activation flag of the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
28086 +#define DEACT_PADCTRL3 0x00200000
28087 +/* No-Operation
28088 +#define DEACT_PADCTRL3_NOP 0x00000000 */
28089 +/** Clear */
28090 +#define DEACT_PADCTRL3_CLR 0x00200000
28091 +/** Deactivate PADCTRL1
28092 +    Clears the activation flag of the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
28093 +#define DEACT_PADCTRL1 0x00100000
28094 +/* No-Operation
28095 +#define DEACT_PADCTRL1_NOP 0x00000000 */
28096 +/** Clear */
28097 +#define DEACT_PADCTRL1_CLR 0x00100000
28098 +/** Deactivate P4
28099 +    Clears the activation flag of the P4 domain. This domain contains the P4 instance of the GPIO block. */
28100 +#define DEACT_P4 0x00040000
28101 +/* No-Operation
28102 +#define DEACT_P4_NOP 0x00000000 */
28103 +/** Clear */
28104 +#define DEACT_P4_CLR 0x00040000
28105 +/** Deactivate P3
28106 +    Clears the activation flag of the P3 domain. This domain contains the P3 instance of the GPIO block. */
28107 +#define DEACT_P3 0x00020000
28108 +/* No-Operation
28109 +#define DEACT_P3_NOP 0x00000000 */
28110 +/** Clear */
28111 +#define DEACT_P3_CLR 0x00020000
28112 +/** Deactivate P1
28113 +    Clears the activation flag of the P1 domain. This domain contains the P1 instance of the GPIO block. */
28114 +#define DEACT_P1 0x00010000
28115 +/* No-Operation
28116 +#define DEACT_P1_NOP 0x00000000 */
28117 +/** Clear */
28118 +#define DEACT_P1_CLR 0x00010000
28119 +/** Deactivate HOST
28120 +    Clears the activation flag of the HOST domain. This domain contains the HOST interface block. */
28121 +#define DEACT_HOST 0x00008000
28122 +/* No-Operation
28123 +#define DEACT_HOST_NOP 0x00000000 */
28124 +/** Clear */
28125 +#define DEACT_HOST_CLR 0x00008000
28126 +/** Deactivate I2C
28127 +    Clears the activation flag of the I2C domain. This domain contains the I2C interface block. */
28128 +#define DEACT_I2C 0x00004000
28129 +/* No-Operation
28130 +#define DEACT_I2C_NOP 0x00000000 */
28131 +/** Clear */
28132 +#define DEACT_I2C_CLR 0x00004000
28133 +/** Deactivate SSC0
28134 +    Clears the activation flag of the SSC0 domain. This domain contains the SSC0 interface block. */
28135 +#define DEACT_SSC0 0x00002000
28136 +/* No-Operation
28137 +#define DEACT_SSC0_NOP 0x00000000 */
28138 +/** Clear */
28139 +#define DEACT_SSC0_CLR 0x00002000
28140 +/** Deactivate ASC0
28141 +    Clears the activation flag of the ASC0 domain. This domain contains the ASC0 interface block. */
28142 +#define DEACT_ASC0 0x00001000
28143 +/* No-Operation
28144 +#define DEACT_ASC0_NOP 0x00000000 */
28145 +/** Clear */
28146 +#define DEACT_ASC0_CLR 0x00001000
28147 +/** Deactivate ASC1
28148 +    Clears the activation flag of the ASC1 domain. This domain contains the ASC1 block. */
28149 +#define DEACT_ASC1 0x00000800
28150 +/* No-Operation
28151 +#define DEACT_ASC1_NOP 0x00000000 */
28152 +/** Clear */
28153 +#define DEACT_ASC1_CLR 0x00000800
28154 +/** Deactivate DCDCAPD
28155 +    Clears the activation flag of the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
28156 +#define DEACT_DCDCAPD 0x00000400
28157 +/* No-Operation
28158 +#define DEACT_DCDCAPD_NOP 0x00000000 */
28159 +/** Clear */
28160 +#define DEACT_DCDCAPD_CLR 0x00000400
28161 +/** Deactivate DCDCDDR
28162 +    Clears the activation flag of the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
28163 +#define DEACT_DCDCDDR 0x00000200
28164 +/* No-Operation
28165 +#define DEACT_DCDCDDR_NOP 0x00000000 */
28166 +/** Clear */
28167 +#define DEACT_DCDCDDR_CLR 0x00000200
28168 +/** Deactivate DCDC1V0
28169 +    Clears the activation flag of the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
28170 +#define DEACT_DCDC1V0 0x00000100
28171 +/* No-Operation
28172 +#define DEACT_DCDC1V0_NOP 0x00000000 */
28173 +/** Clear */
28174 +#define DEACT_DCDC1V0_CLR 0x00000100
28175 +/** Deactivate TRC2MEM
28176 +    Clears the activation flag of the TRC2MEM domain. This domain contains the TRC2MEM block. */
28177 +#define DEACT_TRC2MEM 0x00000040
28178 +/* No-Operation
28179 +#define DEACT_TRC2MEM_NOP 0x00000000 */
28180 +/** Clear */
28181 +#define DEACT_TRC2MEM_CLR 0x00000040
28182 +/** Deactivate DDR
28183 +    Clears the activation flag of the DDR domain. This domain contains the DDR interface block. */
28184 +#define DEACT_DDR 0x00000020
28185 +/* No-Operation
28186 +#define DEACT_DDR_NOP 0x00000000 */
28187 +/** Clear */
28188 +#define DEACT_DDR_CLR 0x00000020
28189 +/** Deactivate EBU
28190 +    Clears the activation flag of the EBU domain. This domain contains the EBU interface block. */
28191 +#define DEACT_EBU 0x00000010
28192 +/* No-Operation
28193 +#define DEACT_EBU_NOP 0x00000000 */
28194 +/** Clear */
28195 +#define DEACT_EBU_CLR 0x00000010
28196 +
28197 +/* Fields of "Reboot Trigger Register" */
28198 +/** Reboot STATUS
28199 +    Triggers a reboot of the STATUS domain. This domain contains the STATUS block. */
28200 +#define RBT_STATUS 0x80000000
28201 +/* No-Operation
28202 +#define RBT_STATUS_NOP 0x00000000 */
28203 +/** Trigger */
28204 +#define RBT_STATUS_TRIG 0x80000000
28205 +/** Reboot SHA1
28206 +    Triggers a reboot of the SHA1 domain. This domain contains the SHA1 block. */
28207 +#define RBT_SHA1 0x40000000
28208 +/* No-Operation
28209 +#define RBT_SHA1_NOP 0x00000000 */
28210 +/** Trigger */
28211 +#define RBT_SHA1_TRIG 0x40000000
28212 +/** Reboot AES
28213 +    Triggers a reboot of the AES domain. This domain contains the AES block. */
28214 +#define RBT_AES 0x20000000
28215 +/* No-Operation
28216 +#define RBT_AES_NOP 0x00000000 */
28217 +/** Trigger */
28218 +#define RBT_AES_TRIG 0x20000000
28219 +/** Reboot PCM
28220 +    Triggers a reboot of the PCM domain. This domain contains the PCM interface block. */
28221 +#define RBT_PCM 0x10000000
28222 +/* No-Operation
28223 +#define RBT_PCM_NOP 0x00000000 */
28224 +/** Trigger */
28225 +#define RBT_PCM_TRIG 0x10000000
28226 +/** Reboot FSCT
28227 +    Triggers a reboot of the FSCT domain. This domain contains the FSCT block. */
28228 +#define RBT_FSCT 0x08000000
28229 +/* No-Operation
28230 +#define RBT_FSCT_NOP 0x00000000 */
28231 +/** Trigger */
28232 +#define RBT_FSCT_TRIG 0x08000000
28233 +/** Reboot GPTC
28234 +    Triggers a reboot of the GPTC domain. This domain contains the GPTC block. */
28235 +#define RBT_GPTC 0x04000000
28236 +/* No-Operation
28237 +#define RBT_GPTC_NOP 0x00000000 */
28238 +/** Trigger */
28239 +#define RBT_GPTC_TRIG 0x04000000
28240 +/** Reboot MPS
28241 +    Triggers a reboot of the MPS domain. This domain contains the MPS block. */
28242 +#define RBT_MPS 0x02000000
28243 +/* No-Operation
28244 +#define RBT_MPS_NOP 0x00000000 */
28245 +/** Trigger */
28246 +#define RBT_MPS_TRIG 0x02000000
28247 +/** Reboot DFEV0
28248 +    Triggers a reboot of the DFEV0 domain. This domain contains the DFEV0 block. */
28249 +#define RBT_DFEV0 0x01000000
28250 +/* No-Operation
28251 +#define RBT_DFEV0_NOP 0x00000000 */
28252 +/** Trigger */
28253 +#define RBT_DFEV0_TRIG 0x01000000
28254 +/** Reboot PADCTRL4
28255 +    Triggers a reboot of the PADCTRL4 domain. This domain contains the PADCTRL4 block. */
28256 +#define RBT_PADCTRL4 0x00400000
28257 +/* No-Operation
28258 +#define RBT_PADCTRL4_NOP 0x00000000 */
28259 +/** Trigger */
28260 +#define RBT_PADCTRL4_TRIG 0x00400000
28261 +/** Reboot PADCTRL3
28262 +    Triggers a reboot of the PADCTRL3 domain. This domain contains the PADCTRL3 block. */
28263 +#define RBT_PADCTRL3 0x00200000
28264 +/* No-Operation
28265 +#define RBT_PADCTRL3_NOP 0x00000000 */
28266 +/** Trigger */
28267 +#define RBT_PADCTRL3_TRIG 0x00200000
28268 +/** Reboot PADCTRL1
28269 +    Triggers a reboot of the PADCTRL1 domain. This domain contains the PADCTRL1 block. */
28270 +#define RBT_PADCTRL1 0x00100000
28271 +/* No-Operation
28272 +#define RBT_PADCTRL1_NOP 0x00000000 */
28273 +/** Trigger */
28274 +#define RBT_PADCTRL1_TRIG 0x00100000
28275 +/** Reboot P4
28276 +    Triggers a reboot of the P4 domain. This domain contains the P4 instance of the GPIO block. */
28277 +#define RBT_P4 0x00040000
28278 +/* No-Operation
28279 +#define RBT_P4_NOP 0x00000000 */
28280 +/** Trigger */
28281 +#define RBT_P4_TRIG 0x00040000
28282 +/** Reboot P3
28283 +    Triggers a reboot of the P3 domain. This domain contains the P3 instance of the GPIO block. */
28284 +#define RBT_P3 0x00020000
28285 +/* No-Operation
28286 +#define RBT_P3_NOP 0x00000000 */
28287 +/** Trigger */
28288 +#define RBT_P3_TRIG 0x00020000
28289 +/** Reboot P1
28290 +    Triggers a reboot of the P1 domain. This domain contains the P1 instance of the GPIO block. */
28291 +#define RBT_P1 0x00010000
28292 +/* No-Operation
28293 +#define RBT_P1_NOP 0x00000000 */
28294 +/** Trigger */
28295 +#define RBT_P1_TRIG 0x00010000
28296 +/** Reboot HOST
28297 +    Triggers a reboot of the HOST domain. This domain contains the HOST interface block. */
28298 +#define RBT_HOST 0x00008000
28299 +/* No-Operation
28300 +#define RBT_HOST_NOP 0x00000000 */
28301 +/** Trigger */
28302 +#define RBT_HOST_TRIG 0x00008000
28303 +/** Reboot I2C
28304 +    Triggers a reboot of the I2C domain. This domain contains the I2C interface block. */
28305 +#define RBT_I2C 0x00004000
28306 +/* No-Operation
28307 +#define RBT_I2C_NOP 0x00000000 */
28308 +/** Trigger */
28309 +#define RBT_I2C_TRIG 0x00004000
28310 +/** Reboot SSC0
28311 +    Triggers a reboot of the SSC0 domain. This domain contains the SSC0 interface block. */
28312 +#define RBT_SSC0 0x00002000
28313 +/* No-Operation
28314 +#define RBT_SSC0_NOP 0x00000000 */
28315 +/** Trigger */
28316 +#define RBT_SSC0_TRIG 0x00002000
28317 +/** Reboot ASC0
28318 +    Triggers a reboot of the ASC0 domain. This domain contains the ASC0 interface block. */
28319 +#define RBT_ASC0 0x00001000
28320 +/* No-Operation
28321 +#define RBT_ASC0_NOP 0x00000000 */
28322 +/** Trigger */
28323 +#define RBT_ASC0_TRIG 0x00001000
28324 +/** Reboot ASC1
28325 +    Triggers a reboot of the ASC1 domain. This domain contains the ASC1 block. */
28326 +#define RBT_ASC1 0x00000800
28327 +/* No-Operation
28328 +#define RBT_ASC1_NOP 0x00000000 */
28329 +/** Trigger */
28330 +#define RBT_ASC1_TRIG 0x00000800
28331 +/** Reboot DCDCAPD
28332 +    Triggers a reboot of the DCDCAPD domain. This domain contains the digital part of the 60 volts DCDC converter. */
28333 +#define RBT_DCDCAPD 0x00000400
28334 +/* No-Operation
28335 +#define RBT_DCDCAPD_NOP 0x00000000 */
28336 +/** Trigger */
28337 +#define RBT_DCDCAPD_TRIG 0x00000400
28338 +/** Reboot DCDCDDR
28339 +    Triggers a reboot of the DCDCDDR domain. This domain contains the digital part of the DCDC converter dedicated to the DDR interface. */
28340 +#define RBT_DCDCDDR 0x00000200
28341 +/* No-Operation
28342 +#define RBT_DCDCDDR_NOP 0x00000000 */
28343 +/** Trigger */
28344 +#define RBT_DCDCDDR_TRIG 0x00000200
28345 +/** Reboot DCDC1V0
28346 +    Triggers a reboot of the DCDC1V0 domain. This domain contains the digital part of the 1.0 volts DCDC converter. */
28347 +#define RBT_DCDC1V0 0x00000100
28348 +/* No-Operation
28349 +#define RBT_DCDC1V0_NOP 0x00000000 */
28350 +/** Trigger */
28351 +#define RBT_DCDC1V0_TRIG 0x00000100
28352 +/** Reboot TRC2MEM
28353 +    Triggers a reboot of the TRC2MEM domain. This domain contains the TRC2MEM block. */
28354 +#define RBT_TRC2MEM 0x00000040
28355 +/* No-Operation
28356 +#define RBT_TRC2MEM_NOP 0x00000000 */
28357 +/** Trigger */
28358 +#define RBT_TRC2MEM_TRIG 0x00000040
28359 +/** Reboot DDR
28360 +    Triggers a reboot of the DDR domain. This domain contains the DDR interface block. */
28361 +#define RBT_DDR 0x00000020
28362 +/* No-Operation
28363 +#define RBT_DDR_NOP 0x00000000 */
28364 +/** Trigger */
28365 +#define RBT_DDR_TRIG 0x00000020
28366 +/** Reboot EBU
28367 +    Triggers a reboot of the EBU domain. This domain contains the EBU interface block. */
28368 +#define RBT_EBU 0x00000010
28369 +/* No-Operation
28370 +#define RBT_EBU_NOP 0x00000000 */
28371 +/** Trigger */
28372 +#define RBT_EBU_TRIG 0x00000010
28373 +/** Reboot XBAR
28374 +    Triggers a reboot of the XBAR. */
28375 +#define RBT_XBAR 0x00000002
28376 +/* No-Operation
28377 +#define RBT_XBAR_NOP 0x00000000 */
28378 +/** Trigger */
28379 +#define RBT_XBAR_TRIG 0x00000002
28380 +/** Reboot CPU
28381 +    Triggers a reboot of the CPU. */
28382 +#define RBT_CPU 0x00000001
28383 +/* No-Operation
28384 +#define RBT_CPU_NOP 0x00000000 */
28385 +/** Trigger */
28386 +#define RBT_CPU_TRIG 0x00000001
28387 +
28388 +/* Fields of "CPU0 Clock Control Register" */
28389 +/** CPU Clock Divider
28390 +    Via this bit the divider and therefore the frequency of the clock of CPU0 can be selected. */
28391 +#define CPU0CC_CPUDIV 0x00000001
28392 +/* Frequency set to the nominal value.
28393 +#define CPU0CC_CPUDIV_SELFNOM 0x00000000 */
28394 +/** Frequency set to half of its nominal value. */
28395 +#define CPU0CC_CPUDIV_SELFHALF 0x00000001
28396 +
28397 +/* Fields of "CPU0 Reset Source Register" */
28398 +/** Software Reboot Request Occurred
28399 +    This bit can be acknowledged by a write operation. */
28400 +#define CPU0RS_SWRRO 0x00000004
28401 +/* Nothing
28402 +#define CPU0RS_SWRRO_NULL 0x00000000 */
28403 +/** Write: Acknowledge the event. */
28404 +#define CPU0RS_SWRRO_EVACK 0x00000004
28405 +/** Read: Event occurred. */
28406 +#define CPU0RS_SWRRO_EVOCC 0x00000004
28407 +/** Hardware Reset Source
28408 +    Reflects the root cause for the last hardware reset. The infrastructure-block is only reset in case of POR. For all other blocks there is no difference between the three HW-reset sources. */
28409 +#define CPU0RS_HWRS_MASK 0x00000003
28410 +/** field offset */
28411 +#define CPU0RS_HWRS_OFFSET 0
28412 +/** Power-on reset. */
28413 +#define CPU0RS_HWRS_POR 0x00000000
28414 +/** RST pin. */
28415 +#define CPU0RS_HWRS_RST 0x00000001
28416 +/** Watchdog reset request. */
28417 +#define CPU0RS_HWRS_WDT 0x00000002
28418 +
28419 +/* Fields of "CPU0 Wakeup Configuration Register" */
28420 +/** Wakeup Request Source Yield Resume 15
28421 +    Select the signal connected to the yield/resume interface pin 15 as source for wakeup from sleep state. */
28422 +#define CPU0WCFG_WRSYR15 0x80000000
28423 +/* Not selected
28424 +#define CPU0WCFG_WRSYR15_NSEL 0x00000000 */
28425 +/** Selected */
28426 +#define CPU0WCFG_WRSYR15_SEL 0x80000000
28427 +/** Wakeup Request Source Yield Resume 14
28428 +    Select the signal connected to the yield/resume interface pin 14 as source for wakeup from sleep state. */
28429 +#define CPU0WCFG_WRSYR14 0x40000000
28430 +/* Not selected
28431 +#define CPU0WCFG_WRSYR14_NSEL 0x00000000 */
28432 +/** Selected */
28433 +#define CPU0WCFG_WRSYR14_SEL 0x40000000
28434 +/** Wakeup Request Source Yield Resume 13
28435 +    Select the signal connected to the yield/resume interface pin 13 as source for wakeup from sleep state. */
28436 +#define CPU0WCFG_WRSYR13 0x20000000
28437 +/* Not selected
28438 +#define CPU0WCFG_WRSYR13_NSEL 0x00000000 */
28439 +/** Selected */
28440 +#define CPU0WCFG_WRSYR13_SEL 0x20000000
28441 +/** Wakeup Request Source Yield Resume 12
28442 +    Select the signal connected to the yield/resume interface pin 12 as source for wakeup from sleep state. */
28443 +#define CPU0WCFG_WRSYR12 0x10000000
28444 +/* Not selected
28445 +#define CPU0WCFG_WRSYR12_NSEL 0x00000000 */
28446 +/** Selected */
28447 +#define CPU0WCFG_WRSYR12_SEL 0x10000000
28448 +/** Wakeup Request Source Yield Resume 11
28449 +    Select the signal connected to the yield/resume interface pin 11 as source for wakeup from sleep state. */
28450 +#define CPU0WCFG_WRSYR11 0x08000000
28451 +/* Not selected
28452 +#define CPU0WCFG_WRSYR11_NSEL 0x00000000 */
28453 +/** Selected */
28454 +#define CPU0WCFG_WRSYR11_SEL 0x08000000
28455 +/** Wakeup Request Source Yield Resume 10
28456 +    Select the signal connected to the yield/resume interface pin 10 as source for wakeup from sleep state. */
28457 +#define CPU0WCFG_WRSYR10 0x04000000
28458 +/* Not selected
28459 +#define CPU0WCFG_WRSYR10_NSEL 0x00000000 */
28460 +/** Selected */
28461 +#define CPU0WCFG_WRSYR10_SEL 0x04000000
28462 +/** Wakeup Request Source Yield Resume 9
28463 +    Select the signal connected to the yield/resume interface pin 9 as source for wakeup from sleep state. */
28464 +#define CPU0WCFG_WRSYR9 0x02000000
28465 +/* Not selected
28466 +#define CPU0WCFG_WRSYR9_NSEL 0x00000000 */
28467 +/** Selected */
28468 +#define CPU0WCFG_WRSYR9_SEL 0x02000000
28469 +/** Wakeup Request Source Yield Resume 8
28470 +    Select the signal connected to the yield/resume interface pin 8 as source for wakeup from sleep state. */
28471 +#define CPU0WCFG_WRSYR8 0x01000000
28472 +/* Not selected
28473 +#define CPU0WCFG_WRSYR8_NSEL 0x00000000 */
28474 +/** Selected */
28475 +#define CPU0WCFG_WRSYR8_SEL 0x01000000
28476 +/** Wakeup Request Source Yield Resume 7
28477 +    Select the signal connected to the yield/resume interface pin 7 as source for wakeup from sleep state. */
28478 +#define CPU0WCFG_WRSYR7 0x00800000
28479 +/* Not selected
28480 +#define CPU0WCFG_WRSYR7_NSEL 0x00000000 */
28481 +/** Selected */
28482 +#define CPU0WCFG_WRSYR7_SEL 0x00800000
28483 +/** Wakeup Request Source Yield Resume 6
28484 +    Select the signal connected to the yield/resume interface pin 6 as source for wakeup from sleep state. */
28485 +#define CPU0WCFG_WRSYR6 0x00400000
28486 +/* Not selected
28487 +#define CPU0WCFG_WRSYR6_NSEL 0x00000000 */
28488 +/** Selected */
28489 +#define CPU0WCFG_WRSYR6_SEL 0x00400000
28490 +/** Wakeup Request Source Yield Resume 5
28491 +    Select the signal connected to the yield/resume interface pin 5 as source for wakeup from sleep state. */
28492 +#define CPU0WCFG_WRSYR5 0x00200000
28493 +/* Not selected
28494 +#define CPU0WCFG_WRSYR5_NSEL 0x00000000 */
28495 +/** Selected */
28496 +#define CPU0WCFG_WRSYR5_SEL 0x00200000
28497 +/** Wakeup Request Source Yield Resume 4
28498 +    Select the signal connected to the yield/resume interface pin 4 as source for wakeup from sleep state. */
28499 +#define CPU0WCFG_WRSYR4 0x00100000
28500 +/* Not selected
28501 +#define CPU0WCFG_WRSYR4_NSEL 0x00000000 */
28502 +/** Selected */
28503 +#define CPU0WCFG_WRSYR4_SEL 0x00100000
28504 +/** Wakeup Request Source Yield Resume 3
28505 +    Select the signal connected to the yield/resume interface pin 3 as source for wakeup from sleep state. */
28506 +#define CPU0WCFG_WRSYR3 0x00080000
28507 +/* Not selected
28508 +#define CPU0WCFG_WRSYR3_NSEL 0x00000000 */
28509 +/** Selected */
28510 +#define CPU0WCFG_WRSYR3_SEL 0x00080000
28511 +/** Wakeup Request Source Yield Resume 2
28512 +    Select the signal connected to the yield/resume interface pin 2 as source for wakeup from sleep state. */
28513 +#define CPU0WCFG_WRSYR2 0x00040000
28514 +/* Not selected
28515 +#define CPU0WCFG_WRSYR2_NSEL 0x00000000 */
28516 +/** Selected */
28517 +#define CPU0WCFG_WRSYR2_SEL 0x00040000
28518 +/** Wakeup Request Source Yield Resume 1
28519 +    Select the signal connected to the yield/resume interface pin 1 as source for wakeup from sleep state. */
28520 +#define CPU0WCFG_WRSYR1 0x00020000
28521 +/* Not selected
28522 +#define CPU0WCFG_WRSYR1_NSEL 0x00000000 */
28523 +/** Selected */
28524 +#define CPU0WCFG_WRSYR1_SEL 0x00020000
28525 +/** Wakeup Request Source Yield Resume 0
28526 +    Select the signal connected to the yield/resume interface pin 0 as source for wakeup from sleep state. */
28527 +#define CPU0WCFG_WRSYR0 0x00010000
28528 +/* Not selected
28529 +#define CPU0WCFG_WRSYR0_NSEL 0x00000000 */
28530 +/** Selected */
28531 +#define CPU0WCFG_WRSYR0_SEL 0x00010000
28532 +/** Wakeup Request Source Debug
28533 +    Select signal EJ_DINT as source for wakeup from sleep state. */
28534 +#define CPU0WCFG_WRSDBG 0x00000100
28535 +/* Not selected
28536 +#define CPU0WCFG_WRSDBG_NSEL 0x00000000 */
28537 +/** Selected */
28538 +#define CPU0WCFG_WRSDBG_SEL 0x00000100
28539 +/** Wakeup Request Source ICU of VPE1
28540 +    Select signal ICU_IRQ of VPE1 as source for wakeup from sleep state. */
28541 +#define CPU0WCFG_WRSICUVPE1 0x00000002
28542 +/* Not selected
28543 +#define CPU0WCFG_WRSICUVPE1_NSEL 0x00000000 */
28544 +/** Selected */
28545 +#define CPU0WCFG_WRSICUVPE1_SEL 0x00000002
28546 +/** Wakeup Request Source ICU of VPE0
28547 +    Select signal ICU_IRQ of VPE0 as source for wakeup from sleep state. */
28548 +#define CPU0WCFG_WRSICUVPE0 0x00000001
28549 +/* Not selected
28550 +#define CPU0WCFG_WRSICUVPE0_NSEL 0x00000000 */
28551 +/** Selected */
28552 +#define CPU0WCFG_WRSICUVPE0_SEL 0x00000001
28553 +
28554 +/* Fields of "Bootmode Control Register" */
28555 +/** Software Bootmode Select
28556 +    Enables SW writing of Bootmode and shows whether or not the SW-programmed bootmode is reflected in field Bootmode instead of the hardware given value. */
28557 +#define BMC_BMSW 0x80000000
28558 +/* Disable
28559 +#define BMC_BMSW_DIS 0x00000000 */
28560 +/** Enable */
28561 +#define BMC_BMSW_EN 0x80000000
28562 +/** Bootmode
28563 +    Initially this field holds the value of the pinstraps LED_BMODEx on positions 5:0, and the value of the corresponding JTAG register bit on position 6. Writing is enabled by setting Software Bootmode Select to 1 during the write cycle. */
28564 +#define BMC_BM_MASK 0x0000007F
28565 +/** field offset */
28566 +#define BMC_BM_OFFSET 0
28567 +
28568 +/* Fields of "Sleep Configuration Register" */
28569 +/** Enable XBAR Clockoff When All XBAR masters Clockoff
28570 +    Enable XBAR clock shutdown in case all XBAR masters are in clockoff mode. This bit has no effect if bit CPU0 is not enabled. */
28571 +#define SCFG_XBAR 0x00010000
28572 +/* Disable
28573 +#define SCFG_XBAR_DIS 0x00000000 */
28574 +/** Enable */
28575 +#define SCFG_XBAR_EN 0x00010000
28576 +/** CPU0 Clockoff On Sleep
28577 +    Enable CPU0 clock shutdown in case its SI_SLEEP signal becomes active. */
28578 +#define SCFG_CPU0 0x00000001
28579 +/* Disable
28580 +#define SCFG_CPU0_DIS 0x00000000 */
28581 +/** Enable */
28582 +#define SCFG_CPU0_EN 0x00000001
28583 +
28584 +/* Fields of "Power Down Configuration Register" */
28585 +/** Enable Power Down STATUS
28586 +    Ignore this bit as power-gating is not supported for this chip. */
28587 +#define PDCFG_STATUS 0x80000000
28588 +/* Disable
28589 +#define PDCFG_STATUS_DIS 0x00000000 */
28590 +/** Enable */
28591 +#define PDCFG_STATUS_EN 0x80000000
28592 +/** Enable Power Down SHA1
28593 +    Ignore this bit as power-gating is not supported for this chip. */
28594 +#define PDCFG_SHA1 0x40000000
28595 +/* Disable
28596 +#define PDCFG_SHA1_DIS 0x00000000 */
28597 +/** Enable */
28598 +#define PDCFG_SHA1_EN 0x40000000
28599 +/** Enable Power Down AES
28600 +    Ignore this bit as power-gating is not supported for this chip. */
28601 +#define PDCFG_AES 0x20000000
28602 +/* Disable
28603 +#define PDCFG_AES_DIS 0x00000000 */
28604 +/** Enable */
28605 +#define PDCFG_AES_EN 0x20000000
28606 +/** Enable Power Down PCM
28607 +    Ignore this bit as power-gating is not supported for this chip. */
28608 +#define PDCFG_PCM 0x10000000
28609 +/* Disable
28610 +#define PDCFG_PCM_DIS 0x00000000 */
28611 +/** Enable */
28612 +#define PDCFG_PCM_EN 0x10000000
28613 +/** Enable Power Down FSCT
28614 +    Ignore this bit as power-gating is not supported for this chip. */
28615 +#define PDCFG_FSCT 0x08000000
28616 +/* Disable
28617 +#define PDCFG_FSCT_DIS 0x00000000 */
28618 +/** Enable */
28619 +#define PDCFG_FSCT_EN 0x08000000
28620 +/** Enable Power Down GPTC
28621 +    Ignore this bit as power-gating is not supported for this chip. */
28622 +#define PDCFG_GPTC 0x04000000
28623 +/* Disable
28624 +#define PDCFG_GPTC_DIS 0x00000000 */
28625 +/** Enable */
28626 +#define PDCFG_GPTC_EN 0x04000000
28627 +/** Enable Power Down MPS
28628 +    Ignore this bit as power-gating is not supported for this chip. */
28629 +#define PDCFG_MPS 0x02000000
28630 +/* Disable
28631 +#define PDCFG_MPS_DIS 0x00000000 */
28632 +/** Enable */
28633 +#define PDCFG_MPS_EN 0x02000000
28634 +/** Enable Power Down DFEV0
28635 +    Ignore this bit as power-gating is not supported for this chip. */
28636 +#define PDCFG_DFEV0 0x01000000
28637 +/* Disable
28638 +#define PDCFG_DFEV0_DIS 0x00000000 */
28639 +/** Enable */
28640 +#define PDCFG_DFEV0_EN 0x01000000
28641 +/** Enable Power Down PADCTRL4
28642 +    Ignore this bit as power-gating is not supported for this chip. */
28643 +#define PDCFG_PADCTRL4 0x00400000
28644 +/* Disable
28645 +#define PDCFG_PADCTRL4_DIS 0x00000000 */
28646 +/** Enable */
28647 +#define PDCFG_PADCTRL4_EN 0x00400000
28648 +/** Enable Power Down PADCTRL3
28649 +    Ignore this bit as power-gating is not supported for this chip. */
28650 +#define PDCFG_PADCTRL3 0x00200000
28651 +/* Disable
28652 +#define PDCFG_PADCTRL3_DIS 0x00000000 */
28653 +/** Enable */
28654 +#define PDCFG_PADCTRL3_EN 0x00200000
28655 +/** Enable Power Down PADCTRL1
28656 +    Ignore this bit as power-gating is not supported for this chip. */
28657 +#define PDCFG_PADCTRL1 0x00100000
28658 +/* Disable
28659 +#define PDCFG_PADCTRL1_DIS 0x00000000 */
28660 +/** Enable */
28661 +#define PDCFG_PADCTRL1_EN 0x00100000
28662 +/** Enable Power Down P4
28663 +    Ignore this bit as power-gating is not supported for this chip. */
28664 +#define PDCFG_P4 0x00040000
28665 +/* Disable
28666 +#define PDCFG_P4_DIS 0x00000000 */
28667 +/** Enable */
28668 +#define PDCFG_P4_EN 0x00040000
28669 +/** Enable Power Down P3
28670 +    Ignore this bit as power-gating is not supported for this chip. */
28671 +#define PDCFG_P3 0x00020000
28672 +/* Disable
28673 +#define PDCFG_P3_DIS 0x00000000 */
28674 +/** Enable */
28675 +#define PDCFG_P3_EN 0x00020000
28676 +/** Enable Power Down P1
28677 +    Ignore this bit as power-gating is not supported for this chip. */
28678 +#define PDCFG_P1 0x00010000
28679 +/* Disable
28680 +#define PDCFG_P1_DIS 0x00000000 */
28681 +/** Enable */
28682 +#define PDCFG_P1_EN 0x00010000
28683 +/** Enable Power Down HOST
28684 +    Ignore this bit as power-gating is not supported for this chip. */
28685 +#define PDCFG_HOST 0x00008000
28686 +/* Disable
28687 +#define PDCFG_HOST_DIS 0x00000000 */
28688 +/** Enable */
28689 +#define PDCFG_HOST_EN 0x00008000
28690 +/** Enable Power Down I2C
28691 +    Ignore this bit as power-gating is not supported for this chip. */
28692 +#define PDCFG_I2C 0x00004000
28693 +/* Disable
28694 +#define PDCFG_I2C_DIS 0x00000000 */
28695 +/** Enable */
28696 +#define PDCFG_I2C_EN 0x00004000
28697 +/** Enable Power Down SSC0
28698 +    Ignore this bit as power-gating is not supported for this chip. */
28699 +#define PDCFG_SSC0 0x00002000
28700 +/* Disable
28701 +#define PDCFG_SSC0_DIS 0x00000000 */
28702 +/** Enable */
28703 +#define PDCFG_SSC0_EN 0x00002000
28704 +/** Enable Power Down ASC0
28705 +    Ignore this bit as power-gating is not supported for this chip. */
28706 +#define PDCFG_ASC0 0x00001000
28707 +/* Disable
28708 +#define PDCFG_ASC0_DIS 0x00000000 */
28709 +/** Enable */
28710 +#define PDCFG_ASC0_EN 0x00001000
28711 +/** Enable Power Down ASC1
28712 +    Ignore this bit as power-gating is not supported for this chip. */
28713 +#define PDCFG_ASC1 0x00000800
28714 +/* Disable
28715 +#define PDCFG_ASC1_DIS 0x00000000 */
28716 +/** Enable */
28717 +#define PDCFG_ASC1_EN 0x00000800
28718 +/** Enable Power Down DCDCAPD
28719 +    Ignore this bit as power-gating is not supported for this chip. */
28720 +#define PDCFG_DCDCAPD 0x00000400
28721 +/* Disable
28722 +#define PDCFG_DCDCAPD_DIS 0x00000000 */
28723 +/** Enable */
28724 +#define PDCFG_DCDCAPD_EN 0x00000400
28725 +/** Enable Power Down DCDCDDR
28726 +    Ignore this bit as power-gating is not supported for this chip. */
28727 +#define PDCFG_DCDCDDR 0x00000200
28728 +/* Disable
28729 +#define PDCFG_DCDCDDR_DIS 0x00000000 */
28730 +/** Enable */
28731 +#define PDCFG_DCDCDDR_EN 0x00000200
28732 +/** Enable Power Down DCDC1V0
28733 +    Ignore this bit as power-gating is not supported for this chip. */
28734 +#define PDCFG_DCDC1V0 0x00000100
28735 +/* Disable
28736 +#define PDCFG_DCDC1V0_DIS 0x00000000 */
28737 +/** Enable */
28738 +#define PDCFG_DCDC1V0_EN 0x00000100
28739 +/** Enable Power Down TRC2MEM
28740 +    Ignore this bit as power-gating is not supported for this chip. */
28741 +#define PDCFG_TRC2MEM 0x00000040
28742 +/* Disable
28743 +#define PDCFG_TRC2MEM_DIS 0x00000000 */
28744 +/** Enable */
28745 +#define PDCFG_TRC2MEM_EN 0x00000040
28746 +/** Enable Power Down DDR
28747 +    Ignore this bit as power-gating is not supported for this chip. */
28748 +#define PDCFG_DDR 0x00000020
28749 +/* Disable
28750 +#define PDCFG_DDR_DIS 0x00000000 */
28751 +/** Enable */
28752 +#define PDCFG_DDR_EN 0x00000020
28753 +/** Enable Power Down EBU
28754 +    Ignore this bit as power-gating is not supported for this chip. */
28755 +#define PDCFG_EBU 0x00000010
28756 +/* Disable
28757 +#define PDCFG_EBU_DIS 0x00000000 */
28758 +/** Enable */
28759 +#define PDCFG_EBU_EN 0x00000010
28760 +
28761 +/* Fields of "CLKO Pad Control Register" */
28762 +/** Ethernet Reference Clock CLKO Select
28763 +    Selects the CLKO pad's input as source for the GPHY, SGMII PLLs. */
28764 +#define CLKOC_ETHREF 0x00000002
28765 +/* Not selected
28766 +#define CLKOC_ETHREF_NSEL 0x00000000 */
28767 +/** Selected */
28768 +#define CLKOC_ETHREF_SEL 0x00000002
28769 +/** Output Enable
28770 +    Enables the output driver of the CLKO pad. */
28771 +#define CLKOC_OEN 0x00000001
28772 +/* Disable
28773 +#define CLKOC_OEN_DIS 0x00000000 */
28774 +/** Enable */
28775 +#define CLKOC_OEN_EN 0x00000001
28776 +
28777 +/* Fields of "Infrastructure Control Register" */
28778 +/** General Purpose Control
28779 +    Backup bits. Currently they are connected as: bit 0 : connected to the configmode_on pin of the pinstrapping block. bit 1 : clock enable of the GPE primary clock. bits 3:2 : frequency select of the GPE primary clock. 00 = 769.2MHz, 01 = 625MHz, 10 = 555.6MHz, 11 = 500MHz All other bits are unconnected. */
28780 +#define INFRAC_GP_MASK 0x1F000000
28781 +/** field offset */
28782 +#define INFRAC_GP_OFFSET 24
28783 +/** CMOS2CML Ethernet Control
28784 +    CMOS2CML Ethernet Control. */
28785 +#define INFRAC_CMOS2CML_GPON_MASK 0x0000F000
28786 +/** field offset */
28787 +#define INFRAC_CMOS2CML_GPON_OFFSET 12
28788 +/** CMOS2CML Ethernet Control
28789 +    CMOS2CML Ethernet Control. */
28790 +#define INFRAC_CMOS2CML_ETH_MASK 0x00000F00
28791 +/** field offset */
28792 +#define INFRAC_CMOS2CML_ETH_OFFSET 8
28793 +/** Dying Gasp Enable
28794 +    Enables the dying gasp detector. */
28795 +#define INFRAC_DGASPEN 0x00000040
28796 +/* Disable
28797 +#define INFRAC_DGASPEN_DIS 0x00000000 */
28798 +/** Enable */
28799 +#define INFRAC_DGASPEN_EN 0x00000040
28800 +/** Dying Gasp Hysteresis Control
28801 +    Dying Gasp Hysteresis Control. */
28802 +#define INFRAC_DGASPHYS_MASK 0x00000030
28803 +/** field offset */
28804 +#define INFRAC_DGASPHYS_OFFSET 4
28805 +/** Linear Regulator 1.5V Enable
28806 +    Enables 1.5V linear regulator. */
28807 +#define INFRAC_LIN1V5EN 0x00000008
28808 +/* Disable
28809 +#define INFRAC_LIN1V5EN_DIS 0x00000000 */
28810 +/** Enable */
28811 +#define INFRAC_LIN1V5EN_EN 0x00000008
28812 +/** Linear Regulator 1.5V Control
28813 +    Linear regulator 1.5V control. */
28814 +#define INFRAC_LIN1V5C_MASK 0x00000007
28815 +/** field offset */
28816 +#define INFRAC_LIN1V5C_OFFSET 0
28817 +
28818 +/* Fields of "HRST_OUT_N Control Register" */
28819 +/** HRST_OUT_N Pin Value
28820 +    Controls the value of the HRST_OUT_N pin. */
28821 +#define HRSTOUTC_VALUE 0x00000001
28822 +
28823 +/* Fields of "EBU Clock Control Register" */
28824 +/** EBU Clock Divider
28825 +    Via this bit the frequency of the clock of the EBU can be selected. */
28826 +#define EBUCC_EBUDIV 0x00000001
28827 +/* Frequency set to 50MHz.
28828 +#define EBUCC_EBUDIV_SELF50 0x00000000 */
28829 +/** Frequency set to 100MHz. */
28830 +#define EBUCC_EBUDIV_SELF100 0x00000001
28831 +
28832 +/* Fields of "NMI Status Register" */
28833 +/** NMI Status Flag TEST
28834 +    Shows whether the event NMI TEST occurred. */
28835 +#define NMIS_TEST 0x00000100
28836 +/* Nothing
28837 +#define NMIS_TEST_NULL 0x00000000 */
28838 +/** Read: Event occurred. */
28839 +#define NMIS_TEST_EVOCC 0x00000100
28840 +/** NMI Status Flag DGASP
28841 +    Shows whether the event NMI DGASP occurred. */
28842 +#define NMIS_DGASP 0x00000004
28843 +/* Nothing
28844 +#define NMIS_DGASP_NULL 0x00000000 */
28845 +/** Read: Event occurred. */
28846 +#define NMIS_DGASP_EVOCC 0x00000004
28847 +/** NMI Status Flag HOST
28848 +    Shows whether the event NMI HOST occurred. */
28849 +#define NMIS_HOST 0x00000002
28850 +/* Nothing
28851 +#define NMIS_HOST_NULL 0x00000000 */
28852 +/** Read: Event occurred. */
28853 +#define NMIS_HOST_EVOCC 0x00000002
28854 +/** NMI Status Flag PIN
28855 +    Shows whether the event NMI PIN occurred. */
28856 +#define NMIS_PIN 0x00000001
28857 +/* Nothing
28858 +#define NMIS_PIN_NULL 0x00000000 */
28859 +/** Read: Event occurred. */
28860 +#define NMIS_PIN_EVOCC 0x00000001
28861 +
28862 +/* Fields of "NMI Set Register" */
28863 +/** Set NMI Status Flag TEST
28864 +    Sets the corresponding NMI status flag. */
28865 +#define NMISET_TEST 0x00000100
28866 +/* Nothing
28867 +#define NMISET_TEST_NULL 0x00000000 */
28868 +/** Set */
28869 +#define NMISET_TEST_SET 0x00000100
28870 +/** Set NMI Status Flag DGASP
28871 +    Sets the corresponding NMI status flag. */
28872 +#define NMISET_DGASP 0x00000004
28873 +/* Nothing
28874 +#define NMISET_DGASP_NULL 0x00000000 */
28875 +/** Set */
28876 +#define NMISET_DGASP_SET 0x00000004
28877 +/** Set NMI Status Flag HOST
28878 +    Sets the corresponding NMI status flag. */
28879 +#define NMISET_HOST 0x00000002
28880 +/* Nothing
28881 +#define NMISET_HOST_NULL 0x00000000 */
28882 +/** Set */
28883 +#define NMISET_HOST_SET 0x00000002
28884 +/** Set NMI Status Flag PIN
28885 +    Sets the corresponding NMI status flag. */
28886 +#define NMISET_PIN 0x00000001
28887 +/* Nothing
28888 +#define NMISET_PIN_NULL 0x00000000 */
28889 +/** Set */
28890 +#define NMISET_PIN_SET 0x00000001
28891 +
28892 +/* Fields of "NMI Clear Register" */
28893 +/** Clear NMI Status Flag TEST
28894 +    Clears the corresponding NMI status flag. */
28895 +#define NMICLR_TEST 0x00000100
28896 +/* Nothing
28897 +#define NMICLR_TEST_NULL 0x00000000 */
28898 +/** Clear */
28899 +#define NMICLR_TEST_CLR 0x00000100
28900 +/** Clear NMI Status Flag DGASP
28901 +    Clears the corresponding NMI status flag. */
28902 +#define NMICLR_DGASP 0x00000004
28903 +/* Nothing
28904 +#define NMICLR_DGASP_NULL 0x00000000 */
28905 +/** Clear */
28906 +#define NMICLR_DGASP_CLR 0x00000004
28907 +/** Clear NMI Status Flag HOST
28908 +    Clears the corresponding NMI status flag. */
28909 +#define NMICLR_HOST 0x00000002
28910 +/* Nothing
28911 +#define NMICLR_HOST_NULL 0x00000000 */
28912 +/** Clear */
28913 +#define NMICLR_HOST_CLR 0x00000002
28914 +/** Clear NMI Status Flag PIN
28915 +    Clears the corresponding NMI status flag. */
28916 +#define NMICLR_PIN 0x00000001
28917 +/* Nothing
28918 +#define NMICLR_PIN_NULL 0x00000000 */
28919 +/** Clear */
28920 +#define NMICLR_PIN_CLR 0x00000001
28921 +
28922 +/* Fields of "NMI Test Configuration Register" */
28923 +/** Enable NMI Test Feature
28924 +    Enables the operation of the NMI TEST flag. This is the mask for the Non-Maskable-Interrupt dedicated to SW tests. All others cannot be masked. */
28925 +#define NMITCFG_TEN 0x00000100
28926 +/* Disable
28927 +#define NMITCFG_TEN_DIS 0x00000000 */
28928 +/** Enable */
28929 +#define NMITCFG_TEN_EN 0x00000100
28930 +
28931 +/* Fields of "NMI VPE1 Control Register" */
28932 +/** NMI VPE1 State
28933 +    Reflects the state of the NMI signal towards VPE1. This bit is controlled by software only, there is no hardware NMI source dedicated to VPE1. So VPE0 could trigger an NMI at VPE1 using this bit in its own NMI-routine. */
28934 +#define NMIVPE1C_NMI 0x00000001
28935 +/* False
28936 +#define NMIVPE1C_NMI_FALSE 0x00000000 */
28937 +/** True */
28938 +#define NMIVPE1C_NMI_TRUE 0x00000001
28939 +
28940 +/* Fields of "IRN Capture Register" */
28941 +/** DCDCAPD Alarm
28942 +    The DCDC Converter for the APD Supply submitted an alarm. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
28943 +#define IRNCR_DCDCAPD 0x00400000
28944 +/* Nothing
28945 +#define IRNCR_DCDCAPD_NULL 0x00000000 */
28946 +/** Write: Acknowledge the interrupt. */
28947 +#define IRNCR_DCDCAPD_INTACK 0x00400000
28948 +/** Read: Interrupt occurred. */
28949 +#define IRNCR_DCDCAPD_INTOCC 0x00400000
28950 +/** DCDCDDR Alarm
28951 +    The DCDC Converter for the DDR Supply submitted an alarm. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
28952 +#define IRNCR_DCDCDDR 0x00200000
28953 +/* Nothing
28954 +#define IRNCR_DCDCDDR_NULL 0x00000000 */
28955 +/** Write: Acknowledge the interrupt. */
28956 +#define IRNCR_DCDCDDR_INTACK 0x00200000
28957 +/** Read: Interrupt occurred. */
28958 +#define IRNCR_DCDCDDR_INTOCC 0x00200000
28959 +/** DCDC1V0 Alarm
28960 +    The DCDC Converter for the 1.0 Volts submitted an alarm. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
28961 +#define IRNCR_DCDC1V0 0x00100000
28962 +/* Nothing
28963 +#define IRNCR_DCDC1V0_NULL 0x00000000 */
28964 +/** Write: Acknowledge the interrupt. */
28965 +#define IRNCR_DCDC1V0_INTACK 0x00100000
28966 +/** Read: Interrupt occurred. */
28967 +#define IRNCR_DCDC1V0_INTOCC 0x00100000
28968 +/** SIF0 wakeup request
28969 +    SmartSlic Interface 0 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
28970 +#define IRNCR_SIF0 0x00010000
28971 +/* Nothing
28972 +#define IRNCR_SIF0_NULL 0x00000000 */
28973 +/** Write: Acknowledge the interrupt. */
28974 +#define IRNCR_SIF0_INTACK 0x00010000
28975 +/** Read: Interrupt occurred. */
28976 +#define IRNCR_SIF0_INTOCC 0x00010000
28977 +
28978 +/* Fields of "IRN Interrupt Control Register" */
28979 +/** DCDCAPD Alarm
28980 +    Interrupt control bit for the corresponding bit in the IRNCR register. */
28981 +#define IRNICR_DCDCAPD 0x00400000
28982 +/** DCDCDDR Alarm
28983 +    Interrupt control bit for the corresponding bit in the IRNCR register. */
28984 +#define IRNICR_DCDCDDR 0x00200000
28985 +/** DCDC1V0 Alarm
28986 +    Interrupt control bit for the corresponding bit in the IRNCR register. */
28987 +#define IRNICR_DCDC1V0 0x00100000
28988 +/** SIF0 wakeup request
28989 +    Interrupt control bit for the corresponding bit in the IRNCR register. */
28990 +#define IRNICR_SIF0 0x00010000
28991 +
28992 +/* Fields of "IRN Interrupt Enable Register" */
28993 +/** DCDCAPD Alarm
28994 +    Interrupt enable bit for the corresponding bit in the IRNCR register. */
28995 +#define IRNEN_DCDCAPD 0x00400000
28996 +/* Disable
28997 +#define IRNEN_DCDCAPD_DIS 0x00000000 */
28998 +/** Enable */
28999 +#define IRNEN_DCDCAPD_EN 0x00400000
29000 +/** DCDCDDR Alarm
29001 +    Interrupt enable bit for the corresponding bit in the IRNCR register. */
29002 +#define IRNEN_DCDCDDR 0x00200000
29003 +/* Disable
29004 +#define IRNEN_DCDCDDR_DIS 0x00000000 */
29005 +/** Enable */
29006 +#define IRNEN_DCDCDDR_EN 0x00200000
29007 +/** DCDC1V0 Alarm
29008 +    Interrupt enable bit for the corresponding bit in the IRNCR register. */
29009 +#define IRNEN_DCDC1V0 0x00100000
29010 +/* Disable
29011 +#define IRNEN_DCDC1V0_DIS 0x00000000 */
29012 +/** Enable */
29013 +#define IRNEN_DCDC1V0_EN 0x00100000
29014 +/** SIF0 wakeup request
29015 +    Interrupt enable bit for the corresponding bit in the IRNCR register. */
29016 +#define IRNEN_SIF0 0x00010000
29017 +/* Disable
29018 +#define IRNEN_SIF0_DIS 0x00000000 */
29019 +/** Enable */
29020 +#define IRNEN_SIF0_EN 0x00010000
29021 +
29022 +/*! @} */ /* SYS1_REGISTER */
29023 +
29024 +#endif /* _sys1_reg_h */
29025 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/sys_eth_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/sys_eth_reg.h
29026 new file mode 100644
29027 index 0000000..e1777e5
29028 --- /dev/null
29029 +++ b/arch/mips/include/asm/mach-lantiq/falcon/sys_eth_reg.h
29030 @@ -0,0 +1,1132 @@
29031 +/******************************************************************************
29032 +
29033 +                               Copyright (c) 2010
29034 +                            Lantiq Deutschland GmbH
29035 +
29036 +  For licensing information, see the file 'LICENSE' in the root folder of
29037 +  this software module.
29038 +
29039 +******************************************************************************/
29040 +
29041 +#ifndef _sys_eth_reg_h
29042 +#define _sys_eth_reg_h
29043 +
29044 +/** \addtogroup SYS_ETH_REGISTER
29045 +   @{
29046 +*/
29047 +/* access macros */
29048 +#define sys_eth_r32(reg) reg_r32(&sys_eth->reg)
29049 +#define sys_eth_w32(val, reg) reg_w32(val, &sys_eth->reg)
29050 +#define sys_eth_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &sys_eth->reg)
29051 +#define sys_eth_r32_table(reg, idx) reg_r32_table(sys_eth->reg, idx)
29052 +#define sys_eth_w32_table(val, reg, idx) reg_w32_table(val, sys_eth->reg, idx)
29053 +#define sys_eth_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, sys_eth->reg, idx)
29054 +#define sys_eth_adr_table(reg, idx) adr_table(sys_eth->reg, idx)
29055 +
29056 +
29057 +/** SYS_ETH register structure */
29058 +struct gpon_reg_sys_eth
29059 +{
29060 +   /** Clock Status Register */
29061 +   unsigned int clks; /* 0x00000000 */
29062 +   /** Clock Enable Register
29063 +       Via this register the clocks for the domains can be enabled. */
29064 +   unsigned int clken; /* 0x00000004 */
29065 +   /** Clock Clear Register
29066 +       Via this register the clocks for the domains can be disabled. */
29067 +   unsigned int clkclr; /* 0x00000008 */
29068 +   /** Reserved */
29069 +   unsigned int res_0[5]; /* 0x0000000C */
29070 +   /** Activation Status Register */
29071 +   unsigned int acts; /* 0x00000020 */
29072 +   /** Activation Register
29073 +       Via this register the domains can be activated. */
29074 +   unsigned int act; /* 0x00000024 */
29075 +   /** Deactivation Register
29076 +       Via this register the domains can be deactivated. */
29077 +   unsigned int deact; /* 0x00000028 */
29078 +   /** Reboot Trigger Register
29079 +       Via this register the domains can be rebooted (sent through reset). */
29080 +   unsigned int rbt; /* 0x0000002C */
29081 +   /** Reserved */
29082 +   unsigned int res_1[32]; /* 0x00000030 */
29083 +   /** External PHY Control Register */
29084 +   unsigned int extphyc; /* 0x000000B0 */
29085 +   /** Power Down Configuration Register
29086 +       Via this register the configuration is done whether in case of deactivation the power supply of the domain shall be removed. */
29087 +   unsigned int pdcfg; /* 0x000000B4 */
29088 +   /** Datarate Control Register
29089 +       Controls the datarate of the various physical layers. The contents of the writeable fields of this register shall not be changed during operation. */
29090 +   unsigned int drc; /* 0x000000B8 */
29091 +   /** GMAC Multiplexer Control Register
29092 +       Controls the interconnect between GMACs and the various physical layers. All fields need to have a different content. If two GMACs are muxed to the same PHY unpredictable results may occur. The contents of this register shall not be changed during operation. */
29093 +   unsigned int gmuxc; /* 0x000000BC */
29094 +   /** Datarate Status Register
29095 +       Shows the datarate of the GMACs. The datarate of a GMAC is derived from the datarate of the physical layer it is multiplexed to. This register is for debugging only. */
29096 +   unsigned int drs; /* 0x000000C0 */
29097 +   /** SGMII Control Register */
29098 +   unsigned int sgmiic; /* 0x000000C4 */
29099 +   /** Reserved */
29100 +   unsigned int res_2[14]; /* 0x000000C8 */
29101 +};
29102 +
29103 +
29104 +/* Fields of "Clock Status Register" */
29105 +/** GPHY1MII2 Clock Enable
29106 +    Shows the clock enable bit for GPHY1MII2. */
29107 +#define SYS_ETH_CLKS_GPHY1MII2 0x02000000
29108 +/* Disable
29109 +#define SYS_ETH_CLKS_GPHY1MII2_DIS 0x00000000 */
29110 +/** Enable */
29111 +#define SYS_ETH_CLKS_GPHY1MII2_EN 0x02000000
29112 +/** GPHY0MII2 Clock Enable
29113 +    Shows the clock enable bit for GPHY0MII2. */
29114 +#define SYS_ETH_CLKS_GPHY0MII2 0x01000000
29115 +/* Disable
29116 +#define SYS_ETH_CLKS_GPHY0MII2_DIS 0x00000000 */
29117 +/** Enable */
29118 +#define SYS_ETH_CLKS_GPHY0MII2_EN 0x01000000
29119 +/** PADCTRL2 Clock Enable
29120 +    Shows the clock enable bit for the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29121 +#define SYS_ETH_CLKS_PADCTRL2 0x00200000
29122 +/* Disable
29123 +#define SYS_ETH_CLKS_PADCTRL2_DIS 0x00000000 */
29124 +/** Enable */
29125 +#define SYS_ETH_CLKS_PADCTRL2_EN 0x00200000
29126 +/** PADCTRL0 Clock Enable
29127 +    Shows the clock enable bit for the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29128 +#define SYS_ETH_CLKS_PADCTRL0 0x00100000
29129 +/* Disable
29130 +#define SYS_ETH_CLKS_PADCTRL0_DIS 0x00000000 */
29131 +/** Enable */
29132 +#define SYS_ETH_CLKS_PADCTRL0_EN 0x00100000
29133 +/** P2 Clock Enable
29134 +    Shows the clock enable bit for the P2 domain. This domain contains the P2 instance of the GPIO block. */
29135 +#define SYS_ETH_CLKS_P2 0x00020000
29136 +/* Disable
29137 +#define SYS_ETH_CLKS_P2_DIS 0x00000000 */
29138 +/** Enable */
29139 +#define SYS_ETH_CLKS_P2_EN 0x00020000
29140 +/** P0 Clock Enable
29141 +    Shows the clock enable bit for the P0 domain. This domain contains the P0 instance of the GPIO block. */
29142 +#define SYS_ETH_CLKS_P0 0x00010000
29143 +/* Disable
29144 +#define SYS_ETH_CLKS_P0_DIS 0x00000000 */
29145 +/** Enable */
29146 +#define SYS_ETH_CLKS_P0_EN 0x00010000
29147 +/** xMII Clock Enable
29148 +    Shows the clock enable bit for the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29149 +#define SYS_ETH_CLKS_xMII 0x00000800
29150 +/* Disable
29151 +#define SYS_ETH_CLKS_xMII_DIS 0x00000000 */
29152 +/** Enable */
29153 +#define SYS_ETH_CLKS_xMII_EN 0x00000800
29154 +/** SGMII Clock Enable
29155 +    Shows the clock enable bit for the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29156 +#define SYS_ETH_CLKS_SGMII 0x00000400
29157 +/* Disable
29158 +#define SYS_ETH_CLKS_SGMII_DIS 0x00000000 */
29159 +/** Enable */
29160 +#define SYS_ETH_CLKS_SGMII_EN 0x00000400
29161 +/** GPHY1 Clock Enable
29162 +    Shows the clock enable bit for the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29163 +#define SYS_ETH_CLKS_GPHY1 0x00000200
29164 +/* Disable
29165 +#define SYS_ETH_CLKS_GPHY1_DIS 0x00000000 */
29166 +/** Enable */
29167 +#define SYS_ETH_CLKS_GPHY1_EN 0x00000200
29168 +/** GPHY0 Clock Enable
29169 +    Shows the clock enable bit for the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29170 +#define SYS_ETH_CLKS_GPHY0 0x00000100
29171 +/* Disable
29172 +#define SYS_ETH_CLKS_GPHY0_DIS 0x00000000 */
29173 +/** Enable */
29174 +#define SYS_ETH_CLKS_GPHY0_EN 0x00000100
29175 +/** MDIO Clock Enable
29176 +    Shows the clock enable bit for the MDIO domain. This domain contains the MDIO block. */
29177 +#define SYS_ETH_CLKS_MDIO 0x00000080
29178 +/* Disable
29179 +#define SYS_ETH_CLKS_MDIO_DIS 0x00000000 */
29180 +/** Enable */
29181 +#define SYS_ETH_CLKS_MDIO_EN 0x00000080
29182 +/** GMAC3 Clock Enable
29183 +    Shows the clock enable bit for the GMAC3 domain. This domain contains the GMAC3 block. */
29184 +#define SYS_ETH_CLKS_GMAC3 0x00000008
29185 +/* Disable
29186 +#define SYS_ETH_CLKS_GMAC3_DIS 0x00000000 */
29187 +/** Enable */
29188 +#define SYS_ETH_CLKS_GMAC3_EN 0x00000008
29189 +/** GMAC2 Clock Enable
29190 +    Shows the clock enable bit for the GMAC2 domain. This domain contains the GMAC2 block. */
29191 +#define SYS_ETH_CLKS_GMAC2 0x00000004
29192 +/* Disable
29193 +#define SYS_ETH_CLKS_GMAC2_DIS 0x00000000 */
29194 +/** Enable */
29195 +#define SYS_ETH_CLKS_GMAC2_EN 0x00000004
29196 +/** GMAC1 Clock Enable
29197 +    Shows the clock enable bit for the GMAC1 domain. This domain contains the GMAC1 block. */
29198 +#define SYS_ETH_CLKS_GMAC1 0x00000002
29199 +/* Disable
29200 +#define SYS_ETH_CLKS_GMAC1_DIS 0x00000000 */
29201 +/** Enable */
29202 +#define SYS_ETH_CLKS_GMAC1_EN 0x00000002
29203 +/** GMAC0 Clock Enable
29204 +    Shows the clock enable bit for the GMAC0 domain. This domain contains the GMAC0 block. */
29205 +#define SYS_ETH_CLKS_GMAC0 0x00000001
29206 +/* Disable
29207 +#define SYS_ETH_CLKS_GMAC0_DIS 0x00000000 */
29208 +/** Enable */
29209 +#define SYS_ETH_CLKS_GMAC0_EN 0x00000001
29210 +
29211 +/* Fields of "Clock Enable Register" */
29212 +/** Set Clock Enable GPHY1MII2
29213 +    Sets the clock enable bit of the GPHY1MII2. */
29214 +#define SYS_ETH_CLKEN_GPHY1MII2 0x02000000
29215 +/* No-Operation
29216 +#define SYS_ETH_CLKEN_GPHY1MII2_NOP 0x00000000 */
29217 +/** Set */
29218 +#define SYS_ETH_CLKEN_GPHY1MII2_SET 0x02000000
29219 +/** Set Clock Enable GPHY0MII2
29220 +    Sets the clock enable bit of the GPHY0MII2. */
29221 +#define SYS_ETH_CLKEN_GPHY0MII2 0x01000000
29222 +/* No-Operation
29223 +#define SYS_ETH_CLKEN_GPHY0MII2_NOP 0x00000000 */
29224 +/** Set */
29225 +#define SYS_ETH_CLKEN_GPHY0MII2_SET 0x01000000
29226 +/** Set Clock Enable PADCTRL2
29227 +    Sets the clock enable bit of the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29228 +#define SYS_ETH_CLKEN_PADCTRL2 0x00200000
29229 +/* No-Operation
29230 +#define SYS_ETH_CLKEN_PADCTRL2_NOP 0x00000000 */
29231 +/** Set */
29232 +#define SYS_ETH_CLKEN_PADCTRL2_SET 0x00200000
29233 +/** Set Clock Enable PADCTRL0
29234 +    Sets the clock enable bit of the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29235 +#define SYS_ETH_CLKEN_PADCTRL0 0x00100000
29236 +/* No-Operation
29237 +#define SYS_ETH_CLKEN_PADCTRL0_NOP 0x00000000 */
29238 +/** Set */
29239 +#define SYS_ETH_CLKEN_PADCTRL0_SET 0x00100000
29240 +/** Set Clock Enable P2
29241 +    Sets the clock enable bit of the P2 domain. This domain contains the P2 instance of the GPIO block. */
29242 +#define SYS_ETH_CLKEN_P2 0x00020000
29243 +/* No-Operation
29244 +#define SYS_ETH_CLKEN_P2_NOP 0x00000000 */
29245 +/** Set */
29246 +#define SYS_ETH_CLKEN_P2_SET 0x00020000
29247 +/** Set Clock Enable P0
29248 +    Sets the clock enable bit of the P0 domain. This domain contains the P0 instance of the GPIO block. */
29249 +#define SYS_ETH_CLKEN_P0 0x00010000
29250 +/* No-Operation
29251 +#define SYS_ETH_CLKEN_P0_NOP 0x00000000 */
29252 +/** Set */
29253 +#define SYS_ETH_CLKEN_P0_SET 0x00010000
29254 +/** Set Clock Enable xMII
29255 +    Sets the clock enable bit of the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29256 +#define SYS_ETH_CLKEN_xMII 0x00000800
29257 +/* No-Operation
29258 +#define SYS_ETH_CLKEN_xMII_NOP 0x00000000 */
29259 +/** Set */
29260 +#define SYS_ETH_CLKEN_xMII_SET 0x00000800
29261 +/** Set Clock Enable SGMII
29262 +    Sets the clock enable bit of the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29263 +#define SYS_ETH_CLKEN_SGMII 0x00000400
29264 +/* No-Operation
29265 +#define SYS_ETH_CLKEN_SGMII_NOP 0x00000000 */
29266 +/** Set */
29267 +#define SYS_ETH_CLKEN_SGMII_SET 0x00000400
29268 +/** Set Clock Enable GPHY1
29269 +    Sets the clock enable bit of the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29270 +#define SYS_ETH_CLKEN_GPHY1 0x00000200
29271 +/* No-Operation
29272 +#define SYS_ETH_CLKEN_GPHY1_NOP 0x00000000 */
29273 +/** Set */
29274 +#define SYS_ETH_CLKEN_GPHY1_SET 0x00000200
29275 +/** Set Clock Enable GPHY0
29276 +    Sets the clock enable bit of the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29277 +#define SYS_ETH_CLKEN_GPHY0 0x00000100
29278 +/* No-Operation
29279 +#define SYS_ETH_CLKEN_GPHY0_NOP 0x00000000 */
29280 +/** Set */
29281 +#define SYS_ETH_CLKEN_GPHY0_SET 0x00000100
29282 +/** Set Clock Enable MDIO
29283 +    Sets the clock enable bit of the MDIO domain. This domain contains the MDIO block. */
29284 +#define SYS_ETH_CLKEN_MDIO 0x00000080
29285 +/* No-Operation
29286 +#define SYS_ETH_CLKEN_MDIO_NOP 0x00000000 */
29287 +/** Set */
29288 +#define SYS_ETH_CLKEN_MDIO_SET 0x00000080
29289 +/** Set Clock Enable GMAC3
29290 +    Sets the clock enable bit of the GMAC3 domain. This domain contains the GMAC3 block. */
29291 +#define SYS_ETH_CLKEN_GMAC3 0x00000008
29292 +/* No-Operation
29293 +#define SYS_ETH_CLKEN_GMAC3_NOP 0x00000000 */
29294 +/** Set */
29295 +#define SYS_ETH_CLKEN_GMAC3_SET 0x00000008
29296 +/** Set Clock Enable GMAC2
29297 +    Sets the clock enable bit of the GMAC2 domain. This domain contains the GMAC2 block. */
29298 +#define SYS_ETH_CLKEN_GMAC2 0x00000004
29299 +/* No-Operation
29300 +#define SYS_ETH_CLKEN_GMAC2_NOP 0x00000000 */
29301 +/** Set */
29302 +#define SYS_ETH_CLKEN_GMAC2_SET 0x00000004
29303 +/** Set Clock Enable GMAC1
29304 +    Sets the clock enable bit of the GMAC1 domain. This domain contains the GMAC1 block. */
29305 +#define SYS_ETH_CLKEN_GMAC1 0x00000002
29306 +/* No-Operation
29307 +#define SYS_ETH_CLKEN_GMAC1_NOP 0x00000000 */
29308 +/** Set */
29309 +#define SYS_ETH_CLKEN_GMAC1_SET 0x00000002
29310 +/** Set Clock Enable GMAC0
29311 +    Sets the clock enable bit of the GMAC0 domain. This domain contains the GMAC0 block. */
29312 +#define SYS_ETH_CLKEN_GMAC0 0x00000001
29313 +/* No-Operation
29314 +#define SYS_ETH_CLKEN_GMAC0_NOP 0x00000000 */
29315 +/** Set */
29316 +#define SYS_ETH_CLKEN_GMAC0_SET 0x00000001
29317 +
29318 +/* Fields of "Clock Clear Register" */
29319 +/** Clear Clock Enable GPHY1MII2
29320 +    Clears the clock enable bit of the GPHY1MII2. */
29321 +#define SYS_ETH_CLKCLR_GPHY1MII2 0x02000000
29322 +/* No-Operation
29323 +#define SYS_ETH_CLKCLR_GPHY1MII2_NOP 0x00000000 */
29324 +/** Clear */
29325 +#define SYS_ETH_CLKCLR_GPHY1MII2_CLR 0x02000000
29326 +/** Clear Clock Enable GPHY0MII2
29327 +    Clears the clock enable bit of the GPHY0MII2. */
29328 +#define SYS_ETH_CLKCLR_GPHY0MII2 0x01000000
29329 +/* No-Operation
29330 +#define SYS_ETH_CLKCLR_GPHY0MII2_NOP 0x00000000 */
29331 +/** Clear */
29332 +#define SYS_ETH_CLKCLR_GPHY0MII2_CLR 0x01000000
29333 +/** Clear Clock Enable PADCTRL2
29334 +    Clears the clock enable bit of the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29335 +#define SYS_ETH_CLKCLR_PADCTRL2 0x00200000
29336 +/* No-Operation
29337 +#define SYS_ETH_CLKCLR_PADCTRL2_NOP 0x00000000 */
29338 +/** Clear */
29339 +#define SYS_ETH_CLKCLR_PADCTRL2_CLR 0x00200000
29340 +/** Clear Clock Enable PADCTRL0
29341 +    Clears the clock enable bit of the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29342 +#define SYS_ETH_CLKCLR_PADCTRL0 0x00100000
29343 +/* No-Operation
29344 +#define SYS_ETH_CLKCLR_PADCTRL0_NOP 0x00000000 */
29345 +/** Clear */
29346 +#define SYS_ETH_CLKCLR_PADCTRL0_CLR 0x00100000
29347 +/** Clear Clock Enable P2
29348 +    Clears the clock enable bit of the P2 domain. This domain contains the P2 instance of the GPIO block. */
29349 +#define SYS_ETH_CLKCLR_P2 0x00020000
29350 +/* No-Operation
29351 +#define SYS_ETH_CLKCLR_P2_NOP 0x00000000 */
29352 +/** Clear */
29353 +#define SYS_ETH_CLKCLR_P2_CLR 0x00020000
29354 +/** Clear Clock Enable P0
29355 +    Clears the clock enable bit of the P0 domain. This domain contains the P0 instance of the GPIO block. */
29356 +#define SYS_ETH_CLKCLR_P0 0x00010000
29357 +/* No-Operation
29358 +#define SYS_ETH_CLKCLR_P0_NOP 0x00000000 */
29359 +/** Clear */
29360 +#define SYS_ETH_CLKCLR_P0_CLR 0x00010000
29361 +/** Clear Clock Enable xMII
29362 +    Clears the clock enable bit of the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29363 +#define SYS_ETH_CLKCLR_xMII 0x00000800
29364 +/* No-Operation
29365 +#define SYS_ETH_CLKCLR_xMII_NOP 0x00000000 */
29366 +/** Clear */
29367 +#define SYS_ETH_CLKCLR_xMII_CLR 0x00000800
29368 +/** Clear Clock Enable SGMII
29369 +    Clears the clock enable bit of the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29370 +#define SYS_ETH_CLKCLR_SGMII 0x00000400
29371 +/* No-Operation
29372 +#define SYS_ETH_CLKCLR_SGMII_NOP 0x00000000 */
29373 +/** Clear */
29374 +#define SYS_ETH_CLKCLR_SGMII_CLR 0x00000400
29375 +/** Clear Clock Enable GPHY1
29376 +    Clears the clock enable bit of the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29377 +#define SYS_ETH_CLKCLR_GPHY1 0x00000200
29378 +/* No-Operation
29379 +#define SYS_ETH_CLKCLR_GPHY1_NOP 0x00000000 */
29380 +/** Clear */
29381 +#define SYS_ETH_CLKCLR_GPHY1_CLR 0x00000200
29382 +/** Clear Clock Enable GPHY0
29383 +    Clears the clock enable bit of the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29384 +#define SYS_ETH_CLKCLR_GPHY0 0x00000100
29385 +/* No-Operation
29386 +#define SYS_ETH_CLKCLR_GPHY0_NOP 0x00000000 */
29387 +/** Clear */
29388 +#define SYS_ETH_CLKCLR_GPHY0_CLR 0x00000100
29389 +/** Clear Clock Enable MDIO
29390 +    Clears the clock enable bit of the MDIO domain. This domain contains the MDIO block. */
29391 +#define SYS_ETH_CLKCLR_MDIO 0x00000080
29392 +/* No-Operation
29393 +#define SYS_ETH_CLKCLR_MDIO_NOP 0x00000000 */
29394 +/** Clear */
29395 +#define SYS_ETH_CLKCLR_MDIO_CLR 0x00000080
29396 +/** Clear Clock Enable GMAC3
29397 +    Clears the clock enable bit of the GMAC3 domain. This domain contains the GMAC3 block. */
29398 +#define SYS_ETH_CLKCLR_GMAC3 0x00000008
29399 +/* No-Operation
29400 +#define SYS_ETH_CLKCLR_GMAC3_NOP 0x00000000 */
29401 +/** Clear */
29402 +#define SYS_ETH_CLKCLR_GMAC3_CLR 0x00000008
29403 +/** Clear Clock Enable GMAC2
29404 +    Clears the clock enable bit of the GMAC2 domain. This domain contains the GMAC2 block. */
29405 +#define SYS_ETH_CLKCLR_GMAC2 0x00000004
29406 +/* No-Operation
29407 +#define SYS_ETH_CLKCLR_GMAC2_NOP 0x00000000 */
29408 +/** Clear */
29409 +#define SYS_ETH_CLKCLR_GMAC2_CLR 0x00000004
29410 +/** Clear Clock Enable GMAC1
29411 +    Clears the clock enable bit of the GMAC1 domain. This domain contains the GMAC1 block. */
29412 +#define SYS_ETH_CLKCLR_GMAC1 0x00000002
29413 +/* No-Operation
29414 +#define SYS_ETH_CLKCLR_GMAC1_NOP 0x00000000 */
29415 +/** Clear */
29416 +#define SYS_ETH_CLKCLR_GMAC1_CLR 0x00000002
29417 +/** Clear Clock Enable GMAC0
29418 +    Clears the clock enable bit of the GMAC0 domain. This domain contains the GMAC0 block. */
29419 +#define SYS_ETH_CLKCLR_GMAC0 0x00000001
29420 +/* No-Operation
29421 +#define SYS_ETH_CLKCLR_GMAC0_NOP 0x00000000 */
29422 +/** Clear */
29423 +#define SYS_ETH_CLKCLR_GMAC0_CLR 0x00000001
29424 +
29425 +/* Fields of "Activation Status Register" */
29426 +/** PADCTRL2 Status
29427 +    Shows the activation status of the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29428 +#define SYS_ETH_ACTS_PADCTRL2 0x00200000
29429 +/* The block is inactive.
29430 +#define SYS_ETH_ACTS_PADCTRL2_INACT 0x00000000 */
29431 +/** The block is active. */
29432 +#define SYS_ETH_ACTS_PADCTRL2_ACT 0x00200000
29433 +/** PADCTRL0 Status
29434 +    Shows the activation status of the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29435 +#define SYS_ETH_ACTS_PADCTRL0 0x00100000
29436 +/* The block is inactive.
29437 +#define SYS_ETH_ACTS_PADCTRL0_INACT 0x00000000 */
29438 +/** The block is active. */
29439 +#define SYS_ETH_ACTS_PADCTRL0_ACT 0x00100000
29440 +/** P2 Status
29441 +    Shows the activation status of the P2 domain. This domain contains the P2 instance of the GPIO block. */
29442 +#define SYS_ETH_ACTS_P2 0x00020000
29443 +/* The block is inactive.
29444 +#define SYS_ETH_ACTS_P2_INACT 0x00000000 */
29445 +/** The block is active. */
29446 +#define SYS_ETH_ACTS_P2_ACT 0x00020000
29447 +/** P0 Status
29448 +    Shows the activation status of the P0 domain. This domain contains the P0 instance of the GPIO block. */
29449 +#define SYS_ETH_ACTS_P0 0x00010000
29450 +/* The block is inactive.
29451 +#define SYS_ETH_ACTS_P0_INACT 0x00000000 */
29452 +/** The block is active. */
29453 +#define SYS_ETH_ACTS_P0_ACT 0x00010000
29454 +/** xMII Status
29455 +    Shows the activation status of the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29456 +#define SYS_ETH_ACTS_xMII 0x00000800
29457 +/* The block is inactive.
29458 +#define SYS_ETH_ACTS_xMII_INACT 0x00000000 */
29459 +/** The block is active. */
29460 +#define SYS_ETH_ACTS_xMII_ACT 0x00000800
29461 +/** SGMII Status
29462 +    Shows the activation status of the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29463 +#define SYS_ETH_ACTS_SGMII 0x00000400
29464 +/* The block is inactive.
29465 +#define SYS_ETH_ACTS_SGMII_INACT 0x00000000 */
29466 +/** The block is active. */
29467 +#define SYS_ETH_ACTS_SGMII_ACT 0x00000400
29468 +/** GPHY1 Status
29469 +    Shows the activation status of the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29470 +#define SYS_ETH_ACTS_GPHY1 0x00000200
29471 +/* The block is inactive.
29472 +#define SYS_ETH_ACTS_GPHY1_INACT 0x00000000 */
29473 +/** The block is active. */
29474 +#define SYS_ETH_ACTS_GPHY1_ACT 0x00000200
29475 +/** GPHY0 Status
29476 +    Shows the activation status of the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29477 +#define SYS_ETH_ACTS_GPHY0 0x00000100
29478 +/* The block is inactive.
29479 +#define SYS_ETH_ACTS_GPHY0_INACT 0x00000000 */
29480 +/** The block is active. */
29481 +#define SYS_ETH_ACTS_GPHY0_ACT 0x00000100
29482 +/** MDIO Status
29483 +    Shows the activation status of the MDIO domain. This domain contains the MDIO block. */
29484 +#define SYS_ETH_ACTS_MDIO 0x00000080
29485 +/* The block is inactive.
29486 +#define SYS_ETH_ACTS_MDIO_INACT 0x00000000 */
29487 +/** The block is active. */
29488 +#define SYS_ETH_ACTS_MDIO_ACT 0x00000080
29489 +/** GMAC3 Status
29490 +    Shows the activation status of the GMAC3 domain. This domain contains the GMAC3 block. */
29491 +#define SYS_ETH_ACTS_GMAC3 0x00000008
29492 +/* The block is inactive.
29493 +#define SYS_ETH_ACTS_GMAC3_INACT 0x00000000 */
29494 +/** The block is active. */
29495 +#define SYS_ETH_ACTS_GMAC3_ACT 0x00000008
29496 +/** GMAC2 Status
29497 +    Shows the activation status of the GMAC2 domain. This domain contains the GMAC2 block. */
29498 +#define SYS_ETH_ACTS_GMAC2 0x00000004
29499 +/* The block is inactive.
29500 +#define SYS_ETH_ACTS_GMAC2_INACT 0x00000000 */
29501 +/** The block is active. */
29502 +#define SYS_ETH_ACTS_GMAC2_ACT 0x00000004
29503 +/** GMAC1 Status
29504 +    Shows the activation status of the GMAC1 domain. This domain contains the GMAC1 block. */
29505 +#define SYS_ETH_ACTS_GMAC1 0x00000002
29506 +/* The block is inactive.
29507 +#define SYS_ETH_ACTS_GMAC1_INACT 0x00000000 */
29508 +/** The block is active. */
29509 +#define SYS_ETH_ACTS_GMAC1_ACT 0x00000002
29510 +/** GMAC0 Status
29511 +    Shows the activation status of the GMAC0 domain. This domain contains the GMAC0 block. */
29512 +#define SYS_ETH_ACTS_GMAC0 0x00000001
29513 +/* The block is inactive.
29514 +#define SYS_ETH_ACTS_GMAC0_INACT 0x00000000 */
29515 +/** The block is active. */
29516 +#define SYS_ETH_ACTS_GMAC0_ACT 0x00000001
29517 +
29518 +/* Fields of "Activation Register" */
29519 +/** Activate PADCTRL2
29520 +    Sets the activation flag of the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29521 +#define SYS_ETH_ACT_PADCTRL2 0x00200000
29522 +/* No-Operation
29523 +#define SYS_ETH_ACT_PADCTRL2_NOP 0x00000000 */
29524 +/** Set */
29525 +#define SYS_ETH_ACT_PADCTRL2_SET 0x00200000
29526 +/** Activate PADCTRL0
29527 +    Sets the activation flag of the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29528 +#define SYS_ETH_ACT_PADCTRL0 0x00100000
29529 +/* No-Operation
29530 +#define SYS_ETH_ACT_PADCTRL0_NOP 0x00000000 */
29531 +/** Set */
29532 +#define SYS_ETH_ACT_PADCTRL0_SET 0x00100000
29533 +/** Activate P2
29534 +    Sets the activation flag of the P2 domain. This domain contains the P2 instance of the GPIO block. */
29535 +#define SYS_ETH_ACT_P2 0x00020000
29536 +/* No-Operation
29537 +#define SYS_ETH_ACT_P2_NOP 0x00000000 */
29538 +/** Set */
29539 +#define SYS_ETH_ACT_P2_SET 0x00020000
29540 +/** Activate P0
29541 +    Sets the activation flag of the P0 domain. This domain contains the P0 instance of the GPIO block. */
29542 +#define SYS_ETH_ACT_P0 0x00010000
29543 +/* No-Operation
29544 +#define SYS_ETH_ACT_P0_NOP 0x00000000 */
29545 +/** Set */
29546 +#define SYS_ETH_ACT_P0_SET 0x00010000
29547 +/** Activate xMII
29548 +    Sets the activation flag of the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29549 +#define SYS_ETH_ACT_xMII 0x00000800
29550 +/* No-Operation
29551 +#define SYS_ETH_ACT_xMII_NOP 0x00000000 */
29552 +/** Set */
29553 +#define SYS_ETH_ACT_xMII_SET 0x00000800
29554 +/** Activate SGMII
29555 +    Sets the activation flag of the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29556 +#define SYS_ETH_ACT_SGMII 0x00000400
29557 +/* No-Operation
29558 +#define SYS_ETH_ACT_SGMII_NOP 0x00000000 */
29559 +/** Set */
29560 +#define SYS_ETH_ACT_SGMII_SET 0x00000400
29561 +/** Activate GPHY1
29562 +    Sets the activation flag of the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29563 +#define SYS_ETH_ACT_GPHY1 0x00000200
29564 +/* No-Operation
29565 +#define SYS_ETH_ACT_GPHY1_NOP 0x00000000 */
29566 +/** Set */
29567 +#define SYS_ETH_ACT_GPHY1_SET 0x00000200
29568 +/** Activate GPHY0
29569 +    Sets the activation flag of the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29570 +#define SYS_ETH_ACT_GPHY0 0x00000100
29571 +/* No-Operation
29572 +#define SYS_ETH_ACT_GPHY0_NOP 0x00000000 */
29573 +/** Set */
29574 +#define SYS_ETH_ACT_GPHY0_SET 0x00000100
29575 +/** Activate MDIO
29576 +    Sets the activation flag of the MDIO domain. This domain contains the MDIO block. */
29577 +#define SYS_ETH_ACT_MDIO 0x00000080
29578 +/* No-Operation
29579 +#define SYS_ETH_ACT_MDIO_NOP 0x00000000 */
29580 +/** Set */
29581 +#define SYS_ETH_ACT_MDIO_SET 0x00000080
29582 +/** Activate GMAC3
29583 +    Sets the activation flag of the GMAC3 domain. This domain contains the GMAC3 block. */
29584 +#define SYS_ETH_ACT_GMAC3 0x00000008
29585 +/* No-Operation
29586 +#define SYS_ETH_ACT_GMAC3_NOP 0x00000000 */
29587 +/** Set */
29588 +#define SYS_ETH_ACT_GMAC3_SET 0x00000008
29589 +/** Activate GMAC2
29590 +    Sets the activation flag of the GMAC2 domain. This domain contains the GMAC2 block. */
29591 +#define SYS_ETH_ACT_GMAC2 0x00000004
29592 +/* No-Operation
29593 +#define SYS_ETH_ACT_GMAC2_NOP 0x00000000 */
29594 +/** Set */
29595 +#define SYS_ETH_ACT_GMAC2_SET 0x00000004
29596 +/** Activate GMAC1
29597 +    Sets the activation flag of the GMAC1 domain. This domain contains the GMAC1 block. */
29598 +#define SYS_ETH_ACT_GMAC1 0x00000002
29599 +/* No-Operation
29600 +#define SYS_ETH_ACT_GMAC1_NOP 0x00000000 */
29601 +/** Set */
29602 +#define SYS_ETH_ACT_GMAC1_SET 0x00000002
29603 +/** Activate GMAC0
29604 +    Sets the activation flag of the GMAC0 domain. This domain contains the GMAC0 block. */
29605 +#define SYS_ETH_ACT_GMAC0 0x00000001
29606 +/* No-Operation
29607 +#define SYS_ETH_ACT_GMAC0_NOP 0x00000000 */
29608 +/** Set */
29609 +#define SYS_ETH_ACT_GMAC0_SET 0x00000001
29610 +
29611 +/* Fields of "Deactivation Register" */
29612 +/** Deactivate PADCTRL2
29613 +    Clears the activation flag of the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29614 +#define SYS_ETH_DEACT_PADCTRL2 0x00200000
29615 +/* No-Operation
29616 +#define SYS_ETH_DEACT_PADCTRL2_NOP 0x00000000 */
29617 +/** Clear */
29618 +#define SYS_ETH_DEACT_PADCTRL2_CLR 0x00200000
29619 +/** Deactivate PADCTRL0
29620 +    Clears the activation flag of the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29621 +#define SYS_ETH_DEACT_PADCTRL0 0x00100000
29622 +/* No-Operation
29623 +#define SYS_ETH_DEACT_PADCTRL0_NOP 0x00000000 */
29624 +/** Clear */
29625 +#define SYS_ETH_DEACT_PADCTRL0_CLR 0x00100000
29626 +/** Deactivate P2
29627 +    Clears the activation flag of the P2 domain. This domain contains the P2 instance of the GPIO block. */
29628 +#define SYS_ETH_DEACT_P2 0x00020000
29629 +/* No-Operation
29630 +#define SYS_ETH_DEACT_P2_NOP 0x00000000 */
29631 +/** Clear */
29632 +#define SYS_ETH_DEACT_P2_CLR 0x00020000
29633 +/** Deactivate P0
29634 +    Clears the activation flag of the P0 domain. This domain contains the P0 instance of the GPIO block. */
29635 +#define SYS_ETH_DEACT_P0 0x00010000
29636 +/* No-Operation
29637 +#define SYS_ETH_DEACT_P0_NOP 0x00000000 */
29638 +/** Clear */
29639 +#define SYS_ETH_DEACT_P0_CLR 0x00010000
29640 +/** Deactivate xMII
29641 +    Clears the activation flag of the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29642 +#define SYS_ETH_DEACT_xMII 0x00000800
29643 +/* No-Operation
29644 +#define SYS_ETH_DEACT_xMII_NOP 0x00000000 */
29645 +/** Clear */
29646 +#define SYS_ETH_DEACT_xMII_CLR 0x00000800
29647 +/** Deactivate SGMII
29648 +    Clears the activation flag of the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29649 +#define SYS_ETH_DEACT_SGMII 0x00000400
29650 +/* No-Operation
29651 +#define SYS_ETH_DEACT_SGMII_NOP 0x00000000 */
29652 +/** Clear */
29653 +#define SYS_ETH_DEACT_SGMII_CLR 0x00000400
29654 +/** Deactivate GPHY1
29655 +    Clears the activation flag of the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29656 +#define SYS_ETH_DEACT_GPHY1 0x00000200
29657 +/* No-Operation
29658 +#define SYS_ETH_DEACT_GPHY1_NOP 0x00000000 */
29659 +/** Clear */
29660 +#define SYS_ETH_DEACT_GPHY1_CLR 0x00000200
29661 +/** Deactivate GPHY0
29662 +    Clears the activation flag of the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29663 +#define SYS_ETH_DEACT_GPHY0 0x00000100
29664 +/* No-Operation
29665 +#define SYS_ETH_DEACT_GPHY0_NOP 0x00000000 */
29666 +/** Clear */
29667 +#define SYS_ETH_DEACT_GPHY0_CLR 0x00000100
29668 +/** Deactivate MDIO
29669 +    Clears the activation flag of the MDIO domain. This domain contains the MDIO block. */
29670 +#define SYS_ETH_DEACT_MDIO 0x00000080
29671 +/* No-Operation
29672 +#define SYS_ETH_DEACT_MDIO_NOP 0x00000000 */
29673 +/** Clear */
29674 +#define SYS_ETH_DEACT_MDIO_CLR 0x00000080
29675 +/** Deactivate GMAC3
29676 +    Clears the activation flag of the GMAC3 domain. This domain contains the GMAC3 block. */
29677 +#define SYS_ETH_DEACT_GMAC3 0x00000008
29678 +/* No-Operation
29679 +#define SYS_ETH_DEACT_GMAC3_NOP 0x00000000 */
29680 +/** Clear */
29681 +#define SYS_ETH_DEACT_GMAC3_CLR 0x00000008
29682 +/** Deactivate GMAC2
29683 +    Clears the activation flag of the GMAC2 domain. This domain contains the GMAC2 block. */
29684 +#define SYS_ETH_DEACT_GMAC2 0x00000004
29685 +/* No-Operation
29686 +#define SYS_ETH_DEACT_GMAC2_NOP 0x00000000 */
29687 +/** Clear */
29688 +#define SYS_ETH_DEACT_GMAC2_CLR 0x00000004
29689 +/** Deactivate GMAC1
29690 +    Clears the activation flag of the GMAC1 domain. This domain contains the GMAC1 block. */
29691 +#define SYS_ETH_DEACT_GMAC1 0x00000002
29692 +/* No-Operation
29693 +#define SYS_ETH_DEACT_GMAC1_NOP 0x00000000 */
29694 +/** Clear */
29695 +#define SYS_ETH_DEACT_GMAC1_CLR 0x00000002
29696 +/** Deactivate GMAC0
29697 +    Clears the activation flag of the GMAC0 domain. This domain contains the GMAC0 block. */
29698 +#define SYS_ETH_DEACT_GMAC0 0x00000001
29699 +/* No-Operation
29700 +#define SYS_ETH_DEACT_GMAC0_NOP 0x00000000 */
29701 +/** Clear */
29702 +#define SYS_ETH_DEACT_GMAC0_CLR 0x00000001
29703 +
29704 +/* Fields of "Reboot Trigger Register" */
29705 +/** Reboot PADCTRL2
29706 +    Triggers a reboot of the PADCTRL2 domain. This domain contains the PADCTRL2 block. */
29707 +#define SYS_ETH_RBT_PADCTRL2 0x00200000
29708 +/* No-Operation
29709 +#define SYS_ETH_RBT_PADCTRL2_NOP 0x00000000 */
29710 +/** Trigger */
29711 +#define SYS_ETH_RBT_PADCTRL2_TRIG 0x00200000
29712 +/** Reboot PADCTRL0
29713 +    Triggers a reboot of the PADCTRL0 domain. This domain contains the PADCTRL0 block. */
29714 +#define SYS_ETH_RBT_PADCTRL0 0x00100000
29715 +/* No-Operation
29716 +#define SYS_ETH_RBT_PADCTRL0_NOP 0x00000000 */
29717 +/** Trigger */
29718 +#define SYS_ETH_RBT_PADCTRL0_TRIG 0x00100000
29719 +/** Reboot P2
29720 +    Triggers a reboot of the P2 domain. This domain contains the P2 instance of the GPIO block. */
29721 +#define SYS_ETH_RBT_P2 0x00020000
29722 +/* No-Operation
29723 +#define SYS_ETH_RBT_P2_NOP 0x00000000 */
29724 +/** Trigger */
29725 +#define SYS_ETH_RBT_P2_TRIG 0x00020000
29726 +/** Reboot P0
29727 +    Triggers a reboot of the P0 domain. This domain contains the P0 instance of the GPIO block. */
29728 +#define SYS_ETH_RBT_P0 0x00010000
29729 +/* No-Operation
29730 +#define SYS_ETH_RBT_P0_NOP 0x00000000 */
29731 +/** Trigger */
29732 +#define SYS_ETH_RBT_P0_TRIG 0x00010000
29733 +/** Reboot xMII
29734 +    Triggers a reboot of the xMII domain. This domain contains the XMII block. If any of the digital LAN interfaces shall be used, this domain has to be active. */
29735 +#define SYS_ETH_RBT_xMII 0x00000800
29736 +/* No-Operation
29737 +#define SYS_ETH_RBT_xMII_NOP 0x00000000 */
29738 +/** Trigger */
29739 +#define SYS_ETH_RBT_xMII_TRIG 0x00000800
29740 +/** Reboot SGMII
29741 +    Triggers a reboot of the SGMII domain. This domain contains all parts of the EIM related to the SGMII block. The SGMII block itself is not contained, as it has its own clock/reset/power management. */
29742 +#define SYS_ETH_RBT_SGMII 0x00000400
29743 +/* No-Operation
29744 +#define SYS_ETH_RBT_SGMII_NOP 0x00000000 */
29745 +/** Trigger */
29746 +#define SYS_ETH_RBT_SGMII_TRIG 0x00000400
29747 +/** Reboot GPHY1
29748 +    Triggers a reboot of the GPHY1 domain. This domain contains all parts of the EIM related to GPHY1. The GPHY1 itself is not contained, as it has its own clock/reset/power management. */
29749 +#define SYS_ETH_RBT_GPHY1 0x00000200
29750 +/* No-Operation
29751 +#define SYS_ETH_RBT_GPHY1_NOP 0x00000000 */
29752 +/** Trigger */
29753 +#define SYS_ETH_RBT_GPHY1_TRIG 0x00000200
29754 +/** Reboot GPHY0
29755 +    Triggers a reboot of the GPHY0 domain. This domain contains all parts of the EIM related to GPHY0. The GPHY0 itself is not contained, as it has its own clock/reset/power management. */
29756 +#define SYS_ETH_RBT_GPHY0 0x00000100
29757 +/* No-Operation
29758 +#define SYS_ETH_RBT_GPHY0_NOP 0x00000000 */
29759 +/** Trigger */
29760 +#define SYS_ETH_RBT_GPHY0_TRIG 0x00000100
29761 +/** Reboot MDIO
29762 +    Triggers a reboot of the MDIO domain. This domain contains the MDIO block. */
29763 +#define SYS_ETH_RBT_MDIO 0x00000080
29764 +/* No-Operation
29765 +#define SYS_ETH_RBT_MDIO_NOP 0x00000000 */
29766 +/** Trigger */
29767 +#define SYS_ETH_RBT_MDIO_TRIG 0x00000080
29768 +/** Reboot GMAC3
29769 +    Triggers a reboot of the GMAC3 domain. This domain contains the GMAC3 block. */
29770 +#define SYS_ETH_RBT_GMAC3 0x00000008
29771 +/* No-Operation
29772 +#define SYS_ETH_RBT_GMAC3_NOP 0x00000000 */
29773 +/** Trigger */
29774 +#define SYS_ETH_RBT_GMAC3_TRIG 0x00000008
29775 +/** Reboot GMAC2
29776 +    Triggers a reboot of the GMAC2 domain. This domain contains the GMAC2 block. */
29777 +#define SYS_ETH_RBT_GMAC2 0x00000004
29778 +/* No-Operation
29779 +#define SYS_ETH_RBT_GMAC2_NOP 0x00000000 */
29780 +/** Trigger */
29781 +#define SYS_ETH_RBT_GMAC2_TRIG 0x00000004
29782 +/** Reboot GMAC1
29783 +    Triggers a reboot of the GMAC1 domain. This domain contains the GMAC1 block. */
29784 +#define SYS_ETH_RBT_GMAC1 0x00000002
29785 +/* No-Operation
29786 +#define SYS_ETH_RBT_GMAC1_NOP 0x00000000 */
29787 +/** Trigger */
29788 +#define SYS_ETH_RBT_GMAC1_TRIG 0x00000002
29789 +/** Reboot GMAC0
29790 +    Triggers a reboot of the GMAC0 domain. This domain contains the GMAC0 block. */
29791 +#define SYS_ETH_RBT_GMAC0 0x00000001
29792 +/* No-Operation
29793 +#define SYS_ETH_RBT_GMAC0_NOP 0x00000000 */
29794 +/** Trigger */
29795 +#define SYS_ETH_RBT_GMAC0_TRIG 0x00000001
29796 +
29797 +/* Fields of "External PHY Control Register" */
29798 +/** PHY_CLKO Output Enable
29799 +    Enables the output driver of the PHY_CLKO pin. */
29800 +#define SYS_ETH_EXTPHYC_CLKEN 0x80000000
29801 +/* Disable
29802 +#define SYS_ETH_EXTPHYC_CLKEN_DIS 0x00000000 */
29803 +/** Enable */
29804 +#define SYS_ETH_EXTPHYC_CLKEN_EN 0x80000000
29805 +/** PHY_CLKO Frequency Select
29806 +    Selects the frequency of the PHY_CLKO pin. */
29807 +#define SYS_ETH_EXTPHYC_CLKSEL_MASK 0x00000007
29808 +/** field offset */
29809 +#define SYS_ETH_EXTPHYC_CLKSEL_OFFSET 0
29810 +/** 25 MHz. */
29811 +#define SYS_ETH_EXTPHYC_CLKSEL_F25 0x00000001
29812 +/** 125 MHz. */
29813 +#define SYS_ETH_EXTPHYC_CLKSEL_F125 0x00000002
29814 +/** 50 MHz. */
29815 +#define SYS_ETH_EXTPHYC_CLKSEL_F50 0x00000005
29816 +
29817 +/* Fields of "Power Down Configuration Register" */
29818 +/** Enable Power Down PADCTRL2
29819 +    Ignore this bit as power-gating is not supported for this chip. */
29820 +#define SYS_ETH_PDCFG_PADCTRL2 0x00200000
29821 +/* Disable
29822 +#define SYS_ETH_PDCFG_PADCTRL2_DIS 0x00000000 */
29823 +/** Enable */
29824 +#define SYS_ETH_PDCFG_PADCTRL2_EN 0x00200000
29825 +/** Enable Power Down PADCTRL0
29826 +    Ignore this bit as power-gating is not supported for this chip. */
29827 +#define SYS_ETH_PDCFG_PADCTRL0 0x00100000
29828 +/* Disable
29829 +#define SYS_ETH_PDCFG_PADCTRL0_DIS 0x00000000 */
29830 +/** Enable */
29831 +#define SYS_ETH_PDCFG_PADCTRL0_EN 0x00100000
29832 +/** Enable Power Down P2
29833 +    Ignore this bit as power-gating is not supported for this chip. */
29834 +#define SYS_ETH_PDCFG_P2 0x00020000
29835 +/* Disable
29836 +#define SYS_ETH_PDCFG_P2_DIS 0x00000000 */
29837 +/** Enable */
29838 +#define SYS_ETH_PDCFG_P2_EN 0x00020000
29839 +/** Enable Power Down P0
29840 +    Ignore this bit as power-gating is not supported for this chip. */
29841 +#define SYS_ETH_PDCFG_P0 0x00010000
29842 +/* Disable
29843 +#define SYS_ETH_PDCFG_P0_DIS 0x00000000 */
29844 +/** Enable */
29845 +#define SYS_ETH_PDCFG_P0_EN 0x00010000
29846 +/** Enable Power Down xMII
29847 +    Ignore this bit as power-gating is not supported for this chip. */
29848 +#define SYS_ETH_PDCFG_xMII 0x00000800
29849 +/* Disable
29850 +#define SYS_ETH_PDCFG_xMII_DIS 0x00000000 */
29851 +/** Enable */
29852 +#define SYS_ETH_PDCFG_xMII_EN 0x00000800
29853 +/** Enable Power Down SGMII
29854 +    Ignore this bit as power-gating is not supported for this chip. */
29855 +#define SYS_ETH_PDCFG_SGMII 0x00000400
29856 +/* Disable
29857 +#define SYS_ETH_PDCFG_SGMII_DIS 0x00000000 */
29858 +/** Enable */
29859 +#define SYS_ETH_PDCFG_SGMII_EN 0x00000400
29860 +/** Enable Power Down GPHY1
29861 +    Ignore this bit as power-gating is not supported for this chip. */
29862 +#define SYS_ETH_PDCFG_GPHY1 0x00000200
29863 +/* Disable
29864 +#define SYS_ETH_PDCFG_GPHY1_DIS 0x00000000 */
29865 +/** Enable */
29866 +#define SYS_ETH_PDCFG_GPHY1_EN 0x00000200
29867 +/** Enable Power Down GPHY0
29868 +    Ignore this bit as power-gating is not supported for this chip. */
29869 +#define SYS_ETH_PDCFG_GPHY0 0x00000100
29870 +/* Disable
29871 +#define SYS_ETH_PDCFG_GPHY0_DIS 0x00000000 */
29872 +/** Enable */
29873 +#define SYS_ETH_PDCFG_GPHY0_EN 0x00000100
29874 +/** Enable Power Down MDIO
29875 +    Ignore this bit as power-gating is not supported for this chip. */
29876 +#define SYS_ETH_PDCFG_MDIO 0x00000080
29877 +/* Disable
29878 +#define SYS_ETH_PDCFG_MDIO_DIS 0x00000000 */
29879 +/** Enable */
29880 +#define SYS_ETH_PDCFG_MDIO_EN 0x00000080
29881 +/** Enable Power Down GMAC3
29882 +    Ignore this bit as power-gating is not supported for this chip. */
29883 +#define SYS_ETH_PDCFG_GMAC3 0x00000008
29884 +/* Disable
29885 +#define SYS_ETH_PDCFG_GMAC3_DIS 0x00000000 */
29886 +/** Enable */
29887 +#define SYS_ETH_PDCFG_GMAC3_EN 0x00000008
29888 +/** Enable Power Down GMAC2
29889 +    Ignore this bit as power-gating is not supported for this chip. */
29890 +#define SYS_ETH_PDCFG_GMAC2 0x00000004
29891 +/* Disable
29892 +#define SYS_ETH_PDCFG_GMAC2_DIS 0x00000000 */
29893 +/** Enable */
29894 +#define SYS_ETH_PDCFG_GMAC2_EN 0x00000004
29895 +/** Enable Power Down GMAC1
29896 +    Ignore this bit as power-gating is not supported for this chip. */
29897 +#define SYS_ETH_PDCFG_GMAC1 0x00000002
29898 +/* Disable
29899 +#define SYS_ETH_PDCFG_GMAC1_DIS 0x00000000 */
29900 +/** Enable */
29901 +#define SYS_ETH_PDCFG_GMAC1_EN 0x00000002
29902 +/** Enable Power Down GMAC0
29903 +    Ignore this bit as power-gating is not supported for this chip. */
29904 +#define SYS_ETH_PDCFG_GMAC0 0x00000001
29905 +/* Disable
29906 +#define SYS_ETH_PDCFG_GMAC0_DIS 0x00000000 */
29907 +/** Enable */
29908 +#define SYS_ETH_PDCFG_GMAC0_EN 0x00000001
29909 +
29910 +/* Fields of "Datarate Control Register" */
29911 +/** MDC Clockrate
29912 +    Selects the clockrate of the MDIO interface. */
29913 +#define SYS_ETH_DRC_MDC_MASK 0x30000000
29914 +/** field offset */
29915 +#define SYS_ETH_DRC_MDC_OFFSET 28
29916 +/** 312.5/128 = appr. 2.44 MHz. */
29917 +#define SYS_ETH_DRC_MDC_F2M44 0x00000000
29918 +/** 312.5/64 = appr. 4.88 MHz. */
29919 +#define SYS_ETH_DRC_MDC_F4M88 0x10000000
29920 +/** 312.5/32 = appr. 9.77 MHz. */
29921 +#define SYS_ETH_DRC_MDC_F9M77 0x20000000
29922 +/** 312.5/16 = appr. 19.5 MHz. */
29923 +#define SYS_ETH_DRC_MDC_F19M5 0x30000000
29924 +/** xMII1 Datarate
29925 +    Selects the datarate of the xMII1 interface. */
29926 +#define SYS_ETH_DRC_xMII1_MASK 0x07000000
29927 +/** field offset */
29928 +#define SYS_ETH_DRC_xMII1_OFFSET 24
29929 +/** 10 MBit/s. */
29930 +#define SYS_ETH_DRC_xMII1_DR10 0x00000000
29931 +/** 100 MBit/s. */
29932 +#define SYS_ETH_DRC_xMII1_DR100 0x01000000
29933 +/** 1000 MBit/s. */
29934 +#define SYS_ETH_DRC_xMII1_DR1000 0x02000000
29935 +/** 200 MBit/s. */
29936 +#define SYS_ETH_DRC_xMII1_DR200 0x05000000
29937 +/** xMII0 Datarate
29938 +    Selects the datarate of the xMII0 interface. */
29939 +#define SYS_ETH_DRC_xMII0_MASK 0x00700000
29940 +/** field offset */
29941 +#define SYS_ETH_DRC_xMII0_OFFSET 20
29942 +/** 10 MBit/s. */
29943 +#define SYS_ETH_DRC_xMII0_DR10 0x00000000
29944 +/** 100 MBit/s. */
29945 +#define SYS_ETH_DRC_xMII0_DR100 0x00100000
29946 +/** 1000 MBit/s. */
29947 +#define SYS_ETH_DRC_xMII0_DR1000 0x00200000
29948 +/** 200 MBit/s. */
29949 +#define SYS_ETH_DRC_xMII0_DR200 0x00500000
29950 +/** SGMII Datarate
29951 +    Selects the datarate of the SGMII interface. */
29952 +#define SYS_ETH_DRC_SGMII_MASK 0x00070000
29953 +/** field offset */
29954 +#define SYS_ETH_DRC_SGMII_OFFSET 16
29955 +/** 10 MBit/s. */
29956 +#define SYS_ETH_DRC_SGMII_DR10 0x00000000
29957 +/** 100 MBit/s. */
29958 +#define SYS_ETH_DRC_SGMII_DR100 0x00010000
29959 +/** 1000 MBit/s. */
29960 +#define SYS_ETH_DRC_SGMII_DR1000 0x00020000
29961 +/** 2500 MBit/s. */
29962 +#define SYS_ETH_DRC_SGMII_DR2500 0x00040000
29963 +/** GPHY1_MII2 Datarate
29964 +    Shows the datarate of the GPHY1_MII2 interface. */
29965 +#define SYS_ETH_DRC_GPHY1_MII2_MASK 0x00007000
29966 +/** field offset */
29967 +#define SYS_ETH_DRC_GPHY1_MII2_OFFSET 12
29968 +/** 10 MBit/s. */
29969 +#define SYS_ETH_DRC_GPHY1_MII2_DR10 0x00000000
29970 +/** 100 MBit/s. */
29971 +#define SYS_ETH_DRC_GPHY1_MII2_DR100 0x00001000
29972 +/** GPHY1_GMII Datarate
29973 +    Shows the datarate of the GPHY1_GMII interface. */
29974 +#define SYS_ETH_DRC_GPHY1_GMII_MASK 0x00000700
29975 +/** field offset */
29976 +#define SYS_ETH_DRC_GPHY1_GMII_OFFSET 8
29977 +/** 10 MBit/s. */
29978 +#define SYS_ETH_DRC_GPHY1_GMII_DR10 0x00000000
29979 +/** 100 MBit/s. */
29980 +#define SYS_ETH_DRC_GPHY1_GMII_DR100 0x00000100
29981 +/** 1000 MBit/s. */
29982 +#define SYS_ETH_DRC_GPHY1_GMII_DR1000 0x00000200
29983 +/** GPHY0_MII2 Datarate
29984 +    Shows the datarate of the GPHY0_MII2 interface. */
29985 +#define SYS_ETH_DRC_GPHY0_MII2_MASK 0x00000070
29986 +/** field offset */
29987 +#define SYS_ETH_DRC_GPHY0_MII2_OFFSET 4
29988 +/** 10 MBit/s. */
29989 +#define SYS_ETH_DRC_GPHY0_MII2_DR10 0x00000000
29990 +/** 100 MBit/s. */
29991 +#define SYS_ETH_DRC_GPHY0_MII2_DR100 0x00000010
29992 +/** GPHY0_GMII Datarate
29993 +    Shows the datarate of the GPHY0_GMII interface. */
29994 +#define SYS_ETH_DRC_GPHY0_GMII_MASK 0x00000007
29995 +/** field offset */
29996 +#define SYS_ETH_DRC_GPHY0_GMII_OFFSET 0
29997 +/** 10 MBit/s. */
29998 +#define SYS_ETH_DRC_GPHY0_GMII_DR10 0x00000000
29999 +/** 100 MBit/s. */
30000 +#define SYS_ETH_DRC_GPHY0_GMII_DR100 0x00000001
30001 +/** 1000 MBit/s. */
30002 +#define SYS_ETH_DRC_GPHY0_GMII_DR1000 0x00000002
30003 +
30004 +/* Fields of "GMAC Multiplexer Control Register" */
30005 +/** GMAC 3 MUX setting
30006 +    Selects the physical layer to be connected to GMAC3 */
30007 +#define SYS_ETH_GMUXC_GMAC3_MASK 0x00007000
30008 +/** field offset */
30009 +#define SYS_ETH_GMUXC_GMAC3_OFFSET 12
30010 +/** GMAC connects to GPHY0_GMII interface */
30011 +#define SYS_ETH_GMUXC_GMAC3_GPHY0_GMII 0x00000000
30012 +/** GMAC connects to GPHY0_MII2 interface */
30013 +#define SYS_ETH_GMUXC_GMAC3_GPHY0_MII2 0x00001000
30014 +/** GMAC connects to GPHY1_GMII interface */
30015 +#define SYS_ETH_GMUXC_GMAC3_GPHY1_GMII 0x00002000
30016 +/** GMAC connects to GPHY1_MII2 interface */
30017 +#define SYS_ETH_GMUXC_GMAC3_GPHY1_MII2 0x00003000
30018 +/** GMAC connects to SGMII interface */
30019 +#define SYS_ETH_GMUXC_GMAC3_SGMII 0x00004000
30020 +/** GMAC connects to xMII0 interface */
30021 +#define SYS_ETH_GMUXC_GMAC3_xMII0 0x00005000
30022 +/** GMAC connects to xMII1 interface */
30023 +#define SYS_ETH_GMUXC_GMAC3_xMII1 0x00006000
30024 +/** GMAC 2 MUX setting
30025 +    Selects the physical layer to be connected to GMAC2 */
30026 +#define SYS_ETH_GMUXC_GMAC2_MASK 0x00000700
30027 +/** field offset */
30028 +#define SYS_ETH_GMUXC_GMAC2_OFFSET 8
30029 +/** GMAC connects to GPHY0_GMII interface */
30030 +#define SYS_ETH_GMUXC_GMAC2_GPHY0_GMII 0x00000000
30031 +/** GMAC connects to GPHY0_MII2 interface */
30032 +#define SYS_ETH_GMUXC_GMAC2_GPHY0_MII2 0x00000100
30033 +/** GMAC connects to GPHY1_GMII interface */
30034 +#define SYS_ETH_GMUXC_GMAC2_GPHY1_GMII 0x00000200
30035 +/** GMAC connects to GPHY1_MII2 interface */
30036 +#define SYS_ETH_GMUXC_GMAC2_GPHY1_MII2 0x00000300
30037 +/** GMAC connects to SGMII interface */
30038 +#define SYS_ETH_GMUXC_GMAC2_SGMII 0x00000400
30039 +/** GMAC connects to xMII0 interface */
30040 +#define SYS_ETH_GMUXC_GMAC2_xMII0 0x00000500
30041 +/** GMAC connects to xMII1 interface */
30042 +#define SYS_ETH_GMUXC_GMAC2_xMII1 0x00000600
30043 +/** GMAC 1 MUX setting
30044 +    Selects the physical layer to be connected to GMAC1 */
30045 +#define SYS_ETH_GMUXC_GMAC1_MASK 0x00000070
30046 +/** field offset */
30047 +#define SYS_ETH_GMUXC_GMAC1_OFFSET 4
30048 +/** GMAC connects to GPHY0_GMII interface */
30049 +#define SYS_ETH_GMUXC_GMAC1_GPHY0_GMII 0x00000000
30050 +/** GMAC connects to GPHY0_MII2 interface */
30051 +#define SYS_ETH_GMUXC_GMAC1_GPHY0_MII2 0x00000010
30052 +/** GMAC connects to GPHY1_GMII interface */
30053 +#define SYS_ETH_GMUXC_GMAC1_GPHY1_GMII 0x00000020
30054 +/** GMAC connects to GPHY1_MII2 interface */
30055 +#define SYS_ETH_GMUXC_GMAC1_GPHY1_MII2 0x00000030
30056 +/** GMAC connects to SGMII interface */
30057 +#define SYS_ETH_GMUXC_GMAC1_SGMII 0x00000040
30058 +/** GMAC connects to xMII0 interface */
30059 +#define SYS_ETH_GMUXC_GMAC1_xMII0 0x00000050
30060 +/** GMAC connects to xMII1 interface */
30061 +#define SYS_ETH_GMUXC_GMAC1_xMII1 0x00000060
30062 +/** GMAC 0 MUX setting
30063 +    Selects the physical layer to be connected to GMAC0 */
30064 +#define SYS_ETH_GMUXC_GMAC0_MASK 0x00000007
30065 +/** field offset */
30066 +#define SYS_ETH_GMUXC_GMAC0_OFFSET 0
30067 +/** GMAC connects to GPHY0_GMII interface */
30068 +#define SYS_ETH_GMUXC_GMAC0_GPHY0_GMII 0x00000000
30069 +/** GMAC connects to GPHY0_MII2 interface */
30070 +#define SYS_ETH_GMUXC_GMAC0_GPHY0_MII2 0x00000001
30071 +/** GMAC connects to GPHY1_GMII interface */
30072 +#define SYS_ETH_GMUXC_GMAC0_GPHY1_GMII 0x00000002
30073 +/** GMAC connects to GPHY1_MII2 interface */
30074 +#define SYS_ETH_GMUXC_GMAC0_GPHY1_MII2 0x00000003
30075 +/** GMAC connects to SGMII interface */
30076 +#define SYS_ETH_GMUXC_GMAC0_SGMII 0x00000004
30077 +/** GMAC connects to xMII0 interface */
30078 +#define SYS_ETH_GMUXC_GMAC0_xMII0 0x00000005
30079 +/** GMAC connects to xMII1 interface */
30080 +#define SYS_ETH_GMUXC_GMAC0_xMII1 0x00000006
30081 +
30082 +/* Fields of "Datarate Status Register" */
30083 +/** GMAC 3 datarate
30084 +    Shows the datarate of GMAC3 */
30085 +#define SYS_ETH_DRS_GMAC3_MASK 0x00007000
30086 +/** field offset */
30087 +#define SYS_ETH_DRS_GMAC3_OFFSET 12
30088 +/** 10 MBit/s. */
30089 +#define SYS_ETH_DRS_GMAC3_DR10 0x00000000
30090 +/** 100 MBit/s. */
30091 +#define SYS_ETH_DRS_GMAC3_DR100 0x00001000
30092 +/** 1000 MBit/s. */
30093 +#define SYS_ETH_DRS_GMAC3_DR1000 0x00002000
30094 +/** 2500 MBit/s. */
30095 +#define SYS_ETH_DRS_GMAC3_DR2500 0x00004000
30096 +/** 200 MBit/s. */
30097 +#define SYS_ETH_DRS_GMAC3_DR200 0x00005000
30098 +/** GMAC 2 datarate
30099 +    Shows the datarate of GMAC2 */
30100 +#define SYS_ETH_DRS_GMAC2_MASK 0x00000700
30101 +/** field offset */
30102 +#define SYS_ETH_DRS_GMAC2_OFFSET 8
30103 +/** 10 MBit/s. */
30104 +#define SYS_ETH_DRS_GMAC2_DR10 0x00000000
30105 +/** 100 MBit/s. */
30106 +#define SYS_ETH_DRS_GMAC2_DR100 0x00000100
30107 +/** 1000 MBit/s. */
30108 +#define SYS_ETH_DRS_GMAC2_DR1000 0x00000200
30109 +/** 2500 MBit/s. */
30110 +#define SYS_ETH_DRS_GMAC2_DR2500 0x00000400
30111 +/** 200 MBit/s. */
30112 +#define SYS_ETH_DRS_GMAC2_DR200 0x00000500
30113 +/** GMAC 1 datarate
30114 +    Shows the datarate of GMAC1 */
30115 +#define SYS_ETH_DRS_GMAC1_MASK 0x00000070
30116 +/** field offset */
30117 +#define SYS_ETH_DRS_GMAC1_OFFSET 4
30118 +/** 10 MBit/s. */
30119 +#define SYS_ETH_DRS_GMAC1_DR10 0x00000000
30120 +/** 100 MBit/s. */
30121 +#define SYS_ETH_DRS_GMAC1_DR100 0x00000010
30122 +/** 1000 MBit/s. */
30123 +#define SYS_ETH_DRS_GMAC1_DR1000 0x00000020
30124 +/** 2500 MBit/s. */
30125 +#define SYS_ETH_DRS_GMAC1_DR2500 0x00000040
30126 +/** 200 MBit/s. */
30127 +#define SYS_ETH_DRS_GMAC1_DR200 0x00000050
30128 +/** GMAC 0 datarate
30129 +    Shows the datarate of GMAC0 */
30130 +#define SYS_ETH_DRS_GMAC0_MASK 0x00000007
30131 +/** field offset */
30132 +#define SYS_ETH_DRS_GMAC0_OFFSET 0
30133 +/** 10 MBit/s. */
30134 +#define SYS_ETH_DRS_GMAC0_DR10 0x00000000
30135 +/** 100 MBit/s. */
30136 +#define SYS_ETH_DRS_GMAC0_DR100 0x00000001
30137 +/** 1000 MBit/s. */
30138 +#define SYS_ETH_DRS_GMAC0_DR1000 0x00000002
30139 +/** 2500 MBit/s. */
30140 +#define SYS_ETH_DRS_GMAC0_DR2500 0x00000004
30141 +/** 200 MBit/s. */
30142 +#define SYS_ETH_DRS_GMAC0_DR200 0x00000005
30143 +
30144 +/* Fields of "SGMII Control Register" */
30145 +/** Auto Negotiation Protocol
30146 +    Selects the TBX/SGMII mode for the autonegotiation of the SGMII interface. */
30147 +#define SYS_ETH_SGMIIC_ANP 0x00000002
30148 +/* TBX Mode (IEEE 802.3 Clause 37 ANEG)
30149 +#define SYS_ETH_SGMIIC_ANP_TBXM 0x00000000 */
30150 +/** SGMII Mode (Cisco Aneg) */
30151 +#define SYS_ETH_SGMIIC_ANP_SGMIIM 0x00000002
30152 +/** Auto Negotiation MAC/PHY
30153 +    Selects the MAC/PHY mode for the autonegotiation of the SGMII interface. */
30154 +#define SYS_ETH_SGMIIC_ANMP 0x00000001
30155 +/* MAC Mode
30156 +#define SYS_ETH_SGMIIC_ANMP_MAC 0x00000000 */
30157 +/** PHY Mode */
30158 +#define SYS_ETH_SGMIIC_ANMP_PHY 0x00000001
30159 +
30160 +/*! @} */ /* SYS_ETH_REGISTER */
30161 +
30162 +#endif /* _sys_eth_reg_h */
30163 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/sys_gpe_reg.h b/arch/mips/include/asm/mach-lantiq/falcon/sys_gpe_reg.h
30164 new file mode 100644
30165 index 0000000..a9a1b1b
30166 --- /dev/null
30167 +++ b/arch/mips/include/asm/mach-lantiq/falcon/sys_gpe_reg.h
30168 @@ -0,0 +1,2829 @@
30169 +/******************************************************************************
30170 +
30171 +                               Copyright (c) 2010
30172 +                            Lantiq Deutschland GmbH
30173 +
30174 +  For licensing information, see the file 'LICENSE' in the root folder of
30175 +  this software module.
30176 +
30177 +******************************************************************************/
30178 +
30179 +#ifndef _sys_gpe_reg_h
30180 +#define _sys_gpe_reg_h
30181 +
30182 +/** \addtogroup SYS_GPE_REGISTER
30183 +   @{
30184 +*/
30185 +/* access macros */
30186 +#define sys_gpe_r32(reg) reg_r32(&sys_gpe->reg)
30187 +#define sys_gpe_w32(val, reg) reg_w32(val, &sys_gpe->reg)
30188 +#define sys_gpe_w32_mask(clear, set, reg) reg_w32_mask(clear, set, &sys_gpe->reg)
30189 +#define sys_gpe_r32_table(reg, idx) reg_r32_table(sys_gpe->reg, idx)
30190 +#define sys_gpe_w32_table(val, reg, idx) reg_w32_table(val, sys_gpe->reg, idx)
30191 +#define sys_gpe_w32_table_mask(clear, set, reg, idx) reg_w32_table_mask(clear, set, sys_gpe->reg, idx)
30192 +#define sys_gpe_adr_table(reg, idx) adr_table(sys_gpe->reg, idx)
30193 +
30194 +
30195 +/** SYS_GPE register structure */
30196 +struct gpon_reg_sys_gpe
30197 +{
30198 +   /** Clock Status Register
30199 +       The clock status reflects the actual clocking mode as a function of the SW settings and the hardware sleep mode. */
30200 +   unsigned int clks; /* 0x00000000 */
30201 +   /** Clock Enable Register
30202 +       Via this register the clocks for the domains can be enabled. */
30203 +   unsigned int clken; /* 0x00000004 */
30204 +   /** Clock Clear Register
30205 +       Via this register the clocks for the domains can be disabled. */
30206 +   unsigned int clkclr; /* 0x00000008 */
30207 +   /** Reserved */
30208 +   unsigned int res_0[5]; /* 0x0000000C */
30209 +   /** Activation Status Register */
30210 +   unsigned int acts; /* 0x00000020 */
30211 +   /** Activation Register
30212 +       Via this register the domains can be activated. */
30213 +   unsigned int act; /* 0x00000024 */
30214 +   /** Deactivation Register
30215 +       Via this register the domains can be deactivated. */
30216 +   unsigned int deact; /* 0x00000028 */
30217 +   /** Reboot Trigger Register
30218 +       Via this register the domains can be rebooted (sent through reset). */
30219 +   unsigned int rbt; /* 0x0000002C */
30220 +   /** Reserved */
30221 +   unsigned int res_1[33]; /* 0x00000030 */
30222 +   /** Power Down Configuration Register
30223 +       Via this register the configuration is done whether in case of deactivation the power supply of the domain shall be removed. */
30224 +   unsigned int pdcfg; /* 0x000000B4 */
30225 +   /** Sleep Source Configuration Register
30226 +       All sleep/wakeup conditions selected in this register contribute to the generation of the hardware sleep/wakeup request. Unselected conditions are ignored for sleep and wakeup. If no bit is selected, HW sleep is disabled. */
30227 +   unsigned int sscfg; /* 0x000000B8 */
30228 +   /** Sleep Source Timer Register */
30229 +   unsigned int sst; /* 0x000000BC */
30230 +   /** Sleep Destination Status Register
30231 +       Shows the status of the sleep destination vector. All clock domains selected in this register will be shutoff in case of a hardware sleep request. These clocks will be automatically reenabled in case of a hardware wakeup request. */
30232 +   unsigned int sds; /* 0x000000C0 */
30233 +   /** Sleep Destination Set Register
30234 +       Via this register the the domains to be shutoff in case of a hardware sleep request can be selected. */
30235 +   unsigned int sdset; /* 0x000000C4 */
30236 +   /** Sleep Destination Clear Register
30237 +       Via this register the the domains to be shutoff in case of a hardware sleep request can be deselected. */
30238 +   unsigned int sdclr; /* 0x000000C8 */
30239 +   /** Reserved */
30240 +   unsigned int res_2[9]; /* 0x000000CC */
30241 +   /** IRNCS Capture Register
30242 +       This register shows the currently active interrupt events masked with the corresponding enable bits of the IRNCSEN register. The interrupts can be acknowledged by a write operation. */
30243 +   unsigned int irncscr; /* 0x000000F0 */
30244 +   /** IRNCS Interrupt Control Register
30245 +       A write operation directly effects the interrupts. This can be used to trigger events under software control for testing purposes. A read operation returns the unmasked interrupt events. */
30246 +   unsigned int irncsicr; /* 0x000000F4 */
30247 +   /** IRNCS Interrupt Enable Register
30248 +       This register contains the enable (or mask) bits for the interrupts. Disabled interrupts are not visible in the IRNCSCR register and are not signalled via the interrupt line towards the controller. */
30249 +   unsigned int irncsen; /* 0x000000F8 */
30250 +   /** Reserved */
30251 +   unsigned int res_3; /* 0x000000FC */
30252 +};
30253 +
30254 +
30255 +/* Fields of "Clock Status Register" */
30256 +/** COP7 Clock Enable
30257 +    Shows the clock enable bit for the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
30258 +#define SYS_GPE_CLKS_COP7 0x80000000
30259 +/* Disable
30260 +#define SYS_GPE_CLKS_COP7_DIS 0x00000000 */
30261 +/** Enable */
30262 +#define SYS_GPE_CLKS_COP7_EN 0x80000000
30263 +/** COP6 Clock Enable
30264 +    Shows the clock enable bit for the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
30265 +#define SYS_GPE_CLKS_COP6 0x40000000
30266 +/* Disable
30267 +#define SYS_GPE_CLKS_COP6_DIS 0x00000000 */
30268 +/** Enable */
30269 +#define SYS_GPE_CLKS_COP6_EN 0x40000000
30270 +/** COP5 Clock Enable
30271 +    Shows the clock enable bit for the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
30272 +#define SYS_GPE_CLKS_COP5 0x20000000
30273 +/* Disable
30274 +#define SYS_GPE_CLKS_COP5_DIS 0x00000000 */
30275 +/** Enable */
30276 +#define SYS_GPE_CLKS_COP5_EN 0x20000000
30277 +/** COP4 Clock Enable
30278 +    Shows the clock enable bit for the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
30279 +#define SYS_GPE_CLKS_COP4 0x10000000
30280 +/* Disable
30281 +#define SYS_GPE_CLKS_COP4_DIS 0x00000000 */
30282 +/** Enable */
30283 +#define SYS_GPE_CLKS_COP4_EN 0x10000000
30284 +/** COP3 Clock Enable
30285 +    Shows the clock enable bit for the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
30286 +#define SYS_GPE_CLKS_COP3 0x08000000
30287 +/* Disable
30288 +#define SYS_GPE_CLKS_COP3_DIS 0x00000000 */
30289 +/** Enable */
30290 +#define SYS_GPE_CLKS_COP3_EN 0x08000000
30291 +/** COP2 Clock Enable
30292 +    Shows the clock enable bit for the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
30293 +#define SYS_GPE_CLKS_COP2 0x04000000
30294 +/* Disable
30295 +#define SYS_GPE_CLKS_COP2_DIS 0x00000000 */
30296 +/** Enable */
30297 +#define SYS_GPE_CLKS_COP2_EN 0x04000000
30298 +/** COP1 Clock Enable
30299 +    Shows the clock enable bit for the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
30300 +#define SYS_GPE_CLKS_COP1 0x02000000
30301 +/* Disable
30302 +#define SYS_GPE_CLKS_COP1_DIS 0x00000000 */
30303 +/** Enable */
30304 +#define SYS_GPE_CLKS_COP1_EN 0x02000000
30305 +/** COP0 Clock Enable
30306 +    Shows the clock enable bit for the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
30307 +#define SYS_GPE_CLKS_COP0 0x01000000
30308 +/* Disable
30309 +#define SYS_GPE_CLKS_COP0_DIS 0x00000000 */
30310 +/** Enable */
30311 +#define SYS_GPE_CLKS_COP0_EN 0x01000000
30312 +/** PE5 Clock Enable
30313 +    Shows the clock enable bit for the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
30314 +#define SYS_GPE_CLKS_PE5 0x00200000
30315 +/* Disable
30316 +#define SYS_GPE_CLKS_PE5_DIS 0x00000000 */
30317 +/** Enable */
30318 +#define SYS_GPE_CLKS_PE5_EN 0x00200000
30319 +/** PE4 Clock Enable
30320 +    Shows the clock enable bit for the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
30321 +#define SYS_GPE_CLKS_PE4 0x00100000
30322 +/* Disable
30323 +#define SYS_GPE_CLKS_PE4_DIS 0x00000000 */
30324 +/** Enable */
30325 +#define SYS_GPE_CLKS_PE4_EN 0x00100000
30326 +/** PE3 Clock Enable
30327 +    Shows the clock enable bit for the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
30328 +#define SYS_GPE_CLKS_PE3 0x00080000
30329 +/* Disable
30330 +#define SYS_GPE_CLKS_PE3_DIS 0x00000000 */
30331 +/** Enable */
30332 +#define SYS_GPE_CLKS_PE3_EN 0x00080000
30333 +/** PE2 Clock Enable
30334 +    Shows the clock enable bit for the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
30335 +#define SYS_GPE_CLKS_PE2 0x00040000
30336 +/* Disable
30337 +#define SYS_GPE_CLKS_PE2_DIS 0x00000000 */
30338 +/** Enable */
30339 +#define SYS_GPE_CLKS_PE2_EN 0x00040000
30340 +/** PE1 Clock Enable
30341 +    Shows the clock enable bit for the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
30342 +#define SYS_GPE_CLKS_PE1 0x00020000
30343 +/* Disable
30344 +#define SYS_GPE_CLKS_PE1_DIS 0x00000000 */
30345 +/** Enable */
30346 +#define SYS_GPE_CLKS_PE1_EN 0x00020000
30347 +/** PE0 Clock Enable
30348 +    Shows the clock enable bit for the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
30349 +#define SYS_GPE_CLKS_PE0 0x00010000
30350 +/* Disable
30351 +#define SYS_GPE_CLKS_PE0_DIS 0x00000000 */
30352 +/** Enable */
30353 +#define SYS_GPE_CLKS_PE0_EN 0x00010000
30354 +/** ARB Clock Enable
30355 +    Shows the clock enable bit for the ARB domain. This domain contains the Arbiter. */
30356 +#define SYS_GPE_CLKS_ARB 0x00002000
30357 +/* Disable
30358 +#define SYS_GPE_CLKS_ARB_DIS 0x00000000 */
30359 +/** Enable */
30360 +#define SYS_GPE_CLKS_ARB_EN 0x00002000
30361 +/** FSQM Clock Enable
30362 +    Shows the clock enable bit for the FSQM domain. This domain contains the FSQM. */
30363 +#define SYS_GPE_CLKS_FSQM 0x00001000
30364 +/* Disable
30365 +#define SYS_GPE_CLKS_FSQM_DIS 0x00000000 */
30366 +/** Enable */
30367 +#define SYS_GPE_CLKS_FSQM_EN 0x00001000
30368 +/** TMU Clock Enable
30369 +    Shows the clock enable bit for the TMU domain. This domain contains the TMU. */
30370 +#define SYS_GPE_CLKS_TMU 0x00000800
30371 +/* Disable
30372 +#define SYS_GPE_CLKS_TMU_DIS 0x00000000 */
30373 +/** Enable */
30374 +#define SYS_GPE_CLKS_TMU_EN 0x00000800
30375 +/** MRG Clock Enable
30376 +    Shows the clock enable bit for the MRG domain. This domain contains the Merger. */
30377 +#define SYS_GPE_CLKS_MRG 0x00000400
30378 +/* Disable
30379 +#define SYS_GPE_CLKS_MRG_DIS 0x00000000 */
30380 +/** Enable */
30381 +#define SYS_GPE_CLKS_MRG_EN 0x00000400
30382 +/** DISP Clock Enable
30383 +    Shows the clock enable bit for the DISP domain. This domain contains the Dispatcher. */
30384 +#define SYS_GPE_CLKS_DISP 0x00000200
30385 +/* Disable
30386 +#define SYS_GPE_CLKS_DISP_DIS 0x00000000 */
30387 +/** Enable */
30388 +#define SYS_GPE_CLKS_DISP_EN 0x00000200
30389 +/** IQM Clock Enable
30390 +    Shows the clock enable bit for the IQM domain. This domain contains the IQM. */
30391 +#define SYS_GPE_CLKS_IQM 0x00000100
30392 +/* Disable
30393 +#define SYS_GPE_CLKS_IQM_DIS 0x00000000 */
30394 +/** Enable */
30395 +#define SYS_GPE_CLKS_IQM_EN 0x00000100
30396 +/** CPUE Clock Enable
30397 +    Shows the clock enable bit for the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
30398 +#define SYS_GPE_CLKS_CPUE 0x00000080
30399 +/* Disable
30400 +#define SYS_GPE_CLKS_CPUE_DIS 0x00000000 */
30401 +/** Enable */
30402 +#define SYS_GPE_CLKS_CPUE_EN 0x00000080
30403 +/** CPUI Clock Enable
30404 +    Shows the clock enable bit for the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
30405 +#define SYS_GPE_CLKS_CPUI 0x00000040
30406 +/* Disable
30407 +#define SYS_GPE_CLKS_CPUI_DIS 0x00000000 */
30408 +/** Enable */
30409 +#define SYS_GPE_CLKS_CPUI_EN 0x00000040
30410 +/** GPONE Clock Enable
30411 +    Shows the clock enable bit for the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
30412 +#define SYS_GPE_CLKS_GPONE 0x00000020
30413 +/* Disable
30414 +#define SYS_GPE_CLKS_GPONE_DIS 0x00000000 */
30415 +/** Enable */
30416 +#define SYS_GPE_CLKS_GPONE_EN 0x00000020
30417 +/** GPONI Clock Enable
30418 +    Shows the clock enable bit for the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
30419 +#define SYS_GPE_CLKS_GPONI 0x00000010
30420 +/* Disable
30421 +#define SYS_GPE_CLKS_GPONI_DIS 0x00000000 */
30422 +/** Enable */
30423 +#define SYS_GPE_CLKS_GPONI_EN 0x00000010
30424 +/** LAN3 Clock Enable
30425 +    Shows the clock enable bit for the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
30426 +#define SYS_GPE_CLKS_LAN3 0x00000008
30427 +/* Disable
30428 +#define SYS_GPE_CLKS_LAN3_DIS 0x00000000 */
30429 +/** Enable */
30430 +#define SYS_GPE_CLKS_LAN3_EN 0x00000008
30431 +/** LAN2 Clock Enable
30432 +    Shows the clock enable bit for the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
30433 +#define SYS_GPE_CLKS_LAN2 0x00000004
30434 +/* Disable
30435 +#define SYS_GPE_CLKS_LAN2_DIS 0x00000000 */
30436 +/** Enable */
30437 +#define SYS_GPE_CLKS_LAN2_EN 0x00000004
30438 +/** LAN1 Clock Enable
30439 +    Shows the clock enable bit for the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
30440 +#define SYS_GPE_CLKS_LAN1 0x00000002
30441 +/* Disable
30442 +#define SYS_GPE_CLKS_LAN1_DIS 0x00000000 */
30443 +/** Enable */
30444 +#define SYS_GPE_CLKS_LAN1_EN 0x00000002
30445 +/** LAN0 Clock Enable
30446 +    Shows the clock enable bit for the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
30447 +#define SYS_GPE_CLKS_LAN0 0x00000001
30448 +/* Disable
30449 +#define SYS_GPE_CLKS_LAN0_DIS 0x00000000 */
30450 +/** Enable */
30451 +#define SYS_GPE_CLKS_LAN0_EN 0x00000001
30452 +
30453 +/* Fields of "Clock Enable Register" */
30454 +/** Set Clock Enable COP7
30455 +    Sets the clock enable bit of the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
30456 +#define SYS_GPE_CLKEN_COP7 0x80000000
30457 +/* No-Operation
30458 +#define SYS_GPE_CLKEN_COP7_NOP 0x00000000 */
30459 +/** Set */
30460 +#define SYS_GPE_CLKEN_COP7_SET 0x80000000
30461 +/** Set Clock Enable COP6
30462 +    Sets the clock enable bit of the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
30463 +#define SYS_GPE_CLKEN_COP6 0x40000000
30464 +/* No-Operation
30465 +#define SYS_GPE_CLKEN_COP6_NOP 0x00000000 */
30466 +/** Set */
30467 +#define SYS_GPE_CLKEN_COP6_SET 0x40000000
30468 +/** Set Clock Enable COP5
30469 +    Sets the clock enable bit of the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
30470 +#define SYS_GPE_CLKEN_COP5 0x20000000
30471 +/* No-Operation
30472 +#define SYS_GPE_CLKEN_COP5_NOP 0x00000000 */
30473 +/** Set */
30474 +#define SYS_GPE_CLKEN_COP5_SET 0x20000000
30475 +/** Set Clock Enable COP4
30476 +    Sets the clock enable bit of the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
30477 +#define SYS_GPE_CLKEN_COP4 0x10000000
30478 +/* No-Operation
30479 +#define SYS_GPE_CLKEN_COP4_NOP 0x00000000 */
30480 +/** Set */
30481 +#define SYS_GPE_CLKEN_COP4_SET 0x10000000
30482 +/** Set Clock Enable COP3
30483 +    Sets the clock enable bit of the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
30484 +#define SYS_GPE_CLKEN_COP3 0x08000000
30485 +/* No-Operation
30486 +#define SYS_GPE_CLKEN_COP3_NOP 0x00000000 */
30487 +/** Set */
30488 +#define SYS_GPE_CLKEN_COP3_SET 0x08000000
30489 +/** Set Clock Enable COP2
30490 +    Sets the clock enable bit of the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
30491 +#define SYS_GPE_CLKEN_COP2 0x04000000
30492 +/* No-Operation
30493 +#define SYS_GPE_CLKEN_COP2_NOP 0x00000000 */
30494 +/** Set */
30495 +#define SYS_GPE_CLKEN_COP2_SET 0x04000000
30496 +/** Set Clock Enable COP1
30497 +    Sets the clock enable bit of the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
30498 +#define SYS_GPE_CLKEN_COP1 0x02000000
30499 +/* No-Operation
30500 +#define SYS_GPE_CLKEN_COP1_NOP 0x00000000 */
30501 +/** Set */
30502 +#define SYS_GPE_CLKEN_COP1_SET 0x02000000
30503 +/** Set Clock Enable COP0
30504 +    Sets the clock enable bit of the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
30505 +#define SYS_GPE_CLKEN_COP0 0x01000000
30506 +/* No-Operation
30507 +#define SYS_GPE_CLKEN_COP0_NOP 0x00000000 */
30508 +/** Set */
30509 +#define SYS_GPE_CLKEN_COP0_SET 0x01000000
30510 +/** Set Clock Enable PE5
30511 +    Sets the clock enable bit of the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
30512 +#define SYS_GPE_CLKEN_PE5 0x00200000
30513 +/* No-Operation
30514 +#define SYS_GPE_CLKEN_PE5_NOP 0x00000000 */
30515 +/** Set */
30516 +#define SYS_GPE_CLKEN_PE5_SET 0x00200000
30517 +/** Set Clock Enable PE4
30518 +    Sets the clock enable bit of the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
30519 +#define SYS_GPE_CLKEN_PE4 0x00100000
30520 +/* No-Operation
30521 +#define SYS_GPE_CLKEN_PE4_NOP 0x00000000 */
30522 +/** Set */
30523 +#define SYS_GPE_CLKEN_PE4_SET 0x00100000
30524 +/** Set Clock Enable PE3
30525 +    Sets the clock enable bit of the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
30526 +#define SYS_GPE_CLKEN_PE3 0x00080000
30527 +/* No-Operation
30528 +#define SYS_GPE_CLKEN_PE3_NOP 0x00000000 */
30529 +/** Set */
30530 +#define SYS_GPE_CLKEN_PE3_SET 0x00080000
30531 +/** Set Clock Enable PE2
30532 +    Sets the clock enable bit of the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
30533 +#define SYS_GPE_CLKEN_PE2 0x00040000
30534 +/* No-Operation
30535 +#define SYS_GPE_CLKEN_PE2_NOP 0x00000000 */
30536 +/** Set */
30537 +#define SYS_GPE_CLKEN_PE2_SET 0x00040000
30538 +/** Set Clock Enable PE1
30539 +    Sets the clock enable bit of the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
30540 +#define SYS_GPE_CLKEN_PE1 0x00020000
30541 +/* No-Operation
30542 +#define SYS_GPE_CLKEN_PE1_NOP 0x00000000 */
30543 +/** Set */
30544 +#define SYS_GPE_CLKEN_PE1_SET 0x00020000
30545 +/** Set Clock Enable PE0
30546 +    Sets the clock enable bit of the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
30547 +#define SYS_GPE_CLKEN_PE0 0x00010000
30548 +/* No-Operation
30549 +#define SYS_GPE_CLKEN_PE0_NOP 0x00000000 */
30550 +/** Set */
30551 +#define SYS_GPE_CLKEN_PE0_SET 0x00010000
30552 +/** Set Clock Enable ARB
30553 +    Sets the clock enable bit of the ARB domain. This domain contains the Arbiter. */
30554 +#define SYS_GPE_CLKEN_ARB 0x00002000
30555 +/* No-Operation
30556 +#define SYS_GPE_CLKEN_ARB_NOP 0x00000000 */
30557 +/** Set */
30558 +#define SYS_GPE_CLKEN_ARB_SET 0x00002000
30559 +/** Set Clock Enable FSQM
30560 +    Sets the clock enable bit of the FSQM domain. This domain contains the FSQM. */
30561 +#define SYS_GPE_CLKEN_FSQM 0x00001000
30562 +/* No-Operation
30563 +#define SYS_GPE_CLKEN_FSQM_NOP 0x00000000 */
30564 +/** Set */
30565 +#define SYS_GPE_CLKEN_FSQM_SET 0x00001000
30566 +/** Set Clock Enable TMU
30567 +    Sets the clock enable bit of the TMU domain. This domain contains the TMU. */
30568 +#define SYS_GPE_CLKEN_TMU 0x00000800
30569 +/* No-Operation
30570 +#define SYS_GPE_CLKEN_TMU_NOP 0x00000000 */
30571 +/** Set */
30572 +#define SYS_GPE_CLKEN_TMU_SET 0x00000800
30573 +/** Set Clock Enable MRG
30574 +    Sets the clock enable bit of the MRG domain. This domain contains the Merger. */
30575 +#define SYS_GPE_CLKEN_MRG 0x00000400
30576 +/* No-Operation
30577 +#define SYS_GPE_CLKEN_MRG_NOP 0x00000000 */
30578 +/** Set */
30579 +#define SYS_GPE_CLKEN_MRG_SET 0x00000400
30580 +/** Set Clock Enable DISP
30581 +    Sets the clock enable bit of the DISP domain. This domain contains the Dispatcher. */
30582 +#define SYS_GPE_CLKEN_DISP 0x00000200
30583 +/* No-Operation
30584 +#define SYS_GPE_CLKEN_DISP_NOP 0x00000000 */
30585 +/** Set */
30586 +#define SYS_GPE_CLKEN_DISP_SET 0x00000200
30587 +/** Set Clock Enable IQM
30588 +    Sets the clock enable bit of the IQM domain. This domain contains the IQM. */
30589 +#define SYS_GPE_CLKEN_IQM 0x00000100
30590 +/* No-Operation
30591 +#define SYS_GPE_CLKEN_IQM_NOP 0x00000000 */
30592 +/** Set */
30593 +#define SYS_GPE_CLKEN_IQM_SET 0x00000100
30594 +/** Set Clock Enable CPUE
30595 +    Sets the clock enable bit of the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
30596 +#define SYS_GPE_CLKEN_CPUE 0x00000080
30597 +/* No-Operation
30598 +#define SYS_GPE_CLKEN_CPUE_NOP 0x00000000 */
30599 +/** Set */
30600 +#define SYS_GPE_CLKEN_CPUE_SET 0x00000080
30601 +/** Set Clock Enable CPUI
30602 +    Sets the clock enable bit of the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
30603 +#define SYS_GPE_CLKEN_CPUI 0x00000040
30604 +/* No-Operation
30605 +#define SYS_GPE_CLKEN_CPUI_NOP 0x00000000 */
30606 +/** Set */
30607 +#define SYS_GPE_CLKEN_CPUI_SET 0x00000040
30608 +/** Set Clock Enable GPONE
30609 +    Sets the clock enable bit of the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
30610 +#define SYS_GPE_CLKEN_GPONE 0x00000020
30611 +/* No-Operation
30612 +#define SYS_GPE_CLKEN_GPONE_NOP 0x00000000 */
30613 +/** Set */
30614 +#define SYS_GPE_CLKEN_GPONE_SET 0x00000020
30615 +/** Set Clock Enable GPONI
30616 +    Sets the clock enable bit of the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
30617 +#define SYS_GPE_CLKEN_GPONI 0x00000010
30618 +/* No-Operation
30619 +#define SYS_GPE_CLKEN_GPONI_NOP 0x00000000 */
30620 +/** Set */
30621 +#define SYS_GPE_CLKEN_GPONI_SET 0x00000010
30622 +/** Set Clock Enable LAN3
30623 +    Sets the clock enable bit of the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
30624 +#define SYS_GPE_CLKEN_LAN3 0x00000008
30625 +/* No-Operation
30626 +#define SYS_GPE_CLKEN_LAN3_NOP 0x00000000 */
30627 +/** Set */
30628 +#define SYS_GPE_CLKEN_LAN3_SET 0x00000008
30629 +/** Set Clock Enable LAN2
30630 +    Sets the clock enable bit of the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
30631 +#define SYS_GPE_CLKEN_LAN2 0x00000004
30632 +/* No-Operation
30633 +#define SYS_GPE_CLKEN_LAN2_NOP 0x00000000 */
30634 +/** Set */
30635 +#define SYS_GPE_CLKEN_LAN2_SET 0x00000004
30636 +/** Set Clock Enable LAN1
30637 +    Sets the clock enable bit of the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
30638 +#define SYS_GPE_CLKEN_LAN1 0x00000002
30639 +/* No-Operation
30640 +#define SYS_GPE_CLKEN_LAN1_NOP 0x00000000 */
30641 +/** Set */
30642 +#define SYS_GPE_CLKEN_LAN1_SET 0x00000002
30643 +/** Set Clock Enable LAN0
30644 +    Sets the clock enable bit of the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
30645 +#define SYS_GPE_CLKEN_LAN0 0x00000001
30646 +/* No-Operation
30647 +#define SYS_GPE_CLKEN_LAN0_NOP 0x00000000 */
30648 +/** Set */
30649 +#define SYS_GPE_CLKEN_LAN0_SET 0x00000001
30650 +
30651 +/* Fields of "Clock Clear Register" */
30652 +/** Clear Clock Enable COP7
30653 +    Clears the clock enable bit of the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
30654 +#define SYS_GPE_CLKCLR_COP7 0x80000000
30655 +/* No-Operation
30656 +#define SYS_GPE_CLKCLR_COP7_NOP 0x00000000 */
30657 +/** Clear */
30658 +#define SYS_GPE_CLKCLR_COP7_CLR 0x80000000
30659 +/** Clear Clock Enable COP6
30660 +    Clears the clock enable bit of the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
30661 +#define SYS_GPE_CLKCLR_COP6 0x40000000
30662 +/* No-Operation
30663 +#define SYS_GPE_CLKCLR_COP6_NOP 0x00000000 */
30664 +/** Clear */
30665 +#define SYS_GPE_CLKCLR_COP6_CLR 0x40000000
30666 +/** Clear Clock Enable COP5
30667 +    Clears the clock enable bit of the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
30668 +#define SYS_GPE_CLKCLR_COP5 0x20000000
30669 +/* No-Operation
30670 +#define SYS_GPE_CLKCLR_COP5_NOP 0x00000000 */
30671 +/** Clear */
30672 +#define SYS_GPE_CLKCLR_COP5_CLR 0x20000000
30673 +/** Clear Clock Enable COP4
30674 +    Clears the clock enable bit of the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
30675 +#define SYS_GPE_CLKCLR_COP4 0x10000000
30676 +/* No-Operation
30677 +#define SYS_GPE_CLKCLR_COP4_NOP 0x00000000 */
30678 +/** Clear */
30679 +#define SYS_GPE_CLKCLR_COP4_CLR 0x10000000
30680 +/** Clear Clock Enable COP3
30681 +    Clears the clock enable bit of the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
30682 +#define SYS_GPE_CLKCLR_COP3 0x08000000
30683 +/* No-Operation
30684 +#define SYS_GPE_CLKCLR_COP3_NOP 0x00000000 */
30685 +/** Clear */
30686 +#define SYS_GPE_CLKCLR_COP3_CLR 0x08000000
30687 +/** Clear Clock Enable COP2
30688 +    Clears the clock enable bit of the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
30689 +#define SYS_GPE_CLKCLR_COP2 0x04000000
30690 +/* No-Operation
30691 +#define SYS_GPE_CLKCLR_COP2_NOP 0x00000000 */
30692 +/** Clear */
30693 +#define SYS_GPE_CLKCLR_COP2_CLR 0x04000000
30694 +/** Clear Clock Enable COP1
30695 +    Clears the clock enable bit of the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
30696 +#define SYS_GPE_CLKCLR_COP1 0x02000000
30697 +/* No-Operation
30698 +#define SYS_GPE_CLKCLR_COP1_NOP 0x00000000 */
30699 +/** Clear */
30700 +#define SYS_GPE_CLKCLR_COP1_CLR 0x02000000
30701 +/** Clear Clock Enable COP0
30702 +    Clears the clock enable bit of the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
30703 +#define SYS_GPE_CLKCLR_COP0 0x01000000
30704 +/* No-Operation
30705 +#define SYS_GPE_CLKCLR_COP0_NOP 0x00000000 */
30706 +/** Clear */
30707 +#define SYS_GPE_CLKCLR_COP0_CLR 0x01000000
30708 +/** Clear Clock Enable PE5
30709 +    Clears the clock enable bit of the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
30710 +#define SYS_GPE_CLKCLR_PE5 0x00200000
30711 +/* No-Operation
30712 +#define SYS_GPE_CLKCLR_PE5_NOP 0x00000000 */
30713 +/** Clear */
30714 +#define SYS_GPE_CLKCLR_PE5_CLR 0x00200000
30715 +/** Clear Clock Enable PE4
30716 +    Clears the clock enable bit of the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
30717 +#define SYS_GPE_CLKCLR_PE4 0x00100000
30718 +/* No-Operation
30719 +#define SYS_GPE_CLKCLR_PE4_NOP 0x00000000 */
30720 +/** Clear */
30721 +#define SYS_GPE_CLKCLR_PE4_CLR 0x00100000
30722 +/** Clear Clock Enable PE3
30723 +    Clears the clock enable bit of the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
30724 +#define SYS_GPE_CLKCLR_PE3 0x00080000
30725 +/* No-Operation
30726 +#define SYS_GPE_CLKCLR_PE3_NOP 0x00000000 */
30727 +/** Clear */
30728 +#define SYS_GPE_CLKCLR_PE3_CLR 0x00080000
30729 +/** Clear Clock Enable PE2
30730 +    Clears the clock enable bit of the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
30731 +#define SYS_GPE_CLKCLR_PE2 0x00040000
30732 +/* No-Operation
30733 +#define SYS_GPE_CLKCLR_PE2_NOP 0x00000000 */
30734 +/** Clear */
30735 +#define SYS_GPE_CLKCLR_PE2_CLR 0x00040000
30736 +/** Clear Clock Enable PE1
30737 +    Clears the clock enable bit of the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
30738 +#define SYS_GPE_CLKCLR_PE1 0x00020000
30739 +/* No-Operation
30740 +#define SYS_GPE_CLKCLR_PE1_NOP 0x00000000 */
30741 +/** Clear */
30742 +#define SYS_GPE_CLKCLR_PE1_CLR 0x00020000
30743 +/** Clear Clock Enable PE0
30744 +    Clears the clock enable bit of the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
30745 +#define SYS_GPE_CLKCLR_PE0 0x00010000
30746 +/* No-Operation
30747 +#define SYS_GPE_CLKCLR_PE0_NOP 0x00000000 */
30748 +/** Clear */
30749 +#define SYS_GPE_CLKCLR_PE0_CLR 0x00010000
30750 +/** Clear Clock Enable ARB
30751 +    Clears the clock enable bit of the ARB domain. This domain contains the Arbiter. */
30752 +#define SYS_GPE_CLKCLR_ARB 0x00002000
30753 +/* No-Operation
30754 +#define SYS_GPE_CLKCLR_ARB_NOP 0x00000000 */
30755 +/** Clear */
30756 +#define SYS_GPE_CLKCLR_ARB_CLR 0x00002000
30757 +/** Clear Clock Enable FSQM
30758 +    Clears the clock enable bit of the FSQM domain. This domain contains the FSQM. */
30759 +#define SYS_GPE_CLKCLR_FSQM 0x00001000
30760 +/* No-Operation
30761 +#define SYS_GPE_CLKCLR_FSQM_NOP 0x00000000 */
30762 +/** Clear */
30763 +#define SYS_GPE_CLKCLR_FSQM_CLR 0x00001000
30764 +/** Clear Clock Enable TMU
30765 +    Clears the clock enable bit of the TMU domain. This domain contains the TMU. */
30766 +#define SYS_GPE_CLKCLR_TMU 0x00000800
30767 +/* No-Operation
30768 +#define SYS_GPE_CLKCLR_TMU_NOP 0x00000000 */
30769 +/** Clear */
30770 +#define SYS_GPE_CLKCLR_TMU_CLR 0x00000800
30771 +/** Clear Clock Enable MRG
30772 +    Clears the clock enable bit of the MRG domain. This domain contains the Merger. */
30773 +#define SYS_GPE_CLKCLR_MRG 0x00000400
30774 +/* No-Operation
30775 +#define SYS_GPE_CLKCLR_MRG_NOP 0x00000000 */
30776 +/** Clear */
30777 +#define SYS_GPE_CLKCLR_MRG_CLR 0x00000400
30778 +/** Clear Clock Enable DISP
30779 +    Clears the clock enable bit of the DISP domain. This domain contains the Dispatcher. */
30780 +#define SYS_GPE_CLKCLR_DISP 0x00000200
30781 +/* No-Operation
30782 +#define SYS_GPE_CLKCLR_DISP_NOP 0x00000000 */
30783 +/** Clear */
30784 +#define SYS_GPE_CLKCLR_DISP_CLR 0x00000200
30785 +/** Clear Clock Enable IQM
30786 +    Clears the clock enable bit of the IQM domain. This domain contains the IQM. */
30787 +#define SYS_GPE_CLKCLR_IQM 0x00000100
30788 +/* No-Operation
30789 +#define SYS_GPE_CLKCLR_IQM_NOP 0x00000000 */
30790 +/** Clear */
30791 +#define SYS_GPE_CLKCLR_IQM_CLR 0x00000100
30792 +/** Clear Clock Enable CPUE
30793 +    Clears the clock enable bit of the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
30794 +#define SYS_GPE_CLKCLR_CPUE 0x00000080
30795 +/* No-Operation
30796 +#define SYS_GPE_CLKCLR_CPUE_NOP 0x00000000 */
30797 +/** Clear */
30798 +#define SYS_GPE_CLKCLR_CPUE_CLR 0x00000080
30799 +/** Clear Clock Enable CPUI
30800 +    Clears the clock enable bit of the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
30801 +#define SYS_GPE_CLKCLR_CPUI 0x00000040
30802 +/* No-Operation
30803 +#define SYS_GPE_CLKCLR_CPUI_NOP 0x00000000 */
30804 +/** Clear */
30805 +#define SYS_GPE_CLKCLR_CPUI_CLR 0x00000040
30806 +/** Clear Clock Enable GPONE
30807 +    Clears the clock enable bit of the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
30808 +#define SYS_GPE_CLKCLR_GPONE 0x00000020
30809 +/* No-Operation
30810 +#define SYS_GPE_CLKCLR_GPONE_NOP 0x00000000 */
30811 +/** Clear */
30812 +#define SYS_GPE_CLKCLR_GPONE_CLR 0x00000020
30813 +/** Clear Clock Enable GPONI
30814 +    Clears the clock enable bit of the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
30815 +#define SYS_GPE_CLKCLR_GPONI 0x00000010
30816 +/* No-Operation
30817 +#define SYS_GPE_CLKCLR_GPONI_NOP 0x00000000 */
30818 +/** Clear */
30819 +#define SYS_GPE_CLKCLR_GPONI_CLR 0x00000010
30820 +/** Clear Clock Enable LAN3
30821 +    Clears the clock enable bit of the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
30822 +#define SYS_GPE_CLKCLR_LAN3 0x00000008
30823 +/* No-Operation
30824 +#define SYS_GPE_CLKCLR_LAN3_NOP 0x00000000 */
30825 +/** Clear */
30826 +#define SYS_GPE_CLKCLR_LAN3_CLR 0x00000008
30827 +/** Clear Clock Enable LAN2
30828 +    Clears the clock enable bit of the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
30829 +#define SYS_GPE_CLKCLR_LAN2 0x00000004
30830 +/* No-Operation
30831 +#define SYS_GPE_CLKCLR_LAN2_NOP 0x00000000 */
30832 +/** Clear */
30833 +#define SYS_GPE_CLKCLR_LAN2_CLR 0x00000004
30834 +/** Clear Clock Enable LAN1
30835 +    Clears the clock enable bit of the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
30836 +#define SYS_GPE_CLKCLR_LAN1 0x00000002
30837 +/* No-Operation
30838 +#define SYS_GPE_CLKCLR_LAN1_NOP 0x00000000 */
30839 +/** Clear */
30840 +#define SYS_GPE_CLKCLR_LAN1_CLR 0x00000002
30841 +/** Clear Clock Enable LAN0
30842 +    Clears the clock enable bit of the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
30843 +#define SYS_GPE_CLKCLR_LAN0 0x00000001
30844 +/* No-Operation
30845 +#define SYS_GPE_CLKCLR_LAN0_NOP 0x00000000 */
30846 +/** Clear */
30847 +#define SYS_GPE_CLKCLR_LAN0_CLR 0x00000001
30848 +
30849 +/* Fields of "Activation Status Register" */
30850 +/** COP7 Status
30851 +    Shows the activation status of the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
30852 +#define SYS_GPE_ACTS_COP7 0x80000000
30853 +/* The block is inactive.
30854 +#define SYS_GPE_ACTS_COP7_INACT 0x00000000 */
30855 +/** The block is active. */
30856 +#define SYS_GPE_ACTS_COP7_ACT 0x80000000
30857 +/** COP6 Status
30858 +    Shows the activation status of the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
30859 +#define SYS_GPE_ACTS_COP6 0x40000000
30860 +/* The block is inactive.
30861 +#define SYS_GPE_ACTS_COP6_INACT 0x00000000 */
30862 +/** The block is active. */
30863 +#define SYS_GPE_ACTS_COP6_ACT 0x40000000
30864 +/** COP5 Status
30865 +    Shows the activation status of the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
30866 +#define SYS_GPE_ACTS_COP5 0x20000000
30867 +/* The block is inactive.
30868 +#define SYS_GPE_ACTS_COP5_INACT 0x00000000 */
30869 +/** The block is active. */
30870 +#define SYS_GPE_ACTS_COP5_ACT 0x20000000
30871 +/** COP4 Status
30872 +    Shows the activation status of the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
30873 +#define SYS_GPE_ACTS_COP4 0x10000000
30874 +/* The block is inactive.
30875 +#define SYS_GPE_ACTS_COP4_INACT 0x00000000 */
30876 +/** The block is active. */
30877 +#define SYS_GPE_ACTS_COP4_ACT 0x10000000
30878 +/** COP3 Status
30879 +    Shows the activation status of the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
30880 +#define SYS_GPE_ACTS_COP3 0x08000000
30881 +/* The block is inactive.
30882 +#define SYS_GPE_ACTS_COP3_INACT 0x00000000 */
30883 +/** The block is active. */
30884 +#define SYS_GPE_ACTS_COP3_ACT 0x08000000
30885 +/** COP2 Status
30886 +    Shows the activation status of the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
30887 +#define SYS_GPE_ACTS_COP2 0x04000000
30888 +/* The block is inactive.
30889 +#define SYS_GPE_ACTS_COP2_INACT 0x00000000 */
30890 +/** The block is active. */
30891 +#define SYS_GPE_ACTS_COP2_ACT 0x04000000
30892 +/** COP1 Status
30893 +    Shows the activation status of the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
30894 +#define SYS_GPE_ACTS_COP1 0x02000000
30895 +/* The block is inactive.
30896 +#define SYS_GPE_ACTS_COP1_INACT 0x00000000 */
30897 +/** The block is active. */
30898 +#define SYS_GPE_ACTS_COP1_ACT 0x02000000
30899 +/** COP0 Status
30900 +    Shows the activation status of the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
30901 +#define SYS_GPE_ACTS_COP0 0x01000000
30902 +/* The block is inactive.
30903 +#define SYS_GPE_ACTS_COP0_INACT 0x00000000 */
30904 +/** The block is active. */
30905 +#define SYS_GPE_ACTS_COP0_ACT 0x01000000
30906 +/** PE5 Status
30907 +    Shows the activation status of the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
30908 +#define SYS_GPE_ACTS_PE5 0x00200000
30909 +/* The block is inactive.
30910 +#define SYS_GPE_ACTS_PE5_INACT 0x00000000 */
30911 +/** The block is active. */
30912 +#define SYS_GPE_ACTS_PE5_ACT 0x00200000
30913 +/** PE4 Status
30914 +    Shows the activation status of the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
30915 +#define SYS_GPE_ACTS_PE4 0x00100000
30916 +/* The block is inactive.
30917 +#define SYS_GPE_ACTS_PE4_INACT 0x00000000 */
30918 +/** The block is active. */
30919 +#define SYS_GPE_ACTS_PE4_ACT 0x00100000
30920 +/** PE3 Status
30921 +    Shows the activation status of the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
30922 +#define SYS_GPE_ACTS_PE3 0x00080000
30923 +/* The block is inactive.
30924 +#define SYS_GPE_ACTS_PE3_INACT 0x00000000 */
30925 +/** The block is active. */
30926 +#define SYS_GPE_ACTS_PE3_ACT 0x00080000
30927 +/** PE2 Status
30928 +    Shows the activation status of the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
30929 +#define SYS_GPE_ACTS_PE2 0x00040000
30930 +/* The block is inactive.
30931 +#define SYS_GPE_ACTS_PE2_INACT 0x00000000 */
30932 +/** The block is active. */
30933 +#define SYS_GPE_ACTS_PE2_ACT 0x00040000
30934 +/** PE1 Status
30935 +    Shows the activation status of the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
30936 +#define SYS_GPE_ACTS_PE1 0x00020000
30937 +/* The block is inactive.
30938 +#define SYS_GPE_ACTS_PE1_INACT 0x00000000 */
30939 +/** The block is active. */
30940 +#define SYS_GPE_ACTS_PE1_ACT 0x00020000
30941 +/** PE0 Status
30942 +    Shows the activation status of the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
30943 +#define SYS_GPE_ACTS_PE0 0x00010000
30944 +/* The block is inactive.
30945 +#define SYS_GPE_ACTS_PE0_INACT 0x00000000 */
30946 +/** The block is active. */
30947 +#define SYS_GPE_ACTS_PE0_ACT 0x00010000
30948 +/** ARB Status
30949 +    Shows the activation status of the ARB domain. This domain contains the Arbiter. */
30950 +#define SYS_GPE_ACTS_ARB 0x00002000
30951 +/* The block is inactive.
30952 +#define SYS_GPE_ACTS_ARB_INACT 0x00000000 */
30953 +/** The block is active. */
30954 +#define SYS_GPE_ACTS_ARB_ACT 0x00002000
30955 +/** FSQM Status
30956 +    Shows the activation status of the FSQM domain. This domain contains the FSQM. */
30957 +#define SYS_GPE_ACTS_FSQM 0x00001000
30958 +/* The block is inactive.
30959 +#define SYS_GPE_ACTS_FSQM_INACT 0x00000000 */
30960 +/** The block is active. */
30961 +#define SYS_GPE_ACTS_FSQM_ACT 0x00001000
30962 +/** TMU Status
30963 +    Shows the activation status of the TMU domain. This domain contains the TMU. */
30964 +#define SYS_GPE_ACTS_TMU 0x00000800
30965 +/* The block is inactive.
30966 +#define SYS_GPE_ACTS_TMU_INACT 0x00000000 */
30967 +/** The block is active. */
30968 +#define SYS_GPE_ACTS_TMU_ACT 0x00000800
30969 +/** MRG Status
30970 +    Shows the activation status of the MRG domain. This domain contains the Merger. */
30971 +#define SYS_GPE_ACTS_MRG 0x00000400
30972 +/* The block is inactive.
30973 +#define SYS_GPE_ACTS_MRG_INACT 0x00000000 */
30974 +/** The block is active. */
30975 +#define SYS_GPE_ACTS_MRG_ACT 0x00000400
30976 +/** DISP Status
30977 +    Shows the activation status of the DISP domain. This domain contains the Dispatcher. */
30978 +#define SYS_GPE_ACTS_DISP 0x00000200
30979 +/* The block is inactive.
30980 +#define SYS_GPE_ACTS_DISP_INACT 0x00000000 */
30981 +/** The block is active. */
30982 +#define SYS_GPE_ACTS_DISP_ACT 0x00000200
30983 +/** IQM Status
30984 +    Shows the activation status of the IQM domain. This domain contains the IQM. */
30985 +#define SYS_GPE_ACTS_IQM 0x00000100
30986 +/* The block is inactive.
30987 +#define SYS_GPE_ACTS_IQM_INACT 0x00000000 */
30988 +/** The block is active. */
30989 +#define SYS_GPE_ACTS_IQM_ACT 0x00000100
30990 +/** CPUE Status
30991 +    Shows the activation status of the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
30992 +#define SYS_GPE_ACTS_CPUE 0x00000080
30993 +/* The block is inactive.
30994 +#define SYS_GPE_ACTS_CPUE_INACT 0x00000000 */
30995 +/** The block is active. */
30996 +#define SYS_GPE_ACTS_CPUE_ACT 0x00000080
30997 +/** CPUI Status
30998 +    Shows the activation status of the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
30999 +#define SYS_GPE_ACTS_CPUI 0x00000040
31000 +/* The block is inactive.
31001 +#define SYS_GPE_ACTS_CPUI_INACT 0x00000000 */
31002 +/** The block is active. */
31003 +#define SYS_GPE_ACTS_CPUI_ACT 0x00000040
31004 +/** GPONE Status
31005 +    Shows the activation status of the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
31006 +#define SYS_GPE_ACTS_GPONE 0x00000020
31007 +/* The block is inactive.
31008 +#define SYS_GPE_ACTS_GPONE_INACT 0x00000000 */
31009 +/** The block is active. */
31010 +#define SYS_GPE_ACTS_GPONE_ACT 0x00000020
31011 +/** GPONI Status
31012 +    Shows the activation status of the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
31013 +#define SYS_GPE_ACTS_GPONI 0x00000010
31014 +/* The block is inactive.
31015 +#define SYS_GPE_ACTS_GPONI_INACT 0x00000000 */
31016 +/** The block is active. */
31017 +#define SYS_GPE_ACTS_GPONI_ACT 0x00000010
31018 +/** LAN3 Status
31019 +    Shows the activation status of the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
31020 +#define SYS_GPE_ACTS_LAN3 0x00000008
31021 +/* The block is inactive.
31022 +#define SYS_GPE_ACTS_LAN3_INACT 0x00000000 */
31023 +/** The block is active. */
31024 +#define SYS_GPE_ACTS_LAN3_ACT 0x00000008
31025 +/** LAN2 Status
31026 +    Shows the activation status of the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
31027 +#define SYS_GPE_ACTS_LAN2 0x00000004
31028 +/* The block is inactive.
31029 +#define SYS_GPE_ACTS_LAN2_INACT 0x00000000 */
31030 +/** The block is active. */
31031 +#define SYS_GPE_ACTS_LAN2_ACT 0x00000004
31032 +/** LAN1 Status
31033 +    Shows the activation status of the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
31034 +#define SYS_GPE_ACTS_LAN1 0x00000002
31035 +/* The block is inactive.
31036 +#define SYS_GPE_ACTS_LAN1_INACT 0x00000000 */
31037 +/** The block is active. */
31038 +#define SYS_GPE_ACTS_LAN1_ACT 0x00000002
31039 +/** LAN0 Status
31040 +    Shows the activation status of the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
31041 +#define SYS_GPE_ACTS_LAN0 0x00000001
31042 +/* The block is inactive.
31043 +#define SYS_GPE_ACTS_LAN0_INACT 0x00000000 */
31044 +/** The block is active. */
31045 +#define SYS_GPE_ACTS_LAN0_ACT 0x00000001
31046 +
31047 +/* Fields of "Activation Register" */
31048 +/** Activate COP7
31049 +    Sets the activation flag of the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
31050 +#define SYS_GPE_ACT_COP7 0x80000000
31051 +/* No-Operation
31052 +#define SYS_GPE_ACT_COP7_NOP 0x00000000 */
31053 +/** Set */
31054 +#define SYS_GPE_ACT_COP7_SET 0x80000000
31055 +/** Activate COP6
31056 +    Sets the activation flag of the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
31057 +#define SYS_GPE_ACT_COP6 0x40000000
31058 +/* No-Operation
31059 +#define SYS_GPE_ACT_COP6_NOP 0x00000000 */
31060 +/** Set */
31061 +#define SYS_GPE_ACT_COP6_SET 0x40000000
31062 +/** Activate COP5
31063 +    Sets the activation flag of the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
31064 +#define SYS_GPE_ACT_COP5 0x20000000
31065 +/* No-Operation
31066 +#define SYS_GPE_ACT_COP5_NOP 0x00000000 */
31067 +/** Set */
31068 +#define SYS_GPE_ACT_COP5_SET 0x20000000
31069 +/** Activate COP4
31070 +    Sets the activation flag of the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
31071 +#define SYS_GPE_ACT_COP4 0x10000000
31072 +/* No-Operation
31073 +#define SYS_GPE_ACT_COP4_NOP 0x00000000 */
31074 +/** Set */
31075 +#define SYS_GPE_ACT_COP4_SET 0x10000000
31076 +/** Activate COP3
31077 +    Sets the activation flag of the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
31078 +#define SYS_GPE_ACT_COP3 0x08000000
31079 +/* No-Operation
31080 +#define SYS_GPE_ACT_COP3_NOP 0x00000000 */
31081 +/** Set */
31082 +#define SYS_GPE_ACT_COP3_SET 0x08000000
31083 +/** Activate COP2
31084 +    Sets the activation flag of the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
31085 +#define SYS_GPE_ACT_COP2 0x04000000
31086 +/* No-Operation
31087 +#define SYS_GPE_ACT_COP2_NOP 0x00000000 */
31088 +/** Set */
31089 +#define SYS_GPE_ACT_COP2_SET 0x04000000
31090 +/** Activate COP1
31091 +    Sets the activation flag of the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
31092 +#define SYS_GPE_ACT_COP1 0x02000000
31093 +/* No-Operation
31094 +#define SYS_GPE_ACT_COP1_NOP 0x00000000 */
31095 +/** Set */
31096 +#define SYS_GPE_ACT_COP1_SET 0x02000000
31097 +/** Activate COP0
31098 +    Sets the activation flag of the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
31099 +#define SYS_GPE_ACT_COP0 0x01000000
31100 +/* No-Operation
31101 +#define SYS_GPE_ACT_COP0_NOP 0x00000000 */
31102 +/** Set */
31103 +#define SYS_GPE_ACT_COP0_SET 0x01000000
31104 +/** Activate PE5
31105 +    Sets the activation flag of the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
31106 +#define SYS_GPE_ACT_PE5 0x00200000
31107 +/* No-Operation
31108 +#define SYS_GPE_ACT_PE5_NOP 0x00000000 */
31109 +/** Set */
31110 +#define SYS_GPE_ACT_PE5_SET 0x00200000
31111 +/** Activate PE4
31112 +    Sets the activation flag of the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
31113 +#define SYS_GPE_ACT_PE4 0x00100000
31114 +/* No-Operation
31115 +#define SYS_GPE_ACT_PE4_NOP 0x00000000 */
31116 +/** Set */
31117 +#define SYS_GPE_ACT_PE4_SET 0x00100000
31118 +/** Activate PE3
31119 +    Sets the activation flag of the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
31120 +#define SYS_GPE_ACT_PE3 0x00080000
31121 +/* No-Operation
31122 +#define SYS_GPE_ACT_PE3_NOP 0x00000000 */
31123 +/** Set */
31124 +#define SYS_GPE_ACT_PE3_SET 0x00080000
31125 +/** Activate PE2
31126 +    Sets the activation flag of the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
31127 +#define SYS_GPE_ACT_PE2 0x00040000
31128 +/* No-Operation
31129 +#define SYS_GPE_ACT_PE2_NOP 0x00000000 */
31130 +/** Set */
31131 +#define SYS_GPE_ACT_PE2_SET 0x00040000
31132 +/** Activate PE1
31133 +    Sets the activation flag of the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
31134 +#define SYS_GPE_ACT_PE1 0x00020000
31135 +/* No-Operation
31136 +#define SYS_GPE_ACT_PE1_NOP 0x00000000 */
31137 +/** Set */
31138 +#define SYS_GPE_ACT_PE1_SET 0x00020000
31139 +/** Activate PE0
31140 +    Sets the activation flag of the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
31141 +#define SYS_GPE_ACT_PE0 0x00010000
31142 +/* No-Operation
31143 +#define SYS_GPE_ACT_PE0_NOP 0x00000000 */
31144 +/** Set */
31145 +#define SYS_GPE_ACT_PE0_SET 0x00010000
31146 +/** Activate ARB
31147 +    Sets the activation flag of the ARB domain. This domain contains the Arbiter. */
31148 +#define SYS_GPE_ACT_ARB 0x00002000
31149 +/* No-Operation
31150 +#define SYS_GPE_ACT_ARB_NOP 0x00000000 */
31151 +/** Set */
31152 +#define SYS_GPE_ACT_ARB_SET 0x00002000
31153 +/** Activate FSQM
31154 +    Sets the activation flag of the FSQM domain. This domain contains the FSQM. */
31155 +#define SYS_GPE_ACT_FSQM 0x00001000
31156 +/* No-Operation
31157 +#define SYS_GPE_ACT_FSQM_NOP 0x00000000 */
31158 +/** Set */
31159 +#define SYS_GPE_ACT_FSQM_SET 0x00001000
31160 +/** Activate TMU
31161 +    Sets the activation flag of the TMU domain. This domain contains the TMU. */
31162 +#define SYS_GPE_ACT_TMU 0x00000800
31163 +/* No-Operation
31164 +#define SYS_GPE_ACT_TMU_NOP 0x00000000 */
31165 +/** Set */
31166 +#define SYS_GPE_ACT_TMU_SET 0x00000800
31167 +/** Activate MRG
31168 +    Sets the activation flag of the MRG domain. This domain contains the Merger. */
31169 +#define SYS_GPE_ACT_MRG 0x00000400
31170 +/* No-Operation
31171 +#define SYS_GPE_ACT_MRG_NOP 0x00000000 */
31172 +/** Set */
31173 +#define SYS_GPE_ACT_MRG_SET 0x00000400
31174 +/** Activate DISP
31175 +    Sets the activation flag of the DISP domain. This domain contains the Dispatcher. */
31176 +#define SYS_GPE_ACT_DISP 0x00000200
31177 +/* No-Operation
31178 +#define SYS_GPE_ACT_DISP_NOP 0x00000000 */
31179 +/** Set */
31180 +#define SYS_GPE_ACT_DISP_SET 0x00000200
31181 +/** Activate IQM
31182 +    Sets the activation flag of the IQM domain. This domain contains the IQM. */
31183 +#define SYS_GPE_ACT_IQM 0x00000100
31184 +/* No-Operation
31185 +#define SYS_GPE_ACT_IQM_NOP 0x00000000 */
31186 +/** Set */
31187 +#define SYS_GPE_ACT_IQM_SET 0x00000100
31188 +/** Activate CPUE
31189 +    Sets the activation flag of the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
31190 +#define SYS_GPE_ACT_CPUE 0x00000080
31191 +/* No-Operation
31192 +#define SYS_GPE_ACT_CPUE_NOP 0x00000000 */
31193 +/** Set */
31194 +#define SYS_GPE_ACT_CPUE_SET 0x00000080
31195 +/** Activate CPUI
31196 +    Sets the activation flag of the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
31197 +#define SYS_GPE_ACT_CPUI 0x00000040
31198 +/* No-Operation
31199 +#define SYS_GPE_ACT_CPUI_NOP 0x00000000 */
31200 +/** Set */
31201 +#define SYS_GPE_ACT_CPUI_SET 0x00000040
31202 +/** Activate GPONE
31203 +    Sets the activation flag of the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
31204 +#define SYS_GPE_ACT_GPONE 0x00000020
31205 +/* No-Operation
31206 +#define SYS_GPE_ACT_GPONE_NOP 0x00000000 */
31207 +/** Set */
31208 +#define SYS_GPE_ACT_GPONE_SET 0x00000020
31209 +/** Activate GPONI
31210 +    Sets the activation flag of the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
31211 +#define SYS_GPE_ACT_GPONI 0x00000010
31212 +/* No-Operation
31213 +#define SYS_GPE_ACT_GPONI_NOP 0x00000000 */
31214 +/** Set */
31215 +#define SYS_GPE_ACT_GPONI_SET 0x00000010
31216 +/** Activate LAN3
31217 +    Sets the activation flag of the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
31218 +#define SYS_GPE_ACT_LAN3 0x00000008
31219 +/* No-Operation
31220 +#define SYS_GPE_ACT_LAN3_NOP 0x00000000 */
31221 +/** Set */
31222 +#define SYS_GPE_ACT_LAN3_SET 0x00000008
31223 +/** Activate LAN2
31224 +    Sets the activation flag of the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
31225 +#define SYS_GPE_ACT_LAN2 0x00000004
31226 +/* No-Operation
31227 +#define SYS_GPE_ACT_LAN2_NOP 0x00000000 */
31228 +/** Set */
31229 +#define SYS_GPE_ACT_LAN2_SET 0x00000004
31230 +/** Activate LAN1
31231 +    Sets the activation flag of the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
31232 +#define SYS_GPE_ACT_LAN1 0x00000002
31233 +/* No-Operation
31234 +#define SYS_GPE_ACT_LAN1_NOP 0x00000000 */
31235 +/** Set */
31236 +#define SYS_GPE_ACT_LAN1_SET 0x00000002
31237 +/** Activate LAN0
31238 +    Sets the activation flag of the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
31239 +#define SYS_GPE_ACT_LAN0 0x00000001
31240 +/* No-Operation
31241 +#define SYS_GPE_ACT_LAN0_NOP 0x00000000 */
31242 +/** Set */
31243 +#define SYS_GPE_ACT_LAN0_SET 0x00000001
31244 +
31245 +/* Fields of "Deactivation Register" */
31246 +/** Deactivate COP7
31247 +    Clears the activation flag of the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
31248 +#define SYS_GPE_DEACT_COP7 0x80000000
31249 +/* No-Operation
31250 +#define SYS_GPE_DEACT_COP7_NOP 0x00000000 */
31251 +/** Clear */
31252 +#define SYS_GPE_DEACT_COP7_CLR 0x80000000
31253 +/** Deactivate COP6
31254 +    Clears the activation flag of the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
31255 +#define SYS_GPE_DEACT_COP6 0x40000000
31256 +/* No-Operation
31257 +#define SYS_GPE_DEACT_COP6_NOP 0x00000000 */
31258 +/** Clear */
31259 +#define SYS_GPE_DEACT_COP6_CLR 0x40000000
31260 +/** Deactivate COP5
31261 +    Clears the activation flag of the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
31262 +#define SYS_GPE_DEACT_COP5 0x20000000
31263 +/* No-Operation
31264 +#define SYS_GPE_DEACT_COP5_NOP 0x00000000 */
31265 +/** Clear */
31266 +#define SYS_GPE_DEACT_COP5_CLR 0x20000000
31267 +/** Deactivate COP4
31268 +    Clears the activation flag of the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
31269 +#define SYS_GPE_DEACT_COP4 0x10000000
31270 +/* No-Operation
31271 +#define SYS_GPE_DEACT_COP4_NOP 0x00000000 */
31272 +/** Clear */
31273 +#define SYS_GPE_DEACT_COP4_CLR 0x10000000
31274 +/** Deactivate COP3
31275 +    Clears the activation flag of the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
31276 +#define SYS_GPE_DEACT_COP3 0x08000000
31277 +/* No-Operation
31278 +#define SYS_GPE_DEACT_COP3_NOP 0x00000000 */
31279 +/** Clear */
31280 +#define SYS_GPE_DEACT_COP3_CLR 0x08000000
31281 +/** Deactivate COP2
31282 +    Clears the activation flag of the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
31283 +#define SYS_GPE_DEACT_COP2 0x04000000
31284 +/* No-Operation
31285 +#define SYS_GPE_DEACT_COP2_NOP 0x00000000 */
31286 +/** Clear */
31287 +#define SYS_GPE_DEACT_COP2_CLR 0x04000000
31288 +/** Deactivate COP1
31289 +    Clears the activation flag of the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
31290 +#define SYS_GPE_DEACT_COP1 0x02000000
31291 +/* No-Operation
31292 +#define SYS_GPE_DEACT_COP1_NOP 0x00000000 */
31293 +/** Clear */
31294 +#define SYS_GPE_DEACT_COP1_CLR 0x02000000
31295 +/** Deactivate COP0
31296 +    Clears the activation flag of the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
31297 +#define SYS_GPE_DEACT_COP0 0x01000000
31298 +/* No-Operation
31299 +#define SYS_GPE_DEACT_COP0_NOP 0x00000000 */
31300 +/** Clear */
31301 +#define SYS_GPE_DEACT_COP0_CLR 0x01000000
31302 +/** Deactivate PE5
31303 +    Clears the activation flag of the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
31304 +#define SYS_GPE_DEACT_PE5 0x00200000
31305 +/* No-Operation
31306 +#define SYS_GPE_DEACT_PE5_NOP 0x00000000 */
31307 +/** Clear */
31308 +#define SYS_GPE_DEACT_PE5_CLR 0x00200000
31309 +/** Deactivate PE4
31310 +    Clears the activation flag of the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
31311 +#define SYS_GPE_DEACT_PE4 0x00100000
31312 +/* No-Operation
31313 +#define SYS_GPE_DEACT_PE4_NOP 0x00000000 */
31314 +/** Clear */
31315 +#define SYS_GPE_DEACT_PE4_CLR 0x00100000
31316 +/** Deactivate PE3
31317 +    Clears the activation flag of the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
31318 +#define SYS_GPE_DEACT_PE3 0x00080000
31319 +/* No-Operation
31320 +#define SYS_GPE_DEACT_PE3_NOP 0x00000000 */
31321 +/** Clear */
31322 +#define SYS_GPE_DEACT_PE3_CLR 0x00080000
31323 +/** Deactivate PE2
31324 +    Clears the activation flag of the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
31325 +#define SYS_GPE_DEACT_PE2 0x00040000
31326 +/* No-Operation
31327 +#define SYS_GPE_DEACT_PE2_NOP 0x00000000 */
31328 +/** Clear */
31329 +#define SYS_GPE_DEACT_PE2_CLR 0x00040000
31330 +/** Deactivate PE1
31331 +    Clears the activation flag of the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
31332 +#define SYS_GPE_DEACT_PE1 0x00020000
31333 +/* No-Operation
31334 +#define SYS_GPE_DEACT_PE1_NOP 0x00000000 */
31335 +/** Clear */
31336 +#define SYS_GPE_DEACT_PE1_CLR 0x00020000
31337 +/** Deactivate PE0
31338 +    Clears the activation flag of the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
31339 +#define SYS_GPE_DEACT_PE0 0x00010000
31340 +/* No-Operation
31341 +#define SYS_GPE_DEACT_PE0_NOP 0x00000000 */
31342 +/** Clear */
31343 +#define SYS_GPE_DEACT_PE0_CLR 0x00010000
31344 +/** Deactivate ARB
31345 +    Clears the activation flag of the ARB domain. This domain contains the Arbiter. */
31346 +#define SYS_GPE_DEACT_ARB 0x00002000
31347 +/* No-Operation
31348 +#define SYS_GPE_DEACT_ARB_NOP 0x00000000 */
31349 +/** Clear */
31350 +#define SYS_GPE_DEACT_ARB_CLR 0x00002000
31351 +/** Deactivate FSQM
31352 +    Clears the activation flag of the FSQM domain. This domain contains the FSQM. */
31353 +#define SYS_GPE_DEACT_FSQM 0x00001000
31354 +/* No-Operation
31355 +#define SYS_GPE_DEACT_FSQM_NOP 0x00000000 */
31356 +/** Clear */
31357 +#define SYS_GPE_DEACT_FSQM_CLR 0x00001000
31358 +/** Deactivate TMU
31359 +    Clears the activation flag of the TMU domain. This domain contains the TMU. */
31360 +#define SYS_GPE_DEACT_TMU 0x00000800
31361 +/* No-Operation
31362 +#define SYS_GPE_DEACT_TMU_NOP 0x00000000 */
31363 +/** Clear */
31364 +#define SYS_GPE_DEACT_TMU_CLR 0x00000800
31365 +/** Deactivate MRG
31366 +    Clears the activation flag of the MRG domain. This domain contains the Merger. */
31367 +#define SYS_GPE_DEACT_MRG 0x00000400
31368 +/* No-Operation
31369 +#define SYS_GPE_DEACT_MRG_NOP 0x00000000 */
31370 +/** Clear */
31371 +#define SYS_GPE_DEACT_MRG_CLR 0x00000400
31372 +/** Deactivate DISP
31373 +    Clears the activation flag of the DISP domain. This domain contains the Dispatcher. */
31374 +#define SYS_GPE_DEACT_DISP 0x00000200
31375 +/* No-Operation
31376 +#define SYS_GPE_DEACT_DISP_NOP 0x00000000 */
31377 +/** Clear */
31378 +#define SYS_GPE_DEACT_DISP_CLR 0x00000200
31379 +/** Deactivate IQM
31380 +    Clears the activation flag of the IQM domain. This domain contains the IQM. */
31381 +#define SYS_GPE_DEACT_IQM 0x00000100
31382 +/* No-Operation
31383 +#define SYS_GPE_DEACT_IQM_NOP 0x00000000 */
31384 +/** Clear */
31385 +#define SYS_GPE_DEACT_IQM_CLR 0x00000100
31386 +/** Deactivate CPUE
31387 +    Clears the activation flag of the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
31388 +#define SYS_GPE_DEACT_CPUE 0x00000080
31389 +/* No-Operation
31390 +#define SYS_GPE_DEACT_CPUE_NOP 0x00000000 */
31391 +/** Clear */
31392 +#define SYS_GPE_DEACT_CPUE_CLR 0x00000080
31393 +/** Deactivate CPUI
31394 +    Clears the activation flag of the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
31395 +#define SYS_GPE_DEACT_CPUI 0x00000040
31396 +/* No-Operation
31397 +#define SYS_GPE_DEACT_CPUI_NOP 0x00000000 */
31398 +/** Clear */
31399 +#define SYS_GPE_DEACT_CPUI_CLR 0x00000040
31400 +/** Deactivate GPONE
31401 +    Clears the activation flag of the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
31402 +#define SYS_GPE_DEACT_GPONE 0x00000020
31403 +/* No-Operation
31404 +#define SYS_GPE_DEACT_GPONE_NOP 0x00000000 */
31405 +/** Clear */
31406 +#define SYS_GPE_DEACT_GPONE_CLR 0x00000020
31407 +/** Deactivate GPONI
31408 +    Clears the activation flag of the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
31409 +#define SYS_GPE_DEACT_GPONI 0x00000010
31410 +/* No-Operation
31411 +#define SYS_GPE_DEACT_GPONI_NOP 0x00000000 */
31412 +/** Clear */
31413 +#define SYS_GPE_DEACT_GPONI_CLR 0x00000010
31414 +/** Deactivate LAN3
31415 +    Clears the activation flag of the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
31416 +#define SYS_GPE_DEACT_LAN3 0x00000008
31417 +/* No-Operation
31418 +#define SYS_GPE_DEACT_LAN3_NOP 0x00000000 */
31419 +/** Clear */
31420 +#define SYS_GPE_DEACT_LAN3_CLR 0x00000008
31421 +/** Deactivate LAN2
31422 +    Clears the activation flag of the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
31423 +#define SYS_GPE_DEACT_LAN2 0x00000004
31424 +/* No-Operation
31425 +#define SYS_GPE_DEACT_LAN2_NOP 0x00000000 */
31426 +/** Clear */
31427 +#define SYS_GPE_DEACT_LAN2_CLR 0x00000004
31428 +/** Deactivate LAN1
31429 +    Clears the activation flag of the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
31430 +#define SYS_GPE_DEACT_LAN1 0x00000002
31431 +/* No-Operation
31432 +#define SYS_GPE_DEACT_LAN1_NOP 0x00000000 */
31433 +/** Clear */
31434 +#define SYS_GPE_DEACT_LAN1_CLR 0x00000002
31435 +/** Deactivate LAN0
31436 +    Clears the activation flag of the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
31437 +#define SYS_GPE_DEACT_LAN0 0x00000001
31438 +/* No-Operation
31439 +#define SYS_GPE_DEACT_LAN0_NOP 0x00000000 */
31440 +/** Clear */
31441 +#define SYS_GPE_DEACT_LAN0_CLR 0x00000001
31442 +
31443 +/* Fields of "Reboot Trigger Register" */
31444 +/** Reboot COP7
31445 +    Triggers a reboot of the COP7 domain. This domain contains the Coprocessor 7 of the SCE. */
31446 +#define SYS_GPE_RBT_COP7 0x80000000
31447 +/* No-Operation
31448 +#define SYS_GPE_RBT_COP7_NOP 0x00000000 */
31449 +/** Trigger */
31450 +#define SYS_GPE_RBT_COP7_TRIG 0x80000000
31451 +/** Reboot COP6
31452 +    Triggers a reboot of the COP6 domain. This domain contains the Coprocessor 6 of the SCE. */
31453 +#define SYS_GPE_RBT_COP6 0x40000000
31454 +/* No-Operation
31455 +#define SYS_GPE_RBT_COP6_NOP 0x00000000 */
31456 +/** Trigger */
31457 +#define SYS_GPE_RBT_COP6_TRIG 0x40000000
31458 +/** Reboot COP5
31459 +    Triggers a reboot of the COP5 domain. This domain contains the Coprocessor 5 of the SCE. */
31460 +#define SYS_GPE_RBT_COP5 0x20000000
31461 +/* No-Operation
31462 +#define SYS_GPE_RBT_COP5_NOP 0x00000000 */
31463 +/** Trigger */
31464 +#define SYS_GPE_RBT_COP5_TRIG 0x20000000
31465 +/** Reboot COP4
31466 +    Triggers a reboot of the COP4 domain. This domain contains the Coprocessor 4 of the SCE. */
31467 +#define SYS_GPE_RBT_COP4 0x10000000
31468 +/* No-Operation
31469 +#define SYS_GPE_RBT_COP4_NOP 0x00000000 */
31470 +/** Trigger */
31471 +#define SYS_GPE_RBT_COP4_TRIG 0x10000000
31472 +/** Reboot COP3
31473 +    Triggers a reboot of the COP3 domain. This domain contains the Coprocessor 3 of the SCE. */
31474 +#define SYS_GPE_RBT_COP3 0x08000000
31475 +/* No-Operation
31476 +#define SYS_GPE_RBT_COP3_NOP 0x00000000 */
31477 +/** Trigger */
31478 +#define SYS_GPE_RBT_COP3_TRIG 0x08000000
31479 +/** Reboot COP2
31480 +    Triggers a reboot of the COP2 domain. This domain contains the Coprocessor 2 of the SCE. */
31481 +#define SYS_GPE_RBT_COP2 0x04000000
31482 +/* No-Operation
31483 +#define SYS_GPE_RBT_COP2_NOP 0x00000000 */
31484 +/** Trigger */
31485 +#define SYS_GPE_RBT_COP2_TRIG 0x04000000
31486 +/** Reboot COP1
31487 +    Triggers a reboot of the COP1 domain. This domain contains the Coprocessor 1 of the SCE. */
31488 +#define SYS_GPE_RBT_COP1 0x02000000
31489 +/* No-Operation
31490 +#define SYS_GPE_RBT_COP1_NOP 0x00000000 */
31491 +/** Trigger */
31492 +#define SYS_GPE_RBT_COP1_TRIG 0x02000000
31493 +/** Reboot COP0
31494 +    Triggers a reboot of the COP0 domain. This domain contains the Coprocessor 0 of the SCE. */
31495 +#define SYS_GPE_RBT_COP0 0x01000000
31496 +/* No-Operation
31497 +#define SYS_GPE_RBT_COP0_NOP 0x00000000 */
31498 +/** Trigger */
31499 +#define SYS_GPE_RBT_COP0_TRIG 0x01000000
31500 +/** Reboot PE5
31501 +    Triggers a reboot of the PE5 domain. This domain contains the Processing Element 5 of the SCE. */
31502 +#define SYS_GPE_RBT_PE5 0x00200000
31503 +/* No-Operation
31504 +#define SYS_GPE_RBT_PE5_NOP 0x00000000 */
31505 +/** Trigger */
31506 +#define SYS_GPE_RBT_PE5_TRIG 0x00200000
31507 +/** Reboot PE4
31508 +    Triggers a reboot of the PE4 domain. This domain contains the Processing Element 4 of the SCE. */
31509 +#define SYS_GPE_RBT_PE4 0x00100000
31510 +/* No-Operation
31511 +#define SYS_GPE_RBT_PE4_NOP 0x00000000 */
31512 +/** Trigger */
31513 +#define SYS_GPE_RBT_PE4_TRIG 0x00100000
31514 +/** Reboot PE3
31515 +    Triggers a reboot of the PE3 domain. This domain contains the Processing Element 3 of the SCE. */
31516 +#define SYS_GPE_RBT_PE3 0x00080000
31517 +/* No-Operation
31518 +#define SYS_GPE_RBT_PE3_NOP 0x00000000 */
31519 +/** Trigger */
31520 +#define SYS_GPE_RBT_PE3_TRIG 0x00080000
31521 +/** Reboot PE2
31522 +    Triggers a reboot of the PE2 domain. This domain contains the Processing Element 2 of the SCE. */
31523 +#define SYS_GPE_RBT_PE2 0x00040000
31524 +/* No-Operation
31525 +#define SYS_GPE_RBT_PE2_NOP 0x00000000 */
31526 +/** Trigger */
31527 +#define SYS_GPE_RBT_PE2_TRIG 0x00040000
31528 +/** Reboot PE1
31529 +    Triggers a reboot of the PE1 domain. This domain contains the Processing Element 1 of the SCE. */
31530 +#define SYS_GPE_RBT_PE1 0x00020000
31531 +/* No-Operation
31532 +#define SYS_GPE_RBT_PE1_NOP 0x00000000 */
31533 +/** Trigger */
31534 +#define SYS_GPE_RBT_PE1_TRIG 0x00020000
31535 +/** Reboot PE0
31536 +    Triggers a reboot of the PE0 domain. This domain contains the Processing Element 0 of the SCE. */
31537 +#define SYS_GPE_RBT_PE0 0x00010000
31538 +/* No-Operation
31539 +#define SYS_GPE_RBT_PE0_NOP 0x00000000 */
31540 +/** Trigger */
31541 +#define SYS_GPE_RBT_PE0_TRIG 0x00010000
31542 +/** Reboot ARB
31543 +    Triggers a reboot of the ARB domain. This domain contains the Arbiter. */
31544 +#define SYS_GPE_RBT_ARB 0x00002000
31545 +/* No-Operation
31546 +#define SYS_GPE_RBT_ARB_NOP 0x00000000 */
31547 +/** Trigger */
31548 +#define SYS_GPE_RBT_ARB_TRIG 0x00002000
31549 +/** Reboot FSQM
31550 +    Triggers a reboot of the FSQM domain. This domain contains the FSQM. */
31551 +#define SYS_GPE_RBT_FSQM 0x00001000
31552 +/* No-Operation
31553 +#define SYS_GPE_RBT_FSQM_NOP 0x00000000 */
31554 +/** Trigger */
31555 +#define SYS_GPE_RBT_FSQM_TRIG 0x00001000
31556 +/** Reboot TMU
31557 +    Triggers a reboot of the TMU domain. This domain contains the TMU. */
31558 +#define SYS_GPE_RBT_TMU 0x00000800
31559 +/* No-Operation
31560 +#define SYS_GPE_RBT_TMU_NOP 0x00000000 */
31561 +/** Trigger */
31562 +#define SYS_GPE_RBT_TMU_TRIG 0x00000800
31563 +/** Reboot MRG
31564 +    Triggers a reboot of the MRG domain. This domain contains the Merger. */
31565 +#define SYS_GPE_RBT_MRG 0x00000400
31566 +/* No-Operation
31567 +#define SYS_GPE_RBT_MRG_NOP 0x00000000 */
31568 +/** Trigger */
31569 +#define SYS_GPE_RBT_MRG_TRIG 0x00000400
31570 +/** Reboot DISP
31571 +    Triggers a reboot of the DISP domain. This domain contains the Dispatcher. */
31572 +#define SYS_GPE_RBT_DISP 0x00000200
31573 +/* No-Operation
31574 +#define SYS_GPE_RBT_DISP_NOP 0x00000000 */
31575 +/** Trigger */
31576 +#define SYS_GPE_RBT_DISP_TRIG 0x00000200
31577 +/** Reboot IQM
31578 +    Triggers a reboot of the IQM domain. This domain contains the IQM. */
31579 +#define SYS_GPE_RBT_IQM 0x00000100
31580 +/* No-Operation
31581 +#define SYS_GPE_RBT_IQM_NOP 0x00000000 */
31582 +/** Trigger */
31583 +#define SYS_GPE_RBT_IQM_TRIG 0x00000100
31584 +/** Reboot CPUE
31585 +    Triggers a reboot of the CPUE domain. This domain contains all parts related to the CPU EGRESS interface. */
31586 +#define SYS_GPE_RBT_CPUE 0x00000080
31587 +/* No-Operation
31588 +#define SYS_GPE_RBT_CPUE_NOP 0x00000000 */
31589 +/** Trigger */
31590 +#define SYS_GPE_RBT_CPUE_TRIG 0x00000080
31591 +/** Reboot CPUI
31592 +    Triggers a reboot of the CPUI domain. This domain contains all parts related to the CPU INGRESS interface. */
31593 +#define SYS_GPE_RBT_CPUI 0x00000040
31594 +/* No-Operation
31595 +#define SYS_GPE_RBT_CPUI_NOP 0x00000000 */
31596 +/** Trigger */
31597 +#define SYS_GPE_RBT_CPUI_TRIG 0x00000040
31598 +/** Reboot GPONE
31599 +    Triggers a reboot of the GPONE domain. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
31600 +#define SYS_GPE_RBT_GPONE 0x00000020
31601 +/* No-Operation
31602 +#define SYS_GPE_RBT_GPONE_NOP 0x00000000 */
31603 +/** Trigger */
31604 +#define SYS_GPE_RBT_GPONE_TRIG 0x00000020
31605 +/** Reboot GPONI
31606 +    Triggers a reboot of the GPONI domain. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
31607 +#define SYS_GPE_RBT_GPONI 0x00000010
31608 +/* No-Operation
31609 +#define SYS_GPE_RBT_GPONI_NOP 0x00000000 */
31610 +/** Trigger */
31611 +#define SYS_GPE_RBT_GPONI_TRIG 0x00000010
31612 +/** Reboot LAN3
31613 +    Triggers a reboot of the LAN3 domain. This domain contains all parts related to the LAN3 interface. */
31614 +#define SYS_GPE_RBT_LAN3 0x00000008
31615 +/* No-Operation
31616 +#define SYS_GPE_RBT_LAN3_NOP 0x00000000 */
31617 +/** Trigger */
31618 +#define SYS_GPE_RBT_LAN3_TRIG 0x00000008
31619 +/** Reboot LAN2
31620 +    Triggers a reboot of the LAN2 domain. This domain contains all parts related to the LAN2 interface. */
31621 +#define SYS_GPE_RBT_LAN2 0x00000004
31622 +/* No-Operation
31623 +#define SYS_GPE_RBT_LAN2_NOP 0x00000000 */
31624 +/** Trigger */
31625 +#define SYS_GPE_RBT_LAN2_TRIG 0x00000004
31626 +/** Reboot LAN1
31627 +    Triggers a reboot of the LAN1 domain. This domain contains all parts related to the LAN1 interface. */
31628 +#define SYS_GPE_RBT_LAN1 0x00000002
31629 +/* No-Operation
31630 +#define SYS_GPE_RBT_LAN1_NOP 0x00000000 */
31631 +/** Trigger */
31632 +#define SYS_GPE_RBT_LAN1_TRIG 0x00000002
31633 +/** Reboot LAN0
31634 +    Triggers a reboot of the LAN0 domain. This domain contains all parts related to the LAN0 interface. */
31635 +#define SYS_GPE_RBT_LAN0 0x00000001
31636 +/* No-Operation
31637 +#define SYS_GPE_RBT_LAN0_NOP 0x00000000 */
31638 +/** Trigger */
31639 +#define SYS_GPE_RBT_LAN0_TRIG 0x00000001
31640 +
31641 +/* Fields of "Power Down Configuration Register" */
31642 +/** Enable Power Down COP7
31643 +    Ignore this bit as power-gating is not supported for this chip. */
31644 +#define SYS_GPE_PDCFG_COP7 0x80000000
31645 +/* Disable
31646 +#define SYS_GPE_PDCFG_COP7_DIS 0x00000000 */
31647 +/** Enable */
31648 +#define SYS_GPE_PDCFG_COP7_EN 0x80000000
31649 +/** Enable Power Down COP6
31650 +    Ignore this bit as power-gating is not supported for this chip. */
31651 +#define SYS_GPE_PDCFG_COP6 0x40000000
31652 +/* Disable
31653 +#define SYS_GPE_PDCFG_COP6_DIS 0x00000000 */
31654 +/** Enable */
31655 +#define SYS_GPE_PDCFG_COP6_EN 0x40000000
31656 +/** Enable Power Down COP5
31657 +    Ignore this bit as power-gating is not supported for this chip. */
31658 +#define SYS_GPE_PDCFG_COP5 0x20000000
31659 +/* Disable
31660 +#define SYS_GPE_PDCFG_COP5_DIS 0x00000000 */
31661 +/** Enable */
31662 +#define SYS_GPE_PDCFG_COP5_EN 0x20000000
31663 +/** Enable Power Down COP4
31664 +    Ignore this bit as power-gating is not supported for this chip. */
31665 +#define SYS_GPE_PDCFG_COP4 0x10000000
31666 +/* Disable
31667 +#define SYS_GPE_PDCFG_COP4_DIS 0x00000000 */
31668 +/** Enable */
31669 +#define SYS_GPE_PDCFG_COP4_EN 0x10000000
31670 +/** Enable Power Down COP3
31671 +    Ignore this bit as power-gating is not supported for this chip. */
31672 +#define SYS_GPE_PDCFG_COP3 0x08000000
31673 +/* Disable
31674 +#define SYS_GPE_PDCFG_COP3_DIS 0x00000000 */
31675 +/** Enable */
31676 +#define SYS_GPE_PDCFG_COP3_EN 0x08000000
31677 +/** Enable Power Down COP2
31678 +    Ignore this bit as power-gating is not supported for this chip. */
31679 +#define SYS_GPE_PDCFG_COP2 0x04000000
31680 +/* Disable
31681 +#define SYS_GPE_PDCFG_COP2_DIS 0x00000000 */
31682 +/** Enable */
31683 +#define SYS_GPE_PDCFG_COP2_EN 0x04000000
31684 +/** Enable Power Down COP1
31685 +    Ignore this bit as power-gating is not supported for this chip. */
31686 +#define SYS_GPE_PDCFG_COP1 0x02000000
31687 +/* Disable
31688 +#define SYS_GPE_PDCFG_COP1_DIS 0x00000000 */
31689 +/** Enable */
31690 +#define SYS_GPE_PDCFG_COP1_EN 0x02000000
31691 +/** Enable Power Down COP0
31692 +    Ignore this bit as power-gating is not supported for this chip. */
31693 +#define SYS_GPE_PDCFG_COP0 0x01000000
31694 +/* Disable
31695 +#define SYS_GPE_PDCFG_COP0_DIS 0x00000000 */
31696 +/** Enable */
31697 +#define SYS_GPE_PDCFG_COP0_EN 0x01000000
31698 +/** Enable Power Down PE5
31699 +    Ignore this bit as power-gating is not supported for this chip. */
31700 +#define SYS_GPE_PDCFG_PE5 0x00200000
31701 +/* Disable
31702 +#define SYS_GPE_PDCFG_PE5_DIS 0x00000000 */
31703 +/** Enable */
31704 +#define SYS_GPE_PDCFG_PE5_EN 0x00200000
31705 +/** Enable Power Down PE4
31706 +    Ignore this bit as power-gating is not supported for this chip. */
31707 +#define SYS_GPE_PDCFG_PE4 0x00100000
31708 +/* Disable
31709 +#define SYS_GPE_PDCFG_PE4_DIS 0x00000000 */
31710 +/** Enable */
31711 +#define SYS_GPE_PDCFG_PE4_EN 0x00100000
31712 +/** Enable Power Down PE3
31713 +    Ignore this bit as power-gating is not supported for this chip. */
31714 +#define SYS_GPE_PDCFG_PE3 0x00080000
31715 +/* Disable
31716 +#define SYS_GPE_PDCFG_PE3_DIS 0x00000000 */
31717 +/** Enable */
31718 +#define SYS_GPE_PDCFG_PE3_EN 0x00080000
31719 +/** Enable Power Down PE2
31720 +    Ignore this bit as power-gating is not supported for this chip. */
31721 +#define SYS_GPE_PDCFG_PE2 0x00040000
31722 +/* Disable
31723 +#define SYS_GPE_PDCFG_PE2_DIS 0x00000000 */
31724 +/** Enable */
31725 +#define SYS_GPE_PDCFG_PE2_EN 0x00040000
31726 +/** Enable Power Down PE1
31727 +    Ignore this bit as power-gating is not supported for this chip. */
31728 +#define SYS_GPE_PDCFG_PE1 0x00020000
31729 +/* Disable
31730 +#define SYS_GPE_PDCFG_PE1_DIS 0x00000000 */
31731 +/** Enable */
31732 +#define SYS_GPE_PDCFG_PE1_EN 0x00020000
31733 +/** Enable Power Down PE0
31734 +    Ignore this bit as power-gating is not supported for this chip. */
31735 +#define SYS_GPE_PDCFG_PE0 0x00010000
31736 +/* Disable
31737 +#define SYS_GPE_PDCFG_PE0_DIS 0x00000000 */
31738 +/** Enable */
31739 +#define SYS_GPE_PDCFG_PE0_EN 0x00010000
31740 +/** Enable Power Down ARB
31741 +    Ignore this bit as power-gating is not supported for this chip. */
31742 +#define SYS_GPE_PDCFG_ARB 0x00002000
31743 +/* Disable
31744 +#define SYS_GPE_PDCFG_ARB_DIS 0x00000000 */
31745 +/** Enable */
31746 +#define SYS_GPE_PDCFG_ARB_EN 0x00002000
31747 +/** Enable Power Down FSQM
31748 +    Ignore this bit as power-gating is not supported for this chip. */
31749 +#define SYS_GPE_PDCFG_FSQM 0x00001000
31750 +/* Disable
31751 +#define SYS_GPE_PDCFG_FSQM_DIS 0x00000000 */
31752 +/** Enable */
31753 +#define SYS_GPE_PDCFG_FSQM_EN 0x00001000
31754 +/** Enable Power Down TMU
31755 +    Ignore this bit as power-gating is not supported for this chip. */
31756 +#define SYS_GPE_PDCFG_TMU 0x00000800
31757 +/* Disable
31758 +#define SYS_GPE_PDCFG_TMU_DIS 0x00000000 */
31759 +/** Enable */
31760 +#define SYS_GPE_PDCFG_TMU_EN 0x00000800
31761 +/** Enable Power Down MRG
31762 +    Ignore this bit as power-gating is not supported for this chip. */
31763 +#define SYS_GPE_PDCFG_MRG 0x00000400
31764 +/* Disable
31765 +#define SYS_GPE_PDCFG_MRG_DIS 0x00000000 */
31766 +/** Enable */
31767 +#define SYS_GPE_PDCFG_MRG_EN 0x00000400
31768 +/** Enable Power Down DISP
31769 +    Ignore this bit as power-gating is not supported for this chip. */
31770 +#define SYS_GPE_PDCFG_DISP 0x00000200
31771 +/* Disable
31772 +#define SYS_GPE_PDCFG_DISP_DIS 0x00000000 */
31773 +/** Enable */
31774 +#define SYS_GPE_PDCFG_DISP_EN 0x00000200
31775 +/** Enable Power Down IQM
31776 +    Ignore this bit as power-gating is not supported for this chip. */
31777 +#define SYS_GPE_PDCFG_IQM 0x00000100
31778 +/* Disable
31779 +#define SYS_GPE_PDCFG_IQM_DIS 0x00000000 */
31780 +/** Enable */
31781 +#define SYS_GPE_PDCFG_IQM_EN 0x00000100
31782 +/** Enable Power Down CPUE
31783 +    Ignore this bit as power-gating is not supported for this chip. */
31784 +#define SYS_GPE_PDCFG_CPUE 0x00000080
31785 +/* Disable
31786 +#define SYS_GPE_PDCFG_CPUE_DIS 0x00000000 */
31787 +/** Enable */
31788 +#define SYS_GPE_PDCFG_CPUE_EN 0x00000080
31789 +/** Enable Power Down CPUI
31790 +    Ignore this bit as power-gating is not supported for this chip. */
31791 +#define SYS_GPE_PDCFG_CPUI 0x00000040
31792 +/* Disable
31793 +#define SYS_GPE_PDCFG_CPUI_DIS 0x00000000 */
31794 +/** Enable */
31795 +#define SYS_GPE_PDCFG_CPUI_EN 0x00000040
31796 +/** Enable Power Down GPONE
31797 +    Ignore this bit as power-gating is not supported for this chip. */
31798 +#define SYS_GPE_PDCFG_GPONE 0x00000020
31799 +/* Disable
31800 +#define SYS_GPE_PDCFG_GPONE_DIS 0x00000000 */
31801 +/** Enable */
31802 +#define SYS_GPE_PDCFG_GPONE_EN 0x00000020
31803 +/** Enable Power Down GPONI
31804 +    Ignore this bit as power-gating is not supported for this chip. */
31805 +#define SYS_GPE_PDCFG_GPONI 0x00000010
31806 +/* Disable
31807 +#define SYS_GPE_PDCFG_GPONI_DIS 0x00000000 */
31808 +/** Enable */
31809 +#define SYS_GPE_PDCFG_GPONI_EN 0x00000010
31810 +/** Enable Power Down LAN3
31811 +    Ignore this bit as power-gating is not supported for this chip. */
31812 +#define SYS_GPE_PDCFG_LAN3 0x00000008
31813 +/* Disable
31814 +#define SYS_GPE_PDCFG_LAN3_DIS 0x00000000 */
31815 +/** Enable */
31816 +#define SYS_GPE_PDCFG_LAN3_EN 0x00000008
31817 +/** Enable Power Down LAN2
31818 +    Ignore this bit as power-gating is not supported for this chip. */
31819 +#define SYS_GPE_PDCFG_LAN2 0x00000004
31820 +/* Disable
31821 +#define SYS_GPE_PDCFG_LAN2_DIS 0x00000000 */
31822 +/** Enable */
31823 +#define SYS_GPE_PDCFG_LAN2_EN 0x00000004
31824 +/** Enable Power Down LAN1
31825 +    Ignore this bit as power-gating is not supported for this chip. */
31826 +#define SYS_GPE_PDCFG_LAN1 0x00000002
31827 +/* Disable
31828 +#define SYS_GPE_PDCFG_LAN1_DIS 0x00000000 */
31829 +/** Enable */
31830 +#define SYS_GPE_PDCFG_LAN1_EN 0x00000002
31831 +/** Enable Power Down LAN0
31832 +    Ignore this bit as power-gating is not supported for this chip. */
31833 +#define SYS_GPE_PDCFG_LAN0 0x00000001
31834 +/* Disable
31835 +#define SYS_GPE_PDCFG_LAN0_DIS 0x00000000 */
31836 +/** Enable */
31837 +#define SYS_GPE_PDCFG_LAN0_EN 0x00000001
31838 +
31839 +/* Fields of "Sleep Source Configuration Register" */
31840 +/** Sleep/Wakeup Source CPU
31841 +    Selects the CPU access signal as sleep/wakeup source. */
31842 +#define SYS_GPE_SSCFG_CPU 0x00020000
31843 +/* Not selected
31844 +#define SYS_GPE_SSCFG_CPU_NSEL 0x00000000 */
31845 +/** Selected */
31846 +#define SYS_GPE_SSCFG_CPU_SEL 0x00020000
31847 +/** Sleep/Wakeup Source FSQM
31848 +    Selects the FSQM signal as sleep/wakeup source. */
31849 +#define SYS_GPE_SSCFG_FSQM 0x00008000
31850 +/* Not selected
31851 +#define SYS_GPE_SSCFG_FSQM_NSEL 0x00000000 */
31852 +/** Selected */
31853 +#define SYS_GPE_SSCFG_FSQM_SEL 0x00008000
31854 +/** Sleep/Wakeup Source GPONT
31855 +    Selects the FIFO empty signal of the TCONT Request FIFO of port GPON as sleep/wakeup source. */
31856 +#define SYS_GPE_SSCFG_GPONT 0x00002000
31857 +/* Not selected
31858 +#define SYS_GPE_SSCFG_GPONT_NSEL 0x00000000 */
31859 +/** Selected */
31860 +#define SYS_GPE_SSCFG_GPONT_SEL 0x00002000
31861 +/** Sleep/Wakeup Source GPONE
31862 +    Selects the FIFO empty signal of the EGRESS FIFO of port GPON as sleep/wakeup source. */
31863 +#define SYS_GPE_SSCFG_GPONE 0x00001000
31864 +/* Not selected
31865 +#define SYS_GPE_SSCFG_GPONE_NSEL 0x00000000 */
31866 +/** Selected */
31867 +#define SYS_GPE_SSCFG_GPONE_SEL 0x00001000
31868 +/** Sleep/Wakeup Source LAN3E
31869 +    Selects the FIFO empty signal of the EGRESS FIFO of port LAN3 as sleep/wakeup source. */
31870 +#define SYS_GPE_SSCFG_LAN3E 0x00000800
31871 +/* Not selected
31872 +#define SYS_GPE_SSCFG_LAN3E_NSEL 0x00000000 */
31873 +/** Selected */
31874 +#define SYS_GPE_SSCFG_LAN3E_SEL 0x00000800
31875 +/** Sleep/Wakeup Source LAN2E
31876 +    Selects the FIFO empty signal of the EGRESS FIFO of port LAN2 as sleep/wakeup source. */
31877 +#define SYS_GPE_SSCFG_LAN2E 0x00000400
31878 +/* Not selected
31879 +#define SYS_GPE_SSCFG_LAN2E_NSEL 0x00000000 */
31880 +/** Selected */
31881 +#define SYS_GPE_SSCFG_LAN2E_SEL 0x00000400
31882 +/** Sleep/Wakeup Source LAN1E
31883 +    Selects the FIFO empty signal of the EGRESS FIFO of port LAN1 as sleep/wakeup source. */
31884 +#define SYS_GPE_SSCFG_LAN1E 0x00000200
31885 +/* Not selected
31886 +#define SYS_GPE_SSCFG_LAN1E_NSEL 0x00000000 */
31887 +/** Selected */
31888 +#define SYS_GPE_SSCFG_LAN1E_SEL 0x00000200
31889 +/** Sleep/Wakeup Source LAN0E
31890 +    Selects the FIFO empty signal of the EGRESS FIFO of port LAN0 as sleep/wakeup source. */
31891 +#define SYS_GPE_SSCFG_LAN0E 0x00000100
31892 +/* Not selected
31893 +#define SYS_GPE_SSCFG_LAN0E_NSEL 0x00000000 */
31894 +/** Selected */
31895 +#define SYS_GPE_SSCFG_LAN0E_SEL 0x00000100
31896 +/** Sleep/Wakeup Source GPONI
31897 +    Selects the FIFO empty signal of the INGRESS FIFO of port GPON as sleep/wakeup source. */
31898 +#define SYS_GPE_SSCFG_GPONI 0x00000010
31899 +/* Not selected
31900 +#define SYS_GPE_SSCFG_GPONI_NSEL 0x00000000 */
31901 +/** Selected */
31902 +#define SYS_GPE_SSCFG_GPONI_SEL 0x00000010
31903 +/** Sleep/Wakeup Source LAN3I
31904 +    Selects the FIFO empty signal of the INGRESS FIFO of port LAN3 as sleep/wakeup source. */
31905 +#define SYS_GPE_SSCFG_LAN3I 0x00000008
31906 +/* Not selected
31907 +#define SYS_GPE_SSCFG_LAN3I_NSEL 0x00000000 */
31908 +/** Selected */
31909 +#define SYS_GPE_SSCFG_LAN3I_SEL 0x00000008
31910 +/** Sleep/Wakeup Source LAN2I
31911 +    Selects the FIFO empty signal of the INGRESS FIFO of port LAN2 as sleep/wakeup source. */
31912 +#define SYS_GPE_SSCFG_LAN2I 0x00000004
31913 +/* Not selected
31914 +#define SYS_GPE_SSCFG_LAN2I_NSEL 0x00000000 */
31915 +/** Selected */
31916 +#define SYS_GPE_SSCFG_LAN2I_SEL 0x00000004
31917 +/** Sleep/Wakeup Source LAN1I
31918 +    Selects the FIFO empty signal of the INGRESS FIFO of port LAN1 as sleep/wakeup source. */
31919 +#define SYS_GPE_SSCFG_LAN1I 0x00000002
31920 +/* Not selected
31921 +#define SYS_GPE_SSCFG_LAN1I_NSEL 0x00000000 */
31922 +/** Selected */
31923 +#define SYS_GPE_SSCFG_LAN1I_SEL 0x00000002
31924 +/** Sleep/Wakeup Source LAN0I
31925 +    Selects the FIFO empty signal of the INGRESS FIFO of port LAN0 as sleep/wakeup source. */
31926 +#define SYS_GPE_SSCFG_LAN0I 0x00000001
31927 +/* Not selected
31928 +#define SYS_GPE_SSCFG_LAN0I_NSEL 0x00000000 */
31929 +/** Selected */
31930 +#define SYS_GPE_SSCFG_LAN0I_SEL 0x00000001
31931 +
31932 +/* Fields of "Sleep Source Timer Register" */
31933 +/** Sleep Delay Value
31934 +    A HW sleep request is delayed by this value multiplied by 3.2ns before it takes effect. A wakeup request is not delayed but takes effect immediately. Values lower than 256 are limited to 256. */
31935 +#define SYS_GPE_SST_SDV_MASK 0x7FFFFFFF
31936 +/** field offset */
31937 +#define SYS_GPE_SST_SDV_OFFSET 0
31938 +
31939 +/* Fields of "Sleep Destination Status Register" */
31940 +/** Shutoff COP7 on HW Sleep
31941 +    If selected the domain COP7 is shutoff on a hardware sleep request. This domain contains the Coprocessor 7 of the SCE. */
31942 +#define SYS_GPE_SDS_COP7 0x80000000
31943 +/* Not selected
31944 +#define SYS_GPE_SDS_COP7_NSEL 0x00000000 */
31945 +/** Selected */
31946 +#define SYS_GPE_SDS_COP7_SEL 0x80000000
31947 +/** Shutoff COP6 on HW Sleep
31948 +    If selected the domain COP6 is shutoff on a hardware sleep request. This domain contains the Coprocessor 6 of the SCE. */
31949 +#define SYS_GPE_SDS_COP6 0x40000000
31950 +/* Not selected
31951 +#define SYS_GPE_SDS_COP6_NSEL 0x00000000 */
31952 +/** Selected */
31953 +#define SYS_GPE_SDS_COP6_SEL 0x40000000
31954 +/** Shutoff COP5 on HW Sleep
31955 +    If selected the domain COP5 is shutoff on a hardware sleep request. This domain contains the Coprocessor 5 of the SCE. */
31956 +#define SYS_GPE_SDS_COP5 0x20000000
31957 +/* Not selected
31958 +#define SYS_GPE_SDS_COP5_NSEL 0x00000000 */
31959 +/** Selected */
31960 +#define SYS_GPE_SDS_COP5_SEL 0x20000000
31961 +/** Shutoff COP4 on HW Sleep
31962 +    If selected the domain COP4 is shutoff on a hardware sleep request. This domain contains the Coprocessor 4 of the SCE. */
31963 +#define SYS_GPE_SDS_COP4 0x10000000
31964 +/* Not selected
31965 +#define SYS_GPE_SDS_COP4_NSEL 0x00000000 */
31966 +/** Selected */
31967 +#define SYS_GPE_SDS_COP4_SEL 0x10000000
31968 +/** Shutoff COP3 on HW Sleep
31969 +    If selected the domain COP3 is shutoff on a hardware sleep request. This domain contains the Coprocessor 3 of the SCE. */
31970 +#define SYS_GPE_SDS_COP3 0x08000000
31971 +/* Not selected
31972 +#define SYS_GPE_SDS_COP3_NSEL 0x00000000 */
31973 +/** Selected */
31974 +#define SYS_GPE_SDS_COP3_SEL 0x08000000
31975 +/** Shutoff COP2 on HW Sleep
31976 +    If selected the domain COP2 is shutoff on a hardware sleep request. This domain contains the Coprocessor 2 of the SCE. */
31977 +#define SYS_GPE_SDS_COP2 0x04000000
31978 +/* Not selected
31979 +#define SYS_GPE_SDS_COP2_NSEL 0x00000000 */
31980 +/** Selected */
31981 +#define SYS_GPE_SDS_COP2_SEL 0x04000000
31982 +/** Shutoff COP1 on HW Sleep
31983 +    If selected the domain COP1 is shutoff on a hardware sleep request. This domain contains the Coprocessor 1 of the SCE. */
31984 +#define SYS_GPE_SDS_COP1 0x02000000
31985 +/* Not selected
31986 +#define SYS_GPE_SDS_COP1_NSEL 0x00000000 */
31987 +/** Selected */
31988 +#define SYS_GPE_SDS_COP1_SEL 0x02000000
31989 +/** Shutoff COP0 on HW Sleep
31990 +    If selected the domain COP0 is shutoff on a hardware sleep request. This domain contains the Coprocessor 0 of the SCE. */
31991 +#define SYS_GPE_SDS_COP0 0x01000000
31992 +/* Not selected
31993 +#define SYS_GPE_SDS_COP0_NSEL 0x00000000 */
31994 +/** Selected */
31995 +#define SYS_GPE_SDS_COP0_SEL 0x01000000
31996 +/** Shutoff PE5 on HW Sleep
31997 +    If selected the domain PE5 is shutoff on a hardware sleep request. This domain contains the Processing Element 5 of the SCE. */
31998 +#define SYS_GPE_SDS_PE5 0x00200000
31999 +/* Not selected
32000 +#define SYS_GPE_SDS_PE5_NSEL 0x00000000 */
32001 +/** Selected */
32002 +#define SYS_GPE_SDS_PE5_SEL 0x00200000
32003 +/** Shutoff PE4 on HW Sleep
32004 +    If selected the domain PE4 is shutoff on a hardware sleep request. This domain contains the Processing Element 4 of the SCE. */
32005 +#define SYS_GPE_SDS_PE4 0x00100000
32006 +/* Not selected
32007 +#define SYS_GPE_SDS_PE4_NSEL 0x00000000 */
32008 +/** Selected */
32009 +#define SYS_GPE_SDS_PE4_SEL 0x00100000
32010 +/** Shutoff PE3 on HW Sleep
32011 +    If selected the domain PE3 is shutoff on a hardware sleep request. This domain contains the Processing Element 3 of the SCE. */
32012 +#define SYS_GPE_SDS_PE3 0x00080000
32013 +/* Not selected
32014 +#define SYS_GPE_SDS_PE3_NSEL 0x00000000 */
32015 +/** Selected */
32016 +#define SYS_GPE_SDS_PE3_SEL 0x00080000
32017 +/** Shutoff PE2 on HW Sleep
32018 +    If selected the domain PE2 is shutoff on a hardware sleep request. This domain contains the Processing Element 2 of the SCE. */
32019 +#define SYS_GPE_SDS_PE2 0x00040000
32020 +/* Not selected
32021 +#define SYS_GPE_SDS_PE2_NSEL 0x00000000 */
32022 +/** Selected */
32023 +#define SYS_GPE_SDS_PE2_SEL 0x00040000
32024 +/** Shutoff PE1 on HW Sleep
32025 +    If selected the domain PE1 is shutoff on a hardware sleep request. This domain contains the Processing Element 1 of the SCE. */
32026 +#define SYS_GPE_SDS_PE1 0x00020000
32027 +/* Not selected
32028 +#define SYS_GPE_SDS_PE1_NSEL 0x00000000 */
32029 +/** Selected */
32030 +#define SYS_GPE_SDS_PE1_SEL 0x00020000
32031 +/** Shutoff PE0 on HW Sleep
32032 +    If selected the domain PE0 is shutoff on a hardware sleep request. This domain contains the Processing Element 0 of the SCE. */
32033 +#define SYS_GPE_SDS_PE0 0x00010000
32034 +/* Not selected
32035 +#define SYS_GPE_SDS_PE0_NSEL 0x00000000 */
32036 +/** Selected */
32037 +#define SYS_GPE_SDS_PE0_SEL 0x00010000
32038 +/** Shutoff ARB on HW Sleep
32039 +    If selected the domain ARB is shutoff on a hardware sleep request. This domain contains the Arbiter. */
32040 +#define SYS_GPE_SDS_ARB 0x00002000
32041 +/* Not selected
32042 +#define SYS_GPE_SDS_ARB_NSEL 0x00000000 */
32043 +/** Selected */
32044 +#define SYS_GPE_SDS_ARB_SEL 0x00002000
32045 +/** Shutoff FSQM on HW Sleep
32046 +    If selected the domain FSQM is shutoff on a hardware sleep request. This domain contains the FSQM. */
32047 +#define SYS_GPE_SDS_FSQM 0x00001000
32048 +/* Not selected
32049 +#define SYS_GPE_SDS_FSQM_NSEL 0x00000000 */
32050 +/** Selected */
32051 +#define SYS_GPE_SDS_FSQM_SEL 0x00001000
32052 +/** Shutoff TMU on HW Sleep
32053 +    If selected the domain TMU is shutoff on a hardware sleep request. This domain contains the TMU. */
32054 +#define SYS_GPE_SDS_TMU 0x00000800
32055 +/* Not selected
32056 +#define SYS_GPE_SDS_TMU_NSEL 0x00000000 */
32057 +/** Selected */
32058 +#define SYS_GPE_SDS_TMU_SEL 0x00000800
32059 +/** Shutoff MRG on HW Sleep
32060 +    If selected the domain MRG is shutoff on a hardware sleep request. This domain contains the Merger. */
32061 +#define SYS_GPE_SDS_MRG 0x00000400
32062 +/* Not selected
32063 +#define SYS_GPE_SDS_MRG_NSEL 0x00000000 */
32064 +/** Selected */
32065 +#define SYS_GPE_SDS_MRG_SEL 0x00000400
32066 +/** Shutoff DISP on HW Sleep
32067 +    If selected the domain DISP is shutoff on a hardware sleep request. This domain contains the Dispatcher. */
32068 +#define SYS_GPE_SDS_DISP 0x00000200
32069 +/* Not selected
32070 +#define SYS_GPE_SDS_DISP_NSEL 0x00000000 */
32071 +/** Selected */
32072 +#define SYS_GPE_SDS_DISP_SEL 0x00000200
32073 +/** Shutoff IQM on HW Sleep
32074 +    If selected the domain IQM is shutoff on a hardware sleep request. This domain contains the IQM. */
32075 +#define SYS_GPE_SDS_IQM 0x00000100
32076 +/* Not selected
32077 +#define SYS_GPE_SDS_IQM_NSEL 0x00000000 */
32078 +/** Selected */
32079 +#define SYS_GPE_SDS_IQM_SEL 0x00000100
32080 +/** Shutoff CPUE on HW Sleep
32081 +    If selected the domain CPUE is shutoff on a hardware sleep request. This domain contains all parts related to the CPU EGRESS interface. */
32082 +#define SYS_GPE_SDS_CPUE 0x00000080
32083 +/* Not selected
32084 +#define SYS_GPE_SDS_CPUE_NSEL 0x00000000 */
32085 +/** Selected */
32086 +#define SYS_GPE_SDS_CPUE_SEL 0x00000080
32087 +/** Shutoff CPUI on HW Sleep
32088 +    If selected the domain CPUI is shutoff on a hardware sleep request. This domain contains all parts related to the CPU INGRESS interface. */
32089 +#define SYS_GPE_SDS_CPUI 0x00000040
32090 +/* Not selected
32091 +#define SYS_GPE_SDS_CPUI_NSEL 0x00000000 */
32092 +/** Selected */
32093 +#define SYS_GPE_SDS_CPUI_SEL 0x00000040
32094 +/** Shutoff GPONE on HW Sleep
32095 +    If selected the domain GPONE is shutoff on a hardware sleep request. This domain contains all parts related to the GPON (GTC) EGRESS interface. */
32096 +#define SYS_GPE_SDS_GPONE 0x00000020
32097 +/* Not selected
32098 +#define SYS_GPE_SDS_GPONE_NSEL 0x00000000 */
32099 +/** Selected */
32100 +#define SYS_GPE_SDS_GPONE_SEL 0x00000020
32101 +/** Shutoff GPONI on HW Sleep
32102 +    If selected the domain GPONI is shutoff on a hardware sleep request. This domain contains all parts related to the GPON (GTC) INGRESS interface. */
32103 +#define SYS_GPE_SDS_GPONI 0x00000010
32104 +/* Not selected
32105 +#define SYS_GPE_SDS_GPONI_NSEL 0x00000000 */
32106 +/** Selected */
32107 +#define SYS_GPE_SDS_GPONI_SEL 0x00000010
32108 +/** Shutoff LAN3 on HW Sleep
32109 +    If selected the domain LAN3 is shutoff on a hardware sleep request. This domain contains all parts related to the LAN3 interface. */
32110 +#define SYS_GPE_SDS_LAN3 0x00000008
32111 +/* Not selected
32112 +#define SYS_GPE_SDS_LAN3_NSEL 0x00000000 */
32113 +/** Selected */
32114 +#define SYS_GPE_SDS_LAN3_SEL 0x00000008
32115 +/** Shutoff LAN2 on HW Sleep
32116 +    If selected the domain LAN2 is shutoff on a hardware sleep request. This domain contains all parts related to the LAN2 interface. */
32117 +#define SYS_GPE_SDS_LAN2 0x00000004
32118 +/* Not selected
32119 +#define SYS_GPE_SDS_LAN2_NSEL 0x00000000 */
32120 +/** Selected */
32121 +#define SYS_GPE_SDS_LAN2_SEL 0x00000004
32122 +/** Shutoff LAN1 on HW Sleep
32123 +    If selected the domain LAN1 is shutoff on a hardware sleep request. This domain contains all parts related to the LAN1 interface. */
32124 +#define SYS_GPE_SDS_LAN1 0x00000002
32125 +/* Not selected
32126 +#define SYS_GPE_SDS_LAN1_NSEL 0x00000000 */
32127 +/** Selected */
32128 +#define SYS_GPE_SDS_LAN1_SEL 0x00000002
32129 +/** Shutoff LAN0 on HW Sleep
32130 +    If selected the domain LAN0 is shutoff on a hardware sleep request. This domain contains all parts related to the LAN0 interface. */
32131 +#define SYS_GPE_SDS_LAN0 0x00000001
32132 +/* Not selected
32133 +#define SYS_GPE_SDS_LAN0_NSEL 0x00000000 */
32134 +/** Selected */
32135 +#define SYS_GPE_SDS_LAN0_SEL 0x00000001
32136 +
32137 +/* Fields of "Sleep Destination Set Register" */
32138 +/** Set Sleep Selection COP7
32139 +    Sets the selection bit for domain COP7This domain contains the Coprocessor 7 of the SCE. */
32140 +#define SYS_GPE_SDSET_COP7 0x80000000
32141 +/* No-Operation
32142 +#define SYS_GPE_SDSET_COP7_NOP 0x00000000 */
32143 +/** Set */
32144 +#define SYS_GPE_SDSET_COP7_SET 0x80000000
32145 +/** Set Sleep Selection COP6
32146 +    Sets the selection bit for domain COP6This domain contains the Coprocessor 6 of the SCE. */
32147 +#define SYS_GPE_SDSET_COP6 0x40000000
32148 +/* No-Operation
32149 +#define SYS_GPE_SDSET_COP6_NOP 0x00000000 */
32150 +/** Set */
32151 +#define SYS_GPE_SDSET_COP6_SET 0x40000000
32152 +/** Set Sleep Selection COP5
32153 +    Sets the selection bit for domain COP5This domain contains the Coprocessor 5 of the SCE. */
32154 +#define SYS_GPE_SDSET_COP5 0x20000000
32155 +/* No-Operation
32156 +#define SYS_GPE_SDSET_COP5_NOP 0x00000000 */
32157 +/** Set */
32158 +#define SYS_GPE_SDSET_COP5_SET 0x20000000
32159 +/** Set Sleep Selection COP4
32160 +    Sets the selection bit for domain COP4This domain contains the Coprocessor 4 of the SCE. */
32161 +#define SYS_GPE_SDSET_COP4 0x10000000
32162 +/* No-Operation
32163 +#define SYS_GPE_SDSET_COP4_NOP 0x00000000 */
32164 +/** Set */
32165 +#define SYS_GPE_SDSET_COP4_SET 0x10000000
32166 +/** Set Sleep Selection COP3
32167 +    Sets the selection bit for domain COP3This domain contains the Coprocessor 3 of the SCE. */
32168 +#define SYS_GPE_SDSET_COP3 0x08000000
32169 +/* No-Operation
32170 +#define SYS_GPE_SDSET_COP3_NOP 0x00000000 */
32171 +/** Set */
32172 +#define SYS_GPE_SDSET_COP3_SET 0x08000000
32173 +/** Set Sleep Selection COP2
32174 +    Sets the selection bit for domain COP2This domain contains the Coprocessor 2 of the SCE. */
32175 +#define SYS_GPE_SDSET_COP2 0x04000000
32176 +/* No-Operation
32177 +#define SYS_GPE_SDSET_COP2_NOP 0x00000000 */
32178 +/** Set */
32179 +#define SYS_GPE_SDSET_COP2_SET 0x04000000
32180 +/** Set Sleep Selection COP1
32181 +    Sets the selection bit for domain COP1This domain contains the Coprocessor 1 of the SCE. */
32182 +#define SYS_GPE_SDSET_COP1 0x02000000
32183 +/* No-Operation
32184 +#define SYS_GPE_SDSET_COP1_NOP 0x00000000 */
32185 +/** Set */
32186 +#define SYS_GPE_SDSET_COP1_SET 0x02000000
32187 +/** Set Sleep Selection COP0
32188 +    Sets the selection bit for domain COP0This domain contains the Coprocessor 0 of the SCE. */
32189 +#define SYS_GPE_SDSET_COP0 0x01000000
32190 +/* No-Operation
32191 +#define SYS_GPE_SDSET_COP0_NOP 0x00000000 */
32192 +/** Set */
32193 +#define SYS_GPE_SDSET_COP0_SET 0x01000000
32194 +/** Set Sleep Selection PE5
32195 +    Sets the selection bit for domain PE5This domain contains the Processing Element 5 of the SCE. */
32196 +#define SYS_GPE_SDSET_PE5 0x00200000
32197 +/* No-Operation
32198 +#define SYS_GPE_SDSET_PE5_NOP 0x00000000 */
32199 +/** Set */
32200 +#define SYS_GPE_SDSET_PE5_SET 0x00200000
32201 +/** Set Sleep Selection PE4
32202 +    Sets the selection bit for domain PE4This domain contains the Processing Element 4 of the SCE. */
32203 +#define SYS_GPE_SDSET_PE4 0x00100000
32204 +/* No-Operation
32205 +#define SYS_GPE_SDSET_PE4_NOP 0x00000000 */
32206 +/** Set */
32207 +#define SYS_GPE_SDSET_PE4_SET 0x00100000
32208 +/** Set Sleep Selection PE3
32209 +    Sets the selection bit for domain PE3This domain contains the Processing Element 3 of the SCE. */
32210 +#define SYS_GPE_SDSET_PE3 0x00080000
32211 +/* No-Operation
32212 +#define SYS_GPE_SDSET_PE3_NOP 0x00000000 */
32213 +/** Set */
32214 +#define SYS_GPE_SDSET_PE3_SET 0x00080000
32215 +/** Set Sleep Selection PE2
32216 +    Sets the selection bit for domain PE2This domain contains the Processing Element 2 of the SCE. */
32217 +#define SYS_GPE_SDSET_PE2 0x00040000
32218 +/* No-Operation
32219 +#define SYS_GPE_SDSET_PE2_NOP 0x00000000 */
32220 +/** Set */
32221 +#define SYS_GPE_SDSET_PE2_SET 0x00040000
32222 +/** Set Sleep Selection PE1
32223 +    Sets the selection bit for domain PE1This domain contains the Processing Element 1 of the SCE. */
32224 +#define SYS_GPE_SDSET_PE1 0x00020000
32225 +/* No-Operation
32226 +#define SYS_GPE_SDSET_PE1_NOP 0x00000000 */
32227 +/** Set */
32228 +#define SYS_GPE_SDSET_PE1_SET 0x00020000
32229 +/** Set Sleep Selection PE0
32230 +    Sets the selection bit for domain PE0This domain contains the Processing Element 0 of the SCE. */
32231 +#define SYS_GPE_SDSET_PE0 0x00010000
32232 +/* No-Operation
32233 +#define SYS_GPE_SDSET_PE0_NOP 0x00000000 */
32234 +/** Set */
32235 +#define SYS_GPE_SDSET_PE0_SET 0x00010000
32236 +/** Set Sleep Selection ARB
32237 +    Sets the selection bit for domain ARBThis domain contains the Arbiter. */
32238 +#define SYS_GPE_SDSET_ARB 0x00002000
32239 +/* No-Operation
32240 +#define SYS_GPE_SDSET_ARB_NOP 0x00000000 */
32241 +/** Set */
32242 +#define SYS_GPE_SDSET_ARB_SET 0x00002000
32243 +/** Set Sleep Selection FSQM
32244 +    Sets the selection bit for domain FSQMThis domain contains the FSQM. */
32245 +#define SYS_GPE_SDSET_FSQM 0x00001000
32246 +/* No-Operation
32247 +#define SYS_GPE_SDSET_FSQM_NOP 0x00000000 */
32248 +/** Set */
32249 +#define SYS_GPE_SDSET_FSQM_SET 0x00001000
32250 +/** Set Sleep Selection TMU
32251 +    Sets the selection bit for domain TMUThis domain contains the TMU. */
32252 +#define SYS_GPE_SDSET_TMU 0x00000800
32253 +/* No-Operation
32254 +#define SYS_GPE_SDSET_TMU_NOP 0x00000000 */
32255 +/** Set */
32256 +#define SYS_GPE_SDSET_TMU_SET 0x00000800
32257 +/** Set Sleep Selection MRG
32258 +    Sets the selection bit for domain MRGThis domain contains the Merger. */
32259 +#define SYS_GPE_SDSET_MRG 0x00000400
32260 +/* No-Operation
32261 +#define SYS_GPE_SDSET_MRG_NOP 0x00000000 */
32262 +/** Set */
32263 +#define SYS_GPE_SDSET_MRG_SET 0x00000400
32264 +/** Set Sleep Selection DISP
32265 +    Sets the selection bit for domain DISPThis domain contains the Dispatcher. */
32266 +#define SYS_GPE_SDSET_DISP 0x00000200
32267 +/* No-Operation
32268 +#define SYS_GPE_SDSET_DISP_NOP 0x00000000 */
32269 +/** Set */
32270 +#define SYS_GPE_SDSET_DISP_SET 0x00000200
32271 +/** Set Sleep Selection IQM
32272 +    Sets the selection bit for domain IQMThis domain contains the IQM. */
32273 +#define SYS_GPE_SDSET_IQM 0x00000100
32274 +/* No-Operation
32275 +#define SYS_GPE_SDSET_IQM_NOP 0x00000000 */
32276 +/** Set */
32277 +#define SYS_GPE_SDSET_IQM_SET 0x00000100
32278 +/** Set Sleep Selection CPUE
32279 +    Sets the selection bit for domain CPUEThis domain contains all parts related to the CPU EGRESS interface. */
32280 +#define SYS_GPE_SDSET_CPUE 0x00000080
32281 +/* No-Operation
32282 +#define SYS_GPE_SDSET_CPUE_NOP 0x00000000 */
32283 +/** Set */
32284 +#define SYS_GPE_SDSET_CPUE_SET 0x00000080
32285 +/** Set Sleep Selection CPUI
32286 +    Sets the selection bit for domain CPUIThis domain contains all parts related to the CPU INGRESS interface. */
32287 +#define SYS_GPE_SDSET_CPUI 0x00000040
32288 +/* No-Operation
32289 +#define SYS_GPE_SDSET_CPUI_NOP 0x00000000 */
32290 +/** Set */
32291 +#define SYS_GPE_SDSET_CPUI_SET 0x00000040
32292 +/** Set Sleep Selection GPONE
32293 +    Sets the selection bit for domain GPONEThis domain contains all parts related to the GPON (GTC) EGRESS interface. */
32294 +#define SYS_GPE_SDSET_GPONE 0x00000020
32295 +/* No-Operation
32296 +#define SYS_GPE_SDSET_GPONE_NOP 0x00000000 */
32297 +/** Set */
32298 +#define SYS_GPE_SDSET_GPONE_SET 0x00000020
32299 +/** Set Sleep Selection GPONI
32300 +    Sets the selection bit for domain GPONIThis domain contains all parts related to the GPON (GTC) INGRESS interface. */
32301 +#define SYS_GPE_SDSET_GPONI 0x00000010
32302 +/* No-Operation
32303 +#define SYS_GPE_SDSET_GPONI_NOP 0x00000000 */
32304 +/** Set */
32305 +#define SYS_GPE_SDSET_GPONI_SET 0x00000010
32306 +/** Set Sleep Selection LAN3
32307 +    Sets the selection bit for domain LAN3This domain contains all parts related to the LAN3 interface. */
32308 +#define SYS_GPE_SDSET_LAN3 0x00000008
32309 +/* No-Operation
32310 +#define SYS_GPE_SDSET_LAN3_NOP 0x00000000 */
32311 +/** Set */
32312 +#define SYS_GPE_SDSET_LAN3_SET 0x00000008
32313 +/** Set Sleep Selection LAN2
32314 +    Sets the selection bit for domain LAN2This domain contains all parts related to the LAN2 interface. */
32315 +#define SYS_GPE_SDSET_LAN2 0x00000004
32316 +/* No-Operation
32317 +#define SYS_GPE_SDSET_LAN2_NOP 0x00000000 */
32318 +/** Set */
32319 +#define SYS_GPE_SDSET_LAN2_SET 0x00000004
32320 +/** Set Sleep Selection LAN1
32321 +    Sets the selection bit for domain LAN1This domain contains all parts related to the LAN1 interface. */
32322 +#define SYS_GPE_SDSET_LAN1 0x00000002
32323 +/* No-Operation
32324 +#define SYS_GPE_SDSET_LAN1_NOP 0x00000000 */
32325 +/** Set */
32326 +#define SYS_GPE_SDSET_LAN1_SET 0x00000002
32327 +/** Set Sleep Selection LAN0
32328 +    Sets the selection bit for domain LAN0This domain contains all parts related to the LAN0 interface. */
32329 +#define SYS_GPE_SDSET_LAN0 0x00000001
32330 +/* No-Operation
32331 +#define SYS_GPE_SDSET_LAN0_NOP 0x00000000 */
32332 +/** Set */
32333 +#define SYS_GPE_SDSET_LAN0_SET 0x00000001
32334 +
32335 +/* Fields of "Sleep Destination Clear Register" */
32336 +/** Clear Sleep Selection COP7
32337 +    Clears the selection bit for domain COP7This domain contains the Coprocessor 7 of the SCE. */
32338 +#define SYS_GPE_SDCLR_COP7 0x80000000
32339 +/* No-Operation
32340 +#define SYS_GPE_SDCLR_COP7_NOP 0x00000000 */
32341 +/** Clear */
32342 +#define SYS_GPE_SDCLR_COP7_CLR 0x80000000
32343 +/** Clear Sleep Selection COP6
32344 +    Clears the selection bit for domain COP6This domain contains the Coprocessor 6 of the SCE. */
32345 +#define SYS_GPE_SDCLR_COP6 0x40000000
32346 +/* No-Operation
32347 +#define SYS_GPE_SDCLR_COP6_NOP 0x00000000 */
32348 +/** Clear */
32349 +#define SYS_GPE_SDCLR_COP6_CLR 0x40000000
32350 +/** Clear Sleep Selection COP5
32351 +    Clears the selection bit for domain COP5This domain contains the Coprocessor 5 of the SCE. */
32352 +#define SYS_GPE_SDCLR_COP5 0x20000000
32353 +/* No-Operation
32354 +#define SYS_GPE_SDCLR_COP5_NOP 0x00000000 */
32355 +/** Clear */
32356 +#define SYS_GPE_SDCLR_COP5_CLR 0x20000000
32357 +/** Clear Sleep Selection COP4
32358 +    Clears the selection bit for domain COP4This domain contains the Coprocessor 4 of the SCE. */
32359 +#define SYS_GPE_SDCLR_COP4 0x10000000
32360 +/* No-Operation
32361 +#define SYS_GPE_SDCLR_COP4_NOP 0x00000000 */
32362 +/** Clear */
32363 +#define SYS_GPE_SDCLR_COP4_CLR 0x10000000
32364 +/** Clear Sleep Selection COP3
32365 +    Clears the selection bit for domain COP3This domain contains the Coprocessor 3 of the SCE. */
32366 +#define SYS_GPE_SDCLR_COP3 0x08000000
32367 +/* No-Operation
32368 +#define SYS_GPE_SDCLR_COP3_NOP 0x00000000 */
32369 +/** Clear */
32370 +#define SYS_GPE_SDCLR_COP3_CLR 0x08000000
32371 +/** Clear Sleep Selection COP2
32372 +    Clears the selection bit for domain COP2This domain contains the Coprocessor 2 of the SCE. */
32373 +#define SYS_GPE_SDCLR_COP2 0x04000000
32374 +/* No-Operation
32375 +#define SYS_GPE_SDCLR_COP2_NOP 0x00000000 */
32376 +/** Clear */
32377 +#define SYS_GPE_SDCLR_COP2_CLR 0x04000000
32378 +/** Clear Sleep Selection COP1
32379 +    Clears the selection bit for domain COP1This domain contains the Coprocessor 1 of the SCE. */
32380 +#define SYS_GPE_SDCLR_COP1 0x02000000
32381 +/* No-Operation
32382 +#define SYS_GPE_SDCLR_COP1_NOP 0x00000000 */
32383 +/** Clear */
32384 +#define SYS_GPE_SDCLR_COP1_CLR 0x02000000
32385 +/** Clear Sleep Selection COP0
32386 +    Clears the selection bit for domain COP0This domain contains the Coprocessor 0 of the SCE. */
32387 +#define SYS_GPE_SDCLR_COP0 0x01000000
32388 +/* No-Operation
32389 +#define SYS_GPE_SDCLR_COP0_NOP 0x00000000 */
32390 +/** Clear */
32391 +#define SYS_GPE_SDCLR_COP0_CLR 0x01000000
32392 +/** Clear Sleep Selection PE5
32393 +    Clears the selection bit for domain PE5This domain contains the Processing Element 5 of the SCE. */
32394 +#define SYS_GPE_SDCLR_PE5 0x00200000
32395 +/* No-Operation
32396 +#define SYS_GPE_SDCLR_PE5_NOP 0x00000000 */
32397 +/** Clear */
32398 +#define SYS_GPE_SDCLR_PE5_CLR 0x00200000
32399 +/** Clear Sleep Selection PE4
32400 +    Clears the selection bit for domain PE4This domain contains the Processing Element 4 of the SCE. */
32401 +#define SYS_GPE_SDCLR_PE4 0x00100000
32402 +/* No-Operation
32403 +#define SYS_GPE_SDCLR_PE4_NOP 0x00000000 */
32404 +/** Clear */
32405 +#define SYS_GPE_SDCLR_PE4_CLR 0x00100000
32406 +/** Clear Sleep Selection PE3
32407 +    Clears the selection bit for domain PE3This domain contains the Processing Element 3 of the SCE. */
32408 +#define SYS_GPE_SDCLR_PE3 0x00080000
32409 +/* No-Operation
32410 +#define SYS_GPE_SDCLR_PE3_NOP 0x00000000 */
32411 +/** Clear */
32412 +#define SYS_GPE_SDCLR_PE3_CLR 0x00080000
32413 +/** Clear Sleep Selection PE2
32414 +    Clears the selection bit for domain PE2This domain contains the Processing Element 2 of the SCE. */
32415 +#define SYS_GPE_SDCLR_PE2 0x00040000
32416 +/* No-Operation
32417 +#define SYS_GPE_SDCLR_PE2_NOP 0x00000000 */
32418 +/** Clear */
32419 +#define SYS_GPE_SDCLR_PE2_CLR 0x00040000
32420 +/** Clear Sleep Selection PE1
32421 +    Clears the selection bit for domain PE1This domain contains the Processing Element 1 of the SCE. */
32422 +#define SYS_GPE_SDCLR_PE1 0x00020000
32423 +/* No-Operation
32424 +#define SYS_GPE_SDCLR_PE1_NOP 0x00000000 */
32425 +/** Clear */
32426 +#define SYS_GPE_SDCLR_PE1_CLR 0x00020000
32427 +/** Clear Sleep Selection PE0
32428 +    Clears the selection bit for domain PE0This domain contains the Processing Element 0 of the SCE. */
32429 +#define SYS_GPE_SDCLR_PE0 0x00010000
32430 +/* No-Operation
32431 +#define SYS_GPE_SDCLR_PE0_NOP 0x00000000 */
32432 +/** Clear */
32433 +#define SYS_GPE_SDCLR_PE0_CLR 0x00010000
32434 +/** Clear Sleep Selection ARB
32435 +    Clears the selection bit for domain ARBThis domain contains the Arbiter. */
32436 +#define SYS_GPE_SDCLR_ARB 0x00002000
32437 +/* No-Operation
32438 +#define SYS_GPE_SDCLR_ARB_NOP 0x00000000 */
32439 +/** Clear */
32440 +#define SYS_GPE_SDCLR_ARB_CLR 0x00002000
32441 +/** Clear Sleep Selection FSQM
32442 +    Clears the selection bit for domain FSQMThis domain contains the FSQM. */
32443 +#define SYS_GPE_SDCLR_FSQM 0x00001000
32444 +/* No-Operation
32445 +#define SYS_GPE_SDCLR_FSQM_NOP 0x00000000 */
32446 +/** Clear */
32447 +#define SYS_GPE_SDCLR_FSQM_CLR 0x00001000
32448 +/** Clear Sleep Selection TMU
32449 +    Clears the selection bit for domain TMUThis domain contains the TMU. */
32450 +#define SYS_GPE_SDCLR_TMU 0x00000800
32451 +/* No-Operation
32452 +#define SYS_GPE_SDCLR_TMU_NOP 0x00000000 */
32453 +/** Clear */
32454 +#define SYS_GPE_SDCLR_TMU_CLR 0x00000800
32455 +/** Clear Sleep Selection MRG
32456 +    Clears the selection bit for domain MRGThis domain contains the Merger. */
32457 +#define SYS_GPE_SDCLR_MRG 0x00000400
32458 +/* No-Operation
32459 +#define SYS_GPE_SDCLR_MRG_NOP 0x00000000 */
32460 +/** Clear */
32461 +#define SYS_GPE_SDCLR_MRG_CLR 0x00000400
32462 +/** Clear Sleep Selection DISP
32463 +    Clears the selection bit for domain DISPThis domain contains the Dispatcher. */
32464 +#define SYS_GPE_SDCLR_DISP 0x00000200
32465 +/* No-Operation
32466 +#define SYS_GPE_SDCLR_DISP_NOP 0x00000000 */
32467 +/** Clear */
32468 +#define SYS_GPE_SDCLR_DISP_CLR 0x00000200
32469 +/** Clear Sleep Selection IQM
32470 +    Clears the selection bit for domain IQMThis domain contains the IQM. */
32471 +#define SYS_GPE_SDCLR_IQM 0x00000100
32472 +/* No-Operation
32473 +#define SYS_GPE_SDCLR_IQM_NOP 0x00000000 */
32474 +/** Clear */
32475 +#define SYS_GPE_SDCLR_IQM_CLR 0x00000100
32476 +/** Clear Sleep Selection CPUE
32477 +    Clears the selection bit for domain CPUEThis domain contains all parts related to the CPU EGRESS interface. */
32478 +#define SYS_GPE_SDCLR_CPUE 0x00000080
32479 +/* No-Operation
32480 +#define SYS_GPE_SDCLR_CPUE_NOP 0x00000000 */
32481 +/** Clear */
32482 +#define SYS_GPE_SDCLR_CPUE_CLR 0x00000080
32483 +/** Clear Sleep Selection CPUI
32484 +    Clears the selection bit for domain CPUIThis domain contains all parts related to the CPU INGRESS interface. */
32485 +#define SYS_GPE_SDCLR_CPUI 0x00000040
32486 +/* No-Operation
32487 +#define SYS_GPE_SDCLR_CPUI_NOP 0x00000000 */
32488 +/** Clear */
32489 +#define SYS_GPE_SDCLR_CPUI_CLR 0x00000040
32490 +/** Clear Sleep Selection GPONE
32491 +    Clears the selection bit for domain GPONEThis domain contains all parts related to the GPON (GTC) EGRESS interface. */
32492 +#define SYS_GPE_SDCLR_GPONE 0x00000020
32493 +/* No-Operation
32494 +#define SYS_GPE_SDCLR_GPONE_NOP 0x00000000 */
32495 +/** Clear */
32496 +#define SYS_GPE_SDCLR_GPONE_CLR 0x00000020
32497 +/** Clear Sleep Selection GPONI
32498 +    Clears the selection bit for domain GPONIThis domain contains all parts related to the GPON (GTC) INGRESS interface. */
32499 +#define SYS_GPE_SDCLR_GPONI 0x00000010
32500 +/* No-Operation
32501 +#define SYS_GPE_SDCLR_GPONI_NOP 0x00000000 */
32502 +/** Clear */
32503 +#define SYS_GPE_SDCLR_GPONI_CLR 0x00000010
32504 +/** Clear Sleep Selection LAN3
32505 +    Clears the selection bit for domain LAN3This domain contains all parts related to the LAN3 interface. */
32506 +#define SYS_GPE_SDCLR_LAN3 0x00000008
32507 +/* No-Operation
32508 +#define SYS_GPE_SDCLR_LAN3_NOP 0x00000000 */
32509 +/** Clear */
32510 +#define SYS_GPE_SDCLR_LAN3_CLR 0x00000008
32511 +/** Clear Sleep Selection LAN2
32512 +    Clears the selection bit for domain LAN2This domain contains all parts related to the LAN2 interface. */
32513 +#define SYS_GPE_SDCLR_LAN2 0x00000004
32514 +/* No-Operation
32515 +#define SYS_GPE_SDCLR_LAN2_NOP 0x00000000 */
32516 +/** Clear */
32517 +#define SYS_GPE_SDCLR_LAN2_CLR 0x00000004
32518 +/** Clear Sleep Selection LAN1
32519 +    Clears the selection bit for domain LAN1This domain contains all parts related to the LAN1 interface. */
32520 +#define SYS_GPE_SDCLR_LAN1 0x00000002
32521 +/* No-Operation
32522 +#define SYS_GPE_SDCLR_LAN1_NOP 0x00000000 */
32523 +/** Clear */
32524 +#define SYS_GPE_SDCLR_LAN1_CLR 0x00000002
32525 +/** Clear Sleep Selection LAN0
32526 +    Clears the selection bit for domain LAN0This domain contains all parts related to the LAN0 interface. */
32527 +#define SYS_GPE_SDCLR_LAN0 0x00000001
32528 +/* No-Operation
32529 +#define SYS_GPE_SDCLR_LAN0_NOP 0x00000000 */
32530 +/** Clear */
32531 +#define SYS_GPE_SDCLR_LAN0_CLR 0x00000001
32532 +
32533 +/* Fields of "IRNCS Capture Register" */
32534 +/** FSQM wakeup request
32535 +    The FSQM submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32536 +#define SYS_GPE_IRNCSCR_FSQMWR 0x80000000
32537 +/* Nothing
32538 +#define SYS_GPE_IRNCSCR_FSQMWR_NULL 0x00000000 */
32539 +/** Write: Acknowledge the interrupt. */
32540 +#define SYS_GPE_IRNCSCR_FSQMWR_INTACK 0x80000000
32541 +/** Read: Interrupt occurred. */
32542 +#define SYS_GPE_IRNCSCR_FSQMWR_INTOCC 0x80000000
32543 +/** GPONT wakeup request
32544 +    The TCONT Request FIFO of port GPON submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32545 +#define SYS_GPE_IRNCSCR_GPONTWR 0x20000000
32546 +/* Nothing
32547 +#define SYS_GPE_IRNCSCR_GPONTWR_NULL 0x00000000 */
32548 +/** Write: Acknowledge the interrupt. */
32549 +#define SYS_GPE_IRNCSCR_GPONTWR_INTACK 0x20000000
32550 +/** Read: Interrupt occurred. */
32551 +#define SYS_GPE_IRNCSCR_GPONTWR_INTOCC 0x20000000
32552 +/** GPONE wakeup request
32553 +    The EGRESS FIFO of port GPON submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32554 +#define SYS_GPE_IRNCSCR_GPONEWR 0x10000000
32555 +/* Nothing
32556 +#define SYS_GPE_IRNCSCR_GPONEWR_NULL 0x00000000 */
32557 +/** Write: Acknowledge the interrupt. */
32558 +#define SYS_GPE_IRNCSCR_GPONEWR_INTACK 0x10000000
32559 +/** Read: Interrupt occurred. */
32560 +#define SYS_GPE_IRNCSCR_GPONEWR_INTOCC 0x10000000
32561 +/** LAN3E wakeup request
32562 +    The EGRESS FIFO of port LAN3 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32563 +#define SYS_GPE_IRNCSCR_LAN3EWR 0x08000000
32564 +/* Nothing
32565 +#define SYS_GPE_IRNCSCR_LAN3EWR_NULL 0x00000000 */
32566 +/** Write: Acknowledge the interrupt. */
32567 +#define SYS_GPE_IRNCSCR_LAN3EWR_INTACK 0x08000000
32568 +/** Read: Interrupt occurred. */
32569 +#define SYS_GPE_IRNCSCR_LAN3EWR_INTOCC 0x08000000
32570 +/** LAN2E wakeup requestThe ENGRESS FIFO of port LAN2 submitted a wakeup request.
32571 +    This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32572 +#define SYS_GPE_IRNCSCR_LAN2EWR 0x04000000
32573 +/* Nothing
32574 +#define SYS_GPE_IRNCSCR_LAN2EWR_NULL 0x00000000 */
32575 +/** Write: Acknowledge the interrupt. */
32576 +#define SYS_GPE_IRNCSCR_LAN2EWR_INTACK 0x04000000
32577 +/** Read: Interrupt occurred. */
32578 +#define SYS_GPE_IRNCSCR_LAN2EWR_INTOCC 0x04000000
32579 +/** LAN1E wakeup request
32580 +    The EGRESS FIFO of port LAN1 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32581 +#define SYS_GPE_IRNCSCR_LAN1EWR 0x02000000
32582 +/* Nothing
32583 +#define SYS_GPE_IRNCSCR_LAN1EWR_NULL 0x00000000 */
32584 +/** Write: Acknowledge the interrupt. */
32585 +#define SYS_GPE_IRNCSCR_LAN1EWR_INTACK 0x02000000
32586 +/** Read: Interrupt occurred. */
32587 +#define SYS_GPE_IRNCSCR_LAN1EWR_INTOCC 0x02000000
32588 +/** LAN0E wakeup request
32589 +    The EGRESS FIFO of port LAN0 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32590 +#define SYS_GPE_IRNCSCR_LAN0EWR 0x01000000
32591 +/* Nothing
32592 +#define SYS_GPE_IRNCSCR_LAN0EWR_NULL 0x00000000 */
32593 +/** Write: Acknowledge the interrupt. */
32594 +#define SYS_GPE_IRNCSCR_LAN0EWR_INTACK 0x01000000
32595 +/** Read: Interrupt occurred. */
32596 +#define SYS_GPE_IRNCSCR_LAN0EWR_INTOCC 0x01000000
32597 +/** GPONI wakeup request
32598 +    The INGRESS FIFO of port GPON submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32599 +#define SYS_GPE_IRNCSCR_GPONIWR 0x00100000
32600 +/* Nothing
32601 +#define SYS_GPE_IRNCSCR_GPONIWR_NULL 0x00000000 */
32602 +/** Write: Acknowledge the interrupt. */
32603 +#define SYS_GPE_IRNCSCR_GPONIWR_INTACK 0x00100000
32604 +/** Read: Interrupt occurred. */
32605 +#define SYS_GPE_IRNCSCR_GPONIWR_INTOCC 0x00100000
32606 +/** LAN3I wakeup request
32607 +    The INGRESS FIFO of port LAN3 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32608 +#define SYS_GPE_IRNCSCR_LAN3IWR 0x00080000
32609 +/* Nothing
32610 +#define SYS_GPE_IRNCSCR_LAN3IWR_NULL 0x00000000 */
32611 +/** Write: Acknowledge the interrupt. */
32612 +#define SYS_GPE_IRNCSCR_LAN3IWR_INTACK 0x00080000
32613 +/** Read: Interrupt occurred. */
32614 +#define SYS_GPE_IRNCSCR_LAN3IWR_INTOCC 0x00080000
32615 +/** LAN2I wakeup request
32616 +    The INGRESS FIFO of port LAN2 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32617 +#define SYS_GPE_IRNCSCR_LAN2IWR 0x00040000
32618 +/* Nothing
32619 +#define SYS_GPE_IRNCSCR_LAN2IWR_NULL 0x00000000 */
32620 +/** Write: Acknowledge the interrupt. */
32621 +#define SYS_GPE_IRNCSCR_LAN2IWR_INTACK 0x00040000
32622 +/** Read: Interrupt occurred. */
32623 +#define SYS_GPE_IRNCSCR_LAN2IWR_INTOCC 0x00040000
32624 +/** LAN1I wakeup request
32625 +    The INGRESS FIFO of port LAN1 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32626 +#define SYS_GPE_IRNCSCR_LAN1IWR 0x00020000
32627 +/* Nothing
32628 +#define SYS_GPE_IRNCSCR_LAN1IWR_NULL 0x00000000 */
32629 +/** Write: Acknowledge the interrupt. */
32630 +#define SYS_GPE_IRNCSCR_LAN1IWR_INTACK 0x00020000
32631 +/** Read: Interrupt occurred. */
32632 +#define SYS_GPE_IRNCSCR_LAN1IWR_INTOCC 0x00020000
32633 +/** LAN0I wakeup request
32634 +    The INGRESS FIFO of port LAN0 submitted a wakeup request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32635 +#define SYS_GPE_IRNCSCR_LAN0IWR 0x00010000
32636 +/* Nothing
32637 +#define SYS_GPE_IRNCSCR_LAN0IWR_NULL 0x00000000 */
32638 +/** Write: Acknowledge the interrupt. */
32639 +#define SYS_GPE_IRNCSCR_LAN0IWR_INTACK 0x00010000
32640 +/** Read: Interrupt occurred. */
32641 +#define SYS_GPE_IRNCSCR_LAN0IWR_INTOCC 0x00010000
32642 +/** FSQM sleep request
32643 +    The FSQM submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32644 +#define SYS_GPE_IRNCSCR_FSQMSR 0x00008000
32645 +/* Nothing
32646 +#define SYS_GPE_IRNCSCR_FSQMSR_NULL 0x00000000 */
32647 +/** Write: Acknowledge the interrupt. */
32648 +#define SYS_GPE_IRNCSCR_FSQMSR_INTACK 0x00008000
32649 +/** Read: Interrupt occurred. */
32650 +#define SYS_GPE_IRNCSCR_FSQMSR_INTOCC 0x00008000
32651 +/** GPONT sleep request
32652 +    The TCONT Request FIFO of port GPON submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32653 +#define SYS_GPE_IRNCSCR_GPONTSR 0x00002000
32654 +/* Nothing
32655 +#define SYS_GPE_IRNCSCR_GPONTSR_NULL 0x00000000 */
32656 +/** Write: Acknowledge the interrupt. */
32657 +#define SYS_GPE_IRNCSCR_GPONTSR_INTACK 0x00002000
32658 +/** Read: Interrupt occurred. */
32659 +#define SYS_GPE_IRNCSCR_GPONTSR_INTOCC 0x00002000
32660 +/** GPONE sleep request
32661 +    The EGRESS FIFO of port GPON submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32662 +#define SYS_GPE_IRNCSCR_GPONESR 0x00001000
32663 +/* Nothing
32664 +#define SYS_GPE_IRNCSCR_GPONESR_NULL 0x00000000 */
32665 +/** Write: Acknowledge the interrupt. */
32666 +#define SYS_GPE_IRNCSCR_GPONESR_INTACK 0x00001000
32667 +/** Read: Interrupt occurred. */
32668 +#define SYS_GPE_IRNCSCR_GPONESR_INTOCC 0x00001000
32669 +/** LAN3E sleep request
32670 +    The EGRESS FIFO of port LAN3 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32671 +#define SYS_GPE_IRNCSCR_LAN3ESR 0x00000800
32672 +/* Nothing
32673 +#define SYS_GPE_IRNCSCR_LAN3ESR_NULL 0x00000000 */
32674 +/** Write: Acknowledge the interrupt. */
32675 +#define SYS_GPE_IRNCSCR_LAN3ESR_INTACK 0x00000800
32676 +/** Read: Interrupt occurred. */
32677 +#define SYS_GPE_IRNCSCR_LAN3ESR_INTOCC 0x00000800
32678 +/** LAN2E sleep requestThe ENGRESS FIFO of port LAN2 submitted a sleep request.
32679 +    This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32680 +#define SYS_GPE_IRNCSCR_LAN2ESR 0x00000400
32681 +/* Nothing
32682 +#define SYS_GPE_IRNCSCR_LAN2ESR_NULL 0x00000000 */
32683 +/** Write: Acknowledge the interrupt. */
32684 +#define SYS_GPE_IRNCSCR_LAN2ESR_INTACK 0x00000400
32685 +/** Read: Interrupt occurred. */
32686 +#define SYS_GPE_IRNCSCR_LAN2ESR_INTOCC 0x00000400
32687 +/** LAN1E sleep request
32688 +    The EGRESS FIFO of port LAN1 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32689 +#define SYS_GPE_IRNCSCR_LAN1ESR 0x00000200
32690 +/* Nothing
32691 +#define SYS_GPE_IRNCSCR_LAN1ESR_NULL 0x00000000 */
32692 +/** Write: Acknowledge the interrupt. */
32693 +#define SYS_GPE_IRNCSCR_LAN1ESR_INTACK 0x00000200
32694 +/** Read: Interrupt occurred. */
32695 +#define SYS_GPE_IRNCSCR_LAN1ESR_INTOCC 0x00000200
32696 +/** LAN0E sleep request
32697 +    The EGRESS FIFO of port LAN0 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32698 +#define SYS_GPE_IRNCSCR_LAN0ESR 0x00000100
32699 +/* Nothing
32700 +#define SYS_GPE_IRNCSCR_LAN0ESR_NULL 0x00000000 */
32701 +/** Write: Acknowledge the interrupt. */
32702 +#define SYS_GPE_IRNCSCR_LAN0ESR_INTACK 0x00000100
32703 +/** Read: Interrupt occurred. */
32704 +#define SYS_GPE_IRNCSCR_LAN0ESR_INTOCC 0x00000100
32705 +/** GPONI sleep request
32706 +    The INGRESS FIFO of port GPON submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32707 +#define SYS_GPE_IRNCSCR_GPONISR 0x00000010
32708 +/* Nothing
32709 +#define SYS_GPE_IRNCSCR_GPONISR_NULL 0x00000000 */
32710 +/** Write: Acknowledge the interrupt. */
32711 +#define SYS_GPE_IRNCSCR_GPONISR_INTACK 0x00000010
32712 +/** Read: Interrupt occurred. */
32713 +#define SYS_GPE_IRNCSCR_GPONISR_INTOCC 0x00000010
32714 +/** LAN3I sleep request
32715 +    The INGRESS FIFO of port LAN3 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32716 +#define SYS_GPE_IRNCSCR_LAN3ISR 0x00000008
32717 +/* Nothing
32718 +#define SYS_GPE_IRNCSCR_LAN3ISR_NULL 0x00000000 */
32719 +/** Write: Acknowledge the interrupt. */
32720 +#define SYS_GPE_IRNCSCR_LAN3ISR_INTACK 0x00000008
32721 +/** Read: Interrupt occurred. */
32722 +#define SYS_GPE_IRNCSCR_LAN3ISR_INTOCC 0x00000008
32723 +/** LAN2I sleep request
32724 +    The INGRESS FIFO of port LAN2 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32725 +#define SYS_GPE_IRNCSCR_LAN2ISR 0x00000004
32726 +/* Nothing
32727 +#define SYS_GPE_IRNCSCR_LAN2ISR_NULL 0x00000000 */
32728 +/** Write: Acknowledge the interrupt. */
32729 +#define SYS_GPE_IRNCSCR_LAN2ISR_INTACK 0x00000004
32730 +/** Read: Interrupt occurred. */
32731 +#define SYS_GPE_IRNCSCR_LAN2ISR_INTOCC 0x00000004
32732 +/** LAN1I sleep request
32733 +    The INGRESS FIFO of port LAN1 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32734 +#define SYS_GPE_IRNCSCR_LAN1ISR 0x00000002
32735 +/* Nothing
32736 +#define SYS_GPE_IRNCSCR_LAN1ISR_NULL 0x00000000 */
32737 +/** Write: Acknowledge the interrupt. */
32738 +#define SYS_GPE_IRNCSCR_LAN1ISR_INTACK 0x00000002
32739 +/** Read: Interrupt occurred. */
32740 +#define SYS_GPE_IRNCSCR_LAN1ISR_INTOCC 0x00000002
32741 +/** LAN0I sleep request
32742 +    The INGRESS FIFO of port LAN0 submitted a sleep request. This bit is edge-sensitive. This bit contributes to the indirect interrupt. */
32743 +#define SYS_GPE_IRNCSCR_LAN0ISR 0x00000001
32744 +/* Nothing
32745 +#define SYS_GPE_IRNCSCR_LAN0ISR_NULL 0x00000000 */
32746 +/** Write: Acknowledge the interrupt. */
32747 +#define SYS_GPE_IRNCSCR_LAN0ISR_INTACK 0x00000001
32748 +/** Read: Interrupt occurred. */
32749 +#define SYS_GPE_IRNCSCR_LAN0ISR_INTOCC 0x00000001
32750 +
32751 +/* Fields of "IRNCS Interrupt Control Register" */
32752 +/** FSQM wakeup request
32753 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32754 +#define SYS_GPE_IRNCSICR_FSQMWR 0x80000000
32755 +/** GPONT wakeup request
32756 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32757 +#define SYS_GPE_IRNCSICR_GPONTWR 0x20000000
32758 +/** GPONE wakeup request
32759 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32760 +#define SYS_GPE_IRNCSICR_GPONEWR 0x10000000
32761 +/** LAN3E wakeup request
32762 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32763 +#define SYS_GPE_IRNCSICR_LAN3EWR 0x08000000
32764 +/** LAN2E wakeup requestThe ENGRESS FIFO of port LAN2 submitted a wakeup request.
32765 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32766 +#define SYS_GPE_IRNCSICR_LAN2EWR 0x04000000
32767 +/** LAN1E wakeup request
32768 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32769 +#define SYS_GPE_IRNCSICR_LAN1EWR 0x02000000
32770 +/** LAN0E wakeup request
32771 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32772 +#define SYS_GPE_IRNCSICR_LAN0EWR 0x01000000
32773 +/** GPONI wakeup request
32774 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32775 +#define SYS_GPE_IRNCSICR_GPONIWR 0x00100000
32776 +/** LAN3I wakeup request
32777 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32778 +#define SYS_GPE_IRNCSICR_LAN3IWR 0x00080000
32779 +/** LAN2I wakeup request
32780 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32781 +#define SYS_GPE_IRNCSICR_LAN2IWR 0x00040000
32782 +/** LAN1I wakeup request
32783 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32784 +#define SYS_GPE_IRNCSICR_LAN1IWR 0x00020000
32785 +/** LAN0I wakeup request
32786 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32787 +#define SYS_GPE_IRNCSICR_LAN0IWR 0x00010000
32788 +/** FSQM sleep request
32789 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32790 +#define SYS_GPE_IRNCSICR_FSQMSR 0x00008000
32791 +/** GPONT sleep request
32792 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32793 +#define SYS_GPE_IRNCSICR_GPONTSR 0x00002000
32794 +/** GPONE sleep request
32795 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32796 +#define SYS_GPE_IRNCSICR_GPONESR 0x00001000
32797 +/** LAN3E sleep request
32798 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32799 +#define SYS_GPE_IRNCSICR_LAN3ESR 0x00000800
32800 +/** LAN2E sleep requestThe ENGRESS FIFO of port LAN2 submitted a sleep request.
32801 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32802 +#define SYS_GPE_IRNCSICR_LAN2ESR 0x00000400
32803 +/** LAN1E sleep request
32804 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32805 +#define SYS_GPE_IRNCSICR_LAN1ESR 0x00000200
32806 +/** LAN0E sleep request
32807 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32808 +#define SYS_GPE_IRNCSICR_LAN0ESR 0x00000100
32809 +/** GPONI sleep request
32810 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32811 +#define SYS_GPE_IRNCSICR_GPONISR 0x00000010
32812 +/** LAN3I sleep request
32813 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32814 +#define SYS_GPE_IRNCSICR_LAN3ISR 0x00000008
32815 +/** LAN2I sleep request
32816 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32817 +#define SYS_GPE_IRNCSICR_LAN2ISR 0x00000004
32818 +/** LAN1I sleep request
32819 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32820 +#define SYS_GPE_IRNCSICR_LAN1ISR 0x00000002
32821 +/** LAN0I sleep request
32822 +    Interrupt control bit for the corresponding bit in the IRNCSCR register. */
32823 +#define SYS_GPE_IRNCSICR_LAN0ISR 0x00000001
32824 +
32825 +/* Fields of "IRNCS Interrupt Enable Register" */
32826 +/** FSQM wakeup request
32827 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32828 +#define SYS_GPE_IRNCSEN_FSQMWR 0x80000000
32829 +/* Disable
32830 +#define SYS_GPE_IRNCSEN_FSQMWR_DIS 0x00000000 */
32831 +/** Enable */
32832 +#define SYS_GPE_IRNCSEN_FSQMWR_EN 0x80000000
32833 +/** GPONT wakeup request
32834 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32835 +#define SYS_GPE_IRNCSEN_GPONTWR 0x20000000
32836 +/* Disable
32837 +#define SYS_GPE_IRNCSEN_GPONTWR_DIS 0x00000000 */
32838 +/** Enable */
32839 +#define SYS_GPE_IRNCSEN_GPONTWR_EN 0x20000000
32840 +/** GPONE wakeup request
32841 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32842 +#define SYS_GPE_IRNCSEN_GPONEWR 0x10000000
32843 +/* Disable
32844 +#define SYS_GPE_IRNCSEN_GPONEWR_DIS 0x00000000 */
32845 +/** Enable */
32846 +#define SYS_GPE_IRNCSEN_GPONEWR_EN 0x10000000
32847 +/** LAN3E wakeup request
32848 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32849 +#define SYS_GPE_IRNCSEN_LAN3EWR 0x08000000
32850 +/* Disable
32851 +#define SYS_GPE_IRNCSEN_LAN3EWR_DIS 0x00000000 */
32852 +/** Enable */
32853 +#define SYS_GPE_IRNCSEN_LAN3EWR_EN 0x08000000
32854 +/** LAN2E wakeup requestThe ENGRESS FIFO of port LAN2 submitted a wakeup request.
32855 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32856 +#define SYS_GPE_IRNCSEN_LAN2EWR 0x04000000
32857 +/* Disable
32858 +#define SYS_GPE_IRNCSEN_LAN2EWR_DIS 0x00000000 */
32859 +/** Enable */
32860 +#define SYS_GPE_IRNCSEN_LAN2EWR_EN 0x04000000
32861 +/** LAN1E wakeup request
32862 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32863 +#define SYS_GPE_IRNCSEN_LAN1EWR 0x02000000
32864 +/* Disable
32865 +#define SYS_GPE_IRNCSEN_LAN1EWR_DIS 0x00000000 */
32866 +/** Enable */
32867 +#define SYS_GPE_IRNCSEN_LAN1EWR_EN 0x02000000
32868 +/** LAN0E wakeup request
32869 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32870 +#define SYS_GPE_IRNCSEN_LAN0EWR 0x01000000
32871 +/* Disable
32872 +#define SYS_GPE_IRNCSEN_LAN0EWR_DIS 0x00000000 */
32873 +/** Enable */
32874 +#define SYS_GPE_IRNCSEN_LAN0EWR_EN 0x01000000
32875 +/** GPONI wakeup request
32876 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32877 +#define SYS_GPE_IRNCSEN_GPONIWR 0x00100000
32878 +/* Disable
32879 +#define SYS_GPE_IRNCSEN_GPONIWR_DIS 0x00000000 */
32880 +/** Enable */
32881 +#define SYS_GPE_IRNCSEN_GPONIWR_EN 0x00100000
32882 +/** LAN3I wakeup request
32883 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32884 +#define SYS_GPE_IRNCSEN_LAN3IWR 0x00080000
32885 +/* Disable
32886 +#define SYS_GPE_IRNCSEN_LAN3IWR_DIS 0x00000000 */
32887 +/** Enable */
32888 +#define SYS_GPE_IRNCSEN_LAN3IWR_EN 0x00080000
32889 +/** LAN2I wakeup request
32890 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32891 +#define SYS_GPE_IRNCSEN_LAN2IWR 0x00040000
32892 +/* Disable
32893 +#define SYS_GPE_IRNCSEN_LAN2IWR_DIS 0x00000000 */
32894 +/** Enable */
32895 +#define SYS_GPE_IRNCSEN_LAN2IWR_EN 0x00040000
32896 +/** LAN1I wakeup request
32897 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32898 +#define SYS_GPE_IRNCSEN_LAN1IWR 0x00020000
32899 +/* Disable
32900 +#define SYS_GPE_IRNCSEN_LAN1IWR_DIS 0x00000000 */
32901 +/** Enable */
32902 +#define SYS_GPE_IRNCSEN_LAN1IWR_EN 0x00020000
32903 +/** LAN0I wakeup request
32904 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32905 +#define SYS_GPE_IRNCSEN_LAN0IWR 0x00010000
32906 +/* Disable
32907 +#define SYS_GPE_IRNCSEN_LAN0IWR_DIS 0x00000000 */
32908 +/** Enable */
32909 +#define SYS_GPE_IRNCSEN_LAN0IWR_EN 0x00010000
32910 +/** FSQM sleep request
32911 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32912 +#define SYS_GPE_IRNCSEN_FSQMSR 0x00008000
32913 +/* Disable
32914 +#define SYS_GPE_IRNCSEN_FSQMSR_DIS 0x00000000 */
32915 +/** Enable */
32916 +#define SYS_GPE_IRNCSEN_FSQMSR_EN 0x00008000
32917 +/** GPONT sleep request
32918 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32919 +#define SYS_GPE_IRNCSEN_GPONTSR 0x00002000
32920 +/* Disable
32921 +#define SYS_GPE_IRNCSEN_GPONTSR_DIS 0x00000000 */
32922 +/** Enable */
32923 +#define SYS_GPE_IRNCSEN_GPONTSR_EN 0x00002000
32924 +/** GPONE sleep request
32925 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32926 +#define SYS_GPE_IRNCSEN_GPONESR 0x00001000
32927 +/* Disable
32928 +#define SYS_GPE_IRNCSEN_GPONESR_DIS 0x00000000 */
32929 +/** Enable */
32930 +#define SYS_GPE_IRNCSEN_GPONESR_EN 0x00001000
32931 +/** LAN3E sleep request
32932 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32933 +#define SYS_GPE_IRNCSEN_LAN3ESR 0x00000800
32934 +/* Disable
32935 +#define SYS_GPE_IRNCSEN_LAN3ESR_DIS 0x00000000 */
32936 +/** Enable */
32937 +#define SYS_GPE_IRNCSEN_LAN3ESR_EN 0x00000800
32938 +/** LAN2E sleep requestThe ENGRESS FIFO of port LAN2 submitted a sleep request.
32939 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32940 +#define SYS_GPE_IRNCSEN_LAN2ESR 0x00000400
32941 +/* Disable
32942 +#define SYS_GPE_IRNCSEN_LAN2ESR_DIS 0x00000000 */
32943 +/** Enable */
32944 +#define SYS_GPE_IRNCSEN_LAN2ESR_EN 0x00000400
32945 +/** LAN1E sleep request
32946 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32947 +#define SYS_GPE_IRNCSEN_LAN1ESR 0x00000200
32948 +/* Disable
32949 +#define SYS_GPE_IRNCSEN_LAN1ESR_DIS 0x00000000 */
32950 +/** Enable */
32951 +#define SYS_GPE_IRNCSEN_LAN1ESR_EN 0x00000200
32952 +/** LAN0E sleep request
32953 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32954 +#define SYS_GPE_IRNCSEN_LAN0ESR 0x00000100
32955 +/* Disable
32956 +#define SYS_GPE_IRNCSEN_LAN0ESR_DIS 0x00000000 */
32957 +/** Enable */
32958 +#define SYS_GPE_IRNCSEN_LAN0ESR_EN 0x00000100
32959 +/** GPONI sleep request
32960 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32961 +#define SYS_GPE_IRNCSEN_GPONISR 0x00000010
32962 +/* Disable
32963 +#define SYS_GPE_IRNCSEN_GPONISR_DIS 0x00000000 */
32964 +/** Enable */
32965 +#define SYS_GPE_IRNCSEN_GPONISR_EN 0x00000010
32966 +/** LAN3I sleep request
32967 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32968 +#define SYS_GPE_IRNCSEN_LAN3ISR 0x00000008
32969 +/* Disable
32970 +#define SYS_GPE_IRNCSEN_LAN3ISR_DIS 0x00000000 */
32971 +/** Enable */
32972 +#define SYS_GPE_IRNCSEN_LAN3ISR_EN 0x00000008
32973 +/** LAN2I sleep request
32974 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32975 +#define SYS_GPE_IRNCSEN_LAN2ISR 0x00000004
32976 +/* Disable
32977 +#define SYS_GPE_IRNCSEN_LAN2ISR_DIS 0x00000000 */
32978 +/** Enable */
32979 +#define SYS_GPE_IRNCSEN_LAN2ISR_EN 0x00000004
32980 +/** LAN1I sleep request
32981 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32982 +#define SYS_GPE_IRNCSEN_LAN1ISR 0x00000002
32983 +/* Disable
32984 +#define SYS_GPE_IRNCSEN_LAN1ISR_DIS 0x00000000 */
32985 +/** Enable */
32986 +#define SYS_GPE_IRNCSEN_LAN1ISR_EN 0x00000002
32987 +/** LAN0I sleep request
32988 +    Interrupt enable bit for the corresponding bit in the IRNCSCR register. */
32989 +#define SYS_GPE_IRNCSEN_LAN0ISR 0x00000001
32990 +/* Disable
32991 +#define SYS_GPE_IRNCSEN_LAN0ISR_DIS 0x00000000 */
32992 +/** Enable */
32993 +#define SYS_GPE_IRNCSEN_LAN0ISR_EN 0x00000001
32994 +
32995 +/*! @} */ /* SYS_GPE_REGISTER */
32996 +
32997 +#endif /* _sys_gpe_reg_h */
32998 diff --git a/arch/mips/include/asm/mach-lantiq/falcon/sysctrl.h b/arch/mips/include/asm/mach-lantiq/falcon/sysctrl.h
32999 new file mode 100644
33000 index 0000000..8fa3ea0
33001 --- /dev/null
33002 +++ b/arch/mips/include/asm/mach-lantiq/falcon/sysctrl.h
33003 @@ -0,0 +1,60 @@
33004 +/*
33005 + * This program is free software; you can redistribute it and/or
33006 + * modify it under the terms of the GNU General Public License as
33007 + * published by the Free Software Foundation; either version 2 of
33008 + * the License, or (at your option) any later version.
33009 + *
33010 + * This program is distributed in the hope that it will be useful,
33011 + * but WITHOUT ANY WARRANTY; without even the implied warranty of
33012 + * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
33013 + * GNU General Public License for more details.
33014 + *
33015 + * You should have received a copy of the GNU General Public License
33016 + * along with this program; if not, write to the Free Software
33017 + * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
33018 + * MA 02111-1307 USA
33019 + *
33020 + * Copyright (C) 2010 Thomas Langer, Lantiq Deutschland
33021 + */
33022 +
33023 +#ifndef __FALCON_SYSCTRL_H
33024 +#define __FALCON_SYSCTRL_H
33025 +
33026 +#include <falcon/lantiq_soc.h>
33027 +
33028 +static inline void sys1_hw_activate(u32 mask)
33029 +{ ltq_sysctl_activate(SYSCTL_SYS1, mask); }
33030 +static inline void sys1_hw_deactivate(u32 mask)
33031 +{ ltq_sysctl_deactivate(SYSCTL_SYS1, mask); }
33032 +static inline void sys1_hw_clk_enable(u32 mask)
33033 +{ ltq_sysctl_clken(SYSCTL_SYS1, mask); }
33034 +static inline void sys1_hw_clk_disable(u32 mask)
33035 +{ ltq_sysctl_clkdis(SYSCTL_SYS1, mask); }
33036 +static inline void sys1_hw_activate_or_reboot(u32 mask)
33037 +{ ltq_sysctl_reboot(SYSCTL_SYS1, mask); }
33038 +
33039 +static inline void sys_eth_hw_activate(u32 mask)
33040 +{ ltq_sysctl_activate(SYSCTL_SYSETH, mask); }
33041 +static inline void sys_eth_hw_deactivate(u32 mask)
33042 +{ ltq_sysctl_deactivate(SYSCTL_SYSETH, mask); }
33043 +static inline void sys_eth_hw_clk_enable(u32 mask)
33044 +{ ltq_sysctl_clken(SYSCTL_SYSETH, mask); }
33045 +static inline void sys_eth_hw_clk_disable(u32 mask)
33046 +{ ltq_sysctl_clkdis(SYSCTL_SYSETH, mask); }
33047 +static inline void sys_eth_hw_activate_or_reboot(u32 mask)
33048 +{ ltq_sysctl_reboot(SYSCTL_SYSETH, mask); }
33049 +
33050 +static inline void sys_gpe_hw_activate(u32 mask)
33051 +{ ltq_sysctl_activate(SYSCTL_SYSGPE, mask); }
33052 +static inline void sys_gpe_hw_deactivate(u32 mask)
33053 +{ ltq_sysctl_deactivate(SYSCTL_SYSGPE, mask); }
33054 +static inline void sys_gpe_hw_clk_enable(u32 mask)
33055 +{ ltq_sysctl_clken(SYSCTL_SYSGPE, mask); }
33056 +static inline void sys_gpe_hw_clk_disable(u32 mask)
33057 +{ ltq_sysctl_clkdis(SYSCTL_SYSGPE, mask); }
33058 +static inline void sys_gpe_hw_activate_or_reboot(u32 mask)
33059 +{ ltq_sysctl_reboot(SYSCTL_SYSGPE, mask); }
33060 +static inline int sys_gpe_hw_is_activated(u32 mask)
33061 +{ return 1; }
33062 +
33063 +#endif /* __FALCON_SYSCTRL_H */
33064 diff --git a/include/linux/atm.h b/include/linux/atm.h
33065 index 2c63d27..47396c4 100644
33066 --- a/include/linux/atm.h
33067 +++ b/include/linux/atm.h
33068 @@ -130,6 +130,11 @@
33069  #define ATM_ABR                4
33070  #define ATM_ANYCLASS   5               /* compatible with everything */
33071
33072 +#define ATM_VBR_NRT     ATM_VBR
33073 +#define ATM_VBR_RT      6
33074 +#define ATM_UBR_PLUS    7
33075 +#define ATM_GFR         8
33076 +
33077  #define ATM_MAX_PCR    -1              /* maximum available PCR */
33078
33079  struct atm_trafprm {
33080 diff --git a/include/linux/pci.h b/include/linux/pci.h
33081 index a16b1df..135fd2d 100644
33082 --- a/include/linux/pci.h
33083 +++ b/include/linux/pci.h
33084 @@ -964,6 +964,7 @@ int pci_cfg_space_size_ext(struct pci_dev *dev);
33085  int pci_cfg_space_size(struct pci_dev *dev);
33086  unsigned char pci_bus_max_busnr(struct pci_bus *bus);
33087  void pci_setup_bridge(struct pci_bus *bus);
33088 +int pci_find_preexist_bus_nr(const struct pci_bus *from);
33089
33090  #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
33091  #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
33092 diff --git a/include/linux/pci_ids.h b/include/linux/pci_ids.h
33093 index 31d77af..146694b 100644
33094 --- a/include/linux/pci_ids.h
33095 +++ b/include/linux/pci_ids.h
33096 @@ -2904,3 +2904,11 @@
33097  #define PCI_DEVICE_ID_XEN_PLATFORM     0x0001
33098
33099  #define PCI_VENDOR_ID_OCZ              0x1b85
33100 +
33101 +#define PCI_VENDOR_ID_INFINEON          0x15D1
33102 +#define PCI_DEVICE_ID_INFINEON_DANUBE   0x000F
33103 +#define PCI_DEVICE_ID_INFINEON_PCIE     0x0011
33104 +
33105 +#define PCI_VENDOR_ID_LANTIQ        0x1BEF
33106 +#define PCI_DEVICE_ID_LANTIQ_PCIE       0x0011
33107 +
33108 diff --git a/include/net/ifx_ppa_api.h b/include/net/ifx_ppa_api.h
33109 new file mode 100644
33110 index 0000000..ee22832
33111 --- /dev/null
33112 +++ b/include/net/ifx_ppa_api.h
33113 @@ -0,0 +1,2606 @@
33114 +#ifndef __IFX_PPA_API_H__20081031_1913__
33115 +#define __IFX_PPA_API_H__20081031_1913__
33116 +
33117 +
33118 +/*******************************************************************************
33119 +**
33120 +** FILE NAME    : ifx_ppa_api.h
33121 +** PROJECT      : PPA
33122 +** MODULES      : PPA API (Routing/Bridging Acceleration APIs)
33123 +**
33124 +** DATE         : 31 OCT 2008
33125 +** AUTHOR       : Xu Liang
33126 +** DESCRIPTION  : PPA Protocol Stack Hook API Header File
33127 +** COPYRIGHT    :              Copyright (c) 2009
33128 +**                          Lantiq Deutschland GmbH
33129 +**                   Am Campeon 3; 85579 Neubiberg, Germany
33130 +**
33131 +**   For licensing information, see the file 'LICENSE' in the root folder of
33132 +**   this software module.
33133 +**
33134 +** HISTORY
33135 +** $Date        $Author         $Comment
33136 +** 31 OCT 2008  Xu Liang        Initiate Version
33137 +*******************************************************************************/
33138 +/*! \file ifx_ppa_api.h
33139 +    \brief This file contains es.
33140 +           provide PPA API.
33141 +*/
33142 +
33143 +/** \defgroup PPA_API PPA Kernel Hook and Userspace Function API
33144 +    \brief PPA is a loadable network module. Hence, it exports its API though function pointer hooks. Callers need to check that hooks are non-NULL before invoking them. The hooks are initialized when the PPA is initialized. Certain API which are control / configuration related are also exposed to user space applications through the ioctl API. The PPA Kernel and Userspace API are discussed in the following sections:
33145 +*/
33146 +/* @{*/
33147 +/** \defgroup PPA_IOCTL PPA Userspace API
33148 +    \brief  The subset of PPA API which is exposed to userspace for control and configuration of the PPA is invoked through
33149 +            an ioctls()/system call interface as described in this section.
33150 +            The API is defined in the following two source files:
33151 +            - ifx_ppa_api.h: Header file for PPA API
33152 +            - ifx_ppa_api.c: C Implementation file for PPA API
33153 +*/
33154 +
33155 +/** \defgroup PPA_HOOK_API PPA Hook API
33156 +    \brief  PPA is a loadable network module. Hence, it exports its API though function pointer hooks.  Callers need to check that hooks are non-NULL before invoking them. The hooks are initialized  when the PPA is initialized.
33157 +            - ifx_ppa_hook.h: Header file for PPA API
33158 +            - ifx_ppa_hook.c: C Implementation file for PPA API
33159 +*/
33160 +
33161 +/** \defgroup PPA_PWM_API PPA Power Management API
33162 +    \brief  PPA Power Management  API provide PPA Power Management and IOCTL API
33163 +            The API is defined in the following two source files
33164 +            - ifx_ppa_api_pwm.h: Header file for PPA API
33165 +            - ifx_ppa_api_pwm.c: C Implementation file for PPA Power management API
33166 +            - ifx_ppa_api_pwm_logic.c: C impelementation file for Powr management Logic and interface with PPE driver
33167 +*/
33168 + /** \defgroup PPA_API_DIRECTPATH PPA Direct Path API
33169 +    \brief  This section describes the PPA DirectPath API that allows a driver on a CPU to bypass the protocol stack and send and receive packets directly from the PPA acceleration function. For a 2-CPU system, this API is used to communicate with devices whose drivers are running on the 2nd CPU (or Core 1) - usually Core 1 is not running any protocol stack, and all protocol stack intelligence is on Core 0. This API is not yet implemented for PPE D4 or A4 firmware. It is provided as advance information on the DirectPath interfaces.The PPA DirectPath aims to accelerate packet processing by reducing CPU load  when the protocol stack processes the packet. It allows a CPU-bound driver to directly talk to the PPA and to the PPE engine bypassing the stack path and providing a short-cut.
33170 +            - ifx_ppa_api_directpath.h: Header file for PPA API
33171 +            - ifx_ppa_api_directpath.c: C Implementation file for PPA API
33172 +*/
33173 +
33174 +/** \defgroup PPA_ADAPTATION_LAYER PPA Stack Adaptation API
33175 +    \brief  PPA module aims for OS and Protocol stack independence, and the
33176 +            core PPA logic does not access any OS or Protocol stack implementation
33177 +            specific structures directly. The PPA Protocol Stack Adaptation layer
33178 +            provides API that allows for straight-forward and structured OS / protocol
33179 +            stack porting of the PPA just by porting the Adaptation Layer (AL) API.
33180 +            The AL API is defined in the following two source files
33181 +            - ifx_ppa_stack_al.h: Header file for AL layer
33182 +            - ifx_ppa_stack_al.c: C Implementation file for AL API
33183 +*/
33184 +/* @}*/
33185 +
33186 +
33187 +
33188 +#include <net/ifx_ppa_api_common.h>
33189 +#include <net/ifx_ppa_stack_al.h>
33190 +#ifdef __KERNEL__
33191 +  #include <net/ifx_ppa_api_directpath.h>
33192 +#endif
33193 +
33194 +
33195 +
33196 +/*
33197 + * ####################################
33198 + *              Definition
33199 + * ####################################
33200 + */
33201 +/*!
33202 +    \brief PPA_MAX_IFS_NUM
33203 +*/
33204 +#define PPA_MAX_IFS_NUM                         10  /*!< Maximum interface number supported */
33205 +
33206 +
33207 +
33208 +/*!
33209 +    \brief PPA_MAX_MC_IFS_NUM
33210 +*/
33211 +#define PPA_MAX_MC_IFS_NUM                      8   /*!< Maximum number of Multicast supporting interfaces */
33212 +
33213 +/*!
33214 +    \brief PPA_MAX_VLAN_FILTER
33215 +*/
33216 +#define PPA_MAX_VLAN_FILTER                     32  /*!< Maximum number of VLAN fitler */
33217 +
33218 +
33219 +/*!
33220 +    \brief PPA_IOC_MAGIC
33221 +*/
33222 +#define PPA_IOC_MAGIC                           ((uint32_t)'p') /*!< Magic number to differentiate PPA ioctl commands */
33223 +
33224 +/*!
33225 +    \brief IFX_SUCCESS
33226 +*/
33227 +#define IFX_SUCCESS                             0   /*!< Operation was successful. */
33228 +
33229 +/*!
33230 +    \brief IFX_FAILURE
33231 +*/
33232 +#define IFX_FAILURE                             -1  /*!< Operation failed */
33233 +
33234 +/*!
33235 +    \brief IFX_EPERM
33236 +*/
33237 +#define IFX_EPERM                               -2  /*!<   not permitted */
33238 +
33239 +/*!
33240 +    \brief IFX_EIO
33241 +*/
33242 +#define IFX_EIO                                 -5  /*!<   I/O/Hardware/Firmware error */
33243 +
33244 +/*!
33245 +    \brief IFX_EAGAIN
33246 +*/
33247 +#define IFX_EAGAIN                              -11 /*!<   try again later */
33248 +
33249 +/*!
33250 +    \brief IFX_ENOMEM
33251 +*/
33252 +#define IFX_ENOMEM                              -12 /*!<   out of memory */
33253 +
33254 +/*!
33255 +    \brief IFX_EACCESS
33256 +*/
33257 +#define IFX_EACCESS                             IFX_EPERM
33258 +
33259 +/*!
33260 +    \brief IFX_EFAULT
33261 +*/
33262 +#define IFX_EFAULT                              -14 /*!<   bad address */
33263 +
33264 +/*!
33265 +    \brief IFX_EBUSY
33266 +*/
33267 +#define IFX_EBUSY                               -16 /*!<   busy */
33268 +
33269 +/*!
33270 +    \brief IFX_EINVAL
33271 +*/
33272 +#define IFX_EINVAL                              -22 /*!<   invalid argument */
33273 +
33274 +/*!
33275 +    \brief IFX_ENOTAVAIL
33276 +*/
33277 +#define IFX_ENOTAVAIL                           -97
33278 +
33279 +/*!
33280 +    \brief IFX_ENOTPOSSIBLE
33281 +*/
33282 +#define IFX_ENOTPOSSIBLE                        -98
33283 +
33284 +/*!
33285 +    \brief IFX_ENOTIMPL
33286 +*/
33287 +#define IFX_ENOTIMPL                            -99 /*!<   not implemented  */
33288 +
33289 +/*!
33290 +    \brief IFX_ENABLED
33291 +*/
33292 +#define IFX_ENABLED                             1   /*!< Status enabled / Device was enabled  */
33293 +
33294 +/*!
33295 +    \brief IFX_DISABLED
33296 +*/
33297 +#define IFX_DISABLED                            0   /*!< Status disabled / Device was disabled. */
33298 +
33299 +/*
33300 + *  flags
33301 + */
33302 +
33303 +/*!
33304 +    \brief PPA_F_BEFORE_NAT_TRANSFORM
33305 +    \note PPA Routing Session add hook is called before NAT transform has taken place. \n
33306 +    In Linux OS, this NSFORM corresponds to the netfilter PREROUTING hook
33307 +*/
33308 +#define PPA_F_BEFORE_NAT_TRANSFORM              0x00000001
33309 +
33310 +/*!
33311 +    \brief PPA_F_ACCEL_MODE
33312 +    \note notify PPA to enable or disable acceleration for one routing session. It is only for Hook/ioctl, not for PPE FW usage
33313 +*/
33314 +#define PPA_F_ACCEL_MODE              0x00000002
33315 +
33316 +/*!
33317 +    \brief PPA_F_SESSION_ORG_DIR
33318 +    \note Packet in original direction of session i.e. the direction in which the session was established
33319 +*/
33320 +#define PPA_F_SESSION_ORG_DIR                   0x00000010
33321 +
33322 +/*!
33323 +    \brief PPA_F_SESSION_REPLY_DIR
33324 +    \note Packet in reply direction of session i.e. opposite to the direction in which session was initiated.
33325 +*/
33326 +#define PPA_F_SESSION_REPLY_DIR                 0x00000020
33327 +
33328 +/*!
33329 +    \brief PPA_F_SESSION_BIDIRECTIONAL
33330 +    \note For PPA Session add, add a bidirectional session, else unidirection session is assumed.
33331 +*/
33332 +#define PPA_F_SESSION_BIDIRECTIONAL             (PPA_F_SESSION_ORG_DIR | PPA_F_SESSION_REPLY_DIR)
33333 +
33334 +/*!
33335 +    \brief PPA_F_BRIDGED_SESSION
33336 +    \note Denotes that the PPA session is bridged
33337 +*/
33338 +#define PPA_F_BRIDGED_SESSION                   0x00000100
33339 +
33340 +/*!
33341 +    \brief PPA_F_SESSION_NEW_DSCP
33342 +    \note Denotes that the PPA session has DSCP remarking enabled
33343 +*/
33344 +#define PPA_F_SESSION_NEW_DSCP                  0x00001000
33345 +
33346 +/*!
33347 +    \brief PPA_F_SESSION_VLAN
33348 +    \note Denotes that the PPA session has VLAN tagging enabled.
33349 +*/
33350 +#define PPA_F_SESSION_VLAN                      0x00002000
33351 +
33352 +/*!
33353 +    \brief PPA_F_MTU
33354 +    \note Denotes that the PPA session has a MTU limit specified
33355 +*/
33356 +#define PPA_F_MTU                               0x00004000
33357 +
33358 +/*!
33359 +    \brief PPA_F_SESSION_OUT_VLAN
33360 +    \note Denotes that the PPA session has Outer VLAN tagging enable
33361 +*/
33362 +#define PPA_F_SESSION_OUT_VLAN                  0x00008000
33363 +
33364 +/*!
33365 +    \brief PPA_F_BRIDGE_LOCAL
33366 +    \note  Denotes that the PPA bridge session is for a flow terminated at the CPE (i.e. not bridged out). Such an entry will not be accelerated
33367 +*/
33368 +#define PPA_F_BRIDGE_LOCAL                      0x00010000
33369 +
33370 +/*!
33371 +    \brief PPA_F_LAN_IF
33372 +    \note Indicates that the interface is a LAN interface
33373 +*/
33374 +#define PPA_F_LAN_IF                            0x01000000
33375 +
33376 +/*!
33377 +    \brief PPA_F_STATIC_ENTRY
33378 +    \note Indicates that it is a static entry
33379 +*/
33380 +#define PPA_F_STATIC_ENTRY                      0x20000000
33381 +
33382 +/*!
33383 +    \brief PPA_F_DROP_PACKET
33384 +    \note Denotes that the PPA session has a drop action specified. In other words, this acts as a fast path \n
33385 +          packet filter drop action
33386 +*/
33387 +#define PPA_F_DROP_PACKET                       0x40000000
33388 +
33389 +/*!
33390 +    \brief PPA_F_BRIDGE_ACCEL_MODE
33391 +    \note Flag denoting that the PPA should accelerate bridging sessions. Reserved currently
33392 +*/
33393 +#define PPA_F_BRIDGE_ACCEL_MODE                 0x80000000
33394 +
33395 +/*
33396 + *  interface flags
33397 + */
33398 +
33399 +/*!
33400 +    \brief IFX_PPA_SESSION_NOT_ADDED
33401 +*/
33402 +#define IFX_PPA_SESSION_NOT_ADDED               -1 /*!< PPA Session Add failed. This can happen either because the Session is not yet ready for addition or \n
33403 +                                                       that PPA cannot accelerate the session because the packet is looped back */
33404 +
33405 +/*!
33406 +    \brief IFX_PPA_SESSION_ADDED
33407 +*/
33408 +#define IFX_PPA_SESSION_ADDED                   0  /*!< Indicates PPA was able to successfully add the session */
33409 +
33410 +/*!
33411 +    \brief IFX_PPA_SESSION_EXISTS
33412 +*/
33413 +#define IFX_PPA_SESSION_EXISTS                  1  /*!< Indicates PPA already has the session added. This is also a success indication  */
33414 +
33415 +
33416 +/*
33417 + *  ifx_ppa_inactivity_status return value
33418 + */
33419 +/*!
33420 +    \brief IFX_PPA_HIT
33421 +    \note PPA Session is active i.e. was hit with packets within the configured inactivity time inter
33422 +*/
33423 + #define IFX_PPA_HIT                             0
33424 +
33425 +/*!
33426 +    \brief IFX_PPA_TIMEOUT
33427 +    \note PPA Session is inactive and hence has timed out
33428 +*/
33429 +#define IFX_PPA_TIMEOUT                         1
33430 +
33431 +/*!
33432 +    \brief PPA_F_VLAN_FILTER_IFNAME
33433 +*/
33434 +#define PPA_F_VLAN_FILTER_IFNAME                0 /*!< Port based VLAN */
33435 +
33436 +/*!
33437 +    \brief PPA_F_VLAN_FILTER_IP_SRC
33438 +*/
33439 +#define PPA_F_VLAN_FILTER_IP_SRC                1 /*!< SRC IP based VLAN */
33440 +
33441 +/*!
33442 +    \brief PPA_F_VLAN_FILTER_ETH_PROTO
33443 +*/
33444 +#define PPA_F_VLAN_FILTER_ETH_PROTO             2 /*!< Ethernet Type based VLAN */
33445 +
33446 +/*!
33447 +    \brief PPA_F_VLAN_FILTER_VLAN_TAG
33448 +*/
33449 +#define PPA_F_VLAN_FILTER_VLAN_TAG              3 /*!< Vlan tag based VLAN */
33450 +
33451 +/*!
33452 +    \brief PPA_INVALID_QID
33453 +*/
33454 +#define PPA_INVALID_QID                         0xFFFF  /*!< Invalid VLAN ID. Note, it is used only in IOCTL */
33455 +
33456 +/*!
33457 +    \brief PPA_VLAN_TAG_MASK
33458 +*/
33459 +#define PPA_VLAN_TAG_MASK                 0xFFFF1FFF  /*!< VLAN MASK to remove VLAN priority*/
33460 +
33461 +/*!
33462 +    \brief MAX_HOOK_NAME_LEN
33463 +*/
33464 +#define MAX_HOOK_NAME_LEN                         71  /*!< maximum hook name length */
33465 +
33466 +
33467 +/*!
33468 +    \brief PPA_PORT_MODE_ETH
33469 +*/
33470 +#define PPA_PORT_MODE_ETH        1  /*!< Ethernet Port */
33471 +/*!
33472 +    \brief PPA_PORT_MODE_DSL
33473 +*/
33474 +#define PPA_PORT_MODE_DSL        2  /*!< DSL Port */
33475 +
33476 +/*!
33477 +    \brief PPA_PORT_MODE_EXT
33478 +*/
33479 +#define PPA_PORT_MODE_EXT        3  /*!< Extension Port, like USB/WLAN */
33480 +
33481 +/*!
33482 +    \brief PPA_PORT_MODE_CPU
33483 +*/
33484 +#define PPA_PORT_MODE_CPU        4  /*!< CPU */
33485 +
33486 +
33487 +
33488 +#ifdef NO_DOXY
33489 +#define VLAN_ID_SPLIT(full_id, pri, cfi, vid)   pri=( (full_id) >> 13 ) & 7; cfi=( (full_id) >>12) & 1; vid= (full_id) & 0xFFF
33490 +#define VLAN_ID_CONBINE(full_id, pri, cfi, vid)   full_id =( ( (uint16_t)(pri) & 7) << 13 )  | ( ( (uint16_t)( cfi) & 1) << 12  )  | ((uint16_t) (vid) & 0xFFF )
33491 +
33492 +
33493 +/*
33494 + *  internal flag
33495 + */
33496 +
33497 +#define SESSION_INTERNAL_FLAG_BASE              0
33498 +#define SESSION_IS_REPLY                        0x00000001
33499 +#define SESSION_BRIDGING_VCI_CHECK              0x00000002
33500 +#define SESSION_IS_TCP                          0x00000004
33501 +#define SESSION_BYTE_STAMPING                   0x00000008 //for PPA session management purse
33502 +#define SESSION_ADDED_IN_HW                     0x00000010
33503 +#define SESSION_NON_ACCE_MASK   ~SESSION_ADDED_IN_HW    //for ioctl only
33504 +#define SESSION_CAN_NOT_ACCEL                   0x00000020  // later may need to change the naming, so far it also used for sesson management
33505 +#define SESSION_STATIC                          0x00000040
33506 +#define SESSION_DROP                            0x00000080
33507 +#define SESSION_VALID_NAT_IP                    0x00000100
33508 +#define SESSION_VALID_NAT_PORT                  0x00000200
33509 +#define SESSION_VALID_NAT_SNAT                  0x00000400  //  src IP is replaced, otherwise dest IP is replaced
33510 +#define SESSION_NOT_ACCELABLE                  0x00000800  //Session cannot be accelerated at all
33511 +#define SESSION_VALID_VLAN_INS                  0x00001000
33512 +#define SESSION_VALID_VLAN_RM                   0x00002000
33513 +#define SESSION_VALID_OUT_VLAN_INS              0x00004000
33514 +#define SESSION_VALID_OUT_VLAN_RM               0x00008000
33515 +#define SESSION_VALID_PPPOE                     0x00010000
33516 +#define SESSION_VALID_NEW_SRC_MAC               0x00020000
33517 +#define SESSION_VALID_SRC_MAC                   SESSION_VALID_NEW_SRC_MAC
33518 +#define SESSION_VALID_MTU                       0x00040000
33519 +#define SESSION_VALID_NEW_DSCP                  0x00080000
33520 +#define SESSION_VALID_DSLWAN_QID                0x00100000
33521 +#define SESSION_TX_ITF_IPOA                     0x00200000
33522 +#define SESSION_TX_ITF_PPPOA                    0x00400000
33523 +#define SESSION_TX_ITF_IPOA_PPPOA_MASK          (SESSION_TX_ITF_IPOA | SESSION_TX_ITF_PPPOA)
33524 +#define SESSION_SRC_MAC_DROP_EN                 0x01000000
33525 +#define SESSION_TUNNEL_6RD                      0x02000000
33526 +#define SESSION_TUNNEL_DSLITE                   0x04000000
33527 +#define SESSION_LAN_ENTRY                       0x10000000
33528 +#define SESSION_WAN_ENTRY                       0x20000000
33529 +#define SESSION_IS_IPV6                         0x40000000
33530 +#endif
33531 +
33532 +/*
33533 + * ####################################
33534 + *              Data Type
33535 + * ####################################
33536 + */
33537 +
33538 +/* -------------------------------------------------------------------------- */
33539 +/*                 Structure and Enumeration Type Defintions                  */
33540 +/* -------------------------------------------------------------------------- */
33541 +
33542 +/** \addtogroup  PPA_HOOK_API */
33543 +/*@{*/
33544 +
33545 +/*!
33546 +    \brief This is the data structure for PPA Interface Info specification.
33547 +*/
33548 +typedef struct {
33549 +    PPA_IFNAME *ifname;     /*!< Name of the stack interface */
33550 +    uint32_t    if_flags;   /*!< Flags for Interface. Valid values are below: PPA_F_LAN_IF and PPA_F_WAN_IF */
33551 +    uint32_t    port;       /*!< physical port id  for this Interface. Valid values are below: 0 ~  */
33552 +} PPA_IFINFO;
33553 +
33554 +/*!
33555 +    \brief This is the data structure for PPA Packet header verification checks.
33556 +*/
33557 +typedef struct ppa_verify_checks {
33558 +    uint32_t    f_ip_verify             :1; /*!< Enable/Disable IP verification checks.  Valid values are IFX_ENABLED or IFX_DISABLED */
33559 +    uint32_t    f_tcp_udp_verify        :1; /*!< Enable/Disable TCP/UDP verification checks. Valid values are IFX_ENABLED or IFX_DISABLED */
33560 +    uint32_t    f_tcp_udp_err_drop      :1; /*!< Enable/Disable drop packet if TCP/UDP checksum is wrong. \n
33561 +                                                If packet is not dropped, then it is forwarded to the control CPU. \n
33562 +                                                Valid values are IFX_ENABLED or IFX_DISABLED */
33563 +    uint32_t    f_drop_on_no_hit        :1; /*!< Drop unicast packets on no hit, forward to MIPS/Control CPU otherwise (default). Valid values are IFX_ENABLED or IFX_DISABLED */
33564 +    uint32_t    f_mc_drop_on_no_hit     :1; /*!< Drop multicast on no hit, forward to MIPS/Control CPU otherwise (default). Valid values are IFX_ENABLED or IFX_DISABLED */
33565 +} PPA_VERIFY_CHECKS;
33566 +
33567 +/*!
33568 +    \brief This is the data structure for PPA Initialization kernel hook function
33569 +*/
33570 +typedef struct {
33571 +    PPA_VERIFY_CHECKS   lan_rx_checks;      /*!<   LAN Ingress packet checks */
33572 +    PPA_VERIFY_CHECKS   wan_rx_checks;      /*!<   WAN Ingress packet checks */
33573 +    uint32_t    num_lanifs;                 /*!<   Number of LAN side interfaces */
33574 +    PPA_IFINFO *p_lanifs;                   /*!<   Pointer to array of LAN Interfaces. */
33575 +    uint32_t    num_wanifs;                 /*!<   Number of WAN side interfaces */
33576 +    PPA_IFINFO *p_wanifs;                   /*!<   Pointer to array of WAN Interfaces. */
33577 +    uint32_t    max_lan_source_entries;     /*!<   Maximum Number of session entries with LAN source */
33578 +    uint32_t    max_wan_source_entries;     /*!<   Maximum Number of session entries with WAN source */
33579 +    uint32_t    max_mc_entries;             /*!<   Maximum Number of multicast sessions */
33580 +    uint32_t    max_bridging_entries;       /*!<   Maximum Number of bridging entries */
33581 +    uint32_t    add_requires_min_hits;      /*!<   Minimum number of calls to ppa_add_session() before session would be added in h/w - calls from the same hook position in stack. Currently, set to 1 */
33582 +} PPA_INIT_INFO;
33583 +
33584 +/*!
33585 +    \brief This is the data structure for additional session related information for the PPA. It specifies on a per session basis
33586 +            attributes like VLAN tagging, DSCP remarking etc. This structure depends on the PPE acceleration firmware
33587 +            capabilities. New versions of PPA will only support the capabilities as in PPE A4/D4 firmware,
33588 +            The current PPA driver (for PPE A4/D4 firmware) supports 2-level of VLANs (or stacked VLANs). The outer VLAN is
33589 +            the one used for separating LAN and WAN traffic on a switch (for Ethernet WAN). Inner VLAN tag is application
33590 +            specific VLAN. In case, there is no outer VLAN tag required (for LAN/WAN separation on the switch), then this
33591 +            field is not specified.
33592 +*/
33593 +typedef struct {
33594 +    uint32_t    new_dscp            :6; /*!<   New DSCP code point value for the session.Valid values are 0-63. */
33595 +    uint32_t    dscp_remark         :1; /*!<   DSCP remarking needs to be carried out for the session.Valid values are:IFX_ENABLED and IFX_DISABLED */
33596 +    uint32_t    vlan_insert         :1; /*!<   If inner VLAN tag should be inserted into the frame at egress. Valid values are: IFX_ENABLED and IFX_DISABLED */
33597 +    uint32_t    vlan_remove         :1; /*!<  If inner VLAN untagging should be performed on the received frame. Untagging, if enabled, is \n
33598 +                                            carried out before any VLAN tag insert. Valid values are:IFX_ENABLED and IFX_DISABLED */
33599 +    uint32_t    out_vlan_insert     :1; /*!<   If outer VLAN tag should be inserted into the frame at egress. Valid values are: IFX_ENABLED and IFX_DISABLED */
33600 +    uint32_t    out_vlan_remove     :1; /*!<  If outer VLAN untagging should be performed on the received frame. Untagging, if enabled, is \n
33601 +                                            carried out before any VLAN tag insert. Valid values are:IFX_ENABLED and IFX_DISABLED */
33602 +    uint16_t    dslwan_qid_remark   :1; /*!<   if dslwan qid should be set. Valid values are: IFX_ENABLED and IFX_DISABLED */
33603 +    uint32_t    reserved1           :4; /*!<   reserved */
33604 +    uint32_t    vlan_prio           :3; /*!<   802.1p VLAN priority configuration. Valid values are 0-7. */
33605 +    uint32_t    vlan_cfi            :1; /*!<   lways set to 1 for Ethernet frames */
33606 +    uint32_t    vlan_id             :12;/*!<   VLAN Id to be used to tag the frame. Valid values are 0-4095. */
33607 +    uint16_t    mtu;                    /*!<   MTU of frames classified to this session */
33608 +    uint16_t    dslwan_qid;             /*!<   dslwan_qid. Valid values are 0 ~ 16 */
33609 +    uint32_t    session_flags;          /*!<  Session flags used to identify which fields in the PPA_SESSION_EXTRA structure are valid in \n
33610 +                                            a call to the PPA Session Modify API. \n
33611 +                                            Valid values are one or more of: \n
33612 +                                                PPA_F_SESSION_NEW_DSCP \n
33613 +                                                PPA_F_SESSION_VLAN \n
33614 +                                                PPA_F_SESSION_OUT_VLAN \n
33615 +                                                PPA_F_MTU \n
33616 +                                         */
33617 +    uint32_t    out_vlan_tag;           /*!<   VLAN tag value including VLAN Id */
33618 +
33619 +
33620 +
33621 +    uint16_t    accel_enable:1;        /*!<   to enable/disable acceleartion for one specified routing session. It will be used only in PPA API level, not HAL and PPE FW level */
33622 +} PPA_SESSION_EXTRA;
33623 +
33624 +/*!
33625 +    \brief This is the data structure which specifies an interface and its TTL value as applicable for multicast routing.
33626 +*/
33627 +typedef struct {
33628 +    PPA_IFNAME *ifname; /*!<   Pointer to interface name.  */
33629 +    uint8_t     ttl;    /*!<  Time to Live (TTL) value of interface which is used for multicast routing to decide if a packet can be routed onto that interface
33630 +                            Note, it is not used at present.
33631 +                         */
33632 +} IF_TTL_ENTRY;
33633 +
33634 +/*!
33635 +    \brief This is the data structure for basic IPV4/IPV6 address
33636 +*/
33637 +typedef union {
33638 +        uint32_t ip;     /*!< ipv4 address */
33639 +        uint32_t ip6[4];   /*!< ipv6 address */
33640 +}IP_ADDR;
33641 +
33642 +/*!
33643 +    \brief This is the data structure for complex IPV4/IPV6 address
33644 +*/
33645 +typedef struct {
33646 +    uint32_t f_ipv6; /*!< flag to specify the ipv4 version: 0---IPV4, 1 -- IPV6 */
33647 +    IP_ADDR ip;  /*!< multiple ip address format support */
33648 +} IP_ADDR_C;
33649 +
33650 +
33651 +/*!
33652 +    \brief This is the data structure for PPA Multicast Group membership. It specifies the interfaces which are members of
33653 +            the specified IP Multicast Group address. Please see the discussion on outer and inner VLAN tags in the
33654 +            section on PPA_SESSION_EXTRA data structure.
33655 +*/
33656 +typedef struct {
33657 +    IP_ADDR_C       ip_mc_group;    /*!<   Multicast IP address group */
33658 +    int8_t          num_ifs;        /*!<   Number of Interfaces which are member of this Multicast IP group address */
33659 +    IF_TTL_ENTRY    array_mem_ifs[PPA_MAX_MC_IFS_NUM];  /*!< Array of interface elements of maximum PPA_MAX_MC_IFS_NUM elements.
33660 +                                                         Actual number of entries is specified by num_ifs */
33661 +    uint8_t         if_mask;        /*!<   Mask of Interfaces corresponding to num_ifs interfaces specified in array_mem_ifs. For internaly use only. */
33662 +    PPA_IFNAME     *src_ifname;     /*!<   the source interface of specified multicast IP address group */
33663 +    uint32_t        vlan_insert     :1;     /*!<   If inner VLAN tag should be inserted into the frame at egress. Valid values are: IFX_ENABLED and IFX_DISABLED */
33664 +    uint32_t        vlan_remove     :1;     /*!<  If inner VLAN untagging should be performed on the received frame. Untagging, if enabled, is
33665 +                                                carried out before any VLAN tag insert. Valid values are:IFX_ENABLED and IFX_DISABLED */
33666 +    uint32_t        out_vlan_insert :1;     /*!<   If outer VLAN tag should be inserted into the frame at egress. Valid values are: IFX_ENABLED and IFX_DISABLED */
33667 +    uint32_t        out_vlan_remove :1;     /*!<  If outer VLAN untagging should be performed on the received frame. Untagging, if enabled, is
33668 +                                                carried out before any VLAN tag insert. Valid values are:IFX_ENABLED and IFX_DISABLED */
33669 +    uint32_t        dslwan_qid_remark:1;    /*!<   not use at present */
33670 +    uint32_t        reserved1       :3;     /*!<   valid in A4/A5 */
33671 +    uint32_t        vlan_prio       :3;     /*!<   802.1p VLAN priority configuration. Valid values are 0-7. */
33672 +    uint32_t        vlan_cfi        :1;     /*!<   Always set to 1 for Ethernet frames */
33673 +    uint32_t        vlan_id         :12;    /*!<   VLAN Id to be used to tag the frame. Valid values are 0-4095 */
33674 +    uint32_t        out_vlan_tag;           /*!<   Outer VLAN tag value including VLAN Id. */
33675 +    uint32_t        new_dscp_en     :1;     /*!<   If new dscp value should be set. Valid values are:IFX_ENABLED and IFX_DISABLED */
33676 +    uint32_t        res             :15;    /*!<   reserved */
33677 +    uint32_t        new_dscp        :16;    /*!<   New DSCP code point value for the session.Valid values are 0-63. */
33678 +    uint16_t        dslwan_qid;             /*!<   not use at present */
33679 +
33680 +    uint32_t        bridging_flag;          /*!<   0 - routing mode/igmp proxy, 1 - bridge mode/igmp snooping. */
33681 +    uint8_t         mac[PPA_ETH_ALEN];      /*!<  reserved for future */
33682 +    uint8_t         SSM_flag;     /*!< Set the flag if source specific forwarding is required default 0*/
33683 +    PPA_IPADDR      source_ip;    /*!<  source ip address */
33684 +} PPA_MC_GROUP;
33685 +
33686 +/*!
33687 +    \brief This data structure is an abstraction for unicast and multicast routing sessions.
33688 +             Pointer to any kind of PPA session
33689 +*/
33690 +typedef void PPA_U_SESSION;
33691 +
33692 +/*!
33693 +    \brief This is the data structure for standard packet and byte statistics for an interface.
33694 +*/
33695 +typedef struct {
33696 +    uint32_t    tx_pkts;            /*!<   Number of transmitted packets through the interface */
33697 +    uint32_t    rx_pkts;            /*!<   Number of received packets through the interface */
33698 +    uint32_t    tx_discard_pkts;    /*!<   Number of packets discarded while transmitting through the interface. */
33699 +    uint32_t    tx_error_pkts;      /*!<   Number of transmit errors through the interface. */
33700 +    uint32_t    rx_discard_pkts;    /*!<   Number of received packets through the interface that were discarded */
33701 +    uint32_t    rx_error_pkts;      /*!<   Number of received errors through the interface. */
33702 +    uint32_t    tx_bytes;           /*!<   Number of transmit bytes through the interface */
33703 +    uint32_t    rx_bytes;           /*!<   Number of received bytes through the interface */
33704 +} PPA_IF_STATS;
33705 +
33706 +/*!
33707 +    \brief This is the data structure for PPA accelerated statistics for an interface. Depending on the platform and
33708 +             acceleration capabilities, some of the statistics may not be available.
33709 +*/
33710 +typedef struct {
33711 +    uint32_t    fast_routed_tcp_pkts;       /*!< Fastpath routed TCP unicast packets Tx */
33712 +    uint32_t    fast_routed_udp_pkts;       /*!< Fastpath routed UDP unicast packets Tx */
33713 +    uint32_t    fast_routed_udp_mcast_pkts; /*!< Fastpath routed UDP multicast packets Tx */
33714 +    uint32_t    fast_drop_pkts;             /*!< Fastpath ingress pkts dropped */
33715 +    uint32_t    fast_drop_bytes;            /*!< Fastpath ingress bytes dropped */
33716 +    uint32_t    fast_ingress_cpu_pkts;      /*!< Fastpath ingress CPU pkts */
33717 +    uint32_t    fast_ingress_cpu_bytes;     /*!< Fastpath ingress CPU bytes */
33718 +    uint32_t    rx_pkt_errors;              /*!< Fastpath packet error */
33719 +    uint32_t    fast_bridged_ucast_pkts;    /*!< Fastpath bridged unicast pkts */
33720 +    uint32_t    fast_bridged_mcast_pkts;    /*!< Fastpath bridged multicast pkts */
33721 +    uint32_t    fast_bridged_bcast_pkts;    /*!< Fastpath bridged broadcast pkts */
33722 +    uint32_t    fast_bridged_bytes;         /*!< Fastpath bridged bytes */
33723 +} PPA_ACCEL_STATS;
33724 +
33725 +/*!
33726 +    \brief This is the data structure for VLAN tag control on a per interface basis. It is currently supported only for bridging
33727 +    paths. For PPE A4 firmware, 2 levels of VLAN is configurable, while for older PPE D4 firmware, only inner VLAN
33728 +    tag is configurable. Please see discussion in section PPA_SESSION_EXTRA. Briefly, couter VLAN tag
33729 +    configuration is used for LAN and WAN isolation on the same external switch, while the other set of VLAN tag
33730 +    configuration is driven from application needs (i.e. not stripped off when the packet hits the wire).
33731 +*/
33732 +typedef struct {
33733 +    uint32_t        unmodified      :1; /*!< Indicates if there is no VLAN tag modification. Valid values are IFX_ENABLED and IFX_DISABLED */
33734 +    uint32_t        insertion       :1; /*!< Indicates if there is a VLAN tag inserted. Valid values are IFX_ENABLED and IFX_DISABLED */
33735 +    uint32_t        remove          :1; /*!< Indicates if there is a VLAN tag removed. Valid values are IFX_ENABLED and IFX_DISABLED */
33736 +    uint32_t        replace         :1; /*!< Indicates if there is a VLAN tag replaced. Valid values are IFX_ENABLED and IFX_DISABLED */
33737 +    uint32_t        out_unmodified  :1; /*!< Indicates if there is no outer VLAN tag modification. Valid values are IFX_ENABLED and IFX_DISABLED */
33738 +    uint32_t        out_insertion   :1; /*!< Indicates if there is a outer VLAN tag inserted. Valid values are IFX_ENABLED and IFX_DISABLED */
33739 +    uint32_t        out_remove      :1; /*!< Indicates if there is a outer VLAN tag removed. Valid values are IFX_ENABLED and IFX_DISABLED */
33740 +    uint32_t        out_replace     :1; /*!< Indicates if there is  a outerVLAN tag replaced. Valid values are IFX_ENABLED and IFX_DISABLED */
33741 +} PPA_VLAN_TAG_CTRL;
33742 +
33743 +/*!
33744 +    \brief This is the data structure for VLAN configuration control on a per interface basis. It is currently supported only for
33745 +    bridging paths.
33746 +*/
33747 +typedef struct {
33748 +    uint32_t        src_ip_based_vlan   :1; /*!< Indicates if Source IP address filter based VLAN tagging is enabled for this interface. Valid values are IFX_ENABLED and IFX_DISABLED */
33749 +    uint32_t        eth_type_based_vlan :1; /*!< Indicates if Ethernet header type based VLAN tagging is enabled for this interface. Valid values are IFX_ENABLED and IFX_DISABLED */
33750 +    uint32_t        vlanid_based_vlan   :1; /*!< Indicates if VLAN re-tagging is enabled based on existing VLAN Id of received frame. Valid values are IFX_ENABLED and IFX_DISABLED */
33751 +    uint32_t        port_based_vlan     :1; /*!< Indicates if port based VLAN tagging is enabled for this interface. Valid values are IFX_ENABLED and IFX_DISABLED */
33752 +    uint32_t        vlan_aware          :1; /*!< Indicates if bridge is VLAN aware and enforces VLAN based forwarding for this interface. Valid values are IFX_ENABLED and IFX_DISABLED */
33753 +    uint32_t        out_vlan_aware      :1; /*!< Indicates if bridge is outer VLAN aware and enforces VLAN based forwarding for this
33754 +                                              interface. If this field is not enabled, then outer VLAN processing is don't care.
33755 +                                              interface. If this field is not enabled, then outer VLAN processing is don't care.
33756 +                                              Valid values are IFX_ENABLED and IFX_DISABLED */
33757 +} PPA_VLAN_CFG;
33758 +
33759 +/*!
33760 +    \brief Union of PPA VLAN filter criteria.
33761 +*/
33762 +typedef union
33763 +{
33764 +        PPA_IFNAME     *ifname; /*!< Pointer to interface name on which VLAN filter match is to be performed. */
33765 +        IPADDR          ip_src; /*!< IP source address of ingress frame for VLAN filter matching. */
33766 +        uint32_t        eth_protocol;       /*!< Ethernet protocol as a match filter for VLAN filter matching */
33767 +        uint32_t        ingress_vlan_tag;   /*!< Ingress frame VLAN tag as match criteria for VLAN filter matching */
33768 +} match_criteria_vlan;
33769 +
33770 +/*!
33771 +    \brief This data structure specifies the filter or match criteria for applying VLAN transforms based on rules. It is currently supported only for bridging paths.
33772 +*/
33773 +typedef struct {
33774 +    match_criteria_vlan    match_field;            /*!< Union of VLAN filter criteria */
33775 +    uint32_t        match_flags;    /*!< Indicates which VLAN filter criteria is specified in this VLAN match entry.
33776 +                                      Valid values are one of the following: \n
33777 +                                      PPA_F_VLAN_FILTER_IFNAME \n
33778 +                                      PPA_F_VLAN_FILTER_IP_SRC \n
33779 +                                      PPA_F_VLAN_FILTER_ETH_PROTO \n
33780 +                                      PPA_F_VLAN_FILTER_VLAN_TAG \n
33781 +                                     */
33782 +} PPA_VLAN_MATCH_FIELD;
33783 +
33784 +/*!
33785 +    \brief This is the data structure for PPA VLAN configuration ioctl() on a per interface basis from userspace. It is currently
33786 +supported only for bridging paths.
33787 +*/
33788 +typedef struct {
33789 +    uint16_t        vlan_vci;   /*!< VLAN Information including VLAN Id, 802.1p and CFI bits. */
33790 +    uint16_t        qid;        /*!< queue index */
33791 +    uint32_t        out_vlan_id; /*!< out vlan id */
33792 +    uint32_t        inner_vlan_tag_ctrl;/*!< none(0)/remove(1)/insert(2)/replac(3), for vlan tag based only. */
33793 +    uint32_t        out_vlan_tag_ctrl;  /*!< none(0)/remove(1)/insert(2)/replac(3), for vlan tag based only. */
33794 +    uint16_t        num_ifs;    /*!< Number of interfaces in the array of PPA_IFINFO structures. */
33795 +    PPA_IFINFO     *vlan_if_membership; /*!< Pointer to array of interface info structures for each interface which is a member of this VLAN group. The number of entries is given by num_ifs. */
33796 +} PPA_VLAN_INFO;
33797 +
33798 +/*!
33799 +    \brief This is the data structure for PPA VLAN filter configuration. It is currently supported only for bridging paths
33800 +*/
33801 +typedef struct {
33802 +    PPA_VLAN_MATCH_FIELD    match_field;    /*!< VLAN Match field information */
33803 +    PPA_VLAN_INFO           vlan_info;      /*!< VLAN Group and Membership Info */
33804 +} PPA_VLAN_FILTER_CONFIG;
33805 +
33806 +/*!
33807 +    \brief This is the data structure for cout information, like lan interface count, LAN acceleration count and so on
33808 +*/
33809 +typedef struct {
33810 +    uint32_t    count;  /*!< the number */
33811 +    uint32_t    flag;   /*!< the flag */
33812 +} PPA_CMD_COUNT_INFO;
33813 +
33814 +/*!
33815 +    \brief This is the data structure for get some structure size
33816 +*/
33817 +typedef struct {
33818 +    uint32_t    rout_session_size;  /*!< the structure size of one routing session */
33819 +    uint32_t    mc_session_size;   /*!< the structure size of one multicast session */
33820 +    uint32_t   br_session_size;    /*!< the structure size of one bridge session */
33821 +    uint32_t   netif_size;         /*!< the structure size of one network interface information*/
33822 +} PPA_CMD_SIZE_INFO;
33823 +/*@}*/ /* PPA_HOOK_API */
33824 +
33825 +/*
33826 + *  ioctl command structures
33827 + */
33828 +
33829 +/** \addtogroup  PPA_IOCTL */
33830 +/*@{*/
33831 +
33832 +/*!
33833 +    \brief This is the data structure for PPA Interface information used from the userspacef
33834 +*/
33835 +typedef struct {
33836 +    PPA_IFNAME  ifname[PPA_IF_NAME_SIZE];   /*!<  Name of the stack interface ( provide storage buffer )  */
33837 +    uint32_t    if_flags;   /*!< Flags for Interface. Valid values are below: PPA_F_LAN_IF and PPA_F_WAN_IF */
33838 +} PPA_CMD_IFINFO;
33839 +
33840 +/*!
33841 +    \brief This is the data structure for PPA Init used from the userspace
33842 +*/
33843 +typedef struct {
33844 +    PPA_VERIFY_CHECKS   lan_rx_checks;          /*!<  LAN Ingress checks */
33845 +    PPA_VERIFY_CHECKS   wan_rx_checks;          /*!<  WAN Ingress checks */
33846 +    uint32_t        num_lanifs;                 /*!<   Number of LAN side interfaces */
33847 +    PPA_CMD_IFINFO  p_lanifs[PPA_MAX_IFS_NUM];  /*!<  Array of LAN Interface Info structures (provides storage buffer). */
33848 +    uint32_t        num_wanifs;                 /*!<   Number of WAN side interfaces */
33849 +    PPA_CMD_IFINFO  p_wanifs[PPA_MAX_IFS_NUM];  /*!<  Array of WAN Interface Info structures (provides storage buffer). */
33850 +    uint32_t        max_lan_source_entries;     /*!<   Number of session entries with LAN source */
33851 +    uint32_t        max_wan_source_entries;     /*!<   Number of session entries with WAN source */
33852 +    uint32_t        max_mc_entries;             /*!<   Number of multicast sessions */
33853 +    uint32_t        max_bridging_entries;       /*!<   Number of bridging entries */
33854 +    uint32_t        add_requires_min_hits;      /*!<   Minimum number of calls to ppa_add before session would be added in h/w */
33855 +    uint32_t        mtu; /*!<   specify PPA network internface's MTU size, default is 1500 */
33856 +    uint32_t        flags;  /*!< Flags for PPA Initialization. Currently this field is reserved. */
33857 +
33858 +} PPA_CMD_INIT_INFO;
33859 +
33860 +/*!
33861 +    \brief This is the data structure for PPA Acceleration Enable / Disable configuration
33862 +*/
33863 +typedef struct {
33864 +    uint32_t        lan_rx_ppa_enable;  /*!<  lan Interface specific flags. Current Valid values are IFX_ENABLED and IFX_DISABLED */
33865 +    uint32_t        wan_rx_ppa_enable;  /*!<  wan Interface specific flags. Current Valid values are IFX_ENABLED and IFX_DISABLED */
33866 +    uint32_t        flags;              /*!< Reserved currently */
33867 +} PPA_CMD_ENABLE_INFO;
33868 +
33869 +/*!
33870 +    \brief This is the data structure for MAC table entry used in PPA ioctl interface
33871 +*/
33872 +typedef struct {
33873 +    IP_ADDR_C              mcast_addr; /*!< MC  address of the entry */
33874 +    IP_ADDR                  source_ip;  /*!< source ip */
33875 +    uint8_t                     SSM_flag; /*!< ssm flag */
33876 +    PPA_SESSION_EXTRA   mc_extra;   /*!< Pointer to PPA Multicast session parameters like VLAN configuration, DSCP remarking */
33877 +    uint32_t            flags;      /*!< Flags for the PPA Multicast entry info structure. Reserved currently. */
33878 +
33879 +} PPA_CMD_MC_ENTRY;
33880 +
33881 +/*!
33882 +    \brief This is the data structure for learned MAC address used in PPA ioctl interface
33883 +*/
33884 +typedef struct {
33885 +    uint8_t         mac_addr[PPA_ETH_ALEN];   /*!< MAC address learned */
33886 +    PPA_IFNAME      ifname[PPA_IF_NAME_SIZE]; /*!< The interface which learned the MAC address */
33887 +    uint32_t        flags;    /*!< for future */
33888 +} PPA_CMD_MAC_ENTRY;
33889 +
33890 +/*!
33891 +    \brief This is the data structure for PPA VLAN configuration ioctl() on a per interface basis from userspace. It is currently
33892 +    supported only for bridging paths.
33893 +*/
33894 +typedef struct
33895 +{
33896 +    PPA_IFNAME          if_name[PPA_IF_NAME_SIZE];  /*!< Pointer to interface name for which VLAN related configuration is specified. */
33897 +    PPA_VLAN_TAG_CTRL   vlan_tag_ctrl;  /*!< VLAN Tag Control structure for the interface */
33898 +    PPA_VLAN_CFG        vlan_cfg;       /*!< VLAN Configuration control structure for the interface */
33899 +    uint32_t            flags;          /*!< Flags field. Reserved currently and omitted in implementation. */
33900 +} PPA_CMD_BR_IF_VLAN_CONFIG;
33901 +
33902 +
33903 +/*!
33904 +  \brief Union for VLAN filter matching criteria.
33905 +*/
33906 +typedef union {
33907 +        PPA_IFNAME      ifname[PPA_IF_NAME_SIZE];  /*!<  Pointer to interface name on which VLAN filter match is to be performed. */
33908 +        IPADDR          ip_src;       /*!< IP source address of ingress frame for VLAN filter matching. */
33909 +        uint32_t        eth_protocol; /*!< Ethernet protocol as a match filter for VLAN filter matching. */
33910 +        uint32_t        ingress_vlan_tag; /*!< Ingress frame VLAN tag as match criteria for VLAN filter matching. */
33911 +} filter_criteria;
33912 +
33913 +
33914 +/*!
33915 +  \brief This data structure specifies the filter or match criteria for applying VLAN transforms based on rules. It is currently supported only for bridging paths.
33916 +*/
33917 +typedef struct {
33918 +    filter_criteria     match_field;          /*!< Union for VLAN filter criteria. */
33919 +    uint32_t        match_flags;      /*!< Indicates which VLAN filter criteria is specified in this VLAN match entry. \n
33920 +                                            Valid values are one of the following: \n
33921 +                                            - PPA_F_VLAN_FILTER_IFNAME \n
33922 +                                            - PPA_F_VLAN_FILTER_IP_SRC \n
33923 +                                            - PPA_F_VLAN_FILTER_ETH_PROTO \n
33924 +                                            - PPA_F_VLAN_FILTER_VLAN_TAG
33925 +                                        */
33926 +} PPA_CMD_VLAN_MATCH_FIELD;
33927 +
33928 +/*!
33929 +  \brief This is the data structure for PPA VLAN configuration ioctl() on a per interface basis from userspace. It is currently supported only for bridging paths.
33930 +*/
33931 +typedef struct {
33932 +    uint16_t        vlan_vci;       /*!< VLAN Information including VLAN Id, 802.1p and CFI bits */
33933 +    uint16_t        qid;            /*!< dest_qos */
33934 +    uint32_t        out_vlan_id;    /*!< new out vlan id */
33935 +    uint32_t        out_vlan_tag_ctrl;  /*!< unmodify(0)/remove(1)/insert(2)/replac(3), for vlan tag based only. */
33936 +    uint32_t        inner_vlan_tag_ctrl;/*!< unmodify(0)/remove(1)/insert(2)/replac(3), for vlan tag based only. */
33937 +    uint16_t        num_ifs;         /*!< Number of interfaces in the array of PPA_IFINFO structures.  */
33938 +    PPA_CMD_IFINFO  vlan_if_membership[PPA_MAX_IFS_NUM]; /*!< Pointer to array of interface info structures for each interface which is a member of this VLAN group. The number of entries is given by num_ifs. */
33939 +} PPA_CMD_VLAN_INFO;
33940 +
33941 +/*!
33942 +    \brief This is the data structure for basic VLAN filter setting in PPA ioctl interface
33943 +*/
33944 +typedef struct {
33945 +    PPA_CMD_VLAN_MATCH_FIELD    match_field;  /*!< vlan filter match field */
33946 +    PPA_CMD_VLAN_INFO           vlan_info;    /*!< vlan information */
33947 +} _PPA_CMD_VLAN_FILTER_CONFIG;
33948 +
33949 +/*!
33950 +    \brief This is the data structure for VLAN filter configure in PPA ioctl interface
33951 +*/
33952 +typedef struct {
33953 +    _PPA_CMD_VLAN_FILTER_CONFIG vlan_filter_cfg;  /*!< vlan filter basc information */
33954 +    uint32_t                    flags;            /*!< flag */
33955 +} PPA_CMD_VLAN_FILTER_CONFIG;
33956 +
33957 +/*!
33958 +    \brief This is the data structure for PPA VLAN configuration as passed to the PPA ioctl() API from userspace. It is
33959 +currently supported only for bridging paths.
33960 +*/
33961 +typedef struct {
33962 +    PPA_CMD_COUNT_INFO          count_info; /*!< Number of filters returned in pointer to array of filters. */
33963 +    PPA_CMD_VLAN_FILTER_CONFIG  filters[1]; /*!< it is a dummy array. Userspace should apply storage buffer for it */
33964 +} PPA_CMD_VLAN_ALL_FILTER_CONFIG;
33965 +/*!
33966 +    \brief This is the data structure for PPA accelerated statistics for an interface. Depending on the platform and
33967 +             acceleration capabilities, some of the statistics may not be available.
33968 +*/
33969 +typedef struct {
33970 +    PPA_IFNAME      ifname[PPA_IF_NAME_SIZE];   /*!< interface name ( provides storage buffer) */
33971 +    uint8_t         mac[PPA_ETH_ALEN];  /*!< MAC address of the Ethernet Interface ( provides storage buffer) */
33972 +    uint32_t        flags;              /*!< reserved for future */
33973 +} PPA_CMD_IF_MAC_INFO;
33974 +
33975 +/*!
33976 +    \brief This is the data structure for LAN/WAN interface setting
33977 +*/
33978 +typedef struct {
33979 +    uint32_t        num_ifinfos;             /*!< number of interface in the list */
33980 +    PPA_CMD_IFINFO  ifinfo[PPA_MAX_IFS_NUM]; /*!< buffer for storing network interface list */
33981 +} PPA_CMD_IFINFOS;
33982 +
33983 +/*!
33984 +    \brief This is the data structure for Multicast group related ioctl
33985 +*/
33986 +typedef struct {
33987 +    uint8_t             mac[PPA_ETH_ALEN];                                /*!< mac address of the multicast group, reserved for future */
33988 +    PPA_IFNAME          lan_ifname[PPA_MAX_MC_IFS_NUM][PPA_IF_NAME_SIZE]; /*!< downstream interface list buffer */
33989 +    PPA_IFNAME          src_ifname[PPA_IF_NAME_SIZE];                     /*!< source interface which receive multicast streaming packet */
33990 +    uint32_t            num_ifs;                                          /*!< downstream interface number */
33991 +    uint32_t            bridging_flag;  /*!< IGMP Proxy/snooping flag:  0 - routing mode/igmp proxy, 1 - bring mode/igmp snooping. */
33992 +
33993 +    uint32_t            new_dscp_en;    /*!< dscp editing flag: 1 -- need to edit, 0 --unmodify */
33994 +    PPA_CMD_MC_ENTRY    mc;             /*!< multicast group information */
33995 +} PPA_CMD_MC_GROUP_INFO;
33996 +/*!
33997 +    \brief This is the data structure for get all Multicast group via ioctl
33998 +*/
33999 +typedef struct {
34000 +    PPA_CMD_COUNT_INFO      count_info;       /*!< the multicast counter */
34001 +    PPA_CMD_MC_GROUP_INFO   mc_group_list[1]; /*!< Note, here is a dummy array, user need to malloc memory accordingly to the session number */
34002 +} PPA_CMD_MC_GROUPS_INFO;
34003 +
34004 +/*!
34005 +    \brief This is the data structure contains PPA session information.
34006 +*/
34007 +typedef struct {
34008 +    uint16_t                    ip_proto;      /*!< IP portocol TCP,UDP.  */
34009 +    uint16_t                    ip_tos;        /*!< IP ToS value  */
34010 +    PPA_IPADDR                  src_ip;        /*!< source IP address  */
34011 +    uint16_t                    src_port;      /*!< source port  */
34012 +    PPA_IPADDR                  dst_ip;        /*!< destination IP address  */
34013 +    uint16_t                    dst_port;      /*!< destination port  */
34014 +    PPA_IPADDR                  nat_ip;         /*!< IP address to be replaced by NAT if NAT applies */
34015 +    uint16_t                    nat_port;       /*!< Port to be replaced by NAT if NAT applies */
34016 +    uint32_t                    new_dscp;       /*!< If DSCP remarking required  */
34017 +    uint16_t                    new_vci;        /*!<  new vci ( in fact, it is new inner vlan id )*/
34018 +    uint32_t                    out_vlan_tag;   /*!< Out VLAN tag  */
34019 +    uint16_t                    dslwan_qid;     /*!< WAN qid  */
34020 +    uint16_t                    dest_ifid;      /*!< Destination interface  */
34021 +
34022 +    uint32_t                    flags;          /*!<   Internal flag : SESSION_IS_REPLY, SESSION_IS_TCP, \n
34023 +                                                                       SESSION_ADDED_IN_HW, SESSION_CAN_NOT_ACCEL \n
34024 +                                                                       SESSION_VALID_NAT_IP, SESSION_VALID_NAT_PORT, \n
34025 +                                                                       SESSION_VALID_VLAN_INS, SESSION_VALID_VLAN_RM, \n
34026 +                                                                       SESSION_VALID_OUT_VLAN_INS, SESSION_VALID_OUT_VLAN_RM, \n
34027 +                                                                       SESSION_VALID_PPPOE, SESSION_VALID_NEW_SRC_MAC, \n
34028 +                                                                       SESSION_VALID_MTU, SESSION_VALID_NEW_DSCP, \n
34029 +                                                                       SESSION_VALID_DSLWAN_QID, \n
34030 +                                                                       SESSION_TX_ITF_IPOA, SESSION_TX_ITF_PPPOA \n
34031 +                                                                       SESSION_LAN_ENTRY, SESSION_WAN_ENTRY,    */
34032 +    PPA_IFNAME                rx_if_name[PPA_IF_NAME_SIZE]; /*!< receive interface name. Note, in struct session_list_item, rx_if and tx_if is a pointer, so here we have to make a workaround for it. */
34033 +    PPA_IFNAME                tx_if_name[PPA_IF_NAME_SIZE]; /*!< txansmit interface name. */
34034 +    uint64_t                  mips_bytes;                   /*!< bytes processed by the mips */
34035 +    uint64_t                  hw_bytes;                     /*!< bytes proccesed by hareware acceleration unit*/
34036 +    uint64_t                  prev_sess_bytes;             /*!< last bytes proccesed by hareware acceleration unit or */
34037 +    uint32_t                  session;                     /*!< PPA SESSION pointer. Note, here we just use its address to delete a session for ioctl*/
34038 +    uint32_t                  collision_flag;            /*!< 1 mean the entry is in collsion table or none-hashed, like ASE/Danubel*/
34039 +    uint32_t                  priority;                     /*!< skb->priority*/
34040 +} PPA_CMD_SESSION_ENTRY;
34041 +
34042 +/*!
34043 +    \brief This is the data structure contains PPA session extra information.
34044 +*/
34045 +typedef struct {
34046 +    uint32_t          session;                     /*!< PPA SESSION pointer. Note, here we just use its address to modify a session for ioctl*/
34047 +    PPA_SESSION_EXTRA  session_extra; /*!< PPA SESSION extra pointer. */
34048 +    uint32_t                    flags;   /*!<   Internal flag : PPA_F_SESSION_NEW_DSCP \n
34049 +                                                            PPA_F_MTU, PPA_F_SESSION_OUT_VLAN, PPA_F_ACCEL_MODE ....\n
34050 +                                                */
34051 +    uint32_t     lan_wan_flags; /*!<   Internal flag : the flag to matcn LAN only, or WAN only or both \n
34052 +                                                                              The possible value is SESSION_WAN_ENTRY, SESSION_LAN_ENTRY
34053 +                                                */
34054 +}PPA_CMD_SESSION_EXTRA_ENTRY;
34055 +
34056 +
34057 +typedef struct {
34058 +    uint32_t          session;                     /*!< PPA SESSION pointer. Note, here we just use its address to modify a session for ioctl*/
34059 +    int32_t          timer_in_sec; /*!< PPA SESSION polling timer in seconds. */
34060 +    uint32_t                    flags;   /*!<   Reserved for future */
34061 +}PPA_CMD_SESSION_TIMER;
34062 +
34063 +
34064 +/*!
34065 +    \brief This is the data structure for routing session information
34066 +*/
34067 +typedef struct {
34068 +    PPA_CMD_COUNT_INFO      count_info;         /*!< session count */
34069 +    PPA_CMD_SESSION_ENTRY   session_list[1];    /*!< Note, here is a dummy array, user need to malloc memory accordingly to the session number */
34070 +} PPA_CMD_SESSIONS_INFO;
34071 +
34072 +/*!
34073 +    \brief This is the data structure for routing detail session information
34074 +*/
34075 +typedef struct {
34076 +    uint16_t                    ip_proto;      /*!< IP portocol TCP,UDP.  */
34077 +    PPA_IPADDR             src_ip;        /*!< source IP address  */
34078 +    uint16_t                    src_port;      /*!< source port  */
34079 +    PPA_IPADDR             dst_ip;        /*!< destination IP address  */
34080 +    uint16_t                    dst_port;      /*!< destination port  */
34081 +    PPA_IPADDR             nat_ip;         /*!< IP address to be replaced by NAT if NAT applies */
34082 +    uint16_t                    nat_port;       /*!< Port to be replaced by NAT if NAT applies */
34083 +    uint32_t                    new_dscp;       /*!< If DSCP remarking required  */
34084 +    uint16_t                    in_vci_vlanid;        /*!<  new vci ( in fact, it is new inner vlan id )*/
34085 +    uint32_t                    out_vlan_tag;   /*!< Out VLAN tag  */
34086 +    uint16_t                    qid;     /*!< WAN qid  */
34087 +    uint32_t                    flags;          /*!<   Internal flag : SESSION_IS_REPLY, SESSION_IS_TCP, \n
34088 +                                                                       SESSION_ADDED_IN_HW, SESSION_CAN_NOT_ACCEL \n
34089 +                                                                       SESSION_VALID_NAT_IP, SESSION_VALID_NAT_PORT, \n
34090 +                                                                       SESSION_VALID_VLAN_INS, SESSION_VALID_VLAN_RM, \n
34091 +                                                                       SESSION_VALID_OUT_VLAN_INS, SESSION_VALID_OUT_VLAN_RM, \n
34092 +                                                                       SESSION_VALID_PPPOE, SESSION_VALID_NEW_SRC_MAC, \n
34093 +                                                                       SESSION_VALID_MTU, SESSION_VALID_NEW_DSCP, \n
34094 +                                                                       SESSION_VALID_DSLWAN_QID, \n
34095 +                                                                       SESSION_TX_ITF_IPOA, SESSION_TX_ITF_PPPOA \n
34096 +                                                                       SESSION_LAN_ENTRY, SESSION_WAN_ENTRY,    */
34097 +    uint32_t                dest_ifid; /*!< txansmit interface name. */
34098 +    uint8_t                  src_mac[PPA_ETH_ALEN];    /*!< src mac addres */
34099 +    uint8_t                  dst_mac[PPA_ETH_ALEN];    /*!< dst mac address */
34100 +    uint16_t                 pppoe_session_id;   /*!< pppoe session id */
34101 +
34102 +    uint32_t                 mtu; /*!<  mtu */
34103 +}PPA_CMD_SESSIONS_DETAIL_INFO;
34104 +
34105 +/*!
34106 +    \brief This is the data structure for basic ppa Versions
34107 +*/
34108 +typedef struct {
34109 +     uint32_t index; /*!< index for PP32 */
34110 +     uint32_t family; /*!< ppa version hardware family */
34111 +     uint32_t type; /*!< ppa version hardware type */
34112 +     uint32_t itf;/*!< ppa version itf */
34113 +     uint32_t mode; /*!< ppa version mode */
34114 +     uint32_t major; /*!< ppa version major version number */
34115 +     uint32_t mid; /*!< ppa version mid version number */
34116 +     uint32_t minor;  /*!< ppa version minor version number */
34117 +} PPA_VERSION;
34118 +
34119 +/*!
34120 +    \brief This is the data structure for ppa wan mode information
34121 +*/
34122 +typedef struct{
34123 +    uint32_t   wan_port_map;   /*!< wan port map information*/
34124 +    uint32_t   mixed;  /*!< mixed flag */
34125 +} PPA_WAN_INFO;
34126 +
34127 +/*!
34128 +    \brief This is the data structure for ppa supported feature list information
34129 +*/
34130 +typedef struct{
34131 +    uint8_t   ipv6_en;   /*!< ipv6 enable/disable status */
34132 +    uint8_t   qos_en;   /*!< qos enable/disable status  */
34133 +} PPA_FEATURE_INFO;
34134 +
34135 +/*!
34136 +    \brief This is the data structure for PPA subsystem Versions, like ppa subsystem, ppe fw, ppe driver and so on
34137 +*/
34138 +typedef struct {
34139 +    PPA_VERSION ppa_api_ver;               /*!< PPA API verion */
34140 +    PPA_VERSION ppa_stack_al_ver;          /*!< PPA stack verion */
34141 +    PPA_VERSION ppe_hal_ver;               /*!< PPA HAL verion */
34142 +    PPA_VERSION ppe_fw_ver[2];                /*!< PPA FW verion */
34143 +    PPA_VERSION ppa_subsys_ver;            /*!< PPA Subsystem verion */
34144 +    PPA_WAN_INFO ppa_wan_info;            /*!< PPA WAN INFO */
34145 +    PPA_FEATURE_INFO  ppe_fw_feature;  /*!< PPE FW feature lists */
34146 +    PPA_FEATURE_INFO  ppa_feature;  /*!< PPA Level feature lists */
34147 +
34148 +} PPA_CMD_VERSION_INFO;
34149 +
34150 +/*!
34151 +    \brief This is the data structure for basic vlan range
34152 +*/
34153 +typedef struct  {
34154 +    uint32_t start_vlan_range;  /*!< WAN interface start vlan id */
34155 +    uint32_t end_vlan_range;    /*!< WAN interface end vlan id */
34156 +}PPA_VLAN_RANGE;
34157 +
34158 +/*!
34159 +    \brief This is the data structure VLAN range in mixed mode
34160 +*/
34161 +typedef struct {
34162 +    PPA_CMD_COUNT_INFO  count_info;  /*!< PPA Count info */
34163 +    PPA_VLAN_RANGE      ranges[1];  /*!< it is dummy array, need to malloc in userspace */
34164 +} PPA_CMD_VLAN_RANGES;
34165 +
34166 +/*!
34167 +    \brief This is the data structure for MAC INFO
34168 +*/
34169 +typedef struct {
34170 +    PPA_CMD_COUNT_INFO  count_info;          /*!< PPA Count info */
34171 +    PPA_CMD_MAC_ENTRY   session_list[1];    /*!< it is a dummy array, need to malloc bedore use it in userspace */
34172 +} PPA_CMD_ALL_MAC_INFO;
34173 +
34174 +/*!
34175 +    \brief This is the data structure for BRIGE MAC LEARNING ENABLE/DISABLE INFO
34176 +*/
34177 +typedef struct {
34178 +    uint32_t        bridge_enable;  /*!< enable/disable bridging mac address learning flag */
34179 +    uint32_t        flags;   /*!< reserved for future */
34180 +} PPA_CMD_BRIDGE_ENABLE_INFO;
34181 +
34182 +typedef struct {
34183 +    uint32_t   t; /*!<  Time Tick */
34184 +    uint32_t   w; /*!<  weight */
34185 +    uint32_t   s; /*!<  burst */
34186 +    uint32_t   r; /*!<  Replenish */
34187 +    uint32_t   d; /*!<  ppe internal variable */
34188 +    uint32_t   tick_cnt; /*!<  ppe internal variable */
34189 +    uint32_t   b; /*!<  ppe internal variable */
34190 +
34191 +    /*For PPA Level only */
34192 +    uint32_t   reg_addr;  /*!<  register address */
34193 +    uint32_t bit_rate_kbps;  /*!<  rate shaping in kbps */
34194 +    uint32_t weight_level;   /*!<  internal wfq weight */
34195 +
34196 +}PPA_QOS_INTERVAL;
34197 +
34198 +typedef struct  {
34199 +    //struct wtx_qos_q_desc_cfg
34200 +    uint32_t    threshold; /*!<  qos wtx threshold */
34201 +    uint32_t    length;  /*!<  qos wtx length  */
34202 +    uint32_t    addr; /*!<  qos wtx address */
34203 +    uint32_t    rd_ptr; /*!<  qos wtx read pointer  */
34204 +    uint32_t    wr_ptr; /*!<  qos wtx write pointer */
34205 +
34206 +        /*For PPA Level only */
34207 +   uint32_t   reg_addr;  /*!<  register address */
34208 +}PPA_QOS_DESC_CFG_INTERNAL;
34209 +
34210 +
34211 +/*!
34212 +    \brief This is the data structure for PPA QOS to get the maximum queue number supported for one physical port
34213 +*/
34214 +typedef struct {
34215 +    uint32_t        portid;   /*!<  the phisical port id which support qos queue */
34216 +    uint32_t        queue_num;  /*!<  the maximum queue number is supported */
34217 +    uint32_t        flags;    /*!<  Reserved currently */
34218 +} PPA_CMD_QUEUE_NUM_INFO;
34219 +
34220 +/*!
34221 +    \brief This is the data structure for PPA QOS MIB Counter
34222 +*/
34223 +typedef struct {
34224 +    uint32_t        total_rx_pkt;   /*!<  all packets received by this queue */
34225 +    uint32_t        total_rx_bytes; /*!<  all bytes received by thi queue */
34226 +    uint32_t        total_tx_pkt;   /*!<  all packets trasmitted by this queue */
34227 +    uint32_t        total_tx_bytes; /*!<  all bytes trasmitted by thi queue */
34228 +
34229 +    uint32_t        cpu_path_small_pkt_drop_cnt;  /*!< all small packets dropped in CPU path for lack of TX DMA descriptor in the queue*/
34230 +    uint32_t        cpu_path_total_pkt_drop_cnt;  /*!< all packets dropped in CPU path for lack of TX DMA descriptor in the queue*/
34231 +    uint32_t        fast_path_small_pkt_drop_cnt; /*!< all small packets dropped in fast path for lack of TX DMA descriptor */
34232 +    uint32_t        fast_path_total_pkt_drop_cnt; /*!< all packets dropped in fast path for lack of TX DMA descriptor */
34233 +} PPA_QOS_MIB;
34234 +
34235 +/*!
34236 +    \brief This is the data structure for PPA QOS to get the maximum queue number supported for one physical port
34237 +*/
34238 +typedef struct {
34239 +    uint32_t        portid; /*!<  the phisical port id which support qos queue */
34240 +    uint32_t        queueid;  /*!<  the queue id for the mib */
34241 +    PPA_QOS_MIB     mib;    /*!<  the mib information for the current specified queue */
34242 +    uint32_t        flags;  /*!<  Reserved currently */
34243 +} PPA_CMD_QOS_MIB_INFO;
34244 +
34245 +
34246 +
34247 +/*!
34248 +    \brief This is the data structure for PPA QOS to be enabled/disabled
34249 +*/
34250 +typedef struct {
34251 +    uint32_t        portid;  /*!<  which support qos queue. */
34252 +    uint32_t        enable;  /*!<  enable/disable  flag */
34253 +    uint32_t        flags;   /*!<  Reserved currently */
34254 +} PPA_CMD_QOS_CTRL_INFO;
34255 +
34256 +/*!
34257 +    \brief This is the data structure for PPA Rate Shapping Set/Get/Reset one queue's rate limit
34258 +*/
34259 +typedef struct {
34260 +    uint32_t        portid;   /*!<  the phisical port id which support qos queue */
34261 +    uint32_t        queueid;  /*!<  the queu id. Now it only support 0 ~ 7 */
34262 +    uint32_t        rate;     /*!<  rate limit in kbps  */
34263 +    uint32_t        burst;    /*!<  rate limit in bytes. Note: it is PPE FW QOS internal value. Normally there is no need to set this value or just set to default value zero */
34264 +    uint32_t        flags;    /*!<  Reserved currently */
34265 +} PPA_CMD_RATE_INFO;
34266 +
34267 +
34268 +
34269 +/*!
34270 +    \brief This is the data structure for PPA WFQ Set/Get/Reset one queue's weight
34271 +*/
34272 +typedef struct {
34273 +    uint32_t        portid;   /*!<  the phisical port id which support qos queue */
34274 +    uint32_t        queueid;  /*!<  the queu id. Now it only support 0 ~ 7 */
34275 +    uint32_t        weight;   /*!<  WFQ weight. The value is from 0 ~ 100 */
34276 +    uint32_t        flags;    /*!<  Reserved currently */
34277 +} PPA_CMD_WFQ_INFO;
34278 +
34279 +#if defined(CONFIG_IFX_PMCU) || defined(CONFIG_IFX_PMCU_MODULE)
34280 +/*!
34281 +    \brief Union of ppa power transitin watermark.
34282 +*/
34283 +union watermark {
34284 +        uint32_t ppa_pwm_wm1;  /*!< Watermark value for PPE transition between D0 and D1 */
34285 +        uint32_t ppa_pwm_wm2;  /*!< Watermark value for PPE transition between D1 and D2 */
34286 +        uint32_t ppa_pwm_wm3;  /*!< Watermark value for PPE transition between D2 and D3 */
34287 +};
34288 +
34289 +/*!
34290 +    \brief This is the data structure definition for PPA PWM states water mark
34291 +*/
34292 +typedef struct {
34293 +    int16_t flag;   /*!< flag indicating if watermark type. flag=1: watermark is packet count; flag=2: watermark is byte count  */
34294 +    int32_t time_interval; /*!< time interval of watermarks in milliseconds. */
34295 +    union watermark WM;  /*!< Watermark value for PPE transition */
34296 +}WM_t;
34297 +
34298 +/*!
34299 +    \brief This is the data structure for PPA Power management basic watermark configuration
34300 +*/
34301 +typedef struct {
34302 +    WM_t ppa_pwm_wm1;  /*!< Watermark value for PPE transition between D0 and D1 */
34303 +    WM_t ppa_pwm_wm2;  /*!< Watermark value for PPE transition between D1 and D2*/
34304 +    WM_t ppa_pwm_wm3;  /*!< Watermark value for PPE transition between D2 and D3*/
34305 +}PPA_PWM_WM_t;
34306 +
34307 +/*!
34308 +    \brief This is the data structure for PPA Power management configuration
34309 +*/
34310 +typedef struct {
34311 +    uint8_t ppa_pwm;  /*!< PPA power management mode: 0/1-OFF/ON */
34312 +    PPA_PWM_WM_t ppa_pwm_wm_up;  /*!< Watermark value for PPE transition for various states. */
34313 +    PPA_PWM_WM_t ppa_pwm_wm_down;  /*!< Watermark value for PPE transition for various states. */
34314 +    PPA_PWM_STATE_t e_ppa_pwm_init_state;  /*!< Initial power/performance state for PPE */
34315 +    uint32_t flag;  /*!< reserved.*/
34316 +}PPA_PWM_CONFIG_t;
34317 +#endif //end of CONFIG_IFX_PMCU
34318 +
34319 +/*!
34320 +    \brief This is the data structure for Mutiple Field Based Classification And VLAN Assigment feature's basic auto-learning VLAN related information.
34321 +*/
34322 +typedef struct
34323 +{
34324 +    PPA_IFNAME tx_ifname[PPA_IF_NAME_SIZE]; /*!<  destination interface name, like eth0.3. If blank, then match all interface */
34325 +    PPA_IFNAME rx_ifname[PPA_IF_NAME_SIZE]; /*!<  receiving interface name, like eth1.2, If blank, then match all interface */
34326 +}PPA_MULTIFIELD_VLAN_INFO_AUTO;
34327 +
34328 +/*!
34329 +    \brief This is the data structure for Mutiple Field Based Classification And VLAN Assigment's manual-learning VLAN information based on default key selection.
34330 +*/
34331 +typedef struct
34332 +{
34333 +    uint8_t tx_if_id; /*!<  physical destination interface id match, like 0 for eth0, 1 for eth1. It is part of key 14 */
34334 +    uint8_t rx_if_id; /*!<  physical destination interface id match, like 0 for eth0, 1 for eth1. It is part of key 15 */
34335 +    uint8_t is_vlan; /*!< VLAN Flag match. 1: only match single vlan, 2: match double vlan, 0: match no vlan packet. It is part of key14 */
34336 +    uint8_t is_vlan_mask; /*!< VLAN Flag mask*/
34337 +
34338 +    uint8_t out_vlan_pri;  /*!< outer vlan priority ( 3 bits only) match. Based on PPA default Key Selection, it is part of key 8/l2_off14 */
34339 +    uint8_t out_vlan_pri_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34340 +    uint8_t out_vlan_cfi;  /*!< outer vlan cfi ( 1 bits only) match. Based on PPA default Key Selection, it is part of key 8/l2_off14 */
34341 +    uint8_t out_vlan_cfi_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34342 +
34343 +    uint16_t out_vlan_vid;  /*!< outer vlan id ( 1 bits only) match. Based on PPA default Key Selection, it is part of key 8 and 9/l2_off14-15 */
34344 +    uint16_t out_vlan_vid_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34345 +
34346 +    uint8_t in_vlan_pri;  /*!< inner vlan priority ( 3 bits only) match. Based on PPA default Key Selection, it is part of key 12/l2_off18 */
34347 +    uint8_t in_vlan_pri_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34348 +    uint8_t in_vlan_cfi;  /*!< inner vlan cfi ( 1 bits only) match. Based on PPA default Key Selection, it is part of key 12/l2_off18 */
34349 +    uint8_t in_vlan_cfi_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34350 +
34351 +    uint16_t in_vlan_vid;  /*!< inner vlan id ( 1 bits only) match. Based on PPA default Key Selection, it is part of key 12 and 13/l2_off18-19 */
34352 +    uint16_t in_vlan_vid_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34353 +
34354 +    uint8_t  action_out_vlan_insert;  /*!< out vlan insert action */
34355 +    uint8_t  action_in_vlan_insert;    /*!< inner vlan insert action */
34356 +    uint8_t  action_out_vlan_remove;   /*!< out vlan remove action */
34357 +    uint8_t  action_in_vlan_remove;    /*!< inner vlan remove action */
34358 +
34359 +    uint8_t  new_out_vlan_pri;  /*!< action: new out vlan priority  */
34360 +    uint8_t  new_out_vlan_cfi;  /*!< action:new out vlan cfi */
34361 +    uint8_t  new_in_vlan_pri;   /*!< action:new inner vlan priority */
34362 +    uint8_t  new_in_vlan_cfi;   /*!< action:new inner vlan cfi  */
34363 +
34364 +    uint16_t new_out_vlan_vid;   /*!< action:new out vlan id */
34365 +    uint16_t new_in_vlan_vid;      /*!< action:new inner vlan id */
34366 +
34367 +    uint16_t new_out_vlan_tpid;   /*!< action:new out vlan tpid */
34368 +}PPA_MULTIFIELD_VLAN_INFO_MANUAL;
34369 +
34370 +/*!
34371 +    \brief This is the data structure for Mutiple Field Based Classification And VLAN Assigment's VLAN KEY/MASK/ACTION based on default key selection.
34372 +*/
34373 +typedef struct
34374 +{
34375 +    uint8_t bfauto;  /*!< flag to use simple autoway to add a multiple field editing flow. It is used by PPA API level and hook/ppacmd only*/
34376 +    PPA_MULTIFIELD_VLAN_INFO_AUTO vlan_info_auto;  /*!< auto-learn vlan key/mask/action. Note, it is only for add/delete a rule, not for get commands */
34377 +    PPA_MULTIFIELD_VLAN_INFO_MANUAL vlan_info_manual; /*!< munually provide vlan key/mask/action. Even vlan_info_auto is used, ppa will set vlan_info_manual structure for PPE driver */
34378 +
34379 +}PPA_MULTIFIELD_VLAN_INFO;
34380 +
34381 +/*!
34382 +    \brief This is the data structure for Mutiple Field Based Classification And VLAN Assigment's configuration based on default key selection.
34383 +*/
34384 +typedef struct
34385 +{
34386 +    uint16_t ether_type;  /*!< ethernet type match, like 0x0800. Based on PPA default Key Selection, it is key0_1*/
34387 +    uint16_t ether_type_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34388 +
34389 +    uint8_t dscp;  /*!< dscp(tos) match. 1: key of  dscp in ip header, like 0x08. Based on PPA default Key Selection, it is key2*/
34390 +    uint8_t dscp_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34391 +    uint8_t pkt_length;  /*!< packet length ( less than) match. Its value is got from ethernet packet length /64. Based on PPA default Key Selection, it is key3*/
34392 +    uint8_t pkt_length_mask;  /*!< packet length mask.*/
34393 +
34394 +    uint32_t s_ip;  /*!< source ip match, like 0x0a000009 ( 10.0.0.9) . Based on PPA default Key Selection, it is key4 ~ Key7*/
34395 +    uint32_t s_ip_mask;  /*!< match mask to specify the bits to match. Note, 0 means need to match and 1 means not to match*/
34396 +
34397 +    uint8_t l3_off0;  /*!< L3 Offset 0 match. Baed on PPA default key selection, it is key10 */
34398 +    uint8_t l3_off0_mask; /*!< L3 Offset 0 mask */
34399 +    uint8_t l3_off1; /*!< L3 Offset 1 match. Baed on PPA default key selection, it is key11 */
34400 +    uint8_t l3_off1_mask; /*!< L3 Offset 1 mask */
34401 +
34402 +    uint8_t ipv4;  /*!< ipv4 match ( 1 bit). 1: match only ipv4.  0: match none ipv4 packet. It is part of key15. */
34403 +    uint8_t ipv4_mask;  /*!< ipv4 mask. 0 -need to match, 1-no need to match */
34404 +    uint8_t ipv6;  /*!< < ipv6 match ( 1 bit). 1: match only ipv6.  0: match none ipv6 packet. 1: match only ipv6, 0: match none ipv6 packet. It is part of key15 */
34405 +    uint8_t ipv6_mask;  /*!< ipv6 mask. 0 -need to match, 1-no need to match */
34406 +
34407 +    uint8_t pppoe_session;  /*!< pppoe session flag match: 1: match pppoe session only. 0-- match none pppoe session packet. It is part of key14 */
34408 +    uint8_t pppoe_session_mask;  /*!< pppoe session flag mask. 0 -need to match, 1-no need to match */
34409 +    uint8_t fwd_cpu; /*!< action: forward packet to CPU or not. \n
34410 +                                       1: forward to CPU.
34411 +                                       0: forward to its original destination port\n */
34412 +
34413 +    uint8_t queue_id; /*!< action: which queue assign for the current flow. */
34414 +
34415 +    PPA_MULTIFIELD_VLAN_INFO vlan_info; /*!< specify vlan key/mask/action. Based on PPA default Key Selection. It relates to key8/key9, key 12/key13 and key14/key15 and part of vlan action*/
34416 +} PPA_MULTIFIELD_DEFAULT_INFO;
34417 +
34418 +/*!
34419 +    \brief This is the data structure for Mutiple Field Based Classification And VLAN Assigment's configuration based on second default key selection.
34420 +    \note, for future only now
34421 +*/
34422 +
34423 +typedef struct
34424 +{
34425 +
34426 +}PPA_MULTIFIELD_DEFAULT2_INFO;
34427 +
34428 +/*!
34429 +    \brief This is the data structure for Mutiple Field Based Classification And VLAN Assigment's configuration based on different key selection.
34430 +    \note More key selection based configuration will be implemented. Note, different key selectoin may have different configuration.  \n
34431 +    PPA should parse the cfg according to current  key selection mode
34432 +
34433 +*/
34434 +typedef union
34435 +{
34436 +    PPA_MULTIFIELD_DEFAULT_INFO cfg0; /*!< multiple field configuration based on default key selection. */
34437 +    PPA_MULTIFIELD_DEFAULT2_INFO cfg2; /*!< multiple field configuration based on second default key selection. */
34438 +}PPA_MULTIFIELD_FLOW_INFO;
34439 +
34440 +/*!
34441 +    \brief This is the data structure for IOCTL of Mutiple Field Based Classification And VLAN Assigment's configuration.
34442 +
34443 +*/
34444 +typedef struct
34445 +{
34446 +    int32_t index; /*!< for get command, it is input, for add command, it is input. for del, it is input ( index must be valid in this case, -1 means delete all flow ) */
34447 +    int32_t last_index; /*!< for get command. It will be used in ppacmd.c only */
34448 +    uint32_t flag; /*!< Most time, it is input only. But for PPA_CMD_GET_MULTIFIELD_STATUS, it is input/ouput */
34449 +    PPA_MULTIFIELD_FLOW_INFO flow;     /*!< the Mutiple Field Based Classification And VLAN Assigment configuration/information */
34450 +} PPA_CMD_MULTIFIELD_FLOW_INFO ;
34451 +
34452 +/*!
34453 +    \brief This is the data structure for IOCTL to enable/disable Mutiple Field Based Classification And VLAN Assigment.
34454 +
34455 +*/
34456 +typedef struct PPA_CMD_ENABLE_MULTIFIELD_INFO
34457 +{
34458 +    uint32_t enable_multifield;  /*!< flag of enable/disable the Mutiple Field Based Classification And VLAN Assigment feature  */
34459 +    uint32_t flag;  /*!< reserved for future */
34460 +} PPA_CMD_ENABLE_MULTIFIELD_INFO;
34461 +
34462 +/*!
34463 +    \brief This is the data structure for getting all exported PPA hooks.
34464 +*/
34465 +typedef struct
34466 +{
34467 +    uint8_t hookname[MAX_HOOK_NAME_LEN]; /*!< hook name */
34468 +    uint32_t hook_addr;   /*!< hook address */
34469 +    uint32_t real_func;    /*!< hook pointer to real function*/
34470 +    uint8_t hook_flag;   /*!< hooked flag: 0-disabled, 1-enabled */
34471 +}PPA_HOOK_INFO;
34472 +
34473 +/*!
34474 +    \brief This is the data structure for  PPA hooks list
34475 +*/
34476 +typedef struct PPA_HOOK_INFO_LIST {
34477 +    PPA_HOOK_INFO info;  /*!< ppa hook info */
34478 +
34479 +    struct PPA_HOOK_INFO_LIST *next; /*!< point to next ppa hook info */
34480 +} PPA_HOOK_INFO_LIST;
34481 +
34482 +/*!
34483 +    \brief This is the data structure for getting all exported PPA hooks.
34484 +*/
34485 +typedef struct
34486 +{
34487 +    uint32_t hook_count; /*!< hook counter */
34488 +    uint32_t flag; /*!< reserved for future */
34489 +    PPA_HOOK_INFO list[1];   /*!< it is a dummy array. Userspace should apply storage buffer for it.  */
34490 +}PPA_CMD_HOOK_LIST_INFO;
34491 +
34492 +/*!
34493 +    \brief This is the data structure for enable/disable ppa hook
34494 +*/
34495 +typedef struct
34496 +{
34497 +    uint8_t hookname[MAX_HOOK_NAME_LEN]; /*!< hook name */
34498 +    uint32_t enable; /*!< enable/disable ppa hook  */
34499 +    uint32_t flag; /*!< reserved for future */
34500 +}PPA_HOOK_ENABLE_INFO;
34501 +
34502 +/*!
34503 +    \brief This is the data structure for IOCTL to enable/disable ppa hook
34504 +*/
34505 +typedef PPA_HOOK_ENABLE_INFO PPA_CMD_HOOK_ENABLE_INFO;
34506 +
34507 +/*!
34508 +    \brief This is the data structure to get the memory value.
34509 +*/
34510 +typedef struct
34511 +{
34512 +    uint32_t  addr;  /*!< The memory adddress to read */
34513 +    uint32_t  addr_mapped;  /*!< The mapped memory adddress to read */
34514 +    uint32_t shift;  /*!< the bits to shitf */
34515 +    uint32_t size; /*!< size of bits to read*/
34516 +    uint32_t repeat; /*!< read repeat times  */
34517 +    uint32_t flag; /*!< reserved for future */
34518 +    uint32_t buffer[1]; /*!< the buffer to store the value.  it is a dummy array. Userspace should apply storage buffer for it. Its size should be at least size * sizeof (uint32_t) */
34519 +}PPA_READ_MEM_INFO;
34520 +
34521 +#ifdef NO_DOXY
34522 +typedef PPA_READ_MEM_INFO PPA_CMD_READ_MEM_INFO;
34523 +
34524 +/*!
34525 +    \brief This is the data structure to set the memory value.
34526 +*/
34527 +typedef struct
34528 +{
34529 +    uint32_t addr;  /*!< The memory adddress to set */
34530 +    uint32_t  addr_mapped;  /*!< The mapped memory adddress to read */
34531 +    uint32_t shift;  /*!< the bits to shitf */
34532 +    uint32_t size; /*!< size of bits */
34533 +    uint32_t value;  /*!< value of the data*/
34534 +    uint32_t repeat; /*!< set repeat times*/
34535 +    uint32_t flag; /*!< reserved for future */
34536 +}PPA_SET_MEM_INFO;
34537 +
34538 +/*!
34539 +    \brief This is the data structure to set the memory value for IOCTL.
34540 +*/
34541 +typedef PPA_SET_MEM_INFO PPA_CMD_SET_MEM_INFO;
34542 +#endif
34543 +
34544 +/*!
34545 +    \brief This is the data structure to get the maximum entries, like lan/wan/mc/bridging
34546 +*/
34547 +typedef struct
34548 +{
34549 +    uint32_t        max_lan_entries;      /*!< Maximum LAN session entries */
34550 +    uint32_t        max_wan_entries;      /*!< Maximum WAN session entries */
34551 +    uint32_t        max_lan_collision_entries;      /*!< Maximum LAN session entries */
34552 +    uint32_t        max_wan_collision_entries;      /*!< Maximum WAN session entries */
34553 +    uint32_t        max_mc_entries;       /*!< Maximum Multicast session entries */
34554 +    uint32_t        max_bridging_entries;/*!< Maximum Bridge session entries */
34555 +    uint32_t        max_ipv6_addr_entries;      /*!< Maximum IPV6 address entries */
34556 +    uint32_t        max_fw_queue;                       /*!< Maximum PPE FW queue number */
34557 +    uint32_t        max_6rd_entries;       /*!<Maximum 6rd tunnel entries */
34558 +       uint32_t        max_dslite_entries;    /*!<Maximum dslite tunnel entries */
34559 +    uint32_t        max_mf_flow;       /*!<Maximum multiple filed flow */
34560 +} PPA_MAX_ENTRY_INFO;
34561 +
34562 +/*!
34563 +    \brief This is the data structure to get the maximum entries for IOCTL.
34564 +*/
34565 +typedef struct{
34566 +    PPA_MAX_ENTRY_INFO entries; /*!< max entry info*/
34567 +    uint32_t        flags;    /*!< reserved for future */
34568 +} PPA_CMD_MAX_ENTRY_INFO;
34569 +
34570 +/*!
34571 +    \brief This is the data structure to get the physical port id For IOCTL.
34572 +*/
34573 +typedef struct{
34574 +    PPA_IFNAME ifname[PPA_IF_NAME_SIZE]; /*!< the interface name */
34575 +    uint32_t   portid;   /*!< the port id */
34576 +    uint32_t   flags;    /*!< reserved for future */
34577 +} PPA_CMD_PORTID_INFO;
34578 +
34579 +
34580 +/*!
34581 +    \brief This is the data structure for DSL queue mib
34582 +*/
34583 +typedef struct{
34584 +    uint32_t   queue_num;   /*!< the queue number filled in the drop mib*/
34585 +    uint32_t   drop_mib[16]; /*!< the drop mib counter */
34586 +
34587 +    //later other DSL mib counter will be added here
34588 +    uint32_t   flag; /*!< reserved for futurer */
34589 +} PPA_DSL_QUEUE_MIB;
34590 +
34591 +/*!
34592 +    \brief This is the data structure for general  ENABLE/DISABLE INFO
34593 +*/
34594 +typedef struct {
34595 +    uint32_t        enable;  /*!< enable/disable flag */
34596 +    uint32_t        flags;   /*!< reserved for future */
34597 +} PPA_CMD_GENERAL_ENABLE_INFO;
34598 +
34599 +/*!
34600 +    \brief This is the data structure to get the DSL queue drop mib for IOCTL.
34601 +*/
34602 +typedef struct{
34603 +    PPA_DSL_QUEUE_MIB mib;  /*!< dsl queue mib coutner. */
34604 +    uint32_t   flags;    /*!< reserved for future */
34605 +} PPA_CMD_DSL_MIB_INFO;
34606 +
34607 +/*!
34608 +    \brief This is the data structure for PORT mib
34609 +*/
34610 +typedef struct{
34611 +    uint32_t     ig_fast_brg_pkts;           /*!<  fast bridge receving packets */
34612 +    uint32_t     ig_fast_brg_bytes;          /*!< the fast bridge receving bytes */
34613 +
34614 +    uint32_t     ig_fast_rt_ipv4_udp_pkts;   /*!<  the fast ipv4 routing udp receving packets */
34615 +    uint32_t     ig_fast_rt_ipv4_tcp_pkts;   /*!<  the fast ipv4 routing tcp receving packets */
34616 +    uint32_t     ig_fast_rt_ipv4_mc_pkts;    /*!<  the fast ipv4 routing multicast receving packets */
34617 +    uint32_t     ig_fast_rt_ipv4_bytes;      /*!<  the fast ipv4 receving bytes */
34618 +
34619 +    uint32_t     ig_fast_rt_ipv6_udp_pkts;   /*!<  the fast ipv6 routing udp receving packets*/
34620 +    uint32_t     ig_fast_rt_ipv6_tcp_pkts;   /*!<  the fast ipv6 routing tcp receving packets */
34621 +    uint32_t     ig_fast_rt_ipv6_bytes;      /*!<  the fast ipv6 routing receving bytes */
34622 +
34623 +    uint32_t     ig_cpu_pkts;                /*!cpu packets */
34624 +    uint32_t     ig_cpu_bytes;               /*!<  cpu bytes */
34625 +
34626 +    uint32_t     ig_drop_pkts;               /*!<  drop packets */
34627 +    uint32_t     ig_drop_bytes;              /*!<  drop bytes */
34628 +
34629 +    uint32_t     eg_fast_pkts;               /*!<  the fast transmiting packets  */
34630 +
34631 +    uint32_t     port_flag;                      /*!<  port flag: PORT_MODE_ETH, PORT_MODE_DSL, PORT_MODE_EXT  */
34632 +
34633 +} PPA_PORT_MIB_INFO;
34634 +
34635 +/*!
34636 +    \brief This is the data structure for PORT mib
34637 +*/
34638 +typedef struct{
34639 +    PPA_PORT_MIB_INFO mib_info[8];     /*!<  mib array: eth0, eth1, DSL, DSL(IPOA/PPPOA), ext1, ext2, ext3, ext4 */
34640 +    uint32_t                    port_num;   /*!< maximum port number supported */
34641 +    uint32_t                    flags;   /*!< reserved for future */
34642 +}PPA_PORT_MIB;
34643 +
34644 +
34645 +/*!
34646 +    \brief This is the data structure for changing to FPI address
34647 +*/
34648 +typedef struct{
34649 +    uint32_t                    addr_orig;   /*!< original address */
34650 +    uint32_t                    addr_fpi;   /*!< converted FPI address */
34651 +    uint32_t                    flags;   /*!< reserved for future */
34652 +}PPA_FPI_ADDR;
34653 +
34654 +
34655 +#ifdef NO_DOXY
34656 +typedef struct {
34657 +    uint32_t mtu_ix;
34658 +    uint32_t mtu;  // for add/del/get mtu entry only
34659 +} PPE_MTU_INFO;
34660 +
34661 +typedef struct {
34662 +    uint32_t pppoe_ix;
34663 +    uint32_t pppoe_session_id;  // for add/del/get a pppoe entry only
34664 +} PPE_PPPOE_INFO;
34665 +
34666 +typedef struct {
34667 +    uint32_t mac_ix;
34668 +    uint8_t mac[PPA_ETH_ALEN]; // for add/del/get a MAC entry only
34669 +} PPE_ROUTE_MAC_INFO;
34670 +
34671 +typedef struct {
34672 +    uint32_t vlan_id;
34673 +    uint32_t vlan_entry;
34674 +} PPE_OUT_VLAN_INFO;
34675 +
34676 +typedef struct {
34677 +    uint32_t tunnel_idx;
34678 +    uint32_t tunnel_type;
34679 +    struct net_device *tx_dev;
34680 +} PPE_TUNNEL_INFO;
34681 +
34682 +typedef struct {
34683 +    uint32_t f_is_lan;
34684 +    IP_ADDR_C src_ip;
34685 +    uint32_t src_port;
34686 +    IP_ADDR_C dst_ip;
34687 +    uint32_t dst_port;
34688 +    uint32_t f_is_tcp;   //  1: TCP, 0: UDP
34689 +    uint32_t route_type;
34690 +    IP_ADDR_C new_ip;   //NAT IP
34691 +    uint16_t new_port; //NAT UDP/TCP Port
34692 +    uint8_t  new_dst_mac[PPA_ETH_ALEN];
34693 +    PPE_ROUTE_MAC_INFO src_mac;
34694 +    PPE_MTU_INFO mtu_info;
34695 +    uint32_t pppoe_mode;
34696 +    PPE_PPPOE_INFO pppoe_info;
34697 +    PPE_TUNNEL_INFO tnnl_info;
34698 +
34699 +    uint32_t f_new_dscp_enable;
34700 +    uint32_t new_dscp;
34701 +    uint32_t f_vlan_ins_enable;
34702 +    uint32_t new_vci;
34703 +    uint32_t f_vlan_rm_enable;
34704 +
34705 +    uint32_t f_out_vlan_ins_enable;
34706 +    PPE_OUT_VLAN_INFO out_vlan_info;
34707 +    uint32_t f_out_vlan_rm_enable;
34708 +    uint32_t dslwan_qid;
34709 +    uint32_t dest_list;
34710 +    uint32_t entry;
34711 +    uint32_t update_flags;  //for update_routing_entry only
34712 +    uint64_t bytes;  //for MIB
34713 +    uint32_t f_hit;  //only for test_and_clear_hit_stat
34714 +    uint8_t  collision_flag; // 1 mean the entry is in collsion table or no hashed table, like ASE/Danube
34715 +} PPE_ROUTING_INFO;
34716 +
34717 +
34718 +/*!
34719 +    \brief This is the data structure to get the PORT queue mib for IOCTL.
34720 +*/
34721 +typedef struct{
34722 +    PPA_PORT_MIB mib;  /*!< port mib counter. */
34723 +    uint32_t   flags;    /*!< reserved for future */
34724 +} PPA_CMD_PORT_MIB_INFO;
34725 +
34726 +typedef struct{
34727 +    uint32_t f_is_lan;
34728 +    uint32_t entry_num;
34729 +    uint32_t mc_entry_num;
34730 +    uint32_t f_ip_verify;
34731 +    uint32_t f_tcpudp_verify;
34732 +    uint32_t f_tcpudp_err_drop;
34733 +    uint32_t f_drop_on_no_hit;
34734 +    uint32_t f_mc_drop_on_no_hit;
34735 +    uint32_t flags;
34736 +} PPE_ROUTING_CFG;
34737 +
34738 +typedef struct{
34739 +    uint32_t entry_num;
34740 +    uint32_t br_to_src_port_mask; uint32_t br_to_src_port_en;
34741 +    uint32_t f_dest_vlan_en;
34742 +    uint32_t f_src_vlan_en;
34743 +    uint32_t f_mac_change_drop;
34744 +    uint32_t flags;
34745 +} PPE_BRDG_CFG;
34746 +
34747 +typedef struct{
34748 +    uint32_t mode;
34749 +    uint32_t flags;
34750 +} PPE_FAST_MODE_CFG;
34751 +
34752 +typedef struct {
34753 +    uint32_t        f_is_lan;
34754 +    uint32_t        f_enable;
34755 +    uint32_t        flags;
34756 +} PPE_ACC_ENABLE;
34757 +
34758 +typedef struct {
34759 +    uint32_t uc_dest_list;
34760 +    uint32_t mc_dest_list;
34761 +    uint32_t if_no;
34762 +} PPE_DEST_LIST;
34763 +
34764 +typedef struct {
34765 +    uint32_t if_no;
34766 +    uint32_t f_eg_vlan_insert;
34767 +    uint32_t f_eg_vlan_remove;
34768 +    uint32_t f_ig_vlan_aware;
34769 +    uint32_t f_ig_src_ip_based;
34770 +    uint32_t f_ig_eth_type_based;
34771 +    uint32_t f_ig_vlanid_based;
34772 +    uint32_t f_ig_port_based;
34773 +    uint32_t f_eg_out_vlan_insert;
34774 +    uint32_t f_eg_out_vlan_remove;
34775 +    uint32_t f_ig_out_vlan_aware;
34776 +} PPE_BRDG_VLAN_CFG;
34777 +
34778 +
34779 +typedef struct {
34780 +    uint32_t entry;  /*so far it is only for get command*/
34781 +    uint32_t ig_criteria_type;
34782 +    uint32_t ig_criteria;;
34783 +    uint32_t new_vci;
34784 +    uint32_t dest_qos;
34785 +    PPE_OUT_VLAN_INFO out_vlan_info;
34786 +    uint32_t in_out_etag_ctrl;
34787 +    uint32_t vlan_port_map;
34788 +} PPE_BRDG_VLAN_FILTER_MAP;
34789 +
34790 +typedef struct {
34791 +    uint32_t dest_ip_compare;
34792 +    uint32_t f_vlan_ins_enable;
34793 +    uint32_t new_vci;
34794 +    uint32_t f_vlan_rm_enable;
34795 +    uint32_t f_src_mac_enable;
34796 +    uint32_t src_mac_ix;
34797 +    uint32_t pppoe_mode;
34798 +    uint32_t f_out_vlan_ins_enable;
34799 +    PPE_OUT_VLAN_INFO out_vlan_info;
34800 +    uint32_t f_out_vlan_rm_enable;
34801 +    uint32_t f_new_dscp_enable;
34802 +    uint32_t new_dscp;
34803 +    uint32_t dest_qid;
34804 +    uint32_t dest_list;
34805 +    uint32_t route_type;
34806 +    uint32_t p_entry;
34807 +    uint32_t update_flags;  //only for update only,not for new added one
34808 +} PPE_MC_INFO;
34809 +
34810 +typedef struct {
34811 +    uint32_t port;
34812 +    uint8_t  mac[PPA_ETH_ALEN];
34813 +    uint32_t f_src_mac_drop;
34814 +    uint32_t dslwan_qid;
34815 +    uint32_t dest_list;
34816 +    uint32_t p_entry;
34817 +    uint32_t f_hit; //only for test_and_clear_bridging_hit_stat
34818 +} PPE_BR_MAC_INFO;
34819 +
34820 +struct ppe_itf_mib {
34821 +    uint32_t             ig_fast_brg_pkts;           // 0 bridge ?
34822 +    uint32_t             ig_fast_brg_bytes;          // 1 ?
34823 +
34824 +    uint32_t             ig_fast_rt_ipv4_udp_pkts;   // 2 IPV4 routing
34825 +    uint32_t             ig_fast_rt_ipv4_tcp_pkts;   // 3
34826 +    uint32_t             ig_fast_rt_ipv4_mc_pkts;    // 4
34827 +    uint32_t             ig_fast_rt_ipv4_bytes;      // 5
34828 +
34829 +    uint32_t             ig_fast_rt_ipv6_udp_pkts;   // 6 IPV6 routing
34830 +    uint32_t             ig_fast_rt_ipv6_tcp_pkts;   // 7
34831 +    uint32_t             res0;                       // 8
34832 +    uint32_t             ig_fast_rt_ipv6_bytes;      // 9
34833 +
34834 +    uint32_t             res1;                       // A
34835 +    uint32_t             ig_cpu_pkts;
34836 +    uint32_t             ig_cpu_bytes;
34837 +
34838 +    uint32_t             ig_drop_pkts;
34839 +    uint32_t             ig_drop_bytes;
34840 +
34841 +    uint32_t             eg_fast_pkts;
34842 +};
34843 +
34844 +
34845 +typedef struct {
34846 +    uint32_t itf ; //port
34847 +    struct ppe_itf_mib mib;
34848 +    uint32_t flag;
34849 +} PPE_ITF_MIB_INFO;
34850 +
34851 +typedef struct {
34852 +    uint32_t f_enable ;
34853 +    uint32_t flags ;
34854 +} PPE_ENABLE_CFG;
34855 +
34856 +typedef struct {
34857 +    int32_t num ;
34858 +    uint32_t flags ;
34859 +} PPE_COUNT_CFG;
34860 +
34861 +typedef struct {
34862 +    uint32_t vfitler_type;
34863 +    int32_t num ;
34864 +    uint32_t flags ;
34865 +} PPE_VFILTER_COUNT_CFG;
34866 +
34867 +typedef struct {
34868 +    PPA_MULTIFIELD_FLOW_INFO multifield_info;
34869 +    uint32_t entry;
34870 +    uint32_t flag;
34871 +} PPE_MULTIFILED_FLOW;
34872 +
34873 +typedef struct {
34874 +    uint32_t portid;
34875 +    uint32_t num ;
34876 +    uint32_t flags ;
34877 +} PPE_QOS_COUNT_CFG;
34878 +
34879 +typedef struct {
34880 +    uint32_t portid;
34881 +    uint32_t queueid;
34882 +    PPA_QOS_MIB mib;
34883 +    uint32_t reg_addr;
34884 +    uint32_t flag;
34885 +} PPE_QOS_MIB_INFO;
34886 +
34887 +typedef struct {
34888 +    uint32_t portid;
34889 +    uint32_t queueid;
34890 +    uint32_t weight_level;
34891 +    uint32_t flag;
34892 +} PPE_QOS_WFQ_CFG;
34893 +
34894 +typedef struct {
34895 +    uint32_t portid;
34896 +    uint32_t f_enable;
34897 +    uint32_t flag;
34898 +} PPE_QOS_ENABLE_CFG;
34899 +
34900 +typedef struct {
34901 +    uint32_t portid;
34902 +    uint32_t queueid;
34903 +    uint32_t rate_in_kbps;
34904 +    uint32_t burst;
34905 +    uint32_t flag;
34906 +} PPE_QOS_RATE_SHAPING_CFG;
34907 +
34908 +
34909 +typedef struct {
34910 +    uint32_t vid;
34911 +} PPE_WAN_VID_RANGE;
34912 +
34913 +typedef struct {
34914 +    PPA_IFNAME ifname[PPA_IF_NAME_SIZE];     /*!< Name of the stack interface */
34915 +    uint32_t    if_flags;   /*!< Flags for Interface. Valid values are below: PPA_F_LAN_IF and PPA_F_WAN_IF */
34916 +    uint32_t    port;   /*!< physical port id  for this Interface. Valid values are below: 0 ~  */
34917 +} PPE_IFINFO;
34918 +
34919 +#endif  //end of NO_DOXY
34920 +
34921 +typedef struct
34922 +{
34923 +    uint32_t qos_queue_portid; /*!<  the port id which support qos. at present, only one port can support QOS at run time */
34924 +
34925 +    //port's qos status
34926 +    uint32_t time_tick     ; /*!<    number of PP32 cycles per basic time tick */
34927 +    uint32_t overhd_bytes  ; /*!<    number of overhead bytes per packet in rate shaping */
34928 +    uint32_t eth1_eg_qnum  ; /*!<    maximum number of egress QoS queues; */
34929 +    uint32_t eth1_burst_chk; /*!<    always 1, more accurate WFQ */
34930 +    uint32_t eth1_qss      ; /*!<    1-FW QoS, 0-HW QoS */
34931 +    uint32_t shape_en      ; /*!<    1-enable rate shaping, 0-disable */
34932 +    uint32_t wfq_en        ; /*!<    1-WFQ enabled, 0-strict priority enabled */
34933 +
34934 +    uint32_t tx_qos_cfg_addr; /*!<  qos cfg address */
34935 +    uint32_t pp32_clk;   /*!<  pp32 clock  */
34936 +    uint32_t basic_time_tick; /*!<  pp32 qos time tick  */
34937 +
34938 +    uint32_t wfq_multiple; /*!<  qos wfq multipler  */
34939 +    uint32_t wfq_multiple_addr; /*!<  qos wfq multipler address  */
34940 +
34941 +    uint32_t wfq_strict_pri_weight; /*!<  strict priority's weight value */
34942 +    uint32_t wfq_strict_pri_weight_addr; /*!<  strict priority's weight address  */
34943 +
34944 +    uint32_t    wan_port_map;  /*!<  wan port interface register value  */
34945 +    uint32_t    wan_mix_map;   /*!<  mixed register value  */
34946 +
34947 +
34948 +    PPA_QOS_INTERVAL qos_port_rate_internal;   /*!<  internal qos port parameters  */
34949 +
34950 +    uint32_t max_buffer_size;  /*!<  must match with below arrays, ie, here set to 8 */
34951 +    PPE_QOS_MIB_INFO  mib[8];
34952 +    PPA_QOS_INTERVAL queue_internal[8];   /*!<  internal qos queue parameters */
34953 +    PPA_QOS_DESC_CFG_INTERNAL desc_cfg_interanl[8];/*!<  internal desc cfg parameters */
34954 +
34955 +} PPA_QOS_STATUS;
34956 +
34957 +
34958 +/*!
34959 +    \brief This is the data structure for PPA QOS to get the status
34960 +*/
34961 +typedef struct {
34962 +    PPA_QOS_STATUS qstat; /*!< qos status buffer */
34963 +    uint32_t        flags;    /*!<  Reserved currently */
34964 +} PPA_CMD_QOS_STATUS_INFO;
34965 +
34966 +
34967 +
34968 +/*!
34969 +    \brief This is the data structure for IOCTL
34970 +*/
34971 +typedef union
34972 +{
34973 +    PPA_CMD_INIT_INFO               init_info;    /*!< PPA init parameter */
34974 +    PPA_CMD_ENABLE_INFO             ena_info;     /*!< PPA enable parameter */
34975 +    PPA_CMD_MC_ENTRY                mc_entry;     /*!< PPA multicast parameter */
34976 +    PPA_CMD_MAC_ENTRY               mac_entry;    /*!< PPA mac parameter */
34977 +    PPA_CMD_BR_IF_VLAN_CONFIG       br_vlan;      /*!< PPA bridge parameter */
34978 +    PPA_CMD_VLAN_FILTER_CONFIG      vlan_filter;  /*!< PPA vlan filter parameter */
34979 +    PPA_CMD_VLAN_ALL_FILTER_CONFIG  all_vlan_filter;/*!< PPA get all vlan filter list parameter */
34980 +    PPA_CMD_IF_MAC_INFO             if_mac;       /*!< PPA interface mac parameter */
34981 +    PPA_CMD_IFINFO                  if_info;      /*!< PPA interface parameter */
34982 +    PPA_CMD_IFINFOS                 all_if_info;  /*!< PPA all interface list parameter */
34983 +    PPA_CMD_MC_GROUP_INFO           mc_add_info;   /*!< PPA add multcast parameter */
34984 +    PPA_CMD_COUNT_INFO              count_info;   /*!< PPA get count parameter */
34985 +    PPA_CMD_SESSIONS_INFO           session_info; /*!< PPA unicast session parameter */
34986 +    PPA_CMD_SESSION_EXTRA_ENTRY session_extra_info; /*!< PPA extra session parameter */
34987 +    PPA_CMD_SESSION_TIMER session_timer_info; /*!< PPA extra session timer parameter */
34988 +    PPA_CMD_SESSIONS_DETAIL_INFO   detail_session_info; /*!< PPA unicast session detail parameter for add a testing routing acceleration entry into PPE FW directly*/
34989 +    PPA_CMD_VERSION_INFO            ver;          /*!< PPA version parameter */
34990 +    PPA_CMD_MC_GROUPS_INFO          mc_groups;    /*!< PPA multicast group parameter */
34991 +    PPA_CMD_ALL_MAC_INFO            all_br_info;  /*!< PPA all bridge list parameter */
34992 +    PPA_VLAN_RANGE                  wan_vlanid_range; /*!< PPA wan vlan range parameter */
34993 +    PPA_CMD_VLAN_RANGES             all_wan_vlanid_range_info; /*!< PPA all wan vlan range list parameter */
34994 +    PPA_CMD_SIZE_INFO               size_info; /*!< PPA major structure size parameter */
34995 +    PPA_CMD_BRIDGE_ENABLE_INFO      br_enable_info; /*!< PPA enable/disable bridging mac learning parameter */
34996 +#ifdef CONFIG_IFX_PPA_QOS
34997 +    PPA_CMD_QOS_STATUS_INFO        qos_status_info; /*!< PPA qos status parameter */
34998 +    PPA_CMD_QUEUE_NUM_INFO          qnum_info;  /*!< PPA qos queue parameter */
34999 +    PPA_CMD_QOS_CTRL_INFO           qos_ctrl_info;  /*!< PPA qos control parameter */
35000 +    PPA_CMD_QOS_MIB_INFO            qos_mib_info; /*!< PPA qos mib parameter */
35001 +#ifdef CONFIG_IFX_PPA_QOS_RATE_SHAPING
35002 +    PPA_CMD_RATE_INFO               qos_rate_info;  /*!< PPA qos rate shapping parameter */
35003 +#endif  //end of CONFIG_IFX_PPA_QOS_RATE_SHAPING
35004 +#ifdef CONFIG_IFX_PPA_QOS_WFQ
35005 +    PPA_CMD_WFQ_INFO                qos_wfq_info;  /*!< PPA qos wfq parameter */
35006 +#endif  //end of CONFIG_IFX_PPA_QOS_WFQ
35007 +#endif  //end of CONFIG_IFX_PPA_QOS
35008 +    PPA_CMD_HOOK_LIST_INFO          hook_list_info;   /*!< PPA all registered hook list */
35009 +    PPA_CMD_HOOK_ENABLE_INFO        hook_control_info; /*!< PPA control information: enable/disable */
35010 +#ifdef NO_DOXY
35011 +    PPA_CMD_READ_MEM_INFO           read_mem_info;    /*!< PPA read memory info */
35012 +    PPA_CMD_SET_MEM_INFO            set_mem_info;  /*!< PPA write memory info */
35013 +#endif
35014 +#if defined(CONFIG_IFX_PPA_MFE) && CONFIG_IFX_PPA_MFE
35015 +    PPA_CMD_ENABLE_MULTIFIELD_INFO  mf_ctrl_info;        /*!< PPA multiple field edting status info */
35016 +    PPA_CMD_MULTIFIELD_FLOW_INFO    mf_flow_info;   /*!< PPA multiple field flow info */
35017 +#endif //end of CONFIG_IFX_PPA_MFE
35018 +
35019 +    PPA_CMD_MAX_ENTRY_INFO          acc_entry_info; /*!< PPA maximum entries supported */
35020 +    PPA_CMD_PORTID_INFO             portid_info;   /*!< PPA portid from interface name */
35021 +    PPA_CMD_DSL_MIB_INFO            dsl_mib_info;  /*!< PPA DSL queue mib counter. At present only drop counter is supported */
35022 +    PPA_CMD_PORT_MIB_INFO           port_mib_info;  /*!< PPA PORT mib counter.  */
35023 +    PPA_CMD_GENERAL_ENABLE_INFO     genernal_enable_info; /*!< General PPA enable/disable info.  */
35024 +} PPA_CMD_DATA;
35025 +
35026 +
35027 +/*@}*/ /* PPA_IOCTL */
35028 +
35029 +
35030 +/* -------------------------------------------------------------------------- */
35031 +/*                        IOCTL Command Definitions                           */
35032 +/* -------------------------------------------------------------------------- */
35033 +/** \addtogroup  PPA_IOCTL */
35034 +/*@{*/
35035 +
35036 +/**  PPA IOCTL NR values
35037 +*/
35038 +typedef enum {
35039 +PPA_CMD_INIT_NR=0,             /*!< NR for PPA_CMD_INI  */
35040 +PPA_CMD_EXIT_NR,               /*!< NR for PPA_CMD_EXIT  */
35041 +PPA_CMD_ENABLE_NR,             /*!< NR for PPA_CMD_ENABLE  */
35042 +PPA_CMD_GET_STATUS_NR,         /*!< NR for PPA_CMD_GET_STATUS  */
35043 +PPA_CMD_MODIFY_MC_ENTRY_NR,    /*!< NR for PPA_CMD_MODIFY_MC_ENTRY  */
35044 +PPA_CMD_GET_MC_ENTRY_NR,       /*!< NR for  PPA_CMD_GET_MC_ENTRY */
35045 +PPA_CMD_ADD_MAC_ENTRY_NR,      /*!< NR for PPA_CMD_ADD_MAC_ENTRY  */
35046 +PPA_CMD_DEL_MAC_ENTRY_NR,      /*!< NR for  PPA_CMD_DEL_MAC_ENTRY */
35047 +PPA_CMD_SET_VLAN_IF_CFG_NR,    /*!< NR for PPA_CMD_SET_VLAN_IF_CFG  */
35048 +PPA_CMD_GET_VLAN_IF_CFG_NR,    /*!< NR for PPA_CMD_GET_VLAN_IF_CFG  */
35049 +PPA_CMD_ADD_VLAN_FILTER_CFG_NR,         /*!< NR for PPA_CMD_ADD_VLAN_FILTER_CFG  */
35050 +PPA_CMD_DEL_VLAN_FILTER_CFG_NR,         /*!< NR for PPA_CMD_DEL_VLAN_FILTER_CFG  */
35051 +PPA_CMD_GET_ALL_VLAN_FILTER_CFG_NR,     /*!< NR for PPA_CMD_GET_ALL_VLAN_FILTER_CFG  */
35052 +PPA_CMD_DEL_ALL_VLAN_FILTER_CFG_NR,     /*!< NR for PPA_CMD_DEL_ALL_VLAN_FILTER_CFG  */
35053 +PPA_CMD_SET_IF_MAC_NR,   /*!< NR for PPA_CMD_SET_IF_MAC  */
35054 +PPA_CMD_GET_IF_MAC_NR,   /*!< NR for PPA_CMD_GET_IF_MAC */
35055 +PPA_CMD_ADD_LAN_IF_NR,   /*!< NR for PPA_CMD_ADD_LAN_IF   */
35056 +PPA_CMD_ADD_WAN_IF_NR,   /*!< NR for PPA_CMD_ADD_WAN_IF   */
35057 +PPA_CMD_DEL_LAN_IF_NR,   /*!< NR for PPA_CMD_DEL_LAN_IF  */
35058 +PPA_CMD_DEL_WAN_IF_NR,   /*!< NR for PPA_CMD_DEL_WAN_IF   */
35059 +PPA_CMD_GET_LAN_IF_NR,   /*!< NR for PPA_CMD_GET_LAN_IF  */
35060 +PPA_CMD_GET_WAN_IF_NR,   /*!< NR for  PPA_CMD_GET_WAN_IF */
35061 +PPA_CMD_ADD_MC_NR,       /*!< NR for  PPA_CMD_ADD_MC */
35062 +PPA_CMD_GET_MC_GROUPS_NR,           /*!< NR for PPA_CMD_GET_MC_GROUPS  */
35063 +PPA_CMD_GET_COUNT_LAN_SESSION_NR,   /*!< NR for  PPA_CMD_GET_COUNT_LAN_SESSION */
35064 +PPA_CMD_GET_COUNT_WAN_SESSION_NR,   /*!< NR for  PPA_CMD_GET_COUNT_WAN_SESSION */
35065 +PPA_CMD_GET_COUNT_MC_GROUP_NR,      /*!< NR for PPA_CMD_GET_COUNT_MC_GROUP  */
35066 +PPA_CMD_GET_COUNT_VLAN_FILTER_NR,   /*!< NR for PPA_CMD_GET_COUNT_VLAN_FILTER  */
35067 +PPA_CMD_GET_LAN_SESSIONS_NR,        /*!< NR for PPA_CMD_GET_LAN_SESSIONS  */
35068 +PPA_CMD_GET_WAN_SESSIONS_NR,        /*!< NR for PPA_CMD_GET_WAN_SESSIONS  */
35069 +PPA_CMD_GET_VERSION_NR,             /*!< NR for PPA_CMD_GET_VERSION  */
35070 +PPA_CMD_GET_COUNT_MAC_NR,           /*!< NR for PPA_CMD_GET_COUNT_MAC  */
35071 +PPA_CMD_GET_ALL_MAC_NR,             /*!< NR for PPA_CMD_GET_ALL_MAC  */
35072 +PPA_CMD_WAN_MII0_VLAN_RANGE_ADD_NR,       /*!< NR for PPA_CMD_WAN_MII0_VLAN_RANGE_ADD  */
35073 +PPA_CMD_WAN_MII0_VLAN_RANGE_GET_NR,       /*!< NR for PPA_CMD_WAN_MII0_VLAN_RANGE_GET  */
35074 +PPA_CMD_GET_COUNT_WAN_MII0_VLAN_RANGE_NR, /*!< NR for PPA_CMD_GET_COUNT_WAN_MII0_VLAN_RANGE  */
35075 +PPA_CMD_GET_SIZE_NR,                      /*!< NR for PPA_CMD_GET_SIZE   */
35076 +PPA_CMD_BRIDGE_ENABLE_NR,                 /*!< NR for PPA_CMD_BRIDGE_ENABLE  */
35077 +PPA_CMD_GET_BRIDGE_STATUS_NR,             /*!< NR for PPA_CMD_GET_BRIDGE_STATUS  */
35078 +PPA_CMD_GET_QOS_QUEUE_MAX_NUM_NR,         /*!< NR for PPA_CMD_GET_QOS_QUEUE_MAX_NUM  */
35079 +PPA_CMD_SET_QOS_WFQ_NR,                   /*!< NR for PPA_CMD_SET_QOS_WFQ  */
35080 +PPA_CMD_GET_QOS_WFQ_NR,                   /*!< NR for PPA_CMD_SET_QOS_WFQ  */
35081 +PPA_CMD_RESET_QOS_WFQ_NR,                 /*!< NR for PPA_CMD_GET_QOS_WFQ  */
35082 +PPA_CMD_ENABLE_MULTIFIELD_NR,             /*!< NR for PPA_CMD_ENABLE_MULTIFIELD  */
35083 +PPA_CMD_GET_MULTIFIELD_STATUS_NR,         /*!< NR for PPA_CMD_GET_MULTIFIELD_STATUS  */
35084 +PPA_CMD_GET_MULTIFIELD_ENTRY_MAX_NR,      /*!< NR for PPA_CMD_GET_MULTIFIELD_ENTRY_MAX  */
35085 +PPA_CMD_GET_MULTIFIELD_KEY_NUM_NR,        /*!< NR for  PPA_CMD_GET_MULTIFIELD_KEY_NUM */
35086 +PPA_CMD_ADD_MULTIFIELD_NR,                /*!< NR for PPA_CMD_ADD_MULTIFIELD  */
35087 +PPA_CMD_GET_MULTIFIELD_NR,                /*!< NR for  PPA_CMD_GET_MULTIFIELD */
35088 +PPA_CMD_DEL_MULTIFIELD_NR,                /*!< NR for PPA_CMD_DEL_MULTIFIELD  */
35089 +PPA_CMD_DEL_MULTIFIELD_VIA_INDEX_NR,      /*!< NR for PPA_CMD_DEL_MULTIFIELD_VIA_INDEX  */
35090 +PPA_CMD_GET_HOOK_COUNT_NR,                /*!< NR for PPA_CMD_GET_HOOK_COUNT  */
35091 +PPA_CMD_GET_HOOK_LIST_NR,                 /*!< NR for PPA_CMD_GET_HOOK_LIST  */
35092 +PPA_CMD_SET_HOOK_NR,                      /*!< NR for PPA_CMD_SET_HOOK   */
35093 +PPA_CMD_READ_MEM_NR,                      /*!< NR for  PPA_CMD_SET_MEM */
35094 +PPA_CMD_SET_MEM_NR,                       /*!< NR for PPA_CMD_SET_MEM  */
35095 +PPA_CMD_SET_CTRL_QOS_WFQ_NR,              /*!< NR for PPA_CMD_SET_CTRL_QOS_WFQ  */
35096 +PPA_CMD_GET_CTRL_QOS_WFQ_NR,              /*!< NR for  PPA_CMD_GET_CTRL_QOS_WFQ */
35097 +PPA_CMD_SET_CTRL_QOS_RATE_NR,             /*!< NR for PPA_CMD_SET_CTRL_QOS_RATE   */
35098 +PPA_CMD_GET_CTRL_QOS_RATE_NR,             /*!< NR for PPA_CMD_GET_CTRL_QOS_RATE  */
35099 +PPA_CMD_SET_QOS_RATE_NR,                  /*!< NR for PPA_CMD_SET_QOS_RATE  */
35100 +PPA_CMD_GET_QOS_RATE_NR,                  /*!< NR for PPA_CMD_GET_QOS_RATE  */
35101 +PPA_CMD_RESET_QOS_RATE_NR,                /*!< NR for PPA_CMD_RESET_QOS_RATE  */
35102 +PPA_CMD_GET_QOS_MIB_NR,                   /*!< NR for PPA_CMD_GET_QOS_MIB  */
35103 +PPA_CMD_GET_MAX_ENTRY_NR,                 /*!< NR for PPA_CMD_GET_MAX_ENTRY  */
35104 +PPA_CMD_GET_PORTID_NR,                         /*!< NR for PPA_GET_CMD_PORTID  */
35105 +PPA_CMD_GET_DSL_MIB_NR,                        /*!< NR for PPA_GET_DSL_MIB  */
35106 +PPA_CMD_CLEAR_DSL_MIB_NR,                      /*!< NR for PPA_CLEAR_DSL_MIB  */
35107 +PPA_CMD_DEL_SESSION_NR,                             /*!< NR for PPA_CMD_DEL_SESSION  */
35108 +PPA_CMD_ADD_SESSION_NR,                             /*!< NR for PPA_CMD_ADD_SESSION  */
35109 +PPA_CMD_MODIFY_SESSION_NR,                             /*!< NR for PPA_CMD_MODIFY_SESSION  */
35110 +PPA_CMD_SET_SESSION_TIMER_NR,                             /*!< NR for PPA_CMD_SET_SESSION_TIMER  */
35111 +PPA_CMD_GET_SESSION_TIMER_NR,                             /*!< NR for PPA_CMD_GET_SESSION_TIMER  */
35112 +PPA_CMD_GET_PORT_MIB_NR,                        /*!< NR for PPA_GET_PORT_MIB  */
35113 +PPA_CMD_CLEAR_PORT_MIB_NR,                      /*!< NR for PPA_CLEAR_PORT_MIB  */
35114 +PPA_CMD_SET_HAL_DBG_FLAG_NR,                    /*!< NR for PPA_CMD_SET_HAL_DBG_FLAG  */
35115 +PPA_CMD_GET_QOS_STATUS_NR,                       /*!< NR for PPA_CMD_GET_QOS_STATUS  */
35116 +
35117 +/*  PPA_IOC_MAXNR should be the last one in the enumberation */
35118 +PPA_IOC_MAXNR                            /*!< NR for PPA_IOC_MAXNR  */
35119 +}PPA_IOC_NR;
35120 +
35121 +/**  PPA Initialization Command. Value is manipulated by _IOW() macro for final value
35122 +   \param PPA_CMD_INIT_INFO The parameter points to a
35123 +          \ref PPA_CMD_INIT_INFO structure
35124 +   \return The return value can be any one of the following: \n
35125 +            - IFX_SUCCESS \n
35126 +            - IFX_FAILURE
35127 +*/
35128 +#define PPA_CMD_INIT                            _IOW(PPA_IOC_MAGIC,  PPA_CMD_INIT_NR,  PPA_CMD_INIT_INFO)
35129 +
35130 +
35131 +
35132 +/**  PPA Un-init or exit command. Value is manipulated by _IO() macro for final value
35133 +   \return The return value can be any one of the following: \n
35134 +            - IFX_SUCCESS \n
35135 +            - IFX_FAILURE
35136 +*/
35137 +#define PPA_CMD_EXIT                            _IO(PPA_IOC_MAGIC,   PPA_CMD_EXIT_NR)
35138 +
35139 +/**  PPA Acceleration Enable / Disable Command. Value is manipulated by _IOW() macro for final value
35140 +   \param PPA_CMD_ENABLE_INFO The parameter points to a
35141 +          \ref PPA_CMD_ENABLE_INFO structure
35142 +   \return The return value can be any one of the following: \n
35143 +            - IFX_SUCCESS \n
35144 +            - IFX_FAILURE
35145 +*/
35146 +#define PPA_CMD_ENABLE                          _IOW(PPA_IOC_MAGIC,  PPA_CMD_ENABLE_NR,  PPA_CMD_ENABLE_INFO)
35147 +
35148 +/**  PPA Acceleration Get Status Command. Value is manipulated by _IOR() macro for final value
35149 +   \param PPA_CMD_ENABLE_INFO The parameter points to a
35150 +          \ref PPA_CMD_ENABLE_INFO structure. Enable or disable configuration status.
35151 +*/
35152 +#define PPA_CMD_GET_STATUS                      _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_STATUS_NR,  PPA_CMD_ENABLE_INFO)
35153 +
35154 +/**  PPA Modify Multicast session parameters Command. Value is manipulated by _IOW() macro for final value
35155 +   \param PPA_CMD_MC_ENTRY The parameter points to a
35156 +          \ref PPA_CMD_MC_ENTRY structure
35157 +*/
35158 +#define PPA_CMD_MODIFY_MC_ENTRY                 _IOW(PPA_IOC_MAGIC,  PPA_CMD_MODIFY_MC_ENTRY_NR,  PPA_CMD_MC_ENTRY)
35159 +
35160 +/**  PPA Get Multicast session parameters Command. Value is manipulated by _IOR() macro for final value
35161 +   \param PPA_CMD_MC_ENTRY The parameter points to a
35162 +          \ref PPA_CMD_MC_ENTRY structure
35163 +*/
35164 +#define PPA_CMD_GET_MC_ENTRY                    _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_MC_ENTRY_NR,  PPA_CMD_MC_ENTRY)
35165 +
35166 +/**  PPA Add a MAC entry to the bridging MAC table Command. Value is manipulated by _IOW() macro for final value
35167 +   \param PPA_CMD_MAC_ENTRY The parameter points to a
35168 +          \ref PPA_CMD_MAC_ENTRY structure
35169 +*/
35170 +#define PPA_CMD_ADD_MAC_ENTRY                   _IOW(PPA_IOC_MAGIC,  PPA_CMD_ADD_MAC_ENTRY_NR,  PPA_CMD_MAC_ENTRY)
35171 +
35172 +/**  PPA Delete a MAC entry to the bridging MAC table Command. Value is manipulated by _IOW() macro for final value
35173 +   \param PPA_CMD_MAC_ENTRY The parameter points to a
35174 +          \ref PPA_CMD_MAC_ENTRY structure
35175 +*/
35176 +#define PPA_CMD_DEL_MAC_ENTRY                   _IOW(PPA_IOC_MAGIC,  PPA_CMD_DEL_MAC_ENTRY_NR,  PPA_CMD_MAC_ENTRY)
35177 +
35178 +/**  PPA Set Interface VLAN configuration Command. Value is manipulated by _IOW() macro for final value
35179 +   \param PPA_CMD_BR_IF_VLAN_CONFIG The parameter points to a
35180 +          \ref PPA_CMD_BR_IF_VLAN_CONFIG structure
35181 +*/
35182 +#define PPA_CMD_SET_VLAN_IF_CFG                 _IOW(PPA_IOC_MAGIC,  PPA_CMD_SET_VLAN_IF_CFG_NR,  PPA_CMD_BR_IF_VLAN_CONFIG)
35183 +
35184 +/**  PPA Get All VLAN Filter Configuration Command. Value is manipulated by _IOR() macro for final value
35185 +   \param PPA_CMD_BR_IF_VLAN_CONFIG The parameter points to a
35186 +          \ref PPA_CMD_BR_IF_VLAN_CONFIG structure
35187 +*/
35188 +#define PPA_CMD_GET_VLAN_IF_CFG                 _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_VLAN_IF_CFG_NR,  PPA_CMD_BR_IF_VLAN_CONFIG)
35189 +
35190 +/**  PPA Add VLAN filter configuration Command. Value is manipulated by _IOW() macro for final value
35191 +   \param PPA_CMD_VLAN_FILTER_CONFIG The parameter points to a
35192 +          \ref PPA_CMD_VLAN_FILTER_CONFIG structure
35193 +*/
35194 +#define PPA_CMD_ADD_VLAN_FILTER_CFG             _IOW(PPA_IOC_MAGIC,  PPA_CMD_ADD_VLAN_FILTER_CFG_NR, PPA_CMD_VLAN_FILTER_CONFIG)
35195 +
35196 +/**  PPA Delete VLAN filter configuration Command. Value is manipulated by _IOW() macro for final value
35197 +   \param PPA_CMD_VLAN_FILTER_CONFIG The parameter points to a
35198 +          \ref PPA_CMD_VLAN_FILTER_CONFIG structure
35199 +*/
35200 +#define PPA_CMD_DEL_VLAN_FILTER_CFG             _IOW(PPA_IOC_MAGIC,  PPA_CMD_DEL_VLAN_FILTER_CFG_NR, PPA_CMD_VLAN_FILTER_CONFIG)
35201 +
35202 +/**  PPA Delete all VLAN Filter Command. Value is manipulated by _IOW() macro for final value
35203 +   \param PPA_CMD_VLAN_ALL_FILTER_CONFIG The parameter points to a
35204 +          \ref PPA_CMD_VLAN_ALL_FILTER_CONFIG structure
35205 +*/
35206 +#define PPA_CMD_GET_ALL_VLAN_FILTER_CFG         _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_ALL_VLAN_FILTER_CFG_NR, PPA_CMD_VLAN_ALL_FILTER_CONFIG)
35207 +
35208 +/**  PPA Get All VLAN Filter Configuration Command. Value is manipulated by _IOR() macro for final value
35209 +*/
35210 +#define PPA_CMD_DEL_ALL_VLAN_FILTER_CFG         _IO(PPA_IOC_MAGIC,   PPA_CMD_DEL_ALL_VLAN_FILTER_CFG_NR)
35211 +
35212 +/**  PA Set Interface MAC address Command. Value is manipulated by _IOW() macro for final value
35213 +   \param PPA_CMD_IF_MAC_INFO The parameter points to a
35214 +          \ref PPA_CMD_IF_MAC_INFO structure
35215 +*/
35216 +#define PPA_CMD_SET_IF_MAC                      _IOW(PPA_IOC_MAGIC,  PPA_CMD_SET_IF_MAC_NR, PPA_CMD_IF_MAC_INFO)
35217 +
35218 +/**  PPA Get Interface MAC address Command. Value is anipulated by _IOWR() macro for final value
35219 +   \param PPA_CMD_IF_MAC_INFO The parameter points to a
35220 +          \ref PPA_CMD_IF_MAC_INFO structure
35221 +*/
35222 +#define PPA_CMD_GET_IF_MAC                      _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_IF_MAC_NR, PPA_CMD_IF_MAC_INFO)
35223 +
35224 +/**  PPA Add LAN Interface Command. It is used to register a LAN network interface with the PPA. Value is anipulated by _IOW() macro for final value
35225 +   \param PPA_CMD_IFINFO The parameter points to a
35226 +          \ref PPA_CMD_IFINFO structure
35227 +*/
35228 +#define PPA_CMD_ADD_LAN_IF                      _IOW(PPA_IOC_MAGIC,  PPA_CMD_ADD_LAN_IF_NR, PPA_CMD_IFINFO)
35229 +
35230 +/**  PPA Add WAN interface Command. It is used to register a WN network interface with the PPA. Value is anipulated by _IOW() macro for final value
35231 +   \param PPA_CMD_IFINFO The parameter points to a
35232 +          \ref PPA_CMD_IFINFO structure
35233 +*/
35234 +#define PPA_CMD_ADD_WAN_IF                      _IOW(PPA_IOC_MAGIC,  PPA_CMD_ADD_WAN_IF_NR, PPA_CMD_IFINFO)
35235 +
35236 +/**  A Delete LAN Interface Command. It is used to de-register a LAN network interface. Value is manipulated by _IOW() macro for final value
35237 +   \param PPA_CMD_IFINFO The parameter points to a
35238 +          \ref PPA_CMD_IFINFO structure
35239 +*/
35240 +#define PPA_CMD_DEL_LAN_IF                      _IOW(PPA_IOC_MAGIC,  PPA_CMD_DEL_LAN_IF_NR, PPA_CMD_IFINFO)
35241 +
35242 +/**  PA Delete WAN Interface Command. It is used to de-register a WAN network interface. Value is manipulated by _IOW() macro for final value
35243 +   \param PPA_CMD_IFINFO The parameter points to a
35244 +          \ref PPA_CMD_IFINFO structure
35245 +*/
35246 +#define PPA_CMD_DEL_WAN_IF                      _IOW(PPA_IOC_MAGIC,  PPA_CMD_DEL_WAN_IF_NR, PPA_CMD_IFINFO)
35247 +
35248 +/**  PA Get all LAN Interface Information Command. Value is manipulated by _IOR() macro for final value
35249 +   \param PPA_CMD_IFINFOS The parameter points to a
35250 +          \ref PPA_CMD_IFINFOS structure
35251 +*/
35252 +#define PPA_CMD_GET_LAN_IF                      _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_LAN_IF_NR, PPA_CMD_IFINFOS)
35253 +
35254 +/**  PPA Get all WAN Interface Information Command. Value is manipulated by _IOR() macro for final value
35255 +   \param PPA_CMD_IFINFOS The parameter points to a
35256 +          \ref PPA_CMD_IFINFOS structure
35257 +*/
35258 +#define PPA_CMD_GET_WAN_IF                      _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_WAN_IF_NR, PPA_CMD_IFINFOS)
35259 +
35260 +/**  PPA Add a Multicast session Command. Value is manipulated by _IOR() macro for final value
35261 +   \param PPA_CMD_MC_GROUP_INFO The parameter points to a
35262 +          \ref PPA_CMD_MC_GROUP_INFO structure
35263 +*/
35264 +#define PPA_CMD_ADD_MC                          _IOR(PPA_IOC_MAGIC,  PPA_CMD_ADD_MC_NR, PPA_CMD_MC_GROUP_INFO)
35265 +
35266 +/**  PPA Get a Multicast session Command. Value is manipulated by _IOR() macro for final value
35267 +   \param PPA_CMD_MC_GROUPS_INFO The parameter points to a
35268 +          \ref PPA_CMD_MC_GROUPS_INFO structure
35269 +*/
35270 +#define PPA_CMD_GET_MC_GROUPS                   _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_MC_GROUPS_NR, PPA_CMD_MC_GROUPS_INFO)
35271 +
35272 +/**  PPA Get LAN accelerated session counter. Value is manipulated by _IOWR() macro for final value
35273 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35274 +          \ref PPA_CMD_COUNT_INFO structure
35275 +*/
35276 +#define PPA_CMD_GET_COUNT_LAN_SESSION           _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_COUNT_LAN_SESSION_NR, PPA_CMD_COUNT_INFO)
35277 +
35278 +/**  PPA PPA Get WAN accelerated session counter. Value is manipulated by _IOWR() macro for final value
35279 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35280 +          \ref PPA_CMD_COUNT_INFO structure
35281 +*/
35282 +#define PPA_CMD_GET_COUNT_WAN_SESSION           _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_COUNT_WAN_SESSION_NR, PPA_CMD_COUNT_INFO)
35283 +
35284 +/**  PPA Get Multicast accelerated  session counter. Value is manipulated by _IOWR() macro for final value
35285 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35286 +          \ref PPA_CMD_COUNT_INFO structure
35287 +*/
35288 +#define PPA_CMD_GET_COUNT_MC_GROUP              _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_COUNT_MC_GROUP_NR, PPA_CMD_COUNT_INFO)
35289 +
35290 +/**  PPA Get All VLAN filter count. Value is manipulated by _IOWR() macro for final value
35291 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35292 +          \ref PPA_CMD_COUNT_INFO structure
35293 +*/
35294 +#define PPA_CMD_GET_COUNT_VLAN_FILTER           _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_COUNT_VLAN_FILTER_NR, PPA_CMD_COUNT_INFO)
35295 +
35296 +/**  PPA PPA Get LAN accelerated session information. Value is manipulated by _IOWR() macro for final value
35297 +   \param PPA_CMD_SESSIONS_INFO The parameter points to a
35298 +          \ref PPA_CMD_SESSIONS_INFO structure
35299 +*/
35300 +#define PPA_CMD_GET_LAN_SESSIONS                _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_LAN_SESSIONS_NR, PPA_CMD_SESSIONS_INFO)
35301 +
35302 +/**  PPA Get WAN accelerated session information. Value is manipulated by _IOWR() macro for final value
35303 +   \param PPA_CMD_SESSIONS_INFO The parameter points to a
35304 +          \ref PPA_CMD_SESSIONS_INFO structure
35305 +*/
35306 +#define PPA_CMD_GET_WAN_SESSIONS                _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_WAN_SESSIONS_NR, PPA_CMD_SESSIONS_INFO)
35307 +
35308 +/**  PPA ADD routing session. Value is manipulated by _IOWR() macro for final value
35309 +   \param PPA_CMD_SESSIONS_DETAIL_INFO The parameter points to a
35310 +          \ref PPA_CMD_SESSIONS_DETAIL_INFO structure
35311 +*/
35312 +#define PPA_CMD_ADD_SESSION                _IOWR(PPA_IOC_MAGIC, PPA_CMD_ADD_SESSION_NR, PPA_CMD_SESSIONS_DETAIL_INFO)
35313 +
35314 +/**  PPA DEL accelerated routing session. Value is manipulated by _IOWR() macro for final value
35315 +   \param PPA_CMD_SESSIONS_INFO The parameter points to a
35316 +          \ref PPA_CMD_SESSIONS_INFO structure
35317 +*/
35318 +#define PPA_CMD_DEL_SESSION                _IOWR(PPA_IOC_MAGIC, PPA_CMD_DEL_SESSION_NR, PPA_CMD_SESSIONS_INFO)
35319 +
35320 +
35321 +/**  PPA DEL accelerated routing session. Value is manipulated by _IOWR() macro for final value
35322 +   \param PPA_CMD_MODIFY_SESSION The parameter points to a
35323 +          \ref PPA_CMD_MODIFY_SESSION structure
35324 +*/
35325 +#define PPA_CMD_MODIFY_SESSION                _IOWR(PPA_IOC_MAGIC, PPA_CMD_MODIFY_SESSION_NR, PPA_CMD_SESSION_EXTRA_ENTRY)
35326 +
35327 +/**  PPA Set accelerated routing polling timer. Value is manipulated by _IOWR() macro for final value
35328 +   \param PPA_CMD_SET_SESSION_TIMER The parameter points to a
35329 +          \ref PPA_CMD_SET_SESSION_TIMER structure
35330 +*/
35331 +#define PPA_CMD_SET_SESSION_TIMER                _IOWR(PPA_IOC_MAGIC, PPA_CMD_SET_SESSION_TIMER_NR, PPA_CMD_SESSION_TIMER)
35332 +
35333 +
35334 +/**  PPA Get accelerated routing polling timer. Value is manipulated by _IOWR() macro for final value
35335 +   \param PPA_CMD_GET_SESSION_TIMER The parameter points to a
35336 +          \ref PPA_CMD_GET_SESSION_TIMER structure
35337 +*/
35338 +#define PPA_CMD_GET_SESSION_TIMER                _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_SESSION_TIMER_NR, PPA_CMD_SESSION_TIMER)
35339 +
35340 +
35341 +
35342 +/**  PPA Get PPA subsystem version. Value is manipulated by _IOWR() macro for final value
35343 +   \param PPA_CMD_VERSION_INFO The parameter points to a
35344 +          \ref PPA_CMD_VERSION_INFO structure
35345 +*/
35346 +#define PPA_CMD_GET_VERSION                     _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_VERSION_NR, PPA_CMD_VERSION_INFO)
35347 +
35348 +/**  PPA Get bridge mac counter. Value is manipulated by _IOWR() macro for final value
35349 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35350 +          \ref PPA_CMD_COUNT_INFO structure
35351 +*/
35352 +#define PPA_CMD_GET_COUNT_MAC                   _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_COUNT_MAC_NR, PPA_CMD_COUNT_INFO)
35353 +
35354 +/**  PPA Get all mac address value. Value is manipulated by _IOWR() macro for final value
35355 +   \param PPA_CMD_ALL_MAC_INFO The parameter points to a
35356 +          \ref PPA_CMD_ALL_MAC_INFO structure
35357 +*/
35358 +#define PPA_CMD_GET_ALL_MAC                     _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_ALL_MAC_NR, PPA_CMD_ALL_MAC_INFO )
35359 +
35360 +/**  PPA Add VLAN range for WAN interface in mixed mode. Value is manipulated by _IOR() macro for final value
35361 +   \param PPA_VLAN_RANGE The parameter points to a
35362 +          \ref PPA_VLAN_RANGE structure
35363 +*/
35364 +#define PPA_CMD_WAN_MII0_VLAN_RANGE_ADD         _IOR(PPA_IOC_MAGIC,  PPA_CMD_WAN_MII0_VLAN_RANGE_ADD_NR, PPA_VLAN_RANGE)
35365 +
35366 +/**  PPA Get VLAN range for WAN interface in mixed mode. Value is manipulated by _IOR() macro for final value
35367 +   \param PPA_CMD_VLAN_RANGES The parameter points to a
35368 +          \ref PPA_CMD_VLAN_RANGES structure
35369 +*/
35370 +#define PPA_CMD_WAN_MII0_VLAN_RANGE_GET         _IOR(PPA_IOC_MAGIC,  PPA_CMD_WAN_MII0_VLAN_RANGE_GET_NR, PPA_CMD_VLAN_RANGES)
35371 +
35372 +/**  PPA Get VLAN range count in mixed mode. Value is manipulated by _IOWR() macro for final value
35373 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35374 +          \ref PPA_CMD_COUNT_INFO structure
35375 +*/
35376 +#define PPA_CMD_GET_COUNT_WAN_MII0_VLAN_RANGE   _IOWR(PPA_IOC_MAGIC, PPA_CMD_GET_COUNT_WAN_MII0_VLAN_RANGE_NR, PPA_CMD_COUNT_INFO)
35377 +
35378 +/**  PPA Get some information entry size. It is for internal usage. Value is manipulated by _IOR() macro for final value
35379 +   \param PPA_CMD_SIZE_INFO The parameter points to a
35380 +          \ref PPA_CMD_SIZE_INFO structure
35381 +*/
35382 +#define PPA_CMD_GET_SIZE                    _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_SIZE_NR, PPA_CMD_SIZE_INFO)
35383 +
35384 +/**  PPA enable/disable ppa bridge mac learning hooks. Value is manipulated by _IOWR() macro for final value
35385 +   \param PPA_CMD_BRIDGE_ENABLE_INFO The parameter points to a
35386 +          \ref PPA_CMD_BRIDGE_ENABLE_INFO structure
35387 +*/
35388 +#define PPA_CMD_BRIDGE_ENABLE                    _IOW(PPA_IOC_MAGIC, PPA_CMD_BRIDGE_ENABLE_NR, PPA_CMD_BRIDGE_ENABLE_INFO)
35389 +
35390 +/**  PPA get ppa bridge mac learning hooks enable/disabe status. Value is manipulated by _IOR() macro for final value
35391 +   \param PPA_CMD_GET_BRIDGE_STATUS The parameter points to a
35392 +          \ref PPA_CMD_GET_BRIDGE_STATUS structure
35393 +*/
35394 +#define PPA_CMD_GET_BRIDGE_STATUS          _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_BRIDGE_STATUS_NR, PPA_CMD_BRIDGE_ENABLE_INFO)
35395 +
35396 +#ifdef CONFIG_IFX_PPA_QOS
35397 +/** PPA GET QOS status. Value is manipulated by _IOR() macro for final value
35398 +    \param[out] PPA_CMD_QOS_STATUS_INFO The parameter points to a
35399 +                \ref PPA_CMD_QOS_STATUS_INFO structure
35400 +*/
35401 +#define PPA_CMD_GET_QOS_STATUS  _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_QOS_STATUS_NR, PPA_CMD_QOS_STATUS_INFO)
35402 +
35403 +
35404 +/** PPA GET the maximum queue supported for WFQ/RateShapping. Value is manipulated by _IOR() macro for final value
35405 +    \param[out] PPA_CMD_QUEUE_NUM_INFO The parameter points to a
35406 +                \ref PPA_CMD_QUEUE_NUM_INFO structure
35407 +    \note: portid is input parameter, and queue_num  is output value .
35408 +*/
35409 +#define PPA_CMD_GET_QOS_QUEUE_MAX_NUM  _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_QOS_QUEUE_MAX_NUM_NR, PPA_CMD_QUEUE_NUM_INFO)
35410 +
35411 +/** PPA GET the QOS mib counter. Value is manipulated by _IOR() macro for final value
35412 +    \param[out] PPA_CMD_QUEUE_NUM_INFO The parameter points to a
35413 +                \ref PPA_CMD_QUEUE_NUM_INFO structure
35414 +    \note: portid is input parameter, and queue_num  is output value .
35415 +*/
35416 +#define PPA_CMD_GET_QOS_MIB  _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_QOS_MIB_NR, PPA_CMD_QOS_MIB_INFO)
35417 +
35418 +
35419 +
35420 +#ifdef CONFIG_IFX_PPA_QOS_WFQ
35421 +/** PPA Enable/Disable QOS WFQ feature. Value is manipulated by _IOW() macro for final value
35422 +    \param[in] PPA_CMD_QOS_CTRL_INFO The parameter points to a
35423 +                            \ref PPA_CMD_QOS_CTRL_INFO structure
35424 +*/
35425 +#define PPA_CMD_SET_CTRL_QOS_WFQ _IOW(PPA_IOC_MAGIC, PPA_CMD_SET_CTRL_QOS_WFQ_NR, PPA_CMD_QOS_CTRL_INFO)
35426 +
35427 +
35428 +/** PPA get QOS WFQ feature status: enabled or disabled. Value is manipulated by _IOR() macro for final value
35429 +    \param[in] PPA_CMD_QOS_CTRL_INFO The parameter points to a
35430 +                            \ref PPA_CMD_QOS_CTRL_INFO structure
35431 +*/
35432 +#define PPA_CMD_GET_CTRL_QOS_WFQ _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_CTRL_QOS_WFQ_NR, PPA_CMD_QOS_CTRL_INFO)
35433 +
35434 +/** PPA Set WFQ weight. Value is manipulated by _IOW() macro for final value
35435 +    \param PPA_CMD_WFQ_INFO The parameter points to a
35436 +    \ref PPA_CMD_WFQ_INFO structure
35437 +*/
35438 +#define PPA_CMD_SET_QOS_WFQ _IOW(PPA_IOC_MAGIC, PPA_CMD_SET_QOS_WFQ_NR, PPA_CMD_WFQ_INFO)
35439 +
35440 +/** PPA Get WFQ weight. Value is manipulated by _IOR() macro for final value
35441 +    \param[out] PPA_CMD_WFQ_INFO The parameter points to a
35442 +                     \ref PPA_CMD_WFQ_INFO structure
35443 +    \note portid, queueid and weight should be set accordingly.
35444 +*/
35445 +#define PPA_CMD_GET_QOS_WFQ _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_QOS_WFQ_NR, PPA_CMD_WFQ_INFO)
35446 +
35447 +/** PPA Reset WFQ weight. Value is manipulated by _IOW() macro for final value
35448 +    \param[out] PPA_CMD_WFQ_INFO The parameter points to a
35449 +                            \ref PPA_CMD_WFQ_INFO structure
35450 +    \note: portid/queueid is input parameter, and weight is output value.
35451 +*/
35452 +#define PPA_CMD_RESET_QOS_WFQ _IOW(PPA_IOC_MAGIC, PPA_CMD_RESET_QOS_WFQ_NR, PPA_CMD_WFQ_INFO)
35453 +
35454 +#endif  //end of CONFIG_IFX_PPA_QOS_WFQ
35455 +
35456 +#ifdef CONFIG_IFX_PPA_QOS_RATE_SHAPING
35457 +/** PPA Enable/Disable QOS Rate Shaping feature. Value is manipulated by _IOW() macro for final value
35458 +    \param[in] PPA_CMD_QOS_CTRL_INFO The parameter points to a
35459 +                            \ref PPA_CMD_QOS_CTRL_INFO structure
35460 +*/
35461 +#define PPA_CMD_SET_CTRL_QOS_RATE _IOW(PPA_IOC_MAGIC, PPA_CMD_SET_CTRL_QOS_RATE_NR, PPA_CMD_QOS_CTRL_INFO)
35462 +
35463 +
35464 +/** PPA get QOS Rate Shaping feature status: enabled or disabled. Value is manipulated by _IOR() macro for final value
35465 +    \param[in] PPA_CMD_QOS_CTRL_INFO The parameter points to a
35466 +                            \ref PPA_CMD_QOS_CTRL_INFO structure
35467 +*/
35468 +#define PPA_CMD_GET_CTRL_QOS_RATE _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_CTRL_QOS_RATE_NR, PPA_CMD_QOS_CTRL_INFO)
35469 +
35470 +/** PPA Set QOS rate shaping. Value is manipulated by _IOW() macro for final value
35471 +    \param[in] PPA_CMD_RATE_INFO The parameter points to a
35472 +    \ref PPA_CMD_RATE_INFO structure
35473 +*/
35474 +#define PPA_CMD_SET_QOS_RATE _IOW(PPA_IOC_MAGIC, PPA_CMD_SET_QOS_RATE_NR, PPA_CMD_RATE_INFO)
35475 +
35476 +/** PPA Get QOS Rate shaping configuration. Value is manipulated by _IOR() macro for final value
35477 +    \param[out] PPA_CMD_RATE_INFO The parameter points to a
35478 +                     \ref PPA_CMD_RATE_INFO structure
35479 +    \note portid, queueid and weight should be set accordingly.
35480 +*/
35481 +#define PPA_CMD_GET_QOS_RATE _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_QOS_RATE_NR, PPA_CMD_RATE_INFO)
35482 +
35483 +/** PPA Reset QOS Rate shaping. Value is manipulated by _IOW() macro for final value
35484 +    \param[in] PPA_CMD_RATE_INFO The parameter points to a
35485 +                            \ref PPA_CMD_RATE_INFO structure
35486 +    \note: portid/queueid is input parameter, and weight is output value.
35487 +*/
35488 +#define PPA_CMD_RESET_QOS_RATE _IOW(PPA_IOC_MAGIC, PPA_CMD_RESET_QOS_RATE_NR, PPA_CMD_RATE_INFO)
35489 +
35490 +#endif  //end of CONFIG_IFX_PPA_QOS_RATE_SHAPING
35491 +
35492 +#endif //end of CONFIG_IFX_PPA_QOS
35493 +
35494 +/**  PPA enable multiple field feature. Value is manipulated by _IOW() macro for final value
35495 +   \param PPA_CMD_ENABLE_MULTIFIELD_INFO The parameter points to a
35496 +          \ref PPA_CMD_ENABLE_MULTIFIELD_INFO structure
35497 +*/
35498 +#define PPA_CMD_ENABLE_MULTIFIELD     _IOW(PPA_IOC_MAGIC,  PPA_CMD_ENABLE_MULTIFIELD_NR,  PPA_CMD_ENABLE_MULTIFIELD_INFO)
35499 +
35500 +/**  PPA enable multiple field feature. Value is manipulated by _IOW() macro for final value
35501 +   \param PPA_CMD_ENABLE_MULTIFIELD_INFO The parameter points to a
35502 +          \ref PPA_CMD_ENABLE_MULTIFIELD_INFO structure
35503 +*/
35504 +#define PPA_CMD_GET_MULTIFIELD_STATUS     _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_MULTIFIELD_STATUS_NR,  PPA_CMD_ENABLE_MULTIFIELD_INFO)
35505 +
35506 +/**  PPA get multiple field max entry number supported. Value is manipulated by _IOR() macro for final value
35507 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35508 +          \ref PPA_CMD_COUNT_INFO structure
35509 +*/
35510 +#define PPA_CMD_GET_MULTIFIELD_ENTRY_MAX     _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_MULTIFIELD_ENTRY_MAX_NR,  PPA_CMD_COUNT_INFO)
35511 +
35512 +/**  PPA get multiple field key number suported per compare set. Value is manipulated by _IOR() macro for final value
35513 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35514 +          \ref PPA_CMD_COUNT_INFO structure
35515 +*/
35516 +#define PPA_CMD_GET_MULTIFIELD_KEY_NUM     _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_MULTIFIELD_KEY_NUM_NR,  PPA_CMD_COUNT_INFO)   #not use at present
35517 +
35518 +/**  PPA add a  multiple field compare set. Value is manipulated by _IOW() macro for final value
35519 +   \param PPA_CMD_MULTIFIELD_FLOW_INFO The parameter points to a
35520 +          \ref PPA_CMD_MULTIFIELD_FLOW_INFO structure
35521 +*/
35522 +#define PPA_CMD_ADD_MULTIFIELD     _IOW(PPA_IOC_MAGIC,  PPA_CMD_ADD_MULTIFIELD_NR,  PPA_CMD_MULTIFIELD_FLOW_INFO)
35523 +
35524 +/**  PPA get a multiple field flow information. Value is manipulated by _IOW() macro for final value
35525 +   \param PPA_CMD_MULTIFIELD_FLOW_INFO The parameter points to a
35526 +          \ref PPA_CMD_MULTIFIELD_FLOW_INFO structure
35527 +*/
35528 +#define PPA_CMD_GET_MULTIFIELD     _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_MULTIFIELD_NR,  PPA_CMD_MULTIFIELD_FLOW_INFO)
35529 +
35530 +/**  PPA delete a multiple field compare set according to specified compare key/mask/key_sel information. Value is manipulated by _IOW() macro for final value
35531 +   \param PPA_CMD_MULTIFIELD_FLOW_INFO The parameter points to a
35532 +          \ref PPA_CMD_MULTIFIELD_FLOW_INFO structure
35533 +*/
35534 +#define PPA_CMD_DEL_MULTIFIELD     _IOW(PPA_IOC_MAGIC,  PPA_CMD_DEL_MULTIFIELD_NR,  PPA_CMD_MULTIFIELD_FLOW_INFO)
35535 +
35536 +/**  PPA delete a multiple field compare set according to specified index. Value is manipulated by _IOW() macro for final value
35537 +   \param PPA_CMD_MULTIFIELD_FLOW_INFO The parameter points to a
35538 +          \ref PPA_CMD_MULTIFIELD_FLOW_INFO structure
35539 +*/
35540 +#define PPA_CMD_DEL_MULTIFIELD_VIA_INDEX  _IOW(PPA_IOC_MAGIC,  PPA_CMD_DEL_MULTIFIELD_VIA_INDEX_NR,  PPA_CMD_MULTIFIELD_FLOW_INFO)
35541 +
35542 +
35543 +/**  PPA get all exported hook count. Value is manipulated by _IOR() macro for final value
35544 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35545 +          \ref PPA_CMD_COUNT_INFO structure
35546 +*/
35547 +#define PPA_CMD_GET_HOOK_COUNT       _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_HOOK_COUNT_NR,  PPA_CMD_COUNT_INFO)
35548 +
35549 +/**  PPA get the exported hook list. Value is manipulated by _IOR() macro for final value
35550 +   \param PPA_CMD_HOOK_LIST_INFO The parameter points to a
35551 +          \ref PPA_CMD_HOOK_LIST_INFO structure
35552 +*/
35553 +#define PPA_CMD_GET_HOOK_LIST           _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_HOOK_LIST_NR,  PPA_CMD_HOOK_LIST_INFO)
35554 +
35555 +/**  PPA to enable/disable the exported hook. Value is manipulated by _IOW() macro for final value
35556 +   \param PPA_CMD_HOOK_ENABLE_INFO The parameter points to a
35557 +          \ref PPA_CMD_HOOK_ENABLE_INFO structure
35558 +*/
35559 +#define PPA_CMD_SET_HOOK     _IOW(PPA_IOC_MAGIC,  PPA_CMD_SET_HOOK_NR,  PPA_CMD_HOOK_ENABLE_INFO)
35560 +
35561 +#ifdef NO_DOXY
35562 +/**  PPA get the memory value. Value is manipulated by _IOR() macro for final value
35563 +   \param PPA_CMD_MEM_INFO The parameter points to a
35564 +          \ref PPA_CMD_MEM_INFO structure
35565 +*/
35566 +#define PPA_CMD_READ_MEM         _IOR(PPA_IOC_MAGIC,  PPA_CMD_READ_MEM_NR,  PPA_CMD_READ_MEM_INFO)
35567 +
35568 +/**  PPA to set the memory value. Value is manipulated by _IOW() macro for final value
35569 +   \param PPA_CMD_COUNT_INFO The parameter points to a
35570 +          \ref PPA_CMD_COUNT_INFO structure
35571 +*/
35572 +#define PPA_CMD_SET_MEM     _IOW(PPA_IOC_MAGIC,  PPA_CMD_SET_MEM_NR,  PPA_CMD_SET_MEM_INFO)
35573 +#endif
35574 +
35575 +/**  PPA to get the maximum accleration entry number. Value is manipulated by _IOR() macro for final value
35576 +    \param PPA_CMD_MAX_ENTRY_INFO The parameter points to a
35577 +          \ref PPA_CMD_MAX_ENTRY_INFO structure
35578 +*/
35579 +#define PPA_CMD_GET_MAX_ENTRY   _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_MAX_ENTRY_NR,  PPA_CMD_MAX_ENTRY_INFO)
35580 +
35581 +/**  PPA to get the port id of one specified interface name. Value is manipulated by _IOR() macro for final value
35582 +    \param PPA_CMD_MAX_ENTRY_INFO The parameter points to a
35583 +          \ref PPA_CMD_MAX_ENTRY_INFO structure
35584 +*/
35585 +#define PPA_CMD_GET_PORTID   _IOR(PPA_IOC_MAGIC,  PPA_CMD_GET_PORTID_NR,  PPA_CMD_PORTID_INFO)
35586 +
35587 +/**  PPA Get DSL MIB info. Value is manipulated by _IOR() macro for final value
35588 +   \param PPA_CMD_GET_DSL_MIB The parameter points to a
35589 +          \ref PPA_CMD_GET_DSL_MIB structure
35590 +*/
35591 +#define PPA_CMD_GET_DSL_MIB                    _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_DSL_MIB_NR, PPA_CMD_DSL_MIB_INFO)
35592 +
35593 +/**  PPA Clear DSL MIB info. Value is manipulated by _IOR() macro for final value
35594 +   \param PPA_CMD_CLEAR_DSL_MIB The parameter points to a
35595 +          \ref PPA_CMD_CLEAR_DSL_MIB structure
35596 +*/
35597 +#define PPA_CMD_CLEAR_DSL_MIB                    _IOR(PPA_IOC_MAGIC, PPA_CMD_CLEAR_DSL_MIB_NR, PPA_CMD_DSL_MIB_INFO)
35598 +
35599 +/**  PPA Get PPE port MIB info. Value is manipulated by _IOR() macro for final value
35600 +   \param PPA_CMD_GET_PORT_MIB The parameter points to a
35601 +          \ref PPA_CMD_GET_PORT_MIB structure
35602 +*/
35603 +#define PPA_CMD_GET_PORT_MIB                    _IOR(PPA_IOC_MAGIC, PPA_CMD_GET_PORT_MIB_NR, PPA_CMD_PORT_MIB_INFO)
35604 +
35605 +/**  PPA Clear PORT MIB info. Value is manipulated by _IOR() macro for final value
35606 +   \param PPA_CMD_CLEAR_PORT_MIB The parameter points to a
35607 +          \ref PPA_CMD_CLEAR_PORT_MIB structure
35608 +*/
35609 +#define PPA_CMD_CLEAR_PORT_MIB                    _IOW(PPA_IOC_MAGIC, PPA_CMD_CLEAR_PORT_MIB_NR, PPA_CMD_PORT_MIB_INFO)
35610 +
35611 +/**  PPA Enable/disable HAL debug flag. Value is manipulated by _IOR() macro for final value
35612 +   \param PPA_CMD_SET_HAL_DBG_FLAG The parameter points to a
35613 +          \ref PPA_CMD_SET_HAL_DBG_FLAG structure
35614 +*/
35615 +#define PPA_CMD_SET_HAL_DBG_FLAG               _IOW(PPA_IOC_MAGIC, PPA_CMD_SET_HAL_DBG_FLAG_NR, PPA_CMD_ENABLE_INFO)
35616 +
35617 +/*@}*/ /* PPA_IOCTL */
35618 +
35619 +
35620 +/*
35621 + * ####################################
35622 + *             Declaration
35623 + * ####################################
35624 + */
35625 +
35626 +#ifdef __KERNEL__
35627 +#ifdef NO_DOXY
35628 +
35629 +#ifdef CONFIG_IFX_PORT_MIRROR
35630 +  extern struct net_device * (*ifx_get_mirror_netdev)(void);
35631 +  extern uint32_t (*ifx_is_device_type_wireless)(void);
35632 +   #define SKB_MIRROR_FLAG  0x2000
35633 +#endif
35634 +
35635 +#define ENUM_STRING(x)   #x
35636 +  void ifx_ppa_subsystem_id(uint32_t *,
35637 +                            uint32_t *,
35638 +                            uint32_t *,
35639 +                            uint32_t *,
35640 +                            uint32_t *,
35641 +                            uint32_t *,
35642 +                            uint32_t *);
35643 +
35644 +  void ifx_ppa_get_api_id(uint32_t *,
35645 +                          uint32_t *,
35646 +                          uint32_t *,
35647 +                          uint32_t *,
35648 +                          uint32_t *,
35649 +                          uint32_t *,
35650 +                          uint32_t *);
35651 +
35652 +  int32_t ifx_ppa_is_init(void);
35653 +
35654 +  int32_t ifx_ppa_init(PPA_INIT_INFO *, uint32_t);
35655 +  void ifx_ppa_exit(void);
35656 +
35657 +  int32_t ifx_ppa_enable(uint32_t, uint32_t, uint32_t);
35658 +  int32_t ifx_ppa_get_status(uint32_t *, uint32_t *, uint32_t);
35659 +
35660 +  int32_t ifx_ppa_session_add(PPA_BUF *, PPA_SESSION *, uint32_t);
35661 +  int32_t ifx_ppa_session_delete(PPA_SESSION *, uint32_t);
35662 +  int32_t ifx_ppa_session_modify(PPA_SESSION *, PPA_SESSION_EXTRA *, uint32_t);
35663 +  int32_t ifx_ppa_session_get(PPA_SESSION ***, PPA_SESSION_EXTRA **, int32_t *, uint32_t);
35664 +
35665 +  int32_t ifx_ppa_mc_group_update(PPA_MC_GROUP *, uint32_t);
35666 +  int32_t ifx_ppa_mc_group_get(IP_ADDR_C, PPA_MC_GROUP *, uint32_t);
35667 +  int32_t ifx_ppa_mc_entry_modify(IP_ADDR_C, PPA_MC_GROUP *, PPA_SESSION_EXTRA *, uint32_t);
35668 +  int32_t ifx_ppa_mc_entry_get(IP_ADDR_C, PPA_SESSION_EXTRA *, uint32_t);
35669 +  int32_t ifx_ppa_multicast_pkt_srcif_add(PPA_BUF *, PPA_NETIF *);
35670 +
35671 +  int32_t ifx_ppa_inactivity_status(PPA_U_SESSION *);
35672 +  int32_t ifx_ppa_set_session_inactivity(PPA_U_SESSION *, int32_t);
35673 +
35674 +  int32_t ifx_ppa_bridge_entry_add(uint8_t *, PPA_NETIF *, uint32_t);
35675 +  int32_t ifx_ppa_bridge_entry_delete(uint8_t *, uint32_t);
35676 +  int32_t ifx_ppa_bridge_entry_hit_time(uint8_t *, uint32_t *);
35677 +  int32_t ifx_ppa_bridge_entry_inactivity_status(uint8_t *);
35678 +  int32_t ifx_ppa_set_bridge_entry_timeout(uint8_t *, uint32_t);
35679 +  int32_t ifx_ppa_hook_bridge_enable(uint32_t f_enable, uint32_t flags);
35680 +  int32_t ifx_ppa_hook_get_bridge_status(uint32_t *f_enable, uint32_t flags);
35681 +
35682 +  int32_t ifx_ppa_set_bridge_if_vlan_config(PPA_NETIF *, PPA_VLAN_TAG_CTRL *, PPA_VLAN_CFG *, uint32_t);
35683 +  int32_t ifx_ppa_get_bridge_if_vlan_config(PPA_NETIF *, PPA_VLAN_TAG_CTRL *, PPA_VLAN_CFG *, uint32_t);
35684 +  int32_t ifx_ppa_vlan_filter_add(PPA_VLAN_MATCH_FIELD *, PPA_VLAN_INFO *, uint32_t);
35685 +  int32_t ifx_ppa_vlan_filter_del(PPA_VLAN_MATCH_FIELD *, PPA_VLAN_INFO *, uint32_t);
35686 +  int32_t ifx_ppa_vlan_filter_get_all(int32_t *, PPA_VLAN_FILTER_CONFIG *, uint32_t);
35687 +  int32_t ifx_ppa_vlan_filter_del_all(uint32_t);
35688 +
35689 +  int32_t ifx_ppa_get_if_stats(PPA_IFNAME *, PPA_IF_STATS *, uint32_t);
35690 +  int32_t ifx_ppa_get_accel_stats(PPA_IFNAME *, PPA_ACCEL_STATS *, uint32_t);
35691 +
35692 +  int32_t ifx_ppa_set_if_mac_address(PPA_IFNAME *, uint8_t *, uint32_t);
35693 +  int32_t ifx_ppa_get_if_mac_address(PPA_IFNAME *, uint8_t *, uint32_t);
35694 +
35695 +  int32_t ifx_ppa_add_if(PPA_IFINFO *, uint32_t);
35696 +  int32_t ifx_ppa_del_if(PPA_IFINFO *, uint32_t);
35697 +  int32_t ifx_ppa_get_if(int32_t *, PPA_IFINFO **, uint32_t);
35698 +
35699 +  int32_t ifx_ppa_hook_wan_mii0_vlan_range_add(PPA_VLAN_RANGE *, uint32_t);
35700 +  int32_t ifx_ppa_hook_wan_mii0_vlan_range_del(PPA_VLAN_RANGE *, int32_t);
35701 +  int32_t ifx_ppa_hook_wan_mii0_vlan_ranges_get(int32_t *, PPA_VLAN_RANGE *, uint32_t);
35702 +
35703 +  int32_t ifx_ppa_get_max_entries(PPA_MAX_ENTRY_INFO *max_entry, uint32_t flags);
35704 +  int32_t ppa_ip_comare( PPA_IPADDR ip1, PPA_IPADDR ip2, uint32_t flag );
35705 +  int32_t ppa_zero_ip( PPA_IPADDR ip);
35706 +  int32_t ppa_ip_sprintf( char *buf, PPA_IPADDR ip, uint32_t flag);
35707 +  extern uint32_t g_ppa_ppa_mtu;
35708 +  extern uint32_t g_ppa_min_hits;
35709 +#endif //NO_DOXY
35710 +
35711 +#endif //end of  __KERNEL__
35712 +
35713 +#ifdef __KERNEL__
35714 +  #include <net/ifx_ppa_hook.h>
35715 +#endif
35716 +
35717 +
35718 +#endif  //   __IFX_PPA_API_H__20081031_1913__
35719 +
35720 diff --git a/include/net/ifx_ppa_api_common.h b/include/net/ifx_ppa_api_common.h
35721 new file mode 100644
35722 index 0000000..5ede8b4
35723 --- /dev/null
35724 +++ b/include/net/ifx_ppa_api_common.h
35725 @@ -0,0 +1,47 @@
35726 +#ifndef __IFX_PPA_API_COMMON_H__20100203__1740__
35727 +#define __IFX_PPA_API_COMMON_H__20100203__1740__
35728 +
35729 +/*******************************************************************************
35730 +**
35731 +** FILE NAME    : ifx_ppa_api_common.h
35732 +** PROJECT      : PPA
35733 +** MODULES      : PPA Common header file
35734 +**
35735 +** DATE         : 3 NOV 2008
35736 +** AUTHOR       : Xu Liang
35737 +** DESCRIPTION  : PPA Common Header File
35738 +** COPYRIGHT    :              Copyright (c) 2009
35739 +**                          Lantiq Deutschland GmbH
35740 +**                   Am Campeon 3; 85579 Neubiberg, Germany
35741 +**
35742 +**   For licensing information, see the file 'LICENSE' in the root folder of
35743 +**   this software module.
35744 +**
35745 +** HISTORY
35746 +** $Date        $Author         $Comment
35747 +** 03 NOV 2008  Xu Liang        Initiate Version
35748 +*******************************************************************************/
35749 +
35750 +#define NO_DOXY                 1
35751 +
35752 +#ifndef CONFIG_IFX_PPA_DSLITE   //if not defined in kernel's .configure file, then use local's definition
35753 +#define CONFIG_IFX_PPA_DSLITE            1
35754 +#endif
35755 +
35756 +#ifndef CONFIG_IFX_PPA_MFE      //if not defined in kernel's .configure file, then use local's definition
35757 +#define CONFIG_IFX_PPA_MFE               0
35758 +#endif
35759 +
35760 + /*force dynamic ppe driver's module parameter */
35761 +#define IFX_PPA_DP_DBG_PARAM_ENABLE  1   //for PPA automation purpose. for non-linux os porting, just disable it
35762 +
35763 +#if IFX_PPA_DP_DBG_PARAM_ENABLE
35764 +    extern int ifx_ppa_drv_dp_dbg_param_enable;
35765 +    extern int  ifx_ppa_drv_dp_dbg_param_ethwan;
35766 +    extern int ifx_ppa_drv_dp_dbg_param_wanitf;
35767 +    extern int ifx_ppa_drv_dp_dbg_param_ipv6_acc_en;
35768 +    extern int ifx_ppa_drv_dp_dbg_param_wanqos_en;
35769 +#endif // end of IFX_PPA_DP_DBG_PARAM_ENABLE
35770 +
35771 +#endif
35772 +
35773 diff --git a/include/net/ifx_ppa_api_directpath.h b/include/net/ifx_ppa_api_directpath.h
35774 new file mode 100644
35775 index 0000000..919342d
35776 --- /dev/null
35777 +++ b/include/net/ifx_ppa_api_directpath.h
35778 @@ -0,0 +1,301 @@
35779 +#ifndef __IFX_PPA_API_DIRECTPATH_H__20081119_1144__
35780 +#define __IFX_PPA_API_DIRECTPATH_H__20081119_1144__
35781 +
35782 +
35783 +
35784 +/*******************************************************************************
35785 +**
35786 +** FILE NAME    : ifx_ppa_api_directpath.h
35787 +** PROJECT      : PPA
35788 +** MODULES      : PPA API (Routing/Bridging Acceleration APIs)
35789 +**
35790 +** DATE         : 19 NOV 2008
35791 +** AUTHOR       : Xu Liang
35792 +** DESCRIPTION  : PPA Protocol Stack Hook API Directpath Functions Header
35793 +**                File
35794 +** COPYRIGHT    :              Copyright (c) 2009
35795 +**                          Lantiq Deutschland GmbH
35796 +**                   Am Campeon 3; 85579 Neubiberg, Germany
35797 +**
35798 +**   For licensing information, see the file 'LICENSE' in the root folder of
35799 +**   this software module.
35800 +**
35801 +** HISTORY
35802 +** $Date        $Author         $Comment
35803 +** 19 NOV 2008  Xu Liang        Initiate Version
35804 +*******************************************************************************/
35805 +/*! \file ifx_ppa_api_directpath.h
35806 +    \brief This file contains: PPA direct path api.
35807 +*/
35808 +
35809 +
35810 +
35811 +#include <net/ifx_ppa_api_common.h>
35812 +
35813 +
35814 +
35815 +/*
35816 + * ####################################
35817 + *              Data Type
35818 + * ####################################
35819 + */
35820 +/*
35821 + * ####################################
35822 + *              Definition
35823 + * ####################################
35824 + */
35825 +
35826 +/*
35827 + *  Directpath API Flags
35828 + */
35829 +/*!
35830 +    \brief PPA_F_DIRECTPATH_REGISTER
35831 +*/
35832 +#define PPA_F_DIRECTPATH_REGISTER               0x00100000  /*!< Directpath register flag*/
35833 +
35834 +/*!
35835 +    \brief PPA_F_DIRECTPATH_CORE1
35836 +*/
35837 +#define PPA_F_DIRECTPATH_CORE1                  0x00200000 /*!< Directpath flag: run in CPU Core 1*/
35838 +/*!
35839 +    \brief PPA_F_DIRECTPATH_ETH_IF
35840 +*/
35841 +#define PPA_F_DIRECTPATH_ETH_IF                 0x00400000  /*!< Directpath flag: Ethernet type*/
35842 +
35843 +/*
35844 + *  Directpath Internal Flags
35845 + */
35846 + /*!
35847 +    \brief PPE_DIRECTPATH_DATA_ENTRY_VALID
35848 +*/
35849 +#define PPE_DIRECTPATH_DATA_ENTRY_VALID         (1 << 31)  /*!< define flag */
35850 + /*!
35851 +    \brief PPE_DIRECTPATH_DATA_RX_ENABLE
35852 +*/
35853 +#define PPE_DIRECTPATH_DATA_RX_ENABLE           (1 << 0)   /*!< define flag */
35854 + /*!
35855 +    \brief PPE_DIRECTPATH_ETH
35856 +*/
35857 +#define PPE_DIRECTPATH_ETH                      (1 << 4) /*!< define flag */
35858 + /*!
35859 +    \brief PPE_DIRECTPATH_CORE0
35860 +*/
35861 +#define PPE_DIRECTPATH_CORE0                    (1 << 8) /*!< define flag */
35862 + /*!
35863 +    \brief PPE_DIRECTPATH_CORE1
35864 +*/
35865 +#define PPE_DIRECTPATH_CORE1                    (1 << 9) /*!< define flag */
35866 + /*!
35867 +    \brief PPE_DIRECTPATH_ITF_TYPE_MASK
35868 +*/
35869 +#define PPE_DIRECTPATH_ITF_TYPE_MASK            (PPE_DIRECTPATH_ETH)  /*!< define flag */
35870 + /*!
35871 +    \brief PPE_DIRECTPATH_CORE_MASK
35872 +*/
35873 +#define PPE_DIRECTPATH_CORE_MASK                (PPE_DIRECTPATH_CORE0 | PPE_DIRECTPATH_CORE1)  /*!< define flag */
35874 + /*!
35875 +    \brief PPE_DIRECTPATH_MASK
35876 +*/
35877 +#define PPE_DIRECTPATH_MASK                     (PPE_DIRECTPATH_ITF_TYPE_MASK | PPE_DIRECTPATH_CORE_MASK) /*!< define flag */
35878 +
35879 +
35880 +/** \addtogroup  PPA_API_DIRECTPATH */
35881 +/*@{*/
35882 +/*! \fn PPA_FP_STOP_TX_FN
35883 +    \brief This is the definition for the PPA DirectPath Stop Transmit function callback used for flow control when transmitting
35884 +            packets through the PPA DirectPath. The PPA DirectPath calls this hook to indicate to the device driver that it
35885 +            cannot receive any more packets for transmission.
35886 +    \param[in] dev  The protocol stack network interface structure on which to signal Stop Tx for flow control
35887 +    \return  The return value can be any one of the following:  \n
35888 +               IFX_SUCCESS on sucess \n
35889 +               IFX_FAILURE on error if the driver cannot handle flow control
35890 +    \note This function must be provided by the CPU-bound interface driver and will be called by the PPA Directpath to pass
35891 +    on frames directly to the driver for transmitting out of its interface.
35892 +*/
35893 +typedef int32_t (*PPA_FP_STOP_TX_FN)(PPA_NETIF *dev);
35894 +
35895 +/*! \fn PPA_FP_RESTART_TX_FN
35896 +    \brief   This is the definition for the PPA DirectPath Restart Transmit function callback used for flow control when
35897 +                transmitting packets through the PPA DirectPath. The PPA DirectPath calls this hook to indicate to the device
35898 +                driver that it is ready to receive packets for transmission after having asserted stop flow control using
35899 +                PPA_FP_STOP_TX_FN.
35900 +    \param[in] dev  The protocol stack network interface structure on which to signal restart Tx for flow control.
35901 +    \return  The return value can be any one of the following:  \n
35902 +               IFX_SUCCESS on sucess \n
35903 +               IFX_FAILURE on error if the driver cannot handle flow control
35904 +    \note It is recommended for a device driver to use the PPA DirectPath flow control functions for efficient packet
35905 +            processing. This callback must always be used in conjunction with the PPA_FP_STOP_TX_FN callback, i.e.,
35906 +            either both callbacks or none must be configure
35907 +*/
35908 +typedef int32_t (*PPA_FP_RESTART_TX_FN)(PPA_NETIF *dev);
35909 +/*! \fn PPA_FP_RX_FN
35910 +    \brief This is the definition for the PPA DirectPath receive function callback that passes packet from PPA DirectPath to
35911 +            the CPU bound driver.  This callback is registered for the device with the PPA module by the device driver. This is required to allow the PPA acceleration layer to directly pass packets to the relevant device driver bypassing the protocol stack. It is also the only way for the PPA to deliver packets to drivers running on Core 1.
35912 +            The packet buffer passed to the rx_fn callback will have the data pointer point to the start of Link layer header (i.e. Ethernet header). For eg., on Linux, skb->data will point to the Ethernet header.
35913 +    \param[in] rxif  PPA Receive interface pointer on which the packet is received.
35914 +    \param[in] txif  PPA Tx interface pointer to which the packet is transmitted.
35915 +    \param[in] skb   Pointer to SKB buffer received.
35916 +    \param[in] len  Length of packet frame.
35917 +    \return  The return value can be any one of the following:  \n
35918 +               IFX_SUCCESS on sucess. \n
35919 +               IFX_FAILURE on error if the driver process the packet for some reason.
35920 +    \note This function must be provided by the CPU-bound interface driver and will be called by the PPA Directpath to pass on frames directly to the driver for transmitting out of its interface.
35921 +*/
35922 +typedef int32_t (*PPA_FP_RX_FN)(PPA_NETIF *rxif, PPA_NETIF *txif, PPA_BUF *skb, int32_t len);
35923 +
35924 +/*@}*/ /*PPA_API_DIRECTPATH */
35925 +
35926 +
35927 +/** \addtogroup  PPA_API_DIRECTPATH */
35928 +/*@{*/
35929 +
35930 +/*!
35931 +    \brief This is the data structure for the PPA DirectPath device registration which provides the necessary callback
35932 +    registration for receiving packets from PPA DirectPath to the driver for transmit, and for flow control to be asserted
35933 +    by the PPA DirectPath for packets from the driver to the PPA DirectPath.
35934 +*/
35935 +typedef struct {
35936 +    PPA_FP_STOP_TX_FN       stop_tx_fn; /*!< Pointer to the Driver Stop Tx function callback. Providing a NULL pointer disables the callback functionality. */
35937 +    PPA_FP_RESTART_TX_FN    start_tx_fn; /*!< Pointer to the Driver Restart Tx function callback. Providing a NULL pointer disables the callback functionality.*/
35938 +    PPA_FP_RX_FN            rx_fn; /*!< Device Receive Function callback for packets. Setting a value of NULL pointer disables Receive callback for the device */
35939 +} PPA_DIRECTPATH_CB;
35940 +
35941 +/*
35942 + *  Internal Structure of directpath
35943 + */
35944 +/*!
35945 +    \brief This is the data structure for the PPA DirectPath device status
35946 +*/
35947 +struct ppe_directpath_data {
35948 +    PPA_DIRECTPATH_CB               callback; /*!< Callback Pointer to PPA_DIRECTPATH_CB */
35949 +    PPA_NETIF                       *netif;     /*!< pointer to  PPA_NETIF*/
35950 +    uint32_t                        ifid;   /*!< directpath interface id */
35951 +    uint8_t                         mac[(PPA_ETH_ALEN + sizeof(uint32_t) - 1) / sizeof(uint32_t) * sizeof(uint32_t)];  /*!< interface mac address */
35952 +    PPA_BUF                         *skb_list;   /*!< the directpath interface's skb list */
35953 +    uint32_t                        skb_list_len; /*!< the skb list length */
35954 +    uint32_t                        skb_list_size;  /*!< the skb list size */
35955 +    uint32_t                        rx_fn_rxif_pkt;  /*!< received packet counter */
35956 +    uint32_t                        rx_fn_txif_pkt; /*!< transmitted packet coutner */
35957 +    uint32_t                        tx_pkt;            /*!< transmitted packet counter */
35958 +    uint32_t                        tx_pkt_dropped; /*!< dropped packet counter */
35959 +    uint32_t                        tx_pkt_queued; /*!< queued packet counter */
35960 +    uint32_t                        flags;  /*!<  bit 0 - directpath send valid, 31 - entry valid  */
35961 +};
35962 +
35963 +
35964 +/*@}*/ /* PPA_API_DIRECTPATH */
35965 +
35966 +
35967 +/*
35968 + * ####################################
35969 + *             Declaration
35970 + * ####################################
35971 + */
35972 +#ifdef NO_DOXY
35973 +extern struct ppe_directpath_data g_ppe_directpath_data[];
35974 +#endif
35975 +
35976 +/** \addtogroup  PPA_API_DIRECTPATH */
35977 +/*@{*/
35978 +#ifdef CONFIG_IFX_PPA_API_DIRECTPATH
35979 +/*!
35980 +    \brief   This function allows a device driver to register or deregister a network device to the PPA.
35981 +    \param[out] if_id  PPA specific Interface Identifier. It is currently a number between 0 to 7. This Id is returned by the PPA module.
35982 +    \param[in]  dev  Pointer to the network device structure in the protocol stack. For e.g. pointer to a struct netdevice.
35983 +    \param[in]  pDirectpathCb  Pointer to the DirectPath callback structure which provides the driver callbacks for rx_fn, stop_tx_fn and restart_tx_fn. This parameter is only available on new PPA API.
35984 +    \param[in]  flags  Flag to indicate if device is being registered or deregistered. Valid values are:\n
35985 +                       - PPA_F_DIRECTPATH_DEREGISTER, if de-registering, zero otherwise \n
35986 +                       - PPA_F_DIRECTPATH_CORE1 if the driver for the network interface is running on Core 1 (i.e. 2nd CPU) \n
35987 +                       - PPA_F_DIRECTPATH_ETH_IF if the network interface is an Ethernet-like interface
35988 +    \return  The return value can be any one of the following:  \n
35989 +               -       IFX_SUCCESS on sucess \n
35990 +               -       IFX_FAILURE
35991 +    \note
35992 +*/
35993 +int32_t ifx_ppa_directpath_register_dev(uint32_t *if_id, PPA_NETIF *dev, PPA_DIRECTPATH_CB *pDirectpathCb, uint32_t flags);
35994 +
35995 +/*!  \brief   This function allows the device driver to transmit a packet using the PPA DirectPath interface. The packet buffer passed to the function must have its "packet data" pointer set to the IP header with the Ethernet header/Link layer header etc. preceding the IP header (For e.g., on Linux skb->data points to IP header, and doing the appropriate skb_push() will allow skb->data to move backwards and point to Ethernet header). In other words, PPA Directpath must be able to access the full frame even though the packet buffer "points" to the IP header as required by the Linux netif_rx() function.
35996 +    \param[in] rx_if_id  Receive interface Id in the protocol stack.
35997 +    \param[in] buf  Pointer to the packet buffer structure of the stack for the packet which is to be transmitted.
35998 +    \param[in] len  Size of packet in bytes.
35999 +    \param[in] flags  Currently Reserved
36000 +    \return  The return value can be any one of the following:  \n
36001 +               -       IFX_SUCCESS on sucess \n
36002 +               -       IFX_FAILURE
36003 +    \note The DirectPath Tx API can have internal "shortcut" path to the destination or fallback to passing the packet to the protocol stack. The aim is to insulate the device driver calling the API from such details. For Linux, the driver must call this function through the hook pointer where it passes packets to the network stack by calling the "netif_rx()" or "netif_receive_skb()" functions. \n
36004 +            Note: The CPU-bound device driver is strongly recommended to call this API from tasklet mode (or equivalent non-interrupt context on non-Linux OS) and not from IRQ context for better system dynamics.
36005 +*/
36006 +  int32_t ifx_ppa_directpath_send(uint32_t rx_if_id, PPA_BUF *buf, int32_t len, uint32_t flags);
36007 +
36008 +/*!  \brief   This function allows the device driver to indicate to the PPA that it cannot receive any further packets from the latter. The device driver can call this function for flow control.
36009 +    \param[in] if_id  Interface Id for which to apply flow control.
36010 +    \param[in] flags  Currently Reserved
36011 +    \return  The return value can be any one of the following:  \n
36012 +               -       IFX_SUCCESS on sucess \n
36013 +               -       IFX_FAILURE
36014 +    \note   \n
36015 +*/
36016 +  int32_t ifx_ppa_directpath_rx_stop(uint32_t if_id, uint32_t flags);
36017 +
36018 +/*!  \brief     This function allows the device driver to indicate to the PPA that it can again receive packets from the latter. The device driver can call this function for flow control after it has called the "Rx Stop" function to halt supply of packets from the PPA.
36019 +    \param[in] if_id  Interface Id for which the driver requests the flow control action to restart transmission.
36020 +    \param[in] flags  Currently Reserved
36021 +    \return  The return value can be any one of the following:  \n
36022 +               -       IFX_SUCCESS on sucess \n
36023 +               -       IFX_FAILURE
36024 +    \note   It is recommended for a device driver to use the PPA DirectPath flow control functions for efficient packet processing. This function must be used in conjunction with the PPA_FP_STOP_TX_FN. \n
36025 +*/
36026 +  int32_t ifx_ppa_directpath_rx_restart(uint32_t if_id, uint32_t flags);
36027 +
36028 +/*!  \brief     This function maps the PPA Interface Id to Protocol stack interface structure.
36029 +    \param[in] if_id  PPA Interface Identifier.
36030 +    \return  The return value can be any one of the following:  \n
36031 +               -       Pointer to the interface structure in the protocol stack \n
36032 +               -       NULL
36033 +    \note  This API may not implemented on older PPA version. \n
36034 +*/
36035 +  PPA_NETIF *ifx_ppa_get_netif_for_ppa_ifid(uint32_t if_id);
36036 +
36037 +/*!  \brief    This function maps the Protocol stack interface structure to the PPA Interface Id.
36038 +    \param[in] dev  Pointer to the protocol stack network interface structure for the device.
36039 +    \return  The return value can be any one of the following: \n
36040 +               -       PPA Interface Identifier, if_id \n
36041 +               -       IFX_FAILUREPPA_NETIF. \n
36042 +    \note  This API may not implemented on older PPA version. \n
36043 +*/
36044 +  int32_t ifx_ppa_get_ifid_for_netif(PPA_NETIF *dev);
36045 +
36046 +/*!  \brief     This function is used to initialize the interation of ppe_directpath_data information
36047 +    \param[in,out] ppos  offset of current ppe_directpath_data, after call, its value will be changed to next offset
36048 +    \param[out]    info  Buffer to store the ppe_directpath_data.
36049 +    \return  The return value can be any one of the following: \n
36050 +               -       IFX_SUCCESS, if succeed \n
36051 +               -       IFX_FAILURE, if fail to get \n
36052 +*/
36053 +  int32_t ppa_directpath_data_start_iteration(uint32_t *ppos, struct ppe_directpath_data **info);
36054 +
36055 +/*!  \brief  This function is used to ge the next ppe_directpath_data information during its iteration
36056 +    \param[in,out] ppos  offset of ppe_directpath_data, after call, its value will be changed to next offset
36057 +    \param[out]    info  Buffer to store the ppe_directpath_data.
36058 +    \return  The return value can be any one of the following: \n
36059 +            -  IFX_SUCCESS, if succeed \n
36060 +            -  IFX_FAILURE, if fail to get \n
36061 +*/
36062 +  int32_t ppa_directpath_data_iterate_next(uint32_t *ppos, struct ppe_directpath_data **info);
36063 +
36064 +/*!  \brief     This function is used to stop ppe_directpath_data iteration
36065 +    \return NULL
36066 +*/
36067 +  void ppa_directpath_data_stop_iteration(void);
36068 +
36069 +  /*!  \brief     This function is used to get directpath's ifid range
36070 +    \param[out] p_start_ifid  Buffer to store the directpath's start ifid
36071 +    \param[out] p_end_ifid  Buffer to store the directpath's end ifid
36072 +    \return NULL\n
36073 +*/
36074 +  void ppa_directpath_get_ifid_range(uint32_t *p_start_ifid, uint32_t *p_end_ifid);
36075 +#endif
36076 +
36077 +/* @}*/  /* PPA_API_DIRECTPATH */
36078 +
36079 +#endif  //  __IFX_PPA_API_DIRECTPATH_H__20081119_1144__
36080 diff --git a/include/net/ifx_ppa_hook.h b/include/net/ifx_ppa_hook.h
36081 new file mode 100644
36082 index 0000000..41a9278
36083 --- /dev/null
36084 +++ b/include/net/ifx_ppa_hook.h
36085 @@ -0,0 +1,1150 @@
36086 +#ifndef __IFX_PPA_HOOK_H__20081103_1736__
36087 +#define __IFX_PPA_HOOK_H__20081103_1736__
36088 +
36089 +
36090 +
36091 +/******************************************************************************
36092 +**
36093 +** FILE NAME    : ifx_ppa_hook.h
36094 +** PROJECT      : PPA
36095 +** MODULES      : PPA Protocol Stack Hooks
36096 +**
36097 +** DATE         : 3 NOV 2008
36098 +** AUTHOR       : Xu Liang
36099 +** DESCRIPTION  : PPA Protocol Stack Hook Pointers Header File
36100 +** COPYRIGHT    :              Copyright (c) 2009
36101 +**                          Lantiq Deutschland GmbH
36102 +**                   Am Campeon 3; 85579 Neubiberg, Germany
36103 +**
36104 +**   For licensing information, see the file 'LICENSE' in the root folder of
36105 +**   this software module.
36106 +**
36107 +** HISTORY
36108 +** $Date        $Author         $Comment
36109 +** 03 NOV 2008  Xu Liang        Initiate Version
36110 +*******************************************************************************/
36111 +/*! \file ifx_ppa_hook.h
36112 +    \brief This file contains all exported HOOK API to linux Kernel and user space via ioctl API.
36113 +*/
36114 +
36115 +
36116 +
36117 +#include <net/ifx_ppa_api_common.h>
36118 +
36119 +/** \addtogroup  PPA_HOOK_API */
36120 +/*@{*/
36121 +
36122 +/*
36123 + * ####################################
36124 + *             Declaration
36125 + * ####################################
36126 + */
36127 +
36128 +#ifdef __KERNEL__
36129 +
36130 +
36131 +/*!
36132 +    \brief This command Initialize the PPA module and the embedded acceleration functions.
36133 +    \param[in] info  Pointer to the initialization info structure passed to the API.
36134 +    \param[in] flag Reserved currently.
36135 +    \return The return value can be any one of the following:  \n
36136 +            - IFX_SUCCESS \n
36137 +            - IFX_FAILURE
36138 +    \note p_info can be passed NULL to the init function wherein default handling will be applied by the PPA. This includes the following behavior. \n
36139 +          - Identifying one LAN interface (eth0) and one WAN interface (eth1) \n
36140 +          - Disabling acceleration in both LAN to WAN and WAN to LAN directions \n
36141 +          - IP header verification enabled \n
36142 +          - TCP/UDP header verification enabled \n
36143 +          - Drop on no hit disabled - pass packets on matching any accelerated session entry to Control CPU \n
36144 +          - Drop Multicast packet on no hit disable \n
36145 +          Please refer to the PPA_INIT_INFO data structure and its members for all the information that is passed to the PPA module on initialization.
36146 +          Specifically, the LAN and WAN interface list can be populated with all possible interfaces of either type expected in the system even if these interfaces don't exist at the time of initialization.
36147 +*/
36148 +#ifdef NO_DOXY
36149 +extern int32_t (*ppa_hook_init_fn)(PPA_INIT_INFO *info, uint32_t flag);
36150 +#else
36151 +extern int32_t ppa_hook_init_fn(PPA_INIT_INFO *info, uint32_t flag);
36152 +#endif
36153 +/*!
36154 +    \brief This command un-Initialize the PPA module
36155 +    \return void
36156 +*/
36157 +#ifdef NO_DOXY
36158 +extern void (*ppa_hook_exit_fn)(void);
36159 +#else
36160 +extern void ppa_hook_exit_fn(void);
36161 +#endif
36162 +
36163 +/*!
36164 +    \brief This API exposes the PPA Enable / Disable API to userspace.
36165 +    \param[in] lan_rx_ppa_enable Enable / Disable accelerated LAN to WAN path through PPA. \n
36166 +               Valid values are:\n
36167 +                IFX_ENABLED \n
36168 +                IFX_DISABLED \n
36169 +    \param[in] wan_rx_ppa_enable Enable / Disable accelerated WAN to LAN path through PPA. \n
36170 +               Valid values are:\n
36171 +             -   IFX_ENABLED  \n
36172 +             -   IFX_DISABLED \n
36173 +    \param[in]  flag Reserved currently.
36174 +
36175 +    \return The return value can be any one of the following:  \n
36176 +            - IFX_SUCCESS \n
36177 +            - IFX_FAILURE
36178 +    \note   The LAN to WAN and WAN to LAN separate acceleration disable feature is a function of the acceleration module in the system. In some cases, it maybe only possible to complete disable / enable acceleration.
36179 +*/
36180 +#ifdef NO_DOXY
36181 +extern int32_t (*ppa_hook_enable_fn)(uint32_t lan_rx_ppa_enable, uint32_t wan_rx_ppa_enable, uint32_t flag);
36182 +#else
36183 +extern int32_t ppa_hook_enable_fn(uint32_t lan_rx_ppa_enable, uint32_t wan_rx_ppa_enable, uint32_t flag);
36184 +#endif
36185 +/*!
36186 +    \brief This API returns the current Enable / Disable status of the PPA to the caller.
36187 +    \param[out] lan_rx_ppa_enable Enable / Disable accelerated LAN to WAN path through PPA. \n
36188 +               Valid values are
36189 +                IFX_ENABLED \n
36190 +                IFX_DISABLED \n
36191 +    \param[out] wan_rx_ppa_enable Enable / Disable accelerated WAN to LAN path through PPA. \n
36192 +               Valid values are
36193 +              -  IFX_ENABLED  \n
36194 +              -  IFX_DISABLED \n
36195 +    \param[in] flag Reserved currently.
36196 +
36197 +    \return The return value can be any one of the following:  \n
36198 +            - IFX_SUCCESS \n
36199 +            - IFX_FAILURE
36200 +    \note   This parameter is not available on older PPA version.
36201 +*/
36202 +#ifdef NO_DOXY
36203 +extern int32_t (*ppa_hook_get_status_fn)(uint32_t *lan_rx_ppa_enable, uint32_t *wan_rx_ppa_enable, uint32_t flag);
36204 +#else
36205 +extern int32_t ppa_hook_get_status_fn(uint32_t *lan_rx_ppa_enable, uint32_t *wan_rx_ppa_enable, uint32_t flag);
36206 +#endif
36207 +/*!
36208 +    \brief Add a PPA routing session entry
36209 +    \param[in] skb Pointer to the packet buffer for which PPA session addition is to be done.
36210 +    \param[in] p_session Points to the connection tracking session to which this packet belongs. It maybe passed as NULL in which case PPA will try to determine it using the PPA stack adaptation layer.
36211 +    \param[in] flags  Flags as valid for the PPA session Valid \n
36212 +                       values are one or more of: \n
36213 +                        - PPA_F_SESSION_BIDIRECTIONAL \n
36214 +                        - PPA_F_BRIDGED_SESSION \n
36215 +                        - PPA_F_STATIC_ENTRY \n
36216 +                        - PPA_F_DROP_PACKET \n
36217 +                        - PPA_F_SESSION_ORG_DIR \n
36218 +                        - PPA_F_SESSION_REPLY_DIR \n
36219 +                        - PPA_F_BEFORE_NAT_TRANSFORM \n
36220 +    \return The return value can be any one of the following:  \n
36221 +             - IFX_PPA_SESSION_NOT_ADDED \n
36222 +             - IFX_PPA_SESSION_ADDED \n
36223 +             - IFX_PPA_SESSION_EXISTS \n
36224 +
36225 +    \note   Linux 2.4 Hook-up recommendation \n
36226 +             Must be hooked into the stack before the PREROUTING and after the POSTROUTING hooks In ip_conntrack_in() function in file ip_conntrack_core.c, with the flag PPA_F_BEFORE_NAT_TRANSFORM specified. \n
36227 +          1) In ip_finish_output2(), the hook should be invoked after NAT transforms are applied and at the very beginning of function call. \n
36228 +           Linux 2.6 Hook-up recommendation \n
36229 +            Must be in netfilter IPV4 or IPV6 hook PREROUTRING and POSTROUTING hooks. In nf_conntrack_in for function which is common for both IPV4 and V6 connection tracking, PPA_F_BEFORE_NAT_TRANSFORM. In ip_finish_output2(), the hook should be invoked after NAT transforms are applied at netfilter POSTROUTING hooks and at the very beginning of function call.
36230 +*/
36231 +#ifdef NO_DOXY
36232 +extern int32_t (*ppa_hook_session_add_fn)(PPA_BUF *skb, PPA_SESSION *p_session, uint32_t flags);
36233 +#else
36234 +extern int32_t ppa_hook_session_add_fn(PPA_BUF *skb, PPA_SESSION *p_session, uint32_t flags);
36235 +#endif
36236 +
36237 +/*!
36238 +    \brief Del a PPA routing session entry
36239 +    \param[in] p_session Points to the connection tracking session to which this packet belongs. It maybe passed as NULL in which case PPA will try to determine it using the PPA stack adaptation layer.
36240 +    \param[in] flags Reserved currently.
36241 +    \return The return value can be any one of the following:  \n
36242 +            - IFX_SUCCESS \n
36243 +            - IFX_FAILURE
36244 +*/
36245 +#ifdef NO_DOXY
36246 +extern int32_t (*ppa_hook_session_del_fn)(PPA_SESSION *p_session, uint32_t flags);
36247 +#else
36248 +extern int32_t ppa_hook_session_del_fn(PPA_SESSION *p_session, uint32_t flags);
36249 +#endif
36250 +
36251 +/*!
36252 +    \brief Modify an existing PPA session to allow handling for additional features like VLAN, DSCP and others.
36253 +    \param[in] p_session   PPA session id
36254 +    \param[in] p_extra Extra parameters of PPA session
36255 +    \param[in] flags  Flags passed to modify session API to indicate which processing parameters are specified. Valid values are one or more of:
36256 +              - PPA_F_SESSION_NEW_DSCP \n
36257 +              - PPA_F_SESSION_VLAN \n
36258 +              - PPA_F_MTU \n
36259 +
36260 +    \return The return value can be any one of the following:  \n
36261 +               - IFX_SUCCESS \n
36262 +               - IFX_FAILURE \n
36263 +    \note Linux 2.4 Hook-up recommendation \n
36264 +           - Called in the stack on a per session basis to set additional handling like VLAN, DSCP and MTU parameters. \n
36265 +           - One place to hook the call is after the function ppa_hook_session_add_fn() returns IFX_PPA_SESSION_ADDED. \n
36266 +                    - Needs to evaluate the settings for VLAN, DSCP, MTU etc which are required to be used for this session.  These steps need to be written for the stack and supported functionality. \n
36267 +           - Another place for hookup is in the Configuration routines of the individual features \n
36268 +                    - For example, for a VLAN configuration, go through the list of conntrack sessions, and call ppa_hook_session_modify_fn() for each session that is impacted by the change in configuration. \n
36269 +                    - If this step is not supported, then only sessions created after the configuration change will be affected.
36270 +   \note Linux 2.6 Hook-up recommendation \n
36271 +           Same as 2.4.
36272 +*/
36273 +#ifdef NO_DOXY
36274 +extern int32_t (*ppa_hook_session_modify_fn)(PPA_SESSION *p_session, PPA_SESSION_EXTRA *p_extra, uint32_t flags);
36275 +#else
36276 +extern int32_t ppa_hook_session_modify_fn(PPA_SESSION *p_session, PPA_SESSION_EXTRA *p_extra, uint32_t flags);
36277 +#endif
36278 +
36279 +/*!
36280 +    \brief Returns all the configured unicast PPA sessions
36281 +    \param[out]  pp_sessions   Allocates and returns a pointer to an array  of session data structures for all unicast  sessions in PPA. \n Caller needs to free the  memory after use.
36282 +    \param[out] p_extra Allocates and returns a pointer to an array of session attributes structures for all unicast sessions in PPA.\n  Caller needs to free the memory after use.
36283 +    \param[out] p_num_entries   Returns the number of session entries  filled in the pp_sessions and pp_extra  arrays.
36284 +    \param[in] flags Reserved.
36285 +    \return The return value can be any one of the following:  \n
36286 +               - IFX_SUCCESS \n
36287 +               - IFX_FAILURE
36288 +*/
36289 +#ifdef NO_DOXY
36290 +extern int32_t (*ppa_hook_session_get_fn)(PPA_SESSION ***pp_sessions, PPA_SESSION_EXTRA **p_extra, int32_t *p_num_entries, uint32_t flags);
36291 +#else
36292 +extern int32_t ppa_hook_session_get_fn(PPA_SESSION ***pp_sessions, PPA_SESSION_EXTRA **p_extra, int32_t *p_num_entries, uint32_t flags);
36293 +#endif
36294 +
36295 +/*!
36296 +    \brief Add, Modify and Delete PPA multicast group information like membership of interfaces to a multicast group address.
36297 +    \param[in] ppa_mc_entry Pointer to multicast group entry.                                                           I
36298 +    \param[in] flags Flags for the multicast group update operation. Valid values are:\n
36299 +               PPA_F_DROP_PACKET: Drop packets with this multicast group address as destination.
36300 +    \return The return value can be any one of the following:  \n
36301 +               - IFX_SUCCESS \n
36302 +               - IFX_FAILURE \n
36303 +
36304 +    \note add or delete one or more interface(s) to a multicast group entry, the function ppa_hook_mc_group_update_fn() needs to be called, the PPA_MC_GROUP structure modified appropriately and passed to this function. \n
36305 +            -> Linux 2.4 Hook-up recommendation \n
36306 +            The function needs to be hooked up in the Linux kernel functions ipmr_mfc_add() and ipmr_mfc_del() in the IP stack multicast routing path. \n
36307 +             For bridging path, hookup is required in the bridge forwarding path if IGMP snooping is implemented. It is also possible to make configuration entries from management interface path.
36308 +*/
36309 +#ifdef NO_DOXY
36310 +extern int32_t (*ppa_hook_mc_group_update_fn)(PPA_MC_GROUP *ppa_mc_entry, uint32_t flags);
36311 +#else
36312 +extern int32_t ppa_hook_mc_group_update_fn(PPA_MC_GROUP *ppa_mc_entry, uint32_t flags);
36313 +#endif
36314 +
36315 +/*!
36316 +    \brief This function gets the multicast group entry for the specified multicast group address.
36317 +    \param[in]  ip_mc_group IP multicast group address for which Multicast group information has to be returned.
36318 +    \param[out] ppa_mc_entry  Pointer to multicast group entry. Valid memory space to be passed by caller.
36319 +    \param[in] flags Reserved for future
36320 +    \return The return value can be any one of the following:  \n
36321 +               - IFX_SUCCESS \n
36322 +               - IFX_FAILURE \n
36323 +*/
36324 +#ifdef NO_DOXY
36325 +extern int32_t (*ppa_hook_mc_group_get_fn)(IP_ADDR_C ip_mc_group, PPA_MC_GROUP *ppa_mc_entry, uint32_t flags);
36326 +#else
36327 +extern int32_t ppa_hook_mc_group_get_fn(IP_ADDR_C ip_mc_group, PPA_MC_GROUP *ppa_mc_entry, uint32_t flags);
36328 +#endif
36329 +
36330 +/*!
36331 +    \brief This function modifies an existing multicast group entry for additional functionality like VLAN support
36332 +    \param[in] ip_mc_group    Pointer to IP multicast group address for which additional functionality needs to be configured.
36333 +    \param[in] ppa_mc_entry Pointer to PPA MC group entry.
36334 +    \param[in] p_extra Pointer to additional MC entry functional configuration. Currently, only VLAN configuration is supported
36335 +    \param[in] flags Reserved for future
36336 +    \return The return value can be any one of the following:  \n
36337 +               - IFX_SUCCESS if entry exists for multicast group address \n
36338 +               - IFX_FAILURE otherwise \n
36339 +*/
36340 +#ifdef NO_DOXY
36341 +extern int32_t (*ppa_hook_mc_entry_modify_fn)(IP_ADDR_C ip_mc_group, PPA_MC_GROUP *ppa_mc_entry, PPA_SESSION_EXTRA *p_extra, uint32_t flags);
36342 +#else
36343 +extern int32_t ppa_hook_mc_entry_modify_fn(IP_ADDR_C ip_mc_group, PPA_MC_GROUP *ppa_mc_entry, PPA_SESSION_EXTRA *p_extra, uint32_t flags);
36344 +#endif
36345 +
36346 +/*!
36347 +    \brief This function returns an existing multicast group entry with its additional functionality configuration like VLAN support.
36348 +    \param[in] ip_mc_group    Pointer to IP multicast group address for which additional functionality needs to be configured.
36349 +    \param[in] p_extra Pointer to additional MC entry functional configuration. Currently, only VLAN configuration is supported
36350 +    \param[in] flags Reserved for future
36351 +    \return The return value can be any one of the following:  \n
36352 +               - IFX_SUCCESS if entry exists for multicast group address \n
36353 +               - IFX_FAILURE otherwise \n
36354 +*/
36355 +#ifdef NO_DOXY
36356 +extern int32_t (*ppa_hook_mc_entry_get_fn)(IP_ADDR_C ip_mc_group, PPA_SESSION_EXTRA *p_extra, uint32_t flags);
36357 +#else
36358 +extern int32_t ppa_hook_mc_entry_get_fn(IP_ADDR_C ip_mc_group, PPA_SESSION_EXTRA *p_extra, uint32_t flags);
36359 +#endif
36360 +
36361 +/*!
36362 +    \brief This function is  used to get a multicast source interface
36363 +    \param[in] buf A skb buffer
36364 +    \param[in] netif The interface pointer which received the ip packet. If NULL, it can be got from PPA_BUF *.
36365 +
36366 +    \return The return value can be any one of the following:  \n
36367 +               - IFX_PPA_SESSION_ADDED if  if entry exists for multicast group address \n
36368 +               - IFX_PPA_SESSION_EXISTS if already added
36369 +               - IFX_PPA_SESSION_NOT_ADDED otherwise \n
36370 +*/
36371 +#ifdef NO_DOXY
36372 +extern int32_t (*ppa_hook_multicast_pkt_srcif_add_fn)(PPA_BUF *buf, PPA_NETIF *netif);
36373 +#else
36374 +extern int32_t ppa_hook_multicast_pkt_srcif_add_fn(PPA_BUF *buf, PPA_NETIF *netif);
36375 +#endif
36376 +
36377 +/*!
36378 +    \brief Checks if the "accelerated" PPA session should be timed out due to inactivity.
36379 +    \param[in]  p_session Pointer to PPA unicast or multicast session.
36380 +    \return The return value can be any one of the following:  \n
36381 +              - IFX_TIMEOUT if the PPA session inactivity timer has expired \n
36382 +              - IFX_HIT if the PPA session has been active
36383 +*/
36384 +#ifdef NO_DOXY
36385 +extern int32_t (*ppa_hook_inactivity_status_fn)(PPA_U_SESSION *p_session);
36386 +#else
36387 +extern int32_t ppa_hook_inactivity_status_fn(PPA_U_SESSION *p_session);
36388 +#endif
36389 +
36390 +/*!
36391 +    \brief Update the session inactivity timeout for a PPA session as per the session inactivity configuration in the protocol stack.
36392 +    \param[in] p_session Pointer to PPA unicast or multicast session.
36393 +    \param[in] timeout  Timeout value for session inactivity in  seconds.
36394 +    \return The return value can be any one of the following:  \n
36395 +               - IFX_SUCCESS \n
36396 +               - IFX_FAILURE \n
36397 +*/
36398 +#ifdef NO_DOXY
36399 +extern int32_t (*ppa_hook_set_inactivity_fn)(PPA_U_SESSION *p_session, int32_t timeout);
36400 +#else
36401 +extern int32_t ppa_hook_set_inactivity_fn(PPA_U_SESSION *p_session, int32_t timeout);
36402 +#endif
36403 +
36404 +/*!
36405 +    \brief Add or update a MAC entry and its source ethernet port information in the PPA bridge table.
36406 +    \param[in]  mac_addr Pointer to MAC address to add to PPA bridge table.
36407 +    \param[in]  netif   Pointer to PPA net interface which is the source of the MAC address.
36408 +    \param[in]  flags Valid values are:
36409 +               - PPA_F_BRIDGE_LOCAL - traffic is destined for local termination.
36410 +               - PPA_F_STATIC_ENTRY - static MAC address entry in the PPA bridge table. It will not be aged out.
36411 +               - PPA_F_DROP_PACKET - firewall action. Always drop packets with this MAC destination.
36412 +    \return The return value can be any one of the following:  \n
36413 +               - IFX_SUCCESS \n
36414 +               - IFX_FAILURE \n
36415 +    \note Static MAC entry updates and MAC address drop filters can be configured from userspace.  For dynamic entries, the function must be hooked from bridging code where new entries are inserted into bridge mac table (or forwarding database, fdb).
36416 +             Linux 2.4 Hook-up recommendation \n
36417 +             Hook in kernel function br_fdb_insert() in net/bridge/br_fdb.c.  For Linux bridging code, the netif is given by fdb->dst->dev field where fdb points to a MAC entry.
36418 +*/
36419 +#ifdef NO_DOXY
36420 +extern int32_t (*ppa_hook_bridge_entry_add_fn)(uint8_t *mac_addr, PPA_NETIF *netif, uint32_t flags);
36421 +#else
36422 +extern int32_t ppa_hook_bridge_entry_add_fn(uint8_t *mac_addr, PPA_NETIF *netif, uint32_t flags);
36423 +#endif
36424 +
36425 +/*!
36426 +    \brief Delete a MAC entry from PPA Bridge table since the MAC entry is aged out or administratively triggered.
36427 +    \param[in]  mac_addr Pointer to MAC address to delete from PPA bridge table.
36428 +    \param[in]  flags Reserved
36429 +    \return The return value can be any one of the following:  \n
36430 +               - IFX_SUCCESS \n
36431 +               - IFX_FAILURE
36432 +*/
36433 +#ifdef NO_DOXY
36434 +extern int32_t (*ppa_hook_bridge_entry_delete_fn)(uint8_t *mac_addr, uint32_t flags);
36435 +#else
36436 +extern int32_t ppa_hook_bridge_entry_delete_fn(uint8_t *mac_addr, uint32_t flags);
36437 +#endif
36438 +
36439 +/*!
36440 +    \brief Get latest packet arriving time for the specified MAC address entry. This is used for aging out decisions for the MAC entry.
36441 +    \param[in]  mac_addr Pointer to MAC address whose entry hit time is being queried
36442 +    \param[out] p_hit_time Provides the latest packet arriving time in seconds from system bootup.
36443 +    \return The return value can be any one of the following:  \n
36444 +               - IFX_SUCCESS \n
36445 +               - IFX_FAILURE
36446 +    \note Linux 2.4 Hook-up recommendation \n
36447 +            This API can be hooked in function br_fdb_cleanup(). In Linux, there is a kernel thread (br_fdb_cleanup) polling each entry in the MAC table and removes entries without traffic for a long time.
36448 +*/
36449 +#ifdef NO_DOXY
36450 +extern int32_t (*ppa_hook_bridge_entry_hit_time_fn)(uint8_t *mac_addr, uint32_t *p_hit_time);
36451 +#else
36452 +extern int32_t ppa_hook_bridge_entry_hit_time_fn(uint8_t *mac_addr, uint32_t *p_hit_time);
36453 +#endif
36454 +
36455 +/*!
36456 +    \brief Check if a PPA Bridge entry should be aged out due to inactivity as per the aging time configured by function \ref ppa_hook_set_bridge_entry_timeout_fn.
36457 +    \param[in]  mac_addr Pointer to MAC address whose entry hit time is being queried
36458 +    \return The return value can be any one of the following:  \n
36459 +               - IFX_PPA_TIMEOUT if entry should be aged out \n
36460 +               - IFX_PPA_HIT if entry should not be aged out
36461 +    \note Linux 2.4 Hook-up recommendation \n
36462 +               This API can be hooked in function has_expired() in br_fdb.c. \n
36463 +               Note that the function pair of ppa_hook_bridge_entry_inactivity_status_fn  and ppa_hook_set_bridge_entry_timeout_fn is an alternate aging mechanism to the use of function ppa_hook_bridge_entry_hit_time_fn.
36464 +*/
36465 +#ifdef NO_DOXY
36466 +extern int32_t (*ppa_hook_bridge_entry_inactivity_status_fn)(uint8_t *mac_addr);
36467 +#else
36468 +extern int32_t ppa_hook_bridge_entry_inactivity_status_fn(uint8_t *mac_addr);
36469 +#endif
36470 +
36471 +/*!
36472 +    \brief Set the PPA bridge entry inactivity timeout in seconds.
36473 +    \param[in]  mac_addr Pointer to MAC address whose entry hit time is being set
36474 +    \param[in] timeout Timeout in seconds for inactivity timeout.
36475 +    \return The return value can be any one of the following:  \n
36476 +               - IFX_SUCCESS on sucess \n
36477 +               - IFX_FAILURE on error
36478 +    \note This function should be called immediately after ppa_hook_bridge_entry_add_fn() and whenever timeout needs to be changed by bridge stack. \n
36479 +              Linux 2.4 Hook-up recommendation \n For Linux, the timeout is equal to the bridge aging time and can be called from the function br_fdb_insert().
36480 +*/
36481 +#ifdef NO_DOXY
36482 +extern int32_t (*ppa_hook_set_bridge_entry_timeout_fn)(uint8_t *mac_addr, uint32_t timeout);
36483 +#else
36484 +extern int32_t ppa_hook_set_bridge_entry_timeout_fn(uint8_t *mac_addr, uint32_t timeout);
36485 +#endif
36486 +
36487 +/*! \brief This fucntion will enable bridging hook ??
36488 +  \param[in] f_enable 0--disable, 1--enable
36489 +  \param[in] flags for future usage.
36490 +  \return The following value: \n
36491 +  - IFX_SUCCESS if sucessfully \n
36492 +  - IFX_FAILURE  otherwise.
36493 +  \note It it used to enable/disable PPA bridging mac address learning. Normally it is called by network stack which want to enable/disable mac address learning.
36494 +*/
36495 +#ifdef NO_DOXY
36496 +extern int32_t (*ppa_hook_bridge_enable_fn)(uint32_t f_enable,  uint32_t flags);
36497 +#else
36498 +extern int32_t ppa_hook_bridge_enable_fn(uint32_t f_enable,  uint32_t flags);
36499 +#endif
36500 +
36501 +/*!
36502 +    \brief This function configures PPA Bridge Interface VLAN configuration behaviour. This includes functionality like whether the bridge is VLAN aware.
36503 +    \param[in] netif Pointer to network interface structure.
36504 +    \param[in] vlan_tag_control Pointer to VLAN Tagging control structure. This specifies whether VLAN tag, untag, replace should be carried out for the interface.
36505 +    \param[in] vlan_cfg  Pointer to network interface structure.
36506 +    \param[in] flags Reserved.
36507 +    \return The return value can be any one of the following:  \n
36508 +               - IFX_SUCCESS on sucess \n
36509 +               - IFX_FAILURE on error
36510 +*/
36511 +#ifdef NO_DOXY
36512 +extern int32_t (*ppa_hook_set_bridge_if_vlan_config_fn)(PPA_NETIF *netif, PPA_VLAN_TAG_CTRL *vlan_tag_control, PPA_VLAN_CFG *vlan_cfg, uint32_t flags);
36513 +#else
36514 +extern int32_t ppa_hook_set_bridge_if_vlan_config_fn(PPA_NETIF *netif, PPA_VLAN_TAG_CTRL *vlan_tag_control, PPA_VLAN_CFG *vlan_cfg, uint32_t flags);
36515 +#endif
36516 +
36517 +/*!
36518 +    \brief This function gets the PPA Bridge Interface VLAN configuration. This includes functionality like whether the bridge is VLAN aware.
36519 +    \param[in] netif Pointer to network interface structure
36520 +    \param[out] vlan_tag_control Pointer to VLAN Tagging control structure. This specifies whether VLAN tag, untag, replace should be carried out for the interface.
36521 +    \param[out] vlan_cfg  Pointer to network interface structure.
36522 +    \param[in] flags Reserved.
36523 +    \return The return value can be any one of the following:  \n
36524 +               - IFX_SUCCESS on sucess \n
36525 +               - IFX_FAILURE on error
36526 +*/
36527 +#ifdef NO_DOXY
36528 +extern int32_t (*ppa_hook_get_bridge_if_vlan_config_fn)(PPA_NETIF *netif, PPA_VLAN_TAG_CTRL *vlan_tag_control, PPA_VLAN_CFG *vlan_cfg, uint32_t flags);
36529 +#else
36530 +extern int32_t ppa_hook_get_bridge_if_vlan_config_fn(PPA_NETIF *netif, PPA_VLAN_TAG_CTRL *vlan_tag_control, PPA_VLAN_CFG *vlan_cfg, uint32_t flags);
36531 +#endif
36532 +
36533 +/*!
36534 +    \brief This function configures filters for VLAN tag/untag/retag actions in the PPA Bridge functionality.
36535 +    \param[in] vlan_match_field  Pointer to VLAN match filter that specifies the match criteria.
36536 +    \param[in] vlan_info Pointer to VLAN Info structure that specifies what VLAN tag action needs to be taken for traffic matching the filter
36537 +    \param[in] flags Reserved.
36538 +    \return The return value can be any one of the following:  \n
36539 +               - IFX_SUCCESS on sucess \n
36540 +               - IFX_FAILURE on error
36541 +*/
36542 +#ifdef NO_DOXY
36543 +extern int32_t (*ppa_hook_vlan_filter_add_fn)(PPA_VLAN_MATCH_FIELD *vlan_match_field, PPA_VLAN_INFO *vlan_info, uint32_t flags);
36544 +#else
36545 +extern int32_t ppa_hook_vlan_filter_add_fn(PPA_VLAN_MATCH_FIELD *vlan_match_field, PPA_VLAN_INFO *vlan_info, uint32_t flags);
36546 +#endif
36547 +
36548 +/*!
36549 +    \brief This function removes filters for VLAN tag/untag/retag actions in the PPA Bridge functionality.
36550 +    \param[in] vlan_match_field  Pointer to VLAN match filter that specifies the match criteria.
36551 +    \param[in] vlan_info Pointer to VLAN Info structure that specifies what VLAN tag action needs to be taken for traffic matching the filter
36552 +    \param[in] flags Reserved.
36553 +    \return The return value can be any one of the following:  \n
36554 +               - IFX_SUCCESS on sucess \n
36555 +               - IFX_FAILURE on error
36556 +*/
36557 +#ifdef NO_DOXY
36558 +extern int32_t (*ppa_hook_vlan_filter_del_fn)(PPA_VLAN_MATCH_FIELD *vlan_match_field, PPA_VLAN_INFO *vlan_info, uint32_t flags);
36559 +#else
36560 +extern int32_t ppa_hook_vlan_filter_del_fn(PPA_VLAN_MATCH_FIELD *vlan_match_field, PPA_VLAN_INFO *vlan_info, uint32_t flags);
36561 +#endif
36562 +
36563 +/*!
36564 +    \brief This function returns all configured filters for VLAN tag/untag/retag actions in the PPA Bridge functionality.
36565 +    \param[out] num_filters  Pointer to number of VLAN filters returned by the PPA.
36566 +    \param[out] vlan_filters Pointer to allocated array of VLAN filters.Caller needs to free the allocated memory
36567 +    \param[in]  flags Reserved.
36568 +    \return The return value can be any one of the following:  \n
36569 +               - IFX_SUCCESS on sucess \n
36570 +               - IFX_FAILURE on error
36571 +    \note This function is not implemented currently.
36572 +*/
36573 +#ifdef NO_DOXY
36574 +extern int32_t (*ppa_hook_vlan_filter_get_all_fn)(int32_t *num_filters, PPA_VLAN_FILTER_CONFIG *vlan_filters, uint32_t flags);
36575 +#else
36576 +extern int32_t ppa_hook_vlan_filter_get_all_fn(int32_t *num_filters, PPA_VLAN_FILTER_CONFIG *vlan_filters, uint32_t flags);
36577 +#endif
36578 +
36579 +/*!
36580 +    \brief This function removes all filters for VLAN tag/untag/retag actions in the PPA Bridge functionality.
36581 +    \param[in] flags Reserved.
36582 +    \return The return value can be any one of the following:  \n
36583 +               - IFX_SUCCESS on sucess \n
36584 +               - IFX_FAILURE on error
36585 +*/
36586 +#ifdef NO_DOXY
36587 +extern int32_t (*ppa_hook_vlan_filter_del_all_fn)(uint32_t flags);
36588 +#else
36589 +extern int32_t ppa_hook_vlan_filter_del_all_fn(uint32_t flags);
36590 +#endif
36591 +
36592 +/*!
36593 +    \brief Returns interface statistics from the PPA which is a subset of IfTable in SNMP MIB-II standard.
36594 +    \param[in] ifname Pointer to the interface name
36595 +    \param[out] p_stats  Pointer to the Statistics data structure of the interface.
36596 +    \param[in] flags Reserved.
36597 +    \return The return value can be any one of the following:  \n
36598 +               - IFX_SUCCESS on sucess \n
36599 +               - IFX_FAILURE on error
36600 +    \note  This function is provided to allow the fastpath packet and byte counters to be accounted in stack interface statistics. This function is only implemented for D4 firmware.
36601 +
36602 +*/
36603 +#ifdef NO_DOXY
36604 +extern int32_t (*ppa_hook_get_if_stats_fn)(PPA_IFNAME *ifname, PPA_IF_STATS *p_stats, uint32_t flags);
36605 +#else
36606 +extern int32_t ppa_hook_get_if_stats_fn(PPA_IFNAME *ifname, PPA_IF_STATS *p_stats, uint32_t flags);
36607 +#endif
36608 +
36609 +
36610 +/*!
36611 +    \brief Returns per interface statistics kept by the PPA which is a superset of the per Interface statistics above. This provides, for example, fastpath routed and bridged statistics.
36612 +    \param[in] ifname Pointer to the interface name
36613 +    \param[out] p_stats  Pointer to the Statistics data structure of the interface.
36614 +    \param[in] flags Reserved.
36615 +    \return The return value can be any one of the following:  \n
36616 +               - IFX_SUCCESS on sucess \n
36617 +               - IFX_FAILURE on error
36618 +    \note  This function is only implemented for D4 firmware.
36619 +
36620 +*/
36621 +#ifdef NO_DOXY
36622 +extern int32_t (*ppa_hook_get_accel_stats_fn)(PPA_IFNAME *ifname, PPA_ACCEL_STATS *p_stats, uint32_t flags);
36623 +#else
36624 +extern int32_t ppa_hook_get_accel_stats_fn(PPA_IFNAME *ifname, PPA_ACCEL_STATS *p_stats, uint32_t flags);
36625 +#endif
36626 +
36627 +/*!
36628 +    \brief Configures MAC address of the Interface (if it is an Ethernet-like interface).
36629 +    \param[in] ifname Pointer to the interface name
36630 +    \param[in] mac_addr  Pointer to the MAC address of the interface which is to be set.
36631 +    \param[in] flags Reserved.
36632 +    \return The return value can be any one of the following:  \n
36633 +               - IFX_SUCCESS on sucess \n
36634 +               - IFX_FAILURE on error
36635 +*/
36636 +#ifdef NO_DOXY
36637 +extern int32_t (*ppa_hook_set_if_mac_address_fn)(PPA_IFNAME *ifname, uint8_t *mac_addr, uint32_t flags);
36638 +#else
36639 +extern int32_t ppa_hook_set_if_mac_address_fn(PPA_IFNAME *ifname, uint8_t *mac_addr, uint32_t flags);
36640 +#endif
36641 +
36642 +/*!
36643 +    \brief Returns MAC address of the Interface (if it is an Ethernet-like interface).
36644 +    \param[in] ifname Pointer to the interface name
36645 +    \param[out] mac_addr  Pointer to the MAC address of the interface.
36646 +    \param[in] flags Reserved.
36647 +    \return The return value can be any one of the following:  \n
36648 +               - IFX_SUCCESS on sucess \n
36649 +               - IFX_FAILURE on error
36650 +*/
36651 +#ifdef NO_DOXY
36652 +extern int32_t (*ppa_hook_get_if_mac_address_fn)(PPA_IFNAME *ifname, uint8_t *mac_addr, uint32_t flags);
36653 +#else
36654 +extern int32_t ppa_hook_get_if_mac_address_fn(PPA_IFNAME *ifname, uint8_t *mac_addr, uint32_t flags);
36655 +#endif
36656 +
36657 +/*!
36658 +    \brief Adds a new interface to the PPA interface list. The new interface maybe a LAN interface or a WAN interface
36659 +    \param[in] ifinfo Pointer to the interface info structure
36660 +    \param[in] flags  Flag indicating whether interface is LAN flags or WAN. Valid value is: \n
36661 +                      PPA_F_LAN_IF if LAN interface
36662 +
36663 +    \return The return value can be any one of the following:  \n
36664 +               - IFX_SUCCESS on sucess \n
36665 +               - IFX_FAILURE on error
36666 +*/
36667 +#ifdef NO_DOXY
36668 +extern int32_t (*ppa_hook_add_if_fn)(PPA_IFINFO *ifinfo, uint32_t flags);
36669 +#else
36670 +extern int32_t ppa_hook_add_if_fn(PPA_IFINFO *ifinfo, uint32_t flags);
36671 +#endif
36672 +
36673 +/*!
36674 +    \brief Deletes an interface from the PPA interface list. The new interface maybe a LAN interface or a WAN interface
36675 +    \param[in] ifinfo Pointer to the interface info structure
36676 +    \param[in] flags  Flag indicating whether interface is LAN flags or WAN. Valid value is: \n
36677 +                      PPA_F_LAN_IF if LAN interface
36678 +
36679 +    \return The return value can be any one of the following:  \n
36680 +               - IFX_SUCCESS on sucess \n
36681 +               - IFX_FAILURE on error
36682 +*/
36683 +#ifdef NO_DOXY
36684 +extern int32_t (*ppa_hook_del_if_fn)(PPA_IFINFO *ifinfo, uint32_t flags);
36685 +#else
36686 +extern int32_t ppa_hook_del_if_fn(PPA_IFINFO *ifinfo, uint32_t flags);
36687 +#endif
36688 +
36689 +/*!
36690 +    \brief Gets the list of LAN or WAN interfaces from the PPA interface list
36691 +    \param[in] num_ifs Pointer to number of interface elements returned by the API
36692 +    \param[out] ifinfo   ointer to the allocated array of interface info structures. Caller has to free the pointer returned
36693 +    \param[in] flags  Flag indicating whether interface is LAN flags or WAN. Valid value is: \n
36694 +                      PPA_F_LAN_IF if LAN interface
36695 +    \return The return value can be any one of the following:  \n
36696 +               - IFX_SUCCESS on sucess \n
36697 +               - IFX_FAILURE on error
36698 +*/
36699 +#ifdef NO_DOXY
36700 +extern int32_t (*ppa_hook_get_if_fn)(int32_t *num_ifs, PPA_IFINFO **ifinfo, uint32_t flags);
36701 +#else
36702 +extern int32_t ppa_hook_get_if_fn(int32_t *num_ifs, PPA_IFINFO **ifinfo, uint32_t flags);
36703 +#endif
36704 +
36705 +/*!
36706 +    \brief This function allows a device driver to register or deregister a network device to the PPA
36707 +    \param[out] if_id  PPA specific Interface Identifier. It is currently a number between 0 to 7. This Id is returned by the PPA module
36708 +    \param[in] dev Pointer to the network device structure in  the protocol stack. For eg. pointer to a struct netdevice
36709 +    \param[in] pDirectpathCb   Pointer to the DirectPath callback structure which provides the driver callbacks for rx_fn, stop_tx_fn and restart_tx_fn.
36710 +
36711 +    \param[in] flags Flag to indicate if device is being registered or deregisterd. Valid values are: \n
36712 +               PPA_F_DIRECTPATH_DEREGISTER, if de-registering, zero otherwise
36713 +               PPA_F_DIRECTPATH_CORE1 if the driver for the network interface is running on Core 1 (i.e. 2nd CPU)
36714 +               PPA_F_DIRECTPATH_ETH_IF if the network interface is an Ethernet-like interface
36715 +    \return The return value can be any one of the following:  \n
36716 +               - IFX_SUCCESS on sucess \n
36717 +               - IFX_FAILURE on error
36718 +*/
36719 +#ifdef NO_DOXY
36720 +extern int32_t (*ppa_hook_directpath_register_dev_fn)(uint32_t *if_id, PPA_NETIF *dev, PPA_DIRECTPATH_CB *pDirectpathCb, uint32_t flags);
36721 +#else
36722 +extern int32_t ppa_hook_directpath_register_dev_fn(uint32_t *if_id, PPA_NETIF *dev, PPA_DIRECTPATH_CB *pDirectpathCb, uint32_t flags);
36723 +#endif
36724 +
36725 +/*!
36726 +    \brief This function allows the device driver to transmit a packet using the PPA DirectPath interface. The packet buffer
36727 +              passed to the function must have its packet data pointer set to the IP header with the Ethernet
36728 +              header/Link layer header etc preceding the IP header (For eg., on Linux skb->data points to IP header, and
36729 +              doing the appropriate skb_push() will allow skb->data to move backwards and point to Ethernet header).
36730 +              In other words, PPA Directpath must be able to access the full frame even though the packet buffer points to the
36731 +              IP header as required by the Linux netif_rx() function.
36732 +    \param[in] rx_if_id  Receive interface Id in the protocol stack
36733 +    \param[in] buf     Pointer to the packet buffer structure of the stack for the packet which is to be transmitted
36734 +    \param[in] len     Size of packet in bytes
36735 +    \param[in] flags  reserved
36736 +    \return The return value can be any one of the following:  \n
36737 +               - IFX_SUCCESS on sucess \n
36738 +               - IFX_FAILURE on error
36739 +    \note The DirectPath Tx API can have internal shortcut path to the destination or fallback to passing the packet to the
36740 +              protocol stack. The aim is to insulate the device driver calling the API from such details. \n
36741 +              For Linux, the driver must call this function through the hook pointer where it passes packets to the network stack by calling the netif_rx() or netif_receive_skb() functions. \n
36742 +              Note : The CPU-bound device driver is strongly recommended to call this API from tasklet mode (or equivalent non-interrupt context on non-Linux OS) and not from IRQ context for better system dynamics.
36743 +*/
36744 +#ifdef NO_DOXY
36745 +extern int32_t (*ppa_hook_directpath_send_fn)(uint32_t rx_if_id, PPA_BUF *buf, int32_t len, uint32_t flags);
36746 +#else
36747 +extern int32_t ppa_hook_directpath_send_fn(uint32_t rx_if_id, PPA_BUF *buf, int32_t len, uint32_t flags);
36748 +#endif
36749 +
36750 +/*!
36751 +    \brief This function allows the device driver to indicate to the PPA that it cannot receive any further packets from the
36752 +               latter. The device driver can call this function for flow control.
36753 +    \param[in] if_id  interface Id for which to apply flow control
36754 +    \param[in] flags  reserved
36755 +    \return The return value can be any one of the following:  \n
36756 +               - IFX_SUCCESS on sucess\n
36757 +               - IFX_FAILURE on fail\n
36758 +               - IFX_EINVAL if the interface not exist
36759 +    \note It is recommended for a device driver to use the PPA DirectPath flow control functions for efficient packet processing.
36760 +*/
36761 +#ifdef NO_DOXY
36762 +extern int32_t (*ppa_hook_directpath_rx_stop_fn)(uint32_t if_id, uint32_t flags);
36763 +#else
36764 +extern int32_t ppa_hook_directpath_rx_stop_fn(uint32_t if_id, uint32_t flags);
36765 +#endif
36766 +
36767 +/*!
36768 +    \brief This function allows the device driver to indicate to the PPA that it can again receive packets from the latter. The
36769 +              device driver can call this function for flow control after it has called the Rx Stop function to halt supply of packets
36770 +              from the PPA.
36771 +    \param[in] if_id  interface Id for which the driver requests the flow control action to restart transmission.
36772 +    \param[in] flags  reserved
36773 +    \return The return value can be any one of the following:  \n
36774 +               - IFX_SUCCESS on sucess\n
36775 +               - IFX_FAILURE on fail\n
36776 +               - IFX_EINVAL if the interface not exist
36777 +    \note   It is recommended for a device driver to use the PPA DirectPath flow control functions for efficient packet processing. This function must be used in conjunction with the PPA_FP_STOP_TX_FN.
36778 +
36779 +*/
36780 +#ifdef NO_DOXY
36781 +extern int32_t (*ppa_hook_directpath_rx_restart_fn)(uint32_t if_id, uint32_t flags);
36782 +#else
36783 +extern int32_t ppa_hook_directpath_rx_restart_fn(uint32_t if_id, uint32_t flags);
36784 +#endif
36785 +
36786 +/*!
36787 +    \brief This function maps the PPA Interface Id to Protocol stack interface structure.
36788 +    \param[in] if_id  PPA Interface Identifier, if_id
36789 +    \return The return value can be any one of the following: \n
36790 +                 - Pointer to the interface structure in the protocol stack \n
36791 +                 - NULL
36792 +*/
36793 +#ifdef NO_DOXY
36794 +extern PPA_NETIF *(*ppa_hook_get_netif_for_ppa_ifid_fn)(uint32_t if_id);
36795 +#else
36796 +extern PPA_NETIF *ppa_hook_get_netif_for_ppa_ifid_fn(uint32_t if_id);
36797 +#endif
36798 +
36799 +/*!
36800 +    \brief This function maps the Protocol stack interface structure to the PPA Interface Id.
36801 +    \param[in] netif Pointer to the protocol stack network interface structure for the device
36802 +    \return The return value can be any one of the following: \n
36803 +                       - PPA Interface Identifier, if_id \n
36804 +                       - IFX_FAILURE
36805 +*/
36806 +#ifdef NO_DOXY
36807 +extern int32_t (*ppa_hook_get_ifid_for_netif_fn)(PPA_NETIF *netif);
36808 +#else
36809 +extern int32_t ppa_hook_get_ifid_for_netif_fn(PPA_NETIF *netif);
36810 +#endif
36811 +
36812 +/*!
36813 +    \brief This function add a vlan range for wan interface in mixed mode
36814 +    \param[in] vlan_range Pointer to vlan id range
36815 +    \param[in] flags  reserved
36816 +    \return The return value can be any one of the following: \n
36817 +               - IFX_SUCCESS on success\n
36818 +               - IFX_FAILURE on fail\n
36819 +*/
36820 +#ifdef NO_DOXY
36821 +extern  int32_t (*ppa_hook_wan_mii0_vlan_range_add_fn)(PPA_VLAN_RANGE *vlan_range, uint32_t flags) ;
36822 +#else
36823 +extern  int32_t ppa_hook_wan_mii0_vlan_range_add_fn(PPA_VLAN_RANGE *vlan_range, uint32_t flags) ;
36824 +#endif
36825 +
36826 +/*!
36827 +    \brief This function remove a vlan range from wan interface in mixed mode/RAN
36828 +
36829 +    \param[in] vlan_range Pointer to vlan id range
36830 +    \param[in] flags  reserved
36831 +    \return The return value can be any one of the following: \n
36832 +               - IFX_SUCCESS on success\n
36833 +               - IFX_FAILURE on fail\n
36834 +*/
36835 +#ifdef NO_DOXY
36836 +extern  int32_t (*ppa_hook_wan_mii0_vlan_range_del_fn)(PPA_VLAN_RANGE *vlan_range, int32_t flags);
36837 +#else
36838 +extern  int32_t ppa_hook_wan_mii0_vlan_range_del_fn(PPA_VLAN_RANGE *vlan_range, int32_t flags);
36839 +#endif
36840 +
36841 +/*!
36842 +    \brief This function get a vlan range list from wan interface in mixed mode
36843 +    \param[out] vlan The vlan id range number
36844 +    \param[out] vlan_range Pointer to vlan id range list
36845 +    \param[in]  flags  reserved
36846 +    \return The return value can be any one of the following: \n
36847 +               - IFX_SUCCESS on success\n
36848 +               - IFX_FAILURE on fail\n
36849 +*/
36850 +#ifdef NO_DOXY
36851 +extern  int32_t (*ppa_hook_wan_mii0_vlan_ranges_get_fn)(int32_t *vlan, PPA_VLAN_RANGE *vlan_range, uint32_t flags);
36852 +#else
36853 +extern  int32_t ppa_hook_wan_mii0_vlan_ranges_get_fn(int32_t *vlan, PPA_VLAN_RANGE *vlan_range, uint32_t flags);
36854 +#endif
36855 +
36856 +#ifdef CONFIG_IFX_PPA_QOS
36857 +/*!
36858 +    \brief This is to get the maximum queue number supported on specified port
36859 +    \param[in] portid the physical port id which support qos queue
36860 +    \param[in] flag reserved for future
36861 +    \return returns the queue number supported on this port.
36862 +*/
36863 +#ifdef NO_DOXY
36864 +extern int32_t (*ifx_ppa_hook_get_qos_qnum)( uint32_t portid, uint32_t flag);
36865 +#else
36866 +extern int32_t ifx_ppa_hook_get_qos_qnum( uint32_t portid, uint32_t flag);
36867 +#endif
36868 +
36869 +/*!
36870 +    \brief This is to get the mib counter on specified port and queueid
36871 +    \param[in] portid the physical port id which support qos queue
36872 +    \param[in] queueid the queue id for the mib
36873 +    \param[out] mib the buffer to store qos mib
36874 +    \param[in] flag reserved for future
36875 +    \return returns the queue number supported on this port.
36876 +*/
36877 +#ifdef NO_DOXY
36878 +extern int32_t (*ifx_ppa_hook_get_qos_mib)( uint32_t portid, uint32_t queueid, PPA_QOS_MIB *mib, uint32_t flag);
36879 +#else
36880 +extern int32_t ifx_ppa_hook_get_qos_mib( uint32_t portid, uint32_t queueid, PPA_QOS_MIB *mib, uint32_t flag);
36881 +#endif
36882 +
36883 +
36884 +#ifdef CONFIG_IFX_PPA_QOS_RATE_SHAPING
36885 +/*!
36886 +    \brief This is to eanble/disable Rate Shaping feature
36887 +    \param[in] portid the phisical port id which support qos queue
36888 +    \param[in] enable 1:enable 0: disable
36889 +    \param[in] flag reserved for future
36890 +    \return The return value can be any one of the following:  \n
36891 +               - IFX_SUCCESS on success \n
36892 +               - IFX_FAILURE on error \n
36893 +*/
36894 +#ifdef NO_DOXY
36895 +extern int32_t (*ifx_ppa_hook_set_ctrl_qos_rate)( uint32_t portid, uint32_t enable, uint32_t flag);
36896 +#else
36897 +extern int32_t ifx_ppa_hook_set_ctrl_qos_rate( uint32_t portid, uint32_t enable, uint32_t flag);
36898 +#endif
36899 +
36900 +/*!
36901 +    \brief This is to get Rate Shaping feature status: enabled or disabled
36902 +    \param[in] portid the phisical port id which support qos queue
36903 +    \param[out] enable buffer to store status: 1:enable 0: disable
36904 +    \param[in] flag reserved for future
36905 +    \return The return value can be any one of the following:  \n
36906 +               - IFX_SUCCESS on success \n
36907 +               - IFX_FAILURE on error \n
36908 +*/
36909 +#ifdef NO_DOXY
36910 +extern int32_t (*ifx_ppa_hook_get_ctrl_qos_rate)( uint32_t portid, uint32_t *enable, uint32_t flag);
36911 +#else
36912 +extern int32_t ifx_ppa_hook_get_ctrl_qos_rate( uint32_t portid, uint32_t *enable, uint32_t flag);
36913 +#endif
36914 +
36915 +/*!
36916 +    \brief This is to set Rate Shaping for one specified port and queue
36917 +    \param[in] portid the phisical port id which support qos queue
36918 +    \param[in] queueid the queue id need to set rate shaping
36919 +    \param[in] rate the maximum rate limit in kbps
36920 +    \param[in] burst the maximun burst in bytes
36921 +    \param[in] flag reserved for future
36922 +    \return The return value can be any one of the following:  \n
36923 +               - IFX_SUCCESS on success \n
36924 +               - IFX_FAILURE on error \n
36925 +*/
36926 +#ifdef NO_DOXY
36927 +extern int32_t (*ifx_ppa_hook_set_qos_rate)( uint32_t portid, uint32_t queueid, uint32_t rate, uint32_t burst, uint32_t flag);
36928 +#else
36929 +extern int32_t ifx_ppa_hook_set_qos_rate( uint32_t portid, uint32_t queueid, uint32_t rate, uint32_t burst, uint32_t flag);
36930 +#endif
36931 +
36932 +/*!
36933 +    \brief This is to get Rate Shaping settings for one specified port and queue
36934 +    \param[in] portid the phisical port id which support qos queue
36935 +    \param[in] queueid the queue id need to set rate shaping
36936 +    \param[out] rate the maximum rate limit in kbps
36937 +    \param[out] burst the maximun burst in bytes
36938 +    \param[in] flag reserved for future
36939 +    \return The return value can be any one of the following:  \n
36940 +               - IFX_SUCCESS on success \n
36941 +               - IFX_FAILURE on error \n
36942 +*/
36943 +#ifdef NO_DOXY
36944 +extern int32_t (*ifx_ppa_hook_get_qos_rate)( uint32_t portid, uint32_t queueid, uint32_t *rate, uint32_t *burst, uint32_t flag);
36945 +#else
36946 +extern int32_t ifx_ppa_hook_get_qos_rate( uint32_t portid, uint32_t queueid, uint32_t *rate, uint32_t *burst, uint32_t flag);
36947 +#endif
36948 +
36949 +/*!
36950 +    \brief This is to reset Rate Shaping for one specified port and queue (
36951 +    \param[in] portid the phisical port id which support qos queue
36952 +    \param[in] queueid the queue id need to set rate shaping
36953 +    \param[in] flag reserved for future
36954 +    \return The return value can be any one of the following:  \n
36955 +               - IFX_SUCCESS on success \n
36956 +               - IFX_FAILURE on error \n
36957 +*/
36958 +#ifdef NO_DOXY
36959 +extern int32_t (*ifx_ppa_hook_reset_qos_rate)( uint32_t portid, uint32_t queueid, uint32_t flag );
36960 +#else
36961 +extern int32_t ifx_ppa_hook_reset_qos_rate( uint32_t portid, uint32_t queueid, uint32_t flag );
36962 +#endif
36963 +
36964 +#endif /*end of CONFIG_IFX_PPA_QOS_RATE_SHAPING*/
36965 +
36966 +
36967 +#ifdef CONFIG_IFX_PPA_QOS_WFQ
36968 +/*!
36969 +    \brief This is to eanble/disable WFQ feature
36970 +    \param[in] portid the phisical port id which support qos queue
36971 +    \param[in] enable 1:enable 0: disable
36972 +    \param[in] flag reserved for future
36973 +    \return The return value can be any one of the following:  \n
36974 +               - IFX_SUCCESS on success \n
36975 +               - IFX_FAILURE on error \n
36976 +*/
36977 +#ifdef NO_DOXY
36978 +extern int32_t (*ifx_ppa_hook_set_ctrl_qos_wfq)( uint32_t portid, uint32_t enable, uint32_t flag);
36979 +#else
36980 +extern int32_t ifx_ppa_hook_set_ctrl_qos_wfq( uint32_t portid, uint32_t enable, uint32_t flag);
36981 +#endif
36982 +
36983 +/*!
36984 +    \brief This is to get WFQ feature status: enabled or disabled
36985 +    \param[in] portid the phisical port id which support qos queue
36986 +    \param[out] enable 1:enable 0: disable
36987 +    \param[in] flag reserved for future
36988 +    \return The return value can be any one of the following:  \n
36989 +               - IFX_SUCCESS on success \n
36990 +               - IFX_FAILURE on error \n
36991 +*/
36992 +#ifdef NO_DOXY
36993 +extern int32_t (*ifx_ppa_hook_get_ctrl_qos_wfq)( uint32_t portid, uint32_t *enable, uint32_t flag);
36994 +#else
36995 +extern int32_t ifx_ppa_hook_get_ctrl_qos_wfq( uint32_t portid, uint32_t *enable, uint32_t flag);
36996 +#endif
36997 +
36998 +/*!
36999 +    \brief This is to set WFQ weight level for one specified port and queue
37000 +    \param[in] portid the phisical port id which support qos queue
37001 +    \param[in] queueid the queue id need to set WFQ
37002 +    \param[out] weight_level the value should be 0 ~ 100.
37003 +    \param[in] flag reserved for future
37004 +    \return The return value can be any one of the following:  \n
37005 +               - IFX_SUCCESS on success \n
37006 +               - IFX_FAILURE on error \n
37007 +*/
37008 +#ifdef NO_DOXY
37009 +extern int32_t (*ifx_ppa_hook_set_qos_wfq)( uint32_t portid, uint32_t queueid, uint32_t weight_level, uint32_t flag);
37010 +#else
37011 +extern int32_t ifx_ppa_hook_set_qos_wfq( uint32_t portid, uint32_t queueid, uint32_t weight_level, uint32_t flag);
37012 +#endif
37013 +
37014 +/*!
37015 +    \brief This is to get WFQ settings for one specified port and queue ( default value should be 0xFFFF)
37016 +    \param[in] portid the phisical port id which support qos queue
37017 +    \param[in] queueid the queue id need to set WFQ
37018 +    \param[out] weight_level the value should be 0 ~ 100.
37019 +    \param[in] flag reserved for future
37020 +    \return The return value can be any one of the following:  \n
37021 +               - IFX_SUCCESS on success \n
37022 +               - IFX_FAILURE on error \n
37023 +*/
37024 +#ifdef NO_DOXY
37025 +extern int32_t (*ifx_ppa_hook_get_qos_wfq)( uint32_t portid, uint32_t queueid, uint32_t *weight_level, uint32_t flag);
37026 +#else
37027 +extern int32_t ifx_ppa_hook_get_qos_wfq( uint32_t portid, uint32_t queueid, uint32_t *weight_level, uint32_t flag);
37028 +#endif
37029 +
37030 +/*!
37031 +    \brief This is to reset WFQ for one specified port and queue ( default value should be 0xFFFF)
37032 +    \param[in] portid the phisical port id which support qos queue
37033 +    \param[in] queueid the queue id need to set WFQ
37034 +    \param[in] flag reserved for future
37035 +    \return The return value can be any one of the following:  \n
37036 +               - IFX_SUCCESS on success \n
37037 +               - IFX_FAILURE on error \n
37038 +*/
37039 +#ifdef NO_DOXY
37040 +extern int32_t (*ifx_ppa_hook_reset_qos_wfq)( uint32_t portid, uint32_t queueid, uint32_t flag );
37041 +#else
37042 +extern int32_t ifx_ppa_hook_reset_qos_wfq( uint32_t portid, uint32_t queueid, uint32_t flag );
37043 +#endif
37044 +
37045 +#endif /*end of CONFIG_IFX_PPA_QOS_WFQ*/
37046 +#endif /*end of CONFIG_IFX_PPA_QOS*/
37047 +
37048 +#if defined(CONFIG_IFX_PPA_MFE) && CONFIG_IFX_PPA_MFE
37049 +/*!
37050 +    \brief This is to enable/disable multiple field function
37051 +    \param[in] enable,  1--enable/0--disable multiple field
37052 +    \return uint8_t, The return value can be any one of the following:  \n
37053 +               IFX_SUCCESS on sucess \n
37054 +               IFX_FAILURE on error
37055 +*/
37056 +#ifdef NO_DOXY
37057 +extern int32_t (*ifx_ppa_hook_multifield_control)(uint8_t enable, uint32_t flag);
37058 +#else
37059 +extern int32_t ifx_ppa_hook_multifield_control(uint8_t enable, uint32_t flag);
37060 +#endif //end of NO_DOXY
37061 +
37062 +/*!
37063 +    \brief This is to get multiple field status: enable or disable
37064 +    \param[out] enable, buffer for store the multiple filed feature stauts: 1 enabled, 0 disabled.
37065 +    \param[in] flag, reserved for future
37066 +    \return uint8_t The return value can be any one of the following:  \n
37067 +               IFX_SUCCESS on sucess \n
37068 +               IFX_FAILURE on error
37069 +*/
37070 +#ifdef NO_DOXY
37071 +extern int32_t (*ifx_ppa_hook_get_multifield_status)(uint8_t *enable, uint32_t flag);
37072 +#else
37073 +extern int32_t ifx_ppa_hook_get_multifield_status(uint8_t *enable, uint32_t flag);
37074 +#endif //end of NO_DOXY
37075 +
37076 +/*!
37077 +    \brief This is to get the maximum multiple field entry/flow number
37078 +    \return int32_t, return the maximum multiple field entry number. For PPA 2.3 it is 32 once multiple filed feature is enabled.
37079 +*/
37080 +#ifdef NO_DOXY
37081 +extern int32_t (*ifx_ppa_hook_get_multifield_max_flow)(uint32_t flag);
37082 +#else
37083 +extern int32_t ifx_ppa_hook_get_multifield_max_flow(uint32_t flag);
37084 +#endif //end of NO_DOXY
37085 +
37086 +/*!
37087 +    \brief This is to add one multiple field flow
37088 +    \param[in] p_multifield_info, the pointer which store the classficication set.
37089 +    \param[out]: index return the flow index if successfully added into. \n
37090 +    \param[in] flag, reserved for future
37091 +    \return int32_t, The return value can be any one of the following:  \n
37092 +               IFX_SUCCESS on sucess \n
37093 +               IFX_FAILURE on error \n
37094 +*/
37095 +#ifdef NO_DOXY
37096 +extern int32_t (*ifx_ppa_hook_add_multifield_flow)( PPA_MULTIFIELD_FLOW_INFO *p_multifield_info, int32_t *index, uint32_t flag);
37097 +#else
37098 +extern int32_t ifx_ppa_hook_add_multifield_flow( PPA_MULTIFIELD_FLOW_INFO *p_multifield_info, int32_t *index, uint32_t flag);
37099 +#endif //end of NO_DOXY
37100 +
37101 +/*!
37102 +    \brief This is to get one multiple field flow as specified via index
37103 +    \param[in] p_multifield_info, the pointer which stores the classficication set configuration
37104 +    \param[in] flag, reserved for future
37105 +    \return int32_t, return the bytes in the compare table. It can be any one of the following now: \n
37106 +               IFX_SUCCESS on sucess \n
37107 +               IFX_FAILURE on error
37108 +*/
37109 +#ifdef NO_DOXY
37110 +extern int32_t (*ifx_ppa_hook_get_multifield_flow)( int32_t index, PPA_MULTIFIELD_FLOW_INFO *p_multifield_info, uint32_t flag );
37111 +#else
37112 +extern int32_t ifx_ppa_hook_get_multifield_flow( int32_t index, PPA_MULTIFIELD_FLOW_INFO *p_multifield_info, uint32_t flag );
37113 +#endif
37114 +/*!
37115 +    \brief This is to delete multiple field entry if compare/mask/key completely match
37116 +    \param[in] p_multifield_info, the pointer to store the classficication set configuration
37117 +    \param[in] flag, reserved for future
37118 +    \return int32_t, The return value can be any one of the following:  \n
37119 +               IFX_SUCCESS on sucess \n
37120 +               IFX_FAILURE on error, like entry full already
37121 +*/
37122 +#ifdef NO_DOXY
37123 +extern int32_t (*ifx_ppa_hook_del_multifield_flow)( PPA_MULTIFIELD_FLOW_INFO *p_multifield_info, uint32_t flag );
37124 +#else
37125 +extern int32_t ifx_ppa_hook_del_multifield_flow( PPA_MULTIFIELD_FLOW_INFO *p_multifield_info, uint32_t flag );
37126 +#endif //end of NO_DOXY
37127 +
37128 +/*!
37129 +    \brief This is to delete multiple field entry as specified via index
37130 +    \param[out] index, the index of compare table to delete
37131 +    \return int32_t, return the bytes in the compare table. It can be any one of the following now:  \n
37132 +              \return int32_t, The return value can be any one of the following:  \n
37133 +               IFX_SUCCESS on sucess \n
37134 +               IFX_FAILURE on error
37135 +    \note if index is _1, it will delete all multiple field entries
37136 +*/
37137 +#ifdef NO_DOXY
37138 +extern int32_t (*ifx_ppa_hook_quick_del_multifield_flow)( int32_t index, uint32_t flag);
37139 +#else
37140 +extern int32_t ifx_ppa_hook_quick_del_multifield_flow( int32_t index, uint32_t flag);
37141 +#endif //end of NO_DOXY
37142 +#endif //end of CONFIG_IFX_PPA_API_MFE
37143 +
37144 +/*!
37145 +    \brief This is to get dsl mib counter
37146 +    \param[out] mib the buffer to store dsl mib
37147 +    \param[in/out] flag reserved for future
37148 +    \return int32_t, The return value can be any one of the following:  \n
37149 +               IFX_SUCCESS on sucess \n
37150 +               IFX_FAILURE on error
37151 +*/
37152 +#ifdef NO_DOXY
37153 +extern int32_t (*ifx_ppa_hook_get_dsl_mib)( PPA_DSL_QUEUE_MIB *mib, uint32_t flag);
37154 +#else
37155 +extern int32_t ifx_ppa_hook_get_dsl_mib(PPA_DSL_QUEUE_MIB *mib, uint32_t flag);
37156 +#endif //end of NO_DOXY
37157 +
37158 +/*!
37159 +    \brief This is to get port mib counter
37160 +    \param[out] mib the buffer to store dsl mib
37161 +    \param[in/out] flag reserved for future
37162 +    \return int32_t, The return value can be any one of the following:  \n
37163 +               IFX_SUCCESS on sucess \n
37164 +               IFX_FAILURE on error
37165 +*/
37166 +#ifdef NO_DOXY
37167 +extern int32_t (*ifx_ppa_hook_get_port_mib)( PPA_PORT_MIB *mib);
37168 +#else
37169 +extern int32_t ifx_ppa_hook_get_port_mib(PPA_PORT_MIB *mib);
37170 +#endif //end of NO_DOXY
37171 +
37172 +
37173 +/*!
37174 +    \brief This is to get 6rd tunnel's destination mac address
37175 +    \param[in] network device pointer
37176 +    \param[out] buffer to store ethernet mac address
37177 +    \return int32_t, The return value can be any one of the following:  \n
37178 +               IFX_SUCCESS on sucess \n
37179 +               IFX_FAILURE on error
37180 +*/
37181 +#ifdef NO_DOXY
37182 +extern int32_t (*ppa_get_6rd_dmac_fn)(PPA_NETIF *netif, uint8_t *mac);
37183 +#else
37184 +extern int32_t ppa_get_6rd_dmac_fn(PPA_NETIF *netif, uint8_t *mac);
37185 +#endif
37186 +
37187 +/*!
37188 +    \brief This is to get ipv6 tunnel's destination mac address
37189 +    \param[in] network device pointer
37190 +    \param[out] buffer to store ethernet mac address
37191 +    \return int32_t, The return value can be any one of the following:  \n
37192 +               IFX_SUCCESS on sucess \n
37193 +               IFX_FAILURE on error
37194 +*/
37195 +#ifdef NO_DOXY
37196 +extern int32_t (*ppa_get_ip4ip6_dmac_fn)(PPA_NETIF *netif, uint8_t *mac);
37197 +#else
37198 +extern int32_t ppa_get_ip4ip6_dmac_fn(PPA_NETIF *netif, uint8_t *mac);
37199 +#endif
37200 +
37201 +
37202 +/*!
37203 +    \brief This is to get 6rd tunnel's underlayer device
37204 +    \param[in] network device pointer
37205 +    \return int32_t, The return value can be any one of the following:  \n
37206 +               pointer to the 6rd's underlayer device \n
37207 +               NULL on error
37208 +*/
37209 +#ifdef NO_DOXY
37210 +extern PPA_NETIF* (*ppa_get_6rd_phyif_fn)(PPA_NETIF *netif);
37211 +#else
37212 +extern PPA_NETIF* ppa_get_6rd_phyif_fn(PPA_NETIF *netif);
37213 +
37214 +#endif
37215 +
37216 +/*!
37217 +    \brief This is to get ipv6  tunnel's underlayer device
37218 +    \param[in] network device pointer
37219 +    \return int32_t, The return value can be any one of the following:  \n
37220 +               pointer to the ipv6 tunnel's underlayer device \n
37221 +               NULL on error
37222 +*/
37223 +#ifdef NO_DOXY
37224 +extern PPA_NETIF* (*ppa_get_ip4ip6_phyif_fn)(PPA_NETIF *netif);
37225 +#else
37226 +extern PPA_NETIF* ppa_get_ip4ip6_phyif_fn(PPA_NETIF *netif);
37227 +
37228 +#endif
37229 +
37230 +
37231 +#endif //end of __KERNEL__
37232 +
37233 +
37234 +/* @} */
37235 +#endif  //  __IFX_PPA_HOOK_H__20081103_1736__
37236 diff --git a/include/net/ifx_ppa_ppe_hal.h b/include/net/ifx_ppa_ppe_hal.h
37237 new file mode 100644
37238 index 0000000..b5d3e0f
37239 --- /dev/null
37240 +++ b/include/net/ifx_ppa_ppe_hal.h
37241 @@ -0,0 +1,317 @@
37242 +#ifndef __IFX_PPA_PPE_HAL_H__20081104_1318__
37243 +#define __IFX_PPA_PPE_HAL_H__20081104_1318__
37244 +
37245 +
37246 +
37247 +/*******************************************************************************
37248 +**
37249 +** FILE NAME    : ifx_ppa_ppe_hal.h
37250 +** PROJECT      : PPA
37251 +** MODULES      : PPA API (Routing/Bridging Acceleration APIs)
37252 +**
37253 +** DATE         : 4 NOV 2008
37254 +** AUTHOR       : Xu Liang
37255 +** DESCRIPTION  : PPA PPE Firmware Hardware/Firmware Adaption Layer Header File
37256 +*** COPYRIGHT    :              Copyright (c) 2009
37257 +**                          Lantiq Deutschland GmbH
37258 +**                   Am Campeon 3; 85579 Neubiberg, Germany
37259 +**
37260 +**   For licensing information, see the file 'LICENSE' in the root folder of
37261 +**   this software module.
37262 +**
37263 +** HISTORY
37264 +** $Date        $Author         $Comment
37265 +** 04 NOV 2008  Xu Liang        Initiate Version
37266 +*******************************************************************************/
37267 +
37268 +
37269 +
37270 +/*
37271 + * ####################################
37272 + *              Definition
37273 + * ####################################
37274 + */
37275 +
37276 +#define IFX_PPA_IF_NOT_FOUND                            0
37277 +#define IFX_PPA_IF_TYPE_LAN                             1
37278 +#define IFX_PPA_IF_TYPE_WAN                             2
37279 +#define IFX_PPA_IF_TYPE_MIX                             3
37280 +
37281 +#define IFX_PPA_ACC_MODE_NONE                           0
37282 +#define IFX_PPA_ACC_MODE_BRIDGING                       1
37283 +#define IFX_PPA_ACC_MODE_ROUTING                        2
37284 +#define IFX_PPA_ACC_MODE_HYBRID                         3
37285 +
37286 +#define IFX_PPA_SET_ROUTE_CFG_ENTRY_NUM                 0x01
37287 +#define IFX_PPA_SET_ROUTE_CFG_MC_ENTRY_NUM              0x02
37288 +#define IFX_PPA_SET_ROUTE_CFG_IP_VERIFY                 0x04
37289 +#define IFX_PPA_SET_ROUTE_CFG_TCPUDP_VERIFY             0x08
37290 +#define IFX_PPA_SET_ROUTE_CFG_TCPUDP_ERR_DROP           0x10
37291 +#define IFX_PPA_SET_ROUTE_CFG_DROP_ON_NOT_HIT           0x20
37292 +#define IFX_PPA_SET_ROUTE_CFG_MC_DROP_ON_NOT_HIT        0x40
37293 +
37294 +#define IFX_PPA_SET_BRIDGING_CFG_ENTRY_NUM              0x01
37295 +#define IFX_PPA_SET_BRIDGING_CFG_BR_TO_SRC_PORT_EN      0x02
37296 +#define IFX_PPA_SET_BRIDGING_CFG_DEST_VLAN_EN           0x04
37297 +#define IFX_PPA_SET_BRIDGING_CFG_SRC_VLAN_EN            0x08
37298 +#define IFX_PPA_SET_BRIDGING_CFG_MAC_CHANGE_DROP        0x10
37299 +
37300 +#define IFX_PPA_ROUTE_TYPE_NULL                         0
37301 +#define IFX_PPA_ROUTE_TYPE_IPV4                         1
37302 +#define IFX_PPA_ROUTE_TYPE_NAT                          2
37303 +#define IFX_PPA_ROUTE_TYPE_NAPT                         3
37304 +
37305 +//#define IFX_PPA_DEST_LIST_ETH0                          0x01
37306 +//#define IFX_PPA_DEST_LIST_ETH1                          0x02
37307 +//#define IFX_PPA_DEST_LIST_CPU0                          0x04
37308 +//#define IFX_PPA_DEST_LIST_EXT_INT1                      0x08
37309 +//#define IFX_PPA_DEST_LIST_EXT_INT2                      0x10
37310 +//#define IFX_PPA_DEST_LIST_EXT_INT3                      0x20
37311 +//#define IFX_PPA_DEST_LIST_EXT_INT4                      0x40
37312 +//#define IFX_PPA_DEST_LIST_EXT_INT5                      0x80
37313 +//#define IFX_PPA_DEST_LIST_ATM                           IFX_PPA_DEST_LIST_EXT_INT5  //  EoA
37314 +
37315 +//#define IFX_PPA_DEST_LIST_ETH0                          0x0001
37316 +//#define IFX_PPA_DEST_LIST_ETH1                          0x0002
37317 +//#define IFX_PPA_DEST_LIST_CPU0                          0x0004
37318 +//#define IFX_PPA_DEST_LIST_EXT_INT1                      0x0008
37319 +//#define IFX_PPA_DEST_LIST_EXT_INT2                      0x0010
37320 +//#define IFX_PPA_DEST_LIST_EXT_INT3                      0x0020
37321 +//#define IFX_PPA_DEST_LIST_EXT_INT4                      0x0040
37322 +//#define IFX_PPA_DEST_LIST_EXT_INT5                      0x0080
37323 +//#define IFX_PPA_DEST_LIST_ATM                           0x0100
37324 +//#define IFX_PPA_DEST_LIST_NO_REMAP                      (1 << 31)
37325 +
37326 +#define IFX_PPA_PHYS_PORT_FLAGS_VALID                   0x0001
37327 +#define IFX_PPA_PHYS_PORT_FLAGS_TYPE_CPU                0x0000
37328 +#define IFX_PPA_PHYS_PORT_FLAGS_TYPE_ATM                0x0010
37329 +#define IFX_PPA_PHYS_PORT_FLAGS_TYPE_ETH                0x0020
37330 +#define IFX_PPA_PHYS_PORT_FLAGS_TYPE_EXT                0x0030
37331 +#define IFX_PPA_PHYS_PORT_FLAGS_TYPE_MASK               0x0030
37332 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_LAN                0x0100
37333 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_WAN                0x0200
37334 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_MIX                (IFX_PPA_PHYS_PORT_FLAGS_MODE_LAN | IFX_PPA_PHYS_PORT_FLAGS_MODE_WAN)
37335 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_MASK               0x0300
37336 +#define IFX_PPA_PHYS_PORT_FLAGS_OUTER_VLAN              0x1000
37337 +#define IFX_PPA_PHYS_PORT_FLAGS_EXT_CPU0                0x4000
37338 +#define IFX_PPA_PHYS_PORT_FLAGS_EXT_CPU1                0x8000
37339 +
37340 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_ETH_LAN_VALID      (IFX_PPA_PHYS_PORT_FLAGS_TYPE_ETH | IFX_PPA_PHYS_PORT_FLAGS_MODE_LAN | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37341 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_ETH_WAN_VALID      (IFX_PPA_PHYS_PORT_FLAGS_TYPE_ETH | IFX_PPA_PHYS_PORT_FLAGS_MODE_WAN | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37342 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_ETH_MIX_VALID      (IFX_PPA_PHYS_PORT_FLAGS_TYPE_ETH | IFX_PPA_PHYS_PORT_FLAGS_MODE_MIX | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37343 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_CPU_VALID          (IFX_PPA_PHYS_PORT_FLAGS_TYPE_CPU | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37344 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_ATM_WAN_VALID      (IFX_PPA_PHYS_PORT_FLAGS_TYPE_ATM | IFX_PPA_PHYS_PORT_FLAGS_MODE_WAN | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37345 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_EXT_LAN_VALID      (IFX_PPA_PHYS_PORT_FLAGS_TYPE_EXT | IFX_PPA_PHYS_PORT_FLAGS_MODE_LAN | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37346 +#define IFX_PPA_PHYS_PORT_FLAGS_MODE_EXT_WAN_VALID             (IFX_PPA_PHYS_PORT_FLAGS_TYPE_EXT | IFX_PPA_PHYS_PORT_FLAGS_MODE_WAN | IFX_PPA_PHYS_PORT_FLAGS_VALID)
37347 +
37348 +#define IFX_PPA_PPPOE_MODE_TRANSPARENT                  0
37349 +#define IFX_PPA_PPPOE_MODE_TERMINATION                  1
37350 +
37351 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_ROUTE_TYPE         0x0001
37352 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_IP             0x0002
37353 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_PORT           0x0004
37354 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_MAC            0x0008
37355 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_SRC_MAC_IX     0x0010
37356 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_MTU_IX             0x0020
37357 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_DSCP_EN        0x0040
37358 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_DSCP           0x0080
37359 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_VLAN_INS_EN        0x0100
37360 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_NEW_VCI            0x0200
37361 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_VLAN_RM_EN         0x0400
37362 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_PPPOE_MODE         0x0800
37363 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_PPPOE_IX           0x1000
37364 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_OUT_VLAN_INS_EN    0x0100
37365 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_OUT_VLAN_IX        0x0200
37366 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_OUT_VLAN_RM_EN     0x0400
37367 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_DEST_LIST          0x2000
37368 +#define IFX_PPA_UPDATE_ROUTING_ENTRY_DEST_QID           0x4000
37369 +
37370 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_VLAN_INS_EN         0x0001
37371 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_NEW_VCI             0x0002
37372 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_VLAN_RM_EN          0x0004
37373 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_SRC_MAC_EN          0x0008
37374 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_SRC_MAC_IX          0x0010
37375 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_DEST_LIST           0x0020
37376 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_DEST_CHID           0x0040
37377 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_PPPOE_MODE          0x0080
37378 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_OUT_VLAN_INS_EN     0x0100
37379 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_OUT_VLAN_IX         0x0200
37380 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_OUT_VLAN_RM_EN      0x0400
37381 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_NEW_DSCP_EN         0x0800
37382 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_NEW_DSCP            0x1000
37383 +#define IFX_PPA_UPDATE_WAN_MC_ENTRY_DEST_QID            IFX_PPA_UPDATE_WAN_MC_ENTRY_DEST_CHID
37384 +
37385 +#define IFX_PPA_ADD_MAC_ENTRY_PPPOE                     0x01
37386 +#define IFX_PPA_ADD_MAC_ENTRY_LAN                       0x02
37387 +#define IFX_PPA_ADD_MAC_ENTRY_WAN                       0x00
37388 +
37389 +#define IFX_PPA_SET_FAST_MODE_CPU1                      0x01
37390 +#define IFX_PPA_SET_FAST_MODE_APP2                      IFX_PPA_SET_FAST_MODE_CPU1
37391 +#define IFX_PPA_SET_FAST_MODE_ETH1                      0x02
37392 +#define IFX_PPA_SET_FAST_MODE_ATM                       IFX_PPA_SET_FAST_MODE_ETH1
37393 +
37394 +#define IFX_PPA_SET_FAST_MODE_CPU1_DIRECT               IFX_PPA_SET_FAST_MODE_CPU1
37395 +#define IFX_PPA_SET_FAST_MODE_CPU1_INDIRECT             0
37396 +#define IFX_PPA_SET_FAST_MODE_APP2_DIRECT               IFX_PPA_SET_FAST_MODE_CPU1_DIRECT
37397 +#define IFX_PPA_SET_FAST_MODE_APP2_INDIRECT             IFX_PPA_SET_FAST_MODE_CPU1_INDIRECT
37398 +#define IFX_PPA_SET_FAST_MODE_ETH1_DIRECT               IFX_PPA_SET_FAST_MODE_ETH1
37399 +#define IFX_PPA_SET_FAST_MODE_ETH1_INDIRECT             0
37400 +#define IFX_PPA_SET_FAST_MODE_ATM_DIRECT                IFX_PPA_SET_FAST_MODE_ETH1_DIRECT
37401 +#define IFX_PPA_SET_FAST_MODE_ATM_INDIRECT              IFX_PPA_SET_FAST_MODE_ETH1_INDIRECT
37402 +
37403 +//#define IFX_PPA_PORT_ETH0                               0x00
37404 +//#define IFX_PPA_PORT_ETH1                               0x01
37405 +//#define IFX_PPA_PORT_CPU0                               0x02
37406 +//#define IFX_PPA_PORT_CPU1_EXT_IF0                       0x05
37407 +//#define IFX_PPA_PORT_ATM                                0x07
37408 +//#define IFX_PPA_PORT_ANY                                IFX_PPA_PORT_CPU0
37409 +//#define IFX_PPA_PORT_NUM                                0x08
37410 +
37411 +//  Obsolete, for bridging only
37412 +//#define IFX_PPA_PORT_ETH0                               0x00
37413 +//#define IFX_PPA_PORT_ETH1                               0x01
37414 +//#define IFX_PPA_PORT_CPU0                               0x02
37415 +//#define IFX_PPA_PORT_CPU1_EXT_IF0                       0x05
37416 +//#define IFX_PPA_PORT_ATM                                0x08
37417 +//#define IFX_PPA_PORT_ANY                                IFX_PPA_PORT_CPU0
37418 +//#define IFX_PPA_PORT_NUM                                0x09
37419 +
37420 +#define IFX_PPA_BRG_VLAN_IG_COND_TYPE_DEF               0
37421 +#define IFX_PPA_BRG_VLAN_IG_COND_TYPE_SRC_IP            1
37422 +#define IFX_PPA_BRG_VLAN_IG_COND_TYPE_ETH_TYPE          2
37423 +#define IFX_PPA_BRG_VLAN_IG_COND_TYPE_VLAN              3
37424 +
37425 +typedef enum {
37426 +  PPA_GENERIC_HAL_GET_DSL_MIB= 0,   //Get dsl mib
37427 +  PPA_GENERIC_HAL_CLEAR_DSL_MIB,   //clear dsl mib
37428 +  PPA_GENERIC_WAN_INFO,   //get wan information
37429 +  PPA_GENERIC_HAL_GET_PORT_MIB,  //get alls ports mib
37430 +  PPA_GENERIC_HAL_CLEAR_PORT_MIB,   //clear all ports mib
37431 +  PPA_GENERIC_HAL_SET_DEBUG,    // turn on/off hal debug information
37432 +  PPA_GENERIC_HAL_GET_FEATURE_LIST, //get featuer list
37433 +
37434 +//Fix warning message when exports API from different PPE FW Driver--begin
37435 +  PPA_GENERIC_HAL_GET_MAX_ENTRIES,  //get maximum ipv4 routing entry number
37436 +  PPA_GENERIC_HAL_GET_HAL_VERSION,  //get hal version number
37437 +  PPA_GENERIC_HAL_GET_PPE_FW_VERSION,  //get ppe fw version number
37438 +  PPA_GENERIC_HAL_GET_PHYS_PORT_NUM,  //get maixum physical port number
37439 +  PPA_GENERIC_HAL_GET_PHYS_PORT_INFO,  //get physical port information
37440 +  PPA_GENERIC_HAL_SET_MIX_WAN_VLAN_ID,  //set WAN interface's vlan range for mixed mode
37441 +  PPA_GENERIC_HAL_GET_MIX_WAN_VLAN_ID,  //get WAN interface's vlan range for mixed mode
37442 +  PPA_GENERIC_HAL_SET_ROUT_CFG,   //set routing configuration
37443 +  PPA_GENERIC_HAL_SET_BRDG_CFG,  //set bridge confgiration
37444 +  PPA_GENERIC_HAL_SET_FAST_MODE_CFG,  //set fact mode configuration
37445 +  PPA_GENERIC_HAL_SET_DEST_LIST,  // set destion list
37446 +  PPA_GENERIC_HAL_SET_ACC_ENABLE,  // eanble/disable Lan/wan routing acceleration respectively
37447 +  PPA_GENERIC_HAL_GET_ACC_ENABLE,  //get lan/wan routing eanble flag
37448 +  PPA_GENERIC_HAL_SET_BRDG_VLAN_CFG,  //set vlan briding configuration for a4/d4/e4 only
37449 +  PPA_GENERIC_HAL_GET_BRDG_VLAN_CFG,  //get vlan briding configuration for a4/d4/e4 only
37450 +  PPA_GENERIC_HAL_ADD_BRDG_VLAN_FITLER, //set vlan briding flow  for a4/d4/e4 only
37451 +  PPA_GENERIC_HAL_DEL_BRDG_VLAN_FITLER,  //del vlan briding flow  for a4/d4/e4 only
37452 +  PPA_GENERIC_HAL_GET_BRDG_VLAN_FITLER,  //get vlan briding flow  for a4/d4/e4 only
37453 +  PPA_GENERIC_HAL_DEL_BRDG_VLAN_ALL_FITLER_MAP, //delete all vlan briding filter's mapping
37454 +  PPA_GENERIC_HAL_GET_MAX_VFILTER_ENTRY_NUM, //get the maxumum entry for vlan filter
37455 +  PPA_GENERIC_HAL_GET_IPV6_FLAG,  //get ipv6 status : enabled or disabled
37456 +  PPA_GENERIC_HAL_ADD_ROUTE_ENTRY, //add an ipv4 routing entry
37457 +  PPA_GENERIC_HAL_DEL_ROUTE_ENTRY,  //del an ipv4 routing entry
37458 +  PPA_GENERIC_HAL_UPDATE_ROUTE_ENTRY,    //modify an ipv4 routing entry
37459 +  PPA_GENERIC_HAL_ADD_MC_ENTRY,   //add a multicast entry
37460 +  PPA_GENERIC_HAL_DEL_MC_ENTRY,  //del a multicast entry
37461 +  PPA_GENERIC_HAL_UPDATE_MC_ENTRY,   //modify a multicast entry
37462 +  PPA_GENERIC_HAL_ADD_BR_MAC_BRIDGING_ENTRY,  //add an mac address from brdging learning
37463 +  PPA_GENERIC_HAL_DEL_BR_MAC_BRIDGING_ENTRY,  //del an mac address from brdging learning
37464 +  PPA_GENERIC_HAL_ADD_PPPOE_ENTRY,   //add a pppoe entry
37465 +  PPA_GENERIC_HAL_DEL_PPPOE_ENTRY,  //del a pppoe entry
37466 +  PPA_GENERIC_HAL_GET_PPPOE_ENTRY,   //get a ppoe entry
37467 +  PPA_GENERIC_HAL_ADD_6RD_TUNNEL_ENTRY,  //add a 6rd tunnel entry
37468 +  PPA_GENERIC_HAL_DEL_6RD_TUNNEL_ENTRY,  //del a 6rd tunnel entry
37469 +  PPA_GENERIC_HAL_GET_6RD_TUNNEL_ENTRY,  //get a 6rd tunnel entry
37470 +  PPA_GENERIC_HAL_ADD_DSLITE_TUNNEL_ENTRY,  //add a dslite tunnel entry
37471 +  PPA_GENERIC_HAL_DEL_DSLITE_TUNNEL_ENTRY,  //del a dslite tunnel entry
37472 +  PPA_GENERIC_HAL_GET_DSLITE_TUNNEL_ENTRY,  //get a dslite tunnel entry
37473 +  PPA_GENERIC_HAL_ADD_MTU_ENTRY,   //and a MTU entry
37474 +  PPA_GENERIC_HAL_DEL_MTU_ENTRY,    //del a MTU entry
37475 +  PPA_GENERIC_HAL_GET_MTU_ENTRY,    //get a MUT entry
37476 +  PPA_GENERIC_HAL_GET_ROUTE_ACC_BYTES, //get the acclerated bytes counter for a specified acceleration routing entry
37477 +  PPA_GENERIC_HAL_ADD_MAC_ENTRY,   //add a routing mac address
37478 +  PPA_GENERIC_HAL_DEL_MAC_ENTRY,  //del a routing mac address
37479 +  PPA_GENERIC_HAL_GET_MAC_ENTRY,    //get a routing mac address
37480 +  PPA_GENERIC_HAL_ADD_OUT_VLAN_ENTRY, //add a out vlan entry
37481 +  PPA_GENERIC_HAL_DEL_OUT_VLAN_ENTRY,  //del a out vlan entry
37482 +  PPA_GENERIC_HAL_GET_OUT_VLAN_ENTRY,  //get a out vlan entry info
37483 +  PPA_GENERIC_HAL_GET_ITF_MIB,   /*get one port's mib counter. I think it should be merged with PPA_GENERIC_HAL_GET_PORT_MIB */
37484 +  PPA_GENERIC_HAL_MFE_CONTROL,   //enable/disable multiple field vlan editing feature
37485 +  PPA_GENERIC_HAL_MFE_STATUS,  // get a multiple field vlan editing feature status: enabled/disabled
37486 +  PPA_GENERIC_HAL_MFE_GET_FLOW_MAX_ENTRY, // get muaximum entry number for multiple field vlan editing
37487 +  PPA_GENERIC_HAL_MFE_ADD_FLOW,   //add a multiple field vlan editing entry
37488 +  PPA_GENERIC_HAL_MFE_DEL_FLOW,   //del a multiple field vlan editing entry
37489 +  PPA_GENERIC_HAL_MFE_DEL_FLOW_VIA_ENTRY,  //del a multiple field vlan editing entry
37490 +  PPA_GENERIC_HAL_MFE_GET_FLOW,  //get a multiple field vlan editing entry
37491 +  PPA_GENERIC_HAL_TEST_CLEAR_ROUTE_HIT_STAT, //check whether a routing session is hit or not
37492 +  PPA_GENERIC_HAL_TEST_CLEAR_BR_HIT_STAT, //check whether a routing session is hit or not
37493 +  PPA_GENERIC_HAL_INIT, //init HAL
37494 +  PPA_GENERIC_HAL_EXIT, //exit HAL
37495 +  PPA_GENERIC_HAL_GET_QOS_QUEUE_NUM,  //get maximum QOS queue number
37496 +  PPA_GENERIC_HAL_GET_QOS_MIB,  //get maximum QOS queue number
37497 +  PPA_GENERIC_HAL_SET_QOS_WFQ_CTRL,  //enable/disable WFQ
37498 +  PPA_GENERIC_HAL_GET_QOS_WFQ_CTRL,  //get  WFQ status: enabeld/disabled
37499 +  PPA_GENERIC_HAL_SET_QOS_WFQ_CFG,  //set WFQ cfg
37500 +  PPA_GENERIC_HAL_RESET_QOS_WFQ_CFG,  //reset WFQ cfg
37501 +  PPA_GENERIC_HAL_GET_QOS_WFQ_CFG,  //get WFQ cfg
37502 +  PPA_GENERIC_HAL_INIT_QOS_WFQ, // init QOS Rateshapping
37503 +  PPA_GENERIC_HAL_SET_QOS_RATE_SHAPING_CTRL,  //enable/disable Rate shaping
37504 +  PPA_GENERIC_HAL_GET_QOS_RATE_SHAPING_CTRL,  //get  Rateshaping status: enabeld/disabled
37505 +  PPA_GENERIC_HAL_SET_QOS_RATE_SHAPING_CFG,  //set rate shaping
37506 +  PPA_GENERIC_HAL_GET_QOS_RATE_SHAPING_CFG,  //get rate shaping cfg
37507 +  PPA_GENERIC_HAL_RESET_QOS_RATE_SHAPING_CFG,  //reset rate shaping cfg
37508 +  PPA_GENERIC_HAL_INIT_QOS_RATE_SHAPING, // init QOS Rateshapping
37509 +
37510 +//Fix warning message when exports API from different PPE FW Driver--End
37511 +
37512 +  PPA_GENERIC_HAL_GET_QOS_STATUS, // get QOS tatus
37513 +
37514 +
37515 +
37516 +  /*make sure it is the last one */
37517 +  PPA_GENERIC_HAL_MAX_FLAG
37518 +}PPA_GENERIC_HOOK_CMD;
37519 +
37520 +#define IFX_PPA_PWM_LEVEL_D0                            0
37521 +#define IFX_PPA_PWM_LEVEL_D1                            1
37522 +#define IFX_PPA_PWM_LEVEL_D2                            2
37523 +#define IFX_PPA_PWM_LEVEL_D3                            3
37524 +
37525 +
37526 +
37527 +/*
37528 + * ####################################
37529 + *              Data Type
37530 + * ####################################
37531 + */
37532 +
37533 +
37534 +
37535 +
37536 +
37537 +
37538 +/*
37539 + * ####################################
37540 + *             Declaration
37541 + * ####################################
37542 + */
37543 +
37544 +#ifdef __KERNEL__
37545 +
37546 +
37547 +
37548 +  /*
37549 +   *    implemented in datapath driver
37550 +   */
37551 +
37552 +extern int32_t (*ifx_ppa_drv_hal_generic_hook)(PPA_GENERIC_HOOK_CMD cmd, void *buffer, uint32_t flag);
37553 +
37554 +#endif  //  __KERNEL__
37555 +
37556 +
37557 +
37558 +#endif  //  __IFX_PPA_PPE_HAL_H__20081104_1318__
37559 diff --git a/include/net/ifx_ppa_stack_al.h b/include/net/ifx_ppa_stack_al.h
37560 new file mode 100644
37561 index 0000000..7d28b7b
37562 --- /dev/null
37563 +++ b/include/net/ifx_ppa_stack_al.h
37564 @@ -0,0 +1,1559 @@
37565 +#ifndef __IFX_PPA_STACK_AL_H__20081103_1153__
37566 +#define __IFX_PPA_STACK_AL_H__20081103_1153__
37567 +
37568 +
37569 +
37570 +/******************************************************************************
37571 +**
37572 +** FILE NAME    : ifx_ppa_stack_al.h
37573 +** PROJECT      : PPA
37574 +** MODULES      : PPA Protocol Stack Adaption Layer (Linux)
37575 +**
37576 +** DATE         : 3 NOV 2008
37577 +** AUTHOR       : Xu Liang
37578 +** DESCRIPTION  : PPA Protocol Stack Adaption Layer (Linux) Header File
37579 +** COPYRIGHT    :              Copyright (c) 2009
37580 +**                          Lantiq Deutschland GmbH
37581 +**                   Am Campeon 3; 85579 Neubiberg, Germany
37582 +**
37583 +**   For licensing information, see the file 'LICENSE' in the root folder of
37584 +**   this software module.
37585 +**
37586 +** HISTORY
37587 +** $Date        $Author         $Comment
37588 +** 03 NOV 2008  Xu Liang        Initiate Version
37589 +*******************************************************************************/
37590 +
37591 +/*! \file ifx_ppa_stack_al.h
37592 +    \brief This file contains es.
37593 +                provide linux os depenent api for PPA to use
37594 +*/
37595 +
37596 +
37597 +#include <net/ifx_ppa_api_common.h>
37598 +
37599 +#ifdef __KERNEL__
37600 +  #include <linux/version.h>
37601 +  #include <linux/if_arp.h>
37602 +  #include <linux/if_pppox.h>
37603 + #if defined(CONFIG_NF_CONNTRACK_SUPPORT) || defined(CONFIG_NF_CONNTRACK)
37604 +  #include <net/netfilter/nf_conntrack.h>    /* protocol independent conntrack */
37605 + #else
37606 +  #include <linux/netfilter_ipv4/ip_conntrack.h>
37607 + #endif
37608 +#endif  //end of __KERNEL__
37609 +
37610 +#if defined(CONFIG_IFX_PMCU) || defined(CONFIG_IFX_PMCU_MODULE)
37611 +  //PMCU specific Head File
37612 +  #include <asm/ifx/ifx_types.h>
37613 +  #include <asm/ifx/ifx_pmcu.h>
37614 +#endif  //end of CONFIG_IFX_PMCU
37615 +
37616 +/*
37617 + * ####################################
37618 + *              Definition
37619 + * ####################################
37620 + */
37621 +
37622 +/*! \def PPA_ETH_ALEN
37623 +    \brief Macro that specifies the maximum length of an Ethernet MAC address.
37624 + */
37625 +#define PPA_ETH_ALEN                            ETH_ALEN
37626 +
37627 +/*! \def PPA_ETH_HLEN
37628 +    \brief Macro that specifies the maximum length of an Ethernet MAC header.
37629 + */
37630 +#define PPA_ETH_HLEN                            ETH_HLEN
37631 +
37632 +/*! \def PPA_ETH_CRCLEN
37633 +    \brief Macro that specifies the maximum length of an Ethernet CRC.
37634 + */
37635 +#define PPA_ETH_CRCLEN                          4
37636 +
37637 +/*! \def PPA_IF_NAME_SIZE
37638 +    \brief Macro that specifies the maximum size of one interface name
37639 + */
37640 +#define PPA_IF_NAME_SIZE                        IFNAMSIZ
37641 +
37642 +/*! \def IFX_IPPROTO_TCP
37643 +    \brief Macro that specifies TCP flag
37644 + */
37645 +#define IFX_IPPROTO_TCP                         6
37646 +
37647 +/*! \def IFX_IPPROTO_UDP
37648 +    \brief Macro that specifies UDP flag
37649 + */
37650 +#define IFX_IPPROTO_UDP                         17
37651 +
37652 +/*! \def PPA_USER
37653 +    \brief Macro that specifies the flag for the buffer type from User Space via ioctl
37654 + */
37655 +#define  PPA_USER                                       __user
37656 +
37657 +/*
37658 + *  definition for application layer
37659 + */
37660 +#ifndef __KERNEL__
37661 +/*! \def ETH_ALEN
37662 +    \brief Macro that specifies the maximum length of an Ethernet MAC address.
37663 + */
37664 +  #define ETH_ALEN                              6
37665 +
37666 +/*! \def IFNAMSIZ
37667 +    \brief Macro that specifies the maximum size of an interface NAME
37668 + */
37669 +  #define IFNAMSIZ                              16
37670 +#endif
37671 +
37672 +#define NIPQUAD(addr) \
37673 +    ((unsigned char *)&addr)[0], \
37674 +    ((unsigned char *)&addr)[1], \
37675 +    ((unsigned char *)&addr)[2], \
37676 +    ((unsigned char *)&addr)[3]
37677 +
37678 +#undef NIP6
37679 +#define NIP6(addr) \
37680 +         ntohs(((unsigned short *)addr)[0]), \
37681 +         ntohs(((unsigned short *)addr)[1]), \
37682 +         ntohs(((unsigned short *)addr)[2]), \
37683 +         ntohs(((unsigned short *)addr)[3]), \
37684 +         ntohs(((unsigned short *)addr)[4]), \
37685 +         ntohs(((unsigned short *)addr)[5]), \
37686 +         ntohs(((unsigned short *)addr)[6]), \
37687 +         ntohs(((unsigned short *)addr)[7])
37688 +
37689 +/*
37690 + * ####################################
37691 + *              Data Type
37692 + * ####################################
37693 + */
37694 +
37695 +/*
37696 + *  data type for application layer
37697 + */
37698 +#ifndef __KERNEL__
37699 +/*!
37700 +    \brief This is the unsigned char 32-bit data type.
37701 +*/
37702 +  typedef unsigned long         uint32_t;
37703 +
37704 +/*! \def uint16_t
37705 +    \brief This is the unsigned char 16-bit data type.
37706 +*/
37707 +  typedef unsigned short        uint16_t;
37708 +
37709 +/*!
37710 +    \brief This is the unsigned char 8-bit data type.
37711 +*/
37712 +  typedef unsigned char         uint8_t;
37713 +
37714 +/*!
37715 +    \brief This is the unsigned char 64-bit data type.
37716 +*/
37717 +  typedef unsigned long long        uint64_t;
37718 +
37719 +#endif
37720 +
37721 +/*
37722 + *  data type for API
37723 + */
37724 +/*!
37725 +    \brief  Pointer to interface name
37726 +*/
37727 +typedef char                    PPA_IFNAME;
37728 +/*!
37729 +    \brief  This is the data structure holding the IP address. It helps to provide future compatibility for IPv6 support.
37730 +              Currently it only supports IPv4.
37731 +
37732 +*/
37733 +typedef uint32_t                IPADDR;
37734 +
37735 +/*!
37736 +    \brief Union of PPA network address
37737 + */
37738 +  typedef union {
37739 +       uint32_t ip;        /*!< the storage buffer for ipv4 */
37740 +#ifdef CONFIG_IFX_PPA_IPv6_ENABLE
37741 +       uint32_t ip6[4];    /*!< the storage buffer for ipv6 */
37742 +#endif
37743 +  }PPA_IPADDR;
37744 +
37745 +#ifdef __KERNEL__
37746 +
37747 +/*!
37748 +    \brief  Packet buffer structure. For Linux OS, this is the sk_buff structure.
37749 +*/
37750 +  typedef struct sk_buff        PPA_BUF;
37751 +
37752 +/*!
37753 +    \brief  Stateful Packet inspection / connection tracking session data structure.
37754 +            A packet is classified to such a session by SPI/NAT infrastructure.
37755 +            In Linux, this is defined to the Linux ip_conntrack/nf_conntrack structure.
37756 +*/
37757 + #if defined(CONFIG_NF_CONNTRACK_SUPPORT) || defined(CONFIG_NF_CONNTRACK)
37758 +  typedef struct nf_conn        PPA_SESSION;
37759 + #else
37760 +  typedef struct ip_conntrack   PPA_SESSION;
37761 + #endif
37762 +
37763 +
37764 +/*!
37765 +    \brief Macro that specifies PPA network interface data structure
37766 + */
37767 +  typedef struct net_device     PPA_NETIF;
37768 +
37769 + /*!
37770 +    \brief Macro that specifies PPA network interface status structure
37771 + */
37772 +  typedef struct net_device_stats     PPA_NETIF_STATS;
37773 +
37774 +
37775 +/*!
37776 +    \brief This is the data structure for the PPA ATM VC structure. In Linux, this is defined to the Linux atm_vcc structure
37777 + */
37778 +  typedef struct atm_vcc        PPA_VCC;
37779 +
37780 +/*!
37781 +    \brief  PPA synchronization primitive for exclusion and/or synchronization
37782 +*/
37783 +  typedef struct mutex          PPA_LOCK;
37784 +
37785 +/*!
37786 +    \brief  PPA memory pool cache for efficient allocation of PPA data structures. Can be mapped to
37787 +              suitable OS allocation logic
37788 +*/
37789 +  typedef struct kmem_cache     PPA_MEM_CACHE;
37790 +
37791 +/*!
37792 +    \brief  PPA Timer data structure. Should allow one shot timers to be configured with a passed
37793 +              timer callback function
37794 +*/
37795 +  typedef struct timer_list     PPA_TIMER;
37796 +
37797 +/*!
37798 +    \brief  PPA atomic timer structure. In linux, it is atomic_t structure.
37799 +*/
37800 +  typedef atomic_t              PPA_ATOMIC;
37801 + /*!
37802 +    \brief  PPA SIZE_T. For Linux OS,  the size_t is unsigned int.
37803 +*/
37804 +  typedef size_t   PPA_SIZE_T;
37805 +/*!
37806 +    \brief  PPA FILE PPA_FILE_OPERATIONS. For Linux OS,  it is file_operations
37807 +*/
37808 +  typedef struct file_operations   PPA_FILE_OPERATIONS;
37809 +
37810 +/*!
37811 +    \brief  PPA sync. For Linux OS,  it is __sync
37812 +    \note, someties GCC will wrongly optimize the code, so __sync is used to avoid it.  \n
37813 +              otherwise, just define PPA_SYNC to do { } while(0)
37814 +*/
37815 +
37816 +  #define  PPA_SYNC __sync
37817 +
37818 +#if defined(CONFIG_IFX_PMCU) || defined(CONFIG_IFX_PMCU_MODULE)
37819 +/*!
37820 +    \brief  PPA POWER MANAGEMENT RETURN VALUE.
37821 +*/
37822 +  typedef IFX_PMCU_STATE_t PPA_PWM_STATE_t;
37823 +
37824 +/*!
37825 +    \brief  PPA POWER MANAGEMENT RETURN VALUE.
37826 +*/
37827 +  typedef IFX_PMCU_RETURN_t   PPA_PWM_RETURN_t;
37828 +
37829 +/*!
37830 +    \brief  PPA POWER MANAGEMENT MODUE STATE VALUE.
37831 +*/
37832 +  typedef IFX_PMCU_MODULE_STATE_t   PPA_PWM_MODULE_STATE_t;
37833 +#endif //end of CONFIG_IFX_PMCU
37834 +
37835 +#endif
37836 +
37837 +
37838 +
37839 +/*
37840 + * ####################################
37841 + *           Inline Functions
37842 + * ####################################
37843 + */
37844 +
37845 +
37846 +
37847 +/*
37848 + * ####################################
37849 + *             Declaration
37850 + * ####################################
37851 + */
37852 +/** \addtogroup  PPA_ADAPTATION_LAYER */
37853 +/*@{*/
37854 +
37855 +#ifdef __KERNEL__
37856 +/*! \brief   Get the ppa adaption layer version
37857 +   \param[in] p_family Pointer to the hardware family
37858 +   \param[in] p_type Pointer to hardware type
37859 +   \param[in] p_if Pointer interface
37860 +   \param[in] p_mode Pointer mode
37861 +   \param[in] p_major Pointer major version number
37862 +   \param[in] p_mid   Pointer to min version number
37863 +   \param[in] p_minor Pointer to minor version number
37864 +   \note Provide anything required to put in remark section.
37865 +*/
37866 +  void ppa_get_stack_al_id(uint32_t *p_family,
37867 +                           uint32_t *p_type,
37868 +                           uint32_t *p_if,
37869 +                           uint32_t *p_mode,
37870 +                           uint32_t *p_major,
37871 +                           uint32_t *p_mid,
37872 +                           uint32_t *p_minor);
37873 +
37874 +/*! \brief   Get the PPA session according to PPA_BUF
37875 +   \param[in] ppa_buf Pointer to the packet buffer.
37876 +   \return returns the PPA session pointer if found, otherwise return NULL
37877 +*/
37878 +  PPA_SESSION *ppa_get_session(PPA_BUF *ppa_buf);
37879 +
37880 +
37881 +#if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,32)
37882 +
37883 +/*! \brief   Get the PPA buffer network protocol header.
37884 +   \param[in]  ppa_buf Pointer to the packet buffer.
37885 +   \return point to the network header.
37886 +   \note Provide anything required to put in remark section.
37887 +*/
37888 +  uint8_t *skb_network_header(const PPA_BUF *ppa_buf);
37889 +
37890 +
37891 +/*! \brief   Get the PPA buffer transport protocol header.
37892 +   \param[in]  ppa_buf Pointer to the packet buffer.
37893 +   \return point to the transport protocol header.
37894 +   \note Provide anything required to put in remark section.
37895 +*/
37896 +//  uint8_t *skb_transport_header(const PPA_BUF *ppa_buf);
37897 +
37898 +
37899 +/*! \brief   Get the PPA buffer MAC header.
37900 +   \param[in]  ppa_buf Pointer to the packet buffer.
37901 +   \return point to the MAC header.
37902 +   \note Provide anything required to put in remark section.
37903 +*/
37904 +  uint8_t *skb_mac_header(const PPA_BUF *ppa_buf);
37905 +
37906 +
37907 +/*! \brief   Get the PPA buffer IPv6 packet's header.
37908 +   \param[in]  ppa_buf Pointer to the packet buffer.
37909 +   \return point to the IPv6 header structure.
37910 +   \note Provide anything required to put in remark section.
37911 +*/
37912 +  struct ipv6hdr *ipv6_hdr(const PPA_BUF *ppa_buf);
37913 +
37914 +
37915 +/*! \brief   Get the PPA buffer IPv4 packet's header.
37916 +   \param[in]  ppa_buf Pointer to the packet buffer.
37917 +   \return point to the IPv4 header structure.
37918 +   \note Provide anything required to put in remark section.
37919 +*/
37920 +  struct iphdr *ip_hdr(const PPA_BUF *ppa_buf);
37921 +
37922 +/*! \brief   Returns if the IPv4 address is an IPv4 multicast packet.
37923 +   \param[in]  addr IPv4 address value.
37924 +   \return   This function returns the one of the following values: \n
37925 +                           - IFX_TRUE if the packet is a IPv4 multicast packet. \n
37926 +                           - IFX_FALSE otherwise. \n
37927 +   \note Provide anything required to put in remark section.
37928 +*/
37929 +  uint32_t ipv4_is_multicast(uint32_t addr);
37930 +
37931 +
37932 +#endif /*LINUX_VERSION_CODE < KERNEL_VERSION(2,6,22)*/
37933 +
37934 +
37935 +#if defined(CONFIG_IFX_PPA_IPv6_ENABLE) && (defined(CONFIG_IPV6) || defined(CONFIG_IPV6_MODULE))
37936 +
37937 +
37938 +/*! \brief   Get the PPA buffer IPv6 transport protocol.
37939 +   \param[in]  ppa_buf Pointer to the packet buffer.
37940 +   \return transport protocol value.
37941 +   \note Provide anything required to put in remark section.
37942 +*/
37943 +  uint8_t ppa_get_ipv6_l4_proto(PPA_BUF *ppa_buf);
37944 +
37945 +
37946 +/*! \brief   Get the PPA buffer IPv6 packet's Type of Service value.
37947 +   \param[in]  ppa_buf Pointer to the packet buffer.
37948 +   \return Type of Service value.
37949 +   \note Provide anything required to put in remark section.
37950 +*/
37951 +  uint8_t ppa_get_ipv6_tos(PPA_BUF *ppa_buf);
37952 +
37953 +
37954 +/*! \brief   Get the PPA buffer IPv6 packet's source IP address.
37955 +   \param[in]  ppa_buf Pointer to the packet buffer.
37956 +   \return source IP address value.
37957 +   \note Provide anything required to put in remark section.
37958 +*/
37959 +  PPA_IPADDR ppa_get_ipv6_saddr(PPA_BUF *ppa_buf);
37960 +
37961 +
37962 +/*! \brief   Get the PPA buffer IPv6 packet's destination IP address.
37963 +   \param[in]  ppa_buf Pointer to the packet buffer.
37964 +   \return destination IP address value.
37965 +   \note Provide anything required to put in remark section.
37966 +*/
37967 +  PPA_IPADDR ppa_get_ipv6_daddr(PPA_BUF *ppa_buf);
37968 +
37969 +
37970 +/*! \brief   Returns if the packet pointed to by ppa_buf is an IPv6 multicast packet.
37971 +   \param[in]  ppa_buf Pointer to the packet buffer.
37972 +   \return   This function returns the one of the following values: \n
37973 +                           - IFX_TRUE if the packet is an IPv6 multicast packet. \n
37974 +                           - IFX_FALSE otherwise. \n
37975 +   \note Provide anything required to put in remark section.
37976 +*/
37977 +  int32_t ppa_is_ipv6_multicast(PPA_BUF *ppa_buf);
37978 +
37979 +
37980 +/*! \brief   Returns if the packet pointed to by ppa_buf is an IPv6 fragment packet.
37981 +   \param[in]  ppa_buf Pointer to the packet buffer.
37982 +   \return   This function returns the one of the following values: \n
37983 +                           - IFX_TRUE if the packet is an IPv6 fragment packet. \n
37984 +                           - IFX_FALSE otherwise. \n
37985 +   \note Provide anything required to put in remark section.
37986 +*/
37987 +  uint32_t ppa_is_ipv6_fragment(PPA_BUF *ppa_buf);
37988 +
37989 +#endif /*CONFIG_IFX_PPA_IPv6_ENABLE*/
37990 +
37991 +
37992 +/*! \brief   return the judgement of IPv6 packet type check.
37993 +   \param[in]  ppa_buf Pointer to the packet buffer.
37994 +   \return   The function returns one of the following. \n
37995 +                     - IFX_TRUE, if the packet is an IPv6 packet. \n
37996 +                     - IFX_FALSE, if the packet is not an IPv6 packet.
37997 +   \note Provide anything required to put in remark section.
37998 +*/
37999 +  uint8_t ppa_is_pkt_ipv6(const PPA_BUF *ppa_buf);
38000 +
38001 +
38002 +/*! \brief   Get the PPA buffer IPv4 packet's transport protocol value.
38003 +   \param[in]  ppa_buf Pointer to the packet buffer.
38004 +   \return transport protocol value.
38005 +   \note Provide anything required to put in remark section.
38006 +*/
38007 +  uint8_t ppa_get_ip_l4_proto(PPA_BUF *ppa_buf);
38008 +
38009 +
38010 +/*! \brief   Get the PPA buffer IPv4 packet's Type of Service value.
38011 +   \param[in]  ppa_buf Pointer to the packet buffer.
38012 +   \return Type of Service value.
38013 +   \note Provide anything required to put in remark section.
38014 +*/
38015 +  uint8_t ppa_get_ip_tos(PPA_BUF *ppa_buf);
38016 +
38017 +
38018 +/*! \brief   Get the PPA buffer IPv4 packet's source IP address.
38019 +   \param[in]  ppa_buf Pointer to the packet buffer.
38020 +   \return source IP address value.
38021 +   \note Provide anything required to put in remark section.
38022 +*/
38023 +  PPA_IPADDR ppa_get_ip_saddr(PPA_BUF *ppa_buf);
38024 +
38025 +
38026 +/*! \brief   Get the PPA buffer IPv4 packet's destination IP address.
38027 +   \param[in]  ppa_buf Pointer to the packet buffer.
38028 +   \return destination IP address value.
38029 +   \note Provide anything required to put in remark section.
38030 +*/
38031 +  PPA_IPADDR ppa_get_ip_daddr(PPA_BUF *ppa_buf);
38032 +
38033 +
38034 +/*! \brief   Returns if the packet pointed to by ppa_buf is an IPv4 multicast packet.
38035 +   \param[in]  ppa_buf Pointer to the packet buffer.
38036 +   \return   This function returns the one of the following values: \n
38037 +                           - IFX_TRUE if the packet is an IPv4 multicast packet. \n
38038 +                           - IFX_FALSE otherwise. \n
38039 +   \note Provide anything required to put in remark section.
38040 +*/
38041 +  int32_t ppa_is_ip_multicast(PPA_BUF *ppa_buf);
38042 +
38043 +
38044 +/*! \brief   Returns if the packet pointed to by ppa_buf is an IPv4 fragment packet.
38045 +   \param[in]  ppa_buf Pointer to the packet buffer.
38046 +   \return   This function returns the one of the following values: \n
38047 +                           - IFX_TRUE if the packet is an IPv4 fragment packet. \n
38048 +                           - IFX_FALSE otherwise. \n
38049 +   \note Provide anything required to put in remark section.
38050 +*/
38051 +  uint32_t ppa_is_ip_fragment(PPA_BUF *ppa_buf);
38052 +
38053 +
38054 +/*! \brief   Turn the given IP to string and put it to the given buffer.
38055 +   \param[in]  ppa_ip the source ip address
38056 +   \param[in]  flag the flag of ipv6 or ipv4: 1--ipv6, 0-ipv4
38057 +   \param[out] strbuf contains the string format of IP ( the storage buffer should be allocated before calling the api).
38058 +   \return   return the point to the given buffer.
38059 +   \note Provide anything required to put in remark section.
38060 +*/
38061 +  int8_t *ppa_get_pkt_ip_string(PPA_IPADDR ppa_ip, uint32_t flag, int8_t *strbuf);
38062 +
38063 +
38064 +/*! \brief   Turn the given MAC address to string and put it to the given buffer.
38065 +   \param[in]  *mac point to MAC address buffer.
38066 +   \param[out] *strbuf contains the string format of MAC.
38067 +   \return   return the point to the given buffer.
38068 +   \note Provide anything required to put in remark section.
38069 +*/
38070 +  int8_t *ppa_get_pkt_mac_string(uint8_t *mac, int8_t *strbuf);
38071 +
38072 +
38073 +/*! \brief   return the length of IP address.
38074 +   \param[in]  ppa_buf Pointer to the packet buffer.
38075 +   \return   return the number of bytes of the length of IP address.
38076 +   \note Provide anything required to put in remark section.
38077 +*/
38078 +  uint32_t ppa_get_pkt_ip_len(PPA_BUF *ppa_buf);
38079 +
38080 +
38081 +
38082 +/*! \brief   Get the PPA buffer IP protocol
38083 +   \param[in]  buf Pointer to the packet buffer.
38084 +   \return The return value can be IP protocol value between 0-255. A value of 0
38085 +   \note Provide anything required to put in remark section.
38086 +*/
38087 +  uint8_t ppa_get_pkt_ip_proto(PPA_BUF *buf);
38088 +
38089 +
38090 +
38091 +/*! \brief   Get the PPA buffer IP Type of Service field.
38092 +   \param[in]  buf Pointer to the packet buffer.
38093 +   \return  The return value is IP header ToS value.
38094 +   \note
38095 +*/
38096 +  uint8_t ppa_get_pkt_ip_tos(PPA_BUF *buf);
38097 +
38098 +
38099 +
38100 +/*! \brief   Returns source IP address of the packet.
38101 +   \param[in]  buf Pointer to the Packet buffer.
38102 +   \return  The Source IP address of the packet.
38103 +   \note
38104 +*/
38105 +  PPA_IPADDR ppa_get_pkt_src_ip(PPA_BUF *buf);
38106 +
38107 +
38108 +
38109 +/*! \brief   Will return source IP address of a packet, it is enhancement of ppa_get_pkt_src_ip in the sense that it can be. nvoked from both Layer 2 and Layer 3. If the source IP address it multicast one it will return 0.
38110 +   \param[in]  buf Pointer to the packet buffer.
38111 +   \return  The Source IP address of the packet.
38112 +   \note
38113 +*/
38114 +  IPADDR ppa_get_pkt_src_ip2(PPA_BUF *buf);
38115 +
38116 +
38117 +
38118 +/*! \brief   Returns destination IP address of the packet.
38119 +   \param[in]  buf Pointer to the packet buffer.
38120 +   \return  The Destination IP address of the packet..
38121 +   \note
38122 +*/
38123 +  PPA_IPADDR ppa_get_pkt_dst_ip(PPA_BUF *buf);
38124 +
38125 +
38126 +/*! \brief   Returns source TCP/UDP port of the IP packet.
38127 +   \param[in]  ppa_buf Pointer to the packet buffer.
38128 +   \return TCP/UDP Source Port of the packet.
38129 +   \note
38130 +*/
38131 +  uint16_t ppa_get_pkt_src_port(PPA_BUF *ppa_buf);
38132 +
38133 +
38134 +/*! \brief   Returns destination TCP/UDP port of the packet.
38135 +   \param[in]  ppa_buf Pointer to the PPA packet buffer.
38136 +   \return TCP/UDP Destination Port of the packet.
38137 +   \note
38138 +*/
38139 +  uint16_t ppa_get_pkt_dst_port(PPA_BUF *ppa_buf);
38140 +
38141 +
38142 +/*! \brief   Get the Source MAC address of the packet as received by the router.
38143 +   \param[in]  ppa_buf Pointer to the PPA packet buffer.
38144 +   \param[out] mac  MAC address buffer in which the source MAC address is copied by the function.
38145 +   \return  This function does not return anything.
38146 +   \note   This API may not implemented on older PPA version.
38147 +*/
38148 +  void ppa_get_pkt_rx_src_mac_addr(PPA_BUF *ppa_buf, uint8_t mac[PPA_ETH_ALEN]);
38149 +
38150 +
38151 +/*! \brief   Get the Destination MAC address of the packet as received by the router.
38152 +   \param[in]  ppa_buf  Pointer to the PPA packet buffer.
38153 +   \param[out] mac  MAC address buffer in which the Destination MAC address is copied by the function.
38154 +   \return  This function does not return anything.
38155 +   \note   This API may not implemented on older PPA version.
38156 +*/
38157 +  void ppa_get_pkt_rx_dst_mac_addr(PPA_BUF *ppa_buf, uint8_t mac[PPA_ETH_ALEN]);
38158 +
38159 +
38160 +/*! \brief   Returns source (i.e. Received) interface of the packet at the router.
38161 +   \param[in]  ppa_buf Pointer to the PPA packet buffer.
38162 +   \return Pointer to the Source /Rx Interface of the packet. The following values can be returned.\n
38163 +                     - NULL on error
38164 +                     - Pointer to Rx interface of the packet
38165 +   \note   This API may not implemented on older PPA version.
38166 +*/
38167 +  PPA_NETIF *ppa_get_pkt_src_if(PPA_BUF *ppa_buf);
38168 +
38169 +
38170 +/*! \brief   Returns Destination (i.e. Tx) interface of the packet at the router (for packets forwarded at IP or bridge level).
38171 +   \param[in]  ppa_buf Pointer to the PPA packet buffer.
38172 +   \return Pointer to the Destination /Tx Interface of the packet. The following values can be returned.\n
38173 +                     - NULL on error
38174 +                     - Pointer to Rx interface of the packet
38175 +   \note   This API may not implemented on older PPA version.
38176 +*/
38177 +  PPA_NETIF *ppa_get_pkt_dst_if(PPA_BUF *ppa_buf);
38178 +
38179 +/*! \brief   Returns skb priority of the packet at the router (for packets forwarded at IP or bridge level).
38180 +   \param[in]  ppa_buf Pointer to the PPA packet buffer.
38181 +   \return Pointer to the Destination /Tx Interface of the packet. The following values can be returned.\n
38182 +                     - NULL on error
38183 +                     - Pointer to Rx interface of the packet
38184 +*/
38185 +uint32_t ppa_get_pkt_priority(PPA_BUF *ppa_buf);
38186 +
38187 +/*! \brief   set new skb priority of the packet: for test purpose only
38188 +   \param[in]  ppa_buf Pointer to the PPA packet buffer.
38189 +    \param[in]  new_pri new skb priority value
38190 +   \return new priority if sucessful. otherwise return -1;
38191 +*/
38192 +uint32_t ppa_set_pkt_priority(PPA_BUF *ppa_buf, uint32_t new_pri);
38193 +
38194 +
38195 +/*!
38196 +   \brief   get ppoe  mac address and session id
38197 +   \param[in]  netif Pointer to pppoe network interface.
38198 +   \param[out] *pa Pointer to pppoe addres.
38199 +   \return Pointer to the Destination /Tx Interface of the packet. The following values can be returned.\n
38200 +                     - NULL on error
38201 +                     - Pointer to Rx interface of the packet
38202 +   \note   This API may not implemented on older PPA version.
38203 +*/
38204 +  int32_t ppa_pppoe_get_pppoe_addr(PPA_NETIF *netif, struct pppoe_addr *pa);
38205 +
38206 +
38207 +
38208 +/*! \brief   Returns the PPPoE session Id  of the net interface structure.
38209 +   \param[in]  netif Pointer network interface structure.
38210 +   \return  The return value can be any one of the following:\n
38211 +                     - Non-zero value is PPPoE Session Id
38212 +                     - Zero indicates no valid PPPoE session.
38213 +   \note
38214 +*/
38215 +__u16 ppa_pppoe_get_pppoe_session_id(PPA_NETIF *netif);
38216 +
38217 +
38218 +/*! \brief   Returns the PPPoE session Id of the packet.
38219 +   \param[in]  ppa_buf Pointer to the packet buffer.
38220 +   \return  The return value can be any one of the following:\n
38221 +                     - Non-zero value is PPPoE Session Id. \n
38222 +                     - Zero indicates no valid PPPoE session i.e. not a PPPoE session packet.
38223 +   \note
38224 +*/
38225 +  __u16 ppa_get_pkt_pppoe_session_id(PPA_BUF *ppa_buf);
38226 +
38227 +
38228 +/*! \brief   get the pppoe's sub ethernet interface name
38229 +   \param[in]  netif Pointer to ppp network interface
38230 +   \param[out] pppoe_eth_ifname Provide buffer to store its sub ethernet interface name
38231 +   \return  The return value can be any one of the following:\n
38232 +                     - Non-zero fail to get its sub ethernet interface name \n
38233 +                     - Zero indicates succeed
38234 +   \note
38235 +*/
38236 +  int32_t ppa_pppoe_get_eth_netif(PPA_NETIF *netif, PPA_IFNAME pppoe_eth_ifname[PPA_IF_NAME_SIZE]);
38237 +
38238 +
38239 +
38240 +/*! \brief   This function returns the physical or underlying interface (Ethernet-like) for a PPPoE interface specified by netif..
38241 +   \param[in]  netif    Pointer to the network interface structure in the stack.
38242 +   \param[in]  ifname   Pointer to the network interface name.
38243 +   \param[out] phy_ifname   Interface name buffer in which the Physical interface name is copied by the function.
38244 +   \return  The return value can be any one of the following:\n
38245 +                   - IFX_SUCCESS, if PPPoE physical address retrieved ok
38246 +                   - IFX_FAILURE, on error
38247 +   \note
38248 +*/
38249 +  int32_t ppa_pppoe_get_physical_if(PPA_NETIF *netif, PPA_IFNAME *ifname, PPA_IFNAME phy_ifname[PPA_IF_NAME_SIZE]);
38250 +
38251 +
38252 +/*! \brief   check whether it is a ppp interface
38253 +   \param[in]  netif    Pointer to the network interface structure in the stack.
38254 +   \return  The return value can be any one of the following:\n
38255 +                   - IFX_SUCCESS, on success. \n
38256 +                   - IFX_FAILURE, on error.
38257 +   \note   This API may not implemented on older PPA version.
38258 +*/
38259 +  uint32_t ppa_check_is_ppp_netif(PPA_NETIF *netif);
38260 +
38261 +/*! \brief   check whether it is a pppoe interface
38262 +   \param[in]  netif    Pointer to the network interface structure in the stack.
38263 +   \return  The return value can be any one of the following:\n
38264 +                   - IFX_SUCCESS, on success. \n
38265 +                   - IFX_FAILURE, on error.
38266 +   \note   This API may not implemented on older PPA version.
38267 +*/
38268 +  uint32_t ppa_check_is_pppoe_netif(PPA_NETIF *netif);
38269 +
38270 +/*! \brief   get pppoe's destination mac address, ie, remote peer's mac address
38271 +   \param[in]  netif    Pointer to the network interface structure in the stack.
38272 +   \param[out] mac   provide buffer to store desnation mac address
38273 +   \return  The return value can be any one of the following:\n
38274 +                   - IFX_SUCCESS, on success. \n
38275 +                   - IFX_FAILURE, on error.
38276 +   \note   This API may not implemented on older PPA version.
38277 +*/
38278 +  int32_t ppa_pppoe_get_dst_mac(PPA_NETIF *netif , uint8_t mac[PPA_ETH_ALEN]);
38279 +
38280 +
38281 +/*! \brief   This function returns the destination MAC address to be used in the Ethernet frame when transmitted out of the router.
38282 +   \param[in]  ppa_buf Pointer to the packet buffer.
38283 +   \param[in]  p_session Pointer to the NAT connection tracking session to which the packet belongs. This parameter may not be required in the function implementation, for eg. on Linux 2.4 adaptation.
38284 +   \param[out] mac The destination MAC address for the specific packet is copied into this field.
38285 +   \return  The return value can be any one of the following: \n
38286 +                   - IFX_SUCCESS, if destination MAC address is retrieved ok \n
38287 +                   - IFX_FAILURE, on error
38288 +   \note
38289 +*/
38290 +  int32_t ppa_get_dst_mac(PPA_BUF *ppa_buf, PPA_SESSION *p_session, uint8_t mac[PPA_ETH_ALEN]);
38291 +
38292 +
38293 +
38294 +/*! \brief   Returns the pointer to network interface data structure in the stack for the specified interface name. For Linux, this is the netdevice structure pointer.
38295 +   \param[in]  ifname Pointer to the interface name.
38296 +   \return  The return value can be any one of the following: \n
38297 +                   - Pointer to network interface structure, on success. \n
38298 +                   - NULL on error.
38299 +   \note   This function needs to ensure that it has a handle / reference count to the network interface structure, so that the interface structure  cannot be deleted while the PPA has a reference to it. Please see the section Release Reference to network interface structure for the function to release the PPA's reference to the PPA_NETIF structure when done.
38300 +*/
38301 +  PPA_NETIF *ppa_get_netif(PPA_IFNAME *ifname);
38302 +
38303 +
38304 +/*! \brief   This function releases the reference to a PPA_NETIF structure obtained through the function ppa_get_netif.
38305 +   \param[in]  netif Pointer to the netif structure.
38306 +   \return   No return value.
38307 +   \note
38308 +*/
38309 +  void ppa_put_netif(PPA_NETIF *netif);
38310 +
38311 +
38312 +
38313 +/*! \brief   Get the MAC address of the specified interface of the router. It is valid for an Ethernet-like interface or a PPPoE interface bound to the former.
38314 +   \param[in]  netif  Pointer to the network interface structure.
38315 +   \param[out] mac  MAC address buffer in which the MAC address of the interface is copied by the function if its an Ethernet like interface.
38316 +   \return   No return value.
38317 +   \note  This API may not implemented on older PPA version.
38318 +*/
38319 +  int32_t ppa_get_netif_hwaddr(PPA_NETIF *netif, uint8_t mac[PPA_ETH_ALEN]);
38320 +
38321 +
38322 +
38323 + /*! \brief   Returns the pointer to the interface name for the specified netif structure.
38324 +   \param[in]  netif  Pointer to the network interface structure.
38325 +   \return The return value can be any one of the following: \n
38326 +                         - Pointer to interface name, on success. \n
38327 +                         - NULL on error.
38328 +   \note
38329 +*/
38330 + PPA_IFNAME *ppa_get_netif_name(PPA_NETIF *netif);
38331 +
38332 +
38333 +
38334 +
38335 + /*! \brief   Returns true if both the netif structure points to same physical interface.
38336 +   \param[in]  netif1  Pointer to the first network interface structure.
38337 +   \param[in]  netif2  Pointer to the second network interface structure.
38338 +   \return   Valid values are below. \n
38339 +                       - IFX_TRUE, if netif1 is same as netif2 interface \n
38340 +                       - IFX_FALSE, if interface are not equal \n
38341 +   \note
38342 +*/
38343 +uint32_t ppa_is_netif_equal(PPA_NETIF *netif1, PPA_NETIF *netif2);
38344 +
38345 +
38346 +
38347 +
38348 + /*! \brief   This function returns if the Network interface structure pointer corresponds to the interface name specified.
38349 +   \param[in]  netif  Pointer to the network interface structure.
38350 +   \param[in]  ifname  Pointer to the network interface name.
38351 +   \return   The function returns one of the following. \n
38352 +                     - IFX_TRUE, if the netif corresponds to the ifname. \n
38353 +                     - IFX_FALSE, if the netif is not for the ifname.
38354 +   \note This API may not implemented on older PPA version.
38355 +*/
38356 + uint32_t ppa_is_netif_name(PPA_NETIF *netif, PPA_IFNAME *ifname);
38357 +
38358 +
38359 +/*! \brief   This function checks if the interface name prefix specified applies for the interface name of the specified PPA_NETIF structure. For eg., eth0 and eth1 both have network prefix of eth (n=3).
38360 +   \param[in] netif  Pointer to the network interface structure.
38361 +   \param[in] ifname_prefix  Pointer to the network interface name prefix.
38362 +   \param[in] n  Number of bytes of the prefix to compare with the interface name of the netif.
38363 +   \return   The function returns one of the following. \n
38364 +                     - IFX_TRUE, if the netif corresponds to the ifname prefix. \n
38365 +                     - IFX_FALSE, if the netif is not matching the ifname prefix.
38366 +   \note This API may not implemented on older PPA version.
38367 +*/
38368 +
38369 +  uint32_t ppa_is_netif_name_prefix(PPA_NETIF *netif, PPA_IFNAME *ifname_prefix, int32_t n);
38370 +
38371 +
38372 +
38373 +/*! \brief   Get the Physical or underlying Interface for the interface specified by netif or ifname pointers. If netif is specified, it is used for the lookup, else ifname is used.
38374 +   \param[in]  netif  Pointer to the network interface structure for which physical interface needs to be determined.
38375 +   \param[in]  ifname  Pointer to the network interface name for which physical interface needs to be determined.
38376 +   \param[in] phy_ifname  Interface name buffer in which the Physical interface name is copied by the function.
38377 +   \return   This function returns the following values. \n
38378 +                        - IFX_SUCCESS, on success. \n
38379 +                        - IFX_FAILURE, on error. \n
38380 +   \note This API may not implemented on older PPA version.
38381 +*/
38382 +  int32_t ppa_get_physical_if(PPA_NETIF *netif, PPA_IFNAME *ifname, PPA_IFNAME phy_ifname[PPA_IF_NAME_SIZE]);
38383 +
38384 +
38385 +
38386 +/*! \brief   This function gives the vlan interface name specified by netif strucutre or ifname pointers. One of the two arguments needs to be specified in the function.
38387 +   \param[in]  netif  Pointer to the network interface structure for VLAN interface check is to be done.
38388 +   \param[in]  ifname  Pointer to the network interface name for which VLAN check is to be done.
38389 +   \param[in] vlan_ifname  Buffer where the vlan interface name is copied by the function.
38390 +   \return   The function returns one of the following. \n
38391 +                     - IFX_TRUE, if the interface exist. \n
38392 +                     - IFX_FALSE, if the interface doesn't exist.
38393 +   \note
38394 +*/
38395 +  int32_t ppa_get_underlying_vlan_if(PPA_NETIF *netif, PPA_IFNAME *ifname, PPA_IFNAME vlan_ifname[PPA_IF_NAME_SIZE]);
38396 +
38397 +
38398 +
38399 +/*! \brief   This function checks whether the interface specified by netif or ifname pointers is a VLAN interface. One of the two arguments needs to be specified in the function.
38400 +   \param[in]  netif  Pointer to the network interface structure for VLAN interface check is to be done.
38401 +   \param[in]  ifname  Pointer to the network interface name for which VLAN check is to be done.
38402 +   \return   This function returns the following values. \n
38403 +                      - IFX_SUCCESS, if the VLAN interface exist. \n
38404 +                      - IFX_FALSE, if the interface is does not exist.
38405 +   \note
38406 +*/
38407 +  int32_t ppa_if_is_vlan_if(PPA_NETIF *netif, PPA_IFNAME *ifname);
38408 +
38409 +
38410 +
38411 +/*! \brief   This function returns the physical or underlying interface (Ethernet-like) for a pseudo VLAN interface specified by netif structure or interface name.
38412 +   \param[in]  netif  Pointer to the VLAN net interface structure.
38413 +   \param[in]  ifname Pointer to the VLAN interface name for which underlying interface is to be determined
38414 +   \param[out] phy_ifname  Buffer where the physical/underlying interface is copied by the function for the VLAN interface ifname.
38415 +   \return   This function returns the following values. \n
38416 +                     - IFX_TRUE, if the interface is a VLAN interface \n
38417 +                     - IFX_FAILURE, if the interface is not a VLAN interface
38418 +   \note
38419 +*/
38420 +  int32_t ppa_vlan_get_underlying_if(PPA_NETIF *netif, PPA_IFNAME *ifname, PPA_IFNAME phy_ifname[PPA_IF_NAME_SIZE]);
38421 +
38422 +
38423 +
38424 +
38425 +/*! \brief   This function returns the physical or underlying interface (Ethernet-like) for a pseudo VLAN interface specified by netif structure or interface name.
38426 +   \param[in]  netif  Pointer to the VLAN network interface structure.
38427 +   \param[in]  ifname  Pointer to the VLAN interface name for which underlying interface is to be determined.
38428 +   \param[out] phy_ifname  Buffer where the physical/underlying interface is copied by the function for the VLAN interface.
38429 +   \return   This function returns the following values. \n
38430 +                       - IFX_SUCCESS, if the VLAN interface exist \n
38431 +                       - IFX_FAILURE, if the interface is does not exist\n
38432 +   \note
38433 +*/
38434 +  int32_t ppa_vlan_get_physical_if(PPA_NETIF *netif, PPA_IFNAME *ifname, PPA_IFNAME phy_ifname[PPA_IF_NAME_SIZE]);
38435 +
38436 +
38437 +
38438 +/*! \brief   This function returns the VLAN Id and tag info for a VLAN interface specified by netif. This includes the VLAN tag, 802.1P bits and the CFI bit. The caller will first determine if the network interface is a VLAN  interface before invoking this function.
38439 +   \param[in]  netif  Pointer to the network interface structure for which VLANId is to be returned.
38440 +   \return   This function returns the VLAN TCI (Tag control information).
38441 +   \note
38442 +*/
38443 +  uint32_t ppa_get_vlan_id(PPA_NETIF *netif);
38444 +
38445 +
38446 +
38447 +
38448 +/*! \brief   This function returns the TCI including priority and VLAN Id for a PPA buffer pointer by buf.
38449 +   \param[in]  buf  Pointer to PPA buffer.
38450 +   \return   This function returns the VLAN TCI (Tag control information).
38451 +   \note
38452 +*/
38453 + uint32_t ppa_get_vlan_tag(PPA_BUF *buf);
38454 +
38455 +
38456 +
38457 +/*! \brief   This function returns whether the interface specified by ifname or netif pointer is enslaved to a bridge, i.e. member of a bridge.
38458 +   \param[in]  ifname  Pointer to the network interface name for which bridge membership has to be determined.
38459 +   \param[in]  netif  Pointer to the network interface structure for which bridge membership is to be determined.
38460 +   \return   This function returns the one of the following values: \n
38461 +                    - IFX_TRUE, if the network interface is enslaved to a bridge. \n
38462 +                    - IFX_FALSE, if the network interface is not enslaved to a bridge.
38463 +   \note
38464 +*/
38465 +  int32_t ppa_is_netif_bridged(PPA_IFNAME *ifname, PPA_NETIF *netif);
38466 +
38467 +
38468 +  #ifdef NO_DOXY
38469 +  int32_t ppa_get_bridge_member_ifs(PPA_IFNAME *ifname, int *, PPA_IFNAME **);
38470 +  #endif
38471 +
38472 +/*! \brief   This function returns whether the interface specified by ifname or netif pointer is a bridge interface, i.e. other interfaces are enslaved to this bridge interface. For eg., br0 is a bridge interface in Linux which may have bridge members like eth0, nas0 etc.
38473 +   \param[in]  netif   Pointer to the network interface structure for which bridge interface check is to be done.
38474 +   \param[in]  ifname  Pointer to the network interface name for which bridge interface check is to be done.
38475 +   \return   This function returns the one of the following values: \n
38476 +                    - IFX_TRUE, if the network interface is a bridge interface/port. \n
38477 +                    - IFX_FALSE, if the network interface is not a bridge interface/port.
38478 +   \note
38479 +*/
38480 +  int32_t ppa_if_is_br_if(PPA_NETIF *netif, PPA_IFNAME *ifname);
38481 +
38482 +
38483 +/*! \brief   This function performs a bridge forwarding database lookup for the bridge specified by netif and returns the member interface on which the packet needs to be forwarded.
38484 +   \param[in]  netif  Pointer to the network interface structure for the bridge interface where destination lookup is to be performed.
38485 +   \param[in]  buf  Pointer to the packet buffer for the frame which has to be bridged (forwarded at Layer-2).
38486 +   \param[out] p_netif  Pointer to the bridge member network interface structure to which the packet needs to be forwarded.
38487 +   \return   This function returns the one of the following values: \n
38488 +                    - IFX_SUCCESS, if the lookup is successful in the bridge forwarding database. \n
38489 +                    - IFX_FAILURE, if the lookup is not successful.\n
38490 +   \note
38491 +*/
38492 +  int32_t ppa_get_br_dst_port(PPA_NETIF *netif, PPA_BUF *buf, PPA_NETIF **p_netif);
38493 +
38494 +
38495 +
38496 +/*! \brief   This function performs a bridge forwarding database lookup for the bridge specified by netif and returns the member interface on which the packet needs to be forwarded.
38497 +   \param[in]  netif  Pointer to the network interface structure for the bridge interface where destination lookup is to be performed.
38498 +   \param[in]  mac  Pointer to destination mac address.
38499 +   \param[out] p_netif  Pointer to the bridge member network interface structure to which the packet needs to be forwarded.
38500 +   \return   This function returns the one of the following values: \n
38501 +                       - IFX_SUCCESS, if the lookup is successful in the bridge forwarding database. \n
38502 +                       - IFX_FAILURE, if the lookup is not successful.
38503 +\note
38504 +*/
38505 +  int32_t ppa_get_br_dst_port_with_mac(PPA_NETIF *netif, uint8_t mac[PPA_ETH_ALEN], PPA_NETIF **p_netif);
38506 +
38507 +
38508 +/*! \brief   This function returns the PPA ATM VC structure for the EoATM (RFC 2684 Ethernet over ATM) interface specified by netif.
38509 +   \param[in] netif  Pointer to the network interface structure for the bridge interface where destination lookup is to be performed.
38510 +   \param[in] pvcc  Pointer to the pointer to PPA_VCC structure which is set to the VC associated with the EoATM interface specified by netif.
38511 +   \return   This function returns the one of the following values: \n
38512 +                         - IFX_SUCCESS, if the VCC structure is found for the EoATM interface \n
38513 +                         - IFX_FAILURE, on error
38514 +\note
38515 +*/
38516 +  int32_t ppa_br2684_get_vcc(PPA_NETIF *netif, PPA_VCC **pvcc);
38517 +
38518 +
38519 +
38520 +
38521 + /*! \brief   This function checks if the interface specified by netif or ifname pointers is an EoATM interface as per RFC2684. The interface will be specified by passing one of netif and ifname in the call.
38522 +   \param[in] netif   Pointer to the network interface structure for the EoATM check is to be performed.
38523 +   \param[in] ifname  Pointer to the interface name for which the EoATM check is to be performed.
38524 +   \return   This function returns the one of the following values: \n
38525 +                       - IFX_TRUE, if the interface is an EoATM interface. \n
38526 +                       - IFX_FALSE, if the interface is not an EoATM interface. \n
38527 +\note
38528 +*/
38529 +int32_t ppa_if_is_br2684(PPA_NETIF *netif, PPA_IFNAME *ifname);
38530 +
38531 +/*! \brief   This function checks if the interface specified by netif or ifname pointers is bridged or routed encapsulaton.
38532 +   \param[in] netif   Pointer to the network interface structure for the check is to be performed.
38533 +   \param[in] ifname  Pointer to the interface name for which the check is to be performed.
38534 +   \return   This function returns the one of the following values: \n
38535 +                       - IFX_SUCCESS,  Interface is enabled with IP encapsulation. \n
38536 +                       - IFX_FAILURE, Error.
38537 +\note
38538 +*/
38539 +int32_t ppa_if_is_ipoa(PPA_NETIF *netif, PPA_IFNAME *ifname);
38540 +
38541 +
38542 +
38543 +/*! \brief   This function returns the PPA ATM VC structure for the PPPoA (RFC 2364 PPP over AAL5) interface specified by netif.
38544 +   \param[in] netif      Pointer to the network interface structure for the bridge interface where destination lookup is to be performed.
38545 +   \param[out] patmvcc  Pointer to the pointer to PPA_VCC structure which is set to the VC associated with the PPPoATM interface specified by netif.
38546 +   \return   This function returns the one of the following values: \n
38547 +                         - IFX_SUCCESS, if the VCC structure is found for the PPPoATM interface. \n
38548 +                         - IFX_FAILURE, on error.
38549 +\note
38550 +*/
38551 +int32_t ppa_pppoa_get_vcc(PPA_NETIF *netif, PPA_VCC **patmvcc);
38552 +
38553 +
38554 +/*! \brief   check whether it is a pppoa session.
38555 +   \param[in] netif   Pointer to the interface's netif
38556 +   \param[in] ifname   Pointer to interface name
38557 +   \return   This function returns the one of the following values: \n
38558 +                     - IFX_TRUE if the two session pointers are the same. \n
38559 +                     - IFX_FALSE if the two session pointers point to different sessions. \n
38560 +    \note, one of netif and ifname should be not NULL.
38561 +*/
38562 +  int32_t ppa_if_is_pppoa(PPA_NETIF *netif, PPA_IFNAME *ifname);
38563 +
38564 +
38565 +/*! \brief   Returns true if the two sessions are the same.
38566 +   \param[in] p_session1   Pointer to the PPA session 1.
38567 +   \param[in] p_session2   Pointer to the PPA session 2.
38568 +   \return   This function returns the one of the following values: \n
38569 +                     - IFX_TRUE if the two session pointers are the same. \n
38570 +                     - IFX_FALSE if the two session pointers point to different sessions. \n
38571 +\note
38572 +*/
38573 +  uint32_t ppa_is_session_equal(PPA_SESSION *p_session1, PPA_SESSION *p_session2);
38574 +
38575 +
38576 +
38577 +/*! \brief   Get the Stack session Helper function for connection tracking. Such helper functions exist when a Connection tracking / SPI logic for the application protocol of that session. Examples are FTP control session, SIP signalling session etc.
38578 +   \param[in] p_session   Pointer to the PPA Session.
38579 +   \return   This function returns the one of the following values: \n
38580 +                       - Pointer to the session helper function as an uint32_t if helper exists. \n
38581 +                       - NULL otherwise. \n
38582 +   \note    The exact pointer of the session helper function is not of interest to PPA. Adaptations may just return IFX_TRUE if session has helper function, and return IFX_FALSE otherwise.
38583 +*/
38584 +  uint32_t ppa_get_session_helper(PPA_SESSION *p_session);
38585 +
38586 +
38587 +
38588 +/*! \brief   Is the PPA session pointing to a special session which needs "slow path" handling due to protocol processing requirements of connection tracking, NAT or by any other criteria. Examples are  FTP control session, SIP signalling session etc.The API can check the session based on either a PPA buffer pointer or a PPA session pointer.
38589 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38590 +   \param[in] p_session  Pointer to the PPA Session.
38591 +   \return   This function returns the one of the following values: \n
38592 +                           - IFX_TRUE if the session is a special session. \n
38593 +                           - IFX_FALSE otherwise\note. \n
38594 +   \note
38595 +*/
38596 +  uint32_t ppa_check_is_special_session(PPA_BUF *ppa_buf, PPA_SESSION *p_session);
38597 +
38598 +
38599 +
38600 +/*! \brief   Returns if the packet pointed to by ppa_buf is a fragmented IP datagram.
38601 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38602 +   \return   This function returns the one of the following values: \n
38603 +                      - IFX_TRUE if packet is fragment of an IP datagram. \n
38604 +                      - IFX_FALSE if the packet is a non-fragmented IP datagram. \n
38605 +   \note
38606 +*/
38607 +  uint32_t ppa_is_pkt_fragment(PPA_BUF *ppa_buf);
38608 +
38609 +
38610 +
38611 +/*! \brief   Returns if the packet pointed to by ppa_buf is addressed to the host (i.e. terminated inside the router).
38612 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38613 +   \return   This function returns the one of the following values: \n
38614 +                      - IFX_TRUE if packet is addressed to host, i.e. for host output. \n
38615 +                      - IFX_FALSE if the packet is to be forwarded out of the router. \n
38616 +   \note
38617 +*/
38618 +  int32_t ppa_is_pkt_host_output(PPA_BUF *ppa_buf);
38619 +
38620 +
38621 +
38622 +/*! \brief   Returns if the packet pointed to by ppa_buf is a broadcast packet.
38623 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38624 +   \return   This function returns the one of the following values: \n
38625 +                       - IFX_TRUE if packet is a broadcast packet. \n
38626 +                       - IFX_FALSE if the packet is not a broadcast packet. \n
38627 +  \note
38628 +*/
38629 +  int32_t ppa_is_pkt_broadcast(PPA_BUF *ppa_buf);
38630 +
38631 +
38632 +
38633 +/*! \brief   Returns if the packet pointed to by ppa_buf is a multicast packet.
38634 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38635 +   \return   This function returns the one of the following values: \n
38636 +                           - IFX_TRUE if the packet is a multicast packet. \n
38637 +                           - IFX_FALSE otherwise. \n
38638 +  \note
38639 +*/
38640 +  int32_t ppa_is_pkt_multicast(PPA_BUF *ppa_buf);
38641 +
38642 +
38643 +
38644 +/*! \brief   Returns if the packet pointed to by ppa_buf is a loopback packet, i.e. output to a loopback interface in the router (and not transmitted out of the router external interfaces).
38645 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38646 +   \return   This function returns the one of the following values: \n
38647 +                           - IFX_TRUE if packet is a loopback packet.  \n
38648 +                           - IFX_FALSE if the packet is not a loopback packet \n
38649 +   \note
38650 +*/
38651 +  int32_t ppa_is_pkt_loopback(PPA_BUF *ppa_buf);
38652 +
38653 +
38654 +
38655 +/*! \brief   Returns if the packet pointed to by ppa_buf is for local delivery, i.e. ingress packet delivered to Layer-4 and above)..
38656 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38657 +   \return   This function returns the one of the following values: \n
38658 +                      - IFX_TRUE if packet is for local delivery to Layer-4 and above. \n
38659 +                      - IFX_FALSE if the packet is not a local delivery packet. \n
38660 +   \note
38661 +*/
38662 +  int32_t ppa_is_pkt_local(PPA_BUF *ppa_buf);
38663 +
38664 +
38665 +
38666 + /*! \brief   Returns if the packet pointed to by ppa_buf is routed, i.e. forwarded at IP layer.
38667 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38668 +   \return   This function returns the one of the following values: \n
38669 +                         - IFX_TRUE if packet is forwarded at IP layer. \n
38670 +                         - IFX_FALSE if the packet is not forwarded at IP layer \n
38671 +   \note
38672 +*/
38673 + int32_t ppa_is_pkt_routing(PPA_BUF *ppa_buf);
38674 +
38675 +
38676 +
38677 +/*! \brief   Returns if the packet pointed to by ppa_buf is multicast routed.
38678 +   \param[in] ppa_buf    Pointer to the PPA Buffer.
38679 +   \return   This function returns the one of the following values: \n
38680 +                        - IFX_TRUE if packet is multicast forwarded at IP layer. \n
38681 +                        - IFX_FALSE if the packet is not multicast forwarded at IP layer. \n
38682 +   \note
38683 +*/
38684 +  int32_t ppa_is_pkt_mc_routing(PPA_BUF *ppa_buf);
38685 +
38686 +
38687 +
38688 + /*! \brief   Returns true if tcp connection state is established for a PPA session.
38689 +   \param[in] p_session  Pointer to ppa connection tracking session data structure.
38690 +   \return   This function returns the one of the following values: \n
38691 +                      - IFX_TRUE if TCP connection state is established after SYN from server. \n
38692 +                      - IFX_FALSE if TCP connection is not established completely. \n
38693 +   \note
38694 +*/
38695 + int32_t ppa_is_tcp_established(PPA_SESSION *p_session);
38696 +
38697 +
38698 + /*! \brief   check whether the TCP session is open or not.
38699 +   \param[in] p_session  Pointer to ppa connection tracking session data structure.
38700 +   \return   This function returns the one of the following values: \n
38701 +                      - 1 if the tcp state is not TIME_WAIT or error
38702 +                      - otherwise, return 0
38703 +   \note
38704 +*/
38705 + int32_t ppa_is_tcp_open(PPA_SESSION *p_session);
38706 +
38707 +
38708 +
38709 +/*! \brief   Initialize a lock for synchronization.
38710 +    \param[in] p_lock  Pointer to the PPA lock variable which is allocated by the caller.
38711 +    \return   This function returns the one of the following values: \n
38712 +                      - IFX_SUCCESS, if PPA Lock initialization is success. \n
38713 +                      - IFX_FAILURE, if the PPA Lock initialization fails.  \n
38714 +    \note
38715 +*/
38716 +  int32_t ppa_lock_init(PPA_LOCK *p_lock);
38717 +
38718 +/*! \brief   Get or Acquire a PPA lock for synchronization.
38719 +    \param[in] p_lock  Pointer to the PPA lock variable which has been already initialized by the caller.
38720 +    \return   No value returned.
38721 +    \note
38722 +*/
38723 +  void ppa_lock_get(PPA_LOCK *p_lock);
38724 +
38725 +
38726 +/*! \brief   Release a PPA Lock acquired for synchronization.
38727 +    \param[in] p_lock  Pointer to the PPA lock variable which is to be released by the caller..
38728 +    \return    No valure returned.
38729 +    \note
38730 +*/
38731 +  void ppa_lock_release(PPA_LOCK *p_lock);
38732 +
38733 +
38734 +/*! \brief   Destroy a PPA lock created with the ppa_lock_init API
38735 +    \param[in] p_lock  Pointer to the PPA lock variable which is allocated by the caller.
38736 +    \return   No valure returned.
38737 +    \note
38738 +*/
38739 +  void ppa_lock_destroy(PPA_LOCK *p_lock);
38740 +
38741 +
38742 +/*! \brief   Disable interrupt processing to protect certain PPA critical regions and save current interrupt state to a global variable in the AL.
38743 +    \return   No valure returned.
38744 +    \note
38745 +*/
38746 +uint32_t ppa_disable_int(void);
38747 +
38748 +
38749 +/*! \brief   Enable interrupt processing to protect certain PPA critical regions. This must actually restore interrupt status from the last ppa_disable_int call.
38750 +    \param[in]  flag   Interrupt status flag.
38751 +    \return   No valure returned.
38752 +    \note
38753 +*/
38754 +void ppa_enable_int(uint32_t flag);
38755 +
38756 +
38757 +/*! \brief   This function dynamically allocates memory for PPA use.
38758 +    \param[in]  size   Specifies the number of bytes to be allocated.
38759 +    \return  The return value is one of the following: \n
38760 +                    - Non-NULL value, if memory allocation is successful. \n
38761 +                    - NULL, if the PPA Lock initialization fails.  \n
38762 +    \note
38763 +*/
38764 +  void *ppa_malloc(uint32_t size);
38765 +
38766 +/*! \brief   This function frees dynamically allocated memory.
38767 +    \param[in] buff Pointer to buffer allocated by ppa_malloc routine, which needs to be freed.
38768 +    \return   The return value is one of the following: \n
38769 +                           - IFX_SUCCESS, if memory free is successful. \n
38770 +                           - IFX_FAILURE, if the memory free operation fails. \n
38771 +    \note
38772 +*/
38773 +  int32_t ppa_free(void *buff);
38774 +
38775 +
38776 +
38777 +  /*! \brief   This function dynamically allocates memory for a cache of objects of a fixed size for PPA use.
38778 +    \param[in] name   Specifies the name of the memory cache as a string.
38779 +    \param[in]  size    Specifies the object size in bytes for the memory cache to be created.
38780 +    \param[out] pp_cache  Pointer to pointer to the memory cache to be created. *pp_cache is set by the function.
38781 +    \return   The return value is one of the following: \n
38782 +                           - IFX_SUCCESS value, if memory cache creation is successful. \n
38783 +                           - IFX_FAILURE, if the memory cache creation fails. \n
38784 +    \note
38785 +*/int32_t ppa_mem_cache_create(const char *name, uint32_t size, PPA_MEM_CACHE **pp_cache);
38786 +
38787 +
38788 +  /*! \brief   This function frees (or destroys) dynamically created memory cache using ppa_mem_cache_create API.
38789 +    \param[in] p_cache  Pointer to memory cache created by ppa_mem_cache_create routine, which needs to be destroyed.
38790 +    \return   The return value is one of the following: \n
38791 +                           - IFX_SUCCESS, if memory cache is destroyed. \n
38792 +                           - IFX_FAILURE, if the memory cache free operation fails \n
38793 +    \note
38794 +*/
38795 +int32_t ppa_mem_cache_destroy(PPA_MEM_CACHE *p_cache);
38796 +
38797 +
38798 +/*! \brief   This function allocates a memory cache object from the specified memory cache created using ppa_mem_cache_create API.
38799 +    \param[in] p_cache Pointer to memory cache created by ppa_mem_cache_create routine, to which an object needs to be freed.
38800 +    \return   No return value.
38801 +    \note
38802 +*/
38803 +  void *ppa_mem_cache_alloc(PPA_MEM_CACHE *p_cache);
38804 +
38805 +
38806 +/*! \brief   This function frees (or returns) allocated memory cache object using ppa_mem_cache_alloc API back to the memory cache pool.
38807 +    \param[in] buf  Pointer to memory cache object allocated from memory cache pointed to by p_cache pointer.
38808 +    \param[in] p_cache  Pointer to memory cache created by ppa_mem_cache_create routine, which needs to be destroyed.
38809 +    \return   The return value is one of the following:  \n
38810 +                         - IFX_SUCCESS, if memory cache is destroyed. \n
38811 +                         - IFX_FAILURE, if the memory cache free operation fails. \n
38812 +    \note
38813 +*/
38814 +void ppa_mem_cache_free(void *buf, PPA_MEM_CACHE *p_cache);
38815 +
38816 +
38817 +/*! \brief   This function does a byte copy from source buffer to destination buffer for the specified number of bytes.
38818 +    \param[in] dst  Pointer to destination buffer to copy to.
38819 +    \param[in] src  Pointer to source buffer to copy from.
38820 +       \param[in]  count Specifies the number of bytes to copy.
38821 +    \return   No return value.
38822 +    \note
38823 +*/
38824 +  void ppa_memcpy(void *dst, const void *src, uint32_t count);
38825 +
38826 +
38827 +  /*! \brief   This function does a byte set to destination buffer with the specified fill byte for the specified number of bytes..
38828 +    \param[in] dst      Pointer to destination buffer to set bytes.
38829 +    \param[in]  fillbyte  Byte value to fill in the destination buffer.
38830 +       \param[in]  count Specifies the number of bytes to set to fillbyte.
38831 +    \return   No return value.
38832 +    \note
38833 +*/
38834 +  void ppa_memset(void *dst, uint32_t fillbyte, uint32_t count);
38835 +
38836 +  /*! \brief   This function compares  the memory areas buff1 and buff2 for specified number of bytes.
38837 +    \param[in] buff1  Pointer to destination first buffer.
38838 +    \param[in] buff2  Pointer to source second buffer.
38839 +       \param[in]   count Specifies the number of bytes to compare.
38840 +    \return  Returns an integer less than, equal to, or greater than zero if the first n bytes of buff1 is found, respectively, to be less than, to match, or be greater than the first n bytes of buff2.
38841 +    \note
38842 +*/
38843 +  int ppa_memcmp(const void *buff1, const void *buff2, size_t count);
38844 +
38845 +/*! \brief   This function initializes the PPA_TIMER structure and fills in the callback function which is to be invoked by the timer facility when the timer expires. The PPA timer facility is a "one-shot" timer and not a periodic one.
38846 +    \param[in] p_timer  Pointer to the PPA_TIMER structure allocated by caller.
38847 +    \param[in]  callback  Timer callback function that is invoked when the timer expires.
38848 +       \return  The function returns one of the following values: \n
38849 +                        - IFX_SUCCESS, on success. \n
38850 +                        - IFX_FAILURE, on error. \n
38851 +    \note
38852 +*/
38853 +int32_t ppa_timer_init(PPA_TIMER *p_timer, void (*callback)(unsigned long));
38854 +
38855 +/*! \brief   This function adds or installs a timer with the specified timer interval.
38856 +    \param[in] p_timer  Pointer to the initialized PPA_TIMER structure to be installed.
38857 +    \param[in]  timeout_in_sec   Timer expiry interval in seconds after which the one-shot timer will fire.
38858 +       \return  The function returns one of the following values: \n
38859 +                        - IFX_SUCCESS, on success. \n
38860 +                        - IFX_FAILURE, on error. \n
38861 +    \note
38862 +*/
38863 +int32_t ppa_timer_add(PPA_TIMER *p_timer, uint32_t timeout_in_sec);
38864 +
38865 +
38866 +/*! \brief   This function deletes an install timer which has not yet expired.
38867 +    \param[in] p_timer  Pointer to the installed PPA_TIMER structure to be deleted.
38868 +       \return  The function returns one of the following values: \n
38869 +                        - IFX_SUCCESS, on successful deletion of the timer. \n
38870 +                        - IFX_FAILURE, on error (for eg., timer already expired, or invalid timer pointer). \n
38871 +    \note
38872 +*/
38873 +void ppa_timer_del(PPA_TIMER *p_timer);
38874 +
38875 +
38876 +/*! \brief   This function adds or installs a timer with the specified timer interval.
38877 +       \return  The function returns the following value: \n
38878 +                           - Current time in 10 milliseconds resolution.
38879 +    \note
38880 +*/
38881 +  uint32_t ppa_get_time_in_10msec(void);
38882 +
38883 +/*! \brief   This function returns the current time of the system in seconds. It can be the time since reboot of the system, or an absolute time wrt NTP synced world time. PPA uses this function for timing intervals or periods.
38884 +       \return  The function returns the following values: \n
38885 +                           - Current time in seconds \n
38886 +    \note
38887 +*/
38888 +  uint32_t ppa_get_time_in_sec(void);
38889 +
38890 +
38891 +/*! \brief   Read atomic variable.
38892 +    \param[in] v  Pointer to the PPA atomic variable which is to be read.
38893 +       \return  No return value.
38894 +    \note
38895 +*/
38896 +  int32_t ppa_atomic_read(PPA_ATOMIC *v);
38897 +
38898 +/*! \brief   Initialize the PPA atomic variable to specified value.
38899 +    \param[in]  v  Pointer to the PPA atomic variable which is to be initalized.
38900 +       \param[in]  i  Intended value to be set for atomic variable p_atomic.
38901 +       \return  No return value.
38902 +    \note
38903 +*/
38904 +  void ppa_atomic_set(PPA_ATOMIC *v, int32_t i);
38905 +
38906 +/*! \brief   Atomic Increment of variable.
38907 +    \param[in] v  Pointer to the PPA atomic variable which is to be incremented.
38908 +       \return  No return value.
38909 +    \note
38910 +*/
38911 +  int32_t ppa_atomic_inc(PPA_ATOMIC *v);
38912 +
38913 +/*! \brief   Atomic decrement of variable.
38914 +    \param[in] v  Pointer to the PPA atomic variable which is to be decremented.
38915 +       \return  No return value.
38916 +    \note
38917 +*/
38918 +int32_t ppa_atomic_dec(PPA_ATOMIC *v);
38919 +
38920 +/*! \brief   Used to perform buffer cloning.
38921 +    \param[in] ppa_buf  Pointer to ppa buffer.
38922 +       \param[in] flags   Reserved for future use.
38923 +       \return The return value is the pointer to cloned PPA buffer structure.
38924 +    \note
38925 +*/
38926 +  PPA_BUF *ppa_buf_clone(PPA_BUF *ppa_buf, uint32_t flags);
38927 +
38928 +
38929 +
38930 +/*! \brief   Used to check if the buffer is cloned.
38931 +    \param[in] ppa_buf  Pointer to ppa buffer.
38932 +       \return  The return value is IFX_TRUE if the buffer is cloned and IFX_FLASE otherwise.
38933 +    \note
38934 +*/
38935 +int32_t ppa_buf_cloned(PPA_BUF *ppa_buf);
38936 +
38937 +
38938 +/*! \brief   get ppa prevous buffer
38939 +    \param[in] ppa_buf  Pointer to ppa buffer.
38940 +    \return return the prevois buffer
38941 +    \note
38942 +*/
38943 +  PPA_BUF *ppa_buf_get_prev(PPA_BUF *ppa_buf);
38944 +
38945 +/*! \brief   get ppa next buffer
38946 +    \param[in] ppa_buf  Pointer to ppa buffer.
38947 +    \return return the next buffer
38948 +    \note
38949 +*/
38950 +  PPA_BUF *ppa_buf_get_next(PPA_BUF *ppa_buf);
38951 +
38952 +/*! \brief   free ppa buffer
38953 +    \param[in] ppa_buf  Pointer to ppa buffer .
38954 +    \note
38955 +*/
38956 +  void ppa_buf_free(PPA_BUF *ppa_buf);
38957 +
38958 +/*! \brief   copy data from username to kernel
38959 +    \param[out] to  destination buffer
38960 +    \param[in] from  source buffer
38961 +    \param[in] n  bytes to copy
38962 +    \note
38963 +*/
38964 +  uint32_t ppa_copy_from_user(void *to, const void PPA_USER  *from, uint32_t  n);
38965 +
38966 +/*! \brief   copy data from kernel to username
38967 +    \param[out] to  destination buffer
38968 +    \param[in] from  source buffer
38969 +    \param[in] n  bytes to copy
38970 +    \note
38971 +*/
38972 +  uint32_t ppa_copy_to_user(void PPA_USER *to, const void *from, uint32_t  n);
38973 +
38974 +/*! \brief   copy string, like strcpy
38975 +    \param[out] dest  destination buffer
38976 +    \param[in] src  source buffer
38977 +    \note
38978 +*/
38979 +  uint8_t *ppa_strcpy(uint8_t *dest, const uint8_t *src);
38980 +
38981 +/*! \brief   copy string, like strncpy
38982 +    \param[out] dest  destination buffer
38983 +    \param[in] src  source buffer
38984 +    \param[in] n maximum bytes to copy
38985 +    \note
38986 +*/
38987 +  uint8_t *ppa_strncpy(uint8_t *dest, const uint8_t *src, PPA_SIZE_T n);
38988 +
38989 +/*! \brief   get string length, like strlen
38990 +    \param[in] s string buffer
38991 +    \return return the string length
38992 +    \note
38993 +*/
38994 +  PPA_SIZE_T  ppa_strlen(const uint8_t *s);
38995 +
38996 +/*! \brief   shrink cache buffer. in linux, it is kmem_cache_shrink
38997 +    \param[in] p_cache Pointer to cache buffer
38998 +    \return return the string length
38999 +    \note
39000 +*/
39001 +  int32_t ppa_kmem_cache_shrink(PPA_MEM_CACHE *p_cache);
39002 +
39003 +/*! \brief   lookup symble. In linux, it is kallsyms_lookup
39004 +    \note
39005 +*/
39006 +  const uint8_t *ppa_kallsyms_lookup(uint32_t addr, uint32_t *symbolsize, uint32_t *offset, uint8_t **modname, uint8_t *namebuf);
39007 +
39008 +/*! \brief   register network device, in linux, it is register_netdev
39009 +    \param[in] dev pointer to network device
39010 +    \return
39011 +    \note
39012 +*/
39013 +  int32_t ppa_register_netdev(PPA_NETIF *dev);
39014 +
39015 +/*! \brief   unregister network device, in linux, it is unregister_netdev
39016 +    \param[in] dev pointer to network device
39017 +    \return
39018 +    \note
39019 +*/
39020 +  void ppa_unregister_netdev(PPA_NETIF *dev);
39021 +
39022 +/*! \brief   register char devide, in linux, it is register_chrdev
39023 +    \param[in]  major Character device major version
39024 +    \param[in]  name  Character device name
39025 +    \param[in]  fops  Character device operation pointer
39026 +    \return
39027 +    \note
39028 +*/
39029 +  int32_t ppa_register_chrdev(int32_t  major, const uint8_t *name, PPA_FILE_OPERATIONS  *fops);
39030 +
39031 +/*! \brief   unregister char devide, in linux, it is unregister_chrdev
39032 +    \param[in]  major char device major version
39033 +    \param[in]  name char device name
39034 +    \return
39035 +    \note
39036 +*/
39037 +  void ppa_unregister_chrdev(int32_t  major, const uint8_t *name);
39038 +
39039 +/*! \brief  format a string to buffer, in linux, it is snprintf
39040 +    \return
39041 +    \note
39042 +*/
39043 +  int ppa_snprintf(uint8_t* buf, size_t size, const uint8_t *fmt, ...);
39044 +
39045 +/*! \brief  format a string to buffer, in linux, it is sprintf
39046 +    \return
39047 +    \note
39048 +*/
39049 +  int ppa_sprintf(uint8_t * buf, const uint8_t *fmt, ...);
39050 +
39051 +/*! \brief  get ioctl type, in linux, it is _IOC_TYPE
39052 +    \return
39053 +    \note
39054 +*/
39055 +  uint32_t ppa_ioc_type(uint32_t);
39056 +
39057 +/*! \brief  get ioctl nr, in linux, it is _IOC_NR
39058 +    \return
39059 +    \note
39060 +*/
39061 +  uint32_t ppa_ioc_nr(uint32_t);
39062 +
39063 +/*! \brief  get ioctl dir, in linux, it is _IOC_DIR
39064 +    \return
39065 +    \note
39066 +*/
39067 +  uint32_t ppa_ioc_dir(uint32_t);
39068 +
39069 +/*! \brief  get ioctl read flag, in linux, it is _IOC_READ
39070 +    \return
39071 +    \note
39072 +*/
39073 +  uint32_t ppa_ioc_read(void);
39074 +
39075 +/*! \brief  get ioctl write flag, in linux, it is _IOC_WRITE
39076 +    \return
39077 +    \note
39078 +*/
39079 +  uint32_t ppa_ioc_write(void);
39080 +
39081 +/*! \brief  get ioctl size, in linux, it is _IOC_SIZE
39082 +    \return
39083 +    \note
39084 +*/
39085 +  uint32_t ppa_ioc_size(uint32_t);
39086 +
39087 +/*! \brief  check ioctl access right, in linux, it is access_ok
39088 +    \return
39089 +    \note
39090 +*/
39091 +  uint32_t ppa_ioc_access_ok(uint32_t type, uint32_t addr, uint32_t size);
39092 +
39093 +/*! \brief  get ioctl verify write flag, in linux it is VERIFY_WRITE
39094 +    \return
39095 +    \note
39096 +*/
39097 +  uint32_t ppa_ioc_verify_write(void);
39098 +
39099 +/*! \brief  get ioctl verify read flag, in linux it is VERIFY_READ
39100 +    \return
39101 +    \note
39102 +*/
39103 +  uint32_t ppa_ioc_verify_read(void);
39104 +
39105 +/*! \brief  print format string, in linux it is printk
39106 +    \return
39107 +    \note
39108 +*/
39109 +  int32_t ppa_printk(const char *fmt, ...);
39110 +
39111 +/*! \brief  get egress qos mask
39112 +    \param dev pointer to net device structure.
39113 +       \param buf pointer to buffer.
39114 +    \return
39115 +    \note
39116 +*/
39117 +  uint16_t ppa_vlan_dev_get_egress_qos_mask(PPA_NETIF *dev, PPA_BUF *buf);
39118 +
39119 +#endif  //  __KERNEL__
39120 +/* @} */
39121 +
39122 +
39123 +#endif  //  __IFX_PPA_STACK_AL_H__20081103_1153__
39124 diff --git a/include/net/ipv6.h b/include/net/ipv6.h
39125 index e4170a2..503c16f 100644
39126 --- a/include/net/ipv6.h
39127 +++ b/include/net/ipv6.h
39128 @@ -299,6 +299,11 @@ static inline int ipv6_addr_cmp(const struct in6_addr *a1, const struct in6_addr
39129         return memcmp(a1, a2, sizeof(struct in6_addr));
39130  }
39131
39132 +static inline void ipv6_addr_copy(struct in6_addr *a1, const struct in6_addr *a2)
39133 +{
39134 +       memcpy(a1, a2, sizeof(struct in6_addr));
39135 +}
39136 +
39137  static inline int
39138  ipv6_masked_addr_cmp(const struct in6_addr *a1, const struct in6_addr *m,
39139                      const struct in6_addr *a2)
39140 diff --git a/include/switch_api/AR9.h b/include/switch_api/AR9.h
39141 new file mode 100644
39142 index 0000000..7cf8d3e
39143 --- /dev/null
39144 +++ b/include/switch_api/AR9.h
39145 @@ -0,0 +1,4342 @@
39146 +/****************************************************************************
39147 +                              Copyright (c) 2010
39148 +                            Lantiq Deutschland GmbH
39149 +                     Am Campeon 3; 85579 Neubiberg, Germany
39150 +
39151 +  For licensing information, see the file 'LICENSE' in the root folder of
39152 +  this software module.
39153 +
39154 + *****************************************************************************/
39155 +
39156 +#ifndef _AR9_H
39157 +#define _AR9_H
39158 +/* -------------------------------------------------------------------------- */
39159 +/* Register: 'Port Status Register' */
39160 +/* Bit: 'P1FCS' */
39161 +/* Description: 'Port 1 Flow Control Status' */
39162 +#define AR9_PS_REG_P1FCS_OFFSET                           0x0000
39163 +#define AR9_PS_REG_P1FCS_SHIFT                            12
39164 +#define AR9_PS_REG_P1FCS_SIZE                             1
39165 +/* Bit: 'P1DS' */
39166 +/* Description: 'Port 1 Duplex Status' */
39167 +#define AR9_PS_REG_P1DS_OFFSET                            0x0000
39168 +#define AR9_PS_REG_P1DS_SHIFT                             11
39169 +#define AR9_PS_REG_P1DS_SIZE                              1
39170 +/* Bit: 'P1SHS' */
39171 +/* Description: 'Port 1 Speed High Status' */
39172 +#define AR9_PS_REG_P1SHS_OFFSET                           0x0000
39173 +#define AR9_PS_REG_P1SHS_SHIFT                            10
39174 +#define AR9_PS_REG_P1SHS_SIZE                             1
39175 +/* Bit: 'P1SS' */
39176 +/* Description: 'Port 1 Speed Status' */
39177 +#define AR9_PS_REG_P1SS_OFFSET                            0x0000
39178 +#define AR9_PS_REG_P1SS_SHIFT                             9
39179 +#define AR9_PS_REG_P1SS_SIZE                              1
39180 +/* Bit: 'P1LS' */
39181 +/* Description: 'Port 1 Link Status' */
39182 +#define AR9_PS_REG_P1LS_OFFSET                            0x0000
39183 +#define AR9_PS_REG_P1LS_SHIFT                             8
39184 +#define AR9_PS_REG_P1LS_SIZE                              1
39185 +/* Bit: 'P0FCS' */
39186 +/* Description: 'Port 0 Flow Control Status' */
39187 +#define AR9_PS_REG_P0FCS_OFFSET                           0x0000
39188 +#define AR9_PS_REG_P0FCS_SHIFT                            4
39189 +#define AR9_PS_REG_P0FCS_SIZE                             1
39190 +/* Bit: 'P0DS' */
39191 +/* Description: 'Port 0 Duplex Status' */
39192 +#define AR9_PS_REG_P0DS_OFFSET                            0x0000
39193 +#define AR9_PS_REG_P0DS_SHIFT                             3
39194 +#define AR9_PS_REG_P0DS_SIZE                              1
39195 +/* Bit: 'P0SHS' */
39196 +/* Description: 'Port 0 Speed High Status' */
39197 +#define AR9_PS_REG_P0SHS_OFFSET                           0x0000
39198 +#define AR9_PS_REG_P0SHS_SHIFT                            2
39199 +#define AR9_PS_REG_P0SHS_SIZE                             1
39200 +/* Bit: 'P0SS' */
39201 +/* Description: 'Port 0 Speed Status' */
39202 +#define AR9_PS_REG_P0SS_OFFSET                            0x0000
39203 +#define AR9_PS_REG_P0SS_SHIFT                             1
39204 +#define AR9_PS_REG_P0SS_SIZE                              1
39205 +/* Bit: 'P0LS' */
39206 +/* Description: 'Port 0 Link Status' */
39207 +#define AR9_PS_REG_P0LS_OFFSET                            0x0000
39208 +#define AR9_PS_REG_P0LS_SHIFT                             0
39209 +#define AR9_PS_REG_P0LS_SIZE                              1
39210 +/* -------------------------------------------------------------------------- */
39211 +/* Register: 'P0 Control Register' */
39212 +/* Bit: 'SPS' */
39213 +/* Description: 'STP/RSTP port state' */
39214 +#define AR9_P0_CTL_REG_SPS_OFFSET                         0x0004
39215 +#define AR9_P0_CTL_REG_SPS_SHIFT                          30
39216 +#define AR9_P0_CTL_REG_SPS_SIZE                           2
39217 +/* Bit: 'TCPE' */
39218 +/* Description: 'TCP/UDP PRIEN' */
39219 +#define AR9_P0_CTL_REG_TCPE_OFFSET                        0x0004
39220 +#define AR9_P0_CTL_REG_TCPE_SHIFT                         29
39221 +#define AR9_P0_CTL_REG_TCPE_SIZE                          1
39222 +/* Bit: 'IPOVTU' */
39223 +/* Description: ' IP over TCP/UDP' */
39224 +#define AR9_P0_CTL_REG_IPOVTU_OFFSET                      0x0004
39225 +#define AR9_P0_CTL_REG_IPOVTU_SHIFT                       28
39226 +#define AR9_P0_CTL_REG_IPOVTU_SIZE                        1
39227 +/* Bit: 'VPE' */
39228 +/* Description: 'VLAN Priority Enable' */
39229 +#define AR9_P0_CTL_REG_VPE_OFFSET                         0x0004
39230 +#define AR9_P0_CTL_REG_VPE_SHIFT                          27
39231 +#define AR9_P0_CTL_REG_VPE_SIZE                           1
39232 +/* Bit: 'SPE' */
39233 +/* Description: 'Service Priority Enable' */
39234 +#define AR9_P0_CTL_REG_SPE_OFFSET                         0x0004
39235 +#define AR9_P0_CTL_REG_SPE_SHIFT                          26
39236 +#define AR9_P0_CTL_REG_SPE_SIZE                           1
39237 +/* Bit: 'IPVLAN' */
39238 +/* Description: 'IP over VLAN PRI' */
39239 +#define AR9_P0_CTL_REG_IPVLAN_OFFSET                      0x0004
39240 +#define AR9_P0_CTL_REG_IPVLAN_SHIFT                       25
39241 +#define AR9_P0_CTL_REG_IPVLAN_SIZE                        1
39242 +/* Bit: 'TPE' */
39243 +/* Description: 'Ether Type Priority Enable' */
39244 +#define AR9_P0_CTL_REG_TPE_OFFSET                         0x0004
39245 +#define AR9_P0_CTL_REG_TPE_SHIFT                          24
39246 +#define AR9_P0_CTL_REG_TPE_SIZE                           1
39247 +/* Bit: 'DFWD' */
39248 +/* Description: 'Port Ingress Direct Forwarding' */
39249 +#define AR9_P0_CTL_REG_DFWD_OFFSET                        0x0004
39250 +#define AR9_P0_CTL_REG_DFWD_SHIFT                         19
39251 +#define AR9_P0_CTL_REG_DFWD_SIZE                          1
39252 +/* Bit: 'FLP' */
39253 +/* Description: 'Force Link Up' */
39254 +#define AR9_P0_CTL_REG_FLP_OFFSET                         0x0004
39255 +#define AR9_P0_CTL_REG_FLP_SHIFT                          18
39256 +#define AR9_P0_CTL_REG_FLP_SIZE                           1
39257 +/* Bit: 'FLD' */
39258 +/* Description: 'Force Link Down' */
39259 +#define AR9_P0_CTL_REG_FLD_OFFSET                         0x0004
39260 +#define AR9_P0_CTL_REG_FLD_SHIFT                          17
39261 +#define AR9_P0_CTL_REG_FLD_SIZE                           1
39262 +/* Bit: 'RMWFQ' */
39263 +/* Description: 'Ratio Mode for WFQ' */
39264 +#define AR9_P0_CTL_REG_RMWFQ_OFFSET                       0x0004
39265 +#define AR9_P0_CTL_REG_RMWFQ_SHIFT                        16
39266 +#define AR9_P0_CTL_REG_RMWFQ_SIZE                         1
39267 +/* Bit: 'AD' */
39268 +/* Description: 'Aging Disable' */
39269 +#define AR9_P0_CTL_REG_AD_OFFSET                          0x0004
39270 +#define AR9_P0_CTL_REG_AD_SHIFT                           15
39271 +#define AR9_P0_CTL_REG_AD_SIZE                            1
39272 +/* Bit: 'LD' */
39273 +/* Description: 'Learning Disable' */
39274 +#define AR9_P0_CTL_REG_LD_OFFSET                          0x0004
39275 +#define AR9_P0_CTL_REG_LD_SHIFT                           14
39276 +#define AR9_P0_CTL_REG_LD_SIZE                            1
39277 +/* Bit: 'REDIR' */
39278 +/* Description: 'Port Redirect Option' */
39279 +#define AR9_P0_CTL_REG_REDIR_OFFSET                       0x0004
39280 +#define AR9_P0_CTL_REG_REDIR_SHIFT                        13
39281 +#define AR9_P0_CTL_REG_REDIR_SIZE                         1
39282 +/* Bit: 'MNA024' */
39283 +/* Description: 'Maximum Number of Addresses' */
39284 +#define AR9_P0_CTL_REG_MNA024_OFFSET                      0x0004
39285 +#define AR9_P0_CTL_REG_MNA024_SHIFT                       8
39286 +#define AR9_P0_CTL_REG_MNA024_SIZE                        5
39287 +/* Bit: 'PPPOEP' */
39288 +/* Description: 'PPPOE Port Only' */
39289 +#define AR9_P0_CTL_REG_PPPOEP_OFFSET                      0x0004
39290 +#define AR9_P0_CTL_REG_PPPOEP_SHIFT                       7
39291 +#define AR9_P0_CTL_REG_PPPOEP_SIZE                        1
39292 +/* Bit: 'PM' */
39293 +/* Description: 'PPPOE Manage' */
39294 +#define AR9_P0_CTL_REG_PM_OFFSET                          0x0004
39295 +#define AR9_P0_CTL_REG_PM_SHIFT                           6
39296 +#define AR9_P0_CTL_REG_PM_SIZE                            1
39297 +/* Bit: 'IPMO' */
39298 +/* Description: 'Port Mirror Option' */
39299 +#define AR9_P0_CTL_REG_IPMO_OFFSET                        0x0004
39300 +#define AR9_P0_CTL_REG_IPMO_SHIFT                         4
39301 +#define AR9_P0_CTL_REG_IPMO_SIZE                          2
39302 +/* Bit: 'PAS' */
39303 +/* Description: '802.1x Port Authorized state' */
39304 +#define AR9_P0_CTL_REG_PAS_OFFSET                         0x0004
39305 +#define AR9_P0_CTL_REG_PAS_SHIFT                          2
39306 +#define AR9_P0_CTL_REG_PAS_SIZE                           2
39307 +/* Bit: 'DSV8021x' */
39308 +/* Description: 'Drop Scheme for violation 802.1x' */
39309 +#define AR9_P0_CTL_REG_DSV8021X_OFFSET                    0x0004
39310 +#define AR9_P0_CTL_REG_DSV8021X_SHIFT                     1
39311 +#define AR9_P0_CTL_REG_DSV8021X_SIZE                      1
39312 +/* Bit: 'BYPASS' */
39313 +/* Description: 'ByPass Mode for Output' */
39314 +#define AR9_P0_CTL_REG_BYPASS_OFFSET                      0x0004
39315 +#define AR9_P0_CTL_REG_BYPASS_SHIFT                       0
39316 +#define AR9_P0_CTL_REG_BYPASS_SIZE                        1
39317 +/* -------------------------------------------------------------------------- */
39318 +/* Register: 'P1 Control Register' */
39319 +/* Bit: 'SPS' */
39320 +/* Description: 'STP/RSTP port state' */
39321 +#define AR9_P1_CTL_REG_SPS_OFFSET                         0x0008
39322 +#define AR9_P1_CTL_REG_SPS_SHIFT                          30
39323 +#define AR9_P1_CTL_REG_SPS_SIZE                           2
39324 +/* Bit: 'TCPE' */
39325 +/* Description: 'TCP/UDP PRIEN' */
39326 +#define AR9_P1_CTL_REG_TCPE_OFFSET                        0x0008
39327 +#define AR9_P1_CTL_REG_TCPE_SHIFT                         29
39328 +#define AR9_P1_CTL_REG_TCPE_SIZE                          1
39329 +/* Bit: 'IPOVTU' */
39330 +/* Description: ' IP over TCP/UDP' */
39331 +#define AR9_P1_CTL_REG_IPOVTU_OFFSET                      0x0008
39332 +#define AR9_P1_CTL_REG_IPOVTU_SHIFT                       28
39333 +#define AR9_P1_CTL_REG_IPOVTU_SIZE                        1
39334 +/* Bit: 'VPE' */
39335 +/* Description: 'VLAN Priority Enable' */
39336 +#define AR9_P1_CTL_REG_VPE_OFFSET                         0x0008
39337 +#define AR9_P1_CTL_REG_VPE_SHIFT                          27
39338 +#define AR9_P1_CTL_REG_VPE_SIZE                           1
39339 +/* Bit: 'SPE' */
39340 +/* Description: 'Service Priority Enable' */
39341 +#define AR9_P1_CTL_REG_SPE_OFFSET                         0x0008
39342 +#define AR9_P1_CTL_REG_SPE_SHIFT                          26
39343 +#define AR9_P1_CTL_REG_SPE_SIZE                           1
39344 +/* Bit: 'IPVLAN' */
39345 +/* Description: 'IP over VLAN PRI' */
39346 +#define AR9_P1_CTL_REG_IPVLAN_OFFSET                      0x0008
39347 +#define AR9_P1_CTL_REG_IPVLAN_SHIFT                       25
39348 +#define AR9_P1_CTL_REG_IPVLAN_SIZE                        1
39349 +/* Bit: 'TPE' */
39350 +/* Description: 'Ether Type Priority Enable' */
39351 +#define AR9_P1_CTL_REG_TPE_OFFSET                         0x0008
39352 +#define AR9_P1_CTL_REG_TPE_SHIFT                          24
39353 +#define AR9_P1_CTL_REG_TPE_SIZE                           1
39354 +/* Bit: 'DFWD' */
39355 +/* Description: 'Port Ingress Direct Forwarding' */
39356 +#define AR9_P1_CTL_REG_DFWD_OFFSET                        0x0008
39357 +#define AR9_P1_CTL_REG_DFWD_SHIFT                         19
39358 +#define AR9_P1_CTL_REG_DFWD_SIZE                          1
39359 +/* Bit: 'FLP' */
39360 +/* Description: 'Force Link Up' */
39361 +#define AR9_P1_CTL_REG_FLP_OFFSET                         0x0008
39362 +#define AR9_P1_CTL_REG_FLP_SHIFT                          18
39363 +#define AR9_P1_CTL_REG_FLP_SIZE                           1
39364 +/* Bit: 'FLD' */
39365 +/* Description: 'Force Link Down' */
39366 +#define AR9_P1_CTL_REG_FLD_OFFSET                         0x0008
39367 +#define AR9_P1_CTL_REG_FLD_SHIFT                          17
39368 +#define AR9_P1_CTL_REG_FLD_SIZE                           1
39369 +/* Bit: 'RMWFQ' */
39370 +/* Description: 'Ratio Mode for WFQ' */
39371 +#define AR9_P1_CTL_REG_RMWFQ_OFFSET                       0x0008
39372 +#define AR9_P1_CTL_REG_RMWFQ_SHIFT                        16
39373 +#define AR9_P1_CTL_REG_RMWFQ_SIZE                         1
39374 +/* Bit: 'AD' */
39375 +/* Description: 'Aging Disable' */
39376 +#define AR9_P1_CTL_REG_AD_OFFSET                          0x0008
39377 +#define AR9_P1_CTL_REG_AD_SHIFT                           15
39378 +#define AR9_P1_CTL_REG_AD_SIZE                            1
39379 +/* Bit: 'LD' */
39380 +/* Description: 'Learning Disable' */
39381 +#define AR9_P1_CTL_REG_LD_OFFSET                          0x0008
39382 +#define AR9_P1_CTL_REG_LD_SHIFT                           14
39383 +#define AR9_P1_CTL_REG_LD_SIZE                            1
39384 +/* Bit: 'REDIR' */
39385 +/* Description: 'Port Redirect Option' */
39386 +#define AR9_P1_CTL_REG_REDIR_OFFSET                       0x0008
39387 +#define AR9_P1_CTL_REG_REDIR_SHIFT                        13
39388 +#define AR9_P1_CTL_REG_REDIR_SIZE                         1
39389 +/* Bit: 'MNA024' */
39390 +/* Description: 'Maximum Number of Addresses' */
39391 +#define AR9_P1_CTL_REG_MNA024_OFFSET                      0x0008
39392 +#define AR9_P1_CTL_REG_MNA024_SHIFT                       8
39393 +#define AR9_P1_CTL_REG_MNA024_SIZE                        5
39394 +/* Bit: 'PPPOEP' */
39395 +/* Description: 'PPPOE Port Only' */
39396 +#define AR9_P1_CTL_REG_PPPOEP_OFFSET                      0x0008
39397 +#define AR9_P1_CTL_REG_PPPOEP_SHIFT                       7
39398 +#define AR9_P1_CTL_REG_PPPOEP_SIZE                        1
39399 +/* Bit: 'PM' */
39400 +/* Description: 'PPPOE Manage' */
39401 +#define AR9_P1_CTL_REG_PM_OFFSET                          0x0008
39402 +#define AR9_P1_CTL_REG_PM_SHIFT                           6
39403 +#define AR9_P1_CTL_REG_PM_SIZE                            1
39404 +/* Bit: 'IPMO' */
39405 +/* Description: 'Port Mirror Option' */
39406 +#define AR9_P1_CTL_REG_IPMO_OFFSET                        0x0008
39407 +#define AR9_P1_CTL_REG_IPMO_SHIFT                         4
39408 +#define AR9_P1_CTL_REG_IPMO_SIZE                          2
39409 +/* Bit: 'PAS' */
39410 +/* Description: '802.1x Port Authorized state' */
39411 +#define AR9_P1_CTL_REG_PAS_OFFSET                         0x0008
39412 +#define AR9_P1_CTL_REG_PAS_SHIFT                          2
39413 +#define AR9_P1_CTL_REG_PAS_SIZE                           2
39414 +/* Bit: 'DSV8021x' */
39415 +/* Description: 'Drop Scheme for violation 802.1x' */
39416 +#define AR9_P1_CTL_REG_DSV8021X_OFFSET                    0x0008
39417 +#define AR9_P1_CTL_REG_DSV8021X_SHIFT                     1
39418 +#define AR9_P1_CTL_REG_DSV8021X_SIZE                      1
39419 +/* Bit: 'BYPASS' */
39420 +/* Description: 'ByPass Mode for Output' */
39421 +#define AR9_P1_CTL_REG_BYPASS_OFFSET                      0x0008
39422 +#define AR9_P1_CTL_REG_BYPASS_SHIFT                       0
39423 +#define AR9_P1_CTL_REG_BYPASS_SIZE                        1
39424 +/* -------------------------------------------------------------------------- */
39425 +/* Register: 'P2 Control Register' */
39426 +/* Bit: 'SPS' */
39427 +/* Description: 'STP/RSTP port state' */
39428 +#define AR9_P2_CTL_REG_SPS_OFFSET                         0x000C
39429 +#define AR9_P2_CTL_REG_SPS_SHIFT                          30
39430 +#define AR9_P2_CTL_REG_SPS_SIZE                           2
39431 +/* Bit: 'TCPE' */
39432 +/* Description: 'TCP/UDP PRIEN' */
39433 +#define AR9_P2_CTL_REG_TCPE_OFFSET                        0x000C
39434 +#define AR9_P2_CTL_REG_TCPE_SHIFT                         29
39435 +#define AR9_P2_CTL_REG_TCPE_SIZE                          1
39436 +/* Bit: 'IPOVTU' */
39437 +/* Description: ' IP over TCP/UDP' */
39438 +#define AR9_P2_CTL_REG_IPOVTU_OFFSET                      0x000C
39439 +#define AR9_P2_CTL_REG_IPOVTU_SHIFT                       28
39440 +#define AR9_P2_CTL_REG_IPOVTU_SIZE                        1
39441 +/* Bit: 'VPE' */
39442 +/* Description: 'VLAN Priority Enable' */
39443 +#define AR9_P2_CTL_REG_VPE_OFFSET                         0x000C
39444 +#define AR9_P2_CTL_REG_VPE_SHIFT                          27
39445 +#define AR9_P2_CTL_REG_VPE_SIZE                           1
39446 +/* Bit: 'SPE' */
39447 +/* Description: 'Service Priority Enable' */
39448 +#define AR9_P2_CTL_REG_SPE_OFFSET                         0x000C
39449 +#define AR9_P2_CTL_REG_SPE_SHIFT                          26
39450 +#define AR9_P2_CTL_REG_SPE_SIZE                           1
39451 +/* Bit: 'IPVLAN' */
39452 +/* Description: 'IP over VLAN PRI' */
39453 +#define AR9_P2_CTL_REG_IPVLAN_OFFSET                      0x000C
39454 +#define AR9_P2_CTL_REG_IPVLAN_SHIFT                       25
39455 +#define AR9_P2_CTL_REG_IPVLAN_SIZE                        1
39456 +/* Bit: 'TPE' */
39457 +/* Description: 'Ether Type Priority Enable' */
39458 +#define AR9_P2_CTL_REG_TPE_OFFSET                         0x000C
39459 +#define AR9_P2_CTL_REG_TPE_SHIFT                          24
39460 +#define AR9_P2_CTL_REG_TPE_SIZE                           1
39461 +/* Bit: 'DFWD' */
39462 +/* Description: 'Port Ingress Direct Forwarding' */
39463 +#define AR9_P2_CTL_REG_DFWD_OFFSET                        0x000C
39464 +#define AR9_P2_CTL_REG_DFWD_SHIFT                         19
39465 +#define AR9_P2_CTL_REG_DFWD_SIZE                          1
39466 +/* Bit: 'FLP' */
39467 +/* Description: 'Force Link Up' */
39468 +#define AR9_P2_CTL_REG_FLP_OFFSET                         0x000C
39469 +#define AR9_P2_CTL_REG_FLP_SHIFT                          18
39470 +#define AR9_P2_CTL_REG_FLP_SIZE                           1
39471 +/* Bit: 'FLD' */
39472 +/* Description: 'Force Link Down' */
39473 +#define AR9_P2_CTL_REG_FLD_OFFSET                         0x000C
39474 +#define AR9_P2_CTL_REG_FLD_SHIFT                          17
39475 +#define AR9_P2_CTL_REG_FLD_SIZE                           1
39476 +/* Bit: 'RMWFQ' */
39477 +/* Description: 'Ratio Mode for WFQ' */
39478 +#define AR9_P2_CTL_REG_RMWFQ_OFFSET                       0x000C
39479 +#define AR9_P2_CTL_REG_RMWFQ_SHIFT                        16
39480 +#define AR9_P2_CTL_REG_RMWFQ_SIZE                         1
39481 +/* Bit: 'AD' */
39482 +/* Description: 'Aging Disable' */
39483 +#define AR9_P2_CTL_REG_AD_OFFSET                          0x000C
39484 +#define AR9_P2_CTL_REG_AD_SHIFT                           15
39485 +#define AR9_P2_CTL_REG_AD_SIZE                            1
39486 +/* Bit: 'LD' */
39487 +/* Description: 'Learning Disable' */
39488 +#define AR9_P2_CTL_REG_LD_OFFSET                          0x000C
39489 +#define AR9_P2_CTL_REG_LD_SHIFT                           14
39490 +#define AR9_P2_CTL_REG_LD_SIZE                            1
39491 +/* Bit: 'REDIR' */
39492 +/* Description: 'Port Redirect Option' */
39493 +#define AR9_P2_CTL_REG_REDIR_OFFSET                       0x000C
39494 +#define AR9_P2_CTL_REG_REDIR_SHIFT                        13
39495 +#define AR9_P2_CTL_REG_REDIR_SIZE                         1
39496 +/* Bit: 'MNA024' */
39497 +/* Description: 'Maximum Number of Addresses' */
39498 +#define AR9_P2_CTL_REG_MNA024_OFFSET                      0x000C
39499 +#define AR9_P2_CTL_REG_MNA024_SHIFT                       8
39500 +#define AR9_P2_CTL_REG_MNA024_SIZE                        5
39501 +/* Bit: 'PPPOEP' */
39502 +/* Description: 'PPPOE Port Only' */
39503 +#define AR9_P2_CTL_REG_PPPOEP_OFFSET                      0x000C
39504 +#define AR9_P2_CTL_REG_PPPOEP_SHIFT                       7
39505 +#define AR9_P2_CTL_REG_PPPOEP_SIZE                        1
39506 +/* Bit: 'PM' */
39507 +/* Description: 'PPPOE Manage' */
39508 +#define AR9_P2_CTL_REG_PM_OFFSET                          0x000C
39509 +#define AR9_P2_CTL_REG_PM_SHIFT                           6
39510 +#define AR9_P2_CTL_REG_PM_SIZE                            1
39511 +/* Bit: 'IPMO' */
39512 +/* Description: 'Port Mirror Option' */
39513 +#define AR9_P2_CTL_REG_IPMO_OFFSET                        0x000C
39514 +#define AR9_P2_CTL_REG_IPMO_SHIFT                         4
39515 +#define AR9_P2_CTL_REG_IPMO_SIZE                          2
39516 +/* Bit: 'PAS' */
39517 +/* Description: '802.1x Port Authorized state' */
39518 +#define AR9_P2_CTL_REG_PAS_OFFSET                         0x000C
39519 +#define AR9_P2_CTL_REG_PAS_SHIFT                          2
39520 +#define AR9_P2_CTL_REG_PAS_SIZE                           2
39521 +/* Bit: 'DSV8021x' */
39522 +/* Description: 'Drop Scheme for violation 802.1x' */
39523 +#define AR9_P2_CTL_REG_DSV8021X_OFFSET                    0x000C
39524 +#define AR9_P2_CTL_REG_DSV8021X_SHIFT                     1
39525 +#define AR9_P2_CTL_REG_DSV8021X_SIZE                      1
39526 +/* Bit: 'BYPASS' */
39527 +/* Description: 'ByPass Mode for Output' */
39528 +#define AR9_P2_CTL_REG_BYPASS_OFFSET                      0x000C
39529 +#define AR9_P2_CTL_REG_BYPASS_SHIFT                       0
39530 +#define AR9_P2_CTL_REG_BYPASS_SIZE                        1
39531 +/* -------------------------------------------------------------------------- */
39532 +/* Register: 'Port 0 VLAN Control Register' */
39533 +/* Bit: 'DFID' */
39534 +/* Description: 'Default FID' */
39535 +#define AR9_P0_VLAN_REG_DFID_OFFSET                       0x0010
39536 +#define AR9_P0_VLAN_REG_DFID_SHIFT                        30
39537 +#define AR9_P0_VLAN_REG_DFID_SIZE                         2
39538 +/* Bit: 'TBVE' */
39539 +/* Description: 'Tagged Base VLAN Enable' */
39540 +#define AR9_P0_VLAN_REG_TBVE_OFFSET                       0x0010
39541 +#define AR9_P0_VLAN_REG_TBVE_SHIFT                        29
39542 +#define AR9_P0_VLAN_REG_TBVE_SIZE                         1
39543 +/* Bit: 'IFNTE' */
39544 +/* Description: 'Input Force No TAG Enable' */
39545 +#define AR9_P0_VLAN_REG_IFNTE_OFFSET                      0x0010
39546 +#define AR9_P0_VLAN_REG_IFNTE_SHIFT                       28
39547 +#define AR9_P0_VLAN_REG_IFNTE_SIZE                        1
39548 +/* Bit: 'VC' */
39549 +/* Description: 'VID Check with the VID table' */
39550 +#define AR9_P0_VLAN_REG_VC_OFFSET                         0x0010
39551 +#define AR9_P0_VLAN_REG_VC_SHIFT                          27
39552 +#define AR9_P0_VLAN_REG_VC_SIZE                           1
39553 +/* Bit: 'VSD' */
39554 +/* Description: 'VLAN Security Disable' */
39555 +#define AR9_P0_VLAN_REG_VSD_OFFSET                        0x0010
39556 +#define AR9_P0_VLAN_REG_VSD_SHIFT                         26
39557 +#define AR9_P0_VLAN_REG_VSD_SIZE                          1
39558 +/* Bit: 'AOVTP' */
39559 +/* Description: 'Admit Only VLAN_Tagged Packet' */
39560 +#define AR9_P0_VLAN_REG_AOVTP_OFFSET                      0x0010
39561 +#define AR9_P0_VLAN_REG_AOVTP_SHIFT                       25
39562 +#define AR9_P0_VLAN_REG_AOVTP_SIZE                        1
39563 +/* Bit: 'VMCE' */
39564 +/* Description: 'VLAN Member Check Enable' */
39565 +#define AR9_P0_VLAN_REG_VMCE_OFFSET                       0x0010
39566 +#define AR9_P0_VLAN_REG_VMCE_SHIFT                        24
39567 +#define AR9_P0_VLAN_REG_VMCE_SIZE                         1
39568 +/* Bit: 'DVPM' */
39569 +/* Description: 'Default VLAN Port Map' */
39570 +#define AR9_P0_VLAN_REG_DVPM_OFFSET                       0x0010
39571 +#define AR9_P0_VLAN_REG_DVPM_SHIFT                        16
39572 +#define AR9_P0_VLAN_REG_DVPM_SIZE                         8
39573 +/* Bit: 'PP' */
39574 +/* Description: 'Port Priority' */
39575 +#define AR9_P0_VLAN_REG_PP_OFFSET                         0x0010
39576 +#define AR9_P0_VLAN_REG_PP_SHIFT                          14
39577 +#define AR9_P0_VLAN_REG_PP_SIZE                           2
39578 +/* Bit: 'PPE' */
39579 +/* Description: 'Port Priority Enable' */
39580 +#define AR9_P0_VLAN_REG_PPE_OFFSET                        0x0010
39581 +#define AR9_P0_VLAN_REG_PPE_SHIFT                         13
39582 +#define AR9_P0_VLAN_REG_PPE_SIZE                          1
39583 +/* Bit: 'PVTAGMP' */
39584 +/* Description: 'Port base VLAN tag member for Port 0' */
39585 +#define AR9_P0_VLAN_REG_PVTAGMP_OFFSET                    0x0010
39586 +#define AR9_P0_VLAN_REG_PVTAGMP_SHIFT                     12
39587 +#define AR9_P0_VLAN_REG_PVTAGMP_SIZE                      1
39588 +/* Bit: 'PVID' */
39589 +/* Description: 'PVID' */
39590 +#define AR9_P0_VLAN_REG_PVID_OFFSET                       0x0010
39591 +#define AR9_P0_VLAN_REG_PVID_SHIFT                        0
39592 +#define AR9_P0_VLAN_REG_PVID_SIZE                         12
39593 +/* -------------------------------------------------------------------------- */
39594 +/* Register: 'Port 1 VLAN Control Register' */
39595 +/* Bit: 'DFID' */
39596 +/* Description: 'Default FID' */
39597 +#define AR9_P1_VLAN_REG_DFID_OFFSET                       0x0014
39598 +#define AR9_P1_VLAN_REG_DFID_SHIFT                        30
39599 +#define AR9_P1_VLAN_REG_DFID_SIZE                         2
39600 +/* Bit: 'TBVE' */
39601 +/* Description: 'Tagged Base VLAN Enable' */
39602 +#define AR9_P1_VLAN_REG_TBVE_OFFSET                       0x0014
39603 +#define AR9_P1_VLAN_REG_TBVE_SHIFT                        29
39604 +#define AR9_P1_VLAN_REG_TBVE_SIZE                         1
39605 +/* Bit: 'IFNTE' */
39606 +/* Description: 'Input Force No TAG Enable' */
39607 +#define AR9_P1_VLAN_REG_IFNTE_OFFSET                      0x0014
39608 +#define AR9_P1_VLAN_REG_IFNTE_SHIFT                       28
39609 +#define AR9_P1_VLAN_REG_IFNTE_SIZE                        1
39610 +/* Bit: 'VC' */
39611 +/* Description: 'VID Check with the VID table' */
39612 +#define AR9_P1_VLAN_REG_VC_OFFSET                         0x0014
39613 +#define AR9_P1_VLAN_REG_VC_SHIFT                          27
39614 +#define AR9_P1_VLAN_REG_VC_SIZE                           1
39615 +/* Bit: 'VSD' */
39616 +/* Description: 'VLAN Security Disable' */
39617 +#define AR9_P1_VLAN_REG_VSD_OFFSET                        0x0014
39618 +#define AR9_P1_VLAN_REG_VSD_SHIFT                         26
39619 +#define AR9_P1_VLAN_REG_VSD_SIZE                          1
39620 +/* Bit: 'AOVTP' */
39621 +/* Description: 'Admit Only VLAN_Tagged Packet' */
39622 +#define AR9_P1_VLAN_REG_AOVTP_OFFSET                      0x0014
39623 +#define AR9_P1_VLAN_REG_AOVTP_SHIFT                       25
39624 +#define AR9_P1_VLAN_REG_AOVTP_SIZE                        1
39625 +/* Bit: 'VMCE' */
39626 +/* Description: 'VLAN Member Check Enable' */
39627 +#define AR9_P1_VLAN_REG_VMCE_OFFSET                       0x0014
39628 +#define AR9_P1_VLAN_REG_VMCE_SHIFT                        24
39629 +#define AR9_P1_VLAN_REG_VMCE_SIZE                         1
39630 +/* Bit: 'DVPM' */
39631 +/* Description: 'Default VLAN Port Map' */
39632 +#define AR9_P1_VLAN_REG_DVPM_OFFSET                       0x0014
39633 +#define AR9_P1_VLAN_REG_DVPM_SHIFT                        16
39634 +#define AR9_P1_VLAN_REG_DVPM_SIZE                         8
39635 +/* Bit: 'PP' */
39636 +/* Description: 'Port Priority' */
39637 +#define AR9_P1_VLAN_REG_PP_OFFSET                         0x0014
39638 +#define AR9_P1_VLAN_REG_PP_SHIFT                          14
39639 +#define AR9_P1_VLAN_REG_PP_SIZE                           2
39640 +/* Bit: 'PPE' */
39641 +/* Description: 'Port Priority Enable' */
39642 +#define AR9_P1_VLAN_REG_PPE_OFFSET                        0x0014
39643 +#define AR9_P1_VLAN_REG_PPE_SHIFT                         13
39644 +#define AR9_P1_VLAN_REG_PPE_SIZE                          1
39645 +/* Bit: 'PVTAGMP' */
39646 +/* Description: 'Port base VLAN tag member for Port 0' */
39647 +#define AR9_P1_VLAN_REG_PVTAGMP_OFFSET                    0x0014
39648 +#define AR9_P1_VLAN_REG_PVTAGMP_SHIFT                     12
39649 +#define AR9_P1_VLAN_REG_PVTAGMP_SIZE                      1
39650 +/* Bit: 'PVID' */
39651 +/* Description: 'PVID' */
39652 +#define AR9_P1_VLAN_REG_PVID_OFFSET                       0x0014
39653 +#define AR9_P1_VLAN_REG_PVID_SHIFT                        0
39654 +#define AR9_P1_VLAN_REG_PVID_SIZE                         12
39655 +/* -------------------------------------------------------------------------- */
39656 +/* Register: 'Port 2 VLAN Control Register' */
39657 +/* Bit: 'DFID' */
39658 +/* Description: 'Default FID' */
39659 +#define AR9_P2_VLAN_REG_DFID_OFFSET                       0x0018
39660 +#define AR9_P2_VLAN_REG_DFID_SHIFT                        30
39661 +#define AR9_P2_VLAN_REG_DFID_SIZE                         2
39662 +/* Bit: 'TBVE' */
39663 +/* Description: 'Tagged Base VLAN Enable' */
39664 +#define AR9_P2_VLAN_REG_TBVE_OFFSET                       0x0018
39665 +#define AR9_P2_VLAN_REG_TBVE_SHIFT                        29
39666 +#define AR9_P2_VLAN_REG_TBVE_SIZE                         1
39667 +/* Bit: 'IFNTE' */
39668 +/* Description: 'Input Force No TAG Enable' */
39669 +#define AR9_P2_VLAN_REG_IFNTE_OFFSET                      0x0018
39670 +#define AR9_P2_VLAN_REG_IFNTE_SHIFT                       28
39671 +#define AR9_P2_VLAN_REG_IFNTE_SIZE                        1
39672 +/* Bit: 'VC' */
39673 +/* Description: 'VID Check with the VID table' */
39674 +#define AR9_P2_VLAN_REG_VC_OFFSET                         0x0018
39675 +#define AR9_P2_VLAN_REG_VC_SHIFT                          27
39676 +#define AR9_P2_VLAN_REG_VC_SIZE                           1
39677 +/* Bit: 'VSD' */
39678 +/* Description: 'VLAN Security Disable' */
39679 +#define AR9_P2_VLAN_REG_VSD_OFFSET                        0x0018
39680 +#define AR9_P2_VLAN_REG_VSD_SHIFT                         26
39681 +#define AR9_P2_VLAN_REG_VSD_SIZE                          1
39682 +/* Bit: 'AOVTP' */
39683 +/* Description: 'Admit Only VLAN_Tagged Packet' */
39684 +#define AR9_P2_VLAN_REG_AOVTP_OFFSET                      0x0018
39685 +#define AR9_P2_VLAN_REG_AOVTP_SHIFT                       25
39686 +#define AR9_P2_VLAN_REG_AOVTP_SIZE                        1
39687 +/* Bit: 'VMCE' */
39688 +/* Description: 'VLAN Member Check Enable' */
39689 +#define AR9_P2_VLAN_REG_VMCE_OFFSET                       0x0018
39690 +#define AR9_P2_VLAN_REG_VMCE_SHIFT                        24
39691 +#define AR9_P2_VLAN_REG_VMCE_SIZE                         1
39692 +/* Bit: 'DVPM' */
39693 +/* Description: 'Default VLAN Port Map' */
39694 +#define AR9_P2_VLAN_REG_DVPM_OFFSET                       0x0018
39695 +#define AR9_P2_VLAN_REG_DVPM_SHIFT                        16
39696 +#define AR9_P2_VLAN_REG_DVPM_SIZE                         8
39697 +/* Bit: 'PP' */
39698 +/* Description: 'Port Priority' */
39699 +#define AR9_P2_VLAN_REG_PP_OFFSET                         0x0018
39700 +#define AR9_P2_VLAN_REG_PP_SHIFT                          14
39701 +#define AR9_P2_VLAN_REG_PP_SIZE                           2
39702 +/* Bit: 'PPE' */
39703 +/* Description: 'Port Priority Enable' */
39704 +#define AR9_P2_VLAN_REG_PPE_OFFSET                        0x0018
39705 +#define AR9_P2_VLAN_REG_PPE_SHIFT                         13
39706 +#define AR9_P2_VLAN_REG_PPE_SIZE                          1
39707 +/* Bit: 'PVTAGMP' */
39708 +/* Description: 'Port base VLAN tag member for Port 0' */
39709 +#define AR9_P2_VLAN_REG_PVTAGMP_OFFSET                    0x0018
39710 +#define AR9_P2_VLAN_REG_PVTAGMP_SHIFT                     12
39711 +#define AR9_P2_VLAN_REG_PVTAGMP_SIZE                      1
39712 +/* Bit: 'PVID' */
39713 +/* Description: 'PVID' */
39714 +#define AR9_P2_VLAN_REG_PVID_OFFSET                       0x0018
39715 +#define AR9_P2_VLAN_REG_PVID_SHIFT                        0
39716 +#define AR9_P2_VLAN_REG_PVID_SIZE                         12
39717 +/* -------------------------------------------------------------------------- */
39718 +/* Register: 'Port 0 Ingress Control Register' */
39719 +/* Bit: 'P0ITT' */
39720 +/* Description: 'Port 0 Ingress/Egress Timer Tick T selection' */
39721 +#define AR9_P0_INCTL_REG_P0ITT_OFFSET                     0x0020
39722 +#define AR9_P0_INCTL_REG_P0ITT_SHIFT                      11
39723 +#define AR9_P0_INCTL_REG_P0ITT_SIZE                       2
39724 +/* Bit: 'P0ITR' */
39725 +/* Description: 'Port 0 Ingress Token R' */
39726 +#define AR9_P0_INCTL_REG_P0ITR_OFFSET                     0x0020
39727 +#define AR9_P0_INCTL_REG_P0ITR_SHIFT                      0
39728 +#define AR9_P0_INCTL_REG_P0ITR_SIZE                       11
39729 +/* -------------------------------------------------------------------------- */
39730 +/* Register: 'Port 1 Ingress Control Register' */
39731 +/* Bit: 'P1ITT' */
39732 +/* Description: 'Port 1 Ingress/Egress Timer Tick T selection' */
39733 +#define AR9_P1_INCTL_REG_P1ITT_OFFSET                     0x0024
39734 +#define AR9_P1_INCTL_REG_P1ITT_SHIFT                      11
39735 +#define AR9_P1_INCTL_REG_P1ITT_SIZE                       2
39736 +/* Bit: 'P1ITR' */
39737 +/* Description: 'Port 1 Ingress Token R' */
39738 +#define AR9_P1_INCTL_REG_P1ITR_OFFSET                     0x0024
39739 +#define AR9_P1_INCTL_REG_P1ITR_SHIFT                      0
39740 +#define AR9_P1_INCTL_REG_P1ITR_SIZE                       11
39741 +/* -------------------------------------------------------------------------- */
39742 +/* Register: 'Port 2 Ingress Control Register' */
39743 +/* Bit: 'P2ITT' */
39744 +/* Description: 'Port 2 Ingress/Egress Timer Tick T selection' */
39745 +#define AR9_P2_INCTL_REG_P2ITT_OFFSET                     0x0028
39746 +#define AR9_P2_INCTL_REG_P2ITT_SHIFT                      11
39747 +#define AR9_P2_INCTL_REG_P2ITT_SIZE                       2
39748 +/* Bit: 'P2ITR' */
39749 +/* Description: 'Port 2 Ingress Token R' */
39750 +#define AR9_P2_INCTL_REG_P2ITR_OFFSET                     0x0028
39751 +#define AR9_P2_INCTL_REG_P2ITR_SHIFT                      0
39752 +#define AR9_P2_INCTL_REG_P2ITR_SIZE                       11
39753 +/* -------------------------------------------------------------------------- */
39754 +/* Register: 'Port 0 Egress Control for Strict Q32 Register' */
39755 +/* Bit: 'P0SPQ3TR' */
39756 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
39757 +#define AR9_P0_ECS_Q32_REG_P0SPQ3TR_OFFSET                0x0030
39758 +#define AR9_P0_ECS_Q32_REG_P0SPQ3TR_SHIFT                 16
39759 +#define AR9_P0_ECS_Q32_REG_P0SPQ3TR_SIZE                  11
39760 +/* Bit: 'P0SPQ2TR' */
39761 +/* Description: 'Port 0 Egress Token R for Strict Priority Q2' */
39762 +#define AR9_P0_ECS_Q32_REG_P0SPQ2TR_OFFSET                0x0030
39763 +#define AR9_P0_ECS_Q32_REG_P0SPQ2TR_SHIFT                 0
39764 +#define AR9_P0_ECS_Q32_REG_P0SPQ2TR_SIZE                  11
39765 +/* -------------------------------------------------------------------------- */
39766 +/* Register: 'Port 1 Egress Control for Strict Q32 Register' */
39767 +/* Bit: 'P0SPQ3TR' */
39768 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
39769 +#define AR9_P1_ECS_Q32_REG_P0SPQ3TR_OFFSET                0x0040
39770 +#define AR9_P1_ECS_Q32_REG_P0SPQ3TR_SHIFT                 16
39771 +#define AR9_P1_ECS_Q32_REG_P0SPQ3TR_SIZE                  11
39772 +/* Bit: 'P0SPQ2TR' */
39773 +/* Description: 'Port 0 Egress Token R for Strict Priority Q2' */
39774 +#define AR9_P1_ECS_Q32_REG_P0SPQ2TR_OFFSET                0x0040
39775 +#define AR9_P1_ECS_Q32_REG_P0SPQ2TR_SHIFT                 0
39776 +#define AR9_P1_ECS_Q32_REG_P0SPQ2TR_SIZE                  11
39777 +/* -------------------------------------------------------------------------- */
39778 +/* Register: 'Port 2 Egress Control for Strict Q32 Register' */
39779 +/* Bit: 'P0SPQ3TR' */
39780 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
39781 +#define AR9_P2_ECS_Q32_REG_P0SPQ3TR_OFFSET                0x0050
39782 +#define AR9_P2_ECS_Q32_REG_P0SPQ3TR_SHIFT                 16
39783 +#define AR9_P2_ECS_Q32_REG_P0SPQ3TR_SIZE                  11
39784 +/* Bit: 'P0SPQ2TR' */
39785 +/* Description: 'Port 0 Egress Token R for Strict Priority Q2' */
39786 +#define AR9_P2_ECS_Q32_REG_P0SPQ2TR_OFFSET                0x0050
39787 +#define AR9_P2_ECS_Q32_REG_P0SPQ2TR_SHIFT                 0
39788 +#define AR9_P2_ECS_Q32_REG_P0SPQ2TR_SIZE                  11
39789 +/* -------------------------------------------------------------------------- */
39790 +/* Register: 'Port 0 Egress Control for Strict Q10 Register' */
39791 +/* Bit: 'P0SPQ1TR' */
39792 +/* Description: 'Port 0 Egress Token R for Strict Priority Q1' */
39793 +#define AR9_P0_ECS_Q10_REG_P0SPQ1TR_OFFSET                0x0034
39794 +#define AR9_P0_ECS_Q10_REG_P0SPQ1TR_SHIFT                 16
39795 +#define AR9_P0_ECS_Q10_REG_P0SPQ1TR_SIZE                  11
39796 +/* Bit: 'P0SPQ0TR' */
39797 +/* Description: 'Port 0 Egress Token R for Strict Priority Q0' */
39798 +#define AR9_P0_ECS_Q10_REG_P0SPQ0TR_OFFSET                0x0034
39799 +#define AR9_P0_ECS_Q10_REG_P0SPQ0TR_SHIFT                 0
39800 +#define AR9_P0_ECS_Q10_REG_P0SPQ0TR_SIZE                  11
39801 +/* -------------------------------------------------------------------------- */
39802 +/* Register: 'Port 1 Egress Control for Strict Q10 Register' */
39803 +/* Bit: 'P0SPQ1TR' */
39804 +/* Description: 'Port 0 Egress Token R for Strict Priority Q1' */
39805 +#define AR9_P1_ECS_Q10_REG_P0SPQ1TR_OFFSET                0x0044
39806 +#define AR9_P1_ECS_Q10_REG_P0SPQ1TR_SHIFT                 16
39807 +#define AR9_P1_ECS_Q10_REG_P0SPQ1TR_SIZE                  11
39808 +/* Bit: 'P0SPQ0TR' */
39809 +/* Description: 'Port 0 Egress Token R for Strict Priority Q0' */
39810 +#define AR9_P1_ECS_Q10_REG_P0SPQ0TR_OFFSET                0x0044
39811 +#define AR9_P1_ECS_Q10_REG_P0SPQ0TR_SHIFT                 0
39812 +#define AR9_P1_ECS_Q10_REG_P0SPQ0TR_SIZE                  11
39813 +/* -------------------------------------------------------------------------- */
39814 +/* Register: 'Port 2 Egress Control for Strict Q10 Register' */
39815 +/* Bit: 'P0SPQ1TR' */
39816 +/* Description: 'Port 0 Egress Token R for Strict Priority Q1' */
39817 +#define AR9_P2_ECS_Q10_REG_P0SPQ1TR_OFFSET                0x0054
39818 +#define AR9_P2_ECS_Q10_REG_P0SPQ1TR_SHIFT                 16
39819 +#define AR9_P2_ECS_Q10_REG_P0SPQ1TR_SIZE                  11
39820 +/* Bit: 'P0SPQ0TR' */
39821 +/* Description: 'Port 0 Egress Token R for Strict Priority Q0' */
39822 +#define AR9_P2_ECS_Q10_REG_P0SPQ0TR_OFFSET                0x0054
39823 +#define AR9_P2_ECS_Q10_REG_P0SPQ0TR_SHIFT                 0
39824 +#define AR9_P2_ECS_Q10_REG_P0SPQ0TR_SIZE                  11
39825 +/* -------------------------------------------------------------------------- */
39826 +/* Register: 'Port 0 Egress Control for WFQ Q32 Register' */
39827 +/* Bit: 'P0WQ3TR' */
39828 +/* Description: 'Port 0 Egress Token R for WFQ Q3' */
39829 +#define AR9_P0_ECW_Q32_REG_P0WQ3TR_OFFSET                 0x0038
39830 +#define AR9_P0_ECW_Q32_REG_P0WQ3TR_SHIFT                  16
39831 +#define AR9_P0_ECW_Q32_REG_P0WQ3TR_SIZE                   11
39832 +/* Bit: 'P0WQ2TR' */
39833 +/* Description: 'Port 0 Egress Token R for WFQ Q2' */
39834 +#define AR9_P0_ECW_Q32_REG_P0WQ2TR_OFFSET                 0x0038
39835 +#define AR9_P0_ECW_Q32_REG_P0WQ2TR_SHIFT                  0
39836 +#define AR9_P0_ECW_Q32_REG_P0WQ2TR_SIZE                   11
39837 +/* -------------------------------------------------------------------------- */
39838 +/* Register: 'Port 1 Egress Control for WFQ Q32 Register' */
39839 +/* Bit: 'P1WQ3TR' */
39840 +/* Description: 'Port 1 Egress Token R for WFQ Q3' */
39841 +#define AR9_P1_ECW_Q32_REG_P1WQ3TR_OFFSET                 0x0048
39842 +#define AR9_P1_ECW_Q32_REG_P1WQ3TR_SHIFT                  16
39843 +#define AR9_P1_ECW_Q32_REG_P1WQ3TR_SIZE                   11
39844 +/* Bit: 'P1WQ2TR' */
39845 +/* Description: 'Port 1 Egress Token R for WFQ Q2' */
39846 +#define AR9_P1_ECW_Q32_REG_P1WQ2TR_OFFSET                 0x0048
39847 +#define AR9_P1_ECW_Q32_REG_P1WQ2TR_SHIFT                  0
39848 +#define AR9_P1_ECW_Q32_REG_P1WQ2TR_SIZE                   11
39849 +/* -------------------------------------------------------------------------- */
39850 +/* Register: 'Port 2 Egress Control for WFQ Q32 Register' */
39851 +/* Bit: 'P2WQ3TR' */
39852 +/* Description: 'Port 2 Egress Token R for WFQ Q3' */
39853 +#define AR9_P2_ECW_Q32_REG_P2WQ3TR_OFFSET                 0x0058
39854 +#define AR9_P2_ECW_Q32_REG_P2WQ3TR_SHIFT                  16
39855 +#define AR9_P2_ECW_Q32_REG_P2WQ3TR_SIZE                   11
39856 +/* Bit: 'P2WQ2TR' */
39857 +/* Description: 'Port 2 Egress Token R for WFQ Q2' */
39858 +#define AR9_P2_ECW_Q32_REG_P2WQ2TR_OFFSET                 0x0058
39859 +#define AR9_P2_ECW_Q32_REG_P2WQ2TR_SHIFT                  0
39860 +#define AR9_P2_ECW_Q32_REG_P2WQ2TR_SIZE                   11
39861 +/* -------------------------------------------------------------------------- */
39862 +/* Register: 'Port 0 Egress Control for WFQ Q10 Register' */
39863 +/* Bit: 'P0WQ1TR' */
39864 +/* Description: 'Port 0 Egress Token R for WFQ Q1' */
39865 +#define AR9_P0_ECW_Q10_REG_P0WQ1TR_OFFSET                 0x003C
39866 +#define AR9_P0_ECW_Q10_REG_P0WQ1TR_SHIFT                  16
39867 +#define AR9_P0_ECW_Q10_REG_P0WQ1TR_SIZE                   11
39868 +/* Bit: 'P0WQ0TR' */
39869 +/* Description: 'Port 0 Egress Token R for WFQ Q0' */
39870 +#define AR9_P0_ECW_Q10_REG_P0WQ0TR_OFFSET                 0x003C
39871 +#define AR9_P0_ECW_Q10_REG_P0WQ0TR_SHIFT                  0
39872 +#define AR9_P0_ECW_Q10_REG_P0WQ0TR_SIZE                   11
39873 +/* -------------------------------------------------------------------------- */
39874 +/* Register: 'Port 1 Egress Control for WFQ Q10 Register' */
39875 +/* Bit: 'P1WQ1TR' */
39876 +/* Description: 'Port 1 Egress Token R for WFQ Q1' */
39877 +#define AR9_P1_ECW_Q10_REG_P1WQ1TR_OFFSET                 0x004C
39878 +#define AR9_P1_ECW_Q10_REG_P1WQ1TR_SHIFT                  16
39879 +#define AR9_P1_ECW_Q10_REG_P1WQ1TR_SIZE                   11
39880 +/* Bit: 'P1WQ0TR' */
39881 +/* Description: 'Port 1 Egress Token R for WFQ Q0' */
39882 +#define AR9_P1_ECW_Q10_REG_P1WQ0TR_OFFSET                 0x004C
39883 +#define AR9_P1_ECW_Q10_REG_P1WQ0TR_SHIFT                  0
39884 +#define AR9_P1_ECW_Q10_REG_P1WQ0TR_SIZE                   11
39885 +/* -------------------------------------------------------------------------- */
39886 +/* Register: 'Port 2 Egress Control for WFQ Q10 Register' */
39887 +/* Bit: 'P2WQ1TR' */
39888 +/* Description: 'Port 2 Egress Token R for WFQ Q1' */
39889 +#define AR9_P2_ECW_Q10_REG_P2WQ1TR_OFFSET                 0x005C
39890 +#define AR9_P2_ECW_Q10_REG_P2WQ1TR_SHIFT                  16
39891 +#define AR9_P2_ECW_Q10_REG_P2WQ1TR_SIZE                   11
39892 +/* Bit: 'P2WQ0TR' */
39893 +/* Description: 'Port 2 Egress Token R for WFQ Q0' */
39894 +#define AR9_P2_ECW_Q10_REG_P2WQ0TR_OFFSET                 0x005C
39895 +#define AR9_P2_ECW_Q10_REG_P2WQ0TR_SHIFT                  0
39896 +#define AR9_P2_ECW_Q10_REG_P2WQ0TR_SIZE                   11
39897 +/* -------------------------------------------------------------------------- */
39898 +/* Register: 'Interrupt Enable Register' */
39899 +/* Bit: 'DBFIE' */
39900 +/* Description: 'Data Buffer is Full Interrupt Enable' */
39901 +#define AR9_INT_ENA_REG_DBFIE_OFFSET                      0x0060
39902 +#define AR9_INT_ENA_REG_DBFIE_SHIFT                       7
39903 +#define AR9_INT_ENA_REG_DBFIE_SIZE                        1
39904 +/* Bit: 'DBNFIE' */
39905 +/* Description: 'Data Buffer is nearly Full Interrupt Enable' */
39906 +#define AR9_INT_ENA_REG_DBNFIE_OFFSET                     0x0060
39907 +#define AR9_INT_ENA_REG_DBNFIE_SHIFT                      6
39908 +#define AR9_INT_ENA_REG_DBNFIE_SIZE                       1
39909 +/* Bit: 'LTFIE' */
39910 +/* Description: 'Learning Table Full Interrupt Enable' */
39911 +#define AR9_INT_ENA_REG_LTFIE_OFFSET                      0x0060
39912 +#define AR9_INT_ENA_REG_LTFIE_SHIFT                       5
39913 +#define AR9_INT_ENA_REG_LTFIE_SIZE                        1
39914 +/* Bit: 'LTADIE' */
39915 +/* Description: 'Leaning Table Access Done Interrupt Enable' */
39916 +#define AR9_INT_ENA_REG_LTADIE_OFFSET                     0x0060
39917 +#define AR9_INT_ENA_REG_LTADIE_SHIFT                      4
39918 +#define AR9_INT_ENA_REG_LTADIE_SIZE                       1
39919 +/* Bit: 'PSVIE' */
39920 +/* Description: 'Port Security Violation Interrupt Enable' */
39921 +#define AR9_INT_ENA_REG_PSVIE_OFFSET                      0x0060
39922 +#define AR9_INT_ENA_REG_PSVIE_SHIFT                       1
39923 +#define AR9_INT_ENA_REG_PSVIE_SIZE                        3
39924 +/* Bit: 'PSCIE' */
39925 +/* Description: 'Port Status Change Interrupt Enable' */
39926 +#define AR9_INT_ENA_REG_PSCIE_OFFSET                      0x0060
39927 +#define AR9_INT_ENA_REG_PSCIE_SHIFT                       0
39928 +#define AR9_INT_ENA_REG_PSCIE_SIZE                        1
39929 +/* -------------------------------------------------------------------------- */
39930 +/* Register: 'Interrupt Status Register' */
39931 +/* Bit: 'DBF' */
39932 +/* Description: 'Data Buffer is Full' */
39933 +#define AR9_INT_ST_REG_DBF_OFFSET                         0x0064
39934 +#define AR9_INT_ST_REG_DBF_SHIFT                          7
39935 +#define AR9_INT_ST_REG_DBF_SIZE                           1
39936 +/* Bit: 'DBNF' */
39937 +/* Description: 'Data Buffer is nearly Full' */
39938 +#define AR9_INT_ST_REG_DBNF_OFFSET                        0x0064
39939 +#define AR9_INT_ST_REG_DBNF_SHIFT                         6
39940 +#define AR9_INT_ST_REG_DBNF_SIZE                          1
39941 +/* Bit: 'LTF' */
39942 +/* Description: 'Learning Table Full' */
39943 +#define AR9_INT_ST_REG_LTF_OFFSET                         0x0064
39944 +#define AR9_INT_ST_REG_LTF_SHIFT                          5
39945 +#define AR9_INT_ST_REG_LTF_SIZE                           1
39946 +/* Bit: 'LTAD' */
39947 +/* Description: 'Leaning Table Access Done' */
39948 +#define AR9_INT_ST_REG_LTAD_OFFSET                        0x0064
39949 +#define AR9_INT_ST_REG_LTAD_SHIFT                         4
39950 +#define AR9_INT_ST_REG_LTAD_SIZE                          1
39951 +/* Bit: 'PSV' */
39952 +/* Description: 'Port Security Violation' */
39953 +#define AR9_INT_ST_REG_PSV_OFFSET                         0x0064
39954 +#define AR9_INT_ST_REG_PSV_SHIFT                          1
39955 +#define AR9_INT_ST_REG_PSV_SIZE                           3
39956 +/* Bit: 'PSC' */
39957 +/* Description: 'Port Status Change' */
39958 +#define AR9_INT_ST_REG_PSC_OFFSET                         0x0064
39959 +#define AR9_INT_ST_REG_PSC_SHIFT                          0
39960 +#define AR9_INT_ST_REG_PSC_SIZE                           1
39961 +/* -------------------------------------------------------------------------- */
39962 +/* Register: 'Switch Global Control Register 0' */
39963 +/* Bit: 'SE' */
39964 +/* Description: 'Switch Enable' */
39965 +#define AR9_SW_GCTL0_REG_SE_OFFSET                        0x0068
39966 +#define AR9_SW_GCTL0_REG_SE_SHIFT                         31
39967 +#define AR9_SW_GCTL0_REG_SE_SIZE                          1
39968 +/* Bit: 'ICRCCD' */
39969 +/* Description: 'CRC Check Disable' */
39970 +#define AR9_SW_GCTL0_REG_ICRCCD_OFFSET                    0x0068
39971 +#define AR9_SW_GCTL0_REG_ICRCCD_SHIFT                     30
39972 +#define AR9_SW_GCTL0_REG_ICRCCD_SIZE                      1
39973 +/* Bit: 'LPE' */
39974 +/* Description: 'Virtual Ports Over CPU Physical Port Enable' */
39975 +#define AR9_SW_GCTL0_REG_LPE_OFFSET                       0x0068
39976 +#define AR9_SW_GCTL0_REG_LPE_SHIFT                        29
39977 +#define AR9_SW_GCTL0_REG_LPE_SIZE                         1
39978 +/* Bit: 'RVID0' */
39979 +/* Description: 'Replace VID0' */
39980 +#define AR9_SW_GCTL0_REG_RVID0_OFFSET                     0x0068
39981 +#define AR9_SW_GCTL0_REG_RVID0_SHIFT                      28
39982 +#define AR9_SW_GCTL0_REG_RVID0_SIZE                       1
39983 +/* Bit: 'RVID1' */
39984 +/* Description: 'Replace VID1' */
39985 +#define AR9_SW_GCTL0_REG_RVID1_OFFSET                     0x0068
39986 +#define AR9_SW_GCTL0_REG_RVID1_SHIFT                      27
39987 +#define AR9_SW_GCTL0_REG_RVID1_SIZE                       1
39988 +/* Bit: 'RVIDFFF' */
39989 +/* Description: 'Replace VIDFFF' */
39990 +#define AR9_SW_GCTL0_REG_RVIDFFF_OFFSET                   0x0068
39991 +#define AR9_SW_GCTL0_REG_RVIDFFF_SHIFT                    26
39992 +#define AR9_SW_GCTL0_REG_RVIDFFF_SIZE                     1
39993 +/* Bit: 'PCR' */
39994 +/* Description: 'Priority Change Rule' */
39995 +#define AR9_SW_GCTL0_REG_PCR_OFFSET                       0x0068
39996 +#define AR9_SW_GCTL0_REG_PCR_SHIFT                        25
39997 +#define AR9_SW_GCTL0_REG_PCR_SIZE                         1
39998 +/* Bit: 'PCE' */
39999 +/* Description: 'Priority Change Enable' */
40000 +#define AR9_SW_GCTL0_REG_PCE_OFFSET                       0x0068
40001 +#define AR9_SW_GCTL0_REG_PCE_SHIFT                        24
40002 +#define AR9_SW_GCTL0_REG_PCE_SIZE                         1
40003 +/* Bit: 'TSIPGE' */
40004 +/* Description: 'Transmit Short IPG Enable' */
40005 +#define AR9_SW_GCTL0_REG_TSIPGE_OFFSET                    0x0068
40006 +#define AR9_SW_GCTL0_REG_TSIPGE_SHIFT                     23
40007 +#define AR9_SW_GCTL0_REG_TSIPGE_SIZE                      1
40008 +/* Bit: 'PHYBA' */
40009 +/* Description: 'PHY Base Address' */
40010 +#define AR9_SW_GCTL0_REG_PHYBA_OFFSET                     0x0068
40011 +#define AR9_SW_GCTL0_REG_PHYBA_SHIFT                      22
40012 +#define AR9_SW_GCTL0_REG_PHYBA_SIZE                       1
40013 +/* Bit: 'DPWECH' */
40014 +/* Description: 'Drop Packet When Excessive Collision Happen' */
40015 +#define AR9_SW_GCTL0_REG_DPWECH_OFFSET                    0x0068
40016 +#define AR9_SW_GCTL0_REG_DPWECH_SHIFT                     21
40017 +#define AR9_SW_GCTL0_REG_DPWECH_SIZE                      1
40018 +/* Bit: 'ATS' */
40019 +/* Description: 'Aging Timer Select' */
40020 +#define AR9_SW_GCTL0_REG_ATS_OFFSET                       0x0068
40021 +#define AR9_SW_GCTL0_REG_ATS_SHIFT                        18
40022 +#define AR9_SW_GCTL0_REG_ATS_SIZE                         3
40023 +/* Bit: 'MCA' */
40024 +/* Description: 'Mirror CRC Also' */
40025 +#define AR9_SW_GCTL0_REG_MCA_OFFSET                       0x0068
40026 +#define AR9_SW_GCTL0_REG_MCA_SHIFT                        17
40027 +#define AR9_SW_GCTL0_REG_MCA_SIZE                         1
40028 +/* Bit: 'MRA' */
40029 +/* Description: 'Mirror RXER Also' */
40030 +#define AR9_SW_GCTL0_REG_MRA_OFFSET                       0x0068
40031 +#define AR9_SW_GCTL0_REG_MRA_SHIFT                        16
40032 +#define AR9_SW_GCTL0_REG_MRA_SIZE                         1
40033 +/* Bit: 'MPA' */
40034 +/* Description: 'Mirror PAUSE Also' */
40035 +#define AR9_SW_GCTL0_REG_MPA_OFFSET                       0x0068
40036 +#define AR9_SW_GCTL0_REG_MPA_SHIFT                        15
40037 +#define AR9_SW_GCTL0_REG_MPA_SIZE                         1
40038 +/* Bit: 'MLA' */
40039 +/* Description: 'Mirror Long Also' */
40040 +#define AR9_SW_GCTL0_REG_MLA_OFFSET                       0x0068
40041 +#define AR9_SW_GCTL0_REG_MLA_SHIFT                        14
40042 +#define AR9_SW_GCTL0_REG_MLA_SIZE                         1
40043 +/* Bit: 'MSA' */
40044 +/* Description: 'Mirror Short Also' */
40045 +#define AR9_SW_GCTL0_REG_MSA_OFFSET                       0x0068
40046 +#define AR9_SW_GCTL0_REG_MSA_SHIFT                        13
40047 +#define AR9_SW_GCTL0_REG_MSA_SIZE                         1
40048 +/* Bit: 'SNIFFPN' */
40049 +/* Description: 'Sniffer port number' */
40050 +#define AR9_SW_GCTL0_REG_SNIFFPN_OFFSET                   0x0068
40051 +#define AR9_SW_GCTL0_REG_SNIFFPN_SHIFT                    10
40052 +#define AR9_SW_GCTL0_REG_SNIFFPN_SIZE                     3
40053 +/* Bit: 'MPL' */
40054 +/* Description: 'Max Packet Length (MAXPKTLEN)' */
40055 +#define AR9_SW_GCTL0_REG_MPL_OFFSET                       0x0068
40056 +#define AR9_SW_GCTL0_REG_MPL_SHIFT                        8
40057 +#define AR9_SW_GCTL0_REG_MPL_SIZE                         2
40058 +/* Bit: 'DMQ3' */
40059 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
40060 +as Q3)' */
40061 +#define AR9_SW_GCTL0_REG_DMQ3_OFFSET                      0x0068
40062 +#define AR9_SW_GCTL0_REG_DMQ3_SHIFT                       6
40063 +#define AR9_SW_GCTL0_REG_DMQ3_SIZE                        2
40064 +/* Bit: 'DMQ2' */
40065 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
40066 +as Q2)' */
40067 +#define AR9_SW_GCTL0_REG_DMQ2_OFFSET                      0x0068
40068 +#define AR9_SW_GCTL0_REG_DMQ2_SHIFT                       4
40069 +#define AR9_SW_GCTL0_REG_DMQ2_SIZE                        2
40070 +/* Bit: 'DMQ1' */
40071 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
40072 +as Q1)' */
40073 +#define AR9_SW_GCTL0_REG_DMQ1_OFFSET                      0x0068
40074 +#define AR9_SW_GCTL0_REG_DMQ1_SHIFT                       2
40075 +#define AR9_SW_GCTL0_REG_DMQ1_SIZE                        2
40076 +/* Bit: 'DMQ0' */
40077 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
40078 +as Q0)' */
40079 +#define AR9_SW_GCTL0_REG_DMQ0_OFFSET                      0x0068
40080 +#define AR9_SW_GCTL0_REG_DMQ0_SHIFT                       0
40081 +#define AR9_SW_GCTL0_REG_DMQ0_SIZE                        2
40082 +/* -------------------------------------------------------------------------- */
40083 +/* Register: 'Switch Global Control Register 1' */
40084 +/* Bit: 'BISTDN' */
40085 +/* Description: 'BIST Done' */
40086 +#define AR9_SW_GCTL1_REG_BISTDN_OFFSET                    0x006C
40087 +#define AR9_SW_GCTL1_REG_BISTDN_SHIFT                     27
40088 +#define AR9_SW_GCTL1_REG_BISTDN_SIZE                      1
40089 +/* Bit: 'EDSTX' */
40090 +/* Description: 'Enable drop scheme of TX and RX' */
40091 +#define AR9_SW_GCTL1_REG_EDSTX_OFFSET                     0x006C
40092 +#define AR9_SW_GCTL1_REG_EDSTX_SHIFT                      26
40093 +#define AR9_SW_GCTL1_REG_EDSTX_SIZE                       1
40094 +/* Bit: 'CTTX' */
40095 +/* Description: 'Congestion threshold for TX queue' */
40096 +#define AR9_SW_GCTL1_REG_CTTX_OFFSET                      0x006C
40097 +#define AR9_SW_GCTL1_REG_CTTX_SHIFT                       24
40098 +#define AR9_SW_GCTL1_REG_CTTX_SIZE                        2
40099 +/* Bit: 'IJT' */
40100 +/* Description: 'Input Jam Threshold' */
40101 +#define AR9_SW_GCTL1_REG_IJT_OFFSET                       0x006C
40102 +#define AR9_SW_GCTL1_REG_IJT_SHIFT                        21
40103 +#define AR9_SW_GCTL1_REG_IJT_SIZE                         3
40104 +/* Bit: 'DIVS' */
40105 +/* Description: 'Do not Identify VLAN after SNAP' */
40106 +#define AR9_SW_GCTL1_REG_DIVS_OFFSET                      0x006C
40107 +#define AR9_SW_GCTL1_REG_DIVS_SHIFT                       20
40108 +#define AR9_SW_GCTL1_REG_DIVS_SIZE                        1
40109 +/* Bit: 'DII6P' */
40110 +/* Description: 'Do not Identify IPV6 in PPPOE' */
40111 +#define AR9_SW_GCTL1_REG_DII6P_OFFSET                     0x006C
40112 +#define AR9_SW_GCTL1_REG_DII6P_SHIFT                      19
40113 +#define AR9_SW_GCTL1_REG_DII6P_SIZE                       1
40114 +/* Bit: 'DIIPS' */
40115 +/* Description: 'Do not Identify IP in PPPOE after SNAP' */
40116 +#define AR9_SW_GCTL1_REG_DIIPS_OFFSET                     0x006C
40117 +#define AR9_SW_GCTL1_REG_DIIPS_SHIFT                      18
40118 +#define AR9_SW_GCTL1_REG_DIIPS_SIZE                       1
40119 +/* Bit: 'DIE' */
40120 +/* Description: 'Do not Identify IPV6' */
40121 +#define AR9_SW_GCTL1_REG_DIE_OFFSET                       0x006C
40122 +#define AR9_SW_GCTL1_REG_DIE_SHIFT                        17
40123 +#define AR9_SW_GCTL1_REG_DIE_SIZE                         1
40124 +/* Bit: 'DIIP' */
40125 +/* Description: 'Do not Identify IPv4 in PPPOE' */
40126 +#define AR9_SW_GCTL1_REG_DIIP_OFFSET                      0x006C
40127 +#define AR9_SW_GCTL1_REG_DIIP_SHIFT                       16
40128 +#define AR9_SW_GCTL1_REG_DIIP_SIZE                        1
40129 +/* Bit: 'DIS' */
40130 +/* Description: 'Do not Identify SNAP' */
40131 +#define AR9_SW_GCTL1_REG_DIS_OFFSET                       0x006C
40132 +#define AR9_SW_GCTL1_REG_DIS_SHIFT                        15
40133 +#define AR9_SW_GCTL1_REG_DIS_SIZE                         1
40134 +/* -------------------------------------------------------------------------- */
40135 +/* Register: 'Default Portmap Register' */
40136 +/* Bit: 'UP' */
40137 +/* Description: 'Unknown Unicast Portmap' */
40138 +#define AR9_DF_PORTMAP_REG_UP_OFFSET                      0x002C
40139 +#define AR9_DF_PORTMAP_REG_UP_SHIFT                       24
40140 +#define AR9_DF_PORTMAP_REG_UP_SIZE                        8
40141 +/* Bit: 'BP' */
40142 +/* Description: 'Broadcast Portmap' */
40143 +#define AR9_DF_PORTMAP_REG_BP_OFFSET                      0x002C
40144 +#define AR9_DF_PORTMAP_REG_BP_SHIFT                       16
40145 +#define AR9_DF_PORTMAP_REG_BP_SIZE                        8
40146 +/* Bit: 'MP' */
40147 +/* Description: 'Unknown Multicast Portmap' */
40148 +#define AR9_DF_PORTMAP_REG_MP_OFFSET                      0x002C
40149 +#define AR9_DF_PORTMAP_REG_MP_SHIFT                       8
40150 +#define AR9_DF_PORTMAP_REG_MP_SIZE                        8
40151 +/* Bit: 'RP' */
40152 +/* Description: 'Reserve Portmap' */
40153 +#define AR9_DF_PORTMAP_REG_RP_OFFSET                      0x002C
40154 +#define AR9_DF_PORTMAP_REG_RP_SHIFT                       0
40155 +#define AR9_DF_PORTMAP_REG_RP_SIZE                        8
40156 +/* -------------------------------------------------------------------------- */
40157 +/* Register: 'ARP/RARP Register' */
40158 +/* Bit: 'MACA' */
40159 +/* Description: 'MAC Control Action' */
40160 +#define AR9_ARP_REG_MACA_OFFSET                           0x0070
40161 +#define AR9_ARP_REG_MACA_SHIFT                            14
40162 +#define AR9_ARP_REG_MACA_SIZE                             2
40163 +/* Bit: 'UPT' */
40164 +/* Description: 'Unicast packet Treated as Cross_VLAN packet' */
40165 +#define AR9_ARP_REG_UPT_OFFSET                            0x0070
40166 +#define AR9_ARP_REG_UPT_SHIFT                             13
40167 +#define AR9_ARP_REG_UPT_SIZE                              1
40168 +/* Bit: 'RPT' */
40169 +/* Description: 'RARP Packet Treated as Cross_VLAN Packet' */
40170 +#define AR9_ARP_REG_RPT_OFFSET                            0x0070
40171 +#define AR9_ARP_REG_RPT_SHIFT                             12
40172 +#define AR9_ARP_REG_RPT_SIZE                              1
40173 +/* Bit: 'RAPA' */
40174 +/* Description: 'RARP/ARP Packet Action' */
40175 +#define AR9_ARP_REG_RAPA_OFFSET                           0x0070
40176 +#define AR9_ARP_REG_RAPA_SHIFT                            10
40177 +#define AR9_ARP_REG_RAPA_SIZE                             2
40178 +/* Bit: 'RAPPE' */
40179 +/* Description: 'RARP/ARP Packet Priority Enable' */
40180 +#define AR9_ARP_REG_RAPPE_OFFSET                          0x0070
40181 +#define AR9_ARP_REG_RAPPE_SHIFT                           9
40182 +#define AR9_ARP_REG_RAPPE_SIZE                            1
40183 +/* Bit: 'RAPP' */
40184 +/* Description: 'RARP/ARP Packet Priority' */
40185 +#define AR9_ARP_REG_RAPP_OFFSET                           0x0070
40186 +#define AR9_ARP_REG_RAPP_SHIFT                            7
40187 +#define AR9_ARP_REG_RAPP_SIZE                             2
40188 +/* Bit: 'RAPOTH' */
40189 +/* Description: 'RARP/ARP Packet Output Tag Handle' */
40190 +#define AR9_ARP_REG_RAPOTH_OFFSET                         0x0070
40191 +#define AR9_ARP_REG_RAPOTH_SHIFT                          5
40192 +#define AR9_ARP_REG_RAPOTH_SIZE                           2
40193 +/* Bit: 'APT' */
40194 +/* Description: 'ARP Packet Treated as Cross _ VLAN Packet' */
40195 +#define AR9_ARP_REG_APT_OFFSET                            0x0070
40196 +#define AR9_ARP_REG_APT_SHIFT                             4
40197 +#define AR9_ARP_REG_APT_SIZE                              1
40198 +/* Bit: 'RAPTM' */
40199 +/* Description: 'RARP/ARP Packet Treated as Management Packet' */
40200 +#define AR9_ARP_REG_RAPTM_OFFSET                          0x0070
40201 +#define AR9_ARP_REG_RAPTM_SHIFT                           3
40202 +#define AR9_ARP_REG_RAPTM_SIZE                            1
40203 +/* Bit: 'TAPTS' */
40204 +/* Description: 'RARP/ARP Packet Treated as Span Packet' */
40205 +#define AR9_ARP_REG_TAPTS_OFFSET                          0x0070
40206 +#define AR9_ARP_REG_TAPTS_SHIFT                           2
40207 +#define AR9_ARP_REG_TAPTS_SIZE                            1
40208 +/* Bit: 'TAP' */
40209 +/* Description: 'Trap ARP Packet' */
40210 +#define AR9_ARP_REG_TAP_OFFSET                            0x0070
40211 +#define AR9_ARP_REG_TAP_SHIFT                             1
40212 +#define AR9_ARP_REG_TAP_SIZE                              1
40213 +/* Bit: 'TRP' */
40214 +/* Description: 'Trap RARP Packet' */
40215 +#define AR9_ARP_REG_TRP_OFFSET                            0x0070
40216 +#define AR9_ARP_REG_TRP_SHIFT                             0
40217 +#define AR9_ARP_REG_TRP_SIZE                              1
40218 +/* -------------------------------------------------------------------------- */
40219 +/* Register: 'Storm control Register' */
40220 +/* Bit: 'STORM_10_TH' */
40221 +/* Description: '10M Threshold' */
40222 +#define AR9_STRM_CTL_REG_STORM_10_TH_OFFSET               0x0074
40223 +#define AR9_STRM_CTL_REG_STORM_10_TH_SHIFT                16
40224 +#define AR9_STRM_CTL_REG_STORM_10_TH_SIZE                 13
40225 +/* Bit: 'STORM_B' */
40226 +/* Description: 'Storm Enable for Broadcast Packets' */
40227 +#define AR9_STRM_CTL_REG_STORM_B_OFFSET                   0x0074
40228 +#define AR9_STRM_CTL_REG_STORM_B_SHIFT                    15
40229 +#define AR9_STRM_CTL_REG_STORM_B_SIZE                     1
40230 +/* Bit: 'STORM_M' */
40231 +/* Description: 'Storm Enable for Multicast Packets' */
40232 +#define AR9_STRM_CTL_REG_STORM_M_OFFSET                   0x0074
40233 +#define AR9_STRM_CTL_REG_STORM_M_SHIFT                    14
40234 +#define AR9_STRM_CTL_REG_STORM_M_SIZE                     1
40235 +/* Bit: 'STORM_U' */
40236 +/* Description: 'Storm Enable for Un-learned Unicast Packets' */
40237 +#define AR9_STRM_CTL_REG_STORM_U_OFFSET                   0x0074
40238 +#define AR9_STRM_CTL_REG_STORM_U_SHIFT                    13
40239 +#define AR9_STRM_CTL_REG_STORM_U_SIZE                     1
40240 +/* Bit: 'STORM_100_TH' */
40241 +/* Description: '100M Threshold' */
40242 +#define AR9_STRM_CTL_REG_STORM_100_TH_OFFSET              0x0074
40243 +#define AR9_STRM_CTL_REG_STORM_100_TH_SHIFT               0
40244 +#define AR9_STRM_CTL_REG_STORM_100_TH_SIZE                13
40245 +/* -------------------------------------------------------------------------- */
40246 +/* Register: 'RGMII/GMII Port Control Register' */
40247 +/* Bit: 'MCS' */
40248 +/* Description: 'Management Clock Select' */
40249 +#define AR9_RGMII_CTL_REG_MCS_OFFSET                      0x0078
40250 +#define AR9_RGMII_CTL_REG_MCS_SHIFT                       24
40251 +#define AR9_RGMII_CTL_REG_MCS_SIZE                        8
40252 +/* Bit: 'P1CKIO' */
40253 +/* Description: 'Interface Clk PAD I/O Select' */
40254 +#define AR9_RGMII_CTL_REG_P1CKIO_OFFSET                   0x0078
40255 +#define AR9_RGMII_CTL_REG_P1CKIO_SHIFT                    23
40256 +#define AR9_RGMII_CTL_REG_P1CKIO_SIZE                     1
40257 +/* Bit: 'P1Feq' */
40258 +/* Description: 'Interface Reverse MII Clk Frequency' */
40259 +#define AR9_RGMII_CTL_REG_P1FEQ_OFFSET                    0x0078
40260 +#define AR9_RGMII_CTL_REG_P1FEQ_SHIFT                     22
40261 +#define AR9_RGMII_CTL_REG_P1FEQ_SIZE                      1
40262 +/* Bit: 'P0CKIO' */
40263 +/* Description: 'Interface Clk PAD I/O Select' */
40264 +#define AR9_RGMII_CTL_REG_P0CKIO_OFFSET                   0x0078
40265 +#define AR9_RGMII_CTL_REG_P0CKIO_SHIFT                    21
40266 +#define AR9_RGMII_CTL_REG_P0CKIO_SIZE                     1
40267 +/* Bit: 'P0Feq' */
40268 +/* Description: 'Interface Reverse MII Clk Frequency' */
40269 +#define AR9_RGMII_CTL_REG_P0FEQ_OFFSET                    0x0078
40270 +#define AR9_RGMII_CTL_REG_P0FEQ_SHIFT                     20
40271 +#define AR9_RGMII_CTL_REG_P0FEQ_SIZE                      1
40272 +/* Bit: 'P1IS' */
40273 +/* Description: 'Interface Selection' */
40274 +#define AR9_RGMII_CTL_REG_P1IS_OFFSET                     0x0078
40275 +#define AR9_RGMII_CTL_REG_P1IS_SHIFT                      18
40276 +#define AR9_RGMII_CTL_REG_P1IS_SIZE                       2
40277 +/* Bit: 'P1RDLY' */
40278 +/* Description: 'Port 1 RGMII Rx Clock Delay' */
40279 +#define AR9_RGMII_CTL_REG_P1RDLY_OFFSET                   0x0078
40280 +#define AR9_RGMII_CTL_REG_P1RDLY_SHIFT                    16
40281 +#define AR9_RGMII_CTL_REG_P1RDLY_SIZE                     2
40282 +/* Bit: 'P1TDLY' */
40283 +/* Description: 'Port 1 RGMII Tx Clock Delay' */
40284 +#define AR9_RGMII_CTL_REG_P1TDLY_OFFSET                   0x0078
40285 +#define AR9_RGMII_CTL_REG_P1TDLY_SHIFT                    14
40286 +#define AR9_RGMII_CTL_REG_P1TDLY_SIZE                     2
40287 +/* Bit: 'P1SPD' */
40288 +/* Description: 'Port 1 Speed' */
40289 +#define AR9_RGMII_CTL_REG_P1SPD_OFFSET                    0x0078
40290 +#define AR9_RGMII_CTL_REG_P1SPD_SHIFT                     12
40291 +#define AR9_RGMII_CTL_REG_P1SPD_SIZE                      2
40292 +/* Bit: 'P1DUP' */
40293 +/* Description: 'Port 1 Duplex mode' */
40294 +#define AR9_RGMII_CTL_REG_P1DUP_OFFSET                    0x0078
40295 +#define AR9_RGMII_CTL_REG_P1DUP_SHIFT                     11
40296 +#define AR9_RGMII_CTL_REG_P1DUP_SIZE                      1
40297 +/* Bit: 'P1FCE' */
40298 +/* Description: 'Port 1 Flow Control Enable' */
40299 +#define AR9_RGMII_CTL_REG_P1FCE_OFFSET                    0x0078
40300 +#define AR9_RGMII_CTL_REG_P1FCE_SHIFT                     10
40301 +#define AR9_RGMII_CTL_REG_P1FCE_SIZE                      1
40302 +/* Bit: 'P0IS' */
40303 +/* Description: 'Interface Selection' */
40304 +#define AR9_RGMII_CTL_REG_P0IS_OFFSET                     0x0078
40305 +#define AR9_RGMII_CTL_REG_P0IS_SHIFT                      8
40306 +#define AR9_RGMII_CTL_REG_P0IS_SIZE                       2
40307 +/* Bit: 'P0RDLY' */
40308 +/* Description: 'Port 0 RGMII Rx Clock Delay' */
40309 +#define AR9_RGMII_CTL_REG_P0RDLY_OFFSET                   0x0078
40310 +#define AR9_RGMII_CTL_REG_P0RDLY_SHIFT                    6
40311 +#define AR9_RGMII_CTL_REG_P0RDLY_SIZE                     2
40312 +/* Bit: 'P0TDLY' */
40313 +/* Description: 'Port 0 RGMII Tx Clock Delay' */
40314 +#define AR9_RGMII_CTL_REG_P0TDLY_OFFSET                   0x0078
40315 +#define AR9_RGMII_CTL_REG_P0TDLY_SHIFT                    4
40316 +#define AR9_RGMII_CTL_REG_P0TDLY_SIZE                     2
40317 +/* Bit: 'P0SPD' */
40318 +/* Description: 'Port 0 Speed' */
40319 +#define AR9_RGMII_CTL_REG_P0SPD_OFFSET                    0x0078
40320 +#define AR9_RGMII_CTL_REG_P0SPD_SHIFT                     2
40321 +#define AR9_RGMII_CTL_REG_P0SPD_SIZE                      2
40322 +/* Bit: 'P0DUP' */
40323 +/* Description: 'Port 0 Duplex mode' */
40324 +#define AR9_RGMII_CTL_REG_P0DUP_OFFSET                    0x0078
40325 +#define AR9_RGMII_CTL_REG_P0DUP_SHIFT                     1
40326 +#define AR9_RGMII_CTL_REG_P0DUP_SIZE                      1
40327 +/* Bit: 'P0FCE' */
40328 +/* Description: 'Port 0 Flow Control Enable' */
40329 +#define AR9_RGMII_CTL_REG_P0FCE_OFFSET                    0x0078
40330 +#define AR9_RGMII_CTL_REG_P0FCE_SHIFT                     0
40331 +#define AR9_RGMII_CTL_REG_P0FCE_SIZE                      1
40332 +/* -------------------------------------------------------------------------- */
40333 +/* Register: '802.1p Priority Map Register' */
40334 +/* Bit: '1PPQ7' */
40335 +/* Description: 'Priority Queue 7' */
40336 +#define AR9_1P_PRT_REG_1PPQ7_OFFSET                       0x007C
40337 +#define AR9_1P_PRT_REG_1PPQ7_SHIFT                        14
40338 +#define AR9_1P_PRT_REG_1PPQ7_SIZE                         2
40339 +/* Bit: '1PPQ6' */
40340 +/* Description: 'Priority Queue 6' */
40341 +#define AR9_1P_PRT_REG_1PPQ6_OFFSET                       0x007C
40342 +#define AR9_1P_PRT_REG_1PPQ6_SHIFT                        12
40343 +#define AR9_1P_PRT_REG_1PPQ6_SIZE                         2
40344 +/* Bit: '1PPQ5' */
40345 +/* Description: 'Priority Queue 5' */
40346 +#define AR9_1P_PRT_REG_1PPQ5_OFFSET                       0x007C
40347 +#define AR9_1P_PRT_REG_1PPQ5_SHIFT                        10
40348 +#define AR9_1P_PRT_REG_1PPQ5_SIZE                         2
40349 +/* Bit: '1PPQ4' */
40350 +/* Description: 'Priority Queue 4' */
40351 +#define AR9_1P_PRT_REG_1PPQ4_OFFSET                       0x007C
40352 +#define AR9_1P_PRT_REG_1PPQ4_SHIFT                        8
40353 +#define AR9_1P_PRT_REG_1PPQ4_SIZE                         2
40354 +/* Bit: '1PPQ3' */
40355 +/* Description: 'Priority Queue 3' */
40356 +#define AR9_1P_PRT_REG_1PPQ3_OFFSET                       0x007C
40357 +#define AR9_1P_PRT_REG_1PPQ3_SHIFT                        6
40358 +#define AR9_1P_PRT_REG_1PPQ3_SIZE                         2
40359 +/* Bit: '1PPQ2' */
40360 +/* Description: 'Priority Queue 2' */
40361 +#define AR9_1P_PRT_REG_1PPQ2_OFFSET                       0x007C
40362 +#define AR9_1P_PRT_REG_1PPQ2_SHIFT                        4
40363 +#define AR9_1P_PRT_REG_1PPQ2_SIZE                         2
40364 +/* Bit: '1PPQ1' */
40365 +/* Description: 'Priority Queue 1' */
40366 +#define AR9_1P_PRT_REG_1PPQ1_OFFSET                       0x007C
40367 +#define AR9_1P_PRT_REG_1PPQ1_SHIFT                        2
40368 +#define AR9_1P_PRT_REG_1PPQ1_SIZE                         2
40369 +/* Bit: '1PPQ0' */
40370 +/* Description: 'Priority Queue 0' */
40371 +#define AR9_1P_PRT_REG_1PPQ0_OFFSET                       0x007C
40372 +#define AR9_1P_PRT_REG_1PPQ0_SHIFT                        0
40373 +#define AR9_1P_PRT_REG_1PPQ0_SIZE                         2
40374 +/* -------------------------------------------------------------------------- */
40375 +/* Register: 'Ingress Policing Flow Control On Watermark' */
40376 +/* Bit: 'F' */
40377 +/* Description: 'Ingress Policing Flow Control On Watermark' */
40378 +#define AR9_PAUSE_ON_WM_F_OFFSET                          0x0080
40379 +#define AR9_PAUSE_ON_WM_F_SHIFT                           0
40380 +#define AR9_PAUSE_ON_WM_F_SIZE                            18
40381 +/* -------------------------------------------------------------------------- */
40382 +/* Register: 'Ingress Policing Flow Control Off Watermark' */
40383 +/* Bit: 'B' */
40384 +/* Description: 'Ingress Policing Flow Control Off Watermark' */
40385 +#define AR9_PAUSE_OFF_WM_B_OFFSET                         0x0084
40386 +#define AR9_PAUSE_OFF_WM_B_SHIFT                          0
40387 +#define AR9_PAUSE_OFF_WM_B_SIZE                           18
40388 +/* -------------------------------------------------------------------------- */
40389 +/* Register: 'Buffer Threshold Register' */
40390 +/* Bit: 'PUO2' */
40391 +/* Description: 'Port 2 Based Flow Control Off Watermark Offset' */
40392 +#define AR9_BF_TH_REG_PUO2_OFFSET                         0x0088
40393 +#define AR9_BF_TH_REG_PUO2_SHIFT                          30
40394 +#define AR9_BF_TH_REG_PUO2_SIZE                           2
40395 +/* Bit: 'PUO1' */
40396 +/* Description: 'Port 1 Based Flow Control Off Watermark Offset' */
40397 +#define AR9_BF_TH_REG_PUO1_OFFSET                         0x0088
40398 +#define AR9_BF_TH_REG_PUO1_SHIFT                          28
40399 +#define AR9_BF_TH_REG_PUO1_SIZE                           2
40400 +/* Bit: 'PUO0' */
40401 +/* Description: 'Port 0 Based Flow Control Off Watermark Offset' */
40402 +#define AR9_BF_TH_REG_PUO0_OFFSET                         0x0088
40403 +#define AR9_BF_TH_REG_PUO0_SHIFT                          26
40404 +#define AR9_BF_TH_REG_PUO0_SIZE                           2
40405 +/* Bit: 'PFO2' */
40406 +/* Description: 'Port 2 Based Flow Control On Watermark Offset' */
40407 +#define AR9_BF_TH_REG_PFO2_OFFSET                         0x0088
40408 +#define AR9_BF_TH_REG_PFO2_SHIFT                          22
40409 +#define AR9_BF_TH_REG_PFO2_SIZE                           2
40410 +/* Bit: 'PFO1' */
40411 +/* Description: 'Port 1 Based Flow Control On Watermark Offset' */
40412 +#define AR9_BF_TH_REG_PFO1_OFFSET                         0x0088
40413 +#define AR9_BF_TH_REG_PFO1_SHIFT                          20
40414 +#define AR9_BF_TH_REG_PFO1_SIZE                           2
40415 +/* Bit: 'PFO0' */
40416 +/* Description: 'Port 0 Based Flow Control On Watermark Offset' */
40417 +#define AR9_BF_TH_REG_PFO0_OFFSET                         0x0088
40418 +#define AR9_BF_TH_REG_PFO0_SHIFT                          18
40419 +#define AR9_BF_TH_REG_PFO0_SIZE                           2
40420 +/* Bit: 'TLA' */
40421 +/* Description: 'Global Flow Control Stop Watermark Selection' */
40422 +#define AR9_BF_TH_REG_TLA_OFFSET                          0x0088
40423 +#define AR9_BF_TH_REG_TLA_SHIFT                           13
40424 +#define AR9_BF_TH_REG_TLA_SIZE                            1
40425 +/* Bit: 'THA' */
40426 +/* Description: 'Global Flow Control On Watermark Selection' */
40427 +#define AR9_BF_TH_REG_THA_OFFSET                          0x0088
40428 +#define AR9_BF_TH_REG_THA_SHIFT                           12
40429 +#define AR9_BF_TH_REG_THA_SIZE                            1
40430 +/* Bit: 'TLO' */
40431 +/* Description: 'Global Flow Control Off Watermark Offset' */
40432 +#define AR9_BF_TH_REG_TLO_OFFSET                          0x0088
40433 +#define AR9_BF_TH_REG_TLO_SHIFT                           10
40434 +#define AR9_BF_TH_REG_TLO_SIZE                            2
40435 +/* Bit: 'THO' */
40436 +/* Description: 'Global Flow Control On Watermark Offset' */
40437 +#define AR9_BF_TH_REG_THO_OFFSET                          0x0088
40438 +#define AR9_BF_TH_REG_THO_SHIFT                           8
40439 +#define AR9_BF_TH_REG_THO_SIZE                            2
40440 +/* Bit: 'PUA' */
40441 +/* Description: 'Port Based Flow Control Off Watermark Selection ' */
40442 +#define AR9_BF_TH_REG_PUA_OFFSET                          0x0088
40443 +#define AR9_BF_TH_REG_PUA_SHIFT                           5
40444 +#define AR9_BF_TH_REG_PUA_SIZE                            3
40445 +/* Bit: 'PFA' */
40446 +/* Description: 'Port Based Flow Control on Watermark Selection' */
40447 +#define AR9_BF_TH_REG_PFA_OFFSET                          0x0088
40448 +#define AR9_BF_TH_REG_PFA_SHIFT                           1
40449 +#define AR9_BF_TH_REG_PFA_SIZE                            3
40450 +/* -------------------------------------------------------------------------- */
40451 +/* Register: 'PMAC Header Control Register' */
40452 +/* Bit: 'RES' */
40453 +/* Description: 'Reserved' */
40454 +#define AR9_PMAC_HD_CTL_RES_OFFSET                        0x008C
40455 +#define AR9_PMAC_HD_CTL_RES_SHIFT                         23
40456 +#define AR9_PMAC_HD_CTL_RES_SIZE                          9
40457 +/* Bit: 'RXSH' */
40458 +/* Description: 'Status Header for Packets from DMA to PMAC' */
40459 +#define AR9_PMAC_HD_CTL_RXSH_OFFSET                       0x008C
40460 +#define AR9_PMAC_HD_CTL_RXSH_SHIFT                        22
40461 +#define AR9_PMAC_HD_CTL_RXSH_SIZE                         1
40462 +/* Bit: 'RL2' */
40463 +/* Description: 'Remove Layer-2 Header from Packets Going from PMAC
40464 +to DMA' */
40465 +#define AR9_PMAC_HD_CTL_RL2_OFFSET                        0x008C
40466 +#define AR9_PMAC_HD_CTL_RL2_SHIFT                         21
40467 +#define AR9_PMAC_HD_CTL_RL2_SIZE                          1
40468 +/* Bit: 'RC' */
40469 +/* Description: 'Remove CRC from Packets Going from PMAC to DMA' */
40470 +#define AR9_PMAC_HD_CTL_RC_OFFSET                         0x008C
40471 +#define AR9_PMAC_HD_CTL_RC_SHIFT                          20
40472 +#define AR9_PMAC_HD_CTL_RC_SIZE                           1
40473 +/* Bit: 'AS' */
40474 +/* Description: 'Status Header for Packets from PMAC to DMA' */
40475 +#define AR9_PMAC_HD_CTL_AS_OFFSET                         0x008C
40476 +#define AR9_PMAC_HD_CTL_AS_SHIFT                          19
40477 +#define AR9_PMAC_HD_CTL_AS_SIZE                           1
40478 +/* Bit: 'AC' */
40479 +/* Description: 'Add CRC for packets from DMA to PMAC' */
40480 +#define AR9_PMAC_HD_CTL_AC_OFFSET                         0x008C
40481 +#define AR9_PMAC_HD_CTL_AC_SHIFT                          18
40482 +#define AR9_PMAC_HD_CTL_AC_SIZE                           1
40483 +/* Bit: 'TYPE_LEN' */
40484 +/* Description: 'Contains the length/type value to the added to packets
40485 +from DMA to PMAC' */
40486 +#define AR9_PMAC_HD_CTL_TYPE_LEN_OFFSET                   0x008C
40487 +#define AR9_PMAC_HD_CTL_TYPE_LEN_SHIFT                    2
40488 +#define AR9_PMAC_HD_CTL_TYPE_LEN_SIZE                     16
40489 +/* Bit: 'TAG' */
40490 +/* Description: 'Add TAG to Packets from DMA to PMAC' */
40491 +#define AR9_PMAC_HD_CTL_TAG_OFFSET                        0x008C
40492 +#define AR9_PMAC_HD_CTL_TAG_SHIFT                         1
40493 +#define AR9_PMAC_HD_CTL_TAG_SIZE                          1
40494 +/* Bit: 'ADD' */
40495 +/* Description: 'ADD Header to Packets from DMA to PMAC' */
40496 +#define AR9_PMAC_HD_CTL_ADD_OFFSET                        0x008C
40497 +#define AR9_PMAC_HD_CTL_ADD_SHIFT                         0
40498 +#define AR9_PMAC_HD_CTL_ADD_SIZE                          1
40499 +/* -------------------------------------------------------------------------- */
40500 +/* Register: 'PMAC Source Address Register 1' */
40501 +/* Bit: 'SA_47_32' */
40502 +/* Description: 'Source Address to be inserted as a part of the Ethernet
40503 +header.' */
40504 +#define AR9_PMAC_SA1_SA_47_32_OFFSET                      0x0090
40505 +#define AR9_PMAC_SA1_SA_47_32_SHIFT                       0
40506 +#define AR9_PMAC_SA1_SA_47_32_SIZE                        16
40507 +/* -------------------------------------------------------------------------- */
40508 +/* Register: 'PMAC Source Address Register 2' */
40509 +/* Bit: 'SA_31_0' */
40510 +/* Description: 'Source Address' */
40511 +#define AR9_PMAC_SA2_SA_31_0_OFFSET                       0x0094
40512 +#define AR9_PMAC_SA2_SA_31_0_SHIFT                        0
40513 +#define AR9_PMAC_SA2_SA_31_0_SIZE                         32
40514 +/* -------------------------------------------------------------------------- */
40515 +/* Register: 'PMAC Destination Address Register 1' */
40516 +/* Bit: 'DA_47_32' */
40517 +/* Description: 'Destination Address' */
40518 +#define AR9_PMAC_DA1_DA_47_32_OFFSET                      0x0098
40519 +#define AR9_PMAC_DA1_DA_47_32_SHIFT                       0
40520 +#define AR9_PMAC_DA1_DA_47_32_SIZE                        16
40521 +/* -------------------------------------------------------------------------- */
40522 +/* Register: 'PMAC Destination Address Register 2' */
40523 +/* Bit: 'DA_31_0' */
40524 +/* Description: 'Destination Address to be inserted as a part of
40525 +the Ethernet header.' */
40526 +#define AR9_PMAC_DA2_DA_31_0_OFFSET                       0x009C
40527 +#define AR9_PMAC_DA2_DA_31_0_SHIFT                        0
40528 +#define AR9_PMAC_DA2_DA_31_0_SIZE                         32
40529 +/* -------------------------------------------------------------------------- */
40530 +/* Register: 'PMAC VLAN Register' */
40531 +/* Bit: 'PRI' */
40532 +/* Description: 'Priority to be inserted as a part of VLAN tag' */
40533 +#define AR9_PMAC_VLAN_PRI_OFFSET                          0x00A0
40534 +#define AR9_PMAC_VLAN_PRI_SHIFT                           13
40535 +#define AR9_PMAC_VLAN_PRI_SIZE                            3
40536 +/* Bit: 'CFI' */
40537 +/* Description: 'CFI bit to be inserted as a part of VLAN tag' */
40538 +#define AR9_PMAC_VLAN_CFI_OFFSET                          0x00A0
40539 +#define AR9_PMAC_VLAN_CFI_SHIFT                           12
40540 +#define AR9_PMAC_VLAN_CFI_SIZE                            1
40541 +/* Bit: 'VLAN ID' */
40542 +/* Description: 'VLAN ID to be inserted as a part of VLAN tag' */
40543 +#define AR9_PMAC_VLAN_VLAN_ID_OFFSET                      0x00A0
40544 +#define AR9_PMAC_VLAN_VLAN_ID_SHIFT                       0
40545 +#define AR9_PMAC_VLAN_VLAN_ID_SIZE                        12
40546 +/* -------------------------------------------------------------------------- */
40547 +/* Register: 'PMAC TX IPG Counter Register' */
40548 +/* Bit: 'IPG_CNT' */
40549 +/* Description: 'IPG Counter' */
40550 +#define AR9_PMAC_TX_IPG_IPG_CNT_OFFSET                    0x00A4
40551 +#define AR9_PMAC_TX_IPG_IPG_CNT_SHIFT                     0
40552 +#define AR9_PMAC_TX_IPG_IPG_CNT_SIZE                      8
40553 +/* -------------------------------------------------------------------------- */
40554 +/* Register: 'PMAC RX IPG Counter Register' */
40555 +/* Bit: 'IDIS_REQ_WM' */
40556 +/* Description: 'Disable RX FIFO Request Watermark' */
40557 +#define AR9_PMAC_RX_IPG_IDIS_REQ_WM_OFFSET                0x00A8
40558 +#define AR9_PMAC_RX_IPG_IDIS_REQ_WM_SHIFT                 8
40559 +#define AR9_PMAC_RX_IPG_IDIS_REQ_WM_SIZE                  1
40560 +/* Bit: 'IREQ_WM' */
40561 +/* Description: 'RX FIFO Request Watermark' */
40562 +#define AR9_PMAC_RX_IPG_IREQ_WM_OFFSET                    0x00A8
40563 +#define AR9_PMAC_RX_IPG_IREQ_WM_SHIFT                     4
40564 +#define AR9_PMAC_RX_IPG_IREQ_WM_SIZE                      4
40565 +/* Bit: 'IPG_CNT' */
40566 +/* Description: 'IPG Counter' */
40567 +#define AR9_PMAC_RX_IPG_IPG_CNT_OFFSET                    0x00A8
40568 +#define AR9_PMAC_RX_IPG_IPG_CNT_SHIFT                     0
40569 +#define AR9_PMAC_RX_IPG_IPG_CNT_SIZE                      4
40570 +/* -------------------------------------------------------------------------- */
40571 +/* Register: 'Address Table Control 0 Register' */
40572 +/* Bit: 'ADDR31_0' */
40573 +/* Description: 'Address [31:0]' */
40574 +#define AR9_ADR_TB_CTL0_REG_ADDR31_0_OFFSET               0x00AC
40575 +#define AR9_ADR_TB_CTL0_REG_ADDR31_0_SHIFT                0
40576 +#define AR9_ADR_TB_CTL0_REG_ADDR31_0_SIZE                 32
40577 +/* -------------------------------------------------------------------------- */
40578 +/* Register: 'Address Table Control 1 Register' */
40579 +/* Bit: 'PMAP' */
40580 +/* Description: 'Port Map' */
40581 +#define AR9_ADR_TB_CTL1_REG_PMAP_OFFSET                   0x00B0
40582 +#define AR9_ADR_TB_CTL1_REG_PMAP_SHIFT                    20
40583 +#define AR9_ADR_TB_CTL1_REG_PMAP_SIZE                     8
40584 +/* Bit: 'FID' */
40585 +/* Description: 'FID group' */
40586 +#define AR9_ADR_TB_CTL1_REG_FID_OFFSET                    0x00B0
40587 +#define AR9_ADR_TB_CTL1_REG_FID_SHIFT                     16
40588 +#define AR9_ADR_TB_CTL1_REG_FID_SIZE                      2
40589 +/* Bit: 'ADDR47_32' */
40590 +/* Description: 'Address [47:32]' */
40591 +#define AR9_ADR_TB_CTL1_REG_ADDR47_32_OFFSET              0x00B0
40592 +#define AR9_ADR_TB_CTL1_REG_ADDR47_32_SHIFT               0
40593 +#define AR9_ADR_TB_CTL1_REG_ADDR47_32_SIZE                16
40594 +/* -------------------------------------------------------------------------- */
40595 +/* Register: 'Address Table Control 2 Register' */
40596 +/* Bit: 'IFCE' */
40597 +/* Description: 'Find Within Current HASH' */
40598 +#define AR9_ADR_TB_CTL2_REG_IFCE_OFFSET                   0x00B4
40599 +#define AR9_ADR_TB_CTL2_REG_IFCE_SHIFT                    23
40600 +#define AR9_ADR_TB_CTL2_REG_IFCE_SIZE                     1
40601 +/* Bit: 'CMD' */
40602 +/* Description: 'Command' */
40603 +#define AR9_ADR_TB_CTL2_REG_CMD_OFFSET                    0x00B4
40604 +#define AR9_ADR_TB_CTL2_REG_CMD_SHIFT                     20
40605 +#define AR9_ADR_TB_CTL2_REG_CMD_SIZE                      3
40606 +/* Bit: 'AC' */
40607 +/* Description: 'Access Control' */
40608 +#define AR9_ADR_TB_CTL2_REG_AC_OFFSET                     0x00B4
40609 +#define AR9_ADR_TB_CTL2_REG_AC_SHIFT                      16
40610 +#define AR9_ADR_TB_CTL2_REG_AC_SIZE                       4
40611 +/* Bit: 'INFOT' */
40612 +/* Description: 'Info Type: Static address' */
40613 +#define AR9_ADR_TB_CTL2_REG_INFOT_OFFSET                  0x00B4
40614 +#define AR9_ADR_TB_CTL2_REG_INFOT_SHIFT                   12
40615 +#define AR9_ADR_TB_CTL2_REG_INFOT_SIZE                    1
40616 +/* Bit: 'ITAT' */
40617 +/* Description: 'Info_Ctrl/Age Timer' */
40618 +#define AR9_ADR_TB_CTL2_REG_ITAT_OFFSET                   0x00B4
40619 +#define AR9_ADR_TB_CTL2_REG_ITAT_SHIFT                    0
40620 +#define AR9_ADR_TB_CTL2_REG_ITAT_SIZE                     11
40621 +/* -------------------------------------------------------------------------- */
40622 +/* Register: 'Address Table Status 0 Register' */
40623 +/* Bit: 'ADDRS31_0' */
40624 +/* Description: 'Address [31:0]' */
40625 +#define AR9_ADR_TB_ST0_REG_ADDRS31_0_OFFSET               0x00B8
40626 +#define AR9_ADR_TB_ST0_REG_ADDRS31_0_SHIFT                0
40627 +#define AR9_ADR_TB_ST0_REG_ADDRS31_0_SIZE                 32
40628 +/* -------------------------------------------------------------------------- */
40629 +/* Register: 'Address Table Status 1 Register' */
40630 +/* Bit: 'PMAPS' */
40631 +/* Description: 'Port Map' */
40632 +#define AR9_ADR_TB_ST1_REG_PMAPS_OFFSET                   0x00BC
40633 +#define AR9_ADR_TB_ST1_REG_PMAPS_SHIFT                    20
40634 +#define AR9_ADR_TB_ST1_REG_PMAPS_SIZE                     8
40635 +/* Bit: 'FIDS' */
40636 +/* Description: 'FID group' */
40637 +#define AR9_ADR_TB_ST1_REG_FIDS_OFFSET                    0x00BC
40638 +#define AR9_ADR_TB_ST1_REG_FIDS_SHIFT                     16
40639 +#define AR9_ADR_TB_ST1_REG_FIDS_SIZE                      2
40640 +/* Bit: 'ADDRS47_32' */
40641 +/* Description: 'Address [47:32]' */
40642 +#define AR9_ADR_TB_ST1_REG_ADDRS47_32_OFFSET              0x00BC
40643 +#define AR9_ADR_TB_ST1_REG_ADDRS47_32_SHIFT               0
40644 +#define AR9_ADR_TB_ST1_REG_ADDRS47_32_SIZE                16
40645 +/* -------------------------------------------------------------------------- */
40646 +/* Register: 'Address Table Status 2 Register' */
40647 +/* Bit: 'BUSY' */
40648 +/* Description: 'Busy: Access Logic is Busy' */
40649 +#define AR9_ADR_TB_ST2_REG_BUSY_OFFSET                    0x00C0
40650 +#define AR9_ADR_TB_ST2_REG_BUSY_SHIFT                     31
40651 +#define AR9_ADR_TB_ST2_REG_BUSY_SIZE                      1
40652 +/* Bit: 'RSLT' */
40653 +/* Description: 'Result' */
40654 +#define AR9_ADR_TB_ST2_REG_RSLT_OFFSET                    0x00C0
40655 +#define AR9_ADR_TB_ST2_REG_RSLT_SHIFT                     28
40656 +#define AR9_ADR_TB_ST2_REG_RSLT_SIZE                      3
40657 +/* Bit: 'CMD' */
40658 +/* Description: 'Command' */
40659 +#define AR9_ADR_TB_ST2_REG_CMD_OFFSET                     0x00C0
40660 +#define AR9_ADR_TB_ST2_REG_CMD_SHIFT                      20
40661 +#define AR9_ADR_TB_ST2_REG_CMD_SIZE                       3
40662 +/* Bit: 'AC' */
40663 +/* Description: 'Access Control' */
40664 +#define AR9_ADR_TB_ST2_REG_AC_OFFSET                      0x00C0
40665 +#define AR9_ADR_TB_ST2_REG_AC_SHIFT                       16
40666 +#define AR9_ADR_TB_ST2_REG_AC_SIZE                        4
40667 +/* Bit: 'BAD' */
40668 +/* Description: 'Bad Status' */
40669 +#define AR9_ADR_TB_ST2_REG_BAD_OFFSET                     0x00C0
40670 +#define AR9_ADR_TB_ST2_REG_BAD_SHIFT                      14
40671 +#define AR9_ADR_TB_ST2_REG_BAD_SIZE                       1
40672 +/* Bit: 'OCP' */
40673 +/* Description: 'Occupy Status' */
40674 +#define AR9_ADR_TB_ST2_REG_OCP_OFFSET                     0x00C0
40675 +#define AR9_ADR_TB_ST2_REG_OCP_SHIFT                      13
40676 +#define AR9_ADR_TB_ST2_REG_OCP_SIZE                       1
40677 +/* Bit: 'INFOTS' */
40678 +/* Description: 'Info Type: Static address' */
40679 +#define AR9_ADR_TB_ST2_REG_INFOTS_OFFSET                  0x00C0
40680 +#define AR9_ADR_TB_ST2_REG_INFOTS_SHIFT                   12
40681 +#define AR9_ADR_TB_ST2_REG_INFOTS_SIZE                    1
40682 +/* Bit: 'ITATS' */
40683 +/* Description: 'Info_Ctrl/Age Timer Status' */
40684 +#define AR9_ADR_TB_ST2_REG_ITATS_OFFSET                   0x00C0
40685 +#define AR9_ADR_TB_ST2_REG_ITATS_SHIFT                    0
40686 +#define AR9_ADR_TB_ST2_REG_ITATS_SIZE                     11
40687 +/* -------------------------------------------------------------------------- */
40688 +/* Register: 'RMON Counter Control Register' */
40689 +/* Bit: 'BAS' */
40690 +/* Description: 'Busy/Access Start' */
40691 +#define AR9_RMON_CTL_REG_BAS_OFFSET                       0x00C4
40692 +#define AR9_RMON_CTL_REG_BAS_SHIFT                        11
40693 +#define AR9_RMON_CTL_REG_BAS_SIZE                         1
40694 +/* Bit: 'CAC' */
40695 +/* Description: 'Command for access counter' */
40696 +#define AR9_RMON_CTL_REG_CAC_OFFSET                       0x00C4
40697 +#define AR9_RMON_CTL_REG_CAC_SHIFT                        9
40698 +#define AR9_RMON_CTL_REG_CAC_SIZE                         2
40699 +/* Bit: 'PORTC' */
40700 +/* Description: 'Port' */
40701 +#define AR9_RMON_CTL_REG_PORTC_OFFSET                     0x00C4
40702 +#define AR9_RMON_CTL_REG_PORTC_SHIFT                      6
40703 +#define AR9_RMON_CTL_REG_PORTC_SIZE                       3
40704 +/* Bit: 'OFFSET' */
40705 +/* Description: 'Counter Offset' */
40706 +#define AR9_RMON_CTL_REG_OFFSET_OFFSET                    0x00C4
40707 +#define AR9_RMON_CTL_REG_OFFSET_SHIFT                     0
40708 +#define AR9_RMON_CTL_REG_OFFSET_SIZE                      6
40709 +/* -------------------------------------------------------------------------- */
40710 +/* Register: 'RMON Counter Status Register' */
40711 +/* Bit: 'COUNTER' */
40712 +/* Description: 'RMON Counter field 31:0 or counter field 63:32' */
40713 +#define AR9_RMON_ST_REG_COUNTER_OFFSET                    0x00C8
40714 +#define AR9_RMON_ST_REG_COUNTER_SHIFT                     0
40715 +#define AR9_RMON_ST_REG_COUNTER_SIZE                      32
40716 +/* -------------------------------------------------------------------------- */
40717 +/* Register: 'MDIO Indirect Access Control' */
40718 +/* Bit: 'WD' */
40719 +/* Description: 'The Write Data to the MDIO register' */
40720 +#define AR9_MDIO_CTL_REG_WD_OFFSET                        0x00CC
40721 +#define AR9_MDIO_CTL_REG_WD_SHIFT                         16
40722 +#define AR9_MDIO_CTL_REG_WD_SIZE                          16
40723 +/* Bit: 'MBUSY' */
40724 +/* Description: 'Busy state' */
40725 +#define AR9_MDIO_CTL_REG_MBUSY_OFFSET                     0x00CC
40726 +#define AR9_MDIO_CTL_REG_MBUSY_SHIFT                      15
40727 +#define AR9_MDIO_CTL_REG_MBUSY_SIZE                       1
40728 +/* Bit: 'OP' */
40729 +/* Description: 'Operation Code' */
40730 +#define AR9_MDIO_CTL_REG_OP_OFFSET                        0x00CC
40731 +#define AR9_MDIO_CTL_REG_OP_SHIFT                         10
40732 +#define AR9_MDIO_CTL_REG_OP_SIZE                          2
40733 +/* Bit: 'PHYAD' */
40734 +/* Description: 'PHY Address' */
40735 +#define AR9_MDIO_CTL_REG_PHYAD_OFFSET                     0x00CC
40736 +#define AR9_MDIO_CTL_REG_PHYAD_SHIFT                      5
40737 +#define AR9_MDIO_CTL_REG_PHYAD_SIZE                       5
40738 +/* Bit: 'REGAD' */
40739 +/* Description: 'Register Address' */
40740 +#define AR9_MDIO_CTL_REG_REGAD_OFFSET                     0x00CC
40741 +#define AR9_MDIO_CTL_REG_REGAD_SHIFT                      0
40742 +#define AR9_MDIO_CTL_REG_REGAD_SIZE                       5
40743 +/* -------------------------------------------------------------------------- */
40744 +/* Register: 'MDIO Indirect Read Data' */
40745 +/* Bit: 'RD' */
40746 +/* Description: 'The Read Data' */
40747 +#define AR9_MDIO_DATA_REG_RD_OFFSET                       0x00D0
40748 +#define AR9_MDIO_DATA_REG_RD_SHIFT                        0
40749 +#define AR9_MDIO_DATA_REG_RD_SIZE                         16
40750 +/* -------------------------------------------------------------------------- */
40751 +/* Register: 'Type Filter Action' */
40752 +/* Bit: 'QATF7' */
40753 +/* Description: 'Destination Queue for Type Filter 7' */
40754 +#define AR9_TP_FLT_ACT_REG_QATF7_OFFSET                   0x00D4
40755 +#define AR9_TP_FLT_ACT_REG_QATF7_SHIFT                    30
40756 +#define AR9_TP_FLT_ACT_REG_QATF7_SIZE                     2
40757 +/* Bit: 'QATF6' */
40758 +/* Description: 'Destination Queue for Type Filter 6' */
40759 +#define AR9_TP_FLT_ACT_REG_QATF6_OFFSET                   0x00D4
40760 +#define AR9_TP_FLT_ACT_REG_QATF6_SHIFT                    28
40761 +#define AR9_TP_FLT_ACT_REG_QATF6_SIZE                     2
40762 +/* Bit: 'QTF5' */
40763 +/* Description: 'Destination Queue for Type Filter 5' */
40764 +#define AR9_TP_FLT_ACT_REG_QTF5_OFFSET                    0x00D4
40765 +#define AR9_TP_FLT_ACT_REG_QTF5_SHIFT                     26
40766 +#define AR9_TP_FLT_ACT_REG_QTF5_SIZE                      2
40767 +/* Bit: 'QTF4' */
40768 +/* Description: 'Destination Queue for Type Filter 4' */
40769 +#define AR9_TP_FLT_ACT_REG_QTF4_OFFSET                    0x00D4
40770 +#define AR9_TP_FLT_ACT_REG_QTF4_SHIFT                     24
40771 +#define AR9_TP_FLT_ACT_REG_QTF4_SIZE                      2
40772 +/* Bit: 'QTF3' */
40773 +/* Description: 'Destination Queue for Type Filter 3' */
40774 +#define AR9_TP_FLT_ACT_REG_QTF3_OFFSET                    0x00D4
40775 +#define AR9_TP_FLT_ACT_REG_QTF3_SHIFT                     22
40776 +#define AR9_TP_FLT_ACT_REG_QTF3_SIZE                      2
40777 +/* Bit: 'QTF2' */
40778 +/* Description: 'Destination Queue for Type Filter 2' */
40779 +#define AR9_TP_FLT_ACT_REG_QTF2_OFFSET                    0x00D4
40780 +#define AR9_TP_FLT_ACT_REG_QTF2_SHIFT                     20
40781 +#define AR9_TP_FLT_ACT_REG_QTF2_SIZE                      2
40782 +/* Bit: 'QTF1' */
40783 +/* Description: 'Destination Queue for Type Filter 1' */
40784 +#define AR9_TP_FLT_ACT_REG_QTF1_OFFSET                    0x00D4
40785 +#define AR9_TP_FLT_ACT_REG_QTF1_SHIFT                     18
40786 +#define AR9_TP_FLT_ACT_REG_QTF1_SIZE                      2
40787 +/* Bit: 'QTF0' */
40788 +/* Description: 'Destination Queue for Type Filter 0' */
40789 +#define AR9_TP_FLT_ACT_REG_QTF0_OFFSET                    0x00D4
40790 +#define AR9_TP_FLT_ACT_REG_QTF0_SHIFT                     16
40791 +#define AR9_TP_FLT_ACT_REG_QTF0_SIZE                      2
40792 +/* Bit: 'ATF7' */
40793 +/* Description: 'Action for Type Filter 7' */
40794 +#define AR9_TP_FLT_ACT_REG_ATF7_OFFSET                    0x00D4
40795 +#define AR9_TP_FLT_ACT_REG_ATF7_SHIFT                     14
40796 +#define AR9_TP_FLT_ACT_REG_ATF7_SIZE                      2
40797 +/* Bit: 'ATF6' */
40798 +/* Description: 'Action for Type Filter 6' */
40799 +#define AR9_TP_FLT_ACT_REG_ATF6_OFFSET                    0x00D4
40800 +#define AR9_TP_FLT_ACT_REG_ATF6_SHIFT                     12
40801 +#define AR9_TP_FLT_ACT_REG_ATF6_SIZE                      2
40802 +/* Bit: 'ATF5' */
40803 +/* Description: 'Action for Type Filter 5' */
40804 +#define AR9_TP_FLT_ACT_REG_ATF5_OFFSET                    0x00D4
40805 +#define AR9_TP_FLT_ACT_REG_ATF5_SHIFT                     10
40806 +#define AR9_TP_FLT_ACT_REG_ATF5_SIZE                      2
40807 +/* Bit: 'ATF4' */
40808 +/* Description: 'Action for Type Filter 4' */
40809 +#define AR9_TP_FLT_ACT_REG_ATF4_OFFSET                    0x00D4
40810 +#define AR9_TP_FLT_ACT_REG_ATF4_SHIFT                     8
40811 +#define AR9_TP_FLT_ACT_REG_ATF4_SIZE                      2
40812 +/* Bit: 'ATF3' */
40813 +/* Description: 'Action for Type Filter 3' */
40814 +#define AR9_TP_FLT_ACT_REG_ATF3_OFFSET                    0x00D4
40815 +#define AR9_TP_FLT_ACT_REG_ATF3_SHIFT                     6
40816 +#define AR9_TP_FLT_ACT_REG_ATF3_SIZE                      2
40817 +/* Bit: 'ATF2' */
40818 +/* Description: 'Action for Type Filter 2' */
40819 +#define AR9_TP_FLT_ACT_REG_ATF2_OFFSET                    0x00D4
40820 +#define AR9_TP_FLT_ACT_REG_ATF2_SHIFT                     4
40821 +#define AR9_TP_FLT_ACT_REG_ATF2_SIZE                      2
40822 +/* Bit: 'ATF1' */
40823 +/* Description: 'Action for Type Filter 1' */
40824 +#define AR9_TP_FLT_ACT_REG_ATF1_OFFSET                    0x00D4
40825 +#define AR9_TP_FLT_ACT_REG_ATF1_SHIFT                     2
40826 +#define AR9_TP_FLT_ACT_REG_ATF1_SIZE                      2
40827 +/* Bit: 'ATF0' */
40828 +/* Description: 'Action for Type Filter 0' */
40829 +#define AR9_TP_FLT_ACT_REG_ATF0_OFFSET                    0x00D4
40830 +#define AR9_TP_FLT_ACT_REG_ATF0_SHIFT                     0
40831 +#define AR9_TP_FLT_ACT_REG_ATF0_SIZE                      2
40832 +/* -------------------------------------------------------------------------- */
40833 +/* Register: 'Protocol Filter Action' */
40834 +/* Bit: 'APF7' */
40835 +/* Description: 'Action for Protocol Filter 7' */
40836 +#define AR9_PRTCL_FLT_ACT_REG_APF7_OFFSET                 0x00D8
40837 +#define AR9_PRTCL_FLT_ACT_REG_APF7_SHIFT                  14
40838 +#define AR9_PRTCL_FLT_ACT_REG_APF7_SIZE                   2
40839 +/* Bit: 'APF6' */
40840 +/* Description: 'Action for Protocol Filter 6' */
40841 +#define AR9_PRTCL_FLT_ACT_REG_APF6_OFFSET                 0x00D8
40842 +#define AR9_PRTCL_FLT_ACT_REG_APF6_SHIFT                  12
40843 +#define AR9_PRTCL_FLT_ACT_REG_APF6_SIZE                   2
40844 +/* Bit: 'APF5' */
40845 +/* Description: 'Action for Protocol Filter 5' */
40846 +#define AR9_PRTCL_FLT_ACT_REG_APF5_OFFSET                 0x00D8
40847 +#define AR9_PRTCL_FLT_ACT_REG_APF5_SHIFT                  10
40848 +#define AR9_PRTCL_FLT_ACT_REG_APF5_SIZE                   2
40849 +/* Bit: 'APF4' */
40850 +/* Description: 'Action for Protocol Filter 4' */
40851 +#define AR9_PRTCL_FLT_ACT_REG_APF4_OFFSET                 0x00D8
40852 +#define AR9_PRTCL_FLT_ACT_REG_APF4_SHIFT                  8
40853 +#define AR9_PRTCL_FLT_ACT_REG_APF4_SIZE                   2
40854 +/* Bit: 'APF3' */
40855 +/* Description: 'Action for Protocol Filter 3' */
40856 +#define AR9_PRTCL_FLT_ACT_REG_APF3_OFFSET                 0x00D8
40857 +#define AR9_PRTCL_FLT_ACT_REG_APF3_SHIFT                  6
40858 +#define AR9_PRTCL_FLT_ACT_REG_APF3_SIZE                   2
40859 +/* Bit: 'APF2' */
40860 +/* Description: 'Action for Protocol Filter 2' */
40861 +#define AR9_PRTCL_FLT_ACT_REG_APF2_OFFSET                 0x00D8
40862 +#define AR9_PRTCL_FLT_ACT_REG_APF2_SHIFT                  4
40863 +#define AR9_PRTCL_FLT_ACT_REG_APF2_SIZE                   2
40864 +/* Bit: 'APF1' */
40865 +/* Description: 'Action for Protocol Filter 1' */
40866 +#define AR9_PRTCL_FLT_ACT_REG_APF1_OFFSET                 0x00D8
40867 +#define AR9_PRTCL_FLT_ACT_REG_APF1_SHIFT                  2
40868 +#define AR9_PRTCL_FLT_ACT_REG_APF1_SIZE                   2
40869 +/* Bit: 'APF0' */
40870 +/* Description: 'Action for Protocol Filter 0' */
40871 +#define AR9_PRTCL_FLT_ACT_REG_APF0_OFFSET                 0x00D8
40872 +#define AR9_PRTCL_FLT_ACT_REG_APF0_SHIFT                  0
40873 +#define AR9_PRTCL_FLT_ACT_REG_APF0_SIZE                   2
40874 +/* -------------------------------------------------------------------------- */
40875 +/* Register: 'VLAN Filter 0' */
40876 +/* Bit: 'M' */
40877 +/* Description: 'Member' */
40878 +#define AR9_VLAN_FLT0_REG_M_OFFSET                        0x0100
40879 +#define AR9_VLAN_FLT0_REG_M_SHIFT                         24
40880 +#define AR9_VLAN_FLT0_REG_M_SIZE                          8
40881 +/* Bit: 'FID' */
40882 +/* Description: 'FID' */
40883 +#define AR9_VLAN_FLT0_REG_FID_OFFSET                      0x0100
40884 +#define AR9_VLAN_FLT0_REG_FID_SHIFT                       22
40885 +#define AR9_VLAN_FLT0_REG_FID_SIZE                        2
40886 +/* Bit: 'TM' */
40887 +/* Description: 'Tagged Member' */
40888 +#define AR9_VLAN_FLT0_REG_TM_OFFSET                       0x0100
40889 +#define AR9_VLAN_FLT0_REG_TM_SHIFT                        19
40890 +#define AR9_VLAN_FLT0_REG_TM_SIZE                         3
40891 +/* Bit: 'VV' */
40892 +/* Description: 'VLAN_Valid' */
40893 +#define AR9_VLAN_FLT0_REG_VV_OFFSET                       0x0100
40894 +#define AR9_VLAN_FLT0_REG_VV_SHIFT                        15
40895 +#define AR9_VLAN_FLT0_REG_VV_SIZE                         1
40896 +/* Bit: 'VP' */
40897 +/* Description: 'VLAN PRI' */
40898 +#define AR9_VLAN_FLT0_REG_VP_OFFSET                       0x0100
40899 +#define AR9_VLAN_FLT0_REG_VP_SHIFT                        12
40900 +#define AR9_VLAN_FLT0_REG_VP_SIZE                         3
40901 +/* Bit: 'VID' */
40902 +/* Description: 'VID' */
40903 +#define AR9_VLAN_FLT0_REG_VID_OFFSET                      0x0100
40904 +#define AR9_VLAN_FLT0_REG_VID_SHIFT                       0
40905 +#define AR9_VLAN_FLT0_REG_VID_SIZE                        12
40906 +/* -------------------------------------------------------------------------- */
40907 +/* Register: 'VLAN Filter 1' */
40908 +/* Bit: 'M' */
40909 +/* Description: 'Member' */
40910 +#define AR9_VLAN_FLT1_REG_M_OFFSET                        0x0104
40911 +#define AR9_VLAN_FLT1_REG_M_SHIFT                         24
40912 +#define AR9_VLAN_FLT1_REG_M_SIZE                          8
40913 +/* Bit: 'FID' */
40914 +/* Description: 'FID' */
40915 +#define AR9_VLAN_FLT1_REG_FID_OFFSET                      0x0104
40916 +#define AR9_VLAN_FLT1_REG_FID_SHIFT                       22
40917 +#define AR9_VLAN_FLT1_REG_FID_SIZE                        2
40918 +/* Bit: 'TM' */
40919 +/* Description: 'Tagged Member' */
40920 +#define AR9_VLAN_FLT1_REG_TM_OFFSET                       0x0104
40921 +#define AR9_VLAN_FLT1_REG_TM_SHIFT                        19
40922 +#define AR9_VLAN_FLT1_REG_TM_SIZE                         3
40923 +/* Bit: 'VV' */
40924 +/* Description: 'VLAN_Valid' */
40925 +#define AR9_VLAN_FLT1_REG_VV_OFFSET                       0x0104
40926 +#define AR9_VLAN_FLT1_REG_VV_SHIFT                        15
40927 +#define AR9_VLAN_FLT1_REG_VV_SIZE                         1
40928 +/* Bit: 'VP' */
40929 +/* Description: 'VLAN PRI' */
40930 +#define AR9_VLAN_FLT1_REG_VP_OFFSET                       0x0104
40931 +#define AR9_VLAN_FLT1_REG_VP_SHIFT                        12
40932 +#define AR9_VLAN_FLT1_REG_VP_SIZE                         3
40933 +/* Bit: 'VID' */
40934 +/* Description: 'VID' */
40935 +#define AR9_VLAN_FLT1_REG_VID_OFFSET                      0x0104
40936 +#define AR9_VLAN_FLT1_REG_VID_SHIFT                       0
40937 +#define AR9_VLAN_FLT1_REG_VID_SIZE                        12
40938 +/* -------------------------------------------------------------------------- */
40939 +/* Register: 'VLAN Filter 2' */
40940 +/* Bit: 'M' */
40941 +/* Description: 'Member' */
40942 +#define AR9_VLAN_FLT2_REG_M_OFFSET                        0x0108
40943 +#define AR9_VLAN_FLT2_REG_M_SHIFT                         24
40944 +#define AR9_VLAN_FLT2_REG_M_SIZE                          8
40945 +/* Bit: 'FID' */
40946 +/* Description: 'FID' */
40947 +#define AR9_VLAN_FLT2_REG_FID_OFFSET                      0x0108
40948 +#define AR9_VLAN_FLT2_REG_FID_SHIFT                       22
40949 +#define AR9_VLAN_FLT2_REG_FID_SIZE                        2
40950 +/* Bit: 'TM' */
40951 +/* Description: 'Tagged Member' */
40952 +#define AR9_VLAN_FLT2_REG_TM_OFFSET                       0x0108
40953 +#define AR9_VLAN_FLT2_REG_TM_SHIFT                        19
40954 +#define AR9_VLAN_FLT2_REG_TM_SIZE                         3
40955 +/* Bit: 'VV' */
40956 +/* Description: 'VLAN_Valid' */
40957 +#define AR9_VLAN_FLT2_REG_VV_OFFSET                       0x0108
40958 +#define AR9_VLAN_FLT2_REG_VV_SHIFT                        15
40959 +#define AR9_VLAN_FLT2_REG_VV_SIZE                         1
40960 +/* Bit: 'VP' */
40961 +/* Description: 'VLAN PRI' */
40962 +#define AR9_VLAN_FLT2_REG_VP_OFFSET                       0x0108
40963 +#define AR9_VLAN_FLT2_REG_VP_SHIFT                        12
40964 +#define AR9_VLAN_FLT2_REG_VP_SIZE                         3
40965 +/* Bit: 'VID' */
40966 +/* Description: 'VID' */
40967 +#define AR9_VLAN_FLT2_REG_VID_OFFSET                      0x0108
40968 +#define AR9_VLAN_FLT2_REG_VID_SHIFT                       0
40969 +#define AR9_VLAN_FLT2_REG_VID_SIZE                        12
40970 +/* -------------------------------------------------------------------------- */
40971 +/* Register: 'VLAN Filter 3' */
40972 +/* Bit: 'M' */
40973 +/* Description: 'Member' */
40974 +#define AR9_VLAN_FLT3_REG_M_OFFSET                        0x010C
40975 +#define AR9_VLAN_FLT3_REG_M_SHIFT                         24
40976 +#define AR9_VLAN_FLT3_REG_M_SIZE                          8
40977 +/* Bit: 'FID' */
40978 +/* Description: 'FID' */
40979 +#define AR9_VLAN_FLT3_REG_FID_OFFSET                      0x010C
40980 +#define AR9_VLAN_FLT3_REG_FID_SHIFT                       22
40981 +#define AR9_VLAN_FLT3_REG_FID_SIZE                        2
40982 +/* Bit: 'TM' */
40983 +/* Description: 'Tagged Member' */
40984 +#define AR9_VLAN_FLT3_REG_TM_OFFSET                       0x010C
40985 +#define AR9_VLAN_FLT3_REG_TM_SHIFT                        19
40986 +#define AR9_VLAN_FLT3_REG_TM_SIZE                         3
40987 +/* Bit: 'VV' */
40988 +/* Description: 'VLAN_Valid' */
40989 +#define AR9_VLAN_FLT3_REG_VV_OFFSET                       0x010C
40990 +#define AR9_VLAN_FLT3_REG_VV_SHIFT                        15
40991 +#define AR9_VLAN_FLT3_REG_VV_SIZE                         1
40992 +/* Bit: 'VP' */
40993 +/* Description: 'VLAN PRI' */
40994 +#define AR9_VLAN_FLT3_REG_VP_OFFSET                       0x010C
40995 +#define AR9_VLAN_FLT3_REG_VP_SHIFT                        12
40996 +#define AR9_VLAN_FLT3_REG_VP_SIZE                         3
40997 +/* Bit: 'VID' */
40998 +/* Description: 'VID' */
40999 +#define AR9_VLAN_FLT3_REG_VID_OFFSET                      0x010C
41000 +#define AR9_VLAN_FLT3_REG_VID_SHIFT                       0
41001 +#define AR9_VLAN_FLT3_REG_VID_SIZE                        12
41002 +/* -------------------------------------------------------------------------- */
41003 +/* Register: 'VLAN Filter 4' */
41004 +/* Bit: 'M' */
41005 +/* Description: 'Member' */
41006 +#define AR9_VLAN_FLT4_REG_M_OFFSET                        0x0110
41007 +#define AR9_VLAN_FLT4_REG_M_SHIFT                         24
41008 +#define AR9_VLAN_FLT4_REG_M_SIZE                          8
41009 +/* Bit: 'FID' */
41010 +/* Description: 'FID' */
41011 +#define AR9_VLAN_FLT4_REG_FID_OFFSET                      0x0110
41012 +#define AR9_VLAN_FLT4_REG_FID_SHIFT                       22
41013 +#define AR9_VLAN_FLT4_REG_FID_SIZE                        2
41014 +/* Bit: 'TM' */
41015 +/* Description: 'Tagged Member' */
41016 +#define AR9_VLAN_FLT4_REG_TM_OFFSET                       0x0110
41017 +#define AR9_VLAN_FLT4_REG_TM_SHIFT                        19
41018 +#define AR9_VLAN_FLT4_REG_TM_SIZE                         3
41019 +/* Bit: 'VV' */
41020 +/* Description: 'VLAN_Valid' */
41021 +#define AR9_VLAN_FLT4_REG_VV_OFFSET                       0x0110
41022 +#define AR9_VLAN_FLT4_REG_VV_SHIFT                        15
41023 +#define AR9_VLAN_FLT4_REG_VV_SIZE                         1
41024 +/* Bit: 'VP' */
41025 +/* Description: 'VLAN PRI' */
41026 +#define AR9_VLAN_FLT4_REG_VP_OFFSET                       0x0110
41027 +#define AR9_VLAN_FLT4_REG_VP_SHIFT                        12
41028 +#define AR9_VLAN_FLT4_REG_VP_SIZE                         3
41029 +/* Bit: 'VID' */
41030 +/* Description: 'VID' */
41031 +#define AR9_VLAN_FLT4_REG_VID_OFFSET                      0x0110
41032 +#define AR9_VLAN_FLT4_REG_VID_SHIFT                       0
41033 +#define AR9_VLAN_FLT4_REG_VID_SIZE                        12
41034 +/* -------------------------------------------------------------------------- */
41035 +/* Register: 'VLAN Filter 5' */
41036 +/* Bit: 'M' */
41037 +/* Description: 'Member' */
41038 +#define AR9_VLAN_FLT5_REG_M_OFFSET                        0x0114
41039 +#define AR9_VLAN_FLT5_REG_M_SHIFT                         24
41040 +#define AR9_VLAN_FLT5_REG_M_SIZE                          8
41041 +/* Bit: 'FID' */
41042 +/* Description: 'FID' */
41043 +#define AR9_VLAN_FLT5_REG_FID_OFFSET                      0x0114
41044 +#define AR9_VLAN_FLT5_REG_FID_SHIFT                       22
41045 +#define AR9_VLAN_FLT5_REG_FID_SIZE                        2
41046 +/* Bit: 'TM' */
41047 +/* Description: 'Tagged Member' */
41048 +#define AR9_VLAN_FLT5_REG_TM_OFFSET                       0x0114
41049 +#define AR9_VLAN_FLT5_REG_TM_SHIFT                        19
41050 +#define AR9_VLAN_FLT5_REG_TM_SIZE                         3
41051 +/* Bit: 'VV' */
41052 +/* Description: 'VLAN_Valid' */
41053 +#define AR9_VLAN_FLT5_REG_VV_OFFSET                       0x0114
41054 +#define AR9_VLAN_FLT5_REG_VV_SHIFT                        15
41055 +#define AR9_VLAN_FLT5_REG_VV_SIZE                         1
41056 +/* Bit: 'VP' */
41057 +/* Description: 'VLAN PRI' */
41058 +#define AR9_VLAN_FLT5_REG_VP_OFFSET                       0x0114
41059 +#define AR9_VLAN_FLT5_REG_VP_SHIFT                        12
41060 +#define AR9_VLAN_FLT5_REG_VP_SIZE                         3
41061 +/* Bit: 'VID' */
41062 +/* Description: 'VID' */
41063 +#define AR9_VLAN_FLT5_REG_VID_OFFSET                      0x0114
41064 +#define AR9_VLAN_FLT5_REG_VID_SHIFT                       0
41065 +#define AR9_VLAN_FLT5_REG_VID_SIZE                        12
41066 +/* -------------------------------------------------------------------------- */
41067 +/* Register: 'VLAN Filter 6' */
41068 +/* Bit: 'M' */
41069 +/* Description: 'Member' */
41070 +#define AR9_VLAN_FLT6_REG_M_OFFSET                        0x0118
41071 +#define AR9_VLAN_FLT6_REG_M_SHIFT                         24
41072 +#define AR9_VLAN_FLT6_REG_M_SIZE                          8
41073 +/* Bit: 'FID' */
41074 +/* Description: 'FID' */
41075 +#define AR9_VLAN_FLT6_REG_FID_OFFSET                      0x0118
41076 +#define AR9_VLAN_FLT6_REG_FID_SHIFT                       22
41077 +#define AR9_VLAN_FLT6_REG_FID_SIZE                        2
41078 +/* Bit: 'TM' */
41079 +/* Description: 'Tagged Member' */
41080 +#define AR9_VLAN_FLT6_REG_TM_OFFSET                       0x0118
41081 +#define AR9_VLAN_FLT6_REG_TM_SHIFT                        19
41082 +#define AR9_VLAN_FLT6_REG_TM_SIZE                         3
41083 +/* Bit: 'VV' */
41084 +/* Description: 'VLAN_Valid' */
41085 +#define AR9_VLAN_FLT6_REG_VV_OFFSET                       0x0118
41086 +#define AR9_VLAN_FLT6_REG_VV_SHIFT                        15
41087 +#define AR9_VLAN_FLT6_REG_VV_SIZE                         1
41088 +/* Bit: 'VP' */
41089 +/* Description: 'VLAN PRI' */
41090 +#define AR9_VLAN_FLT6_REG_VP_OFFSET                       0x0118
41091 +#define AR9_VLAN_FLT6_REG_VP_SHIFT                        12
41092 +#define AR9_VLAN_FLT6_REG_VP_SIZE                         3
41093 +/* Bit: 'VID' */
41094 +/* Description: 'VID' */
41095 +#define AR9_VLAN_FLT6_REG_VID_OFFSET                      0x0118
41096 +#define AR9_VLAN_FLT6_REG_VID_SHIFT                       0
41097 +#define AR9_VLAN_FLT6_REG_VID_SIZE                        12
41098 +/* -------------------------------------------------------------------------- */
41099 +/* Register: 'VLAN Filter 7' */
41100 +/* Bit: 'M' */
41101 +/* Description: 'Member' */
41102 +#define AR9_VLAN_FLT7_REG_M_OFFSET                        0x011C
41103 +#define AR9_VLAN_FLT7_REG_M_SHIFT                         24
41104 +#define AR9_VLAN_FLT7_REG_M_SIZE                          8
41105 +/* Bit: 'FID' */
41106 +/* Description: 'FID' */
41107 +#define AR9_VLAN_FLT7_REG_FID_OFFSET                      0x011C
41108 +#define AR9_VLAN_FLT7_REG_FID_SHIFT                       22
41109 +#define AR9_VLAN_FLT7_REG_FID_SIZE                        2
41110 +/* Bit: 'TM' */
41111 +/* Description: 'Tagged Member' */
41112 +#define AR9_VLAN_FLT7_REG_TM_OFFSET                       0x011C
41113 +#define AR9_VLAN_FLT7_REG_TM_SHIFT                        19
41114 +#define AR9_VLAN_FLT7_REG_TM_SIZE                         3
41115 +/* Bit: 'VV' */
41116 +/* Description: 'VLAN_Valid' */
41117 +#define AR9_VLAN_FLT7_REG_VV_OFFSET                       0x011C
41118 +#define AR9_VLAN_FLT7_REG_VV_SHIFT                        15
41119 +#define AR9_VLAN_FLT7_REG_VV_SIZE                         1
41120 +/* Bit: 'VP' */
41121 +/* Description: 'VLAN PRI' */
41122 +#define AR9_VLAN_FLT7_REG_VP_OFFSET                       0x011C
41123 +#define AR9_VLAN_FLT7_REG_VP_SHIFT                        12
41124 +#define AR9_VLAN_FLT7_REG_VP_SIZE                         3
41125 +/* Bit: 'VID' */
41126 +/* Description: 'VID' */
41127 +#define AR9_VLAN_FLT7_REG_VID_OFFSET                      0x011C
41128 +#define AR9_VLAN_FLT7_REG_VID_SHIFT                       0
41129 +#define AR9_VLAN_FLT7_REG_VID_SIZE                        12
41130 +/* -------------------------------------------------------------------------- */
41131 +/* Register: 'VLAN Filter 8' */
41132 +/* Bit: 'M' */
41133 +/* Description: 'Member' */
41134 +#define AR9_VLAN_FLT8_REG_M_OFFSET                        0x0120
41135 +#define AR9_VLAN_FLT8_REG_M_SHIFT                         24
41136 +#define AR9_VLAN_FLT8_REG_M_SIZE                          8
41137 +/* Bit: 'FID' */
41138 +/* Description: 'FID' */
41139 +#define AR9_VLAN_FLT8_REG_FID_OFFSET                      0x0120
41140 +#define AR9_VLAN_FLT8_REG_FID_SHIFT                       22
41141 +#define AR9_VLAN_FLT8_REG_FID_SIZE                        2
41142 +/* Bit: 'TM' */
41143 +/* Description: 'Tagged Member' */
41144 +#define AR9_VLAN_FLT8_REG_TM_OFFSET                       0x0120
41145 +#define AR9_VLAN_FLT8_REG_TM_SHIFT                        19
41146 +#define AR9_VLAN_FLT8_REG_TM_SIZE                         3
41147 +/* Bit: 'VV' */
41148 +/* Description: 'VLAN_Valid' */
41149 +#define AR9_VLAN_FLT8_REG_VV_OFFSET                       0x0120
41150 +#define AR9_VLAN_FLT8_REG_VV_SHIFT                        15
41151 +#define AR9_VLAN_FLT8_REG_VV_SIZE                         1
41152 +/* Bit: 'VP' */
41153 +/* Description: 'VLAN PRI' */
41154 +#define AR9_VLAN_FLT8_REG_VP_OFFSET                       0x0120
41155 +#define AR9_VLAN_FLT8_REG_VP_SHIFT                        12
41156 +#define AR9_VLAN_FLT8_REG_VP_SIZE                         3
41157 +/* Bit: 'VID' */
41158 +/* Description: 'VID' */
41159 +#define AR9_VLAN_FLT8_REG_VID_OFFSET                      0x0120
41160 +#define AR9_VLAN_FLT8_REG_VID_SHIFT                       0
41161 +#define AR9_VLAN_FLT8_REG_VID_SIZE                        12
41162 +/* -------------------------------------------------------------------------- */
41163 +/* Register: 'VLAN Filter 9' */
41164 +/* Bit: 'M' */
41165 +/* Description: 'Member' */
41166 +#define AR9_VLAN_FLT9_REG_M_OFFSET                        0x0124
41167 +#define AR9_VLAN_FLT9_REG_M_SHIFT                         24
41168 +#define AR9_VLAN_FLT9_REG_M_SIZE                          8
41169 +/* Bit: 'FID' */
41170 +/* Description: 'FID' */
41171 +#define AR9_VLAN_FLT9_REG_FID_OFFSET                      0x0124
41172 +#define AR9_VLAN_FLT9_REG_FID_SHIFT                       22
41173 +#define AR9_VLAN_FLT9_REG_FID_SIZE                        2
41174 +/* Bit: 'TM' */
41175 +/* Description: 'Tagged Member' */
41176 +#define AR9_VLAN_FLT9_REG_TM_OFFSET                       0x0124
41177 +#define AR9_VLAN_FLT9_REG_TM_SHIFT                        19
41178 +#define AR9_VLAN_FLT9_REG_TM_SIZE                         3
41179 +/* Bit: 'VV' */
41180 +/* Description: 'VLAN_Valid' */
41181 +#define AR9_VLAN_FLT9_REG_VV_OFFSET                       0x0124
41182 +#define AR9_VLAN_FLT9_REG_VV_SHIFT                        15
41183 +#define AR9_VLAN_FLT9_REG_VV_SIZE                         1
41184 +/* Bit: 'VP' */
41185 +/* Description: 'VLAN PRI' */
41186 +#define AR9_VLAN_FLT9_REG_VP_OFFSET                       0x0124
41187 +#define AR9_VLAN_FLT9_REG_VP_SHIFT                        12
41188 +#define AR9_VLAN_FLT9_REG_VP_SIZE                         3
41189 +/* Bit: 'VID' */
41190 +/* Description: 'VID' */
41191 +#define AR9_VLAN_FLT9_REG_VID_OFFSET                      0x0124
41192 +#define AR9_VLAN_FLT9_REG_VID_SHIFT                       0
41193 +#define AR9_VLAN_FLT9_REG_VID_SIZE                        12
41194 +/* -------------------------------------------------------------------------- */
41195 +/* Register: 'VLAN Filter 10' */
41196 +/* Bit: 'M' */
41197 +/* Description: 'Member' */
41198 +#define AR9_VLAN_FLT10_REG_M_OFFSET                       0x0128
41199 +#define AR9_VLAN_FLT10_REG_M_SHIFT                        24
41200 +#define AR9_VLAN_FLT10_REG_M_SIZE                         8
41201 +/* Bit: 'FID' */
41202 +/* Description: 'FID' */
41203 +#define AR9_VLAN_FLT10_REG_FID_OFFSET                     0x0128
41204 +#define AR9_VLAN_FLT10_REG_FID_SHIFT                      22
41205 +#define AR9_VLAN_FLT10_REG_FID_SIZE                       2
41206 +/* Bit: 'TM' */
41207 +/* Description: 'Tagged Member' */
41208 +#define AR9_VLAN_FLT10_REG_TM_OFFSET                      0x0128
41209 +#define AR9_VLAN_FLT10_REG_TM_SHIFT                       19
41210 +#define AR9_VLAN_FLT10_REG_TM_SIZE                        3
41211 +/* Bit: 'VV' */
41212 +/* Description: 'VLAN_Valid' */
41213 +#define AR9_VLAN_FLT10_REG_VV_OFFSET                      0x0128
41214 +#define AR9_VLAN_FLT10_REG_VV_SHIFT                       15
41215 +#define AR9_VLAN_FLT10_REG_VV_SIZE                        1
41216 +/* Bit: 'VP' */
41217 +/* Description: 'VLAN PRI' */
41218 +#define AR9_VLAN_FLT10_REG_VP_OFFSET                      0x0128
41219 +#define AR9_VLAN_FLT10_REG_VP_SHIFT                       12
41220 +#define AR9_VLAN_FLT10_REG_VP_SIZE                        3
41221 +/* Bit: 'VID' */
41222 +/* Description: 'VID' */
41223 +#define AR9_VLAN_FLT10_REG_VID_OFFSET                     0x0128
41224 +#define AR9_VLAN_FLT10_REG_VID_SHIFT                      0
41225 +#define AR9_VLAN_FLT10_REG_VID_SIZE                       12
41226 +/* -------------------------------------------------------------------------- */
41227 +/* Register: 'VLAN Filter 11' */
41228 +/* Bit: 'M' */
41229 +/* Description: 'Member' */
41230 +#define AR9_VLAN_FLT11_REG_M_OFFSET                       0x012C
41231 +#define AR9_VLAN_FLT11_REG_M_SHIFT                        24
41232 +#define AR9_VLAN_FLT11_REG_M_SIZE                         8
41233 +/* Bit: 'FID' */
41234 +/* Description: 'FID' */
41235 +#define AR9_VLAN_FLT11_REG_FID_OFFSET                     0x012C
41236 +#define AR9_VLAN_FLT11_REG_FID_SHIFT                      22
41237 +#define AR9_VLAN_FLT11_REG_FID_SIZE                       2
41238 +/* Bit: 'TM' */
41239 +/* Description: 'Tagged Member' */
41240 +#define AR9_VLAN_FLT11_REG_TM_OFFSET                      0x012C
41241 +#define AR9_VLAN_FLT11_REG_TM_SHIFT                       19
41242 +#define AR9_VLAN_FLT11_REG_TM_SIZE                        3
41243 +/* Bit: 'VV' */
41244 +/* Description: 'VLAN_Valid' */
41245 +#define AR9_VLAN_FLT11_REG_VV_OFFSET                      0x012C
41246 +#define AR9_VLAN_FLT11_REG_VV_SHIFT                       15
41247 +#define AR9_VLAN_FLT11_REG_VV_SIZE                        1
41248 +/* Bit: 'VP' */
41249 +/* Description: 'VLAN PRI' */
41250 +#define AR9_VLAN_FLT11_REG_VP_OFFSET                      0x012C
41251 +#define AR9_VLAN_FLT11_REG_VP_SHIFT                       12
41252 +#define AR9_VLAN_FLT11_REG_VP_SIZE                        3
41253 +/* Bit: 'VID' */
41254 +/* Description: 'VID' */
41255 +#define AR9_VLAN_FLT11_REG_VID_OFFSET                     0x012C
41256 +#define AR9_VLAN_FLT11_REG_VID_SHIFT                      0
41257 +#define AR9_VLAN_FLT11_REG_VID_SIZE                       12
41258 +/* -------------------------------------------------------------------------- */
41259 +/* Register: 'VLAN Filter 12' */
41260 +/* Bit: 'M' */
41261 +/* Description: 'Member' */
41262 +#define AR9_VLAN_FLT12_REG_M_OFFSET                       0x0130
41263 +#define AR9_VLAN_FLT12_REG_M_SHIFT                        24
41264 +#define AR9_VLAN_FLT12_REG_M_SIZE                         8
41265 +/* Bit: 'FID' */
41266 +/* Description: 'FID' */
41267 +#define AR9_VLAN_FLT12_REG_FID_OFFSET                     0x0130
41268 +#define AR9_VLAN_FLT12_REG_FID_SHIFT                      22
41269 +#define AR9_VLAN_FLT12_REG_FID_SIZE                       2
41270 +/* Bit: 'TM' */
41271 +/* Description: 'Tagged Member' */
41272 +#define AR9_VLAN_FLT12_REG_TM_OFFSET                      0x0130
41273 +#define AR9_VLAN_FLT12_REG_TM_SHIFT                       19
41274 +#define AR9_VLAN_FLT12_REG_TM_SIZE                        3
41275 +/* Bit: 'VV' */
41276 +/* Description: 'VLAN_Valid' */
41277 +#define AR9_VLAN_FLT12_REG_VV_OFFSET                      0x0130
41278 +#define AR9_VLAN_FLT12_REG_VV_SHIFT                       15
41279 +#define AR9_VLAN_FLT12_REG_VV_SIZE                        1
41280 +/* Bit: 'VP' */
41281 +/* Description: 'VLAN PRI' */
41282 +#define AR9_VLAN_FLT12_REG_VP_OFFSET                      0x0130
41283 +#define AR9_VLAN_FLT12_REG_VP_SHIFT                       12
41284 +#define AR9_VLAN_FLT12_REG_VP_SIZE                        3
41285 +/* Bit: 'VID' */
41286 +/* Description: 'VID' */
41287 +#define AR9_VLAN_FLT12_REG_VID_OFFSET                     0x0130
41288 +#define AR9_VLAN_FLT12_REG_VID_SHIFT                      0
41289 +#define AR9_VLAN_FLT12_REG_VID_SIZE                       12
41290 +/* -------------------------------------------------------------------------- */
41291 +/* Register: 'VLAN Filter 13' */
41292 +/* Bit: 'M' */
41293 +/* Description: 'Member' */
41294 +#define AR9_VLAN_FLT13_REG_M_OFFSET                       0x0134
41295 +#define AR9_VLAN_FLT13_REG_M_SHIFT                        24
41296 +#define AR9_VLAN_FLT13_REG_M_SIZE                         8
41297 +/* Bit: 'FID' */
41298 +/* Description: 'FID' */
41299 +#define AR9_VLAN_FLT13_REG_FID_OFFSET                     0x0134
41300 +#define AR9_VLAN_FLT13_REG_FID_SHIFT                      22
41301 +#define AR9_VLAN_FLT13_REG_FID_SIZE                       2
41302 +/* Bit: 'TM' */
41303 +/* Description: 'Tagged Member' */
41304 +#define AR9_VLAN_FLT13_REG_TM_OFFSET                      0x0134
41305 +#define AR9_VLAN_FLT13_REG_TM_SHIFT                       19
41306 +#define AR9_VLAN_FLT13_REG_TM_SIZE                        3
41307 +/* Bit: 'VV' */
41308 +/* Description: 'VLAN_Valid' */
41309 +#define AR9_VLAN_FLT13_REG_VV_OFFSET                      0x0134
41310 +#define AR9_VLAN_FLT13_REG_VV_SHIFT                       15
41311 +#define AR9_VLAN_FLT13_REG_VV_SIZE                        1
41312 +/* Bit: 'VP' */
41313 +/* Description: 'VLAN PRI' */
41314 +#define AR9_VLAN_FLT13_REG_VP_OFFSET                      0x0134
41315 +#define AR9_VLAN_FLT13_REG_VP_SHIFT                       12
41316 +#define AR9_VLAN_FLT13_REG_VP_SIZE                        3
41317 +/* Bit: 'VID' */
41318 +/* Description: 'VID' */
41319 +#define AR9_VLAN_FLT13_REG_VID_OFFSET                     0x0134
41320 +#define AR9_VLAN_FLT13_REG_VID_SHIFT                      0
41321 +#define AR9_VLAN_FLT13_REG_VID_SIZE                       12
41322 +/* -------------------------------------------------------------------------- */
41323 +/* Register: 'VLAN Filter 14' */
41324 +/* Bit: 'M' */
41325 +/* Description: 'Member' */
41326 +#define AR9_VLAN_FLT14_REG_M_OFFSET                       0x0138
41327 +#define AR9_VLAN_FLT14_REG_M_SHIFT                        24
41328 +#define AR9_VLAN_FLT14_REG_M_SIZE                         8
41329 +/* Bit: 'FID' */
41330 +/* Description: 'FID' */
41331 +#define AR9_VLAN_FLT14_REG_FID_OFFSET                     0x0138
41332 +#define AR9_VLAN_FLT14_REG_FID_SHIFT                      22
41333 +#define AR9_VLAN_FLT14_REG_FID_SIZE                       2
41334 +/* Bit: 'TM' */
41335 +/* Description: 'Tagged Member' */
41336 +#define AR9_VLAN_FLT14_REG_TM_OFFSET                      0x0138
41337 +#define AR9_VLAN_FLT14_REG_TM_SHIFT                       19
41338 +#define AR9_VLAN_FLT14_REG_TM_SIZE                        3
41339 +/* Bit: 'VV' */
41340 +/* Description: 'VLAN_Valid' */
41341 +#define AR9_VLAN_FLT14_REG_VV_OFFSET                      0x0138
41342 +#define AR9_VLAN_FLT14_REG_VV_SHIFT                       15
41343 +#define AR9_VLAN_FLT14_REG_VV_SIZE                        1
41344 +/* Bit: 'VP' */
41345 +/* Description: 'VLAN PRI' */
41346 +#define AR9_VLAN_FLT14_REG_VP_OFFSET                      0x0138
41347 +#define AR9_VLAN_FLT14_REG_VP_SHIFT                       12
41348 +#define AR9_VLAN_FLT14_REG_VP_SIZE                        3
41349 +/* Bit: 'VID' */
41350 +/* Description: 'VID' */
41351 +#define AR9_VLAN_FLT14_REG_VID_OFFSET                     0x0138
41352 +#define AR9_VLAN_FLT14_REG_VID_SHIFT                      0
41353 +#define AR9_VLAN_FLT14_REG_VID_SIZE                       12
41354 +/* -------------------------------------------------------------------------- */
41355 +/* Register: 'VLAN Filter 15' */
41356 +/* Bit: 'M' */
41357 +/* Description: 'Member' */
41358 +#define AR9_VLAN_FLT15_REG_M_OFFSET                       0x013C
41359 +#define AR9_VLAN_FLT15_REG_M_SHIFT                        24
41360 +#define AR9_VLAN_FLT15_REG_M_SIZE                         8
41361 +/* Bit: 'FID' */
41362 +/* Description: 'FID' */
41363 +#define AR9_VLAN_FLT15_REG_FID_OFFSET                     0x013C
41364 +#define AR9_VLAN_FLT15_REG_FID_SHIFT                      22
41365 +#define AR9_VLAN_FLT15_REG_FID_SIZE                       2
41366 +/* Bit: 'TM' */
41367 +/* Description: 'Tagged Member' */
41368 +#define AR9_VLAN_FLT15_REG_TM_OFFSET                      0x013C
41369 +#define AR9_VLAN_FLT15_REG_TM_SHIFT                       19
41370 +#define AR9_VLAN_FLT15_REG_TM_SIZE                        3
41371 +/* Bit: 'VV' */
41372 +/* Description: 'VLAN_Valid' */
41373 +#define AR9_VLAN_FLT15_REG_VV_OFFSET                      0x013C
41374 +#define AR9_VLAN_FLT15_REG_VV_SHIFT                       15
41375 +#define AR9_VLAN_FLT15_REG_VV_SIZE                        1
41376 +/* Bit: 'VP' */
41377 +/* Description: 'VLAN PRI' */
41378 +#define AR9_VLAN_FLT15_REG_VP_OFFSET                      0x013C
41379 +#define AR9_VLAN_FLT15_REG_VP_SHIFT                       12
41380 +#define AR9_VLAN_FLT15_REG_VP_SIZE                        3
41381 +/* Bit: 'VID' */
41382 +/* Description: 'VID' */
41383 +#define AR9_VLAN_FLT15_REG_VID_OFFSET                     0x013C
41384 +#define AR9_VLAN_FLT15_REG_VID_SHIFT                      0
41385 +#define AR9_VLAN_FLT15_REG_VID_SIZE                       12
41386 +/* -------------------------------------------------------------------------- */
41387 +/* Register: 'Type Filter 10' */
41388 +/* Bit: 'VCET1' */
41389 +/* Description: 'Value 1 Compared with Ether-Type' */
41390 +#define AR9_TP_FLT10_REG_VCET1_OFFSET                     0x0140
41391 +#define AR9_TP_FLT10_REG_VCET1_SHIFT                      16
41392 +#define AR9_TP_FLT10_REG_VCET1_SIZE                       16
41393 +/* Bit: 'VCET0' */
41394 +/* Description: 'Value 0 Compared with Ether-Type' */
41395 +#define AR9_TP_FLT10_REG_VCET0_OFFSET                     0x0140
41396 +#define AR9_TP_FLT10_REG_VCET0_SHIFT                      0
41397 +#define AR9_TP_FLT10_REG_VCET0_SIZE                       16
41398 +/* -------------------------------------------------------------------------- */
41399 +/* Register: 'Type Filter 32' */
41400 +/* Bit: 'VCET1' */
41401 +/* Description: 'Value 1 Compared with Ether-Type' */
41402 +#define AR9_TP_FLT32_REG_VCET1_OFFSET                     0x0144
41403 +#define AR9_TP_FLT32_REG_VCET1_SHIFT                      16
41404 +#define AR9_TP_FLT32_REG_VCET1_SIZE                       16
41405 +/* Bit: 'VCET0' */
41406 +/* Description: 'Value 0 Compared with Ether-Type' */
41407 +#define AR9_TP_FLT32_REG_VCET0_OFFSET                     0x0144
41408 +#define AR9_TP_FLT32_REG_VCET0_SHIFT                      0
41409 +#define AR9_TP_FLT32_REG_VCET0_SIZE                       16
41410 +/* -------------------------------------------------------------------------- */
41411 +/* Register: 'Type Filter 54' */
41412 +/* Bit: 'VCET1' */
41413 +/* Description: 'Value 1 Compared with Ether-Type' */
41414 +#define AR9_TP_FLT54_REG_VCET1_OFFSET                     0x0148
41415 +#define AR9_TP_FLT54_REG_VCET1_SHIFT                      16
41416 +#define AR9_TP_FLT54_REG_VCET1_SIZE                       16
41417 +/* Bit: 'VCET0' */
41418 +/* Description: 'Value 0 Compared with Ether-Type' */
41419 +#define AR9_TP_FLT54_REG_VCET0_OFFSET                     0x0148
41420 +#define AR9_TP_FLT54_REG_VCET0_SHIFT                      0
41421 +#define AR9_TP_FLT54_REG_VCET0_SIZE                       16
41422 +/* -------------------------------------------------------------------------- */
41423 +/* Register: 'Type Filter 76' */
41424 +/* Bit: 'VCET1' */
41425 +/* Description: 'Value 1 Compared with Ether-Type' */
41426 +#define AR9_TP_FLT76_REG_VCET1_OFFSET                     0x014C
41427 +#define AR9_TP_FLT76_REG_VCET1_SHIFT                      16
41428 +#define AR9_TP_FLT76_REG_VCET1_SIZE                       16
41429 +/* Bit: 'VCET0' */
41430 +/* Description: 'Value 0 Compared with Ether-Type' */
41431 +#define AR9_TP_FLT76_REG_VCET0_OFFSET                     0x014C
41432 +#define AR9_TP_FLT76_REG_VCET0_SHIFT                      0
41433 +#define AR9_TP_FLT76_REG_VCET0_SIZE                       16
41434 +/* -------------------------------------------------------------------------- */
41435 +/* Register: 'DiffServMapping 0' */
41436 +/* Bit: 'PQF' */
41437 +/* Description: 'Priority Queue F' */
41438 +#define AR9_DFSRV_MAP0_REG_PQF_OFFSET                     0x0150
41439 +#define AR9_DFSRV_MAP0_REG_PQF_SHIFT                      30
41440 +#define AR9_DFSRV_MAP0_REG_PQF_SIZE                       2
41441 +/* Bit: 'PQE' */
41442 +/* Description: 'Priority Queue E' */
41443 +#define AR9_DFSRV_MAP0_REG_PQE_OFFSET                     0x0150
41444 +#define AR9_DFSRV_MAP0_REG_PQE_SHIFT                      28
41445 +#define AR9_DFSRV_MAP0_REG_PQE_SIZE                       2
41446 +/* Bit: 'PQD' */
41447 +/* Description: 'Priority Queue D' */
41448 +#define AR9_DFSRV_MAP0_REG_PQD_OFFSET                     0x0150
41449 +#define AR9_DFSRV_MAP0_REG_PQD_SHIFT                      26
41450 +#define AR9_DFSRV_MAP0_REG_PQD_SIZE                       2
41451 +/* Bit: 'PQC' */
41452 +/* Description: 'Priority Queue C' */
41453 +#define AR9_DFSRV_MAP0_REG_PQC_OFFSET                     0x0150
41454 +#define AR9_DFSRV_MAP0_REG_PQC_SHIFT                      24
41455 +#define AR9_DFSRV_MAP0_REG_PQC_SIZE                       2
41456 +/* Bit: 'PQB' */
41457 +/* Description: 'Priority Queue B' */
41458 +#define AR9_DFSRV_MAP0_REG_PQB_OFFSET                     0x0150
41459 +#define AR9_DFSRV_MAP0_REG_PQB_SHIFT                      22
41460 +#define AR9_DFSRV_MAP0_REG_PQB_SIZE                       2
41461 +/* Bit: 'PQA' */
41462 +/* Description: 'Priority Queue A' */
41463 +#define AR9_DFSRV_MAP0_REG_PQA_OFFSET                     0x0150
41464 +#define AR9_DFSRV_MAP0_REG_PQA_SHIFT                      20
41465 +#define AR9_DFSRV_MAP0_REG_PQA_SIZE                       2
41466 +/* Bit: 'PQ9' */
41467 +/* Description: 'Priority Queue 9' */
41468 +#define AR9_DFSRV_MAP0_REG_PQ9_OFFSET                     0x0150
41469 +#define AR9_DFSRV_MAP0_REG_PQ9_SHIFT                      18
41470 +#define AR9_DFSRV_MAP0_REG_PQ9_SIZE                       2
41471 +/* Bit: 'PQ8' */
41472 +/* Description: 'Priority Queue 8' */
41473 +#define AR9_DFSRV_MAP0_REG_PQ8_OFFSET                     0x0150
41474 +#define AR9_DFSRV_MAP0_REG_PQ8_SHIFT                      16
41475 +#define AR9_DFSRV_MAP0_REG_PQ8_SIZE                       2
41476 +/* Bit: 'PQ7' */
41477 +/* Description: 'Priority Queue 7' */
41478 +#define AR9_DFSRV_MAP0_REG_PQ7_OFFSET                     0x0150
41479 +#define AR9_DFSRV_MAP0_REG_PQ7_SHIFT                      14
41480 +#define AR9_DFSRV_MAP0_REG_PQ7_SIZE                       2
41481 +/* Bit: 'PQ6' */
41482 +/* Description: 'Priority Queue 6' */
41483 +#define AR9_DFSRV_MAP0_REG_PQ6_OFFSET                     0x0150
41484 +#define AR9_DFSRV_MAP0_REG_PQ6_SHIFT                      12
41485 +#define AR9_DFSRV_MAP0_REG_PQ6_SIZE                       2
41486 +/* Bit: 'PQ5' */
41487 +/* Description: 'Priority Queue 5' */
41488 +#define AR9_DFSRV_MAP0_REG_PQ5_OFFSET                     0x0150
41489 +#define AR9_DFSRV_MAP0_REG_PQ5_SHIFT                      10
41490 +#define AR9_DFSRV_MAP0_REG_PQ5_SIZE                       2
41491 +/* Bit: 'PQ4' */
41492 +/* Description: 'Priority Queue 4' */
41493 +#define AR9_DFSRV_MAP0_REG_PQ4_OFFSET                     0x0150
41494 +#define AR9_DFSRV_MAP0_REG_PQ4_SHIFT                      8
41495 +#define AR9_DFSRV_MAP0_REG_PQ4_SIZE                       2
41496 +/* Bit: 'PQ3' */
41497 +/* Description: 'Priority Queue 3' */
41498 +#define AR9_DFSRV_MAP0_REG_PQ3_OFFSET                     0x0150
41499 +#define AR9_DFSRV_MAP0_REG_PQ3_SHIFT                      6
41500 +#define AR9_DFSRV_MAP0_REG_PQ3_SIZE                       2
41501 +/* Bit: 'PQ2' */
41502 +/* Description: 'Priority Queue 2' */
41503 +#define AR9_DFSRV_MAP0_REG_PQ2_OFFSET                     0x0150
41504 +#define AR9_DFSRV_MAP0_REG_PQ2_SHIFT                      4
41505 +#define AR9_DFSRV_MAP0_REG_PQ2_SIZE                       2
41506 +/* Bit: 'PQ1' */
41507 +/* Description: 'Priority Queue 1' */
41508 +#define AR9_DFSRV_MAP0_REG_PQ1_OFFSET                     0x0150
41509 +#define AR9_DFSRV_MAP0_REG_PQ1_SHIFT                      2
41510 +#define AR9_DFSRV_MAP0_REG_PQ1_SIZE                       2
41511 +/* Bit: 'PQ0' */
41512 +/* Description: 'Priority Queue 0' */
41513 +#define AR9_DFSRV_MAP0_REG_PQ0_OFFSET                     0x0150
41514 +#define AR9_DFSRV_MAP0_REG_PQ0_SHIFT                      0
41515 +#define AR9_DFSRV_MAP0_REG_PQ0_SIZE                       2
41516 +/* -------------------------------------------------------------------------- */
41517 +/* Register: 'DiffServMapping 1' */
41518 +/* Bit: 'PQ1F' */
41519 +/* Description: 'Priority Queue 1F' */
41520 +#define AR9_DFSRV_MAP1_REG_PQ1F_OFFSET                    0x0154
41521 +#define AR9_DFSRV_MAP1_REG_PQ1F_SHIFT                     30
41522 +#define AR9_DFSRV_MAP1_REG_PQ1F_SIZE                      2
41523 +/* Bit: 'PQ1E' */
41524 +/* Description: 'Priority Queue 1E' */
41525 +#define AR9_DFSRV_MAP1_REG_PQ1E_OFFSET                    0x0154
41526 +#define AR9_DFSRV_MAP1_REG_PQ1E_SHIFT                     28
41527 +#define AR9_DFSRV_MAP1_REG_PQ1E_SIZE                      2
41528 +/* Bit: 'PQ1D' */
41529 +/* Description: 'Priority Queue 1D' */
41530 +#define AR9_DFSRV_MAP1_REG_PQ1D_OFFSET                    0x0154
41531 +#define AR9_DFSRV_MAP1_REG_PQ1D_SHIFT                     26
41532 +#define AR9_DFSRV_MAP1_REG_PQ1D_SIZE                      2
41533 +/* Bit: 'PQ1C' */
41534 +/* Description: 'Priority Queue 1C' */
41535 +#define AR9_DFSRV_MAP1_REG_PQ1C_OFFSET                    0x0154
41536 +#define AR9_DFSRV_MAP1_REG_PQ1C_SHIFT                     24
41537 +#define AR9_DFSRV_MAP1_REG_PQ1C_SIZE                      2
41538 +/* Bit: 'PQ1B' */
41539 +/* Description: 'Priority Queue 1B' */
41540 +#define AR9_DFSRV_MAP1_REG_PQ1B_OFFSET                    0x0154
41541 +#define AR9_DFSRV_MAP1_REG_PQ1B_SHIFT                     22
41542 +#define AR9_DFSRV_MAP1_REG_PQ1B_SIZE                      2
41543 +/* Bit: 'PQ1A' */
41544 +/* Description: 'Priority Queue 1A' */
41545 +#define AR9_DFSRV_MAP1_REG_PQ1A_OFFSET                    0x0154
41546 +#define AR9_DFSRV_MAP1_REG_PQ1A_SHIFT                     20
41547 +#define AR9_DFSRV_MAP1_REG_PQ1A_SIZE                      2
41548 +/* Bit: 'PQ19' */
41549 +/* Description: 'Priority Queue 19' */
41550 +#define AR9_DFSRV_MAP1_REG_PQ19_OFFSET                    0x0154
41551 +#define AR9_DFSRV_MAP1_REG_PQ19_SHIFT                     18
41552 +#define AR9_DFSRV_MAP1_REG_PQ19_SIZE                      2
41553 +/* Bit: 'PQ18' */
41554 +/* Description: 'Priority Queue 18' */
41555 +#define AR9_DFSRV_MAP1_REG_PQ18_OFFSET                    0x0154
41556 +#define AR9_DFSRV_MAP1_REG_PQ18_SHIFT                     16
41557 +#define AR9_DFSRV_MAP1_REG_PQ18_SIZE                      2
41558 +/* Bit: 'PQ17' */
41559 +/* Description: 'Priority Queue 17' */
41560 +#define AR9_DFSRV_MAP1_REG_PQ17_OFFSET                    0x0154
41561 +#define AR9_DFSRV_MAP1_REG_PQ17_SHIFT                     14
41562 +#define AR9_DFSRV_MAP1_REG_PQ17_SIZE                      2
41563 +/* Bit: 'PQ16' */
41564 +/* Description: 'Priority Queue 16' */
41565 +#define AR9_DFSRV_MAP1_REG_PQ16_OFFSET                    0x0154
41566 +#define AR9_DFSRV_MAP1_REG_PQ16_SHIFT                     12
41567 +#define AR9_DFSRV_MAP1_REG_PQ16_SIZE                      2
41568 +/* Bit: 'PQ15' */
41569 +/* Description: 'Priority Queue 15' */
41570 +#define AR9_DFSRV_MAP1_REG_PQ15_OFFSET                    0x0154
41571 +#define AR9_DFSRV_MAP1_REG_PQ15_SHIFT                     10
41572 +#define AR9_DFSRV_MAP1_REG_PQ15_SIZE                      2
41573 +/* Bit: 'PQ14' */
41574 +/* Description: 'Priority Queue 14' */
41575 +#define AR9_DFSRV_MAP1_REG_PQ14_OFFSET                    0x0154
41576 +#define AR9_DFSRV_MAP1_REG_PQ14_SHIFT                     8
41577 +#define AR9_DFSRV_MAP1_REG_PQ14_SIZE                      2
41578 +/* Bit: 'PQ13' */
41579 +/* Description: 'Priority Queue 13' */
41580 +#define AR9_DFSRV_MAP1_REG_PQ13_OFFSET                    0x0154
41581 +#define AR9_DFSRV_MAP1_REG_PQ13_SHIFT                     6
41582 +#define AR9_DFSRV_MAP1_REG_PQ13_SIZE                      2
41583 +/* Bit: 'PQ12' */
41584 +/* Description: 'Priority Queue 12' */
41585 +#define AR9_DFSRV_MAP1_REG_PQ12_OFFSET                    0x0154
41586 +#define AR9_DFSRV_MAP1_REG_PQ12_SHIFT                     4
41587 +#define AR9_DFSRV_MAP1_REG_PQ12_SIZE                      2
41588 +/* Bit: 'PQ11' */
41589 +/* Description: 'Priority Queue 11' */
41590 +#define AR9_DFSRV_MAP1_REG_PQ11_OFFSET                    0x0154
41591 +#define AR9_DFSRV_MAP1_REG_PQ11_SHIFT                     2
41592 +#define AR9_DFSRV_MAP1_REG_PQ11_SIZE                      2
41593 +/* Bit: 'PQ10' */
41594 +/* Description: 'Priority Queue 10' */
41595 +#define AR9_DFSRV_MAP1_REG_PQ10_OFFSET                    0x0154
41596 +#define AR9_DFSRV_MAP1_REG_PQ10_SHIFT                     0
41597 +#define AR9_DFSRV_MAP1_REG_PQ10_SIZE                      2
41598 +/* -------------------------------------------------------------------------- */
41599 +/* Register: 'DiffServMapping 2' */
41600 +/* Bit: 'PQ2F' */
41601 +/* Description: 'Priority Queue 2F' */
41602 +#define AR9_DFSRV_MAP2_REG_PQ2F_OFFSET                    0x0158
41603 +#define AR9_DFSRV_MAP2_REG_PQ2F_SHIFT                     30
41604 +#define AR9_DFSRV_MAP2_REG_PQ2F_SIZE                      2
41605 +/* Bit: 'PQ2E' */
41606 +/* Description: 'Priority Queue 2E' */
41607 +#define AR9_DFSRV_MAP2_REG_PQ2E_OFFSET                    0x0158
41608 +#define AR9_DFSRV_MAP2_REG_PQ2E_SHIFT                     28
41609 +#define AR9_DFSRV_MAP2_REG_PQ2E_SIZE                      2
41610 +/* Bit: 'PQ2D' */
41611 +/* Description: 'Priority Queue 2D' */
41612 +#define AR9_DFSRV_MAP2_REG_PQ2D_OFFSET                    0x0158
41613 +#define AR9_DFSRV_MAP2_REG_PQ2D_SHIFT                     26
41614 +#define AR9_DFSRV_MAP2_REG_PQ2D_SIZE                      2
41615 +/* Bit: 'PQ2C' */
41616 +/* Description: 'Priority Queue 2C' */
41617 +#define AR9_DFSRV_MAP2_REG_PQ2C_OFFSET                    0x0158
41618 +#define AR9_DFSRV_MAP2_REG_PQ2C_SHIFT                     24
41619 +#define AR9_DFSRV_MAP2_REG_PQ2C_SIZE                      2
41620 +/* Bit: 'PQ2B' */
41621 +/* Description: 'Priority Queue 2B' */
41622 +#define AR9_DFSRV_MAP2_REG_PQ2B_OFFSET                    0x0158
41623 +#define AR9_DFSRV_MAP2_REG_PQ2B_SHIFT                     22
41624 +#define AR9_DFSRV_MAP2_REG_PQ2B_SIZE                      2
41625 +/* Bit: 'PQ2A' */
41626 +/* Description: 'Priority Queue 2A' */
41627 +#define AR9_DFSRV_MAP2_REG_PQ2A_OFFSET                    0x0158
41628 +#define AR9_DFSRV_MAP2_REG_PQ2A_SHIFT                     20
41629 +#define AR9_DFSRV_MAP2_REG_PQ2A_SIZE                      2
41630 +/* Bit: 'PQ29' */
41631 +/* Description: 'Priority Queue 29' */
41632 +#define AR9_DFSRV_MAP2_REG_PQ29_OFFSET                    0x0158
41633 +#define AR9_DFSRV_MAP2_REG_PQ29_SHIFT                     18
41634 +#define AR9_DFSRV_MAP2_REG_PQ29_SIZE                      2
41635 +/* Bit: 'PQ28' */
41636 +/* Description: 'Priority Queue 28' */
41637 +#define AR9_DFSRV_MAP2_REG_PQ28_OFFSET                    0x0158
41638 +#define AR9_DFSRV_MAP2_REG_PQ28_SHIFT                     16
41639 +#define AR9_DFSRV_MAP2_REG_PQ28_SIZE                      2
41640 +/* Bit: 'PQ27' */
41641 +/* Description: 'Priority Queue 27' */
41642 +#define AR9_DFSRV_MAP2_REG_PQ27_OFFSET                    0x0158
41643 +#define AR9_DFSRV_MAP2_REG_PQ27_SHIFT                     14
41644 +#define AR9_DFSRV_MAP2_REG_PQ27_SIZE                      2
41645 +/* Bit: 'PQ26' */
41646 +/* Description: 'Priority Queue 26' */
41647 +#define AR9_DFSRV_MAP2_REG_PQ26_OFFSET                    0x0158
41648 +#define AR9_DFSRV_MAP2_REG_PQ26_SHIFT                     12
41649 +#define AR9_DFSRV_MAP2_REG_PQ26_SIZE                      2
41650 +/* Bit: 'PQ25' */
41651 +/* Description: 'Priority Queue 25' */
41652 +#define AR9_DFSRV_MAP2_REG_PQ25_OFFSET                    0x0158
41653 +#define AR9_DFSRV_MAP2_REG_PQ25_SHIFT                     10
41654 +#define AR9_DFSRV_MAP2_REG_PQ25_SIZE                      2
41655 +/* Bit: 'PQ24' */
41656 +/* Description: 'Priority Queue 24' */
41657 +#define AR9_DFSRV_MAP2_REG_PQ24_OFFSET                    0x0158
41658 +#define AR9_DFSRV_MAP2_REG_PQ24_SHIFT                     8
41659 +#define AR9_DFSRV_MAP2_REG_PQ24_SIZE                      2
41660 +/* Bit: 'PQ23' */
41661 +/* Description: 'Priority Queue 23' */
41662 +#define AR9_DFSRV_MAP2_REG_PQ23_OFFSET                    0x0158
41663 +#define AR9_DFSRV_MAP2_REG_PQ23_SHIFT                     6
41664 +#define AR9_DFSRV_MAP2_REG_PQ23_SIZE                      2
41665 +/* Bit: 'PQ22' */
41666 +/* Description: 'Priority Queue 22' */
41667 +#define AR9_DFSRV_MAP2_REG_PQ22_OFFSET                    0x0158
41668 +#define AR9_DFSRV_MAP2_REG_PQ22_SHIFT                     4
41669 +#define AR9_DFSRV_MAP2_REG_PQ22_SIZE                      2
41670 +/* Bit: 'PQ21' */
41671 +/* Description: 'Priority Queue 21' */
41672 +#define AR9_DFSRV_MAP2_REG_PQ21_OFFSET                    0x0158
41673 +#define AR9_DFSRV_MAP2_REG_PQ21_SHIFT                     2
41674 +#define AR9_DFSRV_MAP2_REG_PQ21_SIZE                      2
41675 +/* Bit: 'PQ20' */
41676 +/* Description: 'Priority Queue 20' */
41677 +#define AR9_DFSRV_MAP2_REG_PQ20_OFFSET                    0x0158
41678 +#define AR9_DFSRV_MAP2_REG_PQ20_SHIFT                     0
41679 +#define AR9_DFSRV_MAP2_REG_PQ20_SIZE                      2
41680 +/* -------------------------------------------------------------------------- */
41681 +/* Register: 'DiffServMapping 3' */
41682 +/* Bit: 'PQ3F' */
41683 +/* Description: 'Priority Queue 3F' */
41684 +#define AR9_DFSRV_MAP3_REG_PQ3F_OFFSET                    0x015C
41685 +#define AR9_DFSRV_MAP3_REG_PQ3F_SHIFT                     30
41686 +#define AR9_DFSRV_MAP3_REG_PQ3F_SIZE                      2
41687 +/* Bit: 'PQ3E' */
41688 +/* Description: 'Priority Queue 3E' */
41689 +#define AR9_DFSRV_MAP3_REG_PQ3E_OFFSET                    0x015C
41690 +#define AR9_DFSRV_MAP3_REG_PQ3E_SHIFT                     28
41691 +#define AR9_DFSRV_MAP3_REG_PQ3E_SIZE                      2
41692 +/* Bit: 'PQ3D' */
41693 +/* Description: 'Priority Queue 3D' */
41694 +#define AR9_DFSRV_MAP3_REG_PQ3D_OFFSET                    0x015C
41695 +#define AR9_DFSRV_MAP3_REG_PQ3D_SHIFT                     26
41696 +#define AR9_DFSRV_MAP3_REG_PQ3D_SIZE                      2
41697 +/* Bit: 'PQ3C' */
41698 +/* Description: 'Priority Queue 3C' */
41699 +#define AR9_DFSRV_MAP3_REG_PQ3C_OFFSET                    0x015C
41700 +#define AR9_DFSRV_MAP3_REG_PQ3C_SHIFT                     24
41701 +#define AR9_DFSRV_MAP3_REG_PQ3C_SIZE                      2
41702 +/* Bit: 'PQ3B' */
41703 +/* Description: 'Priority Queue 3B' */
41704 +#define AR9_DFSRV_MAP3_REG_PQ3B_OFFSET                    0x015C
41705 +#define AR9_DFSRV_MAP3_REG_PQ3B_SHIFT                     22
41706 +#define AR9_DFSRV_MAP3_REG_PQ3B_SIZE                      2
41707 +/* Bit: 'PQ3A' */
41708 +/* Description: 'Priority Queue 3A' */
41709 +#define AR9_DFSRV_MAP3_REG_PQ3A_OFFSET                    0x015C
41710 +#define AR9_DFSRV_MAP3_REG_PQ3A_SHIFT                     20
41711 +#define AR9_DFSRV_MAP3_REG_PQ3A_SIZE                      2
41712 +/* Bit: 'PQ39' */
41713 +/* Description: 'Priority Queue 39' */
41714 +#define AR9_DFSRV_MAP3_REG_PQ39_OFFSET                    0x015C
41715 +#define AR9_DFSRV_MAP3_REG_PQ39_SHIFT                     18
41716 +#define AR9_DFSRV_MAP3_REG_PQ39_SIZE                      2
41717 +/* Bit: 'PQ38' */
41718 +/* Description: 'Priority Queue 38' */
41719 +#define AR9_DFSRV_MAP3_REG_PQ38_OFFSET                    0x015C
41720 +#define AR9_DFSRV_MAP3_REG_PQ38_SHIFT                     16
41721 +#define AR9_DFSRV_MAP3_REG_PQ38_SIZE                      2
41722 +/* Bit: 'PQ37' */
41723 +/* Description: 'Priority Queue 37' */
41724 +#define AR9_DFSRV_MAP3_REG_PQ37_OFFSET                    0x015C
41725 +#define AR9_DFSRV_MAP3_REG_PQ37_SHIFT                     14
41726 +#define AR9_DFSRV_MAP3_REG_PQ37_SIZE                      2
41727 +/* Bit: 'PQ36' */
41728 +/* Description: 'Priority Queue 36' */
41729 +#define AR9_DFSRV_MAP3_REG_PQ36_OFFSET                    0x015C
41730 +#define AR9_DFSRV_MAP3_REG_PQ36_SHIFT                     12
41731 +#define AR9_DFSRV_MAP3_REG_PQ36_SIZE                      2
41732 +/* Bit: 'PQ35' */
41733 +/* Description: 'Priority Queue 35' */
41734 +#define AR9_DFSRV_MAP3_REG_PQ35_OFFSET                    0x015C
41735 +#define AR9_DFSRV_MAP3_REG_PQ35_SHIFT                     10
41736 +#define AR9_DFSRV_MAP3_REG_PQ35_SIZE                      2
41737 +/* Bit: 'PQ34' */
41738 +/* Description: 'Priority Queue 34' */
41739 +#define AR9_DFSRV_MAP3_REG_PQ34_OFFSET                    0x015C
41740 +#define AR9_DFSRV_MAP3_REG_PQ34_SHIFT                     8
41741 +#define AR9_DFSRV_MAP3_REG_PQ34_SIZE                      2
41742 +/* Bit: 'PQ33' */
41743 +/* Description: 'Priority Queue 33' */
41744 +#define AR9_DFSRV_MAP3_REG_PQ33_OFFSET                    0x015C
41745 +#define AR9_DFSRV_MAP3_REG_PQ33_SHIFT                     6
41746 +#define AR9_DFSRV_MAP3_REG_PQ33_SIZE                      2
41747 +/* Bit: 'PQ32' */
41748 +/* Description: 'Priority Queue 32' */
41749 +#define AR9_DFSRV_MAP3_REG_PQ32_OFFSET                    0x015C
41750 +#define AR9_DFSRV_MAP3_REG_PQ32_SHIFT                     4
41751 +#define AR9_DFSRV_MAP3_REG_PQ32_SIZE                      2
41752 +/* Bit: 'PQ31' */
41753 +/* Description: 'Priority Queue 31' */
41754 +#define AR9_DFSRV_MAP3_REG_PQ31_OFFSET                    0x015C
41755 +#define AR9_DFSRV_MAP3_REG_PQ31_SHIFT                     2
41756 +#define AR9_DFSRV_MAP3_REG_PQ31_SIZE                      2
41757 +/* Bit: 'PQ30' */
41758 +/* Description: 'Priority Queue 30' */
41759 +#define AR9_DFSRV_MAP3_REG_PQ30_OFFSET                    0x015C
41760 +#define AR9_DFSRV_MAP3_REG_PQ30_SHIFT                     0
41761 +#define AR9_DFSRV_MAP3_REG_PQ30_SIZE                      2
41762 +/* -------------------------------------------------------------------------- */
41763 +/* Register: 'TCP/UDP Port Filter 0' */
41764 +/* Bit: 'ATUF0' */
41765 +/* Description: 'Action for TCP/UDP Port Filter 0' */
41766 +#define AR9_TCP_PF0_REG_ATUF0_OFFSET                      0x0160
41767 +#define AR9_TCP_PF0_REG_ATUF0_SHIFT                       28
41768 +#define AR9_TCP_PF0_REG_ATUF0_SIZE                        2
41769 +/* Bit: 'TUPF0' */
41770 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 0' */
41771 +#define AR9_TCP_PF0_REG_TUPF0_OFFSET                      0x0160
41772 +#define AR9_TCP_PF0_REG_TUPF0_SHIFT                       26
41773 +#define AR9_TCP_PF0_REG_TUPF0_SIZE                        2
41774 +/* Bit: 'COMP0' */
41775 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41776 +#define AR9_TCP_PF0_REG_COMP0_OFFSET                      0x0160
41777 +#define AR9_TCP_PF0_REG_COMP0_SHIFT                       24
41778 +#define AR9_TCP_PF0_REG_COMP0_SIZE                        2
41779 +/* Bit: 'PRANGE0' */
41780 +/* Description: 'Port Range in TCP/UDP' */
41781 +#define AR9_TCP_PF0_REG_PRANGE0_OFFSET                    0x0160
41782 +#define AR9_TCP_PF0_REG_PRANGE0_SHIFT                     16
41783 +#define AR9_TCP_PF0_REG_PRANGE0_SIZE                      8
41784 +/* Bit: 'BASEPT0' */
41785 +/* Description: 'Base Port number 0' */
41786 +#define AR9_TCP_PF0_REG_BASEPT0_OFFSET                    0x0160
41787 +#define AR9_TCP_PF0_REG_BASEPT0_SHIFT                     0
41788 +#define AR9_TCP_PF0_REG_BASEPT0_SIZE                      16
41789 +/* -------------------------------------------------------------------------- */
41790 +/* Register: 'TCP/UDP Port Filter 1' */
41791 +/* Bit: 'ATUF1' */
41792 +/* Description: 'Action for TCP/UDP Port Filter 1' */
41793 +#define AR9_TCP_PF1_REG_ATUF1_OFFSET                      0x0164
41794 +#define AR9_TCP_PF1_REG_ATUF1_SHIFT                       28
41795 +#define AR9_TCP_PF1_REG_ATUF1_SIZE                        2
41796 +/* Bit: 'TUPF1' */
41797 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 1' */
41798 +#define AR9_TCP_PF1_REG_TUPF1_OFFSET                      0x0164
41799 +#define AR9_TCP_PF1_REG_TUPF1_SHIFT                       26
41800 +#define AR9_TCP_PF1_REG_TUPF1_SIZE                        2
41801 +/* Bit: 'COMP1' */
41802 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41803 +#define AR9_TCP_PF1_REG_COMP1_OFFSET                      0x0164
41804 +#define AR9_TCP_PF1_REG_COMP1_SHIFT                       24
41805 +#define AR9_TCP_PF1_REG_COMP1_SIZE                        2
41806 +/* Bit: 'PRANGE1' */
41807 +/* Description: 'Port Range in TCP/UDP' */
41808 +#define AR9_TCP_PF1_REG_PRANGE1_OFFSET                    0x0164
41809 +#define AR9_TCP_PF1_REG_PRANGE1_SHIFT                     16
41810 +#define AR9_TCP_PF1_REG_PRANGE1_SIZE                      8
41811 +/* Bit: 'BASEPT1' */
41812 +/* Description: 'Base Port number 1' */
41813 +#define AR9_TCP_PF1_REG_BASEPT1_OFFSET                    0x0164
41814 +#define AR9_TCP_PF1_REG_BASEPT1_SHIFT                     0
41815 +#define AR9_TCP_PF1_REG_BASEPT1_SIZE                      16
41816 +/* -------------------------------------------------------------------------- */
41817 +/* Register: 'TCP/UDP Port Filter 2' */
41818 +/* Bit: 'ATUF2' */
41819 +/* Description: 'Action for TCP/UDP Port Filter 2' */
41820 +#define AR9_TCP_PF2_REG_ATUF2_OFFSET                      0x0168
41821 +#define AR9_TCP_PF2_REG_ATUF2_SHIFT                       28
41822 +#define AR9_TCP_PF2_REG_ATUF2_SIZE                        2
41823 +/* Bit: 'TUPF2' */
41824 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 2' */
41825 +#define AR9_TCP_PF2_REG_TUPF2_OFFSET                      0x0168
41826 +#define AR9_TCP_PF2_REG_TUPF2_SHIFT                       26
41827 +#define AR9_TCP_PF2_REG_TUPF2_SIZE                        2
41828 +/* Bit: 'COMP2' */
41829 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41830 +#define AR9_TCP_PF2_REG_COMP2_OFFSET                      0x0168
41831 +#define AR9_TCP_PF2_REG_COMP2_SHIFT                       24
41832 +#define AR9_TCP_PF2_REG_COMP2_SIZE                        2
41833 +/* Bit: 'PRANGE2' */
41834 +/* Description: 'Port Range in TCP/UDP' */
41835 +#define AR9_TCP_PF2_REG_PRANGE2_OFFSET                    0x0168
41836 +#define AR9_TCP_PF2_REG_PRANGE2_SHIFT                     16
41837 +#define AR9_TCP_PF2_REG_PRANGE2_SIZE                      8
41838 +/* Bit: 'BASEPT2' */
41839 +/* Description: 'Base Port number 2' */
41840 +#define AR9_TCP_PF2_REG_BASEPT2_OFFSET                    0x0168
41841 +#define AR9_TCP_PF2_REG_BASEPT2_SHIFT                     0
41842 +#define AR9_TCP_PF2_REG_BASEPT2_SIZE                      16
41843 +/* -------------------------------------------------------------------------- */
41844 +/* Register: 'TCP/UDP Port Filter 3' */
41845 +/* Bit: 'ATUF3' */
41846 +/* Description: 'Action for TCP/UDP Port Filter 3' */
41847 +#define AR9_TCP_PF3_REG_ATUF3_OFFSET                      0x016C
41848 +#define AR9_TCP_PF3_REG_ATUF3_SHIFT                       28
41849 +#define AR9_TCP_PF3_REG_ATUF3_SIZE                        2
41850 +/* Bit: 'TUPF3' */
41851 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 3' */
41852 +#define AR9_TCP_PF3_REG_TUPF3_OFFSET                      0x016C
41853 +#define AR9_TCP_PF3_REG_TUPF3_SHIFT                       26
41854 +#define AR9_TCP_PF3_REG_TUPF3_SIZE                        2
41855 +/* Bit: 'COMP3' */
41856 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41857 +#define AR9_TCP_PF3_REG_COMP3_OFFSET                      0x016C
41858 +#define AR9_TCP_PF3_REG_COMP3_SHIFT                       24
41859 +#define AR9_TCP_PF3_REG_COMP3_SIZE                        2
41860 +/* Bit: 'PRANGE3' */
41861 +/* Description: 'Port Range in TCP/UDP' */
41862 +#define AR9_TCP_PF3_REG_PRANGE3_OFFSET                    0x016C
41863 +#define AR9_TCP_PF3_REG_PRANGE3_SHIFT                     16
41864 +#define AR9_TCP_PF3_REG_PRANGE3_SIZE                      8
41865 +/* Bit: 'BASEPT3' */
41866 +/* Description: 'Base Port number 3' */
41867 +#define AR9_TCP_PF3_REG_BASEPT3_OFFSET                    0x016C
41868 +#define AR9_TCP_PF3_REG_BASEPT3_SHIFT                     0
41869 +#define AR9_TCP_PF3_REG_BASEPT3_SIZE                      16
41870 +/* -------------------------------------------------------------------------- */
41871 +/* Register: 'TCP/UDP Port Filter 4' */
41872 +/* Bit: 'ATUF4' */
41873 +/* Description: 'Action for TCP/UDP Port Filter 4' */
41874 +#define AR9_TCP_PF4_REG_ATUF4_OFFSET                      0x0170
41875 +#define AR9_TCP_PF4_REG_ATUF4_SHIFT                       28
41876 +#define AR9_TCP_PF4_REG_ATUF4_SIZE                        2
41877 +/* Bit: 'TUPF4' */
41878 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 4' */
41879 +#define AR9_TCP_PF4_REG_TUPF4_OFFSET                      0x0170
41880 +#define AR9_TCP_PF4_REG_TUPF4_SHIFT                       26
41881 +#define AR9_TCP_PF4_REG_TUPF4_SIZE                        2
41882 +/* Bit: 'COMP4' */
41883 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41884 +#define AR9_TCP_PF4_REG_COMP4_OFFSET                      0x0170
41885 +#define AR9_TCP_PF4_REG_COMP4_SHIFT                       24
41886 +#define AR9_TCP_PF4_REG_COMP4_SIZE                        2
41887 +/* Bit: 'PRANGE4' */
41888 +/* Description: 'Port Range in TCP/UDP' */
41889 +#define AR9_TCP_PF4_REG_PRANGE4_OFFSET                    0x0170
41890 +#define AR9_TCP_PF4_REG_PRANGE4_SHIFT                     16
41891 +#define AR9_TCP_PF4_REG_PRANGE4_SIZE                      8
41892 +/* Bit: 'BASEPT4' */
41893 +/* Description: 'Base Port number 4' */
41894 +#define AR9_TCP_PF4_REG_BASEPT4_OFFSET                    0x0170
41895 +#define AR9_TCP_PF4_REG_BASEPT4_SHIFT                     0
41896 +#define AR9_TCP_PF4_REG_BASEPT4_SIZE                      16
41897 +/* -------------------------------------------------------------------------- */
41898 +/* Register: 'TCP/UDP Port Filter 5' */
41899 +/* Bit: 'ATUF5' */
41900 +/* Description: 'Action for TCP/UDP Port Filter 5' */
41901 +#define AR9_TCP_PF5_REG_ATUF5_OFFSET                      0x0174
41902 +#define AR9_TCP_PF5_REG_ATUF5_SHIFT                       28
41903 +#define AR9_TCP_PF5_REG_ATUF5_SIZE                        2
41904 +/* Bit: 'TUPF5' */
41905 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 5' */
41906 +#define AR9_TCP_PF5_REG_TUPF5_OFFSET                      0x0174
41907 +#define AR9_TCP_PF5_REG_TUPF5_SHIFT                       26
41908 +#define AR9_TCP_PF5_REG_TUPF5_SIZE                        2
41909 +/* Bit: 'COMP5' */
41910 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41911 +#define AR9_TCP_PF5_REG_COMP5_OFFSET                      0x0174
41912 +#define AR9_TCP_PF5_REG_COMP5_SHIFT                       24
41913 +#define AR9_TCP_PF5_REG_COMP5_SIZE                        2
41914 +/* Bit: 'PRANGE5' */
41915 +/* Description: 'Port Range in TCP/UDP' */
41916 +#define AR9_TCP_PF5_REG_PRANGE5_OFFSET                    0x0174
41917 +#define AR9_TCP_PF5_REG_PRANGE5_SHIFT                     16
41918 +#define AR9_TCP_PF5_REG_PRANGE5_SIZE                      8
41919 +/* Bit: 'BASEPT5' */
41920 +/* Description: 'Base Port number 5' */
41921 +#define AR9_TCP_PF5_REG_BASEPT5_OFFSET                    0x0174
41922 +#define AR9_TCP_PF5_REG_BASEPT5_SHIFT                     0
41923 +#define AR9_TCP_PF5_REG_BASEPT5_SIZE                      16
41924 +/* -------------------------------------------------------------------------- */
41925 +/* Register: 'TCP/UDP Port Filter 6' */
41926 +/* Bit: 'ATUF6' */
41927 +/* Description: 'Action for TCP/UDP Port Filter 6' */
41928 +#define AR9_TCP_PF6_REG_ATUF6_OFFSET                      0x0178
41929 +#define AR9_TCP_PF6_REG_ATUF6_SHIFT                       28
41930 +#define AR9_TCP_PF6_REG_ATUF6_SIZE                        2
41931 +/* Bit: 'TUPF6' */
41932 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 6' */
41933 +#define AR9_TCP_PF6_REG_TUPF6_OFFSET                      0x0178
41934 +#define AR9_TCP_PF6_REG_TUPF6_SHIFT                       26
41935 +#define AR9_TCP_PF6_REG_TUPF6_SIZE                        2
41936 +/* Bit: 'COMP6' */
41937 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41938 +#define AR9_TCP_PF6_REG_COMP6_OFFSET                      0x0178
41939 +#define AR9_TCP_PF6_REG_COMP6_SHIFT                       24
41940 +#define AR9_TCP_PF6_REG_COMP6_SIZE                        2
41941 +/* Bit: 'PRANGE6' */
41942 +/* Description: 'Port Range in TCP/UDP' */
41943 +#define AR9_TCP_PF6_REG_PRANGE6_OFFSET                    0x0178
41944 +#define AR9_TCP_PF6_REG_PRANGE6_SHIFT                     16
41945 +#define AR9_TCP_PF6_REG_PRANGE6_SIZE                      8
41946 +/* Bit: 'BASEPT6' */
41947 +/* Description: 'Base Port number 6' */
41948 +#define AR9_TCP_PF6_REG_BASEPT6_OFFSET                    0x0178
41949 +#define AR9_TCP_PF6_REG_BASEPT6_SHIFT                     0
41950 +#define AR9_TCP_PF6_REG_BASEPT6_SIZE                      16
41951 +/* -------------------------------------------------------------------------- */
41952 +/* Register: 'TCP/UDP Port Filter 7' */
41953 +/* Bit: 'ATUF7' */
41954 +/* Description: 'Action for TCP/UDP Port Filter 7' */
41955 +#define AR9_TCP_PF7_REG_ATUF7_OFFSET                      0x017C
41956 +#define AR9_TCP_PF7_REG_ATUF7_SHIFT                       28
41957 +#define AR9_TCP_PF7_REG_ATUF7_SIZE                        2
41958 +/* Bit: 'TUPF7' */
41959 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 7' */
41960 +#define AR9_TCP_PF7_REG_TUPF7_OFFSET                      0x017C
41961 +#define AR9_TCP_PF7_REG_TUPF7_SHIFT                       26
41962 +#define AR9_TCP_PF7_REG_TUPF7_SIZE                        2
41963 +/* Bit: 'COMP7' */
41964 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
41965 +#define AR9_TCP_PF7_REG_COMP7_OFFSET                      0x017C
41966 +#define AR9_TCP_PF7_REG_COMP7_SHIFT                       24
41967 +#define AR9_TCP_PF7_REG_COMP7_SIZE                        2
41968 +/* Bit: 'PRANGE7' */
41969 +/* Description: 'Port Range in TCP/UDP' */
41970 +#define AR9_TCP_PF7_REG_PRANGE7_OFFSET                    0x017C
41971 +#define AR9_TCP_PF7_REG_PRANGE7_SHIFT                     16
41972 +#define AR9_TCP_PF7_REG_PRANGE7_SIZE                      8
41973 +/* Bit: 'BASEPT7' */
41974 +/* Description: 'Base Port number 7' */
41975 +#define AR9_TCP_PF7_REG_BASEPT7_OFFSET                    0x017C
41976 +#define AR9_TCP_PF7_REG_BASEPT7_SHIFT                     0
41977 +#define AR9_TCP_PF7_REG_BASEPT7_SIZE                      16
41978 +/* -------------------------------------------------------------------------- */
41979 +/* Register: 'Reserved DA(0180C2000003~0180C2000000) control register' */
41980 +/* Bit: 'RA03_VALID' */
41981 +/* Description: 'Valid bit for 0180C2000003' */
41982 +#define AR9_RA_03_00_REG_RA03_VALID_OFFSET                0x0180
41983 +#define AR9_RA_03_00_REG_RA03_VALID_SHIFT                 31
41984 +#define AR9_RA_03_00_REG_RA03_VALID_SIZE                  1
41985 +/* Bit: 'RA03_SPAN' */
41986 +/* Description: 'Span bit for 0180C2000003' */
41987 +#define AR9_RA_03_00_REG_RA03_SPAN_OFFSET                 0x0180
41988 +#define AR9_RA_03_00_REG_RA03_SPAN_SHIFT                  30
41989 +#define AR9_RA_03_00_REG_RA03_SPAN_SIZE                   1
41990 +/* Bit: 'RA03_MG' */
41991 +/* Description: 'Management bit for 0180C2000003' */
41992 +#define AR9_RA_03_00_REG_RA03_MG_OFFSET                   0x0180
41993 +#define AR9_RA_03_00_REG_RA03_MG_SHIFT                    29
41994 +#define AR9_RA_03_00_REG_RA03_MG_SIZE                     1
41995 +/* Bit: 'RA03_CV' */
41996 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
41997 +#define AR9_RA_03_00_REG_RA03_CV_OFFSET                   0x0180
41998 +#define AR9_RA_03_00_REG_RA03_CV_SHIFT                    28
41999 +#define AR9_RA_03_00_REG_RA03_CV_SIZE                     1
42000 +/* Bit: 'RA03_TXTAG' */
42001 +/* Description: 'TXTAG bit for 0180C2000003' */
42002 +#define AR9_RA_03_00_REG_RA03_TXTAG_OFFSET                0x0180
42003 +#define AR9_RA_03_00_REG_RA03_TXTAG_SHIFT                 26
42004 +#define AR9_RA_03_00_REG_RA03_TXTAG_SIZE                  2
42005 +/* Bit: 'RA03_ACT' */
42006 +/* Description: 'Action bit for 0180C2000003' */
42007 +#define AR9_RA_03_00_REG_RA03_ACT_OFFSET                  0x0180
42008 +#define AR9_RA_03_00_REG_RA03_ACT_SHIFT                   24
42009 +#define AR9_RA_03_00_REG_RA03_ACT_SIZE                    2
42010 +/* Bit: 'RA02_VALID' */
42011 +/* Description: 'Valid bit for 0180C2000002' */
42012 +#define AR9_RA_03_00_REG_RA02_VALID_OFFSET                0x0180
42013 +#define AR9_RA_03_00_REG_RA02_VALID_SHIFT                 23
42014 +#define AR9_RA_03_00_REG_RA02_VALID_SIZE                  1
42015 +/* Bit: 'RA02_SPAN' */
42016 +/* Description: 'Span bit for 0180C2000002' */
42017 +#define AR9_RA_03_00_REG_RA02_SPAN_OFFSET                 0x0180
42018 +#define AR9_RA_03_00_REG_RA02_SPAN_SHIFT                  22
42019 +#define AR9_RA_03_00_REG_RA02_SPAN_SIZE                   1
42020 +/* Bit: 'RA02_MG' */
42021 +/* Description: 'Management bit for 0180C2000002' */
42022 +#define AR9_RA_03_00_REG_RA02_MG_OFFSET                   0x0180
42023 +#define AR9_RA_03_00_REG_RA02_MG_SHIFT                    21
42024 +#define AR9_RA_03_00_REG_RA02_MG_SIZE                     1
42025 +/* Bit: 'RA02_CV' */
42026 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42027 +#define AR9_RA_03_00_REG_RA02_CV_OFFSET                   0x0180
42028 +#define AR9_RA_03_00_REG_RA02_CV_SHIFT                    20
42029 +#define AR9_RA_03_00_REG_RA02_CV_SIZE                     1
42030 +/* Bit: 'RA02_TXTAG' */
42031 +/* Description: 'TXTAG bit for 0180C2000002' */
42032 +#define AR9_RA_03_00_REG_RA02_TXTAG_OFFSET                0x0180
42033 +#define AR9_RA_03_00_REG_RA02_TXTAG_SHIFT                 18
42034 +#define AR9_RA_03_00_REG_RA02_TXTAG_SIZE                  2
42035 +/* Bit: 'RA02_ACT' */
42036 +/* Description: 'Action bit for 0180C2000002' */
42037 +#define AR9_RA_03_00_REG_RA02_ACT_OFFSET                  0x0180
42038 +#define AR9_RA_03_00_REG_RA02_ACT_SHIFT                   16
42039 +#define AR9_RA_03_00_REG_RA02_ACT_SIZE                    2
42040 +/* Bit: 'RA01_VALID' */
42041 +/* Description: 'Valid bit for 0180C2000001' */
42042 +#define AR9_RA_03_00_REG_RA01_VALID_OFFSET                0x0180
42043 +#define AR9_RA_03_00_REG_RA01_VALID_SHIFT                 15
42044 +#define AR9_RA_03_00_REG_RA01_VALID_SIZE                  1
42045 +/* Bit: 'RA01_SPAN' */
42046 +/* Description: 'Span bit for 0180C2000001' */
42047 +#define AR9_RA_03_00_REG_RA01_SPAN_OFFSET                 0x0180
42048 +#define AR9_RA_03_00_REG_RA01_SPAN_SHIFT                  14
42049 +#define AR9_RA_03_00_REG_RA01_SPAN_SIZE                   1
42050 +/* Bit: 'RA01_MG' */
42051 +/* Description: 'Management bit for 0180C2000001' */
42052 +#define AR9_RA_03_00_REG_RA01_MG_OFFSET                   0x0180
42053 +#define AR9_RA_03_00_REG_RA01_MG_SHIFT                    13
42054 +#define AR9_RA_03_00_REG_RA01_MG_SIZE                     1
42055 +/* Bit: 'RA01_CV' */
42056 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42057 +#define AR9_RA_03_00_REG_RA01_CV_OFFSET                   0x0180
42058 +#define AR9_RA_03_00_REG_RA01_CV_SHIFT                    12
42059 +#define AR9_RA_03_00_REG_RA01_CV_SIZE                     1
42060 +/* Bit: 'RA01_TXTAG' */
42061 +/* Description: 'TXTAG bit for 0180C2000001' */
42062 +#define AR9_RA_03_00_REG_RA01_TXTAG_OFFSET                0x0180
42063 +#define AR9_RA_03_00_REG_RA01_TXTAG_SHIFT                 10
42064 +#define AR9_RA_03_00_REG_RA01_TXTAG_SIZE                  2
42065 +/* Bit: 'RA01_ACT' */
42066 +/* Description: 'Action bit for 0180C2000001' */
42067 +#define AR9_RA_03_00_REG_RA01_ACT_OFFSET                  0x0180
42068 +#define AR9_RA_03_00_REG_RA01_ACT_SHIFT                   8
42069 +#define AR9_RA_03_00_REG_RA01_ACT_SIZE                    2
42070 +/* Bit: 'RA00_VALID' */
42071 +/* Description: 'Valid bit for 0180C2000000' */
42072 +#define AR9_RA_03_00_REG_RA00_VALID_OFFSET                0x0180
42073 +#define AR9_RA_03_00_REG_RA00_VALID_SHIFT                 7
42074 +#define AR9_RA_03_00_REG_RA00_VALID_SIZE                  1
42075 +/* Bit: 'RA00_SPAN' */
42076 +/* Description: 'Span bit for 0180C2000000' */
42077 +#define AR9_RA_03_00_REG_RA00_SPAN_OFFSET                 0x0180
42078 +#define AR9_RA_03_00_REG_RA00_SPAN_SHIFT                  6
42079 +#define AR9_RA_03_00_REG_RA00_SPAN_SIZE                   1
42080 +/* Bit: 'RA00_MG' */
42081 +/* Description: 'Management bit for 0180C2000000' */
42082 +#define AR9_RA_03_00_REG_RA00_MG_OFFSET                   0x0180
42083 +#define AR9_RA_03_00_REG_RA00_MG_SHIFT                    5
42084 +#define AR9_RA_03_00_REG_RA00_MG_SIZE                     1
42085 +/* Bit: 'RA00_CV' */
42086 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42087 +#define AR9_RA_03_00_REG_RA00_CV_OFFSET                   0x0180
42088 +#define AR9_RA_03_00_REG_RA00_CV_SHIFT                    4
42089 +#define AR9_RA_03_00_REG_RA00_CV_SIZE                     1
42090 +/* Bit: 'RA00_TXTAG' */
42091 +/* Description: 'TXTAG bit for 0180C2000000' */
42092 +#define AR9_RA_03_00_REG_RA00_TXTAG_OFFSET                0x0180
42093 +#define AR9_RA_03_00_REG_RA00_TXTAG_SHIFT                 2
42094 +#define AR9_RA_03_00_REG_RA00_TXTAG_SIZE                  2
42095 +/* Bit: 'RA00_ACT' */
42096 +/* Description: 'Action bit for 0180C2000000' */
42097 +#define AR9_RA_03_00_REG_RA00_ACT_OFFSET                  0x0180
42098 +#define AR9_RA_03_00_REG_RA00_ACT_SHIFT                   0
42099 +#define AR9_RA_03_00_REG_RA00_ACT_SIZE                    2
42100 +/* -------------------------------------------------------------------------- */
42101 +/* Register: 'Reserve Action for 0180C2000007~0180C2000004' */
42102 +/* Bit: 'RA13_VALID' */
42103 +/* Description: 'Valid bit for 0180C2000003' */
42104 +#define AR9_RA_07_04_REG_RA13_VALID_OFFSET                0x0184
42105 +#define AR9_RA_07_04_REG_RA13_VALID_SHIFT                 31
42106 +#define AR9_RA_07_04_REG_RA13_VALID_SIZE                  1
42107 +/* Bit: 'RA13_SPAN' */
42108 +/* Description: 'Span bit for 0180C2000003' */
42109 +#define AR9_RA_07_04_REG_RA13_SPAN_OFFSET                 0x0184
42110 +#define AR9_RA_07_04_REG_RA13_SPAN_SHIFT                  30
42111 +#define AR9_RA_07_04_REG_RA13_SPAN_SIZE                   1
42112 +/* Bit: 'RA13_MG' */
42113 +/* Description: 'Management bit for 0180C2000003' */
42114 +#define AR9_RA_07_04_REG_RA13_MG_OFFSET                   0x0184
42115 +#define AR9_RA_07_04_REG_RA13_MG_SHIFT                    29
42116 +#define AR9_RA_07_04_REG_RA13_MG_SIZE                     1
42117 +/* Bit: 'RA13_CV' */
42118 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42119 +#define AR9_RA_07_04_REG_RA13_CV_OFFSET                   0x0184
42120 +#define AR9_RA_07_04_REG_RA13_CV_SHIFT                    28
42121 +#define AR9_RA_07_04_REG_RA13_CV_SIZE                     1
42122 +/* Bit: 'RA13_TXTAG' */
42123 +/* Description: 'TXTAG bit for 0180C2000003' */
42124 +#define AR9_RA_07_04_REG_RA13_TXTAG_OFFSET                0x0184
42125 +#define AR9_RA_07_04_REG_RA13_TXTAG_SHIFT                 26
42126 +#define AR9_RA_07_04_REG_RA13_TXTAG_SIZE                  2
42127 +/* Bit: 'RA13_ACT' */
42128 +/* Description: 'Action bit for 0180C2000003' */
42129 +#define AR9_RA_07_04_REG_RA13_ACT_OFFSET                  0x0184
42130 +#define AR9_RA_07_04_REG_RA13_ACT_SHIFT                   24
42131 +#define AR9_RA_07_04_REG_RA13_ACT_SIZE                    2
42132 +/* Bit: 'RA12_VALID' */
42133 +/* Description: 'Valid bit for 0180C2000002' */
42134 +#define AR9_RA_07_04_REG_RA12_VALID_OFFSET                0x0184
42135 +#define AR9_RA_07_04_REG_RA12_VALID_SHIFT                 23
42136 +#define AR9_RA_07_04_REG_RA12_VALID_SIZE                  1
42137 +/* Bit: 'RA12_SPAN' */
42138 +/* Description: 'Span bit for 0180C2000002' */
42139 +#define AR9_RA_07_04_REG_RA12_SPAN_OFFSET                 0x0184
42140 +#define AR9_RA_07_04_REG_RA12_SPAN_SHIFT                  22
42141 +#define AR9_RA_07_04_REG_RA12_SPAN_SIZE                   1
42142 +/* Bit: 'RA12_MG' */
42143 +/* Description: 'Management bit for 0180C2000002' */
42144 +#define AR9_RA_07_04_REG_RA12_MG_OFFSET                   0x0184
42145 +#define AR9_RA_07_04_REG_RA12_MG_SHIFT                    21
42146 +#define AR9_RA_07_04_REG_RA12_MG_SIZE                     1
42147 +/* Bit: 'RA12_CV' */
42148 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42149 +#define AR9_RA_07_04_REG_RA12_CV_OFFSET                   0x0184
42150 +#define AR9_RA_07_04_REG_RA12_CV_SHIFT                    20
42151 +#define AR9_RA_07_04_REG_RA12_CV_SIZE                     1
42152 +/* Bit: 'RA12_TXTAG' */
42153 +/* Description: 'TXTAG bit for 0180C2000002' */
42154 +#define AR9_RA_07_04_REG_RA12_TXTAG_OFFSET                0x0184
42155 +#define AR9_RA_07_04_REG_RA12_TXTAG_SHIFT                 18
42156 +#define AR9_RA_07_04_REG_RA12_TXTAG_SIZE                  2
42157 +/* Bit: 'RA12_ACT' */
42158 +/* Description: 'Action bit for 0180C2000002' */
42159 +#define AR9_RA_07_04_REG_RA12_ACT_OFFSET                  0x0184
42160 +#define AR9_RA_07_04_REG_RA12_ACT_SHIFT                   16
42161 +#define AR9_RA_07_04_REG_RA12_ACT_SIZE                    2
42162 +/* Bit: 'RA11_VALID' */
42163 +/* Description: 'Valid bit for 0180C2000001' */
42164 +#define AR9_RA_07_04_REG_RA11_VALID_OFFSET                0x0184
42165 +#define AR9_RA_07_04_REG_RA11_VALID_SHIFT                 15
42166 +#define AR9_RA_07_04_REG_RA11_VALID_SIZE                  1
42167 +/* Bit: 'RA11_SPAN' */
42168 +/* Description: 'Span bit for 0180C2000001' */
42169 +#define AR9_RA_07_04_REG_RA11_SPAN_OFFSET                 0x0184
42170 +#define AR9_RA_07_04_REG_RA11_SPAN_SHIFT                  14
42171 +#define AR9_RA_07_04_REG_RA11_SPAN_SIZE                   1
42172 +/* Bit: 'RA11_MG' */
42173 +/* Description: 'Management bit for 0180C2000001' */
42174 +#define AR9_RA_07_04_REG_RA11_MG_OFFSET                   0x0184
42175 +#define AR9_RA_07_04_REG_RA11_MG_SHIFT                    13
42176 +#define AR9_RA_07_04_REG_RA11_MG_SIZE                     1
42177 +/* Bit: 'RA11_CV' */
42178 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42179 +#define AR9_RA_07_04_REG_RA11_CV_OFFSET                   0x0184
42180 +#define AR9_RA_07_04_REG_RA11_CV_SHIFT                    12
42181 +#define AR9_RA_07_04_REG_RA11_CV_SIZE                     1
42182 +/* Bit: 'RA11_TXTAG' */
42183 +/* Description: 'TXTAG bit for 0180C2000001' */
42184 +#define AR9_RA_07_04_REG_RA11_TXTAG_OFFSET                0x0184
42185 +#define AR9_RA_07_04_REG_RA11_TXTAG_SHIFT                 10
42186 +#define AR9_RA_07_04_REG_RA11_TXTAG_SIZE                  2
42187 +/* Bit: 'RA11_ACT' */
42188 +/* Description: 'Action bit for 0180C2000001' */
42189 +#define AR9_RA_07_04_REG_RA11_ACT_OFFSET                  0x0184
42190 +#define AR9_RA_07_04_REG_RA11_ACT_SHIFT                   8
42191 +#define AR9_RA_07_04_REG_RA11_ACT_SIZE                    2
42192 +/* Bit: 'RA10_VALID' */
42193 +/* Description: 'Valid bit for 0180C2000000' */
42194 +#define AR9_RA_07_04_REG_RA10_VALID_OFFSET                0x0184
42195 +#define AR9_RA_07_04_REG_RA10_VALID_SHIFT                 7
42196 +#define AR9_RA_07_04_REG_RA10_VALID_SIZE                  1
42197 +/* Bit: 'RA10_SPAN' */
42198 +/* Description: 'Span bit for 0180C2000000' */
42199 +#define AR9_RA_07_04_REG_RA10_SPAN_OFFSET                 0x0184
42200 +#define AR9_RA_07_04_REG_RA10_SPAN_SHIFT                  6
42201 +#define AR9_RA_07_04_REG_RA10_SPAN_SIZE                   1
42202 +/* Bit: 'RA10_MG' */
42203 +/* Description: 'Management bit for 0180C2000000' */
42204 +#define AR9_RA_07_04_REG_RA10_MG_OFFSET                   0x0184
42205 +#define AR9_RA_07_04_REG_RA10_MG_SHIFT                    5
42206 +#define AR9_RA_07_04_REG_RA10_MG_SIZE                     1
42207 +/* Bit: 'RA10_CV' */
42208 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42209 +#define AR9_RA_07_04_REG_RA10_CV_OFFSET                   0x0184
42210 +#define AR9_RA_07_04_REG_RA10_CV_SHIFT                    4
42211 +#define AR9_RA_07_04_REG_RA10_CV_SIZE                     1
42212 +/* Bit: 'RA10_TXTAG' */
42213 +/* Description: 'TXTAG bit for 0180C2000000' */
42214 +#define AR9_RA_07_04_REG_RA10_TXTAG_OFFSET                0x0184
42215 +#define AR9_RA_07_04_REG_RA10_TXTAG_SHIFT                 2
42216 +#define AR9_RA_07_04_REG_RA10_TXTAG_SIZE                  2
42217 +/* Bit: 'RA10_ACT' */
42218 +/* Description: 'Action bit for 0180C2000000' */
42219 +#define AR9_RA_07_04_REG_RA10_ACT_OFFSET                  0x0184
42220 +#define AR9_RA_07_04_REG_RA10_ACT_SHIFT                   0
42221 +#define AR9_RA_07_04_REG_RA10_ACT_SIZE                    2
42222 +/* -------------------------------------------------------------------------- */
42223 +/* Register: 'Reserve Action for 0180C200000B~0180C2000008' */
42224 +/* Bit: 'RA23_VALID' */
42225 +/* Description: 'Valid bit for 0180C2000003' */
42226 +#define AR9_RA_0B_08_REG_RA23_VALID_OFFSET                0x0188
42227 +#define AR9_RA_0B_08_REG_RA23_VALID_SHIFT                 31
42228 +#define AR9_RA_0B_08_REG_RA23_VALID_SIZE                  1
42229 +/* Bit: 'RA23_SPAN' */
42230 +/* Description: 'Span bit for 0180C2000003' */
42231 +#define AR9_RA_0B_08_REG_RA23_SPAN_OFFSET                 0x0188
42232 +#define AR9_RA_0B_08_REG_RA23_SPAN_SHIFT                  30
42233 +#define AR9_RA_0B_08_REG_RA23_SPAN_SIZE                   1
42234 +/* Bit: 'RA23_MG' */
42235 +/* Description: 'Management bit for 0180C2000003' */
42236 +#define AR9_RA_0B_08_REG_RA23_MG_OFFSET                   0x0188
42237 +#define AR9_RA_0B_08_REG_RA23_MG_SHIFT                    29
42238 +#define AR9_RA_0B_08_REG_RA23_MG_SIZE                     1
42239 +/* Bit: 'RA23_CV' */
42240 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42241 +#define AR9_RA_0B_08_REG_RA23_CV_OFFSET                   0x0188
42242 +#define AR9_RA_0B_08_REG_RA23_CV_SHIFT                    28
42243 +#define AR9_RA_0B_08_REG_RA23_CV_SIZE                     1
42244 +/* Bit: 'RA23_TXTAG' */
42245 +/* Description: 'TXTAG bit for 0180C2000003' */
42246 +#define AR9_RA_0B_08_REG_RA23_TXTAG_OFFSET                0x0188
42247 +#define AR9_RA_0B_08_REG_RA23_TXTAG_SHIFT                 26
42248 +#define AR9_RA_0B_08_REG_RA23_TXTAG_SIZE                  2
42249 +/* Bit: 'RA23_ACT' */
42250 +/* Description: 'Action bit for 0180C2000003' */
42251 +#define AR9_RA_0B_08_REG_RA23_ACT_OFFSET                  0x0188
42252 +#define AR9_RA_0B_08_REG_RA23_ACT_SHIFT                   24
42253 +#define AR9_RA_0B_08_REG_RA23_ACT_SIZE                    2
42254 +/* Bit: 'RA22_VALID' */
42255 +/* Description: 'Valid bit for 0180C2000002' */
42256 +#define AR9_RA_0B_08_REG_RA22_VALID_OFFSET                0x0188
42257 +#define AR9_RA_0B_08_REG_RA22_VALID_SHIFT                 23
42258 +#define AR9_RA_0B_08_REG_RA22_VALID_SIZE                  1
42259 +/* Bit: 'RA22_SPAN' */
42260 +/* Description: 'Span bit for 0180C2000002' */
42261 +#define AR9_RA_0B_08_REG_RA22_SPAN_OFFSET                 0x0188
42262 +#define AR9_RA_0B_08_REG_RA22_SPAN_SHIFT                  22
42263 +#define AR9_RA_0B_08_REG_RA22_SPAN_SIZE                   1
42264 +/* Bit: 'RA22_MG' */
42265 +/* Description: 'Management bit for 0180C2000002' */
42266 +#define AR9_RA_0B_08_REG_RA22_MG_OFFSET                   0x0188
42267 +#define AR9_RA_0B_08_REG_RA22_MG_SHIFT                    21
42268 +#define AR9_RA_0B_08_REG_RA22_MG_SIZE                     1
42269 +/* Bit: 'RA22_CV' */
42270 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42271 +#define AR9_RA_0B_08_REG_RA22_CV_OFFSET                   0x0188
42272 +#define AR9_RA_0B_08_REG_RA22_CV_SHIFT                    20
42273 +#define AR9_RA_0B_08_REG_RA22_CV_SIZE                     1
42274 +/* Bit: 'RA22_TXTAG' */
42275 +/* Description: 'TXTAG bit for 0180C2000002' */
42276 +#define AR9_RA_0B_08_REG_RA22_TXTAG_OFFSET                0x0188
42277 +#define AR9_RA_0B_08_REG_RA22_TXTAG_SHIFT                 18
42278 +#define AR9_RA_0B_08_REG_RA22_TXTAG_SIZE                  2
42279 +/* Bit: 'RA22_ACT' */
42280 +/* Description: 'Action bit for 0180C2000002' */
42281 +#define AR9_RA_0B_08_REG_RA22_ACT_OFFSET                  0x0188
42282 +#define AR9_RA_0B_08_REG_RA22_ACT_SHIFT                   16
42283 +#define AR9_RA_0B_08_REG_RA22_ACT_SIZE                    2
42284 +/* Bit: 'RA21_VALID' */
42285 +/* Description: 'Valid bit for 0180C2000001' */
42286 +#define AR9_RA_0B_08_REG_RA21_VALID_OFFSET                0x0188
42287 +#define AR9_RA_0B_08_REG_RA21_VALID_SHIFT                 15
42288 +#define AR9_RA_0B_08_REG_RA21_VALID_SIZE                  1
42289 +/* Bit: 'RA21_SPAN' */
42290 +/* Description: 'Span bit for 0180C2000001' */
42291 +#define AR9_RA_0B_08_REG_RA21_SPAN_OFFSET                 0x0188
42292 +#define AR9_RA_0B_08_REG_RA21_SPAN_SHIFT                  14
42293 +#define AR9_RA_0B_08_REG_RA21_SPAN_SIZE                   1
42294 +/* Bit: 'RA21_MG' */
42295 +/* Description: 'Management bit for 0180C2000001' */
42296 +#define AR9_RA_0B_08_REG_RA21_MG_OFFSET                   0x0188
42297 +#define AR9_RA_0B_08_REG_RA21_MG_SHIFT                    13
42298 +#define AR9_RA_0B_08_REG_RA21_MG_SIZE                     1
42299 +/* Bit: 'RA21_CV' */
42300 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42301 +#define AR9_RA_0B_08_REG_RA21_CV_OFFSET                   0x0188
42302 +#define AR9_RA_0B_08_REG_RA21_CV_SHIFT                    12
42303 +#define AR9_RA_0B_08_REG_RA21_CV_SIZE                     1
42304 +/* Bit: 'RA21_TXTAG' */
42305 +/* Description: 'TXTAG bit for 0180C2000001' */
42306 +#define AR9_RA_0B_08_REG_RA21_TXTAG_OFFSET                0x0188
42307 +#define AR9_RA_0B_08_REG_RA21_TXTAG_SHIFT                 10
42308 +#define AR9_RA_0B_08_REG_RA21_TXTAG_SIZE                  2
42309 +/* Bit: 'RA21_ACT' */
42310 +/* Description: 'Action bit for 0180C2000001' */
42311 +#define AR9_RA_0B_08_REG_RA21_ACT_OFFSET                  0x0188
42312 +#define AR9_RA_0B_08_REG_RA21_ACT_SHIFT                   8
42313 +#define AR9_RA_0B_08_REG_RA21_ACT_SIZE                    2
42314 +/* Bit: 'RA20_VALID' */
42315 +/* Description: 'Valid bit for 0180C2000000' */
42316 +#define AR9_RA_0B_08_REG_RA20_VALID_OFFSET                0x0188
42317 +#define AR9_RA_0B_08_REG_RA20_VALID_SHIFT                 7
42318 +#define AR9_RA_0B_08_REG_RA20_VALID_SIZE                  1
42319 +/* Bit: 'RA20_SPAN' */
42320 +/* Description: 'Span bit for 0180C2000000' */
42321 +#define AR9_RA_0B_08_REG_RA20_SPAN_OFFSET                 0x0188
42322 +#define AR9_RA_0B_08_REG_RA20_SPAN_SHIFT                  6
42323 +#define AR9_RA_0B_08_REG_RA20_SPAN_SIZE                   1
42324 +/* Bit: 'RA20_MG' */
42325 +/* Description: 'Management bit for 0180C2000000' */
42326 +#define AR9_RA_0B_08_REG_RA20_MG_OFFSET                   0x0188
42327 +#define AR9_RA_0B_08_REG_RA20_MG_SHIFT                    5
42328 +#define AR9_RA_0B_08_REG_RA20_MG_SIZE                     1
42329 +/* Bit: 'RA20_CV' */
42330 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42331 +#define AR9_RA_0B_08_REG_RA20_CV_OFFSET                   0x0188
42332 +#define AR9_RA_0B_08_REG_RA20_CV_SHIFT                    4
42333 +#define AR9_RA_0B_08_REG_RA20_CV_SIZE                     1
42334 +/* Bit: 'RA20_TXTAG' */
42335 +/* Description: 'TXTAG bit for 0180C2000000' */
42336 +#define AR9_RA_0B_08_REG_RA20_TXTAG_OFFSET                0x0188
42337 +#define AR9_RA_0B_08_REG_RA20_TXTAG_SHIFT                 2
42338 +#define AR9_RA_0B_08_REG_RA20_TXTAG_SIZE                  2
42339 +/* Bit: 'RA20_ACT' */
42340 +/* Description: 'Action bit for 0180C2000000' */
42341 +#define AR9_RA_0B_08_REG_RA20_ACT_OFFSET                  0x0188
42342 +#define AR9_RA_0B_08_REG_RA20_ACT_SHIFT                   0
42343 +#define AR9_RA_0B_08_REG_RA20_ACT_SIZE                    2
42344 +/* -------------------------------------------------------------------------- */
42345 +/* Register: 'Reserve Action for 0180C200000F~0180C200000C' */
42346 +/* Bit: 'RA33_VALID' */
42347 +/* Description: 'Valid bit for 0180C2000003' */
42348 +#define AR9_RA_0F_0C_REG_RA33_VALID_OFFSET                0x018C
42349 +#define AR9_RA_0F_0C_REG_RA33_VALID_SHIFT                 31
42350 +#define AR9_RA_0F_0C_REG_RA33_VALID_SIZE                  1
42351 +/* Bit: 'RA33_SPAN' */
42352 +/* Description: 'Span bit for 0180C2000003' */
42353 +#define AR9_RA_0F_0C_REG_RA33_SPAN_OFFSET                 0x018C
42354 +#define AR9_RA_0F_0C_REG_RA33_SPAN_SHIFT                  30
42355 +#define AR9_RA_0F_0C_REG_RA33_SPAN_SIZE                   1
42356 +/* Bit: 'RA33_MG' */
42357 +/* Description: 'Management bit for 0180C2000003' */
42358 +#define AR9_RA_0F_0C_REG_RA33_MG_OFFSET                   0x018C
42359 +#define AR9_RA_0F_0C_REG_RA33_MG_SHIFT                    29
42360 +#define AR9_RA_0F_0C_REG_RA33_MG_SIZE                     1
42361 +/* Bit: 'RA33_CV' */
42362 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42363 +#define AR9_RA_0F_0C_REG_RA33_CV_OFFSET                   0x018C
42364 +#define AR9_RA_0F_0C_REG_RA33_CV_SHIFT                    28
42365 +#define AR9_RA_0F_0C_REG_RA33_CV_SIZE                     1
42366 +/* Bit: 'RA33_TXTAG' */
42367 +/* Description: 'TXTAG bit for 0180C2000003' */
42368 +#define AR9_RA_0F_0C_REG_RA33_TXTAG_OFFSET                0x018C
42369 +#define AR9_RA_0F_0C_REG_RA33_TXTAG_SHIFT                 26
42370 +#define AR9_RA_0F_0C_REG_RA33_TXTAG_SIZE                  2
42371 +/* Bit: 'RA33_ACT' */
42372 +/* Description: 'Action bit for 0180C2000003' */
42373 +#define AR9_RA_0F_0C_REG_RA33_ACT_OFFSET                  0x018C
42374 +#define AR9_RA_0F_0C_REG_RA33_ACT_SHIFT                   24
42375 +#define AR9_RA_0F_0C_REG_RA33_ACT_SIZE                    2
42376 +/* Bit: 'RA32_VALID' */
42377 +/* Description: 'Valid bit for 0180C2000002' */
42378 +#define AR9_RA_0F_0C_REG_RA32_VALID_OFFSET                0x018C
42379 +#define AR9_RA_0F_0C_REG_RA32_VALID_SHIFT                 23
42380 +#define AR9_RA_0F_0C_REG_RA32_VALID_SIZE                  1
42381 +/* Bit: 'RA32_SPAN' */
42382 +/* Description: 'Span bit for 0180C2000002' */
42383 +#define AR9_RA_0F_0C_REG_RA32_SPAN_OFFSET                 0x018C
42384 +#define AR9_RA_0F_0C_REG_RA32_SPAN_SHIFT                  22
42385 +#define AR9_RA_0F_0C_REG_RA32_SPAN_SIZE                   1
42386 +/* Bit: 'RA32_MG' */
42387 +/* Description: 'Management bit for 0180C2000002' */
42388 +#define AR9_RA_0F_0C_REG_RA32_MG_OFFSET                   0x018C
42389 +#define AR9_RA_0F_0C_REG_RA32_MG_SHIFT                    21
42390 +#define AR9_RA_0F_0C_REG_RA32_MG_SIZE                     1
42391 +/* Bit: 'RA32_CV' */
42392 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42393 +#define AR9_RA_0F_0C_REG_RA32_CV_OFFSET                   0x018C
42394 +#define AR9_RA_0F_0C_REG_RA32_CV_SHIFT                    20
42395 +#define AR9_RA_0F_0C_REG_RA32_CV_SIZE                     1
42396 +/* Bit: 'RA32_TXTAG' */
42397 +/* Description: 'TXTAG bit for 0180C2000002' */
42398 +#define AR9_RA_0F_0C_REG_RA32_TXTAG_OFFSET                0x018C
42399 +#define AR9_RA_0F_0C_REG_RA32_TXTAG_SHIFT                 18
42400 +#define AR9_RA_0F_0C_REG_RA32_TXTAG_SIZE                  2
42401 +/* Bit: 'RA32_ACT' */
42402 +/* Description: 'Action bit for 0180C2000002' */
42403 +#define AR9_RA_0F_0C_REG_RA32_ACT_OFFSET                  0x018C
42404 +#define AR9_RA_0F_0C_REG_RA32_ACT_SHIFT                   16
42405 +#define AR9_RA_0F_0C_REG_RA32_ACT_SIZE                    2
42406 +/* Bit: 'RA31_VALID' */
42407 +/* Description: 'Valid bit for 0180C2000001' */
42408 +#define AR9_RA_0F_0C_REG_RA31_VALID_OFFSET                0x018C
42409 +#define AR9_RA_0F_0C_REG_RA31_VALID_SHIFT                 15
42410 +#define AR9_RA_0F_0C_REG_RA31_VALID_SIZE                  1
42411 +/* Bit: 'RA31_SPAN' */
42412 +/* Description: 'Span bit for 0180C2000001' */
42413 +#define AR9_RA_0F_0C_REG_RA31_SPAN_OFFSET                 0x018C
42414 +#define AR9_RA_0F_0C_REG_RA31_SPAN_SHIFT                  14
42415 +#define AR9_RA_0F_0C_REG_RA31_SPAN_SIZE                   1
42416 +/* Bit: 'RA31_MG' */
42417 +/* Description: 'Management bit for 0180C2000001' */
42418 +#define AR9_RA_0F_0C_REG_RA31_MG_OFFSET                   0x018C
42419 +#define AR9_RA_0F_0C_REG_RA31_MG_SHIFT                    13
42420 +#define AR9_RA_0F_0C_REG_RA31_MG_SIZE                     1
42421 +/* Bit: 'RA31_CV' */
42422 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42423 +#define AR9_RA_0F_0C_REG_RA31_CV_OFFSET                   0x018C
42424 +#define AR9_RA_0F_0C_REG_RA31_CV_SHIFT                    12
42425 +#define AR9_RA_0F_0C_REG_RA31_CV_SIZE                     1
42426 +/* Bit: 'RA31_TXTAG' */
42427 +/* Description: 'TXTAG bit for 0180C2000001' */
42428 +#define AR9_RA_0F_0C_REG_RA31_TXTAG_OFFSET                0x018C
42429 +#define AR9_RA_0F_0C_REG_RA31_TXTAG_SHIFT                 10
42430 +#define AR9_RA_0F_0C_REG_RA31_TXTAG_SIZE                  2
42431 +/* Bit: 'RA31_ACT' */
42432 +/* Description: 'Action bit for 0180C2000001' */
42433 +#define AR9_RA_0F_0C_REG_RA31_ACT_OFFSET                  0x018C
42434 +#define AR9_RA_0F_0C_REG_RA31_ACT_SHIFT                   8
42435 +#define AR9_RA_0F_0C_REG_RA31_ACT_SIZE                    2
42436 +/* Bit: 'RA30_VALID' */
42437 +/* Description: 'Valid bit for 0180C2000000' */
42438 +#define AR9_RA_0F_0C_REG_RA30_VALID_OFFSET                0x018C
42439 +#define AR9_RA_0F_0C_REG_RA30_VALID_SHIFT                 7
42440 +#define AR9_RA_0F_0C_REG_RA30_VALID_SIZE                  1
42441 +/* Bit: 'RA30_SPAN' */
42442 +/* Description: 'Span bit for 0180C2000000' */
42443 +#define AR9_RA_0F_0C_REG_RA30_SPAN_OFFSET                 0x018C
42444 +#define AR9_RA_0F_0C_REG_RA30_SPAN_SHIFT                  6
42445 +#define AR9_RA_0F_0C_REG_RA30_SPAN_SIZE                   1
42446 +/* Bit: 'RA30_MG' */
42447 +/* Description: 'Management bit for 0180C2000000' */
42448 +#define AR9_RA_0F_0C_REG_RA30_MG_OFFSET                   0x018C
42449 +#define AR9_RA_0F_0C_REG_RA30_MG_SHIFT                    5
42450 +#define AR9_RA_0F_0C_REG_RA30_MG_SIZE                     1
42451 +/* Bit: 'RA30_CV' */
42452 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42453 +#define AR9_RA_0F_0C_REG_RA30_CV_OFFSET                   0x018C
42454 +#define AR9_RA_0F_0C_REG_RA30_CV_SHIFT                    4
42455 +#define AR9_RA_0F_0C_REG_RA30_CV_SIZE                     1
42456 +/* Bit: 'RA30_TXTAG' */
42457 +/* Description: 'TXTAG bit for 0180C2000000' */
42458 +#define AR9_RA_0F_0C_REG_RA30_TXTAG_OFFSET                0x018C
42459 +#define AR9_RA_0F_0C_REG_RA30_TXTAG_SHIFT                 2
42460 +#define AR9_RA_0F_0C_REG_RA30_TXTAG_SIZE                  2
42461 +/* Bit: 'RA30_ACT' */
42462 +/* Description: 'Action bit for 0180C2000000' */
42463 +#define AR9_RA_0F_0C_REG_RA30_ACT_OFFSET                  0x018C
42464 +#define AR9_RA_0F_0C_REG_RA30_ACT_SHIFT                   0
42465 +#define AR9_RA_0F_0C_REG_RA30_ACT_SIZE                    2
42466 +/* -------------------------------------------------------------------------- */
42467 +/* Register: 'Reserve Action for 0180C2000013~0180C2000010' */
42468 +/* Bit: 'RA43_VALID' */
42469 +/* Description: 'Valid bit for 0180C2000003' */
42470 +#define AR9_RA_13_10_REG_RA43_VALID_OFFSET                0x0190
42471 +#define AR9_RA_13_10_REG_RA43_VALID_SHIFT                 31
42472 +#define AR9_RA_13_10_REG_RA43_VALID_SIZE                  1
42473 +/* Bit: 'RA43_SPAN' */
42474 +/* Description: 'Span bit for 0180C2000003' */
42475 +#define AR9_RA_13_10_REG_RA43_SPAN_OFFSET                 0x0190
42476 +#define AR9_RA_13_10_REG_RA43_SPAN_SHIFT                  30
42477 +#define AR9_RA_13_10_REG_RA43_SPAN_SIZE                   1
42478 +/* Bit: 'RA43_MG' */
42479 +/* Description: 'Management bit for 0180C2000003' */
42480 +#define AR9_RA_13_10_REG_RA43_MG_OFFSET                   0x0190
42481 +#define AR9_RA_13_10_REG_RA43_MG_SHIFT                    29
42482 +#define AR9_RA_13_10_REG_RA43_MG_SIZE                     1
42483 +/* Bit: 'RA43_CV' */
42484 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42485 +#define AR9_RA_13_10_REG_RA43_CV_OFFSET                   0x0190
42486 +#define AR9_RA_13_10_REG_RA43_CV_SHIFT                    28
42487 +#define AR9_RA_13_10_REG_RA43_CV_SIZE                     1
42488 +/* Bit: 'RA43_TXTAG' */
42489 +/* Description: 'TXTAG bit for 0180C2000003' */
42490 +#define AR9_RA_13_10_REG_RA43_TXTAG_OFFSET                0x0190
42491 +#define AR9_RA_13_10_REG_RA43_TXTAG_SHIFT                 26
42492 +#define AR9_RA_13_10_REG_RA43_TXTAG_SIZE                  2
42493 +/* Bit: 'RA43_ACT' */
42494 +/* Description: 'Action bit for 0180C2000003' */
42495 +#define AR9_RA_13_10_REG_RA43_ACT_OFFSET                  0x0190
42496 +#define AR9_RA_13_10_REG_RA43_ACT_SHIFT                   24
42497 +#define AR9_RA_13_10_REG_RA43_ACT_SIZE                    2
42498 +/* Bit: 'RA42_VALID' */
42499 +/* Description: 'Valid bit for 0180C2000002' */
42500 +#define AR9_RA_13_10_REG_RA42_VALID_OFFSET                0x0190
42501 +#define AR9_RA_13_10_REG_RA42_VALID_SHIFT                 23
42502 +#define AR9_RA_13_10_REG_RA42_VALID_SIZE                  1
42503 +/* Bit: 'RA42_SPAN' */
42504 +/* Description: 'Span bit for 0180C2000002' */
42505 +#define AR9_RA_13_10_REG_RA42_SPAN_OFFSET                 0x0190
42506 +#define AR9_RA_13_10_REG_RA42_SPAN_SHIFT                  22
42507 +#define AR9_RA_13_10_REG_RA42_SPAN_SIZE                   1
42508 +/* Bit: 'RA42_MG' */
42509 +/* Description: 'Management bit for 0180C2000002' */
42510 +#define AR9_RA_13_10_REG_RA42_MG_OFFSET                   0x0190
42511 +#define AR9_RA_13_10_REG_RA42_MG_SHIFT                    21
42512 +#define AR9_RA_13_10_REG_RA42_MG_SIZE                     1
42513 +/* Bit: 'RA42_CV' */
42514 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42515 +#define AR9_RA_13_10_REG_RA42_CV_OFFSET                   0x0190
42516 +#define AR9_RA_13_10_REG_RA42_CV_SHIFT                    20
42517 +#define AR9_RA_13_10_REG_RA42_CV_SIZE                     1
42518 +/* Bit: 'RA42_TXTAG' */
42519 +/* Description: 'TXTAG bit for 0180C2000002' */
42520 +#define AR9_RA_13_10_REG_RA42_TXTAG_OFFSET                0x0190
42521 +#define AR9_RA_13_10_REG_RA42_TXTAG_SHIFT                 18
42522 +#define AR9_RA_13_10_REG_RA42_TXTAG_SIZE                  2
42523 +/* Bit: 'RA42_ACT' */
42524 +/* Description: 'Action bit for 0180C2000002' */
42525 +#define AR9_RA_13_10_REG_RA42_ACT_OFFSET                  0x0190
42526 +#define AR9_RA_13_10_REG_RA42_ACT_SHIFT                   16
42527 +#define AR9_RA_13_10_REG_RA42_ACT_SIZE                    2
42528 +/* Bit: 'RA41_VALID' */
42529 +/* Description: 'Valid bit for 0180C2000001' */
42530 +#define AR9_RA_13_10_REG_RA41_VALID_OFFSET                0x0190
42531 +#define AR9_RA_13_10_REG_RA41_VALID_SHIFT                 15
42532 +#define AR9_RA_13_10_REG_RA41_VALID_SIZE                  1
42533 +/* Bit: 'RA41_SPAN' */
42534 +/* Description: 'Span bit for 0180C2000001' */
42535 +#define AR9_RA_13_10_REG_RA41_SPAN_OFFSET                 0x0190
42536 +#define AR9_RA_13_10_REG_RA41_SPAN_SHIFT                  14
42537 +#define AR9_RA_13_10_REG_RA41_SPAN_SIZE                   1
42538 +/* Bit: 'RA41_MG' */
42539 +/* Description: 'Management bit for 0180C2000001' */
42540 +#define AR9_RA_13_10_REG_RA41_MG_OFFSET                   0x0190
42541 +#define AR9_RA_13_10_REG_RA41_MG_SHIFT                    13
42542 +#define AR9_RA_13_10_REG_RA41_MG_SIZE                     1
42543 +/* Bit: 'RA41_CV' */
42544 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42545 +#define AR9_RA_13_10_REG_RA41_CV_OFFSET                   0x0190
42546 +#define AR9_RA_13_10_REG_RA41_CV_SHIFT                    12
42547 +#define AR9_RA_13_10_REG_RA41_CV_SIZE                     1
42548 +/* Bit: 'RA41_TXTAG' */
42549 +/* Description: 'TXTAG bit for 0180C2000001' */
42550 +#define AR9_RA_13_10_REG_RA41_TXTAG_OFFSET                0x0190
42551 +#define AR9_RA_13_10_REG_RA41_TXTAG_SHIFT                 10
42552 +#define AR9_RA_13_10_REG_RA41_TXTAG_SIZE                  2
42553 +/* Bit: 'RA41_ACT' */
42554 +/* Description: 'Action bit for 0180C2000001' */
42555 +#define AR9_RA_13_10_REG_RA41_ACT_OFFSET                  0x0190
42556 +#define AR9_RA_13_10_REG_RA41_ACT_SHIFT                   8
42557 +#define AR9_RA_13_10_REG_RA41_ACT_SIZE                    2
42558 +/* Bit: 'RA40_VALID' */
42559 +/* Description: 'Valid bit for 0180C2000000' */
42560 +#define AR9_RA_13_10_REG_RA40_VALID_OFFSET                0x0190
42561 +#define AR9_RA_13_10_REG_RA40_VALID_SHIFT                 7
42562 +#define AR9_RA_13_10_REG_RA40_VALID_SIZE                  1
42563 +/* Bit: 'RA40_SPAN' */
42564 +/* Description: 'Span bit for 0180C2000000' */
42565 +#define AR9_RA_13_10_REG_RA40_SPAN_OFFSET                 0x0190
42566 +#define AR9_RA_13_10_REG_RA40_SPAN_SHIFT                  6
42567 +#define AR9_RA_13_10_REG_RA40_SPAN_SIZE                   1
42568 +/* Bit: 'RA40_MG' */
42569 +/* Description: 'Management bit for 0180C2000000' */
42570 +#define AR9_RA_13_10_REG_RA40_MG_OFFSET                   0x0190
42571 +#define AR9_RA_13_10_REG_RA40_MG_SHIFT                    5
42572 +#define AR9_RA_13_10_REG_RA40_MG_SIZE                     1
42573 +/* Bit: 'RA40_CV' */
42574 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42575 +#define AR9_RA_13_10_REG_RA40_CV_OFFSET                   0x0190
42576 +#define AR9_RA_13_10_REG_RA40_CV_SHIFT                    4
42577 +#define AR9_RA_13_10_REG_RA40_CV_SIZE                     1
42578 +/* Bit: 'RA40_TXTAG' */
42579 +/* Description: 'TXTAG bit for 0180C2000000' */
42580 +#define AR9_RA_13_10_REG_RA40_TXTAG_OFFSET                0x0190
42581 +#define AR9_RA_13_10_REG_RA40_TXTAG_SHIFT                 2
42582 +#define AR9_RA_13_10_REG_RA40_TXTAG_SIZE                  2
42583 +/* Bit: 'RA40_ACT' */
42584 +/* Description: 'Action bit for 0180C2000000' */
42585 +#define AR9_RA_13_10_REG_RA40_ACT_OFFSET                  0x0190
42586 +#define AR9_RA_13_10_REG_RA40_ACT_SHIFT                   0
42587 +#define AR9_RA_13_10_REG_RA40_ACT_SIZE                    2
42588 +/* -------------------------------------------------------------------------- */
42589 +/* Register: 'Reserve Action for 0180C2000017~0180C2000014' */
42590 +/* Bit: 'RA53_VALID' */
42591 +/* Description: 'Valid bit for 0180C2000003' */
42592 +#define AR9_RA_17_14_REG_RA53_VALID_OFFSET                0x0194
42593 +#define AR9_RA_17_14_REG_RA53_VALID_SHIFT                 31
42594 +#define AR9_RA_17_14_REG_RA53_VALID_SIZE                  1
42595 +/* Bit: 'RA53_SPAN' */
42596 +/* Description: 'Span bit for 0180C2000003' */
42597 +#define AR9_RA_17_14_REG_RA53_SPAN_OFFSET                 0x0194
42598 +#define AR9_RA_17_14_REG_RA53_SPAN_SHIFT                  30
42599 +#define AR9_RA_17_14_REG_RA53_SPAN_SIZE                   1
42600 +/* Bit: 'RA53_MG' */
42601 +/* Description: 'Management bit for 0180C2000003' */
42602 +#define AR9_RA_17_14_REG_RA53_MG_OFFSET                   0x0194
42603 +#define AR9_RA_17_14_REG_RA53_MG_SHIFT                    29
42604 +#define AR9_RA_17_14_REG_RA53_MG_SIZE                     1
42605 +/* Bit: 'RA53_CV' */
42606 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42607 +#define AR9_RA_17_14_REG_RA53_CV_OFFSET                   0x0194
42608 +#define AR9_RA_17_14_REG_RA53_CV_SHIFT                    28
42609 +#define AR9_RA_17_14_REG_RA53_CV_SIZE                     1
42610 +/* Bit: 'RA53_TXTAG' */
42611 +/* Description: 'TXTAG bit for 0180C2000003' */
42612 +#define AR9_RA_17_14_REG_RA53_TXTAG_OFFSET                0x0194
42613 +#define AR9_RA_17_14_REG_RA53_TXTAG_SHIFT                 26
42614 +#define AR9_RA_17_14_REG_RA53_TXTAG_SIZE                  2
42615 +/* Bit: 'RA53_ACT' */
42616 +/* Description: 'Action bit for 0180C2000003' */
42617 +#define AR9_RA_17_14_REG_RA53_ACT_OFFSET                  0x0194
42618 +#define AR9_RA_17_14_REG_RA53_ACT_SHIFT                   24
42619 +#define AR9_RA_17_14_REG_RA53_ACT_SIZE                    2
42620 +/* Bit: 'RA52_VALID' */
42621 +/* Description: 'Valid bit for 0180C2000002' */
42622 +#define AR9_RA_17_14_REG_RA52_VALID_OFFSET                0x0194
42623 +#define AR9_RA_17_14_REG_RA52_VALID_SHIFT                 23
42624 +#define AR9_RA_17_14_REG_RA52_VALID_SIZE                  1
42625 +/* Bit: 'RA52_SPAN' */
42626 +/* Description: 'Span bit for 0180C2000002' */
42627 +#define AR9_RA_17_14_REG_RA52_SPAN_OFFSET                 0x0194
42628 +#define AR9_RA_17_14_REG_RA52_SPAN_SHIFT                  22
42629 +#define AR9_RA_17_14_REG_RA52_SPAN_SIZE                   1
42630 +/* Bit: 'RA52_MG' */
42631 +/* Description: 'Management bit for 0180C2000002' */
42632 +#define AR9_RA_17_14_REG_RA52_MG_OFFSET                   0x0194
42633 +#define AR9_RA_17_14_REG_RA52_MG_SHIFT                    21
42634 +#define AR9_RA_17_14_REG_RA52_MG_SIZE                     1
42635 +/* Bit: 'RA52_CV' */
42636 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42637 +#define AR9_RA_17_14_REG_RA52_CV_OFFSET                   0x0194
42638 +#define AR9_RA_17_14_REG_RA52_CV_SHIFT                    20
42639 +#define AR9_RA_17_14_REG_RA52_CV_SIZE                     1
42640 +/* Bit: 'RA52_TXTAG' */
42641 +/* Description: 'TXTAG bit for 0180C2000002' */
42642 +#define AR9_RA_17_14_REG_RA52_TXTAG_OFFSET                0x0194
42643 +#define AR9_RA_17_14_REG_RA52_TXTAG_SHIFT                 18
42644 +#define AR9_RA_17_14_REG_RA52_TXTAG_SIZE                  2
42645 +/* Bit: 'RA52_ACT' */
42646 +/* Description: 'Action bit for 0180C2000002' */
42647 +#define AR9_RA_17_14_REG_RA52_ACT_OFFSET                  0x0194
42648 +#define AR9_RA_17_14_REG_RA52_ACT_SHIFT                   16
42649 +#define AR9_RA_17_14_REG_RA52_ACT_SIZE                    2
42650 +/* Bit: 'RA51_VALID' */
42651 +/* Description: 'Valid bit for 0180C2000001' */
42652 +#define AR9_RA_17_14_REG_RA51_VALID_OFFSET                0x0194
42653 +#define AR9_RA_17_14_REG_RA51_VALID_SHIFT                 15
42654 +#define AR9_RA_17_14_REG_RA51_VALID_SIZE                  1
42655 +/* Bit: 'RA51_SPAN' */
42656 +/* Description: 'Span bit for 0180C2000001' */
42657 +#define AR9_RA_17_14_REG_RA51_SPAN_OFFSET                 0x0194
42658 +#define AR9_RA_17_14_REG_RA51_SPAN_SHIFT                  14
42659 +#define AR9_RA_17_14_REG_RA51_SPAN_SIZE                   1
42660 +/* Bit: 'RA51_MG' */
42661 +/* Description: 'Management bit for 0180C2000001' */
42662 +#define AR9_RA_17_14_REG_RA51_MG_OFFSET                   0x0194
42663 +#define AR9_RA_17_14_REG_RA51_MG_SHIFT                    13
42664 +#define AR9_RA_17_14_REG_RA51_MG_SIZE                     1
42665 +/* Bit: 'RA51_CV' */
42666 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42667 +#define AR9_RA_17_14_REG_RA51_CV_OFFSET                   0x0194
42668 +#define AR9_RA_17_14_REG_RA51_CV_SHIFT                    12
42669 +#define AR9_RA_17_14_REG_RA51_CV_SIZE                     1
42670 +/* Bit: 'RA51_TXTAG' */
42671 +/* Description: 'TXTAG bit for 0180C2000001' */
42672 +#define AR9_RA_17_14_REG_RA51_TXTAG_OFFSET                0x0194
42673 +#define AR9_RA_17_14_REG_RA51_TXTAG_SHIFT                 10
42674 +#define AR9_RA_17_14_REG_RA51_TXTAG_SIZE                  2
42675 +/* Bit: 'RA51_ACT' */
42676 +/* Description: 'Action bit for 0180C2000001' */
42677 +#define AR9_RA_17_14_REG_RA51_ACT_OFFSET                  0x0194
42678 +#define AR9_RA_17_14_REG_RA51_ACT_SHIFT                   8
42679 +#define AR9_RA_17_14_REG_RA51_ACT_SIZE                    2
42680 +/* Bit: 'RA50_VALID' */
42681 +/* Description: 'Valid bit for 0180C2000000' */
42682 +#define AR9_RA_17_14_REG_RA50_VALID_OFFSET                0x0194
42683 +#define AR9_RA_17_14_REG_RA50_VALID_SHIFT                 7
42684 +#define AR9_RA_17_14_REG_RA50_VALID_SIZE                  1
42685 +/* Bit: 'RA50_SPAN' */
42686 +/* Description: 'Span bit for 0180C2000000' */
42687 +#define AR9_RA_17_14_REG_RA50_SPAN_OFFSET                 0x0194
42688 +#define AR9_RA_17_14_REG_RA50_SPAN_SHIFT                  6
42689 +#define AR9_RA_17_14_REG_RA50_SPAN_SIZE                   1
42690 +/* Bit: 'RA50_MG' */
42691 +/* Description: 'Management bit for 0180C2000000' */
42692 +#define AR9_RA_17_14_REG_RA50_MG_OFFSET                   0x0194
42693 +#define AR9_RA_17_14_REG_RA50_MG_SHIFT                    5
42694 +#define AR9_RA_17_14_REG_RA50_MG_SIZE                     1
42695 +/* Bit: 'RA50_CV' */
42696 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42697 +#define AR9_RA_17_14_REG_RA50_CV_OFFSET                   0x0194
42698 +#define AR9_RA_17_14_REG_RA50_CV_SHIFT                    4
42699 +#define AR9_RA_17_14_REG_RA50_CV_SIZE                     1
42700 +/* Bit: 'RA50_TXTAG' */
42701 +/* Description: 'TXTAG bit for 0180C2000000' */
42702 +#define AR9_RA_17_14_REG_RA50_TXTAG_OFFSET                0x0194
42703 +#define AR9_RA_17_14_REG_RA50_TXTAG_SHIFT                 2
42704 +#define AR9_RA_17_14_REG_RA50_TXTAG_SIZE                  2
42705 +/* Bit: 'RA50_ACT' */
42706 +/* Description: 'Action bit for 0180C2000000' */
42707 +#define AR9_RA_17_14_REG_RA50_ACT_OFFSET                  0x0194
42708 +#define AR9_RA_17_14_REG_RA50_ACT_SHIFT                   0
42709 +#define AR9_RA_17_14_REG_RA50_ACT_SIZE                    2
42710 +/* -------------------------------------------------------------------------- */
42711 +/* Register: 'Reserve Action for 0180C200001B~0180C2000018' */
42712 +/* Bit: 'RA63_VALID' */
42713 +/* Description: 'Valid bit for 0180C2000003' */
42714 +#define AR9_RA_1B_18_REG_RA63_VALID_OFFSET                0x0198
42715 +#define AR9_RA_1B_18_REG_RA63_VALID_SHIFT                 31
42716 +#define AR9_RA_1B_18_REG_RA63_VALID_SIZE                  1
42717 +/* Bit: 'RA63_SPAN' */
42718 +/* Description: 'Span bit for 0180C2000003' */
42719 +#define AR9_RA_1B_18_REG_RA63_SPAN_OFFSET                 0x0198
42720 +#define AR9_RA_1B_18_REG_RA63_SPAN_SHIFT                  30
42721 +#define AR9_RA_1B_18_REG_RA63_SPAN_SIZE                   1
42722 +/* Bit: 'RA63_MG' */
42723 +/* Description: 'Management bit for 0180C2000003' */
42724 +#define AR9_RA_1B_18_REG_RA63_MG_OFFSET                   0x0198
42725 +#define AR9_RA_1B_18_REG_RA63_MG_SHIFT                    29
42726 +#define AR9_RA_1B_18_REG_RA63_MG_SIZE                     1
42727 +/* Bit: 'RA63_CV' */
42728 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42729 +#define AR9_RA_1B_18_REG_RA63_CV_OFFSET                   0x0198
42730 +#define AR9_RA_1B_18_REG_RA63_CV_SHIFT                    28
42731 +#define AR9_RA_1B_18_REG_RA63_CV_SIZE                     1
42732 +/* Bit: 'RA63_TXTAG' */
42733 +/* Description: 'TXTAG bit for 0180C2000003' */
42734 +#define AR9_RA_1B_18_REG_RA63_TXTAG_OFFSET                0x0198
42735 +#define AR9_RA_1B_18_REG_RA63_TXTAG_SHIFT                 26
42736 +#define AR9_RA_1B_18_REG_RA63_TXTAG_SIZE                  2
42737 +/* Bit: 'RA63_ACT' */
42738 +/* Description: 'Action bit for 0180C2000003' */
42739 +#define AR9_RA_1B_18_REG_RA63_ACT_OFFSET                  0x0198
42740 +#define AR9_RA_1B_18_REG_RA63_ACT_SHIFT                   24
42741 +#define AR9_RA_1B_18_REG_RA63_ACT_SIZE                    2
42742 +/* Bit: 'RA62_VALID' */
42743 +/* Description: 'Valid bit for 0180C2000002' */
42744 +#define AR9_RA_1B_18_REG_RA62_VALID_OFFSET                0x0198
42745 +#define AR9_RA_1B_18_REG_RA62_VALID_SHIFT                 23
42746 +#define AR9_RA_1B_18_REG_RA62_VALID_SIZE                  1
42747 +/* Bit: 'RA62_SPAN' */
42748 +/* Description: 'Span bit for 0180C2000002' */
42749 +#define AR9_RA_1B_18_REG_RA62_SPAN_OFFSET                 0x0198
42750 +#define AR9_RA_1B_18_REG_RA62_SPAN_SHIFT                  22
42751 +#define AR9_RA_1B_18_REG_RA62_SPAN_SIZE                   1
42752 +/* Bit: 'RA62_MG' */
42753 +/* Description: 'Management bit for 0180C2000002' */
42754 +#define AR9_RA_1B_18_REG_RA62_MG_OFFSET                   0x0198
42755 +#define AR9_RA_1B_18_REG_RA62_MG_SHIFT                    21
42756 +#define AR9_RA_1B_18_REG_RA62_MG_SIZE                     1
42757 +/* Bit: 'RA62_CV' */
42758 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42759 +#define AR9_RA_1B_18_REG_RA62_CV_OFFSET                   0x0198
42760 +#define AR9_RA_1B_18_REG_RA62_CV_SHIFT                    20
42761 +#define AR9_RA_1B_18_REG_RA62_CV_SIZE                     1
42762 +/* Bit: 'RA62_TXTAG' */
42763 +/* Description: 'TXTAG bit for 0180C2000002' */
42764 +#define AR9_RA_1B_18_REG_RA62_TXTAG_OFFSET                0x0198
42765 +#define AR9_RA_1B_18_REG_RA62_TXTAG_SHIFT                 18
42766 +#define AR9_RA_1B_18_REG_RA62_TXTAG_SIZE                  2
42767 +/* Bit: 'RA62_ACT' */
42768 +/* Description: 'Action bit for 0180C2000002' */
42769 +#define AR9_RA_1B_18_REG_RA62_ACT_OFFSET                  0x0198
42770 +#define AR9_RA_1B_18_REG_RA62_ACT_SHIFT                   16
42771 +#define AR9_RA_1B_18_REG_RA62_ACT_SIZE                    2
42772 +/* Bit: 'RA61_VALID' */
42773 +/* Description: 'Valid bit for 0180C2000001' */
42774 +#define AR9_RA_1B_18_REG_RA61_VALID_OFFSET                0x0198
42775 +#define AR9_RA_1B_18_REG_RA61_VALID_SHIFT                 15
42776 +#define AR9_RA_1B_18_REG_RA61_VALID_SIZE                  1
42777 +/* Bit: 'RA61_SPAN' */
42778 +/* Description: 'Span bit for 0180C2000001' */
42779 +#define AR9_RA_1B_18_REG_RA61_SPAN_OFFSET                 0x0198
42780 +#define AR9_RA_1B_18_REG_RA61_SPAN_SHIFT                  14
42781 +#define AR9_RA_1B_18_REG_RA61_SPAN_SIZE                   1
42782 +/* Bit: 'RA61_MG' */
42783 +/* Description: 'Management bit for 0180C2000001' */
42784 +#define AR9_RA_1B_18_REG_RA61_MG_OFFSET                   0x0198
42785 +#define AR9_RA_1B_18_REG_RA61_MG_SHIFT                    13
42786 +#define AR9_RA_1B_18_REG_RA61_MG_SIZE                     1
42787 +/* Bit: 'RA61_CV' */
42788 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42789 +#define AR9_RA_1B_18_REG_RA61_CV_OFFSET                   0x0198
42790 +#define AR9_RA_1B_18_REG_RA61_CV_SHIFT                    12
42791 +#define AR9_RA_1B_18_REG_RA61_CV_SIZE                     1
42792 +/* Bit: 'RA61_TXTAG' */
42793 +/* Description: 'TXTAG bit for 0180C2000001' */
42794 +#define AR9_RA_1B_18_REG_RA61_TXTAG_OFFSET                0x0198
42795 +#define AR9_RA_1B_18_REG_RA61_TXTAG_SHIFT                 10
42796 +#define AR9_RA_1B_18_REG_RA61_TXTAG_SIZE                  2
42797 +/* Bit: 'RA61_ACT' */
42798 +/* Description: 'Action bit for 0180C2000001' */
42799 +#define AR9_RA_1B_18_REG_RA61_ACT_OFFSET                  0x0198
42800 +#define AR9_RA_1B_18_REG_RA61_ACT_SHIFT                   8
42801 +#define AR9_RA_1B_18_REG_RA61_ACT_SIZE                    2
42802 +/* Bit: 'RA60_VALID' */
42803 +/* Description: 'Valid bit for 0180C2000000' */
42804 +#define AR9_RA_1B_18_REG_RA60_VALID_OFFSET                0x0198
42805 +#define AR9_RA_1B_18_REG_RA60_VALID_SHIFT                 7
42806 +#define AR9_RA_1B_18_REG_RA60_VALID_SIZE                  1
42807 +/* Bit: 'RA60_SPAN' */
42808 +/* Description: 'Span bit for 0180C2000000' */
42809 +#define AR9_RA_1B_18_REG_RA60_SPAN_OFFSET                 0x0198
42810 +#define AR9_RA_1B_18_REG_RA60_SPAN_SHIFT                  6
42811 +#define AR9_RA_1B_18_REG_RA60_SPAN_SIZE                   1
42812 +/* Bit: 'RA60_MG' */
42813 +/* Description: 'Management bit for 0180C2000000' */
42814 +#define AR9_RA_1B_18_REG_RA60_MG_OFFSET                   0x0198
42815 +#define AR9_RA_1B_18_REG_RA60_MG_SHIFT                    5
42816 +#define AR9_RA_1B_18_REG_RA60_MG_SIZE                     1
42817 +/* Bit: 'RA60_CV' */
42818 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42819 +#define AR9_RA_1B_18_REG_RA60_CV_OFFSET                   0x0198
42820 +#define AR9_RA_1B_18_REG_RA60_CV_SHIFT                    4
42821 +#define AR9_RA_1B_18_REG_RA60_CV_SIZE                     1
42822 +/* Bit: 'RA60_TXTAG' */
42823 +/* Description: 'TXTAG bit for 0180C2000000' */
42824 +#define AR9_RA_1B_18_REG_RA60_TXTAG_OFFSET                0x0198
42825 +#define AR9_RA_1B_18_REG_RA60_TXTAG_SHIFT                 2
42826 +#define AR9_RA_1B_18_REG_RA60_TXTAG_SIZE                  2
42827 +/* Bit: 'RA60_ACT' */
42828 +/* Description: 'Action bit for 0180C2000000' */
42829 +#define AR9_RA_1B_18_REG_RA60_ACT_OFFSET                  0x0198
42830 +#define AR9_RA_1B_18_REG_RA60_ACT_SHIFT                   0
42831 +#define AR9_RA_1B_18_REG_RA60_ACT_SIZE                    2
42832 +/* -------------------------------------------------------------------------- */
42833 +/* Register: 'Reserve Action for 0180C200001F~0180C200001C' */
42834 +/* Bit: 'RA73_VALID' */
42835 +/* Description: 'Valid bit for 0180C2000003' */
42836 +#define AR9_RA_1F_1C_REG_RA73_VALID_OFFSET                0x019C
42837 +#define AR9_RA_1F_1C_REG_RA73_VALID_SHIFT                 31
42838 +#define AR9_RA_1F_1C_REG_RA73_VALID_SIZE                  1
42839 +/* Bit: 'RA73_SPAN' */
42840 +/* Description: 'Span bit for 0180C2000003' */
42841 +#define AR9_RA_1F_1C_REG_RA73_SPAN_OFFSET                 0x019C
42842 +#define AR9_RA_1F_1C_REG_RA73_SPAN_SHIFT                  30
42843 +#define AR9_RA_1F_1C_REG_RA73_SPAN_SIZE                   1
42844 +/* Bit: 'RA73_MG' */
42845 +/* Description: 'Management bit for 0180C2000003' */
42846 +#define AR9_RA_1F_1C_REG_RA73_MG_OFFSET                   0x019C
42847 +#define AR9_RA_1F_1C_REG_RA73_MG_SHIFT                    29
42848 +#define AR9_RA_1F_1C_REG_RA73_MG_SIZE                     1
42849 +/* Bit: 'RA73_CV' */
42850 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42851 +#define AR9_RA_1F_1C_REG_RA73_CV_OFFSET                   0x019C
42852 +#define AR9_RA_1F_1C_REG_RA73_CV_SHIFT                    28
42853 +#define AR9_RA_1F_1C_REG_RA73_CV_SIZE                     1
42854 +/* Bit: 'RA73_TXTAG' */
42855 +/* Description: 'TXTAG bit for 0180C2000003' */
42856 +#define AR9_RA_1F_1C_REG_RA73_TXTAG_OFFSET                0x019C
42857 +#define AR9_RA_1F_1C_REG_RA73_TXTAG_SHIFT                 26
42858 +#define AR9_RA_1F_1C_REG_RA73_TXTAG_SIZE                  2
42859 +/* Bit: 'RA73_ACT' */
42860 +/* Description: 'Action bit for 0180C2000003' */
42861 +#define AR9_RA_1F_1C_REG_RA73_ACT_OFFSET                  0x019C
42862 +#define AR9_RA_1F_1C_REG_RA73_ACT_SHIFT                   24
42863 +#define AR9_RA_1F_1C_REG_RA73_ACT_SIZE                    2
42864 +/* Bit: 'RA72_VALID' */
42865 +/* Description: 'Valid bit for 0180C2000002' */
42866 +#define AR9_RA_1F_1C_REG_RA72_VALID_OFFSET                0x019C
42867 +#define AR9_RA_1F_1C_REG_RA72_VALID_SHIFT                 23
42868 +#define AR9_RA_1F_1C_REG_RA72_VALID_SIZE                  1
42869 +/* Bit: 'RA72_SPAN' */
42870 +/* Description: 'Span bit for 0180C2000002' */
42871 +#define AR9_RA_1F_1C_REG_RA72_SPAN_OFFSET                 0x019C
42872 +#define AR9_RA_1F_1C_REG_RA72_SPAN_SHIFT                  22
42873 +#define AR9_RA_1F_1C_REG_RA72_SPAN_SIZE                   1
42874 +/* Bit: 'RA72_MG' */
42875 +/* Description: 'Management bit for 0180C2000002' */
42876 +#define AR9_RA_1F_1C_REG_RA72_MG_OFFSET                   0x019C
42877 +#define AR9_RA_1F_1C_REG_RA72_MG_SHIFT                    21
42878 +#define AR9_RA_1F_1C_REG_RA72_MG_SIZE                     1
42879 +/* Bit: 'RA72_CV' */
42880 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
42881 +#define AR9_RA_1F_1C_REG_RA72_CV_OFFSET                   0x019C
42882 +#define AR9_RA_1F_1C_REG_RA72_CV_SHIFT                    20
42883 +#define AR9_RA_1F_1C_REG_RA72_CV_SIZE                     1
42884 +/* Bit: 'RA72_TXTAG' */
42885 +/* Description: 'TXTAG bit for 0180C2000002' */
42886 +#define AR9_RA_1F_1C_REG_RA72_TXTAG_OFFSET                0x019C
42887 +#define AR9_RA_1F_1C_REG_RA72_TXTAG_SHIFT                 18
42888 +#define AR9_RA_1F_1C_REG_RA72_TXTAG_SIZE                  2
42889 +/* Bit: 'RA72_ACT' */
42890 +/* Description: 'Action bit for 0180C2000002' */
42891 +#define AR9_RA_1F_1C_REG_RA72_ACT_OFFSET                  0x019C
42892 +#define AR9_RA_1F_1C_REG_RA72_ACT_SHIFT                   16
42893 +#define AR9_RA_1F_1C_REG_RA72_ACT_SIZE                    2
42894 +/* Bit: 'RA71_VALID' */
42895 +/* Description: 'Valid bit for 0180C2000001' */
42896 +#define AR9_RA_1F_1C_REG_RA71_VALID_OFFSET                0x019C
42897 +#define AR9_RA_1F_1C_REG_RA71_VALID_SHIFT                 15
42898 +#define AR9_RA_1F_1C_REG_RA71_VALID_SIZE                  1
42899 +/* Bit: 'RA71_SPAN' */
42900 +/* Description: 'Span bit for 0180C2000001' */
42901 +#define AR9_RA_1F_1C_REG_RA71_SPAN_OFFSET                 0x019C
42902 +#define AR9_RA_1F_1C_REG_RA71_SPAN_SHIFT                  14
42903 +#define AR9_RA_1F_1C_REG_RA71_SPAN_SIZE                   1
42904 +/* Bit: 'RA71_MG' */
42905 +/* Description: 'Management bit for 0180C2000001' */
42906 +#define AR9_RA_1F_1C_REG_RA71_MG_OFFSET                   0x019C
42907 +#define AR9_RA_1F_1C_REG_RA71_MG_SHIFT                    13
42908 +#define AR9_RA_1F_1C_REG_RA71_MG_SIZE                     1
42909 +/* Bit: 'RA71_CV' */
42910 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
42911 +#define AR9_RA_1F_1C_REG_RA71_CV_OFFSET                   0x019C
42912 +#define AR9_RA_1F_1C_REG_RA71_CV_SHIFT                    12
42913 +#define AR9_RA_1F_1C_REG_RA71_CV_SIZE                     1
42914 +/* Bit: 'RA71_TXTAG' */
42915 +/* Description: 'TXTAG bit for 0180C2000001' */
42916 +#define AR9_RA_1F_1C_REG_RA71_TXTAG_OFFSET                0x019C
42917 +#define AR9_RA_1F_1C_REG_RA71_TXTAG_SHIFT                 10
42918 +#define AR9_RA_1F_1C_REG_RA71_TXTAG_SIZE                  2
42919 +/* Bit: 'RA71_ACT' */
42920 +/* Description: 'Action bit for 0180C2000001' */
42921 +#define AR9_RA_1F_1C_REG_RA71_ACT_OFFSET                  0x019C
42922 +#define AR9_RA_1F_1C_REG_RA71_ACT_SHIFT                   8
42923 +#define AR9_RA_1F_1C_REG_RA71_ACT_SIZE                    2
42924 +/* Bit: 'RA70_VALID' */
42925 +/* Description: 'Valid bit for 0180C2000000' */
42926 +#define AR9_RA_1F_1C_REG_RA70_VALID_OFFSET                0x019C
42927 +#define AR9_RA_1F_1C_REG_RA70_VALID_SHIFT                 7
42928 +#define AR9_RA_1F_1C_REG_RA70_VALID_SIZE                  1
42929 +/* Bit: 'RA70_SPAN' */
42930 +/* Description: 'Span bit for 0180C2000000' */
42931 +#define AR9_RA_1F_1C_REG_RA70_SPAN_OFFSET                 0x019C
42932 +#define AR9_RA_1F_1C_REG_RA70_SPAN_SHIFT                  6
42933 +#define AR9_RA_1F_1C_REG_RA70_SPAN_SIZE                   1
42934 +/* Bit: 'RA70_MG' */
42935 +/* Description: 'Management bit for 0180C2000000' */
42936 +#define AR9_RA_1F_1C_REG_RA70_MG_OFFSET                   0x019C
42937 +#define AR9_RA_1F_1C_REG_RA70_MG_SHIFT                    5
42938 +#define AR9_RA_1F_1C_REG_RA70_MG_SIZE                     1
42939 +/* Bit: 'RA70_CV' */
42940 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
42941 +#define AR9_RA_1F_1C_REG_RA70_CV_OFFSET                   0x019C
42942 +#define AR9_RA_1F_1C_REG_RA70_CV_SHIFT                    4
42943 +#define AR9_RA_1F_1C_REG_RA70_CV_SIZE                     1
42944 +/* Bit: 'RA70_TXTAG' */
42945 +/* Description: 'TXTAG bit for 0180C2000000' */
42946 +#define AR9_RA_1F_1C_REG_RA70_TXTAG_OFFSET                0x019C
42947 +#define AR9_RA_1F_1C_REG_RA70_TXTAG_SHIFT                 2
42948 +#define AR9_RA_1F_1C_REG_RA70_TXTAG_SIZE                  2
42949 +/* Bit: 'RA70_ACT' */
42950 +/* Description: 'Action bit for 0180C2000000' */
42951 +#define AR9_RA_1F_1C_REG_RA70_ACT_OFFSET                  0x019C
42952 +#define AR9_RA_1F_1C_REG_RA70_ACT_SHIFT                   0
42953 +#define AR9_RA_1F_1C_REG_RA70_ACT_SIZE                    2
42954 +/* -------------------------------------------------------------------------- */
42955 +/* Register: 'Reserve Action for 0180C2000023~0180C2000020' */
42956 +/* Bit: 'RA83_VALID' */
42957 +/* Description: 'Valid bit for 0180C2000003' */
42958 +#define AR9_RA_23_20_REG_RA83_VALID_OFFSET                0x01A0
42959 +#define AR9_RA_23_20_REG_RA83_VALID_SHIFT                 31
42960 +#define AR9_RA_23_20_REG_RA83_VALID_SIZE                  1
42961 +/* Bit: 'RA83_SPAN' */
42962 +/* Description: 'Span bit for 0180C2000003' */
42963 +#define AR9_RA_23_20_REG_RA83_SPAN_OFFSET                 0x01A0
42964 +#define AR9_RA_23_20_REG_RA83_SPAN_SHIFT                  30
42965 +#define AR9_RA_23_20_REG_RA83_SPAN_SIZE                   1
42966 +/* Bit: 'RA83_MG' */
42967 +/* Description: 'Management bit for 0180C2000003' */
42968 +#define AR9_RA_23_20_REG_RA83_MG_OFFSET                   0x01A0
42969 +#define AR9_RA_23_20_REG_RA83_MG_SHIFT                    29
42970 +#define AR9_RA_23_20_REG_RA83_MG_SIZE                     1
42971 +/* Bit: 'RA83_CV' */
42972 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
42973 +#define AR9_RA_23_20_REG_RA83_CV_OFFSET                   0x01A0
42974 +#define AR9_RA_23_20_REG_RA83_CV_SHIFT                    28
42975 +#define AR9_RA_23_20_REG_RA83_CV_SIZE                     1
42976 +/* Bit: 'RA83_TXTAG' */
42977 +/* Description: 'TXTAG bit for 0180C2000003' */
42978 +#define AR9_RA_23_20_REG_RA83_TXTAG_OFFSET                0x01A0
42979 +#define AR9_RA_23_20_REG_RA83_TXTAG_SHIFT                 26
42980 +#define AR9_RA_23_20_REG_RA83_TXTAG_SIZE                  2
42981 +/* Bit: 'RA83_ACT' */
42982 +/* Description: 'Action bit for 0180C2000003' */
42983 +#define AR9_RA_23_20_REG_RA83_ACT_OFFSET                  0x01A0
42984 +#define AR9_RA_23_20_REG_RA83_ACT_SHIFT                   24
42985 +#define AR9_RA_23_20_REG_RA83_ACT_SIZE                    2
42986 +/* Bit: 'RA82_VALID' */
42987 +/* Description: 'Valid bit for 0180C2000002' */
42988 +#define AR9_RA_23_20_REG_RA82_VALID_OFFSET                0x01A0
42989 +#define AR9_RA_23_20_REG_RA82_VALID_SHIFT                 23
42990 +#define AR9_RA_23_20_REG_RA82_VALID_SIZE                  1
42991 +/* Bit: 'RA82_SPAN' */
42992 +/* Description: 'Span bit for 0180C2000002' */
42993 +#define AR9_RA_23_20_REG_RA82_SPAN_OFFSET                 0x01A0
42994 +#define AR9_RA_23_20_REG_RA82_SPAN_SHIFT                  22
42995 +#define AR9_RA_23_20_REG_RA82_SPAN_SIZE                   1
42996 +/* Bit: 'RA82_MG' */
42997 +/* Description: 'Management bit for 0180C2000002' */
42998 +#define AR9_RA_23_20_REG_RA82_MG_OFFSET                   0x01A0
42999 +#define AR9_RA_23_20_REG_RA82_MG_SHIFT                    21
43000 +#define AR9_RA_23_20_REG_RA82_MG_SIZE                     1
43001 +/* Bit: 'RA82_CV' */
43002 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
43003 +#define AR9_RA_23_20_REG_RA82_CV_OFFSET                   0x01A0
43004 +#define AR9_RA_23_20_REG_RA82_CV_SHIFT                    20
43005 +#define AR9_RA_23_20_REG_RA82_CV_SIZE                     1
43006 +/* Bit: 'RA82_TXTAG' */
43007 +/* Description: 'TXTAG bit for 0180C2000002' */
43008 +#define AR9_RA_23_20_REG_RA82_TXTAG_OFFSET                0x01A0
43009 +#define AR9_RA_23_20_REG_RA82_TXTAG_SHIFT                 18
43010 +#define AR9_RA_23_20_REG_RA82_TXTAG_SIZE                  2
43011 +/* Bit: 'RA82_ACT' */
43012 +/* Description: 'Action bit for 0180C2000002' */
43013 +#define AR9_RA_23_20_REG_RA82_ACT_OFFSET                  0x01A0
43014 +#define AR9_RA_23_20_REG_RA82_ACT_SHIFT                   16
43015 +#define AR9_RA_23_20_REG_RA82_ACT_SIZE                    2
43016 +/* Bit: 'RA81_VALID' */
43017 +/* Description: 'Valid bit for 0180C2000001' */
43018 +#define AR9_RA_23_20_REG_RA81_VALID_OFFSET                0x01A0
43019 +#define AR9_RA_23_20_REG_RA81_VALID_SHIFT                 15
43020 +#define AR9_RA_23_20_REG_RA81_VALID_SIZE                  1
43021 +/* Bit: 'RA81_SPAN' */
43022 +/* Description: 'Span bit for 0180C2000001' */
43023 +#define AR9_RA_23_20_REG_RA81_SPAN_OFFSET                 0x01A0
43024 +#define AR9_RA_23_20_REG_RA81_SPAN_SHIFT                  14
43025 +#define AR9_RA_23_20_REG_RA81_SPAN_SIZE                   1
43026 +/* Bit: 'RA81_MG' */
43027 +/* Description: 'Management bit for 0180C2000001' */
43028 +#define AR9_RA_23_20_REG_RA81_MG_OFFSET                   0x01A0
43029 +#define AR9_RA_23_20_REG_RA81_MG_SHIFT                    13
43030 +#define AR9_RA_23_20_REG_RA81_MG_SIZE                     1
43031 +/* Bit: 'RA81_CV' */
43032 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
43033 +#define AR9_RA_23_20_REG_RA81_CV_OFFSET                   0x01A0
43034 +#define AR9_RA_23_20_REG_RA81_CV_SHIFT                    12
43035 +#define AR9_RA_23_20_REG_RA81_CV_SIZE                     1
43036 +/* Bit: 'RA81_TXTAG' */
43037 +/* Description: 'TXTAG bit for 0180C2000001' */
43038 +#define AR9_RA_23_20_REG_RA81_TXTAG_OFFSET                0x01A0
43039 +#define AR9_RA_23_20_REG_RA81_TXTAG_SHIFT                 10
43040 +#define AR9_RA_23_20_REG_RA81_TXTAG_SIZE                  2
43041 +/* Bit: 'RA81_ACT' */
43042 +/* Description: 'Action bit for 0180C2000001' */
43043 +#define AR9_RA_23_20_REG_RA81_ACT_OFFSET                  0x01A0
43044 +#define AR9_RA_23_20_REG_RA81_ACT_SHIFT                   8
43045 +#define AR9_RA_23_20_REG_RA81_ACT_SIZE                    2
43046 +/* Bit: 'RA80_VALID' */
43047 +/* Description: 'Valid bit for 0180C2000000' */
43048 +#define AR9_RA_23_20_REG_RA80_VALID_OFFSET                0x01A0
43049 +#define AR9_RA_23_20_REG_RA80_VALID_SHIFT                 7
43050 +#define AR9_RA_23_20_REG_RA80_VALID_SIZE                  1
43051 +/* Bit: 'RA80_SPAN' */
43052 +/* Description: 'Span bit for 0180C2000000' */
43053 +#define AR9_RA_23_20_REG_RA80_SPAN_OFFSET                 0x01A0
43054 +#define AR9_RA_23_20_REG_RA80_SPAN_SHIFT                  6
43055 +#define AR9_RA_23_20_REG_RA80_SPAN_SIZE                   1
43056 +/* Bit: 'RA80_MG' */
43057 +/* Description: 'Management bit for 0180C2000000' */
43058 +#define AR9_RA_23_20_REG_RA80_MG_OFFSET                   0x01A0
43059 +#define AR9_RA_23_20_REG_RA80_MG_SHIFT                    5
43060 +#define AR9_RA_23_20_REG_RA80_MG_SIZE                     1
43061 +/* Bit: 'RA80_CV' */
43062 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
43063 +#define AR9_RA_23_20_REG_RA80_CV_OFFSET                   0x01A0
43064 +#define AR9_RA_23_20_REG_RA80_CV_SHIFT                    4
43065 +#define AR9_RA_23_20_REG_RA80_CV_SIZE                     1
43066 +/* Bit: 'RA80_TXTAG' */
43067 +/* Description: 'TXTAG bit for 0180C2000000' */
43068 +#define AR9_RA_23_20_REG_RA80_TXTAG_OFFSET                0x01A0
43069 +#define AR9_RA_23_20_REG_RA80_TXTAG_SHIFT                 2
43070 +#define AR9_RA_23_20_REG_RA80_TXTAG_SIZE                  2
43071 +/* Bit: 'RA80_ACT' */
43072 +/* Description: 'Action bit for 0180C2000000' */
43073 +#define AR9_RA_23_20_REG_RA80_ACT_OFFSET                  0x01A0
43074 +#define AR9_RA_23_20_REG_RA80_ACT_SHIFT                   0
43075 +#define AR9_RA_23_20_REG_RA80_ACT_SIZE                    2
43076 +/* -------------------------------------------------------------------------- */
43077 +/* Register: 'Reserve Action for 0180C2000027~0180C2000024' */
43078 +/* Bit: 'RA93_VALID' */
43079 +/* Description: 'Valid bit for 0180C2000003' */
43080 +#define AR9_RA_27_24_REG_RA93_VALID_OFFSET                0x01A4
43081 +#define AR9_RA_27_24_REG_RA93_VALID_SHIFT                 31
43082 +#define AR9_RA_27_24_REG_RA93_VALID_SIZE                  1
43083 +/* Bit: 'RA93_SPAN' */
43084 +/* Description: 'Span bit for 0180C2000003' */
43085 +#define AR9_RA_27_24_REG_RA93_SPAN_OFFSET                 0x01A4
43086 +#define AR9_RA_27_24_REG_RA93_SPAN_SHIFT                  30
43087 +#define AR9_RA_27_24_REG_RA93_SPAN_SIZE                   1
43088 +/* Bit: 'RA93_MG' */
43089 +/* Description: 'Management bit for 0180C2000003' */
43090 +#define AR9_RA_27_24_REG_RA93_MG_OFFSET                   0x01A4
43091 +#define AR9_RA_27_24_REG_RA93_MG_SHIFT                    29
43092 +#define AR9_RA_27_24_REG_RA93_MG_SIZE                     1
43093 +/* Bit: 'RA93_CV' */
43094 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
43095 +#define AR9_RA_27_24_REG_RA93_CV_OFFSET                   0x01A4
43096 +#define AR9_RA_27_24_REG_RA93_CV_SHIFT                    28
43097 +#define AR9_RA_27_24_REG_RA93_CV_SIZE                     1
43098 +/* Bit: 'RA93_TXTAG' */
43099 +/* Description: 'TXTAG bit for 0180C2000003' */
43100 +#define AR9_RA_27_24_REG_RA93_TXTAG_OFFSET                0x01A4
43101 +#define AR9_RA_27_24_REG_RA93_TXTAG_SHIFT                 26
43102 +#define AR9_RA_27_24_REG_RA93_TXTAG_SIZE                  2
43103 +/* Bit: 'RA93_ACT' */
43104 +/* Description: 'Action bit for 0180C2000003' */
43105 +#define AR9_RA_27_24_REG_RA93_ACT_OFFSET                  0x01A4
43106 +#define AR9_RA_27_24_REG_RA93_ACT_SHIFT                   24
43107 +#define AR9_RA_27_24_REG_RA93_ACT_SIZE                    2
43108 +/* Bit: 'RA92_VALID' */
43109 +/* Description: 'Valid bit for 0180C2000002' */
43110 +#define AR9_RA_27_24_REG_RA92_VALID_OFFSET                0x01A4
43111 +#define AR9_RA_27_24_REG_RA92_VALID_SHIFT                 23
43112 +#define AR9_RA_27_24_REG_RA92_VALID_SIZE                  1
43113 +/* Bit: 'RA92_SPAN' */
43114 +/* Description: 'Span bit for 0180C2000002' */
43115 +#define AR9_RA_27_24_REG_RA92_SPAN_OFFSET                 0x01A4
43116 +#define AR9_RA_27_24_REG_RA92_SPAN_SHIFT                  22
43117 +#define AR9_RA_27_24_REG_RA92_SPAN_SIZE                   1
43118 +/* Bit: 'RA92_MG' */
43119 +/* Description: 'Management bit for 0180C2000002' */
43120 +#define AR9_RA_27_24_REG_RA92_MG_OFFSET                   0x01A4
43121 +#define AR9_RA_27_24_REG_RA92_MG_SHIFT                    21
43122 +#define AR9_RA_27_24_REG_RA92_MG_SIZE                     1
43123 +/* Bit: 'RA92_CV' */
43124 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
43125 +#define AR9_RA_27_24_REG_RA92_CV_OFFSET                   0x01A4
43126 +#define AR9_RA_27_24_REG_RA92_CV_SHIFT                    20
43127 +#define AR9_RA_27_24_REG_RA92_CV_SIZE                     1
43128 +/* Bit: 'RA92_TXTAG' */
43129 +/* Description: 'TXTAG bit for 0180C2000002' */
43130 +#define AR9_RA_27_24_REG_RA92_TXTAG_OFFSET                0x01A4
43131 +#define AR9_RA_27_24_REG_RA92_TXTAG_SHIFT                 18
43132 +#define AR9_RA_27_24_REG_RA92_TXTAG_SIZE                  2
43133 +/* Bit: 'RA92_ACT' */
43134 +/* Description: 'Action bit for 0180C2000002' */
43135 +#define AR9_RA_27_24_REG_RA92_ACT_OFFSET                  0x01A4
43136 +#define AR9_RA_27_24_REG_RA92_ACT_SHIFT                   16
43137 +#define AR9_RA_27_24_REG_RA92_ACT_SIZE                    2
43138 +/* Bit: 'RA91_VALID' */
43139 +/* Description: 'Valid bit for 0180C2000001' */
43140 +#define AR9_RA_27_24_REG_RA91_VALID_OFFSET                0x01A4
43141 +#define AR9_RA_27_24_REG_RA91_VALID_SHIFT                 15
43142 +#define AR9_RA_27_24_REG_RA91_VALID_SIZE                  1
43143 +/* Bit: 'RA91_SPAN' */
43144 +/* Description: 'Span bit for 0180C2000001' */
43145 +#define AR9_RA_27_24_REG_RA91_SPAN_OFFSET                 0x01A4
43146 +#define AR9_RA_27_24_REG_RA91_SPAN_SHIFT                  14
43147 +#define AR9_RA_27_24_REG_RA91_SPAN_SIZE                   1
43148 +/* Bit: 'RA91_MG' */
43149 +/* Description: 'Management bit for 0180C2000001' */
43150 +#define AR9_RA_27_24_REG_RA91_MG_OFFSET                   0x01A4
43151 +#define AR9_RA_27_24_REG_RA91_MG_SHIFT                    13
43152 +#define AR9_RA_27_24_REG_RA91_MG_SIZE                     1
43153 +/* Bit: 'RA91_CV' */
43154 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
43155 +#define AR9_RA_27_24_REG_RA91_CV_OFFSET                   0x01A4
43156 +#define AR9_RA_27_24_REG_RA91_CV_SHIFT                    12
43157 +#define AR9_RA_27_24_REG_RA91_CV_SIZE                     1
43158 +/* Bit: 'RA91_TXTAG' */
43159 +/* Description: 'TXTAG bit for 0180C2000001' */
43160 +#define AR9_RA_27_24_REG_RA91_TXTAG_OFFSET                0x01A4
43161 +#define AR9_RA_27_24_REG_RA91_TXTAG_SHIFT                 10
43162 +#define AR9_RA_27_24_REG_RA91_TXTAG_SIZE                  2
43163 +/* Bit: 'RA91_ACT' */
43164 +/* Description: 'Action bit for 0180C2000001' */
43165 +#define AR9_RA_27_24_REG_RA91_ACT_OFFSET                  0x01A4
43166 +#define AR9_RA_27_24_REG_RA91_ACT_SHIFT                   8
43167 +#define AR9_RA_27_24_REG_RA91_ACT_SIZE                    2
43168 +/* Bit: 'RA90_VALID' */
43169 +/* Description: 'Valid bit for 0180C2000000' */
43170 +#define AR9_RA_27_24_REG_RA90_VALID_OFFSET                0x01A4
43171 +#define AR9_RA_27_24_REG_RA90_VALID_SHIFT                 7
43172 +#define AR9_RA_27_24_REG_RA90_VALID_SIZE                  1
43173 +/* Bit: 'RA90_SPAN' */
43174 +/* Description: 'Span bit for 0180C2000000' */
43175 +#define AR9_RA_27_24_REG_RA90_SPAN_OFFSET                 0x01A4
43176 +#define AR9_RA_27_24_REG_RA90_SPAN_SHIFT                  6
43177 +#define AR9_RA_27_24_REG_RA90_SPAN_SIZE                   1
43178 +/* Bit: 'RA90_MG' */
43179 +/* Description: 'Management bit for 0180C2000000' */
43180 +#define AR9_RA_27_24_REG_RA90_MG_OFFSET                   0x01A4
43181 +#define AR9_RA_27_24_REG_RA90_MG_SHIFT                    5
43182 +#define AR9_RA_27_24_REG_RA90_MG_SIZE                     1
43183 +/* Bit: 'RA90_CV' */
43184 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
43185 +#define AR9_RA_27_24_REG_RA90_CV_OFFSET                   0x01A4
43186 +#define AR9_RA_27_24_REG_RA90_CV_SHIFT                    4
43187 +#define AR9_RA_27_24_REG_RA90_CV_SIZE                     1
43188 +/* Bit: 'RA90_TXTAG' */
43189 +/* Description: 'TXTAG bit for 0180C2000000' */
43190 +#define AR9_RA_27_24_REG_RA90_TXTAG_OFFSET                0x01A4
43191 +#define AR9_RA_27_24_REG_RA90_TXTAG_SHIFT                 2
43192 +#define AR9_RA_27_24_REG_RA90_TXTAG_SIZE                  2
43193 +/* Bit: 'RA90_ACT' */
43194 +/* Description: 'Action bit for 0180C2000000' */
43195 +#define AR9_RA_27_24_REG_RA90_ACT_OFFSET                  0x01A4
43196 +#define AR9_RA_27_24_REG_RA90_ACT_SHIFT                   0
43197 +#define AR9_RA_27_24_REG_RA90_ACT_SIZE                    2
43198 +/* -------------------------------------------------------------------------- */
43199 +/* Register: 'Reserve Action for 0180C200002B~0180C2000028' */
43200 +/* Bit: 'RA103_VALID' */
43201 +/* Description: 'Valid bit for 0180C2000003' */
43202 +#define AR9_RA_2B_28_REG_RA103_VALID_OFFSET               0x01A8
43203 +#define AR9_RA_2B_28_REG_RA103_VALID_SHIFT                31
43204 +#define AR9_RA_2B_28_REG_RA103_VALID_SIZE                 1
43205 +/* Bit: 'RA103_SPAN' */
43206 +/* Description: 'Span bit for 0180C2000003' */
43207 +#define AR9_RA_2B_28_REG_RA103_SPAN_OFFSET                0x01A8
43208 +#define AR9_RA_2B_28_REG_RA103_SPAN_SHIFT                 30
43209 +#define AR9_RA_2B_28_REG_RA103_SPAN_SIZE                  1
43210 +/* Bit: 'RA103_MG' */
43211 +/* Description: 'Management bit for 0180C2000003' */
43212 +#define AR9_RA_2B_28_REG_RA103_MG_OFFSET                  0x01A8
43213 +#define AR9_RA_2B_28_REG_RA103_MG_SHIFT                   29
43214 +#define AR9_RA_2B_28_REG_RA103_MG_SIZE                    1
43215 +/* Bit: 'RA103_CV' */
43216 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
43217 +#define AR9_RA_2B_28_REG_RA103_CV_OFFSET                  0x01A8
43218 +#define AR9_RA_2B_28_REG_RA103_CV_SHIFT                   28
43219 +#define AR9_RA_2B_28_REG_RA103_CV_SIZE                    1
43220 +/* Bit: 'RA103_TXTAG' */
43221 +/* Description: 'TXTAG bit for 0180C2000003' */
43222 +#define AR9_RA_2B_28_REG_RA103_TXTAG_OFFSET               0x01A8
43223 +#define AR9_RA_2B_28_REG_RA103_TXTAG_SHIFT                26
43224 +#define AR9_RA_2B_28_REG_RA103_TXTAG_SIZE                 2
43225 +/* Bit: 'RA103_ACT' */
43226 +/* Description: 'Action bit for 0180C2000003' */
43227 +#define AR9_RA_2B_28_REG_RA103_ACT_OFFSET                 0x01A8
43228 +#define AR9_RA_2B_28_REG_RA103_ACT_SHIFT                  24
43229 +#define AR9_RA_2B_28_REG_RA103_ACT_SIZE                   2
43230 +/* Bit: 'RA102_VALID' */
43231 +/* Description: 'Valid bit for 0180C2000002' */
43232 +#define AR9_RA_2B_28_REG_RA102_VALID_OFFSET               0x01A8
43233 +#define AR9_RA_2B_28_REG_RA102_VALID_SHIFT                23
43234 +#define AR9_RA_2B_28_REG_RA102_VALID_SIZE                 1
43235 +/* Bit: 'RA102_SPAN' */
43236 +/* Description: 'Span bit for 0180C2000002' */
43237 +#define AR9_RA_2B_28_REG_RA102_SPAN_OFFSET                0x01A8
43238 +#define AR9_RA_2B_28_REG_RA102_SPAN_SHIFT                 22
43239 +#define AR9_RA_2B_28_REG_RA102_SPAN_SIZE                  1
43240 +/* Bit: 'RA102_MG' */
43241 +/* Description: 'Management bit for 0180C2000002' */
43242 +#define AR9_RA_2B_28_REG_RA102_MG_OFFSET                  0x01A8
43243 +#define AR9_RA_2B_28_REG_RA102_MG_SHIFT                   21
43244 +#define AR9_RA_2B_28_REG_RA102_MG_SIZE                    1
43245 +/* Bit: 'RA102_CV' */
43246 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
43247 +#define AR9_RA_2B_28_REG_RA102_CV_OFFSET                  0x01A8
43248 +#define AR9_RA_2B_28_REG_RA102_CV_SHIFT                   20
43249 +#define AR9_RA_2B_28_REG_RA102_CV_SIZE                    1
43250 +/* Bit: 'RA102_TXTAG' */
43251 +/* Description: 'TXTAG bit for 0180C2000002' */
43252 +#define AR9_RA_2B_28_REG_RA102_TXTAG_OFFSET               0x01A8
43253 +#define AR9_RA_2B_28_REG_RA102_TXTAG_SHIFT                18
43254 +#define AR9_RA_2B_28_REG_RA102_TXTAG_SIZE                 2
43255 +/* Bit: 'RA102_ACT' */
43256 +/* Description: 'Action bit for 0180C2000002' */
43257 +#define AR9_RA_2B_28_REG_RA102_ACT_OFFSET                 0x01A8
43258 +#define AR9_RA_2B_28_REG_RA102_ACT_SHIFT                  16
43259 +#define AR9_RA_2B_28_REG_RA102_ACT_SIZE                   2
43260 +/* Bit: 'RA101_VALID' */
43261 +/* Description: 'Valid bit for 0180C2000001' */
43262 +#define AR9_RA_2B_28_REG_RA101_VALID_OFFSET               0x01A8
43263 +#define AR9_RA_2B_28_REG_RA101_VALID_SHIFT                15
43264 +#define AR9_RA_2B_28_REG_RA101_VALID_SIZE                 1
43265 +/* Bit: 'RA101_SPAN' */
43266 +/* Description: 'Span bit for 0180C2000001' */
43267 +#define AR9_RA_2B_28_REG_RA101_SPAN_OFFSET                0x01A8
43268 +#define AR9_RA_2B_28_REG_RA101_SPAN_SHIFT                 14
43269 +#define AR9_RA_2B_28_REG_RA101_SPAN_SIZE                  1
43270 +/* Bit: 'RA101_MG' */
43271 +/* Description: 'Management bit for 0180C2000001' */
43272 +#define AR9_RA_2B_28_REG_RA101_MG_OFFSET                  0x01A8
43273 +#define AR9_RA_2B_28_REG_RA101_MG_SHIFT                   13
43274 +#define AR9_RA_2B_28_REG_RA101_MG_SIZE                    1
43275 +/* Bit: 'RA101_CV' */
43276 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
43277 +#define AR9_RA_2B_28_REG_RA101_CV_OFFSET                  0x01A8
43278 +#define AR9_RA_2B_28_REG_RA101_CV_SHIFT                   12
43279 +#define AR9_RA_2B_28_REG_RA101_CV_SIZE                    1
43280 +/* Bit: 'RA101_TXTAG' */
43281 +/* Description: 'TXTAG bit for 0180C2000001' */
43282 +#define AR9_RA_2B_28_REG_RA101_TXTAG_OFFSET               0x01A8
43283 +#define AR9_RA_2B_28_REG_RA101_TXTAG_SHIFT                10
43284 +#define AR9_RA_2B_28_REG_RA101_TXTAG_SIZE                 2
43285 +/* Bit: 'RA101_ACT' */
43286 +/* Description: 'Action bit for 0180C2000001' */
43287 +#define AR9_RA_2B_28_REG_RA101_ACT_OFFSET                 0x01A8
43288 +#define AR9_RA_2B_28_REG_RA101_ACT_SHIFT                  8
43289 +#define AR9_RA_2B_28_REG_RA101_ACT_SIZE                   2
43290 +/* Bit: 'RA100_VALID' */
43291 +/* Description: 'Valid bit for 0180C2000000' */
43292 +#define AR9_RA_2B_28_REG_RA100_VALID_OFFSET               0x01A8
43293 +#define AR9_RA_2B_28_REG_RA100_VALID_SHIFT                7
43294 +#define AR9_RA_2B_28_REG_RA100_VALID_SIZE                 1
43295 +/* Bit: 'RA100_SPAN' */
43296 +/* Description: 'Span bit for 0180C2000000' */
43297 +#define AR9_RA_2B_28_REG_RA100_SPAN_OFFSET                0x01A8
43298 +#define AR9_RA_2B_28_REG_RA100_SPAN_SHIFT                 6
43299 +#define AR9_RA_2B_28_REG_RA100_SPAN_SIZE                  1
43300 +/* Bit: 'RA100_MG' */
43301 +/* Description: 'Management bit for 0180C2000000' */
43302 +#define AR9_RA_2B_28_REG_RA100_MG_OFFSET                  0x01A8
43303 +#define AR9_RA_2B_28_REG_RA100_MG_SHIFT                   5
43304 +#define AR9_RA_2B_28_REG_RA100_MG_SIZE                    1
43305 +/* Bit: 'RA100_CV' */
43306 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
43307 +#define AR9_RA_2B_28_REG_RA100_CV_OFFSET                  0x01A8
43308 +#define AR9_RA_2B_28_REG_RA100_CV_SHIFT                   4
43309 +#define AR9_RA_2B_28_REG_RA100_CV_SIZE                    1
43310 +/* Bit: 'RA100_TXTAG' */
43311 +/* Description: 'TXTAG bit for 0180C2000000' */
43312 +#define AR9_RA_2B_28_REG_RA100_TXTAG_OFFSET               0x01A8
43313 +#define AR9_RA_2B_28_REG_RA100_TXTAG_SHIFT                2
43314 +#define AR9_RA_2B_28_REG_RA100_TXTAG_SIZE                 2
43315 +/* Bit: 'RA100_ACT' */
43316 +/* Description: 'Action bit for 0180C2000000' */
43317 +#define AR9_RA_2B_28_REG_RA100_ACT_OFFSET                 0x01A8
43318 +#define AR9_RA_2B_28_REG_RA100_ACT_SHIFT                  0
43319 +#define AR9_RA_2B_28_REG_RA100_ACT_SIZE                   2
43320 +/* -------------------------------------------------------------------------- */
43321 +/* Register: 'Reserve Action for 0180C200002F~0180C200002C' */
43322 +/* Bit: 'RA113_VALID' */
43323 +/* Description: 'Valid bit for 0180C2000003' */
43324 +#define AR9_RA_2F_2C_REG_RA113_VALID_OFFSET               0x01AC
43325 +#define AR9_RA_2F_2C_REG_RA113_VALID_SHIFT                31
43326 +#define AR9_RA_2F_2C_REG_RA113_VALID_SIZE                 1
43327 +/* Bit: 'RA113_SPAN' */
43328 +/* Description: 'Span bit for 0180C2000003' */
43329 +#define AR9_RA_2F_2C_REG_RA113_SPAN_OFFSET                0x01AC
43330 +#define AR9_RA_2F_2C_REG_RA113_SPAN_SHIFT                 30
43331 +#define AR9_RA_2F_2C_REG_RA113_SPAN_SIZE                  1
43332 +/* Bit: 'RA113_MG' */
43333 +/* Description: 'Management bit for 0180C2000003' */
43334 +#define AR9_RA_2F_2C_REG_RA113_MG_OFFSET                  0x01AC
43335 +#define AR9_RA_2F_2C_REG_RA113_MG_SHIFT                   29
43336 +#define AR9_RA_2F_2C_REG_RA113_MG_SIZE                    1
43337 +/* Bit: 'RA113_CV' */
43338 +/* Description: 'Cross_VLAN bit for 0180C2000003' */
43339 +#define AR9_RA_2F_2C_REG_RA113_CV_OFFSET                  0x01AC
43340 +#define AR9_RA_2F_2C_REG_RA113_CV_SHIFT                   28
43341 +#define AR9_RA_2F_2C_REG_RA113_CV_SIZE                    1
43342 +/* Bit: 'RA113_TXTAG' */
43343 +/* Description: 'TXTAG bit for 0180C2000003' */
43344 +#define AR9_RA_2F_2C_REG_RA113_TXTAG_OFFSET               0x01AC
43345 +#define AR9_RA_2F_2C_REG_RA113_TXTAG_SHIFT                26
43346 +#define AR9_RA_2F_2C_REG_RA113_TXTAG_SIZE                 2
43347 +/* Bit: 'RA113_ACT' */
43348 +/* Description: 'Action bit for 0180C2000003' */
43349 +#define AR9_RA_2F_2C_REG_RA113_ACT_OFFSET                 0x01AC
43350 +#define AR9_RA_2F_2C_REG_RA113_ACT_SHIFT                  24
43351 +#define AR9_RA_2F_2C_REG_RA113_ACT_SIZE                   2
43352 +/* Bit: 'RA112_VALID' */
43353 +/* Description: 'Valid bit for 0180C2000002' */
43354 +#define AR9_RA_2F_2C_REG_RA112_VALID_OFFSET               0x01AC
43355 +#define AR9_RA_2F_2C_REG_RA112_VALID_SHIFT                23
43356 +#define AR9_RA_2F_2C_REG_RA112_VALID_SIZE                 1
43357 +/* Bit: 'RA112_SPAN' */
43358 +/* Description: 'Span bit for 0180C2000002' */
43359 +#define AR9_RA_2F_2C_REG_RA112_SPAN_OFFSET                0x01AC
43360 +#define AR9_RA_2F_2C_REG_RA112_SPAN_SHIFT                 22
43361 +#define AR9_RA_2F_2C_REG_RA112_SPAN_SIZE                  1
43362 +/* Bit: 'RA112_MG' */
43363 +/* Description: 'Management bit for 0180C2000002' */
43364 +#define AR9_RA_2F_2C_REG_RA112_MG_OFFSET                  0x01AC
43365 +#define AR9_RA_2F_2C_REG_RA112_MG_SHIFT                   21
43366 +#define AR9_RA_2F_2C_REG_RA112_MG_SIZE                    1
43367 +/* Bit: 'RA112_CV' */
43368 +/* Description: 'Cross_VLAN bit for 0180C2000002' */
43369 +#define AR9_RA_2F_2C_REG_RA112_CV_OFFSET                  0x01AC
43370 +#define AR9_RA_2F_2C_REG_RA112_CV_SHIFT                   20
43371 +#define AR9_RA_2F_2C_REG_RA112_CV_SIZE                    1
43372 +/* Bit: 'RA112_TXTAG' */
43373 +/* Description: 'TXTAG bit for 0180C2000002' */
43374 +#define AR9_RA_2F_2C_REG_RA112_TXTAG_OFFSET               0x01AC
43375 +#define AR9_RA_2F_2C_REG_RA112_TXTAG_SHIFT                18
43376 +#define AR9_RA_2F_2C_REG_RA112_TXTAG_SIZE                 2
43377 +/* Bit: 'RA112_ACT' */
43378 +/* Description: 'Action bit for 0180C2000002' */
43379 +#define AR9_RA_2F_2C_REG_RA112_ACT_OFFSET                 0x01AC
43380 +#define AR9_RA_2F_2C_REG_RA112_ACT_SHIFT                  16
43381 +#define AR9_RA_2F_2C_REG_RA112_ACT_SIZE                   2
43382 +/* Bit: 'RA111_VALID' */
43383 +/* Description: 'Valid bit for 0180C2000001' */
43384 +#define AR9_RA_2F_2C_REG_RA111_VALID_OFFSET               0x01AC
43385 +#define AR9_RA_2F_2C_REG_RA111_VALID_SHIFT                15
43386 +#define AR9_RA_2F_2C_REG_RA111_VALID_SIZE                 1
43387 +/* Bit: 'RA111_SPAN' */
43388 +/* Description: 'Span bit for 0180C2000001' */
43389 +#define AR9_RA_2F_2C_REG_RA111_SPAN_OFFSET                0x01AC
43390 +#define AR9_RA_2F_2C_REG_RA111_SPAN_SHIFT                 14
43391 +#define AR9_RA_2F_2C_REG_RA111_SPAN_SIZE                  1
43392 +/* Bit: 'RA111_MG' */
43393 +/* Description: 'Management bit for 0180C2000001' */
43394 +#define AR9_RA_2F_2C_REG_RA111_MG_OFFSET                  0x01AC
43395 +#define AR9_RA_2F_2C_REG_RA111_MG_SHIFT                   13
43396 +#define AR9_RA_2F_2C_REG_RA111_MG_SIZE                    1
43397 +/* Bit: 'RA111_CV' */
43398 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
43399 +#define AR9_RA_2F_2C_REG_RA111_CV_OFFSET                  0x01AC
43400 +#define AR9_RA_2F_2C_REG_RA111_CV_SHIFT                   12
43401 +#define AR9_RA_2F_2C_REG_RA111_CV_SIZE                    1
43402 +/* Bit: 'RA111_TXTAG' */
43403 +/* Description: 'TXTAG bit for 0180C2000001' */
43404 +#define AR9_RA_2F_2C_REG_RA111_TXTAG_OFFSET               0x01AC
43405 +#define AR9_RA_2F_2C_REG_RA111_TXTAG_SHIFT                10
43406 +#define AR9_RA_2F_2C_REG_RA111_TXTAG_SIZE                 2
43407 +/* Bit: 'RA111_ACT' */
43408 +/* Description: 'Action bit for 0180C2000001' */
43409 +#define AR9_RA_2F_2C_REG_RA111_ACT_OFFSET                 0x01AC
43410 +#define AR9_RA_2F_2C_REG_RA111_ACT_SHIFT                  8
43411 +#define AR9_RA_2F_2C_REG_RA111_ACT_SIZE                   2
43412 +/* Bit: 'RA110_VALID' */
43413 +/* Description: 'Valid bit for 0180C2000000' */
43414 +#define AR9_RA_2F_2C_REG_RA110_VALID_OFFSET               0x01AC
43415 +#define AR9_RA_2F_2C_REG_RA110_VALID_SHIFT                7
43416 +#define AR9_RA_2F_2C_REG_RA110_VALID_SIZE                 1
43417 +/* Bit: 'RA110_SPAN' */
43418 +/* Description: 'Span bit for 0180C2000000' */
43419 +#define AR9_RA_2F_2C_REG_RA110_SPAN_OFFSET                0x01AC
43420 +#define AR9_RA_2F_2C_REG_RA110_SPAN_SHIFT                 6
43421 +#define AR9_RA_2F_2C_REG_RA110_SPAN_SIZE                  1
43422 +/* Bit: 'RA110_MG' */
43423 +/* Description: 'Management bit for 0180C2000000' */
43424 +#define AR9_RA_2F_2C_REG_RA110_MG_OFFSET                  0x01AC
43425 +#define AR9_RA_2F_2C_REG_RA110_MG_SHIFT                   5
43426 +#define AR9_RA_2F_2C_REG_RA110_MG_SIZE                    1
43427 +/* Bit: 'RA110_CV' */
43428 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
43429 +#define AR9_RA_2F_2C_REG_RA110_CV_OFFSET                  0x01AC
43430 +#define AR9_RA_2F_2C_REG_RA110_CV_SHIFT                   4
43431 +#define AR9_RA_2F_2C_REG_RA110_CV_SIZE                    1
43432 +/* Bit: 'RA110_TXTAG' */
43433 +/* Description: 'TXTAG bit for 0180C2000000' */
43434 +#define AR9_RA_2F_2C_REG_RA110_TXTAG_OFFSET               0x01AC
43435 +#define AR9_RA_2F_2C_REG_RA110_TXTAG_SHIFT                2
43436 +#define AR9_RA_2F_2C_REG_RA110_TXTAG_SIZE                 2
43437 +/* Bit: 'RA110_ACT' */
43438 +/* Description: 'Action bit for 0180C2000000' */
43439 +#define AR9_RA_2F_2C_REG_RA110_ACT_OFFSET                 0x01AC
43440 +#define AR9_RA_2F_2C_REG_RA110_ACT_SHIFT                  0
43441 +#define AR9_RA_2F_2C_REG_RA110_ACT_SIZE                   2
43442 +/* -------------------------------------------------------------------------- */
43443 +/* Register: 'Protocol Filter 0' */
43444 +/* Bit: 'PFR3' */
43445 +/* Description: 'Value Compared with Protocol in IP Header' */
43446 +#define AR9_PRTCL_F0_REG_PFR3_OFFSET                      0x01B0
43447 +#define AR9_PRTCL_F0_REG_PFR3_SHIFT                       24
43448 +#define AR9_PRTCL_F0_REG_PFR3_SIZE                        8
43449 +/* Bit: 'PFR2' */
43450 +/* Description: 'Value Compared with Protocol in IP Header' */
43451 +#define AR9_PRTCL_F0_REG_PFR2_OFFSET                      0x01B0
43452 +#define AR9_PRTCL_F0_REG_PFR2_SHIFT                       16
43453 +#define AR9_PRTCL_F0_REG_PFR2_SIZE                        8
43454 +/* Bit: 'PFR1' */
43455 +/* Description: 'Value Compared with Protocol in IP Header' */
43456 +#define AR9_PRTCL_F0_REG_PFR1_OFFSET                      0x01B0
43457 +#define AR9_PRTCL_F0_REG_PFR1_SHIFT                       8
43458 +#define AR9_PRTCL_F0_REG_PFR1_SIZE                        8
43459 +/* Bit: 'PFR0' */
43460 +/* Description: 'Value Compared with Protocol in IP Header' */
43461 +#define AR9_PRTCL_F0_REG_PFR0_OFFSET                      0x01B0
43462 +#define AR9_PRTCL_F0_REG_PFR0_SHIFT                       0
43463 +#define AR9_PRTCL_F0_REG_PFR0_SIZE                        8
43464 +/* -------------------------------------------------------------------------- */
43465 +/* Register: 'Protocol Filter 1' */
43466 +/* Bit: 'PFR3' */
43467 +/* Description: 'Value Compared with Protocol in IP Header' */
43468 +#define AR9_PRTCL_F1_REG_PFR3_OFFSET                      0x01B4
43469 +#define AR9_PRTCL_F1_REG_PFR3_SHIFT                       24
43470 +#define AR9_PRTCL_F1_REG_PFR3_SIZE                        8
43471 +/* Bit: 'PFR2' */
43472 +/* Description: 'Value Compared with Protocol in IP Header' */
43473 +#define AR9_PRTCL_F1_REG_PFR2_OFFSET                      0x01B4
43474 +#define AR9_PRTCL_F1_REG_PFR2_SHIFT                       16
43475 +#define AR9_PRTCL_F1_REG_PFR2_SIZE                        8
43476 +/* Bit: 'PFR1' */
43477 +/* Description: 'Value Compared with Protocol in IP Header' */
43478 +#define AR9_PRTCL_F1_REG_PFR1_OFFSET                      0x01B4
43479 +#define AR9_PRTCL_F1_REG_PFR1_SHIFT                       8
43480 +#define AR9_PRTCL_F1_REG_PFR1_SIZE                        8
43481 +/* Bit: 'PFR0' */
43482 +/* Description: 'Value Compared with Protocol in IP Header' */
43483 +#define AR9_PRTCL_F1_REG_PFR0_OFFSET                      0x01B4
43484 +#define AR9_PRTCL_F1_REG_PFR0_SHIFT                       0
43485 +#define AR9_PRTCL_F1_REG_PFR0_SIZE                        8
43486 +/* -------------------------------------------------------------------------- */
43487 +#endif /* #ifndef _AR9_H */
43488 diff --git a/include/switch_api/Tantos3G.h b/include/switch_api/Tantos3G.h
43489 new file mode 100644
43490 index 0000000..04cb62f
43491 --- /dev/null
43492 +++ b/include/switch_api/Tantos3G.h
43493 @@ -0,0 +1,5882 @@
43494 +/******************************************************************************
43495 +
43496 +                              Copyright (c) 2010
43497 +                            Lantiq Deutschland GmbH
43498 +                     Am Campeon 3; 85579 Neubiberg, Germany
43499 +
43500 +  For licensing information, see the file 'LICENSE' in the root folder of
43501 +  this software module.
43502 +
43503 +******************************************************************************/
43504 +
43505 +#ifndef _TANTOS3G_H
43506 +#define _TANTOS3G_H
43507 +/* -------------------------------------------------------------------------- */
43508 +/* Register: 'Port 0 Status Register' */
43509 +/* Bit: 'P0FCS' */
43510 +/* Description: 'Port 0 Flow Control Status' */
43511 +#define TANTOS_3G_P0S_P0FCS_OFFSET                        0x00
43512 +#define TANTOS_3G_P0S_P0FCS_SHIFT                         4
43513 +#define TANTOS_3G_P0S_P0FCS_SIZE                          1
43514 +/* Bit: 'P0DS' */
43515 +/* Description: 'Port 0 Duplex Status' */
43516 +#define TANTOS_3G_P0S_P0DS_OFFSET                         0x00
43517 +#define TANTOS_3G_P0S_P0DS_SHIFT                          3
43518 +#define TANTOS_3G_P0S_P0DS_SIZE                           1
43519 +/* Bit: 'P0SHS' */
43520 +/* Description: 'Port 0 Speed High Status' */
43521 +#define TANTOS_3G_P0S_P0SHS_OFFSET                        0x00
43522 +#define TANTOS_3G_P0S_P0SHS_SHIFT                         2
43523 +#define TANTOS_3G_P0S_P0SHS_SIZE                          1
43524 +/* Bit: 'P0SS' */
43525 +/* Description: 'Port 0 Speed Status' */
43526 +#define TANTOS_3G_P0S_P0SS_OFFSET                         0x00
43527 +#define TANTOS_3G_P0S_P0SS_SHIFT                          1
43528 +#define TANTOS_3G_P0S_P0SS_SIZE                           1
43529 +/* Bit: 'P0LS' */
43530 +/* Description: 'Port 0 Link Status' */
43531 +#define TANTOS_3G_P0S_P0LS_OFFSET                         0x00
43532 +#define TANTOS_3G_P0S_P0LS_SHIFT                          0
43533 +#define TANTOS_3G_P0S_P0LS_SIZE                           1
43534 +/* -------------------------------------------------------------------------- */
43535 +/* Register: 'Port 1 Status Register' */
43536 +/* Bit: 'P1FCS' */
43537 +/* Description: 'Port 1 Flow Control Status' */
43538 +#define TANTOS_3G_P1S_P1FCS_OFFSET                        0x20
43539 +#define TANTOS_3G_P1S_P1FCS_SHIFT                         4
43540 +#define TANTOS_3G_P1S_P1FCS_SIZE                          1
43541 +/* Bit: 'P1DS' */
43542 +/* Description: 'Port 1 Duplex Status' */
43543 +#define TANTOS_3G_P1S_P1DS_OFFSET                         0x20
43544 +#define TANTOS_3G_P1S_P1DS_SHIFT                          3
43545 +#define TANTOS_3G_P1S_P1DS_SIZE                           1
43546 +/* Bit: 'P1SHS' */
43547 +/* Description: 'Port 1 Speed High Status' */
43548 +#define TANTOS_3G_P1S_P1SHS_OFFSET                        0x20
43549 +#define TANTOS_3G_P1S_P1SHS_SHIFT                         2
43550 +#define TANTOS_3G_P1S_P1SHS_SIZE                          1
43551 +/* Bit: 'P1SS' */
43552 +/* Description: 'Port 1 Speed Status' */
43553 +#define TANTOS_3G_P1S_P1SS_OFFSET                         0x20
43554 +#define TANTOS_3G_P1S_P1SS_SHIFT                          1
43555 +#define TANTOS_3G_P1S_P1SS_SIZE                           1
43556 +/* Bit: 'P1LS' */
43557 +/* Description: 'Port 1 Link Status' */
43558 +#define TANTOS_3G_P1S_P1LS_OFFSET                         0x20
43559 +#define TANTOS_3G_P1S_P1LS_SHIFT                          0
43560 +#define TANTOS_3G_P1S_P1LS_SIZE                           1
43561 +/* -------------------------------------------------------------------------- */
43562 +/* Register: 'Port 2 Status Register' */
43563 +/* Bit: 'P2FCS' */
43564 +/* Description: 'Port 2 Flow Control Status' */
43565 +#define TANTOS_3G_P2S_P2FCS_OFFSET                        0x40
43566 +#define TANTOS_3G_P2S_P2FCS_SHIFT                         4
43567 +#define TANTOS_3G_P2S_P2FCS_SIZE                          1
43568 +/* Bit: 'P2DS' */
43569 +/* Description: 'Port 2 Duplex Status' */
43570 +#define TANTOS_3G_P2S_P2DS_OFFSET                         0x40
43571 +#define TANTOS_3G_P2S_P2DS_SHIFT                          3
43572 +#define TANTOS_3G_P2S_P2DS_SIZE                           1
43573 +/* Bit: 'P2SHS' */
43574 +/* Description: 'Port 2 Speed High Status' */
43575 +#define TANTOS_3G_P2S_P2SHS_OFFSET                        0x40
43576 +#define TANTOS_3G_P2S_P2SHS_SHIFT                         2
43577 +#define TANTOS_3G_P2S_P2SHS_SIZE                          1
43578 +/* Bit: 'P2SS' */
43579 +/* Description: 'Port 2 Speed Status' */
43580 +#define TANTOS_3G_P2S_P2SS_OFFSET                         0x40
43581 +#define TANTOS_3G_P2S_P2SS_SHIFT                          1
43582 +#define TANTOS_3G_P2S_P2SS_SIZE                           1
43583 +/* Bit: 'P2LS' */
43584 +/* Description: 'Port 2 Link Status' */
43585 +#define TANTOS_3G_P2S_P2LS_OFFSET                         0x40
43586 +#define TANTOS_3G_P2S_P2LS_SHIFT                          0
43587 +#define TANTOS_3G_P2S_P2LS_SIZE                           1
43588 +/* -------------------------------------------------------------------------- */
43589 +/* Register: 'Port 3 Status Register' */
43590 +/* Bit: 'P3FCS' */
43591 +/* Description: 'Port 3 Flow Control Status' */
43592 +#define TANTOS_3G_P3S_P3FCS_OFFSET                        0x60
43593 +#define TANTOS_3G_P3S_P3FCS_SHIFT                         4
43594 +#define TANTOS_3G_P3S_P3FCS_SIZE                          1
43595 +/* Bit: 'P3DS' */
43596 +/* Description: 'Port 3 Duplex Status' */
43597 +#define TANTOS_3G_P3S_P3DS_OFFSET                         0x60
43598 +#define TANTOS_3G_P3S_P3DS_SHIFT                          3
43599 +#define TANTOS_3G_P3S_P3DS_SIZE                           1
43600 +/* Bit: 'P3SHS' */
43601 +/* Description: 'Port 3 Speed High Status' */
43602 +#define TANTOS_3G_P3S_P3SHS_OFFSET                        0x60
43603 +#define TANTOS_3G_P3S_P3SHS_SHIFT                         2
43604 +#define TANTOS_3G_P3S_P3SHS_SIZE                          1
43605 +/* Bit: 'P3SS' */
43606 +/* Description: 'Port 3 Speed Status' */
43607 +#define TANTOS_3G_P3S_P3SS_OFFSET                         0x60
43608 +#define TANTOS_3G_P3S_P3SS_SHIFT                          1
43609 +#define TANTOS_3G_P3S_P3SS_SIZE                           1
43610 +/* Bit: 'P3LS' */
43611 +/* Description: 'Port 3 Link Status' */
43612 +#define TANTOS_3G_P3S_P3LS_OFFSET                         0x60
43613 +#define TANTOS_3G_P3S_P3LS_SHIFT                          0
43614 +#define TANTOS_3G_P3S_P3LS_SIZE                           1
43615 +/* -------------------------------------------------------------------------- */
43616 +/* Register: 'Port 4 Status Register' */
43617 +/* Bit: 'P4FCS' */
43618 +/* Description: 'Port 4 Flow Control Status' */
43619 +#define TANTOS_3G_P4S_P4FCS_OFFSET                        0x80
43620 +#define TANTOS_3G_P4S_P4FCS_SHIFT                         4
43621 +#define TANTOS_3G_P4S_P4FCS_SIZE                          1
43622 +/* Bit: 'P4DS' */
43623 +/* Description: 'Port 4 Duplex Status' */
43624 +#define TANTOS_3G_P4S_P4DS_OFFSET                         0x80
43625 +#define TANTOS_3G_P4S_P4DS_SHIFT                          3
43626 +#define TANTOS_3G_P4S_P4DS_SIZE                           1
43627 +/* Bit: 'P4SHS' */
43628 +/* Description: 'Port 4 Speed High Status' */
43629 +#define TANTOS_3G_P4S_P4SHS_OFFSET                        0x80
43630 +#define TANTOS_3G_P4S_P4SHS_SHIFT                         2
43631 +#define TANTOS_3G_P4S_P4SHS_SIZE                          1
43632 +/* Bit: 'P4SS' */
43633 +/* Description: 'Port 4 Speed Status' */
43634 +#define TANTOS_3G_P4S_P4SS_OFFSET                         0x80
43635 +#define TANTOS_3G_P4S_P4SS_SHIFT                          1
43636 +#define TANTOS_3G_P4S_P4SS_SIZE                           1
43637 +/* Bit: 'P4LS' */
43638 +/* Description: 'Port 4 Link Status' */
43639 +#define TANTOS_3G_P4S_P4LS_OFFSET                         0x80
43640 +#define TANTOS_3G_P4S_P4LS_SHIFT                          0
43641 +#define TANTOS_3G_P4S_P4LS_SIZE                           1
43642 +/* -------------------------------------------------------------------------- */
43643 +/* Register: 'Port 5 Status Register' */
43644 +/* Bit: 'P5FCS' */
43645 +/* Description: 'Port 5 Flow Control Status' */
43646 +#define TANTOS_3G_P5S_P5FCS_OFFSET                        0xA0
43647 +#define TANTOS_3G_P5S_P5FCS_SHIFT                         4
43648 +#define TANTOS_3G_P5S_P5FCS_SIZE                          1
43649 +/* Bit: 'P5DS' */
43650 +/* Description: 'Port 5 Duplex Status' */
43651 +#define TANTOS_3G_P5S_P5DS_OFFSET                         0xA0
43652 +#define TANTOS_3G_P5S_P5DS_SHIFT                          3
43653 +#define TANTOS_3G_P5S_P5DS_SIZE                           1
43654 +/* Bit: 'P5SHS' */
43655 +/* Description: 'Port 5 Speed High Status' */
43656 +#define TANTOS_3G_P5S_P5SHS_OFFSET                        0xA0
43657 +#define TANTOS_3G_P5S_P5SHS_SHIFT                         2
43658 +#define TANTOS_3G_P5S_P5SHS_SIZE                          1
43659 +/* Bit: 'P5SS' */
43660 +/* Description: 'Port 5 Speed Status' */
43661 +#define TANTOS_3G_P5S_P5SS_OFFSET                         0xA0
43662 +#define TANTOS_3G_P5S_P5SS_SHIFT                          1
43663 +#define TANTOS_3G_P5S_P5SS_SIZE                           1
43664 +/* Bit: 'P5LS' */
43665 +/* Description: 'Port 5 Link Status' */
43666 +#define TANTOS_3G_P5S_P5LS_OFFSET                         0xA0
43667 +#define TANTOS_3G_P5S_P5LS_SHIFT                          0
43668 +#define TANTOS_3G_P5S_P5LS_SIZE                           1
43669 +/* -------------------------------------------------------------------------- */
43670 +/* Register: 'Port 6 Status Register' */
43671 +/* Bit: 'P6FCS' */
43672 +/* Description: 'Port 6 Flow Control Status' */
43673 +#define TANTOS_3G_P6S_P6FCS_OFFSET                        0xC0
43674 +#define TANTOS_3G_P6S_P6FCS_SHIFT                         4
43675 +#define TANTOS_3G_P6S_P6FCS_SIZE                          1
43676 +/* Bit: 'P6DS' */
43677 +/* Description: 'Port 6 Duplex Status' */
43678 +#define TANTOS_3G_P6S_P6DS_OFFSET                         0xC0
43679 +#define TANTOS_3G_P6S_P6DS_SHIFT                          3
43680 +#define TANTOS_3G_P6S_P6DS_SIZE                           1
43681 +/* Bit: 'P6SHS' */
43682 +/* Description: 'Port 6 Speed High Status' */
43683 +#define TANTOS_3G_P6S_P6SHS_OFFSET                        0xC0
43684 +#define TANTOS_3G_P6S_P6SHS_SHIFT                         2
43685 +#define TANTOS_3G_P6S_P6SHS_SIZE                          1
43686 +/* Bit: 'P6SS' */
43687 +/* Description: 'Port 6 Speed Status' */
43688 +#define TANTOS_3G_P6S_P6SS_OFFSET                         0xC0
43689 +#define TANTOS_3G_P6S_P6SS_SHIFT                          1
43690 +#define TANTOS_3G_P6S_P6SS_SIZE                           1
43691 +/* Bit: 'P6LS' */
43692 +/* Description: 'Port 6 Link Status' */
43693 +#define TANTOS_3G_P6S_P6LS_OFFSET                         0xC0
43694 +#define TANTOS_3G_P6S_P6LS_SHIFT                          0
43695 +#define TANTOS_3G_P6S_P6LS_SIZE                           1
43696 +/* -------------------------------------------------------------------------- */
43697 +/* Register: 'P0 Basic Control Register' */
43698 +/* Bit: 'SPS' */
43699 +/* Description: 'STP/RSTP port state' */
43700 +#define TANTOS_3G_P0BC_SPS_OFFSET                         0x01
43701 +#define TANTOS_3G_P0BC_SPS_SHIFT                          14
43702 +#define TANTOS_3G_P0BC_SPS_SIZE                           2
43703 +/* Bit: 'TCPE' */
43704 +/* Description: 'TCP/UDP PRIEN' */
43705 +#define TANTOS_3G_P0BC_TCPE_OFFSET                        0x01
43706 +#define TANTOS_3G_P0BC_TCPE_SHIFT                         13
43707 +#define TANTOS_3G_P0BC_TCPE_SIZE                          1
43708 +/* Bit: 'IPOVTU' */
43709 +/* Description: ' IP over TCP/UDP' */
43710 +#define TANTOS_3G_P0BC_IPOVTU_OFFSET                      0x01
43711 +#define TANTOS_3G_P0BC_IPOVTU_SHIFT                       12
43712 +#define TANTOS_3G_P0BC_IPOVTU_SIZE                        1
43713 +/* Bit: 'VPE' */
43714 +/* Description: 'VLAN Priority Enable' */
43715 +#define TANTOS_3G_P0BC_VPE_OFFSET                         0x01
43716 +#define TANTOS_3G_P0BC_VPE_SHIFT                          11
43717 +#define TANTOS_3G_P0BC_VPE_SIZE                           1
43718 +/* Bit: 'SPE' */
43719 +/* Description: 'Service Priority Enable' */
43720 +#define TANTOS_3G_P0BC_SPE_OFFSET                         0x01
43721 +#define TANTOS_3G_P0BC_SPE_SHIFT                          10
43722 +#define TANTOS_3G_P0BC_SPE_SIZE                           1
43723 +/* Bit: 'IPVLAN' */
43724 +/* Description: 'IP over VLAN PRI' */
43725 +#define TANTOS_3G_P0BC_IPVLAN_OFFSET                      0x01
43726 +#define TANTOS_3G_P0BC_IPVLAN_SHIFT                       9
43727 +#define TANTOS_3G_P0BC_IPVLAN_SIZE                        1
43728 +/* Bit: 'TPE' */
43729 +/* Description: 'Ether Type Priority Enable' */
43730 +#define TANTOS_3G_P0BC_TPE_OFFSET                         0x01
43731 +#define TANTOS_3G_P0BC_TPE_SHIFT                          8
43732 +#define TANTOS_3G_P0BC_TPE_SIZE                           1
43733 +/* Bit: 'FLP' */
43734 +/* Description: 'Force Link Up' */
43735 +#define TANTOS_3G_P0BC_FLP_OFFSET                         0x01
43736 +#define TANTOS_3G_P0BC_FLP_SHIFT                          2
43737 +#define TANTOS_3G_P0BC_FLP_SIZE                           1
43738 +/* Bit: 'FLD' */
43739 +/* Description: 'Force Link Down' */
43740 +#define TANTOS_3G_P0BC_FLD_OFFSET                         0x01
43741 +#define TANTOS_3G_P0BC_FLD_SHIFT                          1
43742 +#define TANTOS_3G_P0BC_FLD_SIZE                           1
43743 +/* Bit: 'RMWFQ' */
43744 +/* Description: 'Ratio Mode for WFQ' */
43745 +#define TANTOS_3G_P0BC_RMWFQ_OFFSET                       0x01
43746 +#define TANTOS_3G_P0BC_RMWFQ_SHIFT                        0
43747 +#define TANTOS_3G_P0BC_RMWFQ_SIZE                         1
43748 +/* -------------------------------------------------------------------------- */
43749 +/* Register: 'P1 Basic Control Register' */
43750 +/* Bit: 'SPS' */
43751 +/* Description: 'STP/RSTP port state' */
43752 +#define TANTOS_3G_P1BC_SPS_OFFSET                         0x21
43753 +#define TANTOS_3G_P1BC_SPS_SHIFT                          14
43754 +#define TANTOS_3G_P1BC_SPS_SIZE                           2
43755 +/* Bit: 'TCPE' */
43756 +/* Description: 'TCP/UDP PRIEN' */
43757 +#define TANTOS_3G_P1BC_TCPE_OFFSET                        0x21
43758 +#define TANTOS_3G_P1BC_TCPE_SHIFT                         13
43759 +#define TANTOS_3G_P1BC_TCPE_SIZE                          1
43760 +/* Bit: 'IPOVTU' */
43761 +/* Description: ' IP over TCP/UDP' */
43762 +#define TANTOS_3G_P1BC_IPOVTU_OFFSET                      0x21
43763 +#define TANTOS_3G_P1BC_IPOVTU_SHIFT                       12
43764 +#define TANTOS_3G_P1BC_IPOVTU_SIZE                        1
43765 +/* Bit: 'VPE' */
43766 +/* Description: 'VLAN Priority Enable' */
43767 +#define TANTOS_3G_P1BC_VPE_OFFSET                         0x21
43768 +#define TANTOS_3G_P1BC_VPE_SHIFT                          11
43769 +#define TANTOS_3G_P1BC_VPE_SIZE                           1
43770 +/* Bit: 'SPE' */
43771 +/* Description: 'Service Priority Enable' */
43772 +#define TANTOS_3G_P1BC_SPE_OFFSET                         0x21
43773 +#define TANTOS_3G_P1BC_SPE_SHIFT                          10
43774 +#define TANTOS_3G_P1BC_SPE_SIZE                           1
43775 +/* Bit: 'IPVLAN' */
43776 +/* Description: 'IP over VLAN PRI' */
43777 +#define TANTOS_3G_P1BC_IPVLAN_OFFSET                      0x21
43778 +#define TANTOS_3G_P1BC_IPVLAN_SHIFT                       9
43779 +#define TANTOS_3G_P1BC_IPVLAN_SIZE                        1
43780 +/* Bit: 'TPE' */
43781 +/* Description: 'Ether Type Priority Enable' */
43782 +#define TANTOS_3G_P1BC_TPE_OFFSET                         0x21
43783 +#define TANTOS_3G_P1BC_TPE_SHIFT                          8
43784 +#define TANTOS_3G_P1BC_TPE_SIZE                           1
43785 +/* Bit: 'FLP' */
43786 +/* Description: 'Force Link Up' */
43787 +#define TANTOS_3G_P1BC_FLP_OFFSET                         0x21
43788 +#define TANTOS_3G_P1BC_FLP_SHIFT                          2
43789 +#define TANTOS_3G_P1BC_FLP_SIZE                           1
43790 +/* Bit: 'FLD' */
43791 +/* Description: 'Force Link Down' */
43792 +#define TANTOS_3G_P1BC_FLD_OFFSET                         0x21
43793 +#define TANTOS_3G_P1BC_FLD_SHIFT                          1
43794 +#define TANTOS_3G_P1BC_FLD_SIZE                           1
43795 +/* Bit: 'RMWFQ' */
43796 +/* Description: 'Ratio Mode for WFQ' */
43797 +#define TANTOS_3G_P1BC_RMWFQ_OFFSET                       0x21
43798 +#define TANTOS_3G_P1BC_RMWFQ_SHIFT                        0
43799 +#define TANTOS_3G_P1BC_RMWFQ_SIZE                         1
43800 +/* -------------------------------------------------------------------------- */
43801 +/* Register: 'P2 Basic Control Register' */
43802 +/* Bit: 'SPS' */
43803 +/* Description: 'STP/RSTP port state' */
43804 +#define TANTOS_3G_P2BC_SPS_OFFSET                         0x41
43805 +#define TANTOS_3G_P2BC_SPS_SHIFT                          14
43806 +#define TANTOS_3G_P2BC_SPS_SIZE                           2
43807 +/* Bit: 'TCPE' */
43808 +/* Description: 'TCP/UDP PRIEN' */
43809 +#define TANTOS_3G_P2BC_TCPE_OFFSET                        0x41
43810 +#define TANTOS_3G_P2BC_TCPE_SHIFT                         13
43811 +#define TANTOS_3G_P2BC_TCPE_SIZE                          1
43812 +/* Bit: 'IPOVTU' */
43813 +/* Description: ' IP over TCP/UDP' */
43814 +#define TANTOS_3G_P2BC_IPOVTU_OFFSET                      0x41
43815 +#define TANTOS_3G_P2BC_IPOVTU_SHIFT                       12
43816 +#define TANTOS_3G_P2BC_IPOVTU_SIZE                        1
43817 +/* Bit: 'VPE' */
43818 +/* Description: 'VLAN Priority Enable' */
43819 +#define TANTOS_3G_P2BC_VPE_OFFSET                         0x41
43820 +#define TANTOS_3G_P2BC_VPE_SHIFT                          11
43821 +#define TANTOS_3G_P2BC_VPE_SIZE                           1
43822 +/* Bit: 'SPE' */
43823 +/* Description: 'Service Priority Enable' */
43824 +#define TANTOS_3G_P2BC_SPE_OFFSET                         0x41
43825 +#define TANTOS_3G_P2BC_SPE_SHIFT                          10
43826 +#define TANTOS_3G_P2BC_SPE_SIZE                           1
43827 +/* Bit: 'IPVLAN' */
43828 +/* Description: 'IP over VLAN PRI' */
43829 +#define TANTOS_3G_P2BC_IPVLAN_OFFSET                      0x41
43830 +#define TANTOS_3G_P2BC_IPVLAN_SHIFT                       9
43831 +#define TANTOS_3G_P2BC_IPVLAN_SIZE                        1
43832 +/* Bit: 'TPE' */
43833 +/* Description: 'Ether Type Priority Enable' */
43834 +#define TANTOS_3G_P2BC_TPE_OFFSET                         0x41
43835 +#define TANTOS_3G_P2BC_TPE_SHIFT                          8
43836 +#define TANTOS_3G_P2BC_TPE_SIZE                           1
43837 +/* Bit: 'FLP' */
43838 +/* Description: 'Force Link Up' */
43839 +#define TANTOS_3G_P2BC_FLP_OFFSET                         0x41
43840 +#define TANTOS_3G_P2BC_FLP_SHIFT                          2
43841 +#define TANTOS_3G_P2BC_FLP_SIZE                           1
43842 +/* Bit: 'FLD' */
43843 +/* Description: 'Force Link Down' */
43844 +#define TANTOS_3G_P2BC_FLD_OFFSET                         0x41
43845 +#define TANTOS_3G_P2BC_FLD_SHIFT                          1
43846 +#define TANTOS_3G_P2BC_FLD_SIZE                           1
43847 +/* Bit: 'RMWFQ' */
43848 +/* Description: 'Ratio Mode for WFQ' */
43849 +#define TANTOS_3G_P2BC_RMWFQ_OFFSET                       0x41
43850 +#define TANTOS_3G_P2BC_RMWFQ_SHIFT                        0
43851 +#define TANTOS_3G_P2BC_RMWFQ_SIZE                         1
43852 +/* -------------------------------------------------------------------------- */
43853 +/* Register: 'P3 Basic Control Register' */
43854 +/* Bit: 'SPS' */
43855 +/* Description: 'STP/RSTP port state' */
43856 +#define TANTOS_3G_P3BC_SPS_OFFSET                         0x61
43857 +#define TANTOS_3G_P3BC_SPS_SHIFT                          14
43858 +#define TANTOS_3G_P3BC_SPS_SIZE                           2
43859 +/* Bit: 'TCPE' */
43860 +/* Description: 'TCP/UDP PRIEN' */
43861 +#define TANTOS_3G_P3BC_TCPE_OFFSET                        0x61
43862 +#define TANTOS_3G_P3BC_TCPE_SHIFT                         13
43863 +#define TANTOS_3G_P3BC_TCPE_SIZE                          1
43864 +/* Bit: 'IPOVTU' */
43865 +/* Description: ' IP over TCP/UDP' */
43866 +#define TANTOS_3G_P3BC_IPOVTU_OFFSET                      0x61
43867 +#define TANTOS_3G_P3BC_IPOVTU_SHIFT                       12
43868 +#define TANTOS_3G_P3BC_IPOVTU_SIZE                        1
43869 +/* Bit: 'VPE' */
43870 +/* Description: 'VLAN Priority Enable' */
43871 +#define TANTOS_3G_P3BC_VPE_OFFSET                         0x61
43872 +#define TANTOS_3G_P3BC_VPE_SHIFT                          11
43873 +#define TANTOS_3G_P3BC_VPE_SIZE                           1
43874 +/* Bit: 'SPE' */
43875 +/* Description: 'Service Priority Enable' */
43876 +#define TANTOS_3G_P3BC_SPE_OFFSET                         0x61
43877 +#define TANTOS_3G_P3BC_SPE_SHIFT                          10
43878 +#define TANTOS_3G_P3BC_SPE_SIZE                           1
43879 +/* Bit: 'IPVLAN' */
43880 +/* Description: 'IP over VLAN PRI' */
43881 +#define TANTOS_3G_P3BC_IPVLAN_OFFSET                      0x61
43882 +#define TANTOS_3G_P3BC_IPVLAN_SHIFT                       9
43883 +#define TANTOS_3G_P3BC_IPVLAN_SIZE                        1
43884 +/* Bit: 'TPE' */
43885 +/* Description: 'Ether Type Priority Enable' */
43886 +#define TANTOS_3G_P3BC_TPE_OFFSET                         0x61
43887 +#define TANTOS_3G_P3BC_TPE_SHIFT                          8
43888 +#define TANTOS_3G_P3BC_TPE_SIZE                           1
43889 +/* Bit: 'FLP' */
43890 +/* Description: 'Force Link Up' */
43891 +#define TANTOS_3G_P3BC_FLP_OFFSET                         0x61
43892 +#define TANTOS_3G_P3BC_FLP_SHIFT                          2
43893 +#define TANTOS_3G_P3BC_FLP_SIZE                           1
43894 +/* Bit: 'FLD' */
43895 +/* Description: 'Force Link Down' */
43896 +#define TANTOS_3G_P3BC_FLD_OFFSET                         0x61
43897 +#define TANTOS_3G_P3BC_FLD_SHIFT                          1
43898 +#define TANTOS_3G_P3BC_FLD_SIZE                           1
43899 +/* Bit: 'RMWFQ' */
43900 +/* Description: 'Ratio Mode for WFQ' */
43901 +#define TANTOS_3G_P3BC_RMWFQ_OFFSET                       0x61
43902 +#define TANTOS_3G_P3BC_RMWFQ_SHIFT                        0
43903 +#define TANTOS_3G_P3BC_RMWFQ_SIZE                         1
43904 +/* -------------------------------------------------------------------------- */
43905 +/* Register: 'P4 Basic Control Register' */
43906 +/* Bit: 'SPS' */
43907 +/* Description: 'STP/RSTP port state' */
43908 +#define TANTOS_3G_P4BC_SPS_OFFSET                         0x81
43909 +#define TANTOS_3G_P4BC_SPS_SHIFT                          14
43910 +#define TANTOS_3G_P4BC_SPS_SIZE                           2
43911 +/* Bit: 'TCPE' */
43912 +/* Description: 'TCP/UDP PRIEN' */
43913 +#define TANTOS_3G_P4BC_TCPE_OFFSET                        0x81
43914 +#define TANTOS_3G_P4BC_TCPE_SHIFT                         13
43915 +#define TANTOS_3G_P4BC_TCPE_SIZE                          1
43916 +/* Bit: 'IPOVTU' */
43917 +/* Description: ' IP over TCP/UDP' */
43918 +#define TANTOS_3G_P4BC_IPOVTU_OFFSET                      0x81
43919 +#define TANTOS_3G_P4BC_IPOVTU_SHIFT                       12
43920 +#define TANTOS_3G_P4BC_IPOVTU_SIZE                        1
43921 +/* Bit: 'VPE' */
43922 +/* Description: 'VLAN Priority Enable' */
43923 +#define TANTOS_3G_P4BC_VPE_OFFSET                         0x81
43924 +#define TANTOS_3G_P4BC_VPE_SHIFT                          11
43925 +#define TANTOS_3G_P4BC_VPE_SIZE                           1
43926 +/* Bit: 'SPE' */
43927 +/* Description: 'Service Priority Enable' */
43928 +#define TANTOS_3G_P4BC_SPE_OFFSET                         0x81
43929 +#define TANTOS_3G_P4BC_SPE_SHIFT                          10
43930 +#define TANTOS_3G_P4BC_SPE_SIZE                           1
43931 +/* Bit: 'IPVLAN' */
43932 +/* Description: 'IP over VLAN PRI' */
43933 +#define TANTOS_3G_P4BC_IPVLAN_OFFSET                      0x81
43934 +#define TANTOS_3G_P4BC_IPVLAN_SHIFT                       9
43935 +#define TANTOS_3G_P4BC_IPVLAN_SIZE                        1
43936 +/* Bit: 'TPE' */
43937 +/* Description: 'Ether Type Priority Enable' */
43938 +#define TANTOS_3G_P4BC_TPE_OFFSET                         0x81
43939 +#define TANTOS_3G_P4BC_TPE_SHIFT                          8
43940 +#define TANTOS_3G_P4BC_TPE_SIZE                           1
43941 +/* Bit: 'FLP' */
43942 +/* Description: 'Force Link Up' */
43943 +#define TANTOS_3G_P4BC_FLP_OFFSET                         0x81
43944 +#define TANTOS_3G_P4BC_FLP_SHIFT                          2
43945 +#define TANTOS_3G_P4BC_FLP_SIZE                           1
43946 +/* Bit: 'FLD' */
43947 +/* Description: 'Force Link Down' */
43948 +#define TANTOS_3G_P4BC_FLD_OFFSET                         0x81
43949 +#define TANTOS_3G_P4BC_FLD_SHIFT                          1
43950 +#define TANTOS_3G_P4BC_FLD_SIZE                           1
43951 +/* Bit: 'RMWFQ' */
43952 +/* Description: 'Ratio Mode for WFQ' */
43953 +#define TANTOS_3G_P4BC_RMWFQ_OFFSET                       0x81
43954 +#define TANTOS_3G_P4BC_RMWFQ_SHIFT                        0
43955 +#define TANTOS_3G_P4BC_RMWFQ_SIZE                         1
43956 +/* -------------------------------------------------------------------------- */
43957 +/* Register: 'P5 Basic Control Register' */
43958 +/* Bit: 'SPS' */
43959 +/* Description: 'STP/RSTP port state' */
43960 +#define TANTOS_3G_P5BC_SPS_OFFSET                         0xA1
43961 +#define TANTOS_3G_P5BC_SPS_SHIFT                          14
43962 +#define TANTOS_3G_P5BC_SPS_SIZE                           2
43963 +/* Bit: 'TCPE' */
43964 +/* Description: 'TCP/UDP PRIEN' */
43965 +#define TANTOS_3G_P5BC_TCPE_OFFSET                        0xA1
43966 +#define TANTOS_3G_P5BC_TCPE_SHIFT                         13
43967 +#define TANTOS_3G_P5BC_TCPE_SIZE                          1
43968 +/* Bit: 'IPOVTU' */
43969 +/* Description: ' IP over TCP/UDP' */
43970 +#define TANTOS_3G_P5BC_IPOVTU_OFFSET                      0xA1
43971 +#define TANTOS_3G_P5BC_IPOVTU_SHIFT                       12
43972 +#define TANTOS_3G_P5BC_IPOVTU_SIZE                        1
43973 +/* Bit: 'VPE' */
43974 +/* Description: 'VLAN Priority Enable' */
43975 +#define TANTOS_3G_P5BC_VPE_OFFSET                         0xA1
43976 +#define TANTOS_3G_P5BC_VPE_SHIFT                          11
43977 +#define TANTOS_3G_P5BC_VPE_SIZE                           1
43978 +/* Bit: 'SPE' */
43979 +/* Description: 'Service Priority Enable' */
43980 +#define TANTOS_3G_P5BC_SPE_OFFSET                         0xA1
43981 +#define TANTOS_3G_P5BC_SPE_SHIFT                          10
43982 +#define TANTOS_3G_P5BC_SPE_SIZE                           1
43983 +/* Bit: 'IPVLAN' */
43984 +/* Description: 'IP over VLAN PRI' */
43985 +#define TANTOS_3G_P5BC_IPVLAN_OFFSET                      0xA1
43986 +#define TANTOS_3G_P5BC_IPVLAN_SHIFT                       9
43987 +#define TANTOS_3G_P5BC_IPVLAN_SIZE                        1
43988 +/* Bit: 'TPE' */
43989 +/* Description: 'Ether Type Priority Enable' */
43990 +#define TANTOS_3G_P5BC_TPE_OFFSET                         0xA1
43991 +#define TANTOS_3G_P5BC_TPE_SHIFT                          8
43992 +#define TANTOS_3G_P5BC_TPE_SIZE                           1
43993 +/* Bit: 'FLP' */
43994 +/* Description: 'Force Link Up' */
43995 +#define TANTOS_3G_P5BC_FLP_OFFSET                         0xA1
43996 +#define TANTOS_3G_P5BC_FLP_SHIFT                          2
43997 +#define TANTOS_3G_P5BC_FLP_SIZE                           1
43998 +/* Bit: 'FLD' */
43999 +/* Description: 'Force Link Down' */
44000 +#define TANTOS_3G_P5BC_FLD_OFFSET                         0xA1
44001 +#define TANTOS_3G_P5BC_FLD_SHIFT                          1
44002 +#define TANTOS_3G_P5BC_FLD_SIZE                           1
44003 +/* Bit: 'RMWFQ' */
44004 +/* Description: 'Ratio Mode for WFQ' */
44005 +#define TANTOS_3G_P5BC_RMWFQ_OFFSET                       0xA1
44006 +#define TANTOS_3G_P5BC_RMWFQ_SHIFT                        0
44007 +#define TANTOS_3G_P5BC_RMWFQ_SIZE                         1
44008 +/* -------------------------------------------------------------------------- */
44009 +/* Register: 'P6 Basic Control Register' */
44010 +/* Bit: 'SPS' */
44011 +/* Description: 'STP/RSTP port state' */
44012 +#define TANTOS_3G_P6BC_SPS_OFFSET                         0xC1
44013 +#define TANTOS_3G_P6BC_SPS_SHIFT                          14
44014 +#define TANTOS_3G_P6BC_SPS_SIZE                           2
44015 +/* Bit: 'TCPE' */
44016 +/* Description: 'TCP/UDP PRIEN' */
44017 +#define TANTOS_3G_P6BC_TCPE_OFFSET                        0xC1
44018 +#define TANTOS_3G_P6BC_TCPE_SHIFT                         13
44019 +#define TANTOS_3G_P6BC_TCPE_SIZE                          1
44020 +/* Bit: 'IPOVTU' */
44021 +/* Description: ' IP over TCP/UDP' */
44022 +#define TANTOS_3G_P6BC_IPOVTU_OFFSET                      0xC1
44023 +#define TANTOS_3G_P6BC_IPOVTU_SHIFT                       12
44024 +#define TANTOS_3G_P6BC_IPOVTU_SIZE                        1
44025 +/* Bit: 'VPE' */
44026 +/* Description: 'VLAN Priority Enable' */
44027 +#define TANTOS_3G_P6BC_VPE_OFFSET                         0xC1
44028 +#define TANTOS_3G_P6BC_VPE_SHIFT                          11
44029 +#define TANTOS_3G_P6BC_VPE_SIZE                           1
44030 +/* Bit: 'SPE' */
44031 +/* Description: 'Service Priority Enable' */
44032 +#define TANTOS_3G_P6BC_SPE_OFFSET                         0xC1
44033 +#define TANTOS_3G_P6BC_SPE_SHIFT                          10
44034 +#define TANTOS_3G_P6BC_SPE_SIZE                           1
44035 +/* Bit: 'IPVLAN' */
44036 +/* Description: 'IP over VLAN PRI' */
44037 +#define TANTOS_3G_P6BC_IPVLAN_OFFSET                      0xC1
44038 +#define TANTOS_3G_P6BC_IPVLAN_SHIFT                       9
44039 +#define TANTOS_3G_P6BC_IPVLAN_SIZE                        1
44040 +/* Bit: 'TPE' */
44041 +/* Description: 'Ether Type Priority Enable' */
44042 +#define TANTOS_3G_P6BC_TPE_OFFSET                         0xC1
44043 +#define TANTOS_3G_P6BC_TPE_SHIFT                          8
44044 +#define TANTOS_3G_P6BC_TPE_SIZE                           1
44045 +/* Bit: 'FLP' */
44046 +/* Description: 'Force Link Up' */
44047 +#define TANTOS_3G_P6BC_FLP_OFFSET                         0xC1
44048 +#define TANTOS_3G_P6BC_FLP_SHIFT                          2
44049 +#define TANTOS_3G_P6BC_FLP_SIZE                           1
44050 +/* Bit: 'FLD' */
44051 +/* Description: 'Force Link Down' */
44052 +#define TANTOS_3G_P6BC_FLD_OFFSET                         0xC1
44053 +#define TANTOS_3G_P6BC_FLD_SHIFT                          1
44054 +#define TANTOS_3G_P6BC_FLD_SIZE                           1
44055 +/* Bit: 'RMWFQ' */
44056 +/* Description: 'Ratio Mode for WFQ' */
44057 +#define TANTOS_3G_P6BC_RMWFQ_OFFSET                       0xC1
44058 +#define TANTOS_3G_P6BC_RMWFQ_SHIFT                        0
44059 +#define TANTOS_3G_P6BC_RMWFQ_SIZE                         1
44060 +/* -------------------------------------------------------------------------- */
44061 +/* Register: 'P0 Extended Control Register' */
44062 +/* Bit: 'AD' */
44063 +/* Description: 'Aging Disable' */
44064 +#define TANTOS_3G_P0EC_AD_OFFSET                          0x02
44065 +#define TANTOS_3G_P0EC_AD_SHIFT                           15
44066 +#define TANTOS_3G_P0EC_AD_SIZE                            1
44067 +/* Bit: 'LD' */
44068 +/* Description: 'Learning Disable' */
44069 +#define TANTOS_3G_P0EC_LD_OFFSET                          0x02
44070 +#define TANTOS_3G_P0EC_LD_SHIFT                           14
44071 +#define TANTOS_3G_P0EC_LD_SIZE                            1
44072 +/* Bit: 'IMTE' */
44073 +/* Description: 'IGMP/MLD Trap Enable' */
44074 +#define TANTOS_3G_P0EC_IMTE_OFFSET                        0x02
44075 +#define TANTOS_3G_P0EC_IMTE_SHIFT                         13
44076 +#define TANTOS_3G_P0EC_IMTE_SIZE                          1
44077 +/* Bit: 'MNA024' */
44078 +/* Description: 'Maximum Number of Addresses' */
44079 +#define TANTOS_3G_P0EC_MNA024_OFFSET                      0x02
44080 +#define TANTOS_3G_P0EC_MNA024_SHIFT                       8
44081 +#define TANTOS_3G_P0EC_MNA024_SIZE                        5
44082 +/* Bit: 'PPPOEP' */
44083 +/* Description: 'PPPOE Port Only' */
44084 +#define TANTOS_3G_P0EC_PPPOEP_OFFSET                      0x02
44085 +#define TANTOS_3G_P0EC_PPPOEP_SHIFT                       7
44086 +#define TANTOS_3G_P0EC_PPPOEP_SIZE                        1
44087 +/* Bit: 'PM' */
44088 +/* Description: 'PPPOE Manage' */
44089 +#define TANTOS_3G_P0EC_PM_OFFSET                          0x02
44090 +#define TANTOS_3G_P0EC_PM_SHIFT                           6
44091 +#define TANTOS_3G_P0EC_PM_SIZE                            1
44092 +/* Bit: 'IPMO' */
44093 +/* Description: 'Port Mirror Option' */
44094 +#define TANTOS_3G_P0EC_IPMO_OFFSET                        0x02
44095 +#define TANTOS_3G_P0EC_IPMO_SHIFT                         4
44096 +#define TANTOS_3G_P0EC_IPMO_SIZE                          2
44097 +/* Bit: 'PAS' */
44098 +/* Description: '802.1x Port Authorized state' */
44099 +#define TANTOS_3G_P0EC_PAS_OFFSET                         0x02
44100 +#define TANTOS_3G_P0EC_PAS_SHIFT                          2
44101 +#define TANTOS_3G_P0EC_PAS_SIZE                           2
44102 +/* Bit: 'IFNTE' */
44103 +/* Description: 'Input Force No TAG Enable' */
44104 +#define TANTOS_3G_P0EC_IFNTE_OFFSET                       0x02
44105 +#define TANTOS_3G_P0EC_IFNTE_SHIFT                        1
44106 +#define TANTOS_3G_P0EC_IFNTE_SIZE                         1
44107 +/* -------------------------------------------------------------------------- */
44108 +/* Register: 'P1 Extended Control Register' */
44109 +/* Bit: 'AD' */
44110 +/* Description: 'Aging Disable' */
44111 +#define TANTOS_3G_P1EC_AD_OFFSET                          0x22
44112 +#define TANTOS_3G_P1EC_AD_SHIFT                           15
44113 +#define TANTOS_3G_P1EC_AD_SIZE                            1
44114 +/* Bit: 'LD' */
44115 +/* Description: 'Learning Disable' */
44116 +#define TANTOS_3G_P1EC_LD_OFFSET                          0x22
44117 +#define TANTOS_3G_P1EC_LD_SHIFT                           14
44118 +#define TANTOS_3G_P1EC_LD_SIZE                            1
44119 +/* Bit: 'IMTE' */
44120 +/* Description: 'IGMP/MLD Trap Enable' */
44121 +#define TANTOS_3G_P1EC_IMTE_OFFSET                        0x22
44122 +#define TANTOS_3G_P1EC_IMTE_SHIFT                         13
44123 +#define TANTOS_3G_P1EC_IMTE_SIZE                          1
44124 +/* Bit: 'MNA024' */
44125 +/* Description: 'Maximum Number of Addresses' */
44126 +#define TANTOS_3G_P1EC_MNA024_OFFSET                      0x22
44127 +#define TANTOS_3G_P1EC_MNA024_SHIFT                       8
44128 +#define TANTOS_3G_P1EC_MNA024_SIZE                        5
44129 +/* Bit: 'PPPOEP' */
44130 +/* Description: 'PPPOE Port Only' */
44131 +#define TANTOS_3G_P1EC_PPPOEP_OFFSET                      0x22
44132 +#define TANTOS_3G_P1EC_PPPOEP_SHIFT                       7
44133 +#define TANTOS_3G_P1EC_PPPOEP_SIZE                        1
44134 +/* Bit: 'PM' */
44135 +/* Description: 'PPPOE Manage' */
44136 +#define TANTOS_3G_P1EC_PM_OFFSET                          0x22
44137 +#define TANTOS_3G_P1EC_PM_SHIFT                           6
44138 +#define TANTOS_3G_P1EC_PM_SIZE                            1
44139 +/* Bit: 'IPMO' */
44140 +/* Description: 'Port Mirror Option' */
44141 +#define TANTOS_3G_P1EC_IPMO_OFFSET                        0x22
44142 +#define TANTOS_3G_P1EC_IPMO_SHIFT                         4
44143 +#define TANTOS_3G_P1EC_IPMO_SIZE                          2
44144 +/* Bit: 'PAS' */
44145 +/* Description: '802.1x Port Authorized state' */
44146 +#define TANTOS_3G_P1EC_PAS_OFFSET                         0x22
44147 +#define TANTOS_3G_P1EC_PAS_SHIFT                          2
44148 +#define TANTOS_3G_P1EC_PAS_SIZE                           2
44149 +/* Bit: 'IFNTE' */
44150 +/* Description: 'Input Force No TAG Enable' */
44151 +#define TANTOS_3G_P1EC_IFNTE_OFFSET                       0x22
44152 +#define TANTOS_3G_P1EC_IFNTE_SHIFT                        1
44153 +#define TANTOS_3G_P1EC_IFNTE_SIZE                         1
44154 +/* -------------------------------------------------------------------------- */
44155 +/* Register: 'P2 Extended Control Register' */
44156 +/* Bit: 'AD' */
44157 +/* Description: 'Aging Disable' */
44158 +#define TANTOS_3G_P2EC_AD_OFFSET                          0x42
44159 +#define TANTOS_3G_P2EC_AD_SHIFT                           15
44160 +#define TANTOS_3G_P2EC_AD_SIZE                            1
44161 +/* Bit: 'LD' */
44162 +/* Description: 'Learning Disable' */
44163 +#define TANTOS_3G_P2EC_LD_OFFSET                          0x42
44164 +#define TANTOS_3G_P2EC_LD_SHIFT                           14
44165 +#define TANTOS_3G_P2EC_LD_SIZE                            1
44166 +/* Bit: 'IMTE' */
44167 +/* Description: 'IGMP/MLD Trap Enable' */
44168 +#define TANTOS_3G_P2EC_IMTE_OFFSET                        0x42
44169 +#define TANTOS_3G_P2EC_IMTE_SHIFT                         13
44170 +#define TANTOS_3G_P2EC_IMTE_SIZE                          1
44171 +/* Bit: 'MNA024' */
44172 +/* Description: 'Maximum Number of Addresses' */
44173 +#define TANTOS_3G_P2EC_MNA024_OFFSET                      0x42
44174 +#define TANTOS_3G_P2EC_MNA024_SHIFT                       8
44175 +#define TANTOS_3G_P2EC_MNA024_SIZE                        5
44176 +/* Bit: 'PPPOEP' */
44177 +/* Description: 'PPPOE Port Only' */
44178 +#define TANTOS_3G_P2EC_PPPOEP_OFFSET                      0x42
44179 +#define TANTOS_3G_P2EC_PPPOEP_SHIFT                       7
44180 +#define TANTOS_3G_P2EC_PPPOEP_SIZE                        1
44181 +/* Bit: 'PM' */
44182 +/* Description: 'PPPOE Manage' */
44183 +#define TANTOS_3G_P2EC_PM_OFFSET                          0x42
44184 +#define TANTOS_3G_P2EC_PM_SHIFT                           6
44185 +#define TANTOS_3G_P2EC_PM_SIZE                            1
44186 +/* Bit: 'IPMO' */
44187 +/* Description: 'Port Mirror Option' */
44188 +#define TANTOS_3G_P2EC_IPMO_OFFSET                        0x42
44189 +#define TANTOS_3G_P2EC_IPMO_SHIFT                         4
44190 +#define TANTOS_3G_P2EC_IPMO_SIZE                          2
44191 +/* Bit: 'PAS' */
44192 +/* Description: '802.1x Port Authorized state' */
44193 +#define TANTOS_3G_P2EC_PAS_OFFSET                         0x42
44194 +#define TANTOS_3G_P2EC_PAS_SHIFT                          2
44195 +#define TANTOS_3G_P2EC_PAS_SIZE                           2
44196 +/* Bit: 'IFNTE' */
44197 +/* Description: 'Input Force No TAG Enable' */
44198 +#define TANTOS_3G_P2EC_IFNTE_OFFSET                       0x42
44199 +#define TANTOS_3G_P2EC_IFNTE_SHIFT                        1
44200 +#define TANTOS_3G_P2EC_IFNTE_SIZE                         1
44201 +/* -------------------------------------------------------------------------- */
44202 +/* Register: 'P3 Extended Control Register' */
44203 +/* Bit: 'AD' */
44204 +/* Description: 'Aging Disable' */
44205 +#define TANTOS_3G_P3EC_AD_OFFSET                          0x62
44206 +#define TANTOS_3G_P3EC_AD_SHIFT                           15
44207 +#define TANTOS_3G_P3EC_AD_SIZE                            1
44208 +/* Bit: 'LD' */
44209 +/* Description: 'Learning Disable' */
44210 +#define TANTOS_3G_P3EC_LD_OFFSET                          0x62
44211 +#define TANTOS_3G_P3EC_LD_SHIFT                           14
44212 +#define TANTOS_3G_P3EC_LD_SIZE                            1
44213 +/* Bit: 'IMTE' */
44214 +/* Description: 'IGMP/MLD Trap Enable' */
44215 +#define TANTOS_3G_P3EC_IMTE_OFFSET                        0x62
44216 +#define TANTOS_3G_P3EC_IMTE_SHIFT                         13
44217 +#define TANTOS_3G_P3EC_IMTE_SIZE                          1
44218 +/* Bit: 'MNA024' */
44219 +/* Description: 'Maximum Number of Addresses' */
44220 +#define TANTOS_3G_P3EC_MNA024_OFFSET                      0x62
44221 +#define TANTOS_3G_P3EC_MNA024_SHIFT                       8
44222 +#define TANTOS_3G_P3EC_MNA024_SIZE                        5
44223 +/* Bit: 'PPPOEP' */
44224 +/* Description: 'PPPOE Port Only' */
44225 +#define TANTOS_3G_P3EC_PPPOEP_OFFSET                      0x62
44226 +#define TANTOS_3G_P3EC_PPPOEP_SHIFT                       7
44227 +#define TANTOS_3G_P3EC_PPPOEP_SIZE                        1
44228 +/* Bit: 'PM' */
44229 +/* Description: 'PPPOE Manage' */
44230 +#define TANTOS_3G_P3EC_PM_OFFSET                          0x62
44231 +#define TANTOS_3G_P3EC_PM_SHIFT                           6
44232 +#define TANTOS_3G_P3EC_PM_SIZE                            1
44233 +/* Bit: 'IPMO' */
44234 +/* Description: 'Port Mirror Option' */
44235 +#define TANTOS_3G_P3EC_IPMO_OFFSET                        0x62
44236 +#define TANTOS_3G_P3EC_IPMO_SHIFT                         4
44237 +#define TANTOS_3G_P3EC_IPMO_SIZE                          2
44238 +/* Bit: 'PAS' */
44239 +/* Description: '802.1x Port Authorized state' */
44240 +#define TANTOS_3G_P3EC_PAS_OFFSET                         0x62
44241 +#define TANTOS_3G_P3EC_PAS_SHIFT                          2
44242 +#define TANTOS_3G_P3EC_PAS_SIZE                           2
44243 +/* Bit: 'IFNTE' */
44244 +/* Description: 'Input Force No TAG Enable' */
44245 +#define TANTOS_3G_P3EC_IFNTE_OFFSET                       0x62
44246 +#define TANTOS_3G_P3EC_IFNTE_SHIFT                        1
44247 +#define TANTOS_3G_P3EC_IFNTE_SIZE                         1
44248 +/* -------------------------------------------------------------------------- */
44249 +/* Register: 'P4 Extended Control Register' */
44250 +/* Bit: 'AD' */
44251 +/* Description: 'Aging Disable' */
44252 +#define TANTOS_3G_P4EC_AD_OFFSET                          0x82
44253 +#define TANTOS_3G_P4EC_AD_SHIFT                           15
44254 +#define TANTOS_3G_P4EC_AD_SIZE                            1
44255 +/* Bit: 'LD' */
44256 +/* Description: 'Learning Disable' */
44257 +#define TANTOS_3G_P4EC_LD_OFFSET                          0x82
44258 +#define TANTOS_3G_P4EC_LD_SHIFT                           14
44259 +#define TANTOS_3G_P4EC_LD_SIZE                            1
44260 +/* Bit: 'IMTE' */
44261 +/* Description: 'IGMP/MLD Trap Enable' */
44262 +#define TANTOS_3G_P4EC_IMTE_OFFSET                        0x82
44263 +#define TANTOS_3G_P4EC_IMTE_SHIFT                         13
44264 +#define TANTOS_3G_P4EC_IMTE_SIZE                          1
44265 +/* Bit: 'MNA024' */
44266 +/* Description: 'Maximum Number of Addresses' */
44267 +#define TANTOS_3G_P4EC_MNA024_OFFSET                      0x82
44268 +#define TANTOS_3G_P4EC_MNA024_SHIFT                       8
44269 +#define TANTOS_3G_P4EC_MNA024_SIZE                        5
44270 +/* Bit: 'PPPOEP' */
44271 +/* Description: 'PPPOE Port Only' */
44272 +#define TANTOS_3G_P4EC_PPPOEP_OFFSET                      0x82
44273 +#define TANTOS_3G_P4EC_PPPOEP_SHIFT                       7
44274 +#define TANTOS_3G_P4EC_PPPOEP_SIZE                        1
44275 +/* Bit: 'PM' */
44276 +/* Description: 'PPPOE Manage' */
44277 +#define TANTOS_3G_P4EC_PM_OFFSET                          0x82
44278 +#define TANTOS_3G_P4EC_PM_SHIFT                           6
44279 +#define TANTOS_3G_P4EC_PM_SIZE                            1
44280 +/* Bit: 'IPMO' */
44281 +/* Description: 'Port Mirror Option' */
44282 +#define TANTOS_3G_P4EC_IPMO_OFFSET                        0x82
44283 +#define TANTOS_3G_P4EC_IPMO_SHIFT                         4
44284 +#define TANTOS_3G_P4EC_IPMO_SIZE                          2
44285 +/* Bit: 'PAS' */
44286 +/* Description: '802.1x Port Authorized state' */
44287 +#define TANTOS_3G_P4EC_PAS_OFFSET                         0x82
44288 +#define TANTOS_3G_P4EC_PAS_SHIFT                          2
44289 +#define TANTOS_3G_P4EC_PAS_SIZE                           2
44290 +/* Bit: 'IFNTE' */
44291 +/* Description: 'Input Force No TAG Enable' */
44292 +#define TANTOS_3G_P4EC_IFNTE_OFFSET                       0x82
44293 +#define TANTOS_3G_P4EC_IFNTE_SHIFT                        1
44294 +#define TANTOS_3G_P4EC_IFNTE_SIZE                         1
44295 +/* -------------------------------------------------------------------------- */
44296 +/* Register: 'P5 Extended Control Register' */
44297 +/* Bit: 'AD' */
44298 +/* Description: 'Aging Disable' */
44299 +#define TANTOS_3G_P5EC_AD_OFFSET                          0xA2
44300 +#define TANTOS_3G_P5EC_AD_SHIFT                           15
44301 +#define TANTOS_3G_P5EC_AD_SIZE                            1
44302 +/* Bit: 'LD' */
44303 +/* Description: 'Learning Disable' */
44304 +#define TANTOS_3G_P5EC_LD_OFFSET                          0xA2
44305 +#define TANTOS_3G_P5EC_LD_SHIFT                           14
44306 +#define TANTOS_3G_P5EC_LD_SIZE                            1
44307 +/* Bit: 'IMTE' */
44308 +/* Description: 'IGMP/MLD Trap Enable' */
44309 +#define TANTOS_3G_P5EC_IMTE_OFFSET                        0xA2
44310 +#define TANTOS_3G_P5EC_IMTE_SHIFT                         13
44311 +#define TANTOS_3G_P5EC_IMTE_SIZE                          1
44312 +/* Bit: 'MNA024' */
44313 +/* Description: 'Maximum Number of Addresses' */
44314 +#define TANTOS_3G_P5EC_MNA024_OFFSET                      0xA2
44315 +#define TANTOS_3G_P5EC_MNA024_SHIFT                       8
44316 +#define TANTOS_3G_P5EC_MNA024_SIZE                        5
44317 +/* Bit: 'PPPOEP' */
44318 +/* Description: 'PPPOE Port Only' */
44319 +#define TANTOS_3G_P5EC_PPPOEP_OFFSET                      0xA2
44320 +#define TANTOS_3G_P5EC_PPPOEP_SHIFT                       7
44321 +#define TANTOS_3G_P5EC_PPPOEP_SIZE                        1
44322 +/* Bit: 'PM' */
44323 +/* Description: 'PPPOE Manage' */
44324 +#define TANTOS_3G_P5EC_PM_OFFSET                          0xA2
44325 +#define TANTOS_3G_P5EC_PM_SHIFT                           6
44326 +#define TANTOS_3G_P5EC_PM_SIZE                            1
44327 +/* Bit: 'IPMO' */
44328 +/* Description: 'Port Mirror Option' */
44329 +#define TANTOS_3G_P5EC_IPMO_OFFSET                        0xA2
44330 +#define TANTOS_3G_P5EC_IPMO_SHIFT                         4
44331 +#define TANTOS_3G_P5EC_IPMO_SIZE                          2
44332 +/* Bit: 'PAS' */
44333 +/* Description: '802.1x Port Authorized state' */
44334 +#define TANTOS_3G_P5EC_PAS_OFFSET                         0xA2
44335 +#define TANTOS_3G_P5EC_PAS_SHIFT                          2
44336 +#define TANTOS_3G_P5EC_PAS_SIZE                           2
44337 +/* Bit: 'IFNTE' */
44338 +/* Description: 'Input Force No TAG Enable' */
44339 +#define TANTOS_3G_P5EC_IFNTE_OFFSET                       0xA2
44340 +#define TANTOS_3G_P5EC_IFNTE_SHIFT                        1
44341 +#define TANTOS_3G_P5EC_IFNTE_SIZE                         1
44342 +/* -------------------------------------------------------------------------- */
44343 +/* Register: 'P6 Extended Control Register' */
44344 +/* Bit: 'AD' */
44345 +/* Description: 'Aging Disable' */
44346 +#define TANTOS_3G_P6EC_AD_OFFSET                          0xC2
44347 +#define TANTOS_3G_P6EC_AD_SHIFT                           15
44348 +#define TANTOS_3G_P6EC_AD_SIZE                            1
44349 +/* Bit: 'LD' */
44350 +/* Description: 'Learning Disable' */
44351 +#define TANTOS_3G_P6EC_LD_OFFSET                          0xC2
44352 +#define TANTOS_3G_P6EC_LD_SHIFT                           14
44353 +#define TANTOS_3G_P6EC_LD_SIZE                            1
44354 +/* Bit: 'IMTE' */
44355 +/* Description: 'IGMP/MLD Trap Enable' */
44356 +#define TANTOS_3G_P6EC_IMTE_OFFSET                        0xC2
44357 +#define TANTOS_3G_P6EC_IMTE_SHIFT                         13
44358 +#define TANTOS_3G_P6EC_IMTE_SIZE                          1
44359 +/* Bit: 'MNA024' */
44360 +/* Description: 'Maximum Number of Addresses' */
44361 +#define TANTOS_3G_P6EC_MNA024_OFFSET                      0xC2
44362 +#define TANTOS_3G_P6EC_MNA024_SHIFT                       8
44363 +#define TANTOS_3G_P6EC_MNA024_SIZE                        5
44364 +/* Bit: 'PPPOEP' */
44365 +/* Description: 'PPPOE Port Only' */
44366 +#define TANTOS_3G_P6EC_PPPOEP_OFFSET                      0xC2
44367 +#define TANTOS_3G_P6EC_PPPOEP_SHIFT                       7
44368 +#define TANTOS_3G_P6EC_PPPOEP_SIZE                        1
44369 +/* Bit: 'PM' */
44370 +/* Description: 'PPPOE Manage' */
44371 +#define TANTOS_3G_P6EC_PM_OFFSET                          0xC2
44372 +#define TANTOS_3G_P6EC_PM_SHIFT                           6
44373 +#define TANTOS_3G_P6EC_PM_SIZE                            1
44374 +/* Bit: 'IPMO' */
44375 +/* Description: 'Port Mirror Option' */
44376 +#define TANTOS_3G_P6EC_IPMO_OFFSET                        0xC2
44377 +#define TANTOS_3G_P6EC_IPMO_SHIFT                         4
44378 +#define TANTOS_3G_P6EC_IPMO_SIZE                          2
44379 +/* Bit: 'PAS' */
44380 +/* Description: '802.1x Port Authorized state' */
44381 +#define TANTOS_3G_P6EC_PAS_OFFSET                         0xC2
44382 +#define TANTOS_3G_P6EC_PAS_SHIFT                          2
44383 +#define TANTOS_3G_P6EC_PAS_SIZE                           2
44384 +/* Bit: 'IFNTE' */
44385 +/* Description: 'Input Force No TAG Enable' */
44386 +#define TANTOS_3G_P6EC_IFNTE_OFFSET                       0xC2
44387 +#define TANTOS_3G_P6EC_IFNTE_SHIFT                        1
44388 +#define TANTOS_3G_P6EC_IFNTE_SIZE                         1
44389 +/* -------------------------------------------------------------------------- */
44390 +/* Register: 'Port 0 Port Base VLAN Map Register' */
44391 +/* Bit: 'DFID' */
44392 +/* Description: 'Default FID' */
44393 +#define TANTOS_3G_P0PBVM_DFID_OFFSET                      0x03
44394 +#define TANTOS_3G_P0PBVM_DFID_SHIFT                       14
44395 +#define TANTOS_3G_P0PBVM_DFID_SIZE                        2
44396 +/* Bit: 'TBVE' */
44397 +/* Description: 'Tagged Base VLAN Enable' */
44398 +#define TANTOS_3G_P0PBVM_TBVE_OFFSET                      0x03
44399 +#define TANTOS_3G_P0PBVM_TBVE_SHIFT                       13
44400 +#define TANTOS_3G_P0PBVM_TBVE_SIZE                        1
44401 +/* Bit: 'VC' */
44402 +/* Description: 'VID Check with the VID table' */
44403 +#define TANTOS_3G_P0PBVM_VC_OFFSET                        0x03
44404 +#define TANTOS_3G_P0PBVM_VC_SHIFT                         11
44405 +#define TANTOS_3G_P0PBVM_VC_SIZE                          1
44406 +/* Bit: 'VSD' */
44407 +/* Description: 'VLAN Security Disable' */
44408 +#define TANTOS_3G_P0PBVM_VSD_OFFSET                       0x03
44409 +#define TANTOS_3G_P0PBVM_VSD_SHIFT                        10
44410 +#define TANTOS_3G_P0PBVM_VSD_SIZE                         1
44411 +/* Bit: 'AOVTP' */
44412 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44413 +#define TANTOS_3G_P0PBVM_AOVTP_OFFSET                     0x03
44414 +#define TANTOS_3G_P0PBVM_AOVTP_SHIFT                      9
44415 +#define TANTOS_3G_P0PBVM_AOVTP_SIZE                       1
44416 +/* Bit: 'VMCE' */
44417 +/* Description: 'VLAN Member Check Enable' */
44418 +#define TANTOS_3G_P0PBVM_VMCE_OFFSET                      0x03
44419 +#define TANTOS_3G_P0PBVM_VMCE_SHIFT                       8
44420 +#define TANTOS_3G_P0PBVM_VMCE_SIZE                        1
44421 +/* Bit: 'BYPASS' */
44422 +/* Description: 'ByPass Mode for Output' */
44423 +#define TANTOS_3G_P0PBVM_BYPASS_OFFSET                    0x03
44424 +#define TANTOS_3G_P0PBVM_BYPASS_SHIFT                     7
44425 +#define TANTOS_3G_P0PBVM_BYPASS_SIZE                      1
44426 +/* Bit: 'DVPM' */
44427 +/* Description: 'Port Based VLAN Port Map' */
44428 +#define TANTOS_3G_P0PBVM_DVPM_OFFSET                      0x03
44429 +#define TANTOS_3G_P0PBVM_DVPM_SHIFT                       0
44430 +#define TANTOS_3G_P0PBVM_DVPM_SIZE                        7
44431 +/* -------------------------------------------------------------------------- */
44432 +/* Register: 'Port 1 Port Base VLAN Map Register' */
44433 +/* Bit: 'DFID' */
44434 +/* Description: 'Default FID' */
44435 +#define TANTOS_3G_P1PBVM_DFID_OFFSET                      0x23
44436 +#define TANTOS_3G_P1PBVM_DFID_SHIFT                       14
44437 +#define TANTOS_3G_P1PBVM_DFID_SIZE                        2
44438 +/* Bit: 'TBVE' */
44439 +/* Description: 'Tagged Base VLAN Enable' */
44440 +#define TANTOS_3G_P1PBVM_TBVE_OFFSET                      0x23
44441 +#define TANTOS_3G_P1PBVM_TBVE_SHIFT                       13
44442 +#define TANTOS_3G_P1PBVM_TBVE_SIZE                        1
44443 +/* Bit: 'VC' */
44444 +/* Description: 'VID Check with the VID table' */
44445 +#define TANTOS_3G_P1PBVM_VC_OFFSET                        0x23
44446 +#define TANTOS_3G_P1PBVM_VC_SHIFT                         11
44447 +#define TANTOS_3G_P1PBVM_VC_SIZE                          1
44448 +/* Bit: 'VSD' */
44449 +/* Description: 'VLAN Security Disable' */
44450 +#define TANTOS_3G_P1PBVM_VSD_OFFSET                       0x23
44451 +#define TANTOS_3G_P1PBVM_VSD_SHIFT                        10
44452 +#define TANTOS_3G_P1PBVM_VSD_SIZE                         1
44453 +/* Bit: 'AOVTP' */
44454 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44455 +#define TANTOS_3G_P1PBVM_AOVTP_OFFSET                     0x23
44456 +#define TANTOS_3G_P1PBVM_AOVTP_SHIFT                      9
44457 +#define TANTOS_3G_P1PBVM_AOVTP_SIZE                       1
44458 +/* Bit: 'VMCE' */
44459 +/* Description: 'VLAN Member Check Enable' */
44460 +#define TANTOS_3G_P1PBVM_VMCE_OFFSET                      0x23
44461 +#define TANTOS_3G_P1PBVM_VMCE_SHIFT                       8
44462 +#define TANTOS_3G_P1PBVM_VMCE_SIZE                        1
44463 +/* Bit: 'BYPASS' */
44464 +/* Description: 'ByPass Mode for Output' */
44465 +#define TANTOS_3G_P1PBVM_BYPASS_OFFSET                    0x23
44466 +#define TANTOS_3G_P1PBVM_BYPASS_SHIFT                     7
44467 +#define TANTOS_3G_P1PBVM_BYPASS_SIZE                      1
44468 +/* Bit: 'DVPM' */
44469 +/* Description: 'Port Based VLAN Port Map' */
44470 +#define TANTOS_3G_P1PBVM_DVPM_OFFSET                      0x23
44471 +#define TANTOS_3G_P1PBVM_DVPM_SHIFT                       0
44472 +#define TANTOS_3G_P1PBVM_DVPM_SIZE                        7
44473 +/* -------------------------------------------------------------------------- */
44474 +/* Register: 'Port 2 Port Base VLAN Map Register' */
44475 +/* Bit: 'DFID' */
44476 +/* Description: 'Default FID' */
44477 +#define TANTOS_3G_P2PBVM_DFID_OFFSET                      0x43
44478 +#define TANTOS_3G_P2PBVM_DFID_SHIFT                       14
44479 +#define TANTOS_3G_P2PBVM_DFID_SIZE                        2
44480 +/* Bit: 'TBVE' */
44481 +/* Description: 'Tagged Base VLAN Enable' */
44482 +#define TANTOS_3G_P2PBVM_TBVE_OFFSET                      0x43
44483 +#define TANTOS_3G_P2PBVM_TBVE_SHIFT                       13
44484 +#define TANTOS_3G_P2PBVM_TBVE_SIZE                        1
44485 +/* Bit: 'VC' */
44486 +/* Description: 'VID Check with the VID table' */
44487 +#define TANTOS_3G_P2PBVM_VC_OFFSET                        0x43
44488 +#define TANTOS_3G_P2PBVM_VC_SHIFT                         11
44489 +#define TANTOS_3G_P2PBVM_VC_SIZE                          1
44490 +/* Bit: 'VSD' */
44491 +/* Description: 'VLAN Security Disable' */
44492 +#define TANTOS_3G_P2PBVM_VSD_OFFSET                       0x43
44493 +#define TANTOS_3G_P2PBVM_VSD_SHIFT                        10
44494 +#define TANTOS_3G_P2PBVM_VSD_SIZE                         1
44495 +/* Bit: 'AOVTP' */
44496 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44497 +#define TANTOS_3G_P2PBVM_AOVTP_OFFSET                     0x43
44498 +#define TANTOS_3G_P2PBVM_AOVTP_SHIFT                      9
44499 +#define TANTOS_3G_P2PBVM_AOVTP_SIZE                       1
44500 +/* Bit: 'VMCE' */
44501 +/* Description: 'VLAN Member Check Enable' */
44502 +#define TANTOS_3G_P2PBVM_VMCE_OFFSET                      0x43
44503 +#define TANTOS_3G_P2PBVM_VMCE_SHIFT                       8
44504 +#define TANTOS_3G_P2PBVM_VMCE_SIZE                        1
44505 +/* Bit: 'BYPASS' */
44506 +/* Description: 'ByPass Mode for Output' */
44507 +#define TANTOS_3G_P2PBVM_BYPASS_OFFSET                    0x43
44508 +#define TANTOS_3G_P2PBVM_BYPASS_SHIFT                     7
44509 +#define TANTOS_3G_P2PBVM_BYPASS_SIZE                      1
44510 +/* Bit: 'DVPM' */
44511 +/* Description: 'Port Based VLAN Port Map' */
44512 +#define TANTOS_3G_P2PBVM_DVPM_OFFSET                      0x43
44513 +#define TANTOS_3G_P2PBVM_DVPM_SHIFT                       0
44514 +#define TANTOS_3G_P2PBVM_DVPM_SIZE                        7
44515 +/* -------------------------------------------------------------------------- */
44516 +/* Register: 'Port 3 Port Base VLAN Map Register' */
44517 +/* Bit: 'DFID' */
44518 +/* Description: 'Default FID' */
44519 +#define TANTOS_3G_P3PBVM_DFID_OFFSET                      0x63
44520 +#define TANTOS_3G_P3PBVM_DFID_SHIFT                       14
44521 +#define TANTOS_3G_P3PBVM_DFID_SIZE                        2
44522 +/* Bit: 'TBVE' */
44523 +/* Description: 'Tagged Base VLAN Enable' */
44524 +#define TANTOS_3G_P3PBVM_TBVE_OFFSET                      0x63
44525 +#define TANTOS_3G_P3PBVM_TBVE_SHIFT                       13
44526 +#define TANTOS_3G_P3PBVM_TBVE_SIZE                        1
44527 +/* Bit: 'VC' */
44528 +/* Description: 'VID Check with the VID table' */
44529 +#define TANTOS_3G_P3PBVM_VC_OFFSET                        0x63
44530 +#define TANTOS_3G_P3PBVM_VC_SHIFT                         11
44531 +#define TANTOS_3G_P3PBVM_VC_SIZE                          1
44532 +/* Bit: 'VSD' */
44533 +/* Description: 'VLAN Security Disable' */
44534 +#define TANTOS_3G_P3PBVM_VSD_OFFSET                       0x63
44535 +#define TANTOS_3G_P3PBVM_VSD_SHIFT                        10
44536 +#define TANTOS_3G_P3PBVM_VSD_SIZE                         1
44537 +/* Bit: 'AOVTP' */
44538 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44539 +#define TANTOS_3G_P3PBVM_AOVTP_OFFSET                     0x63
44540 +#define TANTOS_3G_P3PBVM_AOVTP_SHIFT                      9
44541 +#define TANTOS_3G_P3PBVM_AOVTP_SIZE                       1
44542 +/* Bit: 'VMCE' */
44543 +/* Description: 'VLAN Member Check Enable' */
44544 +#define TANTOS_3G_P3PBVM_VMCE_OFFSET                      0x63
44545 +#define TANTOS_3G_P3PBVM_VMCE_SHIFT                       8
44546 +#define TANTOS_3G_P3PBVM_VMCE_SIZE                        1
44547 +/* Bit: 'BYPASS' */
44548 +/* Description: 'ByPass Mode for Output' */
44549 +#define TANTOS_3G_P3PBVM_BYPASS_OFFSET                    0x63
44550 +#define TANTOS_3G_P3PBVM_BYPASS_SHIFT                     7
44551 +#define TANTOS_3G_P3PBVM_BYPASS_SIZE                      1
44552 +/* Bit: 'DVPM' */
44553 +/* Description: 'Port Based VLAN Port Map' */
44554 +#define TANTOS_3G_P3PBVM_DVPM_OFFSET                      0x63
44555 +#define TANTOS_3G_P3PBVM_DVPM_SHIFT                       0
44556 +#define TANTOS_3G_P3PBVM_DVPM_SIZE                        7
44557 +/* -------------------------------------------------------------------------- */
44558 +/* Register: 'Port 4 Port Base VLAN Map Register' */
44559 +/* Bit: 'DFID' */
44560 +/* Description: 'Default FID' */
44561 +#define TANTOS_3G_P4PBVM_DFID_OFFSET                      0x83
44562 +#define TANTOS_3G_P4PBVM_DFID_SHIFT                       14
44563 +#define TANTOS_3G_P4PBVM_DFID_SIZE                        2
44564 +/* Bit: 'TBVE' */
44565 +/* Description: 'Tagged Base VLAN Enable' */
44566 +#define TANTOS_3G_P4PBVM_TBVE_OFFSET                      0x83
44567 +#define TANTOS_3G_P4PBVM_TBVE_SHIFT                       13
44568 +#define TANTOS_3G_P4PBVM_TBVE_SIZE                        1
44569 +/* Bit: 'VC' */
44570 +/* Description: 'VID Check with the VID table' */
44571 +#define TANTOS_3G_P4PBVM_VC_OFFSET                        0x83
44572 +#define TANTOS_3G_P4PBVM_VC_SHIFT                         11
44573 +#define TANTOS_3G_P4PBVM_VC_SIZE                          1
44574 +/* Bit: 'VSD' */
44575 +/* Description: 'VLAN Security Disable' */
44576 +#define TANTOS_3G_P4PBVM_VSD_OFFSET                       0x83
44577 +#define TANTOS_3G_P4PBVM_VSD_SHIFT                        10
44578 +#define TANTOS_3G_P4PBVM_VSD_SIZE                         1
44579 +/* Bit: 'AOVTP' */
44580 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44581 +#define TANTOS_3G_P4PBVM_AOVTP_OFFSET                     0x83
44582 +#define TANTOS_3G_P4PBVM_AOVTP_SHIFT                      9
44583 +#define TANTOS_3G_P4PBVM_AOVTP_SIZE                       1
44584 +/* Bit: 'VMCE' */
44585 +/* Description: 'VLAN Member Check Enable' */
44586 +#define TANTOS_3G_P4PBVM_VMCE_OFFSET                      0x83
44587 +#define TANTOS_3G_P4PBVM_VMCE_SHIFT                       8
44588 +#define TANTOS_3G_P4PBVM_VMCE_SIZE                        1
44589 +/* Bit: 'BYPASS' */
44590 +/* Description: 'ByPass Mode for Output' */
44591 +#define TANTOS_3G_P4PBVM_BYPASS_OFFSET                    0x83
44592 +#define TANTOS_3G_P4PBVM_BYPASS_SHIFT                     7
44593 +#define TANTOS_3G_P4PBVM_BYPASS_SIZE                      1
44594 +/* Bit: 'DVPM' */
44595 +/* Description: 'Port Based VLAN Port Map' */
44596 +#define TANTOS_3G_P4PBVM_DVPM_OFFSET                      0x83
44597 +#define TANTOS_3G_P4PBVM_DVPM_SHIFT                       0
44598 +#define TANTOS_3G_P4PBVM_DVPM_SIZE                        7
44599 +/* -------------------------------------------------------------------------- */
44600 +/* Register: 'Port 5 Port Base VLAN Map Register' */
44601 +/* Bit: 'DFID' */
44602 +/* Description: 'Default FID' */
44603 +#define TANTOS_3G_P5PBVM_DFID_OFFSET                      0xA3
44604 +#define TANTOS_3G_P5PBVM_DFID_SHIFT                       14
44605 +#define TANTOS_3G_P5PBVM_DFID_SIZE                        2
44606 +/* Bit: 'TBVE' */
44607 +/* Description: 'Tagged Base VLAN Enable' */
44608 +#define TANTOS_3G_P5PBVM_TBVE_OFFSET                      0xA3
44609 +#define TANTOS_3G_P5PBVM_TBVE_SHIFT                       13
44610 +#define TANTOS_3G_P5PBVM_TBVE_SIZE                        1
44611 +/* Bit: 'VC' */
44612 +/* Description: 'VID Check with the VID table' */
44613 +#define TANTOS_3G_P5PBVM_VC_OFFSET                        0xA3
44614 +#define TANTOS_3G_P5PBVM_VC_SHIFT                         11
44615 +#define TANTOS_3G_P5PBVM_VC_SIZE                          1
44616 +/* Bit: 'VSD' */
44617 +/* Description: 'VLAN Security Disable' */
44618 +#define TANTOS_3G_P5PBVM_VSD_OFFSET                       0xA3
44619 +#define TANTOS_3G_P5PBVM_VSD_SHIFT                        10
44620 +#define TANTOS_3G_P5PBVM_VSD_SIZE                         1
44621 +/* Bit: 'AOVTP' */
44622 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44623 +#define TANTOS_3G_P5PBVM_AOVTP_OFFSET                     0xA3
44624 +#define TANTOS_3G_P5PBVM_AOVTP_SHIFT                      9
44625 +#define TANTOS_3G_P5PBVM_AOVTP_SIZE                       1
44626 +/* Bit: 'VMCE' */
44627 +/* Description: 'VLAN Member Check Enable' */
44628 +#define TANTOS_3G_P5PBVM_VMCE_OFFSET                      0xA3
44629 +#define TANTOS_3G_P5PBVM_VMCE_SHIFT                       8
44630 +#define TANTOS_3G_P5PBVM_VMCE_SIZE                        1
44631 +/* Bit: 'BYPASS' */
44632 +/* Description: 'ByPass Mode for Output' */
44633 +#define TANTOS_3G_P5PBVM_BYPASS_OFFSET                    0xA3
44634 +#define TANTOS_3G_P5PBVM_BYPASS_SHIFT                     7
44635 +#define TANTOS_3G_P5PBVM_BYPASS_SIZE                      1
44636 +/* Bit: 'DVPM' */
44637 +/* Description: 'Port Based VLAN Port Map' */
44638 +#define TANTOS_3G_P5PBVM_DVPM_OFFSET                      0xA3
44639 +#define TANTOS_3G_P5PBVM_DVPM_SHIFT                       0
44640 +#define TANTOS_3G_P5PBVM_DVPM_SIZE                        7
44641 +/* -------------------------------------------------------------------------- */
44642 +/* Register: 'Port 6 Port Base VLAN Map Register' */
44643 +/* Bit: 'DFID' */
44644 +/* Description: 'Default FID' */
44645 +#define TANTOS_3G_P6PBVM_DFID_OFFSET                      0xC3
44646 +#define TANTOS_3G_P6PBVM_DFID_SHIFT                       14
44647 +#define TANTOS_3G_P6PBVM_DFID_SIZE                        2
44648 +/* Bit: 'TBVE' */
44649 +/* Description: 'Tagged Base VLAN Enable' */
44650 +#define TANTOS_3G_P6PBVM_TBVE_OFFSET                      0xC3
44651 +#define TANTOS_3G_P6PBVM_TBVE_SHIFT                       13
44652 +#define TANTOS_3G_P6PBVM_TBVE_SIZE                        1
44653 +/* Bit: 'VC' */
44654 +/* Description: 'VID Check with the VID table' */
44655 +#define TANTOS_3G_P6PBVM_VC_OFFSET                        0xC3
44656 +#define TANTOS_3G_P6PBVM_VC_SHIFT                         11
44657 +#define TANTOS_3G_P6PBVM_VC_SIZE                          1
44658 +/* Bit: 'VSD' */
44659 +/* Description: 'VLAN Security Disable' */
44660 +#define TANTOS_3G_P6PBVM_VSD_OFFSET                       0xC3
44661 +#define TANTOS_3G_P6PBVM_VSD_SHIFT                        10
44662 +#define TANTOS_3G_P6PBVM_VSD_SIZE                         1
44663 +/* Bit: 'AOVTP' */
44664 +/* Description: 'Admit Only VLAN_Tagged Packet' */
44665 +#define TANTOS_3G_P6PBVM_AOVTP_OFFSET                     0xC3
44666 +#define TANTOS_3G_P6PBVM_AOVTP_SHIFT                      9
44667 +#define TANTOS_3G_P6PBVM_AOVTP_SIZE                       1
44668 +/* Bit: 'VMCE' */
44669 +/* Description: 'VLAN Member Check Enable' */
44670 +#define TANTOS_3G_P6PBVM_VMCE_OFFSET                      0xC3
44671 +#define TANTOS_3G_P6PBVM_VMCE_SHIFT                       8
44672 +#define TANTOS_3G_P6PBVM_VMCE_SIZE                        1
44673 +/* Bit: 'BYPASS' */
44674 +/* Description: 'ByPass Mode for Output' */
44675 +#define TANTOS_3G_P6PBVM_BYPASS_OFFSET                    0xC3
44676 +#define TANTOS_3G_P6PBVM_BYPASS_SHIFT                     7
44677 +#define TANTOS_3G_P6PBVM_BYPASS_SIZE                      1
44678 +/* Bit: 'DVPM' */
44679 +/* Description: 'Port Based VLAN Port Map' */
44680 +#define TANTOS_3G_P6PBVM_DVPM_OFFSET                      0xC3
44681 +#define TANTOS_3G_P6PBVM_DVPM_SHIFT                       0
44682 +#define TANTOS_3G_P6PBVM_DVPM_SIZE                        7
44683 +/* -------------------------------------------------------------------------- */
44684 +/* Register: 'Port 0 Default VLAN ID & Priority Register' */
44685 +/* Bit: 'PP' */
44686 +/* Description: 'Port Priority' */
44687 +#define TANTOS_3G_P0DVID_PP_OFFSET                        0x04
44688 +#define TANTOS_3G_P0DVID_PP_SHIFT                         14
44689 +#define TANTOS_3G_P0DVID_PP_SIZE                          2
44690 +/* Bit: 'PPE' */
44691 +/* Description: 'Port Priority Enable' */
44692 +#define TANTOS_3G_P0DVID_PPE_OFFSET                       0x04
44693 +#define TANTOS_3G_P0DVID_PPE_SHIFT                        13
44694 +#define TANTOS_3G_P0DVID_PPE_SIZE                         1
44695 +/* Bit: 'PVTAGMP' */
44696 +/* Description: 'Portbase VLAN tag member for Port 0' */
44697 +#define TANTOS_3G_P0DVID_PVTAGMP_OFFSET                   0x04
44698 +#define TANTOS_3G_P0DVID_PVTAGMP_SHIFT                    12
44699 +#define TANTOS_3G_P0DVID_PVTAGMP_SIZE                     1
44700 +/* Bit: 'PVID' */
44701 +/* Description: 'PVID' */
44702 +#define TANTOS_3G_P0DVID_PVID_OFFSET                      0x04
44703 +#define TANTOS_3G_P0DVID_PVID_SHIFT                       0
44704 +#define TANTOS_3G_P0DVID_PVID_SIZE                        12
44705 +/* -------------------------------------------------------------------------- */
44706 +/* Register: 'Port 1 Default VLAN ID & Priority Register' */
44707 +/* Bit: 'PP' */
44708 +/* Description: 'Port Priority' */
44709 +#define TANTOS_3G_P1DVID_PP_OFFSET                        0x24
44710 +#define TANTOS_3G_P1DVID_PP_SHIFT                         14
44711 +#define TANTOS_3G_P1DVID_PP_SIZE                          2
44712 +/* Bit: 'PPE' */
44713 +/* Description: 'Port Priority Enable' */
44714 +#define TANTOS_3G_P1DVID_PPE_OFFSET                       0x24
44715 +#define TANTOS_3G_P1DVID_PPE_SHIFT                        13
44716 +#define TANTOS_3G_P1DVID_PPE_SIZE                         1
44717 +/* Bit: 'PVTAGMP' */
44718 +/* Description: 'Portbase VLAN tag member for Port 0' */
44719 +#define TANTOS_3G_P1DVID_PVTAGMP_OFFSET                   0x24
44720 +#define TANTOS_3G_P1DVID_PVTAGMP_SHIFT                    12
44721 +#define TANTOS_3G_P1DVID_PVTAGMP_SIZE                     1
44722 +/* Bit: 'PVID' */
44723 +/* Description: 'PVID' */
44724 +#define TANTOS_3G_P1DVID_PVID_OFFSET                      0x24
44725 +#define TANTOS_3G_P1DVID_PVID_SHIFT                       0
44726 +#define TANTOS_3G_P1DVID_PVID_SIZE                        12
44727 +/* -------------------------------------------------------------------------- */
44728 +/* Register: 'Port 2 Default VLAN ID & Priority Register' */
44729 +/* Bit: 'PP' */
44730 +/* Description: 'Port Priority' */
44731 +#define TANTOS_3G_P2DVID_PP_OFFSET                        0x44
44732 +#define TANTOS_3G_P2DVID_PP_SHIFT                         14
44733 +#define TANTOS_3G_P2DVID_PP_SIZE                          2
44734 +/* Bit: 'PPE' */
44735 +/* Description: 'Port Priority Enable' */
44736 +#define TANTOS_3G_P2DVID_PPE_OFFSET                       0x44
44737 +#define TANTOS_3G_P2DVID_PPE_SHIFT                        13
44738 +#define TANTOS_3G_P2DVID_PPE_SIZE                         1
44739 +/* Bit: 'PVTAGMP' */
44740 +/* Description: 'Portbase VLAN tag member for Port 0' */
44741 +#define TANTOS_3G_P2DVID_PVTAGMP_OFFSET                   0x44
44742 +#define TANTOS_3G_P2DVID_PVTAGMP_SHIFT                    12
44743 +#define TANTOS_3G_P2DVID_PVTAGMP_SIZE                     1
44744 +/* Bit: 'PVID' */
44745 +/* Description: 'PVID' */
44746 +#define TANTOS_3G_P2DVID_PVID_OFFSET                      0x44
44747 +#define TANTOS_3G_P2DVID_PVID_SHIFT                       0
44748 +#define TANTOS_3G_P2DVID_PVID_SIZE                        12
44749 +/* -------------------------------------------------------------------------- */
44750 +/* Register: 'Port 3 Default VLAN ID & Priority Register' */
44751 +/* Bit: 'PP' */
44752 +/* Description: 'Port Priority' */
44753 +#define TANTOS_3G_P3DVID_PP_OFFSET                        0x64
44754 +#define TANTOS_3G_P3DVID_PP_SHIFT                         14
44755 +#define TANTOS_3G_P3DVID_PP_SIZE                          2
44756 +/* Bit: 'PPE' */
44757 +/* Description: 'Port Priority Enable' */
44758 +#define TANTOS_3G_P3DVID_PPE_OFFSET                       0x64
44759 +#define TANTOS_3G_P3DVID_PPE_SHIFT                        13
44760 +#define TANTOS_3G_P3DVID_PPE_SIZE                         1
44761 +/* Bit: 'PVTAGMP' */
44762 +/* Description: 'Portbase VLAN tag member for Port 0' */
44763 +#define TANTOS_3G_P3DVID_PVTAGMP_OFFSET                   0x64
44764 +#define TANTOS_3G_P3DVID_PVTAGMP_SHIFT                    12
44765 +#define TANTOS_3G_P3DVID_PVTAGMP_SIZE                     1
44766 +/* Bit: 'PVID' */
44767 +/* Description: 'PVID' */
44768 +#define TANTOS_3G_P3DVID_PVID_OFFSET                      0x64
44769 +#define TANTOS_3G_P3DVID_PVID_SHIFT                       0
44770 +#define TANTOS_3G_P3DVID_PVID_SIZE                        12
44771 +/* -------------------------------------------------------------------------- */
44772 +/* Register: 'Port 4 Default VLAN ID & Priority Register' */
44773 +/* Bit: 'PP' */
44774 +/* Description: 'Port Priority' */
44775 +#define TANTOS_3G_P4DVID_PP_OFFSET                        0x84
44776 +#define TANTOS_3G_P4DVID_PP_SHIFT                         14
44777 +#define TANTOS_3G_P4DVID_PP_SIZE                          2
44778 +/* Bit: 'PPE' */
44779 +/* Description: 'Port Priority Enable' */
44780 +#define TANTOS_3G_P4DVID_PPE_OFFSET                       0x84
44781 +#define TANTOS_3G_P4DVID_PPE_SHIFT                        13
44782 +#define TANTOS_3G_P4DVID_PPE_SIZE                         1
44783 +/* Bit: 'PVTAGMP' */
44784 +/* Description: 'Portbase VLAN tag member for Port 0' */
44785 +#define TANTOS_3G_P4DVID_PVTAGMP_OFFSET                   0x84
44786 +#define TANTOS_3G_P4DVID_PVTAGMP_SHIFT                    12
44787 +#define TANTOS_3G_P4DVID_PVTAGMP_SIZE                     1
44788 +/* Bit: 'PVID' */
44789 +/* Description: 'PVID' */
44790 +#define TANTOS_3G_P4DVID_PVID_OFFSET                      0x84
44791 +#define TANTOS_3G_P4DVID_PVID_SHIFT                       0
44792 +#define TANTOS_3G_P4DVID_PVID_SIZE                        12
44793 +/* -------------------------------------------------------------------------- */
44794 +/* Register: 'Port 5 Default VLAN ID & Priority Register' */
44795 +/* Bit: 'PP' */
44796 +/* Description: 'Port Priority' */
44797 +#define TANTOS_3G_P5DVID_PP_OFFSET                        0xA4
44798 +#define TANTOS_3G_P5DVID_PP_SHIFT                         14
44799 +#define TANTOS_3G_P5DVID_PP_SIZE                          2
44800 +/* Bit: 'PPE' */
44801 +/* Description: 'Port Priority Enable' */
44802 +#define TANTOS_3G_P5DVID_PPE_OFFSET                       0xA4
44803 +#define TANTOS_3G_P5DVID_PPE_SHIFT                        13
44804 +#define TANTOS_3G_P5DVID_PPE_SIZE                         1
44805 +/* Bit: 'PVTAGMP' */
44806 +/* Description: 'Portbase VLAN tag member for Port 0' */
44807 +#define TANTOS_3G_P5DVID_PVTAGMP_OFFSET                   0xA4
44808 +#define TANTOS_3G_P5DVID_PVTAGMP_SHIFT                    12
44809 +#define TANTOS_3G_P5DVID_PVTAGMP_SIZE                     1
44810 +/* Bit: 'PVID' */
44811 +/* Description: 'PVID' */
44812 +#define TANTOS_3G_P5DVID_PVID_OFFSET                      0xA4
44813 +#define TANTOS_3G_P5DVID_PVID_SHIFT                       0
44814 +#define TANTOS_3G_P5DVID_PVID_SIZE                        12
44815 +/* -------------------------------------------------------------------------- */
44816 +/* Register: 'Port 6 Default VLAN ID & Priority Register' */
44817 +/* Bit: 'PP' */
44818 +/* Description: 'Port Priority' */
44819 +#define TANTOS_3G_P6DVID_PP_OFFSET                        0xC4
44820 +#define TANTOS_3G_P6DVID_PP_SHIFT                         14
44821 +#define TANTOS_3G_P6DVID_PP_SIZE                          2
44822 +/* Bit: 'PPE' */
44823 +/* Description: 'Port Priority Enable' */
44824 +#define TANTOS_3G_P6DVID_PPE_OFFSET                       0xC4
44825 +#define TANTOS_3G_P6DVID_PPE_SHIFT                        13
44826 +#define TANTOS_3G_P6DVID_PPE_SIZE                         1
44827 +/* Bit: 'PVTAGMP' */
44828 +/* Description: 'Portbase VLAN tag member for Port 0' */
44829 +#define TANTOS_3G_P6DVID_PVTAGMP_OFFSET                   0xC4
44830 +#define TANTOS_3G_P6DVID_PVTAGMP_SHIFT                    12
44831 +#define TANTOS_3G_P6DVID_PVTAGMP_SIZE                     1
44832 +/* Bit: 'PVID' */
44833 +/* Description: 'PVID' */
44834 +#define TANTOS_3G_P6DVID_PVID_OFFSET                      0xC4
44835 +#define TANTOS_3G_P6DVID_PVID_SHIFT                       0
44836 +#define TANTOS_3G_P6DVID_PVID_SIZE                        12
44837 +/* -------------------------------------------------------------------------- */
44838 +/* Register: 'Port 0 Egress Control for Strict Q3 Register' */
44839 +/* Bit: 'P0SPQ3TR' */
44840 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44841 +#define TANTOS_3G_P0ECSQ3_P0SPQ3TR_OFFSET                 0x05
44842 +#define TANTOS_3G_P0ECSQ3_P0SPQ3TR_SHIFT                  0
44843 +#define TANTOS_3G_P0ECSQ3_P0SPQ3TR_SIZE                   11
44844 +/* -------------------------------------------------------------------------- */
44845 +/* Register: 'Port 1 Egress Control for Strict Q3 Register' */
44846 +/* Bit: 'P0SPQ3TR' */
44847 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44848 +#define TANTOS_3G_P1ECSQ3_P0SPQ3TR_OFFSET                 0x25
44849 +#define TANTOS_3G_P1ECSQ3_P0SPQ3TR_SHIFT                  0
44850 +#define TANTOS_3G_P1ECSQ3_P0SPQ3TR_SIZE                   11
44851 +/* -------------------------------------------------------------------------- */
44852 +/* Register: 'Port 2 Egress Control for Strict Q3 Register' */
44853 +/* Bit: 'P0SPQ3TR' */
44854 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44855 +#define TANTOS_3G_P2ECSQ3_P0SPQ3TR_OFFSET                 0x45
44856 +#define TANTOS_3G_P2ECSQ3_P0SPQ3TR_SHIFT                  0
44857 +#define TANTOS_3G_P2ECSQ3_P0SPQ3TR_SIZE                   11
44858 +/* -------------------------------------------------------------------------- */
44859 +/* Register: 'Port 3 Egress Control for Strict Q3 Register' */
44860 +/* Bit: 'P0SPQ3TR' */
44861 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44862 +#define TANTOS_3G_P3ECSQ3_P0SPQ3TR_OFFSET                 0x65
44863 +#define TANTOS_3G_P3ECSQ3_P0SPQ3TR_SHIFT                  0
44864 +#define TANTOS_3G_P3ECSQ3_P0SPQ3TR_SIZE                   11
44865 +/* -------------------------------------------------------------------------- */
44866 +/* Register: 'Port 4 Egress Control for Strict Q3 Register' */
44867 +/* Bit: 'P0SPQ3TR' */
44868 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44869 +#define TANTOS_3G_P4ECSQ3_P0SPQ3TR_OFFSET                 0x85
44870 +#define TANTOS_3G_P4ECSQ3_P0SPQ3TR_SHIFT                  0
44871 +#define TANTOS_3G_P4ECSQ3_P0SPQ3TR_SIZE                   11
44872 +/* -------------------------------------------------------------------------- */
44873 +/* Register: 'Port 5 Egress Control for Strict Q3 Register' */
44874 +/* Bit: 'P0SPQ3TR' */
44875 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44876 +#define TANTOS_3G_P5ECSQ3_P0SPQ3TR_OFFSET                 0xA5
44877 +#define TANTOS_3G_P5ECSQ3_P0SPQ3TR_SHIFT                  0
44878 +#define TANTOS_3G_P5ECSQ3_P0SPQ3TR_SIZE                   11
44879 +/* -------------------------------------------------------------------------- */
44880 +/* Register: 'Port 6 Egress Control for Strict Q3 Register' */
44881 +/* Bit: 'P0SPQ3TR' */
44882 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44883 +#define TANTOS_3G_P6ECSQ3_P0SPQ3TR_OFFSET                 0xC5
44884 +#define TANTOS_3G_P6ECSQ3_P0SPQ3TR_SHIFT                  0
44885 +#define TANTOS_3G_P6ECSQ3_P0SPQ3TR_SIZE                   11
44886 +/* -------------------------------------------------------------------------- */
44887 +/* Register: 'Port 0 Egress Control for Strict Q2 Register' */
44888 +/* Bit: 'P0SPQ3TR' */
44889 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44890 +#define TANTOS_3G_P0ECSQ2_P0SPQ3TR_OFFSET                 0x06
44891 +#define TANTOS_3G_P0ECSQ2_P0SPQ3TR_SHIFT                  0
44892 +#define TANTOS_3G_P0ECSQ2_P0SPQ3TR_SIZE                   11
44893 +/* -------------------------------------------------------------------------- */
44894 +/* Register: 'Port 1 Egress Control for Strict Q2 Register' */
44895 +/* Bit: 'P0SPQ3TR' */
44896 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44897 +#define TANTOS_3G_P1ECSQ2_P0SPQ3TR_OFFSET                 0x26
44898 +#define TANTOS_3G_P1ECSQ2_P0SPQ3TR_SHIFT                  0
44899 +#define TANTOS_3G_P1ECSQ2_P0SPQ3TR_SIZE                   11
44900 +/* -------------------------------------------------------------------------- */
44901 +/* Register: 'Port 2 Egress Control for Strict Q2 Register' */
44902 +/* Bit: 'P0SPQ3TR' */
44903 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44904 +#define TANTOS_3G_P2ECSQ2_P0SPQ3TR_OFFSET                 0x46
44905 +#define TANTOS_3G_P2ECSQ2_P0SPQ3TR_SHIFT                  0
44906 +#define TANTOS_3G_P2ECSQ2_P0SPQ3TR_SIZE                   11
44907 +/* -------------------------------------------------------------------------- */
44908 +/* Register: 'Port 3 Egress Control for Strict Q2 Register' */
44909 +/* Bit: 'P0SPQ3TR' */
44910 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44911 +#define TANTOS_3G_P3ECSQ2_P0SPQ3TR_OFFSET                 0x66
44912 +#define TANTOS_3G_P3ECSQ2_P0SPQ3TR_SHIFT                  0
44913 +#define TANTOS_3G_P3ECSQ2_P0SPQ3TR_SIZE                   11
44914 +/* -------------------------------------------------------------------------- */
44915 +/* Register: 'Port 4 Egress Control for Strict Q2 Register' */
44916 +/* Bit: 'P0SPQ3TR' */
44917 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44918 +#define TANTOS_3G_P4ECSQ2_P0SPQ3TR_OFFSET                 0x86
44919 +#define TANTOS_3G_P4ECSQ2_P0SPQ3TR_SHIFT                  0
44920 +#define TANTOS_3G_P4ECSQ2_P0SPQ3TR_SIZE                   11
44921 +/* -------------------------------------------------------------------------- */
44922 +/* Register: 'Port 5 Egress Control for Strict Q2 Register' */
44923 +/* Bit: 'P0SPQ3TR' */
44924 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44925 +#define TANTOS_3G_P5ECSQ2_P0SPQ3TR_OFFSET                 0xA6
44926 +#define TANTOS_3G_P5ECSQ2_P0SPQ3TR_SHIFT                  0
44927 +#define TANTOS_3G_P5ECSQ2_P0SPQ3TR_SIZE                   11
44928 +/* -------------------------------------------------------------------------- */
44929 +/* Register: 'Port 6 Egress Control for Strict Q2 Register' */
44930 +/* Bit: 'P0SPQ3TR' */
44931 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44932 +#define TANTOS_3G_P6ECSQ2_P0SPQ3TR_OFFSET                 0xC6
44933 +#define TANTOS_3G_P6ECSQ2_P0SPQ3TR_SHIFT                  0
44934 +#define TANTOS_3G_P6ECSQ2_P0SPQ3TR_SIZE                   11
44935 +/* -------------------------------------------------------------------------- */
44936 +/* Register: 'Port 0 Egress Control for Strict Q1 Register' */
44937 +/* Bit: 'P0SPQ3TR' */
44938 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44939 +#define TANTOS_3G_P0ECSQ1_P0SPQ3TR_OFFSET                 0x07
44940 +#define TANTOS_3G_P0ECSQ1_P0SPQ3TR_SHIFT                  0
44941 +#define TANTOS_3G_P0ECSQ1_P0SPQ3TR_SIZE                   11
44942 +/* -------------------------------------------------------------------------- */
44943 +/* Register: 'Port 1 Egress Control for Strict Q1 Register' */
44944 +/* Bit: 'P0SPQ3TR' */
44945 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44946 +#define TANTOS_3G_P1ECSQ1_P0SPQ3TR_OFFSET                 0x27
44947 +#define TANTOS_3G_P1ECSQ1_P0SPQ3TR_SHIFT                  0
44948 +#define TANTOS_3G_P1ECSQ1_P0SPQ3TR_SIZE                   11
44949 +/* -------------------------------------------------------------------------- */
44950 +/* Register: 'Port 2 Egress Control for Strict Q1 Register' */
44951 +/* Bit: 'P0SPQ3TR' */
44952 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44953 +#define TANTOS_3G_P2ECSQ1_P0SPQ3TR_OFFSET                 0x47
44954 +#define TANTOS_3G_P2ECSQ1_P0SPQ3TR_SHIFT                  0
44955 +#define TANTOS_3G_P2ECSQ1_P0SPQ3TR_SIZE                   11
44956 +/* -------------------------------------------------------------------------- */
44957 +/* Register: 'Port 3 Egress Control for Strict Q1 Register' */
44958 +/* Bit: 'P0SPQ3TR' */
44959 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44960 +#define TANTOS_3G_P3ECSQ1_P0SPQ3TR_OFFSET                 0x67
44961 +#define TANTOS_3G_P3ECSQ1_P0SPQ3TR_SHIFT                  0
44962 +#define TANTOS_3G_P3ECSQ1_P0SPQ3TR_SIZE                   11
44963 +/* -------------------------------------------------------------------------- */
44964 +/* Register: 'Port 4 Egress Control for Strict Q1 Register' */
44965 +/* Bit: 'P0SPQ3TR' */
44966 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44967 +#define TANTOS_3G_P4ECSQ1_P0SPQ3TR_OFFSET                 0x87
44968 +#define TANTOS_3G_P4ECSQ1_P0SPQ3TR_SHIFT                  0
44969 +#define TANTOS_3G_P4ECSQ1_P0SPQ3TR_SIZE                   11
44970 +/* -------------------------------------------------------------------------- */
44971 +/* Register: 'Port 5 Egress Control for Strict Q1 Register' */
44972 +/* Bit: 'P0SPQ3TR' */
44973 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44974 +#define TANTOS_3G_P5ECSQ1_P0SPQ3TR_OFFSET                 0xA7
44975 +#define TANTOS_3G_P5ECSQ1_P0SPQ3TR_SHIFT                  0
44976 +#define TANTOS_3G_P5ECSQ1_P0SPQ3TR_SIZE                   11
44977 +/* -------------------------------------------------------------------------- */
44978 +/* Register: 'Port 6 Egress Control for Strict Q1 Register' */
44979 +/* Bit: 'P0SPQ3TR' */
44980 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44981 +#define TANTOS_3G_P6ECSQ1_P0SPQ3TR_OFFSET                 0xC7
44982 +#define TANTOS_3G_P6ECSQ1_P0SPQ3TR_SHIFT                  0
44983 +#define TANTOS_3G_P6ECSQ1_P0SPQ3TR_SIZE                   11
44984 +/* -------------------------------------------------------------------------- */
44985 +/* Register: 'Port 0 Egress Control for Strict Q0 Register' */
44986 +/* Bit: 'P0SPQ3TR' */
44987 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44988 +#define TANTOS_3G_P0ECSQ0_P0SPQ3TR_OFFSET                 0x08
44989 +#define TANTOS_3G_P0ECSQ0_P0SPQ3TR_SHIFT                  0
44990 +#define TANTOS_3G_P0ECSQ0_P0SPQ3TR_SIZE                   11
44991 +/* -------------------------------------------------------------------------- */
44992 +/* Register: 'Port 1 Egress Control for Strict Q0 Register' */
44993 +/* Bit: 'P0SPQ3TR' */
44994 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
44995 +#define TANTOS_3G_P1ECSQ0_P0SPQ3TR_OFFSET                 0x28
44996 +#define TANTOS_3G_P1ECSQ0_P0SPQ3TR_SHIFT                  0
44997 +#define TANTOS_3G_P1ECSQ0_P0SPQ3TR_SIZE                   11
44998 +/* -------------------------------------------------------------------------- */
44999 +/* Register: 'Port 2 Egress Control for Strict Q0 Register' */
45000 +/* Bit: 'P0SPQ3TR' */
45001 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
45002 +#define TANTOS_3G_P2ECSQ0_P0SPQ3TR_OFFSET                 0x48
45003 +#define TANTOS_3G_P2ECSQ0_P0SPQ3TR_SHIFT                  0
45004 +#define TANTOS_3G_P2ECSQ0_P0SPQ3TR_SIZE                   11
45005 +/* -------------------------------------------------------------------------- */
45006 +/* Register: 'Port 3 Egress Control for Strict Q0 Register' */
45007 +/* Bit: 'P0SPQ3TR' */
45008 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
45009 +#define TANTOS_3G_P3ECSQ0_P0SPQ3TR_OFFSET                 0x68
45010 +#define TANTOS_3G_P3ECSQ0_P0SPQ3TR_SHIFT                  0
45011 +#define TANTOS_3G_P3ECSQ0_P0SPQ3TR_SIZE                   11
45012 +/* -------------------------------------------------------------------------- */
45013 +/* Register: 'Port 4 Egress Control for Strict Q0 Register' */
45014 +/* Bit: 'P0SPQ3TR' */
45015 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
45016 +#define TANTOS_3G_P4ECSQ0_P0SPQ3TR_OFFSET                 0x88
45017 +#define TANTOS_3G_P4ECSQ0_P0SPQ3TR_SHIFT                  0
45018 +#define TANTOS_3G_P4ECSQ0_P0SPQ3TR_SIZE                   11
45019 +/* -------------------------------------------------------------------------- */
45020 +/* Register: 'Port 5 Egress Control for Strict Q0 Register' */
45021 +/* Bit: 'P0SPQ3TR' */
45022 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
45023 +#define TANTOS_3G_P5ECSQ0_P0SPQ3TR_OFFSET                 0xA8
45024 +#define TANTOS_3G_P5ECSQ0_P0SPQ3TR_SHIFT                  0
45025 +#define TANTOS_3G_P5ECSQ0_P0SPQ3TR_SIZE                   11
45026 +/* -------------------------------------------------------------------------- */
45027 +/* Register: 'Port 6 Egress Control for Strict Q0 Register' */
45028 +/* Bit: 'P0SPQ3TR' */
45029 +/* Description: 'Port 0 Egress Token R for Strict Priority Q3' */
45030 +#define TANTOS_3G_P6ECSQ0_P0SPQ3TR_OFFSET                 0xC8
45031 +#define TANTOS_3G_P6ECSQ0_P0SPQ3TR_SHIFT                  0
45032 +#define TANTOS_3G_P6ECSQ0_P0SPQ3TR_SIZE                   11
45033 +/* -------------------------------------------------------------------------- */
45034 +/* Register: 'Port 0 Egress Control for WFQ Q3 Register' */
45035 +/* Bit: 'P0WQ3TR' */
45036 +/* Description: 'Port 0 Egress Token R for WFQ Q3' */
45037 +#define TANTOS_3G_P0ECWQ3_P0WQ3TR_OFFSET                  0x09
45038 +#define TANTOS_3G_P0ECWQ3_P0WQ3TR_SHIFT                   0
45039 +#define TANTOS_3G_P0ECWQ3_P0WQ3TR_SIZE                    11
45040 +/* -------------------------------------------------------------------------- */
45041 +/* Register: 'Port 1 Egress Control for WFQ Q3 Register' */
45042 +/* Bit: 'P1WQ3TR' */
45043 +/* Description: 'Port 1 Egress Token R for WFQ Q3' */
45044 +#define TANTOS_3G_P1ECWQ3_P1WQ3TR_OFFSET                  0x29
45045 +#define TANTOS_3G_P1ECWQ3_P1WQ3TR_SHIFT                   0
45046 +#define TANTOS_3G_P1ECWQ3_P1WQ3TR_SIZE                    11
45047 +/* -------------------------------------------------------------------------- */
45048 +/* Register: 'Port 2 Egress Control for WFQ Q3 Register' */
45049 +/* Bit: 'P2WQ3TR' */
45050 +/* Description: 'Port 2 Egress Token R for WFQ Q3' */
45051 +#define TANTOS_3G_P2ECWQ3_P2WQ3TR_OFFSET                  0x49
45052 +#define TANTOS_3G_P2ECWQ3_P2WQ3TR_SHIFT                   0
45053 +#define TANTOS_3G_P2ECWQ3_P2WQ3TR_SIZE                    11
45054 +/* -------------------------------------------------------------------------- */
45055 +/* Register: 'Port 3 Egress Control for WFQ Q3 Register' */
45056 +/* Bit: 'P3WQ3TR' */
45057 +/* Description: 'Port 3 Egress Token R for WFQ Q3' */
45058 +#define TANTOS_3G_P3ECWQ3_P3WQ3TR_OFFSET                  0x69
45059 +#define TANTOS_3G_P3ECWQ3_P3WQ3TR_SHIFT                   0
45060 +#define TANTOS_3G_P3ECWQ3_P3WQ3TR_SIZE                    11
45061 +/* -------------------------------------------------------------------------- */
45062 +/* Register: 'Port 4 Egress Control for WFQ Q3 Register' */
45063 +/* Bit: 'P4WQ3TR' */
45064 +/* Description: 'Port 4 Egress Token R for WFQ Q3' */
45065 +#define TANTOS_3G_P4ECWQ3_P4WQ3TR_OFFSET                  0x89
45066 +#define TANTOS_3G_P4ECWQ3_P4WQ3TR_SHIFT                   0
45067 +#define TANTOS_3G_P4ECWQ3_P4WQ3TR_SIZE                    11
45068 +/* -------------------------------------------------------------------------- */
45069 +/* Register: 'Port 5 Egress Control for WFQ Q3 Register' */
45070 +/* Bit: 'P5WQ3TR' */
45071 +/* Description: 'Port 5 Egress Token R for WFQ Q3' */
45072 +#define TANTOS_3G_P5ECWQ3_P5WQ3TR_OFFSET                  0xA9
45073 +#define TANTOS_3G_P5ECWQ3_P5WQ3TR_SHIFT                   0
45074 +#define TANTOS_3G_P5ECWQ3_P5WQ3TR_SIZE                    11
45075 +/* -------------------------------------------------------------------------- */
45076 +/* Register: 'Port 6 Egress Control for WFQ Q3 Register' */
45077 +/* Bit: 'P6WQ3TR' */
45078 +/* Description: 'Port 6 Egress Token R for WFQ Q3' */
45079 +#define TANTOS_3G_P6ECWQ3_P6WQ3TR_OFFSET                  0xC9
45080 +#define TANTOS_3G_P6ECWQ3_P6WQ3TR_SHIFT                   0
45081 +#define TANTOS_3G_P6ECWQ3_P6WQ3TR_SIZE                    11
45082 +/* -------------------------------------------------------------------------- */
45083 +/* Register: 'Port 0 Egress Control for WFQ Q2 Register' */
45084 +/* Bit: 'P0WQ3TR' */
45085 +/* Description: 'Port 0 Egress Token R for WFQ Q3' */
45086 +#define TANTOS_3G_P0ECWQ2_P0WQ3TR_OFFSET                  0x0A
45087 +#define TANTOS_3G_P0ECWQ2_P0WQ3TR_SHIFT                   0
45088 +#define TANTOS_3G_P0ECWQ2_P0WQ3TR_SIZE                    11
45089 +/* -------------------------------------------------------------------------- */
45090 +/* Register: 'Port 1 Egress Control for WFQ Q2 Register' */
45091 +/* Bit: 'P8WQ3TR' */
45092 +/* Description: 'Port 8 Egress Token R for WFQ Q3' */
45093 +#define TANTOS_3G_P1ECWQ2_P8WQ3TR_OFFSET                  0x2A
45094 +#define TANTOS_3G_P1ECWQ2_P8WQ3TR_SHIFT                   0
45095 +#define TANTOS_3G_P1ECWQ2_P8WQ3TR_SIZE                    11
45096 +/* -------------------------------------------------------------------------- */
45097 +/* Register: 'Port 2 Egress Control for WFQ Q2 Register' */
45098 +/* Bit: 'P9WQ3TR' */
45099 +/* Description: 'Port 9 Egress Token R for WFQ Q3' */
45100 +#define TANTOS_3G_P2ECWQ2_P9WQ3TR_OFFSET                  0x4A
45101 +#define TANTOS_3G_P2ECWQ2_P9WQ3TR_SHIFT                   0
45102 +#define TANTOS_3G_P2ECWQ2_P9WQ3TR_SIZE                    11
45103 +/* -------------------------------------------------------------------------- */
45104 +/* Register: 'Port 3 Egress Control for WFQ Q2 Register' */
45105 +/* Bit: 'P10WQ3TR' */
45106 +/* Description: 'Port 10 Egress Token R for WFQ Q3' */
45107 +#define TANTOS_3G_P3ECWQ2_P10WQ3TR_OFFSET                 0x6A
45108 +#define TANTOS_3G_P3ECWQ2_P10WQ3TR_SHIFT                  0
45109 +#define TANTOS_3G_P3ECWQ2_P10WQ3TR_SIZE                   11
45110 +/* -------------------------------------------------------------------------- */
45111 +/* Register: 'Port 4 Egress Control for WFQ Q2 Register' */
45112 +/* Bit: 'P11WQ3TR' */
45113 +/* Description: 'Port 11 Egress Token R for WFQ Q3' */
45114 +#define TANTOS_3G_P4ECWQ2_P11WQ3TR_OFFSET                 0x8A
45115 +#define TANTOS_3G_P4ECWQ2_P11WQ3TR_SHIFT                  0
45116 +#define TANTOS_3G_P4ECWQ2_P11WQ3TR_SIZE                   11
45117 +/* -------------------------------------------------------------------------- */
45118 +/* Register: 'Port 5 Egress Control for WFQ Q2 Register' */
45119 +/* Bit: 'P12WQ3TR' */
45120 +/* Description: 'Port 12 Egress Token R for WFQ Q3' */
45121 +#define TANTOS_3G_P5ECWQ2_P12WQ3TR_OFFSET                 0xAA
45122 +#define TANTOS_3G_P5ECWQ2_P12WQ3TR_SHIFT                  0
45123 +#define TANTOS_3G_P5ECWQ2_P12WQ3TR_SIZE                   11
45124 +/* -------------------------------------------------------------------------- */
45125 +/* Register: 'Port 6 Egress Control for WFQ Q2 Register' */
45126 +/* Bit: 'P13WQ3TR' */
45127 +/* Description: 'Port 13 Egress Token R for WFQ Q3' */
45128 +#define TANTOS_3G_P6ECWQ2_P13WQ3TR_OFFSET                 0xCA
45129 +#define TANTOS_3G_P6ECWQ2_P13WQ3TR_SHIFT                  0
45130 +#define TANTOS_3G_P6ECWQ2_P13WQ3TR_SIZE                   11
45131 +/* -------------------------------------------------------------------------- */
45132 +/* Register: 'Port 0 Egress Control for WFQ Q1 Register' */
45133 +/* Bit: 'P0WQ3TR' */
45134 +/* Description: 'Port 0 Egress Token R for WFQ Q3' */
45135 +#define TANTOS_3G_P0ECWQ1_P0WQ3TR_OFFSET                  0x0B
45136 +#define TANTOS_3G_P0ECWQ1_P0WQ3TR_SHIFT                   0
45137 +#define TANTOS_3G_P0ECWQ1_P0WQ3TR_SIZE                    11
45138 +/* -------------------------------------------------------------------------- */
45139 +/* Register: 'Port 1 Egress Control for WFQ Q1 Register' */
45140 +/* Bit: 'P15WQ3TR' */
45141 +/* Description: 'Port 15 Egress Token R for WFQ Q3' */
45142 +#define TANTOS_3G_P1ECWQ1_P15WQ3TR_OFFSET                 0x2B
45143 +#define TANTOS_3G_P1ECWQ1_P15WQ3TR_SHIFT                  0
45144 +#define TANTOS_3G_P1ECWQ1_P15WQ3TR_SIZE                   11
45145 +/* -------------------------------------------------------------------------- */
45146 +/* Register: 'Port 2 Egress Control for WFQ Q1 Register' */
45147 +/* Bit: 'P16WQ3TR' */
45148 +/* Description: 'Port 16 Egress Token R for WFQ Q3' */
45149 +#define TANTOS_3G_P2ECWQ1_P16WQ3TR_OFFSET                 0x4B
45150 +#define TANTOS_3G_P2ECWQ1_P16WQ3TR_SHIFT                  0
45151 +#define TANTOS_3G_P2ECWQ1_P16WQ3TR_SIZE                   11
45152 +/* -------------------------------------------------------------------------- */
45153 +/* Register: 'Port 3 Egress Control for WFQ Q1 Register' */
45154 +/* Bit: 'P17WQ3TR' */
45155 +/* Description: 'Port 17 Egress Token R for WFQ Q3' */
45156 +#define TANTOS_3G_P3ECWQ1_P17WQ3TR_OFFSET                 0x6B
45157 +#define TANTOS_3G_P3ECWQ1_P17WQ3TR_SHIFT                  0
45158 +#define TANTOS_3G_P3ECWQ1_P17WQ3TR_SIZE                   11
45159 +/* -------------------------------------------------------------------------- */
45160 +/* Register: 'Port 4 Egress Control for WFQ Q1 Register' */
45161 +/* Bit: 'P18WQ3TR' */
45162 +/* Description: 'Port 18 Egress Token R for WFQ Q3' */
45163 +#define TANTOS_3G_P4ECWQ1_P18WQ3TR_OFFSET                 0x8B
45164 +#define TANTOS_3G_P4ECWQ1_P18WQ3TR_SHIFT                  0
45165 +#define TANTOS_3G_P4ECWQ1_P18WQ3TR_SIZE                   11
45166 +/* -------------------------------------------------------------------------- */
45167 +/* Register: 'Port 5 Egress Control for WFQ Q1 Register' */
45168 +/* Bit: 'P19WQ3TR' */
45169 +/* Description: 'Port 19 Egress Token R for WFQ Q3' */
45170 +#define TANTOS_3G_P5ECWQ1_P19WQ3TR_OFFSET                 0xAB
45171 +#define TANTOS_3G_P5ECWQ1_P19WQ3TR_SHIFT                  0
45172 +#define TANTOS_3G_P5ECWQ1_P19WQ3TR_SIZE                   11
45173 +/* -------------------------------------------------------------------------- */
45174 +/* Register: 'Port 6 Egress Control for WFQ Q1 Register' */
45175 +/* Bit: 'P20WQ3TR' */
45176 +/* Description: 'Port 20 Egress Token R for WFQ Q3' */
45177 +#define TANTOS_3G_P6ECWQ1_P20WQ3TR_OFFSET                 0xCB
45178 +#define TANTOS_3G_P6ECWQ1_P20WQ3TR_SHIFT                  0
45179 +#define TANTOS_3G_P6ECWQ1_P20WQ3TR_SIZE                   11
45180 +/* -------------------------------------------------------------------------- */
45181 +/* Register: 'Port 0 Egress Control for WFQ Q0 Register' */
45182 +/* Bit: 'P0WQ3TR' */
45183 +/* Description: 'Port 0 Egress Token R for WFQ Q3' */
45184 +#define TANTOS_3G_P0ECWQ0_P0WQ3TR_OFFSET                  0x0C
45185 +#define TANTOS_3G_P0ECWQ0_P0WQ3TR_SHIFT                   0
45186 +#define TANTOS_3G_P0ECWQ0_P0WQ3TR_SIZE                    11
45187 +/* -------------------------------------------------------------------------- */
45188 +/* Register: 'Port 1 Egress Control for WFQ Q0 Register' */
45189 +/* Bit: 'P22WQ3TR' */
45190 +/* Description: 'Port 22 Egress Token R for WFQ Q3' */
45191 +#define TANTOS_3G_P1ECWQ0_P22WQ3TR_OFFSET                 0x2C
45192 +#define TANTOS_3G_P1ECWQ0_P22WQ3TR_SHIFT                  0
45193 +#define TANTOS_3G_P1ECWQ0_P22WQ3TR_SIZE                   11
45194 +/* -------------------------------------------------------------------------- */
45195 +/* Register: 'Port 2 Egress Control for WFQ Q0 Register' */
45196 +/* Bit: 'P23WQ3TR' */
45197 +/* Description: 'Port 23 Egress Token R for WFQ Q3' */
45198 +#define TANTOS_3G_P2ECWQ0_P23WQ3TR_OFFSET                 0x4C
45199 +#define TANTOS_3G_P2ECWQ0_P23WQ3TR_SHIFT                  0
45200 +#define TANTOS_3G_P2ECWQ0_P23WQ3TR_SIZE                   11
45201 +/* -------------------------------------------------------------------------- */
45202 +/* Register: 'Port 3 Egress Control for WFQ Q0 Register' */
45203 +/* Bit: 'P24WQ3TR' */
45204 +/* Description: 'Port 24 Egress Token R for WFQ Q3' */
45205 +#define TANTOS_3G_P3ECWQ0_P24WQ3TR_OFFSET                 0x6C
45206 +#define TANTOS_3G_P3ECWQ0_P24WQ3TR_SHIFT                  0
45207 +#define TANTOS_3G_P3ECWQ0_P24WQ3TR_SIZE                   11
45208 +/* -------------------------------------------------------------------------- */
45209 +/* Register: 'Port 4 Egress Control for WFQ Q0 Register' */
45210 +/* Bit: 'P25WQ3TR' */
45211 +/* Description: 'Port 25 Egress Token R for WFQ Q3' */
45212 +#define TANTOS_3G_P4ECWQ0_P25WQ3TR_OFFSET                 0x8C
45213 +#define TANTOS_3G_P4ECWQ0_P25WQ3TR_SHIFT                  0
45214 +#define TANTOS_3G_P4ECWQ0_P25WQ3TR_SIZE                   11
45215 +/* -------------------------------------------------------------------------- */
45216 +/* Register: 'Port 5 Egress Control for WFQ Q0 Register' */
45217 +/* Bit: 'P26WQ3TR' */
45218 +/* Description: 'Port 26 Egress Token R for WFQ Q3' */
45219 +#define TANTOS_3G_P5ECWQ0_P26WQ3TR_OFFSET                 0xAC
45220 +#define TANTOS_3G_P5ECWQ0_P26WQ3TR_SHIFT                  0
45221 +#define TANTOS_3G_P5ECWQ0_P26WQ3TR_SIZE                   11
45222 +/* -------------------------------------------------------------------------- */
45223 +/* Register: 'Port 6 Egress Control for WFQ Q0 Register' */
45224 +/* Bit: 'P27WQ3TR' */
45225 +/* Description: 'Port 27 Egress Token R for WFQ Q3' */
45226 +#define TANTOS_3G_P6ECWQ0_P27WQ3TR_OFFSET                 0xCC
45227 +#define TANTOS_3G_P6ECWQ0_P27WQ3TR_SHIFT                  0
45228 +#define TANTOS_3G_P6ECWQ0_P27WQ3TR_SIZE                   11
45229 +/* -------------------------------------------------------------------------- */
45230 +/* Register: 'Port 0 Ingress Control Register' */
45231 +/* Bit: 'P0ITT' */
45232 +/* Description: 'Port 0 Ingress/Egress Timer Tick T selection' */
45233 +#define TANTOS_3G_P0ICR_P0ITT_OFFSET                      0x0D
45234 +#define TANTOS_3G_P0ICR_P0ITT_SHIFT                       11
45235 +#define TANTOS_3G_P0ICR_P0ITT_SIZE                        2
45236 +/* Bit: 'P0ITR' */
45237 +/* Description: 'Port 0 Ingress Token R' */
45238 +#define TANTOS_3G_P0ICR_P0ITR_OFFSET                      0x0D
45239 +#define TANTOS_3G_P0ICR_P0ITR_SHIFT                       0
45240 +#define TANTOS_3G_P0ICR_P0ITR_SIZE                        11
45241 +/* -------------------------------------------------------------------------- */
45242 +/* Register: 'Port 1 Ingress Control Register' */
45243 +/* Bit: 'P1ITT' */
45244 +/* Description: 'Port 1 Ingress/Egress Timer Tick T selection' */
45245 +#define TANTOS_3G_P1ICR_P1ITT_OFFSET                      0x2D
45246 +#define TANTOS_3G_P1ICR_P1ITT_SHIFT                       11
45247 +#define TANTOS_3G_P1ICR_P1ITT_SIZE                        2
45248 +/* Bit: 'P1ITR' */
45249 +/* Description: 'Port 1 Ingress Token R' */
45250 +#define TANTOS_3G_P1ICR_P1ITR_OFFSET                      0x2D
45251 +#define TANTOS_3G_P1ICR_P1ITR_SHIFT                       0
45252 +#define TANTOS_3G_P1ICR_P1ITR_SIZE                        11
45253 +/* -------------------------------------------------------------------------- */
45254 +/* Register: 'Port 2 Ingress Control Register' */
45255 +/* Bit: 'P2ITT' */
45256 +/* Description: 'Port 2 Ingress/Egress Timer Tick T selection' */
45257 +#define TANTOS_3G_P2ICR_P2ITT_OFFSET                      0x4D
45258 +#define TANTOS_3G_P2ICR_P2ITT_SHIFT                       11
45259 +#define TANTOS_3G_P2ICR_P2ITT_SIZE                        2
45260 +/* Bit: 'P2ITR' */
45261 +/* Description: 'Port 2 Ingress Token R' */
45262 +#define TANTOS_3G_P2ICR_P2ITR_OFFSET                      0x4D
45263 +#define TANTOS_3G_P2ICR_P2ITR_SHIFT                       0
45264 +#define TANTOS_3G_P2ICR_P2ITR_SIZE                        11
45265 +/* -------------------------------------------------------------------------- */
45266 +/* Register: 'Port 3 Ingress Control Register' */
45267 +/* Bit: 'P3ITT' */
45268 +/* Description: 'Port 3 Ingress/Egress Timer Tick T selection' */
45269 +#define TANTOS_3G_P3ICR_P3ITT_OFFSET                      0x6D
45270 +#define TANTOS_3G_P3ICR_P3ITT_SHIFT                       11
45271 +#define TANTOS_3G_P3ICR_P3ITT_SIZE                        2
45272 +/* Bit: 'P3ITR' */
45273 +/* Description: 'Port 3 Ingress Token R' */
45274 +#define TANTOS_3G_P3ICR_P3ITR_OFFSET                      0x6D
45275 +#define TANTOS_3G_P3ICR_P3ITR_SHIFT                       0
45276 +#define TANTOS_3G_P3ICR_P3ITR_SIZE                        11
45277 +/* -------------------------------------------------------------------------- */
45278 +/* Register: 'Port 4 Ingress Control Register' */
45279 +/* Bit: 'P4ITT' */
45280 +/* Description: 'Port 4 Ingress/Egress Timer Tick T selection' */
45281 +#define TANTOS_3G_P4ICR_P4ITT_OFFSET                      0x8D
45282 +#define TANTOS_3G_P4ICR_P4ITT_SHIFT                       11
45283 +#define TANTOS_3G_P4ICR_P4ITT_SIZE                        2
45284 +/* Bit: 'P4ITR' */
45285 +/* Description: 'Port 4 Ingress Token R' */
45286 +#define TANTOS_3G_P4ICR_P4ITR_OFFSET                      0x8D
45287 +#define TANTOS_3G_P4ICR_P4ITR_SHIFT                       0
45288 +#define TANTOS_3G_P4ICR_P4ITR_SIZE                        11
45289 +/* -------------------------------------------------------------------------- */
45290 +/* Register: 'Port 5 Ingress Control Register' */
45291 +/* Bit: 'P5ITT' */
45292 +/* Description: 'Port 5 Ingress/Egress Timer Tick T selection' */
45293 +#define TANTOS_3G_P5ICR_P5ITT_OFFSET                      0xAD
45294 +#define TANTOS_3G_P5ICR_P5ITT_SHIFT                       11
45295 +#define TANTOS_3G_P5ICR_P5ITT_SIZE                        2
45296 +/* Bit: 'P5ITR' */
45297 +/* Description: 'Port 5 Ingress Token R' */
45298 +#define TANTOS_3G_P5ICR_P5ITR_OFFSET                      0xAD
45299 +#define TANTOS_3G_P5ICR_P5ITR_SHIFT                       0
45300 +#define TANTOS_3G_P5ICR_P5ITR_SIZE                        11
45301 +/* -------------------------------------------------------------------------- */
45302 +/* Register: 'Port 6 Ingress Control Register' */
45303 +/* Bit: 'P6ITT' */
45304 +/* Description: 'Port 6 Ingress/Egress Timer Tick T selection' */
45305 +#define TANTOS_3G_P6ICR_P6ITT_OFFSET                      0xCD
45306 +#define TANTOS_3G_P6ICR_P6ITT_SHIFT                       11
45307 +#define TANTOS_3G_P6ICR_P6ITT_SIZE                        2
45308 +/* Bit: 'P6ITR' */
45309 +/* Description: 'Port 6 Ingress Token R' */
45310 +#define TANTOS_3G_P6ICR_P6ITR_OFFSET                      0xCD
45311 +#define TANTOS_3G_P6ICR_P6ITR_SHIFT                       0
45312 +#define TANTOS_3G_P6ICR_P6ITR_SIZE                        11
45313 +/* -------------------------------------------------------------------------- */
45314 +/* Register: 'VLAN Filter 0 Low' */
45315 +/* Bit: 'VV' */
45316 +/* Description: 'VLAN_Valid' */
45317 +#define TANTOS_3G_VF0L_VV_OFFSET                          0x10
45318 +#define TANTOS_3G_VF0L_VV_SHIFT                           15
45319 +#define TANTOS_3G_VF0L_VV_SIZE                            1
45320 +/* Bit: 'VP' */
45321 +/* Description: 'VLAN PRI' */
45322 +#define TANTOS_3G_VF0L_VP_OFFSET                          0x10
45323 +#define TANTOS_3G_VF0L_VP_SHIFT                           12
45324 +#define TANTOS_3G_VF0L_VP_SIZE                            3
45325 +/* Bit: 'VID' */
45326 +/* Description: 'VID' */
45327 +#define TANTOS_3G_VF0L_VID_OFFSET                         0x10
45328 +#define TANTOS_3G_VF0L_VID_SHIFT                          0
45329 +#define TANTOS_3G_VF0L_VID_SIZE                           12
45330 +/* -------------------------------------------------------------------------- */
45331 +/* Register: 'VLAN Filter 1 Low' */
45332 +/* Bit: 'VV' */
45333 +/* Description: 'VLAN_Valid' */
45334 +#define TANTOS_3G_VF1L_VV_OFFSET                          0x12
45335 +#define TANTOS_3G_VF1L_VV_SHIFT                           15
45336 +#define TANTOS_3G_VF1L_VV_SIZE                            1
45337 +/* Bit: 'VP' */
45338 +/* Description: 'VLAN PRI' */
45339 +#define TANTOS_3G_VF1L_VP_OFFSET                          0x12
45340 +#define TANTOS_3G_VF1L_VP_SHIFT                           12
45341 +#define TANTOS_3G_VF1L_VP_SIZE                            3
45342 +/* Bit: 'VID' */
45343 +/* Description: 'VID' */
45344 +#define TANTOS_3G_VF1L_VID_OFFSET                         0x12
45345 +#define TANTOS_3G_VF1L_VID_SHIFT                          0
45346 +#define TANTOS_3G_VF1L_VID_SIZE                           12
45347 +/* -------------------------------------------------------------------------- */
45348 +/* Register: 'VLAN Filter 2 Low' */
45349 +/* Bit: 'VV' */
45350 +/* Description: 'VLAN_Valid' */
45351 +#define TANTOS_3G_VF2L_VV_OFFSET                          0x14
45352 +#define TANTOS_3G_VF2L_VV_SHIFT                           15
45353 +#define TANTOS_3G_VF2L_VV_SIZE                            1
45354 +/* Bit: 'VP' */
45355 +/* Description: 'VLAN PRI' */
45356 +#define TANTOS_3G_VF2L_VP_OFFSET                          0x14
45357 +#define TANTOS_3G_VF2L_VP_SHIFT                           12
45358 +#define TANTOS_3G_VF2L_VP_SIZE                            3
45359 +/* Bit: 'VID' */
45360 +/* Description: 'VID' */
45361 +#define TANTOS_3G_VF2L_VID_OFFSET                         0x14
45362 +#define TANTOS_3G_VF2L_VID_SHIFT                          0
45363 +#define TANTOS_3G_VF2L_VID_SIZE                           12
45364 +/* -------------------------------------------------------------------------- */
45365 +/* Register: 'VLAN Filter 3Low' */
45366 +/* Bit: 'VV' */
45367 +/* Description: 'VLAN_Valid' */
45368 +#define TANTOS_3G_VF3L_VV_OFFSET                          0x16
45369 +#define TANTOS_3G_VF3L_VV_SHIFT                           15
45370 +#define TANTOS_3G_VF3L_VV_SIZE                            1
45371 +/* Bit: 'VP' */
45372 +/* Description: 'VLAN PRI' */
45373 +#define TANTOS_3G_VF3L_VP_OFFSET                          0x16
45374 +#define TANTOS_3G_VF3L_VP_SHIFT                           12
45375 +#define TANTOS_3G_VF3L_VP_SIZE                            3
45376 +/* Bit: 'VID' */
45377 +/* Description: 'VID' */
45378 +#define TANTOS_3G_VF3L_VID_OFFSET                         0x16
45379 +#define TANTOS_3G_VF3L_VID_SHIFT                          0
45380 +#define TANTOS_3G_VF3L_VID_SIZE                           12
45381 +/* -------------------------------------------------------------------------- */
45382 +/* Register: 'VLAN Filter 4 Low' */
45383 +/* Bit: 'VV' */
45384 +/* Description: 'VLAN_Valid' */
45385 +#define TANTOS_3G_VF4L_VV_OFFSET                          0x18
45386 +#define TANTOS_3G_VF4L_VV_SHIFT                           15
45387 +#define TANTOS_3G_VF4L_VV_SIZE                            1
45388 +/* Bit: 'VP' */
45389 +/* Description: 'VLAN PRI' */
45390 +#define TANTOS_3G_VF4L_VP_OFFSET                          0x18
45391 +#define TANTOS_3G_VF4L_VP_SHIFT                           12
45392 +#define TANTOS_3G_VF4L_VP_SIZE                            3
45393 +/* Bit: 'VID' */
45394 +/* Description: 'VID' */
45395 +#define TANTOS_3G_VF4L_VID_OFFSET                         0x18
45396 +#define TANTOS_3G_VF4L_VID_SHIFT                          0
45397 +#define TANTOS_3G_VF4L_VID_SIZE                           12
45398 +/* -------------------------------------------------------------------------- */
45399 +/* Register: 'VLAN Filter 5 Low' */
45400 +/* Bit: 'VV' */
45401 +/* Description: 'VLAN_Valid' */
45402 +#define TANTOS_3G_VF5L_VV_OFFSET                          0x1A
45403 +#define TANTOS_3G_VF5L_VV_SHIFT                           15
45404 +#define TANTOS_3G_VF5L_VV_SIZE                            1
45405 +/* Bit: 'VP' */
45406 +/* Description: 'VLAN PRI' */
45407 +#define TANTOS_3G_VF5L_VP_OFFSET                          0x1A
45408 +#define TANTOS_3G_VF5L_VP_SHIFT                           12
45409 +#define TANTOS_3G_VF5L_VP_SIZE                            3
45410 +/* Bit: 'VID' */
45411 +/* Description: 'VID' */
45412 +#define TANTOS_3G_VF5L_VID_OFFSET                         0x1A
45413 +#define TANTOS_3G_VF5L_VID_SHIFT                          0
45414 +#define TANTOS_3G_VF5L_VID_SIZE                           12
45415 +/* -------------------------------------------------------------------------- */
45416 +/* Register: 'VLAN Filter 6 Low' */
45417 +/* Bit: 'VV' */
45418 +/* Description: 'VLAN_Valid' */
45419 +#define TANTOS_3G_VF6L_VV_OFFSET                          0x1C
45420 +#define TANTOS_3G_VF6L_VV_SHIFT                           15
45421 +#define TANTOS_3G_VF6L_VV_SIZE                            1
45422 +/* Bit: 'VP' */
45423 +/* Description: 'VLAN PRI' */
45424 +#define TANTOS_3G_VF6L_VP_OFFSET                          0x1C
45425 +#define TANTOS_3G_VF6L_VP_SHIFT                           12
45426 +#define TANTOS_3G_VF6L_VP_SIZE                            3
45427 +/* Bit: 'VID' */
45428 +/* Description: 'VID' */
45429 +#define TANTOS_3G_VF6L_VID_OFFSET                         0x1C
45430 +#define TANTOS_3G_VF6L_VID_SHIFT                          0
45431 +#define TANTOS_3G_VF6L_VID_SIZE                           12
45432 +/* -------------------------------------------------------------------------- */
45433 +/* Register: 'VLAN Filter 7 Low' */
45434 +/* Bit: 'VV' */
45435 +/* Description: 'VLAN_Valid' */
45436 +#define TANTOS_3G_VF7L_VV_OFFSET                          0x1E
45437 +#define TANTOS_3G_VF7L_VV_SHIFT                           15
45438 +#define TANTOS_3G_VF7L_VV_SIZE                            1
45439 +/* Bit: 'VP' */
45440 +/* Description: 'VLAN PRI' */
45441 +#define TANTOS_3G_VF7L_VP_OFFSET                          0x1E
45442 +#define TANTOS_3G_VF7L_VP_SHIFT                           12
45443 +#define TANTOS_3G_VF7L_VP_SIZE                            3
45444 +/* Bit: 'VID' */
45445 +/* Description: 'VID' */
45446 +#define TANTOS_3G_VF7L_VID_OFFSET                         0x1E
45447 +#define TANTOS_3G_VF7L_VID_SHIFT                          0
45448 +#define TANTOS_3G_VF7L_VID_SIZE                           12
45449 +/* -------------------------------------------------------------------------- */
45450 +/* Register: 'VLAN Filter 8 Low' */
45451 +/* Bit: 'VV' */
45452 +/* Description: 'VLAN_Valid' */
45453 +#define TANTOS_3G_VF8L_VV_OFFSET                          0x30
45454 +#define TANTOS_3G_VF8L_VV_SHIFT                           15
45455 +#define TANTOS_3G_VF8L_VV_SIZE                            1
45456 +/* Bit: 'VP' */
45457 +/* Description: 'VLAN PRI' */
45458 +#define TANTOS_3G_VF8L_VP_OFFSET                          0x30
45459 +#define TANTOS_3G_VF8L_VP_SHIFT                           12
45460 +#define TANTOS_3G_VF8L_VP_SIZE                            3
45461 +/* Bit: 'VID' */
45462 +/* Description: 'VID' */
45463 +#define TANTOS_3G_VF8L_VID_OFFSET                         0x30
45464 +#define TANTOS_3G_VF8L_VID_SHIFT                          0
45465 +#define TANTOS_3G_VF8L_VID_SIZE                           12
45466 +/* -------------------------------------------------------------------------- */
45467 +/* Register: 'VLAN Filter 9 Low' */
45468 +/* Bit: 'VV' */
45469 +/* Description: 'VLAN_Valid' */
45470 +#define TANTOS_3G_VF9L_VV_OFFSET                          0x32
45471 +#define TANTOS_3G_VF9L_VV_SHIFT                           15
45472 +#define TANTOS_3G_VF9L_VV_SIZE                            1
45473 +/* Bit: 'VP' */
45474 +/* Description: 'VLAN PRI' */
45475 +#define TANTOS_3G_VF9L_VP_OFFSET                          0x32
45476 +#define TANTOS_3G_VF9L_VP_SHIFT                           12
45477 +#define TANTOS_3G_VF9L_VP_SIZE                            3
45478 +/* Bit: 'VID' */
45479 +/* Description: 'VID' */
45480 +#define TANTOS_3G_VF9L_VID_OFFSET                         0x32
45481 +#define TANTOS_3G_VF9L_VID_SHIFT                          0
45482 +#define TANTOS_3G_VF9L_VID_SIZE                           12
45483 +/* -------------------------------------------------------------------------- */
45484 +/* Register: 'VLAN Filter 10 Low' */
45485 +/* Bit: 'VV' */
45486 +/* Description: 'VLAN_Valid' */
45487 +#define TANTOS_3G_VF10L_VV_OFFSET                         0x34
45488 +#define TANTOS_3G_VF10L_VV_SHIFT                          15
45489 +#define TANTOS_3G_VF10L_VV_SIZE                           1
45490 +/* Bit: 'VP' */
45491 +/* Description: 'VLAN PRI' */
45492 +#define TANTOS_3G_VF10L_VP_OFFSET                         0x34
45493 +#define TANTOS_3G_VF10L_VP_SHIFT                          12
45494 +#define TANTOS_3G_VF10L_VP_SIZE                           3
45495 +/* Bit: 'VID' */
45496 +/* Description: 'VID' */
45497 +#define TANTOS_3G_VF10L_VID_OFFSET                        0x34
45498 +#define TANTOS_3G_VF10L_VID_SHIFT                         0
45499 +#define TANTOS_3G_VF10L_VID_SIZE                          12
45500 +/* -------------------------------------------------------------------------- */
45501 +/* Register: 'VLAN Filter 11 Low' */
45502 +/* Bit: 'VV' */
45503 +/* Description: 'VLAN_Valid' */
45504 +#define TANTOS_3G_VF11L_VV_OFFSET                         0x36
45505 +#define TANTOS_3G_VF11L_VV_SHIFT                          15
45506 +#define TANTOS_3G_VF11L_VV_SIZE                           1
45507 +/* Bit: 'VP' */
45508 +/* Description: 'VLAN PRI' */
45509 +#define TANTOS_3G_VF11L_VP_OFFSET                         0x36
45510 +#define TANTOS_3G_VF11L_VP_SHIFT                          12
45511 +#define TANTOS_3G_VF11L_VP_SIZE                           3
45512 +/* Bit: 'VID' */
45513 +/* Description: 'VID' */
45514 +#define TANTOS_3G_VF11L_VID_OFFSET                        0x36
45515 +#define TANTOS_3G_VF11L_VID_SHIFT                         0
45516 +#define TANTOS_3G_VF11L_VID_SIZE                          12
45517 +/* -------------------------------------------------------------------------- */
45518 +/* Register: 'VLAN Filter 12 Low' */
45519 +/* Bit: 'VV' */
45520 +/* Description: 'VLAN_Valid' */
45521 +#define TANTOS_3G_VF12L_VV_OFFSET                         0x38
45522 +#define TANTOS_3G_VF12L_VV_SHIFT                          15
45523 +#define TANTOS_3G_VF12L_VV_SIZE                           1
45524 +/* Bit: 'VP' */
45525 +/* Description: 'VLAN PRI' */
45526 +#define TANTOS_3G_VF12L_VP_OFFSET                         0x38
45527 +#define TANTOS_3G_VF12L_VP_SHIFT                          12
45528 +#define TANTOS_3G_VF12L_VP_SIZE                           3
45529 +/* Bit: 'VID' */
45530 +/* Description: 'VID' */
45531 +#define TANTOS_3G_VF12L_VID_OFFSET                        0x38
45532 +#define TANTOS_3G_VF12L_VID_SHIFT                         0
45533 +#define TANTOS_3G_VF12L_VID_SIZE                          12
45534 +/* -------------------------------------------------------------------------- */
45535 +/* Register: 'VLAN Filter 13 Low' */
45536 +/* Bit: 'VV' */
45537 +/* Description: 'VLAN_Valid' */
45538 +#define TANTOS_3G_VF13L_VV_OFFSET                         0x3A
45539 +#define TANTOS_3G_VF13L_VV_SHIFT                          15
45540 +#define TANTOS_3G_VF13L_VV_SIZE                           1
45541 +/* Bit: 'VP' */
45542 +/* Description: 'VLAN PRI' */
45543 +#define TANTOS_3G_VF13L_VP_OFFSET                         0x3A
45544 +#define TANTOS_3G_VF13L_VP_SHIFT                          12
45545 +#define TANTOS_3G_VF13L_VP_SIZE                           3
45546 +/* Bit: 'VID' */
45547 +/* Description: 'VID' */
45548 +#define TANTOS_3G_VF13L_VID_OFFSET                        0x3A
45549 +#define TANTOS_3G_VF13L_VID_SHIFT                         0
45550 +#define TANTOS_3G_VF13L_VID_SIZE                          12
45551 +/* -------------------------------------------------------------------------- */
45552 +/* Register: 'VLAN Filter 14 Low' */
45553 +/* Bit: 'VV' */
45554 +/* Description: 'VLAN_Valid' */
45555 +#define TANTOS_3G_VF14L_VV_OFFSET                         0x3C
45556 +#define TANTOS_3G_VF14L_VV_SHIFT                          15
45557 +#define TANTOS_3G_VF14L_VV_SIZE                           1
45558 +/* Bit: 'VP' */
45559 +/* Description: 'VLAN PRI' */
45560 +#define TANTOS_3G_VF14L_VP_OFFSET                         0x3C
45561 +#define TANTOS_3G_VF14L_VP_SHIFT                          12
45562 +#define TANTOS_3G_VF14L_VP_SIZE                           3
45563 +/* Bit: 'VID' */
45564 +/* Description: 'VID' */
45565 +#define TANTOS_3G_VF14L_VID_OFFSET                        0x3C
45566 +#define TANTOS_3G_VF14L_VID_SHIFT                         0
45567 +#define TANTOS_3G_VF14L_VID_SIZE                          12
45568 +/* -------------------------------------------------------------------------- */
45569 +/* Register: 'VLAN Filter 15 Low' */
45570 +/* Bit: 'VV' */
45571 +/* Description: 'VLAN_Valid' */
45572 +#define TANTOS_3G_VF15L_VV_OFFSET                         0x3E
45573 +#define TANTOS_3G_VF15L_VV_SHIFT                          15
45574 +#define TANTOS_3G_VF15L_VV_SIZE                           1
45575 +/* Bit: 'VP' */
45576 +/* Description: 'VLAN PRI' */
45577 +#define TANTOS_3G_VF15L_VP_OFFSET                         0x3E
45578 +#define TANTOS_3G_VF15L_VP_SHIFT                          12
45579 +#define TANTOS_3G_VF15L_VP_SIZE                           3
45580 +/* Bit: 'VID' */
45581 +/* Description: 'VID' */
45582 +#define TANTOS_3G_VF15L_VID_OFFSET                        0x3E
45583 +#define TANTOS_3G_VF15L_VID_SHIFT                         0
45584 +#define TANTOS_3G_VF15L_VID_SIZE                          12
45585 +/* -------------------------------------------------------------------------- */
45586 +/* Register: 'VLAN Filter 0 High' */
45587 +/* Bit: 'FID' */
45588 +/* Description: 'FID' */
45589 +#define TANTOS_3G_VF0H_FID_OFFSET                         0x11
45590 +#define TANTOS_3G_VF0H_FID_SHIFT                          14
45591 +#define TANTOS_3G_VF0H_FID_SIZE                           2
45592 +/* Bit: 'TM' */
45593 +/* Description: 'Tagged Member' */
45594 +#define TANTOS_3G_VF0H_TM_OFFSET                          0x11
45595 +#define TANTOS_3G_VF0H_TM_SHIFT                           7
45596 +#define TANTOS_3G_VF0H_TM_SIZE                            7
45597 +/* Bit: 'M' */
45598 +/* Description: 'Member' */
45599 +#define TANTOS_3G_VF0H_M_OFFSET                           0x11
45600 +#define TANTOS_3G_VF0H_M_SHIFT                            0
45601 +#define TANTOS_3G_VF0H_M_SIZE                             7
45602 +/* -------------------------------------------------------------------------- */
45603 +/* Register: 'VLAN Filter 1 High' */
45604 +/* Bit: 'FID' */
45605 +/* Description: 'FID' */
45606 +#define TANTOS_3G_VF1H_FID_OFFSET                         0x13
45607 +#define TANTOS_3G_VF1H_FID_SHIFT                          14
45608 +#define TANTOS_3G_VF1H_FID_SIZE                           2
45609 +/* Bit: 'TM' */
45610 +/* Description: 'Tagged Member' */
45611 +#define TANTOS_3G_VF1H_TM_OFFSET                          0x13
45612 +#define TANTOS_3G_VF1H_TM_SHIFT                           7
45613 +#define TANTOS_3G_VF1H_TM_SIZE                            7
45614 +/* Bit: 'M' */
45615 +/* Description: 'Member' */
45616 +#define TANTOS_3G_VF1H_M_OFFSET                           0x13
45617 +#define TANTOS_3G_VF1H_M_SHIFT                            0
45618 +#define TANTOS_3G_VF1H_M_SIZE                             7
45619 +/* -------------------------------------------------------------------------- */
45620 +/* Register: 'VLAN Filter 2 High' */
45621 +/* Bit: 'FID' */
45622 +/* Description: 'FID' */
45623 +#define TANTOS_3G_VF2H_FID_OFFSET                         0x15
45624 +#define TANTOS_3G_VF2H_FID_SHIFT                          14
45625 +#define TANTOS_3G_VF2H_FID_SIZE                           2
45626 +/* Bit: 'TM' */
45627 +/* Description: 'Tagged Member' */
45628 +#define TANTOS_3G_VF2H_TM_OFFSET                          0x15
45629 +#define TANTOS_3G_VF2H_TM_SHIFT                           7
45630 +#define TANTOS_3G_VF2H_TM_SIZE                            7
45631 +/* Bit: 'M' */
45632 +/* Description: 'Member' */
45633 +#define TANTOS_3G_VF2H_M_OFFSET                           0x15
45634 +#define TANTOS_3G_VF2H_M_SHIFT                            0
45635 +#define TANTOS_3G_VF2H_M_SIZE                             7
45636 +/* -------------------------------------------------------------------------- */
45637 +/* Register: 'VLAN Filter 3 High' */
45638 +/* Bit: 'FID' */
45639 +/* Description: 'FID' */
45640 +#define TANTOS_3G_VF3H_FID_OFFSET                         0x17
45641 +#define TANTOS_3G_VF3H_FID_SHIFT                          14
45642 +#define TANTOS_3G_VF3H_FID_SIZE                           2
45643 +/* Bit: 'TM' */
45644 +/* Description: 'Tagged Member' */
45645 +#define TANTOS_3G_VF3H_TM_OFFSET                          0x17
45646 +#define TANTOS_3G_VF3H_TM_SHIFT                           7
45647 +#define TANTOS_3G_VF3H_TM_SIZE                            7
45648 +/* Bit: 'M' */
45649 +/* Description: 'Member' */
45650 +#define TANTOS_3G_VF3H_M_OFFSET                           0x17
45651 +#define TANTOS_3G_VF3H_M_SHIFT                            0
45652 +#define TANTOS_3G_VF3H_M_SIZE                             7
45653 +/* -------------------------------------------------------------------------- */
45654 +/* Register: 'VLAN Filter 4 High' */
45655 +/* Bit: 'FID' */
45656 +/* Description: 'FID' */
45657 +#define TANTOS_3G_VF4H_FID_OFFSET                         0x19
45658 +#define TANTOS_3G_VF4H_FID_SHIFT                          14
45659 +#define TANTOS_3G_VF4H_FID_SIZE                           2
45660 +/* Bit: 'TM' */
45661 +/* Description: 'Tagged Member' */
45662 +#define TANTOS_3G_VF4H_TM_OFFSET                          0x19
45663 +#define TANTOS_3G_VF4H_TM_SHIFT                           7
45664 +#define TANTOS_3G_VF4H_TM_SIZE                            7
45665 +/* Bit: 'M' */
45666 +/* Description: 'Member' */
45667 +#define TANTOS_3G_VF4H_M_OFFSET                           0x19
45668 +#define TANTOS_3G_VF4H_M_SHIFT                            0
45669 +#define TANTOS_3G_VF4H_M_SIZE                             7
45670 +/* -------------------------------------------------------------------------- */
45671 +/* Register: 'VLAN Filter 5 High' */
45672 +/* Bit: 'FID' */
45673 +/* Description: 'FID' */
45674 +#define TANTOS_3G_VF5H_FID_OFFSET                         0x1B
45675 +#define TANTOS_3G_VF5H_FID_SHIFT                          14
45676 +#define TANTOS_3G_VF5H_FID_SIZE                           2
45677 +/* Bit: 'TM' */
45678 +/* Description: 'Tagged Member' */
45679 +#define TANTOS_3G_VF5H_TM_OFFSET                          0x1B
45680 +#define TANTOS_3G_VF5H_TM_SHIFT                           7
45681 +#define TANTOS_3G_VF5H_TM_SIZE                            7
45682 +/* Bit: 'M' */
45683 +/* Description: 'Member' */
45684 +#define TANTOS_3G_VF5H_M_OFFSET                           0x1B
45685 +#define TANTOS_3G_VF5H_M_SHIFT                            0
45686 +#define TANTOS_3G_VF5H_M_SIZE                             7
45687 +/* -------------------------------------------------------------------------- */
45688 +/* Register: 'VLAN Filter 6 High' */
45689 +/* Bit: 'FID' */
45690 +/* Description: 'FID' */
45691 +#define TANTOS_3G_VF6H_FID_OFFSET                         0x1D
45692 +#define TANTOS_3G_VF6H_FID_SHIFT                          14
45693 +#define TANTOS_3G_VF6H_FID_SIZE                           2
45694 +/* Bit: 'TM' */
45695 +/* Description: 'Tagged Member' */
45696 +#define TANTOS_3G_VF6H_TM_OFFSET                          0x1D
45697 +#define TANTOS_3G_VF6H_TM_SHIFT                           7
45698 +#define TANTOS_3G_VF6H_TM_SIZE                            7
45699 +/* Bit: 'M' */
45700 +/* Description: 'Member' */
45701 +#define TANTOS_3G_VF6H_M_OFFSET                           0x1D
45702 +#define TANTOS_3G_VF6H_M_SHIFT                            0
45703 +#define TANTOS_3G_VF6H_M_SIZE                             7
45704 +/* -------------------------------------------------------------------------- */
45705 +/* Register: 'VLAN Filter 7 High' */
45706 +/* Bit: 'FID' */
45707 +/* Description: 'FID' */
45708 +#define TANTOS_3G_VF7H_FID_OFFSET                         0x1F
45709 +#define TANTOS_3G_VF7H_FID_SHIFT                          14
45710 +#define TANTOS_3G_VF7H_FID_SIZE                           2
45711 +/* Bit: 'TM' */
45712 +/* Description: 'Tagged Member' */
45713 +#define TANTOS_3G_VF7H_TM_OFFSET                          0x1F
45714 +#define TANTOS_3G_VF7H_TM_SHIFT                           7
45715 +#define TANTOS_3G_VF7H_TM_SIZE                            7
45716 +/* Bit: 'M' */
45717 +/* Description: 'Member' */
45718 +#define TANTOS_3G_VF7H_M_OFFSET                           0x1F
45719 +#define TANTOS_3G_VF7H_M_SHIFT                            0
45720 +#define TANTOS_3G_VF7H_M_SIZE                             7
45721 +/* -------------------------------------------------------------------------- */
45722 +/* Register: 'VLAN Filter 8 High' */
45723 +/* Bit: 'FID' */
45724 +/* Description: 'FID' */
45725 +#define TANTOS_3G_VF8H_FID_OFFSET                         0x31
45726 +#define TANTOS_3G_VF8H_FID_SHIFT                          14
45727 +#define TANTOS_3G_VF8H_FID_SIZE                           2
45728 +/* Bit: 'TM' */
45729 +/* Description: 'Tagged Member' */
45730 +#define TANTOS_3G_VF8H_TM_OFFSET                          0x31
45731 +#define TANTOS_3G_VF8H_TM_SHIFT                           7
45732 +#define TANTOS_3G_VF8H_TM_SIZE                            7
45733 +/* Bit: 'M' */
45734 +/* Description: 'Member' */
45735 +#define TANTOS_3G_VF8H_M_OFFSET                           0x31
45736 +#define TANTOS_3G_VF8H_M_SHIFT                            0
45737 +#define TANTOS_3G_VF8H_M_SIZE                             7
45738 +/* -------------------------------------------------------------------------- */
45739 +/* Register: 'VLAN Filter 9 High' */
45740 +/* Bit: 'FID' */
45741 +/* Description: 'FID' */
45742 +#define TANTOS_3G_VF9H_FID_OFFSET                         0x33
45743 +#define TANTOS_3G_VF9H_FID_SHIFT                          14
45744 +#define TANTOS_3G_VF9H_FID_SIZE                           2
45745 +/* Bit: 'TM' */
45746 +/* Description: 'Tagged Member' */
45747 +#define TANTOS_3G_VF9H_TM_OFFSET                          0x33
45748 +#define TANTOS_3G_VF9H_TM_SHIFT                           7
45749 +#define TANTOS_3G_VF9H_TM_SIZE                            7
45750 +/* Bit: 'M' */
45751 +/* Description: 'Member' */
45752 +#define TANTOS_3G_VF9H_M_OFFSET                           0x33
45753 +#define TANTOS_3G_VF9H_M_SHIFT                            0
45754 +#define TANTOS_3G_VF9H_M_SIZE                             7
45755 +/* -------------------------------------------------------------------------- */
45756 +/* Register: 'VLAN Filter 10 High' */
45757 +/* Bit: 'FID' */
45758 +/* Description: 'FID' */
45759 +#define TANTOS_3G_VF10H_FID_OFFSET                        0x35
45760 +#define TANTOS_3G_VF10H_FID_SHIFT                         14
45761 +#define TANTOS_3G_VF10H_FID_SIZE                          2
45762 +/* Bit: 'TM' */
45763 +/* Description: 'Tagged Member' */
45764 +#define TANTOS_3G_VF10H_TM_OFFSET                         0x35
45765 +#define TANTOS_3G_VF10H_TM_SHIFT                          7
45766 +#define TANTOS_3G_VF10H_TM_SIZE                           7
45767 +/* Bit: 'M' */
45768 +/* Description: 'Member' */
45769 +#define TANTOS_3G_VF10H_M_OFFSET                          0x35
45770 +#define TANTOS_3G_VF10H_M_SHIFT                           0
45771 +#define TANTOS_3G_VF10H_M_SIZE                            7
45772 +/* -------------------------------------------------------------------------- */
45773 +/* Register: 'VLAN Filter 11 High' */
45774 +/* Bit: 'FID' */
45775 +/* Description: 'FID' */
45776 +#define TANTOS_3G_VF11H_FID_OFFSET                        0x37
45777 +#define TANTOS_3G_VF11H_FID_SHIFT                         14
45778 +#define TANTOS_3G_VF11H_FID_SIZE                          2
45779 +/* Bit: 'TM' */
45780 +/* Description: 'Tagged Member' */
45781 +#define TANTOS_3G_VF11H_TM_OFFSET                         0x37
45782 +#define TANTOS_3G_VF11H_TM_SHIFT                          7
45783 +#define TANTOS_3G_VF11H_TM_SIZE                           7
45784 +/* Bit: 'M' */
45785 +/* Description: 'Member' */
45786 +#define TANTOS_3G_VF11H_M_OFFSET                          0x37
45787 +#define TANTOS_3G_VF11H_M_SHIFT                           0
45788 +#define TANTOS_3G_VF11H_M_SIZE                            7
45789 +/* -------------------------------------------------------------------------- */
45790 +/* Register: 'VLAN Filter 12 High' */
45791 +/* Bit: 'FID' */
45792 +/* Description: 'FID' */
45793 +#define TANTOS_3G_VF12H_FID_OFFSET                        0x39
45794 +#define TANTOS_3G_VF12H_FID_SHIFT                         14
45795 +#define TANTOS_3G_VF12H_FID_SIZE                          2
45796 +/* Bit: 'TM' */
45797 +/* Description: 'Tagged Member' */
45798 +#define TANTOS_3G_VF12H_TM_OFFSET                         0x39
45799 +#define TANTOS_3G_VF12H_TM_SHIFT                          7
45800 +#define TANTOS_3G_VF12H_TM_SIZE                           7
45801 +/* Bit: 'M' */
45802 +/* Description: 'Member' */
45803 +#define TANTOS_3G_VF12H_M_OFFSET                          0x39
45804 +#define TANTOS_3G_VF12H_M_SHIFT                           0
45805 +#define TANTOS_3G_VF12H_M_SIZE                            7
45806 +/* -------------------------------------------------------------------------- */
45807 +/* Register: 'VLAN Filter 13 High' */
45808 +/* Bit: 'FID' */
45809 +/* Description: 'FID' */
45810 +#define TANTOS_3G_VF13H_FID_OFFSET                        0x3B
45811 +#define TANTOS_3G_VF13H_FID_SHIFT                         14
45812 +#define TANTOS_3G_VF13H_FID_SIZE                          2
45813 +/* Bit: 'TM' */
45814 +/* Description: 'Tagged Member' */
45815 +#define TANTOS_3G_VF13H_TM_OFFSET                         0x3B
45816 +#define TANTOS_3G_VF13H_TM_SHIFT                          7
45817 +#define TANTOS_3G_VF13H_TM_SIZE                           7
45818 +/* Bit: 'M' */
45819 +/* Description: 'Member' */
45820 +#define TANTOS_3G_VF13H_M_OFFSET                          0x3B
45821 +#define TANTOS_3G_VF13H_M_SHIFT                           0
45822 +#define TANTOS_3G_VF13H_M_SIZE                            7
45823 +/* -------------------------------------------------------------------------- */
45824 +/* Register: 'VLAN Filter 14 High' */
45825 +/* Bit: 'FID' */
45826 +/* Description: 'FID' */
45827 +#define TANTOS_3G_VF14H_FID_OFFSET                        0x3D
45828 +#define TANTOS_3G_VF14H_FID_SHIFT                         14
45829 +#define TANTOS_3G_VF14H_FID_SIZE                          2
45830 +/* Bit: 'TM' */
45831 +/* Description: 'Tagged Member' */
45832 +#define TANTOS_3G_VF14H_TM_OFFSET                         0x3D
45833 +#define TANTOS_3G_VF14H_TM_SHIFT                          7
45834 +#define TANTOS_3G_VF14H_TM_SIZE                           7
45835 +/* Bit: 'M' */
45836 +/* Description: 'Member' */
45837 +#define TANTOS_3G_VF14H_M_OFFSET                          0x3D
45838 +#define TANTOS_3G_VF14H_M_SHIFT                           0
45839 +#define TANTOS_3G_VF14H_M_SIZE                            7
45840 +/* -------------------------------------------------------------------------- */
45841 +/* Register: 'VLAN Filter 15 High' */
45842 +/* Bit: 'FID' */
45843 +/* Description: 'FID' */
45844 +#define TANTOS_3G_VF15H_FID_OFFSET                        0x3F
45845 +#define TANTOS_3G_VF15H_FID_SHIFT                         14
45846 +#define TANTOS_3G_VF15H_FID_SIZE                          2
45847 +/* Bit: 'TM' */
45848 +/* Description: 'Tagged Member' */
45849 +#define TANTOS_3G_VF15H_TM_OFFSET                         0x3F
45850 +#define TANTOS_3G_VF15H_TM_SHIFT                          7
45851 +#define TANTOS_3G_VF15H_TM_SIZE                           7
45852 +/* Bit: 'M' */
45853 +/* Description: 'Member' */
45854 +#define TANTOS_3G_VF15H_M_OFFSET                          0x3F
45855 +#define TANTOS_3G_VF15H_M_SHIFT                           0
45856 +#define TANTOS_3G_VF15H_M_SIZE                            7
45857 +/* -------------------------------------------------------------------------- */
45858 +/* Register: 'Type Filter 0' */
45859 +/* Bit: 'VCET' */
45860 +/* Description: 'Value Compared with Ether-Type' */
45861 +#define TANTOS_3G_TF0_VCET_OFFSET                         0x50
45862 +#define TANTOS_3G_TF0_VCET_SHIFT                          0
45863 +#define TANTOS_3G_TF0_VCET_SIZE                           16
45864 +/* -------------------------------------------------------------------------- */
45865 +/* Register: 'Type Filter 1' */
45866 +/* Bit: 'VCET' */
45867 +/* Description: 'Value Compared with Ether-Type' */
45868 +#define TANTOS_3G_TF1_VCET_OFFSET                         0x51
45869 +#define TANTOS_3G_TF1_VCET_SHIFT                          0
45870 +#define TANTOS_3G_TF1_VCET_SIZE                           16
45871 +/* -------------------------------------------------------------------------- */
45872 +/* Register: 'Type Filter 2' */
45873 +/* Bit: 'VCET' */
45874 +/* Description: 'Value Compared with Ether-Type' */
45875 +#define TANTOS_3G_TF2_VCET_OFFSET                         0x52
45876 +#define TANTOS_3G_TF2_VCET_SHIFT                          0
45877 +#define TANTOS_3G_TF2_VCET_SIZE                           16
45878 +/* -------------------------------------------------------------------------- */
45879 +/* Register: 'Type Filter 3' */
45880 +/* Bit: 'VCET' */
45881 +/* Description: 'Value Compared with Ether-Type' */
45882 +#define TANTOS_3G_TF3_VCET_OFFSET                         0x53
45883 +#define TANTOS_3G_TF3_VCET_SHIFT                          0
45884 +#define TANTOS_3G_TF3_VCET_SIZE                           16
45885 +/* -------------------------------------------------------------------------- */
45886 +/* Register: 'Type Filter 4' */
45887 +/* Bit: 'VCET' */
45888 +/* Description: 'Value Compared with Ether-Type' */
45889 +#define TANTOS_3G_TF4_VCET_OFFSET                         0x54
45890 +#define TANTOS_3G_TF4_VCET_SHIFT                          0
45891 +#define TANTOS_3G_TF4_VCET_SIZE                           16
45892 +/* -------------------------------------------------------------------------- */
45893 +/* Register: 'Type Filter 5' */
45894 +/* Bit: 'VCET' */
45895 +/* Description: 'Value Compared with Ether-Type' */
45896 +#define TANTOS_3G_TF5_VCET_OFFSET                         0x55
45897 +#define TANTOS_3G_TF5_VCET_SHIFT                          0
45898 +#define TANTOS_3G_TF5_VCET_SIZE                           16
45899 +/* -------------------------------------------------------------------------- */
45900 +/* Register: 'Type Filter 6' */
45901 +/* Bit: 'VCET' */
45902 +/* Description: 'Value Compared with Ether-Type' */
45903 +#define TANTOS_3G_TF6_VCET_OFFSET                         0x56
45904 +#define TANTOS_3G_TF6_VCET_SHIFT                          0
45905 +#define TANTOS_3G_TF6_VCET_SIZE                           16
45906 +/* -------------------------------------------------------------------------- */
45907 +/* Register: 'Type Filter 7' */
45908 +/* Bit: 'VCET' */
45909 +/* Description: 'Value Compared with Ether-Type' */
45910 +#define TANTOS_3G_TF7_VCET_OFFSET                         0x57
45911 +#define TANTOS_3G_TF7_VCET_SHIFT                          0
45912 +#define TANTOS_3G_TF7_VCET_SIZE                           16
45913 +/* -------------------------------------------------------------------------- */
45914 +/* Register: 'DiffServ Mapping 0' */
45915 +/* Bit: 'PQ7' */
45916 +/* Description: 'Priority Queue 7' */
45917 +#define TANTOS_3G_DM0_PQ7_OFFSET                          0x58
45918 +#define TANTOS_3G_DM0_PQ7_SHIFT                           14
45919 +#define TANTOS_3G_DM0_PQ7_SIZE                            2
45920 +/* Bit: 'PQ6' */
45921 +/* Description: 'Priority Queue 6' */
45922 +#define TANTOS_3G_DM0_PQ6_OFFSET                          0x58
45923 +#define TANTOS_3G_DM0_PQ6_SHIFT                           12
45924 +#define TANTOS_3G_DM0_PQ6_SIZE                            2
45925 +/* Bit: 'PQ5' */
45926 +/* Description: 'Priority Queue 5' */
45927 +#define TANTOS_3G_DM0_PQ5_OFFSET                          0x58
45928 +#define TANTOS_3G_DM0_PQ5_SHIFT                           10
45929 +#define TANTOS_3G_DM0_PQ5_SIZE                            2
45930 +/* Bit: 'PQ4' */
45931 +/* Description: 'Priority Queue 4' */
45932 +#define TANTOS_3G_DM0_PQ4_OFFSET                          0x58
45933 +#define TANTOS_3G_DM0_PQ4_SHIFT                           8
45934 +#define TANTOS_3G_DM0_PQ4_SIZE                            2
45935 +/* Bit: 'PQ3' */
45936 +/* Description: 'Priority Queue 3' */
45937 +#define TANTOS_3G_DM0_PQ3_OFFSET                          0x58
45938 +#define TANTOS_3G_DM0_PQ3_SHIFT                           6
45939 +#define TANTOS_3G_DM0_PQ3_SIZE                            2
45940 +/* Bit: 'PQ2' */
45941 +/* Description: 'Priority Queue 2' */
45942 +#define TANTOS_3G_DM0_PQ2_OFFSET                          0x58
45943 +#define TANTOS_3G_DM0_PQ2_SHIFT                           4
45944 +#define TANTOS_3G_DM0_PQ2_SIZE                            2
45945 +/* Bit: 'PQ1' */
45946 +/* Description: 'Priority Queue 1' */
45947 +#define TANTOS_3G_DM0_PQ1_OFFSET                          0x58
45948 +#define TANTOS_3G_DM0_PQ1_SHIFT                           2
45949 +#define TANTOS_3G_DM0_PQ1_SIZE                            2
45950 +/* Bit: 'PQ0' */
45951 +/* Description: 'Priority Queue 0' */
45952 +#define TANTOS_3G_DM0_PQ0_OFFSET                          0x58
45953 +#define TANTOS_3G_DM0_PQ0_SHIFT                           0
45954 +#define TANTOS_3G_DM0_PQ0_SIZE                            2
45955 +/* -------------------------------------------------------------------------- */
45956 +/* Register: 'DiffServMapping 1' */
45957 +/* Bit: 'PQF' */
45958 +/* Description: 'Priority Queue F' */
45959 +#define TANTOS_3G_DM1_PQF_OFFSET                          0x59
45960 +#define TANTOS_3G_DM1_PQF_SHIFT                           14
45961 +#define TANTOS_3G_DM1_PQF_SIZE                            2
45962 +/* Bit: 'PQE' */
45963 +/* Description: 'Priority Queue E' */
45964 +#define TANTOS_3G_DM1_PQE_OFFSET                          0x59
45965 +#define TANTOS_3G_DM1_PQE_SHIFT                           12
45966 +#define TANTOS_3G_DM1_PQE_SIZE                            2
45967 +/* Bit: 'PQD' */
45968 +/* Description: 'Priority Queue D' */
45969 +#define TANTOS_3G_DM1_PQD_OFFSET                          0x59
45970 +#define TANTOS_3G_DM1_PQD_SHIFT                           10
45971 +#define TANTOS_3G_DM1_PQD_SIZE                            2
45972 +/* Bit: 'PQC' */
45973 +/* Description: 'Priority Queue C' */
45974 +#define TANTOS_3G_DM1_PQC_OFFSET                          0x59
45975 +#define TANTOS_3G_DM1_PQC_SHIFT                           8
45976 +#define TANTOS_3G_DM1_PQC_SIZE                            2
45977 +/* Bit: 'PQB' */
45978 +/* Description: 'Priority Queue B' */
45979 +#define TANTOS_3G_DM1_PQB_OFFSET                          0x59
45980 +#define TANTOS_3G_DM1_PQB_SHIFT                           6
45981 +#define TANTOS_3G_DM1_PQB_SIZE                            2
45982 +/* Bit: 'PQA' */
45983 +/* Description: 'Priority Queue A' */
45984 +#define TANTOS_3G_DM1_PQA_OFFSET                          0x59
45985 +#define TANTOS_3G_DM1_PQA_SHIFT                           4
45986 +#define TANTOS_3G_DM1_PQA_SIZE                            2
45987 +/* Bit: 'PQ9' */
45988 +/* Description: 'Priority Queue 9' */
45989 +#define TANTOS_3G_DM1_PQ9_OFFSET                          0x59
45990 +#define TANTOS_3G_DM1_PQ9_SHIFT                           2
45991 +#define TANTOS_3G_DM1_PQ9_SIZE                            2
45992 +/* Bit: 'PQ8' */
45993 +/* Description: 'Priority Queue 8' */
45994 +#define TANTOS_3G_DM1_PQ8_OFFSET                          0x59
45995 +#define TANTOS_3G_DM1_PQ8_SHIFT                           0
45996 +#define TANTOS_3G_DM1_PQ8_SIZE                            2
45997 +/* -------------------------------------------------------------------------- */
45998 +/* Register: 'DiffServMapping 2' */
45999 +/* Bit: 'PQ17' */
46000 +/* Description: 'Priority Queue 17' */
46001 +#define TANTOS_3G_DM2_PQ17_OFFSET                         0x5A
46002 +#define TANTOS_3G_DM2_PQ17_SHIFT                          14
46003 +#define TANTOS_3G_DM2_PQ17_SIZE                           2
46004 +/* Bit: 'PQ16' */
46005 +/* Description: 'Priority Queue 16' */
46006 +#define TANTOS_3G_DM2_PQ16_OFFSET                         0x5A
46007 +#define TANTOS_3G_DM2_PQ16_SHIFT                          12
46008 +#define TANTOS_3G_DM2_PQ16_SIZE                           2
46009 +/* Bit: 'PQ15' */
46010 +/* Description: 'Priority Queue 15' */
46011 +#define TANTOS_3G_DM2_PQ15_OFFSET                         0x5A
46012 +#define TANTOS_3G_DM2_PQ15_SHIFT                          10
46013 +#define TANTOS_3G_DM2_PQ15_SIZE                           2
46014 +/* Bit: 'PQ14' */
46015 +/* Description: 'Priority Queue 14' */
46016 +#define TANTOS_3G_DM2_PQ14_OFFSET                         0x5A
46017 +#define TANTOS_3G_DM2_PQ14_SHIFT                          8
46018 +#define TANTOS_3G_DM2_PQ14_SIZE                           2
46019 +/* Bit: 'PQ13' */
46020 +/* Description: 'Priority Queue 13' */
46021 +#define TANTOS_3G_DM2_PQ13_OFFSET                         0x5A
46022 +#define TANTOS_3G_DM2_PQ13_SHIFT                          6
46023 +#define TANTOS_3G_DM2_PQ13_SIZE                           2
46024 +/* Bit: 'PQ12' */
46025 +/* Description: 'Priority Queue 12' */
46026 +#define TANTOS_3G_DM2_PQ12_OFFSET                         0x5A
46027 +#define TANTOS_3G_DM2_PQ12_SHIFT                          4
46028 +#define TANTOS_3G_DM2_PQ12_SIZE                           2
46029 +/* Bit: 'PQ11' */
46030 +/* Description: 'Priority Queue 11' */
46031 +#define TANTOS_3G_DM2_PQ11_OFFSET                         0x5A
46032 +#define TANTOS_3G_DM2_PQ11_SHIFT                          2
46033 +#define TANTOS_3G_DM2_PQ11_SIZE                           2
46034 +/* Bit: 'PQ10' */
46035 +/* Description: 'Priority Queue 10' */
46036 +#define TANTOS_3G_DM2_PQ10_OFFSET                         0x5A
46037 +#define TANTOS_3G_DM2_PQ10_SHIFT                          0
46038 +#define TANTOS_3G_DM2_PQ10_SIZE                           2
46039 +/* -------------------------------------------------------------------------- */
46040 +/* Register: 'DiffServMapping 3' */
46041 +/* Bit: 'PQ1F' */
46042 +/* Description: 'Priority Queue 1F' */
46043 +#define TANTOS_3G_DM3_PQ1F_OFFSET                         0x5B
46044 +#define TANTOS_3G_DM3_PQ1F_SHIFT                          14
46045 +#define TANTOS_3G_DM3_PQ1F_SIZE                           2
46046 +/* Bit: 'PQ1E' */
46047 +/* Description: 'Priority Queue 1E' */
46048 +#define TANTOS_3G_DM3_PQ1E_OFFSET                         0x5B
46049 +#define TANTOS_3G_DM3_PQ1E_SHIFT                          12
46050 +#define TANTOS_3G_DM3_PQ1E_SIZE                           2
46051 +/* Bit: 'PQ1D' */
46052 +/* Description: 'Priority Queue 1D' */
46053 +#define TANTOS_3G_DM3_PQ1D_OFFSET                         0x5B
46054 +#define TANTOS_3G_DM3_PQ1D_SHIFT                          10
46055 +#define TANTOS_3G_DM3_PQ1D_SIZE                           2
46056 +/* Bit: 'PQ1C' */
46057 +/* Description: 'Priority Queue 1C' */
46058 +#define TANTOS_3G_DM3_PQ1C_OFFSET                         0x5B
46059 +#define TANTOS_3G_DM3_PQ1C_SHIFT                          8
46060 +#define TANTOS_3G_DM3_PQ1C_SIZE                           2
46061 +/* Bit: 'PQ1B' */
46062 +/* Description: 'Priority Queue 1B' */
46063 +#define TANTOS_3G_DM3_PQ1B_OFFSET                         0x5B
46064 +#define TANTOS_3G_DM3_PQ1B_SHIFT                          6
46065 +#define TANTOS_3G_DM3_PQ1B_SIZE                           2
46066 +/* Bit: 'PQ1A' */
46067 +/* Description: 'Priority Queue 1A' */
46068 +#define TANTOS_3G_DM3_PQ1A_OFFSET                         0x5B
46069 +#define TANTOS_3G_DM3_PQ1A_SHIFT                          4
46070 +#define TANTOS_3G_DM3_PQ1A_SIZE                           2
46071 +/* Bit: 'PQ19' */
46072 +/* Description: 'Priority Queue 19' */
46073 +#define TANTOS_3G_DM3_PQ19_OFFSET                         0x5B
46074 +#define TANTOS_3G_DM3_PQ19_SHIFT                          2
46075 +#define TANTOS_3G_DM3_PQ19_SIZE                           2
46076 +/* Bit: 'PQ18' */
46077 +/* Description: 'Priority Queue 18' */
46078 +#define TANTOS_3G_DM3_PQ18_OFFSET                         0x5B
46079 +#define TANTOS_3G_DM3_PQ18_SHIFT                          0
46080 +#define TANTOS_3G_DM3_PQ18_SIZE                           2
46081 +/* -------------------------------------------------------------------------- */
46082 +/* Register: 'DiffServMapping 4' */
46083 +/* Bit: 'PQ27' */
46084 +/* Description: 'Priority Queue 27' */
46085 +#define TANTOS_3G_DM4_PQ27_OFFSET                         0x5C
46086 +#define TANTOS_3G_DM4_PQ27_SHIFT                          14
46087 +#define TANTOS_3G_DM4_PQ27_SIZE                           2
46088 +/* Bit: 'PQ26' */
46089 +/* Description: 'Priority Queue 26' */
46090 +#define TANTOS_3G_DM4_PQ26_OFFSET                         0x5C
46091 +#define TANTOS_3G_DM4_PQ26_SHIFT                          12
46092 +#define TANTOS_3G_DM4_PQ26_SIZE                           2
46093 +/* Bit: 'PQ25' */
46094 +/* Description: 'Priority Queue 25' */
46095 +#define TANTOS_3G_DM4_PQ25_OFFSET                         0x5C
46096 +#define TANTOS_3G_DM4_PQ25_SHIFT                          10
46097 +#define TANTOS_3G_DM4_PQ25_SIZE                           2
46098 +/* Bit: 'PQ24' */
46099 +/* Description: 'Priority Queue 24' */
46100 +#define TANTOS_3G_DM4_PQ24_OFFSET                         0x5C
46101 +#define TANTOS_3G_DM4_PQ24_SHIFT                          8
46102 +#define TANTOS_3G_DM4_PQ24_SIZE                           2
46103 +/* Bit: 'PQ23' */
46104 +/* Description: 'Priority Queue 23' */
46105 +#define TANTOS_3G_DM4_PQ23_OFFSET                         0x5C
46106 +#define TANTOS_3G_DM4_PQ23_SHIFT                          6
46107 +#define TANTOS_3G_DM4_PQ23_SIZE                           2
46108 +/* Bit: 'PQ22' */
46109 +/* Description: 'Priority Queue 22' */
46110 +#define TANTOS_3G_DM4_PQ22_OFFSET                         0x5C
46111 +#define TANTOS_3G_DM4_PQ22_SHIFT                          4
46112 +#define TANTOS_3G_DM4_PQ22_SIZE                           2
46113 +/* Bit: 'PQ21' */
46114 +/* Description: 'Priority Queue 21' */
46115 +#define TANTOS_3G_DM4_PQ21_OFFSET                         0x5C
46116 +#define TANTOS_3G_DM4_PQ21_SHIFT                          2
46117 +#define TANTOS_3G_DM4_PQ21_SIZE                           2
46118 +/* Bit: 'PQ20' */
46119 +/* Description: 'Priority Queue 20' */
46120 +#define TANTOS_3G_DM4_PQ20_OFFSET                         0x5C
46121 +#define TANTOS_3G_DM4_PQ20_SHIFT                          0
46122 +#define TANTOS_3G_DM4_PQ20_SIZE                           2
46123 +/* -------------------------------------------------------------------------- */
46124 +/* Register: 'DiffServMapping 5' */
46125 +/* Bit: 'PQ2F' */
46126 +/* Description: 'Priority Queue 2F' */
46127 +#define TANTOS_3G_DM5_PQ2F_OFFSET                         0x5D
46128 +#define TANTOS_3G_DM5_PQ2F_SHIFT                          14
46129 +#define TANTOS_3G_DM5_PQ2F_SIZE                           2
46130 +/* Bit: 'PQ2E' */
46131 +/* Description: 'Priority Queue 2E' */
46132 +#define TANTOS_3G_DM5_PQ2E_OFFSET                         0x5D
46133 +#define TANTOS_3G_DM5_PQ2E_SHIFT                          12
46134 +#define TANTOS_3G_DM5_PQ2E_SIZE                           2
46135 +/* Bit: 'PQ2D' */
46136 +/* Description: 'Priority Queue 2D' */
46137 +#define TANTOS_3G_DM5_PQ2D_OFFSET                         0x5D
46138 +#define TANTOS_3G_DM5_PQ2D_SHIFT                          10
46139 +#define TANTOS_3G_DM5_PQ2D_SIZE                           2
46140 +/* Bit: 'PQ2C' */
46141 +/* Description: 'Priority Queue 2C' */
46142 +#define TANTOS_3G_DM5_PQ2C_OFFSET                         0x5D
46143 +#define TANTOS_3G_DM5_PQ2C_SHIFT                          8
46144 +#define TANTOS_3G_DM5_PQ2C_SIZE                           2
46145 +/* Bit: 'PQ2B' */
46146 +/* Description: 'Priority Queue 2B' */
46147 +#define TANTOS_3G_DM5_PQ2B_OFFSET                         0x5D
46148 +#define TANTOS_3G_DM5_PQ2B_SHIFT                          6
46149 +#define TANTOS_3G_DM5_PQ2B_SIZE                           2
46150 +/* Bit: 'PQ2A' */
46151 +/* Description: 'Priority Queue 2A' */
46152 +#define TANTOS_3G_DM5_PQ2A_OFFSET                         0x5D
46153 +#define TANTOS_3G_DM5_PQ2A_SHIFT                          4
46154 +#define TANTOS_3G_DM5_PQ2A_SIZE                           2
46155 +/* Bit: 'PQ29' */
46156 +/* Description: 'Priority Queue 29' */
46157 +#define TANTOS_3G_DM5_PQ29_OFFSET                         0x5D
46158 +#define TANTOS_3G_DM5_PQ29_SHIFT                          2
46159 +#define TANTOS_3G_DM5_PQ29_SIZE                           2
46160 +/* Bit: 'PQ28' */
46161 +/* Description: 'Priority Queue 28' */
46162 +#define TANTOS_3G_DM5_PQ28_OFFSET                         0x5D
46163 +#define TANTOS_3G_DM5_PQ28_SHIFT                          0
46164 +#define TANTOS_3G_DM5_PQ28_SIZE                           2
46165 +/* -------------------------------------------------------------------------- */
46166 +/* Register: 'DiffServMapping 6' */
46167 +/* Bit: 'PQ37' */
46168 +/* Description: 'Priority Queue 37' */
46169 +#define TANTOS_3G_DM6_PQ37_OFFSET                         0x5E
46170 +#define TANTOS_3G_DM6_PQ37_SHIFT                          14
46171 +#define TANTOS_3G_DM6_PQ37_SIZE                           2
46172 +/* Bit: 'PQ36' */
46173 +/* Description: 'Priority Queue 36' */
46174 +#define TANTOS_3G_DM6_PQ36_OFFSET                         0x5E
46175 +#define TANTOS_3G_DM6_PQ36_SHIFT                          12
46176 +#define TANTOS_3G_DM6_PQ36_SIZE                           2
46177 +/* Bit: 'PQ35' */
46178 +/* Description: 'Priority Queue 35' */
46179 +#define TANTOS_3G_DM6_PQ35_OFFSET                         0x5E
46180 +#define TANTOS_3G_DM6_PQ35_SHIFT                          10
46181 +#define TANTOS_3G_DM6_PQ35_SIZE                           2
46182 +/* Bit: 'PQ34' */
46183 +/* Description: 'Priority Queue 34' */
46184 +#define TANTOS_3G_DM6_PQ34_OFFSET                         0x5E
46185 +#define TANTOS_3G_DM6_PQ34_SHIFT                          8
46186 +#define TANTOS_3G_DM6_PQ34_SIZE                           2
46187 +/* Bit: 'PQ33' */
46188 +/* Description: 'Priority Queue 33' */
46189 +#define TANTOS_3G_DM6_PQ33_OFFSET                         0x5E
46190 +#define TANTOS_3G_DM6_PQ33_SHIFT                          6
46191 +#define TANTOS_3G_DM6_PQ33_SIZE                           2
46192 +/* Bit: 'PQ32' */
46193 +/* Description: 'Priority Queue 32' */
46194 +#define TANTOS_3G_DM6_PQ32_OFFSET                         0x5E
46195 +#define TANTOS_3G_DM6_PQ32_SHIFT                          4
46196 +#define TANTOS_3G_DM6_PQ32_SIZE                           2
46197 +/* Bit: 'PQ31' */
46198 +/* Description: 'Priority Queue 31' */
46199 +#define TANTOS_3G_DM6_PQ31_OFFSET                         0x5E
46200 +#define TANTOS_3G_DM6_PQ31_SHIFT                          2
46201 +#define TANTOS_3G_DM6_PQ31_SIZE                           2
46202 +/* Bit: 'PQ30' */
46203 +/* Description: 'Priority Queue 30' */
46204 +#define TANTOS_3G_DM6_PQ30_OFFSET                         0x5E
46205 +#define TANTOS_3G_DM6_PQ30_SHIFT                          0
46206 +#define TANTOS_3G_DM6_PQ30_SIZE                           2
46207 +/* -------------------------------------------------------------------------- */
46208 +/* Register: 'DiffServMapping 7' */
46209 +/* Bit: 'PQ3F' */
46210 +/* Description: 'Priority Queue 3F' */
46211 +#define TANTOS_3G_DM7_PQ3F_OFFSET                         0x5F
46212 +#define TANTOS_3G_DM7_PQ3F_SHIFT                          14
46213 +#define TANTOS_3G_DM7_PQ3F_SIZE                           2
46214 +/* Bit: 'PQ3E' */
46215 +/* Description: 'Priority Queue 3E' */
46216 +#define TANTOS_3G_DM7_PQ3E_OFFSET                         0x5F
46217 +#define TANTOS_3G_DM7_PQ3E_SHIFT                          12
46218 +#define TANTOS_3G_DM7_PQ3E_SIZE                           2
46219 +/* Bit: 'PQ3D' */
46220 +/* Description: 'Priority Queue 3D' */
46221 +#define TANTOS_3G_DM7_PQ3D_OFFSET                         0x5F
46222 +#define TANTOS_3G_DM7_PQ3D_SHIFT                          10
46223 +#define TANTOS_3G_DM7_PQ3D_SIZE                           2
46224 +/* Bit: 'PQ3C' */
46225 +/* Description: 'Priority Queue 3C' */
46226 +#define TANTOS_3G_DM7_PQ3C_OFFSET                         0x5F
46227 +#define TANTOS_3G_DM7_PQ3C_SHIFT                          8
46228 +#define TANTOS_3G_DM7_PQ3C_SIZE                           2
46229 +/* Bit: 'PQ3B' */
46230 +/* Description: 'Priority Queue 3B' */
46231 +#define TANTOS_3G_DM7_PQ3B_OFFSET                         0x5F
46232 +#define TANTOS_3G_DM7_PQ3B_SHIFT                          6
46233 +#define TANTOS_3G_DM7_PQ3B_SIZE                           2
46234 +/* Bit: 'PQ3A' */
46235 +/* Description: 'Priority Queue 3A' */
46236 +#define TANTOS_3G_DM7_PQ3A_OFFSET                         0x5F
46237 +#define TANTOS_3G_DM7_PQ3A_SHIFT                          4
46238 +#define TANTOS_3G_DM7_PQ3A_SIZE                           2
46239 +/* Bit: 'PQ39' */
46240 +/* Description: 'Priority Queue 39' */
46241 +#define TANTOS_3G_DM7_PQ39_OFFSET                         0x5F
46242 +#define TANTOS_3G_DM7_PQ39_SHIFT                          2
46243 +#define TANTOS_3G_DM7_PQ39_SIZE                           2
46244 +/* Bit: 'PQ38' */
46245 +/* Description: 'Priority Queue 38' */
46246 +#define TANTOS_3G_DM7_PQ38_OFFSET                         0x5F
46247 +#define TANTOS_3G_DM7_PQ38_SHIFT                          0
46248 +#define TANTOS_3G_DM7_PQ38_SIZE                           2
46249 +/* -------------------------------------------------------------------------- */
46250 +/* Register: 'TCP/UDP Port Filter 0' */
46251 +/* Bit: 'BASEPT0' */
46252 +/* Description: 'Base Port number 0' */
46253 +#define TANTOS_3G_TUPF0_BASEPT0_OFFSET                    0x70
46254 +#define TANTOS_3G_TUPF0_BASEPT0_SHIFT                     0
46255 +#define TANTOS_3G_TUPF0_BASEPT0_SIZE                      16
46256 +/* -------------------------------------------------------------------------- */
46257 +/* Register: 'TCP/UDP Port Filter 1' */
46258 +/* Bit: 'BASEPT1' */
46259 +/* Description: 'Base Port number 1' */
46260 +#define TANTOS_3G_TUPF1_BASEPT1_OFFSET                    0x72
46261 +#define TANTOS_3G_TUPF1_BASEPT1_SHIFT                     0
46262 +#define TANTOS_3G_TUPF1_BASEPT1_SIZE                      16
46263 +/* -------------------------------------------------------------------------- */
46264 +/* Register: 'TCP/UDP Port Filter 2' */
46265 +/* Bit: 'BASEPT2' */
46266 +/* Description: 'Base Port number 2' */
46267 +#define TANTOS_3G_TUPF2_BASEPT2_OFFSET                    0x74
46268 +#define TANTOS_3G_TUPF2_BASEPT2_SHIFT                     0
46269 +#define TANTOS_3G_TUPF2_BASEPT2_SIZE                      16
46270 +/* -------------------------------------------------------------------------- */
46271 +/* Register: 'TCP/UDP Port Filter 3' */
46272 +/* Bit: 'BASEPT3' */
46273 +/* Description: 'Base Port number 3' */
46274 +#define TANTOS_3G_TUPF3_BASEPT3_OFFSET                    0x76
46275 +#define TANTOS_3G_TUPF3_BASEPT3_SHIFT                     0
46276 +#define TANTOS_3G_TUPF3_BASEPT3_SIZE                      16
46277 +/* -------------------------------------------------------------------------- */
46278 +/* Register: 'TCP/UDP Port Filter 4' */
46279 +/* Bit: 'BASEPT4' */
46280 +/* Description: 'Base Port number 4' */
46281 +#define TANTOS_3G_TUPF4_BASEPT4_OFFSET                    0x78
46282 +#define TANTOS_3G_TUPF4_BASEPT4_SHIFT                     0
46283 +#define TANTOS_3G_TUPF4_BASEPT4_SIZE                      16
46284 +/* -------------------------------------------------------------------------- */
46285 +/* Register: 'TCP/UDP Port Filter 5' */
46286 +/* Bit: 'BASEPT5' */
46287 +/* Description: 'Base Port number 5' */
46288 +#define TANTOS_3G_TUPF5_BASEPT5_OFFSET                    0x7A
46289 +#define TANTOS_3G_TUPF5_BASEPT5_SHIFT                     0
46290 +#define TANTOS_3G_TUPF5_BASEPT5_SIZE                      16
46291 +/* -------------------------------------------------------------------------- */
46292 +/* Register: 'TCP/UDP Port Filter 6' */
46293 +/* Bit: 'BASEPT6' */
46294 +/* Description: 'Base Port number 6' */
46295 +#define TANTOS_3G_TUPF6_BASEPT6_OFFSET                    0x7C
46296 +#define TANTOS_3G_TUPF6_BASEPT6_SHIFT                     0
46297 +#define TANTOS_3G_TUPF6_BASEPT6_SIZE                      16
46298 +/* -------------------------------------------------------------------------- */
46299 +/* Register: 'TCP/UDP Port Filter 7' */
46300 +/* Bit: 'BASEPT7' */
46301 +/* Description: 'Base Port number 7' */
46302 +#define TANTOS_3G_TUPF7_BASEPT7_OFFSET                    0x7E
46303 +#define TANTOS_3G_TUPF7_BASEPT7_SHIFT                     0
46304 +#define TANTOS_3G_TUPF7_BASEPT7_SIZE                      16
46305 +/* -------------------------------------------------------------------------- */
46306 +/* Register: 'TCP/UDP Port Range 0' */
46307 +/* Bit: 'ATUF0' */
46308 +/* Description: 'Action for TCP/UDP Port Filter 0' */
46309 +#define TANTOS_3G_TUPR0_ATUF0_OFFSET                      0x71
46310 +#define TANTOS_3G_TUPR0_ATUF0_SHIFT                       12
46311 +#define TANTOS_3G_TUPR0_ATUF0_SIZE                        2
46312 +/* Bit: 'TUPF0' */
46313 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 0' */
46314 +#define TANTOS_3G_TUPR0_TUPF0_OFFSET                      0x71
46315 +#define TANTOS_3G_TUPR0_TUPF0_SHIFT                       10
46316 +#define TANTOS_3G_TUPR0_TUPF0_SIZE                        2
46317 +/* Bit: 'COMP0' */
46318 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46319 +#define TANTOS_3G_TUPR0_COMP0_OFFSET                      0x71
46320 +#define TANTOS_3G_TUPR0_COMP0_SHIFT                       8
46321 +#define TANTOS_3G_TUPR0_COMP0_SIZE                        2
46322 +/* Bit: 'PRANGE0' */
46323 +/* Description: 'Port Range in TCP/UDP' */
46324 +#define TANTOS_3G_TUPR0_PRANGE0_OFFSET                    0x71
46325 +#define TANTOS_3G_TUPR0_PRANGE0_SHIFT                     0
46326 +#define TANTOS_3G_TUPR0_PRANGE0_SIZE                      8
46327 +/* -------------------------------------------------------------------------- */
46328 +/* Register: 'TCP/UDP Port Range 1' */
46329 +/* Bit: 'ATUF1' */
46330 +/* Description: 'Action for TCP/UDP Port Filter 1' */
46331 +#define TANTOS_3G_TUPR1_ATUF1_OFFSET                      0x73
46332 +#define TANTOS_3G_TUPR1_ATUF1_SHIFT                       12
46333 +#define TANTOS_3G_TUPR1_ATUF1_SIZE                        2
46334 +/* Bit: 'TUPF1' */
46335 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 1' */
46336 +#define TANTOS_3G_TUPR1_TUPF1_OFFSET                      0x73
46337 +#define TANTOS_3G_TUPR1_TUPF1_SHIFT                       10
46338 +#define TANTOS_3G_TUPR1_TUPF1_SIZE                        2
46339 +/* Bit: 'COMP1' */
46340 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46341 +#define TANTOS_3G_TUPR1_COMP1_OFFSET                      0x73
46342 +#define TANTOS_3G_TUPR1_COMP1_SHIFT                       8
46343 +#define TANTOS_3G_TUPR1_COMP1_SIZE                        2
46344 +/* Bit: 'PRANGE1' */
46345 +/* Description: 'Port Range in TCP/UDP' */
46346 +#define TANTOS_3G_TUPR1_PRANGE1_OFFSET                    0x73
46347 +#define TANTOS_3G_TUPR1_PRANGE1_SHIFT                     0
46348 +#define TANTOS_3G_TUPR1_PRANGE1_SIZE                      8
46349 +/* -------------------------------------------------------------------------- */
46350 +/* Register: 'TCP/UDP Port Range 2' */
46351 +/* Bit: 'ATUF2' */
46352 +/* Description: 'Action for TCP/UDP Port Filter 2' */
46353 +#define TANTOS_3G_TUPR2_ATUF2_OFFSET                      0x75
46354 +#define TANTOS_3G_TUPR2_ATUF2_SHIFT                       12
46355 +#define TANTOS_3G_TUPR2_ATUF2_SIZE                        2
46356 +/* Bit: 'TUPF2' */
46357 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 2' */
46358 +#define TANTOS_3G_TUPR2_TUPF2_OFFSET                      0x75
46359 +#define TANTOS_3G_TUPR2_TUPF2_SHIFT                       10
46360 +#define TANTOS_3G_TUPR2_TUPF2_SIZE                        2
46361 +/* Bit: 'COMP2' */
46362 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46363 +#define TANTOS_3G_TUPR2_COMP2_OFFSET                      0x75
46364 +#define TANTOS_3G_TUPR2_COMP2_SHIFT                       8
46365 +#define TANTOS_3G_TUPR2_COMP2_SIZE                        2
46366 +/* Bit: 'PRANGE2' */
46367 +/* Description: 'Port Range in TCP/UDP' */
46368 +#define TANTOS_3G_TUPR2_PRANGE2_OFFSET                    0x75
46369 +#define TANTOS_3G_TUPR2_PRANGE2_SHIFT                     0
46370 +#define TANTOS_3G_TUPR2_PRANGE2_SIZE                      8
46371 +/* -------------------------------------------------------------------------- */
46372 +/* Register: 'TCP/UDP Port Range 3' */
46373 +/* Bit: 'ATUF3' */
46374 +/* Description: 'Action for TCP/UDP Port Filter 3' */
46375 +#define TANTOS_3G_TUPR3_ATUF3_OFFSET                      0x77
46376 +#define TANTOS_3G_TUPR3_ATUF3_SHIFT                       12
46377 +#define TANTOS_3G_TUPR3_ATUF3_SIZE                        2
46378 +/* Bit: 'TUPF3' */
46379 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 3' */
46380 +#define TANTOS_3G_TUPR3_TUPF3_OFFSET                      0x77
46381 +#define TANTOS_3G_TUPR3_TUPF3_SHIFT                       10
46382 +#define TANTOS_3G_TUPR3_TUPF3_SIZE                        2
46383 +/* Bit: 'COMP3' */
46384 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46385 +#define TANTOS_3G_TUPR3_COMP3_OFFSET                      0x77
46386 +#define TANTOS_3G_TUPR3_COMP3_SHIFT                       8
46387 +#define TANTOS_3G_TUPR3_COMP3_SIZE                        2
46388 +/* Bit: 'PRANGE3' */
46389 +/* Description: 'Port Range in TCP/UDP' */
46390 +#define TANTOS_3G_TUPR3_PRANGE3_OFFSET                    0x77
46391 +#define TANTOS_3G_TUPR3_PRANGE3_SHIFT                     0
46392 +#define TANTOS_3G_TUPR3_PRANGE3_SIZE                      8
46393 +/* -------------------------------------------------------------------------- */
46394 +/* Register: 'TCP/UDP Port Range 4' */
46395 +/* Bit: 'ATUF4' */
46396 +/* Description: 'Action for TCP/UDP Port Filter 4' */
46397 +#define TANTOS_3G_TUPR4_ATUF4_OFFSET                      0x79
46398 +#define TANTOS_3G_TUPR4_ATUF4_SHIFT                       12
46399 +#define TANTOS_3G_TUPR4_ATUF4_SIZE                        2
46400 +/* Bit: 'TUPF4' */
46401 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 4' */
46402 +#define TANTOS_3G_TUPR4_TUPF4_OFFSET                      0x79
46403 +#define TANTOS_3G_TUPR4_TUPF4_SHIFT                       10
46404 +#define TANTOS_3G_TUPR4_TUPF4_SIZE                        2
46405 +/* Bit: 'COMP4' */
46406 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46407 +#define TANTOS_3G_TUPR4_COMP4_OFFSET                      0x79
46408 +#define TANTOS_3G_TUPR4_COMP4_SHIFT                       8
46409 +#define TANTOS_3G_TUPR4_COMP4_SIZE                        2
46410 +/* Bit: 'PRANGE4' */
46411 +/* Description: 'Port Range in TCP/UDP' */
46412 +#define TANTOS_3G_TUPR4_PRANGE4_OFFSET                    0x79
46413 +#define TANTOS_3G_TUPR4_PRANGE4_SHIFT                     0
46414 +#define TANTOS_3G_TUPR4_PRANGE4_SIZE                      8
46415 +/* -------------------------------------------------------------------------- */
46416 +/* Register: 'TCP/UDP Port Range 5' */
46417 +/* Bit: 'ATUF5' */
46418 +/* Description: 'Action for TCP/UDP Port Filter 5' */
46419 +#define TANTOS_3G_TUPR5_ATUF5_OFFSET                      0x7B
46420 +#define TANTOS_3G_TUPR5_ATUF5_SHIFT                       12
46421 +#define TANTOS_3G_TUPR5_ATUF5_SIZE                        2
46422 +/* Bit: 'TUPF5' */
46423 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 5' */
46424 +#define TANTOS_3G_TUPR5_TUPF5_OFFSET                      0x7B
46425 +#define TANTOS_3G_TUPR5_TUPF5_SHIFT                       10
46426 +#define TANTOS_3G_TUPR5_TUPF5_SIZE                        2
46427 +/* Bit: 'COMP5' */
46428 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46429 +#define TANTOS_3G_TUPR5_COMP5_OFFSET                      0x7B
46430 +#define TANTOS_3G_TUPR5_COMP5_SHIFT                       8
46431 +#define TANTOS_3G_TUPR5_COMP5_SIZE                        2
46432 +/* Bit: 'PRANGE5' */
46433 +/* Description: 'Port Range in TCP/UDP' */
46434 +#define TANTOS_3G_TUPR5_PRANGE5_OFFSET                    0x7B
46435 +#define TANTOS_3G_TUPR5_PRANGE5_SHIFT                     0
46436 +#define TANTOS_3G_TUPR5_PRANGE5_SIZE                      8
46437 +/* -------------------------------------------------------------------------- */
46438 +/* Register: 'TCP/UDP Port Range 6' */
46439 +/* Bit: 'ATUF6' */
46440 +/* Description: 'Action for TCP/UDP Port Filter 6' */
46441 +#define TANTOS_3G_TUPR6_ATUF6_OFFSET                      0x7D
46442 +#define TANTOS_3G_TUPR6_ATUF6_SHIFT                       12
46443 +#define TANTOS_3G_TUPR6_ATUF6_SIZE                        2
46444 +/* Bit: 'TUPF6' */
46445 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 6' */
46446 +#define TANTOS_3G_TUPR6_TUPF6_OFFSET                      0x7D
46447 +#define TANTOS_3G_TUPR6_TUPF6_SHIFT                       10
46448 +#define TANTOS_3G_TUPR6_TUPF6_SIZE                        2
46449 +/* Bit: 'COMP6' */
46450 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46451 +#define TANTOS_3G_TUPR6_COMP6_OFFSET                      0x7D
46452 +#define TANTOS_3G_TUPR6_COMP6_SHIFT                       8
46453 +#define TANTOS_3G_TUPR6_COMP6_SIZE                        2
46454 +/* Bit: 'PRANGE6' */
46455 +/* Description: 'Port Range in TCP/UDP' */
46456 +#define TANTOS_3G_TUPR6_PRANGE6_OFFSET                    0x7D
46457 +#define TANTOS_3G_TUPR6_PRANGE6_SHIFT                     0
46458 +#define TANTOS_3G_TUPR6_PRANGE6_SIZE                      8
46459 +/* -------------------------------------------------------------------------- */
46460 +/* Register: 'TCP/UDP Port Range 7' */
46461 +/* Bit: 'ATUF7' */
46462 +/* Description: 'Action for TCP/UDP Port Filter 7' */
46463 +#define TANTOS_3G_TUPR7_ATUF7_OFFSET                      0x7F
46464 +#define TANTOS_3G_TUPR7_ATUF7_SHIFT                       12
46465 +#define TANTOS_3G_TUPR7_ATUF7_SIZE                        2
46466 +/* Bit: 'TUPF7' */
46467 +/* Description: 'TCP/UDP PRI for TCP/UDP Port Filter 7' */
46468 +#define TANTOS_3G_TUPR7_TUPF7_OFFSET                      0x7F
46469 +#define TANTOS_3G_TUPR7_TUPF7_SHIFT                       10
46470 +#define TANTOS_3G_TUPR7_TUPF7_SIZE                        2
46471 +/* Bit: 'COMP7' */
46472 +/* Description: 'Compare TCP/UDP Source Port or Destination Port' */
46473 +#define TANTOS_3G_TUPR7_COMP7_OFFSET                      0x7F
46474 +#define TANTOS_3G_TUPR7_COMP7_SHIFT                       8
46475 +#define TANTOS_3G_TUPR7_COMP7_SIZE                        2
46476 +/* Bit: 'PRANGE7' */
46477 +/* Description: 'Port Range in TCP/UDP' */
46478 +#define TANTOS_3G_TUPR7_PRANGE7_OFFSET                    0x7F
46479 +#define TANTOS_3G_TUPR7_PRANGE7_SHIFT                     0
46480 +#define TANTOS_3G_TUPR7_PRANGE7_SIZE                      8
46481 +/* -------------------------------------------------------------------------- */
46482 +/* Register: 'Reserved DA(0180C2000001~0180C2000000) control register' */
46483 +/* Bit: 'RA01_VALID' */
46484 +/* Description: 'Valid bit for 0180C2000001' */
46485 +#define TANTOS_3G_RA_01_00_RA01_VALID_OFFSET              0x90
46486 +#define TANTOS_3G_RA_01_00_RA01_VALID_SHIFT               15
46487 +#define TANTOS_3G_RA_01_00_RA01_VALID_SIZE                1
46488 +/* Bit: 'RA01_SPAN' */
46489 +/* Description: 'Span bit for 0180C2000001' */
46490 +#define TANTOS_3G_RA_01_00_RA01_SPAN_OFFSET               0x90
46491 +#define TANTOS_3G_RA_01_00_RA01_SPAN_SHIFT                14
46492 +#define TANTOS_3G_RA_01_00_RA01_SPAN_SIZE                 1
46493 +/* Bit: 'RA01_MG' */
46494 +/* Description: 'Management bit for 0180C2000001' */
46495 +#define TANTOS_3G_RA_01_00_RA01_MG_OFFSET                 0x90
46496 +#define TANTOS_3G_RA_01_00_RA01_MG_SHIFT                  13
46497 +#define TANTOS_3G_RA_01_00_RA01_MG_SIZE                   1
46498 +/* Bit: 'RA01_CV' */
46499 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46500 +#define TANTOS_3G_RA_01_00_RA01_CV_OFFSET                 0x90
46501 +#define TANTOS_3G_RA_01_00_RA01_CV_SHIFT                  12
46502 +#define TANTOS_3G_RA_01_00_RA01_CV_SIZE                   1
46503 +/* Bit: 'RA01_TXTAG' */
46504 +/* Description: 'TXTAG bit for 0180C2000001' */
46505 +#define TANTOS_3G_RA_01_00_RA01_TXTAG_OFFSET              0x90
46506 +#define TANTOS_3G_RA_01_00_RA01_TXTAG_SHIFT               10
46507 +#define TANTOS_3G_RA_01_00_RA01_TXTAG_SIZE                2
46508 +/* Bit: 'RA01_ACT' */
46509 +/* Description: 'Action bit for 0180C2000001' */
46510 +#define TANTOS_3G_RA_01_00_RA01_ACT_OFFSET                0x90
46511 +#define TANTOS_3G_RA_01_00_RA01_ACT_SHIFT                 8
46512 +#define TANTOS_3G_RA_01_00_RA01_ACT_SIZE                  2
46513 +/* Bit: 'RA00_VALID' */
46514 +/* Description: 'Valid bit for 0180C2000000' */
46515 +#define TANTOS_3G_RA_01_00_RA00_VALID_OFFSET              0x90
46516 +#define TANTOS_3G_RA_01_00_RA00_VALID_SHIFT               7
46517 +#define TANTOS_3G_RA_01_00_RA00_VALID_SIZE                1
46518 +/* Bit: 'RA00_SPAN' */
46519 +/* Description: 'Span bit for 0180C2000000' */
46520 +#define TANTOS_3G_RA_01_00_RA00_SPAN_OFFSET               0x90
46521 +#define TANTOS_3G_RA_01_00_RA00_SPAN_SHIFT                6
46522 +#define TANTOS_3G_RA_01_00_RA00_SPAN_SIZE                 1
46523 +/* Bit: 'RA00_MG' */
46524 +/* Description: 'Management bit for 0180C2000000' */
46525 +#define TANTOS_3G_RA_01_00_RA00_MG_OFFSET                 0x90
46526 +#define TANTOS_3G_RA_01_00_RA00_MG_SHIFT                  5
46527 +#define TANTOS_3G_RA_01_00_RA00_MG_SIZE                   1
46528 +/* Bit: 'RA00_CV' */
46529 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46530 +#define TANTOS_3G_RA_01_00_RA00_CV_OFFSET                 0x90
46531 +#define TANTOS_3G_RA_01_00_RA00_CV_SHIFT                  4
46532 +#define TANTOS_3G_RA_01_00_RA00_CV_SIZE                   1
46533 +/* Bit: 'RA00_TXTAG' */
46534 +/* Description: 'TXTAG bit for 0180C2000000' */
46535 +#define TANTOS_3G_RA_01_00_RA00_TXTAG_OFFSET              0x90
46536 +#define TANTOS_3G_RA_01_00_RA00_TXTAG_SHIFT               2
46537 +#define TANTOS_3G_RA_01_00_RA00_TXTAG_SIZE                2
46538 +/* Bit: 'RA00_ACT' */
46539 +/* Description: 'Action bit for 0180C2000000' */
46540 +#define TANTOS_3G_RA_01_00_RA00_ACT_OFFSET                0x90
46541 +#define TANTOS_3G_RA_01_00_RA00_ACT_SHIFT                 0
46542 +#define TANTOS_3G_RA_01_00_RA00_ACT_SIZE                  2
46543 +/* -------------------------------------------------------------------------- */
46544 +/* Register: 'Reserve Action for 0180C2000003~0180C2000002' */
46545 +/* Bit: 'RA23_VALID' */
46546 +/* Description: 'Valid bit for 0180C2000001' */
46547 +#define TANTOS_3G_RA_03_02_RA23_VALID_OFFSET              0x91
46548 +#define TANTOS_3G_RA_03_02_RA23_VALID_SHIFT               15
46549 +#define TANTOS_3G_RA_03_02_RA23_VALID_SIZE                1
46550 +/* Bit: 'RA23_SPAN' */
46551 +/* Description: 'Span bit for 0180C2000001' */
46552 +#define TANTOS_3G_RA_03_02_RA23_SPAN_OFFSET               0x91
46553 +#define TANTOS_3G_RA_03_02_RA23_SPAN_SHIFT                14
46554 +#define TANTOS_3G_RA_03_02_RA23_SPAN_SIZE                 1
46555 +/* Bit: 'RA23_MG' */
46556 +/* Description: 'Management bit for 0180C2000001' */
46557 +#define TANTOS_3G_RA_03_02_RA23_MG_OFFSET                 0x91
46558 +#define TANTOS_3G_RA_03_02_RA23_MG_SHIFT                  13
46559 +#define TANTOS_3G_RA_03_02_RA23_MG_SIZE                   1
46560 +/* Bit: 'RA23_CV' */
46561 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46562 +#define TANTOS_3G_RA_03_02_RA23_CV_OFFSET                 0x91
46563 +#define TANTOS_3G_RA_03_02_RA23_CV_SHIFT                  12
46564 +#define TANTOS_3G_RA_03_02_RA23_CV_SIZE                   1
46565 +/* Bit: 'RA23_TXTAG' */
46566 +/* Description: 'TXTAG bit for 0180C2000001' */
46567 +#define TANTOS_3G_RA_03_02_RA23_TXTAG_OFFSET              0x91
46568 +#define TANTOS_3G_RA_03_02_RA23_TXTAG_SHIFT               10
46569 +#define TANTOS_3G_RA_03_02_RA23_TXTAG_SIZE                2
46570 +/* Bit: 'RA23_ACT' */
46571 +/* Description: 'Action bit for 0180C2000001' */
46572 +#define TANTOS_3G_RA_03_02_RA23_ACT_OFFSET                0x91
46573 +#define TANTOS_3G_RA_03_02_RA23_ACT_SHIFT                 8
46574 +#define TANTOS_3G_RA_03_02_RA23_ACT_SIZE                  2
46575 +/* Bit: 'RA20_VALID' */
46576 +/* Description: 'Valid bit for 0180C2000000' */
46577 +#define TANTOS_3G_RA_03_02_RA20_VALID_OFFSET              0x91
46578 +#define TANTOS_3G_RA_03_02_RA20_VALID_SHIFT               7
46579 +#define TANTOS_3G_RA_03_02_RA20_VALID_SIZE                1
46580 +/* Bit: 'RA20_SPAN' */
46581 +/* Description: 'Span bit for 0180C2000000' */
46582 +#define TANTOS_3G_RA_03_02_RA20_SPAN_OFFSET               0x91
46583 +#define TANTOS_3G_RA_03_02_RA20_SPAN_SHIFT                6
46584 +#define TANTOS_3G_RA_03_02_RA20_SPAN_SIZE                 1
46585 +/* Bit: 'RA20_MG' */
46586 +/* Description: 'Management bit for 0180C2000000' */
46587 +#define TANTOS_3G_RA_03_02_RA20_MG_OFFSET                 0x91
46588 +#define TANTOS_3G_RA_03_02_RA20_MG_SHIFT                  5
46589 +#define TANTOS_3G_RA_03_02_RA20_MG_SIZE                   1
46590 +/* Bit: 'RA20_CV' */
46591 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46592 +#define TANTOS_3G_RA_03_02_RA20_CV_OFFSET                 0x91
46593 +#define TANTOS_3G_RA_03_02_RA20_CV_SHIFT                  4
46594 +#define TANTOS_3G_RA_03_02_RA20_CV_SIZE                   1
46595 +/* Bit: 'RA20_TXTAG' */
46596 +/* Description: 'TXTAG bit for 0180C2000000' */
46597 +#define TANTOS_3G_RA_03_02_RA20_TXTAG_OFFSET              0x91
46598 +#define TANTOS_3G_RA_03_02_RA20_TXTAG_SHIFT               2
46599 +#define TANTOS_3G_RA_03_02_RA20_TXTAG_SIZE                2
46600 +/* Bit: 'RA20_ACT' */
46601 +/* Description: 'Action bit for 0180C2000000' */
46602 +#define TANTOS_3G_RA_03_02_RA20_ACT_OFFSET                0x91
46603 +#define TANTOS_3G_RA_03_02_RA20_ACT_SHIFT                 0
46604 +#define TANTOS_3G_RA_03_02_RA20_ACT_SIZE                  2
46605 +/* -------------------------------------------------------------------------- */
46606 +/* Register: 'Reserve Action for 0180C2000005~0180C2000004' */
46607 +/* Bit: 'RA45_VALID' */
46608 +/* Description: 'Valid bit for 0180C2000001' */
46609 +#define TANTOS_3G_RA_05_04_RA45_VALID_OFFSET              0x92
46610 +#define TANTOS_3G_RA_05_04_RA45_VALID_SHIFT               15
46611 +#define TANTOS_3G_RA_05_04_RA45_VALID_SIZE                1
46612 +/* Bit: 'RA45_SPAN' */
46613 +/* Description: 'Span bit for 0180C2000001' */
46614 +#define TANTOS_3G_RA_05_04_RA45_SPAN_OFFSET               0x92
46615 +#define TANTOS_3G_RA_05_04_RA45_SPAN_SHIFT                14
46616 +#define TANTOS_3G_RA_05_04_RA45_SPAN_SIZE                 1
46617 +/* Bit: 'RA45_MG' */
46618 +/* Description: 'Management bit for 0180C2000001' */
46619 +#define TANTOS_3G_RA_05_04_RA45_MG_OFFSET                 0x92
46620 +#define TANTOS_3G_RA_05_04_RA45_MG_SHIFT                  13
46621 +#define TANTOS_3G_RA_05_04_RA45_MG_SIZE                   1
46622 +/* Bit: 'RA45_CV' */
46623 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46624 +#define TANTOS_3G_RA_05_04_RA45_CV_OFFSET                 0x92
46625 +#define TANTOS_3G_RA_05_04_RA45_CV_SHIFT                  12
46626 +#define TANTOS_3G_RA_05_04_RA45_CV_SIZE                   1
46627 +/* Bit: 'RA45_TXTAG' */
46628 +/* Description: 'TXTAG bit for 0180C2000001' */
46629 +#define TANTOS_3G_RA_05_04_RA45_TXTAG_OFFSET              0x92
46630 +#define TANTOS_3G_RA_05_04_RA45_TXTAG_SHIFT               10
46631 +#define TANTOS_3G_RA_05_04_RA45_TXTAG_SIZE                2
46632 +/* Bit: 'RA45_ACT' */
46633 +/* Description: 'Action bit for 0180C2000001' */
46634 +#define TANTOS_3G_RA_05_04_RA45_ACT_OFFSET                0x92
46635 +#define TANTOS_3G_RA_05_04_RA45_ACT_SHIFT                 8
46636 +#define TANTOS_3G_RA_05_04_RA45_ACT_SIZE                  2
46637 +/* Bit: 'RA40_VALID' */
46638 +/* Description: 'Valid bit for 0180C2000000' */
46639 +#define TANTOS_3G_RA_05_04_RA40_VALID_OFFSET              0x92
46640 +#define TANTOS_3G_RA_05_04_RA40_VALID_SHIFT               7
46641 +#define TANTOS_3G_RA_05_04_RA40_VALID_SIZE                1
46642 +/* Bit: 'RA40_SPAN' */
46643 +/* Description: 'Span bit for 0180C2000000' */
46644 +#define TANTOS_3G_RA_05_04_RA40_SPAN_OFFSET               0x92
46645 +#define TANTOS_3G_RA_05_04_RA40_SPAN_SHIFT                6
46646 +#define TANTOS_3G_RA_05_04_RA40_SPAN_SIZE                 1
46647 +/* Bit: 'RA40_MG' */
46648 +/* Description: 'Management bit for 0180C2000000' */
46649 +#define TANTOS_3G_RA_05_04_RA40_MG_OFFSET                 0x92
46650 +#define TANTOS_3G_RA_05_04_RA40_MG_SHIFT                  5
46651 +#define TANTOS_3G_RA_05_04_RA40_MG_SIZE                   1
46652 +/* Bit: 'RA40_CV' */
46653 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46654 +#define TANTOS_3G_RA_05_04_RA40_CV_OFFSET                 0x92
46655 +#define TANTOS_3G_RA_05_04_RA40_CV_SHIFT                  4
46656 +#define TANTOS_3G_RA_05_04_RA40_CV_SIZE                   1
46657 +/* Bit: 'RA40_TXTAG' */
46658 +/* Description: 'TXTAG bit for 0180C2000000' */
46659 +#define TANTOS_3G_RA_05_04_RA40_TXTAG_OFFSET              0x92
46660 +#define TANTOS_3G_RA_05_04_RA40_TXTAG_SHIFT               2
46661 +#define TANTOS_3G_RA_05_04_RA40_TXTAG_SIZE                2
46662 +/* Bit: 'RA40_ACT' */
46663 +/* Description: 'Action bit for 0180C2000000' */
46664 +#define TANTOS_3G_RA_05_04_RA40_ACT_OFFSET                0x92
46665 +#define TANTOS_3G_RA_05_04_RA40_ACT_SHIFT                 0
46666 +#define TANTOS_3G_RA_05_04_RA40_ACT_SIZE                  2
46667 +/* -------------------------------------------------------------------------- */
46668 +/* Register: 'Reserve Action for 0180C2000007~0180C2000006' */
46669 +/* Bit: 'RA67_VALID' */
46670 +/* Description: 'Valid bit for 0180C2000001' */
46671 +#define TANTOS_3G_RA_07_06_RA67_VALID_OFFSET              0x93
46672 +#define TANTOS_3G_RA_07_06_RA67_VALID_SHIFT               15
46673 +#define TANTOS_3G_RA_07_06_RA67_VALID_SIZE                1
46674 +/* Bit: 'RA67_SPAN' */
46675 +/* Description: 'Span bit for 0180C2000001' */
46676 +#define TANTOS_3G_RA_07_06_RA67_SPAN_OFFSET               0x93
46677 +#define TANTOS_3G_RA_07_06_RA67_SPAN_SHIFT                14
46678 +#define TANTOS_3G_RA_07_06_RA67_SPAN_SIZE                 1
46679 +/* Bit: 'RA67_MG' */
46680 +/* Description: 'Management bit for 0180C2000001' */
46681 +#define TANTOS_3G_RA_07_06_RA67_MG_OFFSET                 0x93
46682 +#define TANTOS_3G_RA_07_06_RA67_MG_SHIFT                  13
46683 +#define TANTOS_3G_RA_07_06_RA67_MG_SIZE                   1
46684 +/* Bit: 'RA67_CV' */
46685 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46686 +#define TANTOS_3G_RA_07_06_RA67_CV_OFFSET                 0x93
46687 +#define TANTOS_3G_RA_07_06_RA67_CV_SHIFT                  12
46688 +#define TANTOS_3G_RA_07_06_RA67_CV_SIZE                   1
46689 +/* Bit: 'RA67_TXTAG' */
46690 +/* Description: 'TXTAG bit for 0180C2000001' */
46691 +#define TANTOS_3G_RA_07_06_RA67_TXTAG_OFFSET              0x93
46692 +#define TANTOS_3G_RA_07_06_RA67_TXTAG_SHIFT               10
46693 +#define TANTOS_3G_RA_07_06_RA67_TXTAG_SIZE                2
46694 +/* Bit: 'RA67_ACT' */
46695 +/* Description: 'Action bit for 0180C2000001' */
46696 +#define TANTOS_3G_RA_07_06_RA67_ACT_OFFSET                0x93
46697 +#define TANTOS_3G_RA_07_06_RA67_ACT_SHIFT                 8
46698 +#define TANTOS_3G_RA_07_06_RA67_ACT_SIZE                  2
46699 +/* Bit: 'RA60_VALID' */
46700 +/* Description: 'Valid bit for 0180C2000000' */
46701 +#define TANTOS_3G_RA_07_06_RA60_VALID_OFFSET              0x93
46702 +#define TANTOS_3G_RA_07_06_RA60_VALID_SHIFT               7
46703 +#define TANTOS_3G_RA_07_06_RA60_VALID_SIZE                1
46704 +/* Bit: 'RA60_SPAN' */
46705 +/* Description: 'Span bit for 0180C2000000' */
46706 +#define TANTOS_3G_RA_07_06_RA60_SPAN_OFFSET               0x93
46707 +#define TANTOS_3G_RA_07_06_RA60_SPAN_SHIFT                6
46708 +#define TANTOS_3G_RA_07_06_RA60_SPAN_SIZE                 1
46709 +/* Bit: 'RA60_MG' */
46710 +/* Description: 'Management bit for 0180C2000000' */
46711 +#define TANTOS_3G_RA_07_06_RA60_MG_OFFSET                 0x93
46712 +#define TANTOS_3G_RA_07_06_RA60_MG_SHIFT                  5
46713 +#define TANTOS_3G_RA_07_06_RA60_MG_SIZE                   1
46714 +/* Bit: 'RA60_CV' */
46715 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46716 +#define TANTOS_3G_RA_07_06_RA60_CV_OFFSET                 0x93
46717 +#define TANTOS_3G_RA_07_06_RA60_CV_SHIFT                  4
46718 +#define TANTOS_3G_RA_07_06_RA60_CV_SIZE                   1
46719 +/* Bit: 'RA60_TXTAG' */
46720 +/* Description: 'TXTAG bit for 0180C2000000' */
46721 +#define TANTOS_3G_RA_07_06_RA60_TXTAG_OFFSET              0x93
46722 +#define TANTOS_3G_RA_07_06_RA60_TXTAG_SHIFT               2
46723 +#define TANTOS_3G_RA_07_06_RA60_TXTAG_SIZE                2
46724 +/* Bit: 'RA60_ACT' */
46725 +/* Description: 'Action bit for 0180C2000000' */
46726 +#define TANTOS_3G_RA_07_06_RA60_ACT_OFFSET                0x93
46727 +#define TANTOS_3G_RA_07_06_RA60_ACT_SHIFT                 0
46728 +#define TANTOS_3G_RA_07_06_RA60_ACT_SIZE                  2
46729 +/* -------------------------------------------------------------------------- */
46730 +/* Register: 'Reserve Action for 0180C2000009~0180C2000008' */
46731 +/* Bit: 'RA89_VALID' */
46732 +/* Description: 'Valid bit for 0180C2000001' */
46733 +#define TANTOS_3G_RA_09_08_RA89_VALID_OFFSET              0x94
46734 +#define TANTOS_3G_RA_09_08_RA89_VALID_SHIFT               15
46735 +#define TANTOS_3G_RA_09_08_RA89_VALID_SIZE                1
46736 +/* Bit: 'RA89_SPAN' */
46737 +/* Description: 'Span bit for 0180C2000001' */
46738 +#define TANTOS_3G_RA_09_08_RA89_SPAN_OFFSET               0x94
46739 +#define TANTOS_3G_RA_09_08_RA89_SPAN_SHIFT                14
46740 +#define TANTOS_3G_RA_09_08_RA89_SPAN_SIZE                 1
46741 +/* Bit: 'RA89_MG' */
46742 +/* Description: 'Management bit for 0180C2000001' */
46743 +#define TANTOS_3G_RA_09_08_RA89_MG_OFFSET                 0x94
46744 +#define TANTOS_3G_RA_09_08_RA89_MG_SHIFT                  13
46745 +#define TANTOS_3G_RA_09_08_RA89_MG_SIZE                   1
46746 +/* Bit: 'RA89_CV' */
46747 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46748 +#define TANTOS_3G_RA_09_08_RA89_CV_OFFSET                 0x94
46749 +#define TANTOS_3G_RA_09_08_RA89_CV_SHIFT                  12
46750 +#define TANTOS_3G_RA_09_08_RA89_CV_SIZE                   1
46751 +/* Bit: 'RA89_TXTAG' */
46752 +/* Description: 'TXTAG bit for 0180C2000001' */
46753 +#define TANTOS_3G_RA_09_08_RA89_TXTAG_OFFSET              0x94
46754 +#define TANTOS_3G_RA_09_08_RA89_TXTAG_SHIFT               10
46755 +#define TANTOS_3G_RA_09_08_RA89_TXTAG_SIZE                2
46756 +/* Bit: 'RA89_ACT' */
46757 +/* Description: 'Action bit for 0180C2000001' */
46758 +#define TANTOS_3G_RA_09_08_RA89_ACT_OFFSET                0x94
46759 +#define TANTOS_3G_RA_09_08_RA89_ACT_SHIFT                 8
46760 +#define TANTOS_3G_RA_09_08_RA89_ACT_SIZE                  2
46761 +/* Bit: 'RA80_VALID' */
46762 +/* Description: 'Valid bit for 0180C2000000' */
46763 +#define TANTOS_3G_RA_09_08_RA80_VALID_OFFSET              0x94
46764 +#define TANTOS_3G_RA_09_08_RA80_VALID_SHIFT               7
46765 +#define TANTOS_3G_RA_09_08_RA80_VALID_SIZE                1
46766 +/* Bit: 'RA80_SPAN' */
46767 +/* Description: 'Span bit for 0180C2000000' */
46768 +#define TANTOS_3G_RA_09_08_RA80_SPAN_OFFSET               0x94
46769 +#define TANTOS_3G_RA_09_08_RA80_SPAN_SHIFT                6
46770 +#define TANTOS_3G_RA_09_08_RA80_SPAN_SIZE                 1
46771 +/* Bit: 'RA80_MG' */
46772 +/* Description: 'Management bit for 0180C2000000' */
46773 +#define TANTOS_3G_RA_09_08_RA80_MG_OFFSET                 0x94
46774 +#define TANTOS_3G_RA_09_08_RA80_MG_SHIFT                  5
46775 +#define TANTOS_3G_RA_09_08_RA80_MG_SIZE                   1
46776 +/* Bit: 'RA80_CV' */
46777 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46778 +#define TANTOS_3G_RA_09_08_RA80_CV_OFFSET                 0x94
46779 +#define TANTOS_3G_RA_09_08_RA80_CV_SHIFT                  4
46780 +#define TANTOS_3G_RA_09_08_RA80_CV_SIZE                   1
46781 +/* Bit: 'RA80_TXTAG' */
46782 +/* Description: 'TXTAG bit for 0180C2000000' */
46783 +#define TANTOS_3G_RA_09_08_RA80_TXTAG_OFFSET              0x94
46784 +#define TANTOS_3G_RA_09_08_RA80_TXTAG_SHIFT               2
46785 +#define TANTOS_3G_RA_09_08_RA80_TXTAG_SIZE                2
46786 +/* Bit: 'RA80_ACT' */
46787 +/* Description: 'Action bit for 0180C2000000' */
46788 +#define TANTOS_3G_RA_09_08_RA80_ACT_OFFSET                0x94
46789 +#define TANTOS_3G_RA_09_08_RA80_ACT_SHIFT                 0
46790 +#define TANTOS_3G_RA_09_08_RA80_ACT_SIZE                  2
46791 +/* -------------------------------------------------------------------------- */
46792 +/* Register: 'Reserve Action for 0180C200000B~0180C200000A' */
46793 +/* Bit: 'RA1101_VALID' */
46794 +/* Description: 'Valid bit for 0180C2000001' */
46795 +#define TANTOS_3G_RA_0B_0A_RA1101_VALID_OFFSET            0x95
46796 +#define TANTOS_3G_RA_0B_0A_RA1101_VALID_SHIFT             15
46797 +#define TANTOS_3G_RA_0B_0A_RA1101_VALID_SIZE              1
46798 +/* Bit: 'RA1101_SPAN' */
46799 +/* Description: 'Span bit for 0180C2000001' */
46800 +#define TANTOS_3G_RA_0B_0A_RA1101_SPAN_OFFSET             0x95
46801 +#define TANTOS_3G_RA_0B_0A_RA1101_SPAN_SHIFT              14
46802 +#define TANTOS_3G_RA_0B_0A_RA1101_SPAN_SIZE               1
46803 +/* Bit: 'RA1101_MG' */
46804 +/* Description: 'Management bit for 0180C2000001' */
46805 +#define TANTOS_3G_RA_0B_0A_RA1101_MG_OFFSET               0x95
46806 +#define TANTOS_3G_RA_0B_0A_RA1101_MG_SHIFT                13
46807 +#define TANTOS_3G_RA_0B_0A_RA1101_MG_SIZE                 1
46808 +/* Bit: 'RA1101_CV' */
46809 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46810 +#define TANTOS_3G_RA_0B_0A_RA1101_CV_OFFSET               0x95
46811 +#define TANTOS_3G_RA_0B_0A_RA1101_CV_SHIFT                12
46812 +#define TANTOS_3G_RA_0B_0A_RA1101_CV_SIZE                 1
46813 +/* Bit: 'RA1101_TXTAG' */
46814 +/* Description: 'TXTAG bit for 0180C2000001' */
46815 +#define TANTOS_3G_RA_0B_0A_RA1101_TXTAG_OFFSET            0x95
46816 +#define TANTOS_3G_RA_0B_0A_RA1101_TXTAG_SHIFT             10
46817 +#define TANTOS_3G_RA_0B_0A_RA1101_TXTAG_SIZE              2
46818 +/* Bit: 'RA1101_ACT' */
46819 +/* Description: 'Action bit for 0180C2000001' */
46820 +#define TANTOS_3G_RA_0B_0A_RA1101_ACT_OFFSET              0x95
46821 +#define TANTOS_3G_RA_0B_0A_RA1101_ACT_SHIFT               8
46822 +#define TANTOS_3G_RA_0B_0A_RA1101_ACT_SIZE                2
46823 +/* Bit: 'RA1100_VALID' */
46824 +/* Description: 'Valid bit for 0180C2000000' */
46825 +#define TANTOS_3G_RA_0B_0A_RA1100_VALID_OFFSET            0x95
46826 +#define TANTOS_3G_RA_0B_0A_RA1100_VALID_SHIFT             7
46827 +#define TANTOS_3G_RA_0B_0A_RA1100_VALID_SIZE              1
46828 +/* Bit: 'RA1100_SPAN' */
46829 +/* Description: 'Span bit for 0180C2000000' */
46830 +#define TANTOS_3G_RA_0B_0A_RA1100_SPAN_OFFSET             0x95
46831 +#define TANTOS_3G_RA_0B_0A_RA1100_SPAN_SHIFT              6
46832 +#define TANTOS_3G_RA_0B_0A_RA1100_SPAN_SIZE               1
46833 +/* Bit: 'RA1100_MG' */
46834 +/* Description: 'Management bit for 0180C2000000' */
46835 +#define TANTOS_3G_RA_0B_0A_RA1100_MG_OFFSET               0x95
46836 +#define TANTOS_3G_RA_0B_0A_RA1100_MG_SHIFT                5
46837 +#define TANTOS_3G_RA_0B_0A_RA1100_MG_SIZE                 1
46838 +/* Bit: 'RA1100_CV' */
46839 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46840 +#define TANTOS_3G_RA_0B_0A_RA1100_CV_OFFSET               0x95
46841 +#define TANTOS_3G_RA_0B_0A_RA1100_CV_SHIFT                4
46842 +#define TANTOS_3G_RA_0B_0A_RA1100_CV_SIZE                 1
46843 +/* Bit: 'RA1100_TXTAG' */
46844 +/* Description: 'TXTAG bit for 0180C2000000' */
46845 +#define TANTOS_3G_RA_0B_0A_RA1100_TXTAG_OFFSET            0x95
46846 +#define TANTOS_3G_RA_0B_0A_RA1100_TXTAG_SHIFT             2
46847 +#define TANTOS_3G_RA_0B_0A_RA1100_TXTAG_SIZE              2
46848 +/* Bit: 'RA1100_ACT' */
46849 +/* Description: 'Action bit for 0180C2000000' */
46850 +#define TANTOS_3G_RA_0B_0A_RA1100_ACT_OFFSET              0x95
46851 +#define TANTOS_3G_RA_0B_0A_RA1100_ACT_SHIFT               0
46852 +#define TANTOS_3G_RA_0B_0A_RA1100_ACT_SIZE                2
46853 +/* -------------------------------------------------------------------------- */
46854 +/* Register: 'Reserve Action for 0180C200000D~0180C200000C' */
46855 +/* Bit: 'RA1321_VALID' */
46856 +/* Description: 'Valid bit for 0180C2000001' */
46857 +#define TANTOS_3G_RA_0D_0C_RA1321_VALID_OFFSET            0x96
46858 +#define TANTOS_3G_RA_0D_0C_RA1321_VALID_SHIFT             15
46859 +#define TANTOS_3G_RA_0D_0C_RA1321_VALID_SIZE              1
46860 +/* Bit: 'RA1321_SPAN' */
46861 +/* Description: 'Span bit for 0180C2000001' */
46862 +#define TANTOS_3G_RA_0D_0C_RA1321_SPAN_OFFSET             0x96
46863 +#define TANTOS_3G_RA_0D_0C_RA1321_SPAN_SHIFT              14
46864 +#define TANTOS_3G_RA_0D_0C_RA1321_SPAN_SIZE               1
46865 +/* Bit: 'RA1321_MG' */
46866 +/* Description: 'Management bit for 0180C2000001' */
46867 +#define TANTOS_3G_RA_0D_0C_RA1321_MG_OFFSET               0x96
46868 +#define TANTOS_3G_RA_0D_0C_RA1321_MG_SHIFT                13
46869 +#define TANTOS_3G_RA_0D_0C_RA1321_MG_SIZE                 1
46870 +/* Bit: 'RA1321_CV' */
46871 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46872 +#define TANTOS_3G_RA_0D_0C_RA1321_CV_OFFSET               0x96
46873 +#define TANTOS_3G_RA_0D_0C_RA1321_CV_SHIFT                12
46874 +#define TANTOS_3G_RA_0D_0C_RA1321_CV_SIZE                 1
46875 +/* Bit: 'RA1321_TXTAG' */
46876 +/* Description: 'TXTAG bit for 0180C2000001' */
46877 +#define TANTOS_3G_RA_0D_0C_RA1321_TXTAG_OFFSET            0x96
46878 +#define TANTOS_3G_RA_0D_0C_RA1321_TXTAG_SHIFT             10
46879 +#define TANTOS_3G_RA_0D_0C_RA1321_TXTAG_SIZE              2
46880 +/* Bit: 'RA1321_ACT' */
46881 +/* Description: 'Action bit for 0180C2000001' */
46882 +#define TANTOS_3G_RA_0D_0C_RA1321_ACT_OFFSET              0x96
46883 +#define TANTOS_3G_RA_0D_0C_RA1321_ACT_SHIFT               8
46884 +#define TANTOS_3G_RA_0D_0C_RA1321_ACT_SIZE                2
46885 +/* Bit: 'RA1320_VALID' */
46886 +/* Description: 'Valid bit for 0180C2000000' */
46887 +#define TANTOS_3G_RA_0D_0C_RA1320_VALID_OFFSET            0x96
46888 +#define TANTOS_3G_RA_0D_0C_RA1320_VALID_SHIFT             7
46889 +#define TANTOS_3G_RA_0D_0C_RA1320_VALID_SIZE              1
46890 +/* Bit: 'RA1320_SPAN' */
46891 +/* Description: 'Span bit for 0180C2000000' */
46892 +#define TANTOS_3G_RA_0D_0C_RA1320_SPAN_OFFSET             0x96
46893 +#define TANTOS_3G_RA_0D_0C_RA1320_SPAN_SHIFT              6
46894 +#define TANTOS_3G_RA_0D_0C_RA1320_SPAN_SIZE               1
46895 +/* Bit: 'RA1320_MG' */
46896 +/* Description: 'Management bit for 0180C2000000' */
46897 +#define TANTOS_3G_RA_0D_0C_RA1320_MG_OFFSET               0x96
46898 +#define TANTOS_3G_RA_0D_0C_RA1320_MG_SHIFT                5
46899 +#define TANTOS_3G_RA_0D_0C_RA1320_MG_SIZE                 1
46900 +/* Bit: 'RA1320_CV' */
46901 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46902 +#define TANTOS_3G_RA_0D_0C_RA1320_CV_OFFSET               0x96
46903 +#define TANTOS_3G_RA_0D_0C_RA1320_CV_SHIFT                4
46904 +#define TANTOS_3G_RA_0D_0C_RA1320_CV_SIZE                 1
46905 +/* Bit: 'RA1320_TXTAG' */
46906 +/* Description: 'TXTAG bit for 0180C2000000' */
46907 +#define TANTOS_3G_RA_0D_0C_RA1320_TXTAG_OFFSET            0x96
46908 +#define TANTOS_3G_RA_0D_0C_RA1320_TXTAG_SHIFT             2
46909 +#define TANTOS_3G_RA_0D_0C_RA1320_TXTAG_SIZE              2
46910 +/* Bit: 'RA1320_ACT' */
46911 +/* Description: 'Action bit for 0180C2000000' */
46912 +#define TANTOS_3G_RA_0D_0C_RA1320_ACT_OFFSET              0x96
46913 +#define TANTOS_3G_RA_0D_0C_RA1320_ACT_SHIFT               0
46914 +#define TANTOS_3G_RA_0D_0C_RA1320_ACT_SIZE                2
46915 +/* -------------------------------------------------------------------------- */
46916 +/* Register: 'Reserve Action for 0180C200000F~0180C200000E' */
46917 +/* Bit: 'RA1541_VALID' */
46918 +/* Description: 'Valid bit for 0180C2000001' */
46919 +#define TANTOS_3G_RA_0F_0E_RA1541_VALID_OFFSET            0x97
46920 +#define TANTOS_3G_RA_0F_0E_RA1541_VALID_SHIFT             15
46921 +#define TANTOS_3G_RA_0F_0E_RA1541_VALID_SIZE              1
46922 +/* Bit: 'RA1541_SPAN' */
46923 +/* Description: 'Span bit for 0180C2000001' */
46924 +#define TANTOS_3G_RA_0F_0E_RA1541_SPAN_OFFSET             0x97
46925 +#define TANTOS_3G_RA_0F_0E_RA1541_SPAN_SHIFT              14
46926 +#define TANTOS_3G_RA_0F_0E_RA1541_SPAN_SIZE               1
46927 +/* Bit: 'RA1541_MG' */
46928 +/* Description: 'Management bit for 0180C2000001' */
46929 +#define TANTOS_3G_RA_0F_0E_RA1541_MG_OFFSET               0x97
46930 +#define TANTOS_3G_RA_0F_0E_RA1541_MG_SHIFT                13
46931 +#define TANTOS_3G_RA_0F_0E_RA1541_MG_SIZE                 1
46932 +/* Bit: 'RA1541_CV' */
46933 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46934 +#define TANTOS_3G_RA_0F_0E_RA1541_CV_OFFSET               0x97
46935 +#define TANTOS_3G_RA_0F_0E_RA1541_CV_SHIFT                12
46936 +#define TANTOS_3G_RA_0F_0E_RA1541_CV_SIZE                 1
46937 +/* Bit: 'RA1541_TXTAG' */
46938 +/* Description: 'TXTAG bit for 0180C2000001' */
46939 +#define TANTOS_3G_RA_0F_0E_RA1541_TXTAG_OFFSET            0x97
46940 +#define TANTOS_3G_RA_0F_0E_RA1541_TXTAG_SHIFT             10
46941 +#define TANTOS_3G_RA_0F_0E_RA1541_TXTAG_SIZE              2
46942 +/* Bit: 'RA1541_ACT' */
46943 +/* Description: 'Action bit for 0180C2000001' */
46944 +#define TANTOS_3G_RA_0F_0E_RA1541_ACT_OFFSET              0x97
46945 +#define TANTOS_3G_RA_0F_0E_RA1541_ACT_SHIFT               8
46946 +#define TANTOS_3G_RA_0F_0E_RA1541_ACT_SIZE                2
46947 +/* Bit: 'RA1540_VALID' */
46948 +/* Description: 'Valid bit for 0180C2000000' */
46949 +#define TANTOS_3G_RA_0F_0E_RA1540_VALID_OFFSET            0x97
46950 +#define TANTOS_3G_RA_0F_0E_RA1540_VALID_SHIFT             7
46951 +#define TANTOS_3G_RA_0F_0E_RA1540_VALID_SIZE              1
46952 +/* Bit: 'RA1540_SPAN' */
46953 +/* Description: 'Span bit for 0180C2000000' */
46954 +#define TANTOS_3G_RA_0F_0E_RA1540_SPAN_OFFSET             0x97
46955 +#define TANTOS_3G_RA_0F_0E_RA1540_SPAN_SHIFT              6
46956 +#define TANTOS_3G_RA_0F_0E_RA1540_SPAN_SIZE               1
46957 +/* Bit: 'RA1540_MG' */
46958 +/* Description: 'Management bit for 0180C2000000' */
46959 +#define TANTOS_3G_RA_0F_0E_RA1540_MG_OFFSET               0x97
46960 +#define TANTOS_3G_RA_0F_0E_RA1540_MG_SHIFT                5
46961 +#define TANTOS_3G_RA_0F_0E_RA1540_MG_SIZE                 1
46962 +/* Bit: 'RA1540_CV' */
46963 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
46964 +#define TANTOS_3G_RA_0F_0E_RA1540_CV_OFFSET               0x97
46965 +#define TANTOS_3G_RA_0F_0E_RA1540_CV_SHIFT                4
46966 +#define TANTOS_3G_RA_0F_0E_RA1540_CV_SIZE                 1
46967 +/* Bit: 'RA1540_TXTAG' */
46968 +/* Description: 'TXTAG bit for 0180C2000000' */
46969 +#define TANTOS_3G_RA_0F_0E_RA1540_TXTAG_OFFSET            0x97
46970 +#define TANTOS_3G_RA_0F_0E_RA1540_TXTAG_SHIFT             2
46971 +#define TANTOS_3G_RA_0F_0E_RA1540_TXTAG_SIZE              2
46972 +/* Bit: 'RA1540_ACT' */
46973 +/* Description: 'Action bit for 0180C2000000' */
46974 +#define TANTOS_3G_RA_0F_0E_RA1540_ACT_OFFSET              0x97
46975 +#define TANTOS_3G_RA_0F_0E_RA1540_ACT_SHIFT               0
46976 +#define TANTOS_3G_RA_0F_0E_RA1540_ACT_SIZE                2
46977 +/* -------------------------------------------------------------------------- */
46978 +/* Register: 'Reserve Action for 0180C2000011~0180C2000010' */
46979 +/* Bit: 'RA1761_VALID' */
46980 +/* Description: 'Valid bit for 0180C2000001' */
46981 +#define TANTOS_3G_RA_11_10_RA1761_VALID_OFFSET            0x98
46982 +#define TANTOS_3G_RA_11_10_RA1761_VALID_SHIFT             15
46983 +#define TANTOS_3G_RA_11_10_RA1761_VALID_SIZE              1
46984 +/* Bit: 'RA1761_SPAN' */
46985 +/* Description: 'Span bit for 0180C2000001' */
46986 +#define TANTOS_3G_RA_11_10_RA1761_SPAN_OFFSET             0x98
46987 +#define TANTOS_3G_RA_11_10_RA1761_SPAN_SHIFT              14
46988 +#define TANTOS_3G_RA_11_10_RA1761_SPAN_SIZE               1
46989 +/* Bit: 'RA1761_MG' */
46990 +/* Description: 'Management bit for 0180C2000001' */
46991 +#define TANTOS_3G_RA_11_10_RA1761_MG_OFFSET               0x98
46992 +#define TANTOS_3G_RA_11_10_RA1761_MG_SHIFT                13
46993 +#define TANTOS_3G_RA_11_10_RA1761_MG_SIZE                 1
46994 +/* Bit: 'RA1761_CV' */
46995 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
46996 +#define TANTOS_3G_RA_11_10_RA1761_CV_OFFSET               0x98
46997 +#define TANTOS_3G_RA_11_10_RA1761_CV_SHIFT                12
46998 +#define TANTOS_3G_RA_11_10_RA1761_CV_SIZE                 1
46999 +/* Bit: 'RA1761_TXTAG' */
47000 +/* Description: 'TXTAG bit for 0180C2000001' */
47001 +#define TANTOS_3G_RA_11_10_RA1761_TXTAG_OFFSET            0x98
47002 +#define TANTOS_3G_RA_11_10_RA1761_TXTAG_SHIFT             10
47003 +#define TANTOS_3G_RA_11_10_RA1761_TXTAG_SIZE              2
47004 +/* Bit: 'RA1761_ACT' */
47005 +/* Description: 'Action bit for 0180C2000001' */
47006 +#define TANTOS_3G_RA_11_10_RA1761_ACT_OFFSET              0x98
47007 +#define TANTOS_3G_RA_11_10_RA1761_ACT_SHIFT               8
47008 +#define TANTOS_3G_RA_11_10_RA1761_ACT_SIZE                2
47009 +/* Bit: 'RA1760_VALID' */
47010 +/* Description: 'Valid bit for 0180C2000000' */
47011 +#define TANTOS_3G_RA_11_10_RA1760_VALID_OFFSET            0x98
47012 +#define TANTOS_3G_RA_11_10_RA1760_VALID_SHIFT             7
47013 +#define TANTOS_3G_RA_11_10_RA1760_VALID_SIZE              1
47014 +/* Bit: 'RA1760_SPAN' */
47015 +/* Description: 'Span bit for 0180C2000000' */
47016 +#define TANTOS_3G_RA_11_10_RA1760_SPAN_OFFSET             0x98
47017 +#define TANTOS_3G_RA_11_10_RA1760_SPAN_SHIFT              6
47018 +#define TANTOS_3G_RA_11_10_RA1760_SPAN_SIZE               1
47019 +/* Bit: 'RA1760_MG' */
47020 +/* Description: 'Management bit for 0180C2000000' */
47021 +#define TANTOS_3G_RA_11_10_RA1760_MG_OFFSET               0x98
47022 +#define TANTOS_3G_RA_11_10_RA1760_MG_SHIFT                5
47023 +#define TANTOS_3G_RA_11_10_RA1760_MG_SIZE                 1
47024 +/* Bit: 'RA1760_CV' */
47025 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47026 +#define TANTOS_3G_RA_11_10_RA1760_CV_OFFSET               0x98
47027 +#define TANTOS_3G_RA_11_10_RA1760_CV_SHIFT                4
47028 +#define TANTOS_3G_RA_11_10_RA1760_CV_SIZE                 1
47029 +/* Bit: 'RA1760_TXTAG' */
47030 +/* Description: 'TXTAG bit for 0180C2000000' */
47031 +#define TANTOS_3G_RA_11_10_RA1760_TXTAG_OFFSET            0x98
47032 +#define TANTOS_3G_RA_11_10_RA1760_TXTAG_SHIFT             2
47033 +#define TANTOS_3G_RA_11_10_RA1760_TXTAG_SIZE              2
47034 +/* Bit: 'RA1760_ACT' */
47035 +/* Description: 'Action bit for 0180C2000000' */
47036 +#define TANTOS_3G_RA_11_10_RA1760_ACT_OFFSET              0x98
47037 +#define TANTOS_3G_RA_11_10_RA1760_ACT_SHIFT               0
47038 +#define TANTOS_3G_RA_11_10_RA1760_ACT_SIZE                2
47039 +/* -------------------------------------------------------------------------- */
47040 +/* Register: 'Reserve Action for 0180C2000013~0180C2000012' */
47041 +/* Bit: 'RA1981_VALID' */
47042 +/* Description: 'Valid bit for 0180C2000001' */
47043 +#define TANTOS_3G_RA_13_12_RA1981_VALID_OFFSET            0x99
47044 +#define TANTOS_3G_RA_13_12_RA1981_VALID_SHIFT             15
47045 +#define TANTOS_3G_RA_13_12_RA1981_VALID_SIZE              1
47046 +/* Bit: 'RA1981_SPAN' */
47047 +/* Description: 'Span bit for 0180C2000001' */
47048 +#define TANTOS_3G_RA_13_12_RA1981_SPAN_OFFSET             0x99
47049 +#define TANTOS_3G_RA_13_12_RA1981_SPAN_SHIFT              14
47050 +#define TANTOS_3G_RA_13_12_RA1981_SPAN_SIZE               1
47051 +/* Bit: 'RA1981_MG' */
47052 +/* Description: 'Management bit for 0180C2000001' */
47053 +#define TANTOS_3G_RA_13_12_RA1981_MG_OFFSET               0x99
47054 +#define TANTOS_3G_RA_13_12_RA1981_MG_SHIFT                13
47055 +#define TANTOS_3G_RA_13_12_RA1981_MG_SIZE                 1
47056 +/* Bit: 'RA1981_CV' */
47057 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47058 +#define TANTOS_3G_RA_13_12_RA1981_CV_OFFSET               0x99
47059 +#define TANTOS_3G_RA_13_12_RA1981_CV_SHIFT                12
47060 +#define TANTOS_3G_RA_13_12_RA1981_CV_SIZE                 1
47061 +/* Bit: 'RA1981_TXTAG' */
47062 +/* Description: 'TXTAG bit for 0180C2000001' */
47063 +#define TANTOS_3G_RA_13_12_RA1981_TXTAG_OFFSET            0x99
47064 +#define TANTOS_3G_RA_13_12_RA1981_TXTAG_SHIFT             10
47065 +#define TANTOS_3G_RA_13_12_RA1981_TXTAG_SIZE              2
47066 +/* Bit: 'RA1981_ACT' */
47067 +/* Description: 'Action bit for 0180C2000001' */
47068 +#define TANTOS_3G_RA_13_12_RA1981_ACT_OFFSET              0x99
47069 +#define TANTOS_3G_RA_13_12_RA1981_ACT_SHIFT               8
47070 +#define TANTOS_3G_RA_13_12_RA1981_ACT_SIZE                2
47071 +/* Bit: 'RA1980_VALID' */
47072 +/* Description: 'Valid bit for 0180C2000000' */
47073 +#define TANTOS_3G_RA_13_12_RA1980_VALID_OFFSET            0x99
47074 +#define TANTOS_3G_RA_13_12_RA1980_VALID_SHIFT             7
47075 +#define TANTOS_3G_RA_13_12_RA1980_VALID_SIZE              1
47076 +/* Bit: 'RA1980_SPAN' */
47077 +/* Description: 'Span bit for 0180C2000000' */
47078 +#define TANTOS_3G_RA_13_12_RA1980_SPAN_OFFSET             0x99
47079 +#define TANTOS_3G_RA_13_12_RA1980_SPAN_SHIFT              6
47080 +#define TANTOS_3G_RA_13_12_RA1980_SPAN_SIZE               1
47081 +/* Bit: 'RA1980_MG' */
47082 +/* Description: 'Management bit for 0180C2000000' */
47083 +#define TANTOS_3G_RA_13_12_RA1980_MG_OFFSET               0x99
47084 +#define TANTOS_3G_RA_13_12_RA1980_MG_SHIFT                5
47085 +#define TANTOS_3G_RA_13_12_RA1980_MG_SIZE                 1
47086 +/* Bit: 'RA1980_CV' */
47087 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47088 +#define TANTOS_3G_RA_13_12_RA1980_CV_OFFSET               0x99
47089 +#define TANTOS_3G_RA_13_12_RA1980_CV_SHIFT                4
47090 +#define TANTOS_3G_RA_13_12_RA1980_CV_SIZE                 1
47091 +/* Bit: 'RA1980_TXTAG' */
47092 +/* Description: 'TXTAG bit for 0180C2000000' */
47093 +#define TANTOS_3G_RA_13_12_RA1980_TXTAG_OFFSET            0x99
47094 +#define TANTOS_3G_RA_13_12_RA1980_TXTAG_SHIFT             2
47095 +#define TANTOS_3G_RA_13_12_RA1980_TXTAG_SIZE              2
47096 +/* Bit: 'RA1980_ACT' */
47097 +/* Description: 'Action bit for 0180C2000000' */
47098 +#define TANTOS_3G_RA_13_12_RA1980_ACT_OFFSET              0x99
47099 +#define TANTOS_3G_RA_13_12_RA1980_ACT_SHIFT               0
47100 +#define TANTOS_3G_RA_13_12_RA1980_ACT_SIZE                2
47101 +/* -------------------------------------------------------------------------- */
47102 +/* Register: 'Reserve Action for 0180C2000015~0180C2000014' */
47103 +/* Bit: 'RA2021_VALID' */
47104 +/* Description: 'Valid bit for 0180C2000001' */
47105 +#define TANTOS_3G_RA_15_14_RA2021_VALID_OFFSET            0x9A
47106 +#define TANTOS_3G_RA_15_14_RA2021_VALID_SHIFT             15
47107 +#define TANTOS_3G_RA_15_14_RA2021_VALID_SIZE              1
47108 +/* Bit: 'RA2021_SPAN' */
47109 +/* Description: 'Span bit for 0180C2000001' */
47110 +#define TANTOS_3G_RA_15_14_RA2021_SPAN_OFFSET             0x9A
47111 +#define TANTOS_3G_RA_15_14_RA2021_SPAN_SHIFT              14
47112 +#define TANTOS_3G_RA_15_14_RA2021_SPAN_SIZE               1
47113 +/* Bit: 'RA2021_MG' */
47114 +/* Description: 'Management bit for 0180C2000001' */
47115 +#define TANTOS_3G_RA_15_14_RA2021_MG_OFFSET               0x9A
47116 +#define TANTOS_3G_RA_15_14_RA2021_MG_SHIFT                13
47117 +#define TANTOS_3G_RA_15_14_RA2021_MG_SIZE                 1
47118 +/* Bit: 'RA2021_CV' */
47119 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47120 +#define TANTOS_3G_RA_15_14_RA2021_CV_OFFSET               0x9A
47121 +#define TANTOS_3G_RA_15_14_RA2021_CV_SHIFT                12
47122 +#define TANTOS_3G_RA_15_14_RA2021_CV_SIZE                 1
47123 +/* Bit: 'RA2021_TXTAG' */
47124 +/* Description: 'TXTAG bit for 0180C2000001' */
47125 +#define TANTOS_3G_RA_15_14_RA2021_TXTAG_OFFSET            0x9A
47126 +#define TANTOS_3G_RA_15_14_RA2021_TXTAG_SHIFT             10
47127 +#define TANTOS_3G_RA_15_14_RA2021_TXTAG_SIZE              2
47128 +/* Bit: 'RA2021_ACT' */
47129 +/* Description: 'Action bit for 0180C2000001' */
47130 +#define TANTOS_3G_RA_15_14_RA2021_ACT_OFFSET              0x9A
47131 +#define TANTOS_3G_RA_15_14_RA2021_ACT_SHIFT               8
47132 +#define TANTOS_3G_RA_15_14_RA2021_ACT_SIZE                2
47133 +/* Bit: 'RA200_VALID' */
47134 +/* Description: 'Valid bit for 0180C2000000' */
47135 +#define TANTOS_3G_RA_15_14_RA200_VALID_OFFSET             0x9A
47136 +#define TANTOS_3G_RA_15_14_RA200_VALID_SHIFT              7
47137 +#define TANTOS_3G_RA_15_14_RA200_VALID_SIZE               1
47138 +/* Bit: 'RA200_SPAN' */
47139 +/* Description: 'Span bit for 0180C2000000' */
47140 +#define TANTOS_3G_RA_15_14_RA200_SPAN_OFFSET              0x9A
47141 +#define TANTOS_3G_RA_15_14_RA200_SPAN_SHIFT               6
47142 +#define TANTOS_3G_RA_15_14_RA200_SPAN_SIZE                1
47143 +/* Bit: 'RA200_MG' */
47144 +/* Description: 'Management bit for 0180C2000000' */
47145 +#define TANTOS_3G_RA_15_14_RA200_MG_OFFSET                0x9A
47146 +#define TANTOS_3G_RA_15_14_RA200_MG_SHIFT                 5
47147 +#define TANTOS_3G_RA_15_14_RA200_MG_SIZE                  1
47148 +/* Bit: 'RA200_CV' */
47149 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47150 +#define TANTOS_3G_RA_15_14_RA200_CV_OFFSET                0x9A
47151 +#define TANTOS_3G_RA_15_14_RA200_CV_SHIFT                 4
47152 +#define TANTOS_3G_RA_15_14_RA200_CV_SIZE                  1
47153 +/* Bit: 'RA200_TXTAG' */
47154 +/* Description: 'TXTAG bit for 0180C2000000' */
47155 +#define TANTOS_3G_RA_15_14_RA200_TXTAG_OFFSET             0x9A
47156 +#define TANTOS_3G_RA_15_14_RA200_TXTAG_SHIFT              2
47157 +#define TANTOS_3G_RA_15_14_RA200_TXTAG_SIZE               2
47158 +/* Bit: 'RA200_ACT' */
47159 +/* Description: 'Action bit for 0180C2000000' */
47160 +#define TANTOS_3G_RA_15_14_RA200_ACT_OFFSET               0x9A
47161 +#define TANTOS_3G_RA_15_14_RA200_ACT_SHIFT                0
47162 +#define TANTOS_3G_RA_15_14_RA200_ACT_SIZE                 2
47163 +/* -------------------------------------------------------------------------- */
47164 +/* Register: 'Reserve Action for 0180C2000017~0180C2000016' */
47165 +/* Bit: 'RA2223_VALID' */
47166 +/* Description: 'Valid bit for 0180C2000001' */
47167 +#define TANTOS_3G_RA_17_16_RA2223_VALID_OFFSET            0x9B
47168 +#define TANTOS_3G_RA_17_16_RA2223_VALID_SHIFT             15
47169 +#define TANTOS_3G_RA_17_16_RA2223_VALID_SIZE              1
47170 +/* Bit: 'RA2223_SPAN' */
47171 +/* Description: 'Span bit for 0180C2000001' */
47172 +#define TANTOS_3G_RA_17_16_RA2223_SPAN_OFFSET             0x9B
47173 +#define TANTOS_3G_RA_17_16_RA2223_SPAN_SHIFT              14
47174 +#define TANTOS_3G_RA_17_16_RA2223_SPAN_SIZE               1
47175 +/* Bit: 'RA2223_MG' */
47176 +/* Description: 'Management bit for 0180C2000001' */
47177 +#define TANTOS_3G_RA_17_16_RA2223_MG_OFFSET               0x9B
47178 +#define TANTOS_3G_RA_17_16_RA2223_MG_SHIFT                13
47179 +#define TANTOS_3G_RA_17_16_RA2223_MG_SIZE                 1
47180 +/* Bit: 'RA2223_CV' */
47181 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47182 +#define TANTOS_3G_RA_17_16_RA2223_CV_OFFSET               0x9B
47183 +#define TANTOS_3G_RA_17_16_RA2223_CV_SHIFT                12
47184 +#define TANTOS_3G_RA_17_16_RA2223_CV_SIZE                 1
47185 +/* Bit: 'RA2223_TXTAG' */
47186 +/* Description: 'TXTAG bit for 0180C2000001' */
47187 +#define TANTOS_3G_RA_17_16_RA2223_TXTAG_OFFSET            0x9B
47188 +#define TANTOS_3G_RA_17_16_RA2223_TXTAG_SHIFT             10
47189 +#define TANTOS_3G_RA_17_16_RA2223_TXTAG_SIZE              2
47190 +/* Bit: 'RA2223_ACT' */
47191 +/* Description: 'Action bit for 0180C2000001' */
47192 +#define TANTOS_3G_RA_17_16_RA2223_ACT_OFFSET              0x9B
47193 +#define TANTOS_3G_RA_17_16_RA2223_ACT_SHIFT               8
47194 +#define TANTOS_3G_RA_17_16_RA2223_ACT_SIZE                2
47195 +/* Bit: 'RA220_VALID' */
47196 +/* Description: 'Valid bit for 0180C2000000' */
47197 +#define TANTOS_3G_RA_17_16_RA220_VALID_OFFSET             0x9B
47198 +#define TANTOS_3G_RA_17_16_RA220_VALID_SHIFT              7
47199 +#define TANTOS_3G_RA_17_16_RA220_VALID_SIZE               1
47200 +/* Bit: 'RA220_SPAN' */
47201 +/* Description: 'Span bit for 0180C2000000' */
47202 +#define TANTOS_3G_RA_17_16_RA220_SPAN_OFFSET              0x9B
47203 +#define TANTOS_3G_RA_17_16_RA220_SPAN_SHIFT               6
47204 +#define TANTOS_3G_RA_17_16_RA220_SPAN_SIZE                1
47205 +/* Bit: 'RA220_MG' */
47206 +/* Description: 'Management bit for 0180C2000000' */
47207 +#define TANTOS_3G_RA_17_16_RA220_MG_OFFSET                0x9B
47208 +#define TANTOS_3G_RA_17_16_RA220_MG_SHIFT                 5
47209 +#define TANTOS_3G_RA_17_16_RA220_MG_SIZE                  1
47210 +/* Bit: 'RA220_CV' */
47211 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47212 +#define TANTOS_3G_RA_17_16_RA220_CV_OFFSET                0x9B
47213 +#define TANTOS_3G_RA_17_16_RA220_CV_SHIFT                 4
47214 +#define TANTOS_3G_RA_17_16_RA220_CV_SIZE                  1
47215 +/* Bit: 'RA220_TXTAG' */
47216 +/* Description: 'TXTAG bit for 0180C2000000' */
47217 +#define TANTOS_3G_RA_17_16_RA220_TXTAG_OFFSET             0x9B
47218 +#define TANTOS_3G_RA_17_16_RA220_TXTAG_SHIFT              2
47219 +#define TANTOS_3G_RA_17_16_RA220_TXTAG_SIZE               2
47220 +/* Bit: 'RA220_ACT' */
47221 +/* Description: 'Action bit for 0180C2000000' */
47222 +#define TANTOS_3G_RA_17_16_RA220_ACT_OFFSET               0x9B
47223 +#define TANTOS_3G_RA_17_16_RA220_ACT_SHIFT                0
47224 +#define TANTOS_3G_RA_17_16_RA220_ACT_SIZE                 2
47225 +/* -------------------------------------------------------------------------- */
47226 +/* Register: 'Reserve Action for 0180C2000019~0180C2000018' */
47227 +/* Bit: 'RA2425_VALID' */
47228 +/* Description: 'Valid bit for 0180C2000001' */
47229 +#define TANTOS_3G_RA_19_18_RA2425_VALID_OFFSET            0x9C
47230 +#define TANTOS_3G_RA_19_18_RA2425_VALID_SHIFT             15
47231 +#define TANTOS_3G_RA_19_18_RA2425_VALID_SIZE              1
47232 +/* Bit: 'RA2425_SPAN' */
47233 +/* Description: 'Span bit for 0180C2000001' */
47234 +#define TANTOS_3G_RA_19_18_RA2425_SPAN_OFFSET             0x9C
47235 +#define TANTOS_3G_RA_19_18_RA2425_SPAN_SHIFT              14
47236 +#define TANTOS_3G_RA_19_18_RA2425_SPAN_SIZE               1
47237 +/* Bit: 'RA2425_MG' */
47238 +/* Description: 'Management bit for 0180C2000001' */
47239 +#define TANTOS_3G_RA_19_18_RA2425_MG_OFFSET               0x9C
47240 +#define TANTOS_3G_RA_19_18_RA2425_MG_SHIFT                13
47241 +#define TANTOS_3G_RA_19_18_RA2425_MG_SIZE                 1
47242 +/* Bit: 'RA2425_CV' */
47243 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47244 +#define TANTOS_3G_RA_19_18_RA2425_CV_OFFSET               0x9C
47245 +#define TANTOS_3G_RA_19_18_RA2425_CV_SHIFT                12
47246 +#define TANTOS_3G_RA_19_18_RA2425_CV_SIZE                 1
47247 +/* Bit: 'RA2425_TXTAG' */
47248 +/* Description: 'TXTAG bit for 0180C2000001' */
47249 +#define TANTOS_3G_RA_19_18_RA2425_TXTAG_OFFSET            0x9C
47250 +#define TANTOS_3G_RA_19_18_RA2425_TXTAG_SHIFT             10
47251 +#define TANTOS_3G_RA_19_18_RA2425_TXTAG_SIZE              2
47252 +/* Bit: 'RA2425_ACT' */
47253 +/* Description: 'Action bit for 0180C2000001' */
47254 +#define TANTOS_3G_RA_19_18_RA2425_ACT_OFFSET              0x9C
47255 +#define TANTOS_3G_RA_19_18_RA2425_ACT_SHIFT               8
47256 +#define TANTOS_3G_RA_19_18_RA2425_ACT_SIZE                2
47257 +/* Bit: 'RA240_VALID' */
47258 +/* Description: 'Valid bit for 0180C2000000' */
47259 +#define TANTOS_3G_RA_19_18_RA240_VALID_OFFSET             0x9C
47260 +#define TANTOS_3G_RA_19_18_RA240_VALID_SHIFT              7
47261 +#define TANTOS_3G_RA_19_18_RA240_VALID_SIZE               1
47262 +/* Bit: 'RA240_SPAN' */
47263 +/* Description: 'Span bit for 0180C2000000' */
47264 +#define TANTOS_3G_RA_19_18_RA240_SPAN_OFFSET              0x9C
47265 +#define TANTOS_3G_RA_19_18_RA240_SPAN_SHIFT               6
47266 +#define TANTOS_3G_RA_19_18_RA240_SPAN_SIZE                1
47267 +/* Bit: 'RA240_MG' */
47268 +/* Description: 'Management bit for 0180C2000000' */
47269 +#define TANTOS_3G_RA_19_18_RA240_MG_OFFSET                0x9C
47270 +#define TANTOS_3G_RA_19_18_RA240_MG_SHIFT                 5
47271 +#define TANTOS_3G_RA_19_18_RA240_MG_SIZE                  1
47272 +/* Bit: 'RA240_CV' */
47273 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47274 +#define TANTOS_3G_RA_19_18_RA240_CV_OFFSET                0x9C
47275 +#define TANTOS_3G_RA_19_18_RA240_CV_SHIFT                 4
47276 +#define TANTOS_3G_RA_19_18_RA240_CV_SIZE                  1
47277 +/* Bit: 'RA240_TXTAG' */
47278 +/* Description: 'TXTAG bit for 0180C2000000' */
47279 +#define TANTOS_3G_RA_19_18_RA240_TXTAG_OFFSET             0x9C
47280 +#define TANTOS_3G_RA_19_18_RA240_TXTAG_SHIFT              2
47281 +#define TANTOS_3G_RA_19_18_RA240_TXTAG_SIZE               2
47282 +/* Bit: 'RA240_ACT' */
47283 +/* Description: 'Action bit for 0180C2000000' */
47284 +#define TANTOS_3G_RA_19_18_RA240_ACT_OFFSET               0x9C
47285 +#define TANTOS_3G_RA_19_18_RA240_ACT_SHIFT                0
47286 +#define TANTOS_3G_RA_19_18_RA240_ACT_SIZE                 2
47287 +/* -------------------------------------------------------------------------- */
47288 +/* Register: 'Reserve Action for 0180C200001B~0180C200001A' */
47289 +/* Bit: 'RA2627_VALID' */
47290 +/* Description: 'Valid bit for 0180C2000001' */
47291 +#define TANTOS_3G_RA_1B_1A_RA2627_VALID_OFFSET            0x9D
47292 +#define TANTOS_3G_RA_1B_1A_RA2627_VALID_SHIFT             15
47293 +#define TANTOS_3G_RA_1B_1A_RA2627_VALID_SIZE              1
47294 +/* Bit: 'RA2627_SPAN' */
47295 +/* Description: 'Span bit for 0180C2000001' */
47296 +#define TANTOS_3G_RA_1B_1A_RA2627_SPAN_OFFSET             0x9D
47297 +#define TANTOS_3G_RA_1B_1A_RA2627_SPAN_SHIFT              14
47298 +#define TANTOS_3G_RA_1B_1A_RA2627_SPAN_SIZE               1
47299 +/* Bit: 'RA2627_MG' */
47300 +/* Description: 'Management bit for 0180C2000001' */
47301 +#define TANTOS_3G_RA_1B_1A_RA2627_MG_OFFSET               0x9D
47302 +#define TANTOS_3G_RA_1B_1A_RA2627_MG_SHIFT                13
47303 +#define TANTOS_3G_RA_1B_1A_RA2627_MG_SIZE                 1
47304 +/* Bit: 'RA2627_CV' */
47305 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47306 +#define TANTOS_3G_RA_1B_1A_RA2627_CV_OFFSET               0x9D
47307 +#define TANTOS_3G_RA_1B_1A_RA2627_CV_SHIFT                12
47308 +#define TANTOS_3G_RA_1B_1A_RA2627_CV_SIZE                 1
47309 +/* Bit: 'RA2627_TXTAG' */
47310 +/* Description: 'TXTAG bit for 0180C2000001' */
47311 +#define TANTOS_3G_RA_1B_1A_RA2627_TXTAG_OFFSET            0x9D
47312 +#define TANTOS_3G_RA_1B_1A_RA2627_TXTAG_SHIFT             10
47313 +#define TANTOS_3G_RA_1B_1A_RA2627_TXTAG_SIZE              2
47314 +/* Bit: 'RA2627_ACT' */
47315 +/* Description: 'Action bit for 0180C2000001' */
47316 +#define TANTOS_3G_RA_1B_1A_RA2627_ACT_OFFSET              0x9D
47317 +#define TANTOS_3G_RA_1B_1A_RA2627_ACT_SHIFT               8
47318 +#define TANTOS_3G_RA_1B_1A_RA2627_ACT_SIZE                2
47319 +/* Bit: 'RA260_VALID' */
47320 +/* Description: 'Valid bit for 0180C2000000' */
47321 +#define TANTOS_3G_RA_1B_1A_RA260_VALID_OFFSET             0x9D
47322 +#define TANTOS_3G_RA_1B_1A_RA260_VALID_SHIFT              7
47323 +#define TANTOS_3G_RA_1B_1A_RA260_VALID_SIZE               1
47324 +/* Bit: 'RA260_SPAN' */
47325 +/* Description: 'Span bit for 0180C2000000' */
47326 +#define TANTOS_3G_RA_1B_1A_RA260_SPAN_OFFSET              0x9D
47327 +#define TANTOS_3G_RA_1B_1A_RA260_SPAN_SHIFT               6
47328 +#define TANTOS_3G_RA_1B_1A_RA260_SPAN_SIZE                1
47329 +/* Bit: 'RA260_MG' */
47330 +/* Description: 'Management bit for 0180C2000000' */
47331 +#define TANTOS_3G_RA_1B_1A_RA260_MG_OFFSET                0x9D
47332 +#define TANTOS_3G_RA_1B_1A_RA260_MG_SHIFT                 5
47333 +#define TANTOS_3G_RA_1B_1A_RA260_MG_SIZE                  1
47334 +/* Bit: 'RA260_CV' */
47335 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47336 +#define TANTOS_3G_RA_1B_1A_RA260_CV_OFFSET                0x9D
47337 +#define TANTOS_3G_RA_1B_1A_RA260_CV_SHIFT                 4
47338 +#define TANTOS_3G_RA_1B_1A_RA260_CV_SIZE                  1
47339 +/* Bit: 'RA260_TXTAG' */
47340 +/* Description: 'TXTAG bit for 0180C2000000' */
47341 +#define TANTOS_3G_RA_1B_1A_RA260_TXTAG_OFFSET             0x9D
47342 +#define TANTOS_3G_RA_1B_1A_RA260_TXTAG_SHIFT              2
47343 +#define TANTOS_3G_RA_1B_1A_RA260_TXTAG_SIZE               2
47344 +/* Bit: 'RA260_ACT' */
47345 +/* Description: 'Action bit for 0180C2000000' */
47346 +#define TANTOS_3G_RA_1B_1A_RA260_ACT_OFFSET               0x9D
47347 +#define TANTOS_3G_RA_1B_1A_RA260_ACT_SHIFT                0
47348 +#define TANTOS_3G_RA_1B_1A_RA260_ACT_SIZE                 2
47349 +/* -------------------------------------------------------------------------- */
47350 +/* Register: 'Reserve Action for 0180C200001D~0180C200001C' */
47351 +/* Bit: 'RA2829_VALID' */
47352 +/* Description: 'Valid bit for 0180C2000001' */
47353 +#define TANTOS_3G_RA_1D_1C_RA2829_VALID_OFFSET            0x9E
47354 +#define TANTOS_3G_RA_1D_1C_RA2829_VALID_SHIFT             15
47355 +#define TANTOS_3G_RA_1D_1C_RA2829_VALID_SIZE              1
47356 +/* Bit: 'RA2829_SPAN' */
47357 +/* Description: 'Span bit for 0180C2000001' */
47358 +#define TANTOS_3G_RA_1D_1C_RA2829_SPAN_OFFSET             0x9E
47359 +#define TANTOS_3G_RA_1D_1C_RA2829_SPAN_SHIFT              14
47360 +#define TANTOS_3G_RA_1D_1C_RA2829_SPAN_SIZE               1
47361 +/* Bit: 'RA2829_MG' */
47362 +/* Description: 'Management bit for 0180C2000001' */
47363 +#define TANTOS_3G_RA_1D_1C_RA2829_MG_OFFSET               0x9E
47364 +#define TANTOS_3G_RA_1D_1C_RA2829_MG_SHIFT                13
47365 +#define TANTOS_3G_RA_1D_1C_RA2829_MG_SIZE                 1
47366 +/* Bit: 'RA2829_CV' */
47367 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47368 +#define TANTOS_3G_RA_1D_1C_RA2829_CV_OFFSET               0x9E
47369 +#define TANTOS_3G_RA_1D_1C_RA2829_CV_SHIFT                12
47370 +#define TANTOS_3G_RA_1D_1C_RA2829_CV_SIZE                 1
47371 +/* Bit: 'RA2829_TXTAG' */
47372 +/* Description: 'TXTAG bit for 0180C2000001' */
47373 +#define TANTOS_3G_RA_1D_1C_RA2829_TXTAG_OFFSET            0x9E
47374 +#define TANTOS_3G_RA_1D_1C_RA2829_TXTAG_SHIFT             10
47375 +#define TANTOS_3G_RA_1D_1C_RA2829_TXTAG_SIZE              2
47376 +/* Bit: 'RA2829_ACT' */
47377 +/* Description: 'Action bit for 0180C2000001' */
47378 +#define TANTOS_3G_RA_1D_1C_RA2829_ACT_OFFSET              0x9E
47379 +#define TANTOS_3G_RA_1D_1C_RA2829_ACT_SHIFT               8
47380 +#define TANTOS_3G_RA_1D_1C_RA2829_ACT_SIZE                2
47381 +/* Bit: 'RA280_VALID' */
47382 +/* Description: 'Valid bit for 0180C2000000' */
47383 +#define TANTOS_3G_RA_1D_1C_RA280_VALID_OFFSET             0x9E
47384 +#define TANTOS_3G_RA_1D_1C_RA280_VALID_SHIFT              7
47385 +#define TANTOS_3G_RA_1D_1C_RA280_VALID_SIZE               1
47386 +/* Bit: 'RA280_SPAN' */
47387 +/* Description: 'Span bit for 0180C2000000' */
47388 +#define TANTOS_3G_RA_1D_1C_RA280_SPAN_OFFSET              0x9E
47389 +#define TANTOS_3G_RA_1D_1C_RA280_SPAN_SHIFT               6
47390 +#define TANTOS_3G_RA_1D_1C_RA280_SPAN_SIZE                1
47391 +/* Bit: 'RA280_MG' */
47392 +/* Description: 'Management bit for 0180C2000000' */
47393 +#define TANTOS_3G_RA_1D_1C_RA280_MG_OFFSET                0x9E
47394 +#define TANTOS_3G_RA_1D_1C_RA280_MG_SHIFT                 5
47395 +#define TANTOS_3G_RA_1D_1C_RA280_MG_SIZE                  1
47396 +/* Bit: 'RA280_CV' */
47397 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47398 +#define TANTOS_3G_RA_1D_1C_RA280_CV_OFFSET                0x9E
47399 +#define TANTOS_3G_RA_1D_1C_RA280_CV_SHIFT                 4
47400 +#define TANTOS_3G_RA_1D_1C_RA280_CV_SIZE                  1
47401 +/* Bit: 'RA280_TXTAG' */
47402 +/* Description: 'TXTAG bit for 0180C2000000' */
47403 +#define TANTOS_3G_RA_1D_1C_RA280_TXTAG_OFFSET             0x9E
47404 +#define TANTOS_3G_RA_1D_1C_RA280_TXTAG_SHIFT              2
47405 +#define TANTOS_3G_RA_1D_1C_RA280_TXTAG_SIZE               2
47406 +/* Bit: 'RA280_ACT' */
47407 +/* Description: 'Action bit for 0180C2000000' */
47408 +#define TANTOS_3G_RA_1D_1C_RA280_ACT_OFFSET               0x9E
47409 +#define TANTOS_3G_RA_1D_1C_RA280_ACT_SHIFT                0
47410 +#define TANTOS_3G_RA_1D_1C_RA280_ACT_SIZE                 2
47411 +/* -------------------------------------------------------------------------- */
47412 +/* Register: 'Reserve Action for 0180C200001F~0180C200001E' */
47413 +/* Bit: 'RA3031_VALID' */
47414 +/* Description: 'Valid bit for 0180C2000001' */
47415 +#define TANTOS_3G_RA_1F_1E_RA3031_VALID_OFFSET            0x9F
47416 +#define TANTOS_3G_RA_1F_1E_RA3031_VALID_SHIFT             15
47417 +#define TANTOS_3G_RA_1F_1E_RA3031_VALID_SIZE              1
47418 +/* Bit: 'RA3031_SPAN' */
47419 +/* Description: 'Span bit for 0180C2000001' */
47420 +#define TANTOS_3G_RA_1F_1E_RA3031_SPAN_OFFSET             0x9F
47421 +#define TANTOS_3G_RA_1F_1E_RA3031_SPAN_SHIFT              14
47422 +#define TANTOS_3G_RA_1F_1E_RA3031_SPAN_SIZE               1
47423 +/* Bit: 'RA3031_MG' */
47424 +/* Description: 'Management bit for 0180C2000001' */
47425 +#define TANTOS_3G_RA_1F_1E_RA3031_MG_OFFSET               0x9F
47426 +#define TANTOS_3G_RA_1F_1E_RA3031_MG_SHIFT                13
47427 +#define TANTOS_3G_RA_1F_1E_RA3031_MG_SIZE                 1
47428 +/* Bit: 'RA3031_CV' */
47429 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47430 +#define TANTOS_3G_RA_1F_1E_RA3031_CV_OFFSET               0x9F
47431 +#define TANTOS_3G_RA_1F_1E_RA3031_CV_SHIFT                12
47432 +#define TANTOS_3G_RA_1F_1E_RA3031_CV_SIZE                 1
47433 +/* Bit: 'RA3031_TXTAG' */
47434 +/* Description: 'TXTAG bit for 0180C2000001' */
47435 +#define TANTOS_3G_RA_1F_1E_RA3031_TXTAG_OFFSET            0x9F
47436 +#define TANTOS_3G_RA_1F_1E_RA3031_TXTAG_SHIFT             10
47437 +#define TANTOS_3G_RA_1F_1E_RA3031_TXTAG_SIZE              2
47438 +/* Bit: 'RA3031_ACT' */
47439 +/* Description: 'Action bit for 0180C2000001' */
47440 +#define TANTOS_3G_RA_1F_1E_RA3031_ACT_OFFSET              0x9F
47441 +#define TANTOS_3G_RA_1F_1E_RA3031_ACT_SHIFT               8
47442 +#define TANTOS_3G_RA_1F_1E_RA3031_ACT_SIZE                2
47443 +/* Bit: 'RA300_VALID' */
47444 +/* Description: 'Valid bit for 0180C2000000' */
47445 +#define TANTOS_3G_RA_1F_1E_RA300_VALID_OFFSET             0x9F
47446 +#define TANTOS_3G_RA_1F_1E_RA300_VALID_SHIFT              7
47447 +#define TANTOS_3G_RA_1F_1E_RA300_VALID_SIZE               1
47448 +/* Bit: 'RA300_SPAN' */
47449 +/* Description: 'Span bit for 0180C2000000' */
47450 +#define TANTOS_3G_RA_1F_1E_RA300_SPAN_OFFSET              0x9F
47451 +#define TANTOS_3G_RA_1F_1E_RA300_SPAN_SHIFT               6
47452 +#define TANTOS_3G_RA_1F_1E_RA300_SPAN_SIZE                1
47453 +/* Bit: 'RA300_MG' */
47454 +/* Description: 'Management bit for 0180C2000000' */
47455 +#define TANTOS_3G_RA_1F_1E_RA300_MG_OFFSET                0x9F
47456 +#define TANTOS_3G_RA_1F_1E_RA300_MG_SHIFT                 5
47457 +#define TANTOS_3G_RA_1F_1E_RA300_MG_SIZE                  1
47458 +/* Bit: 'RA300_CV' */
47459 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47460 +#define TANTOS_3G_RA_1F_1E_RA300_CV_OFFSET                0x9F
47461 +#define TANTOS_3G_RA_1F_1E_RA300_CV_SHIFT                 4
47462 +#define TANTOS_3G_RA_1F_1E_RA300_CV_SIZE                  1
47463 +/* Bit: 'RA300_TXTAG' */
47464 +/* Description: 'TXTAG bit for 0180C2000000' */
47465 +#define TANTOS_3G_RA_1F_1E_RA300_TXTAG_OFFSET             0x9F
47466 +#define TANTOS_3G_RA_1F_1E_RA300_TXTAG_SHIFT              2
47467 +#define TANTOS_3G_RA_1F_1E_RA300_TXTAG_SIZE               2
47468 +/* Bit: 'RA300_ACT' */
47469 +/* Description: 'Action bit for 0180C2000000' */
47470 +#define TANTOS_3G_RA_1F_1E_RA300_ACT_OFFSET               0x9F
47471 +#define TANTOS_3G_RA_1F_1E_RA300_ACT_SHIFT                0
47472 +#define TANTOS_3G_RA_1F_1E_RA300_ACT_SIZE                 2
47473 +/* -------------------------------------------------------------------------- */
47474 +/* Register: 'Reserve Action for 0180C2000021~0180C2000020' */
47475 +/* Bit: 'RA3233_VALID' */
47476 +/* Description: 'Valid bit for 0180C2000001' */
47477 +#define TANTOS_3G_RA_21_20_RA3233_VALID_OFFSET            0xB0
47478 +#define TANTOS_3G_RA_21_20_RA3233_VALID_SHIFT             15
47479 +#define TANTOS_3G_RA_21_20_RA3233_VALID_SIZE              1
47480 +/* Bit: 'RA3233_SPAN' */
47481 +/* Description: 'Span bit for 0180C2000001' */
47482 +#define TANTOS_3G_RA_21_20_RA3233_SPAN_OFFSET             0xB0
47483 +#define TANTOS_3G_RA_21_20_RA3233_SPAN_SHIFT              14
47484 +#define TANTOS_3G_RA_21_20_RA3233_SPAN_SIZE               1
47485 +/* Bit: 'RA3233_MG' */
47486 +/* Description: 'Management bit for 0180C2000001' */
47487 +#define TANTOS_3G_RA_21_20_RA3233_MG_OFFSET               0xB0
47488 +#define TANTOS_3G_RA_21_20_RA3233_MG_SHIFT                13
47489 +#define TANTOS_3G_RA_21_20_RA3233_MG_SIZE                 1
47490 +/* Bit: 'RA3233_CV' */
47491 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47492 +#define TANTOS_3G_RA_21_20_RA3233_CV_OFFSET               0xB0
47493 +#define TANTOS_3G_RA_21_20_RA3233_CV_SHIFT                12
47494 +#define TANTOS_3G_RA_21_20_RA3233_CV_SIZE                 1
47495 +/* Bit: 'RA3233_TXTAG' */
47496 +/* Description: 'TXTAG bit for 0180C2000001' */
47497 +#define TANTOS_3G_RA_21_20_RA3233_TXTAG_OFFSET            0xB0
47498 +#define TANTOS_3G_RA_21_20_RA3233_TXTAG_SHIFT             10
47499 +#define TANTOS_3G_RA_21_20_RA3233_TXTAG_SIZE              2
47500 +/* Bit: 'RA3233_ACT' */
47501 +/* Description: 'Action bit for 0180C2000001' */
47502 +#define TANTOS_3G_RA_21_20_RA3233_ACT_OFFSET              0xB0
47503 +#define TANTOS_3G_RA_21_20_RA3233_ACT_SHIFT               8
47504 +#define TANTOS_3G_RA_21_20_RA3233_ACT_SIZE                2
47505 +/* Bit: 'RA320_VALID' */
47506 +/* Description: 'Valid bit for 0180C2000000' */
47507 +#define TANTOS_3G_RA_21_20_RA320_VALID_OFFSET             0xB0
47508 +#define TANTOS_3G_RA_21_20_RA320_VALID_SHIFT              7
47509 +#define TANTOS_3G_RA_21_20_RA320_VALID_SIZE               1
47510 +/* Bit: 'RA320_SPAN' */
47511 +/* Description: 'Span bit for 0180C2000000' */
47512 +#define TANTOS_3G_RA_21_20_RA320_SPAN_OFFSET              0xB0
47513 +#define TANTOS_3G_RA_21_20_RA320_SPAN_SHIFT               6
47514 +#define TANTOS_3G_RA_21_20_RA320_SPAN_SIZE                1
47515 +/* Bit: 'RA320_MG' */
47516 +/* Description: 'Management bit for 0180C2000000' */
47517 +#define TANTOS_3G_RA_21_20_RA320_MG_OFFSET                0xB0
47518 +#define TANTOS_3G_RA_21_20_RA320_MG_SHIFT                 5
47519 +#define TANTOS_3G_RA_21_20_RA320_MG_SIZE                  1
47520 +/* Bit: 'RA320_CV' */
47521 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47522 +#define TANTOS_3G_RA_21_20_RA320_CV_OFFSET                0xB0
47523 +#define TANTOS_3G_RA_21_20_RA320_CV_SHIFT                 4
47524 +#define TANTOS_3G_RA_21_20_RA320_CV_SIZE                  1
47525 +/* Bit: 'RA320_TXTAG' */
47526 +/* Description: 'TXTAG bit for 0180C2000000' */
47527 +#define TANTOS_3G_RA_21_20_RA320_TXTAG_OFFSET             0xB0
47528 +#define TANTOS_3G_RA_21_20_RA320_TXTAG_SHIFT              2
47529 +#define TANTOS_3G_RA_21_20_RA320_TXTAG_SIZE               2
47530 +/* Bit: 'RA320_ACT' */
47531 +/* Description: 'Action bit for 0180C2000000' */
47532 +#define TANTOS_3G_RA_21_20_RA320_ACT_OFFSET               0xB0
47533 +#define TANTOS_3G_RA_21_20_RA320_ACT_SHIFT                0
47534 +#define TANTOS_3G_RA_21_20_RA320_ACT_SIZE                 2
47535 +/* -------------------------------------------------------------------------- */
47536 +/* Register: 'Reserve Action for 0180C2000023~0180C2000022' */
47537 +/* Bit: 'RA3435_VALID' */
47538 +/* Description: 'Valid bit for 0180C2000001' */
47539 +#define TANTOS_3G_RA_23_22_RA3435_VALID_OFFSET            0xB1
47540 +#define TANTOS_3G_RA_23_22_RA3435_VALID_SHIFT             15
47541 +#define TANTOS_3G_RA_23_22_RA3435_VALID_SIZE              1
47542 +/* Bit: 'RA3435_SPAN' */
47543 +/* Description: 'Span bit for 0180C2000001' */
47544 +#define TANTOS_3G_RA_23_22_RA3435_SPAN_OFFSET             0xB1
47545 +#define TANTOS_3G_RA_23_22_RA3435_SPAN_SHIFT              14
47546 +#define TANTOS_3G_RA_23_22_RA3435_SPAN_SIZE               1
47547 +/* Bit: 'RA3435_MG' */
47548 +/* Description: 'Management bit for 0180C2000001' */
47549 +#define TANTOS_3G_RA_23_22_RA3435_MG_OFFSET               0xB1
47550 +#define TANTOS_3G_RA_23_22_RA3435_MG_SHIFT                13
47551 +#define TANTOS_3G_RA_23_22_RA3435_MG_SIZE                 1
47552 +/* Bit: 'RA3435_CV' */
47553 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47554 +#define TANTOS_3G_RA_23_22_RA3435_CV_OFFSET               0xB1
47555 +#define TANTOS_3G_RA_23_22_RA3435_CV_SHIFT                12
47556 +#define TANTOS_3G_RA_23_22_RA3435_CV_SIZE                 1
47557 +/* Bit: 'RA3435_TXTAG' */
47558 +/* Description: 'TXTAG bit for 0180C2000001' */
47559 +#define TANTOS_3G_RA_23_22_RA3435_TXTAG_OFFSET            0xB1
47560 +#define TANTOS_3G_RA_23_22_RA3435_TXTAG_SHIFT             10
47561 +#define TANTOS_3G_RA_23_22_RA3435_TXTAG_SIZE              2
47562 +/* Bit: 'RA3435_ACT' */
47563 +/* Description: 'Action bit for 0180C2000001' */
47564 +#define TANTOS_3G_RA_23_22_RA3435_ACT_OFFSET              0xB1
47565 +#define TANTOS_3G_RA_23_22_RA3435_ACT_SHIFT               8
47566 +#define TANTOS_3G_RA_23_22_RA3435_ACT_SIZE                2
47567 +/* Bit: 'RA340_VALID' */
47568 +/* Description: 'Valid bit for 0180C2000000' */
47569 +#define TANTOS_3G_RA_23_22_RA340_VALID_OFFSET             0xB1
47570 +#define TANTOS_3G_RA_23_22_RA340_VALID_SHIFT              7
47571 +#define TANTOS_3G_RA_23_22_RA340_VALID_SIZE               1
47572 +/* Bit: 'RA340_SPAN' */
47573 +/* Description: 'Span bit for 0180C2000000' */
47574 +#define TANTOS_3G_RA_23_22_RA340_SPAN_OFFSET              0xB1
47575 +#define TANTOS_3G_RA_23_22_RA340_SPAN_SHIFT               6
47576 +#define TANTOS_3G_RA_23_22_RA340_SPAN_SIZE                1
47577 +/* Bit: 'RA340_MG' */
47578 +/* Description: 'Management bit for 0180C2000000' */
47579 +#define TANTOS_3G_RA_23_22_RA340_MG_OFFSET                0xB1
47580 +#define TANTOS_3G_RA_23_22_RA340_MG_SHIFT                 5
47581 +#define TANTOS_3G_RA_23_22_RA340_MG_SIZE                  1
47582 +/* Bit: 'RA340_CV' */
47583 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47584 +#define TANTOS_3G_RA_23_22_RA340_CV_OFFSET                0xB1
47585 +#define TANTOS_3G_RA_23_22_RA340_CV_SHIFT                 4
47586 +#define TANTOS_3G_RA_23_22_RA340_CV_SIZE                  1
47587 +/* Bit: 'RA340_TXTAG' */
47588 +/* Description: 'TXTAG bit for 0180C2000000' */
47589 +#define TANTOS_3G_RA_23_22_RA340_TXTAG_OFFSET             0xB1
47590 +#define TANTOS_3G_RA_23_22_RA340_TXTAG_SHIFT              2
47591 +#define TANTOS_3G_RA_23_22_RA340_TXTAG_SIZE               2
47592 +/* Bit: 'RA340_ACT' */
47593 +/* Description: 'Action bit for 0180C2000000' */
47594 +#define TANTOS_3G_RA_23_22_RA340_ACT_OFFSET               0xB1
47595 +#define TANTOS_3G_RA_23_22_RA340_ACT_SHIFT                0
47596 +#define TANTOS_3G_RA_23_22_RA340_ACT_SIZE                 2
47597 +/* -------------------------------------------------------------------------- */
47598 +/* Register: 'Reserve Action for 0180C2000025~0180C2000024' */
47599 +/* Bit: 'RA3637_VALID' */
47600 +/* Description: 'Valid bit for 0180C2000001' */
47601 +#define TANTOS_3G_RA_25_24_RA3637_VALID_OFFSET            0xB2
47602 +#define TANTOS_3G_RA_25_24_RA3637_VALID_SHIFT             15
47603 +#define TANTOS_3G_RA_25_24_RA3637_VALID_SIZE              1
47604 +/* Bit: 'RA3637_SPAN' */
47605 +/* Description: 'Span bit for 0180C2000001' */
47606 +#define TANTOS_3G_RA_25_24_RA3637_SPAN_OFFSET             0xB2
47607 +#define TANTOS_3G_RA_25_24_RA3637_SPAN_SHIFT              14
47608 +#define TANTOS_3G_RA_25_24_RA3637_SPAN_SIZE               1
47609 +/* Bit: 'RA3637_MG' */
47610 +/* Description: 'Management bit for 0180C2000001' */
47611 +#define TANTOS_3G_RA_25_24_RA3637_MG_OFFSET               0xB2
47612 +#define TANTOS_3G_RA_25_24_RA3637_MG_SHIFT                13
47613 +#define TANTOS_3G_RA_25_24_RA3637_MG_SIZE                 1
47614 +/* Bit: 'RA3637_CV' */
47615 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47616 +#define TANTOS_3G_RA_25_24_RA3637_CV_OFFSET               0xB2
47617 +#define TANTOS_3G_RA_25_24_RA3637_CV_SHIFT                12
47618 +#define TANTOS_3G_RA_25_24_RA3637_CV_SIZE                 1
47619 +/* Bit: 'RA3637_TXTAG' */
47620 +/* Description: 'TXTAG bit for 0180C2000001' */
47621 +#define TANTOS_3G_RA_25_24_RA3637_TXTAG_OFFSET            0xB2
47622 +#define TANTOS_3G_RA_25_24_RA3637_TXTAG_SHIFT             10
47623 +#define TANTOS_3G_RA_25_24_RA3637_TXTAG_SIZE              2
47624 +/* Bit: 'RA3637_ACT' */
47625 +/* Description: 'Action bit for 0180C2000001' */
47626 +#define TANTOS_3G_RA_25_24_RA3637_ACT_OFFSET              0xB2
47627 +#define TANTOS_3G_RA_25_24_RA3637_ACT_SHIFT               8
47628 +#define TANTOS_3G_RA_25_24_RA3637_ACT_SIZE                2
47629 +/* Bit: 'RA360_VALID' */
47630 +/* Description: 'Valid bit for 0180C2000000' */
47631 +#define TANTOS_3G_RA_25_24_RA360_VALID_OFFSET             0xB2
47632 +#define TANTOS_3G_RA_25_24_RA360_VALID_SHIFT              7
47633 +#define TANTOS_3G_RA_25_24_RA360_VALID_SIZE               1
47634 +/* Bit: 'RA360_SPAN' */
47635 +/* Description: 'Span bit for 0180C2000000' */
47636 +#define TANTOS_3G_RA_25_24_RA360_SPAN_OFFSET              0xB2
47637 +#define TANTOS_3G_RA_25_24_RA360_SPAN_SHIFT               6
47638 +#define TANTOS_3G_RA_25_24_RA360_SPAN_SIZE                1
47639 +/* Bit: 'RA360_MG' */
47640 +/* Description: 'Management bit for 0180C2000000' */
47641 +#define TANTOS_3G_RA_25_24_RA360_MG_OFFSET                0xB2
47642 +#define TANTOS_3G_RA_25_24_RA360_MG_SHIFT                 5
47643 +#define TANTOS_3G_RA_25_24_RA360_MG_SIZE                  1
47644 +/* Bit: 'RA360_CV' */
47645 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47646 +#define TANTOS_3G_RA_25_24_RA360_CV_OFFSET                0xB2
47647 +#define TANTOS_3G_RA_25_24_RA360_CV_SHIFT                 4
47648 +#define TANTOS_3G_RA_25_24_RA360_CV_SIZE                  1
47649 +/* Bit: 'RA360_TXTAG' */
47650 +/* Description: 'TXTAG bit for 0180C2000000' */
47651 +#define TANTOS_3G_RA_25_24_RA360_TXTAG_OFFSET             0xB2
47652 +#define TANTOS_3G_RA_25_24_RA360_TXTAG_SHIFT              2
47653 +#define TANTOS_3G_RA_25_24_RA360_TXTAG_SIZE               2
47654 +/* Bit: 'RA360_ACT' */
47655 +/* Description: 'Action bit for 0180C2000000' */
47656 +#define TANTOS_3G_RA_25_24_RA360_ACT_OFFSET               0xB2
47657 +#define TANTOS_3G_RA_25_24_RA360_ACT_SHIFT                0
47658 +#define TANTOS_3G_RA_25_24_RA360_ACT_SIZE                 2
47659 +/* -------------------------------------------------------------------------- */
47660 +/* Register: 'Reserve Action for 0180C2000027~0180C2000026' */
47661 +/* Bit: 'RA3839_VALID' */
47662 +/* Description: 'Valid bit for 0180C2000001' */
47663 +#define TANTOS_3G_RA_27_26_RA3839_VALID_OFFSET            0xB3
47664 +#define TANTOS_3G_RA_27_26_RA3839_VALID_SHIFT             15
47665 +#define TANTOS_3G_RA_27_26_RA3839_VALID_SIZE              1
47666 +/* Bit: 'RA3839_SPAN' */
47667 +/* Description: 'Span bit for 0180C2000001' */
47668 +#define TANTOS_3G_RA_27_26_RA3839_SPAN_OFFSET             0xB3
47669 +#define TANTOS_3G_RA_27_26_RA3839_SPAN_SHIFT              14
47670 +#define TANTOS_3G_RA_27_26_RA3839_SPAN_SIZE               1
47671 +/* Bit: 'RA3839_MG' */
47672 +/* Description: 'Management bit for 0180C2000001' */
47673 +#define TANTOS_3G_RA_27_26_RA3839_MG_OFFSET               0xB3
47674 +#define TANTOS_3G_RA_27_26_RA3839_MG_SHIFT                13
47675 +#define TANTOS_3G_RA_27_26_RA3839_MG_SIZE                 1
47676 +/* Bit: 'RA3839_CV' */
47677 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47678 +#define TANTOS_3G_RA_27_26_RA3839_CV_OFFSET               0xB3
47679 +#define TANTOS_3G_RA_27_26_RA3839_CV_SHIFT                12
47680 +#define TANTOS_3G_RA_27_26_RA3839_CV_SIZE                 1
47681 +/* Bit: 'RA3839_TXTAG' */
47682 +/* Description: 'TXTAG bit for 0180C2000001' */
47683 +#define TANTOS_3G_RA_27_26_RA3839_TXTAG_OFFSET            0xB3
47684 +#define TANTOS_3G_RA_27_26_RA3839_TXTAG_SHIFT             10
47685 +#define TANTOS_3G_RA_27_26_RA3839_TXTAG_SIZE              2
47686 +/* Bit: 'RA3839_ACT' */
47687 +/* Description: 'Action bit for 0180C2000001' */
47688 +#define TANTOS_3G_RA_27_26_RA3839_ACT_OFFSET              0xB3
47689 +#define TANTOS_3G_RA_27_26_RA3839_ACT_SHIFT               8
47690 +#define TANTOS_3G_RA_27_26_RA3839_ACT_SIZE                2
47691 +/* Bit: 'RA380_VALID' */
47692 +/* Description: 'Valid bit for 0180C2000000' */
47693 +#define TANTOS_3G_RA_27_26_RA380_VALID_OFFSET             0xB3
47694 +#define TANTOS_3G_RA_27_26_RA380_VALID_SHIFT              7
47695 +#define TANTOS_3G_RA_27_26_RA380_VALID_SIZE               1
47696 +/* Bit: 'RA380_SPAN' */
47697 +/* Description: 'Span bit for 0180C2000000' */
47698 +#define TANTOS_3G_RA_27_26_RA380_SPAN_OFFSET              0xB3
47699 +#define TANTOS_3G_RA_27_26_RA380_SPAN_SHIFT               6
47700 +#define TANTOS_3G_RA_27_26_RA380_SPAN_SIZE                1
47701 +/* Bit: 'RA380_MG' */
47702 +/* Description: 'Management bit for 0180C2000000' */
47703 +#define TANTOS_3G_RA_27_26_RA380_MG_OFFSET                0xB3
47704 +#define TANTOS_3G_RA_27_26_RA380_MG_SHIFT                 5
47705 +#define TANTOS_3G_RA_27_26_RA380_MG_SIZE                  1
47706 +/* Bit: 'RA380_CV' */
47707 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47708 +#define TANTOS_3G_RA_27_26_RA380_CV_OFFSET                0xB3
47709 +#define TANTOS_3G_RA_27_26_RA380_CV_SHIFT                 4
47710 +#define TANTOS_3G_RA_27_26_RA380_CV_SIZE                  1
47711 +/* Bit: 'RA380_TXTAG' */
47712 +/* Description: 'TXTAG bit for 0180C2000000' */
47713 +#define TANTOS_3G_RA_27_26_RA380_TXTAG_OFFSET             0xB3
47714 +#define TANTOS_3G_RA_27_26_RA380_TXTAG_SHIFT              2
47715 +#define TANTOS_3G_RA_27_26_RA380_TXTAG_SIZE               2
47716 +/* Bit: 'RA380_ACT' */
47717 +/* Description: 'Action bit for 0180C2000000' */
47718 +#define TANTOS_3G_RA_27_26_RA380_ACT_OFFSET               0xB3
47719 +#define TANTOS_3G_RA_27_26_RA380_ACT_SHIFT                0
47720 +#define TANTOS_3G_RA_27_26_RA380_ACT_SIZE                 2
47721 +/* -------------------------------------------------------------------------- */
47722 +/* Register: 'Reserve Action for 0180C2000029~0180C2000028' */
47723 +/* Bit: 'RA4041_VALID' */
47724 +/* Description: 'Valid bit for 0180C2000001' */
47725 +#define TANTOS_3G_RA_29_28_RA4041_VALID_OFFSET            0xB4
47726 +#define TANTOS_3G_RA_29_28_RA4041_VALID_SHIFT             15
47727 +#define TANTOS_3G_RA_29_28_RA4041_VALID_SIZE              1
47728 +/* Bit: 'RA4041_SPAN' */
47729 +/* Description: 'Span bit for 0180C2000001' */
47730 +#define TANTOS_3G_RA_29_28_RA4041_SPAN_OFFSET             0xB4
47731 +#define TANTOS_3G_RA_29_28_RA4041_SPAN_SHIFT              14
47732 +#define TANTOS_3G_RA_29_28_RA4041_SPAN_SIZE               1
47733 +/* Bit: 'RA4041_MG' */
47734 +/* Description: 'Management bit for 0180C2000001' */
47735 +#define TANTOS_3G_RA_29_28_RA4041_MG_OFFSET               0xB4
47736 +#define TANTOS_3G_RA_29_28_RA4041_MG_SHIFT                13
47737 +#define TANTOS_3G_RA_29_28_RA4041_MG_SIZE                 1
47738 +/* Bit: 'RA4041_CV' */
47739 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47740 +#define TANTOS_3G_RA_29_28_RA4041_CV_OFFSET               0xB4
47741 +#define TANTOS_3G_RA_29_28_RA4041_CV_SHIFT                12
47742 +#define TANTOS_3G_RA_29_28_RA4041_CV_SIZE                 1
47743 +/* Bit: 'RA4041_TXTAG' */
47744 +/* Description: 'TXTAG bit for 0180C2000001' */
47745 +#define TANTOS_3G_RA_29_28_RA4041_TXTAG_OFFSET            0xB4
47746 +#define TANTOS_3G_RA_29_28_RA4041_TXTAG_SHIFT             10
47747 +#define TANTOS_3G_RA_29_28_RA4041_TXTAG_SIZE              2
47748 +/* Bit: 'RA4041_ACT' */
47749 +/* Description: 'Action bit for 0180C2000001' */
47750 +#define TANTOS_3G_RA_29_28_RA4041_ACT_OFFSET              0xB4
47751 +#define TANTOS_3G_RA_29_28_RA4041_ACT_SHIFT               8
47752 +#define TANTOS_3G_RA_29_28_RA4041_ACT_SIZE                2
47753 +/* Bit: 'RA400_VALID' */
47754 +/* Description: 'Valid bit for 0180C2000000' */
47755 +#define TANTOS_3G_RA_29_28_RA400_VALID_OFFSET             0xB4
47756 +#define TANTOS_3G_RA_29_28_RA400_VALID_SHIFT              7
47757 +#define TANTOS_3G_RA_29_28_RA400_VALID_SIZE               1
47758 +/* Bit: 'RA400_SPAN' */
47759 +/* Description: 'Span bit for 0180C2000000' */
47760 +#define TANTOS_3G_RA_29_28_RA400_SPAN_OFFSET              0xB4
47761 +#define TANTOS_3G_RA_29_28_RA400_SPAN_SHIFT               6
47762 +#define TANTOS_3G_RA_29_28_RA400_SPAN_SIZE                1
47763 +/* Bit: 'RA400_MG' */
47764 +/* Description: 'Management bit for 0180C2000000' */
47765 +#define TANTOS_3G_RA_29_28_RA400_MG_OFFSET                0xB4
47766 +#define TANTOS_3G_RA_29_28_RA400_MG_SHIFT                 5
47767 +#define TANTOS_3G_RA_29_28_RA400_MG_SIZE                  1
47768 +/* Bit: 'RA400_CV' */
47769 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47770 +#define TANTOS_3G_RA_29_28_RA400_CV_OFFSET                0xB4
47771 +#define TANTOS_3G_RA_29_28_RA400_CV_SHIFT                 4
47772 +#define TANTOS_3G_RA_29_28_RA400_CV_SIZE                  1
47773 +/* Bit: 'RA400_TXTAG' */
47774 +/* Description: 'TXTAG bit for 0180C2000000' */
47775 +#define TANTOS_3G_RA_29_28_RA400_TXTAG_OFFSET             0xB4
47776 +#define TANTOS_3G_RA_29_28_RA400_TXTAG_SHIFT              2
47777 +#define TANTOS_3G_RA_29_28_RA400_TXTAG_SIZE               2
47778 +/* Bit: 'RA400_ACT' */
47779 +/* Description: 'Action bit for 0180C2000000' */
47780 +#define TANTOS_3G_RA_29_28_RA400_ACT_OFFSET               0xB4
47781 +#define TANTOS_3G_RA_29_28_RA400_ACT_SHIFT                0
47782 +#define TANTOS_3G_RA_29_28_RA400_ACT_SIZE                 2
47783 +/* -------------------------------------------------------------------------- */
47784 +/* Register: 'Reserve Action for 0180C200002B~0180C200002A' */
47785 +/* Bit: 'RA4243_VALID' */
47786 +/* Description: 'Valid bit for 0180C2000001' */
47787 +#define TANTOS_3G_RA_2B_2A_RA4243_VALID_OFFSET            0xB5
47788 +#define TANTOS_3G_RA_2B_2A_RA4243_VALID_SHIFT             15
47789 +#define TANTOS_3G_RA_2B_2A_RA4243_VALID_SIZE              1
47790 +/* Bit: 'RA4243_SPAN' */
47791 +/* Description: 'Span bit for 0180C2000001' */
47792 +#define TANTOS_3G_RA_2B_2A_RA4243_SPAN_OFFSET             0xB5
47793 +#define TANTOS_3G_RA_2B_2A_RA4243_SPAN_SHIFT              14
47794 +#define TANTOS_3G_RA_2B_2A_RA4243_SPAN_SIZE               1
47795 +/* Bit: 'RA4243_MG' */
47796 +/* Description: 'Management bit for 0180C2000001' */
47797 +#define TANTOS_3G_RA_2B_2A_RA4243_MG_OFFSET               0xB5
47798 +#define TANTOS_3G_RA_2B_2A_RA4243_MG_SHIFT                13
47799 +#define TANTOS_3G_RA_2B_2A_RA4243_MG_SIZE                 1
47800 +/* Bit: 'RA4243_CV' */
47801 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47802 +#define TANTOS_3G_RA_2B_2A_RA4243_CV_OFFSET               0xB5
47803 +#define TANTOS_3G_RA_2B_2A_RA4243_CV_SHIFT                12
47804 +#define TANTOS_3G_RA_2B_2A_RA4243_CV_SIZE                 1
47805 +/* Bit: 'RA4243_TXTAG' */
47806 +/* Description: 'TXTAG bit for 0180C2000001' */
47807 +#define TANTOS_3G_RA_2B_2A_RA4243_TXTAG_OFFSET            0xB5
47808 +#define TANTOS_3G_RA_2B_2A_RA4243_TXTAG_SHIFT             10
47809 +#define TANTOS_3G_RA_2B_2A_RA4243_TXTAG_SIZE              2
47810 +/* Bit: 'RA4243_ACT' */
47811 +/* Description: 'Action bit for 0180C2000001' */
47812 +#define TANTOS_3G_RA_2B_2A_RA4243_ACT_OFFSET              0xB5
47813 +#define TANTOS_3G_RA_2B_2A_RA4243_ACT_SHIFT               8
47814 +#define TANTOS_3G_RA_2B_2A_RA4243_ACT_SIZE                2
47815 +/* Bit: 'RA420_VALID' */
47816 +/* Description: 'Valid bit for 0180C2000000' */
47817 +#define TANTOS_3G_RA_2B_2A_RA420_VALID_OFFSET             0xB5
47818 +#define TANTOS_3G_RA_2B_2A_RA420_VALID_SHIFT              7
47819 +#define TANTOS_3G_RA_2B_2A_RA420_VALID_SIZE               1
47820 +/* Bit: 'RA420_SPAN' */
47821 +/* Description: 'Span bit for 0180C2000000' */
47822 +#define TANTOS_3G_RA_2B_2A_RA420_SPAN_OFFSET              0xB5
47823 +#define TANTOS_3G_RA_2B_2A_RA420_SPAN_SHIFT               6
47824 +#define TANTOS_3G_RA_2B_2A_RA420_SPAN_SIZE                1
47825 +/* Bit: 'RA420_MG' */
47826 +/* Description: 'Management bit for 0180C2000000' */
47827 +#define TANTOS_3G_RA_2B_2A_RA420_MG_OFFSET                0xB5
47828 +#define TANTOS_3G_RA_2B_2A_RA420_MG_SHIFT                 5
47829 +#define TANTOS_3G_RA_2B_2A_RA420_MG_SIZE                  1
47830 +/* Bit: 'RA420_CV' */
47831 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47832 +#define TANTOS_3G_RA_2B_2A_RA420_CV_OFFSET                0xB5
47833 +#define TANTOS_3G_RA_2B_2A_RA420_CV_SHIFT                 4
47834 +#define TANTOS_3G_RA_2B_2A_RA420_CV_SIZE                  1
47835 +/* Bit: 'RA420_TXTAG' */
47836 +/* Description: 'TXTAG bit for 0180C2000000' */
47837 +#define TANTOS_3G_RA_2B_2A_RA420_TXTAG_OFFSET             0xB5
47838 +#define TANTOS_3G_RA_2B_2A_RA420_TXTAG_SHIFT              2
47839 +#define TANTOS_3G_RA_2B_2A_RA420_TXTAG_SIZE               2
47840 +/* Bit: 'RA420_ACT' */
47841 +/* Description: 'Action bit for 0180C2000000' */
47842 +#define TANTOS_3G_RA_2B_2A_RA420_ACT_OFFSET               0xB5
47843 +#define TANTOS_3G_RA_2B_2A_RA420_ACT_SHIFT                0
47844 +#define TANTOS_3G_RA_2B_2A_RA420_ACT_SIZE                 2
47845 +/* -------------------------------------------------------------------------- */
47846 +/* Register: 'Reserve Action for 0180C200002D~0180C200002C' */
47847 +/* Bit: 'RA4445_VALID' */
47848 +/* Description: 'Valid bit for 0180C2000001' */
47849 +#define TANTOS_3G_RA_2D_2C_RA4445_VALID_OFFSET            0xB6
47850 +#define TANTOS_3G_RA_2D_2C_RA4445_VALID_SHIFT             15
47851 +#define TANTOS_3G_RA_2D_2C_RA4445_VALID_SIZE              1
47852 +/* Bit: 'RA4445_SPAN' */
47853 +/* Description: 'Span bit for 0180C2000001' */
47854 +#define TANTOS_3G_RA_2D_2C_RA4445_SPAN_OFFSET             0xB6
47855 +#define TANTOS_3G_RA_2D_2C_RA4445_SPAN_SHIFT              14
47856 +#define TANTOS_3G_RA_2D_2C_RA4445_SPAN_SIZE               1
47857 +/* Bit: 'RA4445_MG' */
47858 +/* Description: 'Management bit for 0180C2000001' */
47859 +#define TANTOS_3G_RA_2D_2C_RA4445_MG_OFFSET               0xB6
47860 +#define TANTOS_3G_RA_2D_2C_RA4445_MG_SHIFT                13
47861 +#define TANTOS_3G_RA_2D_2C_RA4445_MG_SIZE                 1
47862 +/* Bit: 'RA4445_CV' */
47863 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47864 +#define TANTOS_3G_RA_2D_2C_RA4445_CV_OFFSET               0xB6
47865 +#define TANTOS_3G_RA_2D_2C_RA4445_CV_SHIFT                12
47866 +#define TANTOS_3G_RA_2D_2C_RA4445_CV_SIZE                 1
47867 +/* Bit: 'RA4445_TXTAG' */
47868 +/* Description: 'TXTAG bit for 0180C2000001' */
47869 +#define TANTOS_3G_RA_2D_2C_RA4445_TXTAG_OFFSET            0xB6
47870 +#define TANTOS_3G_RA_2D_2C_RA4445_TXTAG_SHIFT             10
47871 +#define TANTOS_3G_RA_2D_2C_RA4445_TXTAG_SIZE              2
47872 +/* Bit: 'RA4445_ACT' */
47873 +/* Description: 'Action bit for 0180C2000001' */
47874 +#define TANTOS_3G_RA_2D_2C_RA4445_ACT_OFFSET              0xB6
47875 +#define TANTOS_3G_RA_2D_2C_RA4445_ACT_SHIFT               8
47876 +#define TANTOS_3G_RA_2D_2C_RA4445_ACT_SIZE                2
47877 +/* Bit: 'RA440_VALID' */
47878 +/* Description: 'Valid bit for 0180C2000000' */
47879 +#define TANTOS_3G_RA_2D_2C_RA440_VALID_OFFSET             0xB6
47880 +#define TANTOS_3G_RA_2D_2C_RA440_VALID_SHIFT              7
47881 +#define TANTOS_3G_RA_2D_2C_RA440_VALID_SIZE               1
47882 +/* Bit: 'RA440_SPAN' */
47883 +/* Description: 'Span bit for 0180C2000000' */
47884 +#define TANTOS_3G_RA_2D_2C_RA440_SPAN_OFFSET              0xB6
47885 +#define TANTOS_3G_RA_2D_2C_RA440_SPAN_SHIFT               6
47886 +#define TANTOS_3G_RA_2D_2C_RA440_SPAN_SIZE                1
47887 +/* Bit: 'RA440_MG' */
47888 +/* Description: 'Management bit for 0180C2000000' */
47889 +#define TANTOS_3G_RA_2D_2C_RA440_MG_OFFSET                0xB6
47890 +#define TANTOS_3G_RA_2D_2C_RA440_MG_SHIFT                 5
47891 +#define TANTOS_3G_RA_2D_2C_RA440_MG_SIZE                  1
47892 +/* Bit: 'RA440_CV' */
47893 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47894 +#define TANTOS_3G_RA_2D_2C_RA440_CV_OFFSET                0xB6
47895 +#define TANTOS_3G_RA_2D_2C_RA440_CV_SHIFT                 4
47896 +#define TANTOS_3G_RA_2D_2C_RA440_CV_SIZE                  1
47897 +/* Bit: 'RA440_TXTAG' */
47898 +/* Description: 'TXTAG bit for 0180C2000000' */
47899 +#define TANTOS_3G_RA_2D_2C_RA440_TXTAG_OFFSET             0xB6
47900 +#define TANTOS_3G_RA_2D_2C_RA440_TXTAG_SHIFT              2
47901 +#define TANTOS_3G_RA_2D_2C_RA440_TXTAG_SIZE               2
47902 +/* Bit: 'RA440_ACT' */
47903 +/* Description: 'Action bit for 0180C2000000' */
47904 +#define TANTOS_3G_RA_2D_2C_RA440_ACT_OFFSET               0xB6
47905 +#define TANTOS_3G_RA_2D_2C_RA440_ACT_SHIFT                0
47906 +#define TANTOS_3G_RA_2D_2C_RA440_ACT_SIZE                 2
47907 +/* -------------------------------------------------------------------------- */
47908 +/* Register: 'Reserve Action for 0180C200002F~0180C200002E' */
47909 +/* Bit: 'RA4647_VALID' */
47910 +/* Description: 'Valid bit for 0180C2000001' */
47911 +#define TANTOS_3G_RA_2F_2E_RA4647_VALID_OFFSET            0xB7
47912 +#define TANTOS_3G_RA_2F_2E_RA4647_VALID_SHIFT             15
47913 +#define TANTOS_3G_RA_2F_2E_RA4647_VALID_SIZE              1
47914 +/* Bit: 'RA4647_SPAN' */
47915 +/* Description: 'Span bit for 0180C2000001' */
47916 +#define TANTOS_3G_RA_2F_2E_RA4647_SPAN_OFFSET             0xB7
47917 +#define TANTOS_3G_RA_2F_2E_RA4647_SPAN_SHIFT              14
47918 +#define TANTOS_3G_RA_2F_2E_RA4647_SPAN_SIZE               1
47919 +/* Bit: 'RA4647_MG' */
47920 +/* Description: 'Management bit for 0180C2000001' */
47921 +#define TANTOS_3G_RA_2F_2E_RA4647_MG_OFFSET               0xB7
47922 +#define TANTOS_3G_RA_2F_2E_RA4647_MG_SHIFT                13
47923 +#define TANTOS_3G_RA_2F_2E_RA4647_MG_SIZE                 1
47924 +/* Bit: 'RA4647_CV' */
47925 +/* Description: 'Cross_VLAN bit for 0180C2000001' */
47926 +#define TANTOS_3G_RA_2F_2E_RA4647_CV_OFFSET               0xB7
47927 +#define TANTOS_3G_RA_2F_2E_RA4647_CV_SHIFT                12
47928 +#define TANTOS_3G_RA_2F_2E_RA4647_CV_SIZE                 1
47929 +/* Bit: 'RA4647_TXTAG' */
47930 +/* Description: 'TXTAG bit for 0180C2000001' */
47931 +#define TANTOS_3G_RA_2F_2E_RA4647_TXTAG_OFFSET            0xB7
47932 +#define TANTOS_3G_RA_2F_2E_RA4647_TXTAG_SHIFT             10
47933 +#define TANTOS_3G_RA_2F_2E_RA4647_TXTAG_SIZE              2
47934 +/* Bit: 'RA4647_ACT' */
47935 +/* Description: 'Action bit for 0180C2000001' */
47936 +#define TANTOS_3G_RA_2F_2E_RA4647_ACT_OFFSET              0xB7
47937 +#define TANTOS_3G_RA_2F_2E_RA4647_ACT_SHIFT               8
47938 +#define TANTOS_3G_RA_2F_2E_RA4647_ACT_SIZE                2
47939 +/* Bit: 'RA460_VALID' */
47940 +/* Description: 'Valid bit for 0180C2000000' */
47941 +#define TANTOS_3G_RA_2F_2E_RA460_VALID_OFFSET             0xB7
47942 +#define TANTOS_3G_RA_2F_2E_RA460_VALID_SHIFT              7
47943 +#define TANTOS_3G_RA_2F_2E_RA460_VALID_SIZE               1
47944 +/* Bit: 'RA460_SPAN' */
47945 +/* Description: 'Span bit for 0180C2000000' */
47946 +#define TANTOS_3G_RA_2F_2E_RA460_SPAN_OFFSET              0xB7
47947 +#define TANTOS_3G_RA_2F_2E_RA460_SPAN_SHIFT               6
47948 +#define TANTOS_3G_RA_2F_2E_RA460_SPAN_SIZE                1
47949 +/* Bit: 'RA460_MG' */
47950 +/* Description: 'Management bit for 0180C2000000' */
47951 +#define TANTOS_3G_RA_2F_2E_RA460_MG_OFFSET                0xB7
47952 +#define TANTOS_3G_RA_2F_2E_RA460_MG_SHIFT                 5
47953 +#define TANTOS_3G_RA_2F_2E_RA460_MG_SIZE                  1
47954 +/* Bit: 'RA460_CV' */
47955 +/* Description: 'Cross_VLAN bit for 0180C2000000' */
47956 +#define TANTOS_3G_RA_2F_2E_RA460_CV_OFFSET                0xB7
47957 +#define TANTOS_3G_RA_2F_2E_RA460_CV_SHIFT                 4
47958 +#define TANTOS_3G_RA_2F_2E_RA460_CV_SIZE                  1
47959 +/* Bit: 'RA460_TXTAG' */
47960 +/* Description: 'TXTAG bit for 0180C2000000' */
47961 +#define TANTOS_3G_RA_2F_2E_RA460_TXTAG_OFFSET             0xB7
47962 +#define TANTOS_3G_RA_2F_2E_RA460_TXTAG_SHIFT              2
47963 +#define TANTOS_3G_RA_2F_2E_RA460_TXTAG_SIZE               2
47964 +/* Bit: 'RA460_ACT' */
47965 +/* Description: 'Action bit for 0180C2000000' */
47966 +#define TANTOS_3G_RA_2F_2E_RA460_ACT_OFFSET               0xB7
47967 +#define TANTOS_3G_RA_2F_2E_RA460_ACT_SHIFT                0
47968 +#define TANTOS_3G_RA_2F_2E_RA460_ACT_SIZE                 2
47969 +/* -------------------------------------------------------------------------- */
47970 +/* Register: 'Protocol Filter 0' */
47971 +/* Bit: 'PFR1' */
47972 +/* Description: 'Value Compared with Protocol in IP Header' */
47973 +#define TANTOS_3G_PF_0_PFR1_OFFSET                        0xB8
47974 +#define TANTOS_3G_PF_0_PFR1_SHIFT                         8
47975 +#define TANTOS_3G_PF_0_PFR1_SIZE                          8
47976 +/* Bit: 'PFR0' */
47977 +/* Description: 'Value Compared with Protocol in IP Header' */
47978 +#define TANTOS_3G_PF_0_PFR0_OFFSET                        0xB8
47979 +#define TANTOS_3G_PF_0_PFR0_SHIFT                         0
47980 +#define TANTOS_3G_PF_0_PFR0_SIZE                          8
47981 +/* -------------------------------------------------------------------------- */
47982 +/* Register: 'Protocol Filter 3 and 2' */
47983 +/* Bit: 'PFR1' */
47984 +/* Description: 'Value Compared with Protocol in IP Header' */
47985 +#define TANTOS_3G_PF_1_PFR1_OFFSET                        0xB9
47986 +#define TANTOS_3G_PF_1_PFR1_SHIFT                         8
47987 +#define TANTOS_3G_PF_1_PFR1_SIZE                          8
47988 +/* Bit: 'PFR0' */
47989 +/* Description: 'Value Compared with Protocol in IP Header' */
47990 +#define TANTOS_3G_PF_1_PFR0_OFFSET                        0xB9
47991 +#define TANTOS_3G_PF_1_PFR0_SHIFT                         0
47992 +#define TANTOS_3G_PF_1_PFR0_SIZE                          8
47993 +/* -------------------------------------------------------------------------- */
47994 +/* Register: 'Protocol Filter 5 and 4' */
47995 +/* Bit: 'PFR1' */
47996 +/* Description: 'Value Compared with Protocol in IP Header' */
47997 +#define TANTOS_3G_PF_2_PFR1_OFFSET                        0xBA
47998 +#define TANTOS_3G_PF_2_PFR1_SHIFT                         8
47999 +#define TANTOS_3G_PF_2_PFR1_SIZE                          8
48000 +/* Bit: 'PFR0' */
48001 +/* Description: 'Value Compared with Protocol in IP Header' */
48002 +#define TANTOS_3G_PF_2_PFR0_OFFSET                        0xBA
48003 +#define TANTOS_3G_PF_2_PFR0_SHIFT                         0
48004 +#define TANTOS_3G_PF_2_PFR0_SIZE                          8
48005 +/* -------------------------------------------------------------------------- */
48006 +/* Register: 'Protocol Filter 7 and 6' */
48007 +/* Bit: 'PFR1' */
48008 +/* Description: 'Value Compared with Protocol in IP Header' */
48009 +#define TANTOS_3G_PF_3_PFR1_OFFSET                        0xBB
48010 +#define TANTOS_3G_PF_3_PFR1_SHIFT                         8
48011 +#define TANTOS_3G_PF_3_PFR1_SIZE                          8
48012 +/* Bit: 'PFR0' */
48013 +/* Description: 'Value Compared with Protocol in IP Header' */
48014 +#define TANTOS_3G_PF_3_PFR0_OFFSET                        0xBB
48015 +#define TANTOS_3G_PF_3_PFR0_SHIFT                         0
48016 +#define TANTOS_3G_PF_3_PFR0_SIZE                          8
48017 +/* -------------------------------------------------------------------------- */
48018 +/* Register: 'PHY Initial Control 0 Register' */
48019 +/* Bit: 'PHYIE6' */
48020 +/* Description: 'PHY Initial Enable for port 6' */
48021 +#define TANTOS_3G_PHYIC0_PHYIE6_OFFSET                    0xD0
48022 +#define TANTOS_3G_PHYIC0_PHYIE6_SHIFT                     14
48023 +#define TANTOS_3G_PHYIC0_PHYIE6_SIZE                      1
48024 +/* Bit: 'PHYIE5' */
48025 +/* Description: 'PHY Initial Enable for port 5' */
48026 +#define TANTOS_3G_PHYIC0_PHYIE5_OFFSET                    0xD0
48027 +#define TANTOS_3G_PHYIC0_PHYIE5_SHIFT                     13
48028 +#define TANTOS_3G_PHYIC0_PHYIE5_SIZE                      1
48029 +/* Bit: 'PHYIE4' */
48030 +/* Description: 'PHY Initial Enable for port 4' */
48031 +#define TANTOS_3G_PHYIC0_PHYIE4_OFFSET                    0xD0
48032 +#define TANTOS_3G_PHYIC0_PHYIE4_SHIFT                     12
48033 +#define TANTOS_3G_PHYIC0_PHYIE4_SIZE                      1
48034 +/* Bit: 'PHYIE3' */
48035 +/* Description: 'PHY Initial Enable for port 3' */
48036 +#define TANTOS_3G_PHYIC0_PHYIE3_OFFSET                    0xD0
48037 +#define TANTOS_3G_PHYIC0_PHYIE3_SHIFT                     11
48038 +#define TANTOS_3G_PHYIC0_PHYIE3_SIZE                      1
48039 +/* Bit: 'PHYIE2' */
48040 +/* Description: 'PHY Initial Enable for port 2' */
48041 +#define TANTOS_3G_PHYIC0_PHYIE2_OFFSET                    0xD0
48042 +#define TANTOS_3G_PHYIC0_PHYIE2_SHIFT                     10
48043 +#define TANTOS_3G_PHYIC0_PHYIE2_SIZE                      1
48044 +/* Bit: 'PHYIE1' */
48045 +/* Description: 'PHY Initial Enable for port 1' */
48046 +#define TANTOS_3G_PHYIC0_PHYIE1_OFFSET                    0xD0
48047 +#define TANTOS_3G_PHYIC0_PHYIE1_SHIFT                     9
48048 +#define TANTOS_3G_PHYIC0_PHYIE1_SIZE                      1
48049 +/* Bit: 'PHYIE0' */
48050 +/* Description: 'PHY Initial Enable for port 0' */
48051 +#define TANTOS_3G_PHYIC0_PHYIE0_OFFSET                    0xD0
48052 +#define TANTOS_3G_PHYIC0_PHYIE0_SHIFT                     8
48053 +#define TANTOS_3G_PHYIC0_PHYIE0_SIZE                      1
48054 +/* Bit: 'REGA0' */
48055 +/* Description: 'Register Address 0' */
48056 +#define TANTOS_3G_PHYIC0_REGA0_OFFSET                     0xD0
48057 +#define TANTOS_3G_PHYIC0_REGA0_SHIFT                      0
48058 +#define TANTOS_3G_PHYIC0_REGA0_SIZE                       5
48059 +/* -------------------------------------------------------------------------- */
48060 +/* Register: 'PHY Initial Control 1 Register' */
48061 +/* Bit: 'PHYIE6' */
48062 +/* Description: 'PHY Initial Enable for port 6' */
48063 +#define TANTOS_3G_PHYIC1_PHYIE6_OFFSET                    0xD2
48064 +#define TANTOS_3G_PHYIC1_PHYIE6_SHIFT                     14
48065 +#define TANTOS_3G_PHYIC1_PHYIE6_SIZE                      1
48066 +/* Bit: 'PHYIE5' */
48067 +/* Description: 'PHY Initial Enable for port 5' */
48068 +#define TANTOS_3G_PHYIC1_PHYIE5_OFFSET                    0xD2
48069 +#define TANTOS_3G_PHYIC1_PHYIE5_SHIFT                     13
48070 +#define TANTOS_3G_PHYIC1_PHYIE5_SIZE                      1
48071 +/* Bit: 'PHYIE4' */
48072 +/* Description: 'PHY Initial Enable for port 4' */
48073 +#define TANTOS_3G_PHYIC1_PHYIE4_OFFSET                    0xD2
48074 +#define TANTOS_3G_PHYIC1_PHYIE4_SHIFT                     12
48075 +#define TANTOS_3G_PHYIC1_PHYIE4_SIZE                      1
48076 +/* Bit: 'PHYIE3' */
48077 +/* Description: 'PHY Initial Enable for port 3' */
48078 +#define TANTOS_3G_PHYIC1_PHYIE3_OFFSET                    0xD2
48079 +#define TANTOS_3G_PHYIC1_PHYIE3_SHIFT                     11
48080 +#define TANTOS_3G_PHYIC1_PHYIE3_SIZE                      1
48081 +/* Bit: 'PHYIE2' */
48082 +/* Description: 'PHY Initial Enable for port 2' */
48083 +#define TANTOS_3G_PHYIC1_PHYIE2_OFFSET                    0xD2
48084 +#define TANTOS_3G_PHYIC1_PHYIE2_SHIFT                     10
48085 +#define TANTOS_3G_PHYIC1_PHYIE2_SIZE                      1
48086 +/* Bit: 'PHYIE1' */
48087 +/* Description: 'PHY Initial Enable for port 1' */
48088 +#define TANTOS_3G_PHYIC1_PHYIE1_OFFSET                    0xD2
48089 +#define TANTOS_3G_PHYIC1_PHYIE1_SHIFT                     9
48090 +#define TANTOS_3G_PHYIC1_PHYIE1_SIZE                      1
48091 +/* Bit: 'PHYIE0' */
48092 +/* Description: 'PHY Initial Enable for port 0' */
48093 +#define TANTOS_3G_PHYIC1_PHYIE0_OFFSET                    0xD2
48094 +#define TANTOS_3G_PHYIC1_PHYIE0_SHIFT                     8
48095 +#define TANTOS_3G_PHYIC1_PHYIE0_SIZE                      1
48096 +/* Bit: 'REGA0' */
48097 +/* Description: 'Register Address 0' */
48098 +#define TANTOS_3G_PHYIC1_REGA0_OFFSET                     0xD2
48099 +#define TANTOS_3G_PHYIC1_REGA0_SHIFT                      0
48100 +#define TANTOS_3G_PHYIC1_REGA0_SIZE                       5
48101 +/* -------------------------------------------------------------------------- */
48102 +/* Register: 'PHY Initial Control 2 Register' */
48103 +/* Bit: 'PHYIE6' */
48104 +/* Description: 'PHY Initial Enable for port 6' */
48105 +#define TANTOS_3G_PHYIC2_PHYIE6_OFFSET                    0xD4
48106 +#define TANTOS_3G_PHYIC2_PHYIE6_SHIFT                     14
48107 +#define TANTOS_3G_PHYIC2_PHYIE6_SIZE                      1
48108 +/* Bit: 'PHYIE5' */
48109 +/* Description: 'PHY Initial Enable for port 5' */
48110 +#define TANTOS_3G_PHYIC2_PHYIE5_OFFSET                    0xD4
48111 +#define TANTOS_3G_PHYIC2_PHYIE5_SHIFT                     13
48112 +#define TANTOS_3G_PHYIC2_PHYIE5_SIZE                      1
48113 +/* Bit: 'PHYIE4' */
48114 +/* Description: 'PHY Initial Enable for port 4' */
48115 +#define TANTOS_3G_PHYIC2_PHYIE4_OFFSET                    0xD4
48116 +#define TANTOS_3G_PHYIC2_PHYIE4_SHIFT                     12
48117 +#define TANTOS_3G_PHYIC2_PHYIE4_SIZE                      1
48118 +/* Bit: 'PHYIE3' */
48119 +/* Description: 'PHY Initial Enable for port 3' */
48120 +#define TANTOS_3G_PHYIC2_PHYIE3_OFFSET                    0xD4
48121 +#define TANTOS_3G_PHYIC2_PHYIE3_SHIFT                     11
48122 +#define TANTOS_3G_PHYIC2_PHYIE3_SIZE                      1
48123 +/* Bit: 'PHYIE2' */
48124 +/* Description: 'PHY Initial Enable for port 2' */
48125 +#define TANTOS_3G_PHYIC2_PHYIE2_OFFSET                    0xD4
48126 +#define TANTOS_3G_PHYIC2_PHYIE2_SHIFT                     10
48127 +#define TANTOS_3G_PHYIC2_PHYIE2_SIZE                      1
48128 +/* Bit: 'PHYIE1' */
48129 +/* Description: 'PHY Initial Enable for port 1' */
48130 +#define TANTOS_3G_PHYIC2_PHYIE1_OFFSET                    0xD4
48131 +#define TANTOS_3G_PHYIC2_PHYIE1_SHIFT                     9
48132 +#define TANTOS_3G_PHYIC2_PHYIE1_SIZE                      1
48133 +/* Bit: 'PHYIE0' */
48134 +/* Description: 'PHY Initial Enable for port 0' */
48135 +#define TANTOS_3G_PHYIC2_PHYIE0_OFFSET                    0xD4
48136 +#define TANTOS_3G_PHYIC2_PHYIE0_SHIFT                     8
48137 +#define TANTOS_3G_PHYIC2_PHYIE0_SIZE                      1
48138 +/* Bit: 'REGA0' */
48139 +/* Description: 'Register Address 0' */
48140 +#define TANTOS_3G_PHYIC2_REGA0_OFFSET                     0xD4
48141 +#define TANTOS_3G_PHYIC2_REGA0_SHIFT                      0
48142 +#define TANTOS_3G_PHYIC2_REGA0_SIZE                       5
48143 +/* -------------------------------------------------------------------------- */
48144 +/* Register: 'PHY Initial Control 3 Register' */
48145 +/* Bit: 'PHYIE6' */
48146 +/* Description: 'PHY Initial Enable for port 6' */
48147 +#define TANTOS_3G_PHYIC3_PHYIE6_OFFSET                    0xD6
48148 +#define TANTOS_3G_PHYIC3_PHYIE6_SHIFT                     14
48149 +#define TANTOS_3G_PHYIC3_PHYIE6_SIZE                      1
48150 +/* Bit: 'PHYIE5' */
48151 +/* Description: 'PHY Initial Enable for port 5' */
48152 +#define TANTOS_3G_PHYIC3_PHYIE5_OFFSET                    0xD6
48153 +#define TANTOS_3G_PHYIC3_PHYIE5_SHIFT                     13
48154 +#define TANTOS_3G_PHYIC3_PHYIE5_SIZE                      1
48155 +/* Bit: 'PHYIE4' */
48156 +/* Description: 'PHY Initial Enable for port 4' */
48157 +#define TANTOS_3G_PHYIC3_PHYIE4_OFFSET                    0xD6
48158 +#define TANTOS_3G_PHYIC3_PHYIE4_SHIFT                     12
48159 +#define TANTOS_3G_PHYIC3_PHYIE4_SIZE                      1
48160 +/* Bit: 'PHYIE3' */
48161 +/* Description: 'PHY Initial Enable for port 3' */
48162 +#define TANTOS_3G_PHYIC3_PHYIE3_OFFSET                    0xD6
48163 +#define TANTOS_3G_PHYIC3_PHYIE3_SHIFT                     11
48164 +#define TANTOS_3G_PHYIC3_PHYIE3_SIZE                      1
48165 +/* Bit: 'PHYIE2' */
48166 +/* Description: 'PHY Initial Enable for port 2' */
48167 +#define TANTOS_3G_PHYIC3_PHYIE2_OFFSET                    0xD6
48168 +#define TANTOS_3G_PHYIC3_PHYIE2_SHIFT                     10
48169 +#define TANTOS_3G_PHYIC3_PHYIE2_SIZE                      1
48170 +/* Bit: 'PHYIE1' */
48171 +/* Description: 'PHY Initial Enable for port 1' */
48172 +#define TANTOS_3G_PHYIC3_PHYIE1_OFFSET                    0xD6
48173 +#define TANTOS_3G_PHYIC3_PHYIE1_SHIFT                     9
48174 +#define TANTOS_3G_PHYIC3_PHYIE1_SIZE                      1
48175 +/* Bit: 'PHYIE0' */
48176 +/* Description: 'PHY Initial Enable for port 0' */
48177 +#define TANTOS_3G_PHYIC3_PHYIE0_OFFSET                    0xD6
48178 +#define TANTOS_3G_PHYIC3_PHYIE0_SHIFT                     8
48179 +#define TANTOS_3G_PHYIC3_PHYIE0_SIZE                      1
48180 +/* Bit: 'REGA0' */
48181 +/* Description: 'Register Address 0' */
48182 +#define TANTOS_3G_PHYIC3_REGA0_OFFSET                     0xD6
48183 +#define TANTOS_3G_PHYIC3_REGA0_SHIFT                      0
48184 +#define TANTOS_3G_PHYIC3_REGA0_SIZE                       5
48185 +/* -------------------------------------------------------------------------- */
48186 +/* Register: 'PHY Initial Data 0 Register' */
48187 +/* Bit: 'REGD0' */
48188 +/* Description: 'Register Data 0' */
48189 +#define TANTOS_3G_PHYID0_REGD0_OFFSET                     0xD1
48190 +#define TANTOS_3G_PHYID0_REGD0_SHIFT                      0
48191 +#define TANTOS_3G_PHYID0_REGD0_SIZE                       16
48192 +/* -------------------------------------------------------------------------- */
48193 +/* Register: 'PHY Initial Data 1 Register' */
48194 +/* Bit: 'REGD1' */
48195 +/* Description: 'Register Data 0' */
48196 +#define TANTOS_3G_PHYID1_REGD1_OFFSET                     0xD3
48197 +#define TANTOS_3G_PHYID1_REGD1_SHIFT                      0
48198 +#define TANTOS_3G_PHYID1_REGD1_SIZE                       16
48199 +/* -------------------------------------------------------------------------- */
48200 +/* Register: 'PHY Initial Data 2 Register' */
48201 +/* Bit: 'REGD2' */
48202 +/* Description: 'Register Data 0' */
48203 +#define TANTOS_3G_PHYID2_REGD2_OFFSET                     0xD5
48204 +#define TANTOS_3G_PHYID2_REGD2_SHIFT                      0
48205 +#define TANTOS_3G_PHYID2_REGD2_SIZE                       16
48206 +/* -------------------------------------------------------------------------- */
48207 +/* Register: 'PHY Initial Data 3 Register' */
48208 +/* Bit: 'REGD3' */
48209 +/* Description: 'Register Data 0' */
48210 +#define TANTOS_3G_PHYID3_REGD3_OFFSET                     0xD7
48211 +#define TANTOS_3G_PHYID3_REGD3_SHIFT                      0
48212 +#define TANTOS_3G_PHYID3_REGD3_SIZE                       16
48213 +/* -------------------------------------------------------------------------- */
48214 +/* Register: 'Interrupt Enable Register' */
48215 +/* Bit: 'LTADIE' */
48216 +/* Description: 'Leaning Table Access Done Interrupt Enable' */
48217 +#define TANTOS_3G_IE_LTADIE_OFFSET                        0xD8
48218 +#define TANTOS_3G_IE_LTADIE_SHIFT                         8
48219 +#define TANTOS_3G_IE_LTADIE_SIZE                          1
48220 +/* Bit: 'PSVIE' */
48221 +/* Description: 'Port Security Violation Interrupt Enable' */
48222 +#define TANTOS_3G_IE_PSVIE_OFFSET                         0xD8
48223 +#define TANTOS_3G_IE_PSVIE_SHIFT                          1
48224 +#define TANTOS_3G_IE_PSVIE_SIZE                           7
48225 +/* Bit: 'PSCIE' */
48226 +/* Description: 'Port Status Change Interrupt Enable' */
48227 +#define TANTOS_3G_IE_PSCIE_OFFSET                         0xD8
48228 +#define TANTOS_3G_IE_PSCIE_SHIFT                          0
48229 +#define TANTOS_3G_IE_PSCIE_SIZE                           1
48230 +/* -------------------------------------------------------------------------- */
48231 +/* Register: 'Interrupt Status Register' */
48232 +/* Bit: 'LTAD' */
48233 +/* Description: 'Leaning Table Access Done' */
48234 +#define TANTOS_3G_IS_LTAD_OFFSET                          0xD9
48235 +#define TANTOS_3G_IS_LTAD_SHIFT                           8
48236 +#define TANTOS_3G_IS_LTAD_SIZE                            1
48237 +/* Bit: 'PSV' */
48238 +/* Description: 'Port Security Violation' */
48239 +#define TANTOS_3G_IS_PSV_OFFSET                           0xD9
48240 +#define TANTOS_3G_IS_PSV_SHIFT                            1
48241 +#define TANTOS_3G_IS_PSV_SIZE                             7
48242 +/* Bit: 'PSC' */
48243 +/* Description: 'Port Status Change' */
48244 +#define TANTOS_3G_IS_PSC_OFFSET                           0xD9
48245 +#define TANTOS_3G_IS_PSC_SHIFT                            0
48246 +#define TANTOS_3G_IS_PSC_SIZE                             1
48247 +/* -------------------------------------------------------------------------- */
48248 +/* Register: 'Type Filter Action 0' */
48249 +/* Bit: 'ATF7' */
48250 +/* Description: 'Action for Type Filter 7' */
48251 +#define TANTOS_3G_TFA0_ATF7_OFFSET                        0xDA
48252 +#define TANTOS_3G_TFA0_ATF7_SHIFT                         14
48253 +#define TANTOS_3G_TFA0_ATF7_SIZE                          2
48254 +/* Bit: 'ATF6' */
48255 +/* Description: 'Action for Type Filter 6' */
48256 +#define TANTOS_3G_TFA0_ATF6_OFFSET                        0xDA
48257 +#define TANTOS_3G_TFA0_ATF6_SHIFT                         12
48258 +#define TANTOS_3G_TFA0_ATF6_SIZE                          2
48259 +/* Bit: 'ATF5' */
48260 +/* Description: 'Action for Type Filter 5' */
48261 +#define TANTOS_3G_TFA0_ATF5_OFFSET                        0xDA
48262 +#define TANTOS_3G_TFA0_ATF5_SHIFT                         10
48263 +#define TANTOS_3G_TFA0_ATF5_SIZE                          2
48264 +/* Bit: 'ATF4' */
48265 +/* Description: 'Action for Type Filter 4' */
48266 +#define TANTOS_3G_TFA0_ATF4_OFFSET                        0xDA
48267 +#define TANTOS_3G_TFA0_ATF4_SHIFT                         8
48268 +#define TANTOS_3G_TFA0_ATF4_SIZE                          2
48269 +/* Bit: 'ATF3' */
48270 +/* Description: 'Action for Type Filter 3' */
48271 +#define TANTOS_3G_TFA0_ATF3_OFFSET                        0xDA
48272 +#define TANTOS_3G_TFA0_ATF3_SHIFT                         6
48273 +#define TANTOS_3G_TFA0_ATF3_SIZE                          2
48274 +/* Bit: 'ATF2' */
48275 +/* Description: 'Action for Type Filter 2' */
48276 +#define TANTOS_3G_TFA0_ATF2_OFFSET                        0xDA
48277 +#define TANTOS_3G_TFA0_ATF2_SHIFT                         4
48278 +#define TANTOS_3G_TFA0_ATF2_SIZE                          2
48279 +/* Bit: 'ATF1' */
48280 +/* Description: 'Action for Type Filter 1' */
48281 +#define TANTOS_3G_TFA0_ATF1_OFFSET                        0xDA
48282 +#define TANTOS_3G_TFA0_ATF1_SHIFT                         2
48283 +#define TANTOS_3G_TFA0_ATF1_SIZE                          2
48284 +/* Bit: 'ATF0' */
48285 +/* Description: 'Action for Type Filter 0' */
48286 +#define TANTOS_3G_TFA0_ATF0_OFFSET                        0xDA
48287 +#define TANTOS_3G_TFA0_ATF0_SHIFT                         0
48288 +#define TANTOS_3G_TFA0_ATF0_SIZE                          2
48289 +/* -------------------------------------------------------------------------- */
48290 +/* Register: 'Type Filter Action 1' */
48291 +/* Bit: 'QATF7' */
48292 +/* Description: 'Destination Queue for Type Filter 7' */
48293 +#define TANTOS_3G_TFA1_QATF7_OFFSET                       0xDB
48294 +#define TANTOS_3G_TFA1_QATF7_SHIFT                        14
48295 +#define TANTOS_3G_TFA1_QATF7_SIZE                         2
48296 +/* Bit: 'QATF6' */
48297 +/* Description: 'Destination Queue for Type Filter 6' */
48298 +#define TANTOS_3G_TFA1_QATF6_OFFSET                       0xDB
48299 +#define TANTOS_3G_TFA1_QATF6_SHIFT                        12
48300 +#define TANTOS_3G_TFA1_QATF6_SIZE                         2
48301 +/* Bit: 'QTF5' */
48302 +/* Description: 'Destination Queue for Type Filter 5' */
48303 +#define TANTOS_3G_TFA1_QTF5_OFFSET                        0xDB
48304 +#define TANTOS_3G_TFA1_QTF5_SHIFT                         10
48305 +#define TANTOS_3G_TFA1_QTF5_SIZE                          2
48306 +/* Bit: 'QTF4' */
48307 +/* Description: 'Destination Queue for Type Filter 4' */
48308 +#define TANTOS_3G_TFA1_QTF4_OFFSET                        0xDB
48309 +#define TANTOS_3G_TFA1_QTF4_SHIFT                         8
48310 +#define TANTOS_3G_TFA1_QTF4_SIZE                          2
48311 +/* Bit: 'QTF3' */
48312 +/* Description: 'Destination Queue for Type Filter 3' */
48313 +#define TANTOS_3G_TFA1_QTF3_OFFSET                        0xDB
48314 +#define TANTOS_3G_TFA1_QTF3_SHIFT                         6
48315 +#define TANTOS_3G_TFA1_QTF3_SIZE                          2
48316 +/* Bit: 'QTF2' */
48317 +/* Description: 'Destination Queue for Type Filter 2' */
48318 +#define TANTOS_3G_TFA1_QTF2_OFFSET                        0xDB
48319 +#define TANTOS_3G_TFA1_QTF2_SHIFT                         4
48320 +#define TANTOS_3G_TFA1_QTF2_SIZE                          2
48321 +/* Bit: 'QTF1' */
48322 +/* Description: 'Destination Queue for Type Filter 1' */
48323 +#define TANTOS_3G_TFA1_QTF1_OFFSET                        0xDB
48324 +#define TANTOS_3G_TFA1_QTF1_SHIFT                         2
48325 +#define TANTOS_3G_TFA1_QTF1_SIZE                          2
48326 +/* Bit: 'QTF0' */
48327 +/* Description: 'Destination Queue for Type Filter 0' */
48328 +#define TANTOS_3G_TFA1_QTF0_OFFSET                        0xDB
48329 +#define TANTOS_3G_TFA1_QTF0_SHIFT                         0
48330 +#define TANTOS_3G_TFA1_QTF0_SIZE                          2
48331 +/* -------------------------------------------------------------------------- */
48332 +/* Register: 'ARP/RARP Register' */
48333 +/* Bit: 'MACA' */
48334 +/* Description: 'MAC Control Action' */
48335 +#define TANTOS_3G_AR_MACA_OFFSET                          0xDC
48336 +#define TANTOS_3G_AR_MACA_SHIFT                           14
48337 +#define TANTOS_3G_AR_MACA_SIZE                            2
48338 +/* Bit: 'UPT' */
48339 +/* Description: 'Unicast packet Treated as Cross_VLAN packet' */
48340 +#define TANTOS_3G_AR_UPT_OFFSET                           0xDC
48341 +#define TANTOS_3G_AR_UPT_SHIFT                            13
48342 +#define TANTOS_3G_AR_UPT_SIZE                             1
48343 +/* Bit: 'RPT' */
48344 +/* Description: 'RARP Packet Treated as Cross_VLAN Packet' */
48345 +#define TANTOS_3G_AR_RPT_OFFSET                           0xDC
48346 +#define TANTOS_3G_AR_RPT_SHIFT                            12
48347 +#define TANTOS_3G_AR_RPT_SIZE                             1
48348 +/* Bit: 'RAPA' */
48349 +/* Description: 'RARP/ARP Packet Action' */
48350 +#define TANTOS_3G_AR_RAPA_OFFSET                          0xDC
48351 +#define TANTOS_3G_AR_RAPA_SHIFT                           10
48352 +#define TANTOS_3G_AR_RAPA_SIZE                            2
48353 +/* Bit: 'RAPPE' */
48354 +/* Description: 'RARP/ARP Packet Priority Enable' */
48355 +#define TANTOS_3G_AR_RAPPE_OFFSET                         0xDC
48356 +#define TANTOS_3G_AR_RAPPE_SHIFT                          9
48357 +#define TANTOS_3G_AR_RAPPE_SIZE                           1
48358 +/* Bit: 'RAPP' */
48359 +/* Description: 'RARP/ARP Packet Priority' */
48360 +#define TANTOS_3G_AR_RAPP_OFFSET                          0xDC
48361 +#define TANTOS_3G_AR_RAPP_SHIFT                           7
48362 +#define TANTOS_3G_AR_RAPP_SIZE                            2
48363 +/* Bit: 'RAPOTH' */
48364 +/* Description: 'RARP/ARP Packet Output Tag Handle' */
48365 +#define TANTOS_3G_AR_RAPOTH_OFFSET                        0xDC
48366 +#define TANTOS_3G_AR_RAPOTH_SHIFT                         5
48367 +#define TANTOS_3G_AR_RAPOTH_SIZE                          2
48368 +/* Bit: 'APT' */
48369 +/* Description: 'ARP Packet Treated as Cross _ VLAN Packet' */
48370 +#define TANTOS_3G_AR_APT_OFFSET                           0xDC
48371 +#define TANTOS_3G_AR_APT_SHIFT                            4
48372 +#define TANTOS_3G_AR_APT_SIZE                             1
48373 +/* Bit: 'RAPTM' */
48374 +/* Description: 'RARP/ARP Packet Treated as Management Packet' */
48375 +#define TANTOS_3G_AR_RAPTM_OFFSET                         0xDC
48376 +#define TANTOS_3G_AR_RAPTM_SHIFT                          3
48377 +#define TANTOS_3G_AR_RAPTM_SIZE                           1
48378 +/* Bit: 'TAPTS' */
48379 +/* Description: 'RARP/ARP Packet Treated as Span Packet' */
48380 +#define TANTOS_3G_AR_TAPTS_OFFSET                         0xDC
48381 +#define TANTOS_3G_AR_TAPTS_SHIFT                          2
48382 +#define TANTOS_3G_AR_TAPTS_SIZE                           1
48383 +/* Bit: 'TAP' */
48384 +/* Description: 'Trap ARP Packet' */
48385 +#define TANTOS_3G_AR_TAP_OFFSET                           0xDC
48386 +#define TANTOS_3G_AR_TAP_SHIFT                            1
48387 +#define TANTOS_3G_AR_TAP_SIZE                             1
48388 +/* Bit: 'TRP' */
48389 +/* Description: 'Trap RARP Packet' */
48390 +#define TANTOS_3G_AR_TRP_OFFSET                           0xDC
48391 +#define TANTOS_3G_AR_TRP_SHIFT                            0
48392 +#define TANTOS_3G_AR_TRP_SIZE                             1
48393 +/* -------------------------------------------------------------------------- */
48394 +/* Register: 'Packet Identification Option' */
48395 +/* Bit: 'DIVS' */
48396 +/* Description: 'Do not Identify VLAN after SNAP' */
48397 +#define TANTOS_3G_PIOFGPM_DIVS_OFFSET                     0xDD
48398 +#define TANTOS_3G_PIOFGPM_DIVS_SHIFT                      14
48399 +#define TANTOS_3G_PIOFGPM_DIVS_SIZE                       1
48400 +/* Bit: 'DII6P' */
48401 +/* Description: 'Do not Identify IPV6 in PPPOE' */
48402 +#define TANTOS_3G_PIOFGPM_DII6P_OFFSET                    0xDD
48403 +#define TANTOS_3G_PIOFGPM_DII6P_SHIFT                     13
48404 +#define TANTOS_3G_PIOFGPM_DII6P_SIZE                      1
48405 +/* Bit: 'DIIPS' */
48406 +/* Description: 'Do not Identify IP in PPPOE after SNAP' */
48407 +#define TANTOS_3G_PIOFGPM_DIIPS_OFFSET                    0xDD
48408 +#define TANTOS_3G_PIOFGPM_DIIPS_SHIFT                     12
48409 +#define TANTOS_3G_PIOFGPM_DIIPS_SIZE                      1
48410 +/* Bit: 'DIE' */
48411 +/* Description: 'Do not Identify Ether-Type = 0x0800, IP VER = 6
48412 +as IPV6 packets' */
48413 +#define TANTOS_3G_PIOFGPM_DIE_OFFSET                      0xDD
48414 +#define TANTOS_3G_PIOFGPM_DIE_SHIFT                       11
48415 +#define TANTOS_3G_PIOFGPM_DIE_SIZE                        1
48416 +/* Bit: 'DIIP' */
48417 +/* Description: 'Do not Identify IP in PPPOE' */
48418 +#define TANTOS_3G_PIOFGPM_DIIP_OFFSET                     0xDD
48419 +#define TANTOS_3G_PIOFGPM_DIIP_SHIFT                      10
48420 +#define TANTOS_3G_PIOFGPM_DIIP_SIZE                       1
48421 +/* Bit: 'DIS' */
48422 +/* Description: 'Do not Identify SNAP' */
48423 +#define TANTOS_3G_PIOFGPM_DIS_OFFSET                      0xDD
48424 +#define TANTOS_3G_PIOFGPM_DIS_SHIFT                       9
48425 +#define TANTOS_3G_PIOFGPM_DIS_SIZE                        1
48426 +/* -------------------------------------------------------------------------- */
48427 +/* Register: 'Switch Global Control Register 1' */
48428 +/* Bit: 'TSIPGE' */
48429 +/* Description: 'Transmit Short IPG Enable' */
48430 +#define TANTOS_3G_SGC1_TSIPGE_OFFSET                      0xE0
48431 +#define TANTOS_3G_SGC1_TSIPGE_SHIFT                       15
48432 +#define TANTOS_3G_SGC1_TSIPGE_SIZE                        1
48433 +/* Bit: 'PHYBA' */
48434 +/* Description: 'PHY Base Address' */
48435 +#define TANTOS_3G_SGC1_PHYBA_OFFSET                       0xE0
48436 +#define TANTOS_3G_SGC1_PHYBA_SHIFT                        14
48437 +#define TANTOS_3G_SGC1_PHYBA_SIZE                         1
48438 +/* Bit: 'DPWECH' */
48439 +/* Description: 'Drop Packet When Excessive Collision Happen' */
48440 +#define TANTOS_3G_SGC1_DPWECH_OFFSET                      0xE0
48441 +#define TANTOS_3G_SGC1_DPWECH_SHIFT                       13
48442 +#define TANTOS_3G_SGC1_DPWECH_SIZE                        1
48443 +/* Bit: 'ATS' */
48444 +/* Description: 'Aging Timer Select' */
48445 +#define TANTOS_3G_SGC1_ATS_OFFSET                         0xE0
48446 +#define TANTOS_3G_SGC1_ATS_SHIFT                          10
48447 +#define TANTOS_3G_SGC1_ATS_SIZE                           3
48448 +/* Bit: 'MPL' */
48449 +/* Description: 'Max Packet Length (MAXPKTLEN)' */
48450 +#define TANTOS_3G_SGC1_MPL_OFFSET                         0xE0
48451 +#define TANTOS_3G_SGC1_MPL_SHIFT                          8
48452 +#define TANTOS_3G_SGC1_MPL_SIZE                           2
48453 +/* Bit: 'DMQ3' */
48454 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
48455 +as Q3)' */
48456 +#define TANTOS_3G_SGC1_DMQ3_OFFSET                        0xE0
48457 +#define TANTOS_3G_SGC1_DMQ3_SHIFT                         6
48458 +#define TANTOS_3G_SGC1_DMQ3_SIZE                          2
48459 +/* Bit: 'DMQ2' */
48460 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
48461 +as Q2)' */
48462 +#define TANTOS_3G_SGC1_DMQ2_OFFSET                        0xE0
48463 +#define TANTOS_3G_SGC1_DMQ2_SHIFT                         4
48464 +#define TANTOS_3G_SGC1_DMQ2_SIZE                          2
48465 +/* Bit: 'DMQ1' */
48466 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
48467 +as Q1)' */
48468 +#define TANTOS_3G_SGC1_DMQ1_OFFSET                        0xE0
48469 +#define TANTOS_3G_SGC1_DMQ1_SHIFT                         2
48470 +#define TANTOS_3G_SGC1_DMQ1_SIZE                          2
48471 +/* Bit: 'DMQ0' */
48472 +/* Description: 'Discard Mode (Drop scheme for Packets Classified
48473 +as Q0)' */
48474 +#define TANTOS_3G_SGC1_DMQ0_OFFSET                        0xE0
48475 +#define TANTOS_3G_SGC1_DMQ0_SHIFT                         0
48476 +#define TANTOS_3G_SGC1_DMQ0_SIZE                          2
48477 +/* -------------------------------------------------------------------------- */
48478 +/* Register: 'Switch Global Control Register 2' */
48479 +/* Bit: 'SE' */
48480 +/* Description: 'Switch Enable. (when WAIT_INIT=1)' */
48481 +#define TANTOS_3G_SGC2_SE_OFFSET                          0xE1
48482 +#define TANTOS_3G_SGC2_SE_SHIFT                           15
48483 +#define TANTOS_3G_SGC2_SE_SIZE                            1
48484 +/* Bit: 'ICRCCD' */
48485 +/* Description: 'CRC Check Disable' */
48486 +#define TANTOS_3G_SGC2_ICRCCD_OFFSET                      0xE1
48487 +#define TANTOS_3G_SGC2_ICRCCD_SHIFT                       14
48488 +#define TANTOS_3G_SGC2_ICRCCD_SIZE                        1
48489 +/* Bit: 'ITRUNK' */
48490 +/* Description: 'Port 2 and Port 3 Trunk Enable' */
48491 +#define TANTOS_3G_SGC2_ITRUNK_OFFSET                      0xE1
48492 +#define TANTOS_3G_SGC2_ITRUNK_SHIFT                       12
48493 +#define TANTOS_3G_SGC2_ITRUNK_SIZE                        1
48494 +/* Bit: 'ITENLMT' */
48495 +/* Description: '10Mbit/s Drop Packet before 100Mbit/s Enable' */
48496 +#define TANTOS_3G_SGC2_ITENLMT_OFFSET                     0xE1
48497 +#define TANTOS_3G_SGC2_ITENLMT_SHIFT                      11
48498 +#define TANTOS_3G_SGC2_ITENLMT_SIZE                       1
48499 +/* Bit: 'RVID0' */
48500 +/* Description: 'Replace VID0' */
48501 +#define TANTOS_3G_SGC2_RVID0_OFFSET                       0xE1
48502 +#define TANTOS_3G_SGC2_RVID0_SHIFT                        9
48503 +#define TANTOS_3G_SGC2_RVID0_SIZE                         1
48504 +/* Bit: 'RVID1' */
48505 +/* Description: 'Replace VID1' */
48506 +#define TANTOS_3G_SGC2_RVID1_OFFSET                       0xE1
48507 +#define TANTOS_3G_SGC2_RVID1_SHIFT                        8
48508 +#define TANTOS_3G_SGC2_RVID1_SIZE                         1
48509 +/* Bit: 'RVIDFFF' */
48510 +/* Description: 'Replace VIDFFF' */
48511 +#define TANTOS_3G_SGC2_RVIDFFF_OFFSET                     0xE1
48512 +#define TANTOS_3G_SGC2_RVIDFFF_SHIFT                      7
48513 +#define TANTOS_3G_SGC2_RVIDFFF_SIZE                       1
48514 +/* Bit: 'DUPCOLSP' */
48515 +/* Description: 'Dupcol LED Separate' */
48516 +#define TANTOS_3G_SGC2_DUPCOLSP_OFFSET                    0xE1
48517 +#define TANTOS_3G_SGC2_DUPCOLSP_SHIFT                     6
48518 +#define TANTOS_3G_SGC2_DUPCOLSP_SIZE                      1
48519 +/* Bit: 'PCR' */
48520 +/* Description: 'Priority Change Rule' */
48521 +#define TANTOS_3G_SGC2_PCR_OFFSET                         0xE1
48522 +#define TANTOS_3G_SGC2_PCR_SHIFT                          4
48523 +#define TANTOS_3G_SGC2_PCR_SIZE                           1
48524 +/* Bit: 'PCE' */
48525 +/* Description: 'Priority Change Enable' */
48526 +#define TANTOS_3G_SGC2_PCE_OFFSET                         0xE1
48527 +#define TANTOS_3G_SGC2_PCE_SHIFT                          3
48528 +#define TANTOS_3G_SGC2_PCE_SIZE                           1
48529 +/* -------------------------------------------------------------------------- */
48530 +/* Register: 'CPU Port & Mirror Control Register' */
48531 +/* Bit: 'SPN' */
48532 +/* Description: 'Sniffer Port Number' */
48533 +#define TANTOS_3G_CMH_SPN_OFFSET                          0xE2
48534 +#define TANTOS_3G_CMH_SPN_SHIFT                           13
48535 +#define TANTOS_3G_CMH_SPN_SIZE                            3
48536 +/* Bit: 'MCA' */
48537 +/* Description: 'Mirror CRC Also' */
48538 +#define TANTOS_3G_CMH_MCA_OFFSET                          0xE2
48539 +#define TANTOS_3G_CMH_MCA_SHIFT                           12
48540 +#define TANTOS_3G_CMH_MCA_SIZE                            1
48541 +/* Bit: 'MRA' */
48542 +/* Description: 'Mirror RXER Also' */
48543 +#define TANTOS_3G_CMH_MRA_OFFSET                          0xE2
48544 +#define TANTOS_3G_CMH_MRA_SHIFT                           11
48545 +#define TANTOS_3G_CMH_MRA_SIZE                            1
48546 +/* Bit: 'MPA' */
48547 +/* Description: 'Mirror PAUSE Also' */
48548 +#define TANTOS_3G_CMH_MPA_OFFSET                          0xE2
48549 +#define TANTOS_3G_CMH_MPA_SHIFT                           10
48550 +#define TANTOS_3G_CMH_MPA_SIZE                            1
48551 +/* Bit: 'MLA' */
48552 +/* Description: 'Mirror Long Also' */
48553 +#define TANTOS_3G_CMH_MLA_OFFSET                          0xE2
48554 +#define TANTOS_3G_CMH_MLA_SHIFT                           9
48555 +#define TANTOS_3G_CMH_MLA_SIZE                            1
48556 +/* Bit: 'MSA' */
48557 +/* Description: 'Mirror Short Also' */
48558 +#define TANTOS_3G_CMH_MSA_OFFSET                          0xE2
48559 +#define TANTOS_3G_CMH_MSA_SHIFT                           8
48560 +#define TANTOS_3G_CMH_MSA_SIZE                            1
48561 +/* Bit: 'CPN' */
48562 +/* Description: 'CPU Port Number' */
48563 +#define TANTOS_3G_CMH_CPN_OFFSET                          0xE2
48564 +#define TANTOS_3G_CMH_CPN_SHIFT                           5
48565 +#define TANTOS_3G_CMH_CPN_SIZE                            3
48566 +/* Bit: 'STRE' */
48567 +/* Description: 'Special TAG Receive Enable' */
48568 +#define TANTOS_3G_CMH_STRE_OFFSET                         0xE2
48569 +#define TANTOS_3G_CMH_STRE_SHIFT                          4
48570 +#define TANTOS_3G_CMH_STRE_SIZE                           1
48571 +/* Bit: 'STTE' */
48572 +/* Description: 'Special TAG Transmit Enable' */
48573 +#define TANTOS_3G_CMH_STTE_OFFSET                         0xE2
48574 +#define TANTOS_3G_CMH_STTE_SHIFT                          3
48575 +#define TANTOS_3G_CMH_STTE_SIZE                           1
48576 +/* Bit: 'PAST' */
48577 +/* Description: 'Pause also adds Special Tag when Special TAG Transmit
48578 +is enabled' */
48579 +#define TANTOS_3G_CMH_PAST_OFFSET                         0xE2
48580 +#define TANTOS_3G_CMH_PAST_SHIFT                          2
48581 +#define TANTOS_3G_CMH_PAST_SIZE                           1
48582 +/* Bit: 'CCCRC' */
48583 +/* Description: 'CPU Port doesn't check CRC for packets with Special
48584 +Tag' */
48585 +#define TANTOS_3G_CMH_CCCRC_OFFSET                        0xE2
48586 +#define TANTOS_3G_CMH_CCCRC_SHIFT                         1
48587 +#define TANTOS_3G_CMH_CCCRC_SIZE                          1
48588 +/* Bit: 'IGSTA' */
48589 +/* Description: 'Interframe gap for Special Tag application' */
48590 +#define TANTOS_3G_CMH_IGSTA_OFFSET                        0xE2
48591 +#define TANTOS_3G_CMH_IGSTA_SHIFT                         0
48592 +#define TANTOS_3G_CMH_IGSTA_SIZE                          1
48593 +/* -------------------------------------------------------------------------- */
48594 +/* Register: 'Multicast Snooping Register' */
48595 +/* Bit: 'SCPA' */
48596 +/* Description: 'Snooping Control Packet Action' */
48597 +#define TANTOS_3G_MS_SCPA_OFFSET                          0xE3
48598 +#define TANTOS_3G_MS_SCPA_SHIFT                           14
48599 +#define TANTOS_3G_MS_SCPA_SIZE                            2
48600 +/* Bit: 'SCPPE' */
48601 +/* Description: 'Snooping Control Packet Priority Enable' */
48602 +#define TANTOS_3G_MS_SCPPE_OFFSET                         0xE3
48603 +#define TANTOS_3G_MS_SCPPE_SHIFT                          13
48604 +#define TANTOS_3G_MS_SCPPE_SIZE                           1
48605 +/* Bit: 'SCPP' */
48606 +/* Description: 'Snooping Control Packet Priority' */
48607 +#define TANTOS_3G_MS_SCPP_OFFSET                          0xE3
48608 +#define TANTOS_3G_MS_SCPP_SHIFT                           11
48609 +#define TANTOS_3G_MS_SCPP_SIZE                            2
48610 +/* Bit: 'SCPTTH' */
48611 +/* Description: 'Snooping Control Packet Transmission Tag Handle' */
48612 +#define TANTOS_3G_MS_SCPTTH_OFFSET                        0xE3
48613 +#define TANTOS_3G_MS_SCPTTH_SHIFT                         9
48614 +#define TANTOS_3G_MS_SCPTTH_SIZE                          2
48615 +/* Bit: 'SCPTCP' */
48616 +/* Description: 'Snooping Control Packet Treated as Cross_VLAN Packet' */
48617 +#define TANTOS_3G_MS_SCPTCP_OFFSET                        0xE3
48618 +#define TANTOS_3G_MS_SCPTCP_SHIFT                         8
48619 +#define TANTOS_3G_MS_SCPTCP_SIZE                          1
48620 +/* Bit: 'SCPTMP' */
48621 +/* Description: 'Snooping Control Packet Treated as Management Packet' */
48622 +#define TANTOS_3G_MS_SCPTMP_OFFSET                        0xE3
48623 +#define TANTOS_3G_MS_SCPTMP_SHIFT                         7
48624 +#define TANTOS_3G_MS_SCPTMP_SIZE                          1
48625 +/* Bit: 'SCPTSP' */
48626 +/* Description: 'Snooping Control Packet Treated as Span Packet' */
48627 +#define TANTOS_3G_MS_SCPTSP_OFFSET                        0xE3
48628 +#define TANTOS_3G_MS_SCPTSP_SHIFT                         6
48629 +#define TANTOS_3G_MS_SCPTSP_SIZE                          1
48630 +/* Bit: 'ASC' */
48631 +/* Description: 'Additional Snooping Control. These bits are used
48632 +when the packets on the incoming port with the Ethernet destination
48633 +address = 01-00-5E-XX-XX-XX/33-33-XX-XX-XX-XX are not IGMP_IP/MLD_IPV/ MLD_IPV6
48634 +packets and not found in the learning table or the hardware IGMP
48635 +table' */
48636 +#define TANTOS_3G_MS_ASC_OFFSET                           0xE3
48637 +#define TANTOS_3G_MS_ASC_SHIFT                            4
48638 +#define TANTOS_3G_MS_ASC_SIZE                             2
48639 +/* Bit: 'IPMPT' */
48640 +/* Description: 'IP Multicast Packet Treated as Cross_VLAN packet' */
48641 +#define TANTOS_3G_MS_IPMPT_OFFSET                         0xE3
48642 +#define TANTOS_3G_MS_IPMPT_SHIFT                          2
48643 +#define TANTOS_3G_MS_IPMPT_SIZE                           1
48644 +/* Bit: 'RV' */
48645 +/* Description: 'Robust Variable' */
48646 +#define TANTOS_3G_MS_RV_OFFSET                            0xE3
48647 +#define TANTOS_3G_MS_RV_SHIFT                             0
48648 +#define TANTOS_3G_MS_RV_SIZE                              2
48649 +/* -------------------------------------------------------------------------- */
48650 +/* Register: 'Hardware IGMP Control Register' */
48651 +/* Bit: 'QI' */
48652 +/* Description: 'Query Interval' */
48653 +#define TANTOS_3G_HIC_QI_OFFSET                           0xE4
48654 +#define TANTOS_3G_HIC_QI_SHIFT                            8
48655 +#define TANTOS_3G_HIC_QI_SIZE                             8
48656 +/* Bit: 'HIPI' */
48657 +/* Description: 'Hardware IGMP Packet Ignore CPU Port' */
48658 +#define TANTOS_3G_HIC_HIPI_OFFSET                         0xE4
48659 +#define TANTOS_3G_HIC_HIPI_SHIFT                          7
48660 +#define TANTOS_3G_HIC_HIPI_SIZE                           1
48661 +/* Bit: 'DRP' */
48662 +/* Description: 'Default Router Portmap' */
48663 +#define TANTOS_3G_HIC_DRP_OFFSET                          0xE4
48664 +#define TANTOS_3G_HIC_DRP_SHIFT                           0
48665 +#define TANTOS_3G_HIC_DRP_SIZE                            7
48666 +/* -------------------------------------------------------------------------- */
48667 +/* Register: 'Unicast Port Map and Broadcast Port Map' */
48668 +/* Bit: 'UP' */
48669 +/* Description: 'Unicast Portmap' */
48670 +#define TANTOS_3G_UPMBPM_UP_OFFSET                        0xE5
48671 +#define TANTOS_3G_UPMBPM_UP_SHIFT                         8
48672 +#define TANTOS_3G_UPMBPM_UP_SIZE                          7
48673 +/* Bit: 'BP' */
48674 +/* Description: 'Broadcast Portmap' */
48675 +#define TANTOS_3G_UPMBPM_BP_OFFSET                        0xE5
48676 +#define TANTOS_3G_UPMBPM_BP_SHIFT                         0
48677 +#define TANTOS_3G_UPMBPM_BP_SIZE                          7
48678 +/* -------------------------------------------------------------------------- */
48679 +/* Register: 'Multicast Port Map and Reserve Port Map' */
48680 +/* Bit: 'MP' */
48681 +/* Description: 'Multicast Portmap' */
48682 +#define TANTOS_3G_MPMRPM_MP_OFFSET                        0xE6
48683 +#define TANTOS_3G_MPMRPM_MP_SHIFT                         8
48684 +#define TANTOS_3G_MPMRPM_MP_SIZE                          7
48685 +/* Bit: 'RP' */
48686 +/* Description: 'Reserve Portmap' */
48687 +#define TANTOS_3G_MPMRPM_RP_OFFSET                        0xE6
48688 +#define TANTOS_3G_MPMRPM_RP_SHIFT                         0
48689 +#define TANTOS_3G_MPMRPM_RP_SIZE                          7
48690 +/* -------------------------------------------------------------------------- */
48691 +/* Register: 'Protocol Filter Action' */
48692 +/* Bit: 'APF7' */
48693 +/* Description: 'Action for Protocol Filter 7' */
48694 +#define TANTOS_3G_PFA_APF7_OFFSET                         0xE7
48695 +#define TANTOS_3G_PFA_APF7_SHIFT                          14
48696 +#define TANTOS_3G_PFA_APF7_SIZE                           2
48697 +/* Bit: 'APF6' */
48698 +/* Description: 'Action for Protocol Filter 6' */
48699 +#define TANTOS_3G_PFA_APF6_OFFSET                         0xE7
48700 +#define TANTOS_3G_PFA_APF6_SHIFT                          12
48701 +#define TANTOS_3G_PFA_APF6_SIZE                           2
48702 +/* Bit: 'APF5' */
48703 +/* Description: 'Action for Protocol Filter 5' */
48704 +#define TANTOS_3G_PFA_APF5_OFFSET                         0xE7
48705 +#define TANTOS_3G_PFA_APF5_SHIFT                          10
48706 +#define TANTOS_3G_PFA_APF5_SIZE                           2
48707 +/* Bit: 'APF4' */
48708 +/* Description: 'Action for Protocol Filter 4' */
48709 +#define TANTOS_3G_PFA_APF4_OFFSET                         0xE7
48710 +#define TANTOS_3G_PFA_APF4_SHIFT                          8
48711 +#define TANTOS_3G_PFA_APF4_SIZE                           2
48712 +/* Bit: 'APF3' */
48713 +/* Description: 'Action for Protocol Filter 3' */
48714 +#define TANTOS_3G_PFA_APF3_OFFSET                         0xE7
48715 +#define TANTOS_3G_PFA_APF3_SHIFT                          6
48716 +#define TANTOS_3G_PFA_APF3_SIZE                           2
48717 +/* Bit: 'APF2' */
48718 +/* Description: 'Action for Protocol Filter 2' */
48719 +#define TANTOS_3G_PFA_APF2_OFFSET                         0xE7
48720 +#define TANTOS_3G_PFA_APF2_SHIFT                          4
48721 +#define TANTOS_3G_PFA_APF2_SIZE                           2
48722 +/* Bit: 'APF1' */
48723 +/* Description: 'Action for Protocol Filter 1' */
48724 +#define TANTOS_3G_PFA_APF1_OFFSET                         0xE7
48725 +#define TANTOS_3G_PFA_APF1_SHIFT                          2
48726 +#define TANTOS_3G_PFA_APF1_SIZE                           2
48727 +/* Bit: 'APF0' */
48728 +/* Description: 'Action for Protocol Filter 0' */
48729 +#define TANTOS_3G_PFA_APF0_OFFSET                         0xE7
48730 +#define TANTOS_3G_PFA_APF0_SHIFT                          0
48731 +#define TANTOS_3G_PFA_APF0_SIZE                           2
48732 +/* -------------------------------------------------------------------------- */
48733 +/* Register: '802.1p Priority Map Register' */
48734 +/* Bit: '1PPQ7' */
48735 +/* Description: 'Priority Queue 7' */
48736 +#define TANTOS_3G_1PPM_1PPQ7_OFFSET                       0xE8
48737 +#define TANTOS_3G_1PPM_1PPQ7_SHIFT                        14
48738 +#define TANTOS_3G_1PPM_1PPQ7_SIZE                         2
48739 +/* Bit: '1PPQ6' */
48740 +/* Description: 'Priority Queue 6' */
48741 +#define TANTOS_3G_1PPM_1PPQ6_OFFSET                       0xE8
48742 +#define TANTOS_3G_1PPM_1PPQ6_SHIFT                        12
48743 +#define TANTOS_3G_1PPM_1PPQ6_SIZE                         2
48744 +/* Bit: '1PPQ5' */
48745 +/* Description: 'Priority Queue 5' */
48746 +#define TANTOS_3G_1PPM_1PPQ5_OFFSET                       0xE8
48747 +#define TANTOS_3G_1PPM_1PPQ5_SHIFT                        10
48748 +#define TANTOS_3G_1PPM_1PPQ5_SIZE                         2
48749 +/* Bit: '1PPQ4' */
48750 +/* Description: 'Priority Queue 4' */
48751 +#define TANTOS_3G_1PPM_1PPQ4_OFFSET                       0xE8
48752 +#define TANTOS_3G_1PPM_1PPQ4_SHIFT                        8
48753 +#define TANTOS_3G_1PPM_1PPQ4_SIZE                         2
48754 +/* Bit: '1PPQ3' */
48755 +/* Description: 'Priority Queue 3' */
48756 +#define TANTOS_3G_1PPM_1PPQ3_OFFSET                       0xE8
48757 +#define TANTOS_3G_1PPM_1PPQ3_SHIFT                        6
48758 +#define TANTOS_3G_1PPM_1PPQ3_SIZE                         2
48759 +/* Bit: '1PPQ2' */
48760 +/* Description: 'Priority Queue 2' */
48761 +#define TANTOS_3G_1PPM_1PPQ2_OFFSET                       0xE8
48762 +#define TANTOS_3G_1PPM_1PPQ2_SHIFT                        4
48763 +#define TANTOS_3G_1PPM_1PPQ2_SIZE                         2
48764 +/* Bit: '1PPQ1' */
48765 +/* Description: 'Priority Queue 1' */
48766 +#define TANTOS_3G_1PPM_1PPQ1_OFFSET                       0xE8
48767 +#define TANTOS_3G_1PPM_1PPQ1_SHIFT                        2
48768 +#define TANTOS_3G_1PPM_1PPQ1_SIZE                         2
48769 +/* Bit: '1PPQ0' */
48770 +/* Description: 'Priority Queue 0' */
48771 +#define TANTOS_3G_1PPM_1PPQ0_OFFSET                       0xE8
48772 +#define TANTOS_3G_1PPM_1PPQ0_SHIFT                        0
48773 +#define TANTOS_3G_1PPM_1PPQ0_SIZE                         2
48774 +/* -------------------------------------------------------------------------- */
48775 +/* Register: 'Switch MAC Address Register 1' */
48776 +/* Bit: 'ADDR47_41' */
48777 +/* Description: 'Address [47:41]' */
48778 +#define TANTOS_3G_SMA1_ADDR47_41_OFFSET                   0xE9
48779 +#define TANTOS_3G_SMA1_ADDR47_41_SHIFT                    9
48780 +#define TANTOS_3G_SMA1_ADDR47_41_SIZE                     7
48781 +/* Bit: 'PAC' */
48782 +/* Description: 'Pause Address Change' */
48783 +#define TANTOS_3G_SMA1_PAC_OFFSET                         0xE9
48784 +#define TANTOS_3G_SMA1_PAC_SHIFT                          8
48785 +#define TANTOS_3G_SMA1_PAC_SIZE                           1
48786 +/* Bit: 'ADDR39_32' */
48787 +/* Description: 'Address [39:32]' */
48788 +#define TANTOS_3G_SMA1_ADDR39_32_OFFSET                   0xE9
48789 +#define TANTOS_3G_SMA1_ADDR39_32_SHIFT                    0
48790 +#define TANTOS_3G_SMA1_ADDR39_32_SIZE                     8
48791 +/* -------------------------------------------------------------------------- */
48792 +/* Register: 'Switch MAC Address Register 2' */
48793 +/* Bit: 'ADDR31_16' */
48794 +/* Description: 'Address [31:16]' */
48795 +#define TANTOS_3G_SMA2_ADDR31_16_OFFSET                   0xEA
48796 +#define TANTOS_3G_SMA2_ADDR31_16_SHIFT                    0
48797 +#define TANTOS_3G_SMA2_ADDR31_16_SIZE                     16
48798 +/* -------------------------------------------------------------------------- */
48799 +/* Register: 'Switch MAC Address Register 3' */
48800 +/* Bit: 'ADDR15_0' */
48801 +/* Description: 'Address [15:0]' */
48802 +#define TANTOS_3G_SMA3_ADDR15_0_OFFSET                    0xEB
48803 +#define TANTOS_3G_SMA3_ADDR15_0_SHIFT                     0
48804 +#define TANTOS_3G_SMA3_ADDR15_0_SIZE                      16
48805 +/* -------------------------------------------------------------------------- */
48806 +/* Register: 'Global Bucket Size Base counter' */
48807 +/* Bit: 'Base15_0' */
48808 +/* Description: 'Base[15:0]' */
48809 +#define TANTOS_3G_GBSBC_BASE15_0_OFFSET                   0xEC
48810 +#define TANTOS_3G_GBSBC_BASE15_0_SHIFT                    0
48811 +#define TANTOS_3G_GBSBC_BASE15_0_SIZE                     16
48812 +/* -------------------------------------------------------------------------- */
48813 +/* Register: 'Global Bucket Size Extend Base Counter' */
48814 +/* Bit: 'EBase15_0' */
48815 +/* Description: 'Extend Base[15:0]' */
48816 +#define TANTOS_3G_GBSEBC_EBASE15_0_OFFSET                 0xED
48817 +#define TANTOS_3G_GBSEBC_EBASE15_0_SHIFT                  0
48818 +#define TANTOS_3G_GBSEBC_EBASE15_0_SIZE                   16
48819 +/* -------------------------------------------------------------------------- */
48820 +/* Register: 'Global Bucket Size Counter High Bits' */
48821 +/* Bit: 'EBase17_16' */
48822 +/* Description: 'EBase[17:16]' */
48823 +#define TANTOS_3G_GBSCHB_EBASE17_16_OFFSET                0xEE
48824 +#define TANTOS_3G_GBSCHB_EBASE17_16_SHIFT                 8
48825 +#define TANTOS_3G_GBSCHB_EBASE17_16_SIZE                  2
48826 +/* Bit: 'Base17_16' */
48827 +/* Description: 'Base[17:16]' */
48828 +#define TANTOS_3G_GBSCHB_BASE17_16_OFFSET                 0xEE
48829 +#define TANTOS_3G_GBSCHB_BASE17_16_SHIFT                  0
48830 +#define TANTOS_3G_GBSCHB_BASE17_16_SIZE                   2
48831 +/* -------------------------------------------------------------------------- */
48832 +/* Register: 'Congestion Control register' */
48833 +/* Bit: 'EDSTX' */
48834 +/* Description: 'Drop scheme selection' */
48835 +#define TANTOS_3G_CCR_EDSTX_OFFSET                        0xEF
48836 +#define TANTOS_3G_CCR_EDSTX_SHIFT                         15
48837 +#define TANTOS_3G_CCR_EDSTX_SIZE                          1
48838 +/* Bit: 'IRSJA' */
48839 +/* Description: 'IGMP Report Supression and Join Aggregation control' */
48840 +#define TANTOS_3G_CCR_IRSJA_OFFSET                        0xEF
48841 +#define TANTOS_3G_CCR_IRSJA_SHIFT                         8
48842 +#define TANTOS_3G_CCR_IRSJA_SIZE                          2
48843 +/* Bit: 'IJT' */
48844 +/* Description: 'Input Jam Threshold' */
48845 +#define TANTOS_3G_CCR_IJT_OFFSET                          0xEF
48846 +#define TANTOS_3G_CCR_IJT_SHIFT                           0
48847 +#define TANTOS_3G_CCR_IJT_SIZE                            7
48848 +/* -------------------------------------------------------------------------- */
48849 +/* Register: 'Storm control Register 0' */
48850 +/* Bit: 'STORM_B' */
48851 +/* Description: 'Storm Enable for Broadcast Packets' */
48852 +#define TANTOS_3G_SCR0_STORM_B_OFFSET                     0xF0
48853 +#define TANTOS_3G_SCR0_STORM_B_SHIFT                      15
48854 +#define TANTOS_3G_SCR0_STORM_B_SIZE                       1
48855 +/* Bit: 'STORM_M' */
48856 +/* Description: 'Storm Enable for Multicast Packets' */
48857 +#define TANTOS_3G_SCR0_STORM_M_OFFSET                     0xF0
48858 +#define TANTOS_3G_SCR0_STORM_M_SHIFT                      14
48859 +#define TANTOS_3G_SCR0_STORM_M_SIZE                       1
48860 +/* Bit: 'STORM_U' */
48861 +/* Description: 'Storm Enable for Un-learned Unicast Packets' */
48862 +#define TANTOS_3G_SCR0_STORM_U_OFFSET                     0xF0
48863 +#define TANTOS_3G_SCR0_STORM_U_SHIFT                      13
48864 +#define TANTOS_3G_SCR0_STORM_U_SIZE                       1
48865 +/* Bit: 'STORM_100_TH' */
48866 +/* Description: '100M Threshold' */
48867 +#define TANTOS_3G_SCR0_STORM_100_TH_OFFSET                0xF0
48868 +#define TANTOS_3G_SCR0_STORM_100_TH_SHIFT                 0
48869 +#define TANTOS_3G_SCR0_STORM_100_TH_SIZE                  13
48870 +/* -------------------------------------------------------------------------- */
48871 +/* Register: 'Storm Control Register 1' */
48872 +/* Bit: 'STORM_10_TH' */
48873 +/* Description: '10M Threshold' */
48874 +#define TANTOS_3G_SCR1_STORM_10_TH_OFFSET                 0xF1
48875 +#define TANTOS_3G_SCR1_STORM_10_TH_SHIFT                  0
48876 +#define TANTOS_3G_SCR1_STORM_10_TH_SIZE                   13
48877 +/* -------------------------------------------------------------------------- */
48878 +/* Register: 'Management Clock Select Register' */
48879 +/* Bit: 'MCS' */
48880 +/* Description: 'Management Clock Select' */
48881 +#define TANTOS_3G_MCSR_MCS_OFFSET                         0xF2
48882 +#define TANTOS_3G_MCSR_MCS_SHIFT                          0
48883 +#define TANTOS_3G_MCSR_MCS_SIZE                           8
48884 +/* -------------------------------------------------------------------------- */
48885 +/* Register: 'RGMII/GMII Port Control Register' */
48886 +/* Bit: 'P6SPD' */
48887 +/* Description: 'Port 6 Speed' */
48888 +#define TANTOS_3G_RGMIICR_P6SPD_OFFSET                    0xF5
48889 +#define TANTOS_3G_RGMIICR_P6SPD_SHIFT                     10
48890 +#define TANTOS_3G_RGMIICR_P6SPD_SIZE                      2
48891 +/* Bit: 'P6DUP' */
48892 +/* Description: 'Port 6 Duplex mode' */
48893 +#define TANTOS_3G_RGMIICR_P6DUP_OFFSET                    0xF5
48894 +#define TANTOS_3G_RGMIICR_P6DUP_SHIFT                     9
48895 +#define TANTOS_3G_RGMIICR_P6DUP_SIZE                      1
48896 +/* Bit: 'P6FCE' */
48897 +/* Description: 'Port 6 Flow Control Enable' */
48898 +#define TANTOS_3G_RGMIICR_P6FCE_OFFSET                    0xF5
48899 +#define TANTOS_3G_RGMIICR_P6FCE_SHIFT                     8
48900 +#define TANTOS_3G_RGMIICR_P6FCE_SIZE                      1
48901 +/* Bit: 'P5SPD' */
48902 +/* Description: 'Port 5 Speed' */
48903 +#define TANTOS_3G_RGMIICR_P5SPD_OFFSET                    0xF5
48904 +#define TANTOS_3G_RGMIICR_P5SPD_SHIFT                     6
48905 +#define TANTOS_3G_RGMIICR_P5SPD_SIZE                      2
48906 +/* Bit: 'P5DUP' */
48907 +/* Description: 'Port 5 Duplex mode' */
48908 +#define TANTOS_3G_RGMIICR_P5DUP_OFFSET                    0xF5
48909 +#define TANTOS_3G_RGMIICR_P5DUP_SHIFT                     5
48910 +#define TANTOS_3G_RGMIICR_P5DUP_SIZE                      1
48911 +/* Bit: 'P5FCE' */
48912 +/* Description: 'Port 5 Flow Control Enable' */
48913 +#define TANTOS_3G_RGMIICR_P5FCE_OFFSET                    0xF5
48914 +#define TANTOS_3G_RGMIICR_P5FCE_SHIFT                     4
48915 +#define TANTOS_3G_RGMIICR_P5FCE_SIZE                      1
48916 +/* Bit: 'P4SPD' */
48917 +/* Description: 'Port 4 Speed' */
48918 +#define TANTOS_3G_RGMIICR_P4SPD_OFFSET                    0xF5
48919 +#define TANTOS_3G_RGMIICR_P4SPD_SHIFT                     2
48920 +#define TANTOS_3G_RGMIICR_P4SPD_SIZE                      2
48921 +/* Bit: 'P4DUP' */
48922 +/* Description: 'Port 4 Duplex mode' */
48923 +#define TANTOS_3G_RGMIICR_P4DUP_OFFSET                    0xF5
48924 +#define TANTOS_3G_RGMIICR_P4DUP_SHIFT                     1
48925 +#define TANTOS_3G_RGMIICR_P4DUP_SIZE                      1
48926 +/* Bit: 'P4FCE' */
48927 +/* Description: 'Port 4 Flow Control Enable' */
48928 +#define TANTOS_3G_RGMIICR_P4FCE_OFFSET                    0xF5
48929 +#define TANTOS_3G_RGMIICR_P4FCE_SHIFT                     0
48930 +#define TANTOS_3G_RGMIICR_P4FCE_SIZE                      1
48931 +/* -------------------------------------------------------------------------- */
48932 +/* Register: 'Hardware IGMP Option Register' */
48933 +/* Bit: 'TIMERC' */
48934 +/* Description: 'Timer configuration for IGMP' */
48935 +#define TANTOS_3G_HIOR_TIMERC_OFFSET                      0xF6
48936 +#define TANTOS_3G_HIOR_TIMERC_SHIFT                       9
48937 +#define TANTOS_3G_HIOR_TIMERC_SIZE                        1
48938 +/* Bit: 'HISE' */
48939 +/* Description: 'Hardware IGMP Snooping Enable' */
48940 +#define TANTOS_3G_HIOR_HISE_OFFSET                        0xF6
48941 +#define TANTOS_3G_HIOR_HISE_SHIFT                         8
48942 +#define TANTOS_3G_HIOR_HISE_SIZE                          1
48943 +/* Bit: 'HISFL' */
48944 +/* Description: 'Hardware IGMP Snooping fast Leave option' */
48945 +#define TANTOS_3G_HIOR_HISFL_OFFSET                       0xF6
48946 +#define TANTOS_3G_HIOR_HISFL_SHIFT                        7
48947 +#define TANTOS_3G_HIOR_HISFL_SIZE                         1
48948 +/* Bit: 'IGMPV3E' */
48949 +/* Description: 'IGMPv3 enable' */
48950 +#define TANTOS_3G_HIOR_IGMPV3E_OFFSET                     0xF6
48951 +#define TANTOS_3G_HIOR_IGMPV3E_SHIFT                      6
48952 +#define TANTOS_3G_HIOR_IGMPV3E_SIZE                       1
48953 +/* Bit: 'SARE' */
48954 +/* Description: 'SA Replacement Enable' */
48955 +#define TANTOS_3G_HIOR_SARE_OFFSET                        0xF6
48956 +#define TANTOS_3G_HIOR_SARE_SHIFT                         5
48957 +#define TANTOS_3G_HIOR_SARE_SIZE                          1
48958 +/* Bit: 'PPPoEHR' */
48959 +/* Description: 'PPPoE header remove for IGMP data stream enable' */
48960 +#define TANTOS_3G_HIOR_PPPOEHR_OFFSET                     0xF6
48961 +#define TANTOS_3G_HIOR_PPPOEHR_SHIFT                      4
48962 +#define TANTOS_3G_HIOR_PPPOEHR_SIZE                       1
48963 +/* Bit: 'B33' */
48964 +/* Description: 'Broadcast 33.33.0.0.0.x disable' */
48965 +#define TANTOS_3G_HIOR_B33_OFFSET                         0xF6
48966 +#define TANTOS_3G_HIOR_B33_SHIFT                          3
48967 +#define TANTOS_3G_HIOR_B33_SIZE                           1
48968 +/* Bit: 'B01' */
48969 +/* Description: 'Broadcast 01.0.5E.0.0.x disable' */
48970 +#define TANTOS_3G_HIOR_B01_OFFSET                         0xF6
48971 +#define TANTOS_3G_HIOR_B01_SHIFT                          2
48972 +#define TANTOS_3G_HIOR_B01_SIZE                           1
48973 +/* Bit: 'B224' */
48974 +/* Description: 'Broadcast 224.0.0.x disable' */
48975 +#define TANTOS_3G_HIOR_B224_OFFSET                        0xF6
48976 +#define TANTOS_3G_HIOR_B224_SHIFT                         1
48977 +#define TANTOS_3G_HIOR_B224_SIZE                          1
48978 +/* Bit: 'DAIPS' */
48979 +/* Description: 'DA or IP for Search group ID' */
48980 +#define TANTOS_3G_HIOR_DAIPS_OFFSET                       0xF6
48981 +#define TANTOS_3G_HIOR_DAIPS_SHIFT                        0
48982 +#define TANTOS_3G_HIOR_DAIPS_SIZE                         1
48983 +/* -------------------------------------------------------------------------- */
48984 +/* Register: 'PPPoE Session ID Register' */
48985 +/* Bit: 'PPPoESID' */
48986 +/* Description: 'PPPoE Session ID' */
48987 +#define TANTOS_3G_PSIDR_PPPOESID_OFFSET                   0xF7
48988 +#define TANTOS_3G_PSIDR_PPPOESID_SHIFT                    0
48989 +#define TANTOS_3G_PSIDR_PPPOESID_SIZE                     16
48990 +/* -------------------------------------------------------------------------- */
48991 +/* Register: 'Chip Identifier 0' */
48992 +/* Bit: 'BOND' */
48993 +/* Description: 'Bonding Option' */
48994 +#define TANTOS_3G_CI0_BOND_OFFSET                         0x100
48995 +#define TANTOS_3G_CI0_BOND_SHIFT                          4
48996 +#define TANTOS_3G_CI0_BOND_SIZE                           1
48997 +/* Bit: 'VN' */
48998 +/* Description: 'Version Number' */
48999 +#define TANTOS_3G_CI0_VN_OFFSET                           0x100
49000 +#define TANTOS_3G_CI0_VN_SHIFT                            0
49001 +#define TANTOS_3G_CI0_VN_SIZE                             4
49002 +/* -------------------------------------------------------------------------- */
49003 +/* Register: 'Chip Identifier 1' */
49004 +/* Bit: 'PC' */
49005 +/* Description: 'Product Code' */
49006 +#define TANTOS_3G_CI1_PC_OFFSET                           0x101
49007 +#define TANTOS_3G_CI1_PC_SHIFT                            0
49008 +#define TANTOS_3G_CI1_PC_SIZE                             16
49009 +/* -------------------------------------------------------------------------- */
49010 +/* Register: 'Global Status and Hardware Setting Register' */
49011 +/* Bit: 'LTBR' */
49012 +/* Description: 'Learning Table Bist Result' */
49013 +#define TANTOS_3G_GSHS_LTBR_OFFSET                        0x102
49014 +#define TANTOS_3G_GSHS_LTBR_SHIFT                         11
49015 +#define TANTOS_3G_GSHS_LTBR_SIZE                          1
49016 +/* Bit: 'LLTBR' */
49017 +/* Description: 'Linklist Table Bist Result' */
49018 +#define TANTOS_3G_GSHS_LLTBR_OFFSET                       0x102
49019 +#define TANTOS_3G_GSHS_LLTBR_SHIFT                        10
49020 +#define TANTOS_3G_GSHS_LLTBR_SIZE                         1
49021 +/* Bit: 'CTBR' */
49022 +/* Description: 'Control Table Bist Result' */
49023 +#define TANTOS_3G_GSHS_CTBR_OFFSET                        0x102
49024 +#define TANTOS_3G_GSHS_CTBR_SHIFT                         9
49025 +#define TANTOS_3G_GSHS_CTBR_SIZE                          1
49026 +/* Bit: 'HISTBR' */
49027 +/* Description: 'Hardware IGMP Source List Table Bist Result' */
49028 +#define TANTOS_3G_GSHS_HISTBR_OFFSET                      0x102
49029 +#define TANTOS_3G_GSHS_HISTBR_SHIFT                       8
49030 +#define TANTOS_3G_GSHS_HISTBR_SIZE                        1
49031 +/* Bit: 'HIGTBR' */
49032 +/* Description: 'Hardware IGMP Group Table Bist Result' */
49033 +#define TANTOS_3G_GSHS_HIGTBR_OFFSET                      0x102
49034 +#define TANTOS_3G_GSHS_HIGTBR_SHIFT                       7
49035 +#define TANTOS_3G_GSHS_HIGTBR_SIZE                        1
49036 +/* Bit: 'DBBR' */
49037 +/* Description: 'Data Buffer Bist Result' */
49038 +#define TANTOS_3G_GSHS_DBBR_OFFSET                        0x102
49039 +#define TANTOS_3G_GSHS_DBBR_SHIFT                         6
49040 +#define TANTOS_3G_GSHS_DBBR_SIZE                          1
49041 +/* Bit: 'P6M' */
49042 +/* Description: 'P6 Mode' */
49043 +#define TANTOS_3G_GSHS_P6M_OFFSET                         0x102
49044 +#define TANTOS_3G_GSHS_P6M_SHIFT                          4
49045 +#define TANTOS_3G_GSHS_P6M_SIZE                           2
49046 +/* Bit: 'P5M' */
49047 +/* Description: 'P5 Mode' */
49048 +#define TANTOS_3G_GSHS_P5M_OFFSET                         0x102
49049 +#define TANTOS_3G_GSHS_P5M_SHIFT                          2
49050 +#define TANTOS_3G_GSHS_P5M_SIZE                           2
49051 +/* Bit: 'P4M' */
49052 +/* Description: 'P4 Mode' */
49053 +#define TANTOS_3G_GSHS_P4M_OFFSET                         0x102
49054 +#define TANTOS_3G_GSHS_P4M_SHIFT                          0
49055 +#define TANTOS_3G_GSHS_P4M_SIZE                           2
49056 +/* -------------------------------------------------------------------------- */
49057 +/* Register: 'Address Table Control 0 Register' */
49058 +/* Bit: 'ADDR15_0' */
49059 +/* Description: 'Address [15:0]' */
49060 +#define TANTOS_3G_ATC0_ADDR15_0_OFFSET                    0x104
49061 +#define TANTOS_3G_ATC0_ADDR15_0_SHIFT                     0
49062 +#define TANTOS_3G_ATC0_ADDR15_0_SIZE                      16
49063 +/* -------------------------------------------------------------------------- */
49064 +/* Register: 'Address Table Control 1 Register' */
49065 +/* Bit: 'ADDR31_16' */
49066 +/* Description: 'Address [31:16]' */
49067 +#define TANTOS_3G_ATC1_ADDR31_16_OFFSET                   0x105
49068 +#define TANTOS_3G_ATC1_ADDR31_16_SHIFT                    0
49069 +#define TANTOS_3G_ATC1_ADDR31_16_SIZE                     16
49070 +/* -------------------------------------------------------------------------- */
49071 +/* Register: 'Address Table Control 2 Register' */
49072 +/* Bit: 'ADDR47_32' */
49073 +/* Description: 'Address [47:32]' */
49074 +#define TANTOS_3G_ATC2_ADDR47_32_OFFSET                   0x106
49075 +#define TANTOS_3G_ATC2_ADDR47_32_SHIFT                    0
49076 +#define TANTOS_3G_ATC2_ADDR47_32_SIZE                     16
49077 +/* -------------------------------------------------------------------------- */
49078 +/* Register: 'Address Table Control 3 Register' */
49079 +/* Bit: 'PMAP' */
49080 +/* Description: 'Port Map' */
49081 +#define TANTOS_3G_ATC3_PMAP_OFFSET                        0x107
49082 +#define TANTOS_3G_ATC3_PMAP_SHIFT                         4
49083 +#define TANTOS_3G_ATC3_PMAP_SIZE                          7
49084 +/* Bit: 'FID' */
49085 +/* Description: 'FID group' */
49086 +#define TANTOS_3G_ATC3_FID_OFFSET                         0x107
49087 +#define TANTOS_3G_ATC3_FID_SHIFT                          0
49088 +#define TANTOS_3G_ATC3_FID_SIZE                           2
49089 +/* -------------------------------------------------------------------------- */
49090 +/* Register: 'Address Table Control 4 Register' */
49091 +/* Bit: 'INFOT' */
49092 +/* Description: 'Info Type: Static address' */
49093 +#define TANTOS_3G_ATC4_INFOT_OFFSET                       0x108
49094 +#define TANTOS_3G_ATC4_INFOT_SHIFT                        12
49095 +#define TANTOS_3G_ATC4_INFOT_SIZE                         1
49096 +/* Bit: 'ITAT' */
49097 +/* Description: 'Info_Ctrl/Age Timer' */
49098 +#define TANTOS_3G_ATC4_ITAT_OFFSET                        0x108
49099 +#define TANTOS_3G_ATC4_ITAT_SHIFT                         0
49100 +#define TANTOS_3G_ATC4_ITAT_SIZE                          11
49101 +/* -------------------------------------------------------------------------- */
49102 +/* Register: 'Address Table Control 5 Register' */
49103 +/* Bit: 'FCE' */
49104 +/* Description: 'Find within the current entry' */
49105 +#define TANTOS_3G_ATC5_FCE_OFFSET                         0x109
49106 +#define TANTOS_3G_ATC5_FCE_SHIFT                          7
49107 +#define TANTOS_3G_ATC5_FCE_SIZE                           1
49108 +/* Bit: 'CMD' */
49109 +/* Description: 'Command' */
49110 +#define TANTOS_3G_ATC5_CMD_OFFSET                         0x109
49111 +#define TANTOS_3G_ATC5_CMD_SHIFT                          4
49112 +#define TANTOS_3G_ATC5_CMD_SIZE                           3
49113 +/* Bit: 'AC' */
49114 +/* Description: 'Access Control' */
49115 +#define TANTOS_3G_ATC5_AC_OFFSET                          0x109
49116 +#define TANTOS_3G_ATC5_AC_SHIFT                           0
49117 +#define TANTOS_3G_ATC5_AC_SIZE                            4
49118 +/* -------------------------------------------------------------------------- */
49119 +/* Register: 'Address Table Status 0 Register' */
49120 +/* Bit: 'ADDRS15_0' */
49121 +/* Description: 'Address [15:0]' */
49122 +#define TANTOS_3G_ATS0_ADDRS15_0_OFFSET                   0x10A
49123 +#define TANTOS_3G_ATS0_ADDRS15_0_SHIFT                    0
49124 +#define TANTOS_3G_ATS0_ADDRS15_0_SIZE                     16
49125 +/* -------------------------------------------------------------------------- */
49126 +/* Register: 'Address Table Status 1 Register' */
49127 +/* Bit: 'ADDRS31_16' */
49128 +/* Description: 'Address [31:16]' */
49129 +#define TANTOS_3G_ATS1_ADDRS31_16_OFFSET                  0x10B
49130 +#define TANTOS_3G_ATS1_ADDRS31_16_SHIFT                   0
49131 +#define TANTOS_3G_ATS1_ADDRS31_16_SIZE                    16
49132 +/* -------------------------------------------------------------------------- */
49133 +/* Register: 'Address Table Status 2 Register' */
49134 +/* Bit: 'ADDRS47_32' */
49135 +/* Description: 'Address [47:32]' */
49136 +#define TANTOS_3G_ATS2_ADDRS47_32_OFFSET                  0x10C
49137 +#define TANTOS_3G_ATS2_ADDRS47_32_SHIFT                   0
49138 +#define TANTOS_3G_ATS2_ADDRS47_32_SIZE                    16
49139 +/* -------------------------------------------------------------------------- */
49140 +/* Register: 'Address Table Status 3 Register' */
49141 +/* Bit: 'PMAPS' */
49142 +/* Description: 'Port Map' */
49143 +#define TANTOS_3G_ATS3_PMAPS_OFFSET                       0x10D
49144 +#define TANTOS_3G_ATS3_PMAPS_SHIFT                        4
49145 +#define TANTOS_3G_ATS3_PMAPS_SIZE                         7
49146 +/* Bit: 'FIDS' */
49147 +/* Description: 'FID group' */
49148 +#define TANTOS_3G_ATS3_FIDS_OFFSET                        0x10D
49149 +#define TANTOS_3G_ATS3_FIDS_SHIFT                         0
49150 +#define TANTOS_3G_ATS3_FIDS_SIZE                          2
49151 +/* -------------------------------------------------------------------------- */
49152 +/* Register: 'Address Table Status 4 Register' */
49153 +/* Bit: 'BAD' */
49154 +/* Description: 'Bad Status' */
49155 +#define TANTOS_3G_ATS4_BAD_OFFSET                         0x10E
49156 +#define TANTOS_3G_ATS4_BAD_SHIFT                          14
49157 +#define TANTOS_3G_ATS4_BAD_SIZE                           1
49158 +/* Bit: 'OCP' */
49159 +/* Description: 'Occupy' */
49160 +#define TANTOS_3G_ATS4_OCP_OFFSET                         0x10E
49161 +#define TANTOS_3G_ATS4_OCP_SHIFT                          13
49162 +#define TANTOS_3G_ATS4_OCP_SIZE                           1
49163 +/* Bit: 'INFOTS' */
49164 +/* Description: 'Info Type: Static address' */
49165 +#define TANTOS_3G_ATS4_INFOTS_OFFSET                      0x10E
49166 +#define TANTOS_3G_ATS4_INFOTS_SHIFT                       12
49167 +#define TANTOS_3G_ATS4_INFOTS_SIZE                        1
49168 +/* Bit: 'ITATS' */
49169 +/* Description: 'Info_Ctrl/Age Timer Status' */
49170 +#define TANTOS_3G_ATS4_ITATS_OFFSET                       0x10E
49171 +#define TANTOS_3G_ATS4_ITATS_SHIFT                        0
49172 +#define TANTOS_3G_ATS4_ITATS_SIZE                         11
49173 +/* -------------------------------------------------------------------------- */
49174 +/* Register: 'Address Table Status 5 Register' */
49175 +/* Bit: 'BUSY' */
49176 +/* Description: 'Busy' */
49177 +#define TANTOS_3G_ATS5_BUSY_OFFSET                        0x10F
49178 +#define TANTOS_3G_ATS5_BUSY_SHIFT                         15
49179 +#define TANTOS_3G_ATS5_BUSY_SIZE                          1
49180 +/* Bit: 'RSLT' */
49181 +/* Description: 'Result' */
49182 +#define TANTOS_3G_ATS5_RSLT_OFFSET                        0x10F
49183 +#define TANTOS_3G_ATS5_RSLT_SHIFT                         12
49184 +#define TANTOS_3G_ATS5_RSLT_SIZE                          3
49185 +/* Bit: 'FCE' */
49186 +/* Description: 'Find within the current entry' */
49187 +#define TANTOS_3G_ATS5_FCE_OFFSET                         0x10F
49188 +#define TANTOS_3G_ATS5_FCE_SHIFT                          7
49189 +#define TANTOS_3G_ATS5_FCE_SIZE                           1
49190 +/* Bit: 'CMD' */
49191 +/* Description: 'Command' */
49192 +#define TANTOS_3G_ATS5_CMD_OFFSET                         0x10F
49193 +#define TANTOS_3G_ATS5_CMD_SHIFT                          4
49194 +#define TANTOS_3G_ATS5_CMD_SIZE                           3
49195 +/* Bit: 'AC' */
49196 +/* Description: 'Access Control' */
49197 +#define TANTOS_3G_ATS5_AC_OFFSET                          0x10F
49198 +#define TANTOS_3G_ATS5_AC_SHIFT                           0
49199 +#define TANTOS_3G_ATS5_AC_SIZE                            4
49200 +/* -------------------------------------------------------------------------- */
49201 +/* Register: 'IGMP Table Control 0 Register' */
49202 +/* Bit: 'SIP15_0' */
49203 +/* Description: 'Source IP[15:0]' */
49204 +#define TANTOS_3G_IGMPTC0_SIP15_0_OFFSET                  0x110
49205 +#define TANTOS_3G_IGMPTC0_SIP15_0_SHIFT                   0
49206 +#define TANTOS_3G_IGMPTC0_SIP15_0_SIZE                    16
49207 +/* -------------------------------------------------------------------------- */
49208 +/* Register: 'IGMP Table Control 1 Register' */
49209 +/* Bit: 'SIP31_16' */
49210 +/* Description: 'Source IP[31:16]' */
49211 +#define TANTOS_3G_IGMPTC1_SIP31_16_OFFSET                 0x111
49212 +#define TANTOS_3G_IGMPTC1_SIP31_16_SHIFT                  0
49213 +#define TANTOS_3G_IGMPTC1_SIP31_16_SIZE                   16
49214 +/* -------------------------------------------------------------------------- */
49215 +/* Register: 'IGMP Table Control 2 Register' */
49216 +/* Bit: 'SIP47_32' */
49217 +/* Description: 'Source IP[47:32] for IPv6 MLD' */
49218 +#define TANTOS_3G_IGMPTC2_SIP47_32_OFFSET                 0x112
49219 +#define TANTOS_3G_IGMPTC2_SIP47_32_SHIFT                  0
49220 +#define TANTOS_3G_IGMPTC2_SIP47_32_SIZE                   16
49221 +/* -------------------------------------------------------------------------- */
49222 +/* Register: 'IGMP Table Control 3 Register' */
49223 +/* Bit: 'GID15_0' */
49224 +/* Description: 'Group ID [15:0]' */
49225 +#define TANTOS_3G_IGMPTC3_GID15_0_OFFSET                  0x113
49226 +#define TANTOS_3G_IGMPTC3_GID15_0_SHIFT                   0
49227 +#define TANTOS_3G_IGMPTC3_GID15_0_SIZE                    16
49228 +/* -------------------------------------------------------------------------- */
49229 +/* Register: 'IGMP Table Control 4 Register' */
49230 +/* Bit: 'GID31_16' */
49231 +/* Description: 'Group ID [31:16]. For IPv4 only [23:16] are used.' */
49232 +#define TANTOS_3G_IGMPTC4_GID31_16_OFFSET                 0x114
49233 +#define TANTOS_3G_IGMPTC4_GID31_16_SHIFT                  0
49234 +#define TANTOS_3G_IGMPTC4_GID31_16_SIZE                   16
49235 +/* -------------------------------------------------------------------------- */
49236 +/* Register: 'IGMP Table Control 5 Register' */
49237 +/* Bit: 'ICMD' */
49238 +/* Description: 'IGMP Command' */
49239 +#define TANTOS_3G_IGMPTC5_ICMD_OFFSET                     0x115
49240 +#define TANTOS_3G_IGMPTC5_ICMD_SHIFT                      8
49241 +#define TANTOS_3G_IGMPTC5_ICMD_SIZE                       3
49242 +/* Bit: 'INVC' */
49243 +/* Description: 'Invalid control' */
49244 +#define TANTOS_3G_IGMPTC5_INVC_OFFSET                     0x115
49245 +#define TANTOS_3G_IGMPTC5_INVC_SHIFT                      5
49246 +#define TANTOS_3G_IGMPTC5_INVC_SIZE                       1
49247 +/* Bit: 'FMODE' */
49248 +/* Description: 'Filter Mode' */
49249 +#define TANTOS_3G_IGMPTC5_FMODE_OFFSET                    0x115
49250 +#define TANTOS_3G_IGMPTC5_FMODE_SHIFT                     4
49251 +#define TANTOS_3G_IGMPTC5_FMODE_SIZE                      1
49252 +/* Bit: 'PORT' */
49253 +/* Description: 'Port number associated with this command' */
49254 +#define TANTOS_3G_IGMPTC5_PORT_OFFSET                     0x115
49255 +#define TANTOS_3G_IGMPTC5_PORT_SHIFT                      0
49256 +#define TANTOS_3G_IGMPTC5_PORT_SIZE                       3
49257 +/* -------------------------------------------------------------------------- */
49258 +/* Register: 'IGMP Table Status 0 Register' */
49259 +/* Bit: 'SIPGID0' */
49260 +/* Description: 'Source IP or Group ID bit [15:0]' */
49261 +#define TANTOS_3G_IGMPTS0_SIPGID0_OFFSET                  0x116
49262 +#define TANTOS_3G_IGMPTS0_SIPGID0_SHIFT                   0
49263 +#define TANTOS_3G_IGMPTS0_SIPGID0_SIZE                    16
49264 +/* -------------------------------------------------------------------------- */
49265 +/* Register: 'IGMP Table Status 1 Register' */
49266 +/* Bit: 'SIPGID1' */
49267 +/* Description: 'Source IP or Group ID bit [31:16]' */
49268 +#define TANTOS_3G_IGMPTS1_SIPGID1_OFFSET                  0x117
49269 +#define TANTOS_3G_IGMPTS1_SIPGID1_SHIFT                   0
49270 +#define TANTOS_3G_IGMPTS1_SIPGID1_SIZE                    16
49271 +/* -------------------------------------------------------------------------- */
49272 +/* Register: 'IGMP Table Status 2 Register' */
49273 +/* Bit: 'SIPGID2' */
49274 +/* Description: 'Source IP or Group ID bit [47:32]' */
49275 +#define TANTOS_3G_IGMPTS2_SIPGID2_OFFSET                  0x118
49276 +#define TANTOS_3G_IGMPTS2_SIPGID2_SHIFT                   0
49277 +#define TANTOS_3G_IGMPTS2_SIPGID2_SIZE                    16
49278 +/* -------------------------------------------------------------------------- */
49279 +/* Register: 'IGMP Table Status 3 Register' */
49280 +/* Bit: 'S3PMI' */
49281 +/* Description: 'Port Map Include/exclude Status' */
49282 +#define TANTOS_3G_IGMPTS3_S3PMI_OFFSET                    0x119
49283 +#define TANTOS_3G_IGMPTS3_S3PMI_SHIFT                     7
49284 +#define TANTOS_3G_IGMPTS3_S3PMI_SIZE                      7
49285 +/* Bit: 'S3PMV' */
49286 +/* Description: 'Port Map Valid Status' */
49287 +#define TANTOS_3G_IGMPTS3_S3PMV_OFFSET                    0x119
49288 +#define TANTOS_3G_IGMPTS3_S3PMV_SHIFT                     0
49289 +#define TANTOS_3G_IGMPTS3_S3PMV_SIZE                      7
49290 +/* -------------------------------------------------------------------------- */
49291 +/* Register: 'IGMP Table Status 4 Register' */
49292 +/* Bit: 'S4BUSY' */
49293 +/* Description: 'Busy' */
49294 +#define TANTOS_3G_IGMPTS4_S4BUSY_OFFSET                   0x11A
49295 +#define TANTOS_3G_IGMPTS4_S4BUSY_SHIFT                    3
49296 +#define TANTOS_3G_IGMPTS4_S4BUSY_SIZE                     1
49297 +/* Bit: 'S4R' */
49298 +/* Description: 'Result' */
49299 +#define TANTOS_3G_IGMPTS4_S4R_OFFSET                      0x11A
49300 +#define TANTOS_3G_IGMPTS4_S4R_SHIFT                       0
49301 +#define TANTOS_3G_IGMPTS4_S4R_SIZE                        3
49302 +/* -------------------------------------------------------------------------- */
49303 +/* Register: 'RMON Counter Control Register' */
49304 +/* Bit: 'BAS' */
49305 +/* Description: 'Busy/Access Start' */
49306 +#define TANTOS_3G_RCC_BAS_OFFSET                          0x11B
49307 +#define TANTOS_3G_RCC_BAS_SHIFT                           11
49308 +#define TANTOS_3G_RCC_BAS_SIZE                            1
49309 +/* Bit: 'CAC' */
49310 +/* Description: 'Command for access counter' */
49311 +#define TANTOS_3G_RCC_CAC_OFFSET                          0x11B
49312 +#define TANTOS_3G_RCC_CAC_SHIFT                           9
49313 +#define TANTOS_3G_RCC_CAC_SIZE                            2
49314 +/* Bit: 'PORTC' */
49315 +/* Description: 'Port' */
49316 +#define TANTOS_3G_RCC_PORTC_OFFSET                        0x11B
49317 +#define TANTOS_3G_RCC_PORTC_SHIFT                         6
49318 +#define TANTOS_3G_RCC_PORTC_SIZE                          3
49319 +/* Bit: 'OFFSET' */
49320 +/* Description: 'Counter Offset' */
49321 +#define TANTOS_3G_RCC_OFFSET_OFFSET                       0x11B
49322 +#define TANTOS_3G_RCC_OFFSET_SHIFT                        0
49323 +#define TANTOS_3G_RCC_OFFSET_SIZE                         6
49324 +/* -------------------------------------------------------------------------- */
49325 +/* Register: 'RMON Counter Status Low Register' */
49326 +/* Bit: 'COUNTER' */
49327 +/* Description: 'Counter [15:0] or Counter[47:32] for byte count' */
49328 +#define TANTOS_3G_RCSL_COUNTER_OFFSET                     0x11C
49329 +#define TANTOS_3G_RCSL_COUNTER_SHIFT                      0
49330 +#define TANTOS_3G_RCSL_COUNTER_SIZE                       16
49331 +/* -------------------------------------------------------------------------- */
49332 +/* Register: 'RMON Counter Status High Register' */
49333 +/* Bit: 'COUNTER' */
49334 +/* Description: 'Counter [31:16] or Counter[63:48] for byte count' */
49335 +#define TANTOS_3G_RCSH_COUNTER_OFFSET                     0x11D
49336 +#define TANTOS_3G_RCSH_COUNTER_SHIFT                      0
49337 +#define TANTOS_3G_RCSH_COUNTER_SIZE                       16
49338 +/* -------------------------------------------------------------------------- */
49339 +/* Register: 'MII Indirect Access Control' */
49340 +/* Bit: 'MBUSY' */
49341 +/* Description: 'Busy state' */
49342 +#define TANTOS_3G_MIIAC_MBUSY_OFFSET                      0x120
49343 +#define TANTOS_3G_MIIAC_MBUSY_SHIFT                       15
49344 +#define TANTOS_3G_MIIAC_MBUSY_SIZE                        1
49345 +/* Bit: 'OP' */
49346 +/* Description: 'Operation Code' */
49347 +#define TANTOS_3G_MIIAC_OP_OFFSET                         0x120
49348 +#define TANTOS_3G_MIIAC_OP_SHIFT                          10
49349 +#define TANTOS_3G_MIIAC_OP_SIZE                           2
49350 +/* Bit: 'PHYAD' */
49351 +/* Description: 'PHY Address' */
49352 +#define TANTOS_3G_MIIAC_PHYAD_OFFSET                      0x120
49353 +#define TANTOS_3G_MIIAC_PHYAD_SHIFT                       5
49354 +#define TANTOS_3G_MIIAC_PHYAD_SIZE                        5
49355 +/* Bit: 'REGAD' */
49356 +/* Description: 'Register Address' */
49357 +#define TANTOS_3G_MIIAC_REGAD_OFFSET                      0x120
49358 +#define TANTOS_3G_MIIAC_REGAD_SHIFT                       0
49359 +#define TANTOS_3G_MIIAC_REGAD_SIZE                        5
49360 +/* -------------------------------------------------------------------------- */
49361 +/* Register: 'MII Indirect Write Data' */
49362 +/* Bit: 'WD' */
49363 +/* Description: 'The Write Data to the MII register' */
49364 +#define TANTOS_3G_MIIWD_WD_OFFSET                         0x121
49365 +#define TANTOS_3G_MIIWD_WD_SHIFT                          0
49366 +#define TANTOS_3G_MIIWD_WD_SIZE                           16
49367 +/* -------------------------------------------------------------------------- */
49368 +/* Register: 'MII Indirect Read Data' */
49369 +/* Bit: 'RD' */
49370 +/* Description: 'The Read Data' */
49371 +#define TANTOS_3G_MIIRD_RD_OFFSET                         0x122
49372 +#define TANTOS_3G_MIIRD_RD_SHIFT                          0
49373 +#define TANTOS_3G_MIIRD_RD_SIZE                           16
49374 +/* -------------------------------------------------------------------------- */
49375 +#endif /* #ifndef _TANTOS3G_H */
49376 diff --git a/include/switch_api/VR9_switch.h b/include/switch_api/VR9_switch.h
49377 new file mode 100644
49378 index 0000000..f0dd37a
49379 --- /dev/null
49380 +++ b/include/switch_api/VR9_switch.h
49381 @@ -0,0 +1,2637 @@
49382 +/******************************************************************************
49383 +
49384 +                               Copyright (c) 2011
49385 +                            Lantiq Deutschland GmbH
49386 +                     Am Campeon 3; 85579 Neubiberg, Germany
49387 +
49388 +  For licensing information, see the file 'LICENSE' in the root folder of
49389 +  this software module.
49390 +
49391 +******************************************************************************/
49392 +#ifndef _VR9_SWITCH_H
49393 +#define _VR9_SWITCH_H
49394 +/* -------------------------------------------------------------------------- */
49395 +/* Register: 'Ethernet Switch ResetControl Register' */
49396 +/* Bit: 'R1' */
49397 +/* Description: 'GSWIP Software Reset' */
49398 +#define VR9_ETHSW_SWRES_R1_OFFSET                         0x000
49399 +#define VR9_ETHSW_SWRES_R1_SHIFT                          1
49400 +#define VR9_ETHSW_SWRES_R1_SIZE                           1
49401 +/* Bit: 'R0' */
49402 +/* Description: 'GSWIP Hardware Reset' */
49403 +#define VR9_ETHSW_SWRES_R0_OFFSET                         0x000
49404 +#define VR9_ETHSW_SWRES_R0_SHIFT                          0
49405 +#define VR9_ETHSW_SWRES_R0_SIZE                           1
49406 +/* -------------------------------------------------------------------------- */
49407 +/* Register: 'Ethernet Switch Clock ControlRegister ' */
49408 +/* Bit: 'CORACT_OVR' */
49409 +/* Description: 'Core Active Override' */
49410 +#define VR9_ETHSW_CLK_CORACT_OVR_OFFSET                   0x001
49411 +#define VR9_ETHSW_CLK_CORACT_OVR_SHIFT                    1
49412 +#define VR9_ETHSW_CLK_CORACT_OVR_SIZE                     1
49413 +/* Bit: 'LNKDWN_OVR' */
49414 +/* Description: 'Link Down Override' */
49415 +#define VR9_ETHSW_CLK_LNKDWN_OVR_OFFSET                   0x001
49416 +#define VR9_ETHSW_CLK_LNKDWN_OVR_SHIFT                    0
49417 +#define VR9_ETHSW_CLK_LNKDWN_OVR_SIZE                     1
49418 +/* -------------------------------------------------------------------------- */
49419 +/* Register: 'Ethernet Switch SharedSegment Buffer Mode Register' */
49420 +/* Bit: 'ADDE' */
49421 +/* Description: 'Memory Address' */
49422 +#define VR9_ETHSW_SSB_MODE_ADDE_OFFSET                    0x003
49423 +#define VR9_ETHSW_SSB_MODE_ADDE_SHIFT                     2
49424 +#define VR9_ETHSW_SSB_MODE_ADDE_SIZE                      4
49425 +/* Bit: 'MODE' */
49426 +/* Description: 'Memory Access Mode' */
49427 +#define VR9_ETHSW_SSB_MODE_MODE_OFFSET                    0x003
49428 +#define VR9_ETHSW_SSB_MODE_MODE_SHIFT                     0
49429 +#define VR9_ETHSW_SSB_MODE_MODE_SIZE                      2
49430 +/* -------------------------------------------------------------------------- */
49431 +/* Register: 'Ethernet Switch SharedSegment Buffer Address Register' */
49432 +/* Bit: 'ADDE' */
49433 +/* Description: 'Memory Address' */
49434 +#define VR9_ETHSW_SSB_ADDR_ADDE_OFFSET                    0x004
49435 +#define VR9_ETHSW_SSB_ADDR_ADDE_SHIFT                     0
49436 +#define VR9_ETHSW_SSB_ADDR_ADDE_SIZE                      16
49437 +/* -------------------------------------------------------------------------- */
49438 +/* Register: 'Ethernet Switch SharedSegment Buffer Data Register' */
49439 +/* Bit: 'DATA' */
49440 +/* Description: 'Data Value' */
49441 +#define VR9_ETHSW_SSB_DATA_DATA_OFFSET                    0x005
49442 +#define VR9_ETHSW_SSB_DATA_DATA_SHIFT                     0
49443 +#define VR9_ETHSW_SSB_DATA_DATA_SIZE                      16
49444 +/* -------------------------------------------------------------------------- */
49445 +/* Register: 'Ethernet Switch CapabilityRegister 0' */
49446 +/* Bit: 'SPEED' */
49447 +/* Description: 'Clock frequency' */
49448 +#define VR9_ETHSW_CAP_0_SPEED_OFFSET                      0x006
49449 +#define VR9_ETHSW_CAP_0_SPEED_SHIFT                       0
49450 +#define VR9_ETHSW_CAP_0_SPEED_SIZE                        16
49451 +/* -------------------------------------------------------------------------- */
49452 +/* Register: 'Ethernet Switch CapabilityRegister 1' */
49453 +/* Bit: 'GMAC' */
49454 +/* Description: 'MAC operation mode' */
49455 +#define VR9_ETHSW_CAP_1_GMAC_OFFSET                       0x007
49456 +#define VR9_ETHSW_CAP_1_GMAC_SHIFT                        15
49457 +#define VR9_ETHSW_CAP_1_GMAC_SIZE                         1
49458 +/* Bit: 'QUEUE' */
49459 +/* Description: 'Number of queues' */
49460 +#define VR9_ETHSW_CAP_1_QUEUE_OFFSET                      0x007
49461 +#define VR9_ETHSW_CAP_1_QUEUE_SHIFT                       8
49462 +#define VR9_ETHSW_CAP_1_QUEUE_SIZE                        7
49463 +/* Bit: 'VPORTS' */
49464 +/* Description: 'Number of virtual ports' */
49465 +#define VR9_ETHSW_CAP_1_VPORTS_OFFSET                     0x007
49466 +#define VR9_ETHSW_CAP_1_VPORTS_SHIFT                      4
49467 +#define VR9_ETHSW_CAP_1_VPORTS_SIZE                       4
49468 +/* Bit: 'PPORTS' */
49469 +/* Description: 'Number of physical ports' */
49470 +#define VR9_ETHSW_CAP_1_PPORTS_OFFSET                     0x007
49471 +#define VR9_ETHSW_CAP_1_PPORTS_SHIFT                      0
49472 +#define VR9_ETHSW_CAP_1_PPORTS_SIZE                       4
49473 +/* -------------------------------------------------------------------------- */
49474 +/* Register: 'Ethernet Switch CapabilityRegister 2' */
49475 +/* Bit: 'PACKETS' */
49476 +/* Description: 'Number of packets' */
49477 +#define VR9_ETHSW_CAP_2_PACKETS_OFFSET                    0x008
49478 +#define VR9_ETHSW_CAP_2_PACKETS_SHIFT                     0
49479 +#define VR9_ETHSW_CAP_2_PACKETS_SIZE                      11
49480 +/* -------------------------------------------------------------------------- */
49481 +/* Register: 'Ethernet Switch CapabilityRegister 3' */
49482 +/* Bit: 'METERS' */
49483 +/* Description: 'Number of traffic meters' */
49484 +#define VR9_ETHSW_CAP_3_METERS_OFFSET                     0x009
49485 +#define VR9_ETHSW_CAP_3_METERS_SHIFT                      8
49486 +#define VR9_ETHSW_CAP_3_METERS_SIZE                       8
49487 +/* Bit: 'SHAPERS' */
49488 +/* Description: 'Number of traffic shapers' */
49489 +#define VR9_ETHSW_CAP_3_SHAPERS_OFFSET                    0x009
49490 +#define VR9_ETHSW_CAP_3_SHAPERS_SHIFT                     0
49491 +#define VR9_ETHSW_CAP_3_SHAPERS_SIZE                      8
49492 +/* -------------------------------------------------------------------------- */
49493 +/* Register: 'Ethernet Switch CapabilityRegister 4' */
49494 +/* Bit: 'PPPOE' */
49495 +/* Description: 'PPPoE table size' */
49496 +#define VR9_ETHSW_CAP_4_PPPOE_OFFSET                      0x00A
49497 +#define VR9_ETHSW_CAP_4_PPPOE_SHIFT                       8
49498 +#define VR9_ETHSW_CAP_4_PPPOE_SIZE                        8
49499 +/* Bit: 'VLAN' */
49500 +/* Description: 'Active VLAN table size' */
49501 +#define VR9_ETHSW_CAP_4_VLAN_OFFSET                       0x00A
49502 +#define VR9_ETHSW_CAP_4_VLAN_SHIFT                        0
49503 +#define VR9_ETHSW_CAP_4_VLAN_SIZE                         8
49504 +/* -------------------------------------------------------------------------- */
49505 +/* Register: 'Ethernet Switch CapabilityRegister 5' */
49506 +/* Bit: 'IPPLEN' */
49507 +/* Description: 'IP packet length table size' */
49508 +#define VR9_ETHSW_CAP_5_IPPLEN_OFFSET                     0x00B
49509 +#define VR9_ETHSW_CAP_5_IPPLEN_SHIFT                      8
49510 +#define VR9_ETHSW_CAP_5_IPPLEN_SIZE                       8
49511 +/* Bit: 'PROT' */
49512 +/* Description: 'Protocol table size' */
49513 +#define VR9_ETHSW_CAP_5_PROT_OFFSET                       0x00B
49514 +#define VR9_ETHSW_CAP_5_PROT_SHIFT                        0
49515 +#define VR9_ETHSW_CAP_5_PROT_SIZE                         8
49516 +/* -------------------------------------------------------------------------- */
49517 +/* Register: 'Ethernet Switch CapabilityRegister 6' */
49518 +/* Bit: 'MACDASA' */
49519 +/* Description: 'MAC DA/SA table size' */
49520 +#define VR9_ETHSW_CAP_6_MACDASA_OFFSET                    0x00C
49521 +#define VR9_ETHSW_CAP_6_MACDASA_SHIFT                     8
49522 +#define VR9_ETHSW_CAP_6_MACDASA_SIZE                      8
49523 +/* Bit: 'APPL' */
49524 +/* Description: 'Application table size' */
49525 +#define VR9_ETHSW_CAP_6_APPL_OFFSET                       0x00C
49526 +#define VR9_ETHSW_CAP_6_APPL_SHIFT                        0
49527 +#define VR9_ETHSW_CAP_6_APPL_SIZE                         8
49528 +/* -------------------------------------------------------------------------- */
49529 +/* Register: 'Ethernet Switch CapabilityRegister 7' */
49530 +/* Bit: 'IPDASAM' */
49531 +/* Description: 'IP DA/SA MSB table size' */
49532 +#define VR9_ETHSW_CAP_7_IPDASAM_OFFSET                    0x00D
49533 +#define VR9_ETHSW_CAP_7_IPDASAM_SHIFT                     8
49534 +#define VR9_ETHSW_CAP_7_IPDASAM_SIZE                      8
49535 +/* Bit: 'IPDASAL' */
49536 +/* Description: 'IP DA/SA LSB table size' */
49537 +#define VR9_ETHSW_CAP_7_IPDASAL_OFFSET                    0x00D
49538 +#define VR9_ETHSW_CAP_7_IPDASAL_SHIFT                     0
49539 +#define VR9_ETHSW_CAP_7_IPDASAL_SIZE                      8
49540 +/* -------------------------------------------------------------------------- */
49541 +/* Register: 'Ethernet Switch CapabilityRegister 8' */
49542 +/* Bit: 'MCAST' */
49543 +/* Description: 'Multicast table size' */
49544 +#define VR9_ETHSW_CAP_8_MCAST_OFFSET                      0x00E
49545 +#define VR9_ETHSW_CAP_8_MCAST_SHIFT                       0
49546 +#define VR9_ETHSW_CAP_8_MCAST_SIZE                        8
49547 +/* -------------------------------------------------------------------------- */
49548 +/* Register: 'Ethernet Switch CapabilityRegister 9' */
49549 +/* Bit: 'FLAGG' */
49550 +/* Description: 'Flow Aggregation table size' */
49551 +#define VR9_ETHSW_CAP_9_FLAGG_OFFSET                      0x00F
49552 +#define VR9_ETHSW_CAP_9_FLAGG_SHIFT                       0
49553 +#define VR9_ETHSW_CAP_9_FLAGG_SIZE                        8
49554 +/* -------------------------------------------------------------------------- */
49555 +/* Register: 'Ethernet Switch CapabilityRegister 10' */
49556 +/* Bit: 'MACBT' */
49557 +/* Description: 'MAC bridging table size' */
49558 +#define VR9_ETHSW_CAP_10_MACBT_OFFSET                     0x010
49559 +#define VR9_ETHSW_CAP_10_MACBT_SHIFT                      0
49560 +#define VR9_ETHSW_CAP_10_MACBT_SIZE                       13
49561 +/* -------------------------------------------------------------------------- */
49562 +/* Register: 'Ethernet Switch CapabilityRegister 11' */
49563 +/* Bit: 'BSIZEL' */
49564 +/* Description: 'Packet buffer size (lower part, in byte)' */
49565 +#define VR9_ETHSW_CAP_11_BSIZEL_OFFSET                    0x011
49566 +#define VR9_ETHSW_CAP_11_BSIZEL_SHIFT                     0
49567 +#define VR9_ETHSW_CAP_11_BSIZEL_SIZE                      16
49568 +/* -------------------------------------------------------------------------- */
49569 +/* Register: 'Ethernet Switch CapabilityRegister 12' */
49570 +/* Bit: 'BSIZEH' */
49571 +/* Description: 'Packet buffer size (higher part, in byte)' */
49572 +#define VR9_ETHSW_CAP_12_BSIZEH_OFFSET                    0x012
49573 +#define VR9_ETHSW_CAP_12_BSIZEH_SHIFT                     0
49574 +#define VR9_ETHSW_CAP_12_BSIZEH_SIZE                      3
49575 +/* -------------------------------------------------------------------------- */
49576 +/* Register: 'Ethernet Switch VersionRegister' */
49577 +/* Bit: 'MOD_ID' */
49578 +/* Description: 'Module Identification' */
49579 +#define VR9_ETHSW_VERSION_MOD_ID_OFFSET                   0x013
49580 +#define VR9_ETHSW_VERSION_MOD_ID_SHIFT                    8
49581 +#define VR9_ETHSW_VERSION_MOD_ID_SIZE                     8
49582 +/* Bit: 'REV_ID' */
49583 +/* Description: 'Hardware Revision Identification' */
49584 +#define VR9_ETHSW_VERSION_REV_ID_OFFSET                   0x013
49585 +#define VR9_ETHSW_VERSION_REV_ID_SHIFT                    0
49586 +#define VR9_ETHSW_VERSION_REV_ID_SIZE                     8
49587 +/* -------------------------------------------------------------------------- */
49588 +/* Register: 'Interrupt Enable Register' */
49589 +/* Bit: 'FDMAIE' */
49590 +/* Description: 'Fetch DMA Interrupt Enable' */
49591 +#define VR9_ETHSW_IER_FDMAIE_OFFSET                       0x014
49592 +#define VR9_ETHSW_IER_FDMAIE_SHIFT                        4
49593 +#define VR9_ETHSW_IER_FDMAIE_SIZE                         1
49594 +/* Bit: 'SDMAIE' */
49595 +/* Description: 'Store DMA Interrupt Enable' */
49596 +#define VR9_ETHSW_IER_SDMAIE_OFFSET                       0x014
49597 +#define VR9_ETHSW_IER_SDMAIE_SHIFT                        3
49598 +#define VR9_ETHSW_IER_SDMAIE_SIZE                         1
49599 +/* Bit: 'MACIE' */
49600 +/* Description: 'Ethernet MAC Interrupt Enable' */
49601 +#define VR9_ETHSW_IER_MACIE_OFFSET                        0x014
49602 +#define VR9_ETHSW_IER_MACIE_SHIFT                         2
49603 +#define VR9_ETHSW_IER_MACIE_SIZE                          1
49604 +/* Bit: 'PCEIE' */
49605 +/* Description: 'Parser and Classification Engine Interrupt Enable' */
49606 +#define VR9_ETHSW_IER_PCEIE_OFFSET                        0x014
49607 +#define VR9_ETHSW_IER_PCEIE_SHIFT                         1
49608 +#define VR9_ETHSW_IER_PCEIE_SIZE                          1
49609 +/* Bit: 'BMIE' */
49610 +/* Description: 'Buffer Manager Interrupt Enable' */
49611 +#define VR9_ETHSW_IER_BMIE_OFFSET                         0x014
49612 +#define VR9_ETHSW_IER_BMIE_SHIFT                          0
49613 +#define VR9_ETHSW_IER_BMIE_SIZE                           1
49614 +/* -------------------------------------------------------------------------- */
49615 +/* Register: 'Interrupt Status Register' */
49616 +/* Bit: 'FDMAINT' */
49617 +/* Description: 'Fetch DMA Interrupt' */
49618 +#define VR9_ETHSW_ISR_FDMAINT_OFFSET                      0x015
49619 +#define VR9_ETHSW_ISR_FDMAINT_SHIFT                       4
49620 +#define VR9_ETHSW_ISR_FDMAINT_SIZE                        1
49621 +/* Bit: 'SDMAINT' */
49622 +/* Description: 'Store DMA Interrupt' */
49623 +#define VR9_ETHSW_ISR_SDMAINT_OFFSET                      0x015
49624 +#define VR9_ETHSW_ISR_SDMAINT_SHIFT                       3
49625 +#define VR9_ETHSW_ISR_SDMAINT_SIZE                        1
49626 +/* Bit: 'MACINT' */
49627 +/* Description: 'Ethernet MAC Interrupt' */
49628 +#define VR9_ETHSW_ISR_MACINT_OFFSET                       0x015
49629 +#define VR9_ETHSW_ISR_MACINT_SHIFT                        2
49630 +#define VR9_ETHSW_ISR_MACINT_SIZE                         1
49631 +/* Bit: 'PCEINT' */
49632 +/* Description: 'Parser and Classification Engine Interrupt' */
49633 +#define VR9_ETHSW_ISR_PCEINT_OFFSET                       0x015
49634 +#define VR9_ETHSW_ISR_PCEINT_SHIFT                        1
49635 +#define VR9_ETHSW_ISR_PCEINT_SIZE                         1
49636 +/* Bit: 'BMINT' */
49637 +/* Description: 'Buffer Manager Interrupt' */
49638 +#define VR9_ETHSW_ISR_BMINT_OFFSET                        0x015
49639 +#define VR9_ETHSW_ISR_BMINT_SHIFT                         0
49640 +#define VR9_ETHSW_ISR_BMINT_SIZE                          1
49641 +/* -------------------------------------------------------------------------- */
49642 +/* Register: 'RAM Value Register 3' */
49643 +/* Bit: 'VAL3' */
49644 +/* Description: 'Data value [15:0]' */
49645 +#define VR9_BM_RAM_VAL_3_VAL3_OFFSET                      0x040
49646 +#define VR9_BM_RAM_VAL_3_VAL3_SHIFT                       0
49647 +#define VR9_BM_RAM_VAL_3_VAL3_SIZE                        16
49648 +/* -------------------------------------------------------------------------- */
49649 +/* Register: 'RAM Value Register 2' */
49650 +/* Bit: 'VAL2' */
49651 +/* Description: 'Data value [15:0]' */
49652 +#define VR9_BM_RAM_VAL_2_VAL2_OFFSET                      0x041
49653 +#define VR9_BM_RAM_VAL_2_VAL2_SHIFT                       0
49654 +#define VR9_BM_RAM_VAL_2_VAL2_SIZE                        16
49655 +/* -------------------------------------------------------------------------- */
49656 +/* Register: 'RAM Value Register 1' */
49657 +/* Bit: 'VAL1' */
49658 +/* Description: 'Data value [15:0]' */
49659 +#define VR9_BM_RAM_VAL_1_VAL1_OFFSET                      0x042
49660 +#define VR9_BM_RAM_VAL_1_VAL1_SHIFT                       0
49661 +#define VR9_BM_RAM_VAL_1_VAL1_SIZE                        16
49662 +/* -------------------------------------------------------------------------- */
49663 +/* Register: 'RAM Value Register 0' */
49664 +/* Bit: 'VAL0' */
49665 +/* Description: 'Data value [15:0]' */
49666 +#define VR9_BM_RAM_VAL_0_VAL0_OFFSET                      0x043
49667 +#define VR9_BM_RAM_VAL_0_VAL0_SHIFT                       0
49668 +#define VR9_BM_RAM_VAL_0_VAL0_SIZE                        16
49669 +/* -------------------------------------------------------------------------- */
49670 +/* Register: 'RAM Address Register' */
49671 +/* Bit: 'ADDR' */
49672 +/* Description: 'RAM Address' */
49673 +#define VR9_BM_RAM_ADDR_ADDR_OFFSET                       0x044
49674 +#define VR9_BM_RAM_ADDR_ADDR_SHIFT                        0
49675 +#define VR9_BM_RAM_ADDR_ADDR_SIZE                         11
49676 +/* -------------------------------------------------------------------------- */
49677 +/* Register: 'RAM Access Control Register' */
49678 +/* Bit: 'BAS' */
49679 +/* Description: 'Access Busy/Access Start' */
49680 +#define VR9_BM_RAM_CTRL_BAS_OFFSET                        0x045
49681 +#define VR9_BM_RAM_CTRL_BAS_SHIFT                         15
49682 +#define VR9_BM_RAM_CTRL_BAS_SIZE                          1
49683 +/* Bit: 'OPMOD' */
49684 +/* Description: 'Lookup Table Access Operation Mode' */
49685 +#define VR9_BM_RAM_CTRL_OPMOD_OFFSET                      0x045
49686 +#define VR9_BM_RAM_CTRL_OPMOD_SHIFT                       5
49687 +#define VR9_BM_RAM_CTRL_OPMOD_SIZE                        1
49688 +/* Bit: 'ADDR' */
49689 +/* Description: 'Address for RAM selection' */
49690 +#define VR9_BM_RAM_CTRL_ADDR_OFFSET                       0x045
49691 +#define VR9_BM_RAM_CTRL_ADDR_SHIFT                        0
49692 +#define VR9_BM_RAM_CTRL_ADDR_SIZE                         5
49693 +/* -------------------------------------------------------------------------- */
49694 +/* Register: 'Free Segment Queue ManagerGlobal Control Register' */
49695 +/* Bit: 'SEGNUM' */
49696 +/* Description: 'Maximum Segment Number' */
49697 +#define VR9_BM_FSQM_GCTRL_SEGNUM_OFFSET                   0x046
49698 +#define VR9_BM_FSQM_GCTRL_SEGNUM_SHIFT                    0
49699 +#define VR9_BM_FSQM_GCTRL_SEGNUM_SIZE                     10
49700 +/* -------------------------------------------------------------------------- */
49701 +/* Register: 'Number of Consumed SegmentsRegister' */
49702 +/* Bit: 'FSEG' */
49703 +/* Description: 'Number of Consumed Segments' */
49704 +#define VR9_BM_CONS_SEG_FSEG_OFFSET                       0x047
49705 +#define VR9_BM_CONS_SEG_FSEG_SHIFT                        0
49706 +#define VR9_BM_CONS_SEG_FSEG_SIZE                         10
49707 +/* -------------------------------------------------------------------------- */
49708 +/* Register: 'Number of Consumed PacketPointers Register' */
49709 +/* Bit: 'FQP' */
49710 +/* Description: 'Number of Consumed Packet Pointers' */
49711 +#define VR9_BM_CONS_PKT_FQP_OFFSET                        0x048
49712 +#define VR9_BM_CONS_PKT_FQP_SHIFT                         0
49713 +#define VR9_BM_CONS_PKT_FQP_SIZE                          11
49714 +/* -------------------------------------------------------------------------- */
49715 +/* Register: 'Buffer Manager Global ControlRegister 0' */
49716 +/* Bit: 'BM_STA' */
49717 +/* Description: 'Buffer Manager Initialization Status Bit' */
49718 +#define VR9_BM_GCTRL_BM_STA_OFFSET                        0x049
49719 +#define VR9_BM_GCTRL_BM_STA_SHIFT                         13
49720 +#define VR9_BM_GCTRL_BM_STA_SIZE                          1
49721 +/* Bit: 'SAT' */
49722 +/* Description: 'RMON Counter Update Mode' */
49723 +#define VR9_BM_GCTRL_SAT_OFFSET                           0x049
49724 +#define VR9_BM_GCTRL_SAT_SHIFT                            12
49725 +#define VR9_BM_GCTRL_SAT_SIZE                             1
49726 +/* Bit: 'FR_RBC' */
49727 +/* Description: 'Freeze RMON RX Bad Byte 64 Bit Counter' */
49728 +#define VR9_BM_GCTRL_FR_RBC_OFFSET                        0x049
49729 +#define VR9_BM_GCTRL_FR_RBC_SHIFT                         11
49730 +#define VR9_BM_GCTRL_FR_RBC_SIZE                          1
49731 +/* Bit: 'FR_RGC' */
49732 +/* Description: 'Freeze RMON RX Good Byte 64 Bit Counter' */
49733 +#define VR9_BM_GCTRL_FR_RGC_OFFSET                        0x049
49734 +#define VR9_BM_GCTRL_FR_RGC_SHIFT                         10
49735 +#define VR9_BM_GCTRL_FR_RGC_SIZE                          1
49736 +/* Bit: 'FR_TGC' */
49737 +/* Description: 'Freeze RMON TX Good Byte 64 Bit Counter' */
49738 +#define VR9_BM_GCTRL_FR_TGC_OFFSET                        0x049
49739 +#define VR9_BM_GCTRL_FR_TGC_SHIFT                         9
49740 +#define VR9_BM_GCTRL_FR_TGC_SIZE                          1
49741 +/* Bit: 'I_FIN' */
49742 +/* Description: 'RAM initialization finished' */
49743 +#define VR9_BM_GCTRL_I_FIN_OFFSET                         0x049
49744 +#define VR9_BM_GCTRL_I_FIN_SHIFT                          8
49745 +#define VR9_BM_GCTRL_I_FIN_SIZE                           1
49746 +/* Bit: 'CX_INI' */
49747 +/* Description: 'PQM Context RAM initialization' */
49748 +#define VR9_BM_GCTRL_CX_INI_OFFSET                        0x049
49749 +#define VR9_BM_GCTRL_CX_INI_SHIFT                         7
49750 +#define VR9_BM_GCTRL_CX_INI_SIZE                          1
49751 +/* Bit: 'FP_INI' */
49752 +/* Description: 'FPQM RAM initialization' */
49753 +#define VR9_BM_GCTRL_FP_INI_OFFSET                        0x049
49754 +#define VR9_BM_GCTRL_FP_INI_SHIFT                         6
49755 +#define VR9_BM_GCTRL_FP_INI_SIZE                          1
49756 +/* Bit: 'FS_INI' */
49757 +/* Description: 'FSQM RAM initialization' */
49758 +#define VR9_BM_GCTRL_FS_INI_OFFSET                        0x049
49759 +#define VR9_BM_GCTRL_FS_INI_SHIFT                         5
49760 +#define VR9_BM_GCTRL_FS_INI_SIZE                          1
49761 +/* Bit: 'R_SRES' */
49762 +/* Description: 'Software Reset for RMON' */
49763 +#define VR9_BM_GCTRL_R_SRES_OFFSET                        0x049
49764 +#define VR9_BM_GCTRL_R_SRES_SHIFT                         4
49765 +#define VR9_BM_GCTRL_R_SRES_SIZE                          1
49766 +/* Bit: 'S_SRES' */
49767 +/* Description: 'Software Reset for Scheduler' */
49768 +#define VR9_BM_GCTRL_S_SRES_OFFSET                        0x049
49769 +#define VR9_BM_GCTRL_S_SRES_SHIFT                         3
49770 +#define VR9_BM_GCTRL_S_SRES_SIZE                          1
49771 +/* Bit: 'A_SRES' */
49772 +/* Description: 'Software Reset for AVG' */
49773 +#define VR9_BM_GCTRL_A_SRES_OFFSET                        0x049
49774 +#define VR9_BM_GCTRL_A_SRES_SHIFT                         2
49775 +#define VR9_BM_GCTRL_A_SRES_SIZE                          1
49776 +/* Bit: 'P_SRES' */
49777 +/* Description: 'Software Reset for PQM' */
49778 +#define VR9_BM_GCTRL_P_SRES_OFFSET                        0x049
49779 +#define VR9_BM_GCTRL_P_SRES_SHIFT                         1
49780 +#define VR9_BM_GCTRL_P_SRES_SIZE                          1
49781 +/* Bit: 'F_SRES' */
49782 +/* Description: 'Software Reset for FSQM' */
49783 +#define VR9_BM_GCTRL_F_SRES_OFFSET                        0x049
49784 +#define VR9_BM_GCTRL_F_SRES_SHIFT                         0
49785 +#define VR9_BM_GCTRL_F_SRES_SIZE                          1
49786 +/* -------------------------------------------------------------------------- */
49787 +/* Register: 'Queue Manager GlobalControl Register 0' */
49788 +/* Bit: 'GL_MOD' */
49789 +/* Description: 'WRED Mode Signal' */
49790 +#define VR9_BM_QUEUE_GCTRL_GL_MOD_OFFSET                  0x04A
49791 +#define VR9_BM_QUEUE_GCTRL_GL_MOD_SHIFT                   10
49792 +#define VR9_BM_QUEUE_GCTRL_GL_MOD_SIZE                    1
49793 +/* Bit: 'AQUI' */
49794 +/* Description: 'Average Queue Update Interval' */
49795 +#define VR9_BM_QUEUE_GCTRL_AQUI_OFFSET                    0x04A
49796 +#define VR9_BM_QUEUE_GCTRL_AQUI_SHIFT                     7
49797 +#define VR9_BM_QUEUE_GCTRL_AQUI_SIZE                      3
49798 +/* Bit: 'AQWF' */
49799 +/* Description: 'Average Queue Weight Factor' */
49800 +#define VR9_BM_QUEUE_GCTRL_AQWF_OFFSET                    0x04A
49801 +#define VR9_BM_QUEUE_GCTRL_AQWF_SHIFT                     3
49802 +#define VR9_BM_QUEUE_GCTRL_AQWF_SIZE                      4
49803 +/* Bit: 'QAVGEN' */
49804 +/* Description: 'Queue Average Calculation Enable' */
49805 +#define VR9_BM_QUEUE_GCTRL_QAVGEN_OFFSET                  0x04A
49806 +#define VR9_BM_QUEUE_GCTRL_QAVGEN_SHIFT                   2
49807 +#define VR9_BM_QUEUE_GCTRL_QAVGEN_SIZE                    1
49808 +/* Bit: 'DPROB' */
49809 +/* Description: 'Drop Probability Profile' */
49810 +#define VR9_BM_QUEUE_GCTRL_DPROB_OFFSET                   0x04A
49811 +#define VR9_BM_QUEUE_GCTRL_DPROB_SHIFT                    0
49812 +#define VR9_BM_QUEUE_GCTRL_DPROB_SIZE                     2
49813 +/* -------------------------------------------------------------------------- */
49814 +/* Register: 'WRED Red Threshold Register0' */
49815 +/* Bit: 'MINTH' */
49816 +/* Description: 'Minimum Threshold' */
49817 +#define VR9_BM_WRED_RTH_0_MINTH_OFFSET                    0x04B
49818 +#define VR9_BM_WRED_RTH_0_MINTH_SHIFT                     0
49819 +#define VR9_BM_WRED_RTH_0_MINTH_SIZE                      10
49820 +/* -------------------------------------------------------------------------- */
49821 +/* Register: 'WRED Red Threshold Register1' */
49822 +/* Bit: 'MAXTH' */
49823 +/* Description: 'Maximum Threshold' */
49824 +#define VR9_BM_WRED_RTH_1_MAXTH_OFFSET                    0x04C
49825 +#define VR9_BM_WRED_RTH_1_MAXTH_SHIFT                     0
49826 +#define VR9_BM_WRED_RTH_1_MAXTH_SIZE                      10
49827 +/* -------------------------------------------------------------------------- */
49828 +/* Register: 'WRED Yellow ThresholdRegister 0' */
49829 +/* Bit: 'MINTH' */
49830 +/* Description: 'Minimum Threshold' */
49831 +#define VR9_BM_WRED_YTH_0_MINTH_OFFSET                    0x04D
49832 +#define VR9_BM_WRED_YTH_0_MINTH_SHIFT                     0
49833 +#define VR9_BM_WRED_YTH_0_MINTH_SIZE                      10
49834 +/* -------------------------------------------------------------------------- */
49835 +/* Register: 'WRED Yellow ThresholdRegister 1' */
49836 +/* Bit: 'MAXTH' */
49837 +/* Description: 'Maximum Threshold' */
49838 +#define VR9_BM_WRED_YTH_1_MAXTH_OFFSET                    0x04E
49839 +#define VR9_BM_WRED_YTH_1_MAXTH_SHIFT                     0
49840 +#define VR9_BM_WRED_YTH_1_MAXTH_SIZE                      10
49841 +/* -------------------------------------------------------------------------- */
49842 +/* Register: 'WRED Green ThresholdRegister 0' */
49843 +/* Bit: 'MINTH' */
49844 +/* Description: 'Minimum Threshold' */
49845 +#define VR9_BM_WRED_GTH_0_MINTH_OFFSET                    0x04F
49846 +#define VR9_BM_WRED_GTH_0_MINTH_SHIFT                     0
49847 +#define VR9_BM_WRED_GTH_0_MINTH_SIZE                      10
49848 +/* -------------------------------------------------------------------------- */
49849 +/* Register: 'WRED Green ThresholdRegister 1' */
49850 +/* Bit: 'MAXTH' */
49851 +/* Description: 'Maximum Threshold' */
49852 +#define VR9_BM_WRED_GTH_1_MAXTH_OFFSET                    0x050
49853 +#define VR9_BM_WRED_GTH_1_MAXTH_SHIFT                     0
49854 +#define VR9_BM_WRED_GTH_1_MAXTH_SIZE                      10
49855 +/* -------------------------------------------------------------------------- */
49856 +/* Register: 'Drop Threshold ConfigurationRegister 0' */
49857 +/* Bit: 'THR_FQ' */
49858 +/* Description: 'Threshold for frames marked red' */
49859 +#define VR9_BM_DROP_GTH_0_THR_FQ_OFFSET                   0x051
49860 +#define VR9_BM_DROP_GTH_0_THR_FQ_SHIFT                    0
49861 +#define VR9_BM_DROP_GTH_0_THR_FQ_SIZE                     11
49862 +/* -------------------------------------------------------------------------- */
49863 +/* Register: 'Drop Threshold ConfigurationRegister 1' */
49864 +/* Bit: 'THY_FQ' */
49865 +/* Description: 'Threshold for frames marked yellow' */
49866 +#define VR9_BM_DROP_GTH_1_THY_FQ_OFFSET                   0x052
49867 +#define VR9_BM_DROP_GTH_1_THY_FQ_SHIFT                    0
49868 +#define VR9_BM_DROP_GTH_1_THY_FQ_SIZE                     11
49869 +/* -------------------------------------------------------------------------- */
49870 +/* Register: 'Drop Threshold ConfigurationRegister 2' */
49871 +/* Bit: 'THG_FQ' */
49872 +/* Description: 'Threshold for frames marked green' */
49873 +#define VR9_BM_DROP_GTH_2_THG_FQ_OFFSET                   0x053
49874 +#define VR9_BM_DROP_GTH_2_THG_FQ_SHIFT                    0
49875 +#define VR9_BM_DROP_GTH_2_THG_FQ_SIZE                     11
49876 +/* -------------------------------------------------------------------------- */
49877 +/* Register: 'Buffer Manager Global InterruptEnable Register' */
49878 +/* Bit: 'CNT4' */
49879 +/* Description: 'Counter Group 4 (RMON-CLASSIFICATION) Interrupt
49880 +Enable' */
49881 +#define VR9_BM_IER_CNT4_OFFSET                            0x054
49882 +#define VR9_BM_IER_CNT4_SHIFT                             7
49883 +#define VR9_BM_IER_CNT4_SIZE                              1
49884 +/* Bit: 'CNT3' */
49885 +/* Description: 'Counter Group 3 (RMON-PQM) Interrupt Enable' */
49886 +#define VR9_BM_IER_CNT3_OFFSET                            0x054
49887 +#define VR9_BM_IER_CNT3_SHIFT                             6
49888 +#define VR9_BM_IER_CNT3_SIZE                              1
49889 +/* Bit: 'CNT2' */
49890 +/* Description: 'Counter Group 2 (RMON-SCHEDULER) Interrupt Enable' */
49891 +#define VR9_BM_IER_CNT2_OFFSET                            0x054
49892 +#define VR9_BM_IER_CNT2_SHIFT                             5
49893 +#define VR9_BM_IER_CNT2_SIZE                              1
49894 +/* Bit: 'CNT1' */
49895 +/* Description: 'Counter Group 1 (RMON-QFETCH) Interrupt Enable' */
49896 +#define VR9_BM_IER_CNT1_OFFSET                            0x054
49897 +#define VR9_BM_IER_CNT1_SHIFT                             4
49898 +#define VR9_BM_IER_CNT1_SIZE                              1
49899 +/* Bit: 'CNT0' */
49900 +/* Description: 'Counter Group 0 (RMON-QSTOR) Interrupt Enable' */
49901 +#define VR9_BM_IER_CNT0_OFFSET                            0x054
49902 +#define VR9_BM_IER_CNT0_SHIFT                             3
49903 +#define VR9_BM_IER_CNT0_SIZE                              1
49904 +/* Bit: 'DEQ' */
49905 +/* Description: 'PQM dequeue Interrupt Enable' */
49906 +#define VR9_BM_IER_DEQ_OFFSET                             0x054
49907 +#define VR9_BM_IER_DEQ_SHIFT                              2
49908 +#define VR9_BM_IER_DEQ_SIZE                               1
49909 +/* Bit: 'ENQ' */
49910 +/* Description: 'PQM Enqueue Interrupt Enable' */
49911 +#define VR9_BM_IER_ENQ_OFFSET                             0x054
49912 +#define VR9_BM_IER_ENQ_SHIFT                              1
49913 +#define VR9_BM_IER_ENQ_SIZE                               1
49914 +/* Bit: 'FSQM' */
49915 +/* Description: 'Buffer Empty Interrupt Enable' */
49916 +#define VR9_BM_IER_FSQM_OFFSET                            0x054
49917 +#define VR9_BM_IER_FSQM_SHIFT                             0
49918 +#define VR9_BM_IER_FSQM_SIZE                              1
49919 +/* -------------------------------------------------------------------------- */
49920 +/* Register: 'Buffer Manager Global InterruptStatus Register' */
49921 +/* Bit: 'CNT4' */
49922 +/* Description: 'Counter Group 4 Interrupt' */
49923 +#define VR9_BM_ISR_CNT4_OFFSET                            0x055
49924 +#define VR9_BM_ISR_CNT4_SHIFT                             7
49925 +#define VR9_BM_ISR_CNT4_SIZE                              1
49926 +/* Bit: 'CNT3' */
49927 +/* Description: 'Counter Group 3 Interrupt' */
49928 +#define VR9_BM_ISR_CNT3_OFFSET                            0x055
49929 +#define VR9_BM_ISR_CNT3_SHIFT                             6
49930 +#define VR9_BM_ISR_CNT3_SIZE                              1
49931 +/* Bit: 'CNT2' */
49932 +/* Description: 'Counter Group 2 Interrupt' */
49933 +#define VR9_BM_ISR_CNT2_OFFSET                            0x055
49934 +#define VR9_BM_ISR_CNT2_SHIFT                             5
49935 +#define VR9_BM_ISR_CNT2_SIZE                              1
49936 +/* Bit: 'CNT1' */
49937 +/* Description: 'Counter Group 1 Interrupt' */
49938 +#define VR9_BM_ISR_CNT1_OFFSET                            0x055
49939 +#define VR9_BM_ISR_CNT1_SHIFT                             4
49940 +#define VR9_BM_ISR_CNT1_SIZE                              1
49941 +/* Bit: 'CNT0' */
49942 +/* Description: 'Counter Group 0 Interrupt' */
49943 +#define VR9_BM_ISR_CNT0_OFFSET                            0x055
49944 +#define VR9_BM_ISR_CNT0_SHIFT                             3
49945 +#define VR9_BM_ISR_CNT0_SIZE                              1
49946 +/* Bit: 'DEQ' */
49947 +/* Description: 'PQM dequeue Interrupt Enable' */
49948 +#define VR9_BM_ISR_DEQ_OFFSET                             0x055
49949 +#define VR9_BM_ISR_DEQ_SHIFT                              2
49950 +#define VR9_BM_ISR_DEQ_SIZE                               1
49951 +/* Bit: 'ENQ' */
49952 +/* Description: 'PQM Enqueue Interrupt' */
49953 +#define VR9_BM_ISR_ENQ_OFFSET                             0x055
49954 +#define VR9_BM_ISR_ENQ_SHIFT                              1
49955 +#define VR9_BM_ISR_ENQ_SIZE                               1
49956 +/* Bit: 'FSQM' */
49957 +/* Description: 'Buffer Empty Interrupt' */
49958 +#define VR9_BM_ISR_FSQM_OFFSET                            0x055
49959 +#define VR9_BM_ISR_FSQM_SHIFT                             0
49960 +#define VR9_BM_ISR_FSQM_SIZE                              1
49961 +/* -------------------------------------------------------------------------- */
49962 +/* Register: 'Buffer Manager RMON CounterInterrupt Select Register' */
49963 +/* Bit: 'PORT' */
49964 +/* Description: 'Port Number' */
49965 +#define VR9_BM_CISEL_PORT_OFFSET                          0x056
49966 +#define VR9_BM_CISEL_PORT_SHIFT                           0
49967 +#define VR9_BM_CISEL_PORT_SIZE                            4
49968 +/* -------------------------------------------------------------------------- */
49969 +/* Register: 'Debug Control Register' */
49970 +/* Bit: 'DBG_SEL' */
49971 +/* Description: 'Select Signal for Debug Multiplexer' */
49972 +#define VR9_BM_DEBUG_CTRL_DBG_SEL_OFFSET                  0x057
49973 +#define VR9_BM_DEBUG_CTRL_DBG_SEL_SHIFT                   0
49974 +#define VR9_BM_DEBUG_CTRL_DBG_SEL_SIZE                    8
49975 +/* -------------------------------------------------------------------------- */
49976 +/* Register: 'Debug Value Register' */
49977 +/* Bit: 'DBG_DAT' */
49978 +/* Description: 'Debug Data Value' */
49979 +#define VR9_BM_DEBUG_VAL_DBG_DAT_OFFSET                   0x058
49980 +#define VR9_BM_DEBUG_VAL_DBG_DAT_SHIFT                    0
49981 +#define VR9_BM_DEBUG_VAL_DBG_DAT_SIZE                     16
49982 +/* -------------------------------------------------------------------------- */
49983 +/* Register: 'Buffer Manager PortConfiguration Register' */
49984 +/* Bit: 'IGCNT' */
49985 +/* Description: 'Ingress Special Tag RMON count' */
49986 +#define VR9_BM_PCFG_IGCNT_OFFSET                          0x080
49987 +#define VR9_BM_PCFG_IGCNT_SHIFT                           1
49988 +#define VR9_BM_PCFG_IGCNT_SIZE                            1
49989 +/* Bit: 'CNTEN' */
49990 +/* Description: 'RMON Counter Enable' */
49991 +#define VR9_BM_PCFG_CNTEN_OFFSET                          0x080
49992 +#define VR9_BM_PCFG_CNTEN_SHIFT                           0
49993 +#define VR9_BM_PCFG_CNTEN_SIZE                            1
49994 +/* -------------------------------------------------------------------------- */
49995 +/* Register: 'Buffer ManagerRMON Control Register' */
49996 +/* Bit: 'RAM2_RES' */
49997 +/* Description: 'Software Reset for RMON RAM2' */
49998 +#define VR9_BM_RMON_CTRL_RAM2_RES_OFFSET                  0x081
49999 +#define VR9_BM_RMON_CTRL_RAM2_RES_SHIFT                   1
50000 +#define VR9_BM_RMON_CTRL_RAM2_RES_SIZE                    1
50001 +/* Bit: 'RAM1_RES' */
50002 +/* Description: 'Software Reset for RMON RAM1' */
50003 +#define VR9_BM_RMON_CTRL_RAM1_RES_OFFSET                  0x081
50004 +#define VR9_BM_RMON_CTRL_RAM1_RES_SHIFT                   0
50005 +#define VR9_BM_RMON_CTRL_RAM1_RES_SIZE                    1
50006 +/* -------------------------------------------------------------------------- */
50007 +/* Register: 'Packet Queue ManagerRate Shaper Assignment Register' */
50008 +/* Bit: 'EN2' */
50009 +/* Description: 'Rate Shaper 2 Enable' */
50010 +#define VR9_PQM_RS_EN2_OFFSET                             0x101
50011 +#define VR9_PQM_RS_EN2_SHIFT                              15
50012 +#define VR9_PQM_RS_EN2_SIZE                               1
50013 +/* Bit: 'RS2' */
50014 +/* Description: 'Rate Shaper 2' */
50015 +#define VR9_PQM_RS_RS2_OFFSET                             0x101
50016 +#define VR9_PQM_RS_RS2_SHIFT                              8
50017 +#define VR9_PQM_RS_RS2_SIZE                               4
50018 +/* Bit: 'EN1' */
50019 +/* Description: 'Rate Shaper 1 Enable' */
50020 +#define VR9_PQM_RS_EN1_OFFSET                             0x101
50021 +#define VR9_PQM_RS_EN1_SHIFT                              7
50022 +#define VR9_PQM_RS_EN1_SIZE                               1
50023 +/* Bit: 'RS1' */
50024 +/* Description: 'Rate Shaper 1' */
50025 +#define VR9_PQM_RS_RS1_OFFSET                             0x101
50026 +#define VR9_PQM_RS_RS1_SHIFT                              0
50027 +#define VR9_PQM_RS_RS1_SIZE                               4
50028 +/* -------------------------------------------------------------------------- */
50029 +/* Register: 'Rate Shaper ControlRegister' */
50030 +/* Bit: 'RSEN' */
50031 +/* Description: 'Rate Shaper Enable' */
50032 +#define VR9_RS_CTRL_RSEN_OFFSET                           0x140
50033 +#define VR9_RS_CTRL_RSEN_SHIFT                            0
50034 +#define VR9_RS_CTRL_RSEN_SIZE                             1
50035 +/* -------------------------------------------------------------------------- */
50036 +/* Register: 'Rate Shaper CommittedBurst Size Register' */
50037 +/* Bit: 'CBS' */
50038 +/* Description: 'Committed Burst Size' */
50039 +#define VR9_RS_CBS_CBS_OFFSET                             0x141
50040 +#define VR9_RS_CBS_CBS_SHIFT                              0
50041 +#define VR9_RS_CBS_CBS_SIZE                               10
50042 +/* -------------------------------------------------------------------------- */
50043 +/* Register: 'Rate Shaper InstantaneousBurst Size Register' */
50044 +/* Bit: 'IBS' */
50045 +/* Description: 'Instantaneous Burst Size' */
50046 +#define VR9_RS_IBS_IBS_OFFSET                             0x142
50047 +#define VR9_RS_IBS_IBS_SHIFT                              0
50048 +#define VR9_RS_IBS_IBS_SIZE                               2
50049 +/* -------------------------------------------------------------------------- */
50050 +/* Register: 'Rate Shaper RateExponent Register' */
50051 +/* Bit: 'EXP' */
50052 +/* Description: 'Exponent' */
50053 +#define VR9_RS_CIR_EXP_EXP_OFFSET                         0x143
50054 +#define VR9_RS_CIR_EXP_EXP_SHIFT                          0
50055 +#define VR9_RS_CIR_EXP_EXP_SIZE                           4
50056 +/* -------------------------------------------------------------------------- */
50057 +/* Register: 'Rate Shaper RateMantissa Register' */
50058 +/* Bit: 'MANT' */
50059 +/* Description: 'Mantissa' */
50060 +#define VR9_RS_CIR_MANT_MANT_OFFSET                       0x144
50061 +#define VR9_RS_CIR_MANT_MANT_SHIFT                        0
50062 +#define VR9_RS_CIR_MANT_MANT_SIZE                         10
50063 +/* -------------------------------------------------------------------------- */
50064 +/* Register: 'Table Key Data 15' */
50065 +/* Bit: 'KEY15' */
50066 +/* Description: 'Key Value[15:0]' */
50067 +#define VR9_PCE_TBL_KEY_15_KEY15_OFFSET                   0x438
50068 +#define VR9_PCE_TBL_KEY_15_KEY15_SHIFT                    0
50069 +#define VR9_PCE_TBL_KEY_15_KEY15_SIZE                     16
50070 +/* -------------------------------------------------------------------------- */
50071 +/* Register: 'Table Key Data 14' */
50072 +/* Bit: 'KEY14' */
50073 +/* Description: 'Key Value[15:0]' */
50074 +#define VR9_PCE_TBL_KEY_14_KEY14_OFFSET                   0x439
50075 +#define VR9_PCE_TBL_KEY_14_KEY14_SHIFT                    0
50076 +#define VR9_PCE_TBL_KEY_14_KEY14_SIZE                     16
50077 +/* -------------------------------------------------------------------------- */
50078 +/* Register: 'Table Key Data 13' */
50079 +/* Bit: 'KEY13' */
50080 +/* Description: 'Key Value[15:0]' */
50081 +#define VR9_PCE_TBL_KEY_13_KEY13_OFFSET                   0x43A
50082 +#define VR9_PCE_TBL_KEY_13_KEY13_SHIFT                    0
50083 +#define VR9_PCE_TBL_KEY_13_KEY13_SIZE                     16
50084 +/* -------------------------------------------------------------------------- */
50085 +/* Register: 'Table Key Data 12' */
50086 +/* Bit: 'KEY12' */
50087 +/* Description: 'Key Value[15:0]' */
50088 +#define VR9_PCE_TBL_KEY_12_KEY12_OFFSET                   0x43B
50089 +#define VR9_PCE_TBL_KEY_12_KEY12_SHIFT                    0
50090 +#define VR9_PCE_TBL_KEY_12_KEY12_SIZE                     16
50091 +/* -------------------------------------------------------------------------- */
50092 +/* Register: 'Table Key Data 11' */
50093 +/* Bit: 'KEY11' */
50094 +/* Description: 'Key Value[15:0]' */
50095 +#define VR9_PCE_TBL_KEY_11_KEY11_OFFSET                   0x43C
50096 +#define VR9_PCE_TBL_KEY_11_KEY11_SHIFT                    0
50097 +#define VR9_PCE_TBL_KEY_11_KEY11_SIZE                     16
50098 +/* -------------------------------------------------------------------------- */
50099 +/* Register: 'Table Key Data 10' */
50100 +/* Bit: 'KEY10' */
50101 +/* Description: 'Key Value[15:0]' */
50102 +#define VR9_PCE_TBL_KEY_10_KEY10_OFFSET                   0x43D
50103 +#define VR9_PCE_TBL_KEY_10_KEY10_SHIFT                    0
50104 +#define VR9_PCE_TBL_KEY_10_KEY10_SIZE                     16
50105 +/* -------------------------------------------------------------------------- */
50106 +/* Register: 'Table Key Data 9' */
50107 +/* Bit: 'KEY9' */
50108 +/* Description: 'Key Value[15:0]' */
50109 +#define VR9_PCE_TBL_KEY_9_KEY9_OFFSET                     0x43E
50110 +#define VR9_PCE_TBL_KEY_9_KEY9_SHIFT                      0
50111 +#define VR9_PCE_TBL_KEY_9_KEY9_SIZE                       16
50112 +/* -------------------------------------------------------------------------- */
50113 +/* Register: 'Table Key Data 8' */
50114 +/* Bit: 'KEY8' */
50115 +/* Description: 'Key Value[15:0]' */
50116 +#define VR9_PCE_TBL_KEY_8_KEY8_OFFSET                     0x43F
50117 +#define VR9_PCE_TBL_KEY_8_KEY8_SHIFT                      0
50118 +#define VR9_PCE_TBL_KEY_8_KEY8_SIZE                       16
50119 +/* -------------------------------------------------------------------------- */
50120 +/* Register: 'Table Key Data 7' */
50121 +/* Bit: 'KEY7' */
50122 +/* Description: 'Key Value[15:0]' */
50123 +#define VR9_PCE_TBL_KEY_7_KEY7_OFFSET                     0x440
50124 +#define VR9_PCE_TBL_KEY_7_KEY7_SHIFT                      0
50125 +#define VR9_PCE_TBL_KEY_7_KEY7_SIZE                       16
50126 +/* -------------------------------------------------------------------------- */
50127 +/* Register: 'Table Key Data 6' */
50128 +/* Bit: 'KEY6' */
50129 +/* Description: 'Key Value[15:0]' */
50130 +#define VR9_PCE_TBL_KEY_6_KEY6_OFFSET                     0x441
50131 +#define VR9_PCE_TBL_KEY_6_KEY6_SHIFT                      0
50132 +#define VR9_PCE_TBL_KEY_6_KEY6_SIZE                       16
50133 +/* -------------------------------------------------------------------------- */
50134 +/* Register: 'Table Key Data 5' */
50135 +/* Bit: 'KEY5' */
50136 +/* Description: 'Key Value[15:0]' */
50137 +#define VR9_PCE_TBL_KEY_5_KEY5_OFFSET                     0x442
50138 +#define VR9_PCE_TBL_KEY_5_KEY5_SHIFT                      0
50139 +#define VR9_PCE_TBL_KEY_5_KEY5_SIZE                       16
50140 +/* -------------------------------------------------------------------------- */
50141 +/* Register: 'Table Key Data 4' */
50142 +/* Bit: 'KEY4' */
50143 +/* Description: 'Key Value[15:0]' */
50144 +#define VR9_PCE_TBL_KEY_4_KEY4_OFFSET                     0x443
50145 +#define VR9_PCE_TBL_KEY_4_KEY4_SHIFT                      0
50146 +#define VR9_PCE_TBL_KEY_4_KEY4_SIZE                       16
50147 +/* -------------------------------------------------------------------------- */
50148 +/* Register: 'Table Key Data 3' */
50149 +/* Bit: 'KEY3' */
50150 +/* Description: 'Key Value[15:0]' */
50151 +#define VR9_PCE_TBL_KEY_3_KEY3_OFFSET                     0x444
50152 +#define VR9_PCE_TBL_KEY_3_KEY3_SHIFT                      0
50153 +#define VR9_PCE_TBL_KEY_3_KEY3_SIZE                       16
50154 +/* -------------------------------------------------------------------------- */
50155 +/* Register: 'Table Key Data 2' */
50156 +/* Bit: 'KEY2' */
50157 +/* Description: 'Key Value[15:0]' */
50158 +#define VR9_PCE_TBL_KEY_2_KEY2_OFFSET                     0x445
50159 +#define VR9_PCE_TBL_KEY_2_KEY2_SHIFT                      0
50160 +#define VR9_PCE_TBL_KEY_2_KEY2_SIZE                       16
50161 +/* -------------------------------------------------------------------------- */
50162 +/* Register: 'Table Key Data 1' */
50163 +/* Bit: 'KEY1' */
50164 +/* Description: 'Key Value[15:0]' */
50165 +#define VR9_PCE_TBL_KEY_1_KEY1_OFFSET                     0x446
50166 +#define VR9_PCE_TBL_KEY_1_KEY1_SHIFT                      0
50167 +#define VR9_PCE_TBL_KEY_1_KEY1_SIZE                       16
50168 +/* -------------------------------------------------------------------------- */
50169 +/* Register: 'Table Key Data 0' */
50170 +/* Bit: 'KEY0' */
50171 +/* Description: 'Key Value[15:0]' */
50172 +#define VR9_PCE_TBL_KEY_0_KEY0_OFFSET                     0x447
50173 +#define VR9_PCE_TBL_KEY_0_KEY0_SHIFT                      0
50174 +#define VR9_PCE_TBL_KEY_0_KEY0_SIZE                       16
50175 +/* -------------------------------------------------------------------------- */
50176 +/* Register: 'Table Mask Write Register0' */
50177 +/* Bit: 'MASK0' */
50178 +/* Description: 'Mask Pattern [15:0]' */
50179 +#define VR9_PCE_TBL_MASK_0_MASK0_OFFSET                   0x448
50180 +#define VR9_PCE_TBL_MASK_0_MASK0_SHIFT                    0
50181 +#define VR9_PCE_TBL_MASK_0_MASK0_SIZE                     16
50182 +/* -------------------------------------------------------------------------- */
50183 +/* Register: 'Table Value Register4' */
50184 +/* Bit: 'VAL4' */
50185 +/* Description: 'Data value [15:0]' */
50186 +#define VR9_PCE_TBL_VAL_4_VAL4_OFFSET                     0x449
50187 +#define VR9_PCE_TBL_VAL_4_VAL4_SHIFT                      0
50188 +#define VR9_PCE_TBL_VAL_4_VAL4_SIZE                       16
50189 +/* -------------------------------------------------------------------------- */
50190 +/* Register: 'Table Value Register3' */
50191 +/* Bit: 'VAL3' */
50192 +/* Description: 'Data value [15:0]' */
50193 +#define VR9_PCE_TBL_VAL_3_VAL3_OFFSET                     0x44A
50194 +#define VR9_PCE_TBL_VAL_3_VAL3_SHIFT                      0
50195 +#define VR9_PCE_TBL_VAL_3_VAL3_SIZE                       16
50196 +/* -------------------------------------------------------------------------- */
50197 +/* Register: 'Table Value Register2' */
50198 +/* Bit: 'VAL2' */
50199 +/* Description: 'Data value [15:0]' */
50200 +#define VR9_PCE_TBL_VAL_2_VAL2_OFFSET                     0x44B
50201 +#define VR9_PCE_TBL_VAL_2_VAL2_SHIFT                      0
50202 +#define VR9_PCE_TBL_VAL_2_VAL2_SIZE                       16
50203 +/* -------------------------------------------------------------------------- */
50204 +/* Register: 'Table Value Register1' */
50205 +/* Bit: 'VAL1' */
50206 +/* Description: 'Data value [15:0]' */
50207 +#define VR9_PCE_TBL_VAL_1_VAL1_OFFSET                     0x44C
50208 +#define VR9_PCE_TBL_VAL_1_VAL1_SHIFT                      0
50209 +#define VR9_PCE_TBL_VAL_1_VAL1_SIZE                       16
50210 +/* -------------------------------------------------------------------------- */
50211 +/* Register: 'Table Value Register0' */
50212 +/* Bit: 'VAL0' */
50213 +/* Description: 'Data value [15:0]' */
50214 +#define VR9_PCE_TBL_VAL_0_VAL0_OFFSET                     0x44D
50215 +#define VR9_PCE_TBL_VAL_0_VAL0_SHIFT                      0
50216 +#define VR9_PCE_TBL_VAL_0_VAL0_SIZE                       16
50217 +/* -------------------------------------------------------------------------- */
50218 +/* Register: 'Table Entry AddressRegister' */
50219 +/* Bit: 'ADDR' */
50220 +/* Description: 'Table Address' */
50221 +#define VR9_PCE_TBL_ADDR_ADDR_OFFSET                      0x44E
50222 +#define VR9_PCE_TBL_ADDR_ADDR_SHIFT                       0
50223 +#define VR9_PCE_TBL_ADDR_ADDR_SIZE                        11
50224 +/* -------------------------------------------------------------------------- */
50225 +/* Register: 'Table Access ControlRegister' */
50226 +/* Bit: 'BAS' */
50227 +/* Description: 'Access Busy/Access Start' */
50228 +#define VR9_PCE_TBL_CTRL_BAS_OFFSET                       0x44F
50229 +#define VR9_PCE_TBL_CTRL_BAS_SHIFT                        15
50230 +#define VR9_PCE_TBL_CTRL_BAS_SIZE                         1
50231 +/* Bit: 'TYPE' */
50232 +/* Description: 'Lookup Entry Type' */
50233 +#define VR9_PCE_TBL_CTRL_TYPE_OFFSET                      0x44F
50234 +#define VR9_PCE_TBL_CTRL_TYPE_SHIFT                       13
50235 +#define VR9_PCE_TBL_CTRL_TYPE_SIZE                        1
50236 +/* Bit: 'VLD' */
50237 +/* Description: 'Lookup Entry Valid' */
50238 +#define VR9_PCE_TBL_CTRL_VLD_OFFSET                       0x44F
50239 +#define VR9_PCE_TBL_CTRL_VLD_SHIFT                        12
50240 +#define VR9_PCE_TBL_CTRL_VLD_SIZE                         1
50241 +/* Bit: 'KEYFORM' */
50242 +/* Description: 'Key Format' */
50243 +#define VR9_PCE_TBL_CTRL_KEYFORM_OFFSET                   0x44F
50244 +#define VR9_PCE_TBL_CTRL_KEYFORM_SHIFT                    11
50245 +#define VR9_PCE_TBL_CTRL_KEYFORM_SIZE                     1
50246 +/* Bit: 'GMAP' */
50247 +/* Description: 'Group Map' */
50248 +#define VR9_PCE_TBL_CTRL_GMAP_OFFSET                      0x44F
50249 +#define VR9_PCE_TBL_CTRL_GMAP_SHIFT                       7
50250 +#define VR9_PCE_TBL_CTRL_GMAP_SIZE                        4
50251 +/* Bit: 'OPMOD' */
50252 +/* Description: 'Lookup Table Access Operation Mode' */
50253 +#define VR9_PCE_TBL_CTRL_OPMOD_OFFSET                     0x44F
50254 +#define VR9_PCE_TBL_CTRL_OPMOD_SHIFT                      5
50255 +#define VR9_PCE_TBL_CTRL_OPMOD_SIZE                       2
50256 +/* Bit: 'ADDR' */
50257 +/* Description: 'Lookup Table Address' */
50258 +#define VR9_PCE_TBL_CTRL_ADDR_OFFSET                      0x44F
50259 +#define VR9_PCE_TBL_CTRL_ADDR_SHIFT                       0
50260 +#define VR9_PCE_TBL_CTRL_ADDR_SIZE                        5
50261 +/* -------------------------------------------------------------------------- */
50262 +/* Register: 'Table General StatusRegister' */
50263 +/* Bit: 'TBUSY' */
50264 +/* Description: 'Table Access Busy' */
50265 +#define VR9_PCE_TBL_STAT_TBUSY_OFFSET                     0x450
50266 +#define VR9_PCE_TBL_STAT_TBUSY_SHIFT                      2
50267 +#define VR9_PCE_TBL_STAT_TBUSY_SIZE                       1
50268 +/* Bit: 'TEMPT' */
50269 +/* Description: 'Table Empty' */
50270 +#define VR9_PCE_TBL_STAT_TEMPT_OFFSET                     0x450
50271 +#define VR9_PCE_TBL_STAT_TEMPT_SHIFT                      1
50272 +#define VR9_PCE_TBL_STAT_TEMPT_SIZE                       1
50273 +/* Bit: 'TFUL' */
50274 +/* Description: 'Table Full' */
50275 +#define VR9_PCE_TBL_STAT_TFUL_OFFSET                      0x450
50276 +#define VR9_PCE_TBL_STAT_TFUL_SHIFT                       0
50277 +#define VR9_PCE_TBL_STAT_TFUL_SIZE                        1
50278 +/* -------------------------------------------------------------------------- */
50279 +/* Register: 'Aging Counter ConfigurationRegister 0' */
50280 +/* Bit: 'EXP' */
50281 +/* Description: 'Aging Counter Exponent Value ' */
50282 +#define VR9_PCE_AGE_0_EXP_OFFSET                          0x451
50283 +#define VR9_PCE_AGE_0_EXP_SHIFT                           0
50284 +#define VR9_PCE_AGE_0_EXP_SIZE                            4
50285 +/* -------------------------------------------------------------------------- */
50286 +/* Register: 'Aging Counter ConfigurationRegister 1' */
50287 +/* Bit: 'MANT' */
50288 +/* Description: 'Aging Counter Mantissa Value ' */
50289 +#define VR9_PCE_AGE_1_MANT_OFFSET                         0x452
50290 +#define VR9_PCE_AGE_1_MANT_SHIFT                          0
50291 +#define VR9_PCE_AGE_1_MANT_SIZE                           16
50292 +/* -------------------------------------------------------------------------- */
50293 +/* Register: 'Port Map Register 1' */
50294 +/* Bit: 'MPMAP' */
50295 +/* Description: 'Monitoring Port Map' */
50296 +#define VR9_PCE_PMAP_1_MPMAP_OFFSET                       0x453
50297 +#define VR9_PCE_PMAP_1_MPMAP_SHIFT                        0
50298 +#define VR9_PCE_PMAP_1_MPMAP_SIZE                         16
50299 +/* -------------------------------------------------------------------------- */
50300 +/* Register: 'Port Map Register 2' */
50301 +/* Bit: 'DMCPMAP' */
50302 +/* Description: 'Default Multicast Port Map' */
50303 +#define VR9_PCE_PMAP_2_DMCPMAP_OFFSET                     0x454
50304 +#define VR9_PCE_PMAP_2_DMCPMAP_SHIFT                      0
50305 +#define VR9_PCE_PMAP_2_DMCPMAP_SIZE                       16
50306 +/* -------------------------------------------------------------------------- */
50307 +/* Register: 'Port Map Register 3' */
50308 +/* Bit: 'UUCMAP' */
50309 +/* Description: 'Default Unknown Unicast Port Map' */
50310 +#define VR9_PCE_PMAP_3_UUCMAP_OFFSET                      0x455
50311 +#define VR9_PCE_PMAP_3_UUCMAP_SHIFT                       0
50312 +#define VR9_PCE_PMAP_3_UUCMAP_SIZE                        16
50313 +/* -------------------------------------------------------------------------- */
50314 +/* Register: 'PCE Global Control Register0' */
50315 +/* Bit: 'IGMP' */
50316 +/* Description: 'IGMP Mode Selection' */
50317 +#define VR9_PCE_GCTRL_0_IGMP_OFFSET                       0x456
50318 +#define VR9_PCE_GCTRL_0_IGMP_SHIFT                        15
50319 +#define VR9_PCE_GCTRL_0_IGMP_SIZE                         1
50320 +/* Bit: 'VLAN' */
50321 +/* Description: 'VLAN-aware Switching' */
50322 +#define VR9_PCE_GCTRL_0_VLAN_OFFSET                       0x456
50323 +#define VR9_PCE_GCTRL_0_VLAN_SHIFT                        14
50324 +#define VR9_PCE_GCTRL_0_VLAN_SIZE                         1
50325 +/* Bit: 'NOPM' */
50326 +/* Description: 'No Port Map Forwarding' */
50327 +#define VR9_PCE_GCTRL_0_NOPM_OFFSET                       0x456
50328 +#define VR9_PCE_GCTRL_0_NOPM_SHIFT                        13
50329 +#define VR9_PCE_GCTRL_0_NOPM_SIZE                         1
50330 +/* Bit: 'SCONUC' */
50331 +/* Description: 'Unknown Unicast Storm Control' */
50332 +#define VR9_PCE_GCTRL_0_SCONUC_OFFSET                     0x456
50333 +#define VR9_PCE_GCTRL_0_SCONUC_SHIFT                      12
50334 +#define VR9_PCE_GCTRL_0_SCONUC_SIZE                       1
50335 +/* Bit: 'SCONMC' */
50336 +/* Description: 'Multicast Storm Control' */
50337 +#define VR9_PCE_GCTRL_0_SCONMC_OFFSET                     0x456
50338 +#define VR9_PCE_GCTRL_0_SCONMC_SHIFT                      11
50339 +#define VR9_PCE_GCTRL_0_SCONMC_SIZE                       1
50340 +/* Bit: 'SCONBC' */
50341 +/* Description: 'Broadcast Storm Control' */
50342 +#define VR9_PCE_GCTRL_0_SCONBC_OFFSET                     0x456
50343 +#define VR9_PCE_GCTRL_0_SCONBC_SHIFT                      10
50344 +#define VR9_PCE_GCTRL_0_SCONBC_SIZE                       1
50345 +/* Bit: 'SCONMOD' */
50346 +/* Description: 'Storm Control Mode' */
50347 +#define VR9_PCE_GCTRL_0_SCONMOD_OFFSET                    0x456
50348 +#define VR9_PCE_GCTRL_0_SCONMOD_SHIFT                     8
50349 +#define VR9_PCE_GCTRL_0_SCONMOD_SIZE                      2
50350 +/* Bit: 'SCONMET' */
50351 +/* Description: 'Storm Control Metering Instance' */
50352 +#define VR9_PCE_GCTRL_0_SCONMET_OFFSET                    0x456
50353 +#define VR9_PCE_GCTRL_0_SCONMET_SHIFT                     4
50354 +#define VR9_PCE_GCTRL_0_SCONMET_SIZE                      4
50355 +/* Bit: 'MC_VALID' */
50356 +/* Description: 'Access Request' */
50357 +#define VR9_PCE_GCTRL_0_MC_VALID_OFFSET                   0x456
50358 +#define VR9_PCE_GCTRL_0_MC_VALID_SHIFT                    3
50359 +#define VR9_PCE_GCTRL_0_MC_VALID_SIZE                     1
50360 +/* Bit: 'PLCKMOD' */
50361 +/* Description: 'Port Lock Mode' */
50362 +#define VR9_PCE_GCTRL_0_PLCKMOD_OFFSET                    0x456
50363 +#define VR9_PCE_GCTRL_0_PLCKMOD_SHIFT                     2
50364 +#define VR9_PCE_GCTRL_0_PLCKMOD_SIZE                      1
50365 +/* Bit: 'PLIMMOD' */
50366 +/* Description: 'MAC Address Learning Limitation Mode' */
50367 +#define VR9_PCE_GCTRL_0_PLIMMOD_OFFSET                    0x456
50368 +#define VR9_PCE_GCTRL_0_PLIMMOD_SHIFT                     1
50369 +#define VR9_PCE_GCTRL_0_PLIMMOD_SIZE                      1
50370 +/* Bit: 'MTFL' */
50371 +/* Description: 'MAC Table Flushing' */
50372 +#define VR9_PCE_GCTRL_0_MTFL_OFFSET                       0x456
50373 +#define VR9_PCE_GCTRL_0_MTFL_SHIFT                        0
50374 +#define VR9_PCE_GCTRL_0_MTFL_SIZE                         1
50375 +/* -------------------------------------------------------------------------- */
50376 +/* Register: 'PCE Global Control Register1' */
50377 +/* Bit: 'PARSER_DBG' */
50378 +/* Description: 'Parser Debug Selection' */
50379 +#define VR9_PCE_GCTRL_1_PARSER_DBG_OFFSET                 0x457
50380 +#define VR9_PCE_GCTRL_1_PARSER_DBG_SHIFT                  14
50381 +#define VR9_PCE_GCTRL_1_PARSER_DBG_SIZE                   2
50382 +/* Bit: 'FLOWPTR_LIST_EN' */
50383 +/* Description: 'Flow Pointer List enable' */
50384 +#define VR9_PCE_GCTRL_1_FLOWPTR_LIST_EN_OFFSET            0x457
50385 +#define VR9_PCE_GCTRL_1_FLOWPTR_LIST_EN_SHIFT             4
50386 +#define VR9_PCE_GCTRL_1_FLOWPTR_LIST_EN_SIZE              1
50387 +/* Bit: 'MAC_GLOCKMOD' */
50388 +/* Description: 'MAC Address Table Lock forwarding mode' */
50389 +#define VR9_PCE_GCTRL_1_MAC_GLOCKMOD_OFFSET               0x457
50390 +#define VR9_PCE_GCTRL_1_MAC_GLOCKMOD_SHIFT                3
50391 +#define VR9_PCE_GCTRL_1_MAC_GLOCKMOD_SIZE                 1
50392 +/* Bit: 'MAC_GLOCK' */
50393 +/* Description: 'MAC Address Table Lock' */
50394 +#define VR9_PCE_GCTRL_1_MAC_GLOCK_OFFSET                  0x457
50395 +#define VR9_PCE_GCTRL_1_MAC_GLOCK_SHIFT                   2
50396 +#define VR9_PCE_GCTRL_1_MAC_GLOCK_SIZE                    1
50397 +/* Bit: 'PCE_DIS' */
50398 +/* Description: 'PCE Disable after currently processed packet' */
50399 +#define VR9_PCE_GCTRL_1_PCE_DIS_OFFSET                    0x457
50400 +#define VR9_PCE_GCTRL_1_PCE_DIS_SHIFT                     1
50401 +#define VR9_PCE_GCTRL_1_PCE_DIS_SIZE                      1
50402 +/* Bit: 'LRNMOD' */
50403 +/* Description: 'MAC Address Learning Mode' */
50404 +#define VR9_PCE_GCTRL_1_LRNMOD_OFFSET                     0x457
50405 +#define VR9_PCE_GCTRL_1_LRNMOD_SHIFT                      0
50406 +#define VR9_PCE_GCTRL_1_LRNMOD_SIZE                       1
50407 +/* -------------------------------------------------------------------------- */
50408 +/* Register: 'Three-color MarkerGlobal Control Register' */
50409 +/* Bit: 'DPRED' */
50410 +/* Description: 'Re-marking Drop Precedence Red Encoding' */
50411 +#define VR9_PCE_TCM_GLOB_CTRL_DPRED_OFFSET                0x458
50412 +#define VR9_PCE_TCM_GLOB_CTRL_DPRED_SHIFT                 6
50413 +#define VR9_PCE_TCM_GLOB_CTRL_DPRED_SIZE                  3
50414 +/* Bit: 'DPYEL' */
50415 +/* Description: 'Re-marking Drop Precedence Yellow Encoding' */
50416 +#define VR9_PCE_TCM_GLOB_CTRL_DPYEL_OFFSET                0x458
50417 +#define VR9_PCE_TCM_GLOB_CTRL_DPYEL_SHIFT                 3
50418 +#define VR9_PCE_TCM_GLOB_CTRL_DPYEL_SIZE                  3
50419 +/* Bit: 'DPGRN' */
50420 +/* Description: 'Re-marking Drop Precedence Green Encoding' */
50421 +#define VR9_PCE_TCM_GLOB_CTRL_DPGRN_OFFSET                0x458
50422 +#define VR9_PCE_TCM_GLOB_CTRL_DPGRN_SHIFT                 0
50423 +#define VR9_PCE_TCM_GLOB_CTRL_DPGRN_SIZE                  3
50424 +/* -------------------------------------------------------------------------- */
50425 +/* Register: 'IGMP Control Register' */
50426 +/* Bit: 'FAGEEN' */
50427 +/* Description: 'Force Aging of Table Entries Enable' */
50428 +#define VR9_PCE_IGMP_CTRL_FAGEEN_OFFSET                   0x459
50429 +#define VR9_PCE_IGMP_CTRL_FAGEEN_SHIFT                    15
50430 +#define VR9_PCE_IGMP_CTRL_FAGEEN_SIZE                     1
50431 +/* Bit: 'FLEAVE' */
50432 +/* Description: 'Fast Leave Enable' */
50433 +#define VR9_PCE_IGMP_CTRL_FLEAVE_OFFSET                   0x459
50434 +#define VR9_PCE_IGMP_CTRL_FLEAVE_SHIFT                    14
50435 +#define VR9_PCE_IGMP_CTRL_FLEAVE_SIZE                     1
50436 +/* Bit: 'DMRTEN' */
50437 +/* Description: 'Default Maximum Response Time Enable' */
50438 +#define VR9_PCE_IGMP_CTRL_DMRTEN_OFFSET                   0x459
50439 +#define VR9_PCE_IGMP_CTRL_DMRTEN_SHIFT                    13
50440 +#define VR9_PCE_IGMP_CTRL_DMRTEN_SIZE                     1
50441 +/* Bit: 'JASUP' */
50442 +/* Description: 'Join Aggregation Suppression Enable' */
50443 +#define VR9_PCE_IGMP_CTRL_JASUP_OFFSET                    0x459
50444 +#define VR9_PCE_IGMP_CTRL_JASUP_SHIFT                     12
50445 +#define VR9_PCE_IGMP_CTRL_JASUP_SIZE                      1
50446 +/* Bit: 'REPSUP' */
50447 +/* Description: 'Report Suppression Enable' */
50448 +#define VR9_PCE_IGMP_CTRL_REPSUP_OFFSET                   0x459
50449 +#define VR9_PCE_IGMP_CTRL_REPSUP_SHIFT                    11
50450 +#define VR9_PCE_IGMP_CTRL_REPSUP_SIZE                     1
50451 +/* Bit: 'SRPEN' */
50452 +/* Description: 'Snooping of Router Port Enable' */
50453 +#define VR9_PCE_IGMP_CTRL_SRPEN_OFFSET                    0x459
50454 +#define VR9_PCE_IGMP_CTRL_SRPEN_SHIFT                     10
50455 +#define VR9_PCE_IGMP_CTRL_SRPEN_SIZE                      1
50456 +/* Bit: 'ROB' */
50457 +/* Description: 'Robustness Variable' */
50458 +#define VR9_PCE_IGMP_CTRL_ROB_OFFSET                      0x459
50459 +#define VR9_PCE_IGMP_CTRL_ROB_SHIFT                       8
50460 +#define VR9_PCE_IGMP_CTRL_ROB_SIZE                        2
50461 +/* Bit: 'DMRT' */
50462 +/* Description: 'IGMP Default Maximum Response Time' */
50463 +#define VR9_PCE_IGMP_CTRL_DMRT_OFFSET                     0x459
50464 +#define VR9_PCE_IGMP_CTRL_DMRT_SHIFT                      0
50465 +#define VR9_PCE_IGMP_CTRL_DMRT_SIZE                       8
50466 +/* -------------------------------------------------------------------------- */
50467 +/* Register: 'IGMP Default RouterPort Map Register' */
50468 +/* Bit: 'DRPM' */
50469 +/* Description: 'IGMP Default Router Port Map' */
50470 +#define VR9_PCE_IGMP_DRPM_DRPM_OFFSET                     0x45A
50471 +#define VR9_PCE_IGMP_DRPM_DRPM_SHIFT                      0
50472 +#define VR9_PCE_IGMP_DRPM_DRPM_SIZE                       16
50473 +/* -------------------------------------------------------------------------- */
50474 +/* Register: 'IGMP Aging Register0' */
50475 +/* Bit: 'MANT' */
50476 +/* Description: 'IGMP Group Aging Time Mantissa' */
50477 +#define VR9_PCE_IGMP_AGE_0_MANT_OFFSET                    0x45B
50478 +#define VR9_PCE_IGMP_AGE_0_MANT_SHIFT                     3
50479 +#define VR9_PCE_IGMP_AGE_0_MANT_SIZE                      8
50480 +/* Bit: 'EXP' */
50481 +/* Description: 'IGMP Group Aging Time Exponent' */
50482 +#define VR9_PCE_IGMP_AGE_0_EXP_OFFSET                     0x45B
50483 +#define VR9_PCE_IGMP_AGE_0_EXP_SHIFT                      0
50484 +#define VR9_PCE_IGMP_AGE_0_EXP_SIZE                       3
50485 +/* -------------------------------------------------------------------------- */
50486 +/* Register: 'IGMP Aging Register1' */
50487 +/* Bit: 'MANT' */
50488 +/* Description: 'IGMP Router Port Aging Time Mantissa' */
50489 +#define VR9_PCE_IGMP_AGE_1_MANT_OFFSET                    0x45C
50490 +#define VR9_PCE_IGMP_AGE_1_MANT_SHIFT                     0
50491 +#define VR9_PCE_IGMP_AGE_1_MANT_SIZE                      12
50492 +/* -------------------------------------------------------------------------- */
50493 +/* Register: 'IGMP Status Register' */
50494 +/* Bit: 'IGPM' */
50495 +/* Description: 'IGMP Port Map' */
50496 +#define VR9_PCE_IGMP_STAT_IGPM_OFFSET                     0x45D
50497 +#define VR9_PCE_IGMP_STAT_IGPM_SHIFT                      0
50498 +#define VR9_PCE_IGMP_STAT_IGPM_SIZE                       16
50499 +/* -------------------------------------------------------------------------- */
50500 +/* Register: 'Wake-on-LAN ControlRegister' */
50501 +/* Bit: 'PASSEN' */
50502 +/* Description: 'WoL Password Enable' */
50503 +#define VR9_WOL_GLB_CTRL_PASSEN_OFFSET                    0x45E
50504 +#define VR9_WOL_GLB_CTRL_PASSEN_SHIFT                     0
50505 +#define VR9_WOL_GLB_CTRL_PASSEN_SIZE                      1
50506 +/* -------------------------------------------------------------------------- */
50507 +/* Register: 'Wake-on-LAN DestinationAddress Register 0' */
50508 +/* Bit: 'DA0' */
50509 +/* Description: 'WoL Destination Address [15:0]' */
50510 +#define VR9_WOL_DA_0_DA0_OFFSET                           0x45F
50511 +#define VR9_WOL_DA_0_DA0_SHIFT                            0
50512 +#define VR9_WOL_DA_0_DA0_SIZE                             16
50513 +/* -------------------------------------------------------------------------- */
50514 +/* Register: 'Wake-on-LAN DestinationAddress Register 1' */
50515 +/* Bit: 'DA1' */
50516 +/* Description: 'WoL Destination Address [31:16]' */
50517 +#define VR9_WOL_DA_1_DA1_OFFSET                           0x460
50518 +#define VR9_WOL_DA_1_DA1_SHIFT                            0
50519 +#define VR9_WOL_DA_1_DA1_SIZE                             16
50520 +/* -------------------------------------------------------------------------- */
50521 +/* Register: 'Wake-on-LAN DestinationAddress Register 2' */
50522 +/* Bit: 'DA2' */
50523 +/* Description: 'WoL Destination Address [47:32]' */
50524 +#define VR9_WOL_DA_2_DA2_OFFSET                           0x461
50525 +#define VR9_WOL_DA_2_DA2_SHIFT                            0
50526 +#define VR9_WOL_DA_2_DA2_SIZE                             16
50527 +/* -------------------------------------------------------------------------- */
50528 +/* Register: 'Wake-on-LAN Password Register0' */
50529 +/* Bit: 'PW0' */
50530 +/* Description: 'WoL Password [15:0]' */
50531 +#define VR9_WOL_PW_0_PW0_OFFSET                           0x462
50532 +#define VR9_WOL_PW_0_PW0_SHIFT                            0
50533 +#define VR9_WOL_PW_0_PW0_SIZE                             16
50534 +/* -------------------------------------------------------------------------- */
50535 +/* Register: 'Wake-on-LAN Password Register1' */
50536 +/* Bit: 'PW1' */
50537 +/* Description: 'WoL Password [31:16]' */
50538 +#define VR9_WOL_PW_1_PW1_OFFSET                           0x463
50539 +#define VR9_WOL_PW_1_PW1_SHIFT                            0
50540 +#define VR9_WOL_PW_1_PW1_SIZE                             16
50541 +/* -------------------------------------------------------------------------- */
50542 +/* Register: 'Wake-on-LAN Password Register2' */
50543 +/* Bit: 'PW2' */
50544 +/* Description: 'WoL Password [47:32]' */
50545 +#define VR9_WOL_PW_2_PW2_OFFSET                           0x464
50546 +#define VR9_WOL_PW_2_PW2_SHIFT                            0
50547 +#define VR9_WOL_PW_2_PW2_SIZE                             16
50548 +/* -------------------------------------------------------------------------- */
50549 +/* Register: 'Parser and ClassificationEngine Global Interrupt Enable Register 0' */
50550 +/* Bit: 'PINT_15' */
50551 +/* Description: 'Port Interrupt Enable' */
50552 +#define VR9_PCE_IER_0_PINT_15_OFFSET                      0x465
50553 +#define VR9_PCE_IER_0_PINT_15_SHIFT                       15
50554 +#define VR9_PCE_IER_0_PINT_15_SIZE                        1
50555 +/* Bit: 'PINT_14' */
50556 +/* Description: 'Port Interrupt Enable' */
50557 +#define VR9_PCE_IER_0_PINT_14_OFFSET                      0x465
50558 +#define VR9_PCE_IER_0_PINT_14_SHIFT                       14
50559 +#define VR9_PCE_IER_0_PINT_14_SIZE                        1
50560 +/* Bit: 'PINT_13' */
50561 +/* Description: 'Port Interrupt Enable' */
50562 +#define VR9_PCE_IER_0_PINT_13_OFFSET                      0x465
50563 +#define VR9_PCE_IER_0_PINT_13_SHIFT                       13
50564 +#define VR9_PCE_IER_0_PINT_13_SIZE                        1
50565 +/* Bit: 'PINT_12' */
50566 +/* Description: 'Port Interrupt Enable' */
50567 +#define VR9_PCE_IER_0_PINT_12_OFFSET                      0x465
50568 +#define VR9_PCE_IER_0_PINT_12_SHIFT                       12
50569 +#define VR9_PCE_IER_0_PINT_12_SIZE                        1
50570 +/* Bit: 'PINT_11' */
50571 +/* Description: 'Port Interrupt Enable' */
50572 +#define VR9_PCE_IER_0_PINT_11_OFFSET                      0x465
50573 +#define VR9_PCE_IER_0_PINT_11_SHIFT                       11
50574 +#define VR9_PCE_IER_0_PINT_11_SIZE                        1
50575 +/* Bit: 'PINT_10' */
50576 +/* Description: 'Port Interrupt Enable' */
50577 +#define VR9_PCE_IER_0_PINT_10_OFFSET                      0x465
50578 +#define VR9_PCE_IER_0_PINT_10_SHIFT                       10
50579 +#define VR9_PCE_IER_0_PINT_10_SIZE                        1
50580 +/* Bit: 'PINT_9' */
50581 +/* Description: 'Port Interrupt Enable' */
50582 +#define VR9_PCE_IER_0_PINT_9_OFFSET                       0x465
50583 +#define VR9_PCE_IER_0_PINT_9_SHIFT                        9
50584 +#define VR9_PCE_IER_0_PINT_9_SIZE                         1
50585 +/* Bit: 'PINT_8' */
50586 +/* Description: 'Port Interrupt Enable' */
50587 +#define VR9_PCE_IER_0_PINT_8_OFFSET                       0x465
50588 +#define VR9_PCE_IER_0_PINT_8_SHIFT                        8
50589 +#define VR9_PCE_IER_0_PINT_8_SIZE                         1
50590 +/* Bit: 'PINT_7' */
50591 +/* Description: 'Port Interrupt Enable' */
50592 +#define VR9_PCE_IER_0_PINT_7_OFFSET                       0x465
50593 +#define VR9_PCE_IER_0_PINT_7_SHIFT                        7
50594 +#define VR9_PCE_IER_0_PINT_7_SIZE                         1
50595 +/* Bit: 'PINT_6' */
50596 +/* Description: 'Port Interrupt Enable' */
50597 +#define VR9_PCE_IER_0_PINT_6_OFFSET                       0x465
50598 +#define VR9_PCE_IER_0_PINT_6_SHIFT                        6
50599 +#define VR9_PCE_IER_0_PINT_6_SIZE                         1
50600 +/* Bit: 'PINT_5' */
50601 +/* Description: 'Port Interrupt Enable' */
50602 +#define VR9_PCE_IER_0_PINT_5_OFFSET                       0x465
50603 +#define VR9_PCE_IER_0_PINT_5_SHIFT                        5
50604 +#define VR9_PCE_IER_0_PINT_5_SIZE                         1
50605 +/* Bit: 'PINT_4' */
50606 +/* Description: 'Port Interrupt Enable' */
50607 +#define VR9_PCE_IER_0_PINT_4_OFFSET                       0x465
50608 +#define VR9_PCE_IER_0_PINT_4_SHIFT                        4
50609 +#define VR9_PCE_IER_0_PINT_4_SIZE                         1
50610 +/* Bit: 'PINT_3' */
50611 +/* Description: 'Port Interrupt Enable' */
50612 +#define VR9_PCE_IER_0_PINT_3_OFFSET                       0x465
50613 +#define VR9_PCE_IER_0_PINT_3_SHIFT                        3
50614 +#define VR9_PCE_IER_0_PINT_3_SIZE                         1
50615 +/* Bit: 'PINT_2' */
50616 +/* Description: 'Port Interrupt Enable' */
50617 +#define VR9_PCE_IER_0_PINT_2_OFFSET                       0x465
50618 +#define VR9_PCE_IER_0_PINT_2_SHIFT                        2
50619 +#define VR9_PCE_IER_0_PINT_2_SIZE                         1
50620 +/* Bit: 'PINT_1' */
50621 +/* Description: 'Port Interrupt Enable' */
50622 +#define VR9_PCE_IER_0_PINT_1_OFFSET                       0x465
50623 +#define VR9_PCE_IER_0_PINT_1_SHIFT                        1
50624 +#define VR9_PCE_IER_0_PINT_1_SIZE                         1
50625 +/* Bit: 'PINT_0' */
50626 +/* Description: 'Port Interrupt Enable' */
50627 +#define VR9_PCE_IER_0_PINT_0_OFFSET                       0x465
50628 +#define VR9_PCE_IER_0_PINT_0_SHIFT                        0
50629 +#define VR9_PCE_IER_0_PINT_0_SIZE                         1
50630 +/* -------------------------------------------------------------------------- */
50631 +/* Register: 'Parser and ClassificationEngine Global Interrupt Enable Register 1' */
50632 +/* Bit: 'FLOWINT' */
50633 +/* Description: 'Traffic Flow Table Interrupt Rule matched Interrupt
50634 +Enable' */
50635 +#define VR9_PCE_IER_1_FLOWINT_OFFSET                      0x466
50636 +#define VR9_PCE_IER_1_FLOWINT_SHIFT                       6
50637 +#define VR9_PCE_IER_1_FLOWINT_SIZE                        1
50638 +/* Bit: 'CPH2' */
50639 +/* Description: 'Classification Phase 2 Ready Interrupt Enable' */
50640 +#define VR9_PCE_IER_1_CPH2_OFFSET                         0x466
50641 +#define VR9_PCE_IER_1_CPH2_SHIFT                          5
50642 +#define VR9_PCE_IER_1_CPH2_SIZE                           1
50643 +/* Bit: 'CPH1' */
50644 +/* Description: 'Classification Phase 1 Ready Interrupt Enable' */
50645 +#define VR9_PCE_IER_1_CPH1_OFFSET                         0x466
50646 +#define VR9_PCE_IER_1_CPH1_SHIFT                          4
50647 +#define VR9_PCE_IER_1_CPH1_SIZE                           1
50648 +/* Bit: 'CPH0' */
50649 +/* Description: 'Classification Phase 0 Ready Interrupt Enable' */
50650 +#define VR9_PCE_IER_1_CPH0_OFFSET                         0x466
50651 +#define VR9_PCE_IER_1_CPH0_SHIFT                          3
50652 +#define VR9_PCE_IER_1_CPH0_SIZE                           1
50653 +/* Bit: 'PRDY' */
50654 +/* Description: 'Parser Ready Interrupt Enable' */
50655 +#define VR9_PCE_IER_1_PRDY_OFFSET                         0x466
50656 +#define VR9_PCE_IER_1_PRDY_SHIFT                          2
50657 +#define VR9_PCE_IER_1_PRDY_SIZE                           1
50658 +/* Bit: 'IGTF' */
50659 +/* Description: 'IGMP Table Full Interrupt Enable' */
50660 +#define VR9_PCE_IER_1_IGTF_OFFSET                         0x466
50661 +#define VR9_PCE_IER_1_IGTF_SHIFT                          1
50662 +#define VR9_PCE_IER_1_IGTF_SIZE                           1
50663 +/* Bit: 'MTF' */
50664 +/* Description: 'MAC Table Full Interrupt Enable' */
50665 +#define VR9_PCE_IER_1_MTF_OFFSET                          0x466
50666 +#define VR9_PCE_IER_1_MTF_SHIFT                           0
50667 +#define VR9_PCE_IER_1_MTF_SIZE                            1
50668 +/* -------------------------------------------------------------------------- */
50669 +/* Register: 'Parser and ClassificationEngine Global Interrupt Status Register 0' */
50670 +/* Bit: 'PINT_15' */
50671 +/* Description: 'Port Interrupt' */
50672 +#define VR9_PCE_ISR_0_PINT_15_OFFSET                      0x467
50673 +#define VR9_PCE_ISR_0_PINT_15_SHIFT                       15
50674 +#define VR9_PCE_ISR_0_PINT_15_SIZE                        1
50675 +/* Bit: 'PINT_14' */
50676 +/* Description: 'Port Interrupt' */
50677 +#define VR9_PCE_ISR_0_PINT_14_OFFSET                      0x467
50678 +#define VR9_PCE_ISR_0_PINT_14_SHIFT                       14
50679 +#define VR9_PCE_ISR_0_PINT_14_SIZE                        1
50680 +/* Bit: 'PINT_13' */
50681 +/* Description: 'Port Interrupt' */
50682 +#define VR9_PCE_ISR_0_PINT_13_OFFSET                      0x467
50683 +#define VR9_PCE_ISR_0_PINT_13_SHIFT                       13
50684 +#define VR9_PCE_ISR_0_PINT_13_SIZE                        1
50685 +/* Bit: 'PINT_12' */
50686 +/* Description: 'Port Interrupt' */
50687 +#define VR9_PCE_ISR_0_PINT_12_OFFSET                      0x467
50688 +#define VR9_PCE_ISR_0_PINT_12_SHIFT                       12
50689 +#define VR9_PCE_ISR_0_PINT_12_SIZE                        1
50690 +/* Bit: 'PINT_11' */
50691 +/* Description: 'Port Interrupt' */
50692 +#define VR9_PCE_ISR_0_PINT_11_OFFSET                      0x467
50693 +#define VR9_PCE_ISR_0_PINT_11_SHIFT                       11
50694 +#define VR9_PCE_ISR_0_PINT_11_SIZE                        1
50695 +/* Bit: 'PINT_10' */
50696 +/* Description: 'Port Interrupt' */
50697 +#define VR9_PCE_ISR_0_PINT_10_OFFSET                      0x467
50698 +#define VR9_PCE_ISR_0_PINT_10_SHIFT                       10
50699 +#define VR9_PCE_ISR_0_PINT_10_SIZE                        1
50700 +/* Bit: 'PINT_9' */
50701 +/* Description: 'Port Interrupt' */
50702 +#define VR9_PCE_ISR_0_PINT_9_OFFSET                       0x467
50703 +#define VR9_PCE_ISR_0_PINT_9_SHIFT                        9
50704 +#define VR9_PCE_ISR_0_PINT_9_SIZE                         1
50705 +/* Bit: 'PINT_8' */
50706 +/* Description: 'Port Interrupt' */
50707 +#define VR9_PCE_ISR_0_PINT_8_OFFSET                       0x467
50708 +#define VR9_PCE_ISR_0_PINT_8_SHIFT                        8
50709 +#define VR9_PCE_ISR_0_PINT_8_SIZE                         1
50710 +/* Bit: 'PINT_7' */
50711 +/* Description: 'Port Interrupt' */
50712 +#define VR9_PCE_ISR_0_PINT_7_OFFSET                       0x467
50713 +#define VR9_PCE_ISR_0_PINT_7_SHIFT                        7
50714 +#define VR9_PCE_ISR_0_PINT_7_SIZE                         1
50715 +/* Bit: 'PINT_6' */
50716 +/* Description: 'Port Interrupt' */
50717 +#define VR9_PCE_ISR_0_PINT_6_OFFSET                       0x467
50718 +#define VR9_PCE_ISR_0_PINT_6_SHIFT                        6
50719 +#define VR9_PCE_ISR_0_PINT_6_SIZE                         1
50720 +/* Bit: 'PINT_5' */
50721 +/* Description: 'Port Interrupt' */
50722 +#define VR9_PCE_ISR_0_PINT_5_OFFSET                       0x467
50723 +#define VR9_PCE_ISR_0_PINT_5_SHIFT                        5
50724 +#define VR9_PCE_ISR_0_PINT_5_SIZE                         1
50725 +/* Bit: 'PINT_4' */
50726 +/* Description: 'Port Interrupt' */
50727 +#define VR9_PCE_ISR_0_PINT_4_OFFSET                       0x467
50728 +#define VR9_PCE_ISR_0_PINT_4_SHIFT                        4
50729 +#define VR9_PCE_ISR_0_PINT_4_SIZE                         1
50730 +/* Bit: 'PINT_3' */
50731 +/* Description: 'Port Interrupt' */
50732 +#define VR9_PCE_ISR_0_PINT_3_OFFSET                       0x467
50733 +#define VR9_PCE_ISR_0_PINT_3_SHIFT                        3
50734 +#define VR9_PCE_ISR_0_PINT_3_SIZE                         1
50735 +/* Bit: 'PINT_2' */
50736 +/* Description: 'Port Interrupt' */
50737 +#define VR9_PCE_ISR_0_PINT_2_OFFSET                       0x467
50738 +#define VR9_PCE_ISR_0_PINT_2_SHIFT                        2
50739 +#define VR9_PCE_ISR_0_PINT_2_SIZE                         1
50740 +/* Bit: 'PINT_1' */
50741 +/* Description: 'Port Interrupt' */
50742 +#define VR9_PCE_ISR_0_PINT_1_OFFSET                       0x467
50743 +#define VR9_PCE_ISR_0_PINT_1_SHIFT                        1
50744 +#define VR9_PCE_ISR_0_PINT_1_SIZE                         1
50745 +/* Bit: 'PINT_0' */
50746 +/* Description: 'Port Interrupt' */
50747 +#define VR9_PCE_ISR_0_PINT_0_OFFSET                       0x467
50748 +#define VR9_PCE_ISR_0_PINT_0_SHIFT                        0
50749 +#define VR9_PCE_ISR_0_PINT_0_SIZE                         1
50750 +/* -------------------------------------------------------------------------- */
50751 +/* Register: 'Parser and ClassificationEngine Global Interrupt Status Register 1' */
50752 +/* Bit: 'FLOWINT' */
50753 +/* Description: 'Traffic Flow Table Interrupt Rule matched' */
50754 +#define VR9_PCE_ISR_1_FLOWINT_OFFSET                      0x468
50755 +#define VR9_PCE_ISR_1_FLOWINT_SHIFT                       6
50756 +#define VR9_PCE_ISR_1_FLOWINT_SIZE                        1
50757 +/* Bit: 'CPH2' */
50758 +/* Description: 'Classification Phase 2 Ready Interrupt' */
50759 +#define VR9_PCE_ISR_1_CPH2_OFFSET                         0x468
50760 +#define VR9_PCE_ISR_1_CPH2_SHIFT                          5
50761 +#define VR9_PCE_ISR_1_CPH2_SIZE                           1
50762 +/* Bit: 'CPH1' */
50763 +/* Description: 'Classification Phase 1 Ready Interrupt' */
50764 +#define VR9_PCE_ISR_1_CPH1_OFFSET                         0x468
50765 +#define VR9_PCE_ISR_1_CPH1_SHIFT                          4
50766 +#define VR9_PCE_ISR_1_CPH1_SIZE                           1
50767 +/* Bit: 'CPH0' */
50768 +/* Description: 'Classification Phase 0 Ready Interrupt' */
50769 +#define VR9_PCE_ISR_1_CPH0_OFFSET                         0x468
50770 +#define VR9_PCE_ISR_1_CPH0_SHIFT                          3
50771 +#define VR9_PCE_ISR_1_CPH0_SIZE                           1
50772 +/* Bit: 'PRDY' */
50773 +/* Description: 'Parser Ready Interrupt' */
50774 +#define VR9_PCE_ISR_1_PRDY_OFFSET                         0x468
50775 +#define VR9_PCE_ISR_1_PRDY_SHIFT                          2
50776 +#define VR9_PCE_ISR_1_PRDY_SIZE                           1
50777 +/* Bit: 'IGTF' */
50778 +/* Description: 'IGMP Table Full Interrupt' */
50779 +#define VR9_PCE_ISR_1_IGTF_OFFSET                         0x468
50780 +#define VR9_PCE_ISR_1_IGTF_SHIFT                          1
50781 +#define VR9_PCE_ISR_1_IGTF_SIZE                           1
50782 +/* Bit: 'MTF' */
50783 +/* Description: 'MAC Table Full Interrupt' */
50784 +#define VR9_PCE_ISR_1_MTF_OFFSET                          0x468
50785 +#define VR9_PCE_ISR_1_MTF_SHIFT                           0
50786 +#define VR9_PCE_ISR_1_MTF_SIZE                            1
50787 +/* -------------------------------------------------------------------------- */
50788 +/* Register: 'Parser Status Register' */
50789 +/* Bit: 'FSM_DAT_CNT' */
50790 +/* Description: 'Parser FSM Data Counter' */
50791 +#define VR9_PARSER_STAT_FSM_DAT_CNT_OFFSET                0x469
50792 +#define VR9_PARSER_STAT_FSM_DAT_CNT_SHIFT                 8
50793 +#define VR9_PARSER_STAT_FSM_DAT_CNT_SIZE                  8
50794 +/* Bit: 'FSM_STATE' */
50795 +/* Description: 'Parser FSM State' */
50796 +#define VR9_PARSER_STAT_FSM_STATE_OFFSET                  0x469
50797 +#define VR9_PARSER_STAT_FSM_STATE_SHIFT                   5
50798 +#define VR9_PARSER_STAT_FSM_STATE_SIZE                    3
50799 +/* Bit: 'PKT_ERR' */
50800 +/* Description: 'Packet error detected' */
50801 +#define VR9_PARSER_STAT_PKT_ERR_OFFSET                    0x469
50802 +#define VR9_PARSER_STAT_PKT_ERR_SHIFT                     4
50803 +#define VR9_PARSER_STAT_PKT_ERR_SIZE                      1
50804 +/* Bit: 'FSM_FIN' */
50805 +/* Description: 'Parser FSM finished' */
50806 +#define VR9_PARSER_STAT_FSM_FIN_OFFSET                    0x469
50807 +#define VR9_PARSER_STAT_FSM_FIN_SHIFT                     3
50808 +#define VR9_PARSER_STAT_FSM_FIN_SIZE                      1
50809 +/* Bit: 'FSM_START' */
50810 +/* Description: 'Parser FSM start' */
50811 +#define VR9_PARSER_STAT_FSM_START_OFFSET                  0x469
50812 +#define VR9_PARSER_STAT_FSM_START_SHIFT                   2
50813 +#define VR9_PARSER_STAT_FSM_START_SIZE                    1
50814 +/* Bit: 'FIFO_RDY' */
50815 +/* Description: 'Parser FIFO ready for read.' */
50816 +#define VR9_PARSER_STAT_FIFO_RDY_OFFSET                   0x469
50817 +#define VR9_PARSER_STAT_FIFO_RDY_SHIFT                    1
50818 +#define VR9_PARSER_STAT_FIFO_RDY_SIZE                     1
50819 +/* Bit: 'FIFO_FULL' */
50820 +/* Description: 'Parser's FIFO full' */
50821 +#define VR9_PARSER_STAT_FIFO_FULL_OFFSET                  0x469
50822 +#define VR9_PARSER_STAT_FIFO_FULL_SHIFT                   0
50823 +#define VR9_PARSER_STAT_FIFO_FULL_SIZE                    1
50824 +/* -------------------------------------------------------------------------- */
50825 +/* Register: 'PCE Port ControlRegister 0' */
50826 +/* Bit: 'MCST' */
50827 +/* Description: 'Multicast Forwarding Mode Selection' */
50828 +#define VR9_PCE_PCTRL_0_MCST_OFFSET                       0x480
50829 +#define VR9_PCE_PCTRL_0_MCST_SHIFT                        13
50830 +#define VR9_PCE_PCTRL_0_MCST_SIZE                         1
50831 +/* Bit: 'EGSTEN' */
50832 +/* Description: 'Table-based Egress Special Tag Enable' */
50833 +#define VR9_PCE_PCTRL_0_EGSTEN_OFFSET                     0x480
50834 +#define VR9_PCE_PCTRL_0_EGSTEN_SHIFT                      12
50835 +#define VR9_PCE_PCTRL_0_EGSTEN_SIZE                       1
50836 +/* Bit: 'IGSTEN' */
50837 +/* Description: 'Ingress Special Tag Enable' */
50838 +#define VR9_PCE_PCTRL_0_IGSTEN_OFFSET                     0x480
50839 +#define VR9_PCE_PCTRL_0_IGSTEN_SHIFT                      11
50840 +#define VR9_PCE_PCTRL_0_IGSTEN_SIZE                       1
50841 +/* Bit: 'PCPEN' */
50842 +/* Description: 'PCP Remarking Mode' */
50843 +#define VR9_PCE_PCTRL_0_PCPEN_OFFSET                      0x480
50844 +#define VR9_PCE_PCTRL_0_PCPEN_SHIFT                       10
50845 +#define VR9_PCE_PCTRL_0_PCPEN_SIZE                        1
50846 +/* Bit: 'CLPEN' */
50847 +/* Description: 'Class Remarking Mode' */
50848 +#define VR9_PCE_PCTRL_0_CLPEN_OFFSET                      0x480
50849 +#define VR9_PCE_PCTRL_0_CLPEN_SHIFT                       9
50850 +#define VR9_PCE_PCTRL_0_CLPEN_SIZE                        1
50851 +/* Bit: 'DPEN' */
50852 +/* Description: 'Drop Precedence Remarking Mode' */
50853 +#define VR9_PCE_PCTRL_0_DPEN_OFFSET                       0x480
50854 +#define VR9_PCE_PCTRL_0_DPEN_SHIFT                        8
50855 +#define VR9_PCE_PCTRL_0_DPEN_SIZE                         1
50856 +/* Bit: 'CMOD' */
50857 +/* Description: 'Three-color Marker Color Mode' */
50858 +#define VR9_PCE_PCTRL_0_CMOD_OFFSET                       0x480
50859 +#define VR9_PCE_PCTRL_0_CMOD_SHIFT                        7
50860 +#define VR9_PCE_PCTRL_0_CMOD_SIZE                         1
50861 +/* Bit: 'VREP' */
50862 +/* Description: 'VLAN Replacement Mode' */
50863 +#define VR9_PCE_PCTRL_0_VREP_OFFSET                       0x480
50864 +#define VR9_PCE_PCTRL_0_VREP_SHIFT                        6
50865 +#define VR9_PCE_PCTRL_0_VREP_SIZE                         1
50866 +/* Bit: 'TVM' */
50867 +/* Description: 'Transparent VLAN Mode' */
50868 +#define VR9_PCE_PCTRL_0_TVM_OFFSET                        0x480
50869 +#define VR9_PCE_PCTRL_0_TVM_SHIFT                         5
50870 +#define VR9_PCE_PCTRL_0_TVM_SIZE                          1
50871 +/* Bit: 'PLOCK' */
50872 +/* Description: 'Port Locking Enable' */
50873 +#define VR9_PCE_PCTRL_0_PLOCK_OFFSET                      0x480
50874 +#define VR9_PCE_PCTRL_0_PLOCK_SHIFT                       4
50875 +#define VR9_PCE_PCTRL_0_PLOCK_SIZE                        1
50876 +/* Bit: 'AGEDIS' */
50877 +/* Description: 'Aging Disable' */
50878 +#define VR9_PCE_PCTRL_0_AGEDIS_OFFSET                     0x480
50879 +#define VR9_PCE_PCTRL_0_AGEDIS_SHIFT                      3
50880 +#define VR9_PCE_PCTRL_0_AGEDIS_SIZE                       1
50881 +/* Bit: 'PSTATE' */
50882 +/* Description: 'Port State' */
50883 +#define VR9_PCE_PCTRL_0_PSTATE_OFFSET                     0x480
50884 +#define VR9_PCE_PCTRL_0_PSTATE_SHIFT                      0
50885 +#define VR9_PCE_PCTRL_0_PSTATE_SIZE                       3
50886 +/* -------------------------------------------------------------------------- */
50887 +/* Register: 'PCE Port ControlRegister 1' */
50888 +/* Bit: 'LRNLIM' */
50889 +/* Description: 'MAC Address Learning Limit' */
50890 +#define VR9_PCE_PCTRL_1_LRNLIM_OFFSET                     0x481
50891 +#define VR9_PCE_PCTRL_1_LRNLIM_SHIFT                      0
50892 +#define VR9_PCE_PCTRL_1_LRNLIM_SIZE                       8
50893 +/* -------------------------------------------------------------------------- */
50894 +/* Register: 'PCE Port ControlRegister 2' */
50895 +/* Bit: 'DSCPMOD' */
50896 +/* Description: 'DSCP Mode Selection' */
50897 +#define VR9_PCE_PCTRL_2_DSCPMOD_OFFSET                    0x482
50898 +#define VR9_PCE_PCTRL_2_DSCPMOD_SHIFT                     7
50899 +#define VR9_PCE_PCTRL_2_DSCPMOD_SIZE                      1
50900 +/* Bit: 'DSCP' */
50901 +/* Description: 'Enable DSCP to select the Class of Service' */
50902 +#define VR9_PCE_PCTRL_2_DSCP_OFFSET                       0x482
50903 +#define VR9_PCE_PCTRL_2_DSCP_SHIFT                        5
50904 +#define VR9_PCE_PCTRL_2_DSCP_SIZE                         2
50905 +/* Bit: 'PCP' */
50906 +/* Description: 'Enable VLAN PCP to select the Class of Service' */
50907 +#define VR9_PCE_PCTRL_2_PCP_OFFSET                        0x482
50908 +#define VR9_PCE_PCTRL_2_PCP_SHIFT                         4
50909 +#define VR9_PCE_PCTRL_2_PCP_SIZE                          1
50910 +/* Bit: 'PCLASS' */
50911 +/* Description: 'Port-based Traffic Class' */
50912 +#define VR9_PCE_PCTRL_2_PCLASS_OFFSET                     0x482
50913 +#define VR9_PCE_PCTRL_2_PCLASS_SHIFT                      0
50914 +#define VR9_PCE_PCTRL_2_PCLASS_SIZE                       4
50915 +/* -------------------------------------------------------------------------- */
50916 +/* Register: 'PCE Port ControlRegister 3' */
50917 +/* Bit: 'VIO_8' */
50918 +/* Description: 'Violation Type 8 Mirroring Enable' */
50919 +#define VR9_PCE_PCTRL_3_VIO_8_OFFSET                      0x483
50920 +#define VR9_PCE_PCTRL_3_VIO_8_SHIFT                       12
50921 +#define VR9_PCE_PCTRL_3_VIO_8_SIZE                        1
50922 +/* Bit: 'EDIR' */
50923 +/* Description: 'Egress Redirection Mode' */
50924 +#define VR9_PCE_PCTRL_3_EDIR_OFFSET                       0x483
50925 +#define VR9_PCE_PCTRL_3_EDIR_SHIFT                        11
50926 +#define VR9_PCE_PCTRL_3_EDIR_SIZE                         1
50927 +/* Bit: 'RXDMIR' */
50928 +/* Description: 'Receive Mirroring Enable for dropped frames' */
50929 +#define VR9_PCE_PCTRL_3_RXDMIR_OFFSET                     0x483
50930 +#define VR9_PCE_PCTRL_3_RXDMIR_SHIFT                      10
50931 +#define VR9_PCE_PCTRL_3_RXDMIR_SIZE                       1
50932 +/* Bit: 'RXVMIR' */
50933 +/* Description: 'Receive Mirroring Enable for valid frames' */
50934 +#define VR9_PCE_PCTRL_3_RXVMIR_OFFSET                     0x483
50935 +#define VR9_PCE_PCTRL_3_RXVMIR_SHIFT                      9
50936 +#define VR9_PCE_PCTRL_3_RXVMIR_SIZE                       1
50937 +/* Bit: 'TXMIR' */
50938 +/* Description: 'Transmit Mirroring Enable' */
50939 +#define VR9_PCE_PCTRL_3_TXMIR_OFFSET                      0x483
50940 +#define VR9_PCE_PCTRL_3_TXMIR_SHIFT                       8
50941 +#define VR9_PCE_PCTRL_3_TXMIR_SIZE                        1
50942 +/* Bit: 'VIO_7' */
50943 +/* Description: 'Violation Type 7 Mirroring Enable' */
50944 +#define VR9_PCE_PCTRL_3_VIO_7_OFFSET                      0x483
50945 +#define VR9_PCE_PCTRL_3_VIO_7_SHIFT                       7
50946 +#define VR9_PCE_PCTRL_3_VIO_7_SIZE                        1
50947 +/* Bit: 'VIO_6' */
50948 +/* Description: 'Violation Type 6 Mirroring Enable' */
50949 +#define VR9_PCE_PCTRL_3_VIO_6_OFFSET                      0x483
50950 +#define VR9_PCE_PCTRL_3_VIO_6_SHIFT                       6
50951 +#define VR9_PCE_PCTRL_3_VIO_6_SIZE                        1
50952 +/* Bit: 'VIO_5' */
50953 +/* Description: 'Violation Type 5 Mirroring Enable' */
50954 +#define VR9_PCE_PCTRL_3_VIO_5_OFFSET                      0x483
50955 +#define VR9_PCE_PCTRL_3_VIO_5_SHIFT                       5
50956 +#define VR9_PCE_PCTRL_3_VIO_5_SIZE                        1
50957 +/* Bit: 'VIO_4' */
50958 +/* Description: 'Violation Type 4 Mirroring Enable' */
50959 +#define VR9_PCE_PCTRL_3_VIO_4_OFFSET                      0x483
50960 +#define VR9_PCE_PCTRL_3_VIO_4_SHIFT                       4
50961 +#define VR9_PCE_PCTRL_3_VIO_4_SIZE                        1
50962 +/* Bit: 'VIO_3' */
50963 +/* Description: 'Violation Type 3 Mirroring Enable' */
50964 +#define VR9_PCE_PCTRL_3_VIO_3_OFFSET                      0x483
50965 +#define VR9_PCE_PCTRL_3_VIO_3_SHIFT                       3
50966 +#define VR9_PCE_PCTRL_3_VIO_3_SIZE                        1
50967 +/* Bit: 'VIO_2' */
50968 +/* Description: 'Violation Type 2 Mirroring Enable' */
50969 +#define VR9_PCE_PCTRL_3_VIO_2_OFFSET                      0x483
50970 +#define VR9_PCE_PCTRL_3_VIO_2_SHIFT                       2
50971 +#define VR9_PCE_PCTRL_3_VIO_2_SIZE                        1
50972 +/* Bit: 'VIO_1' */
50973 +/* Description: 'Violation Type 1 Mirroring Enable' */
50974 +#define VR9_PCE_PCTRL_3_VIO_1_OFFSET                      0x483
50975 +#define VR9_PCE_PCTRL_3_VIO_1_SHIFT                       1
50976 +#define VR9_PCE_PCTRL_3_VIO_1_SIZE                        1
50977 +/* Bit: 'VIO_0' */
50978 +/* Description: 'Violation Type 0 Mirroring Enable' */
50979 +#define VR9_PCE_PCTRL_3_VIO_0_OFFSET                      0x483
50980 +#define VR9_PCE_PCTRL_3_VIO_0_SHIFT                       0
50981 +#define VR9_PCE_PCTRL_3_VIO_0_SIZE                        1
50982 +/* -------------------------------------------------------------------------- */
50983 +/* Register: 'Wake-on-LAN ControlRegister' */
50984 +/* Bit: 'PORT' */
50985 +/* Description: 'WoL Enable' */
50986 +#define VR9_WOL_CTRL_PORT_OFFSET                          0x484
50987 +#define VR9_WOL_CTRL_PORT_SHIFT                           0
50988 +#define VR9_WOL_CTRL_PORT_SIZE                            1
50989 +/* -------------------------------------------------------------------------- */
50990 +/* Register: 'PCE VLAN ControlRegister' */
50991 +/* Bit: 'VID0' */
50992 +/* Description: 'Priority Tagged Rule' */
50993 +#define VR9_PCE_VCTRL_VID0_OFFSET                         0x485
50994 +#define VR9_PCE_VCTRL_VID0_SHIFT                          6
50995 +#define VR9_PCE_VCTRL_VID0_SIZE                           1
50996 +/* Bit: 'VSR' */
50997 +/* Description: 'VLAN Security Rule' */
50998 +#define VR9_PCE_VCTRL_VSR_OFFSET                          0x485
50999 +#define VR9_PCE_VCTRL_VSR_SHIFT                           5
51000 +#define VR9_PCE_VCTRL_VSR_SIZE                            1
51001 +/* Bit: 'VEMR' */
51002 +/* Description: 'VLAN Egress Member Violation Rule' */
51003 +#define VR9_PCE_VCTRL_VEMR_OFFSET                         0x485
51004 +#define VR9_PCE_VCTRL_VEMR_SHIFT                          4
51005 +#define VR9_PCE_VCTRL_VEMR_SIZE                           1
51006 +/* Bit: 'VIMR' */
51007 +/* Description: 'VLAN Ingress Member Violation Rule' */
51008 +#define VR9_PCE_VCTRL_VIMR_OFFSET                         0x485
51009 +#define VR9_PCE_VCTRL_VIMR_SHIFT                          3
51010 +#define VR9_PCE_VCTRL_VIMR_SIZE                           1
51011 +/* Bit: 'VINR' */
51012 +/* Description: 'VLAN Ingress Tag Rule' */
51013 +#define VR9_PCE_VCTRL_VINR_OFFSET                         0x485
51014 +#define VR9_PCE_VCTRL_VINR_SHIFT                          1
51015 +#define VR9_PCE_VCTRL_VINR_SIZE                           2
51016 +/* Bit: 'UVR' */
51017 +/* Description: 'Unknown VLAN Rule' */
51018 +#define VR9_PCE_VCTRL_UVR_OFFSET                          0x485
51019 +#define VR9_PCE_VCTRL_UVR_SHIFT                           0
51020 +#define VR9_PCE_VCTRL_UVR_SIZE                            1
51021 +/* -------------------------------------------------------------------------- */
51022 +/* Register: 'PCE Default PortVID Register' */
51023 +/* Bit: 'PVID' */
51024 +/* Description: 'Default Port VID Index' */
51025 +#define VR9_PCE_DEFPVID_PVID_OFFSET                       0x486
51026 +#define VR9_PCE_DEFPVID_PVID_SHIFT                        0
51027 +#define VR9_PCE_DEFPVID_PVID_SIZE                         6
51028 +/* -------------------------------------------------------------------------- */
51029 +/* Register: 'PCE Port StatusRegister' */
51030 +/* Bit: 'LRNCNT' */
51031 +/* Description: 'Learning Count' */
51032 +#define VR9_PCE_PSTAT_LRNCNT_OFFSET                       0x487
51033 +#define VR9_PCE_PSTAT_LRNCNT_SHIFT                        0
51034 +#define VR9_PCE_PSTAT_LRNCNT_SIZE                         16
51035 +/* -------------------------------------------------------------------------- */
51036 +/* Register: 'Parser and ClassificationEngine Port Interrupt Enable Register' */
51037 +/* Bit: 'FRZDRP' */
51038 +/* Description: 'MAC Table Freeze Drop Interrupt Enable' */
51039 +#define VR9_PCE_PIER_FRZDRP_OFFSET                        0x488
51040 +#define VR9_PCE_PIER_FRZDRP_SHIFT                         6
51041 +#define VR9_PCE_PIER_FRZDRP_SIZE                          1
51042 +/* Bit: 'CLDRP' */
51043 +/* Description: 'Classification Drop Interrupt Enable' */
51044 +#define VR9_PCE_PIER_CLDRP_OFFSET                         0x488
51045 +#define VR9_PCE_PIER_CLDRP_SHIFT                          5
51046 +#define VR9_PCE_PIER_CLDRP_SIZE                           1
51047 +/* Bit: 'PTDRP' */
51048 +/* Description: 'Port Drop Interrupt Enable' */
51049 +#define VR9_PCE_PIER_PTDRP_OFFSET                         0x488
51050 +#define VR9_PCE_PIER_PTDRP_SHIFT                          4
51051 +#define VR9_PCE_PIER_PTDRP_SIZE                           1
51052 +/* Bit: 'VLAN' */
51053 +/* Description: 'VLAN Violation Interrupt Enable' */
51054 +#define VR9_PCE_PIER_VLAN_OFFSET                          0x488
51055 +#define VR9_PCE_PIER_VLAN_SHIFT                           3
51056 +#define VR9_PCE_PIER_VLAN_SIZE                            1
51057 +/* Bit: 'WOL' */
51058 +/* Description: 'Wake-on-LAN Interrupt Enable' */
51059 +#define VR9_PCE_PIER_WOL_OFFSET                           0x488
51060 +#define VR9_PCE_PIER_WOL_SHIFT                            2
51061 +#define VR9_PCE_PIER_WOL_SIZE                             1
51062 +/* Bit: 'LOCK' */
51063 +/* Description: 'Port Lock Alert Interrupt Enable' */
51064 +#define VR9_PCE_PIER_LOCK_OFFSET                          0x488
51065 +#define VR9_PCE_PIER_LOCK_SHIFT                           1
51066 +#define VR9_PCE_PIER_LOCK_SIZE                            1
51067 +/* Bit: 'LIM' */
51068 +/* Description: 'Port Limit Alert Interrupt Enable' */
51069 +#define VR9_PCE_PIER_LIM_OFFSET                           0x488
51070 +#define VR9_PCE_PIER_LIM_SHIFT                            0
51071 +#define VR9_PCE_PIER_LIM_SIZE                             1
51072 +/* -------------------------------------------------------------------------- */
51073 +/* Register: 'Parser and ClassificationEngine Port Interrupt Status Register' */
51074 +/* Bit: 'FRZDRP' */
51075 +/* Description: 'MAC Table Freeze Drop Interrupt' */
51076 +#define VR9_PCE_PISR_FRZDRP_OFFSET                        0x489
51077 +#define VR9_PCE_PISR_FRZDRP_SHIFT                         6
51078 +#define VR9_PCE_PISR_FRZDRP_SIZE                          1
51079 +/* Bit: 'CLDRP' */
51080 +/* Description: 'Classification Drop Interrupt' */
51081 +#define VR9_PCE_PISR_CLDRP_OFFSET                         0x489
51082 +#define VR9_PCE_PISR_CLDRP_SHIFT                          5
51083 +#define VR9_PCE_PISR_CLDRP_SIZE                           1
51084 +/* Bit: 'PTDRP' */
51085 +/* Description: 'Port Drop Interrupt' */
51086 +#define VR9_PCE_PISR_PTDRP_OFFSET                         0x489
51087 +#define VR9_PCE_PISR_PTDRP_SHIFT                          4
51088 +#define VR9_PCE_PISR_PTDRP_SIZE                           1
51089 +/* Bit: 'VLAN' */
51090 +/* Description: 'VLAN Violation Interrupt' */
51091 +#define VR9_PCE_PISR_VLAN_OFFSET                          0x489
51092 +#define VR9_PCE_PISR_VLAN_SHIFT                           3
51093 +#define VR9_PCE_PISR_VLAN_SIZE                            1
51094 +/* Bit: 'WOL' */
51095 +/* Description: 'Wake-on-LAN Interrupt' */
51096 +#define VR9_PCE_PISR_WOL_OFFSET                           0x489
51097 +#define VR9_PCE_PISR_WOL_SHIFT                            2
51098 +#define VR9_PCE_PISR_WOL_SIZE                             1
51099 +/* Bit: 'LOCK' */
51100 +/* Description: 'Port Lock Alert Interrupt' */
51101 +#define VR9_PCE_PISR_LOCK_OFFSET                          0x489
51102 +#define VR9_PCE_PISR_LOCK_SHIFT                           1
51103 +#define VR9_PCE_PISR_LOCK_SIZE                            1
51104 +/* Bit: 'LIMIT' */
51105 +/* Description: 'Port Limitation Alert Interrupt' */
51106 +#define VR9_PCE_PISR_LIMIT_OFFSET                         0x489
51107 +#define VR9_PCE_PISR_LIMIT_SHIFT                          0
51108 +#define VR9_PCE_PISR_LIMIT_SIZE                           1
51109 +/* -------------------------------------------------------------------------- */
51110 +/* Register: 'Three-colorMarker Control Register' */
51111 +/* Bit: 'TCMEN' */
51112 +/* Description: 'Three-color Marker metering instance enable' */
51113 +#define VR9_PCE_TCM_CTRL_TCMEN_OFFSET                     0x580
51114 +#define VR9_PCE_TCM_CTRL_TCMEN_SHIFT                      0
51115 +#define VR9_PCE_TCM_CTRL_TCMEN_SIZE                       1
51116 +/* -------------------------------------------------------------------------- */
51117 +/* Register: 'Three-colorMarker Status Register' */
51118 +/* Bit: 'AL1' */
51119 +/* Description: 'Three-color Marker Alert 1 Status' */
51120 +#define VR9_PCE_TCM_STAT_AL1_OFFSET                       0x581
51121 +#define VR9_PCE_TCM_STAT_AL1_SHIFT                        1
51122 +#define VR9_PCE_TCM_STAT_AL1_SIZE                         1
51123 +/* Bit: 'AL0' */
51124 +/* Description: 'Three-color Marker Alert 0 Status' */
51125 +#define VR9_PCE_TCM_STAT_AL0_OFFSET                       0x581
51126 +#define VR9_PCE_TCM_STAT_AL0_SHIFT                        0
51127 +#define VR9_PCE_TCM_STAT_AL0_SIZE                         1
51128 +/* -------------------------------------------------------------------------- */
51129 +/* Register: 'Three-color MarkerCommitted Burst Size Register' */
51130 +/* Bit: 'CBS' */
51131 +/* Description: 'Committed Burst Size' */
51132 +#define VR9_PCE_TCM_CBS_CBS_OFFSET                        0x582
51133 +#define VR9_PCE_TCM_CBS_CBS_SHIFT                         0
51134 +#define VR9_PCE_TCM_CBS_CBS_SIZE                          10
51135 +/* -------------------------------------------------------------------------- */
51136 +/* Register: 'Three-color MarkerExcess Burst Size Register' */
51137 +/* Bit: 'EBS' */
51138 +/* Description: 'Excess Burst Size' */
51139 +#define VR9_PCE_TCM_EBS_EBS_OFFSET                        0x583
51140 +#define VR9_PCE_TCM_EBS_EBS_SHIFT                         0
51141 +#define VR9_PCE_TCM_EBS_EBS_SIZE                          10
51142 +/* -------------------------------------------------------------------------- */
51143 +/* Register: 'Three-color MarkerInstantaneous Burst Size Register' */
51144 +/* Bit: 'IBS' */
51145 +/* Description: 'Instantaneous Burst Size' */
51146 +#define VR9_PCE_TCM_IBS_IBS_OFFSET                        0x584
51147 +#define VR9_PCE_TCM_IBS_IBS_SHIFT                         0
51148 +#define VR9_PCE_TCM_IBS_IBS_SIZE                          2
51149 +/* -------------------------------------------------------------------------- */
51150 +/* Register: 'Three-colorMarker Constant Information Rate Mantissa Register' */
51151 +/* Bit: 'MANT' */
51152 +/* Description: 'Rate Counter Mantissa' */
51153 +#define VR9_PCE_TCM_CIR_MANT_MANT_OFFSET                  0x585
51154 +#define VR9_PCE_TCM_CIR_MANT_MANT_SHIFT                   0
51155 +#define VR9_PCE_TCM_CIR_MANT_MANT_SIZE                    10
51156 +/* -------------------------------------------------------------------------- */
51157 +/* Register: 'Three-colorMarker Constant Information Rate Exponent Register' */
51158 +/* Bit: 'EXP' */
51159 +/* Description: 'Rate Counter Exponent' */
51160 +#define VR9_PCE_TCM_CIR_EXP_EXP_OFFSET                    0x586
51161 +#define VR9_PCE_TCM_CIR_EXP_EXP_SHIFT                     0
51162 +#define VR9_PCE_TCM_CIR_EXP_EXP_SIZE                      4
51163 +/* -------------------------------------------------------------------------- */
51164 +/* Register: 'MAC Test Register' */
51165 +/* Bit: 'JTP' */
51166 +/* Description: 'Jitter Test Pattern' */
51167 +#define VR9_MAC_TEST_JTP_OFFSET                           0x8C0
51168 +#define VR9_MAC_TEST_JTP_SHIFT                            0
51169 +#define VR9_MAC_TEST_JTP_SIZE                             16
51170 +/* -------------------------------------------------------------------------- */
51171 +/* Register: 'MAC Pause FrameSource Address Configuration Register' */
51172 +/* Bit: 'SAMOD' */
51173 +/* Description: 'Source Address Mode' */
51174 +#define VR9_MAC_PFAD_CFG_SAMOD_OFFSET                     0x8C1
51175 +#define VR9_MAC_PFAD_CFG_SAMOD_SHIFT                      0
51176 +#define VR9_MAC_PFAD_CFG_SAMOD_SIZE                       1
51177 +/* -------------------------------------------------------------------------- */
51178 +/* Register: 'Pause Frame SourceAddress Part 0 ' */
51179 +/* Bit: 'PFAD' */
51180 +/* Description: 'Pause Frame Source Address Part 0' */
51181 +#define VR9_MAC_PFSA_0_PFAD_OFFSET                        0x8C2
51182 +#define VR9_MAC_PFSA_0_PFAD_SHIFT                         0
51183 +#define VR9_MAC_PFSA_0_PFAD_SIZE                          16
51184 +/* -------------------------------------------------------------------------- */
51185 +/* Register: 'Pause Frame SourceAddress Part 1 ' */
51186 +/* Bit: 'PFAD' */
51187 +/* Description: 'Pause Frame Source Address Part 1' */
51188 +#define VR9_MAC_PFSA_1_PFAD_OFFSET                        0x8C3
51189 +#define VR9_MAC_PFSA_1_PFAD_SHIFT                         0
51190 +#define VR9_MAC_PFSA_1_PFAD_SIZE                          16
51191 +/* -------------------------------------------------------------------------- */
51192 +/* Register: 'Pause Frame SourceAddress Part 2 ' */
51193 +/* Bit: 'PFAD' */
51194 +/* Description: 'Pause Frame Source Address Part 2' */
51195 +#define VR9_MAC_PFSA_2_PFAD_OFFSET                        0x8C4
51196 +#define VR9_MAC_PFSA_2_PFAD_SHIFT                         0
51197 +#define VR9_MAC_PFSA_2_PFAD_SIZE                          16
51198 +/* -------------------------------------------------------------------------- */
51199 +/* Register: 'MAC Frame Length Register' */
51200 +/* Bit: 'LEN' */
51201 +/* Description: 'Maximum Frame Length' */
51202 +#define VR9_MAC_FLEN_LEN_OFFSET                           0x8C5
51203 +#define VR9_MAC_FLEN_LEN_SHIFT                            0
51204 +#define VR9_MAC_FLEN_LEN_SIZE                             14
51205 +/* -------------------------------------------------------------------------- */
51206 +/* Register: 'MAC VLAN EthertypeRegister 0' */
51207 +/* Bit: 'OUTER' */
51208 +/* Description: 'Ethertype' */
51209 +#define VR9_MAC_VLAN_ETYPE_0_OUTER_OFFSET                 0x8C6
51210 +#define VR9_MAC_VLAN_ETYPE_0_OUTER_SHIFT                  0
51211 +#define VR9_MAC_VLAN_ETYPE_0_OUTER_SIZE                   16
51212 +/* -------------------------------------------------------------------------- */
51213 +/* Register: 'MAC VLAN EthertypeRegister 1' */
51214 +/* Bit: 'INNER' */
51215 +/* Description: 'Ethertype' */
51216 +#define VR9_MAC_VLAN_ETYPE_1_INNER_OFFSET                 0x8C7
51217 +#define VR9_MAC_VLAN_ETYPE_1_INNER_SHIFT                  0
51218 +#define VR9_MAC_VLAN_ETYPE_1_INNER_SIZE                   16
51219 +/* -------------------------------------------------------------------------- */
51220 +/* Register: 'MAC Interrupt EnableRegister' */
51221 +/* Bit: 'MACIEN' */
51222 +/* Description: 'MAC Interrupt Enable' */
51223 +#define VR9_MAC_IER_MACIEN_OFFSET                         0x8C8
51224 +#define VR9_MAC_IER_MACIEN_SHIFT                          0
51225 +#define VR9_MAC_IER_MACIEN_SIZE                           13
51226 +/* -------------------------------------------------------------------------- */
51227 +/* Register: 'MAC Interrupt StatusRegister' */
51228 +/* Bit: 'MACINT' */
51229 +/* Description: 'MAC Interrupt' */
51230 +#define VR9_MAC_ISR_MACINT_OFFSET                         0x8C9
51231 +#define VR9_MAC_ISR_MACINT_SHIFT                          0
51232 +#define VR9_MAC_ISR_MACINT_SIZE                           13
51233 +/* -------------------------------------------------------------------------- */
51234 +/* Register: 'MAC Port Status Register' */
51235 +/* Bit: 'PACT' */
51236 +/* Description: 'PHY Active Status' */
51237 +#define VR9_MAC_PSTAT_PACT_OFFSET                         0x900
51238 +#define VR9_MAC_PSTAT_PACT_SHIFT                          11
51239 +#define VR9_MAC_PSTAT_PACT_SIZE                           1
51240 +/* Bit: 'GBIT' */
51241 +/* Description: 'Gigabit Speed Status' */
51242 +#define VR9_MAC_PSTAT_GBIT_OFFSET                         0x900
51243 +#define VR9_MAC_PSTAT_GBIT_SHIFT                          10
51244 +#define VR9_MAC_PSTAT_GBIT_SIZE                           1
51245 +/* Bit: 'MBIT' */
51246 +/* Description: 'Megabit Speed Status' */
51247 +#define VR9_MAC_PSTAT_MBIT_OFFSET                         0x900
51248 +#define VR9_MAC_PSTAT_MBIT_SHIFT                          9
51249 +#define VR9_MAC_PSTAT_MBIT_SIZE                           1
51250 +/* Bit: 'FDUP' */
51251 +/* Description: 'Full Duplex Status' */
51252 +#define VR9_MAC_PSTAT_FDUP_OFFSET                         0x900
51253 +#define VR9_MAC_PSTAT_FDUP_SHIFT                          8
51254 +#define VR9_MAC_PSTAT_FDUP_SIZE                           1
51255 +/* Bit: 'RXPAU' */
51256 +/* Description: 'Receive Pause Status' */
51257 +#define VR9_MAC_PSTAT_RXPAU_OFFSET                        0x900
51258 +#define VR9_MAC_PSTAT_RXPAU_SHIFT                         7
51259 +#define VR9_MAC_PSTAT_RXPAU_SIZE                          1
51260 +/* Bit: 'TXPAU' */
51261 +/* Description: 'Transmit Pause Status' */
51262 +#define VR9_MAC_PSTAT_TXPAU_OFFSET                        0x900
51263 +#define VR9_MAC_PSTAT_TXPAU_SHIFT                         6
51264 +#define VR9_MAC_PSTAT_TXPAU_SIZE                          1
51265 +/* Bit: 'RXPAUEN' */
51266 +/* Description: 'Receive Pause Enable Status' */
51267 +#define VR9_MAC_PSTAT_RXPAUEN_OFFSET                      0x900
51268 +#define VR9_MAC_PSTAT_RXPAUEN_SHIFT                       5
51269 +#define VR9_MAC_PSTAT_RXPAUEN_SIZE                        1
51270 +/* Bit: 'TXPAUEN' */
51271 +/* Description: 'Transmit Pause Enable Status' */
51272 +#define VR9_MAC_PSTAT_TXPAUEN_OFFSET                      0x900
51273 +#define VR9_MAC_PSTAT_TXPAUEN_SHIFT                       4
51274 +#define VR9_MAC_PSTAT_TXPAUEN_SIZE                        1
51275 +/* Bit: 'LSTAT' */
51276 +/* Description: 'Link Status' */
51277 +#define VR9_MAC_PSTAT_LSTAT_OFFSET                        0x900
51278 +#define VR9_MAC_PSTAT_LSTAT_SHIFT                         3
51279 +#define VR9_MAC_PSTAT_LSTAT_SIZE                          1
51280 +/* Bit: 'CRS' */
51281 +/* Description: 'Carrier Sense Status' */
51282 +#define VR9_MAC_PSTAT_CRS_OFFSET                          0x900
51283 +#define VR9_MAC_PSTAT_CRS_SHIFT                           2
51284 +#define VR9_MAC_PSTAT_CRS_SIZE                            1
51285 +/* Bit: 'TXLPI' */
51286 +/* Description: 'Transmit Low-power Idle Status' */
51287 +#define VR9_MAC_PSTAT_TXLPI_OFFSET                        0x900
51288 +#define VR9_MAC_PSTAT_TXLPI_SHIFT                         1
51289 +#define VR9_MAC_PSTAT_TXLPI_SIZE                          1
51290 +/* Bit: 'RXLPI' */
51291 +/* Description: 'Receive Low-power Idle Status' */
51292 +#define VR9_MAC_PSTAT_RXLPI_OFFSET                        0x900
51293 +#define VR9_MAC_PSTAT_RXLPI_SHIFT                         0
51294 +#define VR9_MAC_PSTAT_RXLPI_SIZE                          1
51295 +/* -------------------------------------------------------------------------- */
51296 +/* Register: 'MAC Interrupt Status Register' */
51297 +/* Bit: 'PHYERR' */
51298 +/* Description: 'PHY Error Interrupt' */
51299 +#define VR9_MAC_PISR_PHYERR_OFFSET                        0x901
51300 +#define VR9_MAC_PISR_PHYERR_SHIFT                         15
51301 +#define VR9_MAC_PISR_PHYERR_SIZE                          1
51302 +/* Bit: 'ALIGN' */
51303 +/* Description: 'Allignment Error Interrupt' */
51304 +#define VR9_MAC_PISR_ALIGN_OFFSET                         0x901
51305 +#define VR9_MAC_PISR_ALIGN_SHIFT                          14
51306 +#define VR9_MAC_PISR_ALIGN_SIZE                           1
51307 +/* Bit: 'PACT' */
51308 +/* Description: 'PHY Active Status' */
51309 +#define VR9_MAC_PISR_PACT_OFFSET                          0x901
51310 +#define VR9_MAC_PISR_PACT_SHIFT                           13
51311 +#define VR9_MAC_PISR_PACT_SIZE                            1
51312 +/* Bit: 'SPEED' */
51313 +/* Description: 'Megabit Speed Status' */
51314 +#define VR9_MAC_PISR_SPEED_OFFSET                         0x901
51315 +#define VR9_MAC_PISR_SPEED_SHIFT                          12
51316 +#define VR9_MAC_PISR_SPEED_SIZE                           1
51317 +/* Bit: 'FDUP' */
51318 +/* Description: 'Full Duplex Status' */
51319 +#define VR9_MAC_PISR_FDUP_OFFSET                          0x901
51320 +#define VR9_MAC_PISR_FDUP_SHIFT                           11
51321 +#define VR9_MAC_PISR_FDUP_SIZE                            1
51322 +/* Bit: 'RXPAUEN' */
51323 +/* Description: 'Receive Pause Enable Status' */
51324 +#define VR9_MAC_PISR_RXPAUEN_OFFSET                       0x901
51325 +#define VR9_MAC_PISR_RXPAUEN_SHIFT                        10
51326 +#define VR9_MAC_PISR_RXPAUEN_SIZE                         1
51327 +/* Bit: 'TXPAUEN' */
51328 +/* Description: 'Transmit Pause Enable Status' */
51329 +#define VR9_MAC_PISR_TXPAUEN_OFFSET                       0x901
51330 +#define VR9_MAC_PISR_TXPAUEN_SHIFT                        9
51331 +#define VR9_MAC_PISR_TXPAUEN_SIZE                         1
51332 +/* Bit: 'LPIOFF' */
51333 +/* Description: 'Receive Low-power Idle Mode is left' */
51334 +#define VR9_MAC_PISR_LPIOFF_OFFSET                        0x901
51335 +#define VR9_MAC_PISR_LPIOFF_SHIFT                         8
51336 +#define VR9_MAC_PISR_LPIOFF_SIZE                          1
51337 +/* Bit: 'LPION' */
51338 +/* Description: 'Receive Low-power Idle Mode is entered' */
51339 +#define VR9_MAC_PISR_LPION_OFFSET                         0x901
51340 +#define VR9_MAC_PISR_LPION_SHIFT                          7
51341 +#define VR9_MAC_PISR_LPION_SIZE                           1
51342 +/* Bit: 'JAM' */
51343 +/* Description: 'Jam Status Detected' */
51344 +#define VR9_MAC_PISR_JAM_OFFSET                           0x901
51345 +#define VR9_MAC_PISR_JAM_SHIFT                            6
51346 +#define VR9_MAC_PISR_JAM_SIZE                             1
51347 +/* Bit: 'TOOSHORT' */
51348 +/* Description: 'Too Short Frame Error Detected' */
51349 +#define VR9_MAC_PISR_TOOSHORT_OFFSET                      0x901
51350 +#define VR9_MAC_PISR_TOOSHORT_SHIFT                       5
51351 +#define VR9_MAC_PISR_TOOSHORT_SIZE                        1
51352 +/* Bit: 'TOOLONG' */
51353 +/* Description: 'Too Long Frame Error Detected' */
51354 +#define VR9_MAC_PISR_TOOLONG_OFFSET                       0x901
51355 +#define VR9_MAC_PISR_TOOLONG_SHIFT                        4
51356 +#define VR9_MAC_PISR_TOOLONG_SIZE                         1
51357 +/* Bit: 'LENERR' */
51358 +/* Description: 'Length Mismatch Error Detected' */
51359 +#define VR9_MAC_PISR_LENERR_OFFSET                        0x901
51360 +#define VR9_MAC_PISR_LENERR_SHIFT                         3
51361 +#define VR9_MAC_PISR_LENERR_SIZE                          1
51362 +/* Bit: 'FCSERR' */
51363 +/* Description: 'Frame Checksum Error Detected' */
51364 +#define VR9_MAC_PISR_FCSERR_OFFSET                        0x901
51365 +#define VR9_MAC_PISR_FCSERR_SHIFT                         2
51366 +#define VR9_MAC_PISR_FCSERR_SIZE                          1
51367 +/* Bit: 'TXPAUSE' */
51368 +/* Description: 'Pause Frame Transmitted' */
51369 +#define VR9_MAC_PISR_TXPAUSE_OFFSET                       0x901
51370 +#define VR9_MAC_PISR_TXPAUSE_SHIFT                        1
51371 +#define VR9_MAC_PISR_TXPAUSE_SIZE                         1
51372 +/* Bit: 'RXPAUSE' */
51373 +/* Description: 'Pause Frame Received' */
51374 +#define VR9_MAC_PISR_RXPAUSE_OFFSET                       0x901
51375 +#define VR9_MAC_PISR_RXPAUSE_SHIFT                        0
51376 +#define VR9_MAC_PISR_RXPAUSE_SIZE                         1
51377 +/* -------------------------------------------------------------------------- */
51378 +/* Register: 'MAC Interrupt Enable Register' */
51379 +/* Bit: 'PHYERR' */
51380 +/* Description: 'PHY Error Interrupt' */
51381 +#define VR9_MAC_PIER_PHYERR_OFFSET                        0x902
51382 +#define VR9_MAC_PIER_PHYERR_SHIFT                         15
51383 +#define VR9_MAC_PIER_PHYERR_SIZE                          1
51384 +/* Bit: 'ALIGN' */
51385 +/* Description: 'Allignment Error Interrupt' */
51386 +#define VR9_MAC_PIER_ALIGN_OFFSET                         0x902
51387 +#define VR9_MAC_PIER_ALIGN_SHIFT                          14
51388 +#define VR9_MAC_PIER_ALIGN_SIZE                           1
51389 +/* Bit: 'PACT' */
51390 +/* Description: 'PHY Active Status' */
51391 +#define VR9_MAC_PIER_PACT_OFFSET                          0x902
51392 +#define VR9_MAC_PIER_PACT_SHIFT                           13
51393 +#define VR9_MAC_PIER_PACT_SIZE                            1
51394 +/* Bit: 'SPEED' */
51395 +/* Description: 'Megabit Speed Status' */
51396 +#define VR9_MAC_PIER_SPEED_OFFSET                         0x902
51397 +#define VR9_MAC_PIER_SPEED_SHIFT                          12
51398 +#define VR9_MAC_PIER_SPEED_SIZE                           1
51399 +/* Bit: 'FDUP' */
51400 +/* Description: 'Full Duplex Status' */
51401 +#define VR9_MAC_PIER_FDUP_OFFSET                          0x902
51402 +#define VR9_MAC_PIER_FDUP_SHIFT                           11
51403 +#define VR9_MAC_PIER_FDUP_SIZE                            1
51404 +/* Bit: 'RXPAUEN' */
51405 +/* Description: 'Receive Pause Enable Status' */
51406 +#define VR9_MAC_PIER_RXPAUEN_OFFSET                       0x902
51407 +#define VR9_MAC_PIER_RXPAUEN_SHIFT                        10
51408 +#define VR9_MAC_PIER_RXPAUEN_SIZE                         1
51409 +/* Bit: 'TXPAUEN' */
51410 +/* Description: 'Transmit Pause Enable Status' */
51411 +#define VR9_MAC_PIER_TXPAUEN_OFFSET                       0x902
51412 +#define VR9_MAC_PIER_TXPAUEN_SHIFT                        9
51413 +#define VR9_MAC_PIER_TXPAUEN_SIZE                         1
51414 +/* Bit: 'LPIOFF' */
51415 +/* Description: 'Low-power Idle Off Interrupt Mask' */
51416 +#define VR9_MAC_PIER_LPIOFF_OFFSET                        0x902
51417 +#define VR9_MAC_PIER_LPIOFF_SHIFT                         8
51418 +#define VR9_MAC_PIER_LPIOFF_SIZE                          1
51419 +/* Bit: 'LPION' */
51420 +/* Description: 'Low-power Idle On Interrupt Mask' */
51421 +#define VR9_MAC_PIER_LPION_OFFSET                         0x902
51422 +#define VR9_MAC_PIER_LPION_SHIFT                          7
51423 +#define VR9_MAC_PIER_LPION_SIZE                           1
51424 +/* Bit: 'JAM' */
51425 +/* Description: 'Jam Status Interrupt Mask' */
51426 +#define VR9_MAC_PIER_JAM_OFFSET                           0x902
51427 +#define VR9_MAC_PIER_JAM_SHIFT                            6
51428 +#define VR9_MAC_PIER_JAM_SIZE                             1
51429 +/* Bit: 'TOOSHORT' */
51430 +/* Description: 'Too Short Frame Error Interrupt Mask' */
51431 +#define VR9_MAC_PIER_TOOSHORT_OFFSET                      0x902
51432 +#define VR9_MAC_PIER_TOOSHORT_SHIFT                       5
51433 +#define VR9_MAC_PIER_TOOSHORT_SIZE                        1
51434 +/* Bit: 'TOOLONG' */
51435 +/* Description: 'Too Long Frame Error Interrupt Mask' */
51436 +#define VR9_MAC_PIER_TOOLONG_OFFSET                       0x902
51437 +#define VR9_MAC_PIER_TOOLONG_SHIFT                        4
51438 +#define VR9_MAC_PIER_TOOLONG_SIZE                         1
51439 +/* Bit: 'LENERR' */
51440 +/* Description: 'Length Mismatch Error Interrupt Mask' */
51441 +#define VR9_MAC_PIER_LENERR_OFFSET                        0x902
51442 +#define VR9_MAC_PIER_LENERR_SHIFT                         3
51443 +#define VR9_MAC_PIER_LENERR_SIZE                          1
51444 +/* Bit: 'FCSERR' */
51445 +/* Description: 'Frame Checksum Error Interrupt Mask' */
51446 +#define VR9_MAC_PIER_FCSERR_OFFSET                        0x902
51447 +#define VR9_MAC_PIER_FCSERR_SHIFT                         2
51448 +#define VR9_MAC_PIER_FCSERR_SIZE                          1
51449 +/* Bit: 'TXPAUSE' */
51450 +/* Description: 'Transmit Pause Frame Interrupt Mask' */
51451 +#define VR9_MAC_PIER_TXPAUSE_OFFSET                       0x902
51452 +#define VR9_MAC_PIER_TXPAUSE_SHIFT                        1
51453 +#define VR9_MAC_PIER_TXPAUSE_SIZE                         1
51454 +/* Bit: 'RXPAUSE' */
51455 +/* Description: 'Receive Pause Frame Interrupt Mask' */
51456 +#define VR9_MAC_PIER_RXPAUSE_OFFSET                       0x902
51457 +#define VR9_MAC_PIER_RXPAUSE_SHIFT                        0
51458 +#define VR9_MAC_PIER_RXPAUSE_SIZE                         1
51459 +/* -------------------------------------------------------------------------- */
51460 +/* Register: 'MAC Control Register0' */
51461 +/* Bit: 'BM' */
51462 +/* Description: 'Burst Mode Control' */
51463 +#define VR9_MAC_CTRL_0_BM_OFFSET                          0x903
51464 +#define VR9_MAC_CTRL_0_BM_SHIFT                           12
51465 +#define VR9_MAC_CTRL_0_BM_SIZE                            1
51466 +/* Bit: 'APADEN' */
51467 +/* Description: 'Automatic VLAN Padding Enable' */
51468 +#define VR9_MAC_CTRL_0_APADEN_OFFSET                      0x903
51469 +#define VR9_MAC_CTRL_0_APADEN_SHIFT                       11
51470 +#define VR9_MAC_CTRL_0_APADEN_SIZE                        1
51471 +/* Bit: 'VPAD2EN' */
51472 +/* Description: 'Stacked VLAN Padding Enable' */
51473 +#define VR9_MAC_CTRL_0_VPAD2EN_OFFSET                     0x903
51474 +#define VR9_MAC_CTRL_0_VPAD2EN_SHIFT                      10
51475 +#define VR9_MAC_CTRL_0_VPAD2EN_SIZE                       1
51476 +/* Bit: 'VPADEN' */
51477 +/* Description: 'VLAN Padding Enable' */
51478 +#define VR9_MAC_CTRL_0_VPADEN_OFFSET                      0x903
51479 +#define VR9_MAC_CTRL_0_VPADEN_SHIFT                       9
51480 +#define VR9_MAC_CTRL_0_VPADEN_SIZE                        1
51481 +/* Bit: 'PADEN' */
51482 +/* Description: 'Padding Enable' */
51483 +#define VR9_MAC_CTRL_0_PADEN_OFFSET                       0x903
51484 +#define VR9_MAC_CTRL_0_PADEN_SHIFT                        8
51485 +#define VR9_MAC_CTRL_0_PADEN_SIZE                         1
51486 +/* Bit: 'FCS' */
51487 +/* Description: 'Transmit FCS Control' */
51488 +#define VR9_MAC_CTRL_0_FCS_OFFSET                         0x903
51489 +#define VR9_MAC_CTRL_0_FCS_SHIFT                          7
51490 +#define VR9_MAC_CTRL_0_FCS_SIZE                           1
51491 +/* Bit: 'FCON' */
51492 +/* Description: 'Flow Control Mode' */
51493 +#define VR9_MAC_CTRL_0_FCON_OFFSET                        0x903
51494 +#define VR9_MAC_CTRL_0_FCON_SHIFT                         4
51495 +#define VR9_MAC_CTRL_0_FCON_SIZE                          3
51496 +/* Bit: 'FDUP' */
51497 +/* Description: 'Full Duplex Control' */
51498 +#define VR9_MAC_CTRL_0_FDUP_OFFSET                        0x903
51499 +#define VR9_MAC_CTRL_0_FDUP_SHIFT                         2
51500 +#define VR9_MAC_CTRL_0_FDUP_SIZE                          2
51501 +/* Bit: 'GMII' */
51502 +/* Description: 'GMII/MII interface mode selection' */
51503 +#define VR9_MAC_CTRL_0_GMII_OFFSET                        0x903
51504 +#define VR9_MAC_CTRL_0_GMII_SHIFT                         0
51505 +#define VR9_MAC_CTRL_0_GMII_SIZE                          2
51506 +/* -------------------------------------------------------------------------- */
51507 +/* Register: 'MAC Control Register1' */
51508 +/* Bit: 'DEFERMODE' */
51509 +/* Description: 'Defer Model' */
51510 +#define VR9_MAC_CTRL_1_DEFERMODE_OFFSET                   0x904
51511 +#define VR9_MAC_CTRL_1_DEFERMODE_SHIFT                    15
51512 +#define VR9_MAC_CTRL_1_DEFERMODE_SIZE                     1
51513 +/* Bit: 'SHORTPRE' */
51514 +/* Description: 'Short Preamble Control' */
51515 +#define VR9_MAC_CTRL_1_SHORTPRE_OFFSET                    0x904
51516 +#define VR9_MAC_CTRL_1_SHORTPRE_SHIFT                     8
51517 +#define VR9_MAC_CTRL_1_SHORTPRE_SIZE                      1
51518 +/* Bit: 'IPG' */
51519 +/* Description: 'Minimum Inter Packet Gap Size' */
51520 +#define VR9_MAC_CTRL_1_IPG_OFFSET                         0x904
51521 +#define VR9_MAC_CTRL_1_IPG_SHIFT                          0
51522 +#define VR9_MAC_CTRL_1_IPG_SIZE                           4
51523 +/* -------------------------------------------------------------------------- */
51524 +/* Register: 'MAC Control Register2' */
51525 +/* Bit: 'MLEN' */
51526 +/* Description: 'Maximum Untagged Frame Length' */
51527 +#define VR9_MAC_CTRL_2_MLEN_OFFSET                        0x905
51528 +#define VR9_MAC_CTRL_2_MLEN_SHIFT                         3
51529 +#define VR9_MAC_CTRL_2_MLEN_SIZE                          1
51530 +/* Bit: 'LCHKL' */
51531 +/* Description: 'Frame Length Check Long Enable' */
51532 +#define VR9_MAC_CTRL_2_LCHKL_OFFSET                       0x905
51533 +#define VR9_MAC_CTRL_2_LCHKL_SHIFT                        2
51534 +#define VR9_MAC_CTRL_2_LCHKL_SIZE                         1
51535 +/* Bit: 'LCHKS' */
51536 +/* Description: 'Frame Length Check Short Enable' */
51537 +#define VR9_MAC_CTRL_2_LCHKS_OFFSET                       0x905
51538 +#define VR9_MAC_CTRL_2_LCHKS_SHIFT                        0
51539 +#define VR9_MAC_CTRL_2_LCHKS_SIZE                         2
51540 +/* -------------------------------------------------------------------------- */
51541 +/* Register: 'MAC Control Register3' */
51542 +/* Bit: 'RCNT' */
51543 +/* Description: 'Retry Count' */
51544 +#define VR9_MAC_CTRL_3_RCNT_OFFSET                        0x906
51545 +#define VR9_MAC_CTRL_3_RCNT_SHIFT                         0
51546 +#define VR9_MAC_CTRL_3_RCNT_SIZE                          4
51547 +/* -------------------------------------------------------------------------- */
51548 +/* Register: 'MAC Control Register4' */
51549 +/* Bit: 'GWAIT' */
51550 +/* Description: 'LPI Wait Time for 1G' */
51551 +#define VR9_MAC_CTRL_4_GWAIT_OFFSET                       0x907
51552 +#define VR9_MAC_CTRL_4_GWAIT_SHIFT                        8
51553 +#define VR9_MAC_CTRL_4_GWAIT_SIZE                         7
51554 +/* Bit: 'LPIEN' */
51555 +/* Description: 'LPI Mode Enable' */
51556 +#define VR9_MAC_CTRL_4_LPIEN_OFFSET                       0x907
51557 +#define VR9_MAC_CTRL_4_LPIEN_SHIFT                        7
51558 +#define VR9_MAC_CTRL_4_LPIEN_SIZE                         1
51559 +/* Bit: 'WAIT' */
51560 +/* Description: 'LPI Wait Time for 100M' */
51561 +#define VR9_MAC_CTRL_4_WAIT_OFFSET                        0x907
51562 +#define VR9_MAC_CTRL_4_WAIT_SHIFT                         0
51563 +#define VR9_MAC_CTRL_4_WAIT_SIZE                          7
51564 +/* -------------------------------------------------------------------------- */
51565 +/* Register: 'MAC Control Register5' */
51566 +/* Bit: 'PJPS_NOBP' */
51567 +/* Description: 'Prolonged Jam pattern size during no-backpressure
51568 +state' */
51569 +#define VR9_MAC_CTRL_5_PJPS_NOBP_OFFSET                   0x908
51570 +#define VR9_MAC_CTRL_5_PJPS_NOBP_SHIFT                    1
51571 +#define VR9_MAC_CTRL_5_PJPS_NOBP_SIZE                     1
51572 +/* Bit: 'PJPS_BP' */
51573 +/* Description: 'Prolonged Jam pattern size during backpressure state' */
51574 +#define VR9_MAC_CTRL_5_PJPS_BP_OFFSET                     0x908
51575 +#define VR9_MAC_CTRL_5_PJPS_BP_SHIFT                      0
51576 +#define VR9_MAC_CTRL_5_PJPS_BP_SIZE                       1
51577 +/* -------------------------------------------------------------------------- */
51578 +/* Register: 'MAC Test Enable Register' */
51579 +/* Bit: 'JTEN' */
51580 +/* Description: 'Jitter Test Enable' */
51581 +#define VR9_MAC_TESTEN_JTEN_OFFSET                        0x90B
51582 +#define VR9_MAC_TESTEN_JTEN_SHIFT                         2
51583 +#define VR9_MAC_TESTEN_JTEN_SIZE                          1
51584 +/* Bit: 'TXER' */
51585 +/* Description: 'Transmit Error Insertion' */
51586 +#define VR9_MAC_TESTEN_TXER_OFFSET                        0x90B
51587 +#define VR9_MAC_TESTEN_TXER_SHIFT                         1
51588 +#define VR9_MAC_TESTEN_TXER_SIZE                          1
51589 +/* Bit: 'LOOP' */
51590 +/* Description: 'MAC Loopback Enable' */
51591 +#define VR9_MAC_TESTEN_LOOP_OFFSET                        0x90B
51592 +#define VR9_MAC_TESTEN_LOOP_SHIFT                         0
51593 +#define VR9_MAC_TESTEN_LOOP_SIZE                          1
51594 +/* -------------------------------------------------------------------------- */
51595 +/* Register: 'Ethernet Switch FetchDMA Control Register' */
51596 +/* Bit: 'EGCNT' */
51597 +/* Description: 'Egress Special Tag RMON count' */
51598 +#define VR9_FDMA_CTRL_EGCNT_OFFSET                        0xA40
51599 +#define VR9_FDMA_CTRL_EGCNT_SHIFT                         7
51600 +#define VR9_FDMA_CTRL_EGCNT_SIZE                          1
51601 +/* Bit: 'LPI_MODE' */
51602 +/* Description: 'Low Power Idle Mode' */
51603 +#define VR9_FDMA_CTRL_LPI_MODE_OFFSET                     0xA40
51604 +#define VR9_FDMA_CTRL_LPI_MODE_SHIFT                      4
51605 +#define VR9_FDMA_CTRL_LPI_MODE_SIZE                       3
51606 +/* Bit: 'EGSTAG' */
51607 +/* Description: 'Egress Special Tag Size' */
51608 +#define VR9_FDMA_CTRL_EGSTAG_OFFSET                       0xA40
51609 +#define VR9_FDMA_CTRL_EGSTAG_SHIFT                        2
51610 +#define VR9_FDMA_CTRL_EGSTAG_SIZE                         2
51611 +/* Bit: 'IGSTAG' */
51612 +/* Description: 'Ingress Special Tag Size' */
51613 +#define VR9_FDMA_CTRL_IGSTAG_OFFSET                       0xA40
51614 +#define VR9_FDMA_CTRL_IGSTAG_SHIFT                        1
51615 +#define VR9_FDMA_CTRL_IGSTAG_SIZE                         1
51616 +/* -------------------------------------------------------------------------- */
51617 +/* Register: 'Special Tag EthertypeControl Register' */
51618 +/* Bit: 'ETYPE' */
51619 +/* Description: 'Special Tag Ethertype' */
51620 +#define VR9_FDMA_STETYPE_ETYPE_OFFSET                     0xA41
51621 +#define VR9_FDMA_STETYPE_ETYPE_SHIFT                      0
51622 +#define VR9_FDMA_STETYPE_ETYPE_SIZE                       16
51623 +/* -------------------------------------------------------------------------- */
51624 +/* Register: 'VLAN Tag EthertypeControl Register' */
51625 +/* Bit: 'ETYPE' */
51626 +/* Description: 'VLAN Tag Ethertype' */
51627 +#define VR9_FDMA_VTETYPE_ETYPE_OFFSET                     0xA42
51628 +#define VR9_FDMA_VTETYPE_ETYPE_SHIFT                      0
51629 +#define VR9_FDMA_VTETYPE_ETYPE_SIZE                       16
51630 +/* -------------------------------------------------------------------------- */
51631 +/* Register: 'FDMA Status Register0' */
51632 +/* Bit: 'FSMS' */
51633 +/* Description: 'FSM states status' */
51634 +#define VR9_FDMA_STAT_0_FSMS_OFFSET                       0xA43
51635 +#define VR9_FDMA_STAT_0_FSMS_SHIFT                        0
51636 +#define VR9_FDMA_STAT_0_FSMS_SIZE                         16
51637 +/* -------------------------------------------------------------------------- */
51638 +/* Register: 'Fetch DMA Global InterruptEnable Register' */
51639 +/* Bit: 'PCKD' */
51640 +/* Description: 'Packet Drop Interrupt Enable' */
51641 +#define VR9_FDMA_IER_PCKD_OFFSET                          0xA44
51642 +#define VR9_FDMA_IER_PCKD_SHIFT                           14
51643 +#define VR9_FDMA_IER_PCKD_SIZE                            1
51644 +/* Bit: 'PCKR' */
51645 +/* Description: 'Packet Ready Interrupt Enable' */
51646 +#define VR9_FDMA_IER_PCKR_OFFSET                          0xA44
51647 +#define VR9_FDMA_IER_PCKR_SHIFT                           13
51648 +#define VR9_FDMA_IER_PCKR_SIZE                            1
51649 +/* Bit: 'PCKT' */
51650 +/* Description: 'Packet Sent Interrupt Enable' */
51651 +#define VR9_FDMA_IER_PCKT_OFFSET                          0xA44
51652 +#define VR9_FDMA_IER_PCKT_SHIFT                           0
51653 +#define VR9_FDMA_IER_PCKT_SIZE                            13
51654 +/* -------------------------------------------------------------------------- */
51655 +/* Register: 'Fetch DMA Global InterruptStatus Register' */
51656 +/* Bit: 'PCKTD' */
51657 +/* Description: 'Packet Drop' */
51658 +#define VR9_FDMA_ISR_PCKTD_OFFSET                         0xA45
51659 +#define VR9_FDMA_ISR_PCKTD_SHIFT                          14
51660 +#define VR9_FDMA_ISR_PCKTD_SIZE                           1
51661 +/* Bit: 'PCKR' */
51662 +/* Description: 'Packet is Ready for Transmission' */
51663 +#define VR9_FDMA_ISR_PCKR_OFFSET                          0xA45
51664 +#define VR9_FDMA_ISR_PCKR_SHIFT                           13
51665 +#define VR9_FDMA_ISR_PCKR_SIZE                            1
51666 +/* Bit: 'PCKT' */
51667 +/* Description: 'Packet Sent Event' */
51668 +#define VR9_FDMA_ISR_PCKT_OFFSET                          0xA45
51669 +#define VR9_FDMA_ISR_PCKT_SHIFT                           0
51670 +#define VR9_FDMA_ISR_PCKT_SIZE                            13
51671 +/* -------------------------------------------------------------------------- */
51672 +/* Register: 'Ethernet SwitchFetch DMA Port Control Register' */
51673 +/* Bit: 'ST_TYPE' */
51674 +/* Description: 'Special Tag Ethertype Mode' */
51675 +#define VR9_FDMA_PCTRL_ST_TYPE_OFFSET                     0xA80
51676 +#define VR9_FDMA_PCTRL_ST_TYPE_SHIFT                      5
51677 +#define VR9_FDMA_PCTRL_ST_TYPE_SIZE                       1
51678 +/* Bit: 'VLANMOD' */
51679 +/* Description: 'VLAN Modification Control' */
51680 +#define VR9_FDMA_PCTRL_VLANMOD_OFFSET                     0xA80
51681 +#define VR9_FDMA_PCTRL_VLANMOD_SHIFT                      3
51682 +#define VR9_FDMA_PCTRL_VLANMOD_SIZE                       2
51683 +/* Bit: 'DSCPRM' */
51684 +/* Description: 'DSCP Re-marking Enable' */
51685 +#define VR9_FDMA_PCTRL_DSCPRM_OFFSET                      0xA80
51686 +#define VR9_FDMA_PCTRL_DSCPRM_SHIFT                       2
51687 +#define VR9_FDMA_PCTRL_DSCPRM_SIZE                        1
51688 +/* Bit: 'STEN' */
51689 +/* Description: 'Special Tag Insertion Enable' */
51690 +#define VR9_FDMA_PCTRL_STEN_OFFSET                        0xA80
51691 +#define VR9_FDMA_PCTRL_STEN_SHIFT                         1
51692 +#define VR9_FDMA_PCTRL_STEN_SIZE                          1
51693 +/* Bit: 'EN' */
51694 +/* Description: 'FDMA Port Enable' */
51695 +#define VR9_FDMA_PCTRL_EN_OFFSET                          0xA80
51696 +#define VR9_FDMA_PCTRL_EN_SHIFT                           0
51697 +#define VR9_FDMA_PCTRL_EN_SIZE                            1
51698 +/* -------------------------------------------------------------------------- */
51699 +/* Register: 'Ethernet SwitchFetch DMA Port Priority Register' */
51700 +/* Bit: 'PRIO' */
51701 +/* Description: 'FDMA PRIO' */
51702 +#define VR9_FDMA_PRIO_PRIO_OFFSET                         0xA81
51703 +#define VR9_FDMA_PRIO_PRIO_SHIFT                          0
51704 +#define VR9_FDMA_PRIO_PRIO_SIZE                           2
51705 +/* -------------------------------------------------------------------------- */
51706 +/* Register: 'Ethernet SwitchFetch DMA Port Status Register 0' */
51707 +/* Bit: 'PKT_AVAIL' */
51708 +/* Description: 'Port Egress Packet Available' */
51709 +#define VR9_FDMA_PSTAT0_PKT_AVAIL_OFFSET                  0xA82
51710 +#define VR9_FDMA_PSTAT0_PKT_AVAIL_SHIFT                   15
51711 +#define VR9_FDMA_PSTAT0_PKT_AVAIL_SIZE                    1
51712 +/* Bit: 'POK' */
51713 +/* Description: 'Port Status OK' */
51714 +#define VR9_FDMA_PSTAT0_POK_OFFSET                        0xA82
51715 +#define VR9_FDMA_PSTAT0_POK_SHIFT                         14
51716 +#define VR9_FDMA_PSTAT0_POK_SIZE                          1
51717 +/* Bit: 'PSEG' */
51718 +/* Description: 'Port Egress Segment Count' */
51719 +#define VR9_FDMA_PSTAT0_PSEG_OFFSET                       0xA82
51720 +#define VR9_FDMA_PSTAT0_PSEG_SHIFT                        0
51721 +#define VR9_FDMA_PSTAT0_PSEG_SIZE                         6
51722 +/* -------------------------------------------------------------------------- */
51723 +/* Register: 'Ethernet SwitchFetch DMA Port Status Register 1' */
51724 +/* Bit: 'HDR_PTR' */
51725 +/* Description: 'Header Pointer' */
51726 +#define VR9_FDMA_PSTAT1_HDR_PTR_OFFSET                    0xA83
51727 +#define VR9_FDMA_PSTAT1_HDR_PTR_SHIFT                     0
51728 +#define VR9_FDMA_PSTAT1_HDR_PTR_SIZE                      10
51729 +/* -------------------------------------------------------------------------- */
51730 +/* Register: 'Egress TimeStamp Register 0' */
51731 +/* Bit: 'TSTL' */
51732 +/* Description: 'Time Stamp [15:0]' */
51733 +#define VR9_FDMA_TSTAMP0_TSTL_OFFSET                      0xA84
51734 +#define VR9_FDMA_TSTAMP0_TSTL_SHIFT                       0
51735 +#define VR9_FDMA_TSTAMP0_TSTL_SIZE                        16
51736 +/* -------------------------------------------------------------------------- */
51737 +/* Register: 'Egress TimeStamp Register 1' */
51738 +/* Bit: 'TSTH' */
51739 +/* Description: 'Time Stamp [31:16]' */
51740 +#define VR9_FDMA_TSTAMP1_TSTH_OFFSET                      0xA85
51741 +#define VR9_FDMA_TSTAMP1_TSTH_SHIFT                       0
51742 +#define VR9_FDMA_TSTAMP1_TSTH_SIZE                        16
51743 +/* -------------------------------------------------------------------------- */
51744 +/* Register: 'Ethernet Switch StoreDMA Control Register' */
51745 +/* Bit: 'RMON_ALIGN' */
51746 +/* Description: 'MUX to select what to count on align error rmon
51747 +counter' */
51748 +#define VR9_SDMA_CTRL_RMON_ALIGN_OFFSET                   0xB40
51749 +#define VR9_SDMA_CTRL_RMON_ALIGN_SHIFT                    2
51750 +#define VR9_SDMA_CTRL_RMON_ALIGN_SIZE                     2
51751 +/* Bit: 'ARBIT' */
51752 +/* Description: 'SIMPLE ARBITER FOR PARSER FILLING' */
51753 +#define VR9_SDMA_CTRL_ARBIT_OFFSET                        0xB40
51754 +#define VR9_SDMA_CTRL_ARBIT_SHIFT                         1
51755 +#define VR9_SDMA_CTRL_ARBIT_SIZE                          1
51756 +/* Bit: 'TSTEN' */
51757 +/* Description: 'Time Stamp Enable' */
51758 +#define VR9_SDMA_CTRL_TSTEN_OFFSET                        0xB40
51759 +#define VR9_SDMA_CTRL_TSTEN_SHIFT                         0
51760 +#define VR9_SDMA_CTRL_TSTEN_SIZE                          1
51761 +/* -------------------------------------------------------------------------- */
51762 +/* Register: 'SDMA Flow Control Threshold1 Register' */
51763 +/* Bit: 'THR1' */
51764 +/* Description: 'Threshold 1' */
51765 +#define VR9_SDMA_FCTHR1_THR1_OFFSET                       0xB41
51766 +#define VR9_SDMA_FCTHR1_THR1_SHIFT                        0
51767 +#define VR9_SDMA_FCTHR1_THR1_SIZE                         10
51768 +/* -------------------------------------------------------------------------- */
51769 +/* Register: 'SDMA Flow Control Threshold2 Register' */
51770 +/* Bit: 'THR2' */
51771 +/* Description: 'Threshold 2' */
51772 +#define VR9_SDMA_FCTHR2_THR2_OFFSET                       0xB42
51773 +#define VR9_SDMA_FCTHR2_THR2_SHIFT                        0
51774 +#define VR9_SDMA_FCTHR2_THR2_SIZE                         10
51775 +/* -------------------------------------------------------------------------- */
51776 +/* Register: 'SDMA Flow Control Threshold3 Register' */
51777 +/* Bit: 'THR3' */
51778 +/* Description: 'Threshold 3' */
51779 +#define VR9_SDMA_FCTHR3_THR3_OFFSET                       0xB43
51780 +#define VR9_SDMA_FCTHR3_THR3_SHIFT                        0
51781 +#define VR9_SDMA_FCTHR3_THR3_SIZE                         10
51782 +/* -------------------------------------------------------------------------- */
51783 +/* Register: 'SDMA Flow Control Threshold4 Register' */
51784 +/* Bit: 'THR4' */
51785 +/* Description: 'Threshold 4' */
51786 +#define VR9_SDMA_FCTHR4_THR4_OFFSET                       0xB44
51787 +#define VR9_SDMA_FCTHR4_THR4_SHIFT                        0
51788 +#define VR9_SDMA_FCTHR4_THR4_SIZE                         10
51789 +/* -------------------------------------------------------------------------- */
51790 +/* Register: 'SDMA Flow Control Threshold5 Register' */
51791 +/* Bit: 'THR5' */
51792 +/* Description: 'Threshold 5' */
51793 +#define VR9_SDMA_FCTHR5_THR5_OFFSET                       0xB45
51794 +#define VR9_SDMA_FCTHR5_THR5_SHIFT                        0
51795 +#define VR9_SDMA_FCTHR5_THR5_SIZE                         10
51796 +/* -------------------------------------------------------------------------- */
51797 +/* Register: 'SDMA Flow Control Threshold6 Register' */
51798 +/* Bit: 'THR6' */
51799 +/* Description: 'Threshold 6' */
51800 +#define VR9_SDMA_FCTHR6_THR6_OFFSET                       0xB46
51801 +#define VR9_SDMA_FCTHR6_THR6_SHIFT                        0
51802 +#define VR9_SDMA_FCTHR6_THR6_SIZE                         10
51803 +/* -------------------------------------------------------------------------- */
51804 +/* Register: 'SDMA Flow Control Threshold7 Register' */
51805 +/* Bit: 'THR7' */
51806 +/* Description: 'Threshold 7' */
51807 +#define VR9_SDMA_FCTHR7_THR7_OFFSET                       0xB47
51808 +#define VR9_SDMA_FCTHR7_THR7_SHIFT                        0
51809 +#define VR9_SDMA_FCTHR7_THR7_SIZE                         11
51810 +/* -------------------------------------------------------------------------- */
51811 +/* Register: 'SDMA Status Register0' */
51812 +/* Bit: 'BPS_FILL' */
51813 +/* Description: 'Back Pressure Status' */
51814 +#define VR9_SDMA_STAT_0_BPS_FILL_OFFSET                   0xB48
51815 +#define VR9_SDMA_STAT_0_BPS_FILL_SHIFT                    4
51816 +#define VR9_SDMA_STAT_0_BPS_FILL_SIZE                     3
51817 +/* Bit: 'BPS_PNT' */
51818 +/* Description: 'Back Pressure Status' */
51819 +#define VR9_SDMA_STAT_0_BPS_PNT_OFFSET                    0xB48
51820 +#define VR9_SDMA_STAT_0_BPS_PNT_SHIFT                     2
51821 +#define VR9_SDMA_STAT_0_BPS_PNT_SIZE                      2
51822 +/* Bit: 'DROP' */
51823 +/* Description: 'Back Pressure Status' */
51824 +#define VR9_SDMA_STAT_0_DROP_OFFSET                       0xB48
51825 +#define VR9_SDMA_STAT_0_DROP_SHIFT                        0
51826 +#define VR9_SDMA_STAT_0_DROP_SIZE                         2
51827 +/* -------------------------------------------------------------------------- */
51828 +/* Register: 'SDMA Status Register1' */
51829 +/* Bit: 'FILL' */
51830 +/* Description: 'Buffer Filling Level' */
51831 +#define VR9_SDMA_STAT_1_FILL_OFFSET                       0xB49
51832 +#define VR9_SDMA_STAT_1_FILL_SHIFT                        0
51833 +#define VR9_SDMA_STAT_1_FILL_SIZE                         10
51834 +/* -------------------------------------------------------------------------- */
51835 +/* Register: 'SDMA Status Register2' */
51836 +/* Bit: 'FSMS' */
51837 +/* Description: 'FSM states status' */
51838 +#define VR9_SDMA_STAT_2_FSMS_OFFSET                       0xB4A
51839 +#define VR9_SDMA_STAT_2_FSMS_SHIFT                        0
51840 +#define VR9_SDMA_STAT_2_FSMS_SIZE                         16
51841 +/* -------------------------------------------------------------------------- */
51842 +/* Register: 'SDMA Interrupt Enable Register' */
51843 +/* Bit: 'BPEX' */
51844 +/* Description: 'Buffer Pointers Exceeded' */
51845 +#define VR9_SDMA_IER_BPEX_OFFSET                          0xB4B
51846 +#define VR9_SDMA_IER_BPEX_SHIFT                           15
51847 +#define VR9_SDMA_IER_BPEX_SIZE                            1
51848 +/* Bit: 'BFULL' */
51849 +/* Description: 'Buffer Full' */
51850 +#define VR9_SDMA_IER_BFULL_OFFSET                         0xB4B
51851 +#define VR9_SDMA_IER_BFULL_SHIFT                          14
51852 +#define VR9_SDMA_IER_BFULL_SIZE                           1
51853 +/* Bit: 'FERR' */
51854 +/* Description: 'Frame Error' */
51855 +#define VR9_SDMA_IER_FERR_OFFSET                          0xB4B
51856 +#define VR9_SDMA_IER_FERR_SHIFT                           13
51857 +#define VR9_SDMA_IER_FERR_SIZE                            1
51858 +/* Bit: 'FRX' */
51859 +/* Description: 'Frame Received Successfully' */
51860 +#define VR9_SDMA_IER_FRX_OFFSET                           0xB4B
51861 +#define VR9_SDMA_IER_FRX_SHIFT                            0
51862 +#define VR9_SDMA_IER_FRX_SIZE                             13
51863 +/* -------------------------------------------------------------------------- */
51864 +/* Register: 'SDMA Interrupt Status Register' */
51865 +/* Bit: 'BPEX' */
51866 +/* Description: 'Packet Descriptors Exceeded' */
51867 +#define VR9_SDMA_ISR_BPEX_OFFSET                          0xB4C
51868 +#define VR9_SDMA_ISR_BPEX_SHIFT                           15
51869 +#define VR9_SDMA_ISR_BPEX_SIZE                            1
51870 +/* Bit: 'BFULL' */
51871 +/* Description: 'Buffer Full' */
51872 +#define VR9_SDMA_ISR_BFULL_OFFSET                         0xB4C
51873 +#define VR9_SDMA_ISR_BFULL_SHIFT                          14
51874 +#define VR9_SDMA_ISR_BFULL_SIZE                           1
51875 +/* Bit: 'FERR' */
51876 +/* Description: 'Frame Error' */
51877 +#define VR9_SDMA_ISR_FERR_OFFSET                          0xB4C
51878 +#define VR9_SDMA_ISR_FERR_SHIFT                           13
51879 +#define VR9_SDMA_ISR_FERR_SIZE                            1
51880 +/* Bit: 'FRX' */
51881 +/* Description: 'Frame Received Successfully' */
51882 +#define VR9_SDMA_ISR_FRX_OFFSET                           0xB4C
51883 +#define VR9_SDMA_ISR_FRX_SHIFT                            0
51884 +#define VR9_SDMA_ISR_FRX_SIZE                             13
51885 +/* -------------------------------------------------------------------------- */
51886 +/* Register: 'Ethernet SwitchStore DMA Port Control Register' */
51887 +/* Bit: 'DTHR' */
51888 +/* Description: 'Drop Threshold Selection' */
51889 +#define VR9_SDMA_PCTRL_DTHR_OFFSET                        0xBC0
51890 +#define VR9_SDMA_PCTRL_DTHR_SHIFT                         13
51891 +#define VR9_SDMA_PCTRL_DTHR_SIZE                          2
51892 +/* Bit: 'PTHR' */
51893 +/* Description: 'Pause Threshold Selection' */
51894 +#define VR9_SDMA_PCTRL_PTHR_OFFSET                        0xBC0
51895 +#define VR9_SDMA_PCTRL_PTHR_SHIFT                         11
51896 +#define VR9_SDMA_PCTRL_PTHR_SIZE                          2
51897 +/* Bit: 'PHYEFWD' */
51898 +/* Description: 'Forward PHY Error Frames' */
51899 +#define VR9_SDMA_PCTRL_PHYEFWD_OFFSET                     0xBC0
51900 +#define VR9_SDMA_PCTRL_PHYEFWD_SHIFT                      10
51901 +#define VR9_SDMA_PCTRL_PHYEFWD_SIZE                       1
51902 +/* Bit: 'ALGFWD' */
51903 +/* Description: 'Forward Alignment Error Frames' */
51904 +#define VR9_SDMA_PCTRL_ALGFWD_OFFSET                      0xBC0
51905 +#define VR9_SDMA_PCTRL_ALGFWD_SHIFT                       9
51906 +#define VR9_SDMA_PCTRL_ALGFWD_SIZE                        1
51907 +/* Bit: 'LENFWD' */
51908 +/* Description: 'Forward Length Errored Frames' */
51909 +#define VR9_SDMA_PCTRL_LENFWD_OFFSET                      0xBC0
51910 +#define VR9_SDMA_PCTRL_LENFWD_SHIFT                       8
51911 +#define VR9_SDMA_PCTRL_LENFWD_SIZE                        1
51912 +/* Bit: 'OSFWD' */
51913 +/* Description: 'Forward Oversized Frames' */
51914 +#define VR9_SDMA_PCTRL_OSFWD_OFFSET                       0xBC0
51915 +#define VR9_SDMA_PCTRL_OSFWD_SHIFT                        7
51916 +#define VR9_SDMA_PCTRL_OSFWD_SIZE                         1
51917 +/* Bit: 'USFWD' */
51918 +/* Description: 'Forward Undersized Frames' */
51919 +#define VR9_SDMA_PCTRL_USFWD_OFFSET                       0xBC0
51920 +#define VR9_SDMA_PCTRL_USFWD_SHIFT                        6
51921 +#define VR9_SDMA_PCTRL_USFWD_SIZE                         1
51922 +/* Bit: 'FCSIGN' */
51923 +/* Description: 'Ignore FCS Errors' */
51924 +#define VR9_SDMA_PCTRL_FCSIGN_OFFSET                      0xBC0
51925 +#define VR9_SDMA_PCTRL_FCSIGN_SHIFT                       5
51926 +#define VR9_SDMA_PCTRL_FCSIGN_SIZE                        1
51927 +/* Bit: 'FCSFWD' */
51928 +/* Description: 'Forward FCS Errored Frames' */
51929 +#define VR9_SDMA_PCTRL_FCSFWD_OFFSET                      0xBC0
51930 +#define VR9_SDMA_PCTRL_FCSFWD_SHIFT                       4
51931 +#define VR9_SDMA_PCTRL_FCSFWD_SIZE                        1
51932 +/* Bit: 'PAUFWD' */
51933 +/* Description: 'Pause Frame Forwarding' */
51934 +#define VR9_SDMA_PCTRL_PAUFWD_OFFSET                      0xBC0
51935 +#define VR9_SDMA_PCTRL_PAUFWD_SHIFT                       3
51936 +#define VR9_SDMA_PCTRL_PAUFWD_SIZE                        1
51937 +/* Bit: 'MFCEN' */
51938 +/* Description: 'Metering Flow Control Enable' */
51939 +#define VR9_SDMA_PCTRL_MFCEN_OFFSET                       0xBC0
51940 +#define VR9_SDMA_PCTRL_MFCEN_SHIFT                        2
51941 +#define VR9_SDMA_PCTRL_MFCEN_SIZE                         1
51942 +/* Bit: 'FCEN' */
51943 +/* Description: 'Flow Control Enable' */
51944 +#define VR9_SDMA_PCTRL_FCEN_OFFSET                        0xBC0
51945 +#define VR9_SDMA_PCTRL_FCEN_SHIFT                         1
51946 +#define VR9_SDMA_PCTRL_FCEN_SIZE                          1
51947 +/* Bit: 'PEN' */
51948 +/* Description: 'Port Enable' */
51949 +#define VR9_SDMA_PCTRL_PEN_OFFSET                         0xBC0
51950 +#define VR9_SDMA_PCTRL_PEN_SHIFT                          0
51951 +#define VR9_SDMA_PCTRL_PEN_SIZE                           1
51952 +/* -------------------------------------------------------------------------- */
51953 +/* Register: 'Ethernet SwitchStore DMA Port Priority Register' */
51954 +/* Bit: 'MIN_IFG' */
51955 +/* Description: 'Minimum IFG,SFD and preamble' */
51956 +#define VR9_SDMA_PRIO_MIN_IFG_OFFSET                      0xBC1
51957 +#define VR9_SDMA_PRIO_MIN_IFG_SHIFT                       7
51958 +#define VR9_SDMA_PRIO_MIN_IFG_SIZE                        5
51959 +/* Bit: 'PHYEIGN' */
51960 +/* Description: 'Ignore PHY Error Frames' */
51961 +#define VR9_SDMA_PRIO_PHYEIGN_OFFSET                      0xBC1
51962 +#define VR9_SDMA_PRIO_PHYEIGN_SHIFT                       6
51963 +#define VR9_SDMA_PRIO_PHYEIGN_SIZE                        1
51964 +/* Bit: 'ALGIGN' */
51965 +/* Description: 'Ignore Alignment Error Frames' */
51966 +#define VR9_SDMA_PRIO_ALGIGN_OFFSET                       0xBC1
51967 +#define VR9_SDMA_PRIO_ALGIGN_SHIFT                        5
51968 +#define VR9_SDMA_PRIO_ALGIGN_SIZE                         1
51969 +/* Bit: 'LENIGN' */
51970 +/* Description: 'Ignore Length Errored Frames' */
51971 +#define VR9_SDMA_PRIO_LENIGN_OFFSET                       0xBC1
51972 +#define VR9_SDMA_PRIO_LENIGN_SHIFT                        4
51973 +#define VR9_SDMA_PRIO_LENIGN_SIZE                         1
51974 +/* Bit: 'OSIGN' */
51975 +/* Description: 'Ignore Oversized Frames' */
51976 +#define VR9_SDMA_PRIO_OSIGN_OFFSET                        0xBC1
51977 +#define VR9_SDMA_PRIO_OSIGN_SHIFT                         3
51978 +#define VR9_SDMA_PRIO_OSIGN_SIZE                          1
51979 +/* Bit: 'USIGN' */
51980 +/* Description: 'Ignore Undersized Frames' */
51981 +#define VR9_SDMA_PRIO_USIGN_OFFSET                        0xBC1
51982 +#define VR9_SDMA_PRIO_USIGN_SHIFT                         2
51983 +#define VR9_SDMA_PRIO_USIGN_SIZE                          1
51984 +/* Bit: 'PRIO' */
51985 +/* Description: 'SDMA PRIO' */
51986 +#define VR9_SDMA_PRIO_PRIO_OFFSET                         0xBC1
51987 +#define VR9_SDMA_PRIO_PRIO_SHIFT                          0
51988 +#define VR9_SDMA_PRIO_PRIO_SIZE                           2
51989 +/* -------------------------------------------------------------------------- */
51990 +/* Register: 'Ethernet SwitchStore DMA Port Status Register 0' */
51991 +/* Bit: 'HDR_PTR' */
51992 +/* Description: 'Port Ingress Queue Header Pointer' */
51993 +#define VR9_SDMA_PSTAT0_HDR_PTR_OFFSET                    0xBC2
51994 +#define VR9_SDMA_PSTAT0_HDR_PTR_SHIFT                     0
51995 +#define VR9_SDMA_PSTAT0_HDR_PTR_SIZE                      10
51996 +/* -------------------------------------------------------------------------- */
51997 +/* Register: 'Ethernet SwitchStore DMA Port Status Register 1' */
51998 +/* Bit: 'PPKT' */
51999 +/* Description: 'Port Ingress Packet Count' */
52000 +#define VR9_SDMA_PSTAT1_PPKT_OFFSET                       0xBC3
52001 +#define VR9_SDMA_PSTAT1_PPKT_SHIFT                        0
52002 +#define VR9_SDMA_PSTAT1_PPKT_SIZE                         10
52003 +/* -------------------------------------------------------------------------- */
52004 +/* Register: 'Ingress TimeStamp Register 0' */
52005 +/* Bit: 'TSTL' */
52006 +/* Description: 'Time Stamp [15:0]' */
52007 +#define VR9_SDMA_TSTAMP0_TSTL_OFFSET                      0xBC4
52008 +#define VR9_SDMA_TSTAMP0_TSTL_SHIFT                       0
52009 +#define VR9_SDMA_TSTAMP0_TSTL_SIZE                        16
52010 +/* -------------------------------------------------------------------------- */
52011 +/* Register: 'Ingress TimeStamp Register 1' */
52012 +/* Bit: 'TSTH' */
52013 +/* Description: 'Time Stamp [31:16]' */
52014 +#define VR9_SDMA_TSTAMP1_TSTH_OFFSET                      0xBC5
52015 +#define VR9_SDMA_TSTAMP1_TSTH_SHIFT                       0
52016 +#define VR9_SDMA_TSTAMP1_TSTH_SIZE                        16
52017 +/* -------------------------------------------------------------------------- */
52018 +#endif /* #ifndef _VR9_SWITCH_H */
52019 diff --git a/include/switch_api/VR9_top.h b/include/switch_api/VR9_top.h
52020 new file mode 100644
52021 index 0000000..626a4bf
52022 --- /dev/null
52023 +++ b/include/switch_api/VR9_top.h
52024 @@ -0,0 +1,798 @@
52025 +/******************************************************************************
52026 +
52027 +                               Copyright (c) 2011
52028 +                            Lantiq Deutschland GmbH
52029 +                     Am Campeon 3; 85579 Neubiberg, Germany
52030 +
52031 +  For licensing information, see the file 'LICENSE' in the root folder of
52032 +  this software module.
52033 +
52034 +******************************************************************************/
52035 +#ifndef _VR9_TOP_H
52036 +#define _VR9_TOP_H
52037 +/* -------------------------------------------------------------------------- */
52038 +/* Register: 'Global Control Register0' */
52039 +/* Bit: 'SE' */
52040 +/* Description: 'Global Switch Macro Enable' */
52041 +#define VR9_GLOB_CTRL_SE_OFFSET                           0x000
52042 +#define VR9_GLOB_CTRL_SE_SHIFT                            15
52043 +#define VR9_GLOB_CTRL_SE_SIZE                             1
52044 +/* Bit: 'HWRES' */
52045 +/* Description: 'Global Hardware Reset' */
52046 +#define VR9_GLOB_CTRL_HWRES_OFFSET                        0x000
52047 +#define VR9_GLOB_CTRL_HWRES_SHIFT                         1
52048 +#define VR9_GLOB_CTRL_HWRES_SIZE                          1
52049 +/* Bit: 'SWRES' */
52050 +/* Description: 'Global Software Reset' */
52051 +#define VR9_GLOB_CTRL_SWRES_OFFSET                        0x000
52052 +#define VR9_GLOB_CTRL_SWRES_SHIFT                         0
52053 +#define VR9_GLOB_CTRL_SWRES_SIZE                          1
52054 +/* -------------------------------------------------------------------------- */
52055 +/* Register: 'MDIO Control Register' */
52056 +/* Bit: 'MBUSY' */
52057 +/* Description: 'MDIO Busy' */
52058 +#define VR9_MDIO_CTRL_MBUSY_OFFSET                        0x008
52059 +#define VR9_MDIO_CTRL_MBUSY_SHIFT                         12
52060 +#define VR9_MDIO_CTRL_MBUSY_SIZE                          1
52061 +/* Bit: 'OP' */
52062 +/* Description: 'Operation Code' */
52063 +#define VR9_MDIO_CTRL_OP_OFFSET                           0x008
52064 +#define VR9_MDIO_CTRL_OP_SHIFT                            10
52065 +#define VR9_MDIO_CTRL_OP_SIZE                             2
52066 +/* Bit: 'PHYAD' */
52067 +/* Description: 'PHY Address' */
52068 +#define VR9_MDIO_CTRL_PHYAD_OFFSET                        0x008
52069 +#define VR9_MDIO_CTRL_PHYAD_SHIFT                         5
52070 +#define VR9_MDIO_CTRL_PHYAD_SIZE                          5
52071 +/* Bit: 'REGAD' */
52072 +/* Description: 'Register Address' */
52073 +#define VR9_MDIO_CTRL_REGAD_OFFSET                        0x008
52074 +#define VR9_MDIO_CTRL_REGAD_SHIFT                         0
52075 +#define VR9_MDIO_CTRL_REGAD_SIZE                          5
52076 +/* -------------------------------------------------------------------------- */
52077 +/* Register: 'MDIO Read Data Register' */
52078 +/* Bit: 'RDATA' */
52079 +/* Description: 'Read Data' */
52080 +#define VR9_MDIO_READ_RDATA_OFFSET                        0x009
52081 +#define VR9_MDIO_READ_RDATA_SHIFT                         0
52082 +#define VR9_MDIO_READ_RDATA_SIZE                          16
52083 +/* -------------------------------------------------------------------------- */
52084 +/* Register: 'MDIO Write Data Register' */
52085 +/* Bit: 'WDATA' */
52086 +/* Description: 'Write Data' */
52087 +#define VR9_MDIO_WRITE_WDATA_OFFSET                       0x00A
52088 +#define VR9_MDIO_WRITE_WDATA_SHIFT                        0
52089 +#define VR9_MDIO_WRITE_WDATA_SIZE                         16
52090 +/* -------------------------------------------------------------------------- */
52091 +/* Register: 'MDC Clock ConfigurationRegister 0' */
52092 +/* Bit: 'PEN_5' */
52093 +/* Description: 'Polling State Machine Enable' */
52094 +#define VR9_MDC_CFG_0_PEN_5_OFFSET                        0x00B
52095 +#define VR9_MDC_CFG_0_PEN_5_SHIFT                         5
52096 +#define VR9_MDC_CFG_0_PEN_5_SIZE                          1
52097 +/* Bit: 'PEN_4' */
52098 +/* Description: 'Polling State Machine Enable' */
52099 +#define VR9_MDC_CFG_0_PEN_4_OFFSET                        0x00B
52100 +#define VR9_MDC_CFG_0_PEN_4_SHIFT                         4
52101 +#define VR9_MDC_CFG_0_PEN_4_SIZE                          1
52102 +/* Bit: 'PEN_3' */
52103 +/* Description: 'Polling State Machine Enable' */
52104 +#define VR9_MDC_CFG_0_PEN_3_OFFSET                        0x00B
52105 +#define VR9_MDC_CFG_0_PEN_3_SHIFT                         3
52106 +#define VR9_MDC_CFG_0_PEN_3_SIZE                          1
52107 +/* Bit: 'PEN_2' */
52108 +/* Description: 'Polling State Machine Enable' */
52109 +#define VR9_MDC_CFG_0_PEN_2_OFFSET                        0x00B
52110 +#define VR9_MDC_CFG_0_PEN_2_SHIFT                         2
52111 +#define VR9_MDC_CFG_0_PEN_2_SIZE                          1
52112 +/* Bit: 'PEN_1' */
52113 +/* Description: 'Polling State Machine Enable' */
52114 +#define VR9_MDC_CFG_0_PEN_1_OFFSET                        0x00B
52115 +#define VR9_MDC_CFG_0_PEN_1_SHIFT                         1
52116 +#define VR9_MDC_CFG_0_PEN_1_SIZE                          1
52117 +/* Bit: 'PEN_0' */
52118 +/* Description: 'Polling State Machine Enable' */
52119 +#define VR9_MDC_CFG_0_PEN_0_OFFSET                        0x00B
52120 +#define VR9_MDC_CFG_0_PEN_0_SHIFT                         0
52121 +#define VR9_MDC_CFG_0_PEN_0_SIZE                          1
52122 +/* Bit: 'PEN_0~PEN_5' */
52123 +/* Description: 'Polling State Machine Enable' */
52124 +#define VR9_MDC_CFG_0_PEN_ALL_OFFSET                                   0x00B
52125 +#define VR9_MDC_CFG_0_PEN_ALL_SHIFT                                            0
52126 +#define VR9_MDC_CFG_0_PEN_ALL_SIZE                                             6
52127 +/* -------------------------------------------------------------------------- */
52128 +/* Register: 'MDC Clock ConfigurationRegister 1' */
52129 +/* Bit: 'RES' */
52130 +/* Description: 'MDIO Hardware Reset' */
52131 +#define VR9_MDC_CFG_1_RES_OFFSET                          0x00C
52132 +#define VR9_MDC_CFG_1_RES_SHIFT                           15
52133 +#define VR9_MDC_CFG_1_RES_SIZE                            1
52134 +/* Bit: 'MCEN' */
52135 +/* Description: 'Management Clock Enable' */
52136 +#define VR9_MDC_CFG_1_MCEN_OFFSET                         0x00C
52137 +#define VR9_MDC_CFG_1_MCEN_SHIFT                          8
52138 +#define VR9_MDC_CFG_1_MCEN_SIZE                           1
52139 +/* Bit: 'FREQ' */
52140 +/* Description: 'MDIO Interface Clock Rate' */
52141 +#define VR9_MDC_CFG_1_FREQ_OFFSET                         0x00C
52142 +#define VR9_MDC_CFG_1_FREQ_SHIFT                          0
52143 +#define VR9_MDC_CFG_1_FREQ_SIZE                           8
52144 +/* -------------------------------------------------------------------------- */
52145 +/* Register: 'PHY Address RegisterPORT 5' */
52146 +/* Bit: 'LNKST' */
52147 +/* Description: 'Link Status Control' */
52148 +#define VR9_PHY_ADDR_5_LNKST_OFFSET                       0x010
52149 +#define VR9_PHY_ADDR_5_LNKST_SHIFT                        13
52150 +#define VR9_PHY_ADDR_5_LNKST_SIZE                         2
52151 +/* Bit: 'SPEED' */
52152 +/* Description: 'Speed Control' */
52153 +#define VR9_PHY_ADDR_5_SPEED_OFFSET                       0x010
52154 +#define VR9_PHY_ADDR_5_SPEED_SHIFT                        11
52155 +#define VR9_PHY_ADDR_5_SPEED_SIZE                         2
52156 +/* Bit: 'FDUP' */
52157 +/* Description: 'Full Duplex Control' */
52158 +#define VR9_PHY_ADDR_5_FDUP_OFFSET                        0x010
52159 +#define VR9_PHY_ADDR_5_FDUP_SHIFT                         9
52160 +#define VR9_PHY_ADDR_5_FDUP_SIZE                          2
52161 +/* Bit: 'FCONTX' */
52162 +/* Description: 'Flow Control Mode TX' */
52163 +#define VR9_PHY_ADDR_5_FCONTX_OFFSET                      0x010
52164 +#define VR9_PHY_ADDR_5_FCONTX_SHIFT                       7
52165 +#define VR9_PHY_ADDR_5_FCONTX_SIZE                        2
52166 +/* Bit: 'FCONRX' */
52167 +/* Description: 'Flow Control Mode RX' */
52168 +#define VR9_PHY_ADDR_5_FCONRX_OFFSET                      0x010
52169 +#define VR9_PHY_ADDR_5_FCONRX_SHIFT                       5
52170 +#define VR9_PHY_ADDR_5_FCONRX_SIZE                        2
52171 +/* Bit: 'ADDR' */
52172 +/* Description: 'PHY Address' */
52173 +#define VR9_PHY_ADDR_5_ADDR_OFFSET                        0x010
52174 +#define VR9_PHY_ADDR_5_ADDR_SHIFT                         0
52175 +#define VR9_PHY_ADDR_5_ADDR_SIZE                          5
52176 +/* -------------------------------------------------------------------------- */
52177 +/* Register: 'PHY Address RegisterPORT 4' */
52178 +/* Bit: 'LNKST' */
52179 +/* Description: 'Link Status Control' */
52180 +#define VR9_PHY_ADDR_4_LNKST_OFFSET                       0x011
52181 +#define VR9_PHY_ADDR_4_LNKST_SHIFT                        13
52182 +#define VR9_PHY_ADDR_4_LNKST_SIZE                         2
52183 +/* Bit: 'SPEED' */
52184 +/* Description: 'Speed Control' */
52185 +#define VR9_PHY_ADDR_4_SPEED_OFFSET                       0x011
52186 +#define VR9_PHY_ADDR_4_SPEED_SHIFT                        11
52187 +#define VR9_PHY_ADDR_4_SPEED_SIZE                         2
52188 +/* Bit: 'FDUP' */
52189 +/* Description: 'Full Duplex Control' */
52190 +#define VR9_PHY_ADDR_4_FDUP_OFFSET                        0x011
52191 +#define VR9_PHY_ADDR_4_FDUP_SHIFT                         9
52192 +#define VR9_PHY_ADDR_4_FDUP_SIZE                          2
52193 +/* Bit: 'FCONTX' */
52194 +/* Description: 'Flow Control Mode TX' */
52195 +#define VR9_PHY_ADDR_4_FCONTX_OFFSET                      0x011
52196 +#define VR9_PHY_ADDR_4_FCONTX_SHIFT                       7
52197 +#define VR9_PHY_ADDR_4_FCONTX_SIZE                        2
52198 +/* Bit: 'FCONRX' */
52199 +/* Description: 'Flow Control Mode RX' */
52200 +#define VR9_PHY_ADDR_4_FCONRX_OFFSET                      0x011
52201 +#define VR9_PHY_ADDR_4_FCONRX_SHIFT                       5
52202 +#define VR9_PHY_ADDR_4_FCONRX_SIZE                        2
52203 +/* Bit: 'ADDR' */
52204 +/* Description: 'PHY Address' */
52205 +#define VR9_PHY_ADDR_4_ADDR_OFFSET                        0x011
52206 +#define VR9_PHY_ADDR_4_ADDR_SHIFT                         0
52207 +#define VR9_PHY_ADDR_4_ADDR_SIZE                          5
52208 +/* -------------------------------------------------------------------------- */
52209 +/* Register: 'PHY Address RegisterPORT 3' */
52210 +/* Bit: 'LNKST' */
52211 +/* Description: 'Link Status Control' */
52212 +#define VR9_PHY_ADDR_3_LNKST_OFFSET                       0x012
52213 +#define VR9_PHY_ADDR_3_LNKST_SHIFT                        13
52214 +#define VR9_PHY_ADDR_3_LNKST_SIZE                         2
52215 +/* Bit: 'SPEED' */
52216 +/* Description: 'Speed Control' */
52217 +#define VR9_PHY_ADDR_3_SPEED_OFFSET                       0x012
52218 +#define VR9_PHY_ADDR_3_SPEED_SHIFT                        11
52219 +#define VR9_PHY_ADDR_3_SPEED_SIZE                         2
52220 +/* Bit: 'FDUP' */
52221 +/* Description: 'Full Duplex Control' */
52222 +#define VR9_PHY_ADDR_3_FDUP_OFFSET                        0x012
52223 +#define VR9_PHY_ADDR_3_FDUP_SHIFT                         9
52224 +#define VR9_PHY_ADDR_3_FDUP_SIZE                          2
52225 +/* Bit: 'FCONTX' */
52226 +/* Description: 'Flow Control Mode TX' */
52227 +#define VR9_PHY_ADDR_3_FCONTX_OFFSET                      0x012
52228 +#define VR9_PHY_ADDR_3_FCONTX_SHIFT                       7
52229 +#define VR9_PHY_ADDR_3_FCONTX_SIZE                        2
52230 +/* Bit: 'FCONRX' */
52231 +/* Description: 'Flow Control Mode RX' */
52232 +#define VR9_PHY_ADDR_3_FCONRX_OFFSET                      0x012
52233 +#define VR9_PHY_ADDR_3_FCONRX_SHIFT                       5
52234 +#define VR9_PHY_ADDR_3_FCONRX_SIZE                        2
52235 +/* Bit: 'ADDR' */
52236 +/* Description: 'PHY Address' */
52237 +#define VR9_PHY_ADDR_3_ADDR_OFFSET                        0x012
52238 +#define VR9_PHY_ADDR_3_ADDR_SHIFT                         0
52239 +#define VR9_PHY_ADDR_3_ADDR_SIZE                          5
52240 +/* -------------------------------------------------------------------------- */
52241 +/* Register: 'PHY Address RegisterPORT 2' */
52242 +/* Bit: 'LNKST' */
52243 +/* Description: 'Link Status Control' */
52244 +#define VR9_PHY_ADDR_2_LNKST_OFFSET                       0x013
52245 +#define VR9_PHY_ADDR_2_LNKST_SHIFT                        13
52246 +#define VR9_PHY_ADDR_2_LNKST_SIZE                         2
52247 +/* Bit: 'SPEED' */
52248 +/* Description: 'Speed Control' */
52249 +#define VR9_PHY_ADDR_2_SPEED_OFFSET                       0x013
52250 +#define VR9_PHY_ADDR_2_SPEED_SHIFT                        11
52251 +#define VR9_PHY_ADDR_2_SPEED_SIZE                         2
52252 +/* Bit: 'FDUP' */
52253 +/* Description: 'Full Duplex Control' */
52254 +#define VR9_PHY_ADDR_2_FDUP_OFFSET                        0x013
52255 +#define VR9_PHY_ADDR_2_FDUP_SHIFT                         9
52256 +#define VR9_PHY_ADDR_2_FDUP_SIZE                          2
52257 +/* Bit: 'FCONTX' */
52258 +/* Description: 'Flow Control Mode TX' */
52259 +#define VR9_PHY_ADDR_2_FCONTX_OFFSET                      0x013
52260 +#define VR9_PHY_ADDR_2_FCONTX_SHIFT                       7
52261 +#define VR9_PHY_ADDR_2_FCONTX_SIZE                        2
52262 +/* Bit: 'FCONRX' */
52263 +/* Description: 'Flow Control Mode RX' */
52264 +#define VR9_PHY_ADDR_2_FCONRX_OFFSET                      0x013
52265 +#define VR9_PHY_ADDR_2_FCONRX_SHIFT                       5
52266 +#define VR9_PHY_ADDR_2_FCONRX_SIZE                        2
52267 +/* Bit: 'ADDR' */
52268 +/* Description: 'PHY Address' */
52269 +#define VR9_PHY_ADDR_2_ADDR_OFFSET                        0x013
52270 +#define VR9_PHY_ADDR_2_ADDR_SHIFT                         0
52271 +#define VR9_PHY_ADDR_2_ADDR_SIZE                          5
52272 +/* -------------------------------------------------------------------------- */
52273 +/* Register: 'PHY Address RegisterPORT 1' */
52274 +/* Bit: 'LNKST' */
52275 +/* Description: 'Link Status Control' */
52276 +#define VR9_PHY_ADDR_1_LNKST_OFFSET                       0x014
52277 +#define VR9_PHY_ADDR_1_LNKST_SHIFT                        13
52278 +#define VR9_PHY_ADDR_1_LNKST_SIZE                         2
52279 +/* Bit: 'SPEED' */
52280 +/* Description: 'Speed Control' */
52281 +#define VR9_PHY_ADDR_1_SPEED_OFFSET                       0x014
52282 +#define VR9_PHY_ADDR_1_SPEED_SHIFT                        11
52283 +#define VR9_PHY_ADDR_1_SPEED_SIZE                         2
52284 +/* Bit: 'FDUP' */
52285 +/* Description: 'Full Duplex Control' */
52286 +#define VR9_PHY_ADDR_1_FDUP_OFFSET                        0x014
52287 +#define VR9_PHY_ADDR_1_FDUP_SHIFT                         9
52288 +#define VR9_PHY_ADDR_1_FDUP_SIZE                          2
52289 +/* Bit: 'FCONTX' */
52290 +/* Description: 'Flow Control Mode TX' */
52291 +#define VR9_PHY_ADDR_1_FCONTX_OFFSET                      0x014
52292 +#define VR9_PHY_ADDR_1_FCONTX_SHIFT                       7
52293 +#define VR9_PHY_ADDR_1_FCONTX_SIZE                        2
52294 +/* Bit: 'FCONRX' */
52295 +/* Description: 'Flow Control Mode RX' */
52296 +#define VR9_PHY_ADDR_1_FCONRX_OFFSET                      0x014
52297 +#define VR9_PHY_ADDR_1_FCONRX_SHIFT                       5
52298 +#define VR9_PHY_ADDR_1_FCONRX_SIZE                        2
52299 +/* Bit: 'ADDR' */
52300 +/* Description: 'PHY Address' */
52301 +#define VR9_PHY_ADDR_1_ADDR_OFFSET                        0x014
52302 +#define VR9_PHY_ADDR_1_ADDR_SHIFT                         0
52303 +#define VR9_PHY_ADDR_1_ADDR_SIZE                          5
52304 +/* -------------------------------------------------------------------------- */
52305 +/* Register: 'PHY Address RegisterPORT 0' */
52306 +/* Bit: 'LNKST' */
52307 +/* Description: 'Link Status Control' */
52308 +#define VR9_PHY_ADDR_0_LNKST_OFFSET                       0x015
52309 +#define VR9_PHY_ADDR_0_LNKST_SHIFT                        13
52310 +#define VR9_PHY_ADDR_0_LNKST_SIZE                         2
52311 +/* Bit: 'SPEED' */
52312 +/* Description: 'Speed Control' */
52313 +#define VR9_PHY_ADDR_0_SPEED_OFFSET                       0x015
52314 +#define VR9_PHY_ADDR_0_SPEED_SHIFT                        11
52315 +#define VR9_PHY_ADDR_0_SPEED_SIZE                         2
52316 +/* Bit: 'FDUP' */
52317 +/* Description: 'Full Duplex Control' */
52318 +#define VR9_PHY_ADDR_0_FDUP_OFFSET                        0x015
52319 +#define VR9_PHY_ADDR_0_FDUP_SHIFT                         9
52320 +#define VR9_PHY_ADDR_0_FDUP_SIZE                          2
52321 +/* Bit: 'FCONTX' */
52322 +/* Description: 'Flow Control Mode TX' */
52323 +#define VR9_PHY_ADDR_0_FCONTX_OFFSET                      0x015
52324 +#define VR9_PHY_ADDR_0_FCONTX_SHIFT                       7
52325 +#define VR9_PHY_ADDR_0_FCONTX_SIZE                        2
52326 +/* Bit: 'FCONRX' */
52327 +/* Description: 'Flow Control Mode RX' */
52328 +#define VR9_PHY_ADDR_0_FCONRX_OFFSET                      0x015
52329 +#define VR9_PHY_ADDR_0_FCONRX_SHIFT                       5
52330 +#define VR9_PHY_ADDR_0_FCONRX_SIZE                        2
52331 +/* Bit: 'ADDR' */
52332 +/* Description: 'PHY Address' */
52333 +#define VR9_PHY_ADDR_0_ADDR_OFFSET                        0x015
52334 +#define VR9_PHY_ADDR_0_ADDR_SHIFT                         0
52335 +#define VR9_PHY_ADDR_0_ADDR_SIZE                          5
52336 +/* -------------------------------------------------------------------------- */
52337 +/* Register: 'PHY MDIO PollingStatus per PORT' */
52338 +/* Bit: 'CLK_STOP_CAPABLE' */
52339 +/* Description: 'PHY supports MAC turning of TX clk' */
52340 +#define VR9_MDIO_STAT_0_CLK_STOP_CAPABLE_OFFSET           0x016
52341 +#define VR9_MDIO_STAT_0_CLK_STOP_CAPABLE_SHIFT            8
52342 +#define VR9_MDIO_STAT_0_CLK_STOP_CAPABLE_SIZE             1
52343 +/* Bit: 'EEE_CAPABLE' */
52344 +/* Description: 'PHY and link partner support EEE for current speed' */
52345 +#define VR9_MDIO_STAT_0_EEE_CAPABLE_OFFSET                0x016
52346 +#define VR9_MDIO_STAT_0_EEE_CAPABLE_SHIFT                 7
52347 +#define VR9_MDIO_STAT_0_EEE_CAPABLE_SIZE                  1
52348 +/* Bit: 'PACT' */
52349 +/* Description: 'PHY Active Status' */
52350 +#define VR9_MDIO_STAT_0_PACT_OFFSET                       0x016
52351 +#define VR9_MDIO_STAT_0_PACT_SHIFT                        6
52352 +#define VR9_MDIO_STAT_0_PACT_SIZE                         1
52353 +/* Bit: 'LSTAT' */
52354 +/* Description: 'Link Status' */
52355 +#define VR9_MDIO_STAT_0_LSTAT_OFFSET                      0x016
52356 +#define VR9_MDIO_STAT_0_LSTAT_SHIFT                       5
52357 +#define VR9_MDIO_STAT_0_LSTAT_SIZE                        1
52358 +/* Bit: 'SPEED' */
52359 +/* Description: 'Speed Control' */
52360 +#define VR9_MDIO_STAT_0_SPEED_OFFSET                      0x016
52361 +#define VR9_MDIO_STAT_0_SPEED_SHIFT                       3
52362 +#define VR9_MDIO_STAT_0_SPEED_SIZE                        2
52363 +/* Bit: 'FDUP' */
52364 +/* Description: 'Full Duplex Status' */
52365 +#define VR9_MDIO_STAT_0_FDUP_OFFSET                       0x016
52366 +#define VR9_MDIO_STAT_0_FDUP_SHIFT                        2
52367 +#define VR9_MDIO_STAT_0_FDUP_SIZE                         1
52368 +/* Bit: 'RXPAUEN' */
52369 +/* Description: 'Receive Pause Enable Status' */
52370 +#define VR9_MDIO_STAT_0_RXPAUEN_OFFSET                    0x016
52371 +#define VR9_MDIO_STAT_0_RXPAUEN_SHIFT                     1
52372 +#define VR9_MDIO_STAT_0_RXPAUEN_SIZE                      1
52373 +/* Bit: 'TXPAUEN' */
52374 +/* Description: 'Transmit Pause Enable Status' */
52375 +#define VR9_MDIO_STAT_0_TXPAUEN_OFFSET                    0x016
52376 +#define VR9_MDIO_STAT_0_TXPAUEN_SHIFT                     0
52377 +#define VR9_MDIO_STAT_0_TXPAUEN_SIZE                      1
52378 +/* -------------------------------------------------------------------------- */
52379 +/* Register: 'EEE auto negotiationoverides' */
52380 +/* Bit: 'CLK_STOP_CAPABLE' */
52381 +/* Description: 'clk stop capable' */
52382 +#define VR9_ANEG_EEE_0_CLK_STOP_CAPABLE_OFFSET            0x01C
52383 +#define VR9_ANEG_EEE_0_CLK_STOP_CAPABLE_SHIFT             2
52384 +#define VR9_ANEG_EEE_0_CLK_STOP_CAPABLE_SIZE              2
52385 +/* Bit: 'EEE_CAPABLE' */
52386 +/* Description: 'EEE capable' */
52387 +#define VR9_ANEG_EEE_0_EEE_CAPABLE_OFFSET                 0x01C
52388 +#define VR9_ANEG_EEE_0_EEE_CAPABLE_SHIFT                  0
52389 +#define VR9_ANEG_EEE_0_EEE_CAPABLE_SIZE                   2
52390 +/* -------------------------------------------------------------------------- */
52391 +/* Register: 'xMII Port 0 ConfigurationRegister' */
52392 +/* Bit: 'RES' */
52393 +/* Description: 'Hardware Reset' */
52394 +#define VR9_MII_CFG_0_RES_OFFSET                          0x036
52395 +#define VR9_MII_CFG_0_RES_SHIFT                           15
52396 +#define VR9_MII_CFG_0_RES_SIZE                            1
52397 +/* Bit: 'EN' */
52398 +/* Description: 'xMII Interface Enable' */
52399 +#define VR9_MII_CFG_0_EN_OFFSET                           0x036
52400 +#define VR9_MII_CFG_0_EN_SHIFT                            14
52401 +#define VR9_MII_CFG_0_EN_SIZE                             1
52402 +/* Bit: 'ISOL' */
52403 +/* Description: 'ISOLATE xMII Interface' */
52404 +#define VR9_MII_CFG_0_ISOL_OFFSET                         0x036
52405 +#define VR9_MII_CFG_0_ISOL_SHIFT                          13
52406 +#define VR9_MII_CFG_0_ISOL_SIZE                           1
52407 +/* Bit: 'LDCLKDIS' */
52408 +/* Description: 'Link Down Clock Disable' */
52409 +#define VR9_MII_CFG_0_LDCLKDIS_OFFSET                     0x036
52410 +#define VR9_MII_CFG_0_LDCLKDIS_SHIFT                      12
52411 +#define VR9_MII_CFG_0_LDCLKDIS_SIZE                       1
52412 +/* Bit: 'CRS' */
52413 +/* Description: 'CRS Sensitivity Configuration' */
52414 +#define VR9_MII_CFG_0_CRS_OFFSET                          0x036
52415 +#define VR9_MII_CFG_0_CRS_SHIFT                           9
52416 +#define VR9_MII_CFG_0_CRS_SIZE                            2
52417 +/* Bit: 'RGMII_IBS' */
52418 +/* Description: 'RGMII In Band Status' */
52419 +#define VR9_MII_CFG_0_RGMII_IBS_OFFSET                    0x036
52420 +#define VR9_MII_CFG_0_RGMII_IBS_SHIFT                     8
52421 +#define VR9_MII_CFG_0_RGMII_IBS_SIZE                      1
52422 +/* Bit: 'RMII' */
52423 +/* Description: 'RMII Reference Clock Direction of the Port' */
52424 +#define VR9_MII_CFG_0_RMII_OFFSET                         0x036
52425 +#define VR9_MII_CFG_0_RMII_SHIFT                          7
52426 +#define VR9_MII_CFG_0_RMII_SIZE                           1
52427 +/* Bit: 'MIIRATE' */
52428 +/* Description: 'xMII Port Interface Clock Rate' */
52429 +#define VR9_MII_CFG_0_MIIRATE_OFFSET                      0x036
52430 +#define VR9_MII_CFG_0_MIIRATE_SHIFT                       4
52431 +#define VR9_MII_CFG_0_MIIRATE_SIZE                        3
52432 +/* Bit: 'MIIMODE' */
52433 +/* Description: 'xMII Interface Mode' */
52434 +#define VR9_MII_CFG_0_MIIMODE_OFFSET                      0x036
52435 +#define VR9_MII_CFG_0_MIIMODE_SHIFT                       0
52436 +#define VR9_MII_CFG_0_MIIMODE_SIZE                        4
52437 +/* -------------------------------------------------------------------------- */
52438 +/* Register: 'Configuration of ClockDelay for Port 0' */
52439 +/* Bit: 'RXLOCK' */
52440 +/* Description: 'Lock Status MDL of Receive PCDU' */
52441 +#define VR9_PCDU_0_RXLOCK_OFFSET                          0x037
52442 +#define VR9_PCDU_0_RXLOCK_SHIFT                           15
52443 +#define VR9_PCDU_0_RXLOCK_SIZE                            1
52444 +/* Bit: 'TXLOCK' */
52445 +/* Description: 'Lock Status of MDL of Transmit PCDU' */
52446 +#define VR9_PCDU_0_TXLOCK_OFFSET                          0x037
52447 +#define VR9_PCDU_0_TXLOCK_SHIFT                           14
52448 +#define VR9_PCDU_0_TXLOCK_SIZE                            1
52449 +/* Bit: 'RXDLY' */
52450 +/* Description: 'Configure Receive Clock Delay' */
52451 +#define VR9_PCDU_0_RXDLY_OFFSET                           0x037
52452 +#define VR9_PCDU_0_RXDLY_SHIFT                            7
52453 +#define VR9_PCDU_0_RXDLY_SIZE                             3
52454 +/* Bit: 'TXDLY' */
52455 +/* Description: 'Configure Transmit PCDU' */
52456 +#define VR9_PCDU_0_TXDLY_OFFSET                           0x037
52457 +#define VR9_PCDU_0_TXDLY_SHIFT                            0
52458 +#define VR9_PCDU_0_TXDLY_SIZE                             3
52459 +/* -------------------------------------------------------------------------- */
52460 +/* Register: 'xMII Port 1 ConfigurationRegister' */
52461 +/* Bit: 'RES' */
52462 +/* Description: 'Hardware Reset' */
52463 +#define VR9_MII_CFG_1_RES_OFFSET                          0x038
52464 +#define VR9_MII_CFG_1_RES_SHIFT                           15
52465 +#define VR9_MII_CFG_1_RES_SIZE                            1
52466 +/* Bit: 'EN' */
52467 +/* Description: 'xMII Interface Enable' */
52468 +#define VR9_MII_CFG_1_EN_OFFSET                           0x038
52469 +#define VR9_MII_CFG_1_EN_SHIFT                            14
52470 +#define VR9_MII_CFG_1_EN_SIZE                             1
52471 +/* Bit: 'ISOL' */
52472 +/* Description: 'ISOLATE xMII Interface' */
52473 +#define VR9_MII_CFG_1_ISOL_OFFSET                         0x038
52474 +#define VR9_MII_CFG_1_ISOL_SHIFT                          13
52475 +#define VR9_MII_CFG_1_ISOL_SIZE                           1
52476 +/* Bit: 'LDCLKDIS' */
52477 +/* Description: 'Link Down Clock Disable' */
52478 +#define VR9_MII_CFG_1_LDCLKDIS_OFFSET                     0x038
52479 +#define VR9_MII_CFG_1_LDCLKDIS_SHIFT                      12
52480 +#define VR9_MII_CFG_1_LDCLKDIS_SIZE                       1
52481 +/* Bit: 'CRS' */
52482 +/* Description: 'CRS Sensitivity Configuration' */
52483 +#define VR9_MII_CFG_1_CRS_OFFSET                          0x038
52484 +#define VR9_MII_CFG_1_CRS_SHIFT                           9
52485 +#define VR9_MII_CFG_1_CRS_SIZE                            2
52486 +/* Bit: 'RGMII_IBS' */
52487 +/* Description: 'RGMII In Band Status' */
52488 +#define VR9_MII_CFG_1_RGMII_IBS_OFFSET                    0x038
52489 +#define VR9_MII_CFG_1_RGMII_IBS_SHIFT                     8
52490 +#define VR9_MII_CFG_1_RGMII_IBS_SIZE                      1
52491 +/* Bit: 'RMII' */
52492 +/* Description: 'RMII Reference Clock Direction of the Port' */
52493 +#define VR9_MII_CFG_1_RMII_OFFSET                         0x038
52494 +#define VR9_MII_CFG_1_RMII_SHIFT                          7
52495 +#define VR9_MII_CFG_1_RMII_SIZE                           1
52496 +/* Bit: 'MIIRATE' */
52497 +/* Description: 'xMII Port Interface Clock Rate' */
52498 +#define VR9_MII_CFG_1_MIIRATE_OFFSET                      0x038
52499 +#define VR9_MII_CFG_1_MIIRATE_SHIFT                       4
52500 +#define VR9_MII_CFG_1_MIIRATE_SIZE                        3
52501 +/* Bit: 'MIIMODE' */
52502 +/* Description: 'xMII Interface Mode' */
52503 +#define VR9_MII_CFG_1_MIIMODE_OFFSET                      0x038
52504 +#define VR9_MII_CFG_1_MIIMODE_SHIFT                       0
52505 +#define VR9_MII_CFG_1_MIIMODE_SIZE                        4
52506 +/* -------------------------------------------------------------------------- */
52507 +/* Register: 'Configuration of ClockDelay for Port 1' */
52508 +/* Bit: 'RXLOCK' */
52509 +/* Description: 'Lock Status MDL of Receive PCDU' */
52510 +#define VR9_PCDU_1_RXLOCK_OFFSET                          0x039
52511 +#define VR9_PCDU_1_RXLOCK_SHIFT                           15
52512 +#define VR9_PCDU_1_RXLOCK_SIZE                            1
52513 +/* Bit: 'TXLOCK' */
52514 +/* Description: 'Lock Status of MDL of Transmit PCDU' */
52515 +#define VR9_PCDU_1_TXLOCK_OFFSET                          0x039
52516 +#define VR9_PCDU_1_TXLOCK_SHIFT                           14
52517 +#define VR9_PCDU_1_TXLOCK_SIZE                            1
52518 +/* Bit: 'RXDLY' */
52519 +/* Description: 'Configure Receive Clock Delay' */
52520 +#define VR9_PCDU_1_RXDLY_OFFSET                           0x039
52521 +#define VR9_PCDU_1_RXDLY_SHIFT                            7
52522 +#define VR9_PCDU_1_RXDLY_SIZE                             3
52523 +/* Bit: 'TXDLY' */
52524 +/* Description: 'Configure Transmit PCDU' */
52525 +#define VR9_PCDU_1_TXDLY_OFFSET                           0x039
52526 +#define VR9_PCDU_1_TXDLY_SHIFT                            0
52527 +#define VR9_PCDU_1_TXDLY_SIZE                             3
52528 +/* -------------------------------------------------------------------------- */
52529 +/* Register: 'xMII Port 5 ConfigurationRegister' */
52530 +/* Bit: 'RES' */
52531 +/* Description: 'Hardware Reset' */
52532 +#define VR9_MII_CFG_5_RES_OFFSET                          0x040
52533 +#define VR9_MII_CFG_5_RES_SHIFT                           15
52534 +#define VR9_MII_CFG_5_RES_SIZE                            1
52535 +/* Bit: 'EN' */
52536 +/* Description: 'xMII Interface Enable' */
52537 +#define VR9_MII_CFG_5_EN_OFFSET                           0x040
52538 +#define VR9_MII_CFG_5_EN_SHIFT                            14
52539 +#define VR9_MII_CFG_5_EN_SIZE                             1
52540 +/* Bit: 'ISOL' */
52541 +/* Description: 'ISOLATE xMII Interface' */
52542 +#define VR9_MII_CFG_5_ISOL_OFFSET                         0x040
52543 +#define VR9_MII_CFG_5_ISOL_SHIFT                          13
52544 +#define VR9_MII_CFG_5_ISOL_SIZE                           1
52545 +/* Bit: 'LDCLKDIS' */
52546 +/* Description: 'Link Down Clock Disable' */
52547 +#define VR9_MII_CFG_5_LDCLKDIS_OFFSET                     0x040
52548 +#define VR9_MII_CFG_5_LDCLKDIS_SHIFT                      12
52549 +#define VR9_MII_CFG_5_LDCLKDIS_SIZE                       1
52550 +/* Bit: 'CRS' */
52551 +/* Description: 'CRS Sensitivity Configuration' */
52552 +#define VR9_MII_CFG_5_CRS_OFFSET                          0x040
52553 +#define VR9_MII_CFG_5_CRS_SHIFT                           9
52554 +#define VR9_MII_CFG_5_CRS_SIZE                            2
52555 +/* Bit: 'RGMII_IBS' */
52556 +/* Description: 'RGMII In Band Status' */
52557 +#define VR9_MII_CFG_5_RGMII_IBS_OFFSET                    0x040
52558 +#define VR9_MII_CFG_5_RGMII_IBS_SHIFT                     8
52559 +#define VR9_MII_CFG_5_RGMII_IBS_SIZE                      1
52560 +/* Bit: 'MIIRATE' */
52561 +/* Description: 'xMII Port Interface Clock Rate' */
52562 +#define VR9_MII_CFG_5_MIIRATE_OFFSET                      0x040
52563 +#define VR9_MII_CFG_5_MIIRATE_SHIFT                       4
52564 +#define VR9_MII_CFG_5_MIIRATE_SIZE                        3
52565 +/* Bit: 'MIIMODE' */
52566 +/* Description: 'xMII Interface Mode' */
52567 +#define VR9_MII_CFG_5_MIIMODE_OFFSET                      0x040
52568 +#define VR9_MII_CFG_5_MIIMODE_SHIFT                       0
52569 +#define VR9_MII_CFG_5_MIIMODE_SIZE                        4
52570 +/* -------------------------------------------------------------------------- */
52571 +/* Register: 'Configuration of ClockDelay for External Port 5' */
52572 +/* Bit: 'RXLOCK' */
52573 +/* Description: 'Lock Status MDL of Receive PCDU' */
52574 +#define VR9_PCDU_5_RXLOCK_OFFSET                          0x041
52575 +#define VR9_PCDU_5_RXLOCK_SHIFT                           15
52576 +#define VR9_PCDU_5_RXLOCK_SIZE                            1
52577 +/* Bit: 'TXLOCK' */
52578 +/* Description: 'Lock Status of MDL of Transmit PCDU' */
52579 +#define VR9_PCDU_5_TXLOCK_OFFSET                          0x041
52580 +#define VR9_PCDU_5_TXLOCK_SHIFT                           14
52581 +#define VR9_PCDU_5_TXLOCK_SIZE                            1
52582 +/* Bit: 'RXDLY' */
52583 +/* Description: 'Configure Receive Clock Delay' */
52584 +#define VR9_PCDU_5_RXDLY_OFFSET                           0x041
52585 +#define VR9_PCDU_5_RXDLY_SHIFT                            7
52586 +#define VR9_PCDU_5_RXDLY_SIZE                             3
52587 +/* Bit: 'TXDLY' */
52588 +/* Description: 'Configure Transmit PCDU' */
52589 +#define VR9_PCDU_5_TXDLY_OFFSET                           0x041
52590 +#define VR9_PCDU_5_TXDLY_SHIFT                            0
52591 +#define VR9_PCDU_5_TXDLY_SIZE                             3
52592 +/* -------------------------------------------------------------------------- */
52593 +/* Register: 'Receive Buffer ControlRegister for Port 0' */
52594 +/* Bit: 'RBUF_UFL' */
52595 +/* Description: 'Receive Buffer Underflow Indicator' */
52596 +#define VR9_RXB_CTL_0_RBUF_UFL_OFFSET                     0x056
52597 +#define VR9_RXB_CTL_0_RBUF_UFL_SHIFT                      15
52598 +#define VR9_RXB_CTL_0_RBUF_UFL_SIZE                       1
52599 +/* Bit: 'RBUF_OFL' */
52600 +/* Description: 'Receive Buffer Overflow Indicator' */
52601 +#define VR9_RXB_CTL_0_RBUF_OFL_OFFSET                     0x056
52602 +#define VR9_RXB_CTL_0_RBUF_OFL_SHIFT                      14
52603 +#define VR9_RXB_CTL_0_RBUF_OFL_SIZE                       1
52604 +/* Bit: 'RBUF_DLY_WP' */
52605 +/* Description: 'Delay' */
52606 +#define VR9_RXB_CTL_0_RBUF_DLY_WP_OFFSET                  0x056
52607 +#define VR9_RXB_CTL_0_RBUF_DLY_WP_SHIFT                   0
52608 +#define VR9_RXB_CTL_0_RBUF_DLY_WP_SIZE                    3
52609 +/* -------------------------------------------------------------------------- */
52610 +/* Register: 'Receive Buffer ControlRegister External Port 1' */
52611 +/* Bit: 'RBUF_UFL' */
52612 +/* Description: 'Receive Buffer Underflow Indicator' */
52613 +#define VR9_RXB_CTL_1_RBUF_UFL_OFFSET                     0x057
52614 +#define VR9_RXB_CTL_1_RBUF_UFL_SHIFT                      15
52615 +#define VR9_RXB_CTL_1_RBUF_UFL_SIZE                       1
52616 +/* Bit: 'RBUF_OFL' */
52617 +/* Description: 'Receive Buffer Overflow Indicator' */
52618 +#define VR9_RXB_CTL_1_RBUF_OFL_OFFSET                     0x057
52619 +#define VR9_RXB_CTL_1_RBUF_OFL_SHIFT                      14
52620 +#define VR9_RXB_CTL_1_RBUF_OFL_SIZE                       1
52621 +/* Bit: 'RBUF_DLY_WP' */
52622 +/* Description: 'Delay' */
52623 +#define VR9_RXB_CTL_1_RBUF_DLY_WP_OFFSET                  0x057
52624 +#define VR9_RXB_CTL_1_RBUF_DLY_WP_SHIFT                   0
52625 +#define VR9_RXB_CTL_1_RBUF_DLY_WP_SIZE                    3
52626 +/* -------------------------------------------------------------------------- */
52627 +/* Register: 'Receive Buffer ControlRegister External Port 5' */
52628 +/* Bit: 'RBUF_UFL' */
52629 +/* Description: 'Receive Buffer Underflow Indicator' */
52630 +#define VR9_RXB_CTL_5_RBUF_UFL_OFFSET                     0x05B
52631 +#define VR9_RXB_CTL_5_RBUF_UFL_SHIFT                      15
52632 +#define VR9_RXB_CTL_5_RBUF_UFL_SIZE                       1
52633 +/* Bit: 'RBUF_OFL' */
52634 +/* Description: 'Receive Buffer Overflow Indicator' */
52635 +#define VR9_RXB_CTL_5_RBUF_OFL_OFFSET                     0x05B
52636 +#define VR9_RXB_CTL_5_RBUF_OFL_SHIFT                      14
52637 +#define VR9_RXB_CTL_5_RBUF_OFL_SIZE                       1
52638 +/* Bit: 'RBUF_DLY_WP' */
52639 +/* Description: 'Delay' */
52640 +#define VR9_RXB_CTL_5_RBUF_DLY_WP_OFFSET                  0x05B
52641 +#define VR9_RXB_CTL_5_RBUF_DLY_WP_SHIFT                   0
52642 +#define VR9_RXB_CTL_5_RBUF_DLY_WP_SIZE                    3
52643 +/* -------------------------------------------------------------------------- */
52644 +/* Register: 'Debug Control Register' */
52645 +/* Bit: 'DBG_EN' */
52646 +/* Description: 'Debug enable' */
52647 +#define VR9_DBG_CTL_DBG_EN_OFFSET                         0x081
52648 +#define VR9_DBG_CTL_DBG_EN_SHIFT                          14
52649 +#define VR9_DBG_CTL_DBG_EN_SIZE                           1
52650 +/* Bit: 'DBG_SEL' */
52651 +/* Description: 'Debug select' */
52652 +#define VR9_DBG_CTL_DBG_SEL_OFFSET                        0x081
52653 +#define VR9_DBG_CTL_DBG_SEL_SHIFT                         0
52654 +#define VR9_DBG_CTL_DBG_SEL_SIZE                          1
52655 +/* -------------------------------------------------------------------------- */
52656 +/* Register: 'PMAC Header ControlRegister' */
52657 +/* Bit: 'FC' */
52658 +/* Description: 'Enable Flow Control' */
52659 +#define VR9_PMAC_HD_CTL_FC_OFFSET                         0x082
52660 +#define VR9_PMAC_HD_CTL_FC_SHIFT                          10
52661 +#define VR9_PMAC_HD_CTL_FC_SIZE                           1
52662 +/* Bit: 'CCRC' */
52663 +/* Description: 'Check CRC' */
52664 +#define VR9_PMAC_HD_CTL_CCRC_OFFSET                       0x082
52665 +#define VR9_PMAC_HD_CTL_CCRC_SHIFT                        9
52666 +#define VR9_PMAC_HD_CTL_CCRC_SIZE                         1
52667 +/* Bit: 'RST' */
52668 +/* Description: 'Remove Special Tag' */
52669 +#define VR9_PMAC_HD_CTL_RST_OFFSET                        0x082
52670 +#define VR9_PMAC_HD_CTL_RST_SHIFT                         8
52671 +#define VR9_PMAC_HD_CTL_RST_SIZE                          1
52672 +/* Bit: 'AST' */
52673 +/* Description: 'Add Special Tag' */
52674 +#define VR9_PMAC_HD_CTL_AST_OFFSET                        0x082
52675 +#define VR9_PMAC_HD_CTL_AST_SHIFT                         7
52676 +#define VR9_PMAC_HD_CTL_AST_SIZE                          1
52677 +/* Bit: 'RXSH' */
52678 +/* Description: 'Status Header' */
52679 +#define VR9_PMAC_HD_CTL_RXSH_OFFSET                       0x082
52680 +#define VR9_PMAC_HD_CTL_RXSH_SHIFT                        6
52681 +#define VR9_PMAC_HD_CTL_RXSH_SIZE                         1
52682 +/* Bit: 'RL2' */
52683 +/* Description: 'Remove Layer-2 Header' */
52684 +#define VR9_PMAC_HD_CTL_RL2_OFFSET                        0x082
52685 +#define VR9_PMAC_HD_CTL_RL2_SHIFT                         5
52686 +#define VR9_PMAC_HD_CTL_RL2_SIZE                          1
52687 +/* Bit: 'RC' */
52688 +/* Description: 'Remove CRC' */
52689 +#define VR9_PMAC_HD_CTL_RC_OFFSET                         0x082
52690 +#define VR9_PMAC_HD_CTL_RC_SHIFT                          4
52691 +#define VR9_PMAC_HD_CTL_RC_SIZE                           1
52692 +/* Bit: 'AS' */
52693 +/* Description: 'Add Status Header' */
52694 +#define VR9_PMAC_HD_CTL_AS_OFFSET                         0x082
52695 +#define VR9_PMAC_HD_CTL_AS_SHIFT                          3
52696 +#define VR9_PMAC_HD_CTL_AS_SIZE                           1
52697 +/* Bit: 'AC' */
52698 +/* Description: 'Add CRC' */
52699 +#define VR9_PMAC_HD_CTL_AC_OFFSET                         0x082
52700 +#define VR9_PMAC_HD_CTL_AC_SHIFT                          2
52701 +#define VR9_PMAC_HD_CTL_AC_SIZE                           1
52702 +/* Bit: 'TAG' */
52703 +/* Description: 'Add TAG' */
52704 +#define VR9_PMAC_HD_CTL_TAG_OFFSET                        0x082
52705 +#define VR9_PMAC_HD_CTL_TAG_SHIFT                         1
52706 +#define VR9_PMAC_HD_CTL_TAG_SIZE                          1
52707 +/* Bit: 'ADD' */
52708 +/* Description: 'ADD Header' */
52709 +#define VR9_PMAC_HD_CTL_ADD_OFFSET                        0x082
52710 +#define VR9_PMAC_HD_CTL_ADD_SHIFT                         0
52711 +#define VR9_PMAC_HD_CTL_ADD_SIZE                          1
52712 +/* -------------------------------------------------------------------------- */
52713 +/* Register: 'PMAC Type/Length Register' */
52714 +/* Bit: 'TYPE_LEN' */
52715 +/* Description: 'TYPE or Lenght Value' */
52716 +#define VR9_PMAC_TL_TYPE_LEN_OFFSET                       0x083
52717 +#define VR9_PMAC_TL_TYPE_LEN_SHIFT                        0
52718 +#define VR9_PMAC_TL_TYPE_LEN_SIZE                         16
52719 +/* -------------------------------------------------------------------------- */
52720 +/* Register: 'PMAC Source Address Register1' */
52721 +/* Bit: 'SA_47_32' */
52722 +/* Description: 'Source Address 47..32' */
52723 +#define VR9_PMAC_SA1_SA_47_32_OFFSET                      0x084
52724 +#define VR9_PMAC_SA1_SA_47_32_SHIFT                       0
52725 +#define VR9_PMAC_SA1_SA_47_32_SIZE                        16
52726 +/* -------------------------------------------------------------------------- */
52727 +/* Register: 'PMAC Source Address Register2' */
52728 +/* Bit: 'SA_31_16' */
52729 +/* Description: 'Source Address 31..16' */
52730 +#define VR9_PMAC_SA2_SA_31_16_OFFSET                      0x085
52731 +#define VR9_PMAC_SA2_SA_31_16_SHIFT                       0
52732 +#define VR9_PMAC_SA2_SA_31_16_SIZE                        16
52733 +/* -------------------------------------------------------------------------- */
52734 +/* Register: 'PMAC Source Address Register3' */
52735 +/* Bit: 'SA_15_0' */
52736 +/* Description: 'Source Address 15..0' */
52737 +#define VR9_PMAC_SA3_SA_15_0_OFFSET                       0x086
52738 +#define VR9_PMAC_SA3_SA_15_0_SHIFT                        0
52739 +#define VR9_PMAC_SA3_SA_15_0_SIZE                         16
52740 +/* -------------------------------------------------------------------------- */
52741 +/* Register: 'PMAC Destination AddressRegister 1' */
52742 +/* Bit: 'SA_47_32' */
52743 +/* Description: 'Destination Address 47..32' */
52744 +#define VR9_PMAC_DA1_SA_47_32_OFFSET                      0x087
52745 +#define VR9_PMAC_DA1_SA_47_32_SHIFT                       0
52746 +#define VR9_PMAC_DA1_SA_47_32_SIZE                        16
52747 +/* -------------------------------------------------------------------------- */
52748 +/* Register: 'PMAC Destination AddressRegister 2' */
52749 +/* Bit: 'DA_31_16' */
52750 +/* Description: 'Destination Address 31..16' */
52751 +#define VR9_PMAC_DA2_DA_31_16_OFFSET                      0x088
52752 +#define VR9_PMAC_DA2_DA_31_16_SHIFT                       0
52753 +#define VR9_PMAC_DA2_DA_31_16_SIZE                        16
52754 +/* -------------------------------------------------------------------------- */
52755 +/* Register: 'PMAC Destination AddressRegister 3' */
52756 +/* Bit: 'DA_15_0' */
52757 +/* Description: 'Destination Address 15..0' */
52758 +#define VR9_PMAC_DA3_DA_15_0_OFFSET                       0x089
52759 +#define VR9_PMAC_DA3_DA_15_0_SHIFT                        0
52760 +#define VR9_PMAC_DA3_DA_15_0_SIZE                         16
52761 +/* -------------------------------------------------------------------------- */
52762 +/* Register: 'PMAC VLAN Register' */
52763 +/* Bit: 'PRI' */
52764 +/* Description: 'VLAN Priority' */
52765 +#define VR9_PMAC_VLAN_PRI_OFFSET                          0x08A
52766 +#define VR9_PMAC_VLAN_PRI_SHIFT                           13
52767 +#define VR9_PMAC_VLAN_PRI_SIZE                            3
52768 +/* Bit: 'CFI' */
52769 +/* Description: 'Canonical Format Identifier' */
52770 +#define VR9_PMAC_VLAN_CFI_OFFSET                          0x08A
52771 +#define VR9_PMAC_VLAN_CFI_SHIFT                           12
52772 +#define VR9_PMAC_VLAN_CFI_SIZE                            1
52773 +/* Bit: 'VLAN_ID' */
52774 +/* Description: 'VLAN ID' */
52775 +#define VR9_PMAC_VLAN_VLAN_ID_OFFSET                      0x08A
52776 +#define VR9_PMAC_VLAN_VLAN_ID_SHIFT                       0
52777 +#define VR9_PMAC_VLAN_VLAN_ID_SIZE                        12
52778 +/* -------------------------------------------------------------------------- */
52779 +/* Register: 'PMAC Inter Packet Gapin RX Direction' */
52780 +/* Bit: 'REQ_DS_THRES' */
52781 +/* Description: 'Request Deassertion Threshold' */
52782 +#define VR9_PMAC_RX_IPG_REQ_DS_THRES_OFFSET               0x08B
52783 +#define VR9_PMAC_RX_IPG_REQ_DS_THRES_SHIFT                8
52784 +#define VR9_PMAC_RX_IPG_REQ_DS_THRES_SIZE                 1
52785 +/* Bit: 'REQ_AS_THRES' */
52786 +/* Description: 'Request Assertion Threshold' */
52787 +#define VR9_PMAC_RX_IPG_REQ_AS_THRES_OFFSET               0x08B
52788 +#define VR9_PMAC_RX_IPG_REQ_AS_THRES_SHIFT                4
52789 +#define VR9_PMAC_RX_IPG_REQ_AS_THRES_SIZE                 4
52790 +/* Bit: 'IPG_CNT' */
52791 +/* Description: 'IPG Counter' */
52792 +#define VR9_PMAC_RX_IPG_IPG_CNT_OFFSET                    0x08B
52793 +#define VR9_PMAC_RX_IPG_IPG_CNT_SHIFT                     0
52794 +#define VR9_PMAC_RX_IPG_IPG_CNT_SIZE                      4
52795 +/* -------------------------------------------------------------------------- */
52796 +/* Register: 'PMAC Special Tag Ethertype' */
52797 +/* Bit: 'ST_ETYPE' */
52798 +/* Description: 'Special Tag Ethertype' */
52799 +#define VR9_PMAC_ST_ETYPE_ST_ETYPE_OFFSET                 0x08C
52800 +#define VR9_PMAC_ST_ETYPE_ST_ETYPE_SHIFT                  0
52801 +#define VR9_PMAC_ST_ETYPE_ST_ETYPE_SIZE                   16
52802 +/* -------------------------------------------------------------------------- */
52803 +/* Register: 'PMAC Ethernet WAN Group' */
52804 +/* Bit: 'EWAN' */
52805 +/* Description: 'Ethernet WAN Group' */
52806 +#define VR9_PMAC_EWAN_EWAN_OFFSET                         0x08D
52807 +#define VR9_PMAC_EWAN_EWAN_SHIFT                          0
52808 +#define VR9_PMAC_EWAN_EWAN_SIZE                           6
52809 +/* -------------------------------------------------------------------------- */
52810 +/* Register: 'PMAC Control Register' */
52811 +/* Bit: 'SPEED' */
52812 +/* Description: 'Speed Control' */
52813 +#define VR9_PMAC_CTL_SPEED_OFFSET                         0x08E
52814 +#define VR9_PMAC_CTL_SPEED_SHIFT                          1
52815 +#define VR9_PMAC_CTL_SPEED_SIZE                           1
52816 +/* Bit: 'EN' */
52817 +/* Description: 'PMAC Enable' */
52818 +#define VR9_PMAC_CTL_EN_OFFSET                            0x08E
52819 +#define VR9_PMAC_CTL_EN_SHIFT                             0
52820 +#define VR9_PMAC_CTL_EN_SIZE                              1
52821 +/* -------------------------------------------------------------------------- */
52822 +#endif /* #ifndef _VR9_TOP_H */
52823 diff --git a/include/switch_api/commonReg.h b/include/switch_api/commonReg.h
52824 new file mode 100644
52825 index 0000000..373defc
52826 --- /dev/null
52827 +++ b/include/switch_api/commonReg.h
52828 @@ -0,0 +1,1312 @@
52829 +/******************************************************************************
52830 +
52831 +                              Copyright (c) 2010
52832 +                            Lantiq Deutschland GmbH
52833 +                     Am Campeon 3; 85579 Neubiberg, Germany
52834 +
52835 +  For licensing information, see the file 'LICENSE' in the root folder of
52836 +  this software module.
52837 +
52838 +******************************************************************************/
52839 +#ifndef _IFX_ETHSW_REGMAPPERSELECTOR_H
52840 +#define _IFX_ETHSW_REGMAPPERSELECTOR_H
52841 +
52842 +typedef enum {
52843 +   ARP_APT, /* (# 0) */
52844 +   ARP_MACA, /* (# 1) */
52845 +   ARP_RAPA, /* (# 2) */
52846 +   ARP_RAPOTH, /* (# 3) */
52847 +   ARP_RAPP, /* (# 4) */
52848 +   ARP_RAPPE, /* (# 5) */
52849 +   ARP_RAPTM, /* (# 6) */
52850 +   ARP_RPT, /* (# 7) */
52851 +   ARP_TAP, /* (# 8) */
52852 +   ARP_TAPTS, /* (# 9) */
52853 +   ARP_TRP, /* (# 10) */
52854 +   ARP_UPT, /* (# 11) */
52855 +   BIST_CTBR, /* (# 12) */
52856 +   BIST_DBBR, /* (# 13) */
52857 +   BIST_DONE, /* (# 14) */
52858 +   BIST_HIGTBR, /* (# 15) */
52859 +   BIST_HISTBR, /* (# 16) */
52860 +   BIST_LLTBR, /* (# 17) */
52861 +   BIST_LTBR, /* (# 18) */
52862 +   BUFFER_PFA, /* (# 19) */
52863 +   BUFFER_PFO0, /* (# 20) */
52864 +   BUFFER_PFO1, /* (# 21) */
52865 +   BUFFER_PFO2, /* (# 22) */
52866 +   BUFFER_PUA, /* (# 23) */
52867 +   BUFFER_PUO0, /* (# 24) */
52868 +   BUFFER_PUO1, /* (# 25) */
52869 +   BUFFER_PUO2, /* (# 26) */
52870 +   BUFFER_THA, /* (# 27) */
52871 +   BUFFER_THO, /* (# 28) */
52872 +   BUFFER_TLA, /* (# 29) */
52873 +   BUFFER_TLO, /* (# 30) */
52874 +   CHIPID_BOND, /* (# 31) */
52875 +   CHIPID_PC, /* (# 32) */
52876 +   CHIPID_VN, /* (# 33) */
52877 +   CONGESTION_EDSTX, /* (# 34) */
52878 +   CONGESTION_IJT, /* (# 35) */
52879 +   CONGESTION_IRSJA, /* (# 36) */
52880 +   CONGESTION_STORM_100_TH, /* (# 37) */
52881 +   CONGESTION_STORM_10_TH, /* (# 38) */
52882 +   CONGESTION_STORM_B, /* (# 39) */
52883 +   CONGESTION_STORM_M, /* (# 40) */
52884 +   CONGESTION_STORM_U, /* (# 41) */
52885 +   DIFFSERV_PQA, /* (# 42) */
52886 +   DIFFSERV_PQA01, /* (# 43) */
52887 +   DIFFSERV_PQA02, /* (# 44) */
52888 +   DIFFSERV_PQA03, /* (# 45) */
52889 +   DIFFSERV_PQA04, /* (# 46) */
52890 +   DIFFSERV_PQA05, /* (# 47) */
52891 +   DIFFSERV_PQA06, /* (# 48) */
52892 +   DIFFSERV_PQA07, /* (# 49) */
52893 +   DIFFSERV_PQA08, /* (# 50) */
52894 +   DIFFSERV_PQA09, /* (# 51) */
52895 +   DIFFSERV_PQA10, /* (# 52) */
52896 +   DIFFSERV_PQA11, /* (# 53) */
52897 +   DIFFSERV_PQA12, /* (# 54) */
52898 +   DIFFSERV_PQA13, /* (# 55) */
52899 +   DIFFSERV_PQA14, /* (# 56) */
52900 +   DIFFSERV_PQA15, /* (# 57) */
52901 +   DIFFSERV_PQB, /* (# 58) */
52902 +   DIFFSERV_PQB01, /* (# 59) */
52903 +   DIFFSERV_PQB02, /* (# 60) */
52904 +   DIFFSERV_PQB03, /* (# 61) */
52905 +   DIFFSERV_PQB04, /* (# 62) */
52906 +   DIFFSERV_PQB05, /* (# 63) */
52907 +   DIFFSERV_PQB06, /* (# 64) */
52908 +   DIFFSERV_PQB07, /* (# 65) */
52909 +   DIFFSERV_PQB08, /* (# 66) */
52910 +   DIFFSERV_PQB09, /* (# 67) */
52911 +   DIFFSERV_PQB10, /* (# 68) */
52912 +   DIFFSERV_PQB11, /* (# 69) */
52913 +   DIFFSERV_PQB12, /* (# 70) */
52914 +   DIFFSERV_PQB13, /* (# 71) */
52915 +   DIFFSERV_PQB14, /* (# 72) */
52916 +   DIFFSERV_PQB15, /* (# 73) */
52917 +   DIFFSERV_PQC, /* (# 74) */
52918 +   DIFFSERV_PQC01, /* (# 75) */
52919 +   DIFFSERV_PQC02, /* (# 76) */
52920 +   DIFFSERV_PQC03, /* (# 77) */
52921 +   DIFFSERV_PQC04, /* (# 78) */
52922 +   DIFFSERV_PQC05, /* (# 79) */
52923 +   DIFFSERV_PQC06, /* (# 80) */
52924 +   DIFFSERV_PQC07, /* (# 81) */
52925 +   DIFFSERV_PQC08, /* (# 82) */
52926 +   DIFFSERV_PQC09, /* (# 83) */
52927 +   DIFFSERV_PQC10, /* (# 84) */
52928 +   DIFFSERV_PQC11, /* (# 85) */
52929 +   DIFFSERV_PQC12, /* (# 86) */
52930 +   DIFFSERV_PQC13, /* (# 87) */
52931 +   DIFFSERV_PQC14, /* (# 88) */
52932 +   DIFFSERV_PQC15, /* (# 89) */
52933 +   DIFFSERV_PQD, /* (# 90) */
52934 +   DIFFSERV_PQD01, /* (# 91) */
52935 +   DIFFSERV_PQD02, /* (# 92) */
52936 +   DIFFSERV_PQD03, /* (# 93) */
52937 +   DIFFSERV_PQD04, /* (# 94) */
52938 +   DIFFSERV_PQD05, /* (# 95) */
52939 +   DIFFSERV_PQD06, /* (# 96) */
52940 +   DIFFSERV_PQD07, /* (# 97) */
52941 +   DIFFSERV_PQD08, /* (# 98) */
52942 +   DIFFSERV_PQD09, /* (# 99) */
52943 +   DIFFSERV_PQD10, /* (# 100) */
52944 +   DIFFSERV_PQD11, /* (# 101) */
52945 +   DIFFSERV_PQD12, /* (# 102) */
52946 +   DIFFSERV_PQD13, /* (# 103) */
52947 +   DIFFSERV_PQD14, /* (# 104) */
52948 +   DIFFSERV_PQD15, /* (# 105) */
52949 +   DOT1X_PRIORITY_1PPQ, /* (# 106) */
52950 +   DOT1X_PRIORITY_1PPQ1, /* (# 107) */
52951 +   DOT1X_PRIORITY_1PPQ2, /* (# 108) */
52952 +   DOT1X_PRIORITY_1PPQ3, /* (# 109) */
52953 +   DOT1X_PRIORITY_1PPQ4, /* (# 110) */
52954 +   DOT1X_PRIORITY_1PPQ5, /* (# 111) */
52955 +   DOT1X_PRIORITY_1PPQ6, /* (# 112) */
52956 +   DOT1X_PRIORITY_1PPQ7, /* (# 113) */
52957 +   GLOBAL_ATS, /* (# 114) */
52958 +   GLOBAL_CTTX, /* (# 115) */
52959 +   GLOBAL_DIE, /* (# 116) */
52960 +   GLOBAL_DII6P, /* (# 117) */
52961 +   GLOBAL_DIIP, /* (# 118) */
52962 +   GLOBAL_DIIPS, /* (# 119) */
52963 +   GLOBAL_DIS, /* (# 120) */
52964 +   GLOBAL_DIVS, /* (# 121) */
52965 +   GLOBAL_DMQ0, /* (# 122) */
52966 +   GLOBAL_DMQ1, /* (# 123) */
52967 +   GLOBAL_DMQ2, /* (# 124) */
52968 +   GLOBAL_DMQ3, /* (# 125) */
52969 +   GLOBAL_DPWECH, /* (# 126) */
52970 +   GLOBAL_DUPCOLSP, /* (# 127) */
52971 +   GLOBAL_ICRCCD, /* (# 128) */
52972 +   GLOBAL_ITENLMT, /* (# 129) */
52973 +   GLOBAL_ITRUNK, /* (# 130) */
52974 +   GLOBAL_LPE, /* (# 131) */
52975 +   GLOBAL_MPL, /* (# 132) */
52976 +   GLOBAL_P4M, /* (# 133) */
52977 +   GLOBAL_P5M, /* (# 134) */
52978 +   GLOBAL_P6M, /* (# 135) */
52979 +   GLOBAL_PCE, /* (# 136) */
52980 +   GLOBAL_PCR, /* (# 137) */
52981 +   GLOBAL_PHYBA, /* (# 138) */
52982 +   GLOBAL_RVID0, /* (# 139) */
52983 +   GLOBAL_RVID1, /* (# 140) */
52984 +   GLOBAL_RVIDFFF, /* (# 141) */
52985 +   GLOBAL_SE, /* (# 142) */
52986 +   GLOBAL_TSIPGE, /* (# 143) */
52987 +   INGRESS_FLOW_CTRL_B, /* (# 144) */
52988 +   INGRESS_FLOW_CTRL_BASE15_0, /* (# 145) */
52989 +   INGRESS_FLOW_CTRL_BASE17_16, /* (# 146) */
52990 +   INGRESS_FLOW_CTRL_EBASE15_0, /* (# 147) */
52991 +   INGRESS_FLOW_CTRL_EBASE17_16, /* (# 148) */
52992 +   INGRESS_FLOW_CTRL_F, /* (# 149) */
52993 +   IRQ_DBF, /* (# 150) */
52994 +   IRQ_DBFIE, /* (# 151) */
52995 +   IRQ_DBNF, /* (# 152) */
52996 +   IRQ_DBNFIE, /* (# 153) */
52997 +   IRQ_LTAD, /* (# 154) */
52998 +   IRQ_LTADIE, /* (# 155) */
52999 +   IRQ_LTF, /* (# 156) */
53000 +   IRQ_LTFIE, /* (# 157) */
53001 +   IRQ_PSC, /* (# 158) */
53002 +   IRQ_PSCIE, /* (# 159) */
53003 +   IRQ_PSV, /* (# 160) */
53004 +   IRQ_PSVIE, /* (# 161) */
53005 +   MAC_TABLE_ADDR15_0, /* (# 162) */
53006 +   MAC_TABLE_ADDR31_0, /* (# 163) */
53007 +   MAC_TABLE_ADDR31_16, /* (# 164) */
53008 +   MAC_TABLE_ADDR47_32, /* (# 165) */
53009 +   MAC_TABLE_ADDRS15_0, /* (# 166) */
53010 +   MAC_TABLE_ADDRS31_0, /* (# 167) */
53011 +   MAC_TABLE_ADDRS31_16, /* (# 168) */
53012 +   MAC_TABLE_ADDRS47_32, /* (# 169) */
53013 +   MAC_TABLE_BAD, /* (# 170) */
53014 +   MAC_TABLE_BUSY, /* (# 171) */
53015 +   MAC_TABLE_C_AC, /* (# 172) */
53016 +   MAC_TABLE_C_CMD, /* (# 173) */
53017 +   MAC_TABLE_C_FCE, /* (# 174) */
53018 +   MAC_TABLE_FID, /* (# 175) */
53019 +   MAC_TABLE_FIDS, /* (# 176) */
53020 +   MAC_TABLE_INFOT, /* (# 177) */
53021 +   MAC_TABLE_INFOTS, /* (# 178) */
53022 +   MAC_TABLE_ITAT, /* (# 179) */
53023 +   MAC_TABLE_ITATS, /* (# 180) */
53024 +   MAC_TABLE_OCP, /* (# 181) */
53025 +   MAC_TABLE_PMAP, /* (# 182) */
53026 +   MAC_TABLE_PMAPS, /* (# 183) */
53027 +   MAC_TABLE_RSLT, /* (# 184) */
53028 +   MAC_TABLE_S_AC, /* (# 185) */
53029 +   MAC_TABLE_S_CMD, /* (# 186) */
53030 +   MAC_TABLE_S_FCE, /* (# 187) */
53031 +   MCS, /* (# 188) */
53032 +   MDIO_MBUSY, /* (# 189) */
53033 +   MDIO_OP, /* (# 190) */
53034 +   MDIO_PHYAD, /* (# 191) */
53035 +   MDIO_RD, /* (# 192) */
53036 +   MDIO_REGAD, /* (# 193) */
53037 +   MDIO_WD, /* (# 194) */
53038 +   MIRROR_CCCRC, /* (# 195) */
53039 +   MIRROR_CPN, /* (# 196) */
53040 +   MIRROR_IGSTA, /* (# 197) */
53041 +   MIRROR_MCA, /* (# 198) */
53042 +   MIRROR_MLA, /* (# 199) */
53043 +   MIRROR_MPA, /* (# 200) */
53044 +   MIRROR_MRA, /* (# 201) */
53045 +   MIRROR_MSA, /* (# 202) */
53046 +   MIRROR_PAST, /* (# 203) */
53047 +   MIRROR_SNIFFPN, /* (# 204) */
53048 +   MIRROR_STRE, /* (# 205) */
53049 +   MIRROR_STTE, /* (# 206) */
53050 +   MULTICAST_ASC, /* (# 207) */
53051 +   MULTICAST_B01, /* (# 208) */
53052 +   MULTICAST_B224, /* (# 209) */
53053 +   MULTICAST_B33, /* (# 210) */
53054 +   MULTICAST_DAIPS, /* (# 211) */
53055 +   MULTICAST_DRP, /* (# 212) */
53056 +   MULTICAST_FMODE, /* (# 213) */
53057 +   MULTICAST_GID15_0, /* (# 214) */
53058 +   MULTICAST_GID31_16, /* (# 215) */
53059 +   MULTICAST_HIPI, /* (# 216) */
53060 +   MULTICAST_HISE, /* (# 217) */
53061 +   MULTICAST_HISFL, /* (# 218) */
53062 +   MULTICAST_ICMD, /* (# 219) */
53063 +   MULTICAST_IGMPV3E, /* (# 220) */
53064 +   MULTICAST_INVC, /* (# 221) */
53065 +   MULTICAST_IPMPT, /* (# 222) */
53066 +   MULTICAST_PORT, /* (# 223) */
53067 +   MULTICAST_PPPOEHR, /* (# 224) */
53068 +   MULTICAST_QI, /* (# 225) */
53069 +   MULTICAST_RV, /* (# 226) */
53070 +   MULTICAST_S3PMI, /* (# 227) */
53071 +   MULTICAST_S3PMV, /* (# 228) */
53072 +   MULTICAST_S4BUSY, /* (# 229) */
53073 +   MULTICAST_S4R, /* (# 230) */
53074 +   MULTICAST_SARE, /* (# 231) */
53075 +   MULTICAST_SCPA, /* (# 232) */
53076 +   MULTICAST_SCPP, /* (# 233) */
53077 +   MULTICAST_SCPPE, /* (# 234) */
53078 +   MULTICAST_SCPTCP, /* (# 235) */
53079 +   MULTICAST_SCPTMP, /* (# 236) */
53080 +   MULTICAST_SCPTSP, /* (# 237) */
53081 +   MULTICAST_SCPTTH, /* (# 238) */
53082 +   MULTICAST_SIP15_0, /* (# 239) */
53083 +   MULTICAST_SIP31_16, /* (# 240) */
53084 +   MULTICAST_SIP47_32, /* (# 241) */
53085 +   MULTICAST_SIPGID0, /* (# 242) */
53086 +   MULTICAST_SIPGID1, /* (# 243) */
53087 +   MULTICAST_SIPGID2, /* (# 244) */
53088 +   MULTICAST_TIMERC, /* (# 245) */
53089 +   PAUSE_ADDR15_0, /* (# 246) */
53090 +   PAUSE_ADDR31_16, /* (# 247) */
53091 +   PAUSE_ADDR39_32, /* (# 248) */
53092 +   PAUSE_ADDR47_41, /* (# 249) */
53093 +   PAUSE_PAC, /* (# 250) */
53094 +   PHY_INIT_PHYIE0, /* (# 251) */
53095 +   PHY_INIT_PHYIE01, /* (# 252) */
53096 +   PHY_INIT_PHYIE02, /* (# 253) */
53097 +   PHY_INIT_PHYIE03, /* (# 254) */
53098 +   PHY_INIT_PHYIE1, /* (# 255) */
53099 +   PHY_INIT_PHYIE11, /* (# 256) */
53100 +   PHY_INIT_PHYIE12, /* (# 257) */
53101 +   PHY_INIT_PHYIE13, /* (# 258) */
53102 +   PHY_INIT_PHYIE2, /* (# 259) */
53103 +   PHY_INIT_PHYIE21, /* (# 260) */
53104 +   PHY_INIT_PHYIE22, /* (# 261) */
53105 +   PHY_INIT_PHYIE23, /* (# 262) */
53106 +   PHY_INIT_PHYIE3, /* (# 263) */
53107 +   PHY_INIT_PHYIE31, /* (# 264) */
53108 +   PHY_INIT_PHYIE32, /* (# 265) */
53109 +   PHY_INIT_PHYIE33, /* (# 266) */
53110 +   PHY_INIT_PHYIE4, /* (# 267) */
53111 +   PHY_INIT_PHYIE41, /* (# 268) */
53112 +   PHY_INIT_PHYIE42, /* (# 269) */
53113 +   PHY_INIT_PHYIE43, /* (# 270) */
53114 +   PHY_INIT_PHYIE5, /* (# 271) */
53115 +   PHY_INIT_PHYIE51, /* (# 272) */
53116 +   PHY_INIT_PHYIE52, /* (# 273) */
53117 +   PHY_INIT_PHYIE53, /* (# 274) */
53118 +   PHY_INIT_PHYIE6, /* (# 275) */
53119 +   PHY_INIT_PHYIE61, /* (# 276) */
53120 +   PHY_INIT_PHYIE62, /* (# 277) */
53121 +   PHY_INIT_PHYIE63, /* (# 278) */
53122 +   PHY_INIT_REGA, /* (# 279) */
53123 +   PHY_INIT_REGA1, /* (# 280) */
53124 +   PHY_INIT_REGA2, /* (# 281) */
53125 +   PHY_INIT_REGA3, /* (# 282) */
53126 +   PHY_INIT_REGD, /* (# 283) */
53127 +   PHY_INIT_REGD1, /* (# 284) */
53128 +   PHY_INIT_REGD2, /* (# 285) */
53129 +   PHY_INIT_REGD3, /* (# 286) */
53130 +   PMAC_ADD, /* (# 287) */
53131 +   PMAC_ADD_CRC, /* (# 288) */
53132 +   PMAC_AS, /* (# 289) */
53133 +   PMAC_CFI, /* (# 290) */
53134 +   PMAC_DA_31_0, /* (# 291) */
53135 +   PMAC_DA_47_32, /* (# 292) */
53136 +   PMAC_IDIS_REQ_WM, /* (# 293) */
53137 +   PMAC_IPG_RX_CNT, /* (# 294) */
53138 +   PMAC_IPG_TX_CNT, /* (# 295) */
53139 +   PMAC_IREQ_WM, /* (# 296) */
53140 +   PMAC_PRI, /* (# 297) */
53141 +   PMAC_RC, /* (# 298) */
53142 +   PMAC_RL2, /* (# 299) */
53143 +   PMAC_RXSH, /* (# 300) */
53144 +   PMAC_SA_31_0, /* (# 301) */
53145 +   PMAC_SA_47_32, /* (# 302) */
53146 +   PMAC_TAG, /* (# 303) */
53147 +   PMAC_TYPE_LEN, /* (# 304) */
53148 +   PMAC_VLAN_ID, /* (# 305) */
53149 +   PORT_AD, /* (# 306) */
53150 +   PORT_AD1, /* (# 307) */
53151 +   PORT_AD2, /* (# 308) */
53152 +   PORT_AD3, /* (# 309) */
53153 +   PORT_AD4, /* (# 310) */
53154 +   PORT_AD5, /* (# 311) */
53155 +   PORT_AD6, /* (# 312) */
53156 +   PORT_BP, /* (# 313) */
53157 +   PORT_DFWD, /* (# 314) */
53158 +   PORT_DFWD1, /* (# 315) */
53159 +   PORT_DFWD2, /* (# 316) */
53160 +   PORT_DSV821X, /* (# 317) */
53161 +   PORT_DSV821X1, /* (# 318) */
53162 +   PORT_DSV821X2, /* (# 319) */
53163 +   PORT_EGRESS_PSPQ0TR, /* (# 320) */
53164 +   PORT_EGRESS_PSPQ0TR1, /* (# 321) */
53165 +   PORT_EGRESS_PSPQ0TR2, /* (# 322) */
53166 +   PORT_EGRESS_PSPQ0TR3, /* (# 323) */
53167 +   PORT_EGRESS_PSPQ0TR4, /* (# 324) */
53168 +   PORT_EGRESS_PSPQ0TR5, /* (# 325) */
53169 +   PORT_EGRESS_PSPQ0TR6, /* (# 326) */
53170 +   PORT_EGRESS_PSPQ1TR, /* (# 327) */
53171 +   PORT_EGRESS_PSPQ1TR1, /* (# 328) */
53172 +   PORT_EGRESS_PSPQ1TR2, /* (# 329) */
53173 +   PORT_EGRESS_PSPQ1TR3, /* (# 330) */
53174 +   PORT_EGRESS_PSPQ1TR4, /* (# 331) */
53175 +   PORT_EGRESS_PSPQ1TR5, /* (# 332) */
53176 +   PORT_EGRESS_PSPQ1TR6, /* (# 333) */
53177 +   PORT_EGRESS_PSPQ2TR, /* (# 334) */
53178 +   PORT_EGRESS_PSPQ2TR1, /* (# 335) */
53179 +   PORT_EGRESS_PSPQ2TR2, /* (# 336) */
53180 +   PORT_EGRESS_PSPQ2TR3, /* (# 337) */
53181 +   PORT_EGRESS_PSPQ2TR4, /* (# 338) */
53182 +   PORT_EGRESS_PSPQ2TR5, /* (# 339) */
53183 +   PORT_EGRESS_PSPQ2TR6, /* (# 340) */
53184 +   PORT_EGRESS_PSPQ3TR, /* (# 341) */
53185 +   PORT_EGRESS_PSPQ3TR1, /* (# 342) */
53186 +   PORT_EGRESS_PSPQ3TR2, /* (# 343) */
53187 +   PORT_EGRESS_PSPQ3TR3, /* (# 344) */
53188 +   PORT_EGRESS_PSPQ3TR4, /* (# 345) */
53189 +   PORT_EGRESS_PSPQ3TR5, /* (# 346) */
53190 +   PORT_EGRESS_PSPQ3TR6, /* (# 347) */
53191 +   PORT_EGRESS_PWQ0TR, /* (# 348) */
53192 +   PORT_EGRESS_PWQ0TR1, /* (# 349) */
53193 +   PORT_EGRESS_PWQ0TR2, /* (# 350) */
53194 +   PORT_EGRESS_PWQ0TR3, /* (# 351) */
53195 +   PORT_EGRESS_PWQ0TR4, /* (# 352) */
53196 +   PORT_EGRESS_PWQ0TR5, /* (# 353) */
53197 +   PORT_EGRESS_PWQ0TR6, /* (# 354) */
53198 +   PORT_EGRESS_PWQ1TR, /* (# 355) */
53199 +   PORT_EGRESS_PWQ1TR1, /* (# 356) */
53200 +   PORT_EGRESS_PWQ1TR2, /* (# 357) */
53201 +   PORT_EGRESS_PWQ1TR3, /* (# 358) */
53202 +   PORT_EGRESS_PWQ1TR4, /* (# 359) */
53203 +   PORT_EGRESS_PWQ1TR5, /* (# 360) */
53204 +   PORT_EGRESS_PWQ1TR6, /* (# 361) */
53205 +   PORT_EGRESS_PWQ2TR, /* (# 362) */
53206 +   PORT_EGRESS_PWQ2TR1, /* (# 363) */
53207 +   PORT_EGRESS_PWQ2TR2, /* (# 364) */
53208 +   PORT_EGRESS_PWQ2TR3, /* (# 365) */
53209 +   PORT_EGRESS_PWQ2TR4, /* (# 366) */
53210 +   PORT_EGRESS_PWQ2TR5, /* (# 367) */
53211 +   PORT_EGRESS_PWQ2TR6, /* (# 368) */
53212 +   PORT_EGRESS_PWQ3TR, /* (# 369) */
53213 +   PORT_EGRESS_PWQ3TR1, /* (# 370) */
53214 +   PORT_EGRESS_PWQ3TR2, /* (# 371) */
53215 +   PORT_EGRESS_PWQ3TR3, /* (# 372) */
53216 +   PORT_EGRESS_PWQ3TR4, /* (# 373) */
53217 +   PORT_EGRESS_PWQ3TR5, /* (# 374) */
53218 +   PORT_EGRESS_PWQ3TR6, /* (# 375) */
53219 +   PORT_FILTER_ATUF, /* (# 376) */
53220 +   PORT_FILTER_ATUF1, /* (# 377) */
53221 +   PORT_FILTER_ATUF2, /* (# 378) */
53222 +   PORT_FILTER_ATUF3, /* (# 379) */
53223 +   PORT_FILTER_ATUF4, /* (# 380) */
53224 +   PORT_FILTER_ATUF5, /* (# 381) */
53225 +   PORT_FILTER_ATUF6, /* (# 382) */
53226 +   PORT_FILTER_ATUF7, /* (# 383) */
53227 +   PORT_FILTER_BASEPT, /* (# 384) */
53228 +   PORT_FILTER_BASEPT1, /* (# 385) */
53229 +   PORT_FILTER_BASEPT2, /* (# 386) */
53230 +   PORT_FILTER_BASEPT3, /* (# 387) */
53231 +   PORT_FILTER_BASEPT4, /* (# 388) */
53232 +   PORT_FILTER_BASEPT5, /* (# 389) */
53233 +   PORT_FILTER_BASEPT6, /* (# 390) */
53234 +   PORT_FILTER_BASEPT7, /* (# 391) */
53235 +   PORT_FILTER_COMP, /* (# 392) */
53236 +   PORT_FILTER_COMP1, /* (# 393) */
53237 +   PORT_FILTER_COMP2, /* (# 394) */
53238 +   PORT_FILTER_COMP3, /* (# 395) */
53239 +   PORT_FILTER_COMP4, /* (# 396) */
53240 +   PORT_FILTER_COMP5, /* (# 397) */
53241 +   PORT_FILTER_COMP6, /* (# 398) */
53242 +   PORT_FILTER_COMP7, /* (# 399) */
53243 +   PORT_FILTER_PRANGE, /* (# 400) */
53244 +   PORT_FILTER_PRANGE1, /* (# 401) */
53245 +   PORT_FILTER_PRANGE2, /* (# 402) */
53246 +   PORT_FILTER_PRANGE3, /* (# 403) */
53247 +   PORT_FILTER_PRANGE4, /* (# 404) */
53248 +   PORT_FILTER_PRANGE5, /* (# 405) */
53249 +   PORT_FILTER_PRANGE6, /* (# 406) */
53250 +   PORT_FILTER_PRANGE7, /* (# 407) */
53251 +   PORT_FILTER_TUPF, /* (# 408) */
53252 +   PORT_FILTER_TUPF1, /* (# 409) */
53253 +   PORT_FILTER_TUPF2, /* (# 410) */
53254 +   PORT_FILTER_TUPF3, /* (# 411) */
53255 +   PORT_FILTER_TUPF4, /* (# 412) */
53256 +   PORT_FILTER_TUPF5, /* (# 413) */
53257 +   PORT_FILTER_TUPF6, /* (# 414) */
53258 +   PORT_FILTER_TUPF7, /* (# 415) */
53259 +   PORT_FLD, /* (# 416) */
53260 +   PORT_FLD1, /* (# 417) */
53261 +   PORT_FLD2, /* (# 418) */
53262 +   PORT_FLD3, /* (# 419) */
53263 +   PORT_FLD4, /* (# 420) */
53264 +   PORT_FLD5, /* (# 421) */
53265 +   PORT_FLD6, /* (# 422) */
53266 +   PORT_FLP, /* (# 423) */
53267 +   PORT_FLP1, /* (# 424) */
53268 +   PORT_FLP2, /* (# 425) */
53269 +   PORT_FLP3, /* (# 426) */
53270 +   PORT_FLP4, /* (# 427) */
53271 +   PORT_FLP5, /* (# 428) */
53272 +   PORT_FLP6, /* (# 429) */
53273 +   PORT_IFNTE, /* (# 430) */
53274 +   PORT_IFNTE1, /* (# 431) */
53275 +   PORT_IFNTE2, /* (# 432) */
53276 +   PORT_IFNTE3, /* (# 433) */
53277 +   PORT_IFNTE4, /* (# 434) */
53278 +   PORT_IFNTE5, /* (# 435) */
53279 +   PORT_IFNTE6, /* (# 436) */
53280 +   PORT_IMTE, /* (# 437) */
53281 +   PORT_IMTE1, /* (# 438) */
53282 +   PORT_IMTE2, /* (# 439) */
53283 +   PORT_IMTE3, /* (# 440) */
53284 +   PORT_IMTE4, /* (# 441) */
53285 +   PORT_IMTE5, /* (# 442) */
53286 +   PORT_IMTE6, /* (# 443) */
53287 +   PORT_INGRESS_PITR, /* (# 444) */
53288 +   PORT_INGRESS_PITR1, /* (# 445) */
53289 +   PORT_INGRESS_PITR2, /* (# 446) */
53290 +   PORT_INGRESS_PITR3, /* (# 447) */
53291 +   PORT_INGRESS_PITR4, /* (# 448) */
53292 +   PORT_INGRESS_PITR5, /* (# 449) */
53293 +   PORT_INGRESS_PITR6, /* (# 450) */
53294 +   PORT_INGRESS_PITT, /* (# 451) */
53295 +   PORT_INGRESS_PITT1, /* (# 452) */
53296 +   PORT_INGRESS_PITT2, /* (# 453) */
53297 +   PORT_INGRESS_PITT3, /* (# 454) */
53298 +   PORT_INGRESS_PITT4, /* (# 455) */
53299 +   PORT_INGRESS_PITT5, /* (# 456) */
53300 +   PORT_INGRESS_PITT6, /* (# 457) */
53301 +   PORT_IPMO, /* (# 458) */
53302 +   PORT_IPMO1, /* (# 459) */
53303 +   PORT_IPMO2, /* (# 460) */
53304 +   PORT_IPMO3, /* (# 461) */
53305 +   PORT_IPMO4, /* (# 462) */
53306 +   PORT_IPMO5, /* (# 463) */
53307 +   PORT_IPMO6, /* (# 464) */
53308 +   PORT_IPOVTU, /* (# 465) */
53309 +   PORT_IPOVTU1, /* (# 466) */
53310 +   PORT_IPOVTU2, /* (# 467) */
53311 +   PORT_IPOVTU3, /* (# 468) */
53312 +   PORT_IPOVTU4, /* (# 469) */
53313 +   PORT_IPOVTU5, /* (# 470) */
53314 +   PORT_IPOVTU6, /* (# 471) */
53315 +   PORT_IPVLAN, /* (# 472) */
53316 +   PORT_IPVLAN1, /* (# 473) */
53317 +   PORT_IPVLAN2, /* (# 474) */
53318 +   PORT_IPVLAN3, /* (# 475) */
53319 +   PORT_IPVLAN4, /* (# 476) */
53320 +   PORT_IPVLAN5, /* (# 477) */
53321 +   PORT_IPVLAN6, /* (# 478) */
53322 +   PORT_LD, /* (# 479) */
53323 +   PORT_LD1, /* (# 480) */
53324 +   PORT_LD2, /* (# 481) */
53325 +   PORT_LD3, /* (# 482) */
53326 +   PORT_LD4, /* (# 483) */
53327 +   PORT_LD5, /* (# 484) */
53328 +   PORT_LD6, /* (# 485) */
53329 +   PORT_MNA24, /* (# 486) */
53330 +   PORT_MNA241, /* (# 487) */
53331 +   PORT_MNA242, /* (# 488) */
53332 +   PORT_MNA243, /* (# 489) */
53333 +   PORT_MNA244, /* (# 490) */
53334 +   PORT_MNA245, /* (# 491) */
53335 +   PORT_MNA246, /* (# 492) */
53336 +   PORT_MP, /* (# 493) */
53337 +   PORT_PAS, /* (# 494) */
53338 +   PORT_PAS1, /* (# 495) */
53339 +   PORT_PAS2, /* (# 496) */
53340 +   PORT_PAS3, /* (# 497) */
53341 +   PORT_PAS4, /* (# 498) */
53342 +   PORT_PAS5, /* (# 499) */
53343 +   PORT_PAS6, /* (# 500) */
53344 +   PORT_PDS, /* (# 501) */
53345 +   PORT_PDS1, /* (# 502) */
53346 +   PORT_PDS2, /* (# 503) */
53347 +   PORT_PDS3, /* (# 504) */
53348 +   PORT_PDS4, /* (# 505) */
53349 +   PORT_PDS5, /* (# 506) */
53350 +   PORT_PDS6, /* (# 507) */
53351 +   PORT_PFCS, /* (# 508) */
53352 +   PORT_PFCS1, /* (# 509) */
53353 +   PORT_PFCS2, /* (# 510) */
53354 +   PORT_PFCS3, /* (# 511) */
53355 +   PORT_PFCS4, /* (# 512) */
53356 +   PORT_PFCS5, /* (# 513) */
53357 +   PORT_PFCS6, /* (# 514) */
53358 +   PORT_PLS, /* (# 515) */
53359 +   PORT_PLS1, /* (# 516) */
53360 +   PORT_PLS2, /* (# 517) */
53361 +   PORT_PLS3, /* (# 518) */
53362 +   PORT_PLS4, /* (# 519) */
53363 +   PORT_PLS5, /* (# 520) */
53364 +   PORT_PLS6, /* (# 521) */
53365 +   PORT_PM, /* (# 522) */
53366 +   PORT_PM1, /* (# 523) */
53367 +   PORT_PM2, /* (# 524) */
53368 +   PORT_PM3, /* (# 525) */
53369 +   PORT_PM4, /* (# 526) */
53370 +   PORT_PM5, /* (# 527) */
53371 +   PORT_PM6, /* (# 528) */
53372 +   PORT_PPPOEP, /* (# 529) */
53373 +   PORT_PPPOEP1, /* (# 530) */
53374 +   PORT_PPPOEP2, /* (# 531) */
53375 +   PORT_PPPOEP3, /* (# 532) */
53376 +   PORT_PPPOEP4, /* (# 533) */
53377 +   PORT_PPPOEP5, /* (# 534) */
53378 +   PORT_PPPOEP6, /* (# 535) */
53379 +   PORT_PSHS, /* (# 536) */
53380 +   PORT_PSHS1, /* (# 537) */
53381 +   PORT_PSHS2, /* (# 538) */
53382 +   PORT_PSHS3, /* (# 539) */
53383 +   PORT_PSHS4, /* (# 540) */
53384 +   PORT_PSHS5, /* (# 541) */
53385 +   PORT_PSHS6, /* (# 542) */
53386 +   PORT_PSS, /* (# 543) */
53387 +   PORT_PSS1, /* (# 544) */
53388 +   PORT_PSS2, /* (# 545) */
53389 +   PORT_PSS3, /* (# 546) */
53390 +   PORT_PSS4, /* (# 547) */
53391 +   PORT_PSS5, /* (# 548) */
53392 +   PORT_PSS6, /* (# 549) */
53393 +   PORT_REDIR, /* (# 550) */
53394 +   PORT_REDIR1, /* (# 551) */
53395 +   PORT_REDIR2, /* (# 552) */
53396 +   PORT_RGMII_GMII_P0CKIO, /* (# 553) */
53397 +   PORT_RGMII_GMII_P0DUP, /* (# 554) */
53398 +   PORT_RGMII_GMII_P0FCE, /* (# 555) */
53399 +   PORT_RGMII_GMII_P0FEQ, /* (# 556) */
53400 +   PORT_RGMII_GMII_P0IS, /* (# 557) */
53401 +   PORT_RGMII_GMII_P0RDLY, /* (# 558) */
53402 +   PORT_RGMII_GMII_P0SPD, /* (# 559) */
53403 +   PORT_RGMII_GMII_P0TDLY, /* (# 560) */
53404 +   PORT_RGMII_GMII_P1CKIO, /* (# 561) */
53405 +   PORT_RGMII_GMII_P1DUP, /* (# 562) */
53406 +   PORT_RGMII_GMII_P1FCE, /* (# 563) */
53407 +   PORT_RGMII_GMII_P1FEQ, /* (# 564) */
53408 +   PORT_RGMII_GMII_P1IS, /* (# 565) */
53409 +   PORT_RGMII_GMII_P1RDLY, /* (# 566) */
53410 +   PORT_RGMII_GMII_P1SPD, /* (# 567) */
53411 +   PORT_RGMII_GMII_P1TDLY, /* (# 568) */
53412 +   PORT_RGMII_GMII_P4DUP, /* (# 569) */
53413 +   PORT_RGMII_GMII_P4FCE, /* (# 570) */
53414 +   PORT_RGMII_GMII_P4SPD, /* (# 571) */
53415 +   PORT_RGMII_GMII_P5DUP, /* (# 572) */
53416 +   PORT_RGMII_GMII_P5FCE, /* (# 573) */
53417 +   PORT_RGMII_GMII_P5SPD, /* (# 574) */
53418 +   PORT_RGMII_GMII_P6DUP, /* (# 575) */
53419 +   PORT_RGMII_GMII_P6FCE, /* (# 576) */
53420 +   PORT_RGMII_GMII_P6SPD, /* (# 577) */
53421 +   PORT_RMWFQ, /* (# 578) */
53422 +   PORT_RMWFQ1, /* (# 579) */
53423 +   PORT_RMWFQ2, /* (# 580) */
53424 +   PORT_RMWFQ3, /* (# 581) */
53425 +   PORT_RMWFQ4, /* (# 582) */
53426 +   PORT_RMWFQ5, /* (# 583) */
53427 +   PORT_RMWFQ6, /* (# 584) */
53428 +   PORT_RP, /* (# 585) */
53429 +   PORT_SPE, /* (# 586) */
53430 +   PORT_SPE1, /* (# 587) */
53431 +   PORT_SPE2, /* (# 588) */
53432 +   PORT_SPE3, /* (# 589) */
53433 +   PORT_SPE4, /* (# 590) */
53434 +   PORT_SPE5, /* (# 591) */
53435 +   PORT_SPE6, /* (# 592) */
53436 +   PORT_SPS, /* (# 593) */
53437 +   PORT_SPS1, /* (# 594) */
53438 +   PORT_SPS2, /* (# 595) */
53439 +   PORT_SPS3, /* (# 596) */
53440 +   PORT_SPS4, /* (# 597) */
53441 +   PORT_SPS5, /* (# 598) */
53442 +   PORT_SPS6, /* (# 599) */
53443 +   PORT_TCPE, /* (# 600) */
53444 +   PORT_TCPE1, /* (# 601) */
53445 +   PORT_TCPE2, /* (# 602) */
53446 +   PORT_TCPE3, /* (# 603) */
53447 +   PORT_TCPE4, /* (# 604) */
53448 +   PORT_TCPE5, /* (# 605) */
53449 +   PORT_TCPE6, /* (# 606) */
53450 +   PORT_TPE, /* (# 607) */
53451 +   PORT_TPE1, /* (# 608) */
53452 +   PORT_TPE2, /* (# 609) */
53453 +   PORT_TPE3, /* (# 610) */
53454 +   PORT_TPE4, /* (# 611) */
53455 +   PORT_TPE5, /* (# 612) */
53456 +   PORT_TPE6, /* (# 613) */
53457 +   PORT_UP, /* (# 614) */
53458 +   PORT_VLAN_AOVTP, /* (# 615) */
53459 +   PORT_VLAN_AOVTP1, /* (# 616) */
53460 +   PORT_VLAN_AOVTP2, /* (# 617) */
53461 +   PORT_VLAN_AOVTP3, /* (# 618) */
53462 +   PORT_VLAN_AOVTP4, /* (# 619) */
53463 +   PORT_VLAN_AOVTP5, /* (# 620) */
53464 +   PORT_VLAN_AOVTP6, /* (# 621) */
53465 +   PORT_VLAN_BYPASS, /* (# 622) */
53466 +   PORT_VLAN_BYPASS1, /* (# 623) */
53467 +   PORT_VLAN_BYPASS2, /* (# 624) */
53468 +   PORT_VLAN_BYPASS3, /* (# 625) */
53469 +   PORT_VLAN_BYPASS4, /* (# 626) */
53470 +   PORT_VLAN_BYPASS5, /* (# 627) */
53471 +   PORT_VLAN_BYPASS6, /* (# 628) */
53472 +   PORT_VLAN_DFID, /* (# 629) */
53473 +   PORT_VLAN_DFID1, /* (# 630) */
53474 +   PORT_VLAN_DFID2, /* (# 631) */
53475 +   PORT_VLAN_DFID3, /* (# 632) */
53476 +   PORT_VLAN_DFID4, /* (# 633) */
53477 +   PORT_VLAN_DFID5, /* (# 634) */
53478 +   PORT_VLAN_DFID6, /* (# 635) */
53479 +   PORT_VLAN_DVPM, /* (# 636) */
53480 +   PORT_VLAN_DVPM1, /* (# 637) */
53481 +   PORT_VLAN_DVPM2, /* (# 638) */
53482 +   PORT_VLAN_DVPM3, /* (# 639) */
53483 +   PORT_VLAN_DVPM4, /* (# 640) */
53484 +   PORT_VLAN_DVPM5, /* (# 641) */
53485 +   PORT_VLAN_DVPM6, /* (# 642) */
53486 +   PORT_VLAN_PP, /* (# 643) */
53487 +   PORT_VLAN_PP1, /* (# 644) */
53488 +   PORT_VLAN_PP2, /* (# 645) */
53489 +   PORT_VLAN_PP3, /* (# 646) */
53490 +   PORT_VLAN_PP4, /* (# 647) */
53491 +   PORT_VLAN_PP5, /* (# 648) */
53492 +   PORT_VLAN_PP6, /* (# 649) */
53493 +   PORT_VLAN_PPE, /* (# 650) */
53494 +   PORT_VLAN_PPE1, /* (# 651) */
53495 +   PORT_VLAN_PPE2, /* (# 652) */
53496 +   PORT_VLAN_PPE3, /* (# 653) */
53497 +   PORT_VLAN_PPE4, /* (# 654) */
53498 +   PORT_VLAN_PPE5, /* (# 655) */
53499 +   PORT_VLAN_PPE6, /* (# 656) */
53500 +   PORT_VLAN_PVID, /* (# 657) */
53501 +   PORT_VLAN_PVID1, /* (# 658) */
53502 +   PORT_VLAN_PVID2, /* (# 659) */
53503 +   PORT_VLAN_PVID3, /* (# 660) */
53504 +   PORT_VLAN_PVID4, /* (# 661) */
53505 +   PORT_VLAN_PVID5, /* (# 662) */
53506 +   PORT_VLAN_PVID6, /* (# 663) */
53507 +   PORT_VLAN_PVTAGMP, /* (# 664) */
53508 +   PORT_VLAN_PVTAGMP1, /* (# 665) */
53509 +   PORT_VLAN_PVTAGMP2, /* (# 666) */
53510 +   PORT_VLAN_PVTAGMP3, /* (# 667) */
53511 +   PORT_VLAN_PVTAGMP4, /* (# 668) */
53512 +   PORT_VLAN_PVTAGMP5, /* (# 669) */
53513 +   PORT_VLAN_PVTAGMP6, /* (# 670) */
53514 +   PORT_VLAN_TBVE, /* (# 671) */
53515 +   PORT_VLAN_TBVE1, /* (# 672) */
53516 +   PORT_VLAN_TBVE2, /* (# 673) */
53517 +   PORT_VLAN_TBVE3, /* (# 674) */
53518 +   PORT_VLAN_TBVE4, /* (# 675) */
53519 +   PORT_VLAN_TBVE5, /* (# 676) */
53520 +   PORT_VLAN_TBVE6, /* (# 677) */
53521 +   PORT_VLAN_VC, /* (# 678) */
53522 +   PORT_VLAN_VC1, /* (# 679) */
53523 +   PORT_VLAN_VC2, /* (# 680) */
53524 +   PORT_VLAN_VC3, /* (# 681) */
53525 +   PORT_VLAN_VC4, /* (# 682) */
53526 +   PORT_VLAN_VC5, /* (# 683) */
53527 +   PORT_VLAN_VC6, /* (# 684) */
53528 +   PORT_VLAN_VMCE, /* (# 685) */
53529 +   PORT_VLAN_VMCE1, /* (# 686) */
53530 +   PORT_VLAN_VMCE2, /* (# 687) */
53531 +   PORT_VLAN_VMCE3, /* (# 688) */
53532 +   PORT_VLAN_VMCE4, /* (# 689) */
53533 +   PORT_VLAN_VMCE5, /* (# 690) */
53534 +   PORT_VLAN_VMCE6, /* (# 691) */
53535 +   PORT_VLAN_VSD, /* (# 692) */
53536 +   PORT_VLAN_VSD1, /* (# 693) */
53537 +   PORT_VLAN_VSD2, /* (# 694) */
53538 +   PORT_VLAN_VSD3, /* (# 695) */
53539 +   PORT_VLAN_VSD4, /* (# 696) */
53540 +   PORT_VLAN_VSD5, /* (# 697) */
53541 +   PORT_VLAN_VSD6, /* (# 698) */
53542 +   PORT_VPE, /* (# 699) */
53543 +   PORT_VPE1, /* (# 700) */
53544 +   PORT_VPE2, /* (# 701) */
53545 +   PORT_VPE3, /* (# 702) */
53546 +   PORT_VPE4, /* (# 703) */
53547 +   PORT_VPE5, /* (# 704) */
53548 +   PORT_VPE6, /* (# 705) */
53549 +   PPPOE_SID, /* (# 706) */
53550 +   PROTOCOL_FILTER_APF, /* (# 707) */
53551 +   PROTOCOL_FILTER_APF1, /* (# 708) */
53552 +   PROTOCOL_FILTER_APF2, /* (# 709) */
53553 +   PROTOCOL_FILTER_APF3, /* (# 710) */
53554 +   PROTOCOL_FILTER_APF4, /* (# 711) */
53555 +   PROTOCOL_FILTER_APF5, /* (# 712) */
53556 +   PROTOCOL_FILTER_APF6, /* (# 713) */
53557 +   PROTOCOL_FILTER_APF7, /* (# 714) */
53558 +   PROTOCOL_FILTER_PFR0, /* (# 715) */
53559 +   PROTOCOL_FILTER_PFR01, /* (# 716) */
53560 +   PROTOCOL_FILTER_PFR02, /* (# 717) */
53561 +   PROTOCOL_FILTER_PFR03, /* (# 718) */
53562 +   PROTOCOL_FILTER_PFR1, /* (# 719) */
53563 +   PROTOCOL_FILTER_PFR11, /* (# 720) */
53564 +   PROTOCOL_FILTER_PFR12, /* (# 721) */
53565 +   PROTOCOL_FILTER_PFR13, /* (# 722) */
53566 +   PROTOCOL_FILTER_PFR2, /* (# 723) */
53567 +   PROTOCOL_FILTER_PFR21, /* (# 724) */
53568 +   PROTOCOL_FILTER_PFR3, /* (# 725) */
53569 +   PROTOCOL_FILTER_PFR31, /* (# 726) */
53570 +   RA00_ACT, /* (# 727) */
53571 +   RA00_ACT1, /* (# 728) */
53572 +   RA00_ACT2, /* (# 729) */
53573 +   RA00_ACT3, /* (# 730) */
53574 +   RA00_ACT4, /* (# 731) */
53575 +   RA00_ACT5, /* (# 732) */
53576 +   RA00_ACT6, /* (# 733) */
53577 +   RA00_ACT7, /* (# 734) */
53578 +   RA00_ACT8, /* (# 735) */
53579 +   RA00_ACT9, /* (# 736) */
53580 +   RA00_ACT10, /* (# 737) */
53581 +   RA00_ACT11, /* (# 738) */
53582 +   RA00_ACT12, /* (# 739) */
53583 +   RA00_ACT13, /* (# 740) */
53584 +   RA00_ACT14, /* (# 741) */
53585 +   RA00_ACT15, /* (# 742) */
53586 +   RA00_ACT16, /* (# 743) */
53587 +   RA00_ACT17, /* (# 744) */
53588 +   RA00_ACT18, /* (# 745) */
53589 +   RA00_ACT19, /* (# 746) */
53590 +   RA00_ACT20, /* (# 747) */
53591 +   RA00_ACT21, /* (# 748) */
53592 +   RA00_ACT22, /* (# 749) */
53593 +   RA00_ACT23, /* (# 750) */
53594 +   RA00_CV, /* (# 751) */
53595 +   RA00_CV1, /* (# 752) */
53596 +   RA00_CV2, /* (# 753) */
53597 +   RA00_CV3, /* (# 754) */
53598 +   RA00_CV4, /* (# 755) */
53599 +   RA00_CV5, /* (# 756) */
53600 +   RA00_CV6, /* (# 757) */
53601 +   RA00_CV7, /* (# 758) */
53602 +   RA00_CV8, /* (# 759) */
53603 +   RA00_CV9, /* (# 760) */
53604 +   RA00_CV10, /* (# 761) */
53605 +   RA00_CV11, /* (# 762) */
53606 +   RA00_CV12, /* (# 763) */
53607 +   RA00_CV13, /* (# 764) */
53608 +   RA00_CV14, /* (# 765) */
53609 +   RA00_CV15, /* (# 766) */
53610 +   RA00_CV16, /* (# 767) */
53611 +   RA00_CV17, /* (# 768) */
53612 +   RA00_CV18, /* (# 769) */
53613 +   RA00_CV19, /* (# 770) */
53614 +   RA00_CV20, /* (# 771) */
53615 +   RA00_CV21, /* (# 772) */
53616 +   RA00_CV22, /* (# 773) */
53617 +   RA00_CV23, /* (# 774) */
53618 +   RA00_MG, /* (# 775) */
53619 +   RA00_MG1, /* (# 776) */
53620 +   RA00_MG2, /* (# 777) */
53621 +   RA00_MG3, /* (# 778) */
53622 +   RA00_MG4, /* (# 779) */
53623 +   RA00_MG5, /* (# 780) */
53624 +   RA00_MG6, /* (# 781) */
53625 +   RA00_MG7, /* (# 782) */
53626 +   RA00_MG8, /* (# 783) */
53627 +   RA00_MG9, /* (# 784) */
53628 +   RA00_MG10, /* (# 785) */
53629 +   RA00_MG11, /* (# 786) */
53630 +   RA00_MG12, /* (# 787) */
53631 +   RA00_MG13, /* (# 788) */
53632 +   RA00_MG14, /* (# 789) */
53633 +   RA00_MG15, /* (# 790) */
53634 +   RA00_MG16, /* (# 791) */
53635 +   RA00_MG17, /* (# 792) */
53636 +   RA00_MG18, /* (# 793) */
53637 +   RA00_MG19, /* (# 794) */
53638 +   RA00_MG20, /* (# 795) */
53639 +   RA00_MG21, /* (# 796) */
53640 +   RA00_MG22, /* (# 797) */
53641 +   RA00_MG23, /* (# 798) */
53642 +   RA00_SPAN, /* (# 799) */
53643 +   RA00_SPAN1, /* (# 800) */
53644 +   RA00_SPAN2, /* (# 801) */
53645 +   RA00_SPAN3, /* (# 802) */
53646 +   RA00_SPAN4, /* (# 803) */
53647 +   RA00_SPAN5, /* (# 804) */
53648 +   RA00_SPAN6, /* (# 805) */
53649 +   RA00_SPAN7, /* (# 806) */
53650 +   RA00_SPAN8, /* (# 807) */
53651 +   RA00_SPAN9, /* (# 808) */
53652 +   RA00_SPAN10, /* (# 809) */
53653 +   RA00_SPAN11, /* (# 810) */
53654 +   RA00_SPAN12, /* (# 811) */
53655 +   RA00_SPAN13, /* (# 812) */
53656 +   RA00_SPAN14, /* (# 813) */
53657 +   RA00_SPAN15, /* (# 814) */
53658 +   RA00_SPAN16, /* (# 815) */
53659 +   RA00_SPAN17, /* (# 816) */
53660 +   RA00_SPAN18, /* (# 817) */
53661 +   RA00_SPAN19, /* (# 818) */
53662 +   RA00_SPAN20, /* (# 819) */
53663 +   RA00_SPAN21, /* (# 820) */
53664 +   RA00_SPAN22, /* (# 821) */
53665 +   RA00_SPAN23, /* (# 822) */
53666 +   RA00_TXTAG, /* (# 823) */
53667 +   RA00_TXTAG1, /* (# 824) */
53668 +   RA00_TXTAG2, /* (# 825) */
53669 +   RA00_TXTAG3, /* (# 826) */
53670 +   RA00_TXTAG4, /* (# 827) */
53671 +   RA00_TXTAG5, /* (# 828) */
53672 +   RA00_TXTAG6, /* (# 829) */
53673 +   RA00_TXTAG7, /* (# 830) */
53674 +   RA00_TXTAG8, /* (# 831) */
53675 +   RA00_TXTAG9, /* (# 832) */
53676 +   RA00_TXTAG10, /* (# 833) */
53677 +   RA00_TXTAG11, /* (# 834) */
53678 +   RA00_TXTAG12, /* (# 835) */
53679 +   RA00_TXTAG13, /* (# 836) */
53680 +   RA00_TXTAG14, /* (# 837) */
53681 +   RA00_TXTAG15, /* (# 838) */
53682 +   RA00_TXTAG16, /* (# 839) */
53683 +   RA00_TXTAG17, /* (# 840) */
53684 +   RA00_TXTAG18, /* (# 841) */
53685 +   RA00_TXTAG19, /* (# 842) */
53686 +   RA00_TXTAG20, /* (# 843) */
53687 +   RA00_TXTAG21, /* (# 844) */
53688 +   RA00_TXTAG22, /* (# 845) */
53689 +   RA00_TXTAG23, /* (# 846) */
53690 +   RA00_VALID, /* (# 847) */
53691 +   RA00_VALID1, /* (# 848) */
53692 +   RA00_VALID2, /* (# 849) */
53693 +   RA00_VALID3, /* (# 850) */
53694 +   RA00_VALID4, /* (# 851) */
53695 +   RA00_VALID5, /* (# 852) */
53696 +   RA00_VALID6, /* (# 853) */
53697 +   RA00_VALID7, /* (# 854) */
53698 +   RA00_VALID8, /* (# 855) */
53699 +   RA00_VALID9, /* (# 856) */
53700 +   RA00_VALID10, /* (# 857) */
53701 +   RA00_VALID11, /* (# 858) */
53702 +   RA00_VALID12, /* (# 859) */
53703 +   RA00_VALID13, /* (# 860) */
53704 +   RA00_VALID14, /* (# 861) */
53705 +   RA00_VALID15, /* (# 862) */
53706 +   RA00_VALID16, /* (# 863) */
53707 +   RA00_VALID17, /* (# 864) */
53708 +   RA00_VALID18, /* (# 865) */
53709 +   RA00_VALID19, /* (# 866) */
53710 +   RA00_VALID20, /* (# 867) */
53711 +   RA00_VALID21, /* (# 868) */
53712 +   RA00_VALID22, /* (# 869) */
53713 +   RA00_VALID23, /* (# 870) */
53714 +   RA01_ACT, /* (# 871) */
53715 +   RA01_ACT1, /* (# 872) */
53716 +   RA01_ACT2, /* (# 873) */
53717 +   RA01_ACT3, /* (# 874) */
53718 +   RA01_ACT4, /* (# 875) */
53719 +   RA01_ACT5, /* (# 876) */
53720 +   RA01_ACT6, /* (# 877) */
53721 +   RA01_ACT7, /* (# 878) */
53722 +   RA01_ACT8, /* (# 879) */
53723 +   RA01_ACT9, /* (# 880) */
53724 +   RA01_ACT10, /* (# 881) */
53725 +   RA01_ACT11, /* (# 882) */
53726 +   RA01_ACT12, /* (# 883) */
53727 +   RA01_ACT13, /* (# 884) */
53728 +   RA01_ACT14, /* (# 885) */
53729 +   RA01_ACT15, /* (# 886) */
53730 +   RA01_ACT16, /* (# 887) */
53731 +   RA01_ACT17, /* (# 888) */
53732 +   RA01_ACT18, /* (# 889) */
53733 +   RA01_ACT19, /* (# 890) */
53734 +   RA01_ACT20, /* (# 891) */
53735 +   RA01_ACT21, /* (# 892) */
53736 +   RA01_ACT22, /* (# 893) */
53737 +   RA01_ACT23, /* (# 894) */
53738 +   RA01_CV, /* (# 895) */
53739 +   RA01_CV1, /* (# 896) */
53740 +   RA01_CV2, /* (# 897) */
53741 +   RA01_CV3, /* (# 898) */
53742 +   RA01_CV4, /* (# 899) */
53743 +   RA01_CV5, /* (# 900) */
53744 +   RA01_CV6, /* (# 901) */
53745 +   RA01_CV7, /* (# 902) */
53746 +   RA01_CV8, /* (# 903) */
53747 +   RA01_CV9, /* (# 904) */
53748 +   RA01_CV10, /* (# 905) */
53749 +   RA01_CV11, /* (# 906) */
53750 +   RA01_CV12, /* (# 907) */
53751 +   RA01_CV13, /* (# 908) */
53752 +   RA01_CV14, /* (# 909) */
53753 +   RA01_CV15, /* (# 910) */
53754 +   RA01_CV16, /* (# 911) */
53755 +   RA01_CV17, /* (# 912) */
53756 +   RA01_CV18, /* (# 913) */
53757 +   RA01_CV19, /* (# 914) */
53758 +   RA01_CV20, /* (# 915) */
53759 +   RA01_CV21, /* (# 916) */
53760 +   RA01_CV22, /* (# 917) */
53761 +   RA01_CV23, /* (# 918) */
53762 +   RA01_MG, /* (# 919) */
53763 +   RA01_MG1, /* (# 920) */
53764 +   RA01_MG2, /* (# 921) */
53765 +   RA01_MG3, /* (# 922) */
53766 +   RA01_MG4, /* (# 923) */
53767 +   RA01_MG5, /* (# 924) */
53768 +   RA01_MG6, /* (# 925) */
53769 +   RA01_MG7, /* (# 926) */
53770 +   RA01_MG8, /* (# 927) */
53771 +   RA01_MG9, /* (# 928) */
53772 +   RA01_MG10, /* (# 929) */
53773 +   RA01_MG11, /* (# 930) */
53774 +   RA01_MG12, /* (# 931) */
53775 +   RA01_MG13, /* (# 932) */
53776 +   RA01_MG14, /* (# 933) */
53777 +   RA01_MG15, /* (# 934) */
53778 +   RA01_MG16, /* (# 935) */
53779 +   RA01_MG17, /* (# 936) */
53780 +   RA01_MG18, /* (# 937) */
53781 +   RA01_MG19, /* (# 938) */
53782 +   RA01_MG20, /* (# 939) */
53783 +   RA01_MG21, /* (# 940) */
53784 +   RA01_MG22, /* (# 941) */
53785 +   RA01_MG23, /* (# 942) */
53786 +   RA01_SPAN, /* (# 943) */
53787 +   RA01_SPAN1, /* (# 944) */
53788 +   RA01_SPAN2, /* (# 945) */
53789 +   RA01_SPAN3, /* (# 946) */
53790 +   RA01_SPAN4, /* (# 947) */
53791 +   RA01_SPAN5, /* (# 948) */
53792 +   RA01_SPAN6, /* (# 949) */
53793 +   RA01_SPAN7, /* (# 950) */
53794 +   RA01_SPAN8, /* (# 951) */
53795 +   RA01_SPAN9, /* (# 952) */
53796 +   RA01_SPAN10, /* (# 953) */
53797 +   RA01_SPAN11, /* (# 954) */
53798 +   RA01_SPAN12, /* (# 955) */
53799 +   RA01_SPAN13, /* (# 956) */
53800 +   RA01_SPAN14, /* (# 957) */
53801 +   RA01_SPAN15, /* (# 958) */
53802 +   RA01_SPAN16, /* (# 959) */
53803 +   RA01_SPAN17, /* (# 960) */
53804 +   RA01_SPAN18, /* (# 961) */
53805 +   RA01_SPAN19, /* (# 962) */
53806 +   RA01_SPAN20, /* (# 963) */
53807 +   RA01_SPAN21, /* (# 964) */
53808 +   RA01_SPAN22, /* (# 965) */
53809 +   RA01_SPAN23, /* (# 966) */
53810 +   RA01_TXTAG, /* (# 967) */
53811 +   RA01_TXTAG1, /* (# 968) */
53812 +   RA01_TXTAG2, /* (# 969) */
53813 +   RA01_TXTAG3, /* (# 970) */
53814 +   RA01_TXTAG4, /* (# 971) */
53815 +   RA01_TXTAG5, /* (# 972) */
53816 +   RA01_TXTAG6, /* (# 973) */
53817 +   RA01_TXTAG7, /* (# 974) */
53818 +   RA01_TXTAG8, /* (# 975) */
53819 +   RA01_TXTAG9, /* (# 976) */
53820 +   RA01_TXTAG10, /* (# 977) */
53821 +   RA01_TXTAG11, /* (# 978) */
53822 +   RA01_TXTAG12, /* (# 979) */
53823 +   RA01_TXTAG13, /* (# 980) */
53824 +   RA01_TXTAG14, /* (# 981) */
53825 +   RA01_TXTAG15, /* (# 982) */
53826 +   RA01_TXTAG16, /* (# 983) */
53827 +   RA01_TXTAG17, /* (# 984) */
53828 +   RA01_TXTAG18, /* (# 985) */
53829 +   RA01_TXTAG19, /* (# 986) */
53830 +   RA01_TXTAG20, /* (# 987) */
53831 +   RA01_TXTAG21, /* (# 988) */
53832 +   RA01_TXTAG22, /* (# 989) */
53833 +   RA01_TXTAG23, /* (# 990) */
53834 +   RA01_VALID, /* (# 991) */
53835 +   RA01_VALID1, /* (# 992) */
53836 +   RA01_VALID2, /* (# 993) */
53837 +   RA01_VALID3, /* (# 994) */
53838 +   RA01_VALID4, /* (# 995) */
53839 +   RA01_VALID5, /* (# 996) */
53840 +   RA01_VALID6, /* (# 997) */
53841 +   RA01_VALID7, /* (# 998) */
53842 +   RA01_VALID8, /* (# 999) */
53843 +   RA01_VALID9, /* (# 1000) */
53844 +   RA01_VALID10, /* (# 1001) */
53845 +   RA01_VALID11, /* (# 1002) */
53846 +   RA01_VALID12, /* (# 1003) */
53847 +   RA01_VALID13, /* (# 1004) */
53848 +   RA01_VALID14, /* (# 1005) */
53849 +   RA01_VALID15, /* (# 1006) */
53850 +   RA01_VALID16, /* (# 1007) */
53851 +   RA01_VALID17, /* (# 1008) */
53852 +   RA01_VALID18, /* (# 1009) */
53853 +   RA01_VALID19, /* (# 1010) */
53854 +   RA01_VALID20, /* (# 1011) */
53855 +   RA01_VALID21, /* (# 1012) */
53856 +   RA01_VALID22, /* (# 1013) */
53857 +   RA01_VALID23, /* (# 1014) */
53858 +   RA02_ACT, /* (# 1015) */
53859 +   RA02_ACT1, /* (# 1016) */
53860 +   RA02_ACT2, /* (# 1017) */
53861 +   RA02_ACT3, /* (# 1018) */
53862 +   RA02_ACT4, /* (# 1019) */
53863 +   RA02_ACT5, /* (# 1020) */
53864 +   RA02_ACT6, /* (# 1021) */
53865 +   RA02_ACT7, /* (# 1022) */
53866 +   RA02_ACT8, /* (# 1023) */
53867 +   RA02_ACT9, /* (# 1024) */
53868 +   RA02_ACT10, /* (# 1025) */
53869 +   RA02_ACT11, /* (# 1026) */
53870 +   RA02_CV, /* (# 1027) */
53871 +   RA02_CV1, /* (# 1028) */
53872 +   RA02_CV2, /* (# 1029) */
53873 +   RA02_CV3, /* (# 1030) */
53874 +   RA02_CV4, /* (# 1031) */
53875 +   RA02_CV5, /* (# 1032) */
53876 +   RA02_CV6, /* (# 1033) */
53877 +   RA02_CV7, /* (# 1034) */
53878 +   RA02_CV8, /* (# 1035) */
53879 +   RA02_CV9, /* (# 1036) */
53880 +   RA02_CV10, /* (# 1037) */
53881 +   RA02_CV11, /* (# 1038) */
53882 +   RA02_MG, /* (# 1039) */
53883 +   RA02_MG1, /* (# 1040) */
53884 +   RA02_MG2, /* (# 1041) */
53885 +   RA02_MG3, /* (# 1042) */
53886 +   RA02_MG4, /* (# 1043) */
53887 +   RA02_MG5, /* (# 1044) */
53888 +   RA02_MG6, /* (# 1045) */
53889 +   RA02_MG7, /* (# 1046) */
53890 +   RA02_MG8, /* (# 1047) */
53891 +   RA02_MG9, /* (# 1048) */
53892 +   RA02_MG10, /* (# 1049) */
53893 +   RA02_MG11, /* (# 1050) */
53894 +   RA02_SPAN, /* (# 1051) */
53895 +   RA02_SPAN1, /* (# 1052) */
53896 +   RA02_SPAN2, /* (# 1053) */
53897 +   RA02_SPAN3, /* (# 1054) */
53898 +   RA02_SPAN4, /* (# 1055) */
53899 +   RA02_SPAN5, /* (# 1056) */
53900 +   RA02_SPAN6, /* (# 1057) */
53901 +   RA02_SPAN7, /* (# 1058) */
53902 +   RA02_SPAN8, /* (# 1059) */
53903 +   RA02_SPAN9, /* (# 1060) */
53904 +   RA02_SPAN10, /* (# 1061) */
53905 +   RA02_SPAN11, /* (# 1062) */
53906 +   RA02_TXTAG, /* (# 1063) */
53907 +   RA02_TXTAG1, /* (# 1064) */
53908 +   RA02_TXTAG2, /* (# 1065) */
53909 +   RA02_TXTAG3, /* (# 1066) */
53910 +   RA02_TXTAG4, /* (# 1067) */
53911 +   RA02_TXTAG5, /* (# 1068) */
53912 +   RA02_TXTAG6, /* (# 1069) */
53913 +   RA02_TXTAG7, /* (# 1070) */
53914 +   RA02_TXTAG8, /* (# 1071) */
53915 +   RA02_TXTAG9, /* (# 1072) */
53916 +   RA02_TXTAG10, /* (# 1073) */
53917 +   RA02_TXTAG11, /* (# 1074) */
53918 +   RA02_VALID, /* (# 1075) */
53919 +   RA02_VALID1, /* (# 1076) */
53920 +   RA02_VALID2, /* (# 1077) */
53921 +   RA02_VALID3, /* (# 1078) */
53922 +   RA02_VALID4, /* (# 1079) */
53923 +   RA02_VALID5, /* (# 1080) */
53924 +   RA02_VALID6, /* (# 1081) */
53925 +   RA02_VALID7, /* (# 1082) */
53926 +   RA02_VALID8, /* (# 1083) */
53927 +   RA02_VALID9, /* (# 1084) */
53928 +   RA02_VALID10, /* (# 1085) */
53929 +   RA02_VALID11, /* (# 1086) */
53930 +   RA03_ACT, /* (# 1087) */
53931 +   RA03_ACT1, /* (# 1088) */
53932 +   RA03_ACT2, /* (# 1089) */
53933 +   RA03_ACT3, /* (# 1090) */
53934 +   RA03_ACT4, /* (# 1091) */
53935 +   RA03_ACT5, /* (# 1092) */
53936 +   RA03_ACT6, /* (# 1093) */
53937 +   RA03_ACT7, /* (# 1094) */
53938 +   RA03_ACT8, /* (# 1095) */
53939 +   RA03_ACT9, /* (# 1096) */
53940 +   RA03_ACT10, /* (# 1097) */
53941 +   RA03_ACT11, /* (# 1098) */
53942 +   RA03_CV, /* (# 1099) */
53943 +   RA03_CV1, /* (# 1100) */
53944 +   RA03_CV2, /* (# 1101) */
53945 +   RA03_CV3, /* (# 1102) */
53946 +   RA03_CV4, /* (# 1103) */
53947 +   RA03_CV5, /* (# 1104) */
53948 +   RA03_CV6, /* (# 1105) */
53949 +   RA03_CV7, /* (# 1106) */
53950 +   RA03_CV8, /* (# 1107) */
53951 +   RA03_CV9, /* (# 1108) */
53952 +   RA03_CV10, /* (# 1109) */
53953 +   RA03_CV11, /* (# 1110) */
53954 +   RA03_MG, /* (# 1111) */
53955 +   RA03_MG1, /* (# 1112) */
53956 +   RA03_MG2, /* (# 1113) */
53957 +   RA03_MG3, /* (# 1114) */
53958 +   RA03_MG4, /* (# 1115) */
53959 +   RA03_MG5, /* (# 1116) */
53960 +   RA03_MG6, /* (# 1117) */
53961 +   RA03_MG7, /* (# 1118) */
53962 +   RA03_MG8, /* (# 1119) */
53963 +   RA03_MG9, /* (# 1120) */
53964 +   RA03_MG10, /* (# 1121) */
53965 +   RA03_MG11, /* (# 1122) */
53966 +   RA03_SPAN, /* (# 1123) */
53967 +   RA03_SPAN1, /* (# 1124) */
53968 +   RA03_SPAN2, /* (# 1125) */
53969 +   RA03_SPAN3, /* (# 1126) */
53970 +   RA03_SPAN4, /* (# 1127) */
53971 +   RA03_SPAN5, /* (# 1128) */
53972 +   RA03_SPAN6, /* (# 1129) */
53973 +   RA03_SPAN7, /* (# 1130) */
53974 +   RA03_SPAN8, /* (# 1131) */
53975 +   RA03_SPAN9, /* (# 1132) */
53976 +   RA03_SPAN10, /* (# 1133) */
53977 +   RA03_SPAN11, /* (# 1134) */
53978 +   RA03_TXTAG, /* (# 1135) */
53979 +   RA03_TXTAG1, /* (# 1136) */
53980 +   RA03_TXTAG2, /* (# 1137) */
53981 +   RA03_TXTAG3, /* (# 1138) */
53982 +   RA03_TXTAG4, /* (# 1139) */
53983 +   RA03_TXTAG5, /* (# 1140) */
53984 +   RA03_TXTAG6, /* (# 1141) */
53985 +   RA03_TXTAG7, /* (# 1142) */
53986 +   RA03_TXTAG8, /* (# 1143) */
53987 +   RA03_TXTAG9, /* (# 1144) */
53988 +   RA03_TXTAG10, /* (# 1145) */
53989 +   RA03_TXTAG11, /* (# 1146) */
53990 +   RA03_VALID, /* (# 1147) */
53991 +   RA03_VALID1, /* (# 1148) */
53992 +   RA03_VALID2, /* (# 1149) */
53993 +   RA03_VALID3, /* (# 1150) */
53994 +   RA03_VALID4, /* (# 1151) */
53995 +   RA03_VALID5, /* (# 1152) */
53996 +   RA03_VALID6, /* (# 1153) */
53997 +   RA03_VALID7, /* (# 1154) */
53998 +   RA03_VALID8, /* (# 1155) */
53999 +   RA03_VALID9, /* (# 1156) */
54000 +   RA03_VALID10, /* (# 1157) */
54001 +   RA03_VALID11, /* (# 1158) */
54002 +   RMON_BAS, /* (# 1159) */
54003 +   RMON_CAC, /* (# 1160) */
54004 +   RMON_COUNTER, /* (# 1161) */
54005 +   RMON_HIGH_COUNTER, /* (# 1162) */
54006 +   RMON_LOW_COUNTER, /* (# 1163) */
54007 +   RMON_OFFSET, /* (# 1164) */
54008 +   RMON_PORTC, /* (# 1165) */
54009 +   TYPE_FILTER_ATF, /* (# 1166) */
54010 +   TYPE_FILTER_ATF1, /* (# 1167) */
54011 +   TYPE_FILTER_ATF2, /* (# 1168) */
54012 +   TYPE_FILTER_ATF3, /* (# 1169) */
54013 +   TYPE_FILTER_ATF4, /* (# 1170) */
54014 +   TYPE_FILTER_ATF5, /* (# 1171) */
54015 +   TYPE_FILTER_ATF6, /* (# 1172) */
54016 +   TYPE_FILTER_ATF7, /* (# 1173) */
54017 +   TYPE_FILTER_QTF, /* (# 1174) */
54018 +   TYPE_FILTER_QTF1, /* (# 1175) */
54019 +   TYPE_FILTER_QTF2, /* (# 1176) */
54020 +   TYPE_FILTER_QTF3, /* (# 1177) */
54021 +   TYPE_FILTER_QTF4, /* (# 1178) */
54022 +   TYPE_FILTER_QTF5, /* (# 1179) */
54023 +   TYPE_FILTER_QTF6, /* (# 1180) */
54024 +   TYPE_FILTER_QTF7, /* (# 1181) */
54025 +   TYPE_FILTER_VCET0, /* (# 1182) */
54026 +   TYPE_FILTER_VCET01, /* (# 1183) */
54027 +   TYPE_FILTER_VCET02, /* (# 1184) */
54028 +   TYPE_FILTER_VCET03, /* (# 1185) */
54029 +   TYPE_FILTER_VCET1, /* (# 1186) */
54030 +   TYPE_FILTER_VCET11, /* (# 1187) */
54031 +   TYPE_FILTER_VCET12, /* (# 1188) */
54032 +   TYPE_FILTER_VCET13, /* (# 1189) */
54033 +   TYPE_FILTER_VCET_ALL, /* (# 1190) */
54034 +   TYPE_FILTER_VCET_ALL1, /* (# 1191) */
54035 +   TYPE_FILTER_VCET_ALL2, /* (# 1192) */
54036 +   TYPE_FILTER_VCET_ALL3, /* (# 1193) */
54037 +   TYPE_FILTER_VCET_ALL4, /* (# 1194) */
54038 +   TYPE_FILTER_VCET_ALL5, /* (# 1195) */
54039 +   TYPE_FILTER_VCET_ALL6, /* (# 1196) */
54040 +   TYPE_FILTER_VCET_ALL7, /* (# 1197) */
54041 +   VLAN_FILTER_M, /* (# 1198) */
54042 +   VLAN_FILTER_M1, /* (# 1199) */
54043 +   VLAN_FILTER_M2, /* (# 1200) */
54044 +   VLAN_FILTER_M3, /* (# 1201) */
54045 +   VLAN_FILTER_M4, /* (# 1202) */
54046 +   VLAN_FILTER_M5, /* (# 1203) */
54047 +   VLAN_FILTER_M6, /* (# 1204) */
54048 +   VLAN_FILTER_M7, /* (# 1205) */
54049 +   VLAN_FILTER_M8, /* (# 1206) */
54050 +   VLAN_FILTER_M9, /* (# 1207) */
54051 +   VLAN_FILTER_M10, /* (# 1208) */
54052 +   VLAN_FILTER_M11, /* (# 1209) */
54053 +   VLAN_FILTER_M12, /* (# 1210) */
54054 +   VLAN_FILTER_M13, /* (# 1211) */
54055 +   VLAN_FILTER_M14, /* (# 1212) */
54056 +   VLAN_FILTER_M15, /* (# 1213) */
54057 +   VLAN_FILTER_TM, /* (# 1214) */
54058 +   VLAN_FILTER_TM1, /* (# 1215) */
54059 +   VLAN_FILTER_TM2, /* (# 1216) */
54060 +   VLAN_FILTER_TM3, /* (# 1217) */
54061 +   VLAN_FILTER_TM4, /* (# 1218) */
54062 +   VLAN_FILTER_TM5, /* (# 1219) */
54063 +   VLAN_FILTER_TM6, /* (# 1220) */
54064 +   VLAN_FILTER_TM7, /* (# 1221) */
54065 +   VLAN_FILTER_TM8, /* (# 1222) */
54066 +   VLAN_FILTER_TM9, /* (# 1223) */
54067 +   VLAN_FILTER_TM10, /* (# 1224) */
54068 +   VLAN_FILTER_TM11, /* (# 1225) */
54069 +   VLAN_FILTER_TM12, /* (# 1226) */
54070 +   VLAN_FILTER_TM13, /* (# 1227) */
54071 +   VLAN_FILTER_TM14, /* (# 1228) */
54072 +   VLAN_FILTER_TM15, /* (# 1229) */
54073 +   VLAN_FILTER_VFID, /* (# 1230) */
54074 +   VLAN_FILTER_VFID1, /* (# 1231) */
54075 +   VLAN_FILTER_VFID2, /* (# 1232) */
54076 +   VLAN_FILTER_VFID3, /* (# 1233) */
54077 +   VLAN_FILTER_VFID4, /* (# 1234) */
54078 +   VLAN_FILTER_VFID5, /* (# 1235) */
54079 +   VLAN_FILTER_VFID6, /* (# 1236) */
54080 +   VLAN_FILTER_VFID7, /* (# 1237) */
54081 +   VLAN_FILTER_VFID8, /* (# 1238) */
54082 +   VLAN_FILTER_VFID9, /* (# 1239) */
54083 +   VLAN_FILTER_VFID10, /* (# 1240) */
54084 +   VLAN_FILTER_VFID11, /* (# 1241) */
54085 +   VLAN_FILTER_VFID12, /* (# 1242) */
54086 +   VLAN_FILTER_VFID13, /* (# 1243) */
54087 +   VLAN_FILTER_VFID14, /* (# 1244) */
54088 +   VLAN_FILTER_VFID15, /* (# 1245) */
54089 +   VLAN_FILTER_VID, /* (# 1246) */
54090 +   VLAN_FILTER_VID1, /* (# 1247) */
54091 +   VLAN_FILTER_VID2, /* (# 1248) */
54092 +   VLAN_FILTER_VID3, /* (# 1249) */
54093 +   VLAN_FILTER_VID4, /* (# 1250) */
54094 +   VLAN_FILTER_VID5, /* (# 1251) */
54095 +   VLAN_FILTER_VID6, /* (# 1252) */
54096 +   VLAN_FILTER_VID7, /* (# 1253) */
54097 +   VLAN_FILTER_VID8, /* (# 1254) */
54098 +   VLAN_FILTER_VID9, /* (# 1255) */
54099 +   VLAN_FILTER_VID10, /* (# 1256) */
54100 +   VLAN_FILTER_VID11, /* (# 1257) */
54101 +   VLAN_FILTER_VID12, /* (# 1258) */
54102 +   VLAN_FILTER_VID13, /* (# 1259) */
54103 +   VLAN_FILTER_VID14, /* (# 1260) */
54104 +   VLAN_FILTER_VID15, /* (# 1261) */
54105 +   VLAN_FILTER_VP, /* (# 1262) */
54106 +   VLAN_FILTER_VP1, /* (# 1263) */
54107 +   VLAN_FILTER_VP2, /* (# 1264) */
54108 +   VLAN_FILTER_VP3, /* (# 1265) */
54109 +   VLAN_FILTER_VP4, /* (# 1266) */
54110 +   VLAN_FILTER_VP5, /* (# 1267) */
54111 +   VLAN_FILTER_VP6, /* (# 1268) */
54112 +   VLAN_FILTER_VP7, /* (# 1269) */
54113 +   VLAN_FILTER_VP8, /* (# 1270) */
54114 +   VLAN_FILTER_VP9, /* (# 1271) */
54115 +   VLAN_FILTER_VP10, /* (# 1272) */
54116 +   VLAN_FILTER_VP11, /* (# 1273) */
54117 +   VLAN_FILTER_VP12, /* (# 1274) */
54118 +   VLAN_FILTER_VP13, /* (# 1275) */
54119 +   VLAN_FILTER_VP14, /* (# 1276) */
54120 +   VLAN_FILTER_VP15, /* (# 1277) */
54121 +   VLAN_FILTER_VV, /* (# 1278) */
54122 +   VLAN_FILTER_VV1, /* (# 1279) */
54123 +   VLAN_FILTER_VV2, /* (# 1280) */
54124 +   VLAN_FILTER_VV3, /* (# 1281) */
54125 +   VLAN_FILTER_VV4, /* (# 1282) */
54126 +   VLAN_FILTER_VV5, /* (# 1283) */
54127 +   VLAN_FILTER_VV6, /* (# 1284) */
54128 +   VLAN_FILTER_VV7, /* (# 1285) */
54129 +   VLAN_FILTER_VV8, /* (# 1286) */
54130 +   VLAN_FILTER_VV9, /* (# 1287) */
54131 +   VLAN_FILTER_VV10, /* (# 1288) */
54132 +   VLAN_FILTER_VV11, /* (# 1289) */
54133 +   VLAN_FILTER_VV12, /* (# 1290) */
54134 +   VLAN_FILTER_VV13, /* (# 1291) */
54135 +   VLAN_FILTER_VV14, /* (# 1292) */
54136 +   VLAN_FILTER_VV15, /* (# 1293) */
54137 +   COMMON_BIT_LATEST /* (# 1294) */
54138 +}IFX_ETHSW_regMapperSelector_t;
54139 +
54140 +#endif /* #ifndef _IFX_ETHSW_REGMAPPERSELECTOR_H */
54141 diff --git a/include/switch_api/gphy_fw.h b/include/switch_api/gphy_fw.h
54142 new file mode 100644
54143 index 0000000..9a9ee30
54144 --- /dev/null
54145 +++ b/include/switch_api/gphy_fw.h
54146 @@ -0,0 +1,20 @@
54147 +/****************************************************************************
54148 +                              Copyright (c) 2010
54149 +                            Lantiq Deutschland GmbH
54150 +                     Am Campeon 3; 85579 Neubiberg, Germany
54151 +
54152 +  For licensing information, see the file 'LICENSE' in the root folder of
54153 +  this software module.
54154 +
54155 + *****************************************************************************
54156 +   \file gphy_fw.h
54157 +   \remarks implement GPHY driver firmware on VR9 platform
54158 + *****************************************************************************/
54159 +
54160 +#ifndef _GPHY_FW_H_
54161 +#define _GPHY_FW_H_
54162 +
54163 +#define GPHY_FW_LEN            (64 * 1024)
54164 +#define GPHY_FW_LEN_D  (128 * 1024)
54165 +
54166 +#endif /* _GPHY_FW_H_  */
54167 diff --git a/include/switch_api/gphy_fw_fe.h b/include/switch_api/gphy_fw_fe.h
54168 new file mode 100644
54169 index 0000000..323858c
54170 --- /dev/null
54171 +++ b/include/switch_api/gphy_fw_fe.h
54172 @@ -0,0 +1,8217 @@
54173 +/****************************************************************************
54174 +                              Copyright (c) 2010
54175 +                            Lantiq Deutschland GmbH
54176 +                     Am Campeon 3; 85579 Neubiberg, Germany
54177 +
54178 +  For licensing information, see the file 'LICENSE' in the root folder of
54179 +  this software module.
54180 +
54181 + *****************************************************************************
54182 +   \file gphy_fw_fe.h
54183 +   \remarks implement GPHY driver firmware in VR9 platform
54184 +   \Track bin : gphy_fw_fe.bin  [ 0915-2010 ]
54185 + *****************************************************************************/
54186 +#ifndef __GPHY_IP_22F_FW__
54187 +#define __GPHY_IP_22F_FW__
54188 +
54189 +static const unsigned char gphy_fe_fw_data[] = {
54190 +     0x80, 0x4E, 0x00, 0x02, 0x32, 0x32, 0x32, 0x00, 0x80, 0x32, 0x32, 0x32, 0x7F, 0x54, 0xEF, 0xF9,
54191 +     0x80, 0x22, 0x99, 0xF5, 0x00, 0x00, 0x22, 0xF2, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xEB,
54192 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x7C, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xDC,
54193 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xEF, 0xE1, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xF2,
54194 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x17, 0x09, 0x02, 0x00, 0x00, 0x00, 0x81, 0x75, 0x2A, 0x0B,
54195 +     0x2D, 0x03, 0x02, 0xB1, 0x75, 0x07, 0x10, 0x75, 0x0E, 0x7E, 0x12, 0x11, 0x73, 0x71, 0x6C, 0x7F,
54196 +     0x56, 0x7F, 0x22, 0x7E, 0xF7, 0x21, 0x73, 0x71, 0xEF, 0xD1, 0x01, 0x90, 0x01, 0x90, 0xE4, 0xF0,
54197 +     0x80, 0x22, 0xF0, 0xCE, 0x54, 0x90, 0xE5, 0x95, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0,
54198 +     0xC0, 0x82, 0xC0, 0xE0, 0x00, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4,
54199 +     0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x08, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90,
54200 +     0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x10, 0x04,
54201 +     0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0,
54202 +     0x54, 0x90, 0xE5, 0x18, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0,
54203 +     0x20, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74,
54204 +     0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x28, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03,
54205 +     0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x30, 0x04, 0x03, 0xC4, 0x0F, 0x54,
54206 +     0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x38,
54207 +     0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x40, 0x04, 0x02, 0x83,
54208 +     0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0,
54209 +     0xE5, 0x48, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04,
54210 +     0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x50, 0x04, 0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0,
54211 +     0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x58, 0xC0, 0x03, 0xC4, 0x0F,
54212 +     0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x60, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5,
54213 +     0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x68, 0x04, 0x02,
54214 +     0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82,
54215 +     0x90, 0xE5, 0x70, 0x04, 0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0,
54216 +     0x04, 0x02, 0x83, 0xC0, 0x03, 0xC4, 0xEF, 0x78, 0x73, 0x00, 0x04, 0x90, 0x01, 0x56, 0x22, 0x90,
54217 +     0xF5, 0x22, 0x90, 0x88, 0x26, 0x90, 0x9B, 0x01, 0x90, 0xAE, 0x01, 0x51, 0xC1, 0x01, 0x19, 0x26,
54218 +     0x01, 0xC1, 0x26, 0x90, 0xC1, 0x26, 0x90, 0xD4, 0x28, 0x90, 0xE7, 0x01, 0x90, 0xFA, 0x01, 0x07,
54219 +     0x0D, 0x21, 0x09, 0x28, 0x21, 0x2D, 0x28, 0x90, 0x68, 0x24, 0x90, 0x20, 0x28, 0x90, 0x33, 0x21,
54220 +     0x90, 0x46, 0x21, 0x21, 0x59, 0x21, 0x68, 0x24, 0x21, 0xE7, 0x27, 0x90, 0xE7, 0x27, 0x90, 0x6C,
54221 +     0x2E, 0x90, 0x7F, 0x21, 0x90, 0x92, 0x21, 0x81, 0x88, 0x01, 0x28, 0x20, 0x01, 0x53, 0x21, 0x90,
54222 +     0xEC, 0x22, 0x90, 0x88, 0x20, 0x90, 0x9B, 0x01, 0x90, 0x9B, 0x01, 0x88, 0xAE, 0x01, 0xAC, 0x20,
54223 +     0x01, 0x60, 0x22, 0x90, 0xEE, 0x23, 0x90, 0xAE, 0x24, 0x90, 0xAE, 0x01, 0x90, 0xAE, 0x01, 0xEB,
54224 +     0xAE, 0x01, 0xA6, 0x25, 0x01, 0x82, 0x20, 0x90, 0x28, 0x22, 0x90, 0xC1, 0x23, 0x90, 0xC1, 0x01,
54225 +     0x90, 0xC1, 0x01, 0xB6, 0xC1, 0x01, 0xB3, 0x24, 0x01, 0x6E, 0x25, 0x90, 0xC9, 0x21, 0x90, 0xC1,
54226 +     0x20, 0x90, 0xD4, 0x01, 0x90, 0xD4, 0x01, 0x58, 0xD4, 0x01, 0xD6, 0x21, 0x01, 0xEB, 0x22, 0x90,
54227 +     0xF8, 0x24, 0x90, 0xD4, 0x21, 0x90, 0xD4, 0x01, 0x90, 0xE7, 0x01, 0xC9, 0xE7, 0x01, 0x58, 0x20,
54228 +     0x01, 0xD6, 0x21, 0x90, 0xEB, 0x22, 0x90, 0xE7, 0x24, 0x90, 0xE7, 0x01, 0x90, 0xE7, 0x01, 0xF8,
54229 +     0xFA, 0x01, 0x43, 0x20, 0x01, 0xDA, 0x26, 0x90, 0x43, 0x20, 0x90, 0xFA, 0x26, 0x90, 0x0D, 0x21,
54230 +     0x90, 0x0D, 0x21, 0xDA, 0x20, 0x21, 0xF4, 0x25, 0x21, 0x79, 0x20, 0x90, 0xEE, 0x25, 0x90, 0x33,
54231 +     0x20, 0x90, 0x46, 0x21, 0x90, 0x59, 0x21, 0x79, 0x6C, 0x21, 0x22, 0x27, 0x21, 0x22, 0x27, 0x90,
54232 +     0xB1, 0x28, 0x90, 0x7F, 0xBB, 0x00, 0x92, 0x21, 0x82, 0x89, 0x06, 0x01, 0x22, 0xE0, 0x83, 0x8A,
54233 +     0x22, 0xE7, 0x02, 0x50, 0xE3, 0x02, 0xFE, 0xBB, 0x8A, 0x82, 0x89, 0x22, 0x22, 0x93, 0xE4, 0x83,
54234 +     0xA4, 0xF0, 0x8D, 0xEF, 0x8C, 0xCF, 0xF0, 0xA8, 0xCE, 0x28, 0xA4, 0xF0, 0x2E, 0xA4, 0xF0, 0x8D,
54235 +     0x00, 0xBC, 0x22, 0xFE, 0x29, 0x00, 0xBE, 0x0B, 0x84, 0xF0, 0x8D, 0xEF, 0x22, 0xF0, 0xAD, 0xFF,
54236 +     0x75, 0xF8, 0xCC, 0xE4, 0x2F, 0xEF, 0x08, 0xF0, 0xFE, 0x33, 0xEE, 0xFF, 0xEE, 0xFC, 0x33, 0xEC,
54237 +     0x40, 0x98, 0xEC, 0x9D, 0x9D, 0xEE, 0xFC, 0x05, 0xF0, 0xD5, 0x0F, 0xFE, 0xFD, 0xCE, 0xE4, 0xE9,
54238 +     0xF5, 0xF8, 0xED, 0x22, 0x20, 0x84, 0xEE, 0xF0, 0xAD, 0xFE, 0x1C, 0xD2, 0x08, 0xF0, 0x75, 0xF0,
54239 +     0xED, 0xFF, 0x2F, 0xEF, 0x07, 0x40, 0xFD, 0x33, 0xD5, 0x06, 0x50, 0x98, 0xC3, 0x22, 0xF2, 0xF0,
54240 +     0xD5, 0x0F, 0xFD, 0x98, 0x8A, 0x22, 0xEA, 0xF0, 0xE4, 0x82, 0x89, 0x83, 0x03, 0x60, 0xE4, 0x73,
54241 +     0x75, 0x6C, 0x0E, 0x12, 0x54, 0x11, 0xFF, 0xB0, 0x3D, 0x51, 0xFC, 0x31, 0x07, 0x90, 0x56, 0x51,
54242 +     0xF0, 0x54, 0xE0, 0x34, 0x90, 0xF0, 0x04, 0x44, 0xFF, 0xE0, 0x44, 0x07, 0x07, 0x54, 0x13, 0xC4,
54243 +     0x00, 0x03, 0xE0, 0x20, 0x9D, 0x71, 0xF1, 0x80, 0xE0, 0x07, 0x07, 0x90, 0xE0, 0xF0, 0x10, 0x44,
54244 +     0x43, 0xF0, 0xEF, 0x54, 0xFB, 0x80, 0x01, 0x87, 0xEF, 0xD0, 0x01, 0x90, 0x01, 0x90, 0xE4, 0xF0,
54245 +     0xEF, 0x22, 0xF0, 0xCD, 0xEE, 0xFF, 0x10, 0x24, 0xEF, 0xFE, 0xE0, 0x34, 0xFF, 0x24, 0xF0, 0x54,
54246 +     0xFF, 0x34, 0xEE, 0xFF, 0xFD, 0x11, 0xE5, 0xFE, 0x11, 0xF5, 0x02, 0x24, 0x34, 0xFC, 0x10, 0xE5,
54247 +     0x8D, 0x10, 0xF5, 0x00, 0xEE, 0x83, 0x8C, 0x82, 0xF0, 0xEF, 0xA3, 0xF0, 0xA8, 0xF5, 0xE4, 0x22,
54248 +     0xAC, 0xD2, 0xE8, 0xF5, 0xE9, 0xD2, 0xEA, 0xD2, 0xF9, 0x75, 0xE8, 0xD2, 0xF0, 0xF8, 0x75, 0xF0,
54249 +     0xB8, 0x75, 0xB9, 0xF5, 0x22, 0xAF, 0xD2, 0x10, 0xCF, 0x01, 0x90, 0xE4, 0x06, 0x90, 0x22, 0xF0,
54250 +     0xA3, 0xFE, 0xE0, 0x34, 0x06, 0x90, 0xFF, 0xE0, 0xFE, 0x5E, 0xE0, 0x32, 0x4E, 0x5F, 0xE0, 0xA3,
54251 +     0x06, 0x90, 0x14, 0x70, 0xA3, 0xFE, 0xE0, 0x74, 0x06, 0x90, 0xFF, 0xE0, 0xFE, 0x5E, 0xE0, 0x72,
54252 +     0x4E, 0x5F, 0xE0, 0xA3, 0x07, 0x90, 0x07, 0x60, 0x10, 0x44, 0xE0, 0x07, 0xFF, 0x7B, 0x22, 0xF0,
54253 +     0x21, 0x79, 0x20, 0x7A, 0x02, 0xFC, 0xFD, 0xE4, 0x00, 0x00, 0x40, 0x0D, 0x00, 0x00, 0x00, 0x00,
54254 +     0x22, 0xF0, 0x90, 0x53, 0x00, 0x00, 0x00, 0x00, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF1, 0x90,
54255 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF2, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF3, 0x90,
54256 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF4, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF5, 0x90,
54257 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF6, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF7, 0x90,
54258 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF8, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF9, 0x90,
54259 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFA, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFB, 0x90,
54260 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFC, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFD, 0x90,
54261 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFE, 0x90, 0x22, 0x0F, 0x90, 0x43, 0xF0, 0xC0, 0xE0, 0xC0,
54262 +     0x82, 0xC0, 0x83, 0xC0, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63, 0x00, 0x82, 0xC0, 0x83, 0xC0,
54263 +     0xC0, 0x01, 0xA2, 0x63, 0xC0, 0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04,
54264 +     0x30, 0x07, 0xC0, 0x06, 0x99, 0xC2, 0x24, 0x99, 0x0F, 0x65, 0x0E, 0xE5, 0x0E, 0xAF, 0x1A, 0x60,
54265 +     0x00, 0x7E, 0x0E, 0x05, 0x24, 0x7F, 0x54, 0xEF, 0xEE, 0x82, 0xF5, 0x00, 0x83, 0xF5, 0x02, 0x34,
54266 +     0x0D, 0x11, 0xFF, 0xE0, 0x02, 0x80, 0x16, 0xC2, 0x07, 0xD0, 0x17, 0xC2, 0x05, 0xD0, 0x06, 0xD0,
54267 +     0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02, 0xD0, 0xA2, 0x63, 0x00, 0xD0, 0xD0, 0x82, 0xD0, 0x01,
54268 +     0x01, 0xA2, 0x63, 0x83, 0x82, 0xD0, 0xD0, 0xD0, 0xF0, 0xD0, 0x83, 0xD0, 0xC0, 0x32, 0xE0, 0xD0,
54269 +     0xC0, 0xF0, 0xC0, 0xE0, 0xC0, 0x82, 0xC0, 0x83, 0x00, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63,
54270 +     0x63, 0x82, 0xC0, 0x83, 0x00, 0xC0, 0x01, 0xA2, 0x02, 0xC0, 0x01, 0xC0, 0x04, 0xC0, 0x03, 0xC0,
54271 +     0x06, 0xC0, 0x05, 0xC0, 0x07, 0x90, 0x07, 0xC0, 0x56, 0xF5, 0xE0, 0x02, 0x54, 0xEF, 0x56, 0xAF,
54272 +     0x13, 0x13, 0xC4, 0x40, 0x57, 0xF5, 0x03, 0x54, 0xA4, 0x40, 0xF0, 0x75, 0x82, 0xF5, 0x00, 0x24,
54273 +     0xAF, 0x06, 0x34, 0xE4, 0x8F, 0x0C, 0xF5, 0x82, 0x25, 0x20, 0x74, 0x0D, 0x57, 0xE5, 0xFF, 0x57,
54274 +     0x01, 0x90, 0x05, 0x70, 0x90, 0x03, 0x80, 0xD2, 0xFC, 0xE0, 0xD4, 0x01, 0x0A, 0x8C, 0xE0, 0xA3,
54275 +     0x56, 0xAE, 0x0B, 0xF5, 0x13, 0x13, 0xC4, 0xEE, 0x30, 0x01, 0x54, 0x13, 0x31, 0xE1, 0x02, 0xE0,
54276 +     0x54, 0xEE, 0x56, 0xAE, 0x70, 0xFC, 0x24, 0x1F, 0x24, 0x42, 0xC1, 0x02, 0xC1, 0x02, 0x70, 0xFD,
54277 +     0x70, 0xFE, 0x24, 0x6C, 0x24, 0x74, 0xC1, 0x02, 0xC1, 0x02, 0x70, 0xFC, 0x02, 0x70, 0x14, 0x9A,
54278 +     0xF7, 0x24, 0xB6, 0xC1, 0xF2, 0xC1, 0x02, 0x70, 0x02, 0x60, 0x17, 0x24, 0x0D, 0x85, 0xBA, 0xE1,
54279 +     0x83, 0x0C, 0x85, 0x82, 0x13, 0xC4, 0xFE, 0xE0, 0x01, 0x54, 0x13, 0x13, 0xC2, 0x0C, 0xE0, 0x30,
54280 +     0xE6, 0x07, 0xA8, 0xE8, 0xD2, 0xF6, 0x01, 0x44, 0xEE, 0xBA, 0xE1, 0xE8, 0x30, 0x0F, 0x54, 0xC4,
54281 +     0x0D, 0x85, 0x39, 0xE0, 0x83, 0x0C, 0x85, 0x82, 0x25, 0x02, 0x54, 0xE0, 0x07, 0xA8, 0xFE, 0xE0,
54282 +     0x4E, 0xFB, 0x54, 0xE6, 0x82, 0x0D, 0x85, 0xF6, 0xA3, 0x83, 0x0C, 0x85, 0xC4, 0xE0, 0xA3, 0xA3,
54283 +     0x7E, 0x07, 0x54, 0x13, 0x02, 0xE0, 0x20, 0x00, 0x54, 0xEE, 0x01, 0x7E, 0x54, 0x33, 0xC4, 0x01,
54284 +     0x07, 0xA8, 0xFE, 0xE0, 0x4E, 0xDF, 0x54, 0xE6, 0x85, 0x17, 0x80, 0xF6, 0x0C, 0x85, 0x82, 0x0D,
54285 +     0xFD, 0x54, 0xE0, 0x83, 0xA3, 0xA3, 0xA3, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0x44, 0xE6, 0x07, 0xA8,
54286 +     0x0D, 0x85, 0xF6, 0x20, 0x83, 0x0C, 0x85, 0x82, 0x13, 0x13, 0xFE, 0xE0, 0xEE, 0xFD, 0x01, 0x54,
54287 +     0x54, 0x13, 0x13, 0xC4, 0xA3, 0xFE, 0x4D, 0x01, 0x13, 0x13, 0xC4, 0xE0, 0x4E, 0x01, 0x54, 0x13,
54288 +     0x54, 0xC4, 0x01, 0x54, 0x07, 0xA8, 0xFE, 0xF0, 0x4E, 0xEF, 0x54, 0xE6, 0x82, 0x0D, 0x85, 0xF6,
54289 +     0xE0, 0x83, 0x0C, 0x85, 0x13, 0x13, 0x08, 0x54, 0xE6, 0xFE, 0x3F, 0x54, 0xF6, 0x4E, 0xFD, 0x54,
54290 +     0x0D, 0x85, 0xBA, 0xE1, 0x83, 0x0C, 0x85, 0x82, 0xE0, 0xA3, 0xA3, 0xA3, 0x07, 0x54, 0x13, 0xC4,
54291 +     0xE1, 0x02, 0xE0, 0x30, 0x82, 0x0D, 0x85, 0xBA, 0xE0, 0x83, 0x0C, 0x85, 0x20, 0x0F, 0x54, 0xC4,
54292 +     0xBA, 0xE1, 0x02, 0xE0, 0x44, 0xE6, 0x07, 0xA8, 0xBA, 0xE1, 0xF6, 0x04, 0x44, 0xE6, 0x07, 0xA8,
54293 +     0xBA, 0xE1, 0xF6, 0x08, 0x12, 0x24, 0x0D, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x0C,
54294 +     0x07, 0x54, 0x13, 0xC4, 0x02, 0x60, 0x00, 0x7E, 0x54, 0xEE, 0x01, 0x7E, 0xF0, 0x54, 0xC4, 0x01,
54295 +     0xE6, 0x07, 0xA8, 0xFE, 0xF6, 0x4E, 0xEF, 0x54, 0x0C, 0x12, 0xBA, 0xE1, 0x02, 0x60, 0xEF, 0xE3,
54296 +     0x0D, 0xE5, 0x99, 0xE1, 0x82, 0xF5, 0x1C, 0x24, 0xF5, 0x0C, 0x35, 0xE4, 0xF0, 0x0A, 0xE5, 0x83,
54297 +     0xF0, 0x0B, 0xE5, 0xA3, 0x0C, 0x12, 0xBA, 0xE1, 0x15, 0x70, 0xEF, 0xE3, 0x1C, 0x24, 0x0D, 0xE5,
54298 +     0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x0C, 0x8E, 0xE0, 0xA3, 0xFE, 0xE1, 0x0B, 0xF5, 0x0A,
54299 +     0x24, 0x57, 0xE5, 0xBA, 0x12, 0x13, 0x92, 0xFF, 0x0C, 0x12, 0xD7, 0x0B, 0x02, 0x64, 0xEF, 0xE3,
54300 +     0x0C, 0x12, 0x06, 0x60, 0x08, 0x03, 0xBF, 0xE3, 0x0B, 0xE5, 0x0B, 0x05, 0x0A, 0x05, 0x02, 0x70,
54301 +     0x57, 0xE5, 0x99, 0xE1, 0x06, 0x90, 0x1B, 0x70, 0x03, 0x54, 0xE0, 0x2F, 0x6F, 0x06, 0x90, 0xFF,
54302 +     0x4F, 0xFC, 0x54, 0xE0, 0x2E, 0x06, 0x90, 0xF0, 0xFF, 0x08, 0x54, 0xE0, 0x80, 0x6E, 0x06, 0x90,
54303 +     0x6F, 0x06, 0x90, 0x19, 0xFF, 0x03, 0x54, 0xE0, 0xE0, 0x2F, 0x06, 0x90, 0xF0, 0x4F, 0xFC, 0x54,
54304 +     0xE0, 0x6E, 0x06, 0x90, 0x90, 0xFF, 0x08, 0x54, 0x54, 0xE0, 0x2E, 0x06, 0xE1, 0xF0, 0x4F, 0xF7,
54305 +     0xEF, 0x56, 0xAF, 0xBA, 0xFA, 0x24, 0x1F, 0x54, 0xF8, 0x24, 0x24, 0x60, 0xF4, 0x24, 0x47, 0x60,
54306 +     0x19, 0x24, 0x62, 0x60, 0x0D, 0x85, 0x74, 0x70, 0x83, 0x0C, 0x85, 0x82, 0xE0, 0xA3, 0xA3, 0xA3,
54307 +     0x85, 0xF0, 0xEF, 0x54, 0x0C, 0x85, 0x82, 0x0D, 0xA3, 0xA3, 0xA3, 0x83, 0x0D, 0xE5, 0x21, 0x80,
54308 +     0x82, 0xF5, 0x0D, 0x24, 0xF5, 0x0C, 0x35, 0xE4, 0xEF, 0x54, 0xE0, 0x83, 0xFF, 0x01, 0x90, 0xF0,
54309 +     0x46, 0xE0, 0x20, 0xE0, 0x0D, 0x24, 0x0D, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x0C,
54310 +     0x80, 0xF0, 0xFD, 0x54, 0xE3, 0x0C, 0x12, 0x35, 0x05, 0x08, 0x02, 0xBF, 0x70, 0x0B, 0xE5, 0x0B,
54311 +     0x12, 0x0A, 0x05, 0x02, 0x60, 0xEF, 0xE3, 0x0C, 0x24, 0x57, 0xE5, 0x21, 0x12, 0x13, 0x92, 0xFF,
54312 +     0x16, 0x80, 0x58, 0x0C, 0x34, 0x24, 0x0D, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x0C,
54313 +     0x90, 0xF0, 0xA3, 0xF0, 0x54, 0xE0, 0x07, 0x07, 0x57, 0xE5, 0xF0, 0xEF, 0x01, 0x90, 0x05, 0x70,
54314 +     0x90, 0x03, 0x80, 0xD2, 0x0A, 0xE5, 0xD4, 0x01, 0x0B, 0xE5, 0xA3, 0xF0, 0xD0, 0x07, 0xD0, 0xF0,
54315 +     0xD0, 0x05, 0xD0, 0x06, 0xD0, 0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02, 0x01, 0xA2, 0x63, 0x00,
54316 +     0x83, 0xD0, 0x82, 0xD0, 0xD0, 0x01, 0xA2, 0x63, 0xD0, 0x82, 0xD0, 0xD0, 0xD0, 0xF0, 0xD0, 0x83,
54317 +     0xE0, 0xC0, 0x32, 0xE0, 0x83, 0xC0, 0xF0, 0xC0, 0xD0, 0xC0, 0x82, 0xC0, 0x63, 0x00, 0xD0, 0x75,
54318 +     0x83, 0xC0, 0x01, 0xA2, 0xA2, 0x63, 0x82, 0xC0, 0xC0, 0x00, 0xC0, 0x01, 0xC0, 0x02, 0xC0, 0x01,
54319 +     0xC0, 0x04, 0xC0, 0x03, 0xC0, 0x06, 0xC0, 0x05, 0x20, 0x58, 0x75, 0x07, 0x90, 0x00, 0x59, 0x75,
54320 +     0x04, 0x74, 0x65, 0x07, 0xCD, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0xE0, 0xFF, 0xE0, 0xD0, 0x01,
54321 +     0xE0, 0xCD, 0x01, 0x90, 0x40, 0x40, 0x9F, 0xD3, 0xE9, 0xC2, 0xF0, 0xE4, 0x5F, 0x65, 0x61, 0xE5,
54322 +     0x60, 0xE5, 0x04, 0x70, 0x00, 0x7F, 0x5E, 0x65, 0x01, 0x7F, 0x02, 0x60, 0x66, 0xE5, 0x66, 0x8F,
54323 +     0x60, 0x85, 0x06, 0x60, 0x5F, 0x61, 0x85, 0x5E, 0xE0, 0x43, 0x07, 0x90, 0x30, 0x0F, 0x54, 0xC4,
54324 +     0x54, 0xE0, 0x0F, 0xE0, 0x85, 0x90, 0xF5, 0x0F, 0x58, 0x85, 0x82, 0x59, 0xF5, 0x93, 0xE4, 0x83,
54325 +     0xA9, 0x5E, 0xAA, 0x5A, 0x27, 0x03, 0x12, 0x5F, 0xE0, 0xCE, 0x01, 0x90, 0x01, 0x90, 0xF0, 0x04,
54326 +     0x90, 0xFF, 0xE0, 0xD1, 0xD3, 0xE0, 0xCE, 0x01, 0xE4, 0x40, 0x40, 0x9F, 0xE5, 0xE9, 0xC2, 0xF0,
54327 +     0x70, 0x69, 0x65, 0x6B, 0x65, 0x6A, 0xE5, 0x04, 0x60, 0x00, 0x7F, 0x68, 0x8F, 0x01, 0x7F, 0x02,
54328 +     0x60, 0x70, 0xE5, 0x70, 0x68, 0x6A, 0x85, 0x06, 0x90, 0x69, 0x6B, 0x85, 0xC4, 0xE0, 0x44, 0x07,
54329 +     0xE0, 0x30, 0x0F, 0x54, 0x0F, 0x54, 0xE0, 0x0F, 0x59, 0x85, 0x90, 0xF5, 0x83, 0x58, 0x85, 0x82,
54330 +     0x5A, 0xF5, 0x93, 0xE4, 0x69, 0xA9, 0x68, 0xAA, 0x90, 0x27, 0x03, 0x12, 0x30, 0xE0, 0x7C, 0x07,
54331 +     0x01, 0x74, 0x0A, 0xE0, 0x34, 0x06, 0x90, 0xF0, 0xF0, 0x80, 0x44, 0xE0, 0xE0, 0xC5, 0x07, 0x90,
54332 +     0x74, 0x0A, 0xE0, 0x30, 0x06, 0x90, 0xF0, 0x01, 0x80, 0x44, 0xE0, 0x74, 0xBE, 0x03, 0x12, 0xF0,
54333 +     0x07, 0xD0, 0xE9, 0xD2, 0x05, 0xD0, 0x06, 0xD0, 0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02, 0xD0,
54334 +     0xA2, 0x63, 0x00, 0xD0, 0xD0, 0x82, 0xD0, 0x01, 0x01, 0xA2, 0x63, 0x83, 0x82, 0xD0, 0xD0, 0xD0,
54335 +     0xF0, 0xD0, 0x83, 0xD0, 0xC0, 0x32, 0xE0, 0xD0, 0xC0, 0xF0, 0xC0, 0xE0, 0xC0, 0x82, 0xC0, 0x83,
54336 +     0x00, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63, 0x63, 0x82, 0xC0, 0x83, 0x00, 0xC0, 0x01, 0xA2,
54337 +     0x02, 0xC0, 0x01, 0xC0, 0x04, 0xC0, 0x03, 0xC0, 0x06, 0xC0, 0x05, 0xC0, 0x07, 0x90, 0x07, 0xC0,
54338 +     0xF0, 0x08, 0x74, 0x65, 0x01, 0x90, 0xEA, 0xC2, 0xF0, 0x04, 0xE0, 0xCF, 0x32, 0x94, 0xC3, 0xE0,
54339 +     0x80, 0x31, 0x07, 0x40, 0xE4, 0xCF, 0x01, 0x90, 0xD0, 0xEA, 0xD2, 0xF0, 0xD0, 0x06, 0xD0, 0x07,
54340 +     0xD0, 0x04, 0xD0, 0x05, 0xD0, 0x02, 0xD0, 0x03, 0x63, 0x00, 0xD0, 0x01, 0x82, 0xD0, 0x01, 0xA2,
54341 +     0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01, 0xD0, 0x83, 0xD0, 0x82, 0x32, 0xE0, 0xD0, 0xF0,
54342 +     0x74, 0xD8, 0x01, 0x90, 0x74, 0xA3, 0xF0, 0x01, 0x01, 0x90, 0xF0, 0xE2, 0x54, 0xC4, 0xE0, 0xE0,
54343 +     0x03, 0x54, 0xFF, 0x0F, 0xA8, 0x64, 0x74, 0xFE, 0x02, 0x80, 0x08, 0x06, 0xFC, 0xD8, 0x13, 0xC3,
54344 +     0x13, 0xEF, 0x5B, 0xF5, 0x54, 0x3F, 0x54, 0x13, 0x64, 0x74, 0xFF, 0x03, 0x80, 0x08, 0x07, 0xA8,
54345 +     0xD8, 0x13, 0xC3, 0x02, 0x17, 0x78, 0xF9, 0xFC, 0x95, 0xC3, 0x06, 0xE6, 0xE4, 0x02, 0x40, 0x5B,
54346 +     0xE6, 0x12, 0x78, 0xF6, 0x40, 0x99, 0xC3, 0x06, 0xE4, 0xF6, 0xE4, 0x02, 0x01, 0x90, 0xFA, 0xFB,
54347 +     0xA3, 0xFE, 0xE0, 0xD8, 0x8E, 0x82, 0xF5, 0xE0, 0x5C, 0xF5, 0xE0, 0x83, 0x5D, 0xF5, 0xE0, 0xA3,
54348 +     0xE0, 0xD9, 0x01, 0x90, 0x90, 0xF0, 0x02, 0x24, 0x34, 0xE0, 0xD8, 0x01, 0x13, 0x74, 0xF0, 0x00,
54349 +     0xD3, 0xE6, 0xF8, 0x2A, 0x1E, 0x40, 0x00, 0x94, 0x74, 0xFF, 0x13, 0xE9, 0xE6, 0xF8, 0x2A, 0x13,
54350 +     0x50, 0x9F, 0xD3, 0x16, 0x74, 0xA6, 0x41, 0x02, 0x08, 0x02, 0xA8, 0x01, 0x33, 0xC3, 0x02, 0x80,
54351 +     0x03, 0x42, 0xFC, 0xD8, 0x54, 0xEA, 0xA6, 0x41, 0x24, 0xE0, 0x25, 0x01, 0xE4, 0x82, 0xF5, 0xC9,
54352 +     0x83, 0xF5, 0x01, 0x34, 0x13, 0x13, 0x13, 0xE0, 0xAE, 0xFF, 0x1F, 0x54, 0x07, 0x54, 0xEE, 0x5D,
54353 +     0x74, 0x08, 0x60, 0x5F, 0xA6, 0xF8, 0x2A, 0x13, 0xE5, 0x6B, 0x80, 0x01, 0x0F, 0x54, 0xC4, 0x5D,
54354 +     0x92, 0x13, 0xEA, 0xFF, 0xEF, 0xD8, 0x51, 0x15, 0x5B, 0xE5, 0x1B, 0x60, 0x78, 0xFF, 0x13, 0xC3,
54355 +     0x9F, 0xD3, 0xE6, 0x17, 0x01, 0x74, 0x50, 0x40, 0x80, 0x08, 0x02, 0xA8, 0xD8, 0x33, 0xC3, 0x02,
54356 +     0x80, 0x03, 0x42, 0xFC, 0x92, 0x13, 0xEA, 0x41, 0x51, 0x5C, 0xAF, 0x15, 0x1A, 0x60, 0xEF, 0xD8,
54357 +     0xFF, 0x13, 0xC3, 0xE9, 0xD3, 0xE6, 0x12, 0x78, 0x74, 0x2B, 0x40, 0x9F, 0x08, 0x02, 0xA8, 0x01,
54358 +     0x33, 0xC3, 0x02, 0x80, 0x03, 0x42, 0xFC, 0xD8, 0x5C, 0xE5, 0x1C, 0x80, 0xFF, 0x0F, 0x54, 0xC4,
54359 +     0x15, 0x92, 0x13, 0xEA, 0x60, 0xEF, 0xD8, 0x51, 0xA8, 0x01, 0x74, 0x0D, 0x02, 0x80, 0x08, 0x02,
54360 +     0xFC, 0xD8, 0x33, 0xC3, 0xEA, 0x0A, 0x03, 0x42, 0x02, 0x60, 0x04, 0x64, 0x01, 0x90, 0xCE, 0x21,
54361 +     0xC7, 0x54, 0xE0, 0xC9, 0xCB, 0x01, 0x90, 0xF0, 0xF0, 0xC7, 0x54, 0xE0, 0xE0, 0x36, 0x06, 0x90,
54362 +     0x52, 0xFA, 0x0F, 0x54, 0xFF, 0x02, 0x63, 0x03, 0x54, 0xE0, 0xA3, 0xE0, 0x03, 0x42, 0x5A, 0x0F,
54363 +     0x90, 0x80, 0x44, 0xEB, 0x22, 0xF0, 0x08, 0x07, 0x04, 0x53, 0x07, 0xAC, 0xE3, 0x30, 0xEC, 0x0F,
54364 +     0xE4, 0x15, 0xA2, 0x29, 0xFF, 0xE0, 0x25, 0x33, 0x74, 0xFE, 0x33, 0xE4, 0x82, 0xF5, 0x2F, 0xC8,
54365 +     0xF5, 0x3E, 0x01, 0x74, 0xEC, 0xFF, 0xE0, 0x83, 0x74, 0xFE, 0x07, 0x54, 0x08, 0x06, 0xA8, 0x01,
54366 +     0x33, 0xC3, 0x02, 0x80, 0xFD, 0x5F, 0xFC, 0xD8, 0x15, 0xA2, 0x1D, 0x80, 0xE0, 0x25, 0x33, 0xE4,
54367 +     0xFE, 0x33, 0xE4, 0xFF, 0xF5, 0x2F, 0xC9, 0x74, 0x3E, 0x01, 0x74, 0x82, 0xFF, 0xE0, 0x83, 0xF5,
54368 +     0xFE, 0x07, 0x54, 0xEC, 0xAF, 0xFD, 0x5E, 0xEF, 0xE0, 0xC0, 0x22, 0x05, 0x82, 0xC0, 0x83, 0xC0,
54369 +     0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63, 0x00, 0x82, 0xC0, 0x83, 0xC0, 0xC0, 0x01, 0xA2, 0x63,
54370 +     0x65, 0x07, 0x90, 0x07, 0x0F, 0x54, 0xC4, 0xE0, 0x90, 0x22, 0xE0, 0x30, 0x44, 0xE0, 0x00, 0x06,
54371 +     0x06, 0x90, 0xF0, 0x80, 0x80, 0x44, 0xE0, 0x40, 0xE5, 0xE8, 0xC2, 0xF0, 0xF5, 0x01, 0x44, 0x20,
54372 +     0x44, 0x21, 0xE5, 0x20, 0x90, 0x21, 0xF5, 0x01, 0x10, 0x74, 0x65, 0x07, 0x63, 0x07, 0xD0, 0xF0,
54373 +     0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01, 0xD0, 0x83, 0xD0, 0x82,
54374 +     0x13, 0xA2, 0x32, 0xE0, 0x14, 0xA2, 0x14, 0x92, 0xF8, 0xC4, 0x33, 0xE4, 0x68, 0xC8, 0x0F, 0x54,
54375 +     0x54, 0xC4, 0xE4, 0xFF, 0x74, 0xFE, 0x48, 0xF0, 0x74, 0xF9, 0x2F, 0x9C, 0x01, 0xAF, 0x3E, 0x01,
54376 +     0x09, 0x8F, 0x08, 0xF5, 0xC3, 0xEF, 0x0B, 0xAF, 0x0B, 0xE5, 0xFD, 0x13, 0xFD, 0x01, 0x54, 0x4D,
54377 +     0x13, 0x13, 0x13, 0xEF, 0xEF, 0xFF, 0x06, 0x54, 0x01, 0x90, 0xFF, 0x4D, 0xA3, 0xF0, 0xE4, 0xD6,
54378 +     0x25, 0xE0, 0xF0, 0xEF, 0x01, 0x90, 0xFF, 0xE0, 0xFE, 0x33, 0xE0, 0xD6, 0xF5, 0x09, 0x25, 0xEF,
54379 +     0x08, 0x35, 0xEE, 0x09, 0x71, 0x22, 0x08, 0xF5, 0x24, 0x0D, 0xE5, 0x82, 0xE4, 0x82, 0xF5, 0x1B,
54380 +     0x83, 0xF5, 0x0C, 0x35, 0x24, 0x1F, 0x54, 0xE0, 0x24, 0x28, 0x60, 0xF9, 0x14, 0x46, 0x60, 0xE9,
54381 +     0x1C, 0x24, 0x52, 0x60, 0x0B, 0xE5, 0x61, 0x70, 0x0D, 0xE5, 0x5D, 0x70, 0x82, 0xF5, 0x1C, 0x24,
54382 +     0xF5, 0x0C, 0x35, 0xE4, 0x04, 0x54, 0xE0, 0x83, 0x85, 0x82, 0x09, 0x85, 0xA3, 0xF0, 0x83, 0x08,
54383 +     0xE5, 0x22, 0xF0, 0xE4, 0x70, 0x3C, 0x64, 0x0B, 0x24, 0x0D, 0xE5, 0x3E, 0xE4, 0x82, 0xF5, 0x1C,
54384 +     0x83, 0xF5, 0x0C, 0x35, 0x02, 0x54, 0xE0, 0xA3, 0x82, 0x09, 0x85, 0xFF, 0xE4, 0x83, 0x08, 0x85,
54385 +     0xF0, 0xEF, 0xA3, 0xF0, 0x2C, 0x06, 0x90, 0x22, 0xF0, 0x40, 0x44, 0xE0, 0xE0, 0x6C, 0x06, 0x90,
54386 +     0x22, 0xF0, 0x40, 0x44, 0x1D, 0x24, 0x0D, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x0C,
54387 +     0x85, 0x82, 0x0B, 0x85, 0x22, 0xF0, 0x83, 0x0A, 0x1C, 0x24, 0x0D, 0xE5, 0x35, 0xE4, 0x82, 0xF5,
54388 +     0xE4, 0x83, 0xF5, 0x0C, 0x71, 0xF0, 0xA3, 0xF0, 0x24, 0x0D, 0xE5, 0x82, 0xE4, 0x82, 0xF5, 0x1B,
54389 +     0x83, 0xF5, 0x0C, 0x35, 0x24, 0x1F, 0x54, 0xE0, 0x24, 0x1E, 0x60, 0xF9, 0x14, 0x3F, 0x60, 0xE9,
54390 +     0x1C, 0x24, 0x4B, 0x60, 0x0B, 0xE5, 0x5C, 0x70, 0x24, 0x0C, 0x60, 0x14, 0x24, 0x08, 0x60, 0xED,
54391 +     0x24, 0x04, 0x60, 0xFE, 0x80, 0x4B, 0x70, 0x16, 0x24, 0x0B, 0xE5, 0x09, 0x04, 0x03, 0x60, 0xC3,
54392 +     0x09, 0x85, 0x40, 0x70, 0x83, 0x08, 0x85, 0x82, 0xE0, 0xA3, 0xFE, 0xE0, 0x24, 0x0D, 0xE5, 0xFF,
54393 +     0xE4, 0x82, 0xF5, 0x1C, 0x83, 0xF5, 0x0C, 0x35, 0xEF, 0xA3, 0xF0, 0xEE, 0x06, 0x90, 0x22, 0xF0,
54394 +     0x40, 0x44, 0xE0, 0x2C, 0x6C, 0x06, 0x90, 0xF0, 0xF0, 0x40, 0x44, 0xE0, 0x82, 0x0B, 0x85, 0x22,
54395 +     0xE0, 0x83, 0x0A, 0x85, 0x24, 0x0D, 0xE5, 0xFF, 0xE4, 0x82, 0xF5, 0x1D, 0x83, 0xF5, 0x0C, 0x35,
54396 +     0xE5, 0x22, 0xF0, 0xEF, 0xF5, 0x1A, 0x24, 0x0D, 0x0C, 0x35, 0xE4, 0x82, 0xC4, 0xE0, 0x83, 0xF5,
54397 +     0x03, 0x54, 0x13, 0x13, 0x07, 0x90, 0x22, 0xFF, 0x13, 0xFE, 0xE0, 0x42, 0x1F, 0x54, 0x13, 0x13,
54398 +     0x74, 0x04, 0xE0, 0x30, 0x20, 0xFF, 0x2F, 0x80, 0x17, 0x20, 0x2A, 0x16, 0x02, 0x17, 0xD2, 0x05,
54399 +     0xAC, 0xC2, 0x0D, 0x00, 0x0F, 0x05, 0x0F, 0xAE, 0x54, 0x00, 0x7C, 0xEE, 0xF5, 0x00, 0x24, 0x7F,
54400 +     0x02, 0x34, 0xEC, 0x82, 0xF0, 0xEF, 0x83, 0xF5, 0x0E, 0x65, 0x0F, 0xE5, 0x02, 0x70, 0x7F, 0x54,
54401 +     0xAC, 0xD2, 0x16, 0xD2, 0xC4, 0xFF, 0xE0, 0x22, 0x54, 0x13, 0x13, 0x13, 0x00, 0x7C, 0xFD, 0x01,
54402 +     0x2A, 0x8A, 0x29, 0x8B, 0x2C, 0x8C, 0x2B, 0x89, 0x11, 0xC2, 0x2D, 0x8D, 0x2A, 0xAA, 0x29, 0xAB,
54403 +     0x02, 0x12, 0x2B, 0xA9, 0x02, 0x70, 0xFF, 0xA7, 0x11, 0x20, 0x47, 0xC1, 0x04, 0x25, 0xB4, 0x19,
54404 +     0x3A, 0xC1, 0x11, 0xD2, 0x08, 0x0A, 0xB4, 0xEF, 0xF6, 0x91, 0x0D, 0x7F, 0x38, 0xC1, 0x0A, 0x7F,
54405 +     0xFF, 0xA7, 0x02, 0x12, 0x11, 0xC2, 0x38, 0xC1, 0xFB, 0xA7, 0x02, 0x12, 0x4E, 0x60, 0xBC, 0x24,
54406 +     0x62, 0x60, 0xE0, 0x24, 0x02, 0x60, 0xEC, 0x24, 0x2E, 0x75, 0x35, 0xC1, 0x2E, 0xE5, 0xC3, 0x0C,
54407 +     0x80, 0x94, 0x80, 0x64, 0x3A, 0xC1, 0x02, 0x50, 0x2C, 0xAE, 0x2D, 0xE5, 0x80, 0x08, 0x2E, 0xA8,
54408 +     0xE7, 0xA2, 0xCE, 0x06, 0xD8, 0x13, 0xCE, 0x13, 0xF5, 0x0F, 0x54, 0xF8, 0x80, 0x64, 0xD3, 0x34,
54409 +     0x08, 0x40, 0x89, 0x94, 0x37, 0x24, 0x34, 0xE5, 0x06, 0x80, 0x34, 0xF5, 0x34, 0x25, 0x30, 0x74,
54410 +     0x34, 0xAF, 0x34, 0xF5, 0xFC, 0x74, 0xF6, 0x91, 0x2E, 0xF5, 0x2E, 0x25, 0xE5, 0xC3, 0xBF, 0x80,
54411 +     0x94, 0x80, 0x64, 0x2C, 0xC3, 0x0F, 0x50, 0x80, 0xF5, 0x2D, 0x95, 0xE4, 0x2C, 0x95, 0xE4, 0x2D,
54412 +     0x2D, 0x7F, 0x2C, 0xF5, 0x2D, 0xE5, 0xF6, 0x91, 0x04, 0x70, 0x2C, 0x45, 0xF6, 0x91, 0x30, 0x7F,
54413 +     0xE5, 0x2E, 0xF5, 0xE4, 0x60, 0x2C, 0x45, 0x2D, 0xAF, 0x2C, 0xAE, 0x2B, 0x7D, 0x00, 0x7C, 0x2D,
54414 +     0xD2, 0x02, 0x12, 0x0A, 0xFF, 0x30, 0x24, 0xED, 0x2E, 0x05, 0x2E, 0xAE, 0xF8, 0x2E, 0x2F, 0x74,
54415 +     0xAE, 0xC6, 0xEF, 0xC6, 0x7C, 0x2D, 0xAF, 0x2C, 0x12, 0x0A, 0x7D, 0x00, 0x2C, 0x8E, 0xD2, 0x02,
54416 +     0xCF, 0x80, 0x2D, 0x8F, 0x12, 0x60, 0x2E, 0xE5, 0x2F, 0x74, 0x2E, 0x15, 0xE6, 0xF8, 0x2E, 0x25,
54417 +     0x80, 0xF6, 0x91, 0xFF, 0xCF, 0xEB, 0xCF, 0xEF, 0x01, 0x74, 0xF6, 0x91, 0x2B, 0xF5, 0x2B, 0x25,
54418 +     0xF5, 0x2A, 0x35, 0xE4, 0x22, 0x4C, 0xA1, 0x2A, 0x00, 0xA9, 0x07, 0xA8, 0x47, 0x19, 0xE7, 0x09,
54419 +     0xE6, 0x08, 0x09, 0x60, 0x01, 0x70, 0x18, 0x16, 0xD3, 0x22, 0xC3, 0x16, 0xE4, 0x10, 0xA2, 0x22,
54420 +     0xF8, 0x20, 0x24, 0x33, 0xC3, 0x37, 0x54, 0xE6, 0x22, 0xD3, 0x01, 0x60, 0x12, 0xAC, 0x01, 0x12,
54421 +     0x32, 0x59, 0x48, 0x50, 0x56, 0x5F, 0x46, 0x32, 0x00, 0x0A, 0x39, 0x52, 0x4C, 0x4F, 0x54, 0x50,
54422 +     0x44, 0x25, 0x20, 0x3A, 0x93, 0xAA, 0x00, 0x0A, 0x39, 0x4F, 0x66, 0x7D, 0xF5, 0xE4, 0x0B, 0x22,
54423 +     0xC2, 0x0F, 0xF5, 0x0E, 0x22, 0x16, 0xC2, 0x17, 0xF5, 0x7F, 0x22, 0x7E, 0x7E, 0x73, 0x03, 0x12,
54424 +     0x12, 0x51, 0x7F, 0x26, 0x26, 0x7E, 0x73, 0x03, 0x03, 0x12, 0x19, 0x7F, 0x7F, 0x26, 0x7E, 0x73,
54425 +     0x73, 0x03, 0x12, 0xC1, 0xC1, 0x7F, 0x26, 0x7E, 0x7E, 0x73, 0x03, 0x12, 0x12, 0x07, 0x7F, 0x28,
54426 +     0x28, 0x7E, 0x73, 0x03, 0x03, 0x12, 0x09, 0x7F, 0x7F, 0x28, 0x7E, 0x73, 0x73, 0x03, 0x12, 0x2D,
54427 +     0x68, 0x7F, 0x24, 0x7E, 0x7E, 0x73, 0x03, 0x12, 0x12, 0x21, 0x7F, 0x28, 0x24, 0x7E, 0x73, 0x03,
54428 +     0x03, 0x12, 0x68, 0x7F, 0x7F, 0x27, 0x7E, 0x73, 0x73, 0x03, 0x12, 0xE7, 0xE7, 0x7F, 0x27, 0x7E,
54429 +     0x7E, 0x73, 0x03, 0x12, 0x02, 0x81, 0x7F, 0x2E, 0xF5, 0xE4, 0x73, 0x03, 0xF5, 0x5F, 0xF5, 0x5E,
54430 +     0xF5, 0x69, 0xF5, 0x68, 0xF5, 0x63, 0xF5, 0x62, 0xF5, 0x6D, 0xF5, 0x6C, 0xF5, 0x65, 0xF5, 0x64,
54431 +     0x75, 0x6F, 0xF5, 0x6E, 0x70, 0x75, 0x01, 0x66, 0x01, 0x67, 0x75, 0x01, 0x75, 0x01, 0x71, 0x75,
54432 +     0x61, 0x75, 0x02, 0x60, 0x02, 0x6A, 0x75, 0x0B, 0x31, 0x24, 0x6B, 0x75, 0x7B, 0x1E, 0x11, 0x9D,
54433 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x00, 0x03, 0x12, 0x55, 0x31, 0x7D, 0x90, 0x31, 0xB8,
54434 +     0xE4, 0x13, 0x7C, 0x88, 0x7D, 0xAB, 0x31, 0xFF, 0xE4, 0x61, 0x7C, 0xA8, 0xE4, 0xD2, 0x31, 0xFF,
54435 +     0x7F, 0xFA, 0x11, 0xFF, 0x31, 0xFA, 0x11, 0x01, 0x12, 0xFB, 0x31, 0x11, 0x02, 0x12, 0x42, 0x02,
54436 +     0x00, 0x07, 0x90, 0x5B, 0xD2, 0xF0, 0x01, 0x74, 0x07, 0xAD, 0x22, 0xE8, 0x90, 0x07, 0x70, 0xED,
54437 +     0x44, 0xE0, 0x47, 0x07, 0x01, 0xBD, 0xF0, 0x01, 0x47, 0x07, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xE0,
54438 +     0x07, 0x07, 0x90, 0x22, 0x90, 0xF0, 0x01, 0x74, 0x04, 0x74, 0x00, 0x07, 0x90, 0xF0, 0xE4, 0xF0,
54439 +     0x90, 0xF0, 0x03, 0x07, 0x90, 0xF0, 0x04, 0x07, 0xF0, 0x04, 0x05, 0x07, 0x74, 0x06, 0x07, 0x90,
54440 +     0x07, 0x90, 0xF0, 0xFF, 0xF0, 0x04, 0x74, 0x01, 0xF0, 0x08, 0x44, 0xE0, 0x24, 0x75, 0x10, 0xC2,
54441 +     0x06, 0x02, 0x12, 0x02, 0x24, 0x75, 0x10, 0xD2, 0x06, 0x02, 0x12, 0x02, 0x74, 0x00, 0x07, 0x90,
54442 +     0x01, 0x22, 0xF0, 0x01, 0x8B, 0x0D, 0x90, 0x8A, 0x0F, 0x54, 0xC4, 0xE0, 0x30, 0x10, 0xC2, 0xFF,
54443 +     0x10, 0xD2, 0x05, 0xE3, 0xEF, 0x0F, 0x07, 0x63, 0x93, 0x16, 0x20, 0x90, 0x30, 0x00, 0x7C, 0xFD,
54444 +     0xE4, 0xC3, 0x07, 0x10, 0x9C, 0xE4, 0xFD, 0x9D, 0x8B, 0x0D, 0x90, 0xFC, 0x13, 0xC3, 0xFF, 0xE0,
54445 +     0x7C, 0x04, 0xE0, 0x20, 0x7B, 0xFF, 0x7D, 0x7F, 0x79, 0x20, 0x7A, 0xFF, 0x40, 0x0D, 0x02, 0x0C,
54446 +     0x89, 0x43, 0x8C, 0xC2, 0x8A, 0xF5, 0xE4, 0x01, 0x8C, 0xD2, 0x8C, 0xF5, 0x75, 0x8E, 0xC2, 0x22,
54447 +     0x89, 0x43, 0xC2, 0x98, 0xEF, 0x8D, 0x75, 0x20, 0x90, 0x22, 0x8E, 0xD2, 0x54, 0xE0, 0x47, 0x07,
54448 +     0x54, 0xEF, 0xF0, 0xFE, 0x07, 0x90, 0xFF, 0x01, 0xFE, 0x54, 0xE0, 0x48, 0x90, 0xE4, 0xF0, 0x4F,
54449 +     0x90, 0xF0, 0x4A, 0x07, 0xED, 0xF0, 0x49, 0x07, 0xF0, 0x4C, 0x07, 0x90, 0x4B, 0x07, 0x90, 0xEC,
54450 +     0x07, 0x90, 0x22, 0xF0, 0xFD, 0x54, 0xE0, 0x47, 0x01, 0x54, 0xEF, 0xF0, 0x90, 0xFF, 0xE0, 0x25,
54451 +     0x54, 0xE0, 0x48, 0x07, 0xE4, 0xF0, 0x4F, 0xFD, 0xF0, 0x4E, 0x07, 0x90, 0xF0, 0x4D, 0x07, 0x90,
54452 +     0x50, 0x07, 0x90, 0xED, 0x07, 0x90, 0xEC, 0xF0, 0xE4, 0x22, 0xF0, 0x4F, 0xF0, 0xC8, 0x01, 0x90,
54453 +     0xF0, 0xA3, 0xF0, 0xA3, 0x17, 0x78, 0xF0, 0xA3, 0xF6, 0x12, 0x78, 0xF6, 0x08, 0xF6, 0x13, 0x78,
54454 +     0x08, 0xF6, 0x08, 0xF6, 0xE0, 0x01, 0x90, 0xF6, 0xA3, 0xF0, 0xD0, 0x74, 0x01, 0x90, 0xF0, 0xE4,
54455 +     0xF0, 0x30, 0x74, 0xE2, 0xF0, 0x03, 0x74, 0xA3, 0x74, 0xE4, 0x01, 0x90, 0x74, 0xA3, 0xF0, 0x30,
54456 +     0x01, 0x90, 0xF0, 0x03, 0xF0, 0x20, 0x74, 0xE6, 0x90, 0xF0, 0xE4, 0xA3, 0x20, 0x74, 0xE8, 0x01,
54457 +     0xF0, 0xE4, 0xA3, 0xF0, 0x74, 0x36, 0x06, 0x90, 0xE4, 0xA3, 0xF0, 0x0F, 0x08, 0x07, 0x90, 0xF0,
54458 +     0x80, 0x44, 0xE0, 0xF0, 0x00, 0x22, 0x22, 0xF0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
54459 +     0xC0, 0x00, 0xEE, 0x00, 0x1E, 0x00, 0xDE, 0x00, 0x49, 0x78, 0x00, 0x90, 0x18, 0xA4, 0x65, 0xD5,
54460 +     0x00, 0x00, 0xE1, 0x01, 0x01, 0x20, 0x04, 0x00, 0x00, 0x00, 0x01, 0x20, 0x00, 0x00, 0x00, 0x00,
54461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xFF, 0x80, 0x01, 0x00, 0x00, 0x00,
54462 +     0x00, 0x00, 0x06, 0x80, 0x00, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x0F, 0x00, 0x00,
54463 +     0xAA, 0x00, 0x00, 0x00, 0x00, 0x00, 0x09, 0x01, 0xFF, 0xFF, 0x3F, 0x00, 0xFF, 0xFF, 0xFF, 0xFF,
54464 +     0xFF, 0xFF, 0x00, 0x40, 0x00, 0x48, 0xFF, 0xFF, 0x00, 0x1F, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF,
54465 +     0xE0, 0x3F, 0xFF, 0xFF, 0xFF, 0xFF, 0x00, 0x00, 0xFF, 0xFF, 0xFF, 0xFF, 0xF8, 0x00, 0xFF, 0xFF,
54466 +     0xFF, 0xF0, 0xF8, 0x3E, 0x3C, 0x66, 0xFF, 0x7F, 0xC0, 0x43, 0xFF, 0xFF, 0xF0, 0xF0, 0xFF, 0xFF,
54467 +     0x00, 0x00, 0x8C, 0xD0, 0xFF, 0xFF, 0xFF, 0xFF, 0xFE, 0xE4, 0x10, 0xA2, 0xC3, 0x06, 0x78, 0x33,
54468 +     0xCE, 0x33, 0xCE, 0x33, 0x00, 0x24, 0xF9, 0xD8, 0x06, 0x74, 0x82, 0xF5, 0xF5, 0x82, 0xAF, 0x3E,
54469 +     0xFE, 0x26, 0x8F, 0x25, 0x08, 0x7D, 0x20, 0x7C, 0xC5, 0x31, 0x24, 0xAB, 0x02, 0xB4, 0x24, 0xE5,
54470 +     0x24, 0x26, 0xE5, 0x11, 0x35, 0xE4, 0xFF, 0x80, 0x20, 0x7C, 0xFE, 0x25, 0x02, 0x7B, 0x48, 0x7D,
54471 +     0x24, 0xE5, 0xC5, 0x31, 0x17, 0x60, 0x02, 0x64, 0x03, 0x64, 0x24, 0xE5, 0x57, 0x21, 0x02, 0x60,
54472 +     0x28, 0x24, 0x26, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x25, 0xA2, 0x78, 0xE0, 0x20,
54473 +     0xC4, 0x33, 0xE4, 0x10, 0xC8, 0x0F, 0x54, 0xF8, 0xC4, 0xE4, 0xFF, 0x68, 0xFE, 0x48, 0xF0, 0x54,
54474 +     0xF5, 0x2F, 0x9C, 0x74, 0x3E, 0x01, 0x74, 0x82, 0xF0, 0xE4, 0x83, 0xF5, 0x9E, 0x74, 0xF0, 0xA3,
54475 +     0x74, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x3E, 0x01, 0xF0, 0xA3, 0xF0, 0xE4, 0xF5, 0x2F, 0xA0, 0x74,
54476 +     0x3E, 0x01, 0x74, 0x82, 0xF0, 0xE4, 0x83, 0xF5, 0xA2, 0x74, 0xF0, 0xA3, 0x74, 0x82, 0xF5, 0x2F,
54477 +     0x83, 0xF5, 0x3E, 0x01, 0xF0, 0xA3, 0xF0, 0xE4, 0xF5, 0x2F, 0xA8, 0x74, 0x3E, 0x01, 0x74, 0x82,
54478 +     0xF0, 0xE4, 0x83, 0xF5, 0xAA, 0x74, 0xF0, 0xA3, 0x74, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x3E, 0x01,
54479 +     0xF0, 0xA3, 0xF0, 0xE4, 0xF0, 0xFF, 0x01, 0x90, 0x90, 0x05, 0x10, 0x30, 0x04, 0x80, 0xD4, 0x01,
54480 +     0xD2, 0x01, 0x90, 0xE4, 0xE4, 0xF0, 0xA3, 0xF0, 0x0D, 0x07, 0x90, 0xFF, 0x54, 0x13, 0x13, 0xE0,
54481 +     0x02, 0xE0, 0x30, 0x3F, 0x07, 0x90, 0x02, 0x7F, 0x13, 0x13, 0xE0, 0x0D, 0x30, 0x1F, 0x54, 0x13,
54482 +     0x07, 0x43, 0x03, 0xE0, 0x0D, 0x07, 0x90, 0x01, 0x0F, 0x54, 0xC4, 0xE0, 0x43, 0x03, 0xE0, 0x30,
54483 +     0x07, 0x90, 0x08, 0x07, 0x13, 0xC4, 0xE0, 0x0D, 0xE0, 0x30, 0x07, 0x54, 0x04, 0x07, 0x43, 0x03,
54484 +     0x78, 0xEF, 0x00, 0x7E, 0xCE, 0x33, 0xC3, 0x05, 0xF9, 0xD8, 0xCE, 0x33, 0x24, 0x26, 0xE5, 0xFF,
54485 +     0xE4, 0x82, 0xF5, 0x08, 0x83, 0xF5, 0x25, 0x35, 0x82, 0xC0, 0x83, 0xC0, 0xFC, 0xE0, 0x54, 0xE0,
54486 +     0x1F, 0x54, 0xE0, 0xA3, 0xFE, 0x4E, 0xEC, 0xFD, 0xD0, 0xFF, 0x4F, 0xED, 0xEE, 0x83, 0xD0, 0x82,
54487 +     0xF0, 0xEF, 0xA3, 0xF0, 0x8F, 0x27, 0x8E, 0x22, 0x8D, 0x29, 0x8C, 0x28, 0x8F, 0x31, 0x8E, 0x2A,
54488 +     0x24, 0x32, 0xE5, 0x32, 0xE4, 0x82, 0xF5, 0x28, 0x83, 0xF5, 0x31, 0x35, 0x11, 0x92, 0x13, 0xE0,
54489 +     0x2C, 0x24, 0x32, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x31, 0x13, 0x13, 0x13, 0xC4,
54490 +     0x92, 0x13, 0x01, 0x54, 0xEB, 0xFF, 0xE4, 0x12, 0x0B, 0x60, 0xFD, 0x24, 0x65, 0x70, 0x03, 0x24,
54491 +     0xF5, 0x2B, 0xF5, 0xE4, 0x30, 0x79, 0x80, 0x2C, 0xD3, 0xEF, 0x5B, 0x11, 0x55, 0x40, 0x0F, 0x94,
54492 +     0x24, 0xE0, 0x25, 0xEF, 0xE4, 0x82, 0xF5, 0x48, 0x83, 0xF5, 0x20, 0x34, 0x2F, 0xF5, 0x93, 0xE4,
54493 +     0xF5, 0x93, 0x01, 0x74, 0xFD, 0x2A, 0xE5, 0x30, 0x2A, 0xF5, 0x02, 0x24, 0x34, 0xFC, 0x29, 0xE5,
54494 +     0x8D, 0x29, 0xF5, 0x00, 0xE4, 0x83, 0x8C, 0x82, 0xF5, 0x2F, 0x55, 0x93, 0x93, 0x01, 0x74, 0x2D,
54495 +     0x2E, 0xF5, 0x30, 0x55, 0x85, 0x82, 0x28, 0x85, 0x30, 0xE5, 0x83, 0x27, 0x2F, 0xE5, 0xFD, 0xF4,
54496 +     0x5C, 0xE0, 0xFC, 0xF4, 0x5D, 0xE0, 0xA3, 0xFC, 0x4C, 0x2D, 0xE5, 0xFD, 0x2E, 0xE5, 0x2B, 0xF5,
54497 +     0x80, 0x2C, 0xF5, 0x4D, 0xFD, 0x2A, 0xE5, 0x1B, 0x2A, 0xF5, 0x02, 0x24, 0x34, 0xFC, 0x29, 0xE5,
54498 +     0x8D, 0x29, 0xF5, 0x00, 0xE4, 0x83, 0x8C, 0x82, 0x74, 0x2B, 0xF5, 0x93, 0x2C, 0xF5, 0x93, 0x01,
54499 +     0x24, 0xFD, 0x28, 0xE5, 0xE5, 0x28, 0xF5, 0x02, 0x00, 0x34, 0xFC, 0x27, 0x82, 0x8D, 0x27, 0xF5,
54500 +     0x2B, 0xE5, 0x83, 0x8C, 0x2C, 0xE5, 0xA3, 0xF0, 0x64, 0xEF, 0x0F, 0xF0, 0x21, 0x02, 0x60, 0x20,
54501 +     0x0F, 0x11, 0x30, 0xF7, 0x38, 0x24, 0x32, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x31,
54502 +     0xEB, 0xF0, 0xA3, 0xF0, 0x33, 0x70, 0x03, 0x64, 0x54, 0x33, 0x11, 0xA2, 0x32, 0xE5, 0xFF, 0x01,
54503 +     0x82, 0xF5, 0x28, 0x24, 0xF5, 0x31, 0x35, 0xE4, 0xFE, 0x54, 0xE0, 0x83, 0x12, 0xA2, 0xF0, 0x4F,
54504 +     0x01, 0x54, 0x33, 0xE4, 0x33, 0x33, 0x33, 0xC4, 0xE5, 0xFF, 0x80, 0x54, 0xF5, 0x2C, 0x24, 0x32,
54505 +     0x31, 0x35, 0xE4, 0x82, 0x54, 0xE0, 0x83, 0xF5, 0x22, 0xF0, 0x4F, 0x7F, 0x74, 0x00, 0x20, 0x90,
54506 +     0x24, 0xF5, 0x93, 0x01, 0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
54507 +     0x6E, 0x69, 0x61, 0x4D, 0x6E, 0x49, 0x00, 0x0A, 0x00, 0x0A, 0x74, 0x69, 0x69, 0x74, 0x63, 0x41,
54508 +     0x00, 0x0A, 0x65, 0x76, 0x65, 0x52, 0x41, 0x09, 0x09, 0x00, 0x0A, 0x73, 0x20, 0x3E, 0x2D, 0x09,
54509 +     0x30, 0x00, 0x30, 0x31, 0x44, 0x46, 0x2D, 0x00, 0x44, 0x48, 0x2D, 0x00, 0x45, 0x45, 0x2F, 0x00,
54510 +     0x50, 0x2D, 0x00, 0x45, 0x64, 0x25, 0x3A, 0x53, 0x43, 0x09, 0x00, 0x0A, 0x4B, 0x43, 0x41, 0x2D,
54511 +     0x09, 0x09, 0x00, 0x0A, 0x53, 0x46, 0x58, 0x52, 0x64, 0x25, 0x3D, 0x4D, 0x4E, 0x09, 0x00, 0x0A,
54512 +     0x61, 0x57, 0x2D, 0x50, 0x00, 0x0A, 0x74, 0x69, 0x58, 0x54, 0x09, 0x09, 0x3D, 0x4D, 0x53, 0x46,
54513 +     0x00, 0x0A, 0x64, 0x25, 0x69, 0x62, 0x41, 0x09, 0x0A, 0x44, 0x2D, 0x6C, 0x7B, 0x00, 0x0A, 0x00,
54514 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x06, 0x69, 0x65, 0x15, 0x74, 0x00, 0x74, 0x04, 0x70,
54515 +     0x1E, 0x70, 0x68, 0x65, 0x75, 0x02, 0x6A, 0x75, 0x07, 0x90, 0x24, 0x6B, 0xF0, 0x54, 0xE0, 0x34,
54516 +     0x90, 0xF0, 0x04, 0x44, 0xFF, 0xE0, 0x44, 0x07, 0x07, 0x54, 0x13, 0xC4, 0x00, 0x03, 0xE0, 0x20,
54517 +     0x02, 0x12, 0xF1, 0x80, 0x20, 0x64, 0x75, 0x42, 0x22, 0xE2, 0x65, 0x75, 0x12, 0x60, 0x66, 0xE5,
54518 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x00, 0x79, 0x20, 0x64, 0x75, 0xF4, 0x75, 0x6F, 0x65, 0x75,
54519 +     0x63, 0xE5, 0x01, 0x67, 0x04, 0x70, 0x65, 0x65, 0x64, 0x65, 0x62, 0xE5, 0x64, 0x85, 0x09, 0x60,
54520 +     0x63, 0x65, 0x85, 0x62, 0xAA, 0x01, 0x67, 0x75, 0x12, 0x63, 0xA9, 0x62, 0xF5, 0xE4, 0x27, 0x03,
54521 +     0x67, 0xE5, 0x22, 0x67, 0xFF, 0x7B, 0x0F, 0x60, 0x0C, 0x79, 0x20, 0x7A, 0xE5, 0xF4, 0x03, 0x12,
54522 +     0xF5, 0xDF, 0x54, 0x20, 0x30, 0x20, 0xE5, 0x20, 0x39, 0x41, 0x02, 0xE0, 0xC3, 0xEF, 0x20, 0xAF,
54523 +     0x04, 0xE0, 0x30, 0x13, 0x32, 0x80, 0xFF, 0xE4, 0xC4, 0xEF, 0x20, 0xAF, 0xE0, 0x30, 0x0F, 0x54,
54524 +     0x12, 0x06, 0x90, 0x32, 0x54, 0x13, 0xC4, 0xE0, 0x07, 0xBF, 0xFF, 0x07, 0x44, 0x21, 0xE5, 0x1B,
54525 +     0x74, 0x21, 0xF5, 0x10, 0x70, 0x69, 0x65, 0x15, 0x65, 0x00, 0x74, 0x04, 0x41, 0x02, 0x60, 0x68,
54526 +     0x02, 0x60, 0x75, 0x54, 0x22, 0xA1, 0x61, 0x75, 0x55, 0x51, 0x01, 0x7F, 0x75, 0x02, 0x60, 0x75,
54527 +     0x90, 0x22, 0x51, 0x61, 0xFE, 0xE0, 0x02, 0x06, 0x05, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
54528 +     0x30, 0xF9, 0xD8, 0x13, 0x06, 0x90, 0x0A, 0xE0, 0x54, 0xC4, 0xE0, 0x00, 0x0C, 0xE0, 0x20, 0x0F,
54529 +     0xE0, 0x00, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0x40, 0x41, 0x02, 0xE0, 0xE0, 0x00, 0x06, 0x90,
54530 +     0x30, 0x0F, 0x54, 0xC4, 0x18, 0x41, 0x02, 0xE0, 0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x06, 0x78,
54531 +     0xD8, 0x13, 0xCE, 0x13, 0x25, 0x01, 0x54, 0xF9, 0x06, 0x90, 0xFD, 0xE0, 0x13, 0xC4, 0xE0, 0x00,
54532 +     0xF9, 0x4D, 0x01, 0x54, 0x31, 0x06, 0x90, 0xFD, 0x6D, 0x03, 0x54, 0xE0, 0x60, 0xE4, 0x01, 0x70,
54533 +     0x35, 0x06, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xE0, 0x54, 0xE9, 0x01, 0xAF, 0x06, 0x90, 0xFF, 0x03,
54534 +     0xA3, 0xFC, 0xE0, 0x30, 0xFD, 0xFC, 0x54, 0xE0, 0x4F, 0xED, 0xFE, 0xEC, 0x30, 0x06, 0x90, 0xFF,
54535 +     0xEF, 0xA3, 0xF0, 0xEE, 0x00, 0x06, 0x90, 0xF0, 0x54, 0x00, 0x7C, 0xE0, 0x06, 0x90, 0xFD, 0x01,
54536 +     0xA3, 0xFE, 0xE0, 0x30, 0xCE, 0x03, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0x01, 0x54, 0xF9, 0xD8,
54537 +     0xEC, 0x01, 0x70, 0x6D, 0x06, 0x90, 0x07, 0x60, 0x04, 0x44, 0xE0, 0x35, 0x00, 0x06, 0x90, 0xF0,
54538 +     0xFE, 0x01, 0x54, 0xE0, 0x05, 0x78, 0xE4, 0xA3, 0xCE, 0x13, 0xC3, 0xCE, 0xFF, 0xF9, 0xD8, 0x13,
54539 +     0xE0, 0x30, 0x06, 0x90, 0x54, 0xE0, 0xA3, 0xFC, 0x4E, 0xEC, 0xFD, 0xF7, 0xFF, 0x4F, 0xED, 0xFE,
54540 +     0xEE, 0x30, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0, 0xE0, 0x31, 0x06, 0x90, 0x0E, 0x60, 0x03, 0x54,
54541 +     0x7F, 0x16, 0x70, 0x14, 0x75, 0x55, 0x51, 0x01, 0x61, 0x75, 0x02, 0x60, 0x01, 0x7F, 0x22, 0x83,
54542 +     0x60, 0x75, 0x55, 0x51, 0x6F, 0x61, 0x75, 0x02, 0x20, 0x64, 0x75, 0x22, 0x22, 0x6F, 0x65, 0x75,
54543 +     0xE0, 0x00, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0xFF, 0xE4, 0x0A, 0xE0, 0x60, 0x75, 0x55, 0x51,
54544 +     0x97, 0x61, 0x75, 0x02, 0x7B, 0x24, 0x8F, 0x22, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x02, 0x6D,
54545 +     0x54, 0xEF, 0x72, 0xAF, 0x7B, 0x72, 0xF5, 0xFE, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x14,
54546 +     0x30, 0x06, 0x90, 0xE4, 0x90, 0xF0, 0xA3, 0xF0, 0x54, 0xE0, 0x09, 0x06, 0x60, 0x01, 0x64, 0x1F,
54547 +     0x90, 0xE6, 0x61, 0x02, 0x54, 0xE0, 0x0B, 0x06, 0x60, 0x01, 0x64, 0x1F, 0x90, 0xE6, 0x61, 0x02,
54548 +     0xFE, 0xE0, 0x0A, 0x06, 0x90, 0xFF, 0xE0, 0xA3, 0x5E, 0xE0, 0x08, 0x06, 0xA3, 0xF6, 0x90, 0x78,
54549 +     0xF6, 0x08, 0x5F, 0xE0, 0xE0, 0x30, 0xE6, 0x18, 0x31, 0x06, 0x90, 0x0A, 0x44, 0xFC, 0x54, 0xE0,
54550 +     0x78, 0x27, 0x80, 0x01, 0x13, 0xC4, 0xE6, 0x91, 0x01, 0x54, 0x13, 0x13, 0x90, 0x0A, 0xE0, 0x30,
54551 +     0x54, 0xE0, 0x31, 0x06, 0x80, 0x01, 0x44, 0xFC, 0xE6, 0x91, 0x78, 0x28, 0x54, 0x13, 0x13, 0xC4,
54552 +     0x0D, 0xE0, 0x30, 0x03, 0xE0, 0x31, 0x06, 0x90, 0xE0, 0xF0, 0xFC, 0x54, 0x80, 0xF0, 0x08, 0x44,
54553 +     0xE6, 0x91, 0x78, 0x1E, 0x07, 0x54, 0x13, 0xC4, 0x90, 0x0D, 0xE0, 0x30, 0x54, 0xE0, 0x31, 0x06,
54554 +     0x54, 0xE0, 0xF0, 0xFC, 0x07, 0x80, 0xF0, 0xF7, 0x44, 0xEF, 0x72, 0xAF, 0x90, 0x72, 0xF5, 0x01,
54555 +     0xC3, 0xE0, 0xA9, 0x01, 0x17, 0xE0, 0x30, 0x13, 0xE0, 0xAB, 0x01, 0x90, 0xE0, 0x30, 0x13, 0xC3,
54556 +     0x31, 0x06, 0x90, 0x0E, 0xFF, 0x03, 0x54, 0xE0, 0xE0, 0x04, 0x01, 0xBF, 0x78, 0xF0, 0x04, 0x44,
54557 +     0x13, 0xFF, 0xE6, 0x90, 0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x09, 0xE0, 0x30, 0x44, 0xE0, 0x31,
54558 +     0x78, 0x37, 0x80, 0xF0, 0x13, 0xFF, 0xE6, 0x90, 0x1F, 0x54, 0x13, 0x13, 0x90, 0x24, 0xE0, 0x30,
54559 +     0x30, 0xE0, 0x08, 0x06, 0x06, 0x90, 0x0B, 0xE2, 0xCF, 0x54, 0xE0, 0x31, 0x80, 0xF0, 0x20, 0x44,
54560 +     0x0A, 0x06, 0x90, 0x19, 0x31, 0x06, 0x90, 0xE0, 0xE0, 0x0B, 0xE2, 0x30, 0x10, 0x44, 0xCF, 0x54,
54561 +     0x90, 0x07, 0x80, 0xF0, 0x54, 0xE0, 0x31, 0x06, 0x06, 0x90, 0xF0, 0xCF, 0x20, 0x44, 0xE0, 0x03,
54562 +     0x34, 0x06, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x1B, 0x79,
54563 +     0x8A, 0x78, 0xE4, 0xF4, 0x31, 0x06, 0x90, 0xF6, 0xFF, 0x03, 0x54, 0xE0, 0xC3, 0xE6, 0x8A, 0x78,
54564 +     0x7B, 0x0E, 0x50, 0x9F, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x23, 0x80, 0x06, 0x8A, 0x78,
54565 +     0x31, 0x06, 0x90, 0xE4, 0x13, 0x13, 0xFF, 0xE0, 0x7B, 0x1F, 0x54, 0x13, 0x06, 0xE0, 0x30, 0xFF,
54566 +     0x25, 0x79, 0x20, 0x7A, 0x20, 0x7A, 0x04, 0x80, 0x03, 0x12, 0x29, 0x79, 0x31, 0x06, 0x90, 0xF4,
54567 +     0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x30, 0x3F, 0x54, 0x7A, 0xFF, 0x7B, 0x09, 0x12, 0x2D, 0x79, 0x20,
54568 +     0xFF, 0x7B, 0xF4, 0x03, 0x32, 0x79, 0x20, 0x7A, 0xE0, 0x31, 0x06, 0x90, 0x03, 0x54, 0xC4, 0xFF,
54569 +     0x02, 0x00, 0x7C, 0xFD, 0x72, 0xAF, 0x40, 0x0D, 0xF5, 0x01, 0x44, 0xEF, 0xFF, 0x7B, 0x22, 0x72,
54570 +     0x3A, 0x79, 0x20, 0x7A, 0x78, 0xF4, 0x03, 0x12, 0x78, 0x07, 0x76, 0x8B, 0xFA, 0x24, 0xE6, 0x94,
54571 +     0x60, 0x14, 0x07, 0x60, 0x70, 0x06, 0x24, 0x08, 0x76, 0x94, 0x78, 0x20, 0xE6, 0x8D, 0x78, 0x07,
54572 +     0x54, 0x13, 0xC4, 0xFF, 0x14, 0xE0, 0x30, 0x07, 0xFE, 0x07, 0x54, 0xE6, 0x0A, 0x64, 0xE6, 0x08,
54573 +     0x78, 0x09, 0x70, 0x4E, 0x80, 0x05, 0x76, 0x94, 0x06, 0x94, 0x78, 0x03, 0x24, 0xE6, 0x94, 0x78,
54574 +     0x24, 0x35, 0x60, 0xFA, 0x78, 0x3F, 0x70, 0x05, 0x08, 0xFF, 0xE6, 0x8D, 0x0A, 0x06, 0x90, 0xE6,
54575 +     0xEF, 0xA3, 0xF0, 0xCF, 0x54, 0xE6, 0x18, 0xF0, 0xFF, 0x13, 0xC3, 0x20, 0xE0, 0x03, 0x06, 0x90,
54576 +     0xF0, 0x4F, 0xEF, 0x54, 0xE0, 0x0A, 0x06, 0x90, 0x54, 0xC4, 0x80, 0x54, 0x06, 0x90, 0xFF, 0x0F,
54577 +     0xF7, 0x54, 0xE0, 0x0D, 0x0E, 0x80, 0xF0, 0x4F, 0xFF, 0xE6, 0x8D, 0x78, 0x01, 0x90, 0xE6, 0x08,
54578 +     0xA3, 0xF0, 0xCF, 0xAA, 0x94, 0x78, 0xF0, 0xEF, 0x60, 0x01, 0x64, 0xE6, 0xE6, 0x8D, 0x78, 0x0E,
54579 +     0x90, 0xE6, 0x08, 0xFF, 0xF0, 0xCF, 0x10, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0x44, 0xE0, 0x34, 0x06,
54580 +     0xFF, 0x7B, 0xF0, 0x20, 0x42, 0x79, 0x20, 0x7A, 0xFD, 0xE6, 0x94, 0x78, 0x0D, 0x12, 0x00, 0x7C,
54581 +     0x0D, 0x06, 0x90, 0x40, 0xF0, 0x02, 0x44, 0xE0, 0x54, 0xE6, 0x8D, 0x78, 0x33, 0x33, 0x33, 0x08,
54582 +     0xAE, 0xFF, 0xF8, 0x54, 0xBF, 0x54, 0xEE, 0x72, 0xAF, 0x72, 0xF5, 0x4F, 0x13, 0xC4, 0xEF, 0x72,
54583 +     0x01, 0x54, 0x13, 0x13, 0xE0, 0x20, 0x00, 0x7F, 0xEF, 0x01, 0x7F, 0x02, 0x33, 0xC4, 0x01, 0x54,
54584 +     0x80, 0x54, 0x33, 0x33, 0xEE, 0x72, 0xAE, 0xFF, 0xF5, 0x4F, 0x7F, 0x54, 0xE6, 0x93, 0x78, 0x72,
54585 +     0x90, 0x07, 0x01, 0xB4, 0x54, 0xE0, 0x08, 0x06, 0x7B, 0x22, 0xF0, 0xDF, 0x79, 0x20, 0x7A, 0xFF,
54586 +     0xF4, 0x03, 0x12, 0x4E, 0xF6, 0x8A, 0x78, 0xE4, 0x08, 0xF6, 0x8D, 0x78, 0xE6, 0x93, 0x78, 0xF6,
54587 +     0x32, 0x60, 0xFA, 0x24, 0x14, 0x4A, 0x60, 0x14, 0x07, 0x24, 0x47, 0x60, 0x01, 0x90, 0x40, 0x70,
54588 +     0xC3, 0xFF, 0xE0, 0xA9, 0x06, 0xE0, 0x30, 0x13, 0x05, 0x76, 0x93, 0x78, 0x06, 0x90, 0x33, 0x80,
54589 +     0xC4, 0xFF, 0xE0, 0x08, 0x54, 0x13, 0x13, 0x13, 0x20, 0x93, 0x78, 0x01, 0x08, 0x76, 0x04, 0xE0,
54590 +     0x07, 0x76, 0x1F, 0x80, 0x06, 0x90, 0x1B, 0x80, 0xC4, 0xFF, 0xE0, 0x08, 0x54, 0x13, 0x13, 0x13,
54591 +     0x20, 0x93, 0x78, 0x01, 0x08, 0x76, 0x04, 0xE0, 0x07, 0x76, 0x07, 0x80, 0x93, 0x78, 0x03, 0x80,
54592 +     0xE6, 0x93, 0x78, 0x06, 0x25, 0x60, 0xFA, 0x24, 0x10, 0x60, 0xFE, 0x24, 0x37, 0x70, 0x03, 0x24,
54593 +     0x0A, 0x76, 0x91, 0x78, 0xE6, 0xF6, 0x18, 0xE4, 0x0A, 0x80, 0x80, 0x44, 0x01, 0x76, 0x91, 0x78,
54594 +     0xE6, 0xF6, 0x18, 0xE4, 0xE6, 0xF6, 0x7F, 0x54, 0x80, 0xF6, 0x20, 0x44, 0xA8, 0x01, 0x90, 0x1A,
54595 +     0xE0, 0xA3, 0xFE, 0xE0, 0x06, 0xA6, 0x90, 0x78, 0x06, 0x90, 0xF6, 0x08, 0x80, 0x54, 0xE0, 0x08,
54596 +     0x54, 0xE6, 0x18, 0xFF, 0x7B, 0xF6, 0x4F, 0x7F, 0x79, 0x20, 0x7A, 0xFF, 0xE6, 0x93, 0x78, 0x58,
54597 +     0x02, 0x00, 0x7C, 0xFD, 0xFF, 0x7B, 0x40, 0x0D, 0x64, 0x79, 0x20, 0x7A, 0xE4, 0xF4, 0x03, 0x12,
54598 +     0x78, 0xF6, 0x8A, 0x78, 0x76, 0x08, 0xF6, 0x80, 0x2A, 0x76, 0x08, 0x9B, 0x78, 0xC8, 0x76, 0x08,
54599 +     0xF6, 0x08, 0xF6, 0x8D, 0x02, 0x76, 0x84, 0x78, 0x78, 0x6C, 0x76, 0x08, 0x08, 0x01, 0x76, 0x93,
54600 +     0x08, 0x06, 0x90, 0xF6, 0xE0, 0xA3, 0xFF, 0xE0, 0x76, 0xAD, 0x75, 0xAC, 0x83, 0x8C, 0x82, 0x8D,
54601 +     0xEF, 0xA3, 0xF0, 0xCF, 0xAF, 0x75, 0xAE, 0xF0, 0x8E, 0x82, 0x8F, 0x76, 0xC0, 0x83, 0xC0, 0x83,
54602 +     0x90, 0xFF, 0xE0, 0x82, 0xC3, 0xE0, 0xA9, 0x01, 0xFE, 0x01, 0x54, 0x13, 0x13, 0x13, 0xC4, 0xEF,
54603 +     0xFD, 0x01, 0x54, 0x13, 0xFF, 0x7F, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0x33, 0x33, 0x33, 0xC4,
54604 +     0xD0, 0x4F, 0x80, 0x54, 0xF0, 0x83, 0xD0, 0x82, 0x76, 0xAF, 0x75, 0xAE, 0x83, 0x8E, 0x82, 0x8F,
54605 +     0xC4, 0x08, 0x54, 0xE0, 0xAE, 0xFF, 0xF0, 0x54, 0x7F, 0x54, 0xEE, 0x72, 0xE4, 0x72, 0xF5, 0x4F,
54606 +     0xF0, 0x0A, 0x06, 0x90, 0x06, 0x90, 0xF0, 0xA3, 0xFE, 0x54, 0xE0, 0x0D, 0xF7, 0x54, 0xE0, 0xF0,
54607 +     0xFD, 0x54, 0xE0, 0xF0, 0x01, 0x90, 0xE4, 0xF0, 0xF0, 0xA3, 0xF0, 0xAA, 0xF0, 0x97, 0x07, 0x90,
54608 +     0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
54609 +     0x6E, 0x69, 0x61, 0x4D, 0x6E, 0x49, 0x00, 0x0A, 0x00, 0x0A, 0x74, 0x69, 0x69, 0x74, 0x63, 0x41,
54610 +     0x00, 0x0A, 0x65, 0x76, 0x65, 0x52, 0x41, 0x09, 0x09, 0x00, 0x0A, 0x73, 0x20, 0x3E, 0x2D, 0x09,
54611 +     0x30, 0x00, 0x30, 0x31, 0x44, 0x46, 0x2D, 0x00, 0x44, 0x48, 0x2D, 0x00, 0x45, 0x45, 0x2F, 0x00,
54612 +     0x50, 0x2D, 0x00, 0x45, 0x64, 0x25, 0x3A, 0x53, 0x43, 0x09, 0x00, 0x0A, 0x4B, 0x43, 0x41, 0x2D,
54613 +     0x09, 0x09, 0x00, 0x0A, 0x53, 0x46, 0x58, 0x52, 0x64, 0x25, 0x3D, 0x4D, 0x4E, 0x09, 0x00, 0x0A,
54614 +     0x61, 0x57, 0x2D, 0x50, 0x00, 0x0A, 0x74, 0x69, 0x58, 0x54, 0x09, 0x09, 0x3D, 0x4D, 0x53, 0x46,
54615 +     0x00, 0x0A, 0x64, 0x25, 0x69, 0x62, 0x41, 0x09, 0x0A, 0x44, 0x2D, 0x6C, 0x7B, 0x00, 0x0A, 0x00,
54616 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x06, 0x75, 0x5B, 0x02, 0x12, 0x6F, 0x75, 0x20, 0x6E,
54617 +     0x70, 0xE5, 0x22, 0xB8, 0xFF, 0x7B, 0x12, 0x60, 0x00, 0x79, 0x20, 0x7A, 0x75, 0xF4, 0x03, 0x12,
54618 +     0x6F, 0x75, 0x20, 0x6E, 0x01, 0x71, 0x75, 0x6F, 0x6F, 0x65, 0x6D, 0xE5, 0x6C, 0xE5, 0x04, 0x70,
54619 +     0x09, 0x60, 0x6E, 0x65, 0x85, 0x6C, 0x6E, 0x85, 0x71, 0x75, 0x6D, 0x6F, 0xA9, 0x6C, 0xAA, 0x01,
54620 +     0x27, 0x03, 0x12, 0x6D, 0x22, 0x71, 0xF5, 0xE4, 0x0F, 0x60, 0x71, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
54621 +     0x03, 0x12, 0x0C, 0x79, 0x54, 0x21, 0xE5, 0xF4, 0xE5, 0x21, 0xF5, 0xDF, 0x02, 0xE0, 0x30, 0x21,
54622 +     0x21, 0xAF, 0x01, 0x41, 0x30, 0x13, 0xC3, 0xEF, 0xFF, 0xE4, 0x04, 0xE0, 0x21, 0xAF, 0x24, 0x80,
54623 +     0x0F, 0x54, 0xC4, 0xEF, 0x90, 0x24, 0xE0, 0x30, 0xC4, 0xE0, 0x12, 0x06, 0xFF, 0x07, 0x54, 0x13,
54624 +     0xE5, 0x0D, 0x07, 0xBF, 0xF5, 0xEF, 0x54, 0x21, 0x00, 0x6A, 0x75, 0x21, 0x22, 0x15, 0x6B, 0x75,
54625 +     0x1D, 0x51, 0x01, 0x7F, 0x75, 0x02, 0x6A, 0x75, 0x90, 0x22, 0x6A, 0x6B, 0xFE, 0xE0, 0x42, 0x06,
54626 +     0x05, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE, 0x30, 0xF9, 0xD8, 0x13, 0x06, 0x90, 0x0A, 0xE0,
54627 +     0x54, 0xC4, 0xE0, 0x40, 0x0C, 0xE0, 0x20, 0x0F, 0xE0, 0x40, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4,
54628 +     0x08, 0x41, 0x02, 0xE0, 0xE0, 0x40, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0xE0, 0x21, 0x02, 0xE0,
54629 +     0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x06, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x25, 0x01, 0x54, 0xF9,
54630 +     0x06, 0x90, 0xFD, 0xE0, 0x13, 0xC4, 0xE0, 0x40, 0xF9, 0x4D, 0x01, 0x54, 0x71, 0x06, 0x90, 0xFD,
54631 +     0x6D, 0x03, 0x54, 0xE0, 0x60, 0xE4, 0x01, 0x70, 0x75, 0x06, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xE0,
54632 +     0x54, 0xE9, 0x01, 0xAF, 0x06, 0x90, 0xFF, 0x03, 0xA3, 0xFC, 0xE0, 0x70, 0xFD, 0xFC, 0x54, 0xE0,
54633 +     0x4F, 0xED, 0xFE, 0xEC, 0x70, 0x06, 0x90, 0xFF, 0xEF, 0xA3, 0xF0, 0xEE, 0x40, 0x06, 0x90, 0xF0,
54634 +     0x54, 0x00, 0x7C, 0xE0, 0x06, 0x90, 0xFD, 0x01, 0xA3, 0xFE, 0xE0, 0x70, 0xCE, 0x03, 0x78, 0xE0,
54635 +     0x13, 0xCE, 0x13, 0xC3, 0x01, 0x54, 0xF9, 0xD8, 0xEC, 0x01, 0x70, 0x6D, 0x06, 0x90, 0x07, 0x60,
54636 +     0x04, 0x44, 0xE0, 0x75, 0x40, 0x06, 0x90, 0xF0, 0xFE, 0x01, 0x54, 0xE0, 0x05, 0x78, 0xE4, 0xA3,
54637 +     0xCE, 0x13, 0xC3, 0xCE, 0xFF, 0xF9, 0xD8, 0x13, 0xE0, 0x70, 0x06, 0x90, 0x54, 0xE0, 0xA3, 0xFC,
54638 +     0x4E, 0xEC, 0xFD, 0xF7, 0xFF, 0x4F, 0xED, 0xFE, 0xEE, 0x70, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0,
54639 +     0xE0, 0x71, 0x06, 0x90, 0x0E, 0x60, 0x03, 0x54, 0x7F, 0x16, 0x70, 0x14, 0x75, 0x1D, 0x51, 0x01,
54640 +     0x6B, 0x75, 0x02, 0x6A, 0x01, 0x7F, 0x22, 0x8D, 0x6A, 0x75, 0x1D, 0x51, 0x79, 0x6B, 0x75, 0x02,
54641 +     0x20, 0x6E, 0x75, 0x22, 0x22, 0x6F, 0x6F, 0x75, 0xE0, 0x40, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4,
54642 +     0xFF, 0xE4, 0x0A, 0xE0, 0x6A, 0x75, 0x1D, 0x51, 0x9C, 0x6B, 0x75, 0x02, 0x7B, 0x24, 0x8F, 0x22,
54643 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x02, 0x6D, 0x54, 0xEF, 0x79, 0xAF, 0x7B, 0x79, 0xF5, 0xFE,
54644 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x14, 0x70, 0x06, 0x90, 0xE4, 0x90, 0xF0, 0xA3, 0xF0,
54645 +     0x54, 0xE0, 0x49, 0x06, 0x60, 0x01, 0x64, 0x1F, 0x90, 0xAE, 0x61, 0x02, 0x54, 0xE0, 0x4B, 0x06,
54646 +     0x60, 0x01, 0x64, 0x1F, 0x90, 0xAE, 0x61, 0x02, 0xFE, 0xE0, 0x4A, 0x06, 0x90, 0xFF, 0xE0, 0xA3,
54647 +     0x5E, 0xE0, 0x48, 0x06, 0xA3, 0xF6, 0xA9, 0x78, 0xF6, 0x08, 0x5F, 0xE0, 0xE0, 0x30, 0xE6, 0x18,
54648 +     0x71, 0x06, 0x90, 0x0A, 0x44, 0xFC, 0x54, 0xE0, 0x78, 0x27, 0x80, 0x01, 0x13, 0xC4, 0xE6, 0xAA,
54649 +     0x01, 0x54, 0x13, 0x13, 0x90, 0x0A, 0xE0, 0x30, 0x54, 0xE0, 0x71, 0x06, 0x80, 0x01, 0x44, 0xFC,
54650 +     0xE6, 0xAA, 0x78, 0x28, 0x54, 0x13, 0x13, 0xC4, 0x0D, 0xE0, 0x30, 0x03, 0xE0, 0x71, 0x06, 0x90,
54651 +     0xE0, 0xF0, 0xFC, 0x54, 0x80, 0xF0, 0x08, 0x44, 0xE6, 0xAA, 0x78, 0x1E, 0x07, 0x54, 0x13, 0xC4,
54652 +     0x90, 0x0D, 0xE0, 0x30, 0x54, 0xE0, 0x71, 0x06, 0x54, 0xE0, 0xF0, 0xFC, 0x07, 0x80, 0xF0, 0xF7,
54653 +     0x44, 0xEF, 0x79, 0xAF, 0x90, 0x79, 0xF5, 0x01, 0xC3, 0xE0, 0xB9, 0x01, 0x17, 0xE0, 0x30, 0x13,
54654 +     0xE0, 0xBB, 0x01, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x71, 0x06, 0x90, 0x0E, 0xFF, 0x03, 0x54, 0xE0,
54655 +     0xE0, 0x04, 0x01, 0xBF, 0x78, 0xF0, 0x04, 0x44, 0x13, 0xFF, 0xE6, 0xA9, 0x30, 0x3F, 0x54, 0x13,
54656 +     0x06, 0x90, 0x09, 0xE0, 0x30, 0x44, 0xE0, 0x71, 0x78, 0x37, 0x80, 0xF0, 0x13, 0xFF, 0xE6, 0xA9,
54657 +     0x1F, 0x54, 0x13, 0x13, 0x90, 0x24, 0xE0, 0x30, 0x30, 0xE0, 0x48, 0x06, 0x06, 0x90, 0x0B, 0xE2,
54658 +     0xCF, 0x54, 0xE0, 0x71, 0x80, 0xF0, 0x20, 0x44, 0x4A, 0x06, 0x90, 0x19, 0x71, 0x06, 0x90, 0xE0,
54659 +     0xE0, 0x0B, 0xE2, 0x30, 0x10, 0x44, 0xCF, 0x54, 0x90, 0x07, 0x80, 0xF0, 0x54, 0xE0, 0x71, 0x06,
54660 +     0x06, 0x90, 0xF0, 0xCF, 0x20, 0x44, 0xE0, 0x43, 0x74, 0x06, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
54661 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x1B, 0x79, 0xA3, 0x78, 0xE4, 0xF4, 0x71, 0x06, 0x90, 0xF6,
54662 +     0xFF, 0x03, 0x54, 0xE0, 0xC3, 0xE6, 0xA3, 0x78, 0x7B, 0x0E, 0x50, 0x9F, 0x79, 0x20, 0x7A, 0xFF,
54663 +     0xF4, 0x03, 0x12, 0x23, 0x80, 0x06, 0xA3, 0x78, 0x71, 0x06, 0x90, 0xE4, 0x13, 0x13, 0xFF, 0xE0,
54664 +     0x7B, 0x1F, 0x54, 0x13, 0x06, 0xE0, 0x30, 0xFF, 0x25, 0x79, 0x20, 0x7A, 0x20, 0x7A, 0x04, 0x80,
54665 +     0x03, 0x12, 0x29, 0x79, 0x71, 0x06, 0x90, 0xF4, 0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x30, 0x3F, 0x54,
54666 +     0x7A, 0xFF, 0x7B, 0x09, 0x12, 0x2D, 0x79, 0x20, 0xFF, 0x7B, 0xF4, 0x03, 0x32, 0x79, 0x20, 0x7A,
54667 +     0xE0, 0x71, 0x06, 0x90, 0x03, 0x54, 0xC4, 0xFF, 0x02, 0x00, 0x7C, 0xFD, 0x79, 0xAF, 0x40, 0x0D,
54668 +     0xF5, 0x01, 0x44, 0xEF, 0xFF, 0x7B, 0x22, 0x79, 0x3A, 0x79, 0x20, 0x7A, 0x78, 0xF4, 0x03, 0x12,
54669 +     0x78, 0x07, 0x76, 0xA4, 0xFA, 0x24, 0xE6, 0xAD, 0x60, 0x14, 0x07, 0x60, 0x70, 0x06, 0x24, 0x08,
54670 +     0x76, 0xAD, 0x78, 0x20, 0xE6, 0xA6, 0x78, 0x07, 0x54, 0x13, 0xC4, 0xFF, 0x14, 0xE0, 0x30, 0x07,
54671 +     0xFE, 0x07, 0x54, 0xE6, 0x0A, 0x64, 0xE6, 0x08, 0x78, 0x09, 0x70, 0x4E, 0x80, 0x05, 0x76, 0xAD,
54672 +     0x06, 0xAD, 0x78, 0x03, 0x24, 0xE6, 0xAD, 0x78, 0x24, 0x35, 0x60, 0xFA, 0x78, 0x3F, 0x70, 0x05,
54673 +     0x08, 0xFF, 0xE6, 0xA6, 0x4A, 0x06, 0x90, 0xE6, 0xEF, 0xA3, 0xF0, 0xCF, 0x54, 0xE6, 0x18, 0xF0,
54674 +     0xFF, 0x13, 0xC3, 0x20, 0xE0, 0x43, 0x06, 0x90, 0xF0, 0x4F, 0xEF, 0x54, 0xE0, 0x4A, 0x06, 0x90,
54675 +     0x54, 0xC4, 0x80, 0x54, 0x06, 0x90, 0xFF, 0x0F, 0xF7, 0x54, 0xE0, 0x4D, 0x0E, 0x80, 0xF0, 0x4F,
54676 +     0xFF, 0xE6, 0xA6, 0x78, 0x01, 0x90, 0xE6, 0x08, 0xA3, 0xF0, 0xCF, 0xBA, 0xAD, 0x78, 0xF0, 0xEF,
54677 +     0x60, 0x01, 0x64, 0xE6, 0xE6, 0xA6, 0x78, 0x0E, 0x90, 0xE6, 0x08, 0xFF, 0xF0, 0xCF, 0x50, 0x06,
54678 +     0x90, 0xF0, 0xEF, 0xA3, 0x44, 0xE0, 0x74, 0x06, 0xFF, 0x7B, 0xF0, 0x20, 0x42, 0x79, 0x20, 0x7A,
54679 +     0xFD, 0xE6, 0xAD, 0x78, 0x0D, 0x12, 0x00, 0x7C, 0x4D, 0x06, 0x90, 0x40, 0xF0, 0x02, 0x44, 0xE0,
54680 +     0x54, 0xE6, 0xA6, 0x78, 0x33, 0x33, 0x33, 0x08, 0xAE, 0xFF, 0xF8, 0x54, 0xBF, 0x54, 0xEE, 0x79,
54681 +     0xAF, 0x79, 0xF5, 0x4F, 0x13, 0xC4, 0xEF, 0x79, 0x01, 0x54, 0x13, 0x13, 0xE0, 0x20, 0x00, 0x7F,
54682 +     0xEF, 0x01, 0x7F, 0x02, 0x33, 0xC4, 0x01, 0x54, 0x80, 0x54, 0x33, 0x33, 0xEE, 0x79, 0xAE, 0xFF,
54683 +     0xF5, 0x4F, 0x7F, 0x54, 0xE6, 0xAC, 0x78, 0x79, 0x90, 0x07, 0x01, 0xB4, 0x54, 0xE0, 0x48, 0x06,
54684 +     0x7B, 0x22, 0xF0, 0xDF, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x4E, 0xF6, 0xA3, 0x78, 0xE4,
54685 +     0x08, 0xF6, 0xA6, 0x78, 0xE6, 0xAC, 0x78, 0xF6, 0x32, 0x60, 0xFA, 0x24, 0x14, 0x4A, 0x60, 0x14,
54686 +     0x07, 0x24, 0x47, 0x60, 0x01, 0x90, 0x40, 0x70, 0xC3, 0xFF, 0xE0, 0xB9, 0x06, 0xE0, 0x30, 0x13,
54687 +     0x05, 0x76, 0xAC, 0x78, 0x06, 0x90, 0x33, 0x80, 0xC4, 0xFF, 0xE0, 0x48, 0x54, 0x13, 0x13, 0x13,
54688 +     0x20, 0xAC, 0x78, 0x01, 0x08, 0x76, 0x04, 0xE0, 0x07, 0x76, 0x1F, 0x80, 0x06, 0x90, 0x1B, 0x80,
54689 +     0xC4, 0xFF, 0xE0, 0x48, 0x54, 0x13, 0x13, 0x13, 0x20, 0xAC, 0x78, 0x01, 0x08, 0x76, 0x04, 0xE0,
54690 +     0x07, 0x76, 0x07, 0x80, 0xAC, 0x78, 0x03, 0x80, 0xE6, 0xAC, 0x78, 0x06, 0x25, 0x60, 0xFA, 0x24,
54691 +     0x10, 0x60, 0xFE, 0x24, 0x37, 0x70, 0x03, 0x24, 0x0A, 0x76, 0xAA, 0x78, 0xE6, 0xF6, 0x18, 0xE4,
54692 +     0x0A, 0x80, 0x80, 0x44, 0x01, 0x76, 0xAA, 0x78, 0xE6, 0xF6, 0x18, 0xE4, 0xE6, 0xF6, 0x7F, 0x54,
54693 +     0x80, 0xF6, 0x20, 0x44, 0xB8, 0x01, 0x90, 0x1A, 0xE0, 0xA3, 0xFE, 0xE0, 0x06, 0xA6, 0xA9, 0x78,
54694 +     0x06, 0x90, 0xF6, 0x08, 0x80, 0x54, 0xE0, 0x48, 0x54, 0xE6, 0x18, 0xFF, 0x7B, 0xF6, 0x4F, 0x7F,
54695 +     0x79, 0x20, 0x7A, 0xFF, 0xE6, 0xAC, 0x78, 0x58, 0x02, 0x00, 0x7C, 0xFD, 0xFF, 0x7B, 0x40, 0x0D,
54696 +     0x64, 0x79, 0x20, 0x7A, 0xE4, 0xF4, 0x03, 0x12, 0x78, 0xF6, 0xA3, 0x78, 0x76, 0x08, 0xF6, 0x99,
54697 +     0x2A, 0x76, 0x08, 0x9B, 0x78, 0xC8, 0x76, 0x08, 0xF6, 0x08, 0xF6, 0xA6, 0x02, 0x76, 0x9D, 0x78,
54698 +     0x78, 0x6C, 0x76, 0x08, 0x08, 0x01, 0x76, 0xAC, 0x48, 0x06, 0x90, 0xF6, 0xE0, 0xA3, 0xFF, 0xE0,
54699 +     0x7D, 0xAD, 0x7C, 0xAC, 0x83, 0x8C, 0x82, 0x8D, 0xEF, 0xA3, 0xF0, 0xCF, 0xAF, 0x7C, 0xAE, 0xF0,
54700 +     0x8E, 0x82, 0x8F, 0x7D, 0xC0, 0x83, 0xC0, 0x83, 0x90, 0xFF, 0xE0, 0x82, 0xC3, 0xE0, 0xB9, 0x01,
54701 +     0xFE, 0x01, 0x54, 0x13, 0x13, 0x13, 0xC4, 0xEF, 0xFD, 0x01, 0x54, 0x13, 0xFF, 0x7F, 0x54, 0xEF,
54702 +     0x01, 0x54, 0x4E, 0xED, 0x33, 0x33, 0x33, 0xC4, 0xD0, 0x4F, 0x80, 0x54, 0xF0, 0x83, 0xD0, 0x82,
54703 +     0x7D, 0xAF, 0x7C, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xC4, 0x08, 0x54, 0xE0, 0xAE, 0xFF, 0xF0, 0x54,
54704 +     0x7F, 0x54, 0xEE, 0x79, 0xE4, 0x79, 0xF5, 0x4F, 0xF0, 0x4A, 0x06, 0x90, 0x06, 0x90, 0xF0, 0xA3,
54705 +     0xFE, 0x54, 0xE0, 0x4D, 0xF7, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x01, 0x90, 0xE4, 0xF0,
54706 +     0xF0, 0xA3, 0xF0, 0xBA, 0xF0, 0xE0, 0x07, 0x90, 0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00,
54707 +     0x69, 0x6E, 0x49, 0x09, 0x00, 0x0A, 0x30, 0x74, 0x00, 0xFF, 0x00, 0x01, 0xAC, 0x00, 0x00, 0x00,
54708 +     0x99, 0x01, 0xA2, 0x00, 0x00, 0x00, 0x55, 0x4C, 0x54, 0x09, 0x00, 0x00, 0x50, 0x74, 0x73, 0x65,
54709 +     0x09, 0x00, 0x0A, 0x44, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x44, 0x50, 0x09, 0x09,
54710 +     0x0A, 0x6E, 0x77, 0x6F, 0x4C, 0x09, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x42, 0x4F, 0x43, 0x09, 0x09,
54711 +     0x64, 0x25, 0x3D, 0x4C, 0x45, 0x09, 0x00, 0x0A, 0x0A, 0x74, 0x69, 0x78, 0x4D, 0x09, 0x09, 0x00,
54712 +     0x3D, 0x4C, 0x4C, 0x44, 0x00, 0x0A, 0x64, 0x25, 0x03, 0x12, 0x32, 0x7F, 0x00, 0x06, 0x90, 0x68,
54713 +     0x13, 0xC4, 0xFF, 0xE0, 0x01, 0x54, 0x13, 0x13, 0xC2, 0x20, 0xE0, 0x30, 0x75, 0x10, 0xC2, 0xE8,
54714 +     0x02, 0x12, 0x03, 0x24, 0x20, 0xF5, 0xE4, 0x06, 0xF0, 0xC8, 0x01, 0x90, 0x02, 0x12, 0xF0, 0xA3,
54715 +     0x00, 0x06, 0x90, 0x01, 0xF0, 0x7F, 0x54, 0xE0, 0xD2, 0xF0, 0xE0, 0xA3, 0x90, 0xE3, 0x11, 0xE8,
54716 +     0x44, 0xE0, 0x62, 0x07, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04, 0x54, 0xE0, 0xF0, 0x08,
54717 +     0x54, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xFB, 0x0D, 0x7E, 0xF0, 0xF7, 0xAE, 0x31, 0x00, 0x7F,
54718 +     0x20, 0x7F, 0x0D, 0x7E, 0x0D, 0x90, 0xAE, 0x31, 0xF0, 0x2B, 0x74, 0x08, 0x28, 0x0D, 0x90, 0xE0,
54719 +     0x40, 0x08, 0x90, 0xF0, 0xF0, 0x80, 0x44, 0xE0, 0xF0, 0xBF, 0x54, 0xE0, 0xA5, 0x08, 0x90, 0xE0,
54720 +     0x45, 0x08, 0x90, 0xF0, 0xE0, 0xF0, 0x7F, 0x74, 0xF0, 0xAA, 0x08, 0x90, 0x74, 0xFC, 0x07, 0x90,
54721 +     0x90, 0x22, 0xF0, 0x6A, 0x13, 0xE0, 0x8B, 0x0D, 0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x2B, 0xE0,
54722 +     0x13, 0xC3, 0xE0, 0x27, 0xD2, 0x11, 0xE0, 0x30, 0x31, 0x58, 0x7F, 0x10, 0xBE, 0x01, 0x90, 0x85,
54723 +     0x10, 0xC2, 0xF0, 0xEF, 0x3A, 0x80, 0x58, 0x7F, 0x78, 0x7F, 0x10, 0xD2, 0x01, 0x90, 0x85, 0x31,
54724 +     0xC2, 0xF0, 0xEF, 0xBE, 0x80, 0x78, 0x7F, 0x10, 0x27, 0x06, 0x90, 0x29, 0x30, 0x13, 0xC3, 0xE0,
54725 +     0x10, 0xD2, 0x11, 0xE0, 0x85, 0x31, 0x51, 0x7F, 0xEF, 0xBE, 0x01, 0x90, 0x7F, 0x10, 0xC2, 0xF0,
54726 +     0xD2, 0x0F, 0x80, 0x51, 0x31, 0x61, 0x7F, 0x10, 0xBE, 0x01, 0x90, 0x85, 0x10, 0xC2, 0xF0, 0xEF,
54727 +     0x85, 0x31, 0x61, 0x7F, 0xEF, 0xBF, 0x01, 0x90, 0xBE, 0x01, 0x90, 0xF0, 0xBC, 0x01, 0x90, 0xE0,
54728 +     0xBF, 0x01, 0x90, 0xF0, 0xBD, 0x01, 0x90, 0xE0, 0x7F, 0x10, 0xD2, 0xF0, 0x90, 0x85, 0x31, 0x70,
54729 +     0xF0, 0xEF, 0xC0, 0x01, 0x70, 0x7F, 0x10, 0xC2, 0x01, 0x90, 0x85, 0x31, 0x90, 0xF0, 0xEF, 0xC1,
54730 +     0xF4, 0xE0, 0xBF, 0x01, 0x01, 0x90, 0xF0, 0x04, 0x04, 0xF4, 0xE0, 0xBD, 0xC1, 0x01, 0x90, 0xF0,
54731 +     0xF0, 0x04, 0xF4, 0xE0, 0x26, 0x06, 0x90, 0x22, 0xFE, 0x0F, 0x54, 0xE0, 0x94, 0x80, 0x64, 0xD3,
54732 +     0x74, 0x04, 0x40, 0x87, 0xEE, 0xFE, 0x2E, 0xF0, 0x10, 0x30, 0xFF, 0x2F, 0xFF, 0x04, 0xF4, 0x03,
54733 +     0xE0, 0x26, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0x00, 0x7F, 0x03, 0xE0, 0xFD, 0xE4, 0x22, 0x22,
54734 +     0x09, 0x20, 0x90, 0xED, 0xEF, 0x0F, 0xFC, 0x93, 0x01, 0x70, 0x06, 0xAA, 0x82, 0xF5, 0x14, 0x0E,
54735 +     0xF0, 0xEC, 0x83, 0x8A, 0xE8, 0x11, 0xBD, 0x0D, 0x7A, 0xFF, 0x7B, 0x22, 0x12, 0x00, 0x79, 0x20,
54736 +     0xF5, 0xE4, 0xF4, 0x03, 0x82, 0x78, 0x22, 0x20, 0x08, 0x90, 0x05, 0x76, 0xF0, 0x03, 0x74, 0x1F,
54737 +     0xF0, 0x21, 0x08, 0x90, 0x74, 0x22, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x0F, 0x74, 0x21,
54738 +     0x74, 0x23, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x04, 0x74, 0xF0, 0x14, 0x27, 0x08, 0x90, 0xF0, 0x07,
54739 +     0xF0, 0x04, 0x74, 0x28, 0x14, 0x29, 0x08, 0x90, 0x2A, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74,
54740 +     0x01, 0x74, 0x29, 0x08, 0x24, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x17, 0x74, 0x15, 0x74, 0x25, 0x08,
54741 +     0x2B, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74, 0x40, 0x74, 0x2D, 0x08, 0x26, 0x08, 0x90, 0xF0,
54742 +     0x90, 0xF0, 0x03, 0x74, 0x01, 0x74, 0x1F, 0x08, 0x21, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0D, 0x74,
54743 +     0x05, 0x74, 0x27, 0x08, 0x08, 0x90, 0xE4, 0xF0, 0xFF, 0x7B, 0xF0, 0x2B, 0x7F, 0xFD, 0x7F, 0x7A,
54744 +     0x7B, 0xC9, 0x51, 0x01, 0xE4, 0xEC, 0x7A, 0x00, 0xC9, 0x51, 0xFF, 0xFD, 0x75, 0xE6, 0x90, 0x78,
54745 +     0xFF, 0xA4, 0x08, 0xF0, 0x9F, 0xE0, 0x74, 0xC3, 0x95, 0xFF, 0x74, 0xFD, 0x75, 0xE6, 0xFC, 0xF0,
54746 +     0xFF, 0xA4, 0x04, 0xF0, 0xFB, 0x9F, 0xED, 0xC3, 0xFA, 0xF0, 0x95, 0xEC, 0x02, 0x7F, 0xFD, 0xE4,
54747 +     0x00, 0x7B, 0xC9, 0x51, 0x02, 0x7D, 0x40, 0x7A, 0xC9, 0x51, 0xFF, 0xE4, 0xE0, 0x24, 0x08, 0x90,
54748 +     0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x40, 0x08, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04,
54749 +     0x08, 0x90, 0xF0, 0x10, 0xF0, 0x54, 0xE0, 0x44, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x43, 0x08,
54750 +     0xF0, 0x06, 0x44, 0xF8, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x42, 0x08, 0x90, 0x01, 0x44, 0xFC, 0x54,
54751 +     0x40, 0x08, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0x0F, 0x54, 0xEF, 0x22, 0xED, 0xFF, 0x10, 0x44,
54752 +     0x60, 0x54, 0x33, 0xC4, 0x2E, 0x08, 0x90, 0x4F, 0x90, 0xFF, 0xEA, 0xF0, 0xF0, 0xEF, 0x2F, 0x08,
54753 +     0xEB, 0x30, 0x08, 0x90, 0x08, 0x90, 0xE4, 0xF0, 0xE4, 0x22, 0xF0, 0x2E, 0xF0, 0x01, 0x0D, 0x90,
54754 +     0x74, 0x00, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x78, 0x0D, 0x90, 0xF0, 0x20, 0xF0, 0xAA, 0x74, 0x82,
54755 +     0x74, 0x02, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30, 0x0D, 0x90, 0xF0, 0x22, 0xF0, 0x20, 0x74, 0x05,
54756 +     0xF0, 0x25, 0x0D, 0x90, 0x74, 0x06, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x9C, 0x0D, 0x90, 0xF0, 0x26,
54757 +     0xF0, 0x89, 0x74, 0x0A, 0xF0, 0x2A, 0x0D, 0x90, 0x21, 0x0D, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0,
54758 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0x74, 0xF5, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01,
54759 +     0xF8, 0x54, 0xE0, 0xF9, 0xE4, 0xF0, 0x01, 0x44, 0xF0, 0xC4, 0x08, 0x90, 0xF0, 0xC3, 0x08, 0x90,
54760 +     0xF0, 0xC2, 0x08, 0x90, 0x04, 0xC5, 0x08, 0x90, 0xBA, 0x08, 0x90, 0xF0, 0x14, 0xF0, 0x03, 0x74,
54761 +     0xC1, 0x08, 0x90, 0xF0, 0x01, 0x74, 0xF0, 0x04, 0x55, 0x08, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74,
54762 +     0x08, 0x90, 0xF0, 0x01, 0xF0, 0x03, 0x74, 0x56, 0xF0, 0x57, 0x08, 0x90, 0x74, 0x58, 0x08, 0x90,
54763 +     0x08, 0x90, 0xF0, 0xC8, 0xF0, 0x03, 0x74, 0x5C, 0xE4, 0xF0, 0x01, 0x74, 0xF0, 0x5F, 0x08, 0x90,
54764 +     0xF0, 0x5E, 0x08, 0x90, 0xF0, 0x5D, 0x08, 0x90, 0x04, 0x60, 0x08, 0x90, 0xFF, 0x07, 0x90, 0xF0,
54765 +     0xF0, 0xFD, 0x54, 0xE0, 0x74, 0xFE, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0x00, 0x00, 0xF0, 0xFD,
54766 +     0x90, 0x00, 0x00, 0x00, 0xF0, 0x14, 0xFE, 0x07, 0xF0, 0xFD, 0x07, 0x90, 0xF0, 0x33, 0x08, 0x90,
54767 +     0x04, 0x3A, 0x08, 0x90, 0x3B, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0x90, 0xF0, 0x3C, 0x08,
54768 +     0x0B, 0x74, 0x3D, 0x08, 0xF0, 0x09, 0x74, 0xF0, 0x74, 0x38, 0x08, 0x90, 0x01, 0x74, 0xF0, 0x03,
54769 +     0x37, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0x03, 0x74, 0x36, 0x08, 0xF0, 0x01, 0x74, 0xF0,
54770 +     0xF0, 0x75, 0x07, 0x90, 0xE0, 0x30, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x03,
54771 +     0xF9, 0xD8, 0x13, 0xCE, 0x33, 0x33, 0x01, 0x54, 0x44, 0x08, 0x54, 0x33, 0x76, 0x07, 0x90, 0x01,
54772 +     0xA1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x15, 0x74, 0xE4, 0xF0, 0xA2, 0x07, 0xA6, 0x07, 0x90, 0xF0,
54773 +     0x90, 0xF0, 0x30, 0x74, 0x01, 0x74, 0x8F, 0x07, 0x8E, 0x07, 0x90, 0xF0, 0x90, 0x07, 0x90, 0xF0,
54774 +     0x90, 0xF0, 0x03, 0x74, 0xE4, 0xF0, 0x91, 0x07, 0xF0, 0x8F, 0x07, 0x90, 0x04, 0x93, 0x07, 0x90,
54775 +     0x92, 0x07, 0x90, 0xF0, 0x94, 0x07, 0x90, 0xF0, 0x95, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0x03, 0x74,
54776 +     0xF0, 0x93, 0x07, 0x90, 0x74, 0x0F, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03, 0xFE, 0x54, 0xE0, 0x0E,
54777 +     0xFD, 0x54, 0xE0, 0xF0, 0x90, 0xFF, 0xE4, 0xF0, 0x64, 0xE0, 0x0F, 0x08, 0xEF, 0x0A, 0x60, 0x03,
54778 +     0x50, 0xFF, 0x94, 0xC3, 0x80, 0x0F, 0x00, 0x04, 0x7A, 0xFF, 0x7B, 0xEE, 0xEF, 0x4D, 0x79, 0x20,
54779 +     0x12, 0x00, 0x7C, 0xFD, 0x08, 0x90, 0x40, 0x0D, 0xF0, 0x43, 0x74, 0x16, 0xF0, 0x18, 0x08, 0x90,
54780 +     0xF0, 0x1A, 0x08, 0x90, 0xF0, 0x1C, 0x08, 0x90, 0x74, 0x01, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03,
54781 +     0x08, 0x90, 0xF0, 0x02, 0x08, 0x90, 0xF0, 0x03, 0xFF, 0xE4, 0xF0, 0x04, 0x80, 0xBF, 0x0F, 0x00,
54782 +     0x16, 0x08, 0x90, 0xFB, 0x90, 0xF0, 0x42, 0x74, 0x90, 0xF0, 0x18, 0x08, 0x90, 0xF0, 0x1A, 0x08,
54783 +     0x90, 0xF0, 0x1C, 0x08, 0x04, 0x74, 0x01, 0x08, 0x02, 0x08, 0x90, 0xF0, 0x03, 0x08, 0x90, 0xF0,
54784 +     0x04, 0x08, 0x90, 0xF0, 0x0E, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
54785 +     0x74, 0x1E, 0x08, 0x90, 0x07, 0x90, 0xF0, 0x12, 0xF0, 0x0D, 0x74, 0xF3, 0xE0, 0x07, 0x07, 0x90,
54786 +     0xE0, 0xF0, 0x10, 0x44, 0x22, 0xF0, 0xEF, 0x54, 0x12, 0x60, 0x66, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
54787 +     0x03, 0x12, 0x1A, 0x79, 0x25, 0x64, 0x75, 0xF4, 0x75, 0x39, 0x65, 0x75, 0x20, 0xE5, 0x01, 0x67,
54788 +     0x75, 0x06, 0xE0, 0x30, 0x65, 0x75, 0x26, 0x64, 0x65, 0x63, 0xE5, 0xAA, 0xE5, 0x04, 0x70, 0x65,
54789 +     0x60, 0x64, 0x65, 0x62, 0x62, 0x64, 0x85, 0x09, 0x75, 0x63, 0x65, 0x85, 0x62, 0xAA, 0x01, 0x67,
54790 +     0x03, 0x12, 0x63, 0xA9, 0x67, 0xF5, 0xE4, 0x27, 0x60, 0x67, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x09,
54791 +     0x12, 0x23, 0x79, 0x20, 0x06, 0x90, 0xF4, 0x03, 0x13, 0xC4, 0xE0, 0x00, 0x20, 0x03, 0x54, 0x13,
54792 +     0x13, 0xE0, 0x13, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0xE0, 0xA3, 0x0B, 0xE0, 0x13, 0x13, 0x13, 0xC4,
54793 +     0xE0, 0x30, 0x01, 0x54, 0xC8, 0x01, 0x90, 0x0E, 0xF0, 0x20, 0x44, 0xE0, 0x75, 0x25, 0x64, 0x75,
54794 +     0x75, 0x22, 0xAD, 0x65, 0x65, 0x75, 0x25, 0x64, 0x67, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x20, 0x60,
54795 +     0x2C, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12, 0x44, 0xE0, 0xC8, 0x01, 0x0C, 0x7F, 0xF0, 0x01,
54796 +     0x90, 0x68, 0x03, 0x12, 0x54, 0xE0, 0xF0, 0x07, 0x54, 0xE0, 0xF0, 0xFE, 0x20, 0xAF, 0xF0, 0xFD,
54797 +     0x20, 0x13, 0xC3, 0xEF, 0x64, 0x75, 0x06, 0xE0, 0xAA, 0x65, 0x75, 0x26, 0x70, 0x67, 0xE5, 0x22,
54798 +     0x7B, 0x43, 0xC1, 0x02, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x35, 0xE0, 0x00, 0x06, 0x90,
54799 +     0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x06, 0xF9, 0xD8, 0x13, 0xCE, 0xE0, 0x25, 0x01, 0x54,
54800 +     0x90, 0x33, 0xE4, 0xFD, 0xC4, 0xE0, 0x00, 0x06, 0xFF, 0x01, 0x54, 0x13, 0x03, 0x54, 0x4F, 0xED,
54801 +     0x30, 0x06, 0x90, 0xFF, 0xE0, 0xA3, 0xFC, 0xE0, 0xEC, 0xFD, 0xFC, 0x54, 0xFF, 0x4F, 0xED, 0xFE,
54802 +     0xEE, 0x30, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0, 0xE0, 0x75, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
54803 +     0x54, 0xE0, 0x31, 0x06, 0x07, 0x90, 0xFF, 0x03, 0xF8, 0x54, 0xE0, 0x76, 0x07, 0x90, 0xF0, 0x4F,
54804 +     0xF0, 0x01, 0x74, 0x8E, 0xF0, 0x8F, 0x07, 0x90, 0x04, 0x90, 0x07, 0x90, 0x07, 0x90, 0xE4, 0xF0,
54805 +     0x07, 0x90, 0xF0, 0x8F, 0x90, 0xF0, 0x04, 0x92, 0x90, 0xF0, 0x93, 0x07, 0xF0, 0x04, 0x94, 0x07,
54806 +     0x93, 0x07, 0x90, 0xE4, 0x79, 0x07, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0xE0, 0x03, 0x06, 0x90,
54807 +     0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x7A, 0x07, 0x06, 0x90, 0xFF, 0x01, 0xC4, 0xFE, 0xE0, 0x01,
54808 +     0x54, 0x13, 0x13, 0x13, 0x1E, 0x60, 0x6F, 0x01, 0x20, 0x7A, 0xFF, 0x7B, 0x0D, 0x12, 0x3B, 0x79,
54809 +     0x01, 0x06, 0x90, 0x35, 0xC4, 0x80, 0x54, 0xE0, 0x54, 0x13, 0x13, 0x13, 0x07, 0x90, 0xFF, 0x01,
54810 +     0xFE, 0x54, 0xE0, 0x7A, 0x06, 0x90, 0xF0, 0x4F, 0x13, 0xC4, 0xE0, 0x00, 0x20, 0x03, 0x54, 0x13,
54811 +     0x13, 0xE0, 0x27, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0xE0, 0xA3, 0x1F, 0xE0, 0x13, 0x13, 0x13, 0xC4,
54812 +     0xE0, 0x20, 0x01, 0x54, 0x79, 0x07, 0x90, 0x14, 0xF0, 0xFC, 0x54, 0xE0, 0xE0, 0x03, 0x06, 0x90,
54813 +     0x75, 0xF0, 0xFB, 0x54, 0x65, 0x75, 0x26, 0x64, 0xFF, 0x7B, 0x22, 0xAA, 0x46, 0x79, 0x20, 0x7A,
54814 +     0xE4, 0xF4, 0x03, 0x12, 0xF0, 0xC8, 0x01, 0x90, 0x60, 0x75, 0xF0, 0xA3, 0x0B, 0x61, 0x75, 0x02,
54815 +     0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
54816 +     0x69, 0x6E, 0x49, 0x09, 0x00, 0x0A, 0x31, 0x74, 0x00, 0xFF, 0x00, 0x01, 0xAC, 0x00, 0x00, 0x00,
54817 +     0x99, 0x01, 0xA2, 0x00, 0x00, 0x00, 0x55, 0x4C, 0x54, 0x09, 0x00, 0x00, 0x50, 0x74, 0x73, 0x65,
54818 +     0x09, 0x00, 0x0A, 0x44, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x44, 0x50, 0x09, 0x09,
54819 +     0x0A, 0x6E, 0x77, 0x6F, 0x4C, 0x09, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x42, 0x4F, 0x43, 0x09, 0x09,
54820 +     0x64, 0x25, 0x3D, 0x4C, 0x45, 0x09, 0x00, 0x0A, 0x0A, 0x74, 0x69, 0x78, 0x4D, 0x09, 0x09, 0x00,
54821 +     0x3D, 0x4C, 0x4C, 0x44, 0x00, 0x0A, 0x64, 0x25, 0x00, 0x12, 0x32, 0x7F, 0x40, 0x06, 0x90, 0x68,
54822 +     0x13, 0xC4, 0xFF, 0xE0, 0x01, 0x54, 0x13, 0x13, 0xC2, 0x20, 0xE0, 0x30, 0x75, 0x10, 0xD2, 0xE8,
54823 +     0x02, 0x12, 0x03, 0x24, 0x21, 0xF5, 0xE4, 0x06, 0xF0, 0xCA, 0x01, 0x90, 0x02, 0x12, 0xF0, 0xA3,
54824 +     0x40, 0x06, 0x90, 0x01, 0xF0, 0x7F, 0x54, 0xE0, 0xD2, 0xF0, 0xE0, 0xA3, 0x90, 0xE3, 0x11, 0xE8,
54825 +     0x44, 0xE0, 0x62, 0x07, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x10, 0x54, 0xE0, 0xF0, 0x20,
54826 +     0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0xEF, 0x0D, 0x7E, 0xF0, 0xDF, 0xAE, 0x31, 0x40, 0x7F,
54827 +     0x60, 0x7F, 0x0D, 0x7E, 0x0D, 0x90, 0xAE, 0x31, 0xF0, 0x2B, 0x74, 0x48, 0x68, 0x0D, 0x90, 0xE0,
54828 +     0x6F, 0x09, 0x90, 0xF0, 0xF0, 0x80, 0x44, 0xE0, 0xF0, 0xBF, 0x54, 0xE0, 0x0A, 0x09, 0x90, 0xE0,
54829 +     0x74, 0x09, 0x90, 0xF0, 0xE0, 0xF0, 0x7F, 0x74, 0xF0, 0x0F, 0x09, 0x90, 0x74, 0xFC, 0x07, 0x90,
54830 +     0x90, 0x22, 0xF0, 0x6A, 0x13, 0xE0, 0x8B, 0x0D, 0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x2B, 0xE0,
54831 +     0x13, 0xC3, 0xE0, 0x67, 0xD2, 0x11, 0xE0, 0x30, 0x31, 0x58, 0x7F, 0x10, 0xC4, 0x01, 0x90, 0x85,
54832 +     0x10, 0xC2, 0xF0, 0xEF, 0x3A, 0x80, 0x58, 0x7F, 0x78, 0x7F, 0x10, 0xD2, 0x01, 0x90, 0x85, 0x31,
54833 +     0xC2, 0xF0, 0xEF, 0xC4, 0x80, 0x78, 0x7F, 0x10, 0x67, 0x06, 0x90, 0x29, 0x30, 0x13, 0xC3, 0xE0,
54834 +     0x10, 0xD2, 0x11, 0xE0, 0x85, 0x31, 0x51, 0x7F, 0xEF, 0xC4, 0x01, 0x90, 0x7F, 0x10, 0xC2, 0xF0,
54835 +     0xD2, 0x0F, 0x80, 0x51, 0x31, 0x61, 0x7F, 0x10, 0xC4, 0x01, 0x90, 0x85, 0x10, 0xC2, 0xF0, 0xEF,
54836 +     0x85, 0x31, 0x61, 0x7F, 0xEF, 0xC5, 0x01, 0x90, 0xC4, 0x01, 0x90, 0xF0, 0xC2, 0x01, 0x90, 0xE0,
54837 +     0xC5, 0x01, 0x90, 0xF0, 0xC3, 0x01, 0x90, 0xE0, 0x7F, 0x10, 0xD2, 0xF0, 0x90, 0x85, 0x31, 0x70,
54838 +     0xF0, 0xEF, 0xC6, 0x01, 0x70, 0x7F, 0x10, 0xC2, 0x01, 0x90, 0x85, 0x31, 0x90, 0xF0, 0xEF, 0xC7,
54839 +     0xF4, 0xE0, 0xC5, 0x01, 0x01, 0x90, 0xF0, 0x04, 0x04, 0xF4, 0xE0, 0xC3, 0xC7, 0x01, 0x90, 0xF0,
54840 +     0xF0, 0x04, 0xF4, 0xE0, 0x66, 0x06, 0x90, 0x22, 0xFE, 0x0F, 0x54, 0xE0, 0x94, 0x80, 0x64, 0xD3,
54841 +     0x74, 0x04, 0x40, 0x87, 0xEE, 0xFE, 0x2E, 0xF0, 0x10, 0x30, 0xFF, 0x2F, 0xFF, 0x04, 0xF4, 0x03,
54842 +     0xE0, 0x66, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0x00, 0x7F, 0x03, 0xE0, 0xFD, 0xE4, 0x22, 0x22,
54843 +     0x09, 0x20, 0x90, 0xED, 0xEF, 0x0F, 0xFC, 0x93, 0x01, 0x70, 0x06, 0xAA, 0x82, 0xF5, 0x14, 0x0E,
54844 +     0xF0, 0xEC, 0x83, 0x8A, 0xE8, 0x11, 0xBD, 0x0D, 0x7A, 0xFF, 0x7B, 0x22, 0x12, 0x00, 0x79, 0x20,
54845 +     0xF5, 0xE4, 0xF4, 0x03, 0x9B, 0x78, 0x22, 0x21, 0x09, 0x90, 0x05, 0x76, 0xF0, 0x03, 0x74, 0x4E,
54846 +     0xF0, 0x50, 0x09, 0x90, 0x74, 0x51, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0xF0, 0x0F, 0x74, 0x50,
54847 +     0x74, 0x52, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x04, 0x74, 0xF0, 0x14, 0x56, 0x09, 0x90, 0xF0, 0x07,
54848 +     0xF0, 0x04, 0x74, 0x57, 0x14, 0x58, 0x09, 0x90, 0x59, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74,
54849 +     0x01, 0x74, 0x58, 0x09, 0x53, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x17, 0x74, 0x15, 0x74, 0x54, 0x09,
54850 +     0x5A, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74, 0x40, 0x74, 0x5C, 0x09, 0x55, 0x09, 0x90, 0xF0,
54851 +     0x90, 0xF0, 0x03, 0x74, 0x01, 0x74, 0x4E, 0x09, 0x50, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0D, 0x74,
54852 +     0x05, 0x74, 0x56, 0x09, 0x09, 0x90, 0xE4, 0xF0, 0xFF, 0x7B, 0xF0, 0x5A, 0x7F, 0xFD, 0x7F, 0x7A,
54853 +     0x7B, 0xC9, 0x51, 0x01, 0xE4, 0xEC, 0x7A, 0x00, 0xC9, 0x51, 0xFF, 0xFD, 0x75, 0xE6, 0xA9, 0x78,
54854 +     0xFF, 0xA4, 0x08, 0xF0, 0x9F, 0xE0, 0x74, 0xC3, 0x95, 0xFF, 0x74, 0xFD, 0x75, 0xE6, 0xFC, 0xF0,
54855 +     0xFF, 0xA4, 0x04, 0xF0, 0xFB, 0x9F, 0xED, 0xC3, 0xFA, 0xF0, 0x95, 0xEC, 0x02, 0x7F, 0xFD, 0xE4,
54856 +     0x00, 0x7B, 0xC9, 0x51, 0x02, 0x7D, 0x40, 0x7A, 0xC9, 0x51, 0xFF, 0xE4, 0xE0, 0x53, 0x09, 0x90,
54857 +     0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x6F, 0x09, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04,
54858 +     0x09, 0x90, 0xF0, 0x10, 0xF0, 0x54, 0xE0, 0x73, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x72, 0x09,
54859 +     0xF0, 0x06, 0x44, 0xF8, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x71, 0x09, 0x90, 0x01, 0x44, 0xFC, 0x54,
54860 +     0x6F, 0x09, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0x0F, 0x54, 0xEF, 0x22, 0xED, 0xFF, 0x10, 0x44,
54861 +     0x60, 0x54, 0x33, 0xC4, 0x5D, 0x09, 0x90, 0x4F, 0x90, 0xFF, 0xEA, 0xF0, 0xF0, 0xEF, 0x5E, 0x09,
54862 +     0xEB, 0x5F, 0x09, 0x90, 0x09, 0x90, 0xE4, 0xF0, 0xE4, 0x22, 0xF0, 0x5D, 0xF0, 0x41, 0x0D, 0x90,
54863 +     0x74, 0x40, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x78, 0x0D, 0x90, 0xF0, 0x60, 0xF0, 0xAA, 0x74, 0x82,
54864 +     0x74, 0x42, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30, 0x0D, 0x90, 0xF0, 0x62, 0xF0, 0x20, 0x74, 0x45,
54865 +     0xF0, 0x65, 0x0D, 0x90, 0x74, 0x46, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x9C, 0x0D, 0x90, 0xF0, 0x66,
54866 +     0xF0, 0x89, 0x74, 0x4A, 0xF0, 0x6A, 0x0D, 0x90, 0x61, 0x0D, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0,
54867 +     0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0x74, 0xF5, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01,
54868 +     0x8F, 0x54, 0xE0, 0xFA, 0xE4, 0xF0, 0x20, 0x44, 0xF0, 0x29, 0x09, 0x90, 0xF0, 0x28, 0x09, 0x90,
54869 +     0xF0, 0x27, 0x09, 0x90, 0x04, 0x2A, 0x09, 0x90, 0x1F, 0x09, 0x90, 0xF0, 0x14, 0xF0, 0x03, 0x74,
54870 +     0x26, 0x09, 0x90, 0xF0, 0x01, 0x74, 0xF0, 0x04, 0x84, 0x09, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74,
54871 +     0x09, 0x90, 0xF0, 0x01, 0xF0, 0x03, 0x74, 0x85, 0xF0, 0x86, 0x09, 0x90, 0x74, 0x87, 0x09, 0x90,
54872 +     0x09, 0x90, 0xF0, 0xC8, 0xF0, 0x03, 0x74, 0x8B, 0xE4, 0xF0, 0x01, 0x74, 0xF0, 0x8E, 0x09, 0x90,
54873 +     0xF0, 0x8D, 0x09, 0x90, 0xF0, 0x8C, 0x09, 0x90, 0x04, 0x8F, 0x09, 0x90, 0x2E, 0x09, 0x90, 0xF0,
54874 +     0xF0, 0xFD, 0x54, 0xE0, 0x74, 0x2D, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x03, 0x00, 0x00, 0xF0, 0x2C,
54875 +     0x90, 0x00, 0x00, 0x00, 0xF0, 0x14, 0x2D, 0x09, 0xF0, 0x2C, 0x09, 0x90, 0xF0, 0x62, 0x09, 0x90,
54876 +     0x04, 0x69, 0x09, 0x90, 0x6A, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0x90, 0xF0, 0x6B, 0x09,
54877 +     0x0B, 0x74, 0x6C, 0x09, 0xF0, 0x09, 0x74, 0xF0, 0x74, 0x67, 0x09, 0x90, 0x01, 0x74, 0xF0, 0x03,
54878 +     0x66, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0x03, 0x74, 0x65, 0x09, 0xF0, 0x01, 0x74, 0xF0,
54879 +     0xF0, 0xBE, 0x07, 0x90, 0xE0, 0x70, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x03,
54880 +     0xF9, 0xD8, 0x13, 0xCE, 0x33, 0x33, 0x01, 0x54, 0x44, 0x08, 0x54, 0x33, 0xBF, 0x07, 0x90, 0x01,
54881 +     0xEA, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x15, 0x74, 0xE4, 0xF0, 0xEB, 0x07, 0xEF, 0x07, 0x90, 0xF0,
54882 +     0x90, 0xF0, 0x30, 0x74, 0x01, 0x74, 0xD8, 0x07, 0xD7, 0x07, 0x90, 0xF0, 0xD9, 0x07, 0x90, 0xF0,
54883 +     0x90, 0xF0, 0x03, 0x74, 0xE4, 0xF0, 0xDA, 0x07, 0xF0, 0xD8, 0x07, 0x90, 0x04, 0xDC, 0x07, 0x90,
54884 +     0xDB, 0x07, 0x90, 0xF0, 0xDD, 0x07, 0x90, 0xF0, 0xDE, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0x03, 0x74,
54885 +     0xF0, 0xDC, 0x07, 0x90, 0x74, 0x3E, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x03, 0xFE, 0x54, 0xE0, 0x3D,
54886 +     0xFD, 0x54, 0xE0, 0xF0, 0x90, 0xFF, 0xE4, 0xF0, 0x64, 0xE0, 0x3E, 0x09, 0xEF, 0x0A, 0x60, 0x03,
54887 +     0x50, 0xFF, 0x94, 0xC3, 0x80, 0x0F, 0x00, 0x04, 0x7A, 0xFF, 0x7B, 0xEE, 0xEF, 0x4D, 0x79, 0x20,
54888 +     0x12, 0x00, 0x7C, 0xFD, 0x09, 0x90, 0x40, 0x0D, 0xF0, 0x43, 0x74, 0x45, 0xF0, 0x47, 0x09, 0x90,
54889 +     0xF0, 0x49, 0x09, 0x90, 0xF0, 0x4B, 0x09, 0x90, 0x74, 0x30, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x03,
54890 +     0x09, 0x90, 0xF0, 0x31, 0x09, 0x90, 0xF0, 0x32, 0xFF, 0xE4, 0xF0, 0x33, 0x80, 0xBF, 0x0F, 0x00,
54891 +     0x45, 0x09, 0x90, 0xFB, 0x90, 0xF0, 0x42, 0x74, 0x90, 0xF0, 0x47, 0x09, 0x90, 0xF0, 0x49, 0x09,
54892 +     0x90, 0xF0, 0x4B, 0x09, 0x04, 0x74, 0x30, 0x09, 0x31, 0x09, 0x90, 0xF0, 0x32, 0x09, 0x90, 0xF0,
54893 +     0x33, 0x09, 0x90, 0xF0, 0x3D, 0x09, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
54894 +     0x74, 0x4D, 0x09, 0x90, 0x07, 0x90, 0xF0, 0x12, 0xF0, 0x0D, 0x74, 0xF3, 0xE0, 0x07, 0x07, 0x90,
54895 +     0xE0, 0xF0, 0x10, 0x44, 0x22, 0xF0, 0xEF, 0x54, 0x12, 0x60, 0x70, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
54896 +     0x03, 0x12, 0x1A, 0x79, 0x25, 0x6E, 0x75, 0xF4, 0x75, 0x39, 0x6F, 0x75, 0x21, 0xE5, 0x01, 0x71,
54897 +     0x75, 0x06, 0xE0, 0x30, 0x6F, 0x75, 0x26, 0x6E, 0x65, 0x6D, 0xE5, 0xAA, 0xE5, 0x04, 0x70, 0x6F,
54898 +     0x60, 0x6E, 0x65, 0x6C, 0x6C, 0x6E, 0x85, 0x09, 0x75, 0x6D, 0x6F, 0x85, 0x6C, 0xAA, 0x01, 0x71,
54899 +     0x03, 0x12, 0x6D, 0xA9, 0x71, 0xF5, 0xE4, 0x27, 0x60, 0x71, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x09,
54900 +     0x12, 0x23, 0x79, 0x20, 0x06, 0x90, 0xF4, 0x03, 0x13, 0xC4, 0xE0, 0x40, 0x20, 0x03, 0x54, 0x13,
54901 +     0x13, 0xE0, 0x13, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0xE0, 0xA3, 0x0B, 0xE0, 0x13, 0x13, 0x13, 0xC4,
54902 +     0xE0, 0x30, 0x01, 0x54, 0xCA, 0x01, 0x90, 0x0E, 0xF0, 0x20, 0x44, 0xE0, 0x75, 0x25, 0x6E, 0x75,
54903 +     0x75, 0x22, 0xAD, 0x6F, 0x6F, 0x75, 0x25, 0x6E, 0x71, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x20, 0x60,
54904 +     0x2C, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12, 0x44, 0xE0, 0xCA, 0x01, 0x0C, 0x7F, 0xF0, 0x01,
54905 +     0x90, 0x68, 0x00, 0x12, 0x54, 0xE0, 0xF0, 0x07, 0x54, 0xE0, 0xF0, 0xFB, 0x21, 0xAF, 0xF0, 0xF7,
54906 +     0x20, 0x13, 0xC3, 0xEF, 0x6E, 0x75, 0x06, 0xE0, 0xAA, 0x6F, 0x75, 0x26, 0x70, 0x71, 0xE5, 0x22,
54907 +     0x7B, 0x43, 0xC1, 0x02, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x35, 0xE0, 0x40, 0x06, 0x90,
54908 +     0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x06, 0xF9, 0xD8, 0x13, 0xCE, 0xE0, 0x25, 0x01, 0x54,
54909 +     0x90, 0x33, 0xE4, 0xFD, 0xC4, 0xE0, 0x40, 0x06, 0xFF, 0x01, 0x54, 0x13, 0x03, 0x54, 0x4F, 0xED,
54910 +     0x70, 0x06, 0x90, 0xFF, 0xE0, 0xA3, 0xFC, 0xE0, 0xEC, 0xFD, 0xFC, 0x54, 0xFF, 0x4F, 0xED, 0xFE,
54911 +     0xEE, 0x70, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0, 0xE0, 0xBE, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
54912 +     0x54, 0xE0, 0x71, 0x06, 0x07, 0x90, 0xFF, 0x03, 0xF8, 0x54, 0xE0, 0xBF, 0x07, 0x90, 0xF0, 0x4F,
54913 +     0xF0, 0x01, 0x74, 0xD7, 0xF0, 0xD8, 0x07, 0x90, 0x04, 0xD9, 0x07, 0x90, 0x07, 0x90, 0xE4, 0xF0,
54914 +     0x07, 0x90, 0xF0, 0xD8, 0x90, 0xF0, 0x04, 0xDB, 0x90, 0xF0, 0xDC, 0x07, 0xF0, 0x04, 0xDD, 0x07,
54915 +     0xDC, 0x07, 0x90, 0xE4, 0xC2, 0x07, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0xE0, 0x43, 0x06, 0x90,
54916 +     0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0xC3, 0x07, 0x06, 0x90, 0xFF, 0x01, 0xC4, 0xFE, 0xE0, 0x41,
54917 +     0x54, 0x13, 0x13, 0x13, 0x1E, 0x60, 0x6F, 0x01, 0x20, 0x7A, 0xFF, 0x7B, 0x0D, 0x12, 0x3B, 0x79,
54918 +     0x41, 0x06, 0x90, 0x35, 0xC4, 0x80, 0x54, 0xE0, 0x54, 0x13, 0x13, 0x13, 0x07, 0x90, 0xFF, 0x01,
54919 +     0xFE, 0x54, 0xE0, 0xC3, 0x06, 0x90, 0xF0, 0x4F, 0x13, 0xC4, 0xE0, 0x40, 0x20, 0x03, 0x54, 0x13,
54920 +     0x13, 0xE0, 0x27, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0xE0, 0xA3, 0x1F, 0xE0, 0x13, 0x13, 0x13, 0xC4,
54921 +     0xE0, 0x20, 0x01, 0x54, 0xC2, 0x07, 0x90, 0x14, 0xF0, 0xFC, 0x54, 0xE0, 0xE0, 0x43, 0x06, 0x90,
54922 +     0x75, 0xF0, 0xFB, 0x54, 0x6F, 0x75, 0x26, 0x6E, 0xFF, 0x7B, 0x22, 0xAA, 0x46, 0x79, 0x20, 0x7A,
54923 +     0xE4, 0xF4, 0x03, 0x12, 0xF0, 0xCA, 0x01, 0x90, 0x6A, 0x75, 0xF0, 0xA3, 0x24, 0x6B, 0x75, 0x02,
54924 +     0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
54925 +     0x42, 0x30, 0x31, 0x09, 0x09, 0x00, 0x0A, 0x54, 0x75, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70,
54926 +     0x6B, 0x6E, 0x69, 0x4C, 0x0A, 0x70, 0x55, 0x2D, 0x4C, 0x09, 0x09, 0x00, 0x2D, 0x6B, 0x6E, 0x69,
54927 +     0x73, 0x73, 0x6F, 0x4C, 0x4C, 0x09, 0x00, 0x0A, 0x2D, 0x6B, 0x6E, 0x69, 0x6E, 0x77, 0x6F, 0x44,
54928 +     0x09, 0x09, 0x00, 0x0A, 0x00, 0x49, 0x44, 0x4D, 0x00, 0x0A, 0x00, 0x58, 0x69, 0x78, 0x45, 0x09,
54929 +     0xE5, 0x00, 0x0A, 0x74, 0x7B, 0x12, 0x60, 0x66, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x00,
54930 +     0x75, 0x20, 0x64, 0x75, 0x67, 0x75, 0xBE, 0x65, 0x12, 0x10, 0xC2, 0x01, 0x1E, 0x50, 0x5D, 0x0E,
54931 +     0x8F, 0x7F, 0x26, 0x7E, 0x70, 0x63, 0x65, 0xEF, 0x62, 0x65, 0xEE, 0x03, 0xA4, 0x74, 0x10, 0x60,
54932 +     0x04, 0x70, 0x63, 0x65, 0x62, 0x65, 0x26, 0x74, 0x64, 0x8E, 0x04, 0x60, 0x63, 0xE5, 0x65, 0x8F,
54933 +     0x04, 0x70, 0x65, 0x65, 0x64, 0x65, 0x62, 0xE5, 0x64, 0x85, 0x09, 0x60, 0x63, 0x65, 0x85, 0x62,
54934 +     0xAA, 0x01, 0x67, 0x75, 0x12, 0x63, 0xA9, 0x62, 0xF5, 0xE4, 0x27, 0x03, 0xE6, 0x87, 0x78, 0x67,
54935 +     0xC3, 0xFF, 0x01, 0x54, 0x08, 0x74, 0x9F, 0xE4, 0x05, 0x54, 0x00, 0x94, 0xC3, 0xE6, 0x18, 0xFC,
54936 +     0xE6, 0x08, 0xFE, 0x13, 0x6C, 0xEE, 0xFF, 0x13, 0x08, 0xEF, 0xF6, 0x18, 0xFF, 0x7B, 0x22, 0xF6,
54937 +     0x07, 0x79, 0x20, 0x7A, 0x51, 0xF4, 0x03, 0x12, 0x12, 0x05, 0x7F, 0xDE, 0x06, 0x90, 0x68, 0x03,
54938 +     0x90, 0x04, 0x31, 0x23, 0xFF, 0xE0, 0x8A, 0x0D, 0xE0, 0x8B, 0x0D, 0x90, 0x07, 0x90, 0xFF, 0x6F,
54939 +     0xE4, 0xFD, 0xE0, 0x0B, 0xEF, 0xF6, 0x86, 0x78, 0xE4, 0xF6, 0x08, 0x6D, 0x08, 0xF6, 0x80, 0x78,
54940 +     0x22, 0x76, 0x08, 0xF6, 0x90, 0x2E, 0x76, 0x08, 0x0D, 0x74, 0xF3, 0x07, 0x21, 0x64, 0x75, 0xF0,
54941 +     0x22, 0xE8, 0x65, 0x75, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54, 0x27, 0x06, 0x90, 0x10,
54942 +     0x03, 0xE0, 0x30, 0xE0, 0x90, 0x1A, 0x10, 0x30, 0x20, 0xE0, 0x27, 0x06, 0x06, 0x90, 0x63, 0xE0,
54943 +     0xA3, 0xFE, 0xE0, 0x26, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x20, 0xF9, 0xD8,
54944 +     0x90, 0x10, 0xC2, 0x50, 0x0F, 0x74, 0x01, 0x0D, 0x21, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xF0, 0x04,
54945 +     0x9F, 0x54, 0xE0, 0x00, 0x20, 0x0D, 0x90, 0xF0, 0x44, 0x9F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x20,
54946 +     0x13, 0x13, 0xE0, 0x8B, 0x22, 0x24, 0x01, 0x54, 0xF0, 0x0C, 0x0D, 0x90, 0x74, 0x2C, 0x0D, 0x90,
54947 +     0x07, 0x90, 0xF0, 0x12, 0xFC, 0x54, 0xE0, 0xF1, 0xF3, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x04, 0x44,
54948 +     0x54, 0xE0, 0xF2, 0x07, 0xF0, 0x01, 0x44, 0xFC, 0xF0, 0xF3, 0x54, 0xE0, 0x80, 0xBE, 0x01, 0x90,
54949 +     0x90, 0x10, 0xD2, 0x4E, 0x0F, 0x74, 0x21, 0x0D, 0x01, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xF0, 0x04,
54950 +     0x9F, 0x54, 0xE0, 0x00, 0x90, 0xF0, 0x20, 0x44, 0x54, 0xE0, 0x20, 0x0D, 0x0D, 0x90, 0xF0, 0x9F,
54951 +     0xF0, 0x12, 0x74, 0x0C, 0xE0, 0x8B, 0x0D, 0x90, 0x01, 0x54, 0x13, 0x13, 0x0D, 0x90, 0x22, 0x24,
54952 +     0x07, 0x90, 0xF0, 0x2C, 0xFC, 0x54, 0xE0, 0xF1, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0xF3, 0x54,
54953 +     0x54, 0xE0, 0xF2, 0x07, 0x54, 0xE0, 0xF0, 0xFC, 0xF0, 0x04, 0x44, 0xF3, 0xE0, 0xBF, 0x01, 0x90,
54954 +     0xF0, 0x3E, 0x08, 0x90, 0x33, 0xE4, 0x10, 0xA2, 0xE0, 0x25, 0x01, 0x54, 0x90, 0xFF, 0xE0, 0x25,
54955 +     0x54, 0xE0, 0x23, 0x06, 0x22, 0xF0, 0x4F, 0xFB, 0x25, 0x60, 0x67, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
54956 +     0x03, 0x12, 0x26, 0x79, 0x76, 0x84, 0x78, 0xF4, 0xD4, 0x76, 0x08, 0x30, 0xE0, 0x8F, 0x07, 0x90,
54957 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x93, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x02, 0x44, 0xE0, 0x8B,
54958 +     0x00, 0x06, 0x90, 0xF0, 0x0F, 0x54, 0xC4, 0xE0, 0xD3, 0x1B, 0xE0, 0x30, 0x94, 0xE6, 0x83, 0x78,
54959 +     0x94, 0xE6, 0x18, 0x00, 0x08, 0x09, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x06, 0x80, 0x16, 0x01,
54960 +     0x75, 0x26, 0x64, 0x75, 0x07, 0x90, 0x8F, 0x65, 0x07, 0x54, 0xE0, 0xA0, 0x09, 0x60, 0x01, 0x64,
54961 +     0xE0, 0x8B, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x25, 0x64, 0x75, 0x06, 0x90, 0x5D, 0x65, 0x75,
54962 +     0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x30, 0x0F, 0x54, 0x23, 0x06, 0x90, 0x05, 0x06, 0x90, 0x07, 0x80,
54963 +     0xE0, 0x20, 0xE0, 0x27, 0x78, 0x04, 0x31, 0x0A, 0x08, 0x30, 0x76, 0x84, 0xD3, 0x22, 0xD4, 0x76,
54964 +     0x94, 0xE6, 0x85, 0x78, 0x94, 0xE6, 0x18, 0x00, 0x08, 0x08, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6,
54965 +     0x78, 0x22, 0x16, 0x01, 0x08, 0x30, 0x76, 0x84, 0x07, 0x90, 0xD4, 0x76, 0x07, 0x54, 0xE0, 0xA0,
54966 +     0x87, 0x78, 0x4B, 0x70, 0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFD,
54967 +     0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x35, 0x06, 0x87, 0x78, 0xF0, 0x08,
54968 +     0x10, 0x92, 0x13, 0xE6, 0xFF, 0x7B, 0x0D, 0x31, 0x32, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12,
54969 +     0xFF, 0xE0, 0x23, 0x06, 0x3F, 0x54, 0x13, 0x13, 0x7B, 0x09, 0xE0, 0x30, 0x79, 0x20, 0x7A, 0xFF,
54970 +     0xF4, 0x03, 0x12, 0x38, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x3A, 0x79, 0x90, 0xE4, 0x22, 0xF4,
54971 +     0x90, 0xF0, 0x01, 0x0D, 0x54, 0xE0, 0x00, 0x0D, 0x44, 0xE0, 0xF0, 0xF8, 0x90, 0xE0, 0xF0, 0x18,
54972 +     0x90, 0xF0, 0x20, 0x0D, 0x49, 0x74, 0x0A, 0x0D, 0x2A, 0x0D, 0x90, 0xF0, 0x06, 0x0D, 0x90, 0xF0,
54973 +     0x90, 0xF0, 0x5C, 0x74, 0x90, 0xF0, 0x26, 0x0D, 0xAA, 0x74, 0x82, 0x0D, 0x0C, 0x0D, 0x90, 0xF0,
54974 +     0x90, 0xF0, 0x11, 0x74, 0x90, 0xF0, 0x2C, 0x0D, 0x30, 0x74, 0x02, 0x0D, 0x22, 0x0D, 0x90, 0xF0,
54975 +     0x05, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x20, 0x74, 0xE4, 0xF0, 0x25, 0x0D, 0xF0, 0x21, 0x0D, 0x90,
54976 +     0xE0, 0xF0, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0xFD, 0x54, 0x44, 0xE0, 0xF5, 0x07,
54977 +     0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0xF9, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xC1, 0x08,
54978 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x08, 0x90, 0xF0, 0xFD, 0xF0, 0xAB, 0x74, 0xC4,
54979 +     0x14, 0xC3, 0x08, 0x90, 0xC2, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x01, 0x74, 0xC5, 0x08,
54980 +     0x55, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
54981 +     0xE0, 0x56, 0x08, 0x90, 0xE0, 0xF0, 0xF0, 0x54, 0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x57, 0x08,
54982 +     0xF0, 0x06, 0x44, 0xF8, 0xE0, 0x58, 0x08, 0x90, 0x90, 0xF0, 0x78, 0x74, 0x44, 0xE0, 0x5C, 0x08,
54983 +     0x08, 0x90, 0xF0, 0x01, 0xF0, 0xAB, 0x74, 0x5F, 0x14, 0x5E, 0x08, 0x90, 0x5D, 0x08, 0x90, 0xF0,
54984 +     0x90, 0xF0, 0x0A, 0x74, 0x01, 0x74, 0x60, 0x08, 0xFF, 0x07, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0,
54985 +     0xE0, 0xFE, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xF7, 0x54,
54986 +     0x90, 0xF0, 0xFB, 0x54, 0x44, 0xE0, 0xFD, 0x07, 0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02,
54987 +     0x00, 0x00, 0xF0, 0xF7, 0x90, 0x00, 0x00, 0x00, 0x54, 0xE0, 0xFE, 0x07, 0x07, 0x90, 0xF0, 0xFE,
54988 +     0xFE, 0x54, 0xE0, 0xFD, 0x33, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x34, 0x08,
54989 +     0x08, 0x90, 0xF0, 0xFE, 0xF0, 0x01, 0x74, 0x3A, 0x74, 0x3B, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x09,
54990 +     0xF0, 0x01, 0x74, 0x3C, 0xE0, 0x3D, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x08, 0x44,
54991 +     0x44, 0xE0, 0x38, 0x08, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x75, 0x8E, 0x07, 0x90, 0xF0,
54992 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x8F, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x90, 0x07,
54993 +     0xF0, 0x03, 0x44, 0xF0, 0x74, 0x91, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0xFE, 0x54, 0xE0, 0x8F,
54994 +     0x92, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x93, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
54995 +     0x54, 0xE0, 0x94, 0x07, 0xF0, 0x01, 0x44, 0xF0, 0x74, 0x95, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03,
54996 +     0xFE, 0x54, 0xE0, 0x93, 0x26, 0x06, 0x90, 0xF0, 0x13, 0xC4, 0xFF, 0xE0, 0xFE, 0x24, 0x07, 0x54,
54997 +     0x70, 0x04, 0x1D, 0x60, 0x79, 0x07, 0x90, 0x22, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x94, 0x07,
54998 +     0xF0, 0x02, 0x44, 0xF0, 0xE0, 0x90, 0x07, 0x90, 0x02, 0x44, 0xF0, 0x54, 0x90, 0x0D, 0x80, 0xF0,
54999 +     0x01, 0x74, 0x79, 0x07, 0xE4, 0x05, 0x80, 0xF0, 0xF0, 0x79, 0x07, 0x90, 0xE0, 0x76, 0x07, 0x90,
55000 +     0x90, 0xF0, 0xF8, 0x54, 0xFE, 0xE0, 0x30, 0x06, 0x03, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
55001 +     0x54, 0xF9, 0xD8, 0x13, 0x33, 0x33, 0x33, 0x01, 0x90, 0xFF, 0xF8, 0x54, 0x54, 0xE0, 0x76, 0x07,
55002 +     0x90, 0xF0, 0x4F, 0xF7, 0x44, 0xE0, 0x96, 0x07, 0x44, 0xE0, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0x01,
55003 +     0x01, 0x44, 0xE0, 0x97, 0xFE, 0x54, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
55004 +     0x49, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0,
55005 +     0xF0, 0xF7, 0x54, 0xE0, 0x74, 0x4A, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x0F, 0x08, 0x90, 0xF0, 0x4B,
55006 +     0xE0, 0x54, 0xE0, 0x4C, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x4D, 0x08, 0xF0, 0x12, 0x44, 0xE0,
55007 +     0xE0, 0x4E, 0x08, 0x90, 0x17, 0x44, 0xE0, 0x54, 0x4F, 0x08, 0x90, 0xF0, 0x44, 0xC0, 0x54, 0xE0,
55008 +     0x08, 0x90, 0xF0, 0x26, 0xFC, 0x54, 0xE0, 0x50, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x3C, 0x44,
55009 +     0x44, 0xE0, 0x52, 0x08, 0x54, 0xE0, 0xF0, 0x03, 0x08, 0x90, 0xF0, 0xF3, 0xFD, 0x54, 0xE0, 0x49,
55010 +     0x07, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0x60, 0x67, 0xE5, 0x22,
55011 +     0x7A, 0xFF, 0x7B, 0x38, 0x12, 0x0F, 0x79, 0x20, 0x80, 0x78, 0xF4, 0x03, 0x76, 0x08, 0x01, 0x76,
55012 +     0xC9, 0x01, 0x90, 0xF4, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0x04, 0x44,
55013 +     0x44, 0xE0, 0x35, 0x06, 0x07, 0x90, 0xF0, 0x01, 0xFE, 0x54, 0xE0, 0x8F, 0x93, 0x07, 0x90, 0xF0,
55014 +     0xF0, 0xFE, 0x54, 0xE0, 0x08, 0xF6, 0x08, 0xE4, 0xA0, 0x07, 0x90, 0xF6, 0x13, 0x13, 0x13, 0xE0,
55015 +     0xE0, 0x30, 0x1F, 0x54, 0x03, 0x06, 0x90, 0x0D, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0xA0, 0x07, 0x90,
55016 +     0x07, 0x90, 0xF0, 0x08, 0x14, 0x60, 0xE0, 0x91, 0xE0, 0x8F, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
55017 +     0x03, 0x74, 0x91, 0x07, 0x8F, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xC9, 0x01, 0x90,
55018 +     0x8B, 0x07, 0x90, 0xFF, 0x13, 0x13, 0xC4, 0xE0, 0xEF, 0xFE, 0x01, 0x54, 0x01, 0x54, 0x13, 0xC4,
55019 +     0xDF, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0x54, 0x33, 0xC4, 0x01, 0x01, 0x90, 0x4F, 0xE0,
55020 +     0xFF, 0xE0, 0xF0, 0xC9, 0xE0, 0x8B, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC4, 0x13, 0x13, 0xEF, 0xFE,
55021 +     0xFD, 0x01, 0x54, 0x13, 0xFF, 0xF7, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0x54, 0x33, 0x33, 0x33,
55022 +     0x01, 0x90, 0x4F, 0xF8, 0xFF, 0xE0, 0xF0, 0xC9, 0xE0, 0x8B, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC3,
55023 +     0x54, 0xC4, 0xEF, 0xFE, 0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xEF, 0xC4, 0xFE, 0x01, 0x54,
55024 +     0x90, 0x4F, 0xF0, 0x54, 0x90, 0xF0, 0xC9, 0x01, 0x62, 0x74, 0x8B, 0x07, 0xA0, 0x07, 0x90, 0xF0,
55025 +     0x64, 0x07, 0x54, 0xE0, 0xE0, 0x40, 0x60, 0x01, 0x03, 0x64, 0x07, 0x54, 0x78, 0xD3, 0x39, 0x60,
55026 +     0x00, 0x94, 0xE6, 0x81, 0x00, 0x94, 0xE6, 0x18, 0xE6, 0x08, 0x08, 0x40, 0x01, 0x70, 0x18, 0x16,
55027 +     0x64, 0x75, 0x22, 0x16, 0xE8, 0x65, 0x75, 0x21, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x19, 0x79,
55028 +     0xC9, 0x01, 0x90, 0xF4, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0xFB, 0x54,
55029 +     0x44, 0xE0, 0x35, 0x06, 0x78, 0x22, 0xF0, 0x01, 0x08, 0x01, 0x76, 0x80, 0x90, 0x22, 0xF4, 0x76,
55030 +     0x44, 0xE0, 0x93, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x04, 0x44, 0xE0, 0x9E, 0x26, 0x64, 0x75, 0xF0,
55031 +     0x22, 0xA4, 0x65, 0x75, 0x09, 0x60, 0x67, 0xE5, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x3C, 0x79,
55032 +     0x97, 0x07, 0x90, 0xF4, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x96, 0x07, 0x01, 0x90, 0xF0, 0xFE,
55033 +     0xFE, 0x54, 0xE0, 0xC9, 0x02, 0x06, 0x90, 0xF0, 0xE0, 0xA3, 0xF0, 0xE0, 0xE0, 0xF0, 0xFB, 0x54,
55034 +     0x75, 0xF0, 0xDF, 0x54, 0x61, 0x75, 0x02, 0x60, 0x90, 0xE4, 0x22, 0x0B, 0x90, 0xF0, 0x01, 0x0D,
55035 +     0x18, 0x74, 0x00, 0x0D, 0x0D, 0x90, 0xE0, 0xF0, 0x0D, 0x90, 0xF0, 0x20, 0xF0, 0x49, 0x74, 0x0A,
55036 +     0xF0, 0x2A, 0x0D, 0x90, 0x74, 0x06, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x5C, 0x0D, 0x90, 0xF0, 0x26,
55037 +     0xF0, 0x4A, 0x74, 0x0B, 0xF0, 0x2B, 0x0D, 0x90, 0x74, 0x82, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0xAA,
55038 +     0xF0, 0x11, 0x74, 0x0C, 0xF0, 0x2C, 0x0D, 0x90, 0x74, 0x02, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30,
55039 +     0x0D, 0x90, 0xF0, 0x22, 0xF0, 0x20, 0x74, 0x05, 0xF0, 0x25, 0x0D, 0x90, 0x21, 0x0D, 0x90, 0xE4,
55040 +     0xF0, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xF5, 0x07, 0x90,
55041 +     0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0xF9, 0x07, 0x08, 0x90, 0xF0, 0xF8, 0xF0, 0x03, 0x74, 0x5C,
55042 +     0x90, 0xF0, 0x01, 0x74, 0xAB, 0x74, 0x5F, 0x08, 0x5E, 0x08, 0x90, 0xF0, 0x08, 0x90, 0xF0, 0x14,
55043 +     0xF0, 0x0A, 0x74, 0x5D, 0x74, 0x60, 0x08, 0x90, 0x07, 0x90, 0xF0, 0x01, 0xF0, 0x08, 0x74, 0xFF,
55044 +     0x74, 0xFE, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0x00, 0x00, 0xF0, 0xFD, 0x90, 0x00, 0x00, 0x00,
55045 +     0xF0, 0x14, 0xFE, 0x07, 0xF0, 0xFD, 0x07, 0x90, 0x14, 0x33, 0x08, 0x90, 0x3A, 0x08, 0x90, 0xF0,
55046 +     0x3B, 0x08, 0x90, 0xF0, 0x74, 0xF0, 0x0B, 0x74, 0x08, 0x90, 0xF0, 0x09, 0xF0, 0x03, 0x74, 0x3C,
55047 +     0x90, 0xF0, 0x01, 0x74, 0x0B, 0x74, 0x3D, 0x08, 0xF0, 0x09, 0x74, 0xF0, 0x74, 0x38, 0x08, 0x90,
55048 +     0x01, 0x74, 0xF0, 0x03, 0x49, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x0F, 0x74, 0x4A, 0x08,
55049 +     0x4B, 0x08, 0x90, 0xF0, 0x50, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x11, 0x74, 0x03, 0x74, 0x52, 0x08,
55050 +     0x49, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x90, 0xF0, 0x75, 0x07, 0x54, 0xE0, 0x76, 0x07,
55051 +     0xF0, 0x03, 0x44, 0xF8, 0x74, 0x8E, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01, 0x07, 0x90, 0xF0, 0x8F,
55052 +     0x07, 0x90, 0xF0, 0x92, 0x07, 0x90, 0xF0, 0x93, 0xF0, 0x03, 0x74, 0x96, 0xF0, 0x97, 0x07, 0x90,
55053 +     0x74, 0x9E, 0x07, 0x90, 0x22, 0x22, 0xF0, 0xFF, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
55054 +     0x42, 0x30, 0x31, 0x09, 0x09, 0x00, 0x0A, 0x54, 0x75, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70,
55055 +     0x6B, 0x6E, 0x69, 0x4C, 0x0A, 0x70, 0x55, 0x2D, 0x4C, 0x09, 0x09, 0x00, 0x2D, 0x6B, 0x6E, 0x69,
55056 +     0x73, 0x73, 0x6F, 0x4C, 0x4C, 0x09, 0x00, 0x0A, 0x2D, 0x6B, 0x6E, 0x69, 0x6E, 0x77, 0x6F, 0x44,
55057 +     0x09, 0x09, 0x00, 0x0A, 0x00, 0x49, 0x44, 0x4D, 0x00, 0x0A, 0x00, 0x58, 0x69, 0x78, 0x45, 0x09,
55058 +     0xE5, 0x00, 0x0A, 0x74, 0x7B, 0x12, 0x60, 0x70, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x00,
55059 +     0x75, 0x20, 0x6E, 0x75, 0x71, 0x75, 0xBE, 0x6F, 0x12, 0x10, 0xD2, 0x01, 0x1E, 0x50, 0x5D, 0x0E,
55060 +     0x8F, 0x7F, 0x26, 0x7E, 0x70, 0x6D, 0x65, 0xEF, 0x6C, 0x65, 0xEE, 0x03, 0xA4, 0x74, 0x10, 0x60,
55061 +     0x04, 0x70, 0x6D, 0x65, 0x6C, 0x65, 0x26, 0x74, 0x6E, 0x8E, 0x04, 0x60, 0x6D, 0xE5, 0x6F, 0x8F,
55062 +     0x04, 0x70, 0x6F, 0x65, 0x6E, 0x65, 0x6C, 0xE5, 0x6E, 0x85, 0x09, 0x60, 0x6D, 0x6F, 0x85, 0x6C,
55063 +     0xAA, 0x01, 0x71, 0x75, 0x12, 0x6D, 0xA9, 0x6C, 0xF5, 0xE4, 0x27, 0x03, 0xE6, 0xA0, 0x78, 0x71,
55064 +     0xC3, 0xFF, 0x01, 0x54, 0x08, 0x74, 0x9F, 0xE4, 0x05, 0x54, 0x00, 0x94, 0xC3, 0xE6, 0x18, 0xFC,
55065 +     0xE6, 0x08, 0xFE, 0x13, 0x6C, 0xEE, 0xFF, 0x13, 0x08, 0xEF, 0xF6, 0x18, 0xFF, 0x7B, 0x22, 0xF6,
55066 +     0x07, 0x79, 0x20, 0x7A, 0x51, 0xF4, 0x03, 0x12, 0x12, 0x05, 0x7F, 0xDE, 0x06, 0x90, 0x68, 0x00,
55067 +     0x90, 0x04, 0x31, 0x63, 0xFF, 0xE0, 0x8A, 0x0D, 0xE0, 0x8B, 0x0D, 0x90, 0x07, 0x90, 0xFF, 0x6F,
55068 +     0xE4, 0xFD, 0xE0, 0x0C, 0xEF, 0xF6, 0x9F, 0x78, 0xE4, 0xF6, 0x08, 0x6D, 0x08, 0xF6, 0x99, 0x78,
55069 +     0x22, 0x76, 0x08, 0xF6, 0x90, 0x2E, 0x76, 0x08, 0x0D, 0x74, 0xF3, 0x07, 0x21, 0x6E, 0x75, 0xF0,
55070 +     0x22, 0xE8, 0x6F, 0x75, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54, 0x67, 0x06, 0x90, 0x10,
55071 +     0x03, 0xE0, 0x30, 0xE0, 0x90, 0x1A, 0x10, 0x30, 0x20, 0xE0, 0x67, 0x06, 0x06, 0x90, 0x63, 0xE0,
55072 +     0xA3, 0xFE, 0xE0, 0x66, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x20, 0xF9, 0xD8,
55073 +     0x90, 0x10, 0xC2, 0x50, 0x0F, 0x74, 0x41, 0x0D, 0x61, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xF0, 0x04,
55074 +     0x9F, 0x54, 0xE0, 0x40, 0x60, 0x0D, 0x90, 0xF0, 0x44, 0x9F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x20,
55075 +     0x13, 0x13, 0xE0, 0x8B, 0x22, 0x24, 0x01, 0x54, 0xF0, 0x4C, 0x0D, 0x90, 0x74, 0x6C, 0x0D, 0x90,
55076 +     0x07, 0x90, 0xF0, 0x12, 0x30, 0x44, 0xE0, 0xF1, 0x3F, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x80, 0x44,
55077 +     0x54, 0xE0, 0xF2, 0x07, 0xF0, 0x20, 0x44, 0xCF, 0xF0, 0xC0, 0x44, 0xE0, 0x80, 0xC4, 0x01, 0x90,
55078 +     0x90, 0x10, 0xD2, 0x4E, 0x0F, 0x74, 0x61, 0x0D, 0x41, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xF0, 0x04,
55079 +     0x9F, 0x54, 0xE0, 0x40, 0x90, 0xF0, 0x20, 0x44, 0x54, 0xE0, 0x60, 0x0D, 0x0D, 0x90, 0xF0, 0x9F,
55080 +     0xF0, 0x12, 0x74, 0x4C, 0xE0, 0x8B, 0x0D, 0x90, 0x01, 0x54, 0x13, 0x13, 0x0D, 0x90, 0x22, 0x24,
55081 +     0x07, 0x90, 0xF0, 0x6C, 0xCF, 0x54, 0xE0, 0xF1, 0xE0, 0xF0, 0x20, 0x44, 0x90, 0xF0, 0xC0, 0x44,
55082 +     0x44, 0xE0, 0xF2, 0x07, 0x54, 0xE0, 0xF0, 0x30, 0xF0, 0x80, 0x44, 0x3F, 0xE0, 0xC5, 0x01, 0x90,
55083 +     0xF0, 0x6D, 0x09, 0x90, 0x33, 0xE4, 0x10, 0xA2, 0xE0, 0x25, 0x01, 0x54, 0x90, 0xFF, 0xE0, 0x25,
55084 +     0x54, 0xE0, 0x63, 0x06, 0x22, 0xF0, 0x4F, 0xFB, 0x25, 0x60, 0x71, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
55085 +     0x03, 0x12, 0x26, 0x79, 0x76, 0x9D, 0x78, 0xF4, 0xD4, 0x76, 0x08, 0x30, 0xE0, 0xD8, 0x07, 0x90,
55086 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xDC, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x02, 0x44, 0xE0, 0xD4,
55087 +     0x40, 0x06, 0x90, 0xF0, 0x0F, 0x54, 0xC4, 0xE0, 0xD3, 0x1B, 0xE0, 0x30, 0x94, 0xE6, 0x9C, 0x78,
55088 +     0x94, 0xE6, 0x18, 0x00, 0x08, 0x09, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x06, 0x80, 0x16, 0x01,
55089 +     0x75, 0x26, 0x6E, 0x75, 0x07, 0x90, 0x8F, 0x6F, 0x07, 0x54, 0xE0, 0xE9, 0x09, 0x60, 0x01, 0x64,
55090 +     0xE0, 0xD4, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x25, 0x6E, 0x75, 0x06, 0x90, 0x5D, 0x6F, 0x75,
55091 +     0xC4, 0xE0, 0x40, 0x06, 0xE0, 0x30, 0x0F, 0x54, 0x63, 0x06, 0x90, 0x05, 0x06, 0x90, 0x07, 0x80,
55092 +     0xE0, 0x20, 0xE0, 0x67, 0x78, 0x04, 0x31, 0x0A, 0x08, 0x30, 0x76, 0x9D, 0xD3, 0x22, 0xD4, 0x76,
55093 +     0x94, 0xE6, 0x9E, 0x78, 0x94, 0xE6, 0x18, 0x00, 0x08, 0x08, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6,
55094 +     0x78, 0x22, 0x16, 0x01, 0x08, 0x30, 0x76, 0x9D, 0x07, 0x90, 0xD4, 0x76, 0x07, 0x54, 0xE0, 0xE9,
55095 +     0xA0, 0x78, 0x4B, 0x70, 0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x63, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFD,
55096 +     0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x75, 0x06, 0xA0, 0x78, 0xF0, 0x08,
55097 +     0x10, 0x92, 0x13, 0xE6, 0xFF, 0x7B, 0x0D, 0x31, 0x32, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12,
55098 +     0xFF, 0xE0, 0x63, 0x06, 0x3F, 0x54, 0x13, 0x13, 0x7B, 0x09, 0xE0, 0x30, 0x79, 0x20, 0x7A, 0xFF,
55099 +     0xF4, 0x03, 0x12, 0x38, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x3A, 0x79, 0x90, 0xE4, 0x22, 0xF4,
55100 +     0x90, 0xF0, 0x41, 0x0D, 0x54, 0xE0, 0x40, 0x0D, 0x44, 0xE0, 0xF0, 0xF8, 0x90, 0xE0, 0xF0, 0x18,
55101 +     0x90, 0xF0, 0x60, 0x0D, 0x49, 0x74, 0x4A, 0x0D, 0x6A, 0x0D, 0x90, 0xF0, 0x46, 0x0D, 0x90, 0xF0,
55102 +     0x90, 0xF0, 0x5C, 0x74, 0x90, 0xF0, 0x66, 0x0D, 0xAA, 0x74, 0x82, 0x0D, 0x4C, 0x0D, 0x90, 0xF0,
55103 +     0x90, 0xF0, 0x11, 0x74, 0x90, 0xF0, 0x6C, 0x0D, 0x30, 0x74, 0x42, 0x0D, 0x62, 0x0D, 0x90, 0xF0,
55104 +     0x45, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x20, 0x74, 0xE4, 0xF0, 0x65, 0x0D, 0xF0, 0x61, 0x0D, 0x90,
55105 +     0xE0, 0xF0, 0x07, 0x90, 0xE0, 0xF0, 0x08, 0x44, 0x90, 0xF0, 0xFB, 0x54, 0x44, 0xE0, 0xF5, 0x07,
55106 +     0x07, 0x90, 0xF0, 0x01, 0x8F, 0x54, 0xE0, 0xFA, 0x90, 0xF0, 0x20, 0x44, 0x44, 0xE0, 0x26, 0x09,
55107 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x09, 0x90, 0xF0, 0xFD, 0xF0, 0xAB, 0x74, 0x29,
55108 +     0x14, 0x28, 0x09, 0x90, 0x27, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x01, 0x74, 0x2A, 0x09,
55109 +     0x84, 0x09, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
55110 +     0xE0, 0x85, 0x09, 0x90, 0xE0, 0xF0, 0xF0, 0x54, 0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x86, 0x09,
55111 +     0xF0, 0x06, 0x44, 0xF8, 0xE0, 0x87, 0x09, 0x90, 0x90, 0xF0, 0x78, 0x74, 0x44, 0xE0, 0x8B, 0x09,
55112 +     0x09, 0x90, 0xF0, 0x01, 0xF0, 0xAB, 0x74, 0x8E, 0x14, 0x8D, 0x09, 0x90, 0x8C, 0x09, 0x90, 0xF0,
55113 +     0x90, 0xF0, 0x0A, 0x74, 0x01, 0x74, 0x8F, 0x09, 0x2E, 0x09, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0,
55114 +     0xE0, 0x2D, 0x09, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xF7, 0x54,
55115 +     0x90, 0xF0, 0xFB, 0x54, 0x44, 0xE0, 0x2C, 0x09, 0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02,
55116 +     0x00, 0x00, 0xF0, 0xF7, 0x90, 0x00, 0x00, 0x00, 0x54, 0xE0, 0x2D, 0x09, 0x09, 0x90, 0xF0, 0xFE,
55117 +     0xFE, 0x54, 0xE0, 0x2C, 0x62, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x63, 0x09,
55118 +     0x09, 0x90, 0xF0, 0xFE, 0xF0, 0x01, 0x74, 0x69, 0x74, 0x6A, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x09,
55119 +     0xF0, 0x01, 0x74, 0x6B, 0xE0, 0x6C, 0x09, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x08, 0x44,
55120 +     0x44, 0xE0, 0x67, 0x09, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0xBE, 0xD7, 0x07, 0x90, 0xF0,
55121 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xD8, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0xD9, 0x07,
55122 +     0xF0, 0x03, 0x44, 0xF0, 0x74, 0xDA, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0xFE, 0x54, 0xE0, 0xD8,
55123 +     0xDB, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xDC, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
55124 +     0x54, 0xE0, 0xDD, 0x07, 0xF0, 0x01, 0x44, 0xF0, 0x74, 0xDE, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03,
55125 +     0xFE, 0x54, 0xE0, 0xDC, 0x66, 0x06, 0x90, 0xF0, 0x13, 0xC4, 0xFF, 0xE0, 0xFE, 0x24, 0x07, 0x54,
55126 +     0x70, 0x04, 0x1D, 0x60, 0xC2, 0x07, 0x90, 0x22, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0xDD, 0x07,
55127 +     0xF0, 0x02, 0x44, 0xF0, 0xE0, 0xD9, 0x07, 0x90, 0x02, 0x44, 0xF0, 0x54, 0x90, 0x0D, 0x80, 0xF0,
55128 +     0x01, 0x74, 0xC2, 0x07, 0xE4, 0x05, 0x80, 0xF0, 0xF0, 0xC2, 0x07, 0x90, 0xE0, 0xBF, 0x07, 0x90,
55129 +     0x90, 0xF0, 0xF8, 0x54, 0xFE, 0xE0, 0x70, 0x06, 0x03, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
55130 +     0x54, 0xF9, 0xD8, 0x13, 0x33, 0x33, 0x33, 0x01, 0x90, 0xFF, 0xF8, 0x54, 0x54, 0xE0, 0xBF, 0x07,
55131 +     0x90, 0xF0, 0x4F, 0xF7, 0x44, 0xE0, 0xDF, 0x07, 0x44, 0xE0, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0x01,
55132 +     0x01, 0x44, 0xE0, 0xE0, 0xFE, 0x54, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
55133 +     0x78, 0x09, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0,
55134 +     0xF0, 0xF7, 0x54, 0xE0, 0x74, 0x79, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0F, 0x09, 0x90, 0xF0, 0x7A,
55135 +     0xE0, 0x54, 0xE0, 0x7B, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x7C, 0x09, 0xF0, 0x12, 0x44, 0xE0,
55136 +     0xE0, 0x7D, 0x09, 0x90, 0x17, 0x44, 0xE0, 0x54, 0x7E, 0x09, 0x90, 0xF0, 0x44, 0xC0, 0x54, 0xE0,
55137 +     0x09, 0x90, 0xF0, 0x26, 0xFC, 0x54, 0xE0, 0x7F, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x3C, 0x44,
55138 +     0x44, 0xE0, 0x81, 0x09, 0x54, 0xE0, 0xF0, 0x03, 0x09, 0x90, 0xF0, 0xF3, 0xFD, 0x54, 0xE0, 0x78,
55139 +     0x07, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0x60, 0x71, 0xE5, 0x22,
55140 +     0x7A, 0xFF, 0x7B, 0x38, 0x12, 0x0F, 0x79, 0x20, 0x99, 0x78, 0xF4, 0x03, 0x76, 0x08, 0x01, 0x76,
55141 +     0xCB, 0x01, 0x90, 0xF4, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x43, 0x06, 0x90, 0x90, 0xF0, 0x04, 0x44,
55142 +     0x44, 0xE0, 0x75, 0x06, 0x07, 0x90, 0xF0, 0x01, 0xFE, 0x54, 0xE0, 0xD8, 0xDC, 0x07, 0x90, 0xF0,
55143 +     0xF0, 0xFE, 0x54, 0xE0, 0x08, 0xF6, 0x08, 0xE4, 0xE9, 0x07, 0x90, 0xF6, 0x13, 0x13, 0x13, 0xE0,
55144 +     0xE0, 0x30, 0x1F, 0x54, 0x43, 0x06, 0x90, 0x0D, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0xE9, 0x07, 0x90,
55145 +     0x07, 0x90, 0xF0, 0x08, 0x14, 0x60, 0xE0, 0xDA, 0xE0, 0xD8, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
55146 +     0x03, 0x74, 0xDA, 0x07, 0xD8, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xCB, 0x01, 0x90,
55147 +     0xD4, 0x07, 0x90, 0xFF, 0x13, 0x13, 0xC4, 0xE0, 0xEF, 0xFE, 0x01, 0x54, 0x01, 0x54, 0x13, 0xC4,
55148 +     0xDF, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0x54, 0x33, 0xC4, 0x01, 0x01, 0x90, 0x4F, 0xE0,
55149 +     0xFF, 0xE0, 0xF0, 0xCB, 0xE0, 0xD4, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC4, 0x13, 0x13, 0xEF, 0xFE,
55150 +     0xFD, 0x01, 0x54, 0x13, 0xFF, 0xF7, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0x54, 0x33, 0x33, 0x33,
55151 +     0x01, 0x90, 0x4F, 0xF8, 0xFF, 0xE0, 0xF0, 0xCB, 0xE0, 0xD4, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC3,
55152 +     0x54, 0xC4, 0xEF, 0xFE, 0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xEF, 0xC4, 0xFE, 0x01, 0x54,
55153 +     0x90, 0x4F, 0xF0, 0x54, 0x90, 0xF0, 0xCB, 0x01, 0x62, 0x74, 0xD4, 0x07, 0xE9, 0x07, 0x90, 0xF0,
55154 +     0x64, 0x07, 0x54, 0xE0, 0xE0, 0x40, 0x60, 0x01, 0x03, 0x64, 0x07, 0x54, 0x78, 0xD3, 0x39, 0x60,
55155 +     0x00, 0x94, 0xE6, 0x9A, 0x00, 0x94, 0xE6, 0x18, 0xE6, 0x08, 0x08, 0x40, 0x01, 0x70, 0x18, 0x16,
55156 +     0x6E, 0x75, 0x22, 0x16, 0xE8, 0x6F, 0x75, 0x21, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x19, 0x79,
55157 +     0xCB, 0x01, 0x90, 0xF4, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x43, 0x06, 0x90, 0x90, 0xF0, 0xFB, 0x54,
55158 +     0x44, 0xE0, 0x75, 0x06, 0x78, 0x22, 0xF0, 0x01, 0x08, 0x01, 0x76, 0x99, 0x90, 0x22, 0xF4, 0x76,
55159 +     0x44, 0xE0, 0xDC, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x04, 0x44, 0xE0, 0xE7, 0x26, 0x6E, 0x75, 0xF0,
55160 +     0x22, 0xA4, 0x6F, 0x75, 0x09, 0x60, 0x71, 0xE5, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x3C, 0x79,
55161 +     0xE0, 0x07, 0x90, 0xF4, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0xDF, 0x07, 0x01, 0x90, 0xF0, 0xFE,
55162 +     0xFE, 0x54, 0xE0, 0xCB, 0x42, 0x06, 0x90, 0xF0, 0xE0, 0xA3, 0xF0, 0xE0, 0xE0, 0xF0, 0xFB, 0x54,
55163 +     0x75, 0xF0, 0xDF, 0x54, 0x6B, 0x75, 0x02, 0x6A, 0x90, 0xE4, 0x22, 0x24, 0x90, 0xF0, 0x41, 0x0D,
55164 +     0x18, 0x74, 0x40, 0x0D, 0x0D, 0x90, 0xE0, 0xF0, 0x0D, 0x90, 0xF0, 0x60, 0xF0, 0x49, 0x74, 0x4A,
55165 +     0xF0, 0x6A, 0x0D, 0x90, 0x74, 0x46, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x5C, 0x0D, 0x90, 0xF0, 0x66,
55166 +     0xF0, 0x4A, 0x74, 0x4B, 0xF0, 0x6B, 0x0D, 0x90, 0x74, 0x82, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0xAA,
55167 +     0xF0, 0x11, 0x74, 0x4C, 0xF0, 0x6C, 0x0D, 0x90, 0x74, 0x42, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30,
55168 +     0x0D, 0x90, 0xF0, 0x62, 0xF0, 0x20, 0x74, 0x45, 0xF0, 0x65, 0x0D, 0x90, 0x61, 0x0D, 0x90, 0xE4,
55169 +     0xF0, 0x07, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0xF5, 0x07, 0x90,
55170 +     0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0xFA, 0x07, 0xF0, 0x30, 0x44, 0x8F, 0x74, 0x8B, 0x09, 0x90,
55171 +     0x01, 0x74, 0xF0, 0x03, 0x8E, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0xAB, 0x74, 0xF0, 0x14, 0x8D, 0x09,
55172 +     0x74, 0x8C, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0A, 0xF0, 0x01, 0x74, 0x8F, 0x74, 0x2E, 0x09, 0x90,
55173 +     0x09, 0x90, 0xF0, 0x08, 0xF0, 0x03, 0x74, 0x2D, 0xF0, 0x2C, 0x09, 0x90, 0x00, 0x00, 0x00, 0x00,
55174 +     0x2D, 0x09, 0x90, 0x00, 0x09, 0x90, 0xF0, 0x14, 0x09, 0x90, 0xF0, 0x2C, 0x90, 0xF0, 0x14, 0x62,
55175 +     0x90, 0xF0, 0x69, 0x09, 0x0B, 0x74, 0x6A, 0x09, 0xF0, 0x09, 0x74, 0xF0, 0x74, 0x6B, 0x09, 0x90,
55176 +     0x01, 0x74, 0xF0, 0x03, 0x6C, 0x09, 0x90, 0xF0, 0x74, 0xF0, 0x0B, 0x74, 0x09, 0x90, 0xF0, 0x09,
55177 +     0xF0, 0x03, 0x74, 0x67, 0x90, 0xF0, 0x01, 0x74, 0x03, 0x74, 0x78, 0x09, 0x79, 0x09, 0x90, 0xF0,
55178 +     0x90, 0xF0, 0x0F, 0x74, 0x90, 0xF0, 0x7A, 0x09, 0x11, 0x74, 0x7F, 0x09, 0x81, 0x09, 0x90, 0xF0,
55179 +     0x90, 0xF0, 0x03, 0x74, 0x01, 0x74, 0x78, 0x09, 0xBE, 0x07, 0x90, 0xF0, 0xBF, 0x07, 0x90, 0xF0,
55180 +     0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03, 0xF0, 0x01, 0x74, 0xD7, 0xF0, 0xD8, 0x07, 0x90,
55181 +     0xF0, 0xDB, 0x07, 0x90, 0xF0, 0xDC, 0x07, 0x90, 0x74, 0xDF, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03,
55182 +     0x07, 0x90, 0xF0, 0xE0, 0xF0, 0xFF, 0x74, 0xE7, 0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00,
55183 +     0x30, 0x30, 0x31, 0x09, 0x0A, 0x58, 0x54, 0x62, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x74,
55184 +     0x61, 0x57, 0x09, 0x00, 0x0A, 0x50, 0x74, 0x69, 0x4D, 0x09, 0x09, 0x00, 0x58, 0x00, 0x49, 0x44,
55185 +     0x09, 0x00, 0x0A, 0x00, 0x0A, 0x43, 0x47, 0x41, 0x41, 0x09, 0x09, 0x00, 0x25, 0x3D, 0x43, 0x47,
55186 +     0x50, 0x00, 0x20, 0x64, 0x25, 0x3D, 0x52, 0x57, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x30, 0x4B, 0x4F,
55187 +     0x4C, 0x09, 0x09, 0x00, 0x25, 0x20, 0x3A, 0x43, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x31, 0x4B, 0x4F,
55188 +     0x4B, 0x4F, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x32, 0x0A, 0x33, 0x4B, 0x4F, 0x4B, 0x4F, 0x09, 0x00,
55189 +     0x09, 0x09, 0x0A, 0x34, 0x00, 0x64, 0x25, 0x00, 0x61, 0x72, 0x54, 0x09, 0x00, 0x0A, 0x6B, 0x63,
55190 +     0x6E, 0x79, 0x53, 0x09, 0x09, 0x00, 0x0A, 0x63, 0x6E, 0x77, 0x6F, 0x44, 0x45, 0x09, 0x00, 0x0A,
55191 +     0x0A, 0x74, 0x69, 0x78, 0x60, 0x67, 0xE5, 0x00, 0x7A, 0xFF, 0x7B, 0x10, 0x12, 0x3B, 0x79, 0x20,
55192 +     0x82, 0x78, 0xF4, 0x03, 0x02, 0x12, 0x05, 0x76, 0x50, 0xD7, 0x11, 0x47, 0x22, 0x64, 0x75, 0x07,
55193 +     0x22, 0xC3, 0x65, 0x75, 0x70, 0xE6, 0x82, 0x78, 0x2E, 0x08, 0x90, 0x2D, 0x9F, 0x54, 0xE0, 0xF0,
55194 +     0x7B, 0xF0, 0x40, 0x44, 0x79, 0x20, 0x7A, 0xFF, 0x31, 0x08, 0x90, 0x41, 0x08, 0x90, 0xFE, 0xE0,
55195 +     0xEE, 0xFD, 0xE0, 0x32, 0x0D, 0x12, 0xED, 0xFC, 0x24, 0x64, 0x75, 0x40, 0x78, 0xC2, 0x65, 0x75,
55196 +     0x08, 0x01, 0x76, 0x85, 0x90, 0x22, 0xF4, 0x76, 0xFF, 0xE0, 0x47, 0x08, 0x94, 0x80, 0x64, 0xD3,
55197 +     0x78, 0x0C, 0x40, 0x85, 0x0A, 0x94, 0xE6, 0x88, 0x80, 0x06, 0x03, 0x50, 0xC3, 0x22, 0xC3, 0x0E,
55198 +     0x94, 0x80, 0x64, 0xEF, 0xE4, 0x04, 0x50, 0x83, 0xD3, 0xF6, 0x88, 0x78, 0x60, 0x67, 0xE5, 0x22,
55199 +     0x7A, 0xFF, 0x7B, 0x69, 0x12, 0x11, 0x79, 0x20, 0x0D, 0x90, 0xF4, 0x03, 0xF8, 0x54, 0xE0, 0x00,
55200 +     0x20, 0x0D, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0x0C, 0x76, 0x8C, 0x78, 0x90, 0x1C, 0x76, 0x08,
55201 +     0xFF, 0xE0, 0x8A, 0x0D, 0xE0, 0x8B, 0x0D, 0x90, 0x07, 0x90, 0xFF, 0x6F, 0xE4, 0xFD, 0xE0, 0x0B,
55202 +     0x6D, 0xEF, 0xF6, 0x08, 0x78, 0xE4, 0xF6, 0x08, 0x0D, 0x90, 0xF6, 0x88, 0xF0, 0x30, 0x74, 0x89,
55203 +     0xE0, 0x40, 0x08, 0x90, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0x90, 0xF0, 0x20, 0x44,
55204 +     0x54, 0xE0, 0x44, 0x08, 0xF0, 0x20, 0x44, 0x0F, 0xE0, 0x43, 0x08, 0x90, 0xE0, 0xF0, 0x70, 0x44,
55205 +     0x90, 0xF0, 0x80, 0x44, 0x54, 0xE0, 0x40, 0x08, 0x06, 0x90, 0xF0, 0xF7, 0x54, 0xC4, 0xE0, 0x00,
55206 +     0x04, 0xE0, 0x30, 0x0F, 0x1E, 0x80, 0x0C, 0x51, 0xE0, 0x27, 0x06, 0x90, 0xE0, 0x20, 0xE0, 0x20,
55207 +     0x01, 0x54, 0x13, 0x13, 0x23, 0x06, 0x90, 0xFF, 0x13, 0x13, 0xFE, 0xE0, 0x60, 0x6F, 0x01, 0x54,
55208 +     0x27, 0x06, 0x90, 0x05, 0x8C, 0x78, 0x0F, 0x51, 0x76, 0x08, 0x0C, 0x76, 0x7F, 0x62, 0x80, 0x1C,
55209 +     0x48, 0x0E, 0x12, 0x8C, 0x8C, 0x78, 0x5B, 0x50, 0x76, 0x08, 0x0C, 0x76, 0x47, 0x08, 0x90, 0x1C,
55210 +     0x05, 0x94, 0xC3, 0xE0, 0x8F, 0x78, 0x24, 0x50, 0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x23, 0x06, 0x90,
55211 +     0x54, 0x13, 0x13, 0xFD, 0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x35, 0x06,
55212 +     0x8F, 0x78, 0xF0, 0x08, 0x10, 0x92, 0x13, 0xE6, 0xFF, 0x7B, 0x18, 0x51, 0x19, 0x79, 0x20, 0x7A,
55213 +     0x90, 0xF4, 0x03, 0x12, 0xFF, 0xE0, 0x23, 0x06, 0x3F, 0x54, 0x13, 0x13, 0x7B, 0x09, 0xE0, 0x30,
55214 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x1F, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x21, 0x79,
55215 +     0x40, 0xD7, 0x11, 0xF4, 0x26, 0x64, 0x75, 0x06, 0x22, 0x7D, 0x65, 0x75, 0xE0, 0x23, 0x06, 0x90,
55216 +     0x54, 0x13, 0x13, 0xFF, 0x10, 0x92, 0x13, 0x3F, 0xE0, 0x27, 0x06, 0x90, 0x30, 0x03, 0xE0, 0x30,
55217 +     0x06, 0x90, 0x1A, 0x10, 0xE0, 0x20, 0xE0, 0x27, 0x26, 0x06, 0x90, 0x4B, 0xE0, 0xA3, 0xFE, 0xE0,
55218 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x38, 0xE0, 0x20, 0xF9, 0x0D, 0x90, 0x10, 0xC2,
55219 +     0xF0, 0x0F, 0x74, 0x01, 0x04, 0x21, 0x0D, 0x90, 0xF1, 0x07, 0x90, 0xF0, 0xF0, 0xFC, 0x54, 0xE0,
55220 +     0x44, 0xF3, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x04, 0xFC, 0x54, 0xE0, 0xF2, 0xE0, 0xF0, 0x01, 0x44,
55221 +     0x90, 0xF0, 0xF3, 0x54, 0x36, 0x74, 0x0C, 0x0D, 0x2C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x15, 0x74,
55222 +     0x36, 0x80, 0xC0, 0x01, 0x0D, 0x90, 0x10, 0xD2, 0xF0, 0x0F, 0x74, 0x21, 0x04, 0x01, 0x0D, 0x90,
55223 +     0xF1, 0x07, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x54, 0xE0, 0xF0, 0x01, 0x07, 0x90, 0xF0, 0xF3,
55224 +     0xFC, 0x54, 0xE0, 0xF2, 0xF3, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x04, 0x44, 0x36, 0x74, 0x2C, 0x0D,
55225 +     0x0C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x15, 0x74, 0x90, 0xE0, 0xC1, 0x01, 0xA2, 0xF0, 0x3E, 0x08,
55226 +     0x54, 0x33, 0xE4, 0x10, 0x25, 0xE0, 0x25, 0x01, 0x06, 0x90, 0xFF, 0xE0, 0xFB, 0x54, 0xE0, 0x23,
55227 +     0x7B, 0x22, 0xF0, 0x4F, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x77, 0xC9, 0x01, 0x90, 0xE4,
55228 +     0x02, 0x06, 0x90, 0xF0, 0xE0, 0xA3, 0xF0, 0xE0, 0xE4, 0xF0, 0xFB, 0x54, 0x08, 0xF6, 0x83, 0x78,
55229 +     0x93, 0x07, 0x90, 0xF6, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x00, 0x06, 0x90, 0x20, 0x0F, 0x54, 0xC4,
55230 +     0xC4, 0xE0, 0x23, 0xE0, 0x30, 0x07, 0x54, 0x13, 0xFE, 0xE0, 0x1B, 0xE0, 0x06, 0x78, 0xE0, 0xA3,
55231 +     0xCE, 0x13, 0xC3, 0xCE, 0x20, 0xF9, 0xD8, 0x13, 0xD7, 0x11, 0x0B, 0xE0, 0x64, 0x75, 0x11, 0x50,
55232 +     0xFD, 0x65, 0x75, 0x20, 0xE6, 0x87, 0x78, 0x22, 0x11, 0x0B, 0x60, 0x16, 0x75, 0x07, 0x40, 0xD7,
55233 +     0x65, 0x75, 0x20, 0x64, 0x64, 0x75, 0x22, 0x85, 0xEA, 0x65, 0x75, 0x27, 0x7A, 0xFF, 0x7B, 0x22,
55234 +     0x12, 0x09, 0x79, 0x20, 0x02, 0x12, 0xF4, 0x03, 0x75, 0x0C, 0x51, 0x4C, 0x65, 0x75, 0x20, 0x64,
55235 +     0xFF, 0x7B, 0x22, 0xFD, 0x68, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12, 0x78, 0xE0, 0x47, 0x08,
55236 +     0x90, 0xE4, 0xF6, 0x89, 0x90, 0xF0, 0x23, 0x08, 0x54, 0xE0, 0x24, 0x08, 0xF0, 0x08, 0x44, 0xE3,
55237 +     0x74, 0x28, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x02, 0xFB, 0x54, 0xE0, 0x27, 0x56, 0x08, 0x90, 0xF0,
55238 +     0x90, 0xF0, 0x37, 0x74, 0x05, 0x74, 0x57, 0x08, 0x58, 0x08, 0x90, 0xF0, 0xC8, 0x74, 0xE4, 0xE0,
55239 +     0x50, 0xD7, 0x11, 0xF0, 0x22, 0x64, 0x75, 0x07, 0x22, 0xC3, 0x65, 0x75, 0x75, 0x25, 0x64, 0x75,
55240 +     0xE5, 0x22, 0x51, 0x65, 0x7B, 0x4A, 0x60, 0x67, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x57,
55241 +     0x64, 0x76, 0x82, 0x78, 0x74, 0x21, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x0D, 0x07, 0x44, 0xE0, 0x43,
55242 +     0x42, 0x08, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0x74, 0x23, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x02,
55243 +     0xE3, 0x54, 0xE0, 0x24, 0x90, 0xF0, 0x14, 0x44, 0x02, 0x74, 0x28, 0x08, 0x56, 0x08, 0x90, 0xF0,
55244 +     0x90, 0xF0, 0x37, 0x74, 0x03, 0x74, 0x57, 0x08, 0x58, 0x08, 0x90, 0xF0, 0xC8, 0x74, 0xE4, 0xE0,
55245 +     0x50, 0xD7, 0x11, 0xF0, 0x22, 0x64, 0x75, 0x07, 0x22, 0xC3, 0x65, 0x75, 0x70, 0xE6, 0x82, 0x78,
55246 +     0x27, 0x64, 0x75, 0x06, 0x22, 0x19, 0x65, 0x75, 0x2E, 0x60, 0x67, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
55247 +     0x03, 0x12, 0x51, 0x79, 0x76, 0x82, 0x78, 0xF4, 0x24, 0x08, 0x90, 0x14, 0xF0, 0xFD, 0x54, 0xE0,
55248 +     0xE0, 0x27, 0x08, 0x90, 0x90, 0xF0, 0xFB, 0x54, 0x54, 0xE0, 0x2B, 0x08, 0x08, 0x90, 0xF0, 0xFD,
55249 +     0xF0, 0x37, 0x74, 0x56, 0x74, 0x57, 0x08, 0x90, 0x72, 0x91, 0xF0, 0x03, 0x07, 0x40, 0xD7, 0x11,
55250 +     0x0E, 0x12, 0x85, 0x7F, 0x75, 0x07, 0x50, 0x48, 0x65, 0x75, 0x22, 0x64, 0x82, 0x78, 0x22, 0xC3,
55251 +     0x90, 0x2E, 0x70, 0xE6, 0xC3, 0xE0, 0x46, 0x08, 0x08, 0x50, 0x0D, 0x94, 0x75, 0x23, 0x64, 0x75,
55252 +     0x06, 0x80, 0x93, 0x65, 0x75, 0x24, 0x64, 0x75, 0x90, 0xE4, 0xC2, 0x65, 0xE0, 0xF0, 0x2E, 0x08,
55253 +     0x40, 0x44, 0x9F, 0x54, 0x31, 0x08, 0x90, 0xF0, 0x75, 0x06, 0x70, 0xE0, 0x65, 0x75, 0x20, 0x64,
55254 +     0x08, 0x90, 0x22, 0x85, 0xF0, 0x0D, 0x74, 0x21, 0x54, 0xED, 0x02, 0x7D, 0x2E, 0x08, 0x90, 0x0F,
55255 +     0x31, 0x08, 0x90, 0xF0, 0x90, 0x24, 0xF5, 0xE0, 0xF5, 0xE0, 0x32, 0x08, 0xFF, 0x24, 0xE5, 0x25,
55256 +     0xFE, 0xE0, 0x95, 0x33, 0x9F, 0x25, 0xE5, 0xC3, 0x24, 0xE5, 0x25, 0xF5, 0x90, 0x24, 0xF5, 0x9E,
55257 +     0x44, 0xE0, 0x2E, 0x08, 0x08, 0x90, 0xF0, 0x10, 0xF0, 0x24, 0xE5, 0x2F, 0xE5, 0x30, 0x08, 0x90,
55258 +     0x90, 0xE4, 0xF0, 0x25, 0x0D, 0xF0, 0x2E, 0x08, 0x90, 0xBF, 0x0A, 0xBD, 0x05, 0x74, 0x21, 0x08,
55259 +     0x67, 0xE5, 0x22, 0xF0, 0xFF, 0x7B, 0x64, 0x60, 0x4B, 0x79, 0x20, 0x7A, 0x78, 0xF4, 0x03, 0x12,
55260 +     0x90, 0x0A, 0x76, 0x82, 0x0D, 0x74, 0x21, 0x08, 0x23, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74,
55261 +     0x54, 0xE0, 0x24, 0x08, 0xF0, 0x10, 0x44, 0xE3, 0xF0, 0x02, 0x44, 0xE0, 0xE0, 0x27, 0x08, 0x90,
55262 +     0x90, 0xF0, 0xFB, 0x54, 0x03, 0x74, 0x28, 0x08, 0x29, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
55263 +     0xE0, 0x2B, 0x08, 0x90, 0xE0, 0xF0, 0xE7, 0x54, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0xFD, 0x54,
55264 +     0x74, 0xE0, 0x2C, 0x08, 0x08, 0x90, 0xF0, 0xCD, 0xF0, 0x34, 0x74, 0x56, 0x74, 0x57, 0x08, 0x90,
55265 +     0x08, 0x90, 0xF0, 0x03, 0x74, 0xE4, 0xE0, 0x58, 0xD7, 0x11, 0xF0, 0xC8, 0x85, 0x7F, 0x07, 0x40,
55266 +     0x50, 0x48, 0x0E, 0x12, 0x22, 0x64, 0x75, 0x07, 0x22, 0xC3, 0x65, 0x75, 0x70, 0xE6, 0x82, 0x78,
55267 +     0x46, 0x08, 0x90, 0x0F, 0x17, 0x94, 0xC3, 0xE0, 0x64, 0x75, 0x06, 0x50, 0xF8, 0x65, 0x75, 0x23,
55268 +     0x70, 0x67, 0xE5, 0x22, 0x7B, 0xD9, 0xA1, 0x02, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x70,
55269 +     0xF6, 0x87, 0x78, 0xE4, 0xE0, 0x02, 0x06, 0x90, 0x44, 0xE0, 0xA3, 0xF0, 0x06, 0x90, 0xF0, 0x04,
55270 +     0x13, 0xC4, 0xE0, 0x26, 0xFE, 0x24, 0x07, 0x54, 0x70, 0x04, 0x1D, 0x60, 0x79, 0x07, 0x90, 0x22,
55271 +     0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x94, 0x07, 0xF0, 0x02, 0x44, 0xF0, 0xE0, 0x90, 0x07, 0x90,
55272 +     0x02, 0x44, 0xF0, 0x54, 0x90, 0x0D, 0x80, 0xF0, 0x01, 0x74, 0x79, 0x07, 0xE4, 0x05, 0x80, 0xF0,
55273 +     0xF0, 0x79, 0x07, 0x90, 0xE0, 0xA1, 0x07, 0x90, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0x20, 0x44,
55274 +     0x90, 0xF0, 0x02, 0x44, 0x44, 0xE0, 0xA2, 0x07, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0x20,
55275 +     0x07, 0x90, 0xF0, 0x02, 0xFE, 0x54, 0xE0, 0x93, 0xA2, 0x07, 0x90, 0xF0, 0xF0, 0xF7, 0x54, 0xE0,
55276 +     0xF0, 0xDF, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0x50, 0xD7, 0x11, 0x22, 0x22, 0x64, 0x75, 0x07,
55277 +     0x22, 0xC3, 0x65, 0x75, 0x75, 0x02, 0x60, 0x75, 0x64, 0x75, 0x88, 0x61, 0xC3, 0x65, 0x75, 0x22,
55278 +     0x22, 0x01, 0x66, 0x75, 0x2C, 0x60, 0x66, 0xE5, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x00, 0x79,
55279 +     0x23, 0x64, 0x75, 0xF4, 0x75, 0x2D, 0x65, 0x75, 0x78, 0xE4, 0x01, 0x67, 0xF6, 0x08, 0xF6, 0x82,
55280 +     0x89, 0x78, 0xF6, 0x08, 0x76, 0x87, 0x78, 0xF6, 0x03, 0x12, 0xFF, 0x03, 0x76, 0x80, 0x78, 0x68,
55281 +     0xE6, 0x76, 0x08, 0xAA, 0x60, 0xE6, 0x82, 0x78, 0xF8, 0xD1, 0x16, 0x01, 0xE0, 0x00, 0x06, 0x90,
55282 +     0x0F, 0x54, 0xC4, 0xFF, 0x90, 0x19, 0xE0, 0x30, 0xFF, 0xE0, 0x03, 0x06, 0x3F, 0x54, 0x13, 0x13,
55283 +     0x7F, 0x0D, 0xE0, 0x20, 0x48, 0x0E, 0x12, 0x80, 0x64, 0x75, 0x06, 0x50, 0xEA, 0x65, 0x75, 0x27,
55284 +     0x0E, 0x12, 0x10, 0xC2, 0x75, 0x06, 0x50, 0x5D, 0x65, 0x75, 0x27, 0x64, 0x65, 0x63, 0xE5, 0xEA,
55285 +     0xE5, 0x04, 0x70, 0x65, 0x60, 0x64, 0x65, 0x62, 0x62, 0x64, 0x85, 0x09, 0x75, 0x63, 0x65, 0x85,
55286 +     0x62, 0xAA, 0x01, 0x67, 0x03, 0x12, 0x63, 0xA9, 0x67, 0xF5, 0xE4, 0x27, 0x60, 0x67, 0xE5, 0x22,
55287 +     0x7A, 0xFF, 0x7B, 0x1F, 0x12, 0x23, 0x79, 0x20, 0x82, 0x78, 0xF4, 0x03, 0x90, 0x78, 0x0A, 0x76,
55288 +     0x0D, 0x90, 0x07, 0x76, 0x07, 0x44, 0xE0, 0x00, 0x20, 0x0D, 0x90, 0xF0, 0xF0, 0x07, 0x44, 0xE0,
55289 +     0x70, 0xE6, 0x82, 0x78, 0x78, 0x0A, 0x76, 0x52, 0x94, 0xD3, 0xE6, 0x90, 0x90, 0x23, 0x40, 0x00,
55290 +     0xD3, 0xE0, 0x47, 0x08, 0x1A, 0x40, 0x0A, 0x94, 0x07, 0x54, 0xE6, 0x16, 0x00, 0x0D, 0x90, 0xFF,
55291 +     0x4F, 0xF8, 0x54, 0xE0, 0x07, 0x54, 0xE6, 0xF0, 0x20, 0x0D, 0x90, 0xFF, 0x4F, 0xF8, 0x54, 0xE0,
55292 +     0xFF, 0x7B, 0x22, 0xF0, 0x29, 0x79, 0x20, 0x7A, 0xFD, 0xE6, 0x90, 0x78, 0x0D, 0x12, 0x00, 0x7C,
55293 +     0x7A, 0xFF, 0x7B, 0x40, 0x90, 0x33, 0x79, 0x20, 0xFD, 0xE0, 0x47, 0x08, 0x0D, 0x12, 0x00, 0x7C,
55294 +     0x20, 0x64, 0x75, 0x40, 0x22, 0x85, 0x65, 0x75, 0x54, 0xE6, 0x8F, 0x78, 0xE4, 0xC3, 0xFF, 0x01,
55295 +     0x94, 0x08, 0x74, 0x9F, 0xFC, 0x05, 0x54, 0x00, 0x13, 0xC3, 0xE6, 0x18, 0x13, 0xE6, 0x08, 0xFE,
55296 +     0x18, 0x6C, 0xEE, 0xFF, 0xF6, 0x08, 0xEF, 0xF6, 0x60, 0x67, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x3D,
55297 +     0x12, 0x5D, 0x79, 0x20, 0x82, 0x78, 0xF4, 0x03, 0x06, 0x90, 0x05, 0x76, 0x13, 0x13, 0xE0, 0x29,
55298 +     0xE0, 0x30, 0x3F, 0x54, 0x02, 0x0D, 0x90, 0x54, 0x44, 0x8F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x30,
55299 +     0x8F, 0x54, 0xE0, 0x22, 0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x05, 0x0D, 0xF0, 0x20, 0x44, 0x8F,
55300 +     0xE0, 0x25, 0x0D, 0x90, 0x20, 0x44, 0x8F, 0x54, 0x06, 0x90, 0x22, 0xF0, 0x13, 0xFF, 0xE0, 0x29,
55301 +     0x30, 0x3F, 0x54, 0x13, 0x8A, 0xF1, 0x0F, 0xE0, 0xFD, 0x33, 0xFC, 0xE4, 0x20, 0x7A, 0xFF, 0x7B,
55302 +     0x0D, 0x12, 0x65, 0x79, 0xE6, 0x82, 0x78, 0x40, 0xFF, 0x7B, 0x0F, 0x70, 0x21, 0x79, 0x20, 0x7A,
55303 +     0x75, 0xF4, 0x03, 0x12, 0x65, 0x75, 0x23, 0x64, 0x0A, 0x7F, 0x22, 0x42, 0x06, 0x7D, 0x0D, 0x7E,
55304 +     0x10, 0xD2, 0x0D, 0x7C, 0x83, 0x8E, 0x82, 0x8F, 0x0F, 0x54, 0xC4, 0xE0, 0x40, 0x04, 0x94, 0xD3,
55305 +     0x46, 0x08, 0x90, 0x36, 0x50, 0x19, 0x94, 0xE0, 0x8C, 0x82, 0x8D, 0x2E, 0xC4, 0xFD, 0xE0, 0x83,
55306 +     0xED, 0xFC, 0x0F, 0x54, 0xEC, 0xFD, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x14, 0xF0, 0x4D, 0xF0, 0x54,
55307 +     0xFF, 0xE0, 0x82, 0x8F, 0xFE, 0x0F, 0x54, 0xC4, 0xFF, 0x0F, 0x54, 0xEF, 0x0F, 0x54, 0x14, 0xEE,
55308 +     0x4F, 0xF0, 0x54, 0xC4, 0x90, 0x10, 0xC2, 0xF0, 0x90, 0xE0, 0x06, 0x0D, 0x90, 0xF0, 0x26, 0x0D,
55309 +     0x90, 0xE0, 0x0A, 0x0D, 0xA2, 0xF0, 0x2A, 0x0D, 0xFF, 0x7B, 0x22, 0x10, 0x7E, 0x79, 0x20, 0x7A,
55310 +     0x90, 0xF4, 0x03, 0x12, 0x01, 0x74, 0xF3, 0x07, 0xA2, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x3F, 0x74,
55311 +     0x44, 0xE0, 0x93, 0x07, 0x90, 0xE4, 0xF0, 0x01, 0x90, 0xF0, 0xC9, 0x01, 0x54, 0xE0, 0x03, 0x06,
55312 +     0x54, 0xE0, 0xF0, 0xFB, 0x06, 0x90, 0xF0, 0xDF, 0xF0, 0x80, 0x74, 0x20, 0xF0, 0xFF, 0x74, 0xA3,
55313 +     0xE0, 0x3E, 0x08, 0x90, 0x60, 0x75, 0xF0, 0xE4, 0x0B, 0x61, 0x75, 0x02, 0x00, 0x00, 0x22, 0x22,
55314 +     0x74, 0x61, 0x44, 0x09, 0x0A, 0x00, 0x0A, 0x61, 0x4F, 0x4C, 0x09, 0x09, 0x25, 0x20, 0x3A, 0x4B,
55315 +     0x09, 0x00, 0x0A, 0x64, 0x4C, 0x56, 0x4C, 0x09, 0x64, 0x25, 0x20, 0x3A, 0x09, 0x09, 0x00, 0x0A,
55316 +     0x3A, 0x52, 0x57, 0x50, 0x20, 0x44, 0x25, 0x20, 0x09, 0x09, 0x00, 0x0A, 0x3A, 0x52, 0x4E, 0x53,
55317 +     0x20, 0x64, 0x25, 0x20, 0x00, 0x0A, 0x42, 0x64, 0x52, 0x46, 0x09, 0x09, 0x25, 0x20, 0x3A, 0x4F,
55318 +     0x70, 0x70, 0x20, 0x44, 0x09, 0x00, 0x0A, 0x6D, 0x51, 0x45, 0x4C, 0x09, 0x25, 0x20, 0x00, 0x3A,
55319 +     0x00, 0x0A, 0x00, 0x44, 0x46, 0x44, 0x09, 0x09, 0x09, 0x00, 0x3A, 0x45, 0x44, 0x41, 0x42, 0x09,
55320 +     0x47, 0x49, 0x53, 0x5F, 0x09, 0x09, 0x00, 0x0A, 0x43, 0x53, 0x6F, 0x4C, 0x09, 0x00, 0x0A, 0x52,
55321 +     0x53, 0x6F, 0x4C, 0x09, 0x22, 0x22, 0x00, 0x0A, 0x60, 0x66, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x25,
55322 +     0x12, 0x00, 0x79, 0x20, 0x06, 0x90, 0xF4, 0x03, 0x01, 0x44, 0xE0, 0x35, 0x8A, 0x78, 0xE4, 0xF0,
55323 +     0x78, 0xF6, 0x08, 0xF6, 0x72, 0x75, 0xF6, 0x88, 0x76, 0x73, 0x75, 0x20, 0x75, 0x20, 0x74, 0x75,
55324 +     0x07, 0x90, 0x77, 0x75, 0x14, 0x60, 0xE0, 0x91, 0xE0, 0x8F, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
55325 +     0x03, 0x74, 0x91, 0x07, 0x8F, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xC9, 0x01, 0x90,
55326 +     0xF0, 0xFF, 0x02, 0x44, 0x07, 0x90, 0xFE, 0xE0, 0x13, 0xC4, 0xE0, 0x8B, 0xFD, 0x01, 0x54, 0x13,
55327 +     0x54, 0x13, 0xC4, 0xEE, 0x54, 0xEF, 0xFE, 0x01, 0x4D, 0xEE, 0xFF, 0xDF, 0x33, 0xC4, 0x01, 0x54,
55328 +     0x90, 0x4F, 0xE0, 0x54, 0xE0, 0xF0, 0xC9, 0x01, 0x8B, 0x07, 0x90, 0xFF, 0x54, 0x13, 0xC4, 0xE0,
55329 +     0x13, 0xEF, 0xFE, 0x01, 0x01, 0x54, 0x13, 0x13, 0xF7, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF,
55330 +     0x33, 0x33, 0x33, 0x01, 0x90, 0x4F, 0xF8, 0x54, 0xE0, 0xF0, 0xC9, 0x01, 0x8B, 0x07, 0x90, 0xFF,
55331 +     0x54, 0x13, 0xC3, 0xE0, 0xC4, 0xEF, 0xFE, 0x01, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xEF, 0x54,
55332 +     0xFE, 0x01, 0x54, 0x4E, 0x4F, 0xF0, 0x54, 0xC4, 0xF0, 0xC9, 0x01, 0x90, 0x74, 0x8B, 0x07, 0x90,
55333 +     0x10, 0xC2, 0xF0, 0x62, 0x40, 0x5D, 0x0E, 0x12, 0x65, 0x78, 0x74, 0x20, 0x74, 0x04, 0x70, 0x75,
55334 +     0x60, 0x74, 0x65, 0x20, 0x65, 0x77, 0x74, 0x14, 0x74, 0x04, 0x70, 0x75, 0x70, 0x74, 0x65, 0x20,
55335 +     0x40, 0xCA, 0x31, 0x78, 0x50, 0x73, 0x71, 0x04, 0xC2, 0xEC, 0xC2, 0x70, 0x47, 0x07, 0x90, 0xEE,
55336 +     0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0x74, 0x66, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF,
55337 +     0x0D, 0x90, 0xF0, 0x68, 0xDF, 0x54, 0xE0, 0x01, 0x21, 0x0D, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0,
55338 +     0xE0, 0x01, 0x0D, 0x90, 0x90, 0xF0, 0xEF, 0x54, 0x54, 0xE0, 0x21, 0x0D, 0x07, 0x90, 0xF0, 0xEF,
55339 +     0x02, 0x44, 0xE0, 0xFE, 0xF7, 0x54, 0xE0, 0xF0, 0xFD, 0x07, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0,
55340 +     0xF0, 0xF7, 0x54, 0xE0, 0xE0, 0xA6, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0xFB, 0x07,
55341 +     0x44, 0xE0, 0xF0, 0x01, 0x06, 0x90, 0xF0, 0x10, 0x01, 0x44, 0xE0, 0x35, 0x7F, 0x02, 0x7E, 0xF0,
55342 +     0x8F, 0x60, 0x8E, 0x83, 0x8F, 0x5E, 0x8E, 0x61, 0x17, 0x30, 0x22, 0x5F, 0x78, 0x5D, 0x61, 0x02,
55343 +     0x18, 0xE6, 0x06, 0x8B, 0x78, 0x06, 0x01, 0x70, 0x01, 0x64, 0xE6, 0x8B, 0x02, 0x60, 0x46, 0x18,
55344 +     0x08, 0x90, 0xBA, 0x41, 0x25, 0xF5, 0xE0, 0x59, 0xE0, 0x5A, 0x08, 0x90, 0x26, 0xE5, 0x26, 0xF5,
55345 +     0x06, 0x78, 0x25, 0xAE, 0x13, 0xE7, 0xA2, 0xCE, 0xF8, 0xD8, 0x13, 0xCE, 0xE5, 0x06, 0xAC, 0xFD,
55346 +     0x78, 0x25, 0xAE, 0x26, 0xE7, 0xA2, 0xCE, 0x05, 0xD8, 0x13, 0xCE, 0x13, 0xEE, 0xFF, 0x2D, 0xF8,
55347 +     0x25, 0xEF, 0xFE, 0x3C, 0xEE, 0x26, 0xF5, 0x26, 0x25, 0xF5, 0x25, 0x35, 0xE0, 0x46, 0x08, 0x90,
55348 +     0x7C, 0xED, 0x7D, 0xFF, 0x8F, 0xA6, 0x71, 0x21, 0x90, 0x26, 0xAF, 0x27, 0xF0, 0xEF, 0x20, 0x06,
55349 +     0x94, 0xD3, 0x27, 0xE5, 0x40, 0x27, 0xAF, 0x0E, 0xEF, 0x0E, 0x7F, 0x02, 0x54, 0xC4, 0x0F, 0x54,
55350 +     0x06, 0x90, 0xFF, 0xF0, 0x0F, 0x54, 0xE0, 0x21, 0x90, 0xE4, 0xF0, 0x4F, 0xE0, 0xF0, 0x2E, 0x08,
55351 +     0x40, 0x44, 0x9F, 0x54, 0x31, 0x08, 0x90, 0xF0, 0x7B, 0x28, 0xF5, 0xE0, 0x79, 0x20, 0x7A, 0xFF,
55352 +     0x08, 0x83, 0x78, 0x07, 0x86, 0x18, 0xE6, 0x06, 0x06, 0x01, 0x70, 0x04, 0x0D, 0x12, 0xFD, 0x14,
55353 +     0x7A, 0xFF, 0x7B, 0x40, 0xE5, 0x13, 0x79, 0x20, 0x08, 0x90, 0xFE, 0x28, 0xEE, 0xFD, 0xE0, 0x32,
55354 +     0x0D, 0x12, 0xED, 0xFC, 0x7A, 0xFF, 0x7B, 0x40, 0x90, 0x1E, 0x79, 0x20, 0xFD, 0xE0, 0x47, 0x08,
55355 +     0x0D, 0x12, 0x00, 0x7C, 0x7A, 0xFF, 0x7B, 0x40, 0xE5, 0x2A, 0x79, 0x20, 0x00, 0x7C, 0xFD, 0x27,
55356 +     0x7B, 0x40, 0x0D, 0x12, 0x79, 0x20, 0x7A, 0xFF, 0xAC, 0x26, 0xAD, 0x38, 0x40, 0x0D, 0x12, 0x25,
55357 +     0x94, 0xD3, 0x28, 0xE5, 0x61, 0x02, 0x40, 0x01, 0x8B, 0x78, 0x22, 0x5D, 0x18, 0x02, 0x64, 0xE6,
55358 +     0x7B, 0x44, 0x70, 0x46, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x47, 0x2E, 0x08, 0x90, 0xE4,
55359 +     0x9F, 0x54, 0xE0, 0xF0, 0x24, 0xF5, 0xE4, 0xF0, 0x0F, 0x54, 0x24, 0xE5, 0x2E, 0x08, 0x90, 0xFF,
55360 +     0x4F, 0xF0, 0x54, 0xE0, 0x7A, 0xFF, 0x7B, 0xF0, 0x90, 0x4E, 0x79, 0x20, 0xFE, 0xE0, 0x31, 0x08,
55361 +     0xE0, 0x32, 0x08, 0x90, 0xAC, 0xFF, 0xED, 0xFD, 0x40, 0x0D, 0x12, 0x06, 0x24, 0xE5, 0x24, 0x05,
55362 +     0x40, 0x0A, 0x94, 0xC3, 0x78, 0x4D, 0x80, 0xD3, 0x03, 0x64, 0xE6, 0x8B, 0x4D, 0x70, 0x46, 0x18,
55363 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x54, 0x79, 0x08, 0x90, 0xE4, 0xF4, 0x54, 0xE0, 0xF0, 0x2E,
55364 +     0xF0, 0x20, 0x44, 0x9F, 0xE5, 0x24, 0xF5, 0xE4, 0xFF, 0x0F, 0x54, 0x24, 0xE0, 0x2E, 0x08, 0x90,
55365 +     0xF0, 0x4F, 0xF0, 0x54, 0x20, 0x7A, 0xFF, 0x7B, 0x08, 0x90, 0x4E, 0x79, 0x90, 0xFE, 0xE0, 0x31,
55366 +     0xFD, 0xE0, 0x32, 0x08, 0x06, 0xAC, 0xFF, 0xED, 0x05, 0x40, 0x0D, 0x12, 0xC3, 0x24, 0xE5, 0x24,
55367 +     0xD3, 0x40, 0x08, 0x94, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x52, 0x79, 0x46, 0x08, 0x90, 0xF4,
55368 +     0x3C, 0x94, 0xD3, 0xE0, 0xFF, 0x7B, 0x0B, 0x40, 0x5B, 0x79, 0x20, 0x7A, 0xD3, 0xF4, 0x03, 0x12,
55369 +     0x90, 0x22, 0xC3, 0x22, 0xD3, 0xE0, 0xA4, 0x07, 0x08, 0x40, 0xA0, 0x94, 0x20, 0x7A, 0xFF, 0x7B,
55370 +     0x17, 0x80, 0x66, 0x79, 0xE0, 0x47, 0x08, 0x90, 0x50, 0x03, 0x94, 0xC3, 0xE6, 0x88, 0x78, 0x13,
55371 +     0x40, 0x0A, 0x94, 0x06, 0x7A, 0xFF, 0x7B, 0x0F, 0x12, 0x6F, 0x79, 0x20, 0x22, 0xD3, 0xF4, 0x03,
55372 +     0xF6, 0x88, 0x78, 0xE4, 0x29, 0x8C, 0x22, 0xC3, 0xFB, 0xE4, 0x2A, 0x8D, 0x83, 0xF5, 0x82, 0xF5,
55373 +     0x80, 0x64, 0xEF, 0xC3, 0x02, 0x50, 0x81, 0x94, 0xEF, 0xD3, 0x01, 0x7F, 0xBF, 0x94, 0x80, 0x64,
55374 +     0x3F, 0x7F, 0x02, 0x40, 0x04, 0xF0, 0x75, 0xEF, 0xF0, 0xAC, 0xFD, 0xA4, 0x09, 0xE7, 0x20, 0xED,
55375 +     0xFD, 0xE0, 0x25, 0x0B, 0x80, 0xFC, 0x33, 0xEC, 0xAF, 0xFA, 0xE4, 0xF3, 0x12, 0x04, 0xAE, 0x05,
55376 +     0x06, 0xAC, 0xC0, 0x02, 0x78, 0xED, 0x07, 0xAD, 0x13, 0xC3, 0xCE, 0x07, 0xF9, 0xD8, 0x13, 0xCE,
55377 +     0xC3, 0x06, 0xAC, 0xFD, 0x40, 0x01, 0x94, 0xEC, 0x9A, 0x07, 0x74, 0x24, 0x7E, 0x01, 0x74, 0xFF,
55378 +     0x08, 0x07, 0xA8, 0x00, 0x33, 0xC3, 0x05, 0x80, 0xD8, 0xCE, 0x33, 0xCE, 0xF5, 0x82, 0x25, 0xF9,
55379 +     0x83, 0x35, 0xEE, 0x82, 0xC3, 0xEC, 0x83, 0xF5, 0x13, 0xED, 0xFC, 0x13, 0x08, 0xBA, 0x0A, 0xFD,
55380 +     0x05, 0x74, 0xC3, 0xBA, 0xFE, 0xEF, 0xFF, 0x9B, 0xF5, 0x82, 0x25, 0xE4, 0x83, 0x35, 0xEE, 0x82,
55381 +     0x00, 0x7C, 0x83, 0xF5, 0x82, 0xAF, 0x06, 0x7D, 0xC0, 0x02, 0x12, 0xFE, 0x82, 0x8F, 0x83, 0x8E,
55382 +     0x95, 0x82, 0xE5, 0xD3, 0x95, 0x83, 0xE5, 0x2A, 0xE4, 0x07, 0x40, 0x29, 0x82, 0xF5, 0x83, 0xF5,
55383 +     0xE5, 0xC3, 0x0D, 0x80, 0xF5, 0x82, 0x95, 0x2A, 0x95, 0x29, 0xE5, 0x82, 0xE5, 0x83, 0xF5, 0x83,
55384 +     0x75, 0x82, 0xF5, 0x83, 0x22, 0xFF, 0x00, 0x83, 0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00,
55385 +     0x30, 0x30, 0x31, 0x09, 0x0A, 0x58, 0x54, 0x62, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x74,
55386 +     0x61, 0x57, 0x09, 0x00, 0x0A, 0x50, 0x74, 0x69, 0x4D, 0x09, 0x09, 0x00, 0x58, 0x00, 0x49, 0x44,
55387 +     0x09, 0x00, 0x0A, 0x00, 0x0A, 0x43, 0x47, 0x41, 0x41, 0x09, 0x09, 0x00, 0x25, 0x3D, 0x43, 0x47,
55388 +     0x50, 0x00, 0x20, 0x64, 0x25, 0x3D, 0x52, 0x57, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x30, 0x4B, 0x4F,
55389 +     0x4C, 0x09, 0x09, 0x00, 0x25, 0x20, 0x3A, 0x43, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x31, 0x4B, 0x4F,
55390 +     0x4B, 0x4F, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x32, 0x0A, 0x33, 0x4B, 0x4F, 0x4B, 0x4F, 0x09, 0x00,
55391 +     0x09, 0x09, 0x0A, 0x34, 0x00, 0x64, 0x25, 0x00, 0x61, 0x72, 0x54, 0x09, 0x00, 0x0A, 0x6B, 0x63,
55392 +     0x6E, 0x79, 0x53, 0x09, 0x09, 0x00, 0x0A, 0x63, 0x6E, 0x77, 0x6F, 0x44, 0x45, 0x09, 0x00, 0x0A,
55393 +     0x0A, 0x74, 0x69, 0x78, 0x60, 0x71, 0xE5, 0x00, 0x7A, 0xFF, 0x7B, 0x10, 0x12, 0x3B, 0x79, 0x20,
55394 +     0x9B, 0x78, 0xF4, 0x03, 0x02, 0x12, 0x05, 0x76, 0x50, 0xD7, 0x11, 0x60, 0x22, 0x6E, 0x75, 0x07,
55395 +     0x22, 0xBD, 0x6F, 0x75, 0x70, 0xE6, 0x9B, 0x78, 0x5D, 0x09, 0x90, 0x2D, 0x9F, 0x54, 0xE0, 0xF0,
55396 +     0x7B, 0xF0, 0x40, 0x44, 0x79, 0x20, 0x7A, 0xFF, 0x60, 0x09, 0x90, 0x41, 0x09, 0x90, 0xFE, 0xE0,
55397 +     0xEE, 0xFD, 0xE0, 0x61, 0x0D, 0x12, 0xED, 0xFC, 0x24, 0x6E, 0x75, 0x40, 0x78, 0xBC, 0x6F, 0x75,
55398 +     0x08, 0x01, 0x76, 0x9E, 0x90, 0x22, 0xF4, 0x76, 0xFF, 0xE0, 0x76, 0x09, 0x94, 0x80, 0x64, 0xD3,
55399 +     0x78, 0x0C, 0x40, 0x85, 0x0A, 0x94, 0xE6, 0xA1, 0x80, 0x06, 0x03, 0x50, 0xC3, 0x22, 0xC3, 0x0E,
55400 +     0x94, 0x80, 0x64, 0xEF, 0xE4, 0x04, 0x50, 0x83, 0xD3, 0xF6, 0xA1, 0x78, 0x60, 0x71, 0xE5, 0x22,
55401 +     0x7A, 0xFF, 0x7B, 0x69, 0x12, 0x11, 0x79, 0x20, 0x0D, 0x90, 0xF4, 0x03, 0xF8, 0x54, 0xE0, 0x40,
55402 +     0x60, 0x0D, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0x0C, 0x76, 0xA5, 0x78, 0x90, 0x1C, 0x76, 0x08,
55403 +     0xFF, 0xE0, 0x8A, 0x0D, 0xE0, 0x8B, 0x0D, 0x90, 0x07, 0x90, 0xFF, 0x6F, 0xE4, 0xFD, 0xE0, 0x0C,
55404 +     0x6D, 0xEF, 0xF6, 0x08, 0x78, 0xE4, 0xF6, 0x08, 0x0D, 0x90, 0xF6, 0xA1, 0xF0, 0xC0, 0x74, 0x89,
55405 +     0xE0, 0x6F, 0x09, 0x90, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0x90, 0xF0, 0x20, 0x44,
55406 +     0x54, 0xE0, 0x73, 0x09, 0xF0, 0x20, 0x44, 0x0F, 0xE0, 0x72, 0x09, 0x90, 0xE0, 0xF0, 0x70, 0x44,
55407 +     0x90, 0xF0, 0x80, 0x44, 0x54, 0xE0, 0x6F, 0x09, 0x06, 0x90, 0xF0, 0xF7, 0x54, 0xC4, 0xE0, 0x40,
55408 +     0x04, 0xE0, 0x30, 0x0F, 0x1E, 0x80, 0x06, 0x51, 0xE0, 0x67, 0x06, 0x90, 0xE0, 0x20, 0xE0, 0x20,
55409 +     0x01, 0x54, 0x13, 0x13, 0x63, 0x06, 0x90, 0xFF, 0x13, 0x13, 0xFE, 0xE0, 0x60, 0x6F, 0x01, 0x54,
55410 +     0x67, 0x06, 0x90, 0x05, 0xA5, 0x78, 0x09, 0x51, 0x76, 0x08, 0x0C, 0x76, 0x7F, 0x5C, 0x80, 0x1C,
55411 +     0x48, 0x0E, 0x12, 0xA5, 0xA5, 0x78, 0x55, 0x50, 0x76, 0x08, 0x0C, 0x76, 0x76, 0x09, 0x90, 0x1C,
55412 +     0x05, 0x94, 0xC3, 0xE0, 0xA8, 0x78, 0x24, 0x50, 0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x63, 0x06, 0x90,
55413 +     0x54, 0x13, 0x13, 0xFD, 0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x75, 0x06,
55414 +     0xA8, 0x78, 0xF0, 0x08, 0x10, 0x92, 0x13, 0xE6, 0xFF, 0x7B, 0x12, 0x51, 0x19, 0x79, 0x20, 0x7A,
55415 +     0x90, 0xF4, 0x03, 0x12, 0xFF, 0xE0, 0x63, 0x06, 0x3F, 0x54, 0x13, 0x13, 0x7B, 0x09, 0xE0, 0x30,
55416 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x1F, 0x11, 0xEE, 0x03, 0x12, 0x75, 0x06, 0x40, 0xD7,
55417 +     0x6F, 0x75, 0x26, 0x6E, 0x06, 0x90, 0x22, 0x98, 0x13, 0xFF, 0xE0, 0x63, 0x13, 0x3F, 0x54, 0x13,
55418 +     0x06, 0x90, 0x10, 0x92, 0xE0, 0x30, 0xE0, 0x67, 0x1A, 0x10, 0x30, 0x03, 0xE0, 0x67, 0x06, 0x90,
55419 +     0x90, 0x4B, 0xE0, 0x20, 0xFE, 0xE0, 0x66, 0x06, 0x02, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
55420 +     0x20, 0xF9, 0xD8, 0x13, 0x10, 0xC2, 0x38, 0xE0, 0x74, 0x41, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x0F,
55421 +     0x90, 0xF0, 0x04, 0x61, 0x54, 0xE0, 0xF1, 0x07, 0xF0, 0x80, 0x44, 0x3F, 0xF0, 0x30, 0x44, 0xE0,
55422 +     0xE0, 0xF2, 0x07, 0x90, 0xE0, 0xF0, 0xC0, 0x44, 0x20, 0x44, 0xCF, 0x54, 0x4C, 0x0D, 0x90, 0xF0,
55423 +     0x90, 0xF0, 0x36, 0x74, 0x15, 0x74, 0x6C, 0x0D, 0xC6, 0x01, 0x90, 0xF0, 0x10, 0xD2, 0x36, 0x80,
55424 +     0x74, 0x61, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x0F, 0x90, 0xF0, 0x04, 0x41, 0x44, 0xE0, 0xF1, 0x07,
55425 +     0x54, 0xE0, 0xF0, 0xC0, 0xF0, 0x20, 0x44, 0xCF, 0xE0, 0xF2, 0x07, 0x90, 0x80, 0x44, 0x3F, 0x54,
55426 +     0x30, 0x44, 0xE0, 0xF0, 0x6C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x36, 0x74, 0x15, 0x74, 0x4C, 0x0D,
55427 +     0xC7, 0x01, 0x90, 0xF0, 0x6D, 0x09, 0x90, 0xE0, 0xE4, 0x10, 0xA2, 0xF0, 0x25, 0x01, 0x54, 0x33,
55428 +     0xFF, 0xE0, 0x25, 0xE0, 0xE0, 0x63, 0x06, 0x90, 0xF0, 0x4F, 0xFB, 0x54, 0x7A, 0xFF, 0x7B, 0x22,
55429 +     0x12, 0x77, 0x79, 0x20, 0x90, 0xE4, 0xF4, 0x03, 0x90, 0xF0, 0xCB, 0x01, 0xF0, 0xE0, 0x42, 0x06,
55430 +     0xFB, 0x54, 0xE0, 0xA3, 0x9C, 0x78, 0xE4, 0xF0, 0x90, 0xF6, 0x08, 0xF6, 0x44, 0xE0, 0xDC, 0x07,
55431 +     0x06, 0x90, 0xF0, 0x01, 0x54, 0xC4, 0xE0, 0x40, 0x23, 0xE0, 0x20, 0x0F, 0x54, 0x13, 0xC4, 0xE0,
55432 +     0x1B, 0xE0, 0x30, 0x07, 0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x06, 0x78, 0xD8, 0x13, 0xCE, 0x13,
55433 +     0x0B, 0xE0, 0x20, 0xF9, 0x11, 0x50, 0xD7, 0x11, 0x75, 0x20, 0x6E, 0x75, 0x78, 0x22, 0xFD, 0x6F,
55434 +     0x60, 0x16, 0xE6, 0xA0, 0x40, 0xD7, 0x11, 0x0B, 0x20, 0x6E, 0x75, 0x07, 0x22, 0x85, 0x6F, 0x75,
55435 +     0x75, 0x27, 0x6E, 0x75, 0x7B, 0x22, 0xDE, 0x6F, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x09,
55436 +     0x51, 0x65, 0x02, 0x12, 0x20, 0x6E, 0x75, 0x06, 0x22, 0xFD, 0x6F, 0x75, 0x20, 0x7A, 0xFF, 0x7B,
55437 +     0x03, 0x12, 0x68, 0x79, 0x76, 0x09, 0x90, 0xF4, 0xF6, 0xA2, 0x78, 0xE0, 0x52, 0x09, 0x90, 0xE4,
55438 +     0x53, 0x09, 0x90, 0xF0, 0x44, 0xE3, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x08, 0xF0, 0x02, 0x74, 0x57,
55439 +     0xE0, 0x56, 0x09, 0x90, 0x90, 0xF0, 0xFB, 0x54, 0x37, 0x74, 0x85, 0x09, 0x86, 0x09, 0x90, 0xF0,
55440 +     0x90, 0xF0, 0x05, 0x74, 0xE4, 0xE0, 0x87, 0x09, 0x11, 0xF0, 0xC8, 0x74, 0x75, 0x07, 0x50, 0xD7,
55441 +     0x6F, 0x75, 0x22, 0x6E, 0x6E, 0x75, 0x22, 0xBD, 0x4B, 0x6F, 0x75, 0x25, 0x60, 0x71, 0xE5, 0x22,
55442 +     0x7A, 0xFF, 0x7B, 0x4A, 0x12, 0x57, 0x79, 0x20, 0x9B, 0x78, 0xF4, 0x03, 0x09, 0x90, 0x64, 0x76,
55443 +     0xF0, 0x0D, 0x74, 0x50, 0xE0, 0x72, 0x09, 0x90, 0x90, 0xF0, 0x07, 0x44, 0x44, 0xE0, 0x71, 0x09,
55444 +     0x09, 0x90, 0xF0, 0x03, 0xF0, 0x02, 0x74, 0x52, 0xE0, 0x53, 0x09, 0x90, 0x14, 0x44, 0xE3, 0x54,
55445 +     0x57, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74, 0x37, 0x74, 0x85, 0x09, 0x86, 0x09, 0x90, 0xF0,
55446 +     0x90, 0xF0, 0x03, 0x74, 0xE4, 0xE0, 0x87, 0x09, 0x11, 0xF0, 0xC8, 0x74, 0x75, 0x07, 0x50, 0xD7,
55447 +     0x6F, 0x75, 0x22, 0x6E, 0x9B, 0x78, 0x22, 0xBD, 0x75, 0x06, 0x70, 0xE6, 0x6F, 0x75, 0x27, 0x6E,
55448 +     0x71, 0xE5, 0x22, 0x13, 0xFF, 0x7B, 0x2E, 0x60, 0x51, 0x79, 0x20, 0x7A, 0x78, 0xF4, 0x03, 0x12,
55449 +     0x90, 0x14, 0x76, 0x9B, 0x54, 0xE0, 0x53, 0x09, 0x09, 0x90, 0xF0, 0xFD, 0xFB, 0x54, 0xE0, 0x56,
55450 +     0x5A, 0x09, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0, 0x74, 0x85, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x37,
55451 +     0xF0, 0x03, 0x74, 0x86, 0xD7, 0x11, 0x6C, 0x91, 0x9E, 0x7F, 0x07, 0x40, 0x50, 0x48, 0x0E, 0x12,
55452 +     0x22, 0x6E, 0x75, 0x07, 0x22, 0xBD, 0x6F, 0x75, 0x70, 0xE6, 0x9B, 0x78, 0x75, 0x09, 0x90, 0x2E,
55453 +     0x0D, 0x94, 0xC3, 0xE0, 0x6E, 0x75, 0x08, 0x50, 0x8D, 0x6F, 0x75, 0x23, 0x6E, 0x75, 0x06, 0x80,
55454 +     0xBC, 0x6F, 0x75, 0x24, 0x5D, 0x09, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x40, 0x44,
55455 +     0x70, 0xE0, 0x60, 0x09, 0x20, 0x6E, 0x75, 0x06, 0x22, 0x85, 0x6F, 0x75, 0x74, 0x50, 0x09, 0x90,
55456 +     0x02, 0x7D, 0xF0, 0x0D, 0x90, 0x0F, 0x54, 0xED, 0x90, 0xF0, 0x5D, 0x09, 0xF5, 0xE0, 0x60, 0x09,
55457 +     0x61, 0x09, 0x90, 0x24, 0xE5, 0x25, 0xF5, 0xE0, 0x95, 0x33, 0xFF, 0x24, 0xE5, 0xC3, 0xFE, 0xE0,
55458 +     0x25, 0xF5, 0x9F, 0x25, 0xF5, 0x9E, 0x24, 0xE5, 0x5D, 0x09, 0x90, 0x24, 0xF0, 0x10, 0x44, 0xE0,
55459 +     0xE5, 0x5E, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x24, 0xF0, 0x25, 0xE5, 0x5F, 0x5D, 0x09, 0x90, 0xE4,
55460 +     0x0A, 0xBD, 0x0D, 0xF0, 0x50, 0x09, 0x90, 0xBF, 0x22, 0xF0, 0x05, 0x74, 0x64, 0x60, 0x71, 0xE5,
55461 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x4B, 0x79, 0x76, 0x9B, 0x78, 0xF4, 0x50, 0x09, 0x90, 0x0A,
55462 +     0x90, 0xF0, 0x0D, 0x74, 0x04, 0x74, 0x52, 0x09, 0x53, 0x09, 0x90, 0xF0, 0x44, 0xE3, 0x54, 0xE0,
55463 +     0x44, 0xE0, 0xF0, 0x10, 0x09, 0x90, 0xF0, 0x02, 0xFB, 0x54, 0xE0, 0x56, 0x57, 0x09, 0x90, 0xF0,
55464 +     0x90, 0xF0, 0x03, 0x74, 0x44, 0xE0, 0x58, 0x09, 0x09, 0x90, 0xF0, 0x01, 0xE7, 0x54, 0xE0, 0x5A,
55465 +     0x01, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x5B, 0x09, 0x90, 0xF0, 0xF0, 0xCD, 0x74, 0xE0,
55466 +     0x74, 0x85, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x34, 0xF0, 0x03, 0x74, 0x86, 0xE0, 0x87, 0x09, 0x90,
55467 +     0xF0, 0xC8, 0x74, 0xE4, 0x07, 0x40, 0xD7, 0x11, 0x0E, 0x12, 0x9E, 0x7F, 0x75, 0x07, 0x50, 0x48,
55468 +     0x6F, 0x75, 0x22, 0x6E, 0x9B, 0x78, 0x22, 0xBD, 0x90, 0x0F, 0x70, 0xE6, 0xC3, 0xE0, 0x75, 0x09,
55469 +     0x06, 0x50, 0x17, 0x94, 0x75, 0x23, 0x6E, 0x75, 0xE5, 0x22, 0xF2, 0x6F, 0xA1, 0x02, 0x70, 0x71,
55470 +     0x7A, 0xFF, 0x7B, 0xD3, 0x12, 0x70, 0x79, 0x20, 0x78, 0xE4, 0xF4, 0x03, 0x06, 0x90, 0xF6, 0xA0,
55471 +     0xA3, 0xF0, 0xE0, 0x42, 0xF0, 0x04, 0x44, 0xE0, 0xE0, 0x66, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4,
55472 +     0x1D, 0x60, 0xFE, 0x24, 0x90, 0x22, 0x70, 0x04, 0x03, 0x74, 0xC2, 0x07, 0xDD, 0x07, 0x90, 0xF0,
55473 +     0x44, 0xF0, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x02, 0xF0, 0x54, 0xE0, 0xD9, 0x80, 0xF0, 0x02, 0x44,
55474 +     0xC2, 0x07, 0x90, 0x0D, 0x80, 0xF0, 0x01, 0x74, 0x07, 0x90, 0xE4, 0x05, 0x07, 0x90, 0xF0, 0xC2,
55475 +     0x08, 0x44, 0xE0, 0xEA, 0x20, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xEB, 0x07, 0x90, 0xF0,
55476 +     0xF0, 0x08, 0x44, 0xE0, 0xF0, 0x20, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xE0, 0xDC, 0x07, 0x90,
55477 +     0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xEB, 0x07, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0xF0, 0xDF,
55478 +     0x11, 0x22, 0xF0, 0xFD, 0x75, 0x07, 0x50, 0xD7, 0x6F, 0x75, 0x22, 0x6E, 0x6A, 0x75, 0x22, 0xBD,
55479 +     0x92, 0x6B, 0x75, 0x02, 0x75, 0x22, 0x6E, 0x75, 0x70, 0x75, 0xBD, 0x6F, 0x70, 0xE5, 0x22, 0x01,
55480 +     0xFF, 0x7B, 0x2C, 0x60, 0x00, 0x79, 0x20, 0x7A, 0x75, 0xF4, 0x03, 0x12, 0x6F, 0x75, 0x23, 0x6E,
55481 +     0x01, 0x71, 0x75, 0x27, 0xF6, 0x9B, 0x78, 0xE4, 0xF6, 0x08, 0xF6, 0x08, 0x78, 0xF6, 0xA2, 0x78,
55482 +     0xFF, 0x03, 0x76, 0xA0, 0x78, 0x68, 0x00, 0x12, 0x08, 0xAA, 0x76, 0x99, 0x9B, 0x78, 0xE6, 0x76,
55483 +     0x16, 0x01, 0x60, 0xE6, 0x06, 0x90, 0x77, 0xD1, 0xC4, 0xFF, 0xE0, 0x40, 0xE0, 0x30, 0x0F, 0x54,
55484 +     0x43, 0x06, 0x90, 0x19, 0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x20, 0x3F, 0x54, 0x12, 0x99, 0x7F, 0x0D,
55485 +     0x06, 0x50, 0x48, 0x0E, 0x75, 0x27, 0x6E, 0x75, 0x10, 0xD2, 0xDE, 0x6F, 0x50, 0x5D, 0x0E, 0x12,
55486 +     0x27, 0x6E, 0x75, 0x06, 0xE5, 0xDE, 0x6F, 0x75, 0x70, 0x6F, 0x65, 0x6D, 0x65, 0x6C, 0xE5, 0x04,
55487 +     0x85, 0x09, 0x60, 0x6E, 0x6F, 0x85, 0x6C, 0x6E, 0x01, 0x71, 0x75, 0x6D, 0x6D, 0xA9, 0x6C, 0xAA,
55488 +     0xE4, 0x27, 0x03, 0x12, 0x78, 0x22, 0x71, 0xF5, 0x01, 0x54, 0xE6, 0xA8, 0x9F, 0xE4, 0xC3, 0xFF,
55489 +     0x00, 0x94, 0x08, 0x74, 0x18, 0xFC, 0x05, 0x54, 0xFE, 0x13, 0xC3, 0xE6, 0xFF, 0x13, 0xE6, 0x08,
55490 +     0xF6, 0x18, 0x6C, 0xEE, 0x22, 0xF6, 0x08, 0xEF, 0x1F, 0x60, 0x71, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
55491 +     0x03, 0x12, 0x23, 0x79, 0x76, 0x9B, 0x78, 0xF4, 0x76, 0xA9, 0x78, 0x0A, 0x40, 0x0D, 0x90, 0x07,
55492 +     0xF0, 0x07, 0x44, 0xE0, 0xE0, 0x60, 0x0D, 0x90, 0x78, 0xF0, 0x07, 0x44, 0x52, 0x70, 0xE6, 0x9B,
55493 +     0xA9, 0x78, 0x0A, 0x76, 0x00, 0x94, 0xD3, 0xE6, 0x09, 0x90, 0x23, 0x40, 0x94, 0xD3, 0xE0, 0x76,
55494 +     0x16, 0x1A, 0x40, 0x0A, 0xFF, 0x07, 0x54, 0xE6, 0xE0, 0x40, 0x0D, 0x90, 0xF0, 0x4F, 0xF8, 0x54,
55495 +     0xFF, 0x07, 0x54, 0xE6, 0xE0, 0x60, 0x0D, 0x90, 0xF0, 0x4F, 0xF8, 0x54, 0x7A, 0xFF, 0x7B, 0x22,
55496 +     0x78, 0x29, 0x79, 0x20, 0x7C, 0xFD, 0xE6, 0xA9, 0x40, 0x0D, 0x12, 0x00, 0x20, 0x7A, 0xFF, 0x7B,
55497 +     0x09, 0x90, 0x33, 0x79, 0x7C, 0xFD, 0xE0, 0x76, 0x40, 0x0D, 0x12, 0x00, 0x75, 0x20, 0x6E, 0x75,
55498 +     0xE5, 0x22, 0x85, 0x6F, 0x7B, 0x3D, 0x60, 0x71, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x5D,
55499 +     0x05, 0x76, 0x9B, 0x78, 0xE0, 0x69, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13, 0x90, 0x4E, 0xE0, 0x30,
55500 +     0x54, 0xE0, 0x42, 0x0D, 0xF0, 0x30, 0x44, 0x8F, 0xE0, 0x62, 0x0D, 0x90, 0x30, 0x44, 0x8F, 0x54,
55501 +     0x45, 0x0D, 0x90, 0xF0, 0x44, 0x8F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x20, 0x8F, 0x54, 0xE0, 0x65,
55502 +     0x22, 0xF0, 0x20, 0x44, 0xE0, 0x69, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x0F, 0xE0, 0x30, 0x3F,
55503 +     0xFC, 0xE4, 0x7E, 0xF1, 0xFF, 0x7B, 0xFD, 0x33, 0x65, 0x79, 0x20, 0x7A, 0x78, 0x40, 0x0D, 0x12,
55504 +     0x09, 0x70, 0xE6, 0x9B, 0x75, 0xEE, 0x03, 0x12, 0x6F, 0x75, 0x23, 0x6E, 0x4A, 0x7F, 0x22, 0x3C,
55505 +     0x46, 0x7D, 0x0D, 0x7E, 0x10, 0xD2, 0x0D, 0x7C, 0x83, 0x8E, 0x82, 0x8F, 0x0F, 0x54, 0xC4, 0xE0,
55506 +     0x40, 0x04, 0x94, 0xD3, 0x75, 0x09, 0x90, 0x36, 0x50, 0x19, 0x94, 0xE0, 0x8C, 0x82, 0x8D, 0x2E,
55507 +     0xC4, 0xFD, 0xE0, 0x83, 0xED, 0xFC, 0x0F, 0x54, 0xEC, 0xFD, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x14,
55508 +     0xF0, 0x4D, 0xF0, 0x54, 0xFF, 0xE0, 0x82, 0x8F, 0xFE, 0x0F, 0x54, 0xC4, 0xFF, 0x0F, 0x54, 0xEF,
55509 +     0x0F, 0x54, 0x14, 0xEE, 0x4F, 0xF0, 0x54, 0xC4, 0x90, 0x10, 0xC2, 0xF0, 0x90, 0xE0, 0x46, 0x0D,
55510 +     0x90, 0xF0, 0x66, 0x0D, 0x90, 0xE0, 0x4A, 0x0D, 0xA2, 0xF0, 0x6A, 0x0D, 0xFF, 0x7B, 0x22, 0x10,
55511 +     0x7E, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12, 0x01, 0x74, 0xF3, 0x07, 0xEB, 0x07, 0x90, 0xF0,
55512 +     0x90, 0xF0, 0x3F, 0x74, 0x44, 0xE0, 0xDC, 0x07, 0x90, 0xE4, 0xF0, 0x01, 0x90, 0xF0, 0xCB, 0x01,
55513 +     0x54, 0xE0, 0x43, 0x06, 0x54, 0xE0, 0xF0, 0xFB, 0x06, 0x90, 0xF0, 0xDF, 0xF0, 0x80, 0x74, 0x60,
55514 +     0xF0, 0xFF, 0x74, 0xA3, 0xE0, 0x6D, 0x09, 0x90, 0x6A, 0x75, 0xF0, 0xE4, 0x24, 0x6B, 0x75, 0x02,
55515 +     0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
55516 +     0x74, 0x61, 0x44, 0x09, 0x0A, 0x00, 0x0A, 0x61, 0x4F, 0x4C, 0x09, 0x09, 0x25, 0x20, 0x3A, 0x4B,
55517 +     0x09, 0x00, 0x0A, 0x64, 0x4C, 0x56, 0x4C, 0x09, 0x64, 0x25, 0x20, 0x3A, 0x09, 0x09, 0x00, 0x0A,
55518 +     0x3A, 0x52, 0x57, 0x50, 0x20, 0x44, 0x25, 0x20, 0x09, 0x09, 0x00, 0x0A, 0x3A, 0x52, 0x4E, 0x53,
55519 +     0x20, 0x64, 0x25, 0x20, 0x00, 0x0A, 0x42, 0x64, 0x52, 0x46, 0x09, 0x09, 0x25, 0x20, 0x3A, 0x4F,
55520 +     0x70, 0x70, 0x20, 0x44, 0x09, 0x00, 0x0A, 0x6D, 0x51, 0x45, 0x4C, 0x09, 0x25, 0x20, 0x00, 0x3A,
55521 +     0x00, 0x0A, 0x00, 0x44, 0x46, 0x44, 0x09, 0x09, 0x09, 0x00, 0x3A, 0x45, 0x44, 0x41, 0x42, 0x09,
55522 +     0x47, 0x49, 0x53, 0x5F, 0x09, 0x09, 0x00, 0x0A, 0x43, 0x53, 0x6F, 0x4C, 0x09, 0x00, 0x0A, 0x52,
55523 +     0x53, 0x6F, 0x4C, 0x09, 0x22, 0x22, 0x00, 0x0A, 0x60, 0x70, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x25,
55524 +     0x12, 0x00, 0x79, 0x20, 0x06, 0x90, 0xF4, 0x03, 0x01, 0x44, 0xE0, 0x75, 0xA3, 0x78, 0xE4, 0xF0,
55525 +     0x78, 0xF6, 0x08, 0xF6, 0x79, 0x75, 0xF6, 0xA1, 0x76, 0x7A, 0x75, 0x20, 0x75, 0x20, 0x7B, 0x75,
55526 +     0x07, 0x90, 0x77, 0x7C, 0x14, 0x60, 0xE0, 0xDA, 0xE0, 0xD8, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
55527 +     0x03, 0x74, 0xDA, 0x07, 0xD8, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xCB, 0x01, 0x90,
55528 +     0xF0, 0xFF, 0x02, 0x44, 0x07, 0x90, 0xFE, 0xE0, 0x13, 0xC4, 0xE0, 0xD4, 0xFD, 0x01, 0x54, 0x13,
55529 +     0x54, 0x13, 0xC4, 0xEE, 0x54, 0xEF, 0xFE, 0x01, 0x4D, 0xEE, 0xFF, 0xDF, 0x33, 0xC4, 0x01, 0x54,
55530 +     0x90, 0x4F, 0xE0, 0x54, 0xE0, 0xF0, 0xCB, 0x01, 0xD4, 0x07, 0x90, 0xFF, 0x54, 0x13, 0xC4, 0xE0,
55531 +     0x13, 0xEF, 0xFE, 0x01, 0x01, 0x54, 0x13, 0x13, 0xF7, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF,
55532 +     0x33, 0x33, 0x33, 0x01, 0x90, 0x4F, 0xF8, 0x54, 0xE0, 0xF0, 0xCB, 0x01, 0xD4, 0x07, 0x90, 0xFF,
55533 +     0x54, 0x13, 0xC3, 0xE0, 0xC4, 0xEF, 0xFE, 0x01, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xEF, 0x54,
55534 +     0xFE, 0x01, 0x54, 0x4E, 0x4F, 0xF0, 0x54, 0xC4, 0xF0, 0xCB, 0x01, 0x90, 0x74, 0xD4, 0x07, 0x90,
55535 +     0x10, 0xD2, 0xF0, 0x62, 0x40, 0x5D, 0x0E, 0x12, 0x65, 0x78, 0x74, 0x20, 0x74, 0x04, 0x70, 0x7C,
55536 +     0x60, 0x7B, 0x65, 0x20, 0x65, 0x77, 0x74, 0x14, 0x74, 0x04, 0x70, 0x7C, 0x70, 0x7B, 0x65, 0x20,
55537 +     0x40, 0xCA, 0x31, 0x78, 0x50, 0x73, 0x71, 0x04, 0xC2, 0xEC, 0xC2, 0x70, 0x47, 0x07, 0x90, 0xEE,
55538 +     0xF0, 0xF7, 0x54, 0xE0, 0xF0, 0xDF, 0x54, 0xE0, 0x74, 0x67, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF,
55539 +     0x0D, 0x90, 0xF0, 0x69, 0xDF, 0x54, 0xE0, 0x41, 0x61, 0x0D, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0,
55540 +     0xE0, 0x41, 0x0D, 0x90, 0x90, 0xF0, 0xEF, 0x54, 0x54, 0xE0, 0x61, 0x0D, 0x09, 0x90, 0xF0, 0xEF,
55541 +     0x02, 0x44, 0xE0, 0x2D, 0xF7, 0x54, 0xE0, 0xF0, 0x2C, 0x09, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0,
55542 +     0xF0, 0xF7, 0x54, 0xE0, 0xE0, 0xEF, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0xFB, 0x07,
55543 +     0x44, 0xE0, 0xF0, 0x08, 0x06, 0x90, 0xF0, 0x80, 0x01, 0x44, 0xE0, 0x75, 0x7F, 0x02, 0x7E, 0xF0,
55544 +     0x8F, 0x6A, 0x8E, 0x8D, 0x8F, 0x68, 0x8E, 0x6B, 0x17, 0x30, 0x22, 0x69, 0x78, 0x5D, 0x61, 0x02,
55545 +     0x18, 0xE6, 0x06, 0xA4, 0x78, 0x06, 0x01, 0x70, 0x01, 0x64, 0xE6, 0xA4, 0x02, 0x60, 0x46, 0x18,
55546 +     0x08, 0x90, 0xBA, 0x41, 0x25, 0xF5, 0xE0, 0x59, 0xE0, 0x5A, 0x08, 0x90, 0x26, 0xE5, 0x26, 0xF5,
55547 +     0x06, 0x78, 0x25, 0xAE, 0x13, 0xE7, 0xA2, 0xCE, 0xF8, 0xD8, 0x13, 0xCE, 0xE5, 0x06, 0xAC, 0xFD,
55548 +     0x78, 0x25, 0xAE, 0x26, 0xE7, 0xA2, 0xCE, 0x05, 0xD8, 0x13, 0xCE, 0x13, 0xEE, 0xFF, 0x2D, 0xF8,
55549 +     0x25, 0xEF, 0xFE, 0x3C, 0xEE, 0x26, 0xF5, 0x26, 0x25, 0xF5, 0x25, 0x35, 0xE0, 0x75, 0x09, 0x90,
55550 +     0x7C, 0xED, 0x7D, 0xFF, 0x8F, 0xA6, 0x71, 0x21, 0x90, 0x26, 0xAF, 0x27, 0xF0, 0xEF, 0x60, 0x06,
55551 +     0x94, 0xD3, 0x27, 0xE5, 0x40, 0x27, 0xAF, 0x0E, 0xEF, 0x0E, 0x7F, 0x02, 0x54, 0xC4, 0x0F, 0x54,
55552 +     0x06, 0x90, 0xFF, 0xF0, 0x0F, 0x54, 0xE0, 0x61, 0x90, 0xE4, 0xF0, 0x4F, 0xE0, 0xF0, 0x5D, 0x09,
55553 +     0x40, 0x44, 0x9F, 0x54, 0x60, 0x09, 0x90, 0xF0, 0x7B, 0x28, 0xF5, 0xE0, 0x79, 0x20, 0x7A, 0xFF,
55554 +     0x08, 0x9C, 0x78, 0x07, 0x86, 0x18, 0xE6, 0x06, 0x06, 0x01, 0x70, 0x04, 0x0D, 0x12, 0xFD, 0x14,
55555 +     0x7A, 0xFF, 0x7B, 0x40, 0xE5, 0x13, 0x79, 0x20, 0x09, 0x90, 0xFE, 0x28, 0xEE, 0xFD, 0xE0, 0x61,
55556 +     0x0D, 0x12, 0xED, 0xFC, 0x7A, 0xFF, 0x7B, 0x40, 0x90, 0x1E, 0x79, 0x20, 0xFD, 0xE0, 0x76, 0x09,
55557 +     0x0D, 0x12, 0x00, 0x7C, 0x7A, 0xFF, 0x7B, 0x40, 0xE5, 0x2A, 0x79, 0x20, 0x00, 0x7C, 0xFD, 0x27,
55558 +     0x7B, 0x40, 0x0D, 0x12, 0x79, 0x20, 0x7A, 0xFF, 0xAC, 0x26, 0xAD, 0x38, 0x40, 0x0D, 0x12, 0x25,
55559 +     0x94, 0xD3, 0x28, 0xE5, 0x61, 0x02, 0x40, 0x01, 0xA4, 0x78, 0x22, 0x5D, 0x18, 0x02, 0x64, 0xE6,
55560 +     0x7B, 0x44, 0x70, 0x46, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x47, 0x5D, 0x09, 0x90, 0xE4,
55561 +     0x9F, 0x54, 0xE0, 0xF0, 0x24, 0xF5, 0xE4, 0xF0, 0x0F, 0x54, 0x24, 0xE5, 0x5D, 0x09, 0x90, 0xFF,
55562 +     0x4F, 0xF0, 0x54, 0xE0, 0x7A, 0xFF, 0x7B, 0xF0, 0x90, 0x4E, 0x79, 0x20, 0xFE, 0xE0, 0x60, 0x09,
55563 +     0xE0, 0x61, 0x09, 0x90, 0xAC, 0xFF, 0xED, 0xFD, 0x40, 0x0D, 0x12, 0x06, 0x24, 0xE5, 0x24, 0x05,
55564 +     0x40, 0x0A, 0x94, 0xC3, 0x78, 0x4D, 0x80, 0xD3, 0x03, 0x64, 0xE6, 0xA4, 0x4D, 0x70, 0x46, 0x18,
55565 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x54, 0x79, 0x09, 0x90, 0xE4, 0xF4, 0x54, 0xE0, 0xF0, 0x5D,
55566 +     0xF0, 0x20, 0x44, 0x9F, 0xE5, 0x24, 0xF5, 0xE4, 0xFF, 0x0F, 0x54, 0x24, 0xE0, 0x5D, 0x09, 0x90,
55567 +     0xF0, 0x4F, 0xF0, 0x54, 0x20, 0x7A, 0xFF, 0x7B, 0x09, 0x90, 0x4E, 0x79, 0x90, 0xFE, 0xE0, 0x60,
55568 +     0xFD, 0xE0, 0x61, 0x09, 0x06, 0xAC, 0xFF, 0xED, 0x05, 0x40, 0x0D, 0x12, 0xC3, 0x24, 0xE5, 0x24,
55569 +     0xD3, 0x40, 0x08, 0x94, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x52, 0x79, 0x75, 0x09, 0x90, 0xF4,
55570 +     0x3C, 0x94, 0xD3, 0xE0, 0xFF, 0x7B, 0x0B, 0x40, 0x5B, 0x79, 0x20, 0x7A, 0xD3, 0xF4, 0x03, 0x12,
55571 +     0x90, 0x22, 0xC3, 0x22, 0xD3, 0xE0, 0xED, 0x07, 0x08, 0x40, 0xA0, 0x94, 0x20, 0x7A, 0xFF, 0x7B,
55572 +     0x17, 0x80, 0x66, 0x79, 0xE0, 0x76, 0x09, 0x90, 0x50, 0x03, 0x94, 0xC3, 0xE6, 0xA1, 0x78, 0x13,
55573 +     0x40, 0x0A, 0x94, 0x06, 0x7A, 0xFF, 0x7B, 0x0F, 0x12, 0x6F, 0x79, 0x20, 0x22, 0xD3, 0xF4, 0x03,
55574 +     0xF6, 0xA1, 0x78, 0xE4, 0x29, 0x8C, 0x22, 0xC3, 0xFB, 0xE4, 0x2A, 0x8D, 0x83, 0xF5, 0x82, 0xF5,
55575 +     0x80, 0x64, 0xEF, 0xC3, 0x02, 0x50, 0x81, 0x94, 0xEF, 0xD3, 0x01, 0x7F, 0xBF, 0x94, 0x80, 0x64,
55576 +     0x3F, 0x7F, 0x02, 0x40, 0x04, 0xF0, 0x75, 0xEF, 0xF0, 0xAC, 0xFD, 0xA4, 0x09, 0xE7, 0x20, 0xED,
55577 +     0xFD, 0xE0, 0x25, 0x0B, 0x80, 0xFC, 0x33, 0xEC, 0xAF, 0xFA, 0xE4, 0xF3, 0x12, 0x04, 0xAE, 0x05,
55578 +     0x06, 0xAC, 0xC0, 0x02, 0x78, 0xED, 0x07, 0xAD, 0x13, 0xC3, 0xCE, 0x07, 0xF9, 0xD8, 0x13, 0xCE,
55579 +     0xC3, 0x06, 0xAC, 0xFD, 0x40, 0x01, 0x94, 0xEC, 0x9A, 0x07, 0x74, 0x24, 0x7E, 0x01, 0x74, 0xFF,
55580 +     0x08, 0x07, 0xA8, 0x00, 0x33, 0xC3, 0x05, 0x80, 0xD8, 0xCE, 0x33, 0xCE, 0xF5, 0x82, 0x25, 0xF9,
55581 +     0x83, 0x35, 0xEE, 0x82, 0xC3, 0xEC, 0x83, 0xF5, 0x13, 0xED, 0xFC, 0x13, 0x08, 0xBA, 0x0A, 0xFD,
55582 +     0x05, 0x74, 0xC3, 0xBA, 0xFE, 0xEF, 0xFF, 0x9B, 0xF5, 0x82, 0x25, 0xE4, 0x83, 0x35, 0xEE, 0x82,
55583 +     0x00, 0x7C, 0x83, 0xF5, 0x82, 0xAF, 0x06, 0x7D, 0xC0, 0x02, 0x12, 0xFE, 0x82, 0x8F, 0x83, 0x8E,
55584 +     0x95, 0x82, 0xE5, 0xD3, 0x95, 0x83, 0xE5, 0x2A, 0xE4, 0x07, 0x40, 0x29, 0x82, 0xF5, 0x83, 0xF5,
55585 +     0xE5, 0xC3, 0x0D, 0x80, 0xF5, 0x82, 0x95, 0x2A, 0x95, 0x29, 0xE5, 0x82, 0xE5, 0x83, 0xF5, 0x83,
55586 +     0x75, 0x82, 0xF5, 0x83, 0x22, 0xFF, 0x00, 0x83, 0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00,
55587 +     0x09, 0x09, 0x09, 0x09, 0x25, 0x3A, 0x58, 0x52, 0x09, 0x00, 0x0A, 0x78, 0x58, 0x54, 0x09, 0x09,
55588 +     0x00, 0x3A, 0x64, 0x25, 0x00, 0x0A, 0x78, 0x25, 0x44, 0x78, 0x54, 0x09, 0x00, 0x0A, 0x73, 0x69,
55589 +     0x2D, 0x53, 0x4C, 0x09, 0x0A, 0x6B, 0x68, 0x43, 0x50, 0x09, 0x09, 0x00, 0x61, 0x46, 0x2D, 0x44,
55590 +     0x0A, 0x74, 0x6C, 0x75, 0x43, 0x41, 0x09, 0x00, 0x0A, 0x44, 0x2D, 0x4B, 0x4E, 0x09, 0x09, 0x00,
55591 +     0x41, 0x4D, 0x2D, 0x4F, 0x0A, 0x48, 0x43, 0x54, 0x10, 0x02, 0x12, 0x00, 0x30, 0xEF, 0x72, 0xAF,
55592 +     0x06, 0x90, 0x17, 0xE0, 0x08, 0x44, 0xE0, 0x34, 0x7A, 0xFF, 0x7B, 0xF0, 0x12, 0x3D, 0x79, 0x20,
55593 +     0x64, 0x75, 0xF4, 0x03, 0xBD, 0x65, 0x75, 0x24, 0x27, 0x64, 0x75, 0x22, 0x22, 0xD9, 0x65, 0x75,
55594 +     0x03, 0x60, 0x67, 0xE5, 0xAF, 0x15, 0x02, 0x12, 0xE0, 0x30, 0xEF, 0x73, 0xE6, 0x8B, 0x78, 0x09,
55595 +     0x40, 0x00, 0x94, 0xD3, 0x8B, 0x78, 0x16, 0x01, 0x90, 0x40, 0x70, 0xE6, 0x13, 0xE0, 0x0D, 0x06,
55596 +     0x30, 0x3F, 0x54, 0x13, 0x13, 0xE0, 0x2F, 0xE0, 0x1F, 0x54, 0x13, 0x13, 0xAE, 0x26, 0xE0, 0x30,
55597 +     0x8F, 0x76, 0xAF, 0x75, 0xE0, 0x83, 0x8E, 0x82, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54,
55598 +     0x10, 0x06, 0x90, 0x0D, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x13, 0x64, 0x75, 0x07, 0xE0,
55599 +     0xCC, 0x65, 0x75, 0x20, 0x20, 0x64, 0x75, 0x22, 0x22, 0x49, 0x65, 0x75, 0xE0, 0xA0, 0x07, 0x90,
55600 +     0x02, 0x64, 0x07, 0x54, 0x64, 0x75, 0x06, 0x60, 0xBD, 0x65, 0x75, 0x24, 0x03, 0x60, 0x67, 0xE5,
55601 +     0x78, 0x1A, 0x02, 0x12, 0x07, 0x64, 0xE6, 0x93, 0x20, 0xAF, 0x4B, 0x70, 0x13, 0x13, 0x13, 0xEF,
55602 +     0xE0, 0x30, 0x1F, 0x54, 0x0E, 0x06, 0x90, 0x65, 0xE0, 0xA3, 0xFE, 0xE0, 0x06, 0xA6, 0x90, 0x78,
55603 +     0x72, 0xAF, 0xF6, 0x08, 0xC4, 0x80, 0x54, 0xEF, 0x18, 0xFF, 0x0F, 0x54, 0x4F, 0xF7, 0x54, 0xE6,
55604 +     0x08, 0xFF, 0xE6, 0xF6, 0xAD, 0x75, 0xAC, 0xE6, 0x8C, 0x82, 0x8D, 0x76, 0xA3, 0xF0, 0xCF, 0x83,
55605 +     0x06, 0x90, 0xF0, 0xEF, 0x13, 0xC4, 0xE0, 0x0E, 0x01, 0x54, 0x13, 0x13, 0x78, 0x2B, 0xE0, 0x20,
55606 +     0x80, 0x08, 0x76, 0x93, 0x60, 0x67, 0xE5, 0x25, 0xEF, 0x72, 0xAF, 0x21, 0x54, 0xC4, 0x80, 0x54,
55607 +     0x90, 0x78, 0xFF, 0x0F, 0x4F, 0xF7, 0x54, 0xE6, 0x08, 0xFF, 0xE6, 0xF6, 0xAD, 0x75, 0xAC, 0xE6,
55608 +     0x8C, 0x82, 0x8D, 0x76, 0xA3, 0xF0, 0xCF, 0x83, 0x73, 0xAF, 0xF0, 0xEF, 0x20, 0x13, 0xC3, 0xEF,
55609 +     0xF7, 0x21, 0x02, 0xE0, 0x78, 0xAF, 0x77, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xF0, 0xBF, 0x54, 0xE0,
55610 +     0x78, 0xAF, 0x77, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0, 0x70, 0x66, 0x8E, 0x78,
55611 +     0x66, 0x18, 0xEE, 0x03, 0x8A, 0x78, 0x5B, 0x70, 0x94, 0xC3, 0xE6, 0x06, 0x76, 0x68, 0x40, 0x02,
55612 +     0xAF, 0x77, 0xAE, 0x02, 0x8E, 0x82, 0x8F, 0x78, 0x13, 0x13, 0xE0, 0x83, 0xFF, 0x01, 0x54, 0x13,
55613 +     0xC4, 0xEE, 0x72, 0xAE, 0x01, 0x54, 0x13, 0x13, 0x78, 0x4C, 0x60, 0x6F, 0x07, 0xB4, 0xE6, 0x93,
55614 +     0xEF, 0x20, 0xAF, 0x0B, 0x54, 0x13, 0x13, 0x13, 0x3B, 0xE0, 0x30, 0x1F, 0x75, 0x27, 0x64, 0x75,
55615 +     0x93, 0x78, 0x45, 0x65, 0x70, 0x07, 0x64, 0xE6, 0x54, 0x20, 0xE5, 0x2E, 0xE6, 0x20, 0xF5, 0xF7,
55616 +     0x23, 0x60, 0x01, 0x64, 0x60, 0x08, 0x64, 0xE6, 0x34, 0x06, 0x90, 0x1E, 0xF0, 0x10, 0x44, 0xE0,
55617 +     0xAF, 0x77, 0xAE, 0x22, 0x8E, 0x82, 0x8F, 0x78, 0xA3, 0xFE, 0xE0, 0x83, 0xA6, 0x8D, 0x78, 0xE0,
55618 +     0xE4, 0xF6, 0x08, 0x06, 0x22, 0xF6, 0x8A, 0x78, 0x08, 0x60, 0x67, 0xE5, 0x90, 0x1F, 0x02, 0x12,
55619 +     0x4D, 0x71, 0x23, 0x06, 0xC3, 0xEF, 0x72, 0xAF, 0x0A, 0xE0, 0x20, 0x13, 0x13, 0xEF, 0x72, 0xAF,
55620 +     0x30, 0x3F, 0x54, 0x13, 0x80, 0x7F, 0x27, 0xE0, 0x50, 0x48, 0x0E, 0x12, 0x76, 0x84, 0x78, 0x27,
55621 +     0x6C, 0x76, 0x08, 0x02, 0x54, 0xEF, 0x72, 0xAF, 0xF0, 0x54, 0xC4, 0x02, 0xEE, 0x72, 0xAE, 0xFF,
55622 +     0xF5, 0x4F, 0xDF, 0x54, 0x24, 0x64, 0x75, 0x72, 0x80, 0x2B, 0x65, 0x75, 0x76, 0x80, 0x78, 0x07,
55623 +     0x36, 0x76, 0x08, 0x01, 0xE0, 0xA0, 0x07, 0x90, 0x02, 0x64, 0x07, 0x54, 0x78, 0xE4, 0x0B, 0x60,
55624 +     0x8D, 0x78, 0xF6, 0x8A, 0x80, 0xF6, 0x08, 0xF6, 0xEF, 0x73, 0xAF, 0x57, 0xE0, 0x30, 0x13, 0xC3,
55625 +     0xAF, 0x77, 0xAE, 0x4F, 0x8E, 0x82, 0x8F, 0x78, 0x40, 0x54, 0xE0, 0x83, 0xE6, 0x8D, 0x78, 0xFF,
55626 +     0xF6, 0x4F, 0xBF, 0x54, 0x78, 0xAF, 0x77, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0,
55627 +     0x03, 0x70, 0x66, 0x08, 0x70, 0x66, 0x18, 0xEE, 0x06, 0x8A, 0x78, 0x11, 0x02, 0x94, 0xC3, 0xE6,
55628 +     0x64, 0x75, 0x1E, 0x40, 0x45, 0x65, 0x75, 0x27, 0x77, 0xAE, 0x16, 0x80, 0x82, 0x8F, 0x78, 0xAF,
55629 +     0xFE, 0xE0, 0x83, 0x8E, 0x8D, 0x78, 0xE0, 0xA3, 0xF6, 0x08, 0x06, 0xA6, 0xF6, 0x8A, 0x78, 0xE4,
55630 +     0xE0, 0x27, 0x06, 0x90, 0x61, 0x02, 0xE0, 0x20, 0x12, 0x82, 0x7F, 0x39, 0x09, 0x40, 0x48, 0x0E,
55631 +     0x0E, 0x12, 0x84, 0x7F, 0x61, 0x02, 0x40, 0x48, 0xEF, 0x73, 0xAF, 0x4C, 0xAF, 0x7D, 0xE0, 0x30,
55632 +     0xE0, 0x20, 0xEF, 0x72, 0xE6, 0x83, 0x78, 0x77, 0x34, 0x70, 0x46, 0x18, 0xE0, 0x23, 0x06, 0x90,
55633 +     0x54, 0x13, 0x13, 0xFF, 0x07, 0xE0, 0x30, 0x3F, 0xE0, 0x35, 0x06, 0x90, 0xC2, 0xF0, 0x08, 0x44,
55634 +     0x71, 0x11, 0xC2, 0x10, 0xE6, 0x88, 0x78, 0x58, 0x08, 0xFE, 0x07, 0x54, 0xFF, 0xE0, 0x25, 0xE6,
55635 +     0xEF, 0xFE, 0x33, 0xEE, 0x83, 0x78, 0xC8, 0x24, 0x2A, 0x34, 0xEE, 0xF6, 0x21, 0x80, 0xF6, 0x18,
55636 +     0x54, 0xE6, 0x89, 0x78, 0x06, 0x90, 0xFF, 0x01, 0x13, 0xFD, 0xE0, 0x23, 0x6F, 0x01, 0x54, 0x13,
55637 +     0x60, 0xE4, 0x01, 0x70, 0x35, 0x06, 0x90, 0x07, 0xF0, 0x08, 0x44, 0xE0, 0x71, 0xE6, 0x89, 0x78,
55638 +     0x76, 0x84, 0x78, 0x53, 0x6C, 0x76, 0x08, 0x02, 0x76, 0x84, 0x78, 0x22, 0x6C, 0x76, 0x08, 0x02,
55639 +     0x2A, 0x76, 0x82, 0x78, 0x90, 0xC8, 0x76, 0x08, 0x4D, 0x71, 0x27, 0x06, 0x13, 0xFF, 0xE0, 0x22,
55640 +     0x13, 0x3F, 0x54, 0x13, 0x11, 0xC2, 0x10, 0x92, 0xE0, 0x27, 0x06, 0x90, 0x30, 0x03, 0xE0, 0x30,
55641 +     0x06, 0x90, 0x1A, 0x10, 0xE0, 0x20, 0xE0, 0x27, 0x26, 0x06, 0x90, 0x5F, 0xE0, 0xA3, 0xFE, 0xE0,
55642 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x4C, 0xE0, 0x20, 0xF9, 0x11, 0xA2, 0x10, 0xC2,
55643 +     0x54, 0xC4, 0x33, 0xE4, 0x90, 0x0F, 0x44, 0x10, 0x90, 0xF0, 0x01, 0x0D, 0x10, 0x74, 0x21, 0x0D,
55644 +     0x00, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x18, 0x74, 0x38, 0x74, 0x20, 0x0D, 0x0C, 0x0D, 0x90, 0xF0,
55645 +     0x90, 0xF0, 0x15, 0x74, 0x12, 0x74, 0x2C, 0x0D, 0xF1, 0x07, 0x90, 0xF0, 0xF0, 0xFC, 0x54, 0xE0,
55646 +     0x44, 0xF3, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x04, 0xFC, 0x54, 0xE0, 0xF2, 0xE0, 0xF0, 0x01, 0x44,
55647 +     0x90, 0xF0, 0xF3, 0x54, 0x4A, 0x80, 0xBC, 0x01, 0x11, 0xA2, 0x10, 0xD2, 0x54, 0xC4, 0x33, 0xE4,
55648 +     0x90, 0x0F, 0x44, 0xF0, 0x90, 0xF0, 0x21, 0x0D, 0x10, 0x74, 0x01, 0x0D, 0x00, 0x0D, 0x90, 0xF0,
55649 +     0x90, 0xF0, 0x38, 0x74, 0x18, 0x74, 0x20, 0x0D, 0x0C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x12, 0x74,
55650 +     0x15, 0x74, 0x2C, 0x0D, 0xF1, 0x07, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x54, 0xE0, 0xF0, 0x01,
55651 +     0x07, 0x90, 0xF0, 0xF3, 0xFC, 0x54, 0xE0, 0xF2, 0xF3, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x04, 0x44,
55652 +     0x90, 0xE0, 0xBD, 0x01, 0xA2, 0xF0, 0x3E, 0x08, 0x54, 0x33, 0xE4, 0x10, 0x25, 0xE0, 0x25, 0x01,
55653 +     0x06, 0x90, 0xFF, 0xE0, 0xFB, 0x54, 0xE0, 0x23, 0xE5, 0x22, 0xF0, 0x4F, 0x7B, 0x26, 0x60, 0x67,
55654 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x20, 0x74, 0x97, 0x07, 0x90, 0x06, 0x90, 0xF0, 0x01,
55655 +     0x13, 0xFF, 0xE0, 0x23, 0x13, 0x3F, 0x54, 0x13, 0x11, 0xD2, 0x10, 0x92, 0x80, 0x78, 0x58, 0x71,
55656 +     0x76, 0x08, 0x1D, 0x76, 0xEF, 0x72, 0xAF, 0x4C, 0x07, 0x54, 0x13, 0xC4, 0xE0, 0x30, 0x72, 0xAF,
55657 +     0x02, 0x54, 0xEF, 0x0A, 0x54, 0x33, 0x33, 0x33, 0xEF, 0x07, 0x80, 0xF8, 0xE0, 0x25, 0x04, 0x54,
55658 +     0xAE, 0xFF, 0xE0, 0x25, 0xEF, 0x54, 0xEE, 0x72, 0x7F, 0x72, 0xF5, 0x4F, 0x48, 0x0E, 0x12, 0x80,
55659 +     0x72, 0xAF, 0x1B, 0x50, 0x54, 0x13, 0xC4, 0xEF, 0x0B, 0x06, 0x90, 0x07, 0x74, 0x05, 0xE0, 0x20,
55660 +     0x03, 0x80, 0xF0, 0x21, 0x75, 0xF0, 0x81, 0x74, 0x65, 0x75, 0x20, 0x64, 0xEF, 0x72, 0xAF, 0x49,
55661 +     0x20, 0x0F, 0x54, 0xC4, 0xFF, 0x7B, 0x16, 0xE0, 0x29, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12,
55662 +     0x44, 0xE0, 0x0D, 0x06, 0x64, 0x75, 0xF0, 0x10, 0xF8, 0x65, 0x75, 0x21, 0x60, 0x67, 0xE5, 0x22,
55663 +     0x7A, 0xFF, 0x7B, 0x33, 0x12, 0x18, 0x79, 0x20, 0x80, 0x78, 0xF4, 0x03, 0x76, 0x08, 0x34, 0x76,
55664 +     0x23, 0x06, 0x90, 0xBC, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54, 0x71, 0x11, 0xD2, 0x10,
55665 +     0x97, 0x07, 0x90, 0x58, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x03, 0x06, 0x20, 0xE5, 0xF0, 0xDF,
55666 +     0x20, 0xF5, 0xF7, 0x54, 0x0E, 0x12, 0x80, 0x7F, 0x75, 0x06, 0x50, 0x48, 0x65, 0x75, 0x21, 0x64,
55667 +     0x64, 0x75, 0x22, 0xF8, 0xBD, 0x65, 0x75, 0x24, 0xE0, 0x0D, 0x06, 0x90, 0xE5, 0xF0, 0xEF, 0x54,
55668 +     0xF5, 0xFB, 0x54, 0x20, 0x00, 0x06, 0x90, 0x20, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xC8, 0x01, 0x90,
55669 +     0x12, 0xF0, 0x04, 0x44, 0x07, 0x90, 0x74, 0x02, 0x01, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
55670 +     0x8A, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xFF, 0xE0, 0xFF, 0x6F, 0xE0, 0x8B, 0xE0, 0x0B, 0x07, 0x90,
55671 +     0x88, 0x78, 0xE4, 0xFD, 0x08, 0x6D, 0xEF, 0xF6, 0x02, 0x05, 0x7F, 0xF6, 0x66, 0xE5, 0x68, 0x03,
55672 +     0x02, 0xB1, 0x25, 0x60, 0xF6, 0x86, 0x78, 0xE4, 0x67, 0x75, 0xF6, 0x08, 0x07, 0x75, 0x75, 0x01,
55673 +     0x75, 0x9A, 0x76, 0x75, 0x78, 0x75, 0x07, 0x77, 0xEF, 0x73, 0xAF, 0x9C, 0x73, 0xF5, 0xFD, 0x54,
55674 +     0x54, 0xEF, 0x73, 0xAF, 0xC2, 0x73, 0xF5, 0xFE, 0x5D, 0x0E, 0x12, 0x10, 0x06, 0x90, 0x0B, 0x40,
55675 +     0xC4, 0xFF, 0xE0, 0x00, 0xE0, 0x20, 0x0F, 0x54, 0x7F, 0x27, 0x7E, 0x12, 0x65, 0x65, 0xEF, 0xD9,
55676 +     0x65, 0xEE, 0x03, 0x70, 0x8E, 0x04, 0x60, 0x64, 0xF1, 0x65, 0x8F, 0x64, 0xEF, 0x73, 0xAF, 0x24,
55677 +     0x73, 0xF5, 0xFD, 0x54, 0xE0, 0x9E, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x7A, 0xFF, 0x7B, 0x23,
55678 +     0xAE, 0x00, 0x79, 0x20, 0x8F, 0x78, 0xAF, 0x77, 0xE0, 0x83, 0x8E, 0x82, 0xFD, 0xE0, 0xA3, 0xFC,
55679 +     0xAF, 0x40, 0x0D, 0x12, 0x02, 0x44, 0xEF, 0x73, 0x07, 0x90, 0x73, 0xF5, 0xF0, 0x02, 0x74, 0x9E,
55680 +     0x65, 0x65, 0x63, 0xE5, 0x62, 0xE5, 0x04, 0x70, 0x09, 0x60, 0x64, 0x65, 0x85, 0x62, 0x64, 0x85,
55681 +     0x67, 0x75, 0x63, 0x65, 0xA9, 0x62, 0xAA, 0x01, 0x27, 0x03, 0x12, 0x63, 0xAF, 0x67, 0xF5, 0xE4,
55682 +     0xFE, 0x54, 0xEF, 0x73, 0x07, 0x90, 0x73, 0xF5, 0x13, 0x13, 0xE0, 0x9E, 0x30, 0x1F, 0x54, 0x13,
55683 +     0xFF, 0x7B, 0x31, 0xE0, 0x0B, 0x79, 0x20, 0x7A, 0xE0, 0x23, 0x06, 0x90, 0x39, 0x0D, 0x12, 0xFF,
55684 +     0x20, 0x7A, 0xFF, 0x7B, 0x75, 0xAE, 0x14, 0x79, 0x82, 0x8F, 0x76, 0xAF, 0xFC, 0xE0, 0x83, 0x8E,
55685 +     0x12, 0xFD, 0xE0, 0xA3, 0x73, 0xAF, 0x40, 0x0D, 0xF5, 0x01, 0x44, 0xEF, 0x9E, 0x07, 0x90, 0x73,
55686 +     0x78, 0xF0, 0x08, 0x74, 0x19, 0x70, 0xE6, 0x8C, 0x54, 0xEF, 0x72, 0xAF, 0x90, 0x72, 0xF5, 0xFD,
55687 +     0x13, 0xE0, 0x54, 0x08, 0x1F, 0x54, 0x13, 0x13, 0xE0, 0x30, 0x00, 0x7F, 0x80, 0x01, 0x7F, 0x02,
55688 +     0xE6, 0x8C, 0x78, 0x36, 0x1F, 0x70, 0x0A, 0x64, 0x44, 0xEF, 0x72, 0xAF, 0x90, 0x72, 0xF5, 0x02,
55689 +     0x13, 0xE0, 0x54, 0x08, 0x1F, 0x54, 0x13, 0x13, 0xE0, 0x20, 0x00, 0x7F, 0xC3, 0x01, 0x7F, 0x02,
55690 +     0x9F, 0xE6, 0x8C, 0x78, 0x90, 0x15, 0x80, 0xF6, 0x13, 0xE0, 0x54, 0x08, 0x1F, 0x54, 0x13, 0x13,
55691 +     0xE0, 0x20, 0x01, 0x7F, 0x78, 0xFF, 0x7F, 0x02, 0xF6, 0x26, 0xEF, 0x8C, 0x0E, 0x12, 0x86, 0x7F,
55692 +     0x90, 0x0A, 0x40, 0x48, 0x54, 0xE0, 0xA0, 0x07, 0x60, 0x01, 0x64, 0x07, 0xEF, 0x72, 0xAF, 0x07,
55693 +     0x72, 0xF5, 0xFB, 0x54, 0xE0, 0x9E, 0x07, 0x90, 0xD3, 0x2A, 0xE0, 0x30, 0x94, 0xE6, 0x87, 0x78,
55694 +     0x94, 0xE6, 0x18, 0x00, 0x90, 0x11, 0x40, 0x00, 0x54, 0xE0, 0xA0, 0x07, 0x01, 0xBF, 0xFF, 0x07,
55695 +     0xEF, 0x72, 0xAF, 0x07, 0x72, 0xF5, 0x04, 0x44, 0x00, 0x76, 0x86, 0x78, 0x90, 0xFA, 0x76, 0x08,
55696 +     0x01, 0x74, 0x9E, 0x07, 0x54, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x08, 0x74, 0x54, 0xE0, 0xA0, 0x07,
55697 +     0x02, 0xBF, 0xFF, 0x07, 0x80, 0x01, 0x7F, 0x04, 0xEF, 0x00, 0x7F, 0x02, 0x33, 0x33, 0x01, 0x54,
55698 +     0xFF, 0xF8, 0x54, 0x33, 0x54, 0xEE, 0x72, 0xAE, 0x72, 0xF5, 0x4F, 0xF7, 0x13, 0xEF, 0x72, 0xAF,
55699 +     0x01, 0x54, 0x13, 0x13, 0xEE, 0x72, 0xAE, 0xFF, 0x01, 0x54, 0x13, 0x13, 0x72, 0xAE, 0xFF, 0x4F,
55700 +     0x54, 0x13, 0xC3, 0xEE, 0x01, 0x54, 0x4F, 0x01, 0xEE, 0x72, 0xAE, 0xFF, 0xF5, 0x4F, 0xFE, 0x54,
55701 +     0x4E, 0xA1, 0x22, 0x72, 0x54, 0xE6, 0x89, 0x78, 0xE4, 0xC3, 0xFF, 0x01, 0x94, 0x08, 0x74, 0x9F,
55702 +     0xFC, 0x05, 0x54, 0x00, 0x13, 0xC3, 0xE6, 0x18, 0x13, 0xE6, 0x08, 0xFE, 0x18, 0x6C, 0xEE, 0xFF,
55703 +     0xF6, 0x08, 0xEF, 0xF6, 0x60, 0x67, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x26, 0x12, 0x35, 0x79, 0x20,
55704 +     0x06, 0x90, 0xF4, 0x03, 0x01, 0x44, 0xE0, 0x0D, 0xAF, 0x75, 0xAE, 0xF0, 0x8E, 0x82, 0x8F, 0x76,
55705 +     0x40, 0x44, 0xE0, 0x83, 0xE6, 0x8D, 0x78, 0xF0, 0xE4, 0xF6, 0x40, 0x44, 0x90, 0xF6, 0x8A, 0x78,
55706 +     0x54, 0xE0, 0xA0, 0x07, 0x60, 0x02, 0x64, 0x07, 0x24, 0x64, 0x75, 0x06, 0xAF, 0xBD, 0x65, 0x75,
55707 +     0x13, 0xC3, 0xEF, 0x73, 0xAE, 0x51, 0xE0, 0x30, 0x8F, 0x78, 0xAF, 0x77, 0xE0, 0x83, 0x8E, 0x82,
55708 +     0x78, 0xE0, 0xA3, 0xFE, 0x03, 0x70, 0x66, 0x8E, 0x70, 0x66, 0x18, 0xEE, 0x06, 0x8A, 0x78, 0x10,
55709 +     0x02, 0x94, 0xD3, 0xE6, 0x64, 0x75, 0x32, 0x40, 0x70, 0x65, 0x75, 0x20, 0x8A, 0x78, 0xE4, 0x22,
55710 +     0xE6, 0x8D, 0x78, 0xF6, 0xAE, 0xF6, 0xBF, 0x54, 0x8F, 0x78, 0xAF, 0x77, 0xE0, 0x83, 0x8E, 0x82,
55711 +     0x08, 0xE0, 0xA3, 0xFE, 0xEE, 0x03, 0x70, 0x66, 0x06, 0x60, 0x66, 0x18, 0x75, 0x24, 0x64, 0x75,
55712 +     0x8D, 0x78, 0xBD, 0x65, 0xF6, 0x40, 0x44, 0xE6, 0xC8, 0x01, 0x90, 0x22, 0xF0, 0xFB, 0x54, 0xE0,
55713 +     0x75, 0x02, 0x60, 0x75, 0x22, 0x22, 0x0B, 0x61, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
55714 +     0x09, 0x09, 0x09, 0x09, 0x25, 0x3A, 0x58, 0x52, 0x09, 0x00, 0x0A, 0x78, 0x58, 0x54, 0x09, 0x09,
55715 +     0x00, 0x3A, 0x64, 0x25, 0x00, 0x0A, 0x78, 0x25, 0x44, 0x78, 0x54, 0x09, 0x00, 0x0A, 0x73, 0x69,
55716 +     0x2D, 0x53, 0x4C, 0x09, 0x0A, 0x6B, 0x68, 0x43, 0x50, 0x09, 0x09, 0x00, 0x61, 0x46, 0x2D, 0x44,
55717 +     0x0A, 0x74, 0x6C, 0x75, 0x43, 0x41, 0x09, 0x00, 0x0A, 0x44, 0x2D, 0x4B, 0x4E, 0x09, 0x09, 0x00,
55718 +     0x41, 0x4D, 0x2D, 0x4F, 0x0A, 0x48, 0x43, 0x54, 0x29, 0x02, 0x12, 0x00, 0x30, 0xEF, 0x79, 0xAF,
55719 +     0x06, 0x90, 0x17, 0xE0, 0x08, 0x44, 0xE0, 0x74, 0x7A, 0xFF, 0x7B, 0xF0, 0x12, 0x3D, 0x79, 0x20,
55720 +     0x6E, 0x75, 0xF4, 0x03, 0xBD, 0x6F, 0x75, 0x24, 0x27, 0x6E, 0x75, 0x22, 0x22, 0xD9, 0x6F, 0x75,
55721 +     0x03, 0x60, 0x71, 0xE5, 0xAF, 0x2E, 0x02, 0x12, 0xE0, 0x30, 0xEF, 0x7A, 0xE6, 0xA4, 0x78, 0x09,
55722 +     0x40, 0x00, 0x94, 0xD3, 0xA4, 0x78, 0x16, 0x01, 0x90, 0x40, 0x70, 0xE6, 0x13, 0xE0, 0x4D, 0x06,
55723 +     0x30, 0x3F, 0x54, 0x13, 0x13, 0xE0, 0x2F, 0xE0, 0x1F, 0x54, 0x13, 0x13, 0xAE, 0x26, 0xE0, 0x30,
55724 +     0x8F, 0x7D, 0xAF, 0x7C, 0xE0, 0x83, 0x8E, 0x82, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54,
55725 +     0x50, 0x06, 0x90, 0x0D, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x13, 0x6E, 0x75, 0x07, 0xE0,
55726 +     0xCC, 0x6F, 0x75, 0x20, 0x20, 0x6E, 0x75, 0x22, 0x22, 0x49, 0x6F, 0x75, 0xE0, 0xE9, 0x07, 0x90,
55727 +     0x02, 0x64, 0x07, 0x54, 0x6E, 0x75, 0x06, 0x60, 0xBD, 0x6F, 0x75, 0x24, 0x03, 0x60, 0x71, 0xE5,
55728 +     0x78, 0x33, 0x02, 0x12, 0x07, 0x64, 0xE6, 0xAC, 0x21, 0xAF, 0x4B, 0x70, 0x13, 0x13, 0x13, 0xEF,
55729 +     0xE0, 0x30, 0x1F, 0x54, 0x4E, 0x06, 0x90, 0x65, 0xE0, 0xA3, 0xFE, 0xE0, 0x06, 0xA6, 0xA9, 0x78,
55730 +     0x79, 0xAF, 0xF6, 0x08, 0xC4, 0x80, 0x54, 0xEF, 0x18, 0xFF, 0x0F, 0x54, 0x4F, 0xF7, 0x54, 0xE6,
55731 +     0x08, 0xFF, 0xE6, 0xF6, 0xAD, 0x7C, 0xAC, 0xE6, 0x8C, 0x82, 0x8D, 0x7D, 0xA3, 0xF0, 0xCF, 0x83,
55732 +     0x06, 0x90, 0xF0, 0xEF, 0x13, 0xC4, 0xE0, 0x4E, 0x01, 0x54, 0x13, 0x13, 0x78, 0x2B, 0xE0, 0x20,
55733 +     0x80, 0x08, 0x76, 0xAC, 0x60, 0x71, 0xE5, 0x25, 0xEF, 0x79, 0xAF, 0x21, 0x54, 0xC4, 0x80, 0x54,
55734 +     0xA9, 0x78, 0xFF, 0x0F, 0x4F, 0xF7, 0x54, 0xE6, 0x08, 0xFF, 0xE6, 0xF6, 0xAD, 0x7C, 0xAC, 0xE6,
55735 +     0x8C, 0x82, 0x8D, 0x7D, 0xA3, 0xF0, 0xCF, 0x83, 0x7A, 0xAF, 0xF0, 0xEF, 0x20, 0x13, 0xC3, 0xEF,
55736 +     0xF7, 0x21, 0x02, 0xE0, 0x7F, 0xAF, 0x7E, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xF0, 0xBF, 0x54, 0xE0,
55737 +     0x7F, 0xAF, 0x7E, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0, 0x70, 0x66, 0xA7, 0x78,
55738 +     0x66, 0x18, 0xEE, 0x03, 0xA3, 0x78, 0x5B, 0x70, 0x94, 0xC3, 0xE6, 0x06, 0x76, 0x68, 0x40, 0x02,
55739 +     0xAF, 0x7E, 0xAE, 0x02, 0x8E, 0x82, 0x8F, 0x7F, 0x13, 0x13, 0xE0, 0x83, 0xFF, 0x01, 0x54, 0x13,
55740 +     0xC4, 0xEE, 0x79, 0xAE, 0x01, 0x54, 0x13, 0x13, 0x78, 0x4C, 0x60, 0x6F, 0x07, 0xB4, 0xE6, 0xAC,
55741 +     0xEF, 0x21, 0xAF, 0x0B, 0x54, 0x13, 0x13, 0x13, 0x3B, 0xE0, 0x30, 0x1F, 0x75, 0x27, 0x6E, 0x75,
55742 +     0xAC, 0x78, 0x45, 0x6F, 0x70, 0x07, 0x64, 0xE6, 0x54, 0x21, 0xE5, 0x2E, 0xE6, 0x21, 0xF5, 0xF7,
55743 +     0x23, 0x60, 0x01, 0x64, 0x60, 0x08, 0x64, 0xE6, 0x74, 0x06, 0x90, 0x1E, 0xF0, 0x10, 0x44, 0xE0,
55744 +     0xAF, 0x7E, 0xAE, 0x22, 0x8E, 0x82, 0x8F, 0x7F, 0xA3, 0xFE, 0xE0, 0x83, 0xA6, 0xA6, 0x78, 0xE0,
55745 +     0xE4, 0xF6, 0x08, 0x06, 0x22, 0xF6, 0xA3, 0x78, 0x08, 0x60, 0x71, 0xE5, 0x90, 0x38, 0x02, 0x12,
55746 +     0x4D, 0x71, 0x63, 0x06, 0xC3, 0xEF, 0x79, 0xAF, 0x0A, 0xE0, 0x20, 0x13, 0x13, 0xEF, 0x79, 0xAF,
55747 +     0x30, 0x3F, 0x54, 0x13, 0x99, 0x7F, 0x27, 0xE0, 0x50, 0x48, 0x0E, 0x12, 0x76, 0x9D, 0x78, 0x27,
55748 +     0x6C, 0x76, 0x08, 0x02, 0x54, 0xEF, 0x79, 0xAF, 0xF0, 0x54, 0xC4, 0x02, 0xEE, 0x79, 0xAE, 0xFF,
55749 +     0xF5, 0x4F, 0xDF, 0x54, 0x24, 0x6E, 0x75, 0x79, 0x80, 0x2B, 0x6F, 0x75, 0x76, 0x99, 0x78, 0x07,
55750 +     0x36, 0x76, 0x08, 0x01, 0xE0, 0xE9, 0x07, 0x90, 0x02, 0x64, 0x07, 0x54, 0x78, 0xE4, 0x0B, 0x60,
55751 +     0xA6, 0x78, 0xF6, 0xA3, 0x80, 0xF6, 0x08, 0xF6, 0xEF, 0x7A, 0xAF, 0x57, 0xE0, 0x30, 0x13, 0xC3,
55752 +     0xAF, 0x7E, 0xAE, 0x4F, 0x8E, 0x82, 0x8F, 0x7F, 0x40, 0x54, 0xE0, 0x83, 0xE6, 0xA6, 0x78, 0xFF,
55753 +     0xF6, 0x4F, 0xBF, 0x54, 0x7F, 0xAF, 0x7E, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0,
55754 +     0x03, 0x70, 0x66, 0x08, 0x70, 0x66, 0x18, 0xEE, 0x06, 0xA3, 0x78, 0x11, 0x02, 0x94, 0xC3, 0xE6,
55755 +     0x6E, 0x75, 0x1E, 0x40, 0x45, 0x6F, 0x75, 0x27, 0x7E, 0xAE, 0x16, 0x80, 0x82, 0x8F, 0x7F, 0xAF,
55756 +     0xFE, 0xE0, 0x83, 0x8E, 0xA6, 0x78, 0xE0, 0xA3, 0xF6, 0x08, 0x06, 0xA6, 0xF6, 0xA3, 0x78, 0xE4,
55757 +     0xE0, 0x67, 0x06, 0x90, 0x61, 0x02, 0xE0, 0x20, 0x12, 0x9B, 0x7F, 0x39, 0x09, 0x40, 0x48, 0x0E,
55758 +     0x0E, 0x12, 0x9D, 0x7F, 0x61, 0x02, 0x40, 0x48, 0xEF, 0x7A, 0xAF, 0x4C, 0xAF, 0x7D, 0xE0, 0x30,
55759 +     0xE0, 0x20, 0xEF, 0x79, 0xE6, 0x9C, 0x78, 0x77, 0x34, 0x70, 0x46, 0x18, 0xE0, 0x63, 0x06, 0x90,
55760 +     0x54, 0x13, 0x13, 0xFF, 0x07, 0xE0, 0x30, 0x3F, 0xE0, 0x75, 0x06, 0x90, 0xC2, 0xF0, 0x08, 0x44,
55761 +     0x71, 0x11, 0xC2, 0x10, 0xE6, 0xA1, 0x78, 0x58, 0x08, 0xFE, 0x07, 0x54, 0xFF, 0xE0, 0x25, 0xE6,
55762 +     0xEF, 0xFE, 0x33, 0xEE, 0x9C, 0x78, 0xC8, 0x24, 0x2A, 0x34, 0xEE, 0xF6, 0x21, 0x80, 0xF6, 0x18,
55763 +     0x54, 0xE6, 0xA2, 0x78, 0x06, 0x90, 0xFF, 0x01, 0x13, 0xFD, 0xE0, 0x63, 0x6F, 0x01, 0x54, 0x13,
55764 +     0x60, 0xE4, 0x01, 0x70, 0x75, 0x06, 0x90, 0x07, 0xF0, 0x08, 0x44, 0xE0, 0x71, 0xE6, 0xA2, 0x78,
55765 +     0x76, 0x9D, 0x78, 0x53, 0x6C, 0x76, 0x08, 0x02, 0x76, 0x9D, 0x78, 0x22, 0x6C, 0x76, 0x08, 0x02,
55766 +     0x2A, 0x76, 0x9B, 0x78, 0x90, 0xC8, 0x76, 0x08, 0x4D, 0x71, 0x67, 0x06, 0x13, 0xFF, 0xE0, 0x22,
55767 +     0x13, 0x3F, 0x54, 0x13, 0x11, 0xC2, 0x10, 0x92, 0xE0, 0x67, 0x06, 0x90, 0x30, 0x03, 0xE0, 0x30,
55768 +     0x06, 0x90, 0x1A, 0x10, 0xE0, 0x20, 0xE0, 0x67, 0x66, 0x06, 0x90, 0x5F, 0xE0, 0xA3, 0xFE, 0xE0,
55769 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x4C, 0xE0, 0x20, 0xF9, 0x11, 0xA2, 0x10, 0xC2,
55770 +     0x54, 0xC4, 0x33, 0xE4, 0x90, 0x0F, 0x44, 0x10, 0x90, 0xF0, 0x41, 0x0D, 0x10, 0x74, 0x61, 0x0D,
55771 +     0x40, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x18, 0x74, 0x38, 0x74, 0x60, 0x0D, 0x4C, 0x0D, 0x90, 0xF0,
55772 +     0x90, 0xF0, 0x15, 0x74, 0x12, 0x74, 0x6C, 0x0D, 0xF1, 0x07, 0x90, 0xF0, 0xF0, 0x30, 0x44, 0xE0,
55773 +     0x44, 0x3F, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x80, 0xCF, 0x54, 0xE0, 0xF2, 0xE0, 0xF0, 0x20, 0x44,
55774 +     0x90, 0xF0, 0xC0, 0x44, 0x4A, 0x80, 0xC2, 0x01, 0x11, 0xA2, 0x10, 0xD2, 0x54, 0xC4, 0x33, 0xE4,
55775 +     0x90, 0x0F, 0x44, 0xF0, 0x90, 0xF0, 0x61, 0x0D, 0x10, 0x74, 0x41, 0x0D, 0x40, 0x0D, 0x90, 0xF0,
55776 +     0x90, 0xF0, 0x38, 0x74, 0x18, 0x74, 0x60, 0x0D, 0x4C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x12, 0x74,
55777 +     0x15, 0x74, 0x6C, 0x0D, 0xF1, 0x07, 0x90, 0xF0, 0x44, 0xCF, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x20,
55778 +     0x07, 0x90, 0xF0, 0xC0, 0x30, 0x44, 0xE0, 0xF2, 0x3F, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x80, 0x44,
55779 +     0x90, 0xE0, 0xC3, 0x01, 0xA2, 0xF0, 0x6D, 0x09, 0x54, 0x33, 0xE4, 0x10, 0x25, 0xE0, 0x25, 0x01,
55780 +     0x06, 0x90, 0xFF, 0xE0, 0xFB, 0x54, 0xE0, 0x63, 0xE5, 0x22, 0xF0, 0x4F, 0x7B, 0x26, 0x60, 0x71,
55781 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x20, 0x74, 0xE0, 0x07, 0x90, 0x06, 0x90, 0xF0, 0x01,
55782 +     0x13, 0xFF, 0xE0, 0x63, 0x13, 0x3F, 0x54, 0x13, 0x11, 0xD2, 0x10, 0x92, 0x99, 0x78, 0x58, 0x71,
55783 +     0x76, 0x08, 0x1D, 0x76, 0xEF, 0x79, 0xAF, 0x4C, 0x07, 0x54, 0x13, 0xC4, 0xE0, 0x30, 0x79, 0xAF,
55784 +     0x02, 0x54, 0xEF, 0x0A, 0x54, 0x33, 0x33, 0x33, 0xEF, 0x07, 0x80, 0xF8, 0xE0, 0x25, 0x04, 0x54,
55785 +     0xAE, 0xFF, 0xE0, 0x25, 0xEF, 0x54, 0xEE, 0x79, 0x7F, 0x79, 0xF5, 0x4F, 0x48, 0x0E, 0x12, 0x99,
55786 +     0x79, 0xAF, 0x1B, 0x50, 0x54, 0x13, 0xC4, 0xEF, 0x4B, 0x06, 0x90, 0x07, 0x74, 0x05, 0xE0, 0x20,
55787 +     0x03, 0x80, 0xF0, 0x21, 0x75, 0xF0, 0x81, 0x74, 0x6F, 0x75, 0x20, 0x6E, 0xEF, 0x79, 0xAF, 0x49,
55788 +     0x20, 0x0F, 0x54, 0xC4, 0xFF, 0x7B, 0x16, 0xE0, 0x29, 0x79, 0x20, 0x7A, 0x90, 0xF4, 0x03, 0x12,
55789 +     0x44, 0xE0, 0x4D, 0x06, 0x6E, 0x75, 0xF0, 0x10, 0xF8, 0x6F, 0x75, 0x21, 0x60, 0x71, 0xE5, 0x22,
55790 +     0x7A, 0xFF, 0x7B, 0x33, 0x12, 0x18, 0x79, 0x20, 0x99, 0x78, 0xF4, 0x03, 0x76, 0x08, 0x34, 0x76,
55791 +     0x63, 0x06, 0x90, 0xBC, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54, 0x71, 0x11, 0xD2, 0x10,
55792 +     0xE0, 0x07, 0x90, 0x58, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x43, 0x06, 0x21, 0xE5, 0xF0, 0xDF,
55793 +     0x21, 0xF5, 0xF7, 0x54, 0x0E, 0x12, 0x99, 0x7F, 0x75, 0x06, 0x50, 0x48, 0x6F, 0x75, 0x21, 0x6E,
55794 +     0x6E, 0x75, 0x22, 0xF8, 0xBD, 0x6F, 0x75, 0x24, 0xE0, 0x4D, 0x06, 0x90, 0xE5, 0xF0, 0xEF, 0x54,
55795 +     0xF5, 0xFB, 0x54, 0x21, 0x40, 0x06, 0x90, 0x21, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xCA, 0x01, 0x90,
55796 +     0x12, 0xF0, 0x04, 0x44, 0x07, 0x90, 0x7E, 0x02, 0xFB, 0x54, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xF0,
55797 +     0x8A, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xFF, 0xE0, 0xFF, 0x6F, 0xE0, 0x8B, 0xE0, 0x0C, 0x07, 0x90,
55798 +     0xA1, 0x78, 0xE4, 0xFD, 0x08, 0x6D, 0xEF, 0xF6, 0x02, 0x05, 0x7F, 0xF6, 0x70, 0xE5, 0x68, 0x00,
55799 +     0x02, 0xB1, 0x25, 0x60, 0xF6, 0x9F, 0x78, 0xE4, 0x71, 0x75, 0xF6, 0x08, 0x07, 0x7C, 0x75, 0x01,
55800 +     0x75, 0xE3, 0x7D, 0x75, 0x7F, 0x75, 0x07, 0x7E, 0xEF, 0x7A, 0xAF, 0xE5, 0x7A, 0xF5, 0xFD, 0x54,
55801 +     0x54, 0xEF, 0x7A, 0xAF, 0xD2, 0x7A, 0xF5, 0xFE, 0x5D, 0x0E, 0x12, 0x10, 0x06, 0x90, 0x0B, 0x40,
55802 +     0xC4, 0xFF, 0xE0, 0x40, 0xE0, 0x20, 0x0F, 0x54, 0x7F, 0x27, 0x7E, 0x12, 0x6F, 0x65, 0xEF, 0xD9,
55803 +     0x65, 0xEE, 0x03, 0x70, 0x8E, 0x04, 0x60, 0x6E, 0xF1, 0x6F, 0x8F, 0x6E, 0xEF, 0x7A, 0xAF, 0x24,
55804 +     0x7A, 0xF5, 0xFD, 0x54, 0xE0, 0xE7, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x7A, 0xFF, 0x7B, 0x23,
55805 +     0xAE, 0x00, 0x79, 0x20, 0x8F, 0x7F, 0xAF, 0x7E, 0xE0, 0x83, 0x8E, 0x82, 0xFD, 0xE0, 0xA3, 0xFC,
55806 +     0xAF, 0x40, 0x0D, 0x12, 0x02, 0x44, 0xEF, 0x7A, 0x07, 0x90, 0x7A, 0xF5, 0xF0, 0x02, 0x74, 0xE7,
55807 +     0x6F, 0x65, 0x6D, 0xE5, 0x6C, 0xE5, 0x04, 0x70, 0x09, 0x60, 0x6E, 0x65, 0x85, 0x6C, 0x6E, 0x85,
55808 +     0x71, 0x75, 0x6D, 0x6F, 0xA9, 0x6C, 0xAA, 0x01, 0x27, 0x03, 0x12, 0x6D, 0xAF, 0x71, 0xF5, 0xE4,
55809 +     0xFE, 0x54, 0xEF, 0x7A, 0x07, 0x90, 0x7A, 0xF5, 0x13, 0x13, 0xE0, 0xE7, 0x30, 0x1F, 0x54, 0x13,
55810 +     0xFF, 0x7B, 0x31, 0xE0, 0x0B, 0x79, 0x20, 0x7A, 0xE0, 0x63, 0x06, 0x90, 0x39, 0x0D, 0x12, 0xFF,
55811 +     0x20, 0x7A, 0xFF, 0x7B, 0x7C, 0xAE, 0x14, 0x79, 0x82, 0x8F, 0x7D, 0xAF, 0xFC, 0xE0, 0x83, 0x8E,
55812 +     0x12, 0xFD, 0xE0, 0xA3, 0x7A, 0xAF, 0x40, 0x0D, 0xF5, 0x01, 0x44, 0xEF, 0xE7, 0x07, 0x90, 0x7A,
55813 +     0x78, 0xF0, 0x08, 0x74, 0x19, 0x70, 0xE6, 0xA5, 0x54, 0xEF, 0x79, 0xAF, 0x90, 0x79, 0xF5, 0xFD,
55814 +     0x13, 0xE0, 0x83, 0x09, 0x1F, 0x54, 0x13, 0x13, 0xE0, 0x30, 0x00, 0x7F, 0x80, 0x01, 0x7F, 0x02,
55815 +     0xE6, 0xA5, 0x78, 0x36, 0x1F, 0x70, 0x0A, 0x64, 0x44, 0xEF, 0x79, 0xAF, 0x90, 0x79, 0xF5, 0x02,
55816 +     0x13, 0xE0, 0x83, 0x09, 0x1F, 0x54, 0x13, 0x13, 0xE0, 0x20, 0x00, 0x7F, 0xC3, 0x01, 0x7F, 0x02,
55817 +     0x9F, 0xE6, 0xA5, 0x78, 0x90, 0x15, 0x80, 0xF6, 0x13, 0xE0, 0x83, 0x09, 0x1F, 0x54, 0x13, 0x13,
55818 +     0xE0, 0x20, 0x01, 0x7F, 0x78, 0xFF, 0x7F, 0x02, 0xF6, 0x26, 0xEF, 0xA5, 0x0E, 0x12, 0x9F, 0x7F,
55819 +     0x90, 0x0A, 0x40, 0x48, 0x54, 0xE0, 0xE9, 0x07, 0x60, 0x01, 0x64, 0x07, 0xEF, 0x79, 0xAF, 0x07,
55820 +     0x79, 0xF5, 0xFB, 0x54, 0xE0, 0xE7, 0x07, 0x90, 0xD3, 0x2A, 0xE0, 0x30, 0x94, 0xE6, 0xA0, 0x78,
55821 +     0x94, 0xE6, 0x18, 0x00, 0x90, 0x11, 0x40, 0x00, 0x54, 0xE0, 0xE9, 0x07, 0x01, 0xBF, 0xFF, 0x07,
55822 +     0xEF, 0x79, 0xAF, 0x07, 0x79, 0xF5, 0x04, 0x44, 0x00, 0x76, 0x9F, 0x78, 0x90, 0xFA, 0x76, 0x08,
55823 +     0x01, 0x74, 0xE7, 0x07, 0x83, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x08, 0x74, 0x54, 0xE0, 0xE9, 0x07,
55824 +     0x02, 0xBF, 0xFF, 0x07, 0x80, 0x01, 0x7F, 0x04, 0xEF, 0x00, 0x7F, 0x02, 0x33, 0x33, 0x01, 0x54,
55825 +     0xFF, 0xF8, 0x54, 0x33, 0x54, 0xEE, 0x79, 0xAE, 0x79, 0xF5, 0x4F, 0xF7, 0x13, 0xEF, 0x79, 0xAF,
55826 +     0x01, 0x54, 0x13, 0x13, 0xEE, 0x79, 0xAE, 0xFF, 0x01, 0x54, 0x13, 0x13, 0x79, 0xAE, 0xFF, 0x4F,
55827 +     0x54, 0x13, 0xC3, 0xEE, 0x01, 0x54, 0x4F, 0x01, 0xEE, 0x79, 0xAE, 0xFF, 0xF5, 0x4F, 0xFE, 0x54,
55828 +     0x4E, 0xA1, 0x22, 0x79, 0x54, 0xE6, 0xA2, 0x78, 0xE4, 0xC3, 0xFF, 0x01, 0x94, 0x08, 0x74, 0x9F,
55829 +     0xFC, 0x05, 0x54, 0x00, 0x13, 0xC3, 0xE6, 0x18, 0x13, 0xE6, 0x08, 0xFE, 0x18, 0x6C, 0xEE, 0xFF,
55830 +     0xF6, 0x08, 0xEF, 0xF6, 0x60, 0x71, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x26, 0x12, 0x35, 0x79, 0x20,
55831 +     0x06, 0x90, 0xF4, 0x03, 0x01, 0x44, 0xE0, 0x4D, 0xAF, 0x7C, 0xAE, 0xF0, 0x8E, 0x82, 0x8F, 0x7D,
55832 +     0x40, 0x44, 0xE0, 0x83, 0xE6, 0xA6, 0x78, 0xF0, 0xE4, 0xF6, 0x40, 0x44, 0x90, 0xF6, 0xA3, 0x78,
55833 +     0x54, 0xE0, 0xE9, 0x07, 0x60, 0x02, 0x64, 0x07, 0x24, 0x6E, 0x75, 0x06, 0xAF, 0xBD, 0x6F, 0x75,
55834 +     0x13, 0xC3, 0xEF, 0x7A, 0xAE, 0x51, 0xE0, 0x30, 0x8F, 0x7F, 0xAF, 0x7E, 0xE0, 0x83, 0x8E, 0x82,
55835 +     0x78, 0xE0, 0xA3, 0xFE, 0x03, 0x70, 0x66, 0xA7, 0x70, 0x66, 0x18, 0xEE, 0x06, 0xA3, 0x78, 0x10,
55836 +     0x02, 0x94, 0xD3, 0xE6, 0x6E, 0x75, 0x32, 0x40, 0x70, 0x6F, 0x75, 0x20, 0xA3, 0x78, 0xE4, 0x22,
55837 +     0xE6, 0xA6, 0x78, 0xF6, 0xAE, 0xF6, 0xBF, 0x54, 0x8F, 0x7F, 0xAF, 0x7E, 0xE0, 0x83, 0x8E, 0x82,
55838 +     0x08, 0xE0, 0xA3, 0xFE, 0xEE, 0x03, 0x70, 0x66, 0x06, 0x60, 0x66, 0x18, 0x75, 0x24, 0x6E, 0x75,
55839 +     0xA6, 0x78, 0xBD, 0x6F, 0xF6, 0x40, 0x44, 0xE6, 0xCA, 0x01, 0x90, 0x22, 0xF0, 0xFB, 0x54, 0xE0,
55840 +     0x75, 0x02, 0x6A, 0x75, 0x22, 0x22, 0x24, 0x6B, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
55841 +     0x50, 0x53, 0x41, 0x09, 0x09, 0x64, 0x25, 0x3A, 0x43, 0x47, 0x41, 0x00, 0x09, 0x64, 0x25, 0x3A,
55842 +     0x25, 0x3A, 0x4D, 0x00, 0x48, 0x00, 0x09, 0x64, 0x0A, 0x64, 0x25, 0x3A, 0x62, 0x41, 0x09, 0x00,
55843 +     0x0A, 0x74, 0x73, 0x69, 0x61, 0x57, 0x09, 0x00, 0x00, 0x0A, 0x74, 0x69, 0x69, 0x78, 0x45, 0x09,
55844 +     0x09, 0x00, 0x0A, 0x74, 0x30, 0x31, 0x43, 0x44, 0x44, 0x09, 0x00, 0x0A, 0x30, 0x30, 0x31, 0x43,
55845 +     0x09, 0x00, 0x0A, 0x30, 0x0A, 0x4E, 0x43, 0x49, 0x48, 0x54, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x44,
55846 +     0x0A, 0x43, 0x47, 0x41, 0x3A, 0x50, 0x09, 0x00, 0x0A, 0x64, 0x25, 0x20, 0x58, 0x45, 0x09, 0x00,
55847 +     0x01, 0x00, 0x0A, 0x43, 0x0A, 0x09, 0x08, 0x03, 0x00, 0x03, 0x08, 0x09, 0xF6, 0xF7, 0xF8, 0xFD,
55848 +     0x00, 0xFD, 0xF8, 0xF7, 0xB5, 0x00, 0x62, 0x00, 0x00, 0x01, 0xED, 0x00, 0xB5, 0x00, 0xED, 0x00,
55849 +     0x00, 0x00, 0x62, 0x00, 0x4B, 0xFF, 0x9E, 0xFF, 0x00, 0xFF, 0x13, 0xFF, 0x4B, 0xFF, 0x13, 0xFF,
55850 +     0x00, 0x00, 0x9E, 0xFF, 0x47, 0x06, 0x00, 0x00, 0xC8, 0x12, 0x8B, 0x0C, 0x19, 0x1F, 0xF8, 0x18,
55851 +     0x1F, 0x2B, 0x28, 0x25, 0xBA, 0x36, 0xFB, 0x30, 0xCE, 0x41, 0x56, 0x3C, 0x3F, 0x4C, 0x1C, 0x47,
55852 +     0xF5, 0x55, 0x33, 0x51, 0xD7, 0x5E, 0x82, 0x5A, 0xCF, 0x66, 0xF2, 0x62, 0xCA, 0x6D, 0x6D, 0x6A,
55853 +     0xB5, 0x73, 0xE2, 0x70, 0x84, 0x78, 0x41, 0x76, 0x29, 0x7C, 0x7D, 0x7A, 0x9D, 0x7E, 0x8A, 0x7D,
55854 +     0xD8, 0x7F, 0x62, 0x7F, 0x20, 0x00, 0xFF, 0x7F, 0x28, 0x08, 0x30, 0x10, 0x24, 0x04, 0x38, 0x18,
55855 +     0x2C, 0x0C, 0x34, 0x14, 0x22, 0x02, 0x3C, 0x1C, 0x2A, 0x0A, 0x32, 0x12, 0x26, 0x06, 0x3A, 0x1A,
55856 +     0x2E, 0x0E, 0x36, 0x16, 0x21, 0x01, 0x3E, 0x1E, 0x29, 0x09, 0x31, 0x11, 0x25, 0x05, 0x39, 0x19,
55857 +     0x2D, 0x0D, 0x35, 0x15, 0x23, 0x03, 0x3D, 0x1D, 0x2B, 0x0B, 0x33, 0x13, 0x27, 0x07, 0x3B, 0x1B,
55858 +     0x2F, 0x0F, 0x37, 0x17, 0x52, 0xA8, 0x3F, 0x1F, 0x54, 0xAA, 0x53, 0xA9, 0x8F, 0xE8, 0x55, 0xAB,
55859 +     0x8B, 0xCC, 0xA4, 0xF0, 0xFC, 0x2C, 0xA4, 0xF0, 0xA4, 0xF0, 0x8E, 0xE9, 0xF0, 0x8A, 0xFC, 0x2C,
55860 +     0xFC, 0x2C, 0xA4, 0xED, 0xA4, 0xF0, 0x8E, 0xEA, 0x8B, 0xF0, 0xA8, 0xCD, 0xCC, 0x2D, 0xA4, 0xF0,
55861 +     0xFD, 0xF0, 0x25, 0x38, 0xA4, 0xF0, 0x8F, 0xE9, 0xF0, 0x35, 0xCD, 0x2C, 0xF0, 0x8E, 0xEB, 0xFC,
55862 +     0xF0, 0xA9, 0xFE, 0xA4, 0xA4, 0xF0, 0x8F, 0xEB, 0x2E, 0xF0, 0xC5, 0xCF, 0xE4, 0xFE, 0x39, 0xCD,
55863 +     0xA4, 0xEA, 0xFC, 0x3C, 0xF0, 0x35, 0xCE, 0x2D, 0xFC, 0x3C, 0xE4, 0xFD, 0xE7, 0xA2, 0xEC, 0x22,
55864 +     0x13, 0xED, 0xFC, 0x13, 0xFE, 0x13, 0xEE, 0xFD, 0x22, 0xFF, 0x13, 0xEF, 0xFF, 0x33, 0xC3, 0xEF,
55865 +     0xED, 0xFE, 0x33, 0xEE, 0x33, 0xEC, 0xFD, 0x33, 0x73, 0xE5, 0x22, 0xFC, 0x7B, 0x3C, 0xE7, 0x30,
55866 +     0x79, 0x20, 0x7A, 0xFF, 0xEF, 0x76, 0xAF, 0x00, 0x12, 0x00, 0x7C, 0xFD, 0xFF, 0x7B, 0x40, 0x0D,
55867 +     0x09, 0x79, 0x20, 0x7A, 0xFD, 0xEF, 0x77, 0xAF, 0x0D, 0x12, 0x00, 0x7C, 0x7A, 0xFF, 0x7B, 0x40,
55868 +     0xAF, 0x11, 0x79, 0x20, 0x7C, 0xFD, 0xEF, 0x78, 0x40, 0x0D, 0x12, 0x00, 0x20, 0x7A, 0xFF, 0x7B,
55869 +     0x79, 0xAF, 0x17, 0x79, 0x00, 0x7C, 0xFD, 0xEF, 0x22, 0x40, 0x0D, 0x12, 0x79, 0xE5, 0x8A, 0x31,
55870 +     0x54, 0x33, 0x33, 0x33, 0x78, 0xE5, 0xFF, 0xF8, 0xE0, 0x54, 0x33, 0xC4, 0x90, 0x77, 0x45, 0x4F,
55871 +     0x7E, 0xF0, 0x00, 0x0D, 0x12, 0x00, 0x7F, 0x0D, 0x76, 0xAF, 0x4A, 0x2A, 0xFF, 0x03, 0x54, 0xEF,
55872 +     0xE0, 0xF2, 0x07, 0x90, 0xF0, 0x4F, 0xFC, 0x54, 0x60, 0x67, 0xE5, 0x22, 0x90, 0xCC, 0x31, 0x0E,
55873 +     0x54, 0xE0, 0x6A, 0x07, 0x44, 0xE0, 0xF0, 0xFE, 0x75, 0x22, 0xF0, 0x01, 0x65, 0x75, 0x2C, 0x64,
55874 +     0x67, 0xE5, 0x22, 0xFD, 0xCC, 0x31, 0x15, 0x60, 0xFF, 0xFC, 0xFD, 0xE4, 0x00, 0x7E, 0x14, 0xF1,
55875 +     0x77, 0x51, 0x9C, 0x7F, 0xE0, 0x6A, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x30, 0xE0, 0x6B, 0x07,
55876 +     0x06, 0x7F, 0x0A, 0xE0, 0x64, 0x75, 0x5A, 0xD1, 0x97, 0x65, 0x75, 0x27, 0x60, 0x67, 0xE5, 0x22,
55877 +     0x31, 0x8A, 0x31, 0x16, 0x7E, 0x0F, 0xF1, 0xCE, 0x51, 0x9C, 0x7F, 0x00, 0x3F, 0x72, 0x75, 0x77,
55878 +     0xE0, 0x6A, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x30, 0xE0, 0x6B, 0x07, 0xFF, 0xE4, 0x18, 0xE0,
55879 +     0x72, 0xE5, 0x5A, 0xD1, 0x72, 0x15, 0x0A, 0x60, 0xE0, 0x6A, 0x07, 0x90, 0x22, 0xF0, 0x01, 0x44,
55880 +     0x75, 0x27, 0x64, 0x75, 0xE4, 0x22, 0xB1, 0x65, 0xFB, 0xEF, 0xFC, 0xFD, 0xEE, 0xFF, 0x02, 0x24,
55881 +     0xFE, 0x00, 0x34, 0xFA, 0x83, 0x8A, 0x82, 0x8B, 0xF0, 0xA3, 0xF0, 0xE4, 0x01, 0x00, 0xBD, 0x0D,
55882 +     0x80, 0x64, 0xED, 0x0C, 0x22, 0xE3, 0x70, 0x4C, 0xE0, 0x6A, 0x07, 0x90, 0x7E, 0xF0, 0xFE, 0x54,
55883 +     0x51, 0x00, 0x7F, 0x05, 0x7F, 0x00, 0x7E, 0x77, 0x7D, 0x05, 0x7C, 0x9C, 0x8F, 0x25, 0x8E, 0x00,
55884 +     0x8D, 0x27, 0x8C, 0x26, 0xAD, 0xB6, 0xB1, 0x28, 0xAF, 0x27, 0xAC, 0x28, 0x8E, 0x25, 0xAE, 0x26,
55885 +     0x8C, 0x2A, 0x8F, 0x29, 0x75, 0x2C, 0x8D, 0x2B, 0x33, 0x75, 0x00, 0x32, 0x00, 0x34, 0x75, 0x40,
55886 +     0xD3, 0x01, 0x35, 0x75, 0x40, 0x94, 0x35, 0xE5, 0x00, 0x94, 0x34, 0xE5, 0x96, 0xA1, 0x02, 0x40,
55887 +     0xF5, 0x30, 0xF5, 0xE4, 0xC3, 0x2E, 0xF5, 0x2D, 0x33, 0x95, 0x2E, 0xE5, 0x40, 0x32, 0x95, 0xE4,
55888 +     0xE4, 0x7E, 0xA1, 0x02, 0xE5, 0xC3, 0x2F, 0xF5, 0xE4, 0x35, 0x95, 0x2F, 0x02, 0x40, 0x34, 0x95,
55889 +     0x30, 0xE5, 0x72, 0xA1, 0x31, 0xF5, 0x35, 0x25, 0x3C, 0xB4, 0x30, 0xE5, 0xB4, 0x31, 0xE5, 0x0B,
55890 +     0x97, 0xB1, 0x06, 0x3D, 0x3F, 0x8F, 0x3E, 0x8E, 0x3E, 0x8E, 0x97, 0xB1, 0x31, 0xAD, 0x3F, 0x8F,
55891 +     0x40, 0x8E, 0x99, 0xB1, 0x30, 0xAD, 0x41, 0x8F, 0x2B, 0xAE, 0x2C, 0xAF, 0x3A, 0x8E, 0x9D, 0xB1,
55892 +     0x31, 0xAD, 0x3B, 0x8F, 0x2B, 0xAE, 0x2C, 0xAF, 0x3C, 0x8E, 0x9D, 0xB1, 0x2D, 0xE5, 0x3D, 0x8F,
55893 +     0x40, 0x20, 0x94, 0xD3, 0x95, 0x40, 0x74, 0x37, 0x24, 0xE0, 0x25, 0x2D, 0xE4, 0x82, 0xF5, 0x94,
55894 +     0x83, 0xF5, 0x20, 0x34, 0x38, 0xF5, 0x93, 0xE4, 0xF5, 0x93, 0x01, 0x74, 0x25, 0x2D, 0xE5, 0x39,
55895 +     0xF5, 0x54, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82, 0x93, 0xE4, 0x83, 0xF5, 0x93, 0x01, 0x74, 0xFE,
55896 +     0x9F, 0xE4, 0xC3, 0xFF, 0x9E, 0xE4, 0x37, 0xF5, 0x2F, 0x80, 0x36, 0xF5, 0xE0, 0x25, 0x2D, 0xE5,
55897 +     0x82, 0xF5, 0x94, 0x24, 0xF5, 0x20, 0x34, 0xE4, 0xF5, 0x93, 0xE4, 0x83, 0x93, 0x01, 0x74, 0x38,
55898 +     0x74, 0xC3, 0x39, 0xF5, 0x25, 0x2D, 0x95, 0x20, 0xF5, 0x94, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82,
55899 +     0x93, 0xE4, 0x83, 0xF5, 0x01, 0x74, 0x36, 0xF5, 0xAE, 0x37, 0xF5, 0x93, 0xEE, 0x3D, 0xAF, 0x3C,
55900 +     0xFD, 0xE0, 0x95, 0x33, 0xAE, 0x06, 0xC0, 0xFC, 0x95, 0x33, 0xEE, 0x38, 0x55, 0x39, 0x85, 0xE0,
55901 +     0x53, 0xF5, 0x54, 0x8E, 0x06, 0xD0, 0x52, 0xF5, 0x04, 0xC0, 0x16, 0x31, 0x06, 0xC0, 0x05, 0xC0,
55902 +     0x40, 0xAE, 0x07, 0xC0, 0x33, 0xEE, 0x41, 0xAF, 0xFC, 0xFD, 0xE0, 0x95, 0x36, 0xAE, 0x06, 0xC0,
55903 +     0xE0, 0x95, 0x33, 0xEE, 0x8E, 0x55, 0x37, 0x85, 0xF5, 0x53, 0xF5, 0x54, 0x31, 0x06, 0xD0, 0x52,
55904 +     0xD0, 0x03, 0xD0, 0x16, 0xD0, 0x01, 0xD0, 0x02, 0xF5, 0x2B, 0xEF, 0x00, 0xF5, 0x3A, 0xEE, 0x45,
55905 +     0xF5, 0x39, 0xED, 0x44, 0xF5, 0x38, 0xEC, 0x43, 0xAF, 0x40, 0xAE, 0x42, 0x95, 0x33, 0xEE, 0x41,
55906 +     0xC0, 0xFC, 0xFD, 0xE0, 0xEE, 0x38, 0xAE, 0x06, 0x85, 0xE0, 0x95, 0x33, 0x54, 0x8E, 0x55, 0x39,
55907 +     0x52, 0xF5, 0x53, 0xF5, 0x16, 0x31, 0x06, 0xD0, 0x05, 0xC0, 0x04, 0xC0, 0x07, 0xC0, 0x06, 0xC0,
55908 +     0x3D, 0xAF, 0x3C, 0xAE, 0xE0, 0x95, 0x33, 0xEE, 0x06, 0xC0, 0xFC, 0xFD, 0x33, 0xEE, 0x36, 0xAE,
55909 +     0x37, 0x85, 0xE0, 0x95, 0xF5, 0x54, 0x8E, 0x55, 0xD0, 0x52, 0xF5, 0x53, 0xD0, 0x16, 0x31, 0x06,
55910 +     0xD0, 0x02, 0xD0, 0x03, 0xC3, 0x00, 0xD0, 0x01, 0x49, 0xF5, 0x9B, 0xEF, 0x48, 0xF5, 0x9A, 0xEE,
55911 +     0x47, 0xF5, 0x99, 0xED, 0x46, 0xF5, 0x98, 0xEC, 0xF5, 0x4C, 0xF5, 0xE4, 0x4A, 0x3E, 0x85, 0x4D,
55912 +     0xAF, 0x4B, 0x3F, 0x85, 0xAD, 0x4C, 0xAE, 0x4D, 0x31, 0x4A, 0xAC, 0x4B, 0x8E, 0x4D, 0x8F, 0x6D,
55913 +     0x8C, 0x4B, 0x8D, 0x4C, 0x25, 0x4D, 0xE5, 0x4A, 0xE5, 0x4D, 0xF5, 0x45, 0xF5, 0x44, 0x35, 0x4C,
55914 +     0x35, 0x4B, 0xE5, 0x4C, 0xE5, 0x4B, 0xF5, 0x43, 0xF5, 0x42, 0x35, 0x4A, 0xAA, 0x4B, 0xAB, 0x4A,
55915 +     0xAF, 0x30, 0xAD, 0x4A, 0xD1, 0x29, 0xAE, 0x2A, 0x4C, 0xF5, 0xE4, 0x41, 0x3E, 0x85, 0x4D, 0xF5,
55916 +     0x4B, 0x3F, 0x85, 0x4A, 0x4C, 0xAE, 0x4D, 0xAF, 0x4A, 0xAC, 0x4B, 0xAD, 0x4D, 0x8F, 0x6D, 0x31,
55917 +     0x4B, 0x8D, 0x4C, 0x8E, 0xE5, 0xC3, 0x4A, 0x8C, 0xF5, 0x45, 0x95, 0x4D, 0x95, 0x4C, 0xE5, 0x4D,
55918 +     0xE5, 0x4C, 0xF5, 0x44, 0xF5, 0x43, 0x95, 0x4B, 0x95, 0x4A, 0xE5, 0x4B, 0xAB, 0x4A, 0xF5, 0x42,
55919 +     0xAD, 0x4A, 0xAA, 0x4B, 0xAE, 0x2A, 0xAF, 0x31, 0xE4, 0x41, 0xD1, 0x29, 0x4D, 0xF5, 0x4C, 0xF5,
55920 +     0x85, 0x4A, 0x3A, 0x85, 0x4D, 0xAF, 0x4B, 0x3B, 0x4B, 0xAD, 0x4C, 0xAE, 0x6D, 0x31, 0x4A, 0xAC,
55921 +     0x4C, 0x8E, 0x4D, 0x8F, 0x4A, 0x8C, 0x4B, 0x8D, 0x49, 0x25, 0x4D, 0xE5, 0x4C, 0xE5, 0x4D, 0xF5,
55922 +     0x4C, 0xF5, 0x48, 0x35, 0x47, 0x35, 0x4B, 0xE5, 0x4A, 0xE5, 0x4B, 0xF5, 0x4A, 0xF5, 0x46, 0x35,
55923 +     0x4A, 0xAA, 0x4B, 0xAB, 0x3D, 0xD1, 0x30, 0xAD, 0xF5, 0x4C, 0xF5, 0xE4, 0x4A, 0x3A, 0x85, 0x4D,
55924 +     0xAF, 0x4B, 0x3B, 0x85, 0xAD, 0x4C, 0xAE, 0x4D, 0x31, 0x4A, 0xAC, 0x4B, 0x8E, 0x4D, 0x8F, 0x6D,
55925 +     0x8C, 0x4B, 0x8D, 0x4C, 0x4D, 0xE5, 0xC3, 0x4A, 0x4D, 0xF5, 0x49, 0x95, 0x48, 0x95, 0x4C, 0xE5,
55926 +     0x4B, 0xE5, 0x4C, 0xF5, 0x4B, 0xF5, 0x47, 0x95, 0x46, 0x95, 0x4A, 0xE5, 0x4B, 0xAB, 0x4A, 0xF5,
55927 +     0x31, 0xAD, 0x4A, 0xAA, 0x30, 0x05, 0x3D, 0xD1, 0x2D, 0x25, 0x33, 0xE5, 0x2F, 0x05, 0x2D, 0xF5,
55928 +     0x31, 0xE5, 0xF6, 0x41, 0xE4, 0x30, 0xF5, 0x04, 0x2E, 0x05, 0x2D, 0xF5, 0x32, 0xE5, 0xE7, 0x41,
55929 +     0x32, 0xF5, 0x13, 0xC3, 0xF5, 0x13, 0x33, 0xE5, 0x25, 0x35, 0xE5, 0x33, 0xE5, 0x35, 0xF5, 0xE0,
55930 +     0x34, 0xF5, 0x33, 0x34, 0xAD, 0x22, 0xD3, 0x41, 0xAE, 0x2A, 0xAF, 0x30, 0x8E, 0x82, 0x8F, 0x29,
55931 +     0xF0, 0x75, 0xED, 0x83, 0x82, 0x25, 0xA4, 0x02, 0xF0, 0xE5, 0x82, 0xF5, 0x83, 0xF5, 0x83, 0x35,
55932 +     0xE0, 0xA3, 0xFE, 0xE0, 0x29, 0x8E, 0x22, 0xFF, 0x2B, 0x8C, 0x2A, 0x8F, 0x2F, 0x75, 0x2C, 0x8D,
55933 +     0x30, 0x10, 0xD2, 0x01, 0x2F, 0x85, 0x11, 0x10, 0x90, 0x2F, 0xE5, 0x2D, 0x25, 0x93, 0xD6, 0x20,
55934 +     0xC2, 0x2E, 0xF5, 0xE0, 0x74, 0x0A, 0x80, 0x10, 0xF5, 0x2D, 0x25, 0x40, 0xD2, 0x2E, 0x05, 0x2D,
55935 +     0xD3, 0x2E, 0xE5, 0x10, 0x48, 0x40, 0x2D, 0x95, 0x99, 0xB1, 0x2D, 0xAD, 0x31, 0x8F, 0x30, 0x8E,
55936 +     0x99, 0xB1, 0x2E, 0xAD, 0x07, 0xAB, 0x06, 0xAA, 0x2A, 0xAF, 0x2D, 0xAD, 0x41, 0xD1, 0x29, 0xAE,
55937 +     0x30, 0xAA, 0x31, 0xAB, 0x2A, 0xAF, 0x2E, 0xAD, 0x41, 0xD1, 0x29, 0xAE, 0x2C, 0xAF, 0x2D, 0xAD,
55938 +     0x9D, 0xB1, 0x2B, 0xAE, 0x31, 0x8F, 0x30, 0x8E, 0x2C, 0xAF, 0x2E, 0xAD, 0x9D, 0xB1, 0x2B, 0xAE,
55939 +     0x07, 0xAB, 0x06, 0xAA, 0x3D, 0xD1, 0x2D, 0xAD, 0x30, 0xAA, 0x31, 0xAB, 0x3D, 0xD1, 0x2E, 0xAD,
55940 +     0x05, 0x90, 0x10, 0x30, 0xC3, 0x2F, 0xE5, 0x2F, 0x85, 0x40, 0x40, 0x94, 0xAE, 0x2C, 0xAF, 0x22,
55941 +     0x8E, 0x82, 0x8F, 0x2B, 0xF0, 0x75, 0xED, 0x83, 0x82, 0x25, 0xA4, 0x02, 0xF0, 0xE5, 0x82, 0xF5,
55942 +     0x83, 0xF5, 0x83, 0x35, 0xEB, 0xA3, 0xF0, 0xEA, 0x07, 0xAD, 0x22, 0xF0, 0xE0, 0x6A, 0x07, 0x90,
55943 +     0xE4, 0xF0, 0xFE, 0x54, 0xE0, 0x25, 0xEC, 0xFC, 0x82, 0xF5, 0x00, 0x24, 0xF5, 0x05, 0x34, 0xE4,
55944 +     0xA3, 0xFE, 0xE0, 0x83, 0x08, 0x05, 0xA8, 0xE0, 0x33, 0xC3, 0x05, 0x80, 0xD8, 0xCE, 0x33, 0xCE,
55945 +     0xF0, 0x75, 0xFF, 0xF9, 0x24, 0xA4, 0xEC, 0x02, 0xE5, 0x82, 0xF5, 0x9C, 0xF5, 0x00, 0x34, 0xF0,
55946 +     0xA3, 0xFA, 0xE0, 0x83, 0xEA, 0xFF, 0x2F, 0xE0, 0xF0, 0x75, 0xFE, 0x3E, 0x24, 0xA4, 0xEC, 0x02,
55947 +     0xE5, 0x82, 0xF5, 0x9C, 0xF5, 0x00, 0x34, 0xF0, 0xA3, 0xF0, 0xEE, 0x83, 0xBC, 0x0C, 0xF0, 0xEF,
55948 +     0xE5, 0x22, 0xB3, 0x80, 0x1F, 0xE0, 0x20, 0x7A, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x33, 0x79,
55949 +     0x90, 0x7A, 0xE5, 0xF4, 0xE1, 0x30, 0x3E, 0x08, 0xF0, 0xE4, 0xE0, 0x05, 0x74, 0xE0, 0x04, 0x80,
55950 +     0xF5, 0xE4, 0xF0, 0x2E, 0x7B, 0x1D, 0x80, 0x78, 0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x3A,
55951 +     0x08, 0x90, 0x7A, 0xE5, 0x05, 0xE1, 0x30, 0x3E, 0x80, 0xF0, 0xE4, 0xE0, 0x40, 0x74, 0xE0, 0x04,
55952 +     0x01, 0x78, 0x75, 0xF0, 0x0F, 0x7D, 0xCE, 0x31, 0xFF, 0xE4, 0x00, 0x7C, 0x28, 0x12, 0x14, 0xF1,
55953 +     0x6A, 0x07, 0x90, 0x26, 0xF0, 0x01, 0x44, 0xE0, 0x75, 0x2A, 0x64, 0x75, 0xE4, 0x22, 0x68, 0x65,
55954 +     0x01, 0x7F, 0xFC, 0xFD, 0x26, 0x8C, 0x25, 0x8F, 0x07, 0x90, 0x27, 0x8D, 0xFE, 0x54, 0xE0, 0x6A,
55955 +     0x04, 0x28, 0x75, 0xF0, 0xE4, 0x00, 0x29, 0x75, 0x25, 0xE5, 0xFE, 0xFF, 0x40, 0x70, 0x01, 0x64,
55956 +     0xF9, 0x0F, 0x54, 0xEF, 0x0C, 0x70, 0x7A, 0xE5, 0x64, 0x20, 0x90, 0xE9, 0x95, 0x33, 0xFD, 0x93,
55957 +     0x13, 0x80, 0xFC, 0xE0, 0x24, 0xE0, 0x25, 0xE9, 0xE4, 0x82, 0xF5, 0x74, 0x83, 0xF5, 0x20, 0x34,
55958 +     0x74, 0xFC, 0x93, 0xE4, 0xE5, 0xFD, 0x93, 0x01, 0x02, 0x24, 0xFB, 0x29, 0x28, 0xE5, 0x29, 0xF5,
55959 +     0xF5, 0x00, 0x34, 0xFA, 0x8A, 0x82, 0x8B, 0x28, 0xA3, 0xF0, 0xEC, 0x83, 0x19, 0x80, 0xF0, 0xED,
55960 +     0x24, 0xFD, 0x29, 0xE5, 0xE5, 0x29, 0xF5, 0x02, 0x00, 0x34, 0xFC, 0x28, 0x82, 0x8D, 0x28, 0xF5,
55961 +     0x26, 0xE5, 0x83, 0x8C, 0x27, 0xE5, 0xA3, 0xF0, 0x00, 0xBF, 0x0F, 0xF0, 0x70, 0xEF, 0x0E, 0x01,
55962 +     0x01, 0x64, 0xEE, 0x03, 0x51, 0x22, 0x94, 0x70, 0xB8, 0x2A, 0x12, 0x98, 0x94, 0xD3, 0x76, 0xE5,
55963 +     0x75, 0x07, 0x40, 0x03, 0x65, 0x75, 0x2C, 0x64, 0x64, 0x75, 0x22, 0xDF, 0x12, 0x65, 0x75, 0x22,
55964 +     0x12, 0x98, 0x51, 0x22, 0x76, 0xE5, 0x6B, 0x2C, 0x40, 0x03, 0x94, 0xD3, 0x28, 0x64, 0x75, 0x07,
55965 +     0x22, 0x4E, 0x65, 0x75, 0x75, 0x22, 0x64, 0x75, 0x8E, 0x22, 0x3D, 0x65, 0x05, 0x2E, 0x8F, 0x2D,
55966 +     0x70, 0x2E, 0xE5, 0x2E, 0x14, 0x2D, 0x05, 0x02, 0x83, 0x8E, 0x82, 0xF5, 0x2E, 0x05, 0xF0, 0xED,
55967 +     0x2D, 0xAE, 0x2E, 0xE5, 0x2D, 0x05, 0x02, 0x70, 0x8E, 0x82, 0xF5, 0x14, 0x05, 0xF0, 0xEB, 0x83,
55968 +     0xAE, 0x2E, 0xE5, 0x2E, 0x05, 0x02, 0x70, 0x2D, 0x82, 0xF5, 0x14, 0x2D, 0x31, 0xE5, 0x83, 0x8E,
55969 +     0xE5, 0x2E, 0x05, 0xF0, 0x70, 0x2D, 0xAE, 0x2E, 0x14, 0x2D, 0x05, 0x02, 0x83, 0x8E, 0x82, 0xF5,
55970 +     0x05, 0xF0, 0x32, 0xE5, 0xAE, 0x2E, 0xE5, 0x2E, 0x05, 0x02, 0x70, 0x2D, 0x82, 0xF5, 0x14, 0x2D,
55971 +     0x33, 0xE5, 0x83, 0x8E, 0x07, 0x90, 0x22, 0xF0, 0xFE, 0x54, 0xE0, 0x6A, 0xF9, 0x54, 0xE0, 0xF0,
55972 +     0x90, 0xF0, 0x04, 0x44, 0x01, 0x74, 0x6C, 0x07, 0x6D, 0x07, 0x90, 0xF0, 0xF0, 0xFF, 0x74, 0xE0,
55973 +     0xE0, 0x6E, 0x07, 0x90, 0x90, 0xF0, 0xFF, 0x74, 0xE4, 0xE0, 0x6F, 0x07, 0xFF, 0x7B, 0x22, 0xF0,
55974 +     0x4F, 0x79, 0x20, 0x7A, 0xE4, 0xF4, 0x03, 0x12, 0x77, 0x75, 0x76, 0xF5, 0x01, 0x78, 0x75, 0x07,
55975 +     0x75, 0x03, 0x79, 0x75, 0x7C, 0x75, 0x00, 0x7B, 0xAF, 0x7B, 0xAE, 0x00, 0x08, 0x24, 0xEF, 0x7C,
55976 +     0x3E, 0xE4, 0x75, 0xF5, 0x7A, 0xE5, 0x74, 0xF5, 0x70, 0x3E, 0x08, 0x90, 0xF0, 0x14, 0x74, 0x05,
55977 +     0x0C, 0x74, 0x03, 0x80, 0x36, 0x08, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74, 0x08, 0x90, 0xF0, 0x01,
55978 +     0xF0, 0x11, 0x74, 0x40, 0x74, 0x43, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x0E, 0xF0, 0x01, 0x74, 0x42,
55979 +     0x04, 0x44, 0x08, 0x90, 0x0F, 0x27, 0x12, 0xF0, 0x64, 0x75, 0x26, 0x11, 0xF9, 0x65, 0x75, 0x21,
55980 +     0x60, 0x66, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x29, 0x12, 0x1D, 0x79, 0x20, 0x64, 0x75, 0xF4, 0x03,
55981 +     0x20, 0x65, 0x75, 0x29, 0x90, 0x01, 0x67, 0x75, 0x44, 0xE0, 0xC8, 0x01, 0x09, 0x7F, 0xF0, 0x08,
55982 +     0x90, 0x68, 0x03, 0x12, 0x54, 0xE0, 0x07, 0x07, 0x44, 0xE0, 0xF0, 0xFE, 0x06, 0x90, 0xF0, 0x10,
55983 +     0x13, 0xC4, 0xE0, 0x12, 0x07, 0x64, 0x07, 0x54, 0x20, 0xE5, 0x0A, 0x70, 0xC3, 0x05, 0xE0, 0x20,
55984 +     0x06, 0xE0, 0x30, 0x13, 0x75, 0x2A, 0x64, 0x75, 0x63, 0xE5, 0x7D, 0x65, 0x04, 0x70, 0x65, 0x65,
55985 +     0x64, 0x65, 0x62, 0xE5, 0x64, 0x85, 0x09, 0x60, 0x63, 0x65, 0x85, 0x62, 0x90, 0x01, 0x67, 0x75,
55986 +     0xF5, 0xE0, 0x13, 0x06, 0xA9, 0x62, 0xAA, 0x73, 0x27, 0x03, 0x12, 0x63, 0x22, 0x67, 0xF5, 0xE4,
55987 +     0x54, 0xC4, 0x73, 0xE5, 0xE5, 0x24, 0xF5, 0x07, 0xF5, 0x0F, 0x54, 0x73, 0x61, 0x07, 0x90, 0x7A,
55988 +     0xE4, 0xF0, 0x50, 0x74, 0xF5, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0x03, 0x74, 0xF0, 0xF9, 0x07, 0x90,
55989 +     0x04, 0xF5, 0x07, 0x90, 0x5C, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0x03, 0x74, 0xF0, 0x5F, 0x08, 0x90,
55990 +     0xF0, 0x5E, 0x08, 0x90, 0xF0, 0x5D, 0x08, 0x90, 0x04, 0x60, 0x08, 0x90, 0x5C, 0x08, 0x90, 0xF0,
55991 +     0x0D, 0x90, 0xE4, 0xF0, 0x0D, 0x7E, 0xF0, 0x01, 0x4A, 0x51, 0x01, 0x7F, 0x74, 0x45, 0x0D, 0x90,
55992 +     0x0D, 0x90, 0xF0, 0x80, 0x0D, 0x90, 0xF0, 0x65, 0x0D, 0x90, 0xF0, 0x47, 0x0D, 0x90, 0xF0, 0x67,
55993 +     0xF0, 0xFF, 0x74, 0x89, 0xF1, 0x07, 0x90, 0xE4, 0xF2, 0x07, 0x90, 0xF0, 0xE5, 0xF0, 0xFC, 0x74,
55994 +     0xE5, 0x05, 0x60, 0x7A, 0x08, 0x01, 0xB4, 0x24, 0x74, 0x35, 0x08, 0x90, 0x06, 0x80, 0xF0, 0x19,
55995 +     0x74, 0x35, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x31, 0xF0, 0x0B, 0x74, 0x3D, 0x08, 0x90, 0x7A, 0xE5,
55996 +     0xE0, 0x06, 0x70, 0x3E, 0x80, 0xF0, 0x4C, 0x74, 0x2E, 0x74, 0xE0, 0x04, 0x3D, 0x08, 0x90, 0xF0,
55997 +     0x90, 0xF0, 0x09, 0x74, 0x07, 0x74, 0x38, 0x08, 0xF0, 0x05, 0x74, 0xF0, 0x74, 0xFF, 0x07, 0x90,
55998 +     0x07, 0x90, 0xF0, 0x08, 0xF0, 0x03, 0x74, 0xFE, 0x74, 0xFD, 0x07, 0x90, 0x00, 0x00, 0xF0, 0x07,
55999 +     0x90, 0x00, 0x00, 0x00, 0x02, 0x74, 0xFE, 0x07, 0xFD, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x06, 0x74,
56000 +     0x03, 0x74, 0x36, 0x08, 0x37, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x14, 0x74, 0x01, 0x74, 0x36, 0x08,
56001 +     0x6A, 0x07, 0x90, 0xF0, 0xF0, 0xF9, 0x54, 0xE0, 0x74, 0x6C, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01,
56002 +     0x04, 0xE4, 0xE0, 0x6D, 0x6E, 0x07, 0x90, 0xF0, 0xF0, 0xFF, 0x74, 0xE0, 0xE0, 0x6F, 0x07, 0x90,
56003 +     0x07, 0x90, 0xF0, 0xE4, 0xF0, 0xE4, 0xE0, 0x70, 0x77, 0xF5, 0x76, 0xF5, 0xF5, 0x01, 0x78, 0x75,
56004 +     0x00, 0x7B, 0x75, 0x79, 0xE5, 0x00, 0x7C, 0x75, 0x07, 0x70, 0x14, 0x24, 0x75, 0x26, 0x64, 0x75,
56005 +     0x75, 0x22, 0xB3, 0x65, 0x65, 0x75, 0x2A, 0x64, 0x25, 0x8E, 0x22, 0xA8, 0x01, 0x7D, 0x26, 0x8F,
56006 +     0xFF, 0x2F, 0x20, 0x74, 0x85, 0xFE, 0x3E, 0xE4, 0x25, 0x85, 0x82, 0x26, 0x82, 0x8F, 0xE0, 0x83,
56007 +     0x0D, 0xF0, 0x83, 0x8E, 0x22, 0xE9, 0x04, 0xBD, 0x10, 0x60, 0x67, 0xE5, 0x20, 0x7A, 0xFF, 0x7B,
56008 +     0x03, 0x12, 0x25, 0x79, 0x07, 0x07, 0x90, 0xF4, 0xF0, 0x01, 0x44, 0xE0, 0x7A, 0xFF, 0x7B, 0x22,
56009 +     0x12, 0x2C, 0x79, 0x20, 0x01, 0x90, 0xF4, 0x03, 0xF7, 0x54, 0xE0, 0xC8, 0x54, 0x20, 0xE5, 0xF0,
56010 +     0xE5, 0x20, 0xF5, 0xEF, 0xF5, 0xEF, 0x54, 0x21, 0x61, 0x07, 0x90, 0x21, 0xE4, 0xF0, 0x50, 0x74,
56011 +     0x02, 0x60, 0x75, 0xF0, 0x22, 0x0B, 0x61, 0x75, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x43, 0x79,
56012 +     0x22, 0x64, 0x75, 0xF4, 0x22, 0x12, 0x65, 0x75, 0xE4, 0xFF, 0x26, 0x75, 0x28, 0xF5, 0x27, 0xF5,
56013 +     0x25, 0x75, 0x29, 0xF5, 0x71, 0x25, 0xAF, 0x01, 0xE5, 0x2A, 0x8F, 0x40, 0x26, 0x95, 0xC3, 0x2A,
56014 +     0x2A, 0x85, 0x03, 0x50, 0xD3, 0x2A, 0xE5, 0x26, 0x03, 0x40, 0x27, 0x95, 0xE5, 0x27, 0x2A, 0x85,
56015 +     0xF5, 0x29, 0x25, 0x2A, 0x28, 0x35, 0xE4, 0x29, 0x25, 0x05, 0x28, 0xF5, 0x94, 0xC3, 0x25, 0xE5,
56016 +     0xE5, 0xD2, 0x40, 0x40, 0xAF, 0x7B, 0xAE, 0x77, 0x8E, 0x09, 0x70, 0x7C, 0x75, 0x2C, 0x8F, 0x2B,
56017 +     0x19, 0x80, 0x07, 0x77, 0xF5, 0x04, 0x24, 0xEF, 0xF5, 0x3E, 0xE4, 0x2C, 0x77, 0xF5, 0xE4, 0x2B,
56018 +     0x27, 0x74, 0x76, 0x05, 0x7C, 0xF5, 0x7C, 0x25, 0xF5, 0x7B, 0x35, 0xE4, 0x71, 0xFF, 0xE4, 0x7B,
56019 +     0xE5, 0x32, 0x8F, 0x40, 0x78, 0x28, 0xAE, 0x29, 0x13, 0xC3, 0xCE, 0x06, 0xF9, 0xD8, 0x13, 0xCE,
56020 +     0xF5, 0xE4, 0x31, 0xF5, 0xAD, 0x26, 0xAB, 0x33, 0xAE, 0x2C, 0xAF, 0x27, 0xCB, 0x27, 0x02, 0x2B,
56021 +     0xF0, 0x75, 0x2D, 0x8F, 0x24, 0xA4, 0xEF, 0x02, 0xE5, 0x82, 0xF5, 0x9C, 0xF5, 0x00, 0x34, 0xF0,
56022 +     0xA3, 0xFE, 0xE0, 0x83, 0x06, 0xAA, 0xFB, 0xE0, 0x95, 0x33, 0xEE, 0xFF, 0xC0, 0xFC, 0xFD, 0xE0,
56023 +     0xEE, 0x07, 0xC0, 0x06, 0x8F, 0xE0, 0x95, 0x33, 0xF5, 0x54, 0x8E, 0x55, 0xD0, 0x52, 0xF5, 0x53,
56024 +     0x12, 0x06, 0xD0, 0x07, 0x31, 0x8F, 0x16, 0x21, 0x2F, 0x8D, 0x30, 0x8E, 0x2D, 0xE5, 0x2E, 0x8C,
56025 +     0x00, 0x24, 0xE0, 0x25, 0x34, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x05, 0xFB, 0xE0, 0xA3, 0xFA,
56026 +     0xEE, 0x02, 0xAE, 0xFF, 0xFD, 0xE0, 0x95, 0x33, 0xC0, 0x06, 0xC0, 0xFC, 0x95, 0x33, 0xEE, 0x07,
56027 +     0x8E, 0x55, 0x8F, 0xE0, 0xF5, 0x53, 0xF5, 0x54, 0xD0, 0x07, 0xD0, 0x52, 0x16, 0x21, 0x12, 0x06,
56028 +     0xF5, 0x2F, 0x31, 0xE5, 0x3E, 0x30, 0xE5, 0x31, 0x2F, 0xE5, 0x30, 0xF5, 0xE5, 0x2F, 0xF5, 0x3D,
56029 +     0x2E, 0xF5, 0x3C, 0x2E, 0x30, 0xAE, 0x31, 0xAF, 0x75, 0xFC, 0x2F, 0xAD, 0x36, 0x8F, 0x1F, 0x32,
56030 +     0x34, 0x8D, 0x35, 0x8E, 0x33, 0xE5, 0x33, 0x8C, 0xE5, 0xFF, 0x34, 0x45, 0xE5, 0x07, 0x42, 0x35,
56031 +     0xEF, 0x07, 0x42, 0x36, 0x36, 0x75, 0x09, 0x70, 0xF5, 0x35, 0xF5, 0x01, 0xE5, 0x33, 0xF5, 0x34,
56032 +     0x17, 0xE7, 0x20, 0x33, 0x36, 0xAF, 0x32, 0x15, 0x34, 0xAD, 0x35, 0xAE, 0x21, 0x12, 0x33, 0xAC,
56033 +     0x8E, 0x36, 0x8F, 0x7C, 0x8C, 0x34, 0x8D, 0x35, 0xAF, 0xE4, 0x80, 0x33, 0xE4, 0x00, 0x7E, 0x33,
56034 +     0x25, 0x32, 0xE5, 0xFB, 0xAD, 0x32, 0xF5, 0xE0, 0x12, 0x06, 0xAC, 0x07, 0x30, 0xEE, 0xC0, 0x02,
56035 +     0x32, 0x05, 0x07, 0xE7, 0x80, 0x00, 0x7E, 0xFF, 0x07, 0x78, 0xEF, 0x0B, 0xCE, 0x13, 0xC3, 0xCE,
56036 +     0xFF, 0xF9, 0xD8, 0x13, 0xD9, 0x03, 0xBB, 0x0B, 0xFC, 0xE4, 0x32, 0xAF, 0x55, 0x75, 0xFE, 0xFD,
56037 +     0xC0, 0x54, 0x75, 0xA8, 0x52, 0xF5, 0x53, 0xF5, 0x8F, 0x16, 0x21, 0x12, 0x8D, 0x35, 0x8E, 0x36,
56038 +     0xE4, 0x33, 0x8C, 0x34, 0x36, 0xF5, 0x36, 0x25, 0x80, 0x34, 0x35, 0xE5, 0x35, 0xE4, 0x35, 0xF5,
56039 +     0xE4, 0x34, 0xF5, 0x34, 0x33, 0xF5, 0x33, 0x35, 0xE5, 0x22, 0x34, 0xAF, 0xAE, 0x1F, 0x70, 0x78,
56040 +     0xEF, 0x7C, 0xAF, 0x7B, 0x26, 0xF5, 0x10, 0x24, 0x25, 0xF5, 0x3E, 0xE4, 0x27, 0x74, 0x76, 0x05,
56041 +     0x7C, 0xF5, 0x7C, 0x25, 0xF5, 0x7B, 0x35, 0xE4, 0x01, 0x78, 0x75, 0x7B, 0x79, 0xE5, 0x24, 0x80,
56042 +     0x7C, 0xAF, 0x7B, 0xAE, 0x24, 0xEF, 0x0E, 0x70, 0xE4, 0x26, 0xF5, 0x15, 0x75, 0x25, 0xF5, 0x3E,
56043 +     0x0E, 0x80, 0x03, 0x79, 0xF5, 0x1A, 0x24, 0xEF, 0xF5, 0x3E, 0xE4, 0x26, 0x79, 0xF5, 0xE4, 0x25,
56044 +     0xFF, 0xE4, 0x78, 0xF5, 0x07, 0xC0, 0x40, 0x71, 0x40, 0x71, 0x08, 0x7F, 0x10, 0x7F, 0x07, 0xC0,
56045 +     0x07, 0xC0, 0x40, 0x71, 0x40, 0x71, 0x18, 0x7F, 0x20, 0x7F, 0x07, 0xC0, 0x33, 0x8F, 0x40, 0x71,
56046 +     0x31, 0xD0, 0x32, 0xD0, 0x05, 0xD0, 0x03, 0xD0, 0x25, 0xAE, 0x26, 0xAF, 0x7B, 0xCB, 0x27, 0x02,
56047 +     0x79, 0x20, 0x7A, 0xFF, 0xF4, 0x03, 0x12, 0x49, 0x75, 0x00, 0x7B, 0x75, 0xF5, 0xE4, 0x00, 0x7C,
56048 +     0x01, 0x78, 0x75, 0x76, 0x64, 0x75, 0x77, 0xF5, 0x3D, 0x65, 0x75, 0x22, 0xE5, 0x1F, 0xB1, 0x22,
56049 +     0x03, 0x94, 0xD3, 0x76, 0x64, 0x75, 0x07, 0x40, 0xB5, 0x65, 0x75, 0x2D, 0x30, 0x73, 0xE5, 0x22,
56050 +     0x17, 0x30, 0x06, 0xE7, 0xFA, 0x80, 0x00, 0x03, 0x75, 0x21, 0x64, 0x75, 0x90, 0x22, 0xF9, 0x65,
56051 +     0xF5, 0xE0, 0x46, 0x08, 0x30, 0x73, 0xE5, 0x25, 0xFF, 0x7B, 0x0E, 0xE7, 0x55, 0x79, 0x20, 0x7A,
56052 +     0x7C, 0xFD, 0x25, 0xE5, 0x40, 0x0D, 0x12, 0x00, 0x75, 0xE5, 0x75, 0x05, 0x02, 0x70, 0x74, 0xAE,
56053 +     0xF5, 0x14, 0x74, 0x05, 0xE5, 0x83, 0x8E, 0x82, 0x7A, 0xE5, 0xF0, 0x25, 0x26, 0xF5, 0x07, 0x70,
56054 +     0x80, 0x14, 0x27, 0x75, 0x00, 0x26, 0x75, 0x06, 0xE5, 0x0C, 0x27, 0x75, 0x75, 0x1F, 0x70, 0x77,
56055 +     0x76, 0x05, 0x07, 0x77, 0x7C, 0x25, 0x27, 0x74, 0x35, 0xE4, 0x7C, 0xF5, 0xAE, 0x7B, 0xF5, 0x7B,
56056 +     0xEF, 0x7C, 0xAF, 0x7B, 0x75, 0xF5, 0x08, 0x24, 0x74, 0xF5, 0x3E, 0xE4, 0x77, 0x15, 0x30, 0x80,
56057 +     0xE0, 0x3E, 0x08, 0x90, 0x7C, 0x00, 0x7E, 0xFF, 0x12, 0xA1, 0x7D, 0x00, 0x26, 0x8E, 0xC0, 0x02,
56058 +     0x40, 0x74, 0x27, 0x8F, 0x27, 0xF5, 0x27, 0x25, 0xF5, 0x26, 0x35, 0xE4, 0xAE, 0x27, 0xE5, 0x26,
56059 +     0xCE, 0x07, 0x78, 0x26, 0x13, 0xCE, 0x13, 0xC3, 0x27, 0xF5, 0xF9, 0xD8, 0x08, 0x90, 0x26, 0x8E,
56060 +     0xF0, 0x27, 0xE5, 0x3E, 0x7A, 0xFF, 0x7B, 0x22, 0x12, 0x5D, 0x79, 0x20, 0x7B, 0x75, 0xF4, 0x03,
56061 +     0x00, 0x7C, 0x75, 0x00, 0x75, 0x76, 0xF5, 0xE4, 0x65, 0x75, 0x2D, 0x64, 0x67, 0xE5, 0x22, 0xCE,
56062 +     0x21, 0x12, 0x0B, 0x60, 0x76, 0x80, 0x78, 0x8A, 0x0E, 0x76, 0x08, 0x00, 0x12, 0x80, 0x7F, 0x22,
56063 +     0x06, 0x50, 0x48, 0x0E, 0x75, 0x2D, 0x64, 0x75, 0xAE, 0x22, 0xEB, 0x65, 0x8F, 0x7C, 0xAF, 0x7B,
56064 +     0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x1F, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74,
56065 +     0x8F, 0x7C, 0xAF, 0x7B, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x20, 0x24, 0x83, 0xF5, 0x3E, 0xE4,
56066 +     0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x7C, 0xAF, 0x7B, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x21, 0x24,
56067 +     0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x7C, 0xAF, 0x7B, 0xEF, 0x83, 0x8E, 0x82,
56068 +     0x82, 0xF5, 0x22, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x7C, 0xAF, 0x7B,
56069 +     0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x23, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xE5, 0xF0, 0x4D, 0x74,
56070 +     0x1F, 0x03, 0xB4, 0x76, 0xE0, 0x89, 0x0D, 0x90, 0xF0, 0x24, 0x00, 0x90, 0xE0, 0x8A, 0x0D, 0x90,
56071 +     0xF0, 0x25, 0x00, 0x90, 0xE0, 0x8B, 0x0D, 0x90, 0xF0, 0x26, 0x00, 0x90, 0x75, 0x2A, 0x64, 0x75,
56072 +     0x05, 0x22, 0x68, 0x65, 0x25, 0x27, 0x74, 0x76, 0xE4, 0x7C, 0xF5, 0x7C, 0x7B, 0xF5, 0x7B, 0x35,
56073 +     0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
56999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
57999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58286 +};
58287 +
58288 +/* GPHY firmware PHY-1V5-22F-IP-VR9-A22-T4406 */
58289 +static const unsigned char gphy_fe_fw_data_a12 [] = {
58290 +     0x80, 0x41, 0x03, 0x02, 0x32, 0x32, 0x32, 0x00, 0x80, 0x32, 0x32, 0x32, 0x7F, 0x54, 0xEF, 0xF9,
58291 +     0x80, 0x22, 0x99, 0xF5, 0x00, 0x00, 0x00, 0xF2, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xEB,
58292 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x7C, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xDC,
58293 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xEF, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x79, 0x0A,
58294 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x3D, 0x0C, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x50, 0x0E,
58295 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0xA8, 0x0E, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0xF5, 0x0E,
58296 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x42, 0x0F, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x8F, 0x0F,
58297 +     0x80, 0x00, 0x00, 0x00, 0x54, 0x90, 0xE5, 0x95, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0,
58298 +     0xC0, 0x82, 0xC0, 0xE0, 0x00, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4,
58299 +     0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x08, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90,
58300 +     0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x10, 0x04,
58301 +     0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0,
58302 +     0x54, 0x90, 0xE5, 0x18, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0,
58303 +     0x20, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74,
58304 +     0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x28, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03,
58305 +     0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x30, 0x04, 0x03, 0xC4, 0x0F, 0x54,
58306 +     0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x38,
58307 +     0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x40, 0x04, 0x02, 0x83,
58308 +     0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0,
58309 +     0xE5, 0x48, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04,
58310 +     0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x50, 0x04, 0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0,
58311 +     0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x58, 0xC0, 0x03, 0xC4, 0x0F,
58312 +     0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x60, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5,
58313 +     0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x68, 0x04, 0x02,
58314 +     0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82,
58315 +     0x90, 0xE5, 0x70, 0x04, 0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0,
58316 +     0x04, 0x02, 0x83, 0xC0, 0x03, 0xC4, 0xEF, 0x78, 0x73, 0x00, 0x04, 0x90, 0x01, 0x7B, 0x22, 0x90,
58317 +     0x00, 0x20, 0x90, 0x88, 0x23, 0x90, 0x9B, 0x01, 0x90, 0x9B, 0x01, 0xC2, 0xAE, 0x01, 0x00, 0x20,
58318 +     0x01, 0x1C, 0x26, 0x90, 0x00, 0x20, 0x90, 0xAE, 0x26, 0x90, 0xC1, 0x01, 0x90, 0xC1, 0x01, 0x1B,
58319 +     0xD4, 0x01, 0x00, 0x20, 0x01, 0xBE, 0x21, 0x90, 0x00, 0x20, 0x90, 0xD4, 0x21, 0x90, 0xE7, 0x01,
58320 +     0x90, 0xE7, 0x01, 0xBE, 0xFA, 0x01, 0x00, 0x20, 0x01, 0xFC, 0x27, 0x90, 0x00, 0x20, 0x90, 0xFA,
58321 +     0x27, 0x90, 0x0D, 0x21, 0x90, 0x0D, 0x21, 0xFC, 0x20, 0x21, 0x00, 0x20, 0x21, 0x73, 0x2C, 0x90,
58322 +     0x00, 0x20, 0x90, 0x20, 0x2E, 0x90, 0x33, 0x21, 0x90, 0x33, 0x21, 0x1B, 0x46, 0x21, 0x00, 0x20,
58323 +     0x21, 0x74, 0x2C, 0x90, 0x00, 0x20, 0x90, 0x46, 0x2E, 0x90, 0x59, 0x21, 0x90, 0x59, 0x21, 0x1B,
58324 +     0x6C, 0x21, 0x00, 0x20, 0x21, 0xCE, 0x2C, 0x90, 0x00, 0x20, 0x90, 0x6C, 0x2C, 0x90, 0x7F, 0x21,
58325 +     0x90, 0x7F, 0x21, 0xCE, 0x92, 0x21, 0x00, 0x20, 0x21, 0xD0, 0x26, 0x90, 0x2C, 0x20, 0x90, 0x92,
58326 +     0x21, 0x90, 0x88, 0x01, 0x90, 0x88, 0x01, 0x71, 0x9B, 0x01, 0xB9, 0x23, 0x01, 0xB3, 0x20, 0x90,
58327 +     0x9F, 0x20, 0x90, 0x9B, 0x20, 0x90, 0xAE, 0x01, 0x90, 0xC1, 0x01, 0xA9, 0xC1, 0x01, 0x8B, 0x22,
58328 +     0x01, 0x54, 0x20, 0x90, 0x54, 0x20, 0x90, 0xD4, 0x20, 0x90, 0xE7, 0x01, 0x90, 0xFA, 0x01, 0x75,
58329 +     0x0D, 0x21, 0x75, 0x20, 0x21, 0xE7, 0x20, 0x90, 0x50, 0x21, 0x90, 0x20, 0x20, 0x90, 0x33, 0x21,
58330 +     0x90, 0x46, 0x21, 0xE7, 0x59, 0x21, 0x50, 0x21, 0x21, 0xE9, 0x20, 0x90, 0xE9, 0x20, 0x90, 0x6C,
58331 +     0x20, 0x90, 0x7F, 0x21, 0x00, 0x92, 0x21, 0x90, 0xA4, 0xF0, 0x8D, 0xEF, 0x8C, 0xCF, 0xF0, 0xA8,
58332 +     0xCE, 0x28, 0xA4, 0xF0, 0x2E, 0xA4, 0xF0, 0x8D, 0x00, 0xBC, 0x22, 0xFE, 0x29, 0x00, 0xBE, 0x0B,
58333 +     0x84, 0xF0, 0x8D, 0xEF, 0x22, 0xF0, 0xAD, 0xFF, 0x75, 0xF8, 0xCC, 0xE4, 0x2F, 0xEF, 0x08, 0xF0,
58334 +     0xFE, 0x33, 0xEE, 0xFF, 0xEE, 0xFC, 0x33, 0xEC, 0x40, 0x98, 0xEC, 0x9D, 0x9D, 0xEE, 0xFC, 0x05,
58335 +     0xF0, 0xD5, 0x0F, 0xFE, 0xFD, 0xCE, 0xE4, 0xE9, 0xF5, 0xF8, 0xED, 0x22, 0x20, 0x84, 0xEE, 0xF0,
58336 +     0xAD, 0xFE, 0x1C, 0xD2, 0x08, 0xF0, 0x75, 0xF0, 0xED, 0xFF, 0x2F, 0xEF, 0x07, 0x40, 0xFD, 0x33,
58337 +     0xD5, 0x06, 0x50, 0x98, 0xC3, 0x22, 0xF2, 0xF0, 0xD5, 0x0F, 0xFD, 0x98, 0xEB, 0x22, 0xEA, 0xF0,
58338 +     0xEA, 0xF0, 0xF5, 0x9F, 0xE9, 0xF0, 0x42, 0x9E, 0xEC, 0xF0, 0x42, 0x9D, 0x64, 0xC8, 0x80, 0x64,
58339 +     0xF0, 0x45, 0x98, 0x80, 0xD0, 0x83, 0xD0, 0x22, 0x93, 0xE4, 0xF8, 0x82, 0x01, 0x74, 0x12, 0x70,
58340 +     0xA3, 0x0D, 0x70, 0x93, 0x74, 0xF8, 0x93, 0xA3, 0x82, 0xF5, 0x93, 0x01, 0x73, 0xE4, 0x83, 0x88,
58341 +     0x68, 0x93, 0x02, 0x74, 0xA3, 0xA3, 0xEF, 0x60, 0x8A, 0xDF, 0x80, 0xA3, 0xE4, 0x82, 0x89, 0x83,
58342 +     0xC8, 0x81, 0x75, 0x73, 0xE4, 0x47, 0x03, 0x02, 0x11, 0x12, 0x03, 0x60, 0xFF, 0xB0, 0x75, 0x6E,
58343 +     0x42, 0x51, 0x84, 0x71, 0xE0, 0x34, 0x07, 0x90, 0x04, 0x44, 0xF0, 0x54, 0x44, 0x07, 0x90, 0xF0,
58344 +     0x13, 0xC4, 0xFF, 0xE0, 0xE0, 0x20, 0x07, 0x54, 0xF1, 0x80, 0x00, 0x03, 0x74, 0x32, 0x07, 0x90,
58345 +     0x07, 0x90, 0xF0, 0xFF, 0xC2, 0x71, 0xF0, 0x33, 0xE0, 0x07, 0x07, 0x90, 0x43, 0xF0, 0x10, 0x44,
58346 +     0xFB, 0x80, 0x01, 0x87, 0x75, 0x07, 0x1B, 0x75, 0x11, 0x7E, 0x12, 0x1C, 0x98, 0x71, 0x6E, 0x7F,
58347 +     0x7B, 0x7F, 0x22, 0x7E, 0x3D, 0x41, 0x98, 0x71, 0xFF, 0x10, 0x24, 0xEF, 0xFE, 0xE0, 0x34, 0xEE,
58348 +     0x24, 0xF0, 0x54, 0xEF, 0x34, 0xEE, 0xFF, 0xFF, 0x1C, 0xE5, 0xFE, 0xFF, 0xF5, 0x02, 0x24, 0xFD,
58349 +     0xFC, 0x1B, 0xE5, 0x1C, 0x1B, 0xF5, 0x00, 0x34, 0x83, 0x8C, 0x82, 0x8D, 0xEF, 0xA3, 0xF0, 0xEE,
58350 +     0xF5, 0xE4, 0x22, 0xF0, 0xD2, 0xE8, 0xF5, 0xA8, 0xD2, 0xEA, 0xD2, 0xAC, 0x75, 0xE8, 0xD2, 0xE9,
58351 +     0xF8, 0x75, 0xF0, 0xF9, 0x75, 0xB9, 0xF5, 0xF1, 0xAF, 0xD2, 0x10, 0xB8, 0xF5, 0x20, 0x10, 0x75,
58352 +     0x01, 0x90, 0x22, 0x11, 0xE4, 0xF0, 0xEF, 0xB6, 0xF0, 0xB3, 0x01, 0x90, 0xB7, 0x01, 0x90, 0x22,
58353 +     0x90, 0xE4, 0xF0, 0xEF, 0x22, 0xF0, 0xB4, 0x01, 0xB5, 0x01, 0x90, 0xE4, 0x00, 0x00, 0x22, 0xF0,
58354 +     0x22, 0xF0, 0x90, 0x53, 0x00, 0x00, 0x00, 0x00, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF1, 0x90,
58355 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF2, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF3, 0x90,
58356 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF4, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF5, 0x90,
58357 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF6, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF7, 0x90,
58358 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF8, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF9, 0x90,
58359 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFA, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFB, 0x90,
58360 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFC, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFD, 0x90,
58361 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFE, 0x90, 0x22, 0x0F, 0x90, 0x43, 0xF0, 0xC0, 0xE0, 0xC0,
58362 +     0x82, 0xC0, 0x83, 0xC0, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63, 0x00, 0x82, 0xC0, 0x83, 0xC0,
58363 +     0xC0, 0x01, 0xA2, 0x63, 0xC0, 0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04,
58364 +     0x30, 0x07, 0xC0, 0x06, 0x99, 0xC2, 0x24, 0x99, 0x1A, 0xB5, 0x19, 0xE5, 0x18, 0x17, 0x30, 0x03,
58365 +     0x19, 0x05, 0x19, 0xAF, 0x82, 0x74, 0x00, 0x7E, 0xEE, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x00, 0x34,
58366 +     0x0D, 0x11, 0xFF, 0xE0, 0x02, 0x80, 0x17, 0xC2, 0x07, 0xD0, 0x18, 0xC2, 0x05, 0xD0, 0x06, 0xD0,
58367 +     0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02, 0xD0, 0xA2, 0x63, 0x00, 0xD0, 0xD0, 0x82, 0xD0, 0x01,
58368 +     0x01, 0xA2, 0x63, 0x83, 0x82, 0xD0, 0xD0, 0xD0, 0xF0, 0xD0, 0x83, 0xD0, 0xC0, 0x32, 0xE0, 0xD0,
58369 +     0xC0, 0xF0, 0xC0, 0xE0, 0xC0, 0x82, 0xC0, 0x83, 0x00, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63,
58370 +     0x63, 0x82, 0xC0, 0x83, 0x00, 0xC0, 0x01, 0xA2, 0x02, 0xC0, 0x01, 0xC0, 0x04, 0xC0, 0x03, 0xC0,
58371 +     0x06, 0xC0, 0x05, 0xC0, 0x07, 0x90, 0x07, 0xC0, 0x7A, 0xF5, 0xE0, 0x02, 0x54, 0xEF, 0x7A, 0xAF,
58372 +     0x13, 0x13, 0xC4, 0x40, 0x7B, 0xF5, 0x03, 0x54, 0xA4, 0x40, 0xF0, 0x75, 0x82, 0xF5, 0x00, 0x24,
58373 +     0xAF, 0x06, 0x34, 0xE4, 0x8F, 0x12, 0xF5, 0x82, 0x25, 0x20, 0x74, 0x13, 0x7B, 0xE5, 0xFF, 0x7B,
58374 +     0x01, 0x90, 0x05, 0x70, 0x90, 0x03, 0x80, 0xB8, 0xFC, 0xE0, 0xBA, 0x01, 0x17, 0x8C, 0xE0, 0xA3,
58375 +     0x7A, 0xAE, 0x18, 0xF5, 0x13, 0x13, 0xC4, 0xEE, 0x30, 0x01, 0x54, 0x13, 0xE5, 0xE1, 0x02, 0xE0,
58376 +     0x54, 0xEE, 0x7A, 0xAE, 0x05, 0x15, 0x71, 0x1F, 0x54, 0x06, 0x00, 0x86, 0x07, 0x78, 0x06, 0x04,
58377 +     0x06, 0x09, 0x81, 0x06, 0xC6, 0x06, 0x0D, 0xA8, 0x14, 0x04, 0x07, 0x0E, 0x07, 0x15, 0x66, 0x07,
58378 +     0x00, 0x00, 0x17, 0x26, 0x13, 0x85, 0x80, 0x08, 0x83, 0x12, 0x85, 0x82, 0x13, 0xC4, 0xFE, 0xE0,
58379 +     0x01, 0x54, 0x13, 0x13, 0xC2, 0x26, 0xE0, 0x30, 0x24, 0x82, 0xE5, 0xE8, 0xE4, 0x82, 0xF5, 0x80,
58380 +     0x83, 0xF5, 0x83, 0x35, 0xF0, 0x80, 0x44, 0xE0, 0x85, 0x82, 0x13, 0x85, 0x44, 0xEE, 0x83, 0x12,
58381 +     0x07, 0xA8, 0xF0, 0x80, 0xF6, 0x01, 0x44, 0xE6, 0x08, 0x02, 0xE8, 0xD2, 0x82, 0x13, 0x85, 0x80,
58382 +     0xE0, 0x83, 0x12, 0x85, 0x0F, 0x54, 0xC4, 0xFE, 0xEE, 0x2A, 0xE0, 0x30, 0xE0, 0x25, 0x02, 0x54,
58383 +     0xE6, 0x07, 0xA8, 0xFE, 0xF6, 0x4E, 0xFB, 0x54, 0x7B, 0x25, 0x7F, 0x74, 0x00, 0x7E, 0xE6, 0xF8,
58384 +     0x01, 0x7E, 0x02, 0x70, 0xC4, 0x01, 0x54, 0xEE, 0xFE, 0xE0, 0x54, 0x33, 0x54, 0xE6, 0x07, 0xA8,
58385 +     0x80, 0xF6, 0x4E, 0xDF, 0x82, 0x13, 0x85, 0x1E, 0xE0, 0x83, 0x12, 0x85, 0xA3, 0xF0, 0xFD, 0x54,
58386 +     0x54, 0xE0, 0xA3, 0xA3, 0x7F, 0x74, 0xF0, 0xDF, 0x76, 0xF8, 0x7B, 0x25, 0xE6, 0x07, 0xA8, 0x00,
58387 +     0x85, 0xF6, 0x20, 0x44, 0x12, 0x85, 0x82, 0x13, 0x13, 0xFE, 0xE0, 0x83, 0xFD, 0x01, 0x54, 0x13,
58388 +     0x13, 0x13, 0xC4, 0xEE, 0xFE, 0x4D, 0x01, 0x54, 0x13, 0xC4, 0xE0, 0xA3, 0x01, 0x54, 0x13, 0x13,
58389 +     0xC4, 0x01, 0x54, 0x4E, 0xA8, 0xFE, 0xF0, 0x54, 0xEF, 0x54, 0xE6, 0x07, 0x13, 0x85, 0xF6, 0x4E,
58390 +     0x83, 0x12, 0x85, 0x82, 0x13, 0x08, 0x54, 0xE0, 0xFE, 0x3F, 0x54, 0x13, 0x4E, 0xFD, 0x54, 0xE6,
58391 +     0x80, 0x08, 0x02, 0xF6, 0x7B, 0x25, 0x7F, 0x74, 0x03, 0x60, 0xE6, 0xF8, 0x85, 0x80, 0x08, 0x02,
58392 +     0x12, 0x85, 0x82, 0x13, 0x54, 0xC4, 0xE0, 0x83, 0x03, 0xE0, 0x20, 0x0F, 0xA8, 0x80, 0x08, 0x02,
58393 +     0x04, 0x44, 0xE6, 0x07, 0x80, 0x08, 0x02, 0xF6, 0x44, 0xE6, 0x07, 0xA8, 0x08, 0x02, 0xF6, 0x08,
58394 +     0x24, 0x13, 0xE5, 0x80, 0xE4, 0x82, 0xF5, 0x12, 0x83, 0xF5, 0x12, 0x35, 0x54, 0x13, 0xC4, 0xE0,
58395 +     0x60, 0x00, 0x7E, 0x07, 0xEE, 0x01, 0x7E, 0x02, 0x54, 0xC4, 0x01, 0x54, 0x07, 0xA8, 0xFE, 0xF0,
58396 +     0x4E, 0xEF, 0x54, 0xE6, 0x80, 0x08, 0x02, 0xF6, 0xEF, 0xB8, 0x08, 0x12, 0x08, 0x02, 0x03, 0x60,
58397 +     0x24, 0x13, 0xE5, 0x51, 0xE4, 0x82, 0xF5, 0x1C, 0x83, 0xF5, 0x12, 0x35, 0xA3, 0xF0, 0x17, 0xE5,
58398 +     0x02, 0xF0, 0x18, 0xE5, 0x08, 0x12, 0x80, 0x08, 0x16, 0x70, 0xEF, 0xB8, 0x1C, 0x24, 0x13, 0xE5,
58399 +     0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x12, 0x8E, 0xE0, 0xA3, 0xFE, 0x02, 0x18, 0xF5, 0x17,
58400 +     0x7B, 0xE5, 0x80, 0x08, 0x13, 0x92, 0xFF, 0x24, 0x12, 0xF8, 0x09, 0x12, 0x64, 0xEF, 0xB8, 0x08,
58401 +     0x12, 0x06, 0x60, 0x02, 0x03, 0xBF, 0xB8, 0x08, 0xE5, 0x18, 0x05, 0x08, 0x05, 0x02, 0x70, 0x18,
58402 +     0x51, 0x08, 0x02, 0x17, 0x0C, 0x70, 0x7B, 0xE5, 0xE0, 0x28, 0x06, 0x90, 0x90, 0xFF, 0x04, 0x54,
58403 +     0x0A, 0x80, 0x68, 0x06, 0xE0, 0x68, 0x06, 0x90, 0x90, 0xFF, 0x04, 0x54, 0x54, 0xE0, 0x28, 0x06,
58404 +     0x02, 0xF0, 0x4F, 0xFB, 0x7B, 0xE5, 0x80, 0x08, 0x06, 0x90, 0x1B, 0x70, 0x03, 0x54, 0xE0, 0x2F,
58405 +     0x6F, 0x06, 0x90, 0xFF, 0x4F, 0xFC, 0x54, 0xE0, 0x2E, 0x06, 0x90, 0xF0, 0xFF, 0x08, 0x54, 0xE0,
58406 +     0x80, 0x6E, 0x06, 0x90, 0x6F, 0x06, 0x90, 0x19, 0xFF, 0x03, 0x54, 0xE0, 0xE0, 0x2F, 0x06, 0x90,
58407 +     0xF0, 0x4F, 0xFC, 0x54, 0xE0, 0x6E, 0x06, 0x90, 0x90, 0xFF, 0x08, 0x54, 0x54, 0xE0, 0x2E, 0x06,
58408 +     0x02, 0xF0, 0x4F, 0xF7, 0x07, 0x90, 0x80, 0x08, 0x07, 0x54, 0xE0, 0x93, 0x2A, 0x06, 0x90, 0xFF,
58409 +     0x6F, 0x0F, 0x54, 0xE0, 0x7B, 0xE5, 0x09, 0x60, 0x07, 0x90, 0x05, 0x70, 0x90, 0x18, 0x80, 0x92,
58410 +     0x54, 0xE0, 0xDD, 0x07, 0x06, 0x90, 0xFF, 0x07, 0x0F, 0x54, 0xE0, 0x6A, 0xE5, 0x24, 0x60, 0x6F,
58411 +     0x1F, 0x01, 0xB4, 0x7B, 0xE0, 0xDC, 0x07, 0x90, 0x24, 0x13, 0xE5, 0xFF, 0xE4, 0x82, 0xF5, 0x2B,
58412 +     0x83, 0xF5, 0x12, 0x35, 0x13, 0xE5, 0xF0, 0xEF, 0x82, 0xF5, 0x2B, 0x24, 0xF5, 0x12, 0x35, 0xE4,
58413 +     0xE5, 0xF0, 0xE4, 0x83, 0xE5, 0x14, 0x70, 0x7B, 0xF5, 0x2A, 0x24, 0x13, 0x12, 0x35, 0xE4, 0x82,
58414 +     0x54, 0xE0, 0x83, 0xF5, 0x07, 0x90, 0xFF, 0x07, 0xE5, 0x12, 0x80, 0x93, 0xF5, 0x2A, 0x24, 0x13,
58415 +     0x12, 0x35, 0xE4, 0x82, 0x54, 0xE0, 0x83, 0xF5, 0x07, 0x90, 0xFF, 0x07, 0xF8, 0x54, 0xE0, 0xDD,
58416 +     0x08, 0x02, 0xF0, 0x4F, 0xEF, 0x7A, 0xAF, 0x80, 0xFA, 0x24, 0x1F, 0x54, 0xF8, 0x24, 0x2A, 0x60,
58417 +     0xF9, 0x24, 0x4D, 0x60, 0xFB, 0x24, 0x65, 0x60, 0x19, 0x24, 0x70, 0x60, 0x80, 0x01, 0x02, 0x60,
58418 +     0x85, 0x82, 0x13, 0x85, 0xA3, 0xA3, 0x83, 0x12, 0xEF, 0x54, 0xE0, 0xA3, 0x82, 0x13, 0x85, 0xF0,
58419 +     0xA3, 0x83, 0x12, 0x85, 0x21, 0x80, 0xA3, 0xA3, 0x0D, 0x24, 0x13, 0xE5, 0x35, 0xE4, 0x82, 0xF5,
58420 +     0xE0, 0x83, 0xF5, 0x12, 0x90, 0xF0, 0xEF, 0x54, 0x20, 0xE0, 0xFF, 0x01, 0x13, 0xE5, 0x52, 0xE0,
58421 +     0x82, 0xF5, 0x0D, 0x24, 0xF5, 0x12, 0x35, 0xE4, 0xFD, 0x54, 0xE0, 0x83, 0x11, 0x41, 0x80, 0xF0,
58422 +     0x08, 0x02, 0xBF, 0xB8, 0x18, 0xE5, 0x18, 0x05, 0x17, 0x05, 0x02, 0x70, 0x60, 0xEF, 0xB8, 0x11,
58423 +     0x24, 0x7B, 0xE5, 0x2F, 0x11, 0x13, 0x92, 0xFF, 0xE5, 0x25, 0x80, 0xCB, 0xF5, 0x2B, 0x24, 0x13,
58424 +     0x12, 0x35, 0xE4, 0x82, 0xF0, 0xE4, 0x83, 0xF5, 0x13, 0xE5, 0x16, 0x80, 0x82, 0xF5, 0x34, 0x24,
58425 +     0xF5, 0x12, 0x35, 0xE4, 0xA3, 0xF0, 0xE4, 0x83, 0x07, 0x07, 0x90, 0xF0, 0xF0, 0xEF, 0x54, 0xE0,
58426 +     0x05, 0x70, 0x7B, 0xE5, 0x80, 0xB8, 0x01, 0x90, 0xBA, 0x01, 0x90, 0x03, 0xA3, 0xF0, 0x17, 0xE5,
58427 +     0xD0, 0xF0, 0x18, 0xE5, 0xD0, 0x06, 0xD0, 0x07, 0xD0, 0x04, 0xD0, 0x05, 0xD0, 0x02, 0xD0, 0x03,
58428 +     0x63, 0x00, 0xD0, 0x01, 0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01,
58429 +     0xD0, 0x83, 0xD0, 0x82, 0x32, 0xE0, 0xD0, 0xF0, 0x1A, 0x24, 0x13, 0xE5, 0x35, 0xE4, 0x82, 0xF5,
58430 +     0xE0, 0x83, 0xF5, 0x12, 0x54, 0x13, 0x13, 0xC4, 0xE5, 0x22, 0xFF, 0x03, 0xF5, 0x1C, 0x24, 0x13,
58431 +     0x12, 0x35, 0xE4, 0x82, 0xF0, 0xE4, 0x83, 0xF5, 0xAD, 0x31, 0xF0, 0xA3, 0x1B, 0x24, 0x13, 0xE5,
58432 +     0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x12, 0xF9, 0x24, 0x1F, 0x54, 0xE9, 0x24, 0x75, 0x60,
58433 +     0x88, 0x21, 0x02, 0x70, 0x21, 0x02, 0x70, 0x14, 0x60, 0x1C, 0x24, 0x97, 0xAF, 0xAC, 0x21, 0x02,
58434 +     0x60, 0x14, 0xEF, 0x18, 0x60, 0xED, 0x24, 0x0E, 0x60, 0xFE, 0x24, 0x0A, 0x60, 0x16, 0x24, 0x06,
58435 +     0x85, 0xAC, 0x21, 0x02, 0x15, 0x85, 0x82, 0x16, 0xA3, 0xFC, 0xE0, 0x83, 0x13, 0xE5, 0xFD, 0xE0,
58436 +     0x82, 0xF5, 0x1C, 0x24, 0xF5, 0x12, 0x35, 0xE4, 0xA3, 0xF0, 0xEC, 0x83, 0x64, 0xEF, 0xF0, 0xED,
58437 +     0x85, 0x79, 0x70, 0x01, 0x15, 0x85, 0x82, 0x16, 0xC0, 0x83, 0xC0, 0x83, 0xA3, 0xFE, 0xE0, 0x82,
58438 +     0x13, 0xE5, 0xFF, 0xE0, 0x82, 0xF5, 0x1C, 0x24, 0xF5, 0x12, 0x35, 0xE4, 0x0C, 0x54, 0xE0, 0x83,
58439 +     0xFD, 0xF4, 0xE4, 0xFC, 0xEE, 0xFC, 0xF4, 0xEC, 0x5D, 0xEF, 0xFE, 0x5C, 0xD0, 0x82, 0xD0, 0xFF,
58440 +     0xE5, 0x1F, 0x80, 0x83, 0x60, 0xC3, 0x24, 0x18, 0x40, 0x70, 0x04, 0x03, 0x85, 0x82, 0x16, 0x85,
58441 +     0xFE, 0xE0, 0x83, 0x15, 0xE5, 0xFF, 0xE0, 0xA3, 0xF5, 0x1C, 0x24, 0x13, 0x12, 0x35, 0xE4, 0x82,
58442 +     0xF0, 0xEE, 0x83, 0xF5, 0x22, 0xF0, 0xEF, 0xA3, 0xE0, 0x2C, 0x06, 0x90, 0x90, 0xF0, 0x40, 0x44,
58443 +     0x44, 0xE0, 0x6C, 0x06, 0x85, 0x22, 0xF0, 0x40, 0x17, 0x85, 0x82, 0x18, 0xE5, 0xFF, 0xE0, 0x83,
58444 +     0xF5, 0x1D, 0x24, 0x13, 0x12, 0x35, 0xE4, 0x82, 0xF0, 0xEF, 0x83, 0xF5, 0x92, 0x13, 0xA2, 0x22,
58445 +     0xE4, 0x14, 0xA2, 0x14, 0x54, 0xF8, 0xC4, 0x33, 0xFF, 0x68, 0xC8, 0x0F, 0xF0, 0x54, 0xC4, 0xE4,
58446 +     0x82, 0x74, 0xFE, 0x48, 0x01, 0x74, 0xF9, 0x2F, 0xF5, 0x01, 0xAF, 0x3E, 0xAF, 0x16, 0x8F, 0x15,
58447 +     0x13, 0xC3, 0xEF, 0x18, 0xFF, 0x01, 0x54, 0x4F, 0x05, 0xAE, 0x18, 0xAD, 0x13, 0x13, 0x13, 0xEE,
58448 +     0x90, 0x4F, 0x06, 0x54, 0xE0, 0xF0, 0xBC, 0x01, 0xA4, 0x02, 0xF0, 0x75, 0x16, 0x25, 0xF0, 0xAE,
58449 +     0x35, 0xEE, 0x16, 0xF5, 0x22, 0x15, 0xF5, 0x15, 0x13, 0xE5, 0xAD, 0x31, 0x82, 0xF5, 0x1B, 0x24,
58450 +     0xF5, 0x12, 0x35, 0xE4, 0x1F, 0x54, 0xE0, 0x83, 0x28, 0x60, 0xF9, 0x24, 0x46, 0x60, 0xE9, 0x24,
58451 +     0x24, 0x52, 0x60, 0x14, 0xE5, 0x61, 0x70, 0x1C, 0xE5, 0x5D, 0x70, 0x18, 0xF5, 0x1C, 0x24, 0x13,
58452 +     0x12, 0x35, 0xE4, 0x82, 0x54, 0xE0, 0x83, 0xF5, 0x82, 0x16, 0x85, 0x04, 0xF0, 0x83, 0x15, 0x85,
58453 +     0x22, 0xF0, 0xE4, 0xA3, 0x3C, 0x64, 0x18, 0xE5, 0x13, 0xE5, 0x3E, 0x70, 0x82, 0xF5, 0x1C, 0x24,
58454 +     0xF5, 0x12, 0x35, 0xE4, 0x54, 0xE0, 0xA3, 0x83, 0x16, 0x85, 0xFF, 0x02, 0x83, 0x15, 0x85, 0x82,
58455 +     0xEF, 0xA3, 0xF0, 0xE4, 0x06, 0x90, 0x22, 0xF0, 0x40, 0x44, 0xE0, 0x2C, 0x6C, 0x06, 0x90, 0xF0,
58456 +     0xF0, 0x40, 0x44, 0xE0, 0x24, 0x13, 0xE5, 0x22, 0xE4, 0x82, 0xF5, 0x1D, 0x83, 0xF5, 0x12, 0x35,
58457 +     0x82, 0x18, 0x85, 0xE0, 0xF0, 0x83, 0x17, 0x85, 0xC0, 0xE0, 0xC0, 0x22, 0xC0, 0x83, 0xC0, 0xF0,
58458 +     0x75, 0xD0, 0xC0, 0x82, 0xA2, 0x63, 0x00, 0xD0, 0xC0, 0x83, 0xC0, 0x01, 0x01, 0xA2, 0x63, 0x82,
58459 +     0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04, 0xC0, 0x07, 0xC0, 0x06, 0xC0,
58460 +     0x74, 0x66, 0x07, 0x90, 0x01, 0x90, 0xF0, 0x04, 0xF0, 0x04, 0xE0, 0xB3, 0xE0, 0xB6, 0x01, 0x90,
58461 +     0xB3, 0x01, 0x90, 0xFF, 0x40, 0x9F, 0xD3, 0xE0, 0x90, 0xE9, 0xC2, 0x42, 0xC4, 0xE0, 0x44, 0x07,
58462 +     0x30, 0x07, 0x54, 0x13, 0x29, 0xE5, 0x35, 0xE0, 0x04, 0x70, 0x27, 0x65, 0x26, 0x65, 0x28, 0xE5,
58463 +     0x02, 0x60, 0x00, 0x7F, 0x2E, 0x8F, 0x01, 0x7F, 0x06, 0x60, 0x2E, 0xE5, 0x85, 0x26, 0x28, 0x85,
58464 +     0x07, 0x90, 0x27, 0x29, 0x0F, 0x54, 0xE0, 0x43, 0x11, 0x85, 0x90, 0xF5, 0x83, 0x10, 0x85, 0x82,
58465 +     0x14, 0xF5, 0x93, 0xE4, 0x25, 0xA9, 0x24, 0xAA, 0x90, 0x3B, 0x03, 0x12, 0x04, 0xE0, 0xB4, 0x01,
58466 +     0xB7, 0x01, 0x90, 0xF0, 0x01, 0x90, 0xFF, 0xE0, 0x9F, 0xD3, 0xE0, 0xB4, 0xE9, 0xC2, 0x43, 0x40,
58467 +     0xE0, 0x43, 0x07, 0x90, 0x54, 0x13, 0xC4, 0xFF, 0x35, 0xE0, 0x30, 0x07, 0x33, 0x65, 0x35, 0xE5,
58468 +     0x34, 0xE5, 0x04, 0x70, 0x00, 0x7F, 0x32, 0x65, 0x01, 0x7F, 0x02, 0x60, 0x3A, 0xE5, 0x3A, 0x8F,
58469 +     0x34, 0x85, 0x06, 0x60, 0x33, 0x35, 0x85, 0x32, 0xE0, 0x44, 0x07, 0x90, 0x90, 0xF5, 0x0F, 0x54,
58470 +     0x85, 0x82, 0x11, 0x85, 0x93, 0xE4, 0x83, 0x10, 0x30, 0xAA, 0x14, 0xF5, 0x03, 0x12, 0x31, 0xA9,
58471 +     0x82, 0x07, 0x90, 0x3B, 0x0A, 0xE0, 0x30, 0xE0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0x34, 0x06,
58472 +     0x07, 0x90, 0xF0, 0x80, 0xE0, 0x30, 0xE0, 0xCC, 0xF0, 0x01, 0x74, 0x0A, 0xE0, 0x74, 0x06, 0x90,
58473 +     0xC2, 0xF0, 0x80, 0x44, 0xD2, 0xA4, 0x71, 0x15, 0x91, 0xA4, 0x71, 0x15, 0xD0, 0xE9, 0xD2, 0x0D,
58474 +     0xD0, 0x06, 0xD0, 0x07, 0xD0, 0x04, 0xD0, 0x05, 0xD0, 0x02, 0xD0, 0x03, 0x63, 0x00, 0xD0, 0x01,
58475 +     0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01, 0xD0, 0x83, 0xD0, 0x82,
58476 +     0x32, 0xE0, 0xD0, 0xF0, 0xFE, 0xE4, 0x15, 0xA2, 0xC3, 0x06, 0x78, 0x33, 0xCE, 0x33, 0xCE, 0x33,
58477 +     0x24, 0xFF, 0xF9, 0xD8, 0x74, 0x82, 0xF5, 0x2B, 0x83, 0xF5, 0x3E, 0x06, 0x00, 0x7C, 0xFD, 0xE0,
58478 +     0x90, 0x0B, 0x15, 0x20, 0x2D, 0xE0, 0x92, 0x07, 0xFC, 0x33, 0xE4, 0xFD, 0x07, 0x90, 0x09, 0x80,
58479 +     0xFD, 0x2D, 0xE0, 0xDC, 0xAA, 0xFC, 0x3C, 0xE4, 0x04, 0x60, 0xEC, 0x04, 0xFF, 0x7D, 0x00, 0x7C,
58480 +     0xF5, 0x2F, 0x03, 0x74, 0x3E, 0x06, 0x74, 0x82, 0xFF, 0xE0, 0x83, 0xF5, 0x3F, 0x54, 0x13, 0x13,
58481 +     0xA2, 0x19, 0xE0, 0x30, 0x33, 0xFE, 0xE4, 0x15, 0x33, 0xC3, 0x06, 0x78, 0xD8, 0xCE, 0x33, 0xCE,
58482 +     0xF5, 0x2B, 0x24, 0xF9, 0x3E, 0x06, 0x74, 0x82, 0xF0, 0xED, 0x83, 0xF5, 0x34, 0x06, 0x90, 0x22,
58483 +     0xE0, 0xA3, 0xFE, 0xE0, 0x32, 0x06, 0x90, 0xFF, 0xA3, 0xFE, 0x5E, 0xE0, 0x70, 0x4E, 0x5F, 0xE0,
58484 +     0x74, 0x06, 0x90, 0x14, 0xE0, 0xA3, 0xFE, 0xE0, 0x72, 0x06, 0x90, 0xFF, 0xA3, 0xFE, 0x5E, 0xE0,
58485 +     0x60, 0x4E, 0x5F, 0xE0, 0x07, 0x07, 0x90, 0x07, 0xF0, 0x10, 0x44, 0xE0, 0xC0, 0xE0, 0xC0, 0x22,
58486 +     0xC0, 0x83, 0xC0, 0xF0, 0x75, 0xD0, 0xC0, 0x82, 0xA2, 0x63, 0x00, 0xD0, 0xC0, 0x83, 0xC0, 0x01,
58487 +     0x01, 0xA2, 0x63, 0x82, 0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04, 0xC0,
58488 +     0x07, 0xC0, 0x06, 0xC0, 0x74, 0x66, 0x07, 0x90, 0xEA, 0xC2, 0xF0, 0x08, 0xE0, 0xB5, 0x01, 0x90,
58489 +     0xC3, 0xE0, 0xF0, 0x04, 0x07, 0x40, 0x32, 0x94, 0x01, 0x90, 0xA6, 0x91, 0xD2, 0xF0, 0xE4, 0xB5,
58490 +     0xD0, 0x07, 0xD0, 0xEA, 0xD0, 0x05, 0xD0, 0x06, 0xD0, 0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02,
58491 +     0x01, 0xA2, 0x63, 0x00, 0x83, 0xD0, 0x82, 0xD0, 0xD0, 0x01, 0xA2, 0x63, 0xD0, 0x82, 0xD0, 0xD0,
58492 +     0xD0, 0xF0, 0xD0, 0x83, 0x01, 0x90, 0x32, 0xE0, 0xF0, 0x01, 0x74, 0xBD, 0xF0, 0xE2, 0x74, 0xA3,
58493 +     0xE0, 0xE0, 0x01, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0x74, 0xFE, 0x03, 0x54, 0x08, 0x06, 0xA8, 0x64,
58494 +     0x13, 0xC3, 0x02, 0x80, 0x7C, 0xF5, 0xFC, 0xD8, 0x54, 0x13, 0x13, 0xEF, 0xFF, 0x03, 0x54, 0x3F,
58495 +     0x07, 0xA8, 0x64, 0x74, 0xC3, 0x02, 0x80, 0x08, 0xF9, 0xFC, 0xD8, 0x13, 0x06, 0xE6, 0xC8, 0x78,
58496 +     0x40, 0x7C, 0x95, 0xC3, 0x78, 0xF6, 0xE4, 0x02, 0xC3, 0x06, 0xE6, 0xC3, 0xE4, 0x02, 0x40, 0x99,
58497 +     0xFA, 0xFB, 0xE4, 0xF6, 0xE0, 0xBD, 0x01, 0x90, 0xF5, 0xE0, 0xA3, 0xFE, 0xE0, 0x83, 0x8E, 0x82,
58498 +     0xE0, 0xA3, 0x7D, 0xF5, 0x01, 0x90, 0x7E, 0xF5, 0x02, 0x24, 0xE0, 0xBE, 0xBD, 0x01, 0x90, 0xF0,
58499 +     0xF0, 0x00, 0x34, 0xE0, 0xF8, 0x2A, 0xC4, 0x74, 0x00, 0x94, 0xD3, 0xE6, 0x13, 0xE9, 0x1E, 0x40,
58500 +     0x2A, 0xC4, 0x74, 0xFF, 0xD3, 0x16, 0xE6, 0xF8, 0xA1, 0x02, 0x50, 0x9F, 0xA8, 0x01, 0x74, 0xCC,
58501 +     0x02, 0x80, 0x08, 0x02, 0xFC, 0xD8, 0x33, 0xC3, 0xCC, 0xA1, 0x03, 0x42, 0x25, 0x01, 0x54, 0xEA,
58502 +     0xF5, 0xAF, 0x24, 0xE0, 0x01, 0x34, 0xE4, 0x82, 0x13, 0xE0, 0x83, 0xF5, 0x1F, 0x54, 0x13, 0x13,
58503 +     0xEE, 0x7E, 0xAE, 0xFF, 0x60, 0x5F, 0x07, 0x54, 0x2A, 0xC4, 0x74, 0x08, 0x80, 0x01, 0xA6, 0xF8,
58504 +     0xC4, 0x7E, 0xE5, 0x6B, 0xEA, 0xFF, 0x0F, 0x54, 0xB1, 0x16, 0x92, 0x13, 0x1B, 0x60, 0xEF, 0xFE,
58505 +     0x13, 0xC3, 0x7C, 0xE5, 0xE6, 0xC8, 0x78, 0xFF, 0x50, 0x40, 0x9F, 0xD3, 0x02, 0xA8, 0x01, 0x74,
58506 +     0xC3, 0x02, 0x80, 0x08, 0x42, 0xFC, 0xD8, 0x33, 0xEA, 0x41, 0x80, 0x03, 0xAF, 0x16, 0x92, 0x13,
58507 +     0xEF, 0xFE, 0xB1, 0x7D, 0xC3, 0xE9, 0x1A, 0x60, 0xC3, 0x78, 0xFF, 0x13, 0x40, 0x9F, 0xD3, 0xE6,
58508 +     0xA8, 0x01, 0x74, 0x2B, 0x02, 0x80, 0x08, 0x02, 0xFC, 0xD8, 0x33, 0xC3, 0x1C, 0x80, 0x03, 0x42,
58509 +     0x54, 0xC4, 0x7D, 0xE5, 0x13, 0xEA, 0xFF, 0x0F, 0xFE, 0xB1, 0x16, 0x92, 0x74, 0x0D, 0x60, 0xEF,
58510 +     0x08, 0x02, 0xA8, 0x01, 0x33, 0xC3, 0x02, 0x80, 0x03, 0x42, 0xFC, 0xD8, 0x04, 0x64, 0xEA, 0x0A,
58511 +     0xF4, 0x81, 0x02, 0x60, 0xE0, 0xAF, 0x01, 0x90, 0x90, 0xF0, 0xC7, 0x54, 0x54, 0xE0, 0xB1, 0x01,
58512 +     0x06, 0x90, 0xF0, 0xC7, 0x0F, 0x54, 0xE0, 0x36, 0x63, 0x03, 0x52, 0xFA, 0xA3, 0xE0, 0xFF, 0x02,
58513 +     0x5A, 0x0F, 0x54, 0xE0, 0x44, 0xEB, 0x03, 0x42, 0x08, 0x07, 0x90, 0x80, 0x07, 0xAC, 0x22, 0xF0,
58514 +     0xEC, 0x0F, 0x04, 0x53, 0xA2, 0x29, 0xE3, 0x30, 0x25, 0x33, 0xE4, 0x16, 0x33, 0xE4, 0xFF, 0xE0,
58515 +     0x2F, 0xAE, 0x74, 0xFE, 0x01, 0x74, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x3E, 0x07, 0x54, 0xEC, 0xFF,
58516 +     0xA8, 0x01, 0x74, 0xFE, 0x02, 0x80, 0x08, 0x06, 0xFC, 0xD8, 0x33, 0xC3, 0x1D, 0x80, 0xFD, 0x5F,
58517 +     0x33, 0xE4, 0x16, 0xA2, 0xE4, 0xFF, 0xE0, 0x25, 0xAF, 0x74, 0xFE, 0x33, 0x74, 0x82, 0xF5, 0x2F,
58518 +     0x83, 0xF5, 0x3E, 0x01, 0x54, 0xEC, 0xFF, 0xE0, 0x5E, 0xEF, 0xFE, 0x07, 0x22, 0x05, 0xAF, 0xFD,
58519 +     0x83, 0xC0, 0xE0, 0xC0, 0xD0, 0xC0, 0x82, 0xC0, 0x63, 0x00, 0xD0, 0x75, 0x83, 0xC0, 0x01, 0xA2,
58520 +     0xA2, 0x63, 0x82, 0xC0, 0x90, 0x07, 0xC0, 0x01, 0xC4, 0xE0, 0x66, 0x07, 0xE0, 0x30, 0x0F, 0x54,
58521 +     0x00, 0x06, 0x90, 0x22, 0xF0, 0x80, 0x44, 0xE0, 0xE0, 0x40, 0x06, 0x90, 0xC2, 0xF0, 0x80, 0x44,
58522 +     0x44, 0x20, 0xE5, 0xE8, 0xE5, 0x20, 0xF5, 0x01, 0xF5, 0x01, 0x44, 0x21, 0x66, 0x07, 0x90, 0x21,
58523 +     0xD0, 0xF0, 0x10, 0x74, 0x01, 0xA2, 0x63, 0x07, 0x83, 0xD0, 0x82, 0xD0, 0xD0, 0x01, 0xA2, 0x63,
58524 +     0xD0, 0x82, 0xD0, 0xD0, 0x32, 0xE0, 0xD0, 0x83, 0xF0, 0xC0, 0xE0, 0xC0, 0xA2, 0x75, 0xA2, 0xC0,
58525 +     0x75, 0xD0, 0xC0, 0x02, 0x90, 0x85, 0x08, 0xD0, 0x42, 0x07, 0x90, 0x45, 0x13, 0x13, 0x13, 0xE0,
58526 +     0xE0, 0x30, 0x1F, 0x54, 0x44, 0x07, 0x90, 0x05, 0x07, 0x90, 0x03, 0x80, 0x0F, 0x54, 0xE0, 0x43,
58527 +     0x90, 0x75, 0x46, 0xF5, 0xA9, 0x3C, 0xAA, 0x0A, 0x3B, 0x03, 0x12, 0x3D, 0x85, 0x90, 0x46, 0x85,
58528 +     0x10, 0x85, 0x82, 0x11, 0xF5, 0x93, 0xE4, 0x83, 0x90, 0x45, 0x85, 0x14, 0xA2, 0xD0, 0xD0, 0xD0,
58529 +     0xE0, 0xD0, 0xF0, 0xD0, 0xC0, 0xE0, 0xC0, 0x32, 0x75, 0xA2, 0xC0, 0xF0, 0xD0, 0xC0, 0x02, 0xA2,
58530 +     0x85, 0x08, 0xD0, 0x75, 0x07, 0x90, 0x52, 0x90, 0x13, 0x13, 0xE0, 0x42, 0x30, 0x1F, 0x54, 0x13,
58531 +     0x07, 0x90, 0x05, 0xE0, 0x90, 0x03, 0x80, 0x44, 0x54, 0xE0, 0x43, 0x07, 0x75, 0x53, 0xF5, 0x0F,
58532 +     0x49, 0xAA, 0x0C, 0x90, 0x03, 0x12, 0x4A, 0xA9, 0x90, 0x53, 0x85, 0x3B, 0x85, 0x82, 0x11, 0x85,
58533 +     0x93, 0xE4, 0x83, 0x10, 0x52, 0x85, 0x14, 0xF5, 0xD0, 0xD0, 0xD0, 0x90, 0xD0, 0xF0, 0xD0, 0xA2,
58534 +     0xE0, 0xC0, 0x32, 0xE0, 0xA2, 0xC0, 0xF0, 0xC0, 0xC0, 0x02, 0xA2, 0x75, 0x08, 0xD0, 0x75, 0xD0,
58535 +     0x90, 0x45, 0x90, 0x85, 0x13, 0xE0, 0x42, 0x07, 0x1F, 0x54, 0x13, 0x13, 0x90, 0x05, 0xE0, 0x30,
58536 +     0x03, 0x80, 0x44, 0x07, 0xE0, 0x43, 0x07, 0x90, 0x46, 0xF5, 0x0F, 0x54, 0xAA, 0x0A, 0x90, 0x75,
58537 +     0x12, 0x3F, 0xA9, 0x3E, 0x46, 0x85, 0x3B, 0x03, 0x82, 0x11, 0x85, 0x90, 0xE4, 0x83, 0x10, 0x85,
58538 +     0x85, 0x14, 0xF5, 0x93, 0xD0, 0xD0, 0x90, 0x45, 0xF0, 0xD0, 0xA2, 0xD0, 0xC0, 0x32, 0xE0, 0xD0,
58539 +     0xC0, 0xF0, 0xC0, 0xE0, 0x02, 0xA2, 0x75, 0xA2, 0xD0, 0x75, 0xD0, 0xC0, 0x52, 0x90, 0x85, 0x08,
58540 +     0xE0, 0x42, 0x07, 0x90, 0x54, 0x13, 0x13, 0x13, 0x05, 0xE0, 0x30, 0x1F, 0x80, 0x44, 0x07, 0x90,
58541 +     0x43, 0x07, 0x90, 0x03, 0xF5, 0x0F, 0x54, 0xE0, 0x0C, 0x90, 0x75, 0x53, 0x4C, 0xA9, 0x4B, 0xAA,
58542 +     0x85, 0x3B, 0x03, 0x12, 0x11, 0x85, 0x90, 0x53, 0x83, 0x10, 0x85, 0x82, 0x14, 0xF5, 0x93, 0xE4,
58543 +     0xD0, 0x90, 0x52, 0x85, 0xD0, 0xA2, 0xD0, 0xD0, 0x32, 0xE0, 0xD0, 0xF0, 0xE0, 0x42, 0x07, 0x90,
58544 +     0x13, 0x13, 0x13, 0xFE, 0xE0, 0x30, 0x1F, 0x54, 0x2F, 0x80, 0x74, 0x04, 0x26, 0x17, 0x20, 0xFF,
58545 +     0xD2, 0x05, 0x18, 0x20, 0x0D, 0x00, 0x02, 0x18, 0x1A, 0xAE, 0xAC, 0xC2, 0x7C, 0xEE, 0x1A, 0x05,
58546 +     0xF5, 0x82, 0x24, 0x00, 0x00, 0x34, 0xEC, 0x82, 0xF0, 0xEF, 0x83, 0xF5, 0x19, 0x65, 0x1A, 0xE5,
58547 +     0x17, 0xD2, 0x02, 0x70, 0x7E, 0x22, 0xAC, 0xD2, 0xE4, 0xBD, 0x7F, 0x20, 0x08, 0x80, 0xFC, 0xFD,
58548 +     0x54, 0x13, 0x13, 0xE0, 0x00, 0x7C, 0xFD, 0x01, 0x70, 0x8F, 0x6F, 0x8E, 0x72, 0x8D, 0x71, 0x8C,
58549 +     0x70, 0x85, 0x11, 0xC2, 0x83, 0x6F, 0x85, 0x82, 0x70, 0xFF, 0x93, 0xE4, 0x20, 0x39, 0x21, 0x02,
58550 +     0x25, 0xB4, 0x1F, 0x11, 0x21, 0x11, 0xD2, 0x04, 0x0A, 0xB4, 0xEF, 0x2F, 0x12, 0x0D, 0x7F, 0x09,
58551 +     0x0A, 0x7F, 0xDC, 0x0F, 0x70, 0x85, 0x2C, 0x21, 0x83, 0x6F, 0x85, 0x82, 0x21, 0xFF, 0x93, 0xE4,
58552 +     0x85, 0x11, 0xC2, 0x2C, 0x6F, 0x85, 0x82, 0x70, 0xFB, 0x93, 0xE4, 0x83, 0x4F, 0x60, 0xBC, 0x24,
58553 +     0x64, 0x60, 0xE0, 0x24, 0x02, 0x60, 0xEC, 0x24, 0x73, 0x75, 0x29, 0x21, 0x73, 0xE5, 0xC3, 0x0C,
58554 +     0x80, 0x94, 0x80, 0x64, 0x2F, 0x21, 0x02, 0x50, 0x71, 0xAE, 0x72, 0xE5, 0x80, 0x08, 0x73, 0xA8,
58555 +     0xE7, 0xA2, 0xCE, 0x06, 0xD8, 0x13, 0xCE, 0x13, 0xF5, 0x0F, 0x54, 0xF8, 0x80, 0x64, 0xD3, 0x79,
58556 +     0x08, 0x40, 0x89, 0x94, 0x37, 0x24, 0x79, 0xE5, 0x06, 0x80, 0x79, 0xF5, 0x79, 0x25, 0x30, 0x74,
58557 +     0x79, 0xAF, 0x79, 0xF5, 0x74, 0xDC, 0x0F, 0x12, 0xF5, 0x73, 0x25, 0xFC, 0xC3, 0xBE, 0x80, 0x73,
58558 +     0x80, 0x64, 0x71, 0xE5, 0x10, 0x50, 0x80, 0x94, 0x72, 0x95, 0xE4, 0xC3, 0x95, 0xE4, 0x72, 0xF5,
58559 +     0x7F, 0x71, 0xF5, 0x71, 0xDC, 0x0F, 0x12, 0x2D, 0x71, 0x45, 0x72, 0xE5, 0x30, 0x7F, 0x05, 0x70,
58560 +     0xE4, 0xDC, 0x0F, 0x12, 0x72, 0xE5, 0x73, 0xF5, 0x2B, 0x60, 0x71, 0x45, 0x72, 0xAF, 0x71, 0xAE,
58561 +     0x0A, 0x7D, 0x00, 0x7C, 0xED, 0xAA, 0x02, 0x12, 0xAE, 0xFF, 0x30, 0x24, 0x74, 0x73, 0x05, 0x73,
58562 +     0xC6, 0xF8, 0x2E, 0x74, 0x71, 0xAE, 0xC6, 0xEF, 0x00, 0x7C, 0x72, 0xAF, 0x02, 0x12, 0x0A, 0x7D,
58563 +     0x8F, 0x71, 0x8E, 0xAA, 0xE5, 0xCF, 0x80, 0x72, 0x15, 0x14, 0x60, 0x73, 0x25, 0x74, 0x74, 0x73,
58564 +     0xFF, 0xE6, 0xF8, 0x73, 0x80, 0xDC, 0x0F, 0x12, 0xCF, 0xEB, 0xCF, 0xEE, 0x05, 0xDC, 0x0F, 0x12,
58565 +     0x70, 0x70, 0xE5, 0x70, 0x01, 0x6F, 0x05, 0x02, 0x07, 0xA8, 0x22, 0x32, 0xE7, 0x09, 0x00, 0xA9,
58566 +     0x09, 0x60, 0x47, 0x19, 0x18, 0x16, 0xE6, 0x08, 0xC3, 0x16, 0x01, 0x70, 0xA2, 0x22, 0xD3, 0x22,
58567 +     0x24, 0x33, 0xE4, 0x10, 0x54, 0xE6, 0xF8, 0x20, 0x01, 0x60, 0xC3, 0x37, 0x10, 0xC2, 0x22, 0xD3,
58568 +     0x02, 0x03, 0x56, 0x75, 0x10, 0xD2, 0x4C, 0x02, 0x02, 0x03, 0x56, 0x75, 0x01, 0x12, 0x4C, 0x02,
58569 +     0x32, 0x59, 0x48, 0x50, 0x56, 0x5F, 0x46, 0x32, 0x41, 0x5F, 0x39, 0x52, 0x00, 0x0A, 0x32, 0x32,
58570 +     0x4C, 0x4F, 0x54, 0x50, 0x44, 0x25, 0x20, 0x3A, 0x93, 0xAA, 0x00, 0x0A, 0x39, 0x4F, 0x66, 0x7D,
58571 +     0xF5, 0xE4, 0x0B, 0x22, 0xC2, 0x1A, 0xF5, 0x19, 0x22, 0x17, 0xC2, 0x18, 0xC2, 0x7F, 0x23, 0x7E,
58572 +     0x7E, 0x98, 0x03, 0x12, 0x12, 0x1C, 0x7F, 0x26, 0x26, 0x7E, 0x98, 0x03, 0x03, 0x12, 0x1B, 0x7F,
58573 +     0x7F, 0x21, 0x7E, 0x98, 0x98, 0x03, 0x12, 0xBE, 0xBE, 0x7F, 0x21, 0x7E, 0x7E, 0x98, 0x03, 0x12,
58574 +     0x12, 0xFC, 0x7F, 0x27, 0x27, 0x7E, 0x98, 0x03, 0x03, 0x12, 0xFC, 0x7F, 0x7F, 0x2C, 0x7E, 0x98,
58575 +     0x98, 0x03, 0x12, 0x73, 0x1B, 0x7F, 0x2E, 0x7E, 0x7E, 0x98, 0x03, 0x12, 0x12, 0x74, 0x7F, 0x2C,
58576 +     0x2E, 0x7E, 0x98, 0x03, 0x03, 0x12, 0x1B, 0x7F, 0x7F, 0x2C, 0x7E, 0x98, 0x98, 0x03, 0x12, 0xCE,
58577 +     0xCE, 0x7F, 0x2C, 0x7E, 0x7E, 0x98, 0x03, 0x12, 0x02, 0xD0, 0x7F, 0x26, 0xF5, 0xE4, 0x98, 0x03,
58578 +     0xF5, 0x27, 0xF5, 0x26, 0xF5, 0x33, 0xF5, 0x32, 0xF5, 0x2B, 0xF5, 0x2A, 0xF5, 0x37, 0xF5, 0x36,
58579 +     0xF5, 0x2D, 0xF5, 0x2C, 0x75, 0x39, 0xF5, 0x38, 0x3A, 0x75, 0x01, 0x2E, 0x01, 0x2F, 0x75, 0x01,
58580 +     0x75, 0x01, 0x3B, 0x75, 0x29, 0x75, 0x02, 0x28, 0x02, 0x34, 0x75, 0x51, 0x75, 0x56, 0x35, 0x75,
58581 +     0x25, 0x75, 0x01, 0x24, 0x01, 0x30, 0x75, 0xBB, 0xF5, 0xC5, 0x31, 0x75, 0x31, 0x21, 0xF5, 0x20,
58582 +     0x90, 0x22, 0x11, 0xC2, 0x30, 0xE0, 0xAB, 0x0D, 0x0D, 0x90, 0xF9, 0xE0, 0xF0, 0xFF, 0x74, 0xAB,
58583 +     0x00, 0x7F, 0x20, 0x7E, 0x31, 0x1B, 0x10, 0x12, 0xF8, 0x03, 0x12, 0x39, 0x88, 0x7D, 0xB5, 0x31,
58584 +     0xFF, 0xE4, 0x13, 0x7C, 0xA8, 0x7D, 0xD0, 0x31, 0xFF, 0xE4, 0x61, 0x7C, 0xFF, 0xE4, 0xF7, 0x31,
58585 +     0x01, 0x7F, 0x22, 0x31, 0x73, 0x31, 0x22, 0x31, 0x11, 0x12, 0x20, 0x51, 0x5E, 0x11, 0x12, 0x66,
58586 +     0x12, 0x47, 0x02, 0x12, 0x02, 0x12, 0x65, 0x02, 0x00, 0x07, 0x90, 0x60, 0xD2, 0xF0, 0x01, 0x74,
58587 +     0x07, 0xAD, 0x22, 0xE8, 0x90, 0x07, 0x70, 0xED, 0x44, 0xE0, 0x47, 0x07, 0x01, 0xBD, 0xF0, 0x01,
58588 +     0x47, 0x07, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xE0, 0xAB, 0x0D, 0x90, 0x22, 0x0F, 0x54, 0xC4, 0xE0,
58589 +     0x30, 0x10, 0xC2, 0xFF, 0x10, 0xD2, 0x05, 0xE3, 0xEF, 0x0F, 0x07, 0x63, 0x93, 0x1A, 0x20, 0x90,
58590 +     0x30, 0x00, 0x7C, 0xFD, 0xE4, 0xC3, 0x07, 0x10, 0x9C, 0xE4, 0xFD, 0x9D, 0xAB, 0x0D, 0x90, 0xFC,
58591 +     0x20, 0x13, 0xC3, 0xE0, 0x7F, 0x7C, 0x04, 0xE0, 0x20, 0x7E, 0xFF, 0x7D, 0x10, 0x02, 0x10, 0x7F,
58592 +     0x90, 0x8E, 0x01, 0x28, 0x01, 0x74, 0x07, 0x07, 0x00, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0x04, 0x74,
58593 +     0x03, 0x07, 0x90, 0xF0, 0x04, 0x07, 0x90, 0xF0, 0x05, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xF0, 0x04,
58594 +     0xF0, 0xFF, 0x74, 0x06, 0x74, 0x01, 0x07, 0x90, 0x44, 0xE0, 0xF0, 0x04, 0x10, 0xC2, 0xF0, 0x08,
58595 +     0x12, 0x02, 0x56, 0x75, 0x10, 0xD2, 0x4C, 0x02, 0x12, 0x02, 0x56, 0x75, 0x07, 0x90, 0x4C, 0x02,
58596 +     0xF0, 0x01, 0x74, 0x00, 0x43, 0x8C, 0xC2, 0x22, 0xF5, 0xE4, 0x01, 0x89, 0xD2, 0x8C, 0xF5, 0x8A,
58597 +     0x8E, 0xC2, 0x22, 0x8C, 0x43, 0xC2, 0x98, 0x75, 0x8D, 0x75, 0x20, 0x89, 0x22, 0x8E, 0xD2, 0xDE,
58598 +     0xE0, 0x47, 0x07, 0x90, 0xEF, 0xF0, 0xFE, 0x54, 0x90, 0xFF, 0x01, 0x54, 0x54, 0xE0, 0x48, 0x07,
58599 +     0xE4, 0xF0, 0x4F, 0xFE, 0xF0, 0x4A, 0x07, 0x90, 0xF0, 0x49, 0x07, 0x90, 0x4C, 0x07, 0x90, 0xED,
58600 +     0x07, 0x90, 0xEC, 0xF0, 0x90, 0x22, 0xF0, 0x4B, 0x54, 0xE0, 0x47, 0x07, 0x54, 0xEF, 0xF0, 0xFD,
58601 +     0xFF, 0xE0, 0x25, 0x01, 0xE0, 0x48, 0x07, 0x90, 0xF0, 0x4F, 0xFD, 0x54, 0x4E, 0x07, 0x90, 0xE4,
58602 +     0x4D, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xED, 0xF0, 0x90, 0xEC, 0xF0, 0x50, 0x22, 0xF0, 0x4F, 0x07,
58603 +     0xAE, 0x01, 0x90, 0xE4, 0xA3, 0xF0, 0xA3, 0xF0, 0x78, 0xF0, 0xA3, 0xF0, 0xC3, 0x78, 0xF6, 0xC8,
58604 +     0xF6, 0xC4, 0x78, 0xF6, 0xF6, 0x08, 0xF6, 0x08, 0x01, 0x90, 0xF6, 0x08, 0xF0, 0xD0, 0x74, 0xE0,
58605 +     0x90, 0xF0, 0xE4, 0xA3, 0x30, 0x74, 0xE2, 0x01, 0x03, 0x74, 0xA3, 0xF0, 0xE4, 0x01, 0x90, 0xF0,
58606 +     0xA3, 0xF0, 0x30, 0x74, 0x90, 0xF0, 0x03, 0x74, 0x20, 0x74, 0xE6, 0x01, 0xF0, 0xE4, 0xA3, 0xF0,
58607 +     0x74, 0xE8, 0x01, 0x90, 0xE4, 0xA3, 0xF0, 0x20, 0x36, 0x06, 0x90, 0xF0, 0xA3, 0xF0, 0x0F, 0x74,
58608 +     0x07, 0x90, 0xF0, 0xE4, 0x44, 0xE0, 0xF0, 0x08, 0x22, 0x22, 0xF0, 0x80, 0x00, 0x00, 0x00, 0x00,
58609 +     0xE0, 0x43, 0x07, 0x90, 0xBF, 0xFF, 0x0F, 0x54, 0x30, 0xE0, 0x10, 0x02, 0x11, 0x12, 0x1C, 0xE5,
58610 +     0x75, 0xB9, 0x71, 0x5E, 0x25, 0x75, 0x01, 0x24, 0x07, 0x90, 0x22, 0xBB, 0xE5, 0x30, 0xE0, 0x44,
58611 +     0x66, 0x11, 0x12, 0x09, 0x75, 0x01, 0x30, 0x75, 0x00, 0x22, 0xC5, 0x31, 0x00, 0xC0, 0x00, 0xEE,
58612 +     0x90, 0x1E, 0x00, 0xDE, 0xD5, 0x49, 0x78, 0x00, 0x01, 0x19, 0xA4, 0x65, 0x00, 0x00, 0x00, 0xE1,
58613 +     0x20, 0x01, 0x20, 0x04, 0x00, 0x00, 0x00, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58614 +     0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xFF, 0x80, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x06,
58615 +     0x00, 0x00, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x0F, 0x00, 0x44, 0xAA, 0x00, 0x00,
58616 +     0x00, 0x00, 0x00, 0x06, 0xFF, 0xFF, 0xFF, 0x3F, 0x40, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00,
58617 +     0xFF, 0x00, 0x48, 0xFF, 0xFF, 0x00, 0x1F, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00, 0xE0, 0x3F, 0xFF,
58618 +     0xFF, 0xFF, 0xFF, 0x00, 0xFF, 0xFF, 0xFF, 0xFF, 0x3A, 0xF8, 0x00, 0xFF, 0x7F, 0xFF, 0xF0, 0xF8,
58619 +     0xFF, 0x3C, 0x66, 0xFF, 0xFF, 0xC0, 0x43, 0xFF, 0xD0, 0xF0, 0xF0, 0xFF, 0xFF, 0x00, 0x00, 0x8C,
58620 +     0xA2, 0xFF, 0xFF, 0xFF, 0x33, 0xFE, 0xE4, 0x10, 0x33, 0xC3, 0x06, 0x78, 0xD8, 0xCE, 0x33, 0xCE,
58621 +     0xF5, 0x00, 0x24, 0xF9, 0x3E, 0x06, 0x74, 0x82, 0x57, 0xF5, 0x82, 0xAF, 0x7C, 0xFE, 0x58, 0x8F,
58622 +     0xAB, 0x33, 0x7D, 0x20, 0xA2, 0x92, 0x51, 0x56, 0x24, 0x33, 0xE4, 0x10, 0xF6, 0xE4, 0xF8, 0x7F,
58623 +     0x02, 0xB4, 0x56, 0xE5, 0x24, 0x58, 0xE5, 0x11, 0x35, 0xE4, 0xFF, 0x80, 0x20, 0x7C, 0xFE, 0x57,
58624 +     0x02, 0x7B, 0x73, 0x7D, 0x56, 0xE5, 0x92, 0x51, 0x19, 0x60, 0x02, 0x64, 0x03, 0x64, 0x56, 0xE5,
58625 +     0xC5, 0x21, 0x02, 0x60, 0x28, 0x24, 0x58, 0xE5, 0x35, 0xE4, 0x82, 0xF5, 0xE0, 0x83, 0xF5, 0x57,
58626 +     0x21, 0x02, 0xE0, 0x30, 0xE4, 0x10, 0xA2, 0xC5, 0x54, 0xF8, 0xC4, 0x33, 0xFF, 0x68, 0xC8, 0x0F,
58627 +     0xF0, 0x54, 0xC4, 0xE4, 0x82, 0x74, 0xFE, 0x48, 0x74, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x3E, 0x01,
58628 +     0xF0, 0xA3, 0xF0, 0xE4, 0xF5, 0x2F, 0x84, 0x74, 0x3E, 0x01, 0x74, 0x82, 0xF0, 0xE4, 0x83, 0xF5,
58629 +     0x86, 0x74, 0xF0, 0xA3, 0x74, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x3E, 0x01, 0x74, 0xA3, 0xF0, 0xE4,
58630 +     0x88, 0x74, 0xF0, 0x02, 0x74, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x3E, 0x01, 0xF0, 0xA3, 0xF0, 0xE4,
58631 +     0xF5, 0x2F, 0x8E, 0x74, 0x3E, 0x01, 0x74, 0x82, 0xF0, 0xE4, 0x83, 0xF5, 0xF0, 0x02, 0x74, 0xA3,
58632 +     0xF5, 0x2F, 0x90, 0x74, 0x3E, 0x01, 0x74, 0x82, 0xF0, 0xE4, 0x83, 0xF5, 0x10, 0x30, 0xF0, 0xA3,
58633 +     0xEC, 0x01, 0x90, 0x05, 0x90, 0xE4, 0x04, 0x80, 0xA3, 0xF0, 0xEA, 0x01, 0xF9, 0x01, 0x90, 0xF0,
58634 +     0x90, 0xF0, 0x11, 0x74, 0x40, 0x74, 0xFA, 0x01, 0xFB, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0x80, 0x74,
58635 +     0xF0, 0x74, 0xFC, 0x01, 0xFD, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0xC0, 0x74, 0x80, 0x74, 0xFE, 0x01,
58636 +     0x01, 0x90, 0xE4, 0xF0, 0x10, 0x30, 0xF0, 0xFF, 0xBA, 0x01, 0x90, 0x05, 0x90, 0xE4, 0x04, 0x80,
58637 +     0xA3, 0xF0, 0xB8, 0x01, 0x90, 0xFF, 0xE4, 0xF0, 0x13, 0xE0, 0x0D, 0x07, 0x30, 0x3F, 0x54, 0x13,
58638 +     0x02, 0x7F, 0x02, 0xE0, 0xE0, 0x0D, 0x07, 0x90, 0x54, 0x13, 0x13, 0x13, 0x03, 0xE0, 0x30, 0x1F,
58639 +     0x90, 0x01, 0x07, 0x43, 0xC4, 0xE0, 0x0D, 0x07, 0xE0, 0x30, 0x0F, 0x54, 0x08, 0x07, 0x43, 0x03,
58640 +     0xE0, 0x0D, 0x07, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x43, 0x03, 0xE0, 0x30, 0x00, 0x7E, 0x04, 0x07,
58641 +     0xC3, 0x05, 0x78, 0xEF, 0xCE, 0x33, 0xCE, 0x33, 0xE5, 0xFF, 0xF9, 0xD8, 0xF5, 0x08, 0x24, 0x58,
58642 +     0x57, 0x35, 0xE4, 0x82, 0x83, 0xC0, 0x83, 0xF5, 0x54, 0xE0, 0x82, 0xC0, 0xE0, 0xA3, 0xFC, 0xE0,
58643 +     0xEC, 0xFD, 0x1F, 0x54, 0x4F, 0xED, 0xFE, 0x4E, 0xD0, 0x82, 0xD0, 0xFF, 0xA3, 0xF0, 0xEE, 0x83,
58644 +     0x58, 0x85, 0xF0, 0xEF, 0x83, 0x57, 0x85, 0x82, 0xF0, 0x20, 0x44, 0xE0, 0xBF, 0x54, 0xE0, 0xA3,
58645 +     0xE4, 0x10, 0xA2, 0xF0, 0x20, 0x24, 0xFD, 0x33, 0xA2, 0xF6, 0xE4, 0xF8, 0xFB, 0x33, 0xFA, 0x10,
58646 +     0xEA, 0xFF, 0xE0, 0x25, 0xAE, 0x74, 0xFE, 0x33, 0x74, 0x82, 0xF5, 0x2F, 0x83, 0xF5, 0x3E, 0x01,
58647 +     0xF0, 0xA3, 0xF0, 0xE4, 0x78, 0x00, 0x7E, 0xEB, 0xCE, 0x33, 0xC3, 0x06, 0xF9, 0xD8, 0xCE, 0x33,
58648 +     0x82, 0xF5, 0x00, 0x24, 0xF5, 0x3E, 0x06, 0x74, 0x7F, 0x54, 0xE0, 0x83, 0xEF, 0x05, 0xAF, 0xF0,
58649 +     0xA4, 0x40, 0xF0, 0x75, 0x82, 0xF5, 0x80, 0x24, 0xF5, 0x06, 0x34, 0xE4, 0x7F, 0x54, 0xE0, 0x83,
58650 +     0x59, 0x8E, 0x22, 0xF0, 0x5B, 0x8C, 0x5A, 0x8F, 0x63, 0x8E, 0x5C, 0x8D, 0x64, 0xE5, 0x64, 0x8F,
58651 +     0x82, 0xF5, 0x28, 0x24, 0xF5, 0x63, 0x35, 0xE4, 0x92, 0x13, 0xE0, 0x83, 0x24, 0x64, 0xE5, 0x11,
58652 +     0xE4, 0x82, 0xF5, 0x2C, 0x83, 0xF5, 0x63, 0x35, 0x13, 0x13, 0xC4, 0xE0, 0x13, 0x01, 0x54, 0x13,
58653 +     0xFF, 0xE4, 0x12, 0x92, 0x60, 0xFD, 0x24, 0xEB, 0x70, 0x03, 0x24, 0x0B, 0x5D, 0xF5, 0xE4, 0x65,
58654 +     0x79, 0x80, 0x5E, 0xF5, 0xEF, 0x5B, 0x11, 0x30, 0x40, 0x0F, 0x94, 0xD3, 0xE0, 0x25, 0xEF, 0x55,
58655 +     0x82, 0xF5, 0x73, 0x24, 0xF5, 0x20, 0x34, 0xE4, 0xF5, 0x93, 0xE4, 0x83, 0x93, 0x01, 0x74, 0x61,
58656 +     0x5C, 0xE5, 0x62, 0xF5, 0xF5, 0x02, 0x24, 0xFD, 0xFC, 0x5B, 0xE5, 0x5C, 0x5B, 0xF5, 0x00, 0x34,
58657 +     0x83, 0x8C, 0x82, 0x8D, 0x61, 0x55, 0x93, 0xE4, 0x01, 0x74, 0x5F, 0xF5, 0xF5, 0x62, 0x55, 0x93,
58658 +     0x82, 0x5A, 0x85, 0x60, 0xE5, 0x83, 0x59, 0x85, 0xE5, 0xFD, 0xF4, 0x62, 0xE0, 0xFC, 0xF4, 0x61,
58659 +     0xE0, 0xA3, 0xFC, 0x5C, 0x5F, 0xE5, 0xFD, 0x5D, 0xE5, 0x5D, 0xF5, 0x4C, 0x5E, 0xF5, 0x4D, 0x60,
58660 +     0x5C, 0xE5, 0x1B, 0x80, 0xF5, 0x02, 0x24, 0xFD, 0xFC, 0x5B, 0xE5, 0x5C, 0x5B, 0xF5, 0x00, 0x34,
58661 +     0x83, 0x8C, 0x82, 0x8D, 0x5D, 0xF5, 0x93, 0xE4, 0xF5, 0x93, 0x01, 0x74, 0xFD, 0x5A, 0xE5, 0x5E,
58662 +     0x5A, 0xF5, 0x02, 0x24, 0x34, 0xFC, 0x59, 0xE5, 0x8D, 0x59, 0xF5, 0x00, 0xE5, 0x83, 0x8C, 0x82,
58663 +     0xE5, 0xA3, 0xF0, 0x5D, 0xEF, 0x0F, 0xF0, 0x5E, 0x02, 0x60, 0x20, 0x64, 0x11, 0x30, 0xC4, 0x41,
58664 +     0x24, 0x64, 0xE5, 0x0F, 0xE4, 0x82, 0xF5, 0x38, 0x83, 0xF5, 0x63, 0x35, 0xF0, 0xA3, 0xF0, 0xE4,
58665 +     0x70, 0x03, 0x64, 0xEB, 0x33, 0x11, 0xA2, 0x33, 0xE5, 0xFF, 0x01, 0x54, 0xF5, 0x28, 0x24, 0x64,
58666 +     0x63, 0x35, 0xE4, 0x82, 0x54, 0xE0, 0x83, 0xF5, 0xA2, 0xF0, 0x4F, 0xFE, 0x54, 0x33, 0xE4, 0x12,
58667 +     0x33, 0x33, 0xC4, 0x01, 0xFF, 0x80, 0x54, 0x33, 0x2C, 0x24, 0x64, 0xE5, 0x35, 0xE4, 0x82, 0xF5,
58668 +     0xE0, 0x83, 0xF5, 0x63, 0xF0, 0x4F, 0x7F, 0x54, 0x2B, 0x20, 0x90, 0x22, 0xF5, 0x93, 0x01, 0x74,
58669 +     0x00, 0x22, 0x22, 0x56, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
58670 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
58671 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x2E, 0x27, 0xF5, 0x26, 0xF5, 0x3A, 0x30, 0x50, 0x22,
58672 +     0x6E, 0x69, 0x61, 0x4D, 0x30, 0x50, 0x00, 0x0A, 0x69, 0x6E, 0x49, 0x3A, 0x00, 0x0A, 0x30, 0x74,
58673 +     0x49, 0x3A, 0x30, 0x50, 0x31, 0x74, 0x69, 0x6E, 0x30, 0x50, 0x00, 0x0A, 0x74, 0x63, 0x41, 0x3A,
58674 +     0x0A, 0x65, 0x76, 0x69, 0x3A, 0x30, 0x50, 0x00, 0x41, 0x2F, 0x44, 0x43, 0x54, 0x53, 0x49, 0x42,
58675 +     0x0A, 0x53, 0x4E, 0x20, 0x3A, 0x30, 0x50, 0x00, 0x73, 0x65, 0x54, 0x09, 0x0A, 0x44, 0x50, 0x74,
58676 +     0x3A, 0x30, 0x50, 0x00, 0x65, 0x53, 0x09, 0x09, 0x0A, 0x70, 0x75, 0x74, 0x3A, 0x30, 0x50, 0x00,
58677 +     0x44, 0x50, 0x09, 0x09, 0x0A, 0x6E, 0x77, 0x6F, 0x3A, 0x30, 0x50, 0x00, 0x42, 0x4C, 0x09, 0x09,
58678 +     0x30, 0x50, 0x00, 0x0A, 0x09, 0x09, 0x09, 0x3A, 0x3D, 0x4C, 0x4F, 0x43, 0x00, 0x0A, 0x64, 0x25,
58679 +     0x09, 0x3A, 0x30, 0x50, 0x74, 0x69, 0x78, 0x45, 0x30, 0x50, 0x00, 0x0A, 0xE5, 0x00, 0x0A, 0x3A,
58680 +     0x7E, 0x10, 0x60, 0x2E, 0x12, 0x1D, 0x7F, 0x20, 0x2C, 0x75, 0x1B, 0x10, 0xD3, 0x2D, 0x75, 0x20,
58681 +     0xE5, 0x01, 0x2F, 0x75, 0x70, 0x2D, 0x65, 0x2B, 0x65, 0x2A, 0xE5, 0x04, 0x85, 0x09, 0x60, 0x2C,
58682 +     0x2D, 0x85, 0x2A, 0x2C, 0x01, 0x2F, 0x75, 0x2B, 0x2B, 0xA9, 0x2A, 0xAA, 0xE4, 0x3B, 0x03, 0x12,
58683 +     0xE5, 0x22, 0x2F, 0xF5, 0x7E, 0x3E, 0x60, 0x2F, 0x12, 0x26, 0x7F, 0x20, 0x06, 0x90, 0x1B, 0x10,
58684 +     0x13, 0xC4, 0xE0, 0x00, 0x01, 0x54, 0x13, 0x13, 0x90, 0x2A, 0xE0, 0x30, 0x54, 0xE0, 0x44, 0x07,
58685 +     0x60, 0x02, 0x64, 0x0F, 0x7F, 0x01, 0x7E, 0x0C, 0x31, 0xB5, 0xEF, 0xB1, 0x30, 0xB5, 0xEE, 0x0B,
58686 +     0x2A, 0xF5, 0xE4, 0x07, 0x06, 0x80, 0x2B, 0xF5, 0x24, 0x8E, 0xE8, 0xC2, 0x01, 0x90, 0x25, 0x8F,
58687 +     0xF0, 0xFE, 0x74, 0xB3, 0x21, 0x2C, 0x75, 0x22, 0x22, 0x1C, 0x2D, 0x75, 0x1A, 0x60, 0x2F, 0xE5,
58688 +     0x30, 0x7F, 0x20, 0x7E, 0x75, 0x1B, 0x10, 0x12, 0x29, 0x75, 0x02, 0x28, 0x01, 0x24, 0x75, 0x60,
58689 +     0x90, 0xCF, 0x25, 0x75, 0xFE, 0x74, 0xB3, 0x01, 0x2C, 0x75, 0x22, 0xF0, 0x41, 0x2D, 0x75, 0x21,
58690 +     0x60, 0x2F, 0xE5, 0x22, 0x7F, 0x20, 0x7E, 0x0D, 0x1B, 0x10, 0x12, 0x3A, 0xDF, 0x54, 0x20, 0xE5,
58691 +     0x20, 0xE5, 0x20, 0xF5, 0x41, 0x02, 0xE0, 0x30, 0xEF, 0x20, 0xAF, 0x7C, 0xE0, 0x30, 0x13, 0xC3,
58692 +     0x80, 0xFF, 0xE4, 0x04, 0xEF, 0x20, 0xAF, 0x5A, 0x30, 0x0F, 0x54, 0xC4, 0x06, 0x90, 0x5A, 0xE0,
58693 +     0x13, 0xC4, 0xE0, 0x12, 0x06, 0x64, 0x07, 0x54, 0x21, 0xE5, 0x2F, 0x70, 0x21, 0xF5, 0x10, 0x44,
58694 +     0x33, 0x65, 0x56, 0x74, 0x02, 0x74, 0x04, 0x70, 0x02, 0x60, 0x32, 0x65, 0x5B, 0x74, 0x9F, 0x41,
58695 +     0x04, 0x70, 0x37, 0x65, 0x36, 0x65, 0x02, 0x74, 0x9F, 0x41, 0x02, 0x60, 0x75, 0x02, 0x28, 0x75,
58696 +     0x24, 0x75, 0x92, 0x29, 0x33, 0x25, 0x75, 0x02, 0x12, 0x06, 0x90, 0x22, 0x54, 0x13, 0xC4, 0xE0,
58697 +     0x05, 0x94, 0xD3, 0x07, 0x20, 0x7E, 0x07, 0x40, 0x10, 0x02, 0x45, 0x7F, 0x51, 0x01, 0x7F, 0x1B,
58698 +     0x22, 0x28, 0x75, 0xA0, 0x22, 0xA9, 0x29, 0x75, 0xB4, 0xE6, 0x7F, 0x78, 0x06, 0x90, 0x0A, 0x01,
58699 +     0x54, 0xC4, 0xE0, 0x00, 0x0C, 0xE0, 0x20, 0x0F, 0xE0, 0x00, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4,
58700 +     0x83, 0x41, 0x02, 0xE0, 0xE0, 0x00, 0x06, 0x90, 0x20, 0x0F, 0x54, 0xC4, 0xE0, 0xA3, 0x61, 0xE0,
58701 +     0x54, 0x13, 0x13, 0xC4, 0xFF, 0xE0, 0x25, 0x01, 0xE0, 0x00, 0x06, 0x90, 0x01, 0x54, 0x13, 0xC4,
58702 +     0x06, 0x90, 0xFD, 0x4F, 0x03, 0x54, 0xE0, 0x31, 0x90, 0x07, 0x60, 0x6D, 0x44, 0xE0, 0x35, 0x06,
58703 +     0x05, 0xAF, 0xF0, 0x02, 0xFF, 0x03, 0x54, 0xED, 0xE0, 0x31, 0x06, 0x90, 0xF0, 0x4F, 0xFC, 0x54,
58704 +     0xE0, 0x00, 0x06, 0x90, 0x90, 0xFF, 0x01, 0x54, 0xFE, 0xE0, 0x31, 0x06, 0x54, 0x13, 0x13, 0x13,
58705 +     0x07, 0x60, 0x6F, 0x01, 0xE0, 0x35, 0x06, 0x90, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x00, 0x06,
58706 +     0x33, 0x33, 0x33, 0x01, 0x90, 0xFF, 0xF8, 0x54, 0x54, 0xE0, 0x31, 0x06, 0x90, 0xF0, 0x4F, 0xF7,
58707 +     0x54, 0xE0, 0x31, 0x06, 0x14, 0x14, 0x60, 0x03, 0x01, 0x7F, 0x22, 0x70, 0x28, 0x75, 0xA0, 0x51,
58708 +     0x74, 0x29, 0x75, 0x02, 0x75, 0x01, 0x24, 0x75, 0x7F, 0x22, 0xF7, 0x25, 0x75, 0xA0, 0x51, 0x01,
58709 +     0x29, 0x75, 0x02, 0x28, 0x01, 0x24, 0x75, 0x6A, 0x22, 0xE3, 0x25, 0x75, 0x75, 0x20, 0x2C, 0x75,
58710 +     0x90, 0x22, 0xD3, 0x2D, 0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x30, 0x0F, 0x54, 0x51, 0xFF, 0xE4, 0x12,
58711 +     0x75, 0x7C, 0x91, 0xA0, 0x29, 0x75, 0x02, 0x28, 0x02, 0x24, 0x75, 0x88, 0x22, 0x1F, 0x25, 0x75,
58712 +     0x20, 0x7E, 0x56, 0x8F, 0x10, 0x02, 0x9A, 0x7F, 0x60, 0x2E, 0xE5, 0x1B, 0x7F, 0x20, 0x7E, 0x10,
58713 +     0x1B, 0x10, 0x12, 0x55, 0x75, 0x22, 0x2C, 0x75, 0x2F, 0x75, 0xE8, 0x2D, 0x30, 0x20, 0xE5, 0x01,
58714 +     0x2C, 0x75, 0x06, 0xE0, 0x01, 0x2D, 0x75, 0x26, 0x2D, 0x65, 0x2B, 0xE5, 0x2A, 0xE5, 0x04, 0x70,
58715 +     0x09, 0x60, 0x2C, 0x65, 0x85, 0x2A, 0x2C, 0x85, 0x2F, 0x75, 0x2B, 0x2D, 0xA9, 0x2A, 0xAA, 0x01,
58716 +     0x3B, 0x03, 0x12, 0x2B, 0x22, 0x2F, 0xF5, 0xE4, 0x07, 0x60, 0x2F, 0xE5, 0x61, 0x7F, 0x20, 0x7E,
58717 +     0x90, 0x1B, 0x10, 0x12, 0xC4, 0xE0, 0x00, 0x06, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x13, 0xE0, 0x20,
58718 +     0x3F, 0x54, 0x13, 0x13, 0xA3, 0x0B, 0xE0, 0x20, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x13,
58719 +     0x01, 0x90, 0x0E, 0xE0, 0x20, 0x44, 0xE0, 0xAE, 0x23, 0x2C, 0x75, 0xF0, 0x22, 0x79, 0x2D, 0x75,
58720 +     0x75, 0x23, 0x2C, 0x75, 0xE5, 0x22, 0x27, 0x2D, 0x7E, 0x3F, 0x60, 0x2F, 0x12, 0x6D, 0x7F, 0x20,
58721 +     0x01, 0x90, 0x1B, 0x10, 0x01, 0x44, 0xE0, 0xAE, 0x12, 0x0C, 0x7F, 0xF0, 0x07, 0x90, 0xE2, 0x03,
58722 +     0x01, 0x44, 0xE0, 0x63, 0x02, 0x44, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
58723 +     0x01, 0x0D, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0xE0, 0x21, 0x0D, 0x90, 0x90, 0xF0, 0xDF, 0x54,
58724 +     0x54, 0xE0, 0xF8, 0x07, 0x54, 0xE0, 0xF0, 0xFE, 0x20, 0xAF, 0xF0, 0xFD, 0x20, 0x13, 0xC3, 0xEF,
58725 +     0x2C, 0x75, 0x06, 0xE0, 0x01, 0x2D, 0x75, 0x26, 0x70, 0x2F, 0xE5, 0x22, 0x7E, 0x0E, 0x81, 0x02,
58726 +     0x12, 0x79, 0x7F, 0x20, 0x06, 0x90, 0x1B, 0x10, 0xA3, 0xFE, 0xE0, 0x00, 0xCE, 0x06, 0x78, 0xE0,
58727 +     0x13, 0xCE, 0x13, 0xC3, 0x01, 0x54, 0xF9, 0xD8, 0xE4, 0xFD, 0xE0, 0x25, 0x00, 0x06, 0x90, 0x33,
58728 +     0x54, 0x13, 0xC4, 0xE0, 0x4F, 0xED, 0xFF, 0x01, 0x90, 0xFF, 0x03, 0x54, 0xFC, 0xE0, 0x30, 0x06,
58729 +     0xFC, 0x54, 0xE0, 0xA3, 0xED, 0xFE, 0xEC, 0xFD, 0x06, 0x90, 0xFF, 0x4F, 0xA3, 0xF0, 0xEE, 0x30,
58730 +     0x07, 0x90, 0xF0, 0xEF, 0x01, 0x44, 0xE0, 0x7B, 0x31, 0x06, 0x90, 0xF0, 0xFF, 0x03, 0x54, 0xE0,
58731 +     0xE0, 0x7C, 0x07, 0x90, 0xF0, 0x4F, 0xF8, 0x54, 0x74, 0x94, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01,
58732 +     0x07, 0x90, 0xF0, 0x95, 0xF0, 0x03, 0x74, 0x96, 0x95, 0x07, 0x90, 0xE4, 0x98, 0x07, 0x90, 0xF0,
58733 +     0x07, 0x90, 0xF0, 0x04, 0x07, 0x90, 0xF0, 0x99, 0xE4, 0xF0, 0x04, 0x9A, 0xF0, 0x99, 0x07, 0x90,
58734 +     0xE0, 0x7F, 0x07, 0x90, 0x90, 0xF0, 0x03, 0x44, 0x44, 0xE0, 0x03, 0x06, 0x07, 0x90, 0xF0, 0x04,
58735 +     0x01, 0x54, 0xE0, 0x80, 0x01, 0x06, 0x90, 0xFF, 0x13, 0x13, 0xC4, 0xE0, 0x6F, 0x01, 0x54, 0x13,
58736 +     0x20, 0x7E, 0x26, 0x60, 0xC4, 0xE0, 0x82, 0x7F, 0x54, 0x13, 0x13, 0x13, 0x00, 0x7C, 0xFD, 0x01,
58737 +     0x90, 0x28, 0x10, 0x12, 0x54, 0xE0, 0x01, 0x06, 0x13, 0x13, 0xC4, 0x80, 0xFF, 0x01, 0x54, 0x13,
58738 +     0xE0, 0x80, 0x07, 0x90, 0xF0, 0x4F, 0xFE, 0x54, 0xE0, 0x00, 0x06, 0x90, 0x54, 0x13, 0x13, 0xC4,
58739 +     0x27, 0xE0, 0x20, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x1F, 0xE0, 0x20, 0x3F, 0x13, 0xC4, 0xE0, 0xA3,
58740 +     0x01, 0x54, 0x13, 0x13, 0x90, 0x14, 0xE0, 0x20, 0x54, 0xE0, 0x7F, 0x07, 0x06, 0x90, 0xF0, 0xFC,
58741 +     0xFB, 0x54, 0xE0, 0x03, 0x26, 0x2C, 0x75, 0xF0, 0x22, 0x01, 0x2D, 0x75, 0x01, 0x0D, 0x90, 0xE4,
58742 +     0x00, 0x0D, 0x90, 0xF0, 0xE0, 0xF0, 0x18, 0x74, 0xF0, 0x20, 0x0D, 0x90, 0x74, 0x0A, 0x0D, 0x90,
58743 +     0x0D, 0x90, 0xF0, 0x69, 0x0D, 0x90, 0xF0, 0x2A, 0xF0, 0x7C, 0x74, 0x06, 0xF0, 0x26, 0x0D, 0x90,
58744 +     0x74, 0xA2, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0xAA, 0xF0, 0x11, 0x74, 0x0C, 0xF0, 0x2C, 0x0D, 0x90,
58745 +     0x74, 0x02, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30, 0x0D, 0x90, 0xF0, 0x22, 0xF0, 0x20, 0x74, 0x05,
58746 +     0xF0, 0x25, 0x0D, 0x90, 0x21, 0x0D, 0x90, 0xE4, 0xF8, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
58747 +     0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xFD, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x03, 0x08,
58748 +     0x08, 0x90, 0xF0, 0xF8, 0xF0, 0x03, 0x74, 0x67, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x10, 0x07,
58749 +     0x10, 0xF0, 0x75, 0x0F, 0xFD, 0xAB, 0x24, 0xA4, 0xFC, 0xF0, 0x35, 0xE4, 0xE0, 0x0F, 0x07, 0x90,
58750 +     0xA4, 0xAA, 0xF0, 0x75, 0x78, 0x2D, 0xF0, 0xAE, 0x3C, 0xEE, 0xF6, 0x85, 0xE6, 0x08, 0xF6, 0x18,
58751 +     0xF0, 0x6A, 0x08, 0x90, 0xE0, 0x0F, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0x90, 0xFF, 0xA4, 0x10,
58752 +     0xC4, 0xE0, 0x10, 0x07, 0xE5, 0xFD, 0x0F, 0x54, 0x4F, 0xED, 0xFC, 0xF0, 0x2D, 0xE6, 0x18, 0xFD,
58753 +     0xCF, 0x3C, 0xE4, 0xFF, 0xF6, 0x08, 0xAA, 0x24, 0xF6, 0x18, 0x3F, 0xE4, 0x08, 0x90, 0xE6, 0x08,
58754 +     0x07, 0x90, 0xF0, 0x69, 0x54, 0xC4, 0xE0, 0x0F, 0xE6, 0x18, 0xFD, 0x0F, 0x33, 0xE4, 0xFF, 0x2D,
58755 +     0x08, 0x0A, 0x24, 0xCF, 0x18, 0x3F, 0xE4, 0xF6, 0x90, 0xE6, 0x08, 0xF6, 0x90, 0xF0, 0x68, 0x08,
58756 +     0x01, 0x74, 0x6B, 0x08, 0x52, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0B, 0x74, 0x07, 0x74, 0x51, 0x08,
58757 +     0x52, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x06, 0x74, 0x51, 0x08, 0x39, 0x08, 0x90, 0xF0,
58758 +     0x90, 0xF0, 0x01, 0x74, 0x90, 0xF0, 0x40, 0x08, 0x0B, 0x74, 0x41, 0x08, 0xF0, 0x09, 0x74, 0xF0,
58759 +     0x74, 0x42, 0x08, 0x90, 0x01, 0x74, 0xF0, 0x03, 0x43, 0x08, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74,
58760 +     0x08, 0x90, 0xF0, 0x01, 0xF0, 0x03, 0x74, 0x3E, 0x90, 0xF0, 0x01, 0x74, 0x03, 0x74, 0x54, 0x08,
58761 +     0x55, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74, 0x90, 0xF0, 0x56, 0x08, 0x11, 0x74, 0x5B, 0x08,
58762 +     0x5D, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x01, 0x74, 0x54, 0x08, 0x7B, 0x07, 0x90, 0xF0,
58763 +     0x7C, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03, 0xF0, 0x01, 0x74, 0x9F,
58764 +     0xF0, 0x94, 0x07, 0x90, 0xF0, 0x95, 0x07, 0x90, 0xF0, 0x98, 0x07, 0x90, 0xF0, 0x99, 0x07, 0x90,
58765 +     0x74, 0x9C, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0x07, 0x90, 0xF0, 0x9D, 0xF0, 0xFF, 0x74, 0xA4,
58766 +     0x7F, 0x20, 0x7E, 0x22, 0x1B, 0x10, 0x12, 0x90, 0xAE, 0x01, 0x90, 0xE4, 0x75, 0xF0, 0xA3, 0xF0,
58767 +     0x29, 0x75, 0x02, 0x28, 0x01, 0x24, 0x75, 0x51, 0x22, 0xBB, 0x25, 0x75, 0x00, 0x00, 0x00, 0x22,
58768 +     0xE0, 0x44, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB4, 0x01, 0x90, 0x33, 0xA9, 0x32, 0xAA,
58769 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x3A, 0x33, 0xF5, 0x32, 0xF5, 0x3A, 0x31, 0x50, 0x22,
58770 +     0x6E, 0x69, 0x61, 0x4D, 0x31, 0x50, 0x00, 0x0A, 0x69, 0x6E, 0x49, 0x3A, 0x00, 0x0A, 0x30, 0x74,
58771 +     0x49, 0x3A, 0x31, 0x50, 0x31, 0x74, 0x69, 0x6E, 0x31, 0x50, 0x00, 0x0A, 0x74, 0x63, 0x41, 0x3A,
58772 +     0x0A, 0x65, 0x76, 0x69, 0x3A, 0x31, 0x50, 0x00, 0x41, 0x2F, 0x44, 0x43, 0x54, 0x53, 0x49, 0x42,
58773 +     0x0A, 0x53, 0x4E, 0x20, 0x3A, 0x31, 0x50, 0x00, 0x4C, 0x44, 0x49, 0x09, 0x50, 0x00, 0x0A, 0x45,
58774 +     0x54, 0x09, 0x3A, 0x31, 0x50, 0x74, 0x73, 0x65, 0x50, 0x00, 0x0A, 0x44, 0x09, 0x09, 0x3A, 0x31,
58775 +     0x75, 0x74, 0x65, 0x53, 0x50, 0x00, 0x0A, 0x70, 0x09, 0x09, 0x3A, 0x31, 0x77, 0x6F, 0x44, 0x50,
58776 +     0x50, 0x00, 0x0A, 0x6E, 0x09, 0x09, 0x3A, 0x31, 0x00, 0x0A, 0x42, 0x4C, 0x09, 0x3A, 0x31, 0x50,
58777 +     0x4F, 0x43, 0x09, 0x09, 0x64, 0x25, 0x3D, 0x4C, 0x31, 0x50, 0x00, 0x0A, 0x78, 0x45, 0x09, 0x3A,
58778 +     0x00, 0x0A, 0x74, 0x69, 0x0A, 0x3A, 0x31, 0x50, 0x60, 0x3A, 0xE5, 0x00, 0x7F, 0x20, 0x7E, 0x10,
58779 +     0x1B, 0x10, 0x12, 0x1D, 0x75, 0x20, 0x38, 0x75, 0x3B, 0x75, 0xDD, 0x39, 0x65, 0x37, 0xE5, 0x01,
58780 +     0xE5, 0x04, 0x70, 0x39, 0x60, 0x38, 0x65, 0x36, 0x36, 0x38, 0x85, 0x09, 0x75, 0x37, 0x39, 0x85,
58781 +     0x36, 0xAA, 0x01, 0x3B, 0x03, 0x12, 0x37, 0xA9, 0x3B, 0xF5, 0xE4, 0x3B, 0x60, 0x3B, 0xE5, 0x22,
58782 +     0x7F, 0x20, 0x7E, 0x3E, 0x1B, 0x10, 0x12, 0x26, 0xE0, 0x40, 0x06, 0x90, 0x13, 0x13, 0x13, 0xC4,
58783 +     0xE0, 0x30, 0x01, 0x54, 0x43, 0x07, 0x90, 0x2A, 0x64, 0x0F, 0x54, 0xE0, 0x7E, 0x0C, 0x60, 0x02,
58784 +     0xEF, 0xB1, 0x7F, 0x01, 0xEE, 0x0B, 0x25, 0xB5, 0xE4, 0x07, 0x24, 0xB5, 0x37, 0xF5, 0x36, 0xF5,
58785 +     0xE8, 0xC2, 0x06, 0x80, 0x31, 0x8F, 0x30, 0x8E, 0x74, 0xB4, 0x01, 0x90, 0x75, 0x22, 0xF0, 0xFE,
58786 +     0x39, 0x75, 0x21, 0x38, 0x3B, 0xE5, 0x22, 0x26, 0x20, 0x7E, 0x1A, 0x60, 0x10, 0x12, 0x30, 0x7F,
58787 +     0x02, 0x34, 0x75, 0x1B, 0x75, 0x65, 0x35, 0x75, 0x31, 0x75, 0x01, 0x30, 0xB4, 0x01, 0x90, 0xD9,
58788 +     0x22, 0xF0, 0xFE, 0x74, 0x75, 0x21, 0x38, 0x75, 0xE5, 0x22, 0x4B, 0x39, 0x7E, 0x0D, 0x60, 0x3B,
58789 +     0x12, 0x3A, 0x7F, 0x20, 0x21, 0xE5, 0x1B, 0x10, 0x21, 0xF5, 0xDF, 0x54, 0xE0, 0x30, 0x21, 0xE5,
58790 +     0xAF, 0x5E, 0x41, 0x02, 0x13, 0xC3, 0xEF, 0x21, 0xE4, 0x04, 0xE0, 0x30, 0xAF, 0x32, 0x80, 0xFF,
58791 +     0x54, 0xC4, 0xEF, 0x21, 0x32, 0xE0, 0x30, 0x0F, 0xE0, 0x12, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4,
58792 +     0x07, 0x06, 0xBF, 0xFF, 0x75, 0x02, 0x38, 0x75, 0x90, 0x22, 0x5B, 0x39, 0xC4, 0xE0, 0x52, 0x06,
58793 +     0xD3, 0x07, 0x54, 0x13, 0x07, 0x40, 0x05, 0x94, 0x45, 0x7F, 0x20, 0x7E, 0x7F, 0x1B, 0x10, 0x02,
58794 +     0x75, 0x82, 0x51, 0x01, 0x35, 0x75, 0x24, 0x34, 0x80, 0x78, 0x22, 0x2D, 0x0A, 0x01, 0xB4, 0xE6,
58795 +     0xE0, 0x40, 0x06, 0x90, 0x20, 0x0F, 0x54, 0xC4, 0x06, 0x90, 0x0C, 0xE0, 0x54, 0xC4, 0xE0, 0x40,
58796 +     0x02, 0xE0, 0x30, 0x0F, 0x06, 0x90, 0x65, 0x41, 0x54, 0xC4, 0xE0, 0x40, 0x61, 0xE0, 0x20, 0x0F,
58797 +     0x13, 0xC4, 0xE0, 0xA3, 0x25, 0x01, 0x54, 0x13, 0x06, 0x90, 0xFF, 0xE0, 0x13, 0xC4, 0xE0, 0x40,
58798 +     0xFD, 0x4F, 0x01, 0x54, 0xE0, 0x71, 0x06, 0x90, 0x60, 0x6D, 0x03, 0x54, 0x75, 0x06, 0x90, 0x07,
58799 +     0xF0, 0x02, 0x44, 0xE0, 0x54, 0xED, 0x05, 0xAF, 0x06, 0x90, 0xFF, 0x03, 0xFC, 0x54, 0xE0, 0x71,
58800 +     0x06, 0x90, 0xF0, 0x4F, 0x01, 0x54, 0xE0, 0x40, 0x71, 0x06, 0x90, 0xFF, 0x13, 0x13, 0xFE, 0xE0,
58801 +     0x6F, 0x01, 0x54, 0x13, 0x06, 0x90, 0x07, 0x60, 0x04, 0x44, 0xE0, 0x75, 0x40, 0x06, 0x90, 0xF0,
58802 +     0x33, 0x01, 0x54, 0xE0, 0xF8, 0x54, 0x33, 0x33, 0x71, 0x06, 0x90, 0xFF, 0x4F, 0xF7, 0x54, 0xE0,
58803 +     0x71, 0x06, 0x90, 0xF0, 0x60, 0x03, 0x54, 0xE0, 0x22, 0x70, 0x14, 0x14, 0x82, 0x51, 0x01, 0x7F,
58804 +     0x75, 0x02, 0x34, 0x75, 0x30, 0x75, 0x7E, 0x35, 0x0B, 0x31, 0x75, 0x02, 0x51, 0x01, 0x7F, 0x22,
58805 +     0x02, 0x34, 0x75, 0x82, 0x75, 0x6F, 0x35, 0x75, 0x31, 0x75, 0x01, 0x30, 0x38, 0x75, 0x22, 0xED,
58806 +     0xDD, 0x39, 0x75, 0x20, 0x40, 0x06, 0x90, 0x22, 0x0F, 0x54, 0xC4, 0xE0, 0xE4, 0x12, 0xE0, 0x30,
58807 +     0x51, 0x82, 0x51, 0xFF, 0x02, 0x34, 0x75, 0xA6, 0x75, 0x8D, 0x35, 0x75, 0x31, 0x75, 0x02, 0x30,
58808 +     0x56, 0x8F, 0x22, 0x29, 0xA4, 0x7F, 0x20, 0x7E, 0xE5, 0x1B, 0x10, 0x02, 0x7E, 0x07, 0x60, 0x3B,
58809 +     0x12, 0x55, 0x7F, 0x20, 0x21, 0xAF, 0x1B, 0x10, 0x0F, 0x54, 0xC4, 0xEF, 0x75, 0x06, 0xE0, 0x20,
58810 +     0x39, 0x75, 0x20, 0x38, 0x90, 0xE4, 0x22, 0xDD, 0x90, 0xF0, 0x41, 0x0D, 0x18, 0x74, 0x40, 0x0D,
58811 +     0x0D, 0x90, 0xE0, 0xF0, 0x0D, 0x90, 0xF0, 0x60, 0xF0, 0x69, 0x74, 0x4A, 0xF0, 0x6A, 0x0D, 0x90,
58812 +     0x74, 0x46, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x7C, 0x0D, 0x90, 0xF0, 0x66, 0xF0, 0xAA, 0x74, 0xA2,
58813 +     0x74, 0x4C, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x11, 0x0D, 0x90, 0xF0, 0x6C, 0xF0, 0x30, 0x74, 0x42,
58814 +     0xF0, 0x62, 0x0D, 0x90, 0x74, 0x45, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x20, 0x90, 0xE4, 0xF0, 0x65,
58815 +     0x90, 0xF0, 0x61, 0x0D, 0x54, 0xE0, 0xF8, 0x07, 0x44, 0xE0, 0xF0, 0xFB, 0x07, 0x90, 0xF0, 0x08,
58816 +     0x01, 0x44, 0xE0, 0xFD, 0x04, 0x08, 0x90, 0xF0, 0x44, 0x8F, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x30,
58817 +     0xF0, 0x03, 0x74, 0x96, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x10, 0x07, 0x10, 0xF0, 0x75, 0x0F,
58818 +     0xFD, 0xAB, 0x24, 0xA4, 0xFC, 0xF0, 0x35, 0xE4, 0xE0, 0x0F, 0x07, 0x90, 0xA4, 0xAA, 0xF0, 0x75,
58819 +     0x78, 0x2D, 0xF0, 0xAE, 0x3C, 0xEE, 0xF6, 0xA6, 0xE6, 0x08, 0xF6, 0x18, 0xF0, 0x99, 0x09, 0x90,
58820 +     0xE0, 0x0F, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0x90, 0xFF, 0xA4, 0x10, 0xC4, 0xE0, 0x10, 0x07,
58821 +     0xE5, 0xFD, 0x0F, 0x54, 0x4F, 0xED, 0xFC, 0xF0, 0x2D, 0xE6, 0x18, 0xFD, 0xCF, 0x3C, 0xE4, 0xFF,
58822 +     0xF6, 0x08, 0xAA, 0x24, 0xF6, 0x18, 0x3F, 0xE4, 0x09, 0x90, 0xE6, 0x08, 0x07, 0x90, 0xF0, 0x98,
58823 +     0x54, 0xC4, 0xE0, 0x0F, 0xE6, 0x18, 0xFD, 0x0F, 0x33, 0xE4, 0xFF, 0x2D, 0x08, 0x0A, 0x24, 0xCF,
58824 +     0x18, 0x3F, 0xE4, 0xF6, 0x90, 0xE6, 0x08, 0xF6, 0x90, 0xF0, 0x97, 0x09, 0x01, 0x74, 0x9A, 0x09,
58825 +     0x81, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0B, 0x74, 0x07, 0x74, 0x80, 0x09, 0x81, 0x09, 0x90, 0xF0,
58826 +     0x90, 0xF0, 0x0A, 0x74, 0x06, 0x74, 0x80, 0x09, 0x68, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74,
58827 +     0x90, 0xF0, 0x6F, 0x09, 0x0B, 0x74, 0x70, 0x09, 0xF0, 0x09, 0x74, 0xF0, 0x74, 0x71, 0x09, 0x90,
58828 +     0x01, 0x74, 0xF0, 0x03, 0x72, 0x09, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74, 0x09, 0x90, 0xF0, 0x01,
58829 +     0xF0, 0x03, 0x74, 0x6D, 0x90, 0xF0, 0x01, 0x74, 0x03, 0x74, 0x83, 0x09, 0x84, 0x09, 0x90, 0xF0,
58830 +     0x90, 0xF0, 0x0F, 0x74, 0x90, 0xF0, 0x85, 0x09, 0x11, 0x74, 0x8A, 0x09, 0x8C, 0x09, 0x90, 0xF0,
58831 +     0x90, 0xF0, 0x03, 0x74, 0x01, 0x74, 0x83, 0x09, 0xC5, 0x07, 0x90, 0xF0, 0xC6, 0x07, 0x90, 0xF0,
58832 +     0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03, 0xF0, 0x01, 0x74, 0xE9, 0xF0, 0xDE, 0x07, 0x90,
58833 +     0xF0, 0xDF, 0x07, 0x90, 0xF0, 0xE2, 0x07, 0x90, 0xF0, 0xE3, 0x07, 0x90, 0x74, 0xE6, 0x07, 0x90,
58834 +     0x07, 0x90, 0xF0, 0x03, 0x07, 0x90, 0xF0, 0xE7, 0xF0, 0xFF, 0x74, 0xEE, 0x60, 0x3A, 0xE5, 0x22,
58835 +     0x7F, 0x20, 0x7E, 0x10, 0x1B, 0x10, 0x12, 0x5F, 0x75, 0x24, 0x38, 0x75, 0x3B, 0x75, 0x6C, 0x39,
58836 +     0x30, 0x21, 0xE5, 0x01, 0x38, 0x75, 0x06, 0xE0, 0x00, 0x39, 0x75, 0x26, 0x39, 0x65, 0x37, 0xE5,
58837 +     0x36, 0xE5, 0x04, 0x70, 0x09, 0x60, 0x38, 0x65, 0x85, 0x36, 0x38, 0x85, 0x3B, 0x75, 0x37, 0x39,
58838 +     0xA9, 0x36, 0xAA, 0x01, 0x3B, 0x03, 0x12, 0x37, 0x22, 0x3B, 0xF5, 0xE4, 0x07, 0x60, 0x3B, 0xE5,
58839 +     0x6B, 0x7F, 0x20, 0x7E, 0x90, 0x1B, 0x10, 0x12, 0xC4, 0xE0, 0x40, 0x06, 0x03, 0x54, 0x13, 0x13,
58840 +     0xE0, 0x13, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0x13, 0xA3, 0x0B, 0xE0, 0x20, 0x13, 0x13, 0xC4, 0xE0,
58841 +     0x30, 0x01, 0x54, 0x13, 0x01, 0x90, 0x0E, 0xE0, 0x20, 0x44, 0xE0, 0xB0, 0x24, 0x38, 0x75, 0xF0,
58842 +     0x22, 0xFD, 0x39, 0x75, 0x75, 0x24, 0x38, 0x75, 0xE5, 0x22, 0xAB, 0x39, 0x7E, 0x3F, 0x60, 0x3B,
58843 +     0x12, 0x77, 0x7F, 0x20, 0x01, 0x90, 0x1B, 0x10, 0x01, 0x44, 0xE0, 0xB0, 0x12, 0x0C, 0x7F, 0xF0,
58844 +     0x07, 0x90, 0xED, 0x03, 0x04, 0x44, 0xE0, 0x63, 0x08, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0,
58845 +     0xF7, 0x54, 0xE0, 0xF0, 0x41, 0x0D, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0xE0, 0x61, 0x0D, 0x90,
58846 +     0x90, 0xF0, 0xDF, 0x54, 0x54, 0xE0, 0xF8, 0x07, 0x54, 0xE0, 0xF0, 0xFB, 0x21, 0xAF, 0xF0, 0xF7,
58847 +     0x20, 0x13, 0xC3, 0xEF, 0x38, 0x75, 0x06, 0xE0, 0x00, 0x39, 0x75, 0x26, 0x70, 0x3B, 0xE5, 0x22,
58848 +     0x7E, 0x92, 0xA1, 0x02, 0x12, 0x83, 0x7F, 0x20, 0x06, 0x90, 0x1B, 0x10, 0xA3, 0xFE, 0xE0, 0x40,
58849 +     0xCE, 0x06, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0x01, 0x54, 0xF9, 0xD8, 0xE4, 0xFD, 0xE0, 0x25,
58850 +     0x40, 0x06, 0x90, 0x33, 0x54, 0x13, 0xC4, 0xE0, 0x4F, 0xED, 0xFF, 0x01, 0x90, 0xFF, 0x03, 0x54,
58851 +     0xFC, 0xE0, 0x70, 0x06, 0xFC, 0x54, 0xE0, 0xA3, 0xED, 0xFE, 0xEC, 0xFD, 0x06, 0x90, 0xFF, 0x4F,
58852 +     0xA3, 0xF0, 0xEE, 0x70, 0x07, 0x90, 0xF0, 0xEF, 0x01, 0x44, 0xE0, 0xC5, 0x71, 0x06, 0x90, 0xF0,
58853 +     0xFF, 0x03, 0x54, 0xE0, 0xE0, 0xC6, 0x07, 0x90, 0xF0, 0x4F, 0xF8, 0x54, 0x74, 0xDE, 0x07, 0x90,
58854 +     0x07, 0x90, 0xF0, 0x01, 0x07, 0x90, 0xF0, 0xDF, 0xF0, 0x03, 0x74, 0xE0, 0xDF, 0x07, 0x90, 0xE4,
58855 +     0xE2, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xF0, 0x04, 0x07, 0x90, 0xF0, 0xE3, 0xE4, 0xF0, 0x04, 0xE4,
58856 +     0xF0, 0xE3, 0x07, 0x90, 0xE0, 0xC9, 0x07, 0x90, 0x90, 0xF0, 0x03, 0x44, 0x44, 0xE0, 0x43, 0x06,
58857 +     0x07, 0x90, 0xF0, 0x04, 0x01, 0x54, 0xE0, 0xCA, 0x41, 0x06, 0x90, 0xFF, 0x13, 0x13, 0xC4, 0xE0,
58858 +     0x6F, 0x01, 0x54, 0x13, 0x20, 0x7E, 0x26, 0x60, 0xC4, 0xE0, 0x8C, 0x7F, 0x54, 0x13, 0x13, 0x13,
58859 +     0x00, 0x7C, 0xFD, 0x01, 0x90, 0x28, 0x10, 0x12, 0x54, 0xE0, 0x41, 0x06, 0x13, 0x13, 0xC4, 0x80,
58860 +     0xFF, 0x01, 0x54, 0x13, 0xE0, 0xCA, 0x07, 0x90, 0xF0, 0x4F, 0xFE, 0x54, 0xE0, 0x40, 0x06, 0x90,
58861 +     0x54, 0x13, 0x13, 0xC4, 0x27, 0xE0, 0x20, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x1F, 0xE0, 0x20, 0x3F,
58862 +     0x13, 0xC4, 0xE0, 0xA3, 0x01, 0x54, 0x13, 0x13, 0x90, 0x14, 0xE0, 0x20, 0x54, 0xE0, 0xC9, 0x07,
58863 +     0x06, 0x90, 0xF0, 0xFC, 0xFB, 0x54, 0xE0, 0x43, 0x26, 0x38, 0x75, 0xF0, 0x22, 0x00, 0x39, 0x75,
58864 +     0x9A, 0x7F, 0x20, 0x7E, 0xE4, 0x1B, 0x10, 0x12, 0xF0, 0xB0, 0x01, 0x90, 0x34, 0x75, 0xF0, 0xA3,
58865 +     0x56, 0x35, 0x75, 0x02, 0x75, 0x01, 0x30, 0x75, 0x22, 0x22, 0xC5, 0x31, 0x00, 0x00, 0x00, 0x00,
58866 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x32, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
58867 +     0x74, 0x3B, 0x03, 0x12, 0x2A, 0x27, 0xB5, 0x60, 0x26, 0xB5, 0x02, 0x74, 0x01, 0x24, 0x75, 0x25,
58868 +     0x7E, 0xBB, 0x25, 0x75, 0x8E, 0x51, 0x7F, 0x02, 0x8E, 0x27, 0x8F, 0x26, 0xE4, 0x29, 0x8F, 0x28,
58869 +     0x01, 0x90, 0x2E, 0xF5, 0xF0, 0xFE, 0x74, 0xB3, 0x60, 0x2E, 0xE5, 0x22, 0x26, 0xF5, 0xE4, 0x05,
58870 +     0x00, 0x22, 0x27, 0xF5, 0x00, 0x00, 0x00, 0xFF, 0xA2, 0x00, 0xAC, 0x00, 0x55, 0x4C, 0x99, 0x01,
58871 +     0x00, 0x00, 0x00, 0x00, 0x03, 0x12, 0x32, 0x7F, 0x11, 0xE8, 0xD2, 0xE2, 0x62, 0x07, 0x90, 0xC0,
58872 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0xFE, 0x54, 0xE0,
58873 +     0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0x00, 0x7F, 0x0D, 0x7E, 0x0D, 0x7E, 0xA3, 0x31,
58874 +     0xA3, 0x31, 0x20, 0x7F, 0x74, 0x08, 0x0D, 0x90, 0x90, 0xE0, 0xF0, 0xA9, 0x90, 0xF0, 0x28, 0x0D,
58875 +     0x54, 0xE0, 0x2A, 0x06, 0x07, 0x90, 0xFF, 0x07, 0xF8, 0x54, 0xE0, 0x93, 0x08, 0x90, 0xF0, 0x4F,
58876 +     0x80, 0x44, 0xE0, 0x47, 0xBF, 0x54, 0xE0, 0xF0, 0x08, 0x90, 0xE0, 0xF0, 0x08, 0x90, 0xF0, 0xAC,
58877 +     0xF0, 0x7F, 0x74, 0x4D, 0xB2, 0x08, 0x90, 0xE0, 0x06, 0x08, 0x90, 0xF0, 0x22, 0xF0, 0x6A, 0x74,
58878 +     0xE0, 0xAB, 0x0D, 0x90, 0x3F, 0x54, 0x13, 0x13, 0x90, 0x27, 0xE0, 0x30, 0xC3, 0xE0, 0x27, 0x06,
58879 +     0x0D, 0xE0, 0x30, 0x13, 0x01, 0x90, 0x76, 0x31, 0xC2, 0xF0, 0xEF, 0xA4, 0x80, 0x50, 0x7F, 0x10,
58880 +     0x7F, 0x10, 0xD2, 0x36, 0x90, 0x7A, 0x31, 0x6C, 0xF0, 0xEF, 0xA4, 0x01, 0x6C, 0x7F, 0x10, 0xC2,
58881 +     0x06, 0x90, 0x25, 0x80, 0x13, 0xC3, 0xE0, 0x27, 0x31, 0x0D, 0xE0, 0x30, 0xA4, 0x01, 0x90, 0x76,
58882 +     0x10, 0xC2, 0xF0, 0xEF, 0x0F, 0x80, 0x50, 0x7F, 0x68, 0x7F, 0x10, 0xD2, 0x01, 0x90, 0x7A, 0x31,
58883 +     0xC2, 0xF0, 0xEF, 0xA4, 0x31, 0x68, 0x7F, 0x10, 0xA5, 0x01, 0x90, 0x7A, 0x01, 0x90, 0xF0, 0xEF,
58884 +     0x01, 0x90, 0xE0, 0xA4, 0x01, 0x90, 0xF0, 0xA2, 0x01, 0x90, 0xE0, 0xA5, 0x0D, 0x90, 0xF0, 0xA3,
58885 +     0x13, 0x13, 0xE0, 0xAB, 0xE0, 0x30, 0x3F, 0x54, 0x7F, 0x10, 0xD2, 0x11, 0x90, 0x7A, 0x31, 0x6D,
58886 +     0xF0, 0xEF, 0xA6, 0x01, 0x6D, 0x7F, 0x10, 0xC2, 0x10, 0xD2, 0x0F, 0x80, 0x7A, 0x31, 0x6B, 0x7F,
58887 +     0xEF, 0xA6, 0x01, 0x90, 0x7F, 0x10, 0xC2, 0xF0, 0x90, 0x7A, 0x31, 0x6B, 0xF0, 0xEF, 0xA7, 0x01,
58888 +     0xE0, 0xA5, 0x01, 0x90, 0x90, 0xF0, 0x04, 0xF4, 0xF4, 0xE0, 0xA3, 0x01, 0x01, 0x90, 0xF0, 0x04,
58889 +     0x04, 0xF4, 0xE0, 0xA7, 0x10, 0xD2, 0x22, 0xF0, 0x06, 0x90, 0x50, 0x7F, 0x0F, 0x54, 0xE0, 0x26,
58890 +     0x80, 0x64, 0xD3, 0xFE, 0x04, 0x40, 0x87, 0x94, 0xFE, 0x2E, 0xF0, 0x74, 0x30, 0xFF, 0x2F, 0xEE,
58891 +     0x04, 0xF4, 0x03, 0x10, 0x26, 0x06, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0x7F, 0x03, 0xE0, 0x30,
58892 +     0xE4, 0x22, 0x22, 0x00, 0x20, 0x90, 0xED, 0xFD, 0x0F, 0xFC, 0x93, 0x43, 0x70, 0x06, 0xAA, 0xEF,
58893 +     0xF5, 0x14, 0x0E, 0x01, 0xEC, 0x83, 0x8A, 0x82, 0x11, 0xBD, 0x0D, 0xF0, 0x00, 0x22, 0x22, 0xE8,
58894 +     0xE0, 0x44, 0x07, 0x90, 0xE4, 0x32, 0xE5, 0x30, 0xF0, 0xB4, 0x01, 0x90, 0x33, 0xA9, 0x32, 0xAA,
58895 +     0x74, 0x3B, 0x03, 0x12, 0x2A, 0x33, 0xB5, 0x65, 0x32, 0xB5, 0x02, 0x74, 0x01, 0x30, 0x75, 0x25,
58896 +     0x7E, 0xC5, 0x31, 0x75, 0x8E, 0x56, 0x7F, 0x02, 0x8E, 0x33, 0x8F, 0x32, 0xE4, 0x35, 0x8F, 0x34,
58897 +     0x01, 0x90, 0x3A, 0xF5, 0xF0, 0xFE, 0x74, 0xB4, 0x60, 0x3A, 0xE5, 0x22, 0x32, 0xF5, 0xE4, 0x05,
58898 +     0x00, 0x22, 0x33, 0xF5, 0x00, 0x00, 0x00, 0xFF, 0xA2, 0x00, 0xAC, 0x00, 0x55, 0x4C, 0x99, 0x01,
58899 +     0x00, 0x00, 0x00, 0x00, 0x03, 0x12, 0x32, 0x7F, 0x11, 0xE8, 0xD2, 0xED, 0x62, 0x07, 0x90, 0xC0,
58900 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x10, 0x44, 0xE0, 0xF0, 0x20, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
58901 +     0xF0, 0xEF, 0x54, 0xE0, 0xF0, 0xDF, 0x54, 0xE0, 0x40, 0x7F, 0x0D, 0x7E, 0x0D, 0x7E, 0xA3, 0x31,
58902 +     0xA3, 0x31, 0x60, 0x7F, 0x74, 0x48, 0x0D, 0x90, 0x90, 0xE0, 0xF0, 0xA9, 0x90, 0xF0, 0x68, 0x0D,
58903 +     0x54, 0xE0, 0x6A, 0x06, 0x07, 0x90, 0xFF, 0x07, 0xF8, 0x54, 0xE0, 0xDD, 0x09, 0x90, 0xF0, 0x4F,
58904 +     0x80, 0x44, 0xE0, 0x76, 0xBF, 0x54, 0xE0, 0xF0, 0x09, 0x90, 0xE0, 0xF0, 0x09, 0x90, 0xF0, 0x11,
58905 +     0xF0, 0x7F, 0x74, 0x7C, 0x17, 0x09, 0x90, 0xE0, 0x06, 0x08, 0x90, 0xF0, 0x22, 0xF0, 0x6A, 0x74,
58906 +     0xE0, 0xAB, 0x0D, 0x90, 0x3F, 0x54, 0x13, 0x13, 0x90, 0x27, 0xE0, 0x30, 0xC3, 0xE0, 0x67, 0x06,
58907 +     0x0D, 0xE0, 0x30, 0x13, 0x01, 0x90, 0x76, 0x31, 0xC2, 0xF0, 0xEF, 0xAA, 0x80, 0x50, 0x7F, 0x10,
58908 +     0x7F, 0x10, 0xD2, 0x36, 0x90, 0x7A, 0x31, 0x6C, 0xF0, 0xEF, 0xAA, 0x01, 0x6C, 0x7F, 0x10, 0xC2,
58909 +     0x06, 0x90, 0x25, 0x80, 0x13, 0xC3, 0xE0, 0x67, 0x31, 0x0D, 0xE0, 0x30, 0xAA, 0x01, 0x90, 0x76,
58910 +     0x10, 0xC2, 0xF0, 0xEF, 0x0F, 0x80, 0x50, 0x7F, 0x68, 0x7F, 0x10, 0xD2, 0x01, 0x90, 0x7A, 0x31,
58911 +     0xC2, 0xF0, 0xEF, 0xAA, 0x31, 0x68, 0x7F, 0x10, 0xAB, 0x01, 0x90, 0x7A, 0x01, 0x90, 0xF0, 0xEF,
58912 +     0x01, 0x90, 0xE0, 0xAA, 0x01, 0x90, 0xF0, 0xA8, 0x01, 0x90, 0xE0, 0xAB, 0x0D, 0x90, 0xF0, 0xA9,
58913 +     0x13, 0x13, 0xE0, 0xAB, 0xE0, 0x30, 0x3F, 0x54, 0x7F, 0x10, 0xD2, 0x11, 0x90, 0x7A, 0x31, 0x6D,
58914 +     0xF0, 0xEF, 0xAC, 0x01, 0x6D, 0x7F, 0x10, 0xC2, 0x10, 0xD2, 0x0F, 0x80, 0x7A, 0x31, 0x6B, 0x7F,
58915 +     0xEF, 0xAC, 0x01, 0x90, 0x7F, 0x10, 0xC2, 0xF0, 0x90, 0x7A, 0x31, 0x6B, 0xF0, 0xEF, 0xAD, 0x01,
58916 +     0xE0, 0xAB, 0x01, 0x90, 0x90, 0xF0, 0x04, 0xF4, 0xF4, 0xE0, 0xA9, 0x01, 0x01, 0x90, 0xF0, 0x04,
58917 +     0x04, 0xF4, 0xE0, 0xAD, 0x10, 0xD2, 0x22, 0xF0, 0x06, 0x90, 0x50, 0x7F, 0x0F, 0x54, 0xE0, 0x66,
58918 +     0x80, 0x64, 0xD3, 0xFE, 0x04, 0x40, 0x87, 0x94, 0xFE, 0x2E, 0xF0, 0x74, 0x30, 0xFF, 0x2F, 0xEE,
58919 +     0x04, 0xF4, 0x03, 0x10, 0x66, 0x06, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0x7F, 0x03, 0xE0, 0x30,
58920 +     0xE4, 0x22, 0x22, 0x00, 0x20, 0x90, 0xED, 0xFD, 0x0F, 0xFC, 0x93, 0x43, 0x70, 0x06, 0xAA, 0xEF,
58921 +     0xF5, 0x14, 0x0E, 0x01, 0xEC, 0x83, 0x8A, 0x82, 0x11, 0xBD, 0x0D, 0xF0, 0x00, 0x22, 0x22, 0xE8,
58922 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
58923 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x2E, 0x27, 0xF5, 0x26, 0xF5, 0x3A, 0x30, 0x50, 0x22,
58924 +     0x42, 0x30, 0x31, 0x09, 0x50, 0x00, 0x0A, 0x54, 0x53, 0x09, 0x3A, 0x30, 0x70, 0x75, 0x74, 0x65,
58925 +     0x30, 0x50, 0x00, 0x0A, 0x69, 0x4C, 0x09, 0x3A, 0x55, 0x2D, 0x6B, 0x6E, 0x50, 0x00, 0x0A, 0x70,
58926 +     0x09, 0x09, 0x3A, 0x30, 0x6B, 0x6E, 0x69, 0x4C, 0x73, 0x6F, 0x4C, 0x2D, 0x50, 0x00, 0x0A, 0x73,
58927 +     0x4C, 0x09, 0x3A, 0x30, 0x2D, 0x6B, 0x6E, 0x69, 0x6E, 0x77, 0x6F, 0x44, 0x30, 0x50, 0x00, 0x0A,
58928 +     0x4D, 0x09, 0x09, 0x3A, 0x58, 0x00, 0x49, 0x44, 0x50, 0x00, 0x0A, 0x00, 0x45, 0x09, 0x3A, 0x30,
58929 +     0x0A, 0x74, 0x69, 0x78, 0x60, 0x2E, 0xE5, 0x00, 0x7F, 0x20, 0x7E, 0x10, 0x1B, 0x10, 0x12, 0x1D,
58930 +     0x75, 0x20, 0x2C, 0x75, 0x2F, 0x75, 0xEE, 0x2D, 0x12, 0x10, 0xC2, 0x01, 0x1E, 0x50, 0x4F, 0x11,
58931 +     0xA9, 0x7F, 0x27, 0x7E, 0x70, 0x2B, 0x65, 0xEF, 0x2A, 0x65, 0xEE, 0x03, 0xBE, 0x74, 0x10, 0x60,
58932 +     0x04, 0x70, 0x2B, 0x65, 0x2A, 0x65, 0x27, 0x74, 0x2C, 0x8E, 0x04, 0x60, 0x2B, 0xE5, 0x2D, 0x8F,
58933 +     0x04, 0x70, 0x2D, 0x65, 0x2C, 0x65, 0x2A, 0xE5, 0x2C, 0x85, 0x09, 0x60, 0x2B, 0x2D, 0x85, 0x2A,
58934 +     0xAA, 0x01, 0x2F, 0x75, 0x12, 0x2B, 0xA9, 0x2A, 0xF5, 0xE4, 0x3B, 0x03, 0xE6, 0x88, 0x78, 0x2F,
58935 +     0xC3, 0xFF, 0x01, 0x54, 0x08, 0x74, 0x9F, 0xE4, 0x05, 0x54, 0x00, 0x94, 0xC3, 0xE6, 0x18, 0xFC,
58936 +     0xE6, 0x08, 0xFE, 0x13, 0x6C, 0xEE, 0xFF, 0x13, 0x08, 0xEF, 0xF6, 0x18, 0x20, 0x7E, 0x22, 0xF6,
58937 +     0x10, 0x12, 0x27, 0x7F, 0xE4, 0x5F, 0x71, 0x1B, 0xE2, 0x03, 0x12, 0xFF, 0x31, 0x23, 0x06, 0x90,
58938 +     0xAA, 0x0D, 0x90, 0x48, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0,
58939 +     0x33, 0xE4, 0xFF, 0x2F, 0xFD, 0x00, 0x24, 0xCF, 0xFC, 0x04, 0x34, 0xEF, 0xE0, 0x0B, 0x07, 0x90,
58940 +     0xA4, 0x20, 0xF0, 0x75, 0xF0, 0x45, 0xEC, 0xFF, 0xED, 0xF6, 0x87, 0x78, 0xE4, 0xF6, 0x08, 0x4F,
58941 +     0x08, 0xF6, 0x81, 0x78, 0xAA, 0x76, 0x08, 0xF6, 0x90, 0xE6, 0x76, 0x08, 0x0D, 0x74, 0xFB, 0x07,
58942 +     0x22, 0x2C, 0x75, 0xF0, 0x22, 0x5A, 0x2D, 0x75, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54,
58943 +     0x27, 0x06, 0x90, 0x10, 0x03, 0xE0, 0x30, 0xE0, 0x90, 0x1A, 0x10, 0x30, 0x20, 0xE0, 0x27, 0x06,
58944 +     0x06, 0x90, 0x7A, 0xE0, 0xA3, 0xFE, 0xE0, 0x26, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3,
58945 +     0xE0, 0x20, 0xF9, 0xD8, 0x90, 0x10, 0xC2, 0x67, 0x0F, 0x74, 0x01, 0x0D, 0x21, 0x0D, 0x90, 0xF0,
58946 +     0x0D, 0x90, 0xF0, 0x04, 0x9F, 0x54, 0xE0, 0x00, 0x0D, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x21, 0x74,
58947 +     0x45, 0x74, 0x0E, 0x0D, 0x0F, 0x0D, 0x90, 0xF0, 0xE4, 0xF0, 0x04, 0x74, 0xF0, 0x2D, 0x0D, 0x90,
58948 +     0xF0, 0x2E, 0x0D, 0x90, 0xF0, 0x2F, 0x0D, 0x90, 0xE0, 0x20, 0x0D, 0x90, 0x20, 0x44, 0x9F, 0x54,
58949 +     0x0C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x36, 0x74, 0x12, 0x74, 0x2C, 0x0D, 0xF9, 0x07, 0x90, 0xF0,
58950 +     0xF0, 0xFC, 0x54, 0xE0, 0x44, 0xF3, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x04, 0xFC, 0x54, 0xE0, 0xFA,
58951 +     0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0xF3, 0x54, 0x65, 0x80, 0xA4, 0x01, 0x0D, 0x90, 0x10, 0xD2,
58952 +     0xF0, 0x0F, 0x74, 0x21, 0x04, 0x01, 0x0D, 0x90, 0x00, 0x0D, 0x90, 0xF0, 0x44, 0x9F, 0x54, 0xE0,
58953 +     0x0D, 0x90, 0xF0, 0x20, 0x9F, 0x54, 0xE0, 0x20, 0x0D, 0x90, 0xE4, 0xF0, 0x0D, 0x90, 0xF0, 0x0D,
58954 +     0x0D, 0x90, 0xF0, 0x0E, 0x0D, 0x90, 0xF0, 0x0F, 0xF0, 0x21, 0x74, 0x2D, 0x74, 0x2E, 0x0D, 0x90,
58955 +     0x0D, 0x90, 0xF0, 0x45, 0xF0, 0x04, 0x74, 0x2F, 0x74, 0x0C, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x12,
58956 +     0xF0, 0x36, 0x74, 0x2C, 0xE0, 0xF9, 0x07, 0x90, 0x01, 0x44, 0xFC, 0x54, 0xF3, 0x54, 0xE0, 0xF0,
58957 +     0xFA, 0x07, 0x90, 0xF0, 0xF0, 0xFC, 0x54, 0xE0, 0x44, 0xF3, 0x54, 0xE0, 0x01, 0x90, 0xF0, 0x04,
58958 +     0x08, 0x90, 0xE0, 0xA5, 0x10, 0xA2, 0xF0, 0x45, 0x01, 0x54, 0x33, 0xE4, 0xE0, 0x25, 0xE0, 0x25,
58959 +     0x23, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x2F, 0xE5, 0x22, 0xF0, 0x20, 0x7E, 0x23, 0x60,
58960 +     0x10, 0x12, 0x4F, 0x7F, 0x76, 0x85, 0x78, 0x1B, 0x24, 0x76, 0x08, 0xF4, 0xE0, 0x95, 0x07, 0x90,
58961 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x99, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x02, 0x44, 0xE0, 0x91,
58962 +     0x00, 0x06, 0x90, 0xF0, 0x0F, 0x54, 0xC4, 0xE0, 0xD3, 0x1B, 0xE0, 0x30, 0x94, 0xE6, 0x84, 0x78,
58963 +     0x94, 0xE6, 0x18, 0x00, 0x08, 0x09, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x06, 0x80, 0x16, 0x01,
58964 +     0x75, 0x27, 0x2C, 0x75, 0x07, 0x90, 0xA9, 0x2D, 0x07, 0x54, 0xE0, 0xA6, 0x09, 0x60, 0x01, 0x64,
58965 +     0xE0, 0x91, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x91, 0x07, 0x90, 0x1E, 0x30, 0x13, 0xC3, 0xE0,
58966 +     0x81, 0x78, 0x09, 0xE0, 0x76, 0x08, 0x13, 0x76, 0xE4, 0x06, 0x80, 0x88, 0x08, 0xF6, 0x81, 0x78,
58967 +     0x26, 0x2C, 0x75, 0xF6, 0x90, 0x53, 0x2D, 0x75, 0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x30, 0x0F, 0x54,
58968 +     0x23, 0x06, 0x90, 0x05, 0x06, 0x90, 0x07, 0x80, 0xE0, 0x20, 0xE0, 0x27, 0x78, 0x48, 0x31, 0x0A,
58969 +     0x08, 0xF4, 0x76, 0x85, 0xD3, 0x22, 0x24, 0x76, 0x94, 0xE6, 0x86, 0x78, 0x94, 0xE6, 0x18, 0x00,
58970 +     0x08, 0x08, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x78, 0x22, 0x16, 0x01, 0x08, 0xF4, 0x76, 0x85,
58971 +     0x07, 0x90, 0x24, 0x76, 0x07, 0x54, 0xE0, 0xA6, 0x88, 0x78, 0x44, 0x70, 0xFF, 0x01, 0x54, 0xE6,
58972 +     0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFD, 0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4,
58973 +     0x44, 0xE0, 0x35, 0x06, 0x88, 0x78, 0xF0, 0x08, 0x10, 0x92, 0x13, 0xE6, 0x20, 0x7E, 0x51, 0x31,
58974 +     0x10, 0x12, 0x5E, 0x7F, 0x23, 0x06, 0x90, 0x1B, 0x54, 0x13, 0x13, 0xE0, 0x07, 0xE0, 0x30, 0x3F,
58975 +     0x67, 0x7F, 0x20, 0x7E, 0x7E, 0x1B, 0x10, 0x12, 0x12, 0x69, 0x7F, 0x20, 0xE4, 0x22, 0x1B, 0x10,
58976 +     0xF0, 0x01, 0x0D, 0x90, 0xE0, 0x00, 0x0D, 0x90, 0xE0, 0xF0, 0xF8, 0x54, 0xE0, 0xF0, 0x18, 0x44,
58977 +     0xF0, 0x20, 0x0D, 0x90, 0x74, 0x0A, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x69, 0x0D, 0x90, 0xF0, 0x2A,
58978 +     0xF0, 0x7C, 0x74, 0x06, 0xF0, 0x26, 0x0D, 0x90, 0x74, 0xA2, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0xAA,
58979 +     0xF0, 0x11, 0x74, 0x0C, 0xF0, 0x2C, 0x0D, 0x90, 0x74, 0x02, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30,
58980 +     0x0D, 0x90, 0xF0, 0x22, 0xF0, 0x20, 0x74, 0x05, 0xF0, 0x25, 0x0D, 0x90, 0x21, 0x0D, 0x90, 0xE4,
58981 +     0xF8, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xFD, 0x07, 0x90,
58982 +     0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x03, 0x08, 0xF0, 0x01, 0x44, 0xF8, 0xE0, 0xCC, 0x08, 0x90,
58983 +     0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x10, 0x07,
58984 +     0x10, 0xF0, 0x75, 0x0F, 0xFD, 0xAB, 0x24, 0xA4, 0xFC, 0xF0, 0x35, 0xE4, 0xE0, 0x0F, 0x07, 0x90,
58985 +     0xA4, 0xAA, 0xF0, 0x75, 0xF0, 0xE5, 0xFF, 0x2D, 0xFC, 0x07, 0xAD, 0x3C, 0xCF, 0x08, 0x90, 0xEF,
58986 +     0x0F, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0xE0, 0xFF, 0xA4, 0x10, 0xF0, 0xE0, 0x10, 0x07, 0x90,
58987 +     0xFB, 0x0F, 0x54, 0xC4, 0xEB, 0xFA, 0xF0, 0xE5, 0x2B, 0xEC, 0xFB, 0x4F, 0xCF, 0x3A, 0xE4, 0xFF,
58988 +     0xE4, 0xFD, 0xAA, 0x24, 0x05, 0xAF, 0xFC, 0x3F, 0xCE, 0x08, 0x90, 0xED, 0x0F, 0x07, 0x90, 0xF0,
58989 +     0x0F, 0x54, 0xC4, 0xE0, 0xFF, 0x2B, 0xEC, 0xFB, 0x24, 0xCF, 0x33, 0xE4, 0x05, 0xAF, 0xFD, 0x0A,
58990 +     0xCD, 0x08, 0x90, 0xED, 0xD0, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0x60, 0x08,
58991 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x90, 0xE4, 0xF0, 0xFD, 0x90, 0xF0, 0x61, 0x08,
58992 +     0x54, 0xE0, 0x62, 0x08, 0xF0, 0x06, 0x44, 0xF8, 0xE0, 0x63, 0x08, 0x90, 0x90, 0xF0, 0xFA, 0x74,
58993 +     0x44, 0xE0, 0x67, 0x08, 0x07, 0x90, 0xF0, 0x01, 0x0F, 0x54, 0xE0, 0x10, 0xA4, 0x10, 0xF0, 0x75,
58994 +     0xE4, 0xFD, 0xAB, 0x24, 0x90, 0xFC, 0xF0, 0x35, 0x75, 0xE0, 0x0F, 0x07, 0x2D, 0xA4, 0xAA, 0xF0,
58995 +     0x3C, 0xF0, 0xE5, 0xFD, 0xED, 0x05, 0xAF, 0xFC, 0xF0, 0x6A, 0x08, 0x90, 0xE0, 0x0F, 0x07, 0x90,
58996 +     0xF0, 0x75, 0x0F, 0x54, 0x90, 0xFF, 0xA4, 0x10, 0xC4, 0xE0, 0x10, 0x07, 0xE5, 0xFB, 0x0F, 0x54,
58997 +     0x4F, 0xEB, 0xFA, 0xF0, 0xFF, 0x2B, 0xEC, 0xFB, 0x24, 0xCF, 0x3A, 0xE4, 0x3F, 0xE4, 0xFD, 0xAA,
58998 +     0xED, 0x05, 0xAF, 0xFC, 0xF0, 0x69, 0x08, 0x90, 0xE0, 0x0F, 0x07, 0x90, 0xFB, 0x0F, 0x54, 0xC4,
58999 +     0xE4, 0xFF, 0x2B, 0xEC, 0x0A, 0x24, 0xCF, 0x33, 0xFC, 0x3F, 0xE4, 0xFD, 0x90, 0xED, 0x05, 0xAF,
59000 +     0x90, 0xF0, 0x68, 0x08, 0x01, 0x74, 0x6B, 0x08, 0x52, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0B, 0x74,
59001 +     0x07, 0x74, 0x51, 0x08, 0x52, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x06, 0x74, 0x51, 0x08,
59002 +     0x39, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x3A, 0x08, 0x08, 0x90, 0xF0, 0xFE,
59003 +     0xF0, 0x01, 0x74, 0x40, 0x74, 0x41, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x09, 0xF0, 0x01, 0x74, 0x42,
59004 +     0xF0, 0x43, 0x08, 0x90, 0xE0, 0x3E, 0x08, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x7B, 0x07,
59005 +     0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x94, 0x95, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
59006 +     0xE0, 0x96, 0x07, 0x90, 0x03, 0x44, 0xF8, 0x54, 0x97, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74,
59007 +     0x54, 0xE0, 0x95, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x98, 0x99, 0x07, 0x90, 0xF0,
59008 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x9A, 0x07, 0x90, 0x01, 0x44, 0xF8, 0x54, 0x9B, 0x07, 0x90, 0xF0,
59009 +     0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x99, 0x07, 0x06, 0x90, 0xF0, 0xFE, 0xC4, 0xFF, 0xE0, 0x26,
59010 +     0x24, 0x07, 0x54, 0x13, 0x04, 0x1D, 0x60, 0xFE, 0x07, 0x90, 0x22, 0x70, 0xF0, 0x03, 0x74, 0x7F,
59011 +     0xE0, 0x9A, 0x07, 0x90, 0x02, 0x44, 0xF8, 0x54, 0x96, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0,
59012 +     0x0D, 0x80, 0xF0, 0x03, 0x74, 0x7F, 0x07, 0x90, 0x05, 0x80, 0xF0, 0x01, 0x7F, 0x07, 0x90, 0xE4,
59013 +     0x7C, 0x07, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0xE0, 0x30, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
59014 +     0x13, 0xC3, 0xCE, 0x03, 0xF9, 0xD8, 0x13, 0xCE, 0x33, 0x33, 0x01, 0x54, 0xFF, 0xF8, 0x54, 0x33,
59015 +     0xE0, 0x7C, 0x07, 0x90, 0xF0, 0x4F, 0xF7, 0x54, 0xE0, 0x2F, 0x06, 0x90, 0x13, 0xC4, 0xC0, 0x54,
59016 +     0xFF, 0x03, 0x54, 0x13, 0xE0, 0x7D, 0x07, 0x90, 0xF0, 0x4F, 0xFC, 0x54, 0x74, 0x9C, 0x07, 0x90,
59017 +     0x07, 0x90, 0xF0, 0x03, 0xF0, 0xE4, 0xF0, 0x9D, 0x74, 0x54, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03,
59018 +     0xF0, 0x0F, 0x74, 0x55, 0xF0, 0x56, 0x08, 0x90, 0xE0, 0x57, 0x08, 0x90, 0x04, 0x44, 0xE0, 0x54,
59019 +     0x58, 0x08, 0x90, 0xF0, 0x44, 0xE0, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x12, 0xE0, 0x54, 0xE0, 0x59,
59020 +     0x90, 0xF0, 0x17, 0x44, 0x54, 0xE0, 0x5A, 0x08, 0xF0, 0x26, 0x44, 0xC0, 0xE0, 0x5B, 0x08, 0x90,
59021 +     0x01, 0x44, 0xFC, 0x54, 0x3C, 0x44, 0xE0, 0xF0, 0x5D, 0x08, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0,
59022 +     0xF0, 0xF3, 0x54, 0xE0, 0xE0, 0x54, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x44, 0xE0, 0x07, 0x07,
59023 +     0xE5, 0x22, 0xF0, 0x10, 0x7E, 0x4E, 0x60, 0x2F, 0x12, 0x32, 0x7F, 0x20, 0x01, 0x90, 0x1B, 0x10,
59024 +     0x01, 0x44, 0xE0, 0xAF, 0x03, 0x06, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0x54, 0xE6, 0x7F, 0x78,
59025 +     0x33, 0xC4, 0xFC, 0x01, 0xE0, 0xFE, 0xE0, 0x54, 0xF0, 0x4E, 0xDF, 0x54, 0xE0, 0x35, 0x06, 0x90,
59026 +     0xEC, 0xF0, 0x01, 0x44, 0xE0, 0x25, 0xE0, 0x25, 0x34, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0,
59027 +     0x95, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x99, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x54,
59028 +     0x08, 0xF6, 0x83, 0x78, 0xA6, 0x07, 0x90, 0xF6, 0x13, 0x13, 0x13, 0xE0, 0xE0, 0x30, 0x1F, 0x54,
59029 +     0x03, 0x06, 0x90, 0x0D, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0xA6, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x08,
59030 +     0x14, 0x60, 0xE0, 0x97, 0xE0, 0x95, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x03, 0x74, 0x97, 0x07,
59031 +     0x95, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xAF, 0x01, 0x90, 0x91, 0x07, 0x90, 0xFF,
59032 +     0x13, 0x13, 0xC4, 0xE0, 0xEF, 0xFE, 0x01, 0x54, 0x01, 0x54, 0x13, 0xC4, 0xDF, 0x54, 0xEF, 0xFD,
59033 +     0x54, 0x4E, 0xED, 0xFF, 0x54, 0x33, 0xC4, 0x01, 0x01, 0x90, 0x4F, 0xE0, 0xFF, 0xE0, 0xF0, 0xAF,
59034 +     0xE0, 0x91, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC4, 0x13, 0x13, 0xEF, 0xFE, 0xFD, 0x01, 0x54, 0x13,
59035 +     0xFF, 0xF7, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0x54, 0x33, 0x33, 0x33, 0x01, 0x90, 0x4F, 0xF8,
59036 +     0xFF, 0xE0, 0xF0, 0xAF, 0xE0, 0x91, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC3, 0x54, 0xC4, 0xEF, 0xFE,
59037 +     0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xEF, 0x54, 0xC4, 0x01, 0x54, 0x01, 0x90, 0x4F, 0xF0,
59038 +     0x07, 0x90, 0xF0, 0xAF, 0xF0, 0x62, 0x74, 0x91, 0xE0, 0xA6, 0x07, 0x90, 0x01, 0x64, 0x07, 0x54,
59039 +     0x54, 0xE0, 0x3E, 0x60, 0x60, 0x03, 0x64, 0x07, 0x82, 0x78, 0xD3, 0x37, 0x18, 0x00, 0x94, 0xE6,
59040 +     0x40, 0x00, 0x94, 0xE6, 0x16, 0xE6, 0x08, 0x08, 0x16, 0x01, 0x70, 0x18, 0x22, 0x2C, 0x75, 0x22,
59041 +     0x7E, 0x5A, 0x2D, 0x75, 0x12, 0x3F, 0x7F, 0x20, 0x01, 0x90, 0x1B, 0x10, 0xFE, 0x54, 0xE0, 0xAF,
59042 +     0x03, 0x06, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0x35, 0x06, 0x90, 0x22, 0xF0, 0x01, 0x44,
59043 +     0xE0, 0xA6, 0x07, 0x90, 0xBF, 0xFF, 0x07, 0x54, 0x81, 0x78, 0x08, 0x03, 0x76, 0x08, 0x13, 0x76,
59044 +     0x78, 0xE4, 0x22, 0x88, 0xF6, 0x08, 0xF6, 0x81, 0x99, 0x07, 0x90, 0x22, 0xF0, 0x01, 0x44, 0xE0,
59045 +     0xE0, 0xA4, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44, 0x2D, 0x75, 0x27, 0x2C, 0x2F, 0xE5, 0x22, 0xBE,
59046 +     0x20, 0x7E, 0x07, 0x60, 0x10, 0x12, 0x6B, 0x7F, 0x9D, 0x07, 0x90, 0x1B, 0x90, 0xF0, 0x03, 0x74,
59047 +     0x54, 0xE0, 0x9C, 0x07, 0x01, 0x90, 0xF0, 0xFE, 0xFE, 0x54, 0xE0, 0xAF, 0x02, 0x06, 0x90, 0xF0,
59048 +     0xE0, 0xA3, 0xF0, 0xE0, 0xE0, 0xF0, 0xFB, 0x54, 0xE4, 0xF0, 0xDF, 0x54, 0x75, 0xF6, 0x7F, 0x78,
59049 +     0x29, 0x75, 0x02, 0x28, 0x01, 0x24, 0x75, 0x51, 0x22, 0xBB, 0x25, 0x75, 0x00, 0x00, 0x00, 0x22,
59050 +     0xE0, 0x44, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB4, 0x01, 0x90, 0x33, 0xA9, 0x32, 0xAA,
59051 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x3A, 0x33, 0xF5, 0x32, 0xF5, 0x3A, 0x31, 0x50, 0x22,
59052 +     0x42, 0x30, 0x31, 0x09, 0x50, 0x00, 0x0A, 0x54, 0x53, 0x09, 0x3A, 0x31, 0x70, 0x75, 0x74, 0x65,
59053 +     0x31, 0x50, 0x00, 0x0A, 0x69, 0x4C, 0x09, 0x3A, 0x55, 0x2D, 0x6B, 0x6E, 0x50, 0x00, 0x0A, 0x70,
59054 +     0x09, 0x09, 0x3A, 0x31, 0x6B, 0x6E, 0x69, 0x4C, 0x73, 0x6F, 0x4C, 0x2D, 0x50, 0x00, 0x0A, 0x73,
59055 +     0x4C, 0x09, 0x3A, 0x31, 0x2D, 0x6B, 0x6E, 0x69, 0x6E, 0x77, 0x6F, 0x44, 0x31, 0x50, 0x00, 0x0A,
59056 +     0x4D, 0x09, 0x09, 0x3A, 0x58, 0x00, 0x49, 0x44, 0x50, 0x00, 0x0A, 0x00, 0x45, 0x09, 0x3A, 0x31,
59057 +     0x0A, 0x74, 0x69, 0x78, 0x60, 0x3A, 0xE5, 0x00, 0x7F, 0x20, 0x7E, 0x10, 0x1B, 0x10, 0x12, 0x1D,
59058 +     0x75, 0x20, 0x38, 0x75, 0x3B, 0x75, 0xEE, 0x39, 0x12, 0x10, 0xD2, 0x01, 0x1E, 0x50, 0x4F, 0x11,
59059 +     0xA9, 0x7F, 0x27, 0x7E, 0x70, 0x37, 0x65, 0xEF, 0x36, 0x65, 0xEE, 0x03, 0xBE, 0x74, 0x10, 0x60,
59060 +     0x04, 0x70, 0x37, 0x65, 0x36, 0x65, 0x27, 0x74, 0x38, 0x8E, 0x04, 0x60, 0x37, 0xE5, 0x39, 0x8F,
59061 +     0x04, 0x70, 0x39, 0x65, 0x38, 0x65, 0x36, 0xE5, 0x38, 0x85, 0x09, 0x60, 0x37, 0x39, 0x85, 0x36,
59062 +     0xAA, 0x01, 0x3B, 0x75, 0x12, 0x37, 0xA9, 0x36, 0xF5, 0xE4, 0x3B, 0x03, 0xE6, 0xA9, 0x78, 0x3B,
59063 +     0xC3, 0xFF, 0x01, 0x54, 0x08, 0x74, 0x9F, 0xE4, 0x05, 0x54, 0x00, 0x94, 0xC3, 0xE6, 0x18, 0xFC,
59064 +     0xE6, 0x08, 0xFE, 0x13, 0x6C, 0xEE, 0xFF, 0x13, 0x08, 0xEF, 0xF6, 0x18, 0x20, 0x7E, 0x22, 0xF6,
59065 +     0x10, 0x12, 0x27, 0x7F, 0xE4, 0x5F, 0x71, 0x1B, 0xED, 0x03, 0x12, 0xFF, 0x31, 0x63, 0x06, 0x90,
59066 +     0xAA, 0x0D, 0x90, 0x48, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0,
59067 +     0x33, 0xE4, 0xFF, 0x2F, 0xFD, 0x00, 0x24, 0xCF, 0xFC, 0x04, 0x34, 0xEF, 0xE0, 0x0C, 0x07, 0x90,
59068 +     0xA4, 0x20, 0xF0, 0x75, 0xF0, 0x45, 0xEC, 0xFF, 0xED, 0xF6, 0xA8, 0x78, 0xE4, 0xF6, 0x08, 0x4F,
59069 +     0x08, 0xF6, 0xA2, 0x78, 0xAA, 0x76, 0x08, 0xF6, 0x90, 0xE6, 0x76, 0x08, 0x0D, 0x74, 0xFB, 0x07,
59070 +     0x22, 0x38, 0x75, 0xF0, 0x22, 0x5A, 0x39, 0x75, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54,
59071 +     0x67, 0x06, 0x90, 0x10, 0x03, 0xE0, 0x30, 0xE0, 0x90, 0x1A, 0x10, 0x30, 0x20, 0xE0, 0x67, 0x06,
59072 +     0x06, 0x90, 0x7A, 0xE0, 0xA3, 0xFE, 0xE0, 0x66, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3,
59073 +     0xE0, 0x20, 0xF9, 0xD8, 0x90, 0x10, 0xC2, 0x67, 0x0F, 0x74, 0x41, 0x0D, 0x61, 0x0D, 0x90, 0xF0,
59074 +     0x0D, 0x90, 0xF0, 0x04, 0x9F, 0x54, 0xE0, 0x40, 0x4D, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x21, 0x74,
59075 +     0x45, 0x74, 0x4E, 0x0D, 0x4F, 0x0D, 0x90, 0xF0, 0xE4, 0xF0, 0x04, 0x74, 0xF0, 0x6D, 0x0D, 0x90,
59076 +     0xF0, 0x6E, 0x0D, 0x90, 0xF0, 0x6F, 0x0D, 0x90, 0xE0, 0x60, 0x0D, 0x90, 0x20, 0x44, 0x9F, 0x54,
59077 +     0x4C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x36, 0x74, 0x12, 0x74, 0x6C, 0x0D, 0xF9, 0x07, 0x90, 0xF0,
59078 +     0xF0, 0x30, 0x44, 0xE0, 0x44, 0x3F, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x80, 0xCF, 0x54, 0xE0, 0xFA,
59079 +     0xE0, 0xF0, 0x20, 0x44, 0x90, 0xF0, 0xC0, 0x44, 0x65, 0x80, 0xAA, 0x01, 0x0D, 0x90, 0x10, 0xD2,
59080 +     0xF0, 0x0F, 0x74, 0x61, 0x04, 0x41, 0x0D, 0x90, 0x40, 0x0D, 0x90, 0xF0, 0x44, 0x9F, 0x54, 0xE0,
59081 +     0x0D, 0x90, 0xF0, 0x20, 0x9F, 0x54, 0xE0, 0x60, 0x0D, 0x90, 0xE4, 0xF0, 0x0D, 0x90, 0xF0, 0x4D,
59082 +     0x0D, 0x90, 0xF0, 0x4E, 0x0D, 0x90, 0xF0, 0x4F, 0xF0, 0x21, 0x74, 0x6D, 0x74, 0x6E, 0x0D, 0x90,
59083 +     0x0D, 0x90, 0xF0, 0x45, 0xF0, 0x04, 0x74, 0x6F, 0x74, 0x4C, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x12,
59084 +     0xF0, 0x36, 0x74, 0x6C, 0xE0, 0xF9, 0x07, 0x90, 0x20, 0x44, 0xCF, 0x54, 0xC0, 0x44, 0xE0, 0xF0,
59085 +     0xFA, 0x07, 0x90, 0xF0, 0xF0, 0x30, 0x44, 0xE0, 0x44, 0x3F, 0x54, 0xE0, 0x01, 0x90, 0xF0, 0x80,
59086 +     0x09, 0x90, 0xE0, 0xAB, 0x10, 0xA2, 0xF0, 0x74, 0x01, 0x54, 0x33, 0xE4, 0xE0, 0x25, 0xE0, 0x25,
59087 +     0x63, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x3B, 0xE5, 0x22, 0xF0, 0x20, 0x7E, 0x23, 0x60,
59088 +     0x10, 0x12, 0x4F, 0x7F, 0x76, 0xA6, 0x78, 0x1B, 0x24, 0x76, 0x08, 0xF4, 0xE0, 0xDF, 0x07, 0x90,
59089 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xE3, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x02, 0x44, 0xE0, 0xDB,
59090 +     0x40, 0x06, 0x90, 0xF0, 0x0F, 0x54, 0xC4, 0xE0, 0xD3, 0x1B, 0xE0, 0x30, 0x94, 0xE6, 0xA5, 0x78,
59091 +     0x94, 0xE6, 0x18, 0x00, 0x08, 0x09, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x06, 0x80, 0x16, 0x01,
59092 +     0x75, 0x27, 0x38, 0x75, 0x07, 0x90, 0xA9, 0x39, 0x07, 0x54, 0xE0, 0xF0, 0x09, 0x60, 0x01, 0x64,
59093 +     0xE0, 0xDB, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0xDB, 0x07, 0x90, 0x1E, 0x30, 0x13, 0xC3, 0xE0,
59094 +     0xA2, 0x78, 0x09, 0xE0, 0x76, 0x08, 0x13, 0x76, 0xE4, 0x06, 0x80, 0x88, 0x08, 0xF6, 0xA2, 0x78,
59095 +     0x26, 0x38, 0x75, 0xF6, 0x90, 0x53, 0x39, 0x75, 0xC4, 0xE0, 0x40, 0x06, 0xE0, 0x30, 0x0F, 0x54,
59096 +     0x63, 0x06, 0x90, 0x05, 0x06, 0x90, 0x07, 0x80, 0xE0, 0x20, 0xE0, 0x67, 0x78, 0x48, 0x31, 0x0A,
59097 +     0x08, 0xF4, 0x76, 0xA6, 0xD3, 0x22, 0x24, 0x76, 0x94, 0xE6, 0xA7, 0x78, 0x94, 0xE6, 0x18, 0x00,
59098 +     0x08, 0x08, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x78, 0x22, 0x16, 0x01, 0x08, 0xF4, 0x76, 0xA6,
59099 +     0x07, 0x90, 0x24, 0x76, 0x07, 0x54, 0xE0, 0xF0, 0xA9, 0x78, 0x44, 0x70, 0xFF, 0x01, 0x54, 0xE6,
59100 +     0xE0, 0x63, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFD, 0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4,
59101 +     0x44, 0xE0, 0x75, 0x06, 0xA9, 0x78, 0xF0, 0x08, 0x10, 0x92, 0x13, 0xE6, 0x20, 0x7E, 0x51, 0x31,
59102 +     0x10, 0x12, 0x5E, 0x7F, 0x63, 0x06, 0x90, 0x1B, 0x54, 0x13, 0x13, 0xE0, 0x07, 0xE0, 0x30, 0x3F,
59103 +     0x67, 0x7F, 0x20, 0x7E, 0x7E, 0x1B, 0x10, 0x12, 0x12, 0x69, 0x7F, 0x20, 0xE4, 0x22, 0x1B, 0x10,
59104 +     0xF0, 0x41, 0x0D, 0x90, 0xE0, 0x40, 0x0D, 0x90, 0xE0, 0xF0, 0xF8, 0x54, 0xE0, 0xF0, 0x18, 0x44,
59105 +     0xF0, 0x60, 0x0D, 0x90, 0x74, 0x4A, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x69, 0x0D, 0x90, 0xF0, 0x6A,
59106 +     0xF0, 0x7C, 0x74, 0x46, 0xF0, 0x66, 0x0D, 0x90, 0x74, 0xA2, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0xAA,
59107 +     0xF0, 0x11, 0x74, 0x4C, 0xF0, 0x6C, 0x0D, 0x90, 0x74, 0x42, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30,
59108 +     0x0D, 0x90, 0xF0, 0x62, 0xF0, 0x20, 0x74, 0x45, 0xF0, 0x65, 0x0D, 0x90, 0x61, 0x0D, 0x90, 0xE4,
59109 +     0xF8, 0x07, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0xFD, 0x07, 0x90,
59110 +     0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x04, 0x08, 0xF0, 0x20, 0x44, 0x8F, 0xE0, 0x31, 0x09, 0x90,
59111 +     0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x10, 0x07,
59112 +     0x10, 0xF0, 0x75, 0x0F, 0xFD, 0xAB, 0x24, 0xA4, 0xFC, 0xF0, 0x35, 0xE4, 0xE0, 0x0F, 0x07, 0x90,
59113 +     0xA4, 0xAA, 0xF0, 0x75, 0xF0, 0xE5, 0xFF, 0x2D, 0xFC, 0x07, 0xAD, 0x3C, 0x34, 0x09, 0x90, 0xEF,
59114 +     0x0F, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0xE0, 0xFF, 0xA4, 0x10, 0xF0, 0xE0, 0x10, 0x07, 0x90,
59115 +     0xFB, 0x0F, 0x54, 0xC4, 0xEB, 0xFA, 0xF0, 0xE5, 0x2B, 0xEC, 0xFB, 0x4F, 0xCF, 0x3A, 0xE4, 0xFF,
59116 +     0xE4, 0xFD, 0xAA, 0x24, 0x05, 0xAF, 0xFC, 0x3F, 0x33, 0x09, 0x90, 0xED, 0x0F, 0x07, 0x90, 0xF0,
59117 +     0x0F, 0x54, 0xC4, 0xE0, 0xFF, 0x2B, 0xEC, 0xFB, 0x24, 0xCF, 0x33, 0xE4, 0x05, 0xAF, 0xFD, 0x0A,
59118 +     0x32, 0x09, 0x90, 0xED, 0x35, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0x8F, 0x09,
59119 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x90, 0xE4, 0xF0, 0xFD, 0x90, 0xF0, 0x90, 0x09,
59120 +     0x54, 0xE0, 0x91, 0x09, 0xF0, 0x06, 0x44, 0xF8, 0xE0, 0x92, 0x09, 0x90, 0x90, 0xF0, 0xFA, 0x74,
59121 +     0x44, 0xE0, 0x96, 0x09, 0x07, 0x90, 0xF0, 0x01, 0x0F, 0x54, 0xE0, 0x10, 0xA4, 0x10, 0xF0, 0x75,
59122 +     0xE4, 0xFD, 0xAB, 0x24, 0x90, 0xFC, 0xF0, 0x35, 0x75, 0xE0, 0x0F, 0x07, 0x2D, 0xA4, 0xAA, 0xF0,
59123 +     0x3C, 0xF0, 0xE5, 0xFD, 0xED, 0x05, 0xAF, 0xFC, 0xF0, 0x99, 0x09, 0x90, 0xE0, 0x0F, 0x07, 0x90,
59124 +     0xF0, 0x75, 0x0F, 0x54, 0x90, 0xFF, 0xA4, 0x10, 0xC4, 0xE0, 0x10, 0x07, 0xE5, 0xFB, 0x0F, 0x54,
59125 +     0x4F, 0xEB, 0xFA, 0xF0, 0xFF, 0x2B, 0xEC, 0xFB, 0x24, 0xCF, 0x3A, 0xE4, 0x3F, 0xE4, 0xFD, 0xAA,
59126 +     0xED, 0x05, 0xAF, 0xFC, 0xF0, 0x98, 0x09, 0x90, 0xE0, 0x0F, 0x07, 0x90, 0xFB, 0x0F, 0x54, 0xC4,
59127 +     0xE4, 0xFF, 0x2B, 0xEC, 0x0A, 0x24, 0xCF, 0x33, 0xFC, 0x3F, 0xE4, 0xFD, 0x90, 0xED, 0x05, 0xAF,
59128 +     0x90, 0xF0, 0x97, 0x09, 0x01, 0x74, 0x9A, 0x09, 0x81, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0B, 0x74,
59129 +     0x07, 0x74, 0x80, 0x09, 0x81, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x06, 0x74, 0x80, 0x09,
59130 +     0x68, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x69, 0x09, 0x09, 0x90, 0xF0, 0xFE,
59131 +     0xF0, 0x01, 0x74, 0x6F, 0x74, 0x70, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x09, 0xF0, 0x01, 0x74, 0x71,
59132 +     0xF0, 0x72, 0x09, 0x90, 0xE0, 0x6D, 0x09, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xC5, 0x07,
59133 +     0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0xDE, 0xDF, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
59134 +     0xE0, 0xE0, 0x07, 0x90, 0x03, 0x44, 0xF8, 0x54, 0xE1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74,
59135 +     0x54, 0xE0, 0xDF, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0xE2, 0xE3, 0x07, 0x90, 0xF0,
59136 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xE4, 0x07, 0x90, 0x01, 0x44, 0xF8, 0x54, 0xE5, 0x07, 0x90, 0xF0,
59137 +     0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0xE3, 0x07, 0x06, 0x90, 0xF0, 0xFE, 0xC4, 0xFF, 0xE0, 0x66,
59138 +     0x24, 0x07, 0x54, 0x13, 0x04, 0x1D, 0x60, 0xFE, 0x07, 0x90, 0x22, 0x70, 0xF0, 0x03, 0x74, 0xC9,
59139 +     0xE0, 0xE4, 0x07, 0x90, 0x02, 0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0,
59140 +     0x0D, 0x80, 0xF0, 0x03, 0x74, 0xC9, 0x07, 0x90, 0x05, 0x80, 0xF0, 0x01, 0xC9, 0x07, 0x90, 0xE4,
59141 +     0xC6, 0x07, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0xE0, 0x70, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
59142 +     0x13, 0xC3, 0xCE, 0x03, 0xF9, 0xD8, 0x13, 0xCE, 0x33, 0x33, 0x01, 0x54, 0xFF, 0xF8, 0x54, 0x33,
59143 +     0xE0, 0xC6, 0x07, 0x90, 0xF0, 0x4F, 0xF7, 0x54, 0xE0, 0x6F, 0x06, 0x90, 0x13, 0xC4, 0xC0, 0x54,
59144 +     0xFF, 0x03, 0x54, 0x13, 0xE0, 0xC7, 0x07, 0x90, 0xF0, 0x4F, 0xFC, 0x54, 0x74, 0xE6, 0x07, 0x90,
59145 +     0x07, 0x90, 0xF0, 0x03, 0xF0, 0xE4, 0xF0, 0xE7, 0x74, 0x83, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x03,
59146 +     0xF0, 0x0F, 0x74, 0x84, 0xF0, 0x85, 0x09, 0x90, 0xE0, 0x86, 0x09, 0x90, 0x04, 0x44, 0xE0, 0x54,
59147 +     0x87, 0x09, 0x90, 0xF0, 0x44, 0xE0, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x12, 0xE0, 0x54, 0xE0, 0x88,
59148 +     0x90, 0xF0, 0x17, 0x44, 0x54, 0xE0, 0x89, 0x09, 0xF0, 0x26, 0x44, 0xC0, 0xE0, 0x8A, 0x09, 0x90,
59149 +     0x01, 0x44, 0xFC, 0x54, 0x3C, 0x44, 0xE0, 0xF0, 0x8C, 0x09, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0,
59150 +     0xF0, 0xF3, 0x54, 0xE0, 0xE0, 0x83, 0x09, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x44, 0xE0, 0x07, 0x07,
59151 +     0xE5, 0x22, 0xF0, 0x10, 0x7E, 0x4E, 0x60, 0x3B, 0x12, 0x32, 0x7F, 0x20, 0x01, 0x90, 0x1B, 0x10,
59152 +     0x01, 0x44, 0xE0, 0xB1, 0x43, 0x06, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0x54, 0xE6, 0x80, 0x78,
59153 +     0x33, 0xC4, 0xFC, 0x01, 0xE0, 0xFE, 0xE0, 0x54, 0xF0, 0x4E, 0xDF, 0x54, 0xE0, 0x75, 0x06, 0x90,
59154 +     0xEC, 0xF0, 0x01, 0x44, 0xE0, 0x25, 0xE0, 0x25, 0x74, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0,
59155 +     0xDF, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xE3, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x54,
59156 +     0x08, 0xF6, 0xA4, 0x78, 0xF0, 0x07, 0x90, 0xF6, 0x13, 0x13, 0x13, 0xE0, 0xE0, 0x30, 0x1F, 0x54,
59157 +     0x43, 0x06, 0x90, 0x0D, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0xF0, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x08,
59158 +     0x14, 0x60, 0xE0, 0xE1, 0xE0, 0xDF, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x03, 0x74, 0xE1, 0x07,
59159 +     0xDF, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xB1, 0x01, 0x90, 0xDB, 0x07, 0x90, 0xFF,
59160 +     0x13, 0x13, 0xC4, 0xE0, 0xEF, 0xFE, 0x01, 0x54, 0x01, 0x54, 0x13, 0xC4, 0xDF, 0x54, 0xEF, 0xFD,
59161 +     0x54, 0x4E, 0xED, 0xFF, 0x54, 0x33, 0xC4, 0x01, 0x01, 0x90, 0x4F, 0xE0, 0xFF, 0xE0, 0xF0, 0xB1,
59162 +     0xE0, 0xDB, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC4, 0x13, 0x13, 0xEF, 0xFE, 0xFD, 0x01, 0x54, 0x13,
59163 +     0xFF, 0xF7, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0x54, 0x33, 0x33, 0x33, 0x01, 0x90, 0x4F, 0xF8,
59164 +     0xFF, 0xE0, 0xF0, 0xB1, 0xE0, 0xDB, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC3, 0x54, 0xC4, 0xEF, 0xFE,
59165 +     0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xEF, 0x54, 0xC4, 0x01, 0x54, 0x01, 0x90, 0x4F, 0xF0,
59166 +     0x07, 0x90, 0xF0, 0xB1, 0xF0, 0x62, 0x74, 0xDB, 0xE0, 0xF0, 0x07, 0x90, 0x01, 0x64, 0x07, 0x54,
59167 +     0x54, 0xE0, 0x3E, 0x60, 0x60, 0x03, 0x64, 0x07, 0xA3, 0x78, 0xD3, 0x37, 0x18, 0x00, 0x94, 0xE6,
59168 +     0x40, 0x00, 0x94, 0xE6, 0x16, 0xE6, 0x08, 0x08, 0x16, 0x01, 0x70, 0x18, 0x22, 0x38, 0x75, 0x22,
59169 +     0x7E, 0x5A, 0x39, 0x75, 0x12, 0x3F, 0x7F, 0x20, 0x01, 0x90, 0x1B, 0x10, 0xFE, 0x54, 0xE0, 0xB1,
59170 +     0x43, 0x06, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0x75, 0x06, 0x90, 0x22, 0xF0, 0x01, 0x44,
59171 +     0xE0, 0xF0, 0x07, 0x90, 0xBF, 0xFF, 0x07, 0x54, 0xA2, 0x78, 0x08, 0x03, 0x76, 0x08, 0x13, 0x76,
59172 +     0x78, 0xE4, 0x22, 0x88, 0xF6, 0x08, 0xF6, 0xA2, 0xE3, 0x07, 0x90, 0x22, 0xF0, 0x01, 0x44, 0xE0,
59173 +     0xE0, 0xEE, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44, 0x39, 0x75, 0x27, 0x38, 0x3B, 0xE5, 0x22, 0xBE,
59174 +     0x20, 0x7E, 0x07, 0x60, 0x10, 0x12, 0x6B, 0x7F, 0xE7, 0x07, 0x90, 0x1B, 0x90, 0xF0, 0x03, 0x74,
59175 +     0x54, 0xE0, 0xE6, 0x07, 0x01, 0x90, 0xF0, 0xFE, 0xFE, 0x54, 0xE0, 0xB1, 0x42, 0x06, 0x90, 0xF0,
59176 +     0xE0, 0xA3, 0xF0, 0xE0, 0xE0, 0xF0, 0xFB, 0x54, 0xE4, 0xF0, 0xDF, 0x54, 0x75, 0xF6, 0x80, 0x78,
59177 +     0x35, 0x75, 0x02, 0x34, 0x01, 0x30, 0x75, 0x56, 0x22, 0xC5, 0x31, 0x75, 0x00, 0x00, 0x00, 0x22,
59178 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
59179 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x2E, 0x27, 0xF5, 0x26, 0xF5, 0x3A, 0x30, 0x50, 0x22,
59180 +     0x30, 0x30, 0x31, 0x09, 0x0A, 0x58, 0x54, 0x62, 0x3A, 0x30, 0x50, 0x00, 0x74, 0x65, 0x53, 0x09,
59181 +     0x00, 0x0A, 0x70, 0x75, 0x09, 0x3A, 0x30, 0x50, 0x74, 0x69, 0x61, 0x57, 0x50, 0x00, 0x0A, 0x50,
59182 +     0x09, 0x09, 0x3A, 0x30, 0x00, 0x49, 0x44, 0x4D, 0x00, 0x0A, 0x00, 0x58, 0x09, 0x3A, 0x30, 0x50,
59183 +     0x0A, 0x43, 0x47, 0x41, 0x3A, 0x30, 0x50, 0x00, 0x47, 0x41, 0x09, 0x09, 0x64, 0x25, 0x3D, 0x43,
59184 +     0x57, 0x50, 0x00, 0x20, 0x64, 0x25, 0x3D, 0x52, 0x30, 0x50, 0x00, 0x0A, 0x4B, 0x4F, 0x09, 0x3A,
59185 +     0x50, 0x00, 0x0A, 0x30, 0x09, 0x09, 0x3A, 0x30, 0x20, 0x3A, 0x43, 0x4C, 0x00, 0x0A, 0x64, 0x25,
59186 +     0x09, 0x3A, 0x30, 0x50, 0x0A, 0x31, 0x4B, 0x4F, 0x3A, 0x30, 0x50, 0x00, 0x32, 0x4B, 0x4F, 0x09,
59187 +     0x30, 0x50, 0x00, 0x0A, 0x4B, 0x4F, 0x09, 0x3A, 0x50, 0x00, 0x0A, 0x33, 0x4F, 0x09, 0x3A, 0x30,
59188 +     0x50, 0x0A, 0x34, 0x4B, 0x09, 0x09, 0x3A, 0x30, 0x00, 0x64, 0x25, 0x00, 0x09, 0x3A, 0x30, 0x50,
59189 +     0x63, 0x61, 0x72, 0x54, 0x50, 0x00, 0x0A, 0x6B, 0x53, 0x09, 0x3A, 0x30, 0x0A, 0x63, 0x6E, 0x79,
59190 +     0x3A, 0x30, 0x50, 0x00, 0x77, 0x6F, 0x44, 0x09, 0x25, 0x3A, 0x00, 0x6E, 0x50, 0x00, 0x0A, 0x78,
59191 +     0x45, 0x09, 0x3A, 0x30, 0x0A, 0x74, 0x69, 0x78, 0x3A, 0x30, 0x50, 0x00, 0x44, 0x4D, 0x09, 0x09,
59192 +     0x25, 0x3D, 0x4C, 0x4C, 0xE5, 0x00, 0x0A, 0x64, 0x7E, 0x2A, 0x60, 0x2E, 0x12, 0x1D, 0x7F, 0x20,
59193 +     0x2C, 0x75, 0x1B, 0x10, 0x8F, 0x2D, 0x75, 0x21, 0xE4, 0x01, 0x2F, 0x75, 0x08, 0xF6, 0x83, 0x78,
59194 +     0x78, 0xF6, 0x08, 0xF6, 0x88, 0x78, 0xF6, 0x8A, 0x12, 0xFF, 0x03, 0x76, 0x81, 0x78, 0xE2, 0x03,
59195 +     0x76, 0x08, 0xAA, 0x76, 0xE6, 0x83, 0x78, 0xE6, 0x31, 0x16, 0x01, 0x60, 0x00, 0x06, 0x90, 0x6E,
59196 +     0x54, 0xC4, 0xFF, 0xE0, 0x19, 0xE0, 0x30, 0x0F, 0xE0, 0x03, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF,
59197 +     0x0D, 0xE0, 0x20, 0x3F, 0x11, 0x12, 0x81, 0x7F, 0x75, 0x06, 0x50, 0x3A, 0x2D, 0x75, 0x2B, 0x2C,
59198 +     0x12, 0x10, 0xC2, 0x0E, 0x06, 0x50, 0x4F, 0x11, 0x75, 0x2B, 0x2C, 0x75, 0x2B, 0xE5, 0x0E, 0x2D,
59199 +     0x04, 0x70, 0x2D, 0x65, 0x2C, 0x65, 0x2A, 0xE5, 0x2C, 0x85, 0x09, 0x60, 0x2B, 0x2D, 0x85, 0x2A,
59200 +     0xAA, 0x01, 0x2F, 0x75, 0x12, 0x2B, 0xA9, 0x2A, 0xF5, 0xE4, 0x3B, 0x03, 0x90, 0x78, 0x22, 0x2F,
59201 +     0xFF, 0x01, 0x54, 0xE6, 0x74, 0x9F, 0xE4, 0xC3, 0x54, 0x00, 0x94, 0x08, 0xE6, 0x18, 0xFC, 0x05,
59202 +     0x08, 0xFE, 0x13, 0xC3, 0xEE, 0xFF, 0x13, 0xE6, 0xEF, 0xF6, 0x18, 0x6C, 0xE5, 0x22, 0xF6, 0x08,
59203 +     0x7E, 0x09, 0x60, 0x2F, 0x12, 0x29, 0x7F, 0x20, 0x94, 0x91, 0x1B, 0x10, 0x2C, 0x75, 0xA5, 0x31,
59204 +     0x58, 0x2D, 0x75, 0x22, 0x23, 0x06, 0x90, 0x22, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54,
59205 +     0x27, 0x06, 0x90, 0x10, 0x03, 0xE0, 0x30, 0xE0, 0x90, 0x1A, 0x10, 0x30, 0x20, 0xE0, 0x27, 0x06,
59206 +     0x06, 0x90, 0x49, 0xE0, 0xA3, 0xFE, 0xE0, 0x26, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3,
59207 +     0xE0, 0x20, 0xF9, 0xD8, 0x90, 0x10, 0xC2, 0x36, 0x0F, 0x74, 0x01, 0x0D, 0x21, 0x0D, 0x90, 0xF0,
59208 +     0x07, 0x90, 0xF0, 0x04, 0xFC, 0x54, 0xE0, 0xF9, 0xF3, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x04, 0x44,
59209 +     0x54, 0xE0, 0xFA, 0x07, 0xF0, 0x01, 0x44, 0xFC, 0xF0, 0xF3, 0x54, 0xE0, 0x74, 0x0C, 0x0D, 0x90,
59210 +     0x0D, 0x90, 0xF0, 0x38, 0x01, 0x90, 0xF0, 0x2C, 0xD2, 0x34, 0x80, 0xA6, 0x21, 0x0D, 0x90, 0x10,
59211 +     0x90, 0xF0, 0x0F, 0x74, 0xF0, 0x04, 0x01, 0x0D, 0xE0, 0xF9, 0x07, 0x90, 0x01, 0x44, 0xFC, 0x54,
59212 +     0xF3, 0x54, 0xE0, 0xF0, 0xFA, 0x07, 0x90, 0xF0, 0xF0, 0xFC, 0x54, 0xE0, 0x44, 0xF3, 0x54, 0xE0,
59213 +     0x0D, 0x90, 0xF0, 0x04, 0xF0, 0x38, 0x74, 0x2C, 0xF0, 0x0C, 0x0D, 0x90, 0xE0, 0xA7, 0x01, 0x90,
59214 +     0xF0, 0x45, 0x08, 0x90, 0x33, 0xE4, 0x10, 0xA2, 0xE0, 0x25, 0x01, 0x54, 0x90, 0xFF, 0xE0, 0x25,
59215 +     0x54, 0xE0, 0x23, 0x06, 0x22, 0xF0, 0x4F, 0xFB, 0x02, 0x70, 0x2F, 0xE5, 0x20, 0x7E, 0xE0, 0x41,
59216 +     0x10, 0x12, 0x34, 0x7F, 0x00, 0x0D, 0x90, 0x1B, 0xF0, 0xF8, 0x54, 0xE0, 0xE0, 0x20, 0x0D, 0x90,
59217 +     0x78, 0xF0, 0xF8, 0x54, 0x08, 0xF4, 0x76, 0x8D, 0x0D, 0x90, 0x24, 0x76, 0x54, 0xC4, 0xE0, 0xAA,
59218 +     0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0xE4, 0xFF, 0x2F, 0x0F, 0x00, 0x24, 0xCF, 0x33,
59219 +     0x04, 0x34, 0xEF, 0xFD, 0x0B, 0x07, 0x90, 0xFC, 0x20, 0xF0, 0x75, 0xE0, 0x45, 0xEC, 0xFF, 0xA4,
59220 +     0xED, 0xF6, 0x08, 0xF0, 0xE4, 0xF6, 0x08, 0x4F, 0x90, 0xF6, 0x89, 0x78, 0x30, 0x74, 0xA9, 0x0D,
59221 +     0x47, 0x08, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x48, 0x08, 0x90,
59222 +     0x04, 0x44, 0xF3, 0x54, 0x4C, 0x08, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x20,
59223 +     0x70, 0x44, 0xE0, 0x4B, 0x80, 0x44, 0xE0, 0xF0, 0x47, 0x08, 0x90, 0xF0, 0xF0, 0xF7, 0x54, 0xE0,
59224 +     0xE0, 0x00, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0xA5, 0x31, 0x04, 0xE0, 0x06, 0x90, 0x1E, 0x80,
59225 +     0xE0, 0x20, 0xE0, 0x27, 0x13, 0x13, 0xE0, 0x20, 0x90, 0xFF, 0x01, 0x54, 0xFE, 0xE0, 0x23, 0x06,
59226 +     0x01, 0x54, 0x13, 0x13, 0x90, 0x05, 0x60, 0x6F, 0xA8, 0x31, 0x27, 0x06, 0xF4, 0x76, 0x8D, 0x78,
59227 +     0x80, 0x24, 0x76, 0x08, 0x12, 0x8D, 0x7F, 0x5B, 0x54, 0x50, 0x3A, 0x11, 0xF4, 0x76, 0x8D, 0x78,
59228 +     0x90, 0x24, 0x76, 0x08, 0xC3, 0xE0, 0x4F, 0x08, 0x24, 0x50, 0x05, 0x94, 0x54, 0xE6, 0x90, 0x78,
59229 +     0x06, 0x90, 0xFF, 0x01, 0x13, 0xFD, 0xE0, 0x23, 0x6F, 0x01, 0x54, 0x13, 0x60, 0xE4, 0x01, 0x70,
59230 +     0x35, 0x06, 0x90, 0x07, 0xF0, 0x08, 0x44, 0xE0, 0x13, 0xE6, 0x90, 0x78, 0xB1, 0x31, 0x10, 0x92,
59231 +     0x3F, 0x7F, 0x20, 0x7E, 0x90, 0x1B, 0x10, 0x12, 0x13, 0xE0, 0x23, 0x06, 0x30, 0x3F, 0x54, 0x13,
59232 +     0x20, 0x7E, 0x07, 0xE0, 0x10, 0x12, 0x48, 0x7F, 0x7F, 0x20, 0x7E, 0x1B, 0x1B, 0x10, 0x12, 0x4A,
59233 +     0x06, 0x40, 0x7B, 0x71, 0x75, 0x23, 0x2C, 0x75, 0x90, 0x22, 0xA1, 0x2D, 0xFF, 0xE0, 0x4F, 0x08,
59234 +     0x94, 0x80, 0x64, 0xD3, 0x78, 0x0C, 0x40, 0x85, 0x0A, 0x94, 0xE6, 0x89, 0x80, 0x06, 0x03, 0x50,
59235 +     0xC3, 0x22, 0xC3, 0x0E, 0x94, 0x80, 0x64, 0xEF, 0xE4, 0x04, 0x50, 0x83, 0xD3, 0xF6, 0x89, 0x78,
59236 +     0x60, 0x2F, 0xE5, 0x22, 0x7F, 0x20, 0x7E, 0x1D, 0x1B, 0x10, 0x12, 0x4C, 0x0A, 0x76, 0x83, 0x78,
59237 +     0x07, 0x76, 0x91, 0x78, 0xE0, 0x00, 0x0D, 0x90, 0x90, 0xF0, 0x07, 0x44, 0x44, 0xE0, 0x20, 0x0D,
59238 +     0x83, 0x78, 0xF0, 0x07, 0x76, 0x4E, 0x70, 0xE6, 0xE6, 0x91, 0x78, 0x0A, 0x40, 0x00, 0x94, 0xD3,
59239 +     0x4F, 0x08, 0x90, 0x23, 0x0A, 0x94, 0xD3, 0xE0, 0xE6, 0x16, 0x1A, 0x40, 0x90, 0xFF, 0x07, 0x54,
59240 +     0x54, 0xE0, 0x00, 0x0D, 0xE6, 0xF0, 0x4F, 0xF8, 0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x20, 0x0D,
59241 +     0x22, 0xF0, 0x4F, 0xF8, 0x55, 0x7F, 0x20, 0x7E, 0xFD, 0xE6, 0x91, 0x78, 0x10, 0x12, 0x00, 0x7C,
59242 +     0x7F, 0x20, 0x7E, 0x28, 0x4F, 0x08, 0x90, 0x62, 0x00, 0x7C, 0xFD, 0xE0, 0x75, 0x28, 0x10, 0x12,
59243 +     0x2D, 0x75, 0x26, 0x2C, 0x20, 0x7E, 0x22, 0xDE, 0x10, 0x12, 0xC1, 0x7F, 0x7F, 0x20, 0x7E, 0x1B,
59244 +     0xE6, 0x9D, 0x78, 0xCA, 0x12, 0x00, 0x7C, 0xFD, 0x90, 0xE4, 0x28, 0x10, 0x90, 0xF0, 0xAF, 0x01,
59245 +     0x54, 0xE0, 0x03, 0x06, 0x78, 0xE4, 0xF0, 0xFB, 0xF6, 0x08, 0xF6, 0x84, 0xE0, 0x99, 0x07, 0x90,
59246 +     0x90, 0xF0, 0x01, 0x44, 0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x20, 0x0F, 0x54, 0x13, 0xC4, 0xE0, 0x2F,
59247 +     0xE0, 0x30, 0x07, 0x54, 0xA3, 0xFE, 0xE0, 0x27, 0xCE, 0x06, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3,
59248 +     0xE0, 0x20, 0xF9, 0xD8, 0x31, 0x06, 0x90, 0x17, 0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x20, 0x3F, 0x54,
59249 +     0x50, 0x7B, 0x71, 0x0B, 0x22, 0x2C, 0x75, 0x11, 0x22, 0x58, 0x2D, 0x75, 0x16, 0xE6, 0x88, 0x78,
59250 +     0x7B, 0x71, 0x0B, 0x60, 0x2C, 0x75, 0x07, 0x40, 0xDE, 0x2D, 0x75, 0x26, 0x2B, 0x2C, 0x75, 0x22,
59251 +     0x22, 0x0E, 0x2D, 0x75, 0x01, 0x0D, 0x90, 0xE4, 0x00, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x38, 0x74,
59252 +     0x90, 0xF0, 0x20, 0x0D, 0xAA, 0x74, 0xA2, 0x0D, 0x02, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x30, 0x74,
59253 +     0x90, 0xF0, 0x22, 0x0D, 0x20, 0x74, 0x05, 0x0D, 0x25, 0x0D, 0x90, 0xF0, 0x06, 0x0D, 0x90, 0xF0,
59254 +     0x90, 0xF0, 0x9C, 0x74, 0x90, 0xF0, 0x26, 0x0D, 0x89, 0x74, 0x0A, 0x0D, 0x2A, 0x0D, 0x90, 0xF0,
59255 +     0x0D, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0, 0x21, 0x01, 0x44, 0xE0, 0xF8, 0xFD, 0x54, 0xE0, 0xF0,
59256 +     0xFD, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x03, 0x08, 0xF0, 0x01, 0x44, 0xF8,
59257 +     0xE0, 0x10, 0x07, 0x90, 0x54, 0xC4, 0x0F, 0x54, 0x08, 0x90, 0x04, 0xF0, 0x07, 0x90, 0xF0, 0xCF,
59258 +     0x54, 0xC4, 0xE0, 0x10, 0x07, 0x90, 0xFF, 0x0F, 0x0F, 0x54, 0xE0, 0x0F, 0x4F, 0xF0, 0x54, 0xC4,
59259 +     0xF0, 0xCE, 0x08, 0x90, 0xE0, 0x0F, 0x07, 0x90, 0x90, 0x0F, 0x54, 0xC4, 0x90, 0xF0, 0xCD, 0x08,
59260 +     0x01, 0x74, 0xD0, 0x08, 0xC5, 0x08, 0x90, 0xF0, 0x14, 0xF0, 0x03, 0x74, 0xCC, 0x08, 0x90, 0xF0,
59261 +     0x01, 0x74, 0xF0, 0x04, 0x60, 0x08, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74, 0x08, 0x90, 0xF0, 0x01,
59262 +     0xF0, 0x13, 0x74, 0x61, 0x74, 0x62, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03, 0xF0, 0xFA, 0x74, 0x63,
59263 +     0x74, 0x67, 0x08, 0x90, 0x01, 0x74, 0xF0, 0x03, 0x10, 0x07, 0x90, 0xF0, 0xC4, 0x0F, 0x54, 0xE0,
59264 +     0x90, 0x04, 0xF0, 0x54, 0x90, 0xF0, 0x6A, 0x08, 0xC4, 0xE0, 0x10, 0x07, 0x90, 0xFF, 0x0F, 0x54,
59265 +     0x54, 0xE0, 0x0F, 0x07, 0xF0, 0x54, 0xC4, 0x0F, 0x69, 0x08, 0x90, 0x4F, 0x0F, 0x07, 0x90, 0xF0,
59266 +     0x54, 0xC4, 0xFF, 0xE0, 0x68, 0x08, 0x90, 0x0F, 0x6B, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74,
59267 +     0x0B, 0x74, 0x52, 0x08, 0x51, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x0A, 0x74, 0x52, 0x08,
59268 +     0x51, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74, 0x90, 0xF0, 0x39, 0x08, 0xF0, 0x04, 0x40, 0x08,
59269 +     0x74, 0x41, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x05, 0x08, 0x90, 0xF0, 0x42, 0xF0, 0x03, 0x74, 0x43,
59270 +     0x90, 0xF0, 0x01, 0x74, 0x03, 0x74, 0x3E, 0x08, 0xF0, 0x01, 0x74, 0xF0, 0x74, 0x3D, 0x08, 0x90,
59271 +     0x08, 0x90, 0xF0, 0x03, 0x01, 0x74, 0xF0, 0x3C, 0x7B, 0x07, 0x90, 0xF0, 0x30, 0x06, 0x90, 0xF0,
59272 +     0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x03, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x33, 0x01, 0x54, 0xF9,
59273 +     0x08, 0x54, 0x33, 0x33, 0x07, 0x90, 0x01, 0x44, 0x06, 0x90, 0xF0, 0x7C, 0xC0, 0x54, 0xE0, 0x2F,
59274 +     0x54, 0x13, 0x13, 0xC4, 0x07, 0x90, 0xFF, 0x03, 0xFC, 0x54, 0xE0, 0x7D, 0x07, 0x90, 0xF0, 0x4F,
59275 +     0xF0, 0x15, 0x74, 0xA7, 0xF0, 0xA8, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xE4, 0x90, 0xF0, 0x04, 0x95,
59276 +     0x90, 0xF0, 0x94, 0x07, 0x03, 0x74, 0x96, 0x07, 0x97, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xE4, 0xF0,
59277 +     0x07, 0x90, 0xF0, 0x95, 0x90, 0xF0, 0x04, 0x99, 0x90, 0xF0, 0x98, 0x07, 0x90, 0xF0, 0x9A, 0x07,
59278 +     0x03, 0x74, 0x9B, 0x07, 0x07, 0x90, 0xE4, 0xF0, 0x08, 0x90, 0xF0, 0x99, 0xF0, 0x03, 0x74, 0x14,
59279 +     0xE0, 0x12, 0x08, 0x90, 0xE4, 0xF0, 0xFE, 0x54, 0x14, 0x08, 0x90, 0xFD, 0x60, 0x01, 0x64, 0xE0,
59280 +     0x94, 0xC3, 0xED, 0x0A, 0x00, 0x04, 0x50, 0xFF, 0x7E, 0xEE, 0x80, 0x0D, 0x7C, 0xD9, 0x7F, 0x20,
59281 +     0x28, 0x10, 0x12, 0x00, 0x74, 0x1C, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x43, 0x08, 0x90, 0xF0, 0x1E,
59282 +     0x08, 0x90, 0xF0, 0x20, 0x08, 0x90, 0xF0, 0x22, 0xF0, 0x03, 0x74, 0x09, 0xF0, 0x0B, 0x08, 0x90,
59283 +     0xF0, 0x0C, 0x08, 0x90, 0xF0, 0x0D, 0x08, 0x90, 0x0D, 0x00, 0xFD, 0xE4, 0x90, 0xFB, 0x80, 0xBD,
59284 +     0x42, 0x74, 0x1C, 0x08, 0x1E, 0x08, 0x90, 0xF0, 0x20, 0x08, 0x90, 0xF0, 0x22, 0x08, 0x90, 0xF0,
59285 +     0x09, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74, 0x90, 0xF0, 0x0B, 0x08, 0x90, 0xF0, 0x0C, 0x08,
59286 +     0x90, 0xF0, 0x0D, 0x08, 0x44, 0xE0, 0x12, 0x08, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x12, 0x74, 0x24,
59287 +     0x74, 0xFB, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x0D, 0x10, 0x44, 0xE0, 0x07, 0x2F, 0xE5, 0x22, 0xF0,
59288 +     0x20, 0x7E, 0x0E, 0x60, 0x10, 0x12, 0x6A, 0x7F, 0x76, 0x83, 0x78, 0x1B, 0x59, 0x2B, 0x12, 0x05,
59289 +     0x07, 0x50, 0x7B, 0x71, 0x75, 0x24, 0x2C, 0x75, 0x78, 0x22, 0x16, 0x2D, 0x2F, 0x70, 0xE6, 0x83,
59290 +     0x74, 0x34, 0x08, 0x90, 0x20, 0x7E, 0xF0, 0x40, 0x06, 0xC0, 0x73, 0x7F, 0x08, 0x90, 0x07, 0xC0,
59291 +     0x90, 0xFE, 0xE0, 0x37, 0xFD, 0xE0, 0x38, 0x08, 0xD0, 0xED, 0xFC, 0xEE, 0x12, 0x06, 0xD0, 0x07,
59292 +     0x2C, 0x75, 0x28, 0x10, 0x93, 0x2D, 0x75, 0x27, 0x01, 0x76, 0x86, 0x78, 0x22, 0xF4, 0x76, 0x08,
59293 +     0x48, 0x60, 0x2F, 0xE5, 0x92, 0x7F, 0x20, 0x7E, 0x78, 0x1B, 0x10, 0x12, 0x90, 0x64, 0x76, 0x83,
59294 +     0x0D, 0x74, 0x27, 0x08, 0x4B, 0x08, 0x90, 0xF0, 0xF0, 0x07, 0x44, 0xE0, 0xE0, 0x4A, 0x08, 0x90,
59295 +     0x90, 0xF0, 0x03, 0x44, 0x02, 0x74, 0x29, 0x08, 0x2A, 0x08, 0x90, 0xF0, 0x44, 0xE3, 0x54, 0xE0,
59296 +     0x08, 0x90, 0xF0, 0x14, 0xF0, 0x02, 0x74, 0x2E, 0x74, 0x61, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x07,
59297 +     0xF0, 0x03, 0x74, 0x62, 0xE0, 0x63, 0x08, 0x90, 0xF0, 0xFA, 0x74, 0xE4, 0x07, 0x50, 0x7B, 0x71,
59298 +     0x75, 0x24, 0x2C, 0x75, 0x78, 0x22, 0x16, 0x2D, 0x06, 0x70, 0xE6, 0x83, 0x75, 0x28, 0x2C, 0x75,
59299 +     0xE5, 0x22, 0xDF, 0x2D, 0x7E, 0x58, 0x60, 0x2F, 0x12, 0x80, 0x7F, 0x20, 0x83, 0x78, 0x1B, 0x10,
59300 +     0x08, 0x90, 0x0A, 0x76, 0xF0, 0x0D, 0x74, 0x27, 0x74, 0x29, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x04,
59301 +     0xE3, 0x54, 0xE0, 0x2A, 0xE0, 0xF0, 0x10, 0x44, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0x2D, 0x08,
59302 +     0x08, 0x90, 0xF0, 0xFB, 0xF0, 0x03, 0x74, 0x2E, 0xE0, 0x2F, 0x08, 0x90, 0x90, 0xF0, 0x01, 0x44,
59303 +     0x01, 0x74, 0x31, 0x08, 0x32, 0x08, 0x90, 0xF0, 0xF0, 0xCD, 0x74, 0xE0, 0x74, 0x61, 0x08, 0x90,
59304 +     0x08, 0x90, 0xF0, 0x04, 0x90, 0xF0, 0x14, 0x62, 0xE4, 0xE0, 0x63, 0x08, 0x71, 0xF0, 0xFA, 0x74,
59305 +     0x7F, 0x07, 0x40, 0x7B, 0x3A, 0x11, 0x12, 0x86, 0x2C, 0x75, 0x07, 0x50, 0x16, 0x2D, 0x75, 0x24,
59306 +     0xE6, 0x83, 0x78, 0x22, 0x08, 0x90, 0x0F, 0x70, 0x94, 0xC3, 0xE0, 0x4E, 0x75, 0x06, 0x50, 0x17,
59307 +     0x2D, 0x75, 0x28, 0x2C, 0x2F, 0xE5, 0x22, 0x16, 0x20, 0x7E, 0x2C, 0x60, 0x10, 0x12, 0x89, 0x7F,
59308 +     0x76, 0x83, 0x78, 0x1B, 0x2A, 0x08, 0x90, 0x14, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x2D, 0x08, 0x90,
59309 +     0x90, 0xF0, 0xFB, 0x54, 0x54, 0xE0, 0x31, 0x08, 0x08, 0x90, 0xF0, 0xFD, 0xF0, 0x07, 0x74, 0x61,
59310 +     0x74, 0x62, 0x08, 0x90, 0x8F, 0x11, 0xF0, 0x03, 0x40, 0x7B, 0x23, 0x12, 0x12, 0x86, 0x7F, 0x07,
59311 +     0x07, 0x50, 0x3A, 0x11, 0x75, 0x24, 0x2C, 0x75, 0x78, 0x22, 0x16, 0x2D, 0x2E, 0x70, 0xE6, 0x83,
59312 +     0xE0, 0x4E, 0x08, 0x90, 0x50, 0x0D, 0x94, 0xC3, 0x27, 0x2C, 0x75, 0x08, 0x80, 0x30, 0x2D, 0x75,
59313 +     0x27, 0x2C, 0x75, 0x06, 0xE4, 0x93, 0x2D, 0x75, 0xF0, 0x34, 0x08, 0x90, 0x44, 0x9F, 0x54, 0xE0,
59314 +     0x08, 0x90, 0xF0, 0x40, 0x06, 0x70, 0xE0, 0x37, 0x75, 0x26, 0x2C, 0x75, 0x90, 0x22, 0xDE, 0x2D,
59315 +     0x0D, 0x74, 0x27, 0x08, 0xED, 0x02, 0x7D, 0xF0, 0x08, 0x90, 0x0F, 0x54, 0x08, 0x90, 0xF0, 0x34,
59316 +     0x56, 0xF5, 0xE0, 0x37, 0xE0, 0x38, 0x08, 0x90, 0x56, 0xE5, 0x57, 0xF5, 0xE0, 0x95, 0x33, 0xFF,
59317 +     0x57, 0xE5, 0xC3, 0xFE, 0xE5, 0x57, 0xF5, 0x9F, 0x56, 0xF5, 0x9E, 0x56, 0xE0, 0x34, 0x08, 0x90,
59318 +     0x90, 0xF0, 0x10, 0x44, 0x56, 0xE5, 0x35, 0x08, 0x36, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0x57, 0xE5,
59319 +     0xF0, 0x34, 0x08, 0x90, 0xBF, 0x0A, 0xBD, 0x0D, 0x74, 0x27, 0x08, 0x90, 0xE5, 0x22, 0xF0, 0x05,
59320 +     0x7E, 0x3B, 0x60, 0x2F, 0x12, 0x9B, 0x7F, 0x20, 0x83, 0x78, 0x1B, 0x10, 0x06, 0x90, 0x05, 0x76,
59321 +     0x13, 0x13, 0xE0, 0x29, 0xE0, 0x30, 0x3F, 0x54, 0x02, 0x0D, 0x90, 0x50, 0x44, 0x8F, 0x54, 0xE0,
59322 +     0x0D, 0x90, 0xF0, 0x30, 0x8F, 0x54, 0xE0, 0x22, 0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x05, 0x0D,
59323 +     0xF0, 0x20, 0x44, 0x8F, 0xE0, 0x25, 0x0D, 0x90, 0x20, 0x44, 0x8F, 0x54, 0x06, 0x90, 0x22, 0xF0,
59324 +     0x13, 0xFF, 0xE0, 0x29, 0x30, 0x3F, 0x54, 0x13, 0x4A, 0x31, 0x0D, 0xE0, 0xFD, 0x33, 0xFC, 0xE4,
59325 +     0xA9, 0x7F, 0x20, 0x7E, 0x78, 0x28, 0x10, 0x12, 0x0D, 0x70, 0xE6, 0x83, 0x4A, 0x7F, 0x20, 0x7E,
59326 +     0x75, 0x1B, 0x10, 0x12, 0x2D, 0x75, 0x29, 0x2C, 0x0A, 0x7F, 0x22, 0xAA, 0x06, 0x7D, 0x0D, 0x7E,
59327 +     0x10, 0xD2, 0x0D, 0x7C, 0x83, 0x8E, 0x82, 0x8F, 0x0F, 0x54, 0xC4, 0xE0, 0x40, 0x06, 0x94, 0xD3,
59328 +     0x4E, 0x08, 0x90, 0x36, 0x50, 0x19, 0x94, 0xE0, 0x8C, 0x82, 0x8D, 0x2E, 0xC4, 0xFD, 0xE0, 0x83,
59329 +     0xED, 0xFC, 0x0F, 0x54, 0xEC, 0xFD, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x14, 0xF0, 0x4D, 0xF0, 0x54,
59330 +     0xFF, 0xE0, 0x82, 0x8F, 0xFE, 0x0F, 0x54, 0xC4, 0xFF, 0x0F, 0x54, 0xEF, 0x0F, 0x54, 0x14, 0xEE,
59331 +     0x4F, 0xF0, 0x54, 0xC4, 0x90, 0x10, 0xC2, 0xF0, 0x90, 0xE0, 0x06, 0x0D, 0x90, 0xF0, 0x26, 0x0D,
59332 +     0x90, 0xE0, 0x0A, 0x0D, 0xA2, 0xF0, 0x2A, 0x0D, 0x20, 0x7E, 0x22, 0x10, 0x10, 0x12, 0xAC, 0x7F,
59333 +     0x4F, 0x08, 0x90, 0x1B, 0xF6, 0x8A, 0x78, 0xE0, 0x29, 0x08, 0x90, 0xE4, 0x2A, 0x08, 0x90, 0xF0,
59334 +     0x44, 0xE3, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x08, 0xF0, 0x02, 0x74, 0x2E, 0xE0, 0x2D, 0x08, 0x90,
59335 +     0x90, 0xF0, 0xFB, 0x54, 0x07, 0x74, 0x61, 0x08, 0x62, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74,
59336 +     0xE4, 0xE0, 0x63, 0x08, 0x12, 0xF0, 0xFA, 0x74, 0x07, 0x50, 0x7B, 0x23, 0x75, 0x24, 0x2C, 0x75,
59337 +     0x75, 0x22, 0x16, 0x2D, 0x2D, 0x75, 0x2A, 0x2C, 0xFD, 0x01, 0x90, 0x45, 0xFF, 0x70, 0x54, 0xE0,
59338 +     0xE0, 0x4B, 0x08, 0x90, 0xF0, 0x4F, 0x8F, 0x54, 0xE0, 0xFD, 0x01, 0x90, 0x90, 0xFF, 0x0C, 0x54,
59339 +     0x54, 0xE0, 0x4A, 0x08, 0x90, 0xF0, 0x4F, 0xF3, 0x90, 0xE0, 0xFD, 0x01, 0xE0, 0x30, 0x4C, 0x08,
59340 +     0x0F, 0x54, 0xE0, 0x06, 0xE0, 0x06, 0x80, 0xF0, 0x20, 0x44, 0x0F, 0x54, 0xFD, 0x01, 0x90, 0xF0,
59341 +     0x48, 0x08, 0x90, 0xE0, 0xE0, 0x07, 0xE1, 0x30, 0x08, 0x44, 0xF3, 0x54, 0x54, 0xE0, 0x22, 0xF0,
59342 +     0xF0, 0x04, 0x44, 0xF3, 0x70, 0x2F, 0xE5, 0x22, 0x7E, 0xEC, 0x41, 0x02, 0x12, 0xB7, 0x7F, 0x20,
59343 +     0x78, 0xE4, 0x1B, 0x10, 0x06, 0x90, 0xF6, 0x88, 0x13, 0xC4, 0xE0, 0x26, 0xFE, 0x24, 0x07, 0x54,
59344 +     0x70, 0x04, 0x1D, 0x60, 0x7F, 0x07, 0x90, 0x22, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x9A, 0x07,
59345 +     0xF0, 0x02, 0x44, 0xF8, 0xE0, 0x96, 0x07, 0x90, 0x03, 0x44, 0xF8, 0x54, 0x90, 0x0D, 0x80, 0xF0,
59346 +     0x01, 0x74, 0x7F, 0x07, 0xE4, 0x05, 0x80, 0xF0, 0xF0, 0x7F, 0x07, 0x90, 0x74, 0xA7, 0x07, 0x90,
59347 +     0x07, 0x90, 0xF0, 0x3F, 0xF0, 0x2A, 0x74, 0xA8, 0xE0, 0x99, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x54,
59348 +     0xF0, 0xA8, 0x07, 0x90, 0xE0, 0xFD, 0x01, 0x90, 0x13, 0x13, 0x13, 0xC4, 0x01, 0x90, 0x01, 0x54,
59349 +     0x0E, 0xE0, 0x30, 0xFE, 0x08, 0x90, 0xFF, 0xE0, 0xF0, 0x8F, 0xE0, 0x4F, 0x04, 0xF0, 0xE5, 0xA4,
59350 +     0x90, 0xE0, 0x01, 0x80, 0x90, 0xF0, 0x4D, 0x08, 0x54, 0xE0, 0x48, 0x08, 0xF0, 0x04, 0x44, 0xF3,
59351 +     0xE0, 0x4A, 0x08, 0x90, 0x90, 0xF0, 0xF3, 0x54, 0x54, 0xE0, 0x4C, 0x08, 0xF0, 0x20, 0x44, 0x0F,
59352 +     0xE0, 0x4B, 0x08, 0x90, 0xE0, 0xF0, 0x70, 0x44, 0x22, 0xF0, 0x80, 0x44, 0x50, 0x7B, 0x23, 0x12,
59353 +     0x24, 0x2C, 0x75, 0x07, 0x22, 0x16, 0x2D, 0x75, 0x75, 0x02, 0x28, 0x75, 0x24, 0x75, 0x79, 0x29,
59354 +     0x01, 0x25, 0x75, 0x02, 0x75, 0x24, 0x2C, 0x75, 0x2E, 0x75, 0x16, 0x2D, 0x20, 0x7E, 0x22, 0x01,
59355 +     0x10, 0x12, 0xCF, 0x7F, 0xFB, 0x07, 0x90, 0x1B, 0x90, 0xF0, 0x01, 0x74, 0x3F, 0x74, 0xA8, 0x07,
59356 +     0x99, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xAF, 0x01, 0x90, 0xE4, 0x03, 0x06, 0x90, 0xF0,
59357 +     0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xDF, 0x54, 0xE0, 0xF6, 0x7F, 0x78, 0xE4, 0x74, 0x20, 0x06, 0x90,
59358 +     0x74, 0xA3, 0xF0, 0x80, 0x08, 0x90, 0xF0, 0xFF, 0xF0, 0xE4, 0xE0, 0x45, 0x75, 0x02, 0x28, 0x75,
59359 +     0x24, 0x75, 0x51, 0x29, 0xBB, 0x25, 0x75, 0x01, 0x76, 0x83, 0x78, 0x22, 0x25, 0x08, 0x90, 0x05,
59360 +     0x90, 0xF0, 0x03, 0x74, 0x90, 0xF0, 0x27, 0x08, 0x01, 0x74, 0x28, 0x08, 0x27, 0x08, 0x90, 0xF0,
59361 +     0x90, 0xF0, 0x0F, 0x74, 0x04, 0x74, 0x29, 0x08, 0x2D, 0x08, 0x90, 0xF0, 0x07, 0x74, 0xF0, 0x14,
59362 +     0x2E, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74, 0xF0, 0x14, 0x2F, 0x08, 0xF0, 0x30, 0x08, 0x90,
59363 +     0x74, 0x2F, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x17, 0x74, 0x2A, 0x74, 0x2B, 0x08, 0x90,
59364 +     0x08, 0x90, 0xF0, 0x15, 0xF0, 0x04, 0x74, 0x31, 0x74, 0x33, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x40,
59365 +     0xF0, 0x03, 0x74, 0x2C, 0x74, 0x25, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x0D, 0x74, 0x27,
59366 +     0x74, 0x2D, 0x08, 0x90, 0x90, 0xE4, 0xF0, 0x05, 0x7B, 0xF0, 0x31, 0x08, 0xFD, 0x7F, 0x7A, 0xFF,
59367 +     0x51, 0x91, 0x01, 0x7F, 0xEC, 0x7A, 0x00, 0x7B, 0x91, 0xFF, 0xFD, 0xE4, 0xE6, 0x91, 0x78, 0x51,
59368 +     0xA4, 0x08, 0xF0, 0x75, 0xE0, 0x74, 0xC3, 0xFF, 0x95, 0xE4, 0xFD, 0x9F, 0x75, 0xE6, 0xFC, 0xF0,
59369 +     0xFF, 0xA4, 0x04, 0xF0, 0xFF, 0x9F, 0xED, 0xC3, 0xEF, 0xF0, 0x95, 0xEC, 0xE4, 0xFA, 0x00, 0x7B,
59370 +     0x91, 0x02, 0x7F, 0xFD, 0x7A, 0x00, 0x7B, 0x51, 0xE4, 0x02, 0x7D, 0x40, 0x90, 0x51, 0x91, 0xFF,
59371 +     0x54, 0xE0, 0x2A, 0x08, 0x08, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x47, 0x04, 0x44, 0xE0, 0xF0,
59372 +     0x48, 0x08, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x54, 0xE0, 0x4C,
59373 +     0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x4B, 0x08, 0xF0, 0x06, 0x44, 0xF8, 0xF0, 0x08, 0x44, 0xE0,
59374 +     0xE0, 0x4A, 0x08, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x47, 0x08, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0,
59375 +     0x0F, 0x54, 0xEF, 0x22, 0xED, 0xFF, 0x10, 0x44, 0x60, 0x54, 0x33, 0xC4, 0x34, 0x08, 0x90, 0x4F,
59376 +     0x90, 0xFF, 0xEA, 0xF0, 0xF0, 0xEF, 0x35, 0x08, 0xEB, 0x36, 0x08, 0x90, 0x08, 0x90, 0xE4, 0xF0,
59377 +     0x22, 0x22, 0xF0, 0x34, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
59378 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
59379 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x2E, 0x27, 0xF5, 0x26, 0xF5, 0x3A, 0x30, 0x50, 0x22,
59380 +     0x74, 0x61, 0x44, 0x09, 0x50, 0x00, 0x0A, 0x61, 0x09, 0x09, 0x3A, 0x30, 0x43, 0x4C, 0x6F, 0x4C,
59381 +     0x0A, 0x78, 0x25, 0x00, 0x61, 0x46, 0x4C, 0x00, 0x20, 0x20, 0x6C, 0x69, 0x78, 0x25, 0x20, 0x3A,
59382 +     0x58, 0x52, 0x00, 0x0A, 0x54, 0x41, 0x54, 0x53, 0x25, 0x20, 0x3A, 0x45, 0x0A, 0x00, 0x0A, 0x78,
59383 +     0x09, 0x3A, 0x30, 0x50, 0x4B, 0x4F, 0x4C, 0x09, 0x25, 0x20, 0x3A, 0x20, 0x50, 0x00, 0x0A, 0x64,
59384 +     0x09, 0x09, 0x3A, 0x30, 0x20, 0x4C, 0x56, 0x4C, 0x64, 0x25, 0x20, 0x3A, 0x30, 0x50, 0x00, 0x0A,
59385 +     0x50, 0x09, 0x09, 0x3A, 0x3A, 0x20, 0x52, 0x57, 0x20, 0x44, 0x25, 0x20, 0x30, 0x50, 0x00, 0x0A,
59386 +     0x53, 0x09, 0x09, 0x3A, 0x3A, 0x20, 0x52, 0x4E, 0x20, 0x64, 0x25, 0x20, 0x00, 0x0A, 0x42, 0x64,
59387 +     0x09, 0x3A, 0x30, 0x50, 0x4F, 0x52, 0x46, 0x09, 0x25, 0x20, 0x3A, 0x20, 0x70, 0x70, 0x20, 0x44,
59388 +     0x50, 0x00, 0x0A, 0x6D, 0x09, 0x09, 0x3A, 0x30, 0x3A, 0x51, 0x45, 0x4C, 0x44, 0x25, 0x20, 0x00,
59389 +     0x50, 0x00, 0x0A, 0x00, 0x09, 0x09, 0x3A, 0x30, 0x3A, 0x45, 0x46, 0x44, 0x3A, 0x30, 0x50, 0x00,
59390 +     0x2D, 0x2D, 0x09, 0x09, 0x0A, 0x2D, 0x2D, 0x2D, 0x3A, 0x30, 0x50, 0x00, 0x78, 0x54, 0x09, 0x09,
59391 +     0x6B, 0x61, 0x57, 0x2D, 0x20, 0x20, 0x3A, 0x65, 0x00, 0x0A, 0x64, 0x25, 0x09, 0x3A, 0x30, 0x50,
59392 +     0x2D, 0x78, 0x54, 0x09, 0x65, 0x69, 0x75, 0x51, 0x25, 0x20, 0x3A, 0x74, 0x50, 0x00, 0x0A, 0x64,
59393 +     0x09, 0x09, 0x3A, 0x30, 0x57, 0x2D, 0x78, 0x52, 0x3A, 0x65, 0x6B, 0x61, 0x64, 0x25, 0x20, 0x20,
59394 +     0x30, 0x50, 0x00, 0x0A, 0x52, 0x09, 0x09, 0x3A, 0x75, 0x51, 0x2D, 0x78, 0x3A, 0x74, 0x65, 0x69,
59395 +     0x0A, 0x64, 0x25, 0x20, 0x3A, 0x30, 0x50, 0x00, 0x6F, 0x4C, 0x09, 0x09, 0x0A, 0x52, 0x43, 0x53,
59396 +     0x3A, 0x30, 0x50, 0x00, 0x6F, 0x4C, 0x09, 0x09, 0x50, 0x00, 0x0A, 0x53, 0x09, 0x09, 0x3A, 0x30,
59397 +     0x5F, 0x44, 0x41, 0x42, 0x0A, 0x47, 0x49, 0x53, 0x26, 0x1F, 0x18, 0x00, 0x4E, 0x41, 0x36, 0x2D,
59398 +     0x9A, 0x84, 0x70, 0x5E, 0xFF, 0xEA, 0xCD, 0xB3, 0x20, 0x14, 0x0D, 0x08, 0xC9, 0x7F, 0x50, 0x33,
59399 +     0x02, 0x70, 0x2E, 0xE5, 0x20, 0x7E, 0xD9, 0x21, 0x10, 0x12, 0x1D, 0x7F, 0x03, 0x06, 0x90, 0x1B,
59400 +     0xF0, 0x04, 0x44, 0xE0, 0x54, 0xE6, 0x7F, 0x78, 0x33, 0xC4, 0xFC, 0x01, 0xE0, 0xFE, 0xE0, 0x54,
59401 +     0xF0, 0x4E, 0xDF, 0x54, 0xE0, 0x35, 0x06, 0x90, 0xEC, 0xF0, 0x01, 0x44, 0xE0, 0x25, 0xE0, 0x25,
59402 +     0x34, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x8B, 0x78, 0xE4, 0xF0, 0x78, 0xF6, 0x08, 0xF6,
59403 +     0xA1, 0x78, 0xF6, 0x89, 0x28, 0x3C, 0x75, 0xF6, 0x75, 0xE0, 0x3D, 0x75, 0x3F, 0x75, 0x27, 0x3E,
59404 +     0x6D, 0x07, 0x90, 0x5C, 0xF0, 0x0C, 0x44, 0xE0, 0x74, 0x6C, 0x07, 0x90, 0x06, 0x90, 0xF0, 0x08,
59405 +     0xA3, 0xFE, 0xE0, 0x30, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x30, 0xF9, 0xD8,
59406 +     0xE4, 0xEE, 0xD2, 0x16, 0x08, 0xF6, 0x94, 0x78, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6,
59407 +     0x08, 0xF6, 0x08, 0xF6, 0xD1, 0xF6, 0x08, 0xF6, 0x30, 0x06, 0x90, 0x42, 0xE0, 0xA3, 0xFE, 0xE0,
59408 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x2C, 0xE0, 0x30, 0xF9, 0x70, 0xE6, 0x9C, 0x78,
59409 +     0xFF, 0x01, 0x90, 0x27, 0x54, 0x13, 0x13, 0xE0, 0x16, 0xE0, 0x20, 0x3F, 0xFE, 0xE6, 0x8B, 0x78,
59410 +     0xE4, 0xFF, 0xE6, 0x08, 0xFA, 0x7B, 0xFD, 0xFC, 0xF8, 0xF9, 0xFF, 0x7A, 0xFF, 0x02, 0x12, 0xC3,
59411 +     0xEC, 0xD2, 0x06, 0x70, 0x01, 0x76, 0x9C, 0x78, 0xE0, 0x97, 0x07, 0x90, 0x07, 0x90, 0x14, 0x60,
59412 +     0x01, 0x44, 0xE0, 0x95, 0x97, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x95, 0x07,
59413 +     0x01, 0x90, 0xF0, 0xFE, 0x02, 0x44, 0xE0, 0xAF, 0xFE, 0xE0, 0xF0, 0xFF, 0xE0, 0x91, 0x07, 0x90,
59414 +     0x54, 0x13, 0x13, 0xC4, 0xC4, 0xEE, 0xFD, 0x01, 0xFE, 0x01, 0x54, 0x13, 0xFF, 0xDF, 0x54, 0xEF,
59415 +     0x01, 0x54, 0x4D, 0xEE, 0xE0, 0x54, 0x33, 0xC4, 0xAF, 0x01, 0x90, 0x4F, 0x90, 0xFF, 0xE0, 0xF0,
59416 +     0xC4, 0xE0, 0x91, 0x07, 0xFE, 0x01, 0x54, 0x13, 0x13, 0x13, 0x13, 0xEF, 0xEF, 0xFD, 0x01, 0x54,
59417 +     0xED, 0xFF, 0xF7, 0x54, 0x33, 0x01, 0x54, 0x4E, 0xF8, 0x54, 0x33, 0x33, 0xAF, 0x01, 0x90, 0x4F,
59418 +     0x90, 0xFF, 0xE0, 0xF0, 0xC3, 0xE0, 0x91, 0x07, 0xFE, 0x01, 0x54, 0x13, 0x01, 0x54, 0xC4, 0xEF,
59419 +     0xEF, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0xF0, 0x54, 0xC4, 0x01, 0xAF, 0x01, 0x90, 0x4F,
59420 +     0x91, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x62, 0x74, 0xFE, 0xE0, 0x30, 0x06, 0x02, 0x78, 0xE0, 0xA3,
59421 +     0xCE, 0x13, 0xC3, 0xCE, 0x20, 0xF9, 0xD8, 0x13, 0x08, 0x90, 0x0D, 0xE0, 0x9E, 0x78, 0xE0, 0x4E,
59422 +     0x4F, 0x08, 0x90, 0xF6, 0x71, 0xF6, 0x08, 0xE0, 0x30, 0x06, 0x90, 0xEB, 0xE0, 0xA3, 0xFE, 0xE0,
59423 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x05, 0xE0, 0x30, 0xF9, 0x80, 0x48, 0xF5, 0xE4,
59424 +     0xE4, 0xF7, 0xB1, 0x3F, 0x90, 0x48, 0xF5, 0x33, 0x40, 0x74, 0xC8, 0x09, 0x37, 0x08, 0x90, 0xF0,
59425 +     0x01, 0x94, 0xD3, 0xE0, 0x48, 0x75, 0x2A, 0x50, 0x7F, 0x20, 0x7E, 0x01, 0x1B, 0x10, 0x12, 0x27,
59426 +     0x31, 0x7F, 0x20, 0x7E, 0x07, 0xC0, 0x06, 0xC0, 0xE0, 0x37, 0x08, 0x90, 0x38, 0x08, 0x90, 0xFE,
59427 +     0x24, 0x00, 0x7C, 0xE0, 0x3E, 0xEC, 0xFD, 0x00, 0xD0, 0x07, 0xD0, 0xFC, 0x28, 0x10, 0x12, 0x06,
59428 +     0x11, 0x12, 0x10, 0xC2, 0xE5, 0x12, 0x40, 0x4F, 0x74, 0x0E, 0x70, 0x48, 0x70, 0x3F, 0x65, 0xF0,
59429 +     0x65, 0x2C, 0x74, 0x04, 0x61, 0x02, 0x60, 0x3E, 0xC2, 0xEC, 0xC2, 0xEA, 0x7F, 0x20, 0x7E, 0xEE,
59430 +     0x7C, 0x48, 0xAD, 0x35, 0x28, 0x10, 0x12, 0x00, 0x42, 0x7F, 0x20, 0x7E, 0xF0, 0x7D, 0x2C, 0x7C,
59431 +     0x90, 0x28, 0x10, 0x12, 0x54, 0xE0, 0x47, 0x07, 0x54, 0xE0, 0xF0, 0xFB, 0x07, 0x90, 0xF0, 0xEF,
59432 +     0xF0, 0xFF, 0x74, 0x68, 0xF0, 0x6C, 0x07, 0x90, 0xE0, 0x01, 0x0D, 0x90, 0x90, 0xF0, 0xDF, 0x54,
59433 +     0x54, 0xE0, 0x21, 0x0D, 0x0D, 0x90, 0xF0, 0xDF, 0x7F, 0x54, 0xE0, 0x04, 0x24, 0x0D, 0x90, 0xF0,
59434 +     0xF0, 0x7F, 0x54, 0xE0, 0xE0, 0x01, 0x0D, 0x90, 0x90, 0xF0, 0xEF, 0x54, 0x54, 0xE0, 0x21, 0x0D,
59435 +     0x08, 0x90, 0xF0, 0xEF, 0x02, 0x44, 0xE0, 0x52, 0x51, 0x08, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0,
59436 +     0xE0, 0x29, 0x06, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0x84, 0x01, 0x54, 0xE0, 0xF0, 0xFE,
59437 +     0x07, 0x90, 0xF0, 0xFD, 0xFE, 0x54, 0xE0, 0xAC, 0x05, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
59438 +     0xF0, 0x10, 0x44, 0xE0, 0x74, 0xAD, 0x07, 0x90, 0x06, 0x90, 0xF0, 0x3C, 0xFB, 0x54, 0xE0, 0x03,
59439 +     0x35, 0x06, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x74, 0x7F, 0x02, 0x7E, 0x29, 0x8F, 0x28, 0x8E,
59440 +     0x27, 0x8F, 0x26, 0x8E, 0x75, 0x01, 0x24, 0x75, 0x30, 0x22, 0xF7, 0x25, 0xF5, 0xA1, 0x02, 0x18,
59441 +     0xE6, 0x06, 0x8C, 0x78, 0x06, 0x01, 0x70, 0x18, 0x64, 0xE6, 0x8C, 0x78, 0x60, 0x46, 0x18, 0x01,
59442 +     0x90, 0xD8, 0x81, 0x02, 0xF5, 0xE0, 0x64, 0x08, 0x65, 0x08, 0x90, 0x57, 0xE5, 0x58, 0xF5, 0xE0,
59443 +     0x78, 0x57, 0xAE, 0x58, 0xE7, 0xA2, 0xCE, 0x06, 0xD8, 0x13, 0xCE, 0x13, 0x06, 0xAC, 0xFD, 0xF8,
59444 +     0x57, 0xAE, 0x58, 0xE5, 0xA2, 0xCE, 0x05, 0x78, 0x13, 0xCE, 0x13, 0xE7, 0xFF, 0x2D, 0xF8, 0xD8,
59445 +     0xEF, 0xFE, 0x3C, 0xEE, 0x58, 0xF5, 0x58, 0x25, 0xF5, 0x57, 0x35, 0xEE, 0xE6, 0x9E, 0x78, 0x57,
59446 +     0x7C, 0xED, 0x7D, 0xFF, 0x8F, 0x9A, 0xD1, 0x21, 0x90, 0x58, 0xAF, 0x59, 0xF0, 0xEF, 0x20, 0x06,
59447 +     0x94, 0xD3, 0x59, 0xE5, 0x40, 0x59, 0xAF, 0x0E, 0xEF, 0x0E, 0x7F, 0x02, 0x54, 0xC4, 0x0F, 0x54,
59448 +     0x06, 0x90, 0xFF, 0xF0, 0x0F, 0x54, 0xE0, 0x21, 0x90, 0xE4, 0xF0, 0x4F, 0xE0, 0xF0, 0x34, 0x08,
59449 +     0x40, 0x44, 0x9F, 0x54, 0x37, 0x08, 0x90, 0xF0, 0x7E, 0x5A, 0xF5, 0xE0, 0x78, 0x4F, 0x7F, 0x20,
59450 +     0xE6, 0x06, 0x08, 0x84, 0x70, 0x04, 0x86, 0x18, 0xFD, 0x14, 0x06, 0x01, 0x7E, 0x28, 0x10, 0x12,
59451 +     0xC0, 0x5F, 0x7F, 0x20, 0xE5, 0x07, 0xC0, 0x06, 0x08, 0x90, 0xFE, 0x5A, 0xEE, 0xFD, 0xE0, 0x38,
59452 +     0x07, 0xD0, 0xED, 0xFC, 0x10, 0x12, 0x06, 0xD0, 0x7F, 0x20, 0x7E, 0x28, 0xE6, 0x9F, 0x78, 0x6E,
59453 +     0xE0, 0x95, 0x33, 0xFD, 0x28, 0x10, 0x12, 0xFC, 0x7E, 0x7F, 0x20, 0x7E, 0x00, 0x7C, 0x59, 0xAD,
59454 +     0x7E, 0x28, 0x10, 0x12, 0xAD, 0x90, 0x7F, 0x20, 0x12, 0x57, 0xAC, 0x58, 0x5A, 0xE5, 0x28, 0x10,
59455 +     0x40, 0x01, 0x94, 0xD3, 0x22, 0xF5, 0xA1, 0x02, 0x64, 0xE6, 0x8C, 0x78, 0x70, 0x46, 0x18, 0x02,
59456 +     0x7F, 0x20, 0x7E, 0x47, 0x1B, 0x10, 0x12, 0xA3, 0x34, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0,
59457 +     0x56, 0xF5, 0xE4, 0xF0, 0x0F, 0x54, 0x56, 0xE5, 0x34, 0x08, 0x90, 0xFF, 0x4F, 0xF0, 0x54, 0xE0,
59458 +     0x7F, 0x20, 0x7E, 0xF0, 0xC0, 0x06, 0xC0, 0xAD, 0x37, 0x08, 0x90, 0x07, 0x08, 0x90, 0xFE, 0xE0,
59459 +     0xED, 0xFD, 0xE0, 0x38, 0x07, 0xD0, 0x06, 0xAC, 0x10, 0x12, 0x06, 0xD0, 0xE5, 0x56, 0x05, 0x28,
59460 +     0x0A, 0x94, 0xC3, 0x56, 0x50, 0x80, 0xCE, 0x40, 0x64, 0xE6, 0x8C, 0x78, 0x70, 0x46, 0x18, 0x03,
59461 +     0x7F, 0x20, 0x7E, 0x50, 0x1B, 0x10, 0x12, 0xB3, 0x34, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0,
59462 +     0xE4, 0xF0, 0x20, 0x44, 0x56, 0xE5, 0x56, 0xF5, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x34, 0x08,
59463 +     0x7E, 0xF0, 0x4F, 0xF0, 0xC0, 0xAD, 0x7F, 0x20, 0x90, 0x07, 0xC0, 0x06, 0xFE, 0xE0, 0x37, 0x08,
59464 +     0xE0, 0x38, 0x08, 0x90, 0x06, 0xAC, 0xED, 0xFD, 0x06, 0xD0, 0x07, 0xD0, 0x05, 0x28, 0x10, 0x12,
59465 +     0xC3, 0x56, 0xE5, 0x56, 0xCE, 0x40, 0x08, 0x94, 0xB1, 0x7F, 0x20, 0x7E, 0x80, 0x1B, 0x10, 0x12,
59466 +     0xE6, 0x8C, 0x78, 0x74, 0x46, 0x18, 0x04, 0x64, 0x06, 0x90, 0x6B, 0x70, 0xA3, 0xFE, 0xE0, 0x30,
59467 +     0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x30, 0xF9, 0xD8, 0x7F, 0x20, 0x7E, 0x58,
59468 +     0x1B, 0x10, 0x12, 0xBD, 0xC9, 0x7F, 0x20, 0x7E, 0xFC, 0xE6, 0x98, 0x78, 0x12, 0xFD, 0xE6, 0x08,
59469 +     0x20, 0x7E, 0x28, 0x10, 0x9A, 0x78, 0xDC, 0x7F, 0xE6, 0x08, 0xFC, 0xE6, 0x28, 0x10, 0x12, 0xFD,
59470 +     0xEF, 0x7F, 0x20, 0x7E, 0xFC, 0xE6, 0x94, 0x78, 0x12, 0xFD, 0xE6, 0x08, 0x21, 0x7E, 0x28, 0x10,
59471 +     0x96, 0x78, 0x02, 0x7F, 0xE6, 0x08, 0xFC, 0xE6, 0x28, 0x10, 0x12, 0xFD, 0xBD, 0x7F, 0x20, 0x7E,
59472 +     0xE4, 0x1B, 0x10, 0x12, 0x08, 0xF6, 0x94, 0x78, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6,
59473 +     0x08, 0xF6, 0x08, 0xF6, 0x90, 0x22, 0xC3, 0xF6, 0xD3, 0xE0, 0xAA, 0x07, 0x06, 0x40, 0xA0, 0x94,
59474 +     0x15, 0x7F, 0x21, 0x7E, 0x08, 0x90, 0x31, 0x80, 0x94, 0xC3, 0xE0, 0x4F, 0x78, 0x0E, 0x50, 0x03,
59475 +     0x94, 0x06, 0xE6, 0x89, 0x7E, 0x0A, 0x40, 0x03, 0x80, 0x21, 0x7F, 0x21, 0x89, 0x78, 0xE4, 0x1A,
59476 +     0x4E, 0x08, 0x90, 0xF6, 0x3C, 0x94, 0xD3, 0xE0, 0xA1, 0x78, 0x12, 0x40, 0x94, 0xD3, 0x06, 0xE6,
59477 +     0x7E, 0x0D, 0x40, 0x03, 0x12, 0x2B, 0x7F, 0x21, 0x22, 0xD3, 0x1B, 0x10, 0xF6, 0xA1, 0x78, 0xE4,
59478 +     0x07, 0x90, 0x22, 0xC3, 0x03, 0x54, 0xE0, 0xFA, 0xA4, 0x20, 0xF0, 0x75, 0xE5, 0xFF, 0x00, 0x24,
59479 +     0xAD, 0x0D, 0x34, 0xF0, 0x08, 0x90, 0xFC, 0x07, 0xF0, 0x40, 0x74, 0x34, 0xE0, 0x37, 0x08, 0x90,
59480 +     0xA4, 0x14, 0xF0, 0x75, 0xF5, 0x56, 0xF0, 0x85, 0x8C, 0x82, 0x8D, 0x57, 0x07, 0x54, 0xE0, 0x83,
59481 +     0x93, 0x48, 0x21, 0x90, 0xAC, 0x00, 0x7E, 0xFF, 0x12, 0x57, 0xAD, 0x56, 0x56, 0x8E, 0x98, 0x02,
59482 +     0xFF, 0xE4, 0x57, 0x8F, 0x39, 0x21, 0x90, 0xEF, 0x56, 0xE5, 0xFE, 0x93, 0x04, 0x40, 0x9E, 0xD3,
59483 +     0xF0, 0x0E, 0xBF, 0x0F, 0xEF, 0x21, 0x06, 0x90, 0x5B, 0x8C, 0x22, 0xF0, 0xFB, 0xE4, 0x5C, 0x8D,
59484 +     0x83, 0xF5, 0x82, 0xF5, 0x80, 0x64, 0xEF, 0xC3, 0x02, 0x50, 0x81, 0x94, 0xEF, 0xD3, 0x01, 0x7F,
59485 +     0xBF, 0x94, 0x80, 0x64, 0x3F, 0x7F, 0x02, 0x40, 0x04, 0xF0, 0x75, 0xEF, 0xF0, 0xAC, 0xFD, 0xA4,
59486 +     0x09, 0xE7, 0x20, 0xED, 0xFD, 0xE0, 0x25, 0x0B, 0x80, 0xFC, 0x33, 0xEC, 0xAF, 0xFA, 0xE4, 0xF3,
59487 +     0x12, 0x04, 0xAE, 0x05, 0x06, 0xAC, 0x98, 0x02, 0x78, 0xED, 0x07, 0xAD, 0x13, 0xC3, 0xCE, 0x07,
59488 +     0xF9, 0xD8, 0x13, 0xCE, 0xC3, 0x06, 0xAC, 0xFD, 0x40, 0x01, 0x94, 0xEC, 0x9A, 0x07, 0x74, 0x24,
59489 +     0x7E, 0x01, 0x74, 0xFF, 0x08, 0x07, 0xA8, 0x00, 0x33, 0xC3, 0x05, 0x80, 0xD8, 0xCE, 0x33, 0xCE,
59490 +     0xF5, 0x82, 0x25, 0xF9, 0x83, 0x35, 0xEE, 0x82, 0xC3, 0xEC, 0x83, 0xF5, 0x13, 0xED, 0xFC, 0x13,
59491 +     0x08, 0xBA, 0x0A, 0xFD, 0x05, 0x74, 0xC3, 0xBA, 0xFE, 0xEF, 0xFF, 0x9B, 0xF5, 0x82, 0x25, 0xE4,
59492 +     0x83, 0x35, 0xEE, 0x82, 0x00, 0x7C, 0x83, 0xF5, 0x82, 0xAF, 0x06, 0x7D, 0x98, 0x02, 0x12, 0xFE,
59493 +     0x82, 0x8F, 0x83, 0x8E, 0x95, 0x82, 0xE5, 0xD3, 0x95, 0x83, 0xE5, 0x5C, 0xE4, 0x07, 0x40, 0x5B,
59494 +     0x82, 0xF5, 0x83, 0xF5, 0xE5, 0xC3, 0x0D, 0x80, 0xF5, 0x82, 0x95, 0x5C, 0x95, 0x5B, 0xE5, 0x82,
59495 +     0xE5, 0x83, 0xF5, 0x83, 0x75, 0x82, 0xF5, 0x83, 0x22, 0xFF, 0x00, 0x83, 0xE0, 0x6C, 0x07, 0x90,
59496 +     0x47, 0xE5, 0x47, 0xF5, 0x50, 0xF7, 0xB1, 0xF0, 0x76, 0x9D, 0x78, 0x0A, 0xF0, 0x2C, 0x12, 0x10,
59497 +     0xE5, 0x56, 0x28, 0x02, 0x03, 0xE1, 0x20, 0x47, 0x90, 0x56, 0x28, 0x02, 0x13, 0xE0, 0xA9, 0x07,
59498 +     0x03, 0x54, 0x13, 0x13, 0x0E, 0x03, 0xBF, 0xFF, 0xE0, 0xA8, 0x07, 0x90, 0xE0, 0xF0, 0x08, 0x44,
59499 +     0x02, 0xF0, 0xF7, 0x54, 0x07, 0x90, 0x56, 0x28, 0x13, 0x13, 0xE0, 0xA9, 0x64, 0x03, 0x54, 0x13,
59500 +     0x02, 0x03, 0x60, 0x01, 0x08, 0x90, 0x3E, 0x28, 0x9E, 0x78, 0xE0, 0x4E, 0x4F, 0x08, 0x90, 0xF6,
59501 +     0x75, 0xF6, 0x08, 0xE0, 0x2B, 0x12, 0x06, 0x43, 0x47, 0x07, 0x90, 0xFE, 0xF0, 0x10, 0x44, 0xE0,
59502 +     0xE0, 0x90, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x84, 0x01, 0x44, 0xE0, 0xF0, 0x04,
59503 +     0x08, 0x90, 0xF0, 0x01, 0xFE, 0x54, 0xE0, 0x47, 0xFD, 0x01, 0x90, 0xF0, 0xFF, 0x70, 0x54, 0xE0,
59504 +     0xE0, 0x4B, 0x08, 0x90, 0xF0, 0x4F, 0x8F, 0x54, 0xE0, 0xFD, 0x01, 0x90, 0x90, 0xFF, 0x0C, 0x54,
59505 +     0x54, 0xE0, 0x4A, 0x08, 0x90, 0xF0, 0x4F, 0xF3, 0x90, 0xE0, 0xFD, 0x01, 0xE0, 0x30, 0x4C, 0x08,
59506 +     0x0F, 0x54, 0xE0, 0x06, 0xE0, 0x06, 0x80, 0xF0, 0x20, 0x44, 0x0F, 0x54, 0xFD, 0x01, 0x90, 0xF0,
59507 +     0x48, 0x08, 0x90, 0xE0, 0xE0, 0x08, 0xE1, 0x30, 0x08, 0x44, 0xF3, 0x54, 0xE0, 0x06, 0x80, 0xF0,
59508 +     0x04, 0x44, 0xF3, 0x54, 0x6D, 0x07, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x6C, 0x07, 0x90,
59509 +     0x01, 0x90, 0xF0, 0x08, 0x07, 0x90, 0xE0, 0xFA, 0x6F, 0x11, 0xF0, 0xAD, 0x07, 0x90, 0x18, 0x80,
59510 +     0x13, 0x13, 0xE0, 0xA9, 0xFF, 0x03, 0x54, 0x13, 0x90, 0x0B, 0x02, 0xBF, 0x44, 0xE0, 0xAC, 0x07,
59511 +     0x54, 0xE0, 0xF0, 0x10, 0x47, 0xE5, 0xF0, 0xEF, 0x11, 0x13, 0xE0, 0x30, 0x61, 0x08, 0x90, 0xAA,
59512 +     0xFF, 0x0F, 0x54, 0xE0, 0x90, 0x07, 0x07, 0xBF, 0x54, 0xE0, 0x47, 0x07, 0x90, 0x22, 0xF0, 0xEF,
59513 +     0x44, 0xE0, 0x47, 0x08, 0x54, 0xE0, 0xF0, 0x40, 0x07, 0x90, 0xF0, 0x7F, 0xF0, 0x08, 0x74, 0x6C,
59514 +     0xE0, 0xFB, 0x01, 0x90, 0xF0, 0x6C, 0x08, 0x90, 0x75, 0x18, 0x42, 0x75, 0x3F, 0x75, 0x2A, 0x3E,
59515 +     0xA9, 0x07, 0x90, 0xEC, 0x13, 0x13, 0xFF, 0xE0, 0x60, 0x03, 0x54, 0x13, 0x13, 0x13, 0xE0, 0x0A,
59516 +     0xFF, 0x03, 0x54, 0x13, 0x51, 0x02, 0x02, 0xBF, 0x08, 0x90, 0x22, 0x79, 0xF0, 0x01, 0x74, 0x60,
59517 +     0xE0, 0x61, 0x08, 0x90, 0x94, 0xC3, 0x0F, 0x54, 0xE0, 0x0B, 0x50, 0x07, 0xFE, 0xF0, 0x54, 0xFF,
59518 +     0x0F, 0x54, 0x04, 0xEF, 0x08, 0x90, 0xF0, 0x4E, 0x0F, 0x54, 0xE0, 0x61, 0x40, 0x06, 0x94, 0xC3,
59519 +     0x2A, 0x08, 0x90, 0x0E, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x2D, 0x08, 0x90, 0x22, 0xF0, 0xFB, 0x54,
59520 +     0x74, 0x68, 0x07, 0x90, 0x30, 0xE0, 0xF0, 0xFF, 0x07, 0x90, 0x21, 0xE2, 0x01, 0x44, 0xE0, 0xAC,
59521 +     0x90, 0x0C, 0x31, 0xF0, 0x44, 0xE0, 0x47, 0x07, 0x01, 0x90, 0xF0, 0x04, 0x08, 0x44, 0xE0, 0x84,
59522 +     0x02, 0x44, 0xE0, 0xF0, 0x29, 0x3C, 0x75, 0xF0, 0x22, 0x43, 0x3D, 0x75, 0xC3, 0x7C, 0x50, 0x7D,
59523 +     0x07, 0x90, 0x01, 0x7F, 0xFB, 0x54, 0xE0, 0x47, 0x01, 0x54, 0xEF, 0xF0, 0xE0, 0x25, 0xE0, 0x25,
59524 +     0x48, 0x07, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x07, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0, 0x52,
59525 +     0x90, 0xED, 0xF0, 0x51, 0xEC, 0xF0, 0x54, 0x07, 0xF0, 0x53, 0x07, 0x90, 0x74, 0x68, 0x07, 0x90,
59526 +     0x90, 0x22, 0xF0, 0x01, 0x02, 0x74, 0x68, 0x07, 0xE2, 0x20, 0xE0, 0xF0, 0x47, 0x07, 0x90, 0x0F,
59527 +     0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x68, 0x07, 0x90, 0xED, 0x21, 0xF0, 0x01, 0xE0, 0x68, 0x07, 0x90,
59528 +     0x74, 0x05, 0xE0, 0x30, 0x69, 0x31, 0xF0, 0x01, 0x45, 0x08, 0x90, 0x22, 0xE4, 0x41, 0xF5, 0xE0,
59529 +     0x7C, 0xE2, 0x7D, 0xF0, 0x31, 0x01, 0x7F, 0x04, 0x47, 0x07, 0x90, 0x12, 0xF0, 0x04, 0x44, 0xE0,
59530 +     0x75, 0x29, 0x3C, 0x75, 0x90, 0x22, 0x87, 0x3D, 0x02, 0x74, 0x68, 0x07, 0xE2, 0x20, 0xE0, 0xF0,
59531 +     0x45, 0x08, 0x90, 0x08, 0x80, 0xF0, 0x41, 0xE5, 0x68, 0x07, 0x90, 0x54, 0x05, 0xE0, 0x30, 0xE0,
59532 +     0x51, 0xF0, 0x01, 0x74, 0x07, 0x90, 0x22, 0x36, 0xF0, 0x02, 0x74, 0x68, 0x0A, 0xE2, 0x20, 0xE0,
59533 +     0xE6, 0x06, 0x99, 0x78, 0x06, 0x01, 0x70, 0x18, 0x07, 0x90, 0x33, 0x80, 0xE0, 0x30, 0xE0, 0x68,
59534 +     0xF0, 0x01, 0x74, 0x2B, 0xE6, 0x06, 0x9B, 0x78, 0x06, 0x01, 0x70, 0x18, 0x40, 0x15, 0x40, 0xAF,
59535 +     0x51, 0x19, 0x70, 0xEF, 0x90, 0x0C, 0x31, 0x11, 0x44, 0xE0, 0x47, 0x07, 0x3C, 0x75, 0xF0, 0x04,
59536 +     0x43, 0x3D, 0x75, 0x29, 0xE6, 0x06, 0x99, 0x78, 0x06, 0x01, 0x70, 0x18, 0x90, 0x11, 0x51, 0x22,
59537 +     0x54, 0xE0, 0xAC, 0x07, 0x01, 0x90, 0xF0, 0xFE, 0xFD, 0x54, 0xE0, 0x84, 0x47, 0x07, 0x90, 0xF0,
59538 +     0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x68, 0x07, 0x90, 0x3C, 0x75, 0xF0, 0x01, 0xE0, 0x3D, 0x75, 0x28,
59539 +     0x23, 0x06, 0x90, 0x22, 0x54, 0x13, 0x13, 0xE0, 0x05, 0xE0, 0x30, 0x3F, 0x80, 0x24, 0x0D, 0x90,
59540 +     0x04, 0x0D, 0x90, 0x03, 0xF0, 0x7F, 0x54, 0xE0, 0x74, 0x52, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x0A,
59541 +     0x01, 0x44, 0xE0, 0x05, 0x06, 0x90, 0x22, 0xF0, 0x13, 0x13, 0xE0, 0x23, 0xE0, 0x30, 0x3F, 0x54,
59542 +     0x24, 0x0D, 0x90, 0x05, 0x0D, 0x90, 0x03, 0x80, 0x80, 0x44, 0xE0, 0x04, 0x52, 0x08, 0x90, 0xF0,
59543 +     0x90, 0xF0, 0x08, 0x74, 0x54, 0xE0, 0x05, 0x08, 0x40, 0x75, 0xF0, 0xFE, 0x45, 0x08, 0x90, 0x50,
59544 +     0x7D, 0xF0, 0x41, 0xE5, 0xE4, 0xF4, 0x7C, 0x24, 0x90, 0x12, 0x31, 0xFF, 0x44, 0xE0, 0x47, 0x07,
59545 +     0x3C, 0x75, 0xF0, 0x04, 0xA6, 0x3D, 0x75, 0x29, 0xAC, 0x07, 0x90, 0x22, 0xF0, 0x10, 0x44, 0xE0,
59546 +     0xE0, 0x90, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x54, 0xF0, 0x99, 0x07, 0x90, 0xE0, 0x84, 0x01, 0x90,
59547 +     0x90, 0xF0, 0xFE, 0x54, 0x01, 0x74, 0x60, 0x08, 0x6D, 0x07, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
59548 +     0xE0, 0x47, 0x08, 0x90, 0xE0, 0xF0, 0x40, 0x44, 0x90, 0xF0, 0x80, 0x44, 0x54, 0xE0, 0x48, 0x08,
59549 +     0xF0, 0x04, 0x44, 0xF3, 0xE0, 0x4C, 0x08, 0x90, 0x20, 0x44, 0x0F, 0x54, 0x4A, 0x08, 0x90, 0xF0,
59550 +     0xF0, 0xF3, 0x54, 0xE0, 0xE0, 0x4B, 0x08, 0x90, 0x90, 0xF0, 0x70, 0x44, 0x44, 0xE0, 0x47, 0x08,
59551 +     0x07, 0x90, 0xF0, 0x01, 0xF0, 0x09, 0x74, 0x6C, 0xE0, 0xAC, 0x07, 0x90, 0x90, 0xF0, 0xEF, 0x54,
59552 +     0x3C, 0x74, 0xAD, 0x07, 0x27, 0x3E, 0x75, 0xF0, 0x22, 0x5C, 0x3F, 0x75, 0x74, 0x6C, 0x07, 0x90,
59553 +     0x30, 0xE0, 0xF0, 0x02, 0x08, 0x90, 0x21, 0xE3, 0x01, 0x44, 0xE0, 0x2A, 0x2D, 0x08, 0x90, 0xF0,
59554 +     0xF0, 0x04, 0x44, 0xE0, 0x74, 0x60, 0x08, 0x90, 0x7F, 0x71, 0xF0, 0x15, 0xE0, 0x6C, 0x07, 0x90,
59555 +     0x91, 0x36, 0xE3, 0x30, 0x90, 0x32, 0x80, 0x69, 0x13, 0xE0, 0xA9, 0x07, 0x03, 0x54, 0x13, 0x13,
59556 +     0x0D, 0x03, 0xBF, 0xFF, 0xE0, 0xA8, 0x07, 0x90, 0xE0, 0xF0, 0x08, 0x44, 0x80, 0xF0, 0xF7, 0x54,
59557 +     0xA9, 0x07, 0x90, 0x18, 0x13, 0x13, 0xFF, 0xE0, 0x60, 0x03, 0x54, 0x13, 0x13, 0x13, 0xE0, 0x0A,
59558 +     0xFF, 0x03, 0x54, 0x13, 0x51, 0x02, 0x02, 0xBF, 0x6C, 0x07, 0x90, 0x79, 0x2E, 0xE0, 0x30, 0xE0,
59559 +     0x01, 0x74, 0x42, 0x15, 0xD3, 0x42, 0xE5, 0xF0, 0x04, 0x40, 0x43, 0x95, 0x14, 0x80, 0xAA, 0x11,
59560 +     0xE0, 0x2A, 0x08, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x2D, 0x08, 0x08, 0x90, 0xF0, 0x04,
59561 +     0xF0, 0x15, 0x74, 0x60, 0x06, 0x70, 0x42, 0xE5, 0x01, 0x76, 0x9D, 0x78, 0x90, 0x22, 0xF0, 0x91,
59562 +     0x44, 0xE0, 0x47, 0x08, 0x08, 0x90, 0xF0, 0x80, 0xF0, 0x0F, 0x74, 0x27, 0x74, 0x2F, 0x08, 0x90,
59563 +     0x08, 0x90, 0xF0, 0x03, 0xF0, 0x07, 0x74, 0x2D, 0x74, 0x25, 0x08, 0x90, 0x01, 0x90, 0xF0, 0x03,
59564 +     0x01, 0x54, 0xE0, 0xF9, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x05, 0x08, 0x90, 0xF0, 0x4F, 0xEF, 0x54,
59565 +     0x74, 0x25, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x05, 0x74, 0x2D, 0x74, 0x27, 0x08, 0x90,
59566 +     0x06, 0x90, 0xF0, 0x0F, 0x13, 0x13, 0xE0, 0x23, 0xE0, 0x30, 0x3F, 0x54, 0x04, 0x0D, 0x90, 0x05,
59567 +     0x0D, 0x90, 0x03, 0x80, 0x80, 0x44, 0xE0, 0x24, 0x60, 0x42, 0x75, 0xF0, 0xF4, 0x7C, 0x24, 0x7D,
59568 +     0x04, 0x91, 0xFF, 0xE4, 0xE0, 0x47, 0x07, 0x90, 0x90, 0xF0, 0x10, 0x44, 0x2A, 0x74, 0xA8, 0x07,
59569 +     0x6C, 0x07, 0x90, 0xF0, 0x75, 0xF0, 0x08, 0x74, 0x3F, 0x75, 0x2C, 0x3E, 0xC4, 0x7D, 0x22, 0x34,
59570 +     0xFF, 0xE4, 0x09, 0x7C, 0xE0, 0x47, 0x07, 0x90, 0xEF, 0xF0, 0xEF, 0x54, 0x54, 0xC4, 0x01, 0x54,
59571 +     0x07, 0x90, 0xFF, 0xF0, 0xEF, 0x54, 0xE0, 0x48, 0x90, 0xE4, 0xF0, 0x4F, 0x90, 0xF0, 0x5A, 0x07,
59572 +     0xED, 0xF0, 0x59, 0x07, 0xF0, 0x5C, 0x07, 0x90, 0x5B, 0x07, 0x90, 0xEC, 0x6C, 0x07, 0x90, 0xF0,
59573 +     0x22, 0xF0, 0x01, 0x74, 0x74, 0x6C, 0x07, 0x90, 0x30, 0xE0, 0xF0, 0x02, 0x08, 0x74, 0x0C, 0xE3,
59574 +     0xE3, 0x30, 0xE0, 0xF0, 0x44, 0x42, 0x85, 0x23, 0x07, 0x90, 0x1F, 0x80, 0xE0, 0x30, 0xE0, 0x6C,
59575 +     0xF0, 0x01, 0x74, 0x17, 0x97, 0x78, 0x42, 0x15, 0x70, 0x18, 0xE6, 0x06, 0x42, 0xE5, 0x06, 0x01,
59576 +     0x9D, 0x78, 0x06, 0x70, 0xF0, 0x91, 0x02, 0x76, 0x23, 0x06, 0x90, 0x22, 0x54, 0x13, 0x13, 0xE0,
59577 +     0x05, 0xE0, 0x30, 0x3F, 0x80, 0x04, 0x0D, 0x90, 0x24, 0x0D, 0x90, 0x03, 0xF0, 0x7F, 0x54, 0xE0,
59578 +     0xE6, 0x06, 0x95, 0x78, 0x06, 0x01, 0x70, 0x18, 0x71, 0x0A, 0x42, 0x75, 0x47, 0x07, 0x90, 0xFE,
59579 +     0xF0, 0x10, 0x44, 0xE0, 0xE0, 0x47, 0x08, 0x90, 0x90, 0xF0, 0x7F, 0x54, 0x01, 0x74, 0x49, 0x08,
59580 +     0x6C, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x09, 0x74, 0x44, 0xE0, 0x05, 0x08, 0x08, 0x90, 0xF0, 0x10,
59581 +     0xF0, 0x0D, 0x74, 0x27, 0xE0, 0x61, 0x08, 0x90, 0x02, 0x44, 0xF0, 0x54, 0xF9, 0x01, 0x90, 0xF0,
59582 +     0xC4, 0xF0, 0x54, 0xE0, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x3D, 0x08, 0xE4, 0xF0, 0x4F, 0xE0,
59583 +     0xF0, 0x06, 0x08, 0x90, 0xE0, 0x07, 0x08, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x6D, 0x07, 0x90, 0xF0,
59584 +     0xF0, 0xF7, 0x54, 0xE0, 0xA8, 0x07, 0x90, 0xE4, 0x2D, 0x3E, 0x75, 0xF0, 0x22, 0xD1, 0x3F, 0x75,
59585 +     0x75, 0x2C, 0x3E, 0x75, 0x08, 0x90, 0xF0, 0x3F, 0x01, 0x44, 0xE0, 0x05, 0x10, 0x44, 0xE0, 0xF0,
59586 +     0xEA, 0x01, 0x90, 0xF0, 0x03, 0x70, 0xF4, 0xE0, 0x60, 0xF4, 0xE0, 0xA3, 0xEB, 0x01, 0x90, 0x0E,
59587 +     0x70, 0xF0, 0x04, 0xE0, 0xEA, 0x01, 0x90, 0x06, 0xC2, 0xF0, 0x04, 0xE0, 0x90, 0xEE, 0xC2, 0xEC,
59588 +     0xFF, 0x74, 0x68, 0x07, 0x6C, 0x07, 0x90, 0xF0, 0x48, 0x08, 0x90, 0xF0, 0x44, 0xF3, 0x54, 0xE0,
59589 +     0x08, 0x90, 0xF0, 0x04, 0x0F, 0x54, 0xE0, 0x4C, 0x90, 0xF0, 0x20, 0x44, 0x54, 0xE0, 0x4A, 0x08,
59590 +     0x08, 0x90, 0xF0, 0xF3, 0x70, 0x44, 0xE0, 0x4B, 0x47, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
59591 +     0x6C, 0x07, 0x90, 0x22, 0x2A, 0xE0, 0x30, 0xE0, 0x01, 0x74, 0x42, 0x15, 0x70, 0x42, 0xE5, 0xF0,
59592 +     0x01, 0x90, 0xC3, 0x21, 0xFF, 0x94, 0xE0, 0x89, 0xE0, 0x88, 0x01, 0x90, 0x0C, 0x50, 0xFF, 0x94,
59593 +     0xF0, 0x04, 0xE0, 0xA3, 0x01, 0x90, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0x88, 0x04, 0x76, 0x9D, 0x78,
59594 +     0x44, 0xE5, 0xF0, 0x81, 0x14, 0x47, 0x60, 0x14, 0x02, 0x24, 0x44, 0x60, 0x08, 0x90, 0x11, 0x70,
59595 +     0xE0, 0x54, 0xE0, 0x3D, 0x90, 0xF0, 0x03, 0x44, 0x01, 0x74, 0x2F, 0x08, 0x90, 0x2F, 0x80, 0xF0,
59596 +     0x0B, 0x74, 0x6C, 0x07, 0x24, 0x42, 0xE5, 0xF0, 0xC3, 0x43, 0xF5, 0x06, 0xE0, 0x89, 0x01, 0x90,
59597 +     0x01, 0x90, 0xFF, 0x94, 0xFF, 0x94, 0xE0, 0x88, 0x42, 0xE5, 0x12, 0x50, 0x0C, 0x50, 0x08, 0x94,
59598 +     0xF0, 0x04, 0xE0, 0xA3, 0x01, 0x90, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0x88, 0x44, 0x05, 0x6F, 0x11,
59599 +     0x6C, 0x07, 0x90, 0x22, 0x2C, 0xE3, 0x30, 0xE0, 0xE0, 0x07, 0x08, 0x90, 0x90, 0xF0, 0xFC, 0x54,
59600 +     0x90, 0xE0, 0xFC, 0x01, 0x90, 0xF0, 0x6C, 0x08, 0x05, 0x74, 0x67, 0x08, 0x60, 0x08, 0x90, 0xF0,
59601 +     0xE4, 0xF0, 0x01, 0x74, 0x3E, 0x75, 0x44, 0xF5, 0x51, 0x3F, 0x75, 0x2D, 0xE0, 0x6D, 0x07, 0x90,
59602 +     0x22, 0xF0, 0xF7, 0x54, 0xE0, 0x6C, 0x07, 0x90, 0x15, 0x0F, 0xE0, 0x30, 0xF0, 0x01, 0x74, 0x42,
59603 +     0x06, 0x70, 0x42, 0xE5, 0x03, 0x76, 0x9D, 0x78, 0x22, 0x22, 0xF0, 0x91, 0x00, 0x00, 0x00, 0x00,
59604 +     0xE0, 0x44, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB4, 0x01, 0x90, 0x33, 0xA9, 0x32, 0xAA,
59605 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x3A, 0x33, 0xF5, 0x32, 0xF5, 0x3A, 0x31, 0x50, 0x22,
59606 +     0x30, 0x30, 0x31, 0x09, 0x0A, 0x58, 0x54, 0x62, 0x3A, 0x31, 0x50, 0x00, 0x74, 0x65, 0x53, 0x09,
59607 +     0x00, 0x0A, 0x70, 0x75, 0x09, 0x3A, 0x31, 0x50, 0x74, 0x69, 0x61, 0x57, 0x50, 0x00, 0x0A, 0x50,
59608 +     0x09, 0x09, 0x3A, 0x31, 0x00, 0x49, 0x44, 0x4D, 0x00, 0x0A, 0x00, 0x58, 0x09, 0x3A, 0x31, 0x50,
59609 +     0x0A, 0x43, 0x47, 0x41, 0x3A, 0x31, 0x50, 0x00, 0x47, 0x41, 0x09, 0x09, 0x64, 0x25, 0x3D, 0x43,
59610 +     0x57, 0x50, 0x00, 0x20, 0x64, 0x25, 0x3D, 0x52, 0x31, 0x50, 0x00, 0x0A, 0x4B, 0x4F, 0x09, 0x3A,
59611 +     0x50, 0x00, 0x0A, 0x30, 0x09, 0x09, 0x3A, 0x31, 0x20, 0x3A, 0x43, 0x4C, 0x00, 0x0A, 0x64, 0x25,
59612 +     0x09, 0x3A, 0x31, 0x50, 0x0A, 0x31, 0x4B, 0x4F, 0x3A, 0x31, 0x50, 0x00, 0x32, 0x4B, 0x4F, 0x09,
59613 +     0x31, 0x50, 0x00, 0x0A, 0x4B, 0x4F, 0x09, 0x3A, 0x50, 0x00, 0x0A, 0x33, 0x4F, 0x09, 0x3A, 0x31,
59614 +     0x50, 0x0A, 0x34, 0x4B, 0x09, 0x09, 0x3A, 0x31, 0x00, 0x64, 0x25, 0x00, 0x09, 0x3A, 0x31, 0x50,
59615 +     0x63, 0x61, 0x72, 0x54, 0x50, 0x00, 0x0A, 0x6B, 0x53, 0x09, 0x3A, 0x31, 0x0A, 0x63, 0x6E, 0x79,
59616 +     0x3A, 0x31, 0x50, 0x00, 0x77, 0x6F, 0x44, 0x09, 0x25, 0x3A, 0x00, 0x6E, 0x50, 0x00, 0x0A, 0x78,
59617 +     0x45, 0x09, 0x3A, 0x31, 0x0A, 0x74, 0x69, 0x78, 0x3A, 0x31, 0x50, 0x00, 0x44, 0x4D, 0x09, 0x09,
59618 +     0x25, 0x3D, 0x4C, 0x4C, 0xE5, 0x00, 0x0A, 0x64, 0x7E, 0x2A, 0x60, 0x3A, 0x12, 0x1D, 0x7F, 0x20,
59619 +     0x38, 0x75, 0x1B, 0x10, 0x8F, 0x39, 0x75, 0x21, 0xE4, 0x01, 0x3B, 0x75, 0x08, 0xF6, 0xA4, 0x78,
59620 +     0x78, 0xF6, 0x08, 0xF6, 0xA9, 0x78, 0xF6, 0xAB, 0x12, 0xFF, 0x03, 0x76, 0xA2, 0x78, 0xED, 0x03,
59621 +     0x76, 0x08, 0xAA, 0x76, 0xE6, 0xA4, 0x78, 0xE6, 0x31, 0x16, 0x01, 0x60, 0x40, 0x06, 0x90, 0x6E,
59622 +     0x54, 0xC4, 0xFF, 0xE0, 0x19, 0xE0, 0x30, 0x0F, 0xE0, 0x43, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF,
59623 +     0x0D, 0xE0, 0x20, 0x3F, 0x11, 0x12, 0xA2, 0x7F, 0x75, 0x06, 0x50, 0x3A, 0x39, 0x75, 0x2C, 0x38,
59624 +     0x12, 0x10, 0xD2, 0x29, 0x06, 0x50, 0x4F, 0x11, 0x75, 0x2C, 0x38, 0x75, 0x37, 0xE5, 0x29, 0x39,
59625 +     0x04, 0x70, 0x39, 0x65, 0x38, 0x65, 0x36, 0xE5, 0x38, 0x85, 0x09, 0x60, 0x37, 0x39, 0x85, 0x36,
59626 +     0xAA, 0x01, 0x3B, 0x75, 0x12, 0x37, 0xA9, 0x36, 0xF5, 0xE4, 0x3B, 0x03, 0xB1, 0x78, 0x22, 0x3B,
59627 +     0xFF, 0x01, 0x54, 0xE6, 0x74, 0x9F, 0xE4, 0xC3, 0x54, 0x00, 0x94, 0x08, 0xE6, 0x18, 0xFC, 0x05,
59628 +     0x08, 0xFE, 0x13, 0xC3, 0xEE, 0xFF, 0x13, 0xE6, 0xEF, 0xF6, 0x18, 0x6C, 0xE5, 0x22, 0xF6, 0x08,
59629 +     0x7E, 0x09, 0x60, 0x3B, 0x12, 0x29, 0x7F, 0x20, 0x1F, 0x91, 0x1B, 0x10, 0x38, 0x75, 0xA5, 0x31,
59630 +     0x58, 0x39, 0x75, 0x22, 0x63, 0x06, 0x90, 0x22, 0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54,
59631 +     0x67, 0x06, 0x90, 0x10, 0x03, 0xE0, 0x30, 0xE0, 0x90, 0x1A, 0x10, 0x30, 0x20, 0xE0, 0x67, 0x06,
59632 +     0x06, 0x90, 0x49, 0xE0, 0xA3, 0xFE, 0xE0, 0x66, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3,
59633 +     0xE0, 0x20, 0xF9, 0xD8, 0x90, 0x10, 0xC2, 0x36, 0x0F, 0x74, 0x41, 0x0D, 0x61, 0x0D, 0x90, 0xF0,
59634 +     0x07, 0x90, 0xF0, 0x04, 0x3F, 0x54, 0xE0, 0xF9, 0xE0, 0xF0, 0x80, 0x44, 0x90, 0xF0, 0x30, 0x44,
59635 +     0x44, 0xE0, 0xFA, 0x07, 0x54, 0xE0, 0xF0, 0xC0, 0xF0, 0x20, 0x44, 0xCF, 0x74, 0x4C, 0x0D, 0x90,
59636 +     0x0D, 0x90, 0xF0, 0x38, 0x01, 0x90, 0xF0, 0x6C, 0xD2, 0x34, 0x80, 0xAC, 0x61, 0x0D, 0x90, 0x10,
59637 +     0x90, 0xF0, 0x0F, 0x74, 0xF0, 0x04, 0x41, 0x0D, 0xE0, 0xF9, 0x07, 0x90, 0xE0, 0xF0, 0xC0, 0x44,
59638 +     0x20, 0x44, 0xCF, 0x54, 0xFA, 0x07, 0x90, 0xF0, 0x44, 0x3F, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x80,
59639 +     0x0D, 0x90, 0xF0, 0x30, 0xF0, 0x38, 0x74, 0x6C, 0xF0, 0x4C, 0x0D, 0x90, 0xE0, 0xAD, 0x01, 0x90,
59640 +     0xF0, 0x74, 0x09, 0x90, 0x33, 0xE4, 0x10, 0xA2, 0xE0, 0x25, 0x01, 0x54, 0x90, 0xFF, 0xE0, 0x25,
59641 +     0x54, 0xE0, 0x63, 0x06, 0x22, 0xF0, 0x4F, 0xFB, 0x02, 0x70, 0x3B, 0xE5, 0x20, 0x7E, 0xE0, 0x41,
59642 +     0x10, 0x12, 0x34, 0x7F, 0x40, 0x0D, 0x90, 0x1B, 0xF0, 0xF8, 0x54, 0xE0, 0xE0, 0x60, 0x0D, 0x90,
59643 +     0x78, 0xF0, 0xF8, 0x54, 0x08, 0xF4, 0x76, 0xAE, 0x0D, 0x90, 0x24, 0x76, 0x54, 0xC4, 0xE0, 0xAA,
59644 +     0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0xE4, 0xFF, 0x2F, 0x0F, 0x00, 0x24, 0xCF, 0x33,
59645 +     0x04, 0x34, 0xEF, 0xFD, 0x0C, 0x07, 0x90, 0xFC, 0x20, 0xF0, 0x75, 0xE0, 0x45, 0xEC, 0xFF, 0xA4,
59646 +     0xED, 0xF6, 0x08, 0xF0, 0xE4, 0xF6, 0x08, 0x4F, 0x90, 0xF6, 0xAA, 0x78, 0xC0, 0x74, 0xA9, 0x0D,
59647 +     0x76, 0x09, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x77, 0x09, 0x90,
59648 +     0x04, 0x44, 0xF3, 0x54, 0x7B, 0x09, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x20,
59649 +     0x70, 0x44, 0xE0, 0x7A, 0x80, 0x44, 0xE0, 0xF0, 0x76, 0x09, 0x90, 0xF0, 0xF0, 0xF7, 0x54, 0xE0,
59650 +     0xE0, 0x40, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0xA5, 0x31, 0x04, 0xE0, 0x06, 0x90, 0x1E, 0x80,
59651 +     0xE0, 0x20, 0xE0, 0x67, 0x13, 0x13, 0xE0, 0x20, 0x90, 0xFF, 0x01, 0x54, 0xFE, 0xE0, 0x63, 0x06,
59652 +     0x01, 0x54, 0x13, 0x13, 0x90, 0x05, 0x60, 0x6F, 0xA8, 0x31, 0x67, 0x06, 0xF4, 0x76, 0xAE, 0x78,
59653 +     0x80, 0x24, 0x76, 0x08, 0x12, 0xAE, 0x7F, 0x5B, 0x54, 0x50, 0x3A, 0x11, 0xF4, 0x76, 0xAE, 0x78,
59654 +     0x90, 0x24, 0x76, 0x08, 0xC3, 0xE0, 0x7E, 0x09, 0x24, 0x50, 0x05, 0x94, 0x54, 0xE6, 0xB1, 0x78,
59655 +     0x06, 0x90, 0xFF, 0x01, 0x13, 0xFD, 0xE0, 0x63, 0x6F, 0x01, 0x54, 0x13, 0x60, 0xE4, 0x01, 0x70,
59656 +     0x75, 0x06, 0x90, 0x07, 0xF0, 0x08, 0x44, 0xE0, 0x13, 0xE6, 0xB1, 0x78, 0xB1, 0x31, 0x10, 0x92,
59657 +     0x3F, 0x7F, 0x20, 0x7E, 0x90, 0x1B, 0x10, 0x12, 0x13, 0xE0, 0x63, 0x06, 0x30, 0x3F, 0x54, 0x13,
59658 +     0x20, 0x7E, 0x07, 0xE0, 0x10, 0x12, 0x48, 0x7F, 0x7F, 0x20, 0x7E, 0x1B, 0x1B, 0x10, 0x12, 0x4A,
59659 +     0x06, 0x40, 0x7B, 0x71, 0x75, 0x28, 0x38, 0x75, 0x90, 0x22, 0x38, 0x39, 0xFF, 0xE0, 0x7E, 0x09,
59660 +     0x94, 0x80, 0x64, 0xD3, 0x78, 0x0C, 0x40, 0x85, 0x0A, 0x94, 0xE6, 0xAA, 0x80, 0x06, 0x03, 0x50,
59661 +     0xC3, 0x22, 0xC3, 0x0E, 0x94, 0x80, 0x64, 0xEF, 0xE4, 0x04, 0x50, 0x83, 0xD3, 0xF6, 0xAA, 0x78,
59662 +     0x7F, 0x20, 0x7E, 0x22, 0x1B, 0x10, 0x12, 0xC1, 0xCA, 0x7F, 0x20, 0x7E, 0xFD, 0xE6, 0xBE, 0x78,
59663 +     0x10, 0x12, 0x00, 0x7C, 0x01, 0x90, 0xE4, 0x28, 0x06, 0x90, 0xF0, 0xB1, 0xFB, 0x54, 0xE0, 0x43,
59664 +     0xA5, 0x78, 0xE4, 0xF0, 0x90, 0xF6, 0x08, 0xF6, 0x44, 0xE0, 0xE3, 0x07, 0x06, 0x90, 0xF0, 0x01,
59665 +     0x54, 0xC4, 0xE0, 0x40, 0x2F, 0xE0, 0x20, 0x0F, 0x54, 0x13, 0xC4, 0xE0, 0x27, 0xE0, 0x30, 0x07,
59666 +     0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x06, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x17, 0xE0, 0x20, 0xF9,
59667 +     0xE0, 0x71, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x0B, 0xE0, 0x20, 0x3F, 0x11, 0x50, 0x7B, 0x71,
59668 +     0x75, 0x22, 0x38, 0x75, 0x78, 0x22, 0x58, 0x39, 0x60, 0x16, 0xE6, 0xA9, 0x40, 0x7B, 0x71, 0x0B,
59669 +     0x26, 0x38, 0x75, 0x07, 0x22, 0x69, 0x39, 0x75, 0x75, 0x2C, 0x38, 0x75, 0xE4, 0x22, 0x29, 0x39,
59670 +     0xF0, 0x41, 0x0D, 0x90, 0x74, 0x40, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x38, 0x0D, 0x90, 0xF0, 0x60,
59671 +     0xF0, 0xAA, 0x74, 0xA2, 0x74, 0x42, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30, 0x0D, 0x90, 0xF0, 0x62,
59672 +     0xF0, 0x20, 0x74, 0x45, 0xF0, 0x65, 0x0D, 0x90, 0x74, 0x46, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x9C,
59673 +     0x0D, 0x90, 0xF0, 0x66, 0xF0, 0x89, 0x74, 0x4A, 0xF0, 0x6A, 0x0D, 0x90, 0x61, 0x0D, 0x90, 0xE4,
59674 +     0xF8, 0x07, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0x74, 0xFD, 0x07, 0x90,
59675 +     0x08, 0x90, 0xF0, 0x01, 0x8F, 0x54, 0xE0, 0x04, 0x90, 0xF0, 0x20, 0x44, 0x54, 0xE0, 0x10, 0x07,
59676 +     0xF0, 0x54, 0xC4, 0x0F, 0x34, 0x09, 0x90, 0x04, 0x10, 0x07, 0x90, 0xF0, 0x0F, 0x54, 0xC4, 0xE0,
59677 +     0x0F, 0x07, 0x90, 0xFF, 0xC4, 0x0F, 0x54, 0xE0, 0x90, 0x4F, 0xF0, 0x54, 0x90, 0xF0, 0x33, 0x09,
59678 +     0xC4, 0xE0, 0x0F, 0x07, 0x09, 0x90, 0x0F, 0x54, 0x09, 0x90, 0xF0, 0x32, 0xF0, 0x01, 0x74, 0x35,
59679 +     0x74, 0x2A, 0x09, 0x90, 0xF0, 0x14, 0xF0, 0x03, 0x04, 0x31, 0x09, 0x90, 0xF0, 0x01, 0x74, 0xF0,
59680 +     0x74, 0x8F, 0x09, 0x90, 0x01, 0x74, 0xF0, 0x03, 0x90, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x13, 0x74,
59681 +     0x03, 0x74, 0x91, 0x09, 0x92, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0xFA, 0x74, 0x03, 0x74, 0x96, 0x09,
59682 +     0xF0, 0x01, 0x74, 0xF0, 0xE0, 0x10, 0x07, 0x90, 0x54, 0xC4, 0x0F, 0x54, 0x09, 0x90, 0x04, 0xF0,
59683 +     0x07, 0x90, 0xF0, 0x99, 0x54, 0xC4, 0xE0, 0x10, 0x07, 0x90, 0xFF, 0x0F, 0x0F, 0x54, 0xE0, 0x0F,
59684 +     0x4F, 0xF0, 0x54, 0xC4, 0xF0, 0x98, 0x09, 0x90, 0xE0, 0x0F, 0x07, 0x90, 0x0F, 0x54, 0xC4, 0xFF,
59685 +     0xF0, 0x97, 0x09, 0x90, 0x74, 0x9A, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0xF0, 0x0B, 0x74, 0x81,
59686 +     0x74, 0x80, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x03, 0xF0, 0x0A, 0x74, 0x81, 0x74, 0x80, 0x09, 0x90,
59687 +     0x09, 0x90, 0xF0, 0x02, 0x09, 0x90, 0xF0, 0x68, 0x90, 0xF0, 0x04, 0x6F, 0x05, 0x74, 0x70, 0x09,
59688 +     0x71, 0x09, 0x90, 0xF0, 0x72, 0x09, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74, 0x09, 0x90, 0xF0, 0x01,
59689 +     0xF0, 0x03, 0x74, 0x6D, 0x90, 0xF0, 0x01, 0x74, 0x03, 0x74, 0x6C, 0x09, 0x6B, 0x09, 0x90, 0xF0,
59690 +     0xF0, 0x01, 0x74, 0xF0, 0xF0, 0xC5, 0x07, 0x90, 0xE0, 0x70, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
59691 +     0x13, 0xC3, 0xCE, 0x03, 0xF9, 0xD8, 0x13, 0xCE, 0x33, 0x33, 0x01, 0x54, 0x44, 0x08, 0x54, 0x33,
59692 +     0xC6, 0x07, 0x90, 0x01, 0x6F, 0x06, 0x90, 0xF0, 0xC4, 0xC0, 0x54, 0xE0, 0x03, 0x54, 0x13, 0x13,
59693 +     0xC7, 0x07, 0x90, 0xFF, 0x4F, 0xFC, 0x54, 0xE0, 0xF1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x15, 0x74,
59694 +     0xE4, 0xF0, 0xF2, 0x07, 0xDF, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xF0, 0x04, 0x07, 0x90, 0xF0, 0xDE,
59695 +     0xF0, 0x03, 0x74, 0xE0, 0xF0, 0xE1, 0x07, 0x90, 0xDF, 0x07, 0x90, 0xE4, 0xE3, 0x07, 0x90, 0xF0,
59696 +     0x07, 0x90, 0xF0, 0x04, 0x07, 0x90, 0xF0, 0xE2, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0x03, 0x74, 0xE5,
59697 +     0xE3, 0x07, 0x90, 0xE4, 0x43, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x41, 0x09,
59698 +     0xFD, 0xE4, 0xF0, 0xFE, 0xE0, 0x43, 0x09, 0x90, 0x0A, 0x60, 0x01, 0x64, 0xFF, 0x94, 0xC3, 0xED,
59699 +     0x0D, 0x00, 0x04, 0x50, 0x20, 0x7E, 0xEE, 0x80, 0x00, 0x7C, 0xD9, 0x7F, 0x90, 0x28, 0x10, 0x12,
59700 +     0x43, 0x74, 0x4B, 0x09, 0x4D, 0x09, 0x90, 0xF0, 0x4F, 0x09, 0x90, 0xF0, 0x51, 0x09, 0x90, 0xF0,
59701 +     0x38, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x90, 0xF0, 0x3A, 0x09, 0x90, 0xF0, 0x3B, 0x09,
59702 +     0xE4, 0xF0, 0x3C, 0x09, 0xBD, 0x0D, 0x00, 0xFD, 0x09, 0x90, 0xFB, 0x80, 0xF0, 0x42, 0x74, 0x4B,
59703 +     0xF0, 0x4D, 0x09, 0x90, 0xF0, 0x4F, 0x09, 0x90, 0xF0, 0x51, 0x09, 0x90, 0x74, 0x38, 0x09, 0x90,
59704 +     0x09, 0x90, 0xF0, 0x04, 0x09, 0x90, 0xF0, 0x3A, 0x09, 0x90, 0xF0, 0x3B, 0x09, 0x90, 0xF0, 0x3C,
59705 +     0x01, 0x44, 0xE0, 0x41, 0x53, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x12, 0x74, 0x0D, 0x74, 0xFB, 0x07,
59706 +     0x07, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0, 0x60, 0x3B, 0xE5, 0x22, 0x7F, 0x20, 0x7E, 0x0D,
59707 +     0x1B, 0x10, 0x12, 0x6A, 0x05, 0x76, 0xA4, 0x78, 0x7B, 0x71, 0xBA, 0xD1, 0x38, 0x75, 0x07, 0x50,
59708 +     0xA1, 0x39, 0x75, 0x23, 0xE6, 0xA4, 0x78, 0x22, 0x09, 0x90, 0x2F, 0x70, 0xF0, 0x40, 0x74, 0x63,
59709 +     0x73, 0x7F, 0x20, 0x7E, 0x07, 0xC0, 0x06, 0xC0, 0xE0, 0x66, 0x09, 0x90, 0x67, 0x09, 0x90, 0xFE,
59710 +     0xFC, 0xEE, 0xFD, 0xE0, 0xD0, 0x07, 0xD0, 0xED, 0x28, 0x10, 0x12, 0x06, 0x75, 0x28, 0x38, 0x75,
59711 +     0xA7, 0x78, 0xAD, 0x39, 0x76, 0x08, 0x01, 0x76, 0xA4, 0x78, 0x22, 0xF4, 0x09, 0x90, 0x05, 0x76,
59712 +     0xF0, 0x03, 0x74, 0x54, 0xF0, 0x56, 0x09, 0x90, 0x74, 0x57, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01,
59713 +     0xF0, 0x0F, 0x74, 0x56, 0x74, 0x58, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x04, 0x74, 0xF0, 0x14, 0x5C,
59714 +     0x09, 0x90, 0xF0, 0x07, 0xF0, 0x04, 0x74, 0x5D, 0x14, 0x5E, 0x09, 0x90, 0x5F, 0x09, 0x90, 0xF0,
59715 +     0x5E, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x17, 0x74, 0x59, 0x09, 0x5A, 0x09, 0x90, 0xF0,
59716 +     0x90, 0xF0, 0x15, 0x74, 0x04, 0x74, 0x60, 0x09, 0x62, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x40, 0x74,
59717 +     0x03, 0x74, 0x5B, 0x09, 0x54, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x0D, 0x74, 0x56, 0x09,
59718 +     0x5C, 0x09, 0x90, 0xF0, 0xE4, 0xF0, 0x05, 0x74, 0xF0, 0x60, 0x09, 0x90, 0x7F, 0x7A, 0xFF, 0x7B,
59719 +     0xF1, 0x01, 0x7F, 0xFD, 0x7A, 0x00, 0x7B, 0xB2, 0xFF, 0xFD, 0xE4, 0xEC, 0xB2, 0x78, 0xB2, 0xF1,
59720 +     0x08, 0xF0, 0x75, 0xE6, 0x74, 0xC3, 0xFF, 0xA4, 0xE4, 0xFD, 0x9F, 0xE0, 0xE6, 0xFC, 0xF0, 0x95,
59721 +     0xA4, 0x04, 0xF0, 0x75, 0x9F, 0xED, 0xC3, 0xFF, 0xF0, 0x95, 0xEC, 0xFF, 0xFA, 0x00, 0x7B, 0xEF,
59722 +     0x02, 0x7F, 0xFD, 0xE4, 0x00, 0x7B, 0xB2, 0xF1, 0x02, 0x7D, 0x40, 0x7A, 0xB2, 0xF1, 0xFF, 0xE4,
59723 +     0xE0, 0x59, 0x09, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x76, 0x09, 0x44, 0xE0, 0xF0, 0x01,
59724 +     0x09, 0x90, 0xF0, 0x04, 0xFC, 0x54, 0xE0, 0x77, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x7B, 0x09,
59725 +     0xF0, 0x04, 0x44, 0xF0, 0xE0, 0x7A, 0x09, 0x90, 0x06, 0x44, 0xF8, 0x54, 0x08, 0x44, 0xE0, 0xF0,
59726 +     0x79, 0x09, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x01, 0xFB, 0x54, 0xE0, 0x76,
59727 +     0x54, 0xEF, 0x22, 0xF0, 0xFF, 0x10, 0x44, 0x0F, 0x54, 0x33, 0xC4, 0xED, 0x09, 0x90, 0x4F, 0x60,
59728 +     0xFF, 0xEA, 0xF0, 0x63, 0xEF, 0x64, 0x09, 0x90, 0x65, 0x09, 0x90, 0xF0, 0x90, 0xE4, 0xF0, 0xEB,
59729 +     0x22, 0xF0, 0x63, 0x09, 0x48, 0x60, 0x3B, 0xE5, 0x92, 0x7F, 0x20, 0x7E, 0x78, 0x1B, 0x10, 0x12,
59730 +     0x90, 0x64, 0x76, 0xA4, 0x0D, 0x74, 0x56, 0x09, 0x7A, 0x09, 0x90, 0xF0, 0xF0, 0x07, 0x44, 0xE0,
59731 +     0xE0, 0x79, 0x09, 0x90, 0x90, 0xF0, 0x03, 0x44, 0x02, 0x74, 0x58, 0x09, 0x59, 0x09, 0x90, 0xF0,
59732 +     0x44, 0xE3, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x14, 0xF0, 0x02, 0x74, 0x5D, 0x74, 0x90, 0x09, 0x90,
59733 +     0x09, 0x90, 0xF0, 0x07, 0xF0, 0x03, 0x74, 0x91, 0xE0, 0x92, 0x09, 0x90, 0xF0, 0xFA, 0x74, 0xE4,
59734 +     0x50, 0x7B, 0x23, 0x12, 0x23, 0x38, 0x75, 0x07, 0x22, 0xA1, 0x39, 0x75, 0x70, 0xE6, 0xA4, 0x78,
59735 +     0x29, 0x38, 0x75, 0x06, 0x22, 0xFA, 0x39, 0x75, 0x1D, 0x60, 0x3B, 0xE5, 0x4C, 0x7F, 0x20, 0x7E,
59736 +     0x78, 0x1B, 0x10, 0x12, 0x78, 0x0A, 0x76, 0xA4, 0x90, 0x07, 0x76, 0xB2, 0x44, 0xE0, 0x40, 0x0D,
59737 +     0x0D, 0x90, 0xF0, 0x07, 0x07, 0x44, 0xE0, 0x60, 0xE6, 0xA4, 0x78, 0xF0, 0x0A, 0x76, 0x4E, 0x70,
59738 +     0xD3, 0xE6, 0xB2, 0x78, 0x23, 0x40, 0x00, 0x94, 0xE0, 0x7E, 0x09, 0x90, 0x40, 0x0A, 0x94, 0xD3,
59739 +     0x54, 0xE6, 0x16, 0x1A, 0x0D, 0x90, 0xFF, 0x07, 0xF8, 0x54, 0xE0, 0x40, 0x54, 0xE6, 0xF0, 0x4F,
59740 +     0x0D, 0x90, 0xFF, 0x07, 0xF8, 0x54, 0xE0, 0x60, 0x7E, 0x22, 0xF0, 0x4F, 0x78, 0x55, 0x7F, 0x20,
59741 +     0x7C, 0xFD, 0xE6, 0xB2, 0x28, 0x10, 0x12, 0x00, 0x62, 0x7F, 0x20, 0x7E, 0xE0, 0x7E, 0x09, 0x90,
59742 +     0x12, 0x00, 0x7C, 0xFD, 0x38, 0x75, 0x28, 0x10, 0x69, 0x39, 0x75, 0x26, 0x60, 0x3B, 0xE5, 0x22,
59743 +     0x7F, 0x20, 0x7E, 0x58, 0x1B, 0x10, 0x12, 0x80, 0x0A, 0x76, 0xA4, 0x78, 0x74, 0x56, 0x09, 0x90,
59744 +     0x09, 0x90, 0xF0, 0x0D, 0xF0, 0x04, 0x74, 0x58, 0xE0, 0x59, 0x09, 0x90, 0x10, 0x44, 0xE3, 0x54,
59745 +     0x02, 0x44, 0xE0, 0xF0, 0x5C, 0x09, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x5D, 0x09, 0x90,
59746 +     0x09, 0x90, 0xF0, 0x03, 0x01, 0x44, 0xE0, 0x5E, 0x60, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74,
59747 +     0x74, 0xE0, 0x61, 0x09, 0x09, 0x90, 0xF0, 0xCD, 0xF0, 0x04, 0x74, 0x90, 0x14, 0x91, 0x09, 0x90,
59748 +     0x92, 0x09, 0x90, 0xF0, 0xFA, 0x74, 0xE4, 0xE0, 0x7B, 0x23, 0x12, 0xF0, 0xA7, 0x7F, 0x07, 0x40,
59749 +     0x50, 0x3A, 0x11, 0x12, 0x23, 0x38, 0x75, 0x07, 0x22, 0xA1, 0x39, 0x75, 0x70, 0xE6, 0xA4, 0x78,
59750 +     0x7D, 0x09, 0x90, 0x0F, 0x17, 0x94, 0xC3, 0xE0, 0x38, 0x75, 0x06, 0x50, 0x31, 0x39, 0x75, 0x29,
59751 +     0x60, 0x3B, 0xE5, 0x22, 0x7F, 0x20, 0x7E, 0x2C, 0x1B, 0x10, 0x12, 0x89, 0x14, 0x76, 0xA4, 0x78,
59752 +     0xE0, 0x59, 0x09, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x5C, 0x09, 0x09, 0x90, 0xF0, 0xFB,
59753 +     0xFD, 0x54, 0xE0, 0x60, 0x90, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x07, 0x74, 0x03, 0x74, 0x91, 0x09,
59754 +     0x12, 0xAA, 0x31, 0xF0, 0x07, 0x40, 0x7B, 0x23, 0x11, 0x12, 0xA7, 0x7F, 0x75, 0x07, 0x50, 0x3A,
59755 +     0x39, 0x75, 0x23, 0x38, 0xA4, 0x78, 0x22, 0xA1, 0x90, 0x2E, 0x70, 0xE6, 0xC3, 0xE0, 0x7D, 0x09,
59756 +     0x08, 0x50, 0x0D, 0x94, 0x75, 0x27, 0x38, 0x75, 0x06, 0x80, 0xD4, 0x39, 0x75, 0x28, 0x38, 0x75,
59757 +     0x90, 0xE4, 0xAD, 0x39, 0xE0, 0xF0, 0x63, 0x09, 0x40, 0x44, 0x9F, 0x54, 0x66, 0x09, 0x90, 0xF0,
59758 +     0x75, 0x06, 0x70, 0xE0, 0x39, 0x75, 0x26, 0x38, 0x09, 0x90, 0x22, 0x69, 0xF0, 0x0D, 0x74, 0x56,
59759 +     0x54, 0xED, 0x02, 0x7D, 0x63, 0x09, 0x90, 0x0F, 0x66, 0x09, 0x90, 0xF0, 0x90, 0x56, 0xF5, 0xE0,
59760 +     0xF5, 0xE0, 0x67, 0x09, 0xFF, 0x56, 0xE5, 0x57, 0xFE, 0xE0, 0x95, 0x33, 0x9F, 0x57, 0xE5, 0xC3,
59761 +     0x56, 0xE5, 0x57, 0xF5, 0x90, 0x56, 0xF5, 0x9E, 0x44, 0xE0, 0x63, 0x09, 0x09, 0x90, 0xF0, 0x10,
59762 +     0xF0, 0x56, 0xE5, 0x64, 0xE5, 0x65, 0x09, 0x90, 0x90, 0xE4, 0xF0, 0x57, 0x0D, 0xF0, 0x63, 0x09,
59763 +     0x90, 0xBF, 0x0A, 0xBD, 0x05, 0x74, 0x56, 0x09, 0x3B, 0xE5, 0x22, 0xF0, 0x20, 0x7E, 0x3B, 0x60,
59764 +     0x10, 0x12, 0x9B, 0x7F, 0x76, 0xA4, 0x78, 0x1B, 0x69, 0x06, 0x90, 0x05, 0x54, 0x13, 0x13, 0xE0,
59765 +     0x50, 0xE0, 0x30, 0x3F, 0xE0, 0x42, 0x0D, 0x90, 0x30, 0x44, 0x8F, 0x54, 0x62, 0x0D, 0x90, 0xF0,
59766 +     0x44, 0x8F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x30, 0x8F, 0x54, 0xE0, 0x45, 0x90, 0xF0, 0x20, 0x44,
59767 +     0x54, 0xE0, 0x65, 0x0D, 0xF0, 0x20, 0x44, 0x8F, 0x69, 0x06, 0x90, 0x22, 0x13, 0x13, 0xFF, 0xE0,
59768 +     0xE0, 0x30, 0x3F, 0x54, 0xE4, 0x65, 0x51, 0x0D, 0x7E, 0xFD, 0x33, 0xFC, 0x12, 0xA9, 0x7F, 0x20,
59769 +     0xA4, 0x78, 0x28, 0x10, 0x7E, 0x0D, 0x70, 0xE6, 0x12, 0x4A, 0x7F, 0x20, 0x38, 0x75, 0x1B, 0x10,
59770 +     0xC5, 0x39, 0x75, 0x2A, 0x7E, 0x4A, 0x7F, 0x22, 0x7C, 0x46, 0x7D, 0x0D, 0x8F, 0x10, 0xD2, 0x0D,
59771 +     0xE0, 0x83, 0x8E, 0x82, 0xD3, 0x0F, 0x54, 0xC4, 0x36, 0x40, 0x06, 0x94, 0xE0, 0x7D, 0x09, 0x90,
59772 +     0x2E, 0x50, 0x19, 0x94, 0x83, 0x8C, 0x82, 0x8D, 0x54, 0xC4, 0xFD, 0xE0, 0x54, 0xED, 0xFC, 0x0F,
59773 +     0x14, 0xEC, 0xFD, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x8F, 0xF0, 0x4D, 0xF0, 0xC4, 0xFF, 0xE0, 0x82,
59774 +     0xEF, 0xFE, 0x0F, 0x54, 0xEE, 0xFF, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x14, 0xF0, 0x4F, 0xF0, 0x54,
59775 +     0x0D, 0x90, 0x10, 0xC2, 0x0D, 0x90, 0xE0, 0x46, 0x0D, 0x90, 0xF0, 0x66, 0x0D, 0x90, 0xE0, 0x4A,
59776 +     0x10, 0xA2, 0xF0, 0x6A, 0x7F, 0x20, 0x7E, 0x22, 0x1B, 0x10, 0x12, 0xAC, 0xE0, 0x7E, 0x09, 0x90,
59777 +     0xE4, 0xF6, 0xAB, 0x78, 0xF0, 0x58, 0x09, 0x90, 0xE0, 0x59, 0x09, 0x90, 0x08, 0x44, 0xE3, 0x54,
59778 +     0x5D, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74, 0x54, 0xE0, 0x5C, 0x09, 0x09, 0x90, 0xF0, 0xFB,
59779 +     0xF0, 0x07, 0x74, 0x90, 0x74, 0x91, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x05, 0x74, 0xE4, 0xE0, 0x92,
59780 +     0x23, 0x12, 0xF0, 0xFA, 0x75, 0x07, 0x50, 0x7B, 0x39, 0x75, 0x23, 0x38, 0x38, 0x75, 0x22, 0xA1,
59781 +     0x60, 0x39, 0x75, 0x2B, 0xE0, 0xFD, 0x01, 0x90, 0x90, 0xFF, 0x70, 0x54, 0x54, 0xE0, 0x7A, 0x09,
59782 +     0x90, 0xF0, 0x4F, 0x8F, 0x54, 0xE0, 0xFD, 0x01, 0x09, 0x90, 0xFF, 0x0C, 0xF3, 0x54, 0xE0, 0x79,
59783 +     0x01, 0x90, 0xF0, 0x4F, 0x09, 0x90, 0xE0, 0xFD, 0x06, 0xE0, 0x30, 0x7B, 0xF0, 0x0F, 0x54, 0xE0,
59784 +     0x54, 0xE0, 0x06, 0x80, 0xF0, 0x20, 0x44, 0x0F, 0xE0, 0xFD, 0x01, 0x90, 0x30, 0x77, 0x09, 0x90,
59785 +     0x54, 0xE0, 0x07, 0xE1, 0xF0, 0x08, 0x44, 0xF3, 0xF3, 0x54, 0xE0, 0x22, 0x22, 0xF0, 0x04, 0x44,
59786 +     0x02, 0x70, 0x3B, 0xE5, 0x20, 0x7E, 0x07, 0x81, 0x10, 0x12, 0xB7, 0x7F, 0xA9, 0x78, 0xE4, 0x1B,
59787 +     0x66, 0x06, 0x90, 0xF6, 0x54, 0x13, 0xC4, 0xE0, 0x60, 0xFE, 0x24, 0x07, 0x22, 0x70, 0x04, 0x1D,
59788 +     0x74, 0xC9, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0xF8, 0x54, 0xE0, 0xE4, 0x90, 0xF0, 0x02, 0x44,
59789 +     0x54, 0xE0, 0xE0, 0x07, 0xF0, 0x03, 0x44, 0xF8, 0x07, 0x90, 0x0D, 0x80, 0xF0, 0x01, 0x74, 0xC9,
59790 +     0x90, 0xE4, 0x05, 0x80, 0x90, 0xF0, 0xC9, 0x07, 0x3F, 0x74, 0xF1, 0x07, 0xF2, 0x07, 0x90, 0xF0,
59791 +     0x90, 0xF0, 0x2A, 0x74, 0x54, 0xE0, 0xE3, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x90, 0xF0, 0xF2, 0x07,
59792 +     0xC4, 0xE0, 0xFD, 0x01, 0x54, 0x13, 0x13, 0x13, 0xFE, 0x01, 0x90, 0x01, 0xE0, 0x0E, 0xE0, 0x30,
59793 +     0x7E, 0x09, 0x90, 0xFF, 0xA4, 0xF0, 0x8F, 0xE0, 0x80, 0x04, 0xF0, 0xE5, 0x09, 0x90, 0xE0, 0x01,
59794 +     0x09, 0x90, 0xF0, 0x7C, 0xF3, 0x54, 0xE0, 0x77, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x79, 0x09,
59795 +     0x09, 0x90, 0xF0, 0xF3, 0x0F, 0x54, 0xE0, 0x7B, 0x90, 0xF0, 0x20, 0x44, 0x44, 0xE0, 0x7A, 0x09,
59796 +     0x44, 0xE0, 0xF0, 0x70, 0x12, 0x22, 0xF0, 0x80, 0x07, 0x50, 0x7B, 0x23, 0x75, 0x23, 0x38, 0x75,
59797 +     0x75, 0x22, 0xA1, 0x39, 0x35, 0x75, 0x02, 0x34, 0x02, 0x30, 0x75, 0x83, 0x75, 0x15, 0x31, 0x75,
59798 +     0x39, 0x75, 0x23, 0x38, 0x01, 0x3A, 0x75, 0xA1, 0x7F, 0x20, 0x7E, 0x22, 0x1B, 0x10, 0x12, 0xCF,
59799 +     0x74, 0xFB, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01, 0xF0, 0x3F, 0x74, 0xF2, 0xE0, 0xE3, 0x07, 0x90,
59800 +     0xE4, 0xF0, 0x01, 0x44, 0xF0, 0xB1, 0x01, 0x90, 0xE0, 0x43, 0x06, 0x90, 0xE0, 0xF0, 0xFB, 0x54,
59801 +     0xE4, 0xF0, 0xDF, 0x54, 0x90, 0xF6, 0x80, 0x78, 0x80, 0x74, 0x60, 0x06, 0xFF, 0x74, 0xA3, 0xF0,
59802 +     0x74, 0x09, 0x90, 0xF0, 0x75, 0xF0, 0xE4, 0xE0, 0x35, 0x75, 0x02, 0x34, 0x01, 0x30, 0x75, 0x56,
59803 +     0x22, 0xC5, 0x31, 0x75, 0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
59804 +     0xE0, 0x44, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB4, 0x01, 0x90, 0x33, 0xA9, 0x32, 0xAA,
59805 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x3A, 0x33, 0xF5, 0x32, 0xF5, 0x3A, 0x31, 0x50, 0x22,
59806 +     0x74, 0x61, 0x44, 0x09, 0x50, 0x00, 0x0A, 0x61, 0x09, 0x09, 0x3A, 0x31, 0x43, 0x4C, 0x6F, 0x4C,
59807 +     0x0A, 0x78, 0x25, 0x00, 0x61, 0x46, 0x4C, 0x00, 0x20, 0x20, 0x6C, 0x69, 0x78, 0x25, 0x20, 0x3A,
59808 +     0x58, 0x52, 0x00, 0x0A, 0x54, 0x41, 0x54, 0x53, 0x25, 0x20, 0x3A, 0x45, 0x0A, 0x00, 0x0A, 0x78,
59809 +     0x09, 0x3A, 0x31, 0x50, 0x4B, 0x4F, 0x4C, 0x09, 0x25, 0x20, 0x3A, 0x20, 0x50, 0x00, 0x0A, 0x64,
59810 +     0x09, 0x09, 0x3A, 0x31, 0x20, 0x4C, 0x56, 0x4C, 0x64, 0x25, 0x20, 0x3A, 0x31, 0x50, 0x00, 0x0A,
59811 +     0x50, 0x09, 0x09, 0x3A, 0x3A, 0x20, 0x52, 0x57, 0x20, 0x44, 0x25, 0x20, 0x31, 0x50, 0x00, 0x0A,
59812 +     0x53, 0x09, 0x09, 0x3A, 0x3A, 0x20, 0x52, 0x4E, 0x20, 0x64, 0x25, 0x20, 0x00, 0x0A, 0x42, 0x64,
59813 +     0x09, 0x3A, 0x31, 0x50, 0x4F, 0x52, 0x46, 0x09, 0x25, 0x20, 0x3A, 0x20, 0x70, 0x70, 0x20, 0x44,
59814 +     0x50, 0x00, 0x0A, 0x6D, 0x09, 0x09, 0x3A, 0x31, 0x3A, 0x51, 0x45, 0x4C, 0x44, 0x25, 0x20, 0x00,
59815 +     0x50, 0x00, 0x0A, 0x00, 0x09, 0x09, 0x3A, 0x31, 0x3A, 0x45, 0x46, 0x44, 0x3A, 0x31, 0x50, 0x00,
59816 +     0x2D, 0x2D, 0x09, 0x09, 0x0A, 0x2D, 0x2D, 0x2D, 0x3A, 0x31, 0x50, 0x00, 0x78, 0x54, 0x09, 0x09,
59817 +     0x6B, 0x61, 0x57, 0x2D, 0x20, 0x20, 0x3A, 0x65, 0x00, 0x0A, 0x64, 0x25, 0x09, 0x3A, 0x31, 0x50,
59818 +     0x2D, 0x78, 0x54, 0x09, 0x65, 0x69, 0x75, 0x51, 0x25, 0x20, 0x3A, 0x74, 0x50, 0x00, 0x0A, 0x64,
59819 +     0x09, 0x09, 0x3A, 0x31, 0x57, 0x2D, 0x78, 0x52, 0x3A, 0x65, 0x6B, 0x61, 0x64, 0x25, 0x20, 0x20,
59820 +     0x31, 0x50, 0x00, 0x0A, 0x52, 0x09, 0x09, 0x3A, 0x75, 0x51, 0x2D, 0x78, 0x3A, 0x74, 0x65, 0x69,
59821 +     0x0A, 0x64, 0x25, 0x20, 0x3A, 0x31, 0x50, 0x00, 0x6F, 0x4C, 0x09, 0x09, 0x0A, 0x52, 0x43, 0x53,
59822 +     0x3A, 0x31, 0x50, 0x00, 0x6F, 0x4C, 0x09, 0x09, 0x50, 0x00, 0x0A, 0x53, 0x09, 0x09, 0x3A, 0x31,
59823 +     0x5F, 0x44, 0x41, 0x42, 0x0A, 0x47, 0x49, 0x53, 0x26, 0x1F, 0x18, 0x00, 0x4E, 0x41, 0x36, 0x2D,
59824 +     0x9A, 0x84, 0x70, 0x5E, 0xFF, 0xEA, 0xCD, 0xB3, 0x20, 0x14, 0x0D, 0x08, 0xC9, 0x7F, 0x50, 0x33,
59825 +     0x02, 0x70, 0x3A, 0xE5, 0x20, 0x7E, 0xD9, 0x21, 0x10, 0x12, 0x1D, 0x7F, 0x43, 0x06, 0x90, 0x1B,
59826 +     0xF0, 0x04, 0x44, 0xE0, 0x54, 0xE6, 0x80, 0x78, 0x33, 0xC4, 0xFC, 0x01, 0xE0, 0xFE, 0xE0, 0x54,
59827 +     0xF0, 0x4E, 0xDF, 0x54, 0xE0, 0x75, 0x06, 0x90, 0xEC, 0xF0, 0x01, 0x44, 0xE0, 0x25, 0xE0, 0x25,
59828 +     0x74, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0xAC, 0x78, 0xE4, 0xF0, 0x78, 0xF6, 0x08, 0xF6,
59829 +     0xC2, 0x78, 0xF6, 0xAA, 0x2C, 0x49, 0x75, 0xF6, 0x75, 0x81, 0x4A, 0x75, 0x4C, 0x75, 0x27, 0x4B,
59830 +     0x6F, 0x07, 0x90, 0x57, 0xF0, 0x0C, 0x44, 0xE0, 0x74, 0x6E, 0x07, 0x90, 0x06, 0x90, 0xF0, 0x08,
59831 +     0xA3, 0xFE, 0xE0, 0x70, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x30, 0xF9, 0xD8,
59832 +     0xE4, 0xEF, 0xD2, 0x16, 0x08, 0xF6, 0xB5, 0x78, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6,
59833 +     0x08, 0xF6, 0x08, 0xF6, 0xD1, 0xF6, 0x08, 0xF6, 0x70, 0x06, 0x90, 0x3A, 0xE0, 0xA3, 0xFE, 0xE0,
59834 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x2C, 0xE0, 0x30, 0xF9, 0x70, 0xE6, 0xBD, 0x78,
59835 +     0xFF, 0x01, 0x90, 0x27, 0x54, 0x13, 0x13, 0xE0, 0x16, 0xE0, 0x20, 0x3F, 0xFE, 0xE6, 0xAC, 0x78,
59836 +     0xE4, 0xFF, 0xE6, 0x08, 0xFA, 0x7B, 0xFD, 0xFC, 0xF8, 0xF9, 0xFF, 0x7A, 0xFF, 0x02, 0x12, 0xC3,
59837 +     0xED, 0xD2, 0x06, 0x70, 0x01, 0x76, 0xBD, 0x78, 0xE0, 0xE1, 0x07, 0x90, 0x07, 0x90, 0x14, 0x60,
59838 +     0x01, 0x44, 0xE0, 0xDF, 0xE1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0xDF, 0x07,
59839 +     0x01, 0x90, 0xF0, 0xFE, 0x02, 0x44, 0xE0, 0xB1, 0xFE, 0xE0, 0xF0, 0xFF, 0xE0, 0xDB, 0x07, 0x90,
59840 +     0x54, 0x13, 0x13, 0xC4, 0xC4, 0xEE, 0xFD, 0x01, 0xFE, 0x01, 0x54, 0x13, 0xFF, 0xDF, 0x54, 0xEF,
59841 +     0x01, 0x54, 0x4D, 0xEE, 0xE0, 0x54, 0x33, 0xC4, 0xB1, 0x01, 0x90, 0x4F, 0x90, 0xFF, 0xE0, 0xF0,
59842 +     0xC4, 0xE0, 0xDB, 0x07, 0xFE, 0x01, 0x54, 0x13, 0x13, 0x13, 0x13, 0xEF, 0xEF, 0xFD, 0x01, 0x54,
59843 +     0xED, 0xFF, 0xF7, 0x54, 0x33, 0x01, 0x54, 0x4E, 0xF8, 0x54, 0x33, 0x33, 0xB1, 0x01, 0x90, 0x4F,
59844 +     0x90, 0xFF, 0xE0, 0xF0, 0xC3, 0xE0, 0xDB, 0x07, 0xFE, 0x01, 0x54, 0x13, 0x01, 0x54, 0xC4, 0xEF,
59845 +     0xEF, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0xF0, 0x54, 0xC4, 0x01, 0xB1, 0x01, 0x90, 0x4F,
59846 +     0xDB, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x62, 0x74, 0xFE, 0xE0, 0x70, 0x06, 0x02, 0x78, 0xE0, 0xA3,
59847 +     0xCE, 0x13, 0xC3, 0xCE, 0x20, 0xF9, 0xD8, 0x13, 0x09, 0x90, 0x0D, 0xE0, 0xBF, 0x78, 0xE0, 0x7D,
59848 +     0x7E, 0x09, 0x90, 0xF6, 0x71, 0xF6, 0x08, 0xE0, 0x70, 0x06, 0x90, 0xEB, 0xE0, 0xA3, 0xFE, 0xE0,
59849 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x05, 0xE0, 0x30, 0xF9, 0x80, 0x55, 0xF5, 0xE4,
59850 +     0xE4, 0xEF, 0xB1, 0x3F, 0x90, 0x55, 0xF5, 0x33, 0x40, 0x74, 0xC8, 0x09, 0x66, 0x09, 0x90, 0xF0,
59851 +     0x01, 0x94, 0xD3, 0xE0, 0x55, 0x75, 0x2A, 0x50, 0x7F, 0x20, 0x7E, 0x01, 0x1B, 0x10, 0x12, 0x27,
59852 +     0x31, 0x7F, 0x20, 0x7E, 0x07, 0xC0, 0x06, 0xC0, 0xE0, 0x66, 0x09, 0x90, 0x67, 0x09, 0x90, 0xFE,
59853 +     0x24, 0x00, 0x7C, 0xE0, 0x3E, 0xEC, 0xFD, 0x00, 0xD0, 0x07, 0xD0, 0xFC, 0x28, 0x10, 0x12, 0x06,
59854 +     0x11, 0x12, 0x10, 0xD2, 0xE5, 0x12, 0x40, 0x4F, 0x74, 0x0E, 0x70, 0x55, 0x70, 0x4C, 0x65, 0x56,
59855 +     0x65, 0x2B, 0x74, 0x04, 0x61, 0x02, 0x60, 0x4B, 0xC2, 0xED, 0xC2, 0xEA, 0x7F, 0x20, 0x7E, 0xEF,
59856 +     0x7C, 0x55, 0xAD, 0x35, 0x28, 0x10, 0x12, 0x00, 0x42, 0x7F, 0x20, 0x7E, 0x56, 0x7D, 0x2B, 0x7C,
59857 +     0x90, 0x28, 0x10, 0x12, 0x54, 0xE0, 0x47, 0x07, 0x54, 0xE0, 0xF0, 0xF7, 0x07, 0x90, 0xF0, 0xDF,
59858 +     0xF0, 0xFF, 0x74, 0x6A, 0xF0, 0x6E, 0x07, 0x90, 0xE0, 0x41, 0x0D, 0x90, 0x90, 0xF0, 0xDF, 0x54,
59859 +     0x54, 0xE0, 0x61, 0x0D, 0x0D, 0x90, 0xF0, 0xDF, 0x7F, 0x54, 0xE0, 0x44, 0x64, 0x0D, 0x90, 0xF0,
59860 +     0xF0, 0x7F, 0x54, 0xE0, 0xE0, 0x41, 0x0D, 0x90, 0x90, 0xF0, 0xEF, 0x54, 0x54, 0xE0, 0x61, 0x0D,
59861 +     0x09, 0x90, 0xF0, 0xEF, 0x02, 0x44, 0xE0, 0x81, 0x80, 0x09, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0,
59862 +     0xE0, 0x69, 0x06, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0x94, 0x01, 0x54, 0xE0, 0xF0, 0xFE,
59863 +     0x07, 0x90, 0xF0, 0xFD, 0xFE, 0x54, 0xE0, 0xF6, 0x05, 0x08, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0,
59864 +     0xF0, 0x80, 0x44, 0xE0, 0x74, 0xF7, 0x07, 0x90, 0x06, 0x90, 0xF0, 0x3C, 0xFB, 0x54, 0xE0, 0x43,
59865 +     0x75, 0x06, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x7E, 0x7F, 0x02, 0x7E, 0x35, 0x8F, 0x34, 0x8E,
59866 +     0x33, 0x8F, 0x32, 0x8E, 0x75, 0x02, 0x30, 0x75, 0x30, 0x22, 0x0B, 0x31, 0xED, 0xA1, 0x02, 0x18,
59867 +     0xE6, 0x06, 0xAD, 0x78, 0x06, 0x01, 0x70, 0x18, 0x64, 0xE6, 0xAD, 0x78, 0x60, 0x46, 0x18, 0x01,
59868 +     0x90, 0xD8, 0x81, 0x02, 0xF5, 0xE0, 0x64, 0x08, 0x65, 0x08, 0x90, 0x57, 0xE5, 0x58, 0xF5, 0xE0,
59869 +     0x78, 0x57, 0xAE, 0x58, 0xE7, 0xA2, 0xCE, 0x06, 0xD8, 0x13, 0xCE, 0x13, 0x06, 0xAC, 0xFD, 0xF8,
59870 +     0x57, 0xAE, 0x58, 0xE5, 0xA2, 0xCE, 0x05, 0x78, 0x13, 0xCE, 0x13, 0xE7, 0xFF, 0x2D, 0xF8, 0xD8,
59871 +     0xEF, 0xFE, 0x3C, 0xEE, 0x58, 0xF5, 0x58, 0x25, 0xF5, 0x57, 0x35, 0xEE, 0xE6, 0xBF, 0x78, 0x57,
59872 +     0x7C, 0xED, 0x7D, 0xFF, 0x8F, 0x95, 0xD1, 0x21, 0x90, 0x58, 0xAF, 0x59, 0xF0, 0xEF, 0x60, 0x06,
59873 +     0x94, 0xD3, 0x59, 0xE5, 0x40, 0x59, 0xAF, 0x0E, 0xEF, 0x0E, 0x7F, 0x02, 0x54, 0xC4, 0x0F, 0x54,
59874 +     0x06, 0x90, 0xFF, 0xF0, 0x0F, 0x54, 0xE0, 0x61, 0x90, 0xE4, 0xF0, 0x4F, 0xE0, 0xF0, 0x63, 0x09,
59875 +     0x40, 0x44, 0x9F, 0x54, 0x66, 0x09, 0x90, 0xF0, 0x7E, 0x5A, 0xF5, 0xE0, 0x78, 0x4F, 0x7F, 0x20,
59876 +     0xE6, 0x06, 0x08, 0xA5, 0x70, 0x04, 0x86, 0x18, 0xFD, 0x14, 0x06, 0x01, 0x7E, 0x28, 0x10, 0x12,
59877 +     0xC0, 0x5F, 0x7F, 0x20, 0xE5, 0x07, 0xC0, 0x06, 0x09, 0x90, 0xFE, 0x5A, 0xEE, 0xFD, 0xE0, 0x67,
59878 +     0x07, 0xD0, 0xED, 0xFC, 0x10, 0x12, 0x06, 0xD0, 0x7F, 0x20, 0x7E, 0x28, 0xE6, 0xC0, 0x78, 0x6E,
59879 +     0xE0, 0x95, 0x33, 0xFD, 0x28, 0x10, 0x12, 0xFC, 0x7E, 0x7F, 0x20, 0x7E, 0x00, 0x7C, 0x59, 0xAD,
59880 +     0x7E, 0x28, 0x10, 0x12, 0xAD, 0x90, 0x7F, 0x20, 0x12, 0x57, 0xAC, 0x58, 0x5A, 0xE5, 0x28, 0x10,
59881 +     0x40, 0x01, 0x94, 0xD3, 0x22, 0xED, 0xA1, 0x02, 0x64, 0xE6, 0xAD, 0x78, 0x70, 0x46, 0x18, 0x02,
59882 +     0x7F, 0x20, 0x7E, 0x47, 0x1B, 0x10, 0x12, 0xA3, 0x63, 0x09, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0,
59883 +     0x56, 0xF5, 0xE4, 0xF0, 0x0F, 0x54, 0x56, 0xE5, 0x63, 0x09, 0x90, 0xFF, 0x4F, 0xF0, 0x54, 0xE0,
59884 +     0x7F, 0x20, 0x7E, 0xF0, 0xC0, 0x06, 0xC0, 0xAD, 0x66, 0x09, 0x90, 0x07, 0x09, 0x90, 0xFE, 0xE0,
59885 +     0xED, 0xFD, 0xE0, 0x67, 0x07, 0xD0, 0x06, 0xAC, 0x10, 0x12, 0x06, 0xD0, 0xE5, 0x56, 0x05, 0x28,
59886 +     0x0A, 0x94, 0xC3, 0x56, 0x50, 0x80, 0xCE, 0x40, 0x64, 0xE6, 0xAD, 0x78, 0x70, 0x46, 0x18, 0x03,
59887 +     0x7F, 0x20, 0x7E, 0x50, 0x1B, 0x10, 0x12, 0xB3, 0x63, 0x09, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0,
59888 +     0xE4, 0xF0, 0x20, 0x44, 0x56, 0xE5, 0x56, 0xF5, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x63, 0x09,
59889 +     0x7E, 0xF0, 0x4F, 0xF0, 0xC0, 0xAD, 0x7F, 0x20, 0x90, 0x07, 0xC0, 0x06, 0xFE, 0xE0, 0x66, 0x09,
59890 +     0xE0, 0x67, 0x09, 0x90, 0x06, 0xAC, 0xED, 0xFD, 0x06, 0xD0, 0x07, 0xD0, 0x05, 0x28, 0x10, 0x12,
59891 +     0xC3, 0x56, 0xE5, 0x56, 0xCE, 0x40, 0x08, 0x94, 0xB1, 0x7F, 0x20, 0x7E, 0x80, 0x1B, 0x10, 0x12,
59892 +     0xE6, 0xAD, 0x78, 0x6C, 0x46, 0x18, 0x04, 0x64, 0x06, 0x90, 0x63, 0x70, 0xA3, 0xFE, 0xE0, 0x70,
59893 +     0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x30, 0xF9, 0xD8, 0x17, 0x10, 0x12, 0x50,
59894 +     0xC9, 0x7F, 0x20, 0x7E, 0xFC, 0xE6, 0xB9, 0x78, 0x12, 0xFD, 0xE6, 0x08, 0x20, 0x7E, 0x28, 0x10,
59895 +     0xBB, 0x78, 0xDC, 0x7F, 0xE6, 0x08, 0xFC, 0xE6, 0x28, 0x10, 0x12, 0xFD, 0xEF, 0x7F, 0x20, 0x7E,
59896 +     0xFC, 0xE6, 0xB5, 0x78, 0x12, 0xFD, 0xE6, 0x08, 0x21, 0x7E, 0x28, 0x10, 0xB7, 0x78, 0x02, 0x7F,
59897 +     0xE6, 0x08, 0xFC, 0xE6, 0x28, 0x10, 0x12, 0xFD, 0xE4, 0x17, 0x10, 0x12, 0x08, 0xF6, 0xB5, 0x78,
59898 +     0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x08, 0xF6, 0x90, 0x22, 0xC3, 0xF6,
59899 +     0xD3, 0xE0, 0xF4, 0x07, 0x06, 0x40, 0xA0, 0x94, 0x15, 0x7F, 0x21, 0x7E, 0x09, 0x90, 0x31, 0x80,
59900 +     0x94, 0xC3, 0xE0, 0x7E, 0x78, 0x0E, 0x50, 0x03, 0x94, 0x06, 0xE6, 0xAA, 0x7E, 0x0A, 0x40, 0x03,
59901 +     0x80, 0x21, 0x7F, 0x21, 0xAA, 0x78, 0xE4, 0x1A, 0x7D, 0x09, 0x90, 0xF6, 0x3C, 0x94, 0xD3, 0xE0,
59902 +     0xC2, 0x78, 0x12, 0x40, 0x94, 0xD3, 0x06, 0xE6, 0x7E, 0x0D, 0x40, 0x03, 0x12, 0x2B, 0x7F, 0x21,
59903 +     0x22, 0xD3, 0x1B, 0x10, 0xF6, 0xC2, 0x78, 0xE4, 0x07, 0x90, 0x22, 0xC3, 0x13, 0xC4, 0xE0, 0xFA,
59904 +     0x75, 0x03, 0x54, 0x13, 0x24, 0xA4, 0x20, 0xF0, 0xF0, 0xE5, 0xFF, 0x00, 0x07, 0xAD, 0x0D, 0x34,
59905 +     0x63, 0x09, 0x90, 0xFC, 0x90, 0xF0, 0x40, 0x74, 0x75, 0xE0, 0x66, 0x09, 0x85, 0xA4, 0x14, 0xF0,
59906 +     0x57, 0xF5, 0x56, 0xF0, 0x83, 0x8C, 0x82, 0x8D, 0x90, 0x07, 0x54, 0xE0, 0xFF, 0x93, 0x48, 0x21,
59907 +     0x56, 0xAC, 0x00, 0x7E, 0x02, 0x12, 0x57, 0xAD, 0x8F, 0x56, 0x8E, 0x98, 0xEF, 0xFF, 0xE4, 0x57,
59908 +     0x93, 0x39, 0x21, 0x90, 0xD3, 0x56, 0xE5, 0xFE, 0x0F, 0x04, 0x40, 0x9E, 0x90, 0xF0, 0x0E, 0xBF,
59909 +     0xF0, 0xEF, 0x61, 0x06, 0x8D, 0x5B, 0x8C, 0x22, 0xF5, 0xFB, 0xE4, 0x5C, 0xC3, 0x83, 0xF5, 0x82,
59910 +     0x94, 0x80, 0x64, 0xEF, 0x7F, 0x02, 0x50, 0x81, 0x64, 0xEF, 0xD3, 0x01, 0x40, 0xBF, 0x94, 0x80,
59911 +     0xEF, 0x3F, 0x7F, 0x02, 0xA4, 0x04, 0xF0, 0x75, 0xED, 0xF0, 0xAC, 0xFD, 0x0B, 0x09, 0xE7, 0x20,
59912 +     0xEC, 0xFD, 0xE0, 0x25, 0xF3, 0x80, 0xFC, 0x33, 0x05, 0xAF, 0xFA, 0xE4, 0x02, 0x12, 0x04, 0xAE,
59913 +     0xAD, 0x06, 0xAC, 0x98, 0x07, 0x78, 0xED, 0x07, 0xCE, 0x13, 0xC3, 0xCE, 0xFD, 0xF9, 0xD8, 0x13,
59914 +     0xEC, 0xC3, 0x06, 0xAC, 0x24, 0x40, 0x01, 0x94, 0xFF, 0x9A, 0x07, 0x74, 0x00, 0x7E, 0x01, 0x74,
59915 +     0x80, 0x08, 0x07, 0xA8, 0xCE, 0x33, 0xC3, 0x05, 0xF9, 0xD8, 0xCE, 0x33, 0x82, 0xF5, 0x82, 0x25,
59916 +     0xF5, 0x83, 0x35, 0xEE, 0x13, 0xC3, 0xEC, 0x83, 0xFD, 0x13, 0xED, 0xFC, 0xBA, 0x08, 0xBA, 0x0A,
59917 +     0x9B, 0x05, 0x74, 0xC3, 0xE4, 0xFE, 0xEF, 0xFF, 0x82, 0xF5, 0x82, 0x25, 0xF5, 0x83, 0x35, 0xEE,
59918 +     0x7D, 0x00, 0x7C, 0x83, 0xFE, 0x82, 0xAF, 0x06, 0x8E, 0x98, 0x02, 0x12, 0xD3, 0x82, 0x8F, 0x83,
59919 +     0x5C, 0x95, 0x82, 0xE5, 0x5B, 0x95, 0x83, 0xE5, 0xF5, 0xE4, 0x07, 0x40, 0x80, 0x82, 0xF5, 0x83,
59920 +     0x5C, 0xE5, 0xC3, 0x0D, 0x82, 0xF5, 0x82, 0x95, 0x83, 0x95, 0x5B, 0xE5, 0x83, 0xE5, 0x83, 0xF5,
59921 +     0x83, 0x75, 0x82, 0xF5, 0x90, 0x22, 0xFF, 0x00, 0xF5, 0xE0, 0x6E, 0x07, 0xF0, 0x54, 0xE5, 0x54,
59922 +     0x0A, 0x50, 0xEF, 0xB1, 0x10, 0x76, 0xBE, 0x78, 0x02, 0x56, 0x2B, 0x12, 0x54, 0xE5, 0x51, 0x28,
59923 +     0x02, 0x03, 0xE1, 0x20, 0x07, 0x90, 0x51, 0x28, 0x13, 0x13, 0xE0, 0xF3, 0xFF, 0x03, 0x54, 0x13,
59924 +     0x90, 0x0E, 0x03, 0xBF, 0x44, 0xE0, 0xF2, 0x07, 0x54, 0xE0, 0xF0, 0x08, 0x28, 0x02, 0xF0, 0xF7,
59925 +     0xF3, 0x07, 0x90, 0x51, 0x13, 0x13, 0x13, 0xE0, 0x01, 0x64, 0x03, 0x54, 0x28, 0x02, 0x03, 0x60,
59926 +     0x7D, 0x09, 0x90, 0x39, 0xF6, 0xBF, 0x78, 0xE0, 0xE0, 0x7E, 0x09, 0x90, 0x50, 0x75, 0xF6, 0x08,
59927 +     0xEA, 0x2A, 0x12, 0x06, 0xE0, 0x47, 0x07, 0x90, 0x90, 0xF0, 0x20, 0x44, 0x44, 0xE0, 0xDA, 0x07,
59928 +     0x01, 0x90, 0xF0, 0x01, 0x04, 0x44, 0xE0, 0x94, 0x01, 0x44, 0xE0, 0xF0, 0x76, 0x09, 0x90, 0xF0,
59929 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xFD, 0x01, 0x90, 0x90, 0xFF, 0x70, 0x54, 0x54, 0xE0, 0x7A, 0x09,
59930 +     0x90, 0xF0, 0x4F, 0x8F, 0x54, 0xE0, 0xFD, 0x01, 0x09, 0x90, 0xFF, 0x0C, 0xF3, 0x54, 0xE0, 0x79,
59931 +     0x01, 0x90, 0xF0, 0x4F, 0x09, 0x90, 0xE0, 0xFD, 0x06, 0xE0, 0x30, 0x7B, 0xF0, 0x0F, 0x54, 0xE0,
59932 +     0x54, 0xE0, 0x06, 0x80, 0xF0, 0x20, 0x44, 0x0F, 0xE0, 0xFD, 0x01, 0x90, 0x30, 0x77, 0x09, 0x90,
59933 +     0x54, 0xE0, 0x08, 0xE1, 0xF0, 0x08, 0x44, 0xF3, 0x54, 0xE0, 0x06, 0x80, 0xF0, 0x04, 0x44, 0xF3,
59934 +     0xE0, 0x6F, 0x07, 0x90, 0x90, 0xF0, 0xFB, 0x54, 0x08, 0x74, 0x6E, 0x07, 0xFA, 0x01, 0x90, 0xF0,
59935 +     0xF7, 0x07, 0x90, 0xE0, 0x80, 0x6A, 0x11, 0xF0, 0xF3, 0x07, 0x90, 0x18, 0x13, 0x13, 0x13, 0xE0,
59936 +     0xBF, 0xFF, 0x03, 0x54, 0x07, 0x90, 0x0B, 0x02, 0x10, 0x44, 0xE0, 0xF6, 0xEF, 0x54, 0xE0, 0xF0,
59937 +     0x30, 0x54, 0xE5, 0xF0, 0xA5, 0x11, 0x13, 0xE0, 0xE0, 0x90, 0x09, 0x90, 0xBF, 0xFF, 0x0F, 0x54,
59938 +     0x07, 0x90, 0x07, 0x07, 0xDF, 0x54, 0xE0, 0x47, 0x09, 0x90, 0x22, 0xF0, 0x40, 0x44, 0xE0, 0x76,
59939 +     0x7F, 0x54, 0xE0, 0xF0, 0x6E, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x08, 0x74, 0x90, 0xE0, 0xFB, 0x01,
59940 +     0x75, 0xF0, 0x9B, 0x09, 0x4B, 0x75, 0x18, 0x4F, 0x4E, 0x4C, 0x75, 0x29, 0xE0, 0xF3, 0x07, 0x90,
59941 +     0x13, 0x13, 0x13, 0xFF, 0x0A, 0x60, 0x03, 0x54, 0x13, 0x13, 0x13, 0xE0, 0xBF, 0xFF, 0x03, 0x54,
59942 +     0xDB, 0x11, 0x02, 0x02, 0x8F, 0x09, 0x90, 0x22, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0x90, 0x09,
59943 +     0x07, 0x94, 0xC3, 0x0F, 0xFF, 0xE0, 0x0B, 0x50, 0xEF, 0xFE, 0xF0, 0x54, 0x4E, 0x0F, 0x54, 0x04,
59944 +     0x90, 0x09, 0x90, 0xF0, 0xC3, 0x0F, 0x54, 0xE0, 0x0E, 0x40, 0x06, 0x94, 0xE0, 0x59, 0x09, 0x90,
59945 +     0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0x5C, 0x09, 0x90, 0x22, 0xF0, 0xFB, 0x44, 0xE0, 0xF6, 0x07,
59946 +     0x07, 0x90, 0xF0, 0x10, 0xFE, 0x54, 0xE0, 0xDA, 0x07, 0x90, 0xE4, 0xF0, 0x01, 0x90, 0xF0, 0xE3,
59947 +     0xFE, 0x54, 0xE0, 0x94, 0x8F, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0x6F, 0x07,
59948 +     0x09, 0x90, 0xF0, 0x04, 0x40, 0x44, 0xE0, 0x76, 0x80, 0x44, 0xE0, 0xF0, 0x77, 0x09, 0x90, 0xF0,
59949 +     0x44, 0xF3, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x04, 0x0F, 0x54, 0xE0, 0x7B, 0x90, 0xF0, 0x20, 0x44,
59950 +     0x54, 0xE0, 0x79, 0x09, 0x09, 0x90, 0xF0, 0xF3, 0x70, 0x44, 0xE0, 0x7A, 0x76, 0x09, 0x90, 0xF0,
59951 +     0xF0, 0x01, 0x44, 0xE0, 0x74, 0x6E, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x09, 0xEF, 0x54, 0xE0, 0xF6,
59952 +     0xF7, 0x07, 0x90, 0xF0, 0x75, 0xF0, 0x3C, 0x74, 0x4C, 0x75, 0x27, 0x4B, 0x07, 0x90, 0x22, 0x57,
59953 +     0xF0, 0x02, 0x74, 0x6E, 0x21, 0xE3, 0x30, 0xE0, 0xE0, 0x59, 0x09, 0x90, 0x90, 0xF0, 0x01, 0x44,
59954 +     0x44, 0xE0, 0x5C, 0x09, 0x09, 0x90, 0xF0, 0x04, 0xF0, 0x15, 0x74, 0x8F, 0x07, 0x90, 0xE1, 0x31,
59955 +     0xE3, 0x30, 0xE0, 0x6E, 0x80, 0x63, 0x51, 0x36, 0xF3, 0x07, 0x90, 0x32, 0x13, 0x13, 0x13, 0xE0,
59956 +     0xBF, 0xFF, 0x03, 0x54, 0x07, 0x90, 0x0D, 0x03, 0x08, 0x44, 0xE0, 0xF2, 0xF7, 0x54, 0xE0, 0xF0,
59957 +     0x90, 0x18, 0x80, 0xF0, 0xFF, 0xE0, 0xF3, 0x07, 0x54, 0x13, 0x13, 0x13, 0xE0, 0x0A, 0x60, 0x03,
59958 +     0x54, 0x13, 0x13, 0x13, 0x02, 0xBF, 0xFF, 0x03, 0x90, 0xDB, 0x11, 0x02, 0x30, 0xE0, 0x6E, 0x07,
59959 +     0x4F, 0x15, 0x2E, 0xE0, 0xE5, 0xF0, 0x01, 0x74, 0x50, 0x95, 0xD3, 0x4F, 0xA5, 0x11, 0x04, 0x40,
59960 +     0x09, 0x90, 0x14, 0x80, 0x01, 0x44, 0xE0, 0x59, 0x5C, 0x09, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
59961 +     0x74, 0x8F, 0x09, 0x90, 0x4F, 0xE5, 0xF0, 0x15, 0xBE, 0x78, 0x06, 0x70, 0x56, 0x71, 0x01, 0x76,
59962 +     0x76, 0x09, 0x90, 0x22, 0xF0, 0x80, 0x44, 0xE0, 0x74, 0x56, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0F,
59963 +     0xF0, 0x03, 0x74, 0x5E, 0x74, 0x5C, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x07, 0xF0, 0x03, 0x74, 0x54,
59964 +     0xE0, 0xF9, 0x01, 0x90, 0x33, 0xC4, 0x01, 0x54, 0x80, 0x54, 0x33, 0x33, 0x05, 0x08, 0x90, 0xFF,
59965 +     0x4F, 0x7F, 0x54, 0xE0, 0x54, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x05, 0x74, 0x5C, 0x09,
59966 +     0x56, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74, 0x13, 0xE0, 0x63, 0x06, 0x30, 0x3F, 0x54, 0x13,
59967 +     0x0D, 0x90, 0x05, 0xE0, 0x90, 0x03, 0x80, 0x44, 0x44, 0xE0, 0x64, 0x0D, 0x4F, 0x75, 0xF0, 0x80,
59968 +     0x7C, 0x24, 0x7D, 0x60, 0x51, 0xFF, 0xE4, 0xF4, 0x47, 0x07, 0x90, 0xF0, 0xF0, 0x20, 0x44, 0xE0,
59969 +     0x74, 0xF2, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x2A, 0xF0, 0x08, 0x74, 0x6E, 0x75, 0x2B, 0x4B, 0x75,
59970 +     0x90, 0x22, 0x21, 0x4C, 0x13, 0xE0, 0x63, 0x06, 0x30, 0x3F, 0x54, 0x13, 0x0D, 0x90, 0x05, 0xE0,
59971 +     0x90, 0x03, 0x80, 0x44, 0x54, 0xE0, 0x64, 0x0D, 0xB6, 0x78, 0xF0, 0x7F, 0x70, 0x18, 0xE6, 0x06,
59972 +     0x4F, 0x75, 0x06, 0x01, 0x90, 0xEA, 0x51, 0x0A, 0x44, 0xE0, 0x47, 0x07, 0x09, 0x90, 0xF0, 0x20,
59973 +     0x7F, 0x54, 0xE0, 0x76, 0x78, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x09, 0x74, 0x6E, 0x07,
59974 +     0x05, 0x08, 0x90, 0xF0, 0xF0, 0x80, 0x44, 0xE0, 0x74, 0x56, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0D,
59975 +     0xF0, 0x54, 0xE0, 0x90, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0xF9, 0x01, 0x0F, 0x54, 0xC4, 0xF0,
59976 +     0x6C, 0x09, 0x90, 0xFF, 0x4F, 0xE0, 0x54, 0xE0, 0x08, 0x90, 0xE4, 0xF0, 0x08, 0x90, 0xF0, 0x06,
59977 +     0x3F, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x80, 0x44, 0x54, 0xE0, 0x6F, 0x07, 0x90, 0xE4, 0xF0, 0xF7,
59978 +     0x75, 0xF0, 0xF2, 0x07, 0x4C, 0x75, 0x2C, 0x4B, 0xC4, 0x7D, 0x22, 0x37, 0xFF, 0xE4, 0x09, 0x7C,
59979 +     0xE0, 0x47, 0x07, 0x90, 0xEF, 0xF0, 0xDF, 0x54, 0x33, 0xC4, 0x01, 0x54, 0x90, 0xFF, 0xE0, 0x54,
59980 +     0x54, 0xE0, 0x48, 0x07, 0xE4, 0xF0, 0x4F, 0xDF, 0xF0, 0x5E, 0x07, 0x90, 0xF0, 0x5D, 0x07, 0x90,
59981 +     0x60, 0x07, 0x90, 0xED, 0x07, 0x90, 0xEC, 0xF0, 0x07, 0x90, 0xF0, 0x5F, 0xF0, 0x01, 0x74, 0x6E,
59982 +     0x6E, 0x07, 0x90, 0x22, 0xE0, 0xF0, 0x02, 0x74, 0x74, 0x0C, 0xE3, 0x30, 0x30, 0xE0, 0xF0, 0x08,
59983 +     0x4F, 0x85, 0x23, 0xE3, 0x90, 0x63, 0x41, 0x51, 0x30, 0xE0, 0x6E, 0x07, 0x01, 0x74, 0x17, 0xE0,
59984 +     0x78, 0x4F, 0x15, 0xF0, 0x18, 0xE6, 0x06, 0xB8, 0xE5, 0x06, 0x01, 0x70, 0x78, 0x06, 0x70, 0x4F,
59985 +     0x71, 0x02, 0x76, 0xBE, 0x4B, 0x75, 0x22, 0x56, 0x56, 0x4C, 0x75, 0x2B, 0xE0, 0x05, 0x08, 0x90,
59986 +     0xE0, 0xF0, 0x08, 0x44, 0x90, 0xF0, 0x80, 0x44, 0xF4, 0xE0, 0xEC, 0x01, 0xE0, 0xA3, 0x03, 0x70,
59987 +     0x90, 0x0E, 0x60, 0xF4, 0x04, 0xE0, 0xED, 0x01, 0x90, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0xEC, 0x01,
59988 +     0xC2, 0xED, 0xC2, 0xF0, 0x6A, 0x07, 0x90, 0xEF, 0x90, 0xF0, 0xFF, 0x74, 0x90, 0xF0, 0x6E, 0x07,
59989 +     0x54, 0xE0, 0x77, 0x09, 0xF0, 0x04, 0x44, 0xF3, 0xE0, 0x7B, 0x09, 0x90, 0x20, 0x44, 0x0F, 0x54,
59990 +     0x79, 0x09, 0x90, 0xF0, 0xF0, 0xF3, 0x54, 0xE0, 0xE0, 0x7A, 0x09, 0x90, 0x90, 0xF0, 0x70, 0x44,
59991 +     0x44, 0xE0, 0x76, 0x09, 0x90, 0x22, 0xF0, 0x01, 0x30, 0xE0, 0x6E, 0x07, 0x4F, 0x15, 0x2A, 0xE0,
59992 +     0xE5, 0xF0, 0x01, 0x74, 0xC3, 0x21, 0x70, 0x4F, 0xE0, 0x99, 0x01, 0x90, 0x01, 0x90, 0xFF, 0x94,
59993 +     0xFF, 0x94, 0xE0, 0x98, 0xE0, 0xA3, 0x0C, 0x50, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0x98, 0x01, 0x90,
59994 +     0xBE, 0x78, 0xF0, 0x04, 0x56, 0x61, 0x04, 0x76, 0x60, 0x14, 0x51, 0xE5, 0x44, 0x60, 0x14, 0x47,
59995 +     0x11, 0x70, 0x02, 0x24, 0xE0, 0x6C, 0x09, 0x90, 0x03, 0x44, 0xE0, 0x54, 0x5E, 0x09, 0x90, 0xF0,
59996 +     0x80, 0xF0, 0x01, 0x74, 0x6E, 0x07, 0x90, 0x2F, 0xE5, 0xF0, 0x0B, 0x74, 0xF5, 0x06, 0x24, 0x4F,
59997 +     0x01, 0x90, 0xC3, 0x50, 0xFF, 0x94, 0xE0, 0x99, 0xE0, 0x98, 0x01, 0x90, 0x12, 0x50, 0xFF, 0x94,
59998 +     0x08, 0x94, 0x4F, 0xE5, 0xE0, 0xA3, 0x0C, 0x50, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0x98, 0x01, 0x90,
59999 +     0x6A, 0x11, 0xF0, 0x04, 0x90, 0x22, 0x51, 0x05, 0x30, 0xE0, 0x6E, 0x07, 0x08, 0x90, 0x2C, 0xE3,
60000 +     0x3F, 0x54, 0xE0, 0x07, 0xFC, 0x01, 0x90, 0xF0, 0x9B, 0x09, 0x90, 0xE0, 0x96, 0x09, 0x90, 0xF0,
60001 +     0x90, 0xF0, 0x05, 0x74, 0x01, 0x74, 0x8F, 0x09, 0x51, 0xF5, 0xE4, 0xF0, 0x75, 0x2B, 0x4B, 0x75,
60002 +     0x07, 0x90, 0xB7, 0x4C, 0xF7, 0x54, 0xE0, 0x6F, 0x07, 0x90, 0x22, 0xF0, 0xE0, 0x30, 0xE0, 0x6E,
60003 +     0x74, 0x4F, 0x15, 0x0F, 0x4F, 0xE5, 0xF0, 0x01, 0xBE, 0x78, 0x06, 0x70, 0x56, 0x71, 0x03, 0x76,
60004 +     0x6A, 0x07, 0x90, 0x22, 0xE0, 0xF0, 0xFF, 0x74, 0x90, 0x21, 0xE2, 0x30, 0x44, 0xE0, 0xF6, 0x07,
60005 +     0xAD, 0x91, 0xF0, 0x01, 0xE0, 0x47, 0x07, 0x90, 0x90, 0xF0, 0x08, 0x44, 0x44, 0xE0, 0x94, 0x01,
60006 +     0x44, 0xE0, 0xF0, 0x08, 0x49, 0x75, 0xF0, 0x02, 0xE5, 0x4A, 0x75, 0x2C, 0x7C, 0x50, 0x7D, 0x22,
60007 +     0x90, 0x01, 0x7F, 0xC3, 0x54, 0xE0, 0x47, 0x07, 0x54, 0xEF, 0xF0, 0xF7, 0x33, 0x33, 0x33, 0x01,
60008 +     0x90, 0xFF, 0xF8, 0x54, 0x54, 0xE0, 0x48, 0x07, 0xE4, 0xF0, 0x4F, 0xF7, 0xF0, 0x56, 0x07, 0x90,
60009 +     0xF0, 0x55, 0x07, 0x90, 0x58, 0x07, 0x90, 0xED, 0x07, 0x90, 0xEC, 0xF0, 0x07, 0x90, 0xF0, 0x57,
60010 +     0xF0, 0x01, 0x74, 0x6A, 0x6A, 0x07, 0x90, 0x22, 0xE0, 0xF0, 0x02, 0x74, 0x90, 0x0F, 0xE2, 0x20,
60011 +     0x54, 0xE0, 0x47, 0x07, 0x07, 0x90, 0xF0, 0xF7, 0xF0, 0x01, 0x74, 0x6A, 0x07, 0x90, 0x2B, 0x80,
60012 +     0xE0, 0x30, 0xE0, 0x6A, 0xF0, 0x01, 0x74, 0x05, 0x90, 0x22, 0x0B, 0xB1, 0xF5, 0xE0, 0x74, 0x09,
60013 +     0x7D, 0xF0, 0xE4, 0x4E, 0x7F, 0x04, 0x7C, 0xE2, 0x90, 0xB3, 0x91, 0x01, 0x44, 0xE0, 0x47, 0x07,
60014 +     0x49, 0x75, 0xF0, 0x08, 0x4D, 0x4A, 0x75, 0x2D, 0x90, 0xF6, 0xB1, 0x22, 0x54, 0xE0, 0xF6, 0x07,
60015 +     0x01, 0x90, 0xF0, 0xFE, 0xFD, 0x54, 0xE0, 0x94, 0x47, 0x07, 0x90, 0xF0, 0xF0, 0xF7, 0x54, 0xE0,
60016 +     0x74, 0x6A, 0x07, 0x90, 0x49, 0x75, 0xF0, 0x01, 0x81, 0x4A, 0x75, 0x2C, 0x6A, 0x07, 0x90, 0x22,
60017 +     0xE0, 0xF0, 0x02, 0x74, 0x90, 0x08, 0xE2, 0x20, 0x4E, 0xE5, 0x74, 0x09, 0x90, 0xCA, 0x80, 0xF0,
60018 +     0x30, 0xE0, 0x6A, 0x07, 0x01, 0x74, 0x05, 0xE0, 0x22, 0x6C, 0xB1, 0xF0, 0xE0, 0x63, 0x06, 0x90,
60019 +     0x3F, 0x54, 0x13, 0x13, 0x90, 0x05, 0xE0, 0x30, 0x03, 0x80, 0x64, 0x0D, 0xE0, 0x44, 0x0D, 0x90,
60020 +     0x90, 0xF0, 0x80, 0x44, 0x08, 0x74, 0x81, 0x09, 0x05, 0x08, 0x90, 0xF0, 0xF0, 0xF7, 0x54, 0xE0,
60021 +     0x90, 0x50, 0x4D, 0x75, 0x4E, 0xE5, 0x74, 0x09, 0x7C, 0x24, 0x7D, 0xF0, 0x91, 0xFF, 0xE4, 0xF4,
60022 +     0x47, 0x07, 0x90, 0xB3, 0xF0, 0x08, 0x44, 0xE0, 0x75, 0x2D, 0x49, 0x75, 0x90, 0x22, 0xAF, 0x4A,
60023 +     0x02, 0x74, 0x6A, 0x07, 0xE2, 0x20, 0xE0, 0xF0, 0x06, 0xBA, 0x78, 0x0A, 0x01, 0x70, 0x18, 0xE6,
60024 +     0x90, 0x29, 0xA1, 0x06, 0x30, 0xE0, 0x6A, 0x07, 0x01, 0x74, 0x2B, 0xE0, 0x06, 0xBC, 0x78, 0xF0,
60025 +     0x01, 0x70, 0x18, 0xE6, 0x15, 0x4D, 0xAF, 0x06, 0x19, 0x70, 0xEF, 0x4D, 0xAD, 0x91, 0xF6, 0xB1,
60026 +     0xE0, 0x47, 0x07, 0x90, 0x75, 0xF0, 0x08, 0x44, 0x4A, 0x75, 0x2C, 0x49, 0x06, 0xBA, 0x78, 0xE5,
60027 +     0x01, 0x70, 0x18, 0xE6, 0x06, 0x90, 0x22, 0x06, 0x13, 0x13, 0xE0, 0x63, 0xE0, 0x30, 0x3F, 0x54,
60028 +     0x64, 0x0D, 0x90, 0x05, 0x0D, 0x90, 0x03, 0x80, 0x7F, 0x54, 0xE0, 0x44, 0x81, 0x09, 0x90, 0xF0,
60029 +     0x90, 0xF0, 0x0A, 0x74, 0x44, 0xE0, 0x05, 0x08, 0x22, 0x22, 0xF0, 0x08, 0x00, 0x00, 0x00, 0x00,
60030 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
60031 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x2E, 0x27, 0xF5, 0x26, 0xF5, 0x3A, 0x30, 0x50, 0x22,
60032 +     0x09, 0x09, 0x09, 0x09, 0x25, 0x3A, 0x58, 0x52, 0x50, 0x00, 0x0A, 0x78, 0x09, 0x09, 0x3A, 0x30,
60033 +     0x25, 0x58, 0x54, 0x09, 0x25, 0x00, 0x3A, 0x64, 0x50, 0x00, 0x0A, 0x78, 0x54, 0x09, 0x3A, 0x30,
60034 +     0x73, 0x69, 0x44, 0x78, 0x30, 0x50, 0x00, 0x0A, 0x53, 0x4C, 0x09, 0x3A, 0x6B, 0x68, 0x43, 0x2D,
60035 +     0x30, 0x50, 0x00, 0x0A, 0x50, 0x09, 0x09, 0x3A, 0x61, 0x46, 0x2D, 0x44, 0x0A, 0x74, 0x6C, 0x75,
60036 +     0x3A, 0x30, 0x50, 0x00, 0x4B, 0x43, 0x41, 0x09, 0x00, 0x0A, 0x44, 0x2D, 0x09, 0x3A, 0x30, 0x50,
60037 +     0x2D, 0x4F, 0x4E, 0x09, 0x43, 0x54, 0x41, 0x4D, 0x50, 0x00, 0x0A, 0x48, 0x41, 0x09, 0x3A, 0x30,
60038 +     0x0A, 0x73, 0x65, 0x52, 0x3A, 0x30, 0x50, 0x00, 0x3E, 0x2D, 0x09, 0x09, 0x00, 0x30, 0x31, 0x20,
60039 +     0x46, 0x2D, 0x00, 0x30, 0x48, 0x2D, 0x00, 0x44, 0x45, 0x2F, 0x00, 0x44, 0x2D, 0x00, 0x45, 0x45,
60040 +     0x25, 0x3A, 0x53, 0x50, 0x50, 0x00, 0x0A, 0x64, 0x43, 0x09, 0x3A, 0x30, 0x4B, 0x43, 0x41, 0x2D,
60041 +     0x30, 0x50, 0x00, 0x0A, 0x52, 0x09, 0x09, 0x3A, 0x4D, 0x53, 0x46, 0x58, 0x0A, 0x64, 0x25, 0x3D,
60042 +     0x3A, 0x30, 0x50, 0x00, 0x2D, 0x50, 0x4E, 0x09, 0x74, 0x69, 0x61, 0x57, 0x30, 0x50, 0x00, 0x0A,
60043 +     0x54, 0x09, 0x09, 0x3A, 0x4D, 0x53, 0x46, 0x58, 0x0A, 0x64, 0x25, 0x3D, 0x3A, 0x30, 0x50, 0x00,
60044 +     0x69, 0x62, 0x41, 0x09, 0x0A, 0x44, 0x2D, 0x6C, 0x60, 0x2E, 0xE5, 0x00, 0x07, 0x3F, 0x75, 0x2A,
60045 +     0x75, 0xA0, 0x40, 0x75, 0x42, 0x75, 0x07, 0x41, 0x8B, 0x78, 0xE4, 0xA2, 0x78, 0xF6, 0x08, 0xF6,
60046 +     0xF6, 0x08, 0xF6, 0x89, 0x2F, 0x75, 0xD7, 0x51, 0xEF, 0x3D, 0xAF, 0x01, 0x3D, 0xF5, 0xFD, 0x54,
60047 +     0x54, 0xEF, 0x3D, 0xAF, 0xC2, 0x3D, 0xF5, 0xFE, 0x4F, 0x11, 0x12, 0x10, 0x06, 0x90, 0x0B, 0x40,
60048 +     0xC4, 0xFF, 0xE0, 0x00, 0xE0, 0x20, 0x0F, 0x54, 0x7F, 0x2B, 0x7E, 0x12, 0x2D, 0x65, 0xEF, 0xC2,
60049 +     0x65, 0xEE, 0x03, 0x70, 0x8E, 0x04, 0x60, 0x2C, 0x71, 0x2D, 0x8F, 0x2C, 0xEF, 0x3D, 0xAF, 0x36,
60050 +     0x3D, 0xF5, 0xFD, 0x54, 0xE0, 0xA4, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x7F, 0x20, 0x7E, 0x21,
60051 +     0xAD, 0x41, 0xAC, 0x1D, 0x8C, 0x82, 0x8D, 0x42, 0xA3, 0xFC, 0xE0, 0x83, 0x10, 0x12, 0xFD, 0xE0,
60052 +     0xEF, 0x3D, 0xAF, 0x28, 0x3D, 0xF5, 0x02, 0x44, 0x74, 0xA4, 0x07, 0x90, 0x2B, 0xE5, 0xF0, 0x02,
60053 +     0x04, 0x70, 0x2D, 0x65, 0x2C, 0x65, 0x2A, 0xE5, 0x2C, 0x85, 0x09, 0x60, 0x2B, 0x2D, 0x85, 0x2A,
60054 +     0xAA, 0x01, 0x2F, 0x75, 0x12, 0x2B, 0xA9, 0x2A, 0xF5, 0xE4, 0x3B, 0x03, 0xEF, 0x3D, 0xAF, 0x2F,
60055 +     0x3D, 0xF5, 0xFE, 0x54, 0xE0, 0xA4, 0x07, 0x90, 0x7E, 0x2B, 0xE3, 0x30, 0x90, 0x2B, 0x7F, 0x20,
60056 +     0x10, 0x12, 0x23, 0x06, 0x7F, 0x20, 0x7E, 0x20, 0xAD, 0x3F, 0xAC, 0x37, 0x8C, 0x82, 0x8D, 0x40,
60057 +     0xA3, 0xFC, 0xE0, 0x83, 0x10, 0x12, 0xFD, 0xE0, 0xEF, 0x3D, 0xAF, 0x28, 0x3D, 0xF5, 0x01, 0x44,
60058 +     0x74, 0xA4, 0x07, 0x90, 0x08, 0x90, 0xF0, 0x08, 0x13, 0x13, 0xE0, 0x5F, 0x30, 0x1F, 0x54, 0x13,
60059 +     0x91, 0x78, 0x14, 0xE0, 0x09, 0x0A, 0xB4, 0xE6, 0x44, 0xEF, 0x3C, 0xAF, 0x80, 0x3C, 0xF5, 0x02,
60060 +     0x06, 0x91, 0x78, 0x16, 0x91, 0x78, 0x11, 0x80, 0xAF, 0x09, 0x70, 0xE6, 0xFD, 0x54, 0xEF, 0x3C,
60061 +     0x03, 0x80, 0x3C, 0xF5, 0x90, 0x16, 0x91, 0x78, 0x08, 0x74, 0x5F, 0x08, 0xA6, 0x07, 0x90, 0xF0,
60062 +     0x78, 0x07, 0x54, 0xE0, 0x7F, 0xE6, 0xF6, 0x92, 0x02, 0x02, 0xB4, 0x00, 0x54, 0xEF, 0x01, 0x7F,
60063 +     0x33, 0x33, 0x33, 0x01, 0xAE, 0xFF, 0xF8, 0x54, 0xF7, 0x54, 0xEE, 0x3C, 0x7F, 0x3C, 0xF5, 0x4F,
60064 +     0x3A, 0x11, 0x12, 0x8B, 0x3C, 0xAF, 0x07, 0x50, 0xF5, 0xFB, 0x54, 0xEF, 0xA4, 0x07, 0x90, 0x3C,
60065 +     0x17, 0xE0, 0x30, 0xE0, 0xB4, 0xE6, 0x92, 0x78, 0x3C, 0xAF, 0x11, 0x01, 0xF5, 0x04, 0x44, 0xEF,
60066 +     0x76, 0x8B, 0x78, 0x3C, 0xF4, 0x76, 0x08, 0x01, 0xAF, 0xF0, 0x01, 0x74, 0x13, 0x13, 0xEF, 0x3C,
60067 +     0xE0, 0x20, 0x3F, 0x54, 0xEF, 0x3C, 0xAF, 0x11, 0x54, 0x13, 0x13, 0x13, 0x06, 0xE0, 0x20, 0x1F,
60068 +     0xB4, 0xE6, 0x92, 0x78, 0x3C, 0xAF, 0x07, 0x03, 0xF5, 0xFD, 0x54, 0xEF, 0xEF, 0x3C, 0xAF, 0x3C,
60069 +     0x54, 0x13, 0x13, 0x13, 0x3C, 0xAE, 0xFF, 0x01, 0x54, 0x13, 0x13, 0xEE, 0xAE, 0xFF, 0x4F, 0x01,
60070 +     0x13, 0xC3, 0xEE, 0x3C, 0x54, 0x4F, 0x01, 0x54, 0x3C, 0xAE, 0xFF, 0x01, 0x4F, 0xFE, 0x54, 0xEE,
60071 +     0x3D, 0xAF, 0x3C, 0xF5, 0x29, 0xE0, 0x30, 0xEF, 0xE0, 0x52, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54,
60072 +     0x54, 0xE0, 0x43, 0x08, 0x07, 0x90, 0xF0, 0xFE, 0x1F, 0x54, 0xE0, 0x9F, 0x7C, 0x00, 0x7E, 0xFF,
60073 +     0x12, 0x0A, 0x7D, 0x00, 0x24, 0xEF, 0x98, 0x02, 0xF6, 0x8A, 0x78, 0x39, 0xF6, 0x18, 0x3E, 0xE4,
60074 +     0x12, 0x89, 0x7F, 0x22, 0x0E, 0x50, 0x3A, 0x11, 0xE0, 0x52, 0x08, 0x90, 0x90, 0xF0, 0x02, 0x44,
60075 +     0x44, 0xE0, 0x43, 0x08, 0x75, 0x22, 0xF0, 0x01, 0x2D, 0x75, 0x23, 0x2C, 0x0D, 0x06, 0x90, 0x57,
60076 +     0xF0, 0xEF, 0x54, 0xE0, 0xFB, 0x54, 0x20, 0xE5, 0x06, 0x90, 0x20, 0xF5, 0xFD, 0x54, 0xE0, 0x00,
60077 +     0xAE, 0x01, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0xE0, 0xF8, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44,
60078 +     0x90, 0xF0, 0xFD, 0x54, 0xC4, 0xE0, 0xAA, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D,
60079 +     0xFF, 0x2F, 0x0F, 0x54, 0x24, 0xCF, 0x33, 0xE4, 0x34, 0xEF, 0xFD, 0x00, 0x07, 0x90, 0xFC, 0x04,
60080 +     0xF0, 0x75, 0xE0, 0x0B, 0xEC, 0xFF, 0xA4, 0x20, 0x8D, 0x78, 0xF0, 0x45, 0x08, 0x4F, 0xED, 0xF6,
60081 +     0x02, 0x04, 0x7F, 0xF6, 0x8E, 0x78, 0xE2, 0x03, 0xFF, 0x01, 0x54, 0xE6, 0x74, 0x9F, 0xE4, 0xC3,
60082 +     0x54, 0x00, 0x94, 0x08, 0xE6, 0x18, 0xFC, 0x05, 0x08, 0xFE, 0x13, 0xC3, 0xEE, 0xFF, 0x13, 0xE6,
60083 +     0xEF, 0xF6, 0x18, 0x6C, 0xE5, 0x22, 0xF6, 0x08, 0x7E, 0x35, 0x60, 0x2F, 0x12, 0x3B, 0x7F, 0x20,
60084 +     0x81, 0x78, 0x1B, 0x10, 0x76, 0x08, 0x34, 0x76, 0x23, 0x06, 0x90, 0xBC, 0x13, 0x13, 0xFF, 0xE0,
60085 +     0x92, 0x13, 0x3F, 0x54, 0x71, 0x11, 0xD2, 0x10, 0x9D, 0x07, 0x90, 0xA9, 0x90, 0xF0, 0x03, 0x74,
60086 +     0x54, 0xE0, 0x03, 0x06, 0x78, 0xE4, 0xF0, 0xDF, 0x20, 0xE5, 0xF6, 0x7F, 0x20, 0xF5, 0xF7, 0x54,
60087 +     0x11, 0x12, 0x81, 0x7F, 0x75, 0x06, 0x50, 0x3A, 0x2D, 0x75, 0x24, 0x2C, 0xFF, 0xE0, 0x22, 0xCA,
60088 +     0x3F, 0x54, 0x13, 0x13, 0xC2, 0x10, 0x92, 0x13, 0x27, 0x06, 0x90, 0x11, 0x03, 0xE0, 0x30, 0xE0,
60089 +     0x90, 0x1C, 0x10, 0x30, 0x30, 0xE0, 0x27, 0x06, 0x41, 0x81, 0x02, 0xE0, 0xE0, 0x26, 0x06, 0x90,
60090 +     0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x02, 0xF9, 0xD8, 0x13, 0xCE, 0xC2, 0x72, 0xE0, 0x20,
60091 +     0xE4, 0x11, 0xA2, 0x10, 0x10, 0x54, 0xC4, 0x33, 0x90, 0xFF, 0x0F, 0x44, 0xC4, 0xE0, 0x01, 0x0D,
60092 +     0xC4, 0x01, 0x54, 0x13, 0x4F, 0x20, 0x54, 0x33, 0x21, 0x0D, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
60093 +     0x54, 0x33, 0xC4, 0x01, 0xF0, 0x10, 0x44, 0x20, 0x74, 0x00, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x18,
60094 +     0xF0, 0x38, 0x74, 0x20, 0xE0, 0x29, 0x06, 0x90, 0x0D, 0x90, 0x13, 0xC3, 0x09, 0xE0, 0x30, 0x0C,
60095 +     0x90, 0xF0, 0x11, 0x74, 0x80, 0xF0, 0x2C, 0x0D, 0xF0, 0x15, 0x74, 0x09, 0x74, 0x2C, 0x0D, 0x90,
60096 +     0x07, 0x90, 0xF0, 0x12, 0xFC, 0x54, 0xE0, 0xF9, 0xF3, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x04, 0x44,
60097 +     0x54, 0xE0, 0xFA, 0x07, 0xF0, 0x01, 0x44, 0xFC, 0xF0, 0xF3, 0x54, 0xE0, 0x80, 0xA2, 0x01, 0x90,
60098 +     0xA2, 0x10, 0xD2, 0x70, 0xC4, 0x33, 0xE4, 0x11, 0x0F, 0x44, 0xF0, 0x54, 0x21, 0x0D, 0x90, 0xFF,
60099 +     0x54, 0x13, 0xC4, 0xE0, 0x54, 0x33, 0xC4, 0x01, 0x90, 0xF0, 0x4F, 0xE0, 0xC4, 0xE0, 0x01, 0x0D,
60100 +     0xC4, 0x01, 0x54, 0x13, 0x44, 0x20, 0x54, 0x33, 0x0D, 0x90, 0xF0, 0x10, 0xF0, 0x38, 0x74, 0x00,
60101 +     0x74, 0x20, 0x0D, 0x90, 0x06, 0x90, 0xF0, 0x18, 0x13, 0xC3, 0xE0, 0x29, 0x30, 0x0C, 0x0D, 0x90,
60102 +     0x11, 0x74, 0x09, 0xE0, 0x2C, 0x0D, 0x90, 0xF0, 0x74, 0x09, 0x80, 0xF0, 0x0D, 0x90, 0xF0, 0x12,
60103 +     0xF0, 0x15, 0x74, 0x2C, 0xE0, 0xF9, 0x07, 0x90, 0x01, 0x44, 0xFC, 0x54, 0xF3, 0x54, 0xE0, 0xF0,
60104 +     0xFA, 0x07, 0x90, 0xF0, 0xF0, 0xFC, 0x54, 0xE0, 0x44, 0xF3, 0x54, 0xE0, 0x01, 0x90, 0xF0, 0x04,
60105 +     0x08, 0x90, 0xE0, 0xA3, 0x10, 0xA2, 0xF0, 0x45, 0x01, 0x54, 0x33, 0xE4, 0xE0, 0x25, 0xE0, 0x25,
60106 +     0x23, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x2F, 0xE5, 0x22, 0xF0, 0xAC, 0xD1, 0x07, 0x60,
60107 +     0x71, 0x23, 0x06, 0x90, 0xEF, 0x3C, 0xAF, 0x9E, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x3C, 0xAF, 0x0A,
60108 +     0x3F, 0x54, 0x13, 0x13, 0x7F, 0x27, 0xE0, 0x30, 0x3A, 0x11, 0x12, 0x81, 0x85, 0x78, 0x27, 0x50,
60109 +     0x76, 0x08, 0x02, 0x76, 0xEF, 0x3C, 0xAF, 0x6C, 0x54, 0xC4, 0x02, 0x54, 0x3C, 0xAE, 0xFF, 0xF0,
60110 +     0x4F, 0xDF, 0x54, 0xEE, 0x2C, 0x75, 0x3C, 0xF5, 0x1E, 0x2D, 0x75, 0x26, 0x81, 0x78, 0x07, 0x80,
60111 +     0x76, 0x08, 0x01, 0x76, 0xA6, 0x07, 0x90, 0x36, 0x64, 0x07, 0x54, 0xE0, 0xE4, 0x0B, 0x60, 0x02,
60112 +     0x78, 0xF6, 0x8F, 0x78, 0xF6, 0x08, 0xF6, 0x93, 0x3D, 0xAF, 0x57, 0x80, 0x30, 0x13, 0xC3, 0xEF,
60113 +     0x41, 0xAE, 0x4F, 0xE0, 0x82, 0x8F, 0x42, 0xAF, 0x54, 0xE0, 0x83, 0x8E, 0x93, 0x78, 0xFF, 0x40,
60114 +     0x4F, 0xBF, 0x54, 0xE6, 0xAF, 0x41, 0xAE, 0xF6, 0x8E, 0x82, 0x8F, 0x42, 0xA3, 0xFE, 0xE0, 0x83,
60115 +     0x70, 0x66, 0x08, 0xE0, 0x66, 0x18, 0xEE, 0x03, 0x8F, 0x78, 0x11, 0x70, 0x94, 0xC3, 0xE6, 0x06,
60116 +     0x75, 0x1E, 0x40, 0x02, 0x2D, 0x75, 0x27, 0x2C, 0xAE, 0x16, 0x80, 0x5E, 0x8F, 0x42, 0xAF, 0x41,
60117 +     0xE0, 0x83, 0x8E, 0x82, 0x78, 0xE0, 0xA3, 0xFE, 0x08, 0x06, 0xA6, 0x93, 0x8F, 0x78, 0xE4, 0xF6,
60118 +     0x27, 0x06, 0x90, 0xF6, 0x02, 0xE0, 0x20, 0xE0, 0x83, 0x7F, 0x0A, 0xC1, 0x40, 0x3A, 0x11, 0x12,
60119 +     0x12, 0x85, 0x7F, 0x09, 0x02, 0x40, 0x3A, 0x11, 0x3D, 0xAF, 0x1D, 0xC1, 0x7D, 0xE0, 0x30, 0xEF,
60120 +     0x20, 0xEF, 0x3C, 0xAF, 0x84, 0x78, 0x77, 0xE0, 0x70, 0x46, 0x18, 0xE6, 0x23, 0x06, 0x90, 0x34,
60121 +     0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x30, 0x3F, 0x54, 0x35, 0x06, 0x90, 0x07, 0xF0, 0x08, 0x44, 0xE0,
60122 +     0x11, 0xC2, 0x10, 0xC2, 0x8D, 0x78, 0xA9, 0x71, 0xFE, 0x07, 0x54, 0xE6, 0xE0, 0x25, 0xE6, 0x08,
60123 +     0xFE, 0x33, 0xEE, 0xFF, 0x78, 0xC8, 0x24, 0xEF, 0x34, 0xEE, 0xF6, 0x84, 0x80, 0xF6, 0x18, 0x2A,
60124 +     0xE6, 0x8E, 0x78, 0x21, 0x90, 0xFF, 0x01, 0x54, 0xFD, 0xE0, 0x23, 0x06, 0x01, 0x54, 0x13, 0x13,
60125 +     0xE4, 0x01, 0x70, 0x6F, 0x06, 0x90, 0x07, 0x60, 0x08, 0x44, 0xE0, 0x35, 0xE6, 0x8E, 0x78, 0xF0,
60126 +     0x85, 0x78, 0xA4, 0x71, 0x76, 0x08, 0x02, 0x76, 0x85, 0x78, 0x22, 0x6C, 0x76, 0x08, 0x02, 0x76,
60127 +     0x76, 0x83, 0x78, 0x6C, 0xC8, 0x76, 0x08, 0x2A, 0x71, 0x27, 0x06, 0x90, 0x2F, 0xE5, 0x22, 0x9E,
60128 +     0x20, 0x7E, 0x24, 0x60, 0x10, 0x12, 0x46, 0x7F, 0x9D, 0x07, 0x90, 0x1B, 0x90, 0xF0, 0x01, 0x74,
60129 +     0xFF, 0xE0, 0x23, 0x06, 0x3F, 0x54, 0x13, 0x13, 0xD2, 0x10, 0x92, 0x13, 0x78, 0xA9, 0x71, 0x11,
60130 +     0x08, 0x1D, 0x76, 0x81, 0x3C, 0xAF, 0x4C, 0x76, 0x54, 0x13, 0xC4, 0xEF, 0x30, 0x3C, 0xAF, 0x07,
60131 +     0x54, 0xEF, 0x0A, 0xE0, 0x33, 0x33, 0x33, 0x02, 0x07, 0x80, 0xF8, 0x54, 0x25, 0x04, 0x54, 0xEF,
60132 +     0xFF, 0xE0, 0x25, 0xE0, 0x54, 0xEE, 0x3C, 0xAE, 0x3C, 0xF5, 0x4F, 0xEF, 0x11, 0x12, 0x81, 0x7F,
60133 +     0xAF, 0x1B, 0x50, 0x3A, 0x13, 0xC4, 0xEF, 0x3C, 0x06, 0x90, 0x07, 0x54, 0x05, 0xE0, 0x20, 0x0B,
60134 +     0x80, 0xF0, 0x21, 0x74, 0xF0, 0x81, 0x74, 0x03, 0x75, 0x2A, 0x2C, 0x75, 0x3C, 0xAF, 0x2B, 0x2D,
60135 +     0x0F, 0x54, 0xC4, 0xEF, 0x7E, 0x14, 0xE0, 0x20, 0x12, 0x52, 0x7F, 0x20, 0x06, 0x90, 0x1B, 0x10,
60136 +     0x10, 0x44, 0xE0, 0x0D, 0x24, 0x2C, 0x75, 0xF0, 0x22, 0xCA, 0x2D, 0x75, 0xDD, 0x7F, 0x20, 0x7E,
60137 +     0xE4, 0x1B, 0x10, 0x12, 0x78, 0xF6, 0x8F, 0x78, 0x76, 0x08, 0xF6, 0x81, 0x2A, 0x76, 0x08, 0x9B,
60138 +     0x78, 0xC8, 0x76, 0x08, 0x08, 0xFD, 0x76, 0x87, 0x93, 0x78, 0xE8, 0x76, 0x78, 0xF6, 0x08, 0xF6,
60139 +     0x08, 0x02, 0x76, 0x85, 0x99, 0x78, 0x6C, 0x76, 0xF6, 0x08, 0x01, 0x76, 0x06, 0x90, 0xF6, 0x08,
60140 +     0xA3, 0xFF, 0xE0, 0x08, 0xAD, 0x3F, 0xAC, 0xE0, 0x8C, 0x82, 0x8D, 0x40, 0xA3, 0xF0, 0xCF, 0x83,
60141 +     0x3F, 0xAE, 0xF0, 0xEF, 0x82, 0x8F, 0x40, 0xAF, 0x83, 0xC0, 0x83, 0x8E, 0xFF, 0xE0, 0x82, 0xC0,
60142 +     0xE0, 0x8F, 0x01, 0x90, 0x01, 0x54, 0x13, 0xC3, 0x13, 0xC4, 0xEF, 0xFE, 0x01, 0x54, 0x13, 0x13,
60143 +     0x7F, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0x33, 0x33, 0xC4, 0x01, 0x4F, 0x80, 0x54, 0x33,
60144 +     0x83, 0xD0, 0x82, 0xD0, 0xAF, 0x3F, 0xAE, 0xF0, 0x8E, 0x82, 0x8F, 0x40, 0x08, 0x54, 0xE0, 0x83,
60145 +     0xFF, 0xF0, 0x54, 0xC4, 0x54, 0xEE, 0x3C, 0xAE, 0x3C, 0xF5, 0x4F, 0x7F, 0x0A, 0x06, 0x90, 0xE4,
60146 +     0x90, 0xF0, 0xA3, 0xF0, 0x54, 0xE0, 0x0D, 0x06, 0x54, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xF7,
60147 +     0x90, 0xE4, 0xF0, 0xFD, 0xA3, 0xF0, 0x90, 0x01, 0x9D, 0x07, 0x90, 0xF0, 0x2F, 0xE5, 0x22, 0xF0,
60148 +     0x20, 0x7E, 0x24, 0x60, 0x10, 0x12, 0x61, 0x7F, 0x0D, 0x06, 0x90, 0x1B, 0xF0, 0x01, 0x44, 0xE0,
60149 +     0x40, 0xAF, 0x3F, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xF0, 0x40, 0x44, 0xE0, 0x44, 0xE6, 0x93, 0x78,
60150 +     0x78, 0xE4, 0xF6, 0x40, 0x07, 0x90, 0xF6, 0x8F, 0x07, 0x54, 0xE0, 0xA6, 0x06, 0x60, 0x02, 0x64,
60151 +     0x75, 0x23, 0x2C, 0x75, 0x3D, 0xAF, 0x57, 0x2D, 0x30, 0x13, 0xC3, 0xEF, 0x41, 0xAE, 0x51, 0xE0,
60152 +     0x82, 0x8F, 0x42, 0xAF, 0xFE, 0xE0, 0x83, 0x8E, 0x94, 0x78, 0xE0, 0xA3, 0xEE, 0x03, 0x70, 0x66,
60153 +     0x10, 0x70, 0x66, 0x18, 0xE6, 0x06, 0x8F, 0x78, 0x40, 0x02, 0x94, 0xD3, 0x27, 0x2C, 0x75, 0x32,
60154 +     0x22, 0xF0, 0x2D, 0x75, 0xF6, 0x8F, 0x78, 0xE4, 0x54, 0xE6, 0x93, 0x78, 0x41, 0xAE, 0xF6, 0xBF,
60155 +     0x82, 0x8F, 0x42, 0xAF, 0xFE, 0xE0, 0x83, 0x8E, 0x66, 0x08, 0xE0, 0xA3, 0x18, 0xEE, 0x03, 0x70,
60156 +     0x75, 0x06, 0x60, 0x66, 0x2D, 0x75, 0x23, 0x2C, 0xE6, 0x93, 0x78, 0x57, 0x22, 0xF6, 0x40, 0x44,
60157 +     0x03, 0x60, 0x2F, 0xE5, 0xAF, 0xD6, 0x2B, 0x12, 0xE0, 0x30, 0xEF, 0x3D, 0xE6, 0x90, 0x78, 0x09,
60158 +     0x40, 0x00, 0x94, 0xD3, 0x90, 0x78, 0x16, 0x01, 0x90, 0x40, 0x70, 0xE6, 0x13, 0xE0, 0x0D, 0x06,
60159 +     0x30, 0x3F, 0x54, 0x13, 0x13, 0xE0, 0x2F, 0xE0, 0x1F, 0x54, 0x13, 0x13, 0xAE, 0x26, 0xE0, 0x30,
60160 +     0x8F, 0x40, 0xAF, 0x3F, 0xE0, 0x83, 0x8E, 0x82, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54,
60161 +     0x10, 0x06, 0x90, 0x0D, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x13, 0x2C, 0x75, 0x07, 0xE0,
60162 +     0x4C, 0x2D, 0x75, 0x28, 0x2A, 0x2C, 0x75, 0x22, 0x22, 0x2B, 0x2D, 0x75, 0xE0, 0xA6, 0x07, 0x90,
60163 +     0x02, 0x64, 0x07, 0x54, 0x2C, 0x75, 0x06, 0x60, 0x57, 0x2D, 0x75, 0x23, 0x02, 0x60, 0x2F, 0xE5,
60164 +     0x99, 0x78, 0x77, 0x31, 0x70, 0x07, 0x64, 0xE6, 0xEF, 0x20, 0xAF, 0x4B, 0x54, 0x13, 0x13, 0x13,
60165 +     0x65, 0xE0, 0x30, 0x1F, 0xE0, 0x0E, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x08, 0x06, 0xA6, 0x96,
60166 +     0xEF, 0x3C, 0xAF, 0xF6, 0x54, 0xC4, 0x80, 0x54, 0xE6, 0x18, 0xFF, 0x0F, 0xF6, 0x4F, 0xF7, 0x54,
60167 +     0xE6, 0x08, 0xFF, 0xE6, 0x40, 0xAD, 0x3F, 0xAC, 0x83, 0x8C, 0x82, 0x8D, 0xEF, 0xA3, 0xF0, 0xCF,
60168 +     0x0E, 0x06, 0x90, 0xF0, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54, 0x13, 0x99, 0x78, 0x2B, 0xE0,
60169 +     0x25, 0x80, 0x08, 0x76, 0x21, 0x60, 0x2F, 0xE5, 0x54, 0xEF, 0x3C, 0xAF, 0x0F, 0x54, 0xC4, 0x80,
60170 +     0xE6, 0x96, 0x78, 0xFF, 0xF6, 0x4F, 0xF7, 0x54, 0xE6, 0x08, 0xFF, 0xE6, 0x40, 0xAD, 0x3F, 0xAC,
60171 +     0x83, 0x8C, 0x82, 0x8D, 0xEF, 0xA3, 0xF0, 0xCF, 0xEF, 0x3D, 0xAF, 0xF0, 0xE0, 0x20, 0x13, 0xC3,
60172 +     0xAE, 0x76, 0x21, 0x02, 0x8F, 0x42, 0xAF, 0x41, 0xE0, 0x83, 0x8E, 0x82, 0xAE, 0xF0, 0xBF, 0x54,
60173 +     0x8F, 0x42, 0xAF, 0x41, 0xE0, 0x83, 0x8E, 0x82, 0x78, 0xE0, 0xA3, 0xFE, 0x03, 0x70, 0x66, 0x94,
60174 +     0x70, 0x66, 0x18, 0xEE, 0x06, 0x8F, 0x78, 0x5B, 0x02, 0x94, 0xC3, 0xE6, 0x02, 0x76, 0x68, 0x40,
60175 +     0x42, 0xAF, 0x41, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0x13, 0x13, 0x13, 0xE0, 0xAE, 0xFF, 0x01, 0x54,
60176 +     0x13, 0xC4, 0xEE, 0x3C, 0x6F, 0x01, 0x54, 0x13, 0x99, 0x78, 0x4C, 0x60, 0x0B, 0x07, 0xB4, 0xE6,
60177 +     0x13, 0xEF, 0x20, 0xAF, 0x1F, 0x54, 0x13, 0x13, 0x75, 0x3B, 0xE0, 0x30, 0x2D, 0x75, 0x27, 0x2C,
60178 +     0xE6, 0x99, 0x78, 0x5E, 0x2E, 0x70, 0x07, 0x64, 0xF7, 0x54, 0x20, 0xE5, 0x64, 0xE6, 0x20, 0xF5,
60179 +     0xE6, 0x23, 0x60, 0x01, 0x1E, 0x60, 0x08, 0x64, 0xE0, 0x34, 0x06, 0x90, 0x22, 0xF0, 0x10, 0x44,
60180 +     0x42, 0xAF, 0x41, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0, 0x06, 0xA6, 0x93, 0x78,
60181 +     0x78, 0xE4, 0xF6, 0x08, 0x7E, 0x22, 0xF6, 0x8F, 0x12, 0xC1, 0x7F, 0x20, 0x78, 0xE4, 0x1B, 0x10,
60182 +     0x93, 0x78, 0xF6, 0x8F, 0x78, 0xF6, 0x08, 0xF6, 0xFA, 0x24, 0xE6, 0x99, 0x60, 0x14, 0x30, 0x60,
60183 +     0x44, 0x60, 0x14, 0x47, 0x3D, 0x70, 0x07, 0x24, 0xE0, 0x8F, 0x01, 0x90, 0xE0, 0x30, 0x13, 0xC3,
60184 +     0x76, 0x99, 0x78, 0x06, 0x90, 0x31, 0x80, 0x05, 0xC4, 0xE0, 0x08, 0x06, 0x54, 0x13, 0x13, 0x13,
60185 +     0x20, 0x99, 0x78, 0x01, 0x08, 0x76, 0x04, 0xE0, 0x07, 0x76, 0x1E, 0x80, 0x06, 0x90, 0x1A, 0x80,
60186 +     0x13, 0xC4, 0xE0, 0x08, 0x01, 0x54, 0x13, 0x13, 0xE0, 0x20, 0x99, 0x78, 0x80, 0x08, 0x76, 0x04,
60187 +     0x80, 0x07, 0x76, 0x07, 0x06, 0x99, 0x78, 0x03, 0x24, 0xE6, 0x99, 0x78, 0x24, 0x25, 0x60, 0xFA,
60188 +     0x24, 0x10, 0x60, 0xFE, 0x78, 0x37, 0x70, 0x03, 0xE4, 0x0A, 0x76, 0x97, 0x44, 0xE6, 0xF6, 0x18,
60189 +     0x78, 0x0A, 0x80, 0x80, 0xE4, 0x01, 0x76, 0x97, 0x54, 0xE6, 0xF6, 0x18, 0x44, 0xE6, 0xF6, 0x7F,
60190 +     0x1A, 0x80, 0xF6, 0x20, 0xE0, 0x8E, 0x01, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x08, 0x06, 0xA6, 0x96,
60191 +     0x08, 0x06, 0x90, 0xF6, 0xFF, 0x80, 0x54, 0xE0, 0x7F, 0x54, 0xE6, 0x18, 0x20, 0x7E, 0xF6, 0x4F,
60192 +     0x99, 0x78, 0xCE, 0x7F, 0x00, 0x7C, 0xFD, 0xE6, 0x51, 0x28, 0x10, 0x02, 0xEF, 0x3C, 0xAF, 0x4F,
60193 +     0x90, 0x15, 0xE0, 0x30, 0x44, 0xE0, 0x34, 0x06, 0x20, 0x7E, 0xF0, 0x08, 0x10, 0x12, 0x6C, 0x7F,
60194 +     0x23, 0x2C, 0x75, 0x1B, 0x22, 0x57, 0x2D, 0x75, 0x75, 0x2B, 0x2C, 0x75, 0xAF, 0x22, 0xC2, 0x2D,
60195 +     0xFE, 0x54, 0xEF, 0x3C, 0x20, 0x7E, 0x3C, 0xF5, 0x10, 0x12, 0x7B, 0x7F, 0x06, 0x90, 0xE4, 0x1B,
60196 +     0xF0, 0xA3, 0xF0, 0x30, 0xE0, 0x09, 0x06, 0x90, 0x01, 0x64, 0x1F, 0x54, 0xBA, 0x61, 0x02, 0x60,
60197 +     0xE0, 0x0B, 0x06, 0x90, 0x01, 0x64, 0x1F, 0x54, 0xBA, 0x61, 0x02, 0x60, 0xE0, 0x0A, 0x06, 0x90,
60198 +     0xFF, 0xE0, 0xA3, 0xFE, 0xE0, 0x08, 0x06, 0x90, 0xF6, 0x96, 0x78, 0x5E, 0x08, 0x5F, 0xE0, 0xA3,
60199 +     0x30, 0xE6, 0x18, 0xF6, 0x06, 0x90, 0x0A, 0xE0, 0xFC, 0x54, 0xE0, 0x31, 0x27, 0x80, 0x01, 0x44,
60200 +     0xC4, 0xE6, 0x97, 0x78, 0x54, 0x13, 0x13, 0x13, 0x0A, 0xE0, 0x30, 0x01, 0xE0, 0x31, 0x06, 0x90,
60201 +     0x01, 0x44, 0xFC, 0x54, 0x97, 0x78, 0x28, 0x80, 0x13, 0x13, 0xC4, 0xE6, 0xE0, 0x30, 0x03, 0x54,
60202 +     0x31, 0x06, 0x90, 0x0D, 0xF0, 0xFC, 0x54, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0x97, 0x78, 0x1E, 0x80,
60203 +     0x54, 0x13, 0xC4, 0xE6, 0x0D, 0xE0, 0x30, 0x07, 0xE0, 0x31, 0x06, 0x90, 0xE0, 0xF0, 0xFC, 0x54,
60204 +     0x80, 0xF0, 0xF7, 0x54, 0xEF, 0x3C, 0xAF, 0x07, 0x3C, 0xF5, 0x01, 0x44, 0xE0, 0x8F, 0x01, 0x90,
60205 +     0xE0, 0x30, 0x13, 0xC3, 0x91, 0x01, 0x90, 0x17, 0x30, 0x13, 0xC3, 0xE0, 0x06, 0x90, 0x0E, 0xE0,
60206 +     0x03, 0x54, 0xE0, 0x31, 0x04, 0x01, 0xBF, 0xFF, 0xF0, 0x04, 0x44, 0xE0, 0x13, 0xE6, 0x96, 0x78,
60207 +     0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x09, 0xE0, 0x30, 0x44, 0xE0, 0x31, 0x78, 0x36, 0x80, 0xF0,
60208 +     0x13, 0x13, 0xE6, 0x96, 0x30, 0x1F, 0x54, 0x13, 0x06, 0x90, 0x24, 0xE0, 0xE2, 0x30, 0xE0, 0x08,
60209 +     0x31, 0x06, 0x90, 0x0B, 0x44, 0xCF, 0x54, 0xE0, 0x19, 0x80, 0xF0, 0x20, 0xE0, 0x0A, 0x06, 0x90,
60210 +     0x30, 0x31, 0x06, 0x90, 0x54, 0xE0, 0x0B, 0xE2, 0xF0, 0x10, 0x44, 0xCF, 0x06, 0x90, 0x07, 0x80,
60211 +     0xCF, 0x54, 0xE0, 0x31, 0x76, 0x7F, 0x78, 0xF0, 0x7F, 0x20, 0x7E, 0x01, 0x1B, 0x10, 0x12, 0x85,
60212 +     0xF6, 0x8F, 0x78, 0xE4, 0xE0, 0x31, 0x06, 0x90, 0x78, 0xFF, 0x03, 0x54, 0x9F, 0xC3, 0xE6, 0x8F,
60213 +     0x20, 0x7E, 0x0C, 0x50, 0x10, 0x12, 0x90, 0x7F, 0x06, 0x8F, 0x78, 0x1B, 0x06, 0x90, 0xE6, 0x80,
60214 +     0x13, 0x13, 0xE0, 0x31, 0x30, 0x1F, 0x54, 0x13, 0x20, 0x7E, 0x06, 0xE0, 0x04, 0x80, 0x92, 0x7F,
60215 +     0x96, 0x7F, 0x20, 0x7E, 0x90, 0x1B, 0x10, 0x12, 0x13, 0xE0, 0x31, 0x06, 0x30, 0x3F, 0x54, 0x13,
60216 +     0x20, 0x7E, 0x07, 0xE0, 0x10, 0x12, 0x9A, 0x7F, 0x7F, 0x20, 0x7E, 0x1B, 0x31, 0x06, 0x90, 0x9F,
60217 +     0x03, 0x54, 0xC4, 0xE0, 0x02, 0x00, 0x7C, 0xFD, 0x3C, 0xAF, 0x28, 0x10, 0xF5, 0x01, 0x44, 0xEF,
60218 +     0x01, 0x90, 0x22, 0x3C, 0xFB, 0x54, 0xE0, 0xAE, 0x02, 0x28, 0x75, 0xF0, 0x75, 0x51, 0x29, 0x75,
60219 +     0x25, 0x75, 0x01, 0x24, 0x20, 0x7E, 0x22, 0xBB, 0x10, 0x12, 0xA7, 0x7F, 0x76, 0x90, 0x78, 0x1B,
60220 +     0xE6, 0x9A, 0x78, 0x07, 0x07, 0x60, 0xFA, 0x24, 0x24, 0x08, 0x60, 0x14, 0x78, 0x1F, 0x70, 0x06,
60221 +     0x78, 0x07, 0x76, 0x9A, 0x13, 0xC4, 0xE6, 0x93, 0xE0, 0x30, 0x07, 0x54, 0x07, 0x54, 0xE6, 0x14,
60222 +     0x64, 0xE6, 0x08, 0xFE, 0x09, 0x70, 0x4E, 0x0A, 0x05, 0x76, 0x9A, 0x78, 0x9A, 0x78, 0x03, 0x80,
60223 +     0xE6, 0x9A, 0x78, 0x06, 0x35, 0x60, 0xFA, 0x24, 0x3F, 0x70, 0x05, 0x24, 0xFF, 0xE6, 0x93, 0x78,
60224 +     0x06, 0x90, 0xE6, 0x08, 0xA3, 0xF0, 0xCF, 0x0A, 0xE6, 0x18, 0xF0, 0xEF, 0x13, 0xC3, 0x20, 0x54,
60225 +     0x03, 0x06, 0x90, 0xFF, 0x4F, 0xEF, 0x54, 0xE0, 0x0A, 0x06, 0x90, 0xF0, 0xC4, 0x80, 0x54, 0xE0,
60226 +     0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x0D, 0x06, 0x80, 0xF0, 0x4F, 0xF7, 0xE6, 0x93, 0x78, 0x0E,
60227 +     0x90, 0xE6, 0x08, 0xFF, 0xF0, 0xCF, 0x90, 0x01, 0x78, 0xF0, 0xEF, 0xA3, 0x01, 0x64, 0xE6, 0x9A,
60228 +     0x93, 0x78, 0x0E, 0x60, 0xE6, 0x08, 0xFF, 0xE6, 0xCF, 0x10, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0,
60229 +     0xE0, 0x34, 0x06, 0x90, 0x7E, 0xF0, 0x20, 0x44, 0x78, 0xB2, 0x7F, 0x20, 0x7C, 0xFD, 0xE6, 0x9A,
60230 +     0x28, 0x10, 0x12, 0x00, 0xE0, 0x0D, 0x06, 0x90, 0x78, 0xF0, 0x02, 0x44, 0x08, 0x54, 0xE6, 0x93,
60231 +     0x54, 0x33, 0x33, 0x33, 0x3C, 0xAE, 0xFF, 0xF8, 0x4F, 0xBF, 0x54, 0xEE, 0x3C, 0xAF, 0x3C, 0xF5,
60232 +     0x13, 0x13, 0xC4, 0xEF, 0x7F, 0x01, 0x54, 0x13, 0x02, 0xE0, 0x20, 0x00, 0x54, 0xEF, 0x01, 0x7F,
60233 +     0x33, 0x33, 0xC4, 0x01, 0xFF, 0x80, 0x54, 0x33, 0x54, 0xEE, 0x3C, 0xAE, 0x3C, 0xF5, 0x4F, 0x7F,
60234 +     0xB4, 0xE6, 0x99, 0x78, 0x06, 0x90, 0x07, 0x01, 0xDF, 0x54, 0xE0, 0x08, 0x00, 0x22, 0x22, 0xF0,
60235 +     0xE0, 0x44, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB4, 0x01, 0x90, 0x33, 0xA9, 0x32, 0xAA,
60236 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x3A, 0x33, 0xF5, 0x32, 0xF5, 0x3A, 0x31, 0x50, 0x22,
60237 +     0x09, 0x09, 0x09, 0x09, 0x25, 0x3A, 0x58, 0x52, 0x50, 0x00, 0x0A, 0x78, 0x09, 0x09, 0x3A, 0x31,
60238 +     0x25, 0x58, 0x54, 0x09, 0x25, 0x00, 0x3A, 0x64, 0x50, 0x00, 0x0A, 0x78, 0x54, 0x09, 0x3A, 0x31,
60239 +     0x73, 0x69, 0x44, 0x78, 0x31, 0x50, 0x00, 0x0A, 0x53, 0x4C, 0x09, 0x3A, 0x6B, 0x68, 0x43, 0x2D,
60240 +     0x31, 0x50, 0x00, 0x0A, 0x50, 0x09, 0x09, 0x3A, 0x61, 0x46, 0x2D, 0x44, 0x0A, 0x74, 0x6C, 0x75,
60241 +     0x3A, 0x31, 0x50, 0x00, 0x4B, 0x43, 0x41, 0x09, 0x00, 0x0A, 0x44, 0x2D, 0x09, 0x3A, 0x31, 0x50,
60242 +     0x2D, 0x4F, 0x4E, 0x09, 0x43, 0x54, 0x41, 0x4D, 0x50, 0x00, 0x0A, 0x48, 0x41, 0x09, 0x3A, 0x31,
60243 +     0x0A, 0x73, 0x65, 0x52, 0x3A, 0x31, 0x50, 0x00, 0x3E, 0x2D, 0x09, 0x09, 0x00, 0x30, 0x31, 0x20,
60244 +     0x46, 0x2D, 0x00, 0x30, 0x48, 0x2D, 0x00, 0x44, 0x45, 0x2F, 0x00, 0x44, 0x2D, 0x00, 0x45, 0x45,
60245 +     0x25, 0x3A, 0x53, 0x50, 0x50, 0x00, 0x0A, 0x64, 0x43, 0x09, 0x3A, 0x31, 0x4B, 0x43, 0x41, 0x2D,
60246 +     0x31, 0x50, 0x00, 0x0A, 0x52, 0x09, 0x09, 0x3A, 0x4D, 0x53, 0x46, 0x58, 0x0A, 0x64, 0x25, 0x3D,
60247 +     0x3A, 0x31, 0x50, 0x00, 0x2D, 0x50, 0x4E, 0x09, 0x74, 0x69, 0x61, 0x57, 0x31, 0x50, 0x00, 0x0A,
60248 +     0x54, 0x09, 0x09, 0x3A, 0x4D, 0x53, 0x46, 0x58, 0x0A, 0x64, 0x25, 0x3D, 0x3A, 0x31, 0x50, 0x00,
60249 +     0x69, 0x62, 0x41, 0x09, 0x0A, 0x44, 0x2D, 0x6C, 0x60, 0x3A, 0xE5, 0x00, 0x07, 0x4C, 0x75, 0x2A,
60250 +     0x75, 0xEA, 0x4D, 0x75, 0x4F, 0x75, 0x07, 0x4E, 0xAC, 0x78, 0xE4, 0xEC, 0x78, 0xF6, 0x08, 0xF6,
60251 +     0xF6, 0x08, 0xF6, 0xAA, 0x3B, 0x75, 0xD7, 0x51, 0xEF, 0x4A, 0xAF, 0x01, 0x4A, 0xF5, 0xFD, 0x54,
60252 +     0x54, 0xEF, 0x4A, 0xAF, 0xD2, 0x4A, 0xF5, 0xFE, 0x4F, 0x11, 0x12, 0x10, 0x06, 0x90, 0x0B, 0x40,
60253 +     0xC4, 0xFF, 0xE0, 0x40, 0xE0, 0x20, 0x0F, 0x54, 0x7F, 0x2B, 0x7E, 0x12, 0x39, 0x65, 0xEF, 0xC2,
60254 +     0x65, 0xEE, 0x03, 0x70, 0x8E, 0x04, 0x60, 0x38, 0x71, 0x39, 0x8F, 0x38, 0xEF, 0x4A, 0xAF, 0x36,
60255 +     0x4A, 0xF5, 0xFD, 0x54, 0xE0, 0xEE, 0x07, 0x90, 0xE0, 0x30, 0x13, 0xC3, 0x7F, 0x20, 0x7E, 0x21,
60256 +     0xAD, 0x4E, 0xAC, 0x1D, 0x8C, 0x82, 0x8D, 0x4F, 0xA3, 0xFC, 0xE0, 0x83, 0x10, 0x12, 0xFD, 0xE0,
60257 +     0xEF, 0x4A, 0xAF, 0x28, 0x4A, 0xF5, 0x02, 0x44, 0x74, 0xEE, 0x07, 0x90, 0x37, 0xE5, 0xF0, 0x02,
60258 +     0x04, 0x70, 0x39, 0x65, 0x38, 0x65, 0x36, 0xE5, 0x38, 0x85, 0x09, 0x60, 0x37, 0x39, 0x85, 0x36,
60259 +     0xAA, 0x01, 0x3B, 0x75, 0x12, 0x37, 0xA9, 0x36, 0xF5, 0xE4, 0x3B, 0x03, 0xEF, 0x4A, 0xAF, 0x3B,
60260 +     0x4A, 0xF5, 0xFE, 0x54, 0xE0, 0xEE, 0x07, 0x90, 0x7E, 0x2B, 0xE3, 0x30, 0x90, 0x2B, 0x7F, 0x20,
60261 +     0x10, 0x12, 0x63, 0x06, 0x7F, 0x20, 0x7E, 0x20, 0xAD, 0x4C, 0xAC, 0x37, 0x8C, 0x82, 0x8D, 0x4D,
60262 +     0xA3, 0xFC, 0xE0, 0x83, 0x10, 0x12, 0xFD, 0xE0, 0xEF, 0x4A, 0xAF, 0x28, 0x4A, 0xF5, 0x01, 0x44,
60263 +     0x74, 0xEE, 0x07, 0x90, 0x09, 0x90, 0xF0, 0x08, 0x13, 0x13, 0xE0, 0x8E, 0x30, 0x1F, 0x54, 0x13,
60264 +     0xB2, 0x78, 0x14, 0xE0, 0x09, 0x0A, 0xB4, 0xE6, 0x44, 0xEF, 0x49, 0xAF, 0x80, 0x49, 0xF5, 0x02,
60265 +     0x06, 0xB2, 0x78, 0x16, 0xB2, 0x78, 0x11, 0x80, 0xAF, 0x09, 0x70, 0xE6, 0xFD, 0x54, 0xEF, 0x49,
60266 +     0x03, 0x80, 0x49, 0xF5, 0x90, 0x16, 0xB2, 0x78, 0x08, 0x74, 0x8E, 0x09, 0xF0, 0x07, 0x90, 0xF0,
60267 +     0x78, 0x07, 0x54, 0xE0, 0x7F, 0xE6, 0xF6, 0xB3, 0x02, 0x02, 0xB4, 0x00, 0x54, 0xEF, 0x01, 0x7F,
60268 +     0x33, 0x33, 0x33, 0x01, 0xAE, 0xFF, 0xF8, 0x54, 0xF7, 0x54, 0xEE, 0x49, 0x7F, 0x49, 0xF5, 0x4F,
60269 +     0x3A, 0x11, 0x12, 0xAC, 0x49, 0xAF, 0x07, 0x50, 0xF5, 0xFB, 0x54, 0xEF, 0xEE, 0x07, 0x90, 0x49,
60270 +     0x17, 0xE0, 0x30, 0xE0, 0xB4, 0xE6, 0xB3, 0x78, 0x49, 0xAF, 0x11, 0x01, 0xF5, 0x04, 0x44, 0xEF,
60271 +     0x76, 0xAC, 0x78, 0x49, 0xF4, 0x76, 0x08, 0x01, 0xAF, 0xF0, 0x01, 0x74, 0x13, 0x13, 0xEF, 0x49,
60272 +     0xE0, 0x20, 0x3F, 0x54, 0xEF, 0x49, 0xAF, 0x11, 0x54, 0x13, 0x13, 0x13, 0x06, 0xE0, 0x20, 0x1F,
60273 +     0xB4, 0xE6, 0xB3, 0x78, 0x49, 0xAF, 0x07, 0x03, 0xF5, 0xFD, 0x54, 0xEF, 0xEF, 0x49, 0xAF, 0x49,
60274 +     0x54, 0x13, 0x13, 0x13, 0x49, 0xAE, 0xFF, 0x01, 0x54, 0x13, 0x13, 0xEE, 0xAE, 0xFF, 0x4F, 0x01,
60275 +     0x13, 0xC3, 0xEE, 0x49, 0x54, 0x4F, 0x01, 0x54, 0x49, 0xAE, 0xFF, 0x01, 0x4F, 0xFE, 0x54, 0xEE,
60276 +     0x4A, 0xAF, 0x49, 0xF5, 0x29, 0xE0, 0x30, 0xEF, 0xE0, 0x81, 0x09, 0x90, 0x90, 0xF0, 0xFD, 0x54,
60277 +     0x54, 0xE0, 0x72, 0x09, 0x07, 0x90, 0xF0, 0xFE, 0x1F, 0x54, 0xE0, 0xE9, 0x7C, 0x00, 0x7E, 0xFF,
60278 +     0x12, 0x0A, 0x7D, 0x00, 0x24, 0xEF, 0x98, 0x02, 0xF6, 0xAB, 0x78, 0x39, 0xF6, 0x18, 0x3E, 0xE4,
60279 +     0x12, 0xAA, 0x7F, 0x22, 0x0E, 0x50, 0x3A, 0x11, 0xE0, 0x81, 0x09, 0x90, 0x90, 0xF0, 0x02, 0x44,
60280 +     0x44, 0xE0, 0x72, 0x09, 0x75, 0x22, 0xF0, 0x01, 0x39, 0x75, 0x23, 0x38, 0x4D, 0x06, 0x90, 0x57,
60281 +     0xF0, 0xEF, 0x54, 0xE0, 0xFB, 0x54, 0x21, 0xE5, 0x06, 0x90, 0x21, 0xF5, 0xFD, 0x54, 0xE0, 0x40,
60282 +     0xB0, 0x01, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0xE0, 0xF8, 0x07, 0x90, 0xE0, 0xF0, 0xFB, 0x54,
60283 +     0x90, 0xF0, 0x08, 0x44, 0xC4, 0xE0, 0xAA, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D,
60284 +     0xFF, 0x2F, 0x0F, 0x54, 0x24, 0xCF, 0x33, 0xE4, 0x34, 0xEF, 0xFD, 0x00, 0x07, 0x90, 0xFC, 0x04,
60285 +     0xF0, 0x75, 0xE0, 0x0C, 0xEC, 0xFF, 0xA4, 0x20, 0xAE, 0x78, 0xF0, 0x45, 0x08, 0x4F, 0xED, 0xF6,
60286 +     0x02, 0x04, 0x7F, 0xF6, 0xAF, 0x78, 0xED, 0x03, 0xFF, 0x01, 0x54, 0xE6, 0x74, 0x9F, 0xE4, 0xC3,
60287 +     0x54, 0x00, 0x94, 0x08, 0xE6, 0x18, 0xFC, 0x05, 0x08, 0xFE, 0x13, 0xC3, 0xEE, 0xFF, 0x13, 0xE6,
60288 +     0xEF, 0xF6, 0x18, 0x6C, 0xE5, 0x22, 0xF6, 0x08, 0x7E, 0x35, 0x60, 0x3B, 0x12, 0x3B, 0x7F, 0x20,
60289 +     0xA2, 0x78, 0x1B, 0x10, 0x76, 0x08, 0x34, 0x76, 0x63, 0x06, 0x90, 0xBC, 0x13, 0x13, 0xFF, 0xE0,
60290 +     0x92, 0x13, 0x3F, 0x54, 0x71, 0x11, 0xD2, 0x10, 0xE7, 0x07, 0x90, 0xA9, 0x90, 0xF0, 0x03, 0x74,
60291 +     0x54, 0xE0, 0x43, 0x06, 0x78, 0xE4, 0xF0, 0xDF, 0x21, 0xE5, 0xF6, 0x80, 0x21, 0xF5, 0xF7, 0x54,
60292 +     0x11, 0x12, 0xA2, 0x7F, 0x75, 0x06, 0x50, 0x3A, 0x39, 0x75, 0x24, 0x38, 0xFF, 0xE0, 0x22, 0xCA,
60293 +     0x3F, 0x54, 0x13, 0x13, 0xC2, 0x10, 0x92, 0x13, 0x67, 0x06, 0x90, 0x11, 0x03, 0xE0, 0x30, 0xE0,
60294 +     0x90, 0x1C, 0x10, 0x30, 0x30, 0xE0, 0x67, 0x06, 0x41, 0x81, 0x02, 0xE0, 0xE0, 0x66, 0x06, 0x90,
60295 +     0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x02, 0xF9, 0xD8, 0x13, 0xCE, 0xC2, 0x72, 0xE0, 0x20,
60296 +     0xE4, 0x11, 0xA2, 0x10, 0x10, 0x54, 0xC4, 0x33, 0x90, 0xFF, 0x0F, 0x44, 0xC4, 0xE0, 0x41, 0x0D,
60297 +     0xC4, 0x01, 0x54, 0x13, 0x4F, 0x20, 0x54, 0x33, 0x61, 0x0D, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
60298 +     0x54, 0x33, 0xC4, 0x01, 0xF0, 0x10, 0x44, 0x20, 0x74, 0x40, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x18,
60299 +     0xF0, 0x38, 0x74, 0x60, 0xE0, 0x69, 0x06, 0x90, 0x0D, 0x90, 0x13, 0xC3, 0x09, 0xE0, 0x30, 0x4C,
60300 +     0x90, 0xF0, 0x11, 0x74, 0x80, 0xF0, 0x6C, 0x0D, 0xF0, 0x15, 0x74, 0x09, 0x74, 0x6C, 0x0D, 0x90,
60301 +     0x07, 0x90, 0xF0, 0x12, 0x30, 0x44, 0xE0, 0xF9, 0x3F, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x80, 0x44,
60302 +     0x54, 0xE0, 0xFA, 0x07, 0xF0, 0x20, 0x44, 0xCF, 0xF0, 0xC0, 0x44, 0xE0, 0x80, 0xA8, 0x01, 0x90,
60303 +     0xA2, 0x10, 0xD2, 0x70, 0xC4, 0x33, 0xE4, 0x11, 0x0F, 0x44, 0xF0, 0x54, 0x61, 0x0D, 0x90, 0xFF,
60304 +     0x54, 0x13, 0xC4, 0xE0, 0x54, 0x33, 0xC4, 0x01, 0x90, 0xF0, 0x4F, 0xE0, 0xC4, 0xE0, 0x41, 0x0D,
60305 +     0xC4, 0x01, 0x54, 0x13, 0x44, 0x20, 0x54, 0x33, 0x0D, 0x90, 0xF0, 0x10, 0xF0, 0x38, 0x74, 0x40,
60306 +     0x74, 0x60, 0x0D, 0x90, 0x06, 0x90, 0xF0, 0x18, 0x13, 0xC3, 0xE0, 0x69, 0x30, 0x4C, 0x0D, 0x90,
60307 +     0x11, 0x74, 0x09, 0xE0, 0x6C, 0x0D, 0x90, 0xF0, 0x74, 0x09, 0x80, 0xF0, 0x0D, 0x90, 0xF0, 0x12,
60308 +     0xF0, 0x15, 0x74, 0x6C, 0xE0, 0xF9, 0x07, 0x90, 0x20, 0x44, 0xCF, 0x54, 0xC0, 0x44, 0xE0, 0xF0,
60309 +     0xFA, 0x07, 0x90, 0xF0, 0xF0, 0x30, 0x44, 0xE0, 0x44, 0x3F, 0x54, 0xE0, 0x01, 0x90, 0xF0, 0x80,
60310 +     0x09, 0x90, 0xE0, 0xA9, 0x10, 0xA2, 0xF0, 0x74, 0x01, 0x54, 0x33, 0xE4, 0xE0, 0x25, 0xE0, 0x25,
60311 +     0x63, 0x06, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x3B, 0xE5, 0x22, 0xF0, 0xAC, 0xD1, 0x07, 0x60,
60312 +     0x71, 0x63, 0x06, 0x90, 0xEF, 0x49, 0xAF, 0x9E, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x49, 0xAF, 0x0A,
60313 +     0x3F, 0x54, 0x13, 0x13, 0x7F, 0x27, 0xE0, 0x30, 0x3A, 0x11, 0x12, 0xA2, 0xA6, 0x78, 0x27, 0x50,
60314 +     0x76, 0x08, 0x02, 0x76, 0xEF, 0x49, 0xAF, 0x6C, 0x54, 0xC4, 0x02, 0x54, 0x49, 0xAE, 0xFF, 0xF0,
60315 +     0x4F, 0xDF, 0x54, 0xEE, 0x38, 0x75, 0x49, 0xF5, 0x1E, 0x39, 0x75, 0x26, 0xA2, 0x78, 0x07, 0x80,
60316 +     0x76, 0x08, 0x01, 0x76, 0xF0, 0x07, 0x90, 0x36, 0x64, 0x07, 0x54, 0xE0, 0xE4, 0x0B, 0x60, 0x02,
60317 +     0x78, 0xF6, 0xB0, 0x78, 0xF6, 0x08, 0xF6, 0xB4, 0x4A, 0xAF, 0x57, 0x80, 0x30, 0x13, 0xC3, 0xEF,
60318 +     0x4E, 0xAE, 0x4F, 0xE0, 0x82, 0x8F, 0x4F, 0xAF, 0x54, 0xE0, 0x83, 0x8E, 0xB4, 0x78, 0xFF, 0x40,
60319 +     0x4F, 0xBF, 0x54, 0xE6, 0xAF, 0x4E, 0xAE, 0xF6, 0x8E, 0x82, 0x8F, 0x4F, 0xA3, 0xFE, 0xE0, 0x83,
60320 +     0x70, 0x66, 0x08, 0xE0, 0x66, 0x18, 0xEE, 0x03, 0xB0, 0x78, 0x11, 0x70, 0x94, 0xC3, 0xE6, 0x06,
60321 +     0x75, 0x1E, 0x40, 0x02, 0x39, 0x75, 0x27, 0x38, 0xAE, 0x16, 0x80, 0x5E, 0x8F, 0x4F, 0xAF, 0x4E,
60322 +     0xE0, 0x83, 0x8E, 0x82, 0x78, 0xE0, 0xA3, 0xFE, 0x08, 0x06, 0xA6, 0xB4, 0xB0, 0x78, 0xE4, 0xF6,
60323 +     0x67, 0x06, 0x90, 0xF6, 0x02, 0xE0, 0x20, 0xE0, 0xA4, 0x7F, 0x0A, 0xC1, 0x40, 0x3A, 0x11, 0x12,
60324 +     0x12, 0xA6, 0x7F, 0x09, 0x02, 0x40, 0x3A, 0x11, 0x4A, 0xAF, 0x1D, 0xC1, 0x7D, 0xE0, 0x30, 0xEF,
60325 +     0x20, 0xEF, 0x49, 0xAF, 0xA5, 0x78, 0x77, 0xE0, 0x70, 0x46, 0x18, 0xE6, 0x63, 0x06, 0x90, 0x34,
60326 +     0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x30, 0x3F, 0x54, 0x75, 0x06, 0x90, 0x07, 0xF0, 0x08, 0x44, 0xE0,
60327 +     0x11, 0xC2, 0x10, 0xC2, 0xAE, 0x78, 0xA9, 0x71, 0xFE, 0x07, 0x54, 0xE6, 0xE0, 0x25, 0xE6, 0x08,
60328 +     0xFE, 0x33, 0xEE, 0xFF, 0x78, 0xC8, 0x24, 0xEF, 0x34, 0xEE, 0xF6, 0xA5, 0x80, 0xF6, 0x18, 0x2A,
60329 +     0xE6, 0xAF, 0x78, 0x21, 0x90, 0xFF, 0x01, 0x54, 0xFD, 0xE0, 0x63, 0x06, 0x01, 0x54, 0x13, 0x13,
60330 +     0xE4, 0x01, 0x70, 0x6F, 0x06, 0x90, 0x07, 0x60, 0x08, 0x44, 0xE0, 0x75, 0xE6, 0xAF, 0x78, 0xF0,
60331 +     0xA6, 0x78, 0xA4, 0x71, 0x76, 0x08, 0x02, 0x76, 0xA6, 0x78, 0x22, 0x6C, 0x76, 0x08, 0x02, 0x76,
60332 +     0x76, 0xA4, 0x78, 0x6C, 0xC8, 0x76, 0x08, 0x2A, 0x71, 0x67, 0x06, 0x90, 0x3B, 0xE5, 0x22, 0x9E,
60333 +     0x20, 0x7E, 0x24, 0x60, 0x10, 0x12, 0x46, 0x7F, 0xE7, 0x07, 0x90, 0x1B, 0x90, 0xF0, 0x01, 0x74,
60334 +     0xFF, 0xE0, 0x63, 0x06, 0x3F, 0x54, 0x13, 0x13, 0xD2, 0x10, 0x92, 0x13, 0x78, 0xA9, 0x71, 0x11,
60335 +     0x08, 0x1D, 0x76, 0xA2, 0x49, 0xAF, 0x4C, 0x76, 0x54, 0x13, 0xC4, 0xEF, 0x30, 0x49, 0xAF, 0x07,
60336 +     0x54, 0xEF, 0x0A, 0xE0, 0x33, 0x33, 0x33, 0x02, 0x07, 0x80, 0xF8, 0x54, 0x25, 0x04, 0x54, 0xEF,
60337 +     0xFF, 0xE0, 0x25, 0xE0, 0x54, 0xEE, 0x49, 0xAE, 0x49, 0xF5, 0x4F, 0xEF, 0x11, 0x12, 0xA2, 0x7F,
60338 +     0xAF, 0x1B, 0x50, 0x3A, 0x13, 0xC4, 0xEF, 0x49, 0x06, 0x90, 0x07, 0x54, 0x05, 0xE0, 0x20, 0x4B,
60339 +     0x80, 0xF0, 0x21, 0x74, 0xF0, 0x81, 0x74, 0x03, 0x75, 0x2A, 0x38, 0x75, 0x49, 0xAF, 0x2B, 0x39,
60340 +     0x0F, 0x54, 0xC4, 0xEF, 0x7E, 0x14, 0xE0, 0x20, 0x12, 0x52, 0x7F, 0x20, 0x06, 0x90, 0x1B, 0x10,
60341 +     0x10, 0x44, 0xE0, 0x4D, 0x24, 0x38, 0x75, 0xF0, 0x22, 0xCA, 0x39, 0x75, 0xDD, 0x7F, 0x20, 0x7E,
60342 +     0xE4, 0x1B, 0x10, 0x12, 0x78, 0xF6, 0xB0, 0x78, 0x76, 0x08, 0xF6, 0xA2, 0x2A, 0x76, 0x08, 0x9B,
60343 +     0x78, 0xC8, 0x76, 0x08, 0x08, 0xFD, 0x76, 0xA8, 0xB4, 0x78, 0xE8, 0x76, 0x78, 0xF6, 0x08, 0xF6,
60344 +     0x08, 0x02, 0x76, 0xA6, 0xBA, 0x78, 0x6C, 0x76, 0xF6, 0x08, 0x01, 0x76, 0x06, 0x90, 0xF6, 0x08,
60345 +     0xA3, 0xFF, 0xE0, 0x48, 0xAD, 0x4C, 0xAC, 0xE0, 0x8C, 0x82, 0x8D, 0x4D, 0xA3, 0xF0, 0xCF, 0x83,
60346 +     0x4C, 0xAE, 0xF0, 0xEF, 0x82, 0x8F, 0x4D, 0xAF, 0x83, 0xC0, 0x83, 0x8E, 0xFF, 0xE0, 0x82, 0xC0,
60347 +     0xE0, 0x9F, 0x01, 0x90, 0x01, 0x54, 0x13, 0xC3, 0x13, 0xC4, 0xEF, 0xFE, 0x01, 0x54, 0x13, 0x13,
60348 +     0x7F, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0x33, 0x33, 0xC4, 0x01, 0x4F, 0x80, 0x54, 0x33,
60349 +     0x83, 0xD0, 0x82, 0xD0, 0xAF, 0x4C, 0xAE, 0xF0, 0x8E, 0x82, 0x8F, 0x4D, 0x08, 0x54, 0xE0, 0x83,
60350 +     0xFF, 0xF0, 0x54, 0xC4, 0x54, 0xEE, 0x49, 0xAE, 0x49, 0xF5, 0x4F, 0x7F, 0x4A, 0x06, 0x90, 0xE4,
60351 +     0x90, 0xF0, 0xA3, 0xF0, 0x54, 0xE0, 0x4D, 0x06, 0x54, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xF7,
60352 +     0x90, 0xE4, 0xF0, 0xFD, 0xA3, 0xF0, 0xA0, 0x01, 0xE7, 0x07, 0x90, 0xF0, 0x3B, 0xE5, 0x22, 0xF0,
60353 +     0x20, 0x7E, 0x24, 0x60, 0x10, 0x12, 0x61, 0x7F, 0x4D, 0x06, 0x90, 0x1B, 0xF0, 0x01, 0x44, 0xE0,
60354 +     0x4D, 0xAF, 0x4C, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xF0, 0x40, 0x44, 0xE0, 0x44, 0xE6, 0xB4, 0x78,
60355 +     0x78, 0xE4, 0xF6, 0x40, 0x07, 0x90, 0xF6, 0xB0, 0x07, 0x54, 0xE0, 0xF0, 0x06, 0x60, 0x02, 0x64,
60356 +     0x75, 0x23, 0x38, 0x75, 0x4A, 0xAF, 0x57, 0x39, 0x30, 0x13, 0xC3, 0xEF, 0x4E, 0xAE, 0x51, 0xE0,
60357 +     0x82, 0x8F, 0x4F, 0xAF, 0xFE, 0xE0, 0x83, 0x8E, 0xB5, 0x78, 0xE0, 0xA3, 0xEE, 0x03, 0x70, 0x66,
60358 +     0x10, 0x70, 0x66, 0x18, 0xE6, 0x06, 0xB0, 0x78, 0x40, 0x02, 0x94, 0xD3, 0x27, 0x38, 0x75, 0x32,
60359 +     0x22, 0xF0, 0x39, 0x75, 0xF6, 0xB0, 0x78, 0xE4, 0x54, 0xE6, 0xB4, 0x78, 0x4E, 0xAE, 0xF6, 0xBF,
60360 +     0x82, 0x8F, 0x4F, 0xAF, 0xFE, 0xE0, 0x83, 0x8E, 0x66, 0x08, 0xE0, 0xA3, 0x18, 0xEE, 0x03, 0x70,
60361 +     0x75, 0x06, 0x60, 0x66, 0x39, 0x75, 0x23, 0x38, 0xE6, 0xB4, 0x78, 0x57, 0x22, 0xF6, 0x40, 0x44,
60362 +     0x03, 0x60, 0x3B, 0xE5, 0xAF, 0xD6, 0x2B, 0x12, 0xE0, 0x30, 0xEF, 0x4A, 0xE6, 0xB1, 0x78, 0x09,
60363 +     0x40, 0x00, 0x94, 0xD3, 0xB1, 0x78, 0x16, 0x01, 0x90, 0x40, 0x70, 0xE6, 0x13, 0xE0, 0x4D, 0x06,
60364 +     0x30, 0x3F, 0x54, 0x13, 0x13, 0xE0, 0x2F, 0xE0, 0x1F, 0x54, 0x13, 0x13, 0xAE, 0x26, 0xE0, 0x30,
60365 +     0x8F, 0x4D, 0xAF, 0x4C, 0xE0, 0x83, 0x8E, 0x82, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54,
60366 +     0x50, 0x06, 0x90, 0x0D, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x13, 0x38, 0x75, 0x07, 0xE0,
60367 +     0x4C, 0x39, 0x75, 0x28, 0x2A, 0x38, 0x75, 0x22, 0x22, 0x2B, 0x39, 0x75, 0xE0, 0xF0, 0x07, 0x90,
60368 +     0x02, 0x64, 0x07, 0x54, 0x38, 0x75, 0x06, 0x60, 0x57, 0x39, 0x75, 0x23, 0x02, 0x60, 0x3B, 0xE5,
60369 +     0xBA, 0x78, 0x77, 0x31, 0x70, 0x07, 0x64, 0xE6, 0xEF, 0x21, 0xAF, 0x4B, 0x54, 0x13, 0x13, 0x13,
60370 +     0x65, 0xE0, 0x30, 0x1F, 0xE0, 0x4E, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x08, 0x06, 0xA6, 0xB7,
60371 +     0xEF, 0x49, 0xAF, 0xF6, 0x54, 0xC4, 0x80, 0x54, 0xE6, 0x18, 0xFF, 0x0F, 0xF6, 0x4F, 0xF7, 0x54,
60372 +     0xE6, 0x08, 0xFF, 0xE6, 0x4D, 0xAD, 0x4C, 0xAC, 0x83, 0x8C, 0x82, 0x8D, 0xEF, 0xA3, 0xF0, 0xCF,
60373 +     0x4E, 0x06, 0x90, 0xF0, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54, 0x13, 0xBA, 0x78, 0x2B, 0xE0,
60374 +     0x25, 0x80, 0x08, 0x76, 0x21, 0x60, 0x3B, 0xE5, 0x54, 0xEF, 0x49, 0xAF, 0x0F, 0x54, 0xC4, 0x80,
60375 +     0xE6, 0xB7, 0x78, 0xFF, 0xF6, 0x4F, 0xF7, 0x54, 0xE6, 0x08, 0xFF, 0xE6, 0x4D, 0xAD, 0x4C, 0xAC,
60376 +     0x83, 0x8C, 0x82, 0x8D, 0xEF, 0xA3, 0xF0, 0xCF, 0xEF, 0x4A, 0xAF, 0xF0, 0xE0, 0x20, 0x13, 0xC3,
60377 +     0xAE, 0x76, 0x21, 0x02, 0x8F, 0x4F, 0xAF, 0x4E, 0xE0, 0x83, 0x8E, 0x82, 0xAE, 0xF0, 0xBF, 0x54,
60378 +     0x8F, 0x4F, 0xAF, 0x4E, 0xE0, 0x83, 0x8E, 0x82, 0x78, 0xE0, 0xA3, 0xFE, 0x03, 0x70, 0x66, 0xB5,
60379 +     0x70, 0x66, 0x18, 0xEE, 0x06, 0xB0, 0x78, 0x5B, 0x02, 0x94, 0xC3, 0xE6, 0x02, 0x76, 0x68, 0x40,
60380 +     0x4F, 0xAF, 0x4E, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0x13, 0x13, 0x13, 0xE0, 0xAE, 0xFF, 0x01, 0x54,
60381 +     0x13, 0xC4, 0xEE, 0x49, 0x6F, 0x01, 0x54, 0x13, 0xBA, 0x78, 0x4C, 0x60, 0x0B, 0x07, 0xB4, 0xE6,
60382 +     0x13, 0xEF, 0x21, 0xAF, 0x1F, 0x54, 0x13, 0x13, 0x75, 0x3B, 0xE0, 0x30, 0x39, 0x75, 0x27, 0x38,
60383 +     0xE6, 0xBA, 0x78, 0x5E, 0x2E, 0x70, 0x07, 0x64, 0xF7, 0x54, 0x21, 0xE5, 0x64, 0xE6, 0x21, 0xF5,
60384 +     0xE6, 0x23, 0x60, 0x01, 0x1E, 0x60, 0x08, 0x64, 0xE0, 0x74, 0x06, 0x90, 0x22, 0xF0, 0x10, 0x44,
60385 +     0x4F, 0xAF, 0x4E, 0xAE, 0x83, 0x8E, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0, 0x06, 0xA6, 0xB4, 0x78,
60386 +     0x78, 0xE4, 0xF6, 0x08, 0x7E, 0x22, 0xF6, 0xB0, 0x12, 0xC1, 0x7F, 0x20, 0x78, 0xE4, 0x1B, 0x10,
60387 +     0xB4, 0x78, 0xF6, 0xB0, 0x78, 0xF6, 0x08, 0xF6, 0xFA, 0x24, 0xE6, 0xBA, 0x60, 0x14, 0x30, 0x60,
60388 +     0x44, 0x60, 0x14, 0x47, 0x3D, 0x70, 0x07, 0x24, 0xE0, 0x9F, 0x01, 0x90, 0xE0, 0x30, 0x13, 0xC3,
60389 +     0x76, 0xBA, 0x78, 0x06, 0x90, 0x31, 0x80, 0x05, 0xC4, 0xE0, 0x48, 0x06, 0x54, 0x13, 0x13, 0x13,
60390 +     0x20, 0xBA, 0x78, 0x01, 0x08, 0x76, 0x04, 0xE0, 0x07, 0x76, 0x1E, 0x80, 0x06, 0x90, 0x1A, 0x80,
60391 +     0x13, 0xC4, 0xE0, 0x48, 0x01, 0x54, 0x13, 0x13, 0xE0, 0x20, 0xBA, 0x78, 0x80, 0x08, 0x76, 0x04,
60392 +     0x80, 0x07, 0x76, 0x07, 0x06, 0xBA, 0x78, 0x03, 0x24, 0xE6, 0xBA, 0x78, 0x24, 0x25, 0x60, 0xFA,
60393 +     0x24, 0x10, 0x60, 0xFE, 0x78, 0x37, 0x70, 0x03, 0xE4, 0x0A, 0x76, 0xB8, 0x44, 0xE6, 0xF6, 0x18,
60394 +     0x78, 0x0A, 0x80, 0x80, 0xE4, 0x01, 0x76, 0xB8, 0x54, 0xE6, 0xF6, 0x18, 0x44, 0xE6, 0xF6, 0x7F,
60395 +     0x1A, 0x80, 0xF6, 0x20, 0xE0, 0x9E, 0x01, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x08, 0x06, 0xA6, 0xB7,
60396 +     0x48, 0x06, 0x90, 0xF6, 0xFF, 0x80, 0x54, 0xE0, 0x7F, 0x54, 0xE6, 0x18, 0x20, 0x7E, 0xF6, 0x4F,
60397 +     0xBA, 0x78, 0xCE, 0x7F, 0x00, 0x7C, 0xFD, 0xE6, 0x51, 0x28, 0x10, 0x02, 0xEF, 0x49, 0xAF, 0x4F,
60398 +     0x90, 0x15, 0xE0, 0x30, 0x44, 0xE0, 0x74, 0x06, 0x20, 0x7E, 0xF0, 0x08, 0x10, 0x12, 0x6C, 0x7F,
60399 +     0x23, 0x38, 0x75, 0x1B, 0x22, 0x57, 0x39, 0x75, 0x75, 0x2B, 0x38, 0x75, 0xAF, 0x22, 0xC2, 0x39,
60400 +     0xFE, 0x54, 0xEF, 0x49, 0x20, 0x7E, 0x49, 0xF5, 0x10, 0x12, 0x7B, 0x7F, 0x06, 0x90, 0xE4, 0x1B,
60401 +     0xF0, 0xA3, 0xF0, 0x70, 0xE0, 0x49, 0x06, 0x90, 0x01, 0x64, 0x1F, 0x54, 0xBA, 0x61, 0x02, 0x60,
60402 +     0xE0, 0x4B, 0x06, 0x90, 0x01, 0x64, 0x1F, 0x54, 0xBA, 0x61, 0x02, 0x60, 0xE0, 0x4A, 0x06, 0x90,
60403 +     0xFF, 0xE0, 0xA3, 0xFE, 0xE0, 0x48, 0x06, 0x90, 0xF6, 0xB7, 0x78, 0x5E, 0x08, 0x5F, 0xE0, 0xA3,
60404 +     0x30, 0xE6, 0x18, 0xF6, 0x06, 0x90, 0x0A, 0xE0, 0xFC, 0x54, 0xE0, 0x71, 0x27, 0x80, 0x01, 0x44,
60405 +     0xC4, 0xE6, 0xB8, 0x78, 0x54, 0x13, 0x13, 0x13, 0x0A, 0xE0, 0x30, 0x01, 0xE0, 0x71, 0x06, 0x90,
60406 +     0x01, 0x44, 0xFC, 0x54, 0xB8, 0x78, 0x28, 0x80, 0x13, 0x13, 0xC4, 0xE6, 0xE0, 0x30, 0x03, 0x54,
60407 +     0x71, 0x06, 0x90, 0x0D, 0xF0, 0xFC, 0x54, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xB8, 0x78, 0x1E, 0x80,
60408 +     0x54, 0x13, 0xC4, 0xE6, 0x0D, 0xE0, 0x30, 0x07, 0xE0, 0x71, 0x06, 0x90, 0xE0, 0xF0, 0xFC, 0x54,
60409 +     0x80, 0xF0, 0xF7, 0x54, 0xEF, 0x49, 0xAF, 0x07, 0x49, 0xF5, 0x01, 0x44, 0xE0, 0x9F, 0x01, 0x90,
60410 +     0xE0, 0x30, 0x13, 0xC3, 0xA1, 0x01, 0x90, 0x17, 0x30, 0x13, 0xC3, 0xE0, 0x06, 0x90, 0x0E, 0xE0,
60411 +     0x03, 0x54, 0xE0, 0x71, 0x04, 0x01, 0xBF, 0xFF, 0xF0, 0x04, 0x44, 0xE0, 0x13, 0xE6, 0xB7, 0x78,
60412 +     0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x09, 0xE0, 0x30, 0x44, 0xE0, 0x71, 0x78, 0x36, 0x80, 0xF0,
60413 +     0x13, 0x13, 0xE6, 0xB7, 0x30, 0x1F, 0x54, 0x13, 0x06, 0x90, 0x24, 0xE0, 0xE2, 0x30, 0xE0, 0x48,
60414 +     0x71, 0x06, 0x90, 0x0B, 0x44, 0xCF, 0x54, 0xE0, 0x19, 0x80, 0xF0, 0x20, 0xE0, 0x4A, 0x06, 0x90,
60415 +     0x30, 0x71, 0x06, 0x90, 0x54, 0xE0, 0x0B, 0xE2, 0xF0, 0x10, 0x44, 0xCF, 0x06, 0x90, 0x07, 0x80,
60416 +     0xCF, 0x54, 0xE0, 0x71, 0x76, 0x80, 0x78, 0xF0, 0x7F, 0x20, 0x7E, 0x01, 0x1B, 0x10, 0x12, 0x85,
60417 +     0xF6, 0xB0, 0x78, 0xE4, 0xE0, 0x71, 0x06, 0x90, 0x78, 0xFF, 0x03, 0x54, 0x9F, 0xC3, 0xE6, 0xB0,
60418 +     0x20, 0x7E, 0x0C, 0x50, 0x10, 0x12, 0x90, 0x7F, 0x06, 0xB0, 0x78, 0x1B, 0x06, 0x90, 0xE6, 0x80,
60419 +     0x13, 0x13, 0xE0, 0x71, 0x30, 0x1F, 0x54, 0x13, 0x20, 0x7E, 0x06, 0xE0, 0x04, 0x80, 0x92, 0x7F,
60420 +     0x96, 0x7F, 0x20, 0x7E, 0x90, 0x1B, 0x10, 0x12, 0x13, 0xE0, 0x71, 0x06, 0x30, 0x3F, 0x54, 0x13,
60421 +     0x20, 0x7E, 0x07, 0xE0, 0x10, 0x12, 0x9A, 0x7F, 0x7F, 0x20, 0x7E, 0x1B, 0x71, 0x06, 0x90, 0x9F,
60422 +     0x03, 0x54, 0xC4, 0xE0, 0x02, 0x00, 0x7C, 0xFD, 0x49, 0xAF, 0x28, 0x10, 0xF5, 0x01, 0x44, 0xEF,
60423 +     0x01, 0x90, 0x22, 0x49, 0xFB, 0x54, 0xE0, 0xB0, 0x02, 0x34, 0x75, 0xF0, 0x75, 0x56, 0x35, 0x75,
60424 +     0x31, 0x75, 0x01, 0x30, 0x20, 0x7E, 0x22, 0xC5, 0x10, 0x12, 0xA7, 0x7F, 0x76, 0xB1, 0x78, 0x1B,
60425 +     0xE6, 0xBB, 0x78, 0x07, 0x07, 0x60, 0xFA, 0x24, 0x24, 0x08, 0x60, 0x14, 0x78, 0x1F, 0x70, 0x06,
60426 +     0x78, 0x07, 0x76, 0xBB, 0x13, 0xC4, 0xE6, 0xB4, 0xE0, 0x30, 0x07, 0x54, 0x07, 0x54, 0xE6, 0x14,
60427 +     0x64, 0xE6, 0x08, 0xFE, 0x09, 0x70, 0x4E, 0x0A, 0x05, 0x76, 0xBB, 0x78, 0xBB, 0x78, 0x03, 0x80,
60428 +     0xE6, 0xBB, 0x78, 0x06, 0x35, 0x60, 0xFA, 0x24, 0x3F, 0x70, 0x05, 0x24, 0xFF, 0xE6, 0xB4, 0x78,
60429 +     0x06, 0x90, 0xE6, 0x08, 0xA3, 0xF0, 0xCF, 0x4A, 0xE6, 0x18, 0xF0, 0xEF, 0x13, 0xC3, 0x20, 0x54,
60430 +     0x43, 0x06, 0x90, 0xFF, 0x4F, 0xEF, 0x54, 0xE0, 0x4A, 0x06, 0x90, 0xF0, 0xC4, 0x80, 0x54, 0xE0,
60431 +     0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x4D, 0x06, 0x80, 0xF0, 0x4F, 0xF7, 0xE6, 0xB4, 0x78, 0x0E,
60432 +     0x90, 0xE6, 0x08, 0xFF, 0xF0, 0xCF, 0xA0, 0x01, 0x78, 0xF0, 0xEF, 0xA3, 0x01, 0x64, 0xE6, 0xBB,
60433 +     0xB4, 0x78, 0x0E, 0x60, 0xE6, 0x08, 0xFF, 0xE6, 0xCF, 0x50, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0,
60434 +     0xE0, 0x74, 0x06, 0x90, 0x7E, 0xF0, 0x20, 0x44, 0x78, 0xB2, 0x7F, 0x20, 0x7C, 0xFD, 0xE6, 0xBB,
60435 +     0x28, 0x10, 0x12, 0x00, 0xE0, 0x4D, 0x06, 0x90, 0x78, 0xF0, 0x02, 0x44, 0x08, 0x54, 0xE6, 0xB4,
60436 +     0x54, 0x33, 0x33, 0x33, 0x49, 0xAE, 0xFF, 0xF8, 0x4F, 0xBF, 0x54, 0xEE, 0x49, 0xAF, 0x49, 0xF5,
60437 +     0x13, 0x13, 0xC4, 0xEF, 0x7F, 0x01, 0x54, 0x13, 0x02, 0xE0, 0x20, 0x00, 0x54, 0xEF, 0x01, 0x7F,
60438 +     0x33, 0x33, 0xC4, 0x01, 0xFF, 0x80, 0x54, 0x33, 0x54, 0xEE, 0x49, 0xAE, 0x49, 0xF5, 0x4F, 0x7F,
60439 +     0xB4, 0xE6, 0xBA, 0x78, 0x06, 0x90, 0x07, 0x01, 0xDF, 0x54, 0xE0, 0x48, 0x00, 0x22, 0x22, 0xF0,
60440 +     0xE0, 0x43, 0x07, 0x90, 0xE4, 0x0C, 0xE5, 0x30, 0xF0, 0xB3, 0x01, 0x90, 0x27, 0xA9, 0x26, 0xAA,
60441 +     0xE5, 0x3B, 0x03, 0x02, 0xE4, 0x05, 0x60, 0x2E, 0x27, 0xF5, 0x26, 0xF5, 0x44, 0x43, 0x09, 0x22,
60442 +     0x4C, 0x44, 0x49, 0x20, 0x09, 0x00, 0x0A, 0x45, 0x41, 0x57, 0x44, 0x43, 0x00, 0x0A, 0x54, 0x49,
60443 +     0x4D, 0x44, 0x43, 0x09, 0x00, 0x0A, 0x41, 0x45, 0x2D, 0x2D, 0x2D, 0x2D, 0x44, 0x25, 0x00, 0x0A,
60444 +     0x44, 0x43, 0x00, 0x0A, 0x65, 0x6E, 0x6F, 0x44, 0x44, 0x43, 0x00, 0x0A, 0x2D, 0x47, 0x41, 0x49,
60445 +     0x74, 0x69, 0x78, 0x65, 0x43, 0x09, 0x00, 0x0A, 0x54, 0x45, 0x53, 0x44, 0x44, 0x43, 0x00, 0x0A,
60446 +     0x25, 0x2D, 0x4B, 0x50, 0x09, 0x00, 0x0A, 0x78, 0x64, 0x25, 0x3A, 0x52, 0x3A, 0x4F, 0x00, 0x20,
60447 +     0x00, 0x20, 0x64, 0x25, 0x64, 0x25, 0x3A, 0x53, 0x3A, 0x44, 0x00, 0x20, 0x00, 0x20, 0x64, 0x25,
60448 +     0x44, 0x25, 0x3A, 0x50, 0x6D, 0x09, 0x00, 0x0A, 0x68, 0x63, 0x74, 0x61, 0x00, 0x0A, 0x64, 0x65,
60449 +     0x0D, 0x60, 0x2E, 0xE5, 0xE0, 0xAE, 0x01, 0x90, 0x31, 0xF0, 0x10, 0x44, 0x84, 0x78, 0xE4, 0x08,
60450 +     0x13, 0x06, 0x90, 0xF6, 0xF6, 0x83, 0x78, 0xE0, 0xE0, 0x12, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4,
60451 +     0x0A, 0x06, 0xBF, 0xFF, 0xE0, 0x20, 0x20, 0xE5, 0x30, 0x13, 0xC3, 0x05, 0x2C, 0x75, 0x08, 0xE0,
60452 +     0xA9, 0x2D, 0x75, 0x26, 0x83, 0x78, 0x18, 0x80, 0x0C, 0xE0, 0x30, 0xE6, 0x0E, 0x70, 0xE6, 0x08,
60453 +     0x75, 0x26, 0x2C, 0x75, 0x06, 0x80, 0x77, 0x2D, 0x75, 0x22, 0x2C, 0x75, 0x2B, 0xE5, 0xCD, 0x2D,
60454 +     0x04, 0x70, 0x2D, 0x65, 0x2C, 0x65, 0x2A, 0xE5, 0x2C, 0x85, 0x09, 0x60, 0x2B, 0x2D, 0x85, 0x2A,
60455 +     0xAA, 0x01, 0x2F, 0x75, 0x12, 0x2B, 0xA9, 0x2A, 0xF5, 0xE4, 0x3B, 0x03, 0xE6, 0x83, 0x78, 0x2F,
60456 +     0x13, 0x06, 0x90, 0xFF, 0x22, 0xF0, 0xEF, 0xE0, 0x56, 0x7F, 0x20, 0x7E, 0xE4, 0x1B, 0x10, 0x12,
60457 +     0xF0, 0x7B, 0x07, 0x90, 0x74, 0x7C, 0x07, 0x90, 0x0D, 0x90, 0xF0, 0x02, 0xF0, 0x20, 0x74, 0x80,
60458 +     0x81, 0x0D, 0x90, 0xE4, 0xA2, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74, 0x36, 0x74, 0x8C, 0x0D,
60459 +     0xF8, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74, 0xE4, 0x74, 0xF9, 0x07, 0xFA, 0x07, 0x90, 0xF0,
60460 +     0xFD, 0x07, 0x90, 0xF0, 0x74, 0xF0, 0x03, 0x74, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x44, 0x74, 0x03,
60461 +     0xF0, 0x04, 0x08, 0x90, 0x0B, 0x0A, 0x90, 0xE4, 0x0A, 0x0A, 0x90, 0xF0, 0x09, 0x0A, 0x90, 0xF0,
60462 +     0xFE, 0x09, 0x90, 0xF0, 0xFD, 0x09, 0x90, 0xF0, 0xFC, 0x09, 0x90, 0xF0, 0x08, 0x0A, 0x90, 0xF0,
60463 +     0x90, 0xF0, 0x03, 0x74, 0x90, 0xF0, 0x01, 0x0A, 0x90, 0xF0, 0xFB, 0x09, 0x90, 0xF0, 0xF4, 0x09,
60464 +     0x35, 0x74, 0x02, 0x0A, 0xF5, 0x09, 0x90, 0xF0, 0x03, 0x0A, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74,
60465 +     0x90, 0xF0, 0xF6, 0x09, 0xDC, 0x74, 0x04, 0x0A, 0xF7, 0x09, 0x90, 0xF0, 0xFF, 0x09, 0x90, 0xF0,
60466 +     0x90, 0xF0, 0x01, 0x74, 0x90, 0xF0, 0x0C, 0x0A, 0x90, 0xF0, 0xFB, 0x09, 0x90, 0xF0, 0x08, 0x0A,
60467 +     0x90, 0xF0, 0xF4, 0x09, 0x90, 0xF0, 0x01, 0x0A, 0x0B, 0x74, 0xE6, 0x09, 0xE5, 0x09, 0x90, 0xF0,
60468 +     0x90, 0xF0, 0x03, 0x74, 0x0A, 0x74, 0xE6, 0x09, 0xE5, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74,
60469 +     0x04, 0x74, 0xCD, 0x09, 0xD4, 0x09, 0x90, 0xF0, 0x09, 0x90, 0xF0, 0x14, 0xF0, 0x01, 0x74, 0xD5,
60470 +     0x74, 0xD6, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x05, 0xF0, 0x03, 0x74, 0xD7, 0x90, 0xF0, 0x01, 0x74,
60471 +     0x74, 0x74, 0xD9, 0x09, 0xD2, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x18, 0x74, 0xD3, 0x09,
60472 +     0xD2, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x05, 0x74, 0xD0, 0x09, 0xB6, 0x07, 0x90, 0xF0,
60473 +     0x90, 0xF0, 0x03, 0x74, 0xE4, 0xF0, 0xB7, 0x07, 0xF0, 0xB8, 0x07, 0x90, 0xF0, 0xB7, 0x07, 0x90,
60474 +     0x74, 0xB0, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x1D, 0xF0, 0xFF, 0x74, 0xAE, 0x74, 0xAF, 0x07, 0x90,
60475 +     0x09, 0x90, 0xF0, 0x2A, 0xF0, 0x16, 0x74, 0xA4, 0x04, 0xA3, 0x09, 0x90, 0x09, 0x90, 0xE4, 0xF0,
60476 +     0x09, 0x90, 0xF0, 0xA5, 0xF0, 0x03, 0x74, 0xA8, 0x74, 0xA6, 0x09, 0x90, 0xFF, 0xE4, 0xF0, 0x0C,
60477 +     0x79, 0x08, 0x90, 0xFE, 0x08, 0x90, 0xFD, 0xE0, 0xFD, 0x5D, 0xE0, 0x14, 0xE0, 0xDE, 0x08, 0x90,
60478 +     0x09, 0x90, 0xFD, 0x5D, 0x64, 0x5D, 0xE0, 0x43, 0xC3, 0x11, 0x60, 0x01, 0xEE, 0xFF, 0x94, 0xEF,
60479 +     0x08, 0x50, 0x00, 0x94, 0x00, 0xBF, 0x0F, 0x00, 0xD5, 0x80, 0x0E, 0x01, 0x74, 0xB0, 0x09, 0x90,
60480 +     0x09, 0x90, 0xF0, 0x43, 0x09, 0x90, 0xF0, 0xB2, 0x09, 0x90, 0xF0, 0xB4, 0x09, 0x90, 0xF0, 0xB6,
60481 +     0xF0, 0x53, 0x74, 0xB8, 0xBB, 0x51, 0x03, 0x7F, 0x74, 0xB0, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x42,
60482 +     0x09, 0x90, 0xF0, 0xB2, 0x09, 0x90, 0xF0, 0xB4, 0x09, 0x90, 0xF0, 0xB6, 0xF0, 0x52, 0x74, 0xB8,
60483 +     0x74, 0x80, 0x00, 0x90, 0x74, 0xA3, 0xF0, 0x02, 0x90, 0x22, 0xF0, 0x05, 0xF0, 0xEF, 0x9D, 0x09,
60484 +     0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0, 0x09, 0x90, 0xF0, 0xA1, 0x09, 0x90, 0x60, 0x2F, 0xE5, 0x22,
60485 +     0x7F, 0x20, 0x7E, 0x07, 0x1B, 0x10, 0x12, 0x1D, 0x60, 0x2F, 0xE5, 0x22, 0x7F, 0x20, 0x7E, 0x2F,
60486 +     0x1B, 0x10, 0x12, 0x30, 0x01, 0x76, 0x81, 0x78, 0x7F, 0xF4, 0x76, 0x08, 0x90, 0xBB, 0x51, 0x02,
60487 +     0x01, 0x74, 0x7B, 0x07, 0x00, 0x00, 0x90, 0xF0, 0x83, 0xAE, 0x82, 0xAF, 0x80, 0x94, 0xEF, 0xC3,
60488 +     0x40, 0x00, 0x94, 0xEE, 0xE4, 0xAB, 0x61, 0x02, 0xEC, 0x80, 0xA3, 0xF0, 0x11, 0x12, 0x81, 0x7F,
60489 +     0x61, 0x02, 0x40, 0x3A, 0x51, 0x1A, 0x7F, 0xAB, 0x07, 0x90, 0xE4, 0xBB, 0x56, 0xF5, 0xF0, 0x7B,
60490 +     0x78, 0x57, 0xF5, 0xE4, 0x13, 0x13, 0xE6, 0x83, 0xE0, 0x30, 0x3F, 0x54, 0x7F, 0x20, 0x7E, 0x42,
60491 +     0x1B, 0x10, 0x12, 0x38, 0xAF, 0x58, 0xF5, 0xE4, 0xE5, 0x00, 0x7E, 0x58, 0xB4, 0x00, 0x7C, 0x57,
60492 +     0x80, 0x7D, 0x04, 0x03, 0x20, 0x7D, 0x02, 0x80, 0xEC, 0x9D, 0xEF, 0xC3, 0xEE, 0xF8, 0x80, 0x64,
60493 +     0x50, 0x98, 0x80, 0x64, 0xAD, 0x57, 0xAB, 0x1A, 0xB1, 0x58, 0xAF, 0x56, 0xAD, 0x06, 0xAC, 0xD7,
60494 +     0x7F, 0x20, 0x7E, 0x07, 0x28, 0x10, 0x12, 0x3E, 0x05, 0xFD, 0x18, 0x20, 0xE5, 0xC8, 0x80, 0x58,
60495 +     0x0A, 0x03, 0xB4, 0x57, 0x71, 0x56, 0xAF, 0xFD, 0x08, 0x18, 0x30, 0xAC, 0x57, 0xAD, 0xFB, 0x80,
60496 +     0xF7, 0xB1, 0x56, 0xAF, 0x57, 0xE5, 0x57, 0x05, 0x40, 0x04, 0x94, 0xC3, 0xE5, 0x56, 0x05, 0x96,
60497 +     0x04, 0x94, 0xC3, 0x56, 0x83, 0x78, 0x8A, 0x40, 0xF6, 0xFE, 0x54, 0xE6, 0x78, 0xF6, 0x08, 0xE4,
60498 +     0xF6, 0x08, 0xF6, 0x81, 0x42, 0x7F, 0x20, 0x7E, 0x22, 0x1B, 0x10, 0x12, 0x5A, 0x8D, 0x59, 0x8F,
60499 +     0xE0, 0x81, 0x00, 0x90, 0x00, 0x90, 0x69, 0xF5, 0x6A, 0xF5, 0xE0, 0x80, 0x85, 0x6D, 0x59, 0x85,
60500 +     0x20, 0x7E, 0x6E, 0x5A, 0x6E, 0xAD, 0x5E, 0x7F, 0x10, 0x12, 0x6D, 0xAC, 0x75, 0x59, 0xE5, 0x28,
60501 +     0xF5, 0xA4, 0x08, 0xF0, 0x67, 0xF5, 0xE4, 0x68, 0x59, 0xAD, 0x5A, 0xAB, 0xBA, 0xB1, 0x08, 0x7F,
60502 +     0x5A, 0xAB, 0x5B, 0x8F, 0x07, 0x7F, 0x59, 0xAD, 0x33, 0xEF, 0xBA, 0xB1, 0xAD, 0xFE, 0xE0, 0x95,
60503 +     0x95, 0x33, 0xED, 0x5B, 0xED, 0xC3, 0xFC, 0xE0, 0xEC, 0x5E, 0xF5, 0x9F, 0x75, 0x5D, 0xF5, 0x9E,
60504 +     0x64, 0x75, 0x00, 0x63, 0x7F, 0x5A, 0xE5, 0xCD, 0x02, 0x03, 0xB4, 0x20, 0x66, 0x8F, 0x80, 0x7F,
60505 +     0xE5, 0x09, 0x65, 0x75, 0x66, 0x95, 0xC3, 0x65, 0x7B, 0xA1, 0x02, 0x40, 0x59, 0xAD, 0x5A, 0xAB,
60506 +     0xBA, 0xB1, 0x65, 0xAF, 0x5B, 0xAF, 0x5C, 0x8F, 0xE0, 0x95, 0x33, 0xEF, 0xED, 0x5C, 0xAD, 0xFE,
60507 +     0xFC, 0xE0, 0x95, 0x33, 0xF5, 0x9F, 0xED, 0xC3, 0xF5, 0x9E, 0xEC, 0x60, 0xC3, 0x67, 0xE5, 0x5F,
60508 +     0x02, 0x40, 0x05, 0x94, 0xFF, 0xE4, 0x4C, 0xA1, 0x6C, 0xF5, 0x6B, 0xF5, 0x7F, 0x24, 0x64, 0xE5,
60509 +     0x35, 0xE4, 0x6E, 0xF5, 0xAE, 0x6D, 0xF5, 0x63, 0xEE, 0x6B, 0xAD, 0x6D, 0xE5, 0xD3, 0x6B, 0xF5,
60510 +     0xE5, 0x00, 0x94, 0x5E, 0x94, 0x80, 0x64, 0x5D, 0xD3, 0x33, 0x40, 0x80, 0x00, 0x94, 0x60, 0xE5,
60511 +     0x80, 0x64, 0x5F, 0xE5, 0x26, 0x50, 0x80, 0x94, 0x80, 0x64, 0x6A, 0xE5, 0x64, 0x5B, 0xE5, 0xF8,
60512 +     0x1A, 0x40, 0x98, 0x80, 0xEE, 0x6C, 0xAE, 0x0F, 0x6C, 0xF5, 0x02, 0x44, 0x80, 0x64, 0x69, 0xE5,
60513 +     0x64, 0x5B, 0xE5, 0xF8, 0x00, 0x7E, 0x98, 0x80, 0x01, 0x7E, 0x02, 0x50, 0xE5, 0xC3, 0x3B, 0x80,
60514 +     0x94, 0x80, 0x64, 0x5D, 0xC3, 0x3E, 0x50, 0x80, 0x80, 0x64, 0x5F, 0xE5, 0x35, 0x40, 0x80, 0x94,
60515 +     0x04, 0xF4, 0x6A, 0xE5, 0xE5, 0xF8, 0x80, 0x64, 0x98, 0x80, 0x64, 0x5B, 0x02, 0x7F, 0x27, 0x50,
60516 +     0x44, 0xEE, 0x6C, 0xAE, 0xE5, 0x6C, 0xF5, 0x04, 0x64, 0x04, 0xF4, 0x69, 0x5B, 0xE5, 0xF8, 0x80,
60517 +     0x7E, 0x98, 0x80, 0x64, 0x7E, 0x02, 0x40, 0x00, 0x01, 0x54, 0xEE, 0x01, 0xED, 0x6C, 0xAD, 0xFE,
60518 +     0xF5, 0x4E, 0xFE, 0x54, 0x64, 0x60, 0xEF, 0x6C, 0xFF, 0x14, 0x65, 0xE5, 0x59, 0xAD, 0x5A, 0xAB,
60519 +     0x61, 0x8E, 0xD7, 0xB1, 0x68, 0xE5, 0x62, 0x8F, 0xAB, 0xFD, 0x67, 0x25, 0xE4, 0x6B, 0xAA, 0x6C,
60520 +     0xA1, 0xB1, 0xFE, 0xFF, 0x67, 0x25, 0x68, 0xE5, 0xAA, 0x62, 0xAB, 0xFD, 0xB1, 0x40, 0x7F, 0x61,
60521 +     0x7F, 0x20, 0x7E, 0xA1, 0xED, 0x6C, 0xAD, 0x67, 0x7E, 0x23, 0x10, 0x12, 0xAD, 0x6E, 0x7F, 0x20,
60522 +     0x12, 0xC3, 0xED, 0x6C, 0x20, 0x7E, 0x22, 0x10, 0x6C, 0xAD, 0x74, 0x7F, 0x21, 0x10, 0x12, 0xED,
60523 +     0x7A, 0x7F, 0x20, 0x7E, 0x7C, 0xED, 0x6B, 0xAD, 0x28, 0x10, 0x12, 0x00, 0x80, 0x7F, 0x20, 0x7E,
60524 +     0x61, 0xAC, 0x62, 0xAD, 0x20, 0x28, 0x10, 0x12, 0x67, 0x05, 0xFD, 0x18, 0x85, 0x5B, 0x5C, 0x85,
60525 +     0x60, 0x85, 0x5D, 0x5F, 0xB4, 0x65, 0xE5, 0x5E, 0x65, 0x05, 0x02, 0x3F, 0x94, 0xD3, 0x65, 0xE5,
60526 +     0x7E, 0x06, 0x40, 0x40, 0x80, 0x9A, 0x7F, 0x01, 0x7F, 0x00, 0x7E, 0x04, 0x64, 0x25, 0xEF, 0xCD,
60527 +     0x35, 0xEE, 0x64, 0xF5, 0x05, 0x63, 0xF5, 0x63, 0xE5, 0x13, 0x81, 0x65, 0x7E, 0x21, 0x70, 0x67,
60528 +     0x12, 0x86, 0x7F, 0x20, 0xF5, 0xE4, 0x1B, 0x10, 0xAF, 0x6C, 0xF5, 0x6B, 0x08, 0x44, 0xEF, 0x6C,
60529 +     0x68, 0xE5, 0x6C, 0xF5, 0xAB, 0xFD, 0x67, 0x25, 0xE4, 0x6B, 0xAA, 0x6C, 0xA1, 0xB1, 0xFE, 0xFF,
60530 +     0x8E, 0x82, 0x8F, 0x22, 0xF0, 0x75, 0xED, 0x83, 0x82, 0x25, 0xA4, 0x02, 0xF0, 0xE5, 0x82, 0xF5,
60531 +     0x83, 0xF5, 0x83, 0x35, 0xEB, 0xA3, 0xF0, 0xEA, 0x09, 0x90, 0x22, 0xF0, 0x90, 0xF0, 0xEB, 0xAA,
60532 +     0xF0, 0xEF, 0xAB, 0x09, 0x65, 0xF0, 0x75, 0xED, 0xFF, 0x1A, 0x24, 0xA4, 0x08, 0x34, 0xF0, 0xE5,
60533 +     0x83, 0xF5, 0x82, 0x8F, 0x90, 0x22, 0xFF, 0xE0, 0xF0, 0xEB, 0xAA, 0x09, 0xEF, 0xAB, 0x09, 0x90,
60534 +     0xF0, 0x75, 0xED, 0xF0, 0x1A, 0x24, 0xA4, 0x65, 0x34, 0xF0, 0xE5, 0xFF, 0xF5, 0x82, 0x8F, 0x08,
60535 +     0xA3, 0xFE, 0xE0, 0x83, 0x8F, 0x22, 0xFF, 0xE0, 0xE4, 0x05, 0xAA, 0x59, 0x5B, 0xF5, 0x5A, 0xF5,
60536 +     0x10, 0xF0, 0x75, 0xEF, 0xFD, 0x0A, 0x24, 0xA4, 0xFC, 0xF0, 0x35, 0xE4, 0x02, 0xF0, 0x75, 0xEA,
60537 +     0xE5, 0xFF, 0x2D, 0xA4, 0x5C, 0xF5, 0x3C, 0xF0, 0xF9, 0xE4, 0x5D, 0x8F, 0x00, 0x7E, 0xFF, 0xE9,
60538 +     0x03, 0xBA, 0x00, 0x7C, 0x80, 0x80, 0x7D, 0x04, 0xC3, 0x20, 0x7D, 0x02, 0x64, 0xEC, 0x9D, 0xEF,
60539 +     0x64, 0xEE, 0xF8, 0x80, 0x31, 0x50, 0x98, 0x80, 0x02, 0xAB, 0x01, 0xAF, 0xD7, 0xB1, 0x59, 0xAD,
60540 +     0xCE, 0x07, 0x78, 0xEF, 0xCE, 0x13, 0xE7, 0xA2, 0xF5, 0xF8, 0xD8, 0x13, 0xFF, 0x83, 0x8E, 0x82,
60541 +     0x12, 0x83, 0xAC, 0xFD, 0xA2, 0xEE, 0x98, 0x02, 0xEF, 0xFE, 0x13, 0xE7, 0xF5, 0x5B, 0x25, 0x13,
60542 +     0x5A, 0x35, 0xEE, 0x5B, 0x80, 0x09, 0x5A, 0xF5, 0x82, 0x5D, 0x85, 0xB3, 0xE5, 0x83, 0x5C, 0x85,
60543 +     0xE5, 0xA3, 0xF0, 0x5A, 0xE5, 0x22, 0xF0, 0x5B, 0x7E, 0x20, 0x60, 0x2F, 0x12, 0x27, 0x7F, 0x20,
60544 +     0x81, 0x78, 0x1B, 0x10, 0x76, 0x08, 0x00, 0x76, 0x76, 0x84, 0x78, 0x01, 0xC3, 0xE6, 0x18, 0x01,
60545 +     0x07, 0xE0, 0x30, 0x13, 0x34, 0x76, 0x81, 0x78, 0x7F, 0xBC, 0x76, 0x08, 0x3A, 0x11, 0x12, 0x81,
60546 +     0x2C, 0x75, 0x06, 0x50, 0xD9, 0x2D, 0x75, 0x22, 0x7F, 0x20, 0x7E, 0x22, 0x1B, 0x10, 0x12, 0x4A,
60547 +     0xE0, 0xAE, 0x01, 0x90, 0xE5, 0xF0, 0xEF, 0x54, 0xF5, 0xEF, 0x54, 0x20, 0x54, 0x21, 0xE5, 0x20,
60548 +     0x75, 0x21, 0xF5, 0xEF, 0x29, 0x75, 0x02, 0x28, 0x01, 0x24, 0x75, 0x51, 0x22, 0xBB, 0x25, 0x75,
60549 +     0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60550 +     0x50, 0x7E, 0x81, 0x7E, 0x31, 0x2D, 0x59, 0x48, 0x32, 0x2D, 0x35, 0x56, 0x49, 0x2D, 0x46, 0x32,
60551 +     0x52, 0x56, 0x2D, 0x50, 0x32, 0x41, 0x2D, 0x39, 0x34, 0x54, 0x2D, 0x32, 0x81, 0x36, 0x30, 0x34,
60552 +     0x00, 0x00, 0x81, 0x7E, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
60999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
61999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62386 +};
62387 +
62388 +
62389 +#endif  /*__GPHY_IP_22F_FW__ */
62390 diff --git a/include/switch_api/gphy_fw_ge.h b/include/switch_api/gphy_fw_ge.h
62391 new file mode 100644
62392 index 0000000..a4ed0e9
62393 --- /dev/null
62394 +++ b/include/switch_api/gphy_fw_ge.h
62395 @@ -0,0 +1,8216 @@
62396 +/****************************************************************************
62397 +                              Copyright (c) 2010
62398 +                            Lantiq Deutschland GmbH
62399 +                     Am Campeon 3; 85579 Neubiberg, Germany
62400 +
62401 +  For licensing information, see the file 'LICENSE' in the root folder of
62402 +  this software module.
62403 +
62404 + *****************************************************************************
62405 +   \file gphy_fw_ge.h
62406 +   \remarks implement GPHY driver firmware in VR9 platform
62407 +   \Track bin : gphy_fw_ge.bin  [ 1215-2010 ]
62408 + *****************************************************************************/
62409 +#ifndef __GPHY_IP_11G_FW__
62410 +#define __GPHY_IP_11G_FW__
62411 +
62412 +static const unsigned char gphy_ge_fw_data[] = {
62413 +     0x80, 0x05, 0x03, 0x02, 0x32, 0x32, 0x32, 0x00, 0x80, 0x32, 0x32, 0x32, 0x00, 0x00, 0x32, 0xF9,
62414 +     0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xF2, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xEB,
62415 +     0x61, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x9C, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xDC,
62416 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x7C, 0xE1, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xA3,
62417 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x8D, 0x08, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0xF8, 0x0A,
62418 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x44, 0x0B, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x65, 0x0B,
62419 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x86, 0x0B, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x9D,
62420 +     0x80, 0x00, 0x00, 0x00, 0x54, 0x90, 0xE5, 0x98, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0,
62421 +     0xC0, 0x82, 0xC0, 0xE0, 0x00, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4,
62422 +     0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x08, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90,
62423 +     0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x10, 0x04,
62424 +     0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0,
62425 +     0x54, 0x90, 0xE5, 0x18, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0,
62426 +     0x20, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74,
62427 +     0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x28, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03,
62428 +     0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x30, 0x04, 0x03, 0xC4, 0x0F, 0x54,
62429 +     0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x38,
62430 +     0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x40, 0x04, 0x02, 0x83,
62431 +     0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0,
62432 +     0xE5, 0x48, 0x04, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04,
62433 +     0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x50, 0x04, 0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0,
62434 +     0x82, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x58, 0xC0, 0x03, 0xC4, 0x0F,
62435 +     0xC0, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x60, 0x04, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5,
62436 +     0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x04, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x68, 0x04, 0x02,
62437 +     0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x04, 0x02, 0x83, 0xC0, 0x82,
62438 +     0x90, 0xE5, 0x70, 0x04, 0x03, 0xC4, 0x0F, 0x54, 0x04, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0,
62439 +     0x04, 0x02, 0x83, 0xC0, 0x03, 0xC4, 0xEF, 0x78, 0x73, 0x00, 0x04, 0x90, 0x01, 0x00, 0x20, 0x90,
62440 +     0xA7, 0x22, 0x90, 0x88, 0x20, 0x90, 0x88, 0x01, 0x90, 0x9B, 0x01, 0x00, 0x9B, 0x01, 0x02, 0x20,
62441 +     0x01, 0xD6, 0x27, 0x90, 0x00, 0x20, 0x90, 0x9B, 0x24, 0x90, 0xAE, 0x01, 0x90, 0xAE, 0x01, 0xE2,
62442 +     0xC1, 0x01, 0x00, 0x20, 0x01, 0x65, 0x2E, 0x90, 0x19, 0x20, 0x90, 0xC1, 0x2F, 0x90, 0xD4, 0x01,
62443 +     0x90, 0xE7, 0x01, 0x97, 0xFA, 0x01, 0x63, 0x24, 0x21, 0x17, 0x27, 0x90, 0x37, 0x2D, 0x90, 0x0D,
62444 +     0x2F, 0x90, 0x20, 0x21, 0x90, 0x33, 0x21, 0xAF, 0x46, 0x21, 0x17, 0x30, 0x21, 0x99, 0x29, 0x90,
62445 +     0x00, 0x20, 0x90, 0x59, 0x23, 0x90, 0x6C, 0x21, 0x90, 0x7F, 0x21, 0x65, 0x92, 0x21, 0x00, 0x20,
62446 +     0x21, 0xD0, 0x20, 0x90, 0xA7, 0x21, 0x90, 0x92, 0x22, 0x90, 0x88, 0x01, 0x90, 0x88, 0x01, 0x09,
62447 +     0x88, 0x01, 0xC4, 0x20, 0x01, 0xDB, 0x22, 0x90, 0xB9, 0x25, 0x90, 0x9B, 0x22, 0x90, 0x9B, 0x01,
62448 +     0x90, 0xAE, 0x01, 0x49, 0xC1, 0x01, 0x67, 0x23, 0x01, 0x7B, 0x2D, 0x90, 0x10, 0x20, 0x90, 0xC1,
62449 +     0x2B, 0x90, 0xD4, 0x01, 0x90, 0xE7, 0x01, 0xA7, 0xFA, 0x01, 0xA5, 0x21, 0x01, 0x5A, 0x24, 0x90,
62450 +     0x44, 0x20, 0x90, 0xFA, 0x20, 0x90, 0x0D, 0x21, 0x90, 0x20, 0x21, 0x91, 0x33, 0x21, 0x74, 0x22,
62451 +     0x21, 0xCF, 0x20, 0x90, 0x4E, 0x20, 0x90, 0x33, 0x20, 0x90, 0x46, 0x21, 0x90, 0x59, 0x21, 0x76,
62452 +     0x7F, 0x21, 0x17, 0x20, 0x21, 0x00, 0x20, 0x90, 0x45, 0x20, 0x90, 0x7F, 0xBB, 0x00, 0x92, 0x21,
62453 +     0x82, 0x89, 0x06, 0x01, 0x22, 0xE0, 0x83, 0x8A, 0x22, 0xE7, 0x02, 0x50, 0xE3, 0x02, 0xFE, 0xBB,
62454 +     0x8A, 0x82, 0x89, 0x22, 0x22, 0x93, 0xE4, 0x83, 0xA4, 0xF0, 0x8D, 0xEF, 0x8C, 0xCF, 0xF0, 0xA8,
62455 +     0xCE, 0x28, 0xA4, 0xF0, 0x2E, 0xA4, 0xF0, 0x8D, 0x00, 0xBC, 0x22, 0xFE, 0x29, 0x00, 0xBE, 0x0B,
62456 +     0x84, 0xF0, 0x8D, 0xEF, 0x22, 0xF0, 0xAD, 0xFF, 0x75, 0xF8, 0xCC, 0xE4, 0x2F, 0xEF, 0x08, 0xF0,
62457 +     0xFE, 0x33, 0xEE, 0xFF, 0xEE, 0xFC, 0x33, 0xEC, 0x40, 0x98, 0xEC, 0x9D, 0x9D, 0xEE, 0xFC, 0x05,
62458 +     0xF0, 0xD5, 0x0F, 0xFE, 0xFD, 0xCE, 0xE4, 0xE9, 0xF5, 0xF8, 0xED, 0x22, 0x20, 0x84, 0xEE, 0xF0,
62459 +     0xAD, 0xFE, 0x1C, 0xD2, 0x08, 0xF0, 0x75, 0xF0, 0xED, 0xFF, 0x2F, 0xEF, 0x07, 0x40, 0xFD, 0x33,
62460 +     0xD5, 0x06, 0x50, 0x98, 0xC3, 0x22, 0xF2, 0xF0, 0xD5, 0x0F, 0xFD, 0x98, 0x8A, 0x22, 0xEA, 0xF0,
62461 +     0xE4, 0x82, 0x89, 0x83, 0x92, 0x81, 0x75, 0x73, 0xE4, 0x0B, 0x03, 0x02, 0x0E, 0x12, 0x03, 0x60,
62462 +     0xFF, 0xB0, 0x75, 0xA7, 0xAC, 0x31, 0x26, 0x71, 0x07, 0x90, 0x64, 0x71, 0x10, 0x44, 0xE0, 0x07,
62463 +     0x01, 0x87, 0x43, 0xF0, 0x19, 0x75, 0xFB, 0x80, 0x12, 0x1A, 0x75, 0x07, 0xA7, 0x7F, 0x0E, 0x7E,
62464 +     0x22, 0x7E, 0x3A, 0x71, 0x3A, 0x71, 0xA7, 0x7F, 0x24, 0xEF, 0x15, 0x41, 0x34, 0xEE, 0xFF, 0x10,
62465 +     0x54, 0xEF, 0xFE, 0xE0, 0xFF, 0xFF, 0x24, 0xF0, 0xFE, 0xFF, 0x34, 0xEE, 0x24, 0xFD, 0x1A, 0xE5,
62466 +     0xE5, 0x1A, 0xF5, 0x02, 0x00, 0x34, 0xFC, 0x19, 0x82, 0x8D, 0x19, 0xF5, 0xF0, 0xEE, 0x83, 0x8C,
62467 +     0x22, 0xF0, 0xEF, 0xA3, 0xF5, 0xA8, 0xF5, 0xE4, 0xD2, 0xAC, 0xD2, 0xE8, 0xD2, 0xE9, 0xD2, 0xEA,
62468 +     0xF0, 0xF9, 0x75, 0xE8, 0xF5, 0xF0, 0xF8, 0x75, 0x10, 0xB8, 0x75, 0xB9, 0x90, 0x22, 0xAF, 0xD2,
62469 +     0x13, 0x74, 0x4B, 0x07, 0x4C, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0x88, 0x74, 0xBD, 0x01, 0x90, 0xFF,
62470 +     0xA3, 0xE4, 0xF0, 0xEF, 0x90, 0xE4, 0x22, 0xF0, 0x22, 0xF0, 0xBF, 0x01, 0x83, 0xC0, 0xE0, 0xC0,
62471 +     0xD0, 0xC0, 0x82, 0xC0, 0x63, 0x00, 0xD0, 0x75, 0x83, 0xC0, 0x01, 0xA2, 0xA2, 0x63, 0x82, 0xC0,
62472 +     0xC0, 0x06, 0xC0, 0x01, 0x23, 0x99, 0x30, 0x07, 0x1B, 0xE5, 0x99, 0xC2, 0x19, 0x60, 0x1C, 0x65,
62473 +     0x1B, 0x05, 0x1B, 0xAF, 0x54, 0xEF, 0x00, 0x7E, 0xF5, 0xAC, 0x24, 0x7F, 0x00, 0x34, 0xEE, 0x82,
62474 +     0xF5, 0xE0, 0x83, 0xF5, 0x80, 0x0A, 0xC2, 0x99, 0xD0, 0x0B, 0xC2, 0x02, 0x63, 0x06, 0xD0, 0x07,
62475 +     0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01, 0xD0, 0x83, 0xD0, 0x82,
62476 +     0xFF, 0x7B, 0x32, 0xE0, 0x30, 0x79, 0x20, 0x7A, 0x02, 0xFC, 0xFD, 0xE4, 0x00, 0x00, 0xE5, 0x0C,
62477 +     0x22, 0xF0, 0x90, 0x53, 0x00, 0x00, 0x00, 0x00, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF1, 0x90,
62478 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF2, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF3, 0x90,
62479 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF4, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF5, 0x90,
62480 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF6, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF7, 0x90,
62481 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF8, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF9, 0x90,
62482 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFA, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFB, 0x90,
62483 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFC, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFD, 0x90,
62484 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFE, 0x90, 0x22, 0x0F, 0x90, 0x43, 0xF0, 0xC0, 0xE0, 0xC0,
62485 +     0x82, 0xC0, 0x83, 0xC0, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63, 0x00, 0x82, 0xC0, 0x83, 0xC0,
62486 +     0xC0, 0x01, 0xA2, 0x63, 0xC0, 0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04,
62487 +     0x90, 0x07, 0xC0, 0x06, 0xF5, 0xE0, 0x02, 0x07, 0xEF, 0x54, 0xAF, 0x54, 0x13, 0x13, 0x13, 0xC4,
62488 +     0xE0, 0x30, 0x01, 0x54, 0xAF, 0x6B, 0xC1, 0x02, 0x7F, 0x54, 0xEF, 0x54, 0x02, 0x70, 0xFC, 0x24,
62489 +     0xFD, 0x24, 0x92, 0xA1, 0xB4, 0xA1, 0x02, 0x70, 0x02, 0x70, 0xFE, 0x24, 0xFC, 0x24, 0xBD, 0xA1,
62490 +     0xDC, 0xA1, 0x02, 0x70, 0xA1, 0x02, 0x70, 0x14, 0x70, 0xF9, 0x24, 0xF6, 0x24, 0x33, 0xC1, 0x02,
62491 +     0xE1, 0x02, 0x60, 0x15, 0x00, 0x06, 0x90, 0x06, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x13,
62492 +     0xE8, 0xC2, 0x19, 0xE0, 0xE0, 0x80, 0x06, 0x90, 0x90, 0xF0, 0x80, 0x44, 0x44, 0xE0, 0x00, 0x06,
62493 +     0x20, 0xAF, 0xF0, 0x80, 0xF5, 0x01, 0x44, 0xEF, 0x90, 0x06, 0xE1, 0x20, 0xC4, 0xE0, 0x00, 0x06,
62494 +     0xE0, 0x20, 0x0F, 0x54, 0xFD, 0x54, 0xE0, 0x14, 0x03, 0x06, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0,
62495 +     0x44, 0xEF, 0x20, 0xAF, 0x80, 0x20, 0xF5, 0x20, 0x00, 0x06, 0x90, 0x30, 0x25, 0x02, 0x54, 0xE0,
62496 +     0x20, 0xAE, 0xFF, 0xE0, 0x4F, 0xFB, 0x54, 0xEE, 0x06, 0x90, 0x20, 0xF5, 0x13, 0xC4, 0xE0, 0x03,
62497 +     0x00, 0x7F, 0x07, 0x54, 0x7F, 0x02, 0xE0, 0x20, 0x01, 0x54, 0xEF, 0x01, 0xE0, 0x54, 0x33, 0xC4,
62498 +     0xEE, 0x20, 0xAE, 0xFF, 0xF5, 0x4F, 0xDF, 0x54, 0x01, 0x06, 0x90, 0x20, 0x13, 0x13, 0xC4, 0xE0,
62499 +     0xFF, 0x01, 0x54, 0x13, 0xE0, 0x00, 0x06, 0x90, 0x54, 0x13, 0x13, 0xC4, 0xE0, 0xFF, 0x4F, 0x01,
62500 +     0x01, 0x54, 0x13, 0x13, 0xC4, 0x01, 0x54, 0x4F, 0xAE, 0xFF, 0xF0, 0x54, 0xEF, 0x54, 0xEE, 0x20,
62501 +     0xE0, 0x20, 0xF5, 0x4F, 0x13, 0x13, 0x08, 0x54, 0xAE, 0xFF, 0x3F, 0x54, 0xFD, 0x54, 0xEE, 0x20,
62502 +     0x06, 0x90, 0x45, 0x80, 0x13, 0xC4, 0xE0, 0x03, 0xE0, 0x30, 0x07, 0x54, 0x90, 0x06, 0xE1, 0x02,
62503 +     0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x20, 0x0F, 0x54, 0xAF, 0x06, 0xE1, 0x02, 0x04, 0x44, 0xEF, 0x20,
62504 +     0x06, 0xE1, 0x20, 0xF5, 0x44, 0xEF, 0x20, 0xAF, 0xE1, 0x20, 0xF5, 0x08, 0x12, 0x06, 0x90, 0x06,
62505 +     0x54, 0x13, 0xC4, 0xE0, 0x60, 0x00, 0x7F, 0x07, 0xEF, 0x01, 0x7F, 0x02, 0x54, 0xC4, 0x01, 0x54,
62506 +     0x20, 0xAE, 0xFF, 0xF0, 0x4F, 0xEF, 0x54, 0xEE, 0x06, 0xE1, 0x20, 0xF5, 0xE0, 0x1A, 0x06, 0x90,
62507 +     0x13, 0x13, 0xC4, 0xFF, 0x02, 0x60, 0x03, 0x54, 0x06, 0x90, 0xDA, 0xC1, 0xF0, 0x1D, 0xE5, 0x1C,
62508 +     0xF0, 0x1E, 0xE5, 0xA3, 0x06, 0x90, 0x06, 0xE1, 0xC4, 0xFF, 0xE0, 0x1A, 0x03, 0x54, 0x13, 0x13,
62509 +     0x06, 0x90, 0x0D, 0x70, 0xA3, 0xFE, 0xE0, 0x1C, 0xF5, 0x1D, 0x8E, 0xE0, 0xF1, 0x06, 0xE1, 0x1E,
62510 +     0x1A, 0x06, 0x90, 0x2B, 0x13, 0xC4, 0xFF, 0xE0, 0x64, 0x03, 0x54, 0x13, 0xE0, 0x0A, 0x60, 0x02,
62511 +     0x54, 0x13, 0x13, 0xC4, 0x03, 0xBF, 0xFF, 0x03, 0xE5, 0x1E, 0x05, 0x08, 0x05, 0x02, 0x70, 0x1E,
62512 +     0x90, 0xDA, 0xC1, 0x1D, 0x54, 0xE0, 0x2A, 0x06, 0x08, 0x94, 0xC3, 0x0F, 0x06, 0xE1, 0x02, 0x40,
62513 +     0xE0, 0x8D, 0x07, 0x90, 0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x2A, 0x06, 0x0A, 0x60, 0x6F, 0x0F,
62514 +     0xE0, 0x8C, 0x07, 0x90, 0xF0, 0x2B, 0x06, 0x90, 0x06, 0x90, 0xF0, 0xE4, 0x07, 0x54, 0xE0, 0x2A,
62515 +     0x8D, 0x07, 0x90, 0xFF, 0x4F, 0xF8, 0x54, 0xE0, 0xAF, 0x06, 0xE1, 0xF0, 0x7F, 0x54, 0xEF, 0x54,
62516 +     0x21, 0x60, 0xFA, 0x24, 0x34, 0x60, 0xFC, 0x24, 0x3D, 0x60, 0xFC, 0x24, 0x5F, 0x60, 0xFD, 0x24,
62517 +     0x64, 0x60, 0xFC, 0x24, 0x70, 0x60, 0xFB, 0x24, 0x7A, 0x70, 0x19, 0x24, 0xE0, 0x03, 0x06, 0x90,
62518 +     0x80, 0xF0, 0xEF, 0x54, 0x0D, 0x06, 0x90, 0x11, 0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0xFF, 0x01, 0x90,
62519 +     0x90, 0x63, 0xE0, 0x20, 0x54, 0xE0, 0x0D, 0x06, 0x5A, 0x80, 0xF0, 0xFD, 0xE0, 0x14, 0x06, 0x90,
62520 +     0xA3, 0xF0, 0x7F, 0x54, 0x80, 0xF0, 0xE4, 0xE0, 0x1A, 0x06, 0x90, 0x4D, 0x13, 0x13, 0xC4, 0xE0,
62521 +     0xBF, 0xFF, 0x03, 0x54, 0x1E, 0x05, 0x08, 0x02, 0x02, 0x70, 0x1E, 0xE5, 0x06, 0x90, 0x1D, 0x05,
62522 +     0xC4, 0xFF, 0xE0, 0x1A, 0x03, 0x54, 0x13, 0x13, 0x0D, 0x12, 0x2C, 0x60, 0x90, 0x27, 0x80, 0xED,
62523 +     0x54, 0xE0, 0x22, 0x06, 0x1E, 0x80, 0xF0, 0xFE, 0xE0, 0x2A, 0x06, 0x90, 0x94, 0xC3, 0x0F, 0x54,
62524 +     0xA3, 0x13, 0x50, 0x08, 0x0E, 0x80, 0xF0, 0xE4, 0xE4, 0x34, 0x06, 0x90, 0x90, 0xF0, 0xA3, 0xF0,
62525 +     0x54, 0xE0, 0x07, 0x07, 0x07, 0xD0, 0xF0, 0xEF, 0x05, 0xD0, 0x06, 0xD0, 0x03, 0xD0, 0x04, 0xD0,
62526 +     0x01, 0xD0, 0x02, 0xD0, 0xA2, 0x63, 0x00, 0xD0, 0xD0, 0x82, 0xD0, 0x01, 0x01, 0xA2, 0x63, 0x83,
62527 +     0x82, 0xD0, 0xD0, 0xD0, 0xF0, 0xD0, 0x83, 0xD0, 0x90, 0x32, 0xE0, 0xD0, 0x54, 0xE0, 0x1B, 0x06,
62528 +     0x60, 0xF9, 0x24, 0x1F, 0x60, 0xE9, 0x24, 0x22, 0x3E, 0x60, 0x14, 0x39, 0x62, 0x70, 0x1C, 0x24,
62529 +     0x1E, 0xE5, 0x1D, 0xAE, 0x70, 0xEE, 0x5C, 0x70, 0x1C, 0x06, 0x90, 0x59, 0x90, 0x04, 0x54, 0xE0,
62530 +     0xA3, 0xF0, 0xB5, 0x01, 0xAF, 0x22, 0xF0, 0xE4, 0x70, 0x1D, 0xE5, 0x1E, 0xC4, 0x24, 0xEF, 0x45,
62531 +     0x06, 0x90, 0x40, 0x70, 0x06, 0x54, 0xE0, 0x1D, 0xAF, 0x01, 0x90, 0xFF, 0xEF, 0xA3, 0xF0, 0xE4,
62532 +     0x06, 0x90, 0x22, 0xF0, 0x40, 0x44, 0xE0, 0x2C, 0xEA, 0x79, 0x22, 0xF0, 0xEA, 0x74, 0xEA, 0x7D,
62533 +     0x04, 0x70, 0x1E, 0x65, 0x1D, 0x65, 0x01, 0x74, 0x0D, 0x09, 0x18, 0x60, 0x70, 0x1E, 0x65, 0xED,
62534 +     0x65, 0x01, 0x74, 0x04, 0x90, 0x0B, 0x60, 0x1D, 0x85, 0xE0, 0x1D, 0x06, 0x1D, 0x85, 0x82, 0x1E,
62535 +     0xC0, 0x22, 0xF0, 0x83, 0xC0, 0xF0, 0xC0, 0xE0, 0xC0, 0x82, 0xC0, 0x83, 0x00, 0xD0, 0x75, 0xD0,
62536 +     0xC0, 0x01, 0xA2, 0x63, 0x63, 0x82, 0xC0, 0x83, 0x00, 0xC0, 0x01, 0xA2, 0x02, 0xC0, 0x01, 0xC0,
62537 +     0x04, 0xC0, 0x03, 0xC0, 0x06, 0xC0, 0x05, 0xC0, 0x07, 0x90, 0x07, 0xC0, 0xF0, 0x04, 0x74, 0x65,
62538 +     0xE0, 0xBE, 0x01, 0x90, 0x01, 0x90, 0xF0, 0x04, 0xA3, 0xFF, 0xE0, 0xBD, 0x40, 0x9F, 0xD3, 0xE0,
62539 +     0xC2, 0xF0, 0xE4, 0x2D, 0x65, 0x5E, 0xE5, 0xE9, 0xE5, 0x04, 0x70, 0x5A, 0x7F, 0x59, 0x65, 0x5D,
62540 +     0x7F, 0x02, 0x60, 0x00, 0xE5, 0x71, 0x8F, 0x01, 0x85, 0x0C, 0x60, 0x71, 0x5A, 0x85, 0x57, 0x59,
62541 +     0x59, 0x5D, 0x85, 0x58, 0xAA, 0x5A, 0x5E, 0x85, 0x12, 0x5A, 0xA9, 0x59, 0x07, 0x90, 0xFF, 0x02,
62542 +     0xE0, 0x30, 0xE0, 0x7C, 0xF0, 0x01, 0x74, 0x0A, 0xE0, 0x34, 0x06, 0x90, 0x90, 0xF0, 0x80, 0x44,
62543 +     0x54, 0xE0, 0x2A, 0x06, 0x08, 0x94, 0xC3, 0x0F, 0xE0, 0xA3, 0x19, 0x50, 0x8C, 0x07, 0x90, 0xFF,
62544 +     0xE4, 0xFF, 0x2F, 0xE0, 0x04, 0x60, 0xFE, 0x33, 0xFF, 0x7F, 0x00, 0x7E, 0xEF, 0x2B, 0x06, 0x90,
62545 +     0x90, 0x05, 0x80, 0xF0, 0xF0, 0xE4, 0x2B, 0x06, 0xE9, 0xD2, 0x71, 0x11, 0x06, 0xD0, 0x07, 0xD0,
62546 +     0x04, 0xD0, 0x05, 0xD0, 0x02, 0xD0, 0x03, 0xD0, 0x00, 0xD0, 0x01, 0xD0, 0xD0, 0x01, 0xA2, 0x63,
62547 +     0x63, 0x83, 0xD0, 0x82, 0xD0, 0xD0, 0x01, 0xA2, 0x83, 0xD0, 0x82, 0xD0, 0xE0, 0xD0, 0xF0, 0xD0,
62548 +     0x34, 0x06, 0x90, 0x32, 0xE0, 0xA3, 0xFE, 0xE0, 0x32, 0x06, 0x90, 0xFF, 0xA3, 0xFE, 0x5E, 0xE0,
62549 +     0x60, 0x4E, 0x5F, 0xE0, 0x07, 0x07, 0x90, 0x07, 0xF0, 0x10, 0x44, 0xE0, 0xC0, 0xE0, 0xC0, 0x22,
62550 +     0xC0, 0x83, 0xC0, 0xF0, 0x75, 0xD0, 0xC0, 0x82, 0xA2, 0x63, 0x00, 0xD0, 0xC0, 0x83, 0xC0, 0x01,
62551 +     0x01, 0xA2, 0x63, 0x82, 0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04, 0xC0,
62552 +     0x07, 0xC0, 0x06, 0xC0, 0x74, 0x65, 0x07, 0x90, 0xEA, 0xC2, 0xF0, 0x08, 0xE0, 0xBF, 0x01, 0x90,
62553 +     0xC3, 0xE0, 0xF0, 0x04, 0x07, 0x40, 0x32, 0x94, 0x01, 0x90, 0xF6, 0x11, 0xD2, 0xF0, 0xE4, 0xBF,
62554 +     0xD0, 0x07, 0xD0, 0xEA, 0xD0, 0x05, 0xD0, 0x06, 0xD0, 0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02,
62555 +     0x01, 0xA2, 0x63, 0x00, 0x83, 0xD0, 0x82, 0xD0, 0xD0, 0x01, 0xA2, 0x63, 0xD0, 0x82, 0xD0, 0xD0,
62556 +     0xD0, 0xF0, 0xD0, 0x83, 0x01, 0x90, 0x32, 0xE0, 0xF0, 0x01, 0x74, 0xC2, 0xF0, 0xE2, 0x74, 0xA3,
62557 +     0xE0, 0xE0, 0x01, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0x74, 0xFE, 0x03, 0x54, 0x08, 0x06, 0xA8, 0x64,
62558 +     0x13, 0xC3, 0x02, 0x80, 0xEF, 0xF9, 0xFC, 0xD8, 0x3F, 0x54, 0x13, 0x13, 0x74, 0xFF, 0x03, 0x54,
62559 +     0x08, 0x07, 0xA8, 0x64, 0x13, 0xC3, 0x02, 0x80, 0x78, 0xFB, 0xFC, 0xD8, 0xC3, 0x06, 0xE6, 0x90,
62560 +     0xE4, 0x02, 0x40, 0x99, 0xE6, 0x8B, 0x78, 0xF6, 0x40, 0x9B, 0xC3, 0x06, 0x78, 0xF6, 0xE4, 0x29,
62561 +     0xF6, 0xF4, 0xE6, 0x92, 0x10, 0x70, 0xE6, 0x18, 0x25, 0xE6, 0x8A, 0x78, 0xBF, 0xF6, 0xFF, 0xE0,
62562 +     0x91, 0x78, 0x14, 0x08, 0x0E, 0x80, 0x01, 0x76, 0xC3, 0xE6, 0x8A, 0x78, 0xBF, 0xF6, 0xFF, 0x13,
62563 +     0x78, 0xE4, 0x04, 0x01, 0xFA, 0xE4, 0xF6, 0x91, 0xE0, 0xE1, 0x01, 0x90, 0x51, 0xFF, 0x07, 0x54,
62564 +     0x06, 0x60, 0xEF, 0x8D, 0xFA, 0xE6, 0x92, 0x78, 0x01, 0x90, 0x6A, 0x41, 0x54, 0xC4, 0xE0, 0xE1,
62565 +     0x8D, 0x51, 0xFF, 0x07, 0x78, 0x06, 0x60, 0xEF, 0x41, 0xFA, 0xE6, 0x8A, 0xE0, 0x01, 0x90, 0x6A,
62566 +     0xFF, 0x07, 0x54, 0xE0, 0x60, 0xEF, 0x8D, 0x51, 0xE6, 0x8A, 0x78, 0x07, 0x6A, 0x41, 0xFA, 0xF4,
62567 +     0x01, 0x90, 0xFC, 0xE4, 0xA3, 0xFE, 0xE0, 0xC2, 0x8E, 0x82, 0xF5, 0xE0, 0x55, 0xF5, 0xE0, 0x83,
62568 +     0x56, 0xF5, 0xE0, 0xA3, 0xE0, 0xC3, 0x01, 0x90, 0x90, 0xF0, 0x02, 0x24, 0x34, 0xE0, 0xC2, 0x01,
62569 +     0x8C, 0x74, 0xF0, 0x00, 0xD3, 0xE6, 0xF8, 0x2C, 0x1E, 0x40, 0x00, 0x94, 0x74, 0xFF, 0x13, 0xEB,
62570 +     0xE6, 0xF8, 0x2C, 0x8C, 0x50, 0x9F, 0xD3, 0x16, 0x74, 0x62, 0x41, 0x02, 0x08, 0x04, 0xA8, 0x01,
62571 +     0x33, 0xC3, 0x02, 0x80, 0x02, 0x42, 0xFC, 0xD8, 0x01, 0x90, 0x78, 0x80, 0x13, 0x13, 0xE0, 0xAE,
62572 +     0xFF, 0x1F, 0x54, 0x13, 0x54, 0xEE, 0x56, 0xAE, 0x08, 0x60, 0x5F, 0x07, 0xF8, 0x2C, 0x8C, 0x74,
62573 +     0x5E, 0x80, 0x03, 0xA6, 0x54, 0xC4, 0x56, 0xE5, 0xB9, 0x51, 0xFF, 0x0F, 0xE9, 0x1A, 0x60, 0xEF,
62574 +     0x78, 0xFF, 0x13, 0xC3, 0x9F, 0xD3, 0xE6, 0x90, 0x01, 0x74, 0x48, 0x40, 0x80, 0x08, 0x04, 0xA8,
62575 +     0xD8, 0x33, 0xC3, 0x02, 0x80, 0x02, 0x42, 0xFC, 0x51, 0x55, 0xAF, 0x39, 0x1A, 0x60, 0xEF, 0xB9,
62576 +     0xFF, 0x13, 0xC3, 0xEB, 0xD3, 0xE6, 0x8B, 0x78, 0x74, 0x27, 0x40, 0x9F, 0x08, 0x04, 0xA8, 0x01,
62577 +     0x33, 0xC3, 0x02, 0x80, 0x02, 0x42, 0xFC, 0xD8, 0x55, 0xE5, 0x18, 0x80, 0xFF, 0x0F, 0x54, 0xC4,
62578 +     0x60, 0xEF, 0xB9, 0x51, 0xA8, 0x01, 0x74, 0x0D, 0x02, 0x80, 0x08, 0x04, 0xFC, 0xD8, 0x33, 0xC3,
62579 +     0xEC, 0x0C, 0x02, 0x42, 0x02, 0x60, 0x04, 0x64, 0x01, 0x90, 0xA2, 0x21, 0xC7, 0x54, 0xE0, 0xAE,
62580 +     0x36, 0x06, 0x90, 0xF0, 0xFC, 0x0F, 0x54, 0xE0, 0x04, 0x63, 0x02, 0x52, 0xE0, 0xA3, 0xE0, 0xFF,
62581 +     0x42, 0x5C, 0x0F, 0x54, 0x80, 0x44, 0xEA, 0x02, 0xF0, 0x08, 0x07, 0x90, 0x53, 0xFE, 0xE4, 0x22,
62582 +     0x01, 0xBF, 0x07, 0x07, 0xAE, 0x01, 0x90, 0x09, 0xFE, 0x07, 0x54, 0xE0, 0x60, 0xEF, 0x18, 0x80,
62583 +     0xFF, 0xFE, 0x24, 0x15, 0x07, 0xA8, 0x01, 0x74, 0xC3, 0x02, 0x80, 0x08, 0xFF, 0xFC, 0xD8, 0x33,
62584 +     0xE0, 0xAD, 0x01, 0x90, 0x06, 0xAF, 0xFE, 0x5F, 0x0F, 0x07, 0x53, 0x22, 0x2B, 0xE3, 0x30, 0xEF,
62585 +     0x40, 0x0C, 0x94, 0xD3, 0xAE, 0x01, 0x90, 0x11, 0x13, 0x13, 0xC4, 0xE0, 0xEF, 0xFD, 0x03, 0x54,
62586 +     0xFE, 0x5D, 0x03, 0x54, 0x54, 0xEF, 0x1F, 0x80, 0x01, 0x74, 0xFF, 0x07, 0x80, 0x08, 0x07, 0xA8,
62587 +     0xD8, 0x33, 0xC3, 0x02, 0x01, 0x90, 0xFF, 0xFC, 0xEF, 0x07, 0x80, 0xAD, 0x90, 0xFF, 0x07, 0x54,
62588 +     0x5F, 0xE0, 0xAE, 0x01, 0x22, 0x06, 0xAF, 0xFE, 0x83, 0xC0, 0xE0, 0xC0, 0xD0, 0xC0, 0x82, 0xC0,
62589 +     0x63, 0x00, 0xD0, 0x75, 0x83, 0xC0, 0x01, 0xA2, 0xA2, 0x63, 0x82, 0xC0, 0x90, 0x07, 0xC0, 0x01,
62590 +     0xC4, 0xE0, 0x65, 0x07, 0xE0, 0x30, 0x0F, 0x54, 0x00, 0x06, 0x90, 0x16, 0xF0, 0x80, 0x44, 0xE0,
62591 +     0x20, 0xAF, 0xE8, 0xC2, 0xF5, 0x01, 0x44, 0xEF, 0x65, 0x07, 0x90, 0x20, 0xD0, 0xF0, 0x10, 0x74,
62592 +     0x01, 0xA2, 0x63, 0x07, 0x83, 0xD0, 0x82, 0xD0, 0xD0, 0x01, 0xA2, 0x63, 0xD0, 0x82, 0xD0, 0xD0,
62593 +     0x32, 0xE0, 0xD0, 0x83, 0xF0, 0xC0, 0xE0, 0xC0, 0xA2, 0x75, 0xA2, 0xC0, 0x75, 0xD0, 0xC0, 0x02,
62594 +     0x10, 0x85, 0x08, 0xD0, 0xA9, 0x13, 0xAA, 0x90, 0xFF, 0x02, 0x12, 0x14, 0xA2, 0xD0, 0xD0, 0xD0,
62595 +     0xE0, 0xD0, 0xF0, 0xD0, 0xC0, 0xE0, 0xC0, 0x32, 0x75, 0xA2, 0xC0, 0xF0, 0xD0, 0xC0, 0x02, 0xA2,
62596 +     0x85, 0x08, 0xD0, 0x75, 0x13, 0xAA, 0x90, 0x10, 0x02, 0x12, 0x14, 0xA9, 0xD0, 0xD0, 0xD0, 0xFF,
62597 +     0xD0, 0xF0, 0xD0, 0xA2, 0xE0, 0xC0, 0x32, 0xE0, 0xA2, 0xC0, 0xF0, 0xC0, 0xC0, 0x02, 0xA2, 0x75,
62598 +     0x08, 0xD0, 0x75, 0xD0, 0xE5, 0x90, 0x10, 0x85, 0x06, 0x0B, 0xB4, 0x10, 0x14, 0xA9, 0x13, 0xAA,
62599 +     0x11, 0xAA, 0x04, 0x80, 0x02, 0x12, 0x12, 0xA9, 0xD0, 0xD0, 0xD0, 0xFF, 0xD0, 0xF0, 0xD0, 0xA2,
62600 +     0x07, 0xA8, 0x32, 0xE0, 0xE7, 0x09, 0x00, 0xA9, 0x09, 0x60, 0x47, 0x19, 0x18, 0x16, 0xE6, 0x08,
62601 +     0xC3, 0x16, 0x01, 0x70, 0x90, 0x22, 0xD3, 0x22, 0x20, 0x74, 0x00, 0x0D, 0x7E, 0x00, 0x7F, 0xF0,
62602 +     0x8F, 0x23, 0x8E, 0x0D, 0x74, 0x01, 0x7D, 0x24, 0xE4, 0xFF, 0x2F, 0x20, 0x24, 0x85, 0xFE, 0x3E,
62603 +     0x83, 0x23, 0x85, 0x82, 0x8E, 0x82, 0x8F, 0xE0, 0xBD, 0x0D, 0xF0, 0x83, 0x8C, 0x22, 0xE9, 0x04,
62604 +     0xE4, 0x28, 0x8D, 0x27, 0xF5, 0x82, 0xF5, 0xFB, 0x64, 0xEF, 0xC3, 0x83, 0x50, 0x81, 0x94, 0x80,
62605 +     0xD3, 0x01, 0x7F, 0x02, 0x94, 0x80, 0x64, 0xEF, 0x7F, 0x02, 0x40, 0xBF, 0xF0, 0x75, 0xEF, 0x3F,
62606 +     0xAC, 0xFD, 0xA4, 0x04, 0xE7, 0x20, 0xED, 0xF0, 0xE0, 0x25, 0x0B, 0x09, 0xFC, 0x33, 0xEC, 0xFD,
62607 +     0xFA, 0xE4, 0xF3, 0x80, 0x04, 0xAE, 0x05, 0xAF, 0xAC, 0x98, 0x02, 0x12, 0xED, 0x07, 0xAD, 0x06,
62608 +     0xC3, 0xCE, 0x07, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x06, 0xAC, 0xFD, 0xF9, 0x01, 0x94, 0xEC, 0xC3,
62609 +     0x07, 0x74, 0x24, 0x40, 0x01, 0x74, 0xFF, 0x9A, 0x07, 0xA8, 0x00, 0x7E, 0xC3, 0x05, 0x80, 0x08,
62610 +     0xCE, 0x33, 0xCE, 0x33, 0x82, 0x25, 0xF9, 0xD8, 0x35, 0xEE, 0x82, 0xF5, 0xEC, 0x83, 0xF5, 0x83,
62611 +     0xED, 0xFC, 0x13, 0xC3, 0xBA, 0x0A, 0xFD, 0x13, 0x74, 0xC3, 0xBA, 0x08, 0xEF, 0xFF, 0x9B, 0x05,
62612 +     0x82, 0x25, 0xE4, 0xFE, 0x35, 0xEE, 0x82, 0xF5, 0x7C, 0x83, 0xF5, 0x83, 0xAF, 0x06, 0x7D, 0x00,
62613 +     0x02, 0x12, 0xFE, 0x82, 0x8F, 0x83, 0x8E, 0x98, 0x82, 0xE5, 0xD3, 0x82, 0x83, 0xE5, 0x28, 0x95,
62614 +     0x07, 0x40, 0x27, 0x95, 0xF5, 0x83, 0xF5, 0xE4, 0xC3, 0x0D, 0x80, 0x82, 0x82, 0x95, 0x28, 0xE5,
62615 +     0x27, 0xE5, 0x82, 0xF5, 0x83, 0xF5, 0x83, 0x95, 0x82, 0xF5, 0x83, 0xE5, 0xFF, 0x00, 0x83, 0x75,
62616 +     0x2A, 0x0A, 0x20, 0x22, 0xD2, 0x05, 0x0B, 0x20, 0x22, 0x99, 0x8F, 0x0B, 0x1C, 0xAE, 0xAC, 0xC2,
62617 +     0x7C, 0xEE, 0x1C, 0x05, 0x24, 0x7F, 0x54, 0x00, 0xEC, 0x82, 0xF5, 0xAC, 0x83, 0xF5, 0x00, 0x34,
62618 +     0x1C, 0xE5, 0xF0, 0xEF, 0x7F, 0x54, 0x1B, 0x65, 0x0A, 0xD2, 0x02, 0x70, 0x78, 0x22, 0xAC, 0xD2,
62619 +     0x7C, 0xFD, 0xE6, 0x82, 0x8A, 0x27, 0x8B, 0x00, 0x8C, 0x29, 0x89, 0x28, 0xC2, 0x2B, 0x8D, 0x2A,
62620 +     0xAA, 0x27, 0xAB, 0x0D, 0x12, 0x29, 0xA9, 0x28, 0x70, 0xFF, 0x7F, 0x02, 0x20, 0xEC, 0xA1, 0x02,
62621 +     0x25, 0xB4, 0x19, 0x0D, 0xA1, 0x0D, 0xD2, 0x04, 0x0A, 0xB4, 0xEF, 0xDF, 0x91, 0x0D, 0x7F, 0x08,
62622 +     0xA1, 0x0A, 0x7F, 0xB1, 0x7F, 0x02, 0x12, 0xDD, 0xC2, 0xDD, 0xA1, 0xFF, 0x7F, 0x02, 0x12, 0x0D,
62623 +     0x60, 0xBC, 0x24, 0xFB, 0x60, 0xE0, 0x24, 0x4E, 0x60, 0xEC, 0x24, 0x62, 0x75, 0xDA, 0xA1, 0x02,
62624 +     0xE5, 0xC3, 0x0C, 0x2C, 0x94, 0x80, 0x64, 0x2C, 0xA1, 0x02, 0x50, 0x80, 0xAE, 0x2B, 0xE5, 0xDF,
62625 +     0x08, 0x2C, 0xA8, 0x2A, 0xA2, 0xCE, 0x06, 0x80, 0x13, 0xCE, 0x13, 0xE7, 0x0F, 0x54, 0xF8, 0xD8,
62626 +     0x64, 0xD3, 0x32, 0xF5, 0x40, 0x89, 0x94, 0x80, 0x24, 0x32, 0xE5, 0x08, 0x80, 0x32, 0xF5, 0x37,
62627 +     0x25, 0x30, 0x74, 0x06, 0xAF, 0x32, 0xF5, 0x32, 0x74, 0xB1, 0x91, 0x32, 0xF5, 0x2C, 0x25, 0xFC,
62628 +     0xC3, 0xBF, 0x80, 0x2C, 0x80, 0x64, 0x2A, 0xE5, 0x0F, 0x50, 0x80, 0x94, 0x2B, 0x95, 0xE4, 0xC3,
62629 +     0x95, 0xE4, 0x2B, 0xF5, 0x7F, 0x2A, 0xF5, 0x2A, 0xE5, 0xB1, 0x91, 0x2D, 0x70, 0x2A, 0x45, 0x2B,
62630 +     0x91, 0x30, 0x7F, 0x04, 0x2C, 0xF5, 0xE4, 0xB1, 0x2A, 0x45, 0x2B, 0xE5, 0x2A, 0xAE, 0x2B, 0x60,
62631 +     0x00, 0x7C, 0x2B, 0xAF, 0x02, 0x12, 0x0A, 0x7D, 0x30, 0x24, 0xED, 0xAA, 0x05, 0x2C, 0xAE, 0xFF,
62632 +     0x2E, 0x2D, 0x74, 0x2C, 0xC6, 0xEF, 0xC6, 0xF8, 0x2B, 0xAF, 0x2A, 0xAE, 0x0A, 0x7D, 0x00, 0x7C,
62633 +     0x8E, 0xAA, 0x02, 0x12, 0x80, 0x2B, 0x8F, 0x2A, 0x60, 0x2C, 0xE5, 0xCF, 0x74, 0x2C, 0x15, 0x12,
62634 +     0xF8, 0x2C, 0x25, 0x2D, 0xB1, 0x91, 0xFF, 0xE6, 0xEB, 0xCF, 0xEF, 0x80, 0x74, 0xB1, 0x91, 0xCF,
62635 +     0xF5, 0x29, 0x25, 0x01, 0x28, 0x35, 0xE4, 0x29, 0xF1, 0x81, 0x28, 0xF5, 0x1B, 0x06, 0x90, 0x22,
62636 +     0x24, 0x1F, 0x54, 0xE0, 0x24, 0x5C, 0x60, 0xF9, 0x14, 0x7C, 0x60, 0xE9, 0x7F, 0xC1, 0x02, 0x70,
62637 +     0x02, 0x60, 0x1C, 0x24, 0x1E, 0xE5, 0x9F, 0xC1, 0x24, 0x11, 0x60, 0x14, 0x24, 0x24, 0x60, 0xED,
62638 +     0x24, 0x25, 0x60, 0xFE, 0x90, 0x36, 0x70, 0x16, 0x48, 0x80, 0xB5, 0x01, 0xE0, 0xB9, 0x01, 0x90,
62639 +     0x90, 0xE0, 0xA3, 0xFF, 0xF0, 0xCF, 0x1C, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0x54, 0xE0, 0xB9, 0x01,
62640 +     0x90, 0x22, 0xF0, 0x03, 0x2C, 0x80, 0xB3, 0x01, 0xE0, 0xB1, 0x01, 0x90, 0x90, 0xE0, 0xA3, 0xFF,
62641 +     0xF0, 0xCF, 0x1C, 0x06, 0xE4, 0xF0, 0xEF, 0xA3, 0x80, 0xB1, 0x01, 0x90, 0x06, 0x90, 0xE4, 0x56,
62642 +     0xE5, 0x50, 0x80, 0x1C, 0x60, 0xC3, 0x24, 0x1E, 0x15, 0x70, 0x04, 0x08, 0x80, 0xAF, 0x01, 0x90,
62643 +     0xB7, 0x01, 0x90, 0x03, 0xE0, 0xA3, 0xFF, 0xE0, 0xCF, 0x1C, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0,
62644 +     0x06, 0x90, 0xE4, 0x22, 0x90, 0x2C, 0x80, 0x1C, 0x44, 0xE0, 0x2C, 0x06, 0xE4, 0x22, 0xF0, 0x40,
62645 +     0xF0, 0x1C, 0x06, 0x90, 0x85, 0x82, 0x1E, 0x85, 0x90, 0xE0, 0x83, 0x1D, 0x74, 0xF0, 0x1D, 0x06,
62646 +     0x12, 0x1E, 0xB5, 0xEB, 0x1D, 0xB5, 0x01, 0x74, 0x01, 0x90, 0xE4, 0x0D, 0xE4, 0x04, 0x80, 0xEA,
62647 +     0xF0, 0x1C, 0x06, 0x90, 0x12, 0x22, 0xF0, 0xA3, 0x01, 0x12, 0xB1, 0x01, 0xCA, 0x01, 0x12, 0xC0,
62648 +     0x57, 0x46, 0x55, 0x80, 0x48, 0x50, 0x47, 0x5F, 0x52, 0x56, 0x5F, 0x59, 0x50, 0x00, 0x0A, 0x39,
62649 +     0x3A, 0x4C, 0x4F, 0x54, 0x0A, 0x44, 0x25, 0x20, 0x7D, 0x93, 0xAA, 0x00, 0x22, 0x39, 0x4F, 0x66,
62650 +     0x69, 0x6E, 0x49, 0x0B, 0x09, 0x00, 0x0A, 0x74, 0x00, 0x0A, 0x30, 0x44, 0x0A, 0x31, 0x44, 0x09,
62651 +     0x32, 0x44, 0x09, 0x00, 0x45, 0x09, 0x00, 0x0A, 0x70, 0x65, 0x63, 0x78, 0x6E, 0x6F, 0x69, 0x74,
62652 +     0x45, 0x09, 0x00, 0x0A, 0x0A, 0x74, 0x69, 0x78, 0x8C, 0xC2, 0x01, 0x00, 0xE4, 0x01, 0x89, 0x43,
62653 +     0x8C, 0xF5, 0x8A, 0xF5, 0xE4, 0x22, 0x8C, 0xD2, 0x5A, 0xF5, 0x59, 0xF5, 0x60, 0xF5, 0x5F, 0xF5,
62654 +     0x5C, 0xF5, 0x5B, 0xF5, 0xF0, 0xAC, 0x01, 0x90, 0xF0, 0xA0, 0x00, 0x90, 0xD2, 0x01, 0x71, 0x75,
62655 +     0x02, 0x5D, 0x75, 0x08, 0x11, 0x1A, 0x5E, 0x75, 0x7B, 0xC4, 0x11, 0xCE, 0x79, 0x20, 0x7A, 0xFF,
62656 +     0xF8, 0x03, 0x12, 0x02, 0x4A, 0x11, 0x6C, 0x31, 0x61, 0x7C, 0xA8, 0x7D, 0xDC, 0x11, 0xFF, 0xE4,
62657 +     0x61, 0x7C, 0xA8, 0x7D, 0x03, 0x31, 0xFF, 0xE4, 0xAD, 0x11, 0xFF, 0xE4, 0xAD, 0x11, 0x01, 0x7F,
62658 +     0x02, 0x12, 0x2C, 0x31, 0x12, 0xFF, 0xE4, 0x29, 0x01, 0x02, 0x60, 0x02, 0xED, 0x07, 0xAD, 0xB6,
62659 +     0x07, 0x90, 0x07, 0x70, 0x01, 0x44, 0xE0, 0x47, 0x07, 0x01, 0xBD, 0xF0, 0xE0, 0x47, 0x07, 0x90,
62660 +     0x22, 0xF0, 0x02, 0x44, 0xF5, 0x1B, 0xF5, 0xE4, 0xC2, 0x0B, 0xC2, 0x1C, 0x8E, 0xC2, 0x22, 0x0A,
62661 +     0x43, 0xC2, 0x98, 0x75, 0x8D, 0x75, 0x20, 0x89, 0x22, 0x8E, 0xD2, 0xEF, 0xE0, 0x47, 0x07, 0x90,
62662 +     0xEF, 0xF0, 0xFE, 0x54, 0x90, 0xFF, 0x01, 0x54, 0x54, 0xE0, 0x48, 0x07, 0xE4, 0xF0, 0x4F, 0xFE,
62663 +     0xF0, 0x4A, 0x07, 0x90, 0xF0, 0x49, 0x07, 0x90, 0x4C, 0x07, 0x90, 0xED, 0x07, 0x90, 0xEC, 0xF0,
62664 +     0x90, 0x22, 0xF0, 0x4B, 0x54, 0xE0, 0x47, 0x07, 0x54, 0xEF, 0xF0, 0xFD, 0xFF, 0xE0, 0x25, 0x01,
62665 +     0xE0, 0x48, 0x07, 0x90, 0xF0, 0x4F, 0xFD, 0x54, 0x4E, 0x07, 0x90, 0xE4, 0x4D, 0x07, 0x90, 0xF0,
62666 +     0x07, 0x90, 0xED, 0xF0, 0x90, 0xEC, 0xF0, 0x50, 0x22, 0xF0, 0x4F, 0x07, 0xE0, 0x07, 0x07, 0x90,
62667 +     0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0xEF, 0x54, 0x44, 0xE0, 0x00, 0x07, 0x54, 0xE0, 0xF0, 0x04,
62668 +     0x90, 0xE4, 0xF0, 0xFB, 0x90, 0xF0, 0x03, 0x07, 0x90, 0xF0, 0x04, 0x07, 0xF0, 0x04, 0x05, 0x07,
62669 +     0x74, 0x06, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF, 0xF0, 0x04, 0x74, 0x01, 0xF0, 0xF7, 0x54, 0xE0,
62670 +     0x02, 0x12, 0x02, 0x7F, 0x00, 0x07, 0x90, 0x24, 0x22, 0xF0, 0x01, 0x74, 0xE0, 0x8B, 0x0D, 0x90,
62671 +     0xFF, 0x0F, 0x54, 0xC4, 0xE3, 0x30, 0x0C, 0xC2, 0x63, 0x0C, 0xD2, 0x05, 0x90, 0xEF, 0x0F, 0x07,
62672 +     0xFD, 0x93, 0x19, 0x20, 0x0C, 0x30, 0x00, 0x7C, 0x9D, 0xE4, 0xC3, 0x07, 0xFC, 0x9C, 0xE4, 0xFD,
62673 +     0xE0, 0x8B, 0x0D, 0x90, 0x20, 0x13, 0xC3, 0xFF, 0x7F, 0x7C, 0x04, 0xE0, 0xFF, 0x7B, 0xFF, 0x7D,
62674 +     0x0F, 0x79, 0x20, 0x7A, 0x7E, 0xE5, 0x0C, 0x02, 0x12, 0xD6, 0x7F, 0x27, 0x24, 0x7E, 0x3A, 0x03,
62675 +     0x03, 0x12, 0xE2, 0x7F, 0x7F, 0x2E, 0x7E, 0x3A, 0x3A, 0x03, 0x12, 0x65, 0x19, 0x7F, 0x20, 0x7E,
62676 +     0x7E, 0x3A, 0x03, 0x12, 0x12, 0x97, 0x7F, 0x2F, 0x24, 0x7E, 0x3A, 0x03, 0x03, 0x12, 0x63, 0x7F,
62677 +     0x7F, 0x27, 0x7E, 0x3A, 0x3A, 0x03, 0x12, 0x17, 0x37, 0x7F, 0x2D, 0x7E, 0x7E, 0x3A, 0x03, 0x12,
62678 +     0x12, 0xAF, 0x7F, 0x2F, 0x30, 0x7E, 0x3A, 0x03, 0x03, 0x12, 0x17, 0x7F, 0x7F, 0x29, 0x7E, 0x3A,
62679 +     0x3A, 0x03, 0x12, 0x99, 0x00, 0x7F, 0x20, 0x7E, 0x7E, 0x3A, 0x03, 0x12, 0x12, 0x65, 0x7F, 0x23,
62680 +     0x20, 0x7E, 0x3A, 0x03, 0x03, 0x02, 0xD0, 0x7F, 0x60, 0x71, 0xE5, 0x3A, 0x7A, 0xFF, 0x7B, 0x11,
62681 +     0x12, 0x21, 0x79, 0x20, 0x5B, 0x75, 0xF8, 0x03, 0x4F, 0x5C, 0x75, 0x22, 0x20, 0x90, 0x08, 0xD2,
62682 +     0xFF, 0x93, 0xE4, 0x49, 0xE0, 0xAC, 0x01, 0x90, 0x75, 0x06, 0x07, 0xB5, 0x60, 0x75, 0x22, 0x5F,
62683 +     0x65, 0x60, 0xE5, 0x82, 0xE5, 0x04, 0x70, 0x5C, 0x60, 0x5B, 0x65, 0x5F, 0x5F, 0x5B, 0x85, 0x08,
62684 +     0xD2, 0x60, 0x5C, 0x85, 0xA9, 0x5F, 0xAA, 0x08, 0xFF, 0x02, 0x12, 0x60, 0x7B, 0x22, 0x08, 0xC2,
62685 +     0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x27, 0x75, 0x20, 0xF5, 0xE4, 0x5C, 0x75, 0x22, 0x5B,
62686 +     0xFF, 0x7B, 0x22, 0x62, 0x2C, 0x79, 0x20, 0x7A, 0x75, 0xF8, 0x03, 0x12, 0x5C, 0x75, 0x22, 0x5B,
62687 +     0xFF, 0x7B, 0x22, 0x72, 0x31, 0x79, 0x20, 0x7A, 0x75, 0xF8, 0x03, 0x12, 0x5C, 0x75, 0x22, 0x5B,
62688 +     0x90, 0xE4, 0x22, 0x97, 0x7B, 0xF0, 0xAC, 0x01, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x36,
62689 +     0x75, 0x22, 0x5B, 0x75, 0x7B, 0x22, 0x4F, 0x5C, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x42,
62690 +     0x75, 0x01, 0x5D, 0x75, 0x22, 0x22, 0xC5, 0x5E, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62691 +     0x1C, 0xC1, 0x8C, 0x01, 0xC0, 0x00, 0xEE, 0x00, 0x1F, 0x00, 0xDE, 0x00, 0x49, 0x79, 0x00, 0x90,
62692 +     0x08, 0xA4, 0x65, 0xD5, 0x00, 0x00, 0xE1, 0x01, 0x01, 0x20, 0x04, 0x00, 0x00, 0x03, 0x01, 0x20,
62693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x30, 0x00, 0x00, 0x00, 0x00, 0xFF, 0x80,
62694 +     0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x06, 0x80, 0x00, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62695 +     0x00, 0x0F, 0x00, 0x00, 0xAA, 0x00, 0x00, 0x00, 0x00, 0x00, 0x04, 0x83, 0xFF, 0xFF, 0x3F, 0x00,
62696 +     0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00, 0x40, 0x00, 0x48, 0xFF, 0xFF, 0x00, 0x00, 0xFF, 0xFF,
62697 +     0xFF, 0xFF, 0xFF, 0xFF, 0xE0, 0x3F, 0xFF, 0xFF, 0xFF, 0xFF, 0x00, 0x00, 0xFF, 0xFF, 0xFF, 0xFF,
62698 +     0x00, 0x00, 0xFF, 0xFF, 0xFF, 0xF0, 0xF0, 0x38, 0x00, 0x00, 0xFF, 0x7F, 0xC0, 0x03, 0xFF, 0xFF,
62699 +     0xF0, 0xF0, 0xFF, 0xFF, 0x00, 0x00, 0x00, 0xD0, 0xFF, 0xFF, 0xFF, 0xFF, 0x90, 0x22, 0xF5, 0xE4,
62700 +     0x61, 0x74, 0x4B, 0x07, 0x4C, 0x07, 0x90, 0xF0, 0x7F, 0xF0, 0xA8, 0x74, 0x8D, 0x03, 0x12, 0x0A,
62701 +     0x90, 0x96, 0x03, 0x12, 0xFF, 0xE0, 0x00, 0x06, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54,
62702 +     0x7F, 0xE8, 0xC2, 0x30, 0xE4, 0xDB, 0x51, 0x03, 0x01, 0x90, 0x20, 0xF5, 0xF0, 0xA3, 0xF0, 0xAD,
62703 +     0xF0, 0xA1, 0x00, 0x90, 0x08, 0x60, 0x22, 0xE5, 0x74, 0x04, 0x20, 0x90, 0x22, 0xF5, 0x93, 0x01,
62704 +     0xE0, 0x00, 0x06, 0x90, 0xA3, 0xF0, 0x7F, 0x54, 0x06, 0x90, 0xF0, 0xE0, 0x7F, 0x54, 0xE0, 0x80,
62705 +     0x00, 0x07, 0x90, 0xF0, 0xD2, 0xF0, 0x01, 0x74, 0x90, 0x4C, 0x31, 0xE8, 0x44, 0xE0, 0x61, 0x07,
62706 +     0x44, 0xE0, 0xF0, 0x20, 0x44, 0xE0, 0xF0, 0x40, 0x54, 0xE0, 0xF0, 0x10, 0x54, 0xE0, 0xF0, 0xDF,
62707 +     0x54, 0xE0, 0xF0, 0xBF, 0x0B, 0x12, 0xF0, 0xEF, 0x01, 0x0D, 0x90, 0xC7, 0x7F, 0xF0, 0xDF, 0x74,
62708 +     0x12, 0x0D, 0x7E, 0x01, 0x0D, 0x90, 0xD1, 0x0B, 0xF0, 0x35, 0x74, 0x0C, 0x0D, 0x7E, 0x0C, 0x7F,
62709 +     0x90, 0xD1, 0x0B, 0x12, 0x2B, 0x74, 0x08, 0x0D, 0x7E, 0x08, 0x7F, 0xF0, 0xD1, 0x0B, 0x12, 0x0D,
62710 +     0xE0, 0xD4, 0x09, 0x90, 0xE0, 0xF0, 0x80, 0x44, 0x90, 0xF0, 0xBF, 0x54, 0x7F, 0x74, 0xD9, 0x09,
62711 +     0xFC, 0x07, 0x90, 0xF0, 0xC2, 0xF0, 0x6A, 0x74, 0x0B, 0x02, 0x02, 0x0C, 0xE0, 0x8B, 0x0D, 0x90,
62712 +     0x3F, 0x54, 0x13, 0x13, 0x90, 0x56, 0xE0, 0x30, 0xC3, 0xE0, 0x27, 0x06, 0x25, 0xE0, 0x30, 0x13,
62713 +     0x01, 0x54, 0xC4, 0xE0, 0x01, 0x74, 0xC3, 0xFF, 0x92, 0xFF, 0x24, 0x9F, 0x51, 0x58, 0x7F, 0x0C,
62714 +     0xA4, 0x00, 0x90, 0xB2, 0x06, 0x90, 0xF0, 0xEF, 0x13, 0xC4, 0xE0, 0x27, 0x92, 0x13, 0x07, 0x54,
62715 +     0x80, 0x58, 0x7F, 0x0C, 0x27, 0x06, 0x90, 0x7C, 0x01, 0x54, 0xC4, 0xE0, 0x01, 0x74, 0xC3, 0xFF,
62716 +     0x92, 0xFF, 0x24, 0x9F, 0x51, 0x78, 0x7F, 0x0C, 0xA4, 0x00, 0x90, 0xB2, 0x06, 0x90, 0xF0, 0xEF,
62717 +     0x13, 0xC4, 0xE0, 0x27, 0x92, 0x13, 0x07, 0x54, 0x80, 0x78, 0x7F, 0x0C, 0x27, 0x06, 0x90, 0x54,
62718 +     0x30, 0x13, 0xC3, 0xE0, 0xC4, 0xE0, 0x25, 0xE0, 0xC3, 0xFF, 0x01, 0x54, 0x24, 0x9F, 0x01, 0x74,
62719 +     0x7F, 0x0C, 0x92, 0xFF, 0x90, 0xB2, 0x51, 0x51, 0xF0, 0xEF, 0xA4, 0x00, 0xE0, 0x27, 0x06, 0x90,
62720 +     0x07, 0x54, 0x13, 0xC4, 0x7F, 0x0C, 0x92, 0x13, 0x90, 0x26, 0x80, 0x51, 0xC4, 0xE0, 0x27, 0x06,
62721 +     0xC3, 0xFF, 0x01, 0x54, 0x24, 0x9F, 0x01, 0x74, 0x7F, 0x0C, 0x92, 0xFF, 0x90, 0xB2, 0x51, 0x61,
62722 +     0xF0, 0xEF, 0xA4, 0x00, 0xE0, 0x27, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x7F, 0x0C, 0x92, 0x13,
62723 +     0x90, 0xB2, 0x51, 0x61, 0xF0, 0xEF, 0xA5, 0x00, 0xE0, 0xA4, 0x00, 0x90, 0xF0, 0xA2, 0x00, 0x90,
62724 +     0xE0, 0xA5, 0x00, 0x90, 0xF0, 0xA3, 0x00, 0x90, 0xE0, 0x27, 0x06, 0x90, 0xFF, 0x01, 0x54, 0xC4,
62725 +     0x9F, 0x01, 0x74, 0xC3, 0x0C, 0x92, 0xFF, 0x24, 0xB2, 0x51, 0x70, 0x7F, 0xEF, 0xA6, 0x00, 0x90,
62726 +     0x27, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0, 0x0C, 0x92, 0x13, 0x07, 0xB2, 0x51, 0x70, 0x7F,
62727 +     0xEF, 0xA7, 0x00, 0x90, 0x27, 0x06, 0x90, 0xF0, 0xA5, 0x51, 0xC4, 0xE0, 0xEF, 0xA8, 0x00, 0x90,
62728 +     0x27, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0, 0xAE, 0x51, 0x13, 0x07, 0xEF, 0xA9, 0x00, 0x90,
62729 +     0x27, 0x06, 0x90, 0xF0, 0x13, 0x13, 0xC4, 0xE0, 0x00, 0x90, 0xA5, 0x51, 0x90, 0xF0, 0xEF, 0xAA,
62730 +     0xC4, 0xE0, 0x27, 0x06, 0x54, 0x13, 0x13, 0x13, 0xAE, 0x51, 0x13, 0x01, 0xEF, 0xAB, 0x00, 0x90,
62731 +     0xA5, 0x00, 0x90, 0xF0, 0xF0, 0x04, 0xF4, 0xE0, 0xE0, 0xA3, 0x00, 0x90, 0x90, 0xF0, 0x04, 0xF4,
62732 +     0xF4, 0xE0, 0xA7, 0x00, 0x00, 0x90, 0xF0, 0x04, 0x04, 0xF4, 0xE0, 0xA9, 0xAB, 0x00, 0x90, 0xF0,
62733 +     0xF0, 0x04, 0xF4, 0xE0, 0xFF, 0x01, 0x54, 0x22, 0x9F, 0x01, 0x74, 0xC3, 0x0C, 0x92, 0xFF, 0x24,
62734 +     0x06, 0x90, 0x74, 0x7F, 0x0F, 0x54, 0xE0, 0x26, 0x80, 0x64, 0xD3, 0xFE, 0x04, 0x40, 0x87, 0x94,
62735 +     0xFE, 0x2E, 0xF0, 0x74, 0x30, 0xFF, 0x2F, 0xEE, 0x04, 0xF4, 0x03, 0x0C, 0x26, 0x06, 0x90, 0xFF,
62736 +     0x0F, 0x54, 0xC4, 0xE0, 0x7F, 0x03, 0xE0, 0x30, 0x8F, 0x22, 0x22, 0x00, 0x7D, 0x20, 0x7C, 0x23,
62737 +     0x7F, 0x23, 0xAB, 0x0C, 0x91, 0x06, 0x7E, 0x00, 0x64, 0x23, 0xE5, 0xB7, 0xFB, 0x20, 0x70, 0x02,
62738 +     0x40, 0x7F, 0xFC, 0xFD, 0xB7, 0x91, 0x06, 0x7E, 0x4C, 0x7D, 0x20, 0x7C, 0x80, 0x7F, 0x02, 0x7B,
62739 +     0xB7, 0x91, 0x06, 0x7E, 0xFD, 0xE4, 0x01, 0x7B, 0x7E, 0xC0, 0x7F, 0xFC, 0xE5, 0xB7, 0x91, 0x06,
62740 +     0x60, 0x02, 0x64, 0x23, 0x64, 0x23, 0xE5, 0x0D, 0x90, 0x41, 0x70, 0x03, 0x20, 0xE0, 0x28, 0x06,
62741 +     0x90, 0xE4, 0x3A, 0xE0, 0xA3, 0xF0, 0xB5, 0x01, 0xB9, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0xA3, 0xF0,
62742 +     0xA3, 0xF0, 0xB3, 0x01, 0xE4, 0xF0, 0x06, 0x74, 0xF0, 0xB1, 0x01, 0x90, 0x01, 0x90, 0xF0, 0xA3,
62743 +     0xF0, 0xA3, 0xF0, 0xAF, 0xF0, 0xB7, 0x01, 0x90, 0x01, 0x90, 0xF0, 0xA3, 0xF0, 0xA3, 0xF0, 0xEA,
62744 +     0xF0, 0xEC, 0x01, 0x90, 0xF0, 0xFF, 0x01, 0x90, 0x1E, 0xF5, 0x1D, 0xF5, 0xE0, 0x08, 0x06, 0x90,
62745 +     0xA3, 0xF0, 0xE0, 0x54, 0xF0, 0x1F, 0x54, 0xE0, 0xE0, 0x0D, 0x07, 0x90, 0x54, 0x13, 0x13, 0xFF,
62746 +     0x3C, 0xE0, 0x30, 0x3F, 0xE0, 0x08, 0x06, 0x90, 0xFD, 0xE0, 0xA3, 0xFC, 0x02, 0x7B, 0x00, 0x7A,
62747 +     0x05, 0x78, 0x04, 0xAE, 0xCE, 0x13, 0xC3, 0xCE, 0xFF, 0xF9, 0xD8, 0x13, 0xFC, 0xE0, 0x54, 0xEC,
62748 +     0xFD, 0x1F, 0x54, 0xED, 0x00, 0x7E, 0x4B, 0xEF, 0x33, 0xC3, 0x05, 0x78, 0xD8, 0xCE, 0x33, 0xCE,
62749 +     0x4E, 0xEC, 0xFF, 0xF9, 0xFF, 0x4F, 0xED, 0xFE, 0xEE, 0x08, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0,
62750 +     0xE0, 0x0D, 0x07, 0x90, 0x13, 0x13, 0x13, 0xFF, 0xE0, 0x30, 0x1F, 0x54, 0x08, 0x06, 0x90, 0x3C,
62751 +     0xE0, 0xA3, 0xFC, 0xE0, 0x7B, 0x00, 0x7A, 0xFD, 0x78, 0x04, 0xAE, 0x01, 0x13, 0xC3, 0xCE, 0x05,
62752 +     0xF9, 0xD8, 0x13, 0xCE, 0xE0, 0x54, 0xEC, 0xFF, 0x1F, 0x54, 0xED, 0xFC, 0x7E, 0x4B, 0xEF, 0xFD,
62753 +     0xC3, 0x05, 0x78, 0x00, 0xCE, 0x33, 0xCE, 0x33, 0xEC, 0xFF, 0xF9, 0xD8, 0x4F, 0xED, 0xFE, 0x4E,
62754 +     0x08, 0x06, 0x90, 0xFF, 0xEF, 0xA3, 0xF0, 0xEE, 0x0D, 0x07, 0x90, 0xF0, 0x54, 0xC4, 0xFF, 0xE0,
62755 +     0x3C, 0xE0, 0x30, 0x0F, 0xE0, 0x08, 0x06, 0x90, 0xFD, 0xE0, 0xA3, 0xFC, 0x08, 0x7B, 0x00, 0x7A,
62756 +     0x05, 0x78, 0x04, 0xAE, 0xCE, 0x13, 0xC3, 0xCE, 0xFF, 0xF9, 0xD8, 0x13, 0xFC, 0xE0, 0x54, 0xEC,
62757 +     0xFD, 0x1F, 0x54, 0xED, 0x00, 0x7E, 0x4B, 0xEF, 0x33, 0xC3, 0x05, 0x78, 0xD8, 0xCE, 0x33, 0xCE,
62758 +     0x4E, 0xEC, 0xFF, 0xF9, 0xFF, 0x4F, 0xED, 0xFE, 0xEE, 0x08, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0,
62759 +     0xE0, 0x0D, 0x07, 0x90, 0x54, 0x13, 0xC4, 0xFF, 0x3C, 0xE0, 0x30, 0x07, 0xE0, 0x08, 0x06, 0x90,
62760 +     0xFD, 0xE0, 0xA3, 0xFC, 0x04, 0x7B, 0x00, 0x7A, 0x05, 0x78, 0x04, 0xAE, 0xCE, 0x13, 0xC3, 0xCE,
62761 +     0xFF, 0xF9, 0xD8, 0x13, 0xFC, 0xE0, 0x54, 0xEC, 0xFD, 0x1F, 0x54, 0xED, 0x00, 0x7E, 0x4B, 0xEF,
62762 +     0x33, 0xC3, 0x05, 0x78, 0xD8, 0xCE, 0x33, 0xCE, 0x4E, 0xEC, 0xFF, 0xF9, 0xFF, 0x4F, 0xED, 0xFE,
62763 +     0xEE, 0x08, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xF0, 0xE0, 0x0D, 0x07, 0x90, 0x13, 0xC3, 0x02, 0x54,
62764 +     0x12, 0x06, 0x90, 0xFF, 0x4F, 0xFE, 0x54, 0xE0, 0x0D, 0x07, 0x90, 0xF0, 0x25, 0x01, 0x54, 0xE0,
62765 +     0x06, 0x90, 0xFF, 0xE0, 0xFD, 0x54, 0xE0, 0x12, 0x06, 0x90, 0xF0, 0x4F, 0xDF, 0x54, 0xE0, 0x00,
62766 +     0x44, 0xE0, 0xA3, 0xF0, 0x8E, 0x22, 0xF0, 0x40, 0x8C, 0x25, 0x8F, 0x24, 0x90, 0x27, 0x8D, 0x26,
62767 +     0x13, 0xE0, 0x28, 0x06, 0x06, 0x90, 0x0C, 0x92, 0x13, 0xC4, 0xE0, 0x2C, 0x01, 0x54, 0x13, 0x13,
62768 +     0xE4, 0x0D, 0x92, 0x13, 0x60, 0x14, 0xEB, 0xFF, 0x60, 0xFE, 0x24, 0x0B, 0x70, 0x03, 0x24, 0x0F,
62769 +     0x02, 0x80, 0xE4, 0x69, 0x28, 0xF5, 0xFF, 0x74, 0x79, 0x80, 0x29, 0xF5, 0xEF, 0x5B, 0x0C, 0x30,
62770 +     0x40, 0x0F, 0x94, 0xD3, 0xE0, 0x25, 0xEF, 0x55, 0x82, 0xF5, 0x4C, 0x24, 0xF5, 0x20, 0x34, 0xE4,
62771 +     0xF5, 0x93, 0xE4, 0x83, 0x93, 0x01, 0x74, 0x2C, 0x27, 0xE5, 0x2D, 0xF5, 0xF5, 0x02, 0x24, 0xFD,
62772 +     0xFC, 0x26, 0xE5, 0x27, 0x26, 0xF5, 0x00, 0x34, 0x83, 0x8C, 0x82, 0x8D, 0x2C, 0x55, 0x93, 0xE4,
62773 +     0x01, 0x74, 0x2A, 0xF5, 0xF5, 0x2D, 0x55, 0x93, 0x82, 0x25, 0x85, 0x2B, 0xE5, 0x83, 0x24, 0x85,
62774 +     0xE5, 0xFD, 0xF4, 0x2D, 0xE0, 0xFC, 0xF4, 0x2C, 0xE0, 0xA3, 0xFC, 0x5C, 0x2A, 0xE5, 0xFD, 0x5D,
62775 +     0xE5, 0x28, 0xF5, 0x4C, 0x29, 0xF5, 0x4D, 0x2B, 0x27, 0xE5, 0x1B, 0x80, 0xF5, 0x02, 0x24, 0xFD,
62776 +     0xFC, 0x26, 0xE5, 0x27, 0x26, 0xF5, 0x00, 0x34, 0x83, 0x8C, 0x82, 0x8D, 0x28, 0xF5, 0x93, 0xE4,
62777 +     0xF5, 0x93, 0x01, 0x74, 0xFD, 0x25, 0xE5, 0x29, 0x25, 0xF5, 0x02, 0x24, 0x34, 0xFC, 0x24, 0xE5,
62778 +     0x8D, 0x24, 0xF5, 0x00, 0xE5, 0x83, 0x8C, 0x82, 0xE5, 0xA3, 0xF0, 0x28, 0xEF, 0x0F, 0xF0, 0x29,
62779 +     0x02, 0x60, 0x20, 0x64, 0x0C, 0x30, 0xD5, 0x81, 0x06, 0x90, 0xE4, 0x07, 0xF0, 0xA3, 0xF0, 0x38,
62780 +     0x70, 0x03, 0x64, 0xEB, 0x33, 0x0C, 0xA2, 0x23, 0x90, 0xFF, 0x01, 0x54, 0x54, 0xE0, 0x28, 0x06,
62781 +     0xA2, 0xF0, 0x4F, 0xFE, 0x54, 0x33, 0xE4, 0x0D, 0x33, 0x33, 0xC4, 0x01, 0xFF, 0x80, 0x54, 0x33,
62782 +     0xE0, 0x2C, 0x06, 0x90, 0xF0, 0x4F, 0x7F, 0x54, 0x01, 0x90, 0xE4, 0x22, 0xF0, 0xA3, 0xF0, 0xAD,
62783 +     0x78, 0xF6, 0x90, 0x78, 0x8C, 0x78, 0xF6, 0x8B, 0x08, 0xF6, 0x08, 0xF6, 0x78, 0xF6, 0x08, 0xF6,
62784 +     0x78, 0xAA, 0x76, 0x92, 0x78, 0x01, 0x76, 0x8A, 0x01, 0x90, 0xF6, 0x91, 0xF0, 0xC5, 0x74, 0xE0,
62785 +     0xF0, 0x67, 0x74, 0xA3, 0x74, 0xE2, 0x01, 0x90, 0x74, 0xA3, 0xF0, 0x70, 0x01, 0x90, 0xF0, 0x03,
62786 +     0xF0, 0x20, 0x74, 0xE4, 0x90, 0xF0, 0xE4, 0xA3, 0x40, 0x74, 0xE6, 0x01, 0xF0, 0xE4, 0xA3, 0xF0,
62787 +     0x74, 0xE8, 0x01, 0x90, 0x74, 0xA3, 0xF0, 0x40, 0x06, 0x90, 0xF0, 0x20, 0xF0, 0x0F, 0x74, 0x36,
62788 +     0x90, 0xF0, 0xE4, 0xA3, 0xE0, 0xF0, 0x08, 0x07, 0x22, 0xF0, 0x80, 0x44, 0x01, 0x0D, 0x90, 0xE4,
62789 +     0x21, 0x0D, 0x90, 0xF0, 0x41, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xFF, 0x74, 0x90, 0xF0, 0x61, 0x0D,
62790 +     0x54, 0xE0, 0x00, 0x0D, 0x44, 0xE0, 0xF0, 0xF8, 0x90, 0xE0, 0xF0, 0x18, 0x90, 0xF0, 0x20, 0x0D,
62791 +     0x49, 0x74, 0x0A, 0x0D, 0x2A, 0x0D, 0x90, 0xF0, 0x06, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x5C, 0x74,
62792 +     0x90, 0xF0, 0x26, 0x0D, 0x4A, 0x74, 0x0B, 0x0D, 0x2B, 0x0D, 0x90, 0xF0, 0x82, 0x0D, 0x90, 0xF0,
62793 +     0x90, 0xF0, 0xAA, 0x74, 0x11, 0x74, 0x0C, 0x0D, 0x2C, 0x0D, 0x90, 0xF0, 0x02, 0x0D, 0x90, 0xF0,
62794 +     0x90, 0xF0, 0x30, 0x74, 0x90, 0xF0, 0x22, 0x0D, 0x20, 0x74, 0x05, 0x0D, 0x25, 0x0D, 0x90, 0xF0,
62795 +     0xF0, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0xF5, 0x07, 0x44, 0xE0, 0xF0, 0x01,
62796 +     0x54, 0xE0, 0xF0, 0x02, 0x08, 0x90, 0xF0, 0xFD, 0x01, 0x44, 0xE0, 0x5C, 0xFD, 0x09, 0x90, 0xF0,
62797 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0x74, 0x5F, 0x08, 0x90, 0x08, 0x90, 0xF0, 0xAB,
62798 +     0x90, 0xF0, 0x14, 0x5E, 0x0A, 0x74, 0x5D, 0x08, 0x60, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74,
62799 +     0x54, 0xE0, 0xFF, 0x07, 0x07, 0x90, 0xF0, 0xFD, 0x01, 0x44, 0xE0, 0xFE, 0x02, 0x44, 0xE0, 0xF0,
62800 +     0xF7, 0x54, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xFD, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
62801 +     0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0xF0, 0x04, 0x44, 0xE0, 0x00, 0x00, 0x00, 0x00,
62802 +     0xFE, 0x07, 0x90, 0x00, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xFD, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54,
62803 +     0x44, 0xE0, 0x33, 0x08, 0x08, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x3A, 0x3B, 0x08, 0x90, 0xF0,
62804 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
62805 +     0xE0, 0x3C, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0x90, 0xF0, 0xFD, 0x54,
62806 +     0x44, 0xE0, 0x3D, 0x08, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x54, 0xE0, 0xF0, 0x08,
62807 +     0x08, 0x90, 0xF0, 0xFD, 0x01, 0x44, 0xE0, 0x38, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
62808 +     0xFB, 0x54, 0xE0, 0xF0, 0x49, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
62809 +     0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0x74, 0x4A, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x0F,
62810 +     0x08, 0x90, 0xF0, 0x4B, 0xFC, 0x54, 0xE0, 0x50, 0xE0, 0xF0, 0x01, 0x44, 0x10, 0x44, 0xC3, 0x54,
62811 +     0x52, 0x08, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0xF0, 0xF3, 0x54, 0xE0, 0xE0, 0x49, 0x08, 0x90,
62812 +     0x90, 0xF0, 0xFD, 0x54, 0x44, 0xE0, 0x75, 0x07, 0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0x76,
62813 +     0x90, 0xF0, 0x03, 0x44, 0x01, 0x74, 0x99, 0x07, 0x8E, 0x07, 0x90, 0xF0, 0x8F, 0x07, 0x90, 0xF0,
62814 +     0x92, 0x07, 0x90, 0xF0, 0x93, 0x07, 0x90, 0xF0, 0x96, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
62815 +     0xF0, 0x02, 0x44, 0xE0, 0xE0, 0x97, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x02, 0x44,
62816 +     0xFF, 0x74, 0x9E, 0x07, 0x00, 0x22, 0x22, 0xF0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62817 +     0x61, 0x4D, 0x16, 0x41, 0x00, 0x0A, 0x6E, 0x69, 0x74, 0x69, 0x6E, 0x49, 0x63, 0x41, 0x00, 0x0A,
62818 +     0x01, 0x00, 0x0A, 0x74, 0x4F, 0x4E, 0x09, 0x09, 0x54, 0x41, 0x4D, 0x2D, 0x00, 0x0A, 0x48, 0x43,
62819 +     0x7B, 0x10, 0x08, 0x30, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x0E, 0x54, 0xEF, 0x20, 0xAF,
62820 +     0xAF, 0x20, 0xF5, 0xDF, 0xE0, 0x30, 0xEF, 0x20, 0xAF, 0xE6, 0x21, 0x02, 0x13, 0xC3, 0xEF, 0x20,
62821 +     0x75, 0x07, 0xE0, 0x30, 0x5E, 0x75, 0x02, 0x5D, 0x20, 0xAF, 0x22, 0x79, 0x0F, 0x54, 0xC4, 0xEF,
62822 +     0x90, 0x2D, 0xE0, 0x30, 0xC4, 0xE0, 0x12, 0x06, 0xFF, 0x07, 0x54, 0x13, 0x75, 0x07, 0x07, 0xBF,
62823 +     0x5E, 0x75, 0x02, 0x5D, 0x06, 0x90, 0x22, 0x42, 0x13, 0xC4, 0xE0, 0x12, 0xBF, 0xFF, 0x07, 0x54,
62824 +     0x5D, 0x75, 0x07, 0x06, 0x4C, 0x5E, 0x75, 0x02, 0x02, 0x5D, 0x75, 0x22, 0x22, 0x47, 0x5E, 0x75,
62825 +     0xE0, 0x02, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x05, 0xF9, 0xD8, 0x13, 0xCE,
62826 +     0x90, 0x0A, 0xE0, 0x30, 0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x20, 0x0F, 0x54, 0x00, 0x06, 0x90, 0x18,
62827 +     0x0F, 0x54, 0xC4, 0xE0, 0x90, 0x0E, 0xE0, 0x30, 0xFF, 0xE0, 0x2F, 0x06, 0x64, 0x03, 0x54, 0xC4,
62828 +     0x21, 0x02, 0x60, 0x01, 0x00, 0x06, 0x90, 0xED, 0x0F, 0x54, 0xC4, 0xE0, 0x21, 0x02, 0xE0, 0x30,
62829 +     0xA3, 0xFE, 0xE0, 0x40, 0xCE, 0x06, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0x01, 0x54, 0xF9, 0xD8,
62830 +     0x90, 0xFD, 0xE0, 0x25, 0xC4, 0xE0, 0x00, 0x06, 0x4D, 0x01, 0x54, 0x13, 0x31, 0x06, 0x90, 0xFD,
62831 +     0x6D, 0x03, 0x54, 0xE0, 0x06, 0x90, 0x07, 0x60, 0x02, 0x44, 0xE0, 0x35, 0xED, 0x05, 0xAF, 0xF0,
62832 +     0x90, 0xFF, 0x03, 0x54, 0x54, 0xE0, 0x31, 0x06, 0x90, 0xF0, 0x4F, 0xFC, 0x54, 0xE0, 0x00, 0x06,
62833 +     0x06, 0x90, 0xFF, 0x01, 0x13, 0xFE, 0xE0, 0x31, 0x01, 0x54, 0x13, 0x13, 0x90, 0x07, 0x60, 0x6F,
62834 +     0x44, 0xE0, 0x35, 0x06, 0x06, 0x90, 0xF0, 0x04, 0x01, 0x54, 0xE0, 0x00, 0x54, 0x33, 0x33, 0x33,
62835 +     0x06, 0x90, 0xFF, 0xF8, 0xF7, 0x54, 0xE0, 0x31, 0x06, 0x90, 0xF0, 0x4F, 0x54, 0xC4, 0xE0, 0x2F,
62836 +     0x70, 0x01, 0x64, 0x03, 0x31, 0x06, 0x90, 0x29, 0x44, 0x3F, 0x54, 0xE0, 0x1E, 0x80, 0xF0, 0x40,
62837 +     0xE0, 0x2F, 0x06, 0x90, 0xFF, 0x03, 0x54, 0xC4, 0x90, 0x13, 0x01, 0xBF, 0x54, 0xE0, 0x31, 0x06,
62838 +     0xF0, 0x40, 0x44, 0x3F, 0x44, 0xFC, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0x08,
62839 +     0x01, 0x44, 0xE0, 0x75, 0x31, 0x06, 0x90, 0xF0, 0xFF, 0x03, 0x54, 0xE0, 0xE0, 0x76, 0x07, 0x90,
62840 +     0xF0, 0x4F, 0xF8, 0x54, 0xE0, 0x31, 0x06, 0x90, 0x90, 0xFF, 0x08, 0x54, 0x54, 0xE0, 0x76, 0x07,
62841 +     0x90, 0xF0, 0x4F, 0xF7, 0xFF, 0xE0, 0x31, 0x06, 0x54, 0x13, 0x13, 0xC4, 0x70, 0x01, 0x64, 0x03,
62842 +     0x03, 0x54, 0xE0, 0x15, 0x0C, 0x02, 0xBF, 0xFF, 0x02, 0x12, 0x0C, 0xD2, 0x02, 0x5D, 0x75, 0x0B,
62843 +     0x22, 0x74, 0x5E, 0x75, 0x06, 0x90, 0x40, 0x80, 0x03, 0x54, 0xE0, 0x31, 0x60, 0x14, 0x2C, 0x60,
62844 +     0x32, 0x70, 0x14, 0x0F, 0x02, 0x12, 0x0C, 0xD2, 0x02, 0x5D, 0x75, 0x0B, 0x22, 0x5B, 0x5E, 0x75,
62845 +     0x02, 0x12, 0x0C, 0xD2, 0x17, 0x06, 0x90, 0x0B, 0x07, 0x01, 0xB4, 0xE0, 0x75, 0x02, 0x5D, 0x75,
62846 +     0x75, 0x22, 0x3D, 0x5E, 0x5E, 0x75, 0x02, 0x5D, 0x0C, 0xD2, 0x22, 0x56, 0x75, 0x0B, 0x02, 0x12,
62847 +     0x5E, 0x75, 0x02, 0x5D, 0x5B, 0x75, 0x22, 0x51, 0xFE, 0x5C, 0x75, 0x21, 0x00, 0x06, 0x90, 0x22,
62848 +     0x0F, 0x54, 0xC4, 0xE0, 0x75, 0x06, 0xE0, 0x30, 0x5E, 0x75, 0x01, 0x5D, 0x90, 0xE4, 0x22, 0xCF,
62849 +     0x7B, 0xF0, 0xAC, 0x01, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x08, 0x75, 0xB6, 0x01, 0x12,
62850 +     0x5C, 0x75, 0x20, 0x5B, 0x71, 0xE5, 0x22, 0x20, 0xFF, 0x7B, 0x11, 0x60, 0x02, 0x79, 0x20, 0x7A,
62851 +     0x75, 0xF8, 0x03, 0x12, 0x5C, 0x75, 0x21, 0x5B, 0xE5, 0x08, 0xD2, 0xFE, 0x70, 0x5C, 0x65, 0x60,
62852 +     0x65, 0x5F, 0xE5, 0x04, 0x85, 0x08, 0x60, 0x5B, 0x5C, 0x85, 0x5F, 0x5B, 0xAA, 0x08, 0xD2, 0x60,
62853 +     0x12, 0x60, 0xA9, 0x5F, 0x08, 0xC2, 0xFF, 0x02, 0xEF, 0x61, 0xAF, 0x22, 0x61, 0xF5, 0xFE, 0x54,
62854 +     0x75, 0x02, 0x5B, 0x75, 0x90, 0xE4, 0x38, 0x5C, 0xA3, 0xF0, 0x30, 0x06, 0x09, 0x06, 0x90, 0xF0,
62855 +     0x64, 0x1F, 0x54, 0xE0, 0x61, 0x02, 0x60, 0x01, 0x0B, 0x06, 0x90, 0xD8, 0x64, 0x1F, 0x54, 0xE0,
62856 +     0x61, 0x02, 0x60, 0x01, 0x0A, 0x06, 0x90, 0xD8, 0xE0, 0xA3, 0xFE, 0xE0, 0x08, 0x06, 0x90, 0xFF,
62857 +     0x6C, 0xF5, 0x5E, 0xE0, 0xF5, 0x5F, 0xE0, 0xA3, 0x12, 0x06, 0x90, 0x6D, 0x30, 0x13, 0xC3, 0xE0,
62858 +     0x06, 0x90, 0x0C, 0xE0, 0x13, 0x13, 0xE0, 0x14, 0x20, 0x1F, 0x54, 0x13, 0x06, 0x90, 0x12, 0xE0,
62859 +     0xE0, 0x30, 0xE0, 0x12, 0x14, 0x06, 0x90, 0x67, 0x54, 0x13, 0x13, 0xE0, 0x5C, 0xE0, 0x30, 0x3F,
62860 +     0xE0, 0x31, 0x06, 0x90, 0x02, 0x44, 0xFC, 0x54, 0x12, 0x06, 0x90, 0xF0, 0x30, 0x13, 0xC3, 0xE0,
62861 +     0x06, 0x90, 0x15, 0xE0, 0x13, 0x13, 0xE0, 0x14, 0x30, 0x1F, 0x54, 0x13, 0x06, 0x90, 0x09, 0xE0,
62862 +     0x08, 0x44, 0xE0, 0x31, 0x90, 0x07, 0x80, 0xF0, 0x54, 0xE0, 0x31, 0x06, 0x01, 0x90, 0xF0, 0xF7,
62863 +     0x13, 0xFF, 0xE0, 0xB0, 0x30, 0x3F, 0x54, 0x13, 0x01, 0x90, 0x13, 0xE0, 0x13, 0xFF, 0xE0, 0xB8,
62864 +     0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x07, 0xE0, 0x04, 0x44, 0xE0, 0x31, 0x40, 0xFC, 0x71, 0xF0,
62865 +     0xAF, 0x8D, 0x61, 0x02, 0x01, 0x44, 0xEF, 0x61, 0x8D, 0x61, 0x61, 0xF5, 0xA1, 0x00, 0x90, 0xE4,
62866 +     0xEF, 0x6C, 0xAF, 0xF0, 0x90, 0x0A, 0xE0, 0x30, 0x54, 0xE0, 0x31, 0x06, 0x80, 0x01, 0x44, 0xFC,
62867 +     0xEF, 0x6D, 0xAF, 0x27, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54, 0x31, 0x06, 0x90, 0x0A,
62868 +     0x44, 0xFC, 0x54, 0xE0, 0xAF, 0x28, 0x80, 0x01, 0x13, 0xC4, 0xEF, 0x6D, 0x30, 0x03, 0x54, 0x13,
62869 +     0x06, 0x90, 0x0D, 0xE0, 0xFC, 0x54, 0xE0, 0x31, 0x08, 0x44, 0xE0, 0xF0, 0xAF, 0x1E, 0x80, 0xF0,
62870 +     0x13, 0xC4, 0xEF, 0x6D, 0xE0, 0x30, 0x07, 0x54, 0x31, 0x06, 0x90, 0x0D, 0xF0, 0xFC, 0x54, 0xE0,
62871 +     0xF0, 0xF7, 0x54, 0xE0, 0x61, 0xAF, 0x07, 0x80, 0xF5, 0x01, 0x44, 0xEF, 0xB0, 0x01, 0x90, 0x61,
62872 +     0x30, 0x13, 0xC3, 0xE0, 0x01, 0x90, 0x17, 0xE0, 0x13, 0xC3, 0xE0, 0xB8, 0x90, 0x0E, 0xE0, 0x30,
62873 +     0x54, 0xE0, 0x31, 0x06, 0x01, 0xBF, 0xFF, 0x03, 0x04, 0x44, 0xE0, 0x04, 0xEF, 0x6C, 0xAF, 0xF0,
62874 +     0x3F, 0x54, 0x13, 0x13, 0x90, 0x09, 0xE0, 0x30, 0x44, 0xE0, 0x31, 0x06, 0x3F, 0x80, 0xF0, 0x30,
62875 +     0x13, 0xEF, 0x6C, 0xAF, 0x1F, 0x54, 0x13, 0x13, 0x90, 0x24, 0xE0, 0x30, 0x30, 0xE0, 0x08, 0x06,
62876 +     0x06, 0x90, 0x0B, 0xE2, 0xCF, 0x54, 0xE0, 0x31, 0x80, 0xF0, 0x20, 0x44, 0x0A, 0x06, 0x90, 0x22,
62877 +     0x31, 0x06, 0x90, 0xE0, 0xE0, 0x0B, 0xE2, 0x30, 0x10, 0x44, 0xCF, 0x54, 0x90, 0x10, 0x80, 0xF0,
62878 +     0x54, 0xE0, 0x31, 0x06, 0x07, 0x80, 0xF0, 0xCF, 0x44, 0xEF, 0x61, 0xAF, 0xAF, 0x61, 0xF5, 0x01,
62879 +     0xE0, 0x30, 0xEF, 0x61, 0x7A, 0xFF, 0x7B, 0x16, 0x12, 0x14, 0x79, 0x20, 0x5B, 0x75, 0xF8, 0x03,
62880 +     0x33, 0x5C, 0x75, 0x02, 0xE0, 0x34, 0x06, 0x90, 0x22, 0xF0, 0x08, 0x44, 0x0C, 0xC2, 0x01, 0x7E,
62881 +     0xE0, 0x26, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x09, 0x04, 0xBD, 0xFD, 0xE0, 0x14, 0x06, 0x90,
62882 +     0xC3, 0xF0, 0x40, 0x44, 0x12, 0x06, 0x90, 0x22, 0x0F, 0x54, 0xC4, 0xE0, 0xE0, 0x0B, 0xE0, 0x30,
62883 +     0x54, 0x13, 0x13, 0x13, 0xF9, 0x02, 0x24, 0x01, 0x06, 0x90, 0x09, 0x80, 0x13, 0x13, 0xE0, 0x12,
62884 +     0x78, 0xF9, 0x01, 0x54, 0xE0, 0x30, 0xE6, 0x89, 0x13, 0xC3, 0xE6, 0x0A, 0x02, 0x24, 0x01, 0x54,
62885 +     0x78, 0x08, 0x80, 0xFC, 0x13, 0x13, 0xE6, 0x89, 0xE9, 0xFC, 0x01, 0x54, 0x0C, 0x60, 0xFD, 0x24,
62886 +     0xE4, 0x1B, 0x70, 0x04, 0x02, 0x64, 0xEC, 0xFE, 0x07, 0x80, 0x6A, 0x70, 0x64, 0xEC, 0x01, 0x7E,
62887 +     0x90, 0x61, 0x70, 0x03, 0x44, 0xE0, 0x14, 0x06, 0x0C, 0xD2, 0xF0, 0x80, 0x6C, 0xE9, 0x56, 0x80,
62888 +     0x83, 0x78, 0x3D, 0x70, 0xE6, 0x08, 0xFA, 0xE6, 0x70, 0x66, 0x86, 0x78, 0x66, 0x18, 0xEA, 0x03,
62889 +     0x0C, 0xD2, 0x16, 0x70, 0xE6, 0x06, 0x80, 0x78, 0x40, 0x07, 0x94, 0xC3, 0x14, 0x06, 0x90, 0x37,
62890 +     0xF0, 0x80, 0x44, 0xE0, 0x2C, 0x80, 0x07, 0x76, 0xFA, 0xE6, 0x83, 0x78, 0x78, 0xD3, 0xE6, 0x08,
62891 +     0x18, 0xEA, 0x96, 0x86, 0x40, 0x00, 0x7F, 0x96, 0xAE, 0x01, 0x7F, 0x02, 0xEC, 0x15, 0x80, 0x07,
62892 +     0x40, 0x02, 0x94, 0xC3, 0x9C, 0x03, 0x74, 0x06, 0x7F, 0x09, 0x80, 0xFE, 0x02, 0x01, 0xB9, 0x00,
62893 +     0x07, 0xAE, 0x01, 0x7F, 0xC4, 0x01, 0x54, 0xEE, 0xC0, 0x54, 0x33, 0x33, 0x14, 0x06, 0x90, 0xFF,
62894 +     0x4F, 0xBF, 0x54, 0xE0, 0x07, 0x0C, 0x30, 0xF0, 0xE0, 0x34, 0x06, 0x90, 0xA2, 0xF0, 0x40, 0x44,
62895 +     0x00, 0x22, 0x22, 0x0C, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
62896 +     0x09, 0x09, 0x2E, 0x21, 0x58, 0x52, 0x09, 0x09, 0x0A, 0x78, 0x25, 0x3A, 0x09, 0x09, 0x09, 0x00,
62897 +     0x64, 0x25, 0x58, 0x54, 0x78, 0x25, 0x00, 0x3A, 0x54, 0x09, 0x00, 0x0A, 0x73, 0x69, 0x44, 0x78,
62898 +     0x41, 0x09, 0x00, 0x0A, 0x2D, 0x6C, 0x69, 0x62, 0x09, 0x00, 0x0A, 0x44, 0x43, 0x2D, 0x53, 0x4C,
62899 +     0x00, 0x0A, 0x6B, 0x68, 0x44, 0x50, 0x09, 0x09, 0x75, 0x61, 0x46, 0x2D, 0x00, 0x0A, 0x74, 0x6C,
62900 +     0x4B, 0x43, 0x41, 0x09, 0x00, 0x0A, 0x44, 0x2D, 0x41, 0x2D, 0x43, 0x09, 0x00, 0x0A, 0x4B, 0x43,
62901 +     0x58, 0x52, 0x09, 0x09, 0x3D, 0x4D, 0x53, 0x46, 0x00, 0x0A, 0x64, 0x25, 0x2D, 0x50, 0x4E, 0x09,
62902 +     0x74, 0x69, 0x61, 0x57, 0x09, 0x09, 0x00, 0x0A, 0x53, 0x46, 0x58, 0x54, 0x64, 0x25, 0x3D, 0x4D,
62903 +     0x41, 0x09, 0x00, 0x0A, 0x0A, 0x73, 0x65, 0x52, 0x2D, 0x09, 0x09, 0x00, 0x30, 0x31, 0x20, 0x3E,
62904 +     0x78, 0x00, 0x30, 0x00, 0x2D, 0x00, 0x73, 0x00, 0x2D, 0x00, 0x44, 0x46, 0x2F, 0x00, 0x44, 0x48,
62905 +     0x53, 0x2F, 0x00, 0x4D, 0x45, 0x45, 0x2F, 0x00, 0x50, 0x2D, 0x00, 0x45, 0x64, 0x25, 0x3A, 0x53,
62906 +     0x01, 0x02, 0x00, 0x0A, 0x02, 0x5B, 0x75, 0xBB, 0x90, 0x33, 0x5C, 0x75, 0x54, 0xE0, 0x0D, 0x06,
62907 +     0x20, 0xAF, 0xF0, 0xEF, 0xF5, 0xFB, 0x54, 0xEF, 0x00, 0x06, 0x90, 0x20, 0xF0, 0xFD, 0x54, 0xE0,
62908 +     0xE0, 0xAD, 0x01, 0x90, 0x11, 0xF0, 0x04, 0x44, 0xF0, 0x07, 0x90, 0xA2, 0xE4, 0xF0, 0x01, 0x74,
62909 +     0x90, 0xF6, 0x80, 0x78, 0xFF, 0xE0, 0x8A, 0x0D, 0xE0, 0x8B, 0x0D, 0x90, 0x07, 0x90, 0xFF, 0x6F,
62910 +     0xE4, 0xFD, 0xE0, 0x0B, 0xEF, 0xF6, 0x7E, 0x78, 0x90, 0xF6, 0x08, 0x6D, 0x61, 0x74, 0x4B, 0x07,
62911 +     0x4C, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0xA8, 0x74, 0x8D, 0x03, 0x12, 0xFF, 0x00, 0x00, 0x90, 0xE4,
62912 +     0x2F, 0x06, 0x90, 0xF0, 0x03, 0x54, 0xC4, 0xE0, 0x21, 0x03, 0xBF, 0xFF, 0xE0, 0x08, 0x06, 0x90,
62913 +     0xA3, 0xFE, 0xE0, 0x54, 0xFF, 0x1F, 0x54, 0xE0, 0x90, 0x0C, 0x44, 0xEE, 0xA3, 0xF0, 0x08, 0x06,
62914 +     0x06, 0x90, 0xF0, 0xEF, 0x02, 0x44, 0xE0, 0x12, 0x01, 0x44, 0xE0, 0xF0, 0x71, 0xE5, 0x22, 0xF0,
62915 +     0x17, 0x75, 0x28, 0x60, 0x9A, 0x18, 0x75, 0x07, 0x75, 0x07, 0x15, 0x75, 0x78, 0xE4, 0x9C, 0x16,
62916 +     0xF6, 0x08, 0xF6, 0x7A, 0xF6, 0x08, 0xF6, 0x08, 0x08, 0xD2, 0xA5, 0x11, 0x54, 0xEF, 0x62, 0xAF,
62917 +     0xAF, 0x62, 0xF5, 0xFD, 0xFE, 0x54, 0xEF, 0x62, 0x20, 0xAF, 0x62, 0xF5, 0x0F, 0x54, 0xC4, 0xEF,
62918 +     0xAF, 0x23, 0xE0, 0x20, 0xE0, 0x20, 0xEF, 0x20, 0xEF, 0x20, 0xAF, 0x1D, 0xE0, 0x20, 0x13, 0xC3,
62919 +     0xEF, 0x20, 0xAF, 0x15, 0x3F, 0x54, 0x13, 0x13, 0x90, 0x0B, 0xE0, 0x20, 0xFF, 0xE0, 0x00, 0x06,
62920 +     0x20, 0x0F, 0x54, 0xC4, 0x2E, 0x7E, 0x12, 0xE0, 0x65, 0xEF, 0x50, 0x7F, 0xEE, 0x03, 0x70, 0x5C,
62921 +     0x04, 0x60, 0x5B, 0x65, 0x5C, 0x8F, 0x5B, 0x8E, 0x62, 0xAF, 0x3A, 0x71, 0xF5, 0xFD, 0x54, 0xEF,
62922 +     0x9E, 0x07, 0x90, 0x62, 0x21, 0xE1, 0x30, 0xE0, 0x20, 0x7A, 0xFF, 0x7B, 0x16, 0x85, 0x02, 0x79,
62923 +     0x83, 0x15, 0x85, 0x82, 0xE0, 0xA3, 0xFC, 0xE0, 0xE5, 0x0C, 0x12, 0xFD, 0x44, 0xEF, 0x62, 0xAF,
62924 +     0x90, 0x62, 0xF5, 0x02, 0x02, 0x74, 0x9E, 0x07, 0x65, 0x60, 0xE5, 0xF0, 0xE5, 0x04, 0x70, 0x5C,
62925 +     0x60, 0x5B, 0x65, 0x5F, 0x5F, 0x5B, 0x85, 0x08, 0xD2, 0x60, 0x5C, 0x85, 0xA9, 0x5F, 0xAA, 0x08,
62926 +     0xFF, 0x02, 0x12, 0x60, 0x62, 0xAF, 0x08, 0xC2, 0xF5, 0xFE, 0x54, 0xEF, 0x9E, 0x07, 0x90, 0x62,
62927 +     0x36, 0xE3, 0x30, 0xE0, 0x20, 0x7A, 0xFF, 0x7B, 0x06, 0x90, 0x0D, 0x79, 0x13, 0xFF, 0xE0, 0x23,
62928 +     0xFD, 0x01, 0x54, 0x13, 0x0C, 0x12, 0x00, 0x7C, 0x7A, 0xFF, 0x7B, 0xE5, 0x85, 0x16, 0x79, 0x20,
62929 +     0x17, 0x85, 0x82, 0x18, 0xA3, 0xFC, 0xE0, 0x83, 0x0C, 0x12, 0xFD, 0xE0, 0xEF, 0x62, 0xAF, 0xE5,
62930 +     0x62, 0xF5, 0x01, 0x44, 0x74, 0x9E, 0x07, 0x90, 0x08, 0x90, 0xF0, 0x08, 0x13, 0x13, 0xE0, 0x54,
62931 +     0x30, 0x1F, 0x54, 0x13, 0x81, 0x78, 0x14, 0xE0, 0x09, 0x0A, 0xB4, 0xE6, 0x44, 0xEF, 0x61, 0xAF,
62932 +     0x80, 0x61, 0xF5, 0x02, 0x06, 0x81, 0x78, 0x16, 0x81, 0x78, 0x11, 0x80, 0xAF, 0x09, 0x70, 0xE6,
62933 +     0xFD, 0x54, 0xEF, 0x61, 0x03, 0x80, 0x61, 0xF5, 0x90, 0x16, 0x81, 0x78, 0x54, 0xE0, 0xA0, 0x07,
62934 +     0xF6, 0x82, 0x78, 0x07, 0x0B, 0x12, 0x7C, 0x7F, 0x78, 0x07, 0x40, 0xB2, 0x01, 0x64, 0xE6, 0x82,
62935 +     0x61, 0xAF, 0x07, 0x60, 0xF5, 0xFB, 0x54, 0xEF, 0x9E, 0x07, 0x90, 0x61, 0x26, 0xE0, 0x30, 0xE0,
62936 +     0xE6, 0x7D, 0x78, 0xD3, 0xE6, 0x18, 0x00, 0x94, 0x0D, 0x40, 0x00, 0x94, 0xB4, 0xE6, 0x82, 0x78,
62937 +     0x61, 0xAF, 0x07, 0x01, 0xF5, 0x04, 0x44, 0xEF, 0x76, 0x7C, 0x78, 0x61, 0xFA, 0x76, 0x08, 0x00,
62938 +     0x74, 0x9E, 0x07, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x08, 0x74, 0x54, 0x7F, 0xE6, 0x82, 0x78,
62939 +     0x02, 0x02, 0xB4, 0x00, 0x54, 0xEF, 0x01, 0x7F, 0x33, 0x33, 0x33, 0x01, 0xAE, 0xFF, 0xF8, 0x54,
62940 +     0xF7, 0x54, 0xEE, 0x61, 0xAF, 0x61, 0xF5, 0x4F, 0x13, 0x13, 0xEF, 0x61, 0xFF, 0x01, 0x54, 0x13,
62941 +     0x13, 0xEE, 0x61, 0xAE, 0x4F, 0x01, 0x54, 0x13, 0xEE, 0x61, 0xAE, 0xFF, 0x01, 0x54, 0x13, 0xC3,
62942 +     0xFF, 0x01, 0x54, 0x4F, 0x54, 0xEE, 0x61, 0xAE, 0x61, 0xF5, 0x4F, 0xFE, 0x30, 0xEF, 0x62, 0xAF,
62943 +     0x06, 0x90, 0x32, 0xE0, 0x13, 0xC3, 0xE0, 0x29, 0x90, 0x29, 0xE0, 0x30, 0x54, 0xE0, 0xFE, 0x07,
62944 +     0x08, 0x90, 0xF0, 0xFD, 0xFE, 0x54, 0xE0, 0x3D, 0x99, 0x07, 0x90, 0xF0, 0xFF, 0x1F, 0x54, 0xE0,
62945 +     0x00, 0x7C, 0x00, 0x7E, 0x02, 0x12, 0x0A, 0x7D, 0x39, 0x24, 0xEF, 0x98, 0xE4, 0xF6, 0x7B, 0x78,
62946 +     0x22, 0xF6, 0x18, 0x3E, 0x0B, 0x12, 0x7A, 0x7F, 0x90, 0x0E, 0x50, 0xB2, 0x44, 0xE0, 0xFE, 0x07,
62947 +     0x08, 0x90, 0xF0, 0x02, 0x01, 0x44, 0xE0, 0x3D, 0x7F, 0x78, 0x22, 0xF0, 0xFF, 0x01, 0x54, 0xE6,
62948 +     0x74, 0x9F, 0xE4, 0xC3, 0x54, 0x00, 0x94, 0x08, 0xE6, 0x18, 0xFC, 0x05, 0x08, 0xFE, 0x13, 0xC3,
62949 +     0xEE, 0xFF, 0x13, 0xE6, 0xEF, 0xF6, 0x18, 0x6C, 0x7B, 0x22, 0xF6, 0x08, 0x79, 0x20, 0x7A, 0xFF,
62950 +     0xF8, 0x03, 0x12, 0x72, 0x30, 0x2E, 0x02, 0x02, 0xFF, 0x7B, 0x34, 0x08, 0x1A, 0x79, 0x20, 0x7A,
62951 +     0x78, 0xF8, 0x03, 0x12, 0x08, 0x34, 0x76, 0x72, 0x06, 0x90, 0xBC, 0x76, 0x13, 0xFF, 0xE0, 0x23,
62952 +     0x13, 0x3F, 0x54, 0x13, 0x0D, 0xD2, 0x0C, 0x92, 0x07, 0x90, 0xDB, 0xD1, 0xF0, 0x03, 0x74, 0x97,
62953 +     0xE0, 0x03, 0x06, 0x90, 0xAF, 0xF0, 0xDF, 0x54, 0xF7, 0x54, 0xEF, 0x20, 0x72, 0x7F, 0x20, 0xF5,
62954 +     0x50, 0xB2, 0x0B, 0x12, 0x23, 0x5B, 0x75, 0x06, 0x22, 0xAC, 0x5C, 0x75, 0x81, 0x02, 0x08, 0x20,
62955 +     0x7A, 0xFF, 0x7B, 0xBF, 0x12, 0x22, 0x79, 0x20, 0x78, 0xE4, 0xF8, 0x03, 0x72, 0x78, 0xF6, 0x87,
62956 +     0x9B, 0x76, 0x08, 0xF6, 0x08, 0x2A, 0x76, 0x08, 0x78, 0x78, 0xC8, 0x76, 0x76, 0x08, 0xFD, 0x76,
62957 +     0xF5, 0x69, 0xF5, 0xE8, 0x76, 0x76, 0x78, 0x6A, 0x6C, 0x76, 0x08, 0x02, 0xF5, 0x01, 0x64, 0x75,
62958 +     0x90, 0x66, 0xF5, 0x65, 0xFF, 0xE0, 0x08, 0x06, 0x18, 0x85, 0xE0, 0xA3, 0x83, 0x17, 0x85, 0x82,
62959 +     0xEF, 0xA3, 0xF0, 0xCF, 0x82, 0x18, 0x85, 0xF0, 0xC0, 0x83, 0x17, 0x85, 0xE0, 0x82, 0xC0, 0x83,
62960 +     0xB0, 0x01, 0x90, 0xFF, 0x54, 0x13, 0xC3, 0xE0, 0xC4, 0xEF, 0xFE, 0x01, 0x54, 0x13, 0x13, 0x13,
62961 +     0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0x7F, 0x33, 0xC4, 0x01, 0x54, 0x80, 0x54, 0x33, 0x33,
62962 +     0xD0, 0x82, 0xD0, 0x4F, 0x18, 0x85, 0xF0, 0x83, 0x83, 0x17, 0x85, 0x82, 0x82, 0xC0, 0x83, 0xC0,
62963 +     0x06, 0x90, 0xFF, 0xE0, 0x13, 0xC4, 0xE0, 0x28, 0xFE, 0x03, 0x54, 0x13, 0xE0, 0xA1, 0x00, 0x90,
62964 +     0x7E, 0x9E, 0xC3, 0xFD, 0x7E, 0x02, 0x50, 0x00, 0x00, 0x7D, 0xED, 0x01, 0x01, 0x7D, 0x02, 0x70,
62965 +     0x90, 0xFE, 0x4D, 0xEE, 0xC3, 0xE0, 0x12, 0x06, 0xFD, 0x01, 0x54, 0x13, 0x4D, 0x01, 0x54, 0xE0,
62966 +     0xC4, 0xEF, 0xFE, 0x5E, 0x54, 0x13, 0x13, 0x13, 0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0x7F,
62967 +     0x33, 0xC4, 0x01, 0x54, 0x80, 0x54, 0x33, 0x33, 0xD0, 0x82, 0xD0, 0x4F, 0x18, 0x85, 0xF0, 0x83,
62968 +     0x83, 0x17, 0x85, 0x82, 0xC4, 0x08, 0x54, 0xE0, 0xAE, 0xFF, 0xF0, 0x54, 0x7F, 0x54, 0xEE, 0x61,
62969 +     0xE4, 0x61, 0xF5, 0x4F, 0xF0, 0x0A, 0x06, 0x90, 0x06, 0x90, 0xF0, 0xA3, 0xFE, 0x54, 0xE0, 0x0D,
62970 +     0xF7, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x06, 0x90, 0xE4, 0xF0, 0xF0, 0xA3, 0xF0, 0x14,
62971 +     0xF0, 0xB7, 0x01, 0x90, 0x07, 0x90, 0xF0, 0xA3, 0x06, 0x90, 0xF0, 0x97, 0xAF, 0xD0, 0xD1, 0x23,
62972 +     0x13, 0xC3, 0xEF, 0x61, 0xAF, 0x0A, 0xE0, 0x20, 0x13, 0x13, 0xEF, 0x61, 0xE0, 0x30, 0x3F, 0x54,
62973 +     0x12, 0x72, 0x7F, 0x27, 0x27, 0x50, 0xB2, 0x0B, 0x02, 0x76, 0x76, 0x78, 0xAF, 0x6C, 0x76, 0x08,
62974 +     0x02, 0x54, 0xEF, 0x61, 0xFF, 0xF0, 0x54, 0xC4, 0x54, 0xEE, 0x61, 0xAE, 0x61, 0xF5, 0x4F, 0xDF,
62975 +     0x75, 0x27, 0x5B, 0x75, 0x07, 0x80, 0xCF, 0x5C, 0x01, 0x76, 0x72, 0x78, 0x90, 0x36, 0x76, 0x08,
62976 +     0x54, 0xE0, 0xA0, 0x07, 0x60, 0x02, 0x64, 0x07, 0x87, 0x78, 0xE4, 0x0A, 0xF5, 0x69, 0xF5, 0xF6,
62977 +     0xAF, 0x4D, 0x80, 0x6A, 0x13, 0xC3, 0xEF, 0x62, 0x85, 0x45, 0xE0, 0x30, 0x15, 0x85, 0x82, 0x16,
62978 +     0x40, 0x54, 0xE0, 0x83, 0xEE, 0x69, 0xAE, 0xFF, 0xF5, 0x4F, 0xBF, 0x54, 0x82, 0x16, 0x85, 0x69,
62979 +     0xE0, 0x83, 0x15, 0x85, 0xB5, 0xE0, 0xA3, 0xFE, 0xB5, 0xEE, 0x15, 0x6A, 0x87, 0x78, 0x11, 0x69,
62980 +     0x94, 0xC3, 0xE6, 0x06, 0x75, 0x19, 0x40, 0x02, 0x5C, 0x75, 0x28, 0x5B, 0x85, 0x11, 0x80, 0x8D,
62981 +     0x15, 0x85, 0x82, 0x16, 0x69, 0xF5, 0xE0, 0x83, 0x6A, 0xF5, 0xE0, 0xA3, 0xF6, 0x87, 0x78, 0xE4,
62982 +     0xE0, 0x27, 0x06, 0x90, 0xA1, 0x02, 0xE0, 0x20, 0x12, 0x74, 0x7F, 0xEC, 0x09, 0x40, 0xB2, 0x0B,
62983 +     0x0B, 0x12, 0x76, 0x7F, 0xA1, 0x02, 0x40, 0xB2, 0xEF, 0x62, 0xAF, 0xFF, 0xA1, 0x02, 0xE0, 0x20,
62984 +     0xEF, 0x61, 0xAF, 0xFF, 0x78, 0x78, 0xE0, 0x20, 0x46, 0x18, 0xE6, 0x75, 0x06, 0x90, 0x34, 0x70,
62985 +     0x13, 0xFF, 0xE0, 0x23, 0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x07, 0xE0, 0x08, 0x44, 0xE0, 0x35,
62986 +     0xC2, 0x0C, 0xC2, 0xF0, 0x78, 0xDB, 0xD1, 0x0D, 0x07, 0x54, 0xE6, 0x7E, 0x25, 0xE6, 0x08, 0xFE,
62987 +     0x33, 0xEE, 0xFF, 0xE0, 0xC8, 0x24, 0xEF, 0xFE, 0xEE, 0xF6, 0x75, 0x78, 0xF6, 0x18, 0x2A, 0x34,
62988 +     0x7F, 0x78, 0x21, 0x80, 0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFD,
62989 +     0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x35, 0x06, 0x7F, 0x78, 0xF0, 0x08,
62990 +     0x78, 0xD6, 0xD1, 0xE6, 0x08, 0x02, 0x76, 0x76, 0x13, 0x80, 0x6C, 0x76, 0x02, 0x76, 0x76, 0x78,
62991 +     0x78, 0x6C, 0x76, 0x08, 0x08, 0x2A, 0x76, 0x74, 0x06, 0x90, 0xC8, 0x76, 0x90, 0xD0, 0xD1, 0x27,
62992 +     0xC3, 0xE0, 0x29, 0x06, 0x02, 0xE0, 0x20, 0x13, 0x66, 0xE5, 0x91, 0xC1, 0x04, 0x37, 0x60, 0x14,
62993 +     0x61, 0xAF, 0x79, 0x70, 0x09, 0xE0, 0x30, 0xEF, 0xFD, 0x76, 0x78, 0x78, 0x80, 0xE8, 0x76, 0x08,
62994 +     0x12, 0x78, 0x7F, 0x25, 0x1E, 0x50, 0xB2, 0x0B, 0x30, 0xEF, 0x62, 0xAF, 0x78, 0x78, 0x18, 0xE0,
62995 +     0x76, 0x08, 0x19, 0x76, 0x01, 0x0D, 0x90, 0x00, 0xF0, 0x20, 0x44, 0xE0, 0xE0, 0x21, 0x0D, 0x90,
62996 +     0x75, 0xF0, 0x20, 0x44, 0x61, 0xAF, 0x01, 0x66, 0x1A, 0xE0, 0x30, 0xEF, 0xFD, 0x76, 0x78, 0x78,
62997 +     0x90, 0xE8, 0x76, 0x08, 0x54, 0xE0, 0x01, 0x0D, 0x0D, 0x90, 0xF0, 0xDF, 0xDF, 0x54, 0xE0, 0x21,
62998 +     0x66, 0xF5, 0xE4, 0xF0, 0x78, 0x7F, 0x25, 0x80, 0x50, 0xB2, 0x0B, 0x12, 0xEF, 0x62, 0xAF, 0x1E,
62999 +     0x78, 0x18, 0xE0, 0x30, 0x08, 0x02, 0x76, 0x78, 0x0D, 0x90, 0x80, 0x76, 0xDF, 0x54, 0xE0, 0x01,
63000 +     0x21, 0x0D, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0xAF, 0x02, 0x66, 0x75, 0xE0, 0x30, 0xEF, 0x61,
63001 +     0x76, 0x78, 0x78, 0x19, 0xE8, 0x76, 0x08, 0xFD, 0xE0, 0x01, 0x0D, 0x90, 0x90, 0xF0, 0xDF, 0x54,
63002 +     0x54, 0xE0, 0x21, 0x0D, 0xF5, 0xE4, 0xF0, 0xDF, 0x78, 0x7F, 0x22, 0x66, 0x50, 0xB2, 0x0B, 0x12,
63003 +     0xEF, 0x62, 0xAF, 0x1E, 0x78, 0x18, 0xE0, 0x30, 0x08, 0x19, 0x76, 0x78, 0x0D, 0x90, 0x00, 0x76,
63004 +     0x20, 0x44, 0xE0, 0x01, 0x21, 0x0D, 0x90, 0xF0, 0xF0, 0x20, 0x44, 0xE0, 0x22, 0x01, 0x66, 0x75,
63005 +     0x13, 0x13, 0xFF, 0xE0, 0x92, 0x13, 0x3F, 0x54, 0x90, 0x0D, 0xC2, 0x0C, 0x30, 0xE0, 0x27, 0x06,
63006 +     0x0C, 0x30, 0x03, 0xE0, 0x27, 0x06, 0x90, 0x1A, 0x69, 0xE0, 0x20, 0xE0, 0xE0, 0x26, 0x06, 0x90,
63007 +     0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x02, 0xF9, 0xD8, 0x13, 0xCE, 0xC2, 0x56, 0xE0, 0x20,
63008 +     0xE4, 0x0D, 0xA2, 0x0C, 0xF0, 0x54, 0xC4, 0x33, 0x90, 0xFF, 0x0F, 0x44, 0xC4, 0xE0, 0x01, 0x0D,
63009 +     0xC4, 0x01, 0x54, 0x13, 0x4F, 0xE0, 0x54, 0x33, 0x21, 0x0D, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
63010 +     0x54, 0x33, 0xC4, 0x01, 0xF0, 0x10, 0x44, 0xE0, 0xE0, 0x00, 0x0D, 0x90, 0x90, 0xF0, 0x9F, 0x54,
63011 +     0x54, 0xE0, 0x20, 0x0D, 0xF0, 0x20, 0x44, 0x9F, 0x74, 0x0C, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x15,
63012 +     0xF0, 0x12, 0x74, 0x2C, 0x74, 0xF1, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0xB1, 0x74, 0xF2,
63013 +     0x80, 0xA2, 0x00, 0x90, 0xA2, 0x0C, 0xD2, 0x54, 0xC4, 0x33, 0xE4, 0x0D, 0x0F, 0x44, 0xF0, 0x54,
63014 +     0x21, 0x0D, 0x90, 0xFF, 0x54, 0x13, 0xC4, 0xE0, 0x54, 0x33, 0xC4, 0x01, 0x90, 0xF0, 0x4F, 0xE0,
63015 +     0xC4, 0xE0, 0x01, 0x0D, 0xC4, 0x01, 0x54, 0x13, 0x44, 0xE0, 0x54, 0x33, 0x0D, 0x90, 0xF0, 0x10,
63016 +     0x9F, 0x54, 0xE0, 0x00, 0x90, 0xF0, 0x20, 0x44, 0x54, 0xE0, 0x20, 0x0D, 0x0D, 0x90, 0xF0, 0x9F,
63017 +     0xF0, 0x12, 0x74, 0x0C, 0x74, 0x2C, 0x0D, 0x90, 0x07, 0x90, 0xF0, 0x15, 0xF0, 0xB1, 0x74, 0xF1,
63018 +     0x74, 0xF2, 0x07, 0x90, 0x00, 0x90, 0xF0, 0xE4, 0x08, 0x90, 0xE0, 0xA3, 0x0C, 0xA2, 0xF0, 0x3E,
63019 +     0x01, 0x54, 0x33, 0xE4, 0x25, 0xE0, 0x25, 0xFC, 0x06, 0x90, 0xFE, 0xE0, 0xFB, 0x54, 0xE0, 0x23,
63020 +     0x33, 0xEC, 0xF0, 0x4E, 0xF8, 0x54, 0x33, 0x33, 0xF7, 0x54, 0xE0, 0xFF, 0x30, 0x22, 0xF0, 0x4F,
63021 +     0xFF, 0x7B, 0x2E, 0x08, 0x2B, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0x44, 0xE0, 0x97, 0x07,
63022 +     0x06, 0x90, 0xF0, 0x01, 0x13, 0xFF, 0xE0, 0x23, 0x13, 0x3F, 0x54, 0x13, 0x0D, 0xD2, 0x0C, 0x92,
63023 +     0x72, 0x78, 0xDB, 0xD1, 0x76, 0x08, 0x1D, 0x76, 0x76, 0x78, 0x78, 0x4C, 0xF4, 0x76, 0x08, 0x01,
63024 +     0xC4, 0xEF, 0x61, 0xAF, 0x30, 0x07, 0x54, 0x13, 0x61, 0xAF, 0x0C, 0xE0, 0x33, 0x02, 0x54, 0xEF,
63025 +     0xF8, 0x54, 0x33, 0x33, 0x07, 0x90, 0x1D, 0x80, 0x07, 0x54, 0xE0, 0xA0, 0x04, 0x03, 0xBF, 0xFF,
63026 +     0x02, 0x80, 0x01, 0x7F, 0x61, 0xAE, 0x00, 0x7F, 0x54, 0x13, 0x13, 0xEE, 0x01, 0x54, 0x4F, 0x01,
63027 +     0xFF, 0xF0, 0x54, 0xC4, 0x54, 0xEE, 0x61, 0xAE, 0x61, 0xF5, 0x4F, 0xEF, 0x0B, 0x12, 0x72, 0x7F,
63028 +     0xAF, 0x1B, 0x50, 0xB2, 0x13, 0xC4, 0xEF, 0x61, 0x06, 0x90, 0x07, 0x54, 0x05, 0xE0, 0x20, 0x0B,
63029 +     0x80, 0xF0, 0x21, 0x74, 0xF0, 0x81, 0x74, 0x03, 0x75, 0x23, 0x5B, 0x75, 0x61, 0xAF, 0x5B, 0x5C,
63030 +     0x0F, 0x54, 0xC4, 0xEF, 0x7F, 0x1E, 0xE0, 0x20, 0xB2, 0x0B, 0x12, 0x78, 0xFF, 0x7B, 0x1E, 0x50,
63031 +     0x34, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0x44, 0xE0, 0x0D, 0x06, 0x5B, 0x75, 0xF0, 0x10,
63032 +     0xAC, 0x5C, 0x75, 0x23, 0x76, 0x78, 0x78, 0x22, 0xF4, 0x76, 0x08, 0x01, 0x25, 0x08, 0x30, 0x22,
63033 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x40, 0x79, 0x0D, 0x06, 0x90, 0xF8, 0xF0, 0x01, 0x44, 0xE0,
63034 +     0x85, 0x82, 0x18, 0x85, 0x44, 0xE0, 0x83, 0x17, 0x69, 0xAF, 0xF0, 0x40, 0xF5, 0x40, 0x44, 0xEF,
63035 +     0x87, 0x78, 0xE4, 0x69, 0xA0, 0x07, 0x90, 0xF6, 0x64, 0x07, 0x54, 0xE0, 0x75, 0x06, 0x60, 0x02,
63036 +     0x5C, 0x75, 0x02, 0x5B, 0xEF, 0x62, 0xAF, 0x33, 0xE0, 0x30, 0x13, 0xC3, 0x82, 0x16, 0x85, 0x4C,
63037 +     0xE0, 0x83, 0x15, 0x85, 0xB5, 0xE0, 0xA3, 0xFE, 0xB5, 0xEE, 0x14, 0x6A, 0x87, 0x78, 0x10, 0x69,
63038 +     0x94, 0xD3, 0xE6, 0x06, 0x75, 0x32, 0x40, 0x02, 0x5C, 0x75, 0x29, 0x5B, 0x78, 0xE4, 0x22, 0x1A,
63039 +     0x69, 0xAF, 0xF6, 0x87, 0xF5, 0xBF, 0x54, 0xEF, 0x82, 0x16, 0x85, 0x69, 0xE0, 0x83, 0x15, 0x85,
63040 +     0x65, 0xE0, 0xA3, 0xFE, 0xEE, 0x03, 0x70, 0x6A, 0x06, 0x60, 0x69, 0x65, 0x75, 0x02, 0x5B, 0x75,
63041 +     0x69, 0xAF, 0x33, 0x5C, 0xF5, 0x40, 0x44, 0xEF, 0x08, 0x20, 0x22, 0x69, 0x7B, 0x7F, 0x41, 0x02,
63042 +     0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x48, 0x07, 0x76, 0x88, 0x78, 0xFC, 0x24, 0x65, 0xE5,
63043 +     0xFE, 0x24, 0x0B, 0x60, 0x60, 0x14, 0x07, 0x60, 0x70, 0x06, 0x24, 0x07, 0x07, 0x65, 0x75, 0x33,
63044 +     0xC4, 0xEF, 0x69, 0xAF, 0x30, 0x07, 0x54, 0x13, 0x69, 0xAE, 0x28, 0xE0, 0x54, 0xEE, 0x6A, 0xAF,
63045 +     0x64, 0xEF, 0xFE, 0x07, 0x05, 0x70, 0x4E, 0x08, 0x80, 0x02, 0x65, 0x75, 0xAF, 0x69, 0xAE, 0x15,
63046 +     0x07, 0x54, 0xEE, 0x6A, 0x0A, 0x64, 0xEF, 0xFE, 0x75, 0x07, 0x70, 0x4E, 0x02, 0x80, 0x05, 0x65,
63047 +     0x65, 0xE5, 0x65, 0x05, 0x3D, 0x60, 0xFD, 0x24, 0x24, 0x7D, 0x60, 0x14, 0x41, 0x02, 0x70, 0xFE,
63048 +     0x60, 0x05, 0x24, 0x07, 0x90, 0x11, 0x41, 0x02, 0x69, 0xE5, 0x0A, 0x06, 0x6A, 0xE5, 0xA3, 0xF0,
63049 +     0xEF, 0x69, 0xAF, 0xF0, 0x13, 0xC3, 0x20, 0x54, 0x03, 0x06, 0x90, 0xFF, 0x4F, 0xEF, 0x54, 0xE0,
63050 +     0x0A, 0x06, 0x90, 0xF0, 0xC4, 0x80, 0x54, 0xE0, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x0D, 0x06,
63051 +     0x80, 0xF0, 0x4F, 0xF7, 0xA6, 0x89, 0x78, 0x5C, 0x28, 0x06, 0x90, 0x6A, 0x13, 0x13, 0xC4, 0xE0,
63052 +     0x90, 0xFF, 0x03, 0x54, 0xFE, 0xE0, 0xA1, 0x00, 0x00, 0x7F, 0x9F, 0xC3, 0x01, 0x7F, 0x02, 0x50,
63053 +     0x70, 0x00, 0x7E, 0xEE, 0xEF, 0x01, 0x7E, 0x02, 0x78, 0x36, 0x60, 0x4E, 0x08, 0x54, 0xE6, 0x89,
63054 +     0x14, 0x06, 0x90, 0xFF, 0x4F, 0xF7, 0x54, 0xE0, 0x10, 0x54, 0xE6, 0xF0, 0x3F, 0x54, 0x13, 0x13,
63055 +     0xFB, 0x54, 0xE0, 0xFF, 0x19, 0x80, 0xF0, 0x4F, 0x6A, 0xAF, 0x69, 0xAE, 0x78, 0x07, 0x54, 0xEE,
63056 +     0x08, 0xEF, 0xF6, 0x85, 0x90, 0x0A, 0x80, 0xF6, 0x69, 0xE5, 0xB7, 0x01, 0x6A, 0xE5, 0xA3, 0xF0,
63057 +     0x64, 0x65, 0xE5, 0xF0, 0x90, 0x11, 0x60, 0x01, 0x69, 0xE5, 0x10, 0x06, 0x6A, 0xE5, 0xA3, 0xF0,
63058 +     0x34, 0x06, 0x90, 0xF0, 0xF0, 0x20, 0x44, 0xE0, 0x20, 0x7A, 0xFF, 0x7B, 0x65, 0xAF, 0x50, 0x79,
63059 +     0x00, 0x7C, 0xFD, 0xEF, 0x90, 0xE5, 0x0C, 0x12, 0x44, 0xE0, 0x0D, 0x06, 0x69, 0xAF, 0xF0, 0x02,
63060 +     0x33, 0x08, 0x54, 0xEF, 0xF8, 0x54, 0x33, 0x33, 0xEE, 0x61, 0xAE, 0xFF, 0xF5, 0x4F, 0xBF, 0x54,
63061 +     0xEF, 0x61, 0xAF, 0x61, 0x13, 0x13, 0x13, 0xC4, 0x00, 0x7F, 0x01, 0x54, 0x7F, 0x02, 0xE0, 0x20,
63062 +     0x01, 0x54, 0xEF, 0x01, 0x33, 0x33, 0x33, 0xC4, 0xAE, 0xFF, 0x80, 0x54, 0x7F, 0x54, 0xEE, 0x61,
63063 +     0xE5, 0x61, 0xF5, 0x4F, 0x07, 0x01, 0xB4, 0x64, 0xE0, 0x08, 0x06, 0x90, 0xAF, 0xF0, 0xDF, 0x54,
63064 +     0xE0, 0x30, 0xEF, 0x62, 0xE6, 0x88, 0x78, 0x09, 0x40, 0x00, 0x94, 0xD3, 0x88, 0x78, 0x16, 0x01,
63065 +     0x90, 0x3E, 0x70, 0xE6, 0x13, 0xE0, 0x0D, 0x06, 0x30, 0x3F, 0x54, 0x13, 0x13, 0xE0, 0x2D, 0xE0,
63066 +     0x1F, 0x54, 0x13, 0x13, 0x85, 0x24, 0xE0, 0x30, 0x17, 0x85, 0x82, 0x18, 0x13, 0xC4, 0xE0, 0x83,
63067 +     0x01, 0x54, 0x13, 0x13, 0x90, 0x0D, 0xE0, 0x20, 0xC4, 0xE0, 0x10, 0x06, 0x54, 0x13, 0x13, 0x13,
63068 +     0x07, 0xE0, 0x30, 0x01, 0x75, 0x2A, 0x5B, 0x75, 0x75, 0x22, 0xD2, 0x5C, 0x5C, 0x75, 0x23, 0x5B,
63069 +     0x07, 0x90, 0x22, 0x5B, 0x07, 0x54, 0xE0, 0xA0, 0x06, 0x60, 0x02, 0x64, 0x75, 0x02, 0x5B, 0x75,
63070 +     0x08, 0x20, 0x33, 0x5C, 0x7B, 0x91, 0x81, 0x02, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x5C,
63071 +     0xF6, 0x87, 0x78, 0xE4, 0x6A, 0xF5, 0x69, 0xF5, 0xFC, 0x24, 0x64, 0xE5, 0xFE, 0x24, 0x64, 0x60,
63072 +     0x70, 0x14, 0x7C, 0x60, 0x14, 0x97, 0x61, 0x02, 0x97, 0x61, 0x02, 0x70, 0x02, 0x60, 0x07, 0x24,
63073 +     0x06, 0x90, 0x95, 0x61, 0x13, 0xC4, 0xE0, 0x28, 0xFF, 0x03, 0x54, 0x13, 0xE0, 0xA1, 0x00, 0x90,
63074 +     0x7F, 0x9F, 0xC3, 0xFE, 0x7F, 0x02, 0x50, 0x00, 0x00, 0x7E, 0xEE, 0x01, 0x01, 0x7E, 0x02, 0x70,
63075 +     0x90, 0xFF, 0x4E, 0xEF, 0xC3, 0xE0, 0x12, 0x06, 0xFE, 0x01, 0x54, 0x13, 0x4E, 0x01, 0x54, 0xE0,
63076 +     0x75, 0x05, 0x60, 0x5F, 0x4F, 0x80, 0x02, 0x64, 0xE0, 0xB0, 0x01, 0x90, 0xE0, 0x30, 0x13, 0xC3,
63077 +     0x90, 0x15, 0x80, 0x02, 0xC4, 0xE0, 0x08, 0x06, 0x54, 0x13, 0x13, 0x13, 0x30, 0xE0, 0x20, 0x01,
63078 +     0x01, 0x90, 0x29, 0x80, 0x05, 0x60, 0xE0, 0xB0, 0x80, 0x05, 0x64, 0x75, 0x08, 0x06, 0x90, 0x2A,
63079 +     0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54, 0x13, 0x0F, 0x80, 0x02, 0xE0, 0x06, 0x90, 0x12, 0x80,
63080 +     0x13, 0xC4, 0xE0, 0x08, 0x01, 0x54, 0x13, 0x13, 0x75, 0x05, 0xE0, 0x20, 0x07, 0x80, 0x08, 0x64,
63081 +     0x80, 0x07, 0x64, 0x75, 0xE5, 0x64, 0x05, 0x02, 0x60, 0xFD, 0x24, 0x64, 0x02, 0x70, 0x14, 0x3F,
63082 +     0x60, 0x14, 0x37, 0x81, 0x02, 0x70, 0x14, 0x14, 0xFE, 0x24, 0x69, 0x81, 0x06, 0x24, 0x18, 0x60,
63083 +     0x82, 0x81, 0x02, 0x60, 0x80, 0x08, 0x6D, 0x75, 0x0A, 0x6D, 0x75, 0x03, 0xAF, 0x6C, 0xF5, 0xE4,
63084 +     0x80, 0x44, 0xEF, 0x6C, 0x6D, 0x75, 0x0B, 0x80, 0x6C, 0xF5, 0xE4, 0x01, 0x54, 0xEF, 0x6C, 0xAF,
63085 +     0xAF, 0x6C, 0xF5, 0x7F, 0x20, 0x44, 0xEF, 0x6C, 0x82, 0x81, 0x6C, 0xF5, 0xF5, 0x6C, 0xF5, 0xE4,
63086 +     0x12, 0x06, 0x90, 0x6D, 0xC4, 0x10, 0x54, 0xE0, 0xAE, 0xFF, 0x0F, 0x54, 0xFE, 0x54, 0xEE, 0x6D,
63087 +     0xE0, 0x6D, 0xF5, 0x4F, 0x13, 0x13, 0x08, 0x54, 0xAE, 0xFF, 0x3F, 0x54, 0xFD, 0x54, 0xEE, 0x6D,
63088 +     0xE0, 0x6D, 0xF5, 0x4F, 0xAE, 0xFF, 0x04, 0x54, 0xFB, 0x54, 0xEE, 0x6D, 0xE0, 0x6D, 0xF5, 0x4F,
63089 +     0xE0, 0x25, 0x02, 0x54, 0xAE, 0xFF, 0xE0, 0x25, 0xF7, 0x54, 0xEE, 0x6D, 0xE0, 0x6D, 0xF5, 0x4F,
63090 +     0x54, 0xC4, 0x01, 0x54, 0x6D, 0xAE, 0xFF, 0xF0, 0x4F, 0xEF, 0x54, 0xEE, 0x6C, 0xAF, 0x6D, 0xF5,
63091 +     0xF5, 0x80, 0x44, 0xEF, 0x78, 0x4B, 0x80, 0x6C, 0x07, 0x54, 0xE6, 0x7E, 0x08, 0xF7, 0x83, 0x79,
63092 +     0x78, 0xF7, 0x09, 0xE6, 0x6C, 0xF5, 0xE6, 0x83, 0x6D, 0xF5, 0xE6, 0x08, 0xE0, 0xB0, 0x01, 0x90,
63093 +     0x02, 0x60, 0x00, 0x7F, 0x06, 0x90, 0x01, 0x7F, 0x13, 0xC4, 0xE0, 0x08, 0x01, 0x54, 0x13, 0x13,
63094 +     0xC4, 0x01, 0x54, 0x4F, 0x80, 0x33, 0x33, 0x33, 0xAF, 0x01, 0x90, 0x0E, 0xA3, 0x6C, 0xF5, 0xE0,
63095 +     0x90, 0x6D, 0xF5, 0xE0, 0x54, 0xE0, 0x08, 0x06, 0x6C, 0xAE, 0xFF, 0x80, 0x4F, 0x7F, 0x54, 0xEE,
63096 +     0xFF, 0x7B, 0x6C, 0xF5, 0x66, 0x79, 0x20, 0x7A, 0xFD, 0xEF, 0x64, 0xAF, 0x0C, 0x12, 0x00, 0x7C,
63097 +     0x64, 0x64, 0xE5, 0xE5, 0xAF, 0x45, 0x70, 0x07, 0x13, 0x13, 0xEF, 0x20, 0x30, 0x1F, 0x54, 0x13,
63098 +     0x06, 0x90, 0x5B, 0xE0, 0x6C, 0xF5, 0xE0, 0x0E, 0x6D, 0xF5, 0xE0, 0xA3, 0x54, 0xEF, 0x61, 0xAF,
63099 +     0x0F, 0x54, 0xC4, 0x80, 0xEE, 0x6C, 0xAE, 0xFF, 0xF5, 0x4F, 0xF7, 0x54, 0x82, 0x18, 0x85, 0x6C,
63100 +     0xE5, 0x83, 0x17, 0x85, 0xE5, 0xA3, 0xF0, 0x6C, 0x06, 0x90, 0xF0, 0x6D, 0x13, 0xC4, 0xE0, 0x0E,
63101 +     0x01, 0x54, 0x13, 0x13, 0x75, 0x26, 0xE0, 0x20, 0x21, 0x80, 0x08, 0x64, 0xAF, 0x1E, 0x08, 0x30,
63102 +     0x80, 0x54, 0xEF, 0x61, 0xFF, 0x0F, 0x54, 0xC4, 0x54, 0xEE, 0x6C, 0xAE, 0x6C, 0xF5, 0x4F, 0xF7,
63103 +     0x85, 0x82, 0x18, 0x85, 0x6C, 0xE5, 0x83, 0x17, 0x6D, 0xE5, 0xA3, 0xF0, 0xEF, 0x62, 0xAF, 0xF0,
63104 +     0xE0, 0x30, 0x13, 0xC3, 0x82, 0x16, 0x85, 0x75, 0xE0, 0x83, 0x15, 0x85, 0xE0, 0xF0, 0xBF, 0x54,
63105 +     0x65, 0xE0, 0xA3, 0xFE, 0xEE, 0x03, 0x70, 0x6A, 0x4D, 0x70, 0x69, 0x65, 0xE6, 0x06, 0x87, 0x78,
63106 +     0x40, 0x02, 0x94, 0xC3, 0x85, 0x02, 0x76, 0x55, 0x15, 0x85, 0x82, 0x16, 0x13, 0x13, 0xE0, 0x83,
63107 +     0xFF, 0x01, 0x54, 0x13, 0xC4, 0xEE, 0x61, 0xAE, 0x01, 0x54, 0x13, 0x13, 0xE5, 0x3B, 0x60, 0x6F,
63108 +     0x0B, 0x07, 0xB4, 0x64, 0x13, 0xEF, 0x20, 0xAF, 0x1F, 0x54, 0x13, 0x13, 0x75, 0x2B, 0xE0, 0x30,
63109 +     0x5C, 0x75, 0x28, 0x5B, 0xB4, 0x64, 0xE5, 0x8D, 0x20, 0xAF, 0x20, 0x07, 0xF5, 0xF7, 0x54, 0xEF,
63110 +     0x34, 0x06, 0x90, 0x20, 0xF0, 0x10, 0x44, 0xE0, 0x82, 0x16, 0x85, 0x22, 0xE0, 0x83, 0x15, 0x85,
63111 +     0xE0, 0xA3, 0x69, 0xF5, 0x78, 0xE4, 0x6A, 0xF5, 0x90, 0x22, 0xF6, 0x87, 0x44, 0xE0, 0x03, 0x06,
63112 +     0x06, 0x90, 0xF0, 0x20, 0x04, 0x44, 0xE0, 0x34, 0x7A, 0xFF, 0x7B, 0xF0, 0x12, 0x79, 0x79, 0x20,
63113 +     0x78, 0xE4, 0xF8, 0x03, 0x06, 0x90, 0xF6, 0x87, 0x03, 0x54, 0xE0, 0x31, 0xE6, 0x87, 0x78, 0xFF,
63114 +     0x0E, 0x50, 0x9F, 0xC3, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x81, 0x79, 0x06, 0x87, 0x78, 0xF8,
63115 +     0x06, 0x90, 0xE4, 0x80, 0x13, 0xC4, 0xE0, 0x31, 0xFF, 0x03, 0x54, 0x13, 0x7B, 0x09, 0x01, 0xBF,
63116 +     0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x83, 0xE0, 0x31, 0x06, 0x90, 0x54, 0x13, 0x13, 0xC4,
63117 +     0x03, 0xBF, 0xFF, 0x03, 0x7A, 0xFF, 0x7B, 0x09, 0x12, 0x85, 0x79, 0x20, 0x06, 0x90, 0xF8, 0x03,
63118 +     0x13, 0xFF, 0xE0, 0x31, 0x1F, 0x54, 0x13, 0x13, 0xE0, 0x30, 0xFF, 0x7B, 0x79, 0x20, 0x7A, 0x06,
63119 +     0x7A, 0x04, 0x80, 0x87, 0x12, 0x8B, 0x79, 0x20, 0x06, 0x90, 0xF8, 0x03, 0x03, 0x54, 0xE0, 0x31,
63120 +     0x1C, 0x02, 0xBF, 0xFF, 0xE0, 0x14, 0x06, 0x90, 0x13, 0x13, 0xC4, 0xFF, 0xFF, 0x7B, 0x03, 0x54,
63121 +     0x7A, 0x06, 0xE0, 0x30, 0x80, 0x8F, 0x79, 0x20, 0x79, 0x20, 0x7A, 0x04, 0xF8, 0x03, 0x12, 0x92,
63122 +     0xE0, 0x31, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x09, 0xE0, 0x30, 0x3F, 0x20, 0x7A, 0xFF, 0x7B,
63123 +     0x03, 0x12, 0x95, 0x79, 0x7A, 0xFF, 0x7B, 0xF8, 0x90, 0x9A, 0x79, 0x20, 0xFF, 0xE0, 0x31, 0x06,
63124 +     0xFD, 0x03, 0x54, 0xC4, 0x0C, 0x12, 0x00, 0x7C, 0x2E, 0x5B, 0x75, 0xE5, 0x22, 0x50, 0x5C, 0x75,
63125 +     0xE0, 0x14, 0x06, 0x90, 0x90, 0xF0, 0x7F, 0x54, 0x54, 0xE0, 0xAD, 0x01, 0x5D, 0x75, 0xF0, 0xFB,
63126 +     0xC5, 0x5E, 0x75, 0x01, 0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
63127 +     0x30, 0x30, 0x31, 0x09, 0x65, 0x73, 0x61, 0x62, 0x20, 0x31, 0x54, 0x2D, 0x00, 0x0A, 0x53, 0x4E,
63128 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x02, 0x00, 0x79, 0x00, 0x00, 0x22, 0xF8, 0x00, 0x00, 0x00, 0x00,
63129 +     0x50, 0x53, 0x41, 0x09, 0x09, 0x64, 0x25, 0x3A, 0x43, 0x47, 0x41, 0x00, 0x09, 0x64, 0x25, 0x3A,
63130 +     0x25, 0x3A, 0x4D, 0x00, 0x48, 0x00, 0x09, 0x64, 0x0A, 0x64, 0x25, 0x3A, 0x62, 0x41, 0x09, 0x00,
63131 +     0x0A, 0x74, 0x73, 0x69, 0x61, 0x57, 0x09, 0x00, 0x00, 0x0A, 0x74, 0x69, 0x69, 0x78, 0x45, 0x09,
63132 +     0x09, 0x00, 0x0A, 0x74, 0x30, 0x31, 0x43, 0x44, 0x44, 0x09, 0x00, 0x0A, 0x30, 0x30, 0x31, 0x43,
63133 +     0x09, 0x00, 0x0A, 0x30, 0x0A, 0x4E, 0x43, 0x49, 0x48, 0x54, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x44,
63134 +     0x0A, 0x43, 0x47, 0x41, 0x3A, 0x50, 0x09, 0x00, 0x0A, 0x64, 0x25, 0x20, 0x58, 0x45, 0x09, 0x00,
63135 +     0x09, 0x00, 0x0A, 0x43, 0x20, 0x43, 0x44, 0x41, 0x0A, 0x52, 0x45, 0x42, 0x08, 0x03, 0x01, 0x00,
63136 +     0x08, 0x09, 0x0A, 0x09, 0xF8, 0xFD, 0x00, 0x03, 0xF8, 0xF7, 0xF6, 0xF7, 0x62, 0x00, 0x00, 0xFD,
63137 +     0xED, 0x00, 0xB5, 0x00, 0xED, 0x00, 0x00, 0x01, 0x62, 0x00, 0xB5, 0x00, 0x9E, 0xFF, 0x00, 0x00,
63138 +     0x13, 0xFF, 0x4B, 0xFF, 0x13, 0xFF, 0x00, 0xFF, 0x9E, 0xFF, 0x4B, 0xFF, 0x00, 0x00, 0x00, 0x00,
63139 +     0x8B, 0x0C, 0x47, 0x06, 0xF8, 0x18, 0xC8, 0x12, 0x28, 0x25, 0x19, 0x1F, 0xFB, 0x30, 0x1F, 0x2B,
63140 +     0x56, 0x3C, 0xBA, 0x36, 0x1C, 0x47, 0xCE, 0x41, 0x33, 0x51, 0x3F, 0x4C, 0x82, 0x5A, 0xF5, 0x55,
63141 +     0xF2, 0x62, 0xD7, 0x5E, 0x6D, 0x6A, 0xCF, 0x66, 0xE2, 0x70, 0xCA, 0x6D, 0x41, 0x76, 0xB5, 0x73,
63142 +     0x7D, 0x7A, 0x84, 0x78, 0x8A, 0x7D, 0x29, 0x7C, 0x62, 0x7F, 0x9D, 0x7E, 0xFF, 0x7F, 0xD8, 0x7F,
63143 +     0x30, 0x10, 0x20, 0x00, 0x38, 0x18, 0x28, 0x08, 0x34, 0x14, 0x24, 0x04, 0x3C, 0x1C, 0x2C, 0x0C,
63144 +     0x32, 0x12, 0x22, 0x02, 0x3A, 0x1A, 0x2A, 0x0A, 0x36, 0x16, 0x26, 0x06, 0x3E, 0x1E, 0x2E, 0x0E,
63145 +     0x31, 0x11, 0x21, 0x01, 0x39, 0x19, 0x29, 0x09, 0x35, 0x15, 0x25, 0x05, 0x3D, 0x1D, 0x2D, 0x0D,
63146 +     0x33, 0x13, 0x23, 0x03, 0x3B, 0x1B, 0x2B, 0x0B, 0x37, 0x17, 0x27, 0x07, 0x3F, 0x1F, 0x2F, 0x0F,
63147 +     0x51, 0xA9, 0x50, 0xA8, 0x53, 0xAB, 0x52, 0xAA, 0xA4, 0xF0, 0x8F, 0xE8, 0xA4, 0xF0, 0x8B, 0xCC,
63148 +     0x8E, 0xE9, 0xFC, 0x2C, 0xFC, 0x2C, 0xA4, 0xF0, 0xA4, 0xED, 0xF0, 0x8A, 0x8E, 0xEA, 0xFC, 0x2C,
63149 +     0xA8, 0xCD, 0xA4, 0xF0, 0xA4, 0xF0, 0x8B, 0xF0, 0x25, 0x38, 0xCC, 0x2D, 0x8F, 0xE9, 0xFD, 0xF0,
63150 +     0xCD, 0x2C, 0xA4, 0xF0, 0xEB, 0xFC, 0xF0, 0x35, 0xFE, 0xA4, 0xF0, 0x8E, 0x8F, 0xEB, 0xF0, 0xA9,
63151 +     0xC5, 0xCF, 0xA4, 0xF0, 0x39, 0xCD, 0x2E, 0xF0, 0xFC, 0x3C, 0xE4, 0xFE, 0xCE, 0x2D, 0xA4, 0xEA,
63152 +     0xE4, 0xFD, 0xF0, 0x35, 0xEC, 0x22, 0xFC, 0x3C, 0xFC, 0x13, 0xE7, 0xA2, 0xEE, 0xFD, 0x13, 0xED,
63153 +     0x13, 0xEF, 0xFE, 0x13, 0xC3, 0xEF, 0x22, 0xFF, 0x33, 0xEE, 0xFF, 0x33, 0xFD, 0x33, 0xED, 0xFE,
63154 +     0x22, 0xFC, 0x33, 0xEC, 0xE7, 0x30, 0x62, 0xE5, 0x7A, 0xFF, 0x7B, 0x42, 0xAF, 0x00, 0x79, 0x20,
63155 +     0x7C, 0xFD, 0xEF, 0x65, 0xE5, 0x0C, 0x12, 0x00, 0x20, 0x7A, 0xFF, 0x7B, 0x66, 0xAF, 0x09, 0x79,
63156 +     0x00, 0x7C, 0xFD, 0xEF, 0x7B, 0xE5, 0x0C, 0x12, 0x79, 0x20, 0x7A, 0xFF, 0xEF, 0x67, 0xAF, 0x11,
63157 +     0x12, 0x00, 0x7C, 0xFD, 0xFF, 0x7B, 0xE5, 0x0C, 0x17, 0x79, 0x20, 0x7A, 0xFD, 0xEF, 0x68, 0xAF,
63158 +     0x0C, 0x12, 0x00, 0x7C, 0x06, 0x0B, 0x30, 0xE5, 0x12, 0xFA, 0x80, 0x00, 0x30, 0x22, 0x1F, 0x02,
63159 +     0xF7, 0x31, 0x0E, 0x08, 0xE0, 0x6A, 0x07, 0x90, 0xE0, 0xF0, 0xFE, 0x54, 0x22, 0xF0, 0x01, 0x44,
63160 +     0x75, 0x2D, 0x5B, 0x75, 0x31, 0x22, 0x9A, 0x5C, 0x33, 0x68, 0xE5, 0x94, 0xF8, 0x54, 0x33, 0x33,
63161 +     0xC4, 0x67, 0xE5, 0xFF, 0x4F, 0xE0, 0x54, 0x33, 0x0D, 0x90, 0x66, 0x45, 0x0D, 0x7E, 0xF0, 0x00,
63162 +     0x0B, 0x12, 0x00, 0x7F, 0xEF, 0x65, 0xAF, 0xD1, 0x90, 0xFF, 0x03, 0x54, 0x54, 0xE0, 0xF2, 0x07,
63163 +     0x22, 0xF0, 0x4F, 0xFC, 0x31, 0x15, 0x08, 0x30, 0xFC, 0xFD, 0xE4, 0xF7, 0x7E, 0x1D, 0xF1, 0xFF,
63164 +     0x51, 0xAC, 0x7F, 0x00, 0x6A, 0x07, 0x90, 0x8C, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x6B, 0x07, 0x90,
63165 +     0x7F, 0x0A, 0xE0, 0x30, 0x75, 0x6F, 0xD1, 0x06, 0x5C, 0x75, 0x27, 0x5B, 0x08, 0x30, 0x22, 0xCE,
63166 +     0x31, 0x94, 0x31, 0x1B, 0xFC, 0xFD, 0xE4, 0xF9, 0x1D, 0xF1, 0x01, 0x7F, 0xAC, 0x7F, 0x00, 0x7E,
63167 +     0x61, 0x75, 0x8C, 0x51, 0x6A, 0x07, 0x90, 0x3F, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x6B, 0x07, 0x90,
63168 +     0xE4, 0x18, 0xE0, 0x30, 0xE5, 0x6F, 0xD1, 0xFF, 0x15, 0x0A, 0x60, 0x61, 0x6A, 0x07, 0x90, 0x61,
63169 +     0xF0, 0x01, 0x44, 0xE0, 0x28, 0x5B, 0x75, 0x22, 0x22, 0xF6, 0x5C, 0x75, 0xEF, 0xFC, 0xFD, 0xE4,
63170 +     0xFF, 0x02, 0x24, 0xFB, 0x00, 0x34, 0xFA, 0xEE, 0x8A, 0x82, 0x8B, 0xFE, 0xA3, 0xF0, 0xE4, 0x83,
63171 +     0x00, 0xBD, 0x0D, 0xF0, 0x64, 0xED, 0x0C, 0x01, 0xE3, 0x70, 0x4C, 0x80, 0x6A, 0x07, 0x90, 0x22,
63172 +     0xF0, 0xFE, 0x54, 0xE0, 0x00, 0x7F, 0x05, 0x7E, 0x00, 0x7E, 0x8C, 0x51, 0x05, 0x7C, 0xAC, 0x7F,
63173 +     0x23, 0x8E, 0x00, 0x7D, 0x25, 0x8C, 0x24, 0x8F, 0xCB, 0xB1, 0x26, 0x8D, 0x25, 0xAC, 0x26, 0xAD,
63174 +     0x23, 0xAE, 0x24, 0xAF, 0x28, 0x8F, 0x27, 0x8E, 0x2A, 0x8D, 0x29, 0x8C, 0x75, 0x00, 0x30, 0x75,
63175 +     0x32, 0x75, 0x40, 0x31, 0x01, 0x33, 0x75, 0x00, 0x94, 0x33, 0xE5, 0xD3, 0x94, 0x32, 0xE5, 0x40,
63176 +     0xA1, 0x02, 0x40, 0x00, 0x2E, 0xF5, 0xE4, 0xAB, 0x2C, 0xF5, 0x2B, 0xF5, 0x95, 0x2C, 0xE5, 0xC3,
63177 +     0x30, 0x95, 0xE4, 0x31, 0x93, 0xA1, 0x02, 0x40, 0xC3, 0x2D, 0xF5, 0xE4, 0x33, 0x95, 0x2D, 0xE5,
63178 +     0x40, 0x32, 0x95, 0xE4, 0xE5, 0x87, 0xA1, 0x02, 0xF5, 0x33, 0x25, 0x2E, 0xB4, 0x2E, 0xE5, 0x2F,
63179 +     0x2F, 0xE5, 0x0B, 0x3C, 0xB1, 0x06, 0x3D, 0xB4, 0x8F, 0x3C, 0x8E, 0xAC, 0x8E, 0xAC, 0xB1, 0x3D,
63180 +     0xAD, 0x3D, 0x8F, 0x3C, 0x8E, 0xAE, 0xB1, 0x2F, 0xAD, 0x3F, 0x8F, 0x3E, 0xAE, 0x2A, 0xAF, 0x2E,
63181 +     0x8E, 0xB2, 0xB1, 0x29, 0xAD, 0x39, 0x8F, 0x38, 0xAE, 0x2A, 0xAF, 0x2F, 0x8E, 0xB2, 0xB1, 0x29,
63182 +     0xE5, 0x3B, 0x8F, 0x3A, 0x20, 0x94, 0xD3, 0x2B, 0x40, 0x74, 0x37, 0x40, 0xE0, 0x25, 0x2B, 0x95,
63183 +     0x82, 0xF5, 0x9E, 0x24, 0xF5, 0x20, 0x34, 0xE4, 0xF5, 0x93, 0xE4, 0x83, 0x93, 0x01, 0x74, 0x36,
63184 +     0x2B, 0xE5, 0x37, 0xF5, 0x5E, 0x24, 0xE0, 0x25, 0x34, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x20,
63185 +     0x01, 0x74, 0xFE, 0x93, 0xE4, 0xC3, 0xFF, 0x93, 0xE4, 0x35, 0xF5, 0x9F, 0x80, 0x34, 0xF5, 0x9E,
63186 +     0x25, 0x2B, 0xE5, 0x2F, 0xF5, 0x9E, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82, 0x93, 0xE4, 0x83, 0xF5,
63187 +     0x01, 0x74, 0x36, 0xF5, 0xC3, 0x37, 0xF5, 0x93, 0x2B, 0x95, 0x20, 0x74, 0x9E, 0x24, 0xE0, 0x25,
63188 +     0x34, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x20, 0x74, 0x34, 0xF5, 0x93, 0x35, 0xF5, 0x93, 0x01,
63189 +     0x3B, 0xAF, 0x3A, 0xAE, 0xE0, 0x95, 0x33, 0xEE, 0x06, 0xC0, 0xFC, 0xFD, 0x33, 0xEE, 0x36, 0xAE,
63190 +     0x37, 0x85, 0xE0, 0x95, 0xF5, 0x52, 0x8E, 0x53, 0xD0, 0x50, 0xF5, 0x51, 0xC0, 0x20, 0x31, 0x06,
63191 +     0xC0, 0x05, 0xC0, 0x04, 0xAE, 0x07, 0xC0, 0x06, 0xEE, 0x3F, 0xAF, 0x3E, 0xFD, 0xE0, 0x95, 0x33,
63192 +     0xAE, 0x06, 0xC0, 0xFC, 0x95, 0x33, 0xEE, 0x34, 0x53, 0x35, 0x85, 0xE0, 0x51, 0xF5, 0x52, 0x8E,
63193 +     0x06, 0xD0, 0x50, 0xF5, 0x03, 0xD0, 0x20, 0x31, 0x01, 0xD0, 0x02, 0xD0, 0x2B, 0xEF, 0x00, 0xD0,
63194 +     0x3A, 0xEE, 0x43, 0xF5, 0x39, 0xED, 0x42, 0xF5, 0x38, 0xEC, 0x41, 0xF5, 0x3E, 0xAE, 0x40, 0xF5,
63195 +     0x33, 0xEE, 0x3F, 0xAF, 0xFC, 0xFD, 0xE0, 0x95, 0x36, 0xAE, 0x06, 0xC0, 0xE0, 0x95, 0x33, 0xEE,
63196 +     0x8E, 0x53, 0x37, 0x85, 0xF5, 0x51, 0xF5, 0x52, 0x31, 0x06, 0xD0, 0x50, 0xC0, 0x04, 0xC0, 0x20,
63197 +     0xC0, 0x06, 0xC0, 0x05, 0xAF, 0x3A, 0xAE, 0x07, 0x95, 0x33, 0xEE, 0x3B, 0xC0, 0xFC, 0xFD, 0xE0,
63198 +     0xEE, 0x34, 0xAE, 0x06, 0x85, 0xE0, 0x95, 0x33, 0x52, 0x8E, 0x53, 0x35, 0x50, 0xF5, 0x51, 0xF5,
63199 +     0x20, 0x31, 0x06, 0xD0, 0x02, 0xD0, 0x03, 0xD0, 0x00, 0xD0, 0x01, 0xD0, 0xF5, 0x9B, 0xEF, 0xC3,
63200 +     0xF5, 0x9A, 0xEE, 0x47, 0xF5, 0x99, 0xED, 0x46, 0xF5, 0x98, 0xEC, 0x45, 0x4A, 0xF5, 0xE4, 0x44,
63201 +     0x3C, 0x85, 0x4B, 0xF5, 0x49, 0x3D, 0x85, 0x48, 0x4A, 0xAE, 0x4B, 0xAF, 0x48, 0xAC, 0x49, 0xAD,
63202 +     0x4B, 0x8F, 0x77, 0x31, 0x49, 0x8D, 0x4A, 0x8E, 0x4B, 0xE5, 0x48, 0x8C, 0x4B, 0xF5, 0x43, 0x25,
63203 +     0x42, 0x35, 0x4A, 0xE5, 0x49, 0xE5, 0x4A, 0xF5, 0x49, 0xF5, 0x41, 0x35, 0x40, 0x35, 0x48, 0xE5,
63204 +     0x49, 0xAB, 0x48, 0xF5, 0x2E, 0xAD, 0x48, 0xAA, 0x27, 0xAE, 0x28, 0xAF, 0xF5, 0xE4, 0x56, 0xD1,
63205 +     0x85, 0x4B, 0xF5, 0x4A, 0x3D, 0x85, 0x48, 0x3C, 0xAE, 0x4B, 0xAF, 0x49, 0xAC, 0x49, 0xAD, 0x4A,
63206 +     0x8F, 0x77, 0x31, 0x48, 0x8D, 0x4A, 0x8E, 0x4B, 0xC3, 0x48, 0x8C, 0x49, 0x43, 0x95, 0x4B, 0xE5,
63207 +     0x4A, 0xE5, 0x4B, 0xF5, 0x4A, 0xF5, 0x42, 0x95, 0x41, 0x95, 0x49, 0xE5, 0x48, 0xE5, 0x49, 0xF5,
63208 +     0x48, 0xF5, 0x40, 0x95, 0x48, 0xAA, 0x49, 0xAB, 0x28, 0xAF, 0x2F, 0xAD, 0x56, 0xD1, 0x27, 0xAE,
63209 +     0xF5, 0x4A, 0xF5, 0xE4, 0x48, 0x38, 0x85, 0x4B, 0xAF, 0x49, 0x39, 0x85, 0xAD, 0x4A, 0xAE, 0x4B,
63210 +     0x31, 0x48, 0xAC, 0x49, 0x8E, 0x4B, 0x8F, 0x77, 0x8C, 0x49, 0x8D, 0x4A, 0x25, 0x4B, 0xE5, 0x48,
63211 +     0xE5, 0x4B, 0xF5, 0x47, 0xF5, 0x46, 0x35, 0x4A, 0x35, 0x49, 0xE5, 0x4A, 0xE5, 0x49, 0xF5, 0x45,
63212 +     0xF5, 0x44, 0x35, 0x48, 0xAA, 0x49, 0xAB, 0x48, 0xD1, 0x2E, 0xAD, 0x48, 0x4A, 0xF5, 0xE4, 0x52,
63213 +     0x38, 0x85, 0x4B, 0xF5, 0x49, 0x39, 0x85, 0x48, 0x4A, 0xAE, 0x4B, 0xAF, 0x48, 0xAC, 0x49, 0xAD,
63214 +     0x4B, 0x8F, 0x77, 0x31, 0x49, 0x8D, 0x4A, 0x8E, 0xE5, 0xC3, 0x48, 0x8C, 0xF5, 0x47, 0x95, 0x4B,
63215 +     0x95, 0x4A, 0xE5, 0x4B, 0xE5, 0x4A, 0xF5, 0x46, 0xF5, 0x45, 0x95, 0x49, 0x95, 0x48, 0xE5, 0x49,
63216 +     0xAB, 0x48, 0xF5, 0x44, 0xAD, 0x48, 0xAA, 0x49, 0x05, 0x52, 0xD1, 0x2F, 0x25, 0x31, 0xE5, 0x2E,
63217 +     0x05, 0x2B, 0xF5, 0x2B, 0xE5, 0x0B, 0x61, 0x2D, 0x2E, 0xF5, 0x04, 0x2F, 0x05, 0x2B, 0xF5, 0xE4,
63218 +     0xE5, 0xFC, 0x41, 0x2C, 0xF5, 0x13, 0xC3, 0x30, 0x13, 0x31, 0xE5, 0x30, 0x33, 0xE5, 0x31, 0xF5,
63219 +     0x33, 0xF5, 0xE0, 0x25, 0xF5, 0x33, 0x32, 0xE5, 0x22, 0xE8, 0x41, 0x32, 0x28, 0xAF, 0x2E, 0xAD,
63220 +     0x82, 0x8F, 0x27, 0xAE, 0x75, 0xED, 0x83, 0x8E, 0x25, 0xA4, 0x02, 0xF0, 0xE5, 0x82, 0xF5, 0x82,
63221 +     0xF5, 0x83, 0x35, 0xF0, 0xA3, 0xFE, 0xE0, 0x83, 0x8E, 0x22, 0xFF, 0xE0, 0x8C, 0x28, 0x8F, 0x27,
63222 +     0x75, 0x2A, 0x8D, 0x29, 0x0C, 0xD2, 0x01, 0x2D, 0x85, 0x11, 0x0C, 0x30, 0x2D, 0xE5, 0x2B, 0x2D,
63223 +     0x93, 0xE0, 0x20, 0x90, 0x2C, 0xF5, 0xE0, 0x25, 0x0A, 0x80, 0x0C, 0xC2, 0x2B, 0x25, 0x40, 0x74,
63224 +     0x2C, 0x05, 0x2B, 0xF5, 0x2C, 0xE5, 0x0C, 0xD2, 0x40, 0x2B, 0x95, 0xD3, 0xB1, 0x2B, 0xAD, 0x48,
63225 +     0x8F, 0x2E, 0x8E, 0xAE, 0xB1, 0x2C, 0xAD, 0x2F, 0xAB, 0x06, 0xAA, 0xAE, 0xAF, 0x2B, 0xAD, 0x07,
63226 +     0xD1, 0x27, 0xAE, 0x28, 0xAA, 0x2F, 0xAB, 0x56, 0xAF, 0x2C, 0xAD, 0x2E, 0xD1, 0x27, 0xAE, 0x28,
63227 +     0xAF, 0x2B, 0xAD, 0x56, 0xB1, 0x29, 0xAE, 0x2A, 0x8F, 0x2E, 0x8E, 0xB2, 0xAF, 0x2C, 0xAD, 0x2F,
63228 +     0xB1, 0x29, 0xAE, 0x2A, 0xAB, 0x06, 0xAA, 0xB2, 0xD1, 0x2B, 0xAD, 0x07, 0xAA, 0x2F, 0xAB, 0x52,
63229 +     0xD1, 0x2C, 0xAD, 0x2E, 0x90, 0x0C, 0x30, 0x52, 0x2D, 0xE5, 0x2D, 0x05, 0x40, 0x40, 0x94, 0xC3,
63230 +     0x2A, 0xAF, 0x22, 0x85, 0x82, 0x8F, 0x29, 0xAE, 0x75, 0xED, 0x83, 0x8E, 0x25, 0xA4, 0x02, 0xF0,
63231 +     0xE5, 0x82, 0xF5, 0x82, 0xF5, 0x83, 0x35, 0xF0, 0xA3, 0xF0, 0xEA, 0x83, 0xAD, 0x22, 0xF0, 0xEB,
63232 +     0x6A, 0x07, 0x90, 0x07, 0xF0, 0xFE, 0x54, 0xE0, 0x25, 0xEC, 0xFC, 0xE4, 0xF5, 0x00, 0x24, 0xE0,
63233 +     0x05, 0x34, 0xE4, 0x82, 0xFE, 0xE0, 0x83, 0xF5, 0x05, 0xA8, 0xE0, 0xA3, 0xC3, 0x05, 0x80, 0x08,
63234 +     0xCE, 0x33, 0xCE, 0x33, 0xEC, 0xFF, 0xF9, 0xD8, 0xAC, 0x24, 0xE0, 0x25, 0x34, 0xE4, 0x82, 0xF5,
63235 +     0xE0, 0x83, 0xF5, 0x00, 0x2F, 0xE0, 0xA3, 0xFA, 0xFE, 0x3E, 0xEA, 0xFF, 0x24, 0xE0, 0x25, 0xEC,
63236 +     0xE4, 0x82, 0xF5, 0xAC, 0x83, 0xF5, 0x00, 0x34, 0xEF, 0xA3, 0xF0, 0xEE, 0x80, 0xBC, 0x0C, 0xF0,
63237 +     0x69, 0xE5, 0x22, 0xB9, 0x7B, 0x1F, 0xE0, 0x20, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x33,
63238 +     0x08, 0x90, 0x69, 0xE5, 0x05, 0xE1, 0x30, 0x3E, 0x80, 0xF0, 0xE4, 0xE0, 0x2E, 0x74, 0xE0, 0x04,
63239 +     0x67, 0xF5, 0xE4, 0xF0, 0xFF, 0x7B, 0x1D, 0x80, 0x3A, 0x79, 0x20, 0x7A, 0xE5, 0xF8, 0x03, 0x12,
63240 +     0x3E, 0x08, 0x90, 0x69, 0xE0, 0x05, 0xE1, 0x30, 0x04, 0x80, 0xF0, 0xE4, 0xF0, 0x40, 0x74, 0xE0,
63241 +     0x31, 0x01, 0x67, 0x75, 0x7C, 0x0F, 0x7D, 0xF9, 0xF1, 0xFF, 0xE4, 0x00, 0x90, 0xA6, 0xF1, 0x1D,
63242 +     0x44, 0xE0, 0x6A, 0x07, 0x5B, 0x75, 0xF0, 0x01, 0x3A, 0x5C, 0x75, 0x2D, 0x8C, 0x23, 0x8F, 0x22,
63243 +     0x90, 0x25, 0x8D, 0x24, 0x54, 0xE0, 0x6A, 0x07, 0x26, 0x75, 0xF0, 0xFE, 0x00, 0x27, 0x75, 0x04,
63244 +     0xE5, 0xFE, 0xFF, 0xE4, 0x70, 0x01, 0x64, 0x23, 0x0F, 0x54, 0xEF, 0x40, 0x70, 0x69, 0xE5, 0xF9,
63245 +     0x20, 0x90, 0xE9, 0x0C, 0x33, 0xFD, 0x93, 0x6E, 0x80, 0xFC, 0xE0, 0x95, 0xE0, 0x25, 0xE9, 0x13,
63246 +     0x82, 0xF5, 0x7E, 0x24, 0xF5, 0x20, 0x34, 0xE4, 0xFC, 0x93, 0xE4, 0x83, 0xFD, 0x93, 0x01, 0x74,
63247 +     0x24, 0xFB, 0x27, 0xE5, 0xE5, 0x27, 0xF5, 0x02, 0x00, 0x34, 0xFA, 0x26, 0x82, 0x8B, 0x26, 0xF5,
63248 +     0xF0, 0xEC, 0x83, 0x8A, 0x80, 0xF0, 0xED, 0xA3, 0xFD, 0x27, 0xE5, 0x19, 0x27, 0xF5, 0x02, 0x24,
63249 +     0x34, 0xFC, 0x26, 0xE5, 0x8D, 0x26, 0xF5, 0x00, 0xE5, 0x83, 0x8C, 0x82, 0xE5, 0xA3, 0xF0, 0x24,
63250 +     0xBF, 0x0F, 0xF0, 0x25, 0xEF, 0x0E, 0x01, 0x00, 0x64, 0xEE, 0x03, 0x70, 0x22, 0x94, 0x70, 0x01,
63251 +     0x01, 0x7F, 0xFC, 0xFD, 0x07, 0x90, 0x1D, 0xF1, 0xFE, 0x54, 0xE0, 0x6A, 0xF9, 0x54, 0xE0, 0xF0,
63252 +     0x90, 0xF0, 0x04, 0x44, 0x01, 0x74, 0x6C, 0x07, 0x6D, 0x07, 0x90, 0xF0, 0xF0, 0xFF, 0x74, 0xE0,
63253 +     0xE0, 0x6E, 0x07, 0x90, 0x90, 0xF0, 0xFF, 0x74, 0xE4, 0xE0, 0x6F, 0x07, 0xAD, 0x51, 0x22, 0xF0,
63254 +     0xE5, 0x04, 0x2B, 0x12, 0x03, 0x94, 0xD3, 0x65, 0x5B, 0x75, 0x07, 0x40, 0x7C, 0x5C, 0x75, 0x2D,
63255 +     0x22, 0x5B, 0x75, 0x22, 0x22, 0x24, 0x5C, 0x75, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x63, 0x79,
63256 +     0x66, 0xF5, 0xE4, 0xF8, 0xF5, 0x01, 0x67, 0x75, 0x90, 0xF9, 0x31, 0x68, 0x70, 0xE0, 0x3A, 0x06,
63257 +     0x64, 0xE0, 0xA3, 0x04, 0x90, 0x17, 0x60, 0xAA, 0x75, 0xE0, 0x3A, 0x06, 0x79, 0xA4, 0x40, 0xF0,
63258 +     0xF0, 0xE5, 0xF7, 0x79, 0xE0, 0xA3, 0xF7, 0x19, 0xF0, 0xD9, 0x09, 0x90, 0x78, 0x78, 0x0D, 0x80,
63259 +     0x76, 0x08, 0x27, 0x76, 0xD9, 0x09, 0x90, 0x00, 0xE4, 0xF0, 0x10, 0x74, 0x08, 0xF6, 0x76, 0x78,
63260 +     0xD7, 0x09, 0x90, 0xF6, 0xD4, 0x09, 0x90, 0xF0, 0x74, 0xF0, 0x95, 0x74, 0x90, 0xE4, 0xF0, 0x91,
63261 +     0x12, 0xF0, 0xD8, 0x09, 0x07, 0x90, 0xA0, 0x27, 0x01, 0x44, 0xE0, 0x6A, 0x07, 0x90, 0xE4, 0xF0,
63262 +     0x07, 0x90, 0xF0, 0xF1, 0xF0, 0xE4, 0x74, 0xF2, 0xE0, 0x38, 0x06, 0x90, 0xE0, 0xA3, 0x02, 0x70,
63263 +     0x06, 0x90, 0x1A, 0x60, 0x09, 0x90, 0xE0, 0x39, 0x06, 0x90, 0xF0, 0xD2, 0xE0, 0x30, 0xE0, 0x38,
63264 +     0x00, 0x0D, 0x90, 0x10, 0x12, 0x18, 0x44, 0xE0, 0x05, 0x80, 0xCC, 0x0B, 0xD2, 0x09, 0x90, 0xE4,
63265 +     0xCC, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0xFF, 0x74, 0xD5, 0x09, 0x2F, 0x5B, 0x75, 0xF0,
63266 +     0x22, 0x01, 0x5C, 0x75, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x4F, 0x79, 0x65, 0xF5, 0xE4, 0xF8,
63267 +     0x75, 0x07, 0x66, 0x75, 0x68, 0x75, 0x01, 0x67, 0x00, 0x6A, 0x75, 0x03, 0xAE, 0x00, 0x6B, 0x75,
63268 +     0xEF, 0x6B, 0xAF, 0x6A, 0x64, 0xF5, 0x08, 0x24, 0x63, 0xF5, 0x3E, 0xE4, 0x08, 0x90, 0x69, 0xE5,
63269 +     0x74, 0x05, 0x70, 0x3E, 0x03, 0x80, 0xF0, 0x14, 0x90, 0xF0, 0x0C, 0x74, 0x03, 0x74, 0x36, 0x08,
63270 +     0xF0, 0x01, 0x74, 0xF0, 0x74, 0x40, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x11, 0xF0, 0x0E, 0x74, 0x43,
63271 +     0x74, 0x42, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xE4, 0xF0, 0x04, 0x44, 0x75, 0xA0, 0x27, 0x12,
63272 +     0x5C, 0x75, 0x21, 0x5B, 0x22, 0x12, 0x22, 0xDF, 0xE5, 0x10, 0x31, 0xAD, 0x03, 0x94, 0xD3, 0x65,
63273 +     0x5B, 0x75, 0x07, 0x40, 0x94, 0x5C, 0x75, 0x28, 0x22, 0x5B, 0x75, 0x22, 0x22, 0x4E, 0x5C, 0x75,
63274 +     0x1F, 0x70, 0x67, 0xE5, 0x6B, 0xAF, 0x6A, 0xAE, 0xF5, 0x10, 0x24, 0xEF, 0xF5, 0x3E, 0xE4, 0x24,
63275 +     0x74, 0x65, 0x05, 0x23, 0xF5, 0x6B, 0x25, 0x28, 0x6A, 0x35, 0xE4, 0x6B, 0x67, 0x75, 0x6A, 0xF5,
63276 +     0xE5, 0x24, 0x80, 0x01, 0xAF, 0x6A, 0xAE, 0x68, 0xEF, 0x0E, 0x70, 0x6B, 0x24, 0xF5, 0x15, 0x24,
63277 +     0x23, 0xF5, 0x3E, 0xE4, 0x80, 0x03, 0x68, 0x75, 0x1A, 0x24, 0xEF, 0x0E, 0x3E, 0xE4, 0x24, 0xF5,
63278 +     0xF5, 0xE4, 0x23, 0xF5, 0xE4, 0x67, 0xF5, 0x68, 0xC0, 0xDC, 0x31, 0xFF, 0x31, 0x08, 0x7F, 0x07,
63279 +     0x7F, 0x07, 0xC0, 0xDC, 0xC0, 0xDC, 0x31, 0x10, 0x31, 0x18, 0x7F, 0x07, 0x7F, 0x07, 0xC0, 0xDC,
63280 +     0x8F, 0xDC, 0x31, 0x20, 0xD0, 0x30, 0xD0, 0x31, 0xD0, 0x03, 0xD0, 0x2F, 0xAE, 0x24, 0xAF, 0x05,
63281 +     0x8F, 0x2B, 0x8E, 0x23, 0xE5, 0x2C, 0x05, 0x2C, 0x05, 0x02, 0x70, 0x2C, 0x82, 0xF5, 0x14, 0x2B,
63282 +     0xF0, 0xED, 0x83, 0x8E, 0x2C, 0xE5, 0x2C, 0x05, 0x02, 0x70, 0x2B, 0xAE, 0xF5, 0x14, 0x2B, 0x05,
63283 +     0xEB, 0x83, 0x8E, 0x82, 0xE5, 0x2C, 0x05, 0xF0, 0x70, 0x2B, 0xAE, 0x2C, 0x14, 0x2B, 0x05, 0x02,
63284 +     0x83, 0x8E, 0x82, 0xF5, 0x05, 0xF0, 0x2F, 0xE5, 0xAE, 0x2C, 0xE5, 0x2C, 0x05, 0x02, 0x70, 0x2B,
63285 +     0x82, 0xF5, 0x14, 0x2B, 0x30, 0xE5, 0x83, 0x8E, 0xE5, 0x2C, 0x05, 0xF0, 0x70, 0x2B, 0xAE, 0x2C,
63286 +     0x14, 0x2B, 0x05, 0x02, 0x83, 0x8E, 0x82, 0xF5, 0x22, 0xF0, 0x31, 0xE5, 0x25, 0xEF, 0x2B, 0x8F,
63287 +     0xF5, 0xAC, 0x24, 0xE0, 0x00, 0x34, 0xE4, 0x82, 0xFE, 0xE0, 0x83, 0xF5, 0xAA, 0xFB, 0xE0, 0xA3,
63288 +     0x33, 0xEE, 0xFF, 0x06, 0xFC, 0xFD, 0xE0, 0x95, 0x07, 0xC0, 0x06, 0xC0, 0xE0, 0x95, 0x33, 0xEE,
63289 +     0x52, 0x8E, 0x53, 0x8F, 0x50, 0xF5, 0x51, 0xF5, 0x06, 0xD0, 0x07, 0xD0, 0x8F, 0x20, 0x21, 0x12,
63290 +     0x8D, 0x2E, 0x8E, 0x2F, 0xE5, 0x2C, 0x8C, 0x2D, 0x24, 0xE0, 0x25, 0x2B, 0xE4, 0x82, 0xF5, 0x00,
63291 +     0x83, 0xF5, 0x05, 0x34, 0xE0, 0xA3, 0xFA, 0xE0, 0x02, 0xAE, 0xFF, 0xFB, 0xE0, 0x95, 0x33, 0xEE,
63292 +     0x06, 0xC0, 0xFC, 0xFD, 0x33, 0xEE, 0x07, 0xC0, 0x53, 0x8F, 0xE0, 0x95, 0x51, 0xF5, 0x52, 0x8E,
63293 +     0x07, 0xD0, 0x50, 0xF5, 0x21, 0x12, 0x06, 0xD0, 0x2F, 0x2F, 0xE5, 0x20, 0x2E, 0xE5, 0x2F, 0xF5,
63294 +     0xE5, 0x2E, 0xF5, 0x3E, 0x2D, 0xF5, 0x3D, 0x2D, 0xF5, 0x3C, 0x2C, 0xE5, 0xAE, 0x2F, 0xAF, 0x2C,
63295 +     0xFC, 0x2D, 0xAD, 0x2E, 0x8F, 0x1F, 0x30, 0x75, 0x8D, 0x33, 0x8E, 0x34, 0xE5, 0x31, 0x8C, 0x32,
63296 +     0xFF, 0x32, 0x45, 0x31, 0x07, 0x42, 0x33, 0xE5, 0x07, 0x42, 0x34, 0xE5, 0x75, 0x09, 0x70, 0xEF,
63297 +     0x33, 0xF5, 0x01, 0x34, 0x31, 0xF5, 0x32, 0xF5, 0xE7, 0x20, 0x31, 0xE5, 0xAF, 0x30, 0x15, 0x17,
63298 +     0xAD, 0x33, 0xAE, 0x34, 0x12, 0x31, 0xAC, 0x32, 0x34, 0x8F, 0x86, 0x21, 0x32, 0x8D, 0x33, 0x8E,
63299 +     0xE4, 0x80, 0x31, 0x8C, 0x00, 0x7E, 0x31, 0xAF, 0x30, 0xE5, 0xFB, 0xE4, 0x30, 0xF5, 0xE0, 0x25,
63300 +     0x06, 0xAC, 0x07, 0xAD, 0xEE, 0x98, 0x02, 0x12, 0x05, 0x07, 0xE7, 0x30, 0x00, 0x7E, 0xFF, 0x30,
63301 +     0x78, 0xEF, 0x0B, 0x80, 0x13, 0xC3, 0xCE, 0x07, 0xF9, 0xD8, 0x13, 0xCE, 0x03, 0xBB, 0x0B, 0xFF,
63302 +     0xE4, 0x30, 0xAF, 0xD9, 0x75, 0xFE, 0xFD, 0xFC, 0x52, 0x75, 0xA8, 0x53, 0xF5, 0x51, 0xF5, 0xC0,
63303 +     0x20, 0x21, 0x12, 0x50, 0x33, 0x8E, 0x34, 0x8F, 0x31, 0x8C, 0x32, 0x8D, 0xF5, 0x34, 0x25, 0xE4,
63304 +     0x34, 0x33, 0xE5, 0x34, 0xE4, 0x33, 0xF5, 0x80, 0x32, 0xF5, 0x32, 0x35, 0xF5, 0x31, 0x35, 0xE4,
63305 +     0x22, 0x32, 0xAF, 0x31, 0xE4, 0xFF, 0x24, 0x75, 0x26, 0xF5, 0x25, 0xF5, 0x23, 0x75, 0x27, 0xF5,
63306 +     0x31, 0x23, 0xAF, 0x01, 0xE5, 0x28, 0x8F, 0xDC, 0x24, 0x95, 0xC3, 0x28, 0x28, 0x85, 0x03, 0x50,
63307 +     0xD3, 0x28, 0xE5, 0x24, 0x03, 0x40, 0x25, 0x95, 0xE5, 0x25, 0x28, 0x85, 0xF5, 0x27, 0x25, 0x28,
63308 +     0x26, 0x35, 0xE4, 0x27, 0x23, 0x05, 0x26, 0xF5, 0x94, 0xC3, 0x23, 0xE5, 0xE5, 0xD2, 0x40, 0x40,
63309 +     0xAF, 0x6A, 0xAE, 0x66, 0x8E, 0x09, 0x70, 0x6B, 0x75, 0x2A, 0x8F, 0x29, 0x19, 0x80, 0x07, 0x66,
63310 +     0xF5, 0x04, 0x24, 0xEF, 0xF5, 0x3E, 0xE4, 0x2A, 0x66, 0xF5, 0xE4, 0x29, 0x28, 0x74, 0x65, 0x05,
63311 +     0x6B, 0xF5, 0x6B, 0x25, 0xF5, 0x6A, 0x35, 0xE4, 0x31, 0xFF, 0xE4, 0x6A, 0xE5, 0x30, 0x8F, 0xDC,
63312 +     0x78, 0x26, 0xAE, 0x27, 0x13, 0xC3, 0xCE, 0x06, 0xF9, 0xD8, 0x13, 0xCE, 0xF5, 0xE4, 0x2F, 0xF5,
63313 +     0xAD, 0x24, 0xAB, 0x31, 0xAE, 0x2A, 0xAF, 0x25, 0x30, 0x81, 0x21, 0x29, 0x21, 0x12, 0x0B, 0x08,
63314 +     0x76, 0x72, 0x78, 0x94, 0x0E, 0x76, 0x08, 0x00, 0x12, 0x72, 0x7F, 0x22, 0x06, 0x50, 0xB2, 0x0B,
63315 +     0x75, 0x2E, 0x5B, 0x75, 0xE5, 0x22, 0x6B, 0x5C, 0x7B, 0x1D, 0x60, 0x71, 0x79, 0x20, 0x7A, 0xFF,
63316 +     0xF8, 0x03, 0x12, 0x1D, 0x75, 0x2C, 0x5B, 0x75, 0x08, 0xD2, 0x0C, 0x5C, 0xE0, 0xAD, 0x01, 0x90,
63317 +     0xE4, 0xF0, 0x08, 0x44, 0x8D, 0x03, 0x12, 0xFF, 0xE0, 0x12, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4,
63318 +     0x0E, 0x70, 0x07, 0x64, 0x20, 0xEF, 0x20, 0xAF, 0x20, 0xAF, 0x08, 0xE0, 0x30, 0x13, 0xC3, 0xEF,
63319 +     0x5B, 0x75, 0x06, 0xE0, 0x4E, 0x5C, 0x75, 0x2D, 0x5C, 0x65, 0x60, 0xE5, 0x5F, 0xE5, 0x04, 0x70,
63320 +     0x08, 0x60, 0x5B, 0x65, 0x85, 0x5F, 0x5B, 0x85, 0x08, 0xD2, 0x60, 0x5C, 0xE0, 0x13, 0x06, 0x90,
63321 +     0x5F, 0xAA, 0x62, 0xF5, 0x02, 0x12, 0x60, 0xA9, 0x22, 0x08, 0xC2, 0xFF, 0x54, 0xC4, 0x62, 0xE5,
63322 +     0xE5, 0x22, 0xF5, 0x07, 0xF5, 0x0F, 0x54, 0x62, 0xF5, 0x07, 0x90, 0x69, 0xE4, 0xF0, 0x03, 0x74,
63323 +     0xF0, 0xF9, 0x07, 0x90, 0x04, 0xF5, 0x07, 0x90, 0x5C, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0x03, 0x74,
63324 +     0xF0, 0x5F, 0x08, 0x90, 0xF0, 0x5E, 0x08, 0x90, 0xF0, 0x5D, 0x08, 0x90, 0x04, 0x60, 0x08, 0x90,
63325 +     0x5C, 0x08, 0x90, 0xF0, 0x0D, 0x90, 0xE4, 0xF0, 0x0D, 0x7E, 0xF0, 0x01, 0x0B, 0x12, 0x01, 0x7F,
63326 +     0x45, 0x0D, 0x90, 0xD1, 0x90, 0xF0, 0x80, 0x74, 0x90, 0xF0, 0x65, 0x0D, 0x90, 0xF0, 0x47, 0x0D,
63327 +     0x90, 0xF0, 0x67, 0x0D, 0xFF, 0x74, 0x89, 0x0D, 0x07, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0, 0xF1,
63328 +     0xF0, 0xFC, 0x74, 0xF2, 0x05, 0x60, 0x69, 0xE5, 0x01, 0xB4, 0x22, 0xE5, 0x35, 0x08, 0x90, 0x08,
63329 +     0x80, 0xF0, 0x19, 0x74, 0x35, 0x08, 0x90, 0x06, 0x90, 0xF0, 0x31, 0x74, 0x0B, 0x74, 0x3D, 0x08,
63330 +     0x90, 0x69, 0xE5, 0xF0, 0x06, 0x70, 0x3E, 0x08, 0xF0, 0x4C, 0x74, 0xE0, 0x74, 0xE0, 0x04, 0x80,
63331 +     0x08, 0x90, 0xF0, 0x2E, 0xF0, 0x09, 0x74, 0x3D, 0x74, 0x38, 0x08, 0x90, 0x05, 0x74, 0xF0, 0x07,
63332 +     0xFF, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x08, 0x74, 0x03, 0x74, 0xFE, 0x07, 0xFD, 0x07, 0x90, 0xF0,
63333 +     0x00, 0xF0, 0x07, 0x74, 0x00, 0x00, 0x00, 0x00, 0x74, 0xFE, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x02,
63334 +     0xF0, 0x06, 0x74, 0xFD, 0x74, 0x36, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03, 0xF0, 0x14, 0x74, 0x37,
63335 +     0x74, 0x36, 0x08, 0x90, 0x07, 0x90, 0xF0, 0x01, 0xF9, 0x54, 0xE0, 0x6A, 0x6C, 0x07, 0x90, 0xF0,
63336 +     0x90, 0xF0, 0x01, 0x74, 0xE4, 0xE0, 0x6D, 0x07, 0x07, 0x90, 0xF0, 0x04, 0xFF, 0x74, 0xE0, 0x6E,
63337 +     0x6F, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xE4, 0xE0, 0xE4, 0xE0, 0x70, 0x07, 0xF5, 0x65, 0xF5, 0xF0,
63338 +     0x01, 0x67, 0x75, 0x66, 0x6A, 0x75, 0x68, 0xF5, 0x00, 0x6B, 0x75, 0x00, 0xFE, 0x24, 0x22, 0xE5,
63339 +     0x70, 0x04, 0x0A, 0x60, 0x26, 0x5B, 0x75, 0x0E, 0x22, 0xC2, 0x5C, 0x75, 0x75, 0x27, 0x5B, 0x75,
63340 +     0x75, 0x22, 0xE8, 0x5C, 0x5C, 0x75, 0x2D, 0x5B, 0x08, 0x30, 0x22, 0x6C, 0x7A, 0xFF, 0x7B, 0x10,
63341 +     0x12, 0x25, 0x79, 0x20, 0x07, 0x90, 0xF8, 0x03, 0x10, 0x44, 0xE0, 0x07, 0xFF, 0x7B, 0x22, 0xF0,
63342 +     0x2C, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0x54, 0xE0, 0xAD, 0x01, 0x20, 0xAF, 0xF0, 0xF7,
63343 +     0xF5, 0xEF, 0x54, 0xEF, 0x01, 0x5D, 0x75, 0x20, 0x22, 0xC5, 0x5E, 0x75, 0x20, 0x7A, 0xFF, 0x7B,
63344 +     0x03, 0x12, 0x43, 0x79, 0x22, 0x5B, 0x75, 0xF8, 0x22, 0x24, 0x5C, 0x75, 0x20, 0x7A, 0xFF, 0x7B,
63345 +     0x03, 0x12, 0x49, 0x79, 0x00, 0x6A, 0x75, 0xF8, 0xE4, 0x00, 0x6B, 0x75, 0x67, 0x75, 0x65, 0xF5,
63346 +     0x75, 0x66, 0xF5, 0x01, 0x5C, 0x75, 0x22, 0x5B, 0xBC, 0xB1, 0x22, 0x4E, 0x94, 0xD3, 0x65, 0xE5,
63347 +     0x75, 0x07, 0x40, 0x03, 0x5C, 0x75, 0x2E, 0x5B, 0x62, 0xE5, 0x22, 0x52, 0x30, 0x06, 0xE7, 0x30,
63348 +     0x80, 0x00, 0x03, 0x0B, 0x21, 0x5B, 0x75, 0xFA, 0x22, 0xDF, 0x5C, 0x75, 0xE0, 0x46, 0x08, 0x90,
63349 +     0x62, 0xE5, 0x23, 0xF5, 0x7B, 0x0E, 0xE7, 0x30, 0x79, 0x20, 0x7A, 0xFF, 0xFD, 0x23, 0xE5, 0x55,
63350 +     0x0C, 0x12, 0x00, 0x7C, 0xE5, 0x64, 0x05, 0xE5, 0x70, 0x63, 0xAE, 0x64, 0x14, 0x63, 0x05, 0x02,
63351 +     0x83, 0x8E, 0x82, 0xF5, 0xE5, 0xF0, 0x23, 0xE5, 0xF5, 0x07, 0x70, 0x69, 0x14, 0x25, 0x75, 0x24,
63352 +     0x24, 0x75, 0x06, 0x80, 0x0C, 0x25, 0x75, 0x00, 0x1F, 0x70, 0x66, 0xE5, 0x05, 0x07, 0x66, 0x75,
63353 +     0x25, 0x28, 0x74, 0x65, 0xE4, 0x6B, 0xF5, 0x6B, 0x6A, 0xF5, 0x6A, 0x35, 0x6B, 0xAF, 0x6A, 0xAE,
63354 +     0xF5, 0x08, 0x24, 0xEF, 0xF5, 0x3E, 0xE4, 0x64, 0x15, 0x30, 0x80, 0x63, 0x3E, 0x08, 0x90, 0x66,
63355 +     0x00, 0x7E, 0xFF, 0xE0, 0xA1, 0x7D, 0x00, 0x7C, 0x8E, 0x98, 0x02, 0x12, 0x74, 0x25, 0x8F, 0x24,
63356 +     0xF5, 0x25, 0x25, 0x40, 0x24, 0x35, 0xE4, 0x25, 0x25, 0xE5, 0x24, 0xF5, 0x07, 0x78, 0x24, 0xAE,
63357 +     0xCE, 0x13, 0xC3, 0xCE, 0xF5, 0xF9, 0xD8, 0x13, 0x90, 0x24, 0x8E, 0x25, 0x25, 0xE5, 0x3E, 0x08,
63358 +     0xFF, 0x7B, 0x22, 0xF0, 0x5D, 0x79, 0x20, 0x7A, 0x75, 0xF8, 0x03, 0x12, 0x6B, 0x75, 0x00, 0x6A,
63359 +     0x65, 0xF5, 0xE4, 0x00, 0x75, 0x2B, 0x5B, 0x75, 0xAE, 0x22, 0x8B, 0x5C, 0x8F, 0x6B, 0xAF, 0x6A,
63360 +     0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x1F, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74,
63361 +     0x8F, 0x6B, 0xAF, 0x6A, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x20, 0x24, 0x83, 0xF5, 0x3E, 0xE4,
63362 +     0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x6B, 0xAF, 0x6A, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x21, 0x24,
63363 +     0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x6B, 0xAF, 0x6A, 0xEF, 0x83, 0x8E, 0x82,
63364 +     0x82, 0xF5, 0x22, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x6B, 0xAF, 0x6A,
63365 +     0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x23, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xE5, 0xF0, 0x4D, 0x74,
63366 +     0x1F, 0x03, 0xB4, 0x65, 0xE0, 0x89, 0x0D, 0x90, 0xF0, 0x24, 0x00, 0x90, 0xE0, 0x8A, 0x0D, 0x90,
63367 +     0xF0, 0x25, 0x00, 0x90, 0xE0, 0x8B, 0x0D, 0x90, 0xF0, 0x26, 0x00, 0x90, 0x75, 0x2D, 0x5B, 0x75,
63368 +     0x05, 0x22, 0x3A, 0x5C, 0x25, 0x28, 0x74, 0x65, 0xE4, 0x6B, 0xF5, 0x6B, 0x6A, 0xF5, 0x6A, 0x35,
63369 +     0xD5, 0x09, 0x90, 0x22, 0xE4, 0x68, 0x60, 0xE0, 0x90, 0xF6, 0x75, 0x78, 0x18, 0xE0, 0x41, 0x08,
63370 +     0x02, 0x60, 0xE6, 0xF6, 0x74, 0x78, 0x06, 0x08, 0x41, 0x08, 0x90, 0xE6, 0xA6, 0x08, 0x90, 0xF0,
63371 +     0x60, 0xE6, 0xF6, 0xE0, 0x78, 0x06, 0x08, 0x02, 0x08, 0x90, 0xE6, 0x74, 0x09, 0x90, 0xF0, 0xA6,
63372 +     0xE6, 0xF6, 0xE0, 0x0B, 0x06, 0x08, 0x02, 0x60, 0x90, 0xE6, 0x74, 0x78, 0x90, 0xF0, 0x0B, 0x09,
63373 +     0xF6, 0xE0, 0x70, 0x09, 0x08, 0x02, 0x60, 0xE6, 0xE6, 0x74, 0x78, 0x06, 0xF0, 0x70, 0x09, 0x90,
63374 +     0xE6, 0x77, 0x78, 0xC3, 0xE6, 0x18, 0xFC, 0x94, 0x0C, 0x50, 0xFF, 0x94, 0x77, 0x78, 0xE6, 0x18,
63375 +     0xE4, 0x18, 0xF6, 0x26, 0x07, 0x80, 0xF6, 0x36, 0x76, 0x78, 0xFF, 0x74, 0xD3, 0xF6, 0x08, 0xF6,
63376 +     0x94, 0xE6, 0x79, 0x78, 0x94, 0xE6, 0x18, 0x00, 0x08, 0x08, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6,
63377 +     0x78, 0x22, 0x16, 0x01, 0x00, 0x90, 0xE6, 0x76, 0xE6, 0x08, 0xF0, 0x27, 0xF0, 0x4F, 0x00, 0x90,
63378 +     0x75, 0x2D, 0x5B, 0x75, 0x22, 0x22, 0x3A, 0x5C, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
63379 +     0x73, 0x65, 0x54, 0x09, 0x09, 0x00, 0x0A, 0x74, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75,
63380 +     0x42, 0x4C, 0x09, 0x09, 0x09, 0x09, 0x00, 0x0A, 0x4C, 0x4F, 0x43, 0x09, 0x0A, 0x64, 0x25, 0x3D,
63381 +     0x47, 0x09, 0x09, 0x00, 0x00, 0x0A, 0x45, 0x42, 0x69, 0x78, 0x45, 0x09, 0x01, 0x00, 0x0A, 0x74,
63382 +     0x4F, 0x4D, 0x41, 0x09, 0x53, 0x4E, 0x20, 0x4E, 0x08, 0x20, 0x00, 0x0A, 0x7B, 0x2F, 0x21, 0x02,
63383 +     0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x10, 0xE0, 0x00, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
63384 +     0x13, 0xC3, 0xCE, 0x06, 0xF9, 0xD8, 0x13, 0xCE, 0xE0, 0x25, 0x01, 0x54, 0x00, 0x06, 0x90, 0xFD,
63385 +     0x54, 0x13, 0xC4, 0xE0, 0x03, 0x54, 0x4D, 0x01, 0x31, 0x06, 0x90, 0xFF, 0x4F, 0xFC, 0x54, 0xE0,
63386 +     0x75, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x31, 0x06, 0x90, 0x90, 0xFF, 0x03, 0x54,
63387 +     0x54, 0xE0, 0x76, 0x07, 0x90, 0xF0, 0x4F, 0xF8, 0x44, 0xE0, 0x8E, 0x07, 0x07, 0x90, 0xF0, 0x01,
63388 +     0x01, 0x44, 0xE0, 0x8F, 0x90, 0x07, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x02,
63389 +     0xFE, 0x54, 0xE0, 0x8F, 0x92, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x93, 0x07, 0x90,
63390 +     0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x94, 0x07, 0xF0, 0x02, 0x44, 0xF0, 0xE0, 0x93, 0x07, 0x90,
63391 +     0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x79, 0x07, 0x0C, 0xD2, 0xF0, 0x03, 0x90, 0x0B, 0x02, 0x12,
63392 +     0x44, 0xE0, 0xBE, 0x07, 0x06, 0x90, 0xF0, 0x01, 0x03, 0x54, 0xE0, 0x31, 0xBF, 0x07, 0x90, 0xFF,
63393 +     0x4F, 0xF8, 0x54, 0xE0, 0xD7, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xD8, 0x07, 0x90,
63394 +     0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0xD9, 0x07, 0xF0, 0x02, 0x44, 0xF0, 0xE0, 0xD8, 0x07, 0x90,
63395 +     0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0xDB, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0xDC,
63396 +     0xDD, 0x07, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x02, 0xFE, 0x54, 0xE0, 0xDC,
63397 +     0xC2, 0x07, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0x04, 0x44,
63398 +     0x54, 0xE0, 0x7A, 0x07, 0x06, 0x90, 0xFF, 0x01, 0xC4, 0xFE, 0xE0, 0x01, 0x54, 0x13, 0x13, 0x13,
63399 +     0x29, 0x60, 0x6F, 0x01, 0x20, 0x7A, 0xFF, 0x7B, 0xFF, 0xE0, 0x16, 0x79, 0x13, 0x13, 0x13, 0xC4,
63400 +     0x7C, 0xFD, 0x01, 0x54, 0xE5, 0x0C, 0x12, 0x00, 0xE0, 0x01, 0x06, 0x90, 0x13, 0xC4, 0x80, 0x54,
63401 +     0x01, 0x54, 0x13, 0x13, 0x7A, 0x07, 0x90, 0xFF, 0x4F, 0xFE, 0x54, 0xE0, 0x00, 0x06, 0x90, 0xF0,
63402 +     0x13, 0x13, 0xC4, 0xE0, 0xE0, 0x20, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x2B, 0xE0, 0x20, 0x3F, 0x54,
63403 +     0xC4, 0xE0, 0xA3, 0x23, 0x54, 0x13, 0x13, 0x13, 0x18, 0xE0, 0x20, 0x01, 0xE0, 0x79, 0x07, 0x90,
63404 +     0xE0, 0xF0, 0xFC, 0x54, 0x90, 0xF0, 0xFC, 0x54, 0x54, 0xE0, 0x03, 0x06, 0x5B, 0x75, 0xF0, 0xFB,
63405 +     0x3C, 0x5C, 0x75, 0x24, 0x60, 0x71, 0xE5, 0x22, 0x7A, 0xFF, 0x7B, 0x18, 0x12, 0x00, 0x79, 0x20,
63406 +     0x5B, 0x75, 0xF8, 0x03, 0x24, 0x5C, 0x75, 0x22, 0x01, 0x90, 0x08, 0xD2, 0x20, 0x44, 0xE0, 0xAD,
63407 +     0xEF, 0x20, 0xAF, 0xF0, 0xAF, 0x39, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20, 0x90, 0x31, 0xE0, 0x20,
63408 +     0xFE, 0xE0, 0x00, 0x06, 0x07, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE, 0x20, 0xF9, 0xD8, 0x13,
63409 +     0x06, 0x90, 0x24, 0xE0, 0x13, 0xC4, 0xE0, 0x00, 0x20, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x18, 0xE0,
63410 +     0x20, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x10, 0xE0, 0x13, 0xC4, 0xE0, 0x12, 0x06, 0x70, 0x07, 0x54,
63411 +     0x75, 0x24, 0x5B, 0x75, 0x60, 0xE5, 0x3C, 0x5C, 0x04, 0x70, 0x5C, 0x65, 0x5B, 0x65, 0x5F, 0xE5,
63412 +     0x5B, 0x85, 0x08, 0x60, 0x60, 0x5C, 0x85, 0x5F, 0x5F, 0xAA, 0x08, 0xD2, 0x02, 0x12, 0x60, 0xA9,
63413 +     0x22, 0x08, 0xC2, 0xFF, 0x7B, 0x09, 0x08, 0x30, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x07,
63414 +     0xE0, 0x00, 0x06, 0x90, 0x54, 0x13, 0x13, 0xC4, 0x13, 0xE0, 0x20, 0x03, 0x54, 0x13, 0x13, 0xE0,
63415 +     0x0B, 0xE0, 0x20, 0x3F, 0x13, 0xC4, 0xE0, 0xA3, 0x01, 0x54, 0x13, 0x13, 0x75, 0x07, 0xE0, 0x30,
63416 +     0x5C, 0x75, 0x20, 0x5B, 0x5B, 0x75, 0x22, 0x3A, 0x5D, 0x5C, 0x75, 0x22, 0x09, 0x08, 0x30, 0x22,
63417 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x21, 0x79, 0x12, 0x06, 0x90, 0xF8, 0x54, 0x13, 0xC4, 0xE0,
63418 +     0x94, 0xD3, 0xFF, 0x07, 0xE4, 0x02, 0x40, 0x04, 0x94, 0xD3, 0xEF, 0xFF, 0x1F, 0x01, 0x40, 0x02,
63419 +     0xE0, 0xB5, 0x07, 0x90, 0x60, 0x6F, 0x03, 0x54, 0x90, 0x9C, 0x51, 0x02, 0xC4, 0xE0, 0x12, 0x06,
63420 +     0x70, 0x07, 0x54, 0x13, 0x24, 0x5B, 0x75, 0x06, 0x22, 0x3C, 0x5C, 0x75, 0x07, 0x90, 0x07, 0xAD,
63421 +     0xFE, 0x54, 0xE0, 0x96, 0xFD, 0x54, 0xE0, 0xF0, 0x75, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
63422 +     0xE0, 0xAE, 0x07, 0x90, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0xB0, 0x07, 0x54, 0xE0, 0xF0, 0xFC,
63423 +     0xF0, 0x08, 0x44, 0xF3, 0x44, 0xCF, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x10, 0x07, 0x90, 0xF0, 0xC0,
63424 +     0x02, 0x44, 0xE0, 0xAF, 0xFD, 0x54, 0xE0, 0xF0, 0x76, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0,
63425 +     0x54, 0xED, 0xF0, 0x02, 0x07, 0x90, 0xFF, 0x03, 0xFC, 0x54, 0xE0, 0xB5, 0x07, 0x90, 0xF0, 0x4F,
63426 +     0x01, 0x44, 0xE0, 0x8E, 0x90, 0x07, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03,
63427 +     0xFC, 0x54, 0xE0, 0xF1, 0xF3, 0x54, 0xE0, 0xF0, 0xE0, 0xF0, 0x04, 0x44, 0x20, 0x44, 0xCF, 0x54,
63428 +     0xC0, 0x44, 0xE0, 0xF0, 0x00, 0x0D, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0x44, 0x9F, 0x54, 0xE0,
63429 +     0x44, 0xE0, 0xF0, 0x20, 0x90, 0xE0, 0xF0, 0x18, 0x90, 0xF0, 0x20, 0x0D, 0x90, 0xE0, 0x00, 0x0D,
63430 +     0x90, 0xF0, 0x40, 0x0D, 0x90, 0xE0, 0x00, 0x0D, 0x90, 0xF0, 0x60, 0x0D, 0x59, 0x74, 0x0C, 0x0D,
63431 +     0x2C, 0x0D, 0x90, 0xF0, 0x4C, 0x0D, 0x90, 0xF0, 0x6C, 0x0D, 0x90, 0xF0, 0x01, 0x0D, 0x90, 0xF0,
63432 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x04, 0x44, 0xE0, 0xF0, 0xEF, 0x54, 0xE0,
63433 +     0xF0, 0xDF, 0x54, 0xE0, 0x21, 0x0D, 0x90, 0xE0, 0x01, 0x0D, 0x90, 0xF0, 0x41, 0x0D, 0x90, 0xE0,
63434 +     0x01, 0x0D, 0x90, 0xF0, 0x61, 0x0D, 0x90, 0xE0, 0x82, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74,
63435 +     0x44, 0xE0, 0xF5, 0x07, 0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0xF9, 0xE0, 0xF0, 0x04, 0x44,
63436 +     0x40, 0x44, 0x8F, 0x54, 0xFA, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x54, 0xE0, 0xF0, 0x04,
63437 +     0xF0, 0x40, 0x44, 0x8F, 0xE0, 0xFD, 0x09, 0x90, 0xE4, 0xF0, 0x01, 0x44, 0xF0, 0x00, 0x0A, 0x90,
63438 +     0xF0, 0xFF, 0x09, 0x90, 0xF0, 0xFE, 0x09, 0x90, 0x04, 0x01, 0x0A, 0x90, 0x93, 0x09, 0x90, 0xF0,
63439 +     0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x92, 0x09, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44,
63440 +     0x00, 0xF0, 0xF7, 0x54, 0x00, 0x00, 0x00, 0x00, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xC7, 0x09, 0x90,
63441 +     0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0xCE, 0x09,
63442 +     0x44, 0xE0, 0xF0, 0x01, 0x09, 0x90, 0xF0, 0x02, 0x01, 0x44, 0xE0, 0xCF, 0xFB, 0x54, 0xE0, 0xF0,
63443 +     0xF7, 0x54, 0xE0, 0xF0, 0xD0, 0x09, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04, 0x44, 0xE0,
63444 +     0xE0, 0xD1, 0x09, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x08, 0x44, 0x90, 0xE0, 0xA8, 0x00,
63445 +     0x90, 0xF0, 0x3E, 0x08, 0x90, 0xE0, 0xA9, 0x00, 0x90, 0xF0, 0xA3, 0x08, 0x90, 0xE0, 0xAA, 0x00,
63446 +     0x90, 0xF0, 0x08, 0x09, 0x90, 0xE0, 0xAB, 0x00, 0x22, 0xF0, 0x6D, 0x09, 0x20, 0x7A, 0xFF, 0x7B,
63447 +     0x03, 0x12, 0x28, 0x79, 0xAD, 0x01, 0x90, 0xF8, 0xF0, 0xDF, 0x54, 0xE0, 0x54, 0xEF, 0x20, 0xAF,
63448 +     0x75, 0x20, 0xF5, 0xEF, 0x5E, 0x75, 0x01, 0x5D, 0xFF, 0x7B, 0x22, 0xC5, 0x30, 0x79, 0x20, 0x7A,
63449 +     0x22, 0xF8, 0x03, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
63450 +     0x42, 0x30, 0x31, 0x09, 0x09, 0x00, 0x0A, 0x54, 0x75, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70,
63451 +     0x6B, 0x6E, 0x69, 0x4C, 0x0A, 0x70, 0x55, 0x2D, 0x4C, 0x09, 0x09, 0x00, 0x2D, 0x6B, 0x6E, 0x69,
63452 +     0x73, 0x73, 0x6F, 0x4C, 0x4C, 0x09, 0x00, 0x0A, 0x2D, 0x6B, 0x6E, 0x69, 0x6E, 0x77, 0x6F, 0x44,
63453 +     0x09, 0x09, 0x00, 0x0A, 0x00, 0x49, 0x44, 0x4D, 0x00, 0x0A, 0x00, 0x58, 0x69, 0x78, 0x45, 0x09,
63454 +     0x01, 0x00, 0x0A, 0x74, 0x0D, 0x60, 0x71, 0xE5, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x00, 0x79,
63455 +     0xD2, 0xDC, 0x11, 0xF8, 0xEF, 0x20, 0xAF, 0x08, 0x20, 0x0F, 0x54, 0xC4, 0x20, 0xAF, 0x22, 0xE0,
63456 +     0x1C, 0xE0, 0x20, 0xEF, 0xC3, 0xEF, 0x20, 0xAF, 0x14, 0xE0, 0x20, 0x13, 0xC4, 0xEF, 0x20, 0xAF,
63457 +     0x20, 0x07, 0x54, 0x13, 0x20, 0xAF, 0x0A, 0xE0, 0x54, 0x13, 0x13, 0xEF, 0x1E, 0xE0, 0x30, 0x3F,
63458 +     0xCD, 0x7F, 0x26, 0x7E, 0x70, 0x60, 0x65, 0xEF, 0x5F, 0x65, 0xEE, 0x03, 0xE2, 0x74, 0x10, 0x60,
63459 +     0x04, 0x70, 0x60, 0x65, 0x5F, 0x65, 0x26, 0x74, 0x5B, 0x8E, 0x04, 0x60, 0x60, 0xE5, 0x5C, 0x8F,
63460 +     0x04, 0x70, 0x5C, 0x65, 0x5B, 0x65, 0x5F, 0xE5, 0x5B, 0x85, 0x08, 0x60, 0x60, 0x5C, 0x85, 0x5F,
63461 +     0x5F, 0xAA, 0x08, 0xD2, 0x02, 0x12, 0x60, 0xA9, 0x78, 0x08, 0xC2, 0xFF, 0x01, 0x54, 0xE6, 0x79,
63462 +     0x9F, 0xE4, 0xC3, 0xFF, 0x00, 0x94, 0x08, 0x74, 0x18, 0xFC, 0x05, 0x54, 0xFE, 0x13, 0xC3, 0xE6,
63463 +     0xFF, 0x13, 0xE6, 0x08, 0xF6, 0x18, 0x6C, 0xEE, 0x22, 0xF6, 0x08, 0xEF, 0x20, 0x7A, 0xFF, 0x7B,
63464 +     0x03, 0x12, 0x07, 0x79, 0x43, 0x20, 0x90, 0xF8, 0x02, 0x60, 0x93, 0xE4, 0x0A, 0x71, 0x09, 0xC2,
63465 +     0x90, 0x7F, 0x03, 0x12, 0xFF, 0xE0, 0x8A, 0x0D, 0xE0, 0x8B, 0x0D, 0x90, 0x07, 0x90, 0xFF, 0x6F,
63466 +     0xE4, 0xFD, 0xE0, 0x0B, 0xEF, 0xF6, 0x78, 0x78, 0x90, 0xF6, 0x08, 0x6D, 0x29, 0x31, 0x23, 0x06,
63467 +     0x74, 0xF3, 0x07, 0x90, 0x78, 0xE4, 0xF0, 0x0D, 0xF6, 0x08, 0xF6, 0x72, 0x08, 0xAA, 0x76, 0x08,
63468 +     0x5B, 0x75, 0xE6, 0x76, 0xFE, 0x5C, 0x75, 0x21, 0x13, 0xFF, 0xE0, 0x22, 0x13, 0x3F, 0x54, 0x13,
63469 +     0x06, 0x90, 0x0C, 0x92, 0xE0, 0x30, 0xE0, 0x27, 0x1A, 0x0C, 0x30, 0x03, 0xE0, 0x27, 0x06, 0x90,
63470 +     0x90, 0x55, 0xE0, 0x20, 0xFE, 0xE0, 0x26, 0x06, 0x02, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
63471 +     0x20, 0xF9, 0xD8, 0x13, 0x0C, 0xC2, 0x42, 0xE0, 0x74, 0x01, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x0F,
63472 +     0x90, 0xF0, 0x04, 0x21, 0x54, 0xE0, 0x00, 0x0D, 0x0D, 0x90, 0xF0, 0x9F, 0x9F, 0x54, 0xE0, 0x20,
63473 +     0x90, 0xF0, 0x20, 0x44, 0x13, 0xE0, 0x8B, 0x0D, 0x24, 0x01, 0x54, 0x13, 0x0C, 0x0D, 0x90, 0x22,
63474 +     0x2C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x12, 0x74, 0xE4, 0x74, 0xF1, 0x07, 0xF2, 0x07, 0x90, 0xF0,
63475 +     0x90, 0xF0, 0xB1, 0x74, 0x40, 0x80, 0xA4, 0x00, 0x0D, 0x90, 0x0C, 0xD2, 0xF0, 0x0F, 0x74, 0x21,
63476 +     0x04, 0x01, 0x0D, 0x90, 0x00, 0x0D, 0x90, 0xF0, 0x44, 0x9F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x20,
63477 +     0x9F, 0x54, 0xE0, 0x20, 0x0C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x12, 0x74, 0x13, 0xE0, 0x8B, 0x0D,
63478 +     0x24, 0x01, 0x54, 0x13, 0x2C, 0x0D, 0x90, 0x22, 0xF1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xB1, 0x74,
63479 +     0xE4, 0x74, 0xF2, 0x07, 0xA5, 0x00, 0x90, 0xF0, 0x3E, 0x08, 0x90, 0xE0, 0xE4, 0x0C, 0xA2, 0xF0,
63480 +     0xFC, 0x01, 0x54, 0x33, 0xE0, 0x25, 0xE0, 0x25, 0x23, 0x06, 0x90, 0xFE, 0x4E, 0xFB, 0x54, 0xE0,
63481 +     0x33, 0x33, 0xEC, 0xF0, 0xFF, 0xF8, 0x54, 0x33, 0x4F, 0xF7, 0x54, 0xE0, 0x08, 0x30, 0x22, 0xF0,
63482 +     0x7A, 0xFF, 0x7B, 0x25, 0x12, 0x26, 0x79, 0x20, 0x76, 0x78, 0xF8, 0x03, 0x76, 0x08, 0xF4, 0x76,
63483 +     0x8F, 0x07, 0x90, 0x24, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x93, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
63484 +     0x44, 0xE0, 0x8B, 0x07, 0x06, 0x90, 0xF0, 0x02, 0x54, 0xC4, 0xE0, 0x00, 0x1B, 0xE0, 0x30, 0x0F,
63485 +     0xE6, 0x75, 0x78, 0xD3, 0xE6, 0x18, 0x00, 0x94, 0x09, 0x40, 0x00, 0x94, 0x18, 0x16, 0xE6, 0x08,
63486 +     0x80, 0x16, 0x01, 0x70, 0x26, 0x5B, 0x75, 0x06, 0x90, 0xCD, 0x5C, 0x75, 0x54, 0xE0, 0xA0, 0x07,
63487 +     0x60, 0x01, 0x64, 0x07, 0x8B, 0x07, 0x90, 0x09, 0x30, 0x13, 0xC3, 0xE0, 0x07, 0x90, 0x1D, 0xE0,
63488 +     0x13, 0xC3, 0xE0, 0x8B, 0xE0, 0x30, 0x72, 0x78, 0x08, 0x13, 0x76, 0x07, 0x05, 0x80, 0x88, 0x76,
63489 +     0x76, 0x08, 0x09, 0x76, 0x25, 0x5B, 0x75, 0xC4, 0x90, 0x6A, 0x5C, 0x75, 0xC4, 0xE0, 0x00, 0x06,
63490 +     0xE0, 0x30, 0x0F, 0x54, 0x23, 0x06, 0x90, 0x05, 0x06, 0x90, 0x07, 0x80, 0xE0, 0x20, 0xE0, 0x27,
63491 +     0x78, 0x29, 0x31, 0x0A, 0x08, 0xF4, 0x76, 0x76, 0xD3, 0x22, 0x24, 0x76, 0x94, 0xE6, 0x77, 0x78,
63492 +     0x94, 0xE6, 0x18, 0x00, 0x08, 0x08, 0x40, 0x00, 0x70, 0x18, 0x16, 0xE6, 0x78, 0x22, 0x16, 0x01,
63493 +     0x08, 0xF4, 0x76, 0x76, 0x07, 0x90, 0x24, 0x76, 0x07, 0x54, 0xE0, 0xA0, 0x79, 0x78, 0x4B, 0x70,
63494 +     0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFD, 0x01, 0x70, 0x6F, 0x01,
63495 +     0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x35, 0x06, 0x79, 0x78, 0xF0, 0x08, 0x0C, 0x92, 0x13, 0xE6,
63496 +     0xFF, 0x7B, 0x32, 0x31, 0x32, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0xFF, 0xE0, 0x23, 0x06,
63497 +     0x3F, 0x54, 0x13, 0x13, 0x7B, 0x09, 0xE0, 0x30, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x38,
63498 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x3A, 0x79, 0x90, 0xE4, 0x22, 0xF8, 0x90, 0xF0, 0x01, 0x0D,
63499 +     0x90, 0xF0, 0x21, 0x0D, 0xFF, 0x74, 0x41, 0x0D, 0x61, 0x0D, 0x90, 0xF0, 0x00, 0x0D, 0x90, 0xF0,
63500 +     0xF0, 0xF8, 0x54, 0xE0, 0xF0, 0x18, 0x44, 0xE0, 0x20, 0x0D, 0x90, 0xE0, 0x0A, 0x0D, 0x90, 0xF0,
63501 +     0x90, 0xF0, 0x49, 0x74, 0x90, 0xF0, 0x2A, 0x0D, 0x5C, 0x74, 0x06, 0x0D, 0x26, 0x0D, 0x90, 0xF0,
63502 +     0x82, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74, 0x11, 0x74, 0x0C, 0x0D, 0x2C, 0x0D, 0x90, 0xF0,
63503 +     0x02, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x30, 0x74, 0x90, 0xF0, 0x22, 0x0D, 0x20, 0x74, 0x05, 0x0D,
63504 +     0x25, 0x0D, 0x90, 0xF0, 0xF0, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0xF5, 0x07,
63505 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0xFD, 0xF8, 0x54, 0xE0, 0xF9,
63506 +     0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0xFD, 0x09, 0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02,
63507 +     0x0A, 0x90, 0xF0, 0xFD, 0xF0, 0xAB, 0x74, 0x00, 0x14, 0xFF, 0x09, 0x90, 0xFE, 0x09, 0x90, 0xF0,
63508 +     0x90, 0xF0, 0x0A, 0x74, 0x01, 0x74, 0x01, 0x0A, 0x55, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
63509 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x56, 0x08, 0x90, 0xE0, 0xF0, 0xF0, 0x54,
63510 +     0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x57, 0x08, 0xF0, 0x06, 0x44, 0xF8, 0xE0, 0x58, 0x08, 0x90,
63511 +     0x90, 0xF0, 0xFA, 0x74, 0x44, 0xE0, 0x5C, 0x08, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0xAB, 0x74, 0x5F,
63512 +     0x14, 0x5E, 0x08, 0x90, 0x5D, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x01, 0x74, 0x60, 0x08,
63513 +     0xFF, 0x07, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xFE, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44,
63514 +     0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xF7, 0x54, 0x90, 0xF0, 0xFB, 0x54, 0x44, 0xE0, 0xFD, 0x07,
63515 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x00, 0x00, 0xF0, 0xF7, 0x90, 0x00, 0x00, 0x00,
63516 +     0x54, 0xE0, 0xFE, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0xFE, 0x54, 0xE0, 0xFD, 0x33, 0x08, 0x90, 0xF0,
63517 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x34, 0x08, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x3A, 0x08,
63518 +     0x08, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x3B, 0x08, 0x44, 0xE0, 0xF0, 0x3C, 0x08, 0x90, 0xF0,
63519 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x3D, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x08, 0x44,
63520 +     0x44, 0xE0, 0x38, 0x08, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x8E, 0x8F, 0x07, 0x90, 0xF0,
63521 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x90, 0x07, 0x90, 0x03, 0x44, 0xF0, 0x54, 0x91, 0x07, 0x90, 0xF0,
63522 +     0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x8F, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x92,
63523 +     0x93, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x94, 0x07, 0x90, 0x01, 0x44, 0xF0, 0x54,
63524 +     0x95, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x93, 0x07, 0x06, 0x90, 0xF0, 0xFE,
63525 +     0x13, 0xC4, 0xE0, 0x26, 0xFE, 0x24, 0x07, 0x54, 0x70, 0x04, 0x1D, 0x60, 0x79, 0x07, 0x90, 0x22,
63526 +     0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xF0, 0xE0, 0x94, 0x07, 0x90,
63527 +     0x02, 0x44, 0xF0, 0x54, 0x90, 0x0D, 0x80, 0xF0, 0x01, 0x74, 0x79, 0x07, 0xE4, 0x05, 0x80, 0xF0,
63528 +     0xF0, 0x79, 0x07, 0x90, 0xE0, 0x96, 0x07, 0x90, 0xE0, 0xF0, 0x02, 0x44, 0x90, 0xF0, 0x01, 0x44,
63529 +     0x44, 0xE0, 0x97, 0x07, 0x54, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0x02,
63530 +     0x08, 0x90, 0xF0, 0xFD, 0x01, 0x44, 0xE0, 0x49, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0,
63531 +     0xF7, 0x54, 0xE0, 0xF0, 0x4A, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74, 0x90, 0xF0, 0x4B, 0x08,
63532 +     0x54, 0xE0, 0x4C, 0x08, 0xF0, 0x04, 0x44, 0xE0, 0xE0, 0x4D, 0x08, 0x90, 0x12, 0x44, 0xE0, 0x54,
63533 +     0x4E, 0x08, 0x90, 0xF0, 0x44, 0xE0, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x17, 0xC0, 0x54, 0xE0, 0x4F,
63534 +     0x90, 0xF0, 0x26, 0x44, 0x54, 0xE0, 0x50, 0x08, 0xF0, 0x01, 0x44, 0xFC, 0xF0, 0x3C, 0x44, 0xE0,
63535 +     0xE0, 0x52, 0x08, 0x90, 0xE0, 0xF0, 0x03, 0x44, 0x90, 0xF0, 0xF3, 0x54, 0x54, 0xE0, 0x49, 0x08,
63536 +     0x07, 0x90, 0xF0, 0xFD, 0x10, 0x44, 0xE0, 0x07, 0x08, 0x30, 0x22, 0xF0, 0x7A, 0xFF, 0x7B, 0x2B,
63537 +     0x12, 0x0F, 0x79, 0x20, 0x06, 0x90, 0xF8, 0x03, 0x04, 0x44, 0xE0, 0x03, 0x35, 0x06, 0x90, 0xF0,
63538 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x8F, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0x93, 0x07,
63539 +     0x78, 0xE4, 0xF0, 0xFE, 0xF6, 0x08, 0xF6, 0x74, 0xE0, 0xA0, 0x07, 0x90, 0x54, 0x13, 0x13, 0x13,
63540 +     0x0D, 0xE0, 0x30, 0x1F, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0x02, 0x44, 0x08, 0x74, 0xA0, 0x07,
63541 +     0x91, 0x07, 0x90, 0xF0, 0x90, 0x14, 0x60, 0xE0, 0x44, 0xE0, 0x8F, 0x07, 0x07, 0x90, 0xF0, 0x01,
63542 +     0xF0, 0x03, 0x74, 0x91, 0xE0, 0x8F, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0xAE, 0x01,
63543 +     0xFF, 0xE0, 0xF0, 0x01, 0xE0, 0x8B, 0x07, 0x90, 0x54, 0x13, 0x13, 0xC4, 0xC4, 0xEF, 0xFE, 0x01,
63544 +     0xFD, 0x01, 0x54, 0x13, 0xFF, 0xDF, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0xE0, 0x54, 0x33, 0xC4,
63545 +     0xAE, 0x01, 0x90, 0x4F, 0x90, 0xFF, 0xE0, 0xF0, 0xC4, 0xE0, 0x8B, 0x07, 0xFE, 0x01, 0x54, 0x13,
63546 +     0x13, 0x13, 0x13, 0xEF, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xF7, 0x54, 0x33, 0x01, 0x54, 0x4E,
63547 +     0xF8, 0x54, 0x33, 0x33, 0xAE, 0x01, 0x90, 0x4F, 0x90, 0xFF, 0xE0, 0xF0, 0xC3, 0xE0, 0x8B, 0x07,
63548 +     0xFE, 0x01, 0x54, 0x13, 0x01, 0x54, 0xC4, 0xEF, 0xEF, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF,
63549 +     0xF0, 0x54, 0xC4, 0x01, 0xAE, 0x01, 0x90, 0x4F, 0x8B, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x62, 0x74,
63550 +     0x54, 0xE0, 0x23, 0x06, 0x08, 0x90, 0xF0, 0x0F, 0x01, 0x54, 0xE0, 0x53, 0xA0, 0x07, 0x90, 0xFF,
63551 +     0x01, 0x54, 0xC4, 0xE0, 0x06, 0x90, 0xFF, 0x4F, 0x13, 0xFE, 0xE0, 0x23, 0x6F, 0x01, 0x54, 0x13,
63552 +     0x54, 0xC4, 0x01, 0x54, 0x54, 0xE0, 0xFF, 0xF0, 0x90, 0xF0, 0x4F, 0xEF, 0x54, 0xE0, 0xA0, 0x07,
63553 +     0x60, 0x01, 0x64, 0x07, 0x07, 0x54, 0xE0, 0x40, 0x39, 0x60, 0x03, 0x64, 0xE6, 0x73, 0x78, 0xD3,
63554 +     0xE6, 0x18, 0x00, 0x94, 0x08, 0x40, 0x00, 0x94, 0x18, 0x16, 0xE6, 0x08, 0x22, 0x16, 0x01, 0x70,
63555 +     0x75, 0x21, 0x5B, 0x75, 0xFF, 0x7B, 0xFE, 0x5C, 0x19, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12,
63556 +     0x54, 0xE0, 0xAE, 0x01, 0x06, 0x90, 0xF0, 0xFE, 0xFB, 0x54, 0xE0, 0x03, 0x35, 0x06, 0x90, 0xF0,
63557 +     0xF0, 0x01, 0x44, 0xE0, 0xA0, 0x07, 0x90, 0x22, 0xFF, 0x07, 0x54, 0xE0, 0x03, 0xBF, 0x72, 0x78,
63558 +     0x08, 0x13, 0x76, 0x06, 0x76, 0x22, 0x88, 0x76, 0xC4, 0x76, 0x08, 0x09, 0x93, 0x07, 0x90, 0x22,
63559 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x9E, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44, 0x5C, 0x75, 0x26, 0x5B,
63560 +     0x08, 0x30, 0x22, 0xE2, 0x7A, 0xFF, 0x7B, 0x09, 0x12, 0x3C, 0x79, 0x20, 0x07, 0x90, 0xF8, 0x03,
63561 +     0xF0, 0x03, 0x74, 0x97, 0xE0, 0x96, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xAE, 0x01,
63562 +     0x06, 0x90, 0xF0, 0xFE, 0xA3, 0xF0, 0xE0, 0x02, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xDF, 0x54, 0xE0,
63563 +     0x75, 0x01, 0x5D, 0x75, 0x22, 0x22, 0xC5, 0x5E, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
63564 +     0x30, 0x30, 0x31, 0x09, 0x0A, 0x58, 0x54, 0x62, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x74,
63565 +     0x61, 0x57, 0x09, 0x00, 0x0A, 0x50, 0x74, 0x69, 0x4D, 0x09, 0x09, 0x00, 0x58, 0x00, 0x49, 0x44,
63566 +     0x09, 0x00, 0x0A, 0x00, 0x0A, 0x43, 0x47, 0x41, 0x41, 0x09, 0x09, 0x00, 0x25, 0x3D, 0x43, 0x47,
63567 +     0x50, 0x00, 0x20, 0x64, 0x25, 0x3D, 0x52, 0x57, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x30, 0x4B, 0x4F,
63568 +     0x4C, 0x09, 0x09, 0x00, 0x25, 0x20, 0x3A, 0x43, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x31, 0x4B, 0x4F,
63569 +     0x4B, 0x4F, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x32, 0x0A, 0x33, 0x4B, 0x4F, 0x4B, 0x4F, 0x09, 0x00,
63570 +     0x09, 0x09, 0x0A, 0x34, 0x00, 0x64, 0x25, 0x00, 0x61, 0x72, 0x54, 0x09, 0x00, 0x0A, 0x6B, 0x63,
63571 +     0x6E, 0x79, 0x53, 0x09, 0x09, 0x00, 0x0A, 0x63, 0x6E, 0x77, 0x6F, 0x44, 0x45, 0x09, 0x00, 0x0A,
63572 +     0x0A, 0x74, 0x69, 0x78, 0x4D, 0x09, 0x09, 0x00, 0x3D, 0x4C, 0x4C, 0x44, 0x00, 0x0A, 0x64, 0x25,
63573 +     0x60, 0x71, 0xE5, 0x01, 0x7A, 0xFF, 0x7B, 0x2C, 0x12, 0x00, 0x79, 0x20, 0x5B, 0x75, 0xF8, 0x03,
63574 +     0x5A, 0x5C, 0x75, 0x21, 0x78, 0xE4, 0x08, 0xD2, 0xF6, 0x08, 0xF6, 0x74, 0xF6, 0x08, 0xF6, 0x08,
63575 +     0x78, 0xF6, 0x7C, 0x78, 0x12, 0x03, 0x76, 0x7A, 0x72, 0x78, 0x7F, 0x03, 0x76, 0x08, 0xAA, 0x76,
63576 +     0x12, 0x74, 0x7F, 0xE6, 0x39, 0x31, 0xB2, 0x0B, 0xE0, 0x00, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4,
63577 +     0x06, 0x90, 0x18, 0xE0, 0x13, 0x13, 0xE0, 0x03, 0xE0, 0x20, 0x3F, 0x54, 0x12, 0x72, 0x7F, 0x0D,
63578 +     0x06, 0x50, 0xB2, 0x0B, 0x75, 0x2C, 0x5B, 0x75, 0x20, 0xAF, 0xF2, 0x5C, 0x0F, 0x54, 0xC4, 0xEF,
63579 +     0xAF, 0x22, 0xE0, 0x20, 0xE0, 0x20, 0xEF, 0x20, 0xEF, 0x20, 0xAF, 0x1C, 0xE0, 0x20, 0x13, 0xC3,
63580 +     0xEF, 0x20, 0xAF, 0x14, 0x07, 0x54, 0x13, 0xC4, 0xAF, 0x0A, 0xE0, 0x20, 0x13, 0x13, 0xEF, 0x20,
63581 +     0xE0, 0x30, 0x3F, 0x54, 0x2C, 0x5B, 0x75, 0x06, 0xE5, 0xF2, 0x5C, 0x75, 0x70, 0x5C, 0x65, 0x60,
63582 +     0x65, 0x5F, 0xE5, 0x04, 0x85, 0x08, 0x60, 0x5B, 0x5C, 0x85, 0x5F, 0x5B, 0xAA, 0x08, 0xD2, 0x60,
63583 +     0x12, 0x60, 0xA9, 0x5F, 0x08, 0xC2, 0xFF, 0x02, 0xE6, 0x82, 0x78, 0x22, 0xC3, 0xFF, 0x01, 0x54,
63584 +     0x08, 0x74, 0x9F, 0xE4, 0x05, 0x54, 0x00, 0x94, 0xC3, 0xE6, 0x18, 0xFC, 0xE6, 0x08, 0xFE, 0x13,
63585 +     0x6C, 0xEE, 0xFF, 0x13, 0x08, 0xEF, 0xF6, 0x18, 0xFF, 0x7B, 0x22, 0xF6, 0x09, 0x79, 0x20, 0x7A,
63586 +     0x31, 0xF8, 0x03, 0x12, 0x24, 0x5B, 0x75, 0x6C, 0x22, 0xDC, 0x5C, 0x75, 0x01, 0x0D, 0x90, 0xE4,
63587 +     0x21, 0x0D, 0x90, 0xF0, 0x41, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xFF, 0x74, 0x90, 0xF0, 0x61, 0x0D,
63588 +     0x54, 0xE0, 0x00, 0x0D, 0x44, 0xE0, 0xF0, 0xF8, 0x44, 0xE0, 0xF0, 0x60, 0x90, 0xE0, 0xF0, 0x18,
63589 +     0x90, 0xF0, 0x20, 0x0D, 0xAA, 0x74, 0x82, 0x0D, 0x02, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x30, 0x74,
63590 +     0x90, 0xF0, 0x22, 0x0D, 0x20, 0x74, 0x05, 0x0D, 0x25, 0x0D, 0x90, 0xF0, 0x06, 0x0D, 0x90, 0xF0,
63591 +     0x90, 0xF0, 0x9C, 0x74, 0x90, 0xF0, 0x26, 0x0D, 0x89, 0x74, 0x0A, 0x0D, 0x2A, 0x0D, 0x90, 0xF0,
63592 +     0x90, 0x34, 0x91, 0xF0, 0x01, 0x74, 0xF0, 0x07, 0xF5, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
63593 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xF9, 0x07, 0x90, 0x04, 0x44, 0xF8, 0x54,
63594 +     0x0A, 0x90, 0xE4, 0xF0, 0x09, 0x90, 0xF0, 0x00, 0x09, 0x90, 0xF0, 0xFF, 0x0A, 0x90, 0xF0, 0xFE,
63595 +     0x90, 0xF0, 0x04, 0x01, 0x44, 0xE0, 0xF6, 0x09, 0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02,
63596 +     0x09, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0xFD, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
63597 +     0x55, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
63598 +     0xE0, 0x56, 0x08, 0x90, 0x03, 0x44, 0xF0, 0x54, 0xCF, 0x54, 0xE0, 0xF0, 0x57, 0x08, 0x90, 0xF0,
63599 +     0x44, 0xF8, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x03, 0xDC, 0x74, 0xE0, 0x58, 0x5C, 0x08, 0x90, 0xF0,
63600 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0x5F, 0x08, 0x90, 0xE4,
63601 +     0x5E, 0x08, 0x90, 0xF0, 0x5D, 0x08, 0x90, 0xF0, 0x60, 0x08, 0x90, 0xF0, 0x07, 0x90, 0xF0, 0x04,
63602 +     0xFD, 0x54, 0xE0, 0xFF, 0xFE, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
63603 +     0xF0, 0xF7, 0x54, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0xFD, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44,
63604 +     0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xF7, 0x54, 0x00, 0xF0, 0xFB, 0x54, 0x00, 0x00, 0x00, 0x00,
63605 +     0xE0, 0xFE, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xFD, 0x07, 0x08, 0x90, 0xF0, 0xFE,
63606 +     0x02, 0x44, 0xE0, 0x33, 0x3A, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
63607 +     0xE0, 0x3B, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0x3C, 0x08,
63608 +     0x44, 0xE0, 0xF0, 0x01, 0x08, 0x90, 0xF0, 0x04, 0x01, 0x44, 0xE0, 0x3D, 0x02, 0x44, 0xE0, 0xF0,
63609 +     0x08, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x38, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
63610 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x36, 0x08, 0x90,
63611 +     0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0x37, 0x08, 0x54, 0xE0, 0xF0, 0x9F,
63612 +     0xF0, 0x05, 0x44, 0xE0, 0xE0, 0x36, 0x08, 0x90, 0xE0, 0xF0, 0xFD, 0x54, 0x90, 0xF0, 0xFB, 0x54,
63613 +     0x44, 0xE0, 0xA1, 0x07, 0x44, 0xE0, 0xF0, 0x04, 0x44, 0xE0, 0xF0, 0x10, 0x07, 0x90, 0xF0, 0x01,
63614 +     0x04, 0x44, 0xE0, 0xA2, 0x10, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0,
63615 +     0xEF, 0x54, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xA6, 0x07, 0x90, 0xF0, 0xF0, 0x30, 0x44, 0xE0,
63616 +     0xE0, 0x8F, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x8E, 0x07, 0x07, 0x90, 0xF0, 0x01,
63617 +     0xF0, 0x54, 0xE0, 0x90, 0x90, 0xF0, 0x03, 0x44, 0x03, 0x74, 0x91, 0x07, 0x8F, 0x07, 0x90, 0xF0,
63618 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x93, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x92, 0x07,
63619 +     0x07, 0x90, 0xF0, 0x01, 0xF0, 0x54, 0xE0, 0x94, 0x90, 0xF0, 0x01, 0x44, 0x03, 0x74, 0x95, 0x07,
63620 +     0x93, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0x74, 0x0F, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03,
63621 +     0xFE, 0x54, 0xE0, 0x0E, 0xFD, 0x54, 0xE0, 0xF0, 0xFC, 0xFD, 0xE4, 0xF0, 0xE0, 0x0F, 0x08, 0x90,
63622 +     0x11, 0x60, 0x03, 0x64, 0xFF, 0x94, 0xED, 0xC3, 0x50, 0x00, 0x94, 0xEC, 0xBD, 0x0D, 0x00, 0x08,
63623 +     0x80, 0x0C, 0x01, 0x00, 0x7A, 0xFF, 0x7B, 0xE7, 0x12, 0x85, 0x79, 0x20, 0x08, 0x90, 0xE5, 0x0C,
63624 +     0xF0, 0x43, 0x74, 0x16, 0xF0, 0x18, 0x08, 0x90, 0xF0, 0x1A, 0x08, 0x90, 0xF0, 0x1C, 0x08, 0x90,
63625 +     0x74, 0x01, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03, 0x08, 0x90, 0xF0, 0x02, 0x08, 0x90, 0xF0, 0x03,
63626 +     0xFC, 0xE4, 0xF0, 0x04, 0xBD, 0x0D, 0x00, 0xFD, 0xED, 0x0C, 0x01, 0x00, 0x70, 0x4C, 0x80, 0x64,
63627 +     0x16, 0x08, 0x90, 0xF4, 0x90, 0xF0, 0x42, 0x74, 0x90, 0xF0, 0x18, 0x08, 0x90, 0xF0, 0x1A, 0x08,
63628 +     0x90, 0xF0, 0x1C, 0x08, 0x04, 0x74, 0x01, 0x08, 0x02, 0x08, 0x90, 0xF0, 0x03, 0x08, 0x90, 0xF0,
63629 +     0x04, 0x08, 0x90, 0xF0, 0x0E, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
63630 +     0x74, 0x1E, 0x08, 0x90, 0x07, 0x90, 0xF0, 0x12, 0xF0, 0x0D, 0x74, 0xF3, 0xE0, 0x07, 0x07, 0x90,
63631 +     0x22, 0xF0, 0x10, 0x44, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x0C, 0x92, 0x13, 0x3F,
63632 +     0xE0, 0x27, 0x06, 0x90, 0x30, 0x03, 0xE0, 0x30, 0x06, 0x90, 0x1A, 0x0C, 0xE0, 0x20, 0xE0, 0x27,
63633 +     0x26, 0x06, 0x90, 0x3D, 0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13,
63634 +     0x2A, 0xE0, 0x20, 0xF9, 0x0D, 0x90, 0x0C, 0xC2, 0xF0, 0x0F, 0x74, 0x01, 0x04, 0x21, 0x0D, 0x90,
63635 +     0xF1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xE4, 0x74, 0xB1, 0x74, 0xF2, 0x07, 0x0C, 0x0D, 0x90, 0xF0,
63636 +     0x90, 0xF0, 0x36, 0x74, 0x15, 0x74, 0x2C, 0x0D, 0xA6, 0x00, 0x90, 0xF0, 0x0C, 0xD2, 0x28, 0x80,
63637 +     0x74, 0x21, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x0F, 0x90, 0xF0, 0x04, 0x01, 0xB1, 0x74, 0xF1, 0x07,
63638 +     0xF2, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xE4, 0x74, 0x36, 0x74, 0x2C, 0x0D, 0x0C, 0x0D, 0x90, 0xF0,
63639 +     0x90, 0xF0, 0x15, 0x74, 0x90, 0xE0, 0xA7, 0x00, 0xA2, 0xF0, 0x3E, 0x08, 0x54, 0x33, 0xE4, 0x0C,
63640 +     0xE0, 0x25, 0xFC, 0x01, 0x90, 0xFE, 0xE0, 0x25, 0x54, 0xE0, 0x23, 0x06, 0xEC, 0xF0, 0x4E, 0xFB,
63641 +     0x54, 0x33, 0x33, 0x33, 0x54, 0xE0, 0xFF, 0xF8, 0x22, 0xF0, 0x4F, 0xF7, 0x7B, 0x6E, 0x08, 0x30,
63642 +     0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x11, 0xE0, 0x00, 0x0D, 0x90, 0x90, 0xF0, 0xF8, 0x54,
63643 +     0x54, 0xE0, 0x20, 0x0D, 0x7F, 0x78, 0xF0, 0xF8, 0x76, 0x08, 0xF4, 0x76, 0x8A, 0x0D, 0x90, 0x24,
63644 +     0x0D, 0x90, 0xFF, 0xE0, 0xFF, 0x6F, 0xE0, 0x8B, 0xE0, 0x0B, 0x07, 0x90, 0xF6, 0x08, 0xE4, 0xFD,
63645 +     0xF6, 0x08, 0x6D, 0xEF, 0xF6, 0x7B, 0x78, 0xE4, 0xE0, 0x89, 0x0D, 0x90, 0xE0, 0xF0, 0x10, 0x44,
63646 +     0x90, 0xF0, 0x20, 0x44, 0x44, 0xE0, 0x40, 0x08, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08,
63647 +     0x08, 0x90, 0xF0, 0x20, 0x0F, 0x54, 0xE0, 0x44, 0x90, 0xF0, 0x20, 0x44, 0x44, 0xE0, 0x43, 0x08,
63648 +     0x44, 0xE0, 0xF0, 0x70, 0x08, 0x90, 0xF0, 0x80, 0xF7, 0x54, 0xE0, 0x40, 0x00, 0x06, 0x90, 0xF0,
63649 +     0x0F, 0x54, 0xC4, 0xE0, 0x91, 0x04, 0xE0, 0x30, 0x90, 0x1E, 0x80, 0x34, 0x20, 0xE0, 0x27, 0x06,
63650 +     0x13, 0xE0, 0x20, 0xE0, 0xFF, 0x01, 0x54, 0x13, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFE,
63651 +     0x05, 0x60, 0x6F, 0x01, 0x91, 0x27, 0x06, 0x90, 0x76, 0x7F, 0x78, 0x37, 0x24, 0x76, 0x08, 0xF4,
63652 +     0x7F, 0x7F, 0x62, 0x80, 0x50, 0xB2, 0x0B, 0x12, 0x76, 0x7F, 0x78, 0x5B, 0x24, 0x76, 0x08, 0xF4,
63653 +     0xE0, 0x47, 0x08, 0x90, 0x50, 0x05, 0x94, 0xC3, 0xE6, 0x82, 0x78, 0x24, 0x90, 0xFF, 0x01, 0x54,
63654 +     0xFD, 0xE0, 0x23, 0x06, 0x01, 0x54, 0x13, 0x13, 0xE4, 0x01, 0x70, 0x6F, 0x06, 0x90, 0x07, 0x60,
63655 +     0x08, 0x44, 0xE0, 0x35, 0xE6, 0x82, 0x78, 0xF0, 0x91, 0x0C, 0x92, 0x13, 0x7A, 0xFF, 0x7B, 0x40,
63656 +     0x12, 0x19, 0x79, 0x20, 0x06, 0x90, 0xF8, 0x03, 0x13, 0xFF, 0xE0, 0x23, 0x30, 0x3F, 0x54, 0x13,
63657 +     0xFF, 0x7B, 0x09, 0xE0, 0x1F, 0x79, 0x20, 0x7A, 0x7B, 0xF8, 0x03, 0x12, 0x79, 0x20, 0x7A, 0xFF,
63658 +     0xF8, 0x03, 0x12, 0x21, 0x06, 0x40, 0xEF, 0xB1, 0x75, 0x26, 0x5B, 0x75, 0x90, 0x22, 0x15, 0x5C,
63659 +     0xFF, 0xE0, 0x47, 0x08, 0x94, 0x80, 0x64, 0xD3, 0x78, 0x0C, 0x40, 0x85, 0x0A, 0x94, 0xE6, 0x7B,
63660 +     0x80, 0x06, 0x03, 0x50, 0xC3, 0x22, 0xC3, 0x0E, 0x94, 0x80, 0x64, 0xEF, 0xE4, 0x04, 0x50, 0x83,
63661 +     0xD3, 0xF6, 0x7B, 0x78, 0x22, 0x08, 0x30, 0x22, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x23, 0x79,
63662 +     0x76, 0x74, 0x78, 0xF8, 0x0A, 0x76, 0x08, 0x00, 0x07, 0x76, 0x83, 0x78, 0xE0, 0x00, 0x0D, 0x90,
63663 +     0x90, 0xF0, 0x07, 0x44, 0x44, 0xE0, 0x20, 0x0D, 0x75, 0x78, 0xF0, 0x07, 0x70, 0x46, 0x18, 0xE6,
63664 +     0x76, 0x08, 0xF6, 0x50, 0xE6, 0x83, 0x78, 0x0A, 0x40, 0x00, 0x94, 0xD3, 0x47, 0x08, 0x90, 0x23,
63665 +     0x0A, 0x94, 0xD3, 0xE0, 0xE6, 0x16, 0x1A, 0x40, 0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x00, 0x0D,
63666 +     0xE6, 0xF0, 0x4F, 0xF8, 0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x20, 0x0D, 0x22, 0xF0, 0x4F, 0xF8,
63667 +     0x20, 0x7A, 0xFF, 0x7B, 0x83, 0x78, 0x29, 0x79, 0x7B, 0xE1, 0x0C, 0x12, 0x79, 0x20, 0x7A, 0xFF,
63668 +     0x47, 0x08, 0x90, 0x33, 0x00, 0x7C, 0xFD, 0xE0, 0x75, 0xE5, 0x0C, 0x12, 0x5C, 0x75, 0x27, 0x5B,
63669 +     0xFF, 0x7B, 0x22, 0x81, 0x77, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0x54, 0xE0, 0xAE, 0x01,
63670 +     0x06, 0x90, 0xF0, 0xC0, 0xA3, 0xF0, 0xE0, 0x02, 0xF0, 0xFB, 0x54, 0xE0, 0xF6, 0x76, 0x78, 0xE4,
63671 +     0x07, 0x90, 0xF6, 0x08, 0x01, 0x44, 0xE0, 0x93, 0xEF, 0x20, 0xAF, 0xF0, 0x20, 0x0F, 0x54, 0xC4,
63672 +     0x20, 0xAF, 0x58, 0xE0, 0x52, 0xE0, 0x20, 0xEF, 0xC3, 0xEF, 0x20, 0xAF, 0x4A, 0xE0, 0x20, 0x13,
63673 +     0x13, 0xEF, 0x20, 0xAF, 0x30, 0x3F, 0x54, 0x13, 0x3E, 0x80, 0x02, 0xE0, 0xE0, 0x00, 0x06, 0x90,
63674 +     0x20, 0x0F, 0x54, 0xC4, 0xC4, 0xE0, 0x23, 0xE0, 0x30, 0x07, 0x54, 0x13, 0xFE, 0xE0, 0x1B, 0xE0,
63675 +     0x06, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE, 0x20, 0xF9, 0xD8, 0x13, 0xEF, 0xB1, 0x0B, 0xE0,
63676 +     0x5B, 0x75, 0x11, 0x50, 0xDC, 0x5C, 0x75, 0x24, 0xE6, 0x7A, 0x78, 0x22, 0xB1, 0x0B, 0x60, 0x16,
63677 +     0x75, 0x07, 0x40, 0xEF, 0x5C, 0x75, 0x27, 0x5B, 0x5B, 0x75, 0x22, 0x81, 0xF2, 0x5C, 0x75, 0x2C,
63678 +     0x7A, 0xFF, 0x7B, 0x22, 0x12, 0x68, 0x79, 0x20, 0x08, 0x90, 0xF8, 0x03, 0x7C, 0x78, 0xE0, 0x47,
63679 +     0x23, 0x08, 0x90, 0xF6, 0xF0, 0xF8, 0x54, 0xE0, 0xE0, 0x24, 0x08, 0x90, 0x08, 0x44, 0xE3, 0x54,
63680 +     0x28, 0x08, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x02, 0xFB, 0x54, 0xE0, 0x27,
63681 +     0x56, 0x08, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x07, 0x08, 0x90, 0xF0, 0x30,
63682 +     0xF8, 0x54, 0xE0, 0x57, 0x90, 0xF0, 0x05, 0x44, 0xE4, 0xE0, 0x58, 0x08, 0xB1, 0xF0, 0xDC, 0x74,
63683 +     0x75, 0x07, 0x50, 0xEF, 0x5C, 0x75, 0x26, 0x5B, 0x5B, 0x75, 0x22, 0x92, 0x48, 0x5C, 0x75, 0x2C,
63684 +     0x03, 0x08, 0x20, 0x22, 0x7B, 0x24, 0x29, 0x02, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x3B,
63685 +     0x00, 0x76, 0x74, 0x78, 0x90, 0x05, 0x76, 0x08, 0x44, 0xE0, 0x1F, 0x08, 0x44, 0xE0, 0xF0, 0x01,
63686 +     0x08, 0x90, 0xF0, 0x02, 0x01, 0x44, 0xE0, 0x21, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0,
63687 +     0xF7, 0x54, 0xE0, 0xF0, 0x22, 0x08, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x01,
63688 +     0x04, 0x44, 0xE0, 0x21, 0x08, 0x44, 0xE0, 0xF0, 0x23, 0x08, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0,
63689 +     0x08, 0x90, 0xF0, 0x04, 0x01, 0x44, 0xE0, 0x27, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0,
63690 +     0x04, 0x44, 0xE0, 0xF0, 0x28, 0x08, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x04,
63691 +     0x01, 0x44, 0xE0, 0x29, 0x02, 0x44, 0xE0, 0xF0, 0x2A, 0x08, 0x90, 0xF0, 0x44, 0xE0, 0x54, 0xE0,
63692 +     0x08, 0x90, 0xF0, 0x05, 0x01, 0x44, 0xE0, 0x29, 0xFD, 0x54, 0xE0, 0xF0, 0x24, 0x08, 0x90, 0xF0,
63693 +     0x44, 0xE3, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x14, 0x08, 0x90, 0xF0, 0x02, 0x15, 0x74, 0xE0, 0x25,
63694 +     0x24, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x2B, 0x08, 0x90, 0x90, 0xF0, 0x04, 0x44,
63695 +     0x40, 0x74, 0x2D, 0x08, 0x26, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x44, 0xF9, 0x54, 0xE0,
63696 +     0x08, 0x90, 0xF0, 0x02, 0xFD, 0x54, 0xE0, 0x1F, 0x21, 0x08, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0,
63697 +     0xE0, 0x27, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x2B, 0x08, 0x90, 0xE4, 0xF0, 0xFB,
63698 +     0xE0, 0xF0, 0x2E, 0x08, 0xE0, 0xF0, 0x9F, 0x54, 0xE0, 0xF0, 0x10, 0x44, 0x01, 0x44, 0xF0, 0x54,
63699 +     0x2F, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x7F, 0x74, 0xFF, 0x74, 0x30, 0x08, 0x08, 0x90, 0xE4, 0xF0,
63700 +     0x54, 0xE0, 0xF0, 0x2E, 0x44, 0xE0, 0xF0, 0x9F, 0x54, 0xE0, 0xF0, 0x10, 0x08, 0x90, 0xF0, 0xF0,
63701 +     0xF0, 0xEC, 0x74, 0x2F, 0x30, 0x08, 0x90, 0xE4, 0x2E, 0x08, 0x90, 0xF0, 0x9F, 0x54, 0xE0, 0xF0,
63702 +     0x10, 0x44, 0xE0, 0xF0, 0xF0, 0x54, 0xE0, 0xF0, 0x78, 0xF0, 0x02, 0x44, 0x33, 0x33, 0xE6, 0x83,
63703 +     0xFF, 0xF8, 0x54, 0x33, 0x9F, 0xE0, 0x74, 0xC3, 0xE0, 0x25, 0xE6, 0xFF, 0xC3, 0xFE, 0xE0, 0x25,
63704 +     0x08, 0x90, 0x9E, 0xEF, 0x90, 0xE4, 0xF0, 0x2F, 0x90, 0xF0, 0x30, 0x08, 0xE0, 0xF0, 0x2E, 0x08,
63705 +     0x40, 0x44, 0x9F, 0x54, 0x10, 0x44, 0xE0, 0xF0, 0x2F, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0x40, 0x74,
63706 +     0xF0, 0x30, 0x08, 0x90, 0xF0, 0x2E, 0x08, 0x90, 0xE0, 0x24, 0x08, 0x90, 0x90, 0xF0, 0xFE, 0x54,
63707 +     0x44, 0xE0, 0x40, 0x08, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04, 0x08, 0x90, 0xF0, 0x10,
63708 +     0xF0, 0x54, 0xE0, 0x44, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x43, 0x08, 0xF0, 0x06, 0x44, 0xF8,
63709 +     0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x42, 0x08, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x40, 0x08, 0x90, 0xF0,
63710 +     0xF0, 0xFB, 0x54, 0xE0, 0x50, 0xEF, 0x25, 0x12, 0x26, 0x5B, 0x75, 0x07, 0x22, 0x92, 0x5C, 0x75,
63711 +     0x18, 0xE6, 0x75, 0x78, 0x90, 0x2D, 0x70, 0x46, 0xE0, 0xF0, 0x2E, 0x08, 0x40, 0x44, 0x9F, 0x54,
63712 +     0x7A, 0xFF, 0x7B, 0xF0, 0x90, 0x41, 0x79, 0x20, 0xFE, 0xE0, 0x31, 0x08, 0xE0, 0x32, 0x08, 0x90,
63713 +     0xED, 0xFC, 0xEE, 0xFD, 0x75, 0xE5, 0x0C, 0x12, 0x5C, 0x75, 0x29, 0x5B, 0x76, 0x78, 0x78, 0x65,
63714 +     0xF4, 0x76, 0x08, 0x01, 0x7C, 0x08, 0x30, 0x22, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x4B, 0x79,
63715 +     0x76, 0x74, 0x78, 0xF8, 0x0A, 0x76, 0x08, 0x00, 0xE0, 0x21, 0x08, 0x90, 0xE0, 0xF0, 0x04, 0x44,
63716 +     0x90, 0xF0, 0x08, 0x44, 0x54, 0xE0, 0x23, 0x08, 0xF0, 0x04, 0x44, 0xF8, 0xE0, 0x24, 0x08, 0x90,
63717 +     0x10, 0x44, 0xE3, 0x54, 0x02, 0x44, 0xE0, 0xF0, 0x27, 0x08, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0,
63718 +     0xE0, 0x28, 0x08, 0x90, 0x03, 0x44, 0xF8, 0x54, 0x29, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
63719 +     0xE0, 0x2B, 0x08, 0x90, 0xE0, 0xF0, 0xE7, 0x54, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0xFD, 0x54,
63720 +     0x74, 0xE0, 0x2C, 0x08, 0x08, 0x90, 0xF0, 0xCD, 0xF0, 0x54, 0xE0, 0x56, 0xE0, 0xF0, 0x04, 0x44,
63721 +     0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x57, 0x08, 0xF0, 0x03, 0x44, 0xF8, 0xE0, 0x58, 0x08, 0x90,
63722 +     0xF0, 0xDC, 0x74, 0xE4, 0x40, 0xEF, 0x25, 0x12, 0x12, 0x78, 0x7F, 0x07, 0x07, 0x50, 0xB2, 0x0B,
63723 +     0x75, 0x26, 0x5B, 0x75, 0x78, 0x22, 0x92, 0x5C, 0x46, 0x18, 0xE6, 0x75, 0x08, 0x90, 0x0F, 0x70,
63724 +     0x94, 0xC3, 0xE0, 0x46, 0x75, 0x06, 0x50, 0x17, 0x5C, 0x75, 0x2A, 0x5B, 0x08, 0x30, 0x22, 0x0E,
63725 +     0x7A, 0xFF, 0x7B, 0x3B, 0x12, 0x51, 0x79, 0x20, 0x74, 0x78, 0xF8, 0x03, 0x76, 0x08, 0x00, 0x76,
63726 +     0x24, 0x08, 0x90, 0x14, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x27, 0x08, 0x90, 0x90, 0xF0, 0xFB, 0x54,
63727 +     0x54, 0xE0, 0x2B, 0x08, 0x08, 0x90, 0xF0, 0xFD, 0xF0, 0x54, 0xE0, 0x56, 0xE0, 0xF0, 0x07, 0x44,
63728 +     0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x57, 0x08, 0xF0, 0x03, 0x44, 0xF8, 0x25, 0x12, 0x97, 0x51,
63729 +     0x7F, 0x07, 0x40, 0xEF, 0xB2, 0x0B, 0x12, 0x78, 0x5B, 0x75, 0x07, 0x50, 0x92, 0x5C, 0x75, 0x26,
63730 +     0xE6, 0x75, 0x78, 0x22, 0x2E, 0x70, 0x46, 0x18, 0xE0, 0x46, 0x08, 0x90, 0x50, 0x0D, 0x94, 0xC3,
63731 +     0x2A, 0x5B, 0x75, 0x08, 0x80, 0xF8, 0x5C, 0x75, 0x29, 0x5B, 0x75, 0x06, 0xE4, 0x65, 0x5C, 0x75,
63732 +     0xF0, 0x2E, 0x08, 0x90, 0x44, 0x9F, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x40, 0x06, 0x70, 0xE0, 0x31,
63733 +     0x75, 0x27, 0x5B, 0x75, 0x90, 0x22, 0x81, 0x5C, 0x44, 0xE0, 0x21, 0x08, 0x02, 0x7D, 0xF0, 0x08,
63734 +     0x2E, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0xF0, 0x0F, 0x54, 0xED, 0xF0,
63735 +     0xF0, 0x54, 0xE0, 0xFF, 0x08, 0x90, 0xF0, 0x4F, 0x22, 0xF5, 0xE0, 0x31, 0xE0, 0x32, 0x08, 0x90,
63736 +     0x22, 0xE5, 0x23, 0xF5, 0xE0, 0x95, 0x33, 0xFF, 0x23, 0xE5, 0xC3, 0xFE, 0xE5, 0x23, 0xF5, 0x9F,
63737 +     0x22, 0xF5, 0x9E, 0x22, 0xE0, 0x2E, 0x08, 0x90, 0x90, 0xF0, 0x10, 0x44, 0x22, 0xE5, 0x2F, 0x08,
63738 +     0x30, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0x23, 0xE5, 0xF0, 0x2E, 0x08, 0x90, 0xB0, 0x0A, 0xBD, 0x0D,
63739 +     0xE0, 0x21, 0x08, 0x90, 0x22, 0xF0, 0xF7, 0x54, 0x7B, 0x5E, 0x08, 0x30, 0x79, 0x20, 0x7A, 0xFF,
63740 +     0xF8, 0x03, 0x12, 0x57, 0x00, 0x76, 0x74, 0x78, 0x90, 0x64, 0x76, 0x08, 0x44, 0xE0, 0x21, 0x08,
63741 +     0x08, 0x90, 0xF0, 0x08, 0x07, 0x44, 0xE0, 0x43, 0x42, 0x08, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0,
63742 +     0xE0, 0x23, 0x08, 0x90, 0x02, 0x44, 0xF8, 0x54, 0x24, 0x08, 0x90, 0xF0, 0x44, 0xE3, 0x54, 0xE0,
63743 +     0x08, 0x90, 0xF0, 0x14, 0xF8, 0x54, 0xE0, 0x28, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0x56, 0x08,
63744 +     0xF0, 0x07, 0x44, 0xF0, 0xF0, 0x30, 0x44, 0xE0, 0xE0, 0x57, 0x08, 0x90, 0x03, 0x44, 0xF8, 0x54,
63745 +     0x58, 0x08, 0x90, 0xF0, 0xDC, 0x74, 0xE4, 0xE0, 0xEF, 0x25, 0x12, 0xF0, 0x5B, 0x75, 0x07, 0x50,
63746 +     0x92, 0x5C, 0x75, 0x26, 0xE6, 0x75, 0x78, 0x22, 0x06, 0x70, 0x46, 0x18, 0x75, 0x2B, 0x5B, 0x75,
63747 +     0x30, 0x22, 0x73, 0x5C, 0xFF, 0x7B, 0x40, 0x08, 0x5D, 0x79, 0x20, 0x7A, 0x78, 0xF8, 0x03, 0x12,
63748 +     0x08, 0x00, 0x76, 0x74, 0x06, 0x90, 0x05, 0x76, 0x13, 0x13, 0xE0, 0x29, 0xE0, 0x30, 0x3F, 0x54,
63749 +     0x02, 0x0D, 0x90, 0x56, 0x44, 0x8F, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x30, 0x8F, 0x54, 0xE0, 0x22,
63750 +     0x90, 0xF0, 0x30, 0x44, 0x54, 0xE0, 0x05, 0x0D, 0xF0, 0x20, 0x44, 0x8F, 0xE0, 0x25, 0x0D, 0x90,
63751 +     0x20, 0x44, 0x8F, 0x54, 0x06, 0x90, 0x22, 0xF0, 0x13, 0xFF, 0xE0, 0x29, 0x30, 0x3F, 0x54, 0x13,
63752 +     0xE8, 0x71, 0x0F, 0xE0, 0xFD, 0x33, 0xFC, 0xE4, 0x20, 0x7A, 0xFF, 0x7B, 0x0C, 0x12, 0x65, 0x79,
63753 +     0xE6, 0x75, 0x78, 0xE5, 0x0F, 0x70, 0x46, 0x18, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x21, 0x79,
63754 +     0x27, 0x5B, 0x75, 0xF8, 0x22, 0x21, 0x5C, 0x75, 0x0D, 0x7E, 0x0A, 0x7F, 0x0D, 0x7C, 0x06, 0x7D,
63755 +     0x82, 0x8F, 0x0C, 0xD2, 0xC4, 0xE0, 0x83, 0x8E, 0x94, 0xD3, 0x0F, 0x54, 0x90, 0x36, 0x40, 0x04,
63756 +     0x94, 0xE0, 0x46, 0x08, 0x8D, 0x2E, 0x50, 0x19, 0xE0, 0x83, 0x8C, 0x82, 0x0F, 0x54, 0xC4, 0xFD,
63757 +     0x0F, 0x54, 0xED, 0xFC, 0x54, 0x14, 0xEC, 0xFD, 0xF0, 0x54, 0xC4, 0x0F, 0x82, 0x8F, 0xF0, 0x4D,
63758 +     0x54, 0xC4, 0xFF, 0xE0, 0x54, 0xEF, 0xFE, 0x0F, 0x14, 0xEE, 0xFF, 0x0F, 0x54, 0xC4, 0x0F, 0x54,
63759 +     0xC2, 0xF0, 0x4F, 0xF0, 0x06, 0x0D, 0x90, 0x0C, 0x26, 0x0D, 0x90, 0xE0, 0x0A, 0x0D, 0x90, 0xF0,
63760 +     0x2A, 0x0D, 0x90, 0xE0, 0x22, 0x0C, 0xA2, 0xF0, 0x81, 0x02, 0x08, 0x20, 0x7A, 0xFF, 0x7B, 0xD6,
63761 +     0x12, 0x70, 0x79, 0x20, 0x78, 0xE4, 0xF8, 0x03, 0x06, 0x90, 0xF6, 0x7A, 0xA3, 0xF0, 0xE0, 0x02,
63762 +     0xF0, 0x04, 0x44, 0xE0, 0xE0, 0x23, 0x06, 0x90, 0x90, 0xF0, 0x0F, 0x54, 0xC4, 0xE0, 0x26, 0x06,
63763 +     0x24, 0x07, 0x54, 0x13, 0x04, 0x1D, 0x60, 0xFE, 0x07, 0x90, 0x22, 0x70, 0xF0, 0x03, 0x74, 0x79,
63764 +     0xE0, 0x90, 0x07, 0x90, 0x02, 0x44, 0xF0, 0x54, 0x94, 0x07, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0,
63765 +     0x0D, 0x80, 0xF0, 0x02, 0x74, 0x79, 0x07, 0x90, 0x05, 0x80, 0xF0, 0x01, 0x79, 0x07, 0x90, 0xE4,
63766 +     0xA1, 0x07, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0x20, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
63767 +     0xE0, 0xA2, 0x07, 0x90, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0x20, 0x44, 0x90, 0xF0, 0x02, 0x44,
63768 +     0x54, 0xE0, 0x93, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0xF7, 0x54, 0xE0, 0xA2, 0xDF, 0x54, 0xE0, 0xF0,
63769 +     0xFD, 0x54, 0xE0, 0xF0, 0x25, 0x12, 0x22, 0xF0, 0x75, 0x07, 0x50, 0xEF, 0x5C, 0x75, 0x26, 0x5B,
63770 +     0x5D, 0x75, 0x22, 0x92, 0x6A, 0x5E, 0x75, 0x02, 0x75, 0x26, 0x5B, 0x75, 0x71, 0x75, 0x92, 0x5C,
63771 +     0xFF, 0x7B, 0x22, 0x01, 0x7E, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0x01, 0x74, 0xF3, 0x07,
63772 +     0xA2, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x3F, 0x74, 0x44, 0xE0, 0x93, 0x07, 0x01, 0x90, 0xF0, 0x01,
63773 +     0xC0, 0x54, 0xE0, 0xAE, 0x03, 0x06, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xDF, 0x54, 0xE0,
63774 +     0x74, 0x20, 0x06, 0x90, 0x74, 0xA3, 0xF0, 0x80, 0x08, 0x90, 0xF0, 0xFF, 0xF0, 0xE4, 0xE0, 0x3E,
63775 +     0x75, 0x01, 0x5D, 0x75, 0x22, 0x22, 0xC5, 0x5E, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
63776 +     0x41, 0x47, 0x49, 0x47, 0x09, 0x09, 0x00, 0x0A, 0x2D, 0x49, 0x46, 0x4C, 0x65, 0x6D, 0x69, 0x54,
63777 +     0x00, 0x0A, 0x21, 0x72, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x0A, 0x50, 0x57, 0x09,
63778 +     0x47, 0x41, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x43, 0x00, 0x3D, 0x47, 0x09, 0x00, 0x20, 0x64, 0x25,
63779 +     0x45, 0x09, 0x00, 0x0A, 0x00, 0x0A, 0x43, 0x58, 0x30, 0x4B, 0x4F, 0x09, 0x4F, 0x09, 0x00, 0x0A,
63780 +     0x00, 0x0A, 0x31, 0x4B, 0x32, 0x4B, 0x4F, 0x09, 0x4F, 0x09, 0x00, 0x0A, 0x00, 0x0A, 0x33, 0x4B,
63781 +     0x43, 0x44, 0x41, 0x09, 0x45, 0x09, 0x00, 0x0A, 0x53, 0x2D, 0x43, 0x58, 0x00, 0x23, 0x00, 0x0A,
63782 +     0x43, 0x4F, 0x4C, 0x09, 0x00, 0x0A, 0x31, 0x4B, 0x3A, 0x70, 0x09, 0x09, 0x00, 0x09, 0x64, 0x25,
63783 +     0x64, 0x25, 0x3A, 0x74, 0x3A, 0x6D, 0x00, 0x09, 0x6D, 0x00, 0x09, 0x78, 0x09, 0x64, 0x25, 0x3A,
63784 +     0x25, 0x3A, 0x64, 0x00, 0x09, 0x00, 0x0A, 0x44, 0x4B, 0x43, 0x4F, 0x4C, 0x09, 0x00, 0x0A, 0x32,
63785 +     0x4C, 0x3E, 0x2D, 0x09, 0x45, 0x4B, 0x43, 0x4F, 0x09, 0x00, 0x0A, 0x44, 0x4B, 0x43, 0x4F, 0x4C,
63786 +     0x09, 0x09, 0x0A, 0x33, 0x4E, 0x47, 0x49, 0x53, 0x64, 0x25, 0x00, 0x3A, 0x4E, 0x4C, 0x09, 0x00,
63787 +     0x0A, 0x50, 0x55, 0x4B, 0x78, 0x45, 0x09, 0x00, 0x00, 0x0A, 0x74, 0x69, 0x44, 0x4D, 0x09, 0x09,
63788 +     0x25, 0x3D, 0x4C, 0x4C, 0x08, 0x00, 0x0A, 0x64, 0x09, 0xAB, 0x08, 0x46, 0x8F, 0x75, 0x09, 0x10,
63789 +     0x9B, 0x09, 0x90, 0x23, 0x90, 0xF0, 0x17, 0x74, 0x2B, 0x74, 0x9A, 0x09, 0x26, 0x06, 0x90, 0xF0,
63790 +     0x54, 0x13, 0xC4, 0xE0, 0x03, 0xBF, 0xFF, 0x07, 0x80, 0x01, 0x7F, 0x04, 0xEF, 0x00, 0x7F, 0x02,
63791 +     0x33, 0x33, 0x01, 0x54, 0xFF, 0xF8, 0x54, 0x33, 0xE0, 0x99, 0x09, 0x90, 0xF0, 0x4F, 0xF7, 0x54,
63792 +     0x9C, 0x09, 0x90, 0xE4, 0x9E, 0x09, 0x90, 0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0, 0x09, 0x90, 0xF0,
63793 +     0xA3, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0xC3, 0xE0, 0xFF, 0x01, 0xA2, 0x09, 0x90, 0x13,
63794 +     0x74, 0x05, 0xE0, 0x30, 0x03, 0x80, 0xF0, 0x08, 0xE4, 0xF0, 0x0C, 0x74, 0x74, 0x08, 0x90, 0xFF,
63795 +     0x08, 0x90, 0xFE, 0xE0, 0xFE, 0x5E, 0xE0, 0x0F, 0xE0, 0xD9, 0x08, 0x90, 0x09, 0x90, 0xFE, 0x5E,
63796 +     0x64, 0x5E, 0xE0, 0x3E, 0xEF, 0x0A, 0x60, 0x03, 0x50, 0xFF, 0x94, 0xC3, 0x80, 0x0F, 0x00, 0x04,
63797 +     0x7A, 0xFF, 0x7B, 0xDC, 0xEF, 0xBC, 0x79, 0x20, 0x12, 0x00, 0x7C, 0xFD, 0x09, 0x90, 0xE5, 0x0C,
63798 +     0xF0, 0x43, 0x74, 0xAA, 0xF0, 0xAC, 0x09, 0x90, 0xF0, 0xAE, 0x09, 0x90, 0xF0, 0xB0, 0x09, 0x90,
63799 +     0x74, 0xB2, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x53, 0xF0, 0x03, 0x74, 0x95, 0xF0, 0x96, 0x09, 0x90,
63800 +     0xF0, 0x97, 0x09, 0x90, 0xF0, 0x98, 0x09, 0x90, 0x0F, 0x00, 0xFF, 0xE4, 0xE5, 0xFB, 0x80, 0xBF,
63801 +     0x90, 0x3E, 0x70, 0x23, 0x40, 0x74, 0xAA, 0x09, 0xAC, 0x09, 0x90, 0xF0, 0xAE, 0x09, 0x90, 0xF0,
63802 +     0xB0, 0x09, 0x90, 0xF0, 0xB2, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x50, 0x74, 0x04, 0x74, 0x95, 0x09,
63803 +     0x96, 0x09, 0x90, 0xF0, 0x97, 0x09, 0x90, 0xF0, 0x98, 0x09, 0x90, 0xF0, 0xFF, 0x01, 0x90, 0xF0,
63804 +     0x90, 0x13, 0xC3, 0xE0, 0xE0, 0x30, 0xA2, 0x09, 0xF0, 0x0B, 0x74, 0x04, 0xF0, 0x0F, 0x74, 0x22,
63805 +     0xAA, 0x09, 0x90, 0x22, 0x90, 0xF0, 0x42, 0x74, 0x90, 0xF0, 0xAC, 0x09, 0x90, 0xF0, 0xAE, 0x09,
63806 +     0x90, 0xF0, 0xB0, 0x09, 0x52, 0x74, 0xB2, 0x09, 0x08, 0x30, 0x22, 0xF0, 0x7A, 0xFF, 0x7B, 0x23,
63807 +     0x12, 0x14, 0x79, 0x20, 0x79, 0x78, 0xF8, 0x03, 0x60, 0x72, 0x78, 0xE6, 0x08, 0x1F, 0x76, 0x07,
63808 +     0x05, 0x80, 0x40, 0x76, 0x76, 0x08, 0x03, 0x76, 0xE6, 0x79, 0x78, 0xE8, 0x6F, 0x02, 0x12, 0xFF,
63809 +     0x0B, 0x12, 0x72, 0x7F, 0x78, 0x12, 0x50, 0xB2, 0x07, 0x60, 0xE6, 0x79, 0x75, 0x27, 0x5B, 0x75,
63810 +     0x75, 0x22, 0xC7, 0x5C, 0x5C, 0x75, 0x27, 0x5B, 0xFF, 0x7B, 0x22, 0x82, 0xB5, 0x79, 0x20, 0x7A,
63811 +     0x90, 0xF8, 0x03, 0x12, 0x54, 0xE0, 0xAE, 0x01, 0x07, 0x90, 0xF0, 0xC0, 0xF0, 0xFF, 0x74, 0xA8,
63812 +     0xE0, 0x93, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x80, 0x74, 0x20, 0x06, 0xFF, 0x74, 0xA3, 0xF0,
63813 +     0x14, 0x06, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0x03, 0x06, 0x90,
63814 +     0xE4, 0xF0, 0xDF, 0x54, 0x90, 0xCF, 0x11, 0xFF, 0x01, 0x74, 0xF3, 0x07, 0x01, 0x5D, 0x75, 0xF0,
63815 +     0x22, 0xC5, 0x5E, 0x75, 0x65, 0x60, 0x71, 0xE5, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x00, 0x79,
63816 +     0x21, 0x5B, 0x75, 0xF8, 0xD2, 0xEA, 0x5C, 0x75, 0x4B, 0x07, 0x90, 0x08, 0x90, 0xF0, 0x30, 0x74,
63817 +     0xD4, 0x74, 0x4C, 0x07, 0x12, 0xFF, 0xE4, 0xF0, 0x78, 0xE4, 0x8D, 0x03, 0xF6, 0x08, 0xF6, 0x72,
63818 +     0x78, 0xF6, 0x7E, 0x78, 0x08, 0x44, 0x76, 0x76, 0x06, 0x90, 0x5C, 0x76, 0x13, 0xC4, 0xE0, 0x26,
63819 +     0x94, 0xC3, 0x07, 0x54, 0x78, 0x06, 0x40, 0x03, 0x80, 0x01, 0x76, 0x79, 0x14, 0x06, 0x90, 0x14,
63820 +     0x13, 0x13, 0xC4, 0xE0, 0x00, 0x7F, 0x03, 0x54, 0x7F, 0x02, 0xE0, 0x30, 0xA6, 0x79, 0x78, 0x01,
63821 +     0xE6, 0x79, 0x78, 0x07, 0x07, 0x90, 0x07, 0x70, 0x20, 0x44, 0xE0, 0xA9, 0x12, 0x76, 0x7F, 0xF0,
63822 +     0x5B, 0x50, 0xB2, 0x0B, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x06, 0x79, 0x28, 0x06, 0x90, 0xF8,
63823 +     0x13, 0xC4, 0xFF, 0xE0, 0x60, 0x03, 0x54, 0x13, 0x08, 0x06, 0x90, 0x14, 0xE0, 0xA3, 0xFE, 0xE0,
63824 +     0xC3, 0xCE, 0x05, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x70, 0x0F, 0x54, 0xF9, 0x00, 0x90, 0xE4, 0x07,
63825 +     0x25, 0x80, 0xF0, 0xA1, 0xE0, 0xA1, 0x00, 0x90, 0x50, 0xFF, 0x94, 0xC3, 0xF0, 0x04, 0xE0, 0x1C,
63826 +     0xE0, 0x28, 0x06, 0x90, 0x54, 0x13, 0x13, 0xC4, 0x00, 0x90, 0xFF, 0x03, 0x9F, 0xC3, 0xE0, 0xA1,
63827 +     0x06, 0x90, 0x07, 0x40, 0x01, 0x44, 0xE0, 0x22, 0x22, 0x5B, 0x75, 0xF0, 0xAF, 0x2A, 0x5C, 0x75,
63828 +     0x54, 0xC4, 0xEF, 0x20, 0x22, 0xE0, 0x20, 0x0F, 0x20, 0xEF, 0x20, 0xAF, 0x20, 0xAF, 0x1C, 0xE0,
63829 +     0x20, 0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x14, 0xE0, 0x54, 0x13, 0xC4, 0xEF, 0x0A, 0xE0, 0x20, 0x07,
63830 +     0x13, 0xEF, 0x20, 0xAF, 0x30, 0x3F, 0x54, 0x13, 0x5B, 0x75, 0x06, 0xE0, 0x2A, 0x5C, 0x75, 0x22,
63831 +     0x5C, 0x65, 0x60, 0xE5, 0x5F, 0xE5, 0x04, 0x70, 0x08, 0x60, 0x5B, 0x65, 0x85, 0x5F, 0x5B, 0x85,
63832 +     0x08, 0xD2, 0x60, 0x5C, 0x60, 0xA9, 0x5F, 0xAA, 0xC2, 0xFF, 0x02, 0x12, 0x01, 0x7F, 0x22, 0x08,
63833 +     0x20, 0x7B, 0x9A, 0x71, 0x7B, 0x9A, 0x71, 0x0F, 0xC4, 0xED, 0x0F, 0xC0, 0x44, 0xE0, 0x54, 0x33,
63834 +     0x09, 0x90, 0x4F, 0x10, 0x09, 0x90, 0xF0, 0xC2, 0xE4, 0xF0, 0xEB, 0xC3, 0xF0, 0xC4, 0x09, 0x90,
63835 +     0x02, 0x08, 0x20, 0x22, 0x09, 0x90, 0x51, 0x81, 0xF0, 0x03, 0x74, 0xB3, 0xF0, 0xB5, 0x09, 0x90,
63836 +     0x04, 0xB6, 0x09, 0x90, 0xB5, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0D, 0x74, 0x04, 0x74, 0xB7, 0x09,
63837 +     0xBB, 0x09, 0x90, 0xF0, 0x05, 0x74, 0xF0, 0x14, 0xBC, 0x09, 0x90, 0xF0, 0x09, 0x90, 0xF0, 0x14,
63838 +     0xF0, 0x02, 0x74, 0xBD, 0x74, 0xBE, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x05, 0x90, 0xF0, 0x04, 0xB8,
63839 +     0x74, 0xE0, 0xB9, 0x09, 0x09, 0x90, 0xF0, 0x15, 0xF0, 0x05, 0x74, 0xBF, 0x74, 0xC1, 0x09, 0x90,
63840 +     0x09, 0x90, 0xF0, 0x20, 0xF0, 0x03, 0x74, 0xBA, 0x74, 0xB3, 0x09, 0x90, 0x7F, 0x7B, 0xF0, 0x01,
63841 +     0x04, 0x7F, 0xFD, 0xE4, 0xF0, 0x7B, 0x9A, 0x71, 0x7A, 0x78, 0x8E, 0x71, 0x05, 0x94, 0xC3, 0xE6,
63842 +     0x02, 0x50, 0xE0, 0x7F, 0x25, 0xEF, 0xF0, 0x7F, 0xFD, 0xE4, 0xFB, 0xE0, 0x9A, 0x71, 0x03, 0x7F,
63843 +     0xE4, 0x0D, 0x18, 0x7B, 0x7B, 0x9A, 0x71, 0xFF, 0x9A, 0x71, 0x0D, 0x40, 0xC2, 0x09, 0x90, 0xE4,
63844 +     0x7A, 0xFF, 0x7B, 0xF0, 0x12, 0x38, 0x79, 0x20, 0x72, 0x78, 0xF8, 0x03, 0x76, 0x08, 0x00, 0x76,
63845 +     0x12, 0x72, 0x7F, 0x7D, 0x06, 0x50, 0xB2, 0x0B, 0x75, 0x24, 0x5B, 0x75, 0x20, 0x22, 0x5F, 0x5C,
63846 +     0xFD, 0x81, 0x02, 0x08, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x3E, 0x79, 0x76, 0x72, 0x78, 0xF8,
63847 +     0x05, 0x76, 0x08, 0x00, 0x08, 0x00, 0x76, 0x08, 0xF0, 0x7B, 0x64, 0x76, 0x8E, 0x71, 0xFD, 0xE4,
63848 +     0xB7, 0x09, 0x90, 0xE4, 0xB8, 0x09, 0x90, 0xF0, 0xE4, 0xF0, 0x02, 0x74, 0xF0, 0xBC, 0x09, 0x90,
63849 +     0x74, 0xBE, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x05, 0x90, 0xE4, 0xF0, 0xCB, 0x90, 0xF0, 0xBD, 0x09,
63850 +     0x0D, 0x74, 0xB5, 0x09, 0xBB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x90, 0xF0, 0xBF, 0x09,
63851 +     0xC0, 0x74, 0xC0, 0x09, 0xE6, 0x79, 0x78, 0xF0, 0x60, 0xEC, 0x09, 0x90, 0xF0, 0x01, 0x74, 0x11,
63852 +     0x74, 0xEB, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x05, 0xF0, 0x36, 0x74, 0xEA, 0xDC, 0x74, 0x0F, 0x80,
63853 +     0xEB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x34, 0x74, 0xEA, 0x09, 0xE9, 0x09, 0x90, 0xF0,
63854 +     0x74, 0xF0, 0x03, 0x74, 0x06, 0x90, 0xF0, 0x01, 0x13, 0xC4, 0xE0, 0x26, 0xBF, 0xFF, 0x07, 0x54,
63855 +     0x09, 0x90, 0x0B, 0x03, 0x08, 0x44, 0xE0, 0xE9, 0x10, 0x44, 0xE0, 0xF0, 0x12, 0x72, 0x7F, 0xF0,
63856 +     0x02, 0x40, 0xB2, 0x0B, 0x09, 0x90, 0x46, 0xC1, 0xF0, 0x40, 0x74, 0xC2, 0xF6, 0x80, 0x78, 0xE4,
63857 +     0xE0, 0x46, 0x08, 0x90, 0x50, 0x2F, 0x94, 0xC3, 0x31, 0x08, 0x90, 0x1F, 0x40, 0x01, 0x94, 0xE0,
63858 +     0x2B, 0x08, 0x90, 0x17, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0x07, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x0F,
63859 +     0x01, 0x44, 0xE0, 0x29, 0x1B, 0x80, 0x06, 0xF0, 0xE0, 0x2B, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54,
63860 +     0x17, 0x74, 0x07, 0x08, 0x21, 0x08, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0xE0, 0x29, 0x08, 0x90,
63861 +     0x90, 0xF0, 0xFE, 0x54, 0xC3, 0xE0, 0xAB, 0x08, 0x22, 0x50, 0x2F, 0x94, 0xE0, 0x96, 0x08, 0x90,
63862 +     0x1A, 0x40, 0x01, 0x94, 0xE0, 0x90, 0x08, 0x90, 0x90, 0xF0, 0x02, 0x44, 0x0F, 0x74, 0x6C, 0x08,
63863 +     0x8E, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x06, 0x06, 0x80, 0x78, 0x08, 0x90, 0x1B, 0x80,
63864 +     0xFD, 0x54, 0xE0, 0x90, 0x6C, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x17, 0x74, 0x44, 0xE0, 0x86, 0x08,
63865 +     0x08, 0x90, 0xF0, 0x04, 0xFE, 0x54, 0xE0, 0x8E, 0x10, 0x09, 0x90, 0xF0, 0x2F, 0x94, 0xC3, 0xE0,
63866 +     0x08, 0x90, 0x24, 0x50, 0x01, 0x94, 0xE0, 0xFB, 0x08, 0x90, 0x1C, 0x40, 0x02, 0x44, 0xE0, 0xF5,
63867 +     0xD1, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74, 0x44, 0xE0, 0xF3, 0x08, 0x80, 0x78, 0xF0, 0x01,
63868 +     0xF6, 0x26, 0x04, 0x74, 0x08, 0x90, 0x1B, 0x80, 0xFD, 0x54, 0xE0, 0xF5, 0xD1, 0x08, 0x90, 0xF0,
63869 +     0x90, 0xF0, 0x17, 0x74, 0x44, 0xE0, 0xEB, 0x08, 0x08, 0x90, 0xF0, 0x04, 0xFE, 0x54, 0xE0, 0xF3,
63870 +     0x75, 0x09, 0x90, 0xF0, 0x2F, 0x94, 0xC3, 0xE0, 0x09, 0x90, 0x24, 0x50, 0x01, 0x94, 0xE0, 0x60,
63871 +     0x09, 0x90, 0x1C, 0x40, 0x02, 0x44, 0xE0, 0x5A, 0x36, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74,
63872 +     0x44, 0xE0, 0x58, 0x09, 0x80, 0x78, 0xF0, 0x01, 0xF6, 0x26, 0x08, 0x74, 0x09, 0x90, 0x1B, 0x80,
63873 +     0xFD, 0x54, 0xE0, 0x5A, 0x36, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x17, 0x74, 0x44, 0xE0, 0x50, 0x09,
63874 +     0x09, 0x90, 0xF0, 0x04, 0xFE, 0x54, 0xE0, 0x58, 0xE6, 0x80, 0x78, 0xF0, 0x09, 0x60, 0x0F, 0x64,
63875 +     0x00, 0x76, 0x74, 0x78, 0x80, 0x64, 0x76, 0x08, 0x12, 0x74, 0x7F, 0x0D, 0x06, 0x50, 0xB2, 0x0B,
63876 +     0x75, 0x27, 0x5B, 0x75, 0x09, 0x90, 0x06, 0x5C, 0x08, 0x44, 0xE0, 0xB5, 0x05, 0x22, 0x75, 0xF0,
63877 +     0xE5, 0xC2, 0x09, 0x90, 0x08, 0x90, 0xF0, 0x22, 0x24, 0xF5, 0xE0, 0x31, 0xE0, 0x32, 0x08, 0x90,
63878 +     0x08, 0x90, 0x25, 0xF5, 0x26, 0xF5, 0xE0, 0x96, 0xE0, 0x97, 0x08, 0x90, 0x08, 0x90, 0x27, 0xF5,
63879 +     0x28, 0xF5, 0xE0, 0xFB, 0xE0, 0xFC, 0x08, 0x90, 0x09, 0x90, 0x29, 0xF5, 0x2A, 0xF5, 0xE0, 0x60,
63880 +     0xE0, 0x61, 0x09, 0x90, 0xF5, 0xE4, 0x2B, 0xF5, 0x25, 0x23, 0xE5, 0x23, 0xF8, 0x24, 0x24, 0xE0,
63881 +     0xFC, 0xE6, 0x00, 0xC0, 0xAE, 0xFD, 0xE6, 0x08, 0xCE, 0x0A, 0x78, 0x04, 0xCE, 0x13, 0xE7, 0xA2,
63882 +     0xFF, 0xF8, 0xD8, 0x13, 0xFF, 0x9F, 0xED, 0xC3, 0x00, 0xD0, 0x9E, 0xEC, 0x07, 0xA6, 0x08, 0xF6,
63883 +     0x23, 0xE5, 0x23, 0x05, 0xE5, 0xD2, 0x04, 0xB4, 0x90, 0x10, 0x44, 0x22, 0x90, 0xF0, 0xC2, 0x09,
63884 +     0x24, 0xE5, 0x2F, 0x08, 0x30, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x25, 0xE5, 0x26, 0xE5, 0x94, 0x08,
63885 +     0x95, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x27, 0xE5, 0x28, 0xE5, 0xF9, 0x08, 0xFA, 0x08, 0x90, 0xF0,
63886 +     0x90, 0xF0, 0x29, 0xE5, 0x2A, 0xE5, 0x5E, 0x09, 0x5F, 0x09, 0x90, 0xF0, 0xE4, 0xF0, 0x2B, 0xE5,
63887 +     0xF0, 0xC2, 0x09, 0x90, 0x22, 0xE5, 0x22, 0x05, 0x02, 0x60, 0x0A, 0x64, 0x09, 0x90, 0x50, 0xC1,
63888 +     0xF7, 0x54, 0xE0, 0xB5, 0x08, 0x30, 0x22, 0xF0, 0x7A, 0xFF, 0x7B, 0x31, 0x12, 0x44, 0x79, 0x20,
63889 +     0x72, 0x78, 0xF8, 0x03, 0x76, 0x08, 0x01, 0x76, 0xB5, 0x09, 0x90, 0xF4, 0xF0, 0xFB, 0x54, 0xE0,
63890 +     0x54, 0xE6, 0x79, 0x78, 0x33, 0x33, 0x33, 0x01, 0x90, 0xFF, 0xF8, 0x54, 0x54, 0xE0, 0xE9, 0x09,
63891 +     0x90, 0xF0, 0x4F, 0xF7, 0x54, 0xE0, 0xB8, 0x09, 0x46, 0xD1, 0xF0, 0xFD, 0x74, 0xC2, 0x09, 0x90,
63892 +     0x08, 0x90, 0xF0, 0x40, 0x94, 0xD3, 0xE0, 0x31, 0x90, 0x1B, 0x40, 0x01, 0xD3, 0xE0, 0x96, 0x08,
63893 +     0x12, 0x40, 0x01, 0x94, 0xE0, 0xFB, 0x08, 0x90, 0x40, 0x01, 0x94, 0xD3, 0x60, 0x09, 0x90, 0x09,
63894 +     0x01, 0x94, 0xD3, 0xE0, 0x5B, 0x75, 0x07, 0x50, 0xB1, 0x5C, 0x75, 0x23, 0x12, 0x72, 0x7F, 0x22,
63895 +     0x0D, 0x50, 0xB2, 0x0B, 0xE0, 0xB5, 0x09, 0x90, 0x75, 0xF0, 0x08, 0x44, 0x5C, 0x75, 0x28, 0x5B,
63896 +     0x08, 0x30, 0x22, 0xE7, 0x7A, 0xFF, 0x7B, 0x10, 0x12, 0x1C, 0x79, 0x20, 0x72, 0x78, 0xF8, 0x03,
63897 +     0x76, 0x08, 0x05, 0x76, 0x47, 0x08, 0x90, 0xDC, 0x0A, 0x94, 0xD3, 0xE0, 0x08, 0x90, 0x1B, 0x40,
63898 +     0x94, 0xD3, 0xE0, 0xAC, 0x90, 0x12, 0x40, 0x0A, 0xD3, 0xE0, 0x11, 0x09, 0x09, 0x40, 0x0A, 0x94,
63899 +     0xE0, 0x76, 0x09, 0x90, 0x50, 0x0A, 0x94, 0xD3, 0x12, 0x72, 0x7F, 0x07, 0x06, 0x50, 0xB2, 0x0B,
63900 +     0x75, 0x27, 0x5B, 0x75, 0x30, 0x22, 0xC7, 0x5C, 0xFF, 0x7B, 0x11, 0x08, 0x21, 0x79, 0x20, 0x7A,
63901 +     0x78, 0xF8, 0x03, 0x12, 0x08, 0x00, 0x76, 0x72, 0x7F, 0x22, 0x0A, 0x76, 0xB2, 0x0B, 0x12, 0x72,
63902 +     0x72, 0x78, 0x1E, 0x50, 0x76, 0x08, 0x00, 0x76, 0x01, 0x28, 0x12, 0x05, 0x79, 0x78, 0x12, 0x50,
63903 +     0x75, 0x07, 0x60, 0xE6, 0x5C, 0x75, 0x28, 0x5B, 0x5B, 0x75, 0x22, 0xC4, 0xB1, 0x5C, 0x75, 0x23,
63904 +     0x47, 0x08, 0x90, 0x22, 0xF5, 0xE4, 0x0C, 0xD2, 0x25, 0x7A, 0x74, 0x22, 0xD3, 0xE6, 0xF8, 0x22,
63905 +     0x0E, 0x40, 0x00, 0x94, 0x12, 0x94, 0xD3, 0xE0, 0x7A, 0x74, 0x08, 0x40, 0x16, 0xF8, 0x22, 0x25,
63906 +     0x65, 0x74, 0x0C, 0xC2, 0x82, 0xF5, 0x82, 0x25, 0xF5, 0x83, 0x35, 0xE4, 0xE5, 0x22, 0x05, 0x83,
63907 +     0xD5, 0x04, 0xB4, 0x22, 0xE0, 0xF2, 0x07, 0x90, 0x7A, 0x24, 0x03, 0x54, 0x07, 0x54, 0xE6, 0xF8,
63908 +     0x00, 0x0D, 0x90, 0xFF, 0x4F, 0xF8, 0x54, 0xE0, 0xF2, 0x07, 0x90, 0xF0, 0xFF, 0x03, 0x54, 0xE0,
63909 +     0x9F, 0x01, 0x74, 0xC3, 0x2F, 0x7A, 0x74, 0xFF, 0x07, 0x54, 0xE6, 0xF8, 0x20, 0x0D, 0x90, 0xFF,
63910 +     0x4F, 0xF8, 0x54, 0xE0, 0xF2, 0x07, 0x90, 0xF0, 0x03, 0x54, 0xC4, 0xE0, 0xE6, 0xF8, 0x7A, 0x24,
63911 +     0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x40, 0x0D, 0x90, 0xF0, 0x4F, 0xF8, 0xC4, 0xE0, 0xF2, 0x07,
63912 +     0xC3, 0xFF, 0x03, 0x54, 0xFF, 0x9F, 0x05, 0x74, 0xF8, 0x2F, 0x7A, 0x74, 0xFF, 0x07, 0x54, 0xE6,
63913 +     0xE0, 0x60, 0x0D, 0x90, 0xF0, 0x4F, 0xF8, 0x54, 0x7B, 0x26, 0x0C, 0x30, 0x79, 0x20, 0x7A, 0xFF,
63914 +     0xF8, 0x03, 0x12, 0x27, 0x7B, 0x22, 0xF5, 0xE4, 0x79, 0x20, 0x7A, 0xFF, 0x25, 0x7A, 0x74, 0x2C,
63915 +     0x0C, 0x12, 0xF8, 0x22, 0xE5, 0x22, 0x05, 0xE1, 0x04, 0x94, 0xC3, 0x22, 0x03, 0x12, 0xE9, 0x40,
63916 +     0x22, 0x0C, 0xA2, 0xF2, 0x7B, 0x12, 0x08, 0x30, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x32,
63917 +     0x00, 0x76, 0x72, 0x78, 0x31, 0x32, 0x76, 0x08, 0x12, 0x72, 0x7F, 0xB3, 0x06, 0x50, 0xB2, 0x0B,
63918 +     0x75, 0x23, 0x5B, 0x75, 0x30, 0x22, 0xB1, 0x5C, 0xFF, 0x7B, 0x1E, 0x08, 0x4A, 0x79, 0x20, 0x7A,
63919 +     0x78, 0xF8, 0x03, 0x12, 0x08, 0x01, 0x76, 0x72, 0x09, 0x90, 0xF4, 0x76, 0x07, 0x44, 0xE0, 0xD7,
63920 +     0xD6, 0x09, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0xE0, 0x29, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13,
63921 +     0x90, 0x4C, 0xE0, 0x30, 0xC4, 0xE0, 0x02, 0x0D, 0x94, 0xC3, 0x07, 0x54, 0xE0, 0x1A, 0x50, 0x03,
63922 +     0x0F, 0x54, 0xC4, 0xFF, 0x8F, 0x54, 0xEF, 0xFE, 0x54, 0x04, 0xEE, 0xFF, 0xF0, 0x54, 0xC4, 0x07,
63923 +     0x02, 0x7F, 0xF0, 0x4F, 0x0B, 0x12, 0x0D, 0x7E, 0x05, 0x0D, 0x90, 0xD1, 0x07, 0x54, 0xC4, 0xE0,
63924 +     0x50, 0x02, 0x94, 0xC3, 0xC4, 0xFF, 0xE0, 0x1A, 0xEF, 0xFE, 0x0F, 0x54, 0xEE, 0xFF, 0x8F, 0x54,
63925 +     0xC4, 0x07, 0x54, 0x04, 0xF0, 0x4F, 0xF0, 0x54, 0x0D, 0x7E, 0x05, 0x7F, 0x78, 0xD1, 0x0B, 0x12,
63926 +     0x08, 0xFE, 0xE6, 0x72, 0x00, 0x7C, 0xFF, 0xE6, 0x02, 0x12, 0x32, 0x7D, 0x70, 0x4C, 0xED, 0xAA,
63927 +     0xE6, 0x79, 0x78, 0x28, 0x09, 0x90, 0x0C, 0x70, 0x94, 0xC3, 0xE0, 0xEB, 0xE0, 0x03, 0x50, 0x05,
63928 +     0x08, 0x90, 0xF0, 0x04, 0x0F, 0x54, 0xE0, 0x56, 0x50, 0x05, 0x94, 0xC3, 0x0F, 0x54, 0xE0, 0x0C,
63929 +     0x44, 0x0F, 0x54, 0x04, 0xEA, 0x09, 0x90, 0x30, 0x12, 0x72, 0x7F, 0xF0, 0x12, 0x50, 0xB2, 0x0B,
63930 +     0x60, 0xE6, 0x79, 0x78, 0x2B, 0x5B, 0x75, 0x07, 0x22, 0x26, 0x5C, 0x75, 0x75, 0x29, 0x5B, 0x75,
63931 +     0x90, 0x22, 0xEF, 0x5C, 0x02, 0x74, 0x95, 0x09, 0x26, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
63932 +     0x03, 0x94, 0xC3, 0x07, 0x06, 0x90, 0x1A, 0x50, 0x13, 0x13, 0xE0, 0x29, 0xE0, 0x30, 0x3F, 0x54,
63933 +     0xE6, 0x7A, 0x78, 0x08, 0x40, 0x03, 0x94, 0xD3, 0x96, 0x09, 0x90, 0x07, 0x05, 0x80, 0x02, 0x74,
63934 +     0x74, 0x96, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0C, 0x09, 0x90, 0xF0, 0x97, 0x30, 0x22, 0xF0, 0x98,
63935 +     0xFF, 0x7B, 0x5B, 0x08, 0x56, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0x44, 0xE0, 0xAF, 0x07,
63936 +     0x54, 0xE0, 0xF0, 0x02, 0x90, 0xE4, 0xF0, 0xFD, 0x90, 0xF0, 0xD2, 0x09, 0x7F, 0xF0, 0x01, 0x0D,
63937 +     0x12, 0x0D, 0x7E, 0x01, 0x09, 0x90, 0xD1, 0x0B, 0xF0, 0x02, 0x74, 0x9C, 0xF0, 0x9D, 0x09, 0x90,
63938 +     0xF0, 0x9E, 0x09, 0x90, 0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0, 0x09, 0x90, 0x01, 0x76, 0x72, 0x78,
63939 +     0x31, 0x00, 0x76, 0x08, 0xA8, 0x00, 0x90, 0xB3, 0x64, 0xD3, 0xFF, 0xE0, 0x40, 0x80, 0x94, 0x80,
63940 +     0xA6, 0x85, 0x78, 0x06, 0xEF, 0x06, 0x80, 0x07, 0x85, 0x78, 0x04, 0xF4, 0x78, 0xE8, 0xC2, 0xF6,
63941 +     0x13, 0xFF, 0xE6, 0x85, 0x1F, 0x54, 0x13, 0x13, 0xE6, 0x85, 0x78, 0xF6, 0x40, 0x00, 0x94, 0xD3,
63942 +     0x46, 0x08, 0x90, 0x67, 0x50, 0x28, 0x94, 0xE0, 0xAB, 0x08, 0x90, 0x51, 0x28, 0x94, 0xC3, 0xE0,
63943 +     0x09, 0x90, 0x48, 0x50, 0x94, 0xC3, 0xE0, 0x10, 0x90, 0x3F, 0x50, 0x28, 0xC3, 0xE0, 0x75, 0x09,
63944 +     0x36, 0x50, 0x28, 0x94, 0xE0, 0xA8, 0x00, 0x90, 0x90, 0x0E, 0x71, 0xFF, 0x2F, 0xE0, 0x3E, 0x08,
63945 +     0xA9, 0x00, 0x90, 0xF0, 0x0E, 0x71, 0xFF, 0xE0, 0xE0, 0xA3, 0x08, 0x90, 0x00, 0x90, 0xF0, 0x2F,
63946 +     0x71, 0xFF, 0xE0, 0xAA, 0x08, 0x09, 0x90, 0x0E, 0x90, 0xF0, 0x2F, 0xE0, 0xFF, 0xE0, 0xAB, 0x00,
63947 +     0x09, 0x90, 0x0E, 0x71, 0xF0, 0x2F, 0xE0, 0x6D, 0xFF, 0x7B, 0x09, 0x80, 0x5E, 0x79, 0x20, 0x7A,
63948 +     0x78, 0xF8, 0x03, 0x12, 0x91, 0x80, 0x16, 0x85, 0xE0, 0xA8, 0x00, 0x90, 0xF0, 0x3E, 0x08, 0x90,
63949 +     0xE0, 0xA9, 0x00, 0x90, 0xF0, 0xA3, 0x08, 0x90, 0xE0, 0xAA, 0x00, 0x90, 0xF0, 0x08, 0x09, 0x90,
63950 +     0xE0, 0xAB, 0x00, 0x90, 0xF0, 0x6D, 0x09, 0x90, 0x9C, 0x09, 0x90, 0xE4, 0x9D, 0x09, 0x90, 0xF0,
63951 +     0x9E, 0x09, 0x90, 0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0, 0x09, 0x90, 0xF0, 0x75, 0xE8, 0xD2, 0xF0,
63952 +     0x5C, 0x75, 0x2B, 0x5B, 0x7A, 0xFF, 0x7B, 0x26, 0x02, 0x30, 0x79, 0x20, 0xEF, 0xD3, 0xF8, 0x03,
63953 +     0x80, 0x94, 0x80, 0x64, 0x08, 0x7F, 0x03, 0x40, 0x64, 0xEF, 0xC3, 0x22, 0x7F, 0x80, 0x94, 0x80,
63954 +     0x7F, 0x02, 0x50, 0x00, 0x08, 0x30, 0x22, 0xF8, 0x7A, 0xFF, 0x7B, 0x10, 0x12, 0x50, 0x79, 0x20,
63955 +     0x72, 0x78, 0xF8, 0x03, 0x76, 0x08, 0x00, 0x76, 0x29, 0x06, 0x90, 0x0A, 0x13, 0x13, 0xFF, 0xE0,
63956 +     0xE0, 0x30, 0x3F, 0x54, 0x7F, 0x55, 0x71, 0x02, 0xB2, 0x0B, 0x12, 0x72, 0x5B, 0x75, 0x06, 0x50,
63957 +     0x16, 0x5C, 0x75, 0x2C, 0x0D, 0x22, 0x75, 0x22, 0x75, 0x0A, 0x23, 0x75, 0x25, 0x75, 0x0D, 0x24,
63958 +     0xE4, 0x0C, 0xD2, 0x06, 0x60, 0x14, 0xED, 0xFD, 0x16, 0x60, 0x14, 0x0D, 0x1B, 0x70, 0x02, 0x24,
63959 +     0xE0, 0xF2, 0x07, 0x90, 0x07, 0x90, 0x11, 0x80, 0x03, 0x54, 0xE0, 0xF2, 0x01, 0x74, 0xC3, 0xFF,
63960 +     0x07, 0x90, 0x14, 0x80, 0x54, 0xC4, 0xE0, 0xF2, 0x90, 0x0C, 0x80, 0x03, 0xC4, 0xE0, 0xF2, 0x07,
63961 +     0xC3, 0xFF, 0x03, 0x54, 0x25, 0x9F, 0x05, 0x74, 0xF5, 0xC7, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82,
63962 +     0x93, 0xE4, 0x83, 0xF5, 0x93, 0x01, 0x74, 0xFE, 0x82, 0x23, 0x85, 0xFF, 0xE0, 0x83, 0x22, 0x85,
63963 +     0xD3, 0x0F, 0x54, 0xC4, 0x3D, 0x40, 0x06, 0x94, 0x83, 0x8E, 0x82, 0x8F, 0x50, 0x0C, 0x94, 0xE0,
63964 +     0x82, 0x25, 0x85, 0x34, 0xE0, 0x83, 0x24, 0x85, 0x0F, 0x54, 0xC4, 0xFC, 0x0F, 0x54, 0xEC, 0xFB,
63965 +     0x54, 0x14, 0xEB, 0xFC, 0xF0, 0x54, 0xC4, 0x0F, 0x23, 0x85, 0xF0, 0x4C, 0x83, 0x22, 0x85, 0x82,
63966 +     0x54, 0xC4, 0xFC, 0xE0, 0x54, 0xEC, 0xFB, 0x0F, 0x14, 0xEB, 0xFC, 0x0F, 0x54, 0xC4, 0x0F, 0x54,
63967 +     0xC2, 0xF0, 0x4C, 0xF0, 0x25, 0x20, 0x74, 0x0C, 0xE4, 0x25, 0xF5, 0x25, 0x24, 0xF5, 0x24, 0x35,
63968 +     0x23, 0x25, 0x20, 0x74, 0x35, 0xE4, 0x23, 0xF5, 0x0D, 0x22, 0xF5, 0x22, 0x60, 0x04, 0x64, 0xED,
63969 +     0xA2, 0x65, 0x61, 0x02, 0x08, 0x30, 0x22, 0x0C, 0x7A, 0xFF, 0x7B, 0x59, 0x12, 0x60, 0x79, 0x20,
63970 +     0x90, 0xE4, 0xF8, 0x03, 0x90, 0xF0, 0xAA, 0x07, 0x10, 0x74, 0xAB, 0x07, 0xB4, 0x07, 0x90, 0xF0,
63971 +     0x90, 0xF0, 0xE4, 0x74, 0x44, 0xE0, 0xAE, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0xAF,
63972 +     0xB1, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x12, 0x74, 0x90, 0xF0, 0xB2, 0x07, 0x54, 0xE0, 0xAF, 0x07,
63973 +     0x07, 0x90, 0xF0, 0xFE, 0xEF, 0x54, 0xE0, 0xA9, 0xA7, 0x07, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0,
63974 +     0xF6, 0x82, 0x78, 0xE4, 0x18, 0xF6, 0x84, 0x78, 0x81, 0x78, 0x01, 0x76, 0x86, 0x78, 0x01, 0x76,
63975 +     0x07, 0x90, 0x22, 0xF6, 0x02, 0x60, 0xE0, 0xAC, 0x83, 0x78, 0xF8, 0x81, 0x13, 0xE7, 0xA2, 0xE6,
63976 +     0xE0, 0x95, 0x33, 0xFF, 0x30, 0x01, 0x7E, 0xE6, 0xFF, 0x7E, 0x02, 0xE0, 0xA4, 0xF0, 0x8F, 0xEE,
63977 +     0xE6, 0x81, 0x78, 0xFF, 0xA6, 0xF8, 0x86, 0x24, 0x7A, 0xFF, 0x7B, 0x07, 0x78, 0x68, 0x79, 0x20,
63978 +     0xE1, 0x0C, 0x12, 0x81, 0x20, 0x7A, 0xFF, 0x7B, 0x0C, 0x12, 0x70, 0x79, 0xE6, 0x81, 0x78, 0xDF,
63979 +     0x03, 0xB4, 0xFF, 0x7B, 0x79, 0x20, 0x7A, 0x09, 0xF8, 0x03, 0x12, 0x76, 0x20, 0x7A, 0x09, 0x80,
63980 +     0x84, 0x78, 0x7B, 0x79, 0x7B, 0xE1, 0x0C, 0x12, 0x79, 0x20, 0x7A, 0xFF, 0xE6, 0x81, 0x78, 0x81,
63981 +     0xE6, 0xF8, 0x86, 0x24, 0xE0, 0x95, 0x33, 0xFD, 0xE5, 0x0C, 0x12, 0xFC, 0xC3, 0xE6, 0x81, 0x78,
63982 +     0x0C, 0x50, 0x03, 0x94, 0xF6, 0x08, 0xE4, 0x06, 0x18, 0xF6, 0x84, 0x78, 0x50, 0x80, 0x01, 0x76,
63983 +     0x75, 0x2D, 0x5B, 0x75, 0x48, 0x80, 0xFB, 0x5C, 0xC3, 0xE6, 0x81, 0x78, 0x00, 0x7E, 0x03, 0x94,
63984 +     0x01, 0x7F, 0x04, 0x50, 0x00, 0x7F, 0x02, 0x80, 0xC3, 0xE6, 0x84, 0x78, 0x80, 0x64, 0xEE, 0x9F,
63985 +     0x98, 0x80, 0x74, 0xF8, 0x84, 0x78, 0x05, 0x50, 0xE4, 0x25, 0x80, 0x06, 0x78, 0xF6, 0x84, 0x78,
63986 +     0x94, 0xC3, 0xE6, 0x82, 0x06, 0x03, 0x50, 0x01, 0x78, 0xE4, 0x16, 0x80, 0x08, 0xC3, 0xF6, 0x82,
63987 +     0x94, 0x80, 0x64, 0xE6, 0x06, 0x03, 0x50, 0x8A, 0x5B, 0x75, 0x06, 0x80, 0xB1, 0x5C, 0x75, 0x23,
63988 +     0xC4, 0xE6, 0x81, 0x78, 0x07, 0x90, 0xF0, 0x54, 0xE6, 0x08, 0xF0, 0xAB, 0xF0, 0xAA, 0x07, 0x90,
63989 +     0x01, 0x64, 0xE6, 0x18, 0x84, 0x78, 0x1E, 0x70, 0xFF, 0x03, 0x54, 0xE6, 0xE0, 0xB4, 0x07, 0x90,
63990 +     0xF0, 0x4F, 0xFC, 0x54, 0x96, 0x01, 0x74, 0xC3, 0xE0, 0x25, 0x03, 0x54, 0xE0, 0xFF, 0xE0, 0x25,
63991 +     0xF0, 0x4F, 0xF3, 0x54, 0x64, 0xE6, 0x81, 0x78, 0x78, 0x24, 0x70, 0x02, 0x02, 0x24, 0xE6, 0x84,
63992 +     0x54, 0xC4, 0x03, 0x54, 0x07, 0x90, 0xFF, 0xF0, 0xCF, 0x54, 0xE0, 0xB4, 0x74, 0xC3, 0xF0, 0x4F,
63993 +     0x03, 0x54, 0x96, 0x03, 0x54, 0x33, 0x33, 0xC4, 0x54, 0xE0, 0xFF, 0xC0, 0x78, 0xF0, 0x4F, 0x3F,
63994 +     0xE7, 0xA2, 0xE6, 0x83, 0x78, 0x02, 0x24, 0x13, 0x83, 0x78, 0xF6, 0x85, 0x22, 0xE0, 0x30, 0xE6,
63995 +     0xE0, 0xB4, 0x07, 0x90, 0x85, 0x78, 0x03, 0x54, 0x44, 0xE6, 0x05, 0x70, 0xE6, 0x08, 0x80, 0x10,
63996 +     0x54, 0x33, 0x33, 0x33, 0x90, 0x02, 0x44, 0xF8, 0x90, 0xF0, 0xB1, 0x07, 0x12, 0x74, 0xB2, 0x07,
63997 +     0x07, 0x90, 0x22, 0xF0, 0x03, 0x54, 0xE0, 0xB4, 0x0A, 0x70, 0x85, 0x78, 0x33, 0x33, 0x33, 0xE6,
63998 +     0x02, 0x44, 0xF8, 0x54, 0x44, 0xE6, 0x03, 0x80, 0xB1, 0x07, 0x90, 0x10, 0xE6, 0x85, 0x78, 0xF0,
63999 +     0x54, 0x33, 0x33, 0x33, 0x07, 0x90, 0x46, 0xF8, 0x20, 0x22, 0xF0, 0xB2, 0x90, 0xC1, 0x02, 0x08,
64000 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x87, 0x79, 0x76, 0x83, 0x78, 0xF8, 0x76, 0x81, 0x78, 0x7F,
64001 +     0xE6, 0x81, 0x78, 0x01, 0xD3, 0xF9, 0x86, 0x24, 0xF5, 0x80, 0x64, 0xE7, 0xE6, 0x83, 0x78, 0xF0,
64002 +     0xF0, 0x95, 0x80, 0x64, 0x81, 0x78, 0x0A, 0x40, 0xF8, 0x86, 0x24, 0xE6, 0xF6, 0x83, 0x78, 0xE6,
64003 +     0xE6, 0x06, 0x81, 0x78, 0x90, 0xDA, 0x04, 0xB4, 0x13, 0xE0, 0xB4, 0x07, 0x24, 0x03, 0x54, 0x13,
64004 +     0xE7, 0xC3, 0xF9, 0x86, 0x24, 0x96, 0x83, 0x78, 0x33, 0x33, 0x33, 0x02, 0xE0, 0xFF, 0xF8, 0x54,
64005 +     0x86, 0x24, 0x03, 0x54, 0x96, 0xE7, 0xC3, 0xF9, 0x90, 0x4F, 0x02, 0x24, 0x90, 0xF0, 0xB1, 0x07,
64006 +     0xC4, 0xE0, 0xB4, 0x07, 0x03, 0x54, 0x13, 0x13, 0xC3, 0xF9, 0x86, 0x24, 0x02, 0x24, 0x96, 0xE7,
64007 +     0x54, 0x33, 0x33, 0x33, 0xC4, 0xE0, 0xFF, 0xF8, 0x86, 0x24, 0x03, 0x54, 0x96, 0xE7, 0xC3, 0xF9,
64008 +     0x90, 0x4F, 0x02, 0x24, 0x78, 0xF0, 0xB2, 0x07, 0x08, 0x00, 0x76, 0x72, 0x4A, 0x80, 0x0A, 0x76,
64009 +     0xE0, 0xAC, 0x07, 0x90, 0x5B, 0x75, 0x0F, 0x70, 0xE2, 0x5C, 0x75, 0x2E, 0x20, 0x7A, 0xFF, 0x7B,
64010 +     0x03, 0x02, 0x8F, 0x79, 0x12, 0x72, 0x7F, 0xF8, 0x07, 0x50, 0xB2, 0x0B, 0x75, 0x23, 0x5B, 0x75,
64011 +     0x90, 0x22, 0xB1, 0x5C, 0x7F, 0xE0, 0xAA, 0x07, 0x02, 0xE0, 0x20, 0x00, 0x54, 0xEF, 0x01, 0x7F,
64012 +     0x07, 0x90, 0xFF, 0x01, 0xFE, 0x54, 0xE0, 0xAA, 0x54, 0xE0, 0xF0, 0x4F, 0x78, 0xE4, 0xF0, 0xFD,
64013 +     0x78, 0x00, 0xF6, 0x83, 0xB4, 0xE6, 0x06, 0x83, 0x07, 0x90, 0xF8, 0x40, 0x02, 0x44, 0xE0, 0xAA,
64014 +     0x08, 0x30, 0x22, 0xF0, 0x7A, 0xFF, 0x7B, 0x1F, 0x12, 0x9B, 0x79, 0x20, 0x07, 0x90, 0xF8, 0x03,
64015 +     0xCF, 0x54, 0xE0, 0xAB, 0xF0, 0x54, 0xE0, 0xF0, 0x40, 0x44, 0xE0, 0xF0, 0x82, 0x78, 0xE4, 0xF0,
64016 +     0x22, 0xF6, 0x18, 0xF6, 0xE0, 0xAC, 0x07, 0x90, 0xFF, 0x7B, 0x22, 0x70, 0xAA, 0x79, 0x20, 0x7A,
64017 +     0x78, 0xDF, 0x0C, 0x12, 0x94, 0xC3, 0xE6, 0x81, 0x06, 0x06, 0x50, 0x03, 0x80, 0xF6, 0x08, 0xE4,
64018 +     0x2F, 0x5B, 0x75, 0x42, 0x12, 0x75, 0x5C, 0x75, 0x37, 0x80, 0xF2, 0x03, 0xC3, 0xE6, 0x82, 0x78,
64019 +     0x29, 0x50, 0x01, 0x94, 0xAB, 0x07, 0x90, 0x06, 0xE6, 0x18, 0xFF, 0xE0, 0xFD, 0xE6, 0x08, 0xFE,
64020 +     0x80, 0x08, 0x06, 0xA8, 0xD8, 0x33, 0xC3, 0x02, 0x54, 0xEF, 0xFE, 0xFC, 0x54, 0xEF, 0xFD, 0x0F,
64021 +     0x2E, 0xED, 0xFF, 0xF0, 0x90, 0x4F, 0x0F, 0x54, 0x80, 0xF0, 0xAB, 0x07, 0x23, 0x5B, 0x75, 0x06,
64022 +     0x78, 0xB1, 0x5C, 0x75, 0x03, 0x54, 0xE6, 0x81, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0xAB, 0x07, 0x90,
64023 +     0xF0, 0x4F, 0xCF, 0x54, 0x09, 0x08, 0x30, 0x22, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0xAD, 0x79,
64024 +     0x00, 0x90, 0xE4, 0xF8, 0x5D, 0x75, 0xF0, 0xA1, 0x65, 0x5E, 0x75, 0x02, 0x75, 0x01, 0x71, 0x75,
64025 +     0x5C, 0x75, 0x22, 0x5B, 0x9B, 0x09, 0x90, 0x2A, 0x44, 0x1F, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x80,
64026 +     0x10, 0x44, 0xE0, 0xA9, 0xBA, 0x09, 0x90, 0xF0, 0x44, 0xF9, 0x54, 0xE0, 0x22, 0x22, 0xF0, 0x04,
64027 +     0x41, 0x52, 0x54, 0x09, 0x00, 0x0A, 0x4B, 0x43, 0x41, 0x42, 0x09, 0x09, 0x49, 0x53, 0x5F, 0x44,
64028 +     0x09, 0x00, 0x0A, 0x47, 0x3A, 0x64, 0x25, 0x09, 0x64, 0x25, 0x20, 0x00, 0x64, 0x25, 0x20, 0x00,
64029 +     0x00, 0x42, 0x64, 0x20, 0x20, 0x44, 0x25, 0x20, 0x00, 0x6D, 0x70, 0x70, 0x00, 0x44, 0x25, 0x20,
64030 +     0x09, 0x09, 0x00, 0x0A, 0x2D, 0x2D, 0x2D, 0x2D, 0x0A, 0x00, 0x0A, 0x2D, 0x31, 0x08, 0x00, 0x0A,
64031 +     0xFB, 0x08, 0x96, 0x08, 0x59, 0x08, 0x60, 0x09, 0x23, 0x09, 0xBE, 0x08, 0x71, 0xE5, 0x88, 0x09,
64032 +     0xFE, 0x01, 0x02, 0x70, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x00, 0x79, 0xB3, 0x09, 0x90, 0xF8,
64033 +     0xF0, 0x04, 0x44, 0xE0, 0x07, 0x90, 0x6D, 0x51, 0x20, 0x44, 0xE0, 0xA7, 0xBD, 0x07, 0x90, 0xF0,
64034 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xAA, 0x07, 0x90, 0x50, 0x44, 0x07, 0x54, 0x04, 0x44, 0xE0, 0xF0,
64035 +     0x92, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0x04, 0x44,
64036 +     0x44, 0xE0, 0x35, 0x06, 0xD0, 0x91, 0xF0, 0x01, 0xE0, 0xA9, 0x07, 0x90, 0x90, 0xF0, 0x20, 0x44,
64037 +     0x44, 0xE0, 0x14, 0x06, 0x07, 0x90, 0xF0, 0x20, 0x08, 0x54, 0xE0, 0xB6, 0x90, 0xFF, 0xE0, 0x25,
64038 +     0x54, 0xE0, 0x14, 0x06, 0x90, 0xF0, 0x4F, 0xEF, 0x13, 0x74, 0x4B, 0x07, 0x4C, 0x07, 0x90, 0xF0,
64039 +     0x90, 0xF0, 0x88, 0x74, 0x54, 0xE0, 0x43, 0x08, 0xF0, 0x50, 0x44, 0x8F, 0xE0, 0xD4, 0x09, 0x90,
64040 +     0x90, 0xF0, 0x80, 0x44, 0x7F, 0x74, 0xD9, 0x09, 0x6C, 0xF5, 0xE4, 0xF0, 0x75, 0x25, 0x13, 0x75,
64041 +     0x10, 0x75, 0xC8, 0x14, 0x02, 0x08, 0x90, 0x0B, 0xE4, 0x62, 0xF5, 0xE0, 0x06, 0x90, 0x64, 0xF5,
64042 +     0x13, 0xFF, 0xE0, 0x31, 0x30, 0x3F, 0x54, 0x13, 0xEC, 0xD2, 0x02, 0xE0, 0x06, 0x90, 0xEE, 0xD2,
64043 +     0xE0, 0x30, 0xE0, 0x29, 0x60, 0x64, 0xE5, 0x04, 0x29, 0x06, 0x90, 0x0D, 0x41, 0xE0, 0x20, 0xE0,
64044 +     0x04, 0x64, 0x64, 0xE5, 0x06, 0x90, 0x3B, 0x70, 0xE0, 0x30, 0xE0, 0x29, 0x04, 0x64, 0x75, 0x05,
64045 +     0xF5, 0xE4, 0x03, 0x80, 0x47, 0x07, 0x90, 0x64, 0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x66, 0x07, 0x90,
64046 +     0x07, 0x90, 0xF0, 0x01, 0x04, 0x44, 0xE0, 0x48, 0x07, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0, 0x52,
64047 +     0x07, 0x90, 0xF0, 0x51, 0x07, 0x90, 0xF0, 0x54, 0x07, 0x90, 0xF0, 0x53, 0x04, 0x44, 0xE0, 0x47,
64048 +     0xB5, 0xC8, 0x74, 0xF0, 0x25, 0x74, 0x07, 0x14, 0x51, 0x02, 0x13, 0xB5, 0xAE, 0x01, 0x90, 0x6D,
64049 +     0xF0, 0x04, 0x44, 0xE0, 0x07, 0x90, 0xFF, 0xE0, 0x13, 0xC4, 0xE0, 0x8B, 0xFE, 0x01, 0x54, 0x13,
64050 +     0x54, 0x13, 0xC4, 0xEF, 0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xDF, 0x33, 0xC4, 0x01, 0x54,
64051 +     0x90, 0x4F, 0xE0, 0x54, 0xE0, 0xF0, 0xAE, 0x01, 0x8B, 0x07, 0x90, 0xFF, 0x54, 0x13, 0xC4, 0xE0,
64052 +     0x13, 0xEF, 0xFE, 0x01, 0x01, 0x54, 0x13, 0x13, 0xF7, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF,
64053 +     0x33, 0x33, 0x33, 0x01, 0x90, 0x4F, 0xF8, 0x54, 0xE0, 0xF0, 0xAE, 0x01, 0x8B, 0x07, 0x90, 0xFF,
64054 +     0x54, 0x13, 0xC3, 0xE0, 0xC4, 0xEF, 0xFE, 0x01, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xEF, 0x54,
64055 +     0xFE, 0x01, 0x54, 0x4E, 0x4F, 0xF0, 0x54, 0xC4, 0xF0, 0xAE, 0x01, 0x90, 0x74, 0x8B, 0x07, 0x90,
64056 +     0x06, 0x90, 0xF0, 0x62, 0x13, 0x13, 0xE0, 0x31, 0xE0, 0x20, 0x3F, 0x54, 0x7F, 0xEE, 0xD2, 0x02,
64057 +     0xB2, 0x0B, 0x12, 0x72, 0xF5, 0xE4, 0x12, 0x50, 0x02, 0x69, 0x75, 0x67, 0x75, 0x08, 0x6A, 0x75,
64058 +     0x68, 0x75, 0x46, 0x6B, 0x01, 0x6C, 0x75, 0x0E, 0x05, 0x60, 0x6C, 0xE5, 0x51, 0x02, 0x0B, 0x20,
64059 +     0xEF, 0x20, 0xAF, 0xC3, 0x20, 0x0F, 0x54, 0xC4, 0x20, 0xAF, 0x40, 0xE0, 0x3A, 0xE0, 0x20, 0xEF,
64060 +     0xC3, 0xEF, 0x20, 0xAF, 0x32, 0xE0, 0x20, 0x13, 0xC4, 0xEF, 0x20, 0xAF, 0x20, 0x07, 0x54, 0x13,
64061 +     0x20, 0xAF, 0x28, 0xE0, 0x54, 0x13, 0x13, 0xEF, 0x1E, 0xE0, 0x20, 0x3F, 0x14, 0x65, 0x81, 0x74,
64062 +     0x28, 0x74, 0x04, 0x70, 0x12, 0x60, 0x13, 0x65, 0x14, 0xB5, 0xC8, 0x74, 0xB5, 0x25, 0x74, 0x09,
64063 +     0x40, 0x91, 0x04, 0x13, 0xCE, 0x91, 0x04, 0x40, 0x06, 0x90, 0x22, 0x50, 0xFB, 0x54, 0xE0, 0x03,
64064 +     0x35, 0x06, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xED, 0xC2, 0xEC, 0xC2, 0xEF, 0xC2, 0xEE, 0xC2,
64065 +     0x5B, 0x7F, 0x02, 0x7E, 0x5E, 0x8F, 0x5D, 0x8E, 0x5A, 0x8F, 0x59, 0x8E, 0xC2, 0x09, 0x90, 0x22,
64066 +     0x90, 0xF0, 0x20, 0x74, 0x54, 0xE0, 0xB4, 0x07, 0x31, 0x08, 0x90, 0x03, 0x90, 0xE0, 0x0F, 0x70,
64067 +     0x90, 0xF0, 0xB9, 0x07, 0x90, 0xE0, 0x96, 0x08, 0x80, 0xF0, 0xBA, 0x07, 0x07, 0x90, 0xE0, 0x0D,
64068 +     0x08, 0x90, 0xF0, 0xBA, 0x07, 0x90, 0xE0, 0x96, 0x07, 0x90, 0xF0, 0xB9, 0x54, 0xC4, 0xE0, 0xB4,
64069 +     0x08, 0x90, 0xFF, 0x03, 0x02, 0xBF, 0xE0, 0xFB, 0xBB, 0x07, 0x90, 0x0D, 0x60, 0x09, 0x90, 0xF0,
64070 +     0xBC, 0x07, 0x90, 0xE0, 0x07, 0x90, 0x22, 0xF0, 0x09, 0x90, 0xF0, 0xBC, 0x07, 0x90, 0xE0, 0x60,
64071 +     0x78, 0x22, 0xF0, 0xBB, 0x08, 0xC3, 0x76, 0x72, 0xFF, 0x7B, 0x50, 0x76, 0x13, 0x79, 0x20, 0x7A,
64072 +     0xFD, 0xEF, 0x67, 0xAF, 0x0C, 0x12, 0x00, 0x7C, 0x09, 0x90, 0xE4, 0xE5, 0x69, 0xAF, 0xF0, 0xC2,
64073 +     0xC4, 0x03, 0x54, 0xEF, 0xFF, 0xE0, 0x54, 0x33, 0x4F, 0x9F, 0x54, 0xE0, 0xEF, 0x67, 0xAF, 0xF0,
64074 +     0x3E, 0x24, 0xE0, 0x25, 0x34, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x20, 0x01, 0x74, 0xFE, 0x93,
64075 +     0xF5, 0x22, 0x8E, 0x93, 0x08, 0x25, 0x75, 0x23, 0x02, 0x70, 0x69, 0xE5, 0x70, 0x14, 0xB5, 0x61,
64076 +     0x24, 0xB8, 0x61, 0x02, 0x14, 0x1F, 0x60, 0xFE, 0x02, 0x24, 0x4F, 0x60, 0xE7, 0x61, 0x02, 0x60,
64077 +     0x20, 0x7A, 0xFF, 0x7B, 0x23, 0x85, 0x19, 0x79, 0x83, 0x22, 0x85, 0x82, 0xE0, 0xA3, 0xFE, 0xE0,
64078 +     0x06, 0xAC, 0xFD, 0xFF, 0x6A, 0xAE, 0x7A, 0x80, 0x82, 0x8F, 0x6B, 0xAF, 0xFF, 0xE0, 0x83, 0x8E,
64079 +     0x1F, 0x7C, 0xB1, 0x7D, 0xEF, 0xEF, 0x0B, 0x12, 0x50, 0x68, 0x95, 0xC3, 0x7B, 0x68, 0x8F, 0x02,
64080 +     0x79, 0x20, 0x7A, 0xFF, 0x7C, 0xFD, 0xEF, 0x1D, 0xE5, 0x0C, 0x12, 0x00, 0x6B, 0x25, 0x65, 0x74,
64081 +     0x35, 0xE4, 0x6B, 0xF5, 0x80, 0x6A, 0xF5, 0x6A, 0xEF, 0x67, 0xAF, 0x7E, 0x46, 0x24, 0xE0, 0x25,
64082 +     0x34, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x20, 0x01, 0x74, 0xFE, 0x93, 0xF5, 0x22, 0x8E, 0x93,
64083 +     0x8E, 0x82, 0xF5, 0x23, 0xFF, 0xE0, 0xA3, 0x83, 0xE7, 0xA2, 0x06, 0x78, 0xFE, 0xFB, 0xD8, 0x13,
64084 +     0xA2, 0x05, 0x78, 0xEF, 0xFB, 0xD8, 0x13, 0xE7, 0xE5, 0xFF, 0x2F, 0x2E, 0x90, 0x05, 0x70, 0x67,
64085 +     0xF0, 0xEF, 0x20, 0x06, 0x20, 0x7A, 0xFF, 0x7B, 0xFD, 0xEF, 0x24, 0x79, 0xFC, 0xE0, 0x95, 0x33,
64086 +     0x80, 0xE5, 0x0C, 0x12, 0x0A, 0x25, 0x75, 0x32, 0xE5, 0x24, 0xF5, 0xE4, 0x25, 0x95, 0xC3, 0x24,
64087 +     0x24, 0xE5, 0x25, 0x50, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0xC2, 0x09, 0x7B, 0xF0, 0x4F, 0xF0,
64088 +     0x79, 0x20, 0x7A, 0xFF, 0x82, 0x23, 0x85, 0x2C, 0xE0, 0x83, 0x22, 0x85, 0xFD, 0xE0, 0xA3, 0xFC,
64089 +     0x05, 0xE5, 0x0C, 0x12, 0x7B, 0xD4, 0x80, 0x24, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x30,
64090 +     0x24, 0xEF, 0x69, 0xAF, 0x33, 0xE4, 0xFF, 0x01, 0x7D, 0x00, 0x7C, 0xFE, 0xAA, 0x02, 0x12, 0x05,
64091 +     0x69, 0xE5, 0x69, 0x8D, 0x37, 0x70, 0x02, 0x64, 0x24, 0xEF, 0x67, 0xAF, 0x33, 0xE4, 0xFF, 0x01,
64092 +     0xF5, 0x03, 0x54, 0xEF, 0x7A, 0xFF, 0x7B, 0x67, 0x12, 0x32, 0x79, 0x20, 0x67, 0xE5, 0xF8, 0x03,
64093 +     0x68, 0xAF, 0x1D, 0x70, 0xC4, 0x0F, 0x54, 0xEF, 0x90, 0xFF, 0xF0, 0x54, 0x54, 0xE0, 0x21, 0x06,
64094 +     0xE4, 0xF0, 0x4F, 0x0F, 0xFF, 0x7B, 0x6C, 0xF5, 0x3B, 0x79, 0x20, 0x7A, 0x22, 0xF8, 0x03, 0x12,
64095 +     0x74, 0xC2, 0x09, 0x90, 0x08, 0x90, 0xF0, 0x40, 0x94, 0xD3, 0xE0, 0x47, 0x90, 0x67, 0x40, 0x0A,
64096 +     0xD3, 0xE0, 0xAC, 0x08, 0x5E, 0x40, 0x0A, 0x94, 0xE0, 0x11, 0x09, 0x90, 0x40, 0x0A, 0x94, 0xD3,
64097 +     0x76, 0x09, 0x90, 0x55, 0x0A, 0x94, 0xD3, 0xE0, 0x08, 0x90, 0x4C, 0x40, 0x28, 0x94, 0xE0, 0x46,
64098 +     0x08, 0x90, 0x44, 0x50, 0x94, 0xC3, 0xE0, 0xAB, 0x90, 0x3B, 0x50, 0x28, 0xC3, 0xE0, 0x10, 0x09,
64099 +     0x32, 0x50, 0x28, 0x94, 0xE0, 0x75, 0x09, 0x90, 0x50, 0x28, 0x94, 0xC3, 0x31, 0x08, 0x90, 0x29,
64100 +     0x40, 0x01, 0x94, 0xE0, 0x96, 0x08, 0x90, 0x21, 0x01, 0x94, 0xD3, 0xE0, 0x08, 0x90, 0x18, 0x40,
64101 +     0x94, 0xD3, 0xE0, 0xFB, 0x90, 0x0F, 0x40, 0x01, 0xD3, 0xE0, 0x60, 0x09, 0x06, 0x40, 0x01, 0x94,
64102 +     0xF6, 0x7E, 0x78, 0xE4, 0x7E, 0x78, 0x03, 0x80, 0xE6, 0x7E, 0x78, 0x06, 0x40, 0x64, 0x94, 0xD3,
64103 +     0x7A, 0xFF, 0x7B, 0x0B, 0x12, 0x08, 0x79, 0x20, 0x22, 0xD3, 0xF8, 0x03, 0x22, 0xC3, 0x22, 0xC3,
64104 +     0xE0, 0xF2, 0x07, 0x90, 0xBF, 0xFF, 0x03, 0x54, 0x01, 0x7F, 0x04, 0x01, 0x00, 0x7F, 0x02, 0x80,
64105 +     0x07, 0x90, 0x24, 0x8F, 0x54, 0xC4, 0xE0, 0xF2, 0x03, 0xBF, 0xFF, 0x03, 0x80, 0x01, 0x7F, 0x04,
64106 +     0x90, 0x00, 0x7F, 0x02, 0x54, 0xE0, 0xB4, 0x07, 0x01, 0xBE, 0xFE, 0x03, 0x80, 0x01, 0x7E, 0x04,
64107 +     0x90, 0x00, 0x7E, 0x02, 0xC4, 0xE0, 0xB4, 0x07, 0xBB, 0xFB, 0x03, 0x54, 0x01, 0x7B, 0x04, 0x03,
64108 +     0x00, 0x7B, 0x02, 0x80, 0xB1, 0x07, 0x90, 0xEE, 0x54, 0xE0, 0x0B, 0x70, 0xE0, 0x22, 0xF5, 0x07,
64109 +     0x80, 0x13, 0x13, 0x13, 0x13, 0x13, 0xE0, 0x09, 0xF5, 0x07, 0x54, 0x13, 0x07, 0x54, 0xE0, 0x22,
64110 +     0x90, 0xEB, 0x23, 0xF5, 0x0A, 0x70, 0xB2, 0x07, 0xF9, 0x07, 0x54, 0xE0, 0x13, 0x13, 0x13, 0xE0,
64111 +     0x13, 0xE0, 0x08, 0x80, 0x07, 0x54, 0x13, 0x13, 0x07, 0x54, 0xE0, 0xF9, 0x02, 0x7D, 0xEE, 0xFC,
64112 +     0x7D, 0x02, 0x24, 0xB5, 0x07, 0xB5, 0xEB, 0x01, 0x04, 0x05, 0x43, 0x05, 0x05, 0x43, 0x03, 0x80,
64113 +     0x64, 0x6F, 0xEB, 0x08, 0x33, 0x33, 0x33, 0x01, 0xE5, 0xFF, 0x08, 0x54, 0x01, 0x64, 0x6E, 0x24,
64114 +     0xE0, 0x25, 0xE0, 0x25, 0xFF, 0x4F, 0x04, 0x54, 0xE0, 0xAB, 0x07, 0x90, 0xC4, 0x6D, 0x0F, 0x54,
64115 +     0x90, 0x4F, 0xF0, 0x54, 0xE5, 0xF0, 0x23, 0x06, 0xFF, 0xFE, 0x24, 0x23, 0x54, 0xF8, 0xC4, 0xEF,
64116 +     0xFF, 0x68, 0xC8, 0x0F, 0xFF, 0x70, 0x54, 0xEF, 0xFE, 0x24, 0x22, 0xE5, 0x07, 0x54, 0xEB, 0xFB,
64117 +     0xFB, 0x4F, 0xEB, 0xFB, 0xFF, 0xFE, 0x24, 0xE9, 0xFA, 0x07, 0x54, 0xEF, 0xFF, 0xFE, 0x24, 0xEC,
64118 +     0x70, 0x54, 0xC4, 0xEF, 0x90, 0xEB, 0xFF, 0x4A, 0xF0, 0xCF, 0x24, 0x06, 0x22, 0xF0, 0xEF, 0xA3,
64119 +     0x0F, 0x00, 0xFF, 0xE4, 0x22, 0xFB, 0x0F, 0xBF, 0x74, 0x66, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF,
64120 +     0x90, 0xF0, 0x14, 0x68, 0xFF, 0xE0, 0x31, 0x06, 0x3F, 0x54, 0x13, 0x13, 0xC1, 0x02, 0xE0, 0x20,
64121 +     0x66, 0x07, 0x90, 0x65, 0x20, 0x64, 0x45, 0xE0, 0x07, 0x90, 0x09, 0xE2, 0xBF, 0x54, 0xE0, 0xA9,
64122 +     0x90, 0x4E, 0x80, 0xF0, 0x44, 0xE0, 0xA9, 0x07, 0x07, 0x90, 0xF0, 0x40, 0x84, 0x54, 0xE0, 0x68,
64123 +     0x3D, 0x70, 0x84, 0x64, 0xE0, 0xA9, 0x07, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x8A, 0x07, 0x90, 0xF0,
64124 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xD4, 0x09, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xD7, 0x09,
64125 +     0xF0, 0x40, 0x44, 0x8F, 0xE0, 0xD6, 0x09, 0x90, 0x08, 0x44, 0xF3, 0x54, 0xD8, 0x09, 0x90, 0xF0,
64126 +     0x44, 0x0F, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x20, 0xF0, 0x60, 0x74, 0xF5, 0x80, 0x1C, 0x2E, 0x12,
64127 +     0xD1, 0xD7, 0xD1, 0x04, 0x68, 0x07, 0x90, 0xA3, 0x1D, 0xE0, 0x30, 0xE0, 0x12, 0xF0, 0x01, 0x74,
64128 +     0x09, 0x90, 0x3A, 0x2F, 0x0F, 0x54, 0xE0, 0xEA, 0x0D, 0x06, 0xBF, 0xFF, 0xE0, 0x47, 0x07, 0x90,
64129 +     0x80, 0xF0, 0xEF, 0x54, 0xC2, 0xA3, 0xD1, 0x04, 0x2E, 0x08, 0x90, 0xEE, 0x90, 0x65, 0xF5, 0xE0,
64130 +     0x40, 0x74, 0xC2, 0x09, 0x31, 0x08, 0x90, 0xF0, 0x01, 0x94, 0xD3, 0xE0, 0x08, 0x90, 0x1B, 0x40,
64131 +     0x94, 0xD3, 0xE0, 0x96, 0x90, 0x12, 0x40, 0x01, 0xD3, 0xE0, 0xFB, 0x08, 0x09, 0x40, 0x01, 0x94,
64132 +     0xE0, 0x60, 0x09, 0x90, 0x50, 0x01, 0x94, 0xD3, 0x81, 0x28, 0x12, 0x03, 0xE5, 0xC2, 0x09, 0x90,
64133 +     0x90, 0x22, 0xF0, 0x65, 0x90, 0xE0, 0x68, 0x07, 0xE7, 0x30, 0xA9, 0x07, 0xFC, 0x54, 0xE0, 0x13,
64134 +     0x8E, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x14, 0x06, 0x90, 0x22, 0xF0, 0x10, 0x44,
64135 +     0x44, 0xFC, 0x54, 0xE0, 0x06, 0x90, 0xF0, 0x01, 0xEF, 0x54, 0xE0, 0x14, 0x07, 0x90, 0x22, 0xF0,
64136 +     0x20, 0x44, 0xE0, 0xA9, 0x90, 0xA0, 0xF1, 0xF0, 0x90, 0xE0, 0x68, 0x07, 0xE2, 0x30, 0x8A, 0x07,
64137 +     0x01, 0x44, 0xE0, 0x05, 0x54, 0xE0, 0x22, 0xF0, 0x78, 0x22, 0xF0, 0xFE, 0x4D, 0x60, 0xE6, 0x79,
64138 +     0xE0, 0xAB, 0x07, 0x90, 0x13, 0x13, 0xC4, 0xFF, 0x30, 0x01, 0x54, 0x13, 0x07, 0x90, 0x3F, 0xE0,
64139 +     0xE1, 0x20, 0xE0, 0xAA, 0x67, 0x07, 0x90, 0x0A, 0x03, 0xE0, 0x20, 0xE0, 0x12, 0xEF, 0x80, 0x00,
64140 +     0x07, 0x90, 0xA4, 0x2F, 0xE0, 0x30, 0xE0, 0x67, 0x12, 0x29, 0x80, 0x02, 0xCE, 0xD1, 0x32, 0x2D,
64141 +     0xE0, 0xAB, 0x07, 0x90, 0x90, 0xF0, 0x7F, 0x54, 0x08, 0x74, 0x68, 0x07, 0xE9, 0x09, 0x90, 0xF0,
64142 +     0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0x67, 0x07, 0x90, 0x80, 0x0C, 0xE0, 0x30, 0x67, 0x07, 0x90, 0x07,
64143 +     0x03, 0xE0, 0x30, 0xE0, 0x90, 0x81, 0x28, 0x02, 0x42, 0x74, 0x68, 0x07, 0x66, 0x07, 0x90, 0xF0,
64144 +     0xE0, 0xF0, 0xFF, 0x74, 0x07, 0x90, 0x64, 0x45, 0x06, 0xE2, 0x30, 0xA9, 0xF0, 0x40, 0x44, 0xE0,
64145 +     0x54, 0xE0, 0x04, 0x80, 0xD7, 0xD1, 0xF0, 0xBF, 0xE0, 0x68, 0x07, 0x90, 0x90, 0x30, 0xE7, 0x30,
64146 +     0x30, 0xE0, 0xAA, 0x07, 0xA0, 0xF1, 0x29, 0xE1, 0x74, 0x68, 0x07, 0x90, 0xEC, 0xD2, 0xF0, 0x40,
64147 +     0x07, 0x90, 0xED, 0xC2, 0xF7, 0x54, 0xE0, 0x47, 0x1C, 0x2E, 0x12, 0xF0, 0xE0, 0x66, 0x07, 0x90,
64148 +     0xE2, 0x30, 0x64, 0x45, 0x68, 0x07, 0x90, 0x07, 0x03, 0xE2, 0x20, 0xE0, 0x22, 0xF1, 0x2C, 0x12,
64149 +     0xE0, 0x68, 0x07, 0x90, 0x90, 0x0D, 0xE7, 0x30, 0x54, 0xE0, 0xA9, 0x07, 0x07, 0x90, 0xF0, 0xFC,
64150 +     0xF0, 0x01, 0x74, 0x8E, 0xE6, 0x79, 0x78, 0x22, 0x07, 0x90, 0x31, 0x60, 0xFC, 0x54, 0xE0, 0xA9,
64151 +     0x90, 0xF0, 0x01, 0x44, 0x01, 0x74, 0xBD, 0x09, 0xB5, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0D, 0x74,
64152 +     0x80, 0x74, 0xAD, 0x07, 0xAA, 0x07, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0, 0x74, 0xA8, 0x07, 0x90,
64153 +     0x13, 0x75, 0xF0, 0x02, 0xEB, 0x14, 0x75, 0x26, 0x90, 0x7D, 0x28, 0x02, 0x0D, 0x74, 0xB5, 0x09,
64154 +     0xA8, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74, 0x63, 0xE5, 0xF2, 0x09, 0xAA, 0x07, 0x90, 0xF0,
64155 +     0xF0, 0xFD, 0x54, 0xE0, 0x3D, 0x60, 0x63, 0xE5, 0xE0, 0xAA, 0x07, 0x90, 0x90, 0x0A, 0xE1, 0x20,
64156 +     0x20, 0xE0, 0x67, 0x07, 0x80, 0x00, 0x03, 0xE0, 0xF0, 0x09, 0x90, 0xEF, 0x90, 0xF0, 0x05, 0x74,
64157 +     0x0A, 0x74, 0xA8, 0x07, 0xF0, 0x02, 0x74, 0xF0, 0xE0, 0xAA, 0x07, 0x90, 0x90, 0xF0, 0xFD, 0x54,
64158 +     0x20, 0xE0, 0xAA, 0x07, 0x07, 0x90, 0x0A, 0xE1, 0xE0, 0x20, 0xE0, 0x67, 0xEF, 0x80, 0x00, 0x03,
64159 +     0xF2, 0x09, 0x90, 0xE4, 0xBD, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x05, 0x74, 0xE9, 0x09,
64160 +     0x90, 0xA4, 0xF1, 0xF0, 0x54, 0xE0, 0xA9, 0x07, 0xF0, 0x01, 0x44, 0xFC, 0x09, 0x90, 0x32, 0xB1,
64161 +     0xF0, 0x01, 0x74, 0xE9, 0x90, 0xCE, 0x26, 0x12, 0x30, 0xE0, 0x67, 0x07, 0x11, 0x80, 0x02, 0xE0,
64162 +     0x75, 0x26, 0x13, 0x75, 0x07, 0x90, 0xEB, 0x14, 0xE7, 0x30, 0xE0, 0x68, 0xEB, 0x26, 0x12, 0x03,
64163 +     0xC2, 0xEC, 0xC2, 0x22, 0xC2, 0xEE, 0xC2, 0xED, 0x66, 0x07, 0x90, 0xEF, 0x90, 0xF0, 0xFF, 0x74,
64164 +     0x90, 0xF0, 0x67, 0x07, 0x90, 0xF0, 0x68, 0x07, 0x90, 0xF0, 0x69, 0x07, 0xF4, 0xE0, 0xEA, 0x01,
64165 +     0xE0, 0xA3, 0x03, 0x70, 0x90, 0x0E, 0x60, 0xF4, 0x04, 0xE0, 0xEB, 0x01, 0x90, 0x06, 0x70, 0xF0,
64166 +     0x04, 0xE0, 0xEA, 0x01, 0x28, 0x13, 0x75, 0xF0, 0x22, 0x81, 0x14, 0x75, 0x90, 0x66, 0xF5, 0xE4,
64167 +     0x54, 0xE0, 0x68, 0x07, 0x90, 0x17, 0x70, 0x2C, 0x70, 0xE0, 0xAC, 0x07, 0xA9, 0x07, 0x90, 0x11,
64168 +     0xF0, 0x7F, 0x54, 0xE0, 0xC4, 0x7D, 0xF1, 0x91, 0xFF, 0xE4, 0x09, 0x7C, 0x07, 0x90, 0xBA, 0x81,
64169 +     0x24, 0x54, 0xE0, 0x68, 0x06, 0x20, 0xBF, 0xFF, 0xE0, 0xAC, 0x07, 0x90, 0x07, 0x90, 0x69, 0x60,
64170 +     0xE3, 0x20, 0xE0, 0x68, 0x66, 0x07, 0x90, 0x22, 0x30, 0x64, 0x45, 0xE0, 0x66, 0x05, 0x59, 0xE2,
64171 +     0x94, 0xC3, 0x66, 0xE5, 0x90, 0xB8, 0x40, 0x05, 0x54, 0xE0, 0xA9, 0x07, 0xF0, 0x02, 0x44, 0xFC,
64172 +     0xE0, 0x68, 0x07, 0x90, 0x90, 0x15, 0xE3, 0x30, 0x44, 0xE0, 0xD4, 0x09, 0x07, 0x90, 0xF0, 0x80,
64173 +     0xF0, 0x08, 0x74, 0x68, 0x2F, 0xE3, 0x20, 0xE0, 0x65, 0x80, 0xE1, 0x51, 0x74, 0x68, 0x07, 0x90,
64174 +     0x07, 0x90, 0xF0, 0xF7, 0xF0, 0xFF, 0x74, 0x67, 0xE0, 0xAC, 0x07, 0x90, 0x07, 0x90, 0x10, 0x70,
64175 +     0x24, 0x54, 0xE0, 0x68, 0x06, 0x20, 0xBF, 0xFF, 0xE0, 0xAC, 0x07, 0x90, 0x07, 0x90, 0x09, 0x60,
64176 +     0x64, 0x45, 0xE0, 0x66, 0x71, 0x08, 0xE2, 0x20, 0x51, 0xF6, 0x51, 0x32, 0x51, 0xC4, 0x41, 0xE1,
64177 +     0xAC, 0x07, 0x90, 0xE1, 0x07, 0x90, 0xFF, 0xE0, 0x64, 0x45, 0xE0, 0x66, 0x71, 0x06, 0xE2, 0x20,
64178 +     0x41, 0xF6, 0x51, 0x32, 0x68, 0x07, 0x90, 0xC4, 0x02, 0xE3, 0x20, 0xE0, 0x09, 0x90, 0xD6, 0x41,
64179 +     0x80, 0x44, 0xE0, 0xD4, 0xD9, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x11, 0x74, 0x08, 0x74, 0x68, 0x07,
64180 +     0xA9, 0x07, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x7F, 0x78, 0xF0, 0x02, 0xF6, 0x51, 0x58, 0x76,
64181 +     0xE0, 0x68, 0x07, 0x90, 0x90, 0x09, 0xE3, 0x20, 0x45, 0xE0, 0x66, 0x07, 0x02, 0xE2, 0x20, 0x64,
64182 +     0x08, 0x90, 0xC4, 0x41, 0xF0, 0x03, 0x74, 0x9B, 0xF0, 0x00, 0x09, 0x90, 0xF0, 0x65, 0x09, 0x90,
64183 +     0x9B, 0x08, 0x90, 0xE4, 0x00, 0x09, 0x90, 0xF0, 0x65, 0x09, 0x90, 0xF0, 0x68, 0x07, 0x90, 0xF0,
64184 +     0x09, 0xE3, 0x20, 0xE0, 0xE0, 0x66, 0x07, 0x90, 0xE2, 0x20, 0x64, 0x45, 0x90, 0xC4, 0x41, 0x02,
64185 +     0x03, 0x74, 0x9D, 0x08, 0x02, 0x09, 0x90, 0xF0, 0x67, 0x09, 0x90, 0xF0, 0x08, 0x90, 0xE4, 0xF0,
64186 +     0x09, 0x90, 0xF0, 0x9D, 0x09, 0x90, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0x67, 0xE3, 0x20, 0xE0, 0x68,
64187 +     0x66, 0x07, 0x90, 0x09, 0x20, 0x64, 0x45, 0xE0, 0xC4, 0x41, 0x02, 0xE2, 0x74, 0x62, 0x08, 0x90,
64188 +     0x08, 0x90, 0xF0, 0x08, 0x09, 0x90, 0xF0, 0xC7, 0x09, 0x90, 0xF0, 0x2C, 0xF0, 0x1C, 0x74, 0x95,
64189 +     0x74, 0x96, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x08, 0xF0, 0x0E, 0x74, 0x97, 0x74, 0x98, 0x09, 0x90,
64190 +     0x07, 0x90, 0xF0, 0x0C, 0xE3, 0x20, 0xE0, 0x68, 0x66, 0x07, 0x90, 0x09, 0x20, 0x64, 0x45, 0xE0,
64191 +     0xC4, 0x41, 0x02, 0xE2, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x0D, 0xE0, 0x30, 0x3F,
64192 +     0x74, 0x01, 0x0D, 0x90, 0x90, 0xE4, 0xF0, 0x1B, 0x80, 0xF0, 0x21, 0x0D, 0x0D, 0x90, 0xE4, 0x0B,
64193 +     0x0D, 0x90, 0xF0, 0x01, 0xF0, 0x1B, 0x74, 0x21, 0x74, 0x41, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x1B,
64194 +     0x07, 0x90, 0xF0, 0x61, 0xE3, 0x20, 0xE0, 0x68, 0x66, 0x07, 0x90, 0x09, 0x20, 0x64, 0x45, 0xE0,
64195 +     0x40, 0x80, 0x02, 0xE2, 0x74, 0xB5, 0x09, 0x90, 0x90, 0xE4, 0xF0, 0x0C, 0x90, 0xF0, 0xBD, 0x09,
64196 +     0x04, 0x74, 0xBB, 0x09, 0x09, 0x90, 0xE4, 0xF0, 0x07, 0x90, 0xF0, 0xB3, 0xE3, 0x20, 0xE0, 0x68,
64197 +     0x66, 0x07, 0x90, 0x09, 0x20, 0x64, 0x45, 0xE0, 0x18, 0x80, 0x02, 0xE2, 0xF4, 0x7C, 0x24, 0x7D,
64198 +     0xBA, 0x91, 0xFF, 0xE4, 0xE0, 0x68, 0x07, 0x90, 0x90, 0x09, 0xE3, 0x20, 0x45, 0xE0, 0x66, 0x07,
64199 +     0x02, 0xE2, 0x20, 0x64, 0x07, 0x90, 0x71, 0xA1, 0xF0, 0x52, 0x74, 0x68, 0x75, 0x2E, 0x13, 0x75,
64200 +     0x63, 0x75, 0xCC, 0x14, 0x07, 0x90, 0x22, 0xB0, 0xE0, 0x20, 0xE0, 0x67, 0x01, 0x61, 0x21, 0x02,
64201 +     0x95, 0x09, 0x90, 0x81, 0x90, 0xF0, 0x1B, 0x74, 0x0B, 0x74, 0x96, 0x09, 0x97, 0x09, 0x90, 0xF0,
64202 +     0x98, 0x09, 0x90, 0xF0, 0x07, 0x90, 0x22, 0xF0, 0x02, 0x44, 0xE0, 0xA8, 0xA9, 0x07, 0x90, 0xF0,
64203 +     0xF0, 0xDF, 0x54, 0xE0, 0x8E, 0x07, 0x90, 0xE4, 0xEA, 0x09, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0,
64204 +     0x09, 0x90, 0xF0, 0x02, 0xFD, 0x54, 0xE0, 0xBF, 0xB5, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74,
64205 +     0x03, 0x74, 0xBD, 0x09, 0xBB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x07, 0x74, 0x03, 0x74, 0xB3, 0x09,
64206 +     0x07, 0x90, 0x22, 0xF0, 0x64, 0x45, 0xE0, 0x66, 0x30, 0xA9, 0x07, 0x90, 0x44, 0xE0, 0x05, 0xE2,
64207 +     0xE0, 0x22, 0xF0, 0x40, 0x22, 0xF0, 0xBF, 0x54, 0x74, 0x66, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF,
64208 +     0x90, 0xF0, 0x14, 0x68, 0x45, 0xE0, 0x66, 0x07, 0x09, 0xE2, 0x20, 0x64, 0xE0, 0xA9, 0x07, 0x90,
64209 +     0x81, 0xF0, 0xBF, 0x54, 0xA9, 0x07, 0x90, 0x20, 0xF0, 0x40, 0x44, 0xE0, 0xE0, 0x68, 0x07, 0x90,
64210 +     0x02, 0x60, 0x28, 0x54, 0x07, 0x90, 0x99, 0x81, 0x24, 0x54, 0xE0, 0x68, 0x20, 0x81, 0x02, 0x70,
64211 +     0xE0, 0x68, 0x07, 0x90, 0x81, 0x02, 0xE0, 0x20, 0xF0, 0x01, 0x74, 0x86, 0xE6, 0x16, 0x7F, 0x78,
64212 +     0x40, 0x0A, 0x94, 0xD3, 0x78, 0x3A, 0xF1, 0x02, 0x0A, 0x64, 0xE6, 0x7F, 0x22, 0x81, 0x02, 0x60,
64213 +     0xE0, 0xA7, 0x07, 0x90, 0x90, 0x7B, 0xE5, 0x30, 0x44, 0xE0, 0xA8, 0x07, 0x07, 0x90, 0xF0, 0x02,
64214 +     0xDF, 0x54, 0xE0, 0xA7, 0xA9, 0x07, 0x90, 0xF0, 0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0xBA, 0x09, 0x90,
64215 +     0x02, 0x44, 0xF9, 0x54, 0xB3, 0x09, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0xAA, 0x07, 0x90,
64216 +     0x90, 0xF0, 0xFD, 0x54, 0x44, 0xE0, 0xAB, 0x07, 0x44, 0xE0, 0xF0, 0x30, 0x44, 0xE0, 0xF0, 0x40,
64217 +     0x07, 0x90, 0xF0, 0x80, 0xF0, 0x1A, 0x74, 0xAD, 0x07, 0x90, 0xFE, 0xE4, 0xFD, 0x54, 0xE0, 0xAA,
64218 +     0xC0, 0x25, 0x12, 0xF0, 0x13, 0xC3, 0xFF, 0xE0, 0x90, 0x06, 0xE0, 0x30, 0x60, 0xE0, 0xAC, 0x07,
64219 +     0x0A, 0xBE, 0x0E, 0x04, 0xA8, 0x07, 0x90, 0xE5, 0xF0, 0xFD, 0x54, 0xE0, 0x74, 0x68, 0x07, 0x90,
64220 +     0x07, 0x90, 0xF0, 0xFF, 0xF0, 0x2A, 0x74, 0xAD, 0xE0, 0x68, 0x07, 0x90, 0x02, 0x70, 0x24, 0x54,
64221 +     0x7F, 0x78, 0xF1, 0x81, 0x60, 0x02, 0x64, 0xE6, 0x07, 0x64, 0xE6, 0x0A, 0x79, 0x78, 0x58, 0x70,
64222 +     0x90, 0x53, 0x60, 0xE6, 0x44, 0xE0, 0xB8, 0x09, 0x09, 0x90, 0xF0, 0x01, 0x08, 0x44, 0xE0, 0xB5,
64223 +     0x04, 0x44, 0xE0, 0xF0, 0xBB, 0x09, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0xE0, 0x95, 0x09, 0x90,
64224 +     0xE0, 0xF0, 0x08, 0x44, 0x90, 0xF0, 0x10, 0x44, 0x44, 0xE0, 0x96, 0x09, 0x09, 0x90, 0xF0, 0x08,
64225 +     0x08, 0x44, 0xE0, 0x97, 0x98, 0x09, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0xD4, 0x09, 0x90,
64226 +     0x90, 0xF0, 0x40, 0x44, 0x11, 0x74, 0xD9, 0x09, 0xD4, 0x09, 0x90, 0xF0, 0xF0, 0x7F, 0x54, 0xE0,
64227 +     0x74, 0x68, 0x07, 0x90, 0x7F, 0x78, 0xF0, 0x08, 0x90, 0x07, 0x70, 0xE6, 0x20, 0xE0, 0x68, 0x07,
64228 +     0x07, 0x90, 0x07, 0xE2, 0xE5, 0x30, 0xE0, 0x68, 0xE9, 0x09, 0x90, 0x20, 0x90, 0xF0, 0x1D, 0x74,
64229 +     0x44, 0xE0, 0x47, 0x07, 0x54, 0xE0, 0xF0, 0x08, 0x07, 0x90, 0xF0, 0xEF, 0x80, 0x44, 0xE0, 0xA9,
64230 +     0x28, 0x13, 0x75, 0xF0, 0x11, 0xBC, 0x14, 0x75, 0x07, 0x90, 0x22, 0xBC, 0xEF, 0x54, 0xE0, 0x47,
64231 +     0x01, 0x54, 0xEF, 0xF0, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x48, 0x07, 0x90, 0xF0, 0x4F, 0xEF, 0x54,
64232 +     0x5A, 0x07, 0x90, 0xE4, 0x59, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xED, 0xF0, 0x90, 0xEC, 0xF0, 0x5C,
64233 +     0x90, 0xF0, 0x5B, 0x07, 0x01, 0x74, 0x68, 0x07, 0x47, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0,
64234 +     0x12, 0x32, 0xB1, 0x22, 0x09, 0x90, 0xA0, 0x27, 0x01, 0x44, 0xE0, 0xD4, 0xD7, 0x09, 0x90, 0xF0,
64235 +     0x44, 0x8F, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x60, 0xF3, 0x54, 0xE0, 0xD6, 0x90, 0xF0, 0x04, 0x44,
64236 +     0x54, 0xE0, 0xD8, 0x09, 0xF0, 0x10, 0x44, 0x0F, 0xE0, 0xD4, 0x09, 0x90, 0x90, 0xF0, 0x80, 0x44,
64237 +     0x7F, 0x74, 0xD9, 0x09, 0x68, 0x07, 0x90, 0xF0, 0x75, 0xF0, 0x08, 0x74, 0x14, 0x75, 0x25, 0x13,
64238 +     0x07, 0x90, 0x22, 0xC8, 0x13, 0xC4, 0xE0, 0xA7, 0xE0, 0x20, 0x07, 0x54, 0xA8, 0x07, 0x90, 0x1C,
64239 +     0xF0, 0x02, 0x44, 0xE0, 0xE0, 0xAA, 0x07, 0x90, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0xB3, 0x09,
64240 +     0x07, 0x90, 0xF0, 0x04, 0x20, 0x44, 0xE0, 0xA7, 0xA9, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0,
64241 +     0xE0, 0xBA, 0x09, 0x90, 0x04, 0x44, 0xF9, 0x54, 0xA8, 0x07, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0,
64242 +     0x0D, 0x90, 0xE4, 0x22, 0x0D, 0x90, 0xF0, 0x01, 0x0D, 0x90, 0xF0, 0x21, 0x0D, 0x90, 0xF0, 0x41,
64243 +     0x0D, 0x90, 0xF0, 0x61, 0xF0, 0x35, 0x74, 0x0C, 0xF0, 0x2C, 0x0D, 0x90, 0xF0, 0x4C, 0x0D, 0x90,
64244 +     0xF0, 0x6C, 0x0D, 0x90, 0xE0, 0xA9, 0x07, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x95, 0x09, 0x90, 0xF0,
64245 +     0x90, 0xF0, 0x1A, 0x74, 0x62, 0xE5, 0x96, 0x09, 0x97, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x62, 0xE5,
64246 +     0x62, 0xE5, 0x98, 0x09, 0x66, 0xF5, 0xE4, 0xF0, 0xE5, 0x66, 0x05, 0x00, 0xF8, 0x0A, 0xB4, 0x66,
64247 +     0xE0, 0xA9, 0x07, 0x90, 0x02, 0x44, 0xFC, 0x54, 0x47, 0x07, 0x90, 0xF0, 0xF0, 0x20, 0x44, 0xE0,
64248 +     0xF0, 0xEF, 0x54, 0xE0, 0x61, 0x7E, 0xA8, 0x7F, 0x07, 0x90, 0x59, 0xD1, 0x08, 0x44, 0xE0, 0x47,
64249 +     0xD4, 0x09, 0x90, 0xF0, 0xF0, 0x80, 0x44, 0xE0, 0x74, 0xD9, 0x09, 0x90, 0x07, 0x90, 0xF0, 0x7F,
64250 +     0xF0, 0x08, 0x74, 0x68, 0xED, 0xD2, 0xEC, 0xC2, 0xE0, 0xA9, 0x07, 0x90, 0x75, 0xF0, 0x7F, 0x54,
64251 +     0x14, 0x75, 0x27, 0x13, 0x71, 0x84, 0xD1, 0xB5, 0xAD, 0x07, 0x90, 0x32, 0x90, 0xF0, 0x1A, 0x74,
64252 +     0x20, 0xE0, 0x69, 0x07, 0x80, 0x00, 0x03, 0xE0, 0xB5, 0x27, 0x02, 0xF6, 0xED, 0xC2, 0xEC, 0xD2,
64253 +     0xE0, 0x47, 0x07, 0x90, 0x7D, 0xF0, 0xF7, 0x54, 0xE4, 0x09, 0x7C, 0xC4, 0x78, 0xBA, 0x91, 0xFF,
64254 +     0x7F, 0x78, 0xE6, 0x79, 0x18, 0x76, 0x04, 0x60, 0x13, 0x76, 0x02, 0x80, 0x02, 0x7E, 0xA3, 0x7F,
64255 +     0xAC, 0x7F, 0xA1, 0xD1, 0x59, 0xD1, 0x0D, 0x7E, 0xE0, 0xAB, 0x07, 0x90, 0x75, 0xF0, 0x7F, 0x54,
64256 +     0x14, 0x75, 0x2B, 0x13, 0x63, 0xF5, 0xE4, 0x48, 0xCD, 0xEF, 0xCD, 0x22, 0xE0, 0x47, 0x07, 0x90,
64257 +     0x90, 0xF0, 0xF7, 0x54, 0x44, 0xE0, 0x48, 0x07, 0x90, 0xE4, 0xF0, 0x08, 0x90, 0xF0, 0x56, 0x07,
64258 +     0xED, 0xF0, 0x55, 0x07, 0xF0, 0x58, 0x07, 0x90, 0x57, 0x07, 0x90, 0xEE, 0x67, 0x07, 0x90, 0xF0,
64259 +     0x22, 0xF0, 0x01, 0x74, 0x74, 0xCC, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0x90, 0xF0, 0x04, 0x91,
64260 +     0xF0, 0x14, 0xCA, 0x09, 0x74, 0xBB, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x05, 0xF0, 0x01, 0x74, 0xB3,
64261 +     0xCD, 0xEF, 0xCD, 0x22, 0xE0, 0x47, 0x07, 0x90, 0x90, 0xF0, 0xDF, 0x54, 0x44, 0xE0, 0x48, 0x07,
64262 +     0x90, 0xE4, 0xF0, 0x20, 0x90, 0xF0, 0x5E, 0x07, 0xED, 0xF0, 0x5D, 0x07, 0xF0, 0x60, 0x07, 0x90,
64263 +     0x5F, 0x07, 0x90, 0xEE, 0x69, 0x07, 0x90, 0xF0, 0x22, 0xF0, 0x01, 0x74, 0x74, 0x66, 0x07, 0x90,
64264 +     0x07, 0x90, 0xF0, 0xFF, 0xE3, 0x20, 0xE0, 0x68, 0x66, 0x07, 0x90, 0x0E, 0x30, 0x64, 0x45, 0xE0,
64265 +     0x7F, 0x78, 0x05, 0xE2, 0xA1, 0x02, 0x70, 0xE6, 0x68, 0x07, 0x90, 0x71, 0x49, 0xE0, 0x30, 0xE0,
64266 +     0x78, 0xF0, 0x01, 0x74, 0x0D, 0x90, 0x16, 0x7F, 0x54, 0xC4, 0xE0, 0x0C, 0xE0, 0x66, 0xF5, 0x0F,
64267 +     0x85, 0x78, 0x0F, 0x54, 0xD3, 0x66, 0xE5, 0xF6, 0x02, 0x40, 0x01, 0x94, 0x85, 0x78, 0x66, 0x15,
64268 +     0x01, 0x94, 0xD3, 0xE6, 0xE5, 0x16, 0x01, 0x40, 0xF0, 0x54, 0xC4, 0x66, 0xF5, 0x46, 0x85, 0x78,
64269 +     0x0C, 0x0D, 0x90, 0x66, 0x90, 0xF0, 0x66, 0xE5, 0x66, 0xE5, 0x2C, 0x0D, 0x4C, 0x0D, 0x90, 0xF0,
64270 +     0x90, 0xF0, 0x66, 0xE5, 0x66, 0xE5, 0x6C, 0x0D, 0x09, 0x90, 0x22, 0xF0, 0x0F, 0x54, 0xE0, 0xEA,
64271 +     0x50, 0x06, 0x94, 0xC3, 0x54, 0xFF, 0xE0, 0x0B, 0x04, 0xEF, 0xFE, 0xF0, 0xF0, 0x4E, 0x0F, 0x54,
64272 +     0x90, 0xE6, 0x79, 0x78, 0x05, 0x60, 0xE9, 0x09, 0x80, 0xF0, 0x09, 0x74, 0xF0, 0x01, 0x74, 0x03,
64273 +     0xE0, 0xEA, 0x09, 0x90, 0x06, 0x64, 0x0F, 0x54, 0x09, 0x90, 0x39, 0x70, 0xE0, 0x30, 0xE0, 0xB8,
64274 +     0xBF, 0x09, 0x90, 0x32, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0xB5, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x09,
64275 +     0xFE, 0x54, 0xE0, 0xB8, 0xBB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x12, 0x74, 0x95, 0x09,
64276 +     0x96, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x62, 0xE5, 0x62, 0xE5, 0x97, 0x09, 0x98, 0x09, 0x90, 0xF0,
64277 +     0x22, 0xF0, 0x62, 0xE5, 0x74, 0xAD, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x50, 0xCF, 0x54, 0xE0, 0xAB,
64278 +     0x90, 0xF0, 0x10, 0x44, 0x54, 0xE0, 0xAA, 0x07, 0x07, 0x90, 0xF0, 0xFD, 0x64, 0x45, 0xE0, 0x66,
64279 +     0x30, 0xA9, 0x07, 0x90, 0x44, 0xE0, 0x06, 0xE2, 0x04, 0x80, 0xF0, 0x40, 0xF0, 0xBF, 0x54, 0xE0,
64280 +     0xE0, 0xAA, 0x07, 0x90, 0x90, 0x08, 0xE1, 0x20, 0x30, 0xE0, 0x67, 0x07, 0x90, 0x22, 0xF2, 0xE0,
64281 +     0x70, 0xE0, 0xAC, 0x07, 0xAB, 0x07, 0x90, 0x21, 0x03, 0x54, 0xC4, 0xE0, 0x1F, 0x60, 0x03, 0x64,
64282 +     0xE0, 0xAB, 0x07, 0x90, 0x0F, 0x54, 0xC4, 0xFF, 0xCF, 0x54, 0xEF, 0xFE, 0x54, 0x04, 0xEE, 0xFF,
64283 +     0xF0, 0x54, 0xC4, 0x03, 0x07, 0x90, 0xF0, 0x4F, 0xFD, 0x54, 0xE0, 0xAA, 0x90, 0xC1, 0x80, 0xF0,
64284 +     0x54, 0xE0, 0xAB, 0x07, 0x22, 0x22, 0xF0, 0x7F, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64285 +     0x74, 0x61, 0x44, 0x09, 0x09, 0x00, 0x0A, 0x61, 0x44, 0x41, 0x42, 0x09, 0x47, 0x49, 0x53, 0x5F,
64286 +     0x09, 0x0A, 0x00, 0x0A, 0x4B, 0x4F, 0x4C, 0x09, 0x64, 0x25, 0x20, 0x3A, 0x09, 0x09, 0x00, 0x0A,
64287 +     0x3A, 0x4C, 0x56, 0x4C, 0x0A, 0x64, 0x25, 0x20, 0x50, 0x09, 0x09, 0x00, 0x20, 0x3A, 0x52, 0x57,
64288 +     0x0A, 0x20, 0x44, 0x25, 0x53, 0x09, 0x09, 0x00, 0x20, 0x3A, 0x52, 0x4E, 0x64, 0x20, 0x64, 0x25,
64289 +     0x09, 0x00, 0x0A, 0x42, 0x4F, 0x52, 0x46, 0x09, 0x44, 0x25, 0x20, 0x3A, 0x6D, 0x70, 0x70, 0x20,
64290 +     0x09, 0x09, 0x00, 0x0A, 0x3A, 0x51, 0x45, 0x4C, 0x44, 0x25, 0x20, 0x00, 0x09, 0x00, 0x0A, 0x00,
64291 +     0x45, 0x46, 0x44, 0x09, 0x09, 0x09, 0x00, 0x3A, 0x43, 0x53, 0x6F, 0x4C, 0x09, 0x00, 0x0A, 0x52,
64292 +     0x53, 0x6F, 0x4C, 0x09, 0x71, 0xE5, 0x00, 0x0A, 0xFF, 0x7B, 0x48, 0x60, 0x00, 0x79, 0x20, 0x7A,
64293 +     0x90, 0xF8, 0x03, 0x12, 0x44, 0xE0, 0x35, 0x06, 0x78, 0xE4, 0xF0, 0x01, 0xF6, 0x08, 0xF6, 0x7D,
64294 +     0x75, 0xF6, 0x7B, 0x78, 0x14, 0x75, 0x24, 0x13, 0x25, 0x11, 0x75, 0x47, 0x75, 0xE6, 0x12, 0x75,
64295 +     0x06, 0x90, 0x0C, 0x10, 0x13, 0x13, 0xE0, 0x31, 0xE0, 0x30, 0x3F, 0x54, 0xA6, 0x07, 0x90, 0x15,
64296 +     0xF0, 0xCF, 0x54, 0xE0, 0x90, 0x62, 0xF5, 0xE4, 0x44, 0xE0, 0x43, 0x08, 0xEC, 0xD2, 0xF0, 0x70,
64297 +     0x06, 0x90, 0xEE, 0xD2, 0xE0, 0x30, 0xE0, 0x29, 0x60, 0x62, 0xE5, 0x04, 0x29, 0x06, 0x90, 0x0D,
64298 +     0x3B, 0xE0, 0x20, 0xE0, 0x04, 0x64, 0x62, 0xE5, 0x06, 0x90, 0x35, 0x70, 0xE0, 0x30, 0xE0, 0x29,
64299 +     0x04, 0x62, 0x75, 0x05, 0xF5, 0xE4, 0x03, 0x80, 0x47, 0x07, 0x90, 0x62, 0xF0, 0xFB, 0x54, 0xE0,
64300 +     0xE0, 0x48, 0x07, 0x90, 0xE4, 0xF0, 0x04, 0x44, 0xF0, 0x52, 0x07, 0x90, 0xF0, 0x51, 0x07, 0x90,
64301 +     0xF0, 0x54, 0x07, 0x90, 0xF0, 0x53, 0x07, 0x90, 0xE0, 0x47, 0x07, 0x90, 0x90, 0xF0, 0x04, 0x44,
64302 +     0x60, 0xE0, 0x91, 0x07, 0x8F, 0x07, 0x90, 0x14, 0xF0, 0x01, 0x44, 0xE0, 0x74, 0x91, 0x07, 0x90,
64303 +     0x07, 0x90, 0xF0, 0x03, 0xFE, 0x54, 0xE0, 0x8F, 0xAE, 0x01, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0,
64304 +     0x07, 0x90, 0xFF, 0xE0, 0x13, 0xC4, 0xE0, 0x8B, 0xFE, 0x01, 0x54, 0x13, 0x54, 0x13, 0xC4, 0xEF,
64305 +     0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xDF, 0x33, 0xC4, 0x01, 0x54, 0x90, 0x4F, 0xE0, 0x54,
64306 +     0xE0, 0xF0, 0xAE, 0x01, 0x8B, 0x07, 0x90, 0xFF, 0x54, 0x13, 0xC4, 0xE0, 0x13, 0xEF, 0xFE, 0x01,
64307 +     0x01, 0x54, 0x13, 0x13, 0xF7, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0x33, 0x33, 0x33, 0x01,
64308 +     0x90, 0x4F, 0xF8, 0x54, 0xE0, 0xF0, 0xAE, 0x01, 0x8B, 0x07, 0x90, 0xFF, 0x54, 0x13, 0xC3, 0xE0,
64309 +     0xC4, 0xEF, 0xFE, 0x01, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xEF, 0x54, 0xFE, 0x01, 0x54, 0x4E,
64310 +     0x4F, 0xF0, 0x54, 0xC4, 0xF0, 0xAE, 0x01, 0x90, 0x74, 0x8B, 0x07, 0x90, 0x73, 0x51, 0xF0, 0x62,
64311 +     0x61, 0xF5, 0x33, 0xE4, 0x09, 0x60, 0x61, 0xE5, 0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x12, 0x07, 0x79,
64312 +     0xEF, 0x20, 0xAF, 0xF8, 0x20, 0x0F, 0x54, 0xC4, 0x20, 0xAF, 0x42, 0xE0, 0x3C, 0xE0, 0x20, 0xEF,
64313 +     0xC3, 0xEF, 0x20, 0xAF, 0x34, 0xE0, 0x20, 0x13, 0xC4, 0xEF, 0x20, 0xAF, 0x20, 0x07, 0x54, 0x13,
64314 +     0x20, 0xAF, 0x2A, 0xE0, 0x54, 0x13, 0x13, 0xEF, 0x20, 0xE0, 0x20, 0x3F, 0x1C, 0x70, 0x61, 0xE5,
64315 +     0x12, 0x65, 0x88, 0x74, 0x27, 0x74, 0x04, 0x70, 0x10, 0x60, 0x11, 0x65, 0x12, 0x65, 0xE6, 0x74,
64316 +     0x25, 0x74, 0x04, 0x70, 0x7A, 0x70, 0x11, 0x65, 0x76, 0x50, 0x14, 0x91, 0xEE, 0xC2, 0xEC, 0xC2,
64317 +     0xE0, 0x47, 0x07, 0x90, 0xE0, 0xF0, 0xFB, 0x54, 0x90, 0xF0, 0xEF, 0x54, 0xFF, 0x74, 0x66, 0x07,
64318 +     0x68, 0x07, 0x90, 0xF0, 0x01, 0x0D, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0xE0, 0x21, 0x0D, 0x90,
64319 +     0x90, 0xF0, 0xDF, 0x54, 0x54, 0xE0, 0x01, 0x0D, 0x0D, 0x90, 0xF0, 0xEF, 0xEF, 0x54, 0xE0, 0x21,
64320 +     0x55, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0xFE, 0x07, 0x54, 0xE0, 0xF0, 0x02,
64321 +     0x07, 0x90, 0xF0, 0xF7, 0x02, 0x44, 0xE0, 0xFD, 0xF7, 0x54, 0xE0, 0xF0, 0xA6, 0x07, 0x90, 0xF0,
64322 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xFB, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x10, 0x44,
64323 +     0x44, 0xE0, 0x35, 0x06, 0x02, 0x7E, 0xF0, 0x01, 0x5D, 0x8E, 0x56, 0x7F, 0x59, 0x8E, 0x5E, 0x8F,
64324 +     0x30, 0x22, 0x5A, 0x8F, 0x07, 0x81, 0x02, 0x0B, 0xE6, 0x06, 0x7E, 0x78, 0x06, 0x01, 0x70, 0x18,
64325 +     0x64, 0xE6, 0x7E, 0x78, 0x60, 0x46, 0x18, 0x01, 0x90, 0x64, 0x61, 0x02, 0xF5, 0xE0, 0x59, 0x08,
64326 +     0x5A, 0x08, 0x90, 0x23, 0xE5, 0x24, 0xF5, 0xE0, 0x78, 0x23, 0xAE, 0x24, 0xE7, 0xA2, 0xCE, 0x06,
64327 +     0xD8, 0x13, 0xCE, 0x13, 0x06, 0xAC, 0xFD, 0xF8, 0x23, 0xAE, 0x24, 0xE5, 0xA2, 0xCE, 0x05, 0x78,
64328 +     0x13, 0xCE, 0x13, 0xE7, 0xFF, 0x2D, 0xF8, 0xD8, 0xEF, 0xFE, 0x3C, 0xEE, 0x24, 0xF5, 0x24, 0x25,
64329 +     0xF5, 0x23, 0x35, 0xEE, 0x46, 0x08, 0x90, 0x23, 0xED, 0x7D, 0xFF, 0xE0, 0x0B, 0x12, 0x21, 0x7C,
64330 +     0xAF, 0x25, 0x8F, 0xEF, 0x20, 0x06, 0x90, 0x24, 0x25, 0xE5, 0xF0, 0xEF, 0xAF, 0x0E, 0x94, 0xD3,
64331 +     0x7F, 0x02, 0x40, 0x25, 0x0F, 0x54, 0xEF, 0x0E, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x21, 0x06, 0x90,
64332 +     0xF0, 0x4F, 0x0F, 0x54, 0x2E, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x40, 0x44,
64333 +     0xF5, 0xE0, 0x31, 0x08, 0x7A, 0xFF, 0x7B, 0x26, 0x78, 0x12, 0x79, 0x20, 0xE6, 0x06, 0x08, 0x76,
64334 +     0x70, 0x04, 0x86, 0x18, 0xFD, 0x14, 0x06, 0x01, 0x7B, 0xE5, 0x0C, 0x12, 0x79, 0x20, 0x7A, 0xFF,
64335 +     0xFE, 0x26, 0xE5, 0x1E, 0xE0, 0x32, 0x08, 0x90, 0xED, 0xFC, 0xEE, 0xFD, 0x7B, 0xE5, 0x0C, 0x12,
64336 +     0x79, 0x20, 0x7A, 0xFF, 0x47, 0x08, 0x90, 0x29, 0x00, 0x7C, 0xFD, 0xE0, 0x7B, 0xE5, 0x0C, 0x12,
64337 +     0x79, 0x20, 0x7A, 0xFF, 0xFD, 0x25, 0xE5, 0x35, 0x0C, 0x12, 0x00, 0x7C, 0x7A, 0xFF, 0x7B, 0xE5,
64338 +     0xAD, 0x43, 0x79, 0x20, 0x12, 0x23, 0xAC, 0x24, 0x26, 0xE5, 0xE5, 0x0C, 0x40, 0x01, 0x94, 0xD3,
64339 +     0x22, 0x07, 0x81, 0x02, 0x64, 0xE6, 0x7E, 0x78, 0x70, 0x46, 0x18, 0x02, 0x7A, 0xFF, 0x7B, 0x44,
64340 +     0x12, 0x52, 0x79, 0x20, 0x90, 0xE4, 0xF8, 0x03, 0xE0, 0xF0, 0x2E, 0x08, 0xE4, 0xF0, 0x9F, 0x54,
64341 +     0x22, 0xE5, 0x22, 0xF5, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x2E, 0x08, 0x7B, 0xF0, 0x4F, 0xF0,
64342 +     0x79, 0x20, 0x7A, 0xFF, 0x31, 0x08, 0x90, 0x59, 0x08, 0x90, 0xFE, 0xE0, 0xED, 0xFD, 0xE0, 0x32,
64343 +     0x12, 0x06, 0xAC, 0xFF, 0x22, 0x05, 0xE5, 0x0C, 0x94, 0xC3, 0x22, 0xE5, 0x80, 0xD3, 0x40, 0x0A,
64344 +     0xE6, 0x7E, 0x78, 0x4D, 0x46, 0x18, 0x03, 0x64, 0xFF, 0x7B, 0x4D, 0x70, 0x5F, 0x79, 0x20, 0x7A,
64345 +     0xE4, 0xF8, 0x03, 0x12, 0xF0, 0x2E, 0x08, 0x90, 0x44, 0x9F, 0x54, 0xE0, 0xF5, 0xE4, 0xF0, 0x20,
64346 +     0x54, 0x22, 0xE5, 0x22, 0x08, 0x90, 0xFF, 0x0F, 0xF0, 0x54, 0xE0, 0x2E, 0xFF, 0x7B, 0xF0, 0x4F,
64347 +     0x59, 0x79, 0x20, 0x7A, 0xE0, 0x31, 0x08, 0x90, 0x32, 0x08, 0x90, 0xFE, 0xFF, 0xED, 0xFD, 0xE0,
64348 +     0x0C, 0x12, 0x06, 0xAC, 0xE5, 0x22, 0x05, 0xE5, 0x08, 0x94, 0xC3, 0x22, 0xFF, 0x7B, 0xD3, 0x40,
64349 +     0x5D, 0x79, 0x20, 0x7A, 0x90, 0xF8, 0x03, 0x12, 0xD3, 0xE0, 0x46, 0x08, 0x02, 0x40, 0x3C, 0x94,
64350 +     0x22, 0xC3, 0x22, 0xD3, 0xE0, 0xA4, 0x07, 0x90, 0x40, 0xA0, 0x94, 0xD3, 0x7A, 0xFF, 0x7B, 0x08,
64351 +     0x80, 0x66, 0x79, 0x20, 0x47, 0x08, 0x90, 0x17, 0x03, 0x94, 0xC3, 0xE0, 0x7B, 0x78, 0x13, 0x50,
64352 +     0x0A, 0x94, 0x06, 0xE6, 0xFF, 0x7B, 0x0F, 0x40, 0x6F, 0x79, 0x20, 0x7A, 0xD3, 0xF8, 0x03, 0x12,
64353 +     0x7B, 0x78, 0xE4, 0x22, 0x90, 0x22, 0xC3, 0xF6, 0xFF, 0x74, 0x66, 0x07, 0x62, 0x45, 0xE0, 0xF0,
64354 +     0x90, 0x21, 0xE2, 0x30, 0x44, 0xE0, 0xA6, 0x07, 0x75, 0x91, 0xF0, 0x01, 0xE0, 0x47, 0x07, 0x90,
64355 +     0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0xB9, 0x01, 0x44, 0xE0, 0xF0, 0x08, 0x13, 0x75, 0xF0, 0x02,
64356 +     0xAC, 0x14, 0x75, 0x24, 0x7C, 0x50, 0x7D, 0x22, 0x90, 0x01, 0x7F, 0xC3, 0x54, 0xE0, 0x47, 0x07,
64357 +     0x54, 0xEF, 0xF0, 0xFB, 0x25, 0xE0, 0x25, 0x01, 0x07, 0x90, 0xFF, 0xE0, 0xFB, 0x54, 0xE0, 0x48,
64358 +     0x90, 0xE4, 0xF0, 0x4F, 0x90, 0xF0, 0x52, 0x07, 0xED, 0xF0, 0x51, 0x07, 0xF0, 0x54, 0x07, 0x90,
64359 +     0x53, 0x07, 0x90, 0xEC, 0x66, 0x07, 0x90, 0xF0, 0x22, 0xF0, 0x01, 0x74, 0x74, 0x66, 0x07, 0x90,
64360 +     0x45, 0xE0, 0xF0, 0x04, 0x0F, 0xE2, 0x20, 0x62, 0xE0, 0x47, 0x07, 0x90, 0x90, 0xF0, 0xFB, 0x54,
64361 +     0x01, 0x74, 0x66, 0x07, 0x90, 0x2B, 0x80, 0xF0, 0x30, 0xE0, 0x66, 0x07, 0x01, 0x74, 0x05, 0xE0,
64362 +     0x22, 0xD4, 0x91, 0xF0, 0xE0, 0x3E, 0x08, 0x90, 0xF0, 0xE4, 0x64, 0xF5, 0x04, 0x7C, 0xE2, 0x7D,
64363 +     0x7B, 0x91, 0x01, 0x7F, 0xE0, 0x47, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44, 0x14, 0x75, 0x25, 0x13,
64364 +     0x68, 0xB1, 0x22, 0x47, 0xE0, 0xA6, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xB9, 0x01,
64365 +     0x07, 0x90, 0xF0, 0xFD, 0xFB, 0x54, 0xE0, 0x47, 0x66, 0x07, 0x90, 0xF0, 0x75, 0xF0, 0x01, 0x74,
64366 +     0x14, 0x75, 0x24, 0x13, 0x07, 0x90, 0x22, 0x47, 0xF0, 0x02, 0x74, 0x66, 0x20, 0x62, 0x45, 0xE0,
64367 +     0xCE, 0x80, 0x02, 0xE2, 0xE0, 0x66, 0x07, 0x90, 0x74, 0x1B, 0xE0, 0x30, 0x63, 0xAF, 0xF0, 0x01,
64368 +     0x70, 0xEF, 0x63, 0x15, 0x91, 0x68, 0xB1, 0x11, 0x47, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44, 0xE0,
64369 +     0x75, 0x24, 0x13, 0x75, 0x90, 0x22, 0xAC, 0x14, 0x04, 0x74, 0x66, 0x07, 0x62, 0x45, 0xE0, 0xF0,
64370 +     0x90, 0x08, 0xE2, 0x20, 0x64, 0xE5, 0x3E, 0x08, 0x90, 0x97, 0x80, 0xF0, 0x30, 0xE0, 0x66, 0x07,
64371 +     0x01, 0x74, 0x05, 0xE0, 0x22, 0xA2, 0xB1, 0xF0, 0xE0, 0x23, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13,
64372 +     0x20, 0x0C, 0x0D, 0x90, 0x36, 0x74, 0x0E, 0xE0, 0x2C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x15, 0x74,
64373 +     0x0C, 0x80, 0x01, 0x0D, 0x90, 0xF0, 0x15, 0x74, 0x36, 0x74, 0x2C, 0x0D, 0x21, 0x0D, 0x90, 0xF0,
64374 +     0xF0, 0xEF, 0x54, 0xE0, 0x74, 0xFE, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x02, 0x01, 0x44, 0xE0, 0xFB,
64375 +     0x0D, 0x90, 0x22, 0xF0, 0x10, 0x44, 0xE0, 0x01, 0x21, 0x0D, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0,
64376 +     0x74, 0x0C, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x11, 0x07, 0x90, 0xF0, 0x2C, 0xF0, 0x08, 0x74, 0xFE,
64377 +     0xE0, 0xFB, 0x07, 0x90, 0x75, 0xF0, 0xFE, 0x54, 0x08, 0x90, 0x50, 0x63, 0xF0, 0x64, 0xE5, 0x3E,
64378 +     0xF4, 0x7C, 0x24, 0x7D, 0x7B, 0x91, 0xFF, 0xE4, 0xE0, 0x47, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44,
64379 +     0x14, 0x75, 0x25, 0x13, 0x07, 0x90, 0x22, 0x16, 0xF0, 0x0A, 0x74, 0x68, 0xE0, 0xA4, 0x07, 0x90,
64380 +     0x40, 0xA0, 0x94, 0xD3, 0x90, 0x88, 0xE1, 0x02, 0x30, 0xE0, 0x68, 0x07, 0x67, 0x75, 0x31, 0xE2,
64381 +     0x90, 0xB4, 0xD1, 0x06, 0x44, 0xE0, 0x47, 0x07, 0x07, 0x90, 0xF0, 0x10, 0x01, 0x44, 0xE0, 0x8A,
64382 +     0x40, 0x08, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x47, 0x08, 0x90, 0x04, 0x13, 0xC3, 0xFF,
64383 +     0x01, 0x90, 0x68, 0xF5, 0x04, 0x44, 0xE0, 0xB9, 0x01, 0x44, 0xE0, 0xF0, 0x90, 0x1E, 0x80, 0xF0,
64384 +     0x30, 0xE0, 0x68, 0x07, 0x01, 0x74, 0x16, 0xE0, 0x90, 0x7E, 0xD1, 0xF0, 0x54, 0xE0, 0x56, 0x08,
64385 +     0x07, 0xBF, 0xFF, 0x0F, 0x47, 0x07, 0x90, 0x07, 0xF0, 0xEF, 0x54, 0xE0, 0x45, 0x08, 0x90, 0x22,
64386 +     0x90, 0xF0, 0x68, 0xE5, 0x44, 0xE0, 0x40, 0x08, 0x54, 0xE0, 0xF0, 0x40, 0x08, 0x90, 0xF0, 0x7F,
64387 +     0x0F, 0x54, 0xE0, 0x44, 0x43, 0x08, 0x90, 0xF0, 0x44, 0x8F, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x60,
64388 +     0xF0, 0x08, 0x74, 0x68, 0x75, 0x18, 0x65, 0x75, 0x12, 0x75, 0x27, 0x11, 0x08, 0x90, 0x22, 0xD9,
64389 +     0xF0, 0x01, 0x74, 0x55, 0xE0, 0x56, 0x08, 0x90, 0x94, 0xC3, 0x0F, 0x54, 0xE0, 0x0B, 0x50, 0x07,
64390 +     0xFE, 0xF0, 0x54, 0xFF, 0x0F, 0x54, 0x04, 0xEF, 0x08, 0x90, 0xF0, 0x4E, 0x0F, 0x54, 0xE0, 0x56,
64391 +     0x40, 0x06, 0x94, 0xC3, 0x24, 0x08, 0x90, 0x0E, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x27, 0x08, 0x90,
64392 +     0x22, 0xF0, 0xFB, 0x54, 0x09, 0x7C, 0xC4, 0x7D, 0x07, 0x90, 0xFF, 0xE4, 0xEF, 0x54, 0xE0, 0x47,
64393 +     0x01, 0x54, 0xEF, 0xF0, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x48, 0x07, 0x90, 0xF0, 0x4F, 0xEF, 0x54,
64394 +     0x5A, 0x07, 0x90, 0xE4, 0x59, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xED, 0xF0, 0x90, 0xEC, 0xF0, 0x5C,
64395 +     0x90, 0xF0, 0x5B, 0x07, 0x01, 0x74, 0x68, 0x07, 0x65, 0x75, 0x22, 0xF0, 0x90, 0xB4, 0xD1, 0x0A,
64396 +     0x44, 0xE0, 0x47, 0x07, 0x08, 0x90, 0xF0, 0x10, 0x7F, 0x54, 0xE0, 0x40, 0x41, 0x08, 0x90, 0xF0,
64397 +     0x90, 0xF0, 0x01, 0x74, 0x09, 0x74, 0x68, 0x07, 0xFB, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0,
64398 +     0x74, 0xFD, 0x07, 0x90, 0x08, 0x90, 0xF0, 0x02, 0xF0, 0x54, 0xE0, 0x56, 0xE4, 0xF0, 0x02, 0x44,
64399 +     0xF0, 0xA2, 0x07, 0x90, 0x74, 0x5E, 0x08, 0x90, 0x11, 0x75, 0xF0, 0x40, 0x30, 0x12, 0x75, 0x27,
64400 +     0xE0, 0x68, 0x07, 0x90, 0xE5, 0x12, 0xE3, 0x20, 0x00, 0x94, 0xD3, 0x65, 0x30, 0xE0, 0x0B, 0x40,
64401 +     0x65, 0x15, 0xEE, 0xE0, 0x80, 0xF0, 0x01, 0x74, 0x08, 0x90, 0xE4, 0xE7, 0x08, 0x90, 0xF0, 0x5E,
64402 +     0x07, 0x60, 0xE0, 0x41, 0x85, 0x35, 0x29, 0x12, 0x90, 0x22, 0x65, 0x69, 0x30, 0xE0, 0x68, 0x07,
64403 +     0x08, 0x90, 0x26, 0xE3, 0xF0, 0x05, 0x74, 0x55, 0xE0, 0x29, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54,
64404 +     0x0A, 0x74, 0xA2, 0x07, 0x93, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0xFE, 0x74, 0x68, 0x07,
64405 +     0x28, 0x11, 0x75, 0xF0, 0x22, 0x52, 0x12, 0x75, 0x75, 0x27, 0x11, 0x75, 0x07, 0x90, 0x88, 0x12,
64406 +     0x01, 0x44, 0xE0, 0xFB, 0x10, 0x44, 0xE0, 0xF0, 0xEA, 0x01, 0x90, 0xF0, 0x03, 0x70, 0xF4, 0xE0,
64407 +     0x60, 0xF4, 0xE0, 0xA3, 0xEB, 0x01, 0x90, 0x0E, 0x70, 0xF0, 0x04, 0xE0, 0xEA, 0x01, 0x90, 0x06,
64408 +     0xC2, 0xF0, 0x04, 0xE0, 0x90, 0xEE, 0xC2, 0xEC, 0xFF, 0x74, 0x66, 0x07, 0x68, 0x07, 0x90, 0xF0,
64409 +     0x44, 0x08, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x20, 0x70, 0x44, 0xE0, 0x43,
64410 +     0x40, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x68, 0x07, 0x90, 0x22, 0xE0, 0xF0, 0x02, 0x74,
64411 +     0x12, 0x0C, 0xE3, 0x30, 0x07, 0x90, 0x35, 0x29, 0xE3, 0x30, 0xE0, 0x68, 0x90, 0xEA, 0xC1, 0x3F,
64412 +     0x20, 0xE0, 0x68, 0x07, 0x29, 0x02, 0x03, 0xE2, 0x68, 0x07, 0x90, 0x1D, 0x2C, 0xE0, 0x30, 0xE0,
64413 +     0x01, 0x74, 0x65, 0x15, 0xD3, 0x65, 0xE5, 0xF0, 0x05, 0x40, 0x67, 0x95, 0x80, 0x7E, 0x26, 0x12,
64414 +     0x24, 0x08, 0x90, 0x14, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x27, 0x08, 0x90, 0x90, 0xF0, 0x04, 0x44,
64415 +     0x15, 0x74, 0x55, 0x08, 0x70, 0x65, 0xE5, 0xF0, 0x88, 0x27, 0x12, 0x03, 0x68, 0x07, 0x90, 0x22,
64416 +     0x0D, 0xE3, 0x30, 0xE0, 0xE0, 0xF0, 0x08, 0x74, 0x85, 0x16, 0xE3, 0x30, 0x26, 0x02, 0x69, 0x65,
64417 +     0x68, 0x07, 0x90, 0xEA, 0x09, 0xE0, 0x30, 0xE0, 0xD5, 0xF0, 0x01, 0x74, 0x27, 0x12, 0x03, 0x65,
64418 +     0x07, 0x90, 0x22, 0x88, 0xE0, 0x30, 0xE0, 0x68, 0xF0, 0x09, 0x74, 0x75, 0xA2, 0x07, 0x90, 0xE4,
64419 +     0x68, 0x07, 0x90, 0xF0, 0x12, 0xE3, 0x20, 0xE0, 0x94, 0xD3, 0x65, 0xE5, 0xE0, 0x0B, 0x40, 0x00,
64420 +     0x15, 0xEE, 0xE0, 0x30, 0xF0, 0x01, 0x74, 0x65, 0x07, 0x90, 0xE7, 0x80, 0xF0, 0x02, 0x74, 0x68,
64421 +     0x90, 0x66, 0x65, 0x85, 0x60, 0xE0, 0x41, 0x08, 0x85, 0x35, 0x31, 0x07, 0x1D, 0x80, 0x65, 0x69,
64422 +     0xE0, 0x68, 0x07, 0x90, 0x11, 0x04, 0xE2, 0x20, 0xE5, 0x12, 0x80, 0xCF, 0x12, 0x05, 0x70, 0x65,
64423 +     0x09, 0x80, 0x88, 0x27, 0x06, 0x24, 0x65, 0xE5, 0x26, 0x12, 0x67, 0xF5, 0x01, 0x90, 0xC3, 0x4D,
64424 +     0xFF, 0x94, 0xE0, 0xB2, 0xE0, 0xB1, 0x01, 0x90, 0x12, 0x50, 0xFF, 0x94, 0x08, 0x94, 0x66, 0xE5,
64425 +     0xE0, 0xA3, 0x0C, 0x50, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0xB1, 0x01, 0x90, 0x90, 0x22, 0xF0, 0x04,
64426 +     0x54, 0xE0, 0x8A, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x90, 0xF0, 0x93, 0x07, 0x54, 0xE0, 0xB9, 0x01,
64427 +     0x08, 0x90, 0xF0, 0xFE, 0xF0, 0x01, 0x74, 0x55, 0x74, 0x45, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x7F,
64428 +     0x40, 0x44, 0xE0, 0x40, 0x80, 0x44, 0xE0, 0xF0, 0x44, 0x08, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0,
64429 +     0x08, 0x90, 0xF0, 0x20, 0x70, 0x44, 0xE0, 0x43, 0x40, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
64430 +     0x74, 0x68, 0x07, 0x90, 0x11, 0x75, 0xF0, 0x09, 0xE6, 0x12, 0x75, 0x25, 0x00, 0xFF, 0xE4, 0x22,
64431 +     0xFB, 0x06, 0xBF, 0x0F, 0xE0, 0xA5, 0x07, 0x90, 0x07, 0x90, 0x0A, 0x70, 0x0E, 0x54, 0xE0, 0x68,
64432 +     0xCF, 0x11, 0x02, 0x70, 0x40, 0x08, 0x90, 0x22, 0xF0, 0x80, 0x44, 0xE0, 0x74, 0x21, 0x08, 0x90,
64433 +     0x08, 0x90, 0xF0, 0x0F, 0xF0, 0x03, 0x74, 0x29, 0x74, 0x27, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x07,
64434 +     0xF0, 0x03, 0x74, 0x1F, 0xE0, 0xFB, 0x07, 0x90, 0x90, 0xF0, 0xEF, 0x54, 0x01, 0x74, 0x1F, 0x08,
64435 +     0x27, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0x0D, 0x74, 0x21, 0x08, 0xFD, 0x07, 0x90, 0xF0,
64436 +     0x75, 0xF0, 0x08, 0x74, 0x24, 0x7D, 0x60, 0x65, 0xFF, 0xE4, 0xF4, 0x7C, 0x90, 0xBA, 0x26, 0x12,
64437 +     0x44, 0xE0, 0x47, 0x07, 0x07, 0x90, 0xF0, 0x10, 0xF0, 0x2A, 0x74, 0xA2, 0x74, 0x68, 0x07, 0x90,
64438 +     0x11, 0x75, 0xF0, 0x08, 0x2D, 0x12, 0x75, 0x28, 0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00,
64439 +     0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64440 +     0x20, 0x7A, 0xFF, 0x7B, 0x03, 0x02, 0x09, 0x79, 0x30, 0x31, 0x09, 0xF8, 0x73, 0x61, 0x62, 0x30,
64441 +     0x4E, 0x20, 0x58, 0x65, 0x8F, 0x00, 0x0A, 0x53, 0xC7, 0x0B, 0x12, 0x22, 0x01, 0x0D, 0x90, 0xE4,
64442 +     0x7E, 0x01, 0x7F, 0xF0, 0xD1, 0x0B, 0x12, 0x0D, 0x05, 0x76, 0x7A, 0x78, 0x08, 0x05, 0x76, 0x08,
64443 +     0x76, 0x08, 0x05, 0x76, 0x00, 0x0D, 0x90, 0x05, 0x44, 0xF8, 0x54, 0xE0, 0x0D, 0x90, 0xF0, 0x05,
64444 +     0xF8, 0x54, 0xE0, 0x20, 0x90, 0xF0, 0x05, 0x44, 0x54, 0xE0, 0x40, 0x0D, 0xF0, 0x05, 0x44, 0xF8,
64445 +     0xE0, 0x60, 0x0D, 0x90, 0x05, 0x44, 0xF8, 0x54, 0x82, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74,
64446 +     0x35, 0x74, 0x0C, 0x0D, 0x7E, 0x0C, 0x7F, 0xF0, 0xD1, 0x0B, 0x12, 0x0D, 0xE0, 0x29, 0x06, 0x90,
64447 +     0x13, 0x13, 0x13, 0xFF, 0xE0, 0x20, 0x1F, 0x54, 0x06, 0x0D, 0x90, 0x1A, 0x7F, 0xF0, 0x9C, 0x74,
64448 +     0x12, 0x0D, 0x7E, 0x06, 0x0D, 0x90, 0xD1, 0x0B, 0xF0, 0x89, 0x74, 0x0A, 0x0D, 0x7E, 0x0A, 0x7F,
64449 +     0x51, 0xD1, 0x0B, 0x12, 0xF5, 0x07, 0x90, 0xB7, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
64450 +     0xF0, 0xFD, 0x54, 0xE0, 0x0D, 0x70, 0x22, 0xE5, 0xE0, 0x26, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4,
64451 +     0x40, 0x03, 0x94, 0xC3, 0xF9, 0x07, 0x90, 0x0C, 0x90, 0xF0, 0x44, 0x74, 0x80, 0xF0, 0xFA, 0x07,
64452 +     0xF9, 0x07, 0x90, 0x0C, 0x90, 0xF0, 0x10, 0x74, 0x32, 0x74, 0xFA, 0x07, 0x09, 0x90, 0xE4, 0xF0,
64453 +     0x09, 0x90, 0xF0, 0xF3, 0x09, 0x90, 0xF0, 0xF2, 0x0A, 0x90, 0xF0, 0xF1, 0x09, 0x90, 0xF0, 0x00,
64454 +     0x09, 0x90, 0xF0, 0xFF, 0x09, 0x90, 0xF0, 0xFE, 0x90, 0xF0, 0x04, 0xF4, 0x90, 0xF0, 0x01, 0x0A,
64455 +     0x03, 0x74, 0xF0, 0x09, 0xFD, 0x09, 0x90, 0xF0, 0xF0, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74,
64456 +     0x90, 0xF0, 0xFD, 0x09, 0x03, 0x74, 0xE9, 0x09, 0xF6, 0x09, 0x90, 0xF0, 0xE9, 0x09, 0x90, 0xF0,
64457 +     0x90, 0xF0, 0x01, 0x74, 0x08, 0x74, 0x93, 0x09, 0x92, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74,
64458 +     0x00, 0xF0, 0x91, 0x09, 0x00, 0x00, 0x00, 0x00, 0x14, 0x92, 0x09, 0x90, 0x91, 0x09, 0x90, 0xF0,
64459 +     0xC7, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74, 0xF0, 0x14, 0xCE, 0x09, 0x74, 0xCF, 0x09, 0x90,
64460 +     0x09, 0x90, 0xF0, 0x01, 0xF0, 0x05, 0x74, 0xD0, 0x74, 0xD1, 0x09, 0x90, 0x09, 0x74, 0xF0, 0x0B,
64461 +     0x60, 0x22, 0xE5, 0xF0, 0xA8, 0x00, 0x90, 0x22, 0x3E, 0x08, 0x90, 0xE0, 0xA9, 0x00, 0x90, 0xF0,
64462 +     0xA3, 0x08, 0x90, 0xE0, 0xAA, 0x00, 0x90, 0xF0, 0x08, 0x09, 0x90, 0xE0, 0xAB, 0x00, 0x90, 0xF0,
64463 +     0x6D, 0x09, 0x90, 0xE0, 0xE4, 0x05, 0x80, 0xF0, 0xF0, 0xD2, 0x09, 0x90, 0x74, 0xCC, 0x09, 0x90,
64464 +     0x01, 0x74, 0xF0, 0x03, 0xCB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74, 0x03, 0x74, 0xCA, 0x09,
64465 +     0xF0, 0x01, 0x74, 0xF0, 0x74, 0xD4, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x3F, 0xF0, 0x14, 0x74, 0xD8,
64466 +     0x74, 0xD7, 0x09, 0x90, 0x09, 0x90, 0xF0, 0xEE, 0xF0, 0x01, 0x74, 0xD6, 0x74, 0xD4, 0x09, 0x90,
64467 +     0x22, 0xE5, 0xF0, 0x33, 0x01, 0x7F, 0x04, 0x60, 0x02, 0x7F, 0x02, 0x80, 0x90, 0x60, 0x02, 0x12,
64468 +     0xC4, 0xE0, 0x26, 0x06, 0xC3, 0x07, 0x54, 0x13, 0x08, 0x40, 0x03, 0x94, 0xE0, 0xA9, 0x07, 0x90,
64469 +     0x14, 0x80, 0xFB, 0x54, 0x07, 0x90, 0x22, 0xE5, 0xE0, 0x0A, 0x60, 0xA9, 0xE0, 0xF0, 0xFB, 0x54,
64470 +     0x80, 0xF0, 0x08, 0x44, 0x04, 0x44, 0xE0, 0x08, 0xF7, 0x54, 0xE0, 0xF0, 0xA8, 0x07, 0x90, 0xF0,
64471 +     0x90, 0xF0, 0xFF, 0x74, 0xE4, 0xF0, 0xA7, 0x07, 0xF0, 0xA8, 0x07, 0x90, 0x74, 0xB0, 0x07, 0x90,
64472 +     0x07, 0x90, 0xF0, 0xAA, 0x02, 0x44, 0xE0, 0xAE, 0xAF, 0x07, 0x90, 0xF0, 0xF0, 0x02, 0x44, 0xE0,
64473 +     0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xA9, 0x07, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x8F, 0x07, 0x90, 0xF0,
64474 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x8E, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x90, 0x07,
64475 +     0xF0, 0x03, 0x44, 0xF0, 0x74, 0x91, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0xFE, 0x54, 0xE0, 0x8E,
64476 +     0x8F, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x93, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
64477 +     0x44, 0xE0, 0x92, 0x07, 0x07, 0x90, 0xF0, 0x01, 0xF0, 0x54, 0xE0, 0x94, 0x90, 0xF0, 0x03, 0x44,
64478 +     0x03, 0x74, 0x95, 0x07, 0x92, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x93, 0x07, 0x90,
64479 +     0x90, 0xF0, 0xFE, 0x54, 0x0D, 0x74, 0xF3, 0x07, 0x26, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
64480 +     0x60, 0xFE, 0x24, 0x07, 0x22, 0x70, 0x04, 0x1D, 0x74, 0x79, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03,
64481 +     0xF0, 0x54, 0xE0, 0x94, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xF0,
64482 +     0x07, 0x90, 0x0D, 0x80, 0xF0, 0x01, 0x74, 0x79, 0x90, 0xE4, 0x05, 0x80, 0x90, 0xF0, 0x79, 0x07,
64483 +     0x44, 0xE0, 0x07, 0x07, 0xE4, 0x22, 0xF0, 0x10, 0xF0, 0xF1, 0x07, 0x90, 0xE0, 0x27, 0x06, 0x90,
64484 +     0x90, 0x13, 0xE0, 0x30, 0xFE, 0xE0, 0x22, 0x06, 0x02, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
64485 +     0x30, 0xF9, 0xD8, 0x13, 0x06, 0x90, 0x1A, 0xE0, 0xE0, 0x20, 0xE0, 0x27, 0x26, 0x06, 0x90, 0x1C,
64486 +     0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x09, 0xE0, 0x20, 0xF9,
64487 +     0xE0, 0xF1, 0x07, 0x90, 0x80, 0xF0, 0x04, 0x44, 0xF1, 0x07, 0x90, 0x13, 0xF0, 0x01, 0x44, 0xE0,
64488 +     0xE0, 0xA8, 0x00, 0x90, 0xA3, 0xF0, 0x04, 0xF4, 0xF0, 0x04, 0xF4, 0xE0, 0xE0, 0x27, 0x06, 0x90,
64489 +     0x90, 0x13, 0xE0, 0x30, 0xFE, 0xE0, 0x22, 0x06, 0x02, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
64490 +     0x30, 0xF9, 0xD8, 0x13, 0x06, 0x90, 0x1A, 0xE0, 0xE0, 0x20, 0xE0, 0x27, 0x26, 0x06, 0x90, 0x1C,
64491 +     0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x03, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x09, 0xE0, 0x20, 0xF9,
64492 +     0xE0, 0xF1, 0x07, 0x90, 0x80, 0xF0, 0xE0, 0x44, 0xF1, 0x07, 0x90, 0x13, 0xF0, 0xB0, 0x44, 0xE0,
64493 +     0xE0, 0xAA, 0x00, 0x90, 0xA3, 0xF0, 0x04, 0xF4, 0xF0, 0x04, 0xF4, 0xE0, 0xE0, 0xF1, 0x07, 0x90,
64494 +     0xF0, 0xF2, 0x07, 0x90, 0x00, 0x00, 0x22, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64495 +     0x0D, 0x92, 0x0C, 0xA2, 0x72, 0x50, 0x34, 0x80, 0x6E, 0x65, 0x76, 0x65, 0x69, 0x4C, 0x20, 0x74,
64496 +     0x72, 0x65, 0x6B, 0x6E, 0x72, 0x72, 0x45, 0x20, 0x09, 0x00, 0x72, 0x6F, 0x65, 0x77, 0x6F, 0x50,
64497 +     0x67, 0x6E, 0x69, 0x72, 0x77, 0x6F, 0x44, 0x20, 0x09, 0x00, 0x0A, 0x6E, 0x65, 0x77, 0x6F, 0x50,
64498 +     0x67, 0x6E, 0x69, 0x72, 0x0A, 0x70, 0x55, 0x20, 0x20, 0x90, 0x01, 0x00, 0x70, 0x93, 0xE4, 0x06,
64499 +     0x0D, 0xC2, 0x00, 0x01, 0x60, 0x71, 0xE5, 0x22, 0x20, 0x5B, 0x75, 0x14, 0xD2, 0x7B, 0x5C, 0x75,
64500 +     0x4B, 0x07, 0x90, 0x08, 0x90, 0xF0, 0xF4, 0x74, 0x24, 0x74, 0x4C, 0x07, 0x65, 0x60, 0xE5, 0xF0,
64501 +     0xE5, 0x04, 0x70, 0x5C, 0x60, 0x5B, 0x65, 0x5F, 0x5F, 0x5B, 0x85, 0x08, 0xD2, 0x60, 0x5C, 0x85,
64502 +     0xA9, 0x5F, 0xAA, 0x08, 0xFF, 0x02, 0x12, 0x60, 0x30, 0x22, 0x08, 0xC2, 0xFF, 0x7B, 0x1C, 0x08,
64503 +     0x1B, 0x79, 0x20, 0x7A, 0xE4, 0xF8, 0x03, 0x12, 0xF0, 0xAD, 0x01, 0x90, 0x01, 0x90, 0xF0, 0xA3,
64504 +     0x01, 0x44, 0xE0, 0xAD, 0x07, 0x90, 0xE4, 0xF0, 0x20, 0xAF, 0xF0, 0xF0, 0x0C, 0xE0, 0x20, 0xEF,
64505 +     0xE0, 0x00, 0x06, 0x90, 0x54, 0x13, 0x13, 0x13, 0x06, 0xE0, 0x20, 0x1F, 0x75, 0x20, 0x5B, 0x75,
64506 +     0x7B, 0x22, 0xB3, 0x5C, 0x79, 0x20, 0x7A, 0xFF, 0xF8, 0x03, 0x12, 0x2B, 0xE0, 0xAD, 0x01, 0x90,
64507 +     0x90, 0xF0, 0xFE, 0x54, 0x0F, 0x74, 0xF0, 0x07, 0x01, 0x5D, 0x75, 0xF0, 0x22, 0xC5, 0x5E, 0x75,
64508 +     0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
64999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
65999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66509 +};
66510 +
66511 +/* GPHY firmware PHY_1V5_11G_IP_VR9_A22_T040B */
66512 +static const char gphy_ge_fw_data_a12 [] = {
66513 +     0x80, 0xF1, 0x02, 0x02, 0x32, 0x32, 0x32, 0x00, 0x80, 0x32, 0x32, 0x32, 0x00, 0x00, 0x32, 0xF9,
66514 +     0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xF2, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xEB,
66515 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x3B, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xDC,
66516 +     0x81, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x91, 0xE1, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x94,
66517 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x8F, 0x08, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0xFA, 0x0A,
66518 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x46, 0x0B, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x67, 0x0B,
66519 +     0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x88, 0x0B, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x9D,
66520 +     0x80, 0x00, 0x00, 0x00, 0x54, 0x90, 0xE5, 0x98, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x03, 0x74, 0xE0,
66521 +     0xC0, 0x82, 0xC0, 0xE0, 0x00, 0x03, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4,
66522 +     0xE0, 0xC0, 0x03, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x08, 0x03, 0x02, 0xC4, 0x0F, 0x54, 0x90,
66523 +     0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x03, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x10, 0x03,
66524 +     0x03, 0xC4, 0x0F, 0x54, 0x03, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x03, 0x02, 0x83, 0xC0,
66525 +     0x54, 0x90, 0xE5, 0x18, 0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x03, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0,
66526 +     0x20, 0x03, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x03, 0x74,
66527 +     0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x28, 0x03, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03,
66528 +     0xC0, 0xE0, 0xC0, 0x03, 0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x30, 0x03, 0x03, 0xC4, 0x0F, 0x54,
66529 +     0x03, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0, 0x03, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x38,
66530 +     0xC0, 0x03, 0xC4, 0x0F, 0xC0, 0x03, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x40, 0x03, 0x02, 0x83,
66531 +     0x0F, 0x54, 0x90, 0xE5, 0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x03, 0x74, 0x83, 0xC0, 0x82, 0xC0,
66532 +     0xE5, 0x48, 0x03, 0x02, 0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x03,
66533 +     0x02, 0x83, 0xC0, 0x82, 0x90, 0xE5, 0x50, 0x03, 0x03, 0xC4, 0x0F, 0x54, 0x03, 0x74, 0xE0, 0xC0,
66534 +     0x82, 0xC0, 0xE0, 0xC0, 0x03, 0x02, 0x83, 0xC0, 0x54, 0x90, 0xE5, 0x58, 0xC0, 0x03, 0xC4, 0x0F,
66535 +     0xC0, 0x03, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0x60, 0x03, 0x02, 0x83, 0x0F, 0x54, 0x90, 0xE5,
66536 +     0xE0, 0xC0, 0x03, 0xC4, 0xE0, 0xC0, 0x03, 0x74, 0x83, 0xC0, 0x82, 0xC0, 0xE5, 0x68, 0x03, 0x02,
66537 +     0xC4, 0x0F, 0x54, 0x90, 0x74, 0xE0, 0xC0, 0x03, 0xC0, 0xE0, 0xC0, 0x03, 0x02, 0x83, 0xC0, 0x82,
66538 +     0x90, 0xE5, 0x70, 0x03, 0x03, 0xC4, 0x0F, 0x54, 0x03, 0x74, 0xE0, 0xC0, 0x82, 0xC0, 0xE0, 0xC0,
66539 +     0x03, 0x02, 0x83, 0xC0, 0x03, 0xC4, 0xEF, 0x78, 0x73, 0x00, 0x03, 0x90, 0x01, 0x00, 0x20, 0x90,
66540 +     0x9A, 0x22, 0x90, 0x88, 0x20, 0x90, 0x88, 0x01, 0x90, 0x9B, 0x01, 0x00, 0x9B, 0x01, 0x02, 0x20,
66541 +     0x01, 0x9A, 0x28, 0x90, 0x00, 0x20, 0x90, 0x9B, 0x24, 0x90, 0xAE, 0x01, 0x90, 0xAE, 0x01, 0xE4,
66542 +     0xC1, 0x01, 0x00, 0x20, 0x01, 0x6B, 0x2D, 0x90, 0x00, 0x20, 0x90, 0xC1, 0x20, 0x90, 0xD4, 0x01,
66543 +     0x90, 0xD4, 0x01, 0xE7, 0xE7, 0x01, 0x48, 0x30, 0x01, 0xFE, 0x2A, 0x90, 0xC6, 0x27, 0x90, 0xFA,
66544 +     0x2D, 0x90, 0x0D, 0x21, 0x90, 0x20, 0x21, 0xA8, 0x33, 0x21, 0x7F, 0x32, 0x21, 0xAC, 0x2F, 0x90,
66545 +     0x33, 0x2A, 0x90, 0x46, 0x20, 0x90, 0x59, 0x21, 0x90, 0x6C, 0x21, 0x00, 0x7F, 0x21, 0xE0, 0x23,
66546 +     0x21, 0x17, 0x20, 0x90, 0xA6, 0x21, 0x90, 0x92, 0x22, 0x90, 0x88, 0x01, 0x90, 0x88, 0x01, 0x08,
66547 +     0x88, 0x01, 0xED, 0x20, 0x01, 0x8C, 0x20, 0x90, 0x56, 0x26, 0x90, 0x9B, 0x22, 0x90, 0x9B, 0x01,
66548 +     0x90, 0xAE, 0x01, 0x4D, 0xC1, 0x01, 0x75, 0x23, 0x01, 0xA1, 0x2C, 0x90, 0x45, 0x20, 0x90, 0xC1,
66549 +     0x2C, 0x90, 0xD4, 0x01, 0x90, 0xE7, 0x01, 0xD1, 0xFA, 0x01, 0x0B, 0x22, 0x01, 0xBE, 0x24, 0x90,
66550 +     0xC5, 0x24, 0x90, 0xFA, 0x20, 0x90, 0xFA, 0x01, 0x90, 0x0D, 0x21, 0x44, 0x20, 0x21, 0x91, 0x20,
66551 +     0x21, 0x97, 0x22, 0x90, 0xF5, 0x20, 0x90, 0x33, 0x20, 0x90, 0x33, 0x21, 0x90, 0x46, 0x21, 0x5E,
66552 +     0x59, 0x21, 0x76, 0x20, 0x21, 0x15, 0x20, 0x90, 0x00, 0x20, 0x90, 0x7F, 0x20, 0x90, 0x7F, 0x21,
66553 +     0x00, 0x92, 0x21, 0x10, 0xA4, 0xF0, 0x8D, 0xEF, 0x8C, 0xCF, 0xF0, 0xA8, 0xCE, 0x28, 0xA4, 0xF0,
66554 +     0x2E, 0xA4, 0xF0, 0x8D, 0x00, 0xBC, 0x22, 0xFE, 0x29, 0x00, 0xBE, 0x0B, 0x84, 0xF0, 0x8D, 0xEF,
66555 +     0x22, 0xF0, 0xAD, 0xFF, 0x75, 0xF8, 0xCC, 0xE4, 0x2F, 0xEF, 0x08, 0xF0, 0xFE, 0x33, 0xEE, 0xFF,
66556 +     0xEE, 0xFC, 0x33, 0xEC, 0x40, 0x98, 0xEC, 0x9D, 0x9D, 0xEE, 0xFC, 0x05, 0xF0, 0xD5, 0x0F, 0xFE,
66557 +     0xFD, 0xCE, 0xE4, 0xE9, 0xF5, 0xF8, 0xED, 0x22, 0x20, 0x84, 0xEE, 0xF0, 0xAD, 0xFE, 0x1C, 0xD2,
66558 +     0x08, 0xF0, 0x75, 0xF0, 0xED, 0xFF, 0x2F, 0xEF, 0x07, 0x40, 0xFD, 0x33, 0xD5, 0x06, 0x50, 0x98,
66559 +     0xC3, 0x22, 0xF2, 0xF0, 0xD5, 0x0F, 0xFD, 0x98, 0x8A, 0x22, 0xEA, 0xF0, 0xE4, 0x82, 0x89, 0x83,
66560 +     0x94, 0x81, 0x75, 0x73, 0xE4, 0xB0, 0x03, 0x02, 0xF0, 0xBF, 0x01, 0x90, 0x00, 0x00, 0x00, 0x22,
66561 +     0x22, 0xF0, 0x90, 0x53, 0x00, 0x00, 0x00, 0x00, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF1, 0x90,
66562 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF2, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF3, 0x90,
66563 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF4, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF5, 0x90,
66564 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF6, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF7, 0x90,
66565 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF8, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xF9, 0x90,
66566 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFA, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFB, 0x90,
66567 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFC, 0x90, 0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFD, 0x90,
66568 +     0x53, 0x0F, 0x90, 0x43, 0x00, 0x22, 0xFE, 0x90, 0x22, 0x0F, 0x90, 0x43, 0x38, 0x3E, 0x2D, 0x09,
66569 +     0x73, 0x74, 0x69, 0x62, 0x0A, 0x64, 0x25, 0x20, 0x3E, 0x2D, 0x09, 0x00, 0x74, 0x69, 0x62, 0x39,
66570 +     0x64, 0x25, 0x20, 0x73, 0x2D, 0x09, 0x00, 0x0A, 0x69, 0x62, 0x37, 0x3E, 0x25, 0x20, 0x73, 0x74,
66571 +     0x09, 0x00, 0x0A, 0x64, 0x62, 0x36, 0x3E, 0x2D, 0x20, 0x73, 0x74, 0x69, 0x00, 0x0A, 0x64, 0x25,
66572 +     0x12, 0x03, 0x60, 0xE4, 0xB0, 0x75, 0xEE, 0x0E, 0x31, 0xCB, 0x71, 0xFF, 0x90, 0x09, 0x91, 0xAC,
66573 +     0x44, 0xE0, 0x07, 0x07, 0x87, 0x43, 0xF0, 0x10, 0x75, 0xFB, 0x80, 0x01, 0x1A, 0x75, 0x07, 0x19,
66574 +     0x7F, 0x0E, 0x7E, 0x12, 0x7E, 0xDF, 0x71, 0xEE, 0x71, 0x9A, 0x7F, 0x22, 0xEF, 0x15, 0x41, 0xDF,
66575 +     0xEE, 0xFF, 0x10, 0x24, 0xEF, 0xFE, 0xE0, 0x34, 0xFF, 0x24, 0xF0, 0x54, 0xFF, 0x34, 0xEE, 0xFF,
66576 +     0xFD, 0x1A, 0xE5, 0xFE, 0x1A, 0xF5, 0x02, 0x24, 0x34, 0xFC, 0x19, 0xE5, 0x8D, 0x19, 0xF5, 0x00,
66577 +     0xEE, 0x83, 0x8C, 0x82, 0xF0, 0xEF, 0xA3, 0xF0, 0xA8, 0xF5, 0xE4, 0x22, 0xAC, 0xD2, 0xE8, 0xF5,
66578 +     0xE9, 0xD2, 0xEA, 0xD2, 0xF9, 0x75, 0xE8, 0xD2, 0xF1, 0xF8, 0x75, 0xF0, 0xB8, 0x75, 0xB9, 0xF5,
66579 +     0x22, 0xAF, 0xD2, 0x10, 0x74, 0x4B, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x13, 0xF0, 0x88, 0x74, 0x4C,
66580 +     0x01, 0x90, 0xFF, 0xE4, 0xE4, 0xF0, 0xEF, 0xBD, 0xC0, 0x22, 0xF0, 0xA3, 0xC0, 0x83, 0xC0, 0xE0,
66581 +     0x75, 0xD0, 0xC0, 0x82, 0xA2, 0x63, 0x00, 0xD0, 0xC0, 0x83, 0xC0, 0x01, 0x01, 0xA2, 0x63, 0x82,
66582 +     0x07, 0xC0, 0x06, 0xC0, 0xC2, 0x23, 0x99, 0x30, 0xB5, 0x1B, 0xE5, 0x99, 0x0A, 0x30, 0x03, 0x1C,
66583 +     0x05, 0x1B, 0xAF, 0x17, 0x74, 0x00, 0x7E, 0x1B, 0x82, 0xF5, 0x2F, 0xAC, 0xF5, 0x00, 0x34, 0xEE,
66584 +     0x99, 0xF5, 0xE0, 0x83, 0x02, 0x80, 0x0A, 0xC2, 0x07, 0xD0, 0x0B, 0xC2, 0xA2, 0x63, 0x06, 0xD0,
66585 +     0xD0, 0x82, 0xD0, 0x01, 0x01, 0xA2, 0x63, 0x83, 0x82, 0xD0, 0xD0, 0xD0, 0xE0, 0xD0, 0x83, 0xD0,
66586 +     0xC0, 0xE0, 0xC0, 0x32, 0xC0, 0x83, 0xC0, 0xF0, 0x75, 0xD0, 0xC0, 0x82, 0xA2, 0x63, 0x00, 0xD0,
66587 +     0xC0, 0x83, 0xC0, 0x01, 0x01, 0xA2, 0x63, 0x82, 0x01, 0xC0, 0x00, 0xC0, 0x03, 0xC0, 0x02, 0xC0,
66588 +     0x05, 0xC0, 0x04, 0xC0, 0x07, 0xC0, 0x06, 0xC0, 0xE0, 0x02, 0x07, 0x90, 0x54, 0xAF, 0x54, 0xF5,
66589 +     0x13, 0x13, 0xC4, 0xEF, 0x30, 0x01, 0x54, 0x13, 0x65, 0xC1, 0x02, 0xE0, 0x54, 0xEF, 0x54, 0xAF,
66590 +     0x70, 0xFC, 0x24, 0x7F, 0x24, 0xA1, 0xA1, 0x02, 0xA1, 0x02, 0x70, 0xFD, 0x70, 0xFE, 0x24, 0xBB,
66591 +     0x24, 0xC4, 0xA1, 0x02, 0xA1, 0x02, 0x70, 0xFC, 0x02, 0x70, 0x14, 0xE3, 0xF9, 0x24, 0xFD, 0xA1,
66592 +     0x3A, 0xC1, 0x02, 0x70, 0x02, 0x60, 0x15, 0x24, 0x06, 0x90, 0xF7, 0xC1, 0x13, 0xC4, 0xE0, 0x00,
66593 +     0x01, 0x54, 0x13, 0x13, 0xC2, 0x19, 0xE0, 0x30, 0x80, 0x06, 0x90, 0xE8, 0xF0, 0x80, 0x44, 0xE0,
66594 +     0xE0, 0x00, 0x06, 0x90, 0xAF, 0xF0, 0x80, 0x44, 0x01, 0x44, 0xEF, 0x20, 0xF7, 0xC1, 0x20, 0xF5,
66595 +     0xE0, 0x00, 0x06, 0x90, 0x20, 0x0F, 0x54, 0xC4, 0x54, 0xE0, 0x16, 0xE0, 0x06, 0x90, 0xF0, 0xFD,
66596 +     0xDF, 0x54, 0xE0, 0x03, 0xAF, 0x0E, 0xC2, 0xF0, 0x20, 0x44, 0xEF, 0x20, 0x28, 0x80, 0x20, 0xF5,
66597 +     0xE0, 0x00, 0x06, 0x90, 0xE0, 0x25, 0x02, 0x54, 0xEE, 0x20, 0xAE, 0xFF, 0xF5, 0x4F, 0xFB, 0x54,
66598 +     0x20, 0x00, 0x7F, 0x20, 0x01, 0x7F, 0x02, 0x0E, 0xC4, 0x01, 0x54, 0xEF, 0xFF, 0xE0, 0x54, 0x33,
66599 +     0x54, 0xEE, 0x20, 0xAE, 0x20, 0xF5, 0x4F, 0xDF, 0xE0, 0x01, 0x06, 0x90, 0x13, 0x13, 0x13, 0xC4,
66600 +     0x90, 0xFF, 0x01, 0x54, 0xC4, 0xE0, 0x00, 0x06, 0x01, 0x54, 0x13, 0x13, 0x13, 0xE0, 0xFF, 0x4F,
66601 +     0x4F, 0x01, 0x54, 0x13, 0x54, 0xC4, 0x01, 0x54, 0x20, 0xAE, 0xFF, 0xF0, 0x4F, 0xEF, 0x54, 0xEE,
66602 +     0x54, 0xE0, 0x20, 0xF5, 0x54, 0x13, 0x13, 0x08, 0x20, 0xAE, 0xFF, 0x3F, 0x80, 0xFD, 0x54, 0xEE,
66603 +     0x02, 0x0E, 0x30, 0x3D, 0x06, 0x90, 0xF7, 0xC1, 0x54, 0xC4, 0xE0, 0x00, 0x02, 0xE0, 0x20, 0x0F,
66604 +     0x20, 0xAF, 0xF7, 0xC1, 0xF5, 0x04, 0x44, 0xEF, 0xAF, 0xF7, 0xC1, 0x20, 0x08, 0x44, 0xEF, 0x20,
66605 +     0xF7, 0xC1, 0x20, 0xF5, 0xE0, 0x12, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x02, 0x60, 0x00, 0x7F,
66606 +     0x54, 0xEF, 0x01, 0x7F, 0xF0, 0x54, 0xC4, 0x01, 0xEE, 0x20, 0xAE, 0xFF, 0xF5, 0x4F, 0xEF, 0x54,
66607 +     0x90, 0xF7, 0xC1, 0x20, 0xFF, 0xE0, 0x1A, 0x06, 0x54, 0x13, 0x13, 0xC4, 0xC1, 0x02, 0x60, 0x03,
66608 +     0x1C, 0x06, 0x90, 0xD4, 0xA3, 0xF0, 0x1D, 0xE5, 0xC1, 0xF0, 0x1E, 0xE5, 0x1A, 0x06, 0x90, 0xF7,
66609 +     0x13, 0xC4, 0xFF, 0xE0, 0x70, 0x03, 0x54, 0x13, 0x1C, 0x06, 0x90, 0x0D, 0xE0, 0xA3, 0xFE, 0xE0,
66610 +     0x1E, 0xF5, 0x1D, 0x8E, 0x1C, 0xF1, 0xF7, 0xC1, 0xE0, 0x1A, 0x06, 0x90, 0x13, 0x13, 0xC4, 0xFF,
66611 +     0x02, 0x64, 0x03, 0x54, 0xC4, 0xE0, 0x0A, 0x60, 0x03, 0x54, 0x13, 0x13, 0x08, 0x03, 0xBF, 0xFF,
66612 +     0x1E, 0xE5, 0x1E, 0x05, 0x1D, 0x05, 0x02, 0x70, 0x07, 0x90, 0xD4, 0xC1, 0x07, 0x54, 0xE0, 0x93,
66613 +     0x2A, 0x06, 0x90, 0xFF, 0x6F, 0x0F, 0x54, 0xE0, 0x07, 0x90, 0x0A, 0x60, 0x06, 0x90, 0xE0, 0x92,
66614 +     0xF0, 0xE4, 0xF0, 0x2B, 0xE0, 0x2A, 0x06, 0x90, 0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x93, 0x07,
66615 +     0xC1, 0xF0, 0x4F, 0xF8, 0xEF, 0x54, 0xAF, 0xF7, 0xFA, 0x24, 0x7F, 0x54, 0xFC, 0x24, 0x21, 0x60,
66616 +     0xFC, 0x24, 0x34, 0x60, 0xFD, 0x24, 0x3D, 0x60, 0xFC, 0x24, 0x5F, 0x60, 0xFB, 0x24, 0x64, 0x60,
66617 +     0x19, 0x24, 0x67, 0x60, 0x06, 0x90, 0x71, 0x70, 0xEF, 0x54, 0xE0, 0x03, 0x90, 0x11, 0x80, 0xF0,
66618 +     0x54, 0xE0, 0x0D, 0x06, 0x01, 0x90, 0xF0, 0xEF, 0xE0, 0x20, 0xE0, 0xFF, 0x0D, 0x06, 0x90, 0x5A,
66619 +     0xF0, 0xFD, 0x54, 0xE0, 0x06, 0x90, 0x51, 0x80, 0x7F, 0x54, 0xE0, 0x14, 0xE4, 0xE0, 0xA3, 0xF0,
66620 +     0x90, 0x44, 0x80, 0xF0, 0xC4, 0xE0, 0x1A, 0x06, 0x03, 0x54, 0x13, 0x13, 0x08, 0x02, 0xBF, 0xFF,
66621 +     0x1E, 0xE5, 0x1E, 0x05, 0x1D, 0x05, 0x02, 0x70, 0xE0, 0x1A, 0x06, 0x90, 0x13, 0x13, 0xC4, 0xFF,
66622 +     0x23, 0x60, 0x03, 0x54, 0x80, 0x22, 0x0E, 0x12, 0x22, 0x06, 0x90, 0x1E, 0xF0, 0xFE, 0x54, 0xE0,
66623 +     0x06, 0x90, 0x15, 0x80, 0x80, 0xF0, 0xE4, 0x2B, 0x34, 0x06, 0x90, 0x0E, 0xF0, 0xA3, 0xF0, 0xE4,
66624 +     0xE0, 0x07, 0x07, 0x90, 0xD0, 0xF0, 0xEF, 0x54, 0xD0, 0x06, 0xD0, 0x07, 0xD0, 0x04, 0xD0, 0x05,
66625 +     0xD0, 0x02, 0xD0, 0x03, 0x63, 0x00, 0xD0, 0x01, 0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0,
66626 +     0xD0, 0xD0, 0xD0, 0x01, 0xD0, 0x83, 0xD0, 0x82, 0x32, 0xE0, 0xD0, 0xF0, 0xE0, 0x1B, 0x06, 0x90,
66627 +     0xF9, 0x24, 0x1F, 0x54, 0xE9, 0x24, 0x22, 0x60, 0x60, 0x14, 0x39, 0x60, 0x70, 0x1C, 0x24, 0x3E,
66628 +     0xE5, 0x1D, 0xAE, 0x62, 0xEE, 0x5C, 0x70, 0x1E, 0x06, 0x90, 0x59, 0x70, 0x04, 0x54, 0xE0, 0x1C,
66629 +     0xF0, 0xB5, 0x01, 0x90, 0x22, 0xF0, 0xE4, 0xA3, 0x1D, 0xE5, 0x1E, 0xAF, 0x24, 0xEF, 0x45, 0x70,
66630 +     0x90, 0x40, 0x70, 0xC4, 0x54, 0xE0, 0x1D, 0x06, 0x01, 0x90, 0xFF, 0x06, 0xA3, 0xF0, 0xE4, 0xAF,
66631 +     0x90, 0x22, 0xF0, 0xEF, 0x44, 0xE0, 0x2C, 0x06, 0x79, 0x22, 0xF0, 0x40, 0x74, 0xEA, 0x7D, 0xEA,
66632 +     0x70, 0x1E, 0x65, 0xEA, 0x65, 0x01, 0x74, 0x04, 0x09, 0x18, 0x60, 0x1D, 0x1E, 0x65, 0xED, 0x0D,
66633 +     0x01, 0x74, 0x04, 0x70, 0x0B, 0x60, 0x1D, 0x65, 0xE0, 0x1D, 0x06, 0x90, 0x85, 0x82, 0x1E, 0x85,
66634 +     0x22, 0xF0, 0x83, 0x1D, 0xF0, 0xC0, 0xE0, 0xC0, 0x82, 0xC0, 0x83, 0xC0, 0xD0, 0x75, 0xD0, 0xC0,
66635 +     0x01, 0xA2, 0x63, 0x00, 0x82, 0xC0, 0x83, 0xC0, 0xC0, 0x01, 0xA2, 0x63, 0xC0, 0x01, 0xC0, 0x00,
66636 +     0xC0, 0x03, 0xC0, 0x02, 0xC0, 0x05, 0xC0, 0x04, 0x90, 0x07, 0xC0, 0x06, 0x04, 0x74, 0x66, 0x07,
66637 +     0xBE, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0xE0, 0xFF, 0xE0, 0xBD, 0x01, 0x9F, 0xD3, 0xE0, 0xA3,
66638 +     0xF0, 0xE4, 0x2C, 0x40, 0x60, 0xE5, 0xE9, 0xC2, 0x04, 0x70, 0x5C, 0x65, 0x5B, 0x65, 0x5F, 0xE5,
66639 +     0x02, 0x60, 0x00, 0x7F, 0x73, 0x8F, 0x01, 0x7F, 0x0C, 0x60, 0x73, 0xE5, 0x85, 0x59, 0x5B, 0x85,
66640 +     0x5F, 0x85, 0x5A, 0x5C, 0x5C, 0x60, 0x85, 0x5B, 0x5C, 0xA9, 0x5B, 0xAA, 0x07, 0x90, 0xEB, 0x51,
66641 +     0xE0, 0x30, 0xE0, 0x82, 0xF0, 0x01, 0x74, 0x0A, 0xE0, 0x34, 0x06, 0x90, 0x90, 0xF0, 0x80, 0x44,
66642 +     0xFF, 0xE0, 0x03, 0x06, 0x3F, 0x54, 0x13, 0x13, 0x90, 0x26, 0xE0, 0x30, 0x75, 0xE0, 0x2B, 0x06,
66643 +     0x56, 0xF5, 0x00, 0x55, 0xE0, 0x92, 0x07, 0x90, 0x56, 0xF5, 0x56, 0x25, 0xF5, 0x55, 0x35, 0xE4,
66644 +     0x75, 0x06, 0x60, 0x55, 0x56, 0x75, 0x00, 0x55, 0x2B, 0x06, 0x90, 0xFF, 0x80, 0xF0, 0x56, 0xE5,
66645 +     0x92, 0x07, 0x90, 0x09, 0x00, 0x55, 0x75, 0xE0, 0x73, 0x11, 0x56, 0xF5, 0x07, 0xD0, 0xE9, 0xD2,
66646 +     0x05, 0xD0, 0x06, 0xD0, 0x03, 0xD0, 0x04, 0xD0, 0x01, 0xD0, 0x02, 0xD0, 0xA2, 0x63, 0x00, 0xD0,
66647 +     0xD0, 0x82, 0xD0, 0x01, 0x01, 0xA2, 0x63, 0x83, 0x82, 0xD0, 0xD0, 0xD0, 0xF0, 0xD0, 0x83, 0xD0,
66648 +     0x90, 0x32, 0xE0, 0xD0, 0xFE, 0xE0, 0x34, 0x06, 0x90, 0xFF, 0xE0, 0xA3, 0x5E, 0xE0, 0x32, 0x06,
66649 +     0x5F, 0xE0, 0xA3, 0xFE, 0x90, 0x07, 0x60, 0x4E, 0x44, 0xE0, 0x07, 0x07, 0xC0, 0x22, 0xF0, 0x10,
66650 +     0xC0, 0xF0, 0xC0, 0xE0, 0xC0, 0x82, 0xC0, 0x83, 0x00, 0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63,
66651 +     0x63, 0x82, 0xC0, 0x83, 0x00, 0xC0, 0x01, 0xA2, 0x02, 0xC0, 0x01, 0xC0, 0x04, 0xC0, 0x03, 0xC0,
66652 +     0x06, 0xC0, 0x05, 0xC0, 0x07, 0x90, 0x07, 0xC0, 0xF0, 0x08, 0x74, 0x66, 0x01, 0x90, 0xEA, 0xC2,
66653 +     0xF0, 0x04, 0xE0, 0xBF, 0x32, 0x94, 0xC3, 0xE0, 0xF8, 0x11, 0x07, 0x40, 0xE4, 0xBF, 0x01, 0x90,
66654 +     0xD0, 0xEA, 0xD2, 0xF0, 0xD0, 0x06, 0xD0, 0x07, 0xD0, 0x04, 0xD0, 0x05, 0xD0, 0x02, 0xD0, 0x03,
66655 +     0x63, 0x00, 0xD0, 0x01, 0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01,
66656 +     0xD0, 0x83, 0xD0, 0x82, 0x32, 0xE0, 0xD0, 0xF0, 0x74, 0xC2, 0x01, 0x90, 0x74, 0xA3, 0xF0, 0x01,
66657 +     0x01, 0x90, 0xF0, 0xE2, 0x54, 0xC4, 0xE0, 0xE0, 0x03, 0x54, 0xFF, 0x0F, 0xA8, 0x64, 0x74, 0xFE,
66658 +     0x02, 0x80, 0x08, 0x06, 0xFC, 0xD8, 0x13, 0xC3, 0x13, 0x13, 0xEF, 0xF9, 0x03, 0x54, 0x3F, 0x54,
66659 +     0xA8, 0x64, 0x74, 0xFF, 0x02, 0x80, 0x08, 0x07, 0xFC, 0xD8, 0x13, 0xC3, 0xE6, 0x92, 0x78, 0xFB,
66660 +     0x40, 0x99, 0xC3, 0x06, 0x78, 0xF6, 0xE4, 0x02, 0xC3, 0x06, 0xE6, 0x8D, 0xE4, 0x29, 0x40, 0x9B,
66661 +     0xE6, 0x94, 0x78, 0xF6, 0xE6, 0x18, 0xF6, 0xF4, 0x8C, 0x78, 0x10, 0x70, 0xFF, 0xE0, 0x25, 0xE6,
66662 +     0x14, 0x08, 0xBF, 0xF6, 0x01, 0x76, 0x93, 0x78, 0x8C, 0x78, 0x0E, 0x80, 0xFF, 0x13, 0xC3, 0xE6,
66663 +     0x04, 0x01, 0xBF, 0xF6, 0xF6, 0x93, 0x78, 0xE4, 0x01, 0x90, 0xFA, 0xE4, 0x07, 0x54, 0xE0, 0xE1,
66664 +     0xEF, 0x8F, 0x51, 0xFF, 0x94, 0x78, 0x06, 0x60, 0x6C, 0x41, 0xFA, 0xE6, 0xE0, 0xE1, 0x01, 0x90,
66665 +     0xFF, 0x07, 0x54, 0xC4, 0x60, 0xEF, 0x8F, 0x51, 0xE6, 0x8C, 0x78, 0x06, 0x90, 0x6C, 0x41, 0xFA,
66666 +     0x54, 0xE0, 0xE0, 0x01, 0x8F, 0x51, 0xFF, 0x07, 0x78, 0x07, 0x60, 0xEF, 0xFA, 0xF4, 0xE6, 0x8C,
66667 +     0xFC, 0xE4, 0x6C, 0x41, 0xE0, 0xC2, 0x01, 0x90, 0xF5, 0xE0, 0xA3, 0xFE, 0xE0, 0x83, 0x8E, 0x82,
66668 +     0xE0, 0xA3, 0x57, 0xF5, 0x01, 0x90, 0x58, 0xF5, 0x02, 0x24, 0xE0, 0xC3, 0xC2, 0x01, 0x90, 0xF0,
66669 +     0xF0, 0x00, 0x34, 0xE0, 0xF8, 0x2C, 0x8E, 0x74, 0x00, 0x94, 0xD3, 0xE6, 0x13, 0xEB, 0x1E, 0x40,
66670 +     0x2C, 0x8E, 0x74, 0xFF, 0xD3, 0x16, 0xE6, 0xF8, 0x41, 0x02, 0x50, 0x9F, 0xA8, 0x01, 0x74, 0x64,
66671 +     0x02, 0x80, 0x08, 0x04, 0xFC, 0xD8, 0x33, 0xC3, 0x78, 0x80, 0x02, 0x42, 0xE0, 0xAE, 0x01, 0x90,
66672 +     0x54, 0x13, 0x13, 0x13, 0x58, 0xAE, 0xFF, 0x1F, 0x5F, 0x07, 0x54, 0xEE, 0x8E, 0x74, 0x08, 0x60,
66673 +     0x03, 0xA6, 0xF8, 0x2C, 0x58, 0xE5, 0x5E, 0x80, 0xFF, 0x0F, 0x54, 0xC4, 0x60, 0xEF, 0xBB, 0x51,
66674 +     0x13, 0xC3, 0xE9, 0x1A, 0xE6, 0x92, 0x78, 0xFF, 0x48, 0x40, 0x9F, 0xD3, 0x04, 0xA8, 0x01, 0x74,
66675 +     0xC3, 0x02, 0x80, 0x08, 0x42, 0xFC, 0xD8, 0x33, 0xAF, 0x39, 0x80, 0x02, 0xEF, 0xBB, 0x51, 0x57,
66676 +     0xC3, 0xEB, 0x1A, 0x60, 0x8D, 0x78, 0xFF, 0x13, 0x40, 0x9F, 0xD3, 0xE6, 0xA8, 0x01, 0x74, 0x27,
66677 +     0x02, 0x80, 0x08, 0x04, 0xFC, 0xD8, 0x33, 0xC3, 0x18, 0x80, 0x02, 0x42, 0x54, 0xC4, 0x57, 0xE5,
66678 +     0xBB, 0x51, 0xFF, 0x0F, 0x74, 0x0D, 0x60, 0xEF, 0x08, 0x04, 0xA8, 0x01, 0x33, 0xC3, 0x02, 0x80,
66679 +     0x02, 0x42, 0xFC, 0xD8, 0x04, 0x64, 0xEC, 0x0C, 0xA4, 0x21, 0x02, 0x60, 0xE0, 0xAE, 0x01, 0x90,
66680 +     0x90, 0xF0, 0xC7, 0x54, 0x54, 0xE0, 0x36, 0x06, 0x02, 0x52, 0xFC, 0x0F, 0xE0, 0xFF, 0x04, 0x63,
66681 +     0x0F, 0x54, 0xE0, 0xA3, 0xEA, 0x02, 0x42, 0x5C, 0x07, 0x90, 0x80, 0x44, 0xE4, 0x22, 0xF0, 0x08,
66682 +     0x07, 0x07, 0x53, 0xFE, 0x90, 0x09, 0x01, 0xBF, 0x54, 0xE0, 0xAE, 0x01, 0x18, 0x80, 0xFE, 0x07,
66683 +     0x24, 0x15, 0x60, 0xEF, 0x01, 0x74, 0xFF, 0xFE, 0x80, 0x08, 0x07, 0xA8, 0xD8, 0x33, 0xC3, 0x02,
66684 +     0x01, 0x90, 0xFF, 0xFC, 0xFE, 0x5F, 0xE0, 0xAD, 0x53, 0x22, 0x06, 0xAF, 0x30, 0xEF, 0x0F, 0x07,
66685 +     0x94, 0xD3, 0x2B, 0xE3, 0x90, 0x11, 0x40, 0x0C, 0xC4, 0xE0, 0xAE, 0x01, 0x03, 0x54, 0x13, 0x13,
66686 +     0x03, 0x54, 0xEF, 0xFD, 0x1F, 0x80, 0xFE, 0x5D, 0xFF, 0x07, 0x54, 0xEF, 0x07, 0xA8, 0x01, 0x74,
66687 +     0xC3, 0x02, 0x80, 0x08, 0xFF, 0xFC, 0xD8, 0x33, 0x80, 0xAD, 0x01, 0x90, 0x07, 0x54, 0xEF, 0x07,
66688 +     0xAE, 0x01, 0x90, 0xFF, 0xAF, 0xFE, 0x5F, 0xE0, 0xE0, 0xC0, 0x22, 0x06, 0x82, 0xC0, 0x83, 0xC0,
66689 +     0xD0, 0x75, 0xD0, 0xC0, 0x01, 0xA2, 0x63, 0x00, 0x82, 0xC0, 0x83, 0xC0, 0xC0, 0x01, 0xA2, 0x63,
66690 +     0x66, 0x07, 0x90, 0x07, 0x0F, 0x54, 0xC4, 0xE0, 0x90, 0x16, 0xE0, 0x30, 0x44, 0xE0, 0x00, 0x06,
66691 +     0xE8, 0xC2, 0xF0, 0x80, 0x44, 0xEF, 0x20, 0xAF, 0x90, 0x20, 0xF5, 0x01, 0x10, 0x74, 0x66, 0x07,
66692 +     0x63, 0x07, 0xD0, 0xF0, 0x82, 0xD0, 0x01, 0xA2, 0xA2, 0x63, 0x83, 0xD0, 0xD0, 0xD0, 0xD0, 0x01,
66693 +     0xD0, 0x83, 0xD0, 0x82, 0xE0, 0xC0, 0x32, 0xE0, 0xA2, 0xC0, 0xF0, 0xC0, 0xC0, 0x02, 0xA2, 0x75,
66694 +     0x08, 0xD0, 0x75, 0xD0, 0xAA, 0x90, 0x10, 0x85, 0x12, 0x14, 0xA9, 0x13, 0xD0, 0xD0, 0xEB, 0x02,
66695 +     0xF0, 0xD0, 0xA2, 0xD0, 0xC0, 0x32, 0xE0, 0xD0, 0xC0, 0xF0, 0xC0, 0xE0, 0x02, 0xA2, 0x75, 0xA2,
66696 +     0xD0, 0x75, 0xD0, 0xC0, 0x90, 0x10, 0x85, 0x08, 0x14, 0xA9, 0x13, 0xAA, 0xD0, 0xEB, 0x02, 0x12,
66697 +     0xD0, 0xA2, 0xD0, 0xD0, 0x32, 0xE0, 0xD0, 0xF0, 0xF0, 0xC0, 0xE0, 0xC0, 0xA2, 0x75, 0xA2, 0xC0,
66698 +     0x75, 0xD0, 0xC0, 0x02, 0x10, 0x85, 0x08, 0xD0, 0xB4, 0x10, 0xE5, 0x90, 0x13, 0xAA, 0x06, 0x0B,
66699 +     0x04, 0x80, 0x14, 0xA9, 0x12, 0xA9, 0x11, 0xAA, 0xD0, 0xEB, 0x02, 0x12, 0xD0, 0xA2, 0xD0, 0xD0,
66700 +     0x32, 0xE0, 0xD0, 0xF0, 0x00, 0xA9, 0x07, 0xA8, 0x47, 0x19, 0xE7, 0x09, 0xE6, 0x08, 0x09, 0x60,
66701 +     0x01, 0x70, 0x18, 0x16, 0xD3, 0x22, 0xC3, 0x16, 0x0A, 0x7F, 0xF0, 0x22, 0x24, 0x8E, 0x0D, 0x7E,
66702 +     0x01, 0x7D, 0x25, 0x8F, 0xFF, 0x2F, 0x20, 0x74, 0x85, 0xFE, 0x3E, 0xE4, 0x24, 0x85, 0x82, 0x25,
66703 +     0x82, 0x8F, 0xE0, 0x83, 0x0D, 0xF0, 0x83, 0x8E, 0x22, 0xE9, 0x04, 0xBD, 0x29, 0x8D, 0x28, 0x8C,
66704 +     0x82, 0xF5, 0xFB, 0xE4, 0xEF, 0xC3, 0x83, 0xF5, 0x81, 0x94, 0x80, 0x64, 0x01, 0x7F, 0x02, 0x50,
66705 +     0x80, 0x64, 0xEF, 0xD3, 0x02, 0x40, 0xBF, 0x94, 0x75, 0xEF, 0x3F, 0x7F, 0xFD, 0xA4, 0x04, 0xF0,
66706 +     0x20, 0xED, 0xF0, 0xAC, 0x25, 0x0B, 0x09, 0xE7, 0x33, 0xEC, 0xFD, 0xE0, 0xE4, 0xF3, 0x80, 0xFC,
66707 +     0xAE, 0x05, 0xAF, 0xFA, 0x84, 0x02, 0x12, 0x04, 0x07, 0xAD, 0x06, 0xAC, 0xCE, 0x07, 0x78, 0xED,
66708 +     0x13, 0xCE, 0x13, 0xC3, 0xAC, 0xFD, 0xF9, 0xD8, 0x94, 0xEC, 0xC3, 0x06, 0x74, 0x24, 0x40, 0x01,
66709 +     0x74, 0xFF, 0x9A, 0x07, 0xA8, 0x00, 0x7E, 0x01, 0x05, 0x80, 0x08, 0x07, 0x33, 0xCE, 0x33, 0xC3,
66710 +     0x25, 0xF9, 0xD8, 0xCE, 0xEE, 0x82, 0xF5, 0x82, 0x83, 0xF5, 0x83, 0x35, 0xFC, 0x13, 0xC3, 0xEC,
66711 +     0x0A, 0xFD, 0x13, 0xED, 0xC3, 0xBA, 0x08, 0xBA, 0xFF, 0x9B, 0x05, 0x74, 0x25, 0xE4, 0xFE, 0xEF,
66712 +     0xEE, 0x82, 0xF5, 0x82, 0x83, 0xF5, 0x83, 0x35, 0x06, 0x7D, 0x00, 0x7C, 0x12, 0xFE, 0x82, 0xAF,
66713 +     0x83, 0x8E, 0x84, 0x02, 0xE5, 0xD3, 0x82, 0x8F, 0xE5, 0x29, 0x95, 0x82, 0x40, 0x28, 0x95, 0x83,
66714 +     0x83, 0xF5, 0xE4, 0x07, 0x0D, 0x80, 0x82, 0xF5, 0x95, 0x29, 0xE5, 0xC3, 0xE5, 0x82, 0xF5, 0x82,
66715 +     0xF5, 0x83, 0x95, 0x28, 0xF5, 0x83, 0xE5, 0x83, 0x00, 0x83, 0x75, 0x82, 0x06, 0x90, 0x22, 0xFF,
66716 +     0x04, 0x44, 0xE0, 0x03, 0xE4, 0x0E, 0xA2, 0xF0, 0xFC, 0x01, 0x54, 0x33, 0xE0, 0x54, 0x33, 0xC4,
66717 +     0xDF, 0x54, 0xE0, 0xFE, 0x06, 0x90, 0xF0, 0x4E, 0x01, 0x44, 0xE0, 0x35, 0xE0, 0x25, 0xEC, 0xF0,
66718 +     0x90, 0xFF, 0xE0, 0x25, 0x54, 0xE0, 0x34, 0x06, 0x22, 0xF0, 0x4F, 0xFB, 0x20, 0x26, 0x0A, 0x20,
66719 +     0x0B, 0xD2, 0x05, 0x0B, 0xC2, 0x22, 0x99, 0x8F, 0x05, 0x1C, 0xAE, 0xAC, 0x00, 0x7C, 0xEE, 0x1C,
66720 +     0x82, 0xF5, 0xAC, 0x24, 0xF5, 0x00, 0x34, 0xEC, 0xE5, 0xF0, 0xEF, 0x83, 0x70, 0x1B, 0x65, 0x1C,
66721 +     0xD2, 0x0A, 0xD2, 0x02, 0x13, 0x13, 0x22, 0xAC, 0x7C, 0xFD, 0x01, 0x54, 0x8F, 0x3B, 0x8E, 0x00,
66722 +     0x8D, 0x3D, 0x8C, 0x3C, 0x85, 0x0D, 0xC2, 0x3E, 0x3B, 0x85, 0x82, 0x3C, 0xFF, 0x93, 0xE4, 0x83,
66723 +     0x18, 0xC1, 0x02, 0x70, 0xB4, 0x1E, 0x0D, 0x20, 0x0D, 0xD2, 0x04, 0x25, 0xB4, 0xEF, 0x0E, 0xC1,
66724 +     0x0D, 0x7F, 0x08, 0x0A, 0x0A, 0x7F, 0xDC, 0x91, 0x3C, 0x85, 0x0C, 0xC1, 0x83, 0x3B, 0x85, 0x82,
66725 +     0xC1, 0xFF, 0x93, 0xE4, 0x85, 0x0D, 0xC2, 0x0C, 0x3B, 0x85, 0x82, 0x3C, 0xFB, 0x93, 0xE4, 0x83,
66726 +     0x4E, 0x60, 0xBC, 0x24, 0x62, 0x60, 0xE0, 0x24, 0x02, 0x60, 0xEC, 0x24, 0x3F, 0x75, 0x09, 0xC1,
66727 +     0x3F, 0xE5, 0xC3, 0x0C, 0x80, 0x94, 0x80, 0x64, 0x0E, 0xC1, 0x02, 0x50, 0x3D, 0xAE, 0x3E, 0xE5,
66728 +     0x80, 0x08, 0x3F, 0xA8, 0xE7, 0xA2, 0xCE, 0x06, 0xD8, 0x13, 0xCE, 0x13, 0xF5, 0x0F, 0x54, 0xF8,
66729 +     0x80, 0x64, 0xD3, 0x45, 0x08, 0x40, 0x89, 0x94, 0x37, 0x24, 0x45, 0xE5, 0x06, 0x80, 0x45, 0xF5,
66730 +     0x45, 0x25, 0x30, 0x74, 0x45, 0xAF, 0x45, 0xF5, 0xFC, 0x74, 0xDC, 0x91, 0x3F, 0xF5, 0x3F, 0x25,
66731 +     0xE5, 0xC3, 0xBF, 0x80, 0x94, 0x80, 0x64, 0x3D, 0xC3, 0x0F, 0x50, 0x80, 0xF5, 0x3E, 0x95, 0xE4,
66732 +     0x3D, 0x95, 0xE4, 0x3E, 0x2D, 0x7F, 0x3D, 0xF5, 0x3E, 0xE5, 0xDC, 0x91, 0x04, 0x70, 0x3D, 0x45,
66733 +     0xDC, 0x91, 0x30, 0x7F, 0xE5, 0x3F, 0xF5, 0xE4, 0x60, 0x3D, 0x45, 0x3E, 0xAF, 0x3D, 0xAE, 0x2B,
66734 +     0x7D, 0x00, 0x7C, 0x3E, 0x96, 0x02, 0x12, 0x0A, 0xFF, 0x30, 0x24, 0xED, 0x3F, 0x05, 0x3F, 0xAE,
66735 +     0xF8, 0x2E, 0x40, 0x74, 0xAE, 0xC6, 0xEF, 0xC6, 0x7C, 0x3E, 0xAF, 0x3D, 0x12, 0x0A, 0x7D, 0x00,
66736 +     0x3D, 0x8E, 0x96, 0x02, 0xCF, 0x80, 0x3E, 0x8F, 0x12, 0x60, 0x3F, 0xE5, 0x40, 0x74, 0x3F, 0x15,
66737 +     0xE6, 0xF8, 0x3F, 0x25, 0x80, 0xDC, 0x91, 0xFF, 0xCF, 0xEB, 0xCF, 0xEF, 0x3C, 0x05, 0xDC, 0x91,
66738 +     0x02, 0x70, 0x3C, 0xE5, 0x17, 0xA1, 0x3B, 0x05, 0x7F, 0x20, 0x7E, 0x22, 0xFC, 0xFD, 0xE4, 0x30,
66739 +     0x06, 0x90, 0x0D, 0xA1, 0x1F, 0x54, 0xE0, 0x1B, 0x6E, 0x60, 0xF9, 0x24, 0x02, 0x70, 0xE9, 0x24,
66740 +     0x70, 0x14, 0xBE, 0xC1, 0x24, 0xC6, 0xC1, 0x02, 0xC1, 0x02, 0x60, 0x1C, 0x14, 0x1E, 0xE5, 0xE6,
66741 +     0xED, 0x24, 0x11, 0x60, 0xFE, 0x24, 0x34, 0x60, 0x16, 0x24, 0x35, 0x60, 0x01, 0x90, 0x46, 0x70,
66742 +     0x90, 0x58, 0x80, 0xB5, 0xFF, 0xE0, 0xB9, 0x01, 0x06, 0x90, 0xE0, 0xA3, 0xA3, 0xF0, 0xCF, 0x1C,
66743 +     0x06, 0x90, 0xF0, 0xEF, 0x0C, 0x54, 0xE0, 0x1C, 0xFF, 0xF4, 0xE4, 0xFE, 0x90, 0xFE, 0xF4, 0xEE,
66744 +     0x5E, 0xE0, 0xB9, 0x01, 0x5F, 0xE0, 0xA3, 0xF0, 0x01, 0x90, 0x22, 0xF0, 0x90, 0x2C, 0x80, 0xB3,
66745 +     0xFF, 0xE0, 0xB1, 0x01, 0x06, 0x90, 0xE0, 0xA3, 0xA3, 0xF0, 0xCF, 0x1C, 0x90, 0xE4, 0xF0, 0xEF,
66746 +     0x56, 0x80, 0xB1, 0x01, 0x1C, 0x06, 0x90, 0xE4, 0x1E, 0xE5, 0x50, 0x80, 0x08, 0x60, 0xC3, 0x24,
66747 +     0x90, 0x15, 0x70, 0x04, 0x03, 0x80, 0xAF, 0x01, 0xE0, 0xB7, 0x01, 0x90, 0x90, 0xE0, 0xA3, 0xFF,
66748 +     0xF0, 0xCF, 0x1C, 0x06, 0x22, 0xF0, 0xEF, 0xA3, 0x1C, 0x06, 0x90, 0xE4, 0x06, 0x90, 0x2C, 0x80,
66749 +     0x40, 0x44, 0xE0, 0x2C, 0x90, 0xE4, 0x22, 0xF0, 0x85, 0xF0, 0x1C, 0x06, 0x1D, 0x85, 0x82, 0x1E,
66750 +     0x06, 0x90, 0xE0, 0x83, 0xEB, 0x74, 0xF0, 0x1D, 0x74, 0x12, 0x1E, 0xB5, 0x0D, 0x1D, 0xB5, 0x01,
66751 +     0xEA, 0x01, 0x90, 0xE4, 0x90, 0xE4, 0x04, 0x80, 0xA3, 0xF0, 0x1C, 0x06, 0x01, 0x12, 0x22, 0xF0,
66752 +     0x57, 0x46, 0x82, 0x01, 0x48, 0x50, 0x47, 0x5F, 0x52, 0x56, 0x5F, 0x59, 0x32, 0x41, 0x5F, 0x39,
66753 +     0x50, 0x00, 0x0A, 0x32, 0x3A, 0x4C, 0x4F, 0x54, 0x0A, 0x44, 0x25, 0x20, 0x7D, 0x93, 0xAA, 0x00,
66754 +     0x22, 0x39, 0x4F, 0x66, 0x69, 0x6E, 0x49, 0x0B, 0x09, 0x00, 0x0A, 0x74, 0x00, 0x0A, 0x30, 0x44,
66755 +     0x0A, 0x31, 0x44, 0x09, 0x32, 0x44, 0x09, 0x00, 0x45, 0x09, 0x00, 0x0A, 0x70, 0x65, 0x63, 0x78,
66756 +     0x6E, 0x6F, 0x69, 0x74, 0x45, 0x09, 0x00, 0x0A, 0x0A, 0x74, 0x69, 0x78, 0x8C, 0xC2, 0x01, 0x00,
66757 +     0xE4, 0x01, 0x89, 0x43, 0x8C, 0xF5, 0x8A, 0xF5, 0x90, 0x22, 0x8C, 0xD2, 0x54, 0xE0, 0x47, 0x07,
66758 +     0x54, 0xEF, 0xF0, 0xFE, 0x07, 0x90, 0xFF, 0x01, 0xFE, 0x54, 0xE0, 0x48, 0x90, 0xE4, 0xF0, 0x4F,
66759 +     0x90, 0xF0, 0x4A, 0x07, 0xED, 0xF0, 0x49, 0x07, 0xF0, 0x4C, 0x07, 0x90, 0x4B, 0x07, 0x90, 0xEC,
66760 +     0xF5, 0xE4, 0x22, 0xF0, 0xF5, 0x5C, 0xF5, 0x5B, 0xF5, 0x62, 0xF5, 0x61, 0x90, 0x5E, 0xF5, 0x5D,
66761 +     0x90, 0xF0, 0xAC, 0x01, 0x75, 0xF0, 0xA0, 0x00, 0x08, 0xD2, 0x01, 0x73, 0x75, 0x02, 0x5F, 0x75,
66762 +     0xF7, 0x11, 0x1A, 0x60, 0x20, 0x7E, 0xED, 0x11, 0x0E, 0x12, 0x02, 0x7F, 0x11, 0x2E, 0x31, 0x1D,
66763 +     0x7C, 0xA8, 0x7D, 0x4E, 0x11, 0xFF, 0xE4, 0x61, 0x7C, 0xA8, 0x7D, 0x5B, 0x31, 0xFF, 0xE4, 0x61,
66764 +     0x11, 0xFF, 0xE4, 0x05, 0x11, 0x01, 0x7F, 0xD6, 0x12, 0x66, 0x31, 0xD6, 0xFF, 0xE4, 0x29, 0x02,
66765 +     0x02, 0x65, 0x02, 0x12, 0x07, 0xAD, 0xB6, 0x01, 0x90, 0x07, 0x70, 0xED, 0x44, 0xE0, 0x47, 0x07,
66766 +     0x01, 0xBD, 0xF0, 0x01, 0x47, 0x07, 0x90, 0x07, 0xF0, 0x02, 0x44, 0xE0, 0x1B, 0xF5, 0xE4, 0x22,
66767 +     0x0B, 0xC2, 0x1C, 0xF5, 0xC2, 0x22, 0x0A, 0xC2, 0xC2, 0x98, 0x75, 0x8E, 0x75, 0x20, 0x89, 0x43,
66768 +     0x8E, 0xD2, 0xDE, 0x8D, 0x47, 0x07, 0x90, 0x22, 0xF0, 0xFD, 0x54, 0xE0, 0x25, 0x01, 0x54, 0xEF,
66769 +     0x07, 0x90, 0xFF, 0xE0, 0xFD, 0x54, 0xE0, 0x48, 0x90, 0xE4, 0xF0, 0x4F, 0x90, 0xF0, 0x4E, 0x07,
66770 +     0xED, 0xF0, 0x4D, 0x07, 0xF0, 0x50, 0x07, 0x90, 0x4F, 0x07, 0x90, 0xEC, 0x0D, 0x90, 0x22, 0xF0,
66771 +     0x54, 0xC4, 0xE0, 0xAB, 0x0C, 0xC2, 0xFF, 0x0F, 0xD2, 0x05, 0xE3, 0x30, 0x0F, 0x07, 0x63, 0x0C,
66772 +     0x1D, 0x20, 0x90, 0xEF, 0x00, 0x7C, 0xFD, 0x93, 0xC3, 0x07, 0x0C, 0x30, 0xE4, 0xFD, 0x9D, 0xE4,
66773 +     0x0D, 0x90, 0xFC, 0x9C, 0x13, 0xC3, 0xE0, 0xAB, 0x7C, 0x04, 0xE0, 0x20, 0x7E, 0xFF, 0x7D, 0x7F,
66774 +     0x02, 0x13, 0x7F, 0x20, 0x07, 0x90, 0x0D, 0x0D, 0x01, 0x44, 0xE0, 0x07, 0xEF, 0x54, 0xE0, 0xF0,
66775 +     0x00, 0x07, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0x03, 0x07, 0x90, 0xE4,
66776 +     0x04, 0x07, 0x90, 0xF0, 0x05, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xF0, 0x04, 0xF0, 0xFF, 0x74, 0x06,
66777 +     0x74, 0x01, 0x07, 0x90, 0x54, 0xE0, 0xF0, 0x04, 0x02, 0x7F, 0xF0, 0xF7, 0x90, 0x24, 0x02, 0x12,
66778 +     0x01, 0x74, 0x00, 0x07, 0x28, 0x7E, 0x22, 0xF0, 0x03, 0x12, 0x9A, 0x7F, 0x7F, 0x24, 0x7E, 0xDF,
66779 +     0xDF, 0x03, 0x12, 0xE4, 0x6B, 0x7F, 0x2D, 0x7E, 0x7E, 0xDF, 0x03, 0x12, 0x12, 0xE7, 0x7F, 0x20,
66780 +     0x30, 0x7E, 0xDF, 0x03, 0x03, 0x12, 0x48, 0x7F, 0x7F, 0x2A, 0x7E, 0xDF, 0xDF, 0x03, 0x12, 0xFE,
66781 +     0xC6, 0x7F, 0x27, 0x7E, 0x7E, 0xDF, 0x03, 0x12, 0x12, 0xA8, 0x7F, 0x2D, 0x32, 0x7E, 0xDF, 0x03,
66782 +     0x03, 0x12, 0x7F, 0x7F, 0x7F, 0x2F, 0x7E, 0xDF, 0xDF, 0x03, 0x12, 0xAC, 0x33, 0x7F, 0x2A, 0x7E,
66783 +     0x7E, 0xDF, 0x03, 0x12, 0x12, 0x00, 0x7F, 0x20, 0x23, 0x7E, 0xDF, 0x03, 0x03, 0x12, 0xE0, 0x7F,
66784 +     0x7F, 0x20, 0x7E, 0xDF, 0xDF, 0x03, 0x02, 0x17, 0x0F, 0x60, 0x73, 0xE5, 0x25, 0x7F, 0x20, 0x7E,
66785 +     0x75, 0x1D, 0x0E, 0x12, 0x5E, 0x75, 0x22, 0x5D, 0x90, 0x08, 0xD2, 0x4C, 0x93, 0xE4, 0x4D, 0x20,
66786 +     0xAC, 0x01, 0x90, 0xFF, 0x06, 0x07, 0xB5, 0xE0, 0x75, 0x22, 0x61, 0x75, 0x62, 0xE5, 0x79, 0x62,
66787 +     0x04, 0x70, 0x5E, 0x65, 0x5D, 0x65, 0x61, 0xE5, 0x5D, 0x85, 0x08, 0x60, 0x62, 0x5E, 0x85, 0x61,
66788 +     0x61, 0xAA, 0x08, 0xD2, 0x02, 0x12, 0x62, 0xA9, 0x22, 0x08, 0xC2, 0xEB, 0x2B, 0x7F, 0x20, 0x7E,
66789 +     0xE4, 0x1D, 0x0E, 0x12, 0x5D, 0x75, 0x20, 0xF5, 0x5D, 0x5E, 0x75, 0x22, 0x7F, 0x20, 0x7E, 0x22,
66790 +     0x1D, 0x0E, 0x12, 0x30, 0x75, 0x22, 0x5D, 0x75, 0x7E, 0x22, 0x6B, 0x5E, 0x12, 0x35, 0x7F, 0x20,
66791 +     0x5D, 0x75, 0x1D, 0x0E, 0x8C, 0x5E, 0x75, 0x22, 0x01, 0x90, 0xE4, 0x22, 0x20, 0x7E, 0xF0, 0xAC,
66792 +     0x0E, 0x12, 0x3A, 0x7F, 0x22, 0x5D, 0x75, 0x1D, 0x22, 0x4C, 0x5E, 0x75, 0x46, 0x7F, 0x20, 0x7E,
66793 +     0x75, 0x1D, 0x0E, 0x12, 0x60, 0x75, 0x01, 0x5F, 0x00, 0x22, 0x22, 0xC5, 0x00, 0x00, 0x00, 0x00,
66794 +     0xB9, 0xC1, 0xBF, 0x61, 0xC0, 0x00, 0xEE, 0x00, 0x1F, 0x00, 0xDE, 0x00, 0x49, 0x79, 0x40, 0x90,
66795 +     0x09, 0xA4, 0x65, 0xD5, 0x00, 0x00, 0xE1, 0x01, 0x01, 0x20, 0x04, 0x00, 0x00, 0x03, 0x01, 0x20,
66796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x30, 0x00, 0x00, 0x00, 0x00, 0xFF, 0x80,
66797 +     0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x06, 0x80, 0x00, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
66798 +     0x00, 0x0F, 0x00, 0x00, 0xAA, 0x00, 0x00, 0x00, 0x00, 0x00, 0x0B, 0x04, 0xFF, 0xFF, 0x3F, 0x00,
66799 +     0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0xFF, 0x00, 0x40, 0x00, 0x48, 0xFF, 0xFF, 0x00, 0x00, 0xFF, 0xFF,
66800 +     0x00, 0x00, 0xFF, 0xFF, 0xE0, 0x3F, 0x00, 0x00, 0xFF, 0xFF, 0x00, 0x00, 0xFF, 0xFF, 0xFF, 0xFF,
66801 +     0x00, 0x00, 0xFF, 0xFF, 0xFF, 0xF0, 0xE0, 0x38, 0x00, 0x00, 0xFF, 0x7F, 0xC0, 0x03, 0xFF, 0xFF,
66802 +     0xF0, 0xF0, 0xFF, 0xFF, 0x00, 0x00, 0x00, 0xD0, 0xFF, 0xFF, 0xFF, 0xFF, 0x20, 0x7C, 0x23, 0x8F,
66803 +     0x23, 0xAB, 0x0C, 0x7D, 0x06, 0x7E, 0x00, 0x7F, 0x0E, 0xC2, 0xBD, 0x51, 0x02, 0x64, 0x23, 0xE5,
66804 +     0xFD, 0xFB, 0x20, 0x70, 0x7E, 0x40, 0x7F, 0xFC, 0x7C, 0xBD, 0x51, 0x06, 0x7B, 0x4C, 0x7D, 0x20,
66805 +     0x7E, 0x80, 0x7F, 0x02, 0x7B, 0xBD, 0x51, 0x06, 0xFC, 0xFD, 0xE4, 0x01, 0x06, 0x7E, 0xC0, 0x7F,
66806 +     0x23, 0xE5, 0xBD, 0x51, 0x11, 0x60, 0x02, 0x64, 0x03, 0x64, 0x23, 0xE5, 0x6E, 0x21, 0x02, 0x60,
66807 +     0xE0, 0x28, 0x06, 0x90, 0x21, 0x02, 0xE0, 0x30, 0x01, 0x90, 0xE4, 0x6E, 0xF0, 0xA3, 0xF0, 0xB5,
66808 +     0xF0, 0xB9, 0x01, 0x90, 0x01, 0x90, 0xF0, 0xA3, 0x74, 0xA3, 0xF0, 0xB3, 0x90, 0xE4, 0xF0, 0x06,
66809 +     0xA3, 0xF0, 0xB1, 0x01, 0xAF, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0xA3, 0xF0, 0xA3, 0xF0, 0xB7, 0x01,
66810 +     0xEA, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0xA3, 0xF0, 0x90, 0xF0, 0xEC, 0x01, 0x20, 0x74, 0xED, 0x01,
66811 +     0xEE, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0x80, 0x74, 0x11, 0x74, 0xF2, 0x01, 0xF3, 0x01, 0x90, 0xF0,
66812 +     0x90, 0xF0, 0x40, 0x74, 0x80, 0x74, 0xF4, 0x01, 0xF5, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0xF0, 0x74,
66813 +     0xE0, 0x74, 0xF6, 0x01, 0xF7, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0x80, 0x74, 0x17, 0x74, 0xF8, 0x01,
66814 +     0xF9, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0xC0, 0x74, 0x80, 0x74, 0xFA, 0x01, 0xFB, 0x01, 0x90, 0xF0,
66815 +     0x90, 0xF0, 0x28, 0x74, 0x40, 0x74, 0xFC, 0x01, 0xFD, 0x01, 0x90, 0xF0, 0x90, 0xF0, 0x95, 0x74,
66816 +     0xEB, 0x74, 0xFE, 0x01, 0x01, 0x90, 0xE4, 0xF0, 0x1D, 0xF5, 0xF0, 0xFF, 0x06, 0x90, 0x1E, 0xF5,
66817 +     0xE0, 0x54, 0xE0, 0x08, 0x54, 0xE0, 0xA3, 0xF0, 0x07, 0x90, 0xF0, 0x1F, 0x13, 0xFF, 0xE0, 0x0D,
66818 +     0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x3C, 0xE0, 0xA3, 0xFC, 0xE0, 0x08, 0x00, 0x7A, 0xFD, 0xE0,
66819 +     0x04, 0xAE, 0x02, 0x7B, 0xC3, 0xCE, 0x05, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x54, 0xEC, 0xFF, 0xF9,
66820 +     0x54, 0xED, 0xFC, 0xE0, 0x4B, 0xEF, 0xFD, 0x1F, 0x05, 0x78, 0x00, 0x7E, 0x33, 0xCE, 0x33, 0xC3,
66821 +     0xFF, 0xF9, 0xD8, 0xCE, 0xED, 0xFE, 0x4E, 0xEC, 0x06, 0x90, 0xFF, 0x4F, 0xA3, 0xF0, 0xEE, 0x08,
66822 +     0x07, 0x90, 0xF0, 0xEF, 0x13, 0xFF, 0xE0, 0x0D, 0x1F, 0x54, 0x13, 0x13, 0x90, 0x3C, 0xE0, 0x30,
66823 +     0xFC, 0xE0, 0x08, 0x06, 0x7A, 0xFD, 0xE0, 0xA3, 0xAE, 0x01, 0x7B, 0x00, 0xCE, 0x05, 0x78, 0x04,
66824 +     0x13, 0xCE, 0x13, 0xC3, 0xEC, 0xFF, 0xF9, 0xD8, 0xED, 0xFC, 0xE0, 0x54, 0xEF, 0xFD, 0x1F, 0x54,
66825 +     0x78, 0x00, 0x7E, 0x4B, 0xCE, 0x33, 0xC3, 0x05, 0xF9, 0xD8, 0xCE, 0x33, 0xFE, 0x4E, 0xEC, 0xFF,
66826 +     0x90, 0xFF, 0x4F, 0xED, 0xF0, 0xEE, 0x08, 0x06, 0x90, 0xF0, 0xEF, 0xA3, 0xFF, 0xE0, 0x0D, 0x07,
66827 +     0x30, 0x0F, 0x54, 0xC4, 0x06, 0x90, 0x3C, 0xE0, 0xA3, 0xFC, 0xE0, 0x08, 0x00, 0x7A, 0xFD, 0xE0,
66828 +     0x04, 0xAE, 0x08, 0x7B, 0xC3, 0xCE, 0x05, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x54, 0xEC, 0xFF, 0xF9,
66829 +     0x54, 0xED, 0xFC, 0xE0, 0x4B, 0xEF, 0xFD, 0x1F, 0x05, 0x78, 0x00, 0x7E, 0x33, 0xCE, 0x33, 0xC3,
66830 +     0xFF, 0xF9, 0xD8, 0xCE, 0xED, 0xFE, 0x4E, 0xEC, 0x06, 0x90, 0xFF, 0x4F, 0xA3, 0xF0, 0xEE, 0x08,
66831 +     0x07, 0x90, 0xF0, 0xEF, 0xC4, 0xFF, 0xE0, 0x0D, 0x30, 0x07, 0x54, 0x13, 0x06, 0x90, 0x3C, 0xE0,
66832 +     0xA3, 0xFC, 0xE0, 0x08, 0x00, 0x7A, 0xFD, 0xE0, 0x04, 0xAE, 0x04, 0x7B, 0xC3, 0xCE, 0x05, 0x78,
66833 +     0xD8, 0x13, 0xCE, 0x13, 0x54, 0xEC, 0xFF, 0xF9, 0x54, 0xED, 0xFC, 0xE0, 0x4B, 0xEF, 0xFD, 0x1F,
66834 +     0x05, 0x78, 0x00, 0x7E, 0x33, 0xCE, 0x33, 0xC3, 0xFF, 0xF9, 0xD8, 0xCE, 0xED, 0xFE, 0x4E, 0xEC,
66835 +     0x06, 0x90, 0xFF, 0x4F, 0xA3, 0xF0, 0xEE, 0x08, 0x07, 0x90, 0xF0, 0xEF, 0x02, 0x54, 0xE0, 0x0D,
66836 +     0x90, 0xFF, 0x13, 0xC3, 0x54, 0xE0, 0x12, 0x06, 0x90, 0xF0, 0x4F, 0xFE, 0x54, 0xE0, 0x0D, 0x07,
66837 +     0xFF, 0xE0, 0x25, 0x01, 0xE0, 0x12, 0x06, 0x90, 0xF0, 0x4F, 0xFD, 0x54, 0x8F, 0x24, 0x8E, 0x22,
66838 +     0x8D, 0x26, 0x8C, 0x25, 0x28, 0x06, 0x90, 0x27, 0x0C, 0x92, 0x13, 0xE0, 0xE0, 0x2C, 0x06, 0x90,
66839 +     0x13, 0x13, 0x13, 0xC4, 0x92, 0x13, 0x01, 0x54, 0xEB, 0xFF, 0xE4, 0x0D, 0x24, 0x0B, 0x60, 0x14,
66840 +     0x24, 0x0F, 0x60, 0xFE, 0xE4, 0x69, 0x70, 0x03, 0xFF, 0x74, 0x02, 0x80, 0x29, 0xF5, 0x28, 0xF5,
66841 +     0x0C, 0x30, 0x79, 0x80, 0x94, 0xD3, 0xEF, 0x5B, 0xEF, 0x55, 0x40, 0x0F, 0x4C, 0x24, 0xE0, 0x25,
66842 +     0x34, 0xE4, 0x82, 0xF5, 0xE4, 0x83, 0xF5, 0x20, 0x74, 0x2C, 0xF5, 0x93, 0x2D, 0xF5, 0x93, 0x01,
66843 +     0x24, 0xFD, 0x27, 0xE5, 0xE5, 0x27, 0xF5, 0x02, 0x00, 0x34, 0xFC, 0x26, 0x82, 0x8D, 0x26, 0xF5,
66844 +     0x93, 0xE4, 0x83, 0x8C, 0x2A, 0xF5, 0x2C, 0x55, 0x55, 0x93, 0x01, 0x74, 0x85, 0x2B, 0xF5, 0x2D,
66845 +     0x24, 0x85, 0x82, 0x25, 0xF4, 0x2D, 0xE5, 0x83, 0xF4, 0x2C, 0xE5, 0xFD, 0xFC, 0x5C, 0xE0, 0xFC,
66846 +     0xFD, 0x5D, 0xE0, 0xA3, 0xF5, 0x4C, 0x2A, 0xE5, 0x4D, 0x2B, 0xE5, 0x28, 0x1B, 0x80, 0x29, 0xF5,
66847 +     0x24, 0xFD, 0x27, 0xE5, 0xE5, 0x27, 0xF5, 0x02, 0x00, 0x34, 0xFC, 0x26, 0x82, 0x8D, 0x26, 0xF5,
66848 +     0x93, 0xE4, 0x83, 0x8C, 0x01, 0x74, 0x28, 0xF5, 0xE5, 0x29, 0xF5, 0x93, 0x02, 0x24, 0xFD, 0x25,
66849 +     0x24, 0xE5, 0x25, 0xF5, 0xF5, 0x00, 0x34, 0xFC, 0x8C, 0x82, 0x8D, 0x24, 0xF0, 0x28, 0xE5, 0x83,
66850 +     0xF0, 0x29, 0xE5, 0xA3, 0x20, 0x64, 0xEF, 0x0F, 0xDB, 0x41, 0x02, 0x60, 0xE4, 0x07, 0x0C, 0x30,
66851 +     0xF0, 0x38, 0x06, 0x90, 0x64, 0xEB, 0xF0, 0xA3, 0xA2, 0x23, 0x70, 0x03, 0x01, 0x54, 0x33, 0x0C,
66852 +     0x28, 0x06, 0x90, 0xFF, 0x4F, 0xFE, 0x54, 0xE0, 0xE4, 0x0D, 0xA2, 0xF0, 0xC4, 0x01, 0x54, 0x33,
66853 +     0x54, 0x33, 0x33, 0x33, 0x06, 0x90, 0xFF, 0x80, 0x7F, 0x54, 0xE0, 0x2C, 0xE4, 0x22, 0xF0, 0x4F,
66854 +     0x07, 0x90, 0x22, 0xF5, 0xF0, 0x61, 0x74, 0x4B, 0x74, 0x4C, 0x07, 0x90, 0x0A, 0x7F, 0xF0, 0xA8,
66855 +     0x12, 0x32, 0x04, 0x12, 0x06, 0x90, 0xF7, 0x02, 0xC4, 0xFF, 0xE0, 0x00, 0x54, 0x13, 0x13, 0x13,
66856 +     0x30, 0xE0, 0x30, 0x01, 0x03, 0x7F, 0xE8, 0xC2, 0xF5, 0xE4, 0x8C, 0x11, 0xAD, 0x01, 0x90, 0x20,
66857 +     0x90, 0xF0, 0xA3, 0xF0, 0xE5, 0xF0, 0xA1, 0x00, 0x90, 0x08, 0x60, 0x22, 0x01, 0x74, 0x04, 0x20,
66858 +     0x90, 0x22, 0xF5, 0x93, 0x54, 0xE0, 0x00, 0x06, 0xE0, 0xA3, 0xF0, 0x7F, 0x80, 0x06, 0x90, 0xF0,
66859 +     0xF0, 0x7F, 0x54, 0xE0, 0x74, 0x00, 0x07, 0x90, 0xE8, 0xD2, 0xF0, 0x01, 0x07, 0x90, 0x97, 0x91,
66860 +     0x20, 0x44, 0xE0, 0x61, 0x40, 0x44, 0xE0, 0xF0, 0x10, 0x44, 0xE0, 0xF0, 0xDF, 0x54, 0xE0, 0xF0,
66861 +     0xBF, 0x54, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0xF0, 0x00, 0x0D, 0x90, 0xF0, 0x7F, 0xF0, 0x20, 0x74,
66862 +     0x12, 0x0D, 0x7E, 0x00, 0x0D, 0x90, 0xCE, 0x0B, 0xF0, 0xDF, 0x74, 0x01, 0x0D, 0x7E, 0x01, 0x7F,
66863 +     0x90, 0xCE, 0x0B, 0x12, 0x36, 0x74, 0x0C, 0x0D, 0x7E, 0x0C, 0x7F, 0xF0, 0xCE, 0x0B, 0x12, 0x0D,
66864 +     0x74, 0x8B, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x4C, 0xF0, 0xA9, 0x74, 0x88, 0xE0, 0x2A, 0x06, 0x90,
66865 +     0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x93, 0x07, 0x90, 0xF0, 0x4F, 0xF8, 0x44, 0xE0, 0xDB, 0x09,
66866 +     0x54, 0xE0, 0xF0, 0x80, 0x09, 0x90, 0xF0, 0xBF, 0xF0, 0x7F, 0x74, 0xE1, 0x74, 0x06, 0x08, 0x90,
66867 +     0x0C, 0xC2, 0xF0, 0x6A, 0x90, 0xD9, 0x01, 0x02, 0x13, 0xE0, 0xAB, 0x0D, 0x30, 0x3F, 0x54, 0x13,
66868 +     0x06, 0x90, 0x56, 0xE0, 0x13, 0xC3, 0xE0, 0x27, 0xE0, 0x25, 0xE0, 0x30, 0xFF, 0x01, 0x54, 0xC4,
66869 +     0x9F, 0x01, 0x74, 0xC3, 0x0C, 0x92, 0xFF, 0x24, 0x2D, 0xD1, 0x50, 0x7F, 0xEF, 0xA4, 0x00, 0x90,
66870 +     0x27, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0, 0x0C, 0x92, 0x13, 0x07, 0x7C, 0x80, 0x50, 0x7F,
66871 +     0xE0, 0x27, 0x06, 0x90, 0xFF, 0x01, 0x54, 0xC4, 0x9F, 0x01, 0x74, 0xC3, 0x0C, 0x92, 0xFF, 0x24,
66872 +     0x2D, 0xD1, 0x6C, 0x7F, 0xEF, 0xA4, 0x00, 0x90, 0x27, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
66873 +     0x0C, 0x92, 0x13, 0x07, 0x54, 0x80, 0x6C, 0x7F, 0xE0, 0x27, 0x06, 0x90, 0xE0, 0x30, 0x13, 0xC3,
66874 +     0x54, 0xC4, 0xE0, 0x25, 0x74, 0xC3, 0xFF, 0x01, 0xFF, 0x24, 0x9F, 0x01, 0x50, 0x7F, 0x0C, 0x92,
66875 +     0x00, 0x90, 0x2D, 0xD1, 0x90, 0xF0, 0xEF, 0xA4, 0xC4, 0xE0, 0x27, 0x06, 0x13, 0x07, 0x54, 0x13,
66876 +     0x50, 0x7F, 0x0C, 0x92, 0x06, 0x90, 0x26, 0x80, 0x54, 0xC4, 0xE0, 0x27, 0x74, 0xC3, 0xFF, 0x01,
66877 +     0xFF, 0x24, 0x9F, 0x01, 0x68, 0x7F, 0x0C, 0x92, 0x00, 0x90, 0x2D, 0xD1, 0x90, 0xF0, 0xEF, 0xA4,
66878 +     0xC4, 0xE0, 0x27, 0x06, 0x13, 0x07, 0x54, 0x13, 0x68, 0x7F, 0x0C, 0x92, 0x00, 0x90, 0x2D, 0xD1,
66879 +     0x90, 0xF0, 0xEF, 0xA5, 0x90, 0xE0, 0xA4, 0x00, 0x90, 0xF0, 0xA2, 0x00, 0x90, 0xE0, 0xA5, 0x00,
66880 +     0x90, 0xF0, 0xA3, 0x00, 0x13, 0xE0, 0xAB, 0x0D, 0x90, 0x3F, 0x54, 0x13, 0xE0, 0x30, 0x27, 0x06,
66881 +     0x54, 0xC4, 0xE0, 0x25, 0x74, 0xC3, 0xFF, 0x01, 0xFF, 0x24, 0x9F, 0x01, 0x6D, 0x7F, 0x0C, 0x92,
66882 +     0x00, 0x90, 0x2D, 0xD1, 0x90, 0xF0, 0xEF, 0xA6, 0xC4, 0xE0, 0x27, 0x06, 0x13, 0x07, 0x54, 0x13,
66883 +     0x6D, 0x7F, 0x0C, 0x92, 0xC4, 0xE0, 0x23, 0x80, 0xC3, 0xFF, 0x01, 0x54, 0x24, 0x9F, 0x01, 0x74,
66884 +     0x7F, 0x0C, 0x92, 0xFF, 0x90, 0x2D, 0xD1, 0x6B, 0xF0, 0xEF, 0xA6, 0x00, 0xE0, 0x27, 0x06, 0x90,
66885 +     0x07, 0x54, 0x13, 0xC4, 0x7F, 0x0C, 0x92, 0x13, 0x90, 0x2D, 0xD1, 0x6B, 0xF0, 0xEF, 0xA7, 0x00,
66886 +     0xE0, 0x27, 0x06, 0x90, 0x90, 0x20, 0xD1, 0xC4, 0xF0, 0xEF, 0xA8, 0x00, 0xE0, 0x27, 0x06, 0x90,
66887 +     0x07, 0x54, 0x13, 0xC4, 0x90, 0x29, 0xD1, 0x13, 0xF0, 0xEF, 0xA9, 0x00, 0xE0, 0x27, 0x06, 0x90,
66888 +     0xD1, 0x13, 0x13, 0xC4, 0xAA, 0x00, 0x90, 0x20, 0x06, 0x90, 0xF0, 0xEF, 0x13, 0xC4, 0xE0, 0x27,
66889 +     0x01, 0x54, 0x13, 0x13, 0x90, 0x29, 0xD1, 0x13, 0xF0, 0xEF, 0xAB, 0x00, 0xE0, 0xA5, 0x00, 0x90,
66890 +     0x90, 0xF0, 0x04, 0xF4, 0xF4, 0xE0, 0xA3, 0x00, 0x00, 0x90, 0xF0, 0x04, 0x04, 0xF4, 0xE0, 0xA7,
66891 +     0xA9, 0x00, 0x90, 0xF0, 0xF0, 0x04, 0xF4, 0xE0, 0xE0, 0xAB, 0x00, 0x90, 0x22, 0xF0, 0x04, 0xF4,
66892 +     0xC3, 0xFF, 0x01, 0x54, 0x24, 0x9F, 0x01, 0x74, 0x7F, 0x0C, 0x92, 0xFF, 0x26, 0x06, 0x90, 0x70,
66893 +     0xFE, 0x0F, 0x54, 0xE0, 0x94, 0x80, 0x64, 0xD3, 0x74, 0x04, 0x40, 0x87, 0xEE, 0xFE, 0x2E, 0xF0,
66894 +     0x0C, 0x30, 0xFF, 0x2F, 0xFF, 0x04, 0xF4, 0x03, 0xE0, 0x26, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4,
66895 +     0x00, 0x7F, 0x03, 0xE0, 0x90, 0xE4, 0x22, 0x22, 0xA3, 0xF0, 0xAD, 0x01, 0xF6, 0x92, 0x78, 0xF0,
66896 +     0x78, 0xF6, 0x8D, 0x78, 0xF6, 0x08, 0xF6, 0x8E, 0xF6, 0x08, 0xF6, 0x08, 0xAA, 0x76, 0x94, 0x78,
66897 +     0x01, 0x76, 0x8C, 0x78, 0x90, 0xF6, 0x93, 0x78, 0xC5, 0x74, 0xE0, 0x01, 0x67, 0x74, 0xA3, 0xF0,
66898 +     0xE2, 0x01, 0x90, 0xF0, 0xA3, 0xF0, 0x70, 0x74, 0x90, 0xF0, 0x03, 0x74, 0x20, 0x74, 0xE4, 0x01,
66899 +     0xF0, 0xE4, 0xA3, 0xF0, 0x74, 0xE6, 0x01, 0x90, 0xE4, 0xA3, 0xF0, 0x40, 0xE8, 0x01, 0x90, 0xF0,
66900 +     0xA3, 0xF0, 0x40, 0x74, 0x90, 0xF0, 0x20, 0x74, 0x0F, 0x74, 0x36, 0x06, 0xF0, 0xE4, 0xA3, 0xF0,
66901 +     0xF0, 0x08, 0x07, 0x90, 0xF0, 0x80, 0x44, 0xE0, 0x0D, 0x90, 0xE4, 0x22, 0x0D, 0x90, 0xF0, 0x01,
66902 +     0x0D, 0x90, 0xF0, 0x21, 0xF0, 0xFF, 0x74, 0x41, 0xF0, 0x61, 0x0D, 0x90, 0xE0, 0x00, 0x0D, 0x90,
66903 +     0xE0, 0xF0, 0xF8, 0x54, 0xE0, 0xF0, 0x18, 0x44, 0xF0, 0x20, 0x0D, 0x90, 0x74, 0x0A, 0x0D, 0x90,
66904 +     0x0D, 0x90, 0xF0, 0x69, 0x0D, 0x90, 0xF0, 0x2A, 0xF0, 0x7C, 0x74, 0x06, 0xF0, 0x26, 0x0D, 0x90,
66905 +     0x74, 0xA2, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0xAA, 0xF0, 0x11, 0x74, 0x0C, 0xF0, 0x2C, 0x0D, 0x90,
66906 +     0x74, 0x02, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x30, 0x0D, 0x90, 0xF0, 0x22, 0xF0, 0x20, 0x74, 0x05,
66907 +     0xF0, 0x25, 0x0D, 0x90, 0x74, 0xF8, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0xFD,
66908 +     0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x67, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
66909 +     0xE0, 0x08, 0x0A, 0x90, 0xE0, 0xF0, 0x02, 0x44, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x10, 0x07,
66910 +     0x10, 0xF0, 0x75, 0x0F, 0xFD, 0xAB, 0x24, 0xA4, 0xFC, 0xF0, 0x35, 0xE4, 0xE0, 0x0F, 0x07, 0x90,
66911 +     0xA4, 0xAA, 0xF0, 0x75, 0x78, 0x2D, 0xF0, 0xAE, 0x3C, 0xEE, 0xF6, 0x7B, 0xE6, 0x08, 0xF6, 0x18,
66912 +     0xF0, 0x6A, 0x08, 0x90, 0xE0, 0x0F, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0x90, 0xFF, 0xA4, 0x10,
66913 +     0xC4, 0xE0, 0x10, 0x07, 0xE5, 0xFD, 0x0F, 0x54, 0x4F, 0xED, 0xFC, 0xF0, 0x2D, 0xE6, 0x18, 0xFD,
66914 +     0xCF, 0x3C, 0xE4, 0xFF, 0xF6, 0x08, 0xAA, 0x24, 0xF6, 0x18, 0x3F, 0xE4, 0x08, 0x90, 0xE6, 0x08,
66915 +     0x07, 0x90, 0xF0, 0x69, 0x54, 0xC4, 0xE0, 0x0F, 0xE6, 0x18, 0xFD, 0x0F, 0x33, 0xE4, 0xFF, 0x2D,
66916 +     0x08, 0x0A, 0x24, 0xCF, 0x18, 0x3F, 0xE4, 0xF6, 0x90, 0xE6, 0x08, 0xF6, 0x90, 0xF0, 0x68, 0x08,
66917 +     0x01, 0x74, 0x6B, 0x08, 0x52, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0B, 0x74, 0x07, 0x74, 0x51, 0x08,
66918 +     0x52, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74, 0x06, 0x74, 0x51, 0x08, 0x39, 0x08, 0x90, 0xF0,
66919 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x40, 0x08, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x41, 0x08,
66920 +     0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x54, 0xE0, 0xF0, 0x08, 0x08, 0x90, 0xF0, 0xFD,
66921 +     0x01, 0x44, 0xE0, 0x42, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x43, 0x08, 0x90, 0xF0,
66922 +     0x74, 0xF0, 0x03, 0x74, 0x08, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x3E, 0x02, 0x44, 0xE0, 0xF0,
66923 +     0xFD, 0x54, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0x54, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
66924 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0x74, 0x55, 0x08, 0x90,
66925 +     0x08, 0x90, 0xF0, 0x0F, 0x08, 0x90, 0xF0, 0x56, 0xFC, 0x54, 0xE0, 0x5B, 0xE0, 0xF0, 0x01, 0x44,
66926 +     0x10, 0x44, 0xC3, 0x54, 0x5D, 0x08, 0x90, 0xF0, 0xF0, 0x03, 0x44, 0xE0, 0xF0, 0xF3, 0x54, 0xE0,
66927 +     0xE0, 0x54, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x44, 0xE0, 0x7B, 0x07, 0x07, 0x90, 0xF0, 0x01,
66928 +     0xF8, 0x54, 0xE0, 0x7C, 0x90, 0xF0, 0x03, 0x44, 0x01, 0x74, 0x9F, 0x07, 0x94, 0x07, 0x90, 0xF0,
66929 +     0x95, 0x07, 0x90, 0xF0, 0x98, 0x07, 0x90, 0xF0, 0x99, 0x07, 0x90, 0xF0, 0x9C, 0x07, 0x90, 0xF0,
66930 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xE0, 0x9D, 0x07, 0x90, 0xE0, 0xF0, 0x01, 0x44,
66931 +     0x90, 0xF0, 0x02, 0x44, 0xFF, 0x74, 0xA4, 0x07, 0x00, 0x22, 0x22, 0xF0, 0x00, 0x00, 0x00, 0x00,
66932 +     0x61, 0x4D, 0x1C, 0x41, 0x00, 0x0A, 0x6E, 0x69, 0x74, 0x69, 0x6E, 0x49, 0x63, 0x41, 0x00, 0x0A,
66933 +     0x01, 0x00, 0x0A, 0x74, 0x4F, 0x4E, 0x09, 0x09, 0x54, 0x41, 0x4D, 0x2D, 0x00, 0x0A, 0x48, 0x43,
66934 +     0x7E, 0x0E, 0x08, 0x30, 0x12, 0x0E, 0x7F, 0x20, 0x20, 0xAF, 0x1D, 0x0E, 0xF5, 0xDF, 0x54, 0xEF,
66935 +     0xEF, 0x20, 0xAF, 0x20, 0x21, 0x02, 0xE0, 0x30, 0xEF, 0x20, 0xAF, 0xEE, 0xE0, 0x30, 0x13, 0xC3,
66936 +     0x02, 0x5F, 0x75, 0x07, 0x22, 0x3D, 0x60, 0x75, 0xC4, 0xEF, 0x20, 0xAF, 0xE0, 0x30, 0x0F, 0x54,
66937 +     0x12, 0x06, 0x90, 0x33, 0x54, 0x13, 0xC4, 0xE0, 0x07, 0xBF, 0xFF, 0x07, 0x02, 0x5F, 0x75, 0x07,
66938 +     0x22, 0x42, 0x60, 0x75, 0xE0, 0x12, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x0D, 0x06, 0xBF, 0xFF,
66939 +     0x75, 0x02, 0x5F, 0x75, 0x5F, 0x75, 0x4C, 0x60, 0x51, 0x60, 0x75, 0x02, 0x02, 0x5F, 0x75, 0x22,
66940 +     0x22, 0x47, 0x60, 0x75, 0x90, 0x0A, 0x0E, 0x30, 0xC4, 0xE0, 0x00, 0x06, 0xE0, 0x20, 0x0F, 0x54,
66941 +     0x00, 0x06, 0x90, 0x18, 0x0F, 0x54, 0xC4, 0xE0, 0x90, 0x0E, 0xE0, 0x30, 0xFF, 0xE0, 0x2F, 0x06,
66942 +     0x64, 0x03, 0x54, 0xC4, 0x21, 0x02, 0x60, 0x01, 0x00, 0x06, 0x90, 0xF5, 0x0F, 0x54, 0xC4, 0xE0,
66943 +     0x21, 0x02, 0xE0, 0x30, 0xA3, 0xFE, 0xE0, 0x34, 0xCE, 0x06, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3,
66944 +     0x01, 0x54, 0xF9, 0xD8, 0x90, 0xFD, 0xE0, 0x25, 0xC4, 0xE0, 0x00, 0x06, 0x4D, 0x01, 0x54, 0x13,
66945 +     0x31, 0x06, 0x90, 0xFD, 0x6D, 0x03, 0x54, 0xE0, 0x06, 0x90, 0x07, 0x60, 0x02, 0x44, 0xE0, 0x35,
66946 +     0xED, 0x05, 0xAF, 0xF0, 0x90, 0xFF, 0x03, 0x54, 0x54, 0xE0, 0x31, 0x06, 0x90, 0xF0, 0x4F, 0xFC,
66947 +     0x54, 0xE0, 0x00, 0x06, 0x06, 0x90, 0xFF, 0x01, 0x13, 0xFE, 0xE0, 0x31, 0x01, 0x54, 0x13, 0x13,
66948 +     0x90, 0x07, 0x60, 0x6F, 0x44, 0xE0, 0x35, 0x06, 0x06, 0x90, 0xF0, 0x04, 0x01, 0x54, 0xE0, 0x00,
66949 +     0x54, 0x33, 0x33, 0x33, 0x06, 0x90, 0xFF, 0xF8, 0xF7, 0x54, 0xE0, 0x31, 0x06, 0x90, 0xF0, 0x4F,
66950 +     0x54, 0xC4, 0xE0, 0x2F, 0x70, 0x01, 0x64, 0x03, 0x31, 0x06, 0x90, 0x29, 0x44, 0x3F, 0x54, 0xE0,
66951 +     0x1E, 0x80, 0xF0, 0x40, 0xE0, 0x2F, 0x06, 0x90, 0xFF, 0x03, 0x54, 0xC4, 0x90, 0x13, 0x01, 0xBF,
66952 +     0x54, 0xE0, 0x31, 0x06, 0xF0, 0x40, 0x44, 0x3F, 0x44, 0xFC, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x02,
66953 +     0x07, 0x90, 0xF0, 0x08, 0x01, 0x44, 0xE0, 0x7B, 0x31, 0x06, 0x90, 0xF0, 0xFF, 0x03, 0x54, 0xE0,
66954 +     0xE0, 0x7C, 0x07, 0x90, 0xF0, 0x4F, 0xF8, 0x54, 0xE0, 0x31, 0x06, 0x90, 0x90, 0xFF, 0x08, 0x54,
66955 +     0x54, 0xE0, 0x7C, 0x07, 0x90, 0xF0, 0x4F, 0xF7, 0x54, 0xE0, 0x2F, 0x06, 0x13, 0x13, 0xC4, 0xC0,
66956 +     0x90, 0xFF, 0x03, 0x54, 0x54, 0xE0, 0x7D, 0x07, 0x90, 0xF0, 0x4F, 0xFC, 0xFF, 0xE0, 0x31, 0x06,
66957 +     0x54, 0x13, 0x13, 0xC4, 0x70, 0x01, 0x64, 0x03, 0x03, 0x54, 0xE0, 0x15, 0x0C, 0x02, 0xBF, 0xFF,
66958 +     0x01, 0x12, 0x0C, 0xD2, 0x02, 0x5F, 0x75, 0xD9, 0x22, 0x79, 0x60, 0x75, 0x06, 0x90, 0x40, 0x80,
66959 +     0x03, 0x54, 0xE0, 0x31, 0x60, 0x14, 0x2C, 0x60, 0x32, 0x70, 0x14, 0x0F, 0x01, 0x12, 0x0C, 0xD2,
66960 +     0x02, 0x5F, 0x75, 0xD9, 0x22, 0x60, 0x60, 0x75, 0x01, 0x12, 0x0C, 0xD2, 0x17, 0x06, 0x90, 0xD9,
66961 +     0x07, 0x01, 0xB4, 0xE0, 0x75, 0x02, 0x5F, 0x75, 0x75, 0x22, 0x7E, 0x60, 0x60, 0x75, 0x02, 0x5F,
66962 +     0x0C, 0xD2, 0x22, 0x5B, 0x75, 0xD9, 0x01, 0x12, 0x60, 0x75, 0x02, 0x5F, 0x5D, 0x75, 0x22, 0x56,
66963 +     0x06, 0x5E, 0x75, 0x22, 0x00, 0x06, 0x90, 0x22, 0x0F, 0x54, 0xC4, 0xE0, 0x75, 0x06, 0xE0, 0x30,
66964 +     0x60, 0x75, 0x01, 0x5F, 0x90, 0xE4, 0x22, 0xCF, 0x7E, 0xF0, 0xAC, 0x01, 0x12, 0x08, 0x7F, 0x20,
66965 +     0x01, 0x12, 0x1D, 0x0E, 0x20, 0x5D, 0x75, 0xB6, 0x22, 0x20, 0x5E, 0x75, 0x0F, 0x60, 0x73, 0xE5,
66966 +     0x02, 0x7F, 0x20, 0x7E, 0x75, 0x1D, 0x0E, 0x12, 0x5E, 0x75, 0x22, 0x5D, 0xE5, 0x08, 0xD2, 0x06,
66967 +     0x70, 0x5E, 0x65, 0x62, 0x65, 0x61, 0xE5, 0x04, 0x85, 0x08, 0x60, 0x5D, 0x5E, 0x85, 0x61, 0x5D,
66968 +     0xAA, 0x08, 0xD2, 0x62, 0x12, 0x62, 0xA9, 0x61, 0x08, 0xC2, 0xEB, 0x02, 0xEF, 0x63, 0xAF, 0x22,
66969 +     0x63, 0xF5, 0xFE, 0x54, 0x75, 0x02, 0x5D, 0x75, 0x90, 0xE4, 0x38, 0x5E, 0xA3, 0xF0, 0x30, 0x06,
66970 +     0x09, 0x06, 0x90, 0xF0, 0x64, 0x1F, 0x54, 0xE0, 0x61, 0x02, 0x60, 0x01, 0x0B, 0x06, 0x90, 0xDC,
66971 +     0x64, 0x1F, 0x54, 0xE0, 0x61, 0x02, 0x60, 0x01, 0x0A, 0x06, 0x90, 0xDC, 0xE0, 0xA3, 0xFE, 0xE0,
66972 +     0x08, 0x06, 0x90, 0xFF, 0x6E, 0xF5, 0x5E, 0xE0, 0xF5, 0x5F, 0xE0, 0xA3, 0x12, 0x06, 0x90, 0x6F,
66973 +     0x30, 0x13, 0xC3, 0xE0, 0x06, 0x90, 0x0C, 0xE0, 0x13, 0x13, 0xE0, 0x14, 0x20, 0x1F, 0x54, 0x13,
66974 +     0x06, 0x90, 0x12, 0xE0, 0xE0, 0x30, 0xE0, 0x12, 0x14, 0x06, 0x90, 0x67, 0x54, 0x13, 0x13, 0xE0,
66975 +     0x5C, 0xE0, 0x30, 0x3F, 0xE0, 0x31, 0x06, 0x90, 0x02, 0x44, 0xFC, 0x54, 0x12, 0x06, 0x90, 0xF0,
66976 +     0x30, 0x13, 0xC3, 0xE0, 0x06, 0x90, 0x15, 0xE0, 0x13, 0x13, 0xE0, 0x14, 0x30, 0x1F, 0x54, 0x13,
66977 +     0x06, 0x90, 0x09, 0xE0, 0x08, 0x44, 0xE0, 0x31, 0x90, 0x07, 0x80, 0xF0, 0x54, 0xE0, 0x31, 0x06,
66978 +     0x01, 0x90, 0xF0, 0xF7, 0x13, 0xFF, 0xE0, 0xB0, 0x30, 0x3F, 0x54, 0x13, 0x01, 0x90, 0x13, 0xE0,
66979 +     0x13, 0xFF, 0xE0, 0xB8, 0x30, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x07, 0xE0, 0x04, 0x44, 0xE0, 0x31,
66980 +     0x40, 0xFE, 0x71, 0xF0, 0xAF, 0x91, 0x61, 0x02, 0x01, 0x44, 0xEF, 0x63, 0x91, 0x61, 0x63, 0xF5,
66981 +     0xA1, 0x00, 0x90, 0xE4, 0xEF, 0x6E, 0xAF, 0xF0, 0x90, 0x0A, 0xE0, 0x30, 0x54, 0xE0, 0x31, 0x06,
66982 +     0x80, 0x01, 0x44, 0xFC, 0xEF, 0x6F, 0xAF, 0x27, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54,
66983 +     0x31, 0x06, 0x90, 0x0A, 0x44, 0xFC, 0x54, 0xE0, 0xAF, 0x28, 0x80, 0x01, 0x13, 0xC4, 0xEF, 0x6F,
66984 +     0x30, 0x03, 0x54, 0x13, 0x06, 0x90, 0x0D, 0xE0, 0xFC, 0x54, 0xE0, 0x31, 0x08, 0x44, 0xE0, 0xF0,
66985 +     0xAF, 0x1E, 0x80, 0xF0, 0x13, 0xC4, 0xEF, 0x6F, 0xE0, 0x30, 0x07, 0x54, 0x31, 0x06, 0x90, 0x0D,
66986 +     0xF0, 0xFC, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0x63, 0xAF, 0x07, 0x80, 0xF5, 0x01, 0x44, 0xEF,
66987 +     0xB0, 0x01, 0x90, 0x63, 0x30, 0x13, 0xC3, 0xE0, 0x01, 0x90, 0x17, 0xE0, 0x13, 0xC3, 0xE0, 0xB8,
66988 +     0x90, 0x0E, 0xE0, 0x30, 0x54, 0xE0, 0x31, 0x06, 0x01, 0xBF, 0xFF, 0x03, 0x04, 0x44, 0xE0, 0x04,
66989 +     0xEF, 0x6E, 0xAF, 0xF0, 0x3F, 0x54, 0x13, 0x13, 0x90, 0x09, 0xE0, 0x30, 0x44, 0xE0, 0x31, 0x06,
66990 +     0x3F, 0x80, 0xF0, 0x30, 0x13, 0xEF, 0x6E, 0xAF, 0x1F, 0x54, 0x13, 0x13, 0x90, 0x24, 0xE0, 0x30,
66991 +     0x30, 0xE0, 0x08, 0x06, 0x06, 0x90, 0x0B, 0xE2, 0xCF, 0x54, 0xE0, 0x31, 0x80, 0xF0, 0x20, 0x44,
66992 +     0x0A, 0x06, 0x90, 0x22, 0x31, 0x06, 0x90, 0xE0, 0xE0, 0x0B, 0xE2, 0x30, 0x10, 0x44, 0xCF, 0x54,
66993 +     0x90, 0x10, 0x80, 0xF0, 0x54, 0xE0, 0x31, 0x06, 0x07, 0x80, 0xF0, 0xCF, 0x44, 0xEF, 0x63, 0xAF,
66994 +     0xAF, 0x63, 0xF5, 0x01, 0xE0, 0x30, 0xEF, 0x63, 0x7F, 0x20, 0x7E, 0x14, 0x1D, 0x0E, 0x12, 0x14,
66995 +     0x75, 0x02, 0x5D, 0x75, 0x06, 0x90, 0x33, 0x5E, 0x08, 0x44, 0xE0, 0x34, 0x01, 0x7E, 0x22, 0xF0,
66996 +     0x06, 0x90, 0x0C, 0xC2, 0x13, 0xC4, 0xE0, 0x26, 0xBD, 0xFD, 0x07, 0x54, 0x06, 0x90, 0x09, 0x04,
66997 +     0x40, 0x44, 0xE0, 0x14, 0x90, 0x22, 0xC3, 0xF0, 0xC4, 0xE0, 0x12, 0x06, 0xE0, 0x30, 0x0F, 0x54,
66998 +     0x13, 0x13, 0xE0, 0x0B, 0x24, 0x01, 0x54, 0x13, 0x09, 0x80, 0xF9, 0x02, 0xE0, 0x12, 0x06, 0x90,
66999 +     0x01, 0x54, 0x13, 0x13, 0xE6, 0x8B, 0x78, 0xF9, 0xE6, 0x0A, 0xE0, 0x30, 0x01, 0x54, 0x13, 0xC3,
67000 +     0x80, 0xFC, 0x02, 0x24, 0xE6, 0x8B, 0x78, 0x08, 0x01, 0x54, 0x13, 0x13, 0xFD, 0x24, 0xE9, 0xFC,
67001 +     0x70, 0x04, 0x0C, 0x60, 0xEC, 0xFE, 0xE4, 0x1B, 0x6A, 0x70, 0x02, 0x64, 0x01, 0x7E, 0x07, 0x80,
67002 +     0x70, 0x03, 0x64, 0xEC, 0x14, 0x06, 0x90, 0x61, 0xF0, 0x80, 0x44, 0xE0, 0x56, 0x80, 0x0C, 0xD2,
67003 +     0x3D, 0x70, 0x6C, 0xE9, 0xFA, 0xE6, 0x85, 0x78, 0x88, 0x78, 0xE6, 0x08, 0xEA, 0x03, 0x70, 0x66,
67004 +     0x16, 0x70, 0x66, 0x18, 0x82, 0x78, 0x0C, 0xD2, 0x94, 0xC3, 0xE6, 0x06, 0x90, 0x37, 0x40, 0x07,
67005 +     0x44, 0xE0, 0x14, 0x06, 0x07, 0x76, 0xF0, 0x80, 0x85, 0x78, 0x2C, 0x80, 0xE6, 0x08, 0xFA, 0xE6,
67006 +     0x96, 0x88, 0x78, 0xD3, 0x7F, 0x96, 0x18, 0xEA, 0x7F, 0x02, 0x40, 0x00, 0x80, 0x07, 0xAE, 0x01,
67007 +     0x94, 0xC3, 0xEC, 0x15, 0x74, 0x06, 0x40, 0x02, 0x80, 0xFE, 0x9C, 0x03, 0xB9, 0x00, 0x7F, 0x09,
67008 +     0x01, 0x7F, 0x02, 0x01, 0x54, 0xEE, 0x07, 0xAE, 0x33, 0x33, 0xC4, 0x01, 0x90, 0xFF, 0xC0, 0x54,
67009 +     0x54, 0xE0, 0x14, 0x06, 0x30, 0xF0, 0x4F, 0xBF, 0x06, 0x90, 0x07, 0x0C, 0x40, 0x44, 0xE0, 0x34,
67010 +     0x22, 0x0C, 0xA2, 0xF0, 0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
67011 +     0x09, 0x09, 0x44, 0x21, 0x58, 0x52, 0x09, 0x09, 0x0A, 0x78, 0x25, 0x3A, 0x09, 0x09, 0x09, 0x00,
67012 +     0x64, 0x25, 0x58, 0x54, 0x78, 0x25, 0x00, 0x3A, 0x54, 0x09, 0x00, 0x0A, 0x73, 0x69, 0x44, 0x78,
67013 +     0x41, 0x09, 0x00, 0x0A, 0x2D, 0x6C, 0x69, 0x62, 0x09, 0x00, 0x0A, 0x44, 0x43, 0x2D, 0x53, 0x4C,
67014 +     0x00, 0x0A, 0x6B, 0x68, 0x44, 0x50, 0x09, 0x09, 0x75, 0x61, 0x46, 0x2D, 0x00, 0x0A, 0x74, 0x6C,
67015 +     0x4B, 0x43, 0x41, 0x09, 0x00, 0x0A, 0x44, 0x2D, 0x41, 0x2D, 0x43, 0x09, 0x00, 0x0A, 0x4B, 0x43,
67016 +     0x58, 0x52, 0x09, 0x09, 0x3D, 0x4D, 0x53, 0x46, 0x00, 0x0A, 0x64, 0x25, 0x2D, 0x50, 0x4E, 0x09,
67017 +     0x74, 0x69, 0x61, 0x57, 0x09, 0x09, 0x00, 0x0A, 0x53, 0x46, 0x58, 0x54, 0x64, 0x25, 0x3D, 0x4D,
67018 +     0x41, 0x09, 0x00, 0x0A, 0x0A, 0x73, 0x65, 0x52, 0x2D, 0x09, 0x09, 0x00, 0x30, 0x31, 0x20, 0x3E,
67019 +     0x78, 0x00, 0x30, 0x00, 0x2D, 0x00, 0x73, 0x00, 0x2D, 0x00, 0x44, 0x46, 0x2F, 0x00, 0x44, 0x48,
67020 +     0x53, 0x2F, 0x00, 0x4D, 0x45, 0x45, 0x2F, 0x00, 0x50, 0x2D, 0x00, 0x45, 0x64, 0x25, 0x3A, 0x53,
67021 +     0x01, 0x02, 0x00, 0x0A, 0x02, 0x5D, 0x75, 0xBB, 0x90, 0x33, 0x5E, 0x75, 0x54, 0xE0, 0x0D, 0x06,
67022 +     0x20, 0xAF, 0xF0, 0xEF, 0xF5, 0xFB, 0x54, 0xEF, 0x00, 0x06, 0x90, 0x20, 0xF0, 0xFD, 0x54, 0xE0,
67023 +     0xE0, 0xAD, 0x01, 0x90, 0x11, 0xF0, 0x04, 0x44, 0xF8, 0x07, 0x90, 0xA2, 0xE4, 0xF0, 0x01, 0x74,
67024 +     0x90, 0xF6, 0x82, 0x78, 0xC4, 0xE0, 0xAA, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D,
67025 +     0xFF, 0x2F, 0x0F, 0x54, 0x24, 0xCF, 0x33, 0xE4, 0x34, 0xEF, 0xFD, 0x00, 0x07, 0x90, 0xFC, 0x04,
67026 +     0xF0, 0x75, 0xE0, 0x0B, 0xEC, 0xFF, 0xA4, 0x20, 0x80, 0x78, 0xF0, 0x45, 0x08, 0x4F, 0xED, 0xF6,
67027 +     0x4B, 0x07, 0x90, 0xF6, 0x90, 0xF0, 0x61, 0x74, 0xA8, 0x74, 0x4C, 0x07, 0x12, 0xFF, 0xE4, 0xF0,
67028 +     0x90, 0xE4, 0x32, 0x04, 0x90, 0xF0, 0x00, 0x00, 0xC4, 0xE0, 0x2F, 0x06, 0xBF, 0xFF, 0x03, 0x54,
67029 +     0x06, 0x90, 0x21, 0x03, 0xE0, 0x54, 0xE0, 0x08, 0x54, 0xE0, 0xA3, 0xFE, 0x44, 0xEE, 0xFF, 0x1F,
67030 +     0x08, 0x06, 0x90, 0x0C, 0xF0, 0xEF, 0xA3, 0xF0, 0xE0, 0x12, 0x06, 0x90, 0xE0, 0xF0, 0x02, 0x44,
67031 +     0x22, 0xF0, 0x01, 0x44, 0x28, 0x60, 0x73, 0xE5, 0x75, 0x07, 0x17, 0x75, 0x15, 0x75, 0xA0, 0x18,
67032 +     0xA2, 0x16, 0x75, 0x07, 0xF6, 0x7C, 0x78, 0xE4, 0xF6, 0x08, 0xF6, 0x08, 0xA5, 0x11, 0xF6, 0x08,
67033 +     0x64, 0xAF, 0x08, 0xD2, 0xF5, 0xFD, 0x54, 0xEF, 0xEF, 0x64, 0xAF, 0x64, 0x64, 0xF5, 0xFE, 0x54,
67034 +     0xC4, 0xEF, 0x20, 0xAF, 0xE0, 0x20, 0x0F, 0x54, 0xEF, 0x20, 0xAF, 0x23, 0xAF, 0x1D, 0xE0, 0x20,
67035 +     0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x15, 0xE0, 0x20, 0x13, 0x13, 0xEF, 0x20, 0xE0, 0x20, 0x3F, 0x54,
67036 +     0x00, 0x06, 0x90, 0x0B, 0x54, 0xC4, 0xFF, 0xE0, 0x12, 0xE0, 0x20, 0x0F, 0x56, 0x7F, 0x2D, 0x7E,
67037 +     0x70, 0x5E, 0x65, 0xEF, 0x5D, 0x65, 0xEE, 0x03, 0x5D, 0x8E, 0x04, 0x60, 0x4A, 0x71, 0x5E, 0x8F,
67038 +     0x54, 0xEF, 0x64, 0xAF, 0x90, 0x64, 0xF5, 0xFD, 0x30, 0xE0, 0xA4, 0x07, 0x20, 0x7E, 0x1F, 0xE1,
67039 +     0x16, 0x85, 0x02, 0x7F, 0x83, 0x15, 0x85, 0x82, 0xE0, 0xA3, 0xFC, 0xE0, 0x0D, 0x0D, 0x12, 0xFD,
67040 +     0x44, 0xEF, 0x64, 0xAF, 0x90, 0x64, 0xF5, 0x02, 0x02, 0x74, 0xA4, 0x07, 0x65, 0x62, 0xE5, 0xF0,
67041 +     0xE5, 0x04, 0x70, 0x5E, 0x60, 0x5D, 0x65, 0x61, 0x61, 0x5D, 0x85, 0x08, 0xD2, 0x62, 0x5E, 0x85,
67042 +     0xA9, 0x61, 0xAA, 0x08, 0xEB, 0x02, 0x12, 0x62, 0x64, 0xAF, 0x08, 0xC2, 0xF5, 0xFE, 0x54, 0xEF,
67043 +     0xA4, 0x07, 0x90, 0x64, 0x31, 0xE3, 0x30, 0xE0, 0x0D, 0x7F, 0x20, 0x7E, 0xE0, 0x23, 0x06, 0x90,
67044 +     0x01, 0x54, 0x13, 0x13, 0x12, 0x00, 0x7C, 0xFD, 0x20, 0x7E, 0x0D, 0x0D, 0x18, 0x85, 0x16, 0x7F,
67045 +     0x83, 0x17, 0x85, 0x82, 0xE0, 0xA3, 0xFC, 0xE0, 0x0D, 0x0D, 0x12, 0xFD, 0x44, 0xEF, 0x64, 0xAF,
67046 +     0x90, 0x64, 0xF5, 0x01, 0x08, 0x74, 0xA4, 0x07, 0x5F, 0x08, 0x90, 0xF0, 0x13, 0x13, 0x13, 0xE0,
67047 +     0xE0, 0x30, 0x1F, 0x54, 0xE6, 0x83, 0x78, 0x14, 0xAF, 0x09, 0x0A, 0xB4, 0x02, 0x44, 0xEF, 0x63,
67048 +     0x16, 0x80, 0x63, 0xF5, 0x80, 0x06, 0x83, 0x78, 0xE6, 0x83, 0x78, 0x11, 0x63, 0xAF, 0x09, 0x70,
67049 +     0xF5, 0xFD, 0x54, 0xEF, 0x78, 0x03, 0x80, 0x63, 0x08, 0x90, 0x16, 0x83, 0xF0, 0x08, 0x74, 0x5F,
67050 +     0xE0, 0xA6, 0x07, 0x90, 0x84, 0x78, 0x07, 0x54, 0x00, 0x7F, 0xE6, 0xF6, 0x7F, 0x02, 0x02, 0xB4,
67051 +     0x01, 0x54, 0xEF, 0x01, 0x54, 0x33, 0x33, 0x33, 0x63, 0xAE, 0xFF, 0xF8, 0x4F, 0xF7, 0x54, 0xEE,
67052 +     0x7E, 0x7F, 0x63, 0xF5, 0x50, 0xB4, 0x0B, 0x12, 0xEF, 0x63, 0xAF, 0x07, 0x63, 0xF5, 0xFB, 0x54,
67053 +     0xE0, 0xA4, 0x07, 0x90, 0x78, 0x17, 0xE0, 0x30, 0x01, 0xB4, 0xE6, 0x84, 0xEF, 0x63, 0xAF, 0x11,
67054 +     0x63, 0xF5, 0x04, 0x44, 0x01, 0x76, 0x7E, 0x78, 0x74, 0xF4, 0x76, 0x08, 0x63, 0xAF, 0xF0, 0x01,
67055 +     0x54, 0x13, 0x13, 0xEF, 0x11, 0xE0, 0x20, 0x3F, 0x13, 0xEF, 0x63, 0xAF, 0x1F, 0x54, 0x13, 0x13,
67056 +     0x78, 0x06, 0xE0, 0x20, 0x03, 0xB4, 0xE6, 0x84, 0xEF, 0x63, 0xAF, 0x07, 0x63, 0xF5, 0xFD, 0x54,
67057 +     0x13, 0xEF, 0x63, 0xAF, 0x01, 0x54, 0x13, 0x13, 0xEE, 0x63, 0xAE, 0xFF, 0x01, 0x54, 0x13, 0x13,
67058 +     0x63, 0xAE, 0xFF, 0x4F, 0x54, 0x13, 0xC3, 0xEE, 0x01, 0x54, 0x4F, 0x01, 0xEE, 0x63, 0xAE, 0xFF,
67059 +     0xF5, 0x4F, 0xFE, 0x54, 0xEF, 0x64, 0xAF, 0x63, 0x90, 0x29, 0xE0, 0x30, 0x54, 0xE0, 0x52, 0x08,
67060 +     0x08, 0x90, 0xF0, 0xFD, 0xFE, 0x54, 0xE0, 0x43, 0x9F, 0x07, 0x90, 0xF0, 0xFF, 0x1F, 0x54, 0xE0,
67061 +     0x00, 0x7C, 0x00, 0x7E, 0x02, 0x12, 0x0A, 0x7D, 0x39, 0x24, 0xEF, 0x84, 0xE4, 0xF6, 0x7D, 0x78,
67062 +     0x22, 0xF6, 0x18, 0x3E, 0x0B, 0x12, 0x7C, 0x7F, 0x90, 0x0E, 0x50, 0xB4, 0x44, 0xE0, 0x52, 0x08,
67063 +     0x08, 0x90, 0xF0, 0x02, 0x01, 0x44, 0xE0, 0x43, 0x81, 0x78, 0x22, 0xF0, 0xFF, 0x01, 0x54, 0xE6,
67064 +     0x74, 0x9F, 0xE4, 0xC3, 0x54, 0x00, 0x94, 0x08, 0xE6, 0x18, 0xFC, 0x05, 0x08, 0xFE, 0x13, 0xC3,
67065 +     0xEE, 0xFF, 0x13, 0xE6, 0xEF, 0xF6, 0x18, 0x6C, 0x7E, 0x22, 0xF6, 0x08, 0x12, 0x72, 0x7F, 0x20,
67066 +     0x02, 0x02, 0x1D, 0x0E, 0x34, 0x08, 0x30, 0x2E, 0x1A, 0x7F, 0x20, 0x7E, 0x78, 0x1D, 0x0E, 0x12,
67067 +     0x08, 0x34, 0x76, 0x74, 0x06, 0x90, 0xBC, 0x76, 0x13, 0xFF, 0xE0, 0x23, 0x13, 0x3F, 0x54, 0x13,
67068 +     0x0D, 0xD2, 0x0C, 0x92, 0x07, 0x90, 0xC5, 0x71, 0xF0, 0x03, 0x74, 0x9D, 0xE0, 0x03, 0x06, 0x90,
67069 +     0xC2, 0xF0, 0xDF, 0x54, 0xEF, 0x20, 0xAF, 0x0E, 0x20, 0xF5, 0xF7, 0x54, 0x0B, 0x12, 0x74, 0x7F,
67070 +     0x75, 0x06, 0x50, 0xB4, 0x5E, 0x75, 0x24, 0x5D, 0xFF, 0xE0, 0x22, 0xD2, 0x3F, 0x54, 0x13, 0x13,
67071 +     0xC2, 0x0C, 0x92, 0x13, 0x27, 0x06, 0x90, 0x0D, 0x03, 0xE0, 0x30, 0xE0, 0x90, 0x0F, 0x0C, 0x30,
67072 +     0x20, 0xE0, 0x27, 0x06, 0x13, 0xE0, 0x70, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0x0C, 0xC2, 0x68, 0xE0,
67073 +     0x33, 0xE4, 0x0D, 0xA2, 0x44, 0xF0, 0x54, 0xC4, 0x0D, 0x90, 0xFF, 0x0F, 0x13, 0xC4, 0xE0, 0x01,
67074 +     0x33, 0xC4, 0x01, 0x54, 0xF0, 0x4F, 0xE0, 0x54, 0xE0, 0x21, 0x0D, 0x90, 0x01, 0x54, 0x13, 0xC4,
67075 +     0xE0, 0x54, 0x33, 0xC4, 0x90, 0xF0, 0x10, 0x44, 0x54, 0xE0, 0x00, 0x0D, 0x0D, 0x90, 0xF0, 0x9F,
67076 +     0x9F, 0x54, 0xE0, 0x20, 0x90, 0xF0, 0x20, 0x44, 0xC3, 0xE0, 0x29, 0x06, 0x0C, 0x0D, 0x90, 0x13,
67077 +     0x74, 0x09, 0xE0, 0x30, 0x0D, 0x90, 0xF0, 0x11, 0x09, 0x80, 0xF0, 0x2C, 0x90, 0xF0, 0x15, 0x74,
67078 +     0x12, 0x74, 0x2C, 0x0D, 0xF9, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xE4, 0x74, 0xB1, 0x74, 0xFA, 0x07,
67079 +     0xA2, 0x00, 0x90, 0xF0, 0x0C, 0xD2, 0x66, 0x80, 0x33, 0xE4, 0x0D, 0xA2, 0x44, 0xF0, 0x54, 0xC4,
67080 +     0x0D, 0x90, 0xFF, 0x0F, 0x13, 0xC4, 0xE0, 0x21, 0x33, 0xC4, 0x01, 0x54, 0xF0, 0x4F, 0xE0, 0x54,
67081 +     0xE0, 0x01, 0x0D, 0x90, 0x01, 0x54, 0x13, 0xC4, 0xE0, 0x54, 0x33, 0xC4, 0x90, 0xF0, 0x10, 0x44,
67082 +     0x54, 0xE0, 0x00, 0x0D, 0xF0, 0x20, 0x44, 0x9F, 0xE0, 0x20, 0x0D, 0x90, 0x90, 0xF0, 0x9F, 0x54,
67083 +     0xC3, 0xE0, 0x29, 0x06, 0x0C, 0x0D, 0x90, 0x13, 0x74, 0x09, 0xE0, 0x30, 0x0D, 0x90, 0xF0, 0x11,
67084 +     0x09, 0x80, 0xF0, 0x2C, 0x90, 0xF0, 0x12, 0x74, 0x15, 0x74, 0x2C, 0x0D, 0xF9, 0x07, 0x90, 0xF0,
67085 +     0x90, 0xF0, 0xB1, 0x74, 0xE4, 0x74, 0xFA, 0x07, 0xA3, 0x00, 0x90, 0xF0, 0x45, 0x08, 0x90, 0xE0,
67086 +     0xE4, 0x0C, 0xA2, 0xF0, 0xFC, 0x01, 0x54, 0x33, 0xE0, 0x25, 0xE0, 0x25, 0x23, 0x06, 0x90, 0xFE,
67087 +     0x4E, 0xFB, 0x54, 0xE0, 0x33, 0x33, 0xEC, 0xF0, 0xFF, 0xF8, 0x54, 0x33, 0x4F, 0xF7, 0x54, 0xE0,
67088 +     0x08, 0x20, 0x22, 0xF0, 0x7E, 0xE3, 0xA1, 0x02, 0x12, 0x22, 0x7F, 0x20, 0x78, 0xE4, 0x1D, 0x0E,
67089 +     0x74, 0x78, 0xF6, 0x89, 0x9B, 0x76, 0x08, 0xF6, 0x08, 0x2A, 0x76, 0x08, 0x7A, 0x78, 0xC8, 0x76,
67090 +     0x76, 0x08, 0xFD, 0x76, 0xF5, 0x6B, 0xF5, 0xE8, 0x76, 0x78, 0x78, 0x6C, 0x6C, 0x76, 0x08, 0x02,
67091 +     0xF5, 0x01, 0x66, 0x75, 0x90, 0x68, 0xF5, 0x67, 0xFF, 0xE0, 0x08, 0x06, 0x18, 0x85, 0xE0, 0xA3,
67092 +     0x83, 0x17, 0x85, 0x82, 0xEF, 0xA3, 0xF0, 0xCF, 0x82, 0x18, 0x85, 0xF0, 0xC0, 0x83, 0x17, 0x85,
67093 +     0xE0, 0x82, 0xC0, 0x83, 0xB0, 0x01, 0x90, 0xFF, 0x54, 0x13, 0xC3, 0xE0, 0xC4, 0xEF, 0xFE, 0x01,
67094 +     0x54, 0x13, 0x13, 0x13, 0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0x7F, 0x33, 0xC4, 0x01, 0x54,
67095 +     0x80, 0x54, 0x33, 0x33, 0xD0, 0x82, 0xD0, 0x4F, 0x18, 0x85, 0xF0, 0x83, 0x83, 0x17, 0x85, 0x82,
67096 +     0x82, 0xC0, 0x83, 0xC0, 0x06, 0x90, 0xFF, 0xE0, 0x13, 0xC4, 0xE0, 0x28, 0xFE, 0x03, 0x54, 0x13,
67097 +     0xE0, 0xA1, 0x00, 0x90, 0x7E, 0x9E, 0xC3, 0xFD, 0x7E, 0x02, 0x50, 0x00, 0x00, 0x7D, 0xED, 0x01,
67098 +     0x01, 0x7D, 0x02, 0x70, 0x90, 0xFE, 0x4D, 0xEE, 0xC3, 0xE0, 0x12, 0x06, 0xFD, 0x01, 0x54, 0x13,
67099 +     0x4D, 0x01, 0x54, 0xE0, 0xC4, 0xEF, 0xFE, 0x5E, 0x54, 0x13, 0x13, 0x13, 0x54, 0xEF, 0xFD, 0x01,
67100 +     0x4E, 0xED, 0xFF, 0x7F, 0x33, 0xC4, 0x01, 0x54, 0x80, 0x54, 0x33, 0x33, 0xD0, 0x82, 0xD0, 0x4F,
67101 +     0x18, 0x85, 0xF0, 0x83, 0x83, 0x17, 0x85, 0x82, 0xC4, 0x08, 0x54, 0xE0, 0xAE, 0xFF, 0xF0, 0x54,
67102 +     0x7F, 0x54, 0xEE, 0x63, 0xE4, 0x63, 0xF5, 0x4F, 0xF0, 0x0A, 0x06, 0x90, 0x06, 0x90, 0xF0, 0xA3,
67103 +     0xFE, 0x54, 0xE0, 0x0D, 0xF7, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x06, 0x90, 0xE4, 0xF0,
67104 +     0xF0, 0xA3, 0xF0, 0x14, 0xF0, 0xB7, 0x01, 0x90, 0x07, 0x90, 0xF0, 0xA3, 0x06, 0x90, 0xF0, 0x9D,
67105 +     0xAF, 0xBA, 0x71, 0x23, 0x13, 0xC3, 0xEF, 0x63, 0xAF, 0x0A, 0xE0, 0x20, 0x13, 0x13, 0xEF, 0x63,
67106 +     0xE0, 0x30, 0x3F, 0x54, 0x12, 0x74, 0x7F, 0x27, 0x27, 0x50, 0xB4, 0x0B, 0x02, 0x76, 0x78, 0x78,
67107 +     0xAF, 0x6C, 0x76, 0x08, 0x02, 0x54, 0xEF, 0x63, 0xFF, 0xF0, 0x54, 0xC4, 0x54, 0xEE, 0x63, 0xAE,
67108 +     0x63, 0xF5, 0x4F, 0xDF, 0x75, 0x27, 0x5D, 0x75, 0x07, 0x80, 0x33, 0x5E, 0x01, 0x76, 0x74, 0x78,
67109 +     0x90, 0x36, 0x76, 0x08, 0x54, 0xE0, 0xA6, 0x07, 0x60, 0x02, 0x64, 0x07, 0x89, 0x78, 0xE4, 0x0A,
67110 +     0xF5, 0x6B, 0xF5, 0xF6, 0xAF, 0x4D, 0x80, 0x6C, 0x13, 0xC3, 0xEF, 0x64, 0x85, 0x45, 0xE0, 0x30,
67111 +     0x15, 0x85, 0x82, 0x16, 0x40, 0x54, 0xE0, 0x83, 0xEE, 0x6B, 0xAE, 0xFF, 0xF5, 0x4F, 0xBF, 0x54,
67112 +     0x82, 0x16, 0x85, 0x6B, 0xE0, 0x83, 0x15, 0x85, 0xB5, 0xE0, 0xA3, 0xFE, 0xB5, 0xEE, 0x15, 0x6C,
67113 +     0x89, 0x78, 0x11, 0x6B, 0x94, 0xC3, 0xE6, 0x06, 0x75, 0x19, 0x40, 0x02, 0x5E, 0x75, 0x27, 0x5D,
67114 +     0x85, 0x11, 0x80, 0xC1, 0x15, 0x85, 0x82, 0x16, 0x6B, 0xF5, 0xE0, 0x83, 0x6C, 0xF5, 0xE0, 0xA3,
67115 +     0xF6, 0x89, 0x78, 0xE4, 0xE0, 0x27, 0x06, 0x90, 0xE1, 0x02, 0xE0, 0x20, 0x12, 0x76, 0x7F, 0x1F,
67116 +     0x09, 0x40, 0xB4, 0x0B, 0x0B, 0x12, 0x78, 0x7F, 0xE1, 0x02, 0x40, 0xB4, 0xEF, 0x64, 0xAF, 0x32,
67117 +     0xE1, 0x02, 0xE0, 0x20, 0xEF, 0x63, 0xAF, 0x32, 0xE1, 0x02, 0xE0, 0x30, 0xE6, 0x77, 0x78, 0x32,
67118 +     0x42, 0x70, 0x46, 0x18, 0xE0, 0x54, 0x08, 0x90, 0x90, 0xF0, 0x02, 0x44, 0xFF, 0xE0, 0x23, 0x06,
67119 +     0x3F, 0x54, 0x13, 0x13, 0x90, 0x07, 0xE0, 0x30, 0x44, 0xE0, 0x35, 0x06, 0x08, 0x90, 0xF0, 0x08,
67120 +     0xFD, 0x54, 0xE0, 0x54, 0xC2, 0x0C, 0xC2, 0xF0, 0x78, 0xC5, 0x71, 0x0D, 0x07, 0x54, 0xE6, 0x80,
67121 +     0x25, 0xE6, 0x08, 0xFE, 0x33, 0xEE, 0xFF, 0xE0, 0xC8, 0x24, 0xEF, 0xFE, 0xEE, 0xF6, 0x77, 0x78,
67122 +     0xF6, 0x18, 0x2A, 0x34, 0x81, 0x78, 0x21, 0x80, 0xFF, 0x01, 0x54, 0xE6, 0xE0, 0x23, 0x06, 0x90,
67123 +     0x54, 0x13, 0x13, 0xFD, 0x01, 0x70, 0x6F, 0x01, 0x90, 0x07, 0x60, 0xE4, 0x44, 0xE0, 0x35, 0x06,
67124 +     0x81, 0x78, 0xF0, 0x08, 0x78, 0xC0, 0x71, 0xE6, 0x08, 0x02, 0x76, 0x78, 0x78, 0x22, 0x6C, 0x76,
67125 +     0x08, 0x02, 0x76, 0x78, 0x76, 0x78, 0x6C, 0x76, 0x76, 0x08, 0x2A, 0x76, 0x27, 0x06, 0x90, 0xC8,
67126 +     0x30, 0x22, 0xBA, 0x71, 0x20, 0x7E, 0x25, 0x08, 0x0E, 0x12, 0x2B, 0x7F, 0x9D, 0x07, 0x90, 0x1D,
67127 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x0C, 0x92, 0x13, 0x3F,
67128 +     0xC5, 0x71, 0x0D, 0xD2, 0x1D, 0x76, 0x74, 0x78, 0xAF, 0x4C, 0x76, 0x08, 0x13, 0xC4, 0xEF, 0x63,
67129 +     0x63, 0xAF, 0x07, 0x54, 0xEF, 0x0A, 0xE0, 0x30, 0x33, 0x33, 0x02, 0x54, 0x80, 0xF8, 0x54, 0x33,
67130 +     0x04, 0x54, 0xEF, 0x07, 0xE0, 0x25, 0xE0, 0x25, 0xEE, 0x63, 0xAE, 0xFF, 0xF5, 0x4F, 0xEF, 0x54,
67131 +     0x12, 0x74, 0x7F, 0x63, 0x1B, 0x50, 0xB4, 0x0B, 0xC4, 0xEF, 0x63, 0xAF, 0x90, 0x07, 0x54, 0x13,
67132 +     0xE0, 0x20, 0x0B, 0x06, 0xF0, 0x21, 0x74, 0x05, 0x81, 0x74, 0x03, 0x80, 0x23, 0x5D, 0x75, 0xF0,
67133 +     0xAF, 0x6B, 0x5E, 0x75, 0x54, 0xC4, 0xEF, 0x63, 0x14, 0xE0, 0x20, 0x0F, 0x34, 0x7F, 0x20, 0x7E,
67134 +     0x90, 0x1D, 0x0E, 0x12, 0x44, 0xE0, 0x0D, 0x06, 0x5D, 0x75, 0xF0, 0x10, 0xD2, 0x5E, 0x75, 0x24,
67135 +     0x23, 0x08, 0x30, 0x22, 0x40, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12, 0x44, 0xE0, 0x0D, 0x06,
67136 +     0x18, 0x85, 0xF0, 0x01, 0x83, 0x17, 0x85, 0x82, 0xF0, 0x40, 0x44, 0xE0, 0x44, 0xEF, 0x6B, 0xAF,
67137 +     0xE4, 0x6B, 0xF5, 0x40, 0x90, 0xF6, 0x89, 0x78, 0x54, 0xE0, 0xA6, 0x07, 0x60, 0x02, 0x64, 0x07,
67138 +     0x02, 0x5D, 0x75, 0x06, 0xAF, 0x33, 0x5E, 0x75, 0x13, 0xC3, 0xEF, 0x64, 0x85, 0x4C, 0xE0, 0x30,
67139 +     0x15, 0x85, 0x82, 0x16, 0xA3, 0xFE, 0xE0, 0x83, 0x14, 0x6C, 0xB5, 0xE0, 0x10, 0x6B, 0xB5, 0xEE,
67140 +     0xE6, 0x06, 0x89, 0x78, 0x40, 0x02, 0x94, 0xD3, 0x28, 0x5D, 0x75, 0x32, 0x22, 0x4C, 0x5E, 0x75,
67141 +     0xF6, 0x89, 0x78, 0xE4, 0x54, 0xEF, 0x6B, 0xAF, 0x85, 0x6B, 0xF5, 0xBF, 0x15, 0x85, 0x82, 0x16,
67142 +     0xA3, 0xFE, 0xE0, 0x83, 0x70, 0x6C, 0x65, 0xE0, 0x6B, 0x65, 0xEE, 0x03, 0x5D, 0x75, 0x06, 0x60,
67143 +     0x33, 0x5E, 0x75, 0x02, 0x44, 0xEF, 0x6B, 0xAF, 0x22, 0x6B, 0xF5, 0x40, 0x21, 0x02, 0x08, 0x20,
67144 +     0x7F, 0x20, 0x7E, 0xAB, 0x1D, 0x0E, 0x12, 0x48, 0x07, 0x76, 0x8A, 0x78, 0xFC, 0x24, 0x67, 0xE5,
67145 +     0xFE, 0x24, 0x0B, 0x60, 0x60, 0x14, 0x07, 0x60, 0x70, 0x06, 0x24, 0x07, 0x07, 0x67, 0x75, 0x33,
67146 +     0xC4, 0xEF, 0x6B, 0xAF, 0x30, 0x07, 0x54, 0x13, 0x6B, 0xAE, 0x28, 0xE0, 0x54, 0xEE, 0x6C, 0xAF,
67147 +     0x64, 0xEF, 0xFE, 0x07, 0x05, 0x70, 0x4E, 0x08, 0x80, 0x02, 0x67, 0x75, 0xAF, 0x6B, 0xAE, 0x15,
67148 +     0x07, 0x54, 0xEE, 0x6C, 0x0A, 0x64, 0xEF, 0xFE, 0x75, 0x07, 0x70, 0x4E, 0x02, 0x80, 0x05, 0x67,
67149 +     0x67, 0xE5, 0x67, 0x05, 0x3D, 0x60, 0xFD, 0x24, 0x24, 0x7D, 0x60, 0x14, 0x21, 0x02, 0x70, 0xFE,
67150 +     0x60, 0x05, 0x24, 0x37, 0x90, 0x41, 0x21, 0x02, 0x6B, 0xE5, 0x0A, 0x06, 0x6C, 0xE5, 0xA3, 0xF0,
67151 +     0xEF, 0x6B, 0xAF, 0xF0, 0x13, 0xC3, 0x20, 0x54, 0x03, 0x06, 0x90, 0xFF, 0x4F, 0xEF, 0x54, 0xE0,
67152 +     0x0A, 0x06, 0x90, 0xF0, 0xC4, 0x80, 0x54, 0xE0, 0x90, 0xFF, 0x0F, 0x54, 0x54, 0xE0, 0x0D, 0x06,
67153 +     0x80, 0xF0, 0x4F, 0xF7, 0xA6, 0x8B, 0x78, 0x5C, 0x28, 0x06, 0x90, 0x6C, 0x13, 0x13, 0xC4, 0xE0,
67154 +     0x90, 0xFF, 0x03, 0x54, 0xFE, 0xE0, 0xA1, 0x00, 0x00, 0x7F, 0x9F, 0xC3, 0x01, 0x7F, 0x02, 0x50,
67155 +     0x70, 0x00, 0x7E, 0xEE, 0xEF, 0x01, 0x7E, 0x02, 0x78, 0x36, 0x60, 0x4E, 0x08, 0x54, 0xE6, 0x8B,
67156 +     0x14, 0x06, 0x90, 0xFF, 0x4F, 0xF7, 0x54, 0xE0, 0x10, 0x54, 0xE6, 0xF0, 0x3F, 0x54, 0x13, 0x13,
67157 +     0xFB, 0x54, 0xE0, 0xFF, 0x19, 0x80, 0xF0, 0x4F, 0x6C, 0xAF, 0x6B, 0xAE, 0x78, 0x07, 0x54, 0xEE,
67158 +     0x08, 0xEF, 0xF6, 0x87, 0x90, 0x0A, 0x80, 0xF6, 0x6B, 0xE5, 0xB7, 0x01, 0x6C, 0xE5, 0xA3, 0xF0,
67159 +     0x64, 0x67, 0xE5, 0xF0, 0x90, 0x11, 0x60, 0x01, 0x6B, 0xE5, 0x10, 0x06, 0x6C, 0xE5, 0xA3, 0xF0,
67160 +     0x34, 0x06, 0x90, 0xF0, 0xF0, 0x20, 0x44, 0xE0, 0x50, 0x7F, 0x20, 0x7E, 0x00, 0x7C, 0x67, 0xAD,
67161 +     0x90, 0x0D, 0x0D, 0x12, 0x44, 0xE0, 0x0D, 0x06, 0x6B, 0xAF, 0xF0, 0x02, 0x33, 0x08, 0x54, 0xEF,
67162 +     0xF8, 0x54, 0x33, 0x33, 0xEE, 0x63, 0xAE, 0xFF, 0xF5, 0x4F, 0xBF, 0x54, 0xEF, 0x63, 0xAF, 0x63,
67163 +     0x13, 0x13, 0x13, 0xC4, 0x00, 0x7F, 0x01, 0x54, 0x7F, 0x02, 0xE0, 0x20, 0x01, 0x54, 0xEF, 0x01,
67164 +     0x33, 0x33, 0x33, 0xC4, 0xAE, 0xFF, 0x80, 0x54, 0x7F, 0x54, 0xEE, 0x63, 0xE5, 0x63, 0xF5, 0x4F,
67165 +     0x07, 0x01, 0xB4, 0x66, 0xE0, 0x08, 0x06, 0x90, 0xAF, 0xF0, 0xDF, 0x54, 0xE0, 0x30, 0xEF, 0x64,
67166 +     0xE6, 0x8A, 0x78, 0x09, 0x40, 0x00, 0x94, 0xD3, 0x8A, 0x78, 0x16, 0x01, 0x90, 0x3E, 0x70, 0xE6,
67167 +     0x13, 0xE0, 0x0D, 0x06, 0x30, 0x3F, 0x54, 0x13, 0x13, 0xE0, 0x2D, 0xE0, 0x1F, 0x54, 0x13, 0x13,
67168 +     0x85, 0x24, 0xE0, 0x30, 0x17, 0x85, 0x82, 0x18, 0x13, 0xC4, 0xE0, 0x83, 0x01, 0x54, 0x13, 0x13,
67169 +     0x90, 0x0D, 0xE0, 0x20, 0xC4, 0xE0, 0x10, 0x06, 0x54, 0x13, 0x13, 0x13, 0x07, 0xE0, 0x30, 0x01,
67170 +     0x75, 0x29, 0x5D, 0x75, 0x75, 0x22, 0xFE, 0x5E, 0x5E, 0x75, 0x23, 0x5D, 0x07, 0x90, 0x22, 0x6B,
67171 +     0x07, 0x54, 0xE0, 0xA6, 0x06, 0x60, 0x02, 0x64, 0x75, 0x02, 0x5D, 0x75, 0x08, 0x20, 0x33, 0x5E,
67172 +     0x7E, 0xB7, 0x61, 0x02, 0x12, 0x5C, 0x7F, 0x20, 0x78, 0xE4, 0x1D, 0x0E, 0x6B, 0xF5, 0xF6, 0x89,
67173 +     0x66, 0xE5, 0x6C, 0xF5, 0x64, 0x60, 0xFC, 0x24, 0x7C, 0x60, 0xFE, 0x24, 0x41, 0x02, 0x70, 0x14,
67174 +     0x02, 0x70, 0x14, 0xC1, 0x07, 0x24, 0xC1, 0x41, 0xBF, 0x41, 0x02, 0x60, 0xE0, 0x28, 0x06, 0x90,
67175 +     0x54, 0x13, 0x13, 0xC4, 0x00, 0x90, 0xFF, 0x03, 0xC3, 0xFE, 0xE0, 0xA1, 0x50, 0x00, 0x7F, 0x9F,
67176 +     0xEE, 0x01, 0x7F, 0x02, 0x02, 0x70, 0x00, 0x7E, 0x4E, 0xEF, 0x01, 0x7E, 0x12, 0x06, 0x90, 0xFF,
67177 +     0x54, 0x13, 0xC3, 0xE0, 0x54, 0xE0, 0xFE, 0x01, 0x60, 0x5F, 0x4E, 0x01, 0x02, 0x66, 0x75, 0x05,
67178 +     0x01, 0x90, 0x4F, 0x80, 0x13, 0xC3, 0xE0, 0xB0, 0x80, 0x02, 0xE0, 0x30, 0x08, 0x06, 0x90, 0x15,
67179 +     0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54, 0x13, 0x29, 0x80, 0x30, 0xE0, 0xE0, 0xB0, 0x01, 0x90,
67180 +     0x66, 0x75, 0x05, 0x60, 0x90, 0x2A, 0x80, 0x05, 0xC4, 0xE0, 0x08, 0x06, 0x54, 0x13, 0x13, 0x13,
67181 +     0x02, 0xE0, 0x20, 0x01, 0x12, 0x80, 0x0F, 0x80, 0xE0, 0x08, 0x06, 0x90, 0x13, 0x13, 0x13, 0xC4,
67182 +     0xE0, 0x20, 0x01, 0x54, 0x08, 0x66, 0x75, 0x05, 0x66, 0x75, 0x07, 0x80, 0x05, 0x02, 0x80, 0x07,
67183 +     0x24, 0x66, 0xE5, 0x66, 0x14, 0x3F, 0x60, 0xFD, 0x61, 0x61, 0x02, 0x70, 0x14, 0x14, 0x60, 0x14,
67184 +     0x93, 0x61, 0x02, 0x70, 0x18, 0x60, 0xFE, 0x24, 0x02, 0x60, 0x06, 0x24, 0x6F, 0x75, 0xAC, 0x61,
67185 +     0x75, 0x03, 0x80, 0x08, 0xF5, 0xE4, 0x0A, 0x6F, 0xEF, 0x6E, 0xAF, 0x6E, 0x0B, 0x80, 0x80, 0x44,
67186 +     0xE4, 0x01, 0x6F, 0x75, 0x6E, 0xAF, 0x6E, 0xF5, 0xF5, 0x7F, 0x54, 0xEF, 0xEF, 0x6E, 0xAF, 0x6E,
67187 +     0x6E, 0xF5, 0x20, 0x44, 0xF5, 0xE4, 0xAC, 0x61, 0x90, 0x6F, 0xF5, 0x6E, 0x54, 0xE0, 0x12, 0x06,
67188 +     0x0F, 0x54, 0xC4, 0x10, 0xEE, 0x6F, 0xAE, 0xFF, 0xF5, 0x4F, 0xFE, 0x54, 0x08, 0x54, 0xE0, 0x6F,
67189 +     0x3F, 0x54, 0x13, 0x13, 0xEE, 0x6F, 0xAE, 0xFF, 0xF5, 0x4F, 0xFD, 0x54, 0x04, 0x54, 0xE0, 0x6F,
67190 +     0xEE, 0x6F, 0xAE, 0xFF, 0xF5, 0x4F, 0xFB, 0x54, 0x02, 0x54, 0xE0, 0x6F, 0xE0, 0x25, 0xE0, 0x25,
67191 +     0xEE, 0x6F, 0xAE, 0xFF, 0xF5, 0x4F, 0xF7, 0x54, 0x01, 0x54, 0xE0, 0x6F, 0xFF, 0xF0, 0x54, 0xC4,
67192 +     0x54, 0xEE, 0x6F, 0xAE, 0x6F, 0xF5, 0x4F, 0xEF, 0x44, 0xEF, 0x6E, 0xAF, 0x80, 0x6E, 0xF5, 0x80,
67193 +     0xE6, 0x80, 0x78, 0x4B, 0x85, 0x79, 0x07, 0x54, 0x09, 0xE6, 0x08, 0xF7, 0xE6, 0x85, 0x78, 0xF7,
67194 +     0xE6, 0x08, 0x6E, 0xF5, 0x01, 0x90, 0x6F, 0xF5, 0x00, 0x7F, 0xE0, 0xB0, 0x01, 0x7F, 0x02, 0x60,
67195 +     0xE0, 0x08, 0x06, 0x90, 0x13, 0x13, 0x13, 0xC4, 0x54, 0x4F, 0x01, 0x54, 0x33, 0x33, 0xC4, 0x01,
67196 +     0x90, 0x0E, 0x80, 0x33, 0xF5, 0xE0, 0xAF, 0x01, 0xF5, 0xE0, 0xA3, 0x6E, 0x08, 0x06, 0x90, 0x6F,
67197 +     0xFF, 0x80, 0x54, 0xE0, 0x54, 0xEE, 0x6E, 0xAE, 0x6E, 0xF5, 0x4F, 0x7F, 0x66, 0x7F, 0x20, 0x7E,
67198 +     0x00, 0x7C, 0x66, 0xAD, 0xE5, 0x0D, 0x0D, 0x12, 0x70, 0x07, 0x64, 0x66, 0xEF, 0x20, 0xAF, 0x45,
67199 +     0x54, 0x13, 0x13, 0x13, 0x5B, 0xE0, 0x30, 0x1F, 0xE0, 0x0E, 0x06, 0x90, 0xE0, 0xA3, 0x6E, 0xF5,
67200 +     0x63, 0xAF, 0x6F, 0xF5, 0xC4, 0x80, 0x54, 0xEF, 0xAE, 0xFF, 0x0F, 0x54, 0xF7, 0x54, 0xEE, 0x6E,
67201 +     0x85, 0x6E, 0xF5, 0x4F, 0x17, 0x85, 0x82, 0x18, 0xF0, 0x6E, 0xE5, 0x83, 0xF0, 0x6F, 0xE5, 0xA3,
67202 +     0xE0, 0x0E, 0x06, 0x90, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54, 0x08, 0x66, 0x75, 0x26,
67203 +     0x08, 0x30, 0x21, 0x80, 0xEF, 0x63, 0xAF, 0x1E, 0x54, 0xC4, 0x80, 0x54, 0x6E, 0xAE, 0xFF, 0x0F,
67204 +     0x4F, 0xF7, 0x54, 0xEE, 0x18, 0x85, 0x6E, 0xF5, 0x83, 0x17, 0x85, 0x82, 0xA3, 0xF0, 0x6E, 0xE5,
67205 +     0xAF, 0xF0, 0x6F, 0xE5, 0x13, 0xC3, 0xEF, 0x64, 0x85, 0x75, 0xE0, 0x30, 0x15, 0x85, 0x82, 0x16,
67206 +     0xBF, 0x54, 0xE0, 0x83, 0xA3, 0xFE, 0xE0, 0xF0, 0x70, 0x6C, 0x65, 0xE0, 0x6B, 0x65, 0xEE, 0x03,
67207 +     0x89, 0x78, 0x4D, 0x70, 0x94, 0xC3, 0xE6, 0x06, 0x76, 0x55, 0x40, 0x02, 0x82, 0x16, 0x85, 0x02,
67208 +     0xE0, 0x83, 0x15, 0x85, 0x54, 0x13, 0x13, 0x13, 0x63, 0xAE, 0xFF, 0x01, 0x13, 0x13, 0xC4, 0xEE,
67209 +     0x60, 0x6F, 0x01, 0x54, 0xB4, 0x66, 0xE5, 0x3B, 0x20, 0xAF, 0x0B, 0x07, 0x13, 0x13, 0x13, 0xEF,
67210 +     0xE0, 0x30, 0x1F, 0x54, 0x27, 0x5D, 0x75, 0x2B, 0xE5, 0xC1, 0x5E, 0x75, 0x20, 0x07, 0xB4, 0x66,
67211 +     0x54, 0xEF, 0x20, 0xAF, 0x90, 0x20, 0xF5, 0xF7, 0x44, 0xE0, 0x34, 0x06, 0x85, 0x22, 0xF0, 0x10,
67212 +     0x15, 0x85, 0x82, 0x16, 0x6B, 0xF5, 0xE0, 0x83, 0x6C, 0xF5, 0xE0, 0xA3, 0xF6, 0x89, 0x78, 0xE4,
67213 +     0x7E, 0x0E, 0xD2, 0x22, 0x12, 0x79, 0x7F, 0x20, 0x78, 0xE4, 0x1D, 0x0E, 0x06, 0x90, 0xF6, 0x89,
67214 +     0x03, 0x54, 0xE0, 0x31, 0xE6, 0x89, 0x78, 0xFF, 0x0C, 0x50, 0x9F, 0xC3, 0x81, 0x7F, 0x20, 0x7E,
67215 +     0x78, 0x1D, 0x0E, 0x12, 0xE6, 0x80, 0x06, 0x89, 0xE0, 0x31, 0x06, 0x90, 0x54, 0x13, 0x13, 0xC4,
67216 +     0x01, 0xBF, 0xFF, 0x03, 0x7F, 0x20, 0x7E, 0x07, 0x1D, 0x0E, 0x12, 0x83, 0xE0, 0x31, 0x06, 0x90,
67217 +     0x54, 0x13, 0x13, 0xC4, 0x03, 0xBF, 0xFF, 0x03, 0x7F, 0x20, 0x7E, 0x07, 0x1D, 0x0E, 0x12, 0x85,
67218 +     0xE0, 0x31, 0x06, 0x90, 0x54, 0x13, 0x13, 0x13, 0x06, 0xE0, 0x30, 0x1F, 0x87, 0x7F, 0x20, 0x7E,
67219 +     0x20, 0x7E, 0x04, 0x80, 0x0E, 0x12, 0x8B, 0x7F, 0x31, 0x06, 0x90, 0x1D, 0x64, 0x03, 0x54, 0xE0,
67220 +     0x90, 0x19, 0x70, 0x02, 0xC4, 0xE0, 0x14, 0x06, 0x03, 0x54, 0x13, 0x13, 0x7E, 0x06, 0xE0, 0x30,
67221 +     0x80, 0x8F, 0x7F, 0x20, 0x7F, 0x20, 0x7E, 0x04, 0x1D, 0x0E, 0x12, 0x92, 0xE0, 0x31, 0x06, 0x90,
67222 +     0x3F, 0x54, 0x13, 0x13, 0x7E, 0x07, 0xE0, 0x30, 0x12, 0x95, 0x7F, 0x20, 0x20, 0x7E, 0x1D, 0x0E,
67223 +     0x06, 0x90, 0x9A, 0x7F, 0x54, 0xC4, 0xE0, 0x31, 0x00, 0x7C, 0xFD, 0x03, 0x75, 0x0D, 0x0D, 0x12,
67224 +     0x5E, 0x75, 0x2D, 0x5D, 0x06, 0x90, 0x22, 0x56, 0x7F, 0x54, 0xE0, 0x14, 0xAD, 0x01, 0x90, 0xF0,
67225 +     0xF0, 0xFB, 0x54, 0xE0, 0x75, 0x01, 0x5F, 0x75, 0x22, 0x22, 0xC5, 0x60, 0x00, 0x00, 0x00, 0x00,
67226 +     0x0D, 0x92, 0x0C, 0xA2, 0x72, 0x50, 0x34, 0x80, 0x6E, 0x65, 0x76, 0x65, 0x69, 0x4C, 0x20, 0x74,
67227 +     0x72, 0x65, 0x6B, 0x6E, 0x72, 0x72, 0x45, 0x20, 0x09, 0x00, 0x72, 0x6F, 0x65, 0x77, 0x6F, 0x50,
67228 +     0x67, 0x6E, 0x69, 0x72, 0x77, 0x6F, 0x44, 0x20, 0x09, 0x00, 0x0A, 0x6E, 0x65, 0x77, 0x6F, 0x50,
67229 +     0x67, 0x6E, 0x69, 0x72, 0x0A, 0x70, 0x55, 0x20, 0x20, 0x90, 0x01, 0x00, 0x70, 0x93, 0xE4, 0x06,
67230 +     0x0D, 0xC2, 0x00, 0x01, 0x60, 0x73, 0xE5, 0x22, 0x20, 0x5D, 0x75, 0x2F, 0xD2, 0x96, 0x5E, 0x75,
67231 +     0x4B, 0x07, 0x90, 0x08, 0x90, 0xF0, 0xF4, 0x74, 0x24, 0x74, 0x4C, 0x07, 0x61, 0x07, 0x90, 0xF0,
67232 +     0xF0, 0x20, 0x44, 0xE0, 0xF0, 0x40, 0x44, 0xE0, 0xF0, 0x10, 0x44, 0xE0, 0xF0, 0xDF, 0x54, 0xE0,
67233 +     0xF0, 0xBF, 0x54, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0x5E, 0x65, 0x62, 0xE5, 0x61, 0xE5, 0x04, 0x70,
67234 +     0x08, 0x60, 0x5D, 0x65, 0x85, 0x61, 0x5D, 0x85, 0x08, 0xD2, 0x62, 0x5E, 0x62, 0xA9, 0x61, 0xAA,
67235 +     0xC2, 0xEB, 0x02, 0x12, 0x08, 0x30, 0x22, 0x08, 0x7F, 0x20, 0x7E, 0x1A, 0x1D, 0x0E, 0x12, 0x1B,
67236 +     0xAD, 0x01, 0x90, 0xE4, 0x90, 0xF0, 0xA3, 0xF0, 0x44, 0xE0, 0xAD, 0x01, 0x90, 0xE4, 0xF0, 0x01,
67237 +     0xAF, 0xF0, 0xF8, 0x07, 0xE0, 0x20, 0xEF, 0x20, 0x00, 0x06, 0x90, 0x0C, 0x13, 0x13, 0x13, 0xE0,
67238 +     0xE0, 0x20, 0x1F, 0x54, 0x20, 0x5D, 0x75, 0x06, 0x22, 0xCC, 0x5E, 0x75, 0x2B, 0x7F, 0x20, 0x7E,
67239 +     0x90, 0x1D, 0x0E, 0x12, 0x54, 0xE0, 0xAD, 0x01, 0x07, 0x90, 0xF0, 0xFE, 0xF0, 0x0F, 0x74, 0xF8,
67240 +     0x75, 0x01, 0x5F, 0x75, 0x22, 0x22, 0xC5, 0x60, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
67241 +     0x50, 0x53, 0x41, 0x09, 0x09, 0x64, 0x25, 0x3A, 0x43, 0x47, 0x41, 0x00, 0x09, 0x64, 0x25, 0x3A,
67242 +     0x25, 0x3A, 0x4D, 0x00, 0x48, 0x00, 0x09, 0x64, 0x0A, 0x64, 0x25, 0x3A, 0x62, 0x41, 0x09, 0x00,
67243 +     0x0A, 0x74, 0x73, 0x69, 0x62, 0x41, 0x09, 0x00, 0x2D, 0x74, 0x73, 0x69, 0x69, 0x72, 0x54, 0x52,
67244 +     0x09, 0x00, 0x0A, 0x67, 0x74, 0x69, 0x61, 0x57, 0x45, 0x09, 0x00, 0x0A, 0x0A, 0x74, 0x69, 0x78,
67245 +     0x43, 0x44, 0x09, 0x00, 0x00, 0x0A, 0x30, 0x31, 0x31, 0x43, 0x44, 0x09, 0x0A, 0x30, 0x30, 0x30,
67246 +     0x43, 0x49, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x4E, 0x0A, 0x44, 0x48, 0x54, 0x47, 0x41, 0x09, 0x00,
67247 +     0x09, 0x00, 0x0A, 0x43, 0x25, 0x20, 0x3A, 0x50, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x43, 0x58, 0x45,
67248 +     0x44, 0x41, 0x09, 0x00, 0x45, 0x42, 0x20, 0x43, 0x61, 0x00, 0x0A, 0x52, 0x64, 0x25, 0x70, 0x73,
67249 +     0x64, 0x25, 0x00, 0x3A, 0x00, 0x01, 0x00, 0x0A, 0x01, 0x0C, 0x01, 0x91, 0x01, 0x7B, 0x01, 0x5E,
67250 +     0x00, 0x0C, 0x01, 0x5E, 0xFF, 0x00, 0x00, 0x91, 0xFE, 0xF4, 0xFE, 0x6F, 0xFE, 0x85, 0xFE, 0xA2,
67251 +     0xFF, 0xF4, 0xFE, 0xA2, 0x00, 0x00, 0x00, 0x6F, 0x0C, 0x47, 0x06, 0x00, 0x18, 0xC8, 0x12, 0x8B,
67252 +     0x25, 0x19, 0x1F, 0xF8, 0x30, 0x1F, 0x2B, 0x28, 0x3C, 0xBA, 0x36, 0xFB, 0x47, 0xCE, 0x41, 0x56,
67253 +     0x51, 0x3F, 0x4C, 0x1C, 0x5A, 0xF5, 0x55, 0x33, 0x62, 0xD7, 0x5E, 0x82, 0x6A, 0xCF, 0x66, 0xF2,
67254 +     0x70, 0xCA, 0x6D, 0x6D, 0x76, 0xB5, 0x73, 0xE2, 0x7A, 0x84, 0x78, 0x41, 0x7D, 0x29, 0x7C, 0x7D,
67255 +     0x7F, 0x9D, 0x7E, 0x8A, 0x7F, 0xD8, 0x7F, 0x62, 0x10, 0x20, 0x00, 0xFF, 0x18, 0x28, 0x08, 0x30,
67256 +     0x14, 0x24, 0x04, 0x38, 0x1C, 0x2C, 0x0C, 0x34, 0x12, 0x22, 0x02, 0x3C, 0x1A, 0x2A, 0x0A, 0x32,
67257 +     0x16, 0x26, 0x06, 0x3A, 0x1E, 0x2E, 0x0E, 0x36, 0x11, 0x21, 0x01, 0x3E, 0x19, 0x29, 0x09, 0x31,
67258 +     0x15, 0x25, 0x05, 0x39, 0x1D, 0x2D, 0x0D, 0x35, 0x13, 0x23, 0x03, 0x3D, 0x1B, 0x2B, 0x0B, 0x33,
67259 +     0x17, 0x27, 0x07, 0x3B, 0x1F, 0x2F, 0x0F, 0x37, 0xA9, 0x50, 0xA8, 0x3F, 0xAB, 0x52, 0xAA, 0x51,
67260 +     0xF0, 0x8F, 0xE8, 0x53, 0xF0, 0x8B, 0xCC, 0xA4, 0xE9, 0xFC, 0x2C, 0xA4, 0x2C, 0xA4, 0xF0, 0x8E,
67261 +     0xED, 0xF0, 0x8A, 0xFC, 0xEA, 0xFC, 0x2C, 0xA4, 0xCD, 0xA4, 0xF0, 0x8E, 0xF0, 0x8B, 0xF0, 0xA8,
67262 +     0x38, 0xCC, 0x2D, 0xA4, 0xE9, 0xFD, 0xF0, 0x25, 0x2C, 0xA4, 0xF0, 0x8F, 0xFC, 0xF0, 0x35, 0xCD,
67263 +     0xA4, 0xF0, 0x8E, 0xEB, 0xEB, 0xF0, 0xA9, 0xFE, 0xCF, 0xA4, 0xF0, 0x8F, 0xCD, 0x2E, 0xF0, 0xC5,
67264 +     0x3C, 0xE4, 0xFE, 0x39, 0x2D, 0xA4, 0xEA, 0xFC, 0xFD, 0xF0, 0x35, 0xCE, 0x22, 0xFC, 0x3C, 0xE4,
67265 +     0x13, 0xE7, 0xA2, 0xEC, 0xFD, 0x13, 0xED, 0xFC, 0xEF, 0xFE, 0x13, 0xEE, 0xEF, 0x22, 0xFF, 0x13,
67266 +     0xEE, 0xFF, 0x33, 0xC3, 0x33, 0xED, 0xFE, 0x33, 0xFC, 0x33, 0xEC, 0xFD, 0x30, 0x64, 0xE5, 0x22,
67267 +     0x20, 0x7E, 0x32, 0xE7, 0x67, 0xAD, 0x00, 0x7F, 0x0D, 0x12, 0x00, 0x7C, 0x7F, 0x20, 0x7E, 0x0D,
67268 +     0x7C, 0x68, 0xAD, 0x09, 0x0D, 0x0D, 0x12, 0x00, 0x11, 0x7F, 0x20, 0x7E, 0x00, 0x7C, 0x69, 0xAD,
67269 +     0x7E, 0x0D, 0x0D, 0x12, 0xAD, 0x17, 0x7F, 0x20, 0x12, 0x00, 0x7C, 0x6A, 0x0B, 0x30, 0x0D, 0x0D,
67270 +     0xFA, 0x80, 0x00, 0x06, 0x22, 0x1F, 0x02, 0x12, 0x31, 0x0E, 0x08, 0x30, 0x70, 0x07, 0x90, 0xF0,
67271 +     0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0x2C, 0x5D, 0x75, 0x22, 0x22, 0xAF, 0x5E, 0x75,
67272 +     0x6A, 0xE5, 0x9D, 0x31, 0x54, 0x33, 0x33, 0x33, 0x69, 0xE5, 0xFF, 0xF8, 0xE0, 0x54, 0x33, 0xC4,
67273 +     0x90, 0x68, 0x45, 0x4F, 0x7E, 0xF0, 0x00, 0x0D, 0x12, 0x00, 0x7F, 0x0D, 0x67, 0xAF, 0xCE, 0x0B,
67274 +     0xFF, 0x03, 0x54, 0xEF, 0xE0, 0xFA, 0x07, 0x90, 0xF0, 0x4F, 0xFC, 0x54, 0x19, 0x08, 0x30, 0x22,
67275 +     0x00, 0x7B, 0xF0, 0x31, 0xFD, 0xE4, 0x01, 0x7A, 0x91, 0x51, 0xFF, 0xFC, 0xAC, 0x7F, 0x00, 0x7E,
67276 +     0x07, 0x90, 0x5F, 0x71, 0x01, 0x44, 0xE0, 0x70, 0x71, 0x07, 0x90, 0xF0, 0x0A, 0xE0, 0x30, 0xE0,
67277 +     0x42, 0xF1, 0x06, 0x7F, 0x75, 0x27, 0x5D, 0x75, 0x30, 0x22, 0x95, 0x5E, 0x9D, 0x31, 0x1A, 0x08,
67278 +     0x00, 0x7B, 0xF2, 0x31, 0x8C, 0x51, 0x01, 0x7A, 0xAC, 0x7F, 0x00, 0x7E, 0x63, 0x75, 0x5F, 0x71,
67279 +     0x70, 0x07, 0x90, 0x3F, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x71, 0x07, 0x90, 0xE4, 0x18, 0xE0, 0x30,
67280 +     0xE5, 0x42, 0xF1, 0xFF, 0x15, 0x0A, 0x60, 0x63, 0x70, 0x07, 0x90, 0x63, 0xF0, 0x01, 0x44, 0xE0,
67281 +     0x27, 0x5D, 0x75, 0x22, 0x22, 0xAF, 0x5E, 0x75, 0x00, 0x7A, 0x10, 0x7B, 0x7F, 0xFC, 0xFD, 0xE4,
67282 +     0x8C, 0x24, 0x8F, 0x01, 0x8A, 0x26, 0x8D, 0x25, 0xF1, 0x28, 0x8B, 0x27, 0x04, 0x29, 0x75, 0xE4,
67283 +     0xE4, 0x00, 0x2A, 0x75, 0xEF, 0xC3, 0xFE, 0xFF, 0x95, 0xEE, 0x28, 0x95, 0xEF, 0x55, 0x50, 0x27,
67284 +     0xE5, 0xFD, 0x0F, 0x54, 0x2C, 0x01, 0xB4, 0x24, 0x24, 0xE0, 0x25, 0xED, 0xE4, 0x82, 0xF5, 0x87,
67285 +     0x83, 0xF5, 0x20, 0x34, 0x74, 0xFC, 0x93, 0xE4, 0xE5, 0xFD, 0x93, 0x01, 0x02, 0x24, 0xFB, 0x2A,
67286 +     0x29, 0xE5, 0x2A, 0xF5, 0xF5, 0x00, 0x34, 0xFA, 0x8A, 0x82, 0x8B, 0x29, 0xA3, 0xF0, 0xEC, 0x83,
67287 +     0x19, 0x80, 0xF0, 0xED, 0x24, 0xFD, 0x2A, 0xE5, 0xE5, 0x2A, 0xF5, 0x02, 0x00, 0x34, 0xFC, 0x29,
67288 +     0x82, 0x8D, 0x29, 0xF5, 0x25, 0xE5, 0x83, 0x8C, 0x26, 0xE5, 0xA3, 0xF0, 0x00, 0xBF, 0x0F, 0xF0,
67289 +     0xA2, 0x80, 0x0E, 0x01, 0x20, 0x6B, 0xE5, 0x22, 0x20, 0x7E, 0x22, 0xE0, 0x0E, 0x12, 0x41, 0x7F,
67290 +     0x7B, 0x6B, 0xE5, 0x1D, 0x30, 0x00, 0x7A, 0x10, 0xFD, 0xE4, 0x05, 0xE1, 0x7D, 0x05, 0x80, 0xFC,
67291 +     0xE4, 0x01, 0x7C, 0x58, 0xE4, 0x91, 0x51, 0xFF, 0x20, 0x80, 0x69, 0xF5, 0x48, 0x7F, 0x20, 0x7E,
67292 +     0xE5, 0x1D, 0x0E, 0x12, 0x7A, 0x10, 0x7B, 0x6B, 0x05, 0xE1, 0x30, 0x00, 0x80, 0xFC, 0xFD, 0xE4,
67293 +     0x7C, 0xE0, 0x7D, 0x05, 0x51, 0xFF, 0xE4, 0x01, 0x01, 0x69, 0x75, 0x91, 0x2A, 0x12, 0xF2, 0x31,
67294 +     0x70, 0x07, 0x90, 0x84, 0xF0, 0x01, 0x44, 0xE0, 0x75, 0x2E, 0x5D, 0x75, 0xE4, 0x22, 0x64, 0x5E,
67295 +     0xFB, 0xEF, 0xFC, 0xFD, 0xEE, 0xFF, 0x02, 0x24, 0xFE, 0x00, 0x34, 0xFA, 0x83, 0x8A, 0x82, 0x8B,
67296 +     0xF0, 0xA3, 0xF0, 0xE4, 0x01, 0x00, 0xBD, 0x0D, 0x80, 0x64, 0xED, 0x0C, 0x22, 0xE3, 0x70, 0x4C,
67297 +     0xE0, 0x70, 0x07, 0x90, 0x7E, 0xF0, 0xFE, 0x54, 0x71, 0x00, 0x7F, 0x05, 0x7F, 0x00, 0x7E, 0x5F,
67298 +     0x7D, 0x05, 0x7C, 0xAC, 0x8F, 0x23, 0x8E, 0x00, 0x8D, 0x25, 0x8C, 0x24, 0xAD, 0x9C, 0xD1, 0x26,
67299 +     0xAF, 0x25, 0xAC, 0x26, 0x8E, 0x23, 0xAE, 0x24, 0x8C, 0x28, 0x8F, 0x27, 0x75, 0x2A, 0x8D, 0x29,
67300 +     0x31, 0x75, 0x00, 0x30, 0x00, 0x32, 0x75, 0x40, 0xD3, 0x01, 0x33, 0x75, 0x40, 0x94, 0x33, 0xE5,
67301 +     0x00, 0x94, 0x32, 0xE5, 0x7E, 0xC1, 0x02, 0x40, 0xF5, 0x2E, 0xF5, 0xE4, 0xC3, 0x2C, 0xF5, 0x2B,
67302 +     0x31, 0x95, 0x2C, 0xE5, 0x40, 0x30, 0x95, 0xE4, 0xE4, 0x66, 0xC1, 0x02, 0xE5, 0xC3, 0x2D, 0xF5,
67303 +     0xE4, 0x33, 0x95, 0x2D, 0x02, 0x40, 0x32, 0x95, 0x2E, 0xE5, 0x5A, 0xC1, 0x2F, 0xF5, 0x33, 0x25,
67304 +     0x3C, 0xB4, 0x2E, 0xE5, 0xB4, 0x2F, 0xE5, 0x0B, 0x23, 0xF1, 0x06, 0x3D, 0x3D, 0x8F, 0x3C, 0x8E,
67305 +     0x3C, 0x8E, 0x23, 0xF1, 0x2F, 0xAD, 0x3D, 0x8F, 0x3E, 0x8E, 0x25, 0xF1, 0x2E, 0xAD, 0x3F, 0x8F,
67306 +     0x29, 0xAE, 0x2A, 0xAF, 0x38, 0x8E, 0x29, 0xF1, 0x2F, 0xAD, 0x39, 0x8F, 0x29, 0xAE, 0x2A, 0xAF,
67307 +     0x3A, 0x8E, 0x29, 0xF1, 0x2B, 0xE5, 0x3B, 0x8F, 0x40, 0x20, 0x94, 0xD3, 0x95, 0x40, 0x74, 0x37,
67308 +     0x24, 0xE0, 0x25, 0x2B, 0xE4, 0x82, 0xF5, 0xA7, 0x83, 0xF5, 0x20, 0x34, 0x36, 0xF5, 0x93, 0xE4,
67309 +     0xF5, 0x93, 0x01, 0x74, 0x25, 0x2B, 0xE5, 0x37, 0xF5, 0x67, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82,
67310 +     0x93, 0xE4, 0x83, 0xF5, 0x93, 0x01, 0x74, 0xFE, 0x9F, 0xE4, 0xC3, 0xFF, 0x9E, 0xE4, 0x35, 0xF5,
67311 +     0x2F, 0x80, 0x34, 0xF5, 0xE0, 0x25, 0x2B, 0xE5, 0x82, 0xF5, 0xA7, 0x24, 0xF5, 0x20, 0x34, 0xE4,
67312 +     0xF5, 0x93, 0xE4, 0x83, 0x93, 0x01, 0x74, 0x36, 0x74, 0xC3, 0x37, 0xF5, 0x25, 0x2B, 0x95, 0x20,
67313 +     0xF5, 0xA7, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82, 0x93, 0xE4, 0x83, 0xF5, 0x01, 0x74, 0x34, 0xF5,
67314 +     0xAE, 0x35, 0xF5, 0x93, 0xEE, 0x3B, 0xAF, 0x3A, 0xFD, 0xE0, 0x95, 0x33, 0xAE, 0x06, 0xC0, 0xFC,
67315 +     0x95, 0x33, 0xEE, 0x36, 0x53, 0x37, 0x85, 0xE0, 0x51, 0xF5, 0x52, 0x8E, 0x06, 0xD0, 0x50, 0xF5,
67316 +     0x04, 0xC0, 0x29, 0x31, 0x06, 0xC0, 0x05, 0xC0, 0x3E, 0xAE, 0x07, 0xC0, 0x33, 0xEE, 0x3F, 0xAF,
67317 +     0xFC, 0xFD, 0xE0, 0x95, 0x34, 0xAE, 0x06, 0xC0, 0xE0, 0x95, 0x33, 0xEE, 0x8E, 0x53, 0x35, 0x85,
67318 +     0xF5, 0x51, 0xF5, 0x52, 0x31, 0x06, 0xD0, 0x50, 0xD0, 0x03, 0xD0, 0x29, 0xD0, 0x01, 0xD0, 0x02,
67319 +     0xF5, 0x2B, 0xEF, 0x00, 0xF5, 0x3A, 0xEE, 0x43, 0xF5, 0x39, 0xED, 0x42, 0xF5, 0x38, 0xEC, 0x41,
67320 +     0xAF, 0x3E, 0xAE, 0x40, 0x95, 0x33, 0xEE, 0x3F, 0xC0, 0xFC, 0xFD, 0xE0, 0xEE, 0x36, 0xAE, 0x06,
67321 +     0x85, 0xE0, 0x95, 0x33, 0x52, 0x8E, 0x53, 0x37, 0x50, 0xF5, 0x51, 0xF5, 0x29, 0x31, 0x06, 0xD0,
67322 +     0x05, 0xC0, 0x04, 0xC0, 0x07, 0xC0, 0x06, 0xC0, 0x3B, 0xAF, 0x3A, 0xAE, 0xE0, 0x95, 0x33, 0xEE,
67323 +     0x06, 0xC0, 0xFC, 0xFD, 0x33, 0xEE, 0x34, 0xAE, 0x35, 0x85, 0xE0, 0x95, 0xF5, 0x52, 0x8E, 0x53,
67324 +     0xD0, 0x50, 0xF5, 0x51, 0xD0, 0x29, 0x31, 0x06, 0xD0, 0x02, 0xD0, 0x03, 0xC3, 0x00, 0xD0, 0x01,
67325 +     0x47, 0xF5, 0x9B, 0xEF, 0x46, 0xF5, 0x9A, 0xEE, 0x45, 0xF5, 0x99, 0xED, 0x44, 0xF5, 0x98, 0xEC,
67326 +     0xF5, 0x4A, 0xF5, 0xE4, 0x48, 0x3C, 0x85, 0x4B, 0xAF, 0x49, 0x3D, 0x85, 0xAD, 0x4A, 0xAE, 0x4B,
67327 +     0x31, 0x48, 0xAC, 0x49, 0x8E, 0x4B, 0x8F, 0x80, 0x8C, 0x49, 0x8D, 0x4A, 0x25, 0x4B, 0xE5, 0x48,
67328 +     0xE5, 0x4B, 0xF5, 0x43, 0xF5, 0x42, 0x35, 0x4A, 0x35, 0x49, 0xE5, 0x4A, 0xE5, 0x49, 0xF5, 0x41,
67329 +     0xF5, 0x40, 0x35, 0x48, 0xAA, 0x49, 0xAB, 0x48, 0xAF, 0x2E, 0xAD, 0x48, 0xD1, 0x27, 0xAE, 0x28,
67330 +     0x4A, 0xF5, 0xE4, 0x83, 0x3C, 0x85, 0x4B, 0xF5, 0x49, 0x3D, 0x85, 0x48, 0x4A, 0xAE, 0x4B, 0xAF,
67331 +     0x48, 0xAC, 0x49, 0xAD, 0x4B, 0x8F, 0x80, 0x31, 0x49, 0x8D, 0x4A, 0x8E, 0xE5, 0xC3, 0x48, 0x8C,
67332 +     0xF5, 0x43, 0x95, 0x4B, 0x95, 0x4A, 0xE5, 0x4B, 0xE5, 0x4A, 0xF5, 0x42, 0xF5, 0x41, 0x95, 0x49,
67333 +     0x95, 0x48, 0xE5, 0x49, 0xAB, 0x48, 0xF5, 0x40, 0xAD, 0x48, 0xAA, 0x49, 0xAE, 0x28, 0xAF, 0x2F,
67334 +     0xE4, 0x83, 0xD1, 0x27, 0x4B, 0xF5, 0x4A, 0xF5, 0x85, 0x48, 0x38, 0x85, 0x4B, 0xAF, 0x49, 0x39,
67335 +     0x49, 0xAD, 0x4A, 0xAE, 0x80, 0x31, 0x48, 0xAC, 0x4A, 0x8E, 0x4B, 0x8F, 0x48, 0x8C, 0x49, 0x8D,
67336 +     0x47, 0x25, 0x4B, 0xE5, 0x4A, 0xE5, 0x4B, 0xF5, 0x4A, 0xF5, 0x46, 0x35, 0x45, 0x35, 0x49, 0xE5,
67337 +     0x48, 0xE5, 0x49, 0xF5, 0x48, 0xF5, 0x44, 0x35, 0x48, 0xAA, 0x49, 0xAB, 0x7F, 0xD1, 0x2E, 0xAD,
67338 +     0xF5, 0x4A, 0xF5, 0xE4, 0x48, 0x38, 0x85, 0x4B, 0xAF, 0x49, 0x39, 0x85, 0xAD, 0x4A, 0xAE, 0x4B,
67339 +     0x31, 0x48, 0xAC, 0x49, 0x8E, 0x4B, 0x8F, 0x80, 0x8C, 0x49, 0x8D, 0x4A, 0x4B, 0xE5, 0xC3, 0x48,
67340 +     0x4B, 0xF5, 0x47, 0x95, 0x46, 0x95, 0x4A, 0xE5, 0x49, 0xE5, 0x4A, 0xF5, 0x49, 0xF5, 0x45, 0x95,
67341 +     0x44, 0x95, 0x48, 0xE5, 0x49, 0xAB, 0x48, 0xF5, 0x2F, 0xAD, 0x48, 0xAA, 0x2E, 0x05, 0x7F, 0xD1,
67342 +     0x2B, 0x25, 0x31, 0xE5, 0x2D, 0x05, 0x2B, 0xF5, 0x2F, 0xE5, 0xDE, 0x61, 0xE4, 0x2E, 0xF5, 0x04,
67343 +     0x2C, 0x05, 0x2B, 0xF5, 0x30, 0xE5, 0xCF, 0x61, 0x30, 0xF5, 0x13, 0xC3, 0xF5, 0x13, 0x31, 0xE5,
67344 +     0x25, 0x33, 0xE5, 0x31, 0xE5, 0x33, 0xF5, 0xE0, 0x32, 0xF5, 0x33, 0x32, 0xAF, 0x22, 0xBB, 0x61,
67345 +     0x8F, 0x29, 0xAE, 0x2A, 0xED, 0x83, 0x8E, 0x82, 0xA4, 0x02, 0xF0, 0x75, 0x82, 0xF5, 0x82, 0x25,
67346 +     0x83, 0x35, 0xF0, 0xE5, 0xF0, 0xEA, 0x83, 0xF5, 0x22, 0xF0, 0xEB, 0xA3, 0x28, 0x8F, 0x27, 0x8E,
67347 +     0x2A, 0x8D, 0x29, 0x8C, 0xD2, 0x01, 0x2D, 0x75, 0x11, 0x0C, 0x30, 0x0C, 0xE5, 0x2B, 0x2D, 0x85,
67348 +     0xE9, 0x20, 0x90, 0x2D, 0xF5, 0xE0, 0x25, 0x93, 0x80, 0x0C, 0xC2, 0x2C, 0x25, 0x40, 0x74, 0x0A,
67349 +     0x05, 0x2B, 0xF5, 0x2B, 0xE5, 0x0C, 0xD2, 0x2C, 0x2B, 0x95, 0xD3, 0x2C, 0x2B, 0xAD, 0x48, 0x40,
67350 +     0x2E, 0x8E, 0x25, 0xF1, 0x2C, 0xAD, 0x2F, 0x8F, 0x06, 0xAA, 0x25, 0xF1, 0x2B, 0xAD, 0x07, 0xAB,
67351 +     0x27, 0xAE, 0x28, 0xAF, 0x2F, 0xAB, 0x83, 0xD1, 0x2C, 0xAD, 0x2E, 0xAA, 0x27, 0xAE, 0x28, 0xAF,
67352 +     0x2B, 0xAD, 0x83, 0xD1, 0x29, 0xAE, 0x2A, 0xAF, 0x2E, 0x8E, 0x29, 0xF1, 0x2C, 0xAD, 0x2F, 0x8F,
67353 +     0x29, 0xAE, 0x2A, 0xAF, 0x06, 0xAA, 0x29, 0xF1, 0x2B, 0xAD, 0x07, 0xAB, 0x2F, 0xAB, 0x7F, 0xD1,
67354 +     0x2C, 0xAD, 0x2E, 0xAA, 0x0C, 0x30, 0x7F, 0xD1, 0xE5, 0x2D, 0x05, 0x90, 0x40, 0x94, 0xC3, 0x2D,
67355 +     0xAD, 0x22, 0x85, 0x40, 0xAE, 0x28, 0xAF, 0x2E, 0x8E, 0x82, 0x8F, 0x27, 0xF0, 0x75, 0xED, 0x83,
67356 +     0x82, 0x25, 0xA4, 0x02, 0xF0, 0xE5, 0x82, 0xF5, 0x83, 0xF5, 0x83, 0x35, 0xE0, 0xA3, 0xFE, 0xE0,
67357 +     0x07, 0xAD, 0x22, 0xFF, 0xE0, 0x70, 0x07, 0x90, 0xE4, 0xF0, 0xFE, 0x54, 0xE0, 0x25, 0xEC, 0xFC,
67358 +     0x82, 0xF5, 0x00, 0x24, 0xF5, 0x05, 0x34, 0xE4, 0xA3, 0xFE, 0xE0, 0x83, 0x08, 0x05, 0xA8, 0xE0,
67359 +     0x33, 0xC3, 0x05, 0x80, 0xD8, 0xCE, 0x33, 0xCE, 0x25, 0xEC, 0xFF, 0xF9, 0xF5, 0xAC, 0x24, 0xE0,
67360 +     0x00, 0x34, 0xE4, 0x82, 0xFA, 0xE0, 0x83, 0xF5, 0xFF, 0x2F, 0xE0, 0xA3, 0xEC, 0xFE, 0x3E, 0xEA,
67361 +     0xAC, 0x24, 0xE0, 0x25, 0x34, 0xE4, 0x82, 0xF5, 0xEE, 0x83, 0xF5, 0x00, 0xF0, 0xEF, 0xA3, 0xF0,
67362 +     0xB9, 0x80, 0xBC, 0x0C, 0x12, 0x80, 0x71, 0x22, 0x67, 0xE5, 0xFD, 0x29, 0x40, 0x03, 0x94, 0xD3,
67363 +     0x2E, 0x5D, 0x75, 0x07, 0x22, 0xA0, 0x5E, 0x75, 0x75, 0x22, 0x5D, 0x75, 0x71, 0x22, 0x1D, 0x5E,
67364 +     0x09, 0x28, 0x12, 0x80, 0x94, 0xD3, 0x67, 0xE5, 0x75, 0x07, 0x40, 0x03, 0x5E, 0x75, 0x2A, 0x5D,
67365 +     0x5D, 0x75, 0x22, 0xAC, 0x4B, 0x5E, 0x75, 0x22, 0x0A, 0x08, 0x30, 0x22, 0x74, 0x78, 0x9D, 0x31,
67366 +     0x76, 0x08, 0x00, 0x76, 0x74, 0x7F, 0x22, 0x0E, 0x50, 0xB4, 0x0B, 0x12, 0x2E, 0x5D, 0x75, 0x06,
67367 +     0x22, 0xD3, 0x5E, 0x75, 0xE0, 0x73, 0x07, 0x90, 0x74, 0x07, 0x90, 0xFC, 0x90, 0xE4, 0xFE, 0xE0,
67368 +     0x90, 0xF0, 0x73, 0x07, 0x90, 0xF0, 0x74, 0x07, 0x54, 0xE0, 0x70, 0x07, 0x07, 0x90, 0xF0, 0xFE,
67369 +     0x90, 0xF0, 0xEC, 0x73, 0xF0, 0xEE, 0x74, 0x07, 0x70, 0x69, 0xE5, 0x22, 0xAF, 0x6C, 0xAE, 0x1F,
67370 +     0x10, 0x24, 0xEF, 0x6D, 0x3E, 0xE4, 0x24, 0xF5, 0x67, 0x05, 0x23, 0xF5, 0x6D, 0x25, 0x28, 0x74,
67371 +     0x35, 0xE4, 0x6D, 0xF5, 0x75, 0x6C, 0xF5, 0x6C, 0x24, 0x80, 0x01, 0x69, 0x6C, 0xAE, 0x6A, 0xE5,
67372 +     0x0E, 0x70, 0x6D, 0xAF, 0xF5, 0x15, 0x24, 0xEF, 0xF5, 0x3E, 0xE4, 0x24, 0x03, 0x6A, 0x75, 0x23,
67373 +     0x24, 0xEF, 0x0E, 0x80, 0xE4, 0x24, 0xF5, 0x1A, 0xE4, 0x23, 0xF5, 0x3E, 0x69, 0xF5, 0x6A, 0xF5,
67374 +     0xD5, 0x11, 0xFF, 0xE4, 0x08, 0x7F, 0x07, 0xC0, 0x07, 0xC0, 0xD5, 0x11, 0xD5, 0x11, 0x10, 0x7F,
67375 +     0x18, 0x7F, 0x07, 0xC0, 0x07, 0xC0, 0xD5, 0x11, 0xD5, 0x11, 0x20, 0x7F, 0x30, 0xD0, 0x31, 0x8F,
67376 +     0x03, 0xD0, 0x2F, 0xD0, 0x24, 0xAF, 0x05, 0xD0, 0x2B, 0x8E, 0x23, 0xAE, 0x2C, 0x05, 0x2C, 0x8F,
67377 +     0x02, 0x70, 0x2C, 0xE5, 0xF5, 0x14, 0x2B, 0x05, 0xED, 0x83, 0x8E, 0x82, 0xE5, 0x2C, 0x05, 0xF0,
67378 +     0x70, 0x2B, 0xAE, 0x2C, 0x14, 0x2B, 0x05, 0x02, 0x83, 0x8E, 0x82, 0xF5, 0x2C, 0x05, 0xF0, 0xEB,
67379 +     0x2B, 0xAE, 0x2C, 0xE5, 0x2B, 0x05, 0x02, 0x70, 0x8E, 0x82, 0xF5, 0x14, 0xF0, 0x2F, 0xE5, 0x83,
67380 +     0x2C, 0xE5, 0x2C, 0x05, 0x02, 0x70, 0x2B, 0xAE, 0xF5, 0x14, 0x2B, 0x05, 0xE5, 0x83, 0x8E, 0x82,
67381 +     0x2C, 0x05, 0xF0, 0x30, 0x2B, 0xAE, 0x2C, 0xE5, 0x2B, 0x05, 0x02, 0x70, 0x8E, 0x82, 0xF5, 0x14,
67382 +     0xF0, 0x31, 0xE5, 0x83, 0xEF, 0x2B, 0x8F, 0x22, 0xAC, 0x24, 0xE0, 0x25, 0x34, 0xE4, 0x82, 0xF5,
67383 +     0xE0, 0x83, 0xF5, 0x00, 0xFB, 0xE0, 0xA3, 0xFE, 0xEE, 0xFF, 0x06, 0xAA, 0xFD, 0xE0, 0x95, 0x33,
67384 +     0xC0, 0x06, 0xC0, 0xFC, 0x95, 0x33, 0xEE, 0x07, 0x8E, 0x53, 0x8F, 0xE0, 0xF5, 0x51, 0xF5, 0x52,
67385 +     0xD0, 0x07, 0xD0, 0x50, 0x29, 0x21, 0x12, 0x06, 0x2E, 0x8E, 0x2F, 0x8F, 0x2C, 0x8C, 0x2D, 0x8D,
67386 +     0xE0, 0x25, 0x2B, 0xE5, 0x82, 0xF5, 0x00, 0x24, 0xF5, 0x05, 0x34, 0xE4, 0xA3, 0xFA, 0xE0, 0x83,
67387 +     0xAE, 0xFF, 0xFB, 0xE0, 0x95, 0x33, 0xEE, 0x02, 0xC0, 0xFC, 0xFD, 0xE0, 0xEE, 0x07, 0xC0, 0x06,
67388 +     0x8F, 0xE0, 0x95, 0x33, 0xF5, 0x52, 0x8E, 0x53, 0xD0, 0x50, 0xF5, 0x51, 0x12, 0x06, 0xD0, 0x07,
67389 +     0x2F, 0xE5, 0x29, 0x21, 0xE5, 0x2F, 0xF5, 0x2F, 0x2E, 0xF5, 0x3E, 0x2E, 0xF5, 0x3D, 0x2D, 0xE5,
67390 +     0x3C, 0x2C, 0xE5, 0x2D, 0x2F, 0xAF, 0x2C, 0xF5, 0x2D, 0xAD, 0x2E, 0xAE, 0x1F, 0x30, 0x75, 0xFC,
67391 +     0x33, 0x8E, 0x34, 0x8F, 0x31, 0x8C, 0x32, 0x8D, 0x32, 0x45, 0x31, 0xE5, 0x42, 0x33, 0xE5, 0xFF,
67392 +     0x42, 0x34, 0xE5, 0x07, 0x09, 0x70, 0xEF, 0x07, 0xF5, 0x01, 0x34, 0x75, 0xF5, 0x32, 0xF5, 0x33,
67393 +     0x20, 0x31, 0xE5, 0x31, 0x30, 0x15, 0x17, 0xE7, 0x33, 0xAE, 0x34, 0xAF, 0x31, 0xAC, 0x32, 0xAD,
67394 +     0x8F, 0x8F, 0x21, 0x12, 0x8D, 0x33, 0x8E, 0x34, 0x80, 0x31, 0x8C, 0x32, 0x7E, 0x31, 0xAF, 0xE4,
67395 +     0xE5, 0xFB, 0xE4, 0x00, 0xF5, 0xE0, 0x25, 0x30, 0xAC, 0x07, 0xAD, 0x30, 0x84, 0x02, 0x12, 0x06,
67396 +     0x07, 0xE7, 0x30, 0xEE, 0x7E, 0xFF, 0x30, 0x05, 0xEF, 0x0B, 0x80, 0x00, 0xC3, 0xCE, 0x07, 0x78,
67397 +     0xD8, 0x13, 0xCE, 0x13, 0xBB, 0x0B, 0xFF, 0xF9, 0x30, 0xAF, 0xD9, 0x03, 0xFE, 0xFD, 0xFC, 0xE4,
67398 +     0x75, 0xA8, 0x53, 0x75, 0x51, 0xF5, 0xC0, 0x52, 0x21, 0x12, 0x50, 0xF5, 0x8E, 0x34, 0x8F, 0x29,
67399 +     0x8C, 0x32, 0x8D, 0x33, 0x34, 0x25, 0xE4, 0x31, 0x33, 0xE5, 0x34, 0xF5, 0x33, 0xF5, 0x80, 0x34,
67400 +     0xF5, 0x32, 0x35, 0xE4, 0x31, 0x35, 0xE4, 0x32, 0x32, 0xAF, 0x31, 0xF5, 0xFF, 0x24, 0x75, 0x22,
67401 +     0xF5, 0x25, 0xF5, 0xE4, 0x75, 0x27, 0xF5, 0x26, 0x23, 0xAF, 0x01, 0x23, 0x28, 0x8F, 0xD5, 0x11,
67402 +     0x95, 0xC3, 0x28, 0xE5, 0x85, 0x03, 0x50, 0x24, 0x28, 0xE5, 0x24, 0x28, 0x40, 0x25, 0x95, 0xD3,
67403 +     0x25, 0x28, 0x85, 0x03, 0x27, 0x25, 0x28, 0xE5, 0x35, 0xE4, 0x27, 0xF5, 0x05, 0x26, 0xF5, 0x26,
67404 +     0xC3, 0x23, 0xE5, 0x23, 0xD2, 0x40, 0x40, 0x94, 0x6C, 0xAE, 0x68, 0xE5, 0x09, 0x70, 0x6D, 0xAF,
67405 +     0x2A, 0x8F, 0x29, 0x8E, 0x80, 0x07, 0x68, 0x75, 0x04, 0x24, 0xEF, 0x19, 0x3E, 0xE4, 0x2A, 0xF5,
67406 +     0xF5, 0xE4, 0x29, 0xF5, 0x74, 0x67, 0x05, 0x68, 0xF5, 0x6D, 0x25, 0x28, 0x6C, 0x35, 0xE4, 0x6D,
67407 +     0xFF, 0xE4, 0x6C, 0xF5, 0x30, 0x8F, 0xD5, 0x11, 0x26, 0xAE, 0x27, 0xE5, 0xC3, 0xCE, 0x06, 0x78,
67408 +     0xD8, 0x13, 0xCE, 0x13, 0xE4, 0x2F, 0xF5, 0xF9, 0x24, 0xAB, 0x31, 0xF5, 0x2A, 0xAF, 0x25, 0xAD,
67409 +     0x7A, 0x01, 0x29, 0xAE, 0xE0, 0x70, 0x07, 0x90, 0xE0, 0xF0, 0xFE, 0x54, 0x04, 0x44, 0xF9, 0x54,
67410 +     0x72, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x74, 0xE0, 0x73, 0x07, 0x07, 0x90, 0xF0, 0xFF,
67411 +     0x0F, 0x74, 0xE0, 0x74, 0x75, 0x07, 0x90, 0xF0, 0x22, 0xF0, 0xE4, 0xE0, 0x5D, 0x7F, 0x20, 0x7E,
67412 +     0xE4, 0x1D, 0x0E, 0x12, 0x68, 0x75, 0x67, 0xF5, 0x01, 0x69, 0x75, 0x07, 0x75, 0x03, 0x6A, 0x75,
67413 +     0x6D, 0x75, 0x00, 0x6C, 0xAF, 0x6C, 0xAE, 0x00, 0x08, 0x24, 0xEF, 0x6D, 0x3E, 0xE4, 0x66, 0xF5,
67414 +     0x08, 0x90, 0x65, 0xF5, 0xF0, 0x03, 0x74, 0x3C, 0x90, 0xF0, 0x01, 0x74, 0x90, 0xF0, 0x47, 0x08,
67415 +     0x90, 0xF0, 0x48, 0x08, 0x0E, 0x74, 0x4B, 0x08, 0x4A, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74,
67416 +     0xF0, 0x04, 0x4C, 0x08, 0x7F, 0x88, 0x22, 0x12, 0x71, 0x00, 0x7E, 0x42, 0x75, 0x84, 0x51, 0x06,
67417 +     0x5E, 0x75, 0x21, 0x5D, 0x24, 0x8E, 0x22, 0xD8, 0x27, 0x12, 0x25, 0x8F, 0x04, 0x26, 0x75, 0xE4,
67418 +     0xE4, 0x00, 0x27, 0x75, 0x29, 0xF5, 0x28, 0xF5, 0x85, 0x82, 0x27, 0x85, 0xF5, 0xE0, 0x83, 0x26,
67419 +     0xF5, 0xE0, 0xA3, 0x2A, 0xFF, 0x2A, 0xAE, 0x2B, 0xE0, 0x95, 0x33, 0xEE, 0x85, 0xE4, 0xFC, 0xFD,
67420 +     0x24, 0x85, 0x53, 0x25, 0xF5, 0x51, 0xF5, 0x52, 0x29, 0x21, 0x12, 0x50, 0x2F, 0x8E, 0x30, 0x8F,
67421 +     0x2D, 0x8C, 0x2E, 0x8D, 0xE5, 0x2C, 0xF5, 0xE4, 0x03, 0xE7, 0x30, 0x30, 0x85, 0x01, 0x2C, 0x75,
67422 +     0x2E, 0x85, 0x30, 0x2F, 0xE5, 0x00, 0x7E, 0x2F, 0xF5, 0x2C, 0x25, 0x30, 0x2F, 0x35, 0xEE, 0x2B,
67423 +     0x27, 0xE5, 0x2A, 0xF5, 0xF5, 0x02, 0x24, 0xFF, 0xFE, 0x26, 0xE5, 0x27, 0x26, 0xF5, 0x00, 0x34,
67424 +     0x83, 0x8E, 0x82, 0x8F, 0xA3, 0xF0, 0x2A, 0xE5, 0x05, 0xF0, 0x2B, 0xE5, 0x70, 0x29, 0xE5, 0x29,
67425 +     0xC3, 0x28, 0x05, 0x02, 0x28, 0xE5, 0x10, 0x94, 0x8C, 0x40, 0x00, 0x94, 0x4E, 0x08, 0x90, 0x22,
67426 +     0xE5, 0x23, 0xF5, 0xE0, 0x0B, 0xE7, 0x30, 0x64, 0x63, 0x7F, 0x20, 0x7E, 0x00, 0x7C, 0x23, 0xAD,
67427 +     0x05, 0x0D, 0x0D, 0x12, 0xAE, 0x66, 0xE5, 0x66, 0x05, 0x02, 0x70, 0x65, 0x82, 0xF5, 0x14, 0x65,
67428 +     0x23, 0xE5, 0x83, 0x8E, 0x70, 0x68, 0xE5, 0xF0, 0x07, 0x68, 0x75, 0x26, 0x28, 0x74, 0x67, 0x05,
67429 +     0x6D, 0xF5, 0x6D, 0x25, 0xF5, 0x6C, 0x35, 0xE4, 0xAF, 0x6C, 0xAE, 0x6C, 0x08, 0x24, 0xEF, 0x6D,
67430 +     0x3E, 0xE4, 0x66, 0xF5, 0x22, 0x12, 0x65, 0xF5, 0x7E, 0x42, 0x7F, 0x88, 0x15, 0x06, 0x80, 0x00,
67431 +     0x7E, 0x42, 0x7F, 0x68, 0x7E, 0x06, 0x61, 0x01, 0x12, 0x71, 0x7F, 0x20, 0xF5, 0xE4, 0x1D, 0x0E,
67432 +     0x01, 0x69, 0x75, 0x68, 0x21, 0x12, 0x6A, 0xF5, 0x3A, 0x06, 0x90, 0xF2, 0xA3, 0x04, 0x70, 0xE0,
67433 +     0x60, 0xAA, 0x64, 0xE0, 0x3A, 0x06, 0x90, 0x17, 0x40, 0xF0, 0x75, 0xE0, 0xF7, 0x7B, 0x79, 0xA4,
67434 +     0xF7, 0x19, 0xF0, 0xE5, 0x09, 0x90, 0xE0, 0xA3, 0x0D, 0x80, 0xF0, 0xE1, 0x27, 0x76, 0x7A, 0x78,
67435 +     0x90, 0x00, 0x76, 0x08, 0x10, 0x74, 0xE1, 0x09, 0x78, 0x78, 0xE4, 0xF0, 0x90, 0xF6, 0x08, 0xF6,
67436 +     0x90, 0xF0, 0xDF, 0x09, 0x85, 0x74, 0xDB, 0x09, 0xF0, 0x81, 0x74, 0xF0, 0x74, 0xDC, 0x09, 0x90,
67437 +     0x90, 0xE4, 0xF0, 0x01, 0x90, 0xF0, 0xE0, 0x09, 0x90, 0xF0, 0xF9, 0x07, 0xE4, 0x74, 0xFA, 0x07,
67438 +     0x38, 0x06, 0x90, 0xF0, 0xA3, 0x02, 0x70, 0xE0, 0x51, 0x2A, 0x60, 0xE0, 0x88, 0x22, 0x12, 0x84,
67439 +     0xE0, 0x39, 0x06, 0x90, 0x71, 0x00, 0x7E, 0xFF, 0x70, 0x07, 0x90, 0x06, 0xF0, 0x01, 0x44, 0xE0,
67440 +     0xE0, 0x38, 0x06, 0x90, 0x90, 0x0E, 0xE0, 0x30, 0x44, 0xE0, 0x00, 0x0D, 0x00, 0x7F, 0xF0, 0x18,
67441 +     0x0B, 0x12, 0x0D, 0x7E, 0xD2, 0x09, 0x90, 0xCE, 0x90, 0xF0, 0x05, 0x74, 0xFF, 0x74, 0xDD, 0x09,
67442 +     0x77, 0x78, 0xE4, 0xF0, 0xE6, 0x77, 0x78, 0xF6, 0x7C, 0x24, 0xE0, 0x25, 0x08, 0xF6, 0xE4, 0xF8,
67443 +     0x06, 0x77, 0x78, 0xF6, 0xED, 0x04, 0xB4, 0xE6, 0x75, 0x2F, 0x5D, 0x75, 0x71, 0x22, 0x69, 0x5E,
67444 +     0xD3, 0x67, 0xE5, 0x8D, 0x07, 0x40, 0x03, 0x94, 0x75, 0x2E, 0x5D, 0x75, 0xE5, 0x22, 0xBC, 0x5E,
67445 +     0x06, 0xE7, 0x30, 0x64, 0x00, 0x03, 0x0B, 0x30, 0x5D, 0x75, 0xFA, 0x80, 0xD8, 0x5E, 0x75, 0x21,
67446 +     0x60, 0x73, 0xE5, 0x22, 0x7F, 0x20, 0x7E, 0x1B, 0x1D, 0x0E, 0x12, 0x1D, 0x75, 0x2D, 0x5D, 0x75,
67447 +     0x08, 0xD2, 0x55, 0x5E, 0xE0, 0xAD, 0x01, 0x90, 0xE4, 0xF0, 0x08, 0x44, 0x32, 0x04, 0x12, 0xFF,
67448 +     0xE0, 0x12, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x0E, 0x70, 0x07, 0x64, 0x20, 0xEF, 0x20, 0xAF,
67449 +     0x20, 0xAF, 0x08, 0xE0, 0x30, 0x13, 0xC3, 0xEF, 0x5D, 0x75, 0x06, 0xE0, 0x76, 0x5E, 0x75, 0x2E,
67450 +     0xE0, 0x13, 0x06, 0x90, 0x19, 0x60, 0x64, 0x65, 0x25, 0x7F, 0x20, 0x7E, 0x75, 0x1D, 0x0E, 0x12,
67451 +     0x5E, 0x75, 0x2D, 0x5D, 0x13, 0x06, 0x90, 0x55, 0x54, 0xED, 0xFD, 0xE0, 0xF5, 0xE0, 0xF0, 0xBF,
67452 +     0x65, 0x62, 0xE5, 0x64, 0xE5, 0x04, 0x70, 0x5E, 0x60, 0x5D, 0x65, 0x61, 0x61, 0x5D, 0x85, 0x08,
67453 +     0xD2, 0x62, 0x5E, 0x85, 0x13, 0x06, 0x90, 0x08, 0xAA, 0x64, 0xF5, 0xE0, 0x12, 0x62, 0xA9, 0x61,
67454 +     0x08, 0xC2, 0xEB, 0x02, 0xC4, 0x64, 0xE5, 0x22, 0x22, 0xF5, 0x03, 0x54, 0x0F, 0x54, 0x64, 0xE5,
67455 +     0x07, 0x90, 0x6B, 0xF5, 0xF0, 0x03, 0x74, 0xFD, 0x03, 0x08, 0x90, 0xE4, 0xFD, 0x07, 0x90, 0xF0,
67456 +     0x08, 0x90, 0xF0, 0x04, 0xF0, 0x03, 0x74, 0x67, 0x6A, 0x08, 0x90, 0xE4, 0x69, 0x08, 0x90, 0xF0,
67457 +     0x68, 0x08, 0x90, 0xF0, 0x6B, 0x08, 0x90, 0xF0, 0x08, 0x90, 0xF0, 0x04, 0x90, 0xE4, 0xF0, 0x67,
67458 +     0x7E, 0xF0, 0x01, 0x0D, 0x12, 0x01, 0x7F, 0x0D, 0x0D, 0x90, 0xCE, 0x0B, 0xF0, 0x80, 0x74, 0x45,
67459 +     0xF0, 0x65, 0x0D, 0x90, 0xF0, 0x47, 0x0D, 0x90, 0xF0, 0x67, 0x0D, 0x90, 0x74, 0xA9, 0x0D, 0x90,
67460 +     0x90, 0xE4, 0xF0, 0xFF, 0x90, 0xF0, 0xF9, 0x07, 0xFC, 0x74, 0xFA, 0x07, 0x60, 0x6B, 0xE5, 0xF0,
67461 +     0xB4, 0x22, 0xE5, 0x05, 0x08, 0x90, 0x08, 0x01, 0xF0, 0x19, 0x74, 0x3B, 0x08, 0x90, 0x06, 0x80,
67462 +     0xF0, 0x31, 0x74, 0x3B, 0x74, 0x43, 0x08, 0x90, 0x01, 0x74, 0xF0, 0x03, 0x3E, 0x08, 0x90, 0xF0,
67463 +     0x74, 0xF0, 0x07, 0x74, 0x08, 0x90, 0xF0, 0x05, 0xF0, 0x0B, 0x74, 0x52, 0x74, 0x51, 0x08, 0x90,
67464 +     0x08, 0x90, 0xF0, 0x07, 0xF0, 0x0A, 0x74, 0x52, 0x74, 0x51, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x06,
67465 +     0xF0, 0x03, 0x74, 0x3C, 0x74, 0x3D, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x14, 0xF0, 0x01, 0x74, 0x3C,
67466 +     0xE0, 0x70, 0x07, 0x90, 0x90, 0xF0, 0xF9, 0x54, 0x01, 0x74, 0x72, 0x07, 0x73, 0x07, 0x90, 0xF0,
67467 +     0xF0, 0x04, 0xE4, 0xE0, 0xE0, 0x74, 0x07, 0x90, 0x90, 0xF0, 0xFF, 0x74, 0xE4, 0xE0, 0x75, 0x07,
67468 +     0x76, 0x07, 0x90, 0xF0, 0xF5, 0xF0, 0xE4, 0xE0, 0x75, 0x68, 0xF5, 0x67, 0x6A, 0xF5, 0x01, 0x69,
67469 +     0x75, 0x00, 0x6C, 0x75, 0x22, 0xE5, 0x00, 0x6D, 0x0A, 0x60, 0xFE, 0x24, 0x75, 0x0E, 0x70, 0x04,
67470 +     0x5E, 0x75, 0x23, 0x5D, 0x5D, 0x75, 0x22, 0x05, 0xE7, 0x5E, 0x75, 0x2B, 0x2E, 0x5D, 0x75, 0x22,
67471 +     0x22, 0x92, 0x5E, 0x75, 0x7E, 0x0E, 0x08, 0x30, 0x12, 0x33, 0x7F, 0x20, 0x07, 0x90, 0x1D, 0x0E,
67472 +     0x10, 0x44, 0xE0, 0x07, 0x20, 0x7E, 0x22, 0xF0, 0x0E, 0x12, 0x3A, 0x7F, 0xAD, 0x01, 0x90, 0x1D,
67473 +     0xF0, 0xF7, 0x54, 0xE0, 0x54, 0xEF, 0x20, 0xAF, 0x75, 0x20, 0xF5, 0xEF, 0x60, 0x75, 0x01, 0x5F,
67474 +     0x20, 0x7E, 0x22, 0xC5, 0x0E, 0x12, 0x51, 0x7F, 0x22, 0x5D, 0x75, 0x1D, 0x22, 0x1D, 0x5E, 0x75,
67475 +     0x57, 0x7F, 0x20, 0x7E, 0x75, 0x1D, 0x0E, 0x12, 0x6D, 0x75, 0x00, 0x6C, 0x67, 0xF5, 0xE4, 0x00,
67476 +     0xF5, 0x01, 0x69, 0x75, 0x22, 0x5D, 0x75, 0x68, 0x22, 0x4B, 0x5E, 0x75, 0x6B, 0x7F, 0x20, 0x7E,
67477 +     0x75, 0x1D, 0x0E, 0x12, 0x6D, 0x75, 0x00, 0x6C, 0x67, 0xF5, 0xE4, 0x00, 0x75, 0x27, 0x5D, 0x75,
67478 +     0xAE, 0x22, 0xC9, 0x5E, 0x8F, 0x6D, 0xAF, 0x6C, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x1F, 0x24,
67479 +     0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x6D, 0xAF, 0x6C, 0xEF, 0x83, 0x8E, 0x82,
67480 +     0x82, 0xF5, 0x20, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x6D, 0xAF, 0x6C,
67481 +     0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x21, 0x24, 0x83, 0xF5, 0x3E, 0xE4, 0xAE, 0xF0, 0x4D, 0x74,
67482 +     0x8F, 0x6D, 0xAF, 0x6C, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x22, 0x24, 0x83, 0xF5, 0x3E, 0xE4,
67483 +     0xAE, 0xF0, 0x4D, 0x74, 0x8F, 0x6D, 0xAF, 0x6C, 0xEF, 0x83, 0x8E, 0x82, 0x82, 0xF5, 0x23, 0x24,
67484 +     0x83, 0xF5, 0x3E, 0xE4, 0xE5, 0xF0, 0x4D, 0x74, 0x1F, 0x03, 0xB4, 0x67, 0xE0, 0xA9, 0x0D, 0x90,
67485 +     0xF0, 0x24, 0x00, 0x90, 0xE0, 0xAA, 0x0D, 0x90, 0xF0, 0x25, 0x00, 0x90, 0xE0, 0xAB, 0x0D, 0x90,
67486 +     0xF0, 0x26, 0x00, 0x90, 0x75, 0x2E, 0x5D, 0x75, 0x05, 0x22, 0x64, 0x5E, 0x25, 0x28, 0x74, 0x67,
67487 +     0xE4, 0x6D, 0xF5, 0x6D, 0x6C, 0xF5, 0x6C, 0x35, 0x7B, 0x78, 0xD3, 0x22, 0x18, 0x00, 0x94, 0xE6,
67488 +     0x40, 0x00, 0x94, 0xE6, 0x16, 0xE6, 0x08, 0x72, 0x16, 0x01, 0x70, 0x18, 0xE0, 0xDD, 0x09, 0x90,
67489 +     0x30, 0x02, 0x03, 0x70, 0x77, 0x78, 0xE4, 0x47, 0x49, 0x08, 0x90, 0xF6, 0xE6, 0xF6, 0x18, 0xE0,
67490 +     0x7D, 0x78, 0x08, 0x60, 0x70, 0x18, 0xE6, 0x06, 0x76, 0x78, 0x06, 0x01, 0x49, 0x08, 0x90, 0xE6,
67491 +     0xAE, 0x08, 0x90, 0xF0, 0x60, 0xE6, 0xF6, 0xE0, 0x06, 0x7F, 0x78, 0x08, 0x01, 0x70, 0x18, 0xE6,
67492 +     0xE6, 0x76, 0x78, 0x06, 0xF0, 0xAE, 0x08, 0x90, 0xE0, 0x13, 0x09, 0x90, 0x08, 0x60, 0xE6, 0xF6,
67493 +     0xE6, 0x06, 0x81, 0x78, 0x06, 0x01, 0x70, 0x18, 0x90, 0xE6, 0x76, 0x78, 0x90, 0xF0, 0x13, 0x09,
67494 +     0xF6, 0xE0, 0x78, 0x09, 0x78, 0x08, 0x60, 0xE6, 0x18, 0xE6, 0x06, 0x83, 0x78, 0x06, 0x01, 0x70,
67495 +     0x09, 0x90, 0xE6, 0x76, 0xE4, 0x22, 0xF0, 0x78, 0x08, 0xF6, 0x78, 0x78, 0xF6, 0x77, 0x78, 0xF6,
67496 +     0x25, 0xE6, 0x77, 0x78, 0xF8, 0x7C, 0x24, 0xE0, 0xE6, 0x08, 0xFE, 0xE6, 0xF6, 0x26, 0x79, 0x78,
67497 +     0xF6, 0x36, 0xEE, 0x18, 0xE0, 0x13, 0x06, 0x90, 0x7E, 0x20, 0xE7, 0x30, 0x18, 0x7B, 0x7F, 0x20,
67498 +     0x00, 0x7C, 0xFD, 0xE6, 0x78, 0x0D, 0x0D, 0x12, 0xE0, 0x25, 0xE6, 0x77, 0xE6, 0xF8, 0x7C, 0x24,
67499 +     0xFD, 0xE6, 0x08, 0xFC, 0x82, 0x7F, 0x20, 0x7E, 0x78, 0x0D, 0x0D, 0x12, 0xC3, 0xE6, 0x06, 0x77,
67500 +     0xBC, 0x40, 0x04, 0x94, 0x90, 0xE6, 0x78, 0x78, 0x08, 0xF0, 0x27, 0x00, 0x4F, 0x00, 0x90, 0xE6,
67501 +     0x2E, 0x5D, 0x75, 0xF0, 0x22, 0x64, 0x5E, 0x75, 0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00,
67502 +     0x73, 0x65, 0x54, 0x09, 0x09, 0x00, 0x0A, 0x74, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75,
67503 +     0x42, 0x4C, 0x09, 0x09, 0x09, 0x09, 0x00, 0x0A, 0x4C, 0x4F, 0x43, 0x09, 0x0A, 0x64, 0x25, 0x3D,
67504 +     0x47, 0x09, 0x09, 0x00, 0x00, 0x0A, 0x45, 0x42, 0x69, 0x78, 0x45, 0x09, 0x01, 0x00, 0x0A, 0x74,
67505 +     0x4F, 0x4D, 0x41, 0x09, 0x53, 0x4E, 0x20, 0x4E, 0x43, 0x09, 0x00, 0x0A, 0x44, 0x49, 0x20, 0x44,
67506 +     0x00, 0x0A, 0x45, 0x4C, 0x57, 0x44, 0x43, 0x09, 0x0A, 0x54, 0x49, 0x41, 0x44, 0x43, 0x09, 0x00,
67507 +     0x0A, 0x41, 0x45, 0x4D, 0x2D, 0x2D, 0x2D, 0x00, 0x25, 0x00, 0x0A, 0x2D, 0x43, 0x00, 0x0A, 0x44,
67508 +     0x6E, 0x6F, 0x44, 0x44, 0x43, 0x00, 0x0A, 0x65, 0x47, 0x41, 0x49, 0x44, 0x69, 0x78, 0x65, 0x2D,
67509 +     0x09, 0x00, 0x0A, 0x74, 0x45, 0x53, 0x44, 0x43, 0x43, 0x00, 0x0A, 0x54, 0x2D, 0x4B, 0x50, 0x44,
67510 +     0x00, 0x0A, 0x78, 0x25, 0x25, 0x3A, 0x52, 0x09, 0x4F, 0x00, 0x20, 0x64, 0x20, 0x64, 0x25, 0x3A,
67511 +     0x25, 0x3A, 0x53, 0x00, 0x44, 0x00, 0x20, 0x64, 0x20, 0x64, 0x25, 0x3A, 0x25, 0x3A, 0x50, 0x00,
67512 +     0x09, 0x00, 0x0A, 0x44, 0x63, 0x74, 0x61, 0x6D, 0x0A, 0x64, 0x65, 0x68, 0x02, 0x08, 0x20, 0x00,
67513 +     0x20, 0x7E, 0xA0, 0x21, 0x0E, 0x12, 0x10, 0x7F, 0x00, 0x06, 0x90, 0x1D, 0xE0, 0xA3, 0xFE, 0xE0,
67514 +     0xC3, 0xCE, 0x06, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x25, 0x01, 0x54, 0xF9, 0x06, 0x90, 0xFD, 0xE0,
67515 +     0x13, 0xC4, 0xE0, 0x00, 0x54, 0x4D, 0x01, 0x54, 0x06, 0x90, 0xFF, 0x03, 0xFC, 0x54, 0xE0, 0x31,
67516 +     0x07, 0x90, 0xF0, 0x4F, 0x01, 0x44, 0xE0, 0x7B, 0x31, 0x06, 0x90, 0xF0, 0xFF, 0x03, 0x54, 0xE0,
67517 +     0xE0, 0x7C, 0x07, 0x90, 0xF0, 0x4F, 0xF8, 0x54, 0xE0, 0x94, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
67518 +     0x44, 0xE0, 0x95, 0x07, 0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0x96, 0x90, 0xF0, 0x03, 0x44,
67519 +     0x54, 0xE0, 0x95, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x98, 0x99, 0x07, 0x90, 0xF0,
67520 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x9A, 0x07, 0x90, 0x02, 0x44, 0xF8, 0x54, 0x99, 0x07, 0x90, 0xF0,
67521 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x7F, 0x07, 0x90, 0xD2, 0xF0, 0x03, 0x44, 0xD9, 0x01, 0x12, 0x0C,
67522 +     0xE0, 0xC5, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0x31, 0x06, 0x07, 0x90, 0xFF, 0x03,
67523 +     0xF8, 0x54, 0xE0, 0xC6, 0x07, 0x90, 0xF0, 0x4F, 0x01, 0x44, 0xE0, 0xDE, 0xDF, 0x07, 0x90, 0xF0,
67524 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xE0, 0x07, 0x90, 0x03, 0x44, 0xF8, 0x54, 0xDF, 0x07, 0x90, 0xF0,
67525 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xE2, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xE3, 0x07,
67526 +     0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0xE4, 0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0xE3, 0x07,
67527 +     0x07, 0x90, 0xF0, 0xFE, 0x03, 0x44, 0xE0, 0xC9, 0x03, 0x06, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
67528 +     0xE0, 0x80, 0x07, 0x90, 0x90, 0xFF, 0x01, 0x54, 0xC4, 0xE0, 0x01, 0x06, 0x54, 0x13, 0x13, 0x13,
67529 +     0x1F, 0x60, 0x6F, 0x01, 0x16, 0x7F, 0x20, 0x7E, 0x12, 0x13, 0xC4, 0xE0, 0x06, 0x90, 0x06, 0x0D,
67530 +     0x80, 0x54, 0xE0, 0x01, 0x13, 0x13, 0x13, 0xC4, 0x90, 0xFF, 0x01, 0x54, 0x54, 0xE0, 0x80, 0x07,
67531 +     0x90, 0xF0, 0x4F, 0xFE, 0xC4, 0xE0, 0x00, 0x06, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x2B, 0xE0, 0x20,
67532 +     0x3F, 0x54, 0x13, 0x13, 0xA3, 0x23, 0xE0, 0x20, 0x13, 0x13, 0xC4, 0xE0, 0x20, 0x01, 0x54, 0x13,
67533 +     0x07, 0x90, 0x18, 0xE0, 0xFC, 0x54, 0xE0, 0x7F, 0xFC, 0x54, 0xE0, 0xF0, 0x03, 0x06, 0x90, 0xF0,
67534 +     0xF0, 0xFB, 0x54, 0xE0, 0x75, 0x22, 0x5D, 0x75, 0xE5, 0x22, 0xFC, 0x5E, 0x7E, 0x16, 0x60, 0x73,
67535 +     0x12, 0x00, 0x7F, 0x20, 0x5D, 0x75, 0x1D, 0x0E, 0x88, 0x5E, 0x75, 0x22, 0x01, 0x90, 0x08, 0xD2,
67536 +     0x20, 0x44, 0xE0, 0xAD, 0xEF, 0x20, 0xAF, 0xF0, 0xAF, 0x39, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20,
67537 +     0x90, 0x31, 0xE0, 0x20, 0xFE, 0xE0, 0x00, 0x06, 0x07, 0x78, 0xE0, 0xA3, 0xCE, 0x13, 0xC3, 0xCE,
67538 +     0x20, 0xF9, 0xD8, 0x13, 0x06, 0x90, 0x24, 0xE0, 0x13, 0xC4, 0xE0, 0x00, 0x20, 0x03, 0x54, 0x13,
67539 +     0x13, 0xE0, 0x18, 0xE0, 0x20, 0x3F, 0x54, 0x13, 0x06, 0x90, 0x10, 0xE0, 0x13, 0xC4, 0xE0, 0x12,
67540 +     0x06, 0x70, 0x07, 0x54, 0x75, 0x22, 0x5D, 0x75, 0x62, 0xE5, 0xFC, 0x5E, 0x04, 0x70, 0x5E, 0x65,
67541 +     0x5D, 0x65, 0x61, 0xE5, 0x5D, 0x85, 0x08, 0x60, 0x62, 0x5E, 0x85, 0x61, 0x61, 0xAA, 0x08, 0xD2,
67542 +     0x02, 0x12, 0x62, 0xA9, 0x22, 0x08, 0xC2, 0xEB, 0x7E, 0x07, 0x08, 0x30, 0x12, 0x07, 0x7F, 0x20,
67543 +     0x06, 0x90, 0x1D, 0x0E, 0x13, 0xC4, 0xE0, 0x00, 0x20, 0x03, 0x54, 0x13, 0x13, 0xE0, 0x13, 0xE0,
67544 +     0x20, 0x3F, 0x54, 0x13, 0xE0, 0xA3, 0x0B, 0xE0, 0x13, 0x13, 0x13, 0xC4, 0xE0, 0x30, 0x01, 0x54,
67545 +     0x20, 0x5D, 0x75, 0x07, 0x22, 0xAD, 0x5E, 0x75, 0x75, 0x22, 0x5D, 0x75, 0x30, 0x22, 0xBF, 0x5E,
67546 +     0x20, 0x7E, 0x07, 0x08, 0x0E, 0x12, 0x21, 0x7F, 0x12, 0x06, 0x90, 0x1D, 0x54, 0x13, 0xC4, 0xE0,
67547 +     0x94, 0xD3, 0xFF, 0x07, 0xE4, 0x02, 0x40, 0x04, 0x94, 0xD3, 0xEF, 0xFF, 0x1F, 0x01, 0x40, 0x02,
67548 +     0xE0, 0xBD, 0x07, 0x90, 0x60, 0x6F, 0x03, 0x54, 0x90, 0x18, 0x71, 0x02, 0xC4, 0xE0, 0x12, 0x06,
67549 +     0x70, 0x07, 0x54, 0x13, 0x22, 0x5D, 0x75, 0x06, 0x22, 0xFC, 0x5E, 0x75, 0x28, 0x7F, 0x20, 0x7E,
67550 +     0x90, 0x1D, 0x0E, 0x12, 0x54, 0xE0, 0xAD, 0x01, 0x20, 0xAF, 0xF0, 0xDF, 0xF5, 0xEF, 0x54, 0xEF,
67551 +     0x01, 0x5F, 0x75, 0x20, 0x22, 0xC5, 0x60, 0x75, 0x07, 0x90, 0x07, 0xAD, 0xFE, 0x54, 0xE0, 0x9C,
67552 +     0xFD, 0x54, 0xE0, 0xF0, 0x7B, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xB6, 0x07, 0x90,
67553 +     0x90, 0xF0, 0x02, 0x44, 0x54, 0xE0, 0xB8, 0x07, 0x54, 0xE0, 0xF0, 0xFC, 0xF0, 0x08, 0x44, 0xF3,
67554 +     0x44, 0xCF, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x10, 0x07, 0x90, 0xF0, 0xC0, 0x02, 0x44, 0xE0, 0xB7,
67555 +     0xFD, 0x54, 0xE0, 0xF0, 0x7C, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x54, 0xED, 0xF0, 0x02,
67556 +     0x07, 0x90, 0xFF, 0x03, 0xFC, 0x54, 0xE0, 0xBD, 0x07, 0x90, 0xF0, 0x4F, 0x01, 0x44, 0xE0, 0x94,
67557 +     0x96, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03, 0xFC, 0x54, 0xE0, 0xF9,
67558 +     0xF3, 0x54, 0xE0, 0xF0, 0xE0, 0xF0, 0x04, 0x44, 0x20, 0x44, 0xCF, 0x54, 0xC0, 0x44, 0xE0, 0xF0,
67559 +     0x00, 0x0D, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0x44, 0x9F, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x20,
67560 +     0x90, 0xE0, 0xF0, 0x18, 0x90, 0xF0, 0x20, 0x0D, 0x90, 0xE0, 0x00, 0x0D, 0x90, 0xF0, 0x40, 0x0D,
67561 +     0x90, 0xE0, 0x00, 0x0D, 0x90, 0xF0, 0x60, 0x0D, 0x03, 0xBD, 0x8C, 0x0D, 0xF0, 0x6D, 0x74, 0x05,
67562 +     0x59, 0x74, 0x03, 0x80, 0x01, 0x0D, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
67563 +     0xF0, 0x04, 0x44, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0xF0, 0xDF, 0x54, 0xE0, 0x21, 0x0D, 0x90, 0xE0,
67564 +     0x01, 0x0D, 0x90, 0xF0, 0x41, 0x0D, 0x90, 0xE0, 0x01, 0x0D, 0x90, 0xF0, 0x61, 0x0D, 0x90, 0xE0,
67565 +     0xA2, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74, 0x44, 0xE0, 0xFD, 0x07, 0x08, 0x90, 0xF0, 0x01,
67566 +     0xF8, 0x54, 0xE0, 0x03, 0xE0, 0xF0, 0x04, 0x44, 0x40, 0x44, 0x8F, 0x54, 0x04, 0x08, 0x90, 0xF0,
67567 +     0x44, 0xF8, 0x54, 0xE0, 0x54, 0xE0, 0xF0, 0x04, 0xF0, 0x40, 0x44, 0x8F, 0xE0, 0x08, 0x0A, 0x90,
67568 +     0x90, 0xF0, 0x01, 0x44, 0x01, 0x74, 0x0B, 0x0A, 0x0A, 0x90, 0xE4, 0xF0, 0x0A, 0x90, 0xF0, 0x0A,
67569 +     0x0A, 0x90, 0xF0, 0x09, 0x90, 0xF0, 0x04, 0x0C, 0x0B, 0x74, 0xE6, 0x09, 0x90, 0xF0, 0x14, 0xF0,
67570 +     0x54, 0xE0, 0xCD, 0x09, 0x54, 0xE0, 0xF0, 0xFE, 0x44, 0xE0, 0xF0, 0xFD, 0x09, 0x90, 0xF0, 0x04,
67571 +     0x01, 0x44, 0xE0, 0xD4, 0x02, 0x44, 0xE0, 0xF0, 0xD5, 0x09, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
67572 +     0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0xE0, 0xD6, 0x09, 0x90, 0xE0, 0xF0, 0x01, 0x44,
67573 +     0x90, 0xF0, 0x04, 0x44, 0x01, 0x74, 0xD7, 0x09, 0xA8, 0x00, 0x90, 0xF0, 0x03, 0x78, 0xFF, 0xE0,
67574 +     0xD8, 0x13, 0xE7, 0xA2, 0x08, 0x90, 0x2F, 0xFB, 0x00, 0x90, 0xF0, 0x45, 0x78, 0xFF, 0xE0, 0xA9,
67575 +     0x13, 0xE7, 0xA2, 0x03, 0x90, 0x2F, 0xFB, 0xD8, 0x90, 0xF0, 0xAA, 0x08, 0xFF, 0xE0, 0xAA, 0x00,
67576 +     0xE7, 0xA2, 0x03, 0x78, 0x2F, 0xFB, 0xD8, 0x13, 0xF0, 0x0F, 0x09, 0x90, 0xE0, 0xAB, 0x00, 0x90,
67577 +     0xA2, 0x03, 0x78, 0xFF, 0xFB, 0xD8, 0x13, 0xE7, 0x74, 0x09, 0x90, 0x2F, 0x20, 0x7E, 0x22, 0xF0,
67578 +     0x0E, 0x02, 0x30, 0x7F, 0x13, 0x06, 0x90, 0x1D, 0xF6, 0x76, 0x78, 0xE0, 0x0D, 0x60, 0x73, 0xE5,
67579 +     0xE0, 0xAD, 0x01, 0x90, 0xB1, 0xF0, 0x10, 0x44, 0x77, 0x78, 0xE4, 0x3F, 0x12, 0x06, 0x90, 0xF6,
67580 +     0x54, 0x13, 0xC4, 0xE0, 0x06, 0xBF, 0xFF, 0x07, 0xEF, 0x20, 0xAF, 0x0E, 0xAF, 0x08, 0xE0, 0x20,
67581 +     0x13, 0xC3, 0xEF, 0x20, 0x75, 0x08, 0xE0, 0x30, 0x5E, 0x75, 0x28, 0x5D, 0x78, 0x18, 0x80, 0x30,
67582 +     0xE0, 0x30, 0xE6, 0x76, 0x70, 0xE6, 0x08, 0x0C, 0x27, 0x5D, 0x75, 0x0E, 0x80, 0x0F, 0x5E, 0x75,
67583 +     0x27, 0x5D, 0x75, 0x06, 0xE5, 0x04, 0x5E, 0x75, 0x70, 0x5E, 0x65, 0x62, 0x65, 0x61, 0xE5, 0x04,
67584 +     0x85, 0x08, 0x60, 0x5D, 0x5E, 0x85, 0x61, 0x5D, 0xAA, 0x08, 0xD2, 0x62, 0x12, 0x62, 0xA9, 0x61,
67585 +     0x08, 0xC2, 0xEB, 0x02, 0xFF, 0xE6, 0x76, 0x78, 0xE0, 0x13, 0x06, 0x90, 0x7E, 0x22, 0xF0, 0xEF,
67586 +     0x12, 0x73, 0x7F, 0x20, 0x90, 0xE4, 0x1D, 0x0E, 0x90, 0xF0, 0x7B, 0x07, 0x02, 0x74, 0x7C, 0x07,
67587 +     0x80, 0x0D, 0x90, 0xF0, 0xE4, 0xF0, 0x20, 0x74, 0xF0, 0x81, 0x0D, 0x90, 0x74, 0xA2, 0x0D, 0x90,
67588 +     0x0D, 0x90, 0xF0, 0xAA, 0xF0, 0x36, 0x74, 0x8C, 0x74, 0xF8, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x0F,
67589 +     0xF0, 0xE4, 0x74, 0xF9, 0xF0, 0xFA, 0x07, 0x90, 0x74, 0xFD, 0x07, 0x90, 0x01, 0x74, 0xF0, 0x03,
67590 +     0x03, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x44, 0x74, 0xE4, 0xF0, 0x04, 0x08, 0xF0, 0x0B, 0x0A, 0x90,
67591 +     0xF0, 0x0A, 0x0A, 0x90, 0xF0, 0x09, 0x0A, 0x90, 0xF0, 0xFE, 0x09, 0x90, 0xF0, 0xFD, 0x09, 0x90,
67592 +     0xF0, 0xFC, 0x09, 0x90, 0x74, 0x08, 0x0A, 0x90, 0x0A, 0x90, 0xF0, 0x03, 0x09, 0x90, 0xF0, 0x01,
67593 +     0x09, 0x90, 0xF0, 0xFB, 0x0A, 0x90, 0xF0, 0xF4, 0xF0, 0x35, 0x74, 0x02, 0xF0, 0xF5, 0x09, 0x90,
67594 +     0x74, 0x03, 0x0A, 0x90, 0x09, 0x90, 0xF0, 0x05, 0x0A, 0x90, 0xF0, 0xF6, 0xF0, 0xDC, 0x74, 0x04,
67595 +     0xF0, 0xF7, 0x09, 0x90, 0x74, 0xFF, 0x09, 0x90, 0x0A, 0x90, 0xF0, 0x01, 0x09, 0x90, 0xF0, 0x0C,
67596 +     0x0A, 0x90, 0xF0, 0xFB, 0x09, 0x90, 0xF0, 0x08, 0x0A, 0x90, 0xF0, 0xF4, 0x09, 0x90, 0xF0, 0x01,
67597 +     0xF0, 0x0B, 0x74, 0xE6, 0x74, 0xE5, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x03, 0xF0, 0x0A, 0x74, 0xE6,
67598 +     0x74, 0xE5, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x02, 0xF0, 0x04, 0x74, 0xCD, 0x14, 0xD4, 0x09, 0x90,
67599 +     0xD5, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x05, 0x74, 0xD6, 0x09, 0xD7, 0x09, 0x90, 0xF0,
67600 +     0x74, 0xF0, 0x03, 0x74, 0x09, 0x90, 0xF0, 0x01, 0xF0, 0x74, 0x74, 0xD9, 0x74, 0xD2, 0x09, 0x90,
67601 +     0x09, 0x90, 0xF0, 0x03, 0xF0, 0x18, 0x74, 0xD3, 0x74, 0xD2, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01,
67602 +     0xF0, 0x05, 0x74, 0xD0, 0x74, 0xB6, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x03, 0x90, 0xE4, 0xF0, 0xB7,
67603 +     0x90, 0xF0, 0xB8, 0x07, 0x90, 0xF0, 0xB7, 0x07, 0x1D, 0x74, 0xB0, 0x07, 0xAE, 0x07, 0x90, 0xF0,
67604 +     0x90, 0xF0, 0xFF, 0x74, 0x2A, 0x74, 0xAF, 0x07, 0xA4, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x16, 0x74,
67605 +     0xF0, 0x04, 0xA3, 0x09, 0xA5, 0x09, 0x90, 0xE4, 0xA8, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74,
67606 +     0x0C, 0x74, 0xA6, 0x09, 0xFE, 0xFF, 0xE4, 0xF0, 0xE0, 0x79, 0x08, 0x90, 0x14, 0x08, 0x90, 0xFD,
67607 +     0x90, 0xFD, 0x5D, 0xE0, 0x5D, 0xE0, 0xDE, 0x08, 0x43, 0x09, 0x90, 0xFD, 0x01, 0x64, 0x5D, 0xE0,
67608 +     0xEF, 0xC3, 0x11, 0x60, 0x94, 0xEE, 0xFF, 0x94, 0x00, 0x08, 0x50, 0x00, 0x01, 0x00, 0xBF, 0x0F,
67609 +     0x90, 0xD5, 0x80, 0x0E, 0x43, 0x74, 0xB0, 0x09, 0xB2, 0x09, 0x90, 0xF0, 0xB4, 0x09, 0x90, 0xF0,
67610 +     0xB6, 0x09, 0x90, 0xF0, 0xB8, 0x09, 0x90, 0xF0, 0x7F, 0xF0, 0x53, 0x74, 0x90, 0xF2, 0xD1, 0x03,
67611 +     0x42, 0x74, 0xB0, 0x09, 0xB2, 0x09, 0x90, 0xF0, 0xB4, 0x09, 0x90, 0xF0, 0xB6, 0x09, 0x90, 0xF0,
67612 +     0xB8, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x52, 0x74, 0x02, 0x74, 0x80, 0x00, 0x05, 0x74, 0xA3, 0xF0,
67613 +     0x09, 0x90, 0x22, 0xF0, 0x90, 0xF0, 0xEF, 0x9D, 0x90, 0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0, 0x09,
67614 +     0x22, 0xF0, 0xA1, 0x09, 0x7E, 0x07, 0x08, 0x30, 0x12, 0x3A, 0x7F, 0x20, 0x30, 0x22, 0x1D, 0x0E,
67615 +     0x20, 0x7E, 0x20, 0x08, 0x0E, 0x12, 0x44, 0x7F, 0x76, 0x74, 0x78, 0x1D, 0x01, 0x76, 0x08, 0x00,
67616 +     0x01, 0x76, 0x77, 0x78, 0x13, 0xC3, 0xE6, 0x18, 0x78, 0x07, 0xE0, 0x30, 0x08, 0x34, 0x76, 0x74,
67617 +     0x74, 0x7F, 0xBC, 0x76, 0x50, 0xB4, 0x0B, 0x12, 0x27, 0x5D, 0x75, 0x06, 0x22, 0x40, 0x5E, 0x75,
67618 +     0x7E, 0x30, 0x08, 0x30, 0x12, 0x4D, 0x7F, 0x20, 0x74, 0x78, 0x1D, 0x0E, 0x76, 0x08, 0x01, 0x76,
67619 +     0xD1, 0x02, 0x7F, 0xF4, 0x7B, 0x07, 0x90, 0xF2, 0x90, 0xF0, 0x01, 0x74, 0x82, 0xAF, 0x00, 0x00,
67620 +     0xEF, 0xC3, 0x83, 0xAE, 0x94, 0xEE, 0x80, 0x94, 0x02, 0x03, 0x40, 0x00, 0xF0, 0xE4, 0x16, 0x28,
67621 +     0x7F, 0xEB, 0x80, 0xA3, 0xB4, 0x0B, 0x12, 0x74, 0x28, 0x02, 0x03, 0x40, 0xD1, 0x1A, 0x7F, 0x16,
67622 +     0x07, 0x90, 0xE4, 0xF2, 0x22, 0xF5, 0xF0, 0x7B, 0x78, 0x23, 0xF5, 0xE4, 0x13, 0x13, 0xE6, 0x76,
67623 +     0xE0, 0x30, 0x3F, 0x54, 0x7F, 0x20, 0x7E, 0x43, 0x1D, 0x0E, 0x12, 0x55, 0xAF, 0x24, 0xF5, 0xE4,
67624 +     0xE5, 0x00, 0x7E, 0x24, 0xB4, 0x00, 0x7C, 0x23, 0x80, 0x7D, 0x04, 0x03, 0x20, 0x7D, 0x02, 0x80,
67625 +     0xEC, 0x9D, 0xEF, 0xC3, 0xEE, 0xF8, 0x80, 0x64, 0x50, 0x98, 0x80, 0x64, 0xAD, 0x23, 0xAB, 0x1B,
67626 +     0x12, 0x24, 0xAF, 0x22, 0x06, 0xAC, 0x5E, 0x2A, 0x20, 0x7E, 0x07, 0xAD, 0x0D, 0x12, 0x5B, 0x7F,
67627 +     0xFD, 0x0B, 0x20, 0x0D, 0xC7, 0x80, 0x24, 0x05, 0x03, 0xB4, 0x23, 0xE5, 0x22, 0xAF, 0xFD, 0x0B,
67628 +     0x30, 0x4C, 0x28, 0x12, 0xFB, 0x80, 0x09, 0x0B, 0x22, 0xAF, 0x23, 0xAD, 0x05, 0x7E, 0x2A, 0x12,
67629 +     0xC3, 0x23, 0xE5, 0x23, 0x93, 0x40, 0x04, 0x94, 0x22, 0xE5, 0x22, 0x05, 0x40, 0x04, 0x94, 0xC3,
67630 +     0xE6, 0x76, 0x78, 0x87, 0xE4, 0xF6, 0xFE, 0x54, 0x74, 0x78, 0xF6, 0x08, 0x7E, 0xF6, 0x08, 0xF6,
67631 +     0x12, 0x5F, 0x7F, 0x20, 0x8F, 0x22, 0x1D, 0x0E, 0xED, 0x83, 0x8E, 0x82, 0xA4, 0x02, 0xF0, 0x75,
67632 +     0x82, 0xF5, 0x82, 0x25, 0x83, 0x35, 0xF0, 0xE5, 0xF0, 0xEA, 0x83, 0xF5, 0x22, 0xF0, 0xEB, 0xA3,
67633 +     0x67, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12, 0x54, 0xE0, 0xAD, 0x01, 0x20, 0xAF, 0xF0, 0xEF,
67634 +     0xF5, 0xEF, 0x54, 0xEF, 0x01, 0x5F, 0x75, 0x20, 0x22, 0xC5, 0x60, 0x75, 0x26, 0x8D, 0x25, 0x8F,
67635 +     0xE0, 0x81, 0x00, 0x90, 0x00, 0x90, 0x35, 0xF5, 0x36, 0xF5, 0xE0, 0x80, 0x85, 0x39, 0x25, 0x85,
67636 +     0x20, 0x7E, 0x3A, 0x26, 0x3A, 0xAD, 0x7B, 0x7F, 0x0D, 0x12, 0x39, 0xAC, 0x75, 0x25, 0xE5, 0x0D,
67637 +     0xF5, 0xA4, 0x08, 0xF0, 0x33, 0xF5, 0xE4, 0x34, 0x25, 0xAD, 0x26, 0xAB, 0x41, 0x51, 0x08, 0x7F,
67638 +     0x26, 0xAB, 0x27, 0x8F, 0x07, 0x7F, 0x25, 0xAD, 0x33, 0xEF, 0x41, 0x51, 0xAD, 0xFE, 0xE0, 0x95,
67639 +     0x95, 0x33, 0xED, 0x27, 0xED, 0xC3, 0xFC, 0xE0, 0xEC, 0x2A, 0xF5, 0x9F, 0x75, 0x29, 0xF5, 0x9E,
67640 +     0x30, 0x75, 0x00, 0x2F, 0x7F, 0x26, 0xE5, 0xCD, 0x02, 0x03, 0xB4, 0x20, 0x32, 0x8F, 0x80, 0x7F,
67641 +     0xE5, 0x09, 0x31, 0x75, 0x32, 0x95, 0xC3, 0x31, 0x1B, 0x41, 0x02, 0x40, 0x25, 0xAD, 0x26, 0xAB,
67642 +     0x41, 0x51, 0x31, 0xAF, 0x27, 0xAF, 0x28, 0x8F, 0xE0, 0x95, 0x33, 0xEF, 0xED, 0x28, 0xAD, 0xFE,
67643 +     0xFC, 0xE0, 0x95, 0x33, 0xF5, 0x9F, 0xED, 0xC3, 0xF5, 0x9E, 0xEC, 0x2C, 0xC3, 0x33, 0xE5, 0x2B,
67644 +     0x02, 0x40, 0x05, 0x94, 0xFF, 0xE4, 0xEC, 0x21, 0x38, 0xF5, 0x37, 0xF5, 0x7F, 0x24, 0x30, 0xE5,
67645 +     0x35, 0xE4, 0x3A, 0xF5, 0xAE, 0x39, 0xF5, 0x2F, 0xEE, 0x37, 0xAD, 0x39, 0xE5, 0xD3, 0x37, 0xF5,
67646 +     0xE5, 0x00, 0x94, 0x2A, 0x94, 0x80, 0x64, 0x29, 0xD3, 0x33, 0x40, 0x80, 0x00, 0x94, 0x2C, 0xE5,
67647 +     0x80, 0x64, 0x2B, 0xE5, 0x26, 0x50, 0x80, 0x94, 0x80, 0x64, 0x36, 0xE5, 0x64, 0x27, 0xE5, 0xF8,
67648 +     0x1A, 0x40, 0x98, 0x80, 0xEE, 0x38, 0xAE, 0x0F, 0x38, 0xF5, 0x02, 0x44, 0x80, 0x64, 0x35, 0xE5,
67649 +     0x64, 0x27, 0xE5, 0xF8, 0x00, 0x7E, 0x98, 0x80, 0x01, 0x7E, 0x02, 0x50, 0xE5, 0xC3, 0x3B, 0x80,
67650 +     0x94, 0x80, 0x64, 0x29, 0xC3, 0x3E, 0x50, 0x80, 0x80, 0x64, 0x2B, 0xE5, 0x35, 0x40, 0x80, 0x94,
67651 +     0x04, 0xF4, 0x36, 0xE5, 0xE5, 0xF8, 0x80, 0x64, 0x98, 0x80, 0x64, 0x27, 0x02, 0x7F, 0x27, 0x50,
67652 +     0x44, 0xEE, 0x38, 0xAE, 0xE5, 0x38, 0xF5, 0x04, 0x64, 0x04, 0xF4, 0x35, 0x27, 0xE5, 0xF8, 0x80,
67653 +     0x7E, 0x98, 0x80, 0x64, 0x7E, 0x02, 0x40, 0x00, 0x01, 0x54, 0xEE, 0x01, 0xED, 0x38, 0xAD, 0xFE,
67654 +     0xF5, 0x4E, 0xFE, 0x54, 0x64, 0x60, 0xEF, 0x38, 0xFF, 0x14, 0x31, 0xE5, 0x25, 0xAD, 0x26, 0xAB,
67655 +     0x2D, 0x8E, 0x5E, 0x51, 0x34, 0xE5, 0x2E, 0x8F, 0xAB, 0xFD, 0x33, 0x25, 0xE4, 0x37, 0xAA, 0x38,
67656 +     0x17, 0x11, 0xFE, 0xFF, 0x33, 0x25, 0x34, 0xE5, 0xAA, 0x2E, 0xAB, 0xFD, 0x11, 0x40, 0x7F, 0x2D,
67657 +     0x7F, 0x20, 0x7E, 0x17, 0xED, 0x38, 0xAD, 0x84, 0x7E, 0x08, 0x0D, 0x12, 0xAD, 0x8B, 0x7F, 0x20,
67658 +     0x12, 0xC3, 0xED, 0x38, 0x20, 0x7E, 0x07, 0x0D, 0x38, 0xAD, 0x91, 0x7F, 0x06, 0x0D, 0x12, 0xED,
67659 +     0x97, 0x7F, 0x20, 0x7E, 0x7C, 0xED, 0x37, 0xAD, 0x0D, 0x0D, 0x12, 0x00, 0x9D, 0x7F, 0x20, 0x7E,
67660 +     0x2D, 0xAC, 0x2E, 0xAD, 0x20, 0x0D, 0x0D, 0x12, 0x33, 0x05, 0xFD, 0x0B, 0x85, 0x27, 0x28, 0x85,
67661 +     0x2C, 0x85, 0x29, 0x2B, 0xB4, 0x31, 0xE5, 0x2A, 0x31, 0x05, 0x02, 0x3F, 0x94, 0xD3, 0x31, 0xE5,
67662 +     0x7E, 0x06, 0x40, 0x40, 0x80, 0x9A, 0x7F, 0x01, 0x7F, 0x00, 0x7E, 0x04, 0x30, 0x25, 0xEF, 0xCD,
67663 +     0x35, 0xEE, 0x30, 0xF5, 0x05, 0x2F, 0xF5, 0x2F, 0xE5, 0xB3, 0x01, 0x31, 0x7E, 0x21, 0x70, 0x33,
67664 +     0x12, 0xA3, 0x7F, 0x20, 0xF5, 0xE4, 0x1D, 0x0E, 0xAF, 0x38, 0xF5, 0x37, 0x08, 0x44, 0xEF, 0x38,
67665 +     0x34, 0xE5, 0x38, 0xF5, 0xAB, 0xFD, 0x33, 0x25, 0xE4, 0x37, 0xAA, 0x38, 0x17, 0x11, 0xFE, 0xFF,
67666 +     0xAA, 0x09, 0x90, 0x22, 0x09, 0x90, 0xF0, 0xEB, 0xED, 0xF0, 0xEF, 0xAB, 0xA4, 0x65, 0xF0, 0x75,
67667 +     0xE5, 0xFF, 0x1A, 0x24, 0x8F, 0x08, 0x34, 0xF0, 0xE0, 0x83, 0xF5, 0x82, 0x09, 0x90, 0x22, 0xFF,
67668 +     0x90, 0xF0, 0xEB, 0xAA, 0xF0, 0xEF, 0xAB, 0x09, 0x65, 0xF0, 0x75, 0xED, 0xFF, 0x1A, 0x24, 0xA4,
67669 +     0x08, 0x34, 0xF0, 0xE5, 0x83, 0xF5, 0x82, 0x8F, 0xE0, 0xA3, 0xFE, 0xE0, 0x25, 0x8F, 0x22, 0xFF,
67670 +     0xF5, 0xE4, 0x05, 0xAA, 0xEF, 0x27, 0xF5, 0x26, 0xA4, 0x10, 0xF0, 0x75, 0xE4, 0xFD, 0x0A, 0x24,
67671 +     0xEA, 0xFC, 0xF0, 0x35, 0xA4, 0x02, 0xF0, 0x75, 0xF0, 0xE5, 0xFF, 0x2D, 0x8F, 0x28, 0xF5, 0x3C,
67672 +     0xE9, 0xF9, 0xE4, 0x29, 0x7C, 0x00, 0x7E, 0xFF, 0x04, 0x03, 0xBA, 0x00, 0x02, 0x80, 0x80, 0x7D,
67673 +     0xEF, 0xC3, 0x20, 0x7D, 0x80, 0x64, 0xEC, 0x9D, 0x80, 0x64, 0xEE, 0xF8, 0xAF, 0x31, 0x50, 0x98,
67674 +     0xAD, 0x02, 0xAB, 0x01, 0xEF, 0x5E, 0x51, 0x25, 0xA2, 0xCE, 0x07, 0x78, 0x13, 0xCE, 0x13, 0xE7,
67675 +     0x82, 0xF5, 0xF8, 0xD8, 0xFD, 0xFF, 0x83, 0x8E, 0x02, 0x12, 0x83, 0xAC, 0xE7, 0xA2, 0xEE, 0x84,
67676 +     0x13, 0xEF, 0xFE, 0x13, 0x27, 0xF5, 0x27, 0x25, 0xF5, 0x26, 0x35, 0xEE, 0xB3, 0x80, 0x09, 0x26,
67677 +     0x85, 0x82, 0x29, 0x85, 0x26, 0xE5, 0x83, 0x28, 0x27, 0xE5, 0xA3, 0xF0, 0x00, 0x22, 0x22, 0xF0,
67678 +     0x42, 0x30, 0x31, 0x09, 0x09, 0x00, 0x0A, 0x54, 0x75, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70,
67679 +     0x6B, 0x6E, 0x69, 0x4C, 0x0A, 0x70, 0x55, 0x2D, 0x4C, 0x09, 0x09, 0x00, 0x2D, 0x6B, 0x6E, 0x69,
67680 +     0x73, 0x73, 0x6F, 0x4C, 0x4C, 0x09, 0x00, 0x0A, 0x2D, 0x6B, 0x6E, 0x69, 0x6E, 0x77, 0x6F, 0x44,
67681 +     0x09, 0x09, 0x00, 0x0A, 0x00, 0x49, 0x44, 0x4D, 0x00, 0x0A, 0x00, 0x58, 0x69, 0x78, 0x45, 0x09,
67682 +     0x01, 0x00, 0x0A, 0x74, 0x0B, 0x60, 0x73, 0xE5, 0x00, 0x7F, 0x20, 0x7E, 0x11, 0x1D, 0x0E, 0x12,
67683 +     0xAF, 0x08, 0xD2, 0xDA, 0x54, 0xC4, 0xEF, 0x20, 0x22, 0xE0, 0x20, 0x0F, 0x20, 0xEF, 0x20, 0xAF,
67684 +     0x20, 0xAF, 0x1C, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x14, 0xE0, 0x54, 0x13, 0xC4, 0xEF,
67685 +     0x0A, 0xE0, 0x20, 0x07, 0x13, 0xEF, 0x20, 0xAF, 0x30, 0x3F, 0x54, 0x13, 0x27, 0x7E, 0x1E, 0xE0,
67686 +     0x65, 0xEF, 0x7C, 0x7F, 0xEE, 0x03, 0x70, 0x62, 0x10, 0x60, 0x61, 0x65, 0x62, 0x65, 0x91, 0x74,
67687 +     0x27, 0x74, 0x04, 0x70, 0x04, 0x60, 0x61, 0x65, 0x5E, 0x8F, 0x5D, 0x8E, 0x5E, 0x65, 0x62, 0xE5,
67688 +     0x61, 0xE5, 0x04, 0x70, 0x08, 0x60, 0x5D, 0x65, 0x85, 0x61, 0x5D, 0x85, 0x08, 0xD2, 0x62, 0x5E,
67689 +     0x62, 0xA9, 0x61, 0xAA, 0xC2, 0xEB, 0x02, 0x12, 0xE6, 0x7B, 0x78, 0x08, 0xC3, 0xFF, 0x01, 0x54,
67690 +     0x08, 0x74, 0x9F, 0xE4, 0x05, 0x54, 0x00, 0x94, 0xC3, 0xE6, 0x18, 0xFC, 0xE6, 0x08, 0xFE, 0x13,
67691 +     0x6C, 0xEE, 0xFF, 0x13, 0x08, 0xEF, 0xF6, 0x18, 0x20, 0x7E, 0x22, 0xF6, 0x0E, 0x12, 0x07, 0x7F,
67692 +     0x43, 0x20, 0x90, 0x1D, 0x02, 0x60, 0x93, 0xE4, 0x42, 0x71, 0x09, 0xC2, 0x90, 0x24, 0x04, 0x12,
67693 +     0xC4, 0xE0, 0xAA, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D, 0xFF, 0x2F, 0x0F, 0x54,
67694 +     0x24, 0xCF, 0x33, 0xE4, 0x34, 0xEF, 0xFD, 0x00, 0x07, 0x90, 0xFC, 0x04, 0xF0, 0x75, 0xE0, 0x0B,
67695 +     0xEC, 0xFF, 0xA4, 0x20, 0x7A, 0x78, 0xF0, 0x45, 0x08, 0x4F, 0xED, 0xF6, 0x23, 0x06, 0x90, 0xF6,
67696 +     0x07, 0x90, 0x3B, 0x31, 0xF0, 0x0D, 0x74, 0xFB, 0xF6, 0x74, 0x78, 0xE4, 0x76, 0x08, 0xF6, 0x08,
67697 +     0xE6, 0x76, 0x08, 0xAA, 0x75, 0x22, 0x5D, 0x75, 0xE0, 0x22, 0x3E, 0x5E, 0x54, 0x13, 0x13, 0xFF,
67698 +     0x0C, 0x92, 0x13, 0x3F, 0xE0, 0x27, 0x06, 0x90, 0x30, 0x03, 0xE0, 0x30, 0x06, 0x90, 0x1A, 0x0C,
67699 +     0xE0, 0x20, 0xE0, 0x27, 0x26, 0x06, 0x90, 0x6C, 0xE0, 0xA3, 0xFE, 0xE0, 0xC3, 0xCE, 0x02, 0x78,
67700 +     0xD8, 0x13, 0xCE, 0x13, 0x59, 0xE0, 0x20, 0xF9, 0x0D, 0x90, 0x0C, 0xC2, 0xF0, 0x0F, 0x74, 0x01,
67701 +     0x04, 0x21, 0x0D, 0x90, 0x00, 0x0D, 0x90, 0xF0, 0xF0, 0x9F, 0x54, 0xE0, 0x74, 0x0D, 0x0D, 0x90,
67702 +     0x0D, 0x90, 0xF0, 0x21, 0xF0, 0x45, 0x74, 0x0E, 0x74, 0x0F, 0x0D, 0x90, 0x90, 0xE4, 0xF0, 0x04,
67703 +     0x90, 0xF0, 0x2D, 0x0D, 0x90, 0xF0, 0x2E, 0x0D, 0x90, 0xF0, 0x2F, 0x0D, 0x54, 0xE0, 0x20, 0x0D,
67704 +     0xF0, 0x20, 0x44, 0x9F, 0x74, 0x0C, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x36, 0xF0, 0x12, 0x74, 0x2C,
67705 +     0x74, 0xF9, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xE4, 0xF0, 0xB1, 0x74, 0xFA, 0x80, 0xA4, 0x00, 0x90,
67706 +     0x90, 0x0C, 0xD2, 0x57, 0x0F, 0x74, 0x21, 0x0D, 0x01, 0x0D, 0x90, 0xF0, 0x0D, 0x90, 0xF0, 0x04,
67707 +     0x9F, 0x54, 0xE0, 0x00, 0x90, 0xF0, 0x20, 0x44, 0x54, 0xE0, 0x20, 0x0D, 0x90, 0xE4, 0xF0, 0x9F,
67708 +     0x90, 0xF0, 0x0D, 0x0D, 0x90, 0xF0, 0x0E, 0x0D, 0x90, 0xF0, 0x0F, 0x0D, 0x21, 0x74, 0x2D, 0x0D,
67709 +     0x2E, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x45, 0x74, 0x04, 0x74, 0x2F, 0x0D, 0x0C, 0x0D, 0x90, 0xF0,
67710 +     0x90, 0xF0, 0x12, 0x74, 0x36, 0x74, 0x2C, 0x0D, 0xF9, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xB1, 0x74,
67711 +     0xE4, 0x74, 0xFA, 0x07, 0xA5, 0x00, 0x90, 0xF0, 0x45, 0x08, 0x90, 0xE0, 0xE4, 0x0C, 0xA2, 0xF0,
67712 +     0xFC, 0x01, 0x54, 0x33, 0xE0, 0x25, 0xE0, 0x25, 0x23, 0x06, 0x90, 0xFE, 0x4E, 0xFB, 0x54, 0xE0,
67713 +     0x33, 0x33, 0xEC, 0xF0, 0xFF, 0xF8, 0x54, 0x33, 0x4F, 0xF7, 0x54, 0xE0, 0x08, 0x30, 0x22, 0xF0,
67714 +     0x7F, 0x20, 0x7E, 0x23, 0x1D, 0x0E, 0x12, 0x26, 0xF4, 0x76, 0x78, 0x78, 0x90, 0x24, 0x76, 0x08,
67715 +     0x44, 0xE0, 0x95, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x99, 0x91, 0x07, 0x90, 0xF0,
67716 +     0xF0, 0x02, 0x44, 0xE0, 0xE0, 0x00, 0x06, 0x90, 0x30, 0x0F, 0x54, 0xC4, 0x78, 0xD3, 0x1B, 0xE0,
67717 +     0x00, 0x94, 0xE6, 0x77, 0x00, 0x94, 0xE6, 0x18, 0xE6, 0x08, 0x09, 0x40, 0x01, 0x70, 0x18, 0x16,
67718 +     0x75, 0x06, 0x80, 0x16, 0x5E, 0x75, 0x27, 0x5D, 0xA6, 0x07, 0x90, 0x7C, 0x64, 0x07, 0x54, 0xE0,
67719 +     0x90, 0x09, 0x60, 0x01, 0xC3, 0xE0, 0x91, 0x07, 0x1E, 0xE0, 0x30, 0x13, 0xE0, 0x91, 0x07, 0x90,
67720 +     0xE0, 0x30, 0x13, 0xC3, 0x76, 0x74, 0x78, 0x09, 0x88, 0x76, 0x08, 0x13, 0x78, 0xE4, 0x06, 0x80,
67721 +     0xF6, 0x08, 0xF6, 0x74, 0x75, 0x26, 0x5D, 0x75, 0x06, 0x90, 0x28, 0x5E, 0x54, 0xC4, 0xE0, 0x00,
67722 +     0x05, 0xE0, 0x30, 0x0F, 0x80, 0x23, 0x06, 0x90, 0x27, 0x06, 0x90, 0x07, 0x0A, 0xE0, 0x20, 0xE0,
67723 +     0x78, 0x78, 0x3B, 0x31, 0x76, 0x08, 0xF4, 0x76, 0x78, 0xD3, 0x22, 0x24, 0x00, 0x94, 0xE6, 0x79,
67724 +     0x00, 0x94, 0xE6, 0x18, 0xE6, 0x08, 0x08, 0x40, 0x01, 0x70, 0x18, 0x16, 0x78, 0x78, 0x22, 0x16,
67725 +     0x76, 0x08, 0xF4, 0x76, 0xA6, 0x07, 0x90, 0x24, 0x70, 0x07, 0x54, 0xE0, 0xE6, 0x7B, 0x78, 0x44,
67726 +     0x90, 0xFF, 0x01, 0x54, 0xFD, 0xE0, 0x23, 0x06, 0x01, 0x54, 0x13, 0x13, 0xE4, 0x01, 0x70, 0x6F,
67727 +     0x06, 0x90, 0x07, 0x60, 0x08, 0x44, 0xE0, 0x35, 0xE6, 0x7B, 0x78, 0xF0, 0x31, 0x0C, 0x92, 0x13,
67728 +     0x7F, 0x20, 0x7E, 0x44, 0x1D, 0x0E, 0x12, 0x32, 0xE0, 0x23, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13,
67729 +     0x7E, 0x07, 0xE0, 0x30, 0x12, 0x38, 0x7F, 0x20, 0x20, 0x7E, 0x1D, 0x0E, 0x0E, 0x12, 0x3A, 0x7F,
67730 +     0x90, 0xE4, 0x22, 0x1D, 0x90, 0xF0, 0x01, 0x0D, 0x90, 0xF0, 0x21, 0x0D, 0xFF, 0x74, 0x41, 0x0D,
67731 +     0x61, 0x0D, 0x90, 0xF0, 0x00, 0x0D, 0x90, 0xF0, 0xF0, 0xF8, 0x54, 0xE0, 0xF0, 0x18, 0x44, 0xE0,
67732 +     0x20, 0x0D, 0x90, 0xE0, 0x0A, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x59, 0x74, 0x90, 0xF0, 0x2A, 0x0D,
67733 +     0x6C, 0x74, 0x06, 0x0D, 0x26, 0x0D, 0x90, 0xF0, 0xA2, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74,
67734 +     0x11, 0x74, 0x0C, 0x0D, 0x2C, 0x0D, 0x90, 0xF0, 0x02, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xB0, 0x74,
67735 +     0x90, 0xF0, 0x22, 0x0D, 0x20, 0x74, 0x05, 0x0D, 0x25, 0x0D, 0x90, 0xF0, 0xF8, 0x07, 0x90, 0xF0,
67736 +     0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0xFD, 0x07, 0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02,
67737 +     0x08, 0x90, 0xF0, 0xFD, 0xF8, 0x54, 0xE0, 0x03, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0x08, 0x0A,
67738 +     0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0xFD, 0x0F, 0x54, 0xE0, 0x10,
67739 +     0xA4, 0x10, 0xF0, 0x75, 0xE4, 0xFD, 0xAB, 0x24, 0x90, 0xFC, 0xF0, 0x35, 0x75, 0xE0, 0x0F, 0x07,
67740 +     0x2D, 0xA4, 0xAA, 0xF0, 0x3C, 0xF0, 0xE5, 0xFF, 0xEF, 0xFC, 0x07, 0xAD, 0xF0, 0x0B, 0x0A, 0x90,
67741 +     0xE0, 0x0F, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0x90, 0xFF, 0xA4, 0x10, 0xC4, 0xE0, 0x10, 0x07,
67742 +     0xE5, 0xFB, 0x0F, 0x54, 0x4F, 0xEB, 0xFA, 0xF0, 0xFF, 0x2B, 0xEC, 0xFB, 0x24, 0xCF, 0x3A, 0xE4,
67743 +     0x3F, 0xE4, 0xFD, 0xAA, 0xED, 0x05, 0xAF, 0xFC, 0xF0, 0x0A, 0x0A, 0x90, 0xE0, 0x0F, 0x07, 0x90,
67744 +     0xFB, 0x0F, 0x54, 0xC4, 0xE4, 0xFF, 0x2B, 0xEC, 0x0A, 0x24, 0xCF, 0x33, 0xED, 0x05, 0xAF, 0xFD,
67745 +     0xF0, 0x09, 0x0A, 0x90, 0x74, 0x0C, 0x0A, 0x90, 0x08, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x60,
67746 +     0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x08, 0x90, 0xE4, 0xF0, 0x08, 0x90, 0xF0, 0x61,
67747 +     0xF8, 0x54, 0xE0, 0x62, 0x90, 0xF0, 0x06, 0x44, 0x74, 0xE0, 0x63, 0x08, 0x08, 0x90, 0xF0, 0xFA,
67748 +     0x01, 0x44, 0xE0, 0x67, 0x10, 0x07, 0x90, 0xF0, 0x75, 0x0F, 0x54, 0xE0, 0x24, 0xA4, 0x10, 0xF0,
67749 +     0x35, 0xE4, 0xFD, 0xAB, 0x07, 0x90, 0xFC, 0xF0, 0xF0, 0x75, 0xE0, 0x0F, 0xFD, 0x2D, 0xA4, 0xAA,
67750 +     0xFC, 0x3C, 0xF0, 0xE5, 0x90, 0xED, 0x05, 0xAF, 0x90, 0xF0, 0x6A, 0x08, 0x54, 0xE0, 0x0F, 0x07,
67751 +     0x10, 0xF0, 0x75, 0x0F, 0x07, 0x90, 0xFF, 0xA4, 0x54, 0xC4, 0xE0, 0x10, 0xF0, 0xE5, 0xFB, 0x0F,
67752 +     0xFB, 0x4F, 0xEB, 0xFA, 0xE4, 0xFF, 0x2B, 0xEC, 0xAA, 0x24, 0xCF, 0x3A, 0xFC, 0x3F, 0xE4, 0xFD,
67753 +     0x90, 0xED, 0x05, 0xAF, 0x90, 0xF0, 0x69, 0x08, 0xC4, 0xE0, 0x0F, 0x07, 0xEC, 0xFB, 0x0F, 0x54,
67754 +     0x33, 0xE4, 0xFF, 0x2B, 0xFD, 0x0A, 0x24, 0xCF, 0x05, 0xAF, 0x3F, 0xE4, 0x68, 0x08, 0x90, 0xED,
67755 +     0x6B, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x0B, 0x74, 0x52, 0x08, 0x51, 0x08, 0x90, 0xF0,
67756 +     0x90, 0xF0, 0x07, 0x74, 0x0A, 0x74, 0x52, 0x08, 0x51, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x06, 0x74,
67757 +     0x44, 0xE0, 0x39, 0x08, 0x08, 0x90, 0xF0, 0x01, 0xFE, 0x54, 0xE0, 0x3A, 0x40, 0x08, 0x90, 0xF0,
67758 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x41, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x08, 0x44,
67759 +     0x44, 0xE0, 0x42, 0x08, 0x08, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x43, 0x3E, 0x08, 0x90, 0xF0,
67760 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x94, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x95, 0x07,
67761 +     0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0x96, 0x90, 0xF0, 0x03, 0x44, 0x03, 0x74, 0x97, 0x07,
67762 +     0x95, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x98, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
67763 +     0x44, 0xE0, 0x99, 0x07, 0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0x9A, 0x90, 0xF0, 0x01, 0x44,
67764 +     0x03, 0x74, 0x9B, 0x07, 0x99, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x26, 0x06, 0x90,
67765 +     0x07, 0x54, 0x13, 0xC4, 0x1D, 0x60, 0xFE, 0x24, 0x90, 0x22, 0x70, 0x04, 0x03, 0x74, 0x7F, 0x07,
67766 +     0x96, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03, 0xF8, 0x54, 0xE0, 0x9A,
67767 +     0x80, 0xF0, 0x02, 0x44, 0x7F, 0x07, 0x90, 0x0D, 0x80, 0xF0, 0x01, 0x74, 0x07, 0x90, 0xE4, 0x05,
67768 +     0x07, 0x90, 0xF0, 0x7F, 0x02, 0x44, 0xE0, 0x9C, 0x01, 0x44, 0xE0, 0xF0, 0x9D, 0x07, 0x90, 0xF0,
67769 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
67770 +     0xE0, 0x54, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54,
67771 +     0x90, 0xF0, 0xF7, 0x54, 0x0F, 0x74, 0x55, 0x08, 0x56, 0x08, 0x90, 0xF0, 0x57, 0x08, 0x90, 0xF0,
67772 +     0x44, 0xE0, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x04, 0xE0, 0x54, 0xE0, 0x58, 0x90, 0xF0, 0x12, 0x44,
67773 +     0x54, 0xE0, 0x59, 0x08, 0xF0, 0x17, 0x44, 0xE0, 0xE0, 0x5A, 0x08, 0x90, 0x26, 0x44, 0xC0, 0x54,
67774 +     0x5B, 0x08, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x44, 0xE0, 0xF0, 0x01, 0x08, 0x90, 0xF0, 0x3C,
67775 +     0x03, 0x44, 0xE0, 0x5D, 0xF3, 0x54, 0xE0, 0xF0, 0x54, 0x08, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0,
67776 +     0xE0, 0x07, 0x07, 0x90, 0x22, 0xF0, 0x10, 0x44, 0x7E, 0x1E, 0x08, 0x30, 0x12, 0x0F, 0x7F, 0x20,
67777 +     0x0C, 0x12, 0x1D, 0x0E, 0x95, 0x07, 0x90, 0xAE, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x99, 0x07, 0x90,
67778 +     0xE4, 0xF0, 0xFE, 0x54, 0x08, 0xF6, 0x76, 0x78, 0xA6, 0x07, 0x90, 0xF6, 0x13, 0x13, 0x13, 0xE0,
67779 +     0xE0, 0x30, 0x1F, 0x54, 0x03, 0x06, 0x90, 0x0D, 0xF0, 0x02, 0x44, 0xE0, 0x74, 0xA6, 0x07, 0x90,
67780 +     0x07, 0x90, 0xF0, 0x08, 0x14, 0x60, 0xE0, 0x97, 0xE0, 0x95, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
67781 +     0x03, 0x74, 0x97, 0x07, 0x95, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xAE, 0x01, 0x90,
67782 +     0xE0, 0xF0, 0x01, 0x44, 0x91, 0x07, 0x90, 0xFF, 0x13, 0x13, 0xC4, 0xE0, 0xEF, 0xFE, 0x01, 0x54,
67783 +     0x01, 0x54, 0x13, 0xC4, 0xDF, 0x54, 0xEF, 0xFD, 0x54, 0x4E, 0xED, 0xFF, 0x54, 0x33, 0xC4, 0x01,
67784 +     0x01, 0x90, 0x4F, 0xE0, 0xFF, 0xE0, 0xF0, 0xAE, 0xE0, 0x91, 0x07, 0x90, 0x01, 0x54, 0x13, 0xC4,
67785 +     0x13, 0x13, 0xEF, 0xFE, 0xFD, 0x01, 0x54, 0x13, 0xFF, 0xF7, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED,
67786 +     0x54, 0x33, 0x33, 0x33, 0x01, 0x90, 0x4F, 0xF8, 0xFF, 0xE0, 0xF0, 0xAE, 0xE0, 0x91, 0x07, 0x90,
67787 +     0x01, 0x54, 0x13, 0xC3, 0x54, 0xC4, 0xEF, 0xFE, 0x54, 0xEF, 0xFD, 0x01, 0x4E, 0xED, 0xFF, 0xEF,
67788 +     0x54, 0xC4, 0x01, 0x54, 0x01, 0x90, 0x4F, 0xF0, 0x07, 0x90, 0xF0, 0xAE, 0xF0, 0x62, 0x74, 0x91,
67789 +     0xE0, 0x23, 0x06, 0x90, 0x90, 0xF0, 0x0F, 0x54, 0x54, 0xE0, 0x5E, 0x08, 0x07, 0x90, 0xFF, 0x01,
67790 +     0x54, 0xC4, 0xE0, 0xA6, 0x90, 0xFF, 0x4F, 0x01, 0x13, 0xE0, 0x23, 0x06, 0x6F, 0x01, 0x54, 0x13,
67791 +     0x54, 0xC4, 0x01, 0x54, 0x54, 0xE0, 0xFF, 0xF0, 0x90, 0xF0, 0x4F, 0xEF, 0x54, 0xE0, 0xA6, 0x07,
67792 +     0x60, 0x01, 0x64, 0x07, 0x07, 0x54, 0xE0, 0x3E, 0x37, 0x60, 0x03, 0x64, 0xE6, 0x75, 0x78, 0xD3,
67793 +     0xE6, 0x18, 0x00, 0x94, 0x08, 0x40, 0x00, 0x94, 0x18, 0x16, 0xE6, 0x08, 0x22, 0x16, 0x01, 0x70,
67794 +     0x75, 0x22, 0x5D, 0x75, 0x20, 0x7E, 0x3E, 0x5E, 0x0E, 0x12, 0x19, 0x7F, 0xAE, 0x01, 0x90, 0x1D,
67795 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0xFB, 0x54, 0x44, 0xE0, 0x35, 0x06,
67796 +     0x90, 0x22, 0xF0, 0x01, 0x54, 0xE0, 0xA6, 0x07, 0x03, 0xBF, 0xFF, 0x07, 0x76, 0x74, 0x78, 0x08,
67797 +     0x88, 0x76, 0x08, 0x13, 0x74, 0x78, 0xE4, 0x22, 0x22, 0xF6, 0x08, 0xF6, 0xE0, 0x99, 0x07, 0x90,
67798 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xA4, 0x07, 0x5D, 0x75, 0xF0, 0x04, 0x91, 0x5E, 0x75, 0x27,
67799 +     0x07, 0x08, 0x30, 0x22, 0x3C, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12, 0x03, 0x74, 0x9D, 0x07,
67800 +     0x9C, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xAE, 0x01, 0x90, 0x90, 0xF0, 0xFE, 0x54,
67801 +     0xF0, 0xE0, 0x02, 0x06, 0xFB, 0x54, 0xE0, 0xA3, 0xDF, 0x54, 0xE0, 0xF0, 0x75, 0x0E, 0xC2, 0xF0,
67802 +     0x60, 0x75, 0x01, 0x5F, 0x00, 0x22, 0x22, 0xC5, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
67803 +     0x30, 0x30, 0x31, 0x09, 0x0A, 0x58, 0x54, 0x62, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x74,
67804 +     0x61, 0x57, 0x09, 0x00, 0x0A, 0x50, 0x74, 0x69, 0x4D, 0x09, 0x09, 0x00, 0x58, 0x00, 0x49, 0x44,
67805 +     0x09, 0x00, 0x0A, 0x00, 0x0A, 0x43, 0x47, 0x41, 0x41, 0x09, 0x09, 0x00, 0x25, 0x3D, 0x43, 0x47,
67806 +     0x50, 0x00, 0x20, 0x64, 0x25, 0x3D, 0x52, 0x57, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x30, 0x4B, 0x4F,
67807 +     0x4C, 0x09, 0x09, 0x00, 0x25, 0x20, 0x3A, 0x43, 0x09, 0x00, 0x0A, 0x64, 0x0A, 0x31, 0x4B, 0x4F,
67808 +     0x4B, 0x4F, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x32, 0x0A, 0x33, 0x4B, 0x4F, 0x4B, 0x4F, 0x09, 0x00,
67809 +     0x09, 0x09, 0x0A, 0x34, 0x00, 0x64, 0x25, 0x00, 0x61, 0x72, 0x54, 0x09, 0x00, 0x0A, 0x6B, 0x63,
67810 +     0x6E, 0x79, 0x53, 0x09, 0x09, 0x00, 0x0A, 0x63, 0x6E, 0x77, 0x6F, 0x44, 0x45, 0x09, 0x00, 0x0A,
67811 +     0x0A, 0x74, 0x69, 0x78, 0x4D, 0x09, 0x09, 0x00, 0x3D, 0x4C, 0x4C, 0x44, 0x00, 0x0A, 0x64, 0x25,
67812 +     0x60, 0x73, 0xE5, 0x01, 0x7F, 0x20, 0x7E, 0x2A, 0x1D, 0x0E, 0x12, 0x00, 0x75, 0x21, 0x5D, 0x75,
67813 +     0x08, 0xD2, 0x58, 0x5E, 0xF6, 0x76, 0x78, 0xE4, 0xF6, 0x08, 0xF6, 0x08, 0x7E, 0x78, 0xF6, 0x08,
67814 +     0x76, 0x7C, 0x78, 0xF6, 0x24, 0x04, 0x12, 0x03, 0xAA, 0x76, 0x74, 0x78, 0x7F, 0xE6, 0x76, 0x08,
67815 +     0xB4, 0x0B, 0x12, 0x76, 0x06, 0x90, 0x37, 0x31, 0x54, 0xC4, 0xE0, 0x00, 0x18, 0xE0, 0x30, 0x0F,
67816 +     0xE0, 0x03, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13, 0x7F, 0x0D, 0xE0, 0x20, 0xB4, 0x0B, 0x12, 0x74,
67817 +     0x5D, 0x75, 0x06, 0x50, 0x02, 0x5E, 0x75, 0x2D, 0xC4, 0xEF, 0x20, 0xAF, 0xE0, 0x20, 0x0F, 0x54,
67818 +     0xEF, 0x20, 0xAF, 0x22, 0xAF, 0x1C, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x14, 0xE0, 0x20,
67819 +     0x13, 0xC4, 0xEF, 0x20, 0xE0, 0x20, 0x07, 0x54, 0xEF, 0x20, 0xAF, 0x0A, 0x3F, 0x54, 0x13, 0x13,
67820 +     0x75, 0x06, 0xE0, 0x30, 0x5E, 0x75, 0x2D, 0x5D, 0x65, 0x62, 0xE5, 0x02, 0xE5, 0x04, 0x70, 0x5E,
67821 +     0x60, 0x5D, 0x65, 0x61, 0x61, 0x5D, 0x85, 0x08, 0xD2, 0x62, 0x5E, 0x85, 0xA9, 0x61, 0xAA, 0x08,
67822 +     0xEB, 0x02, 0x12, 0x62, 0x78, 0x22, 0x08, 0xC2, 0x01, 0x54, 0xE6, 0x84, 0x9F, 0xE4, 0xC3, 0xFF,
67823 +     0x00, 0x94, 0x08, 0x74, 0x18, 0xFC, 0x05, 0x54, 0xFE, 0x13, 0xC3, 0xE6, 0xFF, 0x13, 0xE6, 0x08,
67824 +     0xF6, 0x18, 0x6C, 0xEE, 0x22, 0xF6, 0x08, 0xEF, 0x09, 0x7F, 0x20, 0x7E, 0x31, 0x1D, 0x0E, 0x12,
67825 +     0x24, 0x5D, 0x75, 0x68, 0x22, 0xD0, 0x5E, 0x75, 0x01, 0x0D, 0x90, 0xE4, 0x21, 0x0D, 0x90, 0xF0,
67826 +     0x41, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xFF, 0x74, 0x90, 0xF0, 0x61, 0x0D, 0x54, 0xE0, 0x00, 0x0D,
67827 +     0x54, 0xE0, 0xF0, 0xF8, 0xF0, 0x20, 0x44, 0x9F, 0xF0, 0x18, 0x44, 0xE0, 0x20, 0x0D, 0x90, 0xE0,
67828 +     0xA2, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74, 0x30, 0x74, 0x02, 0x0D, 0x22, 0x0D, 0x90, 0xF0,
67829 +     0x05, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x20, 0x74, 0x90, 0xF0, 0x25, 0x0D, 0x9C, 0x74, 0x06, 0x0D,
67830 +     0x26, 0x0D, 0x90, 0xF0, 0x0A, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x89, 0x74, 0x91, 0xF0, 0x2A, 0x0D,
67831 +     0xF8, 0x07, 0x90, 0x2C, 0x90, 0xF0, 0x01, 0x74, 0x44, 0xE0, 0xFD, 0x07, 0x44, 0xE0, 0xF0, 0x01,
67832 +     0x54, 0xE0, 0xF0, 0x02, 0x08, 0x90, 0xF0, 0xFD, 0xF8, 0x54, 0xE0, 0x03, 0x90, 0xF0, 0x04, 0x44,
67833 +     0x54, 0xE0, 0x10, 0x07, 0xF0, 0x54, 0xC4, 0x0F, 0x0B, 0x0A, 0x90, 0x04, 0x10, 0x07, 0x90, 0xF0,
67834 +     0x0F, 0x54, 0xC4, 0xE0, 0x0F, 0x07, 0x90, 0xFF, 0xC4, 0x0F, 0x54, 0xE0, 0x90, 0x4F, 0xF0, 0x54,
67835 +     0x90, 0xF0, 0x0A, 0x0A, 0xC4, 0xE0, 0x0F, 0x07, 0x0A, 0x90, 0x0F, 0x54, 0x0A, 0x90, 0xF0, 0x09,
67836 +     0xF0, 0x01, 0x74, 0x0C, 0xE0, 0x01, 0x0A, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44,
67837 +     0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x08, 0x0A, 0x44, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0x02,
67838 +     0x08, 0x90, 0xF0, 0xFD, 0x01, 0x44, 0xE0, 0x60, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0,
67839 +     0x61, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x13, 0x74, 0x54, 0xE0, 0x62, 0x08, 0xF0, 0x03, 0x44, 0xF8,
67840 +     0xE0, 0x63, 0x08, 0x90, 0x90, 0xF0, 0xDC, 0x74, 0x44, 0xE0, 0x67, 0x08, 0x44, 0xE0, 0xF0, 0x01,
67841 +     0x54, 0xE0, 0xF0, 0x02, 0x07, 0x90, 0xF0, 0xFD, 0x0F, 0x54, 0xE0, 0x10, 0x04, 0xF0, 0x54, 0xC4,
67842 +     0xF0, 0x6A, 0x08, 0x90, 0xE0, 0x10, 0x07, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0x0F, 0x07, 0x90,
67843 +     0x54, 0xC4, 0x0F, 0x54, 0x08, 0x90, 0x4F, 0xF0, 0x07, 0x90, 0xF0, 0x69, 0x54, 0xC4, 0xE0, 0x0F,
67844 +     0x68, 0x08, 0x90, 0x0F, 0x6B, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x01, 0x74, 0x0B, 0x74, 0x52, 0x08,
67845 +     0x51, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x0A, 0x74, 0x52, 0x08, 0x51, 0x08, 0x90, 0xF0,
67846 +     0x90, 0xF0, 0x02, 0x74, 0x44, 0xE0, 0x39, 0x08, 0x08, 0x90, 0xF0, 0x02, 0x01, 0x44, 0xE0, 0x40,
67847 +     0x02, 0x44, 0xE0, 0xF0, 0x41, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x04, 0x44, 0xE0,
67848 +     0xE0, 0x42, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0x43, 0x08,
67849 +     0x08, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x3E, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0,
67850 +     0xFD, 0x54, 0xE0, 0xF0, 0x3C, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0,
67851 +     0xE0, 0x3D, 0x08, 0x90, 0xE0, 0xF0, 0x9F, 0x54, 0x05, 0x44, 0xE0, 0x54, 0x3C, 0x08, 0x90, 0xF0,
67852 +     0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0xA7, 0x07, 0x90, 0xE0, 0xF0, 0x04, 0x44,
67853 +     0xE0, 0xF0, 0x10, 0x44, 0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0xA8, 0x07, 0x44, 0xE0, 0xF0, 0x04,
67854 +     0x44, 0xE0, 0xF0, 0x10, 0x54, 0xE0, 0xF0, 0x01, 0x54, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xEF,
67855 +     0x07, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x95, 0x94, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
67856 +     0xE0, 0x96, 0x07, 0x90, 0x03, 0x44, 0xF8, 0x54, 0x97, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74,
67857 +     0x54, 0xE0, 0x95, 0x07, 0x07, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x99, 0x98, 0x07, 0x90, 0xF0,
67858 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x9A, 0x07, 0x90, 0x01, 0x44, 0xF8, 0x54, 0x9B, 0x07, 0x90, 0xF0,
67859 +     0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x99, 0x07, 0x08, 0x90, 0xF0, 0xFE, 0xF0, 0x03, 0x74, 0x14,
67860 +     0xE0, 0x12, 0x08, 0x90, 0xE4, 0xF0, 0xFE, 0x54, 0x08, 0x90, 0xFC, 0xFD, 0x01, 0x64, 0xE0, 0x14,
67861 +     0xED, 0xC3, 0x11, 0x60, 0x94, 0xEC, 0xFF, 0x94, 0x00, 0x08, 0x50, 0x00, 0x01, 0x00, 0xBD, 0x0D,
67862 +     0x7E, 0xE7, 0x80, 0x0C, 0x12, 0x85, 0x7F, 0x20, 0x08, 0x90, 0x0D, 0x0D, 0xF0, 0x43, 0x74, 0x1C,
67863 +     0xF0, 0x1E, 0x08, 0x90, 0xF0, 0x20, 0x08, 0x90, 0xF0, 0x22, 0x08, 0x90, 0x74, 0x09, 0x08, 0x90,
67864 +     0x08, 0x90, 0xF0, 0x03, 0x08, 0x90, 0xF0, 0x0B, 0x08, 0x90, 0xF0, 0x0C, 0xFC, 0xE4, 0xF0, 0x0D,
67865 +     0xBD, 0x0D, 0x00, 0xFD, 0xED, 0x0C, 0x01, 0x00, 0x70, 0x4C, 0x80, 0x64, 0x1C, 0x08, 0x90, 0xF4,
67866 +     0x90, 0xF0, 0x42, 0x74, 0x90, 0xF0, 0x1E, 0x08, 0x90, 0xF0, 0x20, 0x08, 0x90, 0xF0, 0x22, 0x08,
67867 +     0x04, 0x74, 0x09, 0x08, 0x0B, 0x08, 0x90, 0xF0, 0x0C, 0x08, 0x90, 0xF0, 0x0D, 0x08, 0x90, 0xF0,
67868 +     0x12, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x74, 0x24, 0x08, 0x90, 0x07, 0x90, 0xF0, 0x12,
67869 +     0xF0, 0x0D, 0x74, 0xFB, 0xE0, 0x07, 0x07, 0x90, 0x22, 0xF0, 0x10, 0x44, 0xE0, 0x23, 0x06, 0x90,
67870 +     0x54, 0x13, 0x13, 0xFF, 0x0C, 0x92, 0x13, 0x3F, 0xE0, 0x27, 0x06, 0x90, 0x30, 0x03, 0xE0, 0x30,
67871 +     0x06, 0x90, 0x1A, 0x0C, 0xE0, 0x20, 0xE0, 0x27, 0x26, 0x06, 0x90, 0x3B, 0xE0, 0xA3, 0xFE, 0xE0,
67872 +     0xC3, 0xCE, 0x02, 0x78, 0xD8, 0x13, 0xCE, 0x13, 0x28, 0xE0, 0x20, 0xF9, 0x0D, 0x90, 0x0C, 0xC2,
67873 +     0xF0, 0x0F, 0x74, 0x01, 0x04, 0x21, 0x0D, 0x90, 0xF9, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xE4, 0x74,
67874 +     0xB1, 0x74, 0xFA, 0x07, 0x0C, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0x38, 0x74, 0x90, 0xF0, 0x2C, 0x0D,
67875 +     0x26, 0x80, 0xA6, 0x00, 0x0D, 0x90, 0x0C, 0xD2, 0xF0, 0x0F, 0x74, 0x21, 0x04, 0x01, 0x0D, 0x90,
67876 +     0xF9, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0xB1, 0x74, 0xE4, 0x74, 0xFA, 0x07, 0x2C, 0x0D, 0x90, 0xF0,
67877 +     0x90, 0xF0, 0x38, 0x74, 0x90, 0xF0, 0x0C, 0x0D, 0x90, 0xE0, 0xA7, 0x00, 0xA2, 0xF0, 0x45, 0x08,
67878 +     0x54, 0x33, 0xE4, 0x0C, 0xE0, 0x25, 0xFC, 0x01, 0x90, 0xFE, 0xE0, 0x25, 0x54, 0xE0, 0x23, 0x06,
67879 +     0xEC, 0xF0, 0x4E, 0xFB, 0x54, 0x33, 0x33, 0x33, 0x54, 0xE0, 0xFF, 0xF8, 0x22, 0xF0, 0x4F, 0xF7,
67880 +     0xA1, 0x02, 0x08, 0x20, 0x7F, 0x20, 0x7E, 0x5C, 0x1D, 0x0E, 0x12, 0x11, 0xE0, 0x00, 0x0D, 0x90,
67881 +     0x90, 0xF0, 0xF8, 0x54, 0x54, 0xE0, 0x20, 0x0D, 0x81, 0x78, 0xF0, 0xF8, 0x76, 0x08, 0xF4, 0x76,
67882 +     0xAA, 0x0D, 0x90, 0x24, 0x0F, 0x54, 0xC4, 0xE0, 0xAB, 0x0D, 0x90, 0xFF, 0x0F, 0x54, 0xC4, 0xE0,
67883 +     0x33, 0xE4, 0xFF, 0x2F, 0xFD, 0x00, 0x24, 0xCF, 0xFC, 0x04, 0x34, 0xEF, 0xE0, 0x0B, 0x07, 0x90,
67884 +     0xA4, 0x20, 0xF0, 0x75, 0xF0, 0x45, 0xEC, 0xFF, 0x4F, 0xED, 0xF6, 0x08, 0x78, 0xE4, 0xF6, 0x08,
67885 +     0x0D, 0x90, 0xF6, 0x7D, 0x10, 0x44, 0xE0, 0xA9, 0x20, 0x44, 0xE0, 0xF0, 0x47, 0x08, 0x90, 0xF0,
67886 +     0xF0, 0x02, 0x44, 0xE0, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x48, 0x08, 0x90, 0x04, 0x44, 0xF3, 0x54,
67887 +     0x4C, 0x08, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x20, 0x70, 0x44, 0xE0, 0x4B,
67888 +     0x80, 0x44, 0xE0, 0xF0, 0x47, 0x08, 0x90, 0xF0, 0xF0, 0xF7, 0x54, 0xE0, 0xE0, 0x00, 0x06, 0x90,
67889 +     0x30, 0x0F, 0x54, 0xC4, 0x2C, 0x91, 0x04, 0xE0, 0x06, 0x90, 0x1E, 0x80, 0xE0, 0x20, 0xE0, 0x27,
67890 +     0x13, 0x13, 0xE0, 0x20, 0x90, 0xFF, 0x01, 0x54, 0xFE, 0xE0, 0x23, 0x06, 0x01, 0x54, 0x13, 0x13,
67891 +     0x90, 0x05, 0x60, 0x6F, 0x2F, 0x91, 0x27, 0x06, 0xF4, 0x76, 0x81, 0x78, 0x80, 0x24, 0x76, 0x08,
67892 +     0x12, 0x81, 0x7F, 0x5B, 0x54, 0x50, 0xB4, 0x0B, 0xF4, 0x76, 0x81, 0x78, 0x90, 0x24, 0x76, 0x08,
67893 +     0xC3, 0xE0, 0x4F, 0x08, 0x24, 0x50, 0x05, 0x94, 0x54, 0xE6, 0x84, 0x78, 0x06, 0x90, 0xFF, 0x01,
67894 +     0x13, 0xFD, 0xE0, 0x23, 0x6F, 0x01, 0x54, 0x13, 0x60, 0xE4, 0x01, 0x70, 0x35, 0x06, 0x90, 0x07,
67895 +     0xF0, 0x08, 0x44, 0xE0, 0x13, 0xE6, 0x84, 0x78, 0x38, 0x91, 0x0C, 0x92, 0x19, 0x7F, 0x20, 0x7E,
67896 +     0x90, 0x1D, 0x0E, 0x12, 0x13, 0xE0, 0x23, 0x06, 0x30, 0x3F, 0x54, 0x13, 0x20, 0x7E, 0x07, 0xE0,
67897 +     0x0E, 0x12, 0x1F, 0x7F, 0x7F, 0x20, 0x7E, 0x1D, 0x1D, 0x0E, 0x12, 0x21, 0x06, 0x40, 0xF7, 0xB1,
67898 +     0x75, 0x26, 0x5D, 0x75, 0x90, 0x22, 0x1D, 0x5E, 0xFF, 0xE0, 0x4F, 0x08, 0x94, 0x80, 0x64, 0xD3,
67899 +     0x78, 0x0C, 0x40, 0x85, 0x0A, 0x94, 0xE6, 0x7D, 0x80, 0x06, 0x03, 0x50, 0xC3, 0x22, 0xC3, 0x0E,
67900 +     0x94, 0x80, 0x64, 0xEF, 0xE4, 0x04, 0x50, 0x83, 0xD3, 0xF6, 0x7D, 0x78, 0x20, 0x08, 0x30, 0x22,
67901 +     0x23, 0x7F, 0x20, 0x7E, 0x78, 0x1D, 0x0E, 0x12, 0x08, 0x00, 0x76, 0x76, 0x85, 0x78, 0x0A, 0x76,
67902 +     0x0D, 0x90, 0x07, 0x76, 0x07, 0x44, 0xE0, 0x00, 0x20, 0x0D, 0x90, 0xF0, 0xF0, 0x07, 0x44, 0xE0,
67903 +     0x18, 0xE6, 0x77, 0x78, 0xF6, 0x50, 0x70, 0x46, 0x78, 0x0A, 0x76, 0x08, 0x94, 0xD3, 0xE6, 0x85,
67904 +     0x90, 0x23, 0x40, 0x00, 0xD3, 0xE0, 0x4F, 0x08, 0x1A, 0x40, 0x0A, 0x94, 0x07, 0x54, 0xE6, 0x16,
67905 +     0x00, 0x0D, 0x90, 0xFF, 0x4F, 0xF8, 0x54, 0xE0, 0x07, 0x54, 0xE6, 0xF0, 0x20, 0x0D, 0x90, 0xFF,
67906 +     0x4F, 0xF8, 0x54, 0xE0, 0x20, 0x7E, 0x22, 0xF0, 0x85, 0x78, 0x29, 0x7F, 0x00, 0x7C, 0xFD, 0xE6,
67907 +     0x7E, 0x0D, 0x0D, 0x12, 0x90, 0x33, 0x7F, 0x20, 0xFD, 0xE0, 0x4F, 0x08, 0x0D, 0x12, 0x00, 0x7C,
67908 +     0x28, 0x5D, 0x75, 0x0D, 0x22, 0x1F, 0x5E, 0x75, 0x77, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12,
67909 +     0x54, 0xE0, 0xAE, 0x01, 0x06, 0x90, 0xF0, 0xC0, 0xFB, 0x54, 0xE0, 0x03, 0x78, 0x78, 0xE4, 0xF0,
67910 +     0x90, 0xF6, 0x08, 0xF6, 0x44, 0xE0, 0x99, 0x07, 0x20, 0xAF, 0xF0, 0x01, 0x0F, 0x54, 0xC4, 0xEF,
67911 +     0xAF, 0x64, 0xE0, 0x20, 0xE0, 0x20, 0xEF, 0x20, 0xEF, 0x20, 0xAF, 0x5E, 0xE0, 0x20, 0x13, 0xC3,
67912 +     0xEF, 0x20, 0xAF, 0x56, 0x3F, 0x54, 0x13, 0x13, 0x80, 0x02, 0xE0, 0x30, 0x00, 0x06, 0x90, 0x4A,
67913 +     0x0F, 0x54, 0xC4, 0xE0, 0xE0, 0x2F, 0xE0, 0x20, 0x07, 0x54, 0x13, 0xC4, 0xE0, 0x27, 0xE0, 0x30,
67914 +     0x78, 0xE0, 0xA3, 0xFE, 0x13, 0xC3, 0xCE, 0x06, 0xF9, 0xD8, 0x13, 0xCE, 0x90, 0x17, 0xE0, 0x20,
67915 +     0xFF, 0xE0, 0x31, 0x06, 0x3F, 0x54, 0x13, 0x13, 0xB1, 0x0B, 0xE0, 0x20, 0x75, 0x11, 0x50, 0xF7,
67916 +     0x5E, 0x75, 0x24, 0x5D, 0x7C, 0x78, 0x22, 0xD0, 0x0B, 0x60, 0x16, 0xE6, 0x07, 0x40, 0xF7, 0xB1,
67917 +     0x75, 0x28, 0x5D, 0x75, 0x75, 0x22, 0x1F, 0x5E, 0x5E, 0x75, 0x2D, 0x5D, 0x08, 0x30, 0x22, 0x02,
67918 +     0x7F, 0x20, 0x7E, 0x55, 0x1D, 0x0E, 0x12, 0x57, 0x00, 0x76, 0x76, 0x78, 0x90, 0x64, 0x76, 0x08,
67919 +     0x44, 0xE0, 0x27, 0x08, 0x08, 0x90, 0xF0, 0x08, 0x07, 0x44, 0xE0, 0x4B, 0x4A, 0x08, 0x90, 0xF0,
67920 +     0xF0, 0x03, 0x44, 0xE0, 0xE0, 0x29, 0x08, 0x90, 0x02, 0x44, 0xF8, 0x54, 0x2A, 0x08, 0x90, 0xF0,
67921 +     0x44, 0xE3, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x14, 0xF8, 0x54, 0xE0, 0x2E, 0x90, 0xF0, 0x02, 0x44,
67922 +     0x07, 0x74, 0x61, 0x08, 0x62, 0x08, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x03,
67923 +     0x74, 0xE4, 0xE0, 0x63, 0xF7, 0xB1, 0xF0, 0xDC, 0x5D, 0x75, 0x07, 0x50, 0x98, 0x5E, 0x75, 0x26,
67924 +     0xE6, 0x77, 0x78, 0x22, 0x06, 0x70, 0x46, 0x18, 0x75, 0x2A, 0x5D, 0x75, 0x30, 0x22, 0xAB, 0x5E,
67925 +     0x20, 0x7E, 0x32, 0x08, 0x0E, 0x12, 0x51, 0x7F, 0x76, 0x76, 0x78, 0x1D, 0x14, 0x76, 0x08, 0x00,
67926 +     0xE0, 0x2A, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x2D, 0x08, 0x08, 0x90, 0xF0, 0xFB,
67927 +     0xFD, 0x54, 0xE0, 0x31, 0x61, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x07, 0x74, 0x54, 0xE0, 0x62, 0x08,
67928 +     0xF0, 0x03, 0x44, 0xF8, 0xB1, 0x47, 0x2D, 0x12, 0x7F, 0x07, 0x40, 0xF7, 0xB4, 0x0B, 0x12, 0x7A,
67929 +     0x5D, 0x75, 0x07, 0x50, 0x98, 0x5E, 0x75, 0x26, 0xE6, 0x77, 0x78, 0x22, 0x2E, 0x70, 0x46, 0x18,
67930 +     0xE0, 0x4E, 0x08, 0x90, 0x50, 0x0D, 0x94, 0xC3, 0x27, 0x5D, 0x75, 0x08, 0x80, 0x2E, 0x5E, 0x75,
67931 +     0x2A, 0x5D, 0x75, 0x06, 0xE4, 0x0B, 0x5E, 0x75, 0xF0, 0x34, 0x08, 0x90, 0x44, 0x9F, 0x54, 0xE0,
67932 +     0x08, 0x90, 0xF0, 0x40, 0x06, 0x70, 0xE0, 0x37, 0x75, 0x28, 0x5D, 0x75, 0x20, 0x22, 0x1F, 0x5E,
67933 +     0xC4, 0x21, 0x02, 0x08, 0x3B, 0x7F, 0x20, 0x7E, 0x78, 0x1D, 0x0E, 0x12, 0x08, 0x00, 0x76, 0x76,
67934 +     0x08, 0x90, 0x05, 0x76, 0x01, 0x44, 0xE0, 0x25, 0x02, 0x44, 0xE0, 0xF0, 0x27, 0x08, 0x90, 0xF0,
67935 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0,
67936 +     0xE0, 0x28, 0x08, 0x90, 0x01, 0x44, 0xF8, 0x54, 0x27, 0x08, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
67937 +     0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x29, 0x08, 0x90, 0x04, 0x44, 0xF8, 0x54, 0x2D, 0x08, 0x90, 0xF0,
67938 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xFB, 0x54, 0xE0, 0xF0, 0x04, 0x44, 0xE0,
67939 +     0xE0, 0x2E, 0x08, 0x90, 0x04, 0x44, 0xF8, 0x54, 0x2F, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
67940 +     0xF0, 0x02, 0x44, 0xE0, 0xE0, 0x30, 0x08, 0x90, 0x05, 0x44, 0xE0, 0x54, 0x2F, 0x08, 0x90, 0xF0,
67941 +     0xF0, 0x01, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x2A, 0x08, 0x90, 0x14, 0x44, 0xE3, 0x54,
67942 +     0x02, 0x44, 0xE0, 0xF0, 0x2B, 0x08, 0x90, 0xF0, 0xF0, 0x15, 0x74, 0xE0, 0xE0, 0x2A, 0x08, 0x90,
67943 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x31, 0x08, 0x08, 0x90, 0xF0, 0x04, 0xF0, 0x40, 0x74, 0x33,
67944 +     0xE0, 0x2C, 0x08, 0x90, 0xE0, 0xF0, 0x01, 0x44, 0x02, 0x44, 0xF9, 0x54, 0x25, 0x08, 0x90, 0xF0,
67945 +     0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0x27, 0x08, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x2D, 0x08,
67946 +     0x08, 0x90, 0xF0, 0xFD, 0xFB, 0x54, 0xE0, 0x31, 0x08, 0x90, 0xE4, 0xF0, 0x54, 0xE0, 0xF0, 0x34,
67947 +     0x44, 0xE0, 0xF0, 0x9F, 0x54, 0xE0, 0xF0, 0x10, 0xF0, 0x01, 0x44, 0xF0, 0x74, 0x35, 0x08, 0x90,
67948 +     0x08, 0x90, 0xF0, 0x7F, 0xF0, 0xFF, 0x74, 0x36, 0x34, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0,
67949 +     0x10, 0x44, 0xE0, 0xF0, 0xF0, 0x54, 0xE0, 0xF0, 0x35, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0xEC, 0x74,
67950 +     0xF0, 0x36, 0x08, 0x90, 0xF0, 0x34, 0x08, 0x90, 0xF0, 0x9F, 0x54, 0xE0, 0xF0, 0x10, 0x44, 0xE0,
67951 +     0x44, 0xF0, 0x54, 0xE0, 0x85, 0x78, 0xF0, 0x02, 0x33, 0x33, 0x33, 0xE6, 0xC3, 0xFF, 0xF8, 0x54,
67952 +     0xFF, 0x9F, 0xE0, 0x74, 0x25, 0xE0, 0x25, 0xE6, 0xEF, 0xC3, 0xFE, 0xE0, 0x35, 0x08, 0x90, 0x9E,
67953 +     0x08, 0x90, 0xE4, 0xF0, 0x08, 0x90, 0xF0, 0x36, 0x54, 0xE0, 0xF0, 0x34, 0xF0, 0x40, 0x44, 0x9F,
67954 +     0xF0, 0x10, 0x44, 0xE0, 0x74, 0x35, 0x08, 0x90, 0x90, 0xE4, 0xF0, 0x40, 0x90, 0xF0, 0x36, 0x08,
67955 +     0x90, 0xF0, 0x34, 0x08, 0x54, 0xE0, 0x2A, 0x08, 0x08, 0x90, 0xF0, 0xFE, 0x01, 0x44, 0xE0, 0x47,
67956 +     0x04, 0x44, 0xE0, 0xF0, 0x48, 0x08, 0x90, 0xF0, 0x44, 0xFC, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x01,
67957 +     0xF0, 0x54, 0xE0, 0x4C, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x4B, 0x08, 0xF0, 0x06, 0x44, 0xF8,
67958 +     0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x4A, 0x08, 0x90, 0x01, 0x44, 0xFC, 0x54, 0x47, 0x08, 0x90, 0xF0,
67959 +     0xF0, 0xFB, 0x54, 0xE0, 0x50, 0xF7, 0x25, 0x12, 0x26, 0x5D, 0x75, 0x07, 0x22, 0x98, 0x5E, 0x75,
67960 +     0x18, 0xE6, 0x77, 0x78, 0x90, 0x33, 0x70, 0x46, 0xE0, 0xF0, 0x34, 0x08, 0x40, 0x44, 0x9F, 0x54,
67961 +     0x7F, 0x20, 0x7E, 0xF0, 0xC0, 0x06, 0xC0, 0x41, 0x37, 0x08, 0x90, 0x07, 0x08, 0x90, 0xFE, 0xE0,
67962 +     0xEE, 0xFD, 0xE0, 0x38, 0x07, 0xD0, 0xED, 0xFC, 0x0D, 0x12, 0x06, 0xD0, 0x2A, 0x5D, 0x75, 0x0D,
67963 +     0x78, 0x0B, 0x5E, 0x75, 0x08, 0x01, 0x76, 0x7A, 0x30, 0x22, 0xF4, 0x76, 0x20, 0x7E, 0x73, 0x08,
67964 +     0x0E, 0x12, 0x4B, 0x7F, 0x76, 0x76, 0x78, 0x1D, 0x0A, 0x76, 0x08, 0x00, 0xE0, 0x27, 0x08, 0x90,
67965 +     0xE0, 0xF0, 0x04, 0x44, 0x90, 0xF0, 0x08, 0x44, 0x54, 0xE0, 0x29, 0x08, 0xF0, 0x04, 0x44, 0xF8,
67966 +     0xE0, 0x2A, 0x08, 0x90, 0x10, 0x44, 0xE3, 0x54, 0x02, 0x44, 0xE0, 0xF0, 0x2D, 0x08, 0x90, 0xF0,
67967 +     0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0x2E, 0x08, 0x90, 0x03, 0x44, 0xF8, 0x54, 0x2F, 0x08, 0x90, 0xF0,
67968 +     0xF0, 0x01, 0x44, 0xE0, 0xE0, 0x31, 0x08, 0x90, 0xE0, 0xF0, 0xE7, 0x54, 0xE0, 0xF0, 0x01, 0x44,
67969 +     0x90, 0xF0, 0xFD, 0x54, 0x74, 0xE0, 0x32, 0x08, 0x08, 0x90, 0xF0, 0xCD, 0xF0, 0x04, 0x74, 0x61,
67970 +     0xE0, 0x62, 0x08, 0x90, 0x03, 0x44, 0xF8, 0x54, 0x63, 0x08, 0x90, 0xF0, 0xDC, 0x74, 0xE4, 0xE0,
67971 +     0xF7, 0x25, 0x12, 0xF0, 0x7A, 0x7F, 0x07, 0x40, 0x50, 0xB4, 0x0B, 0x12, 0x26, 0x5D, 0x75, 0x07,
67972 +     0x22, 0x98, 0x5E, 0x75, 0x18, 0xE6, 0x77, 0x78, 0x90, 0x0F, 0x70, 0x46, 0xC3, 0xE0, 0x4E, 0x08,
67973 +     0x06, 0x50, 0x17, 0x94, 0x75, 0x27, 0x5D, 0x75, 0x30, 0x22, 0x9F, 0x5E, 0x20, 0x7E, 0x3E, 0x08,
67974 +     0x0E, 0x12, 0x5D, 0x7F, 0x76, 0x76, 0x78, 0x1D, 0x05, 0x76, 0x08, 0x00, 0xE0, 0x29, 0x06, 0x90,
67975 +     0x3F, 0x54, 0x13, 0x13, 0x90, 0x52, 0xE0, 0x30, 0x54, 0xE0, 0x02, 0x0D, 0xF0, 0x30, 0x44, 0x8F,
67976 +     0xE0, 0x22, 0x0D, 0x90, 0x30, 0x44, 0x8F, 0x54, 0x05, 0x0D, 0x90, 0xF0, 0x44, 0x8F, 0x54, 0xE0,
67977 +     0x0D, 0x90, 0xF0, 0x20, 0x8F, 0x54, 0xE0, 0x25, 0x22, 0xF0, 0x20, 0x44, 0xE0, 0x29, 0x06, 0x90,
67978 +     0x54, 0x13, 0x13, 0xFF, 0x0D, 0xE0, 0x30, 0x3F, 0xFC, 0xE4, 0x1A, 0x71, 0x20, 0x7E, 0xFD, 0x33,
67979 +     0x0D, 0x12, 0x65, 0x7F, 0xE6, 0x77, 0x78, 0x0D, 0x0D, 0x70, 0x46, 0x18, 0x21, 0x7F, 0x20, 0x7E,
67980 +     0x75, 0x1D, 0x0E, 0x12, 0x5E, 0x75, 0x2B, 0x5D, 0x0A, 0x7F, 0x22, 0x7A, 0x06, 0x7D, 0x0D, 0x7E,
67981 +     0x0C, 0xD2, 0x0D, 0x7C, 0x83, 0x8E, 0x82, 0x8F, 0x0F, 0x54, 0xC4, 0xE0, 0x40, 0x06, 0x94, 0xD3,
67982 +     0x4E, 0x08, 0x90, 0x36, 0x50, 0x19, 0x94, 0xE0, 0x8C, 0x82, 0x8D, 0x2E, 0xC4, 0xFD, 0xE0, 0x83,
67983 +     0xED, 0xFC, 0x0F, 0x54, 0xEC, 0xFD, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x14, 0xF0, 0x4D, 0xF0, 0x54,
67984 +     0xFF, 0xE0, 0x82, 0x8F, 0xFE, 0x0F, 0x54, 0xC4, 0xFF, 0x0F, 0x54, 0xEF, 0x0F, 0x54, 0x14, 0xEE,
67985 +     0x4F, 0xF0, 0x54, 0xC4, 0x90, 0x0C, 0xC2, 0xF0, 0x90, 0xE0, 0x06, 0x0D, 0x90, 0xF0, 0x26, 0x0D,
67986 +     0x90, 0xE0, 0x0A, 0x0D, 0xA2, 0xF0, 0x2A, 0x0D, 0x20, 0x7E, 0x22, 0x0C, 0x0E, 0x12, 0x68, 0x7F,
67987 +     0x4F, 0x08, 0x90, 0x1D, 0xF6, 0x7E, 0x78, 0xE0, 0xE0, 0x29, 0x08, 0x90, 0x90, 0xF0, 0xF8, 0x54,
67988 +     0x54, 0xE0, 0x2A, 0x08, 0xF0, 0x08, 0x44, 0xE3, 0xE0, 0x2E, 0x08, 0x90, 0x02, 0x44, 0xF8, 0x54,
67989 +     0x2D, 0x08, 0x90, 0xF0, 0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x61, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x07,
67990 +     0xF8, 0x54, 0xE0, 0x62, 0x90, 0xF0, 0x05, 0x44, 0xE4, 0xE0, 0x63, 0x08, 0x12, 0xF0, 0xDC, 0x74,
67991 +     0x07, 0x50, 0xF7, 0x25, 0x75, 0x26, 0x5D, 0x75, 0x75, 0x22, 0x98, 0x5E, 0x5E, 0x75, 0x2C, 0x5D,
67992 +     0xF6, 0x01, 0x90, 0x1D, 0xFF, 0x70, 0x54, 0xE0, 0xE0, 0x4B, 0x08, 0x90, 0xF0, 0x4F, 0x8F, 0x54,
67993 +     0xE0, 0xF6, 0x01, 0x90, 0x90, 0xFF, 0x0C, 0x54, 0x54, 0xE0, 0x4A, 0x08, 0x90, 0xF0, 0x4F, 0xF3,
67994 +     0x90, 0xE0, 0xF6, 0x01, 0xE0, 0x30, 0x4C, 0x08, 0x0F, 0x54, 0xE0, 0x06, 0xE0, 0x06, 0x80, 0xF0,
67995 +     0x20, 0x44, 0x0F, 0x54, 0xF6, 0x01, 0x90, 0xF0, 0x48, 0x08, 0x90, 0xE0, 0xE0, 0x07, 0xE1, 0x30,
67996 +     0x08, 0x44, 0xF3, 0x54, 0x54, 0xE0, 0x22, 0xF0, 0xF0, 0x04, 0x44, 0xF3, 0x02, 0x08, 0x20, 0x22,
67997 +     0x20, 0x7E, 0xE6, 0x81, 0x0E, 0x12, 0x70, 0x7F, 0x7C, 0x78, 0xE4, 0x1D, 0x23, 0x06, 0x90, 0xF6,
67998 +     0xF0, 0x0F, 0x54, 0xE0, 0xE0, 0x26, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x1D, 0x60, 0xFE, 0x24,
67999 +     0x90, 0x22, 0x70, 0x04, 0x03, 0x74, 0x7F, 0x07, 0x96, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0,
68000 +     0x07, 0x90, 0xF0, 0x03, 0xF8, 0x54, 0xE0, 0x9A, 0x80, 0xF0, 0x02, 0x44, 0x7F, 0x07, 0x90, 0x0D,
68001 +     0x80, 0xF0, 0x01, 0x74, 0x07, 0x90, 0xE4, 0x05, 0x07, 0x90, 0xF0, 0x7F, 0x08, 0x44, 0xE0, 0xA7,
68002 +     0x20, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xF0, 0xA8, 0x07, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0,
68003 +     0xF0, 0x20, 0x44, 0xE0, 0xF0, 0x02, 0x44, 0xE0, 0xE0, 0x99, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54,
68004 +     0x54, 0xE0, 0xA8, 0x07, 0x54, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0xF0, 0xDF, 0x01, 0x90, 0xF0, 0xFD,
68005 +     0x13, 0xC4, 0xE0, 0xF6, 0x01, 0x54, 0x13, 0x13, 0x30, 0xF7, 0x01, 0x90, 0xFF, 0xE0, 0x0E, 0xE0,
68006 +     0xE0, 0x4F, 0x08, 0x90, 0xE5, 0xA4, 0xF0, 0x8F, 0x01, 0x80, 0x04, 0xF0, 0x4D, 0x08, 0x90, 0xE0,
68007 +     0x48, 0x08, 0x90, 0xF0, 0x44, 0xF3, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x04, 0xF3, 0x54, 0xE0, 0x4A,
68008 +     0x4C, 0x08, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x20, 0x70, 0x44, 0xE0, 0x4B,
68009 +     0x80, 0x44, 0xE0, 0xF0, 0x25, 0x12, 0x22, 0xF0, 0x75, 0x07, 0x50, 0xF7, 0x5E, 0x75, 0x26, 0x5D,
68010 +     0x5F, 0x75, 0x22, 0x98, 0x6F, 0x60, 0x75, 0x02, 0x75, 0x26, 0x5D, 0x75, 0x73, 0x75, 0x98, 0x5E,
68011 +     0x20, 0x7E, 0x22, 0x01, 0x0E, 0x12, 0x7E, 0x7F, 0xFB, 0x07, 0x90, 0x1D, 0x90, 0xF0, 0x01, 0x74,
68012 +     0x3F, 0x74, 0xA8, 0x07, 0x99, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0xE0, 0xAE, 0x01, 0x90,
68013 +     0x90, 0xF0, 0xC0, 0x54, 0x54, 0xE0, 0x03, 0x06, 0x54, 0xE0, 0xF0, 0xFB, 0x0E, 0xC2, 0xF0, 0xDF,
68014 +     0x74, 0x20, 0x06, 0x90, 0x74, 0xA3, 0xF0, 0x80, 0x08, 0x90, 0xF0, 0xFF, 0xF0, 0xE4, 0xE0, 0x45,
68015 +     0x75, 0x01, 0x5F, 0x75, 0x90, 0x22, 0xC5, 0x60, 0x44, 0xE0, 0x27, 0x08, 0x02, 0x7D, 0xF0, 0x08,
68016 +     0x34, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0, 0xEF, 0x54, 0xE0, 0xF0, 0x0F, 0x54, 0xED, 0xF0,
68017 +     0xF0, 0x54, 0xE0, 0xFF, 0x08, 0x90, 0xF0, 0x4F, 0x22, 0xF5, 0xE0, 0x37, 0xE0, 0x38, 0x08, 0x90,
68018 +     0x22, 0xE5, 0x23, 0xF5, 0xE0, 0x95, 0x33, 0xFF, 0x23, 0xE5, 0xC3, 0xFE, 0xE5, 0x23, 0xF5, 0x9F,
68019 +     0x22, 0xF5, 0x9E, 0x22, 0xE0, 0x34, 0x08, 0x90, 0x90, 0xF0, 0x10, 0x44, 0x22, 0xE5, 0x35, 0x08,
68020 +     0x36, 0x08, 0x90, 0xF0, 0xE4, 0xF0, 0x23, 0xE5, 0xF0, 0x34, 0x08, 0x90, 0xB0, 0x0A, 0xBD, 0x0D,
68021 +     0xE0, 0x27, 0x08, 0x90, 0x22, 0xF0, 0xF7, 0x54, 0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00,
68022 +     0x41, 0x47, 0x49, 0x47, 0x09, 0x09, 0x00, 0x0A, 0x2D, 0x49, 0x46, 0x4C, 0x65, 0x6D, 0x69, 0x54,
68023 +     0x00, 0x0A, 0x21, 0x72, 0x74, 0x65, 0x53, 0x09, 0x00, 0x0A, 0x70, 0x75, 0x0A, 0x50, 0x57, 0x09,
68024 +     0x47, 0x41, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x43, 0x00, 0x3D, 0x47, 0x09, 0x00, 0x20, 0x64, 0x25,
68025 +     0x45, 0x09, 0x00, 0x0A, 0x00, 0x0A, 0x43, 0x58, 0x30, 0x4B, 0x4F, 0x09, 0x4F, 0x09, 0x00, 0x0A,
68026 +     0x00, 0x0A, 0x31, 0x4B, 0x32, 0x4B, 0x4F, 0x09, 0x4F, 0x09, 0x00, 0x0A, 0x00, 0x0A, 0x33, 0x4B,
68027 +     0x43, 0x44, 0x41, 0x09, 0x45, 0x09, 0x00, 0x0A, 0x53, 0x2D, 0x43, 0x58, 0x44, 0x25, 0x00, 0x0A,
68028 +     0x3A, 0x3A, 0x00, 0x20, 0x20, 0x44, 0x25, 0x20, 0x4D, 0x50, 0x09, 0x00, 0x09, 0x00, 0x0A, 0x55,
68029 +     0x4B, 0x43, 0x4F, 0x4C, 0x09, 0x00, 0x0A, 0x31, 0x25, 0x3A, 0x70, 0x09, 0x74, 0x00, 0x09, 0x64,
68030 +     0x09, 0x64, 0x25, 0x3A, 0x78, 0x3A, 0x6D, 0x00, 0x3A, 0x6D, 0x00, 0x09, 0x00, 0x09, 0x64, 0x25,
68031 +     0x44, 0x25, 0x3A, 0x64, 0x4C, 0x09, 0x00, 0x0A, 0x32, 0x4B, 0x43, 0x4F, 0x09, 0x09, 0x00, 0x0A,
68032 +     0x4F, 0x4C, 0x3E, 0x2D, 0x44, 0x45, 0x4B, 0x43, 0x4C, 0x09, 0x00, 0x0A, 0x33, 0x4B, 0x43, 0x4F,
68033 +     0x53, 0x09, 0x09, 0x0A, 0x3A, 0x4E, 0x47, 0x49, 0x00, 0x64, 0x25, 0x00, 0x4B, 0x4E, 0x4C, 0x09,
68034 +     0x00, 0x0A, 0x50, 0x55, 0x69, 0x78, 0x45, 0x09, 0x09, 0x00, 0x0A, 0x74, 0x4C, 0x44, 0x4D, 0x09,
68035 +     0x64, 0x25, 0x3D, 0x4C, 0x4E, 0x08, 0x00, 0x0A, 0x18, 0x09, 0xB3, 0x08, 0x1F, 0x18, 0x7D, 0x09,
68036 +     0x41, 0x36, 0x2D, 0x26, 0x84, 0x70, 0x5E, 0x4E, 0xEA, 0xCD, 0xB3, 0x9A, 0x14, 0x0D, 0x08, 0xFF,
68037 +     0x7F, 0x50, 0x33, 0x20, 0x90, 0x24, 0x8F, 0xC9, 0x16, 0x74, 0xA4, 0x09, 0x26, 0x06, 0x90, 0xF0,
68038 +     0x54, 0x13, 0xC4, 0xE0, 0x90, 0x03, 0x64, 0x07, 0x05, 0x60, 0xA3, 0x09, 0x80, 0xF0, 0x2B, 0x74,
68039 +     0xF0, 0x14, 0x74, 0x03, 0xE0, 0x26, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x04, 0x03, 0xBF, 0xFF,
68040 +     0x02, 0x80, 0x01, 0x7F, 0x54, 0xEF, 0x00, 0x7F, 0x33, 0x33, 0x33, 0x01, 0x90, 0xFF, 0xF8, 0x54,
68041 +     0x54, 0xE0, 0xA2, 0x09, 0xE4, 0xF0, 0x4F, 0xF7, 0xF0, 0xA5, 0x09, 0x90, 0x04, 0xA8, 0x09, 0x90,
68042 +     0xFF, 0x01, 0x90, 0xF0, 0x90, 0x13, 0xC3, 0xE0, 0xE0, 0x30, 0xA6, 0x09, 0xF0, 0x08, 0x74, 0x05,
68043 +     0x0C, 0x74, 0x03, 0x80, 0x90, 0xFD, 0xE4, 0xF0, 0xFF, 0xE0, 0x79, 0x08, 0xE0, 0x14, 0x08, 0x90,
68044 +     0x08, 0x90, 0xFF, 0x5F, 0xFF, 0x5F, 0xE0, 0xDE, 0xE0, 0x43, 0x09, 0x90, 0x60, 0x01, 0x64, 0x5F,
68045 +     0x94, 0xC3, 0xED, 0x0A, 0x00, 0x04, 0x50, 0xFF, 0x7E, 0xDC, 0x80, 0x0D, 0x7C, 0xCB, 0x7F, 0x20,
68046 +     0x0D, 0x0D, 0x12, 0x00, 0x74, 0xB0, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x23, 0x09, 0x90, 0xF0, 0xB2,
68047 +     0x09, 0x90, 0xF0, 0xB4, 0x09, 0x90, 0xF0, 0xB6, 0xF0, 0x43, 0x74, 0xB8, 0x74, 0x9D, 0x09, 0x90,
68048 +     0x09, 0x90, 0xF0, 0x03, 0x09, 0x90, 0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0, 0xFD, 0xE4, 0xF0, 0xA1,
68049 +     0x80, 0xBD, 0x0D, 0x00, 0x70, 0x24, 0xE5, 0xFB, 0xB0, 0x09, 0x90, 0x3D, 0x90, 0xF0, 0x20, 0x74,
68050 +     0x90, 0xF0, 0xB2, 0x09, 0x90, 0xF0, 0xB4, 0x09, 0x90, 0xF0, 0xB6, 0x09, 0x40, 0x74, 0xB8, 0x09,
68051 +     0x09, 0x90, 0xE4, 0xF0, 0x09, 0x90, 0xF0, 0x9D, 0x09, 0x90, 0xF0, 0x9F, 0x09, 0x90, 0xF0, 0xA0,
68052 +     0x01, 0x90, 0xF0, 0xA1, 0x13, 0xC3, 0xE0, 0xFF, 0x30, 0xA6, 0x09, 0x90, 0x09, 0x74, 0x04, 0xE0,
68053 +     0x0D, 0x74, 0x22, 0xF0, 0x09, 0x90, 0x22, 0xF0, 0xF0, 0x22, 0x74, 0xB0, 0xF0, 0xB2, 0x09, 0x90,
68054 +     0xF0, 0xB4, 0x09, 0x90, 0xF0, 0xB6, 0x09, 0x90, 0x74, 0xB8, 0x09, 0x90, 0x30, 0x22, 0xF0, 0x42,
68055 +     0x20, 0x7E, 0x21, 0x08, 0x0E, 0x12, 0x14, 0x7F, 0xE6, 0x7B, 0x78, 0x1D, 0x07, 0x60, 0x74, 0x78,
68056 +     0x76, 0x08, 0x1F, 0x76, 0x76, 0x05, 0x80, 0x40, 0xE8, 0x76, 0x08, 0x03, 0xFF, 0xE6, 0x7B, 0x78,
68057 +     0x7F, 0x74, 0x02, 0x12, 0xB4, 0x0B, 0x12, 0x74, 0x7B, 0x78, 0x12, 0x50, 0x75, 0x07, 0x60, 0xE6,
68058 +     0x5E, 0x75, 0x28, 0x5D, 0x5D, 0x75, 0x22, 0x91, 0x4E, 0x5E, 0x75, 0x28, 0x7F, 0x20, 0x7E, 0x22,
68059 +     0x1D, 0x0E, 0x12, 0xC4, 0xE0, 0xAE, 0x01, 0x90, 0x90, 0xF0, 0xC0, 0x54, 0xFF, 0x74, 0xAF, 0x07,
68060 +     0x99, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x74, 0x20, 0x06, 0x90, 0x74, 0xA3, 0xF0, 0x80,
68061 +     0x06, 0x90, 0xF0, 0xFF, 0xDF, 0x54, 0xE0, 0x14, 0xEF, 0x54, 0xE0, 0xF0, 0x03, 0x06, 0x90, 0xF0,
68062 +     0xF0, 0xDF, 0x54, 0xE0, 0xFF, 0xE4, 0x0E, 0xC2, 0x07, 0x90, 0xF5, 0x11, 0xF0, 0x01, 0x74, 0xFB,
68063 +     0x75, 0x01, 0x5F, 0x75, 0xE5, 0x22, 0xC5, 0x60, 0x7E, 0x63, 0x60, 0x73, 0x12, 0x00, 0x7F, 0x20,
68064 +     0x5D, 0x75, 0x1D, 0x0E, 0x0F, 0x5E, 0x75, 0x22, 0x07, 0x90, 0x08, 0xD2, 0xF0, 0x30, 0x74, 0x4B,
68065 +     0x74, 0x4C, 0x07, 0x90, 0xFF, 0xE4, 0xF0, 0xD4, 0xE4, 0x32, 0x04, 0x12, 0x08, 0xF6, 0x74, 0x78,
68066 +     0xF6, 0x80, 0x78, 0xF6, 0x44, 0x76, 0x78, 0x78, 0x90, 0x5C, 0x76, 0x08, 0xC4, 0xE0, 0x26, 0x06,
68067 +     0xC3, 0x07, 0x54, 0x13, 0x06, 0x40, 0x03, 0x94, 0x01, 0x76, 0x7B, 0x78, 0x06, 0x90, 0x14, 0x80,
68068 +     0x13, 0xC4, 0xE0, 0x14, 0x7F, 0x03, 0x54, 0x13, 0x02, 0xE0, 0x30, 0x00, 0x7B, 0x78, 0x01, 0x7F,
68069 +     0x7B, 0x78, 0x07, 0xA6, 0x90, 0x07, 0x70, 0xE6, 0x44, 0xE0, 0xB0, 0x07, 0x78, 0x7F, 0xF0, 0x20,
68070 +     0x50, 0xB4, 0x0B, 0x12, 0x7F, 0x20, 0x7E, 0x59, 0x1D, 0x0E, 0x12, 0x06, 0xE0, 0x28, 0x06, 0x90,
68071 +     0x13, 0x13, 0xC4, 0xFF, 0x14, 0x60, 0x03, 0x54, 0xE0, 0x08, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
68072 +     0x13, 0xC3, 0xCE, 0x05, 0xF9, 0xD8, 0x13, 0xCE, 0x07, 0x70, 0x0F, 0x54, 0xA1, 0x00, 0x90, 0xE4,
68073 +     0x90, 0x25, 0x80, 0xF0, 0xC3, 0xE0, 0xA1, 0x00, 0x1C, 0x50, 0xFF, 0x94, 0x90, 0xF0, 0x04, 0xE0,
68074 +     0xC4, 0xE0, 0x28, 0x06, 0x03, 0x54, 0x13, 0x13, 0xA1, 0x00, 0x90, 0xFF, 0x40, 0x9F, 0xC3, 0xE0,
68075 +     0x22, 0x06, 0x90, 0x07, 0xF0, 0x01, 0x44, 0xE0, 0x75, 0x22, 0x5D, 0x75, 0x20, 0xAF, 0x4D, 0x5E,
68076 +     0x0F, 0x54, 0xC4, 0xEF, 0xAF, 0x22, 0xE0, 0x20, 0xE0, 0x20, 0xEF, 0x20, 0xEF, 0x20, 0xAF, 0x1C,
68077 +     0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x14, 0x07, 0x54, 0x13, 0xC4, 0xAF, 0x0A, 0xE0, 0x20,
68078 +     0x13, 0x13, 0xEF, 0x20, 0xE0, 0x30, 0x3F, 0x54, 0x22, 0x5D, 0x75, 0x06, 0xE5, 0x4D, 0x5E, 0x75,
68079 +     0x70, 0x5E, 0x65, 0x62, 0x65, 0x61, 0xE5, 0x04, 0x85, 0x08, 0x60, 0x5D, 0x5E, 0x85, 0x61, 0x5D,
68080 +     0xAA, 0x08, 0xD2, 0x62, 0x12, 0x62, 0xA9, 0x61, 0x08, 0xC2, 0xEB, 0x02, 0x71, 0x01, 0x7F, 0x22,
68081 +     0x0F, 0x20, 0x7B, 0xB9, 0xC0, 0x7B, 0xB9, 0x71, 0x33, 0xC4, 0xED, 0x0F, 0x10, 0x44, 0xE0, 0x54,
68082 +     0xC8, 0x09, 0x90, 0x4F, 0xC9, 0x09, 0x90, 0xF0, 0x90, 0xE4, 0xF0, 0xEB, 0x22, 0xF0, 0xCA, 0x09,
68083 +     0x81, 0x02, 0x08, 0x20, 0xB9, 0x09, 0x90, 0x82, 0x90, 0xF0, 0x03, 0x74, 0x90, 0xF0, 0xBB, 0x09,
68084 +     0xF0, 0x04, 0xBC, 0x09, 0x74, 0xBB, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0D, 0xF0, 0x04, 0x74, 0xBD,
68085 +     0x14, 0xC1, 0x09, 0x90, 0xF0, 0x05, 0x74, 0xF0, 0x14, 0xC2, 0x09, 0x90, 0x26, 0x06, 0x90, 0xF0,
68086 +     0x54, 0x13, 0xC4, 0xE0, 0x60, 0x03, 0x64, 0x07, 0xC3, 0x09, 0x90, 0x0E, 0x90, 0xF0, 0x02, 0x74,
68087 +     0x05, 0x74, 0xC4, 0x09, 0xE4, 0x05, 0x80, 0xF0, 0xF0, 0xC3, 0x09, 0x90, 0x74, 0xBE, 0x09, 0x90,
68088 +     0x09, 0x90, 0xF0, 0x06, 0x15, 0x74, 0xE0, 0xBF, 0xC5, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74,
68089 +     0x20, 0x74, 0xC7, 0x09, 0xC0, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x01, 0x74, 0xB9, 0x09,
68090 +     0xE4, 0x7F, 0x7B, 0xF0, 0x71, 0x04, 0x7F, 0xFD, 0x71, 0xF0, 0x7B, 0xB9, 0xE6, 0x7C, 0x78, 0xAD,
68091 +     0x7F, 0x05, 0x94, 0xC3, 0x7F, 0x02, 0x50, 0xE0, 0xE0, 0x25, 0xEF, 0xF0, 0x7F, 0xFD, 0xE4, 0xFB,
68092 +     0x7B, 0xB9, 0x71, 0x03, 0xFF, 0xE4, 0x0D, 0x18, 0x40, 0x7B, 0xB9, 0x71, 0xE4, 0xB9, 0x71, 0x0D,
68093 +     0xF0, 0xC8, 0x09, 0x90, 0x38, 0x7F, 0x20, 0x7E, 0x78, 0x1D, 0x0E, 0x12, 0x08, 0x00, 0x76, 0x74,
68094 +     0x74, 0x7F, 0x7D, 0x76, 0x50, 0xB4, 0x0B, 0x12, 0x24, 0x5D, 0x75, 0x06, 0x22, 0x90, 0x5E, 0x75,
68095 +     0xA1, 0x02, 0x08, 0x20, 0x7F, 0x20, 0x7E, 0x2A, 0x1D, 0x0E, 0x12, 0x3E, 0x00, 0x76, 0x74, 0x78,
68096 +     0x08, 0x05, 0x76, 0x08, 0x76, 0x08, 0x00, 0x76, 0xE4, 0xF0, 0x7B, 0x64, 0xE4, 0xAD, 0x71, 0xFD,
68097 +     0xF0, 0xBD, 0x09, 0x90, 0x74, 0xBE, 0x09, 0x90, 0x90, 0xE4, 0xF0, 0x02, 0x90, 0xF0, 0xC2, 0x09,
68098 +     0x05, 0x74, 0xC4, 0x09, 0xD1, 0x09, 0x90, 0xF0, 0x09, 0x90, 0xE4, 0xF0, 0x09, 0x90, 0xF0, 0xC3,
68099 +     0xF0, 0x0D, 0x74, 0xBB, 0x74, 0xC1, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0x06, 0x90, 0xF0, 0xC5,
68100 +     0x13, 0xC4, 0xE0, 0x26, 0x03, 0x64, 0x07, 0x54, 0x60, 0xC6, 0x09, 0x90, 0xF0, 0xC0, 0x74, 0x05,
68101 +     0xE0, 0x74, 0x03, 0x80, 0xE6, 0x7B, 0x78, 0xF0, 0x60, 0xF7, 0x09, 0x90, 0xF0, 0x01, 0x74, 0x0A,
68102 +     0x74, 0xF6, 0x09, 0x90, 0x74, 0x08, 0x80, 0x05, 0x09, 0x90, 0xF0, 0xDC, 0xF0, 0x03, 0x74, 0xF6,
68103 +     0x04, 0xF5, 0x09, 0x90, 0x26, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0, 0x60, 0x03, 0x64, 0x07,
68104 +     0xF4, 0x09, 0x90, 0x09, 0x74, 0xF0, 0x03, 0x74, 0x74, 0x7F, 0xF0, 0x01, 0x40, 0xB4, 0x0B, 0x12,
68105 +     0x90, 0xCD, 0xC1, 0x02, 0x40, 0x74, 0xC8, 0x09, 0x82, 0x78, 0xE4, 0xF0, 0x4E, 0x08, 0x90, 0xF6,
68106 +     0x2F, 0x94, 0xC3, 0xE0, 0x08, 0x90, 0x37, 0x50, 0x01, 0x94, 0xE0, 0x37, 0x1D, 0x7F, 0x2F, 0x40,
68107 +     0x8D, 0xF1, 0x08, 0x7E, 0x90, 0x26, 0x70, 0xEF, 0x44, 0xE0, 0x31, 0x08, 0x06, 0x90, 0xF0, 0x02,
68108 +     0xC4, 0xFF, 0xE0, 0x26, 0x64, 0x07, 0x54, 0x13, 0x90, 0x0D, 0x60, 0x03, 0x0E, 0x74, 0x10, 0x08,
68109 +     0x2F, 0x08, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0, 0x80, 0x06, 0x82, 0x78, 0x31, 0x08, 0x90, 0x1B,
68110 +     0xF0, 0xFD, 0x54, 0xE0, 0x74, 0x10, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x16, 0x04, 0x44, 0xE0, 0x27,
68111 +     0x2F, 0x08, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xB3, 0x08, 0x90, 0x50, 0x2F, 0x94, 0xC3,
68112 +     0x9C, 0x08, 0x90, 0x38, 0x40, 0x01, 0x94, 0xE0, 0x7E, 0x82, 0x7F, 0x30, 0xEF, 0x8D, 0xF1, 0x08,
68113 +     0x08, 0x90, 0x27, 0x70, 0x02, 0x44, 0xE0, 0x96, 0x26, 0x06, 0x90, 0xF0, 0x13, 0xC4, 0xFF, 0xE0,
68114 +     0x03, 0x64, 0x07, 0x54, 0x08, 0x90, 0x0D, 0x60, 0xF0, 0x0E, 0x74, 0x75, 0xE0, 0x94, 0x08, 0x90,
68115 +     0x78, 0xF0, 0x01, 0x44, 0x80, 0x06, 0x06, 0x82, 0x96, 0x08, 0x90, 0x1B, 0xF0, 0xFD, 0x54, 0xE0,
68116 +     0x74, 0x75, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x16, 0x04, 0x44, 0xE0, 0x8C, 0x94, 0x08, 0x90, 0xF0,
68117 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x18, 0x09, 0x90, 0x50, 0x2F, 0x94, 0xC3, 0x01, 0x09, 0x90, 0x3A,
68118 +     0x40, 0x01, 0x94, 0xE0, 0x7E, 0xE7, 0x7F, 0x32, 0xEF, 0x8D, 0xF1, 0x08, 0x08, 0x90, 0x29, 0x70,
68119 +     0x02, 0x44, 0xE0, 0xFB, 0x26, 0x06, 0x90, 0xF0, 0x13, 0xC4, 0xFF, 0xE0, 0x03, 0x64, 0x07, 0x54,
68120 +     0x08, 0x90, 0x0D, 0x60, 0xF0, 0x0E, 0x74, 0xDA, 0xE0, 0xF9, 0x08, 0x90, 0x78, 0xF0, 0x01, 0x44,
68121 +     0x26, 0x04, 0x74, 0x82, 0x90, 0x1B, 0x80, 0xF6, 0x54, 0xE0, 0xFB, 0x08, 0x08, 0x90, 0xF0, 0xFD,
68122 +     0xF0, 0x16, 0x74, 0xDA, 0xE0, 0xF1, 0x08, 0x90, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0xF9, 0x08,
68123 +     0x09, 0x90, 0xF0, 0xFE, 0x94, 0xC3, 0xE0, 0x7D, 0x90, 0x3A, 0x50, 0x2F, 0x94, 0xE0, 0x66, 0x09,
68124 +     0x7F, 0x32, 0x40, 0x01, 0xF1, 0x09, 0x7E, 0x4C, 0x29, 0x70, 0xEF, 0x8D, 0xE0, 0x60, 0x09, 0x90,
68125 +     0x90, 0xF0, 0x02, 0x44, 0xFF, 0xE0, 0x26, 0x06, 0x07, 0x54, 0x13, 0xC4, 0x0D, 0x60, 0x03, 0x64,
68126 +     0x74, 0x3F, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0E, 0x01, 0x44, 0xE0, 0x5E, 0x74, 0x82, 0x78, 0xF0,
68127 +     0x80, 0xF6, 0x26, 0x08, 0x60, 0x09, 0x90, 0x1B, 0xF0, 0xFD, 0x54, 0xE0, 0x74, 0x3F, 0x09, 0x90,
68128 +     0x09, 0x90, 0xF0, 0x16, 0x04, 0x44, 0xE0, 0x56, 0x5E, 0x09, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0,
68129 +     0x64, 0xE6, 0x82, 0x78, 0x78, 0x09, 0x60, 0x0F, 0x08, 0x00, 0x76, 0x76, 0x0D, 0x80, 0x64, 0x76,
68130 +     0x0B, 0x12, 0x76, 0x7F, 0x75, 0x06, 0x50, 0xB4, 0x5E, 0x75, 0x27, 0x5D, 0xBB, 0x09, 0x90, 0xD3,
68131 +     0xF0, 0x08, 0x44, 0xE0, 0x90, 0x05, 0x22, 0x75, 0x22, 0xE5, 0xC8, 0x09, 0x37, 0x08, 0x90, 0xF0,
68132 +     0x90, 0x24, 0xF5, 0xE0, 0xF5, 0xE0, 0x38, 0x08, 0x9C, 0x08, 0x90, 0x25, 0x90, 0x26, 0xF5, 0xE0,
68133 +     0xF5, 0xE0, 0x9D, 0x08, 0x01, 0x09, 0x90, 0x27, 0x90, 0x28, 0xF5, 0xE0, 0xF5, 0xE0, 0x02, 0x09,
68134 +     0x66, 0x09, 0x90, 0x29, 0x90, 0x2A, 0xF5, 0xE0, 0xF5, 0xE0, 0x67, 0x09, 0x23, 0xF5, 0xE4, 0x2B,
68135 +     0xE0, 0x25, 0x23, 0xE5, 0xC0, 0xF8, 0x24, 0x24, 0x08, 0xFC, 0xE6, 0x00, 0x04, 0xAE, 0xFD, 0xE6,
68136 +     0xA2, 0xCE, 0x0A, 0x78, 0x13, 0xCE, 0x13, 0xE7, 0xC3, 0xFF, 0xF8, 0xD8, 0xEC, 0xFF, 0x9F, 0xED,
68137 +     0xF6, 0x00, 0xD0, 0x9E, 0x05, 0x07, 0xA6, 0x08, 0xB4, 0x23, 0xE5, 0x23, 0x22, 0xE5, 0xD2, 0x04,
68138 +     0x09, 0x90, 0x10, 0x44, 0x08, 0x90, 0xF0, 0xC8, 0xF0, 0x24, 0xE5, 0x35, 0xE5, 0x36, 0x08, 0x90,
68139 +     0x08, 0x90, 0xF0, 0x25, 0xF0, 0x26, 0xE5, 0x9A, 0xE5, 0x9B, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x27,
68140 +     0xF0, 0x28, 0xE5, 0xFF, 0xE5, 0x00, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x29, 0xF0, 0x2A, 0xE5, 0x64,
68141 +     0xE5, 0x65, 0x09, 0x90, 0x90, 0xE4, 0xF0, 0x2B, 0x05, 0xF0, 0xC8, 0x09, 0x64, 0x22, 0xE5, 0x22,
68142 +     0xC1, 0x02, 0x60, 0x0A, 0xBB, 0x09, 0x90, 0xD7, 0xF0, 0xF7, 0x54, 0xE0, 0x78, 0xFD, 0xE4, 0x22,
68143 +     0x3C, 0x60, 0xE6, 0x7B, 0x82, 0x8F, 0xFC, 0xE4, 0xFB, 0xE0, 0x83, 0x8E, 0x50, 0x04, 0x94, 0xD3,
68144 +     0x94, 0xC3, 0xEB, 0x06, 0x7D, 0x1E, 0x50, 0x01, 0xFF, 0x24, 0xEF, 0x01, 0x34, 0xEE, 0x82, 0xF5,
68145 +     0xE0, 0x83, 0xF5, 0xFF, 0xEF, 0xF0, 0x01, 0x44, 0x82, 0xF5, 0xFF, 0x24, 0xF5, 0xFF, 0x34, 0xEE,
68146 +     0xFE, 0x54, 0xE0, 0x83, 0x2F, 0x02, 0x74, 0xF0, 0xFE, 0x3E, 0xE4, 0xFF, 0xC6, 0x04, 0xBC, 0x0C,
68147 +     0x30, 0x22, 0x05, 0xAF, 0x20, 0x7E, 0x2F, 0x08, 0x0E, 0x12, 0x44, 0x7F, 0x76, 0x74, 0x78, 0x1D,
68148 +     0xF4, 0x76, 0x08, 0x01, 0xE0, 0xBB, 0x09, 0x90, 0x78, 0xF0, 0xFB, 0x54, 0x01, 0x54, 0xE6, 0x7B,
68149 +     0x54, 0x33, 0x33, 0x33, 0x09, 0x90, 0xFF, 0xF8, 0xF7, 0x54, 0xE0, 0xF4, 0x09, 0x90, 0xF0, 0x4F,
68150 +     0xFD, 0x54, 0xE0, 0xBE, 0xCD, 0x26, 0x12, 0xF0, 0x74, 0xC8, 0x09, 0x90, 0x08, 0x90, 0xF0, 0x40,
68151 +     0x94, 0xD3, 0xE0, 0x37, 0x90, 0x1B, 0x40, 0x01, 0xD3, 0xE0, 0x9C, 0x08, 0x12, 0x40, 0x01, 0x94,
68152 +     0xE0, 0x01, 0x09, 0x90, 0x40, 0x01, 0x94, 0xD3, 0x66, 0x09, 0x90, 0x09, 0x01, 0x94, 0xD3, 0xE0,
68153 +     0x5D, 0x75, 0x07, 0x50, 0xD0, 0x5E, 0x75, 0x23, 0x12, 0x74, 0x7F, 0x22, 0x0D, 0x50, 0xB4, 0x0B,
68154 +     0xE0, 0xBB, 0x09, 0x90, 0x75, 0xF0, 0x08, 0x44, 0x5E, 0x75, 0x29, 0x5D, 0x08, 0x30, 0x22, 0xCB,
68155 +     0x7F, 0x20, 0x7E, 0x0E, 0x1D, 0x0E, 0x12, 0x1C, 0x05, 0x76, 0x74, 0x78, 0x90, 0xDC, 0x76, 0x08,
68156 +     0xD3, 0xE0, 0x4F, 0x08, 0x1B, 0x40, 0x0A, 0x94, 0xE0, 0xB4, 0x08, 0x90, 0x40, 0x0A, 0x94, 0xD3,
68157 +     0x19, 0x09, 0x90, 0x12, 0x0A, 0x94, 0xD3, 0xE0, 0x09, 0x90, 0x09, 0x40, 0x94, 0xD3, 0xE0, 0x7E,
68158 +     0x7F, 0x07, 0x50, 0x0A, 0xB4, 0x0B, 0x12, 0x74, 0x5D, 0x75, 0x06, 0x50, 0x91, 0x5E, 0x75, 0x28,
68159 +     0x0F, 0x08, 0x30, 0x22, 0x21, 0x7F, 0x20, 0x7E, 0x78, 0x1D, 0x0E, 0x12, 0x08, 0x00, 0x76, 0x74,
68160 +     0x7F, 0x22, 0x0A, 0x76, 0xB4, 0x0B, 0x12, 0x74, 0x74, 0x78, 0x3C, 0x50, 0x76, 0x08, 0x00, 0x76,
68161 +     0x50, 0xE7, 0x11, 0x05, 0x26, 0x06, 0x90, 0x31, 0x54, 0x13, 0xC4, 0xE0, 0x03, 0xBF, 0xFF, 0x07,
68162 +     0x00, 0x0D, 0x90, 0x13, 0xC3, 0x07, 0x54, 0xE0, 0x08, 0x40, 0x03, 0x94, 0xE0, 0x80, 0x0D, 0x90,
68163 +     0x22, 0xF0, 0x18, 0x44, 0x60, 0xE6, 0x7B, 0x78, 0x29, 0x5D, 0x75, 0x07, 0x22, 0xAA, 0x5E, 0x75,
68164 +     0x75, 0x23, 0x5D, 0x75, 0x90, 0x22, 0xD0, 0x5E, 0x0C, 0xD2, 0x4F, 0x08, 0x74, 0x22, 0xF5, 0xE4,
68165 +     0xF8, 0x22, 0x25, 0x7C, 0x00, 0x94, 0xD3, 0xE6, 0xD3, 0xE0, 0x0E, 0x40, 0x08, 0x40, 0x18, 0x94,
68166 +     0x22, 0x25, 0x7C, 0x74, 0x0C, 0xC2, 0x16, 0xF8, 0x82, 0x25, 0x65, 0x74, 0x35, 0xE4, 0x82, 0xF5,
68167 +     0x05, 0x83, 0xF5, 0x83, 0xB4, 0x22, 0xE5, 0x22, 0x07, 0x90, 0xD5, 0x04, 0x03, 0x54, 0xE0, 0xFA,
68168 +     0xE6, 0xF8, 0x7C, 0x24, 0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x00, 0x0D, 0x90, 0xF0, 0x4F, 0xF8,
68169 +     0x54, 0xE0, 0xFA, 0x07, 0x74, 0xC3, 0xFF, 0x03, 0x74, 0xFF, 0x9F, 0x01, 0xE6, 0xF8, 0x2F, 0x7C,
68170 +     0x90, 0xFF, 0x07, 0x54, 0x54, 0xE0, 0x20, 0x0D, 0x90, 0xF0, 0x4F, 0xF8, 0xC4, 0xE0, 0xFA, 0x07,
68171 +     0x7C, 0x24, 0x03, 0x54, 0x07, 0x54, 0xE6, 0xF8, 0x40, 0x0D, 0x90, 0xFF, 0x4F, 0xF8, 0x54, 0xE0,
68172 +     0xFA, 0x07, 0x90, 0xF0, 0x03, 0x54, 0xC4, 0xE0, 0x05, 0x74, 0xC3, 0xFF, 0x7C, 0x74, 0xFF, 0x9F,
68173 +     0x54, 0xE6, 0xF8, 0x2F, 0x0D, 0x90, 0xFF, 0x07, 0xF8, 0x54, 0xE0, 0x60, 0x0C, 0x30, 0xF0, 0x4F,
68174 +     0x7F, 0x20, 0x7E, 0x26, 0x1D, 0x0E, 0x12, 0x27, 0x7E, 0x22, 0xF5, 0xE4, 0x74, 0x2C, 0x7F, 0x20,
68175 +     0xF8, 0x22, 0x25, 0x7C, 0x00, 0x7C, 0xFD, 0xE6, 0x05, 0x0D, 0x0D, 0x12, 0xC3, 0x22, 0xE5, 0x22,
68176 +     0xE7, 0x40, 0x04, 0x94, 0xA2, 0x19, 0x0E, 0x12, 0x08, 0x30, 0x22, 0x0C, 0x7F, 0x20, 0x7E, 0x10,
68177 +     0x1D, 0x0E, 0x12, 0x32, 0x00, 0x76, 0x74, 0x78, 0x51, 0x32, 0x76, 0x08, 0x12, 0x74, 0x7F, 0x93,
68178 +     0x06, 0x50, 0xB4, 0x0B, 0x75, 0x23, 0x5D, 0x75, 0x30, 0x22, 0xD0, 0x5E, 0x20, 0x7E, 0x1C, 0x08,
68179 +     0x0E, 0x12, 0x4A, 0x7F, 0x76, 0x74, 0x78, 0x1D, 0xF4, 0x76, 0x08, 0x01, 0xE0, 0xDF, 0x09, 0x90,
68180 +     0x90, 0xF0, 0x07, 0x44, 0x44, 0xE0, 0xDE, 0x09, 0x06, 0x90, 0xF0, 0x03, 0x13, 0x13, 0xE0, 0x29,
68181 +     0xE0, 0x30, 0x3F, 0x54, 0x02, 0x0D, 0x90, 0x4C, 0x07, 0x54, 0xC4, 0xE0, 0x50, 0x03, 0x94, 0xC3,
68182 +     0xC4, 0xFF, 0xE0, 0x1A, 0xEF, 0xFE, 0x0F, 0x54, 0xEE, 0xFF, 0x8F, 0x54, 0xC4, 0x07, 0x54, 0x04,
68183 +     0xF0, 0x4F, 0xF0, 0x54, 0x0D, 0x7E, 0x02, 0x7F, 0x90, 0xCE, 0x0B, 0x12, 0xC4, 0xE0, 0x05, 0x0D,
68184 +     0x94, 0xC3, 0x07, 0x54, 0xE0, 0x1A, 0x50, 0x02, 0x0F, 0x54, 0xC4, 0xFF, 0x8F, 0x54, 0xEF, 0xFE,
68185 +     0x54, 0x04, 0xEE, 0xFF, 0xF0, 0x54, 0xC4, 0x07, 0x05, 0x7F, 0xF0, 0x4F, 0x0B, 0x12, 0x0D, 0x7E,
68186 +     0xE6, 0x74, 0x78, 0xCE, 0xFF, 0xE6, 0x08, 0xFE, 0x32, 0x7D, 0x00, 0x7C, 0xED, 0x96, 0x02, 0x12,
68187 +     0x78, 0x26, 0x70, 0x4C, 0x0C, 0x70, 0xE6, 0x7B, 0xE0, 0xF6, 0x09, 0x90, 0x50, 0x05, 0x94, 0xC3,
68188 +     0xF0, 0x04, 0xE0, 0x03, 0xE0, 0x61, 0x08, 0x90, 0x94, 0xC3, 0x0F, 0x54, 0xE0, 0x0A, 0x50, 0x05,
68189 +     0x54, 0x04, 0x0F, 0x54, 0xF5, 0x09, 0x90, 0x0F, 0x12, 0x74, 0x7F, 0xF0, 0x12, 0x50, 0xB4, 0x0B,
68190 +     0x60, 0xE6, 0x7B, 0x78, 0x2C, 0x5D, 0x75, 0x07, 0x22, 0x43, 0x5E, 0x75, 0x75, 0x2A, 0x5D, 0x75,
68191 +     0x90, 0x22, 0xCF, 0x5E, 0x02, 0x74, 0x9D, 0x09, 0x26, 0x06, 0x90, 0xF0, 0x54, 0x13, 0xC4, 0xE0,
68192 +     0x03, 0x94, 0xC3, 0x07, 0x06, 0x90, 0x1A, 0x50, 0x13, 0x13, 0xE0, 0x29, 0xE0, 0x30, 0x3F, 0x54,
68193 +     0xE6, 0x7C, 0x78, 0x08, 0x40, 0x03, 0x94, 0xD3, 0x9F, 0x09, 0x90, 0x07, 0x05, 0x80, 0x02, 0x74,
68194 +     0x74, 0x9F, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x08, 0x09, 0x90, 0xF0, 0xA0, 0x20, 0x22, 0xF0, 0xA1,
68195 +     0x1A, 0x81, 0x02, 0x08, 0x56, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12, 0x44, 0xE0, 0xB7, 0x07,
68196 +     0x54, 0xE0, 0xF0, 0x02, 0x90, 0xE4, 0xF0, 0xFD, 0x90, 0xF0, 0xD9, 0x09, 0x44, 0xE0, 0xB0, 0x09,
68197 +     0x09, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0xB2, 0xB4, 0x09, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
68198 +     0xE0, 0xB6, 0x09, 0x90, 0x90, 0xF0, 0x01, 0x44, 0x54, 0xE0, 0xB0, 0x09, 0x09, 0x90, 0xF0, 0xFE,
68199 +     0xFE, 0x54, 0xE0, 0xB2, 0xB4, 0x09, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xB6, 0x09, 0x90,
68200 +     0xE4, 0xF0, 0xFE, 0x54, 0xF0, 0x01, 0x0D, 0x90, 0x0D, 0x7E, 0x01, 0x7F, 0x90, 0xCE, 0x0B, 0x12,
68201 +     0x02, 0x74, 0xA5, 0x09, 0x76, 0x74, 0x78, 0xF0, 0x00, 0x76, 0x08, 0x01, 0x00, 0x90, 0x93, 0x51,
68202 +     0xD3, 0xFF, 0xE0, 0xA8, 0x80, 0x94, 0x80, 0x64, 0x87, 0x78, 0x06, 0x40, 0x06, 0x80, 0x07, 0xA6,
68203 +     0x78, 0x04, 0xF4, 0xEF, 0xE8, 0xC2, 0xF6, 0x87, 0x75, 0xFC, 0xFD, 0xE4, 0x23, 0xF5, 0x04, 0x22,
68204 +     0x13, 0xE6, 0x87, 0x78, 0x1F, 0x54, 0x13, 0x13, 0xE6, 0x87, 0x78, 0xF6, 0x08, 0x90, 0x7A, 0x60,
68205 +     0x94, 0xC3, 0xE0, 0x4E, 0x90, 0x5E, 0x50, 0x1E, 0xC3, 0xE0, 0xB3, 0x08, 0x55, 0x50, 0x1E, 0x94,
68206 +     0xE0, 0x18, 0x09, 0x90, 0x50, 0x1E, 0x94, 0xC3, 0x7D, 0x09, 0x90, 0x4C, 0x1E, 0x94, 0xC3, 0xE0,
68207 +     0x00, 0x90, 0x43, 0x50, 0x91, 0xFF, 0xE0, 0xA8, 0x45, 0x08, 0x90, 0x2B, 0x90, 0xF0, 0x2F, 0xE0,
68208 +     0xFF, 0xE0, 0xA9, 0x00, 0x08, 0x90, 0x2B, 0x91, 0xF0, 0x2F, 0xE0, 0xAA, 0xE0, 0xAA, 0x00, 0x90,
68209 +     0x90, 0x2B, 0x91, 0xFF, 0x2F, 0xE0, 0x0F, 0x09, 0xAB, 0x00, 0x90, 0xF0, 0x2B, 0x91, 0xFF, 0xE0,
68210 +     0xE0, 0x74, 0x09, 0x90, 0x20, 0x7E, 0xF0, 0x2F, 0x0D, 0x12, 0x5E, 0x7F, 0x16, 0x87, 0x78, 0x0D,
68211 +     0x80, 0xFD, 0xFC, 0xE4, 0x00, 0xBD, 0x0D, 0x05, 0x23, 0xE5, 0x0C, 0x01, 0x02, 0x70, 0x23, 0x15,
68212 +     0x23, 0xE5, 0x22, 0x15, 0x81, 0x70, 0x22, 0x45, 0x62, 0x7F, 0x20, 0x7E, 0x22, 0xAC, 0x23, 0xAD,
68213 +     0x90, 0x0D, 0x0D, 0x12, 0x90, 0xE0, 0xA8, 0x00, 0x90, 0xF0, 0x45, 0x08, 0x90, 0xE0, 0xA9, 0x00,
68214 +     0x90, 0xF0, 0xAA, 0x08, 0x90, 0xE0, 0xAA, 0x00, 0x90, 0xF0, 0x0F, 0x09, 0x90, 0xE0, 0xAB, 0x00,
68215 +     0xE4, 0xF0, 0x74, 0x09, 0xF0, 0xA5, 0x09, 0x90, 0x74, 0x7F, 0xE8, 0xD2, 0x50, 0xB4, 0x0B, 0x12,
68216 +     0x2C, 0x5D, 0x75, 0x09, 0x12, 0x43, 0x5E, 0x75, 0xD3, 0x22, 0x19, 0x0E, 0x94, 0x80, 0x64, 0xEF,
68217 +     0x7F, 0x03, 0x40, 0x80, 0xEF, 0xC3, 0x22, 0x08, 0x80, 0x94, 0x80, 0x64, 0x02, 0x50, 0x00, 0x7F,
68218 +     0x30, 0x22, 0xF8, 0x7F, 0x20, 0x7E, 0x0E, 0x08, 0x0E, 0x12, 0x50, 0x7F, 0x76, 0x74, 0x78, 0x1D,
68219 +     0x0A, 0x76, 0x08, 0x00, 0xE0, 0x29, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13, 0xE4, 0x04, 0xE0, 0x30,
68220 +     0x7F, 0x80, 0x91, 0xFF, 0xB4, 0x0B, 0x12, 0x74, 0x06, 0x90, 0x15, 0x50, 0x13, 0x13, 0xE0, 0x29,
68221 +     0xE0, 0x30, 0x3F, 0x54, 0x91, 0x01, 0x7F, 0x04, 0x2D, 0x5D, 0x75, 0x80, 0x22, 0x8D, 0x5E, 0x75,
68222 +     0x75, 0x0D, 0x24, 0x75, 0x26, 0x75, 0x0A, 0x25, 0x06, 0x27, 0x75, 0x0D, 0xFE, 0xE4, 0x0C, 0xD2,
68223 +     0x0D, 0x60, 0x14, 0xEE, 0x24, 0x16, 0x60, 0x14, 0x90, 0x1B, 0x70, 0x02, 0x80, 0xE0, 0xFA, 0x07,
68224 +     0xFA, 0x07, 0x90, 0x11, 0xFD, 0x03, 0x54, 0xE0, 0x80, 0x01, 0x74, 0xC3, 0xFA, 0x07, 0x90, 0x14,
68225 +     0x03, 0x54, 0xC4, 0xE0, 0x07, 0x90, 0x0C, 0x80, 0x54, 0xC4, 0xE0, 0xFA, 0x74, 0xC3, 0xFD, 0x03,
68226 +     0xE0, 0x25, 0x9D, 0x05, 0x82, 0xF5, 0xD6, 0x24, 0xF5, 0x20, 0x34, 0xE4, 0xFC, 0x93, 0xE4, 0x83,
68227 +     0xFD, 0x93, 0x01, 0x74, 0x85, 0x82, 0x25, 0x85, 0xC4, 0xE0, 0x83, 0x24, 0xD3, 0xF9, 0x0F, 0x54,
68228 +     0x42, 0x40, 0x06, 0x94, 0x83, 0x8C, 0x82, 0x8D, 0x50, 0x11, 0x94, 0xE0, 0x36, 0x70, 0xEF, 0x39,
68229 +     0x85, 0x82, 0x27, 0x85, 0xFB, 0xE0, 0x83, 0x26, 0xFA, 0x0F, 0x54, 0xC4, 0xFB, 0x0F, 0x54, 0xEB,
68230 +     0x0F, 0x54, 0x14, 0xEA, 0x4B, 0xF0, 0x54, 0xC4, 0x82, 0x25, 0x85, 0xF0, 0xE0, 0x83, 0x24, 0x85,
68231 +     0x0F, 0x54, 0xC4, 0xFB, 0x0F, 0x54, 0xEB, 0xFA, 0x54, 0x14, 0xEA, 0xFB, 0xF0, 0x54, 0xC4, 0x0F,
68232 +     0x0C, 0xC2, 0xF0, 0x4B, 0xC3, 0xE9, 0x46, 0x80, 0x40, 0x50, 0x09, 0x94, 0x83, 0x8C, 0x82, 0x8D,
68233 +     0x40, 0x0D, 0x94, 0xE0, 0x01, 0x64, 0xEF, 0x37, 0x27, 0x85, 0x32, 0x70, 0x83, 0x26, 0x85, 0x82,
68234 +     0x54, 0xC4, 0xFB, 0xE0, 0x54, 0xEB, 0xFA, 0x0F, 0x04, 0xEA, 0xFB, 0x0F, 0x54, 0xC4, 0x0F, 0x54,
68235 +     0x85, 0xF0, 0x4B, 0xF0, 0x24, 0x85, 0x82, 0x25, 0xC4, 0xFB, 0xE0, 0x83, 0xEB, 0xFA, 0x0F, 0x54,
68236 +     0xEA, 0xFB, 0x0F, 0x54, 0xC4, 0x0F, 0x54, 0x04, 0xF0, 0x4B, 0xF0, 0x54, 0x27, 0x25, 0x20, 0x74,
68237 +     0x35, 0xE4, 0x27, 0xF5, 0x74, 0x26, 0xF5, 0x26, 0xF5, 0x25, 0x25, 0x20, 0x24, 0x35, 0xE4, 0x25,
68238 +     0xEE, 0x0E, 0x24, 0xF5, 0x02, 0x60, 0x04, 0x64, 0x0C, 0xA2, 0x90, 0x81, 0x4D, 0x08, 0x30, 0x22,
68239 +     0x69, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12, 0x54, 0xE0, 0xDF, 0x09, 0xF0, 0x60, 0x44, 0x8F,
68240 +     0xE0, 0xF9, 0x01, 0x90, 0x90, 0xFF, 0x0C, 0x54, 0x54, 0xE0, 0xDE, 0x09, 0x90, 0xF0, 0x4F, 0xF3,
68241 +     0x90, 0xE0, 0xF9, 0x01, 0xE0, 0x30, 0xE0, 0x09, 0x0F, 0x54, 0xE0, 0x06, 0xE0, 0x06, 0x80, 0xF0,
68242 +     0x60, 0x44, 0x0F, 0x54, 0xF9, 0x01, 0x90, 0xF0, 0xDC, 0x09, 0x90, 0xE0, 0xE0, 0x07, 0xE1, 0x30,
68243 +     0x08, 0x44, 0xF3, 0x54, 0x54, 0xE0, 0x22, 0xF0, 0xF0, 0x04, 0x44, 0xF3, 0x07, 0x90, 0xE4, 0x22,
68244 +     0x09, 0x90, 0xF0, 0x6D, 0x40, 0x44, 0xE0, 0xDB, 0x08, 0x90, 0xE4, 0xF0, 0x09, 0x90, 0xF0, 0x4D,
68245 +     0x80, 0x44, 0xE0, 0xDB, 0x4D, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0x7F, 0x74, 0x54, 0xE0, 0xDB, 0x09,
68246 +     0x01, 0x90, 0xF0, 0x7F, 0x13, 0xC4, 0xE0, 0xF9, 0x01, 0x54, 0x13, 0x13, 0x30, 0xFA, 0x01, 0x90,
68247 +     0xFF, 0xE0, 0x0E, 0xE0, 0xE0, 0x4F, 0x08, 0x90, 0xE5, 0xA4, 0xF0, 0x8F, 0x01, 0x80, 0x04, 0xF0,
68248 +     0x4D, 0x08, 0x90, 0xE0, 0xDF, 0x09, 0x90, 0xF0, 0x44, 0x8F, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x60,
68249 +     0xF3, 0x54, 0xE0, 0xDE, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0xE0, 0x09, 0xF0, 0x10, 0x44, 0x0F,
68250 +     0xE0, 0xDB, 0x09, 0x90, 0x90, 0xF0, 0x80, 0x44, 0x54, 0xE0, 0xDC, 0x09, 0xF0, 0x04, 0x44, 0xF3,
68251 +     0x75, 0x2E, 0x5D, 0x75, 0x30, 0x22, 0x57, 0x5E, 0x20, 0x7E, 0x57, 0x08, 0x0E, 0x12, 0x6F, 0x7F,
68252 +     0x07, 0x90, 0xE4, 0x1D, 0x07, 0x90, 0xF0, 0xB1, 0xF0, 0x10, 0x74, 0xB2, 0x74, 0xBC, 0x07, 0x90,
68253 +     0x07, 0x90, 0xF0, 0xE4, 0x01, 0x44, 0xE0, 0xB6, 0xB7, 0x07, 0x90, 0xF0, 0xF0, 0x01, 0x44, 0xE0,
68254 +     0x74, 0xB9, 0x07, 0x90, 0x07, 0x90, 0xF0, 0x12, 0x07, 0x90, 0xF0, 0xBA, 0xFE, 0x54, 0xE0, 0xB7,
68255 +     0xB0, 0x07, 0x90, 0xF0, 0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0xAE, 0x07, 0x90, 0xE4, 0xF0, 0xDF, 0x54,
68256 +     0x78, 0xF6, 0x84, 0x78, 0x76, 0x18, 0xF6, 0x86, 0x76, 0x83, 0x78, 0x01, 0xF6, 0x88, 0x78, 0x01,
68257 +     0xB4, 0x07, 0x90, 0x22, 0xE1, 0x02, 0x60, 0xE0, 0xE6, 0x85, 0x78, 0x3D, 0xFF, 0x13, 0xE7, 0xA2,
68258 +     0xE6, 0xE0, 0x95, 0x33, 0xE0, 0x30, 0x01, 0x7E, 0xEE, 0xFF, 0x7E, 0x02, 0xFF, 0xA4, 0xF0, 0x8F,
68259 +     0x24, 0xE6, 0x83, 0x78, 0x07, 0xA6, 0xF8, 0x88, 0x77, 0x7F, 0x20, 0x7E, 0xFD, 0xE6, 0x83, 0x78,
68260 +     0x0D, 0x12, 0x00, 0x7C, 0x7F, 0x20, 0x7E, 0x0D, 0xE6, 0x84, 0x78, 0x7F, 0x12, 0x00, 0x7C, 0xFD,
68261 +     0x83, 0x78, 0x0D, 0x0D, 0x09, 0x03, 0xB4, 0xE6, 0x85, 0x7F, 0x20, 0x7E, 0x80, 0x1D, 0x0E, 0x12,
68262 +     0x7F, 0x20, 0x7E, 0x0D, 0xE6, 0x86, 0x78, 0x8A, 0x12, 0x00, 0x7C, 0xFD, 0x20, 0x7E, 0x0D, 0x0D,
68263 +     0x83, 0x78, 0x90, 0x7F, 0xF8, 0x88, 0x24, 0xE6, 0x95, 0x33, 0xFD, 0xE6, 0x0D, 0x12, 0xFC, 0xE0,
68264 +     0xE6, 0x83, 0x78, 0x0D, 0x50, 0x03, 0x94, 0xC3, 0x08, 0xE4, 0x06, 0x0C, 0xF6, 0x86, 0x78, 0xF6,
68265 +     0x80, 0x01, 0x76, 0x18, 0x30, 0x5D, 0x75, 0x50, 0x80, 0x40, 0x5E, 0x75, 0xE6, 0x83, 0x78, 0x48,
68266 +     0x7E, 0x03, 0x94, 0xC3, 0x7F, 0x04, 0x50, 0x00, 0x7F, 0x02, 0x80, 0x01, 0xE6, 0x86, 0x78, 0x00,
68267 +     0x64, 0xEE, 0x9F, 0xC3, 0x80, 0x74, 0xF8, 0x80, 0x78, 0x05, 0x50, 0x98, 0x25, 0x80, 0x06, 0x86,
68268 +     0xF6, 0x86, 0x78, 0xE4, 0xC3, 0xE6, 0x84, 0x78, 0x03, 0x50, 0x01, 0x94, 0xE4, 0x16, 0x80, 0x06,
68269 +     0xC3, 0xF6, 0x84, 0x78, 0x80, 0x64, 0xE6, 0x08, 0x03, 0x50, 0x8A, 0x94, 0x75, 0x06, 0x80, 0x06,
68270 +     0x5E, 0x75, 0x23, 0x5D, 0xE6, 0x83, 0x78, 0xD0, 0x90, 0xF0, 0x54, 0xC4, 0x08, 0xF0, 0xB2, 0x07,
68271 +     0xB1, 0x07, 0x90, 0xE6, 0x64, 0xE6, 0x18, 0xF0, 0x78, 0x1E, 0x70, 0x01, 0x03, 0x54, 0xE6, 0x86,
68272 +     0xBC, 0x07, 0x90, 0xFF, 0x4F, 0xFC, 0x54, 0xE0, 0x01, 0x74, 0xC3, 0xF0, 0x25, 0x03, 0x54, 0x96,
68273 +     0xFF, 0xE0, 0x25, 0xE0, 0x4F, 0xF3, 0x54, 0xE0, 0xE6, 0x83, 0x78, 0xF0, 0x24, 0x70, 0x02, 0x64,
68274 +     0x24, 0xE6, 0x86, 0x78, 0xC4, 0x03, 0x54, 0x02, 0x90, 0xFF, 0xF0, 0x54, 0x54, 0xE0, 0xBC, 0x07,
68275 +     0xC3, 0xF0, 0x4F, 0xCF, 0x54, 0x96, 0x03, 0x74, 0x33, 0x33, 0xC4, 0x03, 0xE0, 0xFF, 0xC0, 0x54,
68276 +     0xF0, 0x4F, 0x3F, 0x54, 0xA2, 0xE6, 0x85, 0x78, 0x02, 0x24, 0x13, 0xE7, 0x78, 0xF6, 0x87, 0x78,
68277 +     0xE0, 0x30, 0xE6, 0x85, 0xBC, 0x07, 0x90, 0x22, 0x78, 0x03, 0x54, 0xE0, 0xE6, 0x05, 0x70, 0x87,
68278 +     0x08, 0x80, 0x10, 0x44, 0x33, 0x33, 0x33, 0xE6, 0x02, 0x44, 0xF8, 0x54, 0xF0, 0xB9, 0x07, 0x90,
68279 +     0x74, 0xBA, 0x07, 0x90, 0x90, 0x22, 0xF0, 0x12, 0x54, 0xE0, 0xBC, 0x07, 0x70, 0x87, 0x78, 0x03,
68280 +     0x33, 0x33, 0xE6, 0x0A, 0x44, 0xF8, 0x54, 0x33, 0xE6, 0x03, 0x80, 0x02, 0x07, 0x90, 0x10, 0x44,
68281 +     0x87, 0x78, 0xF0, 0xB9, 0x33, 0x33, 0x33, 0xE6, 0x90, 0x46, 0xF8, 0x54, 0x22, 0xF0, 0xBA, 0x07,
68282 +     0x01, 0x02, 0x08, 0x20, 0x7F, 0x20, 0x7E, 0xD3, 0x1D, 0x0E, 0x12, 0x96, 0x7F, 0x76, 0x85, 0x78,
68283 +     0x01, 0x76, 0x83, 0x78, 0x24, 0xE6, 0x83, 0x78, 0xE7, 0xD3, 0xF9, 0x88, 0xF0, 0xF5, 0x80, 0x64,
68284 +     0x64, 0xE6, 0x85, 0x78, 0x40, 0xF0, 0x95, 0x80, 0xE6, 0x83, 0x78, 0x0A, 0xE6, 0xF8, 0x88, 0x24,
68285 +     0x78, 0xF6, 0x85, 0x78, 0xB4, 0xE6, 0x06, 0x83, 0x07, 0x90, 0xDA, 0x04, 0x13, 0x13, 0xE0, 0xBC,
68286 +     0x88, 0x24, 0x03, 0x54, 0x78, 0xE7, 0xC3, 0xF9, 0x02, 0x24, 0x96, 0x85, 0x54, 0x33, 0x33, 0x33,
68287 +     0x54, 0xE0, 0xFF, 0xF8, 0xF9, 0x88, 0x24, 0x03, 0x24, 0x96, 0xE7, 0xC3, 0x07, 0x90, 0x4F, 0x02,
68288 +     0x07, 0x90, 0xF0, 0xB9, 0x13, 0xC4, 0xE0, 0xBC, 0x24, 0x03, 0x54, 0x13, 0xE7, 0xC3, 0xF9, 0x88,
68289 +     0x33, 0x02, 0x24, 0x96, 0xF8, 0x54, 0x33, 0x33, 0x54, 0xC4, 0xE0, 0xFF, 0xF9, 0x88, 0x24, 0x03,
68290 +     0x24, 0x96, 0xE7, 0xC3, 0x07, 0x90, 0x4F, 0x02, 0x74, 0x78, 0xF0, 0xBA, 0x76, 0x08, 0x00, 0x76,
68291 +     0x90, 0x48, 0x80, 0x0A, 0x70, 0xE0, 0xB4, 0x07, 0x31, 0x5D, 0x75, 0x0D, 0x7E, 0x23, 0x5E, 0x75,
68292 +     0x02, 0x9E, 0x7F, 0x20, 0x74, 0x7F, 0x1D, 0x0E, 0x50, 0xB4, 0x0B, 0x12, 0x23, 0x5D, 0x75, 0x07,
68293 +     0x22, 0xD0, 0x5E, 0x75, 0xE0, 0xB1, 0x07, 0x90, 0xE0, 0x20, 0x00, 0x7F, 0xEF, 0x01, 0x7F, 0x02,
68294 +     0x90, 0xFF, 0x01, 0x54, 0x54, 0xE0, 0xB1, 0x07, 0xE0, 0xF0, 0x4F, 0xFE, 0xE4, 0xF0, 0xFD, 0x54,
68295 +     0x00, 0xF6, 0x85, 0x78, 0xE6, 0x06, 0x85, 0x78, 0x90, 0xF8, 0x7F, 0xB4, 0x44, 0xE0, 0xB1, 0x07,
68296 +     0x30, 0x22, 0xF0, 0x02, 0x20, 0x7E, 0x1D, 0x08, 0x0E, 0x12, 0xAA, 0x7F, 0xB2, 0x07, 0x90, 0x1D,
68297 +     0xF0, 0xCF, 0x54, 0xE0, 0xF0, 0xF0, 0x54, 0xE0, 0xF0, 0x40, 0x44, 0xE0, 0xF6, 0x84, 0x78, 0xE4,
68298 +     0x90, 0x22, 0xF6, 0x18, 0x70, 0xE0, 0xB4, 0x07, 0x7F, 0x20, 0x7E, 0x2B, 0xE6, 0x84, 0x78, 0xB9,
68299 +     0x12, 0x00, 0x7C, 0xFD, 0x83, 0x78, 0x0D, 0x0D, 0x03, 0x94, 0xC3, 0xE6, 0xE4, 0x06, 0x06, 0x50,
68300 +     0x47, 0x80, 0xF6, 0x08, 0xAF, 0x07, 0x90, 0xE4, 0x31, 0x5D, 0x75, 0xF0, 0x12, 0xBD, 0x5E, 0x75,
68301 +     0x37, 0x80, 0x19, 0x0E, 0xC3, 0xE6, 0x84, 0x78, 0x29, 0x50, 0x01, 0x94, 0xB2, 0x07, 0x90, 0x06,
68302 +     0xE6, 0x18, 0xFF, 0xE0, 0xFD, 0xE6, 0x08, 0xFE, 0x80, 0x08, 0x06, 0xA8, 0xD8, 0x33, 0xC3, 0x02,
68303 +     0x54, 0xEF, 0xFE, 0xFC, 0x54, 0xEF, 0xFD, 0x0F, 0x2E, 0xED, 0xFF, 0xF0, 0x90, 0x4F, 0x0F, 0x54,
68304 +     0x80, 0xF0, 0xB2, 0x07, 0x23, 0x5D, 0x75, 0x06, 0x78, 0xD0, 0x5E, 0x75, 0x03, 0x54, 0xE6, 0x83,
68305 +     0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0xB2, 0x07, 0x90, 0xF0, 0x4F, 0xCF, 0x54, 0x09, 0x08, 0x30, 0x22,
68306 +     0xBC, 0x7F, 0x20, 0x7E, 0x31, 0x1D, 0x0E, 0x12, 0x00, 0x90, 0xE4, 0xF7, 0x5F, 0x75, 0xF0, 0xA1,
68307 +     0x6A, 0x60, 0x75, 0x02, 0x75, 0x01, 0x73, 0x75, 0x5E, 0x75, 0x22, 0x5D, 0xA4, 0x09, 0x90, 0x4D,
68308 +     0x44, 0x1F, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x80, 0x10, 0x44, 0xE0, 0xB0, 0xC0, 0x09, 0x90, 0xF0,
68309 +     0x44, 0xF9, 0x54, 0xE0, 0xE4, 0x22, 0xF0, 0x04, 0xFA, 0x07, 0x90, 0xFD, 0x24, 0x75, 0xFC, 0xE0,
68310 +     0x37, 0x25, 0x75, 0x08, 0xF0, 0x75, 0x03, 0x54, 0x00, 0x24, 0xA4, 0x20, 0x34, 0xF0, 0xE5, 0xFF,
68311 +     0x09, 0x90, 0xFE, 0x0D, 0xF0, 0x40, 0x74, 0xC8, 0xF5, 0x26, 0xF5, 0xE4, 0x8E, 0x82, 0x8F, 0x27,
68312 +     0x07, 0x54, 0xE0, 0x83, 0x93, 0xED, 0x20, 0x90, 0x82, 0x25, 0x85, 0xFF, 0xE0, 0x83, 0x24, 0x85,
68313 +     0x25, 0xA4, 0xF0, 0x8F, 0xF0, 0xE5, 0xFF, 0xE0, 0x25, 0xEF, 0xFE, 0x33, 0xEE, 0x27, 0xF5, 0x27,
68314 +     0x26, 0xF5, 0x26, 0x35, 0x25, 0x25, 0x65, 0x74, 0x35, 0xE4, 0x25, 0xF5, 0xEC, 0x24, 0xF5, 0x24,
68315 +     0x3F, 0x54, 0x13, 0x13, 0x75, 0x03, 0x54, 0xFC, 0x24, 0xA4, 0x20, 0xF0, 0xF0, 0xE5, 0xFF, 0x00,
68316 +     0x0D, 0xFE, 0x0D, 0x34, 0xE4, 0xB6, 0x04, 0xBD, 0x20, 0x90, 0xED, 0xFD, 0xE5, 0xFF, 0x93, 0xDE,
68317 +     0x40, 0x9F, 0xD3, 0x26, 0x0E, 0xBD, 0x0D, 0x04, 0x21, 0x06, 0x90, 0xF0, 0x22, 0x22, 0xF0, 0xED,
68318 +     0x41, 0x52, 0x54, 0x09, 0x00, 0x0A, 0x4B, 0x43, 0x41, 0x42, 0x09, 0x09, 0x49, 0x53, 0x5F, 0x44,
68319 +     0x09, 0x00, 0x0A, 0x47, 0x3A, 0x64, 0x25, 0x09, 0x64, 0x25, 0x20, 0x00, 0x64, 0x25, 0x20, 0x00,
68320 +     0x00, 0x42, 0x64, 0x20, 0x20, 0x44, 0x25, 0x20, 0x00, 0x6D, 0x70, 0x70, 0x20, 0x44, 0x25, 0x20,
68321 +     0x00, 0x43, 0x47, 0x41, 0x20, 0x44, 0x25, 0x20, 0x00, 0x74, 0x69, 0x42, 0x00, 0x44, 0x25, 0x20,
68322 +     0x09, 0x09, 0x00, 0x0A, 0x2D, 0x2D, 0x2D, 0x2D, 0x0A, 0x00, 0x0A, 0x2D, 0x37, 0x08, 0x00, 0x0A,
68323 +     0x01, 0x09, 0x9C, 0x08, 0x64, 0x08, 0x66, 0x09, 0x2E, 0x09, 0xC9, 0x08, 0x73, 0xE5, 0x93, 0x09,
68324 +     0xE3, 0x01, 0x02, 0x70, 0x00, 0x7F, 0x20, 0x7E, 0x90, 0x1D, 0x0E, 0x12, 0x44, 0xE0, 0xB9, 0x09,
68325 +     0x18, 0x51, 0xF0, 0x04, 0xE0, 0xAE, 0x07, 0x90, 0x90, 0xF0, 0x20, 0x44, 0x44, 0xE0, 0x98, 0x07,
68326 +     0x0C, 0x12, 0xF0, 0x01, 0x90, 0xAF, 0x91, 0xAE, 0x44, 0xE0, 0xB0, 0x07, 0x06, 0x90, 0xF0, 0x20,
68327 +     0x20, 0x44, 0xE0, 0x14, 0xBE, 0x07, 0x90, 0xF0, 0x25, 0x08, 0x54, 0xE0, 0x06, 0x90, 0xFF, 0xE0,
68328 +     0xEF, 0x54, 0xE0, 0x14, 0x07, 0x90, 0xF0, 0x4F, 0xF0, 0x13, 0x74, 0x4B, 0x74, 0x4C, 0x07, 0x90,
68329 +     0x08, 0x90, 0xF0, 0x88, 0x8F, 0x54, 0xE0, 0x4B, 0x90, 0xF0, 0x50, 0x44, 0x04, 0x74, 0x6D, 0x07,
68330 +     0x6C, 0xF5, 0xE4, 0xF0, 0x75, 0x25, 0x13, 0x75, 0x10, 0x75, 0xA7, 0x14, 0x31, 0x06, 0x90, 0x0B,
68331 +     0x13, 0x13, 0xFF, 0xE0, 0xE0, 0x30, 0x3F, 0x54, 0x90, 0xEC, 0xD2, 0x08, 0xFF, 0x74, 0xC7, 0x09,
68332 +     0x74, 0xEE, 0xD2, 0xF0, 0x07, 0x14, 0xB5, 0xA7, 0x13, 0xB5, 0x25, 0x74, 0x90, 0x18, 0x51, 0x02,
68333 +     0x44, 0xE0, 0xAE, 0x01, 0xFF, 0xE0, 0xF0, 0x04, 0xE0, 0x91, 0x07, 0x90, 0x54, 0x13, 0x13, 0xC4,
68334 +     0xC4, 0xEF, 0xFE, 0x01, 0xFD, 0x01, 0x54, 0x13, 0xFF, 0xDF, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED,
68335 +     0xE0, 0x54, 0x33, 0xC4, 0xAE, 0x01, 0x90, 0x4F, 0x90, 0xFF, 0xE0, 0xF0, 0xC4, 0xE0, 0x91, 0x07,
68336 +     0xFE, 0x01, 0x54, 0x13, 0x13, 0x13, 0x13, 0xEF, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xF7, 0x54,
68337 +     0x33, 0x01, 0x54, 0x4E, 0xF8, 0x54, 0x33, 0x33, 0xAE, 0x01, 0x90, 0x4F, 0x90, 0xFF, 0xE0, 0xF0,
68338 +     0xC3, 0xE0, 0x91, 0x07, 0xFE, 0x01, 0x54, 0x13, 0x01, 0x54, 0xC4, 0xEF, 0xEF, 0x54, 0xEF, 0xFD,
68339 +     0x54, 0x4E, 0xED, 0xFF, 0x54, 0xC4, 0xFE, 0x01, 0x01, 0x90, 0x4F, 0xF0, 0x07, 0x90, 0xF0, 0xAE,
68340 +     0xF0, 0x62, 0x74, 0x91, 0xE0, 0x31, 0x06, 0x90, 0x3F, 0x54, 0x13, 0x13, 0xD2, 0x02, 0xE0, 0x20,
68341 +     0x12, 0x74, 0x7F, 0xEE, 0x12, 0x50, 0xB4, 0x0B, 0x75, 0x67, 0xF5, 0xE4, 0x6A, 0x75, 0x02, 0x69,
68342 +     0x4E, 0x6B, 0x75, 0x08, 0x75, 0x0E, 0x68, 0x75, 0x6C, 0xE5, 0x01, 0x6C, 0x0B, 0x20, 0x05, 0x60,
68343 +     0xAF, 0x6E, 0x51, 0x02, 0x54, 0xC4, 0xEF, 0x20, 0x40, 0xE0, 0x20, 0x0F, 0x20, 0xEF, 0x20, 0xAF,
68344 +     0x20, 0xAF, 0x3A, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x32, 0xE0, 0x54, 0x13, 0xC4, 0xEF,
68345 +     0x28, 0xE0, 0x20, 0x07, 0x13, 0xEF, 0x20, 0xAF, 0x20, 0x3F, 0x54, 0x13, 0x50, 0x74, 0x1E, 0xE0,
68346 +     0x04, 0x70, 0x14, 0x65, 0x13, 0x65, 0x2B, 0x74, 0xA7, 0x74, 0x12, 0x60, 0x74, 0x09, 0x14, 0xB5,
68347 +     0x04, 0x13, 0xB5, 0x25, 0x04, 0x40, 0x21, 0x91, 0x3B, 0x50, 0xAD, 0x91, 0xE0, 0x03, 0x06, 0x90,
68348 +     0x90, 0xF0, 0xFB, 0x54, 0x44, 0xE0, 0x35, 0x06, 0x06, 0x90, 0xF0, 0x01, 0xFE, 0x54, 0xE0, 0x29,
68349 +     0xB9, 0x01, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xB0, 0x07, 0x90,
68350 +     0xC2, 0xF0, 0xBF, 0x54, 0xC2, 0xED, 0xC2, 0xEC, 0x7E, 0xEF, 0xC2, 0xEE, 0x8E, 0x60, 0x7F, 0x02,
68351 +     0x8E, 0x60, 0x8F, 0x5F, 0x22, 0x5C, 0x8F, 0x5B, 0x74, 0xC8, 0x09, 0x90, 0x07, 0x90, 0xF0, 0x20,
68352 +     0x03, 0x54, 0xE0, 0xBC, 0x70, 0x37, 0x08, 0x90, 0x07, 0x90, 0xE0, 0x0F, 0x08, 0x90, 0xF0, 0xC1,
68353 +     0x07, 0x90, 0xE0, 0x9C, 0x0D, 0x80, 0xF0, 0xC2, 0xC2, 0x07, 0x90, 0xE0, 0x9C, 0x08, 0x90, 0xF0,
68354 +     0xC1, 0x07, 0x90, 0xE0, 0xBC, 0x07, 0x90, 0xF0, 0x03, 0x54, 0xC4, 0xE0, 0x01, 0x09, 0x90, 0xFF,
68355 +     0x0D, 0x02, 0xBF, 0xE0, 0xF0, 0xC3, 0x07, 0x90, 0xE0, 0x66, 0x09, 0x90, 0xF0, 0xC4, 0x07, 0x90,
68356 +     0xC4, 0x07, 0x90, 0x22, 0x66, 0x09, 0x90, 0xF0, 0xC3, 0x07, 0x90, 0xE0, 0x74, 0x78, 0x22, 0xF0,
68357 +     0x76, 0x08, 0xC3, 0x76, 0x7F, 0x20, 0x7E, 0x50, 0x7C, 0x67, 0xAD, 0x13, 0x0D, 0x0D, 0x12, 0x00,
68358 +     0xC8, 0x09, 0x90, 0xE4, 0xEF, 0x69, 0xAF, 0xF0, 0x33, 0xC4, 0x03, 0x54, 0xE0, 0xFF, 0xE0, 0x54,
68359 +     0xF0, 0x4F, 0x9F, 0x54, 0x25, 0xEF, 0x67, 0xAF, 0xF5, 0x4E, 0x24, 0xE0, 0x20, 0x34, 0xE4, 0x82,
68360 +     0x93, 0xE4, 0x83, 0xF5, 0x93, 0x01, 0x74, 0xFE, 0x25, 0xF5, 0x24, 0x8E, 0xE5, 0x08, 0x27, 0x75,
68361 +     0x00, 0x07, 0xB4, 0x69, 0xCE, 0x61, 0x02, 0x40, 0xF8, 0xBF, 0x22, 0x90, 0x02, 0x73, 0x28, 0x28,
68362 +     0x23, 0x02, 0x9E, 0x23, 0xD4, 0x22, 0x02, 0xA1, 0x02, 0xE5, 0x22, 0x02, 0x23, 0x02, 0x16, 0x23,
68363 +     0x7A, 0x23, 0x02, 0x5C, 0x19, 0x7F, 0x20, 0x7E, 0x85, 0x82, 0x25, 0x85, 0xFC, 0xE0, 0x83, 0x24,
68364 +     0x61, 0xFD, 0xE0, 0xA3, 0xAF, 0x6A, 0xAE, 0x99, 0x8E, 0x82, 0x8F, 0x6B, 0x7D, 0xFF, 0xE0, 0x83,
68365 +     0x12, 0x1F, 0x7C, 0xB1, 0x07, 0xAD, 0xEC, 0x0B, 0x68, 0x95, 0xC3, 0xED, 0x68, 0x8D, 0x02, 0x50,
68366 +     0x1D, 0x7F, 0x20, 0x7E, 0x0D, 0x12, 0x00, 0x7C, 0x25, 0x65, 0x74, 0x0D, 0xE4, 0x6B, 0xF5, 0x6B,
68367 +     0x6A, 0xF5, 0x6A, 0x35, 0x67, 0xAF, 0xCE, 0x61, 0x24, 0xE0, 0x25, 0xEF, 0xE4, 0x82, 0xF5, 0x56,
68368 +     0x83, 0xF5, 0x20, 0x34, 0x74, 0xFE, 0x93, 0xE4, 0x24, 0x8E, 0x93, 0x01, 0x82, 0xF5, 0x25, 0xF5,
68369 +     0xE0, 0xA3, 0x83, 0x8E, 0xA2, 0x06, 0x78, 0xFD, 0xFB, 0xD8, 0x13, 0xE7, 0x05, 0x78, 0xED, 0xFF,
68370 +     0xD8, 0x13, 0xE7, 0xA2, 0xFD, 0x2D, 0x2F, 0xFB, 0x05, 0x70, 0x67, 0xE5, 0xED, 0x20, 0x06, 0x90,
68371 +     0x7F, 0x20, 0x7E, 0xF0, 0x95, 0x33, 0xED, 0x24, 0x3D, 0x80, 0xFC, 0xE0, 0x75, 0xEF, 0x67, 0xAF,
68372 +     0x24, 0xA4, 0x20, 0xF0, 0xF0, 0xE5, 0xFF, 0x00, 0x82, 0x8F, 0x0D, 0x34, 0x54, 0xE0, 0x83, 0xF5,
68373 +     0x00, 0x7C, 0xFD, 0x0F, 0x2C, 0x7F, 0x20, 0x7E, 0x67, 0xAF, 0x1F, 0x80, 0x20, 0xF0, 0x75, 0xEF,
68374 +     0xFF, 0x0A, 0x24, 0xA4, 0x0D, 0x34, 0xF0, 0xE5, 0x83, 0xF5, 0x82, 0x8F, 0x0F, 0x54, 0xC4, 0xE0,
68375 +     0x0F, 0x54, 0x00, 0x7C, 0x7F, 0x20, 0x7E, 0xFD, 0x0D, 0x0D, 0x12, 0x34, 0x27, 0x75, 0x30, 0x80,
68376 +     0x26, 0xF5, 0xE4, 0x0A, 0x95, 0xC3, 0x26, 0xE5, 0xE5, 0x23, 0x50, 0x27, 0xFF, 0x0F, 0x54, 0x26,
68377 +     0xE0, 0xC8, 0x09, 0x90, 0xF0, 0x4F, 0xF0, 0x54, 0x3C, 0x7F, 0x20, 0x7E, 0x85, 0x82, 0x25, 0x85,
68378 +     0xFC, 0xE0, 0x83, 0x24, 0x12, 0xFD, 0xE0, 0xA3, 0x26, 0x05, 0x0D, 0x0D, 0x20, 0x7E, 0xD6, 0x80,
68379 +     0x0E, 0x12, 0x40, 0x7F, 0xEF, 0x69, 0xAF, 0x1D, 0xE4, 0xFF, 0x01, 0x24, 0x00, 0x7C, 0xFE, 0x33,
68380 +     0x02, 0x12, 0x07, 0x7D, 0xE5, 0x69, 0x8D, 0x96, 0x70, 0x02, 0x64, 0x69, 0xEF, 0x67, 0xAF, 0x33,
68381 +     0xE4, 0xFF, 0x01, 0x24, 0x03, 0x54, 0xEF, 0x33, 0x20, 0x7E, 0x67, 0xF5, 0x0E, 0x12, 0x42, 0x7F,
68382 +     0x70, 0x67, 0xE5, 0x1D, 0xEF, 0x68, 0xAF, 0x1B, 0x54, 0xC4, 0x0F, 0x54, 0x06, 0x90, 0xFF, 0xF0,
68383 +     0x0F, 0x54, 0xE0, 0x21, 0xF5, 0xE4, 0xF0, 0x4F, 0x7F, 0x20, 0x7E, 0x6C, 0x1D, 0x0E, 0x12, 0x4B,
68384 +     0xC8, 0x09, 0x90, 0x22, 0x90, 0xF0, 0x40, 0x74, 0xD3, 0xE0, 0x4F, 0x08, 0x67, 0x40, 0x0A, 0x94,
68385 +     0xE0, 0xB4, 0x08, 0x90, 0x40, 0x0A, 0x94, 0xD3, 0x19, 0x09, 0x90, 0x5E, 0x0A, 0x94, 0xD3, 0xE0,
68386 +     0x09, 0x90, 0x55, 0x40, 0x94, 0xD3, 0xE0, 0x7E, 0x90, 0x4C, 0x40, 0x0A, 0x94, 0xE0, 0x4E, 0x08,
68387 +     0x90, 0x44, 0x50, 0x28, 0xC3, 0xE0, 0xB3, 0x08, 0x3B, 0x50, 0x28, 0x94, 0xE0, 0x18, 0x09, 0x90,
68388 +     0x50, 0x28, 0x94, 0xC3, 0x7D, 0x09, 0x90, 0x32, 0x28, 0x94, 0xC3, 0xE0, 0x08, 0x90, 0x29, 0x50,
68389 +     0x01, 0x94, 0xE0, 0x37, 0x08, 0x90, 0x21, 0x40, 0x94, 0xD3, 0xE0, 0x9C, 0x90, 0x18, 0x40, 0x01,
68390 +     0xD3, 0xE0, 0x01, 0x09, 0x0F, 0x40, 0x01, 0x94, 0xE0, 0x66, 0x09, 0x90, 0x40, 0x01, 0x94, 0xD3,
68391 +     0x80, 0x78, 0xE4, 0x06, 0x78, 0x03, 0x80, 0xF6, 0x80, 0x78, 0x06, 0x80, 0x64, 0x94, 0xD3, 0xE6,
68392 +     0x20, 0x7E, 0x09, 0x40, 0x0E, 0x12, 0x08, 0x7F, 0xC3, 0x22, 0xD3, 0x1D, 0x90, 0x22, 0xC3, 0x22,
68393 +     0x54, 0xE0, 0xFA, 0x07, 0x01, 0xBF, 0xFF, 0x03, 0x80, 0x01, 0x7F, 0x04, 0x8F, 0x00, 0x7F, 0x02,
68394 +     0xFA, 0x07, 0x90, 0x26, 0x03, 0x54, 0xC4, 0xE0, 0x04, 0x03, 0xBF, 0xFF, 0x02, 0x80, 0x01, 0x7F,
68395 +     0x07, 0x90, 0x00, 0x7F, 0x03, 0x54, 0xE0, 0xBC, 0x04, 0x01, 0xBE, 0xFE, 0x02, 0x80, 0x01, 0x7E,
68396 +     0x07, 0x90, 0x00, 0x7E, 0x54, 0xC4, 0xE0, 0xBC, 0x03, 0xBB, 0xFB, 0x03, 0x80, 0x01, 0x7B, 0x04,
68397 +     0xEE, 0x00, 0x7B, 0x02, 0x70, 0xB9, 0x07, 0x90, 0x07, 0x54, 0xE0, 0x0B, 0x13, 0xE0, 0x24, 0xF5,
68398 +     0x09, 0x80, 0x13, 0x13, 0x13, 0x13, 0x13, 0xE0, 0x24, 0xF5, 0x07, 0x54, 0xF5, 0x07, 0x54, 0xE0,
68399 +     0x07, 0x90, 0xEB, 0x25, 0xE0, 0x0A, 0x70, 0xBA, 0xE0, 0xF9, 0x07, 0x54, 0x80, 0x13, 0x13, 0x13,
68400 +     0x13, 0x13, 0xE0, 0x08, 0xF9, 0x07, 0x54, 0x13, 0xFC, 0x07, 0x54, 0xE0, 0xB5, 0x02, 0x7D, 0xEE,
68401 +     0x01, 0x7D, 0x02, 0x26, 0x05, 0x07, 0xB5, 0xEB, 0x80, 0x04, 0x05, 0x43, 0x08, 0x05, 0x43, 0x03,
68402 +     0x01, 0x64, 0x6F, 0xEB, 0x54, 0x33, 0x33, 0x33, 0x26, 0xE5, 0xFF, 0x08, 0x25, 0x01, 0x64, 0x6E,
68403 +     0x54, 0xE0, 0x25, 0xE0, 0x90, 0xFF, 0x4F, 0x04, 0x54, 0xE0, 0xB2, 0x07, 0x54, 0xC4, 0x6D, 0x0F,
68404 +     0x06, 0x90, 0x4F, 0xF0, 0x25, 0xE5, 0xF0, 0x23, 0xEF, 0xFF, 0xFE, 0x24, 0x0F, 0x54, 0xF8, 0xC4,
68405 +     0xEF, 0xFF, 0x68, 0xC8, 0xE5, 0xFF, 0x70, 0x54, 0xFB, 0xFE, 0x24, 0x24, 0xFB, 0x07, 0x54, 0xEB,
68406 +     0xE9, 0xFB, 0x4F, 0xEB, 0xEF, 0xFF, 0xFE, 0x24, 0xEC, 0xFA, 0x07, 0x54, 0xEF, 0xFF, 0xFE, 0x24,
68407 +     0x4A, 0x70, 0x54, 0xC4, 0x06, 0x90, 0xEB, 0xFF, 0xA3, 0xF0, 0xCF, 0x24, 0xE4, 0x22, 0xF0, 0xEF,
68408 +     0xBF, 0x0F, 0x00, 0xFF, 0x90, 0x22, 0xFB, 0x06, 0xFF, 0x74, 0x68, 0x07, 0x6C, 0x07, 0x90, 0xF0,
68409 +     0x06, 0x90, 0xF0, 0x14, 0x13, 0xFF, 0xE0, 0x31, 0x20, 0x3F, 0x54, 0x13, 0x75, 0xC1, 0x02, 0xE0,
68410 +     0xE0, 0x68, 0x07, 0x90, 0x12, 0x05, 0xE2, 0x20, 0x50, 0xC1, 0x27, 0x2B, 0x90, 0x27, 0x2B, 0x12,
68411 +     0x54, 0xE0, 0xBE, 0x07, 0x70, 0x18, 0x64, 0x18, 0xB0, 0x07, 0x90, 0x77, 0x44, 0xFC, 0x54, 0xE0,
68412 +     0xA4, 0xF1, 0xF0, 0x01, 0xE0, 0xDB, 0x09, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xF9, 0x01,
68413 +     0x09, 0x90, 0xFF, 0x70, 0x8F, 0x54, 0xE0, 0xDF, 0x01, 0x90, 0xF0, 0x4F, 0x0C, 0x54, 0xE0, 0xF9,
68414 +     0xDE, 0x09, 0x90, 0xFF, 0x4F, 0xF3, 0x54, 0xE0, 0xDB, 0x09, 0x90, 0xF0, 0xF0, 0x40, 0x44, 0xE0,
68415 +     0xE0, 0xF9, 0x01, 0x90, 0x30, 0xE0, 0x09, 0x90, 0x54, 0xE0, 0x06, 0xE0, 0x06, 0x80, 0xF0, 0x0F,
68416 +     0x44, 0x0F, 0x54, 0xE0, 0x01, 0x90, 0xF0, 0x60, 0x09, 0x90, 0xE0, 0xF9, 0x08, 0xE1, 0x30, 0xDC,
68417 +     0x44, 0xF3, 0x54, 0xE0, 0x06, 0x80, 0xF0, 0x08, 0x44, 0xF3, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x04,
68418 +     0x04, 0x44, 0xE0, 0x6D, 0x6C, 0x07, 0x90, 0xF0, 0x12, 0xF0, 0x08, 0x74, 0x05, 0x80, 0xC1, 0x2D,
68419 +     0x2F, 0x12, 0xA4, 0xF1, 0x6C, 0x07, 0x90, 0x2A, 0x1E, 0xE0, 0x30, 0xE0, 0x12, 0xF0, 0x01, 0x74,
68420 +     0x09, 0x90, 0x55, 0x2F, 0x0F, 0x54, 0xE0, 0xF5, 0x0E, 0x05, 0xBF, 0xFF, 0xE0, 0x47, 0x07, 0x90,
68421 +     0x80, 0xF0, 0xEF, 0x54, 0x2A, 0x2F, 0x12, 0x05, 0x08, 0x90, 0xEE, 0xC2, 0x65, 0xF5, 0xE0, 0x34,
68422 +     0x74, 0xC8, 0x09, 0x90, 0x08, 0x90, 0xF0, 0x40, 0x94, 0xD3, 0xE0, 0x37, 0x90, 0x1B, 0x40, 0x01,
68423 +     0xD3, 0xE0, 0x9C, 0x08, 0x12, 0x40, 0x01, 0x94, 0xE0, 0x01, 0x09, 0x90, 0x40, 0x01, 0x94, 0xD3,
68424 +     0x66, 0x09, 0x90, 0x09, 0x01, 0x94, 0xD3, 0xE0, 0x2B, 0x12, 0x03, 0x50, 0xC8, 0x09, 0x90, 0x50,
68425 +     0x22, 0xF0, 0x65, 0xE5, 0x60, 0xE6, 0x7B, 0x78, 0xB0, 0x07, 0x90, 0x3B, 0x44, 0xFC, 0x54, 0xE0,
68426 +     0x09, 0x90, 0xF0, 0x01, 0xE0, 0x54, 0xE0, 0xD1, 0x90, 0xF0, 0x05, 0x44, 0x01, 0x74, 0xC3, 0x09,
68427 +     0xBB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0D, 0x74, 0x90, 0xE0, 0xFC, 0x01, 0x90, 0xF0, 0xB5, 0x07,
68428 +     0x54, 0xE0, 0xB1, 0x07, 0x07, 0x90, 0xF0, 0xFD, 0xF0, 0x02, 0x74, 0xAF, 0x75, 0x27, 0x13, 0x75,
68429 +     0x94, 0xE1, 0xCD, 0x14, 0x74, 0xBB, 0x09, 0x90, 0x07, 0x90, 0xF0, 0x0D, 0xF0, 0x02, 0x74, 0xAF,
68430 +     0xE5, 0x00, 0x0A, 0x90, 0x90, 0xE4, 0xF0, 0x64, 0x90, 0xF0, 0x01, 0x08, 0x90, 0xF0, 0x02, 0x08,
68431 +     0x55, 0x74, 0x07, 0x08, 0xB1, 0x07, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xB1, 0x07, 0x90,
68432 +     0x90, 0x0A, 0xE1, 0x20, 0x20, 0xE0, 0x6A, 0x07, 0x80, 0x00, 0x03, 0xE0, 0x08, 0x90, 0xE4, 0xEF,
68433 +     0x01, 0x90, 0xF0, 0x07, 0x0A, 0x90, 0xE0, 0xFE, 0x64, 0xE5, 0xF0, 0x00, 0x09, 0x90, 0x06, 0x60,
68434 +     0xF0, 0x05, 0x74, 0xFB, 0x74, 0xF4, 0x09, 0x90, 0x01, 0x90, 0xF0, 0x01, 0xE0, 0x30, 0xE0, 0xF8,
68435 +     0xB1, 0x9F, 0xB1, 0x04, 0xD1, 0x09, 0x90, 0x9F, 0x44, 0xE0, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x05,
68436 +     0xF0, 0x01, 0x74, 0xC3, 0xE0, 0xF8, 0x01, 0x90, 0x30, 0x13, 0xC3, 0xFF, 0x9F, 0xB1, 0x04, 0xE0,
68437 +     0x07, 0x90, 0x9F, 0xB1, 0xFC, 0x54, 0xE0, 0xB0, 0xF1, 0xF0, 0x01, 0x44, 0x6A, 0x07, 0x90, 0x97,
68438 +     0x03, 0xE0, 0x30, 0xE0, 0x75, 0x50, 0x2B, 0x02, 0x14, 0x75, 0x27, 0x13, 0xBE, 0x07, 0x90, 0xCD,
68439 +     0x02, 0xE3, 0x30, 0xE0, 0x12, 0x22, 0xCD, 0xF1, 0x07, 0x90, 0xF2, 0x2E, 0x20, 0x44, 0xE0, 0xB0,
68440 +     0xB3, 0x28, 0x12, 0xF0, 0xE0, 0xBE, 0x07, 0x90, 0x90, 0x13, 0xE4, 0x30, 0x20, 0xE0, 0x90, 0x07,
68441 +     0x44, 0xE0, 0x1A, 0xE0, 0x01, 0x90, 0xF0, 0x01, 0x05, 0x44, 0xE0, 0xB9, 0x07, 0x90, 0x22, 0xF0,
68442 +     0xFE, 0x54, 0xE0, 0x90, 0xB9, 0x01, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE6, 0x7B, 0x78, 0x22,
68443 +     0x07, 0x90, 0x3E, 0x60, 0xC4, 0xFF, 0xE0, 0xB2, 0x54, 0x13, 0x13, 0x13, 0x30, 0xE0, 0x30, 0x01,
68444 +     0xE0, 0xB1, 0x07, 0x90, 0x90, 0x0A, 0xE1, 0x20, 0x20, 0xE0, 0x6A, 0x07, 0x80, 0x00, 0x03, 0xE0,
68445 +     0x90, 0x97, 0xF1, 0xEF, 0x54, 0xE0, 0xB2, 0x07, 0x07, 0x90, 0xF0, 0x7F, 0xF0, 0x08, 0x74, 0x6C,
68446 +     0xE0, 0xF4, 0x09, 0x90, 0x90, 0xF0, 0xEF, 0x54, 0x30, 0xE0, 0x6A, 0x07, 0x07, 0x80, 0x0B, 0xE0,
68447 +     0xE0, 0x6A, 0x07, 0x90, 0x61, 0x02, 0xE0, 0x30, 0x6C, 0x07, 0x90, 0x50, 0x90, 0xF0, 0x42, 0x74,
68448 +     0xFF, 0x74, 0x68, 0x07, 0x07, 0x90, 0xE0, 0xF0, 0x06, 0xE2, 0x30, 0xB0, 0xF0, 0x40, 0x44, 0xE0,
68449 +     0x54, 0xE0, 0x04, 0x80, 0x27, 0x12, 0xF0, 0xBF, 0xBE, 0x07, 0x90, 0xA4, 0x72, 0xE3, 0x30, 0xE0,
68450 +     0xE0, 0xB1, 0x07, 0x90, 0x11, 0x6B, 0xE1, 0x30, 0x47, 0x07, 0x90, 0xB3, 0xF0, 0xFB, 0x54, 0xE0,
68451 +     0x74, 0x6C, 0x07, 0x90, 0xEC, 0xD2, 0xF0, 0x40, 0x07, 0x90, 0xED, 0xC2, 0xF7, 0x54, 0xE0, 0x47,
68452 +     0x90, 0xC1, 0xB1, 0xF0, 0x28, 0x74, 0x06, 0x08, 0x01, 0x08, 0x90, 0xF0, 0x90, 0xF0, 0xE4, 0x74,
68453 +     0x78, 0xF0, 0x02, 0x08, 0x05, 0x70, 0xE6, 0x7B, 0x04, 0xF4, 0x09, 0x90, 0x68, 0x07, 0x90, 0xF0,
68454 +     0x1E, 0xE0, 0x30, 0xE0, 0xC3, 0xF0, 0x01, 0x74, 0xE0, 0xB2, 0x01, 0x90, 0x01, 0x90, 0xFF, 0x94,
68455 +     0xFF, 0x94, 0xE0, 0xB1, 0xE0, 0xA3, 0x0C, 0x50, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0xB1, 0x01, 0x90,
68456 +     0x07, 0x90, 0xF0, 0x04, 0xE2, 0x30, 0xE0, 0x68, 0xBE, 0x07, 0x90, 0x07, 0x02, 0xE4, 0x20, 0xE0,
68457 +     0x90, 0x22, 0xE0, 0x31, 0x30, 0xE0, 0xBE, 0x07, 0x07, 0x90, 0x0D, 0xE3, 0xFC, 0x54, 0xE0, 0xB0,
68458 +     0x94, 0x07, 0x90, 0xF0, 0x22, 0xF0, 0x01, 0x74, 0x74, 0x68, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF,
68459 +     0x90, 0xF0, 0x14, 0x6C, 0x20, 0xE0, 0x68, 0x07, 0x27, 0x71, 0x04, 0xE2, 0x07, 0x90, 0x21, 0x80,
68460 +     0x40, 0x44, 0xE0, 0xB0, 0xBE, 0x07, 0x90, 0xF0, 0x02, 0xE5, 0x30, 0xE0, 0x07, 0x90, 0xBF, 0x21,
68461 +     0xE3, 0x30, 0xE0, 0x6C, 0x90, 0xBF, 0x21, 0x02, 0x54, 0xE0, 0xBE, 0x07, 0x21, 0x02, 0x70, 0x30,
68462 +     0x6C, 0x07, 0x90, 0xE0, 0x02, 0xE0, 0x20, 0xE0, 0x01, 0x74, 0xAC, 0x21, 0x16, 0x81, 0x78, 0xF0,
68463 +     0x0A, 0x94, 0xD3, 0xE6, 0x55, 0xF1, 0x02, 0x40, 0x64, 0xE6, 0x81, 0x78, 0x90, 0x47, 0x70, 0x0A,
68464 +     0x30, 0xE0, 0xAE, 0x07, 0x07, 0x90, 0x40, 0xE5, 0xF0, 0x10, 0x74, 0xB5, 0xE0, 0xAE, 0x07, 0x90,
68465 +     0x90, 0xF0, 0xDF, 0x54, 0x54, 0xE0, 0xB9, 0x09, 0x07, 0x90, 0xF0, 0xFB, 0x02, 0x44, 0xE0, 0xAF,
68466 +     0xB0, 0x07, 0x90, 0xF0, 0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0xC0, 0x09, 0x90, 0x02, 0x44, 0xF9, 0x54,
68467 +     0xB1, 0x07, 0x90, 0xF0, 0xF0, 0xFD, 0x54, 0xE0, 0xE0, 0xB2, 0x07, 0x90, 0x90, 0xF0, 0x80, 0x44,
68468 +     0x54, 0xE0, 0xAF, 0x07, 0x81, 0x78, 0xF0, 0xFD, 0x60, 0x02, 0x64, 0xE6, 0x07, 0x64, 0xE6, 0x0A,
68469 +     0x7B, 0x78, 0x3A, 0x70, 0x90, 0x35, 0x60, 0xE6, 0x44, 0xE0, 0xBE, 0x09, 0x09, 0x90, 0xF0, 0x01,
68470 +     0x08, 0x44, 0xE0, 0xBB, 0x04, 0x44, 0xE0, 0xF0, 0xC1, 0x09, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
68471 +     0x74, 0x9C, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0A, 0x7F, 0x54, 0xE0, 0xDB, 0x6D, 0x07, 0x90, 0xF0,
68472 +     0xF0, 0xFB, 0x54, 0xE0, 0x74, 0x6C, 0x07, 0x90, 0x9D, 0xD1, 0xF0, 0x08, 0x70, 0xE6, 0x81, 0x78,
68473 +     0xBE, 0x07, 0x90, 0x07, 0x07, 0xE4, 0x20, 0xE0, 0xE0, 0xBE, 0x07, 0x90, 0x90, 0x20, 0xE5, 0x30,
68474 +     0x1D, 0x74, 0xF4, 0x09, 0x47, 0x07, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0xEF, 0x54, 0xE0,
68475 +     0xE0, 0xB0, 0x07, 0x90, 0x75, 0xF0, 0x80, 0x44, 0x14, 0x75, 0x2A, 0x13, 0x22, 0x2D, 0x51, 0x2D,
68476 +     0xB3, 0x11, 0xF2, 0xD1, 0x90, 0xA4, 0x27, 0x12, 0x44, 0xE0, 0xDB, 0x09, 0x09, 0x90, 0xF0, 0x01,
68477 +     0x8F, 0x54, 0xE0, 0xDF, 0x90, 0xF0, 0x60, 0x44, 0x54, 0xE0, 0xDE, 0x09, 0xF0, 0x04, 0x44, 0xF3,
68478 +     0xE0, 0xE0, 0x09, 0x90, 0x10, 0x44, 0x0F, 0x54, 0xDB, 0x09, 0x90, 0xF0, 0xF0, 0x80, 0x44, 0xE0,
68479 +     0xE0, 0xDC, 0x09, 0x90, 0x04, 0x44, 0xF3, 0x54, 0x6D, 0x07, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0,
68480 +     0x74, 0x6C, 0x07, 0x90, 0x13, 0x75, 0xF0, 0x08, 0xA7, 0x14, 0x75, 0x25, 0x66, 0xF5, 0xE4, 0x22,
68481 +     0xE0, 0xBE, 0x07, 0x90, 0xE0, 0x17, 0xE4, 0x20, 0x41, 0x02, 0xE5, 0x30, 0xB0, 0x07, 0x90, 0xBB,
68482 +     0xF0, 0x7F, 0x54, 0xE0, 0xC4, 0x7D, 0xE0, 0x31, 0xFF, 0xE4, 0x09, 0x7C, 0x07, 0x90, 0x8A, 0xA1,
68483 +     0xE3, 0x20, 0xE0, 0x6C, 0x68, 0x07, 0x90, 0x20, 0x5F, 0xE2, 0x30, 0xE0, 0x66, 0xE5, 0x66, 0x05,
68484 +     0x40, 0x0D, 0x94, 0xC3, 0xB0, 0x07, 0x90, 0xCB, 0x44, 0xFC, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x02,
68485 +     0xE3, 0x30, 0xE0, 0x6C, 0xDB, 0x09, 0x90, 0x29, 0xF0, 0x80, 0x44, 0xE0, 0x74, 0x6C, 0x07, 0x90,
68486 +     0x20, 0xE0, 0xF0, 0x08, 0x01, 0x90, 0x35, 0xE3, 0xE0, 0x20, 0xE0, 0xF9, 0xE0, 0x09, 0x90, 0x09,
68487 +     0x44, 0x0F, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x20, 0xF0, 0x0B, 0x74, 0x9C, 0x07, 0x90, 0x26, 0x81,
68488 +     0xF0, 0xF7, 0x74, 0x6C, 0x74, 0x6A, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF, 0x30, 0x54, 0xE0, 0xBE,
68489 +     0x07, 0x60, 0x20, 0x64, 0xE0, 0x68, 0x07, 0x90, 0x71, 0x0C, 0xE2, 0x20, 0x90, 0x4F, 0xB1, 0x27,
68490 +     0x0B, 0x74, 0x9C, 0x09, 0x90, 0x8B, 0x61, 0xF0, 0x20, 0xE0, 0xF9, 0x01, 0x09, 0x90, 0x09, 0xE0,
68491 +     0x0F, 0x54, 0xE0, 0xE0, 0x90, 0xF0, 0x20, 0x44, 0x0B, 0x74, 0x9C, 0x09, 0x2A, 0x13, 0x75, 0xF0,
68492 +     0x90, 0xE3, 0x14, 0x75, 0x52, 0x74, 0x6C, 0x07, 0x68, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74,
68493 +     0x20, 0xE0, 0x68, 0x07, 0x27, 0x71, 0x06, 0xE2, 0x8B, 0x61, 0x4F, 0xB1, 0xE0, 0x6C, 0x07, 0x90,
68494 +     0x90, 0x0F, 0xE3, 0x30, 0x44, 0xE0, 0xDB, 0x09, 0x07, 0x90, 0xF0, 0x80, 0xF0, 0x08, 0x74, 0x6C,
68495 +     0x07, 0x90, 0x26, 0x81, 0xE0, 0x30, 0xE0, 0x6A, 0x90, 0x35, 0x80, 0x02, 0x13, 0xE0, 0xF8, 0x01,
68496 +     0x20, 0x3F, 0x54, 0x13, 0x90, 0x22, 0xC9, 0xE0, 0x30, 0xE0, 0x68, 0x07, 0x07, 0x90, 0x13, 0xE2,
68497 +     0xE6, 0x20, 0xE0, 0xB0, 0x40, 0x44, 0xE0, 0x1A, 0xB9, 0x01, 0x90, 0xF0, 0xF0, 0x0A, 0x44, 0xE0,
68498 +     0xB0, 0x07, 0x90, 0x22, 0xF0, 0xBF, 0x54, 0xE0, 0xE0, 0xB9, 0x01, 0x90, 0x22, 0xF0, 0xFD, 0x54,
68499 +     0xED, 0xC2, 0xEC, 0xC2, 0xEF, 0xC2, 0xEE, 0xC2, 0x74, 0x68, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xFF,
68500 +     0x07, 0x90, 0xF0, 0x6A, 0x07, 0x90, 0xF0, 0x6C, 0x01, 0x90, 0xF0, 0x6E, 0x70, 0xF4, 0xE0, 0xEA,
68501 +     0xF4, 0xE0, 0xA3, 0x03, 0x01, 0x90, 0x0E, 0x60, 0xF0, 0x04, 0xE0, 0xEB, 0x01, 0x90, 0x06, 0x70,
68502 +     0xF0, 0x04, 0xE0, 0xEA, 0x75, 0x2B, 0x13, 0x75, 0xE4, 0x22, 0x50, 0x14, 0xF0, 0x81, 0x0D, 0x90,
68503 +     0x74, 0x8C, 0x0D, 0x90, 0x07, 0x90, 0xF0, 0x35, 0x04, 0x44, 0xE0, 0x47, 0xB0, 0x07, 0x90, 0xF0,
68504 +     0x44, 0xFC, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x01, 0xF0, 0x0A, 0x74, 0x9C, 0x00, 0x66, 0xF5, 0xE4,
68505 +     0x66, 0xE5, 0x66, 0x05, 0x90, 0xF8, 0x1E, 0xB4, 0x54, 0xE0, 0xB0, 0x07, 0xF0, 0x02, 0x44, 0xFC,
68506 +     0xE0, 0x47, 0x07, 0x90, 0xE0, 0xF0, 0x20, 0x44, 0x7F, 0xF0, 0xEF, 0x54, 0xB1, 0x61, 0x7E, 0xA8,
68507 +     0x47, 0x07, 0x90, 0xFB, 0xF0, 0x08, 0x44, 0xE0, 0xE0, 0x6D, 0x07, 0x90, 0x90, 0xF0, 0x04, 0x44,
68508 +     0x08, 0x74, 0x6C, 0x07, 0xD2, 0xEC, 0xC2, 0xF0, 0xB0, 0x07, 0x90, 0xED, 0xF0, 0x7F, 0x54, 0xE0,
68509 +     0x75, 0x26, 0x13, 0x75, 0x26, 0xD1, 0xB4, 0x14, 0x01, 0x90, 0x27, 0x71, 0x07, 0x90, 0xE0, 0xFB,
68510 +     0x01, 0x90, 0xF0, 0xB5, 0xF0, 0x54, 0xE0, 0xF8, 0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0xD1, 0x09, 0x90,
68511 +     0xF0, 0x4F, 0xE0, 0x54, 0x06, 0x08, 0x90, 0xE4, 0x6E, 0x07, 0x90, 0xF0, 0x03, 0xE0, 0x20, 0xE0,
68512 +     0x02, 0xF6, 0x80, 0x00, 0x07, 0x90, 0xB4, 0x26, 0xFC, 0x54, 0xE0, 0xB0, 0x78, 0xF0, 0x02, 0x44,
68513 +     0xB1, 0x58, 0x76, 0x81, 0x6C, 0x07, 0x90, 0x4F, 0x02, 0xE3, 0x30, 0xE0, 0x07, 0x90, 0x3A, 0xA1,
68514 +     0xE2, 0x20, 0xE0, 0x68, 0x90, 0x3A, 0xA1, 0x02, 0x03, 0x74, 0xA1, 0x08, 0x06, 0x09, 0x90, 0xF0,
68515 +     0x6B, 0x09, 0x90, 0xF0, 0x08, 0x90, 0xE4, 0xF0, 0x09, 0x90, 0xF0, 0xA1, 0x09, 0x90, 0xF0, 0x06,
68516 +     0x07, 0x90, 0xF0, 0x6B, 0xE3, 0x20, 0xE0, 0x6C, 0x68, 0x07, 0x90, 0x07, 0x02, 0xE2, 0x20, 0xE0,
68517 +     0x08, 0x90, 0x3A, 0xA1, 0xF0, 0x03, 0x74, 0xA3, 0xF0, 0x08, 0x09, 0x90, 0xF0, 0x6D, 0x09, 0x90,
68518 +     0xA3, 0x08, 0x90, 0xE4, 0x08, 0x09, 0x90, 0xF0, 0x6D, 0x09, 0x90, 0xF0, 0x6C, 0x07, 0x90, 0xF0,
68519 +     0x07, 0xE3, 0x20, 0xE0, 0xE0, 0x68, 0x07, 0x90, 0xA1, 0x02, 0xE2, 0x20, 0x08, 0x90, 0xE4, 0x3A,
68520 +     0x09, 0x90, 0xF0, 0xB6, 0x09, 0x90, 0xF0, 0x1B, 0x09, 0x90, 0xF0, 0x80, 0xF0, 0x08, 0x74, 0x9C,
68521 +     0xE0, 0x6C, 0x07, 0x90, 0x90, 0x07, 0xE3, 0x20, 0x20, 0xE0, 0x68, 0x07, 0x7A, 0x80, 0x02, 0xE2,
68522 +     0xE0, 0x23, 0x06, 0x90, 0x54, 0x13, 0x13, 0xFF, 0x0D, 0xE0, 0x30, 0x3F, 0x74, 0x01, 0x0D, 0x90,
68523 +     0x90, 0xE4, 0xF0, 0x1B, 0x80, 0xF0, 0x21, 0x0D, 0x0D, 0x90, 0xE4, 0x0B, 0x0D, 0x90, 0xF0, 0x01,
68524 +     0xF0, 0x1B, 0x74, 0x21, 0x74, 0x41, 0x0D, 0x90, 0x0D, 0x90, 0xF0, 0x1B, 0x07, 0x90, 0xF0, 0x61,
68525 +     0xE3, 0x20, 0xE0, 0x6C, 0x68, 0x07, 0x90, 0x07, 0x02, 0xE2, 0x20, 0xE0, 0x09, 0x90, 0x3C, 0x80,
68526 +     0xF0, 0x0C, 0x74, 0xBB, 0xC3, 0x09, 0x90, 0xE4, 0xC1, 0x09, 0x90, 0xF0, 0xE4, 0xF0, 0x04, 0x74,
68527 +     0xF0, 0xB9, 0x09, 0x90, 0xE0, 0x6C, 0x07, 0x90, 0x90, 0x07, 0xE3, 0x20, 0x20, 0xE0, 0x68, 0x07,
68528 +     0x16, 0x80, 0x02, 0xE2, 0xF4, 0x7C, 0x24, 0x7D, 0x8A, 0xB1, 0xFF, 0xE4, 0xE0, 0x6C, 0x07, 0x90,
68529 +     0x90, 0x07, 0xE3, 0x20, 0x20, 0xE0, 0x68, 0x07, 0x8B, 0x61, 0x02, 0xE2, 0x74, 0x6C, 0x07, 0x90,
68530 +     0x13, 0x75, 0xF0, 0x52, 0x43, 0x14, 0x75, 0x2E, 0xE0, 0xFD, 0x01, 0x90, 0x90, 0x22, 0x64, 0xF5,
68531 +     0x0A, 0x74, 0xAF, 0x07, 0xB0, 0x07, 0x90, 0xF0, 0xF0, 0xDF, 0x54, 0xE0, 0x94, 0x07, 0x90, 0xE4,
68532 +     0xF5, 0x09, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0, 0x09, 0x90, 0xF0, 0x02, 0xFD, 0x54, 0xE0, 0xC5,
68533 +     0xBB, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0F, 0x74, 0x03, 0x74, 0xC3, 0x09, 0xC1, 0x09, 0x90, 0xF0,
68534 +     0x90, 0xF0, 0x07, 0x74, 0x03, 0x74, 0xB9, 0x09, 0x07, 0x90, 0x22, 0xF0, 0xEF, 0x54, 0xE0, 0x47,
68535 +     0x01, 0x54, 0xEF, 0xF0, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x48, 0x07, 0x90, 0xF0, 0x4F, 0xEF, 0x54,
68536 +     0x5A, 0x07, 0x90, 0xE4, 0x59, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xED, 0xF0, 0x90, 0xEC, 0xF0, 0x5C,
68537 +     0x90, 0xF0, 0x5B, 0x07, 0x01, 0x74, 0x6C, 0x07, 0x47, 0x07, 0x90, 0xF0, 0xF0, 0x10, 0x44, 0xE0,
68538 +     0xC2, 0xEC, 0xD2, 0x22, 0x47, 0x07, 0x90, 0xED, 0xF0, 0xF7, 0x54, 0xE0, 0x09, 0x7C, 0xC4, 0x7D,
68539 +     0x8A, 0xB1, 0xFF, 0xE4, 0x78, 0xE6, 0x7B, 0x78, 0x76, 0x04, 0x60, 0x81, 0x76, 0x02, 0x80, 0x18,
68540 +     0x7E, 0x07, 0x7F, 0x13, 0x7F, 0xC7, 0xD1, 0x03, 0xB1, 0x0C, 0x7E, 0xB2, 0xB2, 0x07, 0x90, 0xFB,
68541 +     0xF0, 0x7F, 0x54, 0xE0, 0x75, 0x28, 0x13, 0x75, 0xCD, 0x22, 0xC8, 0x14, 0x07, 0x90, 0xCD, 0xEF,
68542 +     0xF7, 0x54, 0xE0, 0x47, 0x48, 0x07, 0x90, 0xF0, 0xF0, 0x08, 0x44, 0xE0, 0x56, 0x07, 0x90, 0xE4,
68543 +     0x55, 0x07, 0x90, 0xF0, 0x07, 0x90, 0xED, 0xF0, 0x90, 0xEE, 0xF0, 0x58, 0x90, 0xF0, 0x57, 0x07,
68544 +     0x01, 0x74, 0x6A, 0x07, 0x09, 0x90, 0x22, 0xF0, 0xF0, 0x01, 0x74, 0xD2, 0x04, 0xE5, 0x09, 0x90,
68545 +     0xD0, 0x09, 0x90, 0xF0, 0x09, 0x90, 0xF0, 0x14, 0xF0, 0x05, 0x74, 0xC1, 0x74, 0xB9, 0x09, 0x90,
68546 +     0x90, 0x22, 0xF0, 0x01, 0xFF, 0x74, 0x68, 0x07, 0x6C, 0x07, 0x90, 0xF0, 0x0C, 0xE3, 0x20, 0xE0,
68547 +     0xE0, 0x68, 0x07, 0x90, 0x78, 0x05, 0xE2, 0x30, 0x02, 0x70, 0xE6, 0x81, 0x07, 0x90, 0x8B, 0x61,
68548 +     0xE0, 0x30, 0xE0, 0x6C, 0xF0, 0x01, 0x74, 0x37, 0x90, 0x16, 0x81, 0x78, 0xC4, 0xE0, 0x0C, 0x0D,
68549 +     0x66, 0xF5, 0x0F, 0x54, 0x78, 0x0F, 0x54, 0xE0, 0x66, 0xE5, 0xF6, 0x87, 0x40, 0x01, 0x94, 0xD3,
68550 +     0x78, 0x66, 0x15, 0x02, 0x94, 0xD3, 0xE6, 0x87, 0x16, 0x01, 0x40, 0x01, 0x54, 0xC4, 0x66, 0xE5,
68551 +     0x46, 0x87, 0x78, 0xF0, 0x0D, 0x90, 0x66, 0xF5, 0xF0, 0x66, 0xE5, 0x8C, 0x47, 0x07, 0x90, 0x22,
68552 +     0xF0, 0xFB, 0x54, 0xE0, 0xE0, 0x48, 0x07, 0x90, 0xE4, 0xF0, 0x04, 0x44, 0xF0, 0x52, 0x07, 0x90,
68553 +     0xF0, 0x51, 0x07, 0x90, 0x74, 0x54, 0x07, 0x90, 0x07, 0x90, 0xF0, 0xA0, 0xF0, 0x0F, 0x74, 0x53,
68554 +     0x74, 0x68, 0x07, 0x90, 0xCD, 0x22, 0xF0, 0x01, 0x07, 0x90, 0xCD, 0xEF, 0xDF, 0x54, 0xE0, 0x47,
68555 +     0x48, 0x07, 0x90, 0xF0, 0xF0, 0x20, 0x44, 0xE0, 0x5E, 0x07, 0x90, 0xE4, 0x5D, 0x07, 0x90, 0xF0,
68556 +     0x07, 0x90, 0xED, 0xF0, 0x90, 0xEE, 0xF0, 0x60, 0x90, 0xF0, 0x5F, 0x07, 0x01, 0x74, 0x6E, 0x07,
68557 +     0x07, 0x90, 0x22, 0xF0, 0x13, 0xC4, 0xE0, 0xAE, 0xE0, 0x20, 0x07, 0x54, 0xAF, 0x07, 0x90, 0x15,
68558 +     0xF0, 0x02, 0x44, 0xE0, 0xE0, 0xB9, 0x09, 0x90, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0xAE, 0x07,
68559 +     0x07, 0x90, 0xF0, 0x20, 0x10, 0x44, 0xE0, 0xB0, 0xC0, 0x09, 0x90, 0xF0, 0x44, 0xF9, 0x54, 0xE0,
68560 +     0x07, 0x90, 0xF0, 0x04, 0xFD, 0x54, 0xE0, 0xAF, 0x07, 0x90, 0x22, 0xF0, 0x07, 0x90, 0xE0, 0xBE,
68561 +     0x13, 0xE3, 0x30, 0xB0, 0xF0, 0xFC, 0x54, 0xE0, 0xE0, 0x94, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
68562 +     0x44, 0xE0, 0x14, 0x06, 0xE0, 0x22, 0xF0, 0x10, 0x01, 0x44, 0xFC, 0x54, 0x14, 0x06, 0x90, 0xF0,
68563 +     0xF0, 0xEF, 0x54, 0xE0, 0xF5, 0x09, 0x90, 0x22, 0xC3, 0x0F, 0x54, 0xE0, 0x0B, 0x50, 0x05, 0x94,
68564 +     0xF0, 0x54, 0xFF, 0xE0, 0x54, 0x04, 0xEF, 0xFE, 0x78, 0xF0, 0x4E, 0x0F, 0x09, 0x90, 0xE6, 0x7B,
68565 +     0x74, 0x05, 0x60, 0xF4, 0x03, 0x80, 0xF0, 0x09, 0x90, 0xF0, 0x01, 0x74, 0x54, 0xE0, 0xF5, 0x09,
68566 +     0x05, 0xBF, 0xFF, 0x0F, 0xBE, 0x09, 0x90, 0x26, 0x1F, 0xE0, 0x30, 0xE0, 0xE0, 0xC5, 0x09, 0x90,
68567 +     0x90, 0xF0, 0x02, 0x44, 0x09, 0x74, 0xBB, 0x09, 0xBE, 0x09, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0,
68568 +     0x74, 0xC1, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0x22, 0xF0, 0x04, 0x9C, 0x00, 0x00, 0x00, 0x22,
68569 +     0x74, 0x61, 0x44, 0x09, 0x09, 0x00, 0x0A, 0x61, 0x44, 0x41, 0x42, 0x09, 0x47, 0x49, 0x53, 0x5F,
68570 +     0x09, 0x0A, 0x00, 0x0A, 0x4B, 0x4F, 0x4C, 0x09, 0x64, 0x25, 0x20, 0x3A, 0x09, 0x09, 0x00, 0x0A,
68571 +     0x3A, 0x4C, 0x56, 0x4C, 0x0A, 0x64, 0x25, 0x20, 0x50, 0x09, 0x09, 0x00, 0x20, 0x3A, 0x52, 0x57,
68572 +     0x0A, 0x20, 0x44, 0x25, 0x53, 0x09, 0x09, 0x00, 0x20, 0x3A, 0x52, 0x4E, 0x64, 0x20, 0x64, 0x25,
68573 +     0x09, 0x00, 0x0A, 0x42, 0x4F, 0x52, 0x46, 0x09, 0x44, 0x25, 0x20, 0x3A, 0x6D, 0x70, 0x70, 0x20,
68574 +     0x09, 0x09, 0x00, 0x0A, 0x3A, 0x51, 0x45, 0x4C, 0x44, 0x25, 0x20, 0x00, 0x09, 0x00, 0x0A, 0x00,
68575 +     0x45, 0x46, 0x44, 0x09, 0x09, 0x09, 0x00, 0x3A, 0x43, 0x53, 0x6F, 0x4C, 0x09, 0x00, 0x0A, 0x52,
68576 +     0x53, 0x6F, 0x4C, 0x09, 0x73, 0xE5, 0x00, 0x0A, 0x20, 0x7E, 0x3E, 0x60, 0x0E, 0x12, 0x00, 0x7F,
68577 +     0x7F, 0x78, 0xE4, 0x1D, 0x78, 0xF6, 0x08, 0xF6, 0x0C, 0x12, 0xF6, 0x7D, 0x24, 0x13, 0x75, 0xAE,
68578 +     0x75, 0x04, 0x14, 0x75, 0x12, 0x75, 0x25, 0x11, 0x0C, 0x10, 0x75, 0x57, 0xE0, 0x6D, 0x07, 0x90,
68579 +     0x90, 0xF0, 0x0C, 0x44, 0x08, 0x74, 0x6C, 0x07, 0x31, 0x06, 0x90, 0xF0, 0x54, 0x13, 0x13, 0xE0,
68580 +     0x04, 0xE0, 0x30, 0x3F, 0xEE, 0xD2, 0xEC, 0xD2, 0xE0, 0x97, 0x07, 0x90, 0x07, 0x90, 0x14, 0x60,
68581 +     0x01, 0x44, 0xE0, 0x95, 0x97, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x03, 0x74, 0x54, 0xE0, 0x95, 0x07,
68582 +     0x01, 0x90, 0xF0, 0xFE, 0x02, 0x44, 0xE0, 0xAE, 0x90, 0xFF, 0xE0, 0xF0, 0xC4, 0xE0, 0x91, 0x07,
68583 +     0x01, 0x54, 0x13, 0x13, 0x13, 0xC4, 0xEF, 0xFE, 0xEF, 0xFD, 0x01, 0x54, 0xED, 0xFF, 0xDF, 0x54,
68584 +     0xC4, 0x01, 0x54, 0x4E, 0x4F, 0xE0, 0x54, 0x33, 0xF0, 0xAE, 0x01, 0x90, 0x07, 0x90, 0xFF, 0xE0,
68585 +     0x13, 0xC4, 0xE0, 0x91, 0xEF, 0xFE, 0x01, 0x54, 0x54, 0x13, 0x13, 0x13, 0x54, 0xEF, 0xFD, 0x01,
68586 +     0x4E, 0xED, 0xFF, 0xF7, 0x33, 0x33, 0x01, 0x54, 0x4F, 0xF8, 0x54, 0x33, 0xF0, 0xAE, 0x01, 0x90,
68587 +     0x07, 0x90, 0xFF, 0xE0, 0x13, 0xC3, 0xE0, 0x91, 0xEF, 0xFE, 0x01, 0x54, 0xFD, 0x01, 0x54, 0xC4,
68588 +     0xFF, 0xEF, 0x54, 0xEF, 0x01, 0x54, 0x4E, 0xED, 0xF0, 0x54, 0xC4, 0xFE, 0xAE, 0x01, 0x90, 0x4F,
68589 +     0x91, 0x07, 0x90, 0xF0, 0x51, 0xF0, 0x62, 0x74, 0xF5, 0x33, 0xE4, 0x33, 0x60, 0x63, 0xE5, 0x63,
68590 +     0x7F, 0x20, 0x7E, 0x07, 0x1D, 0x0E, 0x12, 0x07, 0xC4, 0xEF, 0x20, 0xAF, 0xE0, 0x20, 0x0F, 0x54,
68591 +     0xEF, 0x20, 0xAF, 0x46, 0xAF, 0x40, 0xE0, 0x20, 0x13, 0xC3, 0xEF, 0x20, 0xAF, 0x38, 0xE0, 0x20,
68592 +     0x13, 0xC4, 0xEF, 0x20, 0xE0, 0x20, 0x07, 0x54, 0xEF, 0x20, 0xAF, 0x2E, 0x3F, 0x54, 0x13, 0x13,
68593 +     0xE5, 0x24, 0xE0, 0x20, 0x74, 0x20, 0x70, 0x63, 0x70, 0x12, 0x65, 0xFF, 0x65, 0x26, 0x74, 0x04,
68594 +     0x74, 0x14, 0x60, 0x11, 0x70, 0x12, 0x65, 0x57, 0x65, 0x25, 0x74, 0x04, 0x41, 0x02, 0x60, 0x11,
68595 +     0x40, 0xD5, 0x71, 0x32, 0xC2, 0x32, 0x41, 0x02, 0x90, 0xEE, 0xC2, 0xEC, 0x54, 0xE0, 0x47, 0x07,
68596 +     0x54, 0xE0, 0xF0, 0xFB, 0x07, 0x90, 0xF0, 0xEF, 0xF0, 0xFF, 0x74, 0x68, 0xF0, 0x6C, 0x07, 0x90,
68597 +     0xE0, 0x01, 0x0D, 0x90, 0x90, 0xF0, 0xDF, 0x54, 0x54, 0xE0, 0x21, 0x0D, 0x0D, 0x90, 0xF0, 0xDF,
68598 +     0xEF, 0x54, 0xE0, 0x01, 0x21, 0x0D, 0x90, 0xF0, 0xF0, 0xEF, 0x54, 0xE0, 0x74, 0x60, 0x08, 0x90,
68599 +     0x08, 0x90, 0xF0, 0x01, 0xF0, 0x0A, 0x74, 0x52, 0x74, 0x51, 0x08, 0x90, 0x06, 0x90, 0xF0, 0x02,
68600 +     0xFE, 0x54, 0xE0, 0x29, 0xB9, 0x01, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xF0, 0xFD, 0x54, 0xE0,
68601 +     0xE0, 0xAC, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x05, 0x08, 0x44, 0xE0, 0xF0, 0x01,
68602 +     0x07, 0x90, 0xF0, 0x10, 0xF0, 0x3C, 0x74, 0xAD, 0xE0, 0x03, 0x06, 0x90, 0x90, 0xF0, 0xFB, 0x54,
68603 +     0x44, 0xE0, 0x35, 0x06, 0x02, 0x7E, 0xF0, 0x01, 0x5F, 0x8E, 0x5B, 0x7F, 0x5B, 0x8E, 0x60, 0x8F,
68604 +     0x30, 0x22, 0x5C, 0x8F, 0xC8, 0x61, 0x02, 0x0B, 0xE6, 0x06, 0x80, 0x78, 0x06, 0x01, 0x70, 0x18,
68605 +     0x64, 0xE6, 0x80, 0x78, 0x60, 0x46, 0x18, 0x01, 0x90, 0x21, 0x61, 0x02, 0xF5, 0xE0, 0x64, 0x08,
68606 +     0x65, 0x08, 0x90, 0x23, 0xE5, 0x24, 0xF5, 0xE0, 0x78, 0x23, 0xAE, 0x24, 0xE7, 0xA2, 0xCE, 0x06,
68607 +     0xD8, 0x13, 0xCE, 0x13, 0x06, 0xAC, 0xFD, 0xF8, 0x23, 0xAE, 0x24, 0xE5, 0xA2, 0xCE, 0x05, 0x78,
68608 +     0x13, 0xCE, 0x13, 0xE7, 0xFF, 0x2D, 0xF8, 0xD8, 0xEF, 0xFE, 0x3C, 0xEE, 0x24, 0xF5, 0x24, 0x25,
68609 +     0xF5, 0x23, 0x35, 0xEE, 0x4E, 0x08, 0x90, 0x23, 0xED, 0x7D, 0xFF, 0xE0, 0x0B, 0x12, 0x21, 0x7C,
68610 +     0xAF, 0x25, 0x8F, 0xEC, 0x20, 0x06, 0x90, 0x24, 0x25, 0xE5, 0xF0, 0xEF, 0xAF, 0x0E, 0x94, 0xD3,
68611 +     0x7F, 0x02, 0x40, 0x25, 0x0F, 0x54, 0xEF, 0x0E, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x21, 0x06, 0x90,
68612 +     0xF0, 0x4F, 0x0F, 0x54, 0x34, 0x08, 0x90, 0xE4, 0x9F, 0x54, 0xE0, 0xF0, 0x90, 0xF0, 0x40, 0x44,
68613 +     0xF5, 0xE0, 0x37, 0x08, 0x7F, 0x20, 0x7E, 0x26, 0x08, 0x78, 0x78, 0x12, 0x86, 0x18, 0xE6, 0x06,
68614 +     0x06, 0x01, 0x70, 0x04, 0x0D, 0x12, 0xFD, 0x14, 0x7F, 0x20, 0x7E, 0x0D, 0xC0, 0x06, 0xC0, 0x1E,
68615 +     0xFE, 0x26, 0xE5, 0x07, 0xE0, 0x38, 0x08, 0x90, 0xED, 0xFC, 0xEE, 0xFD, 0x06, 0xD0, 0x07, 0xD0,
68616 +     0x7E, 0x0D, 0x0D, 0x12, 0x90, 0x29, 0x7F, 0x20, 0xFD, 0xE0, 0x4F, 0x08, 0x0D, 0x12, 0x00, 0x7C,
68617 +     0x7F, 0x20, 0x7E, 0x0D, 0x7C, 0x25, 0xAD, 0x35, 0x0D, 0x0D, 0x12, 0x00, 0x43, 0x7F, 0x20, 0x7E,
68618 +     0x23, 0xAC, 0x24, 0xAD, 0xE5, 0x0D, 0x0D, 0x12, 0x01, 0x94, 0xD3, 0x26, 0xC8, 0x61, 0x02, 0x40,
68619 +     0xE6, 0x80, 0x78, 0x22, 0x46, 0x18, 0x02, 0x64, 0x20, 0x7E, 0x47, 0x70, 0x0E, 0x12, 0x52, 0x7F,
68620 +     0x08, 0x90, 0xE4, 0x1D, 0x54, 0xE0, 0xF0, 0x34, 0xF5, 0xE4, 0xF0, 0x9F, 0x54, 0x22, 0xE5, 0x22,
68621 +     0x08, 0x90, 0xFF, 0x0F, 0xF0, 0x54, 0xE0, 0x34, 0x20, 0x7E, 0xF0, 0x4F, 0x06, 0xC0, 0x59, 0x7F,
68622 +     0x08, 0x90, 0x07, 0xC0, 0x90, 0xFE, 0xE0, 0x37, 0xFD, 0xE0, 0x38, 0x08, 0xD0, 0x06, 0xAC, 0xED,
68623 +     0x12, 0x06, 0xD0, 0x07, 0x22, 0x05, 0x0D, 0x0D, 0x94, 0xC3, 0x22, 0xE5, 0x80, 0xCE, 0x40, 0x0A,
68624 +     0xE6, 0x80, 0x78, 0x50, 0x46, 0x18, 0x03, 0x64, 0x20, 0x7E, 0x4E, 0x70, 0x0E, 0x12, 0x5F, 0x7F,
68625 +     0x08, 0x90, 0xE4, 0x1D, 0x54, 0xE0, 0xF0, 0x34, 0xF0, 0x20, 0x44, 0x9F, 0xE5, 0x22, 0xF5, 0xE4,
68626 +     0xFF, 0x0F, 0x54, 0x22, 0xE0, 0x34, 0x08, 0x90, 0xF0, 0x4F, 0xF0, 0x54, 0x59, 0x7F, 0x20, 0x7E,
68627 +     0x07, 0xC0, 0x06, 0xC0, 0xE0, 0x37, 0x08, 0x90, 0x38, 0x08, 0x90, 0xFE, 0xAC, 0xED, 0xFD, 0xE0,
68628 +     0xD0, 0x07, 0xD0, 0x06, 0x0D, 0x0D, 0x12, 0x06, 0x22, 0xE5, 0x22, 0x05, 0x40, 0x08, 0x94, 0xC3,
68629 +     0x7F, 0x20, 0x7E, 0xCE, 0x1D, 0x0E, 0x12, 0x5D, 0xE0, 0x4E, 0x08, 0x90, 0x40, 0x3C, 0x94, 0xD3,
68630 +     0xC3, 0x22, 0xD3, 0x02, 0xAA, 0x07, 0x90, 0x22, 0xA0, 0x94, 0xD3, 0xE0, 0x20, 0x7E, 0x06, 0x40,
68631 +     0x15, 0x80, 0x66, 0x7F, 0xE0, 0x4F, 0x08, 0x90, 0x50, 0x03, 0x94, 0xC3, 0xE6, 0x7D, 0x78, 0x11,
68632 +     0x40, 0x0A, 0x94, 0x06, 0x7F, 0x20, 0x7E, 0x0D, 0x1D, 0x0E, 0x12, 0x6F, 0x78, 0xE4, 0x22, 0xD3,
68633 +     0x22, 0xC3, 0xF6, 0x7D, 0x74, 0x68, 0x07, 0x90, 0x30, 0xE0, 0xF0, 0xFF, 0x07, 0x90, 0x21, 0xE2,
68634 +     0x01, 0x44, 0xE0, 0xAC, 0x90, 0x30, 0x91, 0xF0, 0x44, 0xE0, 0x47, 0x07, 0x01, 0x90, 0xF0, 0x04,
68635 +     0x08, 0x44, 0xE0, 0xB9, 0x02, 0x44, 0xE0, 0xF0, 0x24, 0x13, 0x75, 0xF0, 0x22, 0x85, 0x14, 0x75,
68636 +     0xC3, 0x7C, 0x50, 0x7D, 0x07, 0x90, 0x01, 0x7F, 0xFB, 0x54, 0xE0, 0x47, 0x01, 0x54, 0xEF, 0xF0,
68637 +     0xE0, 0x25, 0xE0, 0x25, 0x48, 0x07, 0x90, 0xFF, 0x4F, 0xFB, 0x54, 0xE0, 0x07, 0x90, 0xE4, 0xF0,
68638 +     0x07, 0x90, 0xF0, 0x52, 0x90, 0xED, 0xF0, 0x51, 0xEC, 0xF0, 0x54, 0x07, 0xF0, 0x53, 0x07, 0x90,
68639 +     0x74, 0x68, 0x07, 0x90, 0x90, 0x22, 0xF0, 0x01, 0xF5, 0xE0, 0x45, 0x08, 0x7D, 0xF0, 0xE4, 0x65,
68640 +     0x7F, 0x04, 0x7C, 0xE2, 0x90, 0x36, 0x91, 0x01, 0x44, 0xE0, 0x47, 0x07, 0x13, 0x75, 0xF0, 0x04,
68641 +     0x0C, 0x14, 0x75, 0x25, 0x68, 0x07, 0x90, 0x22, 0xE0, 0xF0, 0x02, 0x74, 0x90, 0x0F, 0xE2, 0x20,
68642 +     0x54, 0xE0, 0x47, 0x07, 0x07, 0x90, 0xF0, 0xFB, 0xF0, 0x01, 0x74, 0x68, 0x07, 0x90, 0x0D, 0x80,
68643 +     0xE0, 0x30, 0xE0, 0x68, 0xF0, 0x01, 0x74, 0x05, 0x91, 0x22, 0x67, 0x91, 0xAC, 0x07, 0x90, 0xFE,
68644 +     0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0xB9, 0x01, 0x90, 0x90, 0xF0, 0xFD, 0x54, 0x54, 0xE0, 0x47, 0x07,
68645 +     0x07, 0x90, 0xF0, 0xFB, 0xF0, 0x01, 0x74, 0x68, 0x75, 0x24, 0x13, 0x75, 0x90, 0x22, 0x04, 0x14,
68646 +     0x02, 0x74, 0x68, 0x07, 0xE2, 0x20, 0xE0, 0xF0, 0x90, 0xD0, 0x80, 0x02, 0x30, 0xE0, 0x68, 0x07,
68647 +     0x01, 0x74, 0x1B, 0xE0, 0x15, 0x64, 0xAF, 0xF0, 0x11, 0x70, 0xEF, 0x64, 0x30, 0x91, 0xFE, 0x91,
68648 +     0xE0, 0x47, 0x07, 0x90, 0x75, 0xF0, 0x04, 0x44, 0x14, 0x75, 0x24, 0x13, 0x08, 0x90, 0x22, 0x85,
68649 +     0xF0, 0x0A, 0x74, 0x52, 0xE0, 0x05, 0x08, 0x90, 0x22, 0xF0, 0x01, 0x44, 0x74, 0x68, 0x07, 0x90,
68650 +     0x20, 0xE0, 0xF0, 0x02, 0x08, 0x90, 0x08, 0xE2, 0xF0, 0x65, 0xE5, 0x45, 0x07, 0x90, 0x8D, 0x80,
68651 +     0xE0, 0x30, 0xE0, 0x68, 0xF0, 0x01, 0x74, 0x05, 0x90, 0x22, 0x2B, 0xB1, 0x08, 0x74, 0x52, 0x08,
68652 +     0x05, 0x08, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0x90, 0x50, 0x64, 0x75, 0x65, 0xE5, 0x45, 0x08,
68653 +     0x7C, 0x24, 0x7D, 0xF0, 0x91, 0xFF, 0xE4, 0xF4, 0x47, 0x07, 0x90, 0x36, 0xF0, 0x04, 0x44, 0xE0,
68654 +     0x75, 0x24, 0x13, 0x75, 0x90, 0x22, 0xCF, 0x14, 0xF5, 0xE0, 0x6C, 0x07, 0xF0, 0x68, 0xE5, 0x68,
68655 +     0xE0, 0xAA, 0x07, 0x90, 0x40, 0xA0, 0x94, 0xD3, 0xC1, 0xFF, 0xD1, 0x04, 0x20, 0x68, 0xE5, 0x44,
68656 +     0x44, 0xC1, 0x02, 0xE1, 0xE0, 0xA9, 0x07, 0x90, 0x54, 0x13, 0x13, 0x13, 0x03, 0xBF, 0xFF, 0x03,
68657 +     0xA8, 0x07, 0x90, 0x0D, 0xF0, 0x08, 0x44, 0xE0, 0xF0, 0xF7, 0x54, 0xE0, 0x07, 0x90, 0x44, 0xC1,
68658 +     0x13, 0x13, 0xE0, 0xA9, 0x64, 0x03, 0x54, 0x13, 0xC1, 0x02, 0x60, 0x01, 0x06, 0x67, 0x75, 0x2C,
68659 +     0x09, 0x7C, 0xC4, 0x7D, 0x90, 0x99, 0xD1, 0xFF, 0x44, 0xE0, 0x47, 0x07, 0x07, 0x90, 0xF0, 0x10,
68660 +     0x01, 0x44, 0xE0, 0x90, 0xB9, 0x01, 0x90, 0xF0, 0xF0, 0x04, 0x44, 0xE0, 0xF0, 0x01, 0x44, 0xE0,
68661 +     0xE0, 0x47, 0x08, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0xF6, 0x01, 0x08, 0x90, 0xFF, 0x70,
68662 +     0x8F, 0x54, 0xE0, 0x4B, 0x01, 0x90, 0xF0, 0x4F, 0x0C, 0x54, 0xE0, 0xF6, 0x4A, 0x08, 0x90, 0xFF,
68663 +     0x4F, 0xF3, 0x54, 0xE0, 0xF6, 0x01, 0x90, 0xF0, 0x4C, 0x08, 0x90, 0xE0, 0xE0, 0x06, 0xE0, 0x30,
68664 +     0x80, 0xF0, 0x0F, 0x54, 0x0F, 0x54, 0xE0, 0x06, 0x90, 0xF0, 0x20, 0x44, 0x90, 0xE0, 0xF6, 0x01,
68665 +     0xE1, 0x30, 0x48, 0x08, 0xF3, 0x54, 0xE0, 0x08, 0x80, 0xF0, 0x08, 0x44, 0xF3, 0x54, 0xE0, 0x06,
68666 +     0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x6D, 0x07, 0x07, 0x90, 0xF0, 0xFB, 0xF0, 0x08, 0x74, 0x6C,
68667 +     0xE0, 0xF3, 0x01, 0x90, 0xF0, 0xAD, 0x07, 0x90, 0x18, 0x80, 0x5D, 0xD1, 0xE0, 0xA9, 0x07, 0x90,
68668 +     0x54, 0x13, 0x13, 0x13, 0x02, 0xBF, 0xFF, 0x03, 0xAC, 0x07, 0x90, 0x0B, 0xF0, 0x10, 0x44, 0xE0,
68669 +     0xF0, 0xEF, 0x54, 0xE0, 0xE0, 0x30, 0x68, 0xE5, 0x90, 0xC9, 0xD1, 0x13, 0x54, 0xE0, 0x61, 0x08,
68670 +     0x07, 0xBF, 0xFF, 0x0F, 0x47, 0x07, 0x90, 0x07, 0xF0, 0xEF, 0x54, 0xE0, 0x47, 0x08, 0x90, 0x22,
68671 +     0xF0, 0x40, 0x44, 0xE0, 0xF0, 0x7F, 0x54, 0xE0, 0x74, 0x6C, 0x07, 0x90, 0x01, 0x90, 0xF0, 0x08,
68672 +     0x08, 0x90, 0xE0, 0xF4, 0x66, 0x75, 0xF0, 0x6C, 0x27, 0x11, 0x75, 0x18, 0x90, 0xE2, 0x12, 0x75,
68673 +     0xFF, 0xE0, 0xA9, 0x07, 0x54, 0x13, 0x13, 0x13, 0xE0, 0x0A, 0x60, 0x03, 0x54, 0x13, 0x13, 0x13,
68674 +     0x02, 0xBF, 0xFF, 0x03, 0xC0, 0x29, 0x12, 0x03, 0x47, 0x07, 0x90, 0x22, 0xF0, 0xEF, 0x54, 0xE0,
68675 +     0xC4, 0x01, 0x54, 0xEF, 0x90, 0xFF, 0xF0, 0x54, 0x54, 0xE0, 0x48, 0x07, 0xE4, 0xF0, 0x4F, 0xEF,
68676 +     0xF0, 0x5A, 0x07, 0x90, 0xF0, 0x59, 0x07, 0x90, 0x5C, 0x07, 0x90, 0xED, 0x07, 0x90, 0xEC, 0xF0,
68677 +     0x07, 0x90, 0xF0, 0x5B, 0xF0, 0x01, 0x74, 0x6C, 0x60, 0x08, 0x90, 0x22, 0x90, 0xF0, 0x01, 0x74,
68678 +     0x54, 0xE0, 0x61, 0x08, 0x07, 0x94, 0xC3, 0x0F, 0xFF, 0xE0, 0x0B, 0x50, 0xEF, 0xFE, 0xF0, 0x54,
68679 +     0x4E, 0x0F, 0x54, 0x04, 0x61, 0x08, 0x90, 0xF0, 0xC3, 0x0F, 0x54, 0xE0, 0x0E, 0x40, 0x06, 0x94,
68680 +     0xE0, 0x2A, 0x08, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0x2D, 0x08, 0x75, 0x22, 0xF0, 0xFB,
68681 +     0x12, 0x75, 0x26, 0x11, 0x05, 0x08, 0x90, 0xFF, 0xF0, 0x01, 0x44, 0xE0, 0xF0, 0x10, 0x44, 0xE0,
68682 +     0xE0, 0xEA, 0x01, 0x90, 0xA3, 0x03, 0x70, 0xF4, 0x0E, 0x60, 0xF4, 0xE0, 0xE0, 0xEB, 0x01, 0x90,
68683 +     0x06, 0x70, 0xF0, 0x04, 0xE0, 0xEA, 0x01, 0x90, 0xEC, 0xC2, 0xF0, 0x04, 0x07, 0x90, 0xEE, 0xC2,
68684 +     0xF0, 0xFF, 0x74, 0x68, 0xF0, 0x6C, 0x07, 0x90, 0xE0, 0x48, 0x08, 0x90, 0x04, 0x44, 0xF3, 0x54,
68685 +     0x4C, 0x08, 0x90, 0xF0, 0x44, 0x0F, 0x54, 0xE0, 0x08, 0x90, 0xF0, 0x20, 0xF3, 0x54, 0xE0, 0x4A,
68686 +     0x4B, 0x08, 0x90, 0xF0, 0xF0, 0x70, 0x44, 0xE0, 0xE0, 0x47, 0x08, 0x90, 0x22, 0xF0, 0x01, 0x44,
68687 +     0xE0, 0x6C, 0x07, 0x90, 0x15, 0x26, 0xE0, 0x30, 0xF0, 0x01, 0x74, 0x66, 0x1D, 0x70, 0x66, 0xE5,
68688 +     0xB2, 0x01, 0x90, 0xC3, 0x90, 0xFF, 0x94, 0xE0, 0x94, 0xE0, 0xB1, 0x01, 0xA3, 0x0C, 0x50, 0xFF,
68689 +     0x70, 0xF0, 0x04, 0xE0, 0xB1, 0x01, 0x90, 0x06, 0xC1, 0xF0, 0x04, 0xE0, 0x14, 0x69, 0xE5, 0xFF,
68690 +     0x60, 0x14, 0x4D, 0x60, 0x70, 0x02, 0x24, 0x4A, 0x3D, 0x08, 0x90, 0x11, 0x44, 0xE0, 0x54, 0xE0,
68691 +     0x08, 0x90, 0xF0, 0x05, 0xF0, 0x01, 0x74, 0x2F, 0x07, 0x90, 0x35, 0x80, 0xF0, 0x0B, 0x74, 0x6C,
68692 +     0x06, 0x24, 0x66, 0xE5, 0x08, 0x90, 0x67, 0xF5, 0xF0, 0x28, 0x74, 0x06, 0xB2, 0x01, 0x90, 0xC3,
68693 +     0x90, 0xFF, 0x94, 0xE0, 0x94, 0xE0, 0xB1, 0x01, 0xE5, 0x12, 0x50, 0xFF, 0x50, 0x08, 0x94, 0x66,
68694 +     0x04, 0xE0, 0xA3, 0x0C, 0x90, 0x06, 0x70, 0xF0, 0x04, 0xE0, 0xB1, 0x01, 0x05, 0x5D, 0xD1, 0xF0,
68695 +     0x07, 0x90, 0x22, 0x69, 0xF0, 0x02, 0x74, 0x6C, 0x21, 0xE3, 0x30, 0xE0, 0xE0, 0x2A, 0x08, 0x90,
68696 +     0x90, 0xF0, 0x01, 0x44, 0x44, 0xE0, 0x2D, 0x08, 0x08, 0x90, 0xF0, 0x04, 0xF0, 0x15, 0x74, 0x60,
68697 +     0x07, 0x90, 0x73, 0x11, 0xE3, 0x30, 0xE0, 0x6C, 0x80, 0x2E, 0x31, 0x36, 0xA9, 0x07, 0x90, 0x32,
68698 +     0x13, 0x13, 0x13, 0xE0, 0xBF, 0xFF, 0x03, 0x54, 0x07, 0x90, 0x0D, 0x03, 0x08, 0x44, 0xE0, 0xA8,
68699 +     0xF7, 0x54, 0xE0, 0xF0, 0x90, 0x18, 0x80, 0xF0, 0xFF, 0xE0, 0xA9, 0x07, 0x54, 0x13, 0x13, 0x13,
68700 +     0xE0, 0x0A, 0x60, 0x03, 0x54, 0x13, 0x13, 0x13, 0x02, 0xBF, 0xFF, 0x03, 0x90, 0xC0, 0x31, 0x02,
68701 +     0x30, 0xE0, 0x6C, 0x07, 0x66, 0x15, 0x2C, 0xE0, 0xE5, 0xF0, 0x01, 0x74, 0x67, 0x95, 0xD3, 0x66,
68702 +     0x26, 0x12, 0x05, 0x40, 0x90, 0x14, 0x80, 0xC9, 0x44, 0xE0, 0x2A, 0x08, 0x08, 0x90, 0xF0, 0x01,
68703 +     0x04, 0x44, 0xE0, 0x2D, 0x60, 0x08, 0x90, 0xF0, 0xE5, 0xF0, 0x15, 0x74, 0x12, 0x03, 0x70, 0x66,
68704 +     0x90, 0x22, 0xFF, 0x26, 0x44, 0xE0, 0x47, 0x08, 0x08, 0x90, 0xF0, 0x80, 0xF0, 0x0F, 0x74, 0x27,
68705 +     0x74, 0x2F, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x03, 0xF0, 0x07, 0x74, 0x2D, 0x74, 0x25, 0x08, 0x90,
68706 +     0x01, 0x90, 0xF0, 0x03, 0x01, 0x54, 0xE0, 0xF2, 0xFF, 0xF0, 0x54, 0xC4, 0xE0, 0x05, 0x08, 0x90,
68707 +     0xF0, 0x4F, 0xEF, 0x54, 0x74, 0x25, 0x08, 0x90, 0x08, 0x90, 0xF0, 0x01, 0xF0, 0x05, 0x74, 0x2D,
68708 +     0x74, 0x27, 0x08, 0x90, 0x66, 0x75, 0xF0, 0x0F, 0x7C, 0x24, 0x7D, 0x60, 0x12, 0xFF, 0xE4, 0xF4,
68709 +     0x07, 0x90, 0x99, 0x26, 0x10, 0x44, 0xE0, 0x47, 0xA8, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x2A, 0x74,
68710 +     0x08, 0x74, 0x6C, 0x07, 0x29, 0x11, 0x75, 0xF0, 0x22, 0x99, 0x12, 0x75, 0xE0, 0x6C, 0x07, 0x90,
68711 +     0xE4, 0x37, 0xE3, 0x30, 0xF0, 0x07, 0x08, 0x90, 0xE0, 0x49, 0x08, 0x90, 0x73, 0x11, 0x07, 0x60,
68712 +     0x80, 0x66, 0x69, 0x85, 0xF5, 0x01, 0x90, 0x1D, 0x6C, 0x08, 0x90, 0xE0, 0x67, 0x08, 0x90, 0xF0,
68713 +     0x90, 0xF0, 0x05, 0x74, 0x01, 0x74, 0x60, 0x08, 0x69, 0xF5, 0xE4, 0xF0, 0x75, 0x27, 0x11, 0x75,
68714 +     0x07, 0x90, 0x60, 0x12, 0xF7, 0x54, 0xE0, 0x6D, 0x07, 0x90, 0x22, 0xF0, 0xE0, 0x30, 0xE0, 0x6C,
68715 +     0x74, 0x66, 0x15, 0x0C, 0x66, 0xE5, 0xF0, 0x01, 0x26, 0x12, 0x03, 0x70, 0x66, 0x75, 0x22, 0xFF,
68716 +     0x7C, 0xC4, 0x7D, 0x0A, 0x12, 0xFF, 0xE4, 0x09, 0x07, 0x90, 0x99, 0x26, 0x10, 0x44, 0xE0, 0x47,
68717 +     0x47, 0x08, 0x90, 0xF0, 0xF0, 0x7F, 0x54, 0xE0, 0x74, 0x49, 0x08, 0x90, 0x07, 0x90, 0xF0, 0x01,
68718 +     0xF0, 0x09, 0x74, 0x6C, 0xE0, 0x05, 0x08, 0x90, 0x90, 0xF0, 0x10, 0x44, 0x0D, 0x74, 0x27, 0x08,
68719 +     0x61, 0x08, 0x90, 0xF0, 0x44, 0xF0, 0x54, 0xE0, 0x01, 0x90, 0xF0, 0x02, 0xF0, 0x54, 0xE0, 0xF2,
68720 +     0xFF, 0x0F, 0x54, 0xC4, 0xE0, 0x3D, 0x08, 0x90, 0xF0, 0x4F, 0xE0, 0x54, 0x06, 0x08, 0x90, 0xE4,
68721 +     0x07, 0x08, 0x90, 0xF0, 0x07, 0x90, 0xF0, 0x04, 0xF7, 0x54, 0xE0, 0x6D, 0x07, 0x90, 0xE4, 0xF0,
68722 +     0x11, 0x75, 0xF0, 0xA8, 0xDC, 0x12, 0x75, 0x28, 0x6C, 0x07, 0x90, 0x22, 0xE0, 0xF0, 0x02, 0x74,
68723 +     0x74, 0x0C, 0xE3, 0x30, 0x30, 0xE0, 0xF0, 0x08, 0x66, 0x85, 0x15, 0xE3, 0x90, 0x2E, 0x21, 0x69,
68724 +     0x30, 0xE0, 0x6C, 0x07, 0x01, 0x74, 0x09, 0xE0, 0x03, 0x66, 0xD5, 0xF0, 0x22, 0xFF, 0x26, 0x12,
68725 +     0xE0, 0xAC, 0x07, 0x90, 0x90, 0xF0, 0x10, 0x44, 0x54, 0xE0, 0x90, 0x07, 0x90, 0xE4, 0xF0, 0xFE,
68726 +     0x90, 0xF0, 0x99, 0x07, 0x54, 0xE0, 0xB9, 0x01, 0x08, 0x90, 0xF0, 0xFE, 0xF0, 0x01, 0x74, 0x60,
68727 +     0xE0, 0x6D, 0x07, 0x90, 0x90, 0xF0, 0x04, 0x44, 0x44, 0xE0, 0x47, 0x08, 0x44, 0xE0, 0xF0, 0x40,
68728 +     0x08, 0x90, 0xF0, 0x80, 0xF3, 0x54, 0xE0, 0x48, 0x90, 0xF0, 0x04, 0x44, 0x54, 0xE0, 0x4C, 0x08,
68729 +     0xF0, 0x20, 0x44, 0x0F, 0xE0, 0x4A, 0x08, 0x90, 0x90, 0xF0, 0xF3, 0x54, 0x44, 0xE0, 0x4B, 0x08,
68730 +     0x08, 0x90, 0xF0, 0x70, 0x01, 0x44, 0xE0, 0x47, 0x6C, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x09, 0x74,
68731 +     0x54, 0xE0, 0xAC, 0x07, 0x07, 0x90, 0xF0, 0xEF, 0xF0, 0x3C, 0x74, 0xAD, 0x75, 0x25, 0x11, 0x75,
68732 +     0x22, 0x22, 0x57, 0x12, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68733 +     0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68734 +     0x07, 0x7F, 0x20, 0x7E, 0x09, 0x1D, 0x0E, 0x02, 0x62, 0x30, 0x30, 0x31, 0x58, 0x65, 0x73, 0x61,
68735 +     0x0A, 0x53, 0x4E, 0x20, 0x90, 0x22, 0x8F, 0x00, 0x20, 0x74, 0x00, 0x0D, 0x7E, 0x00, 0x7F, 0xF0,
68736 +     0xCE, 0x0B, 0x12, 0x0D, 0x01, 0x0D, 0x90, 0xE4, 0x7E, 0x01, 0x7F, 0xF0, 0xCE, 0x0B, 0x12, 0x0D,
68737 +     0x07, 0x76, 0x7C, 0x78, 0x08, 0x07, 0x76, 0x08, 0x76, 0x08, 0x07, 0x76, 0x00, 0x0D, 0x90, 0x07,
68738 +     0xF0, 0x07, 0x44, 0xE0, 0xE0, 0x20, 0x0D, 0x90, 0x90, 0xF0, 0x07, 0x44, 0x44, 0xE0, 0x40, 0x0D,
68739 +     0x0D, 0x90, 0xF0, 0x07, 0x07, 0x44, 0xE0, 0x60, 0xA2, 0x0D, 0x90, 0xF0, 0x90, 0xF0, 0xAA, 0x74,
68740 +     0x35, 0x74, 0x0C, 0x0D, 0x7E, 0x0C, 0x7F, 0xF0, 0xCE, 0x0B, 0x12, 0x0D, 0xE0, 0x29, 0x06, 0x90,
68741 +     0x13, 0x13, 0x13, 0xFF, 0x60, 0x14, 0x03, 0x54, 0x3D, 0x60, 0x14, 0x25, 0x24, 0x55, 0x60, 0x14,
68742 +     0x90, 0x79, 0x70, 0x03, 0x9C, 0x74, 0x06, 0x0D, 0x7E, 0x06, 0x7F, 0xF0, 0xCE, 0x0B, 0x12, 0x0D,
68743 +     0x74, 0x0A, 0x0D, 0x90, 0xC9, 0x0B, 0x12, 0x89, 0x7C, 0x7F, 0x03, 0x7E, 0x0D, 0x90, 0x4F, 0x80,
68744 +     0xF0, 0xAC, 0x74, 0x06, 0x0D, 0x7E, 0x06, 0x7F, 0x90, 0xCE, 0x0B, 0x12, 0x99, 0x74, 0x0A, 0x0D,
68745 +     0x7E, 0xC9, 0x0B, 0x12, 0x80, 0x89, 0x7F, 0x03, 0x06, 0x0D, 0x90, 0x34, 0x7F, 0xF0, 0x8C, 0x74,
68746 +     0x12, 0x0D, 0x7E, 0x06, 0x0D, 0x90, 0xCE, 0x0B, 0x12, 0x79, 0x74, 0x0A, 0x03, 0x7E, 0xC9, 0x0B,
68747 +     0x19, 0x80, 0x96, 0x7F, 0x74, 0x06, 0x0D, 0x90, 0x06, 0x7F, 0xF0, 0x7C, 0x0B, 0x12, 0x0D, 0x7E,
68748 +     0x0A, 0x0D, 0x90, 0xCE, 0x0B, 0x12, 0x69, 0x74, 0x7F, 0x03, 0x7E, 0xC9, 0x29, 0x06, 0x90, 0xA3,
68749 +     0x13, 0x13, 0x13, 0xE0, 0x7C, 0xFD, 0x03, 0x54, 0x0D, 0x0D, 0x12, 0x00, 0x07, 0x90, 0x32, 0x71,
68750 +     0x01, 0x44, 0xE0, 0xFD, 0x02, 0x44, 0xE0, 0xF0, 0xFD, 0x54, 0xE0, 0xF0, 0x70, 0x22, 0xE5, 0xF0,
68751 +     0x26, 0x06, 0x90, 0x0D, 0x54, 0x13, 0xC4, 0xE0, 0x03, 0x94, 0xC3, 0x07, 0x08, 0x90, 0x0C, 0x40,
68752 +     0xF0, 0x44, 0x74, 0x03, 0xF0, 0x04, 0x08, 0x90, 0x08, 0x90, 0x0C, 0x80, 0xF0, 0x10, 0x74, 0x03,
68753 +     0x74, 0x04, 0x08, 0x90, 0x90, 0xE4, 0xF0, 0x32, 0x90, 0xF0, 0xFE, 0x09, 0x90, 0xF0, 0xFD, 0x09,
68754 +     0x90, 0xF0, 0xFC, 0x09, 0x90, 0xF0, 0x0B, 0x0A, 0x90, 0xF0, 0x0A, 0x0A, 0x90, 0xF0, 0x09, 0x0A,
68755 +     0xF0, 0x04, 0xFF, 0x09, 0xF0, 0x0C, 0x0A, 0x90, 0x74, 0xFB, 0x09, 0x90, 0x0A, 0x90, 0xF0, 0x03,
68756 +     0x09, 0x90, 0xF0, 0x08, 0xF0, 0x01, 0x74, 0xFB, 0xF0, 0x08, 0x0A, 0x90, 0x74, 0xF4, 0x09, 0x90,
68757 +     0x0A, 0x90, 0xF0, 0x03, 0x06, 0x90, 0xF0, 0x01, 0x13, 0xC4, 0xE0, 0x26, 0x03, 0x64, 0x07, 0x54,
68758 +     0x60, 0xF4, 0x09, 0x90, 0xF0, 0x01, 0x74, 0x05, 0x09, 0x74, 0x03, 0x80, 0xE6, 0x09, 0x90, 0xF0,
68759 +     0x90, 0xF0, 0x0B, 0x74, 0x03, 0x74, 0xE5, 0x09, 0xE6, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x0A, 0x74,
68760 +     0x02, 0x74, 0xE5, 0x09, 0xCD, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x04, 0x74, 0xF0, 0x14, 0xD4, 0x09,
68761 +     0x74, 0xD5, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0xF0, 0x05, 0x74, 0xD6, 0x74, 0xD7, 0x09, 0x90,
68762 +     0x01, 0x74, 0xF0, 0x03, 0x60, 0x22, 0xE5, 0xF0, 0xA8, 0x00, 0x90, 0x22, 0x45, 0x08, 0x90, 0xE0,
68763 +     0xA9, 0x00, 0x90, 0xF0, 0xAA, 0x08, 0x90, 0xE0, 0xAA, 0x00, 0x90, 0xF0, 0x0F, 0x09, 0x90, 0xE0,
68764 +     0xAB, 0x00, 0x90, 0xF0, 0x74, 0x09, 0x90, 0xE0, 0xE4, 0x05, 0x80, 0xF0, 0xF0, 0xD9, 0x09, 0x90,
68765 +     0x74, 0xD2, 0x09, 0x90, 0x01, 0x74, 0xF0, 0x03, 0xD1, 0x09, 0x90, 0xF0, 0x90, 0xF0, 0x05, 0x74,
68766 +     0x03, 0x74, 0xD0, 0x09, 0xF0, 0x01, 0x74, 0xF0, 0x74, 0xDB, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x0F,
68767 +     0xF0, 0x05, 0x74, 0xDC, 0x74, 0xE0, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x14, 0xF0, 0xEE, 0x74, 0xDF,
68768 +     0x74, 0xDE, 0x09, 0x90, 0x09, 0x90, 0xF0, 0x01, 0xF0, 0x03, 0x74, 0xDB, 0x04, 0x60, 0x22, 0xE5,
68769 +     0x02, 0x80, 0x01, 0x7F, 0x02, 0x12, 0x02, 0x7F, 0x26, 0x06, 0x90, 0x65, 0x54, 0x13, 0xC4, 0xE0,
68770 +     0x03, 0x94, 0xC3, 0x07, 0x07, 0x90, 0x08, 0x40, 0xFB, 0x54, 0xE0, 0xB0, 0x22, 0xE5, 0x14, 0x80,
68771 +     0x60, 0xB0, 0x07, 0x90, 0xFB, 0x54, 0xE0, 0x0A, 0x08, 0x44, 0xE0, 0xF0, 0xE0, 0x08, 0x80, 0xF0,
68772 +     0xE0, 0xF0, 0x04, 0x44, 0x90, 0xF0, 0xF7, 0x54, 0xFF, 0x74, 0xAF, 0x07, 0xAE, 0x07, 0x90, 0xF0,
68773 +     0xAF, 0x07, 0x90, 0xF0, 0x90, 0xF0, 0x02, 0x74, 0xAA, 0x74, 0xB8, 0x07, 0xB6, 0x07, 0x90, 0xF0,
68774 +     0xF0, 0x02, 0x44, 0xE0, 0xE0, 0xB7, 0x07, 0x90, 0xE0, 0xF0, 0x02, 0x44, 0x90, 0xF0, 0xFD, 0x54,
68775 +     0x54, 0xE0, 0xB0, 0x07, 0xF0, 0x01, 0x44, 0xFC, 0xE0, 0x95, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44,
68776 +     0x44, 0xE0, 0x94, 0x07, 0x07, 0x90, 0xF0, 0x01, 0xF8, 0x54, 0xE0, 0x96, 0x90, 0xF0, 0x03, 0x44,
68777 +     0x03, 0x74, 0x97, 0x07, 0x94, 0x07, 0x90, 0xF0, 0xF0, 0xFE, 0x54, 0xE0, 0xE0, 0x95, 0x07, 0x90,
68778 +     0x90, 0xF0, 0xFE, 0x54, 0x44, 0xE0, 0x99, 0x07, 0x07, 0x90, 0xF0, 0x01, 0x01, 0x44, 0xE0, 0x98,
68779 +     0x9A, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0, 0x07, 0x90, 0xF0, 0x03, 0xF0, 0x03, 0x74, 0x9B,
68780 +     0xE0, 0x98, 0x07, 0x90, 0x90, 0xF0, 0xFE, 0x54, 0x54, 0xE0, 0x99, 0x07, 0x07, 0x90, 0xF0, 0xFE,
68781 +     0xF0, 0x0D, 0x74, 0xFB, 0xE0, 0x26, 0x06, 0x90, 0x07, 0x54, 0x13, 0xC4, 0x1D, 0x60, 0xFE, 0x24,
68782 +     0x90, 0x22, 0x70, 0x04, 0x03, 0x74, 0x7F, 0x07, 0x9A, 0x07, 0x90, 0xF0, 0x44, 0xF8, 0x54, 0xE0,
68783 +     0x07, 0x90, 0xF0, 0x02, 0xF8, 0x54, 0xE0, 0x96, 0x80, 0xF0, 0x03, 0x44, 0x7F, 0x07, 0x90, 0x0D,
68784 +     0x80, 0xF0, 0x01, 0x74, 0x07, 0x90, 0xE4, 0x05, 0x07, 0x90, 0xF0, 0x7F, 0x10, 0x44, 0xE0, 0x07,
68785 +     0x90, 0xE4, 0x22, 0xF0, 0x90, 0xF0, 0xF9, 0x07, 0x30, 0xE0, 0x27, 0x06, 0x06, 0x90, 0x13, 0xE0,
68786 +     0xA3, 0xFE, 0xE0, 0x22, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x30, 0xF9, 0xD8,
68787 +     0x27, 0x06, 0x90, 0x1A, 0x1C, 0xE0, 0x20, 0xE0, 0xE0, 0x26, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
68788 +     0x13, 0xC3, 0xCE, 0x02, 0xF9, 0xD8, 0x13, 0xCE, 0x90, 0x09, 0xE0, 0x20, 0x44, 0xE0, 0xF9, 0x07,
68789 +     0x13, 0x80, 0xF0, 0x04, 0xE0, 0xF9, 0x07, 0x90, 0x90, 0xF0, 0x01, 0x44, 0xF4, 0xE0, 0xA8, 0x00,
68790 +     0xE0, 0xA3, 0xF0, 0x04, 0x90, 0xF0, 0x04, 0xF4, 0x30, 0xE0, 0x27, 0x06, 0x06, 0x90, 0x13, 0xE0,
68791 +     0xA3, 0xFE, 0xE0, 0x22, 0xCE, 0x02, 0x78, 0xE0, 0x13, 0xCE, 0x13, 0xC3, 0xE0, 0x30, 0xF9, 0xD8,
68792 +     0x27, 0x06, 0x90, 0x1A, 0x1C, 0xE0, 0x20, 0xE0, 0xE0, 0x26, 0x06, 0x90, 0x78, 0xE0, 0xA3, 0xFE,
68793 +     0x13, 0xC3, 0xCE, 0x03, 0xF9, 0xD8, 0x13, 0xCE, 0x90, 0x09, 0xE0, 0x20, 0x44, 0xE0, 0xF9, 0x07,
68794 +     0x13, 0x80, 0xF0, 0xE0, 0xE0, 0xF9, 0x07, 0x90, 0x90, 0xF0, 0xB0, 0x44, 0xF4, 0xE0, 0xAA, 0x00,
68795 +     0xE0, 0xA3, 0xF0, 0x04, 0x90, 0xF0, 0x04, 0xF4, 0x90, 0xE0, 0xF9, 0x07, 0x22, 0xF0, 0xFA, 0x07,
68796 +     0x00, 0x00, 0x00, 0x22, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68797 +     0x30, 0x30, 0x31, 0x09, 0x65, 0x73, 0x61, 0x62, 0x20, 0x31, 0x54, 0x2D, 0x00, 0x0A, 0x53, 0x4E,
68798 +     0x00, 0x7F, 0x20, 0x7E, 0x22, 0x1D, 0x0E, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68799 +     0x50, 0x7E, 0x81, 0x7E, 0x31, 0x5F, 0x59, 0x48, 0x31, 0x5F, 0x35, 0x56, 0x49, 0x5F, 0x47, 0x31,
68800 +     0x52, 0x56, 0x5F, 0x50, 0x32, 0x41, 0x5F, 0x39, 0x30, 0x54, 0x5F, 0x32, 0x81, 0x42, 0x30, 0x34,
68801 +     0x00, 0x00, 0x81, 0x7E, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
68999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69609 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69610 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69611 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69612 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69613 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69614 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69615 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69616 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69617 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69618 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69619 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69620 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69621 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69622 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69623 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69624 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69625 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69626 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69627 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69628 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69629 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69630 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69631 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69632 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69633 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69634 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69635 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69636 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69637 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69638 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69639 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69640 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69641 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69642 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69643 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69644 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69645 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69646 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69647 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69648 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69649 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69650 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69651 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69652 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69653 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69654 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69655 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69656 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69657 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69658 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69659 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69660 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69661 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69662 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69663 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69664 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69665 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69666 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69667 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69668 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69669 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69670 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69671 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69672 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69673 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69674 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69675 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69676 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69677 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69678 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69679 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69680 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69681 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69682 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69683 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69684 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69685 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69686 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69687 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69688 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69689 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69690 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69691 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69692 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69693 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69694 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69695 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69696 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69697 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69698 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69699 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69700 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69701 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69702 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69703 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69704 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69705 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69706 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69707 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69708 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69709 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69710 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69711 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69712 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69713 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69714 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69715 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69716 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69717 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69718 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69719 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69720 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69721 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69722 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69723 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69724 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69725 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69726 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69727 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69728 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69729 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69730 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69731 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69732 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69733 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69734 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69735 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69736 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69737 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69738 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69739 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69740 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69741 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69742 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69743 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69744 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69745 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69746 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69747 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69748 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69749 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69750 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69751 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69752 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69753 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69754 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69755 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69756 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69757 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69758 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69759 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69760 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69761 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69762 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69763 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69764 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69765 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69766 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69767 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69768 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69769 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69770 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69771 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69772 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69773 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69774 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69775 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69776 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69777 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69778 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69779 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69780 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69781 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69782 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69783 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69784 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69785 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69786 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69787 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69788 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69789 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69790 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69791 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69792 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69793 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69794 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69795 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69796 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69797 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69798 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69799 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69800 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69801 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69802 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69803 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69804 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69805 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69806 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69807 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69808 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69809 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69810 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69811 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69812 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69813 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69814 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69815 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69816 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69817 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69818 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69819 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69820 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69821 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69822 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69823 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69824 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69825 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69826 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69827 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69828 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69829 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69830 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69831 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69832 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69833 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69834 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69835 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69836 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69837 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69838 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69839 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69840 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69841 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69842 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69843 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69844 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69845 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69846 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69847 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69848 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69849 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69850 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69851 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69852 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69853 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69854 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69855 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69856 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69857 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69858 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69859 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69860 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69861 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69862 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69863 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69864 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69865 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69866 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69867 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69868 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69869 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69870 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69871 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69872 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69873 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69874 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69875 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69876 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69877 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69878 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69879 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69880 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69881 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69882 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69883 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69884 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69885 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69886 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69887 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69888 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69889 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69890 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69891 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69892 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69893 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69894 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69895 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69896 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69897 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69898 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69899 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69900 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69901 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69902 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69903 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69904 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69905 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69906 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69907 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69908 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69909 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69910 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69911 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69912 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69913 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69914 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69915 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69916 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69917 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69918 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69919 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69920 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69921 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69922 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69923 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69924 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69925 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69926 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69927 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69928 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69929 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69930 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69931 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69932 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69933 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69934 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69935 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69936 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69937 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69938 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69939 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69940 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69941 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69942 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69943 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69944 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69945 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69946 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69947 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69948 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69949 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69950 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69951 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69952 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69953 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69954 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69955 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69956 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69957 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69958 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69959 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69960 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69961 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69962 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69963 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69964 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69965 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69966 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69967 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69968 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69969 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69970 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69971 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69972 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69973 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69974 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69975 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69976 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69977 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69978 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69979 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69980 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69981 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69982 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69983 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69984 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69985 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69986 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69987 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69988 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69989 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69990 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69991 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69992 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69993 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69994 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69995 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69996 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69997 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69998 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
69999 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70000 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70001 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70002 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70003 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70004 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70005 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70006 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70007 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70008 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70009 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70010 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70011 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70012 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70013 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70014 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70015 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70016 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70017 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70018 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70019 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70020 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70021 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70022 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70023 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70024 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70025 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70026 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70027 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70028 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70029 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70030 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70031 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70032 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70033 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70034 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70035 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70036 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70037 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70038 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70039 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70040 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70041 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70042 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70043 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70044 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70045 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70046 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70047 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70048 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70049 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70050 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70051 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70052 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70053 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70054 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70055 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70056 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70057 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70058 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70059 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70060 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70061 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70062 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70063 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70064 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70065 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70066 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70067 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70068 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70069 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70070 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70071 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70072 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70073 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70074 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70075 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70076 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70077 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70078 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70079 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70080 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70081 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70082 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70083 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70084 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70085 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70086 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70087 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70088 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70089 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70090 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70091 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70092 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70093 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70094 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70095 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70096 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70097 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70098 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70099 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70100 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70101 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70102 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70103 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70104 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70105 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70106 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70107 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70108 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70109 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70110 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70111 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70112 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70113 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70114 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70115 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70116 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70117 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70118 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70119 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70120 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70121 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70122 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70123 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70124 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70125 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70126 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70127 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70128 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70129 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70130 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70131 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70132 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70133 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70134 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70135 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70136 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70137 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70138 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70139 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70140 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70141 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70142 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70143 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70144 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70145 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70146 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70147 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70148 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70149 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70150 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70151 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70152 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70153 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70154 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70155 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70156 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70157 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70158 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70159 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70160 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70161 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70162 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70163 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70164 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70165 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70166 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70167 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70168 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70169 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70170 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70171 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70172 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70173 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70174 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70175 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70176 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70177 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70178 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70179 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70180 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70181 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70182 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70183 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70184 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70185 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70186 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70187 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70188 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70189 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70190 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70191 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70192 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70193 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70194 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70195 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70196 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70197 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70198 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70199 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70200 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70201 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70202 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70203 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70204 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70205 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70206 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70207 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70208 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70209 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70210 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70211 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70212 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70213 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70214 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70215 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70216 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70217 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70218 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70219 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70220 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70221 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70222 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70223 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70224 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70225 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70226 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70227 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70228 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70229 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70230 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70231 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70232 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70233 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70234 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70235 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70236 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70237 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70238 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70239 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70240 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70241 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70242 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70243 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70244 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70245 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70246 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70247 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70248 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70249 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70250 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70251 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70252 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70253 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70254 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70255 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70256 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70257 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70258 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70259 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70260 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70261 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70262 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70263 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70264 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70265 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70266 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70267 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70268 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70269 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70270 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70271 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70272 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70273 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70274 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70275 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70276 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70277 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70278 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70279 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70280 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70281 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70282 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70283 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70284 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70285 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70286 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70287 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70288 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70289 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70290 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70291 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70292 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70293 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70294 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70295 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70296 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70297 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70298 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70299 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70300 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70301 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70302 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70303 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70304 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70305 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70306 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70307 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70308 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70309 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70310 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70311 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70312 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70313 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70314 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70315 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70316 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70317 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70318 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70319 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70320 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70321 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70322 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70323 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70324 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70325 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70326 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70327 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70328 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70329 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70330 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70331 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70332 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70333 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70334 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70335 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70336 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70337 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70338 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70339 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70340 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70341 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70342 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70343 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70344 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70345 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70346 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70347 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70348 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70349 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70350 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70351 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70352 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70353 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70354 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70355 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70356 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70357 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70358 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70359 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70360 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70361 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70362 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70363 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70364 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70365 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70366 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70367 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70368 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70369 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70370 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70371 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70372 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70373 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70374 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70375 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70376 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70377 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70378 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70379 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70380 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70381 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70382 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70383 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70384 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70385 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70386 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70387 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70388 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70389 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70390 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70391 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70392 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70393 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70394 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70395 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70396 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70397 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70398 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70399 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70400 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70401 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70402 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70403 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70404 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70405 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70406 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70407 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70408 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70409 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70410 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70411 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70412 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70413 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70414 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70415 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70416 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70417 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70418 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70419 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70420 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70421 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70422 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70423 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70424 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70425 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70426 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70427 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70428 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70429 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70430 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70431 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70432 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70433 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70434 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70435 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70436 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70437 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70438 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70439 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70440 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70441 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70442 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70443 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70444 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70445 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70446 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70447 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70448 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70449 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70450 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70451 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70452 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70453 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70454 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70455 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70456 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70457 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70458 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70459 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70460 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70461 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70462 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70463 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70464 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70465 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70466 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70467 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70468 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70469 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70470 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70471 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70472 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70473 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70474 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70475 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70476 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70477 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70478 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70479 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70480 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70481 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70482 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70483 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70484 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70485 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70486 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70487 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70488 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70489 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70490 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70491 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70492 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70493 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70494 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70495 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70496 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70497 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70498 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70499 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70500 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70501 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70502 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70503 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70504 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70505 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70506 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70507 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70508 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70509 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70510 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70511 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70512 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70513 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70514 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70515 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70516 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70517 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70518 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70519 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70520 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70521 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70522 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70523 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70524 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70525 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70526 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70527 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70528 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70529 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70530 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70531 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70532 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70533 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70534 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70535 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70536 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70537 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70538 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70539 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70540 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70541 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70542 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70543 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70544 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70545 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70546 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70547 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70548 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70549 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70550 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70551 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70552 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70553 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70554 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70555 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70556 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70557 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70558 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70559 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70560 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70561 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70562 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70563 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70564 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70565 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70566 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70567 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70568 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70569 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70570 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70571 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70572 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70573 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70574 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70575 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70576 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70577 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70578 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70579 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70580 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70581 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70582 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70583 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70584 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70585 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70586 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70587 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70588 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70589 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70590 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70591 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70592 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70593 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70594 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70595 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70596 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70597 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70598 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70599 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70600 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70601 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70602 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70603 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70604 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70605 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70606 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70607 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70608 +     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
70609 +};
70610 +
70611 +#endif  /*__GPHY_IP_11G_FW__ */
70612 diff --git a/include/switch_api/ifx_ethsw.h b/include/switch_api/ifx_ethsw.h
70613 new file mode 100644
70614 index 0000000..fc55000
70615 --- /dev/null
70616 +++ b/include/switch_api/ifx_ethsw.h
70617 @@ -0,0 +1,3820 @@
70618 +/****************************************************************************
70619 +
70620 +                               Copyright 2010
70621 +                          Lantiq Deutschland GmbH
70622 +                   Am Campeon 3; 85579 Neubiberg, Germany
70623 +
70624 +  For licensing information, see the file 'LICENSE' in the root folder of
70625 +  this software module.
70626 +
70627 +*****************************************************************************/
70628 +#ifndef _IFX_ETHSW_H_
70629 +#define _IFX_ETHSW_H_
70630 +
70631 +#include "ifx_types.h"
70632 +
70633 +/* =================================== */
70634 +/* Global typedef forward declarations */
70635 +/* =================================== */
70636 +
70637 +/* ============================= */
70638 +/* Local Macros & Definitions    */
70639 +/* ============================= */
70640 +
70641 +/* IOCTL MAGIC */
70642 +#define IFX_ETHSW_MAGIC ('E')
70643 +
70644 +/* Group definitions for Doxygen */
70645 +/** \defgroup ETHSW_IOCTL Ethernet Switch Application Interface
70646 +    This chapter describes the entire interface for accessing and
70647 +    configuring the services of the Ethernet switch module. Switching is done
70648 +    based on the physical and virtual ports. */
70649 +/*@{*/
70650 +
70651 +/** \defgroup ETHSW_IOCTL_BRIDGE Ethernet Bridging Functions
70652 +    Ethernet bridging (or switching) is the basic task of the device. It
70653 +    provides individual configurations per port and standard global
70654 +    switch features.
70655 +*/
70656 +/** \defgroup ETHSW_IOCTL_VLAN VLAN Functions
70657 +    This chapter describes VLAN bridging functionality.
70658 +*/
70659 +/** \defgroup ETHSW_IOCTL_MULTICAST Multicast Functions
70660 +    IGMP/MLD snooping configuration and support for IGMPv1, IGMPv2, IGMPv3,
70661 +    MLDv1, and MLDv2.
70662 +*/
70663 +/** \defgroup ETHSW_IOCTL_OAM Operation, Administration, and Management Functions
70664 +    This chapter summarizes the functions that are provided to monitor the
70665 +    data traffic passing through the device.
70666 +*/
70667 +/** \defgroup ETHSW_IOCTL_QOS Quality of Service Functions
70668 +    Switch and port configuration for Quality of Service (QoS).
70669 +*/
70670 +
70671 +/*@}*/
70672 +
70673 +/* -------------------------------------------------------------------------- */
70674 +/*                 Structure and Enumeration Type Defintions                  */
70675 +/* -------------------------------------------------------------------------- */
70676 +
70677 +/** \addtogroup ETHSW_IOCTL_BRIDGE */
70678 +/*@{*/
70679 +
70680 +/** MAC Address Field Size.
70681 +    Number of bytes used to store MAC address information. */
70682 +#define IFX_MAC_ADDRESS_LENGTH 6
70683 +
70684 +/** MAC Table Entry to be read.
70685 +    Used by \ref IFX_ETHSW_MAC_TABLE_ENTRY_READ. */
70686 +typedef struct
70687 +{
70688 +   /** Restart the get operation from the beginning of the table. Otherwise
70689 +       return the next table entry (next to the entry that was returned
70690 +       during the previous get operation). This boolean parameter is set by the
70691 +       calling application. */
70692 +   IFX_boolean_t                                bInitial;
70693 +   /** Indicates that the read operation got all last valid entries of the
70694 +       table. This boolean parameter is set by the switch API
70695 +       when the Switch API is called after the last valid one was returned already. */
70696 +   IFX_boolean_t                                bLast;
70697 +   /** Get the MAC table entry belonging to the given Filtering Identifier (FID)
70698 +       (not supported by all switches). */
70699 +   IFX_uint32_t                                 nFId;
70700 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
70701 +       dependent.
70702 +
70703 +       \remarks
70704 +       This field is used as portmap field, when the MSB bit is set.
70705 +       In portmap mode, every value bit represents an Ethernet port.
70706 +       LSB represents Port 0 with incrementing counting.
70707 +       The (MSB - 1) bit represent the last port.
70708 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
70709 +       marking it as portmap variable.
70710 +       Checking the portmap flag can be done by
70711 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
70712 +   IFX_uint32_t                                 nPortId;
70713 +   /** Aging Time, given in multiples of 1 second in a range from 1 s to 1,000,000 s.
70714 +       The value read back in a GET command might differ slightly from the value
70715 +       given in the SET command due to limited hardware timing resolution.
70716 +       Filled out by the switch API implementation. */
70717 +   IFX_int32_t                                  nAgeTimer;
70718 +   /** Static Entry (value will be aged out after 'nAgeTimer' if the entry
70719 +       is not set to static). */
70720 +   IFX_boolean_t                                bStaticEntry;
70721 +   /** MAC Address. Filled out by the switch API implementation. */
70722 +   IFX_uint8_t                                  nMAC[IFX_MAC_ADDRESS_LENGTH];
70723 +}IFX_ETHSW_MAC_tableRead_t;
70724 +
70725 +/** Search for a MAC address entry in the address table.
70726 +    Used by \ref IFX_ETHSW_MAC_TABLE_ENTRY_QUERY. */
70727 +typedef struct
70728 +{
70729 +   /** MAC Address. This parameter needs to be provided for the search operation.
70730 +       This is an input parameter. */
70731 +   IFX_uint8_t                                  nMAC[IFX_MAC_ADDRESS_LENGTH];
70732 +   /** Get the MAC table entry belonging to the given Filtering Identifier (FID)
70733 +       (not supported by all switches).
70734 +       This is an input parameter. */
70735 +   IFX_uint32_t                                 nFId;
70736 +   /** MAC Address Found. Switch API sets this boolean variable in case
70737 +       the requested MAC address 'nMAC' is found inside the address table,
70738 +       otherwise it is set to FALSE.
70739 +       This is an output parameter. */
70740 +   IFX_boolean_t                                bFound;
70741 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
70742 +       dependent.
70743 +
70744 +       \remarks
70745 +       This field is used as portmap field, when the MSB bit is set.
70746 +       In portmap mode, every value bit represents an Ethernet port.
70747 +       LSB represents Port 0 with incrementing counting.
70748 +       The (MSB - 1) bit represent the last port.
70749 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
70750 +       marking it as portmap variable.
70751 +       Checking the portmap flag can be done by
70752 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
70753 +   IFX_uint32_t                                 nPortId;
70754 +   /** Aging Time, given in multiples of 1 second in a range from 1 s to 1,000,000 s.
70755 +       The value read back in a GET command might differ slightly from the value
70756 +       given in the SET command due to limited hardware timing resolution.
70757 +       Filled out by the switch API implementation.
70758 +       This is an output parameter. */
70759 +   IFX_int32_t                                  nAgeTimer;
70760 +   /** Static Entry (value will be aged out after 'nAgeTimer' if the entry
70761 +       is not set to static).
70762 +       This is an output parameter. */
70763 +   IFX_boolean_t                                bStaticEntry;
70764 +}IFX_ETHSW_MAC_tableQuery_t;
70765 +
70766 +/** MAC Table Entry to be added.
70767 +    Used by \ref IFX_ETHSW_MAC_TABLE_ENTRY_ADD. */
70768 +typedef struct
70769 +{
70770 +   /** Filtering Identifier (FID) (not supported by all switches) */
70771 +   IFX_uint32_t                                 nFId;
70772 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
70773 +       dependent. An error code is delivered if the selected port is not
70774 +       available.
70775 +
70776 +       \remarks
70777 +       This field is used as portmap field, when the MSB bit is set.
70778 +       In portmap mode, every value bit represents an Ethernet port.
70779 +       LSB represents Port 0 with incrementing counting.
70780 +       The (MSB - 1) bit represent the last port.
70781 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
70782 +       marking it as portmap variable.
70783 +       Checking the portmap flag can be done by
70784 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
70785 +   IFX_uint32_t                                 nPortId;
70786 +   /** Aging Time, given in multiples of 1 second in a range
70787 +       from 1 s to 1,000,000 s.
70788 +       The configured value might be rounded that it fits to the given hardware platform. */
70789 +   IFX_int32_t                                  nAgeTimer;
70790 +   /** Static Entry (value will be aged out if the entry is not set to static). The
70791 +       switch API implementation uses the maximum age timer in case the entry
70792 +       is not static. */
70793 +   IFX_boolean_t                                bStaticEntry;
70794 +   /** Egress queue traffic class.
70795 +       The queue index starts counting from zero.   */
70796 +   IFX_uint8_t                                  nTrafficClass;
70797 +   /** MAC Address to add to the table. */
70798 +   IFX_uint8_t                                  nMAC[IFX_MAC_ADDRESS_LENGTH];
70799 +}IFX_ETHSW_MAC_tableAdd_t;
70800 +
70801 +/** MAC Table Entry to be removed.
70802 +    Used by \ref IFX_ETHSW_MAC_TABLE_ENTRY_REMOVE. */
70803 +typedef struct
70804 +{
70805 +   /** Filtering Identifier (FID) (not supported by all switches) */
70806 +   IFX_uint32_t                                 nFId;
70807 +   /** MAC Address to be removed from the table. */
70808 +   IFX_uint8_t                                  nMAC[IFX_MAC_ADDRESS_LENGTH];
70809 +}IFX_ETHSW_MAC_tableRemove_t;
70810 +
70811 +/** Packet forwarding.
70812 +    Used by \ref IFX_ETHSW_STP_BPDU_Rule_t and \ref IFX_ETHSW_multicastSnoopCfg_t
70813 +    and \ref IFX_ETHSW_8021X_EAPOL_Rule_t. */
70814 +typedef enum
70815 +{
70816 +   /** Default; portmap is determined by the forwarding classification. */
70817 +   IFX_ETHSW_PORT_FORWARD_DEFAULT               = 0,
70818 +   /** Discard; discard packets. */
70819 +   IFX_ETHSW_PORT_FORWARD_DISCARD               = 1,
70820 +   /** Forward to the CPU port. This requires that the CPU port is previously
70821 +       set by calling \ref IFX_ETHSW_CPU_PORT_CFG_SET. */
70822 +   IFX_ETHSW_PORT_FORWARD_CPU                   = 2,
70823 +   /** Forward to a port, selected by the parameter 'nForwardPortId'.
70824 +       Please note that this feature is not supported by all
70825 +       hardware platforms. */
70826 +   IFX_ETHSW_PORT_FORWARD_PORT                  = 3
70827 +}IFX_ETHSW_portForward_t;
70828 +
70829 +/** Spanning Tree Protocol port states.
70830 +    Used by \ref IFX_ETHSW_STP_portCfg_t. */
70831 +typedef enum
70832 +{
70833 +   /** Forwarding state. The port is allowed to transmit and receive
70834 +       all packets. Address Learning is allowed. */
70835 +   IFX_ETHSW_STP_PORT_STATE_FORWARD             = 0,
70836 +   /** Disabled/Discarding state. The port entity will not transmit
70837 +       and receive any packets. Learning is disabled in this state. */
70838 +   IFX_ETHSW_STP_PORT_STATE_DISABLE             = 1,
70839 +   /** Learning state. The port entity will only transmit and receive
70840 +       Spanning Tree Protocol packets (BPDU). All other packets are discarded.
70841 +       MAC table address learning is enabled for all good frames. */
70842 +   IFX_ETHSW_STP_PORT_STATE_LEARNING            = 2,
70843 +   /** Blocking/Listening. Only the Spanning Tree Protocol packets will
70844 +       be received and transmitted. All other packets are discarded by
70845 +       the port entity. MAC table address learning is disabled in this
70846 +       state. */
70847 +   IFX_ETHSW_STP_PORT_STATE_BLOCKING            = 3
70848 +}IFX_ETHSW_STP_PortState_t;
70849 +
70850 +/** Configures the Spanning Tree Protocol state of an Ethernet port.
70851 +    Used by \ref IFX_ETHSW_STP_PORT_CFG_SET
70852 +    and \ref IFX_ETHSW_STP_PORT_CFG_GET. */
70853 +typedef struct
70854 +{
70855 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
70856 +       dependent. An error code is delivered if the selected port is not
70857 +       available. */
70858 +   IFX_uint8_t                                  nPortId;
70859 +   /** Spanning Tree Protocol state of the port. */
70860 +   IFX_ETHSW_STP_PortState_t                    ePortState;
70861 +}IFX_ETHSW_STP_portCfg_t;
70862 +
70863 +/** Spanning tree packet detection and forwarding.
70864 +    Used by \ref IFX_ETHSW_STP_BPDU_RULE_SET
70865 +    and \ref IFX_ETHSW_STP_BPDU_RULE_GET. */
70866 +typedef struct
70867 +{
70868 +   /** Filter spanning tree packets and forward them, discard them or
70869 +       disable the filter. */
70870 +   IFX_ETHSW_portForward_t                      eForwardPort;
70871 +   /** Target port for forwarded packets; only used if selected by
70872 +       'eForwardPort'. Forwarding is done
70873 +       if 'eForwardPort = IFX_ETHSW_PORT_FORWARD_PORT'. */
70874 +   IFX_uint8_t                                  nForwardPortId;
70875 +}IFX_ETHSW_STP_BPDU_Rule_t;
70876 +
70877 +/** Describes the 802.1x port state.
70878 +    Used by \ref IFX_ETHSW_8021X_portCfg_t. */
70879 +typedef enum
70880 +{
70881 +   /** Receive and transmit direction are authorized. The port is allowed to
70882 +       transmit and receive all packets and the address learning process is
70883 +       also allowed. */
70884 +   IFX_ETHSW_8021X_PORT_STATE_AUTHORIZED        = 0,
70885 +   /** Receive and transmit direction are unauthorized. All the packets
70886 +       except EAPOL are not allowed to transmit and receive. The address learning
70887 +       process is disabled. */
70888 +   IFX_ETHSW_8021X_PORT_STATE_UNAUTHORIZED      = 1,
70889 +   /** Receive direction is authorized, transmit direction is unauthorized.
70890 +       The port is allowed to receive all packets. Packet transmission to this
70891 +       port is not allowed. The address learning process is also allowed. */
70892 +   IFX_ETHSW_8021X_PORT_STATE_RX_AUTHORIZED     = 2,
70893 +   /** Transmit direction is authorized, receive direction is unauthorized.
70894 +       The port is allowed to transmit all packets. Packet reception on this
70895 +       port is not allowed. The address learning process is disabled. */
70896 +   IFX_ETHSW_8021X_PORT_STATE_TX_AUTHORIZED     = 3
70897 +}IFX_ETHSW_8021X_portState_t;
70898 +
70899 +/** EAPOL frames filtering rule parameter.
70900 +    Used by \ref IFX_ETHSW_8021X_EAPOL_RULE_GET
70901 +    and \ref IFX_ETHSW_8021X_EAPOL_RULE_SET. */
70902 +typedef struct
70903 +{
70904 +   /** Filter authentication packets and forward them, discard them or
70905 +       disable the filter. */
70906 +   IFX_ETHSW_portForward_t                      eForwardPort;
70907 +   /** Target port for forwarded packets, only used if selected by
70908 +       'eForwardPort'. Forwarding is done
70909 +       if 'eForwardPort = IFX_ETHSW_PORT_FORWARD_PORT'. */
70910 +   IFX_uint8_t                                  nForwardPortId;
70911 +}IFX_ETHSW_8021X_EAPOL_Rule_t;
70912 +
70913 +/** 802.1x port authentication status.
70914 +    Used by \ref IFX_ETHSW_8021X_PORT_CFG_GET
70915 +    and \ref IFX_ETHSW_8021X_PORT_CFG_SET. */
70916 +typedef struct
70917 +{
70918 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
70919 +       dependent. An error code is delivered if the selected port is not
70920 +       available. */
70921 +   IFX_uint32_t                                 nPortId;
70922 +   /** 802.1x state of the port. */
70923 +   IFX_ETHSW_8021X_portState_t                  eState;
70924 +}IFX_ETHSW_8021X_portCfg_t;
70925 +
70926 +/*@}*/ /* ETHSW_IOCTL_BRIDGE */
70927 +
70928 +/** \addtogroup ETHSW_IOCTL_VLAN */
70929 +/*@{*/
70930 +
70931 +/** VLAN port configuration for ingress packet filtering. Tagged packet and
70932 +    untagged packet can be configured to be accepted or dropped (filtered out).
70933 +    Used by \ref IFX_ETHSW_VLAN_portCfg_t. */
70934 +typedef enum
70935 +{
70936 +   /** Admit all. Tagged and untagged packets are allowed. */
70937 +   IFX_ETHSW_VLAN_ADMIT_ALL                     = 0,
70938 +   /** Untagged packets only (not supported yet). Tagged packets are dropped. */
70939 +   IFX_ETHSW_VLAN_ADMIT_UNTAGGED                = 1,
70940 +   /** Tagged packets only. Untagged packets are dropped. */
70941 +   IFX_ETHSW_VLAN_ADMIT_TAGGED                  = 2
70942 +}IFX_ETHSW_VLAN_Admit_t;
70943 +
70944 +/** Add a VLAN ID group to the VLAN hardware table of the switch.
70945 +    Used by \ref IFX_ETHSW_VLAN_ID_CREATE. */
70946 +typedef struct
70947 +{
70948 +   /** VLAN ID. The valid range is from 0 to 4095.
70949 +       An error code is delivered in case of range mismatch. */
70950 +   IFX_uint16_t                                 nVId;
70951 +   /** Filtering Identifier (FID) (not supported by all switches). */
70952 +   IFX_uint32_t                                 nFId;
70953 +}IFX_ETHSW_VLAN_IdCreate_t;
70954 +
70955 +/** Read out the VLAN ID to FID assignment. The user provides the VLAN ID
70956 +    parameter and the switch APi returns the FID parameter.
70957 +    Used by \ref IFX_ETHSW_VLAN_ID_GET. */
70958 +typedef struct
70959 +{
70960 +   /** VLAN ID. The valid range is from 0 to 4095.
70961 +       An error code is delivered in case of range mismatch. */
70962 +   IFX_uint16_t                                 nVId;
70963 +   /** Filtering Identifier (FID) (not supported by all switches). */
70964 +   IFX_uint32_t                                 nFId;
70965 +}IFX_ETHSW_VLAN_IdGet_t;
70966 +
70967 +/** Remove a VLAN ID from the switch VLAN table.
70968 +    Used by \ref IFX_ETHSW_VLAN_ID_DELETE. */
70969 +typedef struct
70970 +{
70971 +   /** VLAN ID. The valid range is from 0 to 4095.
70972 +       An error code is delivered in case of range mismatch. */
70973 +   IFX_uint16_t                                 nVId;
70974 +}IFX_ETHSW_VLAN_IdDelete_t;
70975 +
70976 +/** Adds a VLAN to a port and set its egress filter information.
70977 +    Used by \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD. */
70978 +typedef struct
70979 +{
70980 +   /** VLAN ID. The valid range is from 0 to 4095.
70981 +       An error code is delivered in case of range mismatch. */
70982 +   IFX_uint16_t                                 nVId;
70983 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
70984 +       dependent. An error code is delivered if the selected port is not
70985 +       available.
70986 +
70987 +       \remarks
70988 +       This field is used as portmap field, when the MSB bit is set.
70989 +       In portmap mode, every value bit represents an Ethernet port.
70990 +       LSB represents Port 0 with incrementing counting.
70991 +       The (MSB - 1) bit represent the last port.
70992 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
70993 +       marking it as portmap variable.
70994 +       Checking the portmap flag can be done by
70995 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
70996 +   IFX_uint8_t                                  nPortId;
70997 +   /** Tag Member Egress. Enable egress tag-based support.
70998 +       If enabled, all port egress traffic
70999 +       from this VLAN group carries a VLAN group tag. */
71000 +   IFX_boolean_t                                bVLAN_TagEgress;
71001 +}IFX_ETHSW_VLAN_portMemberAdd_t;
71002 +
71003 +/** Remove the VLAN configuration from an Ethernet port.
71004 +    Used by \ref IFX_ETHSW_VLAN_PORT_MEMBER_REMOVE. */
71005 +typedef struct
71006 +{
71007 +   /** VLAN ID. The valid range is from 0 to 4095.
71008 +       An error code is delivered in case of range mismatch.
71009 +       If the selected VLAN ID is not found in the vLAN table,
71010 +       an error code is delivered. */
71011 +   IFX_uint16_t                                 nVId;
71012 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71013 +       dependent. An error code is delivered if the selected port is not
71014 +       available.
71015 +
71016 +       \remarks
71017 +       This field is used as portmap field, when the MSB bit is set.
71018 +       In portmap mode, every value bit represents an Ethernet port.
71019 +       LSB represents Port 0 with incrementing counting.
71020 +       The (MSB - 1) bit represent the last port.
71021 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
71022 +       marking it as portmap variable.
71023 +       Checking the portmap flag can be done by
71024 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
71025 +   IFX_uint8_t                                  nPortId;
71026 +}IFX_ETHSW_VLAN_portMemberRemove_t;
71027 +
71028 +/** Read the VLAN port membership table.
71029 +    Used by \ref IFX_ETHSW_VLAN_PORT_MEMBER_READ. */
71030 +typedef struct
71031 +{
71032 +   /** Restart the get operation from the start of the table. Otherwise
71033 +       return the next table entry (next to the entry that was returned
71034 +       during the previous get operation). This parameter is always reset
71035 +       during the read operation. This boolean parameter is set by the
71036 +       calling application. */
71037 +   IFX_boolean_t                                bInitial;
71038 +   /** Indicates that the read operation got all last valid entries of the
71039 +       table. This boolean parameter is set by the switch API
71040 +       when the Switch API is called after the last valid one was returned already. */
71041 +   IFX_boolean_t                                bLast;
71042 +   /** VLAN ID. The valid range is from 0 to 4095.
71043 +       An error code is delivered in case of range mismatch. */
71044 +   IFX_uint16_t                                 nVId;
71045 +   /** Ethernet Port number (zero-based counting). Every bit represents
71046 +       an Ethernet port.
71047 +
71048 +       \remarks
71049 +       This field is used as portmap field, when the MSB bit is set.
71050 +       In portmap mode, every value bit represents an Ethernet port.
71051 +       LSB represents Port 0 with incrementing counting.
71052 +       The (MSB - 1) bit represent the last port.
71053 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
71054 +       marking it as portmap variable.
71055 +       Checking the portmap flag can be done by
71056 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
71057 +   IFX_uint32_t                                 nPortId;
71058 +   /** Enable egress tag-Portmap. Every bit represents an Ethernet port.
71059 +       This field is used as portmap field, and the MSB bit is
71060 +       statically always set. LSB represents Port 0 with
71061 +       incrementing counting.
71062 +       The (MSB - 1) bit represent the last port.
71063 +       All port egress traffic from this VLAN group carries a
71064 +       VLAN group tag, in case the port bit is set.
71065 +
71066 +       \remarks
71067 +       Checking the portmap flag can be done by
71068 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
71069 +   IFX_uint32_t                                 nTagId;
71070 +}IFX_ETHSW_VLAN_portMemberRead_t;
71071 +
71072 +/** Port configuration for VLAN member violation.
71073 +    Used by \ref IFX_ETHSW_VLAN_portCfg_t. */
71074 +typedef enum
71075 +{
71076 +   /** No VLAN member violation. Ingress and egress packets violating the
71077 +       membership pass and are not filtered out. */
71078 +   IFX_ETHSW_VLAN_MEMBER_VIOLATION_NO           = 0,
71079 +   /** VLAN member violation for ingress packets. Ingress packets violating
71080 +       the membership are filtered out. Egress packets violating the
71081 +       membership are not filtered out. */
71082 +   IFX_ETHSW_VLAN_MEMBER_VIOLATION_INGRESS      = 1,
71083 +   /** VLAN member violation for egress packets. Egress packets violating
71084 +       the membership are filtered out. Ingress packets violating the
71085 +       membership are not filtered out.*/
71086 +   IFX_ETHSW_VLAN_MEMBER_VIOLATION_EGRESS       = 2,
71087 +   /** VLAN member violation for ingress and egress packets.
71088 +       Ingress and egress packets violating the membership are filtered out. */
71089 +   IFX_ETHSW_VLAN_MEMBER_VIOLATION_BOTH         = 3
71090 +}IFX_ETHSW_VLAN_MemberViolation_t;
71091 +
71092 +/** VLAN Port Configuration.
71093 +    Used by \ref IFX_ETHSW_VLAN_PORT_CFG_GET
71094 +    and \ref IFX_ETHSW_VLAN_PORT_CFG_SET. */
71095 +typedef struct
71096 +{
71097 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71098 +       dependent. An error code is delivered if the selected port is not
71099 +       available. */
71100 +   IFX_uint8_t                                  nPortId;
71101 +   /** Port VLAN ID (PVID). The software shall ensure that the used VLAN has
71102 +       been configured in advance on the hardware by
71103 +       using \ref IFX_ETHSW_VLAN_ID_CREATE. */
71104 +   IFX_uint16_t                                 nPortVId;
71105 +    /** Drop ingress VLAN-tagged packets if the VLAN ID
71106 +        is not listed in the active VLAN set. If disabled, all incoming
71107 +        VLAN-tagged packets are forwarded using the FID tag members and
71108 +        the port members of the PVID. */
71109 +   IFX_boolean_t                                bVLAN_UnknownDrop;
71110 +   /** Reassign all ingress VLAN tagged packets to the port-based
71111 +       VLAN ID (PVID). */
71112 +   IFX_boolean_t                                bVLAN_ReAssign;
71113 +   /** VLAN ingress and egress membership violation mode. Allows admittance of
71114 +       VLAN-tagged packets where the port is not a member of the VLAN ID
71115 +       carried in the received and sent packet. */
71116 +   IFX_ETHSW_VLAN_MemberViolation_t             eVLAN_MemberViolation;
71117 +   /** Ingress VLAN-tagged or untagged packet filter configuration. */
71118 +   IFX_ETHSW_VLAN_Admit_t                       eAdmitMode;
71119 +   /** Transparent VLAN Mode (TVM). All packets are handled as untagged
71120 +       packets. Any existing tag is ignored and treated as packet payload. */
71121 +   IFX_boolean_t                                bTVM;
71122 +}IFX_ETHSW_VLAN_portCfg_t;
71123 +
71124 +/** This VLAN configuration supports replacing of the VID of received packets
71125 +    with the PVID of the receiving port.
71126 +    Used by \ref IFX_ETHSW_VLAN_RESERVED_ADD
71127 +    and \ref IFX_ETHSW_VLAN_RESERVED_REMOVE. */
71128 +typedef struct
71129 +{
71130 +   /** VID of the received packet to be replaced by the PVID.
71131 +       The valid range is from 0 to 4095.
71132 +       An error code is delivered in case of range mismatch. */
71133 +   IFX_uint16_t                                 nVId;
71134 +}IFX_ETHSW_VLAN_reserved_t;
71135 +
71136 +/*@}*/ /* ETHSW_IOCTL_VLAN */
71137 +
71138 +/** \addtogroup ETHSW_IOCTL_QOS */
71139 +/*@{*/
71140 +
71141 +/** DSCP mapping table.
71142 +    Used by \ref IFX_ETHSW_QOS_DSCP_CLASS_SET
71143 +    and \ref IFX_ETHSW_QOS_DSCP_CLASS_GET. */
71144 +typedef struct
71145 +{
71146 +   /** Traffic class associated with a particular DSCP value.
71147 +       DSCP is the index to an array of resulting traffic class values.
71148 +       The index starts counting from zero. */
71149 +   IFX_uint8_t                                  nTrafficClass[64];
71150 +}IFX_ETHSW_QoS_DSCP_ClassCfg_t;
71151 +
71152 +/** Traffic class associated with a particular 802.1P (PCP) priority mapping value.
71153 +    This table is global for the entire switch device. Priority map entry structure.
71154 +    Used by \ref IFX_ETHSW_QOS_PCP_CLASS_SET
71155 +    and \ref IFX_ETHSW_QOS_PCP_CLASS_GET. */
71156 +typedef struct
71157 +{
71158 +   /** Configures the PCP to traffic class mapping.
71159 +       The queue index starts counting from zero. */
71160 +   IFX_uint8_t                                  nTrafficClass[8];
71161 +}IFX_ETHSW_QoS_PCP_ClassCfg_t;
71162 +
71163 +/** Ingress DSCP remarking attribute. This attribute defines on the
71164 +    ingress port packets how these will be remarked on the egress port.
71165 +    A packet is only remarked in case its ingress and its egress port
71166 +    have remarking enabled.
71167 +    Used by \ref IFX_ETHSW_QoS_portRemarkingCfg_t. */
71168 +typedef enum
71169 +{
71170 +   /** No DSCP Remarking. No remarking is done on the egress port. */
71171 +   IFX_ETHSW_DSCP_REMARK_DISABLE                = 0,
71172 +   /** TC DSCP 6-Bit Remarking. The complete DSCP remarking is done based
71173 +       on the traffic class. The traffic class to DSCP value mapping is
71174 +       given in a device global table. */
71175 +   IFX_ETHSW_DSCP_REMARK_TC6                    = 1,
71176 +   /** TC DSCP 3-Bit Remarking. The upper 3-Bits of the DSCP field are
71177 +       remarked based on the traffic class. The traffic class to DSCP value
71178 +       mapping is given in a device global table. */
71179 +   IFX_ETHSW_DSCP_REMARK_TC3                    = 2,
71180 +   /** Drop Precedence Remarking. The Drop Precedence is remarked on the
71181 +       egress side. */
71182 +   IFX_ETHSW_DSCP_REMARK_DP3                    = 3,
71183 +   /** TC Drop Precedence Remarking. The Drop Precedence is remarked on the
71184 +       egress side and the upper 3-Bits of the DSCP field are
71185 +       remarked based on the traffic class. The traffic class to DSCP value
71186 +       mapping is given in a device global table. */
71187 +   IFX_ETHSW_DSCP_REMARK_DP3_TC3                = 4
71188 +}IFX_ETHSW_Qos_ingressRemarking_t;
71189 +
71190 +/** Port Remarking Configuration. Ingress and Egress remarking options for
71191 +    DSCP and PCP. Remarking is done either on the used traffic class or
71192 +    the drop precedence.
71193 +    Used by \ref IFX_ETHSW_QOS_PORT_REMARKING_CFG_SET
71194 +    and \ref IFX_ETHSW_QOS_PORT_REMARKING_CFG_GET. */
71195 +typedef struct
71196 +{
71197 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71198 +       dependent. An error code is delivered if the selected port is not
71199 +       available. */
71200 +   IFX_uint8_t                                  nPortId;
71201 +   /** Ingress DSCP Remarking. Specifies on ingress side how a packet should
71202 +       be remarked. This DSCP remarking only works in case remarking is
71203 +       enabled on the egress port.
71204 +       This configuration requires that remarking is also enabled on the
71205 +       egress port. DSCP remarking enable on either ingress or egress port
71206 +       side does not perform any remark operation. */
71207 +   IFX_ETHSW_Qos_ingressRemarking_t             eDSCP_IngressRemarkingEnable;
71208 +   /** Egress DSCP Remarking. Applies remarking on egress packets in a
71209 +       fashion as specified on the ingress port. This ingress port remarking
71210 +       is configured by the parameter 'eDSCP_IngressRemarking'.
71211 +       This configuration requires that remarking is also enabled on the
71212 +       ingress port. DSCP remarking enable on either ingress or egress port
71213 +       side does not perform any remark operation. */
71214 +   IFX_boolean_t                                bDSCP_EgressRemarkingEnable;
71215 +   /** Ingress PCP Remarking. Applies remarking to all port ingress packets.
71216 +       This configuration requires that remarking is also enabled on the
71217 +       egress port. PCP remarking enable on either ingress or egress port
71218 +       side does not perform any remark operation. */
71219 +   IFX_boolean_t                                bPCP_IngressRemarkingEnable;
71220 +   /** Egress PCP Remarking. Applies remarking for all port egress packets.
71221 +       This configuration requires that remarking is also enabled on the
71222 +       ingress port. PCP remarking enable on either ingress or egress port
71223 +       side does not perform any remark operation. */
71224 +   IFX_boolean_t                                bPCP_EgressRemarkingEnable;
71225 +}IFX_ETHSW_QoS_portRemarkingCfg_t;
71226 +
71227 +/** Traffic class to DSCP mapping table.
71228 +    Used by \ref IFX_ETHSW_QOS_CLASS_DSCP_SET
71229 +    and \ref IFX_ETHSW_QOS_CLASS_DSCP_GET. */
71230 +typedef struct
71231 +{
71232 +   /** DSCP value (6-bit) associated with a particular Traffic class.
71233 +       Traffic class is the index to an array of resulting DSCP values.
71234 +       The index starts counting from zero. */
71235 +   IFX_uint8_t                                  nDSCP[16];
71236 +}IFX_ETHSW_QoS_ClassDSCP_Cfg_t;
71237 +
71238 +/** Traffic class associated with a particular 802.1P (PCP) priority mapping value.
71239 +    This table is global for the entire switch device. Priority map entry structure.
71240 +    Used by \ref IFX_ETHSW_QOS_CLASS_PCP_SET
71241 +    and \ref IFX_ETHSW_QOS_CLASS_PCP_GET. */
71242 +typedef struct
71243 +{
71244 +   /** Configures the traffic class to PCP (3-bit) mapping.
71245 +       The queue index starts counting from zero. */
71246 +   IFX_uint8_t                                  nPCP[16];
71247 +}IFX_ETHSW_QoS_ClassPCP_Cfg_t;
71248 +
71249 +/** DSCP Drop Precedence to color code assignment.
71250 +    Used by \ref IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t. */
71251 +typedef enum
71252 +{
71253 +   /** Critical Packet. Metering never changes the drop precedence of these packets. */
71254 +   IFX_ETHSW_DROP_PRECEDENCE_CRITICAL           = 0,
71255 +   /** Green Drop Precedence Packet. Packet is marked with a 'low' drop precedence. */
71256 +   IFX_ETHSW_DROP_PRECEDENCE_GREEN              = 1,
71257 +   /** Yellow Drop Precedence Packet. Packet is marked with a 'middle' drop precedence. */
71258 +   IFX_ETHSW_DROP_PRECEDENCE_YELLOW             = 2,
71259 +   /** Red Drop Precedence Packet. Packet is marked with a 'high' drop precedence. */
71260 +   IFX_ETHSW_DROP_PRECEDENCE_RED                = 3
71261 +}IFX_ETHSW_QoS_DropPrecedence_t;
71262 +
71263 +/** DSCP to Drop Precedence assignment table configuration.
71264 +    Used by \ref IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_SET
71265 +    and \ref IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_GET. */
71266 +typedef struct
71267 +{
71268 +   /** DSCP to drop precedence assignment. Every array entry represents the
71269 +       drop precedence for one of the 64 existing DSCP values.
71270 +       DSCP is the index to an array of resulting drop precedence values.
71271 +       The index starts counting from zero. */
71272 +   IFX_ETHSW_QoS_DropPrecedence_t               nDSCP_DropPrecedence[64];
71273 +}IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t;
71274 +
71275 +/** Selection of the traffic class field.
71276 +    Used by \ref IFX_ETHSW_QoS_portCfg_t. */
71277 +typedef enum
71278 +{
71279 +   /** No traffic class assignment based on DSCP or PCP */
71280 +   IFX_ETHSW_QOS_CLASS_SELECT_NO                = 0,
71281 +   /** Traffic class assignment based on DSCP. PCP information is ignored.
71282 +       The Port Class is used in case DSCP is not available in the packet. */
71283 +   IFX_ETHSW_QOS_CLASS_SELECT_DSCP              = 1,
71284 +   /** Traffic class assignment based on PCP. DSCP information is ignored.
71285 +       The Port Class is used in case PCP is not available in the packet. */
71286 +   IFX_ETHSW_QOS_CLASS_SELECT_PCP               = 2,
71287 +   /** Traffic class assignment based on DSCP. Make the assignment based on
71288 +       PCP in case the DSCP information is not available in the packet header.
71289 +       The Port Class is used in case both are not available in the packet. */
71290 +   IFX_ETHSW_QOS_CLASS_SELECT_DSCP_PCP          = 3,
71291 +   /** Traffic class assignment based on PCP. Make the assignment based on
71292 +       DSCP in case the PCP information is not available in the packet header.
71293 +       The Port Class is used in case both are not available in the packet. */
71294 +   IFX_ETHSW_QOS_CLASS_SELECT_PCP_DSCP          = 4
71295 +}IFX_ETHSW_QoS_ClassSelect_t;
71296 +
71297 +/** Describes which priority information of ingress packets is used
71298 +    (taken into account) to identify the packet priority and the related egress
71299 +    priority queue. For DSCP, the priority to queue assignment is done
71300 +    using \ref IFX_ETHSW_QOS_DSCP_CLASS_SET. For VLAN, the priority to queue
71301 +    assignment is done using \ref IFX_ETHSW_QOS_PCP_CLASS_SET.
71302 +    Used by \ref IFX_ETHSW_QOS_PORT_CFG_SET
71303 +    and \ref IFX_ETHSW_QOS_PORT_CFG_GET. */
71304 +typedef struct
71305 +{
71306 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71307 +       dependent. An error code is delivered if the selected port is not
71308 +       available. */
71309 +   IFX_uint8_t                                  nPortId;
71310 +   /** Select the packet header field on which to base the traffic class assignment. */
71311 +   IFX_ETHSW_QoS_ClassSelect_t                  eClassMode;
71312 +   /** Default port priority in case no other priority
71313 +       (such as VLAN-based PCP or IP-based DSCP) is used. */
71314 +   IFX_uint8_t                                  nTrafficClass;
71315 +}IFX_ETHSW_QoS_portCfg_t;
71316 +
71317 +/** Configures a rate shaper instance with the rate and the burst size.
71318 +    Used by \ref IFX_ETHSW_QOS_SHAPER_CFG_SET
71319 +    and \ref IFX_ETHSW_QOS_SHAPER_CFG_GET. */
71320 +typedef struct
71321 +{
71322 +   /** Rate shaper index (zero-based counting). */
71323 +   IFX_uint32_t                                 nRateShaperId;
71324 +   /** Enable/Disable the rate shaper. */
71325 +   IFX_boolean_t                                bEnable;
71326 +   /** Committed Burst Size (CBS [bytes]) */
71327 +   IFX_uint32_t                                 nCbs;
71328 +   /** Rate [kbit/s] */
71329 +   IFX_uint32_t                                 nRate;
71330 +}IFX_ETHSW_QoS_ShaperCfg_t;
71331 +
71332 +/** Assign one rate shaper instance to a QoS queue.
71333 +    Used by \ref IFX_ETHSW_QOS_SHAPER_QUEUE_ASSIGN
71334 +    and \ref IFX_ETHSW_QOS_SHAPER_QUEUE_DEASSIGN. */
71335 +typedef struct
71336 +{
71337 +   /** Rate shaper index (zero-based counting). */
71338 +   IFX_uint8_t                                  nRateShaperId;
71339 +   /** QoS queue index (zero-based counting). */
71340 +   IFX_uint8_t                                  nQueueId;
71341 +}IFX_ETHSW_QoS_ShaperQueue_t;
71342 +
71343 +/** Retrieve if a rate shaper instance is assigned to a QoS egress queue.
71344 +    Used by \ref IFX_ETHSW_QOS_SHAPER_QUEUE_GET. */
71345 +typedef struct
71346 +{
71347 +   /** QoS queue index (zero-based counting).
71348 +       This parameter is the input parameter for the GET function. */
71349 +   IFX_uint8_t                                  nQueueId;
71350 +   /** Rate shaper instance assigned.
71351 +       If IFX_TRUE, a rate shaper instance is assigned to the queue. Otherwise no shaper instance is assigned. */
71352 +   IFX_boolean_t                                bAssigned;
71353 +   /** Rate shaper index (zero-based counting). Only a valid instance is returned in case 'bAssigned == IFX_TRUE'. */
71354 +   IFX_uint8_t                                  nRateShaperId;
71355 +}IFX_ETHSW_QoS_ShaperQueueGet_t;
71356 +
71357 +/** Drop Probability Profile. Defines the drop probability profile.
71358 +    Used by \ref IFX_ETHSW_QoS_WRED_Cfg_t. */
71359 +typedef enum
71360 +{
71361 +   /** Pmin = 25%, Pmax = 75% (default) */
71362 +   IFX_ETHSW_QOS_WRED_PROFILE_P0                = 0,
71363 +   /** Pmin = 25%, Pmax = 50% */
71364 +   IFX_ETHSW_QOS_WRED_PROFILE_P1                = 1,
71365 +   /** Pmin = 50%, Pmax = 50% */
71366 +   IFX_ETHSW_QOS_WRED_PROFILE_P2                = 2,
71367 +   /** Pmin = 50%, Pmax = 75% */
71368 +   IFX_ETHSW_QOS_WRED_PROFILE_P3                = 3
71369 +}IFX_ETHSW_QoS_WRED_Profile_t;
71370 +
71371 +/** Configures the global probability profile of the device.
71372 +    The min. and max. values are given in number of packet
71373 +    buffer segments. The size of a segment can be
71374 +    retrieved using \ref IFX_ETHSW_CAP_GET.
71375 +    Used by \ref IFX_ETHSW_QOS_WRED_CFG_SET
71376 +    and \ref IFX_ETHSW_QOS_WRED_CFG_GET. */
71377 +typedef struct
71378 +{
71379 +   /** Drop Probability Profile. */
71380 +   IFX_ETHSW_QoS_WRED_Profile_t                 eProfile;
71381 +   /** WRED Red Threshold Min [number of segments]. */
71382 +   IFX_uint32_t                                 nRed_Min;
71383 +   /** WRED Red Threshold Max [number of segments]. */
71384 +   IFX_uint32_t                                 nRed_Max;
71385 +   /** WRED Yellow Threshold Min [number of segments]. */
71386 +   IFX_uint32_t                                 nYellow_Min;
71387 +   /** WRED Yellow Threshold Max [number of segments]. */
71388 +   IFX_uint32_t                                 nYellow_Max;
71389 +   /** WRED Green Threshold Min [number of segments]. */
71390 +   IFX_uint32_t                                 nGreen_Min;
71391 +   /** WRED Green Threshold Max [number of segments]. */
71392 +   IFX_uint32_t                                 nGreen_Max;
71393 +}IFX_ETHSW_QoS_WRED_Cfg_t;
71394 +
71395 +/** Configures the WRED threshold parameter.
71396 +    The min. and max. values are given in number of packet
71397 +    buffer segments. The size of a segment can be
71398 +    retrieved using \ref IFX_ETHSW_CAP_GET.
71399 +    Used by \ref IFX_ETHSW_QOS_WRED_QUEUE_CFG_SET
71400 +    and \ref IFX_ETHSW_QOS_WRED_QUEUE_CFG_GET. */
71401 +typedef struct
71402 +{
71403 +   /** QoS queue index (zero-based counting). */
71404 +   IFX_uint32_t                                 nQueueId;
71405 +   /** WRED Red Threshold Min [number of segments]. */
71406 +   IFX_uint32_t                                 nRed_Min;
71407 +   /** WRED Red Threshold Max [number of segments]. */
71408 +   IFX_uint32_t                                 nRed_Max;
71409 +   /** WRED Yellow Threshold Min [number of segments]. */
71410 +   IFX_uint32_t                                 nYellow_Min;
71411 +   /** WRED Yellow Threshold Max [number of segments]. */
71412 +   IFX_uint32_t                                 nYellow_Max;
71413 +   /** WRED Green Threshold Min [number of segments]. */
71414 +   IFX_uint32_t                                 nGreen_Min;
71415 +   /** WRED Green Threshold Max [number of segments]. */
71416 +   IFX_uint32_t                                 nGreen_Max;
71417 +}IFX_ETHSW_QoS_WRED_QueueCfg_t;
71418 +
71419 +/** Configures the parameters of a rate meter instance.
71420 +    Used by \ref IFX_ETHSW_QOS_METER_CFG_SET
71421 +    and \ref IFX_ETHSW_QOS_METER_CFG_GET. */
71422 +typedef struct
71423 +{
71424 +   /** Enable/Disable the meter shaper. */
71425 +   IFX_boolean_t                                bEnable;
71426 +   /** Meter index (zero-based counting). */
71427 +   IFX_uint32_t                                 nMeterId;
71428 +   /** Committed Burst Size (CBS [Bytes]). */
71429 +   IFX_uint32_t                                 nCbs;
71430 +   /** Excess Burst Size (EBS [Bytes]). */
71431 +   IFX_uint32_t                                 nEbs;
71432 +   /** Rate [kbit/s] */
71433 +   IFX_uint32_t                                 nRate;
71434 +}IFX_ETHSW_QoS_meterCfg_t;
71435 +
71436 +/** Specifies the direction for ingress and egress.
71437 +    Used by \ref IFX_ETHSW_QoS_meterPort_t
71438 +    and \ref IFX_ETHSW_QoS_meterPortGet_t. */
71439 +typedef enum
71440 +{
71441 +   /** No direction. */
71442 +   IFX_ETHSW_DIRECTION_NONE                     = 0,
71443 +   /** Ingress direction. */
71444 +   IFX_ETHSW_DIRECTION_INGRESS                  = 1,
71445 +   /** Egress direction. */
71446 +   IFX_ETHSW_DIRECTION_EGRESS                   = 2,
71447 +   /** Ingress and egress direction. */
71448 +   IFX_ETHSW_DIRECTION_BOTH                     = 3
71449 +}IFX_ETHSW_direction_t;
71450 +
71451 +/** Assign a rate meter instance to an ingress and/or egress port.
71452 +    Used by \ref IFX_ETHSW_QOS_METER_PORT_ASSIGN
71453 +    and \ref IFX_ETHSW_QOS_METER_PORT_DEASSIGN. */
71454 +typedef struct
71455 +{
71456 +   /** Meter index (zero-based counting). */
71457 +   IFX_uint32_t                                 nMeterId;
71458 +   /** Port assignment. Could be either ingress, egress or both. Setting it to
71459 +       'IFX_ETHSW_DIRECTION_NONE' would remove the queue for any port
71460 +       assignment. */
71461 +   IFX_ETHSW_direction_t                        eDir;
71462 +   /** Ingress Port Id. */
71463 +   IFX_uint32_t                                 nPortIngressId;
71464 +   /** Egress Port Id. */
71465 +   IFX_uint32_t                                 nPortEgressId;
71466 +}IFX_ETHSW_QoS_meterPort_t;
71467 +
71468 +/** Reads out all meter instance to port assignments.
71469 +    Used by \ref IFX_ETHSW_QOS_METER_PORT_GET. */
71470 +typedef struct
71471 +{
71472 +   /** Restart the get operation from the start of the table. Otherwise
71473 +       return the next table entry (next to the entry that was returned
71474 +       during the previous get operation). This boolean parameter is set by the
71475 +       calling application. */
71476 +   IFX_boolean_t                                bInitial;
71477 +   /** Indicates that the read operation got all last valid entries of the
71478 +       table. This boolean parameter is set by the switch API
71479 +       when the Switch API is called after the last valid one was returned already. */
71480 +   IFX_boolean_t                                bLast;
71481 +   /** Port assignment. Could be either ingress, egress or both. Setting it to
71482 +       'IFX_ETHSW_DIRECTION_NONE' would remove the queue for any port
71483 +       assignment. */
71484 +   IFX_ETHSW_direction_t                        eDir;
71485 +   /** Meter index (zero-based counting). */
71486 +   IFX_uint8_t                                  nMeterId;
71487 +   /** Ingress Port Id. */
71488 +   IFX_uint8_t                                  nPortIngressId;
71489 +   /** Egress Port Id. */
71490 +   IFX_uint8_t                                  nPortEgressId;
71491 +}IFX_ETHSW_QoS_meterPortGet_t;
71492 +
71493 +/** Assigns one meter instances for storm control.
71494 +    Used by \ref IFX_ETHSW_QOS_STORM_CFG_SET and \ref IFX_ETHSW_QOS_STORM_CFG_GET. */
71495 +typedef struct
71496 +{
71497 +   /** Meter index 0 (zero-based counting). */
71498 +   IFX_int32_t                                  nMeterId;
71499 +   /** Meter instances used for broadcast traffic. */
71500 +   IFX_boolean_t                                bBroadcast;
71501 +   /** Meter instances used for multicast traffic. */
71502 +   IFX_boolean_t                                bMulticast;
71503 +   /** Meter instances used for unknown unicast traffic. */
71504 +   IFX_boolean_t                                bUnknownUnicast;
71505 +}IFX_ETHSW_QoS_stormCfg_t;
71506 +
71507 +/** Select the type of the egress queue scheduler.
71508 +    Used by \ref IFX_ETHSW_QoS_schedulerCfg_t. */
71509 +typedef enum
71510 +{
71511 +   /** Strict Priority. */
71512 +   IFX_ETHSW_QOS_SCHEDULER_STRICT               = 0,
71513 +   /** Weighted Fair Queuing. */
71514 +   IFX_ETHSW_QOS_SCHEDULER_WFQ                  = 1
71515 +}IFX_ETHSW_QoS_Scheduler_t;
71516 +
71517 +/** Configures the egress queues attached to a single port, and that
71518 +    are scheduled to transmit the queued Ethernet packets.
71519 +    Used by \ref IFX_ETHSW_QOS_SCHEDULER_CFG_SET
71520 +    and \ref IFX_ETHSW_QOS_SCHEDULER_CFG_GET. */
71521 +typedef struct
71522 +{
71523 +   /** QoS queue index (zero-based counting). */
71524 +   IFX_uint8_t                                  nQueueId;
71525 +   /** Scheduler Type (Strict Priority/Weighted Fair Queuing). */
71526 +   IFX_ETHSW_QoS_Scheduler_t                    eType;
71527 +   /** Weight in Token. Parameter used for WFQ configuration.
71528 +       Sets the weight in token in relation to all remaining
71529 +       queues on this egress port having WFQ configuration.
71530 +       This parameter is only used
71531 +       when 'eType=IFX_ETHSW_QOS_SCHEDULER_WFQ'. */
71532 +   IFX_uint32_t                                 nWeight;
71533 +}IFX_ETHSW_QoS_schedulerCfg_t;
71534 +
71535 +/** Sets the Queue ID for one traffic class of one port.
71536 +    Used by \ref IFX_ETHSW_QOS_QUEUE_PORT_SET
71537 +    and \ref IFX_ETHSW_QOS_QUEUE_PORT_GET. */
71538 +typedef struct
71539 +{
71540 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71541 +       dependent. An error code is delivered if the selected port is not
71542 +       available.
71543 +       This is an input parameter for \ref IFX_ETHSW_QOS_QUEUE_PORT_GET. */
71544 +   IFX_uint8_t                                  nPortId;
71545 +   /** Traffic Class index (zero-based counting).
71546 +       This is an input parameter for \ref IFX_ETHSW_QOS_QUEUE_PORT_GET. */
71547 +   IFX_uint8_t                                  nTrafficClassId;
71548 +   /** QoS queue index (zero-based counting).
71549 +       This is an output parameter for \ref IFX_ETHSW_QOS_QUEUE_PORT_GET. */
71550 +   IFX_uint8_t                                  nQueueId;
71551 +}IFX_ETHSW_QoS_queuePort_t;
71552 +
71553 +/*@}*/ /* ETHSW_IOCTL_QOS */
71554 +
71555 +/** \addtogroup ETHSW_IOCTL_MULTICAST */
71556 +/*@{*/
71557 +
71558 +/** Define setting the priority queue to an undefined value.
71559 +    This disables the priority feature. */
71560 +#define IFX_ETHSW_TRAFFIC_CLASS_DISABLE 0xFF
71561 +
71562 +/** Configure the IGMP snooping mode.
71563 +    Used by \ref IFX_ETHSW_multicastSnoopCfg_t. */
71564 +typedef enum
71565 +{
71566 +   /** IGMP management packet snooping and multicast level 3 table learning
71567 +       is disabled. */
71568 +   IFX_ETHSW_MULTICAST_SNOOP_MODE_DISABLED      = 0,
71569 +   /** IGMP management packet snooping is enabled and used for the hardware
71570 +       auto-learning to fill the multicast level 3 table. */
71571 +   IFX_ETHSW_MULTICAST_SNOOP_MODE_AUTOLEARNING = 1,
71572 +   /** IGMP management packet snooping is enabled and forwarded to the
71573 +       configured port. No autolearning of the multicast level 3 table. This
71574 +       table has to be maintained by the management software. */
71575 +   IFX_ETHSW_MULTICAST_SNOOP_MODE_FORWARD       = 2
71576 +}IFX_ETHSW_multicastSnoopMode_t;
71577 +
71578 +/** Configure the IGMP report suppression mode.
71579 +    Used by \ref IFX_ETHSW_multicastSnoopCfg_t. */
71580 +typedef enum
71581 +{
71582 +   /** Report Suppression and Join Aggregation. */
71583 +   IFX_ETHSW_MULTICAST_REPORT_JOIN              = 0,
71584 +   /** Report Suppression. No Join Aggregation. */
71585 +   IFX_ETHSW_MULTICAST_REPORT                   = 1,
71586 +   /** Transparent Mode. No Report Suppression and no Join Aggregation. */
71587 +   IFX_ETHSW_MULTICAST_TRANSPARENT              = 2
71588 +}IFX_ETHSW_multicastReportSuppression_t;
71589 +
71590 +/** Configure the switch multicast configuration.
71591 +    Used by \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_SET
71592 +    and \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_GET. */
71593 +typedef struct
71594 +{
71595 +   /** Enables and configures the IGMP/MLD snooping feature.
71596 +       Select autolearning or management packet forwarding mode.
71597 +       Packet forwarding is done to the port selected in 'eForwardPort'. */
71598 +   IFX_ETHSW_multicastSnoopMode_t               eIGMP_Mode;
71599 +   /** IGMPv3 hardware support.
71600 +       When enabled the IGMP table includes both the group table and
71601 +       the source list table. Otherwise the table only includes the
71602 +       group table. This feature is needed when supporting IGMPv3 and
71603 +       MLDv2 protocols. */
71604 +   IFX_boolean_t                                bIGMPv3;
71605 +   /** Enables snooped IGMP control packets treated as cross-VLAN packets. This
71606 +       parameter is used for hardware auto-learning and snooping packets
71607 +       forwarded to a dedicated port. This dedicated port can be selected
71608 +       over 'eForwardPort'. */
71609 +   IFX_boolean_t                                bCrossVLAN;
71610 +   /** Forward snooped packet, only used if forwarded mode
71611 +       is selected
71612 +       by 'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'. */
71613 +   IFX_ETHSW_portForward_t                      eForwardPort;
71614 +   /** Target port for forwarded packets, only used if selected by
71615 +       'eForwardPort'. Forwarding is done
71616 +       if 'eForwardPort = IFX_ETHSW_PORT_FORWARD_PORT'. */
71617 +   IFX_uint8_t                                  nForwardPortId;
71618 +   /** Snooping control class of service.
71619 +       Snooping control packet can be forwarded to the 'nForwardPortId' when
71620 +       selected in 'eIGMP_Mode'. The class of service of this port can be
71621 +       selected for the snooped control packets, starting from zero.
71622 +       The maximum possible service class depends
71623 +       on the hardware platform used. The value
71624 +       IFX_ETHSW_TRAFFIC_CLASS_DISABLE disables overwriting the given
71625 +       class assignment. */
71626 +   IFX_uint8_t                                  nClassOfService;
71627 +   /** Robustness variable.
71628 +       Used when the hardware-based IGMP/MLD snooping function is enabled. This
71629 +       robust variable is used in case IGMP hardware learning is
71630 +       enabled ('eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_AUTOLEARNING').
71631 +       Supported range: 1 ... 3 */
71632 +   IFX_uint8_t                                  nRobust;
71633 +   /** Query interval.
71634 +       Used to define the query interval in units of 100 ms when the
71635 +       hardware-based IGMP/MLD snooping function is enabled.
71636 +       The automatically learned router port will be aged out if no IGMP/MLD
71637 +       query frame is received from the router port
71638 +       for (nQueryInterval * nRobust) seconds.
71639 +       The supported range is from 100 ms to 25.5 s, with a default value
71640 +       of 10 s. This query interval is used in case IGMP hardware learning is
71641 +       enabled ('eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_AUTOLEARNING'). */
71642 +   IFX_uint8_t                                  nQueryInterval;
71643 +   /** IGMP/MLD report suppression and Join Aggregation control.
71644 +       Whenever the report message is already sent out for the same multicast
71645 +       group, the successive report message within the
71646 +       query-max-responsetime with the same group ID will be filtered
71647 +       by the switch. This is called report suppression.
71648 +       Whenever the join message is already sent out for the same multicast
71649 +       group, the successive join message with the same group ID will be filtered.
71650 +       This is called join aggregation. This suppression control is used in
71651 +       case IGMP hardware learning is
71652 +       enable ('eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_AUTOLEARNING'). */
71653 +   IFX_ETHSW_multicastReportSuppression_t       eSuppressionAggregation;
71654 +   /** Hardware IGMP snooping fast leave option.
71655 +       Allows the hardware to automatically clear the membership
71656 +       when receiving the IGMP leave packet. This
71657 +       fast leave option is used in case IGMP hardware learning is
71658 +       enabled ('eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_AUTOLEARNING').
71659 +       Note: The fast-leave option shall only be enabled where only
71660 +       one host is connected to each interface.
71661 +       If fast-leave is enabled where more than one host is connected
71662 +       to an interface, some hosts might be dropped inadvertently.
71663 +       Fast-leave processing is supported only with IGMP version 2 hosts. */
71664 +   IFX_boolean_t                                bFastLeave;
71665 +   /** Hardware router port auto-learning. Allows for the
71666 +       ports on which a router is located to be learned automatically. This router port learning option is
71667 +       used in case IGMP hardware learning is
71668 +       enabled ('eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_AUTOLEARNING'). */
71669 +   IFX_boolean_t                                bLearningRouter;
71670 +}IFX_ETHSW_multicastSnoopCfg_t;
71671 +
71672 +/** Add an Ethernet port as router port to the switch hardware multicast table.
71673 +    Used by \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_ADD
71674 +    and \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_REMOVE. */
71675 +typedef struct
71676 +{
71677 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71678 +       dependent. An error code is delivered if the selected port is not
71679 +       available.
71680 +
71681 +       \remarks
71682 +       This field is used as portmap field, when the MSB bit is set.
71683 +       In portmap mode, every value bit represents an Ethernet port.
71684 +       LSB represents Port 0 with incrementing counting.
71685 +       The (MSB - 1) bit represent the last port.
71686 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
71687 +       marking it as portmap variable.
71688 +       Checking the portmap flag can be done by
71689 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
71690 +   IFX_uint8_t                                  nPortId;
71691 +}IFX_ETHSW_multicastRouter_t;
71692 +
71693 +/** Check if a port has been selected as a router port.
71694 +    Used by \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_READ. */
71695 +typedef struct
71696 +{
71697 +   /** Restart the get operation from the start of the table. Otherwise
71698 +       return the next table entry (next to the entry that was returned
71699 +       during the previous get operation). This parameter is always reset
71700 +       during the read operation. This boolean parameter is set by the
71701 +       calling application. */
71702 +   IFX_boolean_t                                bInitial;
71703 +   /** Indicates that the read operation got all last valid entries of the
71704 +       table. This boolean parameter is set by the switch API
71705 +       when the Switch API is called after the last valid one was returned already. */
71706 +   IFX_boolean_t                                bLast;
71707 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71708 +       dependent. An error code is delivered if the selected port is not
71709 +       available. */
71710 +   IFX_uint8_t                                  nPortId;
71711 +}IFX_ETHSW_multicastRouterRead_t;
71712 +
71713 +/** This is a union to describe the IPv4 and IPv6 parameter.
71714 +    Used by \ref IFX_ETHSW_multicastTable_t
71715 +    and \ref IFX_ETHSW_multicastTableRead_t. */
71716 +typedef union
71717 +{
71718 +   /** Describe the IPv4 address.
71719 +       Only used if the IPv4 address should be read or configured.
71720 +       Cannot be used together with the IPv6 address fields. */
71721 +   IFX_uint32_t                                 nIPv4;
71722 +   /** Describe the IPv6 address.
71723 +       Only used if the IPv6 address should be read or configured.
71724 +       Cannot be used together with the IPv4 address fields. */
71725 +   IFX_uint16_t                                 nIPv6[8];
71726 +}IFX_ETHSW_IP_t;
71727 +
71728 +/** Selection to use IPv4 or IPv6.
71729 +    Used by \ref IFX_ETHSW_multicastTable_t
71730 +    and \ref IFX_ETHSW_multicastTableRead_t. */
71731 +typedef enum
71732 +{
71733 +   /** IPv4 */
71734 +   IFX_ETHSW_IP_SELECT_IPV4                     = 0,
71735 +   /** IPv6 */
71736 +   IFX_ETHSW_IP_SELECT_IPV6                     = 1
71737 +}IFX_ETHSW_IP_Select_t;
71738 +
71739 +/** Defines the multicast group member mode.
71740 +    Used by \ref IFX_ETHSW_multicastTable_t
71741 +    and \ref IFX_ETHSW_multicastTableRead_t. */
71742 +typedef enum
71743 +{
71744 +   /** Include source IP address membership mode.
71745 +       Only supported for IGMPv3. */
71746 +   IFX_ETHSW_IGMP_MEMBER_INCLUDE                = 0,
71747 +   /** Exclude source IP address membership mode.
71748 +       Only supported for IGMPv3. */
71749 +   IFX_ETHSW_IGMP_MEMBER_EXCLUDE                = 1,
71750 +   /** Group source IP address is 'don't care'. This means all source IP
71751 +       addresses (*) are included for the multicast group membership.
71752 +       This is the default mode for IGMPv1 and IGMPv2. */
71753 +   IFX_ETHSW_IGMP_MEMBER_DONT_CARE              = 2
71754 +}IFX_ETHSW_IGMP_MemberMode_t;
71755 +
71756 +/** Add a host as a member to a multicast group.
71757 +    Used by \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_ADD and \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_REMOVE. */
71758 +typedef struct
71759 +{
71760 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71761 +       dependent. An error code is delivered if the selected port is not
71762 +       available. */
71763 +   IFX_uint8_t                                  nPortId;
71764 +   /** Select the IP version of the 'uIP_Gda' and 'uIP_Gsa' fields.
71765 +       Both fields support either IPv4 or IPv6. */
71766 +   IFX_ETHSW_IP_Select_t                        eIPVersion;
71767 +   /** Group Destination IP address (GDA). */
71768 +   IFX_ETHSW_IP_t                               uIP_Gda;
71769 +   /** Group Source IP address. Only used in case IGMPv3 support is enabled
71770 +       and 'eModeMember != IFX_ETHSW_IGMP_MEMBER_DONT_CARE'. */
71771 +   IFX_ETHSW_IP_t                               uIP_Gsa;
71772 +   /** Group member filter mode.
71773 +       This parameter is ignored when deleting a multicast membership table entry.
71774 +       The configurations 'IFX_ETHSW_IGMP_MEMBER_EXCLUDE'
71775 +       and 'IFX_ETHSW_IGMP_MEMBER_INCLUDE' are only supported
71776 +       if IGMPv3 is used. */
71777 +   IFX_ETHSW_IGMP_MemberMode_t                  eModeMember;
71778 +}IFX_ETHSW_multicastTable_t;
71779 +
71780 +/** Read out the multicast membership table.
71781 +    Used by \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_READ. */
71782 +typedef struct
71783 +{
71784 +   /** Restart the get operation from the beginning of the table. Otherwise
71785 +       return the next table entry (next to the entry that was returned
71786 +       during the previous get operation). This parameter is always reset
71787 +       during the read operation. This boolean parameter is set by the
71788 +       calling application. */
71789 +   IFX_boolean_t                                bInitial;
71790 +   /** Indicates that the read operation got all last valid entries of the
71791 +       table. This boolean parameter is set by the switch API
71792 +       when the Switch API is called after the last valid one was returned already. */
71793 +   IFX_boolean_t                                bLast;
71794 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
71795 +       dependent. An error code is delivered if the selected port is not
71796 +       available.
71797 +
71798 +       \remarks
71799 +       This field is used as portmap field, when the MSB bit is set.
71800 +       In portmap mode, every value bit represents an Ethernet port.
71801 +       LSB represents Port 0 with incrementing counting.
71802 +       The (MSB - 1) bit represent the last port.
71803 +       The macro \ref IFX_ETHSW_PORTMAP_FLAG_SET allows to set the MSB bit,
71804 +       marking it as portmap variable.
71805 +       Checking the portmap flag can be done by
71806 +       using the \ref IFX_ETHSW_PORTMAP_FLAG_GET macro. */
71807 +   IFX_uint8_t                                  nPortId;
71808 +   /** Select the IP version of the 'uIP_Gda' and 'uIP_Gsa' fields.
71809 +       Both fields support either IPv4 or IPv6. */
71810 +   IFX_ETHSW_IP_Select_t                        eIPVersion;
71811 +   /** Group Destination IP address (GDA). */
71812 +   IFX_ETHSW_IP_t                               uIP_Gda;
71813 +   /** Group Source IP address. Only used in case IGMPv3 support is enabled. */
71814 +   IFX_ETHSW_IP_t                               uIP_Gsa;
71815 +   /** Group member filter mode.
71816 +       This parameter is ignored when deleting a multicast membership table entry.
71817 +       The configurations 'IFX_ETHSW_IGMP_MEMBER_EXCLUDE'
71818 +       and 'IFX_ETHSW_IGMP_MEMBER_INCLUDE' are only supported
71819 +       if IGMPv3 is used. */
71820 +   IFX_ETHSW_IGMP_MemberMode_t                  eModeMember;
71821 +}IFX_ETHSW_multicastTableRead_t;
71822 +
71823 +/*@}*/ /* ETHSW_IOCTL_MULTICAST */
71824 +
71825 +/** \addtogroup ETHSW_IOCTL_OAM */
71826 +/*@{*/
71827 +
71828 +/** Maximum version information string length. */
71829 +#define IFX_ETHSW_VERSION_LEN 64
71830 +
71831 +/** Maximum String Length for the Capability String. */
71832 +#define IFX_ETHSW_CAP_STRING_LEN 128
71833 +
71834 +/** Sets the portmap flag of a PortID variable.
71835 +    Some Switch API commands allow to use a port index as portmap variable.
71836 +    This requires that the MSB bit is set to indicate that this variable
71837 +    contains a portmap, instead of a port index.
71838 +    In portmap mode, every value bit represents an Ethernet port.
71839 +    LSB represents Port 0 with incrementing counting.
71840 +    The (MSB - 1) bit represent the last port. */
71841 +#define IFX_ETHSW_PORTMAP_FLAG_SET(varType) (1 << ( sizeof(((varType *)0)->nPortId) * 8 - 1))
71842 +
71843 +/** Checks the portmap flag of a PortID variable.
71844 +    Some Switch API commands allow to use a port index as portmap variable.
71845 +    This requires that the MSB bit is set to indicate that this variable
71846 +    contains a portmap, instead of a port index.
71847 +    In portmap mode, every value bit represents an Ethernet port.
71848 +    LSB represents Port 0 with incrementing counting.
71849 +    The (MSB - 1) bit represent the last port. */
71850 +#define IFX_ETHSW_PORTMAP_FLAG_GET(varType) (1 << ( sizeof(((varType *)0)->nPortId) * 8 - 1))
71851 +
71852 +/** Data structure used to request the Switch API and device hardware
71853 +    version information. A zero-based index is provided to the Switch API that
71854 +    describes the request version information.
71855 +    Used by \ref IFX_ETHSW_VERSION_GET. */
71856 +typedef struct
71857 +{
71858 +   /** Version ID starting with 0. */
71859 +   IFX_uint16_t                                 nId;
71860 +   /** Name or ID of the version information. */
71861 +   IFX_char_t                                   cName[IFX_ETHSW_VERSION_LEN];
71862 +   /** Version string information. */
71863 +   IFX_char_t                                   cVersion[IFX_ETHSW_VERSION_LEN];
71864 +}IFX_ETHSW_version_t;
71865 +
71866 +/** Switch API hardware initialization mode.
71867 +    Used by \ref IFX_ETHSW_HW_Init_t. */
71868 +typedef enum
71869 +{
71870 +   /** Access the switch hardware to read out status and capability
71871 +       information. Then define the basic hardware configuration to bring
71872 +       the hardware into a pre-defined state. */
71873 +   IFX_ETHSW_HW_INIT_WR                         = 0,
71874 +   /** Access the switch hardware to read out status and capability
71875 +       information. Do not write any hardware configuration to the device.
71876 +       This means that the current existing hardware configuration remains
71877 +       unchanged. */
71878 +   IFX_ETHSW_HW_INIT_RO                         = 1,
71879 +   /** Initialize the switch software module but do not touch the switch
71880 +       hardware. This means that no read or write operations are done on
71881 +       the switch hardware. Status and capability information cannot be
71882 +       retrieved from the hardware. */
71883 +   IFX_ETHSW_HW_INIT_NO                         = 2
71884 +}IFX_ETHSW_HW_InitMode_t;
71885 +
71886 +/** Switch hardware platform initialization structure.
71887 +    Used by \ref IFX_ETHSW_HW_INIT. */
71888 +typedef struct
71889 +{
71890 +   /** Select the type of Switch API and hardware initialization. */
71891 +   IFX_ETHSW_HW_InitMode_t                      eInitMode;
71892 +}IFX_ETHSW_HW_Init_t;
71893 +
71894 +/** Aging Timer Value.
71895 +    Used by \ref IFX_ETHSW_cfg_t. */
71896 +typedef enum
71897 +{
71898 +   /** 1 second */
71899 +   IFX_ETHSW_AGETIMER_1_SEC                     = 1,
71900 +   /** 10 seconds */
71901 +   IFX_ETHSW_AGETIMER_10_SEC                    = 2,
71902 +   /** 300 seconds */
71903 +   IFX_ETHSW_AGETIMER_300_SEC                   = 3,
71904 +   /** 1 hour */
71905 +   IFX_ETHSW_AGETIMER_1_HOUR                    = 4,
71906 +   /** 24 hours */
71907 +   IFX_ETHSW_AGETIMER_1_DAY                     = 5
71908 +}IFX_ETHSW_ageTimer_t;
71909 +
71910 +/** Ethernet port speed mode.
71911 +    A port might support only a subset of the possible settings.
71912 +    Used by \ref IFX_ETHSW_portLinkCfg_t. */
71913 +typedef enum
71914 +{
71915 +   /** 10 Mbit/s */
71916 +   IFX_ETHSW_PORT_SPEED_10                      = 10,
71917 +   /** 100 Mbit/s */
71918 +   IFX_ETHSW_PORT_SPEED_100                     = 100,
71919 +   /** 200 Mbit/s */
71920 +   IFX_ETHSW_PORT_SPEED_200                     = 200,
71921 +   /** 1000 Mbit/s */
71922 +   IFX_ETHSW_PORT_SPEED_1000                    = 1000
71923 +}IFX_ETHSW_portSpeed_t;
71924 +
71925 +/** Ethernet port duplex status.
71926 +    Used by \ref IFX_ETHSW_portLinkCfg_t. */
71927 +typedef enum
71928 +{
71929 +   /** Port operates in full-duplex mode */
71930 +   IFX_ETHSW_DUPLEX_FULL                        = 0,
71931 +   /** Port operates in half-duplex mode */
71932 +   IFX_ETHSW_DUPLEX_HALF                        = 1
71933 +}IFX_ETHSW_portDuplex_t;
71934 +
71935 +/** Force the MAC and PHY link modus.
71936 +    Used by \ref IFX_ETHSW_portLinkCfg_t. */
71937 +typedef enum
71938 +{
71939 +   /** Link up. Any connected LED
71940 +       still behaves based on the real PHY status. */
71941 +   IFX_ETHSW_PORT_LINK_UP                       = 0,
71942 +   /** Link down. */
71943 +   IFX_ETHSW_PORT_LINK_DOWN                     = 1
71944 +}IFX_ETHSW_portLink_t;
71945 +
71946 +/** Enumeration used for phone capability types.
71947 +    Used by \ref IFX_ETHSW_cap_t. */
71948 +typedef enum
71949 +{
71950 +   /** Number of physical Ethernet ports. */
71951 +   IFX_ETHSW_CAP_TYPE_PORT                      = 0,
71952 +   /** Number of virtual Ethernet ports. */
71953 +   IFX_ETHSW_CAP_TYPE_VIRTUAL_PORT              = 1,
71954 +   /** Size of internal packet memory [in Bytes]. */
71955 +   IFX_ETHSW_CAP_TYPE_BUFFER_SIZE               = 2,
71956 +   /** Buffer segment size.
71957 +       Byte size of a segment, used to store received packet data. */
71958 +   IFX_ETHSW_CAP_TYPE_SEGMENT_SIZE              = 3,
71959 +   /** Number of priority queues per device. */
71960 +   IFX_ETHSW_CAP_TYPE_PRIORITY_QUEUE            = 4,
71961 +   /** Number of meter instances. */
71962 +   IFX_ETHSW_CAP_TYPE_METER                     = 5,
71963 +   /** Number of rate shaper instances. */
71964 +   IFX_ETHSW_CAP_TYPE_RATE_SHAPER               = 6,
71965 +   /** Number of VLAN groups that can be configured on the switch hardware. */
71966 +   IFX_ETHSW_CAP_TYPE_VLAN_GROUP                = 7,
71967 +   /** Number of Filtering Identifiers (FIDs) */
71968 +   IFX_ETHSW_CAP_TYPE_FID                       = 8,
71969 +   /** Number of MAC table entries */
71970 +   IFX_ETHSW_CAP_TYPE_MAC_TABLE_SIZE            = 9,
71971 +   /** Number of multicast level 3 hardware table entries */
71972 +   IFX_ETHSW_CAP_TYPE_MULTICAST_TABLE_SIZE      = 10,
71973 +   /** Number of supported PPPoE sessions. */
71974 +   IFX_ETHSW_CAP_TYPE_PPPOE_SESSION             = 11,
71975 +   /** Last Capability Index */
71976 +   IFX_ETHSW_CAP_TYPE_LAST                      = 12
71977 +} IFX_ETHSW_capType_t;
71978 +
71979 +/** Capability structure.
71980 +    Used by \ref IFX_ETHSW_CAP_GET. */
71981 +typedef struct
71982 +{
71983 +   /** Defines the capability type, see \ref IFX_ETHSW_capType_t.*/
71984 +   IFX_ETHSW_capType_t                          nCapType;
71985 +   /** Description of the capability. */
71986 +   IFX_char_t                                   cDesc[IFX_ETHSW_CAP_STRING_LEN];
71987 +   /** Defines if, what or how many are available. The definition of cap
71988 + depends on the type, see captype. */
71989 +   IFX_uint32_t                                 nCap;
71990 +} IFX_ETHSW_cap_t;
71991 +
71992 +/** Global switch configuration.
71993 +    Used by \ref IFX_ETHSW_CFG_SET and \ref IFX_ETHSW_CFG_GET. */
71994 +typedef struct
71995 +{
71996 +   /** MAC table aging timer. After this timer expires the MAC table
71997 +       entry is aged out. */
71998 +   IFX_ETHSW_ageTimer_t                         eMAC_TableAgeTimer;
71999 +   /** VLAN Awareness. The switch is VLAN unaware if this variable is disabled.
72000 +       In this mode, no VLAN-related APIs are supported and return with an error.
72001 +       The existing VLAN configuration is discarded when VLAN is disabled again. */
72002 +   IFX_boolean_t                                bVLAN_Aware;
72003 +   /** Maximum Ethernet packet length. */
72004 +   IFX_uint16_t                                 nMaxPacketLen;
72005 +   /** Automatic MAC address table learning limitation consecutive action.
72006 +       These frame addresses are not learned, but there exists control as to whether
72007 +       the frame is still forwarded or dropped.
72008 +
72009 +       - IFX_FALSE: Drop
72010 +       - IFX_TRUE: Forward
72011 +   */
72012 +   IFX_boolean_t                                bLearningLimitAction;
72013 +   /** Pause frame MAC source address mode. If enabled, use the alternative
72014 +       address specified with 'nMAC'. */
72015 +   IFX_boolean_t                                bPauseMAC_ModeSrc;
72016 +   /** Pause frame MAC source address. */
72017 +   IFX_uint8_t                                  nPauseMAC_Src[IFX_MAC_ADDRESS_LENGTH];
72018 +}IFX_ETHSW_cfg_t;
72019 +
72020 +/** Port Enable Options.
72021 +    Used by \ref IFX_ETHSW_portCfg_t. */
72022 +typedef enum
72023 +{
72024 +   /** The port is disabled in both directions. */
72025 +   IFX_ETHSW_PORT_DISABLE                       = 0,
72026 +   /** The port is enabled in both directions (ingress and egress). */
72027 +   IFX_ETHSW_PORT_ENABLE_RXTX                   = 1,
72028 +   /** The port is enabled in the receive (ingress) direction only. */
72029 +   IFX_ETHSW_PORT_ENABLE_RX                     = 2,
72030 +   /** The port is enabled in the transmit (egress) direction only. */
72031 +   IFX_ETHSW_PORT_ENABLE_TX                     = 3
72032 +}IFX_ETHSW_portEnable_t;
72033 +
72034 +/** Port Mirror Options.
72035 +    Used by \ref IFX_ETHSW_portCfg_t. */
72036 +typedef enum
72037 +{
72038 +   /** Mirror Feature is disabled. Normal port usage. */
72039 +   IFX_ETHSW_PORT_MONITOR_NONE                  = 0,
72040 +   /** Port Ingress packets are mirrored to the monitor port. */
72041 +   IFX_ETHSW_PORT_MONITOR_RX                    = 1,
72042 +   /** Port Egress packets are mirrored to the monitor port. */
72043 +   IFX_ETHSW_PORT_MONITOR_TX                    = 2,
72044 +   /** Port Ingress and Egress packets are mirrored to the monitor port. */
72045 +   IFX_ETHSW_PORT_MONITOR_RXTX                  = 3,
72046 +   /** Packet mirroring of 'unknown VLAN violation' frames. */
72047 +   IFX_ETHSW_PORT_MONITOR_VLAN_UNKNOWN          = 4,
72048 +   /** Packet mirroring of 'VLAN ingress or egress membership violation' frames. */
72049 +   IFX_ETHSW_PORT_MONITOR_VLAN_MEMBERSHIP       = 16,
72050 +   /** Packet mirroring of 'port state violation' frames. */
72051 +   IFX_ETHSW_PORT_MONITOR_PORT_STATE            = 32,
72052 +   /** Packet mirroring of 'MAC learning limit violation' frames. */
72053 +   IFX_ETHSW_PORT_MONITOR_LEARNING_LIMIT        = 64,
72054 +   /** Packet mirroring of 'port lock violation' frames. */
72055 +   IFX_ETHSW_PORT_MONITOR_PORT_LOCK             = 128
72056 +}IFX_ETHSW_portMonitor_t;
72057 +
72058 +/** Ethernet flow control status.
72059 +    Used by \ref IFX_ETHSW_portCfg_t. */
72060 +typedef enum
72061 +{
72062 +   /** Automatic flow control mode selection through auto-negotiation. */
72063 +   IFX_ETHSW_FLOW_AUTO                          = 0,
72064 +   /** Receive flow control only */
72065 +   IFX_ETHSW_FLOW_RX                            = 1,
72066 +   /** Transmit flow control only */
72067 +   IFX_ETHSW_FLOW_TX                            = 2,
72068 +   /** Receive and Transmit flow control */
72069 +   IFX_ETHSW_FLOW_RXTX                          = 3,
72070 +   /** No flow control */
72071 +   IFX_ETHSW_FLOW_OFF                           = 4
72072 +}IFX_ETHSW_portFlow_t;
72073 +
72074 +/** Port Configuration.
72075 +    Used by \ref IFX_ETHSW_PORT_CFG_GET and \ref IFX_ETHSW_PORT_CFG_SET. */
72076 +typedef struct
72077 +{
72078 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72079 +       dependent. An error code is delivered if the selected port is not
72080 +       available. */
72081 +   IFX_uint8_t                                  nPortId;
72082 +   /** Enable Port (ingress only, egress only, both directions, or disabled).
72083 +       This parameter is used for Spanning Tree Protocol and 802.1X applications. */
72084 +   IFX_ETHSW_portEnable_t                       eEnable;
72085 +   /** Drop unknown unicast packets.
72086 +       Do not send out unknown unicast packets on this port,
72087 +       if the boolean parameter is enabled. By default packets of this type
72088 +       are forwarded to this port. */
72089 +   IFX_boolean_t                                bUnicastUnknownDrop;
72090 +   /** Drop unknown multicast packets.
72091 +       Do not send out unknown multicast packets on this port,
72092 +       if boolean parameter is enabled. By default packets of this type
72093 +       are forwarded to this port. */
72094 +   IFX_boolean_t                                bMulticastUnknownDrop;
72095 +   /** Drop reserved packet types
72096 +       (destination address from '01 80 C2 00 00 00' to
72097 +       '01 80 C2 00 00 2F') received on this port. */
72098 +   IFX_boolean_t                                bReservedPacketDrop;
72099 +   /** Drop Broadcast packets received on this port. By default packets of this
72100 +     type are forwarded to this port. */
72101 +   IFX_boolean_t                                bBroadcastDrop;
72102 +   /** Enables MAC address table aging.
72103 +       The MAC table entries learned on this port are removed after the
72104 +       aging time has expired.
72105 +       The aging time is a global parameter, common to all ports. */
72106 +   IFX_boolean_t                                bAging;
72107 +   /** Automatic MAC address table learning locking on the port specified
72108 +       by 'nPortId'. */
72109 +   IFX_boolean_t                                bLearningMAC_PortLock;
72110 +   /** Automatic MAC address table learning limitation on this port.
72111 +       The learning functionality is disabled when the limit value is zero.
72112 +       The value 0xFFFF to allow unlimited learned address. */
72113 +   IFX_uint16_t                                 nLearningLimit;
72114 +   /** Port Flow Control Status. Enables the flow control function. */
72115 +   IFX_ETHSW_portFlow_t                         eFlowCtrl;
72116 +   /** Port monitor feature. Allows forwarding of egress and/or ingress
72117 +       packets to the monitor port. If enabled, the monitor port gets
72118 +       a copy of the selected packet type. */
72119 +   IFX_ETHSW_portMonitor_t                      ePortMonitor;
72120 +}IFX_ETHSW_portCfg_t;
72121 +
72122 +/** Special tag Ethertype mode */
72123 +typedef enum
72124 +{
72125 +   /** The EtherType field of the Special Tag of egress packets is always set
72126 +       to a prefined value. This same defined value applies for all
72127 +       switch ports. */
72128 +   IFX_ETHSW_CPU_ETHTYPE_PREDEFINED             = 0,
72129 +   /** The Ethertype field of the Special Tag of egress packets is set to
72130 +       the FlowID parameter, which is a results of the switch flow
72131 +       classification result. The switch flow table rule provides this
72132 +       FlowID as action parameter. */
72133 +   IFX_ETHSW_CPU_ETHTYPE_FLOWID                 = 1
72134 +}IFX_ETHSW_CPU_SpecialTagEthType_t;
72135 +
72136 +/** Defines one port that is directly connected to the software running on a CPU.
72137 +    Used by \ref IFX_ETHSW_CPU_PORT_CFG_SET and \ref IFX_ETHSW_CPU_PORT_CFG_GET. */
72138 +typedef struct
72139 +{
72140 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72141 +       dependent. An error code is delivered if the selected port is not
72142 +       available. */
72143 +   IFX_uint8_t                                  nPortId;
72144 +   /** CPU port validity.
72145 +       Set command: set true to define a CPU port, set false to undo the setting.
72146 +       Get command: true if defined as CPU, false if not defined as CPU port. */
72147 +   IFX_boolean_t                                bCPU_PortValid;
72148 +   /** Special tag enable in ingress direction. */
72149 +   IFX_boolean_t                                bSpecialTagIngress;
72150 +   /** Special tag enable in egress direction. */
72151 +   IFX_boolean_t                                bSpecialTagEgress;
72152 +   /** Enable FCS check
72153 +
72154 +       - IFX_FALSE: No check, forward all frames
72155 +       - IFX_TRUE: Check FCS, drop frames with errors
72156 +   */
72157 +   IFX_boolean_t                                bFcsCheck;
72158 +   /** Enable FCS generation
72159 +
72160 +       - IFX_FALSE: Forward packets without FCS
72161 +       - IFX_TRUE: Generate FCS for all frames
72162 +   */
72163 +   IFX_boolean_t                                bFcsGenerate;
72164 +   /** Special tag Ethertype mode. */
72165 +   IFX_ETHSW_CPU_SpecialTagEthType_t            bSpecialTagEthType;
72166 +}IFX_ETHSW_CPU_PortCfg_t;
72167 +
72168 +/** Ethernet layer-2 header selector, when adding or removing on
72169 +    transmitted packets.
72170 +    Used by \ref IFX_ETHSW_CPU_PortExtendCfg_t. */
72171 +typedef enum
72172 +{
72173 +   /** No additional Ethernet header. */
72174 +   IFX_ETHSW_CPU_HEADER_NO                      = 0,
72175 +   /** Additional Ethernet header. */
72176 +   IFX_ETHSW_CPU_HEADER_MAC                     = 1,
72177 +   /** Additional Ethernet- and VLAN- header. */
72178 +   IFX_ETHSW_CPU_HEADER_VLAN                    = 2
72179 +}IFX_ETHSW_CPU_HeaderMode_t;
72180 +
72181 +/** CPU Port Layer-2 Header extension.
72182 +    Used by \ref IFX_ETHSW_CPU_PortExtendCfg_t. */
72183 +typedef struct
72184 +{
72185 +   /** Packet MAC Source Address. */
72186 +   IFX_uint8_t                                  nMAC_Src[IFX_MAC_ADDRESS_LENGTH];
72187 +   /** Packet MAC Destination Address. */
72188 +   IFX_uint8_t                                  nMAC_Dst[IFX_MAC_ADDRESS_LENGTH];
72189 +   /** Packet EtherType Field. */
72190 +   IFX_uint16_t                                 nEthertype;
72191 +   /** VLAN Tag Priority Field.
72192 +       Only used when adding VLAN tag is
72193 +       enabled (eHeaderAdd=IFX_ETHSW_CPU_HEADER_VLAN). */
72194 +   IFX_uint8_t                                  nVLAN_Prio;
72195 +   /** VLAN Tag Canonical Format Identifier.
72196 +       Only used when adding VLAN tag is
72197 +       enabled (eHeaderAdd=IFX_ETHSW_CPU_HEADER_VLAN). */
72198 +   IFX_uint8_t                                  nVLAN_CFI;
72199 +   /** VLAN Tag VLAN ID.
72200 +       Only used when adding VLAN tag is
72201 +       enabled (eHeaderAdd=IFX_ETHSW_CPU_HEADER_VLAN). */
72202 +   IFX_uint16_t                                 nVLAN_ID;
72203 +}IFX_ETHSW_CPU_Header_t;
72204 +
72205 +/** CPU port PAUSE frame handling.
72206 +    Used by \ref IFX_ETHSW_CPU_PortExtendCfg_t. */
72207 +typedef enum
72208 +{
72209 +   /** Forward all PAUSE frames coming from the switch macro towards
72210 +       the DMA channel. These frames do not influence the packet transmission. */
72211 +   IFX_ETHSW_CPU_PAUSE_FORWARD                  = 0,
72212 +   /** Dispatch all PAUSE frames coming from the switch macro towards
72213 +       the DMA channel. These are filtered out and the packets transmission is
72214 +       stopped and restarted accordingly. */
72215 +   IFX_ETHSW_CPU_PAUSE_DISPATCH                 = 1
72216 +}IFX_ETHSW_CPU_Pause_t;
72217 +
72218 +/** Ethernet port interface mode.
72219 +    A port might support only a subset of the possible settings.
72220 +    Used by \ref IFX_ETHSW_portLinkCfg_t. */
72221 +typedef enum
72222 +{
72223 +   /** Normal PHY interface (twisted pair), use the internal MII Interface. */
72224 +   IFX_ETHSW_PORT_HW_MII                        = 0,
72225 +   /** Reduced MII interface in normal mode. */
72226 +   IFX_ETHSW_PORT_HW_RMII                       = 1,
72227 +   /** GMII or MII, depending upon the speed. */
72228 +   IFX_ETHSW_PORT_HW_GMII                       = 2,
72229 +   /** RGMII mode. */
72230 +   IFX_ETHSW_PORT_HW_RGMII                      = 3
72231 +}IFX_ETHSW_MII_Mode_t;
72232 +
72233 +/** Ethernt port configuration for PHY or MAC mode.
72234 +    Used by \ref IFX_ETHSW_portLinkCfg_t. */
72235 +typedef enum
72236 +{
72237 +   /** MAC Mode. The Ethernet port is configured to work in MAC mode. */
72238 +   IFX_ETHSW_PORT_MAC                           = 0,
72239 +   /** PHY Mode. The Ethernet port is configured to work in PHY mode. */
72240 +   IFX_ETHSW_PORT_PHY                           = 1
72241 +}IFX_ETHSW_MII_Type_t;
72242 +
72243 +/** Ethernet port clock source configuration.
72244 +    Used by \ref IFX_ETHSW_portLinkCfg_t. */
72245 +typedef enum
72246 +{
72247 +   /** Clock Mode not applicable. */
72248 +   IFX_ETHSW_PORT_CLK_NA                        = 0,
72249 +   /** Clock Master Mode. The port is configured to provide the clock as output signal. */
72250 +   IFX_ETHSW_PORT_CLK_MASTER                    = 1,
72251 +   /** Clock Slave Mode. The port is configured to use the input clock signal. */
72252 +   IFX_ETHSW_PORT_CLK_SLAVE                     = 2
72253 +}IFX_ETHSW_clkMode_t;
72254 +
72255 +/** Additional CPU port configuration for platforms where the CPU port is
72256 +    fixed set on a dedicated port.
72257 +
72258 +    Used by \ref IFX_ETHSW_CPU_PORT_EXTEND_CFG_SET
72259 +    and \ref IFX_ETHSW_CPU_PORT_EXTEND_CFG_GET. */
72260 +typedef struct
72261 +{
72262 +   /** Add Ethernet layer-2 header (also VLAN) to the transmit packet.
72263 +       The corresponding header fields are set in 'sHeader'. */
72264 +   IFX_ETHSW_CPU_HeaderMode_t                   eHeaderAdd;
72265 +   /** Remove Ethernet layer-2 header (also VLAN) for packets going from
72266 +       Ethernet switch to the DMA. Only the first VLAN tag found is removed
72267 +       and additional available VLAN tags remain untouched. */
72268 +   IFX_boolean_t                                bHeaderRemove;
72269 +   /** Ethernet layer-2 header information. Used when adding a header to the
72270 +       transmitted packet. The parameter 'eHeaderAdd' selects the mode if
72271 +       a layer-2 header should be added (including VLAN).
72272 +       This structure contains all fields of the Ethernet and VLAN header. */
72273 +   IFX_ETHSW_CPU_Header_t                       sHeader;
72274 +   /** Describes how the port handles received PAUSE frames coming from the
72275 +       switch. Either forward them to DMA or stop/start transmission.
72276 +       Note that the parameter 'eFlowCtrl' of the
72277 +       command 'IFX_ETHSW_PORT_CFG_SET' determines whether the switch
72278 +       generates PAUSE frames. */
72279 +   IFX_ETHSW_CPU_Pause_t                        ePauseCtrl;
72280 +   /** Remove the CRC (FCS) of all packets coming from the switch towards
72281 +       the DMA channel.
72282 +       Note that the FCS check and generation option can be configured
72283 +       using 'IFX_ETHSW_CPU_PORT_CFG_SET'. */
72284 +   IFX_boolean_t                                bFcsRemove;
72285 +   /** Port map of Ethernet switch ports that are assigned to the WAN side
72286 +       (dedicated for applications where ports are grouped into WAN- and
72287 +       LAN- segments). All ports that are not selected belong to the LAN segment.
72288 +       The LSB bit represents port 0, the higher bits represent the higher
72289 +       port numbers. */
72290 +   IFX_uint32_t                                 nWAN_Ports;
72291 +}IFX_ETHSW_CPU_PortExtendCfg_t;
72292 +
72293 +/** Ethernet port link, speed status and flow control status.
72294 +    Used by \ref IFX_ETHSW_PORT_LINK_CFG_GET
72295 +    and \ref IFX_ETHSW_PORT_LINK_CFG_SET. */
72296 +typedef struct
72297 +{
72298 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72299 +       dependent. An error code is delivered if the selected port is not
72300 +       available. */
72301 +   IFX_uint8_t                                  nPortId;
72302 +   /** Force Port Duplex Mode.
72303 +
72304 +       - IFX_FALSE: Negotiate Duplex Mode. Auto-negotiation mode. Negotiated
72305 +         duplex mode given in 'eDuplex'
72306 +         during IFX_ETHSW_PORT_LINK_CFG_GET calls.
72307 +       - IFX_TRUE: Force Duplex Mode. Force duplex mode in 'eDuplex'.
72308 +   */
72309 +   IFX_boolean_t                                bDuplexForce;
72310 +   /** Port Duplex Status. */
72311 +   IFX_ETHSW_portDuplex_t                       eDuplex;
72312 +   /** Force Link Speed.
72313 +
72314 +       - IFX_FALSE: Negotiate Link Speed. Negotiated speed given in
72315 +         'eSpeed' during IFX_ETHSW_PORT_LINK_CFG_GET calls.
72316 +       - IFX_TRUE: Force Link Speed. Forced speed mode in 'eSpeed'.
72317 +   */
72318 +   IFX_boolean_t                                bSpeedForce;
72319 +   /** Ethernet port link up/down and speed status. */
72320 +   IFX_ETHSW_portSpeed_t                        eSpeed;
72321 +  /** Force Link.
72322 +
72323 +       - IFX_FALSE: Auto-negotiate Link. Current link status is given in
72324 +         'eLink' during IFX_ETHSW_PORT_LINK_CFG_GET calls.
72325 +       - IFX_TRUE: Force Duplex Mode. Force duplex mode in 'eLink'.
72326 +   */
72327 +   IFX_boolean_t                                bLinkForce;
72328 +   /** Link Status. Read out the current link status.
72329 +       Note that the link could be forced by setting 'bLinkForce'. */
72330 +   IFX_ETHSW_portLink_t                         eLink;
72331 +   /** Selected interface mode (MII/RMII/RGMII/GMII). */
72332 +   IFX_ETHSW_MII_Mode_t                         eMII_Mode;
72333 +   /** Select MAC or PHY mode (PHY = Reverse xMII). */
72334 +   IFX_ETHSW_MII_Type_t                         eMII_Type;
72335 +   /** Interface Clock mode (used for RMII mode). */
72336 +   IFX_ETHSW_clkMode_t                          eClkMode;
72337 +   /** 'Low Power Idle' Support for 'Energy Efficient Ethernet'.
72338 +       Only enable this feature in case the attached PHY also supports it. */
72339 +   IFX_boolean_t                                bLPI;
72340 +}IFX_ETHSW_portLinkCfg_t;
72341 +
72342 +/** Ethernet Interface RGMII Clock Configuration. Only needed in case the
72343 +    interface runs in RGMII mode.
72344 +    Used by \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_SET
72345 +    and \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_GET. */
72346 +typedef struct
72347 +{
72348 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72349 +       dependent. An error code is delivered if the selected port is not
72350 +       available. */
72351 +   IFX_uint8_t                                  nPortId;
72352 +   /** Clock Delay RX [multiple of 500 ps]. */
72353 +   IFX_uint8_t                                  nDelayRx;
72354 +   /** Clock Delay TX [multiple of 500 ps]. */
72355 +   IFX_uint8_t                                  nDelayTx;
72356 +}IFX_ETHSW_portRGMII_ClkCfg_t;
72357 +
72358 +/** Query whether the Ethernet switch hardware has detected a connected
72359 +    PHY on the port.
72360 +    Used by \ref IFX_ETHSW_PORT_PHY_QUERY. */
72361 +typedef struct
72362 +{
72363 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72364 +       dependent. An error code is delivered if the selected port is not
72365 +       available. */
72366 +   IFX_uint8_t                                  nPortId;
72367 +   /** Check if the Ethernet switch hardware has detected a connected PHY
72368 +       on this port. */
72369 +   IFX_boolean_t                                bPHY_Present;
72370 +}IFX_ETHSW_portPHY_Query_t;
72371 +
72372 +/** Ethernet PHY address definition. Defines the relationship between a
72373 +    bridge port and the MDIO address of a PHY that is attached to this port.
72374 +    Used by \ref IFX_ETHSW_PORT_PHY_ADDR_GET. */
72375 +typedef struct
72376 +{
72377 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72378 +       dependent. An error code is delivered if the selected port is not
72379 +       available. */
72380 +   IFX_uint8_t                                  nPortId;
72381 +   /** Device address on the MDIO interface */
72382 +   IFX_uint8_t                                  nAddressDev;
72383 +}IFX_ETHSW_portPHY_Addr_t;
72384 +
72385 +/** Port redirection control.
72386 +    Used by \ref IFX_ETHSW_PORT_REDIRECT_GET
72387 +    and \ref IFX_ETHSW_PORT_REDIRECT_SET. */
72388 +typedef struct
72389 +{
72390 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72391 +       dependent. An error code is delivered if the selected port is not
72392 +       available. */
72393 +   IFX_uint8_t                                  nPortId;
72394 +   /** Port Redirect Option.
72395 +       If enabled, all packets destined to 'nPortId' are redirected to the
72396 +       CPU port. The destination port map in the status header information is
72397 +       not changed so that the original destination port can be identified by
72398 +       software. */
72399 +   IFX_boolean_t                                bRedirectEgress;
72400 +   /** Port Ingress Direct Forwarding.
72401 +       If enabled, all packets sourced from 'nPortId' are directly forwarded to queue 0
72402 +       of the CPU port. These packets are not modified and are not affected by
72403 +       normal learning, look up, VLAN processing and queue selection. */
72404 +   IFX_boolean_t                                bRedirectIngress;
72405 +}IFX_ETHSW_portRedirectCfg_t;
72406 +
72407 +/** Port monitor configuration.
72408 +    Used by \ref IFX_ETHSW_MONITOR_PORT_CFG_GET
72409 +    and \ref IFX_ETHSW_MONITOR_PORT_CFG_SET. */
72410 +typedef struct
72411 +{
72412 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72413 +       dependent. An error code is delivered if the selected port is not
72414 +       available. */
72415 +   IFX_uint8_t                                  nPortId;
72416 +   /** This port is used as a monitor port. To use this feature, the port
72417 +     mirror function is enabled on one or more ports. */
72418 +   IFX_boolean_t                                bMonitorPort;
72419 +}IFX_ETHSW_monitorPortCfg_t;
72420 +
72421 +/**
72422 + RMON Counters - Type 1.
72423 + This structure contains the RMON counters of one Ethernet Switch Port.
72424 +    Used by \ref IFX_ETHSW_RMON_GET. */
72425 +typedef struct
72426 +{
72427 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72428 +       dependent. An error code is delivered if the selected port is not
72429 +       available. This parameter specifies for which MAC port the RMON1
72430 +       counter is read. It has to be set by the application before
72431 +       calling \ref IFX_ETHSW_RMON_GET. */
72432 +   IFX_uint8_t                                  nPortId;
72433 +   /** Receive Packet Count (only packets that are accepted and not discarded). */
72434 +   IFX_uint32_t                                 nRxGoodPkts;
72435 +   /** Receive Unicast Packet Count. */
72436 +   IFX_uint32_t                                 nRxUnicastPkts;
72437 +   /** Receive Broadcast Packet Count. */
72438 +   IFX_uint32_t                                 nRxBroadcastPkts;
72439 +   /** Receive Multicast Packet Count. */
72440 +   IFX_uint32_t                                 nRxMulticastPkts;
72441 +   /** Receive FCS Error Packet Count. */
72442 +   IFX_uint32_t                                 nRxFCSErrorPkts;
72443 +   /** Receive Undersize Good Packet Count. */
72444 +   IFX_uint32_t                                 nRxUnderSizeGoodPkts;
72445 +   /** Receive Oversize Good Packet Count. */
72446 +   IFX_uint32_t                                 nRxOversizeGoodPkts;
72447 +   /** Receive Undersize Error Packet Count. */
72448 +   IFX_uint32_t                                 nRxUnderSizeErrorPkts;
72449 +   /** Receive Good Pause Packet Count. */
72450 +   IFX_uint32_t                                 nRxGoodPausePkts;
72451 +   /** Receive Oversize Error Packet Count. */
72452 +   IFX_uint32_t                                 nRxOversizeErrorPkts;
72453 +   /** Receive Align Error Packet Count. */
72454 +   IFX_uint32_t                                 nRxAlignErrorPkts;
72455 +   /** Filtered Packet Count. */
72456 +   IFX_uint32_t                                 nRxFilteredPkts;
72457 +   /** Receive Size 64 Packet Count. */
72458 +   IFX_uint32_t                                 nRx64BytePkts;
72459 +   /** Receive Size 65-127 Packet Count. */
72460 +   IFX_uint32_t                                 nRx127BytePkts;
72461 +   /** Receive Size 128-255 Packet Count. */
72462 +   IFX_uint32_t                                 nRx255BytePkts;
72463 +   /** Receive Size 256-511 Packet Count. */
72464 +   IFX_uint32_t                                 nRx511BytePkts;
72465 +   /** Receive Size 512-1023 Packet Count. */
72466 +   IFX_uint32_t                                 nRx1023BytePkts;
72467 +   /** Receive Size 1024-1522 (or more, if configured) Packet Count. */
72468 +   IFX_uint32_t                                 nRxMaxBytePkts;
72469 +   /** Transmit Packet Count. */
72470 +   IFX_uint32_t                                 nTxGoodPkts;
72471 +   /** Transmit Unicast Packet Count. */
72472 +   IFX_uint32_t                                 nTxUnicastPkts;
72473 +   /** Transmit Broadcast Packet Count. */
72474 +   IFX_uint32_t                                 nTxBroadcastPkts;
72475 +   /** Transmit Multicast Packet Count. */
72476 +   IFX_uint32_t                                 nTxMulticastPkts;
72477 +   /** Transmit Single Collision Count. */
72478 +   IFX_uint32_t                                 nTxSingleCollCount;
72479 +   /** Transmit Multiple Collision Count. */
72480 +   IFX_uint32_t                                 nTxMultCollCount;
72481 +   /** Transmit Late Collision Count. */
72482 +   IFX_uint32_t                                 nTxLateCollCount;
72483 +   /** Transmit Excessive Collision Count. */
72484 +   IFX_uint32_t                                 nTxExcessCollCount;
72485 +   /** Transmit Collision Count. */
72486 +   IFX_uint32_t                                 nTxCollCount;
72487 +   /** Transmit Pause Packet Count. */
72488 +   IFX_uint32_t                                 nTxPauseCount;
72489 +   /** Transmit Size 64 Packet Count. */
72490 +   IFX_uint32_t                                 nTx64BytePkts;
72491 +   /** Transmit Size 65-127 Packet Count. */
72492 +   IFX_uint32_t                                 nTx127BytePkts;
72493 +   /** Transmit Size 128-255 Packet Count. */
72494 +   IFX_uint32_t                                 nTx255BytePkts;
72495 +   /** Transmit Size 256-511 Packet Count. */
72496 +   IFX_uint32_t                                 nTx511BytePkts;
72497 +   /** Transmit Size 512-1023 Packet Count. */
72498 +   IFX_uint32_t                                 nTx1023BytePkts;
72499 +   /** Transmit Size 1024-1522 (or more, if configured) Packet Count. */
72500 +   IFX_uint32_t                                 nTxMaxBytePkts;
72501 +   /** Transmit Drop Packet Count. */
72502 +   IFX_uint32_t                                 nTxDroppedPkts;
72503 +   /** Transmit Dropped Packet Count, based on Congestion Management. */
72504 +   IFX_uint32_t                                 nTxAcmDroppedPkts;
72505 +   /** Receive Dropped Packet Count. */
72506 +   IFX_uint32_t                                 nRxDroppedPkts;
72507 +   /** Receive Good Byte Count (64 bit). */
72508 +   IFX_uint64_t                                 nRxGoodBytes;
72509 +   /** Receive Bad Byte Count (64 bit). */
72510 +   IFX_uint64_t                                 nRxBadBytes;
72511 +   /** Transmit Good Byte Count (64 bit). */
72512 +   IFX_uint64_t                                 nTxGoodBytes;
72513 +}IFX_ETHSW_RMON_cnt_t;
72514 +
72515 +/** RMON Counter Clear.
72516 +    This structure specifies on which port the RMON counter should be deleted.
72517 +    Used by \ref IFX_ETHSW_RMON_CLEAR. */
72518 +typedef struct
72519 +{
72520 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72521 +       dependent. An error code is delivered if the selected port is not
72522 +       available. */
72523 +   IFX_uint8_t                                  nPortId;
72524 +}IFX_ETHSW_RMON_clear_t;
72525 +
72526 +/** MDIO Interface Configuration.
72527 +    Used by \ref IFX_ETHSW_MDIO_CFG_GET and \ref IFX_ETHSW_MDIO_CFG_SET. */
72528 +typedef struct
72529 +{
72530 +   /** MDIO interface clock and data rate [in kHz]. */
72531 +   IFX_uint32_t                                 nMDIO_Speed;
72532 +   /** MDIO interface enable. */
72533 +   IFX_boolean_t                                bMDIO_Enable;
72534 +}IFX_ETHSW_MDIO_cfg_t;
72535 +
72536 +/** MDIO Register Access.
72537 +    The 'nData' value is directly written to the device register
72538 +    or read from the device.
72539 +    Some PHY device registers have standard bit definitions as stated in
72540 +    IEEE 802.
72541 +    Used by \ref IFX_ETHSW_MDIO_DATA_READ and \ref IFX_ETHSW_MDIO_DATA_WRITE. */
72542 +typedef struct
72543 +{
72544 +   /** Device address on the MDIO interface */
72545 +   IFX_uint8_t                                  nAddressDev;
72546 +   /** Register address inside the device. */
72547 +   IFX_uint8_t                                  nAddressReg;
72548 +   /** Exchange data word with the device (read / write). */
72549 +   IFX_uint16_t                                 nData;
72550 +}IFX_ETHSW_MDIO_data_t;
72551 +
72552 +/** Enumeration for function status return. The upper four bits are reserved for
72553 +    error classification */
72554 +typedef enum
72555 +{
72556 +   IFX_ETHSW_statusOk                           = 0,
72557 +   /** Invalid function parameter */
72558 +   IFX_ETHSW_statusParam                        = -2,
72559 +   /** No space left in VLAN table */
72560 +   IFX_ETHSW_statusVLAN_Space                   = -3,
72561 +   /** Requested VLAN ID not found in table */
72562 +   IFX_ETHSW_statusVLAN_ID                      = -4,
72563 +   /** Invalid ioctl */
72564 +   IFX_ETHSW_statusInvalIoctl                   = -5,
72565 +   /** Operation not supported by hardware */
72566 +   IFX_ETHSW_statusNoSupport                    = -6,
72567 +   /** Timeout */
72568 +   IFX_ETHSW_statusTimeout                      = -7,
72569 +   /** At least one value is out of range */
72570 +   IFX_ETHSW_statusValueRange                   = -8,
72571 +   /** The PortId/QueueId/etc. is not available in this hardware or the
72572 +       selected feature is not available on this port */
72573 +   IFX_ETHSW_statusPortInvalid                  = -9,
72574 +   /** The interrupt is not available in this hardware */
72575 +   IFX_ETHSW_statusIRQ_Invalid                  = -10,
72576 +   /** The MAC table is full, an entry could not be added */
72577 +   IFX_ETHSW_statusMAC_TableFull                = -11,
72578 +   /** Generic or unknown error occurred */
72579 +   IFX_ETHSW_statusErr                          = -1
72580 +}IFX_ETHSW_status_t;
72581 +
72582 +/** Configures the Wake-on-LAN function.
72583 +    Used by \ref IFX_ETHSW_WOL_CFG_SET and \ref IFX_ETHSW_WOL_CFG_GET. */
72584 +typedef struct
72585 +{
72586 +   /** WoL MAC address. */
72587 +   IFX_uint8_t                                  nWolMAC[6];
72588 +   /** WoL password. */
72589 +   IFX_uint8_t                                  nWolPassword[6];
72590 +   /** WoL password enable. */
72591 +   IFX_boolean_t                                bWolPasswordEnable;
72592 +}IFX_ETHSW_WoL_Cfg_t;
72593 +
72594 +/** Enables Wake-on-LAN functionality on the port.
72595 +    Used by \ref IFX_ETHSW_WOL_PORT_CFG_SET
72596 +    and \ref IFX_ETHSW_WOL_PORT_CFG_GET. */
72597 +typedef struct
72598 +{
72599 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
72600 +       dependent. An error code is delivered if the selected port is not
72601 +       available. */
72602 +   IFX_uint8_t                                  nPortId;
72603 +   /** Enable Wake-on-LAN. */
72604 +   IFX_boolean_t                                bWakeOnLAN_Enable;
72605 +}IFX_ETHSW_WoL_PortCfg_t;
72606 +
72607 +/*@}*/ /* ETHSW_IOCTL_OAM */
72608 +
72609 +/* -------------------------------------------------------------------------- */
72610 +/*                        IOCTL Command Definitions                           */
72611 +/* -------------------------------------------------------------------------- */
72612 +
72613 +/** \addtogroup ETHSW_IOCTL_BRIDGE */
72614 +/*@{*/
72615 +
72616 +/**
72617 +   Read an entry of the MAC table.
72618 +   If the parameter 'bInitial=TRUE', the GET operation starts at the beginning
72619 +   of the table. Otherwise it continues the GET operation at the entry that
72620 +   follows the previous access.
72621 +   The function sets all fields to zero in case the end of the table is reached.
72622 +   In order to read out the complete table, this function can be called in a loop.
72623 +   The Switch API sets 'bLast=IFX_TRUE' when the last entry is read out.
72624 +   This 'bLast' parameter could be the loop exit criteria.
72625 +
72626 +   \param IFX_ETHSW_MAC_tableRead_t Pointer to a MAC table entry
72627 +   \ref IFX_ETHSW_MAC_tableRead_t structure that is filled out by the switch
72628 +   implementation.
72629 +
72630 +   \remarks The function returns an error code in case an error occurs.
72631 +            The error code is described in \ref IFX_ETHSW_status_t.
72632 +
72633 +   \return Return value as follows:
72634 +   - IFX_SUCCESS: if successful
72635 +   - An error code in case an error occurs
72636 +*/
72637 +#define IFX_ETHSW_MAC_TABLE_ENTRY_READ             _IOWR(IFX_ETHSW_MAGIC, 0x01, IFX_ETHSW_MAC_tableRead_t)
72638 +
72639 +/**
72640 +   Search the MAC Address table for a specific address entry.
72641 +   A MAC address is provided by the application and Switch API
72642 +   performs a search operation on the hardware table.
72643 +   Many hardware platforms provide an optimized and fast address search algorithm.
72644 +
72645 +   \param IFX_ETHSW_MAC_tableQuery_t Pointer to a MAC table entry
72646 +   \ref IFX_ETHSW_MAC_tableQuery_t structure that is filled out by the switch
72647 +   implementation.
72648 +
72649 +   \remarks The function returns an error code in case an error occurs.
72650 +            The error code is described in \ref IFX_ETHSW_status_t.
72651 +
72652 +   \return Return value as follows:
72653 +   - IFX_SUCCESS: if successful
72654 +   - An error code in case an error occurs
72655 +*/
72656 +#define IFX_ETHSW_MAC_TABLE_ENTRY_QUERY            _IOWR(IFX_ETHSW_MAGIC, 0x02, IFX_ETHSW_MAC_tableQuery_t)
72657 +
72658 +/**
72659 +   Add a MAC table entry. If an entry already exists for the given MAC Address
72660 +   and Filtering Database (FID), this entry is overwritten. If not,
72661 +   a new entry is added.
72662 +
72663 +   \param IFX_ETHSW_MAC_tableAdd_t Pointer to a MAC table entry
72664 +   \ref IFX_ETHSW_MAC_tableAdd_t structure.
72665 +
72666 +   \remarks The function returns an error code in case an error occurs.
72667 +            The error code is described in \ref IFX_ETHSW_status_t.
72668 +
72669 +   \return Return value as follows:
72670 +   - IFX_SUCCESS: if successful
72671 +   - An error code in case an error occurs
72672 +*/
72673 +#define IFX_ETHSW_MAC_TABLE_ENTRY_ADD              _IOW(IFX_ETHSW_MAGIC, 0x03, IFX_ETHSW_MAC_tableAdd_t)
72674 +
72675 +/**
72676 +   Remove a single MAC entry from the MAC table.
72677 +
72678 +   \param IFX_ETHSW_MAC_tableRemove_t Pointer to a MAC table entry
72679 +   \ref IFX_ETHSW_MAC_tableRemove_t structure.
72680 +
72681 +   \remarks The function returns an error code in case an error occurs.
72682 +            The error code is described in \ref IFX_ETHSW_status_t.
72683 +
72684 +   \return Return value as follows:
72685 +   - IFX_SUCCESS: if successful
72686 +   - An error code in case an error occurs
72687 +*/
72688 +#define IFX_ETHSW_MAC_TABLE_ENTRY_REMOVE           _IOW(IFX_ETHSW_MAGIC, 0x04, IFX_ETHSW_MAC_tableRemove_t)
72689 +
72690 +/**
72691 +   Remove all MAC entries from the MAC table.
72692 +
72693 +   \param IFX_void_t This command does not require any parameter structure
72694 +
72695 +   \remarks The function returns an error code in case an error occurs.
72696 +            The error code is described in \ref IFX_ETHSW_status_t.
72697 +
72698 +   \return Return value as follows:
72699 +   - IFX_SUCCESS: if successful
72700 +   - An error code in case an error occurs
72701 +*/
72702 +#define IFX_ETHSW_MAC_TABLE_CLEAR                  _IO(IFX_ETHSW_MAGIC, 0x05)
72703 +
72704 +/**
72705 +   Configure the Spanning Tree Protocol state of an Ethernet port.
72706 +   The switch supports four Spanning Tree Port states (Disable/Discarding,
72707 +   Blocking/Listening, Learning and Forwarding state) for every port, to enable
72708 +   the Spanning Tree Protocol function when co-operating with software on
72709 +   the CPU port.
72710 +   Identified Spanning Tree Protocol packets can be redirected to the CPU port.
72711 +   Depending on the hardware implementation, the CPU port assignement is fixed
72712 +   or can be configured using \ref IFX_ETHSW_CPU_PORT_CFG_SET.
72713 +   The current port state can be read back
72714 +   using \ref IFX_ETHSW_STP_PORT_CFG_GET.
72715 +
72716 +   \param IFX_ETHSW_STP_portCfg_t Pointer to \ref IFX_ETHSW_STP_portCfg_t.
72717 +
72718 +   \remarks The function returns an error code in case an error occurs.
72719 +            The error code is described in \ref IFX_ETHSW_status_t.
72720 +
72721 +   \return Return value as follows:
72722 +   - IFX_SUCCESS: if successful
72723 +   - An error code in case an error occurs
72724 +*/
72725 +#define IFX_ETHSW_STP_PORT_CFG_SET                 _IOW(IFX_ETHSW_MAGIC, 0x06, IFX_ETHSW_STP_portCfg_t)
72726 +
72727 +/**
72728 +   Read out the current Spanning Tree Protocol state of an Ethernet port.
72729 +   This configuration can be set using \ref IFX_ETHSW_STP_PORT_CFG_SET.
72730 +
72731 +   \param IFX_ETHSW_STP_portCfg_t Pointer to \ref IFX_ETHSW_STP_portCfg_t.
72732 +
72733 +   \remarks The function returns an error code in case an error occurs.
72734 +            The error code is described in \ref IFX_ETHSW_status_t.
72735 +
72736 +   \return Return value as follows:
72737 +   - IFX_SUCCESS: if successful
72738 +   - An error code in case an error occurs
72739 +*/
72740 +#define IFX_ETHSW_STP_PORT_CFG_GET                 _IOWR(IFX_ETHSW_MAGIC, 0x07, IFX_ETHSW_STP_portCfg_t)
72741 +
72742 +/**
72743 +   Set the Spanning Tree configuration. This configuration includes the
72744 +   filtering of detected spanning tree packets. These packets could be
72745 +   redirected to one dedicated port (e.g. CPU port) or they could be discarded.
72746 +   The current configuration can be read using \ref IFX_ETHSW_STP_BPDU_RULE_GET.
72747 +
72748 +   \param IFX_ETHSW_STP_BPDU_Rule_t Pointer to \ref IFX_ETHSW_STP_BPDU_Rule_t.
72749 +
72750 +   \remarks The function returns an error code in case an error occurs.
72751 +            The error code is described in \ref IFX_ETHSW_status_t.
72752 +
72753 +   \return Return value as follows:
72754 +   - IFX_SUCCESS: if successful
72755 +   - An error code in case an error occurs
72756 +*/
72757 +#define IFX_ETHSW_STP_BPDU_RULE_SET                _IOW(IFX_ETHSW_MAGIC, 0x08, IFX_ETHSW_STP_BPDU_Rule_t)
72758 +
72759 +/**
72760 +   Read the Spanning Tree configuration.
72761 +   The configuration can be modified using \ref IFX_ETHSW_STP_BPDU_RULE_SET.
72762 +
72763 +   \param IFX_ETHSW_STP_BPDU_Rule_t Pointer to \ref IFX_ETHSW_STP_BPDU_Rule_t.
72764 +
72765 +   \remarks The function returns an error code in case an error occurs.
72766 +            The error code is described in \ref IFX_ETHSW_status_t.
72767 +
72768 +   \return Return value as follows:
72769 +   - IFX_SUCCESS: if successful
72770 +   - An error code in case an error occurs
72771 +*/
72772 +#define IFX_ETHSW_STP_BPDU_RULE_GET                _IOWR(IFX_ETHSW_MAGIC, 0x09, IFX_ETHSW_STP_BPDU_Rule_t)
72773 +
72774 +/**
72775 +   Read the IEEE 802.1x filter configuration.
72776 +   The parameters can be modified using \ref IFX_ETHSW_8021X_EAPOL_RULE_SET.
72777 +
72778 +   \param IFX_ETHSW_8021X_EAPOL_Rule_t Pointer to \ref IFX_ETHSW_8021X_EAPOL_Rule_t.
72779 +
72780 +   \remarks The function returns an error code in case an error occurs.
72781 +            The error code is described in \ref IFX_ETHSW_status_t.
72782 +
72783 +   \return Return value as follows:
72784 +   - IFX_SUCCESS: if successful
72785 +   - An error code in case an error occurs
72786 +*/
72787 +#define IFX_ETHSW_8021X_EAPOL_RULE_GET             _IOR(IFX_ETHSW_MAGIC, 0x0A, IFX_ETHSW_8021X_EAPOL_Rule_t)
72788 +
72789 +/**
72790 +   Set the IEEE 802.1x filter rule for a dedicated port. Filtered packets can be
72791 +   redirected to one dedicated port (e.g. CPU port).
72792 +   The switch supports the addition of a specific packet header to the filtered packets
72793 +   that contains information like source port, priority and so on.
72794 +   The parameters can be read using \ref IFX_ETHSW_8021X_EAPOL_RULE_GET.
72795 +
72796 +   \param IFX_ETHSW_8021X_EAPOL_Rule_t Pointer to \ref IFX_ETHSW_8021X_EAPOL_Rule_t.
72797 +
72798 +   \remarks The function returns an error code in case an error occurs.
72799 +            The error code is described in \ref IFX_ETHSW_status_t.
72800 +
72801 +   \return Return value as follows:
72802 +   - IFX_SUCCESS: if successful
72803 +   - An error code in case an error occurs
72804 +*/
72805 +#define IFX_ETHSW_8021X_EAPOL_RULE_SET             _IOW(IFX_ETHSW_MAGIC, 0x0B, IFX_ETHSW_8021X_EAPOL_Rule_t)
72806 +
72807 +/**
72808 +   Get the 802.1x port status for a switch port.
72809 +   A configuration can be set using \ref IFX_ETHSW_8021X_PORT_CFG_SET
72810 +
72811 +   \param IFX_ETHSW_8021X_portCfg_t Pointer to a
72812 +      802.1x port authorized state port
72813 +      configuration \ref IFX_ETHSW_8021X_portCfg_t
72814 +
72815 +   \remarks The function returns an error code in case an error occurs.
72816 +            The error code is described in \ref IFX_ETHSW_status_t.
72817 +
72818 +   \return Return value as follows:
72819 +   - IFX_SUCCESS: if successful
72820 +   - An error code in case an error occurs
72821 +*/
72822 +#define IFX_ETHSW_8021X_PORT_CFG_GET               _IOWR(IFX_ETHSW_MAGIC, 0x0C, IFX_ETHSW_8021X_portCfg_t)
72823 +
72824 +/**
72825 +   Set the 802.1x port status for a switch port.
72826 +   The port configuration can be read using \ref IFX_ETHSW_8021X_PORT_CFG_GET.
72827 +
72828 +   \param IFX_ETHSW_8021X_portCfg_t Pointer to a
72829 +      802.1x port authorized state port
72830 +      configuration \ref IFX_ETHSW_8021X_portCfg_t
72831 +
72832 +   \remarks The function returns an error code in case an error occurs.
72833 +            The error code is described in \ref IFX_ETHSW_status_t.
72834 +
72835 +   \return Return value as follows:
72836 +   - IFX_SUCCESS: if successful
72837 +   - An error code in case an error occurs
72838 +*/
72839 +#define IFX_ETHSW_8021X_PORT_CFG_SET               _IOW(IFX_ETHSW_MAGIC, 0x0D, IFX_ETHSW_8021X_portCfg_t)
72840 +
72841 +/*@}*/ /* ETHSW_IOCTL_BRIDGE */
72842 +
72843 +/** \addtogroup ETHSW_IOCTL_VLAN */
72844 +/*@{*/
72845 +
72846 +/**
72847 +   Add VLAN ID to a reserved VLAN list.
72848 +   The switch supports replacing the VID of received packets with the PVID of
72849 +   the receiving port. This function adds a VID to the list of VIDs to replace.
72850 +   All switch devices support adding VID=0, VID=1 and VID=FFF to be replaced.
72851 +   Some devices also allow adding other VIDs to be replaced.
72852 +   An added VID could be removed again by
72853 +   calling \ref IFX_ETHSW_VLAN_RESERVED_REMOVE.
72854 +   This configuration applies to the whole switch device.
72855 +
72856 +   \param IFX_ETHSW_VLAN_reserved_t Pointer to
72857 +      an \ref IFX_ETHSW_VLAN_reserved_t structure element.
72858 +
72859 +   \remarks The function returns an error code in case an error occurs.
72860 +            The error code is described in \ref IFX_ETHSW_status_t.
72861 +
72862 +   \return Return value as follows:
72863 +   - IFX_SUCCESS: if successful
72864 +   - An error code in case an error occurs
72865 +*/
72866 +#define IFX_ETHSW_VLAN_RESERVED_ADD                _IOW(IFX_ETHSW_MAGIC, 0x0E, IFX_ETHSW_VLAN_reserved_t)
72867 +
72868 +/**
72869 +   Remove VLAN ID from a reserved VLAN group list.
72870 +   This function removes a VID replacement configuration from the switch
72871 +   hardware. This replacement configuration replaces the VID of received
72872 +   packets with the PVID of the receiving port. This configuration can be
72873 +   added using \ref IFX_ETHSW_VLAN_RESERVED_ADD.
72874 +   This configuration applies to the whole switch device.
72875 +
72876 +   \param IFX_ETHSW_VLAN_reserved_t Pointer to
72877 +      an \ref IFX_ETHSW_VLAN_reserved_t structure element.
72878 +
72879 +   \remarks The function returns an error code in case an error occurs.
72880 +            The error code is described in \ref IFX_ETHSW_status_t.
72881 +
72882 +   \return Return value as follows:
72883 +   - IFX_SUCCESS: if successful
72884 +   - An error code in case an error occurs
72885 +*/
72886 +#define IFX_ETHSW_VLAN_RESERVED_REMOVE             _IOW(IFX_ETHSW_MAGIC, 0x0F, IFX_ETHSW_VLAN_reserved_t)
72887 +
72888 +/**
72889 +   Get VLAN Port Configuration.
72890 +   This function returns the VLAN configuration of the given Port 'nPortId'.
72891 +
72892 +   \param IFX_ETHSW_VLAN_portCfg_t Pointer to an
72893 +      \ref IFX_ETHSW_VLAN_portCfg_t structure element. Based on the parameter
72894 +      'nPortId', the switch API implementation fills out the remaining structure
72895 +      elements.
72896 +
72897 +   \remarks The function returns an error code in case an error occurs.
72898 +            The error code is described in \ref IFX_ETHSW_status_t.
72899 +
72900 +   \return Return value as follows:
72901 +   - IFX_SUCCESS: if successful
72902 +   - An error code in case an error occurs
72903 +*/
72904 +#define IFX_ETHSW_VLAN_PORT_CFG_GET                _IOWR(IFX_ETHSW_MAGIC, 0x10, IFX_ETHSW_VLAN_portCfg_t)
72905 +
72906 +/**
72907 +   Set VLAN Port Configuration.
72908 +   This function sets the VLAN configuration of the given Port 'nPortId'.
72909 +
72910 +   \param IFX_ETHSW_VLAN_portCfg_t Pointer to an \ref IFX_ETHSW_VLAN_portCfg_t
72911 +      structure element.
72912 +
72913 +   \remarks The function returns an error code in case an error occurs.
72914 +            The error code is described in \ref IFX_ETHSW_status_t.
72915 +
72916 +   \return Return value as follows:
72917 +   - IFX_SUCCESS: if successful
72918 +   - An error code in case an error occurs
72919 +*/
72920 +#define IFX_ETHSW_VLAN_PORT_CFG_SET                _IOW(IFX_ETHSW_MAGIC, 0x11, IFX_ETHSW_VLAN_portCfg_t)
72921 +
72922 +/**
72923 +   Add a VLAN ID group to the active VLAN set of the
72924 +   Ethernet switch hardware.
72925 +   Based on this configuration, VLAN group port members can
72926 +   be added using \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD.
72927 +   The VLAN ID configuration can be removed again by
72928 +   calling \ref IFX_ETHSW_VLAN_ID_DELETE.
72929 +
72930 +   \param IFX_ETHSW_VLAN_IdCreate_t Pointer to
72931 +      an \ref IFX_ETHSW_VLAN_IdCreate_t structure element.
72932 +
72933 +   \remarks The function returns an error code in case an error occurs.
72934 +            The error code is described in \ref IFX_ETHSW_status_t.
72935 +
72936 +   \return Return value as follows:
72937 +   - IFX_SUCCESS: if successful
72938 +   - An error code in case an error occurs
72939 +*/
72940 +#define IFX_ETHSW_VLAN_ID_CREATE                   _IOW(IFX_ETHSW_MAGIC, 0x12, IFX_ETHSW_VLAN_IdCreate_t)
72941 +
72942 +/**
72943 +   Remove a VLAN ID group from the active VLAN set of the switch
72944 +   hardware. The VLAN ID group was set
72945 +   using \ref IFX_ETHSW_VLAN_ID_CREATE. A VLAN ID group can only be
72946 +   removed when no port group members are currently configured on the hardware.
72947 +   This VLAN ID group membership configuration is done
72948 +   using \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD and can be
72949 +   removed again using \ref IFX_ETHSW_VLAN_PORT_MEMBER_REMOVE.
72950 +
72951 +   \param IFX_ETHSW_VLAN_IdDelete_t Pointer to an
72952 +          \ref IFX_ETHSW_VLAN_IdDelete_t structure element.
72953 +
72954 +   \remarks A VLAN ID can only be removed in case it was created by
72955 +         \ref IFX_ETHSW_VLAN_ID_CREATE and is currently not assigned
72956 +         to any Ethernet port (done using \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD).
72957 +
72958 +   \remarks The function returns an error code in case an error occurs.
72959 +            The error code is described in \ref IFX_ETHSW_status_t.
72960 +
72961 +   \return Return value as follows:
72962 +   - IFX_SUCCESS: if successful
72963 +   - An error code in case an error occurs
72964 +*/
72965 +#define IFX_ETHSW_VLAN_ID_DELETE                   _IOW(IFX_ETHSW_MAGIC, 0x13, IFX_ETHSW_VLAN_IdDelete_t)
72966 +
72967 +/**
72968 +   Add Ethernet port to port members of a given VLAN group.
72969 +   The assignment can be removed using \ref IFX_ETHSW_VLAN_PORT_MEMBER_REMOVE.
72970 +
72971 +   \param IFX_ETHSW_VLAN_portMemberAdd_t Pointer to
72972 +      an \ref IFX_ETHSW_VLAN_portMemberAdd_t structure element.
72973 +
72974 +   \remarks The function returns an error code in case an error occurs.
72975 +            The error code is described in \ref IFX_ETHSW_status_t.
72976 +
72977 +   \return Return value as follows:
72978 +   - IFX_SUCCESS: if successful
72979 +   - An error code in case an error occurs
72980 +*/
72981 +#define IFX_ETHSW_VLAN_PORT_MEMBER_ADD             _IOW(IFX_ETHSW_MAGIC, 0x14, IFX_ETHSW_VLAN_portMemberAdd_t)
72982 +
72983 +/**
72984 +   Remove Ethernet port from port members of a given VLAN group.
72985 +   This assignment was done using \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD.
72986 +
72987 +   \param IFX_ETHSW_VLAN_portMemberRemove_t Pointer to
72988 +      an \ref IFX_ETHSW_VLAN_portMemberRemove_t structure element.
72989 +
72990 +   \remarks The function returns an error code in case an error occurs.
72991 +            The error code is described in \ref IFX_ETHSW_status_t.
72992 +
72993 +   \return Return value as follows:
72994 +   - IFX_SUCCESS: if successful
72995 +   - An error code in case an error occurs
72996 +*/
72997 +#define IFX_ETHSW_VLAN_PORT_MEMBER_REMOVE          _IOW(IFX_ETHSW_MAGIC, 0x15, IFX_ETHSW_VLAN_portMemberRemove_t)
72998 +
72999 +/**
73000 +   Read out all given VLAN group port memberships. Every command call
73001 +   returns one VLAN and port membership pair with the corresponding
73002 +   egress traffic tag behavior. Call the command in a loop till
73003 +   Switch API sets the 'bLast' variable to read all VLAN port memberships.
73004 +   Please set the 'bInitial' parameter for the first call starting the
73005 +   read operation at the beginning of the VLAN table.
73006 +
73007 +   \param IFX_ETHSW_VLAN_portMemberRead_t Pointer to
73008 +      an \ref IFX_ETHSW_VLAN_portMemberRead_t structure element.
73009 +
73010 +   \remarks The function returns an error code in case an error occurs.
73011 +            The error code is described in \ref IFX_ETHSW_status_t.
73012 +
73013 +   \return Return value as follows:
73014 +   - IFX_SUCCESS: if successful
73015 +   - An error code in case an error occurs
73016 +*/
73017 +#define IFX_ETHSW_VLAN_PORT_MEMBER_READ            _IOR(IFX_ETHSW_MAGIC, 0x16, IFX_ETHSW_VLAN_portMemberRead_t)
73018 +
73019 +/**
73020 +   Read out the FID of a given VLAN ID.
73021 +   This VLAN ID can be added using \ref IFX_ETHSW_VLAN_ID_CREATE.
73022 +   This function returns an error in case no valid configuration is
73023 +   available for the given VLAN ID.
73024 +
73025 +   \param IFX_ETHSW_VLAN_IdGet_t Pointer to \ref IFX_ETHSW_VLAN_IdGet_t.
73026 +
73027 +   \remarks The function returns an error code in case an error occurs.
73028 +            The error code is described in \ref IFX_ETHSW_status_t.
73029 +
73030 +   \return Return value as follows:
73031 +   - IFX_SUCCESS: if successful
73032 +   - An error code in case an error occurs
73033 +*/
73034 +#define IFX_ETHSW_VLAN_ID_GET                      _IOWR(IFX_ETHSW_MAGIC, 0x17, IFX_ETHSW_VLAN_IdGet_t)
73035 +
73036 +/*@}*/ /* ETHSW_IOCTL_VLAN */
73037 +
73038 +/** \addtogroup ETHSW_IOCTL_QOS */
73039 +/*@{*/
73040 +
73041 +/**
73042 +   Configures the Ethernet port based traffic class assignment of ingress packets.
73043 +   It is used to identify the packet priority and the related egress
73044 +   priority queue. For DSCP, the priority to queue assignment is done
73045 +   using \ref IFX_ETHSW_QOS_DSCP_CLASS_SET.
73046 +   For VLAN, the priority to queue assignment is done
73047 +   using \ref IFX_ETHSW_QOS_PCP_CLASS_SET. The current port configuration can be
73048 +   read using \ref IFX_ETHSW_QOS_PORT_CFG_GET.
73049 +
73050 +   \param IFX_ETHSW_QoS_portCfg_t Pointer to a
73051 +      QOS port priority control configuration \ref IFX_ETHSW_QoS_portCfg_t.
73052 +
73053 +   \remarks The function returns an error code in case an error occurs.
73054 +            The error code is described in \ref IFX_ETHSW_status_t.
73055 +
73056 +   \return Return value as follows:
73057 +   - IFX_SUCCESS: if successful
73058 +   - An error code in case an error occurs
73059 +*/
73060 +#define IFX_ETHSW_QOS_PORT_CFG_SET                 _IOW(IFX_ETHSW_MAGIC, 0x18, IFX_ETHSW_QoS_portCfg_t)
73061 +
73062 +/**
73063 +   Read out the current Ethernet port traffic class of ingress packets.
73064 +   It is used to identify the packet priority and the related egress
73065 +   priority queue. The port configuration can be set
73066 +   using \ref IFX_ETHSW_QOS_PORT_CFG_SET.
73067 +
73068 +   \param IFX_ETHSW_QoS_portCfg_t Pointer to a
73069 +      QOS port priority control configuration \ref IFX_ETHSW_QoS_portCfg_t.
73070 +
73071 +   \remarks The function returns an error code in case an error occurs.
73072 +            The error code is described in \ref IFX_ETHSW_status_t.
73073 +
73074 +   \return Return value as follows:
73075 +   - IFX_SUCCESS: if successful
73076 +   - An error code in case an error occurs
73077 +*/
73078 +#define IFX_ETHSW_QOS_PORT_CFG_GET                 _IOWR(IFX_ETHSW_MAGIC, 0x19, IFX_ETHSW_QoS_portCfg_t)
73079 +
73080 +/**
73081 +   Initialize the QoS 64 DSCP mapping to the switch priority queues.
73082 +   This configuration applies for the whole switch device. The table
73083 +   configuration can be read using \ref IFX_ETHSW_QOS_DSCP_CLASS_GET.
73084 +
73085 +   \param IFX_ETHSW_QoS_DSCP_ClassCfg_t Pointer to the QoS filter parameters
73086 +   \ref IFX_ETHSW_QoS_DSCP_ClassCfg_t.
73087 +
73088 +   \remarks The function returns an error code in case an error occurs.
73089 +            The error code is described in \ref IFX_ETHSW_status_t.
73090 +
73091 +   \return Return value as follows:
73092 +   - IFX_SUCCESS: if successful
73093 +   - An error code in case an error occurs
73094 +*/
73095 +#define IFX_ETHSW_QOS_DSCP_CLASS_SET               _IOW(IFX_ETHSW_MAGIC, 0x1A, IFX_ETHSW_QoS_DSCP_ClassCfg_t)
73096 +
73097 +/**
73098 +   Read out the QoS 64 DSCP mapping to the switch priority queues.
73099 +   The table configuration can be set using \ref IFX_ETHSW_QOS_DSCP_CLASS_SET.
73100 +
73101 +   \param IFX_ETHSW_QoS_DSCP_ClassCfg_t Pointer to the QoS filter parameters
73102 +   \ref IFX_ETHSW_QoS_DSCP_ClassCfg_t.
73103 +
73104 +   \remarks The function returns an error code in case an error occurs.
73105 +            The error code is described in \ref IFX_ETHSW_status_t.
73106 +
73107 +   \return Return value as follows:
73108 +   - IFX_SUCCESS: if successful
73109 +   - An error code in case an error occurs
73110 +*/
73111 +#define IFX_ETHSW_QOS_DSCP_CLASS_GET               _IOWR(IFX_ETHSW_MAGIC, 0x1B, IFX_ETHSW_QoS_DSCP_ClassCfg_t)
73112 +
73113 +/**
73114 +   Configure the PCP to traffic class mapping table.
73115 +   This configuration applies to the entire switch device.
73116 +   The table configuration can be read using \ref IFX_ETHSW_QOS_PCP_CLASS_GET.
73117 +
73118 +   \param IFX_ETHSW_QoS_PCP_ClassCfg_t Pointer to the QoS filter parameters
73119 +   \ref IFX_ETHSW_QoS_PCP_ClassCfg_t.
73120 +
73121 +   \remarks The function returns an error code in case an error occurs.
73122 +            The error code is described in \ref IFX_ETHSW_status_t.
73123 +
73124 +   \return Return value as follows:
73125 +   - IFX_SUCCESS: if successful
73126 +   - An error code in case an error occurs
73127 +*/
73128 +#define IFX_ETHSW_QOS_PCP_CLASS_SET                _IOW(IFX_ETHSW_MAGIC, 0x1C, IFX_ETHSW_QoS_PCP_ClassCfg_t)
73129 +
73130 +/**
73131 +   Read out the PCP to traffic class mapping table.
73132 +   The table configuration can be set using \ref IFX_ETHSW_QOS_PCP_CLASS_SET.
73133 +
73134 +   \param IFX_ETHSW_QoS_PCP_ClassCfg_t Pointer to the QoS filter parameters
73135 +   \ref IFX_ETHSW_QoS_PCP_ClassCfg_t.
73136 +
73137 +   \remarks The function returns an error code in case an error occurs.
73138 +            The error code is described in \ref IFX_ETHSW_status_t.
73139 +
73140 +   \return Return value as follows:
73141 +   - IFX_SUCCESS: if successful
73142 +   - An error code in case an error occurs
73143 +*/
73144 +#define IFX_ETHSW_QOS_PCP_CLASS_GET                _IOWR(IFX_ETHSW_MAGIC, 0x1D, IFX_ETHSW_QoS_PCP_ClassCfg_t)
73145 +
73146 +/**
73147 +   Configures the DSCP to Drop Precedence assignment mapping table.
73148 +   This mapping table is used to identify the switch internally used drop
73149 +   precedence based on the DSCP value of the incoming packet.
73150 +   The current mapping table configuration can be read
73151 +   using \ref IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_GET.
73152 +
73153 +   \param IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t Pointer to the QoS
73154 +   DSCP drop precedence parameters
73155 +   \ref IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t.
73156 +
73157 +   \remarks The function returns an error code in case an error occurs.
73158 +            The error code is described in \ref IFX_ETHSW_status_t.
73159 +
73160 +   \return Return value as follows:
73161 +   - IFX_SUCCESS: if successful
73162 +   - An error code in case an error occurs
73163 +*/
73164 +#define IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_SET _IOW(IFX_ETHSW_MAGIC, 0x1E, IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t)
73165 +
73166 +/**
73167 +   Read out the current DSCP to Drop Precedence assignment mapping table.
73168 +   The table can be configured
73169 +   using \ref IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_SET.
73170 +
73171 +   \param IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t Pointer to the QoS
73172 +   DSCP drop precedence parameters
73173 +   \ref IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t.
73174 +
73175 +   \remarks The function returns an error code in case an error occurs.
73176 +            The error code is described in \ref IFX_ETHSW_status_t.
73177 +
73178 +   \return Return value as follows:
73179 +   - IFX_SUCCESS: if successful
73180 +   - An error code in case an error occurs
73181 +*/
73182 +#define IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_GET _IOWR(IFX_ETHSW_MAGIC, 0x1F, IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t)
73183 +
73184 +/**
73185 +   Port Remarking Configuration. Ingress and Egress remarking options for
73186 +   DSCP and PCP. Remarking is done either on the used traffic class or
73187 +   the drop precedence.
73188 +   The current configuration can be read
73189 +   using \ref IFX_ETHSW_QOS_PORT_REMARKING_CFG_GET.
73190 +
73191 +   \param IFX_ETHSW_QoS_portRemarkingCfg_t Pointer to the remarking configuration
73192 +   \ref IFX_ETHSW_QoS_portRemarkingCfg_t.
73193 +
73194 +   \remarks The function returns an error code in case an error occurs.
73195 +            The error code is described in \ref IFX_ETHSW_status_t.
73196 +
73197 +   \return Return value as follows:
73198 +   - IFX_SUCCESS: if successful
73199 +   - An error code in case an error occurs
73200 +*/
73201 +#define IFX_ETHSW_QOS_PORT_REMARKING_CFG_SET       _IOW(IFX_ETHSW_MAGIC, 0x20, IFX_ETHSW_QoS_portRemarkingCfg_t)
73202 +
73203 +/**
73204 +   Read out the Port Remarking Configuration. Ingress and Egress remarking options for
73205 +   DSCP and PCP. Remarking is done either on the used traffic class or
73206 +   the drop precedence.
73207 +   The current configuration can be set
73208 +   using \ref IFX_ETHSW_QOS_PORT_REMARKING_CFG_SET.
73209 +
73210 +   \param IFX_ETHSW_QoS_portRemarkingCfg_t Pointer to the QoS filter parameters
73211 +   \ref IFX_ETHSW_QoS_portRemarkingCfg_t.
73212 +
73213 +   \remarks The function returns an error code in case an error occurs.
73214 +            The error code is described in \ref IFX_ETHSW_status_t.
73215 +
73216 +   \return Return value as follows:
73217 +   - IFX_SUCCESS: if successful
73218 +   - An error code in case an error occurs
73219 +*/
73220 +#define IFX_ETHSW_QOS_PORT_REMARKING_CFG_GET       _IOWR(IFX_ETHSW_MAGIC, 0x21, IFX_ETHSW_QoS_portRemarkingCfg_t)
73221 +
73222 +/**
73223 +   Configure the traffic class to DSCP mapping table.
73224 +   This table is global and valid for the entire switch device.
73225 +   The table can be read using \ref IFX_ETHSW_QOS_CLASS_DSCP_GET.
73226 +
73227 +   \param IFX_ETHSW_QoS_ClassDSCP_Cfg_t Pointer to the DSCP mapping parameter
73228 +   \ref IFX_ETHSW_QoS_ClassDSCP_Cfg_t.
73229 +
73230 +   \remarks The function returns an error code in case an error occurs.
73231 +            The error code is described in \ref IFX_ETHSW_status_t.
73232 +
73233 +   \return Return value as follows:
73234 +   - IFX_SUCCESS: if successful
73235 +   - An error code in case an error occurs
73236 +*/
73237 +#define IFX_ETHSW_QOS_CLASS_DSCP_SET               _IOW(IFX_ETHSW_MAGIC, 0x22, IFX_ETHSW_QoS_ClassDSCP_Cfg_t)
73238 +
73239 +/**
73240 +   Read out the current traffic class to DSCP mapping table.
73241 +   The table can be written using \ref IFX_ETHSW_QOS_CLASS_DSCP_SET.
73242 +
73243 +   \param IFX_ETHSW_QoS_ClassDSCP_Cfg_t Pointer to the DSCP mapping parameter
73244 +   \ref IFX_ETHSW_QoS_ClassDSCP_Cfg_t.
73245 +
73246 +   \remarks The function returns an error code in case an error occurs.
73247 +            The error code is described in \ref IFX_ETHSW_status_t.
73248 +
73249 +   \return Return value as follows:
73250 +   - IFX_SUCCESS: if successful
73251 +   - An error code in case an error occurs
73252 +*/
73253 +#define IFX_ETHSW_QOS_CLASS_DSCP_GET               _IOWR(IFX_ETHSW_MAGIC, 0x23, IFX_ETHSW_QoS_ClassDSCP_Cfg_t)
73254 +
73255 +/**
73256 +   Configure the traffic class to 802.1P (PCP) priority mapping table.
73257 +   This table is global and valid for the entire switch device.
73258 +   The table can be read using \ref IFX_ETHSW_QOS_CLASS_PCP_GET.
73259 +
73260 +   \param IFX_ETHSW_QoS_ClassPCP_Cfg_t Pointer to the PCP priority mapping parameter
73261 +   \ref IFX_ETHSW_QoS_ClassPCP_Cfg_t.
73262 +
73263 +   \remarks The function returns an error code in case an error occurs.
73264 +            The error code is described in \ref IFX_ETHSW_status_t.
73265 +
73266 +   \return Return value as follows:
73267 +   - IFX_SUCCESS: if successful
73268 +   - An error code in case an error occurs
73269 +*/
73270 +#define IFX_ETHSW_QOS_CLASS_PCP_SET                _IOWR(IFX_ETHSW_MAGIC, 0x24, IFX_ETHSW_QoS_ClassPCP_Cfg_t)
73271 +
73272 +/**
73273 +   Read out the current traffic class to 802.1P (PCP) priority mapping table.
73274 +   This table is global and valid for the entire switch device.
73275 +   The table can be written using \ref IFX_ETHSW_QOS_CLASS_PCP_SET.
73276 +
73277 +   \param IFX_ETHSW_QoS_ClassPCP_Cfg_t Pointer to the PCP priority mapping parameter
73278 +   \ref IFX_ETHSW_QoS_ClassPCP_Cfg_t.
73279 +
73280 +   \remarks The function returns an error code in case an error occurs.
73281 +            The error code is described in \ref IFX_ETHSW_status_t.
73282 +
73283 +   \return Return value as follows:
73284 +   - IFX_SUCCESS: if successful
73285 +   - An error code in case an error occurs
73286 +*/
73287 +#define IFX_ETHSW_QOS_CLASS_PCP_GET                _IOWR(IFX_ETHSW_MAGIC, 0x25, IFX_ETHSW_QoS_ClassPCP_Cfg_t)
73288 +
73289 +/** This command configures a rate shaper instance with the rate and the
73290 +    burst size. This instance can be assigned to QoS queues by
73291 +    using \ref IFX_ETHSW_QOS_SHAPER_QUEUE_ASSIGN.
73292 +    The total number of available rate shapers can be retrieved by the
73293 +    capability list using \ref IFX_ETHSW_CAP_GET.
73294 +
73295 +   \param IFX_ETHSW_QoS_ShaperCfg_t Pointer to the parameters
73296 +   structure \ref IFX_ETHSW_QoS_ShaperCfg_t.
73297 +
73298 +   \return Return value as follows:
73299 +   - IFX_SUCCESS: if successful
73300 +   - An error code in case an error occurs
73301 +*/
73302 +#define IFX_ETHSW_QOS_SHAPER_CFG_SET               _IOW(IFX_ETHSW_MAGIC, 0x26, IFX_ETHSW_QoS_ShaperCfg_t)
73303 +
73304 +/** This command retrieves the rate and the burst size configuration of a
73305 +    rate shaper instance. A configuration can be modified
73306 +    using \ref IFX_ETHSW_QOS_SHAPER_CFG_SET.
73307 +    The total number of available rate shapers can be retrieved by the
73308 +    capability list using \ref IFX_ETHSW_CAP_GET.
73309 +
73310 +   \param IFX_ETHSW_QoS_ShaperCfg_t Pointer to the parameters
73311 +   structure \ref IFX_ETHSW_QoS_ShaperCfg_t.
73312 +
73313 +   \return Return value as follows:
73314 +   - IFX_SUCCESS: if successful
73315 +   - An error code in case an error occurs
73316 +*/
73317 +#define IFX_ETHSW_QOS_SHAPER_CFG_GET               _IOWR(IFX_ETHSW_MAGIC, 0x27, IFX_ETHSW_QoS_ShaperCfg_t)
73318 +
73319 +/** Assign one rate shaper instance to a QoS queue. The function returns with an
73320 +    error in case there already are too many shaper instances assigned to a queue.
73321 +    The queue instance can be enabled and configured
73322 +    using \ref IFX_ETHSW_QOS_SHAPER_CFG_SET.
73323 +    To remove a rate shaper instance from a QoS queue,
73324 +    please use \ref IFX_ETHSW_QOS_SHAPER_QUEUE_DEASSIGN.
73325 +    The total number of available rate shaper instances can be retrieved by the
73326 +    capability list using \ref IFX_ETHSW_CAP_GET.
73327 +
73328 +   \param IFX_ETHSW_QoS_ShaperQueue_t Pointer to the parameters
73329 +   structure \ref IFX_ETHSW_QoS_ShaperQueue_t.
73330 +
73331 +   \return Return value as follows:
73332 +   - IFX_SUCCESS: if successful
73333 +   - An error code in case an error occurs
73334 +*/
73335 +#define IFX_ETHSW_QOS_SHAPER_QUEUE_ASSIGN          _IOW(IFX_ETHSW_MAGIC, 0x28, IFX_ETHSW_QoS_ShaperQueue_t)
73336 +
73337 +/** Deassign one rate shaper instance from a QoS queue. The function returns
73338 +    with an error in case the requested instance is not currently assigned
73339 +    to the queue.
73340 +    The queue instance can be enabled and configured by
73341 +    using \ref IFX_ETHSW_QOS_SHAPER_CFG_SET.
73342 +    To assign a rate shaper instance to a QoS queue,
73343 +    please use \ref IFX_ETHSW_QOS_SHAPER_QUEUE_ASSIGN.
73344 +    The total number of available rate shapers can be retrieved by the
73345 +    capability list using \ref IFX_ETHSW_CAP_GET.
73346 +
73347 +   \param IFX_ETHSW_QoS_ShaperQueue_t Pointer to the parameters
73348 +   structure \ref IFX_ETHSW_QoS_ShaperQueue_t.
73349 +
73350 +   \return Return value as follows:
73351 +   - IFX_SUCCESS: if successful
73352 +   - An error code in case an error occurs
73353 +*/
73354 +#define IFX_ETHSW_QOS_SHAPER_QUEUE_DEASSIGN        _IOW(IFX_ETHSW_MAGIC, 0x29, IFX_ETHSW_QoS_ShaperQueue_t)
73355 +
73356 +/** Check whether a rate shaper instance is assigned to the egress queue.
73357 +    The egress queue index is the function input parameter.
73358 +    The switch API sets the boolean parameter 'bAssigned == IFX_TRUE' in case a
73359 +    rate shaper is assigned and then sets 'nRateShaperId' to describe the rater
73360 +    shaper instance.
73361 +    The parameter 'bAssigned == IFX_FALSE' in case no rate shaper instance
73362 +    is currently assigned to the queue instance.
73363 +    The commands \ref IFX_ETHSW_QOS_SHAPER_QUEUE_ASSIGN allow a
73364 +    rate shaper instance to be assigned, and \ref IFX_ETHSW_QOS_SHAPER_CFG_SET allows
73365 +    for configuration of a shaper instance.
73366 +    The total number of available rate shapers can be retrieved by the
73367 +    capability list using \ref IFX_ETHSW_CAP_GET.
73368 +
73369 +   \param IFX_ETHSW_QoS_ShaperQueueGet_t Pointer to the parameters
73370 +   structure \ref IFX_ETHSW_QoS_ShaperQueueGet_t.
73371 +
73372 +   \return Return value as follows:
73373 +   - IFX_SUCCESS: if successful
73374 +   - An error code in case an error occurs
73375 +*/
73376 +#define IFX_ETHSW_QOS_SHAPER_QUEUE_GET             _IOW(IFX_ETHSW_MAGIC, 0x2A, IFX_ETHSW_QoS_ShaperQueueGet_t)
73377 +
73378 +/** Configures the global WRED drop probability profile and thresholds of the device.
73379 +    Given parameters are rounded to the segment size of the HW platform.
73380 +    The supported segment size is given by the capability list by
73381 +    using \ref IFX_ETHSW_CAP_GET.
73382 +
73383 +   \param IFX_ETHSW_QoS_WRED_Cfg_t Pointer to the parameters
73384 +   structure \ref IFX_ETHSW_QoS_WRED_Cfg_t.
73385 +
73386 +   \return Return value as follows:
73387 +   - IFX_SUCCESS: if successful
73388 +   - An error code in case an error occurs
73389 +*/
73390 +#define IFX_ETHSW_QOS_WRED_CFG_SET                 _IOW(IFX_ETHSW_MAGIC, 0x2B, IFX_ETHSW_QoS_WRED_Cfg_t)
73391 +
73392 +/** Read out the global WRED drop probability profile and thresholds of the device.
73393 +    Given parameters are rounded to the segment size of the HW platform.
73394 +    The supported segment size is given by the capability list by
73395 +    using \ref IFX_ETHSW_CAP_GET.
73396 +
73397 +   \param IFX_ETHSW_QoS_WRED_Cfg_t Pointer to the parameters
73398 +   structure \ref IFX_ETHSW_QoS_WRED_Cfg_t.
73399 +
73400 +   \return Return value as follows:
73401 +   - IFX_SUCCESS: if successful
73402 +   - An error code in case an error occurs
73403 +*/
73404 +#define IFX_ETHSW_QOS_WRED_CFG_GET                 _IOWR(IFX_ETHSW_MAGIC, 0x2C, IFX_ETHSW_QoS_WRED_Cfg_t)
73405 +
73406 +/** Configures the WRED drop thresholds for a dedicated egress queue.
73407 +    Given parameters are rounded to the segment size of the HW platform.
73408 +    The supported segment size is given by the capability list by
73409 +    using \ref IFX_ETHSW_CAP_GET.
73410 +    The command \ref IFX_ETHSW_QOS_WRED_QUEUE_CFG_GET retrieves the current
73411 +    configuration.
73412 +
73413 +   \param IFX_ETHSW_QoS_WRED_QueueCfg_t Pointer to the parameters
73414 +   structure \ref IFX_ETHSW_QoS_WRED_QueueCfg_t.
73415 +
73416 +   \return Return value as follows:
73417 +   - IFX_SUCCESS: if successful
73418 +   - An error code in case an error occurs
73419 +*/
73420 +#define IFX_ETHSW_QOS_WRED_QUEUE_CFG_SET           _IOW(IFX_ETHSW_MAGIC, 0x2D, IFX_ETHSW_QoS_WRED_QueueCfg_t)
73421 +
73422 +/** Read out the WRED drop thresholds for a dedicated egress queue.
73423 +    Given parameters are rounded to the segment size of the HW platform.
73424 +    The supported segment size is given by the capability list by
73425 +    using \ref IFX_ETHSW_CAP_GET.
73426 +    The configuration can be changed by
73427 +    using \ref IFX_ETHSW_QOS_WRED_QUEUE_CFG_SET.
73428 +
73429 +   \param IFX_ETHSW_QoS_WRED_QueueCfg_t Pointer to the parameters
73430 +   structure \ref IFX_ETHSW_QoS_WRED_QueueCfg_t.
73431 +
73432 +   \return Return value as follows:
73433 +   - IFX_SUCCESS: if successful
73434 +   - An error code in case an error occurs
73435 +*/
73436 +#define IFX_ETHSW_QOS_WRED_QUEUE_CFG_GET           _IOWR(IFX_ETHSW_MAGIC, 0x2E, IFX_ETHSW_QoS_WRED_QueueCfg_t)
73437 +
73438 +/** This command configures the parameters of a rate meter instance.
73439 +    This instance can be assigned to an ingress/egress port by
73440 +    using \ref IFX_ETHSW_QOS_METER_PORT_ASSIGN. It can also be used by the
73441 +    flow classification engine.
73442 +    The total number of available rate meters can be retrieved by the
73443 +    capability list using \ref IFX_ETHSW_CAP_GET.
73444 +    The current configuration of a meter instance can be retrieved
73445 +    using \ref IFX_ETHSW_QOS_METER_CFG_GET.
73446 +
73447 +   \param IFX_ETHSW_QoS_meterCfg_t Pointer to the parameters
73448 +   structure \ref IFX_ETHSW_QoS_meterCfg_t.
73449 +
73450 +   \return Return value as follows:
73451 +   - IFX_SUCCESS: if successful
73452 +   - An error code in case an error occurs
73453 +*/
73454 +#define IFX_ETHSW_QOS_METER_CFG_SET                _IOW(IFX_ETHSW_MAGIC, 0x2F, IFX_ETHSW_QoS_meterCfg_t)
73455 +
73456 +/** Configure the parameters of a rate meter instance.
73457 +    This instance can be assigned to an ingress/egress port
73458 +    using \ref IFX_ETHSW_QOS_METER_PORT_ASSIGN. It can also be used by the
73459 +    flow classification engine.
73460 +    The total number of available rate meters can be retrieved by the
73461 +    capability list using \ref IFX_ETHSW_CAP_GET.
73462 +    The current configuration of a meter instance can be retrieved
73463 +    using \ref IFX_ETHSW_QOS_METER_CFG_GET.
73464 +
73465 +   \param IFX_ETHSW_QoS_meterCfg_t Pointer to the parameters
73466 +   structure \ref IFX_ETHSW_QoS_meterCfg_t.
73467 +
73468 +   \return Return value as follows:
73469 +   - IFX_SUCCESS: if successful
73470 +   - An error code in case an error occurs
73471 +*/
73472 +#define IFX_ETHSW_QOS_METER_CFG_GET                _IOWR(IFX_ETHSW_MAGIC, 0x30, IFX_ETHSW_QoS_meterCfg_t)
73473 +
73474 +/** Assign a rate meter instance to an ingress and/or egress port.
73475 +    A maximum of two meter IDs can be assigned to one single ingress port.
73476 +    This meter instance to port assignment can be removed
73477 +    using \ref IFX_ETHSW_QOS_METER_PORT_DEASSIGN. A list of all available
73478 +    assignments can be read using \ref IFX_ETHSW_QOS_METER_PORT_GET.
73479 +
73480 +   \param IFX_ETHSW_QoS_meterPort_t Pointer to the parameters
73481 +   structure \ref IFX_ETHSW_QoS_meterPort_t.
73482 +
73483 +   \return Return value as follows:
73484 +   - IFX_SUCCESS: if successful
73485 +   - An error code in case an error occurs
73486 +*/
73487 +#define IFX_ETHSW_QOS_METER_PORT_ASSIGN            _IOW(IFX_ETHSW_MAGIC, 0x31, IFX_ETHSW_QoS_meterPort_t)
73488 +
73489 +/** Deassign a rate meter instance from an ingress and/or egress port.
73490 +    A maximum of two meter IDs can be assigned to one single ingress port.
73491 +    The meter instance is given to the command and the port configuration is
73492 +    returned. An instance to port assignment can be done
73493 +    using \ref IFX_ETHSW_QOS_METER_PORT_ASSIGN. A list of all available
73494 +    assignments can be read using \ref IFX_ETHSW_QOS_METER_PORT_GET.
73495 +
73496 +   \param IFX_ETHSW_QoS_meterPort_t Pointer to the parameters
73497 +   structure \ref IFX_ETHSW_QoS_meterPort_t.
73498 +
73499 +   \return Return value as follows:
73500 +   - IFX_SUCCESS: if successful
73501 +   - An error code in case an error occurs
73502 +*/
73503 +#define IFX_ETHSW_QOS_METER_PORT_DEASSIGN          _IOW(IFX_ETHSW_MAGIC, 0x32, IFX_ETHSW_QoS_meterPort_t)
73504 +
73505 +/** Reads out all meter instance to port assignments that are done
73506 +    using \ref IFX_ETHSW_QOS_METER_PORT_ASSIGN. All assignments are read from an
73507 +    internal table where every read call retrieves the next entry of the table.
73508 +    Setting the parameter 'bInitial' starts the read operation at the beginning
73509 +    of the table. The returned parameter 'bLast' indicates that the last
73510 +    element of the table was returned.
73511 +
73512 +   \param IFX_ETHSW_QoS_meterPortGet_t Pointer to the parameters
73513 +   structure \ref IFX_ETHSW_QoS_meterPortGet_t.
73514 +
73515 +   \return Return value as follows:
73516 +   - IFX_SUCCESS: if successful
73517 +   - An error code in case an error occurs
73518 +*/
73519 +#define IFX_ETHSW_QOS_METER_PORT_GET               _IOWR(IFX_ETHSW_MAGIC, 0x33, IFX_ETHSW_QoS_meterPortGet_t)
73520 +
73521 +/** This command configures one meter instances for storm control.
73522 +    These instances can be used for ingress broadcast-, multicast- and
73523 +    unknown unicast- packets. Some platforms support addition of additional meter
73524 +    instances for this type of packet.
73525 +    Repeated calls of \ref IFX_ETHSW_QOS_STORM_CFG_SET allow addition of
73526 +    additional meter instances.
73527 +    An assignment can be retrieved using \ref IFX_ETHSW_QOS_STORM_CFG_GET.
73528 +    Setting the broadcast, multicast and unknown unicast packets boolean switch to zero
73529 +    deletes all metering instance assignments.
73530 +
73531 +   \param IFX_ETHSW_QoS_stormCfg_t Pointer to the parameters
73532 +   structure \ref IFX_ETHSW_QoS_stormCfg_t.
73533 +
73534 +   \return Return value as follows:
73535 +   - IFX_SUCCESS: if successful
73536 +   - An error code in case an error occurs
73537 +*/
73538 +#define IFX_ETHSW_QOS_STORM_CFG_SET                _IOW(IFX_ETHSW_MAGIC, 0x34, IFX_ETHSW_QoS_stormCfg_t)
73539 +
73540 +/** Reads out the current meter instance assignment for storm control. This
73541 +    configuration can be modified using \ref IFX_ETHSW_QOS_STORM_CFG_SET.
73542 +
73543 +   \param IFX_ETHSW_QoS_stormCfg_t Pointer to the parameters
73544 +   structure \ref IFX_ETHSW_QoS_stormCfg_t.
73545 +
73546 +   \return Return value as follows:
73547 +   - IFX_SUCCESS: if successful
73548 +   - An error code in case an error occurs
73549 +*/
73550 +#define IFX_ETHSW_QOS_STORM_CFG_GET                _IOWR(IFX_ETHSW_MAGIC, 0x35, IFX_ETHSW_QoS_stormCfg_t)
73551 +
73552 +/** This configuration decides how the egress queues, attached to a single port,
73553 +    are scheduled to transmit the queued Ethernet packets.
73554 +    The configuration differentiates between 'Strict Priority' and
73555 +    'weighted fair queuing'. This applies when multiple egress queues are
73556 +    assigned to an Ethernet port.
73557 +    Using the WFQ feature on a port requires the configuration of weights on all
73558 +    given queues that are assigned to that port.
73559 +    Strict Priority means that no dedicated weight is configured and the
73560 +    queue can transmit following its priority status.
73561 +    The given configuration can be read out
73562 +    using \ref IFX_ETHSW_QOS_SCHEDULER_CFG_GET.
73563 +
73564 +   \param IFX_ETHSW_QoS_schedulerCfg_t Pointer to the parameters
73565 +   structure \ref IFX_ETHSW_QoS_schedulerCfg_t.
73566 +
73567 +   \return Return value as follows:
73568 +   - IFX_SUCCESS: if successful
73569 +   - An error code in case an error occurs
73570 +*/
73571 +#define IFX_ETHSW_QOS_SCHEDULER_CFG_SET            _IOW(IFX_ETHSW_MAGIC, 0x36, IFX_ETHSW_QoS_schedulerCfg_t)
73572 +
73573 +/** Read out the current scheduler configuration of a given egress port. This
73574 +    configuration can be modified
73575 +    using \ref IFX_ETHSW_QOS_SCHEDULER_CFG_SET.
73576 +
73577 +   \param IFX_ETHSW_QoS_schedulerCfg_t Pointer to the parameters
73578 +   structure \ref IFX_ETHSW_QoS_schedulerCfg_t.
73579 +
73580 +   \return Return value as follows:
73581 +   - IFX_SUCCESS: if successful
73582 +   - An error code in case an error occurs
73583 +*/
73584 +#define IFX_ETHSW_QOS_SCHEDULER_CFG_GET            _IOWR(IFX_ETHSW_MAGIC, 0x37, IFX_ETHSW_QoS_schedulerCfg_t)
73585 +
73586 +/** Sets the Queue ID for one traffic class of one port.
73587 +    The total amount of supported ports, queues and traffic classes can be
73588 +    retrieved from the capability list using \ref IFX_ETHSW_CAP_GET.
73589 +    Please note that the device comes along with a
73590 +    default configuration and assignment.
73591 +
73592 +   \param IFX_ETHSW_QoS_queuePort_t Pointer to the parameters
73593 +   structure \ref IFX_ETHSW_QoS_queuePort_t.
73594 +
73595 +   \return Return value as follows:
73596 +   - IFX_SUCCESS: if successful
73597 +   - An error code in case an error occurs
73598 +*/
73599 +#define IFX_ETHSW_QOS_QUEUE_PORT_SET               _IOW(IFX_ETHSW_MAGIC, 0x38, IFX_ETHSW_QoS_queuePort_t)
73600 +
73601 +/** Read out the traffic class and port assignment done
73602 +    using \ref IFX_ETHSW_QOS_QUEUE_PORT_SET.
73603 +    Please note that the device comes along with a
73604 +    default configuration and assignment.
73605 +
73606 +   \param IFX_ETHSW_QoS_queuePort_t Pointer to the parameters
73607 +   structure \ref IFX_ETHSW_QoS_queuePort_t.
73608 +
73609 +   \return Return value as follows:
73610 +   - IFX_SUCCESS: if successful
73611 +   - An error code in case an error occurs
73612 +*/
73613 +#define IFX_ETHSW_QOS_QUEUE_PORT_GET               _IOWR(IFX_ETHSW_MAGIC, 0x39, IFX_ETHSW_QoS_queuePort_t)
73614 +
73615 +/*@}*/ /* ETHSW_IOCTL_QOS */
73616 +
73617 +/** \addtogroup ETHSW_IOCTL_MULTICAST */
73618 +/*@{*/
73619 +
73620 +/**
73621 +   Configure the switch multicast configuration. The currently used
73622 +   configuration can be read using \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_GET.
73623 +
73624 +   \param IFX_ETHSW_multicastSnoopCfg_t Pointer to the
73625 +   multicast configuration \ref IFX_ETHSW_multicastSnoopCfg_t.
73626 +
73627 +   \remarks IGMP/MLD snooping is disabled when
73628 +   'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'.
73629 +   Then all other structure parameters are unused.
73630 +
73631 +   \remarks The function returns an error code in case an error occurs.
73632 +            The error code is described in \ref IFX_ETHSW_status_t.
73633 +
73634 +   \return Return value as follows:
73635 +   - IFX_SUCCESS: if successful
73636 +   - An error code in case an error occurs
73637 +*/
73638 +#define IFX_ETHSW_MULTICAST_SNOOP_CFG_SET          _IOW(IFX_ETHSW_MAGIC, 0x3A, IFX_ETHSW_multicastSnoopCfg_t)
73639 +
73640 +/**
73641 +   Read out the current switch multicast configuration.
73642 +   The configuration can be set using \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_SET.
73643 +
73644 +   \param IFX_ETHSW_multicastSnoopCfg_t Pointer to the
73645 +   multicast configuration \ref IFX_ETHSW_multicastSnoopCfg_t.
73646 +
73647 +   \remarks IGMP/MLD snooping is disabled when
73648 +   'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'.
73649 +   Then all other structure parameters are unused.
73650 +
73651 +   \remarks The function returns an error code in case an error occurs.
73652 +            The error code is described in \ref IFX_ETHSW_status_t.
73653 +
73654 +   \return Return value as follows:
73655 +   - IFX_SUCCESS: if successful
73656 +   - An error code in case an error occurs
73657 +*/
73658 +#define IFX_ETHSW_MULTICAST_SNOOP_CFG_GET          _IOWR(IFX_ETHSW_MAGIC, 0x3B, IFX_ETHSW_multicastSnoopCfg_t)
73659 +
73660 +/**
73661 +   Add static router port to the switch hardware multicast table.
73662 +   These added router ports will not be removed by the router port learning aging process.
73663 +   The router port learning is enabled over the parameter 'bLearningRouter'
73664 +   over the \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_GET command.
73665 +   Router port learning and static added entries can both be used together.
73666 +   In case of a sofware IGMP stack/daemon environemtn, the router port learning does
73667 +   not have to be configured on the switch hardware. Instead the router port
73668 +   management is handled by the IGMP stack/daemon.
73669 +   A port can be removed using \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_REMOVE.
73670 +
73671 +   \param IFX_ETHSW_multicastRouter_t Pointer to \ref IFX_ETHSW_multicastRouter_t.
73672 +
73673 +   \remarks The function returns an error code in case an error occurs.
73674 +            The error code is described in \ref IFX_ETHSW_status_t.
73675 +
73676 +   \return Return value as follows:
73677 +   - IFX_SUCCESS: if successful
73678 +   - An error code in case an error occurs
73679 +*/
73680 +#define IFX_ETHSW_MULTICAST_ROUTER_PORT_ADD        _IOW(IFX_ETHSW_MAGIC, 0x3C, IFX_ETHSW_multicastRouter_t)
73681 +
73682 +/**
73683 +   Remove an Ethernet router port from the switch hardware multicast table.
73684 +   A port can be added using \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_ADD.
73685 +
73686 +   \param IFX_ETHSW_multicastRouter_t Pointer to \ref IFX_ETHSW_multicastRouter_t.
73687 +
73688 +   \remarks The function returns an error code in case an error occurs.
73689 +            The error code is described in \ref IFX_ETHSW_status_t.
73690 +
73691 +   \return Return value as follows:
73692 +   - IFX_SUCCESS: if successful
73693 +   - An error code in case an error occurs (e.g. Ethernet port parameter out of range)
73694 +*/
73695 +#define IFX_ETHSW_MULTICAST_ROUTER_PORT_REMOVE     _IOW(IFX_ETHSW_MAGIC, 0x3D, IFX_ETHSW_multicastRouter_t)
73696 +
73697 +/**
73698 +   Check if a port has been selected as a router port, either by automatic learning or by manual setting.
73699 +   A port can be added using \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_ADD.
73700 +   A port can be removed again using \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_REMOVE.
73701 +
73702 +   \param IFX_ETHSW_multicastRouterRead_t Pointer to \ref IFX_ETHSW_multicastRouterRead_t.
73703 +
73704 +   \remarks The function returns an error code in case an error occurs.
73705 +            The error code is described in \ref IFX_ETHSW_status_t.
73706 +
73707 +   \return Return value as follows:
73708 +   - IFX_SUCCESS: if successful
73709 +   - An error code in case an error occurs (e.g. Ethernet port parameter out of range)
73710 +*/
73711 +#define IFX_ETHSW_MULTICAST_ROUTER_PORT_READ       _IOWR(IFX_ETHSW_MAGIC, 0x3E, IFX_ETHSW_multicastRouterRead_t)
73712 +
73713 +/**
73714 +   Adds a multicast group configuration to the multicast table.
73715 +   No new entry is added in case this multicast group already
73716 +   exists in the table. This commands adds a host member to
73717 +   the multicast group.
73718 +   A member can be removed again using \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_REMOVE.
73719 +
73720 +   \param IFX_ETHSW_multicastTable_t Pointer
73721 +      to \ref IFX_ETHSW_multicastTable_t.
73722 +
73723 +   \remarks The Source IP parameter is ignored in case IGMPv3 support is
73724 +      not enabled in the hardware.
73725 +
73726 +   \remarks The function returns an error code in case an error occurs.
73727 +            The error code is described in \ref IFX_ETHSW_status_t.
73728 +
73729 +   \return Return value as follows:
73730 +   - IFX_SUCCESS: if successful
73731 +   - An error code in case an error occurs
73732 +*/
73733 +#define IFX_ETHSW_MULTICAST_TABLE_ENTRY_ADD        _IOW(IFX_ETHSW_MAGIC, 0x3F, IFX_ETHSW_multicastTable_t)
73734 +
73735 +/**
73736 +   Remove an host member from a multicast group. The multicast group entry
73737 +   is completely removed from the multicast table in case it has no
73738 +   host member port left.
73739 +   Group members can be added using \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_ADD.
73740 +
73741 +   \param IFX_ETHSW_multicastTable_t Pointer
73742 +      to \ref IFX_ETHSW_multicastTable_t.
73743 +
73744 +   \remarks The Source IP parameter is ignored in case IGMPv3 support is
73745 +      not enabled in the hardware.
73746 +
73747 +   \remarks The function returns an error code in case an error occurs.
73748 +            The error code is described in \ref IFX_ETHSW_status_t.
73749 +
73750 +   \return Return value as follows:
73751 +   - IFX_SUCCESS: if successful
73752 +   - An error code in case an error occurs
73753 +*/
73754 +#define IFX_ETHSW_MULTICAST_TABLE_ENTRY_REMOVE     _IOWR(IFX_ETHSW_MAGIC, 0x40, IFX_ETHSW_multicastTable_t)
73755 +
73756 +/**
73757 +   Read out the multicast membership table that is located inside the switch
73758 +   hardware. The 'bInitial' parameter restarts the read operation at the beginning of
73759 +   the table. Every following \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_READ call reads out
73760 +   the next found entry. The 'bLast' parameter is set by the switch API in case
73761 +   the last entry of the table is reached.
73762 +
73763 +   \param IFX_ETHSW_multicastTableRead_t Pointer
73764 +      to \ref IFX_ETHSW_multicastTableRead_t.
73765 +
73766 +   \remarks The 'bInitial' parameter is reset during the read operation.
73767 +
73768 +   \remarks The function returns an error code in case an error occurs.
73769 +            The error code is described in \ref IFX_ETHSW_status_t.
73770 +
73771 +   \return Return value as follows:
73772 +   - IFX_SUCCESS: if successful
73773 +   - An error code in case an error occurs
73774 +*/
73775 +#define IFX_ETHSW_MULTICAST_TABLE_ENTRY_READ       _IOWR(IFX_ETHSW_MAGIC, 0x41, IFX_ETHSW_multicastTableRead_t)
73776 +
73777 +/*@}*/ /* ETHSW_IOCTL_MULTICAST */
73778 +
73779 +/** \addtogroup ETHSW_IOCTL_OAM */
73780 +/*@{*/
73781 +
73782 +/** Hardware Initialization. This command should be called right after the
73783 +    Switch API software module is initialized and loaded.
73784 +    It accesses the hardware platform, retrieving platform capabilities and
73785 +    performing the first basic configuration.
73786 +
73787 +   \param IFX_ETHSW_HW_Init_t Pointer to pre-allocated initialization structure
73788 +   \ref IFX_ETHSW_HW_Init_t.
73789 +
73790 +   \remarks The function returns an error code in case an error occurs.
73791 +            The error code is described in \ref IFX_ETHSW_status_t.
73792 +
73793 +   \return Return value as follows:
73794 +   - IFX_SUCCESS: if successful
73795 +   - An error code in case an error occurs
73796 +*/
73797 +#define IFX_ETHSW_HW_INIT                          _IOW(IFX_ETHSW_MAGIC, 0x42, IFX_ETHSW_HW_Init_t)
73798 +
73799 +/**
73800 +   Retrieve the version string of the currently version index. The returned
73801 +   string format might vary between the device platforms used. This
73802 +   means that the version information cannot be compared between different
73803 +   device platforms.
73804 +   All returned version information is in the form of zero-terminated character strings.
73805 +   The returned strings are empty ('') in case the given version
73806 +   index is out of range.
73807 +
73808 +   \param IFX_ETHSW_version_t* The parameter points to a
73809 +   \ref IFX_ETHSW_version_t structure.
73810 +
73811 +   \return Returns value as follows:
73812 +   - IFX_SUCCESS: if successful
73813 +   - IFX_ERROR: in case of an error
73814 +
73815 +   \code
73816 +   IFX_ETHSW_version_t param;
73817 +   IFX_int32_t fd;
73818 +
73819 +   memset (&param, 0, sizeof(IFX_ETHSW_version_t));
73820 +
73821 +   while (1)
73822 +   {
73823 +      if (ioctl(fd, IFX_ETHSW_VERSION_GET, (IFX_int32_t) &param)
73824 +         != IFX_SUCCESS)
73825 +      {
73826 +         printf("ERROR: TAPI version request failed!\n);
73827 +         return IFX_ERROR;
73828 +      }
73829 +
73830 +      if ((strlen(param.cName) == 0) || (strlen(param.cVersion) == 0))
73831 +         // No more version entries found
73832 +         break;
73833 +
73834 +      printf("%s version: %s", param.cName, param.cVersion);
73835 +      param.nId++;
73836 +   }
73837 +
73838 +   return IFX_SUCCESS;
73839 +   \endcode
73840 +*/
73841 +#define IFX_ETHSW_VERSION_GET                      _IOWR(IFX_ETHSW_MAGIC, 0x43, IFX_ETHSW_version_t)
73842 +
73843 +/** This service returns the capability referenced by the provided index
73844 +    (zero-based counting index value). The Switch API uses the index to return
73845 +    the capability parameter from an internal list. For instance,
73846 +    the capability list contains information about the amount of supported
73847 +    features like number of supported VLAN groups or MAC table entries.
73848 +    The command returns zero-length strings ('') in case the
73849 +    requested index number is out of range.
73850 +
73851 +   \param IFX_ETHSW_cap_t Pointer to pre-allocated capability
73852 +      list structure \ref IFX_ETHSW_cap_t.
73853 +      The switch API implementation fills out the structure with the supported
73854 +      features, based on the provided 'nCapType' parameter.
73855 +
73856 +   \remarks The function returns an error code in case an error occurs.
73857 +            The error code is described in \ref IFX_ETHSW_status_t.
73858 +
73859 +   \return Return value as follows:
73860 +   - IFX_SUCCESS: if successful
73861 +   - An error code in case an error occurs
73862 +
73863 +   \code
73864 +   IFX_ETHSW_cap_t param;
73865 +   IFX_int32_t fd;
73866 +   IFX_int32_t i;
73867 +
73868 +   // Open tapi file descriptor *
73869 +   fd = open("/dev/switchapi/1", O_RDWR, 0x644);
73870 +
73871 +   for (i = 0; i < IFX_ETHSW_CAP_TYPE_LAST, i++)
73872 +   {
73873 +      memset(&param, 0, sizeof(param));
73874 +      param.nCapType = i;
73875 +      //Get the cap list
73876 +      if (ioctl(fd, IFX_ETHSW_CAP_GET, (IFX_int32_t) &param) == IFX_ERROR)
73877 +         return IFX_ERROR;
73878 +
73879 +      printf("%s: %d\n", param.cDesc, param.nCap);
73880 +   }
73881 +
73882 +   // Close open fd
73883 +   close(fd);
73884 +   return IFX_SUCCESS;
73885 +   \endcode
73886 +*/
73887 +#define IFX_ETHSW_CAP_GET                          _IOWR(IFX_ETHSW_MAGIC, 0x44, IFX_ETHSW_cap_t)
73888 +
73889 +/**
73890 +   Modify the switch configuration.
73891 +   The configuration can be read using \ref IFX_ETHSW_CFG_GET.
73892 +   The switch can be enabled using \ref IFX_ETHSW_ENABLE.
73893 +
73894 +   \param IFX_ETHSW_cfg_t Pointer to an \ref IFX_ETHSW_cfg_t structure.
73895 +
73896 +   \remarks The function returns an error code in case an error occurs.
73897 +            The error code is described in \ref IFX_ETHSW_status_t.
73898 +
73899 +   \return Return value as follows:
73900 +   - IFX_SUCCESS: if successful
73901 +   - An error code in case an error occurs
73902 +*/
73903 +#define IFX_ETHSW_CFG_SET                          _IOW(IFX_ETHSW_MAGIC, 0x45, IFX_ETHSW_cfg_t)
73904 +
73905 +/**
73906 +   Read the global switch configuration.
73907 +   This configuration can be set using \ref IFX_ETHSW_CFG_SET.
73908 +
73909 +   \param IFX_ETHSW_cfg_t Pointer to an \ref IFX_ETHSW_cfg_t structure.
73910 +      The structure is filled out by the switch implementation.
73911 +
73912 +   \remarks The function returns an error code in case an error occurs.
73913 +            The error code is described in \ref IFX_ETHSW_status_t.
73914 +
73915 +   \return Return value as follows:
73916 +   - IFX_SUCCESS: if successful
73917 +   - An error code in case an error occurs
73918 +*/
73919 +#define IFX_ETHSW_CFG_GET                          _IOWR(IFX_ETHSW_MAGIC, 0x46, IFX_ETHSW_cfg_t)
73920 +
73921 +/**
73922 +   Enables the whole switch. The switch device is enabled with the default
73923 +   configuration in case no other configuration is applied.
73924 +   The switch can be disabled using the \ref IFX_ETHSW_DISABLE command
73925 +
73926 +   \param IFX_void_t This command does not require any parameter structure
73927 +
73928 +   \remarks The function returns an error code in case an error occurs.
73929 +            The error code is described in \ref IFX_ETHSW_status_t.
73930 +
73931 +   \return Return value as follows:
73932 +   - IFX_SUCCESS: if successful
73933 +   - An error code in case an error occurs
73934 +*/
73935 +#define IFX_ETHSW_ENABLE                           _IO(IFX_ETHSW_MAGIC, 0x47)
73936 +
73937 +/**
73938 +   Disables the whole switch.
73939 +   The switch can be enabled using the \ref IFX_ETHSW_ENABLE command
73940 +
73941 +   \param IFX_void_t This command does not require any parameter structure
73942 +
73943 +   \remarks The function returns an error code in case an error occurs.
73944 +            The error code is described in \ref IFX_ETHSW_status_t.
73945 +
73946 +   \return Return value as follows:
73947 +   - IFX_SUCCESS: if successful
73948 +   - An error code in case an error occurs
73949 +*/
73950 +#define IFX_ETHSW_DISABLE                          _IO(IFX_ETHSW_MAGIC, 0x48)
73951 +
73952 +/**
73953 +   Read out the current Ethernet port configuration.
73954 +
73955 +   \param IFX_ETHSW_portCfg_t Pointer to a port configuration
73956 +   \ref IFX_ETHSW_portCfg_t structure to fill out by the driver.
73957 +   The parameter 'nPortId' tells the driver which port parameter is requested.
73958 +
73959 +   \remarks The function returns an error code in case an error occurs.
73960 +            The error code is described in \ref IFX_ETHSW_status_t.
73961 +
73962 +   \return Return value as follows:
73963 +   - IFX_SUCCESS: if successful
73964 +   - An error code in case an error occurs
73965 +*/
73966 +#define IFX_ETHSW_PORT_CFG_GET                     _IOWR(IFX_ETHSW_MAGIC, 0x49, IFX_ETHSW_portCfg_t)
73967 +
73968 +/**
73969 +   Set the Ethernet port configuration.
73970 +
73971 +   \param IFX_ETHSW_portCfg_t Pointer to an \ref IFX_ETHSW_portCfg_t structure
73972 +   to configure the switch port hardware.
73973 +
73974 +   \remarks The function returns an error code in case an error occurs.
73975 +            The error code is described in \ref IFX_ETHSW_status_t.
73976 +
73977 +   \return Return value as follows:
73978 +   - IFX_SUCCESS: if successful
73979 +   - An error code in case an error occurs
73980 +*/
73981 +#define IFX_ETHSW_PORT_CFG_SET                     _IOW(IFX_ETHSW_MAGIC, 0x4A, IFX_ETHSW_portCfg_t)
73982 +
73983 +/**
73984 +   Defines one port that is directly connected to the software running on a CPU.
73985 +   This allows for the redirecting of protocol-specific packets to the CPU port and
73986 +   special packet treatment when sent by the CPU.
73987 +   If the CPU port cannot be set, the function returns an error code.
73988 +
73989 +   \param IFX_ETHSW_CPU_PortCfg_t Pointer to
73990 +      an \ref IFX_ETHSW_CPU_PortCfg_t structure.
73991 +
73992 +   \remarks The function returns an error code in case an error occurs.
73993 +            The error code is described in \ref IFX_ETHSW_status_t.
73994 +
73995 +   \return Return value as follows:
73996 +   - IFX_SUCCESS: if successful
73997 +   - An error code in case an error occurs
73998 +*/
73999 +#define IFX_ETHSW_CPU_PORT_CFG_SET                 _IOW(IFX_ETHSW_MAGIC, 0x4B, IFX_ETHSW_CPU_PortCfg_t)
74000 +
74001 +/**
74002 +   Get the port that is directly connected to the software running on a CPU and defined as
74003 +   CPU port. This port assignment can be set using \ref IFX_ETHSW_CPU_PORT_CFG_SET
74004 +   if it is not fixed and defined by the switch device architecture.
74005 +
74006 +   \param IFX_ETHSW_CPU_PortCfg_t Pointer to
74007 +      an \ref IFX_ETHSW_CPU_PortCfg_t structure.
74008 +
74009 +   \remarks The function returns an error code in case an error occurs.
74010 +            The error code is described in \ref IFX_ETHSW_status_t.
74011 +
74012 +   \return Return value as follows:
74013 +   - IFX_SUCCESS: if successful
74014 +   - An error code in case an error occurs
74015 +*/
74016 +#define IFX_ETHSW_CPU_PORT_CFG_GET                 _IOWR(IFX_ETHSW_MAGIC, 0x4C, IFX_ETHSW_CPU_PortCfg_t)
74017 +
74018 +/**
74019 +   Configure an additional CPU port configuration. This configuration applies to
74020 +   devices where the CPU port is fixed to one dedicated port.
74021 +
74022 +   \param IFX_ETHSW_CPU_PortExtendCfg_t Pointer to
74023 +      an \ref IFX_ETHSW_CPU_PortExtendCfg_t structure.
74024 +
74025 +   \remarks The function returns an error code in case an error occurs.
74026 +            The error code is described in \ref IFX_ETHSW_status_t.
74027 +
74028 +   \return Return value as follows:
74029 +   - IFX_SUCCESS: if successful
74030 +   - An error code in case an error occurs
74031 +*/
74032 +#define IFX_ETHSW_CPU_PORT_EXTEND_CFG_SET          _IOW(IFX_ETHSW_MAGIC, 0x4D, IFX_ETHSW_CPU_PortExtendCfg_t)
74033 +
74034 +/**
74035 +   Reads out additional CPU port configuration. This configuration applies to
74036 +   devices where the CPU port is fixed to one dedicated port.
74037 +
74038 +   \param IFX_ETHSW_CPU_PortExtendCfg_t Pointer to
74039 +      an \ref IFX_ETHSW_CPU_PortExtendCfg_t structure.
74040 +
74041 +   \remarks The function returns an error code in case an error occurs.
74042 +            The error code is described in \ref IFX_ETHSW_status_t.
74043 +
74044 +   \return Return value as follows:
74045 +   - IFX_SUCCESS: if successful
74046 +   - An error code in case an error occurs
74047 +
74048 +*/
74049 +#define IFX_ETHSW_CPU_PORT_EXTEND_CFG_GET          _IOWR(IFX_ETHSW_MAGIC, 0x4E, IFX_ETHSW_CPU_PortExtendCfg_t)
74050 +
74051 +/**
74052 +   Read out the Ethernet port's speed, link status, and flow control status.
74053 +   The information for one single port 'nPortId' is returned.
74054 +   An error code is returned if the selected port does not exist.
74055 +
74056 +   \param IFX_ETHSW_portLinkCfg_t Pointer to
74057 +      an \ref IFX_ETHSW_portLinkCfg_t structure to read out the port status.
74058 +
74059 +   \remarks The function returns an error code in case an error occurs.
74060 +            The error code is described in \ref IFX_ETHSW_status_t.
74061 +
74062 +   \return Return value as follows:
74063 +   - IFX_SUCCESS: if successful
74064 +   - An error code in case an error occurs
74065 +*/
74066 +#define IFX_ETHSW_PORT_LINK_CFG_GET                _IOWR(IFX_ETHSW_MAGIC, 0x4F, IFX_ETHSW_portLinkCfg_t)
74067 +
74068 +/**
74069 +   Set the Ethernet port link, speed status and flow control status.
74070 +   The configuration applies to a single port 'nPortId'.
74071 +
74072 +   \param IFX_ETHSW_portLinkCfg_t Pointer to
74073 +      an \ref IFX_ETHSW_portLinkCfg_t structure to set the port configuration.
74074 +
74075 +   \remarks The function returns an error code in case an error occurs.
74076 +            The error code is described in \ref IFX_ETHSW_status_t.
74077 +
74078 +   \return Return value as follows:
74079 +   - IFX_SUCCESS: if successful
74080 +   - An error code in case an error occurs
74081 +*/
74082 +#define IFX_ETHSW_PORT_LINK_CFG_SET                _IOW(IFX_ETHSW_MAGIC, 0x50, IFX_ETHSW_portLinkCfg_t)
74083 +
74084 +/**
74085 +   Configure the RGMII clocking parameter in case the Ethernet port is configured in RGMII mode.
74086 +   The configuration can be read by calling \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_GET.
74087 +   It applies to a single port 'nPortId'.
74088 +
74089 +   \param IFX_ETHSW_portRGMII_ClkCfg_t Pointer to
74090 +      an \ref IFX_ETHSW_portRGMII_ClkCfg_t structure to set the port configuration.
74091 +
74092 +   \remarks The function returns an error code in case an error occurs.
74093 +            The error code is described in \ref IFX_ETHSW_status_t.
74094 +
74095 +   \return Return value as follows:
74096 +   - IFX_SUCCESS: if successful
74097 +   - An error code in case an error occurs
74098 +*/
74099 +#define IFX_ETHSW_PORT_RGMII_CLK_CFG_SET           _IOW(IFX_ETHSW_MAGIC, 0x51, IFX_ETHSW_portRGMII_ClkCfg_t)
74100 +
74101 +/**
74102 +   Read the RGMII clocking parameter in case the Ethernet port is configured in RGMII mode.
74103 +   The configuration can be set by calling \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_SET.
74104 +   It applies to a single port 'nPortId'.
74105 +
74106 +   \param IFX_ETHSW_portRGMII_ClkCfg_t Pointer to
74107 +      an \ref IFX_ETHSW_portRGMII_ClkCfg_t structure to set the port configuration.
74108 +
74109 +   \remarks The function returns an error code in case an error occurs.
74110 +            The error code is described in \ref IFX_ETHSW_status_t.
74111 +
74112 +   \return Return value as follows:
74113 +   - IFX_SUCCESS: if successful
74114 +   - An error code in case an error occurs
74115 +*/
74116 +#define IFX_ETHSW_PORT_RGMII_CLK_CFG_GET           _IOWR(IFX_ETHSW_MAGIC, 0x52, IFX_ETHSW_portRGMII_ClkCfg_t)
74117 +
74118 +/**
74119 +   Check whether the Ethernet switch hardware has detected an Ethernet PHY connected
74120 +   to the given Ethernet port 'nPortId'.
74121 +
74122 +   \param IFX_ETHSW_portPHY_Query_t Pointer to
74123 +      an \ref IFX_ETHSW_portPHY_Query_t structure to set the port configuration.
74124 +
74125 +   \remarks The function returns an error code in case an error occurs.
74126 +            The error code is described in \ref IFX_ETHSW_status_t.
74127 +
74128 +   \return Return value as follows:
74129 +   - IFX_SUCCESS: if successful
74130 +   - An error code in case an error occurs
74131 +*/
74132 +#define IFX_ETHSW_PORT_PHY_QUERY                   _IOWR(IFX_ETHSW_MAGIC, 0x53, IFX_ETHSW_portPHY_Query_t)
74133 +
74134 +/**
74135 +   Read out the MDIO device address of an Ethernet PHY that is connected to
74136 +   an Ethernet port. This device address is useful when accessing PHY
74137 +   registers using the commands \ref IFX_ETHSW_MDIO_DATA_WRITE
74138 +   and \ref IFX_ETHSW_MDIO_DATA_READ.
74139 +
74140 +   \param IFX_ETHSW_portPHY_Addr_t Pointer to \ref IFX_ETHSW_portPHY_Addr_t.
74141 +
74142 +   \remarks The function returns an error code in case an error occurs.
74143 +            The error code is described in \ref IFX_ETHSW_status_t.
74144 +
74145 +   \return Return value as follows:
74146 +   - IFX_SUCCESS: if successful
74147 +   - An error code in case an error occurs
74148 +*/
74149 +#define IFX_ETHSW_PORT_PHY_ADDR_GET                _IOWR(IFX_ETHSW_MAGIC, 0x54, IFX_ETHSW_portPHY_Addr_t)
74150 +
74151 +/**
74152 +   Ingress and egress packets of one specific Ethernet port can be redirected to
74153 +   the CPU port. The ingress and egress packet redirection can be configured
74154 +   individually. This command reads out the current configuration of a
74155 +   dedicated port. A new configuration can be applied
74156 +   by calling \ref IFX_ETHSW_PORT_REDIRECT_SET.
74157 +
74158 +   \param IFX_ETHSW_portRedirectCfg_t Pointer
74159 +          to \ref IFX_ETHSW_portRedirectCfg_t.
74160 +
74161 +   \remarks The function returns an error code in case an error occurs.
74162 +            The error code is described in \ref IFX_ETHSW_status_t.
74163 +   \remarks Not all hardware platforms support this feature. The function
74164 +            returns an error if this feature is not supported.
74165 +
74166 +   \return Return value as follows:
74167 +   - IFX_SUCCESS: if successful
74168 +   - An error code in case an error occurs
74169 +*/
74170 +#define IFX_ETHSW_PORT_REDIRECT_GET                _IOWR(IFX_ETHSW_MAGIC, 0x55, IFX_ETHSW_portRedirectCfg_t)
74171 +
74172 +/**
74173 +   Select ingress and egress packets of one specific Ethernet port that can be
74174 +   redirected to a port that is configured as the 'CPU port'. The ingress and
74175 +   egress packet direction can be configured individually.
74176 +   The packet filter of the original port still
74177 +   applies to the packet (for example, MAC address learning is done for the
74178 +   selected port and not for the CPU port).
74179 +   On CPU port side, no additional learning, forwarding look up,
74180 +   VLAN processing and queue selection is performed for redirected packets.
74181 +   Depending on the hardware platform used, the CPU port has to be set in
74182 +   advance using \ref IFX_ETHSW_CPU_PORT_CFG_SET.
74183 +   The currently used configuration can be read
74184 +   using \ref IFX_ETHSW_PORT_REDIRECT_GET.
74185 +
74186 +   \param IFX_ETHSW_portRedirectCfg_t Pointer
74187 +          to \ref IFX_ETHSW_portRedirectCfg_t.
74188 +
74189 +   \remarks The function returns an error code in case an error occurs.
74190 +            The error code is described in \ref IFX_ETHSW_status_t.
74191 +   \remarks Not all hardware platforms support this feature. The function
74192 +            returns an error if this feature is not supported.
74193 +
74194 +   \return Return value as follows:
74195 +   - IFX_SUCCESS: if successful
74196 +   - An error code in case an error occurs
74197 +*/
74198 +#define IFX_ETHSW_PORT_REDIRECT_SET                _IOW(IFX_ETHSW_MAGIC, 0x56, IFX_ETHSW_portRedirectCfg_t)
74199 +
74200 +/**
74201 +   Reads out the current monitor options for a
74202 +   dedicated Ethernet port. This configuration can be set
74203 +   using \ref IFX_ETHSW_MONITOR_PORT_CFG_SET.
74204 +
74205 +   \param IFX_ETHSW_monitorPortCfg_t Pointer
74206 +          to \ref IFX_ETHSW_monitorPortCfg_t.
74207 +
74208 +   \remarks The function returns an error code in case an error occurs.
74209 +            The error code is described in \ref IFX_ETHSW_status_t.
74210 +
74211 +   \return Return value as follows:
74212 +   - IFX_SUCCESS: if successful
74213 +   - An error code in case an error occurs
74214 +*/
74215 +#define IFX_ETHSW_MONITOR_PORT_CFG_GET             _IOWR(IFX_ETHSW_MAGIC, 0x57, IFX_ETHSW_monitorPortCfg_t)
74216 +
74217 +/**
74218 +   Configures the monitor options for a
74219 +   dedicated Ethernet port. This current configuration can be read back
74220 +   using \ref IFX_ETHSW_MONITOR_PORT_CFG_GET.
74221 +
74222 +   \param IFX_ETHSW_monitorPortCfg_t Pointer
74223 +          to \ref IFX_ETHSW_monitorPortCfg_t.
74224 +
74225 +   \remarks The function returns an error code in case an error occurs.
74226 +            The error code is described in \ref IFX_ETHSW_status_t.
74227 +
74228 +   \return Return value as follows:
74229 +   - IFX_SUCCESS: if successful
74230 +   - An error code in case an error occurs
74231 +*/
74232 +#define IFX_ETHSW_MONITOR_PORT_CFG_SET             _IOW(IFX_ETHSW_MAGIC, 0x58, IFX_ETHSW_monitorPortCfg_t)
74233 +
74234 +/**
74235 +   Read out the Ethernet port statistic counter (RMON counter).
74236 +   The zero-based 'nPortId' structure element describes the physical switch
74237 +   port for the requested statistic information.
74238 +
74239 +   \param IFX_ETHSW_RMON_cnt_t  Pointer to pre-allocated
74240 +   \ref IFX_ETHSW_RMON_cnt_t structure. The structure element 'nPortId' is
74241 +   an input parameter that describes from which port to read the RMON counter.
74242 +   All remaining structure elements are filled with the counter values.
74243 +
74244 +   \remarks The function returns an error in case the given 'nPortId' is
74245 +   out of range.
74246 +
74247 +   \remarks The function returns an error code in case an error occurs.
74248 +            The error code is described in \ref IFX_ETHSW_status_t.
74249 +
74250 +   \return Return value as follows:
74251 +   - IFX_SUCCESS: if successful
74252 +   - An error code in case an error occurs
74253 +*/
74254 +#define IFX_ETHSW_RMON_GET                         _IOWR(IFX_ETHSW_MAGIC, 0x59, IFX_ETHSW_RMON_cnt_t)
74255 +
74256 +/**
74257 +   Clears an Ethernet port traffic statistic counter (RMON counter).
74258 +
74259 +   \param IFX_ETHSW_RMON_clear_t  Pointer to a pre-allocated
74260 +   \ref IFX_ETHSW_RMON_clear_t structure. The structure element 'nPortId' is
74261 +   an input parameter stating on which port to clear all RMON counters.
74262 +
74263 +   \remarks The function returns an error in case the given 'nPortId' is
74264 +   out of range.
74265 +
74266 +   \remarks The function returns an error code in case an error occurs.
74267 +            The error code is described in \ref IFX_ETHSW_status_t.
74268 +
74269 +   \return Return value as follows:
74270 +   - IFX_SUCCESS: if successful
74271 +   - An error code in case an error occurs
74272 +*/
74273 +#define IFX_ETHSW_RMON_CLEAR                       _IOW(IFX_ETHSW_MAGIC, 0x5A, IFX_ETHSW_RMON_clear_t)
74274 +
74275 +/**
74276 +   Read the MDIO interface configuration.
74277 +   The parameters can be modified using \ref IFX_ETHSW_MDIO_CFG_SET.
74278 +
74279 +   \param IFX_ETHSW_MDIO_cfg_t Pointer to \ref IFX_ETHSW_MDIO_cfg_t.
74280 +
74281 +   \remarks The function returns an error code in case an error occurs.
74282 +            The error code is described in \ref IFX_ETHSW_status_t.
74283 +
74284 +   \return Return value as follows:
74285 +   - IFX_SUCCESS: if successful
74286 +   - An error code in case an error occurs
74287 +*/
74288 +#define IFX_ETHSW_MDIO_CFG_GET                     _IOR(IFX_ETHSW_MAGIC, 0x5B, IFX_ETHSW_MDIO_cfg_t)
74289 +
74290 +/**
74291 +   Set the MDIO interface configuration.
74292 +   The parameters can be read using \ref IFX_ETHSW_MDIO_CFG_GET.
74293 +   The given frequency is rounded off to fitting to the hardware support.
74294 +   \ref IFX_ETHSW_MDIO_CFG_GET will return the exact programmed (rounded) frequency value.
74295 +
74296 +   \param IFX_ETHSW_MDIO_cfg_t Pointer to \ref IFX_ETHSW_MDIO_cfg_t.
74297 +
74298 +   \remarks The function returns an error code in case an error occurs.
74299 +            The error code is described in \ref IFX_ETHSW_status_t.
74300 +
74301 +   \return Return value as follows:
74302 +   - IFX_SUCCESS: if successful
74303 +   - An error code in case an error occurs
74304 +*/
74305 +#define IFX_ETHSW_MDIO_CFG_SET                     _IOW(IFX_ETHSW_MAGIC, 0x5C, IFX_ETHSW_MDIO_cfg_t)
74306 +
74307 +/**
74308 +   Read data from the MDIO Interface of the switch device. This function allows
74309 +   various kinds of information to be read out for any attached device by register and
74310 +   device addressing.
74311 +   The 'nData' value (\ref IFX_ETHSW_MDIO_data_t) contains the read
74312 +   device register.
74313 +   A write operation can be done using \ref IFX_ETHSW_MDIO_DATA_WRITE.
74314 +
74315 +   \param IFX_ETHSW_MDIO_data_t Pointer to \ref IFX_ETHSW_MDIO_data_t.
74316 +
74317 +   \remarks The function returns an error code in case an error occurs.
74318 +            The error code is described in \ref IFX_ETHSW_status_t.
74319 +
74320 +   \return Return value as follows:
74321 +   - IFX_SUCCESS: if successful
74322 +   - An error code in case an error occurs
74323 +*/
74324 +#define IFX_ETHSW_MDIO_DATA_READ                   _IOWR(IFX_ETHSW_MAGIC, 0x5D, IFX_ETHSW_MDIO_data_t)
74325 +
74326 +/**
74327 +   Write data to the MDIO Interface of the switch device. This function allows
74328 +   for configuration of any attached device by register and device addressing.
74329 +   This applies to external and internal Ethernet PHYs as well.
74330 +   The 'nData' value (\ref IFX_ETHSW_MDIO_data_t) is directly written to the
74331 +   device register.
74332 +   A read operation can be performed using \ref IFX_ETHSW_MDIO_DATA_READ.
74333 +
74334 +   \param IFX_ETHSW_MDIO_data_t Pointer to \ref IFX_ETHSW_MDIO_data_t.
74335 +
74336 +   \remarks The function returns an error code in case an error occurs.
74337 +            The error code is described in \ref IFX_ETHSW_status_t.
74338 +
74339 +   \return Return value as follows:
74340 +   - IFX_SUCCESS: if successful
74341 +   - An error code in case an error occurs
74342 +
74343 +   \code
74344 +   IFX_ETHSW_MDIO_data_t         phy;
74345 +
74346 +   // access the device 2
74347 +   phy.nAddressDev = 2;
74348 +   // PHY register 0
74349 +   phy.nAddressReg = 0;
74350 +   // copy the helper PHY register union to the data field to configure
74351 +   phy.nData = 0x1235;
74352 +
74353 +   if (ioctl(fd, IFX_ETHSW_MDIO_DATA_WRITE, (int)&phy))
74354 +      return IFX_ERROR;
74355 +
74356 +   // access the device 5
74357 +   phy.nAddressDev = 5;
74358 +   // Device specific register 20
74359 +   phy.nAddressReg = 20;
74360 +   // set the data field to configure
74361 +   phy.nData = 0x1234;
74362 +
74363 +   if (ioctl(fd, IFX_ETHSW_MDIO_DATA_WRITE, (int)&phy))
74364 +      return IFX_ERROR;
74365 +
74366 +   return IFX_SUCCESS;
74367 +   \endcode
74368 +*/
74369 +#define IFX_ETHSW_MDIO_DATA_WRITE                  _IOW(IFX_ETHSW_MAGIC, 0x5E, IFX_ETHSW_MDIO_data_t)
74370 +
74371 +/**
74372 +   Set the Wake-on-LAN configuration.
74373 +   The parameters can be read using \ref IFX_ETHSW_WOL_CFG_GET.
74374 +
74375 +   \param IFX_ETHSW_WoL_Cfg_t Pointer to \ref IFX_ETHSW_WoL_Cfg_t.
74376 +
74377 +   \remarks The function returns an error code in case an error occurs.
74378 +            The error code is described in \ref IFX_ETHSW_status_t.
74379 +
74380 +   \return Return value as follows:
74381 +   - IFX_SUCCESS: if successful
74382 +   - An error code in case an error occurs
74383 +*/
74384 +#define IFX_ETHSW_WOL_CFG_SET                      _IOW(IFX_ETHSW_MAGIC, 0x5F, IFX_ETHSW_WoL_Cfg_t)
74385 +
74386 +/**
74387 +   Read the Wake-on-LAN configuration.
74388 +   The parameters can be modified using \ref IFX_ETHSW_WOL_CFG_SET.
74389 +
74390 +   \param IFX_ETHSW_WoL_Cfg_t Pointer to \ref IFX_ETHSW_WoL_Cfg_t.
74391 +
74392 +   \remarks The function returns an error code in case an error occurs.
74393 +            The error code is described in \ref IFX_ETHSW_status_t.
74394 +
74395 +   \return Return value as follows:
74396 +   - IFX_SUCCESS: if successful
74397 +   - An error code in case an error occurs
74398 +*/
74399 +#define IFX_ETHSW_WOL_CFG_GET                      _IOWR(IFX_ETHSW_MAGIC, 0x60, IFX_ETHSW_WoL_Cfg_t)
74400 +
74401 +/**
74402 +   Set the current Wake-On-LAN status for a dedicated port. The
74403 +   Wake-On-LAN specific parameter can be configured
74404 +   using \ref IFX_ETHSW_WOL_CFG_SET.
74405 +
74406 +   \param IFX_ETHSW_WoL_PortCfg_t Pointer to \ref IFX_ETHSW_WoL_PortCfg_t.
74407 +
74408 +   \remarks The function returns an error code in case an error occurs.
74409 +            The error code is described in \ref IFX_ETHSW_status_t.
74410 +
74411 +   \return Return value as follows:
74412 +   - IFX_SUCCESS: if successful
74413 +   - An error code in case an error occurs
74414 +*/
74415 +#define IFX_ETHSW_WOL_PORT_CFG_SET                 _IOW(IFX_ETHSW_MAGIC, 0x61, IFX_ETHSW_WoL_PortCfg_t)
74416 +
74417 +/**
74418 +   Read out the current status of the Wake-On-LAN feature
74419 +   on a dedicated port. This status can be changed
74420 +   using \ref IFX_ETHSW_WOL_PORT_CFG_SET.
74421 +   The Wake-On-LAN specific parameter can be configured
74422 +   using \ref IFX_ETHSW_WOL_CFG_SET.
74423 +
74424 +   \param IFX_ETHSW_WoL_PortCfg_t Pointer to \ref IFX_ETHSW_WoL_PortCfg_t.
74425 +
74426 +   \remarks The function returns an error code in case an error occurs.
74427 +            The error code is described in \ref IFX_ETHSW_status_t.
74428 +
74429 +   \return Return value as follows:
74430 +   - IFX_SUCCESS: if successful
74431 +   - An error code in case an error occurs
74432 +*/
74433 +#define IFX_ETHSW_WOL_PORT_CFG_GET                 _IOWR(IFX_ETHSW_MAGIC, 0x62, IFX_ETHSW_WoL_PortCfg_t)
74434 +
74435 +/*@}*/ /* ETHSW_IOCTL_OAM */
74436 +
74437 +#endif    /* _IFX_ETHSW_H_ */
74438 diff --git a/include/switch_api/ifx_ethsw_PSB6970.h b/include/switch_api/ifx_ethsw_PSB6970.h
74439 new file mode 100644
74440 index 0000000..766334d
74441 --- /dev/null
74442 +++ b/include/switch_api/ifx_ethsw_PSB6970.h
74443 @@ -0,0 +1,647 @@
74444 +/****************************************************************************
74445 +
74446 +                               Copyright 2010
74447 +                          Lantiq Deutschland GmbH
74448 +                   Am Campeon 3; 85579 Neubiberg, Germany
74449 +
74450 +  For licensing information, see the file 'LICENSE' in the root folder of
74451 +  this software module.
74452 +
74453 +*****************************************************************************/
74454 +#ifndef _IFX_ETHSW_PSB6970_H_
74455 +#define _IFX_ETHSW_PSB6970_H_
74456 +
74457 +#include "ifx_types.h"
74458 +
74459 +/* =================================== */
74460 +/* Global typedef forward declarations */
74461 +/* =================================== */
74462 +
74463 +/* ============================= */
74464 +/* Local Macros & Definitions    */
74465 +/* ============================= */
74466 +
74467 +/* IOCTL MAGIC */
74468 +#define IFX_PSB6970_MAGIC ('P')
74469 +
74470 +/* Group definitions for Doxygen */
74471 +/** \defgroup PSB6970_IOCTL XWAY-ARX100 / XWAY TANTOS-xG Family Specific Ethernet Switch API
74472 +    This chapter describes the XWAY ARX100 Family, XWAY TANTOS-0G,
74473 +    XWAY TANTOS-2G and XWAY TANTOS-3G  specific interfaces for accessing and
74474 +    configuring the services of the Ethernet switch module. */
74475 +/*@{*/
74476 +/** \defgroup PSB6970_IOCTL_DEBUG Debug Features
74477 +    XWAY TANTOS specific features for system integration and debug sessions.
74478 +*/
74479 +/** \defgroup PSB6970_IOCTL_OAM Operation, Administration, and Management Functions
74480 +    This chapter summarizes the functions that are provided to monitor the
74481 +    data traffic passing through the device.
74482 +*/
74483 +/** \defgroup PSB6970_IOCTL_POWER Power Management
74484 +    Configure the XWAY TANTOS hardware specific power management.
74485 +*/
74486 +/** \defgroup PSB6970_IOCTL_QOS Quality of Service Functions
74487 +    Switch and port configuration for QoS.
74488 +*/
74489 +/*@}*/
74490 +
74491 +/** \addtogroup PSB6970_IOCTL_OAM */
74492 +/*@{*/
74493 +
74494 +/** Reset selection.
74495 +    Used by \ref IFX_PSB6970_reset_t. */
74496 +typedef enum
74497 +{
74498 +   /** On-chip Ethernet PHY reset */
74499 +   IFX_PSB6970_RESET_EPHY               = 0
74500 +}IFX_PSB6970_resetMode_t;
74501 +
74502 +/** Reset selection.
74503 +    Used by \ref IFX_PSB6970_RESET. */
74504 +typedef struct
74505 +{
74506 +   /** Reset selection. */
74507 +   IFX_PSB6970_resetMode_t              eReset;
74508 +}IFX_PSB6970_reset_t;
74509 +
74510 +/*@}*/ /* PSB6970_IOCTL_OAM */
74511 +
74512 +/** \addtogroup PSB6970_IOCTL_QOS */
74513 +/*@{*/
74514 +
74515 +/** WFQ Algorithm Selector per port.
74516 +    Used by \ref IFX_PSB6970_QoS_portShaperCfg_t. */
74517 +typedef enum
74518 +{
74519 +   /** Weight. WFQ instances are configured to assign a weight (ratio) to a queue instance.
74520 +       All WFQ egress queues are configured using a ratio. */
74521 +   IFX_PSB6970_QoS_WFQ_WEIGHT           = 0,
74522 +   /** Rate. WFQ instances are configured to limit the egress traffic to a configured rate. */
74523 +   IFX_PSB6970_QoS_WFQ_RATE             = 1
74524 +}IFX_PSB6970_QoS_WFQ_t;
74525 +
74526 +/** Port-specific QoS configuration.
74527 +    Used by \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_SET
74528 +    and \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_GET. */
74529 +typedef struct
74530 +{
74531 +   /** Port index. */
74532 +   IFX_uint32_t                         nPort;
74533 +   /** WFQ Algorithm. Selection between ratio behavior
74534 +       and rate limitation. */
74535 +   IFX_PSB6970_QoS_WFQ_t                eWFQ_Type;
74536 +}IFX_PSB6970_QoS_portShaperCfg_t;
74537 +
74538 +/** Port-specific configuration for the priority queue rate shaper.
74539 +    Used by \ref IFX_PSB6970_QOS_PORT_SHAPER_STRICT_SET
74540 +    and \ref IFX_PSB6970_QOS_PORT_SHAPER_STRICT_GET. */
74541 +typedef struct
74542 +{
74543 +   /** Port index. */
74544 +   IFX_uint32_t                         nPort;
74545 +   /** Priority queue index (counting from zero). */
74546 +   IFX_uint8_t                          nTrafficClass;
74547 +   /** Maximum average rate [in Mbit/s]. */
74548 +   IFX_uint32_t                         nRate;
74549 +}IFX_PSB6970_QoS_portShaperStrictCfg_t;
74550 +
74551 +/** Port-specific configuration for the weight fair queuing rate shaper.
74552 +    The egress queues could be scheduled by assigned weights,
74553 +    or the traffic limited by configured rate shapers.
74554 +    The \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_SET command configures
74555 +    the queues to work in weight or rate shaper mode.
74556 +    Used by \ref IFX_PSB6970_QOS_PORT_SHAPER_WFQ_SET
74557 +    and \ref IFX_PSB6970_QOS_PORT_SHAPER_WFQ_GET. */
74558 +typedef struct
74559 +{
74560 +   /** Port index. */
74561 +   IFX_uint32_t                         nPort;
74562 +   /** Priority queue index (counting from zero). */
74563 +   IFX_uint8_t                          nTrafficClass;
74564 +   /** Rate / Weight.
74565 +
74566 +       - Weight: Maximum average rate [in ratio], in case eWFQ_Type=IFX_PSB6970_QoS_WFQ_WEIGHT.
74567 +       - Rate: Maximum average rate [in Mbit/s], in case eWFQ_Type=IFX_PSB6970_QoS_WFQ_RATE.
74568 +   */
74569 +   IFX_uint32_t                         nRate;
74570 +}IFX_PSB6970_QoS_portShaperWFQ_Cfg_t;
74571 +
74572 +/** Port-specific configuration for the ingress rate policing.
74573 +    Used by \ref IFX_PSB6970_QOS_PORT_POLICER_SET
74574 +    and \ref IFX_PSB6970_QOS_PORT_POLICER_GET. */
74575 +typedef struct
74576 +{
74577 +   /** Port index. */
74578 +   IFX_uint32_t                         nPort;
74579 +   /** Maximum average rate [in Mbit/s]. */
74580 +   IFX_uint32_t                         nRate;
74581 +}IFX_PSB6970_QoS_portPolicerCfg_t;
74582 +
74583 +/** Qos storm control for egress packets. Different packet types can be
74584 +    discarded if the egress packet rate reaches a defined threshold.
74585 +    Used by \ref IFX_PSB6970_QOS_STORM_SET and \ref IFX_PSB6970_QOS_STORM_GET. */
74586 +typedef struct
74587 +{
74588 +   /** Storm control for received boardcast packets. */
74589 +   IFX_boolean_t                        bBroadcast;
74590 +   /** Storm control for received multicast packets. */
74591 +   IFX_boolean_t                        bMulticast;
74592 +   /** Storm control for received unicasst packets. */
74593 +   IFX_boolean_t                        bUnicast;
74594 +   /** 10 Mbit/s link threshold [in Mbit/s] for the storm control to discard. */
74595 +   IFX_uint32_t                         nThreshold10M;
74596 +   /** 100 Mbit/s link threshold [in Mbit/s] for the storm control
74597 +       to discard. */
74598 +   IFX_uint32_t                         nThreshold100M;
74599 +}IFX_PSB6970_QoS_stormCfg_t;
74600 +
74601 +/** Multi-Field priority classification fields.
74602 +    Used by \ref IFX_PSB6970_QoS_MfcMatchField_t. */
74603 +typedef enum
74604 +{
74605 +   /** UDP/TCP Source Port Filter. */
74606 +   IFX_PSB6970_QOS_MF_SRCPORT           = 1,
74607 +   /** UDP/TCP Destination Port Filter. */
74608 +   IFX_PSB6970_QOS_MF_DSTPORT           = 2,
74609 +   /** IP Protocol Filter. */
74610 +   IFX_PSB6970_QOS_MF_PROTOCOL          = 4,
74611 +   /** Ethertype Filter. */
74612 +   IFX_PSB6970_QOS_MF_ETHERTYPE         = 8
74613 +}IFX_PSB6970_QoS_MfPrioClassfields_t;
74614 +
74615 +/** Qos multi-field priority classification configuration for Ethernet ports.
74616 +    Used by \ref IFX_PSB6970_QOS_MFC_PORT_CFG_SET
74617 +    and \ref IFX_PSB6970_QOS_MFC_PORT_CFG_GET. */
74618 +typedef struct
74619 +{
74620 +   /** Port index. */
74621 +   IFX_uint32_t                         nPort;
74622 +   /** Use the UDP/TCP Port MFC priority classification rules to assign the
74623 +       traffic class for ingress packets that match against a rule. */
74624 +   IFX_boolean_t                        bPriorityPort;
74625 +   /** Use the EtherType MFC priority classification rules to assign the
74626 +       traffic class for ingress packets that match against a rule. */
74627 +   IFX_boolean_t                        bPriorityEtherType;
74628 +}IFX_PSB6970_QoS_MfcPortCfg_t;
74629 +
74630 +/** QoS multi-field priority classification match fields structure.
74631 +    Used by \ref IFX_PSB6970_QoS_MfcCfg_t and \ref IFX_PSB6970_QOS_MFC_DEL. */
74632 +typedef struct
74633 +{
74634 +   /** Source port base. */
74635 +   IFX_uint16_t                         nPortSrc;
74636 +   /** Destination port base */
74637 +   IFX_uint16_t                         nPortDst;
74638 +   /** Check from nPortSrc till smaller nPortSrc + nPortSrcRange. */
74639 +   IFX_uint16_t                         nPortSrcRange;
74640 +   /** Check from nPortDst till smaller nPortDst + nPortDstRange. */
74641 +   IFX_uint16_t                         nPortDstRange;
74642 +   /** Protocol type. */
74643 +   IFX_uint8_t                          nProtocol;
74644 +   /** Ether type. */
74645 +   IFX_uint16_t                         nEtherType;
74646 +   /** Select the filtering field.*/
74647 +   IFX_PSB6970_QoS_MfPrioClassfields_t     eFieldSelection;
74648 +}IFX_PSB6970_QoS_MfcMatchField_t;
74649 +
74650 +/** QoS multi-field priority classification info structure.
74651 +    Used by \ref IFX_PSB6970_QoS_MfcCfg_t. */
74652 +typedef struct
74653 +{
74654 +   /** Egress priority queue priority queues, Q3 > Q2 > Q1 > Q0.
74655 +       The queue index starts counting from zero. */
74656 +   IFX_uint8_t                          nTrafficClass;
74657 +   /** Output port selection. */
74658 +   IFX_ETHSW_portForward_t              ePortForward;
74659 +}IFX_PSB6970_QoS_MfcInfo_t;
74660 +
74661 +/** QoS multi-field priority classification rule config structure.
74662 +    Used by \ref IFX_PSB6970_QoS_MfcEntryRead_t and \ref IFX_PSB6970_QOS_MFC_ADD. */
74663 +typedef struct
74664 +{
74665 +   /** Match fields.  */
74666 +   IFX_PSB6970_QoS_MfcMatchField_t      sFilterMatchField;
74667 +   /** Filter info.   */
74668 +   IFX_PSB6970_QoS_MfcInfo_t            sFilterInfo;
74669 +}IFX_PSB6970_QoS_MfcCfg_t;
74670 +
74671 +/** QoS multi-field priority classification rule get all structure.
74672 +    Used by \ref IFX_PSB6970_QOS_MFC_ENTRY_READ. */
74673 +typedef struct
74674 +{
74675 +   /** Restart the get operation from the beginning of the table. Otherwise
74676 +       return the next table entry (next to the entry that was returned
74677 +       during the previous get operation). This boolean parameter is set by the
74678 +       calling application. */
74679 +   IFX_boolean_t                        bInitial;
74680 +   /** Indicates that the read operation has reached the last valid entry in the
74681 +       table. This boolean parameter is set by the switch API. */
74682 +   IFX_boolean_t                        bLast;
74683 +   /** This filter is filled out by the switch API. */
74684 +   IFX_PSB6970_QoS_MfcCfg_t             sFilter;
74685 +}IFX_PSB6970_QoS_MfcEntryRead_t;
74686 +
74687 +/*@}*/ /* PSB6970_IOCTL_QOS */
74688 +
74689 +/** \addtogroup PSB6970_IOCTL_POWER */
74690 +/*@{*/
74691 +
74692 +/** Parameter structure for configuring the power management.
74693 +    Used by \ref IFX_PSB6970_POWER_MANAGEMENT_SET
74694 +    and \ref IFX_PSB6970_POWER_MANAGEMENT_GET. */
74695 +typedef struct
74696 +{
74697 +   /** Enable/disable power management on this switch device instance. */
74698 +   IFX_boolean_t                        bEnable;
74699 +}IFX_PSB6970_powerManagement_t;
74700 +
74701 +/*@}*/ /* PSB6970_IOCTL_POWER */
74702 +
74703 +/** \addtogroup PSB6970_IOCTL_DEBUG */
74704 +/*@{*/
74705 +
74706 +/** Register access parameter to directly read or write switch
74707 +    internal registers.
74708 +    Used by \ref IFX_PSB6970_REGISTER_SET and \ref IFX_PSB6970_REGISTER_GET. */
74709 +typedef struct
74710 +{
74711 +   /** Register Address Offset for read or write access. */
74712 +   IFX_uint32_t                         nRegAddr;
74713 +   /** Value to write to or read from 'nRegAddr'. */
74714 +   IFX_uint32_t                         nData;
74715 +}IFX_PSB6970_register_t;
74716 +
74717 +/*@}*/ /* PSB6970_IOCTL_DEBUG */
74718 +
74719 +/* ------------------------------------------------------------------------- */
74720 +/*                       IOCTL Command Definitions                           */
74721 +/* ------------------------------------------------------------------------- */
74722 +
74723 +/** \addtogroup PSB6970_IOCTL_OAM */
74724 +/*@{*/
74725 +
74726 +/**
74727 +   Forces a hardware reset of the switch device or switch macro. The device
74728 +   automatically comes back out of reset and contains the initial values.
74729 +   All previous configurations are lost.
74730 +
74731 +   \param IFX_PSB6970_reset_t Pointer to an \ref IFX_PSB6970_reset_t structure.
74732 +
74733 +   \remarks The function returns an error code in case an error occurs.
74734 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74735 +
74736 +   \return Return value as follows:
74737 +   - IFX_SUCCESS: if successful
74738 +   - An error code in case an error occurs
74739 +
74740 +   \remarks Not supported for all devices
74741 +*/
74742 +#define IFX_PSB6970_RESET                      _IOW(IFX_PSB6970_MAGIC, 0x01, IFX_PSB6970_reset_t)
74743 +
74744 +/*@}*/ /* PSB6970_IOCTL_OAM */
74745 +
74746 +/** \addtogroup PSB6970_IOCTL_QOS */
74747 +/*@{*/
74748 +
74749 +/**
74750 +   Configures the QoS rate shaper for the Ethernet port egress strict priority queues.
74751 +   The current configuration can be
74752 +   retrieved using \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_GET.
74753 +
74754 +   \param IFX_PSB6970_QoS_portShaperCfg_t Pointer to the rate
74755 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperCfg_t for
74756 +   the port-specific priority queue.
74757 +
74758 +   \remarks The function returns an error code in case an error occurs.
74759 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74760 +
74761 +   \return Return value as follows:
74762 +   - IFX_SUCCESS: if successful
74763 +   - An error code in case an error occurs
74764 +*/
74765 +#define IFX_PSB6970_QOS_PORT_SHAPER_CFG_SET    _IOW(IFX_PSB6970_MAGIC, 0x02, IFX_PSB6970_QoS_portShaperCfg_t)
74766 +
74767 +/**
74768 +   Reads out the current rate shaper for the Ethernet port egress strict priority queues.
74769 +   The configuration can be set using \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_SET.
74770 +
74771 +   \param IFX_PSB6970_QoS_portShaperCfg_t Pointer to the rate
74772 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperCfg_t for
74773 +   the port-specific priority queue.
74774 +
74775 +   \remarks The function returns an error code in case an error occurs.
74776 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74777 +
74778 +   \return Return value as follows:
74779 +   - IFX_SUCCESS: if successful
74780 +   - An error code in case an error occurs
74781 +*/
74782 +#define IFX_PSB6970_QOS_PORT_SHAPER_CFG_GET    _IOWR(IFX_PSB6970_MAGIC, 0x03, IFX_PSB6970_QoS_portShaperCfg_t)
74783 +
74784 +/**
74785 +   Configures the rate shaper for the Ethernet port egress strict priority queues.
74786 +   The current configuration can be
74787 +   retrieved using \ref IFX_PSB6970_QOS_PORT_SHAPER_STRICT_GET.
74788 +
74789 +   \param IFX_PSB6970_QoS_portShaperStrictCfg_t Pointer to the rate
74790 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperStrictCfg_t for
74791 +   the port-specific priority queue.
74792 +
74793 +   \remarks The function returns an error code in case an error occurs.
74794 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74795 +
74796 +   \return Return value as follows:
74797 +   - IFX_SUCCESS: if successful
74798 +   - An error code in case an error occurs
74799 +*/
74800 +#define IFX_PSB6970_QOS_PORT_SHAPER_STRICT_SET _IOW(IFX_PSB6970_MAGIC, 0x04, IFX_PSB6970_QoS_portShaperStrictCfg_t)
74801 +
74802 +/**
74803 +   Reads out the current rate shaper for the Ethernet port egress strict priority queues.
74804 +   The configuration can be set using \ref IFX_PSB6970_QOS_PORT_SHAPER_STRICT_SET.
74805 +
74806 +   \param IFX_PSB6970_QoS_portShaperStrictCfg_t Pointer to the rate
74807 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperStrictCfg_t for
74808 +   the port-specific priority queue.
74809 +
74810 +   \remarks The function returns an error code in case an error occurs.
74811 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74812 +
74813 +   \return Return value as follows:
74814 +   - IFX_SUCCESS: if successful
74815 +   - An error code in case an error occurs
74816 +*/
74817 +#define IFX_PSB6970_QOS_PORT_SHAPER_STRICT_GET _IOWR(IFX_PSB6970_MAGIC, 0x05, IFX_PSB6970_QoS_portShaperStrictCfg_t)
74818 +
74819 +/**
74820 +   Configures the rate shaper for the Ethernet port egress WFQ priority queues.
74821 +   The current configuration can be
74822 +   retrieved using \ref IFX_PSB6970_QOS_PORT_SHAPER_WFQ_GET.
74823 +
74824 +   \param IFX_PSB6970_QoS_portShaperWFQ_Cfg_t Pointer to the rate
74825 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperWFQ_Cfg_t for
74826 +   the port-specific priority queue.
74827 +
74828 +   \remarks The function returns an error code in case an error occurs.
74829 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74830 +
74831 +   \return Return value as follows:
74832 +   - IFX_SUCCESS: if successful
74833 +   - An error code in case an error occurs
74834 +*/
74835 +#define IFX_PSB6970_QOS_PORT_SHAPER_WFQ_SET    _IOW(IFX_PSB6970_MAGIC, 0x06, IFX_PSB6970_QoS_portShaperWFQ_Cfg_t)
74836 +
74837 +/**
74838 +   Reads out the current rate shaper for the Ethernet port egress WFQ priority queues.
74839 +   The configuration can be set using \ref IFX_PSB6970_QOS_PORT_SHAPER_WFQ_SET.
74840 +
74841 +   \param IFX_PSB6970_QoS_portShaperWFQ_Cfg_t Pointer to the rate
74842 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperWFQ_Cfg_t for
74843 +   the port-specific priority queue.
74844 +
74845 +   \remarks The function returns an error code in case an error occurs.
74846 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74847 +
74848 +   \return Return value as follows:
74849 +   - IFX_SUCCESS: if successful
74850 +   - An error code in case an error occurs
74851 +*/
74852 +#define IFX_PSB6970_QOS_PORT_SHAPER_WFQ_GET    _IOWR(IFX_PSB6970_MAGIC, 0x07, IFX_PSB6970_QoS_portShaperWFQ_Cfg_t)
74853 +
74854 +/**
74855 +   Configures the Ethernet port rate policing for the ingress packets.
74856 +   The current configuration can be
74857 +   retrieved using \ref IFX_PSB6970_QOS_PORT_POLICER_GET.
74858 +
74859 +   \param IFX_PSB6970_QoS_portPolicerCfg_t Pointer to the rate
74860 +      policing parameter \ref IFX_PSB6970_QoS_portPolicerCfg_t for
74861 +      the port.
74862 +
74863 +   \remarks The function returns an error code in case an error occurs.
74864 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74865 +
74866 +   \return Return value as follows:
74867 +   - IFX_SUCCESS: if successful
74868 +   - An error code in case an error occurs
74869 +*/
74870 +#define IFX_PSB6970_QOS_PORT_POLICER_SET       _IOW(IFX_PSB6970_MAGIC, 0x08, IFX_PSB6970_QoS_portPolicerCfg_t)
74871 +
74872 +/**
74873 +   Read out the Ethernet port rate policing for the ingress packets.
74874 +   The configuration can be set using \ref IFX_PSB6970_QOS_PORT_POLICER_SET.
74875 +
74876 +   \param IFX_PSB6970_QoS_portPolicerCfg_t Pointer to the rate
74877 +      policing parameter \ref IFX_PSB6970_QoS_portPolicerCfg_t for
74878 +      the port.
74879 +
74880 +   \remarks The function returns an error code in case an error occurs.
74881 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74882 +
74883 +   \return Return value as follows:
74884 +   - IFX_SUCCESS: if successful
74885 +   - An error code in case an error occurs
74886 +*/
74887 +#define IFX_PSB6970_QOS_PORT_POLICER_GET       _IOWR(IFX_PSB6970_MAGIC, 0x09, IFX_PSB6970_QoS_portPolicerCfg_t)
74888 +
74889 +/**
74890 +   Configure and apply the QoS Multi-field priority classification rules on
74891 +   Ethernet port level.
74892 +
74893 +   \param IFX_PSB6970_QoS_MfcPortCfg_t Pointer to a QOS Multi-field
74894 +      classification rule \ref IFX_PSB6970_QoS_MfcPortCfg_t.
74895 +
74896 +   \remarks The function returns an error code in case an error occurs.
74897 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74898 +
74899 +   \return Return value as follows:
74900 +   - IFX_SUCCESS: if successful
74901 +   - An error code in case an error occurs
74902 +*/
74903 +#define IFX_PSB6970_QOS_MFC_PORT_CFG_SET       _IOW(IFX_PSB6970_MAGIC, 0x0A, IFX_PSB6970_QoS_MfcPortCfg_t)
74904 +
74905 +/**
74906 +   Read out the current status and configuration of the Ethernet port
74907 +   level usage of the QoS Multi-field priority classification rules.
74908 +
74909 +   \param IFX_PSB6970_QoS_MfcPortCfg_t Pointer to a QOS Multi-field
74910 +      classification rule \ref IFX_PSB6970_QoS_MfcPortCfg_t.
74911 +
74912 +   \remarks The function returns an error code in case an error occurs.
74913 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74914 +
74915 +   \return Return value as follows:
74916 +   - IFX_SUCCESS: if successful
74917 +   - An error code in case an error occurs
74918 +*/
74919 +#define IFX_PSB6970_QOS_MFC_PORT_CFG_GET       _IOWR(IFX_PSB6970_MAGIC, 0x0B, IFX_PSB6970_QoS_MfcPortCfg_t)
74920 +
74921 +/**
74922 +   Set a QoS Multi-field priority classification rule.
74923 +
74924 +   \param IFX_PSB6970_QoS_MfcCfg_t Pointer to a QOS Multi-field
74925 +      classification rule \ref IFX_PSB6970_QoS_MfcCfg_t.
74926 +
74927 +   \remarks The function returns an error code in case an error occurs.
74928 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74929 +
74930 +   \return Return value as follows:
74931 +   - IFX_SUCCESS: if successful
74932 +   - An error code in case an error occurs
74933 +*/
74934 +#define IFX_PSB6970_QOS_MFC_ADD                _IOW(IFX_PSB6970_MAGIC, 0x0C, IFX_PSB6970_QoS_MfcCfg_t)
74935 +
74936 +/**
74937 +   Remove a QoS Multi-field priority classification rule.
74938 +
74939 +   \param IFX_PSB6970_QoS_MfcMatchField_t Pointer to a
74940 +      QOS Multi-field classification rule \ref IFX_PSB6970_QoS_MfcMatchField_t.
74941 +
74942 +   \remarks The function returns an error code in case an error occurs.
74943 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74944 +
74945 +   \return Return value as follows:
74946 +   - IFX_SUCCESS: if successful
74947 +   - An error code in case an error occurs
74948 +*/
74949 +#define IFX_PSB6970_QOS_MFC_DEL                _IOW(IFX_PSB6970_MAGIC, 0x0D, IFX_PSB6970_QoS_MfcMatchField_t)
74950 +
74951 +/**
74952 +   Read an entry of the QoS Multi-field priority classification rules.
74953 +
74954 +   If the parameter 'bInitial=TRUE', the GET operation starts at the beginning
74955 +   of the rule set. Otherwise it continues at the entry that
74956 +   follows the previous rule.
74957 +   The function sets all fields to zero in case the end of the rule set has been reached.
74958 +   To read out the complete rule set, this function can be called in a loop.
74959 +   The Switch API sets 'bLast=IFX_TRUE' when the last entry has been read out.
74960 +   This 'bLast' parameter could be the loop exit criteria.
74961 +
74962 +   \param IFX_PSB6970_QoS_MfcEntryRead_t Pointer to a
74963 +      QOS Multi-field classification rule \ref IFX_PSB6970_QoS_MfcEntryRead_t.
74964 +
74965 +   \remarks The function returns an error code in case an error occurs.
74966 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74967 +
74968 +   \return Return value as follows:
74969 +   - IFX_SUCCESS: if successful
74970 +   - An error code in case an error occurs
74971 +*/
74972 +#define IFX_PSB6970_QOS_MFC_ENTRY_READ         _IOWR(IFX_PSB6970_MAGIC, 0x0E, IFX_PSB6970_QoS_MfcEntryRead_t)
74973 +
74974 +/**
74975 +   Set the egress storm control for different packet types.
74976 +   It allows configuration of different threshold values for different link types.
74977 +   The current configuration can be read out using \ref IFX_PSB6970_QOS_STORM_GET.
74978 +
74979 +   \param IFX_PSB6970_QoS_stormCfg_t Pointer to a
74980 +      QOS storm control configuration \ref IFX_PSB6970_QoS_stormCfg_t.
74981 +
74982 +   \remarks The function returns an error code in case an error occurs.
74983 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
74984 +
74985 +   \return Return value as follows:
74986 +   - IFX_SUCCESS: if successful
74987 +   - An error code in case an error occurs
74988 +*/
74989 +#define IFX_PSB6970_QOS_STORM_SET              _IOW(IFX_PSB6970_MAGIC, 0x0F, IFX_PSB6970_QoS_stormCfg_t)
74990 +
74991 +/**
74992 +   Read out the current configuration for the egress storm control.
74993 +   The storm control is used for different packet types.
74994 +   The configuration can be set using \ref IFX_PSB6970_QOS_STORM_SET.
74995 +
74996 +   \param IFX_PSB6970_QoS_stormCfg_t Pointer to a
74997 +   QOS storm control configuration \ref IFX_PSB6970_QoS_stormCfg_t.
74998 +
74999 +   \remarks The function returns an error code in case an error occurs.
75000 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
75001 +
75002 +   \return Return value as follows:
75003 +   - IFX_SUCCESS: if successful
75004 +   - An error code in case an error occurs
75005 +*/
75006 +#define IFX_PSB6970_QOS_STORM_GET              _IOWR(IFX_PSB6970_MAGIC, 0x10, IFX_PSB6970_QoS_stormCfg_t)
75007 +
75008 +/*@}*/ /* PSB6970_IOCTL_QOS */
75009 +
75010 +/** \addtogroup PSB6970_IOCTL_POWER */
75011 +/*@{*/
75012 +
75013 +/**
75014 +   Set the power management configuration.
75015 +   The parameters can be read using \ref IFX_PSB6970_POWER_MANAGEMENT_GET.
75016 +
75017 +   \param IFX_PSB6970_powerManagement_t Pointer to \ref IFX_PSB6970_powerManagement_t.
75018 +
75019 +   \remarks The function returns an error code in case an error occurs.
75020 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
75021 +
75022 +   \return Return value as follows:
75023 +   - IFX_SUCCESS: if successful
75024 +   - An error code in case an error occurs
75025 +*/
75026 +#define IFX_PSB6970_POWER_MANAGEMENT_SET       _IOW(IFX_PSB6970_MAGIC, 0x11, IFX_PSB6970_powerManagement_t)
75027 +
75028 +/**
75029 +   Read the power management configuration.
75030 +   The parameters can be modified using \ref IFX_PSB6970_POWER_MANAGEMENT_SET.
75031 +
75032 +   \param IFX_PSB6970_powerManagement_t Pointer to \ref IFX_PSB6970_powerManagement_t.
75033 +
75034 +   \remarks The function returns an error code in case an error occurs.
75035 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
75036 +
75037 +   \return Return value as follows:
75038 +   - IFX_SUCCESS: if successful
75039 +   - An error code in case an error occurs
75040 +*/
75041 +#define IFX_PSB6970_POWER_MANAGEMENT_GET       _IOWR(IFX_PSB6970_MAGIC, 0x12, IFX_PSB6970_powerManagement_t)
75042 +
75043 +/*@}*/ /* PSB6970_IOCTL_POWER */
75044 +
75045 +/** \addtogroup PSB6970_IOCTL_DEBUG */
75046 +/*@{*/
75047 +
75048 +/**
75049 +   Write to an internal register. The register offset defines which register to access
75050 +   in which table. This routine only accesses the M4599_PDI and
75051 +   the ETHSW_PDI of the switch. All PHY registers are accessed
75052 +   via \ref IFX_ETHSW_MDIO_DATA_WRITE and \ref IFX_ETHSW_MDIO_DATA_READ.
75053 +   Note that the switch API implementation checks that the given address is
75054 +   inside the valid address range. It returns with an error in case an invalid
75055 +   address is given.
75056 +
75057 +   \param IFX_PSB6970_register_t Pointer to \ref IFX_PSB6970_register_t.
75058 +
75059 +   \remarks The function returns an error code in case an error occurs.
75060 +            The error code is described in \ref IFX_ETHSW_status_t.
75061 +
75062 +   \return Return value as follows:
75063 +   - IFX_SUCCESS: if successful
75064 +   - An error code in case an error occurs
75065 +*/
75066 +#define IFX_PSB6970_REGISTER_SET               _IOW(IFX_PSB6970_MAGIC, 0x13, IFX_PSB6970_register_t)
75067 +
75068 +/**
75069 +   Read an internal register. The register offset defines which register to access
75070 +   in which table. This routine only accesses the M4599_PDI and
75071 +   the ETHSW_PDI of the switch. All PHY registers are accessed
75072 +   via \ref IFX_ETHSW_MDIO_DATA_WRITE and \ref IFX_ETHSW_MDIO_DATA_READ.
75073 +   Note that the switch API implementation checks that the given address is
75074 +   inside the valid address range. It returns with an error in case an invalid
75075 +   address is given.
75076 +
75077 +   \param IFX_PSB6970_register_t Pointer to \ref IFX_PSB6970_register_t.
75078 +
75079 +   \remarks The function returns an error code in case an error occurs.
75080 +            The error code is described in \ref IFX_ETHSW_status_t.
75081 +
75082 +   \return Return value as follows:
75083 +   - IFX_SUCCESS: if successful
75084 +   - An error code in case an error occurs
75085 +*/
75086 +#define IFX_PSB6970_REGISTER_GET               _IOWR(IFX_PSB6970_MAGIC, 0x14, IFX_PSB6970_register_t)
75087 +
75088 +/*@}*/ /* PSB6970_IOCTL_DEBUG */
75089 +
75090 +#endif    /* _IFX_ETHSW_PSB6970_H_ */
75091 diff --git a/include/switch_api/ifx_ethsw_PSB6970_core.h b/include/switch_api/ifx_ethsw_PSB6970_core.h
75092 new file mode 100644
75093 index 0000000..a783710
75094 --- /dev/null
75095 +++ b/include/switch_api/ifx_ethsw_PSB6970_core.h
75096 @@ -0,0 +1,182 @@
75097 +/****************************************************************************
75098 +                              Copyright (c) 2010
75099 +                            Lantiq Deutschland GmbH
75100 +                     Am Campeon 3; 85579 Neubiberg, Germany
75101 +
75102 +  For licensing information, see the file 'LICENSE' in the root folder of
75103 +  this software module.
75104 +
75105 + *****************************************************************************
75106 +   \file ifx_ethsw_ral.h
75107 +   \remarks PSB6970 Core Layer header file, for Infineon Ethernet switch
75108 +            drivers
75109 + *****************************************************************************/
75110 +#ifndef _IFX_ETHSW_PSB6970_CORE_H_
75111 +#define _IFX_ETHSW_PSB6970_CORE_H_
75112 +
75113 +#include "ifx_ethsw_api.h"
75114 +#define IFX_PSB6970_MFC_ENTRY_MAX 8
75115 +#define IFX_PSB6970_MFC_RULES_MAX 24
75116 +#define IFX_PSB6970_REGISTER_NUMBER_MAX 0x122
75117 +#define IFX_PSB6970_VLAN_ENTRY_MAX 16
75118 +#define IFX_PSB6970_PORT_NUMBER_MAX 7
75119 +#define IFX_PSB6970_AR9_INTSW_PORT_NUMBER 3
75120 +#define IFX_PSB6970_TANTOSXG_PORT_NUMBER 7
75121 +#define IFX_AR9_REGISTER_NUMBER_MAX 0x1B4
75122 +/** Description */
75123 +typedef struct
75124 +{
75125 +    /** Transparent Mode */
75126 +    IFX_boolean_t                   bTVM;
75127 +    IFX_ETHSW_QoS_Scheduler_t       eType;
75128 +    IFX_boolean_t                   bPHYDown;
75129 +    IFX_boolean_t                   eFlow;
75130 +}IFX_PSB6970_portConfig_t;
75131 +
75132 +/** Description */
75133 +typedef struct
75134 +{
75135 +  IFX_boolean_t                     valid;
75136 +   /* VLAN ID */
75137 +  IFX_uint16_t                      vid;
75138 +   /* Forward ID */
75139 +  IFX_uint32_t                      fid;
75140 +   /* Port Member */
75141 +  IFX_uint16_t                      pm;
75142 +   /* Tag Member */
75143 +  IFX_uint16_t                      tm;
75144 +}IFX_PSB6970_VLAN_tableEntry_t;
75145 +
75146 +/** Description */
75147 +typedef struct
75148 +{
75149 +   IFX_boolean_t  bMF_ethertype;
75150 +   IFX_uint16_t   nVCET;
75151 +}IFX_PSB6970_MFC_etherTypeEntry_t;
75152 +typedef struct
75153 +{
75154 +   IFX_boolean_t  bMF_protocol;
75155 +   IFX_uint8_t    nPFR;
75156 +}IFX_PSB6970_MFC_protocolEntry_t;
75157 +typedef struct
75158 +{
75159 +   IFX_boolean_t  bMF_port;
75160 +   IFX_boolean_t  bPortSrc;
75161 +   IFX_uint16_t   nBasePt;
75162 +   IFX_uint8_t    nPRange;
75163 +}IFX_PSB6970_MFC_portEntry_t;
75164 +
75165 +typedef struct {
75166 +   IFX_PSB6970_devType_t                eDev;
75167 +   IFX_PSB6970_portConfig_t             PortConfig[IFX_PSB6970_PORT_NUMBER_MAX];
75168 +   IFX_boolean_t                        bVLAN_Aware;
75169 +   IFX_PSB6970_VLAN_tableEntry_t        VLAN_Table[IFX_PSB6970_VLAN_ENTRY_MAX];
75170 +   IFX_void_t                           *pRML_Dev;
75171 +#ifdef IFX_ETHSW_API_COC
75172 +   IFX_void_t                           *pPMCtx;
75173 +#endif
75174 +   IFX_uint8_t                          nPortNumber;
75175 +   IFX_PSB6970_MFC_etherTypeEntry_t     MFC_etherTypeEntrys[IFX_PSB6970_MFC_ENTRY_MAX];
75176 +   IFX_PSB6970_MFC_protocolEntry_t      MFC_protocolEntrys[IFX_PSB6970_MFC_ENTRY_MAX];
75177 +   IFX_PSB6970_MFC_portEntry_t          MFC_portEntrys[IFX_PSB6970_MFC_ENTRY_MAX];
75178 +   IFX_PSB6970_QoS_MfcCfg_t             MFC_RulesEntrys[IFX_PSB6970_MFC_RULES_MAX];
75179 +   IFX_uint8_t                          RulesIndex;
75180 +   IFX_uint32_t                         Registers[IFX_PSB6970_REGISTER_NUMBER_MAX];
75181 +   IFX_ETHSW_multicastSnoopMode_t       eIGMP_Mode;
75182 +   IFX_uint16_t                                                        vlan_table_index;
75183 +} IFX_PSB6970_switchDev_t;
75184 +
75185 +typedef struct
75186 +{
75187 +   IFX_void_t                           *pDev;
75188 +   IFX_PSB6970_devType_t                eDev;
75189 +}IFX_PSB6970_switchCoreInit_t;
75190 +
75191 +typedef struct
75192 +{
75193 +  IFX_uint8_t                           nTable_Index;
75194 +  IFX_uint8_t                           nOP; // operation (1:add, 2:delete)
75195 +  IFX_uint16_t                          nVId;
75196 +  IFX_uint32_t                          nFId;
75197 +}IFX_PSB6970_VLAN_Filter_registerOperation_t;
75198 +
75199 +typedef enum
75200 +{
75201 +   /** 1522 bytes */
75202 +   IFX_ETHSW_MAXPKTLEN_1522_BYTES                     = 0,
75203 +   /** 1518 bytes */
75204 +   IFX_ETHSW_MAXPKTLEN_1518_BYTES                     = 1,
75205 +   /** 1536 bytes */
75206 +   IFX_ETHSW_MAXPKTLEN_1536_BYTES                     = 2,
75207 +   /** Reserved */
75208 +   IFX_ETHSW_MAXPKTLEN_RESERVED                       = 3
75209 +
75210 +}IFX_ETHSW_maxPacketLength_t; // xxx
75211 +/** Command for access counter */
75212 +
75213 +typedef enum
75214 +{
75215 +    IFX_PSB6970_CAC_INDIRECT_READ                       = 0,
75216 +    IFX_PSB6970_CAC_GET_PORT_COUNTER                    = 1,
75217 +    IFX_PSB6970_CAC_RESET_PORT_COUNTER                  = 2,
75218 +    IFX_PSB6970_CAC_RESET_ALL_COUNTER                   = 3
75219 +}IFX_PSB6970_CAC_command_t;
75220 +
75221 +/** Description */
75222 +typedef enum
75223 +{
75224 +    /** Create a new address */
75225 +    IFX_PSB6970_MACTABLE_ENTRY_CREATE                       = 0x07,
75226 +    IFX_PSB6970_MACTABLE_ENTRY_OVERWRITE                    = 0x0F,
75227 +    IFX_PSB6970_MACTABLE_ENTRY_ERASE                        = 0x1F,
75228 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_EMPTY_ADDR            = 0x20,
75229 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_PORT               = 0x29,
75230 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_FID                = 0x2A,
75231 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_MAC                = 0x2C,
75232 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_MAC_AND_FID        = 0x2E,
75233 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_MAC_AND_PORT       = 0x2D,
75234 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_FID_AND_PORT       = 0x2B,
75235 +    IFX_PSB6970_MACTABLE_ENTRY_SEARCH_BY_MAC_FID_AND_PORT   = 0x2F,
75236 +    IFX_PSB6970_MACTABLE_INIT_TO_LOCATION                   = 0x34,
75237 +    IFX_PSB6970_MACTABLE_INIT_TO_FIRST                      = 0x30
75238 +}IFX_PSB6970_MAC_tableCommand_t;
75239 +
75240 +/** Description */
75241 +typedef enum
75242 +{
75243 +    /**  */
75244 +    IFX_PSB6970_MAC_COMMAND_OK                          = 0,
75245 +    IFX_PSB6970_MAC_COMMAND_ALL_ENTRY_USED              = 1,
75246 +    IFX_PSB6970_MAC_COMMAND_ENTRY_NOT_FOUND             = 2,
75247 +    IFX_PSB6970_MAC_COMMAND_TEMP_STATE                  = 3,
75248 +    IFX_PSB6970_MAC_COMMAND_ERROR                       = 5
75249 +}IFX_PSB6970_MAC_commandResult_t;
75250 +
75251 +/**********************/
75252 +/* Function Prototype */
75253 +/**********************/
75254 +IFX_return_t IFX_PSB6970_VLAN_awareEnable(IFX_void_t *pDevCtx);
75255 +IFX_return_t IFX_PSB6970_VLAN_awareDisable(IFX_void_t *pDevCtx);
75256 +IFX_return_t IFX_PSB6970_PHY_PDN_Set(IFX_void_t *pDevCtx, IFX_uint8_t PHYAD);
75257 +IFX_return_t IFX_PSB6970_PHY_PDN_Clear(IFX_void_t *pDevCtx, IFX_uint8_t PHYAD);
75258 +IFX_return_t IFX_PSB6970_portDisable(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
75259 +IFX_return_t IFX_PSB6970_portEnable(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
75260 +IFX_boolean_t IFX_PSB6970_PHY_linkStatusGet(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
75261 +IFX_boolean_t IFX_PSB6970_PHY_mediumDetectStatusGet(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
75262 +IFX_boolean_t IFX_PSB6970_portLinkStatusGet(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
75263 +IFX_return_t IFX_PSB6970_VLAN_Table_Init ( IFX_void_t *pDevCtx);
75264 +IFX_return_t IFX_PSB6970_PortConfig_Init ( IFX_void_t *pDevCtx);
75265 +IFX_return_t IFX_PSB6970_VLAN_Table_Clear ( IFX_void_t *pDevCtx );
75266 +IFX_boolean_t IFX_PSB6970_VLAN_Id_Exist ( IFX_void_t *pDevCtx, IFX_uint16_t vid );
75267 +IFX_return_t IFX_PSB6970_VLAN_Table_Print ( IFX_void_t *pDevCtx );
75268 +IFX_return_t IFX_PSB6970_PortConfig_Print ( IFX_void_t *pDevCtx );
75269 +IFX_uint8_t IFX_PSB6970_VLAN_Table_Index_Find ( IFX_void_t *pDevCtx, IFX_uint16_t vid );
75270 +IFX_uint8_t IFX_PSB6970_VLAN_Table_Entry_Avariable ( IFX_void_t *pDevCtx  );
75271 +IFX_return_t IFX_PSB6970_VLAN_Table_Entry_Set ( IFX_void_t *pDevCtx, IFX_uint8_t table_index, IFX_PSB6970_VLAN_tableEntry_t *pTable_Entry );
75272 +IFX_return_t IFX_PSB6970_VLAN_Table_Entry_Get ( IFX_void_t *pDevCtx, IFX_uint8_t table_index, IFX_PSB6970_VLAN_tableEntry_t *pTable_Entry );
75273 +IFX_boolean_t IFX_PSB6970_switchStatusGet(IFX_void_t *pDevCtx);
75274 +IFX_return_t IFX_PSB6970_switchDeviceEnable(IFX_void_t *pDevCtx);
75275 +IFX_return_t IFX_PSB6970_switchDeviceDisable(IFX_void_t *pDevCtx);
75276 +IFX_void_t *IFX_PSB6970_SwitchCoreInit(IFX_PSB6970_switchCoreInit_t *pInit );
75277 +IFX_return_t IFX_PSB6970_SwitchCoreCleanUP(IFX_void_t );
75278 +#endif    /* _IFX_ETHSW_PSB6970_CORE_H_ */
75279 diff --git a/include/switch_api/ifx_ethsw_PSB6970_ll.h b/include/switch_api/ifx_ethsw_PSB6970_ll.h
75280 new file mode 100644
75281 index 0000000..5284e37
75282 --- /dev/null
75283 +++ b/include/switch_api/ifx_ethsw_PSB6970_ll.h
75284 @@ -0,0 +1,1722 @@
75285 +/****************************************************************************
75286 +
75287 +                               Copyright 2010
75288 +                          Lantiq Deutschland GmbH
75289 +                   Am Campeon 3; 85579 Neubiberg, Germany
75290 +
75291 +  For licensing information, see the file 'LICENSE' in the root folder of
75292 +  this software module.
75293 +
75294 +*****************************************************************************/
75295 +#ifndef ____INCLUDE_IFX_ETHSW_PSB6970_LL_H
75296 +#define ____INCLUDE_IFX_ETHSW_PSB6970_LL_H
75297 +
75298 +#include "ifx_ethsw.h"
75299 +#include "ifx_ethsw_PSB6970.h"
75300 +
75301 +/* Group definitions for Doxygen */
75302 +/** \defgroup PSB6970_LL Ethernet Switch Application Kernel Interface
75303 +    This chapter describes the entire interface to access and
75304 +    configure the services of the switch module in OS kernel space. */
75305 +/*@{*/
75306 +/** \defgroup PSB6970_LL_BRIDGE Ethernet Bridging Functions
75307 +    Ethernet bridging (or switching) is the basic task of the device. It
75308 +    provides individual configurations per port and standard global
75309 +    switch features.
75310 +*/
75311 +/** \defgroup PSB6970_LL_DEBUG Debug Features
75312 +    TANTOS specific features for system integration and debug sessions.
75313 +*/
75314 +/** \defgroup PSB6970_LL_MULTICAST Multicast Functions
75315 +    IGMP/MLD snooping configuration and support for IGMPv1, IGMPv2, IGMPv3,
75316 +    MLDv1, and MLDv2.
75317 +*/
75318 +/** \defgroup PSB6970_LL_OAM Operation, Administration, and Management Functions
75319 +    This chapter summarizes the functions that are provided to monitor the
75320 +    data traffic passing through the device.
75321 +*/
75322 +/** \defgroup PSB6970_LL_POWER Power Management
75323 +    Configure the TANTOS hardware specific power management.
75324 +*/
75325 +/** \defgroup PSB6970_LL_QOS Quality of Service Functions
75326 +    Switch and port configuration for Quality of Service (QoS).
75327 +*/
75328 +/** \defgroup PSB6970_LL_VLAN VLAN Functions
75329 +    This chapter describes VLAN bridging functionality.
75330 +*/
75331 +/*@}*/
75332 +
75333 +/* ------------------------------------------------------------------------- */
75334 +/*                       Function Declaration                                */
75335 +/* ------------------------------------------------------------------------- */
75336 +
75337 +/** \addtogroup PSB6970_LL_BRIDGE */
75338 +/*@{*/
75339 +/**
75340 +   This is the switch API low-level function for
75341 +   the \ref IFX_ETHSW_8021X_EAPOL_RULE_GET command.
75342 +
75343 +   \param pDevCtx This parameter is a pointer to the device context
75344 +   which contains all information related to this special instance of the device.
75345 +   \param pPar Pointer to \ref IFX_ETHSW_8021X_EAPOL_Rule_t.
75346 +
75347 +   \remarks The function returns an error code in case an error occurs.
75348 +            The error code is described in \ref IFX_ETHSW_status_t.
75349 +
75350 +   \return Return value as follows:
75351 +   - IFX_SUCCESS: if successful
75352 +   - An error code in case an error occurs
75353 +*/
75354 +IFX_return_t IFX_PSB6970_8021X_EAPOL_RuleGet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_EAPOL_Rule_t *pPar);
75355 +
75356 +/**
75357 +   This is the switch API low-level function for
75358 +   the \ref IFX_ETHSW_8021X_EAPOL_RULE_SET command.
75359 +
75360 +   \param pDevCtx This parameter is a pointer to the device context
75361 +   which contains all information related to this special instance of the device.
75362 +   \param pPar Pointer to \ref IFX_ETHSW_8021X_EAPOL_Rule_t.
75363 +
75364 +   \remarks The function returns an error code in case an error occurs.
75365 +            The error code is described in \ref IFX_ETHSW_status_t.
75366 +
75367 +   \return Return value as follows:
75368 +   - IFX_SUCCESS: if successful
75369 +   - An error code in case an error occurs
75370 +*/
75371 +IFX_return_t IFX_PSB6970_8021X_EAPOL_RuleSet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_EAPOL_Rule_t *pPar);
75372 +
75373 +/**
75374 +   This is the switch API low-level function for
75375 +   the \ref IFX_ETHSW_8021X_PORT_CFG_GET command.
75376 +
75377 +   \param pDevCtx This parameter is a pointer to the device context
75378 +   which contains all information related to this special instance of the device.
75379 +   \param pPar Pointer to a
75380 +      802.1x port authorized state port
75381 +      configuration \ref IFX_ETHSW_8021X_portCfg_t
75382 +
75383 +   \remarks The function returns an error code in case an error occurs.
75384 +            The error code is described in \ref IFX_ETHSW_status_t.
75385 +
75386 +   \return Return value as follows:
75387 +   - IFX_SUCCESS: if successful
75388 +   - An error code in case an error occurs
75389 +*/
75390 +IFX_return_t IFX_PSB6970_8021X_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_portCfg_t *pPar);
75391 +
75392 +/**
75393 +   This is the switch API low-level function for
75394 +   the \ref IFX_ETHSW_8021X_PORT_CFG_SET command.
75395 +
75396 +   \param pDevCtx This parameter is a pointer to the device context
75397 +   which contains all information related to this special instance of the device.
75398 +   \param pPar Pointer to a
75399 +      802.1x port authorized state port
75400 +      configuration \ref IFX_ETHSW_8021X_portCfg_t
75401 +
75402 +   \remarks The function returns an error code in case an error occurs.
75403 +            The error code is described in \ref IFX_ETHSW_status_t.
75404 +
75405 +   \return Return value as follows:
75406 +   - IFX_SUCCESS: if successful
75407 +   - An error code in case an error occurs
75408 +*/
75409 +IFX_return_t IFX_PSB6970_8021X_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_portCfg_t *pPar);
75410 +
75411 +/**
75412 +   This is the switch API low-level function for
75413 +   the \ref IFX_ETHSW_MAC_TABLE_CLEAR command.
75414 +
75415 +   \param pDevCtx This parameter is a pointer to the device context
75416 +   which contains all information related to this special instance of the device.
75417 +
75418 +   \remarks The function returns an error code in case an error occurs.
75419 +            The error code is described in \ref IFX_ETHSW_status_t.
75420 +
75421 +   \return Return value as follows:
75422 +   - IFX_SUCCESS: if successful
75423 +   - An error code in case an error occurs
75424 +*/
75425 +IFX_return_t IFX_PSB6970_MAC_TableClear(IFX_void_t *pDevCtx);
75426 +
75427 +/**
75428 +   This is the switch API low-level function for
75429 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_ADD command.
75430 +
75431 +   \param pDevCtx This parameter is a pointer to the device context
75432 +   which contains all information related to this special instance of the device.
75433 +   \param pPar Pointer to a MAC table entry
75434 +   \ref IFX_ETHSW_MAC_tableAdd_t structure.
75435 +
75436 +   \remarks The function returns an error code in case an error occurs.
75437 +            The error code is described in \ref IFX_ETHSW_status_t.
75438 +
75439 +   \return Return value as follows:
75440 +   - IFX_SUCCESS: if successful
75441 +   - An error code in case an error occurs
75442 +*/
75443 +IFX_return_t IFX_PSB6970_MAC_TableEntryAdd(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableAdd_t *pPar);
75444 +
75445 +/**
75446 +   This is the switch API low-level function for
75447 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_QUERY command.
75448 +
75449 +   \param pDevCtx This parameter is a pointer to the device context
75450 +   which contains all information related to this special instance of the device.
75451 +   \param pPar Pointer to a MAC table entry
75452 +   \ref IFX_ETHSW_MAC_tableQuery_t structure that is filled out by the switch
75453 +   implementation.
75454 +
75455 +   \remarks The function returns an error code in case an error occurs.
75456 +            The error code is described in \ref IFX_ETHSW_status_t.
75457 +
75458 +   \return Return value as follows:
75459 +   - IFX_SUCCESS: if successful
75460 +   - An error code in case an error occurs
75461 +*/
75462 +IFX_return_t IFX_PSB6970_MAC_TableEntryQuery(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableQuery_t *pPar);
75463 +
75464 +/**
75465 +   This is the switch API low-level function for
75466 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_READ command.
75467 +
75468 +   \param pDevCtx This parameter is a pointer to the device context
75469 +   which contains all information related to this special instance of the device.
75470 +   \param pPar Pointer to a MAC table entry
75471 +   \ref IFX_ETHSW_MAC_tableRead_t structure that is filled out by the switch
75472 +   implementation.
75473 +
75474 +   \remarks The function returns an error code in case an error occurs.
75475 +            The error code is described in \ref IFX_ETHSW_status_t.
75476 +
75477 +   \return Return value as follows:
75478 +   - IFX_SUCCESS: if successful
75479 +   - An error code in case an error occurs
75480 +*/
75481 +IFX_return_t IFX_PSB6970_MAC_TableEntryRead(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableRead_t *pPar);
75482 +
75483 +/**
75484 +   This is the switch API low-level function for
75485 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_REMOVE command.
75486 +
75487 +   \param pDevCtx This parameter is a pointer to the device context
75488 +   which contains all information related to this special instance of the device.
75489 +   \param pPar Pointer to a MAC table entry
75490 +   \ref IFX_ETHSW_MAC_tableRemove_t structure.
75491 +
75492 +   \remarks The function returns an error code in case an error occurs.
75493 +            The error code is described in \ref IFX_ETHSW_status_t.
75494 +
75495 +   \return Return value as follows:
75496 +   - IFX_SUCCESS: if successful
75497 +   - An error code in case an error occurs
75498 +*/
75499 +IFX_return_t IFX_PSB6970_MAC_TableEntryRemove(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableRemove_t *pPar);
75500 +
75501 +/**
75502 +   This is the switch API low-level function for
75503 +   the \ref IFX_ETHSW_STP_BPDU_RULE_GET command.
75504 +
75505 +   \param pDevCtx This parameter is a pointer to the device context
75506 +   which contains all information related to this special instance of the device.
75507 +   \param pPar Pointer to \ref IFX_ETHSW_STP_BPDU_Rule_t.
75508 +
75509 +   \remarks The function returns an error code in case an error occurs.
75510 +            The error code is described in \ref IFX_ETHSW_status_t.
75511 +
75512 +   \return Return value as follows:
75513 +   - IFX_SUCCESS: if successful
75514 +   - An error code in case an error occurs
75515 +*/
75516 +IFX_return_t IFX_PSB6970_STP_BPDU_RuleGet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_BPDU_Rule_t *pPar);
75517 +
75518 +/**
75519 +   This is the switch API low-level function for
75520 +   the \ref IFX_ETHSW_STP_BPDU_RULE_SET command.
75521 +
75522 +   \param pDevCtx This parameter is a pointer to the device context
75523 +   which contains all information related to this special instance of the device.
75524 +   \param pPar Pointer to \ref IFX_ETHSW_STP_BPDU_Rule_t.
75525 +
75526 +   \remarks The function returns an error code in case an error occurs.
75527 +            The error code is described in \ref IFX_ETHSW_status_t.
75528 +
75529 +   \return Return value as follows:
75530 +   - IFX_SUCCESS: if successful
75531 +   - An error code in case an error occurs
75532 +*/
75533 +IFX_return_t IFX_PSB6970_STP_BPDU_RuleSet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_BPDU_Rule_t *pPar);
75534 +
75535 +/**
75536 +   This is the switch API low-level function for
75537 +   the \ref IFX_ETHSW_STP_PORT_CFG_GET command.
75538 +
75539 +   \param pDevCtx This parameter is a pointer to the device context
75540 +   which contains all information related to this special instance of the device.
75541 +   \param pPar Pointer to \ref IFX_ETHSW_STP_portCfg_t.
75542 +
75543 +   \remarks The function returns an error code in case an error occurs.
75544 +            The error code is described in \ref IFX_ETHSW_status_t.
75545 +
75546 +   \return Return value as follows:
75547 +   - IFX_SUCCESS: if successful
75548 +   - An error code in case an error occurs
75549 +*/
75550 +IFX_return_t IFX_PSB6970_STP_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_portCfg_t *pPar);
75551 +
75552 +/**
75553 +   This is the switch API low-level function for
75554 +   the \ref IFX_ETHSW_STP_PORT_CFG_SET command.
75555 +
75556 +   \param pDevCtx This parameter is a pointer to the device context
75557 +   which contains all information related to this special instance of the device.
75558 +   \param pPar Pointer to \ref IFX_ETHSW_STP_portCfg_t.
75559 +
75560 +   \remarks The function returns an error code in case an error occurs.
75561 +            The error code is described in \ref IFX_ETHSW_status_t.
75562 +
75563 +   \return Return value as follows:
75564 +   - IFX_SUCCESS: if successful
75565 +   - An error code in case an error occurs
75566 +*/
75567 +IFX_return_t IFX_PSB6970_STP_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_portCfg_t *pPar);
75568 +
75569 +/*@}*/ /* PSB6970_LL_BRIDGE */
75570 +/** \addtogroup PSB6970_LL_VLAN */
75571 +/*@{*/
75572 +/**
75573 +   This is the switch API low-level function for
75574 +   the \ref IFX_ETHSW_VLAN_ID_CREATE command.
75575 +
75576 +   \param pDevCtx This parameter is a pointer to the device context
75577 +   which contains all information related to this special instance of the device.
75578 +   \param pPar Pointer to
75579 +      an \ref IFX_ETHSW_VLAN_IdCreate_t structure element.
75580 +
75581 +   \remarks The function returns an error code in case an error occurs.
75582 +            The error code is described in \ref IFX_ETHSW_status_t.
75583 +
75584 +   \return Return value as follows:
75585 +   - IFX_SUCCESS: if successful
75586 +   - An error code in case an error occurs
75587 +*/
75588 +IFX_return_t IFX_PSB6970_VLAN_IdCreate(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_IdCreate_t *pPar);
75589 +
75590 +/**
75591 +   This is the switch API low-level function for
75592 +   the \ref IFX_ETHSW_VLAN_ID_DELETE command.
75593 +
75594 +   \param pDevCtx This parameter is a pointer to the device context
75595 +   which contains all information related to this special instance of the device.
75596 +   \param pPar Pointer to an
75597 +          \ref IFX_ETHSW_VLAN_IdDelete_t structure element.
75598 +
75599 +   \remarks A VLAN ID can only be removed in case it was created by
75600 +         \ref IFX_ETHSW_VLAN_ID_CREATE and is currently not assigned
75601 +         to any Ethernet port (done using \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD).
75602 +
75603 +   \remarks The function returns an error code in case an error occurs.
75604 +            The error code is described in \ref IFX_ETHSW_status_t.
75605 +
75606 +   \return Return value as follows:
75607 +   - IFX_SUCCESS: if successful
75608 +   - An error code in case an error occurs
75609 +*/
75610 +IFX_return_t IFX_PSB6970_VLAN_IdDelete(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_IdDelete_t *pPar);
75611 +
75612 +/**
75613 +   This is the switch API low-level function for
75614 +   the \ref IFX_ETHSW_VLAN_ID_GET command.
75615 +
75616 +   \param pDevCtx This parameter is a pointer to the device context
75617 +   which contains all information related to this special instance of the device.
75618 +   \param pPar Pointer to \ref IFX_ETHSW_VLAN_IdGet_t.
75619 +
75620 +   \remarks The function returns an error code in case an error occurs.
75621 +            The error code is described in \ref IFX_ETHSW_status_t.
75622 +
75623 +   \return Return value as follows:
75624 +   - IFX_SUCCESS: if successful
75625 +   - An error code in case an error occurs
75626 +*/
75627 +IFX_return_t IFX_PSB6970_VLAN_IdGet(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_IdGet_t *pPar);
75628 +
75629 +/**
75630 +   This is the switch API low-level function for
75631 +   the \ref IFX_ETHSW_VLAN_PORT_CFG_GET command.
75632 +
75633 +   \param pDevCtx This parameter is a pointer to the device context
75634 +   which contains all information related to this special instance of the device.
75635 +   \param pPar Pointer to an
75636 +      \ref IFX_ETHSW_VLAN_portCfg_t structure element. Based on the parameter
75637 +      'nPortId', the switch API implementation fills out the remaining structure
75638 +      elements.
75639 +
75640 +   \remarks The function returns an error code in case an error occurs.
75641 +            The error code is described in \ref IFX_ETHSW_status_t.
75642 +
75643 +   \return Return value as follows:
75644 +   - IFX_SUCCESS: if successful
75645 +   - An error code in case an error occurs
75646 +*/
75647 +IFX_return_t IFX_PSB6970_VLAN_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portCfg_t *pPar);
75648 +
75649 +/**
75650 +   This is the switch API low-level function for
75651 +   the \ref IFX_ETHSW_VLAN_PORT_CFG_SET command.
75652 +
75653 +   \param pDevCtx This parameter is a pointer to the device context
75654 +   which contains all information related to this special instance of the device.
75655 +   \param pPar Pointer to an \ref IFX_ETHSW_VLAN_portCfg_t
75656 +      structure element.
75657 +
75658 +   \remarks The function returns an error code in case an error occurs.
75659 +            The error code is described in \ref IFX_ETHSW_status_t.
75660 +
75661 +   \return Return value as follows:
75662 +   - IFX_SUCCESS: if successful
75663 +   - An error code in case an error occurs
75664 +*/
75665 +IFX_return_t IFX_PSB6970_VLAN_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portCfg_t *pPar);
75666 +
75667 +/**
75668 +   This is the switch API low-level function for
75669 +   the \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD command.
75670 +
75671 +   \param pDevCtx This parameter is a pointer to the device context
75672 +   which contains all information related to this special instance of the device.
75673 +   \param pPar Pointer to
75674 +      an \ref IFX_ETHSW_VLAN_portMemberAdd_t structure element.
75675 +
75676 +   \remarks The function returns an error code in case an error occurs.
75677 +            The error code is described in \ref IFX_ETHSW_status_t.
75678 +
75679 +   \return Return value as follows:
75680 +   - IFX_SUCCESS: if successful
75681 +   - An error code in case an error occurs
75682 +*/
75683 +IFX_return_t IFX_PSB6970_VLAN_PortMemberAdd(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portMemberAdd_t *pPar);
75684 +
75685 +/**
75686 +   This is the switch API low-level function for
75687 +   the \ref IFX_ETHSW_VLAN_PORT_MEMBER_READ command.
75688 +
75689 +   \param pDevCtx This parameter is a pointer to the device context
75690 +   which contains all information related to this special instance of the device.
75691 +   \param pPar Pointer to
75692 +      an \ref IFX_ETHSW_VLAN_portMemberRead_t structure element.
75693 +
75694 +   \remarks The function returns an error code in case an error occurs.
75695 +            The error code is described in \ref IFX_ETHSW_status_t.
75696 +
75697 +   \return Return value as follows:
75698 +   - IFX_SUCCESS: if successful
75699 +   - An error code in case an error occurs
75700 +*/
75701 +IFX_return_t IFX_PSB6970_VLAN_PortMemberRead(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portMemberRead_t *pPar);
75702 +
75703 +/**
75704 +   This is the switch API low-level function for
75705 +   the \ref IFX_ETHSW_VLAN_PORT_MEMBER_REMOVE command.
75706 +
75707 +   \param pDevCtx This parameter is a pointer to the device context
75708 +   which contains all information related to this special instance of the device.
75709 +   \param pPar Pointer to
75710 +      an \ref IFX_ETHSW_VLAN_portMemberRemove_t structure element.
75711 +
75712 +   \remarks The function returns an error code in case an error occurs.
75713 +            The error code is described in \ref IFX_ETHSW_status_t.
75714 +
75715 +   \return Return value as follows:
75716 +   - IFX_SUCCESS: if successful
75717 +   - An error code in case an error occurs
75718 +*/
75719 +IFX_return_t IFX_PSB6970_VLAN_PortMemberRemove(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portMemberRemove_t *pPar);
75720 +
75721 +/**
75722 +   This is the switch API low-level function for
75723 +   the \ref IFX_ETHSW_VLAN_RESERVED_ADD command.
75724 +
75725 +   \param pDevCtx This parameter is a pointer to the device context
75726 +   which contains all information related to this special instance of the device.
75727 +   \param pPar Pointer to
75728 +      an \ref IFX_ETHSW_VLAN_reserved_t structure element.
75729 +
75730 +   \remarks The function returns an error code in case an error occurs.
75731 +            The error code is described in \ref IFX_ETHSW_status_t.
75732 +
75733 +   \return Return value as follows:
75734 +   - IFX_SUCCESS: if successful
75735 +   - An error code in case an error occurs
75736 +*/
75737 +IFX_return_t IFX_PSB6970_VLAN_ReservedAdd(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_reserved_t *pPar);
75738 +
75739 +/**
75740 +   This is the switch API low-level function for
75741 +   the \ref IFX_ETHSW_VLAN_RESERVED_REMOVE command.
75742 +
75743 +   \param pDevCtx This parameter is a pointer to the device context
75744 +   which contains all information related to this special instance of the device.
75745 +   \param pPar Pointer to
75746 +      an \ref IFX_ETHSW_VLAN_reserved_t structure element.
75747 +
75748 +   \remarks The function returns an error code in case an error occurs.
75749 +            The error code is described in \ref IFX_ETHSW_status_t.
75750 +
75751 +   \return Return value as follows:
75752 +   - IFX_SUCCESS: if successful
75753 +   - An error code in case an error occurs
75754 +*/
75755 +IFX_return_t IFX_PSB6970_VLAN_ReservedRemove(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_reserved_t *pPar);
75756 +
75757 +/*@}*/ /* PSB6970_LL_VLAN */
75758 +/** \addtogroup PSB6970_LL_QOS */
75759 +/*@{*/
75760 +/**
75761 +   This is the switch API low-level function for
75762 +   the \ref IFX_ETHSW_QOS_DSCP_CLASS_GET command.
75763 +
75764 +   \param pDevCtx This parameter is a pointer to the device context
75765 +   which contains all information related to this special instance of the device.
75766 +   \param pPar Pointer to the QoS filter parameters
75767 +   \ref IFX_ETHSW_QoS_DSCP_ClassCfg_t.
75768 +
75769 +   \remarks The function returns an error code in case an error occurs.
75770 +            The error code is described in \ref IFX_ETHSW_status_t.
75771 +
75772 +   \return Return value as follows:
75773 +   - IFX_SUCCESS: if successful
75774 +   - An error code in case an error occurs
75775 +*/
75776 +IFX_return_t IFX_PSB6970_QoS_DSCP_ClassGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_DSCP_ClassCfg_t *pPar);
75777 +
75778 +/**
75779 +   This is the switch API low-level function for
75780 +   the \ref IFX_ETHSW_QOS_DSCP_CLASS_SET command.
75781 +
75782 +   \param pDevCtx This parameter is a pointer to the device context
75783 +   which contains all information related to this special instance of the device.
75784 +   \param pPar Pointer to the QoS filter parameters
75785 +   \ref IFX_ETHSW_QoS_DSCP_ClassCfg_t.
75786 +
75787 +   \remarks The function returns an error code in case an error occurs.
75788 +            The error code is described in \ref IFX_ETHSW_status_t.
75789 +
75790 +   \return Return value as follows:
75791 +   - IFX_SUCCESS: if successful
75792 +   - An error code in case an error occurs
75793 +*/
75794 +IFX_return_t IFX_PSB6970_QoS_DSCP_ClassSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_DSCP_ClassCfg_t *pPar);
75795 +
75796 +/**
75797 +   This is the switch API low-level function for
75798 +   the \ref IFX_ETHSW_QOS_PCP_CLASS_GET command.
75799 +
75800 +   \param pDevCtx This parameter is a pointer to the device context
75801 +   which contains all information related to this special instance of the device.
75802 +   \param pPar Pointer to the QoS filter parameters
75803 +   \ref IFX_ETHSW_QoS_PCP_ClassCfg_t.
75804 +
75805 +   \remarks The function returns an error code in case an error occurs.
75806 +            The error code is described in \ref IFX_ETHSW_status_t.
75807 +
75808 +   \return Return value as follows:
75809 +   - IFX_SUCCESS: if successful
75810 +   - An error code in case an error occurs
75811 +*/
75812 +IFX_return_t IFX_PSB6970_QoS_PCP_ClassGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_PCP_ClassCfg_t *pPar);
75813 +
75814 +/**
75815 +   This is the switch API low-level function for
75816 +   the \ref IFX_ETHSW_QOS_PCP_CLASS_SET command.
75817 +
75818 +   \param pDevCtx This parameter is a pointer to the device context
75819 +   which contains all information related to this special instance of the device.
75820 +   \param pPar Pointer to the QoS filter parameters
75821 +   \ref IFX_ETHSW_QoS_PCP_ClassCfg_t.
75822 +
75823 +   \remarks The function returns an error code in case an error occurs.
75824 +            The error code is described in \ref IFX_ETHSW_status_t.
75825 +
75826 +   \return Return value as follows:
75827 +   - IFX_SUCCESS: if successful
75828 +   - An error code in case an error occurs
75829 +*/
75830 +IFX_return_t IFX_PSB6970_QoS_PCP_ClassSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_PCP_ClassCfg_t *pPar);
75831 +
75832 +/**
75833 +   This is the switch API low-level function for
75834 +   the \ref IFX_ETHSW_QOS_PORT_CFG_GET command.
75835 +
75836 +   \param pDevCtx This parameter is a pointer to the device context
75837 +   which contains all information related to this special instance of the device.
75838 +   \param pPar Pointer to a
75839 +      QOS port priority control configuration \ref IFX_ETHSW_QoS_portCfg_t.
75840 +
75841 +   \remarks The function returns an error code in case an error occurs.
75842 +            The error code is described in \ref IFX_ETHSW_status_t.
75843 +
75844 +   \return Return value as follows:
75845 +   - IFX_SUCCESS: if successful
75846 +   - An error code in case an error occurs
75847 +*/
75848 +IFX_return_t IFX_PSB6970_QoS_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_portCfg_t *pPar);
75849 +
75850 +/**
75851 +   This is the switch API low-level function for
75852 +   the \ref IFX_ETHSW_QOS_PORT_CFG_SET command.
75853 +
75854 +   \param pDevCtx This parameter is a pointer to the device context
75855 +   which contains all information related to this special instance of the device.
75856 +   \param pPar Pointer to a
75857 +      QOS port priority control configuration \ref IFX_ETHSW_QoS_portCfg_t.
75858 +
75859 +   \remarks The function returns an error code in case an error occurs.
75860 +            The error code is described in \ref IFX_ETHSW_status_t.
75861 +
75862 +   \return Return value as follows:
75863 +   - IFX_SUCCESS: if successful
75864 +   - An error code in case an error occurs
75865 +*/
75866 +IFX_return_t IFX_PSB6970_QoS_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_portCfg_t *pPar);
75867 +
75868 +/*@}*/ /* PSB6970_LL_QOS */
75869 +/** \addtogroup PSB6970_LL_MULTICAST */
75870 +/*@{*/
75871 +/**
75872 +   This is the switch API low-level function for
75873 +   the \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_ADD command.
75874 +
75875 +   \param pDevCtx This parameter is a pointer to the device context
75876 +   which contains all information related to this special instance of the device.
75877 +   \param pPar Pointer to \ref IFX_ETHSW_multicastRouter_t.
75878 +
75879 +   \remarks The function returns an error code in case an error occurs.
75880 +            The error code is described in \ref IFX_ETHSW_status_t.
75881 +
75882 +   \return Return value as follows:
75883 +   - IFX_SUCCESS: if successful
75884 +   - An error code in case an error occurs
75885 +*/
75886 +IFX_return_t IFX_PSB6970_MulticastRouterPortAdd(IFX_void_t *pDevCtx, IFX_ETHSW_multicastRouter_t *pPar);
75887 +
75888 +/**
75889 +   This is the switch API low-level function for
75890 +   the \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_READ command.
75891 +
75892 +   \param pDevCtx This parameter is a pointer to the device context
75893 +   which contains all information related to this special instance of the device.
75894 +   \param pPar Pointer to \ref IFX_ETHSW_multicastRouterRead_t.
75895 +
75896 +   \remarks The function returns an error code in case an error occurs.
75897 +            The error code is described in \ref IFX_ETHSW_status_t.
75898 +
75899 +   \return Return value as follows:
75900 +   - IFX_SUCCESS: if successful
75901 +   - An error code in case an error occurs (e.g. Ethernet port parameter out of range)
75902 +*/
75903 +IFX_return_t IFX_PSB6970_MulticastRouterPortRead(IFX_void_t *pDevCtx, IFX_ETHSW_multicastRouterRead_t *pPar);
75904 +
75905 +/**
75906 +   This is the switch API low-level function for
75907 +   the \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_REMOVE command.
75908 +
75909 +   \param pDevCtx This parameter is a pointer to the device context
75910 +   which contains all information related to this special instance of the device.
75911 +   \param pPar Pointer to \ref IFX_ETHSW_multicastRouter_t.
75912 +
75913 +   \remarks The function returns an error code in case an error occurs.
75914 +            The error code is described in \ref IFX_ETHSW_status_t.
75915 +
75916 +   \return Return value as follows:
75917 +   - IFX_SUCCESS: if successful
75918 +   - An error code in case an error occurs (e.g. Ethernet port parameter out of range)
75919 +*/
75920 +IFX_return_t IFX_PSB6970_MulticastRouterPortRemove(IFX_void_t *pDevCtx, IFX_ETHSW_multicastRouter_t *pPar);
75921 +
75922 +/**
75923 +   This is the switch API low-level function for
75924 +   the \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_GET command.
75925 +
75926 +   \param pDevCtx This parameter is a pointer to the device context
75927 +   which contains all information related to this special instance of the device.
75928 +   \param pPar Pointer to the
75929 +   multicast configuration \ref IFX_ETHSW_multicastSnoopCfg_t.
75930 +
75931 +   \remarks IGMP/MLD snooping is disabled when
75932 +   'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'.
75933 +   Then all other structure parameters are unused.
75934 +
75935 +   \remarks The function returns an error code in case an error occurs.
75936 +            The error code is described in \ref IFX_ETHSW_status_t.
75937 +
75938 +   \return Return value as follows:
75939 +   - IFX_SUCCESS: if successful
75940 +   - An error code in case an error occurs
75941 +*/
75942 +IFX_return_t IFX_PSB6970_MulticastSnoopCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_multicastSnoopCfg_t *pPar);
75943 +
75944 +/**
75945 +   This is the switch API low-level function for
75946 +   the \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_SET command.
75947 +
75948 +   \param pDevCtx This parameter is a pointer to the device context
75949 +   which contains all information related to this special instance of the device.
75950 +   \param pPar Pointer to the
75951 +   multicast configuration \ref IFX_ETHSW_multicastSnoopCfg_t.
75952 +
75953 +   \remarks IGMP/MLD snooping is disabled when
75954 +   'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'.
75955 +   Then all other structure parameters are unused.
75956 +
75957 +   \remarks The function returns an error code in case an error occurs.
75958 +            The error code is described in \ref IFX_ETHSW_status_t.
75959 +
75960 +   \return Return value as follows:
75961 +   - IFX_SUCCESS: if successful
75962 +   - An error code in case an error occurs
75963 +*/
75964 +IFX_return_t IFX_PSB6970_MulticastSnoopCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_multicastSnoopCfg_t *pPar);
75965 +
75966 +/**
75967 +   This is the switch API low-level function for
75968 +   the \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_ADD command.
75969 +
75970 +   \param pDevCtx This parameter is a pointer to the device context
75971 +   which contains all information related to this special instance of the device.
75972 +   \param pPar Pointer
75973 +      to \ref IFX_ETHSW_multicastTable_t.
75974 +
75975 +   \remarks The Source IP parameter is ignored in case IGMPv3 support is
75976 +      not enabled in the hardware.
75977 +
75978 +   \remarks The function returns an error code in case an error occurs.
75979 +            The error code is described in \ref IFX_ETHSW_status_t.
75980 +
75981 +   \return Return value as follows:
75982 +   - IFX_SUCCESS: if successful
75983 +   - An error code in case an error occurs
75984 +*/
75985 +IFX_return_t IFX_PSB6970_MulticastTableEntryAdd(IFX_void_t *pDevCtx, IFX_ETHSW_multicastTable_t *pPar);
75986 +
75987 +/**
75988 +   This is the switch API low-level function for
75989 +   the \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_READ command.
75990 +
75991 +   \param pDevCtx This parameter is a pointer to the device context
75992 +   which contains all information related to this special instance of the device.
75993 +   \param pPar Pointer
75994 +      to \ref IFX_ETHSW_multicastTableRead_t.
75995 +
75996 +   \remarks The 'bInitial' parameter is reset during the read operation.
75997 +
75998 +   \remarks The function returns an error code in case an error occurs.
75999 +            The error code is described in \ref IFX_ETHSW_status_t.
76000 +
76001 +   \return Return value as follows:
76002 +   - IFX_SUCCESS: if successful
76003 +   - An error code in case an error occurs
76004 +*/
76005 +IFX_return_t IFX_PSB6970_MulticastTableEntryRead(IFX_void_t *pDevCtx, IFX_ETHSW_multicastTableRead_t *pPar);
76006 +
76007 +/**
76008 +   This is the switch API low-level function for
76009 +   the \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_REMOVE command.
76010 +
76011 +   \param pDevCtx This parameter is a pointer to the device context
76012 +   which contains all information related to this special instance of the device.
76013 +   \param pPar Pointer
76014 +      to \ref IFX_ETHSW_multicastTable_t.
76015 +
76016 +   \remarks The Source IP parameter is ignored in case IGMPv3 support is
76017 +      not enabled in the hardware.
76018 +
76019 +   \remarks The function returns an error code in case an error occurs.
76020 +            The error code is described in \ref IFX_ETHSW_status_t.
76021 +
76022 +   \return Return value as follows:
76023 +   - IFX_SUCCESS: if successful
76024 +   - An error code in case an error occurs
76025 +*/
76026 +IFX_return_t IFX_PSB6970_MulticastTableEntryRemove(IFX_void_t *pDevCtx, IFX_ETHSW_multicastTable_t *pPar);
76027 +
76028 +/*@}*/ /* PSB6970_LL_MULTICAST */
76029 +/** \addtogroup PSB6970_LL_OAM */
76030 +/*@{*/
76031 +/**
76032 +   This is the switch API low-level function for
76033 +   the \ref IFX_ETHSW_CPU_PORT_CFG_GET command.
76034 +
76035 +   \param pDevCtx This parameter is a pointer to the device context
76036 +   which contains all information related to this special instance of the device.
76037 +   \param pPar Pointer to
76038 +      an \ref IFX_ETHSW_CPU_PortCfg_t structure.
76039 +
76040 +   \remarks The function returns an error code in case an error occurs.
76041 +            The error code is described in \ref IFX_ETHSW_status_t.
76042 +
76043 +   \return Return value as follows:
76044 +   - IFX_SUCCESS: if successful
76045 +   - An error code in case an error occurs
76046 +*/
76047 +IFX_return_t IFX_PSB6970_CPU_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortCfg_t *pPar);
76048 +
76049 +/**
76050 +   This is the switch API low-level function for
76051 +   the \ref IFX_ETHSW_CPU_PORT_CFG_SET command.
76052 +
76053 +   \param pDevCtx This parameter is a pointer to the device context
76054 +   which contains all information related to this special instance of the device.
76055 +   \param pPar Pointer to
76056 +      an \ref IFX_ETHSW_CPU_PortCfg_t structure.
76057 +
76058 +   \remarks The function returns an error code in case an error occurs.
76059 +            The error code is described in \ref IFX_ETHSW_status_t.
76060 +
76061 +   \return Return value as follows:
76062 +   - IFX_SUCCESS: if successful
76063 +   - An error code in case an error occurs
76064 +*/
76065 +IFX_return_t IFX_PSB6970_CPU_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortCfg_t *pPar);
76066 +
76067 +/**
76068 +   This is the switch API low-level function for
76069 +   the \ref IFX_ETHSW_CPU_PORT_EXTEND_CFG_GET command.
76070 +
76071 +   \param pDevCtx This parameter is a pointer to the device context
76072 +   which contains all information related to this special instance of the device.
76073 +   \param pPar Pointer to
76074 +      an \ref IFX_ETHSW_CPU_PortExtendCfg_t structure.
76075 +
76076 +   \remarks The function returns an error code in case an error occurs.
76077 +            The error code is described in \ref IFX_ETHSW_status_t.
76078 +
76079 +   \return Return value as follows:
76080 +   - IFX_SUCCESS: if successful
76081 +   - An error code in case an error occurs
76082 +
76083 +*/
76084 +IFX_return_t IFX_PSB6970_CPU_PortExtendCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortExtendCfg_t *pPar);
76085 +
76086 +/**
76087 +   This is the switch API low-level function for
76088 +   the \ref IFX_ETHSW_CPU_PORT_EXTEND_CFG_SET command.
76089 +
76090 +   \param pDevCtx This parameter is a pointer to the device context
76091 +   which contains all information related to this special instance of the device.
76092 +   \param pPar Pointer to
76093 +      an \ref IFX_ETHSW_CPU_PortExtendCfg_t structure.
76094 +
76095 +   \remarks The function returns an error code in case an error occurs.
76096 +            The error code is described in \ref IFX_ETHSW_status_t.
76097 +
76098 +   \return Return value as follows:
76099 +   - IFX_SUCCESS: if successful
76100 +   - An error code in case an error occurs
76101 +*/
76102 +IFX_return_t IFX_PSB6970_CPU_PortExtendCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortExtendCfg_t *pPar);
76103 +
76104 +/**
76105 +   This is the switch API low-level function for
76106 +   the \ref IFX_ETHSW_CAP_GET command.
76107 +
76108 +   \param pDevCtx This parameter is a pointer to the device context
76109 +   which contains all information related to this special instance of the device.
76110 +   \param pPar Pointer to pre-allocated capability
76111 +      list structure \ref IFX_ETHSW_cap_t.
76112 +      The switch API implementation fills out the structure with the supported
76113 +      features, based on the provided 'nCapType' parameter.
76114 +
76115 +   \remarks The function returns an error code in case an error occurs.
76116 +            The error code is described in \ref IFX_ETHSW_status_t.
76117 +
76118 +   \return Return value as follows:
76119 +   - IFX_SUCCESS: if successful
76120 +   - An error code in case an error occurs
76121 +
76122 +*/
76123 +IFX_return_t IFX_PSB6970_CapGet(IFX_void_t *pDevCtx, IFX_ETHSW_cap_t *pPar);
76124 +
76125 +/**
76126 +   This is the switch API low-level function for
76127 +   the \ref IFX_ETHSW_CFG_GET command.
76128 +
76129 +   \param pDevCtx This parameter is a pointer to the device context
76130 +   which contains all information related to this special instance of the device.
76131 +   \param pPar Pointer to an \ref IFX_ETHSW_cfg_t structure.
76132 +      The structure is filled out by the switch implementation.
76133 +
76134 +   \remarks The function returns an error code in case an error occurs.
76135 +            The error code is described in \ref IFX_ETHSW_status_t.
76136 +
76137 +   \return Return value as follows:
76138 +   - IFX_SUCCESS: if successful
76139 +   - An error code in case an error occurs
76140 +*/
76141 +IFX_return_t IFX_PSB6970_CfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_cfg_t *pPar);
76142 +
76143 +/**
76144 +   This is the switch API low-level function for
76145 +   the \ref IFX_ETHSW_CFG_SET command.
76146 +
76147 +   \param pDevCtx This parameter is a pointer to the device context
76148 +   which contains all information related to this special instance of the device.
76149 +   \param pPar Pointer to an \ref IFX_ETHSW_cfg_t structure.
76150 +
76151 +   \remarks The function returns an error code in case an error occurs.
76152 +            The error code is described in \ref IFX_ETHSW_status_t.
76153 +
76154 +   \return Return value as follows:
76155 +   - IFX_SUCCESS: if successful
76156 +   - An error code in case an error occurs
76157 +*/
76158 +IFX_return_t IFX_PSB6970_CfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_cfg_t *pPar);
76159 +
76160 +/**
76161 +   This is the switch API low-level function for
76162 +   the \ref IFX_ETHSW_DISABLE command.
76163 +
76164 +   \param pDevCtx This parameter is a pointer to the device context
76165 +   which contains all information related to this special instance of the device.
76166 +
76167 +   \remarks The function returns an error code in case an error occurs.
76168 +            The error code is described in \ref IFX_ETHSW_status_t.
76169 +
76170 +   \return Return value as follows:
76171 +   - IFX_SUCCESS: if successful
76172 +   - An error code in case an error occurs
76173 +*/
76174 +IFX_return_t IFX_PSB6970_Disable(IFX_void_t *pDevCtx);
76175 +
76176 +/**
76177 +   This is the switch API low-level function for
76178 +   the \ref IFX_ETHSW_ENABLE command.
76179 +
76180 +   \param pDevCtx This parameter is a pointer to the device context
76181 +   which contains all information related to this special instance of the device.
76182 +
76183 +   \remarks The function returns an error code in case an error occurs.
76184 +            The error code is described in \ref IFX_ETHSW_status_t.
76185 +
76186 +   \return Return value as follows:
76187 +   - IFX_SUCCESS: if successful
76188 +   - An error code in case an error occurs
76189 +*/
76190 +IFX_return_t IFX_PSB6970_Enable(IFX_void_t *pDevCtx);
76191 +
76192 +/**
76193 +   This is the switch API low-level function for
76194 +   the \ref IFX_ETHSW_HW_INIT command.
76195 +
76196 +   \param pDevCtx This parameter is a pointer to the device context
76197 +   which contains all information related to this special instance of the device.
76198 +   \param pPar Pointer to pre-allocated initialization structure
76199 +   \ref IFX_ETHSW_HW_Init_t.
76200 +
76201 +   \remarks The function returns an error code in case an error occurs.
76202 +            The error code is described in \ref IFX_ETHSW_status_t.
76203 +
76204 +   \return Return value as follows:
76205 +   - IFX_SUCCESS: if successful
76206 +   - An error code in case an error occurs
76207 +*/
76208 +IFX_return_t IFX_PSB6970_HW_Init(IFX_void_t *pDevCtx, IFX_ETHSW_HW_Init_t *pPar);
76209 +
76210 +/**
76211 +   This is the switch API low-level function for
76212 +   the \ref IFX_ETHSW_MDIO_CFG_GET command.
76213 +
76214 +   \param pDevCtx This parameter is a pointer to the device context
76215 +   which contains all information related to this special instance of the device.
76216 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_cfg_t.
76217 +
76218 +   \remarks The function returns an error code in case an error occurs.
76219 +            The error code is described in \ref IFX_ETHSW_status_t.
76220 +
76221 +   \return Return value as follows:
76222 +   - IFX_SUCCESS: if successful
76223 +   - An error code in case an error occurs
76224 +*/
76225 +IFX_return_t IFX_PSB6970_MDIO_CfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_cfg_t *pPar);
76226 +
76227 +/**
76228 +   This is the switch API low-level function for
76229 +   the \ref IFX_ETHSW_MDIO_CFG_SET command.
76230 +
76231 +   \param pDevCtx This parameter is a pointer to the device context
76232 +   which contains all information related to this special instance of the device.
76233 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_cfg_t.
76234 +
76235 +   \remarks The function returns an error code in case an error occurs.
76236 +            The error code is described in \ref IFX_ETHSW_status_t.
76237 +
76238 +   \return Return value as follows:
76239 +   - IFX_SUCCESS: if successful
76240 +   - An error code in case an error occurs
76241 +*/
76242 +IFX_return_t IFX_PSB6970_MDIO_CfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_cfg_t *pPar);
76243 +
76244 +/**
76245 +   This is the switch API low-level function for
76246 +   the \ref IFX_ETHSW_MDIO_DATA_READ command.
76247 +
76248 +   \param pDevCtx This parameter is a pointer to the device context
76249 +   which contains all information related to this special instance of the device.
76250 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_data_t.
76251 +
76252 +   \remarks The function returns an error code in case an error occurs.
76253 +            The error code is described in \ref IFX_ETHSW_status_t.
76254 +
76255 +   \return Return value as follows:
76256 +   - IFX_SUCCESS: if successful
76257 +   - An error code in case an error occurs
76258 +*/
76259 +IFX_return_t IFX_PSB6970_MDIO_DataRead(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_data_t *pPar);
76260 +
76261 +/**
76262 +   This is the switch API low-level function for
76263 +   the \ref IFX_ETHSW_MDIO_DATA_WRITE command.
76264 +
76265 +   \param pDevCtx This parameter is a pointer to the device context
76266 +   which contains all information related to this special instance of the device.
76267 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_data_t.
76268 +
76269 +   \remarks The function returns an error code in case an error occurs.
76270 +            The error code is described in \ref IFX_ETHSW_status_t.
76271 +
76272 +   \return Return value as follows:
76273 +   - IFX_SUCCESS: if successful
76274 +   - An error code in case an error occurs
76275 +
76276 +*/
76277 +IFX_return_t IFX_PSB6970_MDIO_DataWrite(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_data_t *pPar);
76278 +
76279 +/**
76280 +   This is the switch API low-level function for
76281 +   the \ref IFX_ETHSW_MONITOR_PORT_CFG_GET command.
76282 +
76283 +   \param pDevCtx This parameter is a pointer to the device context
76284 +   which contains all information related to this special instance of the device.
76285 +   \param pPar Pointer
76286 +          to \ref IFX_ETHSW_monitorPortCfg_t.
76287 +
76288 +   \remarks The function returns an error code in case an error occurs.
76289 +            The error code is described in \ref IFX_ETHSW_status_t.
76290 +
76291 +   \return Return value as follows:
76292 +   - IFX_SUCCESS: if successful
76293 +   - An error code in case an error occurs
76294 +*/
76295 +IFX_return_t IFX_PSB6970_MonitorPortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_monitorPortCfg_t *pPar);
76296 +
76297 +/**
76298 +   This is the switch API low-level function for
76299 +   the \ref IFX_ETHSW_MONITOR_PORT_CFG_SET command.
76300 +
76301 +   \param pDevCtx This parameter is a pointer to the device context
76302 +   which contains all information related to this special instance of the device.
76303 +   \param pPar Pointer
76304 +          to \ref IFX_ETHSW_monitorPortCfg_t.
76305 +
76306 +   \remarks The function returns an error code in case an error occurs.
76307 +            The error code is described in \ref IFX_ETHSW_status_t.
76308 +
76309 +   \return Return value as follows:
76310 +   - IFX_SUCCESS: if successful
76311 +   - An error code in case an error occurs
76312 +*/
76313 +IFX_return_t IFX_PSB6970_MonitorPortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_monitorPortCfg_t *pPar);
76314 +
76315 +/**
76316 +   This is the switch API low-level function for
76317 +   the \ref IFX_ETHSW_PORT_CFG_GET command.
76318 +
76319 +   \param pDevCtx This parameter is a pointer to the device context
76320 +   which contains all information related to this special instance of the device.
76321 +   \param pPar Pointer to a port configuration
76322 +   \ref IFX_ETHSW_portCfg_t structure to fill out by the driver.
76323 +   The parameter 'nPortId' tells the driver which port parameter is requested.
76324 +
76325 +   \remarks The function returns an error code in case an error occurs.
76326 +            The error code is described in \ref IFX_ETHSW_status_t.
76327 +
76328 +   \return Return value as follows:
76329 +   - IFX_SUCCESS: if successful
76330 +   - An error code in case an error occurs
76331 +*/
76332 +IFX_return_t IFX_PSB6970_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_portCfg_t *pPar);
76333 +
76334 +/**
76335 +   This is the switch API low-level function for
76336 +   the \ref IFX_ETHSW_PORT_CFG_SET command.
76337 +
76338 +   \param pDevCtx This parameter is a pointer to the device context
76339 +   which contains all information related to this special instance of the device.
76340 +   \param pPar Pointer to an \ref IFX_ETHSW_portCfg_t structure
76341 +   to configure the switch port hardware.
76342 +
76343 +   \remarks The function returns an error code in case an error occurs.
76344 +            The error code is described in \ref IFX_ETHSW_status_t.
76345 +
76346 +   \return Return value as follows:
76347 +   - IFX_SUCCESS: if successful
76348 +   - An error code in case an error occurs
76349 +*/
76350 +IFX_return_t IFX_PSB6970_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_portCfg_t *pPar);
76351 +
76352 +/**
76353 +   This is the switch API low-level function for
76354 +   the \ref IFX_ETHSW_PORT_LINK_CFG_GET command.
76355 +
76356 +   \param pDevCtx This parameter is a pointer to the device context
76357 +   which contains all information related to this special instance of the device.
76358 +   \param pPar Pointer to
76359 +      an \ref IFX_ETHSW_portLinkCfg_t structure to read out the port status.
76360 +
76361 +   \remarks The function returns an error code in case an error occurs.
76362 +            The error code is described in \ref IFX_ETHSW_status_t.
76363 +
76364 +   \return Return value as follows:
76365 +   - IFX_SUCCESS: if successful
76366 +   - An error code in case an error occurs
76367 +*/
76368 +IFX_return_t IFX_PSB6970_PortLinkCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_portLinkCfg_t *pPar);
76369 +
76370 +/**
76371 +   This is the switch API low-level function for
76372 +   the \ref IFX_ETHSW_PORT_LINK_CFG_SET command.
76373 +
76374 +   \param pDevCtx This parameter is a pointer to the device context
76375 +   which contains all information related to this special instance of the device.
76376 +   \param pPar Pointer to
76377 +      an \ref IFX_ETHSW_portLinkCfg_t structure to set the port configuration.
76378 +
76379 +   \remarks The function returns an error code in case an error occurs.
76380 +            The error code is described in \ref IFX_ETHSW_status_t.
76381 +
76382 +   \return Return value as follows:
76383 +   - IFX_SUCCESS: if successful
76384 +   - An error code in case an error occurs
76385 +*/
76386 +IFX_return_t IFX_PSB6970_PortLinkCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_portLinkCfg_t *pPar);
76387 +
76388 +/**
76389 +   This is the switch API low-level function for
76390 +   the \ref IFX_ETHSW_PORT_PHY_ADDR_GET command.
76391 +
76392 +   \param pDevCtx This parameter is a pointer to the device context
76393 +   which contains all information related to this special instance of the device.
76394 +   \param pPar Pointer to \ref IFX_ETHSW_portPHY_Addr_t.
76395 +
76396 +   \remarks The function returns an error code in case an error occurs.
76397 +            The error code is described in \ref IFX_ETHSW_status_t.
76398 +
76399 +   \return Return value as follows:
76400 +   - IFX_SUCCESS: if successful
76401 +   - An error code in case an error occurs
76402 +*/
76403 +IFX_return_t IFX_PSB6970_PortPHY_AddrGet(IFX_void_t *pDevCtx, IFX_ETHSW_portPHY_Addr_t *pPar);
76404 +
76405 +/**
76406 +   This is the switch API low-level function for
76407 +   the \ref IFX_ETHSW_PORT_PHY_QUERY command.
76408 +
76409 +   \param pDevCtx This parameter is a pointer to the device context
76410 +   which contains all information related to this special instance of the device.
76411 +   \param pPar Pointer to
76412 +      an \ref IFX_ETHSW_portPHY_Query_t structure to set the port configuration.
76413 +
76414 +   \remarks The function returns an error code in case an error occurs.
76415 +            The error code is described in \ref IFX_ETHSW_status_t.
76416 +
76417 +   \return Return value as follows:
76418 +   - IFX_SUCCESS: if successful
76419 +   - An error code in case an error occurs
76420 +*/
76421 +IFX_return_t IFX_PSB6970_PortPHY_Query(IFX_void_t *pDevCtx, IFX_ETHSW_portPHY_Query_t *pPar);
76422 +
76423 +/**
76424 +   This is the switch API low-level function for
76425 +   the \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_GET command.
76426 +
76427 +   \param pDevCtx This parameter is a pointer to the device context
76428 +   which contains all information related to this special instance of the device.
76429 +   \param pPar Pointer to
76430 +      an \ref IFX_ETHSW_portRGMII_ClkCfg_t structure to set the port configuration.
76431 +
76432 +   \remarks The function returns an error code in case an error occurs.
76433 +            The error code is described in \ref IFX_ETHSW_status_t.
76434 +
76435 +   \return Return value as follows:
76436 +   - IFX_SUCCESS: if successful
76437 +   - An error code in case an error occurs
76438 +*/
76439 +IFX_return_t IFX_PSB6970_PortRGMII_ClkCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_portRGMII_ClkCfg_t *pPar);
76440 +
76441 +/**
76442 +   This is the switch API low-level function for
76443 +   the \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_SET command.
76444 +
76445 +   \param pDevCtx This parameter is a pointer to the device context
76446 +   which contains all information related to this special instance of the device.
76447 +   \param pPar Pointer to
76448 +      an \ref IFX_ETHSW_portRGMII_ClkCfg_t structure to set the port configuration.
76449 +
76450 +   \remarks The function returns an error code in case an error occurs.
76451 +            The error code is described in \ref IFX_ETHSW_status_t.
76452 +
76453 +   \return Return value as follows:
76454 +   - IFX_SUCCESS: if successful
76455 +   - An error code in case an error occurs
76456 +*/
76457 +IFX_return_t IFX_PSB6970_PortRGMII_ClkCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_portRGMII_ClkCfg_t *pPar);
76458 +
76459 +/**
76460 +   This is the switch API low-level function for
76461 +   the \ref IFX_ETHSW_PORT_REDIRECT_GET command.
76462 +
76463 +   \param pDevCtx This parameter is a pointer to the device context
76464 +   which contains all information related to this special instance of the device.
76465 +   \param pPar Pointer
76466 +          to \ref IFX_ETHSW_portRedirectCfg_t.
76467 +
76468 +   \remarks The function returns an error code in case an error occurs.
76469 +            The error code is described in \ref IFX_ETHSW_status_t.
76470 +   \remarks Not all hardware platforms support this feature. The function
76471 +            returns an error if this feature is not supported.
76472 +
76473 +   \return Return value as follows:
76474 +   - IFX_SUCCESS: if successful
76475 +   - An error code in case an error occurs
76476 +*/
76477 +IFX_return_t IFX_PSB6970_PortRedirectGet(IFX_void_t *pDevCtx, IFX_ETHSW_portRedirectCfg_t *pPar);
76478 +
76479 +/**
76480 +   This is the switch API low-level function for
76481 +   the \ref IFX_ETHSW_PORT_REDIRECT_SET command.
76482 +
76483 +   \param pDevCtx This parameter is a pointer to the device context
76484 +   which contains all information related to this special instance of the device.
76485 +   \param pPar Pointer
76486 +          to \ref IFX_ETHSW_portRedirectCfg_t.
76487 +
76488 +   \remarks The function returns an error code in case an error occurs.
76489 +            The error code is described in \ref IFX_ETHSW_status_t.
76490 +   \remarks Not all hardware platforms support this feature. The function
76491 +            returns an error if this feature is not supported.
76492 +
76493 +   \return Return value as follows:
76494 +   - IFX_SUCCESS: if successful
76495 +   - An error code in case an error occurs
76496 +*/
76497 +IFX_return_t IFX_PSB6970_PortRedirectSet(IFX_void_t *pDevCtx, IFX_ETHSW_portRedirectCfg_t *pPar);
76498 +
76499 +/**
76500 +   This is the switch API low-level function for
76501 +   the \ref IFX_ETHSW_RMON_CLEAR command.
76502 +
76503 +   \param pDevCtx This parameter is a pointer to the device context
76504 +   which contains all information related to this special instance of the device.
76505 +   \param pPar  Pointer to a pre-allocated
76506 +   \ref IFX_ETHSW_RMON_clear_t structure. The structure element 'nPortId' is
76507 +   an input parameter stating on which port to clear all RMON counters.
76508 +
76509 +   \remarks The function returns an error in case the given 'nPortId' is
76510 +   out of range.
76511 +
76512 +   \remarks The function returns an error code in case an error occurs.
76513 +            The error code is described in \ref IFX_ETHSW_status_t.
76514 +
76515 +   \return Return value as follows:
76516 +   - IFX_SUCCESS: if successful
76517 +   - An error code in case an error occurs
76518 +*/
76519 +IFX_return_t IFX_PSB6970_RMON_Clear(IFX_void_t *pDevCtx, IFX_ETHSW_RMON_clear_t *pPar);
76520 +
76521 +/**
76522 +   This is the switch API low-level function for
76523 +   the \ref IFX_ETHSW_RMON_GET command.
76524 +
76525 +   \param pDevCtx This parameter is a pointer to the device context
76526 +   which contains all information related to this special instance of the device.
76527 +   \param pPar  Pointer to pre-allocated
76528 +   \ref IFX_ETHSW_RMON_cnt_t structure. The structure element 'nPortId' is
76529 +   an input parameter that describes from which port to read the RMON counter.
76530 +   All remaining structure elements are filled with the counter values.
76531 +
76532 +   \remarks The function returns an error in case the given 'nPortId' is
76533 +   out of range.
76534 +
76535 +   \remarks The function returns an error code in case an error occurs.
76536 +            The error code is described in \ref IFX_ETHSW_status_t.
76537 +
76538 +   \return Return value as follows:
76539 +   - IFX_SUCCESS: if successful
76540 +   - An error code in case an error occurs
76541 +*/
76542 +IFX_return_t IFX_PSB6970_RMON_Get(IFX_void_t *pDevCtx, IFX_ETHSW_RMON_cnt_t *pPar);
76543 +
76544 +/**
76545 +   This is the switch API low-level function for
76546 +   the \ref IFX_ETHSW_VERSION_GET command.
76547 +
76548 +   \param pDevCtx This parameter is a pointer to the device context
76549 +   which contains all information related to this special instance of the device.
76550 +   \param pPar* The parameter points to a
76551 +   \ref IFX_ETHSW_version_t structure.
76552 +
76553 +   \return Returns value as follows:
76554 +   - IFX_SUCCESS: if successful
76555 +   - IFX_ERROR: in case of an error
76556 +
76557 +*/
76558 +IFX_return_t IFX_PSB6970_VersionGet(IFX_void_t *pDevCtx, IFX_ETHSW_version_t *pPar);
76559 +
76560 +/**
76561 +   This is the switch API low-level function for
76562 +   the \ref IFX_ETHSW_WOL_CFG_GET command.
76563 +
76564 +   \param pDevCtx This parameter is a pointer to the device context
76565 +   which contains all information related to this special instance of the device.
76566 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_Cfg_t.
76567 +
76568 +   \remarks The function returns an error code in case an error occurs.
76569 +            The error code is described in \ref IFX_ETHSW_status_t.
76570 +
76571 +   \return Return value as follows:
76572 +   - IFX_SUCCESS: if successful
76573 +   - An error code in case an error occurs
76574 +*/
76575 +IFX_return_t IFX_PSB6970_WoL_CfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_Cfg_t *pPar);
76576 +
76577 +/**
76578 +   This is the switch API low-level function for
76579 +   the \ref IFX_ETHSW_WOL_CFG_SET command.
76580 +
76581 +   \param pDevCtx This parameter is a pointer to the device context
76582 +   which contains all information related to this special instance of the device.
76583 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_Cfg_t.
76584 +
76585 +   \remarks The function returns an error code in case an error occurs.
76586 +            The error code is described in \ref IFX_ETHSW_status_t.
76587 +
76588 +   \return Return value as follows:
76589 +   - IFX_SUCCESS: if successful
76590 +   - An error code in case an error occurs
76591 +*/
76592 +IFX_return_t IFX_PSB6970_WoL_CfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_Cfg_t *pPar);
76593 +
76594 +/**
76595 +   This is the switch API low-level function for
76596 +   the \ref IFX_ETHSW_WOL_PORT_CFG_GET command.
76597 +
76598 +   \param pDevCtx This parameter is a pointer to the device context
76599 +   which contains all information related to this special instance of the device.
76600 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_PortCfg_t.
76601 +
76602 +   \remarks The function returns an error code in case an error occurs.
76603 +            The error code is described in \ref IFX_ETHSW_status_t.
76604 +
76605 +   \return Return value as follows:
76606 +   - IFX_SUCCESS: if successful
76607 +   - An error code in case an error occurs
76608 +*/
76609 +IFX_return_t IFX_PSB6970_WoL_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_PortCfg_t *pPar);
76610 +
76611 +/**
76612 +   This is the switch API low-level function for
76613 +   the \ref IFX_ETHSW_WOL_PORT_CFG_SET command.
76614 +
76615 +   \param pDevCtx This parameter is a pointer to the device context
76616 +   which contains all information related to this special instance of the device.
76617 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_PortCfg_t.
76618 +
76619 +   \remarks The function returns an error code in case an error occurs.
76620 +            The error code is described in \ref IFX_ETHSW_status_t.
76621 +
76622 +   \return Return value as follows:
76623 +   - IFX_SUCCESS: if successful
76624 +   - An error code in case an error occurs
76625 +*/
76626 +IFX_return_t IFX_PSB6970_WoL_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_PortCfg_t *pPar);
76627 +
76628 +/*@}*/ /* PSB6970_LL_OAM */
76629 +/** \addtogroup PSB6970_LL_OAM */
76630 +/*@{*/
76631 +/**
76632 +   This is the switch API low-level function for
76633 +   the \ref IFX_PSB6970_RESET command.
76634 +
76635 +   \param pDevCtx This parameter is a pointer to the device context
76636 +   which contains all information related to this special instance of the device.
76637 +   \param pPar Pointer to an \ref IFX_PSB6970_reset_t structure.
76638 +
76639 +   \remarks The function returns an error code in case an error occurs.
76640 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76641 +
76642 +   \return Return value as follows:
76643 +   - IFX_SUCCESS: if successful
76644 +   - An error code in case an error occurs
76645 +
76646 +   \remarks Not supported for all devices
76647 +*/
76648 +IFX_return_t IFX_PSB6970_Reset(IFX_void_t *pDevCtx, IFX_PSB6970_reset_t *pPar);
76649 +
76650 +/*@}*/ /* PSB6970_LL_OAM */
76651 +/** \addtogroup PSB6970_LL_QOS */
76652 +/*@{*/
76653 +/**
76654 +   This is the switch API low-level function for
76655 +   the \ref IFX_PSB6970_QOS_MFC_ADD command.
76656 +
76657 +   \param pDevCtx This parameter is a pointer to the device context
76658 +   which contains all information related to this special instance of the device.
76659 +   \param pPar Pointer to a QOS Multi-field
76660 +      classification rule \ref IFX_PSB6970_QoS_MfcCfg_t.
76661 +
76662 +   \remarks The function returns an error code in case an error occurs.
76663 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76664 +
76665 +   \return Return value as follows:
76666 +   - IFX_SUCCESS: if successful
76667 +   - An error code in case an error occurs
76668 +*/
76669 +IFX_return_t IFX_PSB6970_QoS_MfcAdd(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_MfcCfg_t *pPar);
76670 +
76671 +/**
76672 +   This is the switch API low-level function for
76673 +   the \ref IFX_PSB6970_QOS_MFC_DEL command.
76674 +
76675 +   \param pDevCtx This parameter is a pointer to the device context
76676 +   which contains all information related to this special instance of the device.
76677 +   \param pPar Pointer to a
76678 +      QOS Multi-field classification rule \ref IFX_PSB6970_QoS_MfcMatchField_t.
76679 +
76680 +   \remarks The function returns an error code in case an error occurs.
76681 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76682 +
76683 +   \return Return value as follows:
76684 +   - IFX_SUCCESS: if successful
76685 +   - An error code in case an error occurs
76686 +*/
76687 +IFX_return_t IFX_PSB6970_QoS_MfcDel(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_MfcMatchField_t *pPar);
76688 +
76689 +/**
76690 +   This is the switch API low-level function for
76691 +   the \ref IFX_PSB6970_QOS_MFC_ENTRY_READ command.
76692 +
76693 +   \param pDevCtx This parameter is a pointer to the device context
76694 +   which contains all information related to this special instance of the device.
76695 +   \param pPar Pointer to a
76696 +      QOS Multi-field classification rule \ref IFX_PSB6970_QoS_MfcEntryRead_t.
76697 +
76698 +   \remarks The function returns an error code in case an error occurs.
76699 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76700 +
76701 +   \return Return value as follows:
76702 +   - IFX_SUCCESS: if successful
76703 +   - An error code in case an error occurs
76704 +*/
76705 +IFX_return_t IFX_PSB6970_QoS_MfcEntryRead(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_MfcEntryRead_t *pPar);
76706 +
76707 +/**
76708 +   This is the switch API low-level function for
76709 +   the \ref IFX_PSB6970_QOS_MFC_PORT_CFG_GET command.
76710 +
76711 +   \param pDevCtx This parameter is a pointer to the device context
76712 +   which contains all information related to this special instance of the device.
76713 +   \param pPar Pointer to a QOS Multi-field
76714 +      classification rule \ref IFX_PSB6970_QoS_MfcPortCfg_t.
76715 +
76716 +   \remarks The function returns an error code in case an error occurs.
76717 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76718 +
76719 +   \return Return value as follows:
76720 +   - IFX_SUCCESS: if successful
76721 +   - An error code in case an error occurs
76722 +*/
76723 +IFX_return_t IFX_PSB6970_QoS_MfcPortCfgGet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_MfcPortCfg_t *pPar);
76724 +
76725 +/**
76726 +   This is the switch API low-level function for
76727 +   the \ref IFX_PSB6970_QOS_MFC_PORT_CFG_SET command.
76728 +
76729 +   \param pDevCtx This parameter is a pointer to the device context
76730 +   which contains all information related to this special instance of the device.
76731 +   \param pPar Pointer to a QOS Multi-field
76732 +      classification rule \ref IFX_PSB6970_QoS_MfcPortCfg_t.
76733 +
76734 +   \remarks The function returns an error code in case an error occurs.
76735 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76736 +
76737 +   \return Return value as follows:
76738 +   - IFX_SUCCESS: if successful
76739 +   - An error code in case an error occurs
76740 +*/
76741 +IFX_return_t IFX_PSB6970_QoS_MfcPortCfgSet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_MfcPortCfg_t *pPar);
76742 +
76743 +/**
76744 +   This is the switch API low-level function for
76745 +   the \ref IFX_PSB6970_QOS_PORT_POLICER_GET command.
76746 +
76747 +   \param pDevCtx This parameter is a pointer to the device context
76748 +   which contains all information related to this special instance of the device.
76749 +   \param pPar Pointer to the rate
76750 +      policing parameter \ref IFX_PSB6970_QoS_portPolicerCfg_t for
76751 +      the port.
76752 +
76753 +   \remarks The function returns an error code in case an error occurs.
76754 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76755 +
76756 +   \return Return value as follows:
76757 +   - IFX_SUCCESS: if successful
76758 +   - An error code in case an error occurs
76759 +*/
76760 +IFX_return_t IFX_PSB6970_QoS_PortPolicerGet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portPolicerCfg_t *pPar);
76761 +
76762 +/**
76763 +   This is the switch API low-level function for
76764 +   the \ref IFX_PSB6970_QOS_PORT_POLICER_SET command.
76765 +
76766 +   \param pDevCtx This parameter is a pointer to the device context
76767 +   which contains all information related to this special instance of the device.
76768 +   \param pPar Pointer to the rate
76769 +      policing parameter \ref IFX_PSB6970_QoS_portPolicerCfg_t for
76770 +      the port.
76771 +
76772 +   \remarks The function returns an error code in case an error occurs.
76773 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76774 +
76775 +   \return Return value as follows:
76776 +   - IFX_SUCCESS: if successful
76777 +   - An error code in case an error occurs
76778 +*/
76779 +IFX_return_t IFX_PSB6970_QoS_PortPolicerSet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portPolicerCfg_t *pPar);
76780 +
76781 +/**
76782 +   This is the switch API low-level function for
76783 +   the \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_GET command.
76784 +
76785 +   \param pDevCtx This parameter is a pointer to the device context
76786 +   which contains all information related to this special instance of the device.
76787 +   \param pPar Pointer to the rate
76788 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperCfg_t for
76789 +   the port-specific priority queue.
76790 +
76791 +   \remarks The function returns an error code in case an error occurs.
76792 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76793 +
76794 +   \return Return value as follows:
76795 +   - IFX_SUCCESS: if successful
76796 +   - An error code in case an error occurs
76797 +*/
76798 +IFX_return_t IFX_PSB6970_QoS_PortShaperCfgGet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portShaperCfg_t *pPar);
76799 +
76800 +/**
76801 +   This is the switch API low-level function for
76802 +   the \ref IFX_PSB6970_QOS_PORT_SHAPER_CFG_SET command.
76803 +
76804 +   \param pDevCtx This parameter is a pointer to the device context
76805 +   which contains all information related to this special instance of the device.
76806 +   \param pPar Pointer to the rate
76807 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperCfg_t for
76808 +   the port-specific priority queue.
76809 +
76810 +   \remarks The function returns an error code in case an error occurs.
76811 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76812 +
76813 +   \return Return value as follows:
76814 +   - IFX_SUCCESS: if successful
76815 +   - An error code in case an error occurs
76816 +*/
76817 +IFX_return_t IFX_PSB6970_QoS_PortShaperCfgSet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portShaperCfg_t *pPar);
76818 +
76819 +/**
76820 +   This is the switch API low-level function for
76821 +   the \ref IFX_PSB6970_QOS_PORT_SHAPER_STRICT_GET command.
76822 +
76823 +   \param pDevCtx This parameter is a pointer to the device context
76824 +   which contains all information related to this special instance of the device.
76825 +   \param pPar Pointer to the rate
76826 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperStrictCfg_t for
76827 +   the port-specific priority queue.
76828 +
76829 +   \remarks The function returns an error code in case an error occurs.
76830 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76831 +
76832 +   \return Return value as follows:
76833 +   - IFX_SUCCESS: if successful
76834 +   - An error code in case an error occurs
76835 +*/
76836 +IFX_return_t IFX_PSB6970_QoS_PortShaperStrictGet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portShaperStrictCfg_t *pPar);
76837 +
76838 +/**
76839 +   This is the switch API low-level function for
76840 +   the \ref IFX_PSB6970_QOS_PORT_SHAPER_STRICT_SET command.
76841 +
76842 +   \param pDevCtx This parameter is a pointer to the device context
76843 +   which contains all information related to this special instance of the device.
76844 +   \param pPar Pointer to the rate
76845 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperStrictCfg_t for
76846 +   the port-specific priority queue.
76847 +
76848 +   \remarks The function returns an error code in case an error occurs.
76849 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76850 +
76851 +   \return Return value as follows:
76852 +   - IFX_SUCCESS: if successful
76853 +   - An error code in case an error occurs
76854 +*/
76855 +IFX_return_t IFX_PSB6970_QoS_PortShaperStrictSet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portShaperStrictCfg_t *pPar);
76856 +
76857 +/**
76858 +   This is the switch API low-level function for
76859 +   the \ref IFX_PSB6970_QOS_PORT_SHAPER_WFQ_GET command.
76860 +
76861 +   \param pDevCtx This parameter is a pointer to the device context
76862 +   which contains all information related to this special instance of the device.
76863 +   \param pPar Pointer to the rate
76864 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperWFQ_Cfg_t for
76865 +   the port-specific priority queue.
76866 +
76867 +   \remarks The function returns an error code in case an error occurs.
76868 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76869 +
76870 +   \return Return value as follows:
76871 +   - IFX_SUCCESS: if successful
76872 +   - An error code in case an error occurs
76873 +*/
76874 +IFX_return_t IFX_PSB6970_QoS_PortShaperWfqGet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portShaperWFQ_Cfg_t *pPar);
76875 +
76876 +/**
76877 +   This is the switch API low-level function for
76878 +   the \ref IFX_PSB6970_QOS_PORT_SHAPER_WFQ_SET command.
76879 +
76880 +   \param pDevCtx This parameter is a pointer to the device context
76881 +   which contains all information related to this special instance of the device.
76882 +   \param pPar Pointer to the rate
76883 +   shaping parameter \ref IFX_PSB6970_QoS_portShaperWFQ_Cfg_t for
76884 +   the port-specific priority queue.
76885 +
76886 +   \remarks The function returns an error code in case an error occurs.
76887 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76888 +
76889 +   \return Return value as follows:
76890 +   - IFX_SUCCESS: if successful
76891 +   - An error code in case an error occurs
76892 +*/
76893 +IFX_return_t IFX_PSB6970_QoS_PortShaperWfqSet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_portShaperWFQ_Cfg_t *pPar);
76894 +
76895 +/**
76896 +   This is the switch API low-level function for
76897 +   the \ref IFX_PSB6970_QOS_STORM_GET command.
76898 +
76899 +   \param pDevCtx This parameter is a pointer to the device context
76900 +   which contains all information related to this special instance of the device.
76901 +   \param pPar Pointer to a
76902 +   QOS storm control configuration \ref IFX_PSB6970_QoS_stormCfg_t.
76903 +
76904 +   \remarks The function returns an error code in case an error occurs.
76905 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76906 +
76907 +   \return Return value as follows:
76908 +   - IFX_SUCCESS: if successful
76909 +   - An error code in case an error occurs
76910 +*/
76911 +IFX_return_t IFX_PSB6970_QoS_StormGet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_stormCfg_t *pPar);
76912 +
76913 +/**
76914 +   This is the switch API low-level function for
76915 +   the \ref IFX_PSB6970_QOS_STORM_SET command.
76916 +
76917 +   \param pDevCtx This parameter is a pointer to the device context
76918 +   which contains all information related to this special instance of the device.
76919 +   \param pPar Pointer to a
76920 +      QOS storm control configuration \ref IFX_PSB6970_QoS_stormCfg_t.
76921 +
76922 +   \remarks The function returns an error code in case an error occurs.
76923 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76924 +
76925 +   \return Return value as follows:
76926 +   - IFX_SUCCESS: if successful
76927 +   - An error code in case an error occurs
76928 +*/
76929 +IFX_return_t IFX_PSB6970_QoS_StormSet(IFX_void_t *pDevCtx, IFX_PSB6970_QoS_stormCfg_t *pPar);
76930 +
76931 +/*@}*/ /* PSB6970_LL_QOS */
76932 +/** \addtogroup PSB6970_LL_POWER */
76933 +/*@{*/
76934 +/**
76935 +   This is the switch API low-level function for
76936 +   the \ref IFX_PSB6970_POWER_MANAGEMENT_GET command.
76937 +
76938 +   \param pDevCtx This parameter is a pointer to the device context
76939 +   which contains all information related to this special instance of the device.
76940 +   \param pPar Pointer to \ref IFX_PSB6970_powerManagement_t.
76941 +
76942 +   \remarks The function returns an error code in case an error occurs.
76943 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76944 +
76945 +   \return Return value as follows:
76946 +   - IFX_SUCCESS: if successful
76947 +   - An error code in case an error occurs
76948 +*/
76949 +IFX_return_t IFX_PSB6970_PowerManagementGet(IFX_void_t *pDevCtx, IFX_PSB6970_powerManagement_t *pPar);
76950 +
76951 +/**
76952 +   This is the switch API low-level function for
76953 +   the \ref IFX_PSB6970_POWER_MANAGEMENT_SET command.
76954 +
76955 +   \param pDevCtx This parameter is a pointer to the device context
76956 +   which contains all information related to this special instance of the device.
76957 +   \param pPar Pointer to \ref IFX_PSB6970_powerManagement_t.
76958 +
76959 +   \remarks The function returns an error code in case an error occurs.
76960 +            The error code is described in \ref IFX_ETHSW_STATUS_t.
76961 +
76962 +   \return Return value as follows:
76963 +   - IFX_SUCCESS: if successful
76964 +   - An error code in case an error occurs
76965 +*/
76966 +IFX_return_t IFX_PSB6970_PowerManagementSet(IFX_void_t *pDevCtx, IFX_PSB6970_powerManagement_t *pPar);
76967 +
76968 +/*@}*/ /* PSB6970_LL_POWER */
76969 +/** \addtogroup PSB6970_LL_DEBUG */
76970 +/*@{*/
76971 +/**
76972 +   This is the switch API low-level function for
76973 +   the \ref IFX_PSB6970_REGISTER_GET command.
76974 +
76975 +   \param pDevCtx This parameter is a pointer to the device context
76976 +   which contains all information related to this special instance of the device.
76977 +   \param pPar Pointer to \ref IFX_PSB6970_register_t.
76978 +
76979 +   \remarks The function returns an error code in case an error occurs.
76980 +            The error code is described in \ref IFX_ETHSW_status_t.
76981 +
76982 +   \return Return value as follows:
76983 +   - IFX_SUCCESS: if successful
76984 +   - An error code in case an error occurs
76985 +*/
76986 +IFX_return_t IFX_PSB6970_RegisterGet(IFX_void_t *pDevCtx, IFX_PSB6970_register_t *pPar);
76987 +
76988 +/**
76989 +   This is the switch API low-level function for
76990 +   the \ref IFX_PSB6970_REGISTER_SET command.
76991 +
76992 +   \param pDevCtx This parameter is a pointer to the device context
76993 +   which contains all information related to this special instance of the device.
76994 +   \param pPar Pointer to \ref IFX_PSB6970_register_t.
76995 +
76996 +   \remarks The function returns an error code in case an error occurs.
76997 +            The error code is described in \ref IFX_ETHSW_status_t.
76998 +
76999 +   \return Return value as follows:
77000 +   - IFX_SUCCESS: if successful
77001 +   - An error code in case an error occurs
77002 +*/
77003 +IFX_return_t IFX_PSB6970_RegisterSet(IFX_void_t *pDevCtx, IFX_PSB6970_register_t *pPar);
77004 +
77005 +/*@}*/ /* PSB6970_LL_DEBUG */
77006 +#endif /* ____INCLUDE_IFX_ETHSW_PSB6970_LL_H */
77007 diff --git a/include/switch_api/ifx_ethsw_api.h b/include/switch_api/ifx_ethsw_api.h
77008 new file mode 100644
77009 index 0000000..724d0ee
77010 --- /dev/null
77011 +++ b/include/switch_api/ifx_ethsw_api.h
77012 @@ -0,0 +1,172 @@
77013 +/****************************************************************************
77014 +                              Copyright (c) 2010
77015 +                            Lantiq Deutschland GmbH
77016 +                     Am Campeon 3; 85579 Neubiberg, Germany
77017 +
77018 +  For licensing information, see the file 'LICENSE' in the root folder of
77019 +  this software module.
77020 +
77021 + *****************************************************************************
77022 +   \file ifx_ethsw_api.h"
77023 +   \remarks
77024 + *****************************************************************************/
77025 +
77026 +#ifndef _IFX_SWITCH_API_H
77027 +#define _IFX_SWITCH_API_H
77028 +
77029 +#include "ifx_ethsw.h"
77030 +#include "ifx_ethsw_PSB6970.h"
77031 +#include "ifx_ethsw_ll_fkt.h"
77032 +#include "regmapper.h"
77033 +#include "Tantos3G.h"
77034 +#include "AR9.h"
77035 +#include "ifx_ethsw_flow.h"
77036 +#include "VR9_switch.h"
77037 +#include "VR9_top.h"
77038 +
77039 +#ifdef IFXOS_SUPPORT
77040 +       #define LINUX
77041 +    /** This is the unsigned long datatype.
77042 +    On 32bit systems it is 4 byte wide.
77043 +    */
77044 +       typedef unsigned long   IFX_ulong_t;
77045 +    /** This is the size data type (32 or 64 bit) */
77046 +       typedef IFX_ulong_t     IFX_size_t;
77047 +       #include "ifxos_print.h"
77048 +       #include "ifxos_thread.h"
77049 +       #include "ifxos_memory_alloc.h"
77050 +#else
77051 +#ifdef __KERNEL__
77052 +    #include <asm/delay.h>
77053 +    #include <linux/slab.h>
77054 +    #include <linux/string.h>
77055 +#endif
77056 +#endif
77057 +
77058 +#ifndef IFXOS_SUPPORT
77059 +    #define IFXOS_PRINT_INT_RAW(fmt, args...)       printk(fmt, ##args)
77060 +    #define IFXOS_DBG_PRINT_USR(fmt, args...)       printk(KERN_DEBUG fmt "\r", ##args)
77061 +    #define IFXOS_USecSleep(n)                      udelay(n)
77062 +    #define IFXOS_BlockAlloc(n)                     kmalloc(n, GFP_KERNEL)
77063 +    #define IFXOS_BlockFree(n)                      kfree(n)
77064 +#endif
77065 +
77066 +#define PARAM_BUFFER_SIZE               2048
77067 +//#define GET_BITS(x, msb, lsb)           (((x) & ((1 << ((msb) + 1)) - 1)) >> (lsb))
77068 +#define SET_BITS(x, msb, lsb, value)    (((x) & ~(((1 << ((msb) + 1)) - 1) ^ ((1 << (lsb)) - 1))) | (((value) & ((1 << (1 + (msb) - (lsb))) - 1)) << (lsb)))
77069 +#define IFX_ETHSW_DEV_MAX               2
77070 +#define SWITCH_API_MODULE_NAME          "IFX ETHSW SWITCH API"
77071 +#define SWITCH_API_DRIVER_VERSION       "1.1.8.5"
77072 +#define MICRO_CODE_VERSION              "212"
77073 +
77074 +extern unsigned int g_debug;
77075 +#define IFX_ETHSW_DEBUG_PRINT(fmt, args...)
77076 +
77077 +union ifx_sw_param
77078 +{
77079 +    /* Ethernet Bridging Functions*/
77080 +       IFX_ETHSW_MAC_tableAdd_t                                MAC_tableAdd;
77081 +    IFX_ETHSW_MAC_tableRead_t                          MAC_tableRead;
77082 +    IFX_ETHSW_MAC_tableRemove_t                                MAC_tableRemove;
77083 +    IFX_ETHSW_portCfg_t                                                portcfg;
77084 +    IFX_ETHSW_STP_portCfg_t                                    STP_portCfg;
77085 +    IFX_ETHSW_STP_BPDU_Rule_t                          STP_BPDU_Rule;
77086 +    /* VLAN Functions */
77087 +    IFX_ETHSW_VLAN_IdCreate_t                          vlan_IdCreate;
77088 +    IFX_ETHSW_VLAN_IdDelete_t                          vlan_IdDelete;
77089 +    IFX_ETHSW_VLAN_IdGet_t                                     vlan_IdGet;
77090 +    IFX_ETHSW_VLAN_portCfg_t                           vlan_portcfg;
77091 +    IFX_ETHSW_VLAN_portMemberAdd_t                     vlan_portMemberAdd;
77092 +       IFX_ETHSW_VLAN_portMemberRead_t                 vlan_portMemberRead;
77093 +    IFX_ETHSW_VLAN_portMemberRemove_t          vlan_portMemberRemove;
77094 +    IFX_ETHSW_VLAN_reserved_t                          vlan_Reserved;
77095 +    IFX_ETHSW_VLAN_IdGet_t                                     vlan_VidFid;
77096 +    /* Operation, Administration, and Management Functions */
77097 +       IFX_ETHSW_cfg_t                                                 cfg_Data;
77098 +    IFX_ETHSW_MDIO_cfg_t                                       mdio_cfg;
77099 +    IFX_ETHSW_MDIO_data_t                                      mdio_Data;
77100 +    IFX_ETHSW_portLinkCfg_t                                    portlinkcfgGet;
77101 +    IFX_ETHSW_portLinkCfg_t                                    portlinkcfgSet;
77102 +    IFX_ETHSW_portPHY_Addr_t                           phy_addr;
77103 +    IFX_ETHSW_portRGMII_ClkCfg_t                       portRGMII_clkcfg;
77104 +    IFX_ETHSW_CPU_PortExtendCfg_t                      portextendcfg;
77105 +    IFX_ETHSW_portRedirectCfg_t                                portRedirectData;
77106 +    IFX_ETHSW_RMON_clear_t                                     RMON_clear;
77107 +    IFX_ETHSW_RMON_cnt_t                                       RMON_cnt;
77108 +    IFX_FLOW_RMON_extendGet_t                          RMON_ExtendGet;
77109 +    IFX_ETHSW_monitorPortCfg_t                         monitorPortCfg;
77110 +    IFX_ETHSW_cap_t                                                    cap;
77111 +    IFX_ETHSW_portPHY_Query_t                          phy_Query;
77112 +    IFX_ETHSW_CPU_PortCfg_t                                    CPU_PortCfg;
77113 +    IFX_ETHSW_version_t                                                Version;
77114 +    IFX_PSB6970_reset_t                                                Reset;
77115 +    IFX_ETHSW_HW_Init_t                                                HW_Init;
77116 +    IFX_ETHSW_8021X_portCfg_t                          PNAC_portCfg;
77117 +    IFX_ETHSW_8021X_EAPOL_Rule_t                       PNAC_EAPOL_Rule;
77118 +    /* Multicast Functions */
77119 +    IFX_ETHSW_multicastRouter_t                                multicast_RouterPortAdd;
77120 +    IFX_ETHSW_multicastRouter_t                                multicast_RouterPortRemove;
77121 +    IFX_ETHSW_multicastRouterRead_t                    multicast_RouterPortRead;
77122 +    IFX_ETHSW_multicastTable_t                         multicast_TableEntryAdd;
77123 +    IFX_ETHSW_multicastTable_t                         multicast_TableEntryRemove;
77124 +    IFX_ETHSW_multicastTableRead_t                     multicast_TableEntryRead;
77125 +    IFX_ETHSW_multicastSnoopCfg_t                      multicast_SnoopCfgSet;
77126 +    IFX_ETHSW_multicastSnoopCfg_t                      multicast_SnoopCfgGet;
77127 +    /* Quality of Service Functions */
77128 +    IFX_ETHSW_QoS_portCfg_t                                    qos_portcfg;
77129 +    IFX_ETHSW_QoS_queuePort_t                          qos_queueport;
77130 +    IFX_ETHSW_QoS_DSCP_ClassCfg_t                      qos_dscpclasscfgget;
77131 +    IFX_ETHSW_QoS_DSCP_ClassCfg_t                      qos_dscpclasscfgset;
77132 +    IFX_ETHSW_QoS_PCP_ClassCfg_t                       qos_pcpclasscfgget;
77133 +    IFX_ETHSW_QoS_PCP_ClassCfg_t                       qos_pcpclasscfgset;
77134 +    IFX_PSB6970_QoS_portShaperCfg_t                    qos_portShapterCfg;
77135 +    IFX_PSB6970_QoS_portShaperStrictCfg_t      qos_portShapterStrictCfg;
77136 +    IFX_PSB6970_QoS_portShaperWFQ_Cfg_t                qos_portShapterWFQ_Cfg;
77137 +    IFX_PSB6970_QoS_portPolicerCfg_t           qos_portPolicerCfg;
77138 +    IFX_PSB6970_QoS_stormCfg_t                         qos_stormCfg;
77139 +    IFX_PSB6970_QoS_MfcPortCfg_t                       qos_MfcPortCfg;
77140 +    IFX_PSB6970_QoS_MfcCfg_t                           qos_MfcCfg;
77141 +    IFX_PSB6970_QoS_MfcMatchField_t                    qos_MfcMatchField;
77142 +    IFX_PSB6970_QoS_MfcEntryRead_t                     qos_MfcEntryRead;
77143 +    IFX_ETHSW_QoS_ClassDSCP_Cfg_t                      qos_classdscpcfgget;
77144 +    IFX_ETHSW_QoS_ClassDSCP_Cfg_t                      qos_classdscpcfgset;
77145 +    IFX_ETHSW_QoS_ClassPCP_Cfg_t                       qos_classpcpcfgget;
77146 +    IFX_ETHSW_QoS_ClassPCP_Cfg_t                       qos_classpcpcfgset;
77147 +    IFX_ETHSW_QoS_ShaperCfg_t                          qos_shappercfg;
77148 +    IFX_ETHSW_QoS_ShaperQueue_t                                qos_shapperqueue;
77149 +    IFX_ETHSW_QoS_stormCfg_t                           qos_stormcfg;
77150 +    IFX_ETHSW_QoS_schedulerCfg_t                       qos_schedulecfg;
77151 +    IFX_ETHSW_QoS_WRED_Cfg_t                           qos_wredcfg;
77152 +    IFX_ETHSW_QoS_WRED_QueueCfg_t                      qos_wredqueuecfg;
77153 +    IFX_ETHSW_QoS_meterCfg_t                           qos_metercfg;
77154 +    IFX_ETHSW_QoS_meterPort_t                          qos_meterport;
77155 +    IFX_ETHSW_QoS_meterPortGet_t                       qos_meterportget;
77156 +    IFX_ETHSW_QoS_portRemarkingCfg_t           qos_portremarking;
77157 +    /* Power Management Functions */
77158 +    IFX_PSB6970_powerManagement_t                      power_management;
77159 +    /* Packet Classification Engine */
77160 +    IFX_FLOW_PCE_rule_t                                                pce_rule;
77161 +    IFX_FLOW_PCE_ruleDelete_t                          pce_ruledelete;
77162 +  /* Debug Features */
77163 +#if defined(AR9) || defined(DANUBE) || defined(AMAZON_SE)
77164 +    IFX_PSB6970_register_t                                     register_access;
77165 +#elif ( defined(VR9)  || defined(AR10) || defined(HN1) )
77166 +    IFX_FLOW_register_t                                                register_access;
77167 +#endif
77168 +};
77169 +
77170 +typedef enum
77171 +{
77172 +       IFX_PSB6970_DEV_AR9              = 0,
77173 +       IFX_PSB6970_DEV_TANTOS_3G,
77174 +    IFX_PSB6970_DEV_TANTOS_0G,
77175 +    IFX_PSB6970_DEV_MAX
77176 +} IFX_PSB6970_devType_t;
77177 +
77178 +typedef enum
77179 +{
77180 +       IFX_FLOW_DEV_INT        = 0,
77181 +       IFX_FLOW_DEV_MAX
77182 +} IFX_FLOW_devType_t;
77183 +
77184 +#endif
77185 diff --git a/include/switch_api/ifx_ethsw_core_platform.h b/include/switch_api/ifx_ethsw_core_platform.h
77186 new file mode 100644
77187 index 0000000..51adcf6
77188 --- /dev/null
77189 +++ b/include/switch_api/ifx_ethsw_core_platform.h
77190 @@ -0,0 +1,94 @@
77191 +/****************************************************************************
77192 +                              Copyright (c) 2010
77193 +                            Lantiq Deutschland GmbH
77194 +                     Am Campeon 3; 85579 Neubiberg, Germany
77195 +
77196 +  For licensing information, see the file 'LICENSE' in the root folder of
77197 +  this software module.
77198 +
77199 + *****************************************************************************
77200 +   \file ifx_ethsw_core_platform.h
77201 +   \remarks Platform dependancy Core Layer header file, for Infineon Ethernet
77202 +            switch drivers
77203 + *****************************************************************************/
77204 +#ifndef _IFX_ETHSW_CORE_PLATFORM_H_
77205 +#define _IFX_ETHSW_CORE_PLATFORM_H_
77206 +
77207 +#include "ifx_types.h"
77208 +
77209 +/* ============================= */
77210 +/* Local Macros & Definitions    */
77211 +/* ============================= */
77212 +#define SW_WRITE_REG32(data,addr)      IFX_REG_W32((data), (volatile unsigned  int *)addr)
77213 +#define SW_READ_REG32(addr)                    IFX_REG_R32((volatile unsigned  int *)addr)
77214 +
77215 +#define VRX_RCU_BASE_ADDR                      (0xBF203000)
77216 +#define VRX_INT_BASE_ADDR                      (0xBF107000)
77217 +#define GSWIP_BASE_ADDR                                (0xBE108000)
77218 +#define GSWIP_TOP_BASE_ADDR                    (GSWIP_BASE_ADDR + (0x0C40 * 4))
77219 +#define GSWIP_REG_ACCESS(addr)         *((volatile IFX_int32_t *)(addr))
77220 +
77221 +//#define VR9_CHIP_ID_MAGIC_NUMBER             (0x101C0083)
77222 +/* GPHY0 Firmware Base Address Register                         */
77223 +#define GFS_ADD0                                       (VRX_RCU_BASE_ADDR + 0x20)
77224 +#if defined(CONFIG_VR9)
77225 +/* GPHY1 Firmware Base Address Register                         */
77226 +#define GFS_ADD1                                       (VRX_RCU_BASE_ADDR + 0x68)
77227 +#endif /*CONFIG_VR9 */
77228 +#if defined(CONFIG_AR10)
77229 +/* GPHY1 Firmware Base Address Register                         */
77230 +#define GFS_ADD1                                       (VRX_RCU_BASE_ADDR + 0x58)
77231 +/* GPHY2 Firmware Base Address Register                         */
77232 +#define GFS_ADD2                                       (VRX_RCU_BASE_ADDR + 0xAC)
77233 +#endif /*CONFIG_AR10 */
77234 +/* Chip Identification Register  */
77235 +#define MPS_CHIPID                                     (VRX_INT_BASE_ADDR + 0x344)
77236 +/* GPHY01 MDIO Address Register  */
77237 +#define GFMDIO_ADD                                     (VRX_RCU_BASE_ADDR + 0x44)
77238 +/* PHY Address Register PORT 5  */
77239 +#define PHY_ADDR_5                                     (GSWIP_BASE_ADDR + (0xC50 * 4))
77240 +/* PHY Address Register PORT 4  */
77241 +#define PHY_ADDR_4                                     (GSWIP_BASE_ADDR + (0xC51 * 4))
77242 +/* PHY Address Register PORT 3  */
77243 +#define PHY_ADDR_3                                     (GSWIP_BASE_ADDR + (0xC52 * 4))
77244 +/* PHY Address Register PORT 2  */
77245 +#define PHY_ADDR_2                                     (GSWIP_BASE_ADDR + (0xC53 * 4))
77246 +/* PHY Address Register PORT 1  */
77247 +#define PHY_ADDR_1                                     (GSWIP_BASE_ADDR + (0xC54 * 4))
77248 +/* PHY Address Register PORT 0  */
77249 +#define PHY_ADDR_0                                     (GSWIP_BASE_ADDR + (0xC55 * 4))
77250 +/* Transmit and Receive Buffer Control Register */
77251 +#define MAC_PDI_CTRL_6                         (GSWIP_BASE_ADDR + (0x951 * 4))
77252 +/* Transmit and Receive Buffer Control Register */
77253 +#define PMAC_RX_IPG                                    (GSWIP_BASE_ADDR + (0xCCB * 4))
77254 +/** MDC Clock Configuration Register 0 */
77255 +#define MDC_CFG_0_REG                          (GSWIP_TOP_BASE_ADDR + (0x0B * 4))
77256 +#define MDC_CFG_0_PEN_SET(port)                (0x1 << port )
77257 +#define MDC_CFG_0_PEN_GET(port, reg_data)      ((reg_data >> port ) & 0x1 )
77258 +/** MDC Clock Configuration Register 1 */
77259 +#define MDC_CFG_1_REG
77260 +/** MDIO Control Register */
77261 +#define MDIO_CTRL_REG                          (GSWIP_TOP_BASE_ADDR + (8 * 4))
77262 +/** MDIO Busy*/
77263 +#define MDIO_CTRL_MBUSY                                0x1000
77264 +#define MDIO_CTRL_OP_MASK                      0x0C00
77265 +#define MDIO_CTRL_OP_WR                                0x0400
77266 +#define MDIO_CTRL_OP_RD                                0x0800
77267 +#define MDIO_CTRL_PHYAD_SET(arg)       ((arg & 0x1F) << 5)
77268 +#define MDIO_CTRL_PHYAD_GET(arg)       ( (arg >> 5 ) & 0x1F)
77269 +#define MDIO_CTRL_REGAD(arg)           ( arg & 0x1F)
77270 +/** MDIO Read Data Register */
77271 +#define MDIO_READ_REG                          (GSWIP_TOP_BASE_ADDR + (9 * 4))
77272 +#define MDIO_READ_RDATA(arg)           (arg & 0xFFFF)
77273 +/** MDIO Write Data Register */
77274 +#define MDIO_WRITE_REG                         (GSWIP_TOP_BASE_ADDR + (0x0A * 4))
77275 +#define MDIO_READ_WDATA(arg)           (arg & 0xFFFF)
77276 +
77277 +/**********************/
77278 +/* Function Prototype */
77279 +/**********************/
77280 +IFX_int32_t platform_device_reset_trigger(IFX_void_t);
77281 +IFX_int32_t platform_device_reset_release(IFX_void_t);
77282 +IFX_int32_t platform_device_init(IFX_void_t *pDevCtx);
77283 +
77284 +#endif    /* _IFX_ETHSW_CORE_PLATFORM_H_ */
77285 diff --git a/include/switch_api/ifx_ethsw_flow.h b/include/switch_api/ifx_ethsw_flow.h
77286 new file mode 100644
77287 index 0000000..d556133
77288 --- /dev/null
77289 +++ b/include/switch_api/ifx_ethsw_flow.h
77290 @@ -0,0 +1,845 @@
77291 +/****************************************************************************
77292 +
77293 +                               Copyright 2010
77294 +                          Lantiq Deutschland GmbH
77295 +                   Am Campeon 3; 85579 Neubiberg, Germany
77296 +
77297 +  For licensing information, see the file 'LICENSE' in the root folder of
77298 +  this software module.
77299 +
77300 +*****************************************************************************/
77301 +#ifndef _IFX_FLOW_FLOW_H_
77302 +#define _IFX_FLOW_FLOW_H_
77303 +
77304 +#include "ifx_types.h"
77305 +#include "ifx_ethsw.h"
77306 +
77307 +/* =================================== */
77308 +/* Global typedef forward declarations */
77309 +/* =================================== */
77310 +
77311 +/* ============================= */
77312 +/* Local Macros & Definitions    */
77313 +/* ============================= */
77314 +
77315 +/* IOCTL MAGIC */
77316 +#define IFX_FLOW_MAGIC ('F')
77317 +
77318 +/* Group definitions for Doxygen */
77319 +/** \defgroup FLOW_IOCTL XWAY VRX200 and XWAY GRX200 Family Specific Ethernet Switch API
77320 +    This chapter describes the XWAY VRX200 and XWAY GRX200 Family specific
77321 +    interfaces for accessing and configuring the services of the Ethernet switch module.
77322 +    These features are a device-specific enhancement of the generic Switch API part. */
77323 +/*@{*/
77324 +
77325 +/** \defgroup FLOW_IOCTL_DEBUG Debug Features
77326 +    XWAY VRX200 and XWAY GRX200 Family specific features for system
77327 +    integration and debug sessions.
77328 +*/
77329 +/** \defgroup FLOW_IOCTL_IRQ Interrupt Handling
77330 +    Configure XWAY VRX200 and XWAY GRX200 Family specific hardware
77331 +    support to generate interrupts
77332 +    and read out the interrupt sources.
77333 +*/
77334 +/** \defgroup FLOW_IOCTL_OAM Operation, Administration, and Management Functions
77335 +    This chapter summarizes the functions that are provided to monitor the
77336 +    data traffic passing through the device.
77337 +*/
77338 +/** \defgroup FLOW_IOCTL_CLASSUNIT Packet Classification Engine
77339 +    Configures and controls the classification unit of the XWAY VRX200
77340 +    and XWAY GRX200 Family hardware.
77341 +*/
77342 +
77343 +/*@}*/
77344 +
77345 +/* -------------------------------------------------------------------------- */
77346 +/*                 Structure and Enumeration Type Defintions                  */
77347 +/* -------------------------------------------------------------------------- */
77348 +
77349 +/** \addtogroup FLOW_IOCTL_DEBUG */
77350 +/*@{*/
77351 +
77352 +/** Register access parameter to directly read or write switch
77353 +    internal registers.
77354 +    Used by \ref IFX_FLOW_REGISTER_SET and \ref IFX_FLOW_REGISTER_GET. */
77355 +typedef struct
77356 +{
77357 +   /** Register Address Offset for read or write access. */
77358 +   IFX_uint16_t                                    nRegAddr;
77359 +   /** Value to write to or read from 'nRegAddr'. */
77360 +   IFX_uint16_t                                    nData;
77361 +}IFX_FLOW_register_t;
77362 +
77363 +/*@}*/ /* FLOW_IOCTL_DEBUG */
77364 +
77365 +/** \addtogroup FLOW_IOCTL_IRQ */
77366 +/*@{*/
77367 +
77368 +/** Interrupt Source Selector.
77369 +    Used by \ref IFX_FLOW_irq_t. */
77370 +typedef enum
77371 +{
77372 +   /** Wake-on-LAN Interrupt.
77373 +       The parameter 'nPortId' specifies the relative MAC port. */
77374 +   IFX_FLOW_IRQ_WOL                                = 0,
77375 +   /** Port Limit Alert Interrupt. This interrupt is asserted when the number
77376 +       of learned MAC addresses exceeds the configured limit for
77377 +       the ingress port.
77378 +       The parameter 'nPortId' specifies the relative MAC port. */
77379 +   IFX_FLOW_IRQ_LIMIT_ALERT                        = 1,
77380 +   /** Port Lock Alert Interrupt.
77381 +       This interrupt is asserted when a source MAC address is learned on a
77382 +       locked port and is received on another port.
77383 +       The parameter 'nPortId' specifies the relative MAC port. */
77384 +   IFX_FLOW_IRQ_LOCK_ALERT                         = 2
77385 +}IFX_FLOW_irqSrc_t;
77386 +
77387 +/** Interrupt bits. Depending on the hardware device type, not all interrupts might be available.
77388 +    Used by \ref IFX_FLOW_IRQ_MASK_GET, \ref IFX_FLOW_IRQ_MASK_SET,
77389 +    \ref IFX_FLOW_IRQ_GET and \ref IFX_FLOW_IRQ_STATUS_CLEAR. */
77390 +typedef struct
77391 +{
77392 +   /** Ethernet Port number (zero-based counting). The valid range is hardware dependent.
77393 +       An error code is delivered if the selected port is not
77394 +       available. This port parameter is needed for some interrupts
77395 +       that are specified by 'nIrqSrc'. For all other interrupts, this
77396 +       parameter is "don't care". */
77397 +   IFX_uint32_t                                    nPortId;
77398 +   /** Interrupt source. */
77399 +   IFX_FLOW_irqSrc_t                               eIrqSrc;
77400 +}IFX_FLOW_irq_t;
77401 +
77402 +/*@}*/ /* FLOW_IOCTL_IRQ */
77403 +
77404 +/** \addtogroup FLOW_IOCTL_CLASSUNIT */
77405 +/*@{*/
77406 +
77407 +/** Rule selection for IPv4/IPv6.
77408 +    Used by \ref IFX_FLOW_PCE_pattern_t. */
77409 +typedef enum
77410 +{
77411 +   /** Rule Pattern for IP selection disabled. */
77412 +   IFX_FLOW_PCE_IP_DISABLED                        = 0,
77413 +   /** Rule Pattern for IPv4. */
77414 +   IFX_FLOW_PCE_IP_V4                              = 1,
77415 +   /** Rule Pattern for IPv6. */
77416 +   IFX_FLOW_PCE_IP_V6                              = 2
77417 +}IFX_FLOW_PCE_IP_t;
77418 +
77419 +/** Packet Classification Engine Pattern Configuration.
77420 +    Used by \ref IFX_FLOW_PCE_rule_t. */
77421 +typedef struct
77422 +{
77423 +   /** Index */
77424 +   IFX_int32_t                                     nIndex;
77425 +
77426 +   /** Index is used (enabled) or set to unused (disabled) */
77427 +   IFX_boolean_t                                   bEnable;
77428 +
77429 +   /** Port ID used */
77430 +   IFX_boolean_t                                   bPortIdEnable;
77431 +   /** Port ID */
77432 +   IFX_uint8_t                                     nPortId;
77433 +
77434 +   /** DSCP value used */
77435 +   IFX_boolean_t                                   bDSCP_Enable;
77436 +   /** DSCP value */
77437 +   IFX_uint8_t                                     nDSCP;
77438 +
77439 +   /** PCP value used */
77440 +   IFX_boolean_t                                   bPCP_Enable;
77441 +   /** PCP value */
77442 +   IFX_uint8_t                                     nPCP;
77443 +
77444 +   /** Packet length used */
77445 +   IFX_boolean_t                                   bPktLngEnable;
77446 +   /** Packet length */
77447 +   IFX_uint16_t                                    nPktLng;
77448 +   /** Packet length Range */
77449 +   IFX_uint16_t                                    nPktLngRange;
77450 +
77451 +   /** Destination MAC address used */
77452 +   IFX_boolean_t                                   bMAC_DstEnable;
77453 +   /** Destination MAC address */
77454 +   IFX_uint8_t                                     nMAC_Dst[6];
77455 +   /** Destination MAC address mask.
77456 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77457 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77458 +       and so on. */
77459 +   IFX_uint16_t                                    nMAC_DstMask;
77460 +
77461 +   /** Source MAC address used */
77462 +   IFX_boolean_t                                   bMAC_SrcEnable;
77463 +   /** Source MAC address */
77464 +   IFX_uint8_t                                     nMAC_Src[6];
77465 +   /** Source MAC address mask.
77466 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77467 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77468 +       and so on. */
77469 +   IFX_uint16_t                                    nMAC_SrcMask;
77470 +
77471 +   /** MSB Application field used */
77472 +   IFX_boolean_t                                   bAppDataMSB_Enable;
77473 +   /** MSB Application field.
77474 +       The first 2 bytes of the packet content following the IP header
77475 +       for TCP/UDP packets (source port field), or the first 2 bytes of packet content
77476 +       following the Ethertype for non-IP packets. Any part of this
77477 +       content can be masked-out by a programmable bit
77478 +       mask 'nAppMaskRangeMSB'. */
77479 +   IFX_uint16_t                                    nAppDataMSB;
77480 +   /** MSB Application mask/range selection.
77481 +       If set to IFX_TRUE, the field 'nAppMaskRangeMSB' is used as a
77482 +       range parameter, otherwise it is used as a nibble mask field. */
77483 +   IFX_boolean_t                                   bAppMaskRangeMSB_Select;
77484 +   /** MSB Application mask/range. When used as a range parameter,
77485 +       1 bit represents 1 nibble mask of the 'nAppDataMSB' field.
77486 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77487 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77488 +       and so on. */
77489 +   IFX_uint16_t                                    nAppMaskRangeMSB;
77490 +
77491 +   /** LSB Application used */
77492 +   IFX_boolean_t                                   bAppDataLSB_Enable;
77493 +   /** LSB Application field.
77494 +       The following 2 bytes of the packet behind the 'nAppDataMSB' field.
77495 +       This is the destination port field for TCP/UDP packets,
77496 +       or byte 3 and byte 4 of the packet content following the Ethertype
77497 +       for non-IP packets. Any part of this content can be masked-out
77498 +       by a programmable bit mask 'nAppMaskRangeLSB'. */
77499 +   IFX_uint16_t                                    nAppDataLSB;
77500 +   /** LSB Application mask/range selection.
77501 +       If set to IFX_TRUE, the field 'nAppMaskRangeLSB' is used as
77502 +       a range parameter, otherwise it is used as a nibble mask field. */
77503 +   IFX_boolean_t                                   bAppMaskRangeLSB_Select;
77504 +   /** LSB Application mask/range. When used as a range parameter,
77505 +       1 bit represents 1 nibble mask of the 'nAppDataLSB' field.
77506 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77507 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77508 +       and so on. */
77509 +   IFX_uint16_t                                    nAppMaskRangeLSB;
77510 +
77511 +   /** DIP Selection. */
77512 +   IFX_FLOW_PCE_IP_t                               eDstIP_Select;
77513 +   /** DIP */
77514 +   IFX_ETHSW_IP_t                                  nDstIP;
77515 +   /** DIP Nibble Mask.
77516 +       1 bit represents 1 nibble mask of the 'nDstIP' field.
77517 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77518 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77519 +       and so on. */
77520 +   IFX_uint32_t                                    nDstIP_Mask;
77521 +
77522 +   /** SIP Selection. */
77523 +   IFX_FLOW_PCE_IP_t                               eSrcIP_Select;
77524 +   /** SIP */
77525 +   IFX_ETHSW_IP_t                                  nSrcIP;
77526 +   /** SIP Nibble Mask.
77527 +       1 bit represents 1 nibble mask of the 'nSrcIP' field.
77528 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77529 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77530 +       and so on. */
77531 +   IFX_uint32_t                                    nSrcIP_Mask;
77532 +
77533 +   /** Ethertype used. */
77534 +   IFX_boolean_t                                   bEtherTypeEnable;
77535 +   /** Ethertype */
77536 +   IFX_uint16_t                                    nEtherType;
77537 +   /** Ethertype Mask.
77538 +       1 bit represents 1 nibble mask of the 'nEtherType' field.
77539 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77540 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77541 +       and so on. */
77542 +   IFX_uint16_t                                    nEtherTypeMask;
77543 +
77544 +   /** IP protocol used */
77545 +   IFX_boolean_t                                   bProtocolEnable;
77546 +   /** IP protocol */
77547 +   IFX_uint8_t                                     nProtocol;
77548 +   /** IP protocol Mask.
77549 +       1 bit represents 1 nibble mask of the 'nProtocol' field.
77550 +       Please clear the bits of the nibbles that are not marked out and set all other bits.
77551 +       The LSB bit represents the lowest data nibble, the next bit the next nibble,
77552 +       and so on. */
77553 +   IFX_uint8_t                                     nProtocolMask;
77554 +
77555 +   /** PPPoE used. */
77556 +   IFX_boolean_t                                   bSessionIdEnable;
77557 +   /** PPPoE */
77558 +   IFX_uint16_t                                    nSessionId;
77559 +
77560 +   /** VLAN used. */
77561 +   IFX_boolean_t                                   bVid;
77562 +   /** VLAN */
77563 +   IFX_uint16_t                                    nVid;
77564 +}IFX_FLOW_PCE_pattern_t;
77565 +
77566 +/** IGMP Snooping Control.
77567 +    Used by \ref IFX_FLOW_PCE_action_t. */
77568 +typedef enum
77569 +{
77570 +   /** Disabled. IGMP Snooping is disabled. */
77571 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_DISABLE          = 0,
77572 +   /** Default. Regular Packet. No IGMP Snooping action required. */
77573 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_REGULAR          = 1,
77574 +   /** IGMP Report/Join Message. */
77575 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_REPORT           = 2,
77576 +   /** IGMP Leave Message. */
77577 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_LEAVE            = 3,
77578 +   /**  Router Solicitation/Advertisement message. */
77579 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_AD               = 4,
77580 +   /** IGMP Query Message. */
77581 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_QUERY            = 5,
77582 +   /** IGMP Group Specific Query Message. */
77583 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_QUERY_GROUP      = 6,
77584 +   /** IGMP General Query message without Router Solicitation. */
77585 +   IFX_FLOW_PCE_ACTION_IGMP_SNOOP_QUERY_NO_ROUTER = 7
77586 +}IFX_FLOW_PCE_ActionIGMP_Snoop_t;
77587 +
77588 +/** MAC Address Learning control.
77589 +    Used by \ref IFX_FLOW_PCE_action_t. */
77590 +typedef enum
77591 +{
77592 +   /** MAC Address Learning action is disabled. MAC address learning is
77593 +       not influenced by this rule. */
77594 +   IFX_FLOW_PCE_ACTION_LEARNING_DISABLE            = 0,
77595 +   /** Learning is based on the forwarding decision. If the packet is discarded,
77596 +       the address is not learned. If the packet is forwarded to any egress port,
77597 +       the address is learned. */
77598 +   IFX_FLOW_PCE_ACTION_LEARNING_REGULAR            = 1,
77599 +   /** Force No Learning. The address is not learned; forwarding decision
77600 +       ignored. */
77601 +   IFX_FLOW_PCE_ACTION_LEARNING_FORCE_NOT          = 2,
77602 +   /** Force Learning. The address is learned, the forwarding decision ignored.
77603 +       Note: The MAC Learning Control signals delivered to Port-Map filtering
77604 +       and combined with Final Forwarding Decision. The result is used as a
77605 +       feedback for MAC Address learning in the Bridging Table. */
77606 +   IFX_FLOW_PCE_ACTION_LEARNING_FORCE              = 3
77607 +}IFX_FLOW_PCE_ActionLearning_t;
77608 +
77609 +/** Flow Meter Assignment control.
77610 +    Used by \ref IFX_FLOW_PCE_action_t. */
77611 +typedef enum
77612 +{
77613 +   /** Action Disable. */
77614 +   IFX_FLOW_PCE_ACTION_METER_DISABLE               = 0,
77615 +   /** Action Enable. Assign Flow-Meter-Num to Meter-ID-0. */
77616 +   IFX_FLOW_PCE_ACTION_METER_1                     = 1,
77617 +   /** Action Enable. Assign Flow-Meter-Num to Meter-ID-1. */
77618 +   IFX_FLOW_PCE_ACTION_METER_2                     = 2,
77619 +   /** Action Enable. Assign pair of meters: Flow-Meter-Num to Meter-ID-0.
77620 +       Flow-Meter-Num+1 to Meter-ID-1. */
77621 +   IFX_FLOW_PCE_ACTION_METER_1_2                   = 3
77622 +}IFX_FLOW_PCE_ActionMeter_t;
77623 +
77624 +/** Traffic Class Action Selector.
77625 +    Used by \ref IFX_FLOW_PCE_action_t. */
77626 +typedef enum
77627 +{
77628 +   /** Disabled. Traffic class action is disabled. */
77629 +   IFX_FLOW_PCE_ACTION_TRAFFIC_CLASS_DISABLE       = 0,
77630 +   /** Regular Class. Traffic class action is enabled and the CoS
77631 +       classification traffic class is used. */
77632 +   IFX_FLOW_PCE_ACTION_TRAFFIC_CLASS_REGULAR       = 1,
77633 +   /** Alternative Class. Traffic class action is enabled and the
77634 +       class of the 'nTrafficClassAlter' field is used. */
77635 +   IFX_FLOW_PCE_ACTION_TRAFFIC_CLASS_ALTERNATIVE   = 2,
77636 +}IFX_FLOW_PCE_ActionTrafficClass_t;
77637 +
77638 +/** Interrupt Control Action Selector.
77639 +    Used by \ref IFX_FLOW_PCE_action_t. */
77640 +typedef enum
77641 +{
77642 +   /** Disabled. Interrupt Control Action is disabled for this rule. */
77643 +   IFX_FLOW_PCE_ACTION_IRQ_DISABLE                 = 0,
77644 +   /** Regular Packet. The Interrupt Control Action is enabled, the packet is
77645 +       treated as a regular packet and no interrupt event is generated. */
77646 +   IFX_FLOW_PCE_ACTION_IRQ_REGULAR                 = 1,
77647 +   /** Interrupt Event. The Interrupt Control Action is enabled and an
77648 +       interrupt event is generated. */
77649 +   IFX_FLOW_PCE_ACTION_IRQ_EVENT                   = 2
77650 +}IFX_FLOW_PCE_ActionIrq_t;
77651 +
77652 +/** Cross State Action Selector.
77653 +    Used by \ref IFX_FLOW_PCE_action_t. */
77654 +typedef enum
77655 +{
77656 +   /** Disable. The Cross State Action is disabled. */
77657 +   IFX_FLOW_PCE_ACTION_CROSS_STATE_DISABLE         = 0,
77658 +   /** Regular Packet. The Cross State Action is enabled and the packet is
77659 +       treated as a non-Cross-State packet (regular packet). Therefore it does
77660 +       not ignore Port-State filtering rules. */
77661 +   IFX_FLOW_PCE_ACTION_CROSS_STATE_REGULAR         = 1,
77662 +   /** Cross-State packet. The Cross State Action is enabled and the packet is
77663 +       treated as a Cross-State packet. It ignores the Port-State
77664 +       filtering rules. */
77665 +   IFX_FLOW_PCE_ACTION_CROSS_STATE_CROSS           = 2
77666 +}IFX_FLOW_PCE_ActionCrossState_t;
77667 +
77668 +/** Critical Frame Action Selector.
77669 +    Used by \ref IFX_FLOW_PCE_action_t. */
77670 +typedef enum
77671 +{
77672 +   /** Disable. The Critical Frame Action is disabled. */
77673 +   IFX_FLOW_PCE_ACTION_CRITICAL_FRAME_DISABLE      = 0,
77674 +   /** Regular Packet. The Critical Frame Action is enabled and the packet is
77675 +       treated as a non-Critical Frame. */
77676 +   IFX_FLOW_PCE_ACTION_CRITICAL_FRAME_REGULAR      = 1,
77677 +   /** Critical Packet. The Critical Frame Action is enabled and the packet is
77678 +       treated as a Critical Frame. */
77679 +   IFX_FLOW_PCE_ACTION_CRITICAL_FRAME_CRITICAL     = 2
77680 +}IFX_FLOW_PCE_ActionCriticalFrame_t;
77681 +
77682 +/** Timestamp Action Selector.
77683 +    Used by \ref IFX_FLOW_PCE_action_t. */
77684 +typedef enum
77685 +{
77686 +   /** Disable. Timestamp Action is disabled for this rule. */
77687 +   IFX_FLOW_PCE_ACTION_TIMESTAMP_DISABLE           = 0,
77688 +   /** Regular Packet. The Timestamp Action is enabled for this rule.
77689 +       The packet is treated as a regular packet and no timing information
77690 +       is stored. */
77691 +   IFX_FLOW_PCE_ACTION_TIMESTAMP_REGULAR           = 1,
77692 +   /** Receive/Transmit Timing packet. Ingress and Egress Timestamps for
77693 +       this packet should be stored. */
77694 +   IFX_FLOW_PCE_ACTION_TIMESTAMP_STORED            = 2
77695 +}IFX_FLOW_PCE_ActionTimestamp_t;
77696 +
77697 +/** Forwarding Group Action Selector.
77698 +    This flow table action and the 'bFlowID_Action' action
77699 +    can be used exclusively.
77700 +    Used by \ref IFX_FLOW_PCE_action_t. */
77701 +typedef enum
77702 +{
77703 +   /** Disable. Forwarding Group Action is disabled. */
77704 +   IFX_FLOW_PCE_ACTION_PORTMAP_DISABLE             = 0,
77705 +   /** Regular Packet. Forwarding Action enabled. Select Default
77706 +       Port-Map (result of Default Forwarding Classification). */
77707 +   IFX_FLOW_PCE_ACTION_PORTMAP_REGULAR             = 1,
77708 +   /** Discard. Discard the packets. */
77709 +   IFX_FLOW_PCE_ACTION_PORTMAP_DISCARD             = 2,
77710 +   /** Forward to the CPU port. This requires that the CPU port is previously
77711 +       set by calling \ref IFX_ETHSW_CPU_PORT_CFG_SET. */
77712 +   IFX_FLOW_PCE_ACTION_PORTMAP_CPU                 = 3,
77713 +   /** Forward to a portmap, selected by the parameter 'nForwardPortMap'.
77714 +       Please note that this feature is not supported by all
77715 +       hardware platforms. */
77716 +   IFX_FLOW_PCE_ACTION_PORTMAP_ALTERNATIVE         = 4,
77717 +   /** The packet is treated as Multicast Router
77718 +       Solicitation/Advertisement or Query packet. */
77719 +   IFX_FLOW_PCE_ACTION_PORTMAP_MULTICAST_ROUTER    = 5,
77720 +   /** The packet is interpreted as Multicast packet and learned in the
77721 +       multicast group table. */
77722 +   IFX_FLOW_PCE_ACTION_PORTMAP_MULTICAST_HW_TABLE = 6
77723 +}IFX_FLOW_PCE_ActionPortmap_t;
77724 +
77725 +/** VLAN Group Action Selector.
77726 +    Used by \ref IFX_FLOW_PCE_action_t. */
77727 +typedef enum
77728 +{
77729 +   /** Disabled. The VLAN Action is disabled. */
77730 +   IFX_FLOW_PCE_ACTION_VLAN_DISABLE                = 0,
77731 +   /** Regular VLAN. VLAN Action enabled. Select Default VLAN ID. */
77732 +   IFX_FLOW_PCE_ACTION_VLAN_REGULAR                = 1,
77733 +   /** Alternative VLAN. VLAN Action enabled.
77734 +       Select Alternative VLAN as configured in 'nVLAN_Id'. It requires that
77735 +       this VLAN ID is configured by
77736 +       calling \ref IFX_ETHSW_VLAN_ID_CREATE in advance. */
77737 +   IFX_FLOW_PCE_ACTION_VLAN_ALTERNATIVE            = 2
77738 +}IFX_FLOW_PCE_ActionVLAN_t;
77739 +
77740 +/** Cross VLAN Action Selector.
77741 +    Used by \ref IFX_FLOW_PCE_action_t. */
77742 +typedef enum
77743 +{
77744 +   /** Disabled. The Cross VLAN Action is disabled. */
77745 +   IFX_FLOW_PCE_ACTION_CROSS_VLAN_DISABLE          = 0,
77746 +   /** Regular VLAN Packet. Do not ignore VLAN filtering rules. */
77747 +   IFX_FLOW_PCE_ACTION_CROSS_VLAN_REGULAR          = 1,
77748 +   /** Cross-VLAN packet. Ignore VLAN filtering  rules.*/
77749 +   IFX_FLOW_PCE_ACTION_CROSS_VLAN_CROSS            = 2
77750 +}IFX_FLOW_PCE_ActionCrossVLAN_t;
77751 +
77752 +/** Packet Classification Engine Action Configuration.
77753 +    Used by \ref IFX_FLOW_PCE_rule_t. */
77754 +typedef struct
77755 +{
77756 +   /** Action "Traffic Class" Group.
77757 +       Traffic class action enable */
77758 +   IFX_FLOW_PCE_ActionTrafficClass_t               eTrafficClassAction;
77759 +   /** Alternative Traffic class */
77760 +   IFX_uint8_t                                     nTrafficClassAlternate;
77761 +
77762 +   /** Action "IGMP Snooping" Group.
77763 +       IGMP Snooping control and enable. Please note that the 'nPortMapAction'
77764 +       configuration is ignored in case the IGMP snooping is enabled.
77765 +       Here, on read operations,
77766 +       'nPortMapAction = IFX_FLOW_PCE_ACTION_PORTMAP_DISABLE' is returned. */
77767 +   IFX_FLOW_PCE_ActionIGMP_Snoop_t                 eSnoopingTypeAction;
77768 +
77769 +   /** Action "Learning" Group.
77770 +       Learning action control and enable */
77771 +   IFX_FLOW_PCE_ActionLearning_t                   eLearningAction;
77772 +
77773 +   /** Action "Interrupt" Group.
77774 +       Interrupt action generate and enable */
77775 +   IFX_FLOW_PCE_ActionIrq_t                        eIrqAction;
77776 +
77777 +   /** Action "Cross State" Group.
77778 +       Cross state action control and enable */
77779 +   IFX_FLOW_PCE_ActionCrossState_t                 eCrossStateAction;
77780 +
77781 +   /** Action "Critical Frames" Group.
77782 +       Critical Frame action control and enable */
77783 +   IFX_FLOW_PCE_ActionCriticalFrame_t              eCritFrameAction;
77784 +
77785 +   /** Action "Timestamp" Group. Time stamp action control and enable */
77786 +   IFX_FLOW_PCE_ActionTimestamp_t                  eTimestampAction;
77787 +
77788 +   /** Action "Forwarding" Group.
77789 +       Port map action enable. This port forwarding configuration is ignored
77790 +       in case the action "IGMP Snooping" is enabled via the
77791 +       parameter 'nSnoopingTypeAction'. */
77792 +   IFX_FLOW_PCE_ActionPortmap_t                    ePortMapAction;
77793 +   /** Target portmap for forwarded packets, only used if selected by
77794 +       'nPortMapAction'. Forwarding is done
77795 +       if 'nPortMapAction = IFX_FLOW_PCE_ACTION_PORTMAP_ALTERNATIVE'.
77796 +       Every bit in the portmap represents one port (port 0 = LSB bit). */
77797 +   IFX_uint32_t                                    nForwardPortMap;
77798 +
77799 +   /** Action "Remarking" Group. Remarking action enable */
77800 +   IFX_boolean_t                                   bRemarkAction;
77801 +   /** PCP remarking enable.
77802 +       Remarking enabling means that remarking is possible in case
77803 +       the port configuration or metering enables remarking on that
77804 +       packet. Disabling remarking means that it is forced to
77805 +       not remarking this packet, independent of any port remarking of
77806 +       metering configuration. */
77807 +   IFX_boolean_t                                   bRemarkPCP;
77808 +   /** DSCP remarking enable
77809 +       Remarking enabling means that remarking is possible in case
77810 +       the port configuration or metering enables remarking on that
77811 +       packet. Disabling remarking means that it is forced to
77812 +       not remarking this packet, independent of any port remarking of
77813 +       metering configuration. */
77814 +   IFX_boolean_t                                   bRemarkDSCP;
77815 +   /** Class remarking enable
77816 +       Remarking enabling means that remarking is possible in case
77817 +       the port configuration or metering enables remarking on that
77818 +       packet. Disabling remarking means that it is forced to
77819 +       not remarking this packet, independent of any port remarking of
77820 +       metering configuration. */
77821 +   IFX_boolean_t                                   bRemarkClass;
77822 +
77823 +   /** Action "Meter" Group. Meter action control and enable. */
77824 +   IFX_FLOW_PCE_ActionMeter_t                      eMeterAction;
77825 +   /** Meter ID */
77826 +   IFX_uint8_t                                     nMeterId;
77827 +
77828 +   /** Action "RMON" Group. RMON action enable */
77829 +   IFX_boolean_t                                   bRMON_Action;
77830 +   /** Counter ID (The index starts counting from zero). */
77831 +   IFX_uint8_t                                     nRMON_Id;
77832 +
77833 +   /** Action "VLAN" Group. VLAN action enable */
77834 +   IFX_FLOW_PCE_ActionVLAN_t                       eVLAN_Action;
77835 +   /** Alternative VLAN Id */
77836 +   IFX_uint16_t                                    nVLAN_Id;
77837 +
77838 +   /** Action "Cross VLAN" Group. Cross VLAN action enable */
77839 +   IFX_FLOW_PCE_ActionCrossVLAN_t                  eVLAN_CrossAction;
77840 +
77841 +   /** Action "Flow ID".
77842 +       The Switch supports enhancing the egress packets by a device specific
77843 +       special tag header. This header contains detailed switch classification
77844 +       results. One header file is a 'Flow ID', which can be explicitly set as
77845 +       flow table action when hitting a table rule.
77846 +       If selected, the Flow ID is given by the parameter 'nFlowID'. */
77847 +   IFX_boolean_t                                   bFlowID_Action;
77848 +
77849 +   /** Flow ID */
77850 +   IFX_uint16_t                                    nFlowID;
77851 +}IFX_FLOW_PCE_action_t;
77852 +
77853 +/** Parameter to add/read a rule to/from the packet classification engine.
77854 +    Used by \ref IFX_FLOW_PCE_RULE_WRITE and \ref IFX_FLOW_PCE_RULE_READ. */
77855 +typedef struct
77856 +{
77857 +   /** Rule Pattern Part. */
77858 +   IFX_FLOW_PCE_pattern_t                          pattern;
77859 +   /** Rule Action Part. */
77860 +   IFX_FLOW_PCE_action_t                           action;
77861 +}IFX_FLOW_PCE_rule_t;
77862 +
77863 +/** Parameter to delete a rule from the packet classification engine.
77864 +    Used by \ref IFX_FLOW_PCE_RULE_DELETE. */
77865 +typedef struct
77866 +{
77867 +   /** Action Index in the Packet Classification Engine.
77868 +       It corresponds to the table rule index. */
77869 +   IFX_uint32_t                                    nIndex;
77870 +}IFX_FLOW_PCE_ruleDelete_t;
77871 +
77872 +/*@}*/ /* FLOW_IOCTL_CLASSUNIT */
77873 +
77874 +/** \addtogroup FLOW_IOCTL_OAM */
77875 +/*@{*/
77876 +
77877 +/** Reset selection.
77878 +    Used by \ref IFX_FLOW_reset_t. */
77879 +typedef enum
77880 +{
77881 +   /** Switch Macro reset */
77882 +   IFX_FLOW_RESET_SWITCH                           = 0,
77883 +   /** MDIO master interface reset */
77884 +   IFX_FLOW_RESET_MDIO                             = 1,
77885 +}IFX_FLOW_resetMode_t;
77886 +
77887 +/** Reset selection.
77888 +    Used by \ref IFX_FLOW_RESET. */
77889 +typedef struct
77890 +{
77891 +   /** Reset selection. */
77892 +   IFX_FLOW_resetMode_t                            eReset;
77893 +}IFX_FLOW_reset_t;
77894 +
77895 +/** Number of extended RMON counter. */
77896 +#define IFX_FLOW_RMON_EXTEND_NUM                    24
77897 +
77898 +/**
77899 +   Hardware platform extended RMON Counters.
77900 +   This structure contains additional RMON counters of one Ethernet Switch Port.
77901 +   These counters can be used by the packet classification engine and can be
77902 +   freely assigned to dedicated packet rules and flows.
77903 +    Used by \ref IFX_FLOW_RMON_EXTEND_GET. */
77904 +typedef struct
77905 +{
77906 +   /** Ethernet Port number (zero-based counting). The valid range is hardware
77907 +       dependent. An error code is delivered if the selected port is not
77908 +       available. */
77909 +   IFX_uint8_t                                     nPortId;
77910 +   /** Traffic flow counters */
77911 +   IFX_uint32_t                                    nTrafficFlowCnt[IFX_FLOW_RMON_EXTEND_NUM];
77912 +}IFX_FLOW_RMON_extendGet_t;
77913 +
77914 +/*@}*/ /* FLOW_IOCTL_OAM */
77915 +
77916 +/* -------------------------------------------------------------------------- */
77917 +/*                        IOCTL Command Definitions                           */
77918 +/* -------------------------------------------------------------------------- */
77919 +
77920 +/** \addtogroup FLOW_IOCTL_DEBUG */
77921 +/*@{*/
77922 +
77923 +/**
77924 +   Write to an internal register. The register offset defines which register to access in
77925 +   which table. This routine only accesses the M4599_PDI and
77926 +   the ETHSW_PDI of the switch. All PHY registers are accessed
77927 +   via \ref IFX_ETHSW_MDIO_DATA_WRITE and \ref IFX_ETHSW_MDIO_DATA_READ.
77928 +   Note that the switch API implementation checks whether the given address is
77929 +   inside the valid address range. It returns with an error in case an invalid
77930 +   address is given.
77931 +
77932 +   \param IFX_FLOW_register_t Pointer to \ref IFX_FLOW_register_t.
77933 +
77934 +   \remarks The function returns an error code in case an error occurs.
77935 +            The error code is described in \ref IFX_ETHSW_status_t.
77936 +
77937 +   \return Return value as follows:
77938 +   - IFX_SUCCESS: if successful
77939 +   - An error code in case an error occurs
77940 +*/
77941 +#define IFX_FLOW_REGISTER_SET     _IOW(IFX_FLOW_MAGIC, 0x01, IFX_FLOW_register_t)
77942 +
77943 +/**
77944 +   Read an internal register. The register offset defines which register to access in
77945 +   which table. This routine only accesses the M4599_PDI and
77946 +   the ETHSW_PDI of the switch. All PHY registers are accessed
77947 +   via \ref IFX_ETHSW_MDIO_DATA_WRITE and \ref IFX_ETHSW_MDIO_DATA_READ.
77948 +   Note that the switch API implementation checks whether the given address is
77949 +   inside the valid address range. It returns with an error in case an invalid
77950 +   address is given.
77951 +
77952 +   \param IFX_FLOW_register_t Pointer to \ref IFX_FLOW_register_t.
77953 +
77954 +   \remarks The function returns an error code in case an error occurs.
77955 +            The error code is described in \ref IFX_ETHSW_status_t.
77956 +
77957 +   \return Return value as follows:
77958 +   - IFX_SUCCESS: if successful
77959 +   - An error code in case an error occurs
77960 +*/
77961 +#define IFX_FLOW_REGISTER_GET     _IOWR(IFX_FLOW_MAGIC, 0x02, IFX_FLOW_register_t)
77962 +
77963 +/*@}*/ /* FLOW_IOCTL_DEBUG */
77964 +
77965 +/** \addtogroup FLOW_IOCTL_IRQ */
77966 +/*@{*/
77967 +/**
77968 +   Get the interrupt enable configuration. This assignment can be set using \ref IFX_FLOW_IRQ_MASK_SET.
77969 +
77970 +   \param IFX_FLOW_irq_t Pointer to
77971 +      an \ref IFX_FLOW_irq_t structure.
77972 +
77973 +   \remarks The function returns an error code in case an error occurs.
77974 +            The error code is described in \ref IFX_ETHSW_status_t.
77975 +
77976 +   \return Return value as follows:
77977 +   - IFX_SUCCESS: if successful
77978 +   - An error code in case an error occurs
77979 +
77980 +*/
77981 +#define IFX_FLOW_IRQ_MASK_GET     _IOWR(IFX_FLOW_MAGIC, 0x03, IFX_FLOW_irq_t)
77982 +
77983 +/**
77984 +   Set the interrupt enable configuration. This assignment can be read using \ref IFX_FLOW_IRQ_MASK_GET.
77985 +   Setting interrupts that are not supported by hardware results in an error response.
77986 +
77987 +   \param IFX_FLOW_irq_t Pointer to
77988 +      an \ref IFX_FLOW_irq_t structure.
77989 +
77990 +   \remarks The function returns an error code in case an error occurs.
77991 +            The error code is described in \ref IFX_ETHSW_status_t.
77992 +
77993 +   \return Return value as follows:
77994 +   - IFX_SUCCESS: if successful
77995 +   - An error code in case an error occurs
77996 +
77997 +*/
77998 +#define IFX_FLOW_IRQ_MASK_SET     _IOW(IFX_FLOW_MAGIC, 0x04, IFX_FLOW_irq_t)
77999 +
78000 +/**
78001 +   Read the interrupt status. Interrupt status indications can be cleared using \ref IFX_FLOW_IRQ_STATUS_CLEAR.
78002 +
78003 +   \param IFX_FLOW_irq_t Pointer to
78004 +      an \ref IFX_FLOW_irq_t structure.
78005 +
78006 +   \remarks The function returns an error code in case an error occurs.
78007 +            The error code is described in \ref IFX_ETHSW_status_t.
78008 +
78009 +   \return Return value as follows:
78010 +   - IFX_SUCCESS: if successful
78011 +   - An error code in case an error occurs
78012 +
78013 +*/
78014 +#define IFX_FLOW_IRQ_GET          _IOWR(IFX_FLOW_MAGIC, 0x05, IFX_FLOW_irq_t)
78015 +
78016 +/**
78017 +   Clear individual interrupt status bits. Interrupt status indications can be read using \ref IFX_FLOW_IRQ_GET.
78018 +
78019 +   \param IFX_FLOW_irq_t Pointer to
78020 +      an \ref IFX_FLOW_irq_t structure.
78021 +
78022 +   \remarks The function returns an error code in case an error occurs.
78023 +            The error code is described in \ref IFX_ETHSW_status_t.
78024 +
78025 +   \return Return value as follows:
78026 +   - IFX_SUCCESS: if successful
78027 +   - An error code in case an error occurs
78028 +
78029 +*/
78030 +#define IFX_FLOW_IRQ_STATUS_CLEAR _IOW(IFX_FLOW_MAGIC, 0x06, IFX_FLOW_irq_t)
78031 +
78032 +/*@}*/ /* FLOW_IOCTL_IRQ */
78033 +
78034 +/** \addtogroup FLOW_IOCTL_CLASSUNIT */
78035 +/*@{*/
78036 +
78037 +/**
78038 +   This command writes a rule pattern and action to the table of the packet
78039 +   classification engine. The pattern part describes the parameter to identify an
78040 +   incoming packet to which the dedicated actions should be applied.
78041 +   A rule can be read using the command \ref IFX_FLOW_PCE_RULE_READ.
78042 +
78043 +   \param IFX_FLOW_PCE_rule_t Pointer to \ref IFX_FLOW_PCE_rule_t.
78044 +
78045 +   \remarks The function returns an error code in case an error occurs.
78046 +            The error code is described in \ref IFX_ETHSW_status_t.
78047 +
78048 +   \return Return value as follows:
78049 +   - IFX_SUCCESS: if successful
78050 +   - An error code in case an error occurs
78051 +*/
78052 +#define IFX_FLOW_PCE_RULE_WRITE   _IOW(IFX_FLOW_MAGIC, 0x07, IFX_FLOW_PCE_rule_t)
78053 +
78054 +/**
78055 +   This command allows the reading out of a rule pattern and action of the
78056 +   packet classification engine.
78057 +   A rule can be written using the command \ref IFX_FLOW_PCE_RULE_WRITE.
78058 +
78059 +   \param IFX_FLOW_PCE_rule_t Pointer to \ref IFX_FLOW_PCE_rule_t.
78060 +
78061 +   \remarks The function returns an error code in case an error occurs.
78062 +            The error code is described in \ref IFX_ETHSW_status_t.
78063 +
78064 +   \return Return value as follows:
78065 +   - IFX_SUCCESS: if successful
78066 +   - An error code in case an error occurs
78067 +*/
78068 +#define IFX_FLOW_PCE_RULE_READ    _IOWR(IFX_FLOW_MAGIC, 0x08, IFX_FLOW_PCE_rule_t)
78069 +
78070 +/**
78071 +   This command deletes a complete rule from the packet classification engine.
78072 +   A delete operation is done on the rule of a dedicated index 'nIndex'.
78073 +   A rule can be written over using the command \ref IFX_FLOW_PCE_RULE_WRITE.
78074 +
78075 +   \param IFX_FLOW_PCE_ruleDelete_t Pointer to \ref IFX_FLOW_PCE_ruleDelete_t.
78076 +
78077 +   \remarks The function returns an error code in case an error occurs.
78078 +            The error code is described in \ref IFX_ETHSW_status_t.
78079 +
78080 +   \return Return value as follows:
78081 +   - IFX_SUCCESS: if successful
78082 +   - An error code in case an error occurs
78083 +*/
78084 +#define IFX_FLOW_PCE_RULE_DELETE  _IOW(IFX_FLOW_MAGIC, 0x09, IFX_FLOW_PCE_ruleDelete_t)
78085 +
78086 +/*@}*/ /* FLOW_IOCTL_CLASSUNIT */
78087 +
78088 +/** \addtogroup FLOW_IOCTL_OAM */
78089 +/*@{*/
78090 +
78091 +/**
78092 +   Forces a hardware reset of the switch device or switch macro. The device
78093 +   automatically comes back out of reset and contains the initial values.
78094 +   All previous configurations are lost.
78095 +
78096 +   \param IFX_FLOW_reset_t Pointer to an \ref IFX_FLOW_reset_t structure.
78097 +
78098 +   \remarks The function returns an error code in case an error occurs.
78099 +            The error code is described in \ref IFX_ETHSW_status_t.
78100 +
78101 +   \return Return value as follows:
78102 +   - IFX_SUCCESS: if successful
78103 +   - An error code in case an error occurs
78104 +
78105 +   \remarks Not supported for all devices
78106 +*/
78107 +#define IFX_FLOW_RESET            _IOW(IFX_FLOW_MAGIC, 0x0A, IFX_FLOW_reset_t)
78108 +
78109 +/**
78110 +   Read out additional traffic flow (RMON) counters.
78111 +   The zero-based 'nPortId' structure element describes the physical switch
78112 +   port for the requested statistic information.
78113 +
78114 +   \param IFX_FLOW_RMON_extendGet_t  Pointer to a pre-allocated
78115 +   \ref IFX_FLOW_RMON_extendGet_t structure. The structure element 'nPortId' is
78116 +   an input parameter that describes from which port to read the RMON counter.
78117 +   All remaining structure elements are filled with the counter values.
78118 +   The counter assignment needs to be done during the flow definition,
78119 +   for example in \ref IFX_FLOW_PCE_RULE_WRITE.
78120 +
78121 +   \remarks The function returns an error in case the given 'nPortId' is
78122 +   out of range.
78123 +
78124 +   \remarks The function returns an error code in case an error occurs.
78125 +            The error code is described in \ref IFX_ETHSW_status_t.
78126 +
78127 +   \return Return value as follows:
78128 +   - IFX_SUCCESS: if successful
78129 +   - An error code in case an error occurs
78130 +*/
78131 +#define IFX_FLOW_RMON_EXTEND_GET  _IOWR(IFX_FLOW_MAGIC, 0x0B, IFX_FLOW_RMON_extendGet_t)
78132 +
78133 +/*@}*/ /* FLOW_IOCTL_OAM */
78134 +
78135 +#endif /* _IFX_FLOW_FLOW_H_ */
78136 diff --git a/include/switch_api/ifx_ethsw_flow_core.h b/include/switch_api/ifx_ethsw_flow_core.h
78137 new file mode 100644
78138 index 0000000..6a0eb14
78139 --- /dev/null
78140 +++ b/include/switch_api/ifx_ethsw_flow_core.h
78141 @@ -0,0 +1,254 @@
78142 +/****************************************************************************
78143 +                              Copyright (c) 2010
78144 +                            Lantiq Deutschland GmbH
78145 +                     Am Campeon 3; 85579 Neubiberg, Germany
78146 +
78147 +  For licensing information, see the file 'LICENSE' in the root folder of
78148 +  this software module.
78149 +
78150 + *****************************************************************************
78151 +   \file ifx_ethsw_flow_core.h
78152 +   \remarks FLOW Core Layer header file, for Infineon Ethernet switch
78153 +            drivers
78154 + *****************************************************************************/
78155 +#ifndef _IFX_ETHSW_FLOW_CORE_H_
78156 +#define _IFX_ETHSW_FLOW_CORE_H_
78157 +
78158 +//#include "ifx_ethsw_api.h"
78159 +#include "ifx_ethsw_reg_access.h"
78160 +#include "ifx_ethsw_pce.h"
78161 +
78162 +
78163 +/**********************************/
78164 +/* External Variables & Functions */
78165 +/**********************************/
78166 +// checked: extern IFX_ETHSW_HL_DRV_CTX_t gHlDrvCtx;
78167 +#define MAX_PORT_NUMBER                                                        12 /* including virtual ports*/
78168 +#define MULTICAST_HW_TABLE_MAX                                 64
78169 +#define MAC_ADDRESS_LENGTH                                             6
78170 +
78171 +#define IFX_HW_VLAN_MAP_TABLE_MAX                              64
78172 +#define IFX_FLOW_VLAN_ENTRY_MAX                                        IFX_HW_VLAN_MAP_TABLE_MAX
78173 +#define IFX_FLOW_PORT_NUMBER_MAX                               7
78174 +#define IFX_HW_MAC_TABLE_MAX                                   2048
78175 +#define IFX_FLOW_INTERNAL_PORT_NUMBER                  2
78176 +#define IFX_FLOW_EXTERNAL_PORT_NUMBER                  3
78177 +#define IFX_FLOW_MULTICAST_SW_TBL_SIZE                 64
78178 +#define IFX_FLOW_MULTICAST_HW_TBL_SIZE                 64
78179 +
78180 +
78181 +//#define VRX_PLATFORM_CPU_PORT                                        6
78182 +#define VRX_CPU_PORT                                                   6
78183 +#define ARX_CPU_PORT                                                   6
78184 +#define GHN_CPU_PORT                                                   2
78185 +#define VRX_PLATFORM_CAP_SEGNENT                               256
78186 +#define VRX_PLATFORM_CAP_FID                                   64
78187 +#define IFX_ETHSW_RMON_COUNTER_OFFSET                  64
78188 +#define IFX_ETHSW_FLOW_TOP_REG_OFFSET                  0xC40
78189 +#define IFX_ETHSW_MAX_PACKET_LENGTH                            9600
78190 +#define IFX_ETHSW_MAC_BRIDGE_TABLE_INDEX               0xB
78191 +#define IFX_FLOW_PORT_STATE_LISTENING_ONLY             0
78192 +#define IFX_FLOW_PORT_STATE_RX_ENABLE_TX_DISABLE       1
78193 +#define IFX_FLOW_PORT_STATE_RX_DISABLE_TX_ENABLE       2
78194 +#define IFX_FLOW_PORT_STATE_LEARNING                   4
78195 +#define IFX_FLOW_PORT_STATE_FORWARDING_ENABLE  7
78196 +#define RMON_EXTEND_TRAFFIC_FLOW_COUNT_1               0x28
78197 +/*PHY Reg 0x4 */
78198 +#define PHY_AN_ADV_10HDX                                               0x20
78199 +#define PHY_AN_ADV_10FDX                                               0x40
78200 +#define PHY_AN_ADV_100HDX                                              0x80
78201 +#define PHY_AN_ADV_100FDX                                              0x100
78202 +/*PHY Reg 0x9 */
78203 +#define PHY_AN_ADV_1000HDX                                             0x100
78204 +#define PHY_AN_ADV_1000FDX                                             0x200
78205 +
78206 +
78207 +#define DEFAULT_AGING_TIMEOUT                                  300
78208 +/* Define Aging Counter Mantissa Value */
78209 +#define AGETIMER_1_DAY                                                 0xFB75
78210 +#define AGETIMER_1_HOUR                                                        0xA7BA
78211 +#define AGETIMER_300_SEC                                               0xDF84
78212 +#define AGETIMER_10_SEC                                                        0x784
78213 +#define AGETIMER_1_SEC                                                 0xBF
78214 +
78215 +/* Define Duplex Mode */
78216 +#define DUPLEX_AUTO                                                            0
78217 +#define DUPLEX_EN                                                              1
78218 +#define DUPLEX_DIS                                                             3
78219 +
78220 +/** Description */
78221 +typedef struct {
78222 +       /* Cap Type */
78223 +       IFX_ETHSW_capType_t     Cap_Type;
78224 +       /* Description String */
78225 +       IFX_char_t      Desci[IFX_ETHSW_CAP_STRING_LEN];
78226 +}IFX_ETHSW_CapDesc_t;
78227 +
78228 +typedef struct {
78229 +       /* STP State */
78230 +       IFX_ETHSW_STP_PortState_t       ifx_stp_state;
78231 +       /* 8021X State */
78232 +       IFX_ETHSW_8021X_portState_t     ifx_8021_state;
78233 +       /* PEN Register */
78234 +       IFX_uint8_t             pen_reg;
78235 +       /* PSTATE Register */
78236 +       IFX_uint8_t             pstate_reg;
78237 +       /* LRN limit */
78238 +       IFX_uint8_t             lrnlim;
78239 +}PORT_STATE_t;
78240 +
78241 +/** Description */
78242 +typedef struct
78243 +{
78244 +       /* Port Enable */
78245 +       IFX_boolean_t           bPortEnable;
78246 +       /** Transparent Mode */
78247 +       IFX_boolean_t           bTVM;
78248 +       /* Learning Limit Action */
78249 +       IFX_boolean_t           bLearningLimitAction;
78250 +       /* Automatic MAC address table learning locking */
78251 +       IFX_boolean_t           bLearningPortLocked;
78252 +       /* Automatic MAC address table learning limitation */
78253 +       IFX_uint16_t            nLearningLimit;
78254 +       /* Port State */
78255 +       IFX_uint16_t            nPortState;
78256 +       /* Port State for STP */
78257 +       IFX_ETHSW_STP_PortState_t       ifx_stp_state;
78258 +       /* Port State for 8021.x */
78259 +       IFX_ETHSW_8021X_portState_t     ifx_8021x_state;
78260 +}IFX_FLOW_portConfig_t;
78261 +
78262 +/** Description */
78263 +typedef struct
78264 +{
78265 +       /* 8021x Port Forwarding State */
78266 +       IFX_ETHSW_portForward_t eForwardPort;
78267 +       /* 8021X Forwarding Port ID*/
78268 +       IFX_uint8_t                             n8021X_ForwardPortId;
78269 +       /* STP port State */
78270 +       IFX_ETHSW_portForward_t eSTPPortState;
78271 +       /* STP Port ID */
78272 +       IFX_uint16_t                    nSTP_PortID;
78273 +}IFX_FLOW_STP_8021X_t;
78274 +
78275 +/** Description */
78276 +typedef struct
78277 +{
78278 +       IFX_boolean_t           valid;
78279 +       /* VLAN ID */
78280 +       IFX_uint16_t            vid;
78281 +       /* Forward ID */
78282 +       IFX_uint32_t            fid;
78283 +       /* Port Member */
78284 +       IFX_uint16_t            pm;
78285 +       /* Tag Member */
78286 +       IFX_uint16_t            tm;
78287 +       /* VID reserved */
78288 +       IFX_boolean_t           reserved;
78289 +}IFX_FLOW_VLAN_tableEntry_t;
78290 +
78291 +typedef struct
78292 +{
78293 +       /* PortMap */
78294 +       /* Src IP MSB index*/
78295 +       IFX_uint16_t            SrcIp_MSB_Index;
78296 +       /* Dis IP MSB index*/
78297 +       IFX_uint16_t            DisIp_MSB_Index;
78298 +       /* Src IP LSB index*/
78299 +       IFX_uint16_t            SrcIp_LSB_Index;
78300 +       /* Dis IP LSB index*/
78301 +       IFX_uint16_t            DisIp_LSB_Index;
78302 +       /* PortMap */
78303 +       IFX_uint16_t            PortMap;
78304 +       /* Membber Mode */
78305 +       IFX_uint16_t            eModeMember;
78306 +       /* Valid */
78307 +       IFX_boolean_t           valid;
78308 +} IFX_MulticastSW_table_Entry_t;
78309 +
78310 +/** Description */
78311 +typedef struct
78312 +{
78313 +       /* eIGMP_Mode */
78314 +       IFX_uint16_t            eIGMP_Mode;
78315 +       /* bIGMPv3 */
78316 +       IFX_boolean_t           bIGMPv3;
78317 +       /* eForwardPort */
78318 +       IFX_uint16_t            eForwardPort;
78319 +       /* nForwardPortId */
78320 +       IFX_uint8_t                     nForwardPortId;
78321 +       /* bCrossVLAN */
78322 +       IFX_boolean_t           bCrossVLAN;
78323 +       /* nCOS */
78324 +       IFX_uint8_t                     nClassOfService;
78325 +       /* Multicast SW Table */
78326 +       IFX_MulticastSW_table_Entry_t   multicast_sw_table[IFX_FLOW_MULTICAST_SW_TBL_SIZE];
78327 +       /* Multicast Router Port */
78328 +       IFX_uint16_t             eRouterPort;
78329 +       /* SW Table side */
78330 +       IFX_uint8_t                     nSwTblSize;
78331 +}IFX_FLOW_IGMP_t;
78332 +
78333 +typedef struct {
78334 +       IFX_FLOW_devType_t                      eDev;
78335 +       IFX_FLOW_portConfig_t           PortConfig[IFX_FLOW_PORT_NUMBER_MAX];
78336 +       IFX_boolean_t                           bVLAN_Aware;
78337 +       IFX_FLOW_VLAN_tableEntry_t      VLAN_Table[IFX_HW_VLAN_MAP_TABLE_MAX];
78338 +       IFX_FLOW_STP_8021X_t            STP_8021x_Config;
78339 +       IFX_FLOW_IGMP_t                         IGMP_Flags;
78340 +       IFX_PCE_t                                       PCE_Handler;
78341 +       IFX_void_t                                      *pRAL_Dev;
78342 +       IFX_uint8_t                                     nPortNumber;
78343 +       IFX_uint8_t                                     nTotalPortNumber;
78344 +       IFX_uint8_t                                     nManagementPortNumber;
78345 +       IFX_uint32_t                            MAC_AgeTimer;
78346 +       IFX_boolean_t                           bResetCalled;
78347 +       IFX_boolean_t                           bHW_InitCalled;
78348 +       IFX_uint8_t                                     vlan_table_index;
78349 +       IFX_uint16_t                            mac_table_index;
78350 +       IFX_uint16_t                            multi_hw_table_index;
78351 +       IFX_uint16_t                            multi_sw_table_index;
78352 +       IFX_uint8_t                                     nCPU_Port;
78353 +       IFX_uint8_t                                     multi_routerport_counter;
78354 +       IFX_uint8_t                                     meter_cnt;
78355 +#ifdef IFX_ETHSW_API_COC
78356 +       IFX_void_t                                      *pPMCtx;
78357 +#endif
78358 +} IFX_FLOW_switchDev_t;
78359 +
78360 +typedef struct
78361 +{
78362 +       IFX_void_t                                      *pDev;
78363 +       IFX_FLOW_devType_t                      eDev;
78364 +}IFX_FLOW_switchCoreInit_t;
78365 +
78366 +typedef struct
78367 +{
78368 +       IFX_uint8_t                     nTable_Index;
78369 +       IFX_uint8_t                     nOP; // operation (1:add, 2:delete)
78370 +       IFX_uint16_t            nVId;
78371 +       IFX_uint32_t            nFId;
78372 +}IFX_FLOW_VLAN_Filter_registerOperation_t;
78373 +
78374 +/**********************/
78375 +/* Function Prototype */
78376 +/**********************/
78377 +
78378 +/**********************/
78379 +/* Function Prototype */
78380 +/**********************/
78381 +IFX_return_t IFX_FLOW_VLAN_Table_Print ( IFX_void_t *pDevCtx );
78382 +IFX_uint8_t IFX_FLOW_VLAN_Table_Index_Find ( IFX_void_t *pDevCtx, IFX_uint16_t vid );
78383 +
78384 +IFX_void_t *IFX_FLOW_SwitchCoreInit(IFX_FLOW_switchCoreInit_t *pInit );
78385 +void IFX_FLOW_SwitchCoreCleanUP(IFX_void_t );
78386 +
78387 +IFX_boolean_t IFX_FLOW_PHY_mediumDetectStatusGet(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
78388 +IFX_return_t IFX_FLOW_PHY_PDN_Set(IFX_void_t *pDevCtx, IFX_uint8_t PHYAD);
78389 +IFX_return_t IFX_FLOW_PHY_PDN_Clear(IFX_void_t *pDevCtx, IFX_uint8_t nPHYAD);
78390 +IFX_boolean_t IFX_FLOW_PHY_Link_Status_Get(IFX_void_t *pDevCtx, IFX_uint8_t nPortID);
78391 +
78392 +extern IFX_uint32_t ifx_ethsw_ll_DirectAccessRead(IFX_void_t *pDevCtx, IFX_int16_t Offset, IFX_int16_t Shift, IFX_int16_t Size, IFX_uint32_t * value);
78393 +extern IFX_return_t ifx_ethsw_ll_DirectAccessWrite(IFX_void_t *pDevCtx, IFX_int16_t Offset, IFX_int16_t Shift, IFX_int16_t Size, IFX_uint32_t value);
78394 +
78395 +#endif    /* _IFX_ETHSW_PSB6970_CORE_H_ */
78396 diff --git a/include/switch_api/ifx_ethsw_flow_ll.h b/include/switch_api/ifx_ethsw_flow_ll.h
78397 new file mode 100644
78398 index 0000000..e7a45a6
78399 --- /dev/null
78400 +++ b/include/switch_api/ifx_ethsw_flow_ll.h
78401 @@ -0,0 +1,2015 @@
78402 +/****************************************************************************
78403 +
78404 +                               Copyright 2010
78405 +                          Lantiq Deutschland GmbH
78406 +                   Am Campeon 3; 85579 Neubiberg, Germany
78407 +
78408 +  For licensing information, see the file 'LICENSE' in the root folder of
78409 +  this software module.
78410 +
78411 +*****************************************************************************/
78412 +#ifndef ____INCLUDE_IFX_ETHSW_FLOW_LL_H
78413 +#define ____INCLUDE_IFX_ETHSW_FLOW_LL_H
78414 +
78415 +#include "ifx_ethsw.h"
78416 +#include "ifx_ethsw_flow.h"
78417 +
78418 +/* Group definitions for Doxygen */
78419 +/** \defgroup FLOW_LL Ethernet Switch Application Kernel Interface
78420 +    This chapter describes the entire interface to access and
78421 +    configure the services of the switch module in OS kernel space. */
78422 +/*@{*/
78423 +/** \defgroup FLOW_LL_BRIDGE Ethernet Bridging Functions
78424 +    Ethernet bridging (or switching) is the basic task of the device. It
78425 +    provides individual configurations per port and standard global
78426 +    switch features.
78427 +*/
78428 +/** \defgroup FLOW_LL_CLASSUNIT Packet Classification Engine
78429 +    Configures and controls the classification unit of the XWAY VRX200
78430 +    and XWAY GRX200 Family hardware.
78431 +*/
78432 +/** \defgroup FLOW_LL_DEBUG Debug Features
78433 +    XWAY VRX200 and XWAY GRX200 Family specific features for system
78434 +    integration and debug sessions.
78435 +*/
78436 +/** \defgroup FLOW_LL_IRQ Interrupt Handling
78437 +    Configure XWAY VRX200 and XWAY GRX200 Family specific hardware
78438 +    support to generate interrupts
78439 +    and read out the interrupt sources.
78440 +*/
78441 +/** \defgroup FLOW_LL_MULTICAST Multicast Functions
78442 +    IGMP/MLD snooping configuration and support for IGMPv1, IGMPv2, IGMPv3,
78443 +    MLDv1, and MLDv2.
78444 +*/
78445 +/** \defgroup FLOW_LL_OAM Operation, Administration, and Management Functions
78446 +    This chapter summarizes the functions that are provided to monitor the
78447 +    data traffic passing through the device.
78448 +*/
78449 +/** \defgroup FLOW_LL_QOS Quality of Service Functions
78450 +    Switch and port configuration for Quality of Service (QoS).
78451 +*/
78452 +/** \defgroup FLOW_LL_VLAN VLAN Functions
78453 +    This chapter describes VLAN bridging functionality.
78454 +*/
78455 +/*@}*/
78456 +
78457 +/* ------------------------------------------------------------------------- */
78458 +/*                       Function Declaration                                */
78459 +/* ------------------------------------------------------------------------- */
78460 +
78461 +/** \addtogroup FLOW_LL_BRIDGE */
78462 +/*@{*/
78463 +/**
78464 +   This is the switch API low-level function for
78465 +   the \ref IFX_ETHSW_8021X_EAPOL_RULE_GET command.
78466 +
78467 +   \param pDevCtx This parameter is a pointer to the device context
78468 +   which contains all information related to this special instance of the device.
78469 +   \param pPar Pointer to \ref IFX_ETHSW_8021X_EAPOL_Rule_t.
78470 +
78471 +   \remarks The function returns an error code in case an error occurs.
78472 +            The error code is described in \ref IFX_ETHSW_status_t.
78473 +
78474 +   \return Return value as follows:
78475 +   - IFX_SUCCESS: if successful
78476 +   - An error code in case an error occurs
78477 +*/
78478 +IFX_return_t IFX_FLOW_8021X_EAPOL_RuleGet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_EAPOL_Rule_t *pPar);
78479 +
78480 +/**
78481 +   This is the switch API low-level function for
78482 +   the \ref IFX_ETHSW_8021X_EAPOL_RULE_SET command.
78483 +
78484 +   \param pDevCtx This parameter is a pointer to the device context
78485 +   which contains all information related to this special instance of the device.
78486 +   \param pPar Pointer to \ref IFX_ETHSW_8021X_EAPOL_Rule_t.
78487 +
78488 +   \remarks The function returns an error code in case an error occurs.
78489 +            The error code is described in \ref IFX_ETHSW_status_t.
78490 +
78491 +   \return Return value as follows:
78492 +   - IFX_SUCCESS: if successful
78493 +   - An error code in case an error occurs
78494 +*/
78495 +IFX_return_t IFX_FLOW_8021X_EAPOL_RuleSet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_EAPOL_Rule_t *pPar);
78496 +
78497 +/**
78498 +   This is the switch API low-level function for
78499 +   the \ref IFX_ETHSW_8021X_PORT_CFG_GET command.
78500 +
78501 +   \param pDevCtx This parameter is a pointer to the device context
78502 +   which contains all information related to this special instance of the device.
78503 +   \param pPar Pointer to a
78504 +      802.1x port authorized state port
78505 +      configuration \ref IFX_ETHSW_8021X_portCfg_t
78506 +
78507 +   \remarks The function returns an error code in case an error occurs.
78508 +            The error code is described in \ref IFX_ETHSW_status_t.
78509 +
78510 +   \return Return value as follows:
78511 +   - IFX_SUCCESS: if successful
78512 +   - An error code in case an error occurs
78513 +*/
78514 +IFX_return_t IFX_FLOW_8021X_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_portCfg_t *pPar);
78515 +
78516 +/**
78517 +   This is the switch API low-level function for
78518 +   the \ref IFX_ETHSW_8021X_PORT_CFG_SET command.
78519 +
78520 +   \param pDevCtx This parameter is a pointer to the device context
78521 +   which contains all information related to this special instance of the device.
78522 +   \param pPar Pointer to a
78523 +      802.1x port authorized state port
78524 +      configuration \ref IFX_ETHSW_8021X_portCfg_t
78525 +
78526 +   \remarks The function returns an error code in case an error occurs.
78527 +            The error code is described in \ref IFX_ETHSW_status_t.
78528 +
78529 +   \return Return value as follows:
78530 +   - IFX_SUCCESS: if successful
78531 +   - An error code in case an error occurs
78532 +*/
78533 +IFX_return_t IFX_FLOW_8021X_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_8021X_portCfg_t *pPar);
78534 +
78535 +/**
78536 +   This is the switch API low-level function for
78537 +   the \ref IFX_ETHSW_MAC_TABLE_CLEAR command.
78538 +
78539 +   \param pDevCtx This parameter is a pointer to the device context
78540 +   which contains all information related to this special instance of the device.
78541 +
78542 +   \remarks The function returns an error code in case an error occurs.
78543 +            The error code is described in \ref IFX_ETHSW_status_t.
78544 +
78545 +   \return Return value as follows:
78546 +   - IFX_SUCCESS: if successful
78547 +   - An error code in case an error occurs
78548 +*/
78549 +IFX_return_t IFX_FLOW_MAC_TableClear(IFX_void_t *pDevCtx);
78550 +
78551 +/**
78552 +   This is the switch API low-level function for
78553 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_ADD command.
78554 +
78555 +   \param pDevCtx This parameter is a pointer to the device context
78556 +   which contains all information related to this special instance of the device.
78557 +   \param pPar Pointer to a MAC table entry
78558 +   \ref IFX_ETHSW_MAC_tableAdd_t structure.
78559 +
78560 +   \remarks The function returns an error code in case an error occurs.
78561 +            The error code is described in \ref IFX_ETHSW_status_t.
78562 +
78563 +   \return Return value as follows:
78564 +   - IFX_SUCCESS: if successful
78565 +   - An error code in case an error occurs
78566 +*/
78567 +IFX_return_t IFX_FLOW_MAC_TableEntryAdd(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableAdd_t *pPar);
78568 +
78569 +/**
78570 +   This is the switch API low-level function for
78571 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_QUERY command.
78572 +
78573 +   \param pDevCtx This parameter is a pointer to the device context
78574 +   which contains all information related to this special instance of the device.
78575 +   \param pPar Pointer to a MAC table entry
78576 +   \ref IFX_ETHSW_MAC_tableQuery_t structure that is filled out by the switch
78577 +   implementation.
78578 +
78579 +   \remarks The function returns an error code in case an error occurs.
78580 +            The error code is described in \ref IFX_ETHSW_status_t.
78581 +
78582 +   \return Return value as follows:
78583 +   - IFX_SUCCESS: if successful
78584 +   - An error code in case an error occurs
78585 +*/
78586 +IFX_return_t IFX_FLOW_MAC_TableEntryQuery(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableQuery_t *pPar);
78587 +
78588 +/**
78589 +   This is the switch API low-level function for
78590 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_READ command.
78591 +
78592 +   \param pDevCtx This parameter is a pointer to the device context
78593 +   which contains all information related to this special instance of the device.
78594 +   \param pPar Pointer to a MAC table entry
78595 +   \ref IFX_ETHSW_MAC_tableRead_t structure that is filled out by the switch
78596 +   implementation.
78597 +
78598 +   \remarks The function returns an error code in case an error occurs.
78599 +            The error code is described in \ref IFX_ETHSW_status_t.
78600 +
78601 +   \return Return value as follows:
78602 +   - IFX_SUCCESS: if successful
78603 +   - An error code in case an error occurs
78604 +*/
78605 +IFX_return_t IFX_FLOW_MAC_TableEntryRead(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableRead_t *pPar);
78606 +
78607 +/**
78608 +   This is the switch API low-level function for
78609 +   the \ref IFX_ETHSW_MAC_TABLE_ENTRY_REMOVE command.
78610 +
78611 +   \param pDevCtx This parameter is a pointer to the device context
78612 +   which contains all information related to this special instance of the device.
78613 +   \param pPar Pointer to a MAC table entry
78614 +   \ref IFX_ETHSW_MAC_tableRemove_t structure.
78615 +
78616 +   \remarks The function returns an error code in case an error occurs.
78617 +            The error code is described in \ref IFX_ETHSW_status_t.
78618 +
78619 +   \return Return value as follows:
78620 +   - IFX_SUCCESS: if successful
78621 +   - An error code in case an error occurs
78622 +*/
78623 +IFX_return_t IFX_FLOW_MAC_TableEntryRemove(IFX_void_t *pDevCtx, IFX_ETHSW_MAC_tableRemove_t *pPar);
78624 +
78625 +/**
78626 +   This is the switch API low-level function for
78627 +   the \ref IFX_ETHSW_STP_BPDU_RULE_GET command.
78628 +
78629 +   \param pDevCtx This parameter is a pointer to the device context
78630 +   which contains all information related to this special instance of the device.
78631 +   \param pPar Pointer to \ref IFX_ETHSW_STP_BPDU_Rule_t.
78632 +
78633 +   \remarks The function returns an error code in case an error occurs.
78634 +            The error code is described in \ref IFX_ETHSW_status_t.
78635 +
78636 +   \return Return value as follows:
78637 +   - IFX_SUCCESS: if successful
78638 +   - An error code in case an error occurs
78639 +*/
78640 +IFX_return_t IFX_FLOW_STP_BPDU_RuleGet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_BPDU_Rule_t *pPar);
78641 +
78642 +/**
78643 +   This is the switch API low-level function for
78644 +   the \ref IFX_ETHSW_STP_BPDU_RULE_SET command.
78645 +
78646 +   \param pDevCtx This parameter is a pointer to the device context
78647 +   which contains all information related to this special instance of the device.
78648 +   \param pPar Pointer to \ref IFX_ETHSW_STP_BPDU_Rule_t.
78649 +
78650 +   \remarks The function returns an error code in case an error occurs.
78651 +            The error code is described in \ref IFX_ETHSW_status_t.
78652 +
78653 +   \return Return value as follows:
78654 +   - IFX_SUCCESS: if successful
78655 +   - An error code in case an error occurs
78656 +*/
78657 +IFX_return_t IFX_FLOW_STP_BPDU_RuleSet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_BPDU_Rule_t *pPar);
78658 +
78659 +/**
78660 +   This is the switch API low-level function for
78661 +   the \ref IFX_ETHSW_STP_PORT_CFG_GET command.
78662 +
78663 +   \param pDevCtx This parameter is a pointer to the device context
78664 +   which contains all information related to this special instance of the device.
78665 +   \param pPar Pointer to \ref IFX_ETHSW_STP_portCfg_t.
78666 +
78667 +   \remarks The function returns an error code in case an error occurs.
78668 +            The error code is described in \ref IFX_ETHSW_status_t.
78669 +
78670 +   \return Return value as follows:
78671 +   - IFX_SUCCESS: if successful
78672 +   - An error code in case an error occurs
78673 +*/
78674 +IFX_return_t IFX_FLOW_STP_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_portCfg_t *pPar);
78675 +
78676 +/**
78677 +   This is the switch API low-level function for
78678 +   the \ref IFX_ETHSW_STP_PORT_CFG_SET command.
78679 +
78680 +   \param pDevCtx This parameter is a pointer to the device context
78681 +   which contains all information related to this special instance of the device.
78682 +   \param pPar Pointer to \ref IFX_ETHSW_STP_portCfg_t.
78683 +
78684 +   \remarks The function returns an error code in case an error occurs.
78685 +            The error code is described in \ref IFX_ETHSW_status_t.
78686 +
78687 +   \return Return value as follows:
78688 +   - IFX_SUCCESS: if successful
78689 +   - An error code in case an error occurs
78690 +*/
78691 +IFX_return_t IFX_FLOW_STP_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_STP_portCfg_t *pPar);
78692 +
78693 +/*@}*/ /* FLOW_LL_BRIDGE */
78694 +/** \addtogroup FLOW_LL_VLAN */
78695 +/*@{*/
78696 +/**
78697 +   This is the switch API low-level function for
78698 +   the \ref IFX_ETHSW_VLAN_ID_CREATE command.
78699 +
78700 +   \param pDevCtx This parameter is a pointer to the device context
78701 +   which contains all information related to this special instance of the device.
78702 +   \param pPar Pointer to
78703 +      an \ref IFX_ETHSW_VLAN_IdCreate_t structure element.
78704 +
78705 +   \remarks The function returns an error code in case an error occurs.
78706 +            The error code is described in \ref IFX_ETHSW_status_t.
78707 +
78708 +   \return Return value as follows:
78709 +   - IFX_SUCCESS: if successful
78710 +   - An error code in case an error occurs
78711 +*/
78712 +IFX_return_t IFX_FLOW_VLAN_IdCreate(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_IdCreate_t *pPar);
78713 +
78714 +/**
78715 +   This is the switch API low-level function for
78716 +   the \ref IFX_ETHSW_VLAN_ID_DELETE command.
78717 +
78718 +   \param pDevCtx This parameter is a pointer to the device context
78719 +   which contains all information related to this special instance of the device.
78720 +   \param pPar Pointer to an
78721 +          \ref IFX_ETHSW_VLAN_IdDelete_t structure element.
78722 +
78723 +   \remarks A VLAN ID can only be removed in case it was created by
78724 +         \ref IFX_ETHSW_VLAN_ID_CREATE and is currently not assigned
78725 +         to any Ethernet port (done using \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD).
78726 +
78727 +   \remarks The function returns an error code in case an error occurs.
78728 +            The error code is described in \ref IFX_ETHSW_status_t.
78729 +
78730 +   \return Return value as follows:
78731 +   - IFX_SUCCESS: if successful
78732 +   - An error code in case an error occurs
78733 +*/
78734 +IFX_return_t IFX_FLOW_VLAN_IdDelete(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_IdDelete_t *pPar);
78735 +
78736 +/**
78737 +   This is the switch API low-level function for
78738 +   the \ref IFX_ETHSW_VLAN_ID_GET command.
78739 +
78740 +   \param pDevCtx This parameter is a pointer to the device context
78741 +   which contains all information related to this special instance of the device.
78742 +   \param pPar Pointer to \ref IFX_ETHSW_VLAN_IdGet_t.
78743 +
78744 +   \remarks The function returns an error code in case an error occurs.
78745 +            The error code is described in \ref IFX_ETHSW_status_t.
78746 +
78747 +   \return Return value as follows:
78748 +   - IFX_SUCCESS: if successful
78749 +   - An error code in case an error occurs
78750 +*/
78751 +IFX_return_t IFX_FLOW_VLAN_IdGet(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_IdGet_t *pPar);
78752 +
78753 +/**
78754 +   This is the switch API low-level function for
78755 +   the \ref IFX_ETHSW_VLAN_PORT_CFG_GET command.
78756 +
78757 +   \param pDevCtx This parameter is a pointer to the device context
78758 +   which contains all information related to this special instance of the device.
78759 +   \param pPar Pointer to an
78760 +      \ref IFX_ETHSW_VLAN_portCfg_t structure element. Based on the parameter
78761 +      'nPortId', the switch API implementation fills out the remaining structure
78762 +      elements.
78763 +
78764 +   \remarks The function returns an error code in case an error occurs.
78765 +            The error code is described in \ref IFX_ETHSW_status_t.
78766 +
78767 +   \return Return value as follows:
78768 +   - IFX_SUCCESS: if successful
78769 +   - An error code in case an error occurs
78770 +*/
78771 +IFX_return_t IFX_FLOW_VLAN_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portCfg_t *pPar);
78772 +
78773 +/**
78774 +   This is the switch API low-level function for
78775 +   the \ref IFX_ETHSW_VLAN_PORT_CFG_SET command.
78776 +
78777 +   \param pDevCtx This parameter is a pointer to the device context
78778 +   which contains all information related to this special instance of the device.
78779 +   \param pPar Pointer to an \ref IFX_ETHSW_VLAN_portCfg_t
78780 +      structure element.
78781 +
78782 +   \remarks The function returns an error code in case an error occurs.
78783 +            The error code is described in \ref IFX_ETHSW_status_t.
78784 +
78785 +   \return Return value as follows:
78786 +   - IFX_SUCCESS: if successful
78787 +   - An error code in case an error occurs
78788 +*/
78789 +IFX_return_t IFX_FLOW_VLAN_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portCfg_t *pPar);
78790 +
78791 +/**
78792 +   This is the switch API low-level function for
78793 +   the \ref IFX_ETHSW_VLAN_PORT_MEMBER_ADD command.
78794 +
78795 +   \param pDevCtx This parameter is a pointer to the device context
78796 +   which contains all information related to this special instance of the device.
78797 +   \param pPar Pointer to
78798 +      an \ref IFX_ETHSW_VLAN_portMemberAdd_t structure element.
78799 +
78800 +   \remarks The function returns an error code in case an error occurs.
78801 +            The error code is described in \ref IFX_ETHSW_status_t.
78802 +
78803 +   \return Return value as follows:
78804 +   - IFX_SUCCESS: if successful
78805 +   - An error code in case an error occurs
78806 +*/
78807 +IFX_return_t IFX_FLOW_VLAN_PortMemberAdd(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portMemberAdd_t *pPar);
78808 +
78809 +/**
78810 +   This is the switch API low-level function for
78811 +   the \ref IFX_ETHSW_VLAN_PORT_MEMBER_READ command.
78812 +
78813 +   \param pDevCtx This parameter is a pointer to the device context
78814 +   which contains all information related to this special instance of the device.
78815 +   \param pPar Pointer to
78816 +      an \ref IFX_ETHSW_VLAN_portMemberRead_t structure element.
78817 +
78818 +   \remarks The function returns an error code in case an error occurs.
78819 +            The error code is described in \ref IFX_ETHSW_status_t.
78820 +
78821 +   \return Return value as follows:
78822 +   - IFX_SUCCESS: if successful
78823 +   - An error code in case an error occurs
78824 +*/
78825 +IFX_return_t IFX_FLOW_VLAN_PortMemberRead(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portMemberRead_t *pPar);
78826 +
78827 +/**
78828 +   This is the switch API low-level function for
78829 +   the \ref IFX_ETHSW_VLAN_PORT_MEMBER_REMOVE command.
78830 +
78831 +   \param pDevCtx This parameter is a pointer to the device context
78832 +   which contains all information related to this special instance of the device.
78833 +   \param pPar Pointer to
78834 +      an \ref IFX_ETHSW_VLAN_portMemberRemove_t structure element.
78835 +
78836 +   \remarks The function returns an error code in case an error occurs.
78837 +            The error code is described in \ref IFX_ETHSW_status_t.
78838 +
78839 +   \return Return value as follows:
78840 +   - IFX_SUCCESS: if successful
78841 +   - An error code in case an error occurs
78842 +*/
78843 +IFX_return_t IFX_FLOW_VLAN_PortMemberRemove(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_portMemberRemove_t *pPar);
78844 +
78845 +/**
78846 +   This is the switch API low-level function for
78847 +   the \ref IFX_ETHSW_VLAN_RESERVED_ADD command.
78848 +
78849 +   \param pDevCtx This parameter is a pointer to the device context
78850 +   which contains all information related to this special instance of the device.
78851 +   \param pPar Pointer to
78852 +      an \ref IFX_ETHSW_VLAN_reserved_t structure element.
78853 +
78854 +   \remarks The function returns an error code in case an error occurs.
78855 +            The error code is described in \ref IFX_ETHSW_status_t.
78856 +
78857 +   \return Return value as follows:
78858 +   - IFX_SUCCESS: if successful
78859 +   - An error code in case an error occurs
78860 +*/
78861 +IFX_return_t IFX_FLOW_VLAN_ReservedAdd(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_reserved_t *pPar);
78862 +
78863 +/**
78864 +   This is the switch API low-level function for
78865 +   the \ref IFX_ETHSW_VLAN_RESERVED_REMOVE command.
78866 +
78867 +   \param pDevCtx This parameter is a pointer to the device context
78868 +   which contains all information related to this special instance of the device.
78869 +   \param pPar Pointer to
78870 +      an \ref IFX_ETHSW_VLAN_reserved_t structure element.
78871 +
78872 +   \remarks The function returns an error code in case an error occurs.
78873 +            The error code is described in \ref IFX_ETHSW_status_t.
78874 +
78875 +   \return Return value as follows:
78876 +   - IFX_SUCCESS: if successful
78877 +   - An error code in case an error occurs
78878 +*/
78879 +IFX_return_t IFX_FLOW_VLAN_ReservedRemove(IFX_void_t *pDevCtx, IFX_ETHSW_VLAN_reserved_t *pPar);
78880 +
78881 +/*@}*/ /* FLOW_LL_VLAN */
78882 +/** \addtogroup FLOW_LL_QOS */
78883 +/*@{*/
78884 +/**
78885 +   This is the switch API low-level function for
78886 +   the \ref IFX_ETHSW_QOS_CLASS_DSCP_GET command.
78887 +
78888 +   \param pDevCtx This parameter is a pointer to the device context
78889 +   which contains all information related to this special instance of the device.
78890 +   \param pPar Pointer to the DSCP mapping parameter
78891 +   \ref IFX_ETHSW_QoS_ClassDSCP_Cfg_t.
78892 +
78893 +   \remarks The function returns an error code in case an error occurs.
78894 +            The error code is described in \ref IFX_ETHSW_status_t.
78895 +
78896 +   \return Return value as follows:
78897 +   - IFX_SUCCESS: if successful
78898 +   - An error code in case an error occurs
78899 +*/
78900 +IFX_return_t IFX_FLOW_QoS_ClassDSCP_Get(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ClassDSCP_Cfg_t *pPar);
78901 +
78902 +/**
78903 +   This is the switch API low-level function for
78904 +   the \ref IFX_ETHSW_QOS_CLASS_DSCP_SET command.
78905 +
78906 +   \param pDevCtx This parameter is a pointer to the device context
78907 +   which contains all information related to this special instance of the device.
78908 +   \param pPar Pointer to the DSCP mapping parameter
78909 +   \ref IFX_ETHSW_QoS_ClassDSCP_Cfg_t.
78910 +
78911 +   \remarks The function returns an error code in case an error occurs.
78912 +            The error code is described in \ref IFX_ETHSW_status_t.
78913 +
78914 +   \return Return value as follows:
78915 +   - IFX_SUCCESS: if successful
78916 +   - An error code in case an error occurs
78917 +*/
78918 +IFX_return_t IFX_FLOW_QoS_ClassDSCP_Set(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ClassDSCP_Cfg_t *pPar);
78919 +
78920 +/**
78921 +   This is the switch API low-level function for
78922 +   the \ref IFX_ETHSW_QOS_CLASS_PCP_GET command.
78923 +
78924 +   \param pDevCtx This parameter is a pointer to the device context
78925 +   which contains all information related to this special instance of the device.
78926 +   \param pPar Pointer to the PCP priority mapping parameter
78927 +   \ref IFX_ETHSW_QoS_ClassPCP_Cfg_t.
78928 +
78929 +   \remarks The function returns an error code in case an error occurs.
78930 +            The error code is described in \ref IFX_ETHSW_status_t.
78931 +
78932 +   \return Return value as follows:
78933 +   - IFX_SUCCESS: if successful
78934 +   - An error code in case an error occurs
78935 +*/
78936 +IFX_return_t IFX_FLOW_QoS_ClassPCP_Get(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ClassPCP_Cfg_t *pPar);
78937 +
78938 +/**
78939 +   This is the switch API low-level function for
78940 +   the \ref IFX_ETHSW_QOS_CLASS_PCP_SET command.
78941 +
78942 +   \param pDevCtx This parameter is a pointer to the device context
78943 +   which contains all information related to this special instance of the device.
78944 +   \param pPar Pointer to the PCP priority mapping parameter
78945 +   \ref IFX_ETHSW_QoS_ClassPCP_Cfg_t.
78946 +
78947 +   \remarks The function returns an error code in case an error occurs.
78948 +            The error code is described in \ref IFX_ETHSW_status_t.
78949 +
78950 +   \return Return value as follows:
78951 +   - IFX_SUCCESS: if successful
78952 +   - An error code in case an error occurs
78953 +*/
78954 +IFX_return_t IFX_FLOW_QoS_ClassPCP_Set(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ClassPCP_Cfg_t *pPar);
78955 +
78956 +/**
78957 +   This is the switch API low-level function for
78958 +   the \ref IFX_ETHSW_QOS_DSCP_CLASS_GET command.
78959 +
78960 +   \param pDevCtx This parameter is a pointer to the device context
78961 +   which contains all information related to this special instance of the device.
78962 +   \param pPar Pointer to the QoS filter parameters
78963 +   \ref IFX_ETHSW_QoS_DSCP_ClassCfg_t.
78964 +
78965 +   \remarks The function returns an error code in case an error occurs.
78966 +            The error code is described in \ref IFX_ETHSW_status_t.
78967 +
78968 +   \return Return value as follows:
78969 +   - IFX_SUCCESS: if successful
78970 +   - An error code in case an error occurs
78971 +*/
78972 +IFX_return_t IFX_FLOW_QoS_DSCP_ClassGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_DSCP_ClassCfg_t *pPar);
78973 +
78974 +/**
78975 +   This is the switch API low-level function for
78976 +   the \ref IFX_ETHSW_QOS_DSCP_CLASS_SET command.
78977 +
78978 +   \param pDevCtx This parameter is a pointer to the device context
78979 +   which contains all information related to this special instance of the device.
78980 +   \param pPar Pointer to the QoS filter parameters
78981 +   \ref IFX_ETHSW_QoS_DSCP_ClassCfg_t.
78982 +
78983 +   \remarks The function returns an error code in case an error occurs.
78984 +            The error code is described in \ref IFX_ETHSW_status_t.
78985 +
78986 +   \return Return value as follows:
78987 +   - IFX_SUCCESS: if successful
78988 +   - An error code in case an error occurs
78989 +*/
78990 +IFX_return_t IFX_FLOW_QoS_DSCP_ClassSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_DSCP_ClassCfg_t *pPar);
78991 +
78992 +/**
78993 +   This is the switch API low-level function for
78994 +   the \ref IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_GET command.
78995 +
78996 +   \param pDevCtx This parameter is a pointer to the device context
78997 +   which contains all information related to this special instance of the device.
78998 +   \param pPar Pointer to the QoS
78999 +   DSCP drop precedence parameters
79000 +   \ref IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t.
79001 +
79002 +   \remarks The function returns an error code in case an error occurs.
79003 +            The error code is described in \ref IFX_ETHSW_status_t.
79004 +
79005 +   \return Return value as follows:
79006 +   - IFX_SUCCESS: if successful
79007 +   - An error code in case an error occurs
79008 +*/
79009 +IFX_return_t IFX_FLOW_QoS_DSCP_DropPrecedenceCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t *pPar);
79010 +
79011 +/**
79012 +   This is the switch API low-level function for
79013 +   the \ref IFX_ETHSW_QOS_DSCP_DROP_PRECEDENCE_CFG_SET command.
79014 +
79015 +   \param pDevCtx This parameter is a pointer to the device context
79016 +   which contains all information related to this special instance of the device.
79017 +   \param pPar Pointer to the QoS
79018 +   DSCP drop precedence parameters
79019 +   \ref IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t.
79020 +
79021 +   \remarks The function returns an error code in case an error occurs.
79022 +            The error code is described in \ref IFX_ETHSW_status_t.
79023 +
79024 +   \return Return value as follows:
79025 +   - IFX_SUCCESS: if successful
79026 +   - An error code in case an error occurs
79027 +*/
79028 +IFX_return_t IFX_FLOW_QoS_DSCP_DropPrecedenceCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_DSCP_DropPrecedenceCfg_t *pPar);
79029 +
79030 +/**
79031 +   This is the switch API low-level function for
79032 +   the \ref IFX_ETHSW_QOS_METER_CFG_GET command.
79033 +
79034 +   \param pDevCtx This parameter is a pointer to the device context
79035 +   which contains all information related to this special instance of the device.
79036 +   \param pPar Pointer to the parameters
79037 +   structure \ref IFX_ETHSW_QoS_meterCfg_t.
79038 +
79039 +   \return Return value as follows:
79040 +   - IFX_SUCCESS: if successful
79041 +   - An error code in case an error occurs
79042 +*/
79043 +IFX_return_t IFX_FLOW_QoS_MeterCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_meterCfg_t *pPar);
79044 +
79045 +/**
79046 +   This is the switch API low-level function for
79047 +   the \ref IFX_ETHSW_QOS_METER_CFG_SET command.
79048 +
79049 +   \param pDevCtx This parameter is a pointer to the device context
79050 +   which contains all information related to this special instance of the device.
79051 +   \param pPar Pointer to the parameters
79052 +   structure \ref IFX_ETHSW_QoS_meterCfg_t.
79053 +
79054 +   \return Return value as follows:
79055 +   - IFX_SUCCESS: if successful
79056 +   - An error code in case an error occurs
79057 +*/
79058 +IFX_return_t IFX_FLOW_QoS_MeterCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_meterCfg_t *pPar);
79059 +
79060 +/**
79061 +   This is the switch API low-level function for
79062 +   the \ref IFX_ETHSW_QOS_METER_PORT_ASSIGN command.
79063 +
79064 +   \param pDevCtx This parameter is a pointer to the device context
79065 +   which contains all information related to this special instance of the device.
79066 +   \param pPar Pointer to the parameters
79067 +   structure \ref IFX_ETHSW_QoS_meterPort_t.
79068 +
79069 +   \return Return value as follows:
79070 +   - IFX_SUCCESS: if successful
79071 +   - An error code in case an error occurs
79072 +*/
79073 +IFX_return_t IFX_FLOW_QoS_MeterPortAssign(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_meterPort_t *pPar);
79074 +
79075 +/**
79076 +   This is the switch API low-level function for
79077 +   the \ref IFX_ETHSW_QOS_METER_PORT_DEASSIGN command.
79078 +
79079 +   \param pDevCtx This parameter is a pointer to the device context
79080 +   which contains all information related to this special instance of the device.
79081 +   \param pPar Pointer to the parameters
79082 +   structure \ref IFX_ETHSW_QoS_meterPort_t.
79083 +
79084 +   \return Return value as follows:
79085 +   - IFX_SUCCESS: if successful
79086 +   - An error code in case an error occurs
79087 +*/
79088 +IFX_return_t IFX_FLOW_QoS_MeterPortDeassign(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_meterPort_t *pPar);
79089 +
79090 +/**
79091 +   This is the switch API low-level function for
79092 +   the \ref IFX_ETHSW_QOS_METER_PORT_GET command.
79093 +
79094 +   \param pDevCtx This parameter is a pointer to the device context
79095 +   which contains all information related to this special instance of the device.
79096 +   \param pPar Pointer to the parameters
79097 +   structure \ref IFX_ETHSW_QoS_meterPortGet_t.
79098 +
79099 +   \return Return value as follows:
79100 +   - IFX_SUCCESS: if successful
79101 +   - An error code in case an error occurs
79102 +*/
79103 +IFX_return_t IFX_FLOW_QoS_MeterPortGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_meterPortGet_t *pPar);
79104 +
79105 +/**
79106 +   This is the switch API low-level function for
79107 +   the \ref IFX_ETHSW_QOS_PCP_CLASS_GET command.
79108 +
79109 +   \param pDevCtx This parameter is a pointer to the device context
79110 +   which contains all information related to this special instance of the device.
79111 +   \param pPar Pointer to the QoS filter parameters
79112 +   \ref IFX_ETHSW_QoS_PCP_ClassCfg_t.
79113 +
79114 +   \remarks The function returns an error code in case an error occurs.
79115 +            The error code is described in \ref IFX_ETHSW_status_t.
79116 +
79117 +   \return Return value as follows:
79118 +   - IFX_SUCCESS: if successful
79119 +   - An error code in case an error occurs
79120 +*/
79121 +IFX_return_t IFX_FLOW_QoS_PCP_ClassGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_PCP_ClassCfg_t *pPar);
79122 +
79123 +/**
79124 +   This is the switch API low-level function for
79125 +   the \ref IFX_ETHSW_QOS_PCP_CLASS_SET command.
79126 +
79127 +   \param pDevCtx This parameter is a pointer to the device context
79128 +   which contains all information related to this special instance of the device.
79129 +   \param pPar Pointer to the QoS filter parameters
79130 +   \ref IFX_ETHSW_QoS_PCP_ClassCfg_t.
79131 +
79132 +   \remarks The function returns an error code in case an error occurs.
79133 +            The error code is described in \ref IFX_ETHSW_status_t.
79134 +
79135 +   \return Return value as follows:
79136 +   - IFX_SUCCESS: if successful
79137 +   - An error code in case an error occurs
79138 +*/
79139 +IFX_return_t IFX_FLOW_QoS_PCP_ClassSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_PCP_ClassCfg_t *pPar);
79140 +
79141 +/**
79142 +   This is the switch API low-level function for
79143 +   the \ref IFX_ETHSW_QOS_PORT_CFG_GET command.
79144 +
79145 +   \param pDevCtx This parameter is a pointer to the device context
79146 +   which contains all information related to this special instance of the device.
79147 +   \param pPar Pointer to a
79148 +      QOS port priority control configuration \ref IFX_ETHSW_QoS_portCfg_t.
79149 +
79150 +   \remarks The function returns an error code in case an error occurs.
79151 +            The error code is described in \ref IFX_ETHSW_status_t.
79152 +
79153 +   \return Return value as follows:
79154 +   - IFX_SUCCESS: if successful
79155 +   - An error code in case an error occurs
79156 +*/
79157 +IFX_return_t IFX_FLOW_QoS_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_portCfg_t *pPar);
79158 +
79159 +/**
79160 +   This is the switch API low-level function for
79161 +   the \ref IFX_ETHSW_QOS_PORT_CFG_SET command.
79162 +
79163 +   \param pDevCtx This parameter is a pointer to the device context
79164 +   which contains all information related to this special instance of the device.
79165 +   \param pPar Pointer to a
79166 +      QOS port priority control configuration \ref IFX_ETHSW_QoS_portCfg_t.
79167 +
79168 +   \remarks The function returns an error code in case an error occurs.
79169 +            The error code is described in \ref IFX_ETHSW_status_t.
79170 +
79171 +   \return Return value as follows:
79172 +   - IFX_SUCCESS: if successful
79173 +   - An error code in case an error occurs
79174 +*/
79175 +IFX_return_t IFX_FLOW_QoS_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_portCfg_t *pPar);
79176 +
79177 +/**
79178 +   This is the switch API low-level function for
79179 +   the \ref IFX_ETHSW_QOS_PORT_REMARKING_CFG_GET command.
79180 +
79181 +   \param pDevCtx This parameter is a pointer to the device context
79182 +   which contains all information related to this special instance of the device.
79183 +   \param pPar Pointer to the QoS filter parameters
79184 +   \ref IFX_ETHSW_QoS_portRemarkingCfg_t.
79185 +
79186 +   \remarks The function returns an error code in case an error occurs.
79187 +            The error code is described in \ref IFX_ETHSW_status_t.
79188 +
79189 +   \return Return value as follows:
79190 +   - IFX_SUCCESS: if successful
79191 +   - An error code in case an error occurs
79192 +*/
79193 +IFX_return_t IFX_FLOW_QoS_PortRemarkingCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_portRemarkingCfg_t *pPar);
79194 +
79195 +/**
79196 +   This is the switch API low-level function for
79197 +   the \ref IFX_ETHSW_QOS_PORT_REMARKING_CFG_SET command.
79198 +
79199 +   \param pDevCtx This parameter is a pointer to the device context
79200 +   which contains all information related to this special instance of the device.
79201 +   \param pPar Pointer to the remarking configuration
79202 +   \ref IFX_ETHSW_QoS_portRemarkingCfg_t.
79203 +
79204 +   \remarks The function returns an error code in case an error occurs.
79205 +            The error code is described in \ref IFX_ETHSW_status_t.
79206 +
79207 +   \return Return value as follows:
79208 +   - IFX_SUCCESS: if successful
79209 +   - An error code in case an error occurs
79210 +*/
79211 +IFX_return_t IFX_FLOW_QoS_PortRemarkingCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_portRemarkingCfg_t *pPar);
79212 +
79213 +/**
79214 +   This is the switch API low-level function for
79215 +   the \ref IFX_ETHSW_QOS_QUEUE_PORT_GET command.
79216 +
79217 +   \param pDevCtx This parameter is a pointer to the device context
79218 +   which contains all information related to this special instance of the device.
79219 +   \param pPar Pointer to the parameters
79220 +   structure \ref IFX_ETHSW_QoS_queuePort_t.
79221 +
79222 +   \return Return value as follows:
79223 +   - IFX_SUCCESS: if successful
79224 +   - An error code in case an error occurs
79225 +*/
79226 +IFX_return_t IFX_FLOW_QoS_QueuePortGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_queuePort_t *pPar);
79227 +
79228 +/**
79229 +   This is the switch API low-level function for
79230 +   the \ref IFX_ETHSW_QOS_QUEUE_PORT_SET command.
79231 +
79232 +   \param pDevCtx This parameter is a pointer to the device context
79233 +   which contains all information related to this special instance of the device.
79234 +   \param pPar Pointer to the parameters
79235 +   structure \ref IFX_ETHSW_QoS_queuePort_t.
79236 +
79237 +   \return Return value as follows:
79238 +   - IFX_SUCCESS: if successful
79239 +   - An error code in case an error occurs
79240 +*/
79241 +IFX_return_t IFX_FLOW_QoS_QueuePortSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_queuePort_t *pPar);
79242 +
79243 +/**
79244 +   This is the switch API low-level function for
79245 +   the \ref IFX_ETHSW_QOS_SCHEDULER_CFG_GET command.
79246 +
79247 +   \param pDevCtx This parameter is a pointer to the device context
79248 +   which contains all information related to this special instance of the device.
79249 +   \param pPar Pointer to the parameters
79250 +   structure \ref IFX_ETHSW_QoS_schedulerCfg_t.
79251 +
79252 +   \return Return value as follows:
79253 +   - IFX_SUCCESS: if successful
79254 +   - An error code in case an error occurs
79255 +*/
79256 +IFX_return_t IFX_FLOW_QoS_SchedulerCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_schedulerCfg_t *pPar);
79257 +
79258 +/**
79259 +   This is the switch API low-level function for
79260 +   the \ref IFX_ETHSW_QOS_SCHEDULER_CFG_SET command.
79261 +
79262 +   \param pDevCtx This parameter is a pointer to the device context
79263 +   which contains all information related to this special instance of the device.
79264 +   \param pPar Pointer to the parameters
79265 +   structure \ref IFX_ETHSW_QoS_schedulerCfg_t.
79266 +
79267 +   \return Return value as follows:
79268 +   - IFX_SUCCESS: if successful
79269 +   - An error code in case an error occurs
79270 +*/
79271 +IFX_return_t IFX_FLOW_QoS_SchedulerCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_schedulerCfg_t *pPar);
79272 +
79273 +/**
79274 +   This is the switch API low-level function for
79275 +   the \ref IFX_ETHSW_QOS_SHAPER_CFG_GET command.
79276 +
79277 +   \param pDevCtx This parameter is a pointer to the device context
79278 +   which contains all information related to this special instance of the device.
79279 +   \param pPar Pointer to the parameters
79280 +   structure \ref IFX_ETHSW_QoS_ShaperCfg_t.
79281 +
79282 +   \return Return value as follows:
79283 +   - IFX_SUCCESS: if successful
79284 +   - An error code in case an error occurs
79285 +*/
79286 +IFX_return_t IFX_FLOW_QoS_ShaperCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ShaperCfg_t *pPar);
79287 +
79288 +/**
79289 +   This is the switch API low-level function for
79290 +   the \ref IFX_ETHSW_QOS_SHAPER_CFG_SET command.
79291 +
79292 +   \param pDevCtx This parameter is a pointer to the device context
79293 +   which contains all information related to this special instance of the device.
79294 +   \param pPar Pointer to the parameters
79295 +   structure \ref IFX_ETHSW_QoS_ShaperCfg_t.
79296 +
79297 +   \return Return value as follows:
79298 +   - IFX_SUCCESS: if successful
79299 +   - An error code in case an error occurs
79300 +*/
79301 +IFX_return_t IFX_FLOW_QoS_ShaperCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ShaperCfg_t *pPar);
79302 +
79303 +/**
79304 +   This is the switch API low-level function for
79305 +   the \ref IFX_ETHSW_QOS_SHAPER_QUEUE_ASSIGN command.
79306 +
79307 +   \param pDevCtx This parameter is a pointer to the device context
79308 +   which contains all information related to this special instance of the device.
79309 +   \param pPar Pointer to the parameters
79310 +   structure \ref IFX_ETHSW_QoS_ShaperQueue_t.
79311 +
79312 +   \return Return value as follows:
79313 +   - IFX_SUCCESS: if successful
79314 +   - An error code in case an error occurs
79315 +*/
79316 +IFX_return_t IFX_FLOW_QoS_ShaperQueueAssign(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ShaperQueue_t *pPar);
79317 +
79318 +/**
79319 +   This is the switch API low-level function for
79320 +   the \ref IFX_ETHSW_QOS_SHAPER_QUEUE_DEASSIGN command.
79321 +
79322 +   \param pDevCtx This parameter is a pointer to the device context
79323 +   which contains all information related to this special instance of the device.
79324 +   \param pPar Pointer to the parameters
79325 +   structure \ref IFX_ETHSW_QoS_ShaperQueue_t.
79326 +
79327 +   \return Return value as follows:
79328 +   - IFX_SUCCESS: if successful
79329 +   - An error code in case an error occurs
79330 +*/
79331 +IFX_return_t IFX_FLOW_QoS_ShaperQueueDeassign(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ShaperQueue_t *pPar);
79332 +
79333 +/**
79334 +   This is the switch API low-level function for
79335 +   the \ref IFX_ETHSW_QOS_SHAPER_QUEUE_GET command.
79336 +
79337 +   \param pDevCtx This parameter is a pointer to the device context
79338 +   which contains all information related to this special instance of the device.
79339 +   \param pPar Pointer to the parameters
79340 +   structure \ref IFX_ETHSW_QoS_ShaperQueueGet_t.
79341 +
79342 +   \return Return value as follows:
79343 +   - IFX_SUCCESS: if successful
79344 +   - An error code in case an error occurs
79345 +*/
79346 +IFX_return_t IFX_FLOW_QoS_ShaperQueueGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_ShaperQueueGet_t *pPar);
79347 +
79348 +/**
79349 +   This is the switch API low-level function for
79350 +   the \ref IFX_ETHSW_QOS_STORM_CFG_GET command.
79351 +
79352 +   \param pDevCtx This parameter is a pointer to the device context
79353 +   which contains all information related to this special instance of the device.
79354 +   \param pPar Pointer to the parameters
79355 +   structure \ref IFX_ETHSW_QoS_stormCfg_t.
79356 +
79357 +   \return Return value as follows:
79358 +   - IFX_SUCCESS: if successful
79359 +   - An error code in case an error occurs
79360 +*/
79361 +IFX_return_t IFX_FLOW_QoS_StormCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_stormCfg_t *pPar);
79362 +
79363 +/**
79364 +   This is the switch API low-level function for
79365 +   the \ref IFX_ETHSW_QOS_STORM_CFG_SET command.
79366 +
79367 +   \param pDevCtx This parameter is a pointer to the device context
79368 +   which contains all information related to this special instance of the device.
79369 +   \param pPar Pointer to the parameters
79370 +   structure \ref IFX_ETHSW_QoS_stormCfg_t.
79371 +
79372 +   \return Return value as follows:
79373 +   - IFX_SUCCESS: if successful
79374 +   - An error code in case an error occurs
79375 +*/
79376 +IFX_return_t IFX_FLOW_QoS_StormCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_stormCfg_t *pPar);
79377 +
79378 +/**
79379 +   This is the switch API low-level function for
79380 +   the \ref IFX_ETHSW_QOS_WRED_CFG_GET command.
79381 +
79382 +   \param pDevCtx This parameter is a pointer to the device context
79383 +   which contains all information related to this special instance of the device.
79384 +   \param pPar Pointer to the parameters
79385 +   structure \ref IFX_ETHSW_QoS_WRED_Cfg_t.
79386 +
79387 +   \return Return value as follows:
79388 +   - IFX_SUCCESS: if successful
79389 +   - An error code in case an error occurs
79390 +*/
79391 +IFX_return_t IFX_FLOW_QoS_WredCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_WRED_Cfg_t *pPar);
79392 +
79393 +/**
79394 +   This is the switch API low-level function for
79395 +   the \ref IFX_ETHSW_QOS_WRED_CFG_SET command.
79396 +
79397 +   \param pDevCtx This parameter is a pointer to the device context
79398 +   which contains all information related to this special instance of the device.
79399 +   \param pPar Pointer to the parameters
79400 +   structure \ref IFX_ETHSW_QoS_WRED_Cfg_t.
79401 +
79402 +   \return Return value as follows:
79403 +   - IFX_SUCCESS: if successful
79404 +   - An error code in case an error occurs
79405 +*/
79406 +IFX_return_t IFX_FLOW_QoS_WredCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_WRED_Cfg_t *pPar);
79407 +
79408 +/**
79409 +   This is the switch API low-level function for
79410 +   the \ref IFX_ETHSW_QOS_WRED_QUEUE_CFG_GET command.
79411 +
79412 +   \param pDevCtx This parameter is a pointer to the device context
79413 +   which contains all information related to this special instance of the device.
79414 +   \param pPar Pointer to the parameters
79415 +   structure \ref IFX_ETHSW_QoS_WRED_QueueCfg_t.
79416 +
79417 +   \return Return value as follows:
79418 +   - IFX_SUCCESS: if successful
79419 +   - An error code in case an error occurs
79420 +*/
79421 +IFX_return_t IFX_FLOW_QoS_WredQueueCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_WRED_QueueCfg_t *pPar);
79422 +
79423 +/**
79424 +   This is the switch API low-level function for
79425 +   the \ref IFX_ETHSW_QOS_WRED_QUEUE_CFG_SET command.
79426 +
79427 +   \param pDevCtx This parameter is a pointer to the device context
79428 +   which contains all information related to this special instance of the device.
79429 +   \param pPar Pointer to the parameters
79430 +   structure \ref IFX_ETHSW_QoS_WRED_QueueCfg_t.
79431 +
79432 +   \return Return value as follows:
79433 +   - IFX_SUCCESS: if successful
79434 +   - An error code in case an error occurs
79435 +*/
79436 +IFX_return_t IFX_FLOW_QoS_WredQueueCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_QoS_WRED_QueueCfg_t *pPar);
79437 +
79438 +/*@}*/ /* FLOW_LL_QOS */
79439 +/** \addtogroup FLOW_LL_MULTICAST */
79440 +/*@{*/
79441 +/**
79442 +   This is the switch API low-level function for
79443 +   the \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_ADD command.
79444 +
79445 +   \param pDevCtx This parameter is a pointer to the device context
79446 +   which contains all information related to this special instance of the device.
79447 +   \param pPar Pointer to \ref IFX_ETHSW_multicastRouter_t.
79448 +
79449 +   \remarks The function returns an error code in case an error occurs.
79450 +            The error code is described in \ref IFX_ETHSW_status_t.
79451 +
79452 +   \return Return value as follows:
79453 +   - IFX_SUCCESS: if successful
79454 +   - An error code in case an error occurs
79455 +*/
79456 +IFX_return_t IFX_FLOW_MulticastRouterPortAdd(IFX_void_t *pDevCtx, IFX_ETHSW_multicastRouter_t *pPar);
79457 +
79458 +/**
79459 +   This is the switch API low-level function for
79460 +   the \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_READ command.
79461 +
79462 +   \param pDevCtx This parameter is a pointer to the device context
79463 +   which contains all information related to this special instance of the device.
79464 +   \param pPar Pointer to \ref IFX_ETHSW_multicastRouterRead_t.
79465 +
79466 +   \remarks The function returns an error code in case an error occurs.
79467 +            The error code is described in \ref IFX_ETHSW_status_t.
79468 +
79469 +   \return Return value as follows:
79470 +   - IFX_SUCCESS: if successful
79471 +   - An error code in case an error occurs (e.g. Ethernet port parameter out of range)
79472 +*/
79473 +IFX_return_t IFX_FLOW_MulticastRouterPortRead(IFX_void_t *pDevCtx, IFX_ETHSW_multicastRouterRead_t *pPar);
79474 +
79475 +/**
79476 +   This is the switch API low-level function for
79477 +   the \ref IFX_ETHSW_MULTICAST_ROUTER_PORT_REMOVE command.
79478 +
79479 +   \param pDevCtx This parameter is a pointer to the device context
79480 +   which contains all information related to this special instance of the device.
79481 +   \param pPar Pointer to \ref IFX_ETHSW_multicastRouter_t.
79482 +
79483 +   \remarks The function returns an error code in case an error occurs.
79484 +            The error code is described in \ref IFX_ETHSW_status_t.
79485 +
79486 +   \return Return value as follows:
79487 +   - IFX_SUCCESS: if successful
79488 +   - An error code in case an error occurs (e.g. Ethernet port parameter out of range)
79489 +*/
79490 +IFX_return_t IFX_FLOW_MulticastRouterPortRemove(IFX_void_t *pDevCtx, IFX_ETHSW_multicastRouter_t *pPar);
79491 +
79492 +/**
79493 +   This is the switch API low-level function for
79494 +   the \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_GET command.
79495 +
79496 +   \param pDevCtx This parameter is a pointer to the device context
79497 +   which contains all information related to this special instance of the device.
79498 +   \param pPar Pointer to the
79499 +   multicast configuration \ref IFX_ETHSW_multicastSnoopCfg_t.
79500 +
79501 +   \remarks IGMP/MLD snooping is disabled when
79502 +   'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'.
79503 +   Then all other structure parameters are unused.
79504 +
79505 +   \remarks The function returns an error code in case an error occurs.
79506 +            The error code is described in \ref IFX_ETHSW_status_t.
79507 +
79508 +   \return Return value as follows:
79509 +   - IFX_SUCCESS: if successful
79510 +   - An error code in case an error occurs
79511 +*/
79512 +IFX_return_t IFX_FLOW_MulticastSnoopCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_multicastSnoopCfg_t *pPar);
79513 +
79514 +/**
79515 +   This is the switch API low-level function for
79516 +   the \ref IFX_ETHSW_MULTICAST_SNOOP_CFG_SET command.
79517 +
79518 +   \param pDevCtx This parameter is a pointer to the device context
79519 +   which contains all information related to this special instance of the device.
79520 +   \param pPar Pointer to the
79521 +   multicast configuration \ref IFX_ETHSW_multicastSnoopCfg_t.
79522 +
79523 +   \remarks IGMP/MLD snooping is disabled when
79524 +   'eIGMP_Mode = IFX_ETHSW_MULTICAST_SNOOP_MODE_SNOOPFORWARD'.
79525 +   Then all other structure parameters are unused.
79526 +
79527 +   \remarks The function returns an error code in case an error occurs.
79528 +            The error code is described in \ref IFX_ETHSW_status_t.
79529 +
79530 +   \return Return value as follows:
79531 +   - IFX_SUCCESS: if successful
79532 +   - An error code in case an error occurs
79533 +*/
79534 +IFX_return_t IFX_FLOW_MulticastSnoopCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_multicastSnoopCfg_t *pPar);
79535 +
79536 +/**
79537 +   This is the switch API low-level function for
79538 +   the \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_ADD command.
79539 +
79540 +   \param pDevCtx This parameter is a pointer to the device context
79541 +   which contains all information related to this special instance of the device.
79542 +   \param pPar Pointer
79543 +      to \ref IFX_ETHSW_multicastTable_t.
79544 +
79545 +   \remarks The Source IP parameter is ignored in case IGMPv3 support is
79546 +      not enabled in the hardware.
79547 +
79548 +   \remarks The function returns an error code in case an error occurs.
79549 +            The error code is described in \ref IFX_ETHSW_status_t.
79550 +
79551 +   \return Return value as follows:
79552 +   - IFX_SUCCESS: if successful
79553 +   - An error code in case an error occurs
79554 +*/
79555 +IFX_return_t IFX_FLOW_MulticastTableEntryAdd(IFX_void_t *pDevCtx, IFX_ETHSW_multicastTable_t *pPar);
79556 +
79557 +/**
79558 +   This is the switch API low-level function for
79559 +   the \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_READ command.
79560 +
79561 +   \param pDevCtx This parameter is a pointer to the device context
79562 +   which contains all information related to this special instance of the device.
79563 +   \param pPar Pointer
79564 +      to \ref IFX_ETHSW_multicastTableRead_t.
79565 +
79566 +   \remarks The 'bInitial' parameter is reset during the read operation.
79567 +
79568 +   \remarks The function returns an error code in case an error occurs.
79569 +            The error code is described in \ref IFX_ETHSW_status_t.
79570 +
79571 +   \return Return value as follows:
79572 +   - IFX_SUCCESS: if successful
79573 +   - An error code in case an error occurs
79574 +*/
79575 +IFX_return_t IFX_FLOW_MulticastTableEntryRead(IFX_void_t *pDevCtx, IFX_ETHSW_multicastTableRead_t *pPar);
79576 +
79577 +/**
79578 +   This is the switch API low-level function for
79579 +   the \ref IFX_ETHSW_MULTICAST_TABLE_ENTRY_REMOVE command.
79580 +
79581 +   \param pDevCtx This parameter is a pointer to the device context
79582 +   which contains all information related to this special instance of the device.
79583 +   \param pPar Pointer
79584 +      to \ref IFX_ETHSW_multicastTable_t.
79585 +
79586 +   \remarks The Source IP parameter is ignored in case IGMPv3 support is
79587 +      not enabled in the hardware.
79588 +
79589 +   \remarks The function returns an error code in case an error occurs.
79590 +            The error code is described in \ref IFX_ETHSW_status_t.
79591 +
79592 +   \return Return value as follows:
79593 +   - IFX_SUCCESS: if successful
79594 +   - An error code in case an error occurs
79595 +*/
79596 +IFX_return_t IFX_FLOW_MulticastTableEntryRemove(IFX_void_t *pDevCtx, IFX_ETHSW_multicastTable_t *pPar);
79597 +
79598 +/*@}*/ /* FLOW_LL_MULTICAST */
79599 +/** \addtogroup FLOW_LL_OAM */
79600 +/*@{*/
79601 +/**
79602 +   This is the switch API low-level function for
79603 +   the \ref IFX_ETHSW_CPU_PORT_CFG_GET command.
79604 +
79605 +   \param pDevCtx This parameter is a pointer to the device context
79606 +   which contains all information related to this special instance of the device.
79607 +   \param pPar Pointer to
79608 +      an \ref IFX_ETHSW_CPU_PortCfg_t structure.
79609 +
79610 +   \remarks The function returns an error code in case an error occurs.
79611 +            The error code is described in \ref IFX_ETHSW_status_t.
79612 +
79613 +   \return Return value as follows:
79614 +   - IFX_SUCCESS: if successful
79615 +   - An error code in case an error occurs
79616 +*/
79617 +IFX_return_t IFX_FLOW_CPU_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortCfg_t *pPar);
79618 +
79619 +/**
79620 +   This is the switch API low-level function for
79621 +   the \ref IFX_ETHSW_CPU_PORT_CFG_SET command.
79622 +
79623 +   \param pDevCtx This parameter is a pointer to the device context
79624 +   which contains all information related to this special instance of the device.
79625 +   \param pPar Pointer to
79626 +      an \ref IFX_ETHSW_CPU_PortCfg_t structure.
79627 +
79628 +   \remarks The function returns an error code in case an error occurs.
79629 +            The error code is described in \ref IFX_ETHSW_status_t.
79630 +
79631 +   \return Return value as follows:
79632 +   - IFX_SUCCESS: if successful
79633 +   - An error code in case an error occurs
79634 +*/
79635 +IFX_return_t IFX_FLOW_CPU_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortCfg_t *pPar);
79636 +
79637 +/**
79638 +   This is the switch API low-level function for
79639 +   the \ref IFX_ETHSW_CPU_PORT_EXTEND_CFG_GET command.
79640 +
79641 +   \param pDevCtx This parameter is a pointer to the device context
79642 +   which contains all information related to this special instance of the device.
79643 +   \param pPar Pointer to
79644 +      an \ref IFX_ETHSW_CPU_PortExtendCfg_t structure.
79645 +
79646 +   \remarks The function returns an error code in case an error occurs.
79647 +            The error code is described in \ref IFX_ETHSW_status_t.
79648 +
79649 +   \return Return value as follows:
79650 +   - IFX_SUCCESS: if successful
79651 +   - An error code in case an error occurs
79652 +
79653 +*/
79654 +IFX_return_t IFX_FLOW_CPU_PortExtendCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortExtendCfg_t *pPar);
79655 +
79656 +/**
79657 +   This is the switch API low-level function for
79658 +   the \ref IFX_ETHSW_CPU_PORT_EXTEND_CFG_SET command.
79659 +
79660 +   \param pDevCtx This parameter is a pointer to the device context
79661 +   which contains all information related to this special instance of the device.
79662 +   \param pPar Pointer to
79663 +      an \ref IFX_ETHSW_CPU_PortExtendCfg_t structure.
79664 +
79665 +   \remarks The function returns an error code in case an error occurs.
79666 +            The error code is described in \ref IFX_ETHSW_status_t.
79667 +
79668 +   \return Return value as follows:
79669 +   - IFX_SUCCESS: if successful
79670 +   - An error code in case an error occurs
79671 +*/
79672 +IFX_return_t IFX_FLOW_CPU_PortExtendCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_CPU_PortExtendCfg_t *pPar);
79673 +
79674 +/**
79675 +   This is the switch API low-level function for
79676 +   the \ref IFX_ETHSW_CAP_GET command.
79677 +
79678 +   \param pDevCtx This parameter is a pointer to the device context
79679 +   which contains all information related to this special instance of the device.
79680 +   \param pPar Pointer to pre-allocated capability
79681 +      list structure \ref IFX_ETHSW_cap_t.
79682 +      The switch API implementation fills out the structure with the supported
79683 +      features, based on the provided 'nCapType' parameter.
79684 +
79685 +   \remarks The function returns an error code in case an error occurs.
79686 +            The error code is described in \ref IFX_ETHSW_status_t.
79687 +
79688 +   \return Return value as follows:
79689 +   - IFX_SUCCESS: if successful
79690 +   - An error code in case an error occurs
79691 +
79692 +*/
79693 +IFX_return_t IFX_FLOW_CapGet(IFX_void_t *pDevCtx, IFX_ETHSW_cap_t *pPar);
79694 +
79695 +/**
79696 +   This is the switch API low-level function for
79697 +   the \ref IFX_ETHSW_CFG_GET command.
79698 +
79699 +   \param pDevCtx This parameter is a pointer to the device context
79700 +   which contains all information related to this special instance of the device.
79701 +   \param pPar Pointer to an \ref IFX_ETHSW_cfg_t structure.
79702 +      The structure is filled out by the switch implementation.
79703 +
79704 +   \remarks The function returns an error code in case an error occurs.
79705 +            The error code is described in \ref IFX_ETHSW_status_t.
79706 +
79707 +   \return Return value as follows:
79708 +   - IFX_SUCCESS: if successful
79709 +   - An error code in case an error occurs
79710 +*/
79711 +IFX_return_t IFX_FLOW_CfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_cfg_t *pPar);
79712 +
79713 +/**
79714 +   This is the switch API low-level function for
79715 +   the \ref IFX_ETHSW_CFG_SET command.
79716 +
79717 +   \param pDevCtx This parameter is a pointer to the device context
79718 +   which contains all information related to this special instance of the device.
79719 +   \param pPar Pointer to an \ref IFX_ETHSW_cfg_t structure.
79720 +
79721 +   \remarks The function returns an error code in case an error occurs.
79722 +            The error code is described in \ref IFX_ETHSW_status_t.
79723 +
79724 +   \return Return value as follows:
79725 +   - IFX_SUCCESS: if successful
79726 +   - An error code in case an error occurs
79727 +*/
79728 +IFX_return_t IFX_FLOW_CfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_cfg_t *pPar);
79729 +
79730 +/**
79731 +   This is the switch API low-level function for
79732 +   the \ref IFX_ETHSW_DISABLE command.
79733 +
79734 +   \param pDevCtx This parameter is a pointer to the device context
79735 +   which contains all information related to this special instance of the device.
79736 +
79737 +   \remarks The function returns an error code in case an error occurs.
79738 +            The error code is described in \ref IFX_ETHSW_status_t.
79739 +
79740 +   \return Return value as follows:
79741 +   - IFX_SUCCESS: if successful
79742 +   - An error code in case an error occurs
79743 +*/
79744 +IFX_return_t IFX_FLOW_Disable(IFX_void_t *pDevCtx);
79745 +
79746 +/**
79747 +   This is the switch API low-level function for
79748 +   the \ref IFX_ETHSW_ENABLE command.
79749 +
79750 +   \param pDevCtx This parameter is a pointer to the device context
79751 +   which contains all information related to this special instance of the device.
79752 +
79753 +   \remarks The function returns an error code in case an error occurs.
79754 +            The error code is described in \ref IFX_ETHSW_status_t.
79755 +
79756 +   \return Return value as follows:
79757 +   - IFX_SUCCESS: if successful
79758 +   - An error code in case an error occurs
79759 +*/
79760 +IFX_return_t IFX_FLOW_Enable(IFX_void_t *pDevCtx);
79761 +
79762 +/**
79763 +   This is the switch API low-level function for
79764 +   the \ref IFX_ETHSW_HW_INIT command.
79765 +
79766 +   \param pDevCtx This parameter is a pointer to the device context
79767 +   which contains all information related to this special instance of the device.
79768 +   \param pPar Pointer to pre-allocated initialization structure
79769 +   \ref IFX_ETHSW_HW_Init_t.
79770 +
79771 +   \remarks The function returns an error code in case an error occurs.
79772 +            The error code is described in \ref IFX_ETHSW_status_t.
79773 +
79774 +   \return Return value as follows:
79775 +   - IFX_SUCCESS: if successful
79776 +   - An error code in case an error occurs
79777 +*/
79778 +IFX_return_t IFX_FLOW_HW_Init(IFX_void_t *pDevCtx, IFX_ETHSW_HW_Init_t *pPar);
79779 +
79780 +/**
79781 +   This is the switch API low-level function for
79782 +   the \ref IFX_ETHSW_MDIO_CFG_GET command.
79783 +
79784 +   \param pDevCtx This parameter is a pointer to the device context
79785 +   which contains all information related to this special instance of the device.
79786 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_cfg_t.
79787 +
79788 +   \remarks The function returns an error code in case an error occurs.
79789 +            The error code is described in \ref IFX_ETHSW_status_t.
79790 +
79791 +   \return Return value as follows:
79792 +   - IFX_SUCCESS: if successful
79793 +   - An error code in case an error occurs
79794 +*/
79795 +IFX_return_t IFX_FLOW_MDIO_CfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_cfg_t *pPar);
79796 +
79797 +/**
79798 +   This is the switch API low-level function for
79799 +   the \ref IFX_ETHSW_MDIO_CFG_SET command.
79800 +
79801 +   \param pDevCtx This parameter is a pointer to the device context
79802 +   which contains all information related to this special instance of the device.
79803 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_cfg_t.
79804 +
79805 +   \remarks The function returns an error code in case an error occurs.
79806 +            The error code is described in \ref IFX_ETHSW_status_t.
79807 +
79808 +   \return Return value as follows:
79809 +   - IFX_SUCCESS: if successful
79810 +   - An error code in case an error occurs
79811 +*/
79812 +IFX_return_t IFX_FLOW_MDIO_CfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_cfg_t *pPar);
79813 +
79814 +/**
79815 +   This is the switch API low-level function for
79816 +   the \ref IFX_ETHSW_MDIO_DATA_READ command.
79817 +
79818 +   \param pDevCtx This parameter is a pointer to the device context
79819 +   which contains all information related to this special instance of the device.
79820 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_data_t.
79821 +
79822 +   \remarks The function returns an error code in case an error occurs.
79823 +            The error code is described in \ref IFX_ETHSW_status_t.
79824 +
79825 +   \return Return value as follows:
79826 +   - IFX_SUCCESS: if successful
79827 +   - An error code in case an error occurs
79828 +*/
79829 +IFX_return_t IFX_FLOW_MDIO_DataRead(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_data_t *pPar);
79830 +
79831 +/**
79832 +   This is the switch API low-level function for
79833 +   the \ref IFX_ETHSW_MDIO_DATA_WRITE command.
79834 +
79835 +   \param pDevCtx This parameter is a pointer to the device context
79836 +   which contains all information related to this special instance of the device.
79837 +   \param pPar Pointer to \ref IFX_ETHSW_MDIO_data_t.
79838 +
79839 +   \remarks The function returns an error code in case an error occurs.
79840 +            The error code is described in \ref IFX_ETHSW_status_t.
79841 +
79842 +   \return Return value as follows:
79843 +   - IFX_SUCCESS: if successful
79844 +   - An error code in case an error occurs
79845 +
79846 +*/
79847 +IFX_return_t IFX_FLOW_MDIO_DataWrite(IFX_void_t *pDevCtx, IFX_ETHSW_MDIO_data_t *pPar);
79848 +
79849 +/**
79850 +   This is the switch API low-level function for
79851 +   the \ref IFX_ETHSW_MONITOR_PORT_CFG_GET command.
79852 +
79853 +   \param pDevCtx This parameter is a pointer to the device context
79854 +   which contains all information related to this special instance of the device.
79855 +   \param pPar Pointer
79856 +          to \ref IFX_ETHSW_monitorPortCfg_t.
79857 +
79858 +   \remarks The function returns an error code in case an error occurs.
79859 +            The error code is described in \ref IFX_ETHSW_status_t.
79860 +
79861 +   \return Return value as follows:
79862 +   - IFX_SUCCESS: if successful
79863 +   - An error code in case an error occurs
79864 +*/
79865 +IFX_return_t IFX_FLOW_MonitorPortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_monitorPortCfg_t *pPar);
79866 +
79867 +/**
79868 +   This is the switch API low-level function for
79869 +   the \ref IFX_ETHSW_MONITOR_PORT_CFG_SET command.
79870 +
79871 +   \param pDevCtx This parameter is a pointer to the device context
79872 +   which contains all information related to this special instance of the device.
79873 +   \param pPar Pointer
79874 +          to \ref IFX_ETHSW_monitorPortCfg_t.
79875 +
79876 +   \remarks The function returns an error code in case an error occurs.
79877 +            The error code is described in \ref IFX_ETHSW_status_t.
79878 +
79879 +   \return Return value as follows:
79880 +   - IFX_SUCCESS: if successful
79881 +   - An error code in case an error occurs
79882 +*/
79883 +IFX_return_t IFX_FLOW_MonitorPortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_monitorPortCfg_t *pPar);
79884 +
79885 +/**
79886 +   This is the switch API low-level function for
79887 +   the \ref IFX_ETHSW_PORT_CFG_GET command.
79888 +
79889 +   \param pDevCtx This parameter is a pointer to the device context
79890 +   which contains all information related to this special instance of the device.
79891 +   \param pPar Pointer to a port configuration
79892 +   \ref IFX_ETHSW_portCfg_t structure to fill out by the driver.
79893 +   The parameter 'nPortId' tells the driver which port parameter is requested.
79894 +
79895 +   \remarks The function returns an error code in case an error occurs.
79896 +            The error code is described in \ref IFX_ETHSW_status_t.
79897 +
79898 +   \return Return value as follows:
79899 +   - IFX_SUCCESS: if successful
79900 +   - An error code in case an error occurs
79901 +*/
79902 +IFX_return_t IFX_FLOW_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_portCfg_t *pPar);
79903 +
79904 +/**
79905 +   This is the switch API low-level function for
79906 +   the \ref IFX_ETHSW_PORT_CFG_SET command.
79907 +
79908 +   \param pDevCtx This parameter is a pointer to the device context
79909 +   which contains all information related to this special instance of the device.
79910 +   \param pPar Pointer to an \ref IFX_ETHSW_portCfg_t structure
79911 +   to configure the switch port hardware.
79912 +
79913 +   \remarks The function returns an error code in case an error occurs.
79914 +            The error code is described in \ref IFX_ETHSW_status_t.
79915 +
79916 +   \return Return value as follows:
79917 +   - IFX_SUCCESS: if successful
79918 +   - An error code in case an error occurs
79919 +*/
79920 +IFX_return_t IFX_FLOW_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_portCfg_t *pPar);
79921 +
79922 +/**
79923 +   This is the switch API low-level function for
79924 +   the \ref IFX_ETHSW_PORT_LINK_CFG_GET command.
79925 +
79926 +   \param pDevCtx This parameter is a pointer to the device context
79927 +   which contains all information related to this special instance of the device.
79928 +   \param pPar Pointer to
79929 +      an \ref IFX_ETHSW_portLinkCfg_t structure to read out the port status.
79930 +
79931 +   \remarks The function returns an error code in case an error occurs.
79932 +            The error code is described in \ref IFX_ETHSW_status_t.
79933 +
79934 +   \return Return value as follows:
79935 +   - IFX_SUCCESS: if successful
79936 +   - An error code in case an error occurs
79937 +*/
79938 +IFX_return_t IFX_FLOW_PortLinkCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_portLinkCfg_t *pPar);
79939 +
79940 +/**
79941 +   This is the switch API low-level function for
79942 +   the \ref IFX_ETHSW_PORT_LINK_CFG_SET command.
79943 +
79944 +   \param pDevCtx This parameter is a pointer to the device context
79945 +   which contains all information related to this special instance of the device.
79946 +   \param pPar Pointer to
79947 +      an \ref IFX_ETHSW_portLinkCfg_t structure to set the port configuration.
79948 +
79949 +   \remarks The function returns an error code in case an error occurs.
79950 +            The error code is described in \ref IFX_ETHSW_status_t.
79951 +
79952 +   \return Return value as follows:
79953 +   - IFX_SUCCESS: if successful
79954 +   - An error code in case an error occurs
79955 +*/
79956 +IFX_return_t IFX_FLOW_PortLinkCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_portLinkCfg_t *pPar);
79957 +
79958 +/**
79959 +   This is the switch API low-level function for
79960 +   the \ref IFX_ETHSW_PORT_PHY_ADDR_GET command.
79961 +
79962 +   \param pDevCtx This parameter is a pointer to the device context
79963 +   which contains all information related to this special instance of the device.
79964 +   \param pPar Pointer to \ref IFX_ETHSW_portPHY_Addr_t.
79965 +
79966 +   \remarks The function returns an error code in case an error occurs.
79967 +            The error code is described in \ref IFX_ETHSW_status_t.
79968 +
79969 +   \return Return value as follows:
79970 +   - IFX_SUCCESS: if successful
79971 +   - An error code in case an error occurs
79972 +*/
79973 +IFX_return_t IFX_FLOW_PortPHY_AddrGet(IFX_void_t *pDevCtx, IFX_ETHSW_portPHY_Addr_t *pPar);
79974 +
79975 +/**
79976 +   This is the switch API low-level function for
79977 +   the \ref IFX_ETHSW_PORT_PHY_QUERY command.
79978 +
79979 +   \param pDevCtx This parameter is a pointer to the device context
79980 +   which contains all information related to this special instance of the device.
79981 +   \param pPar Pointer to
79982 +      an \ref IFX_ETHSW_portPHY_Query_t structure to set the port configuration.
79983 +
79984 +   \remarks The function returns an error code in case an error occurs.
79985 +            The error code is described in \ref IFX_ETHSW_status_t.
79986 +
79987 +   \return Return value as follows:
79988 +   - IFX_SUCCESS: if successful
79989 +   - An error code in case an error occurs
79990 +*/
79991 +IFX_return_t IFX_FLOW_PortPHY_Query(IFX_void_t *pDevCtx, IFX_ETHSW_portPHY_Query_t *pPar);
79992 +
79993 +/**
79994 +   This is the switch API low-level function for
79995 +   the \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_GET command.
79996 +
79997 +   \param pDevCtx This parameter is a pointer to the device context
79998 +   which contains all information related to this special instance of the device.
79999 +   \param pPar Pointer to
80000 +      an \ref IFX_ETHSW_portRGMII_ClkCfg_t structure to set the port configuration.
80001 +
80002 +   \remarks The function returns an error code in case an error occurs.
80003 +            The error code is described in \ref IFX_ETHSW_status_t.
80004 +
80005 +   \return Return value as follows:
80006 +   - IFX_SUCCESS: if successful
80007 +   - An error code in case an error occurs
80008 +*/
80009 +IFX_return_t IFX_FLOW_PortRGMII_ClkCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_portRGMII_ClkCfg_t *pPar);
80010 +
80011 +/**
80012 +   This is the switch API low-level function for
80013 +   the \ref IFX_ETHSW_PORT_RGMII_CLK_CFG_SET command.
80014 +
80015 +   \param pDevCtx This parameter is a pointer to the device context
80016 +   which contains all information related to this special instance of the device.
80017 +   \param pPar Pointer to
80018 +      an \ref IFX_ETHSW_portRGMII_ClkCfg_t structure to set the port configuration.
80019 +
80020 +   \remarks The function returns an error code in case an error occurs.
80021 +            The error code is described in \ref IFX_ETHSW_status_t.
80022 +
80023 +   \return Return value as follows:
80024 +   - IFX_SUCCESS: if successful
80025 +   - An error code in case an error occurs
80026 +*/
80027 +IFX_return_t IFX_FLOW_PortRGMII_ClkCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_portRGMII_ClkCfg_t *pPar);
80028 +
80029 +/**
80030 +   This is the switch API low-level function for
80031 +   the \ref IFX_ETHSW_PORT_REDIRECT_GET command.
80032 +
80033 +   \param pDevCtx This parameter is a pointer to the device context
80034 +   which contains all information related to this special instance of the device.
80035 +   \param pPar Pointer
80036 +          to \ref IFX_ETHSW_portRedirectCfg_t.
80037 +
80038 +   \remarks The function returns an error code in case an error occurs.
80039 +            The error code is described in \ref IFX_ETHSW_status_t.
80040 +   \remarks Not all hardware platforms support this feature. The function
80041 +            returns an error if this feature is not supported.
80042 +
80043 +   \return Return value as follows:
80044 +   - IFX_SUCCESS: if successful
80045 +   - An error code in case an error occurs
80046 +*/
80047 +IFX_return_t IFX_FLOW_PortRedirectGet(IFX_void_t *pDevCtx, IFX_ETHSW_portRedirectCfg_t *pPar);
80048 +
80049 +/**
80050 +   This is the switch API low-level function for
80051 +   the \ref IFX_ETHSW_PORT_REDIRECT_SET command.
80052 +
80053 +   \param pDevCtx This parameter is a pointer to the device context
80054 +   which contains all information related to this special instance of the device.
80055 +   \param pPar Pointer
80056 +          to \ref IFX_ETHSW_portRedirectCfg_t.
80057 +
80058 +   \remarks The function returns an error code in case an error occurs.
80059 +            The error code is described in \ref IFX_ETHSW_status_t.
80060 +   \remarks Not all hardware platforms support this feature. The function
80061 +            returns an error if this feature is not supported.
80062 +
80063 +   \return Return value as follows:
80064 +   - IFX_SUCCESS: if successful
80065 +   - An error code in case an error occurs
80066 +*/
80067 +IFX_return_t IFX_FLOW_PortRedirectSet(IFX_void_t *pDevCtx, IFX_ETHSW_portRedirectCfg_t *pPar);
80068 +
80069 +/**
80070 +   This is the switch API low-level function for
80071 +   the \ref IFX_ETHSW_RMON_CLEAR command.
80072 +
80073 +   \param pDevCtx This parameter is a pointer to the device context
80074 +   which contains all information related to this special instance of the device.
80075 +   \param pPar  Pointer to a pre-allocated
80076 +   \ref IFX_ETHSW_RMON_clear_t structure. The structure element 'nPortId' is
80077 +   an input parameter stating on which port to clear all RMON counters.
80078 +
80079 +   \remarks The function returns an error in case the given 'nPortId' is
80080 +   out of range.
80081 +
80082 +   \remarks The function returns an error code in case an error occurs.
80083 +            The error code is described in \ref IFX_ETHSW_status_t.
80084 +
80085 +   \return Return value as follows:
80086 +   - IFX_SUCCESS: if successful
80087 +   - An error code in case an error occurs
80088 +*/
80089 +IFX_return_t IFX_FLOW_RMON_Clear(IFX_void_t *pDevCtx, IFX_ETHSW_RMON_clear_t *pPar);
80090 +
80091 +/**
80092 +   This is the switch API low-level function for
80093 +   the \ref IFX_ETHSW_RMON_GET command.
80094 +
80095 +   \param pDevCtx This parameter is a pointer to the device context
80096 +   which contains all information related to this special instance of the device.
80097 +   \param pPar  Pointer to pre-allocated
80098 +   \ref IFX_ETHSW_RMON_cnt_t structure. The structure element 'nPortId' is
80099 +   an input parameter that describes from which port to read the RMON counter.
80100 +   All remaining structure elements are filled with the counter values.
80101 +
80102 +   \remarks The function returns an error in case the given 'nPortId' is
80103 +   out of range.
80104 +
80105 +   \remarks The function returns an error code in case an error occurs.
80106 +            The error code is described in \ref IFX_ETHSW_status_t.
80107 +
80108 +   \return Return value as follows:
80109 +   - IFX_SUCCESS: if successful
80110 +   - An error code in case an error occurs
80111 +*/
80112 +IFX_return_t IFX_FLOW_RMON_Get(IFX_void_t *pDevCtx, IFX_ETHSW_RMON_cnt_t *pPar);
80113 +
80114 +/**
80115 +   This is the switch API low-level function for
80116 +   the \ref IFX_ETHSW_VERSION_GET command.
80117 +
80118 +   \param pDevCtx This parameter is a pointer to the device context
80119 +   which contains all information related to this special instance of the device.
80120 +   \param pPar* The parameter points to a
80121 +   \ref IFX_ETHSW_version_t structure.
80122 +
80123 +   \return Returns value as follows:
80124 +   - IFX_SUCCESS: if successful
80125 +   - IFX_ERROR: in case of an error
80126 +
80127 +*/
80128 +IFX_return_t IFX_FLOW_VersionGet(IFX_void_t *pDevCtx, IFX_ETHSW_version_t *pPar);
80129 +
80130 +/**
80131 +   This is the switch API low-level function for
80132 +   the \ref IFX_ETHSW_WOL_CFG_GET command.
80133 +
80134 +   \param pDevCtx This parameter is a pointer to the device context
80135 +   which contains all information related to this special instance of the device.
80136 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_Cfg_t.
80137 +
80138 +   \remarks The function returns an error code in case an error occurs.
80139 +            The error code is described in \ref IFX_ETHSW_status_t.
80140 +
80141 +   \return Return value as follows:
80142 +   - IFX_SUCCESS: if successful
80143 +   - An error code in case an error occurs
80144 +*/
80145 +IFX_return_t IFX_FLOW_WoL_CfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_Cfg_t *pPar);
80146 +
80147 +/**
80148 +   This is the switch API low-level function for
80149 +   the \ref IFX_ETHSW_WOL_CFG_SET command.
80150 +
80151 +   \param pDevCtx This parameter is a pointer to the device context
80152 +   which contains all information related to this special instance of the device.
80153 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_Cfg_t.
80154 +
80155 +   \remarks The function returns an error code in case an error occurs.
80156 +            The error code is described in \ref IFX_ETHSW_status_t.
80157 +
80158 +   \return Return value as follows:
80159 +   - IFX_SUCCESS: if successful
80160 +   - An error code in case an error occurs
80161 +*/
80162 +IFX_return_t IFX_FLOW_WoL_CfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_Cfg_t *pPar);
80163 +
80164 +/**
80165 +   This is the switch API low-level function for
80166 +   the \ref IFX_ETHSW_WOL_PORT_CFG_GET command.
80167 +
80168 +   \param pDevCtx This parameter is a pointer to the device context
80169 +   which contains all information related to this special instance of the device.
80170 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_PortCfg_t.
80171 +
80172 +   \remarks The function returns an error code in case an error occurs.
80173 +            The error code is described in \ref IFX_ETHSW_status_t.
80174 +
80175 +   \return Return value as follows:
80176 +   - IFX_SUCCESS: if successful
80177 +   - An error code in case an error occurs
80178 +*/
80179 +IFX_return_t IFX_FLOW_WoL_PortCfgGet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_PortCfg_t *pPar);
80180 +
80181 +/**
80182 +   This is the switch API low-level function for
80183 +   the \ref IFX_ETHSW_WOL_PORT_CFG_SET command.
80184 +
80185 +   \param pDevCtx This parameter is a pointer to the device context
80186 +   which contains all information related to this special instance of the device.
80187 +   \param pPar Pointer to \ref IFX_ETHSW_WoL_PortCfg_t.
80188 +
80189 +   \remarks The function returns an error code in case an error occurs.
80190 +            The error code is described in \ref IFX_ETHSW_status_t.
80191 +
80192 +   \return Return value as follows:
80193 +   - IFX_SUCCESS: if successful
80194 +   - An error code in case an error occurs
80195 +*/
80196 +IFX_return_t IFX_FLOW_WoL_PortCfgSet(IFX_void_t *pDevCtx, IFX_ETHSW_WoL_PortCfg_t *pPar);
80197 +
80198 +/*@}*/ /* FLOW_LL_OAM */
80199 +/** \addtogroup FLOW_LL_DEBUG */
80200 +/*@{*/
80201 +/**
80202 +   This is the switch API low-level function for
80203 +   the \ref IFX_FLOW_REGISTER_GET command.
80204 +
80205 +   \param pDevCtx This parameter is a pointer to the device context
80206 +   which contains all information related to this special instance of the device.
80207 +   \param pPar Pointer to \ref IFX_FLOW_register_t.
80208 +
80209 +   \remarks The function returns an error code in case an error occurs.
80210 +            The error code is described in \ref IFX_ETHSW_status_t.
80211 +
80212 +   \return Return value as follows:
80213 +   - IFX_SUCCESS: if successful
80214 +   - An error code in case an error occurs
80215 +*/
80216 +IFX_return_t IFX_FLOW_RegisterGet(IFX_void_t *pDevCtx, IFX_FLOW_register_t *pPar);
80217 +
80218 +/**
80219 +   This is the switch API low-level function for
80220 +   the \ref IFX_FLOW_REGISTER_SET command.
80221 +
80222 +   \param pDevCtx This parameter is a pointer to the device context
80223 +   which contains all information related to this special instance of the device.
80224 +   \param pPar Pointer to \ref IFX_FLOW_register_t.
80225 +
80226 +   \remarks The function returns an error code in case an error occurs.
80227 +            The error code is described in \ref IFX_ETHSW_status_t.
80228 +
80229 +   \return Return value as follows:
80230 +   - IFX_SUCCESS: if successful
80231 +   - An error code in case an error occurs
80232 +*/
80233 +IFX_return_t IFX_FLOW_RegisterSet(IFX_void_t *pDevCtx, IFX_FLOW_register_t *pPar);
80234 +
80235 +/*@}*/ /* FLOW_LL_DEBUG */
80236 +/** \addtogroup FLOW_LL_IRQ */
80237 +/*@{*/
80238 +/**
80239 +   This is the switch API low-level function for
80240 +   the \ref IFX_FLOW_IRQ_GET command.
80241 +
80242 +   \param pDevCtx This parameter is a pointer to the device context
80243 +   which contains all information related to this special instance of the device.
80244 +   \param pPar Pointer to
80245 +      an \ref IFX_FLOW_irq_t structure.
80246 +
80247 +   \remarks The function returns an error code in case an error occurs.
80248 +            The error code is described in \ref IFX_ETHSW_status_t.
80249 +
80250 +   \return Return value as follows:
80251 +   - IFX_SUCCESS: if successful
80252 +   - An error code in case an error occurs
80253 +
80254 +*/
80255 +IFX_return_t IFX_FLOW_IrqGet(IFX_void_t *pDevCtx, IFX_FLOW_irq_t *pPar);
80256 +
80257 +/**
80258 +   This is the switch API low-level function for
80259 +   the \ref IFX_FLOW_IRQ_MASK_GET command.
80260 +
80261 +   \param pDevCtx This parameter is a pointer to the device context
80262 +   which contains all information related to this special instance of the device.
80263 +   \param pPar Pointer to
80264 +      an \ref IFX_FLOW_irq_t structure.
80265 +
80266 +   \remarks The function returns an error code in case an error occurs.
80267 +            The error code is described in \ref IFX_ETHSW_status_t.
80268 +
80269 +   \return Return value as follows:
80270 +   - IFX_SUCCESS: if successful
80271 +   - An error code in case an error occurs
80272 +
80273 +*/
80274 +IFX_return_t IFX_FLOW_IrqMaskGet(IFX_void_t *pDevCtx, IFX_FLOW_irq_t *pPar);
80275 +
80276 +/**
80277 +   This is the switch API low-level function for
80278 +   the \ref IFX_FLOW_IRQ_MASK_SET command.
80279 +
80280 +   \param pDevCtx This parameter is a pointer to the device context
80281 +   which contains all information related to this special instance of the device.
80282 +   \param pPar Pointer to
80283 +      an \ref IFX_FLOW_irq_t structure.
80284 +
80285 +   \remarks The function returns an error code in case an error occurs.
80286 +            The error code is described in \ref IFX_ETHSW_status_t.
80287 +
80288 +   \return Return value as follows:
80289 +   - IFX_SUCCESS: if successful
80290 +   - An error code in case an error occurs
80291 +
80292 +*/
80293 +IFX_return_t IFX_FLOW_IrqMaskSet(IFX_void_t *pDevCtx, IFX_FLOW_irq_t *pPar);
80294 +
80295 +/**
80296 +   This is the switch API low-level function for
80297 +   the \ref IFX_FLOW_IRQ_STATUS_CLEAR command.
80298 +
80299 +   \param pDevCtx This parameter is a pointer to the device context
80300 +   which contains all information related to this special instance of the device.
80301 +   \param pPar Pointer to
80302 +      an \ref IFX_FLOW_irq_t structure.
80303 +
80304 +   \remarks The function returns an error code in case an error occurs.
80305 +            The error code is described in \ref IFX_ETHSW_status_t.
80306 +
80307 +   \return Return value as follows:
80308 +   - IFX_SUCCESS: if successful
80309 +   - An error code in case an error occurs
80310 +
80311 +*/
80312 +IFX_return_t IFX_FLOW_IrqStatusClear(IFX_void_t *pDevCtx, IFX_FLOW_irq_t *pPar);
80313 +
80314 +/*@}*/ /* FLOW_LL_IRQ */
80315 +/** \addtogroup FLOW_LL_CLASSUNIT */
80316 +/*@{*/
80317 +/**
80318 +   This is the switch API low-level function for
80319 +   the \ref IFX_FLOW_PCE_RULE_DELETE command.
80320 +
80321 +   \param pDevCtx This parameter is a pointer to the device context
80322 +   which contains all information related to this special instance of the device.
80323 +   \param pPar Pointer to \ref IFX_FLOW_PCE_ruleDelete_t.
80324 +
80325 +   \remarks The function returns an error code in case an error occurs.
80326 +            The error code is described in \ref IFX_ETHSW_status_t.
80327 +
80328 +   \return Return value as follows:
80329 +   - IFX_SUCCESS: if successful
80330 +   - An error code in case an error occurs
80331 +*/
80332 +IFX_return_t IFX_FLOW_PceRuleDelete(IFX_void_t *pDevCtx, IFX_FLOW_PCE_ruleDelete_t *pPar);
80333 +
80334 +/**
80335 +   This is the switch API low-level function for
80336 +   the \ref IFX_FLOW_PCE_RULE_READ command.
80337 +
80338 +   \param pDevCtx This parameter is a pointer to the device context
80339 +   which contains all information related to this special instance of the device.
80340 +   \param pPar Pointer to \ref IFX_FLOW_PCE_rule_t.
80341 +
80342 +   \remarks The function returns an error code in case an error occurs.
80343 +            The error code is described in \ref IFX_ETHSW_status_t.
80344 +
80345 +   \return Return value as follows:
80346 +   - IFX_SUCCESS: if successful
80347 +   - An error code in case an error occurs
80348 +*/
80349 +IFX_return_t IFX_FLOW_PceRuleRead(IFX_void_t *pDevCtx, IFX_FLOW_PCE_rule_t *pPar);
80350 +
80351 +/**
80352 +   This is the switch API low-level function for
80353 +   the \ref IFX_FLOW_PCE_RULE_WRITE command.
80354 +
80355 +   \param pDevCtx This parameter is a pointer to the device context
80356 +   which contains all information related to this special instance of the device.
80357 +   \param pPar Pointer to \ref IFX_FLOW_PCE_rule_t.
80358 +
80359 +   \remarks The function returns an error code in case an error occurs.
80360 +            The error code is described in \ref IFX_ETHSW_status_t.
80361 +
80362 +   \return Return value as follows:
80363 +   - IFX_SUCCESS: if successful
80364 +   - An error code in case an error occurs
80365 +*/
80366 +IFX_return_t IFX_FLOW_PceRuleWrite(IFX_void_t *pDevCtx, IFX_FLOW_PCE_rule_t *pPar);
80367 +
80368 +/*@}*/ /* FLOW_LL_CLASSUNIT */
80369 +/** \addtogroup FLOW_LL_OAM */
80370 +/*@{*/
80371 +/**
80372 +   This is the switch API low-level function for
80373 +   the \ref IFX_FLOW_RMON_EXTEND_GET command.
80374 +
80375 +   \param pDevCtx This parameter is a pointer to the device context
80376 +   which contains all information related to this special instance of the device.
80377 +   \param pPar  Pointer to a pre-allocated
80378 +   \ref IFX_FLOW_RMON_extendGet_t structure. The structure element 'nPortId' is
80379 +   an input parameter that describes from which port to read the RMON counter.
80380 +   All remaining structure elements are filled with the counter values.
80381 +   The counter assignment needs to be done during the flow definition,
80382 +   for example in \ref IFX_FLOW_PCE_RULE_WRITE.
80383 +
80384 +   \remarks The function returns an error in case the given 'nPortId' is
80385 +   out of range.
80386 +
80387 +   \remarks The function returns an error code in case an error occurs.
80388 +            The error code is described in \ref IFX_ETHSW_status_t.
80389 +
80390 +   \return Return value as follows:
80391 +   - IFX_SUCCESS: if successful
80392 +   - An error code in case an error occurs
80393 +*/
80394 +IFX_return_t IFX_FLOW_RMON_ExtendGet(IFX_void_t *pDevCtx, IFX_FLOW_RMON_extendGet_t *pPar);
80395 +
80396 +/**
80397 +   This is the switch API low-level function for
80398 +   the \ref IFX_FLOW_RESET command.
80399 +
80400 +   \param pDevCtx This parameter is a pointer to the device context
80401 +   which contains all information related to this special instance of the device.
80402 +   \param pPar Pointer to an \ref IFX_FLOW_reset_t structure.
80403 +
80404 +   \remarks The function returns an error code in case an error occurs.
80405 +            The error code is described in \ref IFX_ETHSW_status_t.
80406 +
80407 +   \return Return value as follows:
80408 +   - IFX_SUCCESS: if successful
80409 +   - An error code in case an error occurs
80410 +
80411 +   \remarks Not supported for all devices
80412 +*/
80413 +IFX_return_t IFX_FLOW_Reset(IFX_void_t *pDevCtx, IFX_FLOW_reset_t *pPar);
80414 +
80415 +/*@}*/ /* FLOW_LL_OAM */
80416 +#endif /* ____INCLUDE_IFX_ETHSW_FLOW_LL_H */
80417 diff --git a/include/switch_api/ifx_ethsw_init.h b/include/switch_api/ifx_ethsw_init.h
80418 new file mode 100644
80419 index 0000000..db11c6e
80420 --- /dev/null
80421 +++ b/include/switch_api/ifx_ethsw_init.h
80422 @@ -0,0 +1,29 @@
80423 +/****************************************************************************
80424 +                              Copyright (c) 2010
80425 +                            Lantiq Deutschland GmbH
80426 +                     Am Campeon 3; 85579 Neubiberg, Germany
80427 +
80428 +  For licensing information, see the file 'LICENSE' in the root folder of
80429 +  this software module.
80430 +
80431 + *****************************************************************************
80432 +   \file ifx_ethsw_init.h
80433 +   \remarks Generic switch API header file, for Infineon Ethernet switch
80434 +            drivers
80435 + *****************************************************************************/
80436 +#ifndef _IFX_ETHSW_INIT_H_
80437 +#define _IFX_ETHSW_INIT_H_
80438 +
80439 +#include "ifx_ethsw_linux.h"
80440 +#include "ifx_ethsw_PSB6970_core.h"
80441 +#include "ifx_ethsw_flow_core.h"
80442 +#include "ifx_ethsw_ral.h"
80443 +#include "ifx_ethsw_rml.h"
80444 +#include "ifx_ethsw_reg_access.h"
80445 +
80446 +typedef struct {
80447 +       IFX_uint8_t                                     minorNum;
80448 +    IFX_void_t                                 *pCoreDev;
80449 +} IFX_ETHSW_coreHandle_t;
80450 +
80451 +#endif    /* _IFX_ETHSW_INIT_H_ */
80452 diff --git a/include/switch_api/ifx_ethsw_kernel_api.h b/include/switch_api/ifx_ethsw_kernel_api.h
80453 new file mode 100644
80454 index 0000000..a7edfec
80455 --- /dev/null
80456 +++ b/include/switch_api/ifx_ethsw_kernel_api.h
80457 @@ -0,0 +1,80 @@
80458 +/****************************************************************************
80459 +
80460 +                               Copyright 2010
80461 +                          Lantiq Deutschland GmbH
80462 +                   Am Campeon 3; 85579 Neubiberg, Germany
80463 +
80464 +  For licensing information, see the file 'LICENSE' in the root folder of
80465 +  this software module.
80466 +
80467 +*****************************************************************************/
80468 +#ifndef _IFX_ETHSW_KERNEL_API_H_
80469 +#define _IFX_ETHSW_KERNEL_API_H_
80470 +
80471 +/* Group definitions for Doxygen */
80472 +/** \defgroup ETHSW_KERNELAPI Ethernet Switch Linux Kernel Interface
80473 +    This chapter describes the entire interface to access and
80474 +    configure the services of the Ethernet switch module
80475 +    within the Linux kernel space. */
80476 +
80477 +/*@{*/
80478 +
80479 +/** Definition of the device handle that is retrieved during
80480 +    the \ref ifx_ethsw_kopen call. This handle is used to access the switch
80481 +    device while calling \ref ifx_ethsw_kioctl. */
80482 +typedef unsigned int IFX_ETHSW_HANDLE;
80483 +
80484 +/**
80485 +   Request a device handle for a dedicated Ethernet switch device. The switch
80486 +   device is identified by the given device name (e.g. "/dev/switch/1").
80487 +   The device handle is the return value of this function. This handle is
80488 +   used to access the switch parameter and features while
80489 +   calling \ref ifx_ethsw_kioctl. Please call the function
80490 +   \ref ifx_ethsw_kclose to release a device handle that is not needed anymore.
80491 +
80492 +   \param name Pointer to the device name of the requested Ethernet switch device.
80493 +
80494 +   \remarks The client kernel module should check the function return value.
80495 +   A returned zero indicates that the resource allocation failed.
80496 +
80497 +   \return Return the device handle in case the requested device is available.
80498 +   It returns a zero in case the device does not exist or is blocked
80499 +   by another application.
80500 +*/
80501 +IFX_ETHSW_HANDLE ifx_ethsw_kopen(char *name);
80502 +
80503 +/**
80504 +   Calls the switch API driver implementation with the given command and the
80505 +   parameter argument. The called Ethernet switch device is identified by the
80506 +   given device handle. This handle was previously requested by
80507 +   calling \ref ifx_ethsw_kopen.
80508 +
80509 +   \param handle Ethernet switch device handle, given by \ref ifx_ethsw_kopen.
80510 +   \param command Switch API command to perform.
80511 +   \param arg Command arguments. This argument is basically a reference to
80512 +   the command parameter structure.
80513 +
80514 +   \remarks The commands and arguments are the same as normally used over
80515 +   the Linux ioctl interface from user space.
80516 +
80517 +   \return Return value as follows:
80518 +   - IFX_SUCCESS: if successful
80519 +   - An error code in case an error occurred.
80520 +*/
80521 +int ifx_ethsw_kioctl(IFX_ETHSW_HANDLE handle, unsigned int command, unsigned int arg);
80522 +
80523 +/**
80524 +   Releases an Ethernet switch device handle which was previously
80525 +   allocated by \ref ifx_ethsw_kopen.
80526 +
80527 +   \param handle Ethernet switch device handle, given by \ref ifx_ethsw_kopen.
80528 +
80529 +   \return Return value as follows:
80530 +   - IFX_SUCCESS: if successful
80531 +   - An error code in case an error occurred.
80532 +*/
80533 +int ifx_ethsw_kclose(IFX_ETHSW_HANDLE handle);
80534 +
80535 +/*@}*/
80536 +
80537 +#endif /* _IFX_ETHSW_KERNEL_API_H_ */
80538 diff --git a/include/switch_api/ifx_ethsw_linux.h b/include/switch_api/ifx_ethsw_linux.h
80539 new file mode 100644
80540 index 0000000..b039bd7
80541 --- /dev/null
80542 +++ b/include/switch_api/ifx_ethsw_linux.h
80543 @@ -0,0 +1,64 @@
80544 +/****************************************************************************
80545 +                              Copyright (c) 2010
80546 +                            Lantiq Deutschland GmbH
80547 +                     Am Campeon 3; 85579 Neubiberg, Germany
80548 +
80549 +  For licensing information, see the file 'LICENSE' in the root folder of
80550 +  this software module.
80551 +
80552 + *****************************************************************************
80553 +   \file ifx_ethsw_linux.h
80554 +   \remarks Generic switch API header file, for Infineon Ethernet switch
80555 +            drivers
80556 + *****************************************************************************/
80557 +#ifndef _IFX_ETHSW_LINUX_H_
80558 +#define _IFX_ETHSW_LINUX_H_
80559 +
80560 +#include "ifx_ethsw_api.h"
80561 +/* function type declaration for the default IOCTL low-level function in
80562 +   case the command cannot be found in the low-level function table,
80563 +       or in case no low-level function table is provided.. */
80564 +typedef int (*IFX_ioctl_default_fkt) (void*, int, int);
80565 +typedef struct
80566 +{
80567 +       IFX_ETHSW_lowLevelFkts_t *pLlTable;
80568 +       void                     *pLlHandle;
80569 +       char                     paramBuffer[PARAM_BUFFER_SIZE];
80570 +   /** Default callback handler. This handler is called in case the command
80571 +                cannot be found in the low-level function table, or in case no low-level
80572 +                function table is provided.
80573 +                Provide a 'NULL' pointer in case no default handler is provided. */
80574 +       IFX_ioctl_default_fkt    default_handler;
80575 +}IFX_ETHSW_ioctlHandle_t;
80576 +
80577 +typedef struct
80578 +{
80579 +       IFX_boolean_t                           bInternalSwitch;
80580 +       /** Number of similar Low Level External Switch Devices */
80581 +       IFX_uint8_t                             nExternalSwitchNum;
80582 +       IFX_ETHSW_ioctlHandle_t                 *pIoctlHandle;
80583 +       /** Array of pEthSWDev pointers associated with this driver context */
80584 +       IFX_void_t                              *pEthSWDev[IFX_ETHSW_DEV_MAX];
80585 +} IFX_ETHSW_IOCTL_WRAPPER_CTX_t;
80586 +
80587 +typedef struct
80588 +{
80589 +       IFX_ETHSW_lowLevelFkts_t                        *pLlTable;
80590 +       /** Default callback handler. This handler is called in case the command
80591 +           cannot be found in the low-level function table, or in case no low-level
80592 +           function table is provided.
80593 +           Provide a 'NULL' pointer in case no default handler is provided. */
80594 +       IFX_ioctl_default_fkt            default_handler;
80595 +}IFX_ETHSW_IOCTL_wrapperInit_t;
80596 +
80597 +typedef struct {
80598 +       unsigned char minor_number;
80599 +} IFX_ETHSW_devoneData_t;
80600 +
80601 +IFX_return_t IFX_ETHSW_Drv_Register(IFX_uint32_t Major);
80602 +IFX_return_t IFX_ETHSW_Drv_UnRegister (IFX_uint32_t Major);
80603 +IFX_void_t *IFX_ETHSW_IOCTL_WrapperInit(IFX_ETHSW_IOCTL_wrapperInit_t *pInit);
80604 +IFX_return_t IFX_ETHSW_IOCTL_WrapperDeviceAdd(IFX_ETHSW_IOCTL_WRAPPER_CTX_t *pIoctlDev, IFX_void_t *pCoreDev, IFX_uint8_t nMinorNum);
80605 +IFX_return_t IFX_ETHSW_IOCTL_WrapperCleanUp(IFX_void_t);
80606 +
80607 +#endif    /* _IFX_ETHSW_LINUX_H_ */
80608 diff --git a/include/switch_api/ifx_ethsw_ll_fkt.h b/include/switch_api/ifx_ethsw_ll_fkt.h
80609 new file mode 100644
80610 index 0000000..87168ee
80611 --- /dev/null
80612 +++ b/include/switch_api/ifx_ethsw_ll_fkt.h
80613 @@ -0,0 +1,41 @@
80614 +/****************************************************************************
80615 +
80616 +                              Copyright (c) 2010
80617 +                            Lantiq Deutschland GmbH
80618 +                     Am Campeon 3; 85579 Neubiberg, Germany
80619 +
80620 +  For licensing information, see the file 'LICENSE' in the root folder of
80621 +  this software module.
80622 +
80623 +*****************************************************************************/
80624 +#ifndef _IFX_ETHSW_LL_FKT_H
80625 +#define _IFX_ETHSW_LL_FKT_H
80626 +
80627 +#include "ifx_types.h"
80628 +
80629 +/* general declaration fits for all low-level functions. */
80630 +typedef IFX_return_t (*IFX_ll_fkt) (IFX_void_t *, IFX_uint32_t);
80631 +typedef struct IFX_ETHSW_lowLevelFkts_t IFX_ETHSW_lowLevelFkts_t;
80632 +
80633 +/* Switch API low-level function tables to map all supported IOCTL commands */
80634 +struct IFX_ETHSW_lowLevelFkts_t
80635 +{
80636 +   /* Some device have multiple tables to split the generic switch API features
80637 +      and the device specific switch API features. Additional tables, if exist,
80638 +      can be found under this next pointer. Every table comes along with a
80639 +      different 'nType' parameter to differentiate. */
80640 +   IFX_ETHSW_lowLevelFkts_t         *pNext;
80641 +   /* IOCTL type of all commands listed in the table. */
80642 +   IFX_uint16_t                     nType;
80643 +   /* Number of low-level functions listed in the table. */
80644 +   IFX_uint32_t                     nNumFkts;
80645 +   /* Pointer to the first entry of the ioctl number table. This table is used
80646 +      to check if the given ioctl command fits the the found low-level function
80647 +      pointer under 'pFkts'. */
80648 +   // IFX_uint32_t                     *pIoctlCmds;
80649 +   /* Pointer to the first entry of the function table. Table size is given
80650 +      by the parameter 'nNumFkts'. */
80651 +   IFX_ll_fkt                       *pFkts;
80652 +};
80653 +
80654 +#endif /* #ifndef _IFX_ETHSW_LL_FKT_H */
80655 diff --git a/include/switch_api/ifx_ethsw_pce.h b/include/switch_api/ifx_ethsw_pce.h
80656 new file mode 100644
80657 index 0000000..451e6c3
80658 --- /dev/null
80659 +++ b/include/switch_api/ifx_ethsw_pce.h
80660 @@ -0,0 +1,385 @@
80661 +/****************************************************************************
80662 +                              Copyright (c) 2010
80663 +                            Lantiq Deutschland GmbH
80664 +                     Am Campeon 3; 85579 Neubiberg, Germany
80665 +
80666 +  For licensing information, see the file 'LICENSE' in the root folder of
80667 +  this software module.
80668 +
80669 + *****************************************************************************
80670 +   \file ifx_ethsw_pce.h
80671 +   \remarks implement PCE header structure.
80672 + *****************************************************************************/
80673 +
80674 +#ifndef _IFX_ETHSW_PCE_H_
80675 +#define _IFX_ETHSW_PCE_H_
80676 +
80677 +#include "ifx_types.h"
80678 +#include "ifx_ethsw_flow.h"
80679 +#include "ifx_ethsw_api.h"
80680 +
80681 +/* Definitions */
80682 +#ifndef IFX_DEBUG_PCE
80683 +   #define IFX_DEBUG_PCE \
80684 +      { \
80685 +         printk("DEBUG:\n\tFile %s\n\tLine %d\n", __FILE__, __LINE__);\
80686 +      }
80687 +#endif
80688 +
80689 +#ifndef IFX_RETURN_PCETM
80690 +   #define IFX_RETURN_PCETM \
80691 +   { \
80692 +      printk("ERROR:\n\tFile %s\n\tLine %d\n", __FILE__, __LINE__); \
80693 +      return (-1); \
80694 +   }
80695 +#endif
80696 +
80697 +#ifndef IFX_RETURN_PCE
80698 +   #define IFX_RETURN_PCE \
80699 +      { \
80700 +         printk("ERROR:\n\tFile %s\n\tLine %d\n", __FILE__, __LINE__); \
80701 +         return (-1); \
80702 +      }
80703 +#endif
80704 +
80705 +#define IFX_PCE_PKG_LNG_TBL_SIZE             16
80706 +#define IFX_PCE_DASA_MAC_TBL_SIZE            64
80707 +#define IFX_PCE_APPL_TBL_SIZE                64
80708 +#define IFX_PCE_IP_DASA_MSB_TBL_SIZE         16
80709 +#define IFX_PCE_IP_DASA_LSB_TBL_SIZE         64
80710 +#define IFX_PCE_PTCL_TBL_SIZE                32
80711 +#define IFX_PCE_PPPOE_TBL_SIZE               16
80712 +#define IFX_PCE_VLAN_ACT_TBL_SIZE            64
80713 +
80714 +#define IFX_PCE_TBL_SIZE 64
80715 +
80716 +#define IFX_FLOW_PCE_MICROCODE_VALUES 64
80717 +#define NUM_OF_PORTS_INCLUDE_CPU_PORT  7
80718 +
80719 +/* Switch API Micro Code V0.3 */
80720 +// parser's microcode output field type
80721 +enum {
80722 +
80723 +       OUT_MAC0 = 0,
80724 +       OUT_MAC1,
80725 +       OUT_MAC2,
80726 +       OUT_MAC3,
80727 +       OUT_MAC4,
80728 +       OUT_MAC5,
80729 +       OUT_ETHTYP,
80730 +       OUT_VTAG0,
80731 +       OUT_VTAG1,
80732 +       OUT_ITAG0,
80733 +       OUT_ITAG1,      /*10 */
80734 +       OUT_ITAG2,
80735 +       OUT_ITAG3,
80736 +       OUT_IP0,
80737 +       OUT_IP1,
80738 +       OUT_IP2,
80739 +       OUT_IP3,
80740 +       OUT_SIP0,
80741 +       OUT_SIP1,
80742 +       OUT_SIP2,
80743 +       OUT_SIP3,       /*20*/
80744 +       OUT_SIP4,
80745 +       OUT_SIP5,
80746 +       OUT_SIP6,
80747 +       OUT_SIP7,
80748 +       OUT_DIP0,
80749 +       OUT_DIP1,
80750 +       OUT_DIP2,
80751 +       OUT_DIP3,
80752 +       OUT_DIP4,
80753 +       OUT_DIP5,       /*30*/
80754 +       OUT_DIP6,
80755 +       OUT_DIP7,
80756 +       OUT_SESID,
80757 +       OUT_PROT,
80758 +       OUT_APP0,
80759 +       OUT_APP1,
80760 +       OUT_IGMP0,
80761 +       OUT_IGMP1,
80762 +       OUT_IPOFF,      /*39*/
80763 +       OUT_NONE =  63
80764 +};
80765 +
80766 +// parser's microcode length type
80767 +#define INSTR   0
80768 +#define IPV6    1
80769 +#define LENACCU 2
80770 +
80771 +// parser's microcode flag type
80772 +enum {
80773 +       FLAG_ITAG =  0,
80774 +       FLAG_VLAN,
80775 +       FLAG_SNAP,
80776 +       FLAG_PPPOE,
80777 +       FLAG_IPV6,
80778 +       FLAG_IPV6FL,
80779 +       FLAG_IPV4,
80780 +       FLAG_IGMP,
80781 +       FLAG_TU,
80782 +       FLAG_HOP,
80783 +       FLAG_NN1,       /*10 */
80784 +       FLAG_NN2,
80785 +       FLAG_END,
80786 +       FLAG_NO,        /*13*/
80787 +};
80788 +
80789 +typedef struct {
80790 +   unsigned short val_3;
80791 +   unsigned short val_2;
80792 +   unsigned short val_1;
80793 +   unsigned short val_0;
80794 +} IFX_FLOW_PCE_MICROCODE_ROW;
80795 +
80796 +typedef IFX_FLOW_PCE_MICROCODE_ROW IFX_FLOW_PCE_MICROCODE[IFX_FLOW_PCE_MICROCODE_VALUES];
80797 +
80798 +/** Provides the address of the configured/fetched lookup table. */
80799 +typedef enum
80800 +{
80801 +       /** Parser microcode table */
80802 +       IFX_ETHSW_PCE_PARS_INDEX                = 0x00,
80803 +       IFX_ETHSW_PCE_ACTVLAN_INDEX             = 0x01,
80804 +       IFX_ETHSW_PCE_VLANMAP_INDEX             = 0x02,
80805 +       IFX_ETHSW_PCE_PPPOE_INDEX               = 0x03,
80806 +       IFX_ETHSW_PCE_PROTOCOL_INDEX    = 0x04,
80807 +       IFX_ETHSW_PCE_APPLICATION_INDEX = 0x05,
80808 +       IFX_ETHSW_PCE_IP_DASA_MSB_INDEX = 0x06,
80809 +       IFX_ETHSW_PCE_IP_DASA_LSB_INDEX = 0x07,
80810 +       IFX_ETHSW_PCE_PACKET_INDEX              = 0x08,
80811 +       IFX_ETHSW_PCE_PCP_INDEX                 = 0x09,
80812 +       IFX_ETHSW_PCE_DSCP_INDEX                = 0x0A,
80813 +       IFX_ETHSW_PCE_MAC_BRIDGE_INDEX  = 0x0B,
80814 +       IFX_ETHSW_PCE_MAC_DASA_INDEX    = 0x0C,
80815 +       IFX_ETHSW_PCE_MULTICAST_SW_INDEX= 0x0D,
80816 +       IFX_ETHSW_PCE_MULTICAST_HW_INDEX= 0x0E,
80817 +       IFX_ETHSW_PCE_TFLOW_INDEX               = 0x0F,
80818 +       IFX_ETHSW_PCE_REMARKING_INDEX   = 0x10,
80819 +       IFX_ETHSW_PCE_QUEUE_MAP_INDEX   = 0x11,
80820 +       IFX_ETHSW_PCE_METER_INS_0_INDEX = 0x12,
80821 +       IFX_ETHSW_PCE_METER_INS_1_INDEX = 0x13
80822 +}LOOKUP_TABLE_ADDRESS_t;
80823 +
80824 +
80825 +/** Description */
80826 +typedef enum
80827 +{
80828 +  /**  */
80829 +  IFX_ETHSW_LOOKUP_TABLE_ACCESS_OP_MODE_ADRD = 0,
80830 +  IFX_ETHSW_LOOKUP_TABLE_ACCESS_OP_MODE_ADWR = 1,
80831 +  IFX_ETHSW_LOOKUP_TABLE_ACCESS_OP_MODE_KSRD = 2,
80832 +  IFX_ETHSW_LOOKUP_TABLE_ACCESS_OP_MODE_KSWR = 3
80833 +}LOOKUP_TABLE_ACCESS_OPERATION_MODE_t;
80834 +
80835 +typedef struct
80836 +{
80837 +       /* key values */
80838 +       IFX_uint16_t key[8];
80839 +       /* mask nipples valid for the keys */
80840 +       IFX_uint16_t mask;
80841 +       /* values */
80842 +       IFX_uint16_t val[5];
80843 +       /* choose the related table */
80844 +       IFX_uint16_t table;
80845 +       /* address index/offset inside the table (zero based couting) */
80846 +       IFX_uint16_t table_index;
80847 +       /* type: mask (0) or range (1) */
80848 +       IFX_uint16_t type:1;
80849 +       /* entry is valid (1) or invalid (0) */
80850 +       IFX_uint16_t valid:1;
80851 +       /* entry belongs to group in case it is not zero */
80852 +       IFX_uint16_t group:4;
80853 +}IFX_ETHSW_XWAYFLOW_PCE_TABLE_ENTRY_t;
80854 +
80855 +
80856 +typedef struct
80857 +{
80858 +       /* Packet length */
80859 +       IFX_uint16_t    pkg_lng;
80860 +       /* Packet length range, in number of bytes */
80861 +       IFX_uint16_t    pkg_lng_rng;
80862 +}IFX_PCE_PKG_LNG_TBL_t;
80863 +
80864 +typedef struct
80865 +{
80866 +       /* MAC Address */
80867 +       IFX_uint8_t     mac[6];
80868 +       /* MAC Address Mask */
80869 +       IFX_uint16_t    mac_mask;
80870 +} IFX_PCE_DASA_MAC_TBL_t;
80871 +
80872 +typedef struct
80873 +{
80874 +       /* Application data */
80875 +       IFX_uint16_t    appl_data;
80876 +       /* Mode = mask: Application data mask/ Mode = range: Application data range */
80877 +       IFX_uint16_t    mask_range;
80878 +       /* Type Flag:  0 --> Mask/ 11-->Range */
80879 +       IFX_uint8_t             mask_range_type;
80880 +} IFX_PCE_APPL_TBL_t;
80881 +
80882 +typedef struct
80883 +{
80884 +   /* IP address byte 15:8 */
80885 +   IFX_uint8_t               ip_msb[8];
80886 +   /* Nibble mask */
80887 +   IFX_uint16_t              mask;
80888 +}IFX_PCE_IP_DASA_MSB_TBL_t;
80889 +
80890 +typedef struct
80891 +{
80892 +   /* IP address byte 7:0 */
80893 +   IFX_uint8_t               ip_lsb[8];
80894 +   /* Nibble mask */
80895 +   IFX_uint16_t              mask;
80896 +}IFX_PCE_IP_DASA_LSB_TBL_t;
80897 +
80898 +typedef struct
80899 +{
80900 +       union {
80901 +               /* Ethertype */
80902 +               IFX_uint16_t    ethertype;
80903 +               struct {
80904 +                       /* Protocol */
80905 +                       IFX_uint16_t    protocol:8;
80906 +                       /* Protocol Flags */
80907 +                       IFX_uint16_t    protocol_flags:8;
80908 +               } prot;
80909 +       } key;
80910 +       union {
80911 +               /* Ethertype Mask */
80912 +               IFX_uint16_t    ethertype_mask;
80913 +               struct {
80914 +                       /* reserved */
80915 +                       IFX_uint16_t    res:12;
80916 +                       /* Protocol Mask */
80917 +                       IFX_uint16_t    protocol_mask:2;
80918 +                       /* Protocol Flag Mask */
80919 +                       IFX_uint16_t    protocol_flag_mask:2;
80920 +               } prot;
80921 +       } mask;
80922 +}IFX_PCE_PTCL_TBL_t;
80923 +
80924 +typedef struct
80925 +{
80926 +       /* PPPoE session ID */
80927 +       IFX_uint16_t    sess_id;
80928 +}IFX_PCE_PPPOE_TBL_t;
80929 +
80930 +typedef struct
80931 +{
80932 +       /* DSCP value */
80933 +       IFX_uint16_t    dscp:7;
80934 +       /* PCP value */
80935 +       IFX_uint16_t    pcp:4;
80936 +       /* Packet length */
80937 +       IFX_uint16_t    pkt_lng_idx:5;
80938 +       /* Destination MAC address */
80939 +       IFX_uint16_t    dst_mac_addr_idx:8;
80940 +       /* Source MAC address */
80941 +       IFX_uint16_t    src_mac_addr_idx:8;
80942 +       /* Destination Application field */
80943 +       IFX_uint16_t    dst_appl_fld_idx:8;
80944 +       /* Source Application field */
80945 +       IFX_uint16_t    src_appl_fld_idx:8;
80946 +       /* DIP MSB */
80947 +       IFX_uint16_t    dip_msb_idx:8;
80948 +       /* DIP LSB */
80949 +       IFX_uint16_t    dip_lsb_idx:8;
80950 +       /* SIP MSB */
80951 +       IFX_uint16_t    sip_msb_idx:8;
80952 +       /* SIP LSB */
80953 +       IFX_uint16_t    sip_lsb_idx:8;
80954 +       /* IP protocol */
80955 +       IFX_uint16_t    ip_prot_idx:8;
80956 +       /* Ethertype */
80957 +       IFX_uint16_t    ethertype_idx:8;
80958 +       /* PPPoE */
80959 +       IFX_uint16_t    pppoe_idx:5;
80960 +       /* VLAN */
80961 +       IFX_uint16_t    vlan_idx:7;
80962 +       /* Port ID */
80963 +       IFX_uint16_t    port_id:8;
80964 +}IFX_PCE_TBL_t;
80965 +
80966 +typedef struct
80967 +{
80968 +       /* table reference counter */
80969 +       IFX_uint16_t                            pkg_lng_tbl_cnt[IFX_PCE_PKG_LNG_TBL_SIZE];
80970 +       IFX_uint16_t                            dasa_mac_tbl_cnt[IFX_PCE_DASA_MAC_TBL_SIZE];
80971 +       IFX_uint16_t                            appl_tbl_cnt[IFX_PCE_APPL_TBL_SIZE];
80972 +       IFX_uint16_t                            ip_dasa_msb_tbl_cnt[IFX_PCE_IP_DASA_MSB_TBL_SIZE];
80973 +       IFX_uint16_t                            ip_dasa_lsb_tbl_cnt[IFX_PCE_IP_DASA_LSB_TBL_SIZE];
80974 +       IFX_uint16_t                            ptcl_tbl_cnt[IFX_PCE_PTCL_TBL_SIZE];
80975 +       IFX_uint16_t                            pppoe_tbl_cnt[IFX_PCE_PPPOE_TBL_SIZE];
80976 +       IFX_uint16_t                            vlan_act_tbl_cnt[IFX_PCE_VLAN_ACT_TBL_SIZE];
80977 +       /* cached tables */
80978 +       IFX_PCE_PKG_LNG_TBL_t           pkg_lng_tbl[IFX_PCE_PKG_LNG_TBL_SIZE];
80979 +       IFX_PCE_DASA_MAC_TBL_t          dasa_mac_tbl[IFX_PCE_DASA_MAC_TBL_SIZE];
80980 +       IFX_PCE_APPL_TBL_t                      appl_tbl[IFX_PCE_APPL_TBL_SIZE];
80981 +       IFX_PCE_IP_DASA_MSB_TBL_t       ip_dasa_msb_tbl[IFX_PCE_IP_DASA_MSB_TBL_SIZE];
80982 +       IFX_PCE_IP_DASA_LSB_TBL_t       ip_dasa_lsb_tbl[IFX_PCE_IP_DASA_LSB_TBL_SIZE];
80983 +       IFX_PCE_PTCL_TBL_t                      ptcl_tbl[IFX_PCE_PTCL_TBL_SIZE];
80984 +       IFX_PCE_PPPOE_TBL_t                     pppoe_tbl[IFX_PCE_PPPOE_TBL_SIZE];
80985 +}IFX_PCE_HANDLE_t;
80986 +
80987 +typedef struct
80988 +{
80989 +       /* Parameter for the sub-tables */
80990 +       IFX_PCE_HANDLE_t                pce_sub_tbl;
80991 +       IFX_PCE_TBL_t                   pce_tbl[IFX_PCE_TBL_SIZE];
80992 +       IFX_FLOW_PCE_action_t   pce_act[IFX_PCE_TBL_SIZE];
80993 +       /* set if the entry is used */
80994 +       IFX_uint8_t                             pce_tbl_used[IFX_PCE_TBL_SIZE];
80995 +} IFX_PCE_t;
80996 +
80997 +/* Function Declaration */
80998 +IFX_int32_t ifx_pce_table_init(IFX_PCE_t *pPCEHandle);
80999 +IFX_int32_t ifx_pce_tm_pkg_lng_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_PKG_LNG_TBL_t *pPar);
81000 +IFX_int32_t ifx_pce_tm_pkg_lng_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81001 +IFX_int32_t ifx_pce_tm_pkg_lng_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_PKG_LNG_TBL_t *pPar);
81002 +IFX_int32_t ifx_pce_tm_dasa_mac_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_DASA_MAC_TBL_t *pPar);
81003 +IFX_int32_t ifx_pce_tm_dasa_mac_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81004 +IFX_int32_t ifx_pce_tm_dasa_mac_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_DASA_MAC_TBL_t *pPar);
81005 +IFX_int32_t ifx_pce_tm_appl_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_APPL_TBL_t *pPar);
81006 +IFX_int32_t ifx_pce_tm_appl_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81007 +IFX_int32_t ifx_pce_tm_appl_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_APPL_TBL_t *pPar);
81008 +IFX_int32_t ifx_pce_tm_ip_dasa_msb_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_IP_DASA_MSB_TBL_t *pPar);
81009 +IFX_int32_t ifx_pce_tm_ip_dasa_msb_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81010 +IFX_int32_t ifx_pce_tm_ip_dasa_msb_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_IP_DASA_MSB_TBL_t *pPar);
81011 +IFX_int32_t ifx_pce_tm_ip_dasa_lsb_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_IP_DASA_LSB_TBL_t *pPar);
81012 +IFX_int32_t ifx_pce_tm_ip_dasa_lsb_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81013 +IFX_int32_t ifx_pce_tm_ip_dasa_lsb_tbl_idx_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81014 +IFX_int32_t ifx_pce_tm_ip_dasa_msb_tbl_idx_delete(IFX_PCE_HANDLE_t *pTmHandle,IFX_uint32_t index);
81015 +IFX_int32_t ifx_pce_tm_ip_dasa_lsb_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_IP_DASA_LSB_TBL_t *pPar);
81016 +IFX_int32_t ifx_pce_tm_ip_dasa_lsb_tbl_index_search(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_IP_DASA_LSB_TBL_t *pPar);
81017 +IFX_int32_t ifx_pce_tm_ptcl_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_PTCL_TBL_t *pPar);
81018 +IFX_int32_t ifx_pce_tm_ptcl_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81019 +IFX_int32_t ifx_pce_tm_ptcl_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_PTCL_TBL_t *pPar);
81020 +IFX_int32_t ifx_pce_tm_pppoe_tbl_write(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_PPPOE_TBL_t *pPar);
81021 +IFX_int32_t ifx_pce_tm_pppoe_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81022 +IFX_int32_t ifx_pce_tm_pppoe_tbl_read(IFX_PCE_HANDLE_t *pTmHandle, IFX_int32_t index, IFX_PCE_PPPOE_TBL_t *pPar);
81023 +IFX_int32_t ifx_pce_tm_vlan_act_tbl_delete(IFX_PCE_HANDLE_t *pTmHandle, IFX_uint32_t index);
81024 +IFX_int32_t ifx_pce_tm_print_tables(IFX_PCE_HANDLE_t *pTmHandle);
81025 +IFX_int32_t get_ifx_pce_tm_vlan_act_tbl_index(IFX_PCE_HANDLE_t *pTmHandle,IFX_uint8_t index);
81026 +IFX_int32_t ifx_pce_pattern_delete(IFX_PCE_t *pHandle, IFX_uint32_t index);
81027 +IFX_int32_t ifx_pce_action_delete(IFX_PCE_t *pHandle, IFX_uint32_t index);
81028 +IFX_int32_t ifx_pce_rule_read(IFX_PCE_t *pHandle, IFX_FLOW_PCE_rule_t *pPar);
81029 +IFX_int32_t ifx_pce_rule_write(IFX_PCE_t *pHandle, IFX_FLOW_PCE_rule_t *pPar);
81030 +IFX_return_t ifx_ethsw_xwayflow_pce_table_write(IFX_void_t *pDevCtx, IFX_ETHSW_XWAYFLOW_PCE_TABLE_ENTRY_t *pData);
81031 +IFX_return_t ifx_ethsw_xwayflow_pce_table_read(IFX_void_t *pDevCtx, IFX_ETHSW_XWAYFLOW_PCE_TABLE_ENTRY_t *pData);
81032 +IFX_return_t ifx_ethsw_xwayflow_pce_table_cam_write(IFX_void_t *pDevCtx, IFX_ETHSW_XWAYFLOW_PCE_TABLE_ENTRY_t *pData);
81033 +
81034 +IFX_int32_t find_software_tbl_entry(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_IP_DASA_LSB_TBL_t *pPar);
81035 +IFX_int32_t find_software_msb_tbl_entry(IFX_PCE_HANDLE_t *pTmHandle, IFX_PCE_IP_DASA_MSB_TBL_t *pPar);
81036 +extern IFX_uint32_t ifx_ethsw_ll_DirectAccessRead(IFX_void_t *pDevCtx, IFX_int16_t Offset, IFX_int16_t Shift, IFX_int16_t Size, IFX_uint32_t * value);
81037 +extern IFX_return_t ifx_ethsw_ll_DirectAccessWrite(IFX_void_t *pDevCtx, IFX_int16_t Offset, IFX_int16_t Shift, IFX_int16_t Size, IFX_uint32_t value);
81038 +
81039 +/* Micro Code Load */
81040 +//IFX_return_t IFX_VR9_Switch_PCE_Micro_Code_Int(IFX_void_t);
81041 +IFX_return_t IFX_VR9_Switch_PCE_Micro_Code_Int(IFX_void_t *pDevCtx);
81042 +
81043 +/* Debug Funtion */
81044 +IFX_int32_t ifx_pce_print_tables(IFX_PCE_t *pHandle);
81045 +#endif /* _IFX_ETHSW_PCE_H_ */
81046 diff --git a/include/switch_api/ifx_ethsw_pm.h b/include/switch_api/ifx_ethsw_pm.h
81047 new file mode 100644
81048 index 0000000..f021020
81049 --- /dev/null
81050 +++ b/include/switch_api/ifx_ethsw_pm.h
81051 @@ -0,0 +1,63 @@
81052 +/****************************************************************************
81053 +                              Copyright (c) 2010
81054 +                            Lantiq Deutschland GmbH
81055 +                     Am Campeon 3; 85579 Neubiberg, Germany
81056 +
81057 +  For licensing information, see the file 'LICENSE' in the root folder of
81058 +  this software module.
81059 +
81060 + *****************************************************************************
81061 +   \file ifx_ethsw_pm.h
81062 +   \remarks power management header file
81063 + ****************************************************************************/
81064 +#ifndef _IFX_ETHSW_PM_H_
81065 +#define _IFX_ETHSW_PM_H_
81066 +
81067 +#include <ifx_ethsw_api.h>
81068 +#include <linux/sched.h>
81069 +#include <linux/kthread.h>
81070 +
81071 +#if 0
81072 +// Support power management of external Tantos3G
81073 +typedef enum
81074 +{
81075 +       IFX_ETHSW_PM_MODULENR_TANTOS3G  = 1,
81076 +    IFX_ETHSW_PM_MODULENR_GSWIP                = 2,
81077 +    IFX_ETHSW_PM_MODULENR_MAX          = 3
81078 +} IFX_PSB6970__t;
81079 +#endif
81080 +
81081 +#define                IFX_ETHSW_PM_MODULENR_TANTOS3G  0x10
81082 +#define                IFX_ETHSW_PM_MODULENR_GSWIP             0x20
81083 +
81084 +typedef struct {
81085 +       IFX_void_t                  *pCoreDev;
81086 +    IFX_boolean_t               bPMThreadEnable;
81087 +#ifndef IFXOS_SUPPORT
81088 +       struct task_struct          *pPMThread;
81089 +    wait_queue_head_t           PHY_wait;
81090 +#endif
81091 +#ifdef CONFIG_IFX_ETHSW_API_COC_PMCU
81092 +       IFX_void_t                  *pPmcuCtx;
81093 +#endif
81094 +    IFX_void_t                  *pPlatCtx;
81095 +} IFX_ETHSW_PM_CTX_t;
81096 +
81097 +#ifdef IFXOS_SUPPORT
81098 +       #define IFX_ETHSW_STACKSIZE 2048
81099 +       #define IFX_ETHSW_PRIORITY  64
81100 +       IFXOS_ThreadCtrl_t PHY_ThrCntrl;
81101 +#endif
81102 +
81103 +IFX_void_t *IFX_ETHSW_PM_powerManegementInit(IFX_void_t *pDev, IFX_uint8_t nModuleNr);
81104 +IFX_return_t IFX_ETHSW_PM_powerManegementCleanUp(IFX_void_t *pCtx);
81105 +IFX_boolean_t IFX_ETHSW_PM_powerManegementStatusGet(IFX_void_t *pCtx);
81106 +IFX_return_t IFX_ETHSW_powerStateD0(IFX_void_t *pCtx);
81107 +IFX_return_t IFX_ETHSW_powerStateD1(IFX_void_t *pCtx);
81108 +IFX_return_t IFX_ETHSW_powerManagementActivated(IFX_void_t *pCtx);
81109 +IFX_return_t IFX_ETHSW_powerManagementDeActivated(IFX_void_t *pCtx);
81110 +IFX_return_t IFX_ETHSW_PM_linkForceSet(IFX_void_t *pCtx, IFX_uint8_t nPHYIdx, IFX_boolean_t bLinkForce);
81111 +//IFX_return_t IFX_PSB6970_allPHY_powerup(IFX_void_t *pDevCtx);
81112 +//IFX_return_t IFX_PSB6970_allPHY_powerdown(IFX_void_t *pDevCtx);
81113 +
81114 +#endif    /* _IFX_ETHSW_PM_H_ */
81115 diff --git a/include/switch_api/ifx_ethsw_pm_plat.h b/include/switch_api/ifx_ethsw_pm_plat.h
81116 new file mode 100644
81117 index 0000000..3175cd6
81118 --- /dev/null
81119 +++ b/include/switch_api/ifx_ethsw_pm_plat.h
81120 @@ -0,0 +1,63 @@
81121 +/****************************************************************************
81122 +                              Copyright (c) 2010
81123 +                            Lantiq Deutschland GmbH
81124 +                     Am Campeon 3; 85579 Neubiberg, Germany
81125 +
81126 +  For licensing information, see the file 'LICENSE' in the root folder of
81127 +  this software module.
81128 +
81129 + *****************************************************************************
81130 +   \file ifx_ethsw_pm_plat.h
81131 +   \remarks power management header file for platform dependency.
81132 + ****************************************************************************/
81133 +#ifndef _IFX_ETHSW_PM_PLAT_H_
81134 +#define _IFX_ETHSW_PM_PLAT_H_
81135 +#include <ifx_ethsw_api.h>
81136 +
81137 +/*********************************************/
81138 +/* Structure and Enumeration Type Defintions */
81139 +/*********************************************/
81140 +#if defined(CONFIG_VR9)
81141 +       #define PHY_NO 6
81142 +#endif /* CONFIG_VR9 */
81143 +#if defined(CONFIG_AR9)
81144 +       #define PHY_NO 5
81145 +#endif /* CONFIG_AR9 */
81146 +typedef struct {
81147 +       IFX_boolean_t           bStatus; // for debug
81148 +       IFX_boolean_t           bLinkForce;
81149 +       IFX_uint8_t                     nPHYAddr;
81150 +} IFX_ETHSW_PHY_t;
81151 +
81152 +typedef struct {
81153 +    IFX_void_t                 *pPMCtx;
81154 +    IFX_uint8_t                        nPHYNum;
81155 +    IFX_ETHSW_PHY_t            PHY[PHY_NO];
81156 +} IFX_ETHSW_PMPlatCTX_t;
81157 +
81158 +/************************/
81159 +/* Function Propotype   */
81160 +/************************/
81161 +IFX_void_t *IFX_ETHSW_PM_PLAT_Init(IFX_void_t *pCtx, IFX_uint8_t nModuleNr);
81162 +IFX_return_t IFX_ETHSW_PM_PLAT_CleanUp(IFX_void_t *pCtx);
81163 +IFX_boolean_t IFX_ETHSW_PHY_MDstatusGet(IFX_void_t *pDevCtx, IFX_uint8_t nPHYAddr);
81164 +IFX_boolean_t IFX_ETHSW_PHY_statusSet(IFX_void_t *pDevCtx, IFX_uint8_t nPHYIdx, IFX_boolean_t bStatus);
81165 +IFX_boolean_t IFX_ETHSW_PHY_statusGet(IFX_void_t *pDevCtx, IFX_uint8_t nPHYIdx);
81166 +IFX_return_t IFX_ETHSW_PHY_powerDown(IFX_void_t *pDevCtx, IFX_uint8_t nPHYNum);
81167 +IFX_return_t IFX_ETHSW_PHY_powerUp(IFX_void_t *pDevCtx, IFX_uint8_t nPHYNum);
81168 +IFX_return_t IFX_ETHSW_AllPHY_powerDown(IFX_void_t *pDevCtx, IFX_void_t *pPlatCtx);
81169 +IFX_return_t IFX_ETHSW_AllPHY_powerUp(IFX_void_t *pDevCtx, IFX_void_t *pPlatCtx);
81170 +IFX_int_t IFX_ETHSW_AllPHY_LinkStatus(IFX_void_t *pDevCtx, IFX_void_t *pPlatCtx);
81171 +IFX_return_t IFX_ETHSW_PM_PLAT_linkForceSet(IFX_void_t *pPlatCtx, IFX_uint8_t nPHYIdx, IFX_boolean_t bLinkForce);
81172 +IFX_return_t IFX_ETHSW_PM_PLAT_linkForceGet(IFX_void_t *pPlatCtx, IFX_uint8_t nPHYIdx, IFX_boolean_t *pLinkForce);
81173 +IFX_return_t IFX_ETHSW_PHY_Link_Up(IFX_void_t *pCtx);
81174 +IFX_int_t IFX_ETHSW_PHY_Link_Status(IFX_void_t *pCtx);
81175 +IFX_return_t IFX_ETHSW_PHY_Link_Down(IFX_void_t *pCtx);
81176 +IFX_return_t IFX_ETHSW_EXT_PHY_Link_Up(IFX_void_t *pCtx) ;
81177 +IFX_return_t IFX_ETHSW_INT_PHY_Link_Down(IFX_void_t *pCtx);
81178 +IFX_return_t IFX_ETHSW_EXT_PHY_Link_Down(IFX_void_t *pCtx);
81179 +IFX_return_t IFX_ETHSW_INT_PHY_Link_Up(IFX_void_t *pCtx);
81180 +IFX_return_t IFX_ETHSW_AllintPHY_powerUp(IFX_void_t *pDevCtx, IFX_void_t *pPlatCtx);
81181 +IFX_return_t IFX_ETHSW_AllextPHY_powerUp(IFX_void_t *pDevCtx, IFX_void_t *pPlatCtx);
81182 +
81183 +#endif    /* _IFX_ETHSW_PM_PLAT_H_ */
81184 diff --git a/include/switch_api/ifx_ethsw_pm_pmcu.h b/include/switch_api/ifx_ethsw_pm_pmcu.h
81185 new file mode 100644
81186 index 0000000..a1e3198
81187 --- /dev/null
81188 +++ b/include/switch_api/ifx_ethsw_pm_pmcu.h
81189 @@ -0,0 +1,36 @@
81190 +/****************************************************************************
81191 +                              Copyright (c) 2010
81192 +                            Lantiq Deutschland GmbH
81193 +                     Am Campeon 3; 85579 Neubiberg, Germany
81194 +
81195 +  For licensing information, see the file 'LICENSE' in the root folder of
81196 +  this software module.
81197 +
81198 + *****************************************************************************
81199 +   \file ifx_ethsw_pm_pmcu.h
81200 +   \remarks power management header file
81201 + ****************************************************************************/
81202 +#ifndef _IFX_ETHSW_PM_PMCU_H_
81203 +#define _IFX_ETHSW_PM_PMCU_H_
81204 +
81205 +#include <ifx_ethsw_api.h>
81206 +#include <ifx_pmcu.h>
81207 +
81208 +/*********************************************/
81209 +/* Structure and Enumeration Type Defintions */
81210 +/*********************************************/
81211 +typedef struct {
81212 +       IFX_void_t          *pPMCtx;
81213 +       IFX_PMCU_STATE_t        ePMCU_State;
81214 +       IFX_uint8_t             nModuleNr;
81215 +} IFX_ETHSW_PM_PMCUCtx_t;
81216 +
81217 +
81218 +/************************/
81219 +/* Function Declaration */
81220 +/************************/
81221 +IFX_void_t *IFX_ETHSW_PM_PMCU_Init(IFX_void_t *pCtx, IFX_uint8_t nModuleNr);
81222 +IFX_return_t IFX_ETHSW_PM_PMCU_CleanUp(IFX_void_t *pCtx);
81223 +IFX_return_t IFX_ETHSW_PM_PMCU_StateReq(IFX_PMCU_STATE_t newState);
81224 +
81225 +#endif    /* _IFX_ETHSW_PM_PMCU_H_ */
81226 diff --git a/include/switch_api/ifx_ethsw_ral.h b/include/switch_api/ifx_ethsw_ral.h
81227 new file mode 100644
81228 index 0000000..20c7094
81229 --- /dev/null
81230 +++ b/include/switch_api/ifx_ethsw_ral.h
81231 @@ -0,0 +1,56 @@
81232 +/****************************************************************************
81233 +                              Copyright (c) 2010
81234 +                            Lantiq Deutschland GmbH
81235 +                     Am Campeon 3; 85579 Neubiberg, Germany
81236 +
81237 +  For licensing information, see the file 'LICENSE' in the root folder of
81238 +  this software module.
81239 +
81240 + *****************************************************************************
81241 +   \file ifx_ethsw_ral.h
81242 +   \remarks Register Access Layer header file, for Infineon Ethernet switch
81243 +            drivers
81244 + *****************************************************************************/
81245 +#ifndef _IFX_ETHSW_RAL_H_
81246 +#define _IFX_ETHSW_RAL_H_
81247 +
81248 +#include "ifx_ethsw_api.h"
81249 +
81250 +#define REG32_ACCESS(addr)                                     *((volatile IFX_int32_t *)(addr))
81251 +
81252 +#define IFX_PSB6970_AR9_BASEADDR               (KSEG1 | 0x1E108000)
81253 +#define IFX_PSB6970_TANTOS_3G_BASEADDR     (KSEG1 | 0x1E1080CC)
81254 +#define IFX_DANUBE_PPE_BASEADDR                    (KSEG1 | 0x1E191804)
81255 +#define IFX_AMAZON_SE_PPE_BASEADDR             (KSEG1 | 0x1E191804)
81256 +
81257 +#define IFX_PSB6970_MDIO_OP_SHIFT        10
81258 +#define IFX_PSB6970_MDIO_MBUSY_SHIFT     15
81259 +#define IFX_PSB6970_MDIO_WD_SHIFT        16
81260 +#define IFX_PSB6970_MDIO_READ_OPERATION  0x02
81261 +#define IFX_PSB6970_MDIO_WRITE_OPERATION 0x01
81262 +
81263 +#define IFX_DANUBE_MDIO_RA_SHIFT            31
81264 +#define IFX_DANUBE_MDIO_RW_SHIFT            30
81265 +#define IFX_DANUBE_MDIO_REGADDR_SHIFT       16
81266 +#define IFX_AMAZON_SE_MDIO_RA_SHIFT         31
81267 +#define IFX_AMAZON_SE_MDIO_RW_SHIFT         30
81268 +#define IFX_AMAZON_SE_MDIO_REGADDR_SHIFT    16
81269 +typedef struct
81270 +{
81271 +       IFX_return_t                (* register_write)(IFX_void_t *, IFX_int32_t, IFX_uint32_t);
81272 +       IFX_return_t                (* register_read)(IFX_void_t *, IFX_int32_t, IFX_uint32_t *);
81273 +       IFX_PSB6970_devType_t       eDev;
81274 +       IFX_uint32_t                nBaseAddress;
81275 +} IFX_PSB6970_RAL_Dev_t;
81276 +
81277 +typedef struct
81278 +{
81279 +       IFX_PSB6970_devType_t       eDev;
81280 +}IFX_PSB6970_RAL_Init_t;
81281 +
81282 +IFX_return_t IFX_PSB6970_RAL_Register_DirectRead(IFX_void_t *pDevCtx , IFX_int32_t RegAddr, IFX_uint32_t * value);
81283 +IFX_return_t IFX_PSB6970_RAL_Register_DirectWrite(IFX_void_t *pDevCtx , IFX_int32_t RegAddr, IFX_uint32_t value);
81284 +IFX_return_t IFX_PSB6970_RAL_Register_MDIORead(IFX_void_t *pDevCtx , IFX_int32_t RegAddr, IFX_uint32_t * value);
81285 +IFX_return_t IFX_PSB6970_RAL_Register_MDIOWrite(IFX_void_t *pDevCtx , IFX_int32_t RegAddr, IFX_uint32_t value);
81286 +IFX_void_t *IFX_PSB6970_RAL_init(IFX_PSB6970_RAL_Init_t *pInit);
81287 +#endif    /* _IFX_ETHSW_RAL_H_ */
81288 diff --git a/include/switch_api/ifx_ethsw_reg_access.h b/include/switch_api/ifx_ethsw_reg_access.h
81289 new file mode 100644
81290 index 0000000..f2f00ce
81291 --- /dev/null
81292 +++ b/include/switch_api/ifx_ethsw_reg_access.h
81293 @@ -0,0 +1,38 @@
81294 +/****************************************************************************
81295 +                              Copyright (c) 2010
81296 +                            Lantiq Deutschland GmbH
81297 +                     Am Campeon 3; 85579 Neubiberg, Germany
81298 +
81299 +  For licensing information, see the file 'LICENSE' in the root folder of
81300 +  this software module.
81301 +
81302 + *****************************************************************************
81303 +   \file ifx_ethsw_reg_access.h"
81304 +   \remarks
81305 + *****************************************************************************/
81306 +#ifndef _IFX_ETHSW_REG_ACCESS_H
81307 +#define _IFX_ETHSW_REG_ACCESS_H
81308 +
81309 +#include "ifx_ethsw_api.h"
81310 +#include "ifx_ethsw_vr9_reg_access.h"
81311 +
81312 +#define VR9_BASE_ADDRESS                                 (KSEG1 | 0x1E108000)
81313 +#define VR9_REG32_ACCESS(addr)                            *((volatile IFX_int32_t *)(addr))
81314 +
81315 +typedef struct
81316 +{
81317 +        IFX_return_t                (* register_write)(IFX_void_t *, IFX_int16_t, IFX_int16_t, IFX_int16_t, IFX_uint32_t);
81318 +        IFX_uint32_t                (* register_read)(IFX_void_t *, IFX_int16_t , IFX_int16_t , IFX_int16_t , IFX_uint32_t *);
81319 +        IFX_FLOW_devType_t                                     eDev;
81320 +        IFX_uint32_t                nBaseAddress;
81321 +} IFX_FLOW_RAL_Dev_t;
81322 +
81323 +typedef struct
81324 +{
81325 +        IFX_FLOW_devType_t       eDev;
81326 +}IFX_FLOW_RAL_Init_t;
81327 +
81328 +IFX_void_t *IFX_FLOW_RAL_init(IFX_FLOW_RAL_Init_t *pInit);
81329 +
81330 +
81331 +#endif    /* _IFX_ETHSW_REG_ACCESS.H */
81332 diff --git a/include/switch_api/ifx_ethsw_rml.h b/include/switch_api/ifx_ethsw_rml.h
81333 new file mode 100644
81334 index 0000000..109aee6
81335 --- /dev/null
81336 +++ b/include/switch_api/ifx_ethsw_rml.h
81337 @@ -0,0 +1,49 @@
81338 +/****************************************************************************
81339 +                              Copyright (c) 2010
81340 +                            Lantiq Deutschland GmbH
81341 +                     Am Campeon 3; 85579 Neubiberg, Germany
81342 +
81343 +  For licensing information, see the file 'LICENSE' in the root folder of
81344 +  this software module.
81345 +
81346 + *****************************************************************************
81347 +   \file ifx_ethsw_rml.h
81348 +   \remarks Register Mapping Layer header file, for Infineon Ethernet switch
81349 +            drivers
81350 + *****************************************************************************/
81351 +#ifndef _IFX_ETHSW_RML_H_
81352 +#define _IFX_ETHSW_RML_H_
81353 +
81354 +#include "ifx_ethsw_api.h"
81355 +
81356 +typedef struct
81357 +{
81358 +       IFX_return_t                (* register_read)(IFX_void_t *, IFX_int32_t, IFX_uint32_t *);
81359 +       IFX_return_t                (* register_write)(IFX_void_t *, IFX_int32_t, IFX_uint32_t);
81360 +       IFX_void_t                  *pRegAccessHandle;
81361 +       IFX_uint32_t                nBaseAddress;
81362 +       IFX_ETHSW_regMapper_t           *tableHandle;
81363 +} IFX_PSB6970_RML_Dev_t;
81364 +
81365 +typedef struct
81366 +{
81367 +       IFX_return_t                            (* register_read)(IFX_void_t *, IFX_int32_t, IFX_uint32_t *);
81368 +       IFX_return_t                            (* register_write)(IFX_void_t *, IFX_int32_t, IFX_uint32_t);
81369 +       IFX_void_t                              *pRegAccessHandle;
81370 +       IFX_uint32_t                            nBaseAddress;
81371 +       IFX_PSB6970_devType_t                           eDev;
81372 +}IFX_PSB6970_RML_Init_t;
81373 +
81374 +
81375 +IFX_return_t IFX_PSB6970_RML_RegisterGet(IFX_void_t *pDevCtx , IFX_int32_t RegAddr, IFX_uint32_t * value);
81376 +IFX_return_t IFX_PSB6970_RML_RegisterSet(IFX_void_t *pDevCtx , IFX_int32_t RegAddr, IFX_uint32_t value);
81377 +IFX_return_t IFX_PSB6970_RML_Read(IFX_void_t * pDevCtx,
81378 +                                                                       IFX_ETHSW_regMapperSelector_t commonbit,
81379 +                                                                       IFX_uint32_t portIdx,
81380 +                                                                       IFX_uint32_t *pvalue);
81381 +IFX_return_t IFX_PSB6970_RML_Write(IFX_void_t *pDevCtx,
81382 +                                                       IFX_ETHSW_regMapperSelector_t commonbit,
81383 +                                                       IFX_uint32_t portIdx,
81384 +                                                       IFX_uint32_t value);
81385 +IFX_void_t *IFX_PSB6970_RML_init(IFX_PSB6970_RML_Init_t *pInit);
81386 +#endif    /* _IFX_ETHSW_RML_H_ */
81387 diff --git a/include/switch_api/ifx_ethsw_vr9_reg_access.h b/include/switch_api/ifx_ethsw_vr9_reg_access.h
81388 new file mode 100644
81389 index 0000000..e6fce10
81390 --- /dev/null
81391 +++ b/include/switch_api/ifx_ethsw_vr9_reg_access.h
81392 @@ -0,0 +1,23 @@
81393 +/****************************************************************************
81394 +                              Copyright (c) 2010
81395 +                            Lantiq Deutschland GmbH
81396 +                     Am Campeon 3; 85579 Neubiberg, Germany
81397 +
81398 +  For licensing information, see the file 'LICENSE' in the root folder of
81399 +  this software module.
81400 +
81401 + *****************************************************************************
81402 +   \file ifx_ethsw_reg_access.h"
81403 +   \remarks
81404 + *****************************************************************************/
81405 +#ifndef _IFX_ETHSW_REG_ACCESS_H
81406 +#define _IFX_ETHSW_REG_ACCESS_H
81407 +
81408 +#include "ifx_types.h"
81409 +
81410 +IFX_int32_t ifx_ethsw_ll_DirectAccessRead
81411 +(IFX_void_t *pDevCtx, IFX_int16_t Offset, IFX_int16_t Shift, IFX_int16_t Size, IFX_uint32_t * value);
81412 +IFX_return_t ifx_ethsw_ll_DirectAccessWrite
81413 +(IFX_void_t *pDevCtx, IFX_int16_t Offset, IFX_int16_t Shift, IFX_int16_t Size, IFX_uint32_t value);
81414 +
81415 +#endif    /* _IFX_ETHSW_REG_ACCESS.H */
81416 diff --git a/include/switch_api/ifx_switch_ll.h b/include/switch_api/ifx_switch_ll.h
81417 new file mode 100644
81418 index 0000000..47b8aff
81419 --- /dev/null
81420 +++ b/include/switch_api/ifx_switch_ll.h
81421 @@ -0,0 +1,101 @@
81422 +/****************************************************************************
81423 +                              Copyright (c) 2010
81424 +                            Lantiq Deutschland GmbH
81425 +                     Am Campeon 3; 85579 Neubiberg, Germany
81426 +
81427 +  For licensing information, see the file 'LICENSE' in the root folder of
81428 +  this software module.
81429 +
81430 + *****************************************************************************
81431 +   \file ifx_ethsw_ll.h"
81432 +   \remarks
81433 + *****************************************************************************/
81434 +
81435 +#ifndef _IFX_ETHSW_LL_ACCESS_H_
81436 +#define _IFX_ETHSW_LL_ACCESS_H_
81437 +
81438 +#include "ifx_ethsw.h"
81439 +#include "regmapper.h"
81440 +
81441 +#define INTERNAL_ACCESS                0
81442 +#define EXTERNAL_ACCESS                1
81443 +
81444 +#define AMAZON_S_SW                                            (KSEG1 | 0x1E108000)
81445 +#define BASE_ADDRESS                                            (KSEG1 | 0x1E108000)
81446 +#define REG32_ACCESS(addr)                                     *((volatile IFX_int32_t *)(addr))
81447 +#define AMAZON_S_SW_REG(off)                           ((volatile IFX_int32_t*)(AMAZON_S_SW + (off)))
81448 +
81449 +
81450 +#define IFX_DEV_TANTOS_3G_BASEADDR             AMAZON_S_SW_REG(0x0cc)
81451 +#define IFX_DEV_AR9_BASEADDR                           AMAZON_S_SW_REG(0x000)
81452 +
81453 +
81454 +typedef enum
81455 +{
81456 +       IFX_RML_DEV_TANTOS_3G,
81457 +       IFX_RML_DEV_AR9
81458 +} IFX_RML_Dev_t;
81459 +
81460 +typedef struct
81461 +{
81462 +       /** ?? */
81463 +       IFX_return_t                                    (* register_write)(IFX_void_t *, IFX_int32_t, IFX_uint32_t );
81464 +       /** ?? */
81465 +       IFX_int32_t                                     (* register_read)(IFX_ETHSW_regMapper_t *, IFX_int32_t, IFX_uint32_t *);
81466 +       /** ?? */
81467 +       IFX_void_t                                      * pRegAccessHandle;
81468 +       /** ?? */
81469 +       IFX_uint32_t                                    nBaseAddress;
81470 +       /** ?? */
81471 +       IFX_RML_Dev_t                           eDev;
81472 +       /** Low Level Ethernet Switch driverName */
81473 +       IFX_char_t                                      *drvName;
81474 +} IFX_ETHSW_RML_Init_t;
81475 +
81476 +
81477 +typedef struct
81478 +{
81479 +       /** ?? */
81480 +       IFX_return_t                                    (* register_write)(IFX_void_t *, IFX_int32_t, IFX_uint32_t );
81481 +       /** ?? */
81482 +       IFX_int32_t                                     (* register_read)(IFX_ETHSW_regMapper_t *, IFX_int32_t, IFX_uint32_t *);
81483 +       /** ?? */
81484 +       IFX_void_t                                      *pRegAccessHandle;
81485 +       /** ?? */
81486 +       IFX_uint32_t                                    nBaseAddress;
81487 +       /** ?? */
81488 +       IFX_RML_Dev_t                           eDev;
81489 +       /** ?? */
81490 +       IFX_ETHSW_regMapper_t           *tableHandle;
81491 +} RML_Dev_t;
81492 +
81493 +
81494 +/* AMAZON_S GPORT SWITCH Register */
81495 +
81496 +#define AMAZON_S_BASEADDR                             (KSEG1 | 0x1E108000)
81497 +#define AMAZON_S_DF_PORTMAP                               (AMAZON_S_BASEADDR + 0x02C)
81498 +
81499 +
81500 +IFX_return_t IFX_ethsw_RML_Read(RML_Dev_t* pCxtHandle,
81501 +                                                                       IFX_ETHSW_regMapperSelector_t commonbit,
81502 +                                                                       IFX_uint32_t portIdx,
81503 +                                                                       IFX_uint32_t *value);
81504 +IFX_return_t IFX_ethsw_RML_Write(RML_Dev_t *pCxtHandle,
81505 +                                                       IFX_ETHSW_regMapperSelector_t commonbit,
81506 +                                                       IFX_uint32_t portIdx,
81507 +                                                       IFX_uint32_t value);
81508 +
81509 +IFX_return_t IFX_ethsw_RML_Tantos3G_Read(RML_Dev_t* pCxtHandle,
81510 +                                                                       IFX_ETHSW_regMapperSelector_t commonbit,
81511 +                                                                       IFX_uint32_t portIdx,
81512 +                                                                       IFX_uint32_t *value);
81513 +
81514 +IFX_return_t IFX_ethsw_RML_Tantos3G_Write(RML_Dev_t *pCxtHandle,
81515 +                                                       IFX_ETHSW_regMapperSelector_t commonbit,
81516 +                                                       IFX_uint32_t portIdx,
81517 +                                                       IFX_uint32_t value);
81518 +
81519 +IFX_return_t IFX_Register_RML_init(IFX_ETHSW_RML_Init_t *pInit);
81520 +
81521 +#endif
81522 +
81523 diff --git a/include/switch_api/ifx_types.h b/include/switch_api/ifx_types.h
81524 new file mode 100644
81525 index 0000000..c28aaae
81526 --- /dev/null
81527 +++ b/include/switch_api/ifx_types.h
81528 @@ -0,0 +1,118 @@
81529 +#ifndef _IFX_TYPES_H
81530 +#define _IFX_TYPES_H
81531 +/****************************************************************************
81532 +                              Copyright (c) 2010
81533 +                            Lantiq Deutschland GmbH
81534 +                     Am Campeon 3; 85579 Neubiberg, Germany
81535 +
81536 +  For licensing information, see the file 'LICENSE' in the root folder of
81537 +  this software module.
81538 +
81539 + *****************************************************************************
81540 +   Module      : ifx_types.h
81541 +*******************************************************************************/
81542 +
81543 +/** \defgroup IFX_BASIC_TYPES Basic IFX Data Types
81544 +    This section describes the basic IFX data type definitions.*/
81545 +/*@{*/
81546 +
81547 +/** This is the character datatype. */
81548 +typedef char            IFX_char_t;
81549 +/** This is the integer datatype. */
81550 +typedef signed int      IFX_int_t;
81551 +/** This is the unsigned integer datatype. */
81552 +typedef unsigned int    IFX_uint_t;
81553 +
81554 +/** This is the unsigned 8-bit datatype. */
81555 +typedef unsigned char   IFX_uint8_t;
81556 +/** This is the signed 8-bit datatype. */
81557 +typedef signed char     IFX_int8_t;
81558 +/** This is the unsigned 16-bit datatype. */
81559 +typedef unsigned short  IFX_uint16_t;
81560 +/** This is the signed 16-bit datatype. */
81561 +typedef signed short    IFX_int16_t;
81562 +/** This is the unsigned 32-bit datatype. */
81563 +typedef unsigned int    IFX_uint32_t;
81564 +/** This is the signed 32-bit datatype. */
81565 +typedef signed int      IFX_int32_t;
81566 +/** This is the unsigned 64-bit datatype. */
81567 +typedef unsigned long long int    IFX_uint64_t;
81568 +/** This is the signed 64-bit datatype. */
81569 +typedef signed long long int      IFX_int64_t;
81570 +/** This is the float datatype. */
81571 +typedef float           IFX_float_t;
81572 +/** This is the void datatype. */
81573 +typedef void            IFX_void_t;
81574 +
81575 +/** This is the volatile unsigned 8-bit datatype. */
81576 +typedef volatile IFX_uint8_t  IFX_vuint8_t;
81577 +/** This is the volatile signed 8-bit datatype. */
81578 +typedef volatile IFX_int8_t   IFX_vint8_t;
81579 +/** This is the volatile unsigned 16-bit datatype. */
81580 +typedef volatile IFX_uint16_t IFX_vuint16_t;
81581 +/** This is the volatile signed 16-bit datatype. */
81582 +typedef volatile IFX_int16_t  IFX_vint16_t;
81583 +/** This is the volatile unsigned 32-bit datatype. */
81584 +typedef volatile IFX_uint32_t IFX_vuint32_t;
81585 +/** This is the volatile signed 32-bit datatype. */
81586 +typedef volatile IFX_int32_t  IFX_vint32_t;
81587 +/** This is the volatile unsigned 64-bit datatype. */
81588 +typedef volatile IFX_uint64_t IFX_vuint64_t;
81589 +/** This is the volatile signed 64-bit datatype. */
81590 +typedef volatile IFX_int64_t  IFX_vint64_t;
81591 +/** This is the volatile float datatype. */
81592 +typedef volatile IFX_float_t  IFX_vfloat_t;
81593 +
81594 +
81595 +/** A type for handling boolean issues. */
81596 +typedef enum {
81597 +   /** False. */
81598 +   IFX_FALSE = 0,
81599 +   /** True. */
81600 +   IFX_TRUE = 1
81601 +} IFX_boolean_t;
81602 +
81603 +
81604 +/** This type is used for parameters that should enable and disable a
81605 +dedicated feature. */
81606 +typedef enum {
81607 +   /** Disable. */
81608 +   IFX_DISABLE = 0,
81609 +   /** Enable. */
81610 +   IFX_ENABLE = 1
81611 +} IFX_enDis_t;
81612 +
81613 +/** This type is used for parameters that should enable and disable a dedicated
81614 + feature. */
81615 +typedef IFX_enDis_t IFX_operation_t;
81616 +
81617 +/** This type has two states, even and odd.*/
81618 +typedef enum {
81619 +   /** Even. */
81620 +   IFX_EVEN = 0,
81621 +   /** Odd. */
81622 +   IFX_ODD = 1
81623 +} IFX_evenOdd_t;
81624 +
81625 +
81626 +/** This type has two states, high and low. */
81627 +typedef enum {
81628 +    /** Low. */
81629 +   IFX_LOW = 0,
81630 +   /** High. */
81631 +   IFX_HIGH = 1
81632 +} IFX_highLow_t;
81633 +
81634 +/** This type has two states, success and error. */
81635 +typedef enum {
81636 +   /** Operation failed. */
81637 +   IFX_ERROR   = (-1),
81638 +   /** Operation succeeded. */
81639 +   IFX_SUCCESS = 0
81640 +} IFX_return_t;
81641 +
81642 +#define IFX_NULL         ((void *)0)
81643 +/*@}*/ /* IFX_BASIC_TYPES */
81644 +
81645 +#endif /* _IFX_TYPES_H */
81646 +
81647 diff --git a/include/switch_api/ifxmips_gphy_sw.h b/include/switch_api/ifxmips_gphy_sw.h
81648 new file mode 100644
81649 index 0000000..617b706
81650 --- /dev/null
81651 +++ b/include/switch_api/ifxmips_gphy_sw.h
81652 @@ -0,0 +1,124 @@
81653 +/****************************************************************************
81654 +                              Copyright (c) 2010
81655 +                            Lantiq Deutschland GmbH
81656 +                     Am Campeon 3; 85579 Neubiberg, Germany
81657 +
81658 +  For licensing information, see the file 'LICENSE' in the root folder of
81659 +  this software module.
81660 +
81661 + *****************************************************************************
81662 +
81663 +    \file ifxmips_gphy_sw.h
81664 +   \remarks implement GPHY driver on VR9 platform
81665 + *****************************************************************************/
81666 +
81667 +#ifndef _IFXMIPS_GPHY_SW_H_
81668 +#define _IFXMIPS_GPHY_SW_H_
81669 +
81670 +#include <asm/ifx/ifx_rcu.h>
81671 +#include <asm/ifx/ifx_pmu.h>
81672 +#include <asm/ifx/ifx_gpio.h>
81673 +
81674 +/**  default board related configuration  */
81675 +#if defined(CONFIG_MII0_PORT_ENABLED)
81676 +#define CONFIG_MAC0                         1
81677 +#else
81678 +#define CONFIG_MAC0                         0
81679 +#endif
81680 +
81681 +#if defined(CONFIG_MII1_PORT_ENABLED)
81682 +#define CONFIG_MAC1                         1
81683 +#else
81684 +#define CONFIG_MAC1                         0
81685 +#endif
81686 +
81687 +#if defined(CONFIG_MII2_PORT_ENABLED)
81688 +#define CONFIG_MAC2                         1
81689 +#else
81690 +#define CONFIG_MAC2                         0
81691 +#endif
81692 +
81693 +#if defined(CONFIG_MII3_PORT_ENABLED)
81694 +#define CONFIG_MAC3                         1
81695 +#else
81696 +#define CONFIG_MAC3                         0
81697 +#endif
81698 +
81699 +#if defined(CONFIG_MII4_PORT_ENABLED)
81700 +#define CONFIG_MAC4                         1
81701 +#else
81702 +#define CONFIG_MAC4                         0
81703 +#endif
81704 +
81705 +#if defined(CONFIG_MII5_PORT_ENABLED)
81706 +#define CONFIG_MAC5                         1
81707 +#else
81708 +#define CONFIG_MAC5                         0
81709 +#endif
81710 +
81711 +#if defined(CONFIG_MII0_RGMII_MAC_MODE)
81712 +#define MII0_MODE_SETUP                 RGMII_MODE
81713 +#elif defined(CONFIG_MII0_RMII_MAC_MODE)
81714 +#define MII0_MODE_SETUP                 RMII_MAC_MODE
81715 +#elif defined(CONFIG_MII0_RMII_PHY_MODE)
81716 +#define MII0_MODE_SETUP                 RMII_PHY_MODE
81717 +#elif defined(CONFIG_MII0_MII_MAC_MODE)
81718 +#define MII0_MODE_SETUP                 MII_MAC_MODE
81719 +#elif defined(CONFIG_MII0_MII_PHY_MODE)
81720 +#define MII0_MODE_SETUP                 MII_PHY_MODE
81721 +#endif
81722 +
81723 +#if defined(CONFIG_MII1_RGMII_MAC_MODE)
81724 +#define MII1_MODE_SETUP                 RGMII_MODE
81725 +#elif defined(CONFIG_MII1_RMII_MAC_MODE)
81726 +#define MII1_MODE_SETUP                 RMII_MAC_MODE
81727 +#elif defined(CONFIG_MII1_RMII_PHY_MODE)
81728 +#define MII1_MODE_SETUP                 RMII_PHY_MODE
81729 +#elif defined(CONFIG_MII1_MII_MAC_MODE)
81730 +#define MII1_MODE_SETUP                 MII_MAC_MODE
81731 +#elif defined(CONFIG_MII1_MII_PHY_MODE)
81732 +#define MII1_MODE_SETUP                 MII_PHY_MODE
81733 +#endif
81734 +
81735 +#if defined(CONFIG_MII2_GMII_MODE)
81736 +#define MII2_MODE_SETUP                 GMII_MAC_MODE
81737 +#elif defined(CONFIG_MII2_MII_MAC_MODE)
81738 +#define MII2_MODE_SETUP                 MII_MAC_MODE
81739 +#endif
81740 +
81741 +#if defined(CONFIG_MII3_MII_MAC_MODE)
81742 +#define MII3_MODE_SETUP                 MII_MAC_MODE
81743 +#endif
81744 +
81745 +#if defined(CONFIG_MII4_GMII_MODE)
81746 +#define MII4_MODE_SETUP                 GMII_MAC_MODE
81747 +#elif defined(CONFIG_MII4_MII_MAC_MODE)
81748 +#define MII4_MODE_SETUP                 MII_MAC_MODE
81749 +#endif
81750 +
81751 +#if defined(CONFIG_MII5_RGMII_MODE)
81752 +#define MII5_MODE_SETUP                 RGMII_MODE
81753 +#elif defined(CONFIG_MII5_MII_MAC_MODE)
81754 +#define MII5_MODE_SETUP                 MII_PHY_MODE
81755 +#endif
81756 +
81757 +
81758 +#ifdef CONFIG_SW_ROUTING_MODE
81759 +    #define CONFIG_PMAC_DMA_ENABLE          1   /*g_pmac_dma */
81760 +    #define CONFIG_DMA_PMAC_ENABLE          1   /*g_dma_pmac*/
81761 +#else
81762 +    #define CONFIG_PMAC_DMA_ENABLE          0   /*g_pmac_dma */
81763 +    #define CONFIG_DMA_PMAC_ENABLE          0   /*g_dma_pmac*/
81764 +#endif
81765 +
81766 +#if defined(CONFIG_PMAC_DMA_ENABLE) && CONFIG_PMAC_DMA_ENABLE
81767 +    #define NUM_ETH_INF                     2
81768 +#else
81769 +    #define NUM_ETH_INF                     1
81770 +#endif
81771 +
81772 +
81773 +#define GPHY_FW_LEN                         65536
81774 +static const char gphy_fw_data[GPHY_FW_LEN];
81775 +
81776 +#endif /*_IFXMIPS_GPHY_SW_H_  */
81777 diff --git a/include/switch_api/ifxmips_sw_reg.h b/include/switch_api/ifxmips_sw_reg.h
81778 new file mode 100644
81779 index 0000000..b988218
81780 --- /dev/null
81781 +++ b/include/switch_api/ifxmips_sw_reg.h
81782 @@ -0,0 +1,300 @@
81783 +/******************************************************************************
81784 +
81785 +                              Copyright (c) 2010
81786 +                            Lantiq Deutschland GmbH
81787 +                     Am Campeon 3; 85579 Neubiberg, Germany
81788 +
81789 +  For licensing information, see the file 'LICENSE' in the root folder of
81790 +  this software module.
81791 +
81792 + *****************************************************************************
81793 +   \file ifxmips_sw_reg.h
81794 +   \remarks implement GPHY driver on VR9 platform
81795 + *****************************************************************************/
81796 +#ifndef _IFXMIPS_SW_REG_H
81797 +#define _IFXMIPS_SW_REG_H
81798 +
81799 +/** ==========================  */
81800 +/* Include files                */
81801 +/** =========================== */
81802 +#include <asm/ifx/ifx_regs.h>
81803 +
81804 +/* ============================= */
81805 +/* Local Macros & Definitions    */
81806 +/* ============================= */
81807 +
81808 +#define SW_WRITE_REG32(data,addr)         IFX_REG_W32((data), (volatile unsigned  int *)addr)
81809 +#define SW_READ_REG32(addr)               IFX_REG_R32((volatile unsigned  int *)addr)
81810 +
81811 +/** Registers Description */
81812 +
81813 +#define VR9_GPIO_BASE_ADDR                  (0xBE100B00)
81814 +
81815 +/* Port 0 Direction Register                                                                    */
81816 +#define P0_DIR                                                                                                                 (VR9_GPIO_BASE_ADDR + 0x18)
81817 +/* Port 0 Alternate Function Select Register 0 */
81818 +#define P0_ALTSEL0                                                                                                     (VR9_GPIO_BASE_ADDR + 0x1C)
81819 +/* Port 0 Alternate Function Select Register 1 */
81820 +#define P0_ALTSEL1                                                                                                     (VR9_GPIO_BASE_ADDR + 0x20)
81821 +
81822 +
81823 +#define VR9_CGU_BASE_ADDR                   (0xBF103000)
81824 +
81825 +/* Interface Clock Register                                                                     */
81826 +#define IF_CLK                                                                                                                 (VR9_CGU_BASE_ADDR + 0x24)
81827 +
81828 +
81829 +#define VR9_RCU_BASE_ADDR                   (0xBF203000)
81830 +
81831 +/* Reset Request Register                    */
81832 +#define RST_REQ                                                                                                            (VR9_RCU_BASE_ADDR + 0x10)
81833 +/* GPHY0 Firmware Base Address Register                         */
81834 +#define GFS_ADD0                                                                                                         (VR9_RCU_BASE_ADDR + 0x20)
81835 +/* GPHY1 Firmware Base Address Register                         */
81836 +#define GFS_ADD1                                                                                                         (VR9_RCU_BASE_ADDR + 0x68)
81837 +
81838 +
81839 +#define VR9_PMU_BASE_ADDR                   (0xBF102000)
81840 +
81841 +/* PMU Power down Control Register                                      */
81842 +#define PMU_PWDCR                                                                                                              (VR9_PMU_BASE_ADDR + 0x1C)
81843 +
81844 +
81845 +#define VR9_SWIP_BASE_ADDR                  (0xBE108000)
81846 +#define VR9_SWIP_TOP_BASE_ADDR              (VR9_SWIP_BASE_ADDR + (0x0C40 * 4))
81847 +/** Switch Reset Control register */
81848 +#define ETHSW_SWRES_REG                     (VR9_SWIP_BASE_ADDR)
81849 +/** Register Configuration Resets all registers to their default state (such as after a hardware reset).
81850 +* 0B RUN reset is off, 1B STOP reset is active */
81851 +#define SWRES_R0                            0x0001
81852 +/** Hardware Reset Reset all hardware modules except for the register settings.
81853 +* 0B RUN reset is off, 1B STOP reset is active */
81854 +#define SWRES_R1                            0x0002
81855 +
81856 +/** Ethernet Switch Clock Control Register */
81857 +#define ETHSW_CLK_REG                       (VR9_SWIP_BASE_ADDR + (1 * 4))
81858 +
81859 +/** MAC Frame Length Register */
81860 +#define MAC_FLEN_REG                        (VR9_SWIP_BASE_ADDR + (0x8C5 * 4) )
81861 +#define MAC_FLEN(arg)                       ( (arg & 0x3FFF))
81862 +
81863 +/** MAC Port Status Register */
81864 +#define MAC_0_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x900 * 4) )
81865 +#define MAC_1_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x90C * 4) )
81866 +#define MAC_2_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x918 * 4) )
81867 +#define MAC_3_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x924 * 4) )
81868 +#define MAC_4_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x930 * 4) )
81869 +#define MAC_5_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x93C * 4) )
81870 +#define MAC_6_PSTAT_REG                     (VR9_SWIP_BASE_ADDR + (0x948 * 4) )
81871 +
81872 +/** MAC Control Register 0 */
81873 +#define MAC_0_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x903 * 4) )
81874 +#define MAC_1_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x90F * 4) )
81875 +#define MAC_2_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x91B * 4) )
81876 +#define MAC_3_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x927 * 4) )
81877 +#define MAC_4_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x933 * 4) )
81878 +#define MAC_5_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x93F * 4) )
81879 +#define MAC_6_CTRL_0                        (VR9_SWIP_BASE_ADDR + (0x94B * 4) )
81880 +
81881 +#define MAC_CTRL_0_FCON_MASK                0x0070
81882 +#define MAC_CTRL_0_FCON_AUTO                0x0000
81883 +#define MAC_CTRL_0_FCON_RX                  0x0010
81884 +#define MAC_CTRL_0_FCON_TX                  0x0020
81885 +#define MAC_CTRL_0_FCON_RXTX                0x0030
81886 +#define MAC_CTRL_0_FCON_NONE                0x0040
81887 +
81888 +#define MAC_CTRL_0_FDUP_MASK                0x000C
81889 +#define MAC_CTRL_0_FDUP_AUTO                0x0000
81890 +#define MAC_CTRL_0_FDUP_EN                  0x0004
81891 +#define MAC_CTRL_0_FDUP_DIS                 0x000C
81892 +
81893 +#define MAC_CTRL_0_GMII_MASK                0x0003
81894 +#define MAC_CTRL_0_GMII_AUTO                0x0000
81895 +#define MAC_CTRL_0_GMII_MII                 0x0001
81896 +#define MAC_CTRL_0_GMII_RGMII               0x0002
81897 +
81898 +/** Ethernet Switch Fetch DMA Port Control
81899 + Controls per-port functions of the Fetch DMA */
81900 +#define FDMA_PCTRL_PORT6                    (VR9_SWIP_BASE_ADDR + (0xAA4 * 4) )
81901 +/** Special Tag Insertion Enable(to egress frames )*/
81902 +#define FDMA_PCTRL_STEN                     (1 << 1)
81903 +
81904 +/** VR9 Switch Subsystem Top Level Registers */
81905 +
81906 +/** Global Control Register 0 */
81907 +#define GLOB_CTRL_REG                       (VR9_SWIP_TOP_BASE_ADDR)
81908 +/** Global Software Reset Reset all hardware modules excluding the register settings.
81909 +* 0B OFF reset is off, 1B ON reset is active */
81910 +#define GLOB_CTRL_SWRES                     0x0001
81911 +/** Global Hardware Reset Reset all hardware modules including the register settings.
81912 +* 0B OFF reset is off, 1B ON reset is active */
81913 +#define GLOB_CTRL_HWRES                     0x0002
81914 +/** Global Switch Macro Enable If set to OFF, the switch macro is inactive and frame forwarding is disabled.
81915 +* 0B OFF switch macro is not active, 1B ON switch macro is active */
81916 +#define GLOB_CTRL_SE                        0x8000
81917 +
81918 +/** MDIO Control Register */
81919 +#define MDIO_CTRL_REG                       (VR9_SWIP_TOP_BASE_ADDR + (8 * 4))
81920 +/** MDIO Busy*/
81921 +#define MDIO_CTRL_MBUSY                     0x1000
81922 +#define MDIO_CTRL_OP_MASK                   0x0C00
81923 +#define MDIO_CTRL_OP_WR                     0x0400
81924 +#define MDIO_CTRL_OP_RD                     0x0800
81925 +#define MDIO_CTRL_PHYAD_SET(arg)            ((arg & 0x1F) << 5)
81926 +#define MDIO_CTRL_PHYAD_GET(arg)            ( (arg >> 5 ) & 0x1F)
81927 +#define MDIO_CTRL_REGAD(arg)                ( arg & 0x1F)
81928 +
81929 +/** MDIO Read Data Register */
81930 +#define MDIO_READ_REG                       (VR9_SWIP_TOP_BASE_ADDR + (9 * 4))
81931 +#define MDIO_READ_RDATA(arg)                (arg & 0xFFFF)
81932 +
81933 +/** MDIO Write Data Register */
81934 +#define MDIO_WRITE_REG                      (VR9_SWIP_TOP_BASE_ADDR + (0x0A * 4))
81935 +#define MDIO_READ_WDATA(arg)                (arg & 0xFFFF)
81936 +
81937 +/** MDC Clock Configuration Register 0 */
81938 +#define MDC_CFG_0_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x0B * 4))
81939 +#define MDC_CFG_0_PEN_SET(port)             (0x1 << port )
81940 +#define MDC_CFG_0_PEN_GET(port, reg_data)   ((reg_data >> port ) & 0x1 )
81941 +/** MDC Clock Configuration Register 1 */
81942 +#define MDC_CFG_1_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x0C * 4))
81943 +
81944 +/** PHY Address Register PORT 5~0 */
81945 +#define PHY_ADDR_5                          (VR9_SWIP_TOP_BASE_ADDR + (0x10 * 4))
81946 +#define PHY_ADDR_4                          (VR9_SWIP_TOP_BASE_ADDR + (0x11 * 4))
81947 +#define PHY_ADDR_3                          (VR9_SWIP_TOP_BASE_ADDR + (0x12 * 4))
81948 +#define PHY_ADDR_2                          (VR9_SWIP_TOP_BASE_ADDR + (0x13 * 4))
81949 +#define PHY_ADDR_1                          (VR9_SWIP_TOP_BASE_ADDR + (0x14 * 4))
81950 +#define PHY_ADDR_0                          (VR9_SWIP_TOP_BASE_ADDR + (0x15 * 4))
81951 +/** Link Status Control */
81952 +#define PHY_ADDR_LINKST_MASK                0x6000
81953 +#define PHY_ADDR_LINKST_AUTO                0x0000
81954 +#define PHY_ADDR_LINKST_UP                  0x2000
81955 +#define PHY_ADDR_LINKST_DOWN                0x4000
81956 +/** Speed Control */
81957 +#define PHY_ADDR_SPEED_MASK                 0x1800
81958 +#define PHY_ADDR_SPEED_10                   0x0000
81959 +#define PHY_ADDR_SPEED_100                  0x0800
81960 +#define PHY_ADDR_SPEED_1000                 0x1000
81961 +#define PHY_ADDR_SPEED_AUTO                 0x1800
81962 +/** Full Duplex Control */
81963 +#define PHY_ADDR_FDUP_MASK                  0x0600
81964 +#define PHY_ADDR_FDUP_AUTO                  0x0000
81965 +#define PHY_ADDR_FDUP_EN                    0x0200
81966 +#define PHY_ADDR_FDUP_DIS                   0x0600
81967 +/** Flow Control Mode TX */
81968 +#define PHY_ADDR_FCONTX_MASK                0x0180
81969 +#define PHY_ADDR_FCONTX_AUTO                0x0000
81970 +#define PHY_ADDR_FCONTX_EN                  0x0080
81971 +#define PHY_ADDR_FCONTX_DIS                 0x0180
81972 +/** Flow Control Mode RX */
81973 +#define PHY_ADDR_FCONRX_MASK                0x0060
81974 +#define PHY_ADDR_FCONRX_AUTO                0x0000
81975 +#define PHY_ADDR_FCONRX_EN                  0x0020
81976 +#define PHY_ADDR_FCONRX_DIS                 0x0060
81977 +/** PHY Address */
81978 +#define PHY_ADDR_ADDR(arg)                  (arg & 0x1F)
81979 +
81980 +/** PHY MDIO Polling Status per PORT */
81981 +#define MDIO_STAT_0_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x16 * 4))
81982 +#define MDIO_STAT_1_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x17 * 4))
81983 +#define MDIO_STAT_2_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x18 * 4))
81984 +#define MDIO_STAT_3_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x19 * 4))
81985 +#define MDIO_STAT_4_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x1A * 4))
81986 +#define MDIO_STAT_5_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x1B * 4))
81987 +/** PHY Active Status */
81988 +#define MDIO_STAT_PACT                      0x0040
81989 +#define MDIO_STAT_LSTAT                     0x0020
81990 +#define MDIO_STAT_SPEED(arg)                ( (arg >> 0x3) & 0x03)
81991 +#define MDIO_STAT_FDUP                      0x0004
81992 +#define MDIO_STAT_RXPAUEN                   0x0002
81993 +#define MDIO_STAT_TXPAUEN                   0x0001
81994 +
81995 +/** xMII Control Registers */
81996 +/** xMII Port 0 Configuration register */
81997 +#define MII_CFG_0_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x36 * 4))
81998 +#define MII_CFG_1_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x38 * 4))
81999 +#define MII_CFG_2_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x3A * 4))
82000 +#define MII_CFG_3_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x3C * 4))
82001 +#define MII_CFG_4_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x3E * 4))
82002 +#define MII_CFG_5_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x40 * 4))
82003 +#define MII_CFG_RES                         0x8000
82004 +#define MII_CFG_EN                          0x4000
82005 +/** Bits are only valid in PHY Mode */
82006 +#define MII_CFG_CRS_SET(arg)                ( (arg & 0x03) << 0x9)
82007 +#define MII_CFG_CRS_GET(arg)                ( (arg >> 0x9) & 0x03)
82008 +/** RGMII In Band Status */
82009 +#define MII_CFG_RGMII_IBS                   0x0100
82010 +/** RMII Reference Clock Direction of the Port */
82011 +#define MII_CFG_RMII_OUT                    0x0080
82012 +/** xMII Port Interface Clock Rate */
82013 +#define MII_CFG_MIIRATE_MASK                0x0070
82014 +#define MII_CFG_MIIRATE_2_5MHZ              0x0000
82015 +#define MII_CFG_MIIRATE_25MHZ               0x0010
82016 +#define MII_CFG_MIIRATE_125MHZ              0x0020
82017 +#define MII_CFG_MIIRATE_50MHZ               0x0030
82018 +#define MII_CFG_MIIRATE_AUTO                0x0040
82019 +/** xMII Interface Mode */
82020 +#define MII_CFG_MIIMODE_MASK                0x000F
82021 +#define MII_CFG_MIIMODE_MIIP                0x0000
82022 +#define MII_CFG_MIIMODE_MIIM                0x0001
82023 +#define MII_CFG_MIIMODE_RMIIP               0x0002
82024 +#define MII_CFG_MIIMODE_RMIIM               0x0003
82025 +#define MII_CFG_MIIMODE_RGMII               0x0004
82026 +
82027 +/** Configuration of Clock Delay for Port 0 (used for RGMII mode only)*/
82028 +#define MII_PCDU_0_REG                      (VR9_SWIP_TOP_BASE_ADDR + (0x37 * 4))
82029 +#define MII_PCDU_1_REG                      (VR9_SWIP_TOP_BASE_ADDR + (0x39 * 4))
82030 +#define MII_PCDU_5_REG                      (VR9_SWIP_TOP_BASE_ADDR + (0x41 * 4))
82031 +#define MII_PCDU_RXLOCK                     0x8000
82032 +#define MII_PCDU_TXLOCK                     0x4000
82033 +#define MII_PCDU_RXSEL_CLK_MASK             0x3000
82034 +#define MII_PCDU_RXSEL_CLK_AUTO             0x0000
82035 +#define MII_PCDU_RXSEL_CLK_RXCLK            0x1000
82036 +#define MII_PCDU_RXSEL_CLK_CLKREF           0x2000
82037 +#define MII_PCDU_RXINIT                     0x0800
82038 +#define MII_PCDU_RXPD                       0x0400
82039 +#define MII_PCDU_RXDLY_MASK                 0x0380
82040 +
82041 +#define MII_PCDU_TXSEL_CLK_MASK             0x0060
82042 +#define MII_PCDU_TXSEL_CLK_AUTO             0x0000
82043 +#define MII_PCDU_TXSEL_CLK_TXCLK            0x0020
82044 +#define MII_PCDU_TXSEL_CLK_CLKREF           0x0040
82045 +#define MII_PCDU_TXINIT                     0x0010
82046 +#define MII_PCDU_TXPD                       0x0008
82047 +#define MII_PCDU_TXDLY_MASK                 0x0007
82048 +
82049 +/** PMAC Header Control Register */
82050 +#define PMAC_HD_CTL_REG                    (VR9_SWIP_TOP_BASE_ADDR + (0x82 * 4))
82051 +#define PMAC_HD_CTL_FC                      0x0400
82052 +#define PMAC_HD_CTL_CCRC                    0x0200
82053 +#define PMAC_HD_CTL_RST                     0x0100
82054 +#define PMAC_HD_CTL_AST                     0x0080
82055 +#define PMAC_HD_CTL_RXSH                    0x0040
82056 +#define PMAC_HD_CTL_RL2                     0x0020
82057 +#define PMAC_HD_CTL_RC                      0x0010
82058 +#define PMAC_HD_CTL_AS                      0x0008
82059 +#define PMAC_HD_CTL_AC                      0x0004
82060 +#define PMAC_HD_CTL_TAG                     0x0002
82061 +#define PMAC_HD_CTL_ADD                     0x0001
82062 +
82063 +/** PMAC Type/Length register */
82064 +#define PMAC_TL_REG                         (VR9_SWIP_TOP_BASE_ADDR + (0x83 * 4))
82065 +/** PMAC Source Address Register */
82066 +#define PMAC_SA1_REG                        (VR9_SWIP_TOP_BASE_ADDR + (0x84 * 4))
82067 +#define PMAC_SA2_REG                        (VR9_SWIP_TOP_BASE_ADDR + (0x85 * 4))
82068 +#define PMAC_SA3_REG                        (VR9_SWIP_TOP_BASE_ADDR + (0x86 * 4))
82069 +/** PMAC Destination Address Register */
82070 +#define PMAC_DA1_REG                        (VR9_SWIP_TOP_BASE_ADDR + (0x87 * 4))
82071 +#define PMAC_DA2_REG                        (VR9_SWIP_TOP_BASE_ADDR + (0x88 * 4))
82072 +#define PMAC_DA3_REG                        (VR9_SWIP_TOP_BASE_ADDR + (0x89 * 4))
82073 +/** PMAC VLAN register */
82074 +#define PMAC_VLAN_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x8A * 4))
82075 +/** PMAC Inter Packet Gap in RX Direction */
82076 +#define PMAC_RX_IPG_REG                     (VR9_SWIP_TOP_BASE_ADDR + (0x8B * 4))
82077 +/** PMAC Special Tag Ethertype */
82078 +#define PMAC_ST_ETYPE_REG                   (VR9_SWIP_TOP_BASE_ADDR + (0x8C * 4))
82079 +/** PMAC Ethernet WAN Group */
82080 +#define PMAC_EWAN_REG                       (VR9_SWIP_TOP_BASE_ADDR + (0x8D * 4))
82081 +
82082 +#endif /*_IFXMIPS_SW_REG_H  */
82083 diff --git a/include/switch_api/regmapper.h b/include/switch_api/regmapper.h
82084 new file mode 100644
82085 index 0000000..879e6dc
82086 --- /dev/null
82087 +++ b/include/switch_api/regmapper.h
82088 @@ -0,0 +1,27 @@
82089 +/****************************************************************************
82090 +                              Copyright (c) 2010
82091 +                            Lantiq Deutschland GmbH
82092 +                     Am Campeon 3; 85579 Neubiberg, Germany
82093 +
82094 +  For licensing information, see the file 'LICENSE' in the root folder of
82095 +  this software module.
82096 +
82097 + *****************************************************************************
82098 +   \file regmapper.h
82099 +   \remarks  switch API header file, for Infineon Ethernet switch drivers
82100 + *****************************************************************************/
82101 +
82102 +#ifndef _REGMAPPER_H
82103 +#define _REGMAPPER_H
82104 +
82105 +#include "ifx_types.h"
82106 +#include "commonReg.h"
82107 +
82108 +typedef struct
82109 +{
82110 +   IFX_uint16_t   nCommonBitEnum;
82111 +   IFX_uint16_t   nRegOffset;
82112 +   IFX_uint8_t    nBitPosition;
82113 +   IFX_uint8_t    nBitSize;
82114 +}IFX_ETHSW_regMapper_t;
82115 +#endif /* #ifndef _REGMAPPER_H */
82116 --
82117 1.7.9.1
82118