ar8216: enable cpu port to receive arp and broadcast frames for ar8236
[librecmc/librecmc.git] / target / linux / generic / files / drivers / net / phy / ar8216.h
1 /*
2  * ar8216.h: AR8216 switch driver
3  *
4  * Copyright (C) 2009 Felix Fietkau <nbd@openwrt.org>
5  *
6  * This program is free software; you can redistribute it and/or
7  * modify it under the terms of the GNU General Public License
8  * as published by the Free Software Foundation; either version 2
9  * of the License, or (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  */
16
17 #ifndef __AR8216_H
18 #define __AR8216_H
19
20 #define BITS(_s, _n)    (((1UL << (_n)) - 1) << _s)
21
22 #define AR8216_PORT_CPU 0
23 #define AR8216_NUM_PORTS        6
24 #define AR8216_NUM_VLANS        16
25 #define AR8316_NUM_VLANS        4096
26
27 /* Atheros specific MII registers */
28 #define MII_ATH_MMD_ADDR                0x0d
29 #define MII_ATH_MMD_DATA                0x0e
30 #define MII_ATH_DBG_ADDR                0x1d
31 #define MII_ATH_DBG_DATA                0x1e
32
33 #define AR8216_REG_CTRL                 0x0000
34 #define   AR8216_CTRL_REVISION          BITS(0, 8)
35 #define   AR8216_CTRL_REVISION_S        0
36 #define   AR8216_CTRL_VERSION           BITS(8, 8)
37 #define   AR8216_CTRL_VERSION_S         8
38 #define   AR8216_CTRL_RESET             BIT(31)
39
40 #define AR8216_REG_FLOOD_MASK           0x002C
41 #define   AR8216_FM_UNI_DEST_PORTS      BITS(0, 6)
42 #define   AR8216_FM_MULTI_DEST_PORTS    BITS(16, 6)
43 #define   AR8236_FM_CPU_BROADCAST_EN    BIT(26)
44 #define   AR8236_FM_CPU_BCAST_FWD_EN    BIT(25)
45
46 #define AR8216_REG_GLOBAL_CTRL          0x0030
47 #define   AR8216_GCTRL_MTU              BITS(0, 11)
48 #define   AR8236_GCTRL_MTU              BITS(0, 14)
49 #define   AR8316_GCTRL_MTU              BITS(0, 14)
50
51 #define AR8216_REG_VTU                  0x0040
52 #define   AR8216_VTU_OP                 BITS(0, 3)
53 #define   AR8216_VTU_OP_NOOP            0x0
54 #define   AR8216_VTU_OP_FLUSH           0x1
55 #define   AR8216_VTU_OP_LOAD            0x2
56 #define   AR8216_VTU_OP_PURGE           0x3
57 #define   AR8216_VTU_OP_REMOVE_PORT     0x4
58 #define   AR8216_VTU_ACTIVE             BIT(3)
59 #define   AR8216_VTU_FULL               BIT(4)
60 #define   AR8216_VTU_PORT               BITS(8, 4)
61 #define   AR8216_VTU_PORT_S             8
62 #define   AR8216_VTU_VID                BITS(16, 12)
63 #define   AR8216_VTU_VID_S              16
64 #define   AR8216_VTU_PRIO               BITS(28, 3)
65 #define   AR8216_VTU_PRIO_S             28
66 #define   AR8216_VTU_PRIO_EN            BIT(31)
67
68 #define AR8216_REG_VTU_DATA             0x0044
69 #define   AR8216_VTUDATA_MEMBER         BITS(0, 10)
70 #define   AR8236_VTUDATA_MEMBER         BITS(0, 7)
71 #define   AR8216_VTUDATA_VALID          BIT(11)
72
73 #define AR8216_REG_ATU                  0x0050
74 #define   AR8216_ATU_OP                 BITS(0, 3)
75 #define   AR8216_ATU_OP_NOOP            0x0
76 #define   AR8216_ATU_OP_FLUSH           0x1
77 #define   AR8216_ATU_OP_LOAD            0x2
78 #define   AR8216_ATU_OP_PURGE           0x3
79 #define   AR8216_ATU_OP_FLUSH_LOCKED    0x4
80 #define   AR8216_ATU_OP_FLUSH_UNICAST   0x5
81 #define   AR8216_ATU_OP_GET_NEXT        0x6
82 #define   AR8216_ATU_ACTIVE             BIT(3)
83 #define   AR8216_ATU_PORT_NUM           BITS(8, 4)
84 #define   AR8216_ATU_FULL_VIO           BIT(12)
85 #define   AR8216_ATU_ADDR4              BITS(16, 8)
86 #define   AR8216_ATU_ADDR5              BITS(24, 8)
87
88 #define AR8216_REG_ATU_DATA             0x0054
89 #define   AR8216_ATU_ADDR3              BITS(0, 8)
90 #define   AR8216_ATU_ADDR2              BITS(8, 8)
91 #define   AR8216_ATU_ADDR1              BITS(16, 8)
92 #define   AR8216_ATU_ADDR0              BITS(24, 8)
93
94 #define AR8216_REG_ATU_CTRL             0x005C
95 #define   AR8216_ATU_CTRL_AGE_EN        BIT(17)
96 #define   AR8216_ATU_CTRL_AGE_TIME      BITS(0, 16)
97 #define   AR8216_ATU_CTRL_AGE_TIME_S    0
98 #define   AR8236_ATU_CTRL_RES           BIT(20)
99
100 #define AR8216_REG_MIB_FUNC             0x0080
101 #define   AR8216_MIB_TIMER              BITS(0, 16)
102 #define   AR8216_MIB_AT_HALF_EN         BIT(16)
103 #define   AR8216_MIB_BUSY               BIT(17)
104 #define   AR8216_MIB_FUNC               BITS(24, 3)
105 #define   AR8216_MIB_FUNC_S             24
106 #define   AR8216_MIB_FUNC_NO_OP         0x0
107 #define   AR8216_MIB_FUNC_FLUSH         0x1
108 #define   AR8216_MIB_FUNC_CAPTURE       0x3
109 #define   AR8236_MIB_EN                 BIT(30)
110
111 #define AR8216_REG_GLOBAL_CPUPORT               0x0078
112 #define   AR8216_GLOBAL_CPUPORT_MIRROR_PORT     BITS(4, 4)
113 #define   AR8216_GLOBAL_CPUPORT_MIRROR_PORT_S   4
114
115 #define AR8216_PORT_OFFSET(_i)          (0x0100 * (_i + 1))
116 #define AR8216_REG_PORT_STATUS(_i)      (AR8216_PORT_OFFSET(_i) + 0x0000)
117 #define   AR8216_PORT_STATUS_SPEED      BITS(0,2)
118 #define   AR8216_PORT_STATUS_SPEED_S    0
119 #define   AR8216_PORT_STATUS_TXMAC      BIT(2)
120 #define   AR8216_PORT_STATUS_RXMAC      BIT(3)
121 #define   AR8216_PORT_STATUS_TXFLOW     BIT(4)
122 #define   AR8216_PORT_STATUS_RXFLOW     BIT(5)
123 #define   AR8216_PORT_STATUS_DUPLEX     BIT(6)
124 #define   AR8216_PORT_STATUS_LINK_UP    BIT(8)
125 #define   AR8216_PORT_STATUS_LINK_AUTO  BIT(9)
126 #define   AR8216_PORT_STATUS_LINK_PAUSE BIT(10)
127
128 #define AR8216_REG_PORT_CTRL(_i)        (AR8216_PORT_OFFSET(_i) + 0x0004)
129
130 /* port forwarding state */
131 #define   AR8216_PORT_CTRL_STATE        BITS(0, 3)
132 #define   AR8216_PORT_CTRL_STATE_S      0
133
134 #define   AR8216_PORT_CTRL_LEARN_LOCK   BIT(7)
135
136 /* egress 802.1q mode */
137 #define   AR8216_PORT_CTRL_VLAN_MODE    BITS(8, 2)
138 #define   AR8216_PORT_CTRL_VLAN_MODE_S  8
139
140 #define   AR8216_PORT_CTRL_IGMP_SNOOP   BIT(10)
141 #define   AR8216_PORT_CTRL_HEADER       BIT(11)
142 #define   AR8216_PORT_CTRL_MAC_LOOP     BIT(12)
143 #define   AR8216_PORT_CTRL_SINGLE_VLAN  BIT(13)
144 #define   AR8216_PORT_CTRL_LEARN        BIT(14)
145 #define   AR8216_PORT_CTRL_MIRROR_TX    BIT(16)
146 #define   AR8216_PORT_CTRL_MIRROR_RX    BIT(17)
147
148 #define AR8216_REG_PORT_VLAN(_i)        (AR8216_PORT_OFFSET(_i) + 0x0008)
149
150 #define   AR8216_PORT_VLAN_DEFAULT_ID   BITS(0, 12)
151 #define   AR8216_PORT_VLAN_DEFAULT_ID_S 0
152
153 #define   AR8216_PORT_VLAN_DEST_PORTS   BITS(16, 9)
154 #define   AR8216_PORT_VLAN_DEST_PORTS_S 16
155
156 /* bit0 added to the priority field of egress frames */
157 #define   AR8216_PORT_VLAN_TX_PRIO      BIT(27)
158
159 /* port default priority */
160 #define   AR8216_PORT_VLAN_PRIORITY     BITS(28, 2)
161 #define   AR8216_PORT_VLAN_PRIORITY_S   28
162
163 /* ingress 802.1q mode */
164 #define   AR8216_PORT_VLAN_MODE         BITS(30, 2)
165 #define   AR8216_PORT_VLAN_MODE_S       30
166
167 #define AR8216_REG_PORT_RATE(_i)        (AR8216_PORT_OFFSET(_i) + 0x000c)
168 #define AR8216_REG_PORT_PRIO(_i)        (AR8216_PORT_OFFSET(_i) + 0x0010)
169
170 #define AR8216_STATS_RXBROAD            0x00
171 #define AR8216_STATS_RXPAUSE            0x04
172 #define AR8216_STATS_RXMULTI            0x08
173 #define AR8216_STATS_RXFCSERR           0x0c
174 #define AR8216_STATS_RXALIGNERR         0x10
175 #define AR8216_STATS_RXRUNT             0x14
176 #define AR8216_STATS_RXFRAGMENT         0x18
177 #define AR8216_STATS_RX64BYTE           0x1c
178 #define AR8216_STATS_RX128BYTE          0x20
179 #define AR8216_STATS_RX256BYTE          0x24
180 #define AR8216_STATS_RX512BYTE          0x28
181 #define AR8216_STATS_RX1024BYTE         0x2c
182 #define AR8216_STATS_RXMAXBYTE          0x30
183 #define AR8216_STATS_RXTOOLONG          0x34
184 #define AR8216_STATS_RXGOODBYTE         0x38
185 #define AR8216_STATS_RXBADBYTE          0x40
186 #define AR8216_STATS_RXOVERFLOW         0x48
187 #define AR8216_STATS_FILTERED           0x4c
188 #define AR8216_STATS_TXBROAD            0x50
189 #define AR8216_STATS_TXPAUSE            0x54
190 #define AR8216_STATS_TXMULTI            0x58
191 #define AR8216_STATS_TXUNDERRUN         0x5c
192 #define AR8216_STATS_TX64BYTE           0x60
193 #define AR8216_STATS_TX128BYTE          0x64
194 #define AR8216_STATS_TX256BYTE          0x68
195 #define AR8216_STATS_TX512BYTE          0x6c
196 #define AR8216_STATS_TX1024BYTE         0x70
197 #define AR8216_STATS_TXMAXBYTE          0x74
198 #define AR8216_STATS_TXOVERSIZE         0x78
199 #define AR8216_STATS_TXBYTE             0x7c
200 #define AR8216_STATS_TXCOLLISION        0x84
201 #define AR8216_STATS_TXABORTCOL         0x88
202 #define AR8216_STATS_TXMULTICOL         0x8c
203 #define AR8216_STATS_TXSINGLECOL        0x90
204 #define AR8216_STATS_TXEXCDEFER         0x94
205 #define AR8216_STATS_TXDEFER            0x98
206 #define AR8216_STATS_TXLATECOL          0x9c
207
208 #define AR8236_REG_PORT_VLAN(_i)        (AR8216_PORT_OFFSET((_i)) + 0x0008)
209 #define   AR8236_PORT_VLAN_DEFAULT_ID   BITS(16, 12)
210 #define   AR8236_PORT_VLAN_DEFAULT_ID_S 16
211 #define   AR8236_PORT_VLAN_PRIORITY     BITS(29, 3)
212 #define   AR8236_PORT_VLAN_PRIORITY_S   28
213
214 #define AR8236_REG_PORT_VLAN2(_i)       (AR8216_PORT_OFFSET((_i)) + 0x000c)
215 #define   AR8236_PORT_VLAN2_MEMBER      BITS(16, 7)
216 #define   AR8236_PORT_VLAN2_MEMBER_S    16
217 #define   AR8236_PORT_VLAN2_TX_PRIO     BIT(23)
218 #define   AR8236_PORT_VLAN2_VLAN_MODE   BITS(30, 2)
219 #define   AR8236_PORT_VLAN2_VLAN_MODE_S 30
220
221 #define AR8236_STATS_RXBROAD            0x00
222 #define AR8236_STATS_RXPAUSE            0x04
223 #define AR8236_STATS_RXMULTI            0x08
224 #define AR8236_STATS_RXFCSERR           0x0c
225 #define AR8236_STATS_RXALIGNERR         0x10
226 #define AR8236_STATS_RXRUNT             0x14
227 #define AR8236_STATS_RXFRAGMENT         0x18
228 #define AR8236_STATS_RX64BYTE           0x1c
229 #define AR8236_STATS_RX128BYTE          0x20
230 #define AR8236_STATS_RX256BYTE          0x24
231 #define AR8236_STATS_RX512BYTE          0x28
232 #define AR8236_STATS_RX1024BYTE         0x2c
233 #define AR8236_STATS_RX1518BYTE         0x30
234 #define AR8236_STATS_RXMAXBYTE          0x34
235 #define AR8236_STATS_RXTOOLONG          0x38
236 #define AR8236_STATS_RXGOODBYTE         0x3c
237 #define AR8236_STATS_RXBADBYTE          0x44
238 #define AR8236_STATS_RXOVERFLOW         0x4c
239 #define AR8236_STATS_FILTERED           0x50
240 #define AR8236_STATS_TXBROAD            0x54
241 #define AR8236_STATS_TXPAUSE            0x58
242 #define AR8236_STATS_TXMULTI            0x5c
243 #define AR8236_STATS_TXUNDERRUN         0x60
244 #define AR8236_STATS_TX64BYTE           0x64
245 #define AR8236_STATS_TX128BYTE          0x68
246 #define AR8236_STATS_TX256BYTE          0x6c
247 #define AR8236_STATS_TX512BYTE          0x70
248 #define AR8236_STATS_TX1024BYTE         0x74
249 #define AR8236_STATS_TX1518BYTE         0x78
250 #define AR8236_STATS_TXMAXBYTE          0x7c
251 #define AR8236_STATS_TXOVERSIZE         0x80
252 #define AR8236_STATS_TXBYTE             0x84
253 #define AR8236_STATS_TXCOLLISION        0x8c
254 #define AR8236_STATS_TXABORTCOL         0x90
255 #define AR8236_STATS_TXMULTICOL         0x94
256 #define AR8236_STATS_TXSINGLECOL        0x98
257 #define AR8236_STATS_TXEXCDEFER         0x9c
258 #define AR8236_STATS_TXDEFER            0xa0
259 #define AR8236_STATS_TXLATECOL          0xa4
260
261 #define AR8316_REG_POSTRIP                      0x0008
262 #define   AR8316_POSTRIP_MAC0_GMII_EN           BIT(0)
263 #define   AR8316_POSTRIP_MAC0_RGMII_EN          BIT(1)
264 #define   AR8316_POSTRIP_PHY4_GMII_EN           BIT(2)
265 #define   AR8316_POSTRIP_PHY4_RGMII_EN          BIT(3)
266 #define   AR8316_POSTRIP_MAC0_MAC_MODE          BIT(4)
267 #define   AR8316_POSTRIP_RTL_MODE               BIT(5)
268 #define   AR8316_POSTRIP_RGMII_RXCLK_DELAY_EN   BIT(6)
269 #define   AR8316_POSTRIP_RGMII_TXCLK_DELAY_EN   BIT(7)
270 #define   AR8316_POSTRIP_SERDES_EN              BIT(8)
271 #define   AR8316_POSTRIP_SEL_ANA_RST            BIT(9)
272 #define   AR8316_POSTRIP_GATE_25M_EN            BIT(10)
273 #define   AR8316_POSTRIP_SEL_CLK25M             BIT(11)
274 #define   AR8316_POSTRIP_HIB_PULSE_HW           BIT(12)
275 #define   AR8316_POSTRIP_DBG_MODE_I             BIT(13)
276 #define   AR8316_POSTRIP_MAC5_MAC_MODE          BIT(14)
277 #define   AR8316_POSTRIP_MAC5_PHY_MODE          BIT(15)
278 #define   AR8316_POSTRIP_POWER_DOWN_HW          BIT(16)
279 #define   AR8316_POSTRIP_LPW_STATE_EN           BIT(17)
280 #define   AR8316_POSTRIP_MAN_EN                 BIT(18)
281 #define   AR8316_POSTRIP_PHY_PLL_ON             BIT(19)
282 #define   AR8316_POSTRIP_LPW_EXIT               BIT(20)
283 #define   AR8316_POSTRIP_TXDELAY_S0             BIT(21)
284 #define   AR8316_POSTRIP_TXDELAY_S1             BIT(22)
285 #define   AR8316_POSTRIP_RXDELAY_S0             BIT(23)
286 #define   AR8316_POSTRIP_LED_OPEN_EN            BIT(24)
287 #define   AR8316_POSTRIP_SPI_EN                 BIT(25)
288 #define   AR8316_POSTRIP_RXDELAY_S1             BIT(26)
289 #define   AR8316_POSTRIP_POWER_ON_SEL           BIT(31)
290
291 #define AR8327_NUM_PORTS        7
292 #define AR8327_NUM_LEDS         15
293 #define AR8327_PORTS_ALL        0x7f
294 #define AR8327_NUM_LED_CTRL_REGS        4
295
296 #define AR8327_REG_MASK                         0x000
297
298 #define AR8327_REG_PAD0_MODE                    0x004
299 #define AR8327_REG_PAD5_MODE                    0x008
300 #define AR8327_REG_PAD6_MODE                    0x00c
301 #define   AR8327_PAD_MAC_MII_RXCLK_SEL          BIT(0)
302 #define   AR8327_PAD_MAC_MII_TXCLK_SEL          BIT(1)
303 #define   AR8327_PAD_MAC_MII_EN                 BIT(2)
304 #define   AR8327_PAD_MAC_GMII_RXCLK_SEL         BIT(4)
305 #define   AR8327_PAD_MAC_GMII_TXCLK_SEL         BIT(5)
306 #define   AR8327_PAD_MAC_GMII_EN                BIT(6)
307 #define   AR8327_PAD_SGMII_EN                   BIT(7)
308 #define   AR8327_PAD_PHY_MII_RXCLK_SEL          BIT(8)
309 #define   AR8327_PAD_PHY_MII_TXCLK_SEL          BIT(9)
310 #define   AR8327_PAD_PHY_MII_EN                 BIT(10)
311 #define   AR8327_PAD_PHY_GMII_PIPE_RXCLK_SEL    BIT(11)
312 #define   AR8327_PAD_PHY_GMII_RXCLK_SEL         BIT(12)
313 #define   AR8327_PAD_PHY_GMII_TXCLK_SEL         BIT(13)
314 #define   AR8327_PAD_PHY_GMII_EN                BIT(14)
315 #define   AR8327_PAD_PHYX_GMII_EN               BIT(16)
316 #define   AR8327_PAD_PHYX_RGMII_EN              BIT(17)
317 #define   AR8327_PAD_PHYX_MII_EN                BIT(18)
318 #define   AR8327_PAD_SGMII_DELAY_EN             BIT(19)
319 #define   AR8327_PAD_RGMII_RXCLK_DELAY_SEL      BITS(20, 2)
320 #define   AR8327_PAD_RGMII_RXCLK_DELAY_SEL_S    20
321 #define   AR8327_PAD_RGMII_TXCLK_DELAY_SEL      BITS(22, 2)
322 #define   AR8327_PAD_RGMII_TXCLK_DELAY_SEL_S    22
323 #define   AR8327_PAD_RGMII_RXCLK_DELAY_EN       BIT(24)
324 #define   AR8327_PAD_RGMII_TXCLK_DELAY_EN       BIT(25)
325 #define   AR8327_PAD_RGMII_EN                   BIT(26)
326
327 #define AR8327_REG_POWER_ON_STRIP               0x010
328 #define   AR8327_POWER_ON_STRIP_POWER_ON_SEL    BIT(31)
329 #define   AR8327_POWER_ON_STRIP_LED_OPEN_EN     BIT(24)
330 #define   AR8327_POWER_ON_STRIP_SERDES_AEN      BIT(7)
331
332 #define AR8327_REG_INT_STATUS0                  0x020
333 #define   AR8327_INT0_VT_DONE                   BIT(20)
334
335 #define AR8327_REG_INT_STATUS1                  0x024
336 #define AR8327_REG_INT_MASK0                    0x028
337 #define AR8327_REG_INT_MASK1                    0x02c
338
339 #define AR8327_REG_MODULE_EN                    0x030
340 #define   AR8327_MODULE_EN_MIB                  BIT(0)
341
342 #define AR8327_REG_MIB_FUNC                     0x034
343 #define   AR8327_MIB_CPU_KEEP                   BIT(20)
344
345 #define AR8327_REG_SERVICE_TAG                  0x048
346 #define AR8327_REG_LED_CTRL(_i)                 (0x050 + (_i) * 4)
347 #define AR8327_REG_LED_CTRL0                    0x050
348 #define AR8327_REG_LED_CTRL1                    0x054
349 #define AR8327_REG_LED_CTRL2                    0x058
350 #define AR8327_REG_LED_CTRL3                    0x05c
351 #define AR8327_REG_MAC_ADDR0                    0x060
352 #define AR8327_REG_MAC_ADDR1                    0x064
353
354 #define AR8327_REG_MAX_FRAME_SIZE               0x078
355 #define   AR8327_MAX_FRAME_SIZE_MTU             BITS(0, 14)
356
357 #define AR8327_REG_PORT_STATUS(_i)              (0x07c + (_i) * 4)
358
359 #define AR8327_REG_HEADER_CTRL                  0x098
360 #define AR8327_REG_PORT_HEADER(_i)              (0x09c + (_i) * 4)
361
362 #define AR8327_REG_SGMII_CTRL                   0x0e0
363 #define   AR8327_SGMII_CTRL_EN_PLL              BIT(1)
364 #define   AR8327_SGMII_CTRL_EN_RX               BIT(2)
365 #define   AR8327_SGMII_CTRL_EN_TX               BIT(3)
366
367 #define AR8327_REG_EEE_CTRL                     0x100
368 #define   AR8327_EEE_CTRL_DISABLE_PHY(_i)       BIT(4 + (_i) * 2)
369
370 #define AR8327_REG_PORT_VLAN0(_i)               (0x420 + (_i) * 0x8)
371 #define   AR8327_PORT_VLAN0_DEF_SVID            BITS(0, 12)
372 #define   AR8327_PORT_VLAN0_DEF_SVID_S          0
373 #define   AR8327_PORT_VLAN0_DEF_CVID            BITS(16, 12)
374 #define   AR8327_PORT_VLAN0_DEF_CVID_S          16
375
376 #define AR8327_REG_PORT_VLAN1(_i)               (0x424 + (_i) * 0x8)
377 #define   AR8327_PORT_VLAN1_PORT_VLAN_PROP      BIT(6)
378 #define   AR8327_PORT_VLAN1_OUT_MODE            BITS(12, 2)
379 #define   AR8327_PORT_VLAN1_OUT_MODE_S          12
380 #define   AR8327_PORT_VLAN1_OUT_MODE_UNMOD      0
381 #define   AR8327_PORT_VLAN1_OUT_MODE_UNTAG      1
382 #define   AR8327_PORT_VLAN1_OUT_MODE_TAG        2
383 #define   AR8327_PORT_VLAN1_OUT_MODE_UNTOUCH    3
384
385 #define AR8327_REG_ATU_DATA0                    0x600
386 #define AR8327_REG_ATU_DATA1                    0x604
387 #define AR8327_REG_ATU_DATA2                    0x608
388
389 #define AR8327_REG_ATU_FUNC                     0x60c
390 #define   AR8327_ATU_FUNC_OP                    BITS(0, 4)
391 #define   AR8327_ATU_FUNC_OP_NOOP               0x0
392 #define   AR8327_ATU_FUNC_OP_FLUSH              0x1
393 #define   AR8327_ATU_FUNC_OP_LOAD               0x2
394 #define   AR8327_ATU_FUNC_OP_PURGE              0x3
395 #define   AR8327_ATU_FUNC_OP_FLUSH_LOCKED       0x4
396 #define   AR8327_ATU_FUNC_OP_FLUSH_UNICAST      0x5
397 #define   AR8327_ATU_FUNC_OP_GET_NEXT           0x6
398 #define   AR8327_ATU_FUNC_OP_SEARCH_MAC         0x7
399 #define   AR8327_ATU_FUNC_OP_CHANGE_TRUNK       0x8
400 #define   AR8327_ATU_FUNC_BUSY                  BIT(31)
401
402 #define AR8327_REG_VTU_FUNC0                    0x0610
403 #define   AR8327_VTU_FUNC0_EG_MODE              BITS(4, 14)
404 #define   AR8327_VTU_FUNC0_EG_MODE_S(_i)        (4 + (_i) * 2)
405 #define   AR8327_VTU_FUNC0_EG_MODE_KEEP         0
406 #define   AR8327_VTU_FUNC0_EG_MODE_UNTAG        1
407 #define   AR8327_VTU_FUNC0_EG_MODE_TAG          2
408 #define   AR8327_VTU_FUNC0_EG_MODE_NOT          3
409 #define   AR8327_VTU_FUNC0_IVL                  BIT(19)
410 #define   AR8327_VTU_FUNC0_VALID                BIT(20)
411
412 #define AR8327_REG_VTU_FUNC1                    0x0614
413 #define   AR8327_VTU_FUNC1_OP                   BITS(0, 3)
414 #define   AR8327_VTU_FUNC1_OP_NOOP              0
415 #define   AR8327_VTU_FUNC1_OP_FLUSH             1
416 #define   AR8327_VTU_FUNC1_OP_LOAD              2
417 #define   AR8327_VTU_FUNC1_OP_PURGE             3
418 #define   AR8327_VTU_FUNC1_OP_REMOVE_PORT       4
419 #define   AR8327_VTU_FUNC1_OP_GET_NEXT          5
420 #define   AR8327_VTU_FUNC1_OP_GET_ONE           6
421 #define   AR8327_VTU_FUNC1_FULL                 BIT(4)
422 #define   AR8327_VTU_FUNC1_PORT                 BIT(8, 4)
423 #define   AR8327_VTU_FUNC1_PORT_S               8
424 #define   AR8327_VTU_FUNC1_VID                  BIT(16, 12)
425 #define   AR8327_VTU_FUNC1_VID_S                16
426 #define   AR8327_VTU_FUNC1_BUSY                 BIT(31)
427
428 #define AR8327_REG_FWD_CTRL0                    0x620
429 #define   AR8327_FWD_CTRL0_CPU_PORT_EN          BIT(10)
430 #define   AR8327_FWD_CTRL0_MIRROR_PORT          BITS(4, 4)
431 #define   AR8327_FWD_CTRL0_MIRROR_PORT_S        4
432
433 #define AR8327_REG_FWD_CTRL1                    0x624
434 #define   AR8327_FWD_CTRL1_UC_FLOOD             BITS(0, 7)
435 #define   AR8327_FWD_CTRL1_UC_FLOOD_S           0
436 #define   AR8327_FWD_CTRL1_MC_FLOOD             BITS(8, 7)
437 #define   AR8327_FWD_CTRL1_MC_FLOOD_S           8
438 #define   AR8327_FWD_CTRL1_BC_FLOOD             BITS(16, 7)
439 #define   AR8327_FWD_CTRL1_BC_FLOOD_S           16
440 #define   AR8327_FWD_CTRL1_IGMP                 BITS(24, 7)
441 #define   AR8327_FWD_CTRL1_IGMP_S               24
442
443 #define AR8327_REG_PORT_LOOKUP(_i)              (0x660 + (_i) * 0xc)
444 #define   AR8327_PORT_LOOKUP_MEMBER             BITS(0, 7)
445 #define   AR8327_PORT_LOOKUP_IN_MODE            BITS(8, 2)
446 #define   AR8327_PORT_LOOKUP_IN_MODE_S          8
447 #define   AR8327_PORT_LOOKUP_STATE              BITS(16, 3)
448 #define   AR8327_PORT_LOOKUP_STATE_S            16
449 #define   AR8327_PORT_LOOKUP_LEARN              BIT(20)
450 #define   AR8327_PORT_LOOKUP_ING_MIRROR_EN      BIT(25)
451
452 #define AR8327_REG_PORT_PRIO(_i)                (0x664 + (_i) * 0xc)
453
454 #define AR8327_REG_PORT_HOL_CTRL1(_i)           (0x974 + (_i) * 0x8)
455 #define   AR8327_PORT_HOL_CTRL1_EG_MIRROR_EN    BIT(16)
456
457 #define AR8337_PAD_MAC06_EXCHANGE_EN            BIT(31)
458
459 /* port speed */
460 enum {
461         AR8216_PORT_SPEED_10M = 0,
462         AR8216_PORT_SPEED_100M = 1,
463         AR8216_PORT_SPEED_1000M = 2,
464         AR8216_PORT_SPEED_ERR = 3,
465 };
466
467 /* ingress 802.1q mode */
468 enum {
469         AR8216_IN_PORT_ONLY = 0,
470         AR8216_IN_PORT_FALLBACK = 1,
471         AR8216_IN_VLAN_ONLY = 2,
472         AR8216_IN_SECURE = 3
473 };
474
475 /* egress 802.1q mode */
476 enum {
477         AR8216_OUT_KEEP = 0,
478         AR8216_OUT_STRIP_VLAN = 1,
479         AR8216_OUT_ADD_VLAN = 2
480 };
481
482 /* port forwarding state */
483 enum {
484         AR8216_PORT_STATE_DISABLED = 0,
485         AR8216_PORT_STATE_BLOCK = 1,
486         AR8216_PORT_STATE_LISTEN = 2,
487         AR8216_PORT_STATE_LEARN = 3,
488         AR8216_PORT_STATE_FORWARD = 4
489 };
490
491 #endif