target/linux/ar71xx/files/drivers/net/ag71xx/ag71xx_main.c

   1 /*
   2  *  Atheros AR71xx built-in ethernet mac driver
   3  *
   4  *  Copyright (C) 2008-2010 Gabor Juhos <juhosg@openwrt.org>
   5  *  Copyright (C) 2008 Imre Kaloz <kaloz@openwrt.org>
   6  *
   7  *  Based on Atheros' AG7100 driver
   8  *
   9  *  This program is free software; you can redistribute it and/or modify it
  10  *  under the terms of the GNU General Public License version 2 as published
  11  *  by the Free Software Foundation.
  12  */
  13
  14 #include "ag71xx.h"
  15
  16 #define AG71XX_DEFAULT_MSG_ENABLE       \
  17         ( NETIF_MSG_DRV                 \
  18         | NETIF_MSG_PROBE               \
  19         | NETIF_MSG_LINK                \
  20         | NETIF_MSG_TIMER               \
  21         | NETIF_MSG_IFDOWN              \
  22         | NETIF_MSG_IFUP                \
  23         | NETIF_MSG_RX_ERR              \
  24         | NETIF_MSG_TX_ERR )
  25
  26 static int ag71xx_msg_level = -1;
  27
  28 module_param_named(msg_level, ag71xx_msg_level, int, 0);
  29 MODULE_PARM_DESC(msg_level, "Message level (-1=defaults,0=none,...,16=all)");
  30
  31 static void ag71xx_dump_dma_regs(struct ag71xx *ag)
  32 {
  33         DBG("%s: dma_tx_ctrl=%08x, dma_tx_desc=%08x, dma_tx_status=%08x\n",
  34                 ag->dev->name,
  35                 ag71xx_rr(ag, AG71XX_REG_TX_CTRL),
  36                 ag71xx_rr(ag, AG71XX_REG_TX_DESC),
  37                 ag71xx_rr(ag, AG71XX_REG_TX_STATUS));
  38
  39         DBG("%s: dma_rx_ctrl=%08x, dma_rx_desc=%08x, dma_rx_status=%08x\n",
  40                 ag->dev->name,
  41                 ag71xx_rr(ag, AG71XX_REG_RX_CTRL),
  42                 ag71xx_rr(ag, AG71XX_REG_RX_DESC),
  43                 ag71xx_rr(ag, AG71XX_REG_RX_STATUS));
  44 }
  45
  46 static void ag71xx_dump_regs(struct ag71xx *ag)
  47 {
  48         DBG("%s: mac_cfg1=%08x, mac_cfg2=%08x, ipg=%08x, hdx=%08x, mfl=%08x\n",
  49                 ag->dev->name,
  50                 ag71xx_rr(ag, AG71XX_REG_MAC_CFG1),
  51                 ag71xx_rr(ag, AG71XX_REG_MAC_CFG2),
  52                 ag71xx_rr(ag, AG71XX_REG_MAC_IPG),
  53                 ag71xx_rr(ag, AG71XX_REG_MAC_HDX),
  54                 ag71xx_rr(ag, AG71XX_REG_MAC_MFL));
  55         DBG("%s: mac_ifctl=%08x, mac_addr1=%08x, mac_addr2=%08x\n",
  56                 ag->dev->name,
  57                 ag71xx_rr(ag, AG71XX_REG_MAC_IFCTL),
  58                 ag71xx_rr(ag, AG71XX_REG_MAC_ADDR1),
  59                 ag71xx_rr(ag, AG71XX_REG_MAC_ADDR2));
  60         DBG("%s: fifo_cfg0=%08x, fifo_cfg1=%08x, fifo_cfg2=%08x\n",
  61                 ag->dev->name,
  62                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG0),
  63                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG1),
  64                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG2));
  65         DBG("%s: fifo_cfg3=%08x, fifo_cfg4=%08x, fifo_cfg5=%08x\n",
  66                 ag->dev->name,
  67                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG3),
  68                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG4),
  69                 ag71xx_rr(ag, AG71XX_REG_FIFO_CFG5));
  70 }
  71
  72 static inline void ag71xx_dump_intr(struct ag71xx *ag, char *label, u32 intr)
  73 {
  74         DBG("%s: %s intr=%08x %s%s%s%s%s%s\n",
  75                 ag->dev->name, label, intr,
  76                 (intr & AG71XX_INT_TX_PS) ? "TXPS " : "",
  77                 (intr & AG71XX_INT_TX_UR) ? "TXUR " : "",
  78                 (intr & AG71XX_INT_TX_BE) ? "TXBE " : "",
  79                 (intr & AG71XX_INT_RX_PR) ? "RXPR " : "",
  80                 (intr & AG71XX_INT_RX_OF) ? "RXOF " : "",
  81                 (intr & AG71XX_INT_RX_BE) ? "RXBE " : "");
  82 }
  83
  84 static void ag71xx_ring_free(struct ag71xx_ring *ring)
  85 {
  86         kfree(ring->buf);
  87
  88         if (ring->descs_cpu)
  89                 dma_free_coherent(NULL, ring->size * ring->desc_size,
  90                                   ring->descs_cpu, ring->descs_dma);
  91 }
  92
  93 static int ag71xx_ring_alloc(struct ag71xx_ring *ring, unsigned int size)
  94 {
  95         int err;
  96         int i;
  97
  98         ring->desc_size = sizeof(struct ag71xx_desc);
  99         if (ring->desc_size % cache_line_size()) {
 100                 DBG("ag71xx: ring %p, desc size %u rounded to %u\n",
 101                         ring, ring->desc_size,
 102                         roundup(ring->desc_size, cache_line_size()));
 103                 ring->desc_size = roundup(ring->desc_size, cache_line_size());
 104         }
 105
 106         ring->descs_cpu = dma_alloc_coherent(NULL, size * ring->desc_size,
 107                                              &ring->descs_dma, GFP_ATOMIC);
 108         if (!ring->descs_cpu) {
 109                 err = -ENOMEM;
 110                 goto err;
 111         }
 112
 113         ring->size = size;
 114
 115         ring->buf = kzalloc(size * sizeof(*ring->buf), GFP_KERNEL);
 116         if (!ring->buf) {
 117                 err = -ENOMEM;
 118                 goto err;
 119         }
 120
 121         for (i = 0; i < size; i++) {
 122                 ring->buf[i].desc = (struct ag71xx_desc *)&ring->descs_cpu[i * ring->desc_size];
 123                 DBG("ag71xx: ring %p, desc %d at %p\n",
 124                         ring, i, ring->buf[i].desc);
 125         }
 126
 127         return 0;
 128
 129  err:
 130         return err;
 131 }
 132
 133 static void ag71xx_ring_tx_clean(struct ag71xx *ag)
 134 {
 135         struct ag71xx_ring *ring = &ag->tx_ring;
 136         struct net_device *dev = ag->dev;
 137
 138         while (ring->curr != ring->dirty) {
 139                 u32 i = ring->dirty % AG71XX_TX_RING_SIZE;
 140
 141                 if (!ag71xx_desc_empty(ring->buf[i].desc)) {
 142                         ring->buf[i].desc->ctrl = 0;
 143                         dev->stats.tx_errors++;
 144                 }
 145
 146                 if (ring->buf[i].skb)
 147                         dev_kfree_skb_any(ring->buf[i].skb);
 148
 149                 ring->buf[i].skb = NULL;
 150
 151                 ring->dirty++;
 152         }
 153
 154         /* flush descriptors */
 155         wmb();
 156
 157 }
 158
 159 static void ag71xx_ring_tx_init(struct ag71xx *ag)
 160 {
 161         struct ag71xx_ring *ring = &ag->tx_ring;
 162         int i;
 163
 164         for (i = 0; i < AG71XX_TX_RING_SIZE; i++) {
 165                 ring->buf[i].desc->next = (u32) (ring->descs_dma +
 166                         ring->desc_size * ((i + 1) % AG71XX_TX_RING_SIZE));
 167
 168                 ring->buf[i].desc->ctrl = DESC_EMPTY;
 169                 ring->buf[i].skb = NULL;
 170         }
 171
 172         /* flush descriptors */
 173         wmb();
 174
 175         ring->curr = 0;
 176         ring->dirty = 0;
 177 }
 178
 179 static void ag71xx_ring_rx_clean(struct ag71xx *ag)
 180 {
 181         struct ag71xx_ring *ring = &ag->rx_ring;
 182         int i;
 183
 184         if (!ring->buf)
 185                 return;
 186
 187         for (i = 0; i < AG71XX_RX_RING_SIZE; i++)
 188                 if (ring->buf[i].skb)
 189                         kfree_skb(ring->buf[i].skb);
 190
 191 }
 192
 193 static int ag71xx_ring_rx_init(struct ag71xx *ag)
 194 {
 195         struct ag71xx_ring *ring = &ag->rx_ring;
 196         unsigned int i;
 197         int ret;
 198
 199         ret = 0;
 200         for (i = 0; i < AG71XX_RX_RING_SIZE; i++) {
 201                 ring->buf[i].desc->next = (u32) (ring->descs_dma +
 202                         ring->desc_size * ((i + 1) % AG71XX_RX_RING_SIZE));
 203
 204                 DBG("ag71xx: RX desc at %p, next is %08x\n",
 205                         ring->buf[i].desc,
 206                         ring->buf[i].desc->next);
 207         }
 208
 209         for (i = 0; i < AG71XX_RX_RING_SIZE; i++) {
 210                 struct sk_buff *skb;
 211                 dma_addr_t dma_addr;
 212
 213                 skb = dev_alloc_skb(AG71XX_RX_PKT_SIZE + AG71XX_RX_PKT_RESERVE);
 214                 if (!skb) {
 215                         ret = -ENOMEM;
 216                         break;
 217                 }
 218
 219                 skb->dev = ag->dev;
 220                 skb_reserve(skb, AG71XX_RX_PKT_RESERVE);
 221
 222                 dma_addr = dma_map_single(NULL, skb->data, AG71XX_RX_PKT_SIZE,
 223                                           DMA_FROM_DEVICE);
 224                 ring->buf[i].skb = skb;
 225                 ring->buf[i].desc->data = (u32) dma_addr;
 226                 ring->buf[i].desc->ctrl = DESC_EMPTY;
 227         }
 228
 229         /* flush descriptors */
 230         wmb();
 231
 232         ring->curr = 0;
 233         ring->dirty = 0;
 234
 235         return ret;
 236 }
 237
 238 static int ag71xx_ring_rx_refill(struct ag71xx *ag)
 239 {
 240         struct ag71xx_ring *ring = &ag->rx_ring;
 241         unsigned int count;
 242
 243         count = 0;
 244         for (; ring->curr - ring->dirty > 0; ring->dirty++) {
 245                 unsigned int i;
 246
 247                 i = ring->dirty % AG71XX_RX_RING_SIZE;
 248
 249                 if (ring->buf[i].skb == NULL) {
 250                         dma_addr_t dma_addr;
 251                         struct sk_buff *skb;
 252
 253                         skb = dev_alloc_skb(AG71XX_RX_PKT_SIZE +
 254                                             AG71XX_RX_PKT_RESERVE);
 255                         if (skb == NULL)
 256                                 break;
 257
 258                         skb_reserve(skb, AG71XX_RX_PKT_RESERVE);
 259                         skb->dev = ag->dev;
 260
 261                         dma_addr = dma_map_single(NULL, skb->data,
 262                                                   AG71XX_RX_PKT_SIZE,
 263                                                   DMA_FROM_DEVICE);
 264
 265                         ring->buf[i].skb = skb;
 266                         ring->buf[i].desc->data = (u32) dma_addr;
 267                 }
 268
 269                 ring->buf[i].desc->ctrl = DESC_EMPTY;
 270                 count++;
 271         }
 272
 273         /* flush descriptors */
 274         wmb();
 275
 276         DBG("%s: %u rx descriptors refilled\n", ag->dev->name, count);
 277
 278         return count;
 279 }
 280
 281 static int ag71xx_rings_init(struct ag71xx *ag)
 282 {
 283         int ret;
 284
 285         ret = ag71xx_ring_alloc(&ag->tx_ring, AG71XX_TX_RING_SIZE);
 286         if (ret)
 287                 return ret;
 288
 289         ag71xx_ring_tx_init(ag);
 290
 291         ret = ag71xx_ring_alloc(&ag->rx_ring, AG71XX_RX_RING_SIZE);
 292         if (ret)
 293                 return ret;
 294
 295         ret = ag71xx_ring_rx_init(ag);
 296         return ret;
 297 }
 298
 299 static void ag71xx_rings_cleanup(struct ag71xx *ag)
 300 {
 301         ag71xx_ring_rx_clean(ag);
 302         ag71xx_ring_free(&ag->rx_ring);
 303
 304         ag71xx_ring_tx_clean(ag);
 305         ag71xx_ring_free(&ag->tx_ring);
 306 }
 307
 308 static void ag71xx_hw_set_macaddr(struct ag71xx *ag, unsigned char *mac)
 309 {
 310         u32 t;
 311
 312         t = (((u32) mac[0]) << 24) | (((u32) mac[1]) << 16)
 313           | (((u32) mac[2]) << 8) | ((u32) mac[3]);
 314
 315         ag71xx_wr(ag, AG71XX_REG_MAC_ADDR1, t);
 316
 317         t = (((u32) mac[4]) << 24) | (((u32) mac[5]) << 16);
 318         ag71xx_wr(ag, AG71XX_REG_MAC_ADDR2, t);
 319 }
 320
 321 static void ag71xx_dma_reset(struct ag71xx *ag)
 322 {
 323         u32 val;
 324         int i;
 325
 326         ag71xx_dump_dma_regs(ag);
 327
 328         /* stop RX and TX */
 329         ag71xx_wr(ag, AG71XX_REG_RX_CTRL, 0);
 330         ag71xx_wr(ag, AG71XX_REG_TX_CTRL, 0);
 331
 332         /* clear descriptor addresses */
 333         ag71xx_wr(ag, AG71XX_REG_TX_DESC, 0);
 334         ag71xx_wr(ag, AG71XX_REG_RX_DESC, 0);
 335
 336         /* clear pending RX/TX interrupts */
 337         for (i = 0; i < 256; i++) {
 338                 ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_PR);
 339                 ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_PS);
 340         }
 341
 342         /* clear pending errors */
 343         ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_BE | RX_STATUS_OF);
 344         ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_BE | TX_STATUS_UR);
 345
 346         val = ag71xx_rr(ag, AG71XX_REG_RX_STATUS);
 347         if (val)
 348                 printk(KERN_ALERT "%s: unable to clear DMA Rx status: %08x\n",
 349                         ag->dev->name, val);
 350
 351         val = ag71xx_rr(ag, AG71XX_REG_TX_STATUS);
 352
 353         /* mask out reserved bits */
 354         val &= ~0xff000000;
 355
 356         if (val)
 357                 printk(KERN_ALERT "%s: unable to clear DMA Tx status: %08x\n",
 358                         ag->dev->name, val);
 359
 360         ag71xx_dump_dma_regs(ag);
 361 }
 362
 363 #define MAC_CFG1_INIT   (MAC_CFG1_RXE | MAC_CFG1_TXE | \
 364                          MAC_CFG1_SRX | MAC_CFG1_STX)
 365
 366 #define FIFO_CFG0_INIT  (FIFO_CFG0_ALL << FIFO_CFG0_ENABLE_SHIFT)
 367
 368 #define FIFO_CFG4_INIT  (FIFO_CFG4_DE | FIFO_CFG4_DV | FIFO_CFG4_FC | \
 369                          FIFO_CFG4_CE | FIFO_CFG4_CR | FIFO_CFG4_LM | \
 370                          FIFO_CFG4_LO | FIFO_CFG4_OK | FIFO_CFG4_MC | \
 371                          FIFO_CFG4_BC | FIFO_CFG4_DR | FIFO_CFG4_LE | \
 372                          FIFO_CFG4_CF | FIFO_CFG4_PF | FIFO_CFG4_UO | \
 373                          FIFO_CFG4_VT)
 374
 375 #define FIFO_CFG5_INIT  (FIFO_CFG5_DE | FIFO_CFG5_DV | FIFO_CFG5_FC | \
 376                          FIFO_CFG5_CE | FIFO_CFG5_LO | FIFO_CFG5_OK | \
 377                          FIFO_CFG5_MC | FIFO_CFG5_BC | FIFO_CFG5_DR | \
 378                          FIFO_CFG5_CF | FIFO_CFG5_PF | FIFO_CFG5_VT | \
 379                          FIFO_CFG5_LE | FIFO_CFG5_FT | FIFO_CFG5_16 | \
 380                          FIFO_CFG5_17 | FIFO_CFG5_SF)
 381
 382 static void ag71xx_hw_init(struct ag71xx *ag)
 383 {
 384         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 385
 386         ag71xx_sb(ag, AG71XX_REG_MAC_CFG1, MAC_CFG1_SR);
 387         udelay(20);
 388
 389         ar71xx_device_stop(pdata->reset_bit);
 390         mdelay(100);
 391         ar71xx_device_start(pdata->reset_bit);
 392         mdelay(100);
 393
 394         /* setup MAC configuration registers */
 395         if (pdata->is_ar724x)
 396                 ag71xx_wr(ag, AG71XX_REG_MAC_CFG1,
 397                           MAC_CFG1_INIT | MAC_CFG1_TFC | MAC_CFG1_RFC);
 398         else
 399                 ag71xx_wr(ag, AG71XX_REG_MAC_CFG1, MAC_CFG1_INIT);
 400
 401         ag71xx_sb(ag, AG71XX_REG_MAC_CFG2,
 402                   MAC_CFG2_PAD_CRC_EN | MAC_CFG2_LEN_CHECK);
 403
 404         /* setup max frame length */
 405         ag71xx_wr(ag, AG71XX_REG_MAC_MFL, AG71XX_TX_MTU_LEN);
 406
 407         /* setup MII interface type */
 408         ag71xx_mii_ctrl_set_if(ag, pdata->mii_if);
 409
 410         /* setup FIFO configuration registers */
 411         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG0, FIFO_CFG0_INIT);
 412         if (pdata->is_ar724x) {
 413                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG1, pdata->fifo_cfg1);
 414                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG2, pdata->fifo_cfg2);
 415         } else {
 416                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG1, 0x0fff0000);
 417                 ag71xx_wr(ag, AG71XX_REG_FIFO_CFG2, 0x00001fff);
 418         }
 419         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG4, FIFO_CFG4_INIT);
 420         ag71xx_wr(ag, AG71XX_REG_FIFO_CFG5, FIFO_CFG5_INIT);
 421
 422         ag71xx_dma_reset(ag);
 423 }
 424
 425 static void ag71xx_hw_start(struct ag71xx *ag)
 426 {
 427         /* start RX engine */
 428         ag71xx_wr(ag, AG71XX_REG_RX_CTRL, RX_CTRL_RXE);
 429
 430         /* enable interrupts */
 431         ag71xx_wr(ag, AG71XX_REG_INT_ENABLE, AG71XX_INT_INIT);
 432 }
 433
 434 static void ag71xx_hw_stop(struct ag71xx *ag)
 435 {
 436         /* disable all interrupts */
 437         ag71xx_wr(ag, AG71XX_REG_INT_ENABLE, 0);
 438
 439         ag71xx_dma_reset(ag);
 440 }
 441
 442 static int ag71xx_open(struct net_device *dev)
 443 {
 444         struct ag71xx *ag = netdev_priv(dev);
 445         int ret;
 446
 447         ret = ag71xx_rings_init(ag);
 448         if (ret)
 449                 goto err;
 450
 451         napi_enable(&ag->napi);
 452
 453         netif_carrier_off(dev);
 454         ag71xx_phy_start(ag);
 455
 456         ag71xx_wr(ag, AG71XX_REG_TX_DESC, ag->tx_ring.descs_dma);
 457         ag71xx_wr(ag, AG71XX_REG_RX_DESC, ag->rx_ring.descs_dma);
 458
 459         ag71xx_hw_set_macaddr(ag, dev->dev_addr);
 460
 461         ag71xx_hw_start(ag);
 462
 463         netif_start_queue(dev);
 464
 465         return 0;
 466
 467  err:
 468         ag71xx_rings_cleanup(ag);
 469         return ret;
 470 }
 471
 472 static int ag71xx_stop(struct net_device *dev)
 473 {
 474         struct ag71xx *ag = netdev_priv(dev);
 475         unsigned long flags;
 476
 477         spin_lock_irqsave(&ag->lock, flags);
 478
 479         netif_stop_queue(dev);
 480
 481         ag71xx_hw_stop(ag);
 482
 483         netif_carrier_off(dev);
 484         ag71xx_phy_stop(ag);
 485
 486         napi_disable(&ag->napi);
 487         del_timer_sync(&ag->oom_timer);
 488
 489         spin_unlock_irqrestore(&ag->lock, flags);
 490
 491         ag71xx_rings_cleanup(ag);
 492
 493         return 0;
 494 }
 495
 496 static netdev_tx_t ag71xx_hard_start_xmit(struct sk_buff *skb,
 497                                           struct net_device *dev)
 498 {
 499         struct ag71xx *ag = netdev_priv(dev);
 500         struct ag71xx_ring *ring = &ag->tx_ring;
 501         struct ag71xx_desc *desc;
 502         dma_addr_t dma_addr;
 503         int i;
 504
 505         i = ring->curr % AG71XX_TX_RING_SIZE;
 506         desc = ring->buf[i].desc;
 507
 508         if (!ag71xx_desc_empty(desc))
 509                 goto err_drop;
 510
 511         ag71xx_add_ar8216_header(ag, skb);
 512
 513         if (skb->len <= 0) {
 514                 DBG("%s: packet len is too small\n", ag->dev->name);
 515                 goto err_drop;
 516         }
 517
 518         dma_addr = dma_map_single(NULL, skb->data, skb->len, DMA_TO_DEVICE);
 519
 520         ring->buf[i].skb = skb;
 521
 522         /* setup descriptor fields */
 523         desc->data = (u32) dma_addr;
 524         desc->ctrl = (skb->len & DESC_PKTLEN_M);
 525
 526         /* flush descriptor */
 527         wmb();
 528
 529         ring->curr++;
 530         if (ring->curr == (ring->dirty + AG71XX_TX_THRES_STOP)) {
 531                 DBG("%s: tx queue full\n", ag->dev->name);
 532                 netif_stop_queue(dev);
 533         }
 534
 535         DBG("%s: packet injected into TX queue\n", ag->dev->name);
 536
 537         /* enable TX engine */
 538         ag71xx_wr(ag, AG71XX_REG_TX_CTRL, TX_CTRL_TXE);
 539
 540         dev->trans_start = jiffies;
 541
 542         return NETDEV_TX_OK;
 543
 544  err_drop:
 545         dev->stats.tx_dropped++;
 546
 547         dev_kfree_skb(skb);
 548         return NETDEV_TX_OK;
 549 }
 550
 551 static int ag71xx_do_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 552 {
 553         struct mii_ioctl_data *data = (struct mii_ioctl_data *) &ifr->ifr_data;
 554         struct ag71xx *ag = netdev_priv(dev);
 555         int ret;
 556
 557         switch (cmd) {
 558         case SIOCETHTOOL:
 559                 if (ag->phy_dev == NULL)
 560                         break;
 561
 562                 spin_lock_irq(&ag->lock);
 563                 ret = phy_ethtool_ioctl(ag->phy_dev, (void *) ifr->ifr_data);
 564                 spin_unlock_irq(&ag->lock);
 565                 return ret;
 566
 567         case SIOCSIFHWADDR:
 568                 if (copy_from_user
 569                         (dev->dev_addr, ifr->ifr_data, sizeof(dev->dev_addr)))
 570                         return -EFAULT;
 571                 return 0;
 572
 573         case SIOCGIFHWADDR:
 574                 if (copy_to_user
 575                         (ifr->ifr_data, dev->dev_addr, sizeof(dev->dev_addr)))
 576                         return -EFAULT;
 577                 return 0;
 578
 579         case SIOCGMIIPHY:
 580         case SIOCGMIIREG:
 581         case SIOCSMIIREG:
 582                 if (ag->phy_dev == NULL)
 583                         break;
 584
 585                 return phy_mii_ioctl(ag->phy_dev, data, cmd);
 586
 587         default:
 588                 break;
 589         }
 590
 591         return -EOPNOTSUPP;
 592 }
 593
 594 static void ag71xx_oom_timer_handler(unsigned long data)
 595 {
 596         struct net_device *dev = (struct net_device *) data;
 597         struct ag71xx *ag = netdev_priv(dev);
 598
 599         napi_schedule(&ag->napi);
 600 }
 601
 602 static void ag71xx_tx_timeout(struct net_device *dev)
 603 {
 604         struct ag71xx *ag = netdev_priv(dev);
 605
 606         if (netif_msg_tx_err(ag))
 607                 printk(KERN_DEBUG "%s: tx timeout\n", ag->dev->name);
 608
 609         schedule_work(&ag->restart_work);
 610 }
 611
 612 static void ag71xx_restart_work_func(struct work_struct *work)
 613 {
 614         struct ag71xx *ag = container_of(work, struct ag71xx, restart_work);
 615
 616         ag71xx_stop(ag->dev);
 617         ag71xx_open(ag->dev);
 618 }
 619
 620 static int ag71xx_tx_packets(struct ag71xx *ag)
 621 {
 622         struct ag71xx_ring *ring = &ag->tx_ring;
 623         int sent;
 624
 625         DBG("%s: processing TX ring\n", ag->dev->name);
 626
 627         sent = 0;
 628         while (ring->dirty != ring->curr) {
 629                 unsigned int i = ring->dirty % AG71XX_TX_RING_SIZE;
 630                 struct ag71xx_desc *desc = ring->buf[i].desc;
 631                 struct sk_buff *skb = ring->buf[i].skb;
 632
 633                 if (!ag71xx_desc_empty(desc))
 634                         break;
 635
 636                 ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_PS);
 637
 638                 ag->dev->stats.tx_bytes += skb->len;
 639                 ag->dev->stats.tx_packets++;
 640
 641                 dev_kfree_skb_any(skb);
 642                 ring->buf[i].skb = NULL;
 643
 644                 ring->dirty++;
 645                 sent++;
 646         }
 647
 648         DBG("%s: %d packets sent out\n", ag->dev->name, sent);
 649
 650         if ((ring->curr - ring->dirty) < AG71XX_TX_THRES_WAKEUP)
 651                 netif_wake_queue(ag->dev);
 652
 653         return sent;
 654 }
 655
 656 static int ag71xx_rx_packets(struct ag71xx *ag, int limit)
 657 {
 658         struct net_device *dev = ag->dev;
 659         struct ag71xx_ring *ring = &ag->rx_ring;
 660         int done = 0;
 661
 662         DBG("%s: rx packets, limit=%d, curr=%u, dirty=%u\n",
 663                         dev->name, limit, ring->curr, ring->dirty);
 664
 665         while (done < limit) {
 666                 unsigned int i = ring->curr % AG71XX_RX_RING_SIZE;
 667                 struct ag71xx_desc *desc = ring->buf[i].desc;
 668                 struct sk_buff *skb;
 669                 int pktlen;
 670
 671                 if (ag71xx_desc_empty(desc))
 672                         break;
 673
 674                 if ((ring->dirty + AG71XX_RX_RING_SIZE) == ring->curr) {
 675                         ag71xx_assert(0);
 676                         break;
 677                 }
 678
 679                 ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_PR);
 680
 681                 skb = ring->buf[i].skb;
 682                 pktlen = ag71xx_desc_pktlen(desc);
 683                 pktlen -= ETH_FCS_LEN;
 684
 685                 skb_put(skb, pktlen);
 686
 687                 skb->dev = dev;
 688                 skb->ip_summed = CHECKSUM_NONE;
 689
 690                 dev->last_rx = jiffies;
 691                 dev->stats.rx_packets++;
 692                 dev->stats.rx_bytes += pktlen;
 693
 694                 if (ag71xx_remove_ar8216_header(ag, skb) != 0) {
 695                         dev->stats.rx_dropped++;
 696                         kfree_skb(skb);
 697                 } else {
 698                         skb->protocol = eth_type_trans(skb, dev);
 699                         netif_receive_skb(skb);
 700                 }
 701
 702                 ring->buf[i].skb = NULL;
 703                 done++;
 704
 705                 ring->curr++;
 706         }
 707
 708         ag71xx_ring_rx_refill(ag);
 709
 710         DBG("%s: rx finish, curr=%u, dirty=%u, done=%d\n",
 711                 dev->name, ring->curr, ring->dirty, done);
 712
 713         return done;
 714 }
 715
 716 static int ag71xx_poll(struct napi_struct *napi, int limit)
 717 {
 718         struct ag71xx *ag = container_of(napi, struct ag71xx, napi);
 719         struct ag71xx_platform_data *pdata = ag71xx_get_pdata(ag);
 720         struct net_device *dev = ag->dev;
 721         struct ag71xx_ring *rx_ring;
 722         unsigned long flags;
 723         u32 status;
 724         int tx_done;
 725         int rx_done;
 726
 727         pdata->ddr_flush();
 728         tx_done = ag71xx_tx_packets(ag);
 729
 730         DBG("%s: processing RX ring\n", dev->name);
 731         rx_done = ag71xx_rx_packets(ag, limit);
 732
 733         ag71xx_debugfs_update_napi_stats(ag, rx_done, tx_done);
 734
 735         rx_ring = &ag->rx_ring;
 736         if (rx_ring->buf[rx_ring->dirty % AG71XX_RX_RING_SIZE].skb == NULL)
 737                 goto oom;
 738
 739         status = ag71xx_rr(ag, AG71XX_REG_RX_STATUS);
 740         if (unlikely(status & RX_STATUS_OF)) {
 741                 ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_OF);
 742                 dev->stats.rx_fifo_errors++;
 743
 744                 /* restart RX */
 745                 ag71xx_wr(ag, AG71XX_REG_RX_CTRL, RX_CTRL_RXE);
 746         }
 747
 748         if (rx_done < limit) {
 749                 if (status & RX_STATUS_PR)
 750                         goto more;
 751
 752                 status = ag71xx_rr(ag, AG71XX_REG_TX_STATUS);
 753                 if (status & TX_STATUS_PS)
 754                         goto more;
 755
 756                 DBG("%s: disable polling mode, rx=%d, tx=%d,limit=%d\n",
 757                         dev->name, rx_done, tx_done, limit);
 758
 759                 napi_complete(napi);
 760
 761                 /* enable interrupts */
 762                 spin_lock_irqsave(&ag->lock, flags);
 763                 ag71xx_int_enable(ag, AG71XX_INT_POLL);
 764                 spin_unlock_irqrestore(&ag->lock, flags);
 765                 return rx_done;
 766         }
 767
 768  more:
 769         DBG("%s: stay in polling mode, rx=%d, tx=%d, limit=%d\n",
 770                         dev->name, rx_done, tx_done, limit);
 771         return rx_done;
 772
 773  oom:
 774         if (netif_msg_rx_err(ag))
 775                 printk(KERN_DEBUG "%s: out of memory\n", dev->name);
 776
 777         mod_timer(&ag->oom_timer, jiffies + AG71XX_OOM_REFILL);
 778         napi_complete(napi);
 779         return 0;
 780 }
 781
 782 static irqreturn_t ag71xx_interrupt(int irq, void *dev_id)
 783 {
 784         struct net_device *dev = dev_id;
 785         struct ag71xx *ag = netdev_priv(dev);
 786         u32 status;
 787
 788         status = ag71xx_rr(ag, AG71XX_REG_INT_STATUS);
 789         ag71xx_dump_intr(ag, "raw", status);
 790
 791         if (unlikely(!status))
 792                 return IRQ_NONE;
 793
 794         if (unlikely(status & AG71XX_INT_ERR)) {
 795                 if (status & AG71XX_INT_TX_BE) {
 796                         ag71xx_wr(ag, AG71XX_REG_TX_STATUS, TX_STATUS_BE);
 797                         dev_err(&dev->dev, "TX BUS error\n");
 798                 }
 799                 if (status & AG71XX_INT_RX_BE) {
 800                         ag71xx_wr(ag, AG71XX_REG_RX_STATUS, RX_STATUS_BE);
 801                         dev_err(&dev->dev, "RX BUS error\n");
 802                 }
 803         }
 804
 805         if (likely(status & AG71XX_INT_POLL)) {
 806                 ag71xx_int_disable(ag, AG71XX_INT_POLL);
 807                 DBG("%s: enable polling mode\n", dev->name);
 808                 napi_schedule(&ag->napi);
 809         }
 810
 811         ag71xx_debugfs_update_int_stats(ag, status);
 812
 813         return IRQ_HANDLED;
 814 }
 815
 816 static void ag71xx_set_multicast_list(struct net_device *dev)
 817 {
 818         /* TODO */
 819 }
 820
 821 static const struct net_device_ops ag71xx_netdev_ops = {
 822         .ndo_open               = ag71xx_open,
 823         .ndo_stop               = ag71xx_stop,
 824         .ndo_start_xmit         = ag71xx_hard_start_xmit,
 825         .ndo_set_multicast_list = ag71xx_set_multicast_list,
 826         .ndo_do_ioctl           = ag71xx_do_ioctl,
 827         .ndo_tx_timeout         = ag71xx_tx_timeout,
 828         .ndo_change_mtu         = eth_change_mtu,
 829         .ndo_set_mac_address    = eth_mac_addr,
 830         .ndo_validate_addr      = eth_validate_addr,
 831 };
 832
 833 static int __init ag71xx_probe(struct platform_device *pdev)
 834 {
 835         struct net_device *dev;
 836         struct resource *res;
 837         struct ag71xx *ag;
 838         struct ag71xx_platform_data *pdata;
 839         int err;
 840
 841         pdata = pdev->dev.platform_data;
 842         if (!pdata) {
 843                 dev_err(&pdev->dev, "no platform data specified\n");
 844                 err = -ENXIO;
 845                 goto err_out;
 846         }
 847
 848         if (pdata->mii_bus_dev == NULL) {
 849                 dev_err(&pdev->dev, "no MII bus device specified\n");
 850                 err = -EINVAL;
 851                 goto err_out;
 852         }
 853
 854         dev = alloc_etherdev(sizeof(*ag));
 855         if (!dev) {
 856                 dev_err(&pdev->dev, "alloc_etherdev failed\n");
 857                 err = -ENOMEM;
 858                 goto err_out;
 859         }
 860
 861         SET_NETDEV_DEV(dev, &pdev->dev);
 862
 863         ag = netdev_priv(dev);
 864         ag->pdev = pdev;
 865         ag->dev = dev;
 866         ag->msg_enable = netif_msg_init(ag71xx_msg_level,
 867                                         AG71XX_DEFAULT_MSG_ENABLE);
 868         spin_lock_init(&ag->lock);
 869
 870         res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "mac_base");
 871         if (!res) {
 872                 dev_err(&pdev->dev, "no mac_base resource found\n");
 873                 err = -ENXIO;
 874                 goto err_out;
 875         }
 876
 877         ag->mac_base = ioremap_nocache(res->start, res->end - res->start + 1);
 878         if (!ag->mac_base) {
 879                 dev_err(&pdev->dev, "unable to ioremap mac_base\n");
 880                 err = -ENOMEM;
 881                 goto err_free_dev;
 882         }
 883
 884         res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "mii_ctrl");
 885         if (!res) {
 886                 dev_err(&pdev->dev, "no mii_ctrl resource found\n");
 887                 err = -ENXIO;
 888                 goto err_unmap_base;
 889         }
 890
 891         ag->mii_ctrl = ioremap_nocache(res->start, res->end - res->start + 1);
 892         if (!ag->mii_ctrl) {
 893                 dev_err(&pdev->dev, "unable to ioremap mii_ctrl\n");
 894                 err = -ENOMEM;
 895                 goto err_unmap_base;
 896         }
 897
 898         dev->irq = platform_get_irq(pdev, 0);
 899         err = request_irq(dev->irq, ag71xx_interrupt,
 900                           IRQF_DISABLED | IRQF_SAMPLE_RANDOM,
 901                           dev->name, dev);
 902         if (err) {
 903                 dev_err(&pdev->dev, "unable to request IRQ %d\n", dev->irq);
 904                 goto err_unmap_mii_ctrl;
 905         }
 906
 907         dev->base_addr = (unsigned long)ag->mac_base;
 908         dev->netdev_ops = &ag71xx_netdev_ops;
 909         dev->ethtool_ops = &ag71xx_ethtool_ops;
 910
 911         INIT_WORK(&ag->restart_work, ag71xx_restart_work_func);
 912
 913         init_timer(&ag->oom_timer);
 914         ag->oom_timer.data = (unsigned long) dev;
 915         ag->oom_timer.function = ag71xx_oom_timer_handler;
 916
 917         memcpy(dev->dev_addr, pdata->mac_addr, ETH_ALEN);
 918
 919         netif_napi_add(dev, &ag->napi, ag71xx_poll, AG71XX_NAPI_WEIGHT);
 920
 921         err = register_netdev(dev);
 922         if (err) {
 923                 dev_err(&pdev->dev, "unable to register net device\n");
 924                 goto err_free_irq;
 925         }
 926
 927         printk(KERN_INFO "%s: Atheros AG71xx at 0x%08lx, irq %d\n",
 928                dev->name, dev->base_addr, dev->irq);
 929
 930         ag71xx_dump_regs(ag);
 931
 932         ag71xx_hw_init(ag);
 933
 934         ag71xx_dump_regs(ag);
 935
 936         err = ag71xx_phy_connect(ag);
 937         if (err)
 938                 goto err_unregister_netdev;
 939
 940         err = ag71xx_debugfs_init(ag);
 941         if (err)
 942                 goto err_phy_disconnect;
 943
 944         platform_set_drvdata(pdev, dev);
 945
 946         return 0;
 947
 948  err_phy_disconnect:
 949         ag71xx_phy_disconnect(ag);
 950  err_unregister_netdev:
 951         unregister_netdev(dev);
 952  err_free_irq:
 953         free_irq(dev->irq, dev);
 954  err_unmap_mii_ctrl:
 955         iounmap(ag->mii_ctrl);
 956  err_unmap_base:
 957         iounmap(ag->mac_base);
 958  err_free_dev:
 959         kfree(dev);
 960  err_out:
 961         platform_set_drvdata(pdev, NULL);
 962         return err;
 963 }
 964
 965 static int __exit ag71xx_remove(struct platform_device *pdev)
 966 {
 967         struct net_device *dev = platform_get_drvdata(pdev);
 968
 969         if (dev) {
 970                 struct ag71xx *ag = netdev_priv(dev);
 971
 972                 ag71xx_debugfs_exit(ag);
 973                 ag71xx_phy_disconnect(ag);
 974                 unregister_netdev(dev);
 975                 free_irq(dev->irq, dev);
 976                 iounmap(ag->mii_ctrl);
 977                 iounmap(ag->mac_base);
 978                 kfree(dev);
 979                 platform_set_drvdata(pdev, NULL);
 980         }
 981
 982         return 0;
 983 }
 984
 985 static struct platform_driver ag71xx_driver = {
 986         .probe          = ag71xx_probe,
 987         .remove         = __exit_p(ag71xx_remove),
 988         .driver = {
 989                 .name   = AG71XX_DRV_NAME,
 990         }
 991 };
 992
 993 static int __init ag71xx_module_init(void)
 994 {
 995         int ret;
 996
 997         ret = ag71xx_debugfs_root_init();
 998         if (ret)
 999                 goto err_out;
1000
1001         ret = ag71xx_mdio_driver_init();
1002         if (ret)
1003                 goto err_debugfs_exit;
1004
1005         ret = platform_driver_register(&ag71xx_driver);
1006         if (ret)
1007                 goto err_mdio_exit;
1008
1009         return 0;
1010
1011  err_mdio_exit:
1012         ag71xx_mdio_driver_exit();
1013  err_debugfs_exit:
1014         ag71xx_debugfs_root_exit();
1015  err_out:
1016         return ret;
1017 }
1018
1019 static void __exit ag71xx_module_exit(void)
1020 {
1021         platform_driver_unregister(&ag71xx_driver);
1022         ag71xx_mdio_driver_exit();
1023         ag71xx_debugfs_root_exit();
1024 }
1025
1026 module_init(ag71xx_module_init);
1027 module_exit(ag71xx_module_exit);
1028
1029 MODULE_VERSION(AG71XX_DRV_VERSION);
1030 MODULE_AUTHOR("Gabor Juhos <juhosg@openwrt.org>");
1031 MODULE_AUTHOR("Imre Kaloz <kaloz@openwrt.org>");
1032 MODULE_LICENSE("GPL v2");
1033 MODULE_ALIAS("platform:" AG71XX_DRV_NAME);