include/power/stpmic1.h

   1 /* SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause */
   2 /*
   3  * Copyright (C) 2018, STMicroelectronics - All Rights Reserved
   4  */
   5
   6 #ifndef __PMIC_STPMIC1_H_
   7 #define __PMIC_STPMIC1_H_
   8
   9 #define STPMIC1_MAIN_CONTROL_REG        0x10
  10 #define STPMIC1_MASK_RESET_BUCK         0x18
  11 #define STPMIC1_MASK_RESET_LDOS         0x1a
  12 #define STPMIC1_BUCKX_CTRL_REG(buck)    (0x20 + (buck))
  13 #define STPMIC1_VREF_CTRL_REG           0x24
  14 #define STPMIC1_LDOX_CTRL_REG(ldo)      (0x25 + (ldo))
  15 #define STPMIC1_USB_CTRL_REG            0x40
  16 #define STPMIC1_NVM_USER_STATUS_REG     0xb8
  17 #define STPMIC1_NVM_USER_CONTROL_REG    0xb9
  18
  19 /* Main PMIC Control Register (MAIN_CONTROL_REG) */
  20 #define STPMIC1_CTRL_SWITCH_OFF         BIT(0)
  21 #define STPMIC1_CTRL_RESTART            BIT(1)
  22
  23 #define STPMIC1_MASK_RESET_BUCK3        BIT(2)
  24 #define STPMIC1_MASK_RESET_BUCK_DBG     GENMASK(3, 0)
  25 #define STPMIC1_MASK_RESET_LDOS_DBG     0x6F
  26
  27 #define STPMIC1_BUCK_EN                 BIT(0)
  28 #define STPMIC1_BUCK_MODE               BIT(1)
  29 #define STPMIC1_BUCK_OUTPUT_MASK        GENMASK(7, 2)
  30 #define STPMIC1_BUCK_OUTPUT_SHIFT       2
  31 #define STPMIC1_BUCK2_1200000V          (24 << STPMIC1_BUCK_OUTPUT_SHIFT)
  32 #define STPMIC1_BUCK2_1350000V          (30 << STPMIC1_BUCK_OUTPUT_SHIFT)
  33 #define STPMIC1_BUCK3_1800000V          (39 << STPMIC1_BUCK_OUTPUT_SHIFT)
  34
  35 #define STPMIC1_VREF_EN                 BIT(0)
  36
  37 #define STPMIC1_LDO_EN                  BIT(0)
  38 #define STPMIC1_LDO12356_OUTPUT_MASK    GENMASK(6, 2)
  39 #define STPMIC1_LDO12356_OUTPUT_SHIFT   2
  40 #define STPMIC1_LDO3_MODE               BIT(7)
  41 #define STPMIC1_LDO3_DDR_SEL            31
  42 #define STPMIC1_LDO3_1800000            (9 << STPMIC1_LDO12356_OUTPUT_SHIFT)
  43 #define STPMIC1_LDO4_UV                 3300000
  44
  45 #define STPMIC1_USB_BOOST_EN            BIT(0)
  46 #define STPMIC1_USB_PWR_SW_EN           GENMASK(2, 1)
  47
  48 #define STPMIC1_NVM_USER_CONTROL_PROGRAM        BIT(0)
  49 #define STPMIC1_NVM_USER_CONTROL_READ           BIT(1)
  50
  51 #define STPMIC1_NVM_USER_STATUS_BUSY            BIT(0)
  52 #define STPMIC1_NVM_USER_STATUS_ERROR           BIT(1)
  53
  54 #define STPMIC1_DEFAULT_START_UP_DELAY_MS       1
  55 #define STPMIC1_DEFAULT_STOP_DELAY_MS           5
  56 #define STPMIC1_USB_BOOST_START_UP_DELAY_MS     10
  57
  58 enum {
  59         STPMIC1_BUCK1,
  60         STPMIC1_BUCK2,
  61         STPMIC1_BUCK3,
  62         STPMIC1_BUCK4,
  63         STPMIC1_MAX_BUCK,
  64 };
  65
  66 enum {
  67         STPMIC1_BUCK_MODE_HP,
  68         STPMIC1_BUCK_MODE_LP,
  69 };
  70
  71 enum {
  72         STPMIC1_LDO1,
  73         STPMIC1_LDO2,
  74         STPMIC1_LDO3,
  75         STPMIC1_LDO4,
  76         STPMIC1_LDO5,
  77         STPMIC1_LDO6,
  78         STPMIC1_MAX_LDO,
  79 };
  80
  81 enum {
  82         STPMIC1_LDO_MODE_NORMAL,
  83         STPMIC1_LDO_MODE_BYPASS,
  84         STPMIC1_LDO_MODE_SINK_SOURCE,
  85 };
  86
  87 enum {
  88         STPMIC1_PWR_SW1,
  89         STPMIC1_PWR_SW2,
  90         STPMIC1_MAX_PWR_SW,
  91 };
  92 #endif