ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / stxgp3.h
1 /*
2  * (C) Copyright 2003 Embedded Edge, LLC
3  * Dan Malek <dan@embeddededge.com>
4  * Copied from ADS85xx.
5  * Updates for Silicon Tx GP3 8560 board.
6  *
7  * (C) Copyright 2002,2003 Motorola,Inc.
8  * Xianghua Xiao <X.Xiao@motorola.com>
9  *
10  * See file CREDITS for list of people who contributed to this
11  * project.
12  *
13  * This program is free software; you can redistribute it and/or
14  * modify it under the terms of the GNU General Public License as
15  * published by the Free Software Foundation; either version 2 of
16  * the License, or (at your option) any later version.
17  *
18  * This program is distributed in the hope that it will be useful,
19  * but WITHOUT ANY WARRANTY; without even the implied warranty of
20  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
21  * GNU General Public License for more details.
22  *
23  * You should have received a copy of the GNU General Public License
24  * along with this program; if not, write to the Free Software
25  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
26  * MA 02111-1307 USA
27  */
28
29 /* mpc8560ads board configuration file */
30 /* please refer to doc/README.mpc85xx for more info */
31 /* make sure you change the MAC address and other network params first,
32  * search for CONFIG_ETHADDR,CONFIG_SERVERIP,etc in this file
33  */
34
35 #ifndef __CONFIG_H
36 #define __CONFIG_H
37
38 /* High Level Configuration Options */
39 #define CONFIG_BOOKE            1       /* BOOKE                */
40 #define CONFIG_E500             1       /* BOOKE e500 family    */
41 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560      */
42 #define CONFIG_CPM2             1       /* has CPM2 */
43 #define CONFIG_STXGP3           1       /* Silicon Tx GPPP board specific*/
44 #define CONFIG_MPC8560          1
45
46 #define CONFIG_SYS_TEXT_BASE    0xfff80000
47
48 #undef  CONFIG_PCI                      /* pci ethernet support */
49 #define CONFIG_TSEC_ENET                /* tsec ethernet support*/
50 #undef  CONFIG_ETHER_ON_FCC             /* cpm FCC ethernet support */
51 #define CONFIG_ENV_OVERWRITE
52
53 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
54
55 /* sysclk for MPC85xx
56  */
57
58 #define CONFIG_SYS_CLK_FREQ     33333333 /* most pci cards are 33Mhz */
59
60 /* Blinkin' LEDs for Robert :-)
61 */
62 #define CONFIG_SHOW_ACTIVITY 1
63
64 /*
65  * These can be toggled for performance analysis, otherwise use default.
66  */
67 #define CONFIG_L2_CACHE                     /* toggle L2 cache         */
68 #define  CONFIG_BTB                          /* toggle branch predition */
69
70 #define CONFIG_BOARD_EARLY_INIT_F   1        /* Call board_pre_init      */
71 #define CONFIG_RESET_PHY_R      1       /* Call reset_phy()             */
72
73 #undef  CONFIG_SYS_DRAM_TEST                       /* memory test, takes time  */
74 #define CONFIG_SYS_MEMTEST_START       0x00200000  /* memtest region */
75 #define CONFIG_SYS_MEMTEST_END         0x00400000
76
77
78 /* Localbus SDRAM is an option, not all boards have it.
79  * This address, however, is used to configure a 256M local bus
80  * window that includes the Config latch below.
81  */
82 #define CONFIG_SYS_LBC_SDRAM_BASE      0xf0000000      /* Localbus SDRAM */
83 #define CONFIG_SYS_LBC_SDRAM_SIZE       256             /* LBC SDRAM is 64MB    */
84
85 #define CONFIG_SYS_FLASH_BASE        0xff000000      /* start of FLASH 16M    */
86 #define CONFIG_SYS_BR0_PRELIM        0xff001801      /* port size 32bit      */
87
88 #define CONFIG_SYS_OR0_PRELIM          0xff000ff7      /* 16 MB Flash           */
89 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* number of banks      */
90 #define CONFIG_SYS_MAX_FLASH_SECT       136             /* sectors per device   */
91 #undef  CONFIG_SYS_FLASH_CHECKSUM
92 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Timeout for Flash Erase (in ms)      */
93 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
94
95 /* The configuration latch is Chip Select 1.
96  * It's an 8-bit latch in the lower 8 bits of the word.
97  */
98 #define CONFIG_SYS_BR1_PRELIM           0xfc001801      /* 32-bit port */
99 #define CONFIG_SYS_OR1_PRELIM           0xffff0ff7      /* 64K is enough */
100 #define CONFIG_SYS_LBC_LCLDEVS_BASE     0xfc000000      /* Base of localbus devices */
101
102 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* start of monitor     */
103
104 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
105 #define CONFIG_SYS_RAMBOOT
106 #else
107 #undef  CONFIG_SYS_RAMBOOT
108 #endif
109
110 #ifdef CONFIG_SYS_RAMBOOT
111 #define CONFIG_SYS_CCSRBAR_DEFAULT      0x40000000      /* CCSRBAR by BDI cfg   */
112 #else
113 #define CONFIG_SYS_CCSRBAR_DEFAULT      0xff700000      /* CCSRBAR Default      */
114 #endif
115 #define CONFIG_SYS_CCSRBAR             0xfdf00000      /* relocated CCSRBAR    */
116 #define CONFIG_SYS_CCSRBAR_PHYS CONFIG_SYS_CCSRBAR      /* physical addr of CCSRBAR */
117 #define CONFIG_SYS_IMMR         CONFIG_SYS_CCSRBAR      /* PQII uses CONFIG_SYS_IMMR    */
118
119 /* DDR Setup */
120 #define CONFIG_FSL_DDR1
121 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for DDR setup*/
122 #define CONFIG_DDR_SPD
123 #undef CONFIG_FSL_DDR_INTERACTIVE
124
125 #undef  CONFIG_DDR_ECC                  /* only for ECC DDR module */
126 #define CONFIG_SYS_FSL_ERRATUM_DDR_MSYNC_IN     /* possible DLL fix needed */
127 #define CONFIG_DDR_2T_TIMING            /* Sets the 2T timing bit */
128
129 #define CONFIG_MEM_INIT_VALUE           0xDeadBeef
130
131 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000      /* DDR is system memory*/
132 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
133
134 #define CONFIG_NUM_DDR_CONTROLLERS      1
135 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
136 #define CONFIG_CHIP_SELECTS_PER_CTRL    (2 * CONFIG_DIMM_SLOTS_PER_CTLR)
137
138 /* I2C addresses of SPD EEPROMs */
139 #define SPD_EEPROM_ADDRESS      0x54    /* CTLR 0 DIMM 0 */
140
141 #undef CONFIG_CLOCKS_IN_MHZ
142
143 /* local bus definitions */
144 #define CONFIG_SYS_BR2_PRELIM           0xf8001861      /* 64MB localbus SDRAM  */
145 #define CONFIG_SYS_OR2_PRELIM           0xfc006901
146 #define CONFIG_SYS_LBC_LCRR             0x00030004      /* local bus freq       */
147 #define CONFIG_SYS_LBC_LBCR             0x00000000
148 #define CONFIG_SYS_LBC_LSRT             0x20000000
149 #define CONFIG_SYS_LBC_MRTPR            0x20000000
150 #define CONFIG_SYS_LBC_LSDMR_1          0x2861b723
151 #define CONFIG_SYS_LBC_LSDMR_2          0x0861b723
152 #define CONFIG_SYS_LBC_LSDMR_3          0x0861b723
153 #define CONFIG_SYS_LBC_LSDMR_4          0x1861b723
154 #define CONFIG_SYS_LBC_LSDMR_5          0x4061b723
155
156 #define CONFIG_SYS_INIT_RAM_LOCK        1
157 #define CONFIG_SYS_INIT_RAM_ADDR       0x60000000      /* Initial RAM address  */
158 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000          /* Size of used area in RAM */
159
160 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
161 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
162
163 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Mon */
164 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserved for malloc */
165
166 /* Serial Port */
167 #define CONFIG_CONS_ON_SCC              /* define if console on SCC */
168 #undef  CONFIG_CONS_NONE                /* define if console on something else */
169 #define CONFIG_CONS_INDEX       2       /* which serial channel for console */
170
171 #define CONFIG_BAUDRATE         38400
172
173 #define CONFIG_SYS_BAUDRATE_TABLE  \
174         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 115200}
175
176 /* Use the HUSH parser */
177 #define CONFIG_SYS_HUSH_PARSER
178 #ifdef  CONFIG_SYS_HUSH_PARSER
179 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
180 #endif
181
182 /*
183  * I2C
184  */
185 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
186 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
187 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
188 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
189 #define CONFIG_SYS_I2C_SLAVE            0x7F
190 #if 0
191 #define CONFIG_SYS_I2C_NOPROBES        {0x00}  /* Don't probe these addrs */
192 #else
193 /* I did the 'if 0' so we could keep the syntax above if ever needed. */
194 #undef CONFIG_SYS_I2C_NOPROBES
195 #endif
196 #define CONFIG_SYS_I2C_OFFSET           0x3000
197
198 /* RapdIO Map configuration, mapped 1:1.
199 */
200 #define CONFIG_SYS_RIO_MEM_BASE 0xc0000000
201 #define CONFIG_SYS_RIO_MEM_PHYS CONFIG_SYS_RIO_MEM_BASE
202 #define CONFIG_SYS_RIO_MEM_SIZE 0x200000000     /* 512 M */
203
204 /* Standard 8560 PCI addressing, mapped 1:1.
205 */
206 #define CONFIG_SYS_PCI1_MEM_BASE        0x80000000
207 #define CONFIG_SYS_PCI1_MEM_PHYS        CONFIG_SYS_PCI1_MEM_BASE
208 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M */
209 #define CONFIG_SYS_PCI1_IO_BASE 0xe2000000
210 #define CONFIG_SYS_PCI1_IO_PHYS CONFIG_SYS_PCI1_IO_BASE
211 #define CONFIG_SYS_PCI1_IO_SIZE 0x01000000      /* 16 M */
212
213 #if defined(CONFIG_PCI)                 /* PCI Ethernet card */
214
215 #define CONFIG_NET_MULTI
216 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
217
218 #undef CONFIG_EEPRO100
219 #undef CONFIG_TULIP
220
221 #if !defined(CONFIG_PCI_PNP)
222   #define PCI_ENET0_IOADDR      0xe0000000
223   #define PCI_ENET0_MEMADDR     0xe0000000
224   #define PCI_IDSEL_NUMBER      0x0c    /* slot0->3(IDSEL)=12->15 */
225 #endif
226
227 #undef CONFIG_PCI_SCAN_SHOW
228 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1057  /* Motorola */
229
230 #endif /* CONFIG_PCI */
231
232 #if defined(CONFIG_TSEC_ENET)
233
234 #ifndef CONFIG_NET_MULTI
235 #define CONFIG_NET_MULTI        1
236 #endif
237
238 #define CONFIG_MII              1       /* MII PHY management           */
239
240 #define CONFIG_TSEC1    1
241 #define CONFIG_TSEC1_NAME       "TSEC0"
242 #define CONFIG_TSEC2    1
243 #define CONFIG_TSEC2_NAME       "TSEC1"
244
245 #define TSEC1_PHY_ADDR          2
246 #define TSEC2_PHY_ADDR          4
247 #define TSEC1_PHYIDX            0
248 #define TSEC2_PHYIDX            0
249 #define TSEC1_FLAGS             TSEC_GIGABIT
250 #define TSEC2_FLAGS             TSEC_GIGABIT
251 #define CONFIG_ETHPRIME         "TSEC0"
252
253 #elif defined(CONFIG_ETHER_ON_FCC)      /* CPM FCC Ethernet */
254
255 #define CONFIG_ETHER_ON_FCC2             /* define if ether on FCC   */
256 #undef  CONFIG_ETHER_NONE               /* define if ether on something else */
257 #define CONFIG_ETHER_INDEX      2       /* which channel for ether  */
258
259 #if (CONFIG_ETHER_INDEX == 2)
260   /*
261    * - Rx-CLK is CLK13
262    * - Tx-CLK is CLK14
263    * - Select bus for bd/buffers
264    * - Full duplex
265    */
266   #define CONFIG_SYS_CMXFCR_MASK       (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
267   #define CONFIG_SYS_CMXFCR_VALUE      (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
268   #define CONFIG_SYS_CPMFCR_RAMTYPE    0
269 #if 0
270   #define CONFIG_SYS_FCC_PSMR          (FCC_PSMR_FDE)
271 #else
272   #define CONFIG_SYS_FCC_PSMR          0
273 #endif
274   #define FETH2_RST             0x01
275 #elif (CONFIG_ETHER_INDEX == 3)
276   /* need more definitions here for FE3 */
277   #define FETH3_RST             0x80
278 #endif  /* CONFIG_ETHER_INDEX */
279
280 /* MDIO is done through the TSEC0 control.
281 */
282 #define CONFIG_MII                      /* MII PHY management */
283 #undef CONFIG_BITBANGMII                /* bit-bang MII PHY management  */
284
285 #endif
286
287 /* Environment */
288 /* We use the top boot sector flash, so we have some 16K sectors for env
289  */
290 #ifndef CONFIG_SYS_RAMBOOT
291   #define CONFIG_ENV_IS_IN_FLASH        1
292   #define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE + 0x60000)
293   #define CONFIG_ENV_SECT_SIZE  0x4000  /* 16K (one top sector) for env */
294   #define CONFIG_ENV_SIZE               0x2000
295 #else
296   #define CONFIG_SYS_NO_FLASH           1       /* Flash is not usable now      */
297   #define CONFIG_ENV_IS_NOWHERE 1       /* Store ENV in memory only     */
298   #define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE - 0x1000)
299   #define CONFIG_ENV_SIZE               0x2000
300 #endif
301
302 #define CONFIG_BOOTARGS "root=/dev/nfs rw ip=any console=ttyS1,38400"
303 #define CONFIG_BOOTCOMMAND      "bootm 0xff000000 0xff100000"
304 #define CONFIG_BOOTDELAY        3       /* -1 disable autoboot */
305
306 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
307 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
308
309 /*
310  * BOOTP options
311  */
312 #define CONFIG_BOOTP_BOOTFILESIZE
313 #define CONFIG_BOOTP_BOOTPATH
314 #define CONFIG_BOOTP_GATEWAY
315 #define CONFIG_BOOTP_HOSTNAME
316
317
318 /*
319  * Command line configuration.
320  */
321 #include <config_cmd_default.h>
322
323 #define CONFIG_CMD_PING
324 #define CONFIG_CMD_I2C
325 #define CONFIG_CMD_REGINFO
326
327 #if defined(CONFIG_SYS_RAMBOOT)
328     #undef CONFIG_CMD_SAVEENV
329     #undef CONFIG_CMD_LOADS
330 #else
331     #define CONFIG_CMD_ELF
332 #endif
333
334 #if defined(CONFIG_PCI)
335     #define CONFIG_CMD_PCI
336 #endif
337
338 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
339     #define CONFIG_CMD_MII
340 #endif
341
342
343 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
344
345 /*
346  * Miscellaneous configurable options
347  */
348 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
349 #define CONFIG_SYS_PROMPT       "GPPP=> "       /* Monitor Command Prompt       */
350 #if defined(CONFIG_CMD_KGDB)
351 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
352 #else
353 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
354 #endif
355 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
356 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
357 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
358 #define CONFIG_SYS_LOAD_ADDR    0x1000000       /* default load address */
359 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
360
361 /*
362  * For booting Linux, the board info and command line data
363  * have to be in the first 8 MB of memory, since this is
364  * the maximum mapped by the Linux kernel during initialization.
365  */
366 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20) /* Initial Memory map for Linux */
367
368 #if defined(CONFIG_CMD_KGDB)
369 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
370 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
371 #endif
372
373 /*Note: change below for your network setting!!! */
374 #if defined(CONFIG_TSEC_ENET) || defined(CONFIG_ETHER_ON_FCC)
375 #define CONFIG_HAS_ETH0
376 #define CONFIG_ETHADDR           00:e0:0c:07:9b:8a
377 #define CONFIG_HAS_ETH1
378 #define CONFIG_ETH1ADDR          00:e0:0c:07:9b:8b
379 #define CONFIG_HAS_ETH2
380 #define CONFIG_ETH2ADDR          00:e0:0c:07:9b:8c
381 #endif
382
383 #define CONFIG_SERVERIP         192.168.85.1
384 #define CONFIG_IPADDR           192.168.85.60
385 #define CONFIG_GATEWAYIP        192.168.85.1
386 #define CONFIG_NETMASK          255.255.255.0
387 #define CONFIG_HOSTNAME         STX_GP3
388 #define CONFIG_ROOTPATH         /gppproot
389 #define CONFIG_BOOTFILE         uImage
390 #define CONFIG_LOADADDR         0x1000000
391
392 #endif  /* __CONFIG_H */