ARM: configs: Add da850evm_nand to boot from NAND
[oweals/u-boot.git] / include / configs / sh7785lcr.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Configuation settings for the Renesas Technology R0P7785LC0011RL board
4  *
5  * Copyright (C) 2008 Yoshihiro Shimoda <shimoda.yoshihiro@renesas.com>
6  */
7
8 #ifndef __SH7785LCR_H
9 #define __SH7785LCR_H
10
11 #define CONFIG_CPU_SH7785       1
12
13 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
14         "bootdevice=0:1\0"                                              \
15         "usbload=usb reset;usbboot;usb stop;bootm\0"
16
17 #define CONFIG_DISPLAY_BOARDINFO
18 #undef  CONFIG_SHOW_BOOT_PROGRESS
19
20 /* MEMORY */
21 #if defined(CONFIG_SH_32BIT)
22 /* 0x40000000 - 0x47FFFFFF does not use */
23 #define CONFIG_SH_SDRAM_OFFSET          (0x8000000)
24 #define SH7785LCR_SDRAM_PHYS_BASE       (0x40000000 + CONFIG_SH_SDRAM_OFFSET)
25 #define SH7785LCR_SDRAM_BASE            (0x80000000 + CONFIG_SH_SDRAM_OFFSET)
26 #define SH7785LCR_SDRAM_SIZE            (384 * 1024 * 1024)
27 #define SH7785LCR_FLASH_BASE_1          (0xa0000000)
28 #define SH7785LCR_FLASH_BANK_SIZE       (64 * 1024 * 1024)
29 #define SH7785LCR_USB_BASE              (0xa6000000)
30 #else
31 #define SH7785LCR_SDRAM_BASE            (0x08000000)
32 #define SH7785LCR_SDRAM_SIZE            (128 * 1024 * 1024)
33 #define SH7785LCR_FLASH_BASE_1          (0xa0000000)
34 #define SH7785LCR_FLASH_BANK_SIZE       (64 * 1024 * 1024)
35 #define SH7785LCR_USB_BASE              (0xb4000000)
36 #endif
37
38 #define CONFIG_SYS_PBSIZE               256
39 #define CONFIG_SYS_BAUDRATE_TABLE       { 115200 }
40
41 /* SCIF */
42 #define CONFIG_CONS_SCIF1       1
43 #define CONFIG_SCIF_EXT_CLOCK   1
44
45 #define CONFIG_SYS_MEMTEST_START        (SH7785LCR_SDRAM_BASE)
46 #define CONFIG_SYS_MEMTEST_END          (CONFIG_SYS_MEMTEST_START + \
47                                         (SH7785LCR_SDRAM_SIZE) - \
48                                          4 * 1024 * 1024)
49 #undef  CONFIG_SYS_MEMTEST_SCRATCH
50 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE
51
52 #define CONFIG_SYS_SDRAM_BASE   (SH7785LCR_SDRAM_BASE)
53 #define CONFIG_SYS_SDRAM_SIZE   (SH7785LCR_SDRAM_SIZE)
54 #define CONFIG_SYS_LOAD_ADDR    (CONFIG_SYS_SDRAM_BASE + 16 * 1024 * 1024)
55
56 #define CONFIG_SYS_MONITOR_BASE (SH7785LCR_FLASH_BASE_1)
57 #define CONFIG_SYS_MONITOR_LEN          (512 * 1024)
58 #define CONFIG_SYS_MALLOC_LEN           (512 * 1024)
59 #define CONFIG_SYS_BOOTMAPSZ            (8 * 1024 * 1024)
60
61 /* FLASH */
62 #define CONFIG_FLASH_CFI_DRIVER
63 #define CONFIG_SYS_FLASH_CFI
64 #undef  CONFIG_SYS_FLASH_QUIET_TEST
65 #define CONFIG_SYS_FLASH_EMPTY_INFO
66 #define CONFIG_SYS_FLASH_BASE           (SH7785LCR_FLASH_BASE_1)
67 #define CONFIG_SYS_MAX_FLASH_SECT       512
68
69 #define CONFIG_SYS_MAX_FLASH_BANKS      1
70 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE + \
71                                  (0 * SH7785LCR_FLASH_BANK_SIZE) }
72
73 #define CONFIG_SYS_FLASH_ERASE_TOUT     (3 * 1000)
74 #define CONFIG_SYS_FLASH_WRITE_TOUT     (3 * 1000)
75 #define CONFIG_SYS_FLASH_LOCK_TOUT      (3 * 1000)
76 #define CONFIG_SYS_FLASH_UNLOCK_TOUT    (3 * 1000)
77
78 #undef  CONFIG_SYS_FLASH_PROTECTION
79 #undef  CONFIG_SYS_DIRECT_FLASH_TFTP
80
81 /* R8A66597 */
82 #define CONFIG_USB_R8A66597_HCD
83 #define CONFIG_R8A66597_BASE_ADDR       SH7785LCR_USB_BASE
84 #define CONFIG_R8A66597_XTAL            0x0000  /* 12MHz */
85 #define CONFIG_R8A66597_LDRV            0x8000  /* 3.3V */
86 #define CONFIG_R8A66597_ENDIAN          0x0000  /* little */
87
88 /* PCI Controller */
89 #define CONFIG_SH4_PCI
90 #define CONFIG_SH7780_PCI
91 #if defined(CONFIG_SH_32BIT)
92 #define CONFIG_SH7780_PCI_LSR   0x1ff00001
93 #define CONFIG_SH7780_PCI_LAR   0x5f000000
94 #define CONFIG_SH7780_PCI_BAR   0x5f000000
95 #else
96 #define CONFIG_SH7780_PCI_LSR   0x07f00001
97 #define CONFIG_SH7780_PCI_LAR   CONFIG_SYS_SDRAM_SIZE
98 #define CONFIG_SH7780_PCI_BAR   CONFIG_SYS_SDRAM_SIZE
99 #endif
100 #define CONFIG_PCI_SCAN_SHOW    1
101
102 #define CONFIG_PCI_MEM_BUS      0xFD000000      /* Memory space base addr */
103 #define CONFIG_PCI_MEM_PHYS     CONFIG_PCI_MEM_BUS
104 #define CONFIG_PCI_MEM_SIZE     0x01000000      /* Size of Memory window */
105
106 #define CONFIG_PCI_IO_BUS       0xFE200000      /* IO space base address */
107 #define CONFIG_PCI_IO_PHYS      CONFIG_PCI_IO_BUS
108 #define CONFIG_PCI_IO_SIZE      0x00200000      /* Size of IO window */
109
110 #if defined(CONFIG_SH_32BIT)
111 #define CONFIG_PCI_SYS_PHYS     SH7785LCR_SDRAM_PHYS_BASE
112 #else
113 #define CONFIG_PCI_SYS_PHYS     CONFIG_SYS_SDRAM_BASE
114 #endif
115 #define CONFIG_PCI_SYS_BUS      CONFIG_SYS_SDRAM_BASE
116 #define CONFIG_PCI_SYS_SIZE     CONFIG_SYS_SDRAM_SIZE
117
118 /* ENV setting */
119 #define CONFIG_ENV_OVERWRITE    1
120 #define CONFIG_ENV_SECT_SIZE    (256 * 1024)
121 #define CONFIG_ENV_SIZE         (CONFIG_ENV_SECT_SIZE)
122 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + CONFIG_SYS_MONITOR_LEN)
123 #define CONFIG_ENV_OFFSET               (CONFIG_ENV_ADDR - CONFIG_SYS_FLASH_BASE)
124 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SECT_SIZE)
125
126 /* Board Clock */
127 /* The SCIF used external clock. system clock only used timer. */
128 #define CONFIG_SYS_CLK_FREQ     50000000
129 #define CONFIG_SH_TMU_CLK_FREQ CONFIG_SYS_CLK_FREQ
130 #define CONFIG_SH_SCIF_CLK_FREQ CONFIG_SYS_CLK_FREQ
131 #define CONFIG_SYS_TMU_CLK_DIV          4
132
133 #endif  /* __SH7785LCR_H */