ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / mpc7448hpc2.h
1 /*
2  * Copyright (c) 2005 Freescale Semiconductor, Inc.
3  *
4  * (C) Copyright 2006
5  * Alex Bounine , Tundra Semiconductor Corp.
6  * Roy Zang     , <tie-fei.zang@freescale.com> Freescale Corp.
7  *
8  * See file CREDITS for list of people who contributed to this
9  * project.
10  *
11  * This program is free software; you can redistribute it and/or
12  * modify it under the terms of the GNU General Public License as
13  * published by the Free Software Foundation; either version 2 of
14  * the License, or (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
24  * MA 02111-1307 USA
25  */
26
27 /*
28  * board specific configuration options for Freescale
29  * MPC7448HPC2 (High-Performance Computing II) (Taiga) board
30  *
31  */
32
33 #ifndef __CONFIG_H
34 #define __CONFIG_H
35
36 /* Board Configuration Definitions */
37 /* MPC7448HPC2 (High-Performance Computing II) (Taiga) board */
38
39 #define CONFIG_MPC7448HPC2
40
41 #define CONFIG_74xx
42 #define CONFIG_HIGH_BATS        /* High BATs supported */
43 #define CONFIG_ALTIVEC          /* undef to disable */
44
45 #define CONFIG_SYS_TEXT_BASE    0xFF000000
46
47 #define CONFIG_SYS_BOARD_NAME           "MPC7448 HPC II"
48 #define CONFIG_IDENT_STRING     " Freescale MPC7448 HPC II"
49
50 #define CONFIG_SYS_OCN_CLK              133000000       /* 133 MHz */
51 #define CONFIG_SYS_BUS_CLK              133000000
52
53 #define CONFIG_SYS_CLK_SPREAD           /* Enable Spread-Spectrum Clock generation */
54
55 #undef  CONFIG_ECC              /* disable ECC support */
56
57 /* Board-specific Initialization Functions to be called */
58 #define CONFIG_SYS_BOARD_ASM_INIT
59 #define CONFIG_BOARD_EARLY_INIT_F
60 #define CONFIG_BOARD_EARLY_INIT_R
61 #define CONFIG_MISC_INIT_R
62
63 #define CONFIG_HAS_ETH0
64 #define CONFIG_HAS_ETH1
65
66 #define CONFIG_ENV_OVERWRITE
67
68 /*
69  * High Level Configuration Options
70  * (easy to change)
71  */
72
73 #define CONFIG_BAUDRATE         115200  /* console baudrate = 115000 */
74
75 /*#define CONFIG_SYS_HUSH_PARSER */
76 #undef CONFIG_SYS_HUSH_PARSER
77
78 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
79
80 /* Pass open firmware flat tree */
81 #define CONFIG_OF_LIBFDT        1
82 #define CONFIG_OF_BOARD_SETUP   1
83
84 #define OF_TSI                  "tsi108@c0000000"
85 #define OF_TBCLK                (bd->bi_busfreq / 8)
86 #define OF_STDOUT_PATH          "/tsi108@c0000000/serial@7808"
87
88 /*
89  * The following defines let you select what serial you want to use
90  * for your console driver.
91  *
92  * what to do:
93  * If you have hacked a serial cable onto the second DUART channel,
94  * change the CONFIG_SYS_DUART port from 1 to 0 below.
95  *
96  */
97
98 #define CONFIG_CONS_INDEX       1
99 #define CONFIG_SYS_NS16550
100 #define CONFIG_SYS_NS16550_SERIAL
101 #define CONFIG_SYS_NS16550_REG_SIZE     1
102 #define CONFIG_SYS_NS16550_CLK          CONFIG_SYS_OCN_CLK * 8
103
104 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_TSI108_CSR_RST_BASE+0x7808)
105 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_TSI108_CSR_RST_BASE+0x7C08)
106 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
107
108 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds */
109 #define CONFIG_ZERO_BOOTDELAY_CHECK
110
111 #undef CONFIG_BOOTARGS
112 /* #define CONFIG_PREBOOT  "echo;echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;echo" */
113
114 #if (CONFIG_BOOTDELAY >= 0)
115 #define CONFIG_BOOTCOMMAND      "tftpboot 0x400000 zImage.initrd.elf;\
116  setenv bootargs $(bootargs) $(bootargs_root) nfsroot=$(serverip):$(rootpath) \
117  ip=$(ipaddr):$(serverip)$(bootargs_end);  bootm 0x400000; "
118
119 #define CONFIG_BOOTARGS "console=ttyS0,115200"
120 #endif
121
122 #undef CONFIG_EXTRA_ENV_SETTINGS
123
124 #define CONFIG_SERIAL   "No. 1"
125
126 /* Networking Configuration */
127
128 #define CONFIG_TSI108_ETH
129 #define CONFIG_TSI108_ETH_NUM_PORTS     2
130
131 #define CONFIG_NET_MULTI
132
133 #define CONFIG_BOOTFILE         zImage.initrd.elf
134 #define CONFIG_LOADADDR         0x400000
135
136 /*-------------------------------------------------------------------------- */
137
138 #define CONFIG_LOADS_ECHO       0       /* echo off for serial download */
139 #define CONFIG_SYS_LOADS_BAUD_CHANGE    /* allow baudrate changes */
140
141 #undef CONFIG_WATCHDOG          /* watchdog disabled */
142
143 /*
144  * BOOTP options
145  */
146 #define CONFIG_BOOTP_SUBNETMASK
147 #define CONFIG_BOOTP_GATEWAY
148 #define CONFIG_BOOTP_HOSTNAME
149 #define CONFIG_BOOTP_BOOTPATH
150 #define CONFIG_BOOTP_BOOTFILESIZE
151
152
153 /*
154  * Command line configuration.
155  */
156 #include <config_cmd_default.h>
157
158 #define CONFIG_CMD_ASKENV
159 #define CONFIG_CMD_CACHE
160 #define CONFIG_CMD_PCI
161 #define CONFIG_CMD_I2C
162 #define CONFIG_CMD_SDRAM
163 #define CONFIG_CMD_EEPROM
164 #define CONFIG_CMD_FLASH
165 #define CONFIG_CMD_SAVEENV
166 #define CONFIG_CMD_BSP
167 #define CONFIG_CMD_DHCP
168 #define CONFIG_CMD_PING
169 #define CONFIG_CMD_DATE
170
171
172 /*set date in u-boot*/
173 #define CONFIG_RTC_M48T35A
174 #define CONFIG_SYS_NVRAM_BASE_ADDR      0xfc000000
175 #define CONFIG_SYS_NVRAM_SIZE           0x8000
176 /*
177  * Miscellaneous configurable options
178  */
179 #define CONFIG_VERSION_VARIABLE         1
180 #define CONFIG_TSI108_I2C
181 #define CONFIG_SYS_I2C_SPEED            100000  /* I2C speed */
182
183 #define CONFIG_SYS_I2C_EEPROM_ADDR              0x50    /* I2C EEPROM page 1 */
184 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN          1       /* Bytes of address */
185
186 #define CONFIG_SYS_LONGHELP             /* undef to save memory */
187 #define CONFIG_SYS_PROMPT       "=> "   /* Monitor Command Prompt */
188
189 #if defined(CONFIG_CMD_KGDB)
190 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size */
191 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
192 #else
193 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size */
194 #endif
195
196 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)/* Print Buffer Size */
197 #define CONFIG_SYS_MAXARGS      16              /* max number of command args */
198 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size */
199
200 #define CONFIG_SYS_MEMTEST_START        0x00400000      /* memtest works on */
201 #define CONFIG_SYS_MEMTEST_END          0x07c00000      /* 4 ... 124 MB in DRAM */
202
203 #define CONFIG_SYS_LOAD_ADDR    0x00400000      /* default load address */
204
205 #define CONFIG_SYS_HZ           1000            /* decr freq: 1ms ticks */
206
207 /*
208  * Low Level Configuration Settings
209  * (address mappings, register initial values, etc.)
210  * You should know what you are doing if you make changes here.
211  */
212
213 /*-----------------------------------------------------------------------
214  * Definitions for initial stack pointer and data area
215  */
216
217 /*
218  * When locking data in cache you should point the CONFIG_SYS_INIT_RAM_ADDRESS
219  * To an unused memory region. The stack will remain in cache until RAM
220  * is initialized
221  */
222 #undef  CONFIG_SYS_INIT_RAM_LOCK
223 #define CONFIG_SYS_INIT_RAM_ADDR        0x07d00000      /* unused memory region */
224 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000/* larger space - we have SDRAM initialized */
225
226 #define CONFIG_SYS_GBL_DATA_OFFSET (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
227
228 /*-----------------------------------------------------------------------
229  * Start addresses for the final memory configuration
230  * (Set up by the startup code)
231  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
232  */
233
234 #define CONFIG_SYS_SDRAM_BASE           0x00000000      /* first 256 MB of SDRAM */
235 #define CONFIG_SYS_SDRAM1_BASE          0x10000000      /* next 256MB of SDRAM */
236
237 #define CONFIG_SYS_SDRAM2_BASE  0x40000000      /* beginning of non-cacheable alias for SDRAM - first 256MB */
238 #define CONFIG_SYS_SDRAM3_BASE  0x50000000      /* next Non-Cacheable 256MB of SDRAM */
239
240 #define CONFIG_SYS_PCI_PFM_BASE 0x80000000      /* Prefetchable (cacheable) PCI/X PFM and SDRAM OCN (128MB+128MB) */
241
242 #define CONFIG_SYS_PCI_MEM32_BASE       0xE0000000      /* Non-Cacheable PCI/X MEM and SDRAM OCN (128MB+128MB) */
243
244 #define CONFIG_SYS_MISC_REGION_BASE     0xf0000000      /* Base Address for (PCI/X + Flash) region */
245
246 #define CONFIG_SYS_FLASH_BASE   0xff000000      /* Base Address of Flash device */
247 #define CONFIG_SYS_FLASH_BASE2  0xfe000000      /* Alternate Flash Base Address */
248
249 #define CONFIG_VERY_BIG_RAM     /* we will use up to 256M memory for cause we are short of BATS */
250
251 #define PCI0_IO_BASE_BOOTM      0xfd000000
252
253 #define CONFIG_SYS_RESET_ADDRESS        0x3fffff00
254 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
255 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE    /* u-boot code base */
256 #define CONFIG_SYS_MALLOC_LEN           (256 << 10)     /* Reserve 256 kB for malloc */
257
258 /* Peripheral Device section */
259
260 /*
261  * Resources on the Tsi108
262  */
263
264 #define CONFIG_SYS_TSI108_CSR_RST_BASE  0xC0000000      /* Tsi108 CSR base after reset */
265 #define CONFIG_SYS_TSI108_CSR_BASE      CONFIG_SYS_TSI108_CSR_RST_BASE  /* Runtime Tsi108 CSR base */
266
267 #define ENABLE_PCI_CSR_BAR      /* enables access to Tsi108 CSRs from the PCI/X bus */
268
269 #undef  DISABLE_PBM
270
271 /*
272  * PCI stuff
273  *
274  */
275
276 #define CONFIG_PCI              /* include pci support */
277 #define CONFIG_TSI108_PCI       /* include tsi108 pci support */
278
279 #define PCI_HOST_ADAPTER        0       /* configure as pci adapter */
280 #define PCI_HOST_FORCE          1       /* configure as pci host */
281 #define PCI_HOST_AUTO           2       /* detected via arbiter enable */
282
283 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function */
284 #define CONFIG_PCI_PNP          /* do pci plug-and-play */
285
286 /* PCI MEMORY MAP section */
287
288 /* PCI view of System Memory */
289 #define CONFIG_SYS_PCI_MEMORY_BUS       0x00000000
290 #define CONFIG_SYS_PCI_MEMORY_PHYS      0x00000000
291 #define CONFIG_SYS_PCI_MEMORY_SIZE      0x80000000
292
293 /* PCI Memory Space */
294 #define CONFIG_SYS_PCI_MEM_BUS          (CONFIG_SYS_PCI_MEM_PHYS)
295 #define CONFIG_SYS_PCI_MEM_PHYS (CONFIG_SYS_PCI_MEM32_BASE)     /* 0xE0000000 */
296 #define CONFIG_SYS_PCI_MEM_SIZE 0x10000000      /* 256 MB space for PCI/X Mem + SDRAM OCN */
297
298 /* PCI I/O Space */
299 #define CONFIG_SYS_PCI_IO_BUS           0x00000000
300 #define CONFIG_SYS_PCI_IO_PHYS          0xfa000000      /* Changed from fd000000 */
301
302 #define CONFIG_SYS_PCI_IO_SIZE          0x01000000      /* 16MB */
303
304 /* PCI Config Space mapping */
305 #define CONFIG_SYS_PCI_CFG_BASE 0xfb000000      /* Changed from FE000000 */
306 #define CONFIG_SYS_PCI_CFG_SIZE 0x01000000      /* 16MB */
307
308 #define CONFIG_SYS_IBAT0U       0xFE0003FF
309 #define CONFIG_SYS_IBAT0L       0xFE000002
310
311 #define CONFIG_SYS_IBAT1U       0x00007FFF
312 #define CONFIG_SYS_IBAT1L       0x00000012
313
314 #define CONFIG_SYS_IBAT2U       0x80007FFF
315 #define CONFIG_SYS_IBAT2L       0x80000022
316
317 #define CONFIG_SYS_IBAT3U       0x00000000
318 #define CONFIG_SYS_IBAT3L       0x00000000
319
320 #define CONFIG_SYS_IBAT4U       0x00000000
321 #define CONFIG_SYS_IBAT4L       0x00000000
322
323 #define CONFIG_SYS_IBAT5U       0x00000000
324 #define CONFIG_SYS_IBAT5L       0x00000000
325
326 #define CONFIG_SYS_IBAT6U       0x00000000
327 #define CONFIG_SYS_IBAT6L       0x00000000
328
329 #define CONFIG_SYS_IBAT7U       0x00000000
330 #define CONFIG_SYS_IBAT7L       0x00000000
331
332 #define CONFIG_SYS_DBAT0U       0xE0003FFF
333 #define CONFIG_SYS_DBAT0L       0xE000002A
334
335 #define CONFIG_SYS_DBAT1U       0x00007FFF
336 #define CONFIG_SYS_DBAT1L       0x00000012
337
338 #define CONFIG_SYS_DBAT2U       0x00000000
339 #define CONFIG_SYS_DBAT2L       0x00000000
340
341 #define CONFIG_SYS_DBAT3U       0xC0000003
342 #define CONFIG_SYS_DBAT3L       0xC000002A
343
344 #define CONFIG_SYS_DBAT4U       0x00000000
345 #define CONFIG_SYS_DBAT4L       0x00000000
346
347 #define CONFIG_SYS_DBAT5U       0x00000000
348 #define CONFIG_SYS_DBAT5L       0x00000000
349
350 #define CONFIG_SYS_DBAT6U       0x00000000
351 #define CONFIG_SYS_DBAT6L       0x00000000
352
353 #define CONFIG_SYS_DBAT7U       0x00000000
354 #define CONFIG_SYS_DBAT7L       0x00000000
355
356 /* I2C addresses for the two DIMM SPD chips */
357 #define DIMM0_I2C_ADDR  0x51
358 #define DIMM1_I2C_ADDR  0x52
359
360 /*
361  * For booting Linux, the board info and command line data
362  * have to be in the first 8 MB of memory, since this is
363  * the maximum mapped by the Linux kernel during initialization.
364  */
365 #define CONFIG_SYS_BOOTMAPSZ    (8<<20) /* Initial Memory map for Linux */
366
367 /*-----------------------------------------------------------------------
368  * FLASH organization
369  */
370 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* Flash can be at one of two addresses */
371 #define FLASH_BANK_SIZE         0x01000000      /* 16 MB Total */
372 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE, /* CONFIG_SYS_FLASH_BASE2 */ }
373
374 #define CONFIG_FLASH_CFI_DRIVER
375 #define CONFIG_SYS_FLASH_CFI
376 #define CONFIG_SYS_WRITE_SWAPPED_DATA
377
378 #define PHYS_FLASH_SIZE         0x01000000
379 #define CONFIG_SYS_MAX_FLASH_SECT       (128)
380
381 #define CONFIG_ENV_IS_IN_NVRAM
382 #define CONFIG_ENV_ADDR         0xFC000000
383
384 #define CONFIG_ENV_OFFSET       0x00000000      /* Offset of Environment Sector */
385 #define CONFIG_ENV_SIZE 0x00000400      /* Total Size of Environment Space */
386
387 /*-----------------------------------------------------------------------
388  * Cache Configuration
389  */
390 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For all MPC74xx CPUs */
391 #if defined(CONFIG_CMD_KGDB)
392 #define CONFIG_SYS_CACHELINE_SHIFT      5       /* log base 2 of the above value */
393 #endif
394
395 /*-----------------------------------------------------------------------
396  * L2CR setup -- make sure this is right for your board!
397  * look in include/mpc74xx.h for the defines used here
398  */
399 #undef CONFIG_SYS_L2
400
401 #define L2_INIT         0
402 #define L2_ENABLE       (L2_INIT | L2CR_L2E)
403 #define CONFIG_SYS_SERIAL_HANG_IN_EXCEPTION
404 #endif  /* __CONFIG_H */