at91: Introduction of at91sam9g45 SOC.
[oweals/u-boot.git] / include / configs / lwmon.h
1 /*
2  * (C) Copyright 2001-2005
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /* External logbuffer support */
32 #define CONFIG_LOGBUFFER
33
34 /*
35  * High Level Configuration Options
36  * (easy to change)
37  */
38
39 #define CONFIG_MPC823           1       /* This is a MPC823E CPU        */
40 #define CONFIG_LWMON            1       /* ...on a LWMON board          */
41
42 /* Default Ethernet MAC address */
43 #define CONFIG_ETHADDR          00:11:B0:00:00:00
44
45 /* The default Ethernet MAC address can be overwritten just once */
46 #ifdef CONFIG_ETHADDR
47 #define CONFIG_OVERWRITE_ETHADDR_ONCE   1
48 #endif
49
50 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
51 #define CONFIG_BOARD_POSTCLK_INIT 1     /* Call board_postclk_init      */
52
53 #define CONFIG_LCD              1       /* use LCD controller ...       */
54 #define CONFIG_HLD1045          1       /* ... with a HLD1045 display   */
55
56 #define CONFIG_LCD_LOGO         1       /* print our logo on the LCD    */
57 #define CONFIG_LCD_INFO         1       /* ... and some board info      */
58 #define CONFIG_SPLASH_SCREEN            /* ... with splashscreen support*/
59
60 #define CONFIG_SERIAL_MULTI     1
61 #define CONFIG_8xx_CONS_SMC2    1       /* Console is on SMC2           */
62 #define CONFIG_8xx_CONS_SCC2    1       /* Console is on SCC2           */
63
64 #define CONFIG_BAUDRATE         115200  /* with watchdog >= 38400 needed */
65
66 #define CONFIG_BOOTDELAY        1       /* autoboot after 1 second      */
67
68 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz */
69
70 /* pre-boot commands */
71 #define CONFIG_PREBOOT          "setenv bootdelay 15"
72
73 #undef  CONFIG_BOOTARGS
74
75 /* POST support */
76 #define CONFIG_POST             (CONFIG_SYS_POST_CACHE     | \
77                                  CONFIG_SYS_POST_WATCHDOG | \
78                                  CONFIG_SYS_POST_RTC       | \
79                                  CONFIG_SYS_POST_MEMORY   | \
80                                  CONFIG_SYS_POST_CPU       | \
81                                  CONFIG_SYS_POST_UART      | \
82                                  CONFIG_SYS_POST_ETHER    | \
83                                  CONFIG_SYS_POST_I2C       | \
84                                  CONFIG_SYS_POST_SPI       | \
85                                  CONFIG_SYS_POST_USB       | \
86                                  CONFIG_SYS_POST_SPR       | \
87                                  CONFIG_SYS_POST_SYSMON)
88
89 /*
90  * Keyboard commands:
91  * # = 0x28 = ENTER :           enable bootmessages on LCD
92  * 2 = 0x3A+0x3C = F1 + F3 :    enable update mode
93  * 3 = 0x3C+0x3F = F3 + F6 :    enable test mode
94  */
95
96 #define CONFIG_BOOTCOMMAND "source 40040000;saveenv"
97
98 /*      "gatewayip=10.8.211.250\0"                                      \ */
99 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
100         "kernel_addr=40080000\0"                                        \
101         "ramdisk_addr=40280000\0"                                       \
102         "netmask=255.255.192.0\0"                                       \
103         "serverip=10.8.2.101\0"                                         \
104         "ipaddr=10.8.57.0\0"                                            \
105         "magic_keys=#23\0"                                              \
106         "key_magic#=28\0"                                               \
107         "key_cmd#=setenv addfb setenv 'bootargs $bootargs console=tty0'\0" \
108         "key_magic2=3A+3C\0"                                            \
109         "key_cmd2=echo *** Entering Update Mode ***;"                   \
110                 "if fatload ide 0:3 10000 update.scr;"                  \
111                         "then source 10000;"                            \
112                         "else echo *** UPDATE FAILED ***;"              \
113                 "fi\0"                                                  \
114         "key_magic3=3C+3F\0"                                            \
115         "key_cmd3=echo *** Entering Test Mode ***;"                     \
116                 "setenv add_misc 'setenv bootargs $bootargs testmode'\0" \
117         "nfsargs=setenv bootargs root=/dev/nfs rw nfsroot=$serverip:$rootpath\0" \
118         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
119         "addfb=setenv bootargs $bootargs console=ttyS1,$baudrate\0"     \
120         "addip=setenv bootargs $bootargs "                              \
121                 "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname::off " \
122                 "panic=1\0"                                             \
123         "add_wdt=setenv bootargs $bootargs $wdt_args\0"                 \
124         "add_misc=setenv bootargs $bootargs runmode\0"                  \
125         "flash_nfs=run nfsargs addip add_wdt addfb add_misc;"           \
126                 "bootm $kernel_addr\0"                                  \
127         "flash_self=run ramargs addip add_wdt addfb add_misc;"          \
128                 "bootm $kernel_addr $ramdisk_addr\0"                    \
129         "net_nfs=tftp 100000 /tftpboot/uImage.lwmon;"                   \
130                 "run nfsargs addip add_wdt addfb;bootm\0"               \
131         "rootpath=/opt/eldk/ppc_8xx\0"                                  \
132         "load=tftp 100000 /tftpboot/u-boot.bin\0"                       \
133         "update=protect off 1:0;era 1:0;cp.b 100000 40000000 $filesize\0" \
134         "wdt_args=wdt_8xx=off\0"                                        \
135         "verify=no"
136
137 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
138 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE            /* don't allow baudrate change  */
139
140 #define CONFIG_WATCHDOG         1       /* watchdog enabled             */
141 #define CONFIG_SYS_WATCHDOG_FREQ       (CONFIG_SYS_HZ / 20)
142
143 #undef  CONFIG_STATUS_LED               /* Status LED disabled          */
144
145 /* enable I2C and select the hardware/software driver */
146 #undef  CONFIG_HARD_I2C                 /* I2C with hardware support    */
147 #define CONFIG_SOFT_I2C         1       /* I2C bit-banged               */
148
149 #define CONFIG_SYS_I2C_SPEED            93000   /* 93 kHz is supposed to work   */
150 #define CONFIG_SYS_I2C_SLAVE            0xFE
151
152 #ifdef CONFIG_SOFT_I2C
153 /*
154  * Software (bit-bang) I2C driver configuration
155  */
156 #define PB_SCL          0x00000020      /* PB 26 */
157 #define PB_SDA          0x00000010      /* PB 27 */
158
159 #define I2C_INIT        (immr->im_cpm.cp_pbdir |=  PB_SCL)
160 #define I2C_ACTIVE      (immr->im_cpm.cp_pbdir |=  PB_SDA)
161 #define I2C_TRISTATE    (immr->im_cpm.cp_pbdir &= ~PB_SDA)
162 #define I2C_READ        ((immr->im_cpm.cp_pbdat & PB_SDA) != 0)
163 #define I2C_SDA(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SDA; \
164                         else    immr->im_cpm.cp_pbdat &= ~PB_SDA
165 #define I2C_SCL(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SCL; \
166                         else    immr->im_cpm.cp_pbdat &= ~PB_SCL
167 #define I2C_DELAY       udelay(2)       /* 1/4 I2C clock duration */
168 #endif  /* CONFIG_SOFT_I2C */
169
170
171 #define CONFIG_RTC_PCF8563              /* use Philips PCF8563 RTC      */
172
173
174 /*
175  * Command line configuration.
176  */
177 #include <config_cmd_default.h>
178
179 #define CONFIG_CMD_ASKENV
180 #define CONFIG_CMD_BMP
181 #define CONFIG_CMD_BSP
182 #define CONFIG_CMD_DATE
183 #define CONFIG_CMD_DHCP
184 #define CONFIG_CMD_EEPROM
185 #define CONFIG_CMD_FAT
186 #define CONFIG_CMD_I2C
187 #define CONFIG_CMD_IDE
188 #define CONFIG_CMD_NFS
189 #define CONFIG_CMD_SNTP
190
191 #ifdef CONFIG_POST
192 #define CONFIG_CMD_DIAG
193 #endif
194
195
196 #define CONFIG_MAC_PARTITION
197 #define CONFIG_DOS_PARTITION
198
199 /*
200  * BOOTP options
201  */
202 #define CONFIG_BOOTP_SUBNETMASK
203 #define CONFIG_BOOTP_GATEWAY
204 #define CONFIG_BOOTP_HOSTNAME
205 #define CONFIG_BOOTP_BOOTPATH
206 #define CONFIG_BOOTP_BOOTFILESIZE
207
208
209 /*
210  * Miscellaneous configurable options
211  */
212 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
213 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
214
215 #define CONFIG_SYS_HUSH_PARSER          1       /* use "hush" command parser    */
216 #ifdef  CONFIG_SYS_HUSH_PARSER
217 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
218 #endif
219
220 #if defined(CONFIG_CMD_KGDB)
221 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
222 #else
223 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
224 #endif
225 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
226 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
227 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
228
229 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on     */
230 #define CONFIG_SYS_MEMTEST_END          0x00F00000      /* 1 ... 15MB in DRAM   */
231
232 #define CONFIG_SYS_LOAD_ADDR            0x00100000      /* default load address */
233
234 #define CONFIG_SYS_PIO_MODE             0       /* IDE interface in PIO Mode 0  */
235
236 #define CONFIG_SYS_HZ                   1000    /* decrementer freq: 1 ms ticks */
237
238 /*
239  * When the watchdog is enabled, output must be fast enough in Linux.
240  */
241 #ifdef CONFIG_WATCHDOG
242 #define CONFIG_SYS_BAUDRATE_TABLE       {               38400, 57600, 115200 }
243 #else
244 #define CONFIG_SYS_BAUDRATE_TABLE       {  9600, 19200, 38400, 57600, 115200 }
245 #endif
246
247 /*----------------------------------------------------------------------*/
248 #define CONFIG_MODEM_SUPPORT    1       /* enable modem initialization stuff */
249 #undef CONFIG_MODEM_SUPPORT_DEBUG
250
251 #define CONFIG_MODEM_KEY_MAGIC  "3C+3D" /* press F3 + F4 keys to enable modem */
252 #define CONFIG_POST_KEY_MAGIC   "3C+3E" /* press F3 + F5 keys to force POST */
253 #if 0
254 #define CONFIG_AUTOBOOT_KEYED           /* Enable "password" protection */
255 #define CONFIG_AUTOBOOT_PROMPT  \
256         "\nEnter password - autoboot in %d sec...\n", bootdelay
257 #define CONFIG_AUTOBOOT_DELAY_STR       "  "    /* "password"   */
258 #endif
259 /*----------------------------------------------------------------------*/
260
261 /*
262  * Low Level Configuration Settings
263  * (address mappings, register initial values, etc.)
264  * You should know what you are doing if you make changes here.
265  */
266 /*-----------------------------------------------------------------------
267  * Internal Memory Mapped Register
268  */
269 #define CONFIG_SYS_IMMR         0xFFF00000
270
271 /*-----------------------------------------------------------------------
272  * Definitions for initial stack pointer and data area (in DPRAM)
273  */
274 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
275 #define CONFIG_SYS_INIT_RAM_END 0x2F00  /* End of used area in DPRAM    */
276 #define CONFIG_SYS_GBL_DATA_SIZE        68  /* size in bytes reserved for initial data */
277 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
278 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
279
280 /*-----------------------------------------------------------------------
281  * Start addresses for the final memory configuration
282  * (Set up by the startup code)
283  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
284  */
285 #define CONFIG_SYS_SDRAM_BASE           0x00000000
286 #define CONFIG_SYS_FLASH_BASE           0x40000000
287 #if defined(DEBUG) || defined(CONFIG_CMD_IDE)
288 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
289 #else
290 #define CONFIG_SYS_MONITOR_LEN          (128 << 10)     /* Reserve 128 kB for Monitor   */
291 #endif
292 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
293 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
294
295 /*
296  * For booting Linux, the board info and command line data
297  * have to be in the first 8 MB of memory, since this is
298  * the maximum mapped by the Linux kernel during initialization.
299  */
300 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
301 /*-----------------------------------------------------------------------
302  * FLASH organization
303  */
304 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max number of memory banks           */
305 #define CONFIG_SYS_MAX_FLASH_SECT       128     /* max number of sectors on one chip    */
306
307 #define CONFIG_SYS_FLASH_ERASE_TOUT     180000  /* Timeout for Flash Erase (in ms)      */
308 #define CONFIG_SYS_FLASH_WRITE_TOUT     600     /* Timeout for Flash Write (in ms)      */
309 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE
310 #define CONFIG_SYS_FLASH_BUFFER_WRITE_TOUT      2048    /* Timeout for Flash Buffer Write (in ms)       */
311 /* Buffer size.
312    We have two flash devices connected in parallel.
313    Each device incorporates a Write Buffer of 32 bytes.
314  */
315 #define CONFIG_SYS_FLASH_BUFFER_SIZE    (2*32)
316
317 /* Put environment in flash which is much faster to boot than using the EEPROM  */
318 #define CONFIG_ENV_IS_IN_FLASH  1
319 #define CONFIG_ENV_ADDR     0x40040000  /* Address    of Environment Sector     */
320 #define CONFIG_ENV_SIZE         0x2000  /* Total Size of Environment            */
321 #define CONFIG_ENV_SECT_SIZE    0x40000 /* we have BIG sectors only :-(         */
322
323 /*-----------------------------------------------------------------------
324  * I2C/EEPROM Configuration
325  */
326
327 #define CONFIG_SYS_I2C_AUDIO_ADDR       0x28    /* Audio volume control                 */
328 #define CONFIG_SYS_I2C_SYSMON_ADDR      0x2E    /* LM87 System Monitor                  */
329 #define CONFIG_SYS_I2C_RTC_ADDR 0x51    /* PCF8563 RTC                          */
330 #define CONFIG_SYS_I2C_POWER_A_ADDR     0x52    /* PCMCIA/USB power switch, channel A   */
331 #define CONFIG_SYS_I2C_POWER_B_ADDR     0x53    /* PCMCIA/USB power switch, channel B   */
332 #define CONFIG_SYS_I2C_KEYBD_ADDR       0x56    /* PIC LWE keyboard                     */
333 #define CONFIG_SYS_I2C_PICIO_ADDR       0x57    /* PIC IO Expander                      */
334
335 #undef  CONFIG_USE_FRAM                 /* Use FRAM instead of EEPROM   */
336
337 #ifdef CONFIG_USE_FRAM  /* use FRAM */
338 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x55    /* FRAM FM24CL64                */
339 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  2
340 #else                   /* use EEPROM */
341 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x58    /* EEPROM AT24C164              */
342 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  1
343 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   10      /* takes up to 10 msec  */
344 #endif  /* CONFIG_USE_FRAM */
345 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS       4
346
347 /* List of I2C addresses to be verified by POST */
348 #ifdef CONFIG_USE_FRAM
349 #define I2C_ADDR_LIST   {  /*   CONFIG_SYS_I2C_AUDIO_ADDR, */   \
350                                 CONFIG_SYS_I2C_SYSMON_ADDR,     \
351                                 CONFIG_SYS_I2C_RTC_ADDR,        \
352                                 CONFIG_SYS_I2C_POWER_A_ADDR,    \
353                                 CONFIG_SYS_I2C_POWER_B_ADDR,    \
354                                 CONFIG_SYS_I2C_KEYBD_ADDR,      \
355                                 CONFIG_SYS_I2C_PICIO_ADDR,      \
356                                 CONFIG_SYS_I2C_EEPROM_ADDR,     \
357                         }
358 #else   /* Use EEPROM - which show up on 8 consequtive addresses */
359 #define I2C_ADDR_LIST   {  /*   CONFIG_SYS_I2C_AUDIO_ADDR, */   \
360                                 CONFIG_SYS_I2C_SYSMON_ADDR,     \
361                                 CONFIG_SYS_I2C_RTC_ADDR,        \
362                                 CONFIG_SYS_I2C_POWER_A_ADDR,    \
363                                 CONFIG_SYS_I2C_POWER_B_ADDR,    \
364                                 CONFIG_SYS_I2C_KEYBD_ADDR,      \
365                                 CONFIG_SYS_I2C_PICIO_ADDR,      \
366                                 CONFIG_SYS_I2C_EEPROM_ADDR+0,   \
367                                 CONFIG_SYS_I2C_EEPROM_ADDR+1,   \
368                                 CONFIG_SYS_I2C_EEPROM_ADDR+2,   \
369                                 CONFIG_SYS_I2C_EEPROM_ADDR+3,   \
370                                 CONFIG_SYS_I2C_EEPROM_ADDR+4,   \
371                                 CONFIG_SYS_I2C_EEPROM_ADDR+5,   \
372                                 CONFIG_SYS_I2C_EEPROM_ADDR+6,   \
373                                 CONFIG_SYS_I2C_EEPROM_ADDR+7,   \
374                         }
375 #endif  /* CONFIG_USE_FRAM */
376
377 /*-----------------------------------------------------------------------
378  * Cache Configuration
379  */
380 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs                  */
381 #if defined(CONFIG_CMD_KGDB)
382 #define CONFIG_SYS_CACHELINE_SHIFT      4       /* log base 2 of the above value        */
383 #endif
384
385 /*-----------------------------------------------------------------------
386  * SYPCR - System Protection Control                            11-9
387  * SYPCR can only be written once after reset!
388  *-----------------------------------------------------------------------
389  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
390  */
391 #if 0 && defined(CONFIG_WATCHDOG)       /* LWMON uses external MAX706TESA WD */
392 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | \
393                          SYPCR_SWE  | SYPCR_SWRI| SYPCR_SWP)
394 #else
395 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | SYPCR_SWP)
396 #endif
397
398 /*-----------------------------------------------------------------------
399  * SIUMCR - SIU Module Configuration                            11-6
400  *-----------------------------------------------------------------------
401  * PCMCIA config., multi-function pin tri-state
402  */
403 /* EARB, DBGC and DBPC are initialised by the HCW */
404 /* => 0x000000C0 */
405 #define CONFIG_SYS_SIUMCR       (SIUMCR_GB5E)
406 /*#define CONFIG_SYS_SIUMCR     (SIUMCR_DBGC00 | SIUMCR_DBPC00 | SIUMCR_MLRC01) */
407
408 /*-----------------------------------------------------------------------
409  * TBSCR - Time Base Status and Control                         11-26
410  *-----------------------------------------------------------------------
411  * Clear Reference Interrupt Status, Timebase freezing enabled
412  */
413 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
414
415 /*-----------------------------------------------------------------------
416  * PISCR - Periodic Interrupt Status and Control                11-31
417  *-----------------------------------------------------------------------
418  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
419  */
420 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
421
422 /*-----------------------------------------------------------------------
423  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
424  *-----------------------------------------------------------------------
425  * Reset PLL lock status sticky bit, timer expired status bit and timer
426  * interrupt status bit, set PLL multiplication factor !
427  */
428 /* 0x00405000 */
429 #define CONFIG_SYS_PLPRCR_MF    4       /* (4+1) * 13.2 = 66 MHz Clock */
430 #define CONFIG_SYS_PLPRCR                                                       \
431                 (       (CONFIG_SYS_PLPRCR_MF << PLPRCR_MF_SHIFT) |             \
432                         PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST |    \
433                         /*PLPRCR_CSRC|*/ PLPRCR_LPM_NORMAL |            \
434                         PLPRCR_CSR    /*| PLPRCR_LOLRE|PLPRCR_FIOPD*/   \
435                 )
436
437 #define CONFIG_8xx_GCLK_FREQ    ((CONFIG_SYS_PLPRCR_MF+1)*13200000)
438
439 /*-----------------------------------------------------------------------
440  * SCCR - System Clock and reset Control Register               15-27
441  *-----------------------------------------------------------------------
442  * Set clock output, timebase and RTC source and divider,
443  * power management and some other internal clocks
444  */
445 #define SCCR_MASK       SCCR_EBDF11
446 /* 0x01800000 */
447 #define CONFIG_SYS_SCCR (SCCR_COM00     | /*SCCR_TBS|*/         \
448                          SCCR_RTDIV     |   SCCR_RTSEL    |     \
449                          /*SCCR_CRQEN|*/  /*SCCR_PRQEN|*/       \
450                          SCCR_EBDF00 |   SCCR_DFSYNC00 |        \
451                          SCCR_DFBRG00   |   SCCR_DFNL000  |     \
452                          SCCR_DFNH000   |   SCCR_DFLCD100 |     \
453                          SCCR_DFALCD01)
454
455 /*-----------------------------------------------------------------------
456  * RTCSC - Real-Time Clock Status and Control Register          11-27
457  *-----------------------------------------------------------------------
458  */
459 /* 0x00C3 => 0x0003 */
460 #define CONFIG_SYS_RTCSC        (RTCSC_SEC | RTCSC_ALR | RTCSC_RTF| RTCSC_RTE)
461
462
463 /*-----------------------------------------------------------------------
464  * RCCR - RISC Controller Configuration Register                19-4
465  *-----------------------------------------------------------------------
466  */
467 #define CONFIG_SYS_RCCR 0x0000
468
469 /*-----------------------------------------------------------------------
470  * RMDS - RISC Microcode Development Support Control Register
471  *-----------------------------------------------------------------------
472  */
473 #define CONFIG_SYS_RMDS 0
474
475 /*-----------------------------------------------------------------------
476  *
477  * Interrupt Levels
478  *-----------------------------------------------------------------------
479  */
480 #define CONFIG_SYS_CPM_INTERRUPT        13      /* SIU_LEVEL6   */
481
482 /*-----------------------------------------------------------------------
483  * PCMCIA stuff
484  *-----------------------------------------------------------------------
485  *
486  */
487 #define CONFIG_SYS_PCMCIA_MEM_ADDR      (0x50000000)
488 #define CONFIG_SYS_PCMCIA_MEM_SIZE      ( 64 << 20 )
489 #define CONFIG_SYS_PCMCIA_DMA_ADDR      (0x54000000)
490 #define CONFIG_SYS_PCMCIA_DMA_SIZE      ( 64 << 20 )
491 #define CONFIG_SYS_PCMCIA_ATTRB_ADDR    (0x58000000)
492 #define CONFIG_SYS_PCMCIA_ATTRB_SIZE    ( 64 << 20 )
493 #define CONFIG_SYS_PCMCIA_IO_ADDR       (0x5C000000)
494 #define CONFIG_SYS_PCMCIA_IO_SIZE       ( 64 << 20 )
495
496 /*-----------------------------------------------------------------------
497  * IDE/ATA stuff (Supports IDE harddisk on PCMCIA Adapter)
498  *-----------------------------------------------------------------------
499  */
500
501 #define CONFIG_IDE_8xx_PCCARD   1       /* Use IDE with PC Card Adapter */
502
503 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
504 #undef  CONFIG_IDE_LED                  /* LED   for ide not supported  */
505 #undef  CONFIG_IDE_RESET                /* reset for ide not supported  */
506
507 #define CONFIG_SYS_IDE_MAXBUS           1       /* max. 1 IDE bus               */
508 #define CONFIG_SYS_IDE_MAXDEVICE        1       /* max. 1 drive per IDE bus     */
509
510 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
511
512 #define CONFIG_SYS_ATA_BASE_ADDR        CONFIG_SYS_PCMCIA_MEM_ADDR
513
514 /* Offset for data I/O                  */
515 #define CONFIG_SYS_ATA_DATA_OFFSET      (CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
516
517 /* Offset for normal register accesses  */
518 #define CONFIG_SYS_ATA_REG_OFFSET       (2 * CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
519
520 /* Offset for alternate registers       */
521 #define CONFIG_SYS_ATA_ALT_OFFSET       0x0100
522
523 #define CONFIG_SUPPORT_VFAT             /* enable VFAT support */
524
525 /*-----------------------------------------------------------------------
526  *
527  *-----------------------------------------------------------------------
528  *
529  */
530 #define CONFIG_SYS_DER 0
531
532 /*
533  * Init Memory Controller:
534  *
535  * BR0/1 and OR0/1 (FLASH) - second Flash bank optional
536  */
537
538 #define FLASH_BASE0_PRELIM      0x40000000      /* FLASH bank #0        */
539 #define FLASH_BASE1_PRELIM      0x41000000      /* FLASH bank #1        */
540
541 /* used to re-map FLASH:
542  * restrict access enough to keep SRAM working (if any)
543  * but not too much to meddle with FLASH accesses
544  */
545 #define CONFIG_SYS_REMAP_OR_AM          0xFF000000      /* OR addr mask */
546 #define CONFIG_SYS_PRELIM_OR_AM 0xFF000000      /* OR addr mask */
547
548 /* FLASH timing: ACS = 00, TRLX = 0, CSNT = 1, SCY = 8, EHTR = 0        */
549 #define CONFIG_SYS_OR_TIMING_FLASH      (OR_SCY_8_CLK)
550
551 #define CONFIG_SYS_OR0_REMAP    ( CONFIG_SYS_REMAP_OR_AM | OR_CSNT_SAM | OR_ACS_DIV1 | OR_BI | \
552                                 CONFIG_SYS_OR_TIMING_FLASH)
553 #define CONFIG_SYS_OR0_PRELIM   (CONFIG_SYS_PRELIM_OR_AM | OR_ACS_DIV1 | OR_BI | \
554                                 CONFIG_SYS_OR_TIMING_FLASH)
555 /* 16 bit, bank valid */
556 #define CONFIG_SYS_BR0_PRELIM   ((FLASH_BASE0_PRELIM & BR_BA_MSK) | BR_PS_32 | BR_V )
557
558 #define CONFIG_SYS_OR1_REMAP    CONFIG_SYS_OR0_REMAP
559 #define CONFIG_SYS_OR1_PRELIM   CONFIG_SYS_OR0_PRELIM
560 #define CONFIG_SYS_BR1_PRELIM   ((FLASH_BASE1_PRELIM & BR_BA_MSK) | BR_PS_32 | BR_V )
561
562 /*
563  * BR3/OR3: SDRAM
564  *
565  * Multiplexed addresses, GPL5 output to GPL5_A (don't care)
566  */
567 #define SDRAM_BASE3_PRELIM      0x00000000      /* SDRAM bank */
568 #define SDRAM_PRELIM_OR_AM      0xF0000000      /* map 256 MB (>SDRAM_MAX_SIZE!) */
569 #define SDRAM_TIMING            OR_SCY_0_CLK    /* SDRAM-Timing */
570
571 #define SDRAM_MAX_SIZE          0x08000000      /* max 128 MB SDRAM */
572
573 #define CONFIG_SYS_OR3_PRELIM   (SDRAM_PRELIM_OR_AM | OR_CSNT_SAM | OR_G5LS | SDRAM_TIMING )
574 #define CONFIG_SYS_BR3_PRELIM   ((SDRAM_BASE3_PRELIM & BR_BA_MSK) | BR_MS_UPMA | BR_V )
575
576 /*
577  * BR5/OR5: Touch Panel
578  *
579  * AM=0xFFC00 ATM=0 CSNT/SAM=0 ACS/G5LA/G5LS=3 BIH=1 SCY=0 SETA=0 TRLX=0 EHTR=0
580  */
581 #define TOUCHPNL_BASE           0x20000000
582 #define TOUCHPNL_OR_AM          0xFFFF8000
583 #define TOUCHPNL_TIMING         OR_SCY_0_CLK
584
585 #define CONFIG_SYS_OR5_PRELIM   (TOUCHPNL_OR_AM | OR_CSNT_SAM | OR_ACS_DIV1 | OR_BI | \
586                          TOUCHPNL_TIMING )
587 #define CONFIG_SYS_BR5_PRELIM   ((TOUCHPNL_BASE & BR_BA_MSK) | BR_PS_32 | BR_V )
588
589 #define CONFIG_SYS_MEMORY_75
590 #undef  CONFIG_SYS_MEMORY_7E
591 #undef  CONFIG_SYS_MEMORY_8E
592
593 /*
594  * Memory Periodic Timer Prescaler
595  */
596
597 /* periodic timer for refresh */
598 #define CONFIG_SYS_MPTPR        0x200
599
600 /*
601  * MAMR settings for SDRAM
602  */
603
604 #define CONFIG_SYS_MAMR_8COL    0x80802114
605 #define CONFIG_SYS_MAMR_9COL    0x80904114
606
607 /*
608  * MAR setting for SDRAM
609  */
610 #define CONFIG_SYS_MAR          0x00000088
611
612 /*
613  * Internal Definitions
614  *
615  * Boot Flags
616  */
617 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
618 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
619
620 #endif  /* __CONFIG_H */