ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / alpr.h
1 /*
2  * (C) Copyright 2006-2008
3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 #ifndef __CONFIG_H
25 #define __CONFIG_H
26
27 /*-----------------------------------------------------------------------
28  * High Level Configuration Options
29  *----------------------------------------------------------------------*/
30 #define CONFIG_ALPR             1           /* Board is ebony           */
31 #define CONFIG_440GX            1           /* Specifc GX support       */
32 #define CONFIG_440              1           /* ... PPC440 family        */
33 #define CONFIG_4xx              1           /* ... PPC4xx family        */
34 #define CONFIG_BOARD_EARLY_INIT_F 1         /* Call board_pre_init      */
35 #define CONFIG_LAST_STAGE_INIT  1           /* call last_stage_init()   */
36
37 #define CONFIG_SYS_TEXT_BASE    0xFFFC0000
38
39 #define CONFIG_SYS_CLK_FREQ     33333333    /* external freq to pll     */
40 #define CONFIG_4xx_DCACHE               /* Enable i- and d-cache        */
41
42 /*-----------------------------------------------------------------------
43  * Base addresses -- Note these are effective addresses where the
44  * actual resources get mapped (not physical addresses)
45  *----------------------------------------------------------------------*/
46 #define CONFIG_SYS_SDRAM_BASE           0x00000000      /* _must_ be 0                  */
47 #define CONFIG_SYS_FLASH_BASE           0xffe00000      /* start of FLASH               */
48 #define CONFIG_SYS_MONITOR_BASE 0xfffc0000      /* start of monitor             */
49 #define CONFIG_SYS_PCI_MEMBASE          0x80000000      /* mapped pci memory            */
50 #define CONFIG_SYS_PCI_MEMSIZE          0x40000000      /* size of mapped pci memory    */
51 #define CONFIG_SYS_ISRAM_BASE           0xc0000000      /* internal SRAM                */
52 #define CONFIG_SYS_PCI_BASE             0xd0000000      /* internal PCI regs            */
53 #define CONFIG_SYS_PCI_MEMBASE1 CONFIG_SYS_PCI_MEMBASE  + 0x10000000
54 #define CONFIG_SYS_PCI_MEMBASE2 CONFIG_SYS_PCI_MEMBASE1 + 0x10000000
55 #define CONFIG_SYS_PCI_MEMBASE3 CONFIG_SYS_PCI_MEMBASE2 + 0x10000000
56
57
58 #define CONFIG_SYS_FPGA_BASE        (CONFIG_SYS_PERIPHERAL_BASE + 0x08300000)
59 #define CONFIG_SYS_NVRAM_BASE_ADDR (CONFIG_SYS_PERIPHERAL_BASE + 0x08000000)
60
61 /*-----------------------------------------------------------------------
62  * Initial RAM & stack pointer (placed in internal SRAM)
63  *----------------------------------------------------------------------*/
64 #define CONFIG_SYS_TEMP_STACK_OCM  1
65 #define CONFIG_SYS_OCM_DATA_ADDR   CONFIG_SYS_ISRAM_BASE
66 #define CONFIG_SYS_INIT_RAM_ADDR   CONFIG_SYS_ISRAM_BASE  /* Initial RAM address        */
67 #define CONFIG_SYS_INIT_RAM_SIZE    0x2000          /* Size of used area in RAM */
68
69 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
70 #define CONFIG_SYS_INIT_SP_OFFSET       (CONFIG_SYS_GBL_DATA_OFFSET - 0x4)
71
72 #define CONFIG_SYS_MONITOR_LEN      (256 * 1024)    /* Reserve 256 kB for Mon   */
73 #define CONFIG_SYS_MALLOC_LEN       (128 * 1024)    /* Reserve 128 kB for malloc*/
74
75 /*-----------------------------------------------------------------------
76  * Serial Port
77  *----------------------------------------------------------------------*/
78 #define CONFIG_CONS_INDEX       2       /* Use UART1                    */
79 #define CONFIG_SYS_NS16550
80 #define CONFIG_SYS_NS16550_SERIAL
81 #define CONFIG_SYS_NS16550_REG_SIZE     1
82 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
83
84 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK
85 #define CONFIG_BAUDRATE         115200
86
87 #define CONFIG_SYS_BAUDRATE_TABLE  \
88     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200}
89
90 /*-----------------------------------------------------------------------
91  * FLASH related
92  *----------------------------------------------------------------------*/
93 #define CONFIG_SYS_FLASH_CFI            1       /* The flash is CFI compatible          */
94 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use common CFI driver                */
95 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
96 #define CONFIG_SYS_MAX_FLASH_SECT       512     /* max number of sectors on one chip    */
97 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1     /* use buffered writes (20x faster)     */
98 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
99 #define CONFIG_SYS_FLASH_QUIET_TEST     1       /* don't warn upon unknown flash        */
100
101 #define CONFIG_ENV_IS_IN_FLASH     1    /* use FLASH for environment vars       */
102
103 #define CONFIG_ENV_SECT_SIZE    0x10000 /* size of one complete sector          */
104 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE-CONFIG_ENV_SECT_SIZE)
105 #define CONFIG_ENV_SIZE         0x2000  /* Total Size of Environment Sector     */
106
107 /* Address and size of Redundant Environment Sector     */
108 #define CONFIG_ENV_ADDR_REDUND  (CONFIG_ENV_ADDR-CONFIG_ENV_SECT_SIZE)
109 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
110
111 /*-----------------------------------------------------------------------
112  * DDR SDRAM
113  *----------------------------------------------------------------------*/
114 #undef CONFIG_SPD_EEPROM                /* Don't use SPD EEPROM for setup       */
115 #define CONFIG_SDRAM_BANK0      1       /* init onboard DDR SDRAM bank 0        */
116 #undef CONFIG_SDRAM_ECC                 /* enable ECC support                   */
117 #define CONFIG_SYS_SDRAM_TABLE  { \
118                 {(256 << 20), 13, 0x000C4001}, /* 256MB mode 3, 13x10(4)*/ \
119                 {(64 << 20),  12, 0x00082001}} /* 64MB mode 2, 12x9(4)  */
120
121 /*-----------------------------------------------------------------------
122  * I2C
123  *----------------------------------------------------------------------*/
124 #define CONFIG_HARD_I2C         1       /* I2C with hardware support    */
125 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged               */
126 #define CONFIG_PPC4XX_I2C               /* use PPC4xx driver            */
127 #define CONFIG_SYS_I2C_SPEED            100000  /* I2C speed and slave address  */
128 #define CONFIG_SYS_I2C_SLAVE            0x7F
129 #define CONFIG_SYS_I2C_NOPROBES {0x69}  /* Don't probe these addrs      */
130
131 /*-----------------------------------------------------------------------
132  * I2C EEPROM (PCF8594C)
133  *----------------------------------------------------------------------*/
134 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x54    /* EEPROM PCF8594C              */
135 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1        /* Bytes of address             */
136 /* mask of address bits that overflow into the "EEPROM chip address"    */
137 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
138 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 3     /* The Philips PCF8594C has     */
139                                         /* 8 byte page write mode using */
140                                         /* last 3 bits of the address   */
141 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS   40   /* and takes up to 40 msec */
142
143 #define CONFIG_PREBOOT  "echo;" \
144         "echo Type \"run kernelx\" to boot the system;"                 \
145         "echo"
146
147 #undef  CONFIG_BOOTARGS
148
149 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
150         "netdev=eth3\0"                                                 \
151         "hostname=alpr\0"                                               \
152         "fdt_file=alpr/alpr.dtb\0"                                      \
153         "fdt_addr=400000\0"                                             \
154         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
155                 "nfsroot=${serverip}:${rootpath} ${init}\0"             \
156         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
157         "addip=setenv bootargs ${bootargs} "                            \
158                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
159                 ":${hostname}:${netdev}:off panic=1\0"                  \
160         "addtty=setenv bootargs ${bootargs} console=ttyS1,${baudrate} " \
161                 "mem=193M\0"                                            \
162         "flash_nfs=run nfsargs addip addtty;"                           \
163                 "bootm ${kernel_addr}\0"                                \
164         "flash_self=run ramargs addip addtty;"                          \
165                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
166         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
167                 "bootm\0"                                               \
168         "net_nfs_fdt=tftp 200000 ${bootfile};"                          \
169                 "tftp ${fdt_addr} ${fdt_file};"                         \
170                 "run nfsargs addip addtty;"                             \
171                 "bootm 200000 - ${fdt_addr}\0"                          \
172         "rootpath=/opt/projects/alpr/nfs_root\0"                        \
173         "bootfile=/alpr/uImage\0"                                       \
174         "kernel_addr=fff00000\0"                                        \
175         "ramdisk_addr=fff10000\0"                                       \
176         "load=tftp 100000 /alpr/u-boot/u-boot.bin\0"                    \
177         "update=protect off fffc0000 ffffffff;era fffc0000 ffffffff;"   \
178                 "cp.b 100000 fffc0000 40000;"                           \
179                 "setenv filesize;saveenv\0"                             \
180         "upd=run load update\0"                                         \
181         "ethprime=ppc_4xx_eth3\0"                                       \
182         "ethact=ppc_4xx_eth3\0"                                         \
183         "autoload=no\0"                                                 \
184         "ipconfig=dhcp;setenv serverip 11.0.0.152\0"                    \
185         "load_fpga=fpga load 0 ffe00000 10dd9a\0"                       \
186         "mtdargs=setenv bootargs root=/dev/mtdblock6 rw "               \
187                 "rootfstype=jffs2 init=/sbin/init\0"                    \
188         "kernel1_mtd=nand read 200000 0 200000;run mtdargs addip addtty"\
189                 ";bootm 200000\0"                                       \
190         "kernel2_mtd=nand read 200000 200000 200000;run mtdargs addip " \
191                 "addtty;bootm 200000\0"                                 \
192         "kernel1=setenv actkernel 'kernel1';run load_fpga "             \
193                 "kernel1_mtd\0"                                         \
194         "kernel2=setenv actkernel 'kernel2';run load_fpga "             \
195                 "kernel2_mtd\0"                                         \
196         ""
197
198 #define CONFIG_BOOTCOMMAND      "run kernel2"
199
200 #define CONFIG_BOOTDELAY        2       /* autoboot after 5 seconds     */
201
202 #define CONFIG_BAUDRATE         115200
203
204 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
205 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
206
207 #define CONFIG_PPC4xx_EMAC
208 #define CONFIG_MII              1       /* MII PHY management           */
209 #define CONFIG_NET_MULTI        1
210 #define CONFIG_PHY_ADDR         0x02    /* dummy setting, no EMAC0 used */
211 #define CONFIG_PHY1_ADDR        0x03    /* dummy setting, no EMAC1 used */
212 #define CONFIG_PHY2_ADDR        0x01    /* PHY address for EMAC2        */
213 #define CONFIG_PHY3_ADDR        0x02    /* PHY address for EMAC3        */
214 #define CONFIG_HAS_ETH0
215 #define CONFIG_HAS_ETH1
216 #define CONFIG_HAS_ETH2
217 #define CONFIG_HAS_ETH3
218 #define CONFIG_PHY_RESET        1       /* reset phy upon startup       */
219 #define CONFIG_M88E1111_PHY     1       /* needed for PHY specific setup*/
220 #define CONFIG_PHY_GIGE         1       /* Include GbE speed/duplex detection */
221 #define CONFIG_SYS_RX_ETH_BUFFER        32      /* Number of ethernet rx buffers & descriptors */
222
223 #define CONFIG_NETCONSOLE               /* include NetConsole support   */
224
225
226 /*
227  * BOOTP options
228  */
229 #define CONFIG_BOOTP_BOOTFILESIZE
230 #define CONFIG_BOOTP_BOOTPATH
231 #define CONFIG_BOOTP_GATEWAY
232 #define CONFIG_BOOTP_HOSTNAME
233
234
235 /*
236  * Command line configuration.
237  */
238 #include <config_cmd_default.h>
239
240 #define CONFIG_CMD_DHCP
241 #define CONFIG_CMD_EEPROM
242 #define CONFIG_CMD_FPGA
243 #define CONFIG_CMD_I2C
244 #undef CONFIG_CMD_LOADB
245 #undef CONFIG_CMD_LOADS
246 #define CONFIG_CMD_MII
247 #define CONFIG_CMD_NAND
248 #define CONFIG_CMD_NET
249 #undef CONFIG_CMD_NFS
250 #define CONFIG_CMD_PCI
251
252 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
253
254 /*
255  * Miscellaneous configurable options
256  */
257 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
258 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
259 #if defined(CONFIG_CMD_KGDB)
260 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
261 #else
262 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
263 #endif
264 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
265 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
266 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
267
268 #define CONFIG_SYS_ALT_MEMTEST          1       /* Enable more extensive memtest*/
269 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
270 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
271
272 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
273 #define CONFIG_SYS_EXTBDINFO            1       /* To use extended board_into (bd_t) */
274
275 #define CONFIG_SYS_HZ                   1000    /* decrementer freq: 1 ms ticks */
276
277 #define CONFIG_CMDLINE_EDITING  1       /* add command line history     */
278 #define CONFIG_LOOPW            1       /* enable loopw command         */
279 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
280 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
281 #define CONFIG_VERSION_VARIABLE 1       /* include version env variable */
282
283 #define CONFIG_SYS_4xx_RESET_TYPE       0x2     /* use chip reset on this board */
284
285 /*-----------------------------------------------------------------------
286  * PCI stuff
287  *-----------------------------------------------------------------------
288  */
289 /* General PCI */
290 #define CONFIG_PCI                      /* include pci support          */
291 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
292 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
293 #define CONFIG_SYS_PCI_TARGBASE    0x80000000   /* PCIaddr mapped to CONFIG_SYS_PCI_MEMBASE */
294 #define CONFIG_PCI_BOOTDELAY    1       /* enable pci bootdelay variable*/
295
296 /* Board-specific PCI */
297 #define CONFIG_SYS_PCI_TARGET_INIT              /* let board init pci target    */
298 #define CONFIG_SYS_PCI_MASTER_INIT
299
300 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x10e8   /* AMCC */
301 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0xcafe   /* Whatever */
302
303 /*-----------------------------------------------------------------------
304  * FPGA stuff
305  *-----------------------------------------------------------------------*/
306 #define CONFIG_FPGA
307 #define CONFIG_FPGA_ALTERA
308 #define CONFIG_FPGA_CYCLON2
309 #define CONFIG_SYS_FPGA_CHECK_CTRLC
310 #define CONFIG_SYS_FPGA_PROG_FEEDBACK
311 #define CONFIG_FPGA_COUNT       1               /* Ich habe 2 ... aber in
312                                         Reihe geschaltet -> sollte gehen,
313                                         aufpassen mit Datasize ist jetzt
314                                         halt doppelt so gross ... Seite 306
315                                         ist das mit den multiple Device in PS
316                                         Mode erklaert ...*/
317
318 /* FPGA program pin configuration */
319 #define CONFIG_SYS_GPIO_CLK             18      /* FPGA clk pin (cpu output)            */
320 #define CONFIG_SYS_GPIO_DATA            19      /* FPGA data pin (cpu output)           */
321 #define CONFIG_SYS_GPIO_STATUS          20      /* FPGA status pin (cpu input)          */
322 #define CONFIG_SYS_GPIO_CONFIG          21      /* FPGA CONFIG pin (cpu output)         */
323 #define CONFIG_SYS_GPIO_CON_DON 22      /* FPGA CONFIG_DONE pin (cpu input)     */
324
325 #define CONFIG_SYS_GPIO_SEL_DPR 14      /* cpu output */
326 #define CONFIG_SYS_GPIO_SEL_AVR 15      /* cpu output */
327 #define CONFIG_SYS_GPIO_PROG_EN 23      /* cpu output */
328
329 /*-----------------------------------------------------------------------
330  * Definitions for GPIO setup
331  *-----------------------------------------------------------------------*/
332 #define CONFIG_SYS_GPIO_SHUTDOWN        (0x80000000 >> 6)
333 #define CONFIG_SYS_GPIO_SSD_EMPTY       (0x80000000 >> 9)
334 #define CONFIG_SYS_GPIO_EREADY          (0x80000000 >> 26)
335 #define CONFIG_SYS_GPIO_REV0            (0x80000000 >> 14)
336 #define CONFIG_SYS_GPIO_REV1            (0x80000000 >> 15)
337
338 /*-----------------------------------------------------------------------
339  * NAND-FLASH stuff
340  *-----------------------------------------------------------------------*/
341 #define CONFIG_SYS_MAX_NAND_DEVICE      4
342 #define CONFIG_SYS_NAND_BASE            0xF0000000      /* NAND FLASH Base Address      */
343 #define CONFIG_SYS_NAND_BASE_LIST       { CONFIG_SYS_NAND_BASE + 0, CONFIG_SYS_NAND_BASE + 2,   \
344                                   CONFIG_SYS_NAND_BASE + 4, CONFIG_SYS_NAND_BASE + 6 }
345 #define CONFIG_SYS_NAND_QUIET_TEST      1       /* don't warn upon unknown NAND flash   */
346
347 /*-----------------------------------------------------------------------
348  * External Bus Controller (EBC) Setup
349  *----------------------------------------------------------------------*/
350 #define CONFIG_SYS_FLASH                CONFIG_SYS_FLASH_BASE
351
352 /* Memory Bank 0 (Flash Bank 0, NOR-FLASH) initialization                       */
353 #define CONFIG_SYS_EBC_PB0AP            0x92015480
354 #define CONFIG_SYS_EBC_PB0CR            (CONFIG_SYS_FLASH | 0x3A000) /* BS=2MB,BU=R/W,BW=16bit */
355
356 /* Memory Bank 1 (NAND-FLASH) initialization                                    */
357 #define CONFIG_SYS_EBC_PB1AP            0x01840380      /* TWT=3                        */
358 #define CONFIG_SYS_EBC_PB1CR            (CONFIG_SYS_NAND_BASE | 0x18000) /* BS=1MB,BU=R/W,BW=8bit */
359
360 /*
361  * For booting Linux, the board info and command line data
362  * have to be in the first 8 MB of memory, since this is
363  * the maximum mapped by the Linux kernel during initialization.
364  */
365 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
366
367 #if defined(CONFIG_CMD_KGDB)
368 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
369 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
370 #endif
371
372 /* pass open firmware flat tree */
373 #define CONFIG_OF_LIBFDT        1
374 #define CONFIG_OF_BOARD_SETUP   1
375
376 #endif  /* __CONFIG_H */