ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / ZPC1900.h
1 /*
2  * Copyright (C) 2003-2005 Arabella Software Ltd.
3  * Yuli Barcohen <yuli@arabellasw.com>
4  *
5  * U-Boot configuration for Zephyr Engineering ZPC.1900 board.
6  * This port was developed and tested on Revision C board.
7  *
8  * See file CREDITS for list of people who contributed to this
9  * project.
10  *
11  * This program is free software; you can redistribute it and/or
12  * modify it under the terms of the GNU General Public License as
13  * published by the Free Software Foundation; either version 2 of
14  * the License, or (at your option) any later version.
15  *
16  * This program is distributed in the hope that it will be useful,
17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  * GNU General Public License for more details.
20  *
21  * You should have received a copy of the GNU General Public License
22  * along with this program; if not, write to the Free Software
23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
24  * MA 02111-1307 USA
25  */
26
27 #ifndef __CONFIG_H
28 #define __CONFIG_H
29
30 #define CONFIG_MPC8260          1       /* This is an MPC8260 CPU      */
31 #define CONFIG_ZPC1900          1       /* ...on Zephyr ZPC.1900 board */
32
33 #define CONFIG_SYS_TEXT_BASE    0xFE000000
34
35 #define CPU_ID_STR              "MPC8265"
36 #define CONFIG_CPM2             1       /* Has a CPM2 */
37
38 /* Allow serial number (serial#) and MAC address (ethaddr) to be overwritten */
39 #define CONFIG_ENV_OVERWRITE
40
41 /*
42  * Select serial console configuration
43  *
44  * If either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
45  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
46  * for SCC).
47  */
48 #define CONFIG_CONS_ON_SMC              /* Console is on SMC         */
49 #undef  CONFIG_CONS_ON_SCC              /* It's not on SCC           */
50 #undef  CONFIG_CONS_NONE                /* It's not on external UART */
51 #define CONFIG_CONS_INDEX       1       /* SMC1 is used for console  */
52
53 /*
54  * Select ethernet configuration
55  *
56  * If either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected,
57  * then CONFIG_ETHER_INDEX must be set to the channel number (1-4 for
58  * SCC, 1-3 for FCC)
59  *
60  * If CONFIG_ETHER_NONE is defined, then either the ethernet routines
61  * must be defined elsewhere (as for the console), or CONFIG_CMD_NET
62  * must be unset.
63  */
64 #undef  CONFIG_ETHER_ON_SCC             /* Ethernet is not on SCC */
65 #define CONFIG_ETHER_ON_FCC             /* Ethernet is on FCC     */
66 #undef  CONFIG_ETHER_NONE               /* No external Ethernet   */
67
68 #ifdef CONFIG_ETHER_ON_FCC
69
70 #define CONFIG_ETHER_INDEX      2       /* FCC2 is used for Ethernet */
71
72 #if (CONFIG_ETHER_INDEX == 2)
73 /*
74  * - Rx clock is CLK13
75  * - Tx clock is CLK14
76  * - Select bus for bd/buffers (see 28-13)
77  * - Full duplex
78  */
79 # define CONFIG_SYS_CMXFCR_MASK (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
80 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
81 # define CONFIG_SYS_CPMFCR_RAMTYPE      0
82 # define CONFIG_SYS_FCC_PSMR            (FCC_PSMR_FDE | FCC_PSMR_LPB)
83
84 #endif /* CONFIG_ETHER_INDEX */
85
86 #define CONFIG_MII                      /* MII PHY management        */
87 #define CONFIG_BITBANGMII               /* Bit-banged MDIO interface */
88 /*
89  * GPIO pins used for bit-banged MII communications
90  */
91 #define MDIO_PORT               2       /* Port C */
92 #define MDIO_DECLARE            volatile ioport_t *iop = ioport_addr ( \
93                                         (immap_t *) CONFIG_SYS_IMMR, MDIO_PORT )
94 #define MDC_DECLARE             MDIO_DECLARE
95
96 #define MDIO_ACTIVE             (iop->pdir |=  0x00400000)
97 #define MDIO_TRISTATE           (iop->pdir &= ~0x00400000)
98 #define MDIO_READ               ((iop->pdat &  0x00400000) != 0)
99
100 #define MDIO(bit)               if(bit) iop->pdat |=  0x00400000; \
101                                 else    iop->pdat &= ~0x00400000
102
103 #define MDC(bit)                if(bit) iop->pdat |=  0x00200000; \
104                                 else    iop->pdat &= ~0x00200000
105
106 #define MIIDELAY                udelay(1)
107
108 #endif /* CONFIG_ETHER_ON_FCC */
109
110 #ifndef CONFIG_8260_CLKIN
111 #define CONFIG_8260_CLKIN       66666666        /* in Hz */
112 #endif
113
114 #define CONFIG_BAUDRATE         38400
115
116
117 /*
118  * BOOTP options
119  */
120 #define CONFIG_BOOTP_BOOTFILESIZE
121 #define CONFIG_BOOTP_BOOTPATH
122 #define CONFIG_BOOTP_GATEWAY
123 #define CONFIG_BOOTP_HOSTNAME
124
125
126 /*
127  * Command line configuration.
128  */
129 #include <config_cmd_default.h>
130
131 #define CONFIG_CMD_ASKENV
132 #define CONFIG_CMD_DHCP
133 #define CONFIG_CMD_IMMAP
134 #define CONFIG_CMD_MII
135 #define CONFIG_CMD_PING
136
137
138 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds */
139 #define CONFIG_BOOTCOMMAND      "dhcp;bootm"    /* autoboot command */
140 #define CONFIG_BOOTARGS         "root=/dev/nfs rw ip=:::::eth0:dhcp"
141
142 #if defined(CONFIG_CMD_KGDB)
143 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
144 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
145 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
146 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
147 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
148 #endif
149
150 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
151 #undef  CONFIG_WATCHDOG                 /* disable platform specific watchdog */
152
153 /*
154  * Miscellaneous configurable options
155  */
156 #define CONFIG_SYS_HUSH_PARSER
157 #define CONFIG_SYS_PROMPT_HUSH_PS2      "> "
158 #define CONFIG_SYS_LONGHELP                     /* undef to save memory     */
159 #define CONFIG_SYS_PROMPT               "=> "   /* Monitor Command Prompt   */
160 #if defined(CONFIG_CMD_KGDB)
161 #define CONFIG_SYS_CBSIZE               1024    /* Console I/O Buffer Size  */
162 #else
163 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size  */
164 #endif
165 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)      /* Print Buffer Size  */
166 #define CONFIG_SYS_MAXARGS              16              /* max number of command args */
167 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size  */
168
169 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on */
170 #define CONFIG_SYS_MEMTEST_END          0x03800000      /* 1 ... 56 MB in DRAM  */
171
172 #define CONFIG_SYS_LOAD_ADDR            0x400000        /* default load address */
173
174 #define CONFIG_SYS_HZ                   1000    /* decrementer freq: 1 ms ticks */
175
176 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
177
178 #define CONFIG_SYS_SDRAM_BASE           0x00000000
179 #define CONFIG_SYS_SDRAM_SIZE           64
180
181 #define CONFIG_SYS_IMMR         0xF0000000
182 #define CONFIG_SYS_LSDRAM_BASE          0xFC000000
183 #define CONFIG_SYS_FLASH_BASE           0xFE000000
184 #define CONFIG_SYS_BCSR         0xFEA00000
185 #define CONFIG_SYS_EEPROM               0xFEB00000
186 #define CONFIG_SYS_FLSIMM_BASE          0xFF000000
187
188 #define CONFIG_SYS_FLASH_CFI
189 #define CONFIG_FLASH_CFI_DRIVER
190 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* max num of flash banks       */
191 #define CONFIG_SYS_MAX_FLASH_SECT       32      /* max num of sects on one chip */
192
193 #define CONFIG_SYS_FLASH_BANKS_LIST     { CONFIG_SYS_FLASH_BASE, CONFIG_SYS_FLSIMM_BASE }
194
195 #define BCSR_PCI_MODE           0x01
196
197 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
198 #define CONFIG_SYS_INIT_RAM_SIZE        0x4000  /* Size of used area in DPRAM   */
199 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
200 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
201
202 /* Hard reset configuration word */
203 #define CONFIG_SYS_HRCW_MASTER          (HRCW_EBM | HRCW_BPS01| HRCW_CIP          |\
204                                  HRCW_L2CPC10 | HRCW_DPPC00 | HRCW_ISB100 |\
205                                  HRCW_BMS | HRCW_LBPC00 | HRCW_APPC10     |\
206                                  HRCW_MODCK_H0111                          \
207                                 ) /* 0x16848207 */
208 /* No slaves */
209 #define CONFIG_SYS_HRCW_SLAVE1          0
210 #define CONFIG_SYS_HRCW_SLAVE2          0
211 #define CONFIG_SYS_HRCW_SLAVE3          0
212 #define CONFIG_SYS_HRCW_SLAVE4          0
213 #define CONFIG_SYS_HRCW_SLAVE5          0
214 #define CONFIG_SYS_HRCW_SLAVE6          0
215 #define CONFIG_SYS_HRCW_SLAVE7          0
216
217 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
218
219 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
220 #define CONFIG_SYS_RAMBOOT
221 #endif
222
223 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
224 #define CONFIG_SYS_MALLOC_LEN           (4096 << 10)    /* Reserve 4 MB for malloc()    */
225 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
226
227 #if !defined(CONFIG_ENV_IS_IN_FLASH) && !defined(CONFIG_ENV_IS_IN_NVRAM)
228 #define CONFIG_ENV_IS_IN_NVRAM  1
229 #endif
230
231 #ifdef CONFIG_ENV_IS_IN_FLASH
232 #  define CONFIG_ENV_SECT_SIZE  0x10000
233 #  define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
234 #else
235 #  define CONFIG_ENV_ADDR               (CONFIG_SYS_EEPROM + 0x400)
236 #  define CONFIG_ENV_SIZE               0x1000
237 #  define CONFIG_SYS_NVRAM_ACCESS_ROUTINE
238 #endif
239
240 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC8260 CPU */
241 #if defined(CONFIG_CMD_KGDB)
242 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value */
243 #endif
244
245 #define CONFIG_SYS_HID0_INIT            (HID0_ICFI)
246 #define CONFIG_SYS_HID0_FINAL           (HID0_ICE | HID0_IFEM | HID0_ABE)
247
248 #define CONFIG_SYS_HID2         0
249
250 #define CONFIG_SYS_SIUMCR               0x42200000
251 #define CONFIG_SYS_SYPCR                0xFFFFFFC3
252 #define CONFIG_SYS_BCR                  0x90000000
253 #define CONFIG_SYS_SCCR         SCCR_DFBRG01
254
255 #define CONFIG_SYS_RMR                  RMR_CSRE
256 #define CONFIG_SYS_TMCNTSC              (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
257 #define CONFIG_SYS_PISCR                (PISCR_PS|PISCR_PTF|PISCR_PTE)
258 #define CONFIG_SYS_RCCR         0
259
260 #define CONFIG_SYS_PSDMR                /* 0x834DA43B */0x014DA43A
261 #define CONFIG_SYS_PSRT         0x0F/* 0x0C */
262 #define CONFIG_SYS_LSDMR                0x0085A562
263 #define CONFIG_SYS_LSRT         0x0F
264 #define CONFIG_SYS_MPTPR                0x4000
265
266 #define CONFIG_SYS_PSDRAM_BR            (CONFIG_SYS_SDRAM_BASE | 0x00000041)
267 #define CONFIG_SYS_PSDRAM_OR            0xFC0028C0
268 #define CONFIG_SYS_LSDRAM_BR            (CONFIG_SYS_LSDRAM_BASE | 0x00001861)
269 #define CONFIG_SYS_LSDRAM_OR            0xFF803480
270
271 #define CONFIG_SYS_BR0_PRELIM           (CONFIG_SYS_FLASH_BASE | 0x00000801)
272 #define CONFIG_SYS_OR0_PRELIM           0xFFE00856
273 #define CONFIG_SYS_BR5_PRELIM           (CONFIG_SYS_EEPROM | 0x00000801)
274 #define CONFIG_SYS_OR5_PRELIM           0xFFFF03F6
275 #define CONFIG_SYS_BR6_PRELIM           (CONFIG_SYS_FLSIMM_BASE | 0x00001801)
276 #define CONFIG_SYS_OR6_PRELIM           0xFF000856
277 #define CONFIG_SYS_BR7_PRELIM           (CONFIG_SYS_BCSR | 0x00000801)
278 #define CONFIG_SYS_OR7_PRELIM           0xFFFF83F6
279
280 #define CONFIG_SYS_RESET_ADDRESS        0xC0000000
281
282 #endif /* __CONFIG_H */