at91: Introduction of at91sam9g45 SOC.
[oweals/u-boot.git] / include / configs / XPEDITE1K.h
1 /*
2  * (C) Copyright 2002 Scott McNutt <smcnutt@artesyncp.com>
3  *
4  * See file CREDITS for list of people who contributed to this
5  * project.
6  *
7  * This program is free software; you can redistribute it and/or
8  * modify it under the terms of the GNU General Public License as
9  * published by the Free Software Foundation; either version 2 of
10  * the License, or (at your option) any later version.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
20  * MA 02111-1307 USA
21  */
22
23 /************************************************************************
24  * config for XPedite1000 from XES Inc.
25  * Ported from EBONY config by Travis B. Sawyer <tsawyer@sandburst.com>
26  * (C) Copyright 2003 Sandburst Corporation
27  * board/config_EBONY.h - configuration for AMCC 440GP Ref (Ebony)
28  ***********************************************************************/
29
30 #ifndef __CONFIG_H
31 #define __CONFIG_H
32
33 /*-----------------------------------------------------------------------
34  * High Level Configuration Options
35  *----------------------------------------------------------------------*/
36 #define CONFIG_XPEDITE1K        1               /* Board is XPedite 1000 */
37 #define CONFIG_4xx              1               /* ... PPC4xx family    */
38 #define CONFIG_440              1
39 #define CONFIG_440GX            1               /* 440 GX */
40 #define CONFIG_BOARD_EARLY_INIT_F 1             /* Call board_pre_init  */
41 #define CONFIG_MISC_INIT_R
42 #undef  CONFIG_SYS_DRAM_TEST                            /* Disable-takes long time! */
43 #define CONFIG_SYS_CLK_FREQ     33333333        /* external freq to pll */
44
45
46 /* POST support */
47 #define CONFIG_POST             (CONFIG_SYS_POST_RTC       | \
48                                  CONFIG_SYS_POST_I2C)
49
50 /*-----------------------------------------------------------------------
51  * Base addresses -- Note these are effective addresses where the
52  * actual resources get mapped (not physical addresses)
53  *----------------------------------------------------------------------*/
54 #define CONFIG_SYS_SDRAM_BASE       0x00000000          /* _must_ be 0          */
55 #define CONFIG_SYS_FLASH_BASE       0xfff80000          /* start of FLASH       */
56
57 #define CONFIG_SYS_MONITOR_BASE    CONFIG_SYS_FLASH_BASE        /* start of monitor     */
58 #define CONFIG_SYS_PCI_MEMBASE      0x80000000          /* mapped pci memory    */
59 #define CONFIG_SYS_PERIPHERAL_BASE 0xe0000000           /* internal peripherals */
60 #define CONFIG_SYS_ISRAM_BASE       0xc0000000          /* internal SRAM        */
61 #define CONFIG_SYS_PCI_BASE         0xd0000000          /* internal PCI regs    */
62
63 #define CONFIG_SYS_NVRAM_BASE_ADDR (CONFIG_SYS_PERIPHERAL_BASE + 0x08000000)
64 #define CONFIG_SYS_GPIO_BASE        (CONFIG_SYS_PERIPHERAL_BASE + 0x00000700)
65
66 #define USR_LED0            0x00000080
67 #define USR_LED1            0x00000100
68 #define USR_LED2            0x00000200
69 #define USR_LED3            0x00000400
70
71 #ifndef __ASSEMBLY__
72 extern unsigned long in32(unsigned int);
73 extern void out32(unsigned int, unsigned long);
74
75 #define LED0_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED0))
76 #define LED1_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED1))
77 #define LED2_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED2))
78 #define LED3_ON() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) & ~USR_LED3))
79
80 #define LED0_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED0))
81 #define LED1_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED1))
82 #define LED2_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED2))
83 #define LED3_OFF() out32(CONFIG_SYS_GPIO_BASE, (in32(CONFIG_SYS_GPIO_BASE) | USR_LED3))
84 #endif
85
86 /*-----------------------------------------------------------------------
87  * Initial RAM & stack pointer (placed in internal SRAM)
88  *----------------------------------------------------------------------*/
89 #define CONFIG_SYS_TEMP_STACK_OCM  1
90 #define CONFIG_SYS_OCM_DATA_ADDR   CONFIG_SYS_ISRAM_BASE
91 #define CONFIG_SYS_INIT_RAM_ADDR   CONFIG_SYS_ISRAM_BASE  /* Initial RAM address        */
92 #define CONFIG_SYS_INIT_RAM_END    0x2000           /* End of used area in RAM  */
93 #define CONFIG_SYS_GBL_DATA_SIZE   128              /* num bytes initial data   */
94
95
96 #define CONFIG_SYS_GBL_DATA_OFFSET (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
97 #define CONFIG_SYS_POST_WORD_ADDR  (CONFIG_SYS_GBL_DATA_OFFSET - 0x4)
98 #define CONFIG_SYS_INIT_SP_OFFSET  CONFIG_SYS_POST_WORD_ADDR
99
100 #define CONFIG_SYS_MONITOR_LEN      (256 * 1024)    /* Reserve 256 kB for Mon   */
101 #define CONFIG_SYS_MALLOC_LEN       (128 * 1024)    /* Reserve 128 kB for malloc*/
102
103 /*-----------------------------------------------------------------------
104  * Serial Port
105  *----------------------------------------------------------------------*/
106 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
107 #define CONFIG_BAUDRATE         9600
108
109 #define CONFIG_SYS_BAUDRATE_TABLE  \
110     {300, 600, 1200, 2400, 4800, 9600, 19200, 38400}
111
112 /*-----------------------------------------------------------------------
113  * NVRAM/RTC
114  *
115  * NOTE: Upper 8 bytes of NVRAM is where the RTC registers are located.
116  * The DS1743 code assumes this condition (i.e. -- it assumes the base
117  * address for the RTC registers is:
118  *
119  *      CONFIG_SYS_NVRAM_BASE_ADDR + CONFIG_SYS_NVRAM_SIZE
120  *
121  *----------------------------------------------------------------------*/
122 /* TBS:  Xpedite 1000 has STMicro M41T00 via IIC */
123 #define CONFIG_RTC_M41T11 1
124 #define CONFIG_SYS_I2C_RTC_ADDR 0x68
125 #define CONFIG_SYS_M41T11_BASE_YEAR 2000
126
127 /*-----------------------------------------------------------------------
128  * FLASH related
129  *----------------------------------------------------------------------*/
130 #define CONFIG_SYS_MAX_FLASH_BANKS      1                   /* number of banks      */
131 #define CONFIG_SYS_MAX_FLASH_SECT       8                   /* sectors per device   */
132
133 #undef  CONFIG_SYS_FLASH_CHECKSUM
134 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
135 #define CONFIG_SYS_FLASH_WRITE_TOUT     500         /* Timeout for Flash Write (in ms)  */
136
137 /*-----------------------------------------------------------------------
138  * DDR SDRAM
139  *----------------------------------------------------------------------*/
140 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for setup     */
141 #define SPD_EEPROM_ADDRESS {0x54}       /* SPD i2c spd addresses        */
142 #define CONFIG_VERY_BIG_RAM 1
143 /*-----------------------------------------------------------------------
144  * I2C
145  *----------------------------------------------------------------------*/
146 #define CONFIG_HARD_I2C         1           /* I2C with hardware support        */
147 #undef  CONFIG_SOFT_I2C                     /* I2C bit-banged           */
148 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
149 #define CONFIG_SYS_I2C_SLAVE            0x7f
150 #define CONFIG_SYS_I2C_NOPROBES {0x55,0x56,0x57,0x58,0x59,0x5a,0x5b,0x5c,0x69}  /* Don't probe these addrs */
151
152 /*-----------------------------------------------------------------------
153  * Environment
154  *----------------------------------------------------------------------*/
155 #define CONFIG_ENV_IS_IN_EEPROM 1
156 #define CONFIG_ENV_SIZE         0x100       /* Size of Environment vars */
157 #define CONFIG_ENV_OFFSET               0x100
158 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50            /* this is actually the second page of the eeprom */
159 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN 1
160 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 3
161 #define CONFIG_SYS_EEPROM_PAGE_WRITE_DELAY_MS 10
162
163 #define CONFIG_BOOTARGS         "root=/dev/hda1 "
164 #define CONFIG_BOOTCOMMAND      "bootm ffc00000"    /* autoboot command */
165 #define CONFIG_BOOTDELAY        5                   /* disable autoboot */
166 #define CONFIG_BAUDRATE         9600
167
168 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
169 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
170
171 #define CONFIG_PPC4xx_EMAC
172 #define CONFIG_MII                      1       /* MII PHY management           */
173 #define CONFIG_PHY_ADDR         0       /* PHY address phy0 not populated */
174 #define CONFIG_PHY1_ADDR        1       /* PHY address phy1 not populated */
175 #define CONFIG_PHY2_ADDR        4       /* PHY address phy2 */
176 #define CONFIG_PHY3_ADDR        8       /* PHY address phy3 */
177 #define CONFIG_NET_MULTI        1
178 #define CONFIG_PHY_GIGE         1       /* Include GbE speed/duplex detection */
179 #define CONFIG_PHY_RESET        1       /* reset phy upon startup         */
180 #define CONFIG_SYS_RX_ETH_BUFFER   32   /* Number of ethernet rx buffers & descriptors */
181
182 #define CONFIG_HAS_ETH1         1       /* add support for "eth1addr"   */
183 #define CONFIG_HAS_ETH2         1       /* add support for "eth2addr"   */
184 #define CONFIG_HAS_ETH3         1       /* add support for "eth3addr"   */
185
186
187 /*
188  * BOOTP options
189  */
190 #define CONFIG_BOOTP_BOOTFILESIZE
191 #define CONFIG_BOOTP_BOOTPATH
192 #define CONFIG_BOOTP_GATEWAY
193 #define CONFIG_BOOTP_HOSTNAME
194
195
196 /*
197  * Command line configuration.
198  */
199 #include <config_cmd_default.h>
200
201 #define CONFIG_CMD_PCI
202 #define CONFIG_CMD_IRQ
203 #define CONFIG_CMD_I2C
204 #define CONFIG_CMD_DATE
205 #define CONFIG_CMD_BEDBUG
206 #define CONFIG_CMD_EEPROM
207 #define CONFIG_CMD_PING
208 #define CONFIG_CMD_ELF
209 #define CONFIG_CMD_MII
210 #define CONFIG_CMD_DIAG
211 #define CONFIG_CMD_FAT
212
213
214 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
215
216 /*
217  * Miscellaneous configurable options
218  */
219 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
220 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
221 #if defined(CONFIG_CMD_KGDB)
222 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
223 #else
224 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
225 #endif
226 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
227 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
228 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
229
230 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
231 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
232
233 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address */
234 #define CONFIG_SYS_EXTBDINFO            1       /* To use extended board_into (bd_t) */
235
236 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
237
238
239 /*-----------------------------------------------------------------------
240  * PCI stuff
241  *-----------------------------------------------------------------------
242  */
243 /* General PCI */
244 #define CONFIG_PCI                                  /* include pci support              */
245 #define CONFIG_PCI_PNP                          /* do pci plug-and-play         */
246 #define CONFIG_PCI_SCAN_SHOW            /* show pci devices on startup  */
247 #define CONFIG_SYS_PCI_TARGBASE    0x80000000   /* PCIaddr mapped to CONFIG_SYS_PCI_MEMBASE */
248
249 /* Board-specific PCI */
250 #define CONFIG_SYS_PCI_TARGET_INIT                  /* let board init pci target    */
251
252 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1014   /* IBM */
253 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0xcafe   /* Whatever */
254 #define CONFIG_SYS_PCI_FORCE_PCI_CONV          /* Force PCI Conventional Mode */
255 /*
256  * For booting Linux, the board info and command line data
257  * have to be in the first 8 MB of memory, since this is
258  * the maximum mapped by the Linux kernel during initialization.
259  */
260 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
261
262 /*
263  * Internal Definitions
264  *
265  * Boot Flags
266  */
267 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH     */
268 #define BOOTFLAG_WARM   0x02            /* Software reboot                      */
269
270 #if defined(CONFIG_CMD_KGDB)
271 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
272 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
273 #endif
274 #endif  /* __CONFIG_H */