sunxi: Add support for using MII phy-s with the GMAC nic
[oweals/u-boot.git] / include / configs / W7OLMC.h
1 /*
2  * (C) Copyright 2001
3  * Erik Theisen, Wave 7 Optics, etheisen@mindspring.com
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7
8 /*
9  * board/config.h - configuration options, board specific
10  */
11
12 #ifndef __CONFIG_H
13 #define __CONFIG_H
14
15 /*
16  * High Level Configuration Options
17  * (easy to change)
18  */
19
20 #define CONFIG_405GP            1               /* This is a PPC405GP CPU       */
21 #define CONFIG_W7O              1               /* ...on a Wave 7 Optics board  */
22 #define CONFIG_W7OLMC           1               /* ...specifically an LMC       */
23
24 #define CONFIG_SYS_TEXT_BASE    0xFFFC0000
25
26 #define CONFIG_BOARD_EARLY_INIT_F 1             /* Call board_early_init_f      */
27 #define CONFIG_MISC_INIT_F      1               /* and misc_init_f()            */
28 #define CONFIG_MISC_INIT_R      1               /* and misc_init_r()            */
29
30 #define CONFIG_SYS_CLK_FREQ     33333333        /* external frequency to pll    */
31
32 #define CONFIG_BAUDRATE         9600
33 #define CONFIG_BOOTDELAY        3               /* autoboot after 3 seconds     */
34
35 #if 1
36 #define CONFIG_BOOTCOMMAND      "bootvx"        /* VxWorks boot command         */
37 #else
38 #define CONFIG_BOOTCOMMAND      "bootp"         /* autoboot command             */
39 #endif
40
41 #undef CONFIG_BOOTARGS
42
43 #define CONFIG_LOADADDR         F0080000
44
45 #define CONFIG_ETHADDR          00:06:0D:00:00:00 /* Default, overridden at boot        */
46 #define CONFIG_OVERWRITE_ETHADDR_ONCE
47 #define CONFIG_IPADDR           192.168.1.1
48 #define CONFIG_NETMASK          255.255.255.0
49 #define CONFIG_SERVERIP         192.168.1.2
50
51 #define CONFIG_LOADS_ECHO       1               /* echo on for serial download  */
52 #undef CONFIG_SYS_LOADS_BAUD_CHANGE                     /* disallow baudrate change     */
53
54 #define CONFIG_PPC4xx_EMAC
55 #define CONFIG_MII              1               /* MII PHY management           */
56 #define CONFIG_PHY_ADDR         0               /* PHY address                  */
57
58 #define CONFIG_RTC_M48T35A      1               /* ST Electronics M48 timekeeper */
59
60 /*
61  * BOOTP options
62  */
63 #define CONFIG_BOOTP_BOOTFILESIZE
64 #define CONFIG_BOOTP_BOOTPATH
65 #define CONFIG_BOOTP_GATEWAY
66 #define CONFIG_BOOTP_HOSTNAME
67
68
69 /*
70  * Command line configuration.
71  */
72 #include <config_cmd_default.h>
73
74 #define CONFIG_CMD_PCI
75 #define CONFIG_CMD_IRQ
76 #define CONFIG_CMD_ASKENV
77 #define CONFIG_CMD_DHCP
78 #define CONFIG_CMD_BEDBUG
79 #define CONFIG_CMD_DATE
80 #define CONFIG_CMD_I2C
81 #define CONFIG_CMD_EEPROM
82 #define CONFIG_CMD_ELF
83 #define CONFIG_CMD_BSP
84 #define CONFIG_CMD_REGINFO
85
86 #undef CONFIG_WATCHDOG                          /* watchdog disabled            */
87 #define CONFIG_HW_WATCHDOG                      /* HW Watchdog, board specific  */
88
89 #define CONFIG_SPD_EEPROM                       /* SPD EEPROM for SDRAM param.  */
90 #define CONFIG_SPDDRAM_SILENT                   /* No output if spd fails       */
91 /*
92  * Miscellaneous configurable options
93  */
94 #define CONFIG_SYS_LONGHELP                             /* undef to save memory         */
95 #define CONFIG_SYS_PROMPT               "Wave7Optics> " /* Monitor Command Prompt       */
96 #undef  CONFIG_SYS_HUSH_PARSER                          /* No hush parse for U-Boot       */
97 #ifdef  CONFIG_SYS_HUSH_PARSER
98 #endif
99 #if defined(CONFIG_CMD_KGDB)
100 #define CONFIG_SYS_CBSIZE               1024            /* Console I/O Buffer Size      */
101 #else
102 #define CONFIG_SYS_CBSIZE               256             /* Console I/O Buffer Size      */
103 #endif
104 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
105 #define CONFIG_SYS_MAXARGS              16              /* max number of command args   */
106 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
107
108 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on             */
109 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM          */
110
111 #define CONFIG_CONS_INDEX       1       /* Use UART0                    */
112 #define CONFIG_SYS_NS16550
113 #define CONFIG_SYS_NS16550_SERIAL
114 #define CONFIG_SYS_NS16550_REG_SIZE     1
115 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
116
117 #undef  CONFIG_SYS_EXT_SERIAL_CLOCK                     /* external serial clock */
118 #define CONFIG_SYS_405_UART_ERRATA_59                   /* 405GP/CR Rev. D silicon */
119 #define CONFIG_SYS_BASE_BAUD            384000
120
121
122 /* The following table includes the supported baudrates */
123 #define CONFIG_SYS_BAUDRATE_TABLE       {9600}
124
125 #define CONFIG_SYS_LOAD_ADDR            0x100000        /* default load address         */
126 #define CONFIG_SYS_EXTBDINFO            1               /* use extended board_info (bd_t) */
127
128 /*-----------------------------------------------------------------------
129  * PCI stuff
130  *-----------------------------------------------------------------------
131  */
132 #define PCI_HOST_ADAPTER        0               /* configure as pci adapter     */
133 #define PCI_HOST_FORCE          1               /* configure as pci host        */
134 #define PCI_HOST_AUTO           2               /* detected via arbiter enable  */
135
136
137 #define CONFIG_PCI                              /* include pci support          */
138 #define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
139 #define CONFIG_PCI_HOST         PCI_HOST_AUTO   /* select pci host function     */
140 #define CONFIG_PCI_PNP                          /* pci plug-and-play            */
141 /* resource configuration       */
142 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1014           /* PCI Vendor ID: IBM           */
143 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0x0156           /* PCI Device ID: 405GP         */
144 #define CONFIG_SYS_PCI_PTM1LA           0x00000000      /* point to sdram               */
145 #define CONFIG_SYS_PCI_PTM1MS           0x80000001      /* 2GB, enable hard-wired to 1  */
146 #define CONFIG_SYS_PCI_PTM1PCI          0x00000000      /* Host: use this pci address   */
147 #define CONFIG_SYS_PCI_PTM2LA           0x00000000      /* disabled                     */
148 #define CONFIG_SYS_PCI_PTM2MS           0x00000000      /* disabled                     */
149 #define CONFIG_SYS_PCI_PTM2PCI          0x00000000      /* Host: use this pci address   */
150
151 /*-----------------------------------------------------------------------
152  * Set up values for external bus controller
153  * used by cpu_init.c
154  *-----------------------------------------------------------------------
155  */
156  /* Don't use PerWE instead of PCI_INT ( these functions share a pin ) */
157 #undef CONFIG_USE_PERWE
158
159 /* use on chip memory ( OCM ) for temperary stack until sdram is tested */
160 #define CONFIG_SYS_TEMP_STACK_OCM        1
161
162 /* bank 0 is boot flash */
163 /* BME=0,TWT=6,CSN=1,OEN=1,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=1,PEN=0 */
164 #define CONFIG_SYS_W7O_EBC_PB0AP   0x03050440
165 /* BAS=0xFFE,BS=0x1(2MB),BU=0x3(R/W),BW=0x0(8 bits) */
166 #define CONFIG_SYS_W7O_EBC_PB0CR   0xFFE38000
167
168 /* bank 1 is main flash */
169 /* BME=0,TWT=11,CSN=1,OEN=1,WBN=0,WBF=0,TH=1,RE=0,SOR=0,BEM=1,PEN=0 */
170 #define CONFIG_SYS_EBC_PB1AP   0x05850240
171 /* BAS=0xF00,BS=0x7(128MB),BU=0x3(R/W),BW=0x10(32 bits) */
172 #define CONFIG_SYS_EBC_PB1CR   0xF00FC000
173
174 /* bank 2 is RTC/NVRAM */
175 /* BME=0,TWT=6,CSN=0,OEN=0,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=1,PEN=0 */
176 #define CONFIG_SYS_EBC_PB2AP   0x03000440
177 /* BAS=0xFC0,BS=0x0(1MB),BU=0x3(R/W),BW=0x0(8 bits) */
178 #define CONFIG_SYS_EBC_PB2CR   0xFC018000
179
180 /* bank 3 is FPGA 0 */
181 /* BME=0,TWT=4,CSN=0,OEN=0,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=0,PEN=0 */
182 #define CONFIG_SYS_EBC_PB3AP   0x02000400
183 /* BAS=0xFD0,BS=0x0(1MB),BU=0x3(R/W),BW=0x1(16 bits) */
184 #define CONFIG_SYS_EBC_PB3CR   0xFD01A000
185
186 /* bank 4 is FPGA 1 */
187 /* BME=,TWT=,CSN=,OEN=,WBN=,WBF=,TH=,RE=,SOR=,BEM=,PEN= */
188 #define CONFIG_SYS_EBC_PB4AP   0x02000400
189 /* BAS=,BS=,BU=0x3(R/W),BW=0x0(8 bits) */
190 #define CONFIG_SYS_EBC_PB4CR   0xFD11A000
191
192 /* bank 5 is FPGA 2 */
193 /* BME=,TWT=,CSN=,OEN=,WBN=,WBF=,TH=,RE=,SOR=,BEM=,PEN= */
194 #define CONFIG_SYS_EBC_PB5AP   0x02000400
195 /* BAS=,BS=,BU=0x3(R/W),BW=0x1(16 bits) */
196 #define CONFIG_SYS_EBC_PB5CR   0xFD21A000
197
198 /* bank 6 is unused */
199 /* PB6AP = 0 */
200 #define CONFIG_SYS_EBC_PB6AP   0x00000000
201 /* PB6CR = 0 */
202 #define CONFIG_SYS_EBC_PB6CR   0x00000000
203
204 /* bank 7 is LED register */
205 /* BME=0,TWT=6,CSN=1,OEN=1,WBN=0,WBF=0,TH=2,RE=0,SOR=0,BEM=1,PEN=0 */
206 #define CONFIG_SYS_W7O_EBC_PB7AP   0x03050440
207 /* BAS=0xFE0,BS=0x0(1MB),BU=0x3(R/W),BW=0x2(32 bits) */
208 #define CONFIG_SYS_W7O_EBC_PB7CR   0xFE01C000
209
210 /*-----------------------------------------------------------------------
211  * Start addresses for the final memory configuration
212  * (Set up by the startup code)
213  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
214  */
215 #define CONFIG_SYS_SDRAM_BASE           0x00000000
216 #define CONFIG_SYS_FLASH_BASE           0xFFFC0000
217 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
218 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Monitor   */
219 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 kB for malloc()  */
220
221 /*
222  * For booting Linux, the board info and command line data
223  * have to be in the first 8 MB of memory, since this is
224  * the maximum mapped by the Linux kernel during initialization.
225  */
226 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
227 /*-----------------------------------------------------------------------
228  * FLASH organization
229  */
230 #define CONFIG_SYS_MAX_FLASH_BANKS      2               /* max number of memory banks   */
231 #define CONFIG_SYS_MAX_FLASH_SECT       256             /* max number of sec on 1 chip  */
232
233 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000          /* Timeout, Flash Erase, in ms  */
234 #define CONFIG_SYS_FLASH_WRITE_TOUT     500             /* Timeout, Flash Write, in ms  */
235 #define CONFIG_SYS_FLASH_PROTECTION     1               /* Use real Flash protection    */
236
237 #if 1 /* Use NVRAM for environment variables */
238 /*-----------------------------------------------------------------------
239  * NVRAM organization
240  */
241 #define CONFIG_ENV_IS_IN_NVRAM  1               /* use NVRAM for env vars       */
242 #define CONFIG_SYS_NVRAM_BASE_ADDR      0xfc000000      /* NVRAM base address           */
243 #define CONFIG_SYS_NVRAM_SIZE           (32*1024)       /* NVRAM size                   */
244 #define CONFIG_ENV_SIZE         0x1000          /* Size of Environment vars     */
245 /*define CONFIG_ENV_ADDR                 \
246         (CONFIG_SYS_NVRAM_BASE_ADDR+CONFIG_SYS_NVRAM_SIZE-CONFIG_ENV_SIZE) Env  */
247 #define CONFIG_ENV_ADDR         CONFIG_SYS_NVRAM_BASE_ADDR
248
249 #else /* Use Boot Flash for environment variables */
250 /*-----------------------------------------------------------------------
251  * Flash EEPROM for environment
252  */
253 #define CONFIG_ENV_IS_IN_FLASH 1
254 #define CONFIG_ENV_OFFSET               0x00040000      /* Offset of Environment Sector */
255 #define CONFIG_ENV_SIZE         0x10000         /* Total Size of env. sector    */
256
257 #define CONFIG_ENV_SECT_SIZE    0x10000         /* see README - env sec tot sze */
258 #endif
259
260 /*-----------------------------------------------------------------------
261  * I2C EEPROM (CAT24WC08) for environment
262  */
263 #define CONFIG_SYS_I2C
264 #define CONFIG_SYS_I2C_PPC4XX
265 #define CONFIG_SYS_I2C_PPC4XX_CH0
266 #define CONFIG_SYS_I2C_PPC4XX_SPEED_0           400000
267 #define CONFIG_SYS_I2C_PPC4XX_SLAVE_0           0x7F
268
269 #define CONFIG_SYS_I2C_EEPROM_ADDR      0x50    /* EEPROM CAT28WC08             */
270 #define CONFIG_SYS_I2C_EEPROM_ADDR_LEN  1       /* Bytes of address             */
271 /* mask of address bits that overflow into the "EEPROM chip address"    */
272 #define CONFIG_SYS_I2C_EEPROM_ADDR_OVERFLOW     0x07
273 #define CONFIG_SYS_EEPROM_PAGE_WRITE_BITS 4     /* The Catalyst CAT24WC08 has   */
274                                         /* 16 byte page write mode using*/
275                                         /* last 4 bits of the address   */
276 #define CONFIG_SYS_I2C_MULTI_EEPROMS
277 /*-----------------------------------------------------------------------
278  * Definitions for Serial Presence Detect EEPROM address
279  * (to get SDRAM settings)
280  */
281 #define SPD_EEPROM_ADDRESS      0x50    /* XXX conflicting address!!! XXX */
282
283 /*
284  * Init Memory Controller:
285  */
286 #define FLASH_BASE0_PRELIM      0xFFE00000      /* FLASH bank #0                */
287 #define FLASH_BASE1_PRELIM      0xF0000000      /* FLASH bank #1                */
288
289 /* On Chip Memory location */
290 #define CONFIG_SYS_OCM_DATA_ADDR        0xF8000000
291 #define CONFIG_SYS_OCM_DATA_SIZE        0x1000
292
293 /*-----------------------------------------------------------------------
294  * Definitions for initial stack pointer and data area (in RAM)
295  */
296 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_OCM_DATA_ADDR /* inside of SDRAM             */
297 #define CONFIG_SYS_INIT_RAM_SIZE        CONFIG_SYS_OCM_DATA_SIZE /* Size of used area in RAM    */
298 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
299 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
300
301 #if defined(CONFIG_CMD_KGDB)
302 #define CONFIG_KGDB_BAUDRATE    230400          /* speed to run kgdb serial port */
303 #endif
304
305 /*
306  * FPGA(s) configuration
307  */
308 #define CONFIG_SYS_FPGA_IMAGE_LEN       0x80000         /* 512KB FPGA image             */
309 #define CONFIG_NUM_FPGAS        3               /* Number of FPGAs on board     */
310 #define CONFIG_MAX_FPGAS        6               /* Maximum number of FPGAs      */
311 #define CONFIG_FPGAS_BASE       0xFD000000L     /* Base address of FPGAs        */
312 #define CONFIG_FPGAS_BANK_SIZE  0x00100000L     /* FPGAs' mmap bank size        */
313
314 #endif  /* __CONFIG_H */