at91: Introduction of at91sam9g45 SOC.
[oweals/u-boot.git] / include / configs / RPXsuper.h
1 #ifndef __CONFIG_H
2 #define __CONFIG_H
3
4
5 /*****************************************************************************
6  *
7  * These settings must match the way _your_ board is set up
8  *
9  *****************************************************************************/
10 /* for the AY-Revision which does not use the HRCW */
11 #define CONFIG_SYS_DEFAULT_IMMR 0x00010000
12
13 /* What is the oscillator's (UX2) frequency in Hz? */
14 #define CONFIG_8260_CLKIN  (66 * 1000 * 1000)
15
16 /* How is switch S2 set? We really only want the MODCK[1-3] bits, so
17  * only the 3 least significant bits are important.
18 */
19 #define CONFIG_SYS_SBC_S2  0x04
20
21 /* What should MODCK_H be? It is dependent on the oscillator
22  * frequency, MODCK[1-3], and desired CPM and core frequencies.
23  * Some example values (all frequencies are in MHz):
24  *
25  * MODCK_H   MODCK[1-3]  Osc    CPM    Core
26  * 0x2       0x2         33     133    133
27  * 0x2       0x4         33     133    200
28  * 0x5       0x5         66     133    133
29  * 0x5       0x7         66     133    200
30  */
31 #define CONFIG_SYS_SBC_MODCK_H 0x06
32
33 #define CONFIG_SYS_SBC_BOOT_LOW 1       /* only for HRCW */
34 #undef CONFIG_SYS_SBC_BOOT_LOW
35
36 /* What should the base address of the main FLASH be and how big is
37  * it (in MBytes)? This must contain TEXT_BASE from board/sbc8260/config.mk
38  * The main FLASH is whichever is connected to *CS0. U-Boot expects
39  * this to be the SIMM.
40  */
41 #define CONFIG_SYS_FLASH0_BASE 0x80000000
42 #define CONFIG_SYS_FLASH0_SIZE 16
43
44 /* What should the base address of the secondary FLASH be and how big
45  * is it (in Mbytes)? The secondary FLASH is whichever is connected
46  * to *CS6. U-Boot expects this to be the on board FLASH. If you don't
47  * want it enabled, don't define these constants.
48  */
49 #define CONFIG_SYS_FLASH1_BASE 0
50 #define CONFIG_SYS_FLASH1_SIZE 0
51 #undef CONFIG_SYS_FLASH1_BASE
52 #undef CONFIG_SYS_FLASH1_SIZE
53
54 /* What should be the base address of SDRAM DIMM and how big is
55  * it (in Mbytes)?
56 */
57 #define CONFIG_SYS_SDRAM0_BASE 0x00000000
58 #define CONFIG_SYS_SDRAM0_SIZE 64
59
60 /* What should be the base address of SDRAM DIMM and how big is
61  * it (in Mbytes)?
62 */
63 #define CONFIG_SYS_SDRAM1_BASE 0x04000000
64 #define CONFIG_SYS_SDRAM1_SIZE 32
65
66 /* What should be the base address of the LEDs and switch S0?
67  * If you don't want them enabled, don't define this.
68  */
69 #define CONFIG_SYS_LED_BASE 0x00000000
70
71 /*
72  * select serial console configuration
73  *
74  * if either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
75  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
76  * for SCC).
77  *
78  * if CONFIG_CONS_NONE is defined, then the serial console routines must
79  * defined elsewhere.
80  */
81 #define CONFIG_CONS_ON_SMC          /* define if console on SMC */
82 #undef  CONFIG_CONS_ON_SCC          /* define if console on SCC */
83 #undef  CONFIG_CONS_NONE            /* define if console on neither */
84 #define CONFIG_CONS_INDEX    1      /* which SMC/SCC channel for console */
85
86 /*
87  * select ethernet configuration
88  *
89  * if either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected, then
90  * CONFIG_ETHER_INDEX must be set to the channel number (1-4 for SCC, 1-3
91  * for FCC)
92  *
93  * if CONFIG_ETHER_NONE is defined, then either the ethernet routines must be
94  * defined elsewhere (as for the console), or CONFIG_CMD_NET must be unset.
95  */
96 #undef  CONFIG_ETHER_ON_SCC           /* define if ethernet on SCC    */
97 #define CONFIG_ETHER_ON_FCC           /* define if ethernet on FCC    */
98 #undef  CONFIG_ETHER_NONE             /* define if ethernet on neither */
99 #define CONFIG_ETHER_INDEX      3     /* which SCC/FCC channel for ethernet */
100
101 #if ( CONFIG_ETHER_INDEX == 3 )
102
103 /*
104  * - Rx-CLK is CLK15
105  * - Tx-CLK is CLK16
106  * - RAM for BD/Buffers is on the 60x Bus (see 28-13)
107  * - Enable Half Duplex in FSMR
108  */
109 # define CONFIG_SYS_CMXFCR_MASK (CMXFCR_FC3|CMXFCR_RF3CS_MSK|CMXFCR_TF3CS_MSK)
110 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF3CS_CLK15|CMXFCR_TF3CS_CLK16)
111 # define CONFIG_SYS_CPMFCR_RAMTYPE      0
112 /*#define CONFIG_SYS_FCC_PSMR           (FCC_PSMR_FDE|FCC_PSMR_LPB) */
113 # define CONFIG_SYS_FCC_PSMR            0
114
115 #else /* CONFIG_ETHER_INDEX */
116 # error "on RPX Super ethernet must be FCC3"
117 #endif /* CONFIG_ETHER_INDEX */
118
119 #define CONFIG_HARD_I2C         1       /* I2C with hardware support    */
120 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
121 #define CONFIG_SYS_I2C_SLAVE            0x7F
122
123
124 /* Define this to reserve an entire FLASH sector (256 KB) for
125  * environment variables. Otherwise, the environment will be
126  * put in the same sector as U-Boot, and changing variables
127  * will erase U-Boot temporarily
128  */
129 #define CONFIG_ENV_IN_OWN_SECT
130
131 /* Define to allow the user to overwrite serial and ethaddr */
132 #define CONFIG_ENV_OVERWRITE
133
134 /* What should the console's baud rate be? */
135 #define CONFIG_BAUDRATE         115200
136
137 /* Ethernet MAC address */
138 #define CONFIG_ETHADDR          08:00:22:50:70:63
139
140 #define CONFIG_IPADDR           192.168.1.99
141 #define CONFIG_SERVERIP         192.168.1.3
142
143 /* Set to a positive value to delay for running BOOTCOMMAND */
144 #define CONFIG_BOOTDELAY        -1
145
146 /* undef this to save memory */
147 #define CONFIG_SYS_LONGHELP
148
149 /* Monitor Command Prompt       */
150 #define CONFIG_SYS_PROMPT              "=> "
151
152
153 /*
154  * BOOTP options
155  */
156 #define CONFIG_BOOTP_BOOTFILESIZE
157 #define CONFIG_BOOTP_BOOTPATH
158 #define CONFIG_BOOTP_GATEWAY
159 #define CONFIG_BOOTP_HOSTNAME
160
161
162 /*
163  * Command line configuration.
164  */
165 #include <config_cmd_default.h>
166
167 #define CONFIG_CMD_IMMAP
168 #define CONFIG_CMD_ASKENV
169 #define CONFIG_CMD_I2C
170 #define CONFIG_CMD_REGINFO
171
172 #undef CONFIG_CMD_KGDB
173
174
175 /* Where do the internal registers live? */
176 #define CONFIG_SYS_IMMR               0xF0000000
177
178 /* Where do the on board registers (CS4) live? */
179 #define CONFIG_SYS_REGS_BASE          0xFA000000
180
181 /*****************************************************************************
182  *
183  * You should not have to modify any of the following settings
184  *
185  *****************************************************************************/
186
187 #define CONFIG_MPC8260          1       /* This is an MPC8260 CPU   */
188 #define CONFIG_RPXSUPER         1       /* on an Embedded Planet RPX Super Board  */
189 #define CONFIG_CPM2             1       /* Has a CPM2 */
190
191 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
192
193 /*
194  * Miscellaneous configurable options
195  */
196 #if defined(CONFIG_CMD_KGDB)
197 #  define CONFIG_SYS_CBSIZE              1024       /* Console I/O Buffer Size      */
198 #else
199 #  define CONFIG_SYS_CBSIZE              256        /* Console I/O Buffer Size      */
200 #endif
201
202 /* Print Buffer Size */
203 #define CONFIG_SYS_PBSIZE        (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT)+16)
204
205 #define CONFIG_SYS_MAXARGS       8            /* max number of command args   */
206
207 #define CONFIG_SYS_BARGSIZE      CONFIG_SYS_CBSIZE   /* Boot Argument Buffer Size    */
208
209 #define CONFIG_SYS_MEMTEST_START 0x04000000   /* memtest works on  */
210 #define CONFIG_SYS_MEMTEST_END   0x06000000   /* 64-96 MB in SDRAM */
211
212 #define CONFIG_CLOCKS_IN_MHZ    1       /* clocks passsed to Linux in MHz */
213
214 #define CONFIG_SYS_LOAD_ADDR     0x100000     /* default load address */
215 #define CONFIG_SYS_HZ            1000         /* decrementer freq: 1 ms ticks */
216
217 /* valid baudrates */
218 #define CONFIG_SYS_BAUDRATE_TABLE      { 9600, 19200, 38400, 57600, 115200 }
219
220 /*
221  * Low Level Configuration Settings
222  * (address mappings, register initial values, etc.)
223  * You should know what you are doing if you make changes here.
224  */
225
226 #define CONFIG_SYS_FLASH_BASE    CONFIG_SYS_FLASH0_BASE
227 #define CONFIG_SYS_SDRAM_BASE    CONFIG_SYS_SDRAM0_BASE
228
229 /*-----------------------------------------------------------------------
230  * Hard Reset Configuration Words
231  */
232 #if defined(CONFIG_SYS_SBC_BOOT_LOW)
233 #  define  CONFIG_SYS_SBC_HRCW_BOOT_FLAGS  (HRCW_CIP | HRCW_BMS)
234 #else
235 #  define  CONFIG_SYS_SBC_HRCW_BOOT_FLAGS  (0)
236 #endif /* defined(CONFIG_SYS_SBC_BOOT_LOW) */
237
238 /* get the HRCW ISB field from CONFIG_SYS_IMMR */
239 #define CONFIG_SYS_SBC_HRCW_IMMR ( ((CONFIG_SYS_IMMR & 0x10000000) >> 10) |\
240                             ((CONFIG_SYS_IMMR & 0x01000000) >> 7)  |\
241                             ((CONFIG_SYS_IMMR & 0x00100000) >> 4) )
242
243 #define CONFIG_SYS_HRCW_MASTER (HRCW_BPS11                           |\
244                          HRCW_DPPC11                          |\
245                          CONFIG_SYS_SBC_HRCW_IMMR                    |\
246                          HRCW_MMR00                           |\
247                          HRCW_LBPC11                          |\
248                          HRCW_APPC10                          |\
249                          HRCW_CS10PC00                        |\
250                          (CONFIG_SYS_SBC_MODCK_H & HRCW_MODCK_H1111) |\
251                          CONFIG_SYS_SBC_HRCW_BOOT_FLAGS)
252
253 /* no slaves */
254 #define CONFIG_SYS_HRCW_SLAVE1 0
255 #define CONFIG_SYS_HRCW_SLAVE2 0
256 #define CONFIG_SYS_HRCW_SLAVE3 0
257 #define CONFIG_SYS_HRCW_SLAVE4 0
258 #define CONFIG_SYS_HRCW_SLAVE5 0
259 #define CONFIG_SYS_HRCW_SLAVE6 0
260 #define CONFIG_SYS_HRCW_SLAVE7 0
261
262 /*-----------------------------------------------------------------------
263  * Definitions for initial stack pointer and data area (in DPRAM)
264  */
265 #define CONFIG_SYS_INIT_RAM_ADDR       CONFIG_SYS_IMMR
266 #define CONFIG_SYS_INIT_RAM_END        0x4000  /* End of used area in DPRAM    */
267 #define CONFIG_SYS_GBL_DATA_SIZE      128     /* bytes reserved for initial data */
268 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
269 #define CONFIG_SYS_INIT_SP_OFFSET      CONFIG_SYS_GBL_DATA_OFFSET
270
271 /*-----------------------------------------------------------------------
272  * Start addresses for the final memory configuration
273  * (Set up by the startup code)
274  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
275  * Note also that the logic that sets CONFIG_SYS_RAMBOOT is platform dependent.
276  */
277 #define CONFIG_SYS_MONITOR_BASE        (CONFIG_SYS_FLASH0_BASE + 0x00F00000)
278
279 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
280 #  define CONFIG_SYS_RAMBOOT
281 #endif
282
283 #define CONFIG_SYS_MONITOR_LEN      (256 << 10)     /* Reserve 256 kB for Monitor   */
284 #define CONFIG_SYS_MALLOC_LEN       (128 << 10)     /* Reserve 128 kB for malloc()  */
285
286 /*
287  * For booting Linux, the board info and command line data
288  * have to be in the first 8 MB of memory, since this is
289  * the maximum mapped by the Linux kernel during initialization.
290  */
291 #define CONFIG_SYS_BOOTMAPSZ        (8 << 20)       /* Initial Memory map for Linux */
292
293 /*-----------------------------------------------------------------------
294  * FLASH and environment organization
295  */
296 #define CONFIG_SYS_MAX_FLASH_BANKS   1       /* max number of memory banks         */
297 #define CONFIG_SYS_MAX_FLASH_SECT    71      /* max number of sectors on one chip  */
298
299 #define CONFIG_SYS_FLASH_ERASE_TOUT  8000    /* Timeout for Flash Erase (in ms)    */
300 #define CONFIG_SYS_FLASH_WRITE_TOUT  1       /* Timeout for Flash Write (in ms)    */
301
302 #ifndef CONFIG_SYS_RAMBOOT
303 #  define CONFIG_ENV_IS_IN_FLASH  1
304
305 #  ifdef CONFIG_ENV_IN_OWN_SECT
306 #    define CONFIG_ENV_ADDR       (CONFIG_SYS_MONITOR_BASE + 0x40000)
307 #    define CONFIG_ENV_SECT_SIZE  0x40000
308 #  else
309 #    define CONFIG_ENV_ADDR (CONFIG_SYS_FLASH_BASE + CONFIG_SYS_MONITOR_LEN - CONFIG_ENV_SECT_SIZE)
310 #    define CONFIG_ENV_SIZE       0x1000  /* Total Size of Environment Sector */
311 #    define CONFIG_ENV_SECT_SIZE  0x10000 /* see README - env sect real size */
312 #  endif /* CONFIG_ENV_IN_OWN_SECT */
313 #else
314 #  define CONFIG_ENV_IS_IN_NVRAM  1
315 #  define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE - 0x1000)
316 #  define CONFIG_ENV_SIZE         0x200
317 #endif /* CONFIG_SYS_RAMBOOT */
318
319 /*-----------------------------------------------------------------------
320  * Cache Configuration
321  */
322 #define CONFIG_SYS_CACHELINE_SIZE      32      /* For MPC8260 CPU */
323
324 #if defined(CONFIG_CMD_KGDB)
325 #  define CONFIG_SYS_CACHELINE_SHIFT     5     /* log base 2 of the above value */
326 #endif
327
328 /*-----------------------------------------------------------------------
329  * HIDx - Hardware Implementation-dependent Registers                    2-11
330  *-----------------------------------------------------------------------
331  * HID0 also contains cache control - initially enable both caches and
332  * invalidate contents, then the final state leaves only the instruction
333  * cache enabled. Note that Power-On and Hard reset invalidate the caches,
334  * but Soft reset does not.
335  *
336  * HID1 has only read-only information - nothing to set.
337  */
338 #define CONFIG_SYS_HID0_INIT   (/*HID0_ICE  |*/\
339                          /*HID0_DCE  |*/\
340                          HID0_ICFI |\
341                          HID0_DCI  |\
342                          HID0_IFEM |\
343                          HID0_ABE)
344
345 #define CONFIG_SYS_HID0_FINAL  (/*HID0_ICE  |*/\
346                          HID0_IFEM |\
347                          HID0_ABE  |\
348                          HID0_EMCP)
349 #define CONFIG_SYS_HID2        0
350
351 /*-----------------------------------------------------------------------
352  * RMR - Reset Mode Register
353  *-----------------------------------------------------------------------
354  */
355 #define CONFIG_SYS_RMR         0
356
357 /*-----------------------------------------------------------------------
358  * BCR - Bus Configuration                                       4-25
359  *-----------------------------------------------------------------------
360  */
361 #define CONFIG_SYS_BCR         (BCR_EBM   |\
362                          BCR_PLDP  |\
363                          BCR_EAV   |\
364                          BCR_NPQM0)
365
366 /*-----------------------------------------------------------------------
367  * SIUMCR - SIU Module Configuration                             4-31
368  *-----------------------------------------------------------------------
369  */
370
371 #define CONFIG_SYS_SIUMCR      (SIUMCR_L2CPC01 |\
372                          SIUMCR_APPC10  |\
373                          SIUMCR_CS10PC01)
374
375
376 /*-----------------------------------------------------------------------
377  * SYPCR - System Protection Control                            11-9
378  * SYPCR can only be written once after reset!
379  *-----------------------------------------------------------------------
380  * Watchdog & Bus Monitor Timer max, 60x Bus Monitor enable
381  */
382 #define CONFIG_SYS_SYPCR       (SYPCR_SWTC |\
383                          SYPCR_BMT  |\
384                          SYPCR_PBME |\
385                          SYPCR_LBME |\
386                          SYPCR_SWRI |\
387                          SYPCR_SWP)
388
389 /*-----------------------------------------------------------------------
390  * TMCNTSC - Time Counter Status and Control                     4-40
391  *-----------------------------------------------------------------------
392  * Clear once per Second and Alarm Interrupt Status, Set 32KHz timersclk,
393  * and enable Time Counter
394  */
395 #define CONFIG_SYS_TMCNTSC     (TMCNTSC_SEC |\
396                          TMCNTSC_ALR |\
397                          TMCNTSC_TCF |\
398                          TMCNTSC_TCE)
399
400 /*-----------------------------------------------------------------------
401  * PISCR - Periodic Interrupt Status and Control                 4-42
402  *-----------------------------------------------------------------------
403  * Clear Periodic Interrupt Status, Set 32KHz timersclk, and enable
404  * Periodic timer
405  */
406 #define CONFIG_SYS_PISCR       (PISCR_PS  |\
407                          PISCR_PTF |\
408                          PISCR_PTE)
409
410 /*-----------------------------------------------------------------------
411  * SCCR - System Clock Control                                   9-8
412  *-----------------------------------------------------------------------
413  */
414 #define CONFIG_SYS_SCCR        (SCCR_DFBRG01)
415
416 /*-----------------------------------------------------------------------
417  * RCCR - RISC Controller Configuration                         13-7
418  *-----------------------------------------------------------------------
419  */
420 #define CONFIG_SYS_RCCR        0
421
422 /*
423  * Init Memory Controller:
424  *
425  * Bank Bus     Machine PortSz  Device
426  * ---- ---     ------- ------  ------
427  *  0   60x     GPCM    64 bit  FLASH (BGA - 16MB AMD AM29DL323DB90)
428  *  1   60x     SDRAM   64 bit  SDRAM (BGA - 64MB Hitachi HM5225325FBP-B60)
429  *  2   Local   SDRAM   32 bit  SDRAM (BGA - 32MB Hitachi HM5225325FBP-B60)
430  *  3   unused
431  *  4   60x     GPCM     8 bit  Board Regs, LEDs, switches
432  *  5   unused
433  *  6   unused
434  *  7   unused
435  *  8   PCMCIA
436  *  9   unused
437  * 10   unused
438  * 11   unused
439 */
440
441 /* Bank 0 - FLASH
442  *
443  */
444 #define CONFIG_SYS_BR0_PRELIM  ((CONFIG_SYS_FLASH0_BASE & BRx_BA_MSK) |\
445                          BRx_PS_64                      |\
446                          BRx_DECC_NONE                  |\
447                          BRx_MS_GPCM_P                  |\
448                          BRx_V)
449
450 #define CONFIG_SYS_OR0_PRELIM  (MEG_TO_AM(CONFIG_SYS_FLASH0_SIZE)     |\
451                          ORxG_CSNT                      |\
452                          ORxG_ACS_DIV1                  |\
453                          ORxG_SCY_6_CLK                 |\
454                          ORxG_EHTR)
455
456 /* Bank 1 - SDRAM
457  *
458  */
459 #define CONFIG_SYS_BR1_PRELIM  ((CONFIG_SYS_SDRAM0_BASE & BRx_BA_MSK) |\
460                          BRx_PS_64                      |\
461                          BRx_MS_SDRAM_P                 |\
462                          BRx_V)
463
464 #define CONFIG_SYS_OR1_PRELIM  (MEG_TO_AM(CONFIG_SYS_SDRAM0_SIZE)     |\
465                          ORxS_BPD_4                     |\
466                          ORxS_ROWST_PBI0_A8             |\
467                          ORxS_NUMR_12                   |\
468                          ORxS_IBID)
469
470 #define CONFIG_SYS_PSDMR       0x014DA412
471 #define CONFIG_SYS_PSRT 0x79
472
473
474 /* Bank 2 - SDRAM
475  *
476  */
477 #define CONFIG_SYS_BR2_PRELIM  ((CONFIG_SYS_SDRAM1_BASE & BRx_BA_MSK) |\
478                          BRx_PS_32                      |\
479                          BRx_MS_SDRAM_L                 |\
480                          BRx_V)
481
482 #define CONFIG_SYS_OR2_PRELIM  (MEG_TO_AM(CONFIG_SYS_SDRAM1_SIZE)     |\
483                          ORxS_BPD_4                     |\
484                          ORxS_ROWST_PBI0_A9             |\
485                          ORxS_NUMR_12)
486
487 #define CONFIG_SYS_LSDMR       0x0169A512
488 #define CONFIG_SYS_LSRT 0x79
489
490 #define CONFIG_SYS_MPTPR        (0x0800 & MPTPR_PTP_MSK)
491
492 /* Bank 4 - On board registers
493  *
494  */
495 #define CONFIG_SYS_BR4_PRELIM   ((CONFIG_SYS_REGS_BASE & BRx_BA_MSK)  |\
496                            BRx_PS_8                     |\
497                            BRx_MS_GPCM_P                |\
498                            BRx_V)
499
500 #define CONFIG_SYS_OR4_PRELIM    (ORxG_AM_MSK                 |\
501                            ORxG_CSNT                   |\
502                            ORxG_ACS_DIV1               |\
503                            ORxG_SCY_5_CLK              |\
504                            ORxG_TRLX)
505
506 /*
507  * Internal Definitions
508  *
509  * Boot Flags
510  */
511 #define BOOTFLAG_COLD   0x01    /* Normal Power-On: Boot from FLASH  */
512 #define BOOTFLAG_WARM   0x02    /* Software reboot                   */
513
514 #endif  /* __CONFIG_H */