ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / MPC8260ADS.h
1 /*
2  * (C) Copyright 2001
3  * Stuart Hughes <stuarth@lineo.com>
4  * This file is based on similar values for other boards found in other
5  * U-Boot config files, and some that I found in the mpc8260ads manual.
6  *
7  * Note: my board is a PILOT rev.
8  * Note: the mpc8260ads doesn't come with a proper Ethernet MAC address.
9  *
10  * (C) Copyright 2003-2004 Arabella Software Ltd.
11  * Yuli Barcohen <yuli@arabellasw.com>
12  * Added support for SDRAM DIMMs SPD EEPROM, MII, JFFS2.
13  * Ported to PQ2FADS-ZU and PQ2FADS-VR boards.
14  * Ported to MPC8272ADS board.
15  *
16  * Copyright (c) 2005 MontaVista Software, Inc.
17  * Vitaly Bordug <vbordug@ru.mvista.com>
18  * Added support for PCI bridge on MPC8272ADS
19  *
20  * Copyright (C) Freescale Semiconductor, Inc. 2006-2009.
21  *
22  * See file CREDITS for list of people who contributed to this
23  * project.
24  *
25  * This program is free software; you can redistribute it and/or
26  * modify it under the terms of the GNU General Public License as
27  * published by the Free Software Foundation; either version 2 of
28  * the License, or (at your option) any later version.
29  *
30  * This program is distributed in the hope that it will be useful,
31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
33  * GNU General Public License for more details.
34  *
35  * You should have received a copy of the GNU General Public License
36  * along with this program; if not, write to the Free Software
37  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
38  * MA 02111-1307 USA
39  */
40
41 #ifndef __CONFIG_H
42 #define __CONFIG_H
43
44 /*
45  * High Level Configuration Options
46  * (easy to change)
47  */
48
49 #define CONFIG_MPC8260ADS       1       /* Motorola PQ2 ADS family board */
50
51 #ifndef CONFIG_SYS_TEXT_BASE
52 #define CONFIG_SYS_TEXT_BASE    0xFFF00000      /* Standard: boot high */
53 #endif
54
55 #define CONFIG_CPM2             1       /* Has a CPM2 */
56
57 /*
58  * Figure out if we are booting low via flash HRCW or high via the BCSR.
59  */
60 #if (CONFIG_SYS_TEXT_BASE != 0xFFF00000)                /* Boot low (flash HRCW) */
61 #   define CONFIG_SYS_LOWBOOT           1
62 #endif
63
64 /* ADS flavours */
65 #define CONFIG_SYS_8260ADS              1       /* MPC8260ADS */
66 #define CONFIG_SYS_8266ADS              2       /* MPC8266ADS */
67 #define CONFIG_SYS_PQ2FADS              3       /* PQ2FADS-ZU or PQ2FADS-VR */
68 #define CONFIG_SYS_8272ADS              4       /* MPC8272ADS */
69
70 #ifndef CONFIG_ADSTYPE
71 #define CONFIG_ADSTYPE          CONFIG_SYS_8260ADS
72 #endif /* CONFIG_ADSTYPE */
73
74 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
75 #define CONFIG_MPC8272          1
76 #elif CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS
77 /*
78  * Actually MPC8275, but the code is littered with ifdefs that
79  * apply to both, or which use this ifdef to assume board-specific
80  * details. :-(
81  */
82 #define CONFIG_MPC8272          1
83 #else
84 #define CONFIG_MPC8260          1
85 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8272ADS */
86
87 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
88 #define CONFIG_RESET_PHY_R      1       /* Call reset_phy()             */
89
90 /* allow serial and ethaddr to be overwritten */
91 #define CONFIG_ENV_OVERWRITE
92
93 /*
94  * select serial console configuration
95  *
96  * if either CONFIG_CONS_ON_SMC or CONFIG_CONS_ON_SCC is selected, then
97  * CONFIG_CONS_INDEX must be set to the channel number (1-2 for SMC, 1-4
98  * for SCC).
99  *
100  * if CONFIG_CONS_NONE is defined, then the serial console routines must
101  * defined elsewhere (for example, on the cogent platform, there are serial
102  * ports on the motherboard which are used for the serial console - see
103  * cogent/cma101/serial.[ch]).
104  */
105 #undef  CONFIG_CONS_ON_SMC              /* define if console on SMC */
106 #define CONFIG_CONS_ON_SCC              /* define if console on SCC */
107 #undef  CONFIG_CONS_NONE                /* define if console on something else */
108 #define CONFIG_CONS_INDEX       1       /* which serial channel for console */
109
110 /*
111  * select ethernet configuration
112  *
113  * if either CONFIG_ETHER_ON_SCC or CONFIG_ETHER_ON_FCC is selected, then
114  * CONFIG_ETHER_INDEX must be set to the channel number (1-4 for SCC, 1-3
115  * for FCC)
116  *
117  * if CONFIG_ETHER_NONE is defined, then either the ethernet routines must be
118  * defined elsewhere (as for the console), or CONFIG_CMD_NET must be unset.
119  */
120 #undef  CONFIG_ETHER_ON_SCC             /* define if ether on SCC   */
121 #define CONFIG_ETHER_ON_FCC             /* define if ether on FCC   */
122 #undef  CONFIG_ETHER_NONE               /* define if ether on something else */
123
124 #ifdef CONFIG_ETHER_ON_FCC
125
126 #define CONFIG_ETHER_INDEX      2       /* which SCC/FCC channel for ethernet */
127
128 #if   CONFIG_ETHER_INDEX == 1
129
130 # define CONFIG_SYS_PHY_ADDR            0
131 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF1CS_CLK11 | CMXFCR_TF1CS_CLK10)
132 # define CONFIG_SYS_CMXFCR_MASK (CMXFCR_FC1 | CMXFCR_RF1CS_MSK | CMXFCR_TF1CS_MSK)
133
134 #elif CONFIG_ETHER_INDEX == 2
135
136 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS        /* RxCLK is CLK15, TxCLK is CLK16 */
137 # define CONFIG_SYS_PHY_ADDR            3
138 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK15 | CMXFCR_TF2CS_CLK16)
139 #else                                   /* RxCLK is CLK13, TxCLK is CLK14 */
140 # define CONFIG_SYS_PHY_ADDR            0
141 # define CONFIG_SYS_CMXFCR_VALUE        (CMXFCR_RF2CS_CLK13 | CMXFCR_TF2CS_CLK14)
142 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8272ADS */
143
144 # define CONFIG_SYS_CMXFCR_MASK (CMXFCR_FC2 | CMXFCR_RF2CS_MSK | CMXFCR_TF2CS_MSK)
145
146 #endif  /* CONFIG_ETHER_INDEX */
147
148 #define CONFIG_SYS_CPMFCR_RAMTYPE       0               /* BDs and buffers on 60x bus */
149 #define CONFIG_SYS_FCC_PSMR             (FCC_PSMR_FDE | FCC_PSMR_LPB)  /* Full duplex */
150
151 #define CONFIG_MII                      /* MII PHY management           */
152 #define CONFIG_BITBANGMII               /* bit-bang MII PHY management  */
153 /*
154  * GPIO pins used for bit-banged MII communications
155  */
156 #define MDIO_PORT       2               /* Port C */
157 #define MDIO_DECLARE    volatile ioport_t *iop = ioport_addr ( \
158                                 (immap_t *) CONFIG_SYS_IMMR, MDIO_PORT )
159 #define MDC_DECLARE     MDIO_DECLARE
160
161 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
162 #define CONFIG_SYS_MDIO_PIN     0x00002000      /* PC18 */
163 #define CONFIG_SYS_MDC_PIN      0x00001000      /* PC19 */
164 #else
165 #define CONFIG_SYS_MDIO_PIN     0x00400000      /* PC9  */
166 #define CONFIG_SYS_MDC_PIN      0x00200000      /* PC10 */
167 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8272ADS */
168
169 #define MDIO_ACTIVE     (iop->pdir |=  CONFIG_SYS_MDIO_PIN)
170 #define MDIO_TRISTATE   (iop->pdir &= ~CONFIG_SYS_MDIO_PIN)
171 #define MDIO_READ       ((iop->pdat &  CONFIG_SYS_MDIO_PIN) != 0)
172
173 #define MDIO(bit)       if(bit) iop->pdat |=  CONFIG_SYS_MDIO_PIN; \
174                         else    iop->pdat &= ~CONFIG_SYS_MDIO_PIN
175
176 #define MDC(bit)        if(bit) iop->pdat |=  CONFIG_SYS_MDC_PIN; \
177                         else    iop->pdat &= ~CONFIG_SYS_MDC_PIN
178
179 #define MIIDELAY        udelay(1)
180
181 #endif /* CONFIG_ETHER_ON_FCC */
182
183 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
184 #undef CONFIG_SPD_EEPROM        /* On new boards, SDRAM is soldered */
185 #else
186 #define CONFIG_HARD_I2C         1       /* To enable I2C support        */
187 #define CONFIG_SYS_I2C_SPEED            100000  /* I2C speed and slave address  */
188 #define CONFIG_SYS_I2C_SLAVE            0x7F
189
190 #if defined(CONFIG_SPD_EEPROM) && !defined(CONFIG_SPD_ADDR)
191 #define CONFIG_SPD_ADDR         0x50
192 #endif
193 #endif /* CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS */
194
195 /*PCI*/
196 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
197 #define CONFIG_PCI
198 #define CONFIG_PCI_PNP
199 #define CONFIG_PCI_BOOTDELAY 0
200 #define CONFIG_PCI_SCAN_SHOW
201 #endif
202
203 #ifndef CONFIG_SDRAM_PBI
204 #define CONFIG_SDRAM_PBI        0 /* By default, use bank-based interleaving */
205 #endif
206
207 #ifndef CONFIG_8260_CLKIN
208 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
209 #define CONFIG_8260_CLKIN       100000000       /* in Hz */
210 #else
211 #define CONFIG_8260_CLKIN       66000000        /* in Hz */
212 #endif
213 #endif
214
215 #define CONFIG_BAUDRATE         115200
216
217 #define CONFIG_OF_LIBFDT        1
218 #define CONFIG_OF_BOARD_SETUP   1
219 #if defined(CONFIG_OF_LIBFDT)
220 #define OF_TBCLK                (bd->bi_busfreq / 4)
221 #endif
222
223 /*
224  * BOOTP options
225  */
226 #define CONFIG_BOOTP_BOOTFILESIZE
227 #define CONFIG_BOOTP_BOOTPATH
228 #define CONFIG_BOOTP_GATEWAY
229 #define CONFIG_BOOTP_HOSTNAME
230
231
232 /*
233  * Command line configuration.
234  */
235 #include <config_cmd_default.h>
236
237 #define CONFIG_CMD_ASKENV
238 #define CONFIG_CMD_CACHE
239 #define CONFIG_CMD_CDP
240 #define CONFIG_CMD_DHCP
241 #define CONFIG_CMD_DIAG
242 #define CONFIG_CMD_I2C
243 #define CONFIG_CMD_IMMAP
244 #define CONFIG_CMD_IRQ
245 #define CONFIG_CMD_JFFS2
246 #define CONFIG_CMD_MII
247 #define CONFIG_CMD_PCI
248 #define CONFIG_CMD_PING
249 #define CONFIG_CMD_PORTIO
250 #define CONFIG_CMD_REGINFO
251 #define CONFIG_CMD_SAVES
252 #define CONFIG_CMD_SDRAM
253
254 #undef CONFIG_CMD_XIMG
255
256 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
257     #undef CONFIG_CMD_SDRAM
258     #undef CONFIG_CMD_I2C
259
260 #elif CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
261     #undef CONFIG_CMD_SDRAM
262     #undef CONFIG_CMD_I2C
263
264 #else
265     #undef CONFIG_CMD_PCI
266
267 #endif /* CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS */
268
269
270 #define CONFIG_BOOTDELAY        5               /* autoboot after 5 seconds */
271 #define CONFIG_BOOTCOMMAND      "bootm fff80000"        /* autoboot command */
272 #define CONFIG_BOOTARGS         "root=/dev/mtdblock2"
273
274 #if defined(CONFIG_CMD_KGDB)
275 #undef  CONFIG_KGDB_ON_SMC              /* define if kgdb on SMC */
276 #define CONFIG_KGDB_ON_SCC              /* define if kgdb on SCC */
277 #undef  CONFIG_KGDB_NONE                /* define if kgdb on something else */
278 #define CONFIG_KGDB_INDEX       2       /* which serial channel for kgdb */
279 #define CONFIG_KGDB_BAUDRATE    115200  /* speed to run kgdb serial port at */
280 #endif
281
282 #define CONFIG_BZIP2    /* include support for bzip2 compressed images */
283 #undef  CONFIG_WATCHDOG /* disable platform specific watchdog */
284
285 /*
286  * Miscellaneous configurable options
287  */
288 #define CONFIG_SYS_HUSH_PARSER
289 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
290 #define CONFIG_SYS_LONGHELP                     /* undef to save memory     */
291 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt   */
292 #if defined(CONFIG_CMD_KGDB)
293 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size  */
294 #else
295 #define CONFIG_SYS_CBSIZE       256                     /* Console I/O Buffer Size  */
296 #endif
297 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)      /* Print Buffer Size */
298 #define CONFIG_SYS_MAXARGS      16                      /* max number of command args   */
299 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
300
301 #define CONFIG_SYS_MEMTEST_START        0x00100000      /* memtest works on */
302 #define CONFIG_SYS_MEMTEST_END          0x00f00000      /* 1 ... 15 MB in DRAM  */
303
304 #define CONFIG_SYS_LOAD_ADDR            0x400000        /* default load address */
305
306 #define CONFIG_SYS_HZ                   1000    /* decrementer freq: 1 ms ticks */
307
308 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200, 230400 }
309
310 #define CONFIG_SYS_FLASH_BASE           0xff800000
311 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max num of memory banks      */
312 #define CONFIG_SYS_MAX_FLASH_SECT       32      /* max num of sects on one chip */
313 #define CONFIG_SYS_FLASH_SIZE           8
314 #define CONFIG_SYS_FLASH_ERASE_TOUT     8000    /* Timeout for Flash Erase (in ms)    */
315 #define CONFIG_SYS_FLASH_WRITE_TOUT     5       /* Timeout for Flash Write (in ms)    */
316 #define CONFIG_SYS_FLASH_LOCK_TOUT      5       /* Timeout for Flash Set Lock Bit (in ms) */
317 #define CONFIG_SYS_FLASH_UNLOCK_TOUT    10000   /* Timeout for Flash Clear Lock Bits (in ms) */
318 #define CONFIG_SYS_FLASH_PROTECTION             /* "Real" (hardware) sectors protection */
319
320 /*
321  * JFFS2 partitions
322  *
323  * Note: fake mtd_id used, no linux mtd map file
324  */
325 #define MTDIDS_DEFAULT          "nor0=mpc8260ads-0"
326 #define MTDPARTS_DEFAULT        "mtdparts=mpc8260ads-0:-@1m(jffs2)"
327 #define CONFIG_SYS_JFFS2_SORT_FRAGMENTS
328
329 /* this is stuff came out of the Motorola docs */
330 #ifndef CONFIG_SYS_LOWBOOT
331 #define CONFIG_SYS_DEFAULT_IMMR 0x0F010000
332 #endif
333
334 #define CONFIG_SYS_IMMR         0xF0000000
335 #define CONFIG_SYS_BCSR         0xF4500000
336 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
337 #define CONFIG_SYS_PCI_INT              0xF8200000
338 #endif
339 #define CONFIG_SYS_SDRAM_BASE           0x00000000
340 #define CONFIG_SYS_LSDRAM_BASE          0xFD000000
341
342 #define RS232EN_1               0x02000002
343 #define RS232EN_2               0x01000001
344 #define FETHIEN1                0x08000008
345 #define FETH1_RST               0x04000004
346 #define FETHIEN2                0x10000000
347 #define FETH2_RST               0x08000000
348 #define BCSR_PCI_MODE           0x01000000
349
350 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
351 #define CONFIG_SYS_INIT_RAM_SIZE        0x2000  /* Size of used area in DPRAM   */
352 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
353 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
354
355 #ifdef CONFIG_SYS_LOWBOOT
356 /* PQ2FADS flash HRCW = 0x0EB4B645 */
357 #define CONFIG_SYS_HRCW_MASTER (   ( HRCW_BPS11 | HRCW_CIP )                        |\
358                             ( HRCW_L2CPC10 | HRCW_DPPC11 | HRCW_ISB100 )    |\
359                             ( HRCW_BMS | HRCW_MMR11 | HRCW_LBPC01 | HRCW_APPC10 ) |\
360                             ( HRCW_CS10PC01 | HRCW_MODCK_H0101 )             \
361                         )
362 #else
363 /* PQ2FADS BCSR HRCW = 0x0CB23645 */
364 #define CONFIG_SYS_HRCW_MASTER (   ( HRCW_BPS11 | HRCW_CIP )                        |\
365                             ( HRCW_L2CPC10 | HRCW_DPPC10 | HRCW_ISB010 )    |\
366                             ( HRCW_BMS | HRCW_APPC10 )                      |\
367                             ( HRCW_MODCK_H0101 )                             \
368                         )
369 #endif
370 /* no slaves */
371 #define CONFIG_SYS_HRCW_SLAVE1 0
372 #define CONFIG_SYS_HRCW_SLAVE2 0
373 #define CONFIG_SYS_HRCW_SLAVE3 0
374 #define CONFIG_SYS_HRCW_SLAVE4 0
375 #define CONFIG_SYS_HRCW_SLAVE5 0
376 #define CONFIG_SYS_HRCW_SLAVE6 0
377 #define CONFIG_SYS_HRCW_SLAVE7 0
378
379 #define CONFIG_SYS_MONITOR_BASE    CONFIG_SYS_TEXT_BASE
380
381 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
382 #   define CONFIG_SYS_RAMBOOT
383 #endif
384
385 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor   */
386 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
387
388 #ifdef CONFIG_BZIP2
389 #define CONFIG_SYS_MALLOC_LEN           (4096 << 10)    /* Reserve 4 MB for malloc()    */
390 #else
391 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 KB for malloc()  */
392 #endif /* CONFIG_BZIP2 */
393
394 #ifndef CONFIG_SYS_RAMBOOT
395 #  define CONFIG_ENV_IS_IN_FLASH        1
396 #  define CONFIG_ENV_SECT_SIZE  0x40000
397 #  define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE + CONFIG_ENV_SECT_SIZE)
398 #else
399 #  define CONFIG_ENV_IS_IN_NVRAM        1
400 #  define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE - 0x1000)
401 #  define CONFIG_ENV_SIZE               0x200
402 #endif /* CONFIG_SYS_RAMBOOT */
403
404 #define CONFIG_SYS_CACHELINE_SIZE       32      /* For MPC8260 CPU */
405 #if defined(CONFIG_CMD_KGDB)
406 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value */
407 #endif
408
409 #define CONFIG_SYS_HID0_INIT            0
410 #define CONFIG_SYS_HID0_FINAL           (HID0_ICE | HID0_IFEM | HID0_ABE )
411
412 #define CONFIG_SYS_HID2         0
413
414 #define CONFIG_SYS_SYPCR                0xFFFFFFC3
415 #define CONFIG_SYS_BCR                  0x100C0000
416 #define CONFIG_SYS_SIUMCR               0x0A200000
417 #define CONFIG_SYS_SCCR         SCCR_DFBRG01
418 #define CONFIG_SYS_BR0_PRELIM           (CONFIG_SYS_FLASH_BASE | 0x00001801)
419 #define CONFIG_SYS_OR0_PRELIM           0xFF800876
420 #define CONFIG_SYS_BR1_PRELIM           (CONFIG_SYS_BCSR | 0x00001801)
421 #define CONFIG_SYS_OR1_PRELIM           0xFFFF8010
422
423 /*We need to configure chip select to use CPLD PCI IC on MPC8272ADS*/
424
425 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
426 #define CONFIG_SYS_BR3_PRELIM   (CONFIG_SYS_PCI_INT | 0x1801)   /* PCI interrupt controller */
427 #define CONFIG_SYS_OR3_PRELIM   0xFFFF8010
428 #elif CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS
429 #define CONFIG_SYS_BR8_PRELIM   (CONFIG_SYS_PCI_INT | 0x1801)   /* PCI interrupt controller */
430 #define CONFIG_SYS_OR8_PRELIM   0xFFFF8010
431 #endif
432
433 #define CONFIG_SYS_RMR                  RMR_CSRE
434 #define CONFIG_SYS_TMCNTSC              (TMCNTSC_SEC|TMCNTSC_ALR|TMCNTSC_TCF|TMCNTSC_TCE)
435 #define CONFIG_SYS_PISCR                (PISCR_PS|PISCR_PTF|PISCR_PTE)
436 #define CONFIG_SYS_RCCR         0
437
438 #if (CONFIG_ADSTYPE == CONFIG_SYS_8266ADS) || (CONFIG_ADSTYPE == CONFIG_SYS_8272ADS)
439 #undef CONFIG_SYS_LSDRAM_BASE           /* No local bus SDRAM on these boards */
440 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_8266ADS */
441
442 #if CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS
443 #define CONFIG_SYS_OR2                  0xFE002EC0
444 #define CONFIG_SYS_PSDMR                0x824B36A3
445 #define CONFIG_SYS_PSRT         0x13
446 #define CONFIG_SYS_LSDMR                0x828737A3
447 #define CONFIG_SYS_LSRT         0x13
448 #define CONFIG_SYS_MPTPR                0x2800
449 #elif CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
450 #define CONFIG_SYS_OR2                  0xFC002CC0
451 #define CONFIG_SYS_PSDMR                0x834E24A3
452 #define CONFIG_SYS_PSRT         0x13
453 #define CONFIG_SYS_MPTPR                0x2800
454 #else
455 #define CONFIG_SYS_OR2                  0xFF000CA0
456 #define CONFIG_SYS_PSDMR                0x016EB452
457 #define CONFIG_SYS_PSRT         0x21
458 #define CONFIG_SYS_LSDMR                0x0086A522
459 #define CONFIG_SYS_LSRT         0x21
460 #define CONFIG_SYS_MPTPR                0x1900
461 #endif /* CONFIG_ADSTYPE == CONFIG_SYS_PQ2FADS */
462
463 #define CONFIG_SYS_RESET_ADDRESS        0x04400000
464
465 #if CONFIG_ADSTYPE >= CONFIG_SYS_PQ2FADS
466
467 /* PCI Memory map (if different from default map */
468 #define CONFIG_SYS_PCI_SLV_MEM_LOCAL    CONFIG_SYS_SDRAM_BASE           /* Local base */
469 #define CONFIG_SYS_PCI_SLV_MEM_BUS              0x00000000              /* PCI base */
470 #define CONFIG_SYS_PICMR0_MASK_ATTRIB   (PICMR_MASK_512MB | PICMR_ENABLE | \
471                                  PICMR_PREFETCH_EN)
472
473 /*
474  * These are the windows that allow the CPU to access PCI address space.
475  * All three PCI master windows, which allow the CPU to access PCI
476  * prefetch, non prefetch, and IO space (see below), must all fit within
477  * these windows.
478  */
479
480 /*
481  * Master window that allows the CPU to access PCI Memory (prefetch).
482  * This window will be setup with the second set of Outbound ATU registers
483  * in the bridge.
484  */
485
486 #define CONFIG_SYS_PCI_MSTR_MEM_LOCAL   0x80000000          /* Local base */
487 #define CONFIG_SYS_PCI_MSTR_MEM_BUS     0x80000000          /* PCI base   */
488 #define CONFIG_SYS_CPU_PCI_MEM_START    PCI_MSTR_MEM_LOCAL
489 #define CONFIG_SYS_PCI_MSTR_MEM_SIZE    0x20000000          /* 512MB */
490 #define CONFIG_SYS_POCMR0_MASK_ATTRIB   (POCMR_MASK_512MB | POCMR_ENABLE | POCMR_PREFETCH_EN)
491
492 /*
493  * Master window that allows the CPU to access PCI Memory (non-prefetch).
494  * This window will be setup with the second set of Outbound ATU registers
495  * in the bridge.
496  */
497
498 #define CONFIG_SYS_PCI_MSTR_MEMIO_LOCAL    0xA0000000          /* Local base */
499 #define CONFIG_SYS_PCI_MSTR_MEMIO_BUS      0xA0000000          /* PCI base   */
500 #define CONFIG_SYS_CPU_PCI_MEMIO_START     PCI_MSTR_MEMIO_LOCAL
501 #define CONFIG_SYS_PCI_MSTR_MEMIO_SIZE     0x20000000          /* 512MB */
502 #define CONFIG_SYS_POCMR1_MASK_ATTRIB      (POCMR_MASK_512MB | POCMR_ENABLE)
503
504 /*
505  * Master window that allows the CPU to access PCI IO space.
506  * This window will be setup with the first set of Outbound ATU registers
507  * in the bridge.
508  */
509
510 #define CONFIG_SYS_PCI_MSTR_IO_LOCAL       0xF6000000          /* Local base */
511 #define CONFIG_SYS_PCI_MSTR_IO_BUS         0x00000000          /* PCI base   */
512 #define CONFIG_SYS_CPU_PCI_IO_START        PCI_MSTR_IO_LOCAL
513 #define CONFIG_SYS_PCI_MSTR_IO_SIZE        0x02000000          /* 64MB */
514 #define CONFIG_SYS_POCMR2_MASK_ATTRIB      (POCMR_MASK_32MB | POCMR_ENABLE | POCMR_PCI_IO)
515
516
517 /* PCIBR0 - for PCI IO*/
518 #define CONFIG_SYS_PCI_MSTR0_LOCAL              CONFIG_SYS_PCI_MSTR_IO_LOCAL            /* Local base */
519 #define CONFIG_SYS_PCIMSK0_MASK         ~(CONFIG_SYS_PCI_MSTR_IO_SIZE - 1U)     /* Size of window */
520 /* PCIBR1 - prefetch and non-prefetch regions joined together */
521 #define CONFIG_SYS_PCI_MSTR1_LOCAL              CONFIG_SYS_PCI_MSTR_MEM_LOCAL
522 #define CONFIG_SYS_PCIMSK1_MASK         ~(CONFIG_SYS_PCI_MSTR_MEM_SIZE + CONFIG_SYS_PCI_MSTR_MEMIO_SIZE - 1U)
523
524 #endif /* CONFIG_ADSTYPE == CONFIG_8272ADS*/
525
526 #define CONFIG_HAS_ETH0
527
528 #if CONFIG_ADSTYPE == CONFIG_SYS_8272ADS
529 #define CONFIG_HAS_ETH1
530 #endif
531
532 #define CONFIG_NETDEV eth0
533 #define CONFIG_LOADADDR 500000 /* default location for tftp and bootm */
534
535 #define XMK_STR(x)      #x
536 #define MK_STR(x)       XMK_STR(x)
537
538 #define CONFIG_EXTRA_ENV_SETTINGS \
539         "netdev=" MK_STR(CONFIG_NETDEV) "\0"                            \
540         "tftpflash=tftpboot $loadaddr $uboot; "                         \
541                 "protect off " MK_STR(CONFIG_SYS_TEXT_BASE) " +$filesize; "     \
542                 "erase " MK_STR(CONFIG_SYS_TEXT_BASE) " +$filesize; "           \
543                 "cp.b $loadaddr " MK_STR(CONFIG_SYS_TEXT_BASE) " $filesize; "   \
544                 "protect on " MK_STR(CONFIG_SYS_TEXT_BASE) " +$filesize; "              \
545                 "cmp.b $loadaddr " MK_STR(CONFIG_SYS_TEXT_BASE) " $filesize\0"  \
546         "fdtaddr=400000\0"                                              \
547         "console=ttyCPM0\0"                                             \
548         "setbootargs=setenv bootargs "                                  \
549                 "root=$rootdev rw console=$console,$baudrate $othbootargs\0" \
550         "setipargs=setenv bootargs nfsroot=$serverip:$rootpath "         \
551                 "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
552                 "root=$rootdev rw console=$console,$baudrate $othbootargs\0"
553
554 #define CONFIG_NFSBOOTCOMMAND                                           \
555         "setenv rootdev /dev/nfs;"                                      \
556         "run setipargs;"                                                \
557         "tftp $loadaddr $bootfile;"                                     \
558         "tftp $fdtaddr $fdtfile;"                                       \
559         "bootm $loadaddr - $fdtaddr"
560
561 #define CONFIG_RAMBOOTCOMMAND                                           \
562         "setenv rootdev /dev/ram;"                                      \
563         "run setbootargs;"                                              \
564         "tftp $ramdiskaddr $ramdiskfile;"                               \
565         "tftp $loadaddr $bootfile;"                                     \
566         "tftp $fdtaddr $fdtfile;"                                       \
567         "bootm $loadaddr $ramdiskaddr $fdtaddr"
568
569 #undef MK_STR
570 #undef XMK_STR
571
572 #endif /* __CONFIG_H */