m68k: Drop CONFIG_MCFPIT support
[oweals/u-boot.git] / include / configs / M54451EVB.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Configuation settings for the Freescale MCF54451 EVB board.
4  *
5  * Copyright (C) 2004-2008 Freescale Semiconductor, Inc.
6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
7  */
8
9 /*
10  * board/config.h - configuration options, board specific
11  */
12
13 #ifndef _M54451EVB_H
14 #define _M54451EVB_H
15
16 /*
17  * High Level Configuration Options
18  * (easy to change)
19  */
20 #define CONFIG_M54451EVB        /* M54451EVB board */
21
22 #define CONFIG_MCFUART
23 #define CONFIG_SYS_UART_PORT            (0)
24
25 #define LDS_BOARD_TEXT                  board/freescale/m54451evb/sbf_dram_init.o (.text*)
26
27 #undef CONFIG_WATCHDOG
28
29 #define CONFIG_TIMESTAMP        /* Print image info with timestamp */
30
31 /*
32  * BOOTP options
33  */
34 #define CONFIG_BOOTP_BOOTFILESIZE
35
36 /* Network configuration */
37 #ifdef CONFIG_MCFFEC
38 #       define CONFIG_MII_INIT          1
39 #       define CONFIG_SYS_DISCOVER_PHY
40 #       define CONFIG_SYS_RX_ETH_BUFFER 8
41 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
42 #       define CONFIG_ETHPRIME          "FEC0"
43 #       define CONFIG_IPADDR            192.162.1.2
44 #       define CONFIG_NETMASK           255.255.255.0
45 #       define CONFIG_SERVERIP          192.162.1.1
46 #       define CONFIG_GATEWAYIP         192.162.1.1
47
48 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
49 #       ifndef CONFIG_SYS_DISCOVER_PHY
50 #               define FECDUPLEX        FULL
51 #               define FECSPEED         _100BASET
52 #       else
53 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
54 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
55 #               endif
56 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
57 #endif
58
59 #define CONFIG_HOSTNAME         "M54451EVB"
60 #ifdef CONFIG_SYS_STMICRO_BOOT
61 /* ST Micro serial flash */
62 #define CONFIG_SYS_LOAD_ADDR2           0x40010007
63 #define CONFIG_EXTRA_ENV_SETTINGS               \
64         "netdev=eth0\0"                         \
65         "inpclk=" __stringify(CONFIG_SYS_INPUT_CLKSRC) "\0"     \
66         "loadaddr=0x40010000\0"                 \
67         "sbfhdr=sbfhdr.bin\0"                   \
68         "uboot=u-boot.bin\0"                    \
69         "load=tftp ${loadaddr} ${sbfhdr};"      \
70         "tftp " __stringify(CONFIG_SYS_LOAD_ADDR2) " ${uboot} \0"       \
71         "upd=run load; run prog\0"              \
72         "prog=sf probe 0:1 1000000 3;"          \
73         "sf erase 0 30000;"                     \
74         "sf write ${loadaddr} 0 30000;"         \
75         "save\0"                                \
76         ""
77 #else
78 #define CONFIG_SYS_UBOOT_END    0x3FFFF
79 #define CONFIG_EXTRA_ENV_SETTINGS               \
80         "netdev=eth0\0"                         \
81         "inpclk=" __stringify(CONFIG_SYS_INPUT_CLKSRC) "\0"     \
82         "loadaddr=40010000\0"                   \
83         "u-boot=u-boot.bin\0"                   \
84         "load=tftp ${loadaddr) ${u-boot}\0"     \
85         "upd=run load; run prog\0"              \
86         "prog=prot off 0 " __stringify(CONFIG_SYS_UBOOT_END)    \
87         "; era 0 " __stringify(CONFIG_SYS_UBOOT_END) " ;"       \
88         "cp.b ${loadaddr} 0 ${filesize};"       \
89         "save\0"                                \
90         ""
91 #endif
92
93 /* Realtime clock */
94 #define CONFIG_MCFRTC
95 #undef RTC_DEBUG
96 #define CONFIG_SYS_RTC_OSCILLATOR       (32 * CONFIG_SYS_HZ)
97
98 /* Timer */
99 #define CONFIG_MCFTMR
100
101 /* I2c */
102 #define CONFIG_SYS_I2C
103 #define CONFIG_SYS_I2C_FSL
104 #define CONFIG_SYS_FSL_I2C_SPEED        80000
105 #define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
106 #define CONFIG_SYS_FSL_I2C_OFFSET       0x58000
107 #define CONFIG_SYS_IMMR                 CONFIG_SYS_MBAR
108
109 /* DSPI and Serial Flash */
110 #define CONFIG_CF_DSPI
111 #define CONFIG_SERIAL_FLASH
112 #define CONFIG_SYS_SBFHDR_SIZE          0x7
113
114 /* Input, PCI, Flexbus, and VCO */
115 #define CONFIG_EXTRA_CLOCK
116
117 #define CONFIG_PRAM                     2048    /* 2048 KB */
118
119 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
120
121 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE + 0x10000)
122
123 #define CONFIG_SYS_MBAR                 0xFC000000
124
125 /*
126  * Low Level Configuration Settings
127  * (address mappings, register initial values, etc.)
128  * You should know what you are doing if you make changes here.
129  */
130
131 /*-----------------------------------------------------------------------
132  * Definitions for initial stack pointer and data area (in DPRAM)
133  */
134 #define CONFIG_SYS_INIT_RAM_ADDR        0x80000000
135 #define CONFIG_SYS_INIT_RAM_SIZE        0x8000  /* Size of used area in internal SRAM */
136 #define CONFIG_SYS_INIT_RAM_CTRL        0x221
137 #define CONFIG_SYS_GBL_DATA_OFFSET      ((CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE) - 32)
138 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
139 #define CONFIG_SYS_SBFHDR_DATA_OFFSET   (CONFIG_SYS_INIT_RAM_SIZE - 32)
140
141 /*-----------------------------------------------------------------------
142  * Start addresses for the final memory configuration
143  * (Set up by the startup code)
144  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
145  */
146 #define CONFIG_SYS_SDRAM_BASE           0x40000000
147 #define CONFIG_SYS_SDRAM_SIZE           128     /* SDRAM size in MB */
148 #define CONFIG_SYS_SDRAM_CFG1           0x33633F30
149 #define CONFIG_SYS_SDRAM_CFG2           0x57670000
150 #define CONFIG_SYS_SDRAM_CTRL           0xE20D2C00
151 #define CONFIG_SYS_SDRAM_EMOD           0x80810000
152 #define CONFIG_SYS_SDRAM_MODE           0x008D0000
153 #define CONFIG_SYS_SDRAM_DRV_STRENGTH   0x44
154
155 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE + 0x400
156 #define CONFIG_SYS_MEMTEST_END          ((CONFIG_SYS_SDRAM_SIZE - 3) << 20)
157
158 #ifdef CONFIG_CF_SBF
159 #       define CONFIG_SERIAL_BOOT
160 #       define CONFIG_SYS_MONITOR_BASE  (CONFIG_SYS_TEXT_BASE + 0x400)
161 #else
162 #       define CONFIG_SYS_MONITOR_BASE  (CONFIG_SYS_FLASH_BASE + 0x400)
163 #endif
164 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
165 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
166
167 /* Reserve 256 kB for malloc() */
168 #define CONFIG_SYS_MALLOC_LEN           (256 << 10)
169 /*
170  * For booting Linux, the board info and command line data
171  * have to be in the first 8 MB of memory, since this is
172  * the maximum mapped by the Linux kernel during initialization ??
173  */
174 /* Initial Memory map for Linux */
175 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
176
177 /* Configuration for environment
178  * Environment is not embedded in u-boot. First time runing may have env
179  * crc error warning if there is no correct environment on the flash.
180  */
181 #undef CONFIG_ENV_OVERWRITE
182
183 /* FLASH organization */
184 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_CS0_BASE
185
186 #ifdef CONFIG_SYS_FLASH_CFI
187
188 #       define CONFIG_SYS_FLASH_SIZE            0x1000000       /* Max size that the board might have */
189 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
190 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
191 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
192 #       define CONFIG_SYS_FLASH_CHECKSUM
193 #       define CONFIG_SYS_FLASH_BANKS_LIST      { CONFIG_SYS_CS0_BASE }
194
195 #endif
196
197 /*
198  * This is setting for JFFS2 support in u-boot.
199  * NOTE: Enable CONFIG_CMD_JFFS2 for JFFS2 support.
200  */
201 #ifdef CONFIG_CMD_JFFS2
202 #       define CONFIG_JFFS2_DEV         "nor0"
203 #       define CONFIG_JFFS2_PART_SIZE   0x01000000
204 #       define CONFIG_JFFS2_PART_OFFSET (CONFIG_SYS_FLASH0_BASE + 0x500000)
205 #endif
206
207 /* Cache Configuration */
208 #define CONFIG_SYS_CACHELINE_SIZE               16
209
210 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
211                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
212 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
213                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
214 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_BCINVA + CF_CACR_ICINVA)
215 #define CONFIG_SYS_DCACHE_INV           (CF_CACR_DCINVA)
216 #define CONFIG_SYS_CACHE_ACR2           (CONFIG_SYS_SDRAM_BASE | \
217                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
218                                          CF_ACR_EN | CF_ACR_SM_ALL)
219 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_BEC | CF_CACR_IEC | \
220                                          CF_CACR_ICINVA | CF_CACR_EUSP)
221 #define CONFIG_SYS_CACHE_DCACR          ((CONFIG_SYS_CACHE_ICACR | \
222                                          CF_CACR_DEC | CF_CACR_DDCM_P | \
223                                          CF_CACR_DCINVA) & ~CF_CACR_ICINVA)
224
225 /*-----------------------------------------------------------------------
226  * Memory bank definitions
227  */
228 /*
229  * CS0 - NOR Flash 16MB
230  * CS1 - Available
231  * CS2 - Available
232  * CS3 - Available
233  * CS4 - Available
234  * CS5 - Available
235  */
236
237  /* Flash */
238 #define CONFIG_SYS_CS0_BASE             0x00000000
239 #define CONFIG_SYS_CS0_MASK             0x00FF0001
240 #define CONFIG_SYS_CS0_CTRL             0x00004D80
241
242 #define CONFIG_SYS_SPANSION_BASE        CONFIG_SYS_CS0_BASE
243
244 #endif                          /* _M54451EVB_H */