m68k: Drop CONFIG_MCFPIT support
[oweals/u-boot.git] / include / configs / M5235EVB.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*
3  * Configuation settings for the Freescale MCF5329 FireEngine board.
4  *
5  * Copyright (C) 2004-2007 Freescale Semiconductor, Inc.
6  * TsiChung Liew (Tsi-Chung.Liew@freescale.com)
7  */
8
9 /*
10  * board/config.h - configuration options, board specific
11  */
12
13 #ifndef _M5235EVB_H
14 #define _M5235EVB_H
15
16 /*
17  * High Level Configuration Options
18  * (easy to change)
19  */
20
21 #define CONFIG_MCFUART
22 #define CONFIG_SYS_UART_PORT            (0)
23
24 #undef CONFIG_WATCHDOG
25 #define CONFIG_WATCHDOG_TIMEOUT 5000    /* timeout in milliseconds, max timeout is 6.71sec */
26
27 /*
28  * BOOTP options
29  */
30 #define CONFIG_BOOTP_BOOTFILESIZE
31
32 #ifdef CONFIG_MCFFEC
33 #       define CONFIG_MII_INIT          1
34 #       define CONFIG_SYS_DISCOVER_PHY
35 #       define CONFIG_SYS_RX_ETH_BUFFER 8
36 #       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
37 /* If CONFIG_SYS_DISCOVER_PHY is not defined - hardcoded */
38 #       ifndef CONFIG_SYS_DISCOVER_PHY
39 #               define FECDUPLEX        FULL
40 #               define FECSPEED         _100BASET
41 #       else
42 #               ifndef CONFIG_SYS_FAULT_ECHO_LINK_DOWN
43 #                       define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
44 #               endif
45 #       endif                   /* CONFIG_SYS_DISCOVER_PHY */
46 #endif
47
48 /* Timer */
49 #define CONFIG_MCFTMR
50
51 /* I2C */
52 #define CONFIG_SYS_I2C
53 #define CONFIG_SYS_i2C_FSL
54 #define CONFIG_SYS_FSL_I2C_SPEED        80000
55 #define CONFIG_SYS_FSL_I2C_SLAVE        0x7F
56 #define CONFIG_SYS_FSL_I2C_OFFSET       0x00000300
57 #define CONFIG_SYS_IMMR         CONFIG_SYS_MBAR
58 #define CONFIG_SYS_I2C_PINMUX_REG       (gpio->par_qspi)
59 #define CONFIG_SYS_I2C_PINMUX_CLR       ~(GPIO_PAR_FECI2C_SCL_MASK | GPIO_PAR_FECI2C_SDA_MASK)
60 #define CONFIG_SYS_I2C_PINMUX_SET       (GPIO_PAR_FECI2C_SCL_I2CSCL | GPIO_PAR_FECI2C_SDA_I2CSDA)
61
62 /* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
63 #define CONFIG_BOOTFILE         "u-boot.bin"
64 #ifdef CONFIG_MCFFEC
65 #       define CONFIG_IPADDR    192.162.1.2
66 #       define CONFIG_NETMASK   255.255.255.0
67 #       define CONFIG_SERVERIP  192.162.1.1
68 #       define CONFIG_GATEWAYIP 192.162.1.1
69 #endif                          /* FEC_ENET */
70
71 #define CONFIG_HOSTNAME         "M5235EVB"
72 #define CONFIG_EXTRA_ENV_SETTINGS               \
73         "netdev=eth0\0"                         \
74         "loadaddr=10000\0"                      \
75         "u-boot=u-boot.bin\0"                   \
76         "load=tftp ${loadaddr) ${u-boot}\0"     \
77         "upd=run load; run prog\0"              \
78         "prog=prot off ffe00000 ffe3ffff;"      \
79         "era ffe00000 ffe3ffff;"                \
80         "cp.b ${loadaddr} ffe00000 ${filesize};"\
81         "save\0"                                \
82         ""
83
84 #define CONFIG_PRAM             512     /* 512 KB */
85
86 #define CONFIG_SYS_LOAD_ADDR            (CONFIG_SYS_SDRAM_BASE+0x20000)
87
88 #define CONFIG_SYS_CLK                  75000000
89 #define CONFIG_SYS_CPU_CLK              CONFIG_SYS_CLK * 2
90
91 #define CONFIG_SYS_MBAR         0x40000000
92
93 /*
94  * Low Level Configuration Settings
95  * (address mappings, register initial values, etc.)
96  * You should know what you are doing if you make changes here.
97  */
98 /*-----------------------------------------------------------------------
99  * Definitions for initial stack pointer and data area (in DPRAM)
100  */
101 #define CONFIG_SYS_INIT_RAM_ADDR        0x20000000
102 #define CONFIG_SYS_INIT_RAM_SIZE        0x10000 /* Size of used area in internal SRAM */
103 #define CONFIG_SYS_INIT_RAM_CTRL        0x21
104 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE - 0x10)
105 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
106
107 /*-----------------------------------------------------------------------
108  * Start addresses for the final memory configuration
109  * (Set up by the startup code)
110  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
111  */
112 #define CONFIG_SYS_SDRAM_BASE           0x00000000
113 #define CONFIG_SYS_SDRAM_SIZE           16      /* SDRAM size in MB */
114
115 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE + 0x400
116 #define CONFIG_SYS_MEMTEST_END          ((CONFIG_SYS_SDRAM_SIZE - 3) << 20)
117
118 #define CONFIG_SYS_MONITOR_BASE (CONFIG_SYS_FLASH_BASE + 0x400)
119 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor */
120
121 #define CONFIG_SYS_BOOTPARAMS_LEN       64*1024
122 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc() */
123
124 /*
125  * For booting Linux, the board info and command line data
126  * have to be in the first 8 MB of memory, since this is
127  * the maximum mapped by the Linux kernel during initialization ??
128  */
129 /* Initial Memory map for Linux */
130 #define CONFIG_SYS_BOOTMAPSZ            (CONFIG_SYS_SDRAM_BASE + (CONFIG_SYS_SDRAM_SIZE << 20))
131 #define CONFIG_SYS_BOOTM_LEN            (CONFIG_SYS_SDRAM_SIZE << 20)
132
133 /*-----------------------------------------------------------------------
134  * FLASH organization
135  */
136 #ifdef CONFIG_SYS_FLASH_CFI
137 #       define CONFIG_SYS_FLASH_SIZE            0x800000        /* Max size that the board might have */
138 #ifdef NORFLASH_PS32BIT
139 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_32BIT
140 #else
141 #       define CONFIG_SYS_FLASH_CFI_WIDTH       FLASH_CFI_16BIT
142 #endif
143 #       define CONFIG_SYS_MAX_FLASH_BANKS       1       /* max number of memory banks */
144 #       define CONFIG_SYS_MAX_FLASH_SECT        137     /* max number of sectors on one chip */
145 #endif
146
147 #define CONFIG_SYS_FLASH_BASE           (CONFIG_SYS_CS0_BASE)
148
149 /* Configuration for environment
150  * Environment is embedded in u-boot in the second sector of the flash
151  */
152
153 #define LDS_BOARD_TEXT \
154         . = DEFINED(env_offset) ? env_offset : .; \
155         env/embedded.o(.text);
156
157 /*-----------------------------------------------------------------------
158  * Cache Configuration
159  */
160 #define CONFIG_SYS_CACHELINE_SIZE       16
161
162 #define ICACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
163                                          CONFIG_SYS_INIT_RAM_SIZE - 8)
164 #define DCACHE_STATUS                   (CONFIG_SYS_INIT_RAM_ADDR + \
165                                          CONFIG_SYS_INIT_RAM_SIZE - 4)
166 #define CONFIG_SYS_ICACHE_INV           (CF_CACR_CINV)
167 #define CONFIG_SYS_CACHE_ACR0           (CONFIG_SYS_SDRAM_BASE | \
168                                          CF_ADDRMASK(CONFIG_SYS_SDRAM_SIZE) | \
169                                          CF_ACR_EN | CF_ACR_SM_ALL)
170 #define CONFIG_SYS_CACHE_ICACR          (CF_CACR_CENB | CF_CACR_DISD | \
171                                          CF_CACR_CEIB | CF_CACR_DCM | \
172                                          CF_CACR_EUSP)
173
174 /*-----------------------------------------------------------------------
175  * Chipselect bank definitions
176  */
177 /*
178  * CS0 - NOR Flash 1, 2, 4, or 8MB
179  * CS1 - Available
180  * CS2 - Available
181  * CS3 - Available
182  * CS4 - Available
183  * CS5 - Available
184  * CS6 - Available
185  * CS7 - Available
186  */
187 #ifdef NORFLASH_PS32BIT
188 #       define CONFIG_SYS_CS0_BASE      0xFFC00000
189 #       define CONFIG_SYS_CS0_MASK      0x003f0001
190 #       define CONFIG_SYS_CS0_CTRL      0x00001D00
191 #else
192 #       define CONFIG_SYS_CS0_BASE      0xFFE00000
193 #       define CONFIG_SYS_CS0_MASK      0x001f0001
194 #       define CONFIG_SYS_CS0_CTRL      0x00001D80
195 #endif
196
197 #endif                          /* _M5329EVB_H */