ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / KUP4K.h
1 /*
2   * (C) Copyright 2000-2010
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  * Klaus Heydeck, Kieback & Peter GmbH & Co KG, heydeck@kieback-peter.de
5  *
6  * See file CREDITS for list of people who contributed to this
7  * project.
8  *
9  * This program is free software; you can redistribute it and/or
10  * modify it under the terms of the GNU General Public License as
11  * published by the Free Software Foundation; either version 2 of
12  * the License, or (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
22  * MA 02111-1307 USA
23  */
24
25 /*
26  * board/config.h - configuration options, board specific
27  * Derived from ../tqm8xx/tqm8xx.c
28  */
29
30 #ifndef __CONFIG_H
31 #define __CONFIG_H
32
33 /*
34  * High Level Configuration Options
35  * (easy to change)
36  */
37
38 #define CONFIG_MPC855           1       /* This is a MPC855 CPU         */
39 #define CONFIG_KUP4K            1       /* ...on a KUP4K module */
40
41 #define CONFIG_SYS_TEXT_BASE    0x40000000
42
43 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1           */
44 #undef  CONFIG_8xx_CONS_SMC2
45 #undef  CONFIG_8xx_CONS_NONE
46 #define CONFIG_BAUDRATE         115200  /* console baudrate             */
47 #define CONFIG_BOOTDELAY        1       /* autoboot after 1 second      */
48
49 #define CONFIG_BOARD_TYPES      1       /* support board types          */
50
51 #undef  CONFIG_BOOTARGS
52
53 #define CONFIG_EXTRA_ENV_SETTINGS                                               \
54 "slot_a_boot=setenv bootargs root=/dev/sda2 ip=off;"                            \
55  "run addhw; mw.b 400000 00 80; diskboot 400000 0:1; bootm 400000\0"            \
56 "slot_b_boot=setenv bootargs root=/dev/sda2 ip=off;"                            \
57  "run addhw; mw.b 400000 00 80; diskboot 400000 2:1; bootm 400000\0"            \
58 "nfs_boot=mw.b 400000 00 80; dhcp; run nfsargs addip addhw; bootm 400000\0"     \
59 "fat_boot=mw.b 400000 00 80; fatload ide 2:1 400000 st.bin; run addhw;          \
60  bootm 400000 \0"                                                               \
61 "panic_boot=echo No Bootdevice !!! reset\0"                                     \
62 "nfsargs=setenv bootargs root=/dev/nfs rw nfsroot=${rootpath}\0"                \
63 "ramargs=setenv bootargs root=/dev/ram rw\0"                                    \
64 "addip=setenv bootargs ${bootargs} ip=${ipaddr}::${gatewayip}"                  \
65  ":${netmask}:${hostname}:${netdev}:off\0"                                      \
66 "addhw=setenv bootargs ${bootargs} ${mtdparts} console=${console} ${debug}      \
67  hw=${hw} key1=${key1} panic=1 mem=${mem}\0"                                    \
68 "console=ttyCPM0,115200\0"                                                      \
69 "netdev=eth0\0"                                                                 \
70 "contrast=20\0"                                                                 \
71 "silent=1\0"                                                                    \
72 "mtdparts=" MTDPARTS_DEFAULT "\0"                                               \
73 "load=tftp 200000 bootloader-4k.bitmap;tftp 100000 bootloader-4k.bin\0"         \
74 "update=protect off 1:0-9;era 1:0-9;cp.b 100000 40000000 ${filesize};"          \
75  "cp.b 200000 40050000 14000\0"
76
77 #define CONFIG_BOOTCOMMAND  \
78     "run fat_boot;run slot_b_boot;run slot_a_boot;run nfs_boot;run panic_boot"
79
80 #define CONFIG_PREBOOT  "setenv preboot; saveenv"
81
82 #define CONFIG_MISC_INIT_R      1
83 #define CONFIG_MISC_INIT_F      1
84
85 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
86 #undef  CONFIG_SYS_LOADS_BAUD_CHANGE    /* don't allow baudrate change  */
87
88 #define CONFIG_WATCHDOG 1               /* watchdog enabled             */
89
90 #define CONFIG_STATUS_LED       1       /* Status LED enabled           */
91
92 #undef  CONFIG_CAN_DRIVER               /* CAN Driver support disabled  */
93
94 /*
95  * BOOTP options
96  */
97 #define CONFIG_BOOTP_SUBNETMASK
98 #define CONFIG_BOOTP_GATEWAY
99 #define CONFIG_BOOTP_HOSTNAME
100 #define CONFIG_BOOTP_BOOTPATH
101 #define CONFIG_BOOTP_BOOTFILESIZE
102
103 #define CONFIG_MAC_PARTITION
104 #define CONFIG_DOS_PARTITION
105
106 /*
107  * enable I2C and select the hardware/software driver
108  */
109 #undef  CONFIG_HARD_I2C         /* I2C with hardware support    */
110 #define CONFIG_SOFT_I2C         /* I2C bit-banged               */
111
112 #define CONFIG_SYS_I2C_SPEED    93000   /* 93 kHz is supposed to work */
113 #define CONFIG_SYS_I2C_SLAVE    0xFE
114
115 #ifdef CONFIG_SOFT_I2C
116 /*
117  * Software (bit-bang) I2C driver configuration
118  */
119 #define PB_SCL          0x00000020      /* PB 26 */
120 #define PB_SDA          0x00000010      /* PB 27 */
121
122 #define I2C_INIT        (immr->im_cpm.cp_pbdir |=  PB_SCL)
123 #define I2C_ACTIVE      (immr->im_cpm.cp_pbdir |=  PB_SDA)
124 #define I2C_TRISTATE    (immr->im_cpm.cp_pbdir &= ~PB_SDA)
125 #define I2C_READ        ((immr->im_cpm.cp_pbdat & PB_SDA) != 0)
126 #define I2C_SDA(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SDA; \
127                         else    immr->im_cpm.cp_pbdat &= ~PB_SDA
128 #define I2C_SCL(bit)    if(bit) immr->im_cpm.cp_pbdat |=  PB_SCL; \
129                         else    immr->im_cpm.cp_pbdat &= ~PB_SCL
130 #define I2C_DELAY       udelay(2)       /* 1/4 I2C clock duration */
131 #endif  /* CONFIG_SOFT_I2C */
132
133 /*-----------------------------------------------------------------------
134  * I2C Configuration
135  */
136
137 #define CONFIG_SYS_I2C_PICIO_ADDR       0x21    /* PCF8574 IO Expander */
138 #define CONFIG_SYS_I2C_RTC_ADDR         0x51    /* PCF8563 RTC */
139
140 /* List of I2C addresses to be verified by POST */
141
142 #define CONFIG_SYS_POST_I2C_ADDRS       {CONFIG_SYS_I2C_PICIO_ADDR,     \
143                                          CONFIG_SYS_I2C_RTC_ADDR,       \
144                                         }
145
146 #define CONFIG_RTC_PCF8563              /* use Philips PCF8563 RTC      */
147
148 #define CONFIG_SYS_DISCOVER_PHY
149 #define CONFIG_MII
150
151 /* Define to allow the user to overwrite serial and ethaddr */
152 #define CONFIG_ENV_OVERWRITE
153
154 /*
155  * Command line configuration.
156  */
157 #include <config_cmd_default.h>
158
159 #define CONFIG_CMD_DATE
160 #define CONFIG_CMD_DHCP
161 #define CONFIG_CMD_I2C
162 #define CONFIG_CMD_IDE
163 #define CONFIG_CMD_MII
164 #define CONFIG_CMD_NFS
165 #define CONFIG_CMD_FAT
166 #define CONFIG_CMD_SNTP
167
168 #ifdef CONFIG_POST
169     #define CONFIG_CMD_DIAG
170 #endif
171
172 /*
173  * Miscellaneous configurable options
174  */
175 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
176 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
177 #if defined(CONFIG_CMD_KGDB)
178 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
179 #else
180 #define CONFIG_SYS_CBSIZE       512             /* Console I/O Buffer Size      */
181 #endif
182 /* Print Buffer Size */
183 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)
184 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
185 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
186
187 #define CONFIG_SYS_MEMTEST_START        0x000400000     /* memtest works on     */
188 #define CONFIG_SYS_MEMTEST_END          0x005C00000     /* 4 ... 92 MB in DRAM  */
189 #define CONFIG_SYS_ALT_MEMTEST 1
190 #define CONFIG_SYS_MEMTEST_SCRATCH      0x90000200      /* using latch as scratch register */
191
192 #define CONFIG_SYS_LOAD_ADDR            0x400000        /* default load address */
193
194 #define CONFIG_SYS_HZ                   1000            /* decrementer freq: 1 ms ticks */
195
196 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 115200 }
197
198 #define CONFIG_SYS_CONSOLE_INFO_QUIET 1
199
200 /*
201  * Low Level Configuration Settings
202  * (address mappings, register initial values, etc.)
203  * You should know what you are doing if you make changes here.
204  */
205 /*-----------------------------------------------------------------------
206  * Internal Memory Mapped Register
207  */
208 #define CONFIG_SYS_IMMR         0xFFF00000
209
210 /*-----------------------------------------------------------------------
211  * Definitions for initial stack pointer and data area (in DPRAM)
212  */
213 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
214 #define CONFIG_SYS_INIT_RAM_SIZE        0x2F00  /* Size of used area in DPRAM   */
215 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
216 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
217
218 /*-----------------------------------------------------------------------
219  * Start addresses for the final memory configuration
220  * (Set up by the startup code)
221  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
222  */
223 #define CONFIG_SYS_SDRAM_BASE           0x00000000
224 #define CONFIG_SYS_FLASH_BASE           0x40000000
225 #define CONFIG_SYS_MONITOR_LEN          (192 << 10)     /* Reserve 192 kB for Monitor   */
226 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
227 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)     /* Reserve 128 kB for malloc()  */
228
229 /*
230  * For booting Linux, the board info and command line data
231  * have to be in the first 8 MB of memory, since this is
232  * the maximum mapped by the Linux kernel during initialization.
233  */
234 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
235
236 /*-----------------------------------------------------------------------
237  * FLASH organization
238  */
239 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
240 #define CONFIG_SYS_MAX_FLASH_SECT       19      /* max number of sectors on one chip    */
241
242 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
243 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
244
245 #define CONFIG_ENV_IS_IN_FLASH  1
246 #define CONFIG_ENV_OFFSET               0x40000 /*   Offset   of Environment Sector     */
247 #define CONFIG_ENV_SIZE         0x1000  /* Total Size of Environment Sector     */
248 #define CONFIG_ENV_SECT_SIZE    0x10000
249
250 /*-----------------------------------------------------------------------
251  * Dynamic MTD partition support
252  */
253 #define MTDPARTS_DEFAULT        "mtdparts=40000000.flash:256k(u-boot)," \
254                                                 "64k(env),"             \
255                                                 "128k(splash),"         \
256                                                 "512k(etc),"            \
257                                                 "64k(hw-info)"
258
259 /*-----------------------------------------------------------------------
260  * Hardware Information Block
261  */
262 #define CONFIG_SYS_HWINFO_OFFSET        0x000F0000      /* offset of HW Info block */
263 #define CONFIG_SYS_HWINFO_SIZE          0x00000100      /* size   of HW Info block */
264 #define CONFIG_SYS_HWINFO_MAGIC 0x4B26500D              /* 'K&P<CR>' */
265
266 /*-----------------------------------------------------------------------
267  * Cache Configuration
268  */
269 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs                  */
270 #if defined(CONFIG_CMD_KGDB)
271 #define CONFIG_SYS_CACHELINE_SHIFT      4       /* log base 2 of the above value        */
272 #endif
273
274 /*-----------------------------------------------------------------------
275  * SYPCR - System Protection Control                            11-9
276  * SYPCR can only be written once after reset!
277  *-----------------------------------------------------------------------
278  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
279  */
280 #define CONFIG_SYS_SYPCR        (SYPCR_SWTC | SYPCR_BMT | SYPCR_BME | SYPCR_SWF | SYPCR_SWP)
281
282 /*-----------------------------------------------------------------------
283  * SIUMCR - SIU Module Configuration                            11-6
284  *-----------------------------------------------------------------------
285  * PCMCIA config., multi-function pin tri-state
286  */
287 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC00 | SIUMCR_DBPC00 | SIUMCR_MLRC00)
288
289 /*-----------------------------------------------------------------------
290  * TBSCR - Time Base Status and Control                         11-26
291  *-----------------------------------------------------------------------
292  * Clear Reference Interrupt Status, Timebase freezing enabled
293  */
294 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
295
296 /*-----------------------------------------------------------------------
297  * RTCSC - Real-Time Clock Status and Control Register          11-27
298  *-----------------------------------------------------------------------
299  */
300 #define CONFIG_SYS_RTCSC        (RTCSC_SEC | RTCSC_ALR | RTCSC_RTF| RTCSC_RTE)
301
302 /*-----------------------------------------------------------------------
303  * PISCR - Periodic Interrupt Status and Control                11-31
304  *-----------------------------------------------------------------------
305  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
306  */
307 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
308
309 /*-----------------------------------------------------------------------
310  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
311  *-----------------------------------------------------------------------
312  * Reset PLL lock status sticky bit, timer expired status bit and timer
313  * interrupt status bit
314  *
315  * If this is a 80 MHz CPU, set PLL multiplication factor to 5 (5*16=80)!
316  */
317 #define CONFIG_SYS_PLPRCR ( (5-1)<<PLPRCR_MF_SHIFT | PLPRCR_TEXPS | PLPRCR_TMIST )
318
319 /*-----------------------------------------------------------------------
320  * SCCR - System Clock and reset Control Register               15-27
321  *-----------------------------------------------------------------------
322  * Set clock output, timebase and RTC source and divider,
323  * power management and some other internal clocks
324  */
325 #define SCCR_MASK       SCCR_EBDF00
326 #define CONFIG_SYS_SCCR (SCCR_TBS | SCCR_EBDF01 |  \
327                          SCCR_COM00   | SCCR_DFSYNC00 | SCCR_DFBRG00  | \
328                          SCCR_DFNL000 | SCCR_DFNH000  | SCCR_DFLCD000 | \
329                          SCCR_DFALCD00)
330
331 /*-----------------------------------------------------------------------
332  * PCMCIA stuff
333  *-----------------------------------------------------------------------
334  *
335  */
336
337 /* KUP4K use both slots, SLOT_A as "primary". */
338 #define CONFIG_PCMCIA_SLOT_A 1
339
340 #define CONFIG_SYS_PCMCIA_MEM_ADDR      (0xE0000000)
341 #define CONFIG_SYS_PCMCIA_MEM_SIZE      ( 64 << 20 )
342 #define CONFIG_SYS_PCMCIA_DMA_ADDR      (0xE4000000)
343 #define CONFIG_SYS_PCMCIA_DMA_SIZE      ( 64 << 20 )
344 #define CONFIG_SYS_PCMCIA_ATTRB_ADDR    (0xE8000000)
345 #define CONFIG_SYS_PCMCIA_ATTRB_SIZE    ( 64 << 20 )
346 #define CONFIG_SYS_PCMCIA_IO_ADDR       (0xEC000000)
347 #define CONFIG_SYS_PCMCIA_IO_SIZE       ( 64 << 20 )
348
349 #define PCMCIA_SOCKETS_NO 2
350 #define PCMCIA_MEM_WIN_NO 8
351 /*-----------------------------------------------------------------------
352  * IDE/ATA stuff (Supports IDE harddisk on PCMCIA Adapter)
353  *-----------------------------------------------------------------------
354  */
355
356 #define CONFIG_IDE_8xx_PCCARD   1       /* Use IDE with PC Card Adapter */
357
358 #undef  CONFIG_IDE_8xx_DIRECT           /* Direct IDE    not supported  */
359 #define CONFIG_IDE_LED          1       /* LED   for ide supported      */
360 #undef  CONFIG_IDE_RESET                /* reset for ide not supported  */
361
362 #define CONFIG_SYS_IDE_MAXBUS           2
363 #define CONFIG_SYS_IDE_MAXDEVICE        4
364
365 #define CONFIG_SYS_ATA_IDE0_OFFSET      0x0000
366
367 #define CONFIG_SYS_ATA_IDE1_OFFSET      (4 * CONFIG_SYS_PCMCIA_MEM_SIZE)
368
369 #define CONFIG_SYS_ATA_BASE_ADDR        CONFIG_SYS_PCMCIA_MEM_ADDR
370
371 /* Offset for data I/O                  */
372 #define CONFIG_SYS_ATA_DATA_OFFSET      (CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
373
374 /* Offset for normal register accesses  */
375 #define CONFIG_SYS_ATA_REG_OFFSET       (2 * CONFIG_SYS_PCMCIA_MEM_SIZE + 0x320)
376
377 /* Offset for alternate registers       */
378 #define CONFIG_SYS_ATA_ALT_OFFSET       0x0100
379
380 /*-----------------------------------------------------------------------
381  *
382  *-----------------------------------------------------------------------
383  *
384  */
385 #define CONFIG_SYS_DER 0
386
387 /*
388  * Init Memory Controller:
389  *
390  * BR0/1 and OR0/1 (FLASH)
391  */
392 #define FLASH_BASE0_PRELIM      0x40000000      /* FLASH bank #0        */
393
394 /* used to re-map FLASH both when starting from SRAM or FLASH:
395  * restrict access enough to keep SRAM working (if any)
396  * but not too much to meddle with FLASH accesses
397  */
398 #define CONFIG_SYS_REMAP_OR_AM          0x80000000      /* OR addr mask */
399 #define CONFIG_SYS_PRELIM_OR_AM 0xE0000000      /* OR addr mask */
400
401 /*
402  * FLASH timing:
403  */
404 #define CONFIG_SYS_OR_TIMING_FLASH      (OR_ACS_DIV2  | OR_CSNT_SAM | \
405                                  OR_SCY_5_CLK | OR_EHTR | OR_BI)
406
407 #define CONFIG_SYS_OR0_REMAP \
408         (CONFIG_SYS_REMAP_OR_AM  | CONFIG_SYS_OR_TIMING_FLASH)
409 #define CONFIG_SYS_OR0_PRELIM \
410         (CONFIG_SYS_PRELIM_OR_AM | CONFIG_SYS_OR_TIMING_FLASH)
411 #define CONFIG_SYS_BR0_PRELIM \
412         ((FLASH_BASE0_PRELIM & BR_BA_MSK) | BR_PS_16 | BR_V )
413
414
415 /* SDRAM timing: Multiplexed addresses, GPL5 output to GPL5_A (don't care)      */
416 #define CONFIG_SYS_OR_TIMING_SDRAM      0x00000A00
417
418 /*
419  * Memory Periodic Timer Prescaler
420  *
421  * The Divider for PTA (refresh timer) configuration is based on an
422  * example SDRAM configuration (64 MBit, one bank). The adjustment to
423  * the number of chip selects (NCS) and the actually needed refresh
424  * rate is done by setting MPTPR.
425  *
426  * PTA is calculated from
427  *      PTA = (gclk * Trefresh) / ((2 ^ (2 * DFBRG)) * PTP * NCS)
428  *
429  *      gclk      CPU clock (not bus clock!)
430  *      Trefresh  Refresh cycle * 4 (four word bursts used)
431  *
432  * 4096  Rows from SDRAM example configuration
433  * 1000  factor s -> ms
434  *   32  PTP (pre-divider from MPTPR) from SDRAM example configuration
435  *    4  Number of refresh cycles per period
436  *   64  Refresh cycle in ms per number of rows
437  * --------------------------------------------
438  * Divider = 4096 * 32 * 1000 / (4 * 64) = 512000
439  *
440  * 50 MHz => 50.000.000 / Divider =  98
441  * 66 Mhz => 66.000.000 / Divider = 129
442  * 80 Mhz => 80.000.000 / Divider = 156
443  */
444 #if   defined(CONFIG_80MHz)
445 #define CONFIG_SYS_MAMR_PTA             156
446 #elif defined(CONFIG_66MHz)
447 #define CONFIG_SYS_MAMR_PTA             129
448 #else           /*   50 MHz */
449 #define CONFIG_SYS_MAMR_PTA              98
450 #endif  /*CONFIG_??MHz */
451
452 /*
453  * For 16 MBit, refresh rates could be 31.3 us
454  * (= 64 ms / 2K = 125 / quad bursts).
455  * For a simpler initialization, 15.6 us is used instead.
456  *
457  * #define CONFIG_SYS_MPTPR_2BK_2K      MPTPR_PTP_DIV32         for 2 banks
458  * #define CONFIG_SYS_MPTPR_1BK_2K      MPTPR_PTP_DIV64         for 1 bank
459  */
460 #define CONFIG_SYS_MPTPR 0x400
461
462 /*
463  * MAMR settings for SDRAM
464  */
465
466 /* 8 column SDRAM */
467 #define CONFIG_SYS_MAMR_8COL 0x68802114
468 /* 9 column SDRAM */
469 #define CONFIG_SYS_MAMR_9COL 0x68904114
470
471 /*
472  * Chip Selects
473  */
474 #define CONFIG_SYS_OR0
475 #define CONFIG_SYS_BR0
476
477 #define CONFIG_SYS_OR1_8COL 0xFF000A00
478 #define CONFIG_SYS_BR1_8COL 0x00000081
479 #define CONFIG_SYS_OR2_8COL 0xFE000A00
480 #define CONFIG_SYS_BR2_8COL 0x01000081
481 #define CONFIG_SYS_OR3_8COL 0xFC000A00
482 #define CONFIG_SYS_BR3_8COL 0x02000081
483
484 #define CONFIG_SYS_OR1_9COL 0xFE000A00
485 #define CONFIG_SYS_BR1_9COL 0x00000081
486 #define CONFIG_SYS_OR2_9COL 0xFE000A00
487 #define CONFIG_SYS_BR2_9COL 0x02000081
488 #define CONFIG_SYS_OR3_9COL 0xFE000A00
489 #define CONFIG_SYS_BR3_9COL 0x04000081
490
491 #define CONFIG_SYS_OR4 0xFFFF8926
492 #define CONFIG_SYS_BR4 0x90000401
493
494 #define CONFIG_SYS_OR5 0xFFC007F0  /* EPSON: 4 MB  17 WS or externel TA */
495 #define CONFIG_SYS_BR5 0x80080801  /* Start at 0x80080000 */
496
497 #define LATCH_ADDR 0x90000200
498
499 #define CONFIG_AUTOBOOT_KEYED           /* use key strings to stop autoboot */
500 #define CONFIG_AUTOBOOT_STOP_STR        "."
501 #define CONFIG_SILENT_CONSOLE           1
502 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* enble null device            */
503 #define CONFIG_VERSION_VARIABLE         1
504
505 /* pass open firmware flat tree */
506 #define CONFIG_OF_LIBFDT        1
507 #define CONFIG_OF_BOARD_SETUP   1
508
509 #endif  /* __CONFIG_H */