sunxi: Add support for using MII phy-s with the GMAC nic
[oweals/u-boot.git] / include / configs / ELPT860.h
1 /*
2 **=====================================================================
3 **
4 ** Copyright (C) 2000, 2001, 2002, 2003
5 ** The LEOX team <team@leox.org>, http://www.leox.org
6 **
7 ** LEOX.org is about the development of free hardware and software resources
8 **   for system on chip.
9 **
10 ** Description: U-Boot port on the LEOX's ELPT860 CPU board
11 ** ~~~~~~~~~~~
12 **
13 **=====================================================================
14 **
15  * SPDX-License-Identifier:     GPL-2.0+
16 **
17 **=====================================================================
18 */
19
20 /*
21  * board/config.h - configuration options, board specific
22  */
23
24 #ifndef __CONFIG_H
25 #define __CONFIG_H
26
27
28 /*
29  * High Level Configuration Options
30  * (easy to change)
31  */
32
33 #define CONFIG_MPC860           1       /* It's a MPC860, in fact a 860T CPU */
34 #define CONFIG_MPC860T          1
35 #define CONFIG_ELPT860          1       /* ...on a LEOX's ELPT860 CPU board */
36
37 #define CONFIG_SYS_TEXT_BASE    0x02000000
38
39 #define CONFIG_8xx_CONS_SMC1    1       /* Console is on SMC1               */
40 #undef    CONFIG_8xx_CONS_SMC2
41 #undef    CONFIG_8xx_CONS_NONE
42
43 #define CONFIG_CLOCKS_IN_MHZ    1  /* Clock passed to Linux (<2.4.5) in MHz */
44 #define CONFIG_8xx_GCLK_FREQ    50000000       /* MPC860T runs at 50MHz */
45
46 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
47
48 #define CONFIG_BOARD_EARLY_INIT_F 1     /* Call board_early_init_f      */
49 #define CONFIG_RESET_PHY_R      1       /* Call reset_phy()             */
50
51 /* BOOT arguments */
52 #define CONFIG_PREBOOT                                                     \
53      "echo;"                                                               \
54      "echo Type \"run nfsboot\" to mount root filesystem over NFS;"        \
55      "echo"
56
57 #undef    CONFIG_BOOTARGS
58
59 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
60     "ramargs=setenv bootargs root=/dev/ram rw\0"                        \
61     "rootargs=setenv rootpath /tftp/${ipaddr}\0"                        \
62     "nfsargs=setenv bootargs root=/dev/nfs rw "                         \
63         "nfsroot=${serverip}:${rootpath}\0"                             \
64     "addip=setenv bootargs ${bootargs} "                                \
65         "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"              \
66         ":${hostname}:eth0:off panic=1\0"                               \
67     "ramboot=tftp 400000 /home/paugaml/pMulti;"                         \
68         "run ramargs;bootm\0"                                           \
69     "nfsboot=tftp 400000 /home/paugaml/uImage;"                         \
70         "run rootargs;run nfsargs;run addip;bootm\0"                    \
71     ""
72 #define CONFIG_BOOTCOMMAND      "run ramboot"
73
74 /*
75  * BOOTP options
76  */
77 #define CONFIG_BOOTP_SUBNETMASK
78 #define CONFIG_BOOTP_GATEWAY
79 #define CONFIG_BOOTP_HOSTNAME
80 #define CONFIG_BOOTP_BOOTPATH
81 #define CONFIG_BOOTP_BOOTFILESIZE
82
83
84 #undef    CONFIG_WATCHDOG               /* watchdog disabled            */
85 #undef    CONFIG_CAN_DRIVER             /* CAN Driver support disabled  */
86 #undef    CONFIG_RTC_MPC8xx             /* internal RTC MPC8xx unused   */
87 #define CONFIG_RTC_DS164x       1       /* RTC is a Dallas DS1646       */
88
89 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
90 #undef    CONFIG_SYS_LOADS_BAUD_CHANGE          /* don't allow baudrate change  */
91
92
93 /*
94  * Command line configuration.
95  */
96 #include <config_cmd_default.h>
97
98 #define CONFIG_CMD_ASKENV
99 #define CONFIG_CMD_DATE
100
101
102 /*
103  * Miscellaneous configurable options
104  */
105 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
106 #define CONFIG_SYS_PROMPT     "LEOX_elpt860: " /* Monitor Command Prompt        */
107
108 #if defined(CONFIG_CMD_KGDB)
109 #  define CONFIG_SYS_CBSIZE     1024            /* Console I/O Buffer Size      */
110 #else
111 #  define CONFIG_SYS_CBSIZE      256            /* Console I/O Buffer Size      */
112 #endif
113
114 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
115 #define CONFIG_SYS_MAXARGS        16            /* max number of command args   */
116 #define CONFIG_SYS_BARGSIZE       CONFIG_SYS_CBSIZE     /* Boot Argument Buffer Size    */
117
118 #define CONFIG_SYS_MEMTEST_START        0x00400000      /* memtest works on     */
119 #define CONFIG_SYS_MEMTEST_END          0x00C00000      /* 4 ... 12 MB in DRAM  */
120
121 #define CONFIG_SYS_LOAD_ADDR            0x00100000      /* default load address */
122
123 /*
124  * Environment Variables and Storages
125  */
126 #define CONFIG_ENV_OVERWRITE    1  /* Allow Overwrite of serial# & ethaddr */
127
128 #undef    CONFIG_ENV_IS_IN_NVRAM               /* Environment is in NVRAM       */
129 #undef    CONFIG_ENV_IS_IN_EEPROM              /* Environment is in I2C EEPROM  */
130 #define CONFIG_ENV_IS_IN_FLASH  1      /* Environment is in FLASH       */
131
132 #define CONFIG_BAUDRATE         9600   /* console baudrate = 9600 bps   */
133
134 #define CONFIG_ETHADDR          00:01:77:00:60:40
135 #define CONFIG_IPADDR           192.168.0.30
136 #define CONFIG_NETMASK          255.255.255.0
137
138 #define CONFIG_SERVERIP         192.168.0.1
139 #define CONFIG_GATEWAYIP        192.168.0.1
140
141 /*
142  * Low Level Configuration Settings
143  * (address mappings, register initial values, etc.)
144  * You should know what you are doing if you make changes here.
145  */
146
147 /*-----------------------------------------------------------------------
148  * Internal Memory Mapped Register
149  */
150 #define CONFIG_SYS_IMMR         0xFF000000
151
152 /*-----------------------------------------------------------------------
153  * Definitions for initial stack pointer and data area (in DPRAM)
154  */
155 #define CONFIG_SYS_INIT_RAM_ADDR        CONFIG_SYS_IMMR
156 #define CONFIG_SYS_INIT_RAM_SIZE        0x2F00  /* Size of used area in DPRAM   */
157 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
158 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
159
160 /*-----------------------------------------------------------------------
161  * Start addresses for the final memory configuration
162  * (Set up by the startup code)
163  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
164  */
165 #define CONFIG_SYS_SDRAM_BASE           0x00000000
166 #define CONFIG_SYS_FLASH_BASE           0x02000000
167 #define CONFIG_SYS_NVRAM_BASE           0x03000000
168
169 #if defined(CONFIG_ENV_IS_IN_FLASH)
170 #  if defined(DEBUG)
171 #    define CONFIG_SYS_MONITOR_LEN      (320 << 10)  /* Reserve 320 kB for Monitor  */
172 #  else
173 #    define CONFIG_SYS_MONITOR_LEN      (256 << 10)  /* Reserve 256 kB for Monitor  */
174 #  endif
175 #else
176 #  if defined(DEBUG)
177 #    define CONFIG_SYS_MONITOR_LEN      (256 << 10)  /* Reserve 256 kB for Monitor  */
178 #  else
179 #    define CONFIG_SYS_MONITOR_LEN      (192 << 10)  /* Reserve 192 kB for Monitor  */
180 #  endif
181 #endif
182
183 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
184 #define CONFIG_SYS_MALLOC_LEN           (128 << 10)  /* Reserve 128 kB for malloc() */
185
186 /*
187  * For booting Linux, the board info and command line data
188  * have to be in the first 8 MB of memory, since this is
189  * the maximum mapped by the Linux kernel during initialization.
190  */
191 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)    /* Initial Memory map for Linux */
192
193 /*-----------------------------------------------------------------------
194  * FLASH organization
195  */
196 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks        */
197 #define CONFIG_SYS_MAX_FLASH_SECT       8       /* max number of sectors on one chip */
198
199 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)   */
200 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)   */
201
202 #if defined(CONFIG_ENV_IS_IN_FLASH)
203 #  define CONFIG_ENV_OFFSET     0x10000 /* Offset   of Environment Sector    */
204 #  define CONFIG_ENV_SIZE               0x10000 /* Total Size of Environment Sector  */
205 #endif
206
207 /*-----------------------------------------------------------------------
208  * NVRAM organization
209  */
210 #define CONFIG_SYS_NVRAM_BASE_ADDR      CONFIG_SYS_NVRAM_BASE /* Base address of NVRAM area */
211 #define CONFIG_SYS_NVRAM_SIZE           ((128*1024)-8) /* clock regs resident in the */
212                                                /*   8 top NVRAM locations    */
213
214 #if defined(CONFIG_ENV_IS_IN_NVRAM)
215 #  define CONFIG_ENV_ADDR               CONFIG_SYS_NVRAM_BASE /* Base address of NVRAM area */
216 #  define CONFIG_ENV_SIZE               0x4000  /* Total Size of Environment Sector  */
217 #endif
218
219 /*-----------------------------------------------------------------------
220  * Cache Configuration
221  */
222 #define CONFIG_SYS_CACHELINE_SIZE       16      /* For all MPC8xx CPUs               */
223
224 #if defined(CONFIG_CMD_KGDB)
225 #  define CONFIG_SYS_CACHELINE_SHIFT     4      /* log base 2 of the above value     */
226 #endif
227
228 /*-----------------------------------------------------------------------
229  * SYPCR - System Protection Control                            11-9
230  * SYPCR can only be written once after reset!
231  *-----------------------------------------------------------------------
232  * Software & Bus Monitor Timer max, Bus Monitor enable, SW Watchdog freeze
233  */
234 #if defined(CONFIG_WATCHDOG)
235 #  define CONFIG_SYS_SYPCR      (SYPCR_SWTC | SYPCR_BMT  | SYPCR_BME | SYPCR_SWF | \
236                          SYPCR_SWE  | SYPCR_SWRI | SYPCR_SWP)
237 #else
238 #  define CONFIG_SYS_SYPCR      (SYPCR_SWTC | SYPCR_BMT  | SYPCR_BME | SYPCR_SWF | \
239                                                    SYPCR_SWP)
240 #endif
241
242 /*-----------------------------------------------------------------------
243  * SUMCR - SIU Module Configuration                             11-6
244  *-----------------------------------------------------------------------
245  * PCMCIA config., multi-function pin tri-state
246  */
247 #define CONFIG_SYS_SIUMCR       (SIUMCR_DBGC11)
248
249 /*-----------------------------------------------------------------------
250  * TBSCR - Time Base Status and Control                         11-26
251  *-----------------------------------------------------------------------
252  * Clear Reference Interrupt Status, Timebase freezing enabled
253  */
254 #define CONFIG_SYS_TBSCR        (TBSCR_REFA | TBSCR_REFB | TBSCR_TBF)
255
256 /*-----------------------------------------------------------------------
257  * RTCSC - Real-Time Clock Status and Control Register          11-27
258  *-----------------------------------------------------------------------
259  * Once-per-Second Interrupt, Alarm Interrupt, RTC freezing enabled, RTC
260  *  enabled
261  */
262 #define CONFIG_SYS_RTCSC        (RTCSC_SEC | RTCSC_ALR | RTCSC_RTF| RTCSC_RTE)
263
264 /*-----------------------------------------------------------------------
265  * PISCR - Periodic Interrupt Status and Control                11-31
266  *-----------------------------------------------------------------------
267  * Clear Periodic Interrupt Status, Interrupt Timer freezing enabled
268  */
269 #define CONFIG_SYS_PISCR        (PISCR_PS | PISCR_PITF)
270
271 /*-----------------------------------------------------------------------
272  * PLPRCR - PLL, Low-Power, and Reset Control Register          15-30
273  *-----------------------------------------------------------------------
274  * Reset PLL lock status sticky bit, timer expired status bit and timer
275  * interrupt status bit - leave PLL multiplication factor unchanged !
276  */
277 #define CONFIG_SYS_PLPRCR       (PLPRCR_SPLSS | PLPRCR_TEXPS | PLPRCR_TMIST)
278
279 /*-----------------------------------------------------------------------
280  * SCCR - System Clock and reset Control Register               15-27
281  *-----------------------------------------------------------------------
282  * Set clock output, timebase and RTC source and divider,
283  * power management and some other internal clocks
284  */
285 #define SCCR_MASK        SCCR_EBDF11
286 #define CONFIG_SYS_SCCR (SCCR_TBS     | \
287                          SCCR_COM00   | SCCR_DFSYNC00 | SCCR_DFBRG00  | \
288                          SCCR_DFNL000 | SCCR_DFNH000  | SCCR_DFLCD000 | \
289                          SCCR_DFALCD00)
290
291 /*-----------------------------------------------------------------------
292  * Chip Selects + SDRAM timings + Memory Periodic Timer Prescaler
293  *-----------------------------------------------------------------------
294  *
295  */
296 #ifdef DEBUG
297 #  define CONFIG_SYS_DER                0xFFE7400F      /* Debug Enable Register */
298 #else
299 #  define CONFIG_SYS_DER                0
300 #endif
301
302 /*
303  * Init Memory Controller:
304  * ~~~~~~~~~~~~~~~~~~~~~~
305  *
306  * BR0 and OR0 (FLASH)
307  */
308
309 #define FLASH_BASE0_PRELIM      CONFIG_SYS_FLASH_BASE   /* FLASH bank #0          */
310
311 /* used to re-map FLASH both when starting from SRAM or FLASH:
312  * restrict access enough to keep SRAM working (if any)
313  * but not too much to meddle with FLASH accesses
314  */
315 #define CONFIG_SYS_PRELIM_OR_AM 0xFF000000      /* 16 MB between each CSx */
316
317 /* FLASH timing: ACS = 11, TRLX = 0, CSNT = 0, SCY = 8, EHTR = 0          */
318 #define CONFIG_SYS_OR_TIMING_FLASH      (OR_ACS_DIV2 | OR_BI | OR_SCY_8_CLK)
319
320 #define CONFIG_SYS_OR0_PRELIM   (CONFIG_SYS_PRELIM_OR_AM | CONFIG_SYS_OR_TIMING_FLASH)
321 #define CONFIG_SYS_BR0_PRELIM   ((FLASH_BASE0_PRELIM & BR_BA_MSK) | BR_PS_8 | BR_V )
322
323 /*
324  * BR1 and OR1 (SDRAM)
325  *
326  */
327 #define SDRAM_BASE1_PRELIM      CONFIG_SYS_SDRAM_BASE   /* SDRAM bank #0        */
328 #define SDRAM_MAX_SIZE          0x02000000      /* 32 MB MAX for CS1    */
329
330 /* SDRAM timing:                                                        */
331 #define CONFIG_SYS_OR_TIMING_SDRAM      0x00000000
332
333 #define CONFIG_SYS_OR1_PRELIM   ((2 * CONFIG_SYS_PRELIM_OR_AM) | CONFIG_SYS_OR_TIMING_SDRAM )
334 #define CONFIG_SYS_BR1_PRELIM   ((SDRAM_BASE1_PRELIM & BR_BA_MSK) | BR_MS_UPMA | BR_V )
335
336 /*
337  * BR2 and OR2 (NVRAM)
338  *
339  */
340 #define NVRAM_BASE1_PRELIM      CONFIG_SYS_NVRAM_BASE   /* NVRAM bank #0        */
341 #define NVRAM_MAX_SIZE          0x00020000      /* 128 KB MAX for CS2   */
342
343 #define CONFIG_SYS_OR2_PRELIM           0xFFF80160
344 #define CONFIG_SYS_BR2_PRELIM   ((NVRAM_BASE1_PRELIM & BR_BA_MSK) | BR_PS_8 | BR_V )
345
346 /*
347  * Memory Periodic Timer Prescaler
348  */
349
350 /* periodic timer for refresh */
351 #define CONFIG_SYS_MAMR_PTA             97     /* start with divider for 100 MHz */
352
353 /* refresh rate 15.6 us (= 64 ms / 4K = 62.4 / quad bursts) for <= 128 MBit */
354 #define CONFIG_SYS_MPTPR_2BK_4K MPTPR_PTP_DIV16   /* setting for 2 banks */
355 #define CONFIG_SYS_MPTPR_1BK_4K MPTPR_PTP_DIV32   /* setting for 1 bank  */
356
357 /* refresh rate 7.8 us (= 64 ms / 8K = 31.2 / quad bursts) for 256 MBit  */
358 #define CONFIG_SYS_MPTPR_2BK_8K MPTPR_PTP_DIV8    /* setting for 2 banks */
359 #define CONFIG_SYS_MPTPR_1BK_8K MPTPR_PTP_DIV16   /* setting for 1 bank  */
360
361 /*
362  * MAMR settings for SDRAM
363  */
364
365 /* 8 column SDRAM */
366 #define CONFIG_SYS_MAMR_8COL    ((CONFIG_SYS_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE       | \
367                          MAMR_AMA_TYPE_0 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A11 | \
368                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
369 /* 9 column SDRAM */
370 #define CONFIG_SYS_MAMR_9COL    ((CONFIG_SYS_MAMR_PTA << MAMR_PTA_SHIFT)  | MAMR_PTAE       | \
371                          MAMR_AMA_TYPE_1 | MAMR_DSA_1_CYCL | MAMR_G0CLA_A10 | \
372                          MAMR_RLFA_1X    | MAMR_WLFA_1X    | MAMR_TLFA_4X)
373
374 #endif  /* __CONFIG_H */