include/configs/CU824.h

   1 /*
   2  * (C) Copyright 2001-2005
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 /*
   9  *
  10  * Configuration settings for the CU824 board.
  11  *
  12  */
  13
  14 /* ------------------------------------------------------------------------- */
  15
  16 /*
  17  * board/config.h - configuration options, board specific
  18  */
  19
  20 #ifndef __CONFIG_H
  21 #define __CONFIG_H
  22
  23 /*
  24  * High Level Configuration Options
  25  * (easy to change)
  26  */
  27
  28 #define CONFIG_MPC824X          1
  29 #define CONFIG_MPC8240          1
  30 #define CONFIG_CU824            1
  31
  32 #define CONFIG_SYS_TEXT_BASE    0xFFF00000
  33
  34 #define CONFIG_CONS_INDEX       1
  35 #define CONFIG_BAUDRATE         9600
  36
  37 #define CONFIG_PREBOOT  "echo;echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;echo"
  38
  39 #define CONFIG_BOOTCOMMAND      "bootm FE020000"        /* autoboot command     */
  40 #define CONFIG_BOOTDELAY        5
  41
  42 /*
  43  * BOOTP options
  44  */
  45 #define CONFIG_BOOTP_SUBNETMASK
  46 #define CONFIG_BOOTP_GATEWAY
  47 #define CONFIG_BOOTP_HOSTNAME
  48 #define CONFIG_BOOTP_BOOTPATH
  49 #define CONFIG_BOOTP_BOOTFILESIZE
  50
  51
  52 #define CONFIG_TIMESTAMP                /* Print image info with timestamp */
  53
  54
  55 /*
  56  * Command line configuration.
  57  */
  58 #include <config_cmd_default.h>
  59
  60 #define CONFIG_CMD_BEDBUG
  61 #define CONFIG_CMD_DHCP
  62 #define CONFIG_CMD_PCI
  63 #define CONFIG_CMD_NFS
  64 #define CONFIG_CMD_SNTP
  65
  66
  67 /*
  68  * Miscellaneous configurable options
  69  */
  70 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
  71 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
  72
  73 #if 1
  74 #define CONFIG_SYS_HUSH_PARSER          1       /* use "hush" command parser    */
  75 #endif
  76
  77 /* Print Buffer Size
  78  */
  79 #define CONFIG_SYS_PBSIZE       (CONFIG_SYS_CBSIZE + sizeof(CONFIG_SYS_PROMPT) + 16)
  80
  81 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
  82 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
  83 #define CONFIG_SYS_LOAD_ADDR    0x00100000      /* Default load address         */
  84
  85 /*-----------------------------------------------------------------------
  86  * Start addresses for the final memory configuration
  87  * (Set up by the startup code)
  88  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
  89  */
  90 #define CONFIG_SYS_SDRAM_BASE       0x00000000
  91 #define CONFIG_SYS_FLASH_BASE       0xFF000000
  92
  93 #define CONFIG_SYS_RESET_ADDRESS   0xFFF00100
  94
  95 #define CONFIG_SYS_EUMB_ADDR        0xFCE00000
  96
  97 #define CONFIG_SYS_MONITOR_BASE    CONFIG_SYS_TEXT_BASE
  98
  99 #define CONFIG_SYS_MONITOR_LEN      (256 << 10) /* Reserve 256 kB for Monitor   */
 100 #define CONFIG_SYS_MALLOC_LEN       (128 << 10) /* Reserve 128 kB for malloc()  */
 101
 102 #define CONFIG_SYS_MEMTEST_START   0x00004000   /* memtest works on             */
 103 #define CONFIG_SYS_MEMTEST_END      0x02000000  /* 0 ... 32 MB in DRAM          */
 104
 105         /* Maximum amount of RAM.
 106          */
 107 #define CONFIG_SYS_MAX_RAM_SIZE    0x10000000
 108
 109
 110 #if CONFIG_SYS_MONITOR_BASE >= CONFIG_SYS_FLASH_BASE
 111 #undef CONFIG_SYS_RAMBOOT
 112 #else
 113 #define CONFIG_SYS_RAMBOOT
 114 #endif
 115
 116
 117 /*-----------------------------------------------------------------------
 118  * Definitions for initial stack pointer and data area
 119  */
 120
 121 #define CONFIG_SYS_INIT_RAM_ADDR     0x40000000
 122 #define CONFIG_SYS_INIT_RAM_SIZE      0x1000
 123 #define CONFIG_SYS_GBL_DATA_OFFSET  (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
 124
 125 /*
 126  * NS16550 Configuration
 127  */
 128 #define CONFIG_SYS_NS16550
 129 #define CONFIG_SYS_NS16550_SERIAL
 130
 131 #define CONFIG_SYS_NS16550_REG_SIZE     4
 132
 133 #define CONFIG_SYS_NS16550_CLK          (14745600 / 2)
 134
 135 #define CONFIG_SYS_NS16550_COM1 0xFE800080
 136 #define CONFIG_SYS_NS16550_COM2 0xFE8000C0
 137
 138 /*
 139  * Low Level Configuration Settings
 140  * (address mappings, register initial values, etc.)
 141  * You should know what you are doing if you make changes here.
 142  * For the detail description refer to the MPC8240 user's manual.
 143  */
 144
 145 #define CONFIG_SYS_CLK_FREQ  33000000
 146 #define CONFIG_SYS_HZ                1000
 147
 148         /* Bit-field values for MCCR1.
 149          */
 150 #define CONFIG_SYS_ROMNAL           0
 151 #define CONFIG_SYS_ROMFAL           7
 152
 153         /* Bit-field values for MCCR2.
 154          */
 155 #define CONFIG_SYS_REFINT           430     /* Refresh interval                 */
 156
 157         /* Burst To Precharge. Bits of this value go to MCCR3 and MCCR4.
 158          */
 159 #define CONFIG_SYS_BSTOPRE          192
 160
 161         /* Bit-field values for MCCR3.
 162          */
 163 #define CONFIG_SYS_REFREC           2       /* Refresh to activate interval     */
 164 #define CONFIG_SYS_RDLAT            3       /* Data latancy from read command   */
 165
 166         /* Bit-field values for MCCR4.
 167          */
 168 #define CONFIG_SYS_PRETOACT         2       /* Precharge to activate interval   */
 169 #define CONFIG_SYS_ACTTOPRE         5       /* Activate to Precharge interval   */
 170 #define CONFIG_SYS_SDMODE_CAS_LAT  2        /* SDMODE CAS latancy               */
 171 #define CONFIG_SYS_SDMODE_WRAP      0       /* SDMODE wrap type                 */
 172 #define CONFIG_SYS_SDMODE_BURSTLEN 2        /* SDMODE Burst length              */
 173 #define CONFIG_SYS_ACTORW           2
 174 #define CONFIG_SYS_REGISTERD_TYPE_BUFFER 1
 175
 176 /* Memory bank settings.
 177  * Only bits 20-29 are actually used from these vales to set the
 178  * start/end addresses. The upper two bits will always be 0, and the lower
 179  * 20 bits will be 0x00000 for a start address, or 0xfffff for an end
 180  * address. Refer to the MPC8240 book.
 181  */
 182
 183 #define CONFIG_SYS_BANK0_START      0x00000000
 184 #define CONFIG_SYS_BANK0_END        (CONFIG_SYS_MAX_RAM_SIZE - 1)
 185 #define CONFIG_SYS_BANK0_ENABLE    1
 186 #define CONFIG_SYS_BANK1_START      0x3ff00000
 187 #define CONFIG_SYS_BANK1_END        0x3fffffff
 188 #define CONFIG_SYS_BANK1_ENABLE    0
 189 #define CONFIG_SYS_BANK2_START      0x3ff00000
 190 #define CONFIG_SYS_BANK2_END        0x3fffffff
 191 #define CONFIG_SYS_BANK2_ENABLE    0
 192 #define CONFIG_SYS_BANK3_START      0x3ff00000
 193 #define CONFIG_SYS_BANK3_END        0x3fffffff
 194 #define CONFIG_SYS_BANK3_ENABLE    0
 195 #define CONFIG_SYS_BANK4_START      0x3ff00000
 196 #define CONFIG_SYS_BANK4_END        0x3fffffff
 197 #define CONFIG_SYS_BANK4_ENABLE    0
 198 #define CONFIG_SYS_BANK5_START      0x3ff00000
 199 #define CONFIG_SYS_BANK5_END        0x3fffffff
 200 #define CONFIG_SYS_BANK5_ENABLE    0
 201 #define CONFIG_SYS_BANK6_START      0x3ff00000
 202 #define CONFIG_SYS_BANK6_END        0x3fffffff
 203 #define CONFIG_SYS_BANK6_ENABLE    0
 204 #define CONFIG_SYS_BANK7_START      0x3ff00000
 205 #define CONFIG_SYS_BANK7_END        0x3fffffff
 206 #define CONFIG_SYS_BANK7_ENABLE    0
 207
 208 #define CONFIG_SYS_ODCR     0xff
 209
 210 #define CONFIG_SYS_IBAT0L  (CONFIG_SYS_SDRAM_BASE | BATL_PP_10 | BATL_MEMCOHERENCE)
 211 #define CONFIG_SYS_IBAT0U  (CONFIG_SYS_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
 212
 213 #define CONFIG_SYS_IBAT1L  (CONFIG_SYS_INIT_RAM_ADDR | BATL_PP_10 | BATL_MEMCOHERENCE)
 214 #define CONFIG_SYS_IBAT1U  (CONFIG_SYS_INIT_RAM_ADDR | BATU_BL_128K | BATU_VS | BATU_VP)
 215
 216 #define CONFIG_SYS_IBAT2L  (0x80000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
 217 #define CONFIG_SYS_IBAT2U  (0x80000000 | BATU_BL_256M | BATU_VS | BATU_VP)
 218
 219 #define CONFIG_SYS_IBAT3L  (0xFC000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
 220 #define CONFIG_SYS_IBAT3U  (0xFC000000 | BATU_BL_64M | BATU_VS | BATU_VP)
 221
 222 #define CONFIG_SYS_DBAT0L  CONFIG_SYS_IBAT0L
 223 #define CONFIG_SYS_DBAT0U  CONFIG_SYS_IBAT0U
 224 #define CONFIG_SYS_DBAT1L  CONFIG_SYS_IBAT1L
 225 #define CONFIG_SYS_DBAT1U  CONFIG_SYS_IBAT1U
 226 #define CONFIG_SYS_DBAT2L  CONFIG_SYS_IBAT2L
 227 #define CONFIG_SYS_DBAT2U  CONFIG_SYS_IBAT2U
 228 #define CONFIG_SYS_DBAT3L  CONFIG_SYS_IBAT3L
 229 #define CONFIG_SYS_DBAT3U  CONFIG_SYS_IBAT3U
 230
 231 /*
 232  * For booting Linux, the board info and command line data
 233  * have to be in the first 8 MB of memory, since this is
 234  * the maximum mapped by the Linux kernel during initialization.
 235  */
 236 #define CONFIG_SYS_BOOTMAPSZ        (8 << 20)   /* Initial Memory map for Linux */
 237
 238 /*-----------------------------------------------------------------------
 239  * FLASH organization
 240  */
 241 #define CONFIG_SYS_MAX_FLASH_BANKS      2       /* Max number of flash banks            */
 242 #define CONFIG_SYS_MAX_FLASH_SECT       39      /* Max number of sectors in one bank    */
 243
 244 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 245 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
 246
 247         /* Warining: environment is not EMBEDDED in the U-Boot code.
 248          * It's stored in flash separately.
 249          */
 250 #define CONFIG_ENV_IS_IN_FLASH      1
 251 #if 0
 252 #define CONFIG_ENV_ADDR         0xFF008000
 253 #define CONFIG_ENV_SIZE         0x8000  /* Size of the Environment Sector       */
 254 #else
 255 #define CONFIG_ENV_ADDR         0xFFFC0000
 256 #define CONFIG_ENV_SIZE         0x4000  /* Size of the Environment              */
 257 #define CONFIG_ENV_OFFSET               0       /* starting right at the beginning      */
 258 #define CONFIG_ENV_SECT_SIZE    0x40000 /* Size of the Environment Sector       */
 259 #endif
 260
 261 /*-----------------------------------------------------------------------
 262  * Cache Configuration
 263  */
 264 #define CONFIG_SYS_CACHELINE_SIZE       32
 265 #if defined(CONFIG_CMD_KGDB)
 266 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value        */
 267 #endif
 268
 269 /*-----------------------------------------------------------------------
 270  * PCI stuff
 271  *-----------------------------------------------------------------------
 272  */
 273 #define CONFIG_PCI                      /* include pci support                  */
 274 #define CONFIG_PCI_INDIRECT_BRIDGE      /* indirect PCI bridge support */
 275 #undef CONFIG_PCI_PNP
 276
 277
 278 #define CONFIG_TULIP
 279 #define CONFIG_TULIP_USE_IO
 280
 281 #define CONFIG_SYS_ETH_DEV_FN        0x7800
 282 #define CONFIG_SYS_ETH_IOBASE        0x00104000
 283
 284 #define CONFIG_EEPRO100
 285 #define CONFIG_SYS_RX_ETH_BUFFER        8               /* use 8 rx buffer on eepro100  */
 286 #define PCI_ENET0_IOADDR        0x00104000
 287 #define PCI_ENET0_MEMADDR       0x80000000
 288 #endif  /* __CONFIG_H */