ARMV7: AM3517/05: Add support for CraneBoard.
[oweals/u-boot.git] / include / configs / AR405.h
1 /*
2  * (C) Copyright 2001-2004
3  * Stefan Roese, esd gmbh germany, stefan.roese@esd-electronics.com
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /*
25  * board/config.h - configuration options, board specific
26  */
27
28 #ifndef __CONFIG_H
29 #define __CONFIG_H
30
31 /*
32  * High Level Configuration Options
33  * (easy to change)
34  */
35
36 #define CONFIG_405GP            1       /* This is a PPC405GP CPU       */
37 #define CONFIG_4xx              1       /* ...member of PPC4xx family   */
38 #define CONFIG_AR405            1       /* ...on a AR405 board          */
39
40 #define CONFIG_SYS_TEXT_BASE    0xFFFA0000
41
42 #define CONFIG_BOARD_EARLY_INIT_F 1     /* call board_early_init_f()    */
43
44 #define CONFIG_SYS_CLK_FREQ     33000000 /* external frequency to pll   */
45
46 #define CONFIG_BOARD_TYPES      1       /* support board types          */
47
48 #define CONFIG_BAUDRATE         9600
49 #define CONFIG_BOOTDELAY        3       /* autoboot after 3 seconds     */
50
51 #if 1
52 #define CONFIG_BOOTCOMMAND      "bootm fff00000" /* autoboot command    */
53 #else
54 #define CONFIG_BOOTCOMMAND      "bootp" /* autoboot command             */
55 #endif
56
57 #if 0
58 #define CONFIG_BOOTARGS         "root=/dev/nfs "                        \
59     "ip=192.168.2.176:192.168.2.190:192.168.2.79:255.255.255.0 "        \
60     "nfsroot=192.168.2.190:/home/stefan/cpci405/target_ftest4"
61 #else
62 #define CONFIG_BOOTARGS         "root=/dev/hda1 "                       \
63     "ip=192.168.2.176:192.168.2.190:192.168.2.79:255.255.255.0"
64
65 #endif
66
67 #define CONFIG_PREBOOT                  /* enable preboot variable      */
68
69 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download  */
70 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change        */
71
72 #define CONFIG_PPC4xx_EMAC
73 #define CONFIG_MII              1       /* MII PHY management           */
74 #define CONFIG_PHY_ADDR         0       /* PHY address                  */
75 #define CONFIG_LXT971_NO_SLEEP  1       /* disable sleep mode in LXT971 */
76 #define CONFIG_NET_MULTI
77
78
79 /*
80  * BOOTP options
81  */
82 #define CONFIG_BOOTP_BOOTFILESIZE
83 #define CONFIG_BOOTP_BOOTPATH
84 #define CONFIG_BOOTP_GATEWAY
85 #define CONFIG_BOOTP_HOSTNAME
86
87
88 /*
89  * Command line configuration.
90  */
91 #include <config_cmd_default.h>
92
93 #define CONFIG_CMD_DHCP
94 #define CONFIG_CMD_PCI
95 #define CONFIG_CMD_IRQ
96 #define CONFIG_CMD_ELF
97 #define CONFIG_CMD_MII
98 #undef CONFIG_CMD_NFS
99 #define CONFIG_CMD_PING
100 #define CONFIG_CMD_BSP
101
102
103 #undef CONFIG_WATCHDOG                  /* watchdog disabled            */
104
105 #define CONFIG_SDRAM_BANK0      1       /* init onboard SDRAM bank 0    */
106
107 /*
108  * Miscellaneous configurable options
109  */
110 #define CONFIG_SYS_LONGHELP                     /* undef to save memory         */
111 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt       */
112 #if defined(CONFIG_CMD_KGDB)
113 #define CONFIG_SYS_CBSIZE       1024            /* Console I/O Buffer Size      */
114 #else
115 #define CONFIG_SYS_CBSIZE       256             /* Console I/O Buffer Size      */
116 #endif
117 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
118 #define CONFIG_SYS_MAXARGS      16              /* max number of command args   */
119 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
120
121 #define CONFIG_SYS_DEVICE_NULLDEV       1       /* include nulldev device       */
122
123 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1       /* don't print console @ startup*/
124
125 #define CONFIG_AUTO_COMPLETE    1       /* add autocompletion support   */
126 #define CONFIG_LOOPW            1       /* enable loopw command         */
127 #define CONFIG_MX_CYCLIC        1       /* enable mdc/mwc commands      */
128
129 #define CONFIG_SYS_MEMTEST_START        0x0400000       /* memtest works on     */
130 #define CONFIG_SYS_MEMTEST_END          0x0C00000       /* 4 ... 12 MB in DRAM  */
131
132 #define CONFIG_CONS_INDEX       1       /* Use UART0                    */
133 #define CONFIG_SYS_NS16550
134 #define CONFIG_SYS_NS16550_SERIAL
135 #define CONFIG_SYS_NS16550_REG_SIZE     1
136 #define CONFIG_SYS_NS16550_CLK          get_serial_clock()
137
138 #define CONFIG_SYS_EXT_SERIAL_CLOCK     14745600 /* use external serial clock   */
139
140 /* The following table includes the supported baudrates */
141 #define CONFIG_SYS_BAUDRATE_TABLE       \
142         { 300, 600, 1200, 2400, 4800, 9600, 19200, 38400,     \
143          57600, 115200, 230400, 460800, 921600 }
144
145 #define CONFIG_SYS_LOAD_ADDR    0x100000        /* default load address */
146 #define CONFIG_SYS_EXTBDINFO    1               /* To use extended board_into (bd_t) */
147
148 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1 ms ticks */
149
150 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
151
152 /*-----------------------------------------------------------------------
153  * PCI stuff
154  *-----------------------------------------------------------------------
155  */
156 #define PCI_HOST_ADAPTER 0              /* configure ar pci adapter     */
157 #define PCI_HOST_FORCE  1               /* configure as pci host        */
158 #define PCI_HOST_AUTO   2               /* detected via arbiter enable  */
159
160 #define CONFIG_PCI                      /* include pci support          */
161 #define CONFIG_PCI_HOST PCI_HOST_FORCE  /* select pci host function     */
162 #define CONFIG_PCI_PNP                  /* do pci plug-and-play         */
163                                         /* resource configuration       */
164
165 #define CONFIG_PCI_SCAN_SHOW            /* print pci devices @ startup  */
166
167 #define CONFIG_PCI_CONFIG_HOST_BRIDGE 1 /* don't skip host bridge config*/
168
169 #define CONFIG_PCI_BOOTDELAY    0       /* enable pci bootdelay variable*/
170
171 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x12FE   /* PCI Vendor ID: esd gmbh      */
172 #define CONFIG_SYS_PCI_SUBSYS_DEVICEID 0x0403   /* PCI Device ID: ARISTO405     */
173 #define CONFIG_SYS_PCI_PTM1LA   0x00000000      /* point to sdram               */
174 #define CONFIG_SYS_PCI_PTM1MS   0x80000001      /* 2GB, enable hard-wired to 1  */
175 #define CONFIG_SYS_PCI_PTM1PCI 0x00000000       /* Host: use this pci address   */
176 #define CONFIG_SYS_PCI_PTM2LA   0xfff00000      /* point to flash               */
177 #define CONFIG_SYS_PCI_PTM2MS   0xfff00001      /* 1MB, enable                  */
178 #define CONFIG_SYS_PCI_PTM2PCI 0x04000000       /* Host: use this pci address   */
179
180 /*-----------------------------------------------------------------------
181  * Start addresses for the final memory configuration
182  * (Set up by the startup code)
183  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
184  */
185 #define CONFIG_SYS_SDRAM_BASE           0x00000000
186 #define CONFIG_SYS_FLASH_BASE           CONFIG_SYS_MONITOR_BASE
187 #define CONFIG_SYS_MONITOR_BASE         CONFIG_SYS_TEXT_BASE
188 #define CONFIG_SYS_MONITOR_LEN          (~(CONFIG_SYS_TEXT_BASE) + 1)
189 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 kB for malloc()  */
190
191 /*
192  * For booting Linux, the board info and command line data
193  * have to be in the first 8 MB of memory, since this is
194  * the maximum mapped by the Linux kernel during initialization.
195  */
196 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
197 /*-----------------------------------------------------------------------
198  * FLASH organization
199  */
200 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
201 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
202
203 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
204 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms)      */
205
206 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned short  /* flash word size (width)      */
207 #define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
208 #define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
209 /*
210  * The following defines are added for buggy IOP480 byte interface.
211  * All other boards should use the standard values (CPCI405 etc.)
212  */
213 #define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
214 #define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
215 #define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
216
217 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
218
219 #define CONFIG_ENV_IS_IN_FLASH  1
220 #define CONFIG_ENV_ADDR         (CONFIG_SYS_MONITOR_BASE - CONFIG_ENV_SECT_SIZE)
221 #define CONFIG_ENV_SECT_SIZE    0x10000 /* see README - env sector total size   */
222 #define CONFIG_ENV_SIZE         0x04000         /* Size of Environment          */
223
224 #define CONFIG_ENV_ADDR_REDUND  (CONFIG_ENV_ADDR - CONFIG_ENV_SECT_SIZE)
225 #define CONFIG_ENV_SIZE_REDUND  CONFIG_ENV_SIZE
226
227 /*
228  * Init Memory Controller:
229  *
230  * BR0/1 and OR0/1 (FLASH)
231  */
232
233 #define FLASH_BASE0_PRELIM      0xFFC00000      /* FLASH bank #0        */
234
235 /*-----------------------------------------------------------------------
236  * External Bus Controller (EBC) Setup
237  */
238
239 /* Memory Bank 0 (Flash Bank 0) initialization                                  */
240 #define CONFIG_SYS_EBC_PB0AP            0x92015480
241 #define CONFIG_SYS_EBC_PB0CR            0xFFC5A000  /* BAS=0xFFC,BS=4MB,BU=R/W,BW=16bit */
242
243 /* Memory Bank 1 (CAN0, 1, 2, 3) initialization                                 */
244 #define CONFIG_SYS_EBC_PB1AP            0x01000380  /* enable Ready, BEM=0              */
245 #define CONFIG_SYS_EBC_PB1CR            0xF0018000  /* BAS=0xF00,BS=1MB,BU=R/W,BW=8bit  */
246
247 /* Memory Bank 2 (Expension Bus) initialization                                 */
248 #define CONFIG_SYS_EBC_PB2AP            0x01000280  /* disable Ready, BEM=0             */
249 #define CONFIG_SYS_EBC_PB2CR            0xF0118000  /* BAS=0xF01,BS=1MB,BU=R/W,BW=8bit  */
250
251 /* Memory Bank 3 (16552) initialization                                         */
252 #define CONFIG_SYS_EBC_PB3AP            0x01000380  /* enable Ready, BEM=0              */
253 #define CONFIG_SYS_EBC_PB3CR            0xF0218000  /* BAS=0xF02,BS=1MB,BU=R/W,BW=8bit  */
254
255 /* Memory Bank 4 (FPGA regs) initialization                                     */
256 #define CONFIG_SYS_EBC_PB4AP            0x01005380  /* enable Ready, BEM=0              */
257 #define CONFIG_SYS_EBC_PB4CR            0xF031C000  /* BAS=0xF03,BS=1MB,BU=R/W,BW=32bit */
258
259 /* Memory Bank 5 (Flash Bank 1/DUMMY) initialization                            */
260 #define CONFIG_SYS_EBC_PB5AP            0x92015480
261 #define CONFIG_SYS_EBC_PB5CR            0xFF85A000  /* BAS=0xFF8,BS=4MB,BU=R/W,BW=16bit */
262
263 /*-----------------------------------------------------------------------
264  * Definitions for initial stack pointer and data area (in data cache)
265  */
266 #define CONFIG_SYS_INIT_DCACHE_CS       7       /* use cs # 7 for data cache memory    */
267
268 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000  /* use data cache                  */
269 #define CONFIG_SYS_INIT_RAM_SIZE        0x2000  /* Size of used area in RAM            */
270 #define CONFIG_SYS_GBL_DATA_OFFSET    (CONFIG_SYS_INIT_RAM_SIZE - GENERATED_GBL_DATA_SIZE)
271 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
272
273 #endif  /* __CONFIG_H */