drivers/serial/serial_stm32x7.h

   1 /*
   2  * (C) Copyright 2016
   3  * Vikas Manocha, <vikas.manocha@st.com>
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 #ifndef _SERIAL_STM32_X7_
   9 #define _SERIAL_STM32_X7_
  10
  11 #define CR1_OFFSET(x)   (x ? 0x0c : 0x00)
  12 #define CR3_OFFSET(x)   (x ? 0x14 : 0x08)
  13 #define BRR_OFFSET(x)   (x ? 0x08 : 0x0c)
  14 #define ISR_OFFSET(x)   (x ? 0x00 : 0x1c)
  15 /*
  16  * STM32F4 has one Data Register (DR) for received or transmitted
  17  * data, so map Receive Data Register (RDR) and Transmit Data
  18  * Register (TDR) at the same offset
  19  */
  20 #define RDR_OFFSET(x)   (x ? 0x04 : 0x24)
  21 #define TDR_OFFSET(x)   (x ? 0x04 : 0x28)
  22
  23 struct stm32_uart_info {
  24         u8 uart_enable_bit;     /* UART_CR1_UE */
  25         bool stm32f4;           /* true for STM32F4, false otherwise */
  26         bool has_overrun_disable;
  27         bool has_fifo;
  28 };
  29
  30 struct stm32_uart_info stm32f7_info = {
  31         .uart_enable_bit = 0,
  32         .stm32f4 = false,
  33         .has_overrun_disable = true,
  34         .has_fifo = false,
  35 };
  36
  37 struct stm32_uart_info stm32h7_info = {
  38         .uart_enable_bit = 0,
  39         .stm32f4 = false,
  40         .has_overrun_disable = true,
  41         .has_fifo = true,
  42 };
  43
  44 /* Information about a serial port */
  45 struct stm32x7_serial_platdata {
  46         fdt_addr_t base;  /* address of registers in physical memory */
  47         struct stm32_uart_info *uart_info;
  48         unsigned long int clock_rate;
  49 };
  50
  51 #define USART_CR1_FIFOEN                BIT(29)
  52 #define USART_CR1_OVER8                 BIT(15)
  53 #define USART_CR1_TE                    BIT(3)
  54 #define USART_CR1_RE                    BIT(2)
  55
  56 #define USART_CR3_OVRDIS                BIT(12)
  57
  58 #define USART_SR_FLAG_RXNE              BIT(5)
  59 #define USART_SR_FLAG_TXE               BIT(7)
  60
  61 #define USART_BRR_F_MASK                GENMASK(7, 0)
  62 #define USART_BRR_M_SHIFT               4
  63 #define USART_BRR_M_MASK                GENMASK(15, 4)
  64
  65 #endif