1 // SPDX-License-Identifier: GPL-2.0+
3 * Copyright (C) 2016 Socionext Inc.
4 * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
10 #include <reset-uclass.h>
11 #include <dm/device_compat.h>
12 #include <linux/bitops.h>
14 #include <linux/sizes.h>
16 struct uniphier_reset_data {
21 #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
24 #define UNIPHIER_RESET_ID_END (unsigned int)(-1)
26 #define UNIPHIER_RESET_END \
27 { .id = UNIPHIER_RESET_ID_END }
29 #define UNIPHIER_RESET(_id, _reg, _bit) \
36 #define UNIPHIER_RESETX(_id, _reg, _bit) \
41 .flags = UNIPHIER_RESET_ACTIVE_LOW, \
44 /* System reset data */
45 static const struct uniphier_reset_data uniphier_pro4_sys_reset_data[] = {
46 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
47 UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
48 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
49 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO */
50 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
51 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
55 static const struct uniphier_reset_data uniphier_pxs2_sys_reset_data[] = {
56 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
57 UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
58 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
59 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
60 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
61 UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
62 UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
63 UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
64 UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
65 UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
66 UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
67 UNIPHIER_RESET(29, 0x2014, 8), /* SATA-PHY (active high) */
71 static const struct uniphier_reset_data uniphier_ld20_sys_reset_data[] = {
72 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
73 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
74 UNIPHIER_RESETX(6, 0x200c, 6), /* ETHER */
75 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC */
76 UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
77 UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
78 UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
79 UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
80 UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
84 static const struct uniphier_reset_data uniphier_pxs3_sys_reset_data[] = {
85 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
86 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
87 UNIPHIER_RESETX(6, 0x200c, 9), /* ETHER0 */
88 UNIPHIER_RESETX(7, 0x200c, 10), /* ETHER1 */
89 UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
90 UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
91 UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
92 UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
93 UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
94 UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
95 UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
96 UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
100 /* Media I/O reset data */
101 #define UNIPHIER_MIO_RESET_SD(id, ch) \
102 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
104 #define UNIPHIER_MIO_RESET_SD_BRIDGE(id, ch) \
105 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
107 #define UNIPHIER_MIO_RESET_EMMC_HW_RESET(id, ch) \
108 UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
110 #define UNIPHIER_MIO_RESET_USB2(id, ch) \
111 UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
113 #define UNIPHIER_MIO_RESET_USB2_BRIDGE(id, ch) \
114 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
116 #define UNIPHIER_MIO_RESET_DMAC(id) \
117 UNIPHIER_RESETX((id), 0x110, 17)
119 static const struct uniphier_reset_data uniphier_mio_reset_data[] = {
120 UNIPHIER_MIO_RESET_SD(0, 0),
121 UNIPHIER_MIO_RESET_SD(1, 1),
122 UNIPHIER_MIO_RESET_SD(2, 2),
123 UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
124 UNIPHIER_MIO_RESET_SD_BRIDGE(4, 1),
125 UNIPHIER_MIO_RESET_SD_BRIDGE(5, 2),
126 UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
127 UNIPHIER_MIO_RESET_DMAC(7),
128 UNIPHIER_MIO_RESET_USB2(8, 0),
129 UNIPHIER_MIO_RESET_USB2(9, 1),
130 UNIPHIER_MIO_RESET_USB2(10, 2),
131 UNIPHIER_MIO_RESET_USB2(11, 3),
132 UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
133 UNIPHIER_MIO_RESET_USB2_BRIDGE(13, 1),
134 UNIPHIER_MIO_RESET_USB2_BRIDGE(14, 2),
135 UNIPHIER_MIO_RESET_USB2_BRIDGE(15, 3),
139 /* Peripheral reset data */
140 #define UNIPHIER_PERI_RESET_UART(id, ch) \
141 UNIPHIER_RESETX((id), 0x114, 19 + (ch))
143 #define UNIPHIER_PERI_RESET_I2C(id, ch) \
144 UNIPHIER_RESETX((id), 0x114, 5 + (ch))
146 #define UNIPHIER_PERI_RESET_FI2C(id, ch) \
147 UNIPHIER_RESETX((id), 0x114, 24 + (ch))
149 static const struct uniphier_reset_data uniphier_ld4_peri_reset_data[] = {
150 UNIPHIER_PERI_RESET_UART(0, 0),
151 UNIPHIER_PERI_RESET_UART(1, 1),
152 UNIPHIER_PERI_RESET_UART(2, 2),
153 UNIPHIER_PERI_RESET_UART(3, 3),
154 UNIPHIER_PERI_RESET_I2C(4, 0),
155 UNIPHIER_PERI_RESET_I2C(5, 1),
156 UNIPHIER_PERI_RESET_I2C(6, 2),
157 UNIPHIER_PERI_RESET_I2C(7, 3),
158 UNIPHIER_PERI_RESET_I2C(8, 4),
162 static const struct uniphier_reset_data uniphier_pro4_peri_reset_data[] = {
163 UNIPHIER_PERI_RESET_UART(0, 0),
164 UNIPHIER_PERI_RESET_UART(1, 1),
165 UNIPHIER_PERI_RESET_UART(2, 2),
166 UNIPHIER_PERI_RESET_UART(3, 3),
167 UNIPHIER_PERI_RESET_FI2C(4, 0),
168 UNIPHIER_PERI_RESET_FI2C(5, 1),
169 UNIPHIER_PERI_RESET_FI2C(6, 2),
170 UNIPHIER_PERI_RESET_FI2C(7, 3),
171 UNIPHIER_PERI_RESET_FI2C(8, 4),
172 UNIPHIER_PERI_RESET_FI2C(9, 5),
173 UNIPHIER_PERI_RESET_FI2C(10, 6),
177 /* core implementaton */
178 struct uniphier_reset_priv {
180 const struct uniphier_reset_data *data;
183 static int uniphier_reset_request(struct reset_ctl *reset_ctl)
188 static int uniphier_reset_free(struct reset_ctl *reset_ctl)
193 static int uniphier_reset_update(struct reset_ctl *reset_ctl, int assert)
195 struct uniphier_reset_priv *priv = dev_get_priv(reset_ctl->dev);
196 unsigned long id = reset_ctl->id;
197 const struct uniphier_reset_data *p;
199 for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
205 val = readl(priv->base + p->reg);
207 if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
217 writel(val, priv->base + p->reg);
222 dev_err(reset_ctl->dev, "reset_id=%lu was not handled\n", id);
227 static int uniphier_reset_assert(struct reset_ctl *reset_ctl)
229 return uniphier_reset_update(reset_ctl, 1);
232 static int uniphier_reset_deassert(struct reset_ctl *reset_ctl)
234 return uniphier_reset_update(reset_ctl, 0);
237 static const struct reset_ops uniphier_reset_ops = {
238 .request = uniphier_reset_request,
239 .rfree = uniphier_reset_free,
240 .rst_assert = uniphier_reset_assert,
241 .rst_deassert = uniphier_reset_deassert,
244 static int uniphier_reset_probe(struct udevice *dev)
246 struct uniphier_reset_priv *priv = dev_get_priv(dev);
249 addr = devfdt_get_addr(dev->parent);
250 if (addr == FDT_ADDR_T_NONE)
253 priv->base = devm_ioremap(dev, addr, SZ_4K);
257 priv->data = (void *)dev_get_driver_data(dev);
262 static const struct udevice_id uniphier_reset_match[] = {
265 .compatible = "socionext,uniphier-ld4-reset",
266 .data = (ulong)uniphier_pro4_sys_reset_data,
269 .compatible = "socionext,uniphier-pro4-reset",
270 .data = (ulong)uniphier_pro4_sys_reset_data,
273 .compatible = "socionext,uniphier-sld8-reset",
274 .data = (ulong)uniphier_pro4_sys_reset_data,
277 .compatible = "socionext,uniphier-pro5-reset",
278 .data = (ulong)uniphier_pro4_sys_reset_data,
281 .compatible = "socionext,uniphier-pxs2-reset",
282 .data = (ulong)uniphier_pxs2_sys_reset_data,
285 .compatible = "socionext,uniphier-ld11-reset",
286 .data = (ulong)uniphier_ld20_sys_reset_data,
289 .compatible = "socionext,uniphier-ld20-reset",
290 .data = (ulong)uniphier_ld20_sys_reset_data,
293 .compatible = "socionext,uniphier-pxs3-reset",
294 .data = (ulong)uniphier_pxs3_sys_reset_data,
296 /* Media I/O reset */
298 .compatible = "socionext,uniphier-ld4-mio-reset",
299 .data = (ulong)uniphier_mio_reset_data,
302 .compatible = "socionext,uniphier-pro4-mio-reset",
303 .data = (ulong)uniphier_mio_reset_data,
306 .compatible = "socionext,uniphier-sld8-mio-reset",
307 .data = (ulong)uniphier_mio_reset_data,
310 .compatible = "socionext,uniphier-pro5-mio-reset",
311 .data = (ulong)uniphier_mio_reset_data,
314 .compatible = "socionext,uniphier-pxs2-mio-reset",
315 .data = (ulong)uniphier_mio_reset_data,
318 .compatible = "socionext,uniphier-ld11-mio-reset",
319 .data = (ulong)uniphier_mio_reset_data,
322 .compatible = "socionext,uniphier-ld11-sd-reset",
323 .data = (ulong)uniphier_mio_reset_data,
326 .compatible = "socionext,uniphier-ld20-sd-reset",
327 .data = (ulong)uniphier_mio_reset_data,
330 .compatible = "socionext,uniphier-pxs3-sd-reset",
331 .data = (ulong)uniphier_mio_reset_data,
333 /* Peripheral reset */
335 .compatible = "socionext,uniphier-ld4-peri-reset",
336 .data = (ulong)uniphier_ld4_peri_reset_data,
339 .compatible = "socionext,uniphier-pro4-peri-reset",
340 .data = (ulong)uniphier_pro4_peri_reset_data,
343 .compatible = "socionext,uniphier-sld8-peri-reset",
344 .data = (ulong)uniphier_ld4_peri_reset_data,
347 .compatible = "socionext,uniphier-pro5-peri-reset",
348 .data = (ulong)uniphier_pro4_peri_reset_data,
351 .compatible = "socionext,uniphier-pxs2-peri-reset",
352 .data = (ulong)uniphier_pro4_peri_reset_data,
355 .compatible = "socionext,uniphier-ld11-peri-reset",
356 .data = (ulong)uniphier_pro4_peri_reset_data,
359 .compatible = "socionext,uniphier-ld20-peri-reset",
360 .data = (ulong)uniphier_pro4_peri_reset_data,
363 .compatible = "socionext,uniphier-pxs3-peri-reset",
364 .data = (ulong)uniphier_pro4_peri_reset_data,
369 U_BOOT_DRIVER(uniphier_reset) = {
370 .name = "uniphier-reset",
372 .of_match = uniphier_reset_match,
373 .probe = uniphier_reset_probe,
374 .priv_auto_alloc_size = sizeof(struct uniphier_reset_priv),
375 .ops = &uniphier_reset_ops,