drivers/pinctrl/nxp/pinctrl-imx.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2016 Peng Fan <van.freenix@gmail.com>
   4  */
   5
   6 #ifndef __DRIVERS_PINCTRL_IMX_H
   7 #define __DRIVERS_PINCTRL_IMX_H
   8
   9 /**
  10  * @base: the address to the controller in virtual memory
  11  * @input_sel_base: the address of the select input in virtual memory.
  12  * @flags: flags specific for each soc
  13  * @mux_mask: Used when SHARE_MUX_CONF_REG flag is added
  14  */
  15 struct imx_pinctrl_soc_info {
  16         void __iomem *base;
  17         void __iomem *input_sel_base;
  18         unsigned int flags;
  19         unsigned int mux_mask;
  20 };
  21
  22 /**
  23  * @dev: a pointer back to containing device
  24  * @info: the soc info
  25  */
  26 struct imx_pinctrl_priv {
  27         struct udevice *dev;
  28         struct imx_pinctrl_soc_info *info;
  29 };
  30
  31 extern const struct pinctrl_ops imx_pinctrl_ops;
  32
  33 #define IMX_NO_PAD_CTL  0x80000000      /* no pin config need */
  34 #define IMX_PAD_SION    0x40000000      /* set SION */
  35
  36 /*
  37  * Each pin represented in fsl,pins consists of 5 u32 PIN_FUNC_ID and
  38  * 1 u32 CONFIG, so 24 types in total for each pin.
  39  */
  40 #define FSL_PIN_SIZE            24
  41 #define SHARE_FSL_PIN_SIZE      20
  42
  43 /* Each pin on imx8qm/qxp consists of 2 u32 PIN_FUNC_ID and 1 u32 CONFIG */
  44 #define SHARE_IMX8_PIN_SIZE     12
  45
  46 #define SHARE_MUX_CONF_REG      0x1
  47 #define ZERO_OFFSET_VALID       0x2
  48 #define CONFIG_IBE_OBE          0x4
  49 #define IMX8_USE_SCU            0x8
  50
  51 #define IOMUXC_CONFIG_SION      (0x1 << 4)
  52
  53 int imx_pinctrl_probe(struct udevice *dev, struct imx_pinctrl_soc_info *info);
  54
  55 int imx_pinctrl_remove(struct udevice *dev);
  56
  57 #ifdef CONFIG_PINCTRL_IMX_SCU
  58 int imx_pinctrl_scu_conf_pins(struct imx_pinctrl_soc_info *info,
  59                               u32 *pin_data, int npins);
  60 #else
  61 static inline int imx_pinctrl_scu_conf_pins(struct imx_pinctrl_soc_info *info,
  62                                             u32 *pin_data, int npins)
  63 {
  64         return 0;
  65 }
  66 #endif
  67
  68 #endif /* __DRIVERS_PINCTRL_IMX_H */