drivers/net/macb.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2005-2006 Atmel Corporation
   4  */
   5 #include <common.h>
   6 #include <clk.h>
   7 #include <dm.h>
   8
   9 /*
  10  * The u-boot networking stack is a little weird.  It seems like the
  11  * networking core allocates receive buffers up front without any
  12  * regard to the hardware that's supposed to actually receive those
  13  * packets.
  14  *
  15  * The MACB receives packets into 128-byte receive buffers, so the
  16  * buffers allocated by the core isn't very practical to use.  We'll
  17  * allocate our own, but we need one such buffer in case a packet
  18  * wraps around the DMA ring so that we have to copy it.
  19  *
  20  * Therefore, define CONFIG_SYS_RX_ETH_BUFFER to 1 in the board-specific
  21  * configuration header.  This way, the core allocates one RX buffer
  22  * and one TX buffer, each of which can hold a ethernet packet of
  23  * maximum size.
  24  *
  25  * For some reason, the networking core unconditionally specifies a
  26  * 32-byte packet "alignment" (which really should be called
  27  * "padding").  MACB shouldn't need that, but we'll refrain from any
  28  * core modifications here...
  29  */
  30
  31 #include <net.h>
  32 #ifndef CONFIG_DM_ETH
  33 #include <netdev.h>
  34 #endif
  35 #include <malloc.h>
  36 #include <miiphy.h>
  37
  38 #include <linux/mii.h>
  39 #include <asm/io.h>
  40 #include <asm/dma-mapping.h>
  41 #include <asm/arch/clk.h>
  42 #include <linux/errno.h>
  43
  44 #include "macb.h"
  45
  46 DECLARE_GLOBAL_DATA_PTR;
  47
  48 /*
  49  * These buffer sizes must be power of 2 and divisible
  50  * by RX_BUFFER_MULTIPLE
  51  */
  52 #define MACB_RX_BUFFER_SIZE             128
  53 #define GEM_RX_BUFFER_SIZE              2048
  54 #define RX_BUFFER_MULTIPLE              64
  55
  56 #define MACB_RX_RING_SIZE               32
  57 #define MACB_TX_RING_SIZE               16
  58
  59 #define MACB_TX_TIMEOUT         1000
  60 #define MACB_AUTONEG_TIMEOUT    5000000
  61
  62 #ifdef CONFIG_MACB_ZYNQ
  63 /* INCR4 AHB bursts */
  64 #define MACB_ZYNQ_GEM_DMACR_BLENGTH             0x00000004
  65 /* Use full configured addressable space (8 Kb) */
  66 #define MACB_ZYNQ_GEM_DMACR_RXSIZE              0x00000300
  67 /* Use full configured addressable space (4 Kb) */
  68 #define MACB_ZYNQ_GEM_DMACR_TXSIZE              0x00000400
  69 /* Set RXBUF with use of 128 byte */
  70 #define MACB_ZYNQ_GEM_DMACR_RXBUF               0x00020000
  71 #define MACB_ZYNQ_GEM_DMACR_INIT \
  72                                 (MACB_ZYNQ_GEM_DMACR_BLENGTH | \
  73                                 MACB_ZYNQ_GEM_DMACR_RXSIZE | \
  74                                 MACB_ZYNQ_GEM_DMACR_TXSIZE | \
  75                                 MACB_ZYNQ_GEM_DMACR_RXBUF)
  76 #endif
  77
  78 struct macb_dma_desc {
  79         u32     addr;
  80         u32     ctrl;
  81 };
  82
  83 #define DMA_DESC_BYTES(n)       (n * sizeof(struct macb_dma_desc))
  84 #define MACB_TX_DMA_DESC_SIZE   (DMA_DESC_BYTES(MACB_TX_RING_SIZE))
  85 #define MACB_RX_DMA_DESC_SIZE   (DMA_DESC_BYTES(MACB_RX_RING_SIZE))
  86 #define MACB_TX_DUMMY_DMA_DESC_SIZE     (DMA_DESC_BYTES(1))
  87
  88 #define RXBUF_FRMLEN_MASK       0x00000fff
  89 #define TXBUF_FRMLEN_MASK       0x000007ff
  90
  91 struct macb_device {
  92         void                    *regs;
  93
  94         bool                    is_big_endian;
  95
  96         const struct macb_config *config;
  97
  98         unsigned int            rx_tail;
  99         unsigned int            tx_head;
 100         unsigned int            tx_tail;
 101         unsigned int            next_rx_tail;
 102         bool                    wrapped;
 103
 104         void                    *rx_buffer;
 105         void                    *tx_buffer;
 106         struct macb_dma_desc    *rx_ring;
 107         struct macb_dma_desc    *tx_ring;
 108         size_t                  rx_buffer_size;
 109
 110         unsigned long           rx_buffer_dma;
 111         unsigned long           rx_ring_dma;
 112         unsigned long           tx_ring_dma;
 113
 114         struct macb_dma_desc    *dummy_desc;
 115         unsigned long           dummy_desc_dma;
 116
 117         const struct device     *dev;
 118 #ifndef CONFIG_DM_ETH
 119         struct eth_device       netdev;
 120 #endif
 121         unsigned short          phy_addr;
 122         struct mii_dev          *bus;
 123 #ifdef CONFIG_PHYLIB
 124         struct phy_device       *phydev;
 125 #endif
 126
 127 #ifdef CONFIG_DM_ETH
 128 #ifdef CONFIG_CLK
 129         unsigned long           pclk_rate;
 130 #endif
 131         phy_interface_t         phy_interface;
 132 #endif
 133 };
 134
 135 struct macb_config {
 136         unsigned int            dma_burst_length;
 137
 138         int                     (*clk_init)(struct udevice *dev, ulong rate);
 139 };
 140
 141 #ifndef CONFIG_DM_ETH
 142 #define to_macb(_nd) container_of(_nd, struct macb_device, netdev)
 143 #endif
 144
 145 static int macb_is_gem(struct macb_device *macb)
 146 {
 147         return MACB_BFEXT(IDNUM, macb_readl(macb, MID)) >= 0x2;
 148 }
 149
 150 #ifndef cpu_is_sama5d2
 151 #define cpu_is_sama5d2() 0
 152 #endif
 153
 154 #ifndef cpu_is_sama5d4
 155 #define cpu_is_sama5d4() 0
 156 #endif
 157
 158 static int gem_is_gigabit_capable(struct macb_device *macb)
 159 {
 160         /*
 161          * The GEM controllers embedded in SAMA5D2 and SAMA5D4 are
 162          * configured to support only 10/100.
 163          */
 164         return macb_is_gem(macb) && !cpu_is_sama5d2() && !cpu_is_sama5d4();
 165 }
 166
 167 static void macb_mdio_write(struct macb_device *macb, u8 reg, u16 value)
 168 {
 169         unsigned long netctl;
 170         unsigned long netstat;
 171         unsigned long frame;
 172
 173         netctl = macb_readl(macb, NCR);
 174         netctl |= MACB_BIT(MPE);
 175         macb_writel(macb, NCR, netctl);
 176
 177         frame = (MACB_BF(SOF, 1)
 178                  | MACB_BF(RW, 1)
 179                  | MACB_BF(PHYA, macb->phy_addr)
 180                  | MACB_BF(REGA, reg)
 181                  | MACB_BF(CODE, 2)
 182                  | MACB_BF(DATA, value));
 183         macb_writel(macb, MAN, frame);
 184
 185         do {
 186                 netstat = macb_readl(macb, NSR);
 187         } while (!(netstat & MACB_BIT(IDLE)));
 188
 189         netctl = macb_readl(macb, NCR);
 190         netctl &= ~MACB_BIT(MPE);
 191         macb_writel(macb, NCR, netctl);
 192 }
 193
 194 static u16 macb_mdio_read(struct macb_device *macb, u8 reg)
 195 {
 196         unsigned long netctl;
 197         unsigned long netstat;
 198         unsigned long frame;
 199
 200         netctl = macb_readl(macb, NCR);
 201         netctl |= MACB_BIT(MPE);
 202         macb_writel(macb, NCR, netctl);
 203
 204         frame = (MACB_BF(SOF, 1)
 205                  | MACB_BF(RW, 2)
 206                  | MACB_BF(PHYA, macb->phy_addr)
 207                  | MACB_BF(REGA, reg)
 208                  | MACB_BF(CODE, 2));
 209         macb_writel(macb, MAN, frame);
 210
 211         do {
 212                 netstat = macb_readl(macb, NSR);
 213         } while (!(netstat & MACB_BIT(IDLE)));
 214
 215         frame = macb_readl(macb, MAN);
 216
 217         netctl = macb_readl(macb, NCR);
 218         netctl &= ~MACB_BIT(MPE);
 219         macb_writel(macb, NCR, netctl);
 220
 221         return MACB_BFEXT(DATA, frame);
 222 }
 223
 224 void __weak arch_get_mdio_control(const char *name)
 225 {
 226         return;
 227 }
 228
 229 #if defined(CONFIG_CMD_MII) || defined(CONFIG_PHYLIB)
 230
 231 int macb_miiphy_read(struct mii_dev *bus, int phy_adr, int devad, int reg)
 232 {
 233         u16 value = 0;
 234 #ifdef CONFIG_DM_ETH
 235         struct udevice *dev = eth_get_dev_by_name(bus->name);
 236         struct macb_device *macb = dev_get_priv(dev);
 237 #else
 238         struct eth_device *dev = eth_get_dev_by_name(bus->name);
 239         struct macb_device *macb = to_macb(dev);
 240 #endif
 241
 242         if (macb->phy_addr != phy_adr)
 243                 return -1;
 244
 245         arch_get_mdio_control(bus->name);
 246         value = macb_mdio_read(macb, reg);
 247
 248         return value;
 249 }
 250
 251 int macb_miiphy_write(struct mii_dev *bus, int phy_adr, int devad, int reg,
 252                       u16 value)
 253 {
 254 #ifdef CONFIG_DM_ETH
 255         struct udevice *dev = eth_get_dev_by_name(bus->name);
 256         struct macb_device *macb = dev_get_priv(dev);
 257 #else
 258         struct eth_device *dev = eth_get_dev_by_name(bus->name);
 259         struct macb_device *macb = to_macb(dev);
 260 #endif
 261
 262         if (macb->phy_addr != phy_adr)
 263                 return -1;
 264
 265         arch_get_mdio_control(bus->name);
 266         macb_mdio_write(macb, reg, value);
 267
 268         return 0;
 269 }
 270 #endif
 271
 272 #define RX      1
 273 #define TX      0
 274 static inline void macb_invalidate_ring_desc(struct macb_device *macb, bool rx)
 275 {
 276         if (rx)
 277                 invalidate_dcache_range(macb->rx_ring_dma,
 278                         ALIGN(macb->rx_ring_dma + MACB_RX_DMA_DESC_SIZE,
 279                               PKTALIGN));
 280         else
 281                 invalidate_dcache_range(macb->tx_ring_dma,
 282                         ALIGN(macb->tx_ring_dma + MACB_TX_DMA_DESC_SIZE,
 283                               PKTALIGN));
 284 }
 285
 286 static inline void macb_flush_ring_desc(struct macb_device *macb, bool rx)
 287 {
 288         if (rx)
 289                 flush_dcache_range(macb->rx_ring_dma, macb->rx_ring_dma +
 290                                    ALIGN(MACB_RX_DMA_DESC_SIZE, PKTALIGN));
 291         else
 292                 flush_dcache_range(macb->tx_ring_dma, macb->tx_ring_dma +
 293                                    ALIGN(MACB_TX_DMA_DESC_SIZE, PKTALIGN));
 294 }
 295
 296 static inline void macb_flush_rx_buffer(struct macb_device *macb)
 297 {
 298         flush_dcache_range(macb->rx_buffer_dma, macb->rx_buffer_dma +
 299                            ALIGN(MACB_RX_BUFFER_SIZE, PKTALIGN));
 300 }
 301
 302 static inline void macb_invalidate_rx_buffer(struct macb_device *macb)
 303 {
 304         invalidate_dcache_range(macb->rx_buffer_dma, macb->rx_buffer_dma +
 305                                 ALIGN(MACB_RX_BUFFER_SIZE, PKTALIGN));
 306 }
 307
 308 #if defined(CONFIG_CMD_NET)
 309
 310 static int _macb_send(struct macb_device *macb, const char *name, void *packet,
 311                       int length)
 312 {
 313         unsigned long paddr, ctrl;
 314         unsigned int tx_head = macb->tx_head;
 315         int i;
 316
 317         paddr = dma_map_single(packet, length, DMA_TO_DEVICE);
 318
 319         ctrl = length & TXBUF_FRMLEN_MASK;
 320         ctrl |= MACB_BIT(TX_LAST);
 321         if (tx_head == (MACB_TX_RING_SIZE - 1)) {
 322                 ctrl |= MACB_BIT(TX_WRAP);
 323                 macb->tx_head = 0;
 324         } else {
 325                 macb->tx_head++;
 326         }
 327
 328         macb->tx_ring[tx_head].ctrl = ctrl;
 329         macb->tx_ring[tx_head].addr = paddr;
 330         barrier();
 331         macb_flush_ring_desc(macb, TX);
 332         /* Do we need check paddr and length is dcache line aligned? */
 333         flush_dcache_range(paddr, paddr + ALIGN(length, ARCH_DMA_MINALIGN));
 334         macb_writel(macb, NCR, MACB_BIT(TE) | MACB_BIT(RE) | MACB_BIT(TSTART));
 335
 336         /*
 337          * I guess this is necessary because the networking core may
 338          * re-use the transmit buffer as soon as we return...
 339          */
 340         for (i = 0; i <= MACB_TX_TIMEOUT; i++) {
 341                 barrier();
 342                 macb_invalidate_ring_desc(macb, TX);
 343                 ctrl = macb->tx_ring[tx_head].ctrl;
 344                 if (ctrl & MACB_BIT(TX_USED))
 345                         break;
 346                 udelay(1);
 347         }
 348
 349         dma_unmap_single(packet, length, paddr);
 350
 351         if (i <= MACB_TX_TIMEOUT) {
 352                 if (ctrl & MACB_BIT(TX_UNDERRUN))
 353                         printf("%s: TX underrun\n", name);
 354                 if (ctrl & MACB_BIT(TX_BUF_EXHAUSTED))
 355                         printf("%s: TX buffers exhausted in mid frame\n", name);
 356         } else {
 357                 printf("%s: TX timeout\n", name);
 358         }
 359
 360         /* No one cares anyway */
 361         return 0;
 362 }
 363
 364 static void reclaim_rx_buffers(struct macb_device *macb,
 365                                unsigned int new_tail)
 366 {
 367         unsigned int i;
 368
 369         i = macb->rx_tail;
 370
 371         macb_invalidate_ring_desc(macb, RX);
 372         while (i > new_tail) {
 373                 macb->rx_ring[i].addr &= ~MACB_BIT(RX_USED);
 374                 i++;
 375                 if (i > MACB_RX_RING_SIZE)
 376                         i = 0;
 377         }
 378
 379         while (i < new_tail) {
 380                 macb->rx_ring[i].addr &= ~MACB_BIT(RX_USED);
 381                 i++;
 382         }
 383
 384         barrier();
 385         macb_flush_ring_desc(macb, RX);
 386         macb->rx_tail = new_tail;
 387 }
 388
 389 static int _macb_recv(struct macb_device *macb, uchar **packetp)
 390 {
 391         unsigned int next_rx_tail = macb->next_rx_tail;
 392         void *buffer;
 393         int length;
 394         u32 status;
 395
 396         macb->wrapped = false;
 397         for (;;) {
 398                 macb_invalidate_ring_desc(macb, RX);
 399
 400                 if (!(macb->rx_ring[next_rx_tail].addr & MACB_BIT(RX_USED)))
 401                         return -EAGAIN;
 402
 403                 status = macb->rx_ring[next_rx_tail].ctrl;
 404                 if (status & MACB_BIT(RX_SOF)) {
 405                         if (next_rx_tail != macb->rx_tail)
 406                                 reclaim_rx_buffers(macb, next_rx_tail);
 407                         macb->wrapped = false;
 408                 }
 409
 410                 if (status & MACB_BIT(RX_EOF)) {
 411                         buffer = macb->rx_buffer +
 412                                 macb->rx_buffer_size * macb->rx_tail;
 413                         length = status & RXBUF_FRMLEN_MASK;
 414
 415                         macb_invalidate_rx_buffer(macb);
 416                         if (macb->wrapped) {
 417                                 unsigned int headlen, taillen;
 418
 419                                 headlen = macb->rx_buffer_size *
 420                                         (MACB_RX_RING_SIZE - macb->rx_tail);
 421                                 taillen = length - headlen;
 422                                 memcpy((void *)net_rx_packets[0],
 423                                        buffer, headlen);
 424                                 memcpy((void *)net_rx_packets[0] + headlen,
 425                                        macb->rx_buffer, taillen);
 426                                 *packetp = (void *)net_rx_packets[0];
 427                         } else {
 428                                 *packetp = buffer;
 429                         }
 430
 431                         if (++next_rx_tail >= MACB_RX_RING_SIZE)
 432                                 next_rx_tail = 0;
 433                         macb->next_rx_tail = next_rx_tail;
 434                         return length;
 435                 } else {
 436                         if (++next_rx_tail >= MACB_RX_RING_SIZE) {
 437                                 macb->wrapped = true;
 438                                 next_rx_tail = 0;
 439                         }
 440                 }
 441                 barrier();
 442         }
 443 }
 444
 445 static void macb_phy_reset(struct macb_device *macb, const char *name)
 446 {
 447         int i;
 448         u16 status, adv;
 449
 450         adv = ADVERTISE_CSMA | ADVERTISE_ALL;
 451         macb_mdio_write(macb, MII_ADVERTISE, adv);
 452         printf("%s: Starting autonegotiation...\n", name);
 453         macb_mdio_write(macb, MII_BMCR, (BMCR_ANENABLE
 454                                          | BMCR_ANRESTART));
 455
 456         for (i = 0; i < MACB_AUTONEG_TIMEOUT / 100; i++) {
 457                 status = macb_mdio_read(macb, MII_BMSR);
 458                 if (status & BMSR_ANEGCOMPLETE)
 459                         break;
 460                 udelay(100);
 461         }
 462
 463         if (status & BMSR_ANEGCOMPLETE)
 464                 printf("%s: Autonegotiation complete\n", name);
 465         else
 466                 printf("%s: Autonegotiation timed out (status=0x%04x)\n",
 467                        name, status);
 468 }
 469
 470 static int macb_phy_find(struct macb_device *macb, const char *name)
 471 {
 472         int i;
 473         u16 phy_id;
 474
 475         /* Search for PHY... */
 476         for (i = 0; i < 32; i++) {
 477                 macb->phy_addr = i;
 478                 phy_id = macb_mdio_read(macb, MII_PHYSID1);
 479                 if (phy_id != 0xffff) {
 480                         printf("%s: PHY present at %d\n", name, i);
 481                         return 0;
 482                 }
 483         }
 484
 485         /* PHY isn't up to snuff */
 486         printf("%s: PHY not found\n", name);
 487
 488         return -ENODEV;
 489 }
 490
 491 /**
 492  * macb_linkspd_cb - Linkspeed change callback function
 493  * @dev/@regs:  MACB udevice (DM version) or
 494  *              Base Register of MACB devices (non-DM version)
 495  * @speed:      Linkspeed
 496  * Returns 0 when operation success and negative errno number
 497  * when operation failed.
 498  */
 499 #ifdef CONFIG_DM_ETH
 500 static int macb_sifive_clk_init(struct udevice *dev, ulong rate)
 501 {
 502         fdt_addr_t addr;
 503         void *gemgxl_regs;
 504
 505         addr = dev_read_addr_index(dev, 1);
 506         if (addr == FDT_ADDR_T_NONE)
 507                 return -ENODEV;
 508
 509         gemgxl_regs = (void __iomem *)addr;
 510         if (!gemgxl_regs)
 511                 return -ENODEV;
 512
 513         /*
 514          * SiFive GEMGXL TX clock operation mode:
 515          *
 516          * 0 = GMII mode. Use 125 MHz gemgxlclk from PRCI in TX logic
 517          *     and output clock on GMII output signal GTX_CLK
 518          * 1 = MII mode. Use MII input signal TX_CLK in TX logic
 519          */
 520         writel(rate != 125000000, gemgxl_regs);
 521         return 0;
 522 }
 523
 524 int __weak macb_linkspd_cb(struct udevice *dev, unsigned int speed)
 525 {
 526 #ifdef CONFIG_CLK
 527         struct macb_device *macb = dev_get_priv(dev);
 528         struct clk tx_clk;
 529         ulong rate;
 530         int ret;
 531
 532         switch (speed) {
 533         case _10BASET:
 534                 rate = 2500000;         /* 2.5 MHz */
 535                 break;
 536         case _100BASET:
 537                 rate = 25000000;        /* 25 MHz */
 538                 break;
 539         case _1000BASET:
 540                 rate = 125000000;       /* 125 MHz */
 541                 break;
 542         default:
 543                 /* does not change anything */
 544                 return 0;
 545         }
 546
 547         if (macb->config->clk_init)
 548                 return macb->config->clk_init(dev, rate);
 549
 550         /*
 551          * "tx_clk" is an optional clock source for MACB.
 552          * Ignore if it does not exist in DT.
 553          */
 554         ret = clk_get_by_name(dev, "tx_clk", &tx_clk);
 555         if (ret)
 556                 return 0;
 557
 558         if (tx_clk.dev) {
 559                 ret = clk_set_rate(&tx_clk, rate);
 560                 if (ret)
 561                         return ret;
 562         }
 563 #endif
 564
 565         return 0;
 566 }
 567 #else
 568 int __weak macb_linkspd_cb(void *regs, unsigned int speed)
 569 {
 570         return 0;
 571 }
 572 #endif
 573
 574 #ifdef CONFIG_DM_ETH
 575 static int macb_phy_init(struct udevice *dev, const char *name)
 576 #else
 577 static int macb_phy_init(struct macb_device *macb, const char *name)
 578 #endif
 579 {
 580 #ifdef CONFIG_DM_ETH
 581         struct macb_device *macb = dev_get_priv(dev);
 582 #endif
 583         u32 ncfgr;
 584         u16 phy_id, status, adv, lpa;
 585         int media, speed, duplex;
 586         int ret;
 587         int i;
 588
 589         arch_get_mdio_control(name);
 590         /* Auto-detect phy_addr */
 591         ret = macb_phy_find(macb, name);
 592         if (ret)
 593                 return ret;
 594
 595         /* Check if the PHY is up to snuff... */
 596         phy_id = macb_mdio_read(macb, MII_PHYSID1);
 597         if (phy_id == 0xffff) {
 598                 printf("%s: No PHY present\n", name);
 599                 return -ENODEV;
 600         }
 601
 602 #ifdef CONFIG_PHYLIB
 603 #ifdef CONFIG_DM_ETH
 604         macb->phydev = phy_connect(macb->bus, macb->phy_addr, dev,
 605                              macb->phy_interface);
 606 #else
 607         /* need to consider other phy interface mode */
 608         macb->phydev = phy_connect(macb->bus, macb->phy_addr, &macb->netdev,
 609                              PHY_INTERFACE_MODE_RGMII);
 610 #endif
 611         if (!macb->phydev) {
 612                 printf("phy_connect failed\n");
 613                 return -ENODEV;
 614         }
 615
 616         phy_config(macb->phydev);
 617 #endif
 618
 619         status = macb_mdio_read(macb, MII_BMSR);
 620         if (!(status & BMSR_LSTATUS)) {
 621                 /* Try to re-negotiate if we don't have link already. */
 622                 macb_phy_reset(macb, name);
 623
 624                 for (i = 0; i < MACB_AUTONEG_TIMEOUT / 100; i++) {
 625                         status = macb_mdio_read(macb, MII_BMSR);
 626                         if (status & BMSR_LSTATUS) {
 627                                 /*
 628                                  * Delay a bit after the link is established,
 629                                  * so that the next xfer does not fail
 630                                  */
 631                                 mdelay(10);
 632                                 break;
 633                         }
 634                         udelay(100);
 635                 }
 636         }
 637
 638         if (!(status & BMSR_LSTATUS)) {
 639                 printf("%s: link down (status: 0x%04x)\n",
 640                        name, status);
 641                 return -ENETDOWN;
 642         }
 643
 644         /* First check for GMAC and that it is GiB capable */
 645         if (gem_is_gigabit_capable(macb)) {
 646                 lpa = macb_mdio_read(macb, MII_STAT1000);
 647
 648                 if (lpa & (LPA_1000FULL | LPA_1000HALF | LPA_1000XFULL |
 649                                         LPA_1000XHALF)) {
 650                         duplex = ((lpa & (LPA_1000FULL | LPA_1000XFULL)) ?
 651                                         1 : 0);
 652
 653                         printf("%s: link up, 1000Mbps %s-duplex (lpa: 0x%04x)\n",
 654                                name,
 655                                duplex ? "full" : "half",
 656                                lpa);
 657
 658                         ncfgr = macb_readl(macb, NCFGR);
 659                         ncfgr &= ~(MACB_BIT(SPD) | MACB_BIT(FD));
 660                         ncfgr |= GEM_BIT(GBE);
 661
 662                         if (duplex)
 663                                 ncfgr |= MACB_BIT(FD);
 664
 665                         macb_writel(macb, NCFGR, ncfgr);
 666
 667 #ifdef CONFIG_DM_ETH
 668                         ret = macb_linkspd_cb(dev, _1000BASET);
 669 #else
 670                         ret = macb_linkspd_cb(macb->regs, _1000BASET);
 671 #endif
 672                         if (ret)
 673                                 return ret;
 674
 675                         return 0;
 676                 }
 677         }
 678
 679         /* fall back for EMAC checking */
 680         adv = macb_mdio_read(macb, MII_ADVERTISE);
 681         lpa = macb_mdio_read(macb, MII_LPA);
 682         media = mii_nway_result(lpa & adv);
 683         speed = (media & (ADVERTISE_100FULL | ADVERTISE_100HALF)
 684                  ? 1 : 0);
 685         duplex = (media & ADVERTISE_FULL) ? 1 : 0;
 686         printf("%s: link up, %sMbps %s-duplex (lpa: 0x%04x)\n",
 687                name,
 688                speed ? "100" : "10",
 689                duplex ? "full" : "half",
 690                lpa);
 691
 692         ncfgr = macb_readl(macb, NCFGR);
 693         ncfgr &= ~(MACB_BIT(SPD) | MACB_BIT(FD) | GEM_BIT(GBE));
 694         if (speed) {
 695                 ncfgr |= MACB_BIT(SPD);
 696 #ifdef CONFIG_DM_ETH
 697                 ret = macb_linkspd_cb(dev, _100BASET);
 698 #else
 699                 ret = macb_linkspd_cb(macb->regs, _100BASET);
 700 #endif
 701         } else {
 702 #ifdef CONFIG_DM_ETH
 703                 ret = macb_linkspd_cb(dev, _10BASET);
 704 #else
 705                 ret = macb_linkspd_cb(macb->regs, _10BASET);
 706 #endif
 707         }
 708
 709         if (ret)
 710                 return ret;
 711
 712         if (duplex)
 713                 ncfgr |= MACB_BIT(FD);
 714         macb_writel(macb, NCFGR, ncfgr);
 715
 716         return 0;
 717 }
 718
 719 static int gmac_init_multi_queues(struct macb_device *macb)
 720 {
 721         int i, num_queues = 1;
 722         u32 queue_mask;
 723
 724         /* bit 0 is never set but queue 0 always exists */
 725         queue_mask = gem_readl(macb, DCFG6) & 0xff;
 726         queue_mask |= 0x1;
 727
 728         for (i = 1; i < MACB_MAX_QUEUES; i++)
 729                 if (queue_mask & (1 << i))
 730                         num_queues++;
 731
 732         macb->dummy_desc->ctrl = MACB_BIT(TX_USED);
 733         macb->dummy_desc->addr = 0;
 734         flush_dcache_range(macb->dummy_desc_dma, macb->dummy_desc_dma +
 735                         ALIGN(MACB_TX_DUMMY_DMA_DESC_SIZE, PKTALIGN));
 736
 737         for (i = 1; i < num_queues; i++)
 738                 gem_writel_queue_TBQP(macb, macb->dummy_desc_dma, i - 1);
 739
 740         return 0;
 741 }
 742
 743 static void gmac_configure_dma(struct macb_device *macb)
 744 {
 745         u32 buffer_size;
 746         u32 dmacfg;
 747
 748         buffer_size = macb->rx_buffer_size / RX_BUFFER_MULTIPLE;
 749         dmacfg = gem_readl(macb, DMACFG) & ~GEM_BF(RXBS, -1L);
 750         dmacfg |= GEM_BF(RXBS, buffer_size);
 751
 752         if (macb->config->dma_burst_length)
 753                 dmacfg = GEM_BFINS(FBLDO,
 754                                    macb->config->dma_burst_length, dmacfg);
 755
 756         dmacfg |= GEM_BIT(TXPBMS) | GEM_BF(RXBMS, -1L);
 757         dmacfg &= ~GEM_BIT(ENDIA_PKT);
 758
 759         if (macb->is_big_endian)
 760                 dmacfg |= GEM_BIT(ENDIA_DESC); /* CPU in big endian */
 761         else
 762                 dmacfg &= ~GEM_BIT(ENDIA_DESC);
 763
 764         dmacfg &= ~GEM_BIT(ADDR64);
 765         gem_writel(macb, DMACFG, dmacfg);
 766 }
 767
 768 #ifdef CONFIG_DM_ETH
 769 static int _macb_init(struct udevice *dev, const char *name)
 770 #else
 771 static int _macb_init(struct macb_device *macb, const char *name)
 772 #endif
 773 {
 774 #ifdef CONFIG_DM_ETH
 775         struct macb_device *macb = dev_get_priv(dev);
 776 #endif
 777         unsigned long paddr;
 778         int ret;
 779         int i;
 780
 781         /*
 782          * macb_halt should have been called at some point before now,
 783          * so we'll assume the controller is idle.
 784          */
 785
 786         /* initialize DMA descriptors */
 787         paddr = macb->rx_buffer_dma;
 788         for (i = 0; i < MACB_RX_RING_SIZE; i++) {
 789                 if (i == (MACB_RX_RING_SIZE - 1))
 790                         paddr |= MACB_BIT(RX_WRAP);
 791                 macb->rx_ring[i].addr = paddr;
 792                 macb->rx_ring[i].ctrl = 0;
 793                 paddr += macb->rx_buffer_size;
 794         }
 795         macb_flush_ring_desc(macb, RX);
 796         macb_flush_rx_buffer(macb);
 797
 798         for (i = 0; i < MACB_TX_RING_SIZE; i++) {
 799                 macb->tx_ring[i].addr = 0;
 800                 if (i == (MACB_TX_RING_SIZE - 1))
 801                         macb->tx_ring[i].ctrl = MACB_BIT(TX_USED) |
 802                                 MACB_BIT(TX_WRAP);
 803                 else
 804                         macb->tx_ring[i].ctrl = MACB_BIT(TX_USED);
 805         }
 806         macb_flush_ring_desc(macb, TX);
 807
 808         macb->rx_tail = 0;
 809         macb->tx_head = 0;
 810         macb->tx_tail = 0;
 811         macb->next_rx_tail = 0;
 812
 813 #ifdef CONFIG_MACB_ZYNQ
 814         macb_writel(macb, DMACFG, MACB_ZYNQ_GEM_DMACR_INIT);
 815 #endif
 816
 817         macb_writel(macb, RBQP, macb->rx_ring_dma);
 818         macb_writel(macb, TBQP, macb->tx_ring_dma);
 819
 820         if (macb_is_gem(macb)) {
 821                 /* Initialize DMA properties */
 822                 gmac_configure_dma(macb);
 823                 /* Check the multi queue and initialize the queue for tx */
 824                 gmac_init_multi_queues(macb);
 825
 826                 /*
 827                  * When the GMAC IP with GE feature, this bit is used to
 828                  * select interface between RGMII and GMII.
 829                  * When the GMAC IP without GE feature, this bit is used
 830                  * to select interface between RMII and MII.
 831                  */
 832 #ifdef CONFIG_DM_ETH
 833                 if ((macb->phy_interface == PHY_INTERFACE_MODE_RMII) ||
 834                     (macb->phy_interface == PHY_INTERFACE_MODE_RGMII))
 835                         gem_writel(macb, USRIO, GEM_BIT(RGMII));
 836                 else
 837                         gem_writel(macb, USRIO, 0);
 838
 839                 if (macb->phy_interface == PHY_INTERFACE_MODE_SGMII) {
 840                         unsigned int ncfgr = macb_readl(macb, NCFGR);
 841
 842                         ncfgr |= GEM_BIT(SGMIIEN) | GEM_BIT(PCSSEL);
 843                         macb_writel(macb, NCFGR, ncfgr);
 844                 }
 845 #else
 846 #if defined(CONFIG_RGMII) || defined(CONFIG_RMII)
 847                 gem_writel(macb, USRIO, GEM_BIT(RGMII));
 848 #else
 849                 gem_writel(macb, USRIO, 0);
 850 #endif
 851 #endif
 852         } else {
 853         /* choose RMII or MII mode. This depends on the board */
 854 #ifdef CONFIG_DM_ETH
 855 #ifdef CONFIG_AT91FAMILY
 856                 if (macb->phy_interface == PHY_INTERFACE_MODE_RMII) {
 857                         macb_writel(macb, USRIO,
 858                                     MACB_BIT(RMII) | MACB_BIT(CLKEN));
 859                 } else {
 860                         macb_writel(macb, USRIO, MACB_BIT(CLKEN));
 861                 }
 862 #else
 863                 if (macb->phy_interface == PHY_INTERFACE_MODE_RMII)
 864                         macb_writel(macb, USRIO, 0);
 865                 else
 866                         macb_writel(macb, USRIO, MACB_BIT(MII));
 867 #endif
 868 #else
 869 #ifdef CONFIG_RMII
 870 #ifdef CONFIG_AT91FAMILY
 871         macb_writel(macb, USRIO, MACB_BIT(RMII) | MACB_BIT(CLKEN));
 872 #else
 873         macb_writel(macb, USRIO, 0);
 874 #endif
 875 #else
 876 #ifdef CONFIG_AT91FAMILY
 877         macb_writel(macb, USRIO, MACB_BIT(CLKEN));
 878 #else
 879         macb_writel(macb, USRIO, MACB_BIT(MII));
 880 #endif
 881 #endif /* CONFIG_RMII */
 882 #endif
 883         }
 884
 885 #ifdef CONFIG_DM_ETH
 886         ret = macb_phy_init(dev, name);
 887 #else
 888         ret = macb_phy_init(macb, name);
 889 #endif
 890         if (ret)
 891                 return ret;
 892
 893         /* Enable TX and RX */
 894         macb_writel(macb, NCR, MACB_BIT(TE) | MACB_BIT(RE));
 895
 896         return 0;
 897 }
 898
 899 static void _macb_halt(struct macb_device *macb)
 900 {
 901         u32 ncr, tsr;
 902
 903         /* Halt the controller and wait for any ongoing transmission to end. */
 904         ncr = macb_readl(macb, NCR);
 905         ncr |= MACB_BIT(THALT);
 906         macb_writel(macb, NCR, ncr);
 907
 908         do {
 909                 tsr = macb_readl(macb, TSR);
 910         } while (tsr & MACB_BIT(TGO));
 911
 912         /* Disable TX and RX, and clear statistics */
 913         macb_writel(macb, NCR, MACB_BIT(CLRSTAT));
 914 }
 915
 916 static int _macb_write_hwaddr(struct macb_device *macb, unsigned char *enetaddr)
 917 {
 918         u32 hwaddr_bottom;
 919         u16 hwaddr_top;
 920
 921         /* set hardware address */
 922         hwaddr_bottom = enetaddr[0] | enetaddr[1] << 8 |
 923                         enetaddr[2] << 16 | enetaddr[3] << 24;
 924         macb_writel(macb, SA1B, hwaddr_bottom);
 925         hwaddr_top = enetaddr[4] | enetaddr[5] << 8;
 926         macb_writel(macb, SA1T, hwaddr_top);
 927         return 0;
 928 }
 929
 930 static u32 macb_mdc_clk_div(int id, struct macb_device *macb)
 931 {
 932         u32 config;
 933 #if defined(CONFIG_DM_ETH) && defined(CONFIG_CLK)
 934         unsigned long macb_hz = macb->pclk_rate;
 935 #else
 936         unsigned long macb_hz = get_macb_pclk_rate(id);
 937 #endif
 938
 939         if (macb_hz < 20000000)
 940                 config = MACB_BF(CLK, MACB_CLK_DIV8);
 941         else if (macb_hz < 40000000)
 942                 config = MACB_BF(CLK, MACB_CLK_DIV16);
 943         else if (macb_hz < 80000000)
 944                 config = MACB_BF(CLK, MACB_CLK_DIV32);
 945         else
 946                 config = MACB_BF(CLK, MACB_CLK_DIV64);
 947
 948         return config;
 949 }
 950
 951 static u32 gem_mdc_clk_div(int id, struct macb_device *macb)
 952 {
 953         u32 config;
 954
 955 #if defined(CONFIG_DM_ETH) && defined(CONFIG_CLK)
 956         unsigned long macb_hz = macb->pclk_rate;
 957 #else
 958         unsigned long macb_hz = get_macb_pclk_rate(id);
 959 #endif
 960
 961         if (macb_hz < 20000000)
 962                 config = GEM_BF(CLK, GEM_CLK_DIV8);
 963         else if (macb_hz < 40000000)
 964                 config = GEM_BF(CLK, GEM_CLK_DIV16);
 965         else if (macb_hz < 80000000)
 966                 config = GEM_BF(CLK, GEM_CLK_DIV32);
 967         else if (macb_hz < 120000000)
 968                 config = GEM_BF(CLK, GEM_CLK_DIV48);
 969         else if (macb_hz < 160000000)
 970                 config = GEM_BF(CLK, GEM_CLK_DIV64);
 971         else if (macb_hz < 240000000)
 972                 config = GEM_BF(CLK, GEM_CLK_DIV96);
 973         else if (macb_hz < 320000000)
 974                 config = GEM_BF(CLK, GEM_CLK_DIV128);
 975         else
 976                 config = GEM_BF(CLK, GEM_CLK_DIV224);
 977
 978         return config;
 979 }
 980
 981 /*
 982  * Get the DMA bus width field of the network configuration register that we
 983  * should program. We find the width from decoding the design configuration
 984  * register to find the maximum supported data bus width.
 985  */
 986 static u32 macb_dbw(struct macb_device *macb)
 987 {
 988         switch (GEM_BFEXT(DBWDEF, gem_readl(macb, DCFG1))) {
 989         case 4:
 990                 return GEM_BF(DBW, GEM_DBW128);
 991         case 2:
 992                 return GEM_BF(DBW, GEM_DBW64);
 993         case 1:
 994         default:
 995                 return GEM_BF(DBW, GEM_DBW32);
 996         }
 997 }
 998
 999 static void _macb_eth_initialize(struct macb_device *macb)
1000 {
1001         int id = 0;     /* This is not used by functions we call */
1002         u32 ncfgr;
1003
1004         if (macb_is_gem(macb))
1005                 macb->rx_buffer_size = GEM_RX_BUFFER_SIZE;
1006         else
1007                 macb->rx_buffer_size = MACB_RX_BUFFER_SIZE;
1008
1009         /* TODO: we need check the rx/tx_ring_dma is dcache line aligned */
1010         macb->rx_buffer = dma_alloc_coherent(macb->rx_buffer_size *
1011                                              MACB_RX_RING_SIZE,
1012                                              &macb->rx_buffer_dma);
1013         macb->rx_ring = dma_alloc_coherent(MACB_RX_DMA_DESC_SIZE,
1014                                            &macb->rx_ring_dma);
1015         macb->tx_ring = dma_alloc_coherent(MACB_TX_DMA_DESC_SIZE,
1016                                            &macb->tx_ring_dma);
1017         macb->dummy_desc = dma_alloc_coherent(MACB_TX_DUMMY_DMA_DESC_SIZE,
1018                                            &macb->dummy_desc_dma);
1019
1020         /*
1021          * Do some basic initialization so that we at least can talk
1022          * to the PHY
1023          */
1024         if (macb_is_gem(macb)) {
1025                 ncfgr = gem_mdc_clk_div(id, macb);
1026                 ncfgr |= macb_dbw(macb);
1027         } else {
1028                 ncfgr = macb_mdc_clk_div(id, macb);
1029         }
1030
1031         macb_writel(macb, NCFGR, ncfgr);
1032 }
1033
1034 #ifndef CONFIG_DM_ETH
1035 static int macb_send(struct eth_device *netdev, void *packet, int length)
1036 {
1037         struct macb_device *macb = to_macb(netdev);
1038
1039         return _macb_send(macb, netdev->name, packet, length);
1040 }
1041
1042 static int macb_recv(struct eth_device *netdev)
1043 {
1044         struct macb_device *macb = to_macb(netdev);
1045         uchar *packet;
1046         int length;
1047
1048         macb->wrapped = false;
1049         for (;;) {
1050                 macb->next_rx_tail = macb->rx_tail;
1051                 length = _macb_recv(macb, &packet);
1052                 if (length >= 0) {
1053                         net_process_received_packet(packet, length);
1054                         reclaim_rx_buffers(macb, macb->next_rx_tail);
1055                 } else {
1056                         return length;
1057                 }
1058         }
1059 }
1060
1061 static int macb_init(struct eth_device *netdev, bd_t *bd)
1062 {
1063         struct macb_device *macb = to_macb(netdev);
1064
1065         return _macb_init(macb, netdev->name);
1066 }
1067
1068 static void macb_halt(struct eth_device *netdev)
1069 {
1070         struct macb_device *macb = to_macb(netdev);
1071
1072         return _macb_halt(macb);
1073 }
1074
1075 static int macb_write_hwaddr(struct eth_device *netdev)
1076 {
1077         struct macb_device *macb = to_macb(netdev);
1078
1079         return _macb_write_hwaddr(macb, netdev->enetaddr);
1080 }
1081
1082 int macb_eth_initialize(int id, void *regs, unsigned int phy_addr)
1083 {
1084         struct macb_device *macb;
1085         struct eth_device *netdev;
1086
1087         macb = malloc(sizeof(struct macb_device));
1088         if (!macb) {
1089                 printf("Error: Failed to allocate memory for MACB%d\n", id);
1090                 return -1;
1091         }
1092         memset(macb, 0, sizeof(struct macb_device));
1093
1094         netdev = &macb->netdev;
1095
1096         macb->regs = regs;
1097         macb->phy_addr = phy_addr;
1098
1099         if (macb_is_gem(macb))
1100                 sprintf(netdev->name, "gmac%d", id);
1101         else
1102                 sprintf(netdev->name, "macb%d", id);
1103
1104         netdev->init = macb_init;
1105         netdev->halt = macb_halt;
1106         netdev->send = macb_send;
1107         netdev->recv = macb_recv;
1108         netdev->write_hwaddr = macb_write_hwaddr;
1109
1110         _macb_eth_initialize(macb);
1111
1112         eth_register(netdev);
1113
1114 #if defined(CONFIG_CMD_MII) || defined(CONFIG_PHYLIB)
1115         int retval;
1116         struct mii_dev *mdiodev = mdio_alloc();
1117         if (!mdiodev)
1118                 return -ENOMEM;
1119         strncpy(mdiodev->name, netdev->name, MDIO_NAME_LEN);
1120         mdiodev->read = macb_miiphy_read;
1121         mdiodev->write = macb_miiphy_write;
1122
1123         retval = mdio_register(mdiodev);
1124         if (retval < 0)
1125                 return retval;
1126         macb->bus = miiphy_get_dev_by_name(netdev->name);
1127 #endif
1128         return 0;
1129 }
1130 #endif /* !CONFIG_DM_ETH */
1131
1132 #ifdef CONFIG_DM_ETH
1133
1134 static int macb_start(struct udevice *dev)
1135 {
1136         return _macb_init(dev, dev->name);
1137 }
1138
1139 static int macb_send(struct udevice *dev, void *packet, int length)
1140 {
1141         struct macb_device *macb = dev_get_priv(dev);
1142
1143         return _macb_send(macb, dev->name, packet, length);
1144 }
1145
1146 static int macb_recv(struct udevice *dev, int flags, uchar **packetp)
1147 {
1148         struct macb_device *macb = dev_get_priv(dev);
1149
1150         macb->next_rx_tail = macb->rx_tail;
1151         macb->wrapped = false;
1152
1153         return _macb_recv(macb, packetp);
1154 }
1155
1156 static int macb_free_pkt(struct udevice *dev, uchar *packet, int length)
1157 {
1158         struct macb_device *macb = dev_get_priv(dev);
1159
1160         reclaim_rx_buffers(macb, macb->next_rx_tail);
1161
1162         return 0;
1163 }
1164
1165 static void macb_stop(struct udevice *dev)
1166 {
1167         struct macb_device *macb = dev_get_priv(dev);
1168
1169         _macb_halt(macb);
1170 }
1171
1172 static int macb_write_hwaddr(struct udevice *dev)
1173 {
1174         struct eth_pdata *plat = dev_get_platdata(dev);
1175         struct macb_device *macb = dev_get_priv(dev);
1176
1177         return _macb_write_hwaddr(macb, plat->enetaddr);
1178 }
1179
1180 static const struct eth_ops macb_eth_ops = {
1181         .start  = macb_start,
1182         .send   = macb_send,
1183         .recv   = macb_recv,
1184         .stop   = macb_stop,
1185         .free_pkt       = macb_free_pkt,
1186         .write_hwaddr   = macb_write_hwaddr,
1187 };
1188
1189 #ifdef CONFIG_CLK
1190 static int macb_enable_clk(struct udevice *dev)
1191 {
1192         struct macb_device *macb = dev_get_priv(dev);
1193         struct clk clk;
1194         ulong clk_rate;
1195         int ret;
1196
1197         ret = clk_get_by_index(dev, 0, &clk);
1198         if (ret)
1199                 return -EINVAL;
1200
1201         /*
1202          * If clock driver didn't support enable or disable then
1203          * we get -ENOSYS from clk_enable(). To handle this, we
1204          * don't fail for ret == -ENOSYS.
1205          */
1206         ret = clk_enable(&clk);
1207         if (ret && ret != -ENOSYS)
1208                 return ret;
1209
1210         clk_rate = clk_get_rate(&clk);
1211         if (!clk_rate)
1212                 return -EINVAL;
1213
1214         macb->pclk_rate = clk_rate;
1215
1216         return 0;
1217 }
1218 #endif
1219
1220 static const struct macb_config default_gem_config = {
1221         .dma_burst_length = 16,
1222         .clk_init = NULL,
1223 };
1224
1225 static int macb_eth_probe(struct udevice *dev)
1226 {
1227         struct eth_pdata *pdata = dev_get_platdata(dev);
1228         struct macb_device *macb = dev_get_priv(dev);
1229         const char *phy_mode;
1230         int ret;
1231
1232         phy_mode = fdt_getprop(gd->fdt_blob, dev_of_offset(dev), "phy-mode",
1233                                NULL);
1234         if (phy_mode)
1235                 macb->phy_interface = phy_get_interface_by_name(phy_mode);
1236         if (macb->phy_interface == -1) {
1237                 debug("%s: Invalid PHY interface '%s'\n", __func__, phy_mode);
1238                 return -EINVAL;
1239         }
1240
1241         macb->regs = (void *)pdata->iobase;
1242
1243         macb->is_big_endian = (cpu_to_be32(0x12345678) == 0x12345678);
1244
1245         macb->config = (struct macb_config *)dev_get_driver_data(dev);
1246         if (!macb->config)
1247                 macb->config = &default_gem_config;
1248
1249 #ifdef CONFIG_CLK
1250         ret = macb_enable_clk(dev);
1251         if (ret)
1252                 return ret;
1253 #endif
1254
1255         _macb_eth_initialize(macb);
1256
1257 #if defined(CONFIG_CMD_MII) || defined(CONFIG_PHYLIB)
1258         macb->bus = mdio_alloc();
1259         if (!macb->bus)
1260                 return -ENOMEM;
1261         strncpy(macb->bus->name, dev->name, MDIO_NAME_LEN);
1262         macb->bus->read = macb_miiphy_read;
1263         macb->bus->write = macb_miiphy_write;
1264
1265         ret = mdio_register(macb->bus);
1266         if (ret < 0)
1267                 return ret;
1268         macb->bus = miiphy_get_dev_by_name(dev->name);
1269 #endif
1270
1271         return 0;
1272 }
1273
1274 static int macb_eth_remove(struct udevice *dev)
1275 {
1276         struct macb_device *macb = dev_get_priv(dev);
1277
1278 #ifdef CONFIG_PHYLIB
1279         free(macb->phydev);
1280 #endif
1281         mdio_unregister(macb->bus);
1282         mdio_free(macb->bus);
1283
1284         return 0;
1285 }
1286
1287 /**
1288  * macb_late_eth_ofdata_to_platdata
1289  * @dev:        udevice struct
1290  * Returns 0 when operation success and negative errno number
1291  * when operation failed.
1292  */
1293 int __weak macb_late_eth_ofdata_to_platdata(struct udevice *dev)
1294 {
1295         return 0;
1296 }
1297
1298 static int macb_eth_ofdata_to_platdata(struct udevice *dev)
1299 {
1300         struct eth_pdata *pdata = dev_get_platdata(dev);
1301
1302         pdata->iobase = (phys_addr_t)dev_remap_addr(dev);
1303         if (!pdata->iobase)
1304                 return -EINVAL;
1305
1306         return macb_late_eth_ofdata_to_platdata(dev);
1307 }
1308
1309 static const struct macb_config sama5d4_config = {
1310         .dma_burst_length = 4,
1311         .clk_init = NULL,
1312 };
1313
1314 static const struct macb_config sifive_config = {
1315         .dma_burst_length = 16,
1316         .clk_init = macb_sifive_clk_init,
1317 };
1318
1319 static const struct udevice_id macb_eth_ids[] = {
1320         { .compatible = "cdns,macb" },
1321         { .compatible = "cdns,at91sam9260-macb" },
1322         { .compatible = "atmel,sama5d2-gem" },
1323         { .compatible = "atmel,sama5d3-gem" },
1324         { .compatible = "atmel,sama5d4-gem", .data = (ulong)&sama5d4_config },
1325         { .compatible = "cdns,zynq-gem" },
1326         { .compatible = "sifive,fu540-c000-gem",
1327           .data = (ulong)&sifive_config },
1328         { }
1329 };
1330
1331 U_BOOT_DRIVER(eth_macb) = {
1332         .name   = "eth_macb",
1333         .id     = UCLASS_ETH,
1334         .of_match = macb_eth_ids,
1335         .ofdata_to_platdata = macb_eth_ofdata_to_platdata,
1336         .probe  = macb_eth_probe,
1337         .remove = macb_eth_remove,
1338         .ops    = &macb_eth_ops,
1339         .priv_auto_alloc_size = sizeof(struct macb_device),
1340         .platdata_auto_alloc_size = sizeof(struct eth_pdata),
1341 };
1342 #endif
1343
1344 #endif