drivers/net/ethernet/stmicro/stmmac/mmc_core.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*******************************************************************************
   3   DWMAC Management Counters
   4
   5   Copyright (C) 2011  STMicroelectronics Ltd
   6
   7
   8   Author: Giuseppe Cavallaro <peppe.cavallaro@st.com>
   9 *******************************************************************************/
  10
  11 #include <linux/kernel.h>
  12 #include <linux/io.h>
  13 #include "hwif.h"
  14 #include "mmc.h"
  15
  16 /* MAC Management Counters register offset */
  17
  18 #define MMC_CNTRL               0x00    /* MMC Control */
  19 #define MMC_RX_INTR             0x04    /* MMC RX Interrupt */
  20 #define MMC_TX_INTR             0x08    /* MMC TX Interrupt */
  21 #define MMC_RX_INTR_MASK        0x0c    /* MMC Interrupt Mask */
  22 #define MMC_TX_INTR_MASK        0x10    /* MMC Interrupt Mask */
  23 #define MMC_DEFAULT_MASK        0xffffffff
  24
  25 /* MMC TX counter registers */
  26
  27 /* Note:
  28  * _GB register stands for good and bad frames
  29  * _G is for good only.
  30  */
  31 #define MMC_TX_OCTETCOUNT_GB            0x14
  32 #define MMC_TX_FRAMECOUNT_GB            0x18
  33 #define MMC_TX_BROADCASTFRAME_G         0x1c
  34 #define MMC_TX_MULTICASTFRAME_G         0x20
  35 #define MMC_TX_64_OCTETS_GB             0x24
  36 #define MMC_TX_65_TO_127_OCTETS_GB      0x28
  37 #define MMC_TX_128_TO_255_OCTETS_GB     0x2c
  38 #define MMC_TX_256_TO_511_OCTETS_GB     0x30
  39 #define MMC_TX_512_TO_1023_OCTETS_GB    0x34
  40 #define MMC_TX_1024_TO_MAX_OCTETS_GB    0x38
  41 #define MMC_TX_UNICAST_GB               0x3c
  42 #define MMC_TX_MULTICAST_GB             0x40
  43 #define MMC_TX_BROADCAST_GB             0x44
  44 #define MMC_TX_UNDERFLOW_ERROR          0x48
  45 #define MMC_TX_SINGLECOL_G              0x4c
  46 #define MMC_TX_MULTICOL_G               0x50
  47 #define MMC_TX_DEFERRED                 0x54
  48 #define MMC_TX_LATECOL                  0x58
  49 #define MMC_TX_EXESSCOL                 0x5c
  50 #define MMC_TX_CARRIER_ERROR            0x60
  51 #define MMC_TX_OCTETCOUNT_G             0x64
  52 #define MMC_TX_FRAMECOUNT_G             0x68
  53 #define MMC_TX_EXCESSDEF                0x6c
  54 #define MMC_TX_PAUSE_FRAME              0x70
  55 #define MMC_TX_VLAN_FRAME_G             0x74
  56
  57 /* MMC RX counter registers */
  58 #define MMC_RX_FRAMECOUNT_GB            0x80
  59 #define MMC_RX_OCTETCOUNT_GB            0x84
  60 #define MMC_RX_OCTETCOUNT_G             0x88
  61 #define MMC_RX_BROADCASTFRAME_G         0x8c
  62 #define MMC_RX_MULTICASTFRAME_G         0x90
  63 #define MMC_RX_CRC_ERROR                0x94
  64 #define MMC_RX_ALIGN_ERROR              0x98
  65 #define MMC_RX_RUN_ERROR                0x9C
  66 #define MMC_RX_JABBER_ERROR             0xA0
  67 #define MMC_RX_UNDERSIZE_G              0xA4
  68 #define MMC_RX_OVERSIZE_G               0xA8
  69 #define MMC_RX_64_OCTETS_GB             0xAC
  70 #define MMC_RX_65_TO_127_OCTETS_GB      0xb0
  71 #define MMC_RX_128_TO_255_OCTETS_GB     0xb4
  72 #define MMC_RX_256_TO_511_OCTETS_GB     0xb8
  73 #define MMC_RX_512_TO_1023_OCTETS_GB    0xbc
  74 #define MMC_RX_1024_TO_MAX_OCTETS_GB    0xc0
  75 #define MMC_RX_UNICAST_G                0xc4
  76 #define MMC_RX_LENGTH_ERROR             0xc8
  77 #define MMC_RX_AUTOFRANGETYPE           0xcc
  78 #define MMC_RX_PAUSE_FRAMES             0xd0
  79 #define MMC_RX_FIFO_OVERFLOW            0xd4
  80 #define MMC_RX_VLAN_FRAMES_GB           0xd8
  81 #define MMC_RX_WATCHDOG_ERROR           0xdc
  82 /* IPC*/
  83 #define MMC_RX_IPC_INTR_MASK            0x100
  84 #define MMC_RX_IPC_INTR                 0x108
  85 /* IPv4*/
  86 #define MMC_RX_IPV4_GD                  0x110
  87 #define MMC_RX_IPV4_HDERR               0x114
  88 #define MMC_RX_IPV4_NOPAY               0x118
  89 #define MMC_RX_IPV4_FRAG                0x11C
  90 #define MMC_RX_IPV4_UDSBL               0x120
  91
  92 #define MMC_RX_IPV4_GD_OCTETS           0x150
  93 #define MMC_RX_IPV4_HDERR_OCTETS        0x154
  94 #define MMC_RX_IPV4_NOPAY_OCTETS        0x158
  95 #define MMC_RX_IPV4_FRAG_OCTETS         0x15c
  96 #define MMC_RX_IPV4_UDSBL_OCTETS        0x160
  97
  98 /* IPV6*/
  99 #define MMC_RX_IPV6_GD_OCTETS           0x164
 100 #define MMC_RX_IPV6_HDERR_OCTETS        0x168
 101 #define MMC_RX_IPV6_NOPAY_OCTETS        0x16c
 102
 103 #define MMC_RX_IPV6_GD                  0x124
 104 #define MMC_RX_IPV6_HDERR               0x128
 105 #define MMC_RX_IPV6_NOPAY               0x12c
 106
 107 /* Protocols*/
 108 #define MMC_RX_UDP_GD                   0x130
 109 #define MMC_RX_UDP_ERR                  0x134
 110 #define MMC_RX_TCP_GD                   0x138
 111 #define MMC_RX_TCP_ERR                  0x13c
 112 #define MMC_RX_ICMP_GD                  0x140
 113 #define MMC_RX_ICMP_ERR                 0x144
 114
 115 #define MMC_RX_UDP_GD_OCTETS            0x170
 116 #define MMC_RX_UDP_ERR_OCTETS           0x174
 117 #define MMC_RX_TCP_GD_OCTETS            0x178
 118 #define MMC_RX_TCP_ERR_OCTETS           0x17c
 119 #define MMC_RX_ICMP_GD_OCTETS           0x180
 120 #define MMC_RX_ICMP_ERR_OCTETS          0x184
 121
 122 static void dwmac_mmc_ctrl(void __iomem *mmcaddr, unsigned int mode)
 123 {
 124         u32 value = readl(mmcaddr + MMC_CNTRL);
 125
 126         value |= (mode & 0x3F);
 127
 128         writel(value, mmcaddr + MMC_CNTRL);
 129
 130         pr_debug("stmmac: MMC ctrl register (offset 0x%x): 0x%08x\n",
 131                  MMC_CNTRL, value);
 132 }
 133
 134 /* To mask all all interrupts.*/
 135 static void dwmac_mmc_intr_all_mask(void __iomem *mmcaddr)
 136 {
 137         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_RX_INTR_MASK);
 138         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_TX_INTR_MASK);
 139         writel(MMC_DEFAULT_MASK, mmcaddr + MMC_RX_IPC_INTR_MASK);
 140 }
 141
 142 /* This reads the MAC core counters (if actaully supported).
 143  * by default the MMC core is programmed to reset each
 144  * counter after a read. So all the field of the mmc struct
 145  * have to be incremented.
 146  */
 147 static void dwmac_mmc_read(void __iomem *mmcaddr, struct stmmac_counters *mmc)
 148 {
 149         mmc->mmc_tx_octetcount_gb += readl(mmcaddr + MMC_TX_OCTETCOUNT_GB);
 150         mmc->mmc_tx_framecount_gb += readl(mmcaddr + MMC_TX_FRAMECOUNT_GB);
 151         mmc->mmc_tx_broadcastframe_g += readl(mmcaddr +
 152                                               MMC_TX_BROADCASTFRAME_G);
 153         mmc->mmc_tx_multicastframe_g += readl(mmcaddr +
 154                                               MMC_TX_MULTICASTFRAME_G);
 155         mmc->mmc_tx_64_octets_gb += readl(mmcaddr + MMC_TX_64_OCTETS_GB);
 156         mmc->mmc_tx_65_to_127_octets_gb +=
 157             readl(mmcaddr + MMC_TX_65_TO_127_OCTETS_GB);
 158         mmc->mmc_tx_128_to_255_octets_gb +=
 159             readl(mmcaddr + MMC_TX_128_TO_255_OCTETS_GB);
 160         mmc->mmc_tx_256_to_511_octets_gb +=
 161             readl(mmcaddr + MMC_TX_256_TO_511_OCTETS_GB);
 162         mmc->mmc_tx_512_to_1023_octets_gb +=
 163             readl(mmcaddr + MMC_TX_512_TO_1023_OCTETS_GB);
 164         mmc->mmc_tx_1024_to_max_octets_gb +=
 165             readl(mmcaddr + MMC_TX_1024_TO_MAX_OCTETS_GB);
 166         mmc->mmc_tx_unicast_gb += readl(mmcaddr + MMC_TX_UNICAST_GB);
 167         mmc->mmc_tx_multicast_gb += readl(mmcaddr + MMC_TX_MULTICAST_GB);
 168         mmc->mmc_tx_broadcast_gb += readl(mmcaddr + MMC_TX_BROADCAST_GB);
 169         mmc->mmc_tx_underflow_error += readl(mmcaddr + MMC_TX_UNDERFLOW_ERROR);
 170         mmc->mmc_tx_singlecol_g += readl(mmcaddr + MMC_TX_SINGLECOL_G);
 171         mmc->mmc_tx_multicol_g += readl(mmcaddr + MMC_TX_MULTICOL_G);
 172         mmc->mmc_tx_deferred += readl(mmcaddr + MMC_TX_DEFERRED);
 173         mmc->mmc_tx_latecol += readl(mmcaddr + MMC_TX_LATECOL);
 174         mmc->mmc_tx_exesscol += readl(mmcaddr + MMC_TX_EXESSCOL);
 175         mmc->mmc_tx_carrier_error += readl(mmcaddr + MMC_TX_CARRIER_ERROR);
 176         mmc->mmc_tx_octetcount_g += readl(mmcaddr + MMC_TX_OCTETCOUNT_G);
 177         mmc->mmc_tx_framecount_g += readl(mmcaddr + MMC_TX_FRAMECOUNT_G);
 178         mmc->mmc_tx_excessdef += readl(mmcaddr + MMC_TX_EXCESSDEF);
 179         mmc->mmc_tx_pause_frame += readl(mmcaddr + MMC_TX_PAUSE_FRAME);
 180         mmc->mmc_tx_vlan_frame_g += readl(mmcaddr + MMC_TX_VLAN_FRAME_G);
 181
 182         /* MMC RX counter registers */
 183         mmc->mmc_rx_framecount_gb += readl(mmcaddr + MMC_RX_FRAMECOUNT_GB);
 184         mmc->mmc_rx_octetcount_gb += readl(mmcaddr + MMC_RX_OCTETCOUNT_GB);
 185         mmc->mmc_rx_octetcount_g += readl(mmcaddr + MMC_RX_OCTETCOUNT_G);
 186         mmc->mmc_rx_broadcastframe_g += readl(mmcaddr +
 187                                               MMC_RX_BROADCASTFRAME_G);
 188         mmc->mmc_rx_multicastframe_g += readl(mmcaddr +
 189                                               MMC_RX_MULTICASTFRAME_G);
 190         mmc->mmc_rx_crc_error += readl(mmcaddr + MMC_RX_CRC_ERROR);
 191         mmc->mmc_rx_align_error += readl(mmcaddr + MMC_RX_ALIGN_ERROR);
 192         mmc->mmc_rx_run_error += readl(mmcaddr + MMC_RX_RUN_ERROR);
 193         mmc->mmc_rx_jabber_error += readl(mmcaddr + MMC_RX_JABBER_ERROR);
 194         mmc->mmc_rx_undersize_g += readl(mmcaddr + MMC_RX_UNDERSIZE_G);
 195         mmc->mmc_rx_oversize_g += readl(mmcaddr + MMC_RX_OVERSIZE_G);
 196         mmc->mmc_rx_64_octets_gb += readl(mmcaddr + MMC_RX_64_OCTETS_GB);
 197         mmc->mmc_rx_65_to_127_octets_gb +=
 198             readl(mmcaddr + MMC_RX_65_TO_127_OCTETS_GB);
 199         mmc->mmc_rx_128_to_255_octets_gb +=
 200             readl(mmcaddr + MMC_RX_128_TO_255_OCTETS_GB);
 201         mmc->mmc_rx_256_to_511_octets_gb +=
 202             readl(mmcaddr + MMC_RX_256_TO_511_OCTETS_GB);
 203         mmc->mmc_rx_512_to_1023_octets_gb +=
 204             readl(mmcaddr + MMC_RX_512_TO_1023_OCTETS_GB);
 205         mmc->mmc_rx_1024_to_max_octets_gb +=
 206             readl(mmcaddr + MMC_RX_1024_TO_MAX_OCTETS_GB);
 207         mmc->mmc_rx_unicast_g += readl(mmcaddr + MMC_RX_UNICAST_G);
 208         mmc->mmc_rx_length_error += readl(mmcaddr + MMC_RX_LENGTH_ERROR);
 209         mmc->mmc_rx_autofrangetype += readl(mmcaddr + MMC_RX_AUTOFRANGETYPE);
 210         mmc->mmc_rx_pause_frames += readl(mmcaddr + MMC_RX_PAUSE_FRAMES);
 211         mmc->mmc_rx_fifo_overflow += readl(mmcaddr + MMC_RX_FIFO_OVERFLOW);
 212         mmc->mmc_rx_vlan_frames_gb += readl(mmcaddr + MMC_RX_VLAN_FRAMES_GB);
 213         mmc->mmc_rx_watchdog_error += readl(mmcaddr + MMC_RX_WATCHDOG_ERROR);
 214         /* IPC */
 215         mmc->mmc_rx_ipc_intr_mask += readl(mmcaddr + MMC_RX_IPC_INTR_MASK);
 216         mmc->mmc_rx_ipc_intr += readl(mmcaddr + MMC_RX_IPC_INTR);
 217         /* IPv4 */
 218         mmc->mmc_rx_ipv4_gd += readl(mmcaddr + MMC_RX_IPV4_GD);
 219         mmc->mmc_rx_ipv4_hderr += readl(mmcaddr + MMC_RX_IPV4_HDERR);
 220         mmc->mmc_rx_ipv4_nopay += readl(mmcaddr + MMC_RX_IPV4_NOPAY);
 221         mmc->mmc_rx_ipv4_frag += readl(mmcaddr + MMC_RX_IPV4_FRAG);
 222         mmc->mmc_rx_ipv4_udsbl += readl(mmcaddr + MMC_RX_IPV4_UDSBL);
 223
 224         mmc->mmc_rx_ipv4_gd_octets += readl(mmcaddr + MMC_RX_IPV4_GD_OCTETS);
 225         mmc->mmc_rx_ipv4_hderr_octets +=
 226             readl(mmcaddr + MMC_RX_IPV4_HDERR_OCTETS);
 227         mmc->mmc_rx_ipv4_nopay_octets +=
 228             readl(mmcaddr + MMC_RX_IPV4_NOPAY_OCTETS);
 229         mmc->mmc_rx_ipv4_frag_octets += readl(mmcaddr +
 230                                               MMC_RX_IPV4_FRAG_OCTETS);
 231         mmc->mmc_rx_ipv4_udsbl_octets +=
 232             readl(mmcaddr + MMC_RX_IPV4_UDSBL_OCTETS);
 233
 234         /* IPV6 */
 235         mmc->mmc_rx_ipv6_gd_octets += readl(mmcaddr + MMC_RX_IPV6_GD_OCTETS);
 236         mmc->mmc_rx_ipv6_hderr_octets +=
 237             readl(mmcaddr + MMC_RX_IPV6_HDERR_OCTETS);
 238         mmc->mmc_rx_ipv6_nopay_octets +=
 239             readl(mmcaddr + MMC_RX_IPV6_NOPAY_OCTETS);
 240
 241         mmc->mmc_rx_ipv6_gd += readl(mmcaddr + MMC_RX_IPV6_GD);
 242         mmc->mmc_rx_ipv6_hderr += readl(mmcaddr + MMC_RX_IPV6_HDERR);
 243         mmc->mmc_rx_ipv6_nopay += readl(mmcaddr + MMC_RX_IPV6_NOPAY);
 244
 245         /* Protocols */
 246         mmc->mmc_rx_udp_gd += readl(mmcaddr + MMC_RX_UDP_GD);
 247         mmc->mmc_rx_udp_err += readl(mmcaddr + MMC_RX_UDP_ERR);
 248         mmc->mmc_rx_tcp_gd += readl(mmcaddr + MMC_RX_TCP_GD);
 249         mmc->mmc_rx_tcp_err += readl(mmcaddr + MMC_RX_TCP_ERR);
 250         mmc->mmc_rx_icmp_gd += readl(mmcaddr + MMC_RX_ICMP_GD);
 251         mmc->mmc_rx_icmp_err += readl(mmcaddr + MMC_RX_ICMP_ERR);
 252
 253         mmc->mmc_rx_udp_gd_octets += readl(mmcaddr + MMC_RX_UDP_GD_OCTETS);
 254         mmc->mmc_rx_udp_err_octets += readl(mmcaddr + MMC_RX_UDP_ERR_OCTETS);
 255         mmc->mmc_rx_tcp_gd_octets += readl(mmcaddr + MMC_RX_TCP_GD_OCTETS);
 256         mmc->mmc_rx_tcp_err_octets += readl(mmcaddr + MMC_RX_TCP_ERR_OCTETS);
 257         mmc->mmc_rx_icmp_gd_octets += readl(mmcaddr + MMC_RX_ICMP_GD_OCTETS);
 258         mmc->mmc_rx_icmp_err_octets += readl(mmcaddr + MMC_RX_ICMP_ERR_OCTETS);
 259 }
 260
 261 const struct stmmac_mmc_ops dwmac_mmc_ops = {
 262         .ctrl = dwmac_mmc_ctrl,
 263         .intr_all_mask = dwmac_mmc_intr_all_mask,
 264         .read = dwmac_mmc_read,
 265 };