drivers/net/ethernet/mellanox/mlx5/core/en_tx.c

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/tcp.h>
  34 #include <linux/if_vlan.h>
  35 #include <net/geneve.h>
  36 #include <net/dsfield.h>
  37 #include "en.h"
  38 #include "en/txrx.h"
  39 #include "ipoib/ipoib.h"
  40 #include "en_accel/en_accel.h"
  41 #include "en_accel/ktls.h"
  42 #include "lib/clock.h"
  43
  44 static void mlx5e_dma_unmap_wqe_err(struct mlx5e_txqsq *sq, u8 num_dma)
  45 {
  46         int i;
  47
  48         for (i = 0; i < num_dma; i++) {
  49                 struct mlx5e_sq_dma *last_pushed_dma =
  50                         mlx5e_dma_get(sq, --sq->dma_fifo_pc);
  51
  52                 mlx5e_tx_dma_unmap(sq->pdev, last_pushed_dma);
  53         }
  54 }
  55
  56 #ifdef CONFIG_MLX5_CORE_EN_DCB
  57 static inline int mlx5e_get_dscp_up(struct mlx5e_priv *priv, struct sk_buff *skb)
  58 {
  59         int dscp_cp = 0;
  60
  61         if (skb->protocol == htons(ETH_P_IP))
  62                 dscp_cp = ipv4_get_dsfield(ip_hdr(skb)) >> 2;
  63         else if (skb->protocol == htons(ETH_P_IPV6))
  64                 dscp_cp = ipv6_get_dsfield(ipv6_hdr(skb)) >> 2;
  65
  66         return priv->dcbx_dp.dscp2prio[dscp_cp];
  67 }
  68 #endif
  69
  70 u16 mlx5e_select_queue(struct net_device *dev, struct sk_buff *skb,
  71                        struct net_device *sb_dev)
  72 {
  73         int txq_ix = netdev_pick_tx(dev, skb, NULL);
  74         struct mlx5e_priv *priv = netdev_priv(dev);
  75         u16 num_channels;
  76         int up = 0;
  77
  78         if (!netdev_get_num_tc(dev))
  79                 return txq_ix;
  80
  81 #ifdef CONFIG_MLX5_CORE_EN_DCB
  82         if (priv->dcbx_dp.trust_state == MLX5_QPTS_TRUST_DSCP)
  83                 up = mlx5e_get_dscp_up(priv, skb);
  84         else
  85 #endif
  86                 if (skb_vlan_tag_present(skb))
  87                         up = skb_vlan_tag_get_prio(skb);
  88
  89         /* txq_ix can be larger than num_channels since
  90          * dev->num_real_tx_queues = num_channels * num_tc
  91          */
  92         num_channels = priv->channels.params.num_channels;
  93         if (txq_ix >= num_channels)
  94                 txq_ix = priv->txq2sq[txq_ix]->ch_ix;
  95
  96         return priv->channel_tc2txq[txq_ix][up];
  97 }
  98
  99 static inline int mlx5e_skb_l2_header_offset(struct sk_buff *skb)
 100 {
 101 #define MLX5E_MIN_INLINE (ETH_HLEN + VLAN_HLEN)
 102
 103         return max(skb_network_offset(skb), MLX5E_MIN_INLINE);
 104 }
 105
 106 static inline int mlx5e_skb_l3_header_offset(struct sk_buff *skb)
 107 {
 108         if (skb_transport_header_was_set(skb))
 109                 return skb_transport_offset(skb);
 110         else
 111                 return mlx5e_skb_l2_header_offset(skb);
 112 }
 113
 114 static inline u16 mlx5e_calc_min_inline(enum mlx5_inline_modes mode,
 115                                         struct sk_buff *skb)
 116 {
 117         u16 hlen;
 118
 119         switch (mode) {
 120         case MLX5_INLINE_MODE_NONE:
 121                 return 0;
 122         case MLX5_INLINE_MODE_TCP_UDP:
 123                 hlen = eth_get_headlen(skb->dev, skb->data, skb_headlen(skb));
 124                 if (hlen == ETH_HLEN && !skb_vlan_tag_present(skb))
 125                         hlen += VLAN_HLEN;
 126                 break;
 127         case MLX5_INLINE_MODE_IP:
 128                 hlen = mlx5e_skb_l3_header_offset(skb);
 129                 break;
 130         case MLX5_INLINE_MODE_L2:
 131         default:
 132                 hlen = mlx5e_skb_l2_header_offset(skb);
 133         }
 134         return min_t(u16, hlen, skb_headlen(skb));
 135 }
 136
 137 static inline void mlx5e_insert_vlan(void *start, struct sk_buff *skb, u16 ihs)
 138 {
 139         struct vlan_ethhdr *vhdr = (struct vlan_ethhdr *)start;
 140         int cpy1_sz = 2 * ETH_ALEN;
 141         int cpy2_sz = ihs - cpy1_sz;
 142
 143         memcpy(vhdr, skb->data, cpy1_sz);
 144         vhdr->h_vlan_proto = skb->vlan_proto;
 145         vhdr->h_vlan_TCI = cpu_to_be16(skb_vlan_tag_get(skb));
 146         memcpy(&vhdr->h_vlan_encapsulated_proto, skb->data + cpy1_sz, cpy2_sz);
 147 }
 148
 149 static inline void
 150 mlx5e_txwqe_build_eseg_csum(struct mlx5e_txqsq *sq, struct sk_buff *skb, struct mlx5_wqe_eth_seg *eseg)
 151 {
 152         if (likely(skb->ip_summed == CHECKSUM_PARTIAL)) {
 153                 eseg->cs_flags = MLX5_ETH_WQE_L3_CSUM;
 154                 if (skb->encapsulation) {
 155                         eseg->cs_flags |= MLX5_ETH_WQE_L3_INNER_CSUM |
 156                                           MLX5_ETH_WQE_L4_INNER_CSUM;
 157                         sq->stats->csum_partial_inner++;
 158                 } else {
 159                         eseg->cs_flags |= MLX5_ETH_WQE_L4_CSUM;
 160                         sq->stats->csum_partial++;
 161                 }
 162         } else
 163                 sq->stats->csum_none++;
 164 }
 165
 166 static inline u16
 167 mlx5e_tx_get_gso_ihs(struct mlx5e_txqsq *sq, struct sk_buff *skb)
 168 {
 169         struct mlx5e_sq_stats *stats = sq->stats;
 170         u16 ihs;
 171
 172         if (skb->encapsulation) {
 173                 ihs = skb_inner_transport_offset(skb) + inner_tcp_hdrlen(skb);
 174                 stats->tso_inner_packets++;
 175                 stats->tso_inner_bytes += skb->len - ihs;
 176         } else {
 177                 if (skb_shinfo(skb)->gso_type & SKB_GSO_UDP_L4)
 178                         ihs = skb_transport_offset(skb) + sizeof(struct udphdr);
 179                 else
 180                         ihs = skb_transport_offset(skb) + tcp_hdrlen(skb);
 181                 stats->tso_packets++;
 182                 stats->tso_bytes += skb->len - ihs;
 183         }
 184
 185         return ihs;
 186 }
 187
 188 static inline int
 189 mlx5e_txwqe_build_dsegs(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 190                         unsigned char *skb_data, u16 headlen,
 191                         struct mlx5_wqe_data_seg *dseg)
 192 {
 193         dma_addr_t dma_addr = 0;
 194         u8 num_dma          = 0;
 195         int i;
 196
 197         if (headlen) {
 198                 dma_addr = dma_map_single(sq->pdev, skb_data, headlen,
 199                                           DMA_TO_DEVICE);
 200                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 201                         goto dma_unmap_wqe_err;
 202
 203                 dseg->addr       = cpu_to_be64(dma_addr);
 204                 dseg->lkey       = sq->mkey_be;
 205                 dseg->byte_count = cpu_to_be32(headlen);
 206
 207                 mlx5e_dma_push(sq, dma_addr, headlen, MLX5E_DMA_MAP_SINGLE);
 208                 num_dma++;
 209                 dseg++;
 210         }
 211
 212         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
 213                 struct skb_frag_struct *frag = &skb_shinfo(skb)->frags[i];
 214                 int fsz = skb_frag_size(frag);
 215
 216                 dma_addr = skb_frag_dma_map(sq->pdev, frag, 0, fsz,
 217                                             DMA_TO_DEVICE);
 218                 if (unlikely(dma_mapping_error(sq->pdev, dma_addr)))
 219                         goto dma_unmap_wqe_err;
 220
 221                 dseg->addr       = cpu_to_be64(dma_addr);
 222                 dseg->lkey       = sq->mkey_be;
 223                 dseg->byte_count = cpu_to_be32(fsz);
 224
 225                 mlx5e_dma_push(sq, dma_addr, fsz, MLX5E_DMA_MAP_PAGE);
 226                 num_dma++;
 227                 dseg++;
 228         }
 229
 230         return num_dma;
 231
 232 dma_unmap_wqe_err:
 233         mlx5e_dma_unmap_wqe_err(sq, num_dma);
 234         return -ENOMEM;
 235 }
 236
 237 static inline void
 238 mlx5e_txwqe_complete(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 239                      u8 opcode, u16 ds_cnt, u8 num_wqebbs, u32 num_bytes, u8 num_dma,
 240                      struct mlx5e_tx_wqe_info *wi, struct mlx5_wqe_ctrl_seg *cseg,
 241                      bool xmit_more)
 242 {
 243         struct mlx5_wq_cyc *wq = &sq->wq;
 244         bool send_doorbell;
 245
 246         wi->num_bytes = num_bytes;
 247         wi->num_dma = num_dma;
 248         wi->num_wqebbs = num_wqebbs;
 249         wi->skb = skb;
 250
 251         cseg->opmod_idx_opcode = cpu_to_be32((sq->pc << 8) | opcode);
 252         cseg->qpn_ds           = cpu_to_be32((sq->sqn << 8) | ds_cnt);
 253
 254         if (unlikely(skb_shinfo(skb)->tx_flags & SKBTX_HW_TSTAMP))
 255                 skb_shinfo(skb)->tx_flags |= SKBTX_IN_PROGRESS;
 256
 257         sq->pc += wi->num_wqebbs;
 258         if (unlikely(!mlx5e_wqc_has_room_for(wq, sq->cc, sq->pc, sq->stop_room))) {
 259                 netif_tx_stop_queue(sq->txq);
 260                 sq->stats->stopped++;
 261         }
 262
 263         send_doorbell = __netdev_tx_sent_queue(sq->txq, num_bytes,
 264                                                xmit_more);
 265         if (send_doorbell)
 266                 mlx5e_notify_hw(wq, sq->pc, sq->uar_map, cseg);
 267 }
 268
 269 netdev_tx_t mlx5e_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 270                           struct mlx5e_tx_wqe *wqe, u16 pi, bool xmit_more)
 271 {
 272         struct mlx5_wq_cyc *wq = &sq->wq;
 273         struct mlx5_wqe_ctrl_seg *cseg;
 274         struct mlx5_wqe_eth_seg  *eseg;
 275         struct mlx5_wqe_data_seg *dseg;
 276         struct mlx5e_tx_wqe_info *wi;
 277
 278         struct mlx5e_sq_stats *stats = sq->stats;
 279         u16 headlen, ihs, contig_wqebbs_room;
 280         u16 ds_cnt, ds_cnt_inl = 0;
 281         u8 num_wqebbs, opcode;
 282         u32 num_bytes;
 283         int num_dma;
 284         __be16 mss;
 285
 286         /* Calc ihs and ds cnt, no writes to wqe yet */
 287         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 288         if (skb_is_gso(skb)) {
 289                 opcode    = MLX5_OPCODE_LSO;
 290                 mss       = cpu_to_be16(skb_shinfo(skb)->gso_size);
 291                 ihs       = mlx5e_tx_get_gso_ihs(sq, skb);
 292                 num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
 293                 stats->packets += skb_shinfo(skb)->gso_segs;
 294         } else {
 295                 u8 mode = mlx5e_transport_inline_tx_wqe(wqe) ?
 296                         MLX5_INLINE_MODE_TCP_UDP : sq->min_inline_mode;
 297
 298                 opcode    = MLX5_OPCODE_SEND;
 299                 mss       = 0;
 300                 ihs       = mlx5e_calc_min_inline(mode, skb);
 301                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 302                 stats->packets++;
 303         }
 304
 305         stats->bytes     += num_bytes;
 306         stats->xmit_more += xmit_more;
 307
 308         headlen = skb->len - ihs - skb->data_len;
 309         ds_cnt += !!headlen;
 310         ds_cnt += skb_shinfo(skb)->nr_frags;
 311
 312         if (ihs) {
 313                 ihs += !!skb_vlan_tag_present(skb) * VLAN_HLEN;
 314
 315                 ds_cnt_inl = DIV_ROUND_UP(ihs - INL_HDR_START_SZ, MLX5_SEND_WQE_DS);
 316                 ds_cnt += ds_cnt_inl;
 317         }
 318
 319         num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
 320         contig_wqebbs_room = mlx5_wq_cyc_get_contig_wqebbs(wq, pi);
 321         if (unlikely(contig_wqebbs_room < num_wqebbs)) {
 322 #ifdef CONFIG_MLX5_EN_IPSEC
 323                 struct mlx5_wqe_eth_seg cur_eth = wqe->eth;
 324 #endif
 325 #ifdef CONFIG_MLX5_EN_TLS
 326                 struct mlx5_wqe_ctrl_seg cur_ctrl = wqe->ctrl;
 327 #endif
 328                 mlx5e_fill_sq_frag_edge(sq, wq, pi, contig_wqebbs_room);
 329                 wqe = mlx5e_sq_fetch_wqe(sq, sizeof(*wqe), &pi);
 330 #ifdef CONFIG_MLX5_EN_IPSEC
 331                 wqe->eth = cur_eth;
 332 #endif
 333 #ifdef CONFIG_MLX5_EN_TLS
 334                 wqe->ctrl = cur_ctrl;
 335 #endif
 336         }
 337
 338         /* fill wqe */
 339         wi   = &sq->db.wqe_info[pi];
 340         cseg = &wqe->ctrl;
 341         eseg = &wqe->eth;
 342         dseg =  wqe->data;
 343
 344 #if IS_ENABLED(CONFIG_GENEVE)
 345         if (skb->encapsulation)
 346                 mlx5e_tx_tunnel_accel(skb, eseg);
 347 #endif
 348         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
 349
 350         eseg->mss = mss;
 351
 352         if (ihs) {
 353                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
 354                 if (skb_vlan_tag_present(skb)) {
 355                         ihs -= VLAN_HLEN;
 356                         mlx5e_insert_vlan(eseg->inline_hdr.start, skb, ihs);
 357                         stats->added_vlan_packets++;
 358                 } else {
 359                         memcpy(eseg->inline_hdr.start, skb->data, ihs);
 360                 }
 361                 dseg += ds_cnt_inl;
 362         } else if (skb_vlan_tag_present(skb)) {
 363                 eseg->insert.type = cpu_to_be16(MLX5_ETH_WQE_INSERT_VLAN);
 364                 if (skb->vlan_proto == cpu_to_be16(ETH_P_8021AD))
 365                         eseg->insert.type |= cpu_to_be16(MLX5_ETH_WQE_SVLAN);
 366                 eseg->insert.vlan_tci = cpu_to_be16(skb_vlan_tag_get(skb));
 367                 stats->added_vlan_packets++;
 368         }
 369
 370         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb->data + ihs, headlen, dseg);
 371         if (unlikely(num_dma < 0))
 372                 goto err_drop;
 373
 374         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt, num_wqebbs, num_bytes,
 375                              num_dma, wi, cseg, xmit_more);
 376
 377         return NETDEV_TX_OK;
 378
 379 err_drop:
 380         stats->dropped++;
 381         dev_kfree_skb_any(skb);
 382
 383         return NETDEV_TX_OK;
 384 }
 385
 386 netdev_tx_t mlx5e_xmit(struct sk_buff *skb, struct net_device *dev)
 387 {
 388         struct mlx5e_priv *priv = netdev_priv(dev);
 389         struct mlx5e_tx_wqe *wqe;
 390         struct mlx5e_txqsq *sq;
 391         u16 pi;
 392
 393         sq = priv->txq2sq[skb_get_queue_mapping(skb)];
 394         wqe = mlx5e_sq_fetch_wqe(sq, sizeof(*wqe), &pi);
 395
 396         /* might send skbs and update wqe and pi */
 397         skb = mlx5e_accel_handle_tx(skb, sq, dev, &wqe, &pi);
 398         if (unlikely(!skb))
 399                 return NETDEV_TX_OK;
 400
 401         return mlx5e_sq_xmit(sq, skb, wqe, pi, netdev_xmit_more());
 402 }
 403
 404 static void mlx5e_dump_error_cqe(struct mlx5e_txqsq *sq,
 405                                  struct mlx5_err_cqe *err_cqe)
 406 {
 407         struct mlx5_cqwq *wq = &sq->cq.wq;
 408         u32 ci;
 409
 410         ci = mlx5_cqwq_ctr2ix(wq, wq->cc - 1);
 411
 412         netdev_err(sq->channel->netdev,
 413                    "Error cqe on cqn 0x%x, ci 0x%x, sqn 0x%x, opcode 0x%x, syndrome 0x%x, vendor syndrome 0x%x\n",
 414                    sq->cq.mcq.cqn, ci, sq->sqn,
 415                    get_cqe_opcode((struct mlx5_cqe64 *)err_cqe),
 416                    err_cqe->syndrome, err_cqe->vendor_err_synd);
 417         mlx5_dump_err_cqe(sq->cq.mdev, err_cqe);
 418 }
 419
 420 bool mlx5e_poll_tx_cq(struct mlx5e_cq *cq, int napi_budget)
 421 {
 422         struct mlx5e_sq_stats *stats;
 423         struct mlx5e_txqsq *sq;
 424         struct mlx5_cqe64 *cqe;
 425         u32 dma_fifo_cc;
 426         u32 nbytes;
 427         u16 npkts;
 428         u16 sqcc;
 429         int i;
 430
 431         sq = container_of(cq, struct mlx5e_txqsq, cq);
 432
 433         if (unlikely(!test_bit(MLX5E_SQ_STATE_ENABLED, &sq->state)))
 434                 return false;
 435
 436         cqe = mlx5_cqwq_get_cqe(&cq->wq);
 437         if (!cqe)
 438                 return false;
 439
 440         stats = sq->stats;
 441
 442         npkts = 0;
 443         nbytes = 0;
 444
 445         /* sq->cc must be updated only after mlx5_cqwq_update_db_record(),
 446          * otherwise a cq overrun may occur
 447          */
 448         sqcc = sq->cc;
 449
 450         /* avoid dirtying sq cache line every cqe */
 451         dma_fifo_cc = sq->dma_fifo_cc;
 452
 453         i = 0;
 454         do {
 455                 u16 wqe_counter;
 456                 bool last_wqe;
 457
 458                 mlx5_cqwq_pop(&cq->wq);
 459
 460                 wqe_counter = be16_to_cpu(cqe->wqe_counter);
 461
 462                 if (unlikely(get_cqe_opcode(cqe) == MLX5_CQE_REQ_ERR)) {
 463                         if (!test_and_set_bit(MLX5E_SQ_STATE_RECOVERING,
 464                                               &sq->state)) {
 465                                 mlx5e_dump_error_cqe(sq,
 466                                                      (struct mlx5_err_cqe *)cqe);
 467                                 queue_work(cq->channel->priv->wq,
 468                                            &sq->recover_work);
 469                         }
 470                         stats->cqe_err++;
 471                 }
 472
 473                 do {
 474                         struct mlx5e_tx_wqe_info *wi;
 475                         struct sk_buff *skb;
 476                         u16 ci;
 477                         int j;
 478
 479                         last_wqe = (sqcc == wqe_counter);
 480
 481                         ci = mlx5_wq_cyc_ctr2ix(&sq->wq, sqcc);
 482                         wi = &sq->db.wqe_info[ci];
 483                         skb = wi->skb;
 484
 485                         if (unlikely(!skb)) {
 486                                 mlx5e_ktls_tx_handle_resync_dump_comp(sq, wi, &dma_fifo_cc);
 487                                 sqcc += wi->num_wqebbs;
 488                                 continue;
 489                         }
 490
 491                         if (unlikely(skb_shinfo(skb)->tx_flags &
 492                                      SKBTX_HW_TSTAMP)) {
 493                                 struct skb_shared_hwtstamps hwts = {};
 494
 495                                 hwts.hwtstamp =
 496                                         mlx5_timecounter_cyc2time(sq->clock,
 497                                                                   get_cqe_ts(cqe));
 498                                 skb_tstamp_tx(skb, &hwts);
 499                         }
 500
 501                         for (j = 0; j < wi->num_dma; j++) {
 502                                 struct mlx5e_sq_dma *dma =
 503                                         mlx5e_dma_get(sq, dma_fifo_cc++);
 504
 505                                 mlx5e_tx_dma_unmap(sq->pdev, dma);
 506                         }
 507
 508                         npkts++;
 509                         nbytes += wi->num_bytes;
 510                         sqcc += wi->num_wqebbs;
 511                         napi_consume_skb(skb, napi_budget);
 512                 } while (!last_wqe);
 513
 514         } while ((++i < MLX5E_TX_CQ_POLL_BUDGET) && (cqe = mlx5_cqwq_get_cqe(&cq->wq)));
 515
 516         stats->cqes += i;
 517
 518         mlx5_cqwq_update_db_record(&cq->wq);
 519
 520         /* ensure cq space is freed before enabling more cqes */
 521         wmb();
 522
 523         sq->dma_fifo_cc = dma_fifo_cc;
 524         sq->cc = sqcc;
 525
 526         netdev_tx_completed_queue(sq->txq, npkts, nbytes);
 527
 528         if (netif_tx_queue_stopped(sq->txq) &&
 529             mlx5e_wqc_has_room_for(&sq->wq, sq->cc, sq->pc, sq->stop_room) &&
 530             !test_bit(MLX5E_SQ_STATE_RECOVERING, &sq->state)) {
 531                 netif_tx_wake_queue(sq->txq);
 532                 stats->wake++;
 533         }
 534
 535         return (i == MLX5E_TX_CQ_POLL_BUDGET);
 536 }
 537
 538 void mlx5e_free_txqsq_descs(struct mlx5e_txqsq *sq)
 539 {
 540         struct mlx5e_tx_wqe_info *wi;
 541         struct sk_buff *skb;
 542         u32 dma_fifo_cc;
 543         u16 sqcc;
 544         u16 ci;
 545         int i;
 546
 547         sqcc = sq->cc;
 548         dma_fifo_cc = sq->dma_fifo_cc;
 549
 550         while (sqcc != sq->pc) {
 551                 ci = mlx5_wq_cyc_ctr2ix(&sq->wq, sqcc);
 552                 wi = &sq->db.wqe_info[ci];
 553                 skb = wi->skb;
 554
 555                 if (!skb) {
 556                         mlx5e_ktls_tx_handle_resync_dump_comp(sq, wi, &dma_fifo_cc);
 557                         sqcc += wi->num_wqebbs;
 558                         continue;
 559                 }
 560
 561                 for (i = 0; i < wi->num_dma; i++) {
 562                         struct mlx5e_sq_dma *dma =
 563                                 mlx5e_dma_get(sq, dma_fifo_cc++);
 564
 565                         mlx5e_tx_dma_unmap(sq->pdev, dma);
 566                 }
 567
 568                 dev_kfree_skb_any(skb);
 569                 sqcc += wi->num_wqebbs;
 570         }
 571
 572         sq->dma_fifo_cc = dma_fifo_cc;
 573         sq->cc = sqcc;
 574 }
 575
 576 #ifdef CONFIG_MLX5_CORE_IPOIB
 577 static inline void
 578 mlx5i_txwqe_build_datagram(struct mlx5_av *av, u32 dqpn, u32 dqkey,
 579                            struct mlx5_wqe_datagram_seg *dseg)
 580 {
 581         memcpy(&dseg->av, av, sizeof(struct mlx5_av));
 582         dseg->av.dqp_dct = cpu_to_be32(dqpn | MLX5_EXTENDED_UD_AV);
 583         dseg->av.key.qkey.qkey = cpu_to_be32(dqkey);
 584 }
 585
 586 netdev_tx_t mlx5i_sq_xmit(struct mlx5e_txqsq *sq, struct sk_buff *skb,
 587                           struct mlx5_av *av, u32 dqpn, u32 dqkey,
 588                           bool xmit_more)
 589 {
 590         struct mlx5_wq_cyc *wq = &sq->wq;
 591         struct mlx5i_tx_wqe *wqe;
 592
 593         struct mlx5_wqe_datagram_seg *datagram;
 594         struct mlx5_wqe_ctrl_seg *cseg;
 595         struct mlx5_wqe_eth_seg  *eseg;
 596         struct mlx5_wqe_data_seg *dseg;
 597         struct mlx5e_tx_wqe_info *wi;
 598
 599         struct mlx5e_sq_stats *stats = sq->stats;
 600         u16 headlen, ihs, pi, contig_wqebbs_room;
 601         u16 ds_cnt, ds_cnt_inl = 0;
 602         u8 num_wqebbs, opcode;
 603         u32 num_bytes;
 604         int num_dma;
 605         __be16 mss;
 606
 607         /* Calc ihs and ds cnt, no writes to wqe yet */
 608         ds_cnt = sizeof(*wqe) / MLX5_SEND_WQE_DS;
 609         if (skb_is_gso(skb)) {
 610                 opcode    = MLX5_OPCODE_LSO;
 611                 mss       = cpu_to_be16(skb_shinfo(skb)->gso_size);
 612                 ihs       = mlx5e_tx_get_gso_ihs(sq, skb);
 613                 num_bytes = skb->len + (skb_shinfo(skb)->gso_segs - 1) * ihs;
 614                 stats->packets += skb_shinfo(skb)->gso_segs;
 615         } else {
 616                 opcode    = MLX5_OPCODE_SEND;
 617                 mss       = 0;
 618                 ihs       = mlx5e_calc_min_inline(sq->min_inline_mode, skb);
 619                 num_bytes = max_t(unsigned int, skb->len, ETH_ZLEN);
 620                 stats->packets++;
 621         }
 622
 623         stats->bytes     += num_bytes;
 624         stats->xmit_more += xmit_more;
 625
 626         headlen = skb->len - ihs - skb->data_len;
 627         ds_cnt += !!headlen;
 628         ds_cnt += skb_shinfo(skb)->nr_frags;
 629
 630         if (ihs) {
 631                 ds_cnt_inl = DIV_ROUND_UP(ihs - INL_HDR_START_SZ, MLX5_SEND_WQE_DS);
 632                 ds_cnt += ds_cnt_inl;
 633         }
 634
 635         num_wqebbs = DIV_ROUND_UP(ds_cnt, MLX5_SEND_WQEBB_NUM_DS);
 636         pi = mlx5_wq_cyc_ctr2ix(wq, sq->pc);
 637         contig_wqebbs_room = mlx5_wq_cyc_get_contig_wqebbs(wq, pi);
 638         if (unlikely(contig_wqebbs_room < num_wqebbs)) {
 639                 mlx5e_fill_sq_frag_edge(sq, wq, pi, contig_wqebbs_room);
 640                 pi = mlx5_wq_cyc_ctr2ix(wq, sq->pc);
 641         }
 642
 643         mlx5i_sq_fetch_wqe(sq, &wqe, pi);
 644
 645         /* fill wqe */
 646         wi       = &sq->db.wqe_info[pi];
 647         cseg     = &wqe->ctrl;
 648         datagram = &wqe->datagram;
 649         eseg     = &wqe->eth;
 650         dseg     =  wqe->data;
 651
 652         mlx5i_txwqe_build_datagram(av, dqpn, dqkey, datagram);
 653
 654         mlx5e_txwqe_build_eseg_csum(sq, skb, eseg);
 655
 656         eseg->mss = mss;
 657
 658         if (ihs) {
 659                 memcpy(eseg->inline_hdr.start, skb->data, ihs);
 660                 eseg->inline_hdr.sz = cpu_to_be16(ihs);
 661                 dseg += ds_cnt_inl;
 662         }
 663
 664         num_dma = mlx5e_txwqe_build_dsegs(sq, skb, skb->data + ihs, headlen, dseg);
 665         if (unlikely(num_dma < 0))
 666                 goto err_drop;
 667
 668         mlx5e_txwqe_complete(sq, skb, opcode, ds_cnt, num_wqebbs, num_bytes,
 669                              num_dma, wi, cseg, xmit_more);
 670
 671         return NETDEV_TX_OK;
 672
 673 err_drop:
 674         stats->dropped++;
 675         dev_kfree_skb_any(skb);
 676
 677         return NETDEV_TX_OK;
 678 }
 679 #endif