drivers/net/dc2114x.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2
   3 #include <common.h>
   4 #include <env.h>
   5 #include <malloc.h>
   6 #include <net.h>
   7 #include <netdev.h>
   8 #include <pci.h>
   9
  10 #undef DEBUG_SROM
  11 #undef DEBUG_SROM2
  12
  13 #undef UPDATE_SROM
  14
  15 /* PCI Registers. */
  16 #define PCI_CFDA_PSM    0x43
  17
  18 #define CFRV_RN         0x000000f0      /* Revision Number */
  19
  20 #define WAKEUP          0x00            /* Power Saving Wakeup */
  21 #define SLEEP           0x80            /* Power Saving Sleep Mode */
  22
  23 #define DC2114x_BRK     0x0020  /* CFRV break between DC21142 & DC21143 */
  24
  25 /* Ethernet chip registers. */
  26 #define DE4X5_BMR       0x000           /* Bus Mode Register */
  27 #define DE4X5_TPD       0x008           /* Transmit Poll Demand Reg */
  28 #define DE4X5_RRBA      0x018           /* RX Ring Base Address Reg */
  29 #define DE4X5_TRBA      0x020           /* TX Ring Base Address Reg */
  30 #define DE4X5_STS       0x028           /* Status Register */
  31 #define DE4X5_OMR       0x030           /* Operation Mode Register */
  32 #define DE4X5_SICR      0x068           /* SIA Connectivity Register */
  33 #define DE4X5_APROM     0x048           /* Ethernet Address PROM */
  34
  35 /* Register bits. */
  36 #define BMR_SWR         0x00000001      /* Software Reset */
  37 #define STS_TS          0x00700000      /* Transmit Process State */
  38 #define STS_RS          0x000e0000      /* Receive Process State */
  39 #define OMR_ST          0x00002000      /* Start/Stop Transmission Command */
  40 #define OMR_SR          0x00000002      /* Start/Stop Receive */
  41 #define OMR_PS          0x00040000      /* Port Select */
  42 #define OMR_SDP         0x02000000      /* SD Polarity - MUST BE ASSERTED */
  43 #define OMR_PM          0x00000080      /* Pass All Multicast */
  44
  45 /* Descriptor bits. */
  46 #define R_OWN           0x80000000      /* Own Bit */
  47 #define RD_RER          0x02000000      /* Receive End Of Ring */
  48 #define RD_LS           0x00000100      /* Last Descriptor */
  49 #define RD_ES           0x00008000      /* Error Summary */
  50 #define TD_TER          0x02000000      /* Transmit End Of Ring */
  51 #define T_OWN           0x80000000      /* Own Bit */
  52 #define TD_LS           0x40000000      /* Last Segment */
  53 #define TD_FS           0x20000000      /* First Segment */
  54 #define TD_ES           0x00008000      /* Error Summary */
  55 #define TD_SET          0x08000000      /* Setup Packet */
  56
  57 /* The EEPROM commands include the alway-set leading bit. */
  58 #define SROM_WRITE_CMD  5
  59 #define SROM_READ_CMD   6
  60 #define SROM_ERASE_CMD  7
  61
  62 #define SROM_HWADD      0x0014          /* Hardware Address offset in SROM */
  63 #define SROM_RD         0x00004000      /* Read from Boot ROM */
  64 #define EE_DATA_WRITE   0x04            /* EEPROM chip data in. */
  65 #define EE_WRITE_0      0x4801
  66 #define EE_WRITE_1      0x4805
  67 #define EE_DATA_READ    0x08            /* EEPROM chip data out. */
  68 #define SROM_SR         0x00000800      /* Select Serial ROM when set */
  69
  70 #define DT_IN           0x00000004      /* Serial Data In */
  71 #define DT_CLK          0x00000002      /* Serial ROM Clock */
  72 #define DT_CS           0x00000001      /* Serial ROM Chip Select */
  73
  74 #define POLL_DEMAND     1
  75
  76 #if defined(CONFIG_E500)
  77 #define phys_to_bus(a) (a)
  78 #else
  79 #define phys_to_bus(a)  pci_phys_to_mem((pci_dev_t)dev->priv, a)
  80 #endif
  81
  82 #define NUM_RX_DESC PKTBUFSRX
  83 #define NUM_TX_DESC 1                   /* Number of TX descriptors   */
  84 #define RX_BUFF_SZ  PKTSIZE_ALIGN
  85
  86 #define TOUT_LOOP   1000000
  87
  88 #define SETUP_FRAME_LEN 192
  89
  90 struct de4x5_desc {
  91         volatile s32 status;
  92         u32 des1;
  93         u32 buf;
  94         u32 next;
  95 };
  96
  97 /* RX and TX descriptor ring */
  98 static struct de4x5_desc rx_ring[NUM_RX_DESC] __aligned(32);
  99 static struct de4x5_desc tx_ring[NUM_TX_DESC] __aligned(32);
 100 static int rx_new;      /* RX descriptor ring pointer */
 101 static int tx_new;      /* TX descriptor ring pointer */
 102
 103 static char rx_ring_size;
 104 static char tx_ring_size;
 105
 106 static u32 dc2114x_inl(struct eth_device *dev, u32 addr)
 107 {
 108         return le32_to_cpu(*(volatile u32 *)(addr + dev->iobase));
 109 }
 110
 111 static void dc2114x_outl(struct eth_device *dev, u32 command, u32 addr)
 112 {
 113         *(volatile u32 *)(addr + dev->iobase) = cpu_to_le32(command);
 114 }
 115
 116 static void reset_de4x5(struct eth_device *dev)
 117 {
 118         u32 i;
 119
 120         i = dc2114x_inl(dev, DE4X5_BMR);
 121         mdelay(1);
 122         dc2114x_outl(dev, i | BMR_SWR, DE4X5_BMR);
 123         mdelay(1);
 124         dc2114x_outl(dev, i, DE4X5_BMR);
 125         mdelay(1);
 126
 127         for (i = 0; i < 5; i++) {
 128                 dc2114x_inl(dev, DE4X5_BMR);
 129                 mdelay(10);
 130         }
 131
 132         mdelay(1);
 133 }
 134
 135 static void start_de4x5(struct eth_device *dev)
 136 {
 137         u32 omr;
 138
 139         omr = dc2114x_inl(dev, DE4X5_OMR);
 140         omr |= OMR_ST | OMR_SR;
 141         dc2114x_outl(dev, omr, DE4X5_OMR);      /* Enable the TX and/or RX */
 142 }
 143
 144 static void stop_de4x5(struct eth_device *dev)
 145 {
 146         u32 omr;
 147
 148         omr = dc2114x_inl(dev, DE4X5_OMR);
 149         omr &= ~(OMR_ST | OMR_SR);
 150         dc2114x_outl(dev, omr, DE4X5_OMR);      /* Disable the TX and/or RX */
 151 }
 152
 153 /* SROM Read and write routines. */
 154 static void sendto_srom(struct eth_device *dev, u_int command, u_long addr)
 155 {
 156         dc2114x_outl(dev, command, addr);
 157         udelay(1);
 158 }
 159
 160 static int getfrom_srom(struct eth_device *dev, u_long addr)
 161 {
 162         u32 tmp = dc2114x_inl(dev, addr);
 163
 164         udelay(1);
 165         return tmp;
 166 }
 167
 168 /* Note: this routine returns extra data bits for size detection. */
 169 static int do_read_eeprom(struct eth_device *dev, u_long ioaddr, int location,
 170                           int addr_len)
 171 {
 172         int read_cmd = location | (SROM_READ_CMD << addr_len);
 173         unsigned int retval = 0;
 174         int i;
 175
 176         sendto_srom(dev, SROM_RD | SROM_SR, ioaddr);
 177         sendto_srom(dev, SROM_RD | SROM_SR | DT_CS, ioaddr);
 178
 179 #ifdef DEBUG_SROM
 180         printf(" EEPROM read at %d ", location);
 181 #endif
 182
 183         /* Shift the read command bits out. */
 184         for (i = 4 + addr_len; i >= 0; i--) {
 185                 short dataval = (read_cmd & (1 << i)) ? EE_DATA_WRITE : 0;
 186
 187                 sendto_srom(dev, SROM_RD | SROM_SR | DT_CS | dataval,
 188                             ioaddr);
 189                 udelay(10);
 190                 sendto_srom(dev, SROM_RD | SROM_SR | DT_CS | dataval | DT_CLK,
 191                             ioaddr);
 192                 udelay(10);
 193 #ifdef DEBUG_SROM2
 194                 printf("%X", getfrom_srom(dev, ioaddr) & 15);
 195 #endif
 196                 retval = (retval << 1) |
 197                          !!(getfrom_srom(dev, ioaddr) & EE_DATA_READ);
 198         }
 199
 200         sendto_srom(dev, SROM_RD | SROM_SR | DT_CS, ioaddr);
 201
 202 #ifdef DEBUG_SROM2
 203         printf(" :%X:", getfrom_srom(dev, ioaddr) & 15);
 204 #endif
 205
 206         for (i = 16; i > 0; i--) {
 207                 sendto_srom(dev, SROM_RD | SROM_SR | DT_CS | DT_CLK, ioaddr);
 208                 udelay(10);
 209 #ifdef DEBUG_SROM2
 210                 printf("%X", getfrom_srom(dev, ioaddr) & 15);
 211 #endif
 212                 retval = (retval << 1) |
 213                          !!(getfrom_srom(dev, ioaddr) & EE_DATA_READ);
 214                 sendto_srom(dev, SROM_RD | SROM_SR | DT_CS, ioaddr);
 215                 udelay(10);
 216         }
 217
 218         /* Terminate the EEPROM access. */
 219         sendto_srom(dev, SROM_RD | SROM_SR, ioaddr);
 220
 221 #ifdef DEBUG_SROM2
 222         printf(" EEPROM value at %d is %5.5x.\n", location, retval);
 223 #endif
 224
 225         return retval;
 226 }
 227
 228 /*
 229  * This executes a generic EEPROM command, typically a write or write
 230  * enable. It returns the data output from the EEPROM, and thus may
 231  * also be used for reads.
 232  */
 233 static int do_eeprom_cmd(struct eth_device *dev, u_long ioaddr, int cmd,
 234                          int cmd_len)
 235 {
 236         unsigned int retval = 0;
 237
 238 #ifdef DEBUG_SROM
 239         printf(" EEPROM op 0x%x: ", cmd);
 240 #endif
 241
 242         sendto_srom(dev, SROM_RD | SROM_SR | DT_CS | DT_CLK, ioaddr);
 243
 244         /* Shift the command bits out. */
 245         do {
 246                 short dataval = (cmd & BIT(cmd_len)) ? EE_WRITE_1 : EE_WRITE_0;
 247
 248                 sendto_srom(dev, dataval, ioaddr);
 249                 udelay(10);
 250
 251 #ifdef DEBUG_SROM2
 252                 printf("%X", getfrom_srom(dev, ioaddr) & 15);
 253 #endif
 254
 255                 sendto_srom(dev, dataval | DT_CLK, ioaddr);
 256                 udelay(10);
 257                 retval = (retval << 1) |
 258                          !!(getfrom_srom(dev, ioaddr) & EE_DATA_READ);
 259         } while (--cmd_len >= 0);
 260
 261         sendto_srom(dev, SROM_RD | SROM_SR | DT_CS, ioaddr);
 262
 263         /* Terminate the EEPROM access. */
 264         sendto_srom(dev, SROM_RD | SROM_SR, ioaddr);
 265
 266 #ifdef DEBUG_SROM
 267         printf(" EEPROM result is 0x%5.5x.\n", retval);
 268 #endif
 269
 270         return retval;
 271 }
 272
 273 static int read_srom(struct eth_device *dev, u_long ioaddr, int index)
 274 {
 275         int ee_addr_size;
 276
 277         ee_addr_size = (do_read_eeprom(dev, ioaddr, 0xff, 8) & BIT(18)) ? 8 : 6;
 278
 279         return do_eeprom_cmd(dev, ioaddr, 0xffff |
 280                              (((SROM_READ_CMD << ee_addr_size) | index) << 16),
 281                              3 + ee_addr_size + 16);
 282 }
 283
 284 #ifdef UPDATE_SROM
 285 static int write_srom(struct eth_device *dev, u_long ioaddr, int index,
 286                       int new_value)
 287 {
 288         unsigned short newval;
 289         int ee_addr_size;
 290         int i;
 291
 292         ee_addr_size = (do_read_eeprom(dev, ioaddr, 0xff, 8) & BIT(18)) ? 8 : 6;
 293
 294         udelay(10 * 1000); /* test-only */
 295
 296 #ifdef DEBUG_SROM
 297         printf("ee_addr_size=%d.\n", ee_addr_size);
 298         printf("Writing new entry 0x%4.4x to offset %d.\n", new_value, index);
 299 #endif
 300
 301         /* Enable programming modes. */
 302         do_eeprom_cmd(dev, ioaddr, 0x4f << (ee_addr_size - 4),
 303                       3 + ee_addr_size);
 304
 305         /* Do the actual write. */
 306         do_eeprom_cmd(dev, ioaddr, new_value |
 307                       (((SROM_WRITE_CMD << ee_addr_size) | index) << 16),
 308                       3 + ee_addr_size + 16);
 309
 310         /* Poll for write finished. */
 311         sendto_srom(dev, SROM_RD | SROM_SR | DT_CS, ioaddr);
 312         for (i = 0; i < 10000; i++) {   /* Typical 2000 ticks */
 313                 if (getfrom_srom(dev, ioaddr) & EE_DATA_READ)
 314                         break;
 315         }
 316
 317 #ifdef DEBUG_SROM
 318         printf(" Write finished after %d ticks.\n", i);
 319 #endif
 320
 321         /* Disable programming. */
 322         do_eeprom_cmd(dev, ioaddr, (0x40 << (ee_addr_size - 4)),
 323                       3 + ee_addr_size);
 324
 325         /* And read the result. */
 326         newval = do_eeprom_cmd(dev, ioaddr,
 327                                (((SROM_READ_CMD << ee_addr_size) | index) << 16)
 328                                | 0xffff, 3 + ee_addr_size + 16);
 329 #ifdef DEBUG_SROM
 330         printf("  New value at offset %d is %4.4x.\n", index, newval);
 331 #endif
 332
 333         return 1;
 334 }
 335
 336 static void update_srom(struct eth_device *dev, bd_t *bis)
 337 {
 338         static unsigned short eeprom[0x40] = {
 339                 0x140b, 0x6610, 0x0000, 0x0000, /* 00 */
 340                 0x0000, 0x0000, 0x0000, 0x0000, /* 04 */
 341                 0x00a3, 0x0103, 0x0000, 0x0000, /* 08 */
 342                 0x0000, 0x1f00, 0x0000, 0x0000, /* 0c */
 343                 0x0108, 0x038d, 0x0000, 0x0000, /* 10 */
 344                 0xe078, 0x0001, 0x0040, 0x0018, /* 14 */
 345                 0x0000, 0x0000, 0x0000, 0x0000, /* 18 */
 346                 0x0000, 0x0000, 0x0000, 0x0000, /* 1c */
 347                 0x0000, 0x0000, 0x0000, 0x0000, /* 20 */
 348                 0x0000, 0x0000, 0x0000, 0x0000, /* 24 */
 349                 0x0000, 0x0000, 0x0000, 0x0000, /* 28 */
 350                 0x0000, 0x0000, 0x0000, 0x0000, /* 2c */
 351                 0x0000, 0x0000, 0x0000, 0x0000, /* 30 */
 352                 0x0000, 0x0000, 0x0000, 0x0000, /* 34 */
 353                 0x0000, 0x0000, 0x0000, 0x0000, /* 38 */
 354                 0x0000, 0x0000, 0x0000, 0x4e07, /* 3c */
 355         };
 356         uchar enetaddr[6];
 357         int i;
 358
 359         /* Ethernet Addr... */
 360         if (!eth_env_get_enetaddr("ethaddr", enetaddr))
 361                 return;
 362
 363         eeprom[0x0a] = (enetaddr[1] << 8) | enetaddr[0];
 364         eeprom[0x0b] = (enetaddr[3] << 8) | enetaddr[2];
 365         eeprom[0x0c] = (enetaddr[5] << 8) | enetaddr[4];
 366
 367         for (i = 0; i < 0x40; i++)
 368                 write_srom(dev, DE4X5_APROM, i, eeprom[i]);
 369 }
 370 #endif /* UPDATE_SROM */
 371
 372 static void send_setup_frame(struct eth_device *dev, bd_t *bis)
 373 {
 374         char setup_frame[SETUP_FRAME_LEN];
 375         char *pa = &setup_frame[0];
 376         int i;
 377
 378         memset(pa, 0xff, SETUP_FRAME_LEN);
 379
 380         for (i = 0; i < ETH_ALEN; i++) {
 381                 *(pa + (i & 1)) = dev->enetaddr[i];
 382                 if (i & 0x01)
 383                         pa += 4;
 384         }
 385
 386         for (i = 0; tx_ring[tx_new].status & cpu_to_le32(T_OWN); i++) {
 387                 if (i < TOUT_LOOP)
 388                         continue;
 389
 390                 printf("%s: tx error buffer not ready\n", dev->name);
 391                 return;
 392         }
 393
 394         tx_ring[tx_new].buf = cpu_to_le32(phys_to_bus((u32)&setup_frame[0]));
 395         tx_ring[tx_new].des1 = cpu_to_le32(TD_TER | TD_SET | SETUP_FRAME_LEN);
 396         tx_ring[tx_new].status = cpu_to_le32(T_OWN);
 397
 398         dc2114x_outl(dev, POLL_DEMAND, DE4X5_TPD);
 399
 400         for (i = 0; tx_ring[tx_new].status & cpu_to_le32(T_OWN); i++) {
 401                 if (i < TOUT_LOOP)
 402                         continue;
 403
 404                 printf("%s: tx buffer not ready\n", dev->name);
 405                 return;
 406         }
 407
 408         if (le32_to_cpu(tx_ring[tx_new].status) != 0x7FFFFFFF) {
 409                 printf("TX error status2 = 0x%08X\n",
 410                        le32_to_cpu(tx_ring[tx_new].status));
 411         }
 412
 413         tx_new = (tx_new + 1) % NUM_TX_DESC;
 414 }
 415
 416 static int dc21x4x_send(struct eth_device *dev, void *packet, int length)
 417 {
 418         int status = -1;
 419         int i;
 420
 421         if (length <= 0) {
 422                 printf("%s: bad packet size: %d\n", dev->name, length);
 423                 goto done;
 424         }
 425
 426         for (i = 0; tx_ring[tx_new].status & cpu_to_le32(T_OWN); i++) {
 427                 if (i < TOUT_LOOP)
 428                         continue;
 429
 430                 printf("%s: tx error buffer not ready\n", dev->name);
 431                 goto done;
 432         }
 433
 434         tx_ring[tx_new].buf = cpu_to_le32(phys_to_bus((u32)packet));
 435         tx_ring[tx_new].des1 = cpu_to_le32(TD_TER | TD_LS | TD_FS | length);
 436         tx_ring[tx_new].status = cpu_to_le32(T_OWN);
 437
 438         dc2114x_outl(dev, POLL_DEMAND, DE4X5_TPD);
 439
 440         for (i = 0; tx_ring[tx_new].status & cpu_to_le32(T_OWN); i++) {
 441                 if (i < TOUT_LOOP)
 442                         continue;
 443
 444                 printf(".%s: tx buffer not ready\n", dev->name);
 445                 goto done;
 446         }
 447
 448         if (le32_to_cpu(tx_ring[tx_new].status) & TD_ES) {
 449                 tx_ring[tx_new].status = 0x0;
 450                 goto done;
 451         }
 452
 453         status = length;
 454
 455 done:
 456         tx_new = (tx_new + 1) % NUM_TX_DESC;
 457         return status;
 458 }
 459
 460 static int dc21x4x_recv(struct eth_device *dev)
 461 {
 462         int length = 0;
 463         u32 status;
 464
 465         while (true) {
 466                 status = le32_to_cpu(rx_ring[rx_new].status);
 467
 468                 if (status & R_OWN)
 469                         break;
 470
 471                 if (status & RD_LS) {
 472                         /* Valid frame status. */
 473                         if (status & RD_ES) {
 474                                 /* There was an error. */
 475                                 printf("RX error status = 0x%08X\n", status);
 476                         } else {
 477                                 /* A valid frame received. */
 478                                 length = (le32_to_cpu(rx_ring[rx_new].status)
 479                                           >> 16);
 480
 481                                 /* Pass the packet up to the protocol layers */
 482                                 net_process_received_packet
 483                                         (net_rx_packets[rx_new], length - 4);
 484                         }
 485
 486                         /*
 487                          * Change buffer ownership for this frame,
 488                          * back to the adapter.
 489                          */
 490                         rx_ring[rx_new].status = cpu_to_le32(R_OWN);
 491                 }
 492
 493                 /* Update entry information. */
 494                 rx_new = (rx_new + 1) % rx_ring_size;
 495         }
 496
 497         return length;
 498 }
 499
 500 static int dc21x4x_init(struct eth_device *dev, bd_t *bis)
 501 {
 502         int i;
 503         int devbusfn = (int)dev->priv;
 504
 505         /* Ensure we're not sleeping. */
 506         pci_write_config_byte(devbusfn, PCI_CFDA_PSM, WAKEUP);
 507
 508         reset_de4x5(dev);
 509
 510         if (dc2114x_inl(dev, DE4X5_STS) & (STS_TS | STS_RS)) {
 511                 printf("Error: Cannot reset ethernet controller.\n");
 512                 return -1;
 513         }
 514
 515         dc2114x_outl(dev, OMR_SDP | OMR_PS | OMR_PM, DE4X5_OMR);
 516
 517         for (i = 0; i < NUM_RX_DESC; i++) {
 518                 rx_ring[i].status = cpu_to_le32(R_OWN);
 519                 rx_ring[i].des1 = cpu_to_le32(RX_BUFF_SZ);
 520                 rx_ring[i].buf =
 521                         cpu_to_le32(phys_to_bus((u32)net_rx_packets[i]));
 522                 rx_ring[i].next = 0;
 523         }
 524
 525         for (i = 0; i < NUM_TX_DESC; i++) {
 526                 tx_ring[i].status = 0;
 527                 tx_ring[i].des1 = 0;
 528                 tx_ring[i].buf = 0;
 529                 tx_ring[i].next = 0;
 530         }
 531
 532         rx_ring_size = NUM_RX_DESC;
 533         tx_ring_size = NUM_TX_DESC;
 534
 535         /* Write the end of list marker to the descriptor lists. */
 536         rx_ring[rx_ring_size - 1].des1 |= cpu_to_le32(RD_RER);
 537         tx_ring[tx_ring_size - 1].des1 |= cpu_to_le32(TD_TER);
 538
 539         /* Tell the adapter where the TX/RX rings are located. */
 540         dc2114x_outl(dev, phys_to_bus((u32)&rx_ring), DE4X5_RRBA);
 541         dc2114x_outl(dev, phys_to_bus((u32)&tx_ring), DE4X5_TRBA);
 542
 543         start_de4x5(dev);
 544
 545         tx_new = 0;
 546         rx_new = 0;
 547
 548         send_setup_frame(dev, bis);
 549
 550         return 0;
 551 }
 552
 553 static void dc21x4x_halt(struct eth_device *dev)
 554 {
 555         int devbusfn = (int)dev->priv;
 556
 557         stop_de4x5(dev);
 558         dc2114x_outl(dev, 0, DE4X5_SICR);
 559
 560         pci_write_config_byte(devbusfn, PCI_CFDA_PSM, SLEEP);
 561 }
 562
 563 static void read_hw_addr(struct eth_device *dev, bd_t *bis)
 564 {
 565         u_short tmp, *p = (u_short *)(&dev->enetaddr[0]);
 566         int i, j = 0;
 567
 568         for (i = 0; i < (ETH_ALEN >> 1); i++) {
 569                 tmp = read_srom(dev, DE4X5_APROM, (SROM_HWADD >> 1) + i);
 570                 *p = le16_to_cpu(tmp);
 571                 j += *p++;
 572         }
 573
 574         if (!j || j == 0x2fffd) {
 575                 memset(dev->enetaddr, 0, ETH_ALEN);
 576                 debug("Warning: can't read HW address from SROM.\n");
 577 #ifdef UPDATE_SROM
 578                 update_srom(dev, bis);
 579 #endif
 580         }
 581 }
 582
 583 static struct pci_device_id supported[] = {
 584         { PCI_VENDOR_ID_DEC, PCI_DEVICE_ID_DEC_TULIP_FAST },
 585         { PCI_VENDOR_ID_DEC, PCI_DEVICE_ID_DEC_21142 },
 586         { }
 587 };
 588
 589 int dc21x4x_initialize(bd_t *bis)
 590 {
 591         struct eth_device *dev;
 592         unsigned short status;
 593         unsigned char timer;
 594         unsigned int iobase;
 595         int card_number = 0;
 596         pci_dev_t devbusfn;
 597         unsigned int cfrv;
 598         int idx = 0;
 599
 600         while (1) {
 601                 devbusfn = pci_find_devices(supported, idx++);
 602                 if (devbusfn == -1)
 603                         break;
 604
 605                 /* Get the chip configuration revision register. */
 606                 pci_read_config_dword(devbusfn, PCI_REVISION_ID, &cfrv);
 607
 608                 if ((cfrv & CFRV_RN) < DC2114x_BRK) {
 609                         printf("Error: The chip is not DC21143.\n");
 610                         continue;
 611                 }
 612
 613                 pci_read_config_word(devbusfn, PCI_COMMAND, &status);
 614                 status |= PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER;
 615                 pci_write_config_word(devbusfn, PCI_COMMAND, status);
 616
 617                 pci_read_config_word(devbusfn, PCI_COMMAND, &status);
 618                 if (!(status & PCI_COMMAND_MEMORY)) {
 619                         printf("Error: Can not enable MEMORY access.\n");
 620                         continue;
 621                 }
 622
 623                 if (!(status & PCI_COMMAND_MASTER)) {
 624                         printf("Error: Can not enable Bus Mastering.\n");
 625                         continue;
 626                 }
 627
 628                 /* Check the latency timer for values >= 0x60. */
 629                 pci_read_config_byte(devbusfn, PCI_LATENCY_TIMER, &timer);
 630
 631                 if (timer < 0x60) {
 632                         pci_write_config_byte(devbusfn, PCI_LATENCY_TIMER,
 633                                               0x60);
 634                 }
 635
 636                 /* read BAR for memory space access */
 637                 pci_read_config_dword(devbusfn, PCI_BASE_ADDRESS_1, &iobase);
 638                 iobase &= PCI_BASE_ADDRESS_MEM_MASK;
 639                 debug("dc21x4x: DEC 21142 PCI Device @0x%x\n", iobase);
 640
 641                 dev = (struct eth_device *)malloc(sizeof(*dev));
 642                 if (!dev) {
 643                         printf("Can not allocalte memory of dc21x4x\n");
 644                         break;
 645                 }
 646
 647                 memset(dev, 0, sizeof(*dev));
 648
 649                 sprintf(dev->name, "dc21x4x#%d", card_number);
 650
 651                 dev->iobase = pci_mem_to_phys(devbusfn, iobase);
 652                 dev->priv = (void *)devbusfn;
 653                 dev->init = dc21x4x_init;
 654                 dev->halt = dc21x4x_halt;
 655                 dev->send = dc21x4x_send;
 656                 dev->recv = dc21x4x_recv;
 657
 658                 /* Ensure we're not sleeping. */
 659                 pci_write_config_byte(devbusfn, PCI_CFDA_PSM, WAKEUP);
 660
 661                 udelay(10 * 1000);
 662
 663                 read_hw_addr(dev, bis);
 664
 665                 eth_register(dev);
 666
 667                 card_number++;
 668         }
 669
 670         return card_number;
 671 }