1afc61f8767d87bf38b557619968a59f3f636c5a
[oweals/u-boot.git] / drivers / mtd / nand / raw / denali_dt.c
1 // SPDX-License-Identifier: GPL-2.0+
2 /*
3  * Copyright (C) 2017 Socionext Inc.
4  *   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
5  */
6
7 #include <clk.h>
8 #include <dm.h>
9 #include <linux/io.h>
10 #include <linux/ioport.h>
11 #include <linux/printk.h>
12 #include <reset.h>
13
14 #include "denali.h"
15
16 struct denali_dt_data {
17         unsigned int revision;
18         unsigned int caps;
19         const struct nand_ecc_caps *ecc_caps;
20 };
21
22 NAND_ECC_CAPS_SINGLE(denali_socfpga_ecc_caps, denali_calc_ecc_bytes,
23                      512, 8, 15);
24 static const struct denali_dt_data denali_socfpga_data = {
25         .caps = DENALI_CAP_HW_ECC_FIXUP,
26         .ecc_caps = &denali_socfpga_ecc_caps,
27 };
28
29 NAND_ECC_CAPS_SINGLE(denali_uniphier_v5a_ecc_caps, denali_calc_ecc_bytes,
30                      1024, 8, 16, 24);
31 static const struct denali_dt_data denali_uniphier_v5a_data = {
32         .caps = DENALI_CAP_HW_ECC_FIXUP |
33                 DENALI_CAP_DMA_64BIT,
34         .ecc_caps = &denali_uniphier_v5a_ecc_caps,
35 };
36
37 NAND_ECC_CAPS_SINGLE(denali_uniphier_v5b_ecc_caps, denali_calc_ecc_bytes,
38                      1024, 8, 16);
39 static const struct denali_dt_data denali_uniphier_v5b_data = {
40         .revision = 0x0501,
41         .caps = DENALI_CAP_HW_ECC_FIXUP |
42                 DENALI_CAP_DMA_64BIT,
43         .ecc_caps = &denali_uniphier_v5b_ecc_caps,
44 };
45
46 static const struct udevice_id denali_nand_dt_ids[] = {
47         {
48                 .compatible = "altr,socfpga-denali-nand",
49                 .data = (unsigned long)&denali_socfpga_data,
50         },
51         {
52                 .compatible = "socionext,uniphier-denali-nand-v5a",
53                 .data = (unsigned long)&denali_uniphier_v5a_data,
54         },
55         {
56                 .compatible = "socionext,uniphier-denali-nand-v5b",
57                 .data = (unsigned long)&denali_uniphier_v5b_data,
58         },
59         { /* sentinel */ }
60 };
61
62 static int denali_dt_probe(struct udevice *dev)
63 {
64         struct denali_nand_info *denali = dev_get_priv(dev);
65         const struct denali_dt_data *data;
66         struct clk clk, clk_x, clk_ecc;
67         struct reset_ctl_bulk resets;
68         struct resource res;
69         int ret;
70
71         data = (void *)dev_get_driver_data(dev);
72         if (data) {
73                 denali->revision = data->revision;
74                 denali->caps = data->caps;
75                 denali->ecc_caps = data->ecc_caps;
76         }
77
78         denali->dev = dev;
79
80         ret = dev_read_resource_byname(dev, "denali_reg", &res);
81         if (ret)
82                 return ret;
83
84         denali->reg = devm_ioremap(dev, res.start, resource_size(&res));
85
86         ret = dev_read_resource_byname(dev, "nand_data", &res);
87         if (ret)
88                 return ret;
89
90         denali->host = devm_ioremap(dev, res.start, resource_size(&res));
91
92         ret = clk_get_by_name(dev, "nand", &clk);
93         if (ret)
94                 ret = clk_get_by_index(dev, 0, &clk);
95         if (ret)
96                 clk.dev = NULL;
97
98         ret = clk_get_by_name(dev, "nand_x", &clk_x);
99         if (ret)
100                 clk_x.dev = NULL;
101
102         ret = clk_get_by_name(dev, "ecc", &clk_ecc);
103         if (ret)
104                 clk_ecc.dev = NULL;
105
106         if (clk.dev) {
107                 ret = clk_enable(&clk);
108                 if (ret)
109                         return ret;
110         }
111
112         if (clk_x.dev) {
113                 ret = clk_enable(&clk_x);
114                 if (ret)
115                         return ret;
116         }
117
118         if (clk_ecc.dev) {
119                 ret = clk_enable(&clk_ecc);
120                 if (ret)
121                         return ret;
122         }
123
124         if (clk_x.dev) {
125                 denali->clk_rate = clk_get_rate(&clk);
126                 denali->clk_x_rate = clk_get_rate(&clk_x);
127         } else {
128                 /*
129                  * Hardcode the clock rates for the backward compatibility.
130                  * This works for both SOCFPGA and UniPhier.
131                  */
132                 dev_notice(dev,
133                            "necessary clock is missing. default clock rates are used.\n");
134                 denali->clk_rate = 50000000;
135                 denali->clk_x_rate = 200000000;
136         }
137
138         ret = reset_get_bulk(dev, &resets);
139         if (ret) {
140                 dev_warn(dev, "Can't get reset: %d\n", ret);
141         } else {
142                 reset_deassert_bulk(&resets);
143
144                 /*
145                  * When the reset is deasserted, the initialization sequence is
146                  * kicked (bootstrap process). The driver must wait until it is
147                  * finished. Otherwise, it will result in unpredictable behavior.
148                  */
149                 udelay(200);
150         }
151
152         return denali_init(denali);
153 }
154
155 U_BOOT_DRIVER(denali_nand_dt) = {
156         .name = "denali-nand-dt",
157         .id = UCLASS_MISC,
158         .of_match = denali_nand_dt_ids,
159         .probe = denali_dt_probe,
160         .priv_auto_alloc_size = sizeof(struct denali_nand_info),
161 };
162
163 void board_nand_init(void)
164 {
165         struct udevice *dev;
166         int ret;
167
168         ret = uclass_get_device_by_driver(UCLASS_MISC,
169                                           DM_GET_DRIVER(denali_nand_dt),
170                                           &dev);
171         if (ret && ret != -ENODEV)
172                 pr_err("Failed to initialize Denali NAND controller. (error %d)\n",
173                        ret);
174 }