drivers/gpio/stm32_gpio.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2017, STMicroelectronics - All Rights Reserved
   4  * Author(s): Vikas Manocha, <vikas.manocha@st.com> for STMicroelectronics.
   5  */
   6
   7 #include <common.h>
   8 #include <clk.h>
   9 #include <dm.h>
  10 #include <fdtdec.h>
  11 #include <asm/arch/gpio.h>
  12 #include <asm/arch/stm32.h>
  13 #include <asm/gpio.h>
  14 #include <asm/io.h>
  15 #include <dm/device_compat.h>
  16 #include <linux/errno.h>
  17 #include <linux/io.h>
  18
  19 #define MODE_BITS(gpio_pin)             (gpio_pin * 2)
  20 #define MODE_BITS_MASK                  3
  21 #define BSRR_BIT(gpio_pin, value)       BIT(gpio_pin + (value ? 0 : 16))
  22
  23 #ifndef CONFIG_SPL_BUILD
  24 /*
  25  * convert gpio offset to gpio index taking into account gpio holes
  26  * into gpio bank
  27  */
  28 int stm32_offset_to_index(struct udevice *dev, unsigned int offset)
  29 {
  30         struct stm32_gpio_priv *priv = dev_get_priv(dev);
  31         unsigned int idx = 0;
  32         int i;
  33
  34         for (i = 0; i < STM32_GPIOS_PER_BANK; i++) {
  35                 if (priv->gpio_range & BIT(i)) {
  36                         if (idx == offset)
  37                                 return idx;
  38                         idx++;
  39                 }
  40         }
  41         /* shouldn't happen */
  42         return -EINVAL;
  43 }
  44
  45 static int stm32_gpio_direction_input(struct udevice *dev, unsigned offset)
  46 {
  47         struct stm32_gpio_priv *priv = dev_get_priv(dev);
  48         struct stm32_gpio_regs *regs = priv->regs;
  49         int bits_index;
  50         int mask;
  51         int idx;
  52
  53         idx = stm32_offset_to_index(dev, offset);
  54         if (idx < 0)
  55                 return idx;
  56
  57         bits_index = MODE_BITS(idx);
  58         mask = MODE_BITS_MASK << bits_index;
  59
  60         clrsetbits_le32(&regs->moder, mask, STM32_GPIO_MODE_IN << bits_index);
  61
  62         return 0;
  63 }
  64
  65 static int stm32_gpio_direction_output(struct udevice *dev, unsigned offset,
  66                                        int value)
  67 {
  68         struct stm32_gpio_priv *priv = dev_get_priv(dev);
  69         struct stm32_gpio_regs *regs = priv->regs;
  70         int bits_index;
  71         int mask;
  72         int idx;
  73
  74         idx = stm32_offset_to_index(dev, offset);
  75         if (idx < 0)
  76                 return idx;
  77
  78         bits_index = MODE_BITS(idx);
  79         mask = MODE_BITS_MASK << bits_index;
  80
  81         clrsetbits_le32(&regs->moder, mask, STM32_GPIO_MODE_OUT << bits_index);
  82
  83         writel(BSRR_BIT(idx, value), &regs->bsrr);
  84
  85         return 0;
  86 }
  87
  88 static int stm32_gpio_get_value(struct udevice *dev, unsigned offset)
  89 {
  90         struct stm32_gpio_priv *priv = dev_get_priv(dev);
  91         struct stm32_gpio_regs *regs = priv->regs;
  92         int idx;
  93
  94         idx = stm32_offset_to_index(dev, offset);
  95         if (idx < 0)
  96                 return idx;
  97
  98         return readl(&regs->idr) & BIT(idx) ? 1 : 0;
  99 }
 100
 101 static int stm32_gpio_set_value(struct udevice *dev, unsigned offset, int value)
 102 {
 103         struct stm32_gpio_priv *priv = dev_get_priv(dev);
 104         struct stm32_gpio_regs *regs = priv->regs;
 105         int idx;
 106
 107         idx = stm32_offset_to_index(dev, offset);
 108         if (idx < 0)
 109                 return idx;
 110
 111         writel(BSRR_BIT(idx, value), &regs->bsrr);
 112
 113         return 0;
 114 }
 115
 116 static int stm32_gpio_get_function(struct udevice *dev, unsigned int offset)
 117 {
 118         struct stm32_gpio_priv *priv = dev_get_priv(dev);
 119         struct stm32_gpio_regs *regs = priv->regs;
 120         int bits_index;
 121         int mask;
 122         int idx;
 123         u32 mode;
 124
 125         idx = stm32_offset_to_index(dev, offset);
 126         if (idx < 0)
 127                 return idx;
 128
 129         bits_index = MODE_BITS(idx);
 130         mask = MODE_BITS_MASK << bits_index;
 131
 132         mode = (readl(&regs->moder) & mask) >> bits_index;
 133         if (mode == STM32_GPIO_MODE_OUT)
 134                 return GPIOF_OUTPUT;
 135         if (mode == STM32_GPIO_MODE_IN)
 136                 return GPIOF_INPUT;
 137         if (mode == STM32_GPIO_MODE_AN)
 138                 return GPIOF_UNUSED;
 139
 140         return GPIOF_FUNC;
 141 }
 142
 143 static const struct dm_gpio_ops gpio_stm32_ops = {
 144         .direction_input        = stm32_gpio_direction_input,
 145         .direction_output       = stm32_gpio_direction_output,
 146         .get_value              = stm32_gpio_get_value,
 147         .set_value              = stm32_gpio_set_value,
 148         .get_function           = stm32_gpio_get_function,
 149 };
 150 #endif
 151
 152 static int gpio_stm32_probe(struct udevice *dev)
 153 {
 154         struct stm32_gpio_priv *priv = dev_get_priv(dev);
 155         struct clk clk;
 156         fdt_addr_t addr;
 157         int ret;
 158
 159         addr = dev_read_addr(dev);
 160         if (addr == FDT_ADDR_T_NONE)
 161                 return -EINVAL;
 162
 163         priv->regs = (struct stm32_gpio_regs *)addr;
 164
 165 #ifndef CONFIG_SPL_BUILD
 166         struct gpio_dev_priv *uc_priv = dev_get_uclass_priv(dev);
 167         struct ofnode_phandle_args args;
 168         const char *name;
 169         int i;
 170
 171         name = dev_read_string(dev, "st,bank-name");
 172         if (!name)
 173                 return -EINVAL;
 174         uc_priv->bank_name = name;
 175
 176         i = 0;
 177         ret = dev_read_phandle_with_args(dev, "gpio-ranges",
 178                                          NULL, 3, i, &args);
 179
 180         if (ret == -ENOENT) {
 181                 uc_priv->gpio_count = STM32_GPIOS_PER_BANK;
 182                 priv->gpio_range = GENMASK(STM32_GPIOS_PER_BANK - 1, 0);
 183         }
 184
 185         while (ret != -ENOENT) {
 186                 priv->gpio_range |= GENMASK(args.args[2] + args.args[0] - 1,
 187                                     args.args[0]);
 188
 189                 uc_priv->gpio_count += args.args[2];
 190
 191                 ret = dev_read_phandle_with_args(dev, "gpio-ranges", NULL, 3,
 192                                                  ++i, &args);
 193         }
 194
 195         dev_dbg(dev, "addr = 0x%p bank_name = %s gpio_count = %d gpio_range = 0x%x\n",
 196                 (u32 *)priv->regs, uc_priv->bank_name, uc_priv->gpio_count,
 197                 priv->gpio_range);
 198 #endif
 199         ret = clk_get_by_index(dev, 0, &clk);
 200         if (ret < 0)
 201                 return ret;
 202
 203         ret = clk_enable(&clk);
 204
 205         if (ret) {
 206                 dev_err(dev, "failed to enable clock\n");
 207                 return ret;
 208         }
 209         debug("clock enabled for device %s\n", dev->name);
 210
 211         return 0;
 212 }
 213
 214 U_BOOT_DRIVER(gpio_stm32) = {
 215         .name   = "gpio_stm32",
 216         .id     = UCLASS_GPIO,
 217         .probe  = gpio_stm32_probe,
 218 #ifndef CONFIG_SPL_BUILD
 219         .ops    = &gpio_stm32_ops,
 220 #endif
 221         .flags  = DM_UC_FLAG_SEQ_ALIAS,
 222         .priv_auto_alloc_size   = sizeof(struct stm32_gpio_priv),
 223 };