drivers/gpio/mpc8xxx_gpio.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2016
   4  * Mario Six, Guntermann & Drunck GmbH, mario.six@gdsys.cc
   5  *
   6  * based on arch/powerpc/include/asm/mpc85xx_gpio.h, which is
   7  *
   8  * Copyright 2010 eXMeritus, A Boeing Company
   9  */
  10
  11 #include <common.h>
  12 #include <dm.h>
  13 #include <mapmem.h>
  14 #include <asm/gpio.h>
  15
  16 struct ccsr_gpio {
  17         u32     gpdir;
  18         u32     gpodr;
  19         u32     gpdat;
  20         u32     gpier;
  21         u32     gpimr;
  22         u32     gpicr;
  23 };
  24
  25 struct mpc8xxx_gpio_data {
  26         /* The bank's register base in memory */
  27         struct ccsr_gpio __iomem *base;
  28         /* The address of the registers; used to identify the bank */
  29         ulong addr;
  30         /* The GPIO count of the bank */
  31         uint gpio_count;
  32         /* The GPDAT register cannot be used to determine the value of output
  33          * pins on MPC8572/MPC8536, so we shadow it and use the shadowed value
  34          * for output pins
  35          */
  36         u32 dat_shadow;
  37         ulong type;
  38 };
  39
  40 enum {
  41         MPC8XXX_GPIO_TYPE,
  42         MPC5121_GPIO_TYPE,
  43 };
  44
  45 inline u32 gpio_mask(uint gpio)
  46 {
  47         return (1U << (31 - (gpio)));
  48 }
  49
  50 static inline u32 mpc8xxx_gpio_get_val(struct ccsr_gpio *base, u32 mask)
  51 {
  52         return in_be32(&base->gpdat) & mask;
  53 }
  54
  55 static inline u32 mpc8xxx_gpio_get_dir(struct ccsr_gpio *base, u32 mask)
  56 {
  57         return in_be32(&base->gpdir) & mask;
  58 }
  59
  60 static inline void mpc8xxx_gpio_set_low(struct ccsr_gpio *base, u32 gpios)
  61 {
  62         clrbits_be32(&base->gpdat, gpios);
  63         /* GPDIR register 1 -> output */
  64         setbits_be32(&base->gpdir, gpios);
  65 }
  66
  67 static inline void mpc8xxx_gpio_set_high(struct ccsr_gpio *base, u32 gpios)
  68 {
  69         setbits_be32(&base->gpdat, gpios);
  70         /* GPDIR register 1 -> output */
  71         setbits_be32(&base->gpdir, gpios);
  72 }
  73
  74 static inline int mpc8xxx_gpio_open_drain_val(struct ccsr_gpio *base, u32 mask)
  75 {
  76         return in_be32(&base->gpodr) & mask;
  77 }
  78
  79 static inline void mpc8xxx_gpio_open_drain_on(struct ccsr_gpio *base, u32
  80                                               gpios)
  81 {
  82         /* GPODR register 1 -> open drain on */
  83         setbits_be32(&base->gpodr, gpios);
  84 }
  85
  86 static inline void mpc8xxx_gpio_open_drain_off(struct ccsr_gpio *base,
  87                                                u32 gpios)
  88 {
  89         /* GPODR register 0 -> open drain off (actively driven) */
  90         clrbits_be32(&base->gpodr, gpios);
  91 }
  92
  93 static int mpc8xxx_gpio_direction_input(struct udevice *dev, uint gpio)
  94 {
  95         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
  96         u32 mask = gpio_mask(gpio);
  97
  98         /* GPDIR register 0 -> input */
  99         clrbits_be32(&data->base->gpdir, mask);
 100
 101         return 0;
 102 }
 103
 104 static int mpc8xxx_gpio_set_value(struct udevice *dev, uint gpio, int value)
 105 {
 106         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 107
 108         if (value) {
 109                 data->dat_shadow |= gpio_mask(gpio);
 110                 mpc8xxx_gpio_set_high(data->base, gpio_mask(gpio));
 111         } else {
 112                 data->dat_shadow &= ~gpio_mask(gpio);
 113                 mpc8xxx_gpio_set_low(data->base, gpio_mask(gpio));
 114         }
 115         return 0;
 116 }
 117
 118 static int mpc8xxx_gpio_direction_output(struct udevice *dev, uint gpio,
 119                                          int value)
 120 {
 121         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 122
 123         /* GPIO 28..31 are input only on MPC5121 */
 124         if (data->type == MPC5121_GPIO_TYPE && gpio >= 28)
 125                 return -EINVAL;
 126
 127         return mpc8xxx_gpio_set_value(dev, gpio, value);
 128 }
 129
 130 static int mpc8xxx_gpio_get_value(struct udevice *dev, uint gpio)
 131 {
 132         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 133
 134         if (!!mpc8xxx_gpio_get_dir(data->base, gpio_mask(gpio))) {
 135                 /* Output -> use shadowed value */
 136                 return !!(data->dat_shadow & gpio_mask(gpio));
 137         }
 138
 139         /* Input -> read value from GPDAT register */
 140         return !!mpc8xxx_gpio_get_val(data->base, gpio_mask(gpio));
 141 }
 142
 143 static int mpc8xxx_gpio_get_open_drain(struct udevice *dev, uint gpio)
 144 {
 145         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 146
 147         return !!mpc8xxx_gpio_open_drain_val(data->base, gpio_mask(gpio));
 148 }
 149
 150 static int mpc8xxx_gpio_set_open_drain(struct udevice *dev, uint gpio,
 151                                        int value)
 152 {
 153         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 154
 155         if (value)
 156                 mpc8xxx_gpio_open_drain_on(data->base, gpio_mask(gpio));
 157         else
 158                 mpc8xxx_gpio_open_drain_off(data->base, gpio_mask(gpio));
 159
 160         return 0;
 161 }
 162
 163 static int mpc8xxx_gpio_get_function(struct udevice *dev, uint gpio)
 164 {
 165         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 166         int dir;
 167
 168         dir = !!mpc8xxx_gpio_get_dir(data->base, gpio_mask(gpio));
 169         return dir ? GPIOF_OUTPUT : GPIOF_INPUT;
 170 }
 171
 172 #if CONFIG_IS_ENABLED(OF_CONTROL)
 173 static int mpc8xxx_gpio_ofdata_to_platdata(struct udevice *dev)
 174 {
 175         struct mpc8xxx_gpio_plat *plat = dev_get_platdata(dev);
 176         fdt_addr_t addr;
 177         u32 reg[2];
 178
 179         dev_read_u32_array(dev, "reg", reg, 2);
 180         addr = dev_translate_address(dev, reg);
 181
 182         plat->addr = addr;
 183         plat->size = reg[1];
 184         plat->ngpios = dev_read_u32_default(dev, "ngpios", 32);
 185
 186         return 0;
 187 }
 188 #endif
 189
 190 static int mpc8xxx_gpio_platdata_to_priv(struct udevice *dev)
 191 {
 192         struct mpc8xxx_gpio_data *priv = dev_get_priv(dev);
 193         struct mpc8xxx_gpio_plat *plat = dev_get_platdata(dev);
 194         unsigned long size = plat->size;
 195         ulong driver_data = dev_get_driver_data(dev);
 196
 197         if (size == 0)
 198                 size = 0x100;
 199
 200         priv->addr = plat->addr;
 201         priv->base = map_sysmem(plat->addr, size);
 202
 203         if (!priv->base)
 204                 return -ENOMEM;
 205
 206         priv->gpio_count = plat->ngpios;
 207         priv->dat_shadow = 0;
 208
 209         priv->type = driver_data;
 210
 211         return 0;
 212 }
 213
 214 static int mpc8xxx_gpio_probe(struct udevice *dev)
 215 {
 216         struct gpio_dev_priv *uc_priv = dev_get_uclass_priv(dev);
 217         struct mpc8xxx_gpio_data *data = dev_get_priv(dev);
 218         char name[32], *str;
 219
 220         mpc8xxx_gpio_platdata_to_priv(dev);
 221
 222         snprintf(name, sizeof(name), "MPC@%lx_", data->addr);
 223         str = strdup(name);
 224
 225         if (!str)
 226                 return -ENOMEM;
 227
 228         uc_priv->bank_name = str;
 229         uc_priv->gpio_count = data->gpio_count;
 230
 231         return 0;
 232 }
 233
 234 static const struct dm_gpio_ops gpio_mpc8xxx_ops = {
 235         .direction_input        = mpc8xxx_gpio_direction_input,
 236         .direction_output       = mpc8xxx_gpio_direction_output,
 237         .get_value              = mpc8xxx_gpio_get_value,
 238         .set_value              = mpc8xxx_gpio_set_value,
 239         .get_open_drain         = mpc8xxx_gpio_get_open_drain,
 240         .set_open_drain         = mpc8xxx_gpio_set_open_drain,
 241         .get_function           = mpc8xxx_gpio_get_function,
 242 };
 243
 244 static const struct udevice_id mpc8xxx_gpio_ids[] = {
 245         { .compatible = "fsl,pq3-gpio", .data = MPC8XXX_GPIO_TYPE },
 246         { .compatible = "fsl,mpc8308-gpio", .data = MPC8XXX_GPIO_TYPE },
 247         { .compatible = "fsl,mpc8349-gpio", .data = MPC8XXX_GPIO_TYPE },
 248         { .compatible = "fsl,mpc8572-gpio", .data = MPC8XXX_GPIO_TYPE},
 249         { .compatible = "fsl,mpc8610-gpio", .data = MPC8XXX_GPIO_TYPE},
 250         { .compatible = "fsl,mpc5121-gpio", .data = MPC5121_GPIO_TYPE, },
 251         { .compatible = "fsl,qoriq-gpio", .data = MPC8XXX_GPIO_TYPE },
 252         { /* sentinel */ }
 253 };
 254
 255 U_BOOT_DRIVER(gpio_mpc8xxx) = {
 256         .name   = "gpio_mpc8xxx",
 257         .id     = UCLASS_GPIO,
 258         .ops    = &gpio_mpc8xxx_ops,
 259 #if CONFIG_IS_ENABLED(OF_CONTROL)
 260         .ofdata_to_platdata = mpc8xxx_gpio_ofdata_to_platdata,
 261         .platdata_auto_alloc_size = sizeof(struct mpc8xxx_gpio_plat),
 262         .of_match = mpc8xxx_gpio_ids,
 263 #endif
 264         .probe  = mpc8xxx_gpio_probe,
 265         .priv_auto_alloc_size = sizeof(struct mpc8xxx_gpio_data),
 266 };