drivers/gpio/gpio-rcar.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2017 Marek Vasut <marek.vasut@gmail.com>
   4  */
   5
   6 #include <common.h>
   7 #include <clk.h>
   8 #include <dm.h>
   9 #include <malloc.h>
  10 #include <dm/device_compat.h>
  11 #include <dm/pinctrl.h>
  12 #include <errno.h>
  13 #include <asm/gpio.h>
  14 #include <asm/io.h>
  15 #include <linux/bitops.h>
  16 #include "../pinctrl/renesas/sh_pfc.h"
  17
  18 #define GPIO_IOINTSEL   0x00    /* General IO/Interrupt Switching Register */
  19 #define GPIO_INOUTSEL   0x04    /* General Input/Output Switching Register */
  20 #define GPIO_OUTDT      0x08    /* General Output Register */
  21 #define GPIO_INDT       0x0c    /* General Input Register */
  22 #define GPIO_INTDT      0x10    /* Interrupt Display Register */
  23 #define GPIO_INTCLR     0x14    /* Interrupt Clear Register */
  24 #define GPIO_INTMSK     0x18    /* Interrupt Mask Register */
  25 #define GPIO_MSKCLR     0x1c    /* Interrupt Mask Clear Register */
  26 #define GPIO_POSNEG     0x20    /* Positive/Negative Logic Select Register */
  27 #define GPIO_EDGLEVEL   0x24    /* Edge/level Select Register */
  28 #define GPIO_FILONOFF   0x28    /* Chattering Prevention On/Off Register */
  29 #define GPIO_BOTHEDGE   0x4c    /* One Edge/Both Edge Select Register */
  30
  31 #define RCAR_MAX_GPIO_PER_BANK          32
  32
  33 DECLARE_GLOBAL_DATA_PTR;
  34
  35 struct rcar_gpio_priv {
  36         void __iomem            *regs;
  37         int                     pfc_offset;
  38 };
  39
  40 static int rcar_gpio_get_value(struct udevice *dev, unsigned offset)
  41 {
  42         struct rcar_gpio_priv *priv = dev_get_priv(dev);
  43         const u32 bit = BIT(offset);
  44
  45         /*
  46          * Testing on r8a7790 shows that INDT does not show correct pin state
  47          * when configured as output, so use OUTDT in case of output pins.
  48          */
  49         if (readl(priv->regs + GPIO_INOUTSEL) & bit)
  50                 return !!(readl(priv->regs + GPIO_OUTDT) & bit);
  51         else
  52                 return !!(readl(priv->regs + GPIO_INDT) & bit);
  53 }
  54
  55 static int rcar_gpio_set_value(struct udevice *dev, unsigned offset,
  56                                int value)
  57 {
  58         struct rcar_gpio_priv *priv = dev_get_priv(dev);
  59
  60         if (value)
  61                 setbits_le32(priv->regs + GPIO_OUTDT, BIT(offset));
  62         else
  63                 clrbits_le32(priv->regs + GPIO_OUTDT, BIT(offset));
  64
  65         return 0;
  66 }
  67
  68 static void rcar_gpio_set_direction(void __iomem *regs, unsigned offset,
  69                                     bool output)
  70 {
  71         /*
  72          * follow steps in the GPIO documentation for
  73          * "Setting General Output Mode" and
  74          * "Setting General Input Mode"
  75          */
  76
  77         /* Configure postive logic in POSNEG */
  78         clrbits_le32(regs + GPIO_POSNEG, BIT(offset));
  79
  80         /* Select "General Input/Output Mode" in IOINTSEL */
  81         clrbits_le32(regs + GPIO_IOINTSEL, BIT(offset));
  82
  83         /* Select Input Mode or Output Mode in INOUTSEL */
  84         if (output)
  85                 setbits_le32(regs + GPIO_INOUTSEL, BIT(offset));
  86         else
  87                 clrbits_le32(regs + GPIO_INOUTSEL, BIT(offset));
  88 }
  89
  90 static int rcar_gpio_direction_input(struct udevice *dev, unsigned offset)
  91 {
  92         struct rcar_gpio_priv *priv = dev_get_priv(dev);
  93
  94         rcar_gpio_set_direction(priv->regs, offset, false);
  95
  96         return 0;
  97 }
  98
  99 static int rcar_gpio_direction_output(struct udevice *dev, unsigned offset,
 100                                       int value)
 101 {
 102         struct rcar_gpio_priv *priv = dev_get_priv(dev);
 103
 104         /* write GPIO value to output before selecting output mode of pin */
 105         rcar_gpio_set_value(dev, offset, value);
 106         rcar_gpio_set_direction(priv->regs, offset, true);
 107
 108         return 0;
 109 }
 110
 111 static int rcar_gpio_get_function(struct udevice *dev, unsigned offset)
 112 {
 113         struct rcar_gpio_priv *priv = dev_get_priv(dev);
 114
 115         if (readl(priv->regs + GPIO_INOUTSEL) & BIT(offset))
 116                 return GPIOF_OUTPUT;
 117         else
 118                 return GPIOF_INPUT;
 119 }
 120
 121 static int rcar_gpio_request(struct udevice *dev, unsigned offset,
 122                              const char *label)
 123 {
 124         return pinctrl_gpio_request(dev, offset);
 125 }
 126
 127 static int rcar_gpio_free(struct udevice *dev, unsigned offset)
 128 {
 129         return pinctrl_gpio_free(dev, offset);
 130 }
 131
 132 static const struct dm_gpio_ops rcar_gpio_ops = {
 133         .request                = rcar_gpio_request,
 134         .rfree                  = rcar_gpio_free,
 135         .direction_input        = rcar_gpio_direction_input,
 136         .direction_output       = rcar_gpio_direction_output,
 137         .get_value              = rcar_gpio_get_value,
 138         .set_value              = rcar_gpio_set_value,
 139         .get_function           = rcar_gpio_get_function,
 140 };
 141
 142 static int rcar_gpio_probe(struct udevice *dev)
 143 {
 144         struct gpio_dev_priv *uc_priv = dev_get_uclass_priv(dev);
 145         struct rcar_gpio_priv *priv = dev_get_priv(dev);
 146         struct fdtdec_phandle_args args;
 147         struct clk clk;
 148         int node = dev_of_offset(dev);
 149         int ret;
 150
 151         priv->regs = (void __iomem *)devfdt_get_addr(dev);
 152         uc_priv->bank_name = dev->name;
 153
 154         ret = fdtdec_parse_phandle_with_args(gd->fdt_blob, node, "gpio-ranges",
 155                                              NULL, 3, 0, &args);
 156         priv->pfc_offset = ret == 0 ? args.args[1] : -1;
 157         uc_priv->gpio_count = ret == 0 ? args.args[2] : RCAR_MAX_GPIO_PER_BANK;
 158
 159         ret = clk_get_by_index(dev, 0, &clk);
 160         if (ret < 0) {
 161                 dev_err(dev, "Failed to get GPIO bank clock\n");
 162                 return ret;
 163         }
 164
 165         ret = clk_enable(&clk);
 166         clk_free(&clk);
 167         if (ret) {
 168                 dev_err(dev, "Failed to enable GPIO bank clock\n");
 169                 return ret;
 170         }
 171
 172         return 0;
 173 }
 174
 175 static const struct udevice_id rcar_gpio_ids[] = {
 176         { .compatible = "renesas,gpio-r8a7795" },
 177         { .compatible = "renesas,gpio-r8a7796" },
 178         { .compatible = "renesas,gpio-r8a77965" },
 179         { .compatible = "renesas,gpio-r8a77970" },
 180         { .compatible = "renesas,gpio-r8a77990" },
 181         { .compatible = "renesas,gpio-r8a77995" },
 182         { .compatible = "renesas,rcar-gen2-gpio" },
 183         { .compatible = "renesas,rcar-gen3-gpio" },
 184         { /* sentinel */ }
 185 };
 186
 187 U_BOOT_DRIVER(rcar_gpio) = {
 188         .name   = "rcar-gpio",
 189         .id     = UCLASS_GPIO,
 190         .of_match = rcar_gpio_ids,
 191         .ops    = &rcar_gpio_ops,
 192         .priv_auto_alloc_size = sizeof(struct rcar_gpio_priv),
 193         .probe  = rcar_gpio_probe,
 194 };