drivers/ata/ahci.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) Freescale Semiconductor, Inc. 2006.
   4  * Author: Jason Jin<Jason.jin@freescale.com>
   5  *         Zhang Wei<wei.zhang@freescale.com>
   6  *
   7  * with the reference on libata and ahci drvier in kernel
   8  *
   9  * This driver provides a SCSI interface to SATA.
  10  */
  11 #include <common.h>
  12
  13 #include <command.h>
  14 #include <dm.h>
  15 #include <pci.h>
  16 #include <asm/processor.h>
  17 #include <linux/errno.h>
  18 #include <asm/io.h>
  19 #include <malloc.h>
  20 #include <memalign.h>
  21 #include <pci.h>
  22 #include <scsi.h>
  23 #include <libata.h>
  24 #include <linux/ctype.h>
  25 #include <ahci.h>
  26 #include <dm/device-internal.h>
  27 #include <dm/lists.h>
  28
  29 static int ata_io_flush(struct ahci_uc_priv *uc_priv, u8 port);
  30
  31 #ifndef CONFIG_DM_SCSI
  32 struct ahci_uc_priv *probe_ent = NULL;
  33 #endif
  34
  35 #define writel_with_flush(a,b)  do { writel(a,b); readl(b); } while (0)
  36
  37 /*
  38  * Some controllers limit number of blocks they can read/write at once.
  39  * Contemporary SSD devices work much faster if the read/write size is aligned
  40  * to a power of 2.  Let's set default to 128 and allowing to be overwritten if
  41  * needed.
  42  */
  43 #ifndef MAX_SATA_BLOCKS_READ_WRITE
  44 #define MAX_SATA_BLOCKS_READ_WRITE      0x80
  45 #endif
  46
  47 /* Maximum timeouts for each event */
  48 #define WAIT_MS_SPINUP  20000
  49 #define WAIT_MS_DATAIO  10000
  50 #define WAIT_MS_FLUSH   5000
  51 #define WAIT_MS_LINKUP  200
  52
  53 __weak void __iomem *ahci_port_base(void __iomem *base, u32 port)
  54 {
  55         return base + 0x100 + (port * 0x80);
  56 }
  57
  58 #define msleep(a) udelay(a * 1000)
  59
  60 static void ahci_dcache_flush_range(unsigned long begin, unsigned long len)
  61 {
  62         const unsigned long start = begin;
  63         const unsigned long end = start + len;
  64
  65         debug("%s: flush dcache: [%#lx, %#lx)\n", __func__, start, end);
  66         flush_dcache_range(start, end);
  67 }
  68
  69 /*
  70  * SATA controller DMAs to physical RAM.  Ensure data from the
  71  * controller is invalidated from dcache; next access comes from
  72  * physical RAM.
  73  */
  74 static void ahci_dcache_invalidate_range(unsigned long begin, unsigned long len)
  75 {
  76         const unsigned long start = begin;
  77         const unsigned long end = start + len;
  78
  79         debug("%s: invalidate dcache: [%#lx, %#lx)\n", __func__, start, end);
  80         invalidate_dcache_range(start, end);
  81 }
  82
  83 /*
  84  * Ensure data for SATA controller is flushed out of dcache and
  85  * written to physical memory.
  86  */
  87 static void ahci_dcache_flush_sata_cmd(struct ahci_ioports *pp)
  88 {
  89         ahci_dcache_flush_range((unsigned long)pp->cmd_slot,
  90                                 AHCI_PORT_PRIV_DMA_SZ);
  91 }
  92
  93 static int waiting_for_cmd_completed(void __iomem *offset,
  94                                      int timeout_msec,
  95                                      u32 sign)
  96 {
  97         int i;
  98         u32 status;
  99
 100         for (i = 0; ((status = readl(offset)) & sign) && i < timeout_msec; i++)
 101                 msleep(1);
 102
 103         return (i < timeout_msec) ? 0 : -1;
 104 }
 105
 106 int __weak ahci_link_up(struct ahci_uc_priv *uc_priv, u8 port)
 107 {
 108         u32 tmp;
 109         int j = 0;
 110         void __iomem *port_mmio = uc_priv->port[port].port_mmio;
 111
 112         /*
 113          * Bring up SATA link.
 114          * SATA link bringup time is usually less than 1 ms; only very
 115          * rarely has it taken between 1-2 ms. Never seen it above 2 ms.
 116          */
 117         while (j < WAIT_MS_LINKUP) {
 118                 tmp = readl(port_mmio + PORT_SCR_STAT);
 119                 tmp &= PORT_SCR_STAT_DET_MASK;
 120                 if (tmp == PORT_SCR_STAT_DET_PHYRDY)
 121                         return 0;
 122                 udelay(1000);
 123                 j++;
 124         }
 125         return 1;
 126 }
 127
 128 #ifdef CONFIG_SUNXI_AHCI
 129 /* The sunxi AHCI controller requires this undocumented setup */
 130 static void sunxi_dma_init(void __iomem *port_mmio)
 131 {
 132         clrsetbits_le32(port_mmio + PORT_P0DMACR, 0x0000ff00, 0x00004400);
 133 }
 134 #endif
 135
 136 int ahci_reset(void __iomem *base)
 137 {
 138         int i = 1000;
 139         u32 __iomem *host_ctl_reg = base + HOST_CTL;
 140         u32 tmp = readl(host_ctl_reg); /* global controller reset */
 141
 142         if ((tmp & HOST_RESET) == 0)
 143                 writel_with_flush(tmp | HOST_RESET, host_ctl_reg);
 144
 145         /*
 146          * reset must complete within 1 second, or
 147          * the hardware should be considered fried.
 148          */
 149         do {
 150                 udelay(1000);
 151                 tmp = readl(host_ctl_reg);
 152                 i--;
 153         } while ((i > 0) && (tmp & HOST_RESET));
 154
 155         if (i == 0) {
 156                 printf("controller reset failed (0x%x)\n", tmp);
 157                 return -1;
 158         }
 159
 160         return 0;
 161 }
 162
 163 static int ahci_host_init(struct ahci_uc_priv *uc_priv)
 164 {
 165 #if !defined(CONFIG_SCSI_AHCI_PLAT) && !defined(CONFIG_DM_SCSI)
 166 # ifdef CONFIG_DM_PCI
 167         struct udevice *dev = uc_priv->dev;
 168         struct pci_child_platdata *pplat = dev_get_parent_platdata(dev);
 169 # else
 170         pci_dev_t pdev = uc_priv->dev;
 171         unsigned short vendor;
 172 # endif
 173         u16 tmp16;
 174 #endif
 175         void __iomem *mmio = uc_priv->mmio_base;
 176         u32 tmp, cap_save, cmd;
 177         int i, j, ret;
 178         void __iomem *port_mmio;
 179         u32 port_map;
 180
 181         debug("ahci_host_init: start\n");
 182
 183         cap_save = readl(mmio + HOST_CAP);
 184         cap_save &= ((1 << 28) | (1 << 17));
 185         cap_save |= (1 << 27);  /* Staggered Spin-up. Not needed. */
 186
 187         ret = ahci_reset(uc_priv->mmio_base);
 188         if (ret)
 189                 return ret;
 190
 191         writel_with_flush(HOST_AHCI_EN, mmio + HOST_CTL);
 192         writel(cap_save, mmio + HOST_CAP);
 193         writel_with_flush(0xf, mmio + HOST_PORTS_IMPL);
 194
 195 #if !defined(CONFIG_SCSI_AHCI_PLAT) && !defined(CONFIG_DM_SCSI)
 196 # ifdef CONFIG_DM_PCI
 197         if (pplat->vendor == PCI_VENDOR_ID_INTEL) {
 198                 u16 tmp16;
 199
 200                 dm_pci_read_config16(dev, 0x92, &tmp16);
 201                 dm_pci_write_config16(dev, 0x92, tmp16 | 0xf);
 202         }
 203 # else
 204         pci_read_config_word(pdev, PCI_VENDOR_ID, &vendor);
 205
 206         if (vendor == PCI_VENDOR_ID_INTEL) {
 207                 u16 tmp16;
 208                 pci_read_config_word(pdev, 0x92, &tmp16);
 209                 tmp16 |= 0xf;
 210                 pci_write_config_word(pdev, 0x92, tmp16);
 211         }
 212 # endif
 213 #endif
 214         uc_priv->cap = readl(mmio + HOST_CAP);
 215         uc_priv->port_map = readl(mmio + HOST_PORTS_IMPL);
 216         port_map = uc_priv->port_map;
 217         uc_priv->n_ports = (uc_priv->cap & 0x1f) + 1;
 218
 219         debug("cap 0x%x  port_map 0x%x  n_ports %d\n",
 220               uc_priv->cap, uc_priv->port_map, uc_priv->n_ports);
 221
 222 #if !defined(CONFIG_DM_SCSI)
 223         if (uc_priv->n_ports > CONFIG_SYS_SCSI_MAX_SCSI_ID)
 224                 uc_priv->n_ports = CONFIG_SYS_SCSI_MAX_SCSI_ID;
 225 #endif
 226
 227         for (i = 0; i < uc_priv->n_ports; i++) {
 228                 if (!(port_map & (1 << i)))
 229                         continue;
 230                 uc_priv->port[i].port_mmio = ahci_port_base(mmio, i);
 231                 port_mmio = (u8 *)uc_priv->port[i].port_mmio;
 232
 233                 /* make sure port is not active */
 234                 tmp = readl(port_mmio + PORT_CMD);
 235                 if (tmp & (PORT_CMD_LIST_ON | PORT_CMD_FIS_ON |
 236                            PORT_CMD_FIS_RX | PORT_CMD_START)) {
 237                         debug("Port %d is active. Deactivating.\n", i);
 238                         tmp &= ~(PORT_CMD_LIST_ON | PORT_CMD_FIS_ON |
 239                                  PORT_CMD_FIS_RX | PORT_CMD_START);
 240                         writel_with_flush(tmp, port_mmio + PORT_CMD);
 241
 242                         /* spec says 500 msecs for each bit, so
 243                          * this is slightly incorrect.
 244                          */
 245                         msleep(500);
 246                 }
 247
 248 #ifdef CONFIG_SUNXI_AHCI
 249                 sunxi_dma_init(port_mmio);
 250 #endif
 251
 252                 /* Add the spinup command to whatever mode bits may
 253                  * already be on in the command register.
 254                  */
 255                 cmd = readl(port_mmio + PORT_CMD);
 256                 cmd |= PORT_CMD_SPIN_UP;
 257                 writel_with_flush(cmd, port_mmio + PORT_CMD);
 258
 259                 /* Bring up SATA link. */
 260                 ret = ahci_link_up(uc_priv, i);
 261                 if (ret) {
 262                         printf("SATA link %d timeout.\n", i);
 263                         continue;
 264                 } else {
 265                         debug("SATA link ok.\n");
 266                 }
 267
 268                 /* Clear error status */
 269                 tmp = readl(port_mmio + PORT_SCR_ERR);
 270                 if (tmp)
 271                         writel(tmp, port_mmio + PORT_SCR_ERR);
 272
 273                 debug("Spinning up device on SATA port %d... ", i);
 274
 275                 j = 0;
 276                 while (j < WAIT_MS_SPINUP) {
 277                         tmp = readl(port_mmio + PORT_TFDATA);
 278                         if (!(tmp & (ATA_BUSY | ATA_DRQ)))
 279                                 break;
 280                         udelay(1000);
 281                         tmp = readl(port_mmio + PORT_SCR_STAT);
 282                         tmp &= PORT_SCR_STAT_DET_MASK;
 283                         if (tmp == PORT_SCR_STAT_DET_PHYRDY)
 284                                 break;
 285                         j++;
 286                 }
 287
 288                 tmp = readl(port_mmio + PORT_SCR_STAT) & PORT_SCR_STAT_DET_MASK;
 289                 if (tmp == PORT_SCR_STAT_DET_COMINIT) {
 290                         debug("SATA link %d down (COMINIT received), retrying...\n", i);
 291                         i--;
 292                         continue;
 293                 }
 294
 295                 printf("Target spinup took %d ms.\n", j);
 296                 if (j == WAIT_MS_SPINUP)
 297                         debug("timeout.\n");
 298                 else
 299                         debug("ok.\n");
 300
 301                 tmp = readl(port_mmio + PORT_SCR_ERR);
 302                 debug("PORT_SCR_ERR 0x%x\n", tmp);
 303                 writel(tmp, port_mmio + PORT_SCR_ERR);
 304
 305                 /* ack any pending irq events for this port */
 306                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 307                 debug("PORT_IRQ_STAT 0x%x\n", tmp);
 308                 if (tmp)
 309                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 310
 311                 writel(1 << i, mmio + HOST_IRQ_STAT);
 312
 313                 /* register linkup ports */
 314                 tmp = readl(port_mmio + PORT_SCR_STAT);
 315                 debug("SATA port %d status: 0x%x\n", i, tmp);
 316                 if ((tmp & PORT_SCR_STAT_DET_MASK) == PORT_SCR_STAT_DET_PHYRDY)
 317                         uc_priv->link_port_map |= (0x01 << i);
 318         }
 319
 320         tmp = readl(mmio + HOST_CTL);
 321         debug("HOST_CTL 0x%x\n", tmp);
 322         writel(tmp | HOST_IRQ_EN, mmio + HOST_CTL);
 323         tmp = readl(mmio + HOST_CTL);
 324         debug("HOST_CTL 0x%x\n", tmp);
 325 #if !defined(CONFIG_DM_SCSI)
 326 #ifndef CONFIG_SCSI_AHCI_PLAT
 327 # ifdef CONFIG_DM_PCI
 328         dm_pci_read_config16(dev, PCI_COMMAND, &tmp16);
 329         tmp |= PCI_COMMAND_MASTER;
 330         dm_pci_write_config16(dev, PCI_COMMAND, tmp16);
 331 # else
 332         pci_read_config_word(pdev, PCI_COMMAND, &tmp16);
 333         tmp |= PCI_COMMAND_MASTER;
 334         pci_write_config_word(pdev, PCI_COMMAND, tmp16);
 335 # endif
 336 #endif
 337 #endif
 338         return 0;
 339 }
 340
 341
 342 static void ahci_print_info(struct ahci_uc_priv *uc_priv)
 343 {
 344 #if !defined(CONFIG_SCSI_AHCI_PLAT) && !defined(CONFIG_DM_SCSI)
 345 # if defined(CONFIG_DM_PCI)
 346         struct udevice *dev = uc_priv->dev;
 347 # else
 348         pci_dev_t pdev = uc_priv->dev;
 349 # endif
 350         u16 cc;
 351 #endif
 352         void __iomem *mmio = uc_priv->mmio_base;
 353         u32 vers, cap, cap2, impl, speed;
 354         const char *speed_s;
 355         const char *scc_s;
 356
 357         vers = readl(mmio + HOST_VERSION);
 358         cap = uc_priv->cap;
 359         cap2 = readl(mmio + HOST_CAP2);
 360         impl = uc_priv->port_map;
 361
 362         speed = (cap >> 20) & 0xf;
 363         if (speed == 1)
 364                 speed_s = "1.5";
 365         else if (speed == 2)
 366                 speed_s = "3";
 367         else if (speed == 3)
 368                 speed_s = "6";
 369         else
 370                 speed_s = "?";
 371
 372 #if defined(CONFIG_SCSI_AHCI_PLAT) || defined(CONFIG_DM_SCSI)
 373         scc_s = "SATA";
 374 #else
 375 # ifdef CONFIG_DM_PCI
 376         dm_pci_read_config16(dev, 0x0a, &cc);
 377 # else
 378         pci_read_config_word(pdev, 0x0a, &cc);
 379 # endif
 380         if (cc == 0x0101)
 381                 scc_s = "IDE";
 382         else if (cc == 0x0106)
 383                 scc_s = "SATA";
 384         else if (cc == 0x0104)
 385                 scc_s = "RAID";
 386         else
 387                 scc_s = "unknown";
 388 #endif
 389         printf("AHCI %02x%02x.%02x%02x "
 390                "%u slots %u ports %s Gbps 0x%x impl %s mode\n",
 391                (vers >> 24) & 0xff,
 392                (vers >> 16) & 0xff,
 393                (vers >> 8) & 0xff,
 394                vers & 0xff,
 395                ((cap >> 8) & 0x1f) + 1, (cap & 0x1f) + 1, speed_s, impl, scc_s);
 396
 397         printf("flags: "
 398                "%s%s%s%s%s%s%s"
 399                "%s%s%s%s%s%s%s"
 400                "%s%s%s%s%s%s\n",
 401                cap & (1 << 31) ? "64bit " : "",
 402                cap & (1 << 30) ? "ncq " : "",
 403                cap & (1 << 28) ? "ilck " : "",
 404                cap & (1 << 27) ? "stag " : "",
 405                cap & (1 << 26) ? "pm " : "",
 406                cap & (1 << 25) ? "led " : "",
 407                cap & (1 << 24) ? "clo " : "",
 408                cap & (1 << 19) ? "nz " : "",
 409                cap & (1 << 18) ? "only " : "",
 410                cap & (1 << 17) ? "pmp " : "",
 411                cap & (1 << 16) ? "fbss " : "",
 412                cap & (1 << 15) ? "pio " : "",
 413                cap & (1 << 14) ? "slum " : "",
 414                cap & (1 << 13) ? "part " : "",
 415                cap & (1 << 7) ? "ccc " : "",
 416                cap & (1 << 6) ? "ems " : "",
 417                cap & (1 << 5) ? "sxs " : "",
 418                cap2 & (1 << 2) ? "apst " : "",
 419                cap2 & (1 << 1) ? "nvmp " : "",
 420                cap2 & (1 << 0) ? "boh " : "");
 421 }
 422
 423 #if defined(CONFIG_DM_SCSI) || !defined(CONFIG_SCSI_AHCI_PLAT)
 424 # if defined(CONFIG_DM_PCI) || defined(CONFIG_DM_SCSI)
 425 static int ahci_init_one(struct ahci_uc_priv *uc_priv, struct udevice *dev)
 426 # else
 427 static int ahci_init_one(struct ahci_uc_priv *uc_priv, pci_dev_t dev)
 428 # endif
 429 {
 430 #if !defined(CONFIG_DM_SCSI)
 431         u16 vendor;
 432 #endif
 433         int rc;
 434
 435         uc_priv->dev = dev;
 436
 437         uc_priv->host_flags = ATA_FLAG_SATA
 438                                 | ATA_FLAG_NO_LEGACY
 439                                 | ATA_FLAG_MMIO
 440                                 | ATA_FLAG_PIO_DMA
 441                                 | ATA_FLAG_NO_ATAPI;
 442         uc_priv->pio_mask = 0x1f;
 443         uc_priv->udma_mask = 0x7f;      /*Fixme,assume to support UDMA6 */
 444
 445 #if !defined(CONFIG_DM_SCSI)
 446 #ifdef CONFIG_DM_PCI
 447         uc_priv->mmio_base = dm_pci_map_bar(dev, PCI_BASE_ADDRESS_5,
 448                                               PCI_REGION_MEM);
 449
 450         /* Take from kernel:
 451          * JMicron-specific fixup:
 452          * make sure we're in AHCI mode
 453          */
 454         dm_pci_read_config16(dev, PCI_VENDOR_ID, &vendor);
 455         if (vendor == 0x197b)
 456                 dm_pci_write_config8(dev, 0x41, 0xa1);
 457 #else
 458         uc_priv->mmio_base = pci_map_bar(dev, PCI_BASE_ADDRESS_5,
 459                                            PCI_REGION_MEM);
 460
 461         /* Take from kernel:
 462          * JMicron-specific fixup:
 463          * make sure we're in AHCI mode
 464          */
 465         pci_read_config_word(dev, PCI_VENDOR_ID, &vendor);
 466         if (vendor == 0x197b)
 467                 pci_write_config_byte(dev, 0x41, 0xa1);
 468 #endif
 469 #else
 470         struct scsi_platdata *plat = dev_get_uclass_platdata(dev);
 471         uc_priv->mmio_base = (void *)plat->base;
 472 #endif
 473
 474         debug("ahci mmio_base=0x%p\n", uc_priv->mmio_base);
 475         /* initialize adapter */
 476         rc = ahci_host_init(uc_priv);
 477         if (rc)
 478                 goto err_out;
 479
 480         ahci_print_info(uc_priv);
 481
 482         return 0;
 483
 484       err_out:
 485         return rc;
 486 }
 487 #endif
 488
 489 #define MAX_DATA_BYTE_COUNT  (4*1024*1024)
 490
 491 static int ahci_fill_sg(struct ahci_uc_priv *uc_priv, u8 port,
 492                         unsigned char *buf, int buf_len)
 493 {
 494         struct ahci_ioports *pp = &(uc_priv->port[port]);
 495         struct ahci_sg *ahci_sg = pp->cmd_tbl_sg;
 496         u32 sg_count;
 497         int i;
 498
 499         sg_count = ((buf_len - 1) / MAX_DATA_BYTE_COUNT) + 1;
 500         if (sg_count > AHCI_MAX_SG) {
 501                 printf("Error:Too much sg!\n");
 502                 return -1;
 503         }
 504
 505         for (i = 0; i < sg_count; i++) {
 506                 ahci_sg->addr =
 507                     cpu_to_le32((unsigned long) buf + i * MAX_DATA_BYTE_COUNT);
 508                 ahci_sg->addr_hi = 0;
 509                 ahci_sg->flags_size = cpu_to_le32(0x3fffff &
 510                                           (buf_len < MAX_DATA_BYTE_COUNT
 511                                            ? (buf_len - 1)
 512                                            : (MAX_DATA_BYTE_COUNT - 1)));
 513                 ahci_sg++;
 514                 buf_len -= MAX_DATA_BYTE_COUNT;
 515         }
 516
 517         return sg_count;
 518 }
 519
 520
 521 static void ahci_fill_cmd_slot(struct ahci_ioports *pp, u32 opts)
 522 {
 523         pp->cmd_slot->opts = cpu_to_le32(opts);
 524         pp->cmd_slot->status = 0;
 525         pp->cmd_slot->tbl_addr = cpu_to_le32((u32)pp->cmd_tbl & 0xffffffff);
 526 #ifdef CONFIG_PHYS_64BIT
 527         pp->cmd_slot->tbl_addr_hi =
 528             cpu_to_le32((u32)(((pp->cmd_tbl) >> 16) >> 16));
 529 #endif
 530 }
 531
 532 static int wait_spinup(void __iomem *port_mmio)
 533 {
 534         ulong start;
 535         u32 tf_data;
 536
 537         start = get_timer(0);
 538         do {
 539                 tf_data = readl(port_mmio + PORT_TFDATA);
 540                 if (!(tf_data & ATA_BUSY))
 541                         return 0;
 542         } while (get_timer(start) < WAIT_MS_SPINUP);
 543
 544         return -ETIMEDOUT;
 545 }
 546
 547 static int ahci_port_start(struct ahci_uc_priv *uc_priv, u8 port)
 548 {
 549         struct ahci_ioports *pp = &(uc_priv->port[port]);
 550         void __iomem *port_mmio = pp->port_mmio;
 551         u32 port_status;
 552         void __iomem *mem;
 553
 554         debug("Enter start port: %d\n", port);
 555         port_status = readl(port_mmio + PORT_SCR_STAT);
 556         debug("Port %d status: %x\n", port, port_status);
 557         if ((port_status & 0xf) != 0x03) {
 558                 printf("No Link on this port!\n");
 559                 return -1;
 560         }
 561
 562         mem = memalign(2048, AHCI_PORT_PRIV_DMA_SZ);
 563         if (!mem) {
 564                 free(pp);
 565                 printf("%s: No mem for table!\n", __func__);
 566                 return -ENOMEM;
 567         }
 568         memset(mem, 0, AHCI_PORT_PRIV_DMA_SZ);
 569
 570         /*
 571          * First item in chunk of DMA memory: 32-slot command table,
 572          * 32 bytes each in size
 573          */
 574         pp->cmd_slot =
 575                 (struct ahci_cmd_hdr *)(uintptr_t)virt_to_phys((void *)mem);
 576         debug("cmd_slot = %p\n", pp->cmd_slot);
 577         mem += (AHCI_CMD_SLOT_SZ + 224);
 578
 579         /*
 580          * Second item: Received-FIS area
 581          */
 582         pp->rx_fis = virt_to_phys((void *)mem);
 583         mem += AHCI_RX_FIS_SZ;
 584
 585         /*
 586          * Third item: data area for storing a single command
 587          * and its scatter-gather table
 588          */
 589         pp->cmd_tbl = virt_to_phys((void *)mem);
 590         debug("cmd_tbl_dma = %lx\n", pp->cmd_tbl);
 591
 592         mem += AHCI_CMD_TBL_HDR;
 593         pp->cmd_tbl_sg =
 594                         (struct ahci_sg *)(uintptr_t)virt_to_phys((void *)mem);
 595
 596         writel_with_flush((unsigned long)pp->cmd_slot,
 597                           port_mmio + PORT_LST_ADDR);
 598
 599         writel_with_flush(pp->rx_fis, port_mmio + PORT_FIS_ADDR);
 600
 601 #ifdef CONFIG_SUNXI_AHCI
 602         sunxi_dma_init(port_mmio);
 603 #endif
 604
 605         writel_with_flush(PORT_CMD_ICC_ACTIVE | PORT_CMD_FIS_RX |
 606                           PORT_CMD_POWER_ON | PORT_CMD_SPIN_UP |
 607                           PORT_CMD_START, port_mmio + PORT_CMD);
 608
 609         debug("Exit start port %d\n", port);
 610
 611         /*
 612          * Make sure interface is not busy based on error and status
 613          * information from task file data register before proceeding
 614          */
 615         return wait_spinup(port_mmio);
 616 }
 617
 618
 619 static int ahci_device_data_io(struct ahci_uc_priv *uc_priv, u8 port, u8 *fis,
 620                                int fis_len, u8 *buf, int buf_len, u8 is_write)
 621 {
 622
 623         struct ahci_ioports *pp = &(uc_priv->port[port]);
 624         void __iomem *port_mmio = pp->port_mmio;
 625         u32 opts;
 626         u32 port_status;
 627         int sg_count;
 628
 629         debug("Enter %s: for port %d\n", __func__, port);
 630
 631         if (port > uc_priv->n_ports) {
 632                 printf("Invalid port number %d\n", port);
 633                 return -1;
 634         }
 635
 636         port_status = readl(port_mmio + PORT_SCR_STAT);
 637         if ((port_status & 0xf) != 0x03) {
 638                 debug("No Link on port %d!\n", port);
 639                 return -1;
 640         }
 641
 642         memcpy((unsigned char *)pp->cmd_tbl, fis, fis_len);
 643
 644         sg_count = ahci_fill_sg(uc_priv, port, buf, buf_len);
 645         opts = (fis_len >> 2) | (sg_count << 16) | (is_write << 6);
 646         ahci_fill_cmd_slot(pp, opts);
 647
 648         ahci_dcache_flush_sata_cmd(pp);
 649         ahci_dcache_flush_range((unsigned long)buf, (unsigned long)buf_len);
 650
 651         writel_with_flush(1, port_mmio + PORT_CMD_ISSUE);
 652
 653         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
 654                                 WAIT_MS_DATAIO, 0x1)) {
 655                 printf("timeout exit!\n");
 656                 return -1;
 657         }
 658
 659         ahci_dcache_invalidate_range((unsigned long)buf,
 660                                      (unsigned long)buf_len);
 661         debug("%s: %d byte transferred.\n", __func__, pp->cmd_slot->status);
 662
 663         return 0;
 664 }
 665
 666
 667 static char *ata_id_strcpy(u16 *target, u16 *src, int len)
 668 {
 669         int i;
 670         for (i = 0; i < len / 2; i++)
 671                 target[i] = swab16(src[i]);
 672         return (char *)target;
 673 }
 674
 675 /*
 676  * SCSI INQUIRY command operation.
 677  */
 678 static int ata_scsiop_inquiry(struct ahci_uc_priv *uc_priv,
 679                               struct scsi_cmd *pccb)
 680 {
 681         static const u8 hdr[] = {
 682                 0,
 683                 0,
 684                 0x5,            /* claim SPC-3 version compatibility */
 685                 2,
 686                 95 - 4,
 687         };
 688         u8 fis[20];
 689         u16 *idbuf;
 690         ALLOC_CACHE_ALIGN_BUFFER(u16, tmpid, ATA_ID_WORDS);
 691         u8 port;
 692
 693         /* Clean ccb data buffer */
 694         memset(pccb->pdata, 0, pccb->datalen);
 695
 696         memcpy(pccb->pdata, hdr, sizeof(hdr));
 697
 698         if (pccb->datalen <= 35)
 699                 return 0;
 700
 701         memset(fis, 0, sizeof(fis));
 702         /* Construct the FIS */
 703         fis[0] = 0x27;          /* Host to device FIS. */
 704         fis[1] = 1 << 7;        /* Command FIS. */
 705         fis[2] = ATA_CMD_ID_ATA; /* Command byte. */
 706
 707         /* Read id from sata */
 708         port = pccb->target;
 709
 710         if (ahci_device_data_io(uc_priv, port, (u8 *)&fis, sizeof(fis),
 711                                 (u8 *)tmpid, ATA_ID_WORDS * 2, 0)) {
 712                 debug("scsi_ahci: SCSI inquiry command failure.\n");
 713                 return -EIO;
 714         }
 715
 716         if (!uc_priv->ataid[port]) {
 717                 uc_priv->ataid[port] = malloc(ATA_ID_WORDS * 2);
 718                 if (!uc_priv->ataid[port]) {
 719                         printf("%s: No memory for ataid[port]\n", __func__);
 720                         return -ENOMEM;
 721                 }
 722         }
 723
 724         idbuf = uc_priv->ataid[port];
 725
 726         memcpy(idbuf, tmpid, ATA_ID_WORDS * 2);
 727         ata_swap_buf_le16(idbuf, ATA_ID_WORDS);
 728
 729         memcpy(&pccb->pdata[8], "ATA     ", 8);
 730         ata_id_strcpy((u16 *)&pccb->pdata[16], &idbuf[ATA_ID_PROD], 16);
 731         ata_id_strcpy((u16 *)&pccb->pdata[32], &idbuf[ATA_ID_FW_REV], 4);
 732
 733 #ifdef DEBUG
 734         ata_dump_id(idbuf);
 735 #endif
 736         return 0;
 737 }
 738
 739
 740 /*
 741  * SCSI READ10/WRITE10 command operation.
 742  */
 743 static int ata_scsiop_read_write(struct ahci_uc_priv *uc_priv,
 744                                  struct scsi_cmd *pccb, u8 is_write)
 745 {
 746         lbaint_t lba = 0;
 747         u16 blocks = 0;
 748         u8 fis[20];
 749         u8 *user_buffer = pccb->pdata;
 750         u32 user_buffer_size = pccb->datalen;
 751
 752         /* Retrieve the base LBA number from the ccb structure. */
 753         if (pccb->cmd[0] == SCSI_READ16) {
 754                 memcpy(&lba, pccb->cmd + 2, 8);
 755                 lba = be64_to_cpu(lba);
 756         } else {
 757                 u32 temp;
 758                 memcpy(&temp, pccb->cmd + 2, 4);
 759                 lba = be32_to_cpu(temp);
 760         }
 761
 762         /*
 763          * Retrieve the base LBA number and the block count from
 764          * the ccb structure.
 765          *
 766          * For 10-byte and 16-byte SCSI R/W commands, transfer
 767          * length 0 means transfer 0 block of data.
 768          * However, for ATA R/W commands, sector count 0 means
 769          * 256 or 65536 sectors, not 0 sectors as in SCSI.
 770          *
 771          * WARNING: one or two older ATA drives treat 0 as 0...
 772          */
 773         if (pccb->cmd[0] == SCSI_READ16)
 774                 blocks = (((u16)pccb->cmd[13]) << 8) | ((u16) pccb->cmd[14]);
 775         else
 776                 blocks = (((u16)pccb->cmd[7]) << 8) | ((u16) pccb->cmd[8]);
 777
 778         debug("scsi_ahci: %s %u blocks starting from lba 0x" LBAFU "\n",
 779               is_write ?  "write" : "read", blocks, lba);
 780
 781         /* Preset the FIS */
 782         memset(fis, 0, sizeof(fis));
 783         fis[0] = 0x27;           /* Host to device FIS. */
 784         fis[1] = 1 << 7;         /* Command FIS. */
 785         /* Command byte (read/write). */
 786         fis[2] = is_write ? ATA_CMD_WRITE_EXT : ATA_CMD_READ_EXT;
 787
 788         while (blocks) {
 789                 u16 now_blocks; /* number of blocks per iteration */
 790                 u32 transfer_size; /* number of bytes per iteration */
 791
 792                 now_blocks = min((u16)MAX_SATA_BLOCKS_READ_WRITE, blocks);
 793
 794                 transfer_size = ATA_SECT_SIZE * now_blocks;
 795                 if (transfer_size > user_buffer_size) {
 796                         printf("scsi_ahci: Error: buffer too small.\n");
 797                         return -EIO;
 798                 }
 799
 800                 /*
 801                  * LBA48 SATA command but only use 32bit address range within
 802                  * that (unless we've enabled 64bit LBA support). The next
 803                  * smaller command range (28bit) is too small.
 804                  */
 805                 fis[4] = (lba >> 0) & 0xff;
 806                 fis[5] = (lba >> 8) & 0xff;
 807                 fis[6] = (lba >> 16) & 0xff;
 808                 fis[7] = 1 << 6; /* device reg: set LBA mode */
 809                 fis[8] = ((lba >> 24) & 0xff);
 810 #ifdef CONFIG_SYS_64BIT_LBA
 811                 if (pccb->cmd[0] == SCSI_READ16) {
 812                         fis[9] = ((lba >> 32) & 0xff);
 813                         fis[10] = ((lba >> 40) & 0xff);
 814                 }
 815 #endif
 816
 817                 fis[3] = 0xe0; /* features */
 818
 819                 /* Block (sector) count */
 820                 fis[12] = (now_blocks >> 0) & 0xff;
 821                 fis[13] = (now_blocks >> 8) & 0xff;
 822
 823                 /* Read/Write from ahci */
 824                 if (ahci_device_data_io(uc_priv, pccb->target, (u8 *)&fis,
 825                                         sizeof(fis), user_buffer, transfer_size,
 826                                         is_write)) {
 827                         debug("scsi_ahci: SCSI %s10 command failure.\n",
 828                               is_write ? "WRITE" : "READ");
 829                         return -EIO;
 830                 }
 831
 832                 /* If this transaction is a write, do a following flush.
 833                  * Writes in u-boot are so rare, and the logic to know when is
 834                  * the last write and do a flush only there is sufficiently
 835                  * difficult. Just do a flush after every write. This incurs,
 836                  * usually, one extra flush when the rare writes do happen.
 837                  */
 838                 if (is_write) {
 839                         if (-EIO == ata_io_flush(uc_priv, pccb->target))
 840                                 return -EIO;
 841                 }
 842                 user_buffer += transfer_size;
 843                 user_buffer_size -= transfer_size;
 844                 blocks -= now_blocks;
 845                 lba += now_blocks;
 846         }
 847
 848         return 0;
 849 }
 850
 851
 852 /*
 853  * SCSI READ CAPACITY10 command operation.
 854  */
 855 static int ata_scsiop_read_capacity10(struct ahci_uc_priv *uc_priv,
 856                                       struct scsi_cmd *pccb)
 857 {
 858         u32 cap;
 859         u64 cap64;
 860         u32 block_size;
 861
 862         if (!uc_priv->ataid[pccb->target]) {
 863                 printf("scsi_ahci: SCSI READ CAPACITY10 command failure. "
 864                        "\tNo ATA info!\n"
 865                        "\tPlease run SCSI command INQUIRY first!\n");
 866                 return -EPERM;
 867         }
 868
 869         cap64 = ata_id_n_sectors(uc_priv->ataid[pccb->target]);
 870         if (cap64 > 0x100000000ULL)
 871                 cap64 = 0xffffffff;
 872
 873         cap = cpu_to_be32(cap64);
 874         memcpy(pccb->pdata, &cap, sizeof(cap));
 875
 876         block_size = cpu_to_be32((u32)512);
 877         memcpy(&pccb->pdata[4], &block_size, 4);
 878
 879         return 0;
 880 }
 881
 882
 883 /*
 884  * SCSI READ CAPACITY16 command operation.
 885  */
 886 static int ata_scsiop_read_capacity16(struct ahci_uc_priv *uc_priv,
 887                                       struct scsi_cmd *pccb)
 888 {
 889         u64 cap;
 890         u64 block_size;
 891
 892         if (!uc_priv->ataid[pccb->target]) {
 893                 printf("scsi_ahci: SCSI READ CAPACITY16 command failure. "
 894                        "\tNo ATA info!\n"
 895                        "\tPlease run SCSI command INQUIRY first!\n");
 896                 return -EPERM;
 897         }
 898
 899         cap = ata_id_n_sectors(uc_priv->ataid[pccb->target]);
 900         cap = cpu_to_be64(cap);
 901         memcpy(pccb->pdata, &cap, sizeof(cap));
 902
 903         block_size = cpu_to_be64((u64)512);
 904         memcpy(&pccb->pdata[8], &block_size, 8);
 905
 906         return 0;
 907 }
 908
 909
 910 /*
 911  * SCSI TEST UNIT READY command operation.
 912  */
 913 static int ata_scsiop_test_unit_ready(struct ahci_uc_priv *uc_priv,
 914                                       struct scsi_cmd *pccb)
 915 {
 916         return (uc_priv->ataid[pccb->target]) ? 0 : -EPERM;
 917 }
 918
 919
 920 static int ahci_scsi_exec(struct udevice *dev, struct scsi_cmd *pccb)
 921 {
 922         struct ahci_uc_priv *uc_priv;
 923 #ifdef CONFIG_DM_SCSI
 924         uc_priv = dev_get_uclass_priv(dev->parent);
 925 #else
 926         uc_priv = probe_ent;
 927 #endif
 928         int ret;
 929
 930         switch (pccb->cmd[0]) {
 931         case SCSI_READ16:
 932         case SCSI_READ10:
 933                 ret = ata_scsiop_read_write(uc_priv, pccb, 0);
 934                 break;
 935         case SCSI_WRITE10:
 936                 ret = ata_scsiop_read_write(uc_priv, pccb, 1);
 937                 break;
 938         case SCSI_RD_CAPAC10:
 939                 ret = ata_scsiop_read_capacity10(uc_priv, pccb);
 940                 break;
 941         case SCSI_RD_CAPAC16:
 942                 ret = ata_scsiop_read_capacity16(uc_priv, pccb);
 943                 break;
 944         case SCSI_TST_U_RDY:
 945                 ret = ata_scsiop_test_unit_ready(uc_priv, pccb);
 946                 break;
 947         case SCSI_INQUIRY:
 948                 ret = ata_scsiop_inquiry(uc_priv, pccb);
 949                 break;
 950         default:
 951                 printf("Unsupport SCSI command 0x%02x\n", pccb->cmd[0]);
 952                 return -ENOTSUPP;
 953         }
 954
 955         if (ret) {
 956                 debug("SCSI command 0x%02x ret errno %d\n", pccb->cmd[0], ret);
 957                 return ret;
 958         }
 959         return 0;
 960
 961 }
 962
 963 static int ahci_start_ports(struct ahci_uc_priv *uc_priv)
 964 {
 965         u32 linkmap;
 966         int i;
 967
 968         linkmap = uc_priv->link_port_map;
 969
 970         for (i = 0; i < uc_priv->n_ports; i++) {
 971                 if (((linkmap >> i) & 0x01)) {
 972                         if (ahci_port_start(uc_priv, (u8) i)) {
 973                                 printf("Can not start port %d\n", i);
 974                                 continue;
 975                         }
 976                 }
 977         }
 978
 979         return 0;
 980 }
 981
 982 #ifndef CONFIG_DM_SCSI
 983 void scsi_low_level_init(int busdevfunc)
 984 {
 985         struct ahci_uc_priv *uc_priv;
 986
 987 #ifndef CONFIG_SCSI_AHCI_PLAT
 988         probe_ent = calloc(1, sizeof(struct ahci_uc_priv));
 989         if (!probe_ent) {
 990                 printf("%s: No memory for uc_priv\n", __func__);
 991                 return;
 992         }
 993         uc_priv = probe_ent;
 994 # if defined(CONFIG_DM_PCI)
 995         struct udevice *dev;
 996         int ret;
 997
 998         ret = dm_pci_bus_find_bdf(busdevfunc, &dev);
 999         if (ret)
1000                 return;
1001         ahci_init_one(uc_priv, dev);
1002 # else
1003         ahci_init_one(uc_priv, busdevfunc);
1004 # endif
1005 #else
1006         uc_priv = probe_ent;
1007 #endif
1008
1009         ahci_start_ports(uc_priv);
1010 }
1011 #endif
1012
1013 #ifndef CONFIG_SCSI_AHCI_PLAT
1014 # if defined(CONFIG_DM_PCI) || defined(CONFIG_DM_SCSI)
1015 int ahci_init_one_dm(struct udevice *dev)
1016 {
1017         struct ahci_uc_priv *uc_priv = dev_get_uclass_priv(dev);
1018
1019         return ahci_init_one(uc_priv, dev);
1020 }
1021 #endif
1022 #endif
1023
1024 int ahci_start_ports_dm(struct udevice *dev)
1025 {
1026         struct ahci_uc_priv *uc_priv = dev_get_uclass_priv(dev);
1027
1028         return ahci_start_ports(uc_priv);
1029 }
1030
1031 #ifdef CONFIG_SCSI_AHCI_PLAT
1032 static int ahci_init_common(struct ahci_uc_priv *uc_priv, void __iomem *base)
1033 {
1034         int rc;
1035
1036         uc_priv->host_flags = ATA_FLAG_SATA
1037                                 | ATA_FLAG_NO_LEGACY
1038                                 | ATA_FLAG_MMIO
1039                                 | ATA_FLAG_PIO_DMA
1040                                 | ATA_FLAG_NO_ATAPI;
1041         uc_priv->pio_mask = 0x1f;
1042         uc_priv->udma_mask = 0x7f;      /*Fixme,assume to support UDMA6 */
1043
1044         uc_priv->mmio_base = base;
1045
1046         /* initialize adapter */
1047         rc = ahci_host_init(uc_priv);
1048         if (rc)
1049                 goto err_out;
1050
1051         ahci_print_info(uc_priv);
1052
1053         rc = ahci_start_ports(uc_priv);
1054
1055 err_out:
1056         return rc;
1057 }
1058
1059 #ifndef CONFIG_DM_SCSI
1060 int ahci_init(void __iomem *base)
1061 {
1062         struct ahci_uc_priv *uc_priv;
1063
1064         probe_ent = malloc(sizeof(struct ahci_uc_priv));
1065         if (!probe_ent) {
1066                 printf("%s: No memory for uc_priv\n", __func__);
1067                 return -ENOMEM;
1068         }
1069
1070         uc_priv = probe_ent;
1071         memset(uc_priv, 0, sizeof(struct ahci_uc_priv));
1072
1073         return ahci_init_common(uc_priv, base);
1074 }
1075 #endif
1076
1077 int ahci_init_dm(struct udevice *dev, void __iomem *base)
1078 {
1079         struct ahci_uc_priv *uc_priv = dev_get_uclass_priv(dev);
1080
1081         return ahci_init_common(uc_priv, base);
1082 }
1083
1084 void __weak scsi_init(void)
1085 {
1086 }
1087
1088 #endif /* CONFIG_SCSI_AHCI_PLAT */
1089
1090 /*
1091  * In the general case of generic rotating media it makes sense to have a
1092  * flush capability. It probably even makes sense in the case of SSDs because
1093  * one cannot always know for sure what kind of internal cache/flush mechanism
1094  * is embodied therein. At first it was planned to invoke this after the last
1095  * write to disk and before rebooting. In practice, knowing, a priori, which
1096  * is the last write is difficult. Because writing to the disk in u-boot is
1097  * very rare, this flush command will be invoked after every block write.
1098  */
1099 static int ata_io_flush(struct ahci_uc_priv *uc_priv, u8 port)
1100 {
1101         u8 fis[20];
1102         struct ahci_ioports *pp = &(uc_priv->port[port]);
1103         void __iomem *port_mmio = pp->port_mmio;
1104         u32 cmd_fis_len = 5;    /* five dwords */
1105
1106         /* Preset the FIS */
1107         memset(fis, 0, 20);
1108         fis[0] = 0x27;           /* Host to device FIS. */
1109         fis[1] = 1 << 7;         /* Command FIS. */
1110         fis[2] = ATA_CMD_FLUSH_EXT;
1111
1112         memcpy((unsigned char *)pp->cmd_tbl, fis, 20);
1113         ahci_fill_cmd_slot(pp, cmd_fis_len);
1114         ahci_dcache_flush_sata_cmd(pp);
1115         writel_with_flush(1, port_mmio + PORT_CMD_ISSUE);
1116
1117         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
1118                         WAIT_MS_FLUSH, 0x1)) {
1119                 debug("scsi_ahci: flush command timeout on port %d.\n", port);
1120                 return -EIO;
1121         }
1122
1123         return 0;
1124 }
1125
1126 static int ahci_scsi_bus_reset(struct udevice *dev)
1127 {
1128         /* Not implemented */
1129
1130         return 0;
1131 }
1132
1133 #ifdef CONFIG_DM_SCSI
1134 int ahci_bind_scsi(struct udevice *ahci_dev, struct udevice **devp)
1135 {
1136         struct udevice *dev;
1137         int ret;
1138
1139         ret = device_bind_driver(ahci_dev, "ahci_scsi", "ahci_scsi", &dev);
1140         if (ret)
1141                 return ret;
1142         *devp = dev;
1143
1144         return 0;
1145 }
1146
1147 int ahci_probe_scsi(struct udevice *ahci_dev, ulong base)
1148 {
1149         struct ahci_uc_priv *uc_priv;
1150         struct scsi_platdata *uc_plat;
1151         struct udevice *dev;
1152         int ret;
1153
1154         device_find_first_child(ahci_dev, &dev);
1155         if (!dev)
1156                 return -ENODEV;
1157         uc_plat = dev_get_uclass_platdata(dev);
1158         uc_plat->base = base;
1159         uc_plat->max_lun = 1;
1160         uc_plat->max_id = 2;
1161
1162         uc_priv = dev_get_uclass_priv(ahci_dev);
1163         ret = ahci_init_one(uc_priv, dev);
1164         if (ret)
1165                 return ret;
1166         ret = ahci_start_ports(uc_priv);
1167         if (ret)
1168                 return ret;
1169
1170         return 0;
1171 }
1172
1173 #ifdef CONFIG_DM_PCI
1174 int ahci_probe_scsi_pci(struct udevice *ahci_dev)
1175 {
1176         ulong base;
1177
1178         base = (ulong)dm_pci_map_bar(ahci_dev, PCI_BASE_ADDRESS_5,
1179                                      PCI_REGION_MEM);
1180
1181         return ahci_probe_scsi(ahci_dev, base);
1182 }
1183 #endif
1184
1185 struct scsi_ops scsi_ops = {
1186         .exec           = ahci_scsi_exec,
1187         .bus_reset      = ahci_scsi_bus_reset,
1188 };
1189
1190 U_BOOT_DRIVER(ahci_scsi) = {
1191         .name           = "ahci_scsi",
1192         .id             = UCLASS_SCSI,
1193         .ops            = &scsi_ops,
1194 };
1195 #else
1196 int scsi_exec(struct udevice *dev, struct scsi_cmd *pccb)
1197 {
1198         return ahci_scsi_exec(dev, pccb);
1199 }
1200
1201 __weak int scsi_bus_reset(struct udevice *dev)
1202 {
1203         return ahci_scsi_bus_reset(dev);
1204
1205         return 0;
1206 }
1207 #endif