drivers/ata/ahci.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) Freescale Semiconductor, Inc. 2006.
   4  * Author: Jason Jin<Jason.jin@freescale.com>
   5  *         Zhang Wei<wei.zhang@freescale.com>
   6  *
   7  * with the reference on libata and ahci drvier in kernel
   8  *
   9  * This driver provides a SCSI interface to SATA.
  10  */
  11 #include <common.h>
  12
  13 #include <command.h>
  14 #include <dm.h>
  15 #include <pci.h>
  16 #include <asm/processor.h>
  17 #include <linux/errno.h>
  18 #include <asm/io.h>
  19 #include <malloc.h>
  20 #include <memalign.h>
  21 #include <pci.h>
  22 #include <scsi.h>
  23 #include <libata.h>
  24 #include <linux/ctype.h>
  25 #include <ahci.h>
  26 #include <dm/device-internal.h>
  27 #include <dm/lists.h>
  28
  29 static int ata_io_flush(struct ahci_uc_priv *uc_priv, u8 port);
  30
  31 #ifndef CONFIG_DM_SCSI
  32 struct ahci_uc_priv *probe_ent = NULL;
  33 #endif
  34
  35 #define writel_with_flush(a,b)  do { writel(a,b); readl(b); } while (0)
  36
  37 /*
  38  * Some controllers limit number of blocks they can read/write at once.
  39  * Contemporary SSD devices work much faster if the read/write size is aligned
  40  * to a power of 2.  Let's set default to 128 and allowing to be overwritten if
  41  * needed.
  42  */
  43 #ifndef MAX_SATA_BLOCKS_READ_WRITE
  44 #define MAX_SATA_BLOCKS_READ_WRITE      0x80
  45 #endif
  46
  47 /* Maximum timeouts for each event */
  48 #define WAIT_MS_SPINUP  20000
  49 #define WAIT_MS_DATAIO  10000
  50 #define WAIT_MS_FLUSH   5000
  51 #define WAIT_MS_LINKUP  200
  52
  53 __weak void __iomem *ahci_port_base(void __iomem *base, u32 port)
  54 {
  55         return base + 0x100 + (port * 0x80);
  56 }
  57
  58
  59 static void ahci_setup_port(struct ahci_ioports *port, void __iomem *base,
  60                             unsigned int port_idx)
  61 {
  62         base = ahci_port_base(base, port_idx);
  63
  64         port->cmd_addr = base;
  65         port->scr_addr = base + PORT_SCR;
  66 }
  67
  68
  69 #define msleep(a) udelay(a * 1000)
  70
  71 static void ahci_dcache_flush_range(unsigned long begin, unsigned long len)
  72 {
  73         const unsigned long start = begin;
  74         const unsigned long end = start + len;
  75
  76         debug("%s: flush dcache: [%#lx, %#lx)\n", __func__, start, end);
  77         flush_dcache_range(start, end);
  78 }
  79
  80 /*
  81  * SATA controller DMAs to physical RAM.  Ensure data from the
  82  * controller is invalidated from dcache; next access comes from
  83  * physical RAM.
  84  */
  85 static void ahci_dcache_invalidate_range(unsigned long begin, unsigned long len)
  86 {
  87         const unsigned long start = begin;
  88         const unsigned long end = start + len;
  89
  90         debug("%s: invalidate dcache: [%#lx, %#lx)\n", __func__, start, end);
  91         invalidate_dcache_range(start, end);
  92 }
  93
  94 /*
  95  * Ensure data for SATA controller is flushed out of dcache and
  96  * written to physical memory.
  97  */
  98 static void ahci_dcache_flush_sata_cmd(struct ahci_ioports *pp)
  99 {
 100         ahci_dcache_flush_range((unsigned long)pp->cmd_slot,
 101                                 AHCI_PORT_PRIV_DMA_SZ);
 102 }
 103
 104 static int waiting_for_cmd_completed(void __iomem *offset,
 105                                      int timeout_msec,
 106                                      u32 sign)
 107 {
 108         int i;
 109         u32 status;
 110
 111         for (i = 0; ((status = readl(offset)) & sign) && i < timeout_msec; i++)
 112                 msleep(1);
 113
 114         return (i < timeout_msec) ? 0 : -1;
 115 }
 116
 117 int __weak ahci_link_up(struct ahci_uc_priv *uc_priv, u8 port)
 118 {
 119         u32 tmp;
 120         int j = 0;
 121         void __iomem *port_mmio = uc_priv->port[port].port_mmio;
 122
 123         /*
 124          * Bring up SATA link.
 125          * SATA link bringup time is usually less than 1 ms; only very
 126          * rarely has it taken between 1-2 ms. Never seen it above 2 ms.
 127          */
 128         while (j < WAIT_MS_LINKUP) {
 129                 tmp = readl(port_mmio + PORT_SCR_STAT);
 130                 tmp &= PORT_SCR_STAT_DET_MASK;
 131                 if (tmp == PORT_SCR_STAT_DET_PHYRDY)
 132                         return 0;
 133                 udelay(1000);
 134                 j++;
 135         }
 136         return 1;
 137 }
 138
 139 #ifdef CONFIG_SUNXI_AHCI
 140 /* The sunxi AHCI controller requires this undocumented setup */
 141 static void sunxi_dma_init(void __iomem *port_mmio)
 142 {
 143         clrsetbits_le32(port_mmio + PORT_P0DMACR, 0x0000ff00, 0x00004400);
 144 }
 145 #endif
 146
 147 int ahci_reset(void __iomem *base)
 148 {
 149         int i = 1000;
 150         u32 __iomem *host_ctl_reg = base + HOST_CTL;
 151         u32 tmp = readl(host_ctl_reg); /* global controller reset */
 152
 153         if ((tmp & HOST_RESET) == 0)
 154                 writel_with_flush(tmp | HOST_RESET, host_ctl_reg);
 155
 156         /*
 157          * reset must complete within 1 second, or
 158          * the hardware should be considered fried.
 159          */
 160         do {
 161                 udelay(1000);
 162                 tmp = readl(host_ctl_reg);
 163                 i--;
 164         } while ((i > 0) && (tmp & HOST_RESET));
 165
 166         if (i == 0) {
 167                 printf("controller reset failed (0x%x)\n", tmp);
 168                 return -1;
 169         }
 170
 171         return 0;
 172 }
 173
 174 static int ahci_host_init(struct ahci_uc_priv *uc_priv)
 175 {
 176 #if !defined(CONFIG_SCSI_AHCI_PLAT) && !defined(CONFIG_DM_SCSI)
 177 # ifdef CONFIG_DM_PCI
 178         struct udevice *dev = uc_priv->dev;
 179         struct pci_child_platdata *pplat = dev_get_parent_platdata(dev);
 180 # else
 181         pci_dev_t pdev = uc_priv->dev;
 182         unsigned short vendor;
 183 # endif
 184         u16 tmp16;
 185 #endif
 186         void __iomem *mmio = uc_priv->mmio_base;
 187         u32 tmp, cap_save, cmd;
 188         int i, j, ret;
 189         void __iomem *port_mmio;
 190         u32 port_map;
 191
 192         debug("ahci_host_init: start\n");
 193
 194         cap_save = readl(mmio + HOST_CAP);
 195         cap_save &= ((1 << 28) | (1 << 17));
 196         cap_save |= (1 << 27);  /* Staggered Spin-up. Not needed. */
 197
 198         ret = ahci_reset(uc_priv->mmio_base);
 199         if (ret)
 200                 return ret;
 201
 202         writel_with_flush(HOST_AHCI_EN, mmio + HOST_CTL);
 203         writel(cap_save, mmio + HOST_CAP);
 204         writel_with_flush(0xf, mmio + HOST_PORTS_IMPL);
 205
 206 #if !defined(CONFIG_SCSI_AHCI_PLAT) && !defined(CONFIG_DM_SCSI)
 207 # ifdef CONFIG_DM_PCI
 208         if (pplat->vendor == PCI_VENDOR_ID_INTEL) {
 209                 u16 tmp16;
 210
 211                 dm_pci_read_config16(dev, 0x92, &tmp16);
 212                 dm_pci_write_config16(dev, 0x92, tmp16 | 0xf);
 213         }
 214 # else
 215         pci_read_config_word(pdev, PCI_VENDOR_ID, &vendor);
 216
 217         if (vendor == PCI_VENDOR_ID_INTEL) {
 218                 u16 tmp16;
 219                 pci_read_config_word(pdev, 0x92, &tmp16);
 220                 tmp16 |= 0xf;
 221                 pci_write_config_word(pdev, 0x92, tmp16);
 222         }
 223 # endif
 224 #endif
 225         uc_priv->cap = readl(mmio + HOST_CAP);
 226         uc_priv->port_map = readl(mmio + HOST_PORTS_IMPL);
 227         port_map = uc_priv->port_map;
 228         uc_priv->n_ports = (uc_priv->cap & 0x1f) + 1;
 229
 230         debug("cap 0x%x  port_map 0x%x  n_ports %d\n",
 231               uc_priv->cap, uc_priv->port_map, uc_priv->n_ports);
 232
 233 #if !defined(CONFIG_DM_SCSI)
 234         if (uc_priv->n_ports > CONFIG_SYS_SCSI_MAX_SCSI_ID)
 235                 uc_priv->n_ports = CONFIG_SYS_SCSI_MAX_SCSI_ID;
 236 #endif
 237
 238         for (i = 0; i < uc_priv->n_ports; i++) {
 239                 if (!(port_map & (1 << i)))
 240                         continue;
 241                 uc_priv->port[i].port_mmio = ahci_port_base(mmio, i);
 242                 port_mmio = (u8 *)uc_priv->port[i].port_mmio;
 243                 ahci_setup_port(&uc_priv->port[i], mmio, i);
 244
 245                 /* make sure port is not active */
 246                 tmp = readl(port_mmio + PORT_CMD);
 247                 if (tmp & (PORT_CMD_LIST_ON | PORT_CMD_FIS_ON |
 248                            PORT_CMD_FIS_RX | PORT_CMD_START)) {
 249                         debug("Port %d is active. Deactivating.\n", i);
 250                         tmp &= ~(PORT_CMD_LIST_ON | PORT_CMD_FIS_ON |
 251                                  PORT_CMD_FIS_RX | PORT_CMD_START);
 252                         writel_with_flush(tmp, port_mmio + PORT_CMD);
 253
 254                         /* spec says 500 msecs for each bit, so
 255                          * this is slightly incorrect.
 256                          */
 257                         msleep(500);
 258                 }
 259
 260 #ifdef CONFIG_SUNXI_AHCI
 261                 sunxi_dma_init(port_mmio);
 262 #endif
 263
 264                 /* Add the spinup command to whatever mode bits may
 265                  * already be on in the command register.
 266                  */
 267                 cmd = readl(port_mmio + PORT_CMD);
 268                 cmd |= PORT_CMD_SPIN_UP;
 269                 writel_with_flush(cmd, port_mmio + PORT_CMD);
 270
 271                 /* Bring up SATA link. */
 272                 ret = ahci_link_up(uc_priv, i);
 273                 if (ret) {
 274                         printf("SATA link %d timeout.\n", i);
 275                         continue;
 276                 } else {
 277                         debug("SATA link ok.\n");
 278                 }
 279
 280                 /* Clear error status */
 281                 tmp = readl(port_mmio + PORT_SCR_ERR);
 282                 if (tmp)
 283                         writel(tmp, port_mmio + PORT_SCR_ERR);
 284
 285                 debug("Spinning up device on SATA port %d... ", i);
 286
 287                 j = 0;
 288                 while (j < WAIT_MS_SPINUP) {
 289                         tmp = readl(port_mmio + PORT_TFDATA);
 290                         if (!(tmp & (ATA_BUSY | ATA_DRQ)))
 291                                 break;
 292                         udelay(1000);
 293                         tmp = readl(port_mmio + PORT_SCR_STAT);
 294                         tmp &= PORT_SCR_STAT_DET_MASK;
 295                         if (tmp == PORT_SCR_STAT_DET_PHYRDY)
 296                                 break;
 297                         j++;
 298                 }
 299
 300                 tmp = readl(port_mmio + PORT_SCR_STAT) & PORT_SCR_STAT_DET_MASK;
 301                 if (tmp == PORT_SCR_STAT_DET_COMINIT) {
 302                         debug("SATA link %d down (COMINIT received), retrying...\n", i);
 303                         i--;
 304                         continue;
 305                 }
 306
 307                 printf("Target spinup took %d ms.\n", j);
 308                 if (j == WAIT_MS_SPINUP)
 309                         debug("timeout.\n");
 310                 else
 311                         debug("ok.\n");
 312
 313                 tmp = readl(port_mmio + PORT_SCR_ERR);
 314                 debug("PORT_SCR_ERR 0x%x\n", tmp);
 315                 writel(tmp, port_mmio + PORT_SCR_ERR);
 316
 317                 /* ack any pending irq events for this port */
 318                 tmp = readl(port_mmio + PORT_IRQ_STAT);
 319                 debug("PORT_IRQ_STAT 0x%x\n", tmp);
 320                 if (tmp)
 321                         writel(tmp, port_mmio + PORT_IRQ_STAT);
 322
 323                 writel(1 << i, mmio + HOST_IRQ_STAT);
 324
 325                 /* register linkup ports */
 326                 tmp = readl(port_mmio + PORT_SCR_STAT);
 327                 debug("SATA port %d status: 0x%x\n", i, tmp);
 328                 if ((tmp & PORT_SCR_STAT_DET_MASK) == PORT_SCR_STAT_DET_PHYRDY)
 329                         uc_priv->link_port_map |= (0x01 << i);
 330         }
 331
 332         tmp = readl(mmio + HOST_CTL);
 333         debug("HOST_CTL 0x%x\n", tmp);
 334         writel(tmp | HOST_IRQ_EN, mmio + HOST_CTL);
 335         tmp = readl(mmio + HOST_CTL);
 336         debug("HOST_CTL 0x%x\n", tmp);
 337 #if !defined(CONFIG_DM_SCSI)
 338 #ifndef CONFIG_SCSI_AHCI_PLAT
 339 # ifdef CONFIG_DM_PCI
 340         dm_pci_read_config16(dev, PCI_COMMAND, &tmp16);
 341         tmp |= PCI_COMMAND_MASTER;
 342         dm_pci_write_config16(dev, PCI_COMMAND, tmp16);
 343 # else
 344         pci_read_config_word(pdev, PCI_COMMAND, &tmp16);
 345         tmp |= PCI_COMMAND_MASTER;
 346         pci_write_config_word(pdev, PCI_COMMAND, tmp16);
 347 # endif
 348 #endif
 349 #endif
 350         return 0;
 351 }
 352
 353
 354 static void ahci_print_info(struct ahci_uc_priv *uc_priv)
 355 {
 356 #if !defined(CONFIG_SCSI_AHCI_PLAT) && !defined(CONFIG_DM_SCSI)
 357 # if defined(CONFIG_DM_PCI)
 358         struct udevice *dev = uc_priv->dev;
 359 # else
 360         pci_dev_t pdev = uc_priv->dev;
 361 # endif
 362         u16 cc;
 363 #endif
 364         void __iomem *mmio = uc_priv->mmio_base;
 365         u32 vers, cap, cap2, impl, speed;
 366         const char *speed_s;
 367         const char *scc_s;
 368
 369         vers = readl(mmio + HOST_VERSION);
 370         cap = uc_priv->cap;
 371         cap2 = readl(mmio + HOST_CAP2);
 372         impl = uc_priv->port_map;
 373
 374         speed = (cap >> 20) & 0xf;
 375         if (speed == 1)
 376                 speed_s = "1.5";
 377         else if (speed == 2)
 378                 speed_s = "3";
 379         else if (speed == 3)
 380                 speed_s = "6";
 381         else
 382                 speed_s = "?";
 383
 384 #if defined(CONFIG_SCSI_AHCI_PLAT) || defined(CONFIG_DM_SCSI)
 385         scc_s = "SATA";
 386 #else
 387 # ifdef CONFIG_DM_PCI
 388         dm_pci_read_config16(dev, 0x0a, &cc);
 389 # else
 390         pci_read_config_word(pdev, 0x0a, &cc);
 391 # endif
 392         if (cc == 0x0101)
 393                 scc_s = "IDE";
 394         else if (cc == 0x0106)
 395                 scc_s = "SATA";
 396         else if (cc == 0x0104)
 397                 scc_s = "RAID";
 398         else
 399                 scc_s = "unknown";
 400 #endif
 401         printf("AHCI %02x%02x.%02x%02x "
 402                "%u slots %u ports %s Gbps 0x%x impl %s mode\n",
 403                (vers >> 24) & 0xff,
 404                (vers >> 16) & 0xff,
 405                (vers >> 8) & 0xff,
 406                vers & 0xff,
 407                ((cap >> 8) & 0x1f) + 1, (cap & 0x1f) + 1, speed_s, impl, scc_s);
 408
 409         printf("flags: "
 410                "%s%s%s%s%s%s%s"
 411                "%s%s%s%s%s%s%s"
 412                "%s%s%s%s%s%s\n",
 413                cap & (1 << 31) ? "64bit " : "",
 414                cap & (1 << 30) ? "ncq " : "",
 415                cap & (1 << 28) ? "ilck " : "",
 416                cap & (1 << 27) ? "stag " : "",
 417                cap & (1 << 26) ? "pm " : "",
 418                cap & (1 << 25) ? "led " : "",
 419                cap & (1 << 24) ? "clo " : "",
 420                cap & (1 << 19) ? "nz " : "",
 421                cap & (1 << 18) ? "only " : "",
 422                cap & (1 << 17) ? "pmp " : "",
 423                cap & (1 << 16) ? "fbss " : "",
 424                cap & (1 << 15) ? "pio " : "",
 425                cap & (1 << 14) ? "slum " : "",
 426                cap & (1 << 13) ? "part " : "",
 427                cap & (1 << 7) ? "ccc " : "",
 428                cap & (1 << 6) ? "ems " : "",
 429                cap & (1 << 5) ? "sxs " : "",
 430                cap2 & (1 << 2) ? "apst " : "",
 431                cap2 & (1 << 1) ? "nvmp " : "",
 432                cap2 & (1 << 0) ? "boh " : "");
 433 }
 434
 435 #if defined(CONFIG_DM_SCSI) || !defined(CONFIG_SCSI_AHCI_PLAT)
 436 # if defined(CONFIG_DM_PCI) || defined(CONFIG_DM_SCSI)
 437 static int ahci_init_one(struct ahci_uc_priv *uc_priv, struct udevice *dev)
 438 # else
 439 static int ahci_init_one(struct ahci_uc_priv *uc_priv, pci_dev_t dev)
 440 # endif
 441 {
 442 #if !defined(CONFIG_DM_SCSI)
 443         u16 vendor;
 444 #endif
 445         int rc;
 446
 447         uc_priv->dev = dev;
 448
 449         uc_priv->host_flags = ATA_FLAG_SATA
 450                                 | ATA_FLAG_NO_LEGACY
 451                                 | ATA_FLAG_MMIO
 452                                 | ATA_FLAG_PIO_DMA
 453                                 | ATA_FLAG_NO_ATAPI;
 454         uc_priv->pio_mask = 0x1f;
 455         uc_priv->udma_mask = 0x7f;      /*Fixme,assume to support UDMA6 */
 456
 457 #if !defined(CONFIG_DM_SCSI)
 458 #ifdef CONFIG_DM_PCI
 459         uc_priv->mmio_base = dm_pci_map_bar(dev, PCI_BASE_ADDRESS_5,
 460                                               PCI_REGION_MEM);
 461
 462         /* Take from kernel:
 463          * JMicron-specific fixup:
 464          * make sure we're in AHCI mode
 465          */
 466         dm_pci_read_config16(dev, PCI_VENDOR_ID, &vendor);
 467         if (vendor == 0x197b)
 468                 dm_pci_write_config8(dev, 0x41, 0xa1);
 469 #else
 470         uc_priv->mmio_base = pci_map_bar(dev, PCI_BASE_ADDRESS_5,
 471                                            PCI_REGION_MEM);
 472
 473         /* Take from kernel:
 474          * JMicron-specific fixup:
 475          * make sure we're in AHCI mode
 476          */
 477         pci_read_config_word(dev, PCI_VENDOR_ID, &vendor);
 478         if (vendor == 0x197b)
 479                 pci_write_config_byte(dev, 0x41, 0xa1);
 480 #endif
 481 #else
 482         struct scsi_platdata *plat = dev_get_uclass_platdata(dev);
 483         uc_priv->mmio_base = (void *)plat->base;
 484 #endif
 485
 486         debug("ahci mmio_base=0x%p\n", uc_priv->mmio_base);
 487         /* initialize adapter */
 488         rc = ahci_host_init(uc_priv);
 489         if (rc)
 490                 goto err_out;
 491
 492         ahci_print_info(uc_priv);
 493
 494         return 0;
 495
 496       err_out:
 497         return rc;
 498 }
 499 #endif
 500
 501 #define MAX_DATA_BYTE_COUNT  (4*1024*1024)
 502
 503 static int ahci_fill_sg(struct ahci_uc_priv *uc_priv, u8 port,
 504                         unsigned char *buf, int buf_len)
 505 {
 506         struct ahci_ioports *pp = &(uc_priv->port[port]);
 507         struct ahci_sg *ahci_sg = pp->cmd_tbl_sg;
 508         u32 sg_count;
 509         int i;
 510
 511         sg_count = ((buf_len - 1) / MAX_DATA_BYTE_COUNT) + 1;
 512         if (sg_count > AHCI_MAX_SG) {
 513                 printf("Error:Too much sg!\n");
 514                 return -1;
 515         }
 516
 517         for (i = 0; i < sg_count; i++) {
 518                 ahci_sg->addr =
 519                     cpu_to_le32((unsigned long) buf + i * MAX_DATA_BYTE_COUNT);
 520                 ahci_sg->addr_hi = 0;
 521                 ahci_sg->flags_size = cpu_to_le32(0x3fffff &
 522                                           (buf_len < MAX_DATA_BYTE_COUNT
 523                                            ? (buf_len - 1)
 524                                            : (MAX_DATA_BYTE_COUNT - 1)));
 525                 ahci_sg++;
 526                 buf_len -= MAX_DATA_BYTE_COUNT;
 527         }
 528
 529         return sg_count;
 530 }
 531
 532
 533 static void ahci_fill_cmd_slot(struct ahci_ioports *pp, u32 opts)
 534 {
 535         pp->cmd_slot->opts = cpu_to_le32(opts);
 536         pp->cmd_slot->status = 0;
 537         pp->cmd_slot->tbl_addr = cpu_to_le32((u32)pp->cmd_tbl & 0xffffffff);
 538 #ifdef CONFIG_PHYS_64BIT
 539         pp->cmd_slot->tbl_addr_hi =
 540             cpu_to_le32((u32)(((pp->cmd_tbl) >> 16) >> 16));
 541 #endif
 542 }
 543
 544 static int wait_spinup(void __iomem *port_mmio)
 545 {
 546         ulong start;
 547         u32 tf_data;
 548
 549         start = get_timer(0);
 550         do {
 551                 tf_data = readl(port_mmio + PORT_TFDATA);
 552                 if (!(tf_data & ATA_BUSY))
 553                         return 0;
 554         } while (get_timer(start) < WAIT_MS_SPINUP);
 555
 556         return -ETIMEDOUT;
 557 }
 558
 559 static int ahci_port_start(struct ahci_uc_priv *uc_priv, u8 port)
 560 {
 561         struct ahci_ioports *pp = &(uc_priv->port[port]);
 562         void __iomem *port_mmio = pp->port_mmio;
 563         u32 port_status;
 564         void __iomem *mem;
 565
 566         debug("Enter start port: %d\n", port);
 567         port_status = readl(port_mmio + PORT_SCR_STAT);
 568         debug("Port %d status: %x\n", port, port_status);
 569         if ((port_status & 0xf) != 0x03) {
 570                 printf("No Link on this port!\n");
 571                 return -1;
 572         }
 573
 574         mem = memalign(2048, AHCI_PORT_PRIV_DMA_SZ);
 575         if (!mem) {
 576                 free(pp);
 577                 printf("%s: No mem for table!\n", __func__);
 578                 return -ENOMEM;
 579         }
 580         memset(mem, 0, AHCI_PORT_PRIV_DMA_SZ);
 581
 582         /*
 583          * First item in chunk of DMA memory: 32-slot command table,
 584          * 32 bytes each in size
 585          */
 586         pp->cmd_slot =
 587                 (struct ahci_cmd_hdr *)(uintptr_t)virt_to_phys((void *)mem);
 588         debug("cmd_slot = %p\n", pp->cmd_slot);
 589         mem += (AHCI_CMD_SLOT_SZ + 224);
 590
 591         /*
 592          * Second item: Received-FIS area
 593          */
 594         pp->rx_fis = virt_to_phys((void *)mem);
 595         mem += AHCI_RX_FIS_SZ;
 596
 597         /*
 598          * Third item: data area for storing a single command
 599          * and its scatter-gather table
 600          */
 601         pp->cmd_tbl = virt_to_phys((void *)mem);
 602         debug("cmd_tbl_dma = %lx\n", pp->cmd_tbl);
 603
 604         mem += AHCI_CMD_TBL_HDR;
 605         pp->cmd_tbl_sg =
 606                         (struct ahci_sg *)(uintptr_t)virt_to_phys((void *)mem);
 607
 608         writel_with_flush((unsigned long)pp->cmd_slot,
 609                           port_mmio + PORT_LST_ADDR);
 610
 611         writel_with_flush(pp->rx_fis, port_mmio + PORT_FIS_ADDR);
 612
 613 #ifdef CONFIG_SUNXI_AHCI
 614         sunxi_dma_init(port_mmio);
 615 #endif
 616
 617         writel_with_flush(PORT_CMD_ICC_ACTIVE | PORT_CMD_FIS_RX |
 618                           PORT_CMD_POWER_ON | PORT_CMD_SPIN_UP |
 619                           PORT_CMD_START, port_mmio + PORT_CMD);
 620
 621         debug("Exit start port %d\n", port);
 622
 623         /*
 624          * Make sure interface is not busy based on error and status
 625          * information from task file data register before proceeding
 626          */
 627         return wait_spinup(port_mmio);
 628 }
 629
 630
 631 static int ahci_device_data_io(struct ahci_uc_priv *uc_priv, u8 port, u8 *fis,
 632                                int fis_len, u8 *buf, int buf_len, u8 is_write)
 633 {
 634
 635         struct ahci_ioports *pp = &(uc_priv->port[port]);
 636         void __iomem *port_mmio = pp->port_mmio;
 637         u32 opts;
 638         u32 port_status;
 639         int sg_count;
 640
 641         debug("Enter %s: for port %d\n", __func__, port);
 642
 643         if (port > uc_priv->n_ports) {
 644                 printf("Invalid port number %d\n", port);
 645                 return -1;
 646         }
 647
 648         port_status = readl(port_mmio + PORT_SCR_STAT);
 649         if ((port_status & 0xf) != 0x03) {
 650                 debug("No Link on port %d!\n", port);
 651                 return -1;
 652         }
 653
 654         memcpy((unsigned char *)pp->cmd_tbl, fis, fis_len);
 655
 656         sg_count = ahci_fill_sg(uc_priv, port, buf, buf_len);
 657         opts = (fis_len >> 2) | (sg_count << 16) | (is_write << 6);
 658         ahci_fill_cmd_slot(pp, opts);
 659
 660         ahci_dcache_flush_sata_cmd(pp);
 661         ahci_dcache_flush_range((unsigned long)buf, (unsigned long)buf_len);
 662
 663         writel_with_flush(1, port_mmio + PORT_CMD_ISSUE);
 664
 665         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
 666                                 WAIT_MS_DATAIO, 0x1)) {
 667                 printf("timeout exit!\n");
 668                 return -1;
 669         }
 670
 671         ahci_dcache_invalidate_range((unsigned long)buf,
 672                                      (unsigned long)buf_len);
 673         debug("%s: %d byte transferred.\n", __func__, pp->cmd_slot->status);
 674
 675         return 0;
 676 }
 677
 678
 679 static char *ata_id_strcpy(u16 *target, u16 *src, int len)
 680 {
 681         int i;
 682         for (i = 0; i < len / 2; i++)
 683                 target[i] = swab16(src[i]);
 684         return (char *)target;
 685 }
 686
 687 /*
 688  * SCSI INQUIRY command operation.
 689  */
 690 static int ata_scsiop_inquiry(struct ahci_uc_priv *uc_priv,
 691                               struct scsi_cmd *pccb)
 692 {
 693         static const u8 hdr[] = {
 694                 0,
 695                 0,
 696                 0x5,            /* claim SPC-3 version compatibility */
 697                 2,
 698                 95 - 4,
 699         };
 700         u8 fis[20];
 701         u16 *idbuf;
 702         ALLOC_CACHE_ALIGN_BUFFER(u16, tmpid, ATA_ID_WORDS);
 703         u8 port;
 704
 705         /* Clean ccb data buffer */
 706         memset(pccb->pdata, 0, pccb->datalen);
 707
 708         memcpy(pccb->pdata, hdr, sizeof(hdr));
 709
 710         if (pccb->datalen <= 35)
 711                 return 0;
 712
 713         memset(fis, 0, sizeof(fis));
 714         /* Construct the FIS */
 715         fis[0] = 0x27;          /* Host to device FIS. */
 716         fis[1] = 1 << 7;        /* Command FIS. */
 717         fis[2] = ATA_CMD_ID_ATA; /* Command byte. */
 718
 719         /* Read id from sata */
 720         port = pccb->target;
 721
 722         if (ahci_device_data_io(uc_priv, port, (u8 *)&fis, sizeof(fis),
 723                                 (u8 *)tmpid, ATA_ID_WORDS * 2, 0)) {
 724                 debug("scsi_ahci: SCSI inquiry command failure.\n");
 725                 return -EIO;
 726         }
 727
 728         if (!uc_priv->ataid[port]) {
 729                 uc_priv->ataid[port] = malloc(ATA_ID_WORDS * 2);
 730                 if (!uc_priv->ataid[port]) {
 731                         printf("%s: No memory for ataid[port]\n", __func__);
 732                         return -ENOMEM;
 733                 }
 734         }
 735
 736         idbuf = uc_priv->ataid[port];
 737
 738         memcpy(idbuf, tmpid, ATA_ID_WORDS * 2);
 739         ata_swap_buf_le16(idbuf, ATA_ID_WORDS);
 740
 741         memcpy(&pccb->pdata[8], "ATA     ", 8);
 742         ata_id_strcpy((u16 *)&pccb->pdata[16], &idbuf[ATA_ID_PROD], 16);
 743         ata_id_strcpy((u16 *)&pccb->pdata[32], &idbuf[ATA_ID_FW_REV], 4);
 744
 745 #ifdef DEBUG
 746         ata_dump_id(idbuf);
 747 #endif
 748         return 0;
 749 }
 750
 751
 752 /*
 753  * SCSI READ10/WRITE10 command operation.
 754  */
 755 static int ata_scsiop_read_write(struct ahci_uc_priv *uc_priv,
 756                                  struct scsi_cmd *pccb, u8 is_write)
 757 {
 758         lbaint_t lba = 0;
 759         u16 blocks = 0;
 760         u8 fis[20];
 761         u8 *user_buffer = pccb->pdata;
 762         u32 user_buffer_size = pccb->datalen;
 763
 764         /* Retrieve the base LBA number from the ccb structure. */
 765         if (pccb->cmd[0] == SCSI_READ16) {
 766                 memcpy(&lba, pccb->cmd + 2, 8);
 767                 lba = be64_to_cpu(lba);
 768         } else {
 769                 u32 temp;
 770                 memcpy(&temp, pccb->cmd + 2, 4);
 771                 lba = be32_to_cpu(temp);
 772         }
 773
 774         /*
 775          * Retrieve the base LBA number and the block count from
 776          * the ccb structure.
 777          *
 778          * For 10-byte and 16-byte SCSI R/W commands, transfer
 779          * length 0 means transfer 0 block of data.
 780          * However, for ATA R/W commands, sector count 0 means
 781          * 256 or 65536 sectors, not 0 sectors as in SCSI.
 782          *
 783          * WARNING: one or two older ATA drives treat 0 as 0...
 784          */
 785         if (pccb->cmd[0] == SCSI_READ16)
 786                 blocks = (((u16)pccb->cmd[13]) << 8) | ((u16) pccb->cmd[14]);
 787         else
 788                 blocks = (((u16)pccb->cmd[7]) << 8) | ((u16) pccb->cmd[8]);
 789
 790         debug("scsi_ahci: %s %u blocks starting from lba 0x" LBAFU "\n",
 791               is_write ?  "write" : "read", blocks, lba);
 792
 793         /* Preset the FIS */
 794         memset(fis, 0, sizeof(fis));
 795         fis[0] = 0x27;           /* Host to device FIS. */
 796         fis[1] = 1 << 7;         /* Command FIS. */
 797         /* Command byte (read/write). */
 798         fis[2] = is_write ? ATA_CMD_WRITE_EXT : ATA_CMD_READ_EXT;
 799
 800         while (blocks) {
 801                 u16 now_blocks; /* number of blocks per iteration */
 802                 u32 transfer_size; /* number of bytes per iteration */
 803
 804                 now_blocks = min((u16)MAX_SATA_BLOCKS_READ_WRITE, blocks);
 805
 806                 transfer_size = ATA_SECT_SIZE * now_blocks;
 807                 if (transfer_size > user_buffer_size) {
 808                         printf("scsi_ahci: Error: buffer too small.\n");
 809                         return -EIO;
 810                 }
 811
 812                 /*
 813                  * LBA48 SATA command but only use 32bit address range within
 814                  * that (unless we've enabled 64bit LBA support). The next
 815                  * smaller command range (28bit) is too small.
 816                  */
 817                 fis[4] = (lba >> 0) & 0xff;
 818                 fis[5] = (lba >> 8) & 0xff;
 819                 fis[6] = (lba >> 16) & 0xff;
 820                 fis[7] = 1 << 6; /* device reg: set LBA mode */
 821                 fis[8] = ((lba >> 24) & 0xff);
 822 #ifdef CONFIG_SYS_64BIT_LBA
 823                 if (pccb->cmd[0] == SCSI_READ16) {
 824                         fis[9] = ((lba >> 32) & 0xff);
 825                         fis[10] = ((lba >> 40) & 0xff);
 826                 }
 827 #endif
 828
 829                 fis[3] = 0xe0; /* features */
 830
 831                 /* Block (sector) count */
 832                 fis[12] = (now_blocks >> 0) & 0xff;
 833                 fis[13] = (now_blocks >> 8) & 0xff;
 834
 835                 /* Read/Write from ahci */
 836                 if (ahci_device_data_io(uc_priv, pccb->target, (u8 *)&fis,
 837                                         sizeof(fis), user_buffer, transfer_size,
 838                                         is_write)) {
 839                         debug("scsi_ahci: SCSI %s10 command failure.\n",
 840                               is_write ? "WRITE" : "READ");
 841                         return -EIO;
 842                 }
 843
 844                 /* If this transaction is a write, do a following flush.
 845                  * Writes in u-boot are so rare, and the logic to know when is
 846                  * the last write and do a flush only there is sufficiently
 847                  * difficult. Just do a flush after every write. This incurs,
 848                  * usually, one extra flush when the rare writes do happen.
 849                  */
 850                 if (is_write) {
 851                         if (-EIO == ata_io_flush(uc_priv, pccb->target))
 852                                 return -EIO;
 853                 }
 854                 user_buffer += transfer_size;
 855                 user_buffer_size -= transfer_size;
 856                 blocks -= now_blocks;
 857                 lba += now_blocks;
 858         }
 859
 860         return 0;
 861 }
 862
 863
 864 /*
 865  * SCSI READ CAPACITY10 command operation.
 866  */
 867 static int ata_scsiop_read_capacity10(struct ahci_uc_priv *uc_priv,
 868                                       struct scsi_cmd *pccb)
 869 {
 870         u32 cap;
 871         u64 cap64;
 872         u32 block_size;
 873
 874         if (!uc_priv->ataid[pccb->target]) {
 875                 printf("scsi_ahci: SCSI READ CAPACITY10 command failure. "
 876                        "\tNo ATA info!\n"
 877                        "\tPlease run SCSI command INQUIRY first!\n");
 878                 return -EPERM;
 879         }
 880
 881         cap64 = ata_id_n_sectors(uc_priv->ataid[pccb->target]);
 882         if (cap64 > 0x100000000ULL)
 883                 cap64 = 0xffffffff;
 884
 885         cap = cpu_to_be32(cap64);
 886         memcpy(pccb->pdata, &cap, sizeof(cap));
 887
 888         block_size = cpu_to_be32((u32)512);
 889         memcpy(&pccb->pdata[4], &block_size, 4);
 890
 891         return 0;
 892 }
 893
 894
 895 /*
 896  * SCSI READ CAPACITY16 command operation.
 897  */
 898 static int ata_scsiop_read_capacity16(struct ahci_uc_priv *uc_priv,
 899                                       struct scsi_cmd *pccb)
 900 {
 901         u64 cap;
 902         u64 block_size;
 903
 904         if (!uc_priv->ataid[pccb->target]) {
 905                 printf("scsi_ahci: SCSI READ CAPACITY16 command failure. "
 906                        "\tNo ATA info!\n"
 907                        "\tPlease run SCSI command INQUIRY first!\n");
 908                 return -EPERM;
 909         }
 910
 911         cap = ata_id_n_sectors(uc_priv->ataid[pccb->target]);
 912         cap = cpu_to_be64(cap);
 913         memcpy(pccb->pdata, &cap, sizeof(cap));
 914
 915         block_size = cpu_to_be64((u64)512);
 916         memcpy(&pccb->pdata[8], &block_size, 8);
 917
 918         return 0;
 919 }
 920
 921
 922 /*
 923  * SCSI TEST UNIT READY command operation.
 924  */
 925 static int ata_scsiop_test_unit_ready(struct ahci_uc_priv *uc_priv,
 926                                       struct scsi_cmd *pccb)
 927 {
 928         return (uc_priv->ataid[pccb->target]) ? 0 : -EPERM;
 929 }
 930
 931
 932 static int ahci_scsi_exec(struct udevice *dev, struct scsi_cmd *pccb)
 933 {
 934         struct ahci_uc_priv *uc_priv;
 935 #ifdef CONFIG_DM_SCSI
 936         uc_priv = dev_get_uclass_priv(dev->parent);
 937 #else
 938         uc_priv = probe_ent;
 939 #endif
 940         int ret;
 941
 942         switch (pccb->cmd[0]) {
 943         case SCSI_READ16:
 944         case SCSI_READ10:
 945                 ret = ata_scsiop_read_write(uc_priv, pccb, 0);
 946                 break;
 947         case SCSI_WRITE10:
 948                 ret = ata_scsiop_read_write(uc_priv, pccb, 1);
 949                 break;
 950         case SCSI_RD_CAPAC10:
 951                 ret = ata_scsiop_read_capacity10(uc_priv, pccb);
 952                 break;
 953         case SCSI_RD_CAPAC16:
 954                 ret = ata_scsiop_read_capacity16(uc_priv, pccb);
 955                 break;
 956         case SCSI_TST_U_RDY:
 957                 ret = ata_scsiop_test_unit_ready(uc_priv, pccb);
 958                 break;
 959         case SCSI_INQUIRY:
 960                 ret = ata_scsiop_inquiry(uc_priv, pccb);
 961                 break;
 962         default:
 963                 printf("Unsupport SCSI command 0x%02x\n", pccb->cmd[0]);
 964                 return -ENOTSUPP;
 965         }
 966
 967         if (ret) {
 968                 debug("SCSI command 0x%02x ret errno %d\n", pccb->cmd[0], ret);
 969                 return ret;
 970         }
 971         return 0;
 972
 973 }
 974
 975 static int ahci_start_ports(struct ahci_uc_priv *uc_priv)
 976 {
 977         u32 linkmap;
 978         int i;
 979
 980         linkmap = uc_priv->link_port_map;
 981
 982         for (i = 0; i < uc_priv->n_ports; i++) {
 983                 if (((linkmap >> i) & 0x01)) {
 984                         if (ahci_port_start(uc_priv, (u8) i)) {
 985                                 printf("Can not start port %d\n", i);
 986                                 continue;
 987                         }
 988                 }
 989         }
 990
 991         return 0;
 992 }
 993
 994 #ifndef CONFIG_DM_SCSI
 995 void scsi_low_level_init(int busdevfunc)
 996 {
 997         struct ahci_uc_priv *uc_priv;
 998
 999 #ifndef CONFIG_SCSI_AHCI_PLAT
1000         probe_ent = calloc(1, sizeof(struct ahci_uc_priv));
1001         if (!probe_ent) {
1002                 printf("%s: No memory for uc_priv\n", __func__);
1003                 return;
1004         }
1005         uc_priv = probe_ent;
1006 # if defined(CONFIG_DM_PCI)
1007         struct udevice *dev;
1008         int ret;
1009
1010         ret = dm_pci_bus_find_bdf(busdevfunc, &dev);
1011         if (ret)
1012                 return;
1013         ahci_init_one(uc_priv, dev);
1014 # else
1015         ahci_init_one(uc_priv, busdevfunc);
1016 # endif
1017 #else
1018         uc_priv = probe_ent;
1019 #endif
1020
1021         ahci_start_ports(uc_priv);
1022 }
1023 #endif
1024
1025 #ifndef CONFIG_SCSI_AHCI_PLAT
1026 # if defined(CONFIG_DM_PCI) || defined(CONFIG_DM_SCSI)
1027 int ahci_init_one_dm(struct udevice *dev)
1028 {
1029         struct ahci_uc_priv *uc_priv = dev_get_uclass_priv(dev);
1030
1031         return ahci_init_one(uc_priv, dev);
1032 }
1033 #endif
1034 #endif
1035
1036 int ahci_start_ports_dm(struct udevice *dev)
1037 {
1038         struct ahci_uc_priv *uc_priv = dev_get_uclass_priv(dev);
1039
1040         return ahci_start_ports(uc_priv);
1041 }
1042
1043 #ifdef CONFIG_SCSI_AHCI_PLAT
1044 static int ahci_init_common(struct ahci_uc_priv *uc_priv, void __iomem *base)
1045 {
1046         int rc;
1047
1048         uc_priv->host_flags = ATA_FLAG_SATA
1049                                 | ATA_FLAG_NO_LEGACY
1050                                 | ATA_FLAG_MMIO
1051                                 | ATA_FLAG_PIO_DMA
1052                                 | ATA_FLAG_NO_ATAPI;
1053         uc_priv->pio_mask = 0x1f;
1054         uc_priv->udma_mask = 0x7f;      /*Fixme,assume to support UDMA6 */
1055
1056         uc_priv->mmio_base = base;
1057
1058         /* initialize adapter */
1059         rc = ahci_host_init(uc_priv);
1060         if (rc)
1061                 goto err_out;
1062
1063         ahci_print_info(uc_priv);
1064
1065         rc = ahci_start_ports(uc_priv);
1066
1067 err_out:
1068         return rc;
1069 }
1070
1071 #ifndef CONFIG_DM_SCSI
1072 int ahci_init(void __iomem *base)
1073 {
1074         struct ahci_uc_priv *uc_priv;
1075
1076         probe_ent = malloc(sizeof(struct ahci_uc_priv));
1077         if (!probe_ent) {
1078                 printf("%s: No memory for uc_priv\n", __func__);
1079                 return -ENOMEM;
1080         }
1081
1082         uc_priv = probe_ent;
1083         memset(uc_priv, 0, sizeof(struct ahci_uc_priv));
1084
1085         return ahci_init_common(uc_priv, base);
1086 }
1087 #endif
1088
1089 int ahci_init_dm(struct udevice *dev, void __iomem *base)
1090 {
1091         struct ahci_uc_priv *uc_priv = dev_get_uclass_priv(dev);
1092
1093         return ahci_init_common(uc_priv, base);
1094 }
1095
1096 void __weak scsi_init(void)
1097 {
1098 }
1099
1100 #endif /* CONFIG_SCSI_AHCI_PLAT */
1101
1102 /*
1103  * In the general case of generic rotating media it makes sense to have a
1104  * flush capability. It probably even makes sense in the case of SSDs because
1105  * one cannot always know for sure what kind of internal cache/flush mechanism
1106  * is embodied therein. At first it was planned to invoke this after the last
1107  * write to disk and before rebooting. In practice, knowing, a priori, which
1108  * is the last write is difficult. Because writing to the disk in u-boot is
1109  * very rare, this flush command will be invoked after every block write.
1110  */
1111 static int ata_io_flush(struct ahci_uc_priv *uc_priv, u8 port)
1112 {
1113         u8 fis[20];
1114         struct ahci_ioports *pp = &(uc_priv->port[port]);
1115         void __iomem *port_mmio = pp->port_mmio;
1116         u32 cmd_fis_len = 5;    /* five dwords */
1117
1118         /* Preset the FIS */
1119         memset(fis, 0, 20);
1120         fis[0] = 0x27;           /* Host to device FIS. */
1121         fis[1] = 1 << 7;         /* Command FIS. */
1122         fis[2] = ATA_CMD_FLUSH_EXT;
1123
1124         memcpy((unsigned char *)pp->cmd_tbl, fis, 20);
1125         ahci_fill_cmd_slot(pp, cmd_fis_len);
1126         ahci_dcache_flush_sata_cmd(pp);
1127         writel_with_flush(1, port_mmio + PORT_CMD_ISSUE);
1128
1129         if (waiting_for_cmd_completed(port_mmio + PORT_CMD_ISSUE,
1130                         WAIT_MS_FLUSH, 0x1)) {
1131                 debug("scsi_ahci: flush command timeout on port %d.\n", port);
1132                 return -EIO;
1133         }
1134
1135         return 0;
1136 }
1137
1138 static int ahci_scsi_bus_reset(struct udevice *dev)
1139 {
1140         /* Not implemented */
1141
1142         return 0;
1143 }
1144
1145 #ifdef CONFIG_DM_SCSI
1146 int ahci_bind_scsi(struct udevice *ahci_dev, struct udevice **devp)
1147 {
1148         struct udevice *dev;
1149         int ret;
1150
1151         ret = device_bind_driver(ahci_dev, "ahci_scsi", "ahci_scsi", &dev);
1152         if (ret)
1153                 return ret;
1154         *devp = dev;
1155
1156         return 0;
1157 }
1158
1159 int ahci_probe_scsi(struct udevice *ahci_dev, ulong base)
1160 {
1161         struct ahci_uc_priv *uc_priv;
1162         struct scsi_platdata *uc_plat;
1163         struct udevice *dev;
1164         int ret;
1165
1166         device_find_first_child(ahci_dev, &dev);
1167         if (!dev)
1168                 return -ENODEV;
1169         uc_plat = dev_get_uclass_platdata(dev);
1170         uc_plat->base = base;
1171         uc_plat->max_lun = 1;
1172         uc_plat->max_id = 2;
1173
1174         uc_priv = dev_get_uclass_priv(ahci_dev);
1175         ret = ahci_init_one(uc_priv, dev);
1176         if (ret)
1177                 return ret;
1178         ret = ahci_start_ports(uc_priv);
1179         if (ret)
1180                 return ret;
1181
1182         return 0;
1183 }
1184
1185 #ifdef CONFIG_DM_PCI
1186 int ahci_probe_scsi_pci(struct udevice *ahci_dev)
1187 {
1188         ulong base;
1189
1190         base = (ulong)dm_pci_map_bar(ahci_dev, PCI_BASE_ADDRESS_5,
1191                                      PCI_REGION_MEM);
1192
1193         return ahci_probe_scsi(ahci_dev, base);
1194 }
1195 #endif
1196
1197 struct scsi_ops scsi_ops = {
1198         .exec           = ahci_scsi_exec,
1199         .bus_reset      = ahci_scsi_bus_reset,
1200 };
1201
1202 U_BOOT_DRIVER(ahci_scsi) = {
1203         .name           = "ahci_scsi",
1204         .id             = UCLASS_SCSI,
1205         .ops            = &scsi_ops,
1206 };
1207 #else
1208 int scsi_exec(struct udevice *dev, struct scsi_cmd *pccb)
1209 {
1210         return ahci_scsi_exec(dev, pccb);
1211 }
1212
1213 __weak int scsi_bus_reset(struct udevice *dev)
1214 {
1215         return ahci_scsi_bus_reset(dev);
1216
1217         return 0;
1218 }
1219 #endif