cpu/mpc83xx/speed.c

   1 /*
   2  * (C) Copyright 2000-2002
   3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
   4  *
   5  * Copyright (C) 2004-2006 Freescale Semiconductor, Inc.
   6  *
   7  * See file CREDITS for list of people who contributed to this
   8  * project.
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License as
  12  * published by the Free Software Foundation; either version 2 of
  13  * the License, or (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  23  * MA 02111-1307 USA
  24  */
  25
  26 #include <common.h>
  27 #include <mpc83xx.h>
  28 #include <asm/processor.h>
  29
  30 DECLARE_GLOBAL_DATA_PTR;
  31
  32 /* ----------------------------------------------------------------- */
  33
  34 typedef enum {
  35         _unk,
  36         _off,
  37         _byp,
  38         _x8,
  39         _x4,
  40         _x2,
  41         _x1,
  42         _1x,
  43         _1_5x,
  44         _2x,
  45         _2_5x,
  46         _3x
  47 } mult_t;
  48
  49 typedef struct {
  50         mult_t core_csb_ratio;
  51         mult_t vco_divider;
  52 } corecnf_t;
  53
  54 corecnf_t corecnf_tab[] = {
  55         {_byp, _byp},           /* 0x00 */
  56         {_byp, _byp},           /* 0x01 */
  57         {_byp, _byp},           /* 0x02 */
  58         {_byp, _byp},           /* 0x03 */
  59         {_byp, _byp},           /* 0x04 */
  60         {_byp, _byp},           /* 0x05 */
  61         {_byp, _byp},           /* 0x06 */
  62         {_byp, _byp},           /* 0x07 */
  63         {_1x, _x2},             /* 0x08 */
  64         {_1x, _x4},             /* 0x09 */
  65         {_1x, _x8},             /* 0x0A */
  66         {_1x, _x8},             /* 0x0B */
  67         {_1_5x, _x2},           /* 0x0C */
  68         {_1_5x, _x4},           /* 0x0D */
  69         {_1_5x, _x8},           /* 0x0E */
  70         {_1_5x, _x8},           /* 0x0F */
  71         {_2x, _x2},             /* 0x10 */
  72         {_2x, _x4},             /* 0x11 */
  73         {_2x, _x8},             /* 0x12 */
  74         {_2x, _x8},             /* 0x13 */
  75         {_2_5x, _x2},           /* 0x14 */
  76         {_2_5x, _x4},           /* 0x15 */
  77         {_2_5x, _x8},           /* 0x16 */
  78         {_2_5x, _x8},           /* 0x17 */
  79         {_3x, _x2},             /* 0x18 */
  80         {_3x, _x4},             /* 0x19 */
  81         {_3x, _x8},             /* 0x1A */
  82         {_3x, _x8},             /* 0x1B */
  83 };
  84
  85 /* ----------------------------------------------------------------- */
  86
  87 /*
  88  *
  89  */
  90 int get_clocks(void)
  91 {
  92         volatile immap_t *im = (immap_t *) CFG_IMMR;
  93         u32 pci_sync_in;
  94         u8 spmf;
  95         u8 clkin_div;
  96         u32 sccr;
  97         u32 corecnf_tab_index;
  98         u8 corepll;
  99         u32 lcrr;
 100
 101         u32 csb_clk;
 102 #if defined(CONFIG_MPC834X) || defined(CONFIG_MPC831X)
 103         u32 tsec1_clk;
 104         u32 tsec2_clk;
 105         u32 usbdr_clk;
 106 #endif
 107 #ifdef CONFIG_MPC834X
 108         u32 usbmph_clk;
 109 #endif
 110         u32 core_clk;
 111         u32 i2c1_clk;
 112 #if !defined(CONFIG_MPC832X)
 113         u32 i2c2_clk;
 114 #endif
 115         u32 enc_clk;
 116         u32 lbiu_clk;
 117         u32 lclk_clk;
 118         u32 ddr_clk;
 119 #if defined(CONFIG_MPC8360)
 120         u32 ddr_sec_clk;
 121 #endif
 122 #if defined(CONFIG_MPC8360) || defined(CONFIG_MPC832X)
 123         u32 qepmf;
 124         u32 qepdf;
 125         u32 qe_clk;
 126         u32 brg_clk;
 127 #endif
 128
 129         if ((im->sysconf.immrbar & IMMRBAR_BASE_ADDR) != (u32) im)
 130                 return -1;
 131
 132         clkin_div = ((im->clk.spmr & SPMR_CKID) >> SPMR_CKID_SHIFT);
 133
 134         if (im->reset.rcwh & HRCWH_PCI_HOST) {
 135 #if defined(CONFIG_83XX_CLKIN)
 136                 pci_sync_in = CONFIG_83XX_CLKIN / (1 + clkin_div);
 137 #else
 138                 pci_sync_in = 0xDEADBEEF;
 139 #endif
 140         } else {
 141 #if defined(CONFIG_83XX_PCICLK)
 142                 pci_sync_in = CONFIG_83XX_PCICLK;
 143 #else
 144                 pci_sync_in = 0xDEADBEEF;
 145 #endif
 146         }
 147
 148         spmf = ((im->reset.rcwl & HRCWL_SPMF) >> HRCWL_SPMF_SHIFT);
 149         csb_clk = pci_sync_in * (1 + clkin_div) * spmf;
 150
 151         sccr = im->clk.sccr;
 152
 153 #if defined(CONFIG_MPC834X) || defined(CONFIG_MPC831X)
 154         switch ((sccr & SCCR_TSEC1CM) >> SCCR_TSEC1CM_SHIFT) {
 155         case 0:
 156                 tsec1_clk = 0;
 157                 break;
 158         case 1:
 159                 tsec1_clk = csb_clk;
 160                 break;
 161         case 2:
 162                 tsec1_clk = csb_clk / 2;
 163                 break;
 164         case 3:
 165                 tsec1_clk = csb_clk / 3;
 166                 break;
 167         default:
 168                 /* unkown SCCR_TSEC1CM value */
 169                 return -4;
 170         }
 171
 172         switch ((sccr & SCCR_USBDRCM) >> SCCR_USBDRCM_SHIFT) {
 173         case 0:
 174                 usbdr_clk = 0;
 175                 break;
 176         case 1:
 177                 usbdr_clk = csb_clk;
 178                 break;
 179         case 2:
 180                 usbdr_clk = csb_clk / 2;
 181                 break;
 182         case 3:
 183                 usbdr_clk = csb_clk / 3;
 184                 break;
 185         default:
 186                 /* unkown SCCR_USBDRCM value */
 187                 return -8;
 188         }
 189 #endif
 190
 191 #if defined(CONFIG_MPC834X)
 192         switch ((sccr & SCCR_TSEC2CM) >> SCCR_TSEC2CM_SHIFT) {
 193         case 0:
 194                 tsec2_clk = 0;
 195                 break;
 196         case 1:
 197                 tsec2_clk = csb_clk;
 198                 break;
 199         case 2:
 200                 tsec2_clk = csb_clk / 2;
 201                 break;
 202         case 3:
 203                 tsec2_clk = csb_clk / 3;
 204                 break;
 205         default:
 206                 /* unkown SCCR_TSEC2CM value */
 207                 return -5;
 208         }
 209
 210         i2c1_clk = tsec2_clk;
 211
 212         switch ((sccr & SCCR_USBMPHCM) >> SCCR_USBMPHCM_SHIFT) {
 213         case 0:
 214                 usbmph_clk = 0;
 215                 break;
 216         case 1:
 217                 usbmph_clk = csb_clk;
 218                 break;
 219         case 2:
 220                 usbmph_clk = csb_clk / 2;
 221                 break;
 222         case 3:
 223                 usbmph_clk = csb_clk / 3;
 224                 break;
 225         default:
 226                 /* unkown SCCR_USBMPHCM value */
 227                 return -7;
 228         }
 229
 230         if (usbmph_clk != 0 && usbdr_clk != 0 && usbmph_clk != usbdr_clk) {
 231                 /* if USB MPH clock is not disabled and
 232                  * USB DR clock is not disabled then
 233                  * USB MPH & USB DR must have the same rate
 234                  */
 235                 return -9;
 236         }
 237 #elif defined(CONFIG_MPC831X)
 238         tsec2_clk = tsec1_clk;
 239
 240         if (!(sccr & SCCR_TSEC1ON))
 241                 tsec1_clk = 0;
 242         if (!(sccr & SCCR_TSEC2ON))
 243                 tsec2_clk = 0;
 244 #endif
 245
 246 #if !defined(CONFIG_MPC834X)
 247         i2c1_clk = csb_clk;
 248 #endif
 249 #if !defined(CONFIG_MPC832X)
 250         i2c2_clk = csb_clk;     /* i2c-2 clk is equal to csb clk */
 251 #endif
 252
 253         switch ((sccr & SCCR_ENCCM) >> SCCR_ENCCM_SHIFT) {
 254         case 0:
 255                 enc_clk = 0;
 256                 break;
 257         case 1:
 258                 enc_clk = csb_clk;
 259                 break;
 260         case 2:
 261                 enc_clk = csb_clk / 2;
 262                 break;
 263         case 3:
 264                 enc_clk = csb_clk / 3;
 265                 break;
 266         default:
 267                 /* unkown SCCR_ENCCM value */
 268                 return -6;
 269         }
 270
 271         lbiu_clk = csb_clk *
 272                    (1 + ((im->reset.rcwl & HRCWL_LBIUCM) >> HRCWL_LBIUCM_SHIFT));
 273         lcrr = (im->lbus.lcrr & LCRR_CLKDIV) >> LCRR_CLKDIV_SHIFT;
 274         switch (lcrr) {
 275         case 2:
 276         case 4:
 277         case 8:
 278                 lclk_clk = lbiu_clk / lcrr;
 279                 break;
 280         default:
 281                 /* unknown lcrr */
 282                 return -10;
 283         }
 284
 285         ddr_clk = csb_clk *
 286                   (1 + ((im->reset.rcwl & HRCWL_DDRCM) >> HRCWL_DDRCM_SHIFT));
 287         corepll = (im->reset.rcwl & HRCWL_COREPLL) >> HRCWL_COREPLL_SHIFT;
 288 #if defined(CONFIG_MPC8360)
 289         ddr_sec_clk = csb_clk * (1 +
 290                        ((im->reset.rcwl & HRCWL_LBIUCM) >> HRCWL_LBIUCM_SHIFT));
 291 #endif
 292
 293         corecnf_tab_index = ((corepll & 0x1F) << 2) | ((corepll & 0x60) >> 5);
 294         if (corecnf_tab_index > (sizeof(corecnf_tab) / sizeof(corecnf_t))) {
 295                 /* corecnf_tab_index is too high, possibly worng value */
 296                 return -11;
 297         }
 298         switch (corecnf_tab[corecnf_tab_index].core_csb_ratio) {
 299         case _byp:
 300         case _x1:
 301         case _1x:
 302                 core_clk = csb_clk;
 303                 break;
 304         case _1_5x:
 305                 core_clk = (3 * csb_clk) / 2;
 306                 break;
 307         case _2x:
 308                 core_clk = 2 * csb_clk;
 309                 break;
 310         case _2_5x:
 311                 core_clk = (5 * csb_clk) / 2;
 312                 break;
 313         case _3x:
 314                 core_clk = 3 * csb_clk;
 315                 break;
 316         default:
 317                 /* unkown core to csb ratio */
 318                 return -12;
 319         }
 320
 321 #if defined(CONFIG_MPC8360) || defined(CONFIG_MPC832X)
 322         qepmf = (im->reset.rcwl & HRCWL_CEPMF) >> HRCWL_CEPMF_SHIFT;
 323         qepdf = (im->reset.rcwl & HRCWL_CEPDF) >> HRCWL_CEPDF_SHIFT;
 324         qe_clk = (pci_sync_in * qepmf) / (1 + qepdf);
 325         brg_clk = qe_clk / 2;
 326 #endif
 327
 328         gd->csb_clk = csb_clk;
 329 #if defined(CONFIG_MPC834X) || defined(CONFIG_MPC831X)
 330         gd->tsec1_clk = tsec1_clk;
 331         gd->tsec2_clk = tsec2_clk;
 332         gd->usbdr_clk = usbdr_clk;
 333 #endif
 334 #if defined(CONFIG_MPC834X)
 335         gd->usbmph_clk = usbmph_clk;
 336 #endif
 337         gd->core_clk = core_clk;
 338         gd->i2c1_clk = i2c1_clk;
 339 #if !defined(CONFIG_MPC832X)
 340         gd->i2c2_clk = i2c2_clk;
 341 #endif
 342         gd->enc_clk = enc_clk;
 343         gd->lbiu_clk = lbiu_clk;
 344         gd->lclk_clk = lclk_clk;
 345         gd->ddr_clk = ddr_clk;
 346 #if defined(CONFIG_MPC8360)
 347         gd->ddr_sec_clk = ddr_sec_clk;
 348 #endif
 349 #if defined(CONFIG_MPC8360) || defined(CONFIG_MPC832X)
 350         gd->qe_clk = qe_clk;
 351         gd->brg_clk = brg_clk;
 352 #endif
 353         gd->cpu_clk = gd->core_clk;
 354         gd->bus_clk = gd->csb_clk;
 355         return 0;
 356
 357 }
 358
 359 /********************************************
 360  * get_bus_freq
 361  * return system bus freq in Hz
 362  *********************************************/
 363 ulong get_bus_freq(ulong dummy)
 364 {
 365         return gd->csb_clk;
 366 }
 367
 368 int print_clock_conf(void)
 369 {
 370         printf("Clock configuration:\n");
 371         printf("  Coherent System Bus: %4d MHz\n", gd->csb_clk / 1000000);
 372         printf("  Core:                %4d MHz\n", gd->core_clk / 1000000);
 373 #if defined(CONFIG_MPC8360) || defined(CONFIG_MPC832X)
 374         printf("  QE:                  %4d MHz\n", gd->qe_clk / 1000000);
 375         printf("  BRG:                 %4d MHz\n", gd->brg_clk / 1000000);
 376 #endif
 377         printf("  Local Bus Controller:%4d MHz\n", gd->lbiu_clk / 1000000);
 378         printf("  Local Bus:           %4d MHz\n", gd->lclk_clk / 1000000);
 379         printf("  DDR:                 %4d MHz\n", gd->ddr_clk / 1000000);
 380 #if defined(CONFIG_MPC8360)
 381         printf("  DDR Secondary:       %4d MHz\n", gd->ddr_sec_clk / 1000000);
 382 #endif
 383         printf("  SEC:                 %4d MHz\n", gd->enc_clk / 1000000);
 384         printf("  I2C1:                %4d MHz\n", gd->i2c1_clk / 1000000);
 385 #if !defined(CONFIG_MPC832X)
 386         printf("  I2C2:                %4d MHz\n", gd->i2c2_clk / 1000000);
 387 #endif
 388 #if defined(CONFIG_MPC834X) || defined(CONFIG_MPC831X)
 389         printf("  TSEC1:               %4d MHz\n", gd->tsec1_clk / 1000000);
 390         printf("  TSEC2:               %4d MHz\n", gd->tsec2_clk / 1000000);
 391         printf("  USB DR:              %4d MHz\n", gd->usbdr_clk / 1000000);
 392 #endif
 393 #if defined(CONFIG_MPC834X)
 394         printf("  USB MPH:             %4d MHz\n", gd->usbmph_clk / 1000000);
 395 #endif
 396         return 0;
 397 }