cpu/arm_cortexa8/omap3/interrupts.c

   1 /*
   2  * (C) Copyright 2008
   3  * Texas Instruments
   4  *
   5  * Richard Woodruff <r-woodruff2@ti.com>
   6  * Syed Moahmmed Khasim <khasim@ti.com>
   7  *
   8  * (C) Copyright 2002
   9  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
  10  * Marius Groeger <mgroeger@sysgo.de>
  11  * Alex Zuepke <azu@sysgo.de>
  12  *
  13  * (C) Copyright 2002
  14  * Gary Jennejohn, DENX Software Engineering, <gj@denx.de>
  15  *
  16  * See file CREDITS for list of people who contributed to this
  17  * project.
  18  *
  19  * This program is free software; you can redistribute it and/or
  20  * modify it under the terms of the GNU General Public License as
  21  * published by the Free Software Foundation; either version 2 of
  22  * the License, or (at your option) any later version.
  23  *
  24  * This program is distributed in the hope that it will be useful,
  25  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  26  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  27  * GNU General Public License for more details.
  28  *
  29  * You should have received a copy of the GNU General Public License
  30  * along with this program; if not, write to the Free Software
  31  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  32  * MA 02111-1307 USA
  33  */
  34
  35 #include <common.h>
  36 #include <asm/io.h>
  37 #include <asm/proc-armv/ptrace.h>
  38
  39 #define TIMER_LOAD_VAL 0
  40
  41 #ifdef CONFIG_USE_IRQ
  42 /* enable IRQ interrupts */
  43 void enable_interrupts(void)
  44 {
  45         unsigned long temp;
  46         __asm__ __volatile__("mrs %0, cpsr\n"
  47                              "bic %0, %0, #0x80\n" "msr cpsr_c, %0":"=r"(temp)
  48                              ::"memory");
  49 }
  50
  51 /*
  52  * disable IRQ/FIQ interrupts
  53  * returns true if interrupts had been enabled before we disabled them
  54  */
  55 int disable_interrupts(void)
  56 {
  57         unsigned long old, temp;
  58         __asm__ __volatile__("mrs %0, cpsr\n"
  59                              "orr %1, %0, #0xc0\n"
  60                              "msr cpsr_c, %1":"=r"(old), "=r"(temp)
  61                              ::"memory");
  62         return (old & 0x80) == 0;
  63 }
  64 #else
  65 void enable_interrupts(void)
  66 {
  67         return;
  68 }
  69 int disable_interrupts(void)
  70 {
  71         return 0;
  72 }
  73 #endif
  74
  75 void bad_mode(void)
  76 {
  77         panic("Resetting CPU ...\n");
  78         reset_cpu(0);
  79 }
  80
  81 void show_regs(struct pt_regs *regs)
  82 {
  83         unsigned long flags;
  84         const char *processor_modes[] = {
  85                 "USER_26", "FIQ_26", "IRQ_26", "SVC_26",
  86                 "UK4_26", "UK5_26", "UK6_26", "UK7_26",
  87                 "UK8_26", "UK9_26", "UK10_26", "UK11_26",
  88                 "UK12_26", "UK13_26", "UK14_26", "UK15_26",
  89                 "USER_32", "FIQ_32", "IRQ_32", "SVC_32",
  90                 "UK4_32", "UK5_32", "UK6_32", "ABT_32",
  91                 "UK8_32", "UK9_32", "UK10_32", "UND_32",
  92                 "UK12_32", "UK13_32", "UK14_32", "SYS_32",
  93         };
  94
  95         flags = condition_codes(regs);
  96
  97         printf("pc : [<%08lx>]    lr : [<%08lx>]\n"
  98                 "sp : %08lx  ip : %08lx  fp : %08lx\n",
  99                 instruction_pointer(regs),
 100                 regs->ARM_lr, regs->ARM_sp, regs->ARM_ip, regs->ARM_fp);
 101         printf("r10: %08lx  r9 : %08lx  r8 : %08lx\n",
 102                 regs->ARM_r10, regs->ARM_r9, regs->ARM_r8);
 103         printf("r7 : %08lx  r6 : %08lx  r5 : %08lx  r4 : %08lx\n",
 104                 regs->ARM_r7, regs->ARM_r6, regs->ARM_r5, regs->ARM_r4);
 105         printf("r3 : %08lx  r2 : %08lx  r1 : %08lx  r0 : %08lx\n",
 106                 regs->ARM_r3, regs->ARM_r2, regs->ARM_r1, regs->ARM_r0);
 107         printf("Flags: %c%c%c%c",
 108                 flags & CC_N_BIT ? 'N' : 'n',
 109                 flags & CC_Z_BIT ? 'Z' : 'z',
 110                 flags & CC_C_BIT ? 'C' : 'c', flags & CC_V_BIT ? 'V' : 'v');
 111         printf("  IRQs %s  FIQs %s  Mode %s%s\n",
 112                 interrupts_enabled(regs) ? "on" : "off",
 113                 fast_interrupts_enabled(regs) ? "on" : "off",
 114                 processor_modes[processor_mode(regs)],
 115                 thumb_mode(regs) ? " (T)" : "");
 116 }
 117
 118 void do_undefined_instruction(struct pt_regs *pt_regs)
 119 {
 120         printf("undefined instruction\n");
 121         show_regs(pt_regs);
 122         bad_mode();
 123 }
 124
 125 void do_software_interrupt(struct pt_regs *pt_regs)
 126 {
 127         printf("software interrupt\n");
 128         show_regs(pt_regs);
 129         bad_mode();
 130 }
 131
 132 void do_prefetch_abort(struct pt_regs *pt_regs)
 133 {
 134         printf("prefetch abort\n");
 135         show_regs(pt_regs);
 136         bad_mode();
 137 }
 138
 139 void do_data_abort(struct pt_regs *pt_regs)
 140 {
 141         printf("data abort\n");
 142         show_regs(pt_regs);
 143         bad_mode();
 144 }
 145
 146 void do_not_used(struct pt_regs *pt_regs)
 147 {
 148         printf("not used\n");
 149         show_regs(pt_regs);
 150         bad_mode();
 151 }
 152
 153 void do_fiq(struct pt_regs *pt_regs)
 154 {
 155         printf("fast interrupt request\n");
 156         show_regs(pt_regs);
 157         bad_mode();
 158 }
 159
 160 void do_irq(struct pt_regs *pt_regs)
 161 {
 162         printf("interrupt request\n");
 163         show_regs(pt_regs);
 164         bad_mode();
 165 }
 166
 167
 168 static ulong timestamp;
 169 static ulong lastinc;
 170 static gptimer_t *timer_base = (gptimer_t *)CONFIG_SYS_TIMERBASE;
 171
 172 /* nothing really to do with interrupts, just starts up a counter. */
 173 int interrupt_init(void)
 174 {
 175         /* start the counter ticking up, reload value on overflow */
 176         writel(TIMER_LOAD_VAL, &timer_base->tldr);
 177         /* enable timer */
 178         writel((CONFIG_SYS_PTV << 2) | TCLR_PRE | TCLR_AR | TCLR_ST,
 179                 &timer_base->tclr);
 180
 181         reset_timer_masked();   /* init the timestamp and lastinc value */
 182
 183         return 0;
 184 }
 185
 186 /*
 187  * timer without interrupts
 188  */
 189 void reset_timer(void)
 190 {
 191         reset_timer_masked();
 192 }
 193
 194 ulong get_timer(ulong base)
 195 {
 196         return get_timer_masked() - base;
 197 }
 198
 199 void set_timer(ulong t)
 200 {
 201         timestamp = t;
 202 }
 203
 204 /* delay x useconds AND perserve advance timstamp value */
 205 void udelay(unsigned long usec)
 206 {
 207         ulong tmo, tmp;
 208
 209         /* if "big" number, spread normalization to seconds */
 210         if (usec >= 1000) {
 211                 /* if "big" number, spread normalization to seconds */
 212                 tmo = usec / 1000;
 213                 /* find number of "ticks" to wait to achieve target */
 214                 tmo *= CONFIG_SYS_HZ;
 215                 tmo /= 1000;    /* finish normalize. */
 216         } else {/* else small number, don't kill it prior to HZ multiply */
 217                 tmo = usec * CONFIG_SYS_HZ;
 218                 tmo /= (1000 * 1000);
 219         }
 220
 221         tmp = get_timer(0);     /* get current timestamp */
 222         /* if setting this forward will roll time stamp */
 223         if ((tmo + tmp + 1) < tmp)
 224                 /* reset "advancing" timestamp to 0, set lastinc value */
 225                 reset_timer_masked();
 226         else
 227                 tmo += tmp;     /* else, set advancing stamp wake up time */
 228         while (get_timer_masked() < tmo)        /* loop till event */
 229                  /*NOP*/;
 230 }
 231
 232 void reset_timer_masked(void)
 233 {
 234         /* reset time, capture current incrementer value time */
 235         lastinc = readl(&timer_base->tcrr);
 236         timestamp = 0;          /* start "advancing" time stamp from 0 */
 237 }
 238
 239 ulong get_timer_masked(void)
 240 {
 241         ulong now = readl(&timer_base->tcrr); /* current tick value */
 242
 243         if (now >= lastinc)     /* normal mode (non roll) */
 244                 /* move stamp fordward with absoulte diff ticks */
 245                 timestamp += (now - lastinc);
 246         else    /* we have rollover of incrementer */
 247                 timestamp += (0xFFFFFFFF - lastinc) + now;
 248         lastinc = now;
 249         return timestamp;
 250 }
 251
 252 /* waits specified delay value and resets timestamp */
 253 void udelay_masked(unsigned long usec)
 254 {
 255         ulong tmo;
 256         ulong endtime;
 257         signed long diff;
 258
 259         /* if "big" number, spread normalization to seconds */
 260         if (usec >= 1000) {
 261                 /* start to normalize for usec to ticks per sec */
 262                 tmo = usec / 1000;
 263                 /* find number of "ticks" to wait to achieve target */
 264                 tmo *= CONFIG_SYS_HZ;
 265                 tmo /= 1000;    /* finish normalize. */
 266         } else {                /* else small number, */
 267                                 /* don't kill it prior to HZ multiply */
 268                 tmo = usec * CONFIG_SYS_HZ;
 269                 tmo /= (1000 * 1000);
 270         }
 271         endtime = get_timer_masked() + tmo;
 272
 273         do {
 274                 ulong now = get_timer_masked();
 275                 diff = endtime - now;
 276         } while (diff >= 0);
 277 }
 278
 279 /*
 280  * This function is derived from PowerPC code (read timebase as long long).
 281  * On ARM it just returns the timer value.
 282  */
 283 unsigned long long get_ticks(void)
 284 {
 285         return get_timer(0);
 286 }
 287
 288 /*
 289  * This function is derived from PowerPC code (timebase clock frequency).
 290  * On ARM it returns the number of timer ticks per second.
 291  */
 292 ulong get_tbclk(void)
 293 {
 294         ulong tbclk;
 295         tbclk = CONFIG_SYS_HZ;
 296         return tbclk;
 297 }