cpu/arm926ejs/cpu.c

   1 /*
   2  * (C) Copyright 2002
   3  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   4  * Marius Groeger <mgroeger@sysgo.de>
   5  *
   6  * (C) Copyright 2002
   7  * Gary Jennejohn, DENX Software Engineering, <gj@denx.de>
   8  *
   9  * See file CREDITS for list of people who contributed to this
  10  * project.
  11  *
  12  * This program is free software; you can redistribute it and/or
  13  * modify it under the terms of the GNU General Public License as
  14  * published by the Free Software Foundation; either version 2 of
  15  * the License, or (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  25  * MA 02111-1307 USA
  26  */
  27
  28 /*
  29  * CPU specific code
  30  */
  31
  32 #include <common.h>
  33 #include <command.h>
  34 #include <arm926ejs.h>
  35 #include <asm/system.h>
  36
  37 #ifdef CONFIG_USE_IRQ
  38 DECLARE_GLOBAL_DATA_PTR;
  39 #endif
  40
  41 static void cp_delay (void)
  42 {
  43         volatile int i;
  44
  45         /* copro seems to need some delay between reading and writing */
  46         for (i = 0; i < 100; i++);
  47 }
  48
  49 int cpu_init (void)
  50 {
  51         /*
  52          * setup up stacks if necessary
  53          */
  54 #ifdef CONFIG_USE_IRQ
  55         IRQ_STACK_START = _armboot_start - CONFIG_SYS_MALLOC_LEN - CONFIG_SYS_GBL_DATA_SIZE - 4;
  56         FIQ_STACK_START = IRQ_STACK_START - CONFIG_STACKSIZE_IRQ;
  57 #endif
  58         return 0;
  59 }
  60
  61 int cleanup_before_linux (void)
  62 {
  63         /*
  64          * this function is called just before we call linux
  65          * it prepares the processor for linux
  66          *
  67          * we turn off caches etc ...
  68          */
  69
  70         unsigned long i;
  71
  72         disable_interrupts ();
  73
  74         /* turn off I/D-cache */
  75         asm ("mrc p15, 0, %0, c1, c0, 0":"=r" (i));
  76         i &= ~(CR_C | CR_I);
  77         asm ("mcr p15, 0, %0, c1, c0, 0": :"r" (i));
  78
  79         /* flush I/D-cache */
  80         i = 0;
  81         asm ("mcr p15, 0, %0, c7, c7, 0": :"r" (i));
  82
  83         return (0);
  84 }
  85
  86 int do_reset (cmd_tbl_t *cmdtp, int flag, int argc, char *argv[])
  87 {
  88         disable_interrupts ();
  89         reset_cpu (0);
  90         /*NOTREACHED*/
  91         return (0);
  92 }
  93
  94 /* cache_bit must be either CR_I or CR_C */
  95 static void cache_enable(uint32_t cache_bit)
  96 {
  97         uint32_t reg;
  98
  99         reg = get_cr(); /* get control reg. */
 100         cp_delay();
 101         set_cr(reg | cache_bit);
 102 }
 103
 104 /* cache_bit must be either CR_I or CR_C */
 105 static void cache_disable(uint32_t cache_bit)
 106 {
 107         uint32_t reg;
 108
 109         reg = get_cr();
 110         cp_delay();
 111         set_cr(reg & ~cache_bit);
 112 }
 113
 114 void icache_enable(void)
 115 {
 116         cache_enable(CR_I);
 117 }
 118
 119 void icache_disable(void)
 120 {
 121         cache_disable(CR_I);
 122 }
 123
 124 int icache_status(void)
 125 {
 126         return (get_cr() & CR_I) != 0;
 127 }
 128
 129 void dcache_enable(void)
 130 {
 131         cache_enable(CR_C);
 132 }
 133
 134 void dcache_disable(void)
 135 {
 136         cache_disable(CR_C);
 137 }
 138
 139 int dcache_status(void)
 140 {
 141         return (get_cr() & CR_C) != 0;
 142 }