cpu/arm920t/at91rm9200/ether.c

   1 /*
   2  * (C) Copyright 2003
   3  * Author : Hamid Ikdoumi (Atmel)
   4  *
   5  * See file CREDITS for list of people who contributed to this
   6  * project.
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License as
  10  * published by the Free Software Foundation; either version 2 of
  11  * the License, or (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  21  * MA 02111-1307 USA
  22  */
  23
  24 #include <at91rm9200_net.h>
  25 #include <net.h>
  26 #include <miiphy.h>
  27
  28 /* ----- Ethernet Buffer definitions ----- */
  29
  30 typedef struct {
  31         unsigned long addr, size;
  32 } rbf_t;
  33
  34 #define RBF_ADDR      0xfffffffc
  35 #define RBF_OWNER     (1<<0)
  36 #define RBF_WRAP      (1<<1)
  37 #define RBF_BROADCAST (1<<31)
  38 #define RBF_MULTICAST (1<<30)
  39 #define RBF_UNICAST   (1<<29)
  40 #define RBF_EXTERNAL  (1<<28)
  41 #define RBF_UNKOWN    (1<<27)
  42 #define RBF_SIZE      0x07ff
  43 #define RBF_LOCAL4    (1<<26)
  44 #define RBF_LOCAL3    (1<<25)
  45 #define RBF_LOCAL2    (1<<24)
  46 #define RBF_LOCAL1    (1<<23)
  47
  48 #define RBF_FRAMEMAX 64
  49 #define RBF_FRAMELEN 0x600
  50
  51 #ifdef CONFIG_DRIVER_ETHER
  52
  53 #if defined(CONFIG_CMD_NET)
  54
  55 /* alignment as per Errata #11 (64 bytes) is insufficient! */
  56 rbf_t rbfdt[RBF_FRAMEMAX] __attribute((aligned(512)));
  57 rbf_t *rbfp;
  58
  59 unsigned char rbf_framebuf[RBF_FRAMEMAX][RBF_FRAMELEN] __attribute((aligned(4)));
  60
  61 /* structure to interface the PHY */
  62 AT91S_PhyOps PhyOps;
  63
  64 AT91PS_EMAC p_mac;
  65
  66 /*********** EMAC Phy layer Management functions *************************/
  67 /*
  68  * Name:
  69  *      at91rm9200_EmacEnableMDIO
  70  * Description:
  71  *      Enables the MDIO bit in MAC control register
  72  * Arguments:
  73  *      p_mac - pointer to struct AT91S_EMAC
  74  * Return value:
  75  *      none
  76  */
  77 void at91rm9200_EmacEnableMDIO (AT91PS_EMAC p_mac)
  78 {
  79         /* Mac CTRL reg set for MDIO enable */
  80         p_mac->EMAC_CTL |= AT91C_EMAC_MPE;      /* Management port enable */
  81 }
  82
  83 /*
  84  * Name:
  85  *      at91rm9200_EmacDisableMDIO
  86  * Description:
  87  *      Disables the MDIO bit in MAC control register
  88  * Arguments:
  89  *      p_mac - pointer to struct AT91S_EMAC
  90  * Return value:
  91  *      none
  92  */
  93 void at91rm9200_EmacDisableMDIO (AT91PS_EMAC p_mac)
  94 {
  95         /* Mac CTRL reg set for MDIO disable */
  96         p_mac->EMAC_CTL &= ~AT91C_EMAC_MPE;     /* Management port disable */
  97 }
  98
  99
 100 /*
 101  * Name:
 102  *      at91rm9200_EmacReadPhy
 103  * Description:
 104  *      Reads data from the PHY register
 105  * Arguments:
 106  *      dev - pointer to struct net_device
 107  *      RegisterAddress - unsigned char
 108  *      pInput - pointer to value read from register
 109  * Return value:
 110  *      TRUE - if data read successfully
 111  */
 112 UCHAR at91rm9200_EmacReadPhy (AT91PS_EMAC p_mac,
 113                                      unsigned char RegisterAddress,
 114                                      unsigned short *pInput)
 115 {
 116         p_mac->EMAC_MAN = (AT91C_EMAC_HIGH & ~AT91C_EMAC_LOW) |
 117                           (AT91C_EMAC_RW_R) |
 118                           (RegisterAddress << 18) |
 119                           (AT91C_EMAC_CODE_802_3);
 120
 121         udelay (10000);
 122
 123         *pInput = (unsigned short) p_mac->EMAC_MAN;
 124
 125         return TRUE;
 126 }
 127
 128
 129 /*
 130  * Name:
 131  *      at91rm9200_EmacWritePhy
 132  * Description:
 133  *      Writes data to the PHY register
 134  * Arguments:
 135  *      dev - pointer to struct net_device
 136  *      RegisterAddress - unsigned char
 137  *      pOutput - pointer to value to be written in the register
 138  * Return value:
 139  *      TRUE - if data read successfully
 140  */
 141 UCHAR at91rm9200_EmacWritePhy (AT91PS_EMAC p_mac,
 142                                       unsigned char RegisterAddress,
 143                                       unsigned short *pOutput)
 144 {
 145         p_mac->EMAC_MAN = (AT91C_EMAC_HIGH & ~AT91C_EMAC_LOW) |
 146                         AT91C_EMAC_CODE_802_3 | AT91C_EMAC_RW_W |
 147                         (RegisterAddress << 18) | *pOutput;
 148
 149         udelay (10000);
 150
 151         return TRUE;
 152 }
 153
 154 int eth_init (bd_t * bd)
 155 {
 156         int ret;
 157         int i;
 158         uchar enetaddr[6];
 159
 160         p_mac = AT91C_BASE_EMAC;
 161
 162         /* PIO Disable Register */
 163         *AT91C_PIOA_PDR = AT91C_PA16_EMDIO | AT91C_PA15_EMDC | AT91C_PA14_ERXER |
 164                           AT91C_PA13_ERX1 | AT91C_PA12_ERX0 | AT91C_PA11_ECRS_ECRSDV |
 165                           AT91C_PA10_ETX1 | AT91C_PA9_ETX0 | AT91C_PA8_ETXEN |
 166                           AT91C_PA7_ETXCK_EREFCK;
 167
 168 #ifdef CONFIG_AT91C_USE_RMII
 169         *AT91C_PIOB_PDR = AT91C_PB19_ERXCK;
 170         *AT91C_PIOB_BSR = AT91C_PB19_ERXCK;
 171 #else
 172         *AT91C_PIOB_PDR = AT91C_PB19_ERXCK | AT91C_PB18_ECOL | AT91C_PB17_ERXDV |
 173                           AT91C_PB16_ERX3 | AT91C_PB15_ERX2 | AT91C_PB14_ETXER |
 174                           AT91C_PB13_ETX3 | AT91C_PB12_ETX2;
 175
 176         /* Select B Register */
 177         *AT91C_PIOB_BSR = AT91C_PB19_ERXCK | AT91C_PB18_ECOL |
 178                           AT91C_PB17_ERXDV | AT91C_PB16_ERX3 | AT91C_PB15_ERX2 |
 179                           AT91C_PB14_ETXER | AT91C_PB13_ETX3 | AT91C_PB12_ETX2;
 180 #endif
 181
 182         *AT91C_PMC_PCER = 1 << AT91C_ID_EMAC;   /* Peripheral Clock Enable Register */
 183
 184         p_mac->EMAC_CFG |= AT91C_EMAC_CSR;      /* Clear statistics */
 185
 186         /* Init Ehternet buffers */
 187         for (i = 0; i < RBF_FRAMEMAX; i++) {
 188                 rbfdt[i].addr = (unsigned long)rbf_framebuf[i];
 189                 rbfdt[i].size = 0;
 190         }
 191         rbfdt[RBF_FRAMEMAX - 1].addr |= RBF_WRAP;
 192         rbfp = &rbfdt[0];
 193
 194         eth_getenv_enetaddr("ethaddr", enetaddr);
 195         p_mac->EMAC_SA2L = (enetaddr[3] << 24) | (enetaddr[2] << 16)
 196                          | (enetaddr[1] <<  8) | (enetaddr[0]);
 197         p_mac->EMAC_SA2H = (enetaddr[5] <<  8) | (enetaddr[4]);
 198
 199         p_mac->EMAC_RBQP = (long) (&rbfdt[0]);
 200         p_mac->EMAC_RSR &= ~(AT91C_EMAC_RSR_OVR | AT91C_EMAC_REC | AT91C_EMAC_BNA);
 201
 202         p_mac->EMAC_CFG = (p_mac->EMAC_CFG | AT91C_EMAC_CAF | AT91C_EMAC_NBC)
 203                         & ~AT91C_EMAC_CLK;
 204
 205 #ifdef CONFIG_AT91C_USE_RMII
 206         p_mac->EMAC_CFG |= AT91C_EMAC_RMII;
 207 #endif
 208
 209 #if (AT91C_MASTER_CLOCK > 40000000)
 210         /* MDIO clock must not exceed 2.5 MHz, so enable MCK divider */
 211         p_mac->EMAC_CFG |= AT91C_EMAC_CLK_HCLK_64;
 212 #endif
 213
 214         p_mac->EMAC_CTL |= AT91C_EMAC_TE | AT91C_EMAC_RE;
 215
 216         at91rm9200_GetPhyInterface (& PhyOps);
 217
 218         if (!PhyOps.IsPhyConnected (p_mac))
 219                 printf ("PHY not connected!!\n\r");
 220
 221         /* MII management start from here */
 222         if (!(p_mac->EMAC_SR & AT91C_EMAC_LINK)) {
 223                 if (!(ret = PhyOps.Init (p_mac))) {
 224                         printf ("MAC: error during MII initialization\n");
 225                         return 0;
 226                 }
 227         } else {
 228                 printf ("No link\n\r");
 229                 return 0;
 230         }
 231
 232         return 0;
 233 }
 234
 235 int eth_send (volatile void *packet, int length)
 236 {
 237         while (!(p_mac->EMAC_TSR & AT91C_EMAC_BNQ));
 238         p_mac->EMAC_TAR = (long) packet;
 239         p_mac->EMAC_TCR = length;
 240         while (p_mac->EMAC_TCR & 0x7ff);
 241         p_mac->EMAC_TSR |= AT91C_EMAC_COMP;
 242         return 0;
 243 }
 244
 245 int eth_rx (void)
 246 {
 247         int size;
 248
 249         if (!(rbfp->addr & RBF_OWNER))
 250                 return 0;
 251
 252         size = rbfp->size & RBF_SIZE;
 253         NetReceive ((volatile uchar *) (rbfp->addr & RBF_ADDR), size);
 254
 255         rbfp->addr &= ~RBF_OWNER;
 256         if (rbfp->addr & RBF_WRAP)
 257                 rbfp = &rbfdt[0];
 258         else
 259                 rbfp++;
 260
 261         p_mac->EMAC_RSR |= AT91C_EMAC_REC;
 262
 263         return size;
 264 }
 265
 266 void eth_halt (void)
 267 {
 268 };
 269
 270 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII)
 271 int  at91rm9200_miiphy_read(char *devname, unsigned char addr,
 272                 unsigned char reg, unsigned short * value)
 273 {
 274         at91rm9200_EmacEnableMDIO (p_mac);
 275         at91rm9200_EmacReadPhy (p_mac, reg, value);
 276         at91rm9200_EmacDisableMDIO (p_mac);
 277         return 0;
 278 }
 279
 280 int  at91rm9200_miiphy_write(char *devname, unsigned char addr,
 281                 unsigned char reg, unsigned short value)
 282 {
 283         at91rm9200_EmacEnableMDIO (p_mac);
 284         at91rm9200_EmacWritePhy (p_mac, reg, &value);
 285         at91rm9200_EmacDisableMDIO (p_mac);
 286         return 0;
 287 }
 288
 289 #endif
 290
 291 int at91rm9200_miiphy_initialize(bd_t *bis)
 292 {
 293 #if defined(CONFIG_MII) || defined(CONFIG_CMD_MII)
 294         miiphy_register("at91rm9200phy", at91rm9200_miiphy_read, at91rm9200_miiphy_write);
 295 #endif
 296         return 0;
 297 }
 298
 299 #endif
 300
 301 #endif  /* CONFIG_DRIVER_ETHER */