Merge branch 'master' of /home/wd/git/u-boot/custodians
[oweals/u-boot.git] / cpu / 74xx_7xx / start.S
1 /*
2  *  Copyright (C) 1998  Dan Malek <dmalek@jlc.net>
3  *  Copyright (C) 1999  Magnus Damm <kieraypc01.p.y.kie.era.ericsson.se>
4  *  Copyright (C) 2000,2001,2002 Wolfgang Denk <wd@denx.de>
5  *  Copyright (C) 2001  Josh Huber <huber@mclx.com>
6  *
7  * See file CREDITS for list of people who contributed to this
8  * project.
9  *
10  * This program is free software; you can redistribute it and/or
11  * modify it under the terms of the GNU General Public License as
12  * published by the Free Software Foundation; either version 2 of
13  * the License, or (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
23  * MA 02111-1307 USA
24  */
25
26 /*  U-Boot - Startup Code for PowerPC based Embedded Boards
27  *
28  *
29  *  The processor starts at 0xfff00100 and the code is executed
30  *  from flash. The code is organized to be at an other address
31  *  in memory, but as long we don't jump around before relocating.
32  *  board_init lies at a quite high address and when the cpu has
33  *  jumped there, everything is ok.
34  */
35 #include <config.h>
36 #include <74xx_7xx.h>
37 #include <timestamp.h>
38 #include <version.h>
39
40 #include <ppc_asm.tmpl>
41 #include <ppc_defs.h>
42
43 #include <asm/cache.h>
44 #include <asm/mmu.h>
45
46 #if !defined(CONFIG_DB64360) && \
47     !defined(CONFIG_DB64460) && \
48     !defined(CONFIG_CPCI750) && \
49     !defined(CONFIG_P3Mx)
50 #include <galileo/gt64260R.h>
51 #endif
52
53 #ifndef  CONFIG_IDENT_STRING
54 #define  CONFIG_IDENT_STRING ""
55 #endif
56
57 /* We don't want the  MMU yet.
58 */
59 #undef  MSR_KERNEL
60 /* Machine Check and Recoverable Interr. */
61 #define MSR_KERNEL ( MSR_ME | MSR_RI )
62
63 /*
64  * Set up GOT: Global Offset Table
65  *
66  * Use r14 to access the GOT
67  */
68         START_GOT
69         GOT_ENTRY(_GOT2_TABLE_)
70         GOT_ENTRY(_FIXUP_TABLE_)
71
72         GOT_ENTRY(_start)
73         GOT_ENTRY(_start_of_vectors)
74         GOT_ENTRY(_end_of_vectors)
75         GOT_ENTRY(transfer_to_handler)
76
77         GOT_ENTRY(__init_end)
78         GOT_ENTRY(_end)
79         GOT_ENTRY(__bss_start)
80         END_GOT
81
82 /*
83  * r3 - 1st arg to board_init(): IMMP pointer
84  * r4 - 2nd arg to board_init(): boot flag
85  */
86         .text
87         .long   0x27051956              /* U-Boot Magic Number          */
88         .globl  version_string
89 version_string:
90         .ascii  U_BOOT_VERSION
91         .ascii  " (", U_BOOT_DATE, " - ", U_BOOT_TIME, ")"
92         .ascii  CONFIG_IDENT_STRING, "\0"
93
94         . = EXC_OFF_SYS_RESET
95         .globl  _start
96 _start:
97         li      r21, BOOTFLAG_COLD      /* Normal Power-On: Boot from FLASH */
98         b       boot_cold
99         sync
100
101         . = EXC_OFF_SYS_RESET + 0x10
102
103         .globl  _start_warm
104 _start_warm:
105         li      r21, BOOTFLAG_WARM      /* Software reboot              */
106         b       boot_warm
107         sync
108
109         /* the boot code is located below the exception table */
110
111         .globl  _start_of_vectors
112 _start_of_vectors:
113
114 /* Machine check */
115         STD_EXCEPTION(0x200, MachineCheck, MachineCheckException)
116
117 /* Data Storage exception.  "Never" generated on the 860. */
118         STD_EXCEPTION(0x300, DataStorage, UnknownException)
119
120 /* Instruction Storage exception.  "Never" generated on the 860. */
121         STD_EXCEPTION(0x400, InstStorage, UnknownException)
122
123 /* External Interrupt exception. */
124         STD_EXCEPTION(0x500, ExtInterrupt, external_interrupt)
125
126 /* Alignment exception. */
127         . = 0x600
128 Alignment:
129         EXCEPTION_PROLOG(SRR0, SRR1)
130         mfspr   r4,DAR
131         stw     r4,_DAR(r21)
132         mfspr   r5,DSISR
133         stw     r5,_DSISR(r21)
134         addi    r3,r1,STACK_FRAME_OVERHEAD
135         li      r20,MSR_KERNEL
136         rlwimi  r20,r23,0,16,16         /* copy EE bit from saved MSR */
137         lwz     r6,GOT(transfer_to_handler)
138         mtlr    r6
139         blrl
140 .L_Alignment:
141         .long   AlignmentException - _start + EXC_OFF_SYS_RESET
142         .long   int_return - _start + EXC_OFF_SYS_RESET
143
144 /* Program check exception */
145         . = 0x700
146 ProgramCheck:
147         EXCEPTION_PROLOG(SRR0, SRR1)
148         addi    r3,r1,STACK_FRAME_OVERHEAD
149         li      r20,MSR_KERNEL
150         rlwimi  r20,r23,0,16,16         /* copy EE bit from saved MSR */
151         lwz     r6,GOT(transfer_to_handler)
152         mtlr    r6
153         blrl
154 .L_ProgramCheck:
155         .long   ProgramCheckException - _start + EXC_OFF_SYS_RESET
156         .long   int_return - _start + EXC_OFF_SYS_RESET
157
158         /* No FPU on MPC8xx.  This exception is not supposed to happen.
159         */
160         STD_EXCEPTION(0x800, FPUnavailable, UnknownException)
161
162         /* I guess we could implement decrementer, and may have
163          * to someday for timekeeping.
164          */
165         STD_EXCEPTION(0x900, Decrementer, timer_interrupt)
166         STD_EXCEPTION(0xa00, Trap_0a, UnknownException)
167         STD_EXCEPTION(0xb00, Trap_0b, UnknownException)
168         STD_EXCEPTION(0xc00, SystemCall, UnknownException)
169         STD_EXCEPTION(0xd00, SingleStep, UnknownException)
170
171         STD_EXCEPTION(0xe00, Trap_0e, UnknownException)
172         STD_EXCEPTION(0xf00, Trap_0f, UnknownException)
173
174         /*
175          * On the MPC8xx, this is a software emulation interrupt. It
176          * occurs for all unimplemented and illegal instructions.
177          */
178         STD_EXCEPTION(0x1000, SoftEmu, SoftEmuException)
179
180         STD_EXCEPTION(0x1100, InstructionTLBMiss, UnknownException)
181         STD_EXCEPTION(0x1200, DataTLBMiss, UnknownException)
182         STD_EXCEPTION(0x1300, InstructionTLBError, UnknownException)
183         STD_EXCEPTION(0x1400, DataTLBError, UnknownException)
184
185         STD_EXCEPTION(0x1500, Reserved5, UnknownException)
186         STD_EXCEPTION(0x1600, Reserved6, UnknownException)
187         STD_EXCEPTION(0x1700, Reserved7, UnknownException)
188         STD_EXCEPTION(0x1800, Reserved8, UnknownException)
189         STD_EXCEPTION(0x1900, Reserved9, UnknownException)
190         STD_EXCEPTION(0x1a00, ReservedA, UnknownException)
191         STD_EXCEPTION(0x1b00, ReservedB, UnknownException)
192
193         STD_EXCEPTION(0x1c00, DataBreakpoint, UnknownException)
194         STD_EXCEPTION(0x1d00, InstructionBreakpoint, UnknownException)
195         STD_EXCEPTION(0x1e00, PeripheralBreakpoint, UnknownException)
196         STD_EXCEPTION(0x1f00, DevPortBreakpoint, UnknownException)
197
198         .globl  _end_of_vectors
199 _end_of_vectors:
200
201         . = 0x2000
202
203 boot_cold:
204 boot_warm:
205         /* disable everything */
206         li      r0, 0
207         mtspr   HID0, r0
208         sync
209         mtmsr   0
210         bl      invalidate_bats
211         sync
212
213 #ifdef CONFIG_SYS_L2
214         /* init the L2 cache */
215         addis   r3, r0, L2_INIT@h
216         ori     r3, r3, L2_INIT@l
217         sync
218         mtspr   l2cr, r3
219 #endif
220 #if defined(CONFIG_ALTIVEC) && defined(CONFIG_74xx)
221         .long   0x7e00066c
222                 /*
223                  * dssall instruction, gas doesn't have it yet
224                  * ...for altivec, data stream stop all this probably
225                  * isn't needed unless we warm (software) reboot U-Boot
226                  */
227 #endif
228
229 #ifdef CONFIG_SYS_L2
230         /* invalidate the L2 cache */
231         bl      l2cache_invalidate
232         sync
233 #endif
234 #ifdef CONFIG_SYS_BOARD_ASM_INIT
235         /* do early init */
236         bl      board_asm_init
237 #endif
238
239         /*
240          * Calculate absolute address in FLASH and jump there
241          *------------------------------------------------------*/
242         lis     r3, CONFIG_SYS_MONITOR_BASE@h
243         ori     r3, r3, CONFIG_SYS_MONITOR_BASE@l
244         addi    r3, r3, in_flash - _start + EXC_OFF_SYS_RESET
245         mtlr    r3
246         blr
247
248 in_flash:
249         /* let the C-code set up the rest                       */
250         /*                                                      */
251         /* Be careful to keep code relocatable !                */
252         /*------------------------------------------------------*/
253
254         /* perform low-level init */
255         /* sdram init, galileo init, etc */
256         /* r3:  NHR bit from HID0 */
257
258         /* setup the bats */
259         bl      setup_bats
260         sync
261
262         /*
263          * Cache must be enabled here for stack-in-cache trick.
264          * This means we need to enable the BATS.
265          * This means:
266          *   1) for the EVB, original gt regs need to be mapped
267          *   2) need to have an IBAT for the 0xf region,
268          *      we are running there!
269          * Cache should be turned on after BATs, since by default
270          * everything is write-through.
271          * The init-mem BAT can be reused after reloc. The old
272          * gt-regs BAT can be reused after board_init_f calls
273          * board_early_init_f (EVB only).
274          */
275 #if !defined(CONFIG_BAB7xx) && !defined(CONFIG_ELPPC) && !defined(CONFIG_P3Mx)
276         /* enable address translation */
277         bl      enable_addr_trans
278         sync
279
280         /* enable and invalidate the data cache */
281         bl      l1dcache_enable
282         sync
283 #endif
284 #ifdef CONFIG_SYS_INIT_RAM_LOCK
285         bl      lock_ram_in_cache
286         sync
287 #endif
288
289         /* set up the stack pointer in our newly created
290          * cache-ram (r1) */
291         lis     r1, (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_GBL_DATA_OFFSET)@h
292         ori     r1, r1, (CONFIG_SYS_INIT_RAM_ADDR + CONFIG_SYS_GBL_DATA_OFFSET)@l
293
294         li      r0, 0           /* Make room for stack frame header and */
295         stwu    r0, -4(r1)      /* clear final stack frame so that      */
296         stwu    r0, -4(r1)      /* stack backtraces terminate cleanly   */
297
298         GET_GOT                 /* initialize GOT access        */
299
300         /* run low-level CPU init code     (from Flash) */
301         bl      cpu_init_f
302         sync
303
304         mr      r3, r21
305
306         /* r3: BOOTFLAG */
307         /* run 1st part of board init code (from Flash)   */
308         bl      board_init_f
309         sync
310
311         /* NOTREACHED */
312
313         .globl  invalidate_bats
314 invalidate_bats:
315         /* invalidate BATs */
316         mtspr   IBAT0U, r0
317         mtspr   IBAT1U, r0
318         mtspr   IBAT2U, r0
319         mtspr   IBAT3U, r0
320 #ifdef CONFIG_HIGH_BATS
321         mtspr   IBAT4U, r0
322         mtspr   IBAT5U, r0
323         mtspr   IBAT6U, r0
324         mtspr   IBAT7U, r0
325 #endif
326         isync
327         mtspr   DBAT0U, r0
328         mtspr   DBAT1U, r0
329         mtspr   DBAT2U, r0
330         mtspr   DBAT3U, r0
331 #ifdef CONFIG_HIGH_BATS
332         mtspr   DBAT4U, r0
333         mtspr   DBAT5U, r0
334         mtspr   DBAT6U, r0
335         mtspr   DBAT7U, r0
336 #endif
337         isync
338         sync
339         blr
340
341         /* setup_bats - set them up to some initial state */
342         .globl  setup_bats
343 setup_bats:
344         addis   r0, r0, 0x0000
345
346         /* IBAT 0 */
347         addis   r4, r0, CONFIG_SYS_IBAT0L@h
348         ori     r4, r4, CONFIG_SYS_IBAT0L@l
349         addis   r3, r0, CONFIG_SYS_IBAT0U@h
350         ori     r3, r3, CONFIG_SYS_IBAT0U@l
351         mtspr   IBAT0L, r4
352         mtspr   IBAT0U, r3
353         isync
354
355         /* DBAT 0 */
356         addis   r4, r0, CONFIG_SYS_DBAT0L@h
357         ori     r4, r4, CONFIG_SYS_DBAT0L@l
358         addis   r3, r0, CONFIG_SYS_DBAT0U@h
359         ori     r3, r3, CONFIG_SYS_DBAT0U@l
360         mtspr   DBAT0L, r4
361         mtspr   DBAT0U, r3
362         isync
363
364         /* IBAT 1 */
365         addis   r4, r0, CONFIG_SYS_IBAT1L@h
366         ori     r4, r4, CONFIG_SYS_IBAT1L@l
367         addis   r3, r0, CONFIG_SYS_IBAT1U@h
368         ori     r3, r3, CONFIG_SYS_IBAT1U@l
369         mtspr   IBAT1L, r4
370         mtspr   IBAT1U, r3
371         isync
372
373         /* DBAT 1 */
374         addis   r4, r0, CONFIG_SYS_DBAT1L@h
375         ori     r4, r4, CONFIG_SYS_DBAT1L@l
376         addis   r3, r0, CONFIG_SYS_DBAT1U@h
377         ori     r3, r3, CONFIG_SYS_DBAT1U@l
378         mtspr   DBAT1L, r4
379         mtspr   DBAT1U, r3
380         isync
381
382         /* IBAT 2 */
383         addis   r4, r0, CONFIG_SYS_IBAT2L@h
384         ori     r4, r4, CONFIG_SYS_IBAT2L@l
385         addis   r3, r0, CONFIG_SYS_IBAT2U@h
386         ori     r3, r3, CONFIG_SYS_IBAT2U@l
387         mtspr   IBAT2L, r4
388         mtspr   IBAT2U, r3
389         isync
390
391         /* DBAT 2 */
392         addis   r4, r0, CONFIG_SYS_DBAT2L@h
393         ori     r4, r4, CONFIG_SYS_DBAT2L@l
394         addis   r3, r0, CONFIG_SYS_DBAT2U@h
395         ori     r3, r3, CONFIG_SYS_DBAT2U@l
396         mtspr   DBAT2L, r4
397         mtspr   DBAT2U, r3
398         isync
399
400         /* IBAT 3 */
401         addis   r4, r0, CONFIG_SYS_IBAT3L@h
402         ori     r4, r4, CONFIG_SYS_IBAT3L@l
403         addis   r3, r0, CONFIG_SYS_IBAT3U@h
404         ori     r3, r3, CONFIG_SYS_IBAT3U@l
405         mtspr   IBAT3L, r4
406         mtspr   IBAT3U, r3
407         isync
408
409         /* DBAT 3 */
410         addis   r4, r0, CONFIG_SYS_DBAT3L@h
411         ori     r4, r4, CONFIG_SYS_DBAT3L@l
412         addis   r3, r0, CONFIG_SYS_DBAT3U@h
413         ori     r3, r3, CONFIG_SYS_DBAT3U@l
414         mtspr   DBAT3L, r4
415         mtspr   DBAT3U, r3
416         isync
417
418 #ifdef CONFIG_HIGH_BATS
419         /* IBAT 4 */
420         addis   r4, r0, CONFIG_SYS_IBAT4L@h
421         ori     r4, r4, CONFIG_SYS_IBAT4L@l
422         addis   r3, r0, CONFIG_SYS_IBAT4U@h
423         ori     r3, r3, CONFIG_SYS_IBAT4U@l
424         mtspr   IBAT4L, r4
425         mtspr   IBAT4U, r3
426         isync
427
428         /* DBAT 4 */
429         addis   r4, r0, CONFIG_SYS_DBAT4L@h
430         ori     r4, r4, CONFIG_SYS_DBAT4L@l
431         addis   r3, r0, CONFIG_SYS_DBAT4U@h
432         ori     r3, r3, CONFIG_SYS_DBAT4U@l
433         mtspr   DBAT4L, r4
434         mtspr   DBAT4U, r3
435         isync
436
437         /* IBAT 5 */
438         addis   r4, r0, CONFIG_SYS_IBAT5L@h
439         ori     r4, r4, CONFIG_SYS_IBAT5L@l
440         addis   r3, r0, CONFIG_SYS_IBAT5U@h
441         ori     r3, r3, CONFIG_SYS_IBAT5U@l
442         mtspr   IBAT5L, r4
443         mtspr   IBAT5U, r3
444         isync
445
446         /* DBAT 5 */
447         addis   r4, r0, CONFIG_SYS_DBAT5L@h
448         ori     r4, r4, CONFIG_SYS_DBAT5L@l
449         addis   r3, r0, CONFIG_SYS_DBAT5U@h
450         ori     r3, r3, CONFIG_SYS_DBAT5U@l
451         mtspr   DBAT5L, r4
452         mtspr   DBAT5U, r3
453         isync
454
455         /* IBAT 6 */
456         addis   r4, r0, CONFIG_SYS_IBAT6L@h
457         ori     r4, r4, CONFIG_SYS_IBAT6L@l
458         addis   r3, r0, CONFIG_SYS_IBAT6U@h
459         ori     r3, r3, CONFIG_SYS_IBAT6U@l
460         mtspr   IBAT6L, r4
461         mtspr   IBAT6U, r3
462         isync
463
464         /* DBAT 6 */
465         addis   r4, r0, CONFIG_SYS_DBAT6L@h
466         ori     r4, r4, CONFIG_SYS_DBAT6L@l
467         addis   r3, r0, CONFIG_SYS_DBAT6U@h
468         ori     r3, r3, CONFIG_SYS_DBAT6U@l
469         mtspr   DBAT6L, r4
470         mtspr   DBAT6U, r3
471         isync
472
473         /* IBAT 7 */
474         addis   r4, r0, CONFIG_SYS_IBAT7L@h
475         ori     r4, r4, CONFIG_SYS_IBAT7L@l
476         addis   r3, r0, CONFIG_SYS_IBAT7U@h
477         ori     r3, r3, CONFIG_SYS_IBAT7U@l
478         mtspr   IBAT7L, r4
479         mtspr   IBAT7U, r3
480         isync
481
482         /* DBAT 7 */
483         addis   r4, r0, CONFIG_SYS_DBAT7L@h
484         ori     r4, r4, CONFIG_SYS_DBAT7L@l
485         addis   r3, r0, CONFIG_SYS_DBAT7U@h
486         ori     r3, r3, CONFIG_SYS_DBAT7U@l
487         mtspr   DBAT7L, r4
488         mtspr   DBAT7U, r3
489         isync
490 #endif
491
492         /* bats are done, now invalidate the TLBs */
493
494         addis   r3, 0, 0x0000
495         addis   r5, 0, 0x4    /* upper bound of 0x00040000 for 7400/750 */
496
497         isync
498
499 tlblp:
500         tlbie   r3
501         sync
502         addi    r3, r3, 0x1000
503         cmp     0, 0, r3, r5
504         blt tlblp
505
506         blr
507
508         .globl enable_addr_trans
509 enable_addr_trans:
510         /* enable address translation */
511         mfmsr   r5
512         ori     r5, r5, (MSR_IR | MSR_DR)
513         mtmsr   r5
514         isync
515         blr
516
517         .globl disable_addr_trans
518 disable_addr_trans:
519         /* disable address translation */
520         mflr    r4
521         mfmsr   r3
522         andi.   r0, r3, (MSR_IR | MSR_DR)
523         beqlr
524         andc    r3, r3, r0
525         mtspr   SRR0, r4
526         mtspr   SRR1, r3
527         rfi
528
529 /*
530  * This code finishes saving the registers to the exception frame
531  * and jumps to the appropriate handler for the exception.
532  * Register r21 is pointer into trap frame, r1 has new stack pointer.
533  */
534         .globl  transfer_to_handler
535 transfer_to_handler:
536         stw     r22,_NIP(r21)
537         lis     r22,MSR_POW@h
538         andc    r23,r23,r22
539         stw     r23,_MSR(r21)
540         SAVE_GPR(7, r21)
541         SAVE_4GPRS(8, r21)
542         SAVE_8GPRS(12, r21)
543         SAVE_8GPRS(24, r21)
544         mflr    r23
545         andi.   r24,r23,0x3f00          /* get vector offset */
546         stw     r24,TRAP(r21)
547         li      r22,0
548         stw     r22,RESULT(r21)
549         mtspr   SPRG2,r22               /* r1 is now kernel sp */
550         lwz     r24,0(r23)              /* virtual address of handler */
551         lwz     r23,4(r23)              /* where to go when done */
552         mtspr   SRR0,r24
553         mtspr   SRR1,r20
554         mtlr    r23
555         SYNC
556         rfi                             /* jump to handler, enable MMU */
557
558 int_return:
559         mfmsr   r28             /* Disable interrupts */
560         li      r4,0
561         ori     r4,r4,MSR_EE
562         andc    r28,r28,r4
563         SYNC                    /* Some chip revs need this... */
564         mtmsr   r28
565         SYNC
566         lwz     r2,_CTR(r1)
567         lwz     r0,_LINK(r1)
568         mtctr   r2
569         mtlr    r0
570         lwz     r2,_XER(r1)
571         lwz     r0,_CCR(r1)
572         mtspr   XER,r2
573         mtcrf   0xFF,r0
574         REST_10GPRS(3, r1)
575         REST_10GPRS(13, r1)
576         REST_8GPRS(23, r1)
577         REST_GPR(31, r1)
578         lwz     r2,_NIP(r1)     /* Restore environment */
579         lwz     r0,_MSR(r1)
580         mtspr   SRR0,r2
581         mtspr   SRR1,r0
582         lwz     r0,GPR0(r1)
583         lwz     r2,GPR2(r1)
584         lwz     r1,GPR1(r1)
585         SYNC
586         rfi
587
588         .globl  dc_read
589 dc_read:
590         blr
591
592         .globl get_pvr
593 get_pvr:
594         mfspr   r3, PVR
595         blr
596
597 /*-----------------------------------------------------------------------*/
598 /*
599  * void relocate_code (addr_sp, gd, addr_moni)
600  *
601  * This "function" does not return, instead it continues in RAM
602  * after relocating the monitor code.
603  *
604  * r3 = dest
605  * r4 = src
606  * r5 = length in bytes
607  * r6 = cachelinesize
608  */
609         .globl  relocate_code
610 relocate_code:
611         mr      r1,  r3         /* Set new stack pointer                */
612         mr      r9,  r4         /* Save copy of Global Data pointer     */
613         mr      r10, r5         /* Save copy of Destination Address     */
614
615         mr      r3,  r5                         /* Destination Address  */
616         lis     r4, CONFIG_SYS_MONITOR_BASE@h           /* Source      Address  */
617         ori     r4, r4, CONFIG_SYS_MONITOR_BASE@l
618         lwz     r5, GOT(__init_end)
619         sub     r5, r5, r4
620         li      r6, CONFIG_SYS_CACHELINE_SIZE           /* Cache Line Size      */
621
622         /*
623          * Fix GOT pointer:
624          *
625          * New GOT-PTR = (old GOT-PTR - CONFIG_SYS_MONITOR_BASE) + Destination Address
626          *
627          * Offset:
628          */
629         sub     r15, r10, r4
630
631         /* First our own GOT */
632         add     r14, r14, r15
633         /* then the one used by the C code */
634         add     r30, r30, r15
635
636         /*
637          * Now relocate code
638          */
639 #ifdef CONFIG_ECC
640         bl      board_relocate_rom
641         sync
642         mr      r3, r10                         /* Destination Address  */
643         lis     r4, CONFIG_SYS_MONITOR_BASE@h           /* Source      Address  */
644         ori     r4, r4, CONFIG_SYS_MONITOR_BASE@l
645         lwz     r5, GOT(__init_end)
646         sub     r5, r5, r4
647         li      r6, CONFIG_SYS_CACHELINE_SIZE           /* Cache Line Size      */
648 #else
649         cmplw   cr1,r3,r4
650         addi    r0,r5,3
651         srwi.   r0,r0,2
652         beq     cr1,4f          /* In place copy is not necessary       */
653         beq     7f              /* Protect against 0 count              */
654         mtctr   r0
655         bge     cr1,2f
656
657         la      r8,-4(r4)
658         la      r7,-4(r3)
659 1:      lwzu    r0,4(r8)
660         stwu    r0,4(r7)
661         bdnz    1b
662         b       4f
663
664 2:      slwi    r0,r0,2
665         add     r8,r4,r0
666         add     r7,r3,r0
667 3:      lwzu    r0,-4(r8)
668         stwu    r0,-4(r7)
669         bdnz    3b
670 #endif
671 /*
672  * Now flush the cache: note that we must start from a cache aligned
673  * address. Otherwise we might miss one cache line.
674  */
675 4:      cmpwi   r6,0
676         add     r5,r3,r5
677         beq     7f              /* Always flush prefetch queue in any case */
678         subi    r0,r6,1
679         andc    r3,r3,r0
680         mr      r4,r3
681 5:      dcbst   0,r4
682         add     r4,r4,r6
683         cmplw   r4,r5
684         blt     5b
685         sync                    /* Wait for all dcbst to complete on bus */
686         mr      r4,r3
687 6:      icbi    0,r4
688         add     r4,r4,r6
689         cmplw   r4,r5
690         blt     6b
691 7:      sync                    /* Wait for all icbi to complete on bus */
692         isync
693
694 /*
695  * We are done. Do not return, instead branch to second part of board
696  * initialization, now running from RAM.
697  */
698         addi    r0, r10, in_ram - _start + EXC_OFF_SYS_RESET
699         mtlr    r0
700         blr
701
702 in_ram:
703 #ifdef CONFIG_ECC
704         bl      board_init_ecc
705 #endif
706         /*
707          * Relocation Function, r14 point to got2+0x8000
708          *
709          * Adjust got2 pointers, no need to check for 0, this code
710          * already puts a few entries in the table.
711          */
712         li      r0,__got2_entries@sectoff@l
713         la      r3,GOT(_GOT2_TABLE_)
714         lwz     r11,GOT(_GOT2_TABLE_)
715         mtctr   r0
716         sub     r11,r3,r11
717         addi    r3,r3,-4
718 1:      lwzu    r0,4(r3)
719         cmpwi   r0,0
720         beq-    2f
721         add     r0,r0,r11
722         stw     r0,0(r3)
723 2:      bdnz    1b
724
725         /*
726          * Now adjust the fixups and the pointers to the fixups
727          * in case we need to move ourselves again.
728          */
729         li      r0,__fixup_entries@sectoff@l
730         lwz     r3,GOT(_FIXUP_TABLE_)
731         cmpwi   r0,0
732         mtctr   r0
733         addi    r3,r3,-4
734         beq     4f
735 3:      lwzu    r4,4(r3)
736         lwzux   r0,r4,r11
737         add     r0,r0,r11
738         stw     r10,0(r3)
739         stw     r0,0(r4)
740         bdnz    3b
741 4:
742 /* clear_bss: */
743         /*
744          * Now clear BSS segment
745          */
746         lwz     r3,GOT(__bss_start)
747         lwz     r4,GOT(_end)
748
749         cmplw   0, r3, r4
750         beq     6f
751
752         li      r0, 0
753 5:
754         stw     r0, 0(r3)
755         addi    r3, r3, 4
756         cmplw   0, r3, r4
757         bne     5b
758 6:
759         mr      r3, r10         /* Destination Address          */
760 #if defined(CONFIG_AMIGAONEG3SE) || \
761     defined(CONFIG_DB64360)      || \
762     defined(CONFIG_DB64460)      || \
763     defined(CONFIG_CPCI750)     || \
764     defined(CONFIG_PPMC7XX)     || \
765     defined(CONFIG_P3Mx)
766         mr      r4, r9          /* Use RAM copy of the global data */
767 #endif
768         bl      after_reloc
769
770         /* not reached - end relocate_code */
771 /*-----------------------------------------------------------------------*/
772
773         /*
774          * Copy exception vector code to low memory
775          *
776          * r3: dest_addr
777          * r7: source address, r8: end address, r9: target address
778          */
779         .globl  trap_init
780 trap_init:
781         lwz     r7, GOT(_start)
782         lwz     r8, GOT(_end_of_vectors)
783
784         li      r9, 0x100               /* reset vector always at 0x100 */
785
786         cmplw   0, r7, r8
787         bgelr                           /* return if r7>=r8 - just in case */
788
789         mflr    r4                      /* save link register           */
790 1:
791         lwz     r0, 0(r7)
792         stw     r0, 0(r9)
793         addi    r7, r7, 4
794         addi    r9, r9, 4
795         cmplw   0, r7, r8
796         bne     1b
797
798         /*
799          * relocate `hdlr' and `int_return' entries
800          */
801         li      r7, .L_MachineCheck - _start + EXC_OFF_SYS_RESET
802         li      r8, Alignment - _start + EXC_OFF_SYS_RESET
803 2:
804         bl      trap_reloc
805         addi    r7, r7, 0x100           /* next exception vector        */
806         cmplw   0, r7, r8
807         blt     2b
808
809         li      r7, .L_Alignment - _start + EXC_OFF_SYS_RESET
810         bl      trap_reloc
811
812         li      r7, .L_ProgramCheck - _start + EXC_OFF_SYS_RESET
813         bl      trap_reloc
814
815         li      r7, .L_FPUnavailable - _start + EXC_OFF_SYS_RESET
816         li      r8, SystemCall - _start + EXC_OFF_SYS_RESET
817 3:
818         bl      trap_reloc
819         addi    r7, r7, 0x100           /* next exception vector        */
820         cmplw   0, r7, r8
821         blt     3b
822
823         li      r7, .L_SingleStep - _start + EXC_OFF_SYS_RESET
824         li      r8, _end_of_vectors - _start + EXC_OFF_SYS_RESET
825 4:
826         bl      trap_reloc
827         addi    r7, r7, 0x100           /* next exception vector        */
828         cmplw   0, r7, r8
829         blt     4b
830
831         /* enable execptions from RAM vectors */
832         mfmsr   r7
833         li      r8,MSR_IP
834         andc    r7,r7,r8
835         mtmsr   r7
836
837         mtlr    r4                      /* restore link register        */
838         blr
839
840         /*
841          * Function: relocate entries for one exception vector
842          */
843 trap_reloc:
844         lwz     r0, 0(r7)               /* hdlr ...                     */
845         add     r0, r0, r3              /*  ... += dest_addr            */
846         stw     r0, 0(r7)
847
848         lwz     r0, 4(r7)               /* int_return ...               */
849         add     r0, r0, r3              /*  ... += dest_addr            */
850         stw     r0, 4(r7)
851
852         sync
853         isync
854
855         blr
856
857 #ifdef CONFIG_SYS_INIT_RAM_LOCK
858 lock_ram_in_cache:
859         /* Allocate Initial RAM in data cache.
860          */
861         lis     r3, (CONFIG_SYS_INIT_RAM_ADDR & ~31)@h
862         ori     r3, r3, (CONFIG_SYS_INIT_RAM_ADDR & ~31)@l
863         li      r4, ((CONFIG_SYS_INIT_RAM_END & ~31) + \
864                      (CONFIG_SYS_INIT_RAM_ADDR & 31) + 31) / 32
865         mtctr   r4
866 1:
867         dcbz    r0, r3
868         addi    r3, r3, 32
869         bdnz    1b
870
871         /* Lock the data cache */
872         mfspr   r0, HID0
873         ori     r0, r0, 0x1000
874         sync
875         mtspr   HID0, r0
876         sync
877         blr
878
879 .globl unlock_ram_in_cache
880 unlock_ram_in_cache:
881         /* invalidate the INIT_RAM section */
882         lis     r3, (CONFIG_SYS_INIT_RAM_ADDR & ~31)@h
883         ori     r3, r3, (CONFIG_SYS_INIT_RAM_ADDR & ~31)@l
884         li      r4, ((CONFIG_SYS_INIT_RAM_END & ~31) + \
885                      (CONFIG_SYS_INIT_RAM_ADDR & 31) + 31) / 32
886         mtctr   r4
887 1:      icbi    r0, r3
888         addi    r3, r3, 32
889         bdnz    1b
890         sync                    /* Wait for all icbi to complete on bus */
891         isync
892
893         /* Unlock the data cache and invalidate it */
894         mfspr   r0, HID0
895         li      r3,0x1000
896         andc    r0,r0,r3
897         li      r3,0x0400
898         or      r0,r0,r3
899         sync
900         mtspr   HID0, r0
901         sync
902         blr
903 #endif